アドバンテストIR技術説明会

メモリ半導体市場におけるテストニーズとソリューション
2023年11月29日
ATEビジネスグループ メモリテスト事業本部 本部長 鈴木雅之
同メモリプロダクトマーケティング部 部長 横山 仁

All Rights Reserved - ADVANTEST CORPORATIONご注意

将来の事象に係る記述に関する注意– 本プレゼンテーション資料およびアドバンテスト代表者が口頭にて提供する情報には、将来の事象についての、当社の現時点における期待、見積りおよび予測に基づく記述が含まれております。これらの将来の事象に係る記述は、当社における実際の財務状況や活動状況が、当該将来の事象に係る記述によって明示されているものまたは暗示されているものと重要な差異を生じるかもしれないという既知および未知のリスク、不確実性その他の要因が内包されており、当社としてその実現を約束する趣旨のものではありません。

本資料の利用について– 本プレゼンテーション資料に記載されている情報は、各国の著作権法、特許法、商標法、意匠法等の知的財産権法その他の法律及び各種条約で保護されています。事前に当社の文書による承諾を得ない限り、法律によって明示的に認められる範囲を超えて、これらの情報を使用（改変、複製、転用等）することを禁止します。

2

All Rights Reserved - ADVANTEST CORPORATION

アジェンダ✓ メモリ・テスタの事業環境✓ メモリ半導体のテストニーズとソリューション

3

All Rights Reserved - ADVANTEST CORPORATION

メモリ・テスタの事業環境

All Rights Reserved - ADVANTEST CORPORATION

次世代メモリ市場を牽引する主要アプリケーション群
あらゆる領域において求められる、更なるメモリの高性能化・大容量化• LPDDR5/X → 6• UFS4.0 →5 / PCIe Gen5
• xSPI NOR• LPDDR5/X• DDR4 →5• GDDR6 →7

スマートフォン
高精細化、AI/LLM*機能、複眼化* LLM: Large Language Models

ADAS• DDR5• HBM3E →4• GDDR6 →7• CXL Memory Module• PCIe Gen5 SSD

データセンター
HPC/AI、クラウド

Ultra HD / 有機EL/スマートTV• LPDDR5/X →6• UFS4.0 →5 / PCIe Gen5
• xSPI NOR
自動運転（レベル2.x-3以降）• GDDR6 →7• PCIe Gen5 SSD

ADAS、自動運転-AI• GDDR6 →7• HBM3E →4• PCIe Gen5 SSD

AI&XR / e-Sports / 据置ゲーム機

メモリ市場のアプリケーションドライバーは、HPC/AI含むデータセンター及びモバイル
5All Rights Reserved - ADVANTEST CORPORATIONHPC/AI向け高性能DRAMが市場を牽引
HBM & DRAM market revenue
120

25.0%

100

20.0%

80
15.0%
60

HBM CAGR (’23-’27) : 52%
vs. DRAM CAGR (‘23-27) : 21%40

10.0%5.0%

20-0.0%
2023

2024
2025
HBM Revenue

2026
2027
DRAM Revenue

Source: Omdia DRAM Market Tracker Q2,23.
Results are not an endorsement of Advantest. Any reliance on these results is at the third-party’s own risk

*2023年度第２四半期決算説明会資料から、CAGRの数値が調査会社にてアップデートされています。

Source: Omdia- DRAM Market Tracker 2Q23
- NAND Market Tracker 2Q23
- Mobile & Embedded Memory Market Tracker 2Q23
Results are not an endorsement of Advantest. Any reliance on these results is at the third-party’s own risk.
6All Rights Reserved - ADVANTEST CORPORATION特にHPC/AIサーバー向けDRAM
であるHBM, DDR5需要が市場を牽引

メモリ・テスタ市場推移• 「大容量化」、「インタフェース高速化」、「高信頼性の担保」が、テスタ需要増の主要な決定因子• 前回のダウンサイクル比（2019vs2023）では、メモリ市況悪化による落ち込みを、HBMやDDR5など高性能メモリ向けでのテスタ需要増が一定量補完• 24年の市場は、市況回復に加え、高性能メモリの需要増加基調から前年比で拡大見込み
メモリ・テスタ市場はレス・シクリカル・グロース市場へ
微細化↑ 大容量化↑ 高速化/広帯域化↑
Source: Advantest 2023/10

高性能メモリ向け
品質保証強化↑
メモリ市況悪化↓$ Million

ビット需要↑
信頼性強化↑

在庫調整↓

1,200

1,150
750

(CY)
7

2017

1,300

1,200

1,000-1,100650

2018

2019

2020

2021

All Rights Reserved - ADVANTEST CORPORATION

2022

2023

2024

世界No.1メモリATE*を維持するコア・コンピタンス◼ メモリ・テスト業界を牽引する高い技術力とリーダーシップ• 2022年 メモリATEマーケットシェア: 53％ (当社推定)• ハイエンド市場で、最適なテストソリューションをいち早く市場投入。
常に業界デファクトスタンダードのポジション確立◼ 業界No.1の製品ポートフォリオと総合提案力• 全てのテスト工程で製品ポートフォリオを所有。
周辺機器を含めた総合提案力で競合優位性を高める

CY22
Share

53%
Source: Advantest• 業界最高のMTBF**を実現する高い製品品質で、顧客の量産効率を最大化◼ 業界最大の強固な優良顧客基盤を確立• 長年当社が培った高度なメモリ・テストの知識と経験を体現するエキスパート・エンジニアをグローバルに配置*ATE: Automated Test Equipment、半導体試験装置の略**: Mean Time Between Failure：平均故障間隔の略
8All Rights Reserved - ADVANTEST CORPORATION

業界唯一の全メモリ・テスト工程をカバーする製品群
ウエハレベル
バーンイン

ウエハレベルテスト

Repairパッケージレベルバーンイン及びコアテスト

T5503HS2

H5620

T583X

T583X
B6700S

T5221

B6700

メモリ・テスト工程をフルカバーするソリューションラインナップ

周辺機器を含む包括的なソリューション
9

All Rights Reserved - ADVANTEST CORPORATION

パッケージレベル
高速インタフェースメモリ半導体の技術進化と供給量増加に対応する統合ソリューション
広範なテスト・カバレッジ、高スループットのハンドリン
グ技術を統合した、メモリ・テスト・セル「inteXcell」•

当社が長年培ってきた、メモリ・テスト、デバイス・インタフェース、オート・ハンドラの技術を統合した、業界の先駆けとなるテスト・ソリューション

•高密度化、省電力化、インタフェースの高速化といったメモリ・デバイスのパッケージテストの課題に対応•

設計評価から量産まで１つのプラットフォームで対応

システム構成の拡張性とフロアスペース最小化を両立•

364個から1,536個まで同時測定数を柔軟に拡張可能•

床面積は従来製品比およそ1/3へ削減•

小テスト・セル毎の個別制御と量産工場の自動化への対応により稼働率向上に貢献

inteXcell Series 4Cell Configuration

10

All Rights Reserved - ADVANTEST CORPORATION

メモリ半導体のテストニーズとソリューション

All Rights Reserved - ADVANTEST CORPORATION

メモリ半導体テスト・フローと特徴
メモリ・テストの特徴•

ウエハからパッケージまでテスト内容や温度環境別にテスト・フローを構築•

メモリの技術進化に応じたスループット最適化のため、多数個同時測定が重要•

メモリの世代交代により、テストの高速化、高信頼性を担保する要求も高度化

メモリ・テスト/テスタ需要の主な要因•

テスト需要には、ビットグロース（チップ出荷個数 X メモリ容量）が重要
DRAMの微細化や3D-NANDの層数増加といった先端プロセスへの移行は、ビットグロースを促進、テスト時間の増加につながり、各テスト・フローでテスタ需要増•

メモリのデータ伝送速度向上は、高速テスタの新規需要を創出
DRAM I/F（インタフェース）スピードテスト工程では、新たなテスト・カバレッジを有するテスタが必要•

AI/HPC向けなど高性能メモリ半導体の生産数量増加と高信頼性要求
先端パッケージ採用が進み、HBMなどでは、積層後のテスト工程の追加や高い信頼性を追求する入念なテストの実現によりテスタ需要が増加

12All Rights Reserved - ADVANTEST CORPORATIONDRAM インタフェース推移予測
DRAM SHIPMENT BY TECHNOLOGY
100%
90%
80%

•

DDR4からDDR5世代へ主役交代•

DRAM高速化と大容量化が進展•

より高速なインタフェース試験需要の創出•

ビットグロースによるテスタ需要増

70%

GDDR6/7(12~28 Gbps)

DDR5(4.8~6.4 Gbps)

DDR4(2.13~3.2Gbps)

60%
50%

HBM2~3(~6.4 Gbps)

DDR3(1.066~2.133Gbps)

40%

LPDDR5/X(6.4~9.6Gbps)

30%
20%
10%

LPDDR4/X(3.2~4.2Gbps)
LPDDR3(1.6~2.1Gbps)

0%20172018

2019

2020

2021

2022

2023

Source: Omdia DRAM Market Tracker Q2,23.
Results are not an endorsement of Advantest. Any reliance on these results is at the third-party’s own risk

13

All Rights Reserved - ADVANTEST CORPORATION

2024

2025

2026

2027

生成AIの社会実装を支える高帯域メモリHBM
HBM（High Bandwidth Memory）とは•

3D積層メモリ技術の一種。従来の2次元メモリよりも高い帯域幅と容量拡張性•

2.5D/3Dのような先端パッケージの製造コスト増と熱管理の課題はある。主に高性能HPC/AI コンピューティングの分野で使用•

最新のHBM3は、GDDR6比較で12倍の容量、13倍の高帯域ChatGPTなどの生成AIや高度なLLMが急激に普及
高機能なAIモジュール(GPU+HBM)の需要が急加速（HBM市場：2023～2027年にかけてCAGR52％の予測）

HBM3 Memory Interface (Source: Rambus Inc.)
数千以上のコアを有する並列演算処理の高いGPUとそれに最適な構成を持つHBMは、膨大な演算処理を必要とするAI技術に必須であり、高い市場成長が期待される
14

All Rights Reserved - ADVANTEST CORPORATIONHBMの技術動向と展望
データセンタ向けAIモジュールを筆頭に、今後5年間はHBM3からHBM4世代へと急速に拡大

HBMのインタフェース速度、帯域及びスタック数、容量と世代毎に倍々へと進化が期待される

HBM Shipments (m Gb)

HBM 世代別性能比較

40,00035,00030,00025,00020,00015,00010,000
5,000
-2022

2023

2024
HBM2

2026

HBM3

HBM4

2027

2028

HBM3

HBM4

メモリ帯域

460GB/s>820GB/s>1.5TB/s

ダイ容量

8/16Gb

16/24Gb

24/32Gb

スタック数4, 88, 128, 12, 16

IOスピード

3.2Gbps>6.4Gbps

TBD
Advantest Marketing Estimation 含む

Source by Yole , YINTM23310Q3-DRAM_Market_Monitor_Q3•

2023年～2028年のHBM年成長率は49％（ビットベース）•

2024年以降、HBM3(エンハンス版含む)のシェア急拡大•152025

HBM2E

次世代HBMに向けて、熱・コストの課題改善含め新たなプロセス開発が期待される•

HBM2E、HBM3、そのエンハンス版からHBM4世代へとメモリの帯
域性能は倍々へと進化•

HBM スタック数が４-8-12-16段と変化し、ダイ単体の微細化と併せてメモリ容量が増加

All Rights Reserved - ADVANTEST CORPORATION

現状のHBMテスト工程と課題▣ HBMテスト工程イメージ
スタック前 DRAMダイ ウエハテスト

スタック前DRAM
ウエハ

ウエハ
ソート
テスト
①

ウエハ
ソート
テスト
②

ウエハ
ソート
テスト
③

スタック前 Logicダイ ウエハテスト

HBM3 Memory Interface (Source: Rambus Inc.)
ウエハ
ソートテスト①Logicウエハ

スタック
工程▣ テストへの課題

スタック後•

16

スタック後 HBMウエハ形状テスト(Source: Rambus Inc.)

•スタック
ウエハ
テスト

スタック
ウエハ
テスト

スタック
ウエハ
テスト

•➂

②①

•

All Rights Reserved - ADVANTEST CORPORATION

世代毎の容量増、スタック増(8段->12段->16段)➡テスト時間増大
世代毎にインタフェーススピードUp➡テストスピード増/ 周辺回路負担増
電源、電流容量増➡テスタ拡張性、同測数影響
HBMスタックウエハダイシング前後の歩留まり影響（e.g.ダイレベルテスト）

生成AIがもたらすメモリ・テスタの事業機会
HBM / DDR5など高性能メモリの増加

2.5D/3Dなど先端パッケージの増加

高機能化、複雑性増加から品質保証を強化*2023年度第２四半期決算説明会資料から、CAGRの数値が調査会社にてアップデートされています。

テスト強化

テスト強化

パッケージ
テスト

ウエハテスト

テ ス ト強 化

テスト強 化HBM
DDR517All Rights Reserved - ADVANTEST CORPORATION

メモリ・テスタの事業環境とテスト需要の広がり
あらゆる領域において、さらなるメモリの高性能化・大容量化が継続• メモリ市場のアプリケーションドライバーは、HPC/AI含むデータセンター及びモバイル• 生成AIや高度なLLMの急速な普及が高機能なAIモジュール(GPU+HBM)の需要を拡大• 特に市場を牽引するのは高性能メモリであるHBM、DDR5半導体の生産量増加「キャパシティ・バイ」

半導体の技術進化「テクノロジー・バイ」

品質や信頼性へ要求の高まり「クオリティ・バイ」

アプリケーションのすそ野の広がりで、メモリ半導体の生産量が増加

先端プロセス世代への移行でビットグロースが促進。テスト時間増大へ

高品質要求を背景に、ハイエンドメモリ半導体で入念な試験がより求められる。
テスト時間増大へ

HBMでは顧客の生産計画が拡大し、呼応したテスタ需要の伸びを見込む

メモリ高速化の進展で、より高速なインタフェース試験の需要が創出

メモリ半導体の技術進化と需要の拡大をTested by Advantestで支え、「安全・安心・心地よい」社会の実現に貢献
18All Rights Reserved - ADVANTEST CORPORATION

All Rights Reserved - ADVANTEST CORPORATION