14pT3-91

高輝度LHC-ATLAS 実験に向けた
TGC 検出器トリガーにおける前段回路試作機の動作検証
皆川真輝A,B、戸本誠A, B,C、 堀井泰之A,B、 加納勇也A,B、山田敏大A,B、佐々木修B,C、田中真伸B,C、宮原正也B,C、池野正弘B,C、庄子正剛B,C、田内一弥B,C、他ATLAS 日本トリガーグループ
名大理A、Open-ItB、 KEK素核研C
日本物理学会第76回年次大会

2

はじめに高輝度LHC-ATLAS実験• 2027年からLHC加速器を高輝度化する。
• 瞬間ルミノシティが現行の2.5倍以上に増強される。
(5 − 7.5 × 1034 cm −2 s −1 に到達予定）→ ATLAS実験でのトリガー・読み出し回路の改良が要請される。
ATLAS検出器

Thin Gap Chamber (TGC)- エンドキャップ部トリガー用ミューオン検出器- トリガー回路の刷新を行う。

日本物理学会第76回年次大会

3

新たなTGCトリガー回路
TGC全ヒット情報をもとに高速飛跡再構成

ASDボード- TGC検出器信号の増幅・成形・弁別

前段回路- 信号を基準クロックへ同期- 信号を後段回路へデータ転送- ASDボードへ閾値電圧の供給
日本物理学会第76回年次大会

後段回路- ミューオン飛跡を再構成- 横運動量をもとにトリガー(14pT3-10 小林蓮
14pT3-11 三森由暉)

4

前段回路の機能と素子について後段回路

Kintex-7 FPGA:ASDボードからの信号を後段回路へ転送する。
DAC、ADC、PP ASICの制御を行う。

SFP+トランシーバ:
後段回路と1本当たり8 Gbps,2本で16 Gbpsで光通信を行う。
DAC、ADC:
ASD ボードへの閾値電圧の供給、モニタリングを行う。

クロックジッタクリーナー(Si5345):
基準クロックをもとにジッタの少ないクロックをFPGAやPP ASICへ供給する。

Patch Panel (PP) ASIC:信号の遅延時間の調整
基準クロックへの同期を行う。
前段回路1枚当たり、8個のPP ASICを搭載する。
ASD
ASD

ASD
ASD

ASD
ASD

日本物理学会第76回年次大会

ASD
ASD

5

前段回路の開発タイムライン
2019

2020

2021

2022

⋯2025

~~

2018

PP ASIC 試作機
製作・検証
PP ASIC 量産品
量産・品質試験
前段回路第1試作機
製作・検証

PP ASIC 量産品
前段回路第2試作機
製作・検証

本発表

前段回路
第1試作機

前段回路最終機
量産・品質試験
インストール

日本物理学会第76回年次大会

6

PP ASIC: 概要
構成要素機能仕様

可変遅延回路

TGCからの信号のチャンネル間の遅延時間の補正を行う。

刻み幅：<1 ns
ダイナミックレンジ: >40 ns

陽子・陽子交差識別回路

基準クロック(40 MHz)と信号を同期させ、 陽子交差に割り当てる。

有効ゲート幅: 25 - 49 ns

テストパルス生成回路

テストパルスをASDボードへ発行し、 波高: 60 mV - 2.8 V回路系の動作試験を行う。
幅: 25 ns - 102.4 µs

その他の仕様• プロセス: Silterra 0.18 µm CMOS
• チャンネル数: 32 チャンネル(16 チャンネル×2)• 供給電圧: 1.8 V (一部で 3.3 V使用)
• 消費電力: ~ 75 mW
日本物理学会第76回年次大会

PP ASIC (2.5 mm × 2.5 mm)

PP ASIC: 量産品試験について• FPGA搭載のテストボードを用いた自動品質試験システムを構築した。
• FPGAでPP ASICに対する信号送受信とPCに対するデータ送受信を行う。
• １個あたり40 - 80 秒で試験が実行可能である。

(日本物理学会2020年9月山田16pSF-6)

テスト項目- 全SPIレジスタ- 全チャンネル入出力- 遅延制御回路- 可変遅延回路- 陽子バンチ識別回路- テストパルス回路- 消費電力日本物理学会第76回年次大会

7

PP ASIC: 量産品試験結果

8• 全チップ25,000 個に対しての自動品質試験が2020年8月から開始された。
• 16,054個のPP ASICの試験を行い、14,375個の合格を確認した。(2021年2月現在)• 実機で必要な個数を確保した。(必要個数: 11,472 個)• 一部期間でソケットの不良による歩留まりの悪化が見られたが、改善済である。
個数(個)

18000
16000
14000
12000
10000
8000
6000
4000
20000
8月17日

PP ASIC量産品試験結果

歩留まり

100.0%80.0%

必要個数: 11,472 個

60.0%
40.0%

試験数

合格数

歩留まり

20.0%0.0%

10月5日

11月23日

8月31日 ソケット交換
日本物理学会第76回年次大会

1月11日

3月1日

前段回路: 動作検証試験

9• 前段回路第1試作機が2020年9月に納品された。
• 全ての項目で、基準の機能を満たすことを立証した。
• 閾値電圧供給回路に関して、改良点を明らかにした。
• 改良点をもとに、前段回路第2試作機を製作した。
試験項目

結果

FPGA初期化・回復機構✓

ASDボード接続試験(次ページ以降説明)✓クロックジッタークリーナー✓

PP ASIC✓

SFP+トランシーバー✓

閾値電圧供給回路(DAC,ADC)(次ページ以降説明)✓(改良の余地有り)✓

消費電力
日本物理学会第76回年次大会

ASDボード接続試験セットアップ• ASDボードと前段回路試作機を接続し、データパスを検証した。
• PP ASICからのテストパルスをもとに、
ASDボードからのLVDS信号をFPGAで検知出来るかを確認した。
• また、それぞれの信号の状態(波高、幅、波形、タイミング)を確認した。

日本物理学会第76回年次大会

10

ASDボード接続試験結果• 設定や規格に準じた信号がやりとりされていることを確認した。
• ASDボードからのLVDS信号をFPGA上のチップスコープで検知できた。

日本物理学会第76回年次大会

11閾値電圧供給回路の改良点

12• オペアンプのバイアス電流に起因する、-10 mV程のオフセットが存在した。
→ 抵抗値を変更し、バイアス補償抵抗を付け加えた。
• 第1試作機で検証し、オフセットの改善を確認した。
• この改良により、閾値電圧値の設定の利便性の向上をさせた。

日本物理学会第76回年次大会

13

まとめ
高輝度LHC-ATLAS実験に向けたTGC検出器トリガーにおける前段回路開発のために検証を行った。
前段回路搭載PP ASICの量産品検証• 14,375個 / 16,054個の合格を確認した。(2021年2月現在)• 実機で必要な個数を確保した。(実機で必要な個数: 11,472 個)
前段回路の試作機試験• 全ての項目で、基準の機能を満たすことを立証した。
• 改良点を明らかにし、第2試作機を製作した。(2021年2月納品)
日本物理学会第76回年次大会

14Back up

日本物理学会第76回年次大会

15PP ASIC: 不合格品
不合格品の項目について
全チャンネル入出力で不合格
全ての項目において不合格

27%

33%

遅延制御電圧で不合格
消費電力で不合格2%
8%
8%

22%

全チャンネル入出力及び、消費電力で不合格
その他(各項目については排他的に個数を計上している。)
日本物理学会第76回年次大会

16

入力バイアス電流について•

オペアンプの入力端子に入出力する電流•

バイポーラタイプのオペアンプでは主に入力段のトランジスタに流れるベース電流が要因•

入力バイアス電流が存在するときは
𝑅2
𝑉out = − 𝑉in − 𝑅2 𝐼𝑏−
𝑅1•

ここにバイアス補償抵抗R3をオペアンプの+入力端子に加えると、
𝑅2𝑅2𝑅1 ∙ 𝑅2
𝑅1 ∙ 𝑅2
𝐼io
𝑉out = − 𝑉in − 1 +− 𝑅3 𝐼𝑏 −+ 𝑅3
𝑅1𝑅1
𝑅1 + 𝑅2
𝑅1 + 𝑅22（ここで𝐼𝑏 =𝐼𝑏+ +𝐼𝑏 −、𝐼io = 𝐼𝑏+ − 𝐼𝑏−
2𝐼io : 入力オフセット電流、 +/- 端子のバイアス電流の差）•𝑅 ∙𝑅𝑅3 = 𝑅 1+𝑅2 とすることで、バイアス電流の影響をキャンセルできる
1
2
𝑅2
𝑉out = − 𝑉in + 𝑅2 𝐼io
𝑅1

日本物理学会第76回年次大会