2019年7月19日 日刊工業新聞

ｉ． ．ミニー・．．＼﹂ ード ニミ．三 ． ・ー ３次元実装が登場したのは１９９０年代後半であり︑当時はまだ︲﹁Ｊ工ＳＳＯ﹂とい・一ｌ

シリコンを貫通した垂直配線がＴＳＶと呼ばれたのは２００６年以降であるが︑東北大 ︐では１９９５年頃に既に直径数奇薪︑アスペ０を超えるＴＳ
クト比２Ｖの形成を実現していた︒それだけではな
く・２０００年までにＴＳＶを使つた３次元積層イメージセンサー

︐ ︑マ淘．
÷ −・写真 １︶ ＧＩＮＴＩクリーンルーム内︵福島 誉史

一う貫業が海外でも通じたほど実装は︑わが国競争優位の源泉技術として世界をけん引し 一に３次元実装の展望を述べる︒⁝一ていた︒このような時代背景ではあったが︑既存のワイヤボンドやフリップチップ技術 一
一ではシ テ しスムとての集
積がが度
上らこない
した東北大学では︑シリコンを貫 一とを懸念ｒ
０年以上前に開発し︑これを使っ ⁝一通した垂直配線ＴＳＶ ︵スルー ・シリコン ・ビア︶を２一た３次元積層チップの研究を先導してきた ︵図︶︒ここでは︑ＴＳＶの開発動向ととも ⁝﹂−新 し いＴＳＶデ バイ ス検証ー

や︑画像処理用途で人工知能チップの代名詞ったＨＢＭ ︵とな︲ハイ・・
バンドウイズス ・メ ．
モリー︶で使われる３．︲次元積層メモリーなど会︵工ＥＥＥ︶の国際機械機能創成専攻 准教授

炊
刺

成工程︑積層方式︑サ た言葉であるためここイズに着目した分類に ではあえて使用しな

ジセンサコ はビア︐と細形

トランジスタ作製前 いる︒

程Ｔ
÷Ｖの÷Ｓ
︿ヲ成′工：ａ ラストが主流となって厨︑劾帥
巨凱解謡をく東北状
餐ゼ叩堆ツリ
月モ断ザス
製
ル
応
た試
作
製
造
拠
点霧を酢
裟江対度
汐
しツブ

概ついて簡単に解説す い︶ではビア ・ミドる︒ ・ル・３次元積層イメーバイスを積層した３次元集積チップの概念図と東北大で４層積３次元集積チップの断面写真を試作し︑半導体デバイスの分野で最も権威のある米国電気電子学電子デバイス会議 ︵１≠▼．‐＼ −−−．

ＥＤＭ︶で発表してい ある３次元シリコンイる︒今で⁝−亨つビア ・フ ンターポーザー ︵﹁２アースト／ウ土ハー ・．・５Ｄ実装﹂とも呼ばツー ・ウエハーと呼ば れているが︑物理的に積 れる作製方法を採用し ２ ・５次元は存在せ・ ︑ず ある招待講演のジ帽 ていた︒
︑で ・ ここで ＴＳＶの形 ヨークの中から生まれ研究機関・企業と共同研究
きき呈苓
辞謹むせき
メすい；気 軽≧鱗雲 三者罰，を搭載する中継基板で．ている ︵写亘 ︶︒▼元積層ＤＲＡＭやそれ 加速する活動を展開し異層 ト﹂である︒現在︑Ｈ ＳＶデバイスの機能検ＢＭに使用される３次 証を支援して実用化を欝肱▲
ビア・
するのが ﹁ラス どを通して・新しいＴとの共同研究な

巨胃腸ー
ビカゴ
Ｊも刀．
ポニ
泌
彩十二シ幻積瀞鰯‐●て；−も‐‐‐
・︐−′．

東北大 試作製造拠点ＧＩＮＴＩ

東北大学大学院工学研究科

半導体の３次元冗実装技術に ついて こーー開発動向と展望 キ
１−

−

を金

なつ′．

＼′′′′ −る2019年7月19日 日刊工業新聞．
・

ＴＳＶの積層方式さらに積層方式に着目すると︑ ﹁チップ ・は向かない︒︵写真２︶ＧＩＮＴＩで試作した３次元集積用３００圃ウエハーの写真らない時代に突入した︒ウエハーの薄化やチップの積層に伴芝熱一機械的な応力︑ＴＳＶ一周りのリークやイオン−性不純物の拡散に起因−する電気的な特性など

高価でもその高い性能一の課題もある︒コスト一の問題もあり多くのデ．バイスに適用できるようになったとはいえないが︑ＨＢＭのように放熱やテスト技術などされたとはいえない︒⁝必要であり完全に解決

デバイス構造の違いや用途に応じて最適化がも進められてきたが︑遥々 ≦ゞ ﹄ 多＼
多く
信のに
掻のに頼性性解析
析愛
研究＼−ー： の」革ふ ‐イー−′

ｉａｔｉｖｅＩｎｉｔ

流せる工程を一括で処 が有機基板上に形成さ 耕以上あった横方向の 対応するには大容量のツプ ・ツー ・ウエハー 有機的に機能させる基 た︒．
である︒
良品チップの 幹構成要素である︒高 これまでのシステム を高速に処理するエッ・みをウエハー上に積層 性能なチップ間の通信 ・オン ・チップ︲︵Ｓｏ ジコンピューティング
し︑ウエハーレベルで ボトルネックとなるの Ｃ︶では︑長いと数デ が必要となる︒これに−のみを積層できるため ーザーでの利用を想定 ボンディングの代替と ゆえ必要とされるデバ歩留まりは高くなる︒ している︒直径が大き 考えられていたが︑東 イスシステムが誕生し・ＨＢＭの３次元積層Ｄ いというよりは︑長い 北大では︑チップ上の てきた︒
ＲＡＭでは採用されて ＴＳＶと言った方が適 機能ブロック間を結ぶ 今後︑クラウドのサ︲ｏ
い ︑るが逐
次的で
生
産
切であろう
グ
ロ
バー
ル
配線の代替
バーーのような大規模︲性は低い︒両者の課題 配線は＝心全てのデバ
ノイ としてＴＳＶをとらえ なたシ
ぐステムだけではなＬ元シリコンインターボ

プ間の接続を担う３次置きした隣り合うチッれに対して︑後者は平イスを結ぶ微細なＴＳＶを意味している︒そ前者は多層配線の最上層の電極ピッチ以下で積層チップ間のデバる︒

最後にＴＳＶのサイズに着目すると大きく二つに分けられる︒
０一つは直径５器ー１影Ｍ
舛を下回るＴＳＶ︑０鍋薪
もう 一つは直径１を上回るＴＳＶであＴＳＶのサイズ感は強い︒

テム全体で性能をスケ 言える︒
当初ＴＳＶはワイヤ ーリングしなければなウエハーレベルの半導 ハンドリングしやすい には見合わなかった︒ けているのはハードウ⁝
体製造工程であるが︑ １００鐸屑以上の厚さ 現在︑世の中の３次元 エアだと指摘する声もチップが積層されたウ に設計されることが多 実装はむしろ３次元集 多く︑この分野でも高エハーヘの処理は技術 い︒
積という蔓巣で表現し い成長が見込まれる︒
・０を た方が適当である︒ 本格的な人工知能が備的に難易度が高い︒
アスペクト比が１
ところが９年５月に 超えるＴＳＶの作製はっ１； ｉｌＩＺｉ︶ わ た将来の工 ｏＥ
行われた工ＥＥＥのＥ 歩留まりの面で課題を 震動玩集積樟術α ︵ター十ネ ト オイ÷÷ン； ッ ・；ＣＴＣ ︵半導体実装技．
抱えるため︑ＴＳＶの 亘望性
ブ ・エブリシングヘす・術で最大規模の国際会 直径は必然的に大きく トランジスタのサイ ベてのインターネット議︶では︑このチップ なる︒・
ズをスケーリングして 化︶社会で３次元集積推進してきた 平らな 多層配線が形成された グの代替としてのＴＳ ウエアの研究で過熱す基板への処理が得意な 後に個片化されるが︑ Ｖはコストが高く量産 る人工知能の開発に欠−理する︒
れた粗いピッチの長い グローバル配線が︑長 記憶素子が搭載された０寄耕以下の縦方向 ストレージクラスメモ
東北大ではこの積層 配線である︒
さ５方式の生産性と精度を これを置き換える３ の短距離配線に換わる リーなど︑ＴＳＶがな
さらに高めた己自組織 次元シリコンインター ことによって︑大幅に いと機能を十分に達成
化マルチチップ．
ツー．ポーザーはビア ・ミド 性能が向上する︒案の できないシステムが増ウエハ丁を５０年頃から ルで作製され︑微細な 定︑ワイヤボンディン︐え続けていく︒ソフト︒−−︐︐．
一二ｍｍｌｏｂａ− ，， ． Ｌ − ーウ，＼ｉＩＮＴｅｇｒａｔｏｎ・ ／′
三 夫