Internet 版

第８章

2022/10/4

パワー半導体私たちの生活の身の周りにあふれるエレクトロニクス製品において、省エネルギーは大きなテーマである。最近では当たり前になった液晶テレビであるが、片手で持ち歩けるほどの軽量化が進んだのは、ブラウン管から液晶へ代わったことのほかに、スイッチング電源が普及して、重い鉄心トランスがなくなったことが大きい。また、エアコンが 1990 年台と比較して、大幅な省エネを実現したのも、インバーターの普及のおかげである。電気自動車は、インバーター無しでは実現し得なかった。どれもこれも、トランジスタの大電力化とノイズ吸収のためのダイオードの高性能化があってこその実現である。本章では、デバイスの中身を語る前に、インバーターやチョッパーといった電力回路制御回路について知識を深め、使われる場所をイメージしながらパワー半導体の理解を深めていきたい。

1．電力制御回路とパワー半導体

め込み、２次側のコイルでそのエネルギー

日本の家庭に供給される電気は明治の頃を取り出す。したがって、取り出す電力が大から AC100V で周波数は 50 ないし 60Hz

きくなるほど、鉄心の重量は重くなる。100とされてきた。この規格のもとに、我々の身W を取り出すとすれば、およそ 2 kg の鉄心の周りのエレクトロニクス製品は発展してが必要である。図２に著者が若いころ自作きた。1980 年以前では、使用する回路の電した A 級 20+20W のオーデオパワーアンプ

圧に応じて、変圧器（トランス）で 100V のの内部写真をお見せする。稚拙な配線で公電圧をより使いやすい電圧まで変圧して、開にするには恥ずかしい限りであるが、こそれを全波整流し、コンデンサで平滑にしの回路も 140W 近い電力が必要であり、電て、直流として回路に電力を供給してきた。

源トランスの重さも 3kg に達する。

回路として表すと図１のようになる。ラジオやステレオアンプ、テレビなど殆どの電気機器は、3～30Ｖ程度の直流電源をエネル

トランス

ギー源として使用する。
ＡＣ100V

変圧器

平滑コンデンサ

全波整流器+

図 2 筆者自作の A 級 20Ｗステレオアンプ
トランスとコンデンサの占める重さは大変大きい。

図 1 変圧器を用いた直流電源
あらゆるところ、この回路が使われていた。

これは大変愛着のあるもので、いまだに引っ越しの度に重い目にあいながらも捨てず

変圧器とは、コイルに電流を流して、磁場に運んできた。読者にはトランスがいかにのエネルギーとして鉄心にエネルギーをた114

Internet 版

2022/10/4

重いものかを分かってほしかった。これにはこの回路ではノイズが多く乗っているの限らず、テレビやラジオもトランス方式でで、何段かのノイズ除去フィルターを通すは大変大きな重量であったことがわかる。

ことになるのだが、従来のトランスを用いこれに劇的な革命を与えたのが、スイッていた頃と比べ、劇的な小型化が可能であ

チング電源である。そもそも変圧器においり、現在ではパソコンをはじめ殆どの家電て、交流の１／４波長分のエネルギーがト品に搭載されている。

ランスの鉄心に蓄えられ、一次コイルからパワー半導体の定義は難しいが、１A 以

２次コイルに伝えられるものであり、その上、電圧で 20V 以上のダイオード、トランエネルギーの大小で鉄心の重量は決まる。

ジスタ、FET 等がその範疇とされている。

であれば、交流の周波数を 50Hz ではなく、

これからパワー半導体としてのバイポーラ

もっと高くすれば１／４波長分のエネルギ

トランジスタ、MOSFET などの素子の比較

ーは小さくなり、非常に小さな鉄心でも伝を中心に説明を続ける。

達可能となる。スイッチング電源では、
AC100V の直流を全波整流し、直流にして、チョッパーやインバーターと呼ばれる回路

2．pn 接合での絶縁破壊～アバランシェ降伏～

で高い周波数の交流を作りだし、トランス

pn 接合ダイオードの節で基礎を解説しを劇的に小型化させることに成功した。図たつもりであるが、ここではパワーデバイ

3 にチョッパー型のスイッチング電源の原スの観点から pn 接合の絶縁破壊を説明す

理図を示す。

る。これは基本接合となり、パワー半導体を理解するためにいささか重要であるため、重複する部分はあるが、3 章を読み返しながらついてきてほしい。
ｐ型半導体とｎ型半導体を積層して pn接合を形成すると接合面から空乏層が広がスイッチング電源での原理図る。空乏層の幅はダイオードのバイアスと、

FRD は Fast Recovery Diode の略

その層のドーピング濃度で決まる。４章３

図３

節に既出であるが、ｐ型の半導体層の空乏層幅を xp、ｎ型半導体の空乏層幅を xn とす

スイッチング電源の実用化は、パワー半

ると、それぞれ、

導体とスイッチング用ダイオードの出現を待ってからになる。トランジスタに制御信号の方形波をいれるとトランジスタが ON

2εN

𝑥𝑥n ＝�qN (N a+N ) (∅B - Vb )と OFF を繰り返し、ON のときに L に電流

dが流れ、C に電荷がチャージされ、OFF の

d

2εN

a

d
(∅B - Vb )𝑥𝑥p ＝�qN (N +N)

ときには L に流れる電流が FRD を通してa

還流される。この回路をみると完全なトラ

d

a

(1)

(2)

で表され、Na はｐ型半導体のドープ濃度、

ンスレスになっているのがわかる。実際に
115

Internet 版

2022/10/4

Nd はｎ型半導体のドープ濃度であり、∅B は

pn 接合絶縁破壊電圧の計算事例①

内蔵電位、Vb は逆バイアス電圧である。

10Ωcm の p 型ウェハに、ドーピング濃この式をよく眺めると、この空乏層幅は、

度 1×1018/cm3 でｎ型層を形成した場合の①ドーピング濃度が低くなるほど広がり

絶縁破壊電圧を求めよ。

やすい。

解法
(1)式と(2)式を用いて、空乏層幅が計算で②逆バイアスの√に比例して広がる。

きるが、ここは筆者が独自開発した pn_calcということがわかる。

を用いて計算してみよう。本プログラムはパワー半導体において空乏層は絶縁体と

筆

者

の

ホ

ー

ム

ペ

ー

ジ

の

して働く。つまり耐圧を稼ぐための絶縁層

http://fhirose.yz.yamagata-u.ac.jp/ で 入 手になる。半導体での絶縁破壊は、アバランシ

できる。計算にあたって、10Ωcm の基板で

ェ降伏（3 章 7 節）が原因である。ほかにツあれば、アクセプタ密度は 5×1014/cm3 をエナー降伏もあるが、パワー半導体として想定すればよい。（１章 3 節参照）

はこれが主たる絶縁破壊の要因と考えてよ

ここで示す例は、pn 接合内部の最大電い。3 章 7 節の再掲になるが図 4 に Si での界強度が 2×105V/cm となるようバイアス

片側階段接合での降伏電界強度のドーピンを調整して 650V とした事例である。計算

グ濃度に対する依存性を示す。

法の詳細は３章に記述してある。
ｐｎ接合の電界電位分布の計算
n領域のドープ濃度p領域のドープ濃度
真性キャリア密度nppn1.00E+18 cm-3
2.00E+14 cm-3
1.45E+10 cm-3
2.10E+02 cm-3
1.05E+06 cm-3

拡散電位
（内蔵電位の計算）

7.14E-01 V

バイアス

図 4

空乏層幅の計算
n型領域
p型領域
Total

片側階段接合における接合面での雪崩降伏

電界強度

ドーピング濃度が増加すると降伏電界強度は増加する傾向にあるが、およそ 2×
105V/cm 程度と考えたらよい。
ここで、pn 接合および pin 接合での絶縁破壊電圧の計算事例を紹介し、理解を深めていきたい。
116

650
単位cm
1.31E-06 cm
6.55E-03 cm
0.006546688 cm

Internet 版

2022/10/4

pn 接合内部では電界強度は三角形にな合の端面を接合界面に対して垂直を仮定す

り、pn 接合面で電界強度が最強になる。こるが、この角度は pn 接合界面露出による空の場合、
p 型領域のドープ濃度が低いため。

乏層幅の縮小に大きな影響を与える。図 5

p 型領域に優先的に空乏層が広がっているに空乏層界面の露出部での空乏層縮小のイことがわかる。したがって、この計算からこメージを示す。界面の端面で空乏層が縮むの耐圧は 650V としたいところであるが、のは、端面での結晶の周期性の途絶えによ

実際のダイオードではこの耐圧の半分からる表面準位、さらに不純物の吸着によると1/3 になる。その理由は、pn 接合界面の空考えられる。この端面を SiO2 で終端するこ

気に露出する部分で空乏層が縮小するからとで、空乏層の縮小の度合を下げることがである。この問題は次節で解説する。

できるが、筆者の経験では SiO2 被覆でも、90°端面では空乏層幅は半分から 1/3 とな② pin 接合絶縁破壊電圧の計算事例

る。従って、アバランシェ降伏を想定して計算した絶縁破壊電圧の 1/2 から 1/3 になる。

0.01Ωの n+基板に、ドーピング濃度 1×1014/cm3 の n-層を 10μm で形成し、その上

端面で空乏

n

に高濃度ドーピングでｐ+層を形成して pin

層が縮む

ダイオードにしたときの絶縁破壊電圧を求
p

めよ。
解法
ドーピング濃度 1×1014/cm3 の n-層は空図 5乏層になると考える。
pin ダイオードにおいジ

空乏層界面露出部での空乏層縮小のイメー

Davis らは pn 接合界面に対して、ななめては、n-層が i 層として働き、これが絶縁体の切り口で端面を形成することで端面でのとしてみなせるので、絶縁破壊電圧は電界強度を弱めて、絶縁破壊強度を稼ぐこ
2×105 V/cm × 10μmとに成功した 1)。このような斜め端面を形= 200V

成する技術をべベル技術と呼ぶ。接合界面と低不純物層の端面の角度が、90°以下のとなる。要は、空乏層内に均一に電界がかかものを正べベルと呼び、それ以上を負べベると近似して、アバランシェ降伏電界強度

ルと表現する。正べベルでの接合のイメーに膜厚をかければ良い。したがって、200V

ジを図 6 に示す。正べベルでは空乏層を端としたいところであるが、pn 接合界面の外面がななめによぎる形となり、端面での電に露出する部分で空乏層が縮小する問題か

界強度が弱められ、かつ空乏層が延び、端面ら、実際の耐圧は 100V 程度となる。

での降伏電界強度が高められる。この説明は簡略な説明であり、実際には界面特有の3．pn 界面露出による空乏層縮小問題~べベル技術~現象であることは言うまでもない。

本書も含め教科書においては Si の pn 接117Internet 版

空乏層電界が端面で緩和

2022/10/4

p
等電位線

メサ溝
n+
図7

正べベルでの空乏層イメージ

筆者の経験では、この技術を用いて理論
アバランシェ耐圧の 70％近くまで耐圧を
図8高めることが可能と考えられる。さらに、実メサ型ダイオードの実例

用化の点では、デバイス端面を斜めに掘り込むことで高耐圧サイリスタを実現した例

現在、パワーデバイス製造において、遊休もある。この技術は、加工が困難であり、サした CMOS ラインを使うことも多く、メサ

イリスタや GTO などの大口径デバイス向溝を使わず、プレーナ―型で pn 接合界面のきであり、LSI プロセスとの親和性がよい、

露出表面の電界緩和を図る方法として、ガガードリング技術やフィールドプレート技

ードリングと呼ばれる技術が知られている。

術にとって代わられた。

これは図 9 を用いて説明する。

4．プレーナプロセスにおける高耐圧化技術 ~ガードリング、フィールドリミp

p 型の外堀n型

ティングプレート~
通常高耐圧仕様の pn 接合を作るにあた

図9って、前節に示したべベルでの特殊な掘り込みはプレーナ技術をベースとした現代のガードリング構造

n 型層上に p 型層があって pn 接合となり、IC 工場では製造することが困難である。実これに逆バイアスが加わると空乏層ができ際のデバイスでは、図 8 に示さうるようにる。空乏層は p 型層の端で縮まるが、端かメサ溝と呼ばれる掘り込みをつくり、pn 接

ら若干の距離を置いて p 型の外堀を置くと、合界面のべベル角が 90°になるよう形成

pn 界面が横に延び、空乏層が外に広がり、するが、この場合深いエッチングプロセス

電界集中を緩和することができる。この外を要し、これもまた、プレーナ技術で対応す

堀はデバイスを囲んで見えるため、ガードるのに困難である。

リングと呼ばれている。この構造設計にはデバイスシミュレータを用いた電界強度計
算が使われ、リングの数、間隔、深さやドー
118

Internet 版

2022/10/4

プ濃度の設定などのチューニング作業が必にライフタイムを抑制法について解説する。

要である。筆者も以前に取り組んだことがライフタイムの抑制法として広く使われあるが、高耐圧を狙うと、ガードリングの本る技術として、重金属拡散と荷電粒子の照数が増え、チップ面積が増えて、チップコス射がある。拡散材として広く用いられるもトがあがるなどの問題があったのを記憶しのとして Au（金）があげられる。Au は Siている。

中の拡散係数が非常に大きく、非常に簡単

このほか、ｐ型端に MOS デバイスを形に基板全体のライフタイム調整が可能であ成し空乏層を横に延ばすフィールドプレーる。つまり、金の拡散係数は 800℃で 1×10-

トと呼ばれる技術がある。これは、図 10 に

9m2/s ほどある。この数値はたとえば、１時示されるように、空乏層が縮みやすいｐ型

間この温度で拡散させたときに、√𝐷𝐷𝑡𝑡で示層の端に MOS 構造を形成し、ｎ型層よりされる拡散長 1.9mm となる。ウェハの厚み

低い電圧の逆バイアスをかけることで、は 0.5ｍｍ程度であることから、Au を基板

MOS 直下を空乏化させ、耐圧を向上させる。

の片面あるいは両面に蒸着させて、800℃で以上紹介してきた技術は、メサ溝を掘る

加熱すると、表から裏まで全深さ領域までことなく高耐圧化をさせるための技術であ均一に金を拡散できる。このとき金のドー

り、特に電源電圧が 15V を超えるようなア

ピング濃度は金の Si への固溶限界で決まる。

ナログ IC に使われる。

固溶限界については、材料拡散のデータベース等を参照してほしいが、拡散温度で自由に Si 中のドープ濃度を調整できる。拡散ｎ型層に対して逆バイアスをかける

温度が高ければ高いほど、固溶限界が増加する傾向にあり、拡散温度をあげればライ
p

n型
図 10

SiO2

フタイムをより低く抑制することができる。
Si は単結晶で高品質なものであれば、100

空乏層が広がるμs 程度のライフタイムをもつが、Au 拡散をすることで、拡散温度が 850℃のときにフィールドリミティングプレート

10~30μs、1050℃で 1μs、1200℃で 0.2μ5.パワー半導体におけるライフタイ
ム制御技術

秒程度に調整できる。
このほかの拡散源として、Fe や Pt など

パワー半導体、とりわけバイポーラ型デも用いられる。Au は 100℃程度の高温でババイス（pin ダイオード、バイポーラトラン

イスを動作させるとライフタイム抑制が効

ジスタ、IGBT 等）においては、通電に伴うかなくなり、また過剰にドープすると pn 接

過剰キャリアの蓄積が、スイッチ速度を遅合のリーク電流を発生させるデメリットがくする要因となる。過剰キャリアの消弧にあるが、Pt ではその弊害を低く抑えること

は、キャリアの再結合が関わり、その直接のができる。

指標が少数キャリア寿命、すなわちライフ

IGBT や pin ダイオードにおいて、高速

タイムである。ここでは、Si 半導体を前提化させるために i 層、あるいはアノード層
119Internet 版

2022/10/4との界面付近など、限定された部位についートランジスタ、ダイオードでは、実際にそてライフタイム抑制を行うときには、プロの電圧をかけて、壊れるわけではなく、所定トン（H イオン）や電子線の照射が行われのリーク電流がながれるところ、すなわちる。これは荷電粒子を高い電圧で加速させ大規模な破壊につながるまえのところに耐て、ウェハに照射させるもので、照射された圧が設定されている。耐圧を決めるリーク

荷電粒子が基板の結晶を破壊することで、電流の条件はメーカーによってまちまちで欠陥を誘起し、ライフタイムを抑制するもあるが、多くのデバイスで 100μA/cm2 に達のである。この方法では表面からある一定するときの印加電圧を耐圧とすることが多の深さに選択的に欠陥領域を作ることが可い。

能で、加速電圧を高くするとより深く、加速
2) 最大電流電圧を低くするとより浅く、欠陥の導入層の深さを調整することが可能である。加速

最大電流は通電時に発生する熱の影響で電位と欠陥層深さ、そしてライフタイムと半導体自身が発熱し、破壊に至るところのの相関に関するデータは、半導体製造メー電流である。多くのデバイスは無限大の放カーのノウハウに類するもので公表事例が

熱器をつけたことを前提でこの値が設定さ少なく、ユーザー自ら基礎試験をする必要

れ、放熱器をつけない単体で使用した場合、がある。

この値より低い値で破壊にいたることもある。通常チップで 1cm2 当たり最大流せる電6.パワーデバイスでの重要な特性・用
語解説

流は、ショットキーダイオード、バイポーラ

この節を、ここで解説すべきかどうか迷ードで 150A、IGBT やサイリスタで 200A 程

トランジスタ、MOSFET で 100A、pin ダイオ

ったが、これから耐圧やスイッチ時間など度である。

の重要な特性の呼び名が出てくるため、ここで解説することとした。実学習得に重き

3) 最大消費電力を置く本書は他の教科と雰囲気を異とする

トランジスタや MOSFET、IGBT 等ではアノが、あえてここで重要な特性項目を解説しードカソード間で消費電力が発生し、このておきたい。これ以外にも重要な特性があ

最大電力が規定されている。規格表ではバるが、デバイスハンドブック、規格表等で解イポーラ Tr で Pc、MOSFET で PD と記載され説されているので一度は目を通しておくべる。この値も素子に無限大の放熱器がとりきである。

つけられたときの数値であり、放熱器無し
であればこの損失の 1/4 程度に抑えて設計

1) 耐圧（耐電圧）しなければならない。

Breakdown Voltage (BV)
4) ON 電圧・ON 抵抗

バイポーラトランジスタ、ダイオードなどすべてのデバイスにおいて、これ以上か

ダイオードでは、順方向電流を規格値でけると壊れる耐圧が規定されている。パワ流した時の電圧降下を ON 電圧といい、そこ
120

Internet 版

2022/10/4から計算される抵抗が ON 抵抗という。トラ傾向にある。

ンジスタや IGBT ではベース（ゲート）に十分なバイアスをかけて、コレクタ-エミッタ5)ON 損失とスイッチ損失

間（アノード‐カソード間）を ON 状態にしパワートランジスタのほとんどがスイッたときに、規定の電流密度で電流を流した

チ用途として利用される。図 10 にスイッチ

時の電圧降下を ON 電圧といい、対応する抵回路とスイッチ動作に伴う ON 損失、スイッ

抗を ON 抵抗という。この値は、低ければ低チ損失の概略を示す。トランジスタは制御

いほど、ON 時の発熱を抑えることにつなが信号が与えられ、それに応じて ON－OFF をり、パワーデバイスとして省エネルギーに繰り返す。ON の比率が多くなればなるほど、関わる重要な特性である。規定値の電流密負荷（Load）に伝わる電力は大きくなる。こ度は、通常 100A/cm2 か 20A/cm2 である。

こが DC モーターならモーターの回転数をダイオードの ON 電圧は、Vf と書かれるこON の比率をマイコンで調整することで自在とが多く、技術者の会話でブイエフといえに可変できることになる。

ば、順電流通電時の ON 電圧を意味する。

トランジスタが OFF のときは、コレクタ
エミッタ間に電源電圧がかかるが、コレク

5) スイッチ時間

タ電流は流れない。このときのトランジス

トランジスタや MOSFET ,IGBT などのトラ

タの消費電力は０である。一方、ON のとき

ンジスタ素子において、スイッチ回路を組には、トランジスタに ON 電圧分がかかり、

んで、ON-OFF 動作をさせたときの、ON にな

そこにコレクタ電流が流れ、電圧電流積がるまでの時間、OFF になるまでの時間が特性

消費電力となり、これが ON 損失となる。ま

表に記載されている。バイポーラトランジ

た ON から OFF へ、OFF から ON への過渡に

スタの５章１０節で詳述してあるが、ここ

おいては、電圧電流積が大きくなり消費電はスイッチ時間としての、ターンオン時間

力が発生し、これがスイッチ損失（SW 損失）とターンオフ時間を覚えておきたい。これと呼ばれる。これら損失はエネルギー損失

は、トランジスタに ON にさせる電圧信号をであり、発熱になり、より低いことが望まれ印加したときに、コレクタ電流が 10%からる。つまり、トランジスタにおいては ON 電

90%になるまでの時間である。また、OFF に圧が低く、スイッチ時間が短いことが望ましたときに、90%から 10%になるまでの時間

れるが、この両者はトレードオフの関係にがターンオフ時間である。この指標は、ONある。一般に、パワートランジスタの中で、になるまで、または OFF になるまでの過渡バイポーラトランジスタは ON 電圧が低い

時間であり、スイッチ損失に直結する指標

がスイッチ時間は大きい。MOSFET は逆であでもあり重要である。これら数値が大きい

る。IGBT は大電流が流せて、スイッチ時間と、高周波数で ON-OFF 動作をさせたときに、 は短いが、ON 電圧は大きい。これら両特性
消費電力が大きくなる問題が生じる。通常、バイポーラトランジスタ、
IGBT においては、
ターンオフの方がターンオンより長くなる
121を同時に満たす技術が待望されている。

Internet 版

2022/10/4

パワーダイオードの種類と特徴をまとめてみた。大きく pin ダイオードとショットキータイプに大別される。
pin ダイオードの特
徴は：①高耐圧品が容易に得られる②大電流時でも ON 電圧が低い③リカバリ特性を持ち、１MHz 以上の整流に向かない。
となる。pin ダイオードは、i 層という低濃度層が逆バイアス時には絶縁層として働き、順バイアス時にはここにキャリアが蓄積し、伝導度変調により、低抵抗層として働く。しかし、i 層に蓄積するキャリアは順バイアス
から逆バイアスに切り替わるときに、キャリア放出が逆電流として流れ、逆方向回復
図 11

過程の原因となる。逆方向回復過程は 1μ

スイッチ回路における ON 損失と SW 損

秒程度あり、1MHz を超えるような高い周失

波数での整流は困難である。pin ダイオード
筆者は若いころ、バイポーラトランジスのなかでも、逆方向回復過程を 300ns 以下

タではあるが、その当時新規材料であるに抑制したものを高速リカバリダイオード

SiGe を活用し、スイッチ速度をきわめて高（Fast Recovery Diode：FRD）と呼ぶ。FRD速化させたトランジスタの開発を行ってきでは用途に応じて、リカバリ時間が 300～

た。ON 電圧、スイッチ時間とも従来品を大50ns 程度のものが開発されているが、高速

きく超えるデバイスを作り上げたが、残念であるほど ON 電圧（Vf）が犠牲になってながら周辺回路との適合性、コスト面で事いるので、ユーザーも ON 電圧との兼ね合業化に至らなかった。良くても値段も重要いを考慮する必要がある。高速なものほど、であり、そことの折り合いをつけることがリカバリ波形が急峻になり、ノイズを発生

パワーデバイスでの難しいところである。

することも注意が必要である。場合によっては、スナバ回路というノイズ吸収回路が必要になる（図 12）。

6.パワーダイオード
パワー半導体としてすぐに思い浮かぶのノイズを抑えた FRD をソフトリカバリ

がパワーMOS や IGBT などのスイッチ素ーダイオードと呼ぶこともある。ソフトリ子であるが、多くのスイッチング電源やイカバリー性とリカバリ時間との関係もトレ

ンバーターなどの電力制御回路で最も部品ードオフであり、すべてが共通して性能が点数が多いのがダイオードである。その用良いというわけではないことも理解してお途がノイズ吸収と整流である。表 1 に主なく必要がある。
122Internet 版

2022/10/4

ンニングと呼ばれる界面での捕獲電荷が作
表1
ﾀｲﾌﾟ

pin

用してできたものであり、界面特性が耐圧パワーダイオードの種類と特徴
呼称
一般整流用

用途
電源回路の整流用やリーク電流に密接に関係しているため、歩留まり良く高耐圧なものを作るのは非常耐圧と順バイアスの ON
電圧で選ばれる。

ファストリカバリ（FRD）Si ｼｮｯﾄｷｰ
ｼｮｯﾄｷｰ
SiC ｼｮｯﾄｷｰ

な努力が必要である。

スイッチング回路のノイズ吸収用

近年高耐圧なショットキーダイオードと耐圧と順バイアス時の低 ON 電圧性、リカバリ特性が重要視される。

してワイドギャップ半導体を用いた SiC 型
ショットキーダイオードが実用化されつつ一般ｼｮｯﾄｷｰ
高速整流用、検波用
途
高耐圧ｼｮｯﾄｷｰ
自動車用ある。SiC ではワイドバンドギャップであることからアバランシェ降伏電界強度が高
く、薄い空乏層でも高い耐圧が得られるのが特徴である。ON 電圧に関しては、Si 型
pin ダイオードに比べ見劣りがすると筆者

Ｆ Ｒは感じているが、それは問題にならないと
Ｒ

スナバ
回路

開発関係者の鼻息は荒い。SiC も基板のコストが非常に高いという問題があり、パワＣーデバイス業界は（たとえ性能がよくても）
高コスト品を受け入れない世界でもあり、それを越えて普及にいたるかどうかは今後

図 12 ＦＲＤ用スナバ回路
ＦＲＤと並列に接続して使用する。fc=1/2
πCR 以下の周波数をこの回路で吸収する。

の関係者の努力にかかっているだろう。

6.FRD の高性能化 ＜発展＞
ショットキー型のダイオードは、pin ダイ

ファストリカバリダイオードの主役は Si

オードのようなキャリア蓄積層がないため、型の pin ダイオードであり、まずはこれか

リカバリ時間を数 ns 程度に抑えることがら説明せねばならない。前述したように、パできる。ショットキーダイオードでもリカ

ワーダイオードにおいて、順方向電流はよバリ特性を持つのは、半導体・メタル界面でく流れ、かつ逆バイアス時の耐圧はできる捕獲された電荷が放出されるのと、逆バイだけ高く、しかもリカバリ時間をできるだ

アス時の空乏化される領域からのキャリア

け抑えたい。またリカバリ波形においても、の放出があるからである。このように高速高周波ノイズの発生を抑えるために、なだ

ではあるが、ショットキーダイオードはらかなリカバリ波形にしたい。これらの要100Ｖを超える高耐圧品が難しく、かつ比較

望は同時に成り立たず、何かを立たせれば的高耐圧なものでも、pin ダイオードに比べ、 他が犠牲になる。皮肉ではあるが、SiC はす
ON 電圧が悪いという問題がある。ショッ

べてを満たすのかという問いがあれば、答トキーダイオードでは、整流特性をもたらえは No である。コストというトレードオ

すショットキー障壁は、フェルミレベルピ

フが立ちはだかる。さて、この章でｐｉｎダ
123Internet 版

2022/10/4

イオードにおいて、性能項目にわけての向あり、近年では白金が用いられる。この事例

上の方法を解説する。理解が発散しないよ

では、筆者の研究では、ライフタイムの抑制

うに、ここで 200 V 用 pin ダイオードの半は 50 から 100 ns 程度が適当であり、さら導体層の設計例を表 1 に示す。この構造のに 10 ns 程度にするとかえって Vf は悪化し

概略は図８に掲載されている。この事例で、てしまう。これは pin ダイオードの低抵抗

Ｖｆは 100A/cm2 で 0.7 V、耐圧は 150～200

性に寄与する伝導度変調が再結合の促進に

V、リカバリ時間は 500 ns 程度で得られる。

より消失するからである。このほか、ｐ層とｎ層の部分に限って、ライフタイムキラー

表２ 200V 耐圧で設計された pin ダイオー
ドの半導体層の設計例
部位
p層

i層

基板

を注入すると、伝導度変調を損なわず Vf を低減できる。このような局所ライフタイム特徴
ｐ ドーピング 1×1020/cm3 で表面から 0.5μｍの深さでドーピングを施す。
ドーパント B
厚みは 0.5～1.0μｍ
ライフタイム制御 なし
ｎ－型 抵抗率 15～20Ωｃｍ
厚み 20μｍ
ドーピング濃度 １×1014/cm3
ドーパント P
ライフタイム制御 なし
ｎ+ドーピング 0.01~0.001Ωcm
厚み 500μm
裏面の 1×1020/cm3 で 0.5μｍ程度ではP 拡散(100)面基板 (111)でも利用可能
ライフタイム制御 なし＋

制御には、電子線照射やイオン照射が用いられるが、筆者はかつて、表層のｐ型層に緩和した SiGe 層を用いることで、低抵抗化と高速化を同時に図る技術を発表している。
2) 高速化（高速リカバリ化）
このためには、順方向電流通電時の i 層に溜まる蓄積電荷を抑制する必要がある。
最も単純な方法は、蓄積電荷は順方向電流
密度できまるので、あまり電流を流さないで使うというが効果的である。ただしこれは本質的な解決法ではない。最も効果のあるのは i 層にライフタイムキラーをドープ

1) 低抵抗化
ダイオードにおいて省電力という観点して、キャリアのライフタイムを 10ns 程度で重要とされるのが、規定電流密度で順電まで抑制し、蓄積電荷を再結合させてやる流を流した時の電圧降下であり、通常 Vf とことである。これも前述の通り、漏れ電流が呼ばれる。この表２の例では 0.7 V（100少ない白金ドープが用いられる。ただし、こA/cm2）はかなり良い数値と心得ていただき

れも高速化とともに低抵抗性が失われる。

たい。さらにこれをよくするには、①i 層のリカバリ時間を数十 ns にするのは容易で膜厚を減らすこと、ただしこのためにはメあるが、この場合 Vf は１．２から１．５V

サ溝ではなく、ガードリングやフィールドまで悪化する。

リミティングプレートを駆使して、薄くて高速性と低抵抗性は強いトレードオフのも耐圧劣化の防止に努めなければならない。

関係にあるが、一方で前述したｐ型層をさらに、②ｉ層にライフタイムキラーを適SiGe 化すると、Vf を損なわずに 180ns 程

量拡散して、再結合電流の増強を狙う。ライ度までは高速化できる。筆者は、構造でのア

フタイムキラーには、従来Ａｕが用いられイデアでさらなる高速低抵抗化の余地はあてきたが、リーク電流が大きくなる問題がると考えているが、市場に出てきている技
124

Internet 版

2022/10/4

術を見渡す限り、目を見張るものは感じら

界では、いまなお性能よりコストが重視されない。SiC など新材料に目を向ける前にれ、バイポーラがことさら製造費用が安い

既存技術でできる余地はないかよくよく検ことによる。筆者も若い頃パワートランジ

証する必要がある。

スタの開発を手掛けていたことがあったが、性能が倍良くてもコストが１円でも高けれ

３)ソフトリカバリ化

ば買わないというユーザー評価の壁を感じ

リカバリ波形は通常図 13 のような形をてきた。バイポーラが他の MOSFET やとる。逆バイアスに切り替わったときに、リ

IGBT より、性能面で劣るものの、二重拡散

カバリ電流が直線的に増加し、空乏層が i 層法の非常に簡易なステップで製造できるこ一杯に広がった時点で、急減に消失する。ことが、コストの安さでいまなお主役を張るの増加から減少に転じるところと、リカバ理由である。そのほかバイポーラの魅力は、リ電流がゼロになるところで、di/dt が非常ON 抵抗が低いことも挙げられる。ON 電圧に大きくなり、回路のインダクタンス成分

として、0.3V 以下も容易に実現できる。
（たが働いて、強いノイズとなって現れる。
リカバリ電流だしダーリトン接続は不可）デメリットは、ベースの駆動電流が大きいこと、スイッチ

この部分で
ノイズ発生

速度がベース電荷蓄積により遅いこと、短絡耐量が MOSFET や IGBT に比べ劣ることである。バイポーラでのスイッチ周波数
は、容量にもよるが 100kHz 以下と考えて使うべきである。

図 13 リカバリ波形

図 14 に典型的なパワーバイポーラトラ
ンジスタの構造を示す。通常 n+型ウェハに

この急激に変化する電流を抑えるのに、n-層の Si エピタキシャル層を CVD 法で形ｎ型層と i 層界面のドーピング濃度の傾斜成する。通常 n-層の抵抗率は設計するトラをなだらかにする方策がとられる。この部
分は基板メーカーで CVD での製膜の際にベ ー ス 電 極(Al)

ドーピング濃度を徐々に減らすことで実現

エミッタ電極(Al)

メサ溝

される。こうすることで、空乏層の広がる速ｎ+

度が n/i 界面に到達する前に遅くなり、ソフ

ｎ+

p

ｎ+

ｎ+

-

ｎ層

トリカバリ化が実現される。あまりソフト

ｎ+型基板にしすぎると、空乏層が広がりにくくなり
耐圧劣化につながる問題がある。

TiSi

Al （0.5μm）
Ni （0.5μm）

ハンダ層

Ni 板（コレクタ）

7.パワーバイポーラトランジスタ
パワートランジスタとして最も多く使わ

図 14 パワーバイポーラトランジスタ

れているのが、バイポーラトランジスタである。それは、パワーエレクトロニクスの世
125Internet 版

2022/10/4

ング濃度の低い n-層に大きく広がるが、少ンジスタの耐圧によるが、10~30Ωcm とす＋る。ｐ型層はベースとして機能する。n 層

なからずベース側にも広がる。ベース側一のエミッタと n-層との間隔がベース幅に相杯に空乏層が広がると、パンチスルーがお当し、通常 0.2~0.6μm に設定する。ドーピ

き、ON になりっぱなしでスイッチ動作がング濃度は 1015/cm3 に設定するが、高耐圧できなくなる。したがって、ベースの濃度を1016~1018/cm3 にする必要があ

高くすることで、ベースへの空乏層の広がる。この場合は、電流増幅率が犠牲になる。

りを抑制する。同じ理由で、ベース幅を大きｎ + 層のエミッタ層はできるだけ高濃度にく設定することも行われる。上記の理由で、設定するが、それは電流増幅率を高めるた

電流増幅率が低くなる。

品であればめである。通常、1020/cm3 程度に設定する

最後に、バイポーラトランジスタによくが、さらに高濃度化させるために結晶 Si で見られるダーリントン接続について説明すはなく多結晶 Si を CVD 法で形成する方法

る。これは、トランジスタ 2 個を図 15 のよも用いられる（ポリシリコンエミッタ）。こうに接続して、一つの部品としてパッケーの際に、ポリシリコン層とベース層の間に、ジ化したもので、高い電流増幅率をもつバ

薄い自然酸化膜を挿入すると、著しい電流

イポーラトランジスタとして使用すること増幅率の向上効果が得られ多用されている。

ができる。この場合、電流増幅率は２個のト

小電力用途と大きく異なる点は、コレク

ランジスタの増幅率の積となり、電流増幅

タが基板の裏面になること、エミッタとベ

率 20 程度の高電圧品を組み合わせても 400ースを交互の入れ子にした櫛形電極とする程度の増幅率とすることができる。但し、ここと、さらに周辺との絶縁を確実にするたの場合、トランジスタの ON 電圧は 2 個のめに、メサ溝を掘り、ガラスやポリイミドをトランジスタの両方を駆動させるために中に充填させることである。櫛形電極とす

1V 以上になることも注意が必要である。こることで、チップ面積全域にわたって、コレのようなダーリントン素子は低コスト家電

クタ電流を分散させ、大電流化が可能にな品に多く使われている。

る。これで 100~150A/cm2 の電流密度が実コレクタ現されている。メサ溝の他に、ガードリング
がフィールドリミティングプレートも用い

ベース

られるが、バイポーラは低コストが魅力であり、上記プロセスは追加コストになるため、旧来のメサ溝方式が多用されている。
パワーバイポーラトランジスタでしばしエミッタ

ば経験することとして、電流増幅率が 20 程
度と低く抑えられていることがある。耐電図 15 ダーリントン接続

圧として 600V を超える電圧を素子に持た8.パワーMOSFET

せようとすると、ベースとコレクタの界面

MOSFET はバイポーラトランジスタのに空乏層が発生する。この空乏層はドーピような電荷蓄積がなく、高速スイッチング
126Internet 版

2022/10/4が可能で、かつ電圧制御素子なのでバイポ

拡散 MOS（Double-diffusion MOS）とトレーラのような電流駆動の必要がなく、ドランチ型 MOS があげられる。パワートラン

イブ回路も非常に簡略化できるメリットがジスタとして MOSFET を構成する場合は、ある。近年では、インバーターを小型化させ電流の流れを縦方向とし、基板自体をｎ型るためにスイッチ周波数の高周波化が試み

基板としてドレインとして機能させる。

られているが、バイポーラでは 100kHz 以

ゲートに正バイアスを加えると、ゲート直下であるのに対して、MOSFET では 1MHz下のｐ型層にｎ型のチャネルが形成され、以上も容易である。MOSFET の唯一の欠点

電子がソースから基板の下面にむかって流が、電流密度が稼げないこと、ON 抵抗が大れる。この際に電流の主成分は電子によるきいことがあげられる。シングルバイポー

電流である。図 16(b)にトレンチ MOS の例

ラで数ｍΩcm2 程度まで低抵抗化できるとを示す。これはゲート絶縁膜を縦にするこ

ころを、MOSFET ではその 10 倍は高い。

とで、電流密度を増大させることを狙った

しかし、近年では CMOS プロセスを利用し、微細化技術を駆使して低 ON 抵抗化が進め(a)DMOSFET

ゲート

られている。

ソース

MOSFET のバイポーラトランジスタとｎ+

比較しての大きなメリットとして、熱暴走

ソース

ゲート絶縁膜ppを起こしにくいことがあげられる。バイポｎ+ｎ-ーラは温度が上がると、ベース電流が pn 接

ｎ+基板

合の整流方程式に基づくことからも分かる
ように、増加する傾向にある。回路中何等か

ドレインの影響でトランジスタが過熱した場合、素(b)トレンチ型 MOS

子に電流が集中し、自己過熱で最後破壊にソース

いたる。このような現象を熱暴走という。

ゲート
ゲート絶縁膜MOSFET は ON 動作時のドレイン電流はｎ+

チャネル層のドリフト電流で決まり、それｐを支配する電界効果移動度は温度が上がる

ｎ-と格子散乱が増大し、低下する。つまり温度が上がると、電流が流れにくくなるのが、
MOSFET が熱暴走を起こしにくい所以でｎ+基板ある。したがってバイポーラの回路では温

ドレイン
図 16

度を感知して、ベース電流を抑制する保護

パワーMOSFET の例

回路が必要になるが、MOSFET ではそれをものである。DMOSFET は圧倒的な作りや省略することができる。
図 16 にパワートランジスタとしてのすさからローコスト品として、トレンチ

MOSFET の実例を示す。代表的なのは二重MOS は低抵抗型高級品として使い分けら
127

Internet 版

2022/10/4

れている。

使用することができる。この回路はモバイ

多くの市販品のパワーMOSFET はソール機器での省エネに大きく貢献しており、

ス電極とチャネルの p 型層の一部をショー

我々の身の回りになくてはならない回路にトさせてある。こうすることで、簡単になっている。現在、パワーMOSFET の出荷

MOSFET 内部に pin ダイオードを作るこの大きな割合が同期整流用で占められるととができる。このダイオードはインバータ

言っても過言ではない。

ーとして利用する場合、MOSFET を保護す
る還流ダイオードとして使用される。
ドレイン
（D）
電圧源

出力

ゲート
（G）

図 17

図 18

ソース
（S）

還 流ダイオード を内蔵したパワ ー
MOSFET

同期整流方式を用いた
DC-DC コンバーターの例

9.IGBT
300V 以上の高耐電圧領域で広く活用さ

最後に、パワーMOSFET ならではの利用れているデバイスとして、Insulated Gateとして同期整流回路について紹介する。低bipolar transistor（IGBT）があげられる。

い電圧の交流を整流する場合、DC-DC 変換

この構造を図 19 に示す。DMOSFET と極回路で Si 整流ダイオードを使うと、順方向めて構造が似ているが、基板にｐ＋型基板

電圧として 0.6V の電圧降下が生じる。LSIを用いる。図 20 に ON 動作時の模式図を用の DC-DC コンバーターでは 3.3V の DC示すが、ゲートに正電位を加えると、ゲートを出力するところ、整流ダイオードでの絶縁膜直下にｎチャネルが形成できカソー

0.6V の損失は大きい。そこで、ダイオード

ドと n-層が開通する。ｐ＋基板と n-基板のに MOFET を使用し、制御信号を加えて整間にダイオードが形成されており、このダ流動作をさせる方法がとられる。図 18 に回イオードを通してカソードとアノード間は路例を示す。前段の p-MOSFET に方形波スイッチ ON の状態になる。ゲート電圧をを入れて直流から交流を作り出している。

切れば、チャネルがなくなり、スイッチオフ

その方形波と逆相の信号を後段のｎになる。

MOSFET に 入 力 す る と 、 還 流 信 号 が動作が MOSFET とよく似ているのだが、MOSFET を通るときに、MOSFET のチャ

MOSFET と大きく異なる点は ON 状態にネル形成によって低抵抗化される。従来である。ON の時に n-層には n+からの電子があれば、ここにファストリカバリダイオー
ドが挿入されているが、MOSFET を代わり

ゲート
カソード

に置くことで、低抵抗なダイオードとして

ｎ+
128

カソード

ゲート絶縁膜ppｎ+Internet 版

2022/10/4

はバイポーラが難しかった 1MHz 程度のス
イッチ動作が可能である。

ｎ-

IGBT は、バイポーラを比較して、パンチ+

スル―や熱暴走が少なく、短絡耐量に優れp 基板る点も特長として挙げられる。近年 IGBT
アノードの進歩は目覚ましく、3000V－数千 A クラ

図 19 IGBT の構造図

スの電車用インバーター向けのものも開発されている。後述する GTO やサイリスタの領域も IGBT で置き換えが進んでいる。

ｎ+p

10.サイリスタ・GTO

カソード

ゲート絶縁膜p

サイリスタは図 20 に示すように npnp の

ｎ+

ｎチャネル

構造となっている。この構造で、カソードをｎ-

アースとし、アノードが正電位で、ゲートにp 基板

タが ON になって電子が n+層から n-層に正電位を加えると、上層の npn トランジス+

注入される。それと同時に下層の pnp トラ
アノード

ンジスタにとって n-層はベースとして機能

図 20 IGBT の ON 状態

し、ここに電子が注入されるということは、
ベース電流が流されたことに相当し、ここ注入され、同時ｐ+基板からホールが注入さも ON になる。ON になったことで、ｐ＋基れる。つまり n-層では両キャリアがじゃぶ

板からホールが注入され、上からの 2 層目

じゃぶと高密度で存在するため、伝導度変のｐ型層にホール入り、これが上層の調が起こり、低抵抗化する。MOSFET に対カソード

して、低抵抗で大電流を実現できることがIGBT のメリットである。

ｎ+

ゲート

ｐ

スイッチ速度については、バイポーラと比較して高速動作が実現できる。これはカソードからアノードにかけて、npnp の四層ｎ-になっているが、この中には npn と pnp の

ｐ+基板

トランジスタが１個ずつ含まれることにな
る。バイポーラトランジスタではベースのアノード

蓄積電荷が抜けるまで OFF 時間の遅れが

図 20生じるが、IGBT では電流増幅率を気にす

npn トランジスタのベース電流となる。つる必要はなく、ライフタイムキラーをドー

まり、一度ゲートに信号が入ると、npn とプして高速化することができる。IGBT でpnp のそれぞれが他方を ON するよう動作
129

サイリスタの構造

Internet 版

2022/10/4

し、サイリスタ自体に ON の持続性を持たカソードせる。OFF にするには、アノード電位をゼロにすればよい。
サイリスタはパルスで ON にできる特性

カソード

ゲート

ｎ+

ｎ+

ｐ

ｐ

ゲート

から、交流の波形整形による電力制御に用いられる。図 21 に示されるようにパルス信ｎ-号をゲートに入れてやることで、サイリス
タが ON になり、波形が出力される。パル

ｐ+基板

スのタイミングを調整して入れることで、アノード

波形を任意の面積で出力することができる。

図 21

GTO の構造

これを用いて、電力制御が可能になる。
参考文献

1)R.L. Davis et al, IEEE Trans. Electron
Devices, ED-11(1964)p.313.

パルス信号2)パワーデバイスの諸技術を広範囲に渡っパルスインてまとめた本として次の名著がある。

出力波形「パワーデバイス・パワーIC ハンドブッ
ク」
コロナ社

電気学会 高性能高機能パワーデバイス・パワーIC 調査専門委員会編
図 21 サイリスタを用いた波形整形

3)パワーデバイスを勉強するのであれば、バリガ先生の次の本を勧める。

サイリスタは一旦 OFF にすると、ON に

B. J.Baliga,”Power semiconductor devices”
PWS Publishing Co.

なりっぱなしで、OFF にするにはいったん電源をゼロに戻さなければならなない。サ
イリスタの構造を図 22 のようなトレンチ構造とし、OFF にするときにゲートから電流を吸い込める構造としたのが Gate-turnoff サイリスタ（GTO）と呼ばれる。これは、吸い込み電流としてアノード電流に相当す
る分をゲートから引っ張る必要がある。
GTO は能動素子としては最大級の電力用途に使われ、6000V-6000A 級の開発に及んでいる。用途として、大型モーター駆動、大型誘導加熱や直流送電用の DC-AC 変換機などがあげられる。
130