OKI IDSOKI アイディエス
AMD Xilinx FPGA ⽤ GigE Vision V1.2 Rx FPGA IPコア
製品のご紹介© Copyright 2023 OＫI IDS Co., Ltd.

1

OKI IDSAMD Xilinx FPGA ⽤GigE Vision® V1.2 Rx FPGA IPコア

Tri-Mode EMAC対応
Zynqへの受信側GigE Vision ® プロトコルかつGENiCAM対応により、組込み機器へGigE Visionカメラを収容することがSoC 1chipで実現可能 !!なおかつ、⾼速で信頼性の⾼い映像伝送を可能にします

高速映像受信（900Mbps/Gb Ether）

GigE Vision® システム構成例
カテゴリ−６準拠
汎⽤LANケーブル
最⼤100m無中継伝送

Real‐Time
Video Capture

Ethernet スイッチ

GigE Vision Application
GENiCAM
GigE Vision Protocol Stack

モニタ

AMD Xilinx製 Zynq UltraScale+
MPSoC 評価ボード

PS部PL部

GigE Vision
カメラ

GVSP Receive UDP Off LoadEngine
Ethernet MAC

組込み機器へのGigE Vision対応を 適応型SoC １Chipで実現！
© Copyright 2023 OＫI IDS Co., Ltd.

2

OKI IDSAMD Xilinx FPGA ⽤

GigE Vision® V1.2 Rx FPGA IPコア

特徴
ＵＤＰオフローディングエンジン※（UOE)搭載
ＧigＥ ＶｉｓｉｏｎＴＭプロトコルフルスタック搭載
Frame
Buffer

UART

PL（Programmable Logic）部にGigE Visionプロト
コルを搭載、およびギガビットイーサネットの帯域をフル受信する⾼速映像受信IPコアを搭載

GigE Vision
Application
GENiCAM

SDカード

PS（Processing System）部にPeta Linuxを採⽤し、GENiCAMに対応します。

⾼速映像受信をSoC 1chipで実現可能
GigE Vision
ProtocolStack
EthernetMACRJ45

GVSP ReceiveUDP Off LoadEngineVideoOutput

Monitor★複数のGigE Visionカメラ収容に対応

EthernetPHY© Copyright 2023 OＫI IDS Co., Ltd.

3

OKI IDSAMD Xilinx FPGA ⽤

GigE Vision® V1.2 Rx FPGA IPコア

GigE Vision® Rx FPGA IP構成図(10GbE) -1/2

Zynq UltraScale+ MPSoC PS部構成図
カメラ制御は、Camera Description File (XML)を解釈したGenICam API (Node Map)を経由して制御可能。

Processing System

ARM Coretx-A53 CPU
Peta Linuxカメラから送られる映像Streamは、PL部のGVSP UDPオフ
ロードエンジンが素早く切り離すのでStreamの受信率を向上可能。

GigE Vision
Sample Application

Library

GENiCAM API（Node Map）
XMLMemory

PL部I/F Driver

PL部 GigE Vision IP© Copyright 2023 OＫI IDS Co., Ltd.

Controller

DDR3/4 Memory I/FApplication

切り離された映像StreamはARMを介さず、直接Video
Frame Bufferへ転送するのでCPU負荷を低減
ARMのOSはAMD Xilinx 標準のPeta Linuxを採⽤。
OKIアイディエスは、Peta Linuxの推奨デザインサービスパー
トナーであり、サポート⾯も安⼼。

4OKI IDS

ザイリンクス FPGA ⽤

GigE Vision® V1.2 Rx FPGA IPコア

GigE Vision® Rx FPGA IP構成図(10GbE) -2/2

Zynq UltraScale+ MPSoC PL部構成図

Protocol Stack

10GbE Xilinx Ethernet Subsystem

Controller

PHY-MACGVSP-UOEGVCP Receive
Packet Controller

DriverDriver

GVSP BlockGVSP ResendController
GVSP ReceiveWriteController

UDP Off LoadEngine※.標準で２ポート搭載※.オプションでポート追加可能

ストリームパケットルート
コントロールパケットルート© Copyright 2023 OＫI IDS Co., Ltd.

Video DataVideoOutput

PS部Soft I/F

GVCP Send Packet

OKIアイディエス製“GigE Vision UDP Offloading
Engine“を搭載し、GigE Visionプロトコルパケットの⾼速映像受信を実現。
MicroBlaze上 に”GigE Visionプロトコルスタック”、”MACドライバ”、”GV-UOEドライバ”を実装し、全てのGigE VisionプロトコルをPL部で終端。
GigE Visionプロトコルにより、パケットロストの⽋損データ補完を⾏い、⾼安定性を実現。

Video Data Output I/F

GVCP Block

Software IP
GigE Vision

Hardware IP

Ethernet PHY I/F

Micro Blaze

Video Frame Buffer I/F

Programmable Logic

EMACには、AMD Xilinx製 USXGMII Ethernet
Subsystem を使⽤し、データリンク層の制御を実施。

5OKI IDSAMD Xilinx FPGA ⽤

GigE Vision® V1.2 Rx FPGA IPコア

提供製品
● FPGAデザインに必要となるIP＋リファレンスデザイン＋ PS部/PL部の全ての開発環境とマニュアルをご提供します。

サポート体制● 国内製IPによる完全⽇本語サポート（電話／メール／各種マニュアル全て）● 技術サポートは全て弊社技術者が直接対応いたします。

お問い合わせ／資料請求〒370-8585 群⾺県⾼崎市双葉町３番１号

製品リンクはこちら
TEL : 027-324-2139（直通） 営業部 Ethernet担当

URL： https://www.oki-oids.jp/
お問合せフォーム：https://www.oki-oids.jp/inq/inq.html© Copyright 2023 OＫI IDS Co., Ltd.

※この資料の記載内容は、予告なく変更する場合があります。
※記載されている会社名、製品名は⼀般に各社の商標または登録商標です。
2023年 1⽉ r2.1w
6