究極 CMOS トランジスタの実現に向けたチャネル形成技術を確立～高移動度 III-V-OI チャネルのシリコン基板上との集積化にめど～
発表概要
東京大学大学院 工学系研究科 電気系工学専攻 横山正史、竹中充、杉山正和、中野義昭、高木信一らのグループは、独立行政法人産業技術総合研究所 安田哲二, 高木秀樹, 卜部友二, 石井裕之, 宮田典幸らのグループ
及び、住友化学 山田永、福原昇, 秦雅彦らのグループと共同で、現在の LSIに使用されているシリコントランジスタを超える高性能トランジスタの開発を行っています。 今回、ムーアの法則を超えるような究極 CMOS トランジスタの実現に必要とされる、高移動度を有する III-V 族化合物半導体チャネルをシリコン基板上に集積化する手法を開発し、10 nm 以下の極めて薄い極薄ボディ 図 1 開発した UTB InGaAs-OI(UTB) III-V-On-Insulator (III-V-OI) on Si 基板を実現しました。さらに、UTB on Si 構造の電子顕微鏡画像。
III-V 族 化 合 物 半 導 体 チ ャ ネ ル 層 表 面 に 工 夫 を 施 す こ と で 、 UTB
Si-on-insulator (SOI) トランジスタを上回る性能を発揮する UTB III-V-OI トランジスタの開発に成功しました。この成果の詳細は、2010 年 3 月 17 日(水)~20日(土)に、東海大学で開催される 2010 年春季 第 57 回 応用物理学関係連合講演会において、「極薄膜 III-V-OI MOSFET における電子移動度の向上」という題目で発表します。本研究は、NEDO「ナノエレクトロニクス半導体新材料・新構造ナノ電子デバイス技術開発―シリコンプラットフォー

ム上 III-V 族半導体チャネルトランジスタ技術の研究開発」の委託を受け、東京大学、住友化学株式会社、産業技術総合研究所、物質・材料研究機 図 2 開発した UTB InGaAs-OIトランジスタの電気伝導特性。

構の共同研究により得られた成果です。
研究背景

ムーアの法則に知られるように、LSI に用いられるトランジスタは、デバイスを微細化することで、その性能を向上させてきました。しかし、近年、微細化の課題が顕在化してきており、シリコンをチャネル材料とするトランジスタの物理的な性能限界が予測されています。そこで、新しいチャネル材料やチャネル構造を採用して、トランジスタの性能を向上させる試みが世界中で行われています。また、研究開発期間の短縮と製造コストの低減のために、既存の製造装置と製造工程が利用できることも重要となります。そのため、新しいチャネル材料をシリコン基板上に集積することが必要とされます。そこで、高電子移動度を有する III-V 族化合物半導体は、究極 CMOS トランジスタのチャネル材料候補として注目されています。一方で、ナノメートルサイズの微細なチャネル長において、超高速かつ超省消費電力のトランジスタを実現するためには、極めて薄いチャネル層を絶縁膜上に形成した OI 構造が適しています。そのため、UTB III-V-OI 構造の実現がとても期待されてきていました。しかし、1980 年代以降これまで極めて薄い III-V 族化合物半導体層のシリコン基板上への形成はとても困難でした。
研究成果
研究成果
今回、我々は UTB III-V-OI トランジスタの作製に適するような、低温・低ダメージの直接基板貼り合わせ技術を開発することにより、極めて薄い III-V 族化合物半導体のシリコン基板上への集積という重要かつ困難な課題を1

克服しました。SiO2 を埋め込み層として、III-V-OI チャネル層の厚さが 10 nm 以下の極めて薄い III-V-OI 基板の作製に成功し、UTB III-V-OI (InGaAs チャネル) トランジスタの動作実証に世界で初めて成功しました(図 1、図2)。さらに、III-V-OI チャネルの表面に工夫を施すことで、UTB III-V-OI トランジスタの性能を飛躍的に向上させることに成功しました。そして、InGaAs チャネル膜厚が 9 nm の UTB III-V-OI (InGaAs チャネル) トランジスタにおいて、同程度の膜厚の Si チャネルの UTB SOI トランジスタの性能を 2 倍程度超える高性能を実現しました(図 3)。

(a)

(b)

(c)

図 3 (a) InGaAs チャネル層の表面に工夫を施した UTB III-V-OI on Si 基板の断面透過型電子顕微鏡画像と(b) その基板を利用して作製した UTB III-V-OI トランジスタの電気伝導特性。 工夫を施さない場合と比べて、300 倍程度の移動度向上に成功。(c) 開発した UTB III-V-OI トランジスタと UTB SOI トランジスタの性能比較。
UTB SOI トランジスタの性能を大きく上回る III-V-OI トランジスタを実現。
研究展開
究極 CMOS トランジスタの製造に必要となる、極めて薄い高移動度チャネル層のシリコン基板上への集積技術を開発し、高性能の UTB III-V-OI トランジスタを開発したことにより、究極 CMOS トランジスタの実現が可能となります。さらに、III-V-OI 基板を応用することにより、III-V 族化合物半導体をベースとした高機能・異種デバイスが微細化・モノリシック混載化された複合機能 LSI の実現も可能になります。
連絡先〒113-8656 東京都文京区本郷 7-3-1 東京大学工学部 10 号館 460 号
東京大学大学院工学系研究科電気系工学専攻 高木・竹中研究室 (URL: http://mosfet.k.u-tokyo.ac.jp)
担当：横山正史、竹中充、高木信一
Tel: 03-5841-6733, Fax: 03-5841-8564, E-mail: yokoyama@mosfet.t.u-tokyo.ac.jp(*1) III-V-OI ： III-V-OIとはIII-V-semiconductor-on-insulatorの略称であり、Si基板上の絶縁膜(通常はSiO2)上に形成されたIII-V族化合物半導体の単結晶薄膜を指します。III-V-OI基板は、まだ市販されていません。今回は、III-V 族化合物半導体として、InGaAsを採用しています。
(*2) トランジスタ ： トランジスタは、絶縁膜を介して金属電極に印加した電圧により半導体を流れる電流のオンオフ動作を行う、スイッチ機能を持つ素子で、LSI の最も基本となっている素子です。オンオフ動作には、電流のキャリアとして電子を利用します。キャリアが走行する領域を、チャネルと呼びます。
(*3) 移動度 ： 固体中におけるキャリアの流れやすさを表す指標であり、トランジスタの性能を評価する指標となります。III-V 族化合物半導体の電子移動度は Si より遥かに高いため、高性能のトランジスタが実現できます。
2

基板貼り合わせについてUTB III-V-OI 基板作製に利用した直接基板貼り合わせ技術について、その作製工程を図 A-1 に示します。
まず、 III-V-OI 基板のチャネル層となる InGaAs 層を InP 基板上に形成します。次に、ECR スパッタにより埋め込み酸化膜となる SiO2 層を III-V 族化合物半導体基板上に成膜します。III-V 族化合物半導体基板と Si 基板にECR プラズマを照射して、それぞれの基板の表面を基板貼り合わせに対して活性化させます。その後、III-V 族化合物半導体基板と Si 基板とを貼り合わせます。さらに、貼り合わせ強度を増加させるために、熱処理を行います。最後に、InP 基板を選択エッチングにより除去して、III-V-OI 基板を完成させます。開発した基板貼り合わせ技術を用いることにより、高品質の III-V-OI 基板を作製することができます。私たちは、このようにして、III-V 族化合物半導体の Si 基板上への集積という重要な課題を解決し、極薄ボディ III-V-OI MOSFET を実現しました。
なお、今回利用した基板貼り合わせ技術につきましては、M. Yokoyama, Tetsuji Yasuda, Hideki Takagi,
Hisashi Yamada, Noboru Fukuhara, Masahiko Hata, Masakazu Sugiyama, Yoshiaki Nakano, Mitsuru Takenaka, andShinichi Takagi, “Thin Body III–V-Semiconductor-on-Insulator Metal–Oxide–Semiconductor Field-EffectTransistors on Si Fabricated Using Direct Wafer Bonding”, Appl. Phys. Express 2, 124501 (2009). におきましても、一部を記述しておりますので、そちらも参照いただければ幸いです。

図 A-1 開発した直接基板貼り合わせ技術の概念図。
A-1