2013年
4月 15日
第 16 号◆ STマイクロ FD-SOI 28nm CMOSチップ試作のご案内◆ VDEC デザイナーズフォーラムのご案内◆ LSI 設計常識講座のご案内

VDEC からの大事なお知らせです。

同じ内容はhttp://www.vdec.u-tokyo.ac.jp/Tayori/にも掲載されています。

◆STマイクロ FD-SOI 28nm CMOSチップ試作のご案内
平成２４年度で終了した経済産業省-STARCを参照ください。なお、テスト試作により得られたプロジェクト「次世代半導体回路構成実用化支ノウハウも基づき平成２６年度以降VDECの最先端援事業」に替わる最先端試作プログラムとして、の試作メニューとして実施していく予定となってお平成２５年度において STARC プロジェクトりますので、ぜひ多数の皆様に本プロジェクトにご「28nm設計環境立ち上げプロジェクト」が実参加いただき、多くのノウハウを蓄積いただきます

施されます。詳細はSTARCのページ：

ようお願いいたします。

(池田誠)

http://www.starc.jp
プロジェクトの概要：
応募締切：

２０１３年５月２７日採択決定：

２０１３年６月１０日

設計者の設計締切：

２０１３年１０月１８日

費用：

チップ試作費は全額STARCが支援、組立はVDECが負担

プロセス概要：ゲート長: 28nm(drawn), 3ウエル, FD-SOI, 2閾値(低閾値, 通常閾値)
2種類のゲート酸化膜厚トランジスタ（1.0V, 1.8V(IO)用）
配線層10層(0.1umピッチ)
メモリ(Single Port RAM, ROM, Double Port RAM)MIM CAP(option)

設計環境：

PDK(Virtuoso) 、Spiceパラメータ: HSPICE, ELDO
DRC/LVS: Calibre
StdCell: SoC Encounter/Design-Compiler/Physical Compiler(ゲート密度 1,800-2,000kgate/mm2)
設計インターフェース: GDSII
ユーザ領域：1.4mm角程度(今後のユーロレートにより変化する可能性あり)
ピン数：40ピン程度

平成25年度を迎えて

VDECセンター長 浅田邦博

VDECセンター長よりVDECの発足から17年を経過しましたが、昨年度は外部評価、それに引き続く学内審査があり、おかげさまで高い評価でセンターの継続が認められました。この間、多くの方々からサポートレター等の応援を頂き、改めて感謝申し上げます。本年度はかようなわけでVDECの新たな出発の年です。先端試作技術についてはSTARCのご支援を受けCMOS28nm/ FDSOIのテストランを行う予定で、また集積化 MEMS 向けの大面積CMOS試作も標準試作メニューに加えました。スタッフ一同、今後とも皆様のご期待に応えるよう努めてまいる所存です。引き続きVDEC活動に対し全国からのご支援をお願い申し上げます。

VDEC デザイナーズフォーラムのご案内
http://www.vdec.u-tokyo.ac.jp/DesignersForum/Forum13.html
今年のデザイナーズフォーラムは 8/24
( 土 ), 25( 日 ) に東大の武田ホールにて開催いたします。デザイナーズフォーラムでは、毎年 100 名近い参加者が集まり、気軽な雰囲気の中で VDEC ユーザの交流をはかっています。今年も VDEC デザインアワードの発表・表彰式を中心に、ポスターセッション、大学院学生の立案による Ph.D. 企画セッションなど、試作経験やノウハウ、失敗談なども含めて、研究発表だけではなく普段の学会では聞けないような話も聞くことができるでしょう。

( 名倉(写真は去年のデザイナーズフォーラムでとったものである)

徹)

LSI 設計常識講座のご案内
http://www.vdec.u-tokyo.ac.jp/CKforLSIDesign/index.html
LSI の回路設計や測定を進める上で、常識インピーダンス？ SMA と 3.5mm ととなるような知識ありますよね？ LVS とか2.4mm ？そういうのまとめて知りたいけ

DRC とか MIM とかシリサイドプロテクショ

ど授業もやってないし適当な教科書もなくンとか ESD とか。もっというと SPICE シて困ってるんだよなぁ、と思っているキミ。

ミュレータや配線 RC 抽出の原理とか。設計

以前 VDEC で「LSI 設計常識講座」として後、VDEC でチップを作ったら次は測定です。

全部まとめて講義をしました。講義ビデオ

オシロスコープの基本的な使い方は学部実験とスライドを VDEC の WEB にアップしで学んでいると思いますが、終端抵抗って？ていますので、各自で視聴してみてくださ

オシロに 50 オーム入力と 1M オーム入力とい。もちろん無料です。

( 名倉徹)

あるけどどう使い分けるの？ 伝送線路と特性

これからのチップ試作スケジュール
申込締切

設計締切

2013/5/12
2013/5/1
2013/6/3
2013/6/12
2013/6/19
2013/7/29
2013/11/4
2014/1/10

2013/5/22
2013/6/17
2013/7/24
2013/8/26
2013/7/24
2013/9/11
2013/10/21
2014/1/27
2014/3/24

試作ラン
eShuttle65nm
ローム0.18um
ローム0.18um
Onsemi-三洋＊
eShuttle65nm
ローム0.18um
ローム0.18um
ローム0.18um
Onsemi-三洋＊＊「Onsemi- 三洋」は 0.8umCMOS の試作ランです

平成２５年６月シャトル
平成２５年度第１回
平成２５年度第２回
平成２５年度第１回
平成２５年８月シャトル
平成２５年度第３回
平成２５年度第４回
平成２５年度第５回
平成２５年度第２回

研究室便り北海道大学

VDEC ユーザの研究室をご紹介するコーナーです。

本村研究室

北海道大学 大学院情報科学研究科
http://lalsie.ist.hokudai.ac.jp

機能システム学研究室

機能システム学研究室は、本村真人教授、浅井哲也准教授および学生 16 名（2013 年 4 月現在）という体制で、ハードウェアとソフトウェアの境界領域において、それら領域を横断するような SoC( システムオンチップ ) 技術の研究開発を進めています。具体的には、リコンフィギュラブ
ルハードウェアのストリーム処理応用（筑波大学・NEC との共同研究）、低電力化を目指した新しいプロセッサアーキテクチャの研究（ルネサスエレクトロニクスとの共同研究）、イメージセンサチップとプロセッサチップ間で高速データ転送を行う三次元集積化システム（学内・慶応大学・
STARC との共同研究）、超解像プロセッサ（学内共同研究）、新デバイスのための新しい情報処理アーキテクチャ及び回路の研究（学内共同研究）などに取り組んでいます。近未来の社会ニーズに即した実践的な研究活動を主体として、産学連携や大学連携を積極的に進めておりますので、北大へお寄りの際は是非、当研究室にもお立ち寄りください。
上記研究を遂行する上で、VDEC の CAD ツールは必要不可欠です。北大 VDEC サブセンターの管理運営を含め、今後も VDEC の活動に積極的に参加協力していく所存です。

VDECスタッフより…

VDEC の池田です。
さて、この写真顔を真っ赤にしての熱血講演？

にくい、メールを出しても返事が来ないのではないえいえ、単にとある学会のバンケットの説明をいか、等噂が聞こえてきたりもしますが、それはしている写真で、顔が赤いのはアルコールのなすVDEC の望むことではありません。使いにくいと業です。さて、VDEC に奉職してはや 17 年にな思われるような点は皆様の協力を得ながら改善し、り、敢えて素行を紹介するまでもないのかもしれ今後とも皆様の VDEC であり続けられるよう常々ませんが、VDEC を離れた等身大の池田とはこん望んでいます。

( 池田誠)な人物です。「西に国際会議があれば飛んでゆき、東に花があれば飲みにゆき、北に雪山あれば滑りに行き、南に海があれば泳ぎに行く。」そんな理想を追いかけたいと常日頃妄想を膨らませています。原文とは大分かけ離れた内容はありますが、もちろんどのような状況においてもネットへの接続に燃え、何事もなかったかのようにメールのやり取りをするので、皆様にはきっとこのような所業はばれていないはず。とはいえ、VDEC は使い(Photo taken by Prof. T. Koide of Hiroshima Univ.)