だより

2009年
7月15日
第１号

◆65nm チップ試作「次世代回路アーキテクチャプロジェクト」
正式募集◆0.18um チップ試作の高耐圧オプション計画◆ローム 0.18um チップ試作でよくある間違い：テープアウト担当者からのお願い◆MOSIS 試作サービス申込み開始

東京大学大規模集積システム設計教育研究センター

同じ内容はhttp://www.vdec.u-tokyo.ac.jp/Tayori/にも掲載されています。

VDEC からの大事なお知らせです。

◆ 65 nm チップ試作「次世代回路アーキテクチャプロジェクト」
正式募集が始まります
平成 20 年度から、経済産業省のプロジェクト「次世代回路アーSTARC によるチップ試作の進捗管理が行われるほか、試作評価キテクチャ」を半導体理工学研究センター（STARC）が受託する結果の報告書、および試作内容の IP のデータベース化へのご協力ことで開始された 65nm チップ試作ですが、7 月 14 日の経済をいただくことになります。

産業省のプロジェクト応募の開札後ただちに今年度も試作の正式

なお、応募に先立って VDEC に NDA をお送りいただくことで、募集が開始されます。本プロジェクトでは、3 月に予備的調査設計資料などの入手が可能ですので、ぜひアイデアを検証いただを行い、部分的に仮採択を行っておりますが、まだプロジェクトいた上でより具体的な提案内容として応募いただきますことを期

枠には余裕がありますので、多数の応募を期待しております。応待しています。

募は、STARC により組織される産業界・大学メンバーによる評

詳細は VDEC の WEB ページを参照ください。（池田誠）

価委員会により審査をされ採否が決定されます。採択された場合、◆ 0.18 umチップ試作の高耐圧オプション計画
平成１７年度から開始し、現在 VDEC の主流となっております

深い接合が利用可能となることから光感度の改善などが期待され

ローム 0.18um CMOS チップ試作に関して、オプションとして、ます。現在、従来の 0.18um との設計、製造、組み立て工程まで高耐圧トランジスタの導入を検討しています。0.18um トランジ含めたコンパチビリティの確認を行っており、詳細を近日中にはスタに関してはほぼコンパチかつ、最大 40V の耐圧（基板を基準メールなどで連絡いたします。ぜひ新しいメニューにもご期待くとするとプラスマイナス 20V）を有するものです。RF などにも適ださい。（池田誠）

した高抵抗基板を使用するほか、これまでの 0.18 um と比較して◆ローム 0.18um チップ試作でよくある
間違い：テープアウト担当者からのお願い
今年度から、ローム 0.18um チップ試作頻度を毎月から 2 ヶ月おきにすると変更する代わりに、従来は 1 ヶ月程度あったチップ納品の誤差をなくす取り組みを開始しました。毎回のチップ試
作では図のように約 30 区画のチップが相乗りしています。テープアウト担当者から、ローム 0.18um チップ試作でよくある間違
い 2 点について、お知らせいたします。
(1) チップ四隅のレイアウト禁止領域にレイアウトしてしまう。
(2) レイアウト提出時のパッケージの指定で、パッケージの形式ローム 0.18 um チップの相乗り試作や個数の指定を間違える。
(1) の具体的なレイアウト禁止領域のサイズに関しましては、(2) を間違えると、納品されたチップを見てビックリすることに

VDEC の 設 計 規 則 の web を 参 照 し て 下 さ い。チ ッ プ 四 隅 に は、なりますので、ご注意下さい。今後とも、ローム 0.18um チップ

LSI 製造に必要なマークを VDEC でのテープアウト時にはめ込み試作をよろしくお願いいたします。（高宮真）

ますので、皆様のレイアウトが禁止領域にあると、製造することができません。

◆ MOSIS 試作サービス申込みを開始しました
今年度も、MOSIS を通したチップ試作サービスを VDEC ユーザの皆様に提供する準備が整いました。既に、申込みを受け付けております。利用可能なプロセス・試作日程・申込み方法は、VDEC ホームページの「チップ試作日程」からご覧になれます。皆様のご利用をお待ちしております。（松本 剛史）

VDECだより発行についてユーザの皆様に「VDEC だより」を定期的にお送りすることにしました。1996 年の VDEC 発足時、電子メールはまだまだ新鮮で大変有効な情報伝達の方法でした。しかし今日ではスパムの嵐の中、大量のメールが飛び交い、もはや確実性の高い方法ではなくなってしまったようです。
たとえば昨年より 65nm 試作を開始していることをご存知でないユーザがおられるとお聞きしました。そこで確実に情報をお伝えする手段とし て古典的ですが、紙媒体を用いることにしました。本誌では新しいサービスや変更点、VDEC の現状等をタイムリーにお知らせする予定です。
VDECセンター長 浅田邦博

ぜひご一読ください。

VDEC デザイナーズフォーラム開催

http://www.vdec.u-tokyo.ac.jp/DesignersForum/Forum09.html

6/5( 金 )-6/7( 日 )、東 大の武 田ホールにおいて VDEC デザ

普 通 の 学 会 に 出 席 する よりも 役 に 立 ち、楽しく、刺 激 的 なイナーズフォーラムが開催され、88 人の参加者が集まりました。

フォーラムだったと思います。来年もたくさんの教員・学生の参学生発表講演、参加者によるショート講演、ポスターセッション、加をよろしくお願いします。
（名倉 徹）

大学院の学生の立 案による Ph.D. 企画セッションなど、試作 経
験やノウハウ、失敗談なども含めて、研究発表だけではなく普段の学会では聞けないような話を聞くことができました。また、今年は Workshop として「CAD インストール講習会」を併設し、「これまで CAD 環境を整備していた先輩が卒業してしまい、環境整備をできる人がいなくなって困っていたので、この講習会で CADインストール方法を学べてよかったです。
」という声を聞きました。
今年も、著名な先生を招いた特別講演を開催し、東大の柴田先生、Michigan State University の Chakrabatty 先 生、芝 浦
工大の宇佐美先生、元 STARC/ ルネサス / 東大客員教授の益子さまからの講演も好評でした。

夏の CAD 講習会ストリーミング配信開始 http://www.vdec.u-tokyo.ac.jp/CAD/CADTraining.html
毎年、夏の VDEC CAD 講習会は東大で集中開催してきました

困難ですし、そもそもストリーミング配信で有効な講習となり得が、今年からの新たな試みとして、東大で開催する CAD 講習会るのかも疑問です。まだまだ試験的な運用であるとご理解くださの様子を VDEC 拠点校（北大・東北大・金沢大・東工大・名大・い。これまでの東大のみの開催に比べ、多少なりとも利便性が向

京 大・阪 大・広 大・九 大）にストリーミング 配 信し、拠 点 大学で上できればと願っております。

も受講できるようにする予定です。
各会場の都合もあって、全ての大学で全項目を開催することはCAD 講習会をとおして設計力向上にご活用いただければ幸いです。
（名倉 徹）

アドバンテスト D2T 寄付研究部門の活動紹介
株式会社アドバンテストからの寄付によって、2007 年 10 月に「アドバンテスト D2T 寄付研究部門」が VDEC 内に設立されて以来、2 年近くが経過致しました。
VDEC ユーザ の 皆 様 に 対 する活 動 として は、(1) テスト分 野における海 外／国内の 著名な研 究者 の講 演 会 の開 催、(2) 東 大
VDEC 所有の LSI テスタの 利 用環 境の 整 備、を行なってきました。前者については、設立以来、1 年に 1 度のペースでシンポジウムを開 催しており、150 名前 後 の方々に参加して 頂いております。後者については、アドバンテスト社の SoC テストシステム
T2000 を公開しており、ネットワーク経由で遠隔地からの利用も可能となっておりますので、VDEC で試作した LSI チップの評価に利用希望の場合にはご連絡下さい。
ま た、寄 付 研 究 部 門 設 立 以 来、Bremen 大 学 の Goerschwin
Fey 博士、University of California, Santa Barbara の KwangTing (Tim) Cheng 教授を客員教員として招へいし、D2T のネットワークを広げています。
皆様の研究・教育活動の一助となるよう、今後もこれらの活動
SoC テストシステム T2000を継続して参りますので、よろしくお願い致します。（小松 聡）

研究室便りVDEC ユーザの研究室をご紹介するコーナーです。

神戸大学 永田研究室
VDEC の設立当初から、CAD ツール利用サービスや LSI チッること、をモットーに、総勢 18 名（社会人博士 3 名、博士 3 名、プ試作サービスを活用してきました。古くは 0.8 um CMOS から、修士 6 名、学部 6 名、2009 年 6 月末時点）の学生達と共に、研最近の 65 nm CMOS まで、7-8 世代に渡り最先端の半導体技術究課題を鋭意進めています。

をタイムリーに提供頂いており、世界でも稀なるサービスに日頃よりたいへん感謝しています。
思えば最初の頃は、LVS 検証のルールセットの提供も経験も無くて、10mm 角チップの接続をひたすら目視・手作業で確かめました。近年は、アカデミック・ユーザとはいえファウンドリからほぼフルセットの設計環境が提供されるので、チップ開発の心配と失敗がだいぶん減り、設計の内容にフォーカスできるようになりました。VDEC とユーザによる経験知の蓄積の現れの一つと思います。
さて、当研究室はミックストシグナル VLSI の設計技術とシステム応用技術をテーマにしています。とくに最近は、「ノイズなどの環境擾乱に強いアナログ / RF / デジタル LSI の設計手法と構築技術」に幅広く取り組んでいます。ものづくりの技術基盤としてLSI 設計を極めること、産業に貢献し得る具体的な研究をまとめ

九州大学 石原研究室
石 原 研 究 室 は シ ス テ ム LSI の 設 計 技 術 や そ の 応 用 技 術 の 研
究 を し て い ま す。現 在 は マ ル チ コ ア プ ロ セ ッ サ の 省 電 力 化 の研 究 を しています。VDEC のローム 0.18um、ASPLA90 nm、
e-shuttle65nm お よ び ル ネ サ ス テ ク ノ ロ ジ の M32R、SH3-DSP、東芝の MeP を利用させて頂いています。我々の設計は大きいものでは 1 千万トランジスタを超えますから、設計資産（IP）を流用しているとはいえ、設計時間は膨大です。学生さんに何度か徹夜をしてもらったおかげで大規模チップを作るノウハウが蓄積されてきました。一昨年に設計した多電源電圧マルチコア
プロセッサは LSI IP デザイン・アワードの MeP 賞を受賞しました。今後もありがたく VDEC を利用させて頂いて、学生と一緒にチップ作りを楽しみたいと思います。

VDECスタッフより…

あっと言う間の13年

本年度4月よりVDEC助教に着任しました！
先生方にバトンタッチして、誠心誠て頂くことになりました。これか意、対応させて頂いています。でも、らどうぞよろしくお願いいたしま

VDEC とはメールでの連絡が原則す！となっているのは、ご存知ですね。

VDEC での業務の傍ら、研究活

VDEC が発足して 4 ヶ月後に採動にも欠かせない体力作りのため用になったので、足かけ 13 年のランニングを始めました。大学の在籍になります。体育会系運動部

近くの上野公園の周りをよく走っ（テニス部）で鍛えた体力と、十二ています。運動をすると体も頭も支の亥年生まれなので、VDEC に皆様こんにちは。

リフレッシュされてとても気分が何事が起ろうとも猪突猛進で突っ

皆様はじめまして。飯塚哲也といいですね。最近は暑くなってきVDEC を蔭ながらささえている走って来ました。秘書に要求され申します。私は 2007 年 3 月までて汗だくになってしまうのが難点

スタッフの一人、秘書の吉田直美

るのは、事務処理能力、突然の変VDEC の 浅 田 教 授 の ご 指 導 の もですが…。

です。

化 球 の 対 処、世 間 の 話 題 の 蓄 積と、VLSI の設計自動化に関する研こんな私ですが、まだまだ力不どうしても解決できない難問に（VDEC の 先 生 方 と の 会 話 に 必究に取り組んでおりました。卒業

足の点が多く、これより皆様のごぶ つ か っ て、最 後 の 頼 み の 綱 の要）、お客様へのお茶の入れ方、出後は某ファブレス半導体メーカー協力を賜ることが多々あるかと存

VDEC の電話の向こうの先にいるし方、そして気配りと暖かい笑顔に所属しアナログ IP 開発等の業務じます。今後ともご指導ご助言を秘書二人のうちの一人です。わかです。これからもよろしくお願いに従事しておりましたが、本年度頂ければ誠に幸いでございます。

ることはお答えし、技術的なことはします！

から助教として VDEC に参加させ何卒よろしくお願いいたします。