命令と命令表現（教科書3.1節～3.4節）

プロセッサの命令と命令セット
命令：プロセッサへの指示（プロセッサが実行可能な処理）
加算命令

論理演算命令
減算命令

分岐命令

命令セット：プロセッサが実行可能な命令の集合（プログラマから見えるプロセッサの論理仕様）
プロセッサＡ
加算命令
分岐命令

プロセッサＢ
加算命令
減算命令

命令セットに含まれない命令は直接実行できない！

プロセッサＣ
加算命令
減算命令
論理演算命令分岐命令
九州大学工学部電気情報工学科（2006年度）

プログラム（命令シーケンス）の実行
高水準プログラミング言語(high-level programming language)if (y == 1)c = a + b;else
c = a – b;

命令セット

コンパイラ
(compiler)「命令シーケンス」としてプログラムを表現

Target:lw $4, 0($1)
lw $5, 4($1)
add $2, $4, $5
アセンブリ言語

機械語（CPUへの命令）
100101001010100
000001011011100
1110011110100112進表現

CPU
九州大学工学部電気情報工学科（2006年度）

プログラムとＣＰＵのインタフェース
マシン非依存の世界
C言語
Program

命令セットA

機械語

CPU-A用
コンパイラ

011
111

命令セットB
CPU-B用
コンパイラ

110
101

CPUa

CPUb

命令セットCCPU-C用
コンパイラ

010
001

CPUc

マシン依存の世界
九州大学工学部電気情報工学科（2006年度）

MIPSとその命令セット
この授業では MIPS の命令セットを例にする．
基本の考え方はどのプロセッサでもあまり変わらない．
MIPS は PlayStation で使用されているプロセッサ．
MIPSの命令セット（R2000/3000）：
転送命令

LB, BLU, LH, LHU, LUI, LW, LWL, LWR, SB, SH, SW, SWL, SWR

算術演算命令ADD, ADDI, ADDIU, ADDU, DIV, DIVU, MULT, MULTU, SLT, SLTI, SLTIU, SLTU,SUB, SUBU

論理演算命令AND, ANDI, NOR, OR, ORI, SLL, SLLV, SRA, SRAV, SRL, SRLV, XOR, XORI

分岐命令

BEQ, BGEZ, BGEZAL, BGTZ, BLEZ, BLTZ, BLTZAL, BNE, J, JAL, JALR, JR

その他の命令BCzF, BCzT, BREAK, CFCz, COPz, CTCz, LWCz, MFC0, MFCz, MFHI, MFLO, MTC0,MTCz, MTHI, MTL0, RFE, SWCz, SYSCALL, TLBP, TLBR, TLBWI, TLBWR

九州大学工学部電気情報工学科（2006年度）

ＭＩＰＳの命令（一部）命令

命令区分
算術演算 add
データ転送意味

add $s1, $s2, $s3$s1 = $s2 + $s3

Subtract

sub $s1, $s2, $s3$s1 = $s2 – $s3

load word

lw $s1, 100($s2)$s1に，メモリの[$s2+100]番地のワードデータを読込み

store wordsw $s1, 100($s2)

メモリの[$s2+100]番地に，$s1のワードデータを書込み

beq $s1, $s2, L

もし、$s1==$s2ならLへ分岐

branch on notequal

bne $s1, $s2, L

もし、$s1!=$s2ならLへ分岐

set on less thanslt $s1, $s2, $s3

もし、$s2<$s3なら$s1=1, 以外なら$s1=0

jump

jL

Lにジャンプjump registerjr $s1$s1の値が示すアドレスにジャンプ

条件分岐 branch on equal

無条件ジャンプ

例$s1～$s3は汎用レジスタ

九州大学工学部電気情報工学科（2006年度）

プロセッサでの命令実行（1）プロセッサ

算術演算や論理演算を実行する．

PCデコーダALU
ALU (Arithmetic-Logic Unit)

データバス

レジスタ
アドレスバス

ALUで計算されるデータを記憶する．データは主記憶から読み込まれ，主記憶に書き戻される．

小容量かつ高速アクセス

MIPSはロード/ストア・アーキテクチャを採用

プログラムの命令とデータを格納．
・・
・

主記憶
大容量かつ低速アクセス

主記憶へのアクセスは，ロード命令（読出し）とス
トア命令（書込み）だけが可能である（ロード/ストア命令に関しては後で説明）
全ての演算はレジスターレジスタ間で行うレジスタとは，プロセッサ内部に搭載された「小容量で高速アクセス可能なメモリ」である
九州大学工学部電気情報工学科（2006年度）

プロセッサでの命令実行（２）
プロセッサ

レジスタ
ALU
アドレスバス
データバス

A
B
・

主記憶

メモリ上の２つのデータに対して加算を行い，結果をメモリに書き戻したい場合
１：メモリからレジスタへデータ読込み（データ転送：ロード命令）
２：レジスタ間での演算（算術演算：加算命令）
３：レジスタの値をメモリへ書込み（データ転送：ストア命令）
九州大学工学部電気情報工学科（2006年度）

プロセッサでの命令実行（２）
プロセッサ

レジスタ
ALU

B
A

１：メモリからレジスタへデータ読込み（データ転送：ロード命令）

アドレスバス
データバス

A
B
・

主記憶

メモリ上の２つのデータに対して演算を行い，結果をメモリに書き戻したい場合①

２：レジスタ間での演算（算術演算：加算命令）
３：レジスタの値をメモリへ書込み（データ転送：ストア命令）
九州大学工学部電気情報工学科（2006年度）

プロセッサでの命令実行（２）
プロセッサ

②
ALU

レジスタ
B
A
C

アドレスバス
データバス

A
B
・

主記憶

①

メモリ上の２つのデータに対して演算を行い，結果をメモリに書き戻したい場合
１：メモリからレジスタへデータ読込み（データ転送：ロード命令）
２：レジスタ間での演算（算術演算：加算命令）
３：レジスタの値をメモリへ書込み（データ転送：ストア命令）
九州大学工学部電気情報工学科（2006年度）

プロセッサでの命令実行（２）
プロセッサ

②

レジスタ
B
A

ALU

C
アドレスバス
データバス

A
B

①・

③

メモリ上の２つのデータに対して演算を行い，結果をメモリに書き戻したい場合
１：メモリからレジスタへデータ読込み（データ転送：ロード命令）
２：レジスタ間での演算（算術演算：加算命令）
３：レジスタの値をメモリへ書込み（データ転送：ストア命令）

C

主記憶

九州大学工学部電気情報工学科（2006年度）

レジスタ（１）
レジスタはDフリップフロップで構成される．
プロセッサは，主記憶に格納されているデータよりも，レジスタに格納されているデータをより高速に読み書きできる．
レジスタはプログラミング言語の変数のような使い方をする．
レジスタは，通常は主記憶に格納されている頻繁に参照されるデータを一時的に記憶するために使用される．
レジスタは，複雑な計算の中間結果など，一時的に使用されるデータを記憶するために使用される．

プロセッサには限られた数のレジスタしかない．
MIPS の例： $s0, $s1, …, $s7, $t0, …, $t9 等の名前の32ビット幅のレジスタを32本．（1ワード = 32bit）
Intel Pentium の例： EAX, EBX, ECX, EDX, ESI, EDI, EBP, ESP, …,等の名前の32ビット幅の一般用レジスタを8本．
九州大学工学部電気情報工学科（2006年度）

レジスタ（２）
直感的にはレジスタの数を増やせば速くなるが・・・☺レジスタを増やした．
回路が大きくなった．
配線が長くなって信号の遅延が増えた．
クロックの周波数を落とさざるを得なくなった．
設計原則： 小型化は高速化につながる．
九州大学工学部電気情報工学科（2006年度）

MIPSのレジスタオペランド
MIPS では，0番から31番のレジスタに「$△△」と名前がつけられ，利用目的が想定されている．
プログラム中の変数として使用するレジスタ: $s0, $s1, …, $s7（レジスタ16番から23番に相当）
計算の途中結果など一時変数として使用するレジスタ: $t0，$t1, …, $t7（レジスタ8番から15番に相当）

レジスタオペランドは，レジスタ名「$△△」をそのまま記述する．
レジスタ
番号01
2
3
4567

略号

32個のレジスタとその用途

zero 定数の0アセンブラ予約
atv0 式の評価とv1 関数の結果
a0a1
引数a2a389101112131415

t0
t1
t2
t3 一時
t4 変数
t5t6
t7

1617181920212223s0s1s2s3 一時
s4 変数
s5s6s72425262728293031

t8 一時
t9 変数
k0 OS用k1 予約
gp
sp ポインタ用
fp
ra 戻りアドレス

九州大学工学部電気情報工学科（2006年度）

ＭＩＰＳの命令（一部）命令

命令区分
算術演算 add
データ転送意味

add $s1, $s2, $s3$s1 = $s2 + $s3

Subtract

sub $s1, $s2, $s3$s1 = $s2 – $s3

load word

lw $s1, 100($s2)$s1に，メモリの[$s2+100]番地のワードデータを読込み

store wordsw $s1, 100($s2)

メモリの[$s2+100]番地に，$s1のワードデータを書込み

beq $s1, $s2, L

もし、$s1==$s2ならLへ分岐

branch on notequal

bne $s1, $s2, L

もし、$s1!=$s2ならLへ分岐

set on less thanslt $s1, $s2, $s3

もし、$s2<$s3なら$s1=1, 以外なら
$s1=0

jump

jL

Lにジャンプjump registerjr $s1$s1の値が示すアドレスにジャンプ

条件分岐 branch on equal

無条件ジャンプ

例$s1～$s3は汎用レジスタ

九州大学工学部電気情報工学科（2006年度）

算術演算：加算命令/減算命令（1）
プロセッサ

例）

レジスタ

add $s1, $s2, $s3
レジスタ$s2の値と、レジスタ$s3の値を加算して、レジスタ$s1に格納する

sub $s1, $s2, $s3
レジスタ$s2の値からレジスタ$s3の値を減算して、レジスタ$s1に格納する

ALU

+/-s1
s2
s3
s4

アドレスバス
データバス

九州大学工学部電気情報工学科（2006年度）

算術演算：加算命令/減算命令（2）アセンブリ言語の例
add
sub
ニーモニック$s1, $s2, $s3$s4, $s1, $s2# $s2 + $s3 の結果を $s1 に格納# $s1 – $s2 の結果を $s4 に格納

オペランド

注釈（コメント）

MIPS の算術／論理演算命令はどれも上記の3オペランド形式
設計原則： 単純性は規則性につながる．

九州大学工学部電気情報工学科（2006年度）

アセンブリ言語プログラムを書いてみよう！
問題：以下に示すように，5つの変数a, b, c, d, eを含むC言語プログラム（の一部）がある．これをMIPSアセンブリ言語に変換せよ．ただし，各変数のレジスタ割当ては下表に従う．
変数名 レジスタ（略号）a = b + c;
d = a – e;
解答：
add $s1, $s2, $s3 #a = b + cのコード
sub $s4, $s1, $s5 #d = a – eのコード

abcdes1s2
s3s4s5

九州大学工学部電気情報工学科（2006年度）

ＭＩＰＳの命令（一部）命令

命令区分
算術演算 add
データ転送意味

add $s1, $s2, $s3$s1 = $s2 + $s3

Subtract

sub $s1, $s2, $s3$s1 = $s2 – $s3

load word

lw $s1, 100($s2)$s1に，メモリの[$s2+100]番地のワードデータを読込み

store wordsw $s1, 100($s2)

メモリの[$s2+100]番地に，$s1のワードデータを書込み

beq $s1, $s2, L

もし、$s1==$s2ならLへ分岐

branch on notequalbne $s1, $s2, L

もし、$s1!=$s2ならLへ分岐

set on less thanslt $s1, $s2, $s3

もし、$s2<$s3なら$s1=1, 以外なら$s1=0

jump

jL

Lにジャンプjump registerjr $s1$s1の値が示すアドレスにジャンプ

条件分岐 branch on equal

無条件ジャンプ

例$s1～$s3は汎用レジスタ

九州大学工学部電気情報工学科（2006年度）

主記憶（１）
主記憶は，順番に番地（アドレス）が振られた，一列に並んだセルである．
今日では通常，各々のセルは1バイト，すなわち8ビットの二進数を記憶する．
主記憶は，番地がインデックスになる，巨大な8ビット幅の一次元配列と考えられる．
今日は主記憶にはDRAM（Dynamic RAM）が使用されている．
プロセッサ
PC
デコーダ

ALU

レジスタ

主記憶

111…110111…11110101111
11111101

データ
アドレス選択・・・

8bit00101011
10110101
01010000
00010010

・・・番地
000…000000…001
000…010000…011

DRAMの構造

九州大学工学部電気情報工学科（2006年度）

主記憶（２）プロセッサは8ビット幅以上のデータを big-endian か littleendian のいずれかの形式で主記憶に格納する．
big-endian: MSB側から8bitずつ順番に格納する．（例： MIPS）
little-endian: LSB側から8bitずつ順番に格納する．（例： Intel Pentium）

MSB

○△
□
×

○

△

big-endian□×

little-endian

LSB×□
△
○

九州大学工学部電気情報工学科（2006年度）

主記憶（３）
整列化制約: MIPS では，主記憶アクセスの高速化のため，ワードは4の倍数の番地が先頭になるように配置しなければならない．
整列化制約がないと・・・
制御部の複雑化
32bit
04812162015913172126101418223711151923

アクセス2回!

九州大学工学部電気情報工学科（2006年度）

データ転送：ロード/ストア命令
プロセッサ例）

lw $s1, OFFSET($s2)

レジスタ
OFFSET

ロード

ストア

s1
レジスタ$s2の値にOFFSETを加えs2てメモリ・アクセス用アドレスを得る．
s3
s4
このアドレスで指定されるメモリ内+データを読出し，レジスタ$s1に格ALU納する（ロード）．
アドレス
データ
バス
sw $s1, OFFSET($s2)
0..00
レジスタ$s2の値にOFFSETを加え，0..01
メモリ・アクセス用アドレスを得る．
0..10
このアドレスで指定されるメモリ領1..11域に対しレジスタ$s1の値を書き主記憶込む（ストア）．
九州大学工学部電気情報工学科（2006年度）
・

MIPS のメモリオペランド
MIPS では，メモリオペランドを「n($△△)」と記述し，これは($△△+n) 番地の内容を意味する．
$△△ には，任意のレジスタが指定でき，これをベースレジスタと呼ぶ．
n には，符号つき整数が指定でき，これをオフセットと呼ぶ．

MIPS では，算術演算命令（add，sub など）でメモリオペランドは指定できない．（＝演算に使うデータはかならずレジスタに置かなければならない!）
メモリオペランドを使用する命令の例:
lwsw$t0, 32($s0)$t0, –8($s0)# ($s0 + 32) 番地の内容を $t0 に格納# ($s0 – 8) 番地に $t0 を格納

九州大学工学部電気情報工学科（2006年度）

アセンブリ言語プログラムを書いてみよう！
問題：以下に示すC言語プログラム（の一部）がある．★で示した代入文をMIPSアセンブリ言語に変換せよ．ただし，配列Aは100語（1語は32ビット）からなり，その開始アドレス（ベースアドレス）はレジスタ$s3に格納されているとする
変数gはレジスタ$s1に，変数hはレジスタ$s2に格納されているとする
バイトアドレス方式を前提とする
レジスタ$t0は一時変数用として自由に使用して良い
主記憶プロセッサ0
int A[100];
レジスタアドレスint g, h;g = h + A[2]; /* ★ */X
$s1 変数ｇ$s2 変数h$s3 X

A[0]
A[1]
A[2]
A[99]

$t0
九州大学工学部電気情報工学科（2006年度）

アセンブリ言語プログラムを書いてみよう！

オフセット

問題：以下に示すC言語プログラム（の一部）がある．★で示した代入文をMIPSアセンブリ言語に変換せよ．
解答例
Step1:配列データA[2]をレ
g = h + A[2]; /* ★ */ジスタへロード
主記憶
プロセッサ
lw $t0, 8 ($s3)
レジスタ
アドレス
ベース
バイトアドレス方式に注意！
XA[0]（1語は4バイト）X+4A[1]$s1 変数ｇ
X+8A[2]$s2 変数h
Step2:hとA[2]の加算$s3 X
add $s1, $s2, $t0
A[99]
$t0
A[2]をロード
lw $t0, 8 ($s3)
add $s1, $s2, $t0
九州大学工学部電気情報工学科（2006年度）

命令表現（１）
高水準プログラミング言語(high-level programming language)if (y == 1)c = a + b;else
c = a – b;

どのようにして「各命令」を2進数で表現するのか？

命令セット

コンパイラ(compiler)「命令のシーケンス」としてプログラムを表現

Target:lw $4, 0($1)
lw $5, 4($1)
add $2, $4, $5
アセンブリ言語

機械語（CPUへの命令）
100101001010100
000001011011100
111001111010011

2進表現

CPU
九州大学工学部電気情報工学科（2006年度）

命令表現（２）
今日のコンピュータは全ての情報を2進数で表現する．
命令も例外ではない!
# 1 から $s1 までの和を $s0 に納めるプログラム（ただし、$s1の値は2以上とする）
add$s0, $zero, $zero
addi$s4, $zero, 1
L1:
add$s0, $s1, $s0
sub$s1, $s1, $s4
下記の情報を2進数に符号化:
bne$s1, $s4, L1• 命令の種類add$s0, $s0, $s400000000000000001000000000100000
00100000000101000000000000000001
00000010001100001000000000100000
00000010001101001000100000100010
00010110001101001111111111111101
00000010000101001000000000100000• 読み書きされるレジスタ• 読み書きされる主記憶の番地• 一緒に計算される値 etc.

九州大学工学部電気情報工学科（2006年度）

命令表現（３）
命令形式: 命令語のフィールド構成．
MIPS は命令語を32bit 幅で統一している．
MIPS の命令形式は，R形式，I形式，J形式（後述）の3種類がある．
どの命令形式かは，op フィールド（命令操作コード）で判別できる．

op
rsrt
rd
shamt functR形式 000000 10000 10001 01000 00000 100000
加算命令
減算命令等

6bit

5bit

5bit

5bit

5bit

6bit

op
rsrt
address（OFFSET）
I形式 100011 01000 10000 0000000000001100
ロード命令
ストア命令等

6bit

5bit

5bit

16bit
九州大学工学部電気情報工学科（2006年度）

命令表現（４）例）

add$t0, $s0, $s1

命令語に符号化すべき情報:
命令の種類: add
ディスティネーションオペランド: $t0
ソースオペランド: $s0, $s1

九州大学工学部電気情報工学科（2006年度）

命令表現（５）例）

add$t0, $s0, $s1

op
rsrt
rd
shamt funct000000 10000 10001 01000 00000 100000$s0 $s1$t0
add
100000のときは加算，100010のときは減算を意
味する．

加算または減算を意味する．
01000$t010000

$s0

01001

$t1

10001

$s1

…

…

…

…

01111

$t7

10111

$s7

九州大学工学部電気情報工学科（2006年度）

命令表現（６）例）lw$t0, 12($s0)

命令語に符号化すべき情報:
命令の種類: lw
ディスティネーションオペランド: $t0
ベースレジスタ: $s0
オフセット: +12

九州大学工学部電気情報工学科（2006年度）

命令表現（７）例）lw$t0, 12($s0)

op
rs
rt
address
100011 10000 01000 0000000000001100
lw
$s0
$t0
+12
100011のときは lw，101011のときは swを意味する．

16bit符号つき整数（2の補数表現）–32768～+32767
01000

$t0

10000

$s0

01001

$t1

10001

$s1

…

…

…

…

01111

$t7

10111

$s7

九州大学工学部電気情報工学科（2006年度）

命令表現（８）命令形式設計のポイント:
命令形式の種類の数は少なく!
命令形式には規則性を!
ハードウェアの単純化と高速化
ベースレジスタの番地より –32768 以前，32767 以降のアドレスにアクセスしたいときは?
無理
設計原則： すぐれた設計には適度な妥協が必要である．
九州大学工学部電気情報工学科（2006年度）