誰でも「わかる・作れる」電磁石電源
栗本

佳典 ∗

平成 30 年 8 月 6 日

はじめに

年かけて取得するのはおかしいだろう。理解は進んでいるし情報は整理されているのだから。
本教科書は、実際の J-PARC での電磁石電源
一方、勉強が研究や開発に生かせていないケーの紹介や説明よりもむしろ、一般的な電源回路 スもあるだろう。その理由の一つが勉強自体がおよびその制御手法の説明に重点を置いたもの 目的になってしまうケースだ。解析にプログラとした。その動機の一つは、多くの電源担当者が ミング言語の知識が必要だからと言って、何日ビーム供給を円滑に行うための保守やトラブル も教科書の読書モードに入ってしまう場合など処理に追われ、教科書的な知識を取得していな がそれだ。プログラミング言語などは何となく
いと筆者が感じているからである。この理由と ルールが分かったら書き始めたほうがよいだろ
して、OJT（On-The-Jop Training）を過信し、 う。別の理由は、教科書の理解の度合が中途半端
教科書や論文、シミュレーションなどによる机上 である場合だ。電気回路でありがちなのはもっでの技術や知識の取得を軽視することが挙げら ともらしいキーワード主体の議論で、例えば、れる。OJT では先輩の下で仕事を覚えることか 「浮遊容量、寄生インダクタンス＝悪」というら始めるが、それでは先輩のペースになってし 描像が独り歩きし、回路がきちんとわかってい
まうので先輩より新人の方が能力が高い場合に れば問題にならない浮遊容量や寄生インダクタ
は加速器施設として本来望めるはずの戦力アッ ンスまで問題にしてしまう。ビーム物理でも今プが望めなくなってしまう。これは、運営する加 教科書でやったことをビーム試験で使うのにそ速器の先端性を維持することに直接かかわる問 のことに気づいていないことがある。これを防題である。確かに長年使用した機器の腐食など ぐには、教科書に書いてあることを自分の加速による発熱、放電および水漏れなどの経験値が 器に当てはめて考えるなど主体的な取り組み方
重要な分野も存在することは否定しない。一方 が必要であろう。いずれにしても、「勉強意味な
で、本教科書の範囲であるスイッチング電源や い説」は、勉強に対する態度が間違っているだ
デジタル回路などは教科書やシミュレーション けで、勉強自体の無用さを指しているのではな
でほとんどの知識を取得できる。そのため、基 い1 。
礎さえしっかり勉強しておけば年長者と新人の本教科書の内容を基礎に重点をおいた別の理差というのはすぐに縮まるものだと筆者は感じ 由は、自分がこれまで身に着けてきた知識を共ている。そもそも、時代が進んでいるのに年長者が 10 年かけて取得したものを新人が同じ 101
ごくまれにあまり勉強しないでもできる人もいるが、

1∗

高エネルギー加速器研究機構
kurimoto@post.j-parc.jp

J-PARC センター

真似をしないことをおすすめする。真似しても差を感じて落ち込むだけなので、勉強して追いつくことを考えるほうが有益である。

有したいと思ったからである。私自身は人に教 エネルギー耐量とは短時間（∆t）の間にどれだ
えたり指導したりすることは好きではないが、 けのエネルギーが注入された場合に破損するか自分と同じもしくはそれ以上のレベルで電源回 という指標で、カタログにはない場合もあるが、路ができる人を増やすことは加速器業界にとっ メーカーに問い合わせると ∆t の情報も添えてても有益であるし、私にとっても電源回路以外 答えてもらえる。これは、誤動作等で想定し得の新しいことに挑戦できる時間が増えるメリッ る最大の電流が流れたときの安全面の検討に重トがある。
要である。もし、故障時の最大電流がこの値を
私がこの教科書を書くにあたって、概論はな 超えていれば、故障時に破損したり、溶け出しるべく避けて式を書き下すことを躊躇しない一 た抵抗の一部が周囲の物品ないし人を傷つける方で、やった勉強がすぐ使えるように、実例を 恐れがあるので注意が必要である。なお、エネ
あげたり、私の考え方（この公式をどう解釈し ルギー耐量は破損、変形しない限度値であって、ているか）を紹介するように工夫した。この教 その後の性能を保証する値ではない。そのため、科書を読んでできるだけ多くの人が電源回路を たとえエネルギー耐量以内だったとしても、一マスターすることを願ってやまない。
度事故電流が流れた抵抗はメーカーのコンサル
ティングなしに使うべきではない。エネルギー耐量を設計に使う例を挙げておこう。図 1 内の
2 電気回路「装置」が短絡した（太線のルート）としよう。
2
すると抵抗の消費電力は VR なので、注入され抵抗、コンデンサおよびリアクトルといったるエネルギーは短絡してからの時間 t（秒）を受動素子は高校物理から登場するため、多くの2
使って VR t と書ける。これが抵抗のエネルギー
人にとってなじみが深いものであろう。本章で耐量 E を超えると抵抗が破損してしまい危険では、その理論に加えて、どのように解釈するとあるので、それより先にヒューズを溶断させる
分かりやすいかというのも交えて紹介する。
必要がある。そのためにはヒューズの溶断時間
tarc として、

2.1

抵抗

本書の読者でオームの法則 V = RI （V は電圧 [V]、R は抵抗 [Ω] および I は電流 [A]）を知らない人はいないだろう。注意しないといけな
いのは、定格電力 P = RI 2 [W] とエネルギー耐∫ ∆t
量 E = 0 RI(t′ )2 dt′ [J] である。定格電力近くで抵抗を利用すると抵抗の温度上昇が大きくな
りすぎ、抵抗自体は動作範囲内でも、隣接している素子の周囲温度が仕様範囲を超えたりすることがあるので、実際に定格電力付近で抵抗を使用することは殆どない。簡単には定格の 1/3程度で使用すれば問題がないことが多いが、厳密にやりたい場合はデータシートにある消費電力と温度上昇のグラフを参照すればよい。また

V2
tarc ≪ E
R(1)を満たすように、ヒューズや抵抗 R を選定すればよい。この計算は J-PARC MR 新主電磁石電源に搭載しているコンデンサバンクのヒュー
ズや抵抗値の選定に用いており、実際に短絡事故を模擬した実験を行って、ヒューズが溶断す
ることおよび抵抗が破損しないことを確認した
[1]。

2.2

リアクトル

インダクタンス L のリアクトルの両端にかかる電圧 V は電流 I を用いて V = L dI
dt と書ける

FUSE

1/2LI2

過電圧で
スイッチ
が破損

→ 1/2CV2

R

短絡！
V

浮遊容量 C
C: 小→ V: 大装置

図 3: リアクトル電流がスイッチの寄生容量を充電してスイッチを壊すことがある。

図 1: 短絡事故

ことは既知として良いだろう。この式の意味す できる。電流が減衰する時定数は還流ループ内るところは、リアクトルに流れる電流を突然取 の抵抗分 R を使って、L/R と書ける。J-PARC
り除くことはできない（dt → 0 の時 V → ∞） Main Ring の主電磁石用電源では、電源故障信ということである。例として、図 2 のようにリ 号検出時に、電源出力側に組み込まれた還流回アクトルに流れる電流 I をスイッチを使って遮 路を動作させ、電源のメイン回路（スイッチ）と断することを考える。初期状態ではリアクトル 電磁石を切り離している。一方で、スイッチング

L に 21 LI 2 のエネルギーが蓄えられているので、スイッチを切って I → 0 とした場合、エネル
ギーはスイッチ両端の寄生容量の充電に使われる。一般的に寄生容量は小さいので、電圧が大きくなり過ぎてスイッチを破損させることになる（図 3）。
エネルギー

1/2LI22→ 0?

I 1/2LIスイッチ OFF
すると…

スイッチ OFF

図 4: 還流回路

電源のメイン回路の様に、インダクタンス自体
はバスバーや電線による小さいもので、スイッ
チによりその電流を即時 0 にしなければならな
図 2: スイッチでリアクトルの電流を遮断する。
い場合、図 5 のようなスナバ回路が用いられる。
図 5 は RC 回路を用いたスナバ回路で、インダクタンスのエネルギー 21 LI 2 がコンデンサの充したがって、スイッチを切った後の電流のルー電に使われた時に電圧がスイッチの定格電圧よトを意図的に作ってやる必要がある。リアクト
りも十分低くなるようコンデンサの静電容量を
ル電流が 0 になるまでの時間にあまり制約がな選ぶ。一方、抵抗値に関しては時定数 RC が充
い場合、またインダクタンスや電流があまりに電時間即ちスイッチの動作時間を決めるので、大きい（加速器の主電磁石など）場合、図 4 のよ設計に影響がない大きさに選ぶ。また、スイッ
うにダイオード使って還流回路を構成すること
チのオンオフ時に抵抗で消費されるエネルギー
で、ゆっくりとリアクトル電流を 0 にすることがとオンオフの頻度（スイッチング周波数）から抵抗の定格電力が選定できる。スイッチング電源に「スナバレス（スナバ回路がない）」というのがあるが、これは配線のインダクタンスを極力下げてスイッチの浮遊容量のみが充電されても過電圧にならないように構造設計を工夫する
ことで可能になる。

2.3

コンデンサ

これも既知としてよいと思うが、静電容量 Cのコンデンサにかかる電圧 V は電流 I を用い∫て V = C1 I(t)dt と書ける。両辺を微分する
1と dV
dt = C I(t) となり、dt → 0 のとき I → ∞である。これは、コンデンサの両端の電圧を急に (dt ≪ 1) 変化させられないことを意味している。図 7 のように電圧ゼロのコンデンサのみを
浮遊容量より電源につなぐと大電流が流れる。特に、電磁石十分大きな C
電源のようなパワー回路では電圧が高く静電容量も大きいことが多いので、このようにコンデスイッチ OFF
ンサを充電することはまずありえない。実際には、初充電回路と呼ばれるものでゆっくりとコ
ンデンサを定格電圧まで充電してからメインの
図 5: スナバ回路
スイッチが投入される。図 8 に例として、RC 回
路による初充電回路を示した。本回路では、メ
インスイッチ（下）投入前に、初充電抵抗のス
リアクトル電流を突然ゼロにできないという イッチ（上）を投入する。この場合、コンデンサt
性質は、電流源として使用できることを意味し は Vin (1 − e− RC) のように充電される。抵抗値ている。図 6 は昇圧チョッパと呼ばれる回路で、 R の選定は、充電時間と抵抗の容量のバーター
入力の DC 電圧 Vin よりも出力電圧 Vout を大き で決まる。即ち、R を大きくすれば流れる電流くできる。定性的には、スイッチをオフしてリア は小さく抵抗の定格電力が小さくて済むが、充クトルに電流を流し、その後オフして電流の方 電時間（時定数 RC）は長くなる。
向をコンデンサを充電する向きに限定する。ス
イッチング電源の定量的な議論は第 3 章で行う。
Vin

大電流

Vout = 0
スイッチ ON

Vin

Vin
Vout

Vout
Vin < Vout

図 6: 昇圧チョッパ回路

図 7: 電圧ゼロのコンデンサを急に電源につなぐと大電流が流れてコンデンサや配線経路の損
傷の原因となる。

リアクトルは電流源として使用することができたが、コンデンサは電圧源として使用することができる。この効果を見るため、ダイオード
ブリッジによる整流回路を考えてみよう。これは第 3 章でも触れる回路であるため少し詳しく述べる。図 9 左は単相ブリッジ回路に抵抗負荷

i0

Vin
Vin

Vin

Vrms

i1

i2
VDC

上を ON
殆ど電流は
上を OFF

流れない

下を ON

Vin

Vin(1-e-t/(CR))

t=0 のとき VDC=√2Vrms（ピーク値）とする。

ほぼ Vin まで充電

図 8: 抵抗を用いた初充電器

t

図 10: 単相ブリッジ回路。i0 、i1 、i2 各所電流、をつけたものである。この場合の電圧波形は、 VDC は出力電圧
入力の AC 50 Hz 正弦波を全波整流した波形となる。では、負荷抵抗と並列にコンデンサを挿入した場合、どのような波形になるだろう。 こ 統の角周波数 (2π × 50) を ω として、√√∫t
2Vrms cos ωt = 2Vrms + C1 0 i1 (t′ )dt′ (2)√= Ri2 (t)(3)
2Vrms cos ωt
VDC?
とかける。ただしこの式は、後にすぐに分かる
ように、t ≪ ωπ のときに限る。 式 2 および 3 を電流について解くと、
VDC√
i1 (t) = − 2Vrms ωC sin ωt

図 9: 単相ブリッジ回路√

i2 (t)=

2Vrms
cos ωtR(4)(5)となる。ここでブリッジ回路出力電流 i0 (t) =れを定量的に見るため、i0 、i1 および i2 をそれ i1 (t) + i2 (t) は、ダイオードの存在により負の値
ぞれブリッジ回路出力、コンデンサ電流および を取らないことに注意すると、式 4 および 5 は、負荷電流とし、負荷電圧を VDC 、入力交流電圧 t = 0 から、i1 (t) + i2 (t) = 0 即ち、の実効値を Vrms とおく（図 10）。ここで、初期
1√tan ωt =(6)
状態を VDC (t = 0) = 2Vrms とする。このとωRCき、各電流と電圧の関係は、負荷抵抗を R、系を満たす t までのみ有効であることが分かる。ω
および R が一定とすると、C が大きいほど式 6を満たす t が小さいことが分かる。つぎ、式 6 を 電圧が一致していることで、満たす t 以降の回路を振舞を考える。この時刻dΦm (t)(7)
Vin (t) = N1
以降では、回路はブリッジ回路から切り離されdt
た単なる RC 回路として振る舞う。したがって、
1と書ける。電磁気学によると、巻き線内の磁束コンデンサの電圧波形即ち負荷電圧は ∝ e− RC
密度 B は、コアのループ長 l および励磁電流 i0のように減衰する。ここでも C が大きければ減を使って、衰が小さいことに注意されたい。その後上昇しµr µ0 N1 i0てくるブリッジ回路の出力電圧と減衰した負荷B=(8)l
電圧が交差すると、再びブリッジ回路による充電が始まる。結果的に図 11 に示したような、全波整流波形の一部と指数関数的な減衰波形の繰り返し波形となる。そして平滑コンデンサの静電容量 C が大きいほど波形は直流に近づく。
VDCとなり (µr および µ0 はそれぞれ、コアの比透磁率および真空の透磁率)、Φm = BS （S はコアの断面積）であるから、式 7 および式 8 から励
磁電流と電源電圧の関係は、

VDC

Vin (t) =µr µ0 N12 S di0 (t)
l
dt

(9)

と書ける。つまり、励磁電流はインダクタンスµ µ N 2S
L = r 0l 1 （励磁インダクタンス）のリアク
図 11: 平滑コンデンサを入れたときの単相ブ トルに電源電圧を印可したときの電流値である。
リッジ回路の出力電圧波形
したがってコアには 12 Li20 のエネルギーが蓄積されていることになる。次に、二次側のスイッチ
C が大きいC が小さい

i0(t)

2.4

変圧器
V (t)

e1(t)

Fm(t)

N1

N2

e2(t)

R

変圧器は共通の磁性体（コア）に複数の線を in=√2Vrmscoswt
巻き付けたもので、巻数 N1 の線の両端に交流
電圧 V1 (t) を印可すると、巻数 N2 の線の両端電2
圧 V2 (t) が N
N1 V1 (t) となるデバイスである。この理解で十分なこともあるが、次章以降に進む
i0(t) + i1(t)Fm(t)にはもう少し詳しく知っておく必要がある。ま
i2(t)
R
N1
N2
e2(t)
e1(t)
ず、図 12 上のように、一次側と二次側の巻数比
Vin(t)
N1 : N2 の変圧器の二次側を開放した状態で、一√次側に交流電圧 Vin (t) = 2Vrms cos ωt（電源）
図 12: 変圧器を印可する。この場合、二次側電流が流れないので、何も起きないと思いがちだが、実際には一次側のみ励磁電流というものが流れる。ここを閉じると二次側巻線の両端の誘導起電力
で明らかなのは、励磁電流が作る磁束 Φm (t) にdΦm (t)N2
よる一次側巻線に励起される誘導起電力と電源=
Vin (t)e2 (t) = N2
(10)
dt
N1

により（式 7 を代入した）、負荷電流は

i2 (t) =N2 Vin (t)
N1 R

(11)

となる。この電流に伴い、磁束 ∝ N2 i2 (t) がコ
アに追加されるはずであるが、電源電圧と一次側巻線の誘導起電力は常につり合わなければな
図 13: 簡略化した昔の AC アダプタ回路。
らない（式 7）ので、コアの磁束 Φm (t) はスイッ
チを閉じる前と変化しない。したがって、二次側電流による磁束は一次側巻線に追加で流れる
電流 i1 (t) が作る磁束（∝ N1 i1 (t)）によってキャ 同じ場合、変圧器の大きさはコア（鉄心）の太さで決まり、コアの太さはそれを貫く磁束の量ンセルされる。したがって、に比例する。式 7 を積分すると、コアを貫く磁N1 i1 (t) = N2 i2 (t)(12) 束が√2Vrms sin ωtが成り立つ。理想的なトランスでは、励磁イン
Φm (t) =(13)
N1 ω
ダクタンスが非常に大きく励磁電流 i0 をゼロとみなしてよいので、式 12 は一次側電流と二次側電流の関係式としてよい。一方で、わざと励磁
電流を増やして使うものもあるので、励磁電流
や励磁インダクタンスのイメージを持つことは重要である。

と書け、印可する電圧の周波数が高くできれば磁束の量を減らせることがわかる。高周波で使える IGBT（Insulated Gate Bipolar Transistor）
や MOSFET のような半導体スイッチの登場で、小型で大容量の AC アダプタが実現可能となった。ファミコンの AC アダプタの出力が 10 W に対して、手元の Let’s note の AC アダプタの出
3 スイッチング電源
力は 80 W 以上であることから、半導体スイッチのご利益は明らかであろう。なお、ここから
3.1 AC アダプタ
しばらくは半導体スイッチは理想的なスイッチ
身近なスイッチング電源として代表的なものとして扱い、即時に開閉ができるものとする。
として、パソコンやスマートフォンなどに付属している AC アダプタが挙げられる。AC アダプ
タの役割はコンセント電源（AC100 V 50 Hz） 3.2 フライバックコンバータ
からデバイスに必要な直流電源（DC 16 V な
図 14 によく使われるスイッチング電源の回路
ど）に変換することである。実は昔の AC アダ方式であるフライバックコンバータの回路を示
プタはスイッチング電源ではなく、図 13 に示しした。これは AC アダプタでもよく使われる回
たような降圧変圧器とダイオードブリッジを用路であり、AC アダプタの場合は直流電源をダいた整流回路の組み合わせであった。この回路
イオードブリッジと平滑コンデンサで置き換え
は回路図上はシンプルでよいのだが、実際に分ればよい。フライバックコンバータの動作は変解してみると変圧器が非常に大きい。読者は初圧器に励磁電流が流れることが前提である。図
代ファミコンの AC アダプタがすごく重かった
12(下) と図 14（上) の回路を比較すると、前者
ことを記憶してはいないだろうか。扱う電力がi0(t)

Vin

e1(t)

係は
Fm(t)

N1

N2

e2(t)
i2(t)

R

Vin d
OF F は − (1−d) となる。dはスイッチ ON 時間の割合である。スイッチ OFF
時に二次側に電流が流れるので、その時の二次側の電圧 Vout は巻数 N1 および N2 を使って、(~100 kHz) で繰返す。

Vin

Fm(t)

e1(t)

N1

(14)

Vout とかけ、OFF 時電圧 V

スイッチ ON OFF を高速i0(t)d × Vin + (1 − d) × VOF F = 0

N2

e2(t)
i2(t)

R

Vout

図 14: フライバックコンバータの回路と動作

Vout = −

N2
VOF F
N1

(15)

となる。二次側のダイオードと平滑コンデンサ
により、この Vout はフライバックコンバータの直流出力電圧とみなしてよい。一方電流値は負荷で決まるが、一次側はスイッチ ON 時単調増加、二次側は単調減少となっている。この傾きは励磁
インダクタンスの値できまる。すなわち、スイッ
チ ON 時の一次側電流の傾きは励磁インダクタ
ス L として VLin と表せる。また、スイッチ ON
時と OFF 時の磁束の変化率の比は Vin : VOF Fであり、スイッチ ON 時の一次側電流の変化率と OFF 時の二次側電流変化率の比は N2 Vin :N1 VOF F と書ける。したがって、二次側の電流の傾きは、の回路はスイッチ導通時に負荷に電流が流れるが、後者のフライバックコンバータに関してはスイッチ導通時には二次側のダイオードにより負荷電流が流れないことがわかる。しかし、フラ
イバックコンバータはスイッチ導通時に何もしていないわけではなく、一次巻線に励磁電流を流して 12 Li20（L は励磁インダクタンス）のエネ
ルギーを蓄えている。次にスイッチを開くと一
次巻線には電流が流れなくなるが、エネルギー保存則より励磁エネルギー二次巻線に移る。こN1 VOF F(16)の時磁束は保存するので、ダイオードが導通す
N2 L
る向きに電流が流れる。したがって、フライバッとなる。
クコンバータは変圧器に励磁インダクタンスがないと動作しない。以上の動作から、フライバッ
クコンバータの変圧器は第 2.4 章で示したよう 3.3 フォワードコンバータ
な通常の動作ではなく、むしろエネルギーを蓄
フライバックコンバータの変圧器がリアクト
えるリアクトルとして動作していることが分か
ルとして動作しているのに対して、フォワードる。定常時のフライバックコンバータの変圧器
コンバータは通常の変圧器として動作している。
一次側の電圧および電流波形の例を図 15 に、二図 17 に回路図とその動作を示した。図 17 上の次側の波形を図 16 にそれぞれ示した。電圧と電ようにスイッチ ON 時は、二次側巻線に接続さ流の向きは図 14 内の矢印の向きを正とする。変
れたダイオードが導通し、二次側のリアクトル
圧器一次側の ON 時電圧は Vin なので、磁束の（チョークリアクトルと呼ぶ）や負荷に電流が流変化が賞味ゼロだとすると、OFF 時電圧との関れる。この時、リアクトルと負荷にかかる合計2の電圧は巻数 N1 および N2 を使って、 N
N1 Vin とCurrent (A)Voltage (V)書ける。次にスイッチを OFF をすると（図 17下）、ダイオードにより二次巻線には電流が流れなくなるが、リアクトルが電流源となり負荷
150
電流を流し続ける。これは第 2.2 章で述べたリ
100
アクトルの電流を突然ゼロにできないという性
50
質を利用している。またスイッチ OFF 時にリア0
クトルと負荷にかかる電圧は、左から二番目の-50
00.01 0.02 0.03 0.04 0.05 0.06 0.07 0.08 0.09
0.1
ダイオードが導通していることからほぼ 0 であTime (ms)2
ることがわかる。この回路では、電圧 N
0.08
N1 Vin と0 が繰り返してチョークリアクトルと平滑コン
0.06
デンサおよび負荷からなるローパスフィルター
0.04に印可されているとみなすことができる。した
0.02
がって、ローパスフィルターの遮断周波数に比000.01 0.02 0.03 0.04 0.05 0.06 0.07 0.08 0.09
0.1Time (ms)
べてスイッチング周波数が十分大きくなるよう
図 15: フライバックコンバータ内の変圧器一次 に、チョークリアクトル、平滑コンデンサおよびスイッチング周波数の値を調整すれば負荷に側の電圧と電流印可される電圧 Vout は、スイッチ ON 時間の割
合 d を使って、Vout =

N2
Vin × dN1

(17)

Current (A)Voltage (V)と書ける。最後に、変圧器一次側についている
もう一つの巻線（図 17）の役割について述べて20おく。何度も言及しているように、スイッチ ON
10
0
時には励磁インダクタンスにエネルギーが蓄え-10られる。スイッチを OFF して一次側に電流を流-20れなくすると、励磁エネルギーが行き場所をな-30
00.01 0.02 0.03 0.04 0.05 0.06 0.07 0.08 0.09
0.1
くし、スイッチや変圧器を壊してしまう。そこTime (ms)0.25
で、追加巻線を設け、スイッチ OFF 時に励磁エ
0.2
ネルギーが追加巻線に移るようにしている。こ0.15の巻き線により励磁エネルギーは電源に戻され0.1
る。これらから、フライバックコンバータとフォ
0.05
0
ワードコンバータは回路はよく似ているが、変00.01 0.02 0.03 0.04 0.05 0.06 0.07 0.08 0.09
0.1Time (ms)
圧器は全く違う役割をしていることが分かる。
図 16: フライバックコンバータ内の変圧器二次 フライバックコンバータでは励磁エネルギーが側の電圧と電流
負荷に供給されているのに対して、フォワード
コンバータでは電源と変圧器の間を行き来しているだけである。

(a)

Fm(t)
i0(t)+i1(t)
e1(t)

Vin

i2(t)

N1
N1

N2

(b)

Vout

e2(t)

S1

ON

R

V

OFF
V

V

0

スイッチ ON OFF を高速(~100 kHz) で繰返す。
Fm(t)
i0(t)

Vin

e1(t)

N1
N1

N2

e2(t)

i2(t)

R

図 17: フォワードコンバータの動作

3.4

0

Vout

単相ブリッジ回路

ここでは、加速器電源でよく使用される単相ブリッジ回路について述べる。依然として半導体素子は理想スイッチとして扱うが、半導体スイッ
チは図 18 のように並列にダイオード（フリーホ
イルダイオード）を接続した形でパッケージ化されているものが多いので、今後半導体スイッ
チはそのようなものとして扱う。 まず、図 19 の

図 18: 半導体スイッチの回路記号0

図 19: 一象限動作。

圧 V が印可されリアクトルに電流を増加し始める。電流が流れた状態で OFF すれば、リアクト
ルが流そうとする電流は下のダイオードを経由して電流が流れる。この状態を還流モードなどと呼ぶ。この時リアクトルにかかる電圧はほぼ 0である2 。電流路としては、リアクトルから上のダイオードを経由して電源を充電する経路があるように見えるが、その場合、最初にリアクト
ルに上向きの電流を流す必要があり、それは不可能だと分かる。したがって、この回路は負荷
リアクトルに印可できる電圧および電流はともに片極性であり、これを一象限動作と呼ぶ。次に図 20 の回路を考える。この回路でまずスイッ
チ S1 および S4 を両方 ON すると、負荷に電圧
V が印可されリアクトルに右向きの電流が増加し始める（図 20(a)）。その後 S1 または S4 どち
らかのスイッチを OFF すると、リアクトルが流そうとする電流の向きにダイオードを経由して電流が流れる（図 20(b)(c)）。この時に負荷に印可される電圧はほぼ 0 である。さらに両方のスイッチが OFF になると、ダイオード経由で電源
2「ほぼ」0 といったのは、実際にはダイオード通過時ような回路を考える。負荷はリアクトルとする。
に電圧降下が起きるからである。しかし、大型の加速器電この回路ではスイッチ S1 が ON 状態か OFF 状 源では電圧 V にくらえべてダイオードの電圧降下は十分態の二通りしかない。ON 状態になると負荷に電 小さい場合が多い。

(a)

(b)

S1

ON
V

ON
V

0
ON

V

V

S4

OFF

(c)

(d)

OFF
V

V

OFF
0

0

V

0

ON

図 20: 二象限動作。

V
OFFを充電する方向に電流が流れる。この状態を回生モードと呼ぶ。この時に負荷に印可される電圧は −V である。この回路では負荷に両方の極性の電圧が印可できるが、リアクトル電流は右向きにしか流すことができない。これを二象限動作とよぶ。シンクロトロンのメインの偏向電
磁石や四極電磁石の電流値は陽子の運動量に比例させるように制御するため二象限動作で充分である。一象限でも運転できなくはないが、次のサイクル用に電流値を入射運動量向けに戻すときに、負電圧が印可できないので電流値の戻しを早くすることができない。この場合、還流モード（印可電圧 0）状態で、還流ルート中の抵抗成分によりリアクトルのエネルギーが消費されていくのを待つしかないので、繰り返しを速くしようとしているシンクトロンでは致命的である。
最後に図 21 に四象限動作の回路を示す。これは、二象限動作をスイッチ S1,S4 の代わりに S2,S3
を使って行うことができる (図 21(e)(f)(g)(h))。
このとき、リアクトルに左向きの電流を流すことができる。当然、S1,S4 を使って図 20 と同じ動作もできるから（図 21(a)(b)(c)(c)）、リアク
トルに印可できる電圧および流せる電流はともに両極性である。なお、注意しておきたいのは、回路が図 21 と同じだからといって四象限動作をさせているとは限らない。例えば S2 および S3
を常に OFF させておけば、図 20 と全く同じ回路になる。このような方法は、半導体スイッチとダイオードを別々に入手するコストよりも、半導体スイッチを倍の数用意して半分はダイオードとして使うときのコストの方が安い場合に採
用される。

3.5

Pulse Width Modulation

フライバックコンバータやフォワードコンバー
タの出力電圧の式 14 および 17 から分かるように、スイッチの ON 時間の割合 d と出力電圧は比例関係にあり、パルス幅で出力電圧が制御できる

(a)

(b)

S1

V

V

ON
0 V

S2

ON

OFF

OFF

OFF
V

V

OFF

0 V
ON

OFF
0

OFF

OFF

V

OFF

ON
V

V

OFF

OFF

OFF

OFF

(h)

OFF

V

OFF

V

(g)

OFF

OFF
0

0

ON

OFF

OFF

(d)

V

V

ON

S4

(c)

OFF

(f)

S3

OFF

ON

(e)

V

OFF
0 V

0

ON

OFF

V

OFF

0
OFF

図 21: 四象限動作。

ことが分かる。これを Pulse Width Modulation 時に d = 0 となる。一方 S1 のデューティー比は、V（以後 PWM) と呼ぶ。この制御のための出力電 Vref が正の時に d = 1、負の時に d = 1+ ref
V と流指令値をパルス信号に変換する最もシンプル なる。また、両極性のパルスを考え、負側に有な手法は三角波と指令値を比較する方法であろ 限な時間の割合を負のデューティー比とする拡う。ここでは図 20 の 2 象限動作用のパルス信号 張デューティー比 dbipolar を新たに定義すると、
Vの三角波比較を用いた作り方を 2 通り紹介する。 出力電圧の dbipolar は ref
V と書ける。通常電磁最初の方法は、図 22 上のように、0 から V まで 石電源は出力にローパスフィルターを付けるのの三角波と −V から 0 の三角波の二つを使う方 で、出力 DC 電圧は Vref になる。ここで、出力法である。このとき電圧指令値を Vref として、 電圧の周波数はスイッチと同じ周波数になることに注目されたい。もうひとつの方法は、図 23
S1 と S4 の状態を以下のように決める。
上のように、−V から V までの一つの三角波を• 三角波（上）< Vref のとき、S4 は ON。三使い、比較に指令値 Vref に加えて −Vref も使用
角波（上）≥ Vref のとき S4 は OFF。
する。この時、S1 と S4 の状態の決め方は以下• 三角波（下）≤ Vref のとき、S1 は ON。三 のようになる。
角波（下）> Vref のとき S1 は OFF。

• 三角波 < Vref のとき、S4 は ON。三角波≥ Vref のとき S4 は OFF。

これから、電圧指令値 Vref が正のときは、図 20のモード（a) と (b) を繰り返し、Vref が負のと• 三角波 > −Vref のとき、S1 は ON。三角波
きは、モード (b) と (d) を繰り返すことが分か≤ −Vref のとき S1 は OFF。
る。結果、出力電圧は図 22 の下図のようになる。このとき、S4 が ON の時間の割合（デュー この場合、電圧指令値 Vref が正のときは、図 20Vティー比）d は Vref が正の時、d = ref
V で、負の のモード（a) → (b) → (a) → (c) を繰り返し、

電圧

電圧
V

V
Vref
0

0

時間

時間

-V

Vref
-V

ON
S4

ON
S4

OFF

OFF

ON
S1

ON
S1

OFF

OFF

出力電圧
V

出力電圧
V

-V

時間

-V

時間

図 22: 三角波比較（例 1）

Vref が負のときは、(d) → (b) → (d) → (c) を繰 4 フィードバック制御
り返す。このとき、出力電圧は図 23 の下図のよ
これまでの話で、読者はスイッチング電源をうになり、デューティー比 d は S1、S2 ともにVref +V
使って希望の電圧を出力させる方法は理解できとなる。一方、出力電圧のデューティー
2V
Vたと思う。負荷が加速器の電磁石の場合、適し
比 dbipolar は最初の方法と変わらず ref
V である。
ただし、出力電圧の周波数はスイッチの周波数 た磁場すなわち電流を得ることが目的であるのの倍になっている。この周波数の違いから後者 で、電磁石のインピーダンス Z(s) が分かれば必のパルス生成法がスイッチの周波数を変えずに 要な印可電圧（Vin ）が得られる。これをブロッ
出力周波数を高くできるので望ましいことが多 ク図にすると、図 24 のように表せる。しかし現いが、前者の方法にもメリットはある。それは 実には殆どの場合で、電磁石電流 Iout に必要な
電圧指令値が 0 の時（Vref = 0）を考えると分 精度に比べて電磁石インピーダンス Z(s) の測定
かる。前者の三角波比較法の場合、Vref = 0 の 精度は悪い。また、電磁石インピーダンスは周とき S1 は常に ON で S4 は常に OFF となり、 囲温度や経年変化の影響も受ける。これらの理スイッチングを行わない。一方の後者方法は、 由から図 24 の制御で望みの電磁石電流 Iout がVref = 0 のときは、図 20 のモード (b) → (c) を 得られることは殆どない。そこで、図 25 のよう繰り返す。すなわち S1 と S4 が交互に ON/OFF に、電磁石電流 Iout と目標値 Iref の差分に応じする。したがって、出力電圧 0 の時のスイッチ て出力電圧を決めるブロックを追加する。これ
ングリップルが気になる場合は前者の手法の方 をフィードバック制御と呼ぶ。図 24 および図 25の Z −1 (s) や G(s) は伝達関数と呼ばれ、s に純がよい。
虚数と角周波数をかけたもの iω を代入すると周
波数応答関数となる。伝達関数を調べることで

電圧

電圧
V

V
Vref
0

-Vref
0

時間

-Vref
-V

-V

ON
S4

ON
S4

OFF

OFF

ON
S1

ON
S1

OFF

OFF

出力電圧
V

出力電圧
V
時間

-V

時間

Vref

時間

-V

図 23: 三角波比較（例 2）Vin

Z-1(s)

Iout

図 24: インピーダンス Z(s) が分かれば、必要な電流 Iout を得るための入力電圧 Vin が分かる。

となる。これは、

Iout =

Z −1 (s)G(s)Iref
1 + Z −1 (s)G(s)(19)と変形できるため、Iref から Iout の伝達関数は
Z −1 (s)G(s)となる。一般にこれを閉ループ伝
1+Z −1 (s)G(s)達関数と呼ぶ。それに対して Z −1 (s)G(s) を開フィードバック系の帯域や安定性などを知るこ
ループ伝達関数と呼ぶ。本教科書では J-PARCとができる。ここで興味あるのは Iref から Iout
電磁石電源の電流制御を具体例に挙げて説明す
る。まず電磁石のインピーダンスはインダクタ
V
in
+
Iref
G(s)
Z-1(s)
Iout ンス L と電流路の抵抗値 R を合成した単純なモ−デルでは Z(iω) = R +iωL と書けるが、図 25 内の Vin はスイッチング電源の出力であることを考慮すると、図中の Z(s) は電磁石だけでなく、ス
図 25: 電磁石電流のフィードバック制御
イッチング電源の出力フィルターや電力ケーブ
ルの静電容量も含まれることが分かる。図 26 にJ-PARC MR の主電磁石電源で使われてるフィの伝達関数で、それを求めるために図 25 のブルタの構成を示した。さらに、J-PARC MR でロック図を式で書くと、は電源棟から加速器トンネルまでの経路を 100m
−1
Iout = Z (s)G(s)(Iref − Iout )(18) 以上の電力ケーブルで電源と電磁石を接続しているため、そのケーブルの静電容量も無視できない。これらの影響も考慮した電磁石電源と電
フィルタ

Vin

Iout

電磁石

ケーブル容量図 26: スイッチング電源の出力 Vin から電磁石
電流 Iout を得るには、電磁石のインピーダンス
だけでなくフィルタ定数やケーブル静電容量が必要である。
図 27: 電磁石インピーダンスの例。実際には電磁石の抵抗およびインダクタンス以外に、ケー磁石の Z −1 (s) を図 27 に示した。この図はボーブルの静電容量、フィルター回路の定数を含ん
ド線図とよばれるもので、伝達関数の視覚化にでいる。
よく使われる表現方式である。上図はゲインと呼ばれるもので絶対値の周波数依存性である。
単位は dB で 20 log10 |Z −1 (i2πf )|（f は周波数）領域で |Z −1 (s)G(s)| ≫ 0 だとするとその領域で計算される。下図は位相 arg Z −1 (i2πf ) であの閉ループ伝達関数は、る。さて、図 25 で気づいた読者もいると思うが、フィードバック制御を導入する際に、実測値とZ −1 (s)G(s)∼1(21)
指令値の差分 (Iref −Iout ) をそのままスイッチン
1 + Z −1 (s)G(s)
グ電源出力電圧 Vin とするのではなく、差分をで あ り、目 標 値 と 実 際 の 値 を 等 し く で き る
伝達関数 G(s) を作用させたものを Vin としてい（Iref = Iout ）。したがって開ループ伝達関数
る。この G(s) は補償器と呼ばれ、G(s) を適当にのゲインは興味ある周波数領域では大きいほう選ぶことで閉ループ伝達関数を望ましいものにがよい。J-PARC MR 主電磁石電源の場合、入する。そこで望ましい閉ループ伝達関数とは何射時と遅い取り出し時は DC 電流、加速サイクか、実例を使って解説しよう。図 28 は J-PARC
ルが最速で 1 秒周期程度（現行 2.48 秒周期）とMR 主電磁石電源の制御で利用している補償器考えると、DC〜数十 Hz 程度までを興味ある領のボード線図である。これは PI（Proportional域としてカバーしておけば十分である。実際にIntegral）制御と呼ばれ、式では定数 KP および
閉ループ伝達関数（図 30）をみると、10 Hz〜
KI を使って、100 Hz の領域でゲインが急激に下がっているこ
1「それな(20) とがわかる。 ここまで聞いただけだと、
G(s) = KP + KIs
ら式 20 で KP , KI → ∞ として、開ループゲイと書ける。これを補償器として使うと開ループ ンを無限大に近づれば、帯域に関わらず閉ルー
伝達関数 Z −1 (s)G(s) の低周波側のゲインを大 プ伝達関数を 1 にできるではないか。」と読者は幅に増やすことができる（図 29）。ある周波数 思うであろう。実はゲインを上げるには限界が図 28: J-PARC MR 主電磁石電源の制御で利用している補償器のボード線図

図 30: 補償器が図 28 のときの閉ループ伝達関数のボード線図ある。これを見るために、位相余裕という量を定義する。位相余裕は、開ループ伝達関数ゲイン
が 0dB（|Z −1 (iω)| = 1）になる周波数での位相（度）と 180 度との差分のことをいう。図 29 に
位相余裕の定義を図示した。この位相余裕をある程度確保しなければならない。ゲインが 0dB
で位相が 180 度ということは Z −1 (s)G(s) = −1となるので、その周波数では閉ループ伝達関数が発散してしまう。定性的には以下ように解釈できる。その周波数の信号が入力されると補償器とインピーダンス Z −1 (s)G(s)（ = −1）を経
由後に符号が反転する。それがフィードバック
により差分器に戻されるときに再度符号が反転する（図 25）。すなわち、同じ振幅同じ位相の信号が加算される。これが繰り返すことで振幅が発散するというメカニズムである。読者はさらに「閉ループ伝達関数を発散させる周波数と信図 29: 補償器が図 28 のときの開ループ伝達関 号の周波数が異なっていれば問題ない」と思う
数のボード線図
かもしれないが、実際にはあり得ない。なぜなら、フィードバック制御では実際の電流 Iout な
どを計測する必要があり計測には信号とは関係ないノイズ成分が当然含まれるからである。ある周波数で閉ループ伝達関数が発散すれば、その周波数付近のノイズを増大させてしまう。実際に、図 28 の補償器を 10 倍したものを考える。
そのときの開ループ伝達関数を図 31 に示した。
図 29 と比べると位相余裕が少なくなっている
ことが分かる。この時の閉ループ伝達関数（図32）のゲインをみると、200 Hz 付近が 0dB よりはるかに大きいピークになっており、その周波数付近のノイズを増やすことがわかる。このことが開ループゲインを大きくできない理由である。
図 32: 補償器が図 28 の 10 倍のときの閉ループ
伝達関数のボード線図

一方で、これまでに紹介したスイッチング電源
すなわち、フライバックコンバータ、フォワー
ドコンバータおよびブリッジ回路はすべて直流電源を入力として使っている。一方で、加速器研究所で使う巨大な電力はすべて三相交流電源の状態で受電される。したがって、電磁石の電流を供給する単相ブリッジ回路の上流に三相のAC/DC 電源が必ずある。その一つとして、こ図 31: 補償器が図 28 の 10 倍のときの開ループ こでは半導体スイッチをつかった三相 AC/DC
コンバータについて解説する。本来ならスイッ伝達関数のボード線図
チング電源の第 3 章で紹介するべきだが、制御法とセットの方が説明しやすいので別途章として設けることにした。

5

三相交流と AC/DC コンバータ

5.1

三相交流

これまでで、電磁石電流をどのように制御す三相交流では図 33 上のように 23 π ずつ位相がるかを理解して頂けたと思う。まとめると、目ずれた三線の電圧を受電する。三線の電圧をそ
標電流と実電流の差分に適当な補償器に食わせれぞれ vu , vv , vw とし、位相を ϕ として式で表てその出力を単相ブリッジ回路等の出力電圧指令値として使えばよい。スイッチング電源に指令電圧値を出力させる方法は第 3.5 章で述べた。

すとと書ける。これを有効電力とよぶ。ここで特筆すべきは三相交流の場合、瞬時電力が時間に依存しないことである。単相交流では瞬時電力は時間依存するので一周期分の平均をいわゆる「電(22)力」としている。また、cos θ を力率と呼び、これは三相交流系統に接続する負荷の特性で決まる。
この場合の負荷は電磁石ではなく次の話題となと書ける。時間 t（秒）の関数にするときは ϕ = る AC/DC コンバータなどを指す。実際に消費2πf t（f は系統周波数で 50 か 60 Hz）とすれば される電力は式 24 であるから、力率が小さくてよい。ここで、Vrms は線間電圧の実効値である。 もリソースの無駄遣いにならないと思うのは間違えである。たとえば同じ消費電力の負荷で力率が 0.5 と 1 の場合を比較すると、0.5 のときは電流の実効値が二倍になる。そうすると、その負荷を動かすためのバスバー、電線などの電流経路はすべて二倍の許容電流量を持つものにしなくてはならない。したがって、力率は 1 に近いほうがリソースの観点からは望ましい。実際に変圧器の定格容量は電力 [W] と同じ次元だが、√定格電流実効値を Irated として 3Vrms Irated と定義され、単位は [VA] を使う。式 24 を有効電√力と呼ぶのに対し、 3Vrms Irms sin θ を無効電力と呼ぶ。
図 33: 三相交流電圧および電流√
2vu = √ Vrms sin(ϕ),
3√22vv = √ Vrms sin(ϕ − π),
3
3
√
2
2
vw = √ Vrms sin(ϕ + π)
3
3

√

5.2

DQ 変換

振幅が 3 で割られていることに注意されたい
三相交流電圧が式 22 で表せるとき、三次元ベ√が、これは相電圧と線間電圧の比が 1 : 3 で クトル t (U, V, W ) から二次元ベクトル t (D, Q)
あることから来ている。実際に、例えば「三相 への変換 (DQ 変換) を以下のように定義する。
6.6 kV 受電」といった時、「6.6 kV」は線間電 ()
圧の実効値 Vrms のことである。この電源に負荷D=をつないで、図 33 下のように電圧に比べて位相Q)√ (が θ ずれた電流
2π
2
sin(ϕ
+
sin ϕ
sin(ϕ − 2π
)
)
√
3
3
2π
iu = 2Irms sin(ϕ − θ),
3
)
−
cos(ϕ
+
− cos ϕ − cos(ϕ − 2π
3
3 )


√
2
iv = 2Irms sin(ϕ − π − θ),
U
(23)
3


×
√
 V 
2
iw = 2Irms sin(ϕ + π − θ)W
3(25)が各相に流れたとする。この時の電力 [W] は√vu iu + vv iv + vw iw = 3Vrms Irms cos θ (24)AC6.6 kV など汎用的な電圧を変圧器でコンバータに適した電圧に変換するので、変圧器も図 34
VDCに含めておいた。このコンバータをどのように制御するかを考える。この回路は第 3.4 章で紹介したブリッジ回路の三相バージョンであるので、
図 34: 三 相 AC/DC コ ン バ ー タ の 回 路 図 図 34 内の電圧 (uu , uv , uw )（コンバータ交流側電と各所の電圧と電流。 (v1u , v1v , v1w ) および 圧）を半導体スイッチの ON/OFF パターンで決(v2u , v2v , v2w ) は変圧器の一次側および二次側 められる。したがって、三相 AC/DC コンバータ
相電圧、 (iu , iv , iw ) および (uu , uv , uw ) はコン の制御は直流電圧および力率を望みの値にする
バータ交流側三相電流および電圧、 VDC は直流 ようなコンバータ交流側電圧 (uu , uv , uw ) をどのように決めるかという問題に帰着する。この制御電圧である。
は三相であることと交流電源につながっている
ことの二点で直流電源から負荷に適当な電圧を式 23 で表せる三相電流に対してこの変換を行う
印可するブリッジ回路より難しい。前者の三相回と、二次元ベクトル路に関しては DQ 変換を使うことでシンプルに
)
(
) ( √
できる。また、交流電源につながっていると何が
3I
cos θ
id
√ rms
(26) 違うのかを考えるには、単純に (u , u , u ) = 0=
u v w
3Irms sin θiqとすれば分かりやすい。3.4 章で紹介したブリッが得られる。有効電力に比例する成分と無効電 ジ回路では負荷電圧 0（還流モード）のときは負力に比例する成分が対になって二次元ベクトル 荷とダイオードの間を電流が還流し直流電源ととして表れている。このことから id と iq をそ 負荷間でエネルギーの行き来はない。一方、コン
れぞれ三相電流の有効成分、無効成分などと呼 バータで (uu , uv , uw ) = 0 としてしまうと、図 34
ぶ。一方逆変換は、中の変圧器二次側電圧 (v2u , v2v , v2w ) の間に電位差ができてしまうため、交流電源からエネルギー


√
sin ϕ
− cos ϕU
2
の流入が起こる。コンバータで交流電源からエネ


2π
) 
 V =
 sin(ϕ − 3 ) − cos(ϕ − 2π33
ルギーをとらず直流電源を充電しないという状
4π
sin(ϕ − 4π
W3 ) − cos(ϕ − 3 )態をつくるには、(uu , uv , uw ) = (v2u , v2v , v2w )()
Dとする必要がある。つまり変圧器二次側電圧の×.
Q計測が必要であることがこの時点で分かる。も(27) ちろん変圧器一次側電圧を計測して巻数比をかけてもよい。
と表せる。これが正しいことは式 26 にこの変換
図 35 は三相 AC/DC コンバータの制御ブロッを施すと元の三相電流（式 23）に戻ることから
ク図である。 ここでは、直流電圧を VDC,ref に、
明らかである。
力率を 1 にそれぞれ制御すると仮定する。左上のブロックは直流電圧 VDC のフィードバック制
御部で指令値との差分
VDC,ref − VDC を PI 補
5.3 三相 AC/DC コンバータ
償器の入力とする。真ん中のブロックは力率の
図 34 に半導体スイッチを用いた三相 AC/DC
フィードバック制御部である。この時、計測しコンバータの回路図を示した。大抵の場合、三相DC voltage control
VDC,ref ＋
−

PI

＋

VDC
iu
iv
iw

power factor control
id,refv2,rms

−
id
abc
i
→dq q

PI

＋
−
＋

iq,ref=0

dq
→abc

Gain

DQ 逆変換を施すと、√

√2 v2,rms sin(ϕ)
 √2 3 √ v2,rms sin(ϕ − 2 π) 3
 √3
√2 v2,rms sin(ϕ + 2 π)
3
3

(28)

uu
uv
uw が得られる。これは変圧器二次側電圧に他ならない。すなわち (uu , uv , uw ) = (v2u , v2v , v2w ) とすることにより交流側リアクトルの印可電圧をPI0 とし、コンバータ交流側電流 (iu , iv , iw ) が増減
iq,ref0=0
しないようにしている。したがって、項 v2,rms
図 35: 三相コンバータのフィードバック制御。 は必要であることが分かる。実際、私のグルー「PI」は PI 補償器のことである。
プでも三相 AC/DC コンバータの試験のステッ
プとして、PI 補償器の定数などをすべて 0 とした三相交流電流 (iu , iv , iw ) を DQ 変換を使って たとき AC/DC コンバータのスイッチングを始(id , iq ) に変換したものをフィードバックする。 めても充電されない（もしくは充電が遅い）こ力率 1 運転にフィードバックするので無効成分 とを確認する項目を設けている。
−
＋

−
−
＋

の指令値 iq,ref を 0 とする。そして有効成分の指
令値 id,ref として直流電圧フィードバックの PI
6 IGBT(Insulated
Gate
補償器の出力を使う。この力率フィードバック
部の二出力を二次元ベクトルとしそれを DQ 逆
Bipolar Transistor)
変換（式 27）したものをコンバータ交流側電圧
6.1 IGBT の端子(uu , uv , uw ) とする。一旦 (uu , uv , uw ) が得られたら、それらを第 3.5 章で紹介した PWM 法に
本章ではこれまで理想スイッチとして扱ってきよりパルス幅情報すなわちスイッチの ON/OFF た半導体スイッチの一つ IGBT(Insulated Gate
信号に変換することができる。ところで、真ん Bipolar Transistor) の使い方等について紹介す中上のブロックが有効電力のフィードバック部 る。図 36 に示すように IGBT には三種類の接であるが、PI 補償器出力に変圧器に二次側電圧 続端子がある。上側の C をコレクタ、下側の E
実効値 v2,rms を加えている。この項が必要な理 をエミッタ、そして G をゲートと呼ぶ。GE 間
由は、PI 補償器の出力が 0 のときを考えると分 に 15 V 程度の電圧を印可すると CE 間が導通かりやすい。PI 補償器の出力が 0 ということは する。この時の電圧閾値は素子のデータシート
フィードバック不要なので、系統とエネルギー に必ず記載がある。図 37 は J-PARC MR の主のやりとりをしないということである。この時、 電磁石電源で使用されている IGBT の写真であ項 v2,rms のみが有限の値として右の DQ 逆変換 る。下部に付いているの基板は IGBT ではなく、のブロックに到達する。ベクトル t (v2,rms , 0) に ゲート信号を生成するためのボード（第 7.2 章
で解説）である。ゲート端子はこのボードの下にある。上下の三つの穴がそれぞれコレクタ端子、エミッタ端子に対応する。端子が三つある

Cを示す。OFF 時には、コレクタ電流が IC が下がり始めると同時に CE 間電圧 VCE が上昇し始めるので、電流と電圧が同時に 0 でない時間帯ができる。このとき、消費電力が発生するので発熱がある。同様の現象が IGBT の ON 時およGびフリーホイルダイオードが逆バイアスになる
瞬間（逆回復時）にも起きる。これらの発熱 [J]Eはそれぞれターンオフ損失 EOF F 、ターンオン
図 36: IGBT の接続部。C はコレクタ、E はエ 損失 EON および逆回復損失 ERR としてデータ
ミッタ、G はゲートと呼ぶ
シートに記載が必ずある。また、導通時の電圧

IC
VCE
図 38: IGBT を OFF するときのコレクタ電流
IC とコレクタエミッタ間電圧 VCE の時間変化。

図 37: J-PARC MR の新主電磁石電源で使用さ 降下に関しても、CE 間に電流が流れている最れている IGBT
中の電圧であるから、当然発熱がある。これに関しても IGBT 電圧降下 VCE(SAT ) とダイオーのは、本素子は三つの IGBT をモジュール化し ド電圧降下 VEC がそれぞれデータシートに記載されている。
ているからである。

6.2

IGBT の特性

6.3

IGBT モジュールの発熱計算

それでは実際に IGBT の発熱を計算してみよ
IGBT を使用するとき、理想スイッチとの違いで考慮する必要があるのが、「ON/OFF 時間 う。ここでは実際に J-PARC MR の新電源で使が実際には 0 でないこと」、「導通時でも電圧 用する単相ブリッジ回路を二象限動作させる場
降下があること」の二点であろう。この違いは、 合について考える。J-PARC MR の新電源の単回路シミュレーションと実測がわずかにずれる 相ブリッジ回路にはすべて同じ IGBT モジューという問題にとどまらず、実際にハードウェア ルが使用されている。したがって、半分はダイ設計に大きな影響を与える。図 38 に IGBT を オードとして使用している。ブリッジ回路（図OFF するときのコレクタ電流 IC とコレクタエ 20 参照) 片側だけ (leg などと言う) に着目する
ミッタ間電圧 VCE の時間変化の簡易的なグラフ と、二象限動作の場合は図 39 のように二通り

の電流経路しかないことが分かる。上モジュー

図 39: 二象限動作であり得る電流経路

表 1: J-PARC MR で使用する IGBT モジュールの損失に関するパラメータ
パラメータの種類

値

単位

IGBT 電圧降下 VCE(SAT )ダイオード電圧降下 VEC
IGBT ターンオン損失 EON
IGBT ターンオフ損失 EOF F
ダイオード逆回復損失 ERR

3.5
2.5
1.7
1.9
1.6

V
V
J
J
J

のように表せる。ここで d および f は、IGBT
ルは IGBT のみを下はダイオードのみに電流がのオン時間の割合（デューティー比）およびス
流れるから、以下をモジュール毎に考慮すればイッチング周波数（J-PARC MR の新主電磁石
よい。
電源は 1 kHz）である。コレクター電流 IC は加上のモジュール IGBT のターンオン・オフ損 速器の運転パタンによる電磁石電流 Iout から決失および IGBT 導通損失められる。また、デューディー比は第 3.5 章に述べたように、ブリッジ回路の出力電圧 Vout を
下のモジュール ダイオード逆回復損失および+V
使って d = Voutで表せる。 Vout は電磁石電
2V
導通損失
流 Iout と磁石の負荷定数から求められる。図 40
また、この発熱計算に必要な IGBT モジュール に J-PARC MR の新電磁石電源の電磁石電流との特性を表 1 に示した。実際にはこれらのパラ デューティー比を示した。 図 40 の数値を式 30
メータは定数ではなくコレクター電流 IC に依 に代入して計算した上モジュールと下モジュー
存し、その依存性もデータシートにグラフで記 ルの損失の時間変化を図 41 上下に示した。グラ載がある。そこで、そのグラフを以下のように フでは、IGBT スイッチング（ダイオード逆回
線形近似した。
復）時のロス、導通時のロスおよび合計をそれぞれ示した。IGBT の平均損失は 1135 W、ダVEC (IC ) = 0.00139IC + 1.4
イオードは 370 W であった。
VCE (IC ) = 0.00222IC + 1.5

EON (IC ) = 0.00094IC + 0.3
EOF F (IC ) = 0.00125IC + 0.4

(29)

6.4

ジャンクション温度推定

これから IGBT モジュールの冷却について議論していくが、通常 IGBT モジュール毎に個別
これらを使うと上モジュールと下モジュールので冷却するわけではなく、適当な回路の単位毎
損失は、にユニット化して冷却するのが普通である。図42 に J-PARC MR の新電磁石電源の IGBT ユ(EON (IC ) + EOF F (IC ))f+ IC dVCE,SAT (IC ), (30) ニットの回路図を示す。ブリッジ回路の 1 leg をユニットとし、IGBT モジュールを二並列で使っ
ERR (IC )f + IC (1 − d)VEC (IC )ERR (IC ) = 0.00067IC + 0.2

図 41: IGBT モジュールの損失の時間変化。上
図 40: J-PARC MR の運転パタン（電流と モジュールと下モジュール
IGBT のデューティー比）

ているため、ユニット当たり IGBT モジュールを4 つ使っている。この 4 つの IGBT モジュールを
一枚の水冷ヒートシンクで冷却する。このユニッ
ト内の、IGBT モジュール内半導体、モジュール
ケース、放熱グリースおよび水冷ヒートシンクの熱的接触を現したものを図 43 に示した。ちな
みに図 41 で示した損失の時間は、モジュール一個当たりのものである。 まず、ヒートシンク温上モジュール 1

上モジュール 2

下モジュール 1

下モジュール 2化とピーク温度を推定する。ジャンクション温度
は半導体が安定に動作する温度の上限で IGBT
モジュールでは 125◦ C とされている。この値は半導体の物質自身によるので、異なる IGBT モ
ジュールでも推奨値にそれほど差はない。このジャンクション温度を超えないように冷却系や定格電流を設計する必要がある。ジャンクショ
ン-ケース間およびケース-ヒートシンク間（サーマルグリス）の熱抵抗および過渡熱特性（すべてデータシートに記載あり）から、図 44 のような伝達モデルを作成し、各モジュールのジャンクション温度を計算する。熱源を電流に、熱抵抗を抵抗に、温度を電圧に置き換えると、損失の時間変化（図 41）電流源として電気回路シミュ
レーターで温度上昇を計算することができる。また、熱モデル（図 44）中の静電容量の値はデー
タシートの過渡熱曲線を上手く再現するように選ぶ。温度が最大に上昇する場合を計算するた

図 42: IGBT ユニット

上モジュール 1

上モジュール 2

下モジュール 1

下モジュール 2

モジュールケース

モジュールケース

モジュールケース

モジュールケース

放熱グリス

放熱グリス

放熱グリス

放熱グリス

水冷ヒートシンク

図 44: IGBT ユニットの熱計算モデル

図 43: IGBT ユニット内の熱的接触
め、ユニット内のモジュール間の電流のアンバランス（図 45）を仮定した場合も計算する。メー度を計算する。ヒートシンクは熱容量が大きい
カーによると、2 並列接続時の電流アンバランス
ため、連続でパターン運転を行えばいずれ温度は 32%∆VCE(SAT ) と表せる。今回の計算では、が一定になると仮定する。モジュール四個分の∆VCE(SAT ) として VCE(SAT ) @300 A = 2.25 V
平均損失は、1135×2+370×2 ∼ 3000 [W ] と表をそのまま使用した。
（100 % エラー）。このとされる。また、このユニットの水冷ヒートシン
き、分流アンバランスは 72 %になる 。これらをクの熱抵抗は 2.5 K/kW である。このことから、考慮して図 41 で示した損失波形を図 44 の熱モ
ヒートシンクの温度上昇は 7.5 K であることがわ
デルに熱源として代入し、IGBT とダイオード
かる。次に半導体のジャンクション温度の時間変!

IGBT Tj-Tf (degree C)のジャンクション温度（ヒートシンク温度からの差分）を数値計算したものをそれぞれ図 46 お
よび 47 に示した。アンバランスありの時のピー
ク値で IGBT で 40 K 程度、ダイオードで 25 K程度の温度上昇があることがわかる。冷却水温
度が 30◦ C と仮定すると、先の計算でヒートシ
ンク温度は 37.5◦ C となるので、ジャンクション
温度は IGBT で最大 77.5◦ C 、ダイオードで最大62.5◦ 程度と計算でき、上限の 125◦ C より低く設計できていることが分かる。

()*(+,-./.,01().23(+,-./.,01

"!
#!
$!
%!
&!
!
!

%

#

'

&!

Time (s)図 46: IGBT のジャンクション温度の時間変化
青がアンバランスあり、緑が無し（ヒートシン
ク温度 Tf からの差分）。

図 45: 並列に接続された IGBT モジュールに流れる電流にはアンバランスがある。これは電圧降下 VCE(SAT ) のばらつきに比例して大きくなる。
DIODE Tj-Tf (degree C)

!
"!
#!

()*(+,-./.,01().23(+,-./.,01

図 46 および 47 に示したジャンクション温度の$!
時間変化の波形でもう一つ非常に重要な点があ%!
る。それは、ヒートシンクが温度一定になると&!
仮定したのに対して、ジャンクション温度は電!
磁石電流パタン（運動量パタン）の周期で変動
!
%
#
'
&!
Time (s)しているということである。これは、J-PARC
MR の 1 秒〜5 秒程度の周期が非常に遅いので 図 47: Diode のジャンクション温度の時間変化
温度が追従してしまうからである。これを熱サ 青がアンバランスあり、緑が無し（ヒートシン
イクルとよび、通算の熱サイクル数には上限が ク温度 Tf からの差分）。
ある。IGBT モジュールでは半導体とケースの電極をワイヤーボンディングで接続しているが、ワイヤーと半導体で熱膨張の度合が異なるので、温度が周期的に変化すればワイヤーと半導体の間の応力が周期的に変化する。これによりある GE 間に電圧を印可することを考える。通常のサイクル数を超えるとワイヤーが半導体から外 机上でできる電子回路の開発であれば、「プローれてしまう。何サイクルが故障の目処かという ブで当たる」とか「パルスジェネレータとつなのは、当然ジャンクション温度の変動幅に依存 ぐ」といった簡単な作業に当たるが、これは基する。例えば、IGBT の側だとその変動幅 ∆Tj 準電位をすべてアースにしているからできる作
は 30 K 程度であることが分かる。半導体メー 業である。一方、この回路の場合、対象となる
カーは ∆Tj と故障率 1 %になるサイクル数のグ 基準電位がすでに決まっていてしかもそれが高ラフを提供しているので問い合わせるとよい。 圧で変動しているため、計測や信号入力の制御
また、同じ型番でもワイヤーボンディングを増 系との電気的絶縁は必須である。読者は「低圧やし熱サイクル耐量を大きくしているものがあ 弱電の電子回路でもノイズ対策等のためにあるる場合もある。
回路だけ電気的に絶縁することはある。」と思うかもしれないが、その絶縁とは根本的に違う。
なぜなら、低圧電子回路のノイズ対策的な絶縁
7 ゲート回路、各種計測は殆どの場合、対称回路の電位を浮かせて不定にしているだけであるが、本回路の絶縁は対称
7.1 スイッチング電源の泣き所の基準電位がアースに対して振幅○○周波数××で変動するというのは明確に分かっているた
め、耐圧などの絶縁性能がきちんと定義されるからである。このため、低圧電子回路でありがちな、「浮かした方がよいがアースに落としても動くことは動く」などということは絶対に起こらない。本章では、ゲート回路や計測器がどの
図 48: 単相ブリッジ回路の還流モードと回生 ように絶縁しているか例をあげて説明する。
モードの時の各所電圧

7.2ゲート生成回路

図 48 に単相ブリッジ回路の還流モードと回生
モードの時の各所電圧をそれぞれ示した。この
ゲート回路
VD
動作自体は第 3 章すでに述べたが、その時は負荷の両端に印可される電圧のみに注目してきた。 ゲート信号
ゲート（光ファイバ）
抵抗
今回は直流電源 V の N 側とアース間の電位に着R目する。この電位は右下の IGBT のエミッタ電
VD
外部直流電源位とも等しいこともここで言及しておく。接地
DC
~15V
VS
/DC
は負荷の左側でとると仮定する3 。その場合、直DC~10V
流電源の N 側とアース間の電位は 0 と −V の/DC
VS
電圧をパルス的に繰り返すことが分かる。このとき、直流電圧の計測や IGBT の制御のために
図 49: ゲート生成回路の例
3

あくまで簡略化のための例である。J-PARC MR では負荷の中点を接地している。

IGBT

G

E

図 49 はゲート生成回路の例で、図 37 で IGBT
Ron
下部の上に取り付けられている基板に相当する。
Roﬀ
まず、信号に関しては光信号入力とすることで、制御回路と電気的に絶縁している。では、電力供 図 50: ダイオードを挿入し電流の向きによって給はどのように行われているのだろうか。本回路 違う抵抗値に設定できる。
では、回路上の DC/DC コンバータによりゲート駆動に使うトランジスタの電源を供給しているが、実はこの DC/DC コンバータが絶縁の役すると大変なゲート回路であるが、実際にはよ割をはたしている。読者は絶縁できる DC/DC
く知られたメーカーの IGBT モジュールであれコンバータに心当たりはないだろうか。第 3 章
ば、そのモジュール専用のゲート回路基板がどで紹介したフライバックコンバータやフォワー
こかで販売されていることも多い。ゲート基板
ドコンバータに変圧器が使われていたのを思いの設計や IGBT モジュールの選定前によく調査出してほしい。一、二次巻線間の絶縁耐圧としすることをお勧めする。
て、図 48 の電圧 V より十分大きな電圧値をもった変圧器を選定すればよい。このように、現状使われている積極的な絶縁は変圧器と光信号に 7.3 電圧計測器
よるものである。絶縁とは関係ないがゲート回路には DC/DC コンバータが二つあり、一つは+15 V
15 V 程度でもう一つは 10 V 程度であること+が多い。前者の 15 V は IGBT ターン ON 時の−GE 間電圧 VGE ∼ 15 V に対応している。そして、多くのゲート回路でターンオフを確実にす-15 Vるために、オフ時に VGE ∼ 0 V とするのでは
HALL
なく VGE ∼ −10 V とする手法が採用されていi1
る。こちらも絶縁とは関係ないが、トランジス
N1N2タの出力のゲート抵抗 R について言及しておく。 V
R1
1V2
IGBT は入力容量とよばれる静電容量 (Cies ) がゲート-エミッタ間にあるので、ゲート抵抗 R をi2
R2
調整すれば、立ち上がりの時定数 Cies R が決めることができる。ただし時定数が小さいほど瞬
図 51: 電圧計測器の回路例
dV
間的なドライブ電流 dQ
dt = Cies dt が大きくなる
ので、トランジスターの選定にも注意が必要である。さらに、ターンオフ時間とターンオン時
図 51 はある電圧計測器の簡略化した回路図
間を別々に設定するために、図 50 のようにダイである。左側の端子が測定対象となる高電圧 V1
オードを挿入して電流の向きによって違う抵抗である。この回路では一次巻線に小電流 i1 =を経由するようにゲート回路を設計する場合も
V1 /R1 を流してコアに作られる磁束を HALL 素ある。
子で計測し、その磁束が 0 になるように二次巻線絶縁変圧器、ゲート抵抗、ドライバなど設計に電流を流す（フィードバック）。そのとき、二次巻線の電流を i2 とすると、これと一次巻線電 い。もともと電車のコンバータなどの大容量の流 i1 の関係は i2 N2 = i1 N1 で与えられるから、 IGBT 電源を作っており、部品選定に関してノ1 R2
この回路の出力電圧は V2 = i2 R2 = N
N2 R1 V1 で ウハウのある巨大メーカーであれば研究側が悩与えられる。一、二次巻線間の耐電圧を十分に むようなことはないが、それはべらぼうにコス
大きく取れば、制御回路で V2 を測定し、係数 ト高になっていることを理解しておいたほうが
N1 R2
N2 R1 をかけることで V1 を得ることができる。 よい。さらに、あまりノウハウがないメーカー
実は一、二次巻線間の耐電圧の決め方は自明 とコスト安で電源をつくることになっても、こではない。それを J-PARC MR 新電源のトラブ のような決断を迫られる部品はあまりないので、
ル例で説明しよう。J-PARC MR では 1700 V 付 たとえ後で部品選定しなおすコストを含めても
近の直流電圧の計測器として、図 51 と同じ回路 コスト安で作ってみるメリットのほうが大きい。
方式のものを採用した。したがって、図 48 より
ブリッジ回路-アース間の電圧はパルス高が 1700
7.4 電流計測器
V で周波数は 1 kHz となる。そこで、一、二次間の耐圧試験として 4200 V、50 Hz4 で一分間の耐圧試験にパスしたものを選定した。周波数がだいぶ違うが 2.5 倍の試験電圧は十分だと考え+たからだ。しかし、この製品は 2 週間から 1 か−
月連続で運転を行うと絶縁破壊を起こし動作しなくなった。また、新品に交換してもこの現象は再現することが分かった。そこで、9000 V、
50 Hz で一分間の耐圧試験をパスした同じメー
HALL
カーの別の製品に交換した。その後、一年以上運転を続けているが故障は起きていない。このN2
ように、一般製品の試験条件が我々の運転条件 N =11と必ずしも一致しないので注意が必要である。
V2
できるだけ我々の運転条件で試験するなり仕様
i1
を決めることが望ましいが、特注品である加速i2器電源すべてのパーツにおいてそれをやること
R2
は現実的ではない。何万個も売れる自動車や電化製品ではその試験コストを吸収できるが、数
図 52: 電流計測器の回路例
個〜100 個程度の電源ではそれができない。私のグループでは、パワー回路に使われるコンデ
気づいている読者はいると思うが、図 51 の電
ンサ、変圧器、IGBT ユニットに関しては、どのみち特注品なので、我々の運転条件でシミュ 圧計測回路は電流計測回路としても使うことがレーションを行い仕様を決めているが、その他 できる。それを示したのが図 52 である。図 51 のの一般製品に関しては、製品の試験条件と我々 電圧計測回路の一次巻線を外し、代わりにコアの運転条件を比較して、最後は決断するしかな の中空に電流を測りたい箇所の電線やバスバーを通す。このとき測定対象の電流路を N1 = 1
4
一般製品の耐圧試験は 50 Hz などの商用周波数もしくは直流で行われている。
の一次巻線とみなすことができる。図 52 では

抵抗を使って電圧値を信号として出しているが、 いるが、最大のものでは IGBT ユニットを六直高精度用では二次側巻線をそのまま出力とする 列にして使用する。この場合、アースに対する状態で購入し、その電流信号を別途準備した温 IGBT ゲートのエミッタ電位などは直列数の分
度コントロールされた抵抗で受けて (ADC など だけ大きくなる。この時単純に考えれば、ゲーの) 測定器の直前で電圧に変換することが多い。 ト回路の DC/DC コンバータや計測回路に使用
また、電磁石電源の電流値は数千 A のものもあ されている変圧器の一、二次巻線間の耐圧としる一方で、二次側の制御回路側は最大でも 1 A てあり得る最大の直列数まで大きいものを選定程度にしたいので、ふつう二次巻線数は大きく する、という選択肢が思いつく。当然、この選なる。
択肢は正しいし、そういう設計の電源も実際にはある。しかし、J-PARC MR の新主電磁石電源は IGBT ユニットを 1 直列で使用するものも
7.5 更なる絶縁あれば、6 直列のものもあり、電源毎に耐圧の違う部品を使うのは設計や試験のコストがかかるし、すべてに 6 倍の耐圧を持たせた部品を使うのも同様にコスト高である。また、市販で売られている特定 IGBT モジュール専用のゲート
回路は IGBT の定格電圧すなわち一直列分しか耐圧を考慮していないものが殆どであり5 、多直V列にしたときの電圧で耐電圧を持たせようとす
るとゲート回路自身を新たに設計する必要がある。そこで J-PARC MR の新主電磁石電源では、ゲート回路や計測回路は一直列分の耐電圧のもので設計し、基準電位をアースではなくゲート
ドライブや計測の対象となるブリッジ回路の内の電位を基準電位としている。つまり、図 49 のゲート生成回路図の外部直流電源や図 51 の電V
圧計測回路の二次側の計測電圧の基準をアースから浮かせる。そして浮かせた回路への電源供
給は AC200 V 50 Hz の商用電源から絶縁変圧器を経由させて行う。したがって、この絶縁変圧器だけは必要直列数分の耐電圧を有していなければならない。J-PARC MR の新主電磁石
電源の具体的な回路を図 54 に示した。この図で図 53: 直列に接続したブリッジ回路
ACDC と表示されたものは最も汎用的なスイッ
チング電源のことで、これらが図 49 などの外
次にブリッジ回路を図 53 のように直列にし 部直流電源に相当する。同様の外部直流電源が、た場合を考える。これは実際にあり得るアプリ 電圧計測回路（図 51）や電流計測回路（図 52）
ケーションで、J-PARC MR の新電源は 1700
5
メーカーは IGBT を何直列で使うかなどは知らない
kV の IGBT ユニットの組み合わせで構成して ので、当然といえば当然だろう。

⁝

およびそれを取り込む ADC 回路などにも必要である。左側の「絶縁変圧器」が先に述べたアースとブリッジ回路の絶縁の役割を果たす変圧器
で、右側の「ノイズ除去用変圧器」は、本題である耐圧を持たせるための絶縁ではなく、ゲート
ドライブ系と測定系で基準電位端子を一旦分けるためのものである。この手法では、最終的には同じブリッジ回路に関するゲートドライブ系と測定系の基準電位は同じになるが、ある程度の長さの電線を経由して接続されるのでノイズ（特に高周波）除去効果はあると考えている6 。

電流フィードバック用の計測に用いる。本ボー
ドアナログ側の最上流には、アルファ社の高精
度 1 Ω 抵抗（バーデン抵抗）が付いており、図52 で紹介した電流計測回路の電流出力を受けて電圧信号に変換する。変換された電圧信号は搭
載 AD チップである TI 社 ADS1672 でデジタル化される。AD ボード自体の開発や設計に特殊なことはなく、AD チップや抵抗も入手が容易な製品であるし、回路設計も TI 社 ADS1672 の評価ボードとほとんど同じ設計である。重要なのはむしろ AD ボードの使い方であり、二点の考慮すべき事項がある。
まず、AD ボードより下流のデジタル回路から
8 高精度電流制御のノイズ混入をできるだけ防ぐ必要がある。定これまでの章は一般の電気回路やスイッチン 性的ではあるが、デジタル回路はアナログ部に
グ電源に全般について述べてきた。実際の加速器 比べて電圧も高く (∼ 3 V 程度)、変化もパルス電源も一般的な電源の知識でほとんどの部分を 的であるし、DSP や FPGA ボードは消費電力が設計し運用することができる。図 55 に J-PARC 大きいため大電力（∼ 1 W ）で高速（∼ 1 MHz）
MR 新主電磁石電源の主回路（IGBT ブリッジ のスイッチング電源 IC を使用しているので、自回路一直列バージョン）と制御装置の関係の概 らはノイズに強いが外部に大きなノイズを出す
略図を示した。一般の電源と異なる唯一の点は、 可能性がある。そこで、開発した AD ボードの「非常に高精度の出力電流がいる」という点であ デジタル側の入出力（クロックやデータなど）はろう。これを達成するために私のグループで開 全て光信号とした。また、基板に供給する電源
発する電源では、以下の三点に注力している。 もアナログ部は半導体スイッチを使っていない
リニア電源を使用し、消費電力やコストの都合• ADC ボードの温度コントロールおよびデ上スイッチング電源を使わざるを得ない FPGA
1 ）ジタル回路との電気的絶縁（図 55 上⃝
搭載のデジタル回路ボードなどとは基準電位端• 主回路と制御装置の電気的絶縁（図 55 上 子を分け、別々の経路でアースに接続している。
具体的な配線は図 56 を参考にされたい。
2 ）⃝もう一つ、注意が必要なのはバーデン抵抗と• 学習制御による電磁石電流の追従誤差の補AD チップの温度依存性である。データシートに3 ）正（図 55 上⃝
よると、我々が採用しているバーデン抵抗の抵抗
本章ではこれら三項目について解説する。
値および AD チップの AD 変換ゲインの温度依存性はそれぞれ、2.5 ppm/K および 2.0 ppm/K
である。J-PARC MR の主電磁石電源では、安8.1 磁石電流計測用 ADC ボード
定度を 10 ppm 以下程度にすることが望ましい
J-PARC MR の新主電磁石電源は、私のグ ので、AD ボードの温度変化は 2.0-2.5 K 程度にループで開発した 24 ビットの ADC ボードを 抑えなければならない。我々の電源棟の温度は6が、実際のところどうなのかはわからない。

ゲート回路用

絶縁変圧器

ACDC ACDC

ノイズ除去用
変圧器

V

測定器用（ADC など）

ゲート回路用ACDC ACDC

ACDC ACDC

基準電位 2基準電位 2絶縁変圧器⁝

測定器用（ADC など）

ノイズ除去用
変圧器

ACDC ACDC
V

基準電位 1

基準電位 1AC200V

図 54: 各ブリッジ回路に付随するゲート回路や計測器の基準電位の取り方や電源の絶縁の仕方

それ以上に変動するので、実際には、図 57 のよ にはホイートストンブリッジ回路を用いている。
うな恒温チェンバーに AD ボードを収納してい 補償器としてはオペアンプで PI 制御器を実装る。この恒温チェンバー内では、バーデン抵抗の した。当然、供給電源もリニア電源である。
ヒートシンク付近の温度を PT100 の電圧を使ってペルチェ素子にフィードバックしている。ペ
8.2 主回路と制御装置の電気的絶縁
ルチェ素子自体もバーデン抵抗のヒートシンク
付近に取り付けられているので、実際にはバー
第 8.1 章でアナログ回路とデジタル回路を分デン抵抗の温度を制御していると言ってよい。 離することについて述べた。この考え方を拡張
ただし、基板は断熱材で覆っているので、最終 し、J-PARC MR の新主電磁石電源ではパワー的には AD チップ周りの空気温度も周囲温度と 回路とコントローラの電気的絶縁に関しても徹バーデン抵抗温度の間に落ち着く。この恒温チェ 底した設計になっている。図 59 はパワー回路とンバーにより、バーデン抵抗の温度およびチェ コントローラの接続部（図 55 の⃝2 で示されたンバー内の空気温度の変化を要求の範囲以内に 箇所）の詳細図で、図 59a が三相 AC/DC 回路抑えられる。最初の注意点にも関連するが恒温 とコントローラの接続、図 59b が単相 DC/DC
チェンバーもアナログ回路がある AD ボードに 回路とコントローラの接続をそれぞれ図示した接触するので、恒温チェンバーの温度フィード ものである。IGBT のゲートを光信号として送バック回路には図 58 のようにアナログ素子のみ ることは、第 7.2 章で述べたので既知だが、そが使用されている。温度指令値は高精度可変抵 の信号の他にコントローラーはパワー回路のス
抗で生成し、実温度（PT100 の電圧）との差分 テータス（警報の種類）やインターロック信号

}

三相 AC/DC

単相 DC/DC

}

iu

IP

}

ローパスフィルタ

vuvvvw

iv
電磁石

VDC
IN
iw
vuvvvwiuiv iw
VDC

IGBT ユニット
IGBT
ゲート

②

ADC
アナログ
→デジタル
変換

②

異常

②

IGBT
ゲート

②

FPGA

異常

②

単相 DC/DC コントローラ

FPGA

・補償器 G(s)・PWM・学習制御 ③

ADC

①

アナログ
→デジタル変換・補償器 G(s)・PWM

3 相 AC/DC コントローラ

図 55: J-PARC MR 新主電磁石電源回路図と制御(IP,IN)図 56: アナログ回路とデジタル回路の分離

thermal insulationICsとなるように設計している。三相 AC/DC 回路と単相 DC/DC 回路は殆ど同じ思想でつくられているが、三相 AC/DC 回路のフィードバックに使用する三相交流電圧、電流などの計測値はパワー回路の盤内で AD 変換されて光信号でコントローラに送信する。これは、高精度が要求される単相 DC/DC 回路の磁石電流計測にくらべて、三相 AC/DC 回路が担当する電力制御や直流電圧制御はそれほど精度が要求されず、AD回路の温度コントロール等が必要ないからである。そのため、三相 AC/DC コンバータ用の AD
回路ボードは精度は 16 ビットで、多チャンネル
入力 (8ch) のシリアルデジタル光出力とし、精度は磁石電流計測に劣るが、多種のデータを少ないインターフェースでコントローラに送れるようにした。

analog-to-digitalconverter board

8.3

barden resister
PT100

学習制御

高精度出力電流はフィードバック制御で行うことを第 4 章で述べたが、一方で有効な周波数帯域を限定しなければならない。望みの電流が直流
peltier module
図 57: AD ボード用恒温チェンバーの断面図 であれば何れ安定するが、J-PARC MR のようなシンクトロンの主電磁石の場合、電流指令値を
陽子の運動量に合わせて変化させなければなら
linearPI controller
regulator
ない。したがってフィードバック制御では、加速
linearregulator
開始の電流指令値が急峻に変化する時間帯には、
RR
多少なりとも電流指令値と実電流にずれが生じ
Peltierる。これを追従誤差（Tracking Error）等と呼ぶ。
LM12+
module
これを減らすために、図 60 のような制御ブロッ
RV
PT100
ク図を考えてみる。そして、この図内の VIdeal
が VIdeal = ZIref を満たす理想的な電圧波形だと仮定する。この場合、常に Iref −Iout = 0 となり補償器に何も入力されない。すなわち、フィー
図 58: アナログ回路による温度フィードバック
ドバック部はインピーダンスの温度依存などに回路よるずれのみを補償し、追従特性などを考える必要がなくなるので、限定された帯域でも理想（異常検知後自動生成される電源停止信号）を受 的なパタン電流を出力することができる。では、信しなければならない。これらもすべて光信号 理想的な電圧 V
Ideal を得ることはできるだろう
+V

+V

+V

-V

+V

-V

+V

ー

-V

+V

-V

-V

<Transformer>

D D

A/D Board

A/D Board
A/D
A/D
A/D

From
other units

…

V

ACOC

Heatsink

Yokogawa PLC

DCOV
DCOC

Over
Temperature

Fromother units…

<IGBT unit>

For feedback control

A/D
A/D
A/D

Status monitor
Slow interlock Controller

Digital
Input
ModuleA
Fast interlockV

Fromother units…

A

Optical Signal
ACOC: AC Over Current
DCOV: DC Over Voltage
DCOC: DC Over Current(a) 三相 AC/DC 回路とコントローラの接続
For precise current feedback

Over Temperature<Ouput ﬁlter>

DCCT<IGBT unit>

Optical Signal
ACOC: AC Over Current
DCOV: DC Over Voltage

DCOC

V

Yokogawa PLC

Over
Temperature
ACOC

…

From
other units

A

Digital
Input
ModuleStatus monitor
Slow interlock Controller

Fast interlock…

Fromother units

Heatsink(b) 単相 DC/DC 回路とコントローラの接続

図 59: 主回路とコントローラーの接続

VIdeal

この制御ブロック上のインピーダンス Z は純粋な電磁石のインピーダンスではなく、図 26 の
+
Iref
G(s)
Iout
−
ような出力フィルターやケーブル容量を含んだ時の電流から電圧への伝達特性を表すものなの
図 60: フィードフォワードとフィードバックの で、前もって精度よく知ることは難しい。そこで、フィードバック制御の時の式 18 を以下のよ
併用
うに変形する。
++

Z-1(s)か。理想的な電圧を知るためにはインピーダン
ス Z を知る必要があるが、以前に述べたように、

Z(s) = G(s)(Iref − Iout )
Iout

(31)

ここで、G(s) は式 20 で表せる PI 補償器だと仮定して、式 31 右辺を時間ドメインに変換する（ラプラス逆変換）と以下のように書ける。

KP

Iref (t) − Iout (t)Iout (t)∫ tIref (t′ ) − Iout (t′ ) ′+ KI
dt
Iout (t′ )0(32)

この式 32 を Z(t) と置くと、主電磁石電源は全く同じ電流パタンを周期 T で繰り返すので、定常状態になった後7 の Z(t) は Z(t) = Z(t + T ) を満たす周期関数となるので、一旦フィードバッ
ク制御のみで通電することでインピーダンスパ
タン Z(t) が取得できる。当然、式 32 よりパタン Z(t) は計測電流 Iout を含むためノイズの混入がある。そこで、何周期分も Z(t) を取得して平均化を行い、これを Z(t) とする。これに電流指
令値パタンをかけて VIdeal (t) = Z(t)Iref (t) を理想電圧パタンとして、図 60 の制御ブロックで通電する。これを反復的に行えば、最終的に追従誤差はノイズレベルまで低減できる。これを繰り返し学習制御などと呼ぶ。多少トリッキーなので、「本当か」と疑う読者もいるかもしれない。百聞は一見に如かずということで、実験結果を図 61 に示す。フィードバックのみで 10−3もあった追従誤差（300 A で規格化）が二回目の補正で 10−5 以下に減らせている（ノイズに埋もれて見えないほどになっている）ことが分かる [2]。

9

デジタル制御図 61: 繰り返し学習制御による追従誤差の補正

図 62: サンプリングと同じ周波数の正弦波をサンプルした場合
離散的な数列 xn = x(tn ) に変換し、その数列に対して何らかの演算を行う。

9.1

サンプリング定理

サンプリング周波数 fs で同じ周波数の信号
sin(2πfs t + ϕ) をサンプルすると、

sin(2πfsn−1n+ ϕ) = sin(2πfs+ ϕ + 2π)fs
fsn−1
= sin(2πfs
+ ϕ)
fs
(33)

となり（n は任意の正の整数）、全てのサンプルで同じ値になる。つまり周波数 fs の信号か直流なのかの区別がつかない（図 62 参照）。このことからも、サンプリング周波数に近い周波数の信号をサンプルすると不具合が起きることが理解できるだろう。実は、 f2s をサンプリング周波
7
J-PARC MR の主電磁石電源は数パルスで定常状態 数 f でサンプルされる信号の上限周波数としなsJ-PARC MR の主電磁石電源ではデジタル制
御を採用している。具体的な箇所は、図 60 の差分、加算、補償器の演算および第 3.5 章で述べ
た PWM 演算である。デジタル制御では、連続的なアナログ値 x(t) を AD コンバータによってになる。

J-PARC MR の新主電磁石電源で使用している
AD チップ ADS1672（TI 社製）は、「20 MHz
fs
3fs
図 63: 周波数 4 と 4 の信号を fs でサンプル でサンプル」→「デジタルフィルタによるノイズ除去処理（後述）」→「78.125 kHz にダウンした場合。
サンプル」という一連の処理をチップ内で行っている。
ければならない。これをみるために、信号
sin(2π(fs+ ∆f )t + ϕ)
2

(34)

9.2

デジタルフィルタ

を周波数 fs でサンプルすることを考える。す次に AD 変換された離散データの処理の仕方
ると、を考える。単なる加減乗除なら離散データと連続
fsn
データで何ら変わりはない。x(t)+y(t) を xn +yn
sin(2π( + ∆f ) + ϕ)2fsなどに置き換えればよい。また、以下のように∆f
積分演算も自明であろう。
= sin(nπ + 2π
n + ϕ)
fs
∫ t
n
∑
∆f
′
′
f (t )dt =f (n∆T )∆T(36)n − ϕ)= − sin(−nπ − 2π
fs
0
0
∆f
= − sin(2πn − nπ − 2πn − ϕ)
ここで、∆T はサンプリング周期（サンプリン
fs
グ周波数 fc の逆数）である。注意点は、アナロnfs= − sin(2π( − ∆f ) − ϕ)グで求めた積分ゲインに ∆T をかける必要があ2
fs(35) ることのみである。それでは、もう少し自明でない伝達関数は、離散化されたデータ列のどのとなり、周波数 f2s + ∆f の信号は、周波数 f2s −ような演算に対応するのだろうか。これを見る∆f の信号と区別がつかないことが分かった。こ ために以下の式で定義される z 変換というもの
れをエリアシングとよぶ。例として周波数 f4s とを導入する。
3fsの信号をfでサンプルした場合を図
63
に示
s
4
n=∞
∑
した。したがって、AD チップ周辺回路やサンプ
X(z) =
xn z −n(37)
リング周波数の設計では、まず興味ある信号領
n=0
域の倍以上にサンプリング周波数 fs を設定し、ここで、xn は離散化されたデータを表す。次アナログ入力部に f2s 以上の信号の混入をなるべにその離散化データ xn を無理くり x(t) =く減らすために、AD チップ入力にローパスフィ ∑n xn δ(t − n∆T ) として連続データとみなし
ルタ（アンチエリアシングフィルタ）を挿入す
ラプラス変換すると、る。周波数帯にもよるが近年の手法は、興味あ∫ ∞る領域よりも十分大きな fs を使うことが多い。
X(s) =
x(t)e−st dt
このようにすることで、AD チップ入力部のロー∫0 ∞パスフィルターは緩やかな特性でもエリアシンxn δ(t − n∆T )e−st dt=(38)
0
グの影響を十分少なくできる。さらに、AD 変n=∞∑
換後のデータを移動平均などの処理後にダウン=
xn (e−s∆T )n
サンプルすることで精度を上げることができる。
n=0

となり、z 変換の式 37 に対して z = e−s∆T とおけばラプラス像が得られる。つぎに離散データ
xn および yn を使って、以下のような差分方程式を考える。

yn =n∑

bk xn−k +

k=0

n
∑

ak yn−kとなるので、カットオフ周波数 ωd のデジタルフィルタが作りたければ、アナログフィルタ式
42 のカットオフ周波数 ωa に式 44 を代入してから双一次変換（式 43）を行う。これをプリワー
ピングと呼ぶ。これら一連の操作を一次のロー(39) パスフィルタ（式 42）に対して行うと

k=1

∑n=∞

H(z) =z −n および両辺を z 変換し、X(z) = n=0 xn∑−n とおくと次が得られる。
Y (z) = n=∞n=0 yn z

Y (z) = H(z)X(z)b0 + b1 z −1
1 − a1 z −1とかけ、ここで各係数（b0 、b1 および a1 ) は以
(40) 下のように表される。

ここで、H(z) は、

b0 = b1 =∑n−k
k=0 bk z∑
H(z) =n
1 − k=1 ak z −k

(45)

(41)

a1 =

tan( ωd2∆T )1 + tan( ωd2∆T )1 − tan( ωd2∆T )(46)

1 + tan( ωd2∆T )と書ける。つまり H(z) が分かり、式 41 の形に これらを使ってローパスフィルタの差分方程式
書ければその係数 ak および bk から差分方程式 は式 39 より、（式 39）を得ることができる。例として、一次
yk = b0 xk + b1 xk−1 + a1 yk−1
(47)のローパスフィルタ1
1 + ωsa(42) となる。このような離散データ列を用いた差分方程式を全般にデジタルフィルタと呼ぶ。実際には、さまざまフィルタを考えられるが、J-PARC
を差分方程式で書き下すことを考える（ωa はMR では積分制御（式 36）かローパスフィルタ
カットオフ周波数）。関係式 z = e−s∆T を使い、（式 47）の他は四則演算程度しか使っていない。
ln zだとz 変換に移ることを考えたいが、s = − ∆T
複雑になるのでほとんどの場合以下で近似する。
h(s) =s=

2 1 − z −1
∆T 1 + z −1

9.3

デジタル PWM(43)

第 3.5 章で述べた PWM 制御をデジタルで行
これを双一次変換とよぶ。この式 43 をローパル う方法は非常にシンプルで三角波を整数カウン
フィルタのラプラス像（式 42）に代入すると、 タで構成すればよい。図 64 のように補償器の出
ローパスフィルタの場合の H(z)（式 41）が得 力（電圧指令値）とカウンタが同じになった時られるはずである。その前に、式 43 は近似なの 刻でゲートの ON/OFF 操作を行う。カウンターでアナログフィルターのカットオフ周波数 ωa と の最大数がスイッチング周波数と反比例する。
デジタルフィルタのカットオフ周波数 ωd の関係を求めておく。具体的には、左辺は s = iωa と9.4 マイクロコントローラー
おき、右辺は z = eiωd ∆T とおくと、デジタル演算を行う IC の一つにマイクロコン
2ωd ∆Tωa = tan()(44) トローラー（マイコン）がある。通常マイコン
T
2

電圧

IGBT ゲートへ

非常停止

0

時間

ON
OFF

トリガー

IRQ1
IRQ2
IRQ3

Program実行

PWM

I2C Cont

三角波比較

1MB SRAM
学習制御用メモリ

Internal SRAM
Program

出力電流

カウンタ数

CPU

*Main(): 初期化*ISR1() : 制御ループ*ISR2() : コマンド処理*ISR3() : パタントリガ処理

DMA
転送

マイコン
（TI C28346）

Data* 制御入力 （電流、電圧、パタン）* モニター出力 （偏差、制御量など）

DMA
転送

シリアル送信各種コマンド状態監視などシリアル受信V
Vref

GPIO UART Cont

プログラムセーブ用
メモリへ

波形モニタ

図 65: マイコン IC 内のブロック図

Vref

他に PWM 波形出力ポートが付いている。デー
タ送受信ポートと同様にレジスタが設けてあり、時間
このレジスタをつかって、三角波のカウンターの最大数や三角波と指令値が等しくなった時の
図 64: デジタル PWM。
動作（ON か OFF か）などを決められる。図 65に J-PARC MR の入射セプタム電源の制御に使には、データ送受信ポート、内部メモリ、ユー 用したマイコン（TI 社 C28346）の内部のブロッ
ザー入出力および CPU が標準装備されている。 ク図を示した。左の受信ポートで電流値などフマイコンの場合、CPU に実行させるプログラム ィードバックに使用する値を受信すると、DMA（のみ）をユーザーがカスタム化する。データ （Direct Memory Access）転送によりメインメ
送受信のポート（ピン）および三線シリアルや モリ（内部 SRAM）に移される。DMA 転送終了
UART(二線シリアル) といった規格が定義され 後に CPU に割り込みをかけ、ISR1（Interruptている（データシートに詳しく記載）ので、そ Service Routine） を起動する。ISR1 では、取りれに従った送信方法しかできない。もちろん転 込んだ電流値などを補償器（デジタルフィルタ）
送速度や受信データのビット数、個数などは変 で処理し結果を PWM 波形出力ポートのレジス
更できなければ不便なので、CPU から読み書き タに書き込むという一連の操作を行う。その他のができるレジスタがいくつか設けてある。レジ ISR2 や 3 は、UART ポートや GPIO（General
スタのアドレスがパラメータの種類で、そこに Purpose IO）からのコマンドやトリガーにより書き込むデータがパラメタの値となる。データ 実行にされる。これらのルーチンは入力の種類
は値によっては、クロックの極性などであれば やポートに応じて、状態（ON か OFF かなど）
0 か 1 の二種類のみの場合、送受信のデータ長 を返したり、PWM 出力を開始および停止したなどであれば数パターン（8, 16, 24, 32 ビット） りする。また、外部メモリ用のパラレルデータがある場合、転送速度などある程度連続的に設 送受信ポートがついており、このポートを使っ定できる（0〜127 とか）場合などさまざまであ て第 8.3 章で述べた学習制御により作られた理る。また、スイッチング電源専用のマイコンな 想電圧パタンの読み書きを外部メモリに対してどもあり、これであればデータ送受信ポートの 行っている。これらの他にプログラム実行ファ
ここでゲートの操作を決める

イル保存用のメモリに書き込むポートや、外部 フェラルにあるような汎用的な規格（イーサネッの DAC などに送ってモニターするためのデジ ト、三線シリアル、UART）の通信ブロックや各
タル出力ポートがある。繰り返しになるが、我々 種メモリコントローラー（DDR3、フラッシュメが実装するのは CPU で実行するプログラムの モリー、SD カード用）などは、コンパイル可能みであり、自分で実装する部分は非常に少なく な形式で配布されている（一部アドバンストなて済むというメリットがある。一方で、周囲の ものは有料）。図 66 はインテル8 の qsys（キューブロック（フェリフェラル等という）が初めか シス）と呼ばれる開発ソフトのメイン画面で、ら実装されていて、それをどう使うかをそのプ 四角で囲ったものが各 IP コアに対応する。これ
ログラムで決めることはできるが、出力ピンを らの各 IP コアのポートを左横の点をクリックす自在に変えたり、もともと実装された数以上に ることで接続していく。この図は J-PARC MR
送受信ポートを増やしたりすることはできない。 主電磁石電源の FPGA 内部を表していて、たくこれはデメリットであると言えよう。
さんの IP コアを使用している9 が、実際にハードウェア記述言語で私が実装しているのは一つだけである。ちなみに、画面上の IP コアはメ
9.5 FPGA(Field
Programmable
モリ（DDR3）コントローラー、下の IP コアは
Gated Array)
クロックのファンアウトの機能をそれぞれ有し
デジタル演算用 IC の他の選択肢として FPGA ている。もうひとつは、Matlab/Simulink に代も候補になる。FPGA はロジックゲートが IC 内 表されるモデルベース開発環境である。図 67 に部に大量にあると考えればよい。読者の中には、 Simulink を用いて GUI で作成した三相 AC/DC
NIM モジュールや TTL の汎用ロジック IC を大 コンバータの制御システム（図 35 に対応する）
量に使ってトリガーを作った経験がある人もお である。このソフトの良い点は、あるパッケー
られると思うが、FPGA ではそのような自前の ジを使えば GUI で作成した制御システムをそのデジタル回路を VHDL や Verilog-HDL といった ままハードウェア記述言語に変換できる点であ10
ハードウェア記述言語を使って IC 内に実装でき る 。別の回路シミュレーション用パッケージとる。したがって、最終的にはマイコンの制御ブ 組み合わせて使えば、回路シミュレーションでロック（図 65）のようになるが、マイコンでは初 使った制御ブロックがそのまま FPGA に実装可
めからハードウェア実装されていたシリアル通 能な形式として使えるので、バグがない（圧倒信や PWM 出力などを自分で実装しなければな 的に少ない）状態で実際の通電試験を始めるこらないので、マイコンに比べて間違えなく開発 とができる。MR 新主電磁石電源の三相 AC/DC
者の労力が増える。しかし、IGBT ユニット数に コンバータはこのソフトを使って FPGA 回路を対応して PWM 出力ポート数やフィードバック 設計した。
計測値の入力ポート数を可変することも可能なので、マイコンにくらべて柔軟性は増す。また、
8
最近 FPGA 大手のアルテラを買収した
FPGA 上で動かすデジタル回路の高度化や産業
9
画面上には三つの IP コアしかないが、上にたくさんシステムへの導入に伴い、ハードウェア記述言 スクロールできることに注意されたい
10
ただし、今の時点では、ハードウェア記述言語に変換
語よりもユーザーフレンドリーな開発環境も登するパッケージを使いこなすにはある程度ハードウェア記
場しているので、二つ紹介しておく。一つ目は
述言語を書いたことがある人でないと難しいのでは、とい「IP コア」とよばれるもので、マイコンのフェリ う印象を持っている。しかし、Mathworks 側もそれは認識しているので、どんどん改善していくだろう。

図 66: IP コアを用いた FPGA 開発環境

図 67: Simulink による三相 AC/DC コンバータの制御ブロック図

9.6

J-PARC MR 新主電磁石電源のデジ と FPGA が一つに統合された System-on-chip(SoC) FPGA を採用した（今後、前半のプロセッ
タル制御システム

サ、メモリコントローラおよび周辺機器の部分はJ-PARC MR 主電磁石電源のデジタル制御シ まとめてマイコン部と呼ぶこととする）。本ボー
ステムには FPGA を採用した。図 68 にシステ
ドは多目的の多数のデジタル IO ポートと 4ch のムの概要を示した [3]。本デジタルシステムは大アナログ出力を搭載し、個々の SoC FPGA の設
きく 3 つのパートに機能分散した。左からパタ
定は SD カードもしくはオンボードフラッシュ
ン生成、メイン制御および PWM 制御の三つでメモリからロードされる。また、一つのギガビッある。パタン生成部では、上位から設定した運トイーサネットポートも搭載しており、ネット
動量パタンすなわち電流パタンを格納し、加速
ワーク経由でのコミュニケーションも可能であ器のタイミングと同期して 20 bit のデジタル信る。
号で次のメイン制御部に格納した電流パタンを
我々は SoC FPGA としてインテル社の Cy送る。メイン制御部では、受信した電流パタン
clone V SX Soc ファミリの 5CSXC6 を採用しを電流指令値として、同時に受信している電流
た。本 IC の FPGA 部には、 ALM (active logic
計測値（図 68 左下）を使って、差分や補償器演
modules) 41509 個, 内部メモリ 5570 Kb、可変算などが行われ、補償器演算の出力は電圧指令
精度 DSP ブロック 112 個および 288 の多目的値として PWM 制御部に送られる。PWM 制御
IO ポートが、マイコン部にはデュアルプロセッ
部では、受信した電圧指令値と三角波の比較がサコア（ARC Cortex-A9 MPCore）およびハー行われ、IGBT のゲート用のパルスが作られる。
ドメモリコントローラ等がそれぞれ搭載されて第 7.2 章で述べたゲート生成回路（図 49）へのいる。まず、FPGA 部には各機器に特有の機能
入力のため、電気ー光変換も PWM 制御部で行が実装されることを想定しており、特に電源制
われる。また、PWM 制御部は VME クレート
御、ビーム位置フィードバックおよびローレベルと VME カードから構成される。これにより、JRF などのリアルタイム制御に適している。こPARC MR の主電磁石電源のように電源によっ れは、FPGA 部では機能はハードウェア回路とて IGBT ユニットの数が異なっても、VME カー
して実装され、スループットやレイテンシーなドの数を増減させることのみで対応でき、電源
どのタイミング特性が見えやすいことが理由でによって制御盤の設計を変更する必要はない。
ある。一方、マイコン部では Linux オペ―レー
ティングシステム（Linux）を実行することを9.7 SoC (System-on-Chip) FPGA 想定しており、マイコン部に接続された DDR（Double Data Rate）3 メモリが OS 展開用に使Board用される。その OS 上でコミュニケーションサー
本章の最後に私が設計し、J-PARC MR 新主 バを滞在させ、FPGA 部に実装された機能の起電磁石電源のデジタルシステム（図 68）でも使 動停止などの指令、パラメタ変更および状態の用され、他の用途にも汎用的に使用されつつあ モニタをネットワーク経由で可能にする。
るデジタル回路基板を紹介しておく [4]。開発
上記に加えて、本ボードは 1GB DDR3 をユーしたボードのブロック図および写真をそれぞれ ザーメモリとして搭載している。J-PARC MR
図 69 と 図 70 に示した。本ボードの高度機能 のような比較的遅い繰り返し周期（最短で 2.48
IC として、プロッセッサ、メモリコントローラ、 秒）のシンクロトロン加速器では、自由に使え
周辺機器（イーサネット、シリアルポートなど）

Yokogawa PLC

Referenceclock

Host system

Digital I/O
moduleCommand,parameters

Request,status

RS232C

Photo
coupler

Command,reference data
Ethernet

Pattern generator
board

Main control board

Referenceclock

parameters
Altera Cyclone IV(FPGA)

24 bit A/D board
A/D

Reference clock,interlock,
duty cycles
USER bus

Digitized data

1W

Duty cycles
for gate pulse

VME busFanout board
Altera Cyclone(FPGA)

Digitized data

Isolater

DAC

Thermostaticchamber

Monitor

A/D

parameters

Altera Cyclone V SoC(FPGA + ARM)

DDR2 EEPROM

Reference
data

PWM board
Alteraboard
Cyclone III
PWM(FPGA)
AlteraCyclone III
PWM
board
(FPGA)
AlteraCyclone III
PWM
board
(FPGA)
AlteraCyclone III(FPGA)

Reference data

DC voltage,etc...

Fastinterlockbreadboard FPGA

DDR3

OutputCurrent

Referenceclock

Gate pulses
for IGBT

Gate pulse generator<AC/DC converter cubicles>

図 68: J-PARC MR 主電磁石電源のデジタルコントロールシステム。

Digital IO
Analog OUT

Ethernet

Altera Cyclone V Soc (System-on-a-Chip)

DAC

16 bit
100 kHzFPGA BLOCK (Programmable logic)

DDR3 (OSMemoery)

Micro-Controller Block
MemoryController
CPU

Enet Phys

Erthernet
Controller

Embedded LinuxSD
Controller

DDR3(For users)
SD CardFPGA and MCU
Conﬁguration

図 69: 開発した SOC FPGA Board のブロック図。

る大容量のメモリ領域は非常に有用である。シンクロトロン加速器では、粒子加速の進行と同期して、種々の機器の状態を変化させる必要がある。例えば、偏向、四極および六極磁石のような主電磁石に流す電流は粒子の運動量と比例関係を保つように制御しなければならない。したがって、主電磁石電源の制御システムが格納しなければならない電流基準値は一つではなく数のテーブルとなる。さらに、J-PARC MR のよ

図 70: 開発した SOC FPGA Board の写真。

うな大強度加速器ではより高精度の電流制御が要求されるため電流偏差を繰り返し補正することになるが、この補正値も一つではなくテーブルとなる。例として、J-PARC MR の偏向電磁
石電源での電流基準テーブルおよび補正値テーブルは分解能 20 ビット、更新レート 100 kSPs
で最大 6 秒間必要であり、各テーブルあたり 1.5
MB となる。以上が大容量ユーザーメモリが有用な理由である。

がって、我々グループが発注する電源には性能
は仕様に含まれていないし、工場試験の一部や現地試験は我々グループ員も参加する。これにより、新しい電源の実現にかかる時間を短縮することもできたと思っている。時間がかかりすぎている案件は、非常に抽象性の高いアイディ
アのみを研究者側が出し、メーカーがそれの具象化と性能保証まで負うケースが多いように見受けられる。しかし、制御装置は加速器電源特有の高精度電流制御だけでなく、受電電力制御
やインターロック処理など、電源回路自体の動10 終わりに
作や安全性に関わる部分も含まれるので、その部分の知識や責任を持たなければならないハー本教科書では、読者が電源回路を最短で設計ドルがある。この教科書はそのハードルをいくできるように基礎から駆け足で議論を進めてきらか下げる役割を果たすだろう。
た。私が基礎を勉強することの重要性を主張す
最後にこの教科書の基となっている J-PARC
るのは自らの経験による。例えば、2011 年度はMR 主電源グループの活動は到底、私一人で成震災からの復旧作業のため加速器運転に関するし得ることではなく12 、さまざまな人からサポー業務が全くなく、自分の時間を勉強に存分に充トを受けてきたので、その感謝の意を表したい。
てることができた。さらにその時期は J-PARC
特にグループ員の森田裕一さん、下川哲司さん、MR 新電磁石電源の開発アクティビティの立ち佐川隆さん、三浦一喜さん、内藤大地さんのサ上げということで、実際の半導体素子や KEK
ポートはグループリーダーの私が不要なのではの古い電磁石などを用いた実験も行うことがでないかと思うほど強力である。また、先に述べきた。この教科書の大部分の知識はこの一年間た 2011 年度の開発立ち上げの際には、小関国夫
で身に付いたといっても過言ではない。そして、さんから、電源回路に対する考え方の基礎を学
デジタル制御装置を我々のグループの設計品とぶことができた。J-PARC 加速器担当の研究主して支給することで、J-PARC MR 新電磁石電幹である小関忠さんと内藤富士夫さんには、ま源の製造に参入できるメーカーの幅を広げ、製だ若い私を信頼しグループリーダーに据えて頂造途中の 2018 年現在ですでに億単位のコストダいたことに感謝している。その他、J-PARC シウンを実現している11 。これから見ても基礎か
スコミグループ、安全担当およびコミッショニ
らきっちり勉強することの有用性は明らかであンググループには、電源の据え付け配線、安全
ろう。
設計およびビーム試験においていつも助力を頂
これを読んで自分たちもやってみようと思ういている。
人がでてくることは非常にうれしいが、一つ言及しなければならないことは、制御装置をメーカーに支給している以上、性能の責任をメーカーに問うことはできないということである。した
12

11

て

KEK が何も設計できなかったときの見積もりに比べ

実は 30 才を少し超えるぐらいまでは、自分一人でできると思っていたので、若い人はそういうのでもいいかもしれません。

補償器) により変調させることでフィードバック
ループを完成できる。次に差分 ∆ϕ をどのよう
0
1ms
sin
sin(jref- j )
Z-1
20ns
＋
20
ns
» jref- jjに得るかを述べる。まず、測定した三相系統電
＋
Z-1
1ms
＋
＋
cos
Z-1
圧を
×
√
Sampling
sin j refTime
2
Transitionvu = √ Vrms sin(ϕref ),
3
PI
√
2
2
図 71: 三相交流のデジタル PLL(49)
vv = √ Vrms sin(ϕref − π),
3
3
√
2
2
vw = √ Vrms sin(ϕref + π)
系統同期
3
3

Counter

2pfTs (Reset@2p)＋＋

A- cos j ref

2p×

第 5.3 章で述べた三相 AC/DC コンバータの として、sin ϕ
ref と − cos ϕref を以下のように制御は DQ 変換および逆変換を含んでいた。再 得る。
度、DQ 変換の定義を書き下しておく。
)
(
) √
(
1
1
1 −
−
2 1
sin ϕref
(
)
√2
√2
=
3
3
D
3
V
−
cos
ϕ
−
0
rms
ref
2
2
=


Q
vu
)
√ (


2
sin ϕ
sin(ϕ − 2πsin(ϕ + 2π
×  vv 
3 )
3 )
2π
3
− cos ϕ − cos(ϕ − 2πvw3 ) − cos(ϕ + 3 )


(50)
U


× V 
次に、自分で生成する位相信号（カウンタ）をW
ϕ として、以下の計算により ∆ϕ = ϕref − ϕ を(48)得る。
ここで系統電圧の位相 ϕ を含んでいることに注∆ϕ = ϕref − ϕ ∼ sin(ϕref − ϕ)
目されたい。本章ではこの位相を測定する方法= sin ϕref cos ϕ − cos ϕref sin ϕ.
の一つとして PLL(Phase Lock Loop) 法を紹介
(51)
する。PLL 法では実際の位相を指令値 ϕref として、自分で生成する位相信号 ϕ との差分 ∆ϕ = なお、図 71 内の sin と cos を計算するところで、
ϕref −ϕ が 0 になるように自分の位相信号を変調 サンプリング周波数を大幅に上げているのは、させる。ここでは、デジタル回路上で「位相信号 三角関数を和差算とビットシフトのみの反復的をどのように作るか」および「差分をどのよう な計算で得る手法（CORDIC）を使用しているに作るか」の二つを考えよう。図 71 が J-PARC からである。この PLL 法を使えば、計測する三MR 新主電磁石電源の FPGA に実装した系統同 相系統電圧の振幅の誤差 δ が、(1 + δ)∆ϕ とい期回路である。位相信号は FPGA 内に実装した う形でのみ現れ、フィードバックゲインをわず
カウンターとした。カウンターの更新周期を Ts 、 かに変えるだけで位相の測定にほとんど影響し系統の周波数 f (=50 Hz) とすると、1 カウント ない。
当たり 2πf Ts 増えるカウンターを作ればよい。
また、この増分 2πf Ts を差分 ∆ϕ = ϕref − ϕ(×参考文献[1] Y. Morita, et al., Capacitor bank of power
supply for J-PARC MR main magnets,
Nucl. Instrum. Meth. A901 (2018) 156–163.
doi:10.1016/j.nima.2018.06.002.
[2] Y. Kurimoto, et al., Precise Current Control in Accelerator Magnets with a Digital Feedback System, IEEE Transactions
on Nuclear Science 61 (1) (2014) 546–552.
doi:10.1109/TNS.2013.2293024.
[3] T. Shimogawa, et al., First new power supply of main magnet for J-PARC main ring
upgrade, in: Proceedings of the 14th Annual Meeting of Particle Accelerator Society of Japan, Hokkaido, Japan, 2017.
[4] Y. Kurimoto, K. Nakamura, Development
and applications of a multi-purpose digital
controller with a System-on-Chip FPGA
for accelerators, Nuclear Instruments andMethods in Physics Research A 840 (2016)
160–167. doi:10.1016/j.nima.2016.10.009.