研究紹介

丸文研究奨励賞 受賞者

システムLSIのアーキテクチャ設計
自動化技術とその応用に関する研究
アルゴリズム抽象記述からシステムLSIを自動設計する

戸川 望
早稲田大学理工学術院 基幹理工学部情報理工学科教授

研究の背景務となっている。アーキテクチャ設計の自ることで物理設計を論理設計の一部とし動化は、いわば設計者がこれまで経験と勘て捉えることに成功したものであり、FPGA

半導体加工技術の進歩は、1つのLSIによって実現してきたLSI設計を計算機に設計技術の新たな方向性を見い出し、さら（大規模集積回路）の中に、プロセッサ、メよって自動化するもので、問題設定そのもにその方向性を決定づける貴重な研究成

モリ、周辺回路ならびにこれらの間のインタのならびに解法、最適化が極めて難しいも果となった。

フェース回路を集積することを可能とし、現のとなっている。

また、上記の考えを発展・応用すること在では、LSIそのものが1つの「システム」をで、複数のFPGAデバイスを用いたアーキ形成するに至っている。その意味で今日のテクチャエミュレーション環境において、シ研究の成果LSIは「システムLSI」やシステムオンチップ（System-on-a-Chip; SoC）とも呼ばれている。

ステムを複数のFPGAに分割する手法を本研究では、LSI設計技術の中でも上考案・構築した【3】。

記のような背景を持つ、これまで最も困難システムLSIには数億個のトランジスタが集積され、もはや人手だけで設計することされてきたアーキテクチャ設計自動化技術に着眼して来た。とは非現実的である。
「計算機による設計自動化」が不可欠であると言える。
さて設計自動化の歴史を見ると、配置

2. 仮想プロセッサアプローチによる特定用途向けプロセッサ合成技術の構築
本研究の成果の第二として、特定用途1. FPGAを対象とした論理設計・物理設計の同時最適化技術の構築のマイクロプロセッサに注力し、特定のアプリケーションプログラムの記述から、その設計や配線設計といった設計レベルの下本研究の成果の第一として、FPGA（電アプリケーションプログラムに最適な「命位工程から設計自動化が進んでいったが、気的書き換え可能なLSI）と呼ばれるLSI令列」を自動的に合成し、また同時にプロLSIの集積規模と1人の設計者が設計でに着目し、その上位設計工程（論理設計）セッサハードウェアそのものも自動合成すきる回路規模の差は年々広がって来ておと下位設計工程（物理設計）を完全に同る新たなフレームワークを考案・構築した【4,り（これはデザインクライシスと呼ばれる）、一化する新たな設計技術を考案した。
また5, 6, 7 】。
これらの技術の鍵となるのは、計より上流工程の設計自動化、換言すれば実際のFPGAに対しこの設計技術を適用算機内部において特定のプロセッサハー「システムLSIのアーキテクチャ設計を自動し大きな有効性を確認した【1, 2】。本研究

ドウェア・方式に依存しない「仮想プロセッ化」
する新たな設計パラダイムの構築が急

は、FPGAが持つ構造の規則性を利用すサ」を考案・構築することで、アプリケーションプログラムが本質的に持つ構造を数理モデル化することを可能とし、その上で、面Application
program in C/C++

Design constraints(area/time/power)

積/遅延/電力などの制約条件のもと、最アプリケーションに特化したプロセッサHW/SW生成適化アルゴリズムを構築することを可能とした点である。アプリケーションプログラムを仮想プロセッサ上で実装し、次に仮想プ

1. Compiler

2. HW/SW optimizer

3. HW/SW generator

ロセッサを現実のプロセッサに近付けることで、最終的に「最適化」されたプロセッサ

HWに関する制約を除去した仮想のプロセッサコアを想定してコンパイル（仮想プロセッサコア）構成を得ることを可能とした（図1）。

仮想プロセッサコアのHW要素をSW要素に置換

HW Conf.

SW Conf.

図1 仮想プロセッサアプローチによるアプリケーションプログラムに特化したプロセッサの自動合成フレームワーク。
仮想プロセッサを導入することで、まずアプリケーションプログラムが持つ本質的な性質を引き出し（フェーズ1）、その後、プロセッサ設計制約を満足するよう最適化する（フェーズ2）ことを可能とした。

上記のプロセッサ合成フレームワークの実例として、【 4, 7】では、アプリケーションプログラムとして画 像 処 理に着目し、SIMD（Single Instruction MultipleDatastream）命令と呼ばれる命令セットを念頭に、アプリケーションプログラムにFUルゴリズムを考案し、実際の画像処理アプリケーションを用いてこれを実証している（図2）。
上記のプロセッサ合成フレームワーク

FUFU

最適な命令列の自動合成を可能としたア

図4
一般化レジスタ分散アーキテ
クチャ。計算要素（FU）と記
憶要素（レジスタ、register）に【グループ】を定義し（図中のFU with localreg.
Controller

Controller

Shared-reg.
group with
global controller

FU
FU

Controllerのもう1つの実例として、【 5, 6 】では、連想メモリ（CAM; Content Addressable

FUFUFUMemory）と呼ばれる、ハードウェア演算
FU with local reg.
and local controller

機能を備えたメモリを最適構成する設計

点線で囲われた部分）、
このグ
ループに従って、LSIを自動合成する。LSI合成の中に、ほんの少し【制約】を課すことで、アーキテクチャ設計と物理設計とを統合した極めて見通しの良いアーキテクチャ設計が可能となる。

技術を考案・構築している。人手で設計したCAMプロセッサと同等以上の性能を有
3. 一般化レジスタ分散アーキテクチャモデルによるアーキテクチャ設計・ている。それゆえ、その「設計」は職人技が物理設計の統一化技術の構築の短縮、Time-in-Marketの短縮は、長時クチャ設計自動化技術を用いて、LDPC

本研究の成果の第三として、素子遅延間にわたるLSI設計期間は許されるものでと呼ばれる次世代の符号化方式に基づくに比較して配線遅延が極めて支配的になない。できるだけLSI実装の詳細に関与す低消費電力化システムLSIを設計し、またる、次世代・次々世代の半導体加工技術ることなく、いかにアプリケーションプログラ実チップとして試作した（図3）。

を想定し、アプリケーションプログラムの動ム開発と同じレベルでLSI開発を行うかが作記述の段階から、計算素子と記憶素子鍵となっている。

するCAM命令列を自動合成することに成功した。
また特に、【 8】では、これまでのアーキテとをグループ化し近接配置させることを念必要とされるが、現在のTime-to-Market

本研究の成果はいずれも、従来より抽頭に置いた「一般化レジスタ分散アーキ

象 度が高いレベル、すなわちアプリケーテクチャモデル」を考案し（図4）、これに基ションプログラムの動作レベルから「直接づくアーキテクチャ設計・物理設計の統一的」にシステムLSIを設計できるかに焦点を化技術を提案・構築した【9】。

当てたものであり、上記で見たように様々な観点から、これを可能とした。
とりわけ、上記の研究成果の3で見た技術は、従来の階将来展望層化LSI設計から一歩進んだパラダイムシ

図2
仮想プロセッサアプローチによって生成された実際の画像処理チップ。
このチップは、MPEG-4コアプロファイルのリアルタイム符号化を可能とした信号処理プロセッサである。

今や1つのLSIが単体の機能を有するフトを促すものであり、今後このような技術ことはなく、複数の機能が有機的に結合しが不可欠になることは間違いないと考えてた極めて複雑なシステムを形成するに至っいる。

References（参 考 文 献）【1】N. Togawa, M. Sato, and T. Ohtsuki: A performance-oriented simultaneous placement and global routing algorithm
for transport-processing FPGAs, IEICE Trans. on Fundamentals, vol. E80-A, no. 10, pp. 1795-1806, 1997.
【2】N. Togawa, M. Yanagisawa, and T. Ohtsuki: Maple-opt: A performance-oriented simultaneous technology mapping,placement, and global routing algorithm for FPGAs, IEEE Trans. on CAD, vol. 17, no. 9, pp. 803-818, 1998.
【3】N. Togawa, M. Sato, and T. Ohtsuki: A circuit partitioning algorithm with replication capability for
multi-FPGA systems, IEICE Trans. on Fundamentals, vol. E78-A, no. 12, pp. 1765-1776, 1995.
【4】N. Togawa, M. Yanagisawa, and T. Ohtuski: A hardware/software cosynthesis system for digital signal
processor cores, IEICE Trans. on Fundamentals, vol. E82-A, no. 11, pp. 2325-2337, 1999.
【5】N. Togawa, T. Wakui, T. Yoden, M. Terajima, M. Yanagisawa, and T. Ohtuski: CAM processor synthesis basedon behavioral descriptions, IEICE Trans. on Fundamentals, vol. E83-A, no. 12, pp. 2464-2473, 2000.
【6】N. Togawa, T. Totsuka, T. Wakui, M. Yanagisawa, and T. Ohtuski: A hardware/software cosynthesis system for processor
cores with content addressable memories, IEICE Trans. on Fundamentals, vol. E86-A, no. 5, pp. 1082-1092，2003.
【7】N. Togawa, K. Tachikake, Y. Miyaoka, M. Yanagisawa, and T. Ohtuski: A SIMD instruction set andfunctional unit synthesis algorithm with simd operation decomposition, IEICE Trans. on Information and

図3
アーキテクチャ自動合成技術を利用して合成したLDPC符号化チップ。IEEE/ACM ISSCC/DAC Student
Design Contest で一位を受賞。
（http://www.dac.com/43rd/studcon.html）

Systems, vol. E88-D, no. 7, pp. 1340-1349, 2005.
【8】K. Shimizu, N. Togawa, T. Ikenaga, and S. Goto: Low power LDPC code decoder architecture based on intermediate
message compression technique, IEICE Trans. on Fundamentals, vol. E91-A, no. 4, pp. 1054-1061, 2008.
【9】A. Ohchi, S. Kohara, N. Togawa, M. Yanagisawa and T. Ohtuski: Floorplan-driven high-level synthesis for
distributed/shared-register architectures, IPSJ Trans. on System LSI Design Methodology, vol. 1, pp. 78-90, 2008.