STM32U5
電源管理
Rev 1.0

こんにちは。このプレゼンテーションでは、STM32U5 の電源コント
ローラについて説明します。
STM32U5 の電源管理機能およびすべての低消費電力モードについても、このプレゼンテーションに含まれます。

1

電源 – LDO デバイス
STM32U575xxxx およびSTM32U585xxxx•

内部電圧レギュレータ：LDO：外部 4.7 µF のコンデン
サが必要

VDDA ドメイン
A/D コンバータ
D/A コンバータ
コンパレータOPAMP：
電圧リファレンスバッファ

VDDA
VSSA
VDDUSBVSS

USB トランシーバ

VDDA

VDDIO2 ドメイン

•

独立電源：
• VDD = 1.71 V（パワーアップ時）から 3.6 V、最小 BOR0 まで約 1.58 V•

VDDIO2VSS

VDDUSB = 3 V ~ 3.6 V•

VVDDIO2 = 1.08 V ~ 3.6 V•

VBAT = 1.58 V（最小 BOR） ~ 3.6 V

I/O リング
PG[15:2]

VDD ドメイン

VDDA = 1.62 V（ADC、DAC、COMP、
OPAMP）/1.8 V（VREFBUF）から 3.6 V•

VDDIO2

VDDIO1

I/O リング

リセットブロック
温度センサ
3 x PLL、内部 RC オシレータ

VDD
VSS
VCAP

VCORE ドメイン

STANDBY 回路（ウェイクアップロジック、IWDG）

VCORE

LDO 電圧レギュレータ

低電圧検出器コア SRAM デジタルペ
リフェラル

Flashメモリ

バックアップドメイン

VBAT

LSE クリスタル 32K オシレータ
BKP レジスタ
RCC と PWR BDCR レジスタ
RTC/TAMP
バックアップ SRAM

2

STM32U5 デバイスには複数の独立電源があり、異なる電圧にセットしたり、互いに接続
したりできます。主電源は VDD で、VBAT ドメインの一部と 15 ~ 2 までのポート G パッド
を除く、ほぼすべての I/O に供給されます。
VDD は、Flash メモリ、リセットブロック、温度センサ、およびすべての内部クロックソースにも供給されます。また、ウェイクアップロジックや独立型ウォッチドッグを含む STANDBY
回路に供給されます。
STM32U575xxxx および STM32U585xxxx マイクロコントローラは、統合されたレギュレー
タにのみ依存します。
VCORE は、ほとんどのデジタルペリフェラル、SRAM、および Flash メモリコントローラに供給されます。
VDDA 電圧は、アナログペリフェラルに供給されます。
VREF+ ピンは、A/D コンバータおよび D/A コンバータに基準電圧を供給します。
有効時、内部電圧リファレンスバッファの出力にもなります。
さらに、USB トランシーバと 15 ~ 2 のポート G ピン には、独自の独立電源ドメインがあり、それぞれ VDDUSB と VDDIO2 から電力が供給されます。
バックアップドメインに電源を供給するために、バックアップバッテリを VBAT ピンに接続
できます。

2

電源 – SMPS デバイス
STM32U575xxxxQ および STM32U585xxxxQ
VDDA ドメイン
A/D コンバータ
D/A コンバータ
コンパレータOPAMP：
電圧リファレンスバッファ

VDDA
VSSA

• 内部電圧レギュレータ：LDO および SMPS：外部
4.7 µF のコンデンサに加え、SMPS 用の外部
2.2 µH のコイルが必要• VDDSMPS = 1.71 V ~ 3.6 V で、VDD と同じ電源である必要がある• VLXSMPS：SMPS ステップダウンコンバータの切替え後の出力• SMPS は、内部負荷への供給のみを目的として設計されています（外部コンポーネントへの供給には使用できません）。

VDDUSBVSS

USB トランシーバ

VDDA

VDDIO2 ドメイン

VDDIO2VSS

VDDIO2

I/O リング
PG[15:2]

VDD ドメイン

VDDIO1VDD
VSS

I/O リング

リセットブロック
温度センサ
3 x PLL、内部 RC オシレータ
STANDBY 回路（ウェイクアップロジック、IWDG）

VCORE ドメイン
LDO 電圧レギュレータ

2xVDD11VLXSMPSVDDSMPSVSSSMPS

VCORE
コア SRAM デジタルペ
リフェラル

SMPS 電圧レギュレータ

低電圧検出器Flashメモリ

バックアップドメイン

VBAT

LSE クリスタル 32K オシレータ
BKP レジスタ
RCC と PWR BDCR レジスタ
RTC/TAMP
バックアップ SRAM

3内蔵のスイッチモード電源（SMPS）ステップダウンコンバータは、電力効率の良い DC-DC ノンリニアスイッチングレギュレータで、低電力性能を向上させます。
SMPS は、VDD11（2 本のピン）上に VCORE 電圧を生成します。
STM32U575xxxxQ と STMU585xxxxQ のみが SMPS をサポートします。

3

超低電力モード
最大限の柔軟性を備えた最高の消費電力値
ウェイクアップソース
SHUTDOWN
STANDBY

リセットピン、24 個の I/O、RTC/TAMP、CSS

160 nA
210 nA

STANDBY + RTC

440 nA

STOP 3（16 KB SRAM）

STOP 3（完全保持）
STOP 2（完全保持）
STOP 1（完全保持）
RUN4 最大 25 MHz（VCORE=0.9V）
RUN1 最大 160 MHz（VCORE=1.2V）+ BOR、IWDG

1.9 µA

4.3 µA+ PVD、ペリフェラル電圧監視、LPDMA1、LPUART、I2C3、SPI3、
ADC4、COMP1-2、LPTIM1-3-4、ADF1

8.95 µA
39.5 µA+ SRAM2 ECC エラー、SRAM3 ECC エラー、BKPSRAM ECC
エラー、GPDMA1、MDF1、I2C1-2、SPI1-2、UART1-5、LPTIM2

19.5 µA/MHz
1
31.9 µA/MHz

4

STM32U5 デバイスは、電力モード管理の柔軟性を高め、アプリケーション全体の消費電力をさらに低減する、柔軟性の高い電源制御を備えています。
このスライドでは、STM32U585 と関連するウェイクアップソースの一部の電力モードでの消費電力について説明します。
これらのデバイスは RUN モードでの消費電力を最適化するために、ダイナミック電圧ス
ケーリングをサポートしています。ロジックに供給されるメインレギュレータ（VCORE）からの電圧は、システムの最大動作周波数に合わせて調整できます。
周波数と電圧を下げると、消費電力はさらに低くなります。
STM32U5 デバイスは、SLEEP、STOP 0、STOP 1、STOP 2、STOP3、STANDBY、およびSHUTDOWN モードの 7 つの主な低消費電力モードをサポートしています。
各モードは、いくつかの追加サブモードを使用して、さまざまな方法で設定できます。
さらに、STM32U5 デバイスは、VBAT と呼ばれるバッテリバックアップドメインをサポートしています。
電源管理の高い柔軟性により、CoreMark スコアが 4.07/MHz の高い性能と、優れた電力
効率の両方を実現します。

4

BOR/PVD• STM32L4/L5 と同様の BOR および PVD• 5 つの BOR 閾値、7 つの PVD 閾値• STANDBY モードでは、最小消費電力（PWR_CR1[ULPMEN]=1）で VDD 立ち下がりの最小スルーレートの高い BOR/PVD 電圧基準を「サンプリングモード」にセットできます。

• VBAT モードでは、VBAT 電源にも追加の BOR が内蔵されます。

V（BOR_VBAT）

最小
値

最大
値

単位

1.58

1.65

V

5

パワーオンおよびパワーダウン時でもデバイスの安全な動作を保証するために、ブラウンアウトリセット（BOR）が実装されます。
このユニットは、RTC および TAMP ブロックと外部ロースピードオシレータ LSE を含む VBAT によって供給されるバックアップドメインにあるレジスタを除くすべてのレジスタをリセットします。
STANDBY モードの終了時に、メインレギュレータから供給されるすべてのレジスタがリセットされます。
SHUTDOWN モードの終了時に、電源リセットが生成されます。
BOR のレベルはオプションバイトで 5 種類から選択できます。
パワーオン時、電源電圧 VDD が規定の VBOR の閾値に達するまで、BOR によってデバイスはリセット状
態に保持されます。
ブラウンアウトリセット回路は、SHUTDOWN モードを除き、常にオンです。
STANDBY モード中は、ULPMEN ビットをセットすることによって、消費電流をさらに低減するために超低電力モードで BOR を設定することができます。
VBAT は、VDD が存在しない場合、RTC、TAMP、32 kHz の外部クロックオシレータおよびバックアップレジ
スタ（電源スイッチ経由）の電源です。機能は、VBOR_VBAT の最小値である 1.58V まで保証されます。
電源電圧検出器（または PVD）は、VDD が選択された閾値を超えると、割込みを生成できます。PVD は、
STOP3、STANDBY、および SHUTDOWN モードを除くすべてのモードで有効にできます。閾値は、ソフトウェ
アによって選択可能な 7 つの値から選択されます。
また、VREFINT と PVD_IN 外部ピンを比較できます。
STM32U5 では、電源供給の監視を拡張する 2 つの新機能についてもサポートしています。
温度閾値モニタ
上限 VDD 閾値モニタ
これらのモニタは、異常状態の検出時に、いつでも内部タンパイベントを生成できます。

5

独立電源：• リセット後、すべての独立した電源（VDDA、
VDDUSB、VDDIO2）はデフォルトで論理的および電気的に隔離される• 関連するペリフェラルまたは I/O を使用する前に、ソフト
ウェアによって隔離を解除する必要があります。

AVM1

AVM2

IO2VM

UVM

1.6 V

1.8 V

1.0 V

1.2 V

• 電圧モニタは、電源が供給されているかどうかを確認します。
• STOP からのウェイクアップ機能のある、EXTIを使用した立ち上がりエッジおよび立ち下がり
エッジの検出6

ADC および DAC 変換の精度を向上させ、供給の柔軟性を拡張させるため、
アナログペリフェラルには独立した電源が供給されます。この電源は、PCBのノイズを防ぐために、個別にフィルタしシールドすることができます。
VDDA、VDDUSB、および VDDIO 電源を VDD から独立させることができ、専用のペリフェラル電圧モニタ（PVM）で監視できます。
VDDA 電源はアナログ電圧モニタ（AVM）で監視され、2 つの閾値（AVM1 では 1.6 V または AVM2 では 1.8 V）と比較できます。
IO2 と USB には、それぞれ独自の電圧モニタである IO2VM と UVM があります。
各 PVM 出力は EXTI ラインに接続され、EXTI レジスタで有効な場合は割込みを生成させることができます。
リセット後、これらの独立した電力ドメインは、論理的および電気的に隔離されているため、使用できません。アナログペリフェラルを使用する前に、関連する電源が存在するときに制御ビットをセットすることで、隔離を解除する必要があります。

6

内部電圧レギュレータ• SMPS と LDO は並列であり、アプリケーションで動作中に選択可能• LDO：低ノイズ• SMPS：効率向上• パワーオンリセット後の突入電流を制限する「ソフトウェア起動モード」をサポート
FSTEN=0

FSTEN=1

制限された突入電流：10 mA

高速起動モード：120 mA

利点

低電流駆動のバッテリに対応

欠点

ウェイクアップ時間が長い• 高速起動モード

ウェイクアップ時間がより速い=> 次のシステムリセット、低消費電力モードからのウェイクアップ時に適用（SHUTDOWN モードは除く）
 VBAT モードの終了時または次のパワーオン時には適用されない• レギュレータバイパスモードはサポートされない

7

デバイスには 2 つのレギュレータが内蔵されています。LDO と SMPS は 1 つずつあり、並列で、デジタルペリフェラル、SRAM（バックアップ SRAM を除く）、および内蔵 Flash メモ
リに VCORE 電源を供給します。
両方のレギュレータは、ダイナミック電圧スケーリングを実装するために 4 種類の電圧を供給でき、STOP モードで動作できます。
SMPS から LDO および LDO から SMPS は、動作中に切り替えることができます。
SMPS で消費電力を下げることができますが、アプリケーションによっては SMPS が生成するノイズの摂動を受ける場合があり、その場合はアプリケーションを LDO に切り替える必要があります。
低起動機能は、パワーオンリセット後に突入電流を制限するために選択します。これにより、STOP または STANDBY モードを終了するときのウェイクアップ時間が増加します。ただし、動作中により高速な起動を設定することができ、その設定はシステムリセットや低消費電力モード（SHUTDOWN および VBAT モードを除く）からのウェイクアップ後の次の起動から使用されます。高速起動は FSTEN ビットをセットすることで有効になります。
外部レギュレータを使用した、外部での VCORE 電源の生成は、サポートされていません。

7内部電圧レギュレータ
VDD パワーオン

STOP 1
0.9 V
LPREG

レンジ4
0.9 V
LDO_LP

レンジ4
0.9 V
SMPS_LP1

STOP 1
0.9 V
SMPS_LP1

STOP 2
0.9 V
LPREG

レンジ3
1.0 V
LDO_HP

レンジ3
1.0 V
SMPS_HP

STOP 2
0.9 V
SMPS_LP2STOP 30.66 V
LPREG

レンジ2
1.1 V
LDO_HP

レンジ2
1.1 V
SMPS_HP

STOP 30.66 V
SMPS_LP3

レンジ1
1.2 V
LDO_HP

レンジ1
1.2 V
SMPS_HP

SRAM2 でのSTANDBY
0.9 V
LPREG

SRAM2 でのSTANDBY
0.9 V
SMPS_LP2

SMPS および LDO ではすべての電力モードをサポート• STOP および STANDBY
モードの終了は、常にレンジ 4 の選択したレギュレー
タで実行される• SHUTDOWN の終了およびリセットからのブートは、
常に LDO で実行される

SHUTDOWN
STANDBY8この図は、すべての電源状態と、それらの間の遷移を表します。
LDO、SMPS、および低電力レギュレータ（LPREG）が実装されます。
LDO および SMPS レギュレータには、メインレギュレータモード（性能が必要な場合に使用）と低電力レギュレータモードの 2 つのモードがあります。
LDO または SMPS は、すべての電圧スケーリング範囲およびすべてのSTOP モードで使用できます。
リセット後、レギュレータは LDO（レンジ 4）です。SMPS に切り替えると、特にVDD 電圧が高い状態での消費電力を抑えられます。REGSEL ビットを設定すれば、任意の範囲で LDO から SMPS、または SMPS から LDO に切り替えることができます。
STOP または STANDBY モードを終了する際、レギュレータは低消費電力
モードに移行するときと同じです。電圧レンジはレンジ 4 です。
SHUTDOWN からの終了は常に LDO で行われます。

8

RUN モードおよび SLEEP モードで消費電力を削減するためのヒント
ICACHE を 1 ウェイモードに設定し、Flash プリフェッチを有効にする
各バンクは RUN モードでパワーダウン可能

未使用 Flash バンクをパワーダウンする

未使用 SRAM をパワーダウンする

バスペリフェラルを使用しない場合は、バ
スクロックをオフにする

Flash 全体のパワーダウンは、デバイスが SLEEP モードに移行したときのみ可能
SRAM1、SRAM2、SRAM3、SRAM4 は個別にパワーダウン可能
クロックはゲート可能
セットされると、IWDG、SRAM1、SRAM2、SRAM3、SRAM4、FLASH、BKPSRAM、
ICACHE、DCACHE1 がクロック供給されたままになることを除き、関連するバスペリ
フェラルはどれも使用できなくなる

通常：適切な電圧スケーリングを使用する、未使用のペリフェラルをオフにする、など

9

ここでは、RUN モードおよび SLEEP モードでの電力消費を下げるためのヒントをいくつか示します。
デフォルトで、命令キャッシュは 2 ウェイセットアソシアティブキャッシュです。超低消費電力プロファイ
ルが必要なアプリケーションのために、ダイレクトマップキャッシュとして再設定することができます。この場合、置換アルゴリズムは必要ありません。
リセット後、両方の Flash バンクは通常モードになります。消費電力を下げるため、各バンクは個別にパワーダウンモードにすることができます。
デバイスが SLEEP モードに移行したときに、Flash 全体をパワーダウンできます。
STM32U5 デバイスには、それぞれ特定の機能を備えた 5 つの SRAM が内蔵されています。
メインの SRAM は、SRAM1、SRAM2、SRAM3 です。
SRAM4 は、STOP 2 モードで低電力バックグラウンド自律モード（LPBAM）ペリフェラルとして使用される SRAM に含まれます。
これらの SRAM はいくつかのブロックで構成されており、STOP モードでパワーダウンして消費電力を下げることができます。
内部 AHB および APB バスクロックは、接続されたペリフェラルがすべて未使用の場合にゲートオフできます。メモリと、キャッシュや独立型ウォッチドッグなどの一部のモジュールは、バスクロックが停止してもクロック供給されたままです。
一部のペリフェラルは自律モードをサポートしています。これらのペリフェラルは、STOP モードでもス
テータスレジスタを操作し、更新するために、必要に応じてカーネルクロックリクエストと AHB/APB バ
スクロックリクエストを生成できます。
一般的な推奨事項として、電圧レンジは目標の性能レベルに合わせ、未使用のペリフェラルはオフにする必要があります。

9内部電圧レギュレータ
VDD11

VLXSMPS

VDD

VBAT

VDDSMPSVDD 監視リセットおよびオシレー
タ、STANDBY 回路

バックアップドメイン
LDO
SMPS
LPREG

VCORE
SRD 電源は STOP 2
でもオンのままSRAM4（RUN/STOP で ON/OFF 可能）CPU ドメインは STOP 2 では
オフ（SRAM2 を除く）
SRAM1、SRAM3、およびその他のSRAM（RUN/STOP で ON/OFF 可能）

SmartRun ドメイン（SRD）

SRAM2（RUN/STOP/STANDBY でオン/オフ可能）FLASHCPU ドメイン（CD）

10

SMPS レギュレータと LDO レギュレータは、アプリケーションの要件に応じて、VCORE 電源を同時に供給します。ただし、同時にアクティブになるのは 1 つだけです。
SMPS がアクティブのとき、フィルタ処理された SMPS VLXSMPS 出力ピンから供給される 2 本の VDD11 ピンにより VCORE に供給します。
このため、各 VDD11 ピンに 2.2 マイクロヘンリーと 2.2 マイクロファラッドのコンデンサが必要です。
LDO が有効な場合、VCORE への供給と、VDD11 ピン上の同じデカップリングコンデンサを使用して、その調整を行います。
LDO および SMPS レギュレータには、メインレギュレータモード（性能が必要な場合に使用）と低電力レギュレータモードの 2 つのモードがあります。LDO または SMPS は、すべての電圧スケーリング範囲およびすべての STOP モードで使用できます。
SmartRun ドメイン（SRD）アーキテクチャは DMA に依存しています。これにより、STOP 2 まで低消費電力モードで自律動作が可能です。
この電源ドメインは、2 つのマスタ（メイン AHB バスマトリックスおよび LPDMA1）と 2 つのスレーブを相互接続する 32 ビット AHB バ
スマトリックスを備えています。APB3 と内部 SRAM4 に接続された AHB から APB へのブリッジを含む AHB3 ペリフェラル
STANDBY モードへの移行後、バックアップドメインのレジスタとバックアップ SRAM、ならびに STANDBY 回路を除き、SRAM とレジス
タの内容は失われます。オプションで、低電力レギュレータから供給される、完全な SRAM2、8 KB、または 56 KB を、STANDBY および STOP 3 モードで保持することができます（RAM2 保持モードでの STANDBY）。
レギュレータは、STANDBY モードおよび SHUTDOWN モードではオフです。
VDD がオフになった場合にバックアップレジスタの内容を保持し、RTC 機能を提供するために、VBAT ピンをバッテリやその他の電源から供給されるオプションのバックアップ電源に接続することができます。
VBAT ピンから RTC ユニット、LSE オシレータ、および PC13 から PC15 の I/O に電源が供給され、主電源がオフの場合でも RTCが動作できるようにします。
VBAT 電源への切り替えは、リセットブロックに組み込まれているパワーダウンリセット回路によって制御されます。
VBAT は、主電源がオフになったときに、バックアップ SRAM にも電源が供給されます。

CPU ドメイン（CD）および SmartRun ドメイン（SRD）
Cortex-M33
IcacheGPDMA1DMA2DSDMMC1• STOP 0 および STOP 1：

SDMMC2

DcacheFlash

CD バスマトリックス

MPCBB1SRAM1MPCBB2SRAM2MPCBB3SRAM3

AHB1 ペリフェラル• 完全に電力が供給された CD と
SRD => すべての自律型ペリ
フェラルが GPDMA1 およびLPDMA1 によって機能するようになった

AHB2 ペリフェラル

MPCWM1OCTOSPI1MPCWM2OCTOSPI2MPCWM2MPCWM3FSMC

LPDMA1

SRD バスマ
トリックス

AHB3/APB3 ペリフェラ
ル
MPCBB4CPU 電力ドメイン

SRAM4

SRD 電力ドメイン• STOP 2：• 保持された CD（低リーク電流モード） => 実行可能な動的な動作なし• 完全に電力が供給された SRD=> SRD の自律型ペリフェラル
が LPDMA1 によって機能するよ
うになった

11

これらのデバイスは、低電力バックグラウンド自律モード（LPBAM）
をサポートしています。これにより、STOP 0、STOP 1、およびSTOP 2 モードで機能的かつ自律的なペリフェラルを使用できます。
自律的とは、これらのペリフェラルを制御するために実行されるソ
フトウェアがないことを意味します。
AHB1、AHB2、APB1、および APB2 に配置された自律型ペリフェラ
ルは、CPU ドメインに属しており、GPDMA1 と SRAM1、SRAM2、
SRAM3、または SRAM4 により、STOP 0 と STOP 1 で自律的です。
AHB3 または APB3 に配置された自律型ペリフェラルは、SmartRun ドメインに属しており、LPDMA1 と SRAM4 により、STOP
0、STOP 1、および STOP 2 で自律的です。
STOP 2 モードでは、CPU ドメインはアクティブではありません。ただし、SmartRun ドメインで、低電力 DMA によるデータ移動を含む
バックグラウンドタスクが進行中である場合があります。

11

低消費電力モード：STOP モード
完全保持およびペリフェラルの動作を伴う最小電力モード（LPBAM）• STOP 0、1、2、3 の SRAM ページを個別にパワーダウンする機能を備えた、
SRAM とペリフェラルレジスタの完全保持：
•
•
•
•
•

SRAM13 x 64 KB のページ
SRAM28 KB および 56 KB のページ
SRAM38 x 64 KB のページ
SRAM4
ICACHE、DCACHE1、DMA2D SRAM、FMAC/FDRAM/USB SRAM、PKA SRAM

• ウェイクアップクロックは、HSI16 または最大 24 MHz の MSI（レンジ 4 のみ）• STOP 0/1 の FLASH 低電力/高速ウェイクアップモード• STOP 0/1/2 の SRAM4 低電力/高速ウェイクアップモード
12

STOP モードは、SRAM やレジスタの内容を保持したまま、最小の消費電力を実現します。
コアドメイン内のすべてのクロックが停止します。
STOP 0 モードでは、レギュレータはメインレギュレータモードにとどまるため、
ウェイクアップ時間は非常に速くなりますが、消費電力は大幅に増加します。
STOP 3 は完全保持される最小電力モードですが、ウェイクアップの機能ペリフェラルとソースは STANDBY モードの場合と同じように削減されます。
サブブロックまたは完全な SRAM1 と SRAM3、および完全な SRAM2 とSRAM4 は、消費電力を節約するためにパワーオフできます。
キャッシュやペリフェラルユニットに内蔵された SRAM の内容は、制御ビットによるパワーオフも可能です。
STOP モードを終了する際に、システムクロックはソフトウェア設定に応じて最大 24 MHz の MSIS または HSI16 のいずれかにできます。
消費電力を下げるために、ブラウンアウトリセットを STANDBY モードの不連
続超低電力モードで動作するよう設定できます。

12

STOP 0 モード
アクティブセル（有効な場合）

内部ペリフェラル

クロックオフセル（機能しない）

GPIO

ADC1

LPGPIOADC4GPDMA1

温度センサ

パワーダウン状態のセル
レギュレータSMPS（LP1）

CPUCortex®-M33

有効なリセットソース

LPDMA1

DAC1-2DMA2D

VREFBUFLDO（HP）

I/O

CRC

OPAMP1-2

LPREG

設定を保持

USART1-5

COMP1-2

LPUART1

CORDIC_

クロック供給メモリ

I2C1、2.4

FMAC

HSI16
HSI48
HSE
MSI（最大 24 MHz）

Flash（2 MB）
SRAM1（192 KB）

I2C3

MDF1

SPI1-2

ADF1

ソース、リセット、またはウェイクアップとしては使用不可

リセットソースとウェイクアップイベント
NRST

GPIO（EXTI）

BOR

ADC4
GPDMA1

SPI3

DCMI

PVD

FDCAN1PSSIPVMLPDMA1

SDMMC1-2

TSC

RTC

USART1-5

SRAM2（64 KB）
SRAM3（512 KB）

有効なウェイクアップソース

LSI

SRAM4（16 KB）

SAI1-2

TIM1-8,15-17

LSE

BKPSRAM（2 KB）

OTG_FS、UCPD1

LPTIM1、3.4

PLL

バックアップレジスタ

RNG

LPTIM2CSS

FSMC

AES、SAESIWDGLSE の CSSOCTOSPITAMPLPUART1

SRAM2-3 ECC エラー

I2C1、2.4

OTG_FSI2C3COMP

SPI1-2SPI3HASH アクセラレータ

WWDG

OTFDEC1-2

RTC

LPTIM1、3.4

PKA

TAMP

LPTIM2MDF1SYSTICKTAMP の供給と温度の監視

IWDG

ADF1

13

電圧レギュレータは、メインレギュレータモードで設定されます。
VCORE ドメインのすべてのクロックが停止し、PLL、MSIS、
MSIK、HSI16、および HSE オシレータが無効になります。
内部または外部ロースピードオシレータによってクロック供給される RTC は、アクティブな状態を保つことができます。
ブラウンアウトリセットは常に有効です。ほとんどのペリフェラル
クロックはゲートオフされます。
アクティブなペリフェラルによって生成された割込みと同様に、すべての入出力からのイベントは、STOP 0 モードからウェイク
アップできます。
STOP 0 を終了する際に、システムクロックはソフトウェア設定に応じて 最大 24 MHz の MSIS または HSI16 のいずれかにで
きます。

13

STOP 1 モード
アクティブセル（有効な場合）

内部ペリフェラル

クロックオフセル（機能しない）

GPIO

ADC1

LPGPIOADC4GPDMA1

温度センサ

パワーダウン状態のセル
レギュレータSMPS（LP1）

CPUCortex®-M33

有効なリセットソース

LPDMA1

DAC1-2DMA2D

VREFBUFLDO（HP）

I/O

CRC

OPAMP1-2

LPREG

設定を保持

USART1-5

COMP1-2

LPUART1

CORDIC_

クロック供給メモリ

I2C1、2.4

FMAC

I2C3

MDF1

HSI16

Flash（2 MB）

HSI48

SRAM1（192 KB）

HSE

SRAM2（64 KB）

SPI1-2

ADF1

有効なウェイクアップソース
ソース、リセット、またはウェイクアップとしては使用不可

リセットソースとウェイクアップイベント
NRST

GPIO（EXTI）

BOR

ADC4

PVD

GPDMA1LPDMA1SPI3DCMI

FDCAN1PSSIPVM

SDMMC1-2

TSC

RTC

USART1-5

TAMP

LPUART1

SRAM2-3 ECC エラー

I2C1、2.4

MSI（最大 24 MHz）

SRAM3（512 KB）

LSI

SRAM4（16 KB）

SAI1-2

TIM1-8,15-17

LSE

BKPSRAM（2 KB）

OTG_FS、UCPD1

LPTIM1、3.4

PLL

バックアップレジスタ

RNG

LPTIM2CSS

FSMC

AES、SAESIWDGLSE の CSSOCTOSPIOTG_FSI2C3COMP

SPI1-2

LPTIM1、3.4

SPI3

HASH アクセラレータ

WWDG

OTFDEC1-2

RTC

PKA

TAMP

LPTIM2MDF1SYSTICKTAMP の供給と温度の監視

IWDG

ADF1

14

STOP 1 モードは STOP 0 と非常に似ていますが、メインレギュ
レータが停止され、低電力レギュレータに置き換えられたときに電力値が大幅に低くなる点が異なります。

14

STOP 2 モード
アクティブセル（有効な場合）

内部ペリフェラル

クロックオフセル（機能しない）

GPIO

ADC1

LPGPIOADC4GPDMA1

温度センサ

パワーダウン状態のセル
レギュレータSMPS（LP2）

CPU
Cortex®-M33

有効なリセットソース

LPDMA1

DAC1-2DMA2D

VREFBUFLDO（HP）

I/O

CRC

OPAMP1-2

LPREG

設定を保持

USART1-5

COMP1-2

LPUART1

CORDIC_

クロック供給メモリ

I2C1、2.4

FMAC

HSI16

Flash（2 MB）

I2C3

MDF1

HSI48

SRAM1（192 KB）

HSE

SRAM2（64 KB）

MSI（最大 24 MHz）

SRAM3（512 KB）

SPI1-2

有効なウェイクアップソース
ソース、リセット、またはウェイクアップとしては使用不可

リセットソースとウェイクアップイベント
NRST

GPIO（EXTI）

BOR

ADC4

PVD

GPDMA1

ADF1

SPI3

DCMI

FDCAN1PSSIPVMLPDMA1

SDMMC1-2

TSC

RTC

USART1-5

LSI

SRAM4（16 KB）

SAI1-2

TIM1-8,15-17

TAMP

LPUART1LSE

BKPSRAM（2 KB）

OTG_FS、UCPD1

LPTIM1、3.4

SRAM2-3 ECC エラー

I2C1、2.4

PLL

バックアップレジスタ

RNG

LPTIM2

OTG_FS

I2C3

CSS

FSMC

AES、SAES

IWDG

COMP

SPI1-2LSE の CSSOCTOSPI

HASH アクセラレータ

WWDG

OTFDEC1-2

RTC

PKA

TAMP

SYSTICKTAMP の供給と温度の監視

LPTIM1、3.4

SPI3

LPTIM2

MDF1

IWDG

ADF1

15

STOP 2 モードでは、ほとんどの VCORE ドメインは低リーク電流
モードに置かれます。
コアドメイン内のすべてのクロックが停止します。PLL、MSIS、MSIK、
HSI16、および HSE オシレータは無効です。
LPBAM 機能を持つ一部のペリフェラルは、データ転送のため、
HSI16、MSIS、または MSIK をオンにできます。
SRAM とレジスタの内容はすべて保持されますが、さらに消費電力を下げるために、SRAM の全体または一部をスイッチオフできます。
BOR は常に STOP 2 モードで使用できます。

15

STOP 3 モード
アクティブセル（有効な場合）

内部ペリフェラル

クロックオフセル（機能しない）

GPIO

ADC1

LPGPIOADC4GPDMA1

温度センサ

パワーダウン状態のセル
レギュレータSMPS（LP3）

CPU
Cortex®-M33

有効なリセットソース

LPDMA1

DAC1-2DMA2D

VREFBUFLDO（HP）

I/O

CRC

OPAMP1-2

LPREG

プルアップ/プルダウン

USART1-5

COMP1-2

LPUART1

CORDIC_

クロック供給メモリ

I2C1、2.4

FMAC

HSI16

Flash（2 MB）

HSI48

SRAM1（192 KB）

HSE

SRAM2（64 KB）

MSI（最大 24 MHz）

SRAM3（512 KB）

I2C3

MDF1

SPI1-2

ADF1

有効なウェイクアップソース
ソース、リセット、またはウェイクアップとしては使用不可

リセットソースとウェイクアップイベント
NRST

GPIO（24 ピン）

BOR

ADC4
GPDMA1

SPI3

DCMI

PVD

FDCAN1PSSIPVMLPDMA1

SDMMC1-2

TSC

RTC

USART1-5

TAMP

LPUART1

SRAM2-3 ECC エラー

I2C1、2.4

OTG_FS

I2C3

LSI

SRAM4（16 KB）

SAI1-2

TIM1-8,15-17

LSE

BKPSRAM（2 KB）

OTG_FS、UCPD1

LPTIM1、3.4

PLL

バックアップレジスタ

RNG

LPTIM2CSS

FSMC

AES、SAESIWDGLSE の CSSOCTOSPICOMP

SPI1-2SPI3HASH アクセラレータ

WWDG

OTFDEC1-2

RTC

LPTIM1、3.4

PKA

TAMP

LPTIM2MDF1SYSTICKTAMP の供給と温度の監視

IWDG

ADF1

16

BOR は常に STOP 3 モードで使用できます。
STOP 3 モードでは、I/O はデフォルトでフローティング状態です。
I/O は、プルアップ、プルダウン、またはアナログ状態を保持することを設定できます。
一部の I/O は、JTAG/シリアルワイヤデバッグに使用され、それぞれのリセットのプルアップまたはプルダウン状態（STOP 3 モード中のみ）、またはフローティング状態に設定できます。
PC13 および PB2 の RTC 出力は STOP 3 モードで機能します。
LSE に使用される PC14 と PC15 も機能します。
8 つのイベントで多重化された 24 本のウェイクアップピン（ウェイク
アップ 1 ~ 8）と、8 つの RTC タンパピンが使用可能です。
STOP 3 モードを終了する際、マイクロコントローラは RUN モード（レンジ 4）です。

16

低電力バックグラウンド自律モード（LPBAM）
複雑で実用的なシナリオを低消費電力モードで実装するスマートな方法• CPU は不要 – すべて DMA （LPDMA & GPDMA）ベース• DMA リンクリストにより、ペリフェラルの設定と動作を STOP 2 モードまで連鎖させることが可能• DMA を使用して、ソフトウェアのエミュレーションとペリフェラルの再設定が可能• ハードウェアトリガはペリフェラルの動作（A/DC 変換、通信ペリフェラル転送、
DMA 転送など）を開始可能• 電力利得：• ほとんどの製品は、STOP モードで停止可能• クロックは、STOP モードで必要な場合にのみ IP に供給される• アナログペリフェラル/オシレータは、STOP モードで必要な場合にのみ電源がオンになる
17低電力バックグラウンド自律モード（LPBAM）は、STM32U5 の重要な新機能です。
Cortex-M33 がスリープ状態の間、マイクロコントローラの一部はアクティブ
なままであり、ソフトウェアの支援を必要としないバックグラウンドタスクを実行できます。
LPDMA および GPDMA の 2 つの DMA コントローラは、データを転送するだけでなく、ペリフェラルとメモリがかかわる複雑なシーケンスを実装するために、初期化してアクセス制御レジスタにアクセスすることもできます。
たとえば、タイマは周期的タスクをトリガできます。このタスクは、A/DC からのサンプル取得、これらのサンプルのメモリへの移動、および異常状態を検出するためにサンプリングされた信号の監視で構成されています。
自律モードと STOP からのウェイクアップ機能を持つ一部のペリフェラルは、
HSI16、MSIS、または MSIK の有効化をリクエストできます。この場合、オシレータはペリフェラルによってウェイクアップされ、それを必要とするペリフェ
ラルがない場合は自動的にオフになります。

17

自律型ペリフェラルの機能
自律型ペリフェラル
STOP 0/1 まで

STOP 2 まで

GPDMA1LPDMA1LPDMA1

USART（1、2、3、4、5）
LPUART1

LPUART1

I2C3

SPI（1、2）
SPI3

SPI3

ADC4（12 ビット）

ADC4（12 ビット）

DAC

DAC

LPTIM（1、3、4）

LPTIM（1、3、4）• ペリフェラルの動作は、STOP モードで非同期トリガにより開始
可能：• 通信ペリフェラルの転送の開始• ADC/DAC 変換の開始• DMA 転送の開始

 トリガは LPTIM 出力、コンパレータ出力、I/O などから選択可能

LPTIM2• 自律型ペリフェラル割込みは STOP からウェイクアップする

MDF1
ADF1

• STOP モードでサポートされる DMA 転送• カーネルと AHB/APB クロックリクエストによる

I2C（1、2、4）
I2C3• ペリフェラルの動作はマイクロコントローラの電力モード（Run、SLEEP、STOP）から独立しています。

ADF1

18

この表は、STOP 0 および STOP 1 モードで機能的かつ自律的なペリフェラルを示し、また STOP 2 モードでも機能を維持するペリ
フェラルを示します。
STOP モードでは、非同期トリガを使用して、通信転送、変換シー
ケンス、または DMA 転送を自動的に開始できます。
これらのハードウェアトリガは、低消費電力タイマのタイムアウト、
コンパレータ出力、または IO パッドでのエッジ検出である場合が
あります。

18

LPBAM のユースケース• I2C スレーブ転送：SPI/UART 受信• DAC 変換• ボイスアクティビティ検出• LPTIM PWM 比の変化、入力キャプチャ、
パルスカウンタなど• I/O 制御（入力、出力）• ペリフェラルの連鎖

DMA• ADC 変換

I2C

• I2C マスタ転送：SPI/UART 送信
STOP2

SRAM

完了時にウェイクアップ

Cortex-M33
STM32U5• ….-

19

このスライド以降、低電力バックグラウンド自律モードの実装例を示しています。
これらは、Cortex-M33 プロセッサが STOP 0、1、または 2 の低電力状態の間に、アクティブなままであるモジュールが関与するバッ
クグラウンドタスクです。
この最初の例では、I2C などの通信モジュールが、DMA チャネル
を介してメモリバッファに書き込むデータを受信します。
STOP 2 モードでこの機能をサポートするのは、I2C の番号 3 のみです。
DMA チャネルは転送を完了すると、Cortex-M33 をウェイクアップ
します。
同じ方法を SPI および UART の受信に使用できます。

19

LPBAM のユースケース• I2C スレーブ転送：SPI/UART 受信• DAC 変換トリガ

LPTIMER• I/O 制御（入力、出力）• ペリフェラルの連鎖

STOP 2

SRAM• ボイスアクティビティ検出• LPTIM PWM 比の変化、入力キャプチャ、
パルスカウンタなど

DMA• ADC 変換

SPI

• I2C マスタ転送：SPI/UART 送信

完了時にウェイクアップ

Cortex-M33
STM32U5• ....

20

LPBAM のこの 2 番目の例では、低消費電力タイマが、SPI などの通信モジュールからのデータの送信を周期的にトリガします。
データは、DMA チャネルによってメモリ送信バッファから SPI FIFO
へ転送されます。
DMA チャネルは転送を完了すると、Cortex-M33 をウェイクアップ
します。
非同期トリガは、汎用入力によるエッジ検出や、電圧コンパレータ
出力のアサートなど、他のソースである場合があります。
STOP 2 モードでこの機能をサポートするのは、SPI の番号 3 のみです。

20

LPBAM のユースケース• I2C スレーブ転送：SPI/UART 受信• DAC 変換

• I/O 制御（入力、出力）• ペリフェラルの連鎖

STOP 2

SRAM
トリガ• ボイスアクティビティ検出• LPTIM PWM 比の変化、入力キャプチャ、
パルスカウンタなど

DMA• ADC 変換

ADC

• I2C マスタ転送：SPI/UART 送信

ADC アナログウォッ
チドッグ

LPTIMER

Cortex-M33
閾値でウェイクアップ

STM32U5• ....

21

このシナリオでは、低消費電力タイマが周期的にサンプル取得をトリガします。DMA チャネルが、これらのサンプルをメモリバッファに自動的に転送します。
Cortex-M33 のウェイクアップは、ADC アナログウォッチドッグが、プログラムされた閾値を超える変換結果を検出するという条件でリクエストされました。
温度センサ、VBAT、VCORE、内部基準電圧、または外部チャネル
は順次監視できます。
3 つのアナログウォッチドッグにより、STOP モードで最大 3 つのチャネルを監視できます。
監視された電圧がプログラムされた閾値内にある限りウェイクアッ
プは要求されないため、マイクロコントローラが STOP 0、1、または2 モードの間、周期的な電圧監視が可能です。
STOP 0、1、または 2 モードでこの機能をサポートするのは、ADCの番号 4 のみです。

21

LPBAM のユースケース• I2C スレーブ転送：SPI/UART 受信• サンプルおよびホールドでの DAC 変換• I/O 制御（入力、出力）• ペリフェラルの連鎖

STOP 2

SRAM
トリガ• ボイスアクティビティ検出• LPTIM PWM 比の変化、入力キャプチャ、
パルスカウンタなど

DMA• ADC 変換DAC

• I2C マスタ転送：SPI/UART 送信

LPTIMER

Cortex-M33
STM32U5• ....

22

DMA チャネルは、低消費電力タイマによって周期的にトリガされます。サンプルをメモリから D/A コンバータに転送します。
このバックグラウンドタスクでは、生成される波形が変更されない
限り、プロセッサの介入は必要ありません。
ADC アナログウォッチドッグを使用して変換結果を監視し、アナロ
グ電圧がプログラムされた閾値以外である場合に Cortex-M33 を
ウェイクアップできることに注意してください。
これは、DAC の出力を ADC のアナログ入力チャネルに内部的にループバックする相互接続マトリックスによって実現されます。

22

LPBAM のユースケース• I2C スレーブ転送：SPI/UART 受信• DAC 変換• ボイスアクティビティ検出• LPTIM PWM 比の変化、入力キャプチャ、
パルスカウンタなど• I/O 制御（入力、出力）• ペリフェラルの連鎖

DMA• ADC 変換ADF

• I2C マスタ転送：SPI/UART 送信
STOP2

SRAM

検出時にウェイクアップ

Cortex-M33
STM32U5• ....

23

この例では、外部シグマデルタモジュレータに接続されたオーディ
オ・デジタルフィルタは、音声サンプルを処理し、フィルタリングされたストリームを DMA チャネルを介してメモリバッファに転送します。
オーディオ・デジタルフィルタは、ボイスアクティビティが検出された
ときに Cortex-M33 をウェイクアップするようにプログラムできます。

23

LPBAM のユースケース• I2C スレーブ転送：SPI/UART 受信• DAC 変換

DMA

• ADC 変換

LPTIM

• I2C マスタ転送：SPI/UART 送信

SRAM

-

• ペリフェラルの連鎖+• I/O 制御（入力、出力）

トリガ• ボイスアクティビティ検出• LPTIM PWM 比の変化、入力キャプチャ、
パルスカウンタなど

STOP2

Cortex-M33
STM32U5• ....

24

超低電力コンパレータ COMP1 または COMP2 は、PWM 出力のデューティサイクルを変更するために、メモリバッファから LPTIM レ
ジスタへの DMA 転送をトリガします。
このバックグラウンドタスクはソフトウェアの介入を必要としないので、Cortex-M33 は STOP 2 モードのままです。

24

LPBAM のユースケース• I2C スレーブ転送：SPI/UART 受信• I2C マスタ転送：SPI/UART 送信• ボイスアクティビティ検出• LPTIM PWM 比の変化、入力キャプチャ、
パルスカウンタなど

DMA

SRAM

• I/O 制御（入力、出力）• ペリフェラルの連鎖

STOP2

トリガ

• DAC 変換LPGPIO• ADC 変換LPTIMER

Cortex-M33
STM32U5• ....

25

低消費電力タイマは、メモリバッファから低消費電力汎用入出力モジュールへの DMA 転送を周期的にリクエストします。
たとえば、Cortex-M33 が STOP 2 状態であるときに LED が点滅することがあります。

25

LPBAM のユースケース• I2C スレーブ転送：SPI/UART 受信

DMA• DAC 変換

• I/O 制御（入力、出力）• ペリフェラルの連鎖• ....

SRAM

STOP2

トリガ

• LPTIM PWM 比の変化、入力キャプチャ、
パルスカウンタなど

ADC• ボイスアクティビティ検出

トリガ• ADC 変換

SPI

• I2C マスタ転送：SPI/UART 送信

閾値でウェイクアップ

Cortex-M33

LPTIMER

STM32U5
26

この最後のシナリオでは、Cortex-M33 を使用しない複数ユニットのコラボレーションについて説明します。
低消費電力タイマは、DMA チャネルに依存してサンプルをメモリバッファに転送する ADC の取得シーケンスを周期的にトリガします。
特定の閾値を超えると、アナログウォッチドッグが別の DMA チャネ
ルをトリガし、そのチャネルによって最新のサンプルが SPI コント
ローラに自動的に転送されます。
たとえば、これらのサンプルは、SPI コントローラに接続された不揮
発性メモリに格納できます。
別のアナログウォッチドッグには、超過すると Cortex-M33 をウェイ
クアップする 2 番目の閾値がプログラムされます。

26

STOP モードの概要
STOP 0STOP 1

レギュレータ

RUN モードと同じ

低電力

機能ペリフェラルとウェイクアップソース

CPU および SRD ドメインから

クロック
I/O

STOP 3

低電力

低電力

SRD ドメイン

STANDBY と同じ

LSE / LSI / HSI16 / 最大 24MHz の MSI

LSE / LSI

状態を保持
GPDMA1 による動的制御
すべての I/O を含むウェイクアップ

状態を保持
LPDMA1 による最大16 個の I/O の動的制
御すべての I/O を含む
ウェイクアップ

24 個のウェイクアッ
プピンのプルアップ/
プルダウン

41.5

8.95

4.3

23

28.5

すべての SRAM が保持された SMPS での消費量（µA）
ウェイクアップ時間（µs）
 Flash でのウェイクアップ、24 MHz のMSI でレンジ 4
 すべての SRAM を保持

STOP 2112227

この表は、4 つの STOP モードの違いを示しています。
メインレギュレータは STOP 0 モードでアクティブである一方、低電力レギュレータは STOP 1、2、および 3 でアクティブです。
ストップ 0 および 1 モードの機能ペリフェラルは、CPU および Smart Run ド
メインに属します。
Smart Run ドメインのペリフェラルのみ、STOP 2 モードでアクティブなままです。
STOP 3 のアクティブなペリフェラルは、STANDBY モードの場合と同じです。
すべての I/O がアクティブで、STOP 0、1、および 2 モードでウェイクアップに使用できます。ただし、STOP 2 モードで LPDMA1 によってアクセスできる
入出力は 16 個のみです。
STOP 3 では、24 本のピンをウェイクアップに使用できます。
ウェイクアップ時間は STOP 1 モードの場合と大差ありませんが、STOP 2
および STOP 3 モードへの移行時にマイクロコントローラの消費電力が大幅に低減されます。

27

STANDBY モード（SRAM2 の保持なし）
アクティブセル（有効な場合）

内部ペリフェラル

クロックオフセル（機能しない）

GPIO

ADC1

LPGPIOADC4GPDMA1

温度センサ

パワーダウン状態のセル

有効なリセットソース

レギュレータCPU

SMPS（ULP）（SRAM2 の場合）

Cortex®-M33

LDO（HP）

I/O

CRC

OPAMP1-2

LPREG（SRAM2 の場合）

プルアップ/プルダウン

USART1-5

COMP1-2

LPUART1

CORDIC_

クロック供給メモリ

I2C1、2.4

FMAC

I2C3

MDF1

HSI16

Flash（2 MB）

HSI48

SRAM1（192 KB）

HSE

SRAM2（64 KB）

MSI（最大 24 MHz）

SRAM3（512 KB）

LPDMA1

DAC1-2DMA2D

VREFBUF

SPI1-2

有効なウェイクアップソース
ソース、リセット、またはウェイクアップとしては使用不可

リセットソースとウェイクアップイベント
NRST

ADF1

GPIO（24 ピン）

BOR

ADC4

PVD

GPDMA1SPI3DCMI

FDCAN1PSSIPVMLPDMA1

SDMMC1-2

TSC

RTC

USART1-5

LSI

SRAM4（16 KB）

SAI1-2

TIM1-8,15-17

LSE

BKPSRAM（2 KB）

OTG_FS、UCPD1

LPTIM1、3.4

PLL

バックアップレジスタ

RNG

LPTIM2CSS

FSMC

AES、SAESIWDGLSE の CSSOCTOSPITAMPLPUART1

SRAM2-3 ECC エラー

I2C1、2.4

OTG_FSI2C3COMP

SPI1-2

LPTIM1、3.4

SPI3

HASH アクセラレータ

WWDG

OTFDEC1-2

RTC

PKA

TAMP

LPTIM2MDF1SYSTICKTAMP の供給と温度の監視

IWDG

ADF1

28

STANDBY モードでは、メインおよび低電力レギュレータの両方がパワーダウンされます。
PLL、HSI16、MSIS、MSIK、および HSE オシレータもオフになります。
内部または外部ロースピードオシレータによってクロック供給される RTC は、アクティブな状態を保てる場合があります。
ブラウンアウトリセットは常に有効です。独立型ウォッチドッグは、STANDBY モードでも有効にできます。
リセット、ブラウンアウトリセット、RTC とタンパ検出、独立型ウォッチドッグ、およびウェイ
クアップピン上のあらゆるイベントは、STANDBY モードからマイクロコントローラを終了できます。
I/O は、STANDBY モードで内部プルアップ、プルダウンまたはフローティングに設定できます。
8 つのイベントで多重化された 24 本のウェイクアップピンと、8 つの RTC タンパピンが使用可能です。
このスライドでは、SRAM2 保持のないスタンバイモードがアクティブなときに、マイクロコ
ントローラの状態について説明します。
SRAM2 の内容は、部分的または完全に保持できます。この場合、低電力レギュレータがオンになり、SRAM2 に対してのみ電源供給されます。

28

SHUTDOWN モード
アクティブセル（有効な場合）

内部ペリフェラル

クロックオフセル（機能しない）

GPIO

ADC1

LPGPIOADC4GPDMA1

温度センサ

パワーダウン状態のセル

有効なリセットソース
有効なウェイクアップソース
ソース、リセット、またはウェイクアップとしては使用不可

レギュレータCPU

SMPS（ULP）（SRAM2 の場合）

Cortex®-M33

LDO（HP）

I/O

LPREG（SRAM2 の場合）-

クロック供給メモリ

I2C1、2.4

FMAC

リセットソースとウェイクアップイベント

HSI16

Flash（2 MB）

I2C3

MDF1

NRST

GPIO（24 ピン）

HSI48

SRAM1（192 KB）

SPI1-2

ADF1

BOR

ADC4

HSE

SRAM2（64 KB）

PVD

GPDMA1LPDMA1

DAC1-2DMA2D

VREFBUF

CRC

OPAMP1-2

USART1-5

COMP1-2

LPUART1

CORDIC_

SPI3

DCMI

FDCAN1PSSIPVMLPDMA1RTC

USART1-5

MSI（最大 24 MHz）

SRAM3（512 KB）

LSI

SRAM4（16 KB）

SAI1-2

TIM1-8,15-17

LSE

BKPSRAM（2 KB）

OTG_FS、UCPD1

LPTIM1、3.4

TAMP

LPUART1

PLL

バックアップレジスタ

RNG

LPTIM2

SRAM2-3 ECC エラー

I2C1、2.4

FSMC

AES、SAES

IWDG

OTG_FS

I2C3

HASH アクセラレータ

WWDG

COMP

SPI1-2OTFDEC1-2

RTC

LPTIM1、3.4

SPI3

PKA

TAMP

SYSTICKTAMP の供給と温度の監視

CSS
LSE の CSSOCTOSPISDMMC1-2

TSC

LPTIM2

MDF1

IWDG

ADF1

29

SHUTDOWN モードは、わずか 110 ナノアンペアの、STM32U5 の最小電力モードです。
SHUTDOWN モードでは、メインレギュレータおよび低電力レギュレータの電源がオフになります。
バックアップドメインのレジスタを除いて、SRAM およびレジスタの内容は失われます。
RTC はアクティブなままにすることができます。
ブラウンアウトリセットは無効化されます。外部ロースピードクロック
のみを有効にできます。
ウェイクアップイベントは、RTC とタンパイベント、リセット、および24 本のウェイクアップピンです。
I/O は、SHUTDOWN モードで内部プルアップ、プルダウンまたはフ
ローティングで設定できますが、SHUTDOWN モードを終了すると設定が失われます。

29

低消費電力モード：STANDBY および SHUTDOWN モード• STANDBY クロックからのウェイクアップは MSI 1 ~ 4
MHz• STANDBY：
8 KB + 56 KB の SRAM2（合計 64 KB）を個別に保持可能
2 KB の BKPSRAM を保持可能

ウェイク
アップイベ
ント

（WUSELx
= 00）

WKUP1

PA0

PB2

PE4

-

WKUP2

PA4

PC13

PE5

-

WKUP3

PE6

PA1

PB6

-

• 8 つのイベントに加え、内部ウェイクアップイベント時に多重化された、24 本のウェイクアップピン

WKUP4

PA2

PB1

PB7

-

WKUP5

PC5

PA3

PB8

-

• WUSELx は、RTC または TAMP でウェイクアップするために、11 に設定する必要がある

WKUP6

PB5

PA5

PE7

RTC_ALRA_S または
RTC_ALRB_S または
RTC_WUT_S または RTC_TS_S• WUSELx=11 の場合：WUFx は、すべての内部ウェ
イクアップソースがクリアされたときにハードウェアによってクリアされる

WKUP7

PB15

PA6

PE8

RTC_ALRA または RTC_ALRB
または RTC_WUT または
RTC_TS

WKUP8

PF2

PA7

PB10

TAMP または TAMP_S• STANDBY の消費電力を低減する場合、ULPMEN=1（WUSELx= 01）（WUSELx= 10）（WUSELx = 11）30

STANDBY 状態を終了するために使用されるクロックソースは、1 ~4 MHz の MSI です。
STANDBY 状態において、SRAM2 の 2 つの部分（8 KB の部分 1
つと 56 KB の部分 1 つ）は個別に保持できます。
2 KB のバックアップ SRAM は STANDBY モードで保持されますが、
SHUTDOWN モードでは保持されません。
この表は、STANDBY モードまたは SHUTDOWN モードを終了する
ときにアクティブなままになるピンを示しています。
24 本のウェイクアップピンと 8 本の RTC タンパピンは、8 つのイベントに対して多重化されます（ウェイクアップ 1 から 8）。WUSEL
ビットフィールドで、ウェイクアップを発生させるピンとイベントを選択します。
RTC または外部タンパ検出を使ってウェイクアップするには、
WUSEL をバイナリ 11 に設定する必要があります。

30

VBAT モード
アクティブセル（有効な場合）

内部ペリフェラル

クロックオフセル（機能しない）

GPIO

ADC1

LPGPIOADC4GPDMA1

温度センサ

パワーダウン状態のセル
レギュレータCPU

SMPS（ULP）（SRAM2 の場合）

Cortex®-M33

LDO（HP）

I/O

LPREG（SRAM2 の場合）-

クロック供給

メモリ

HSI16
HSI48

Flash（2 MB）

有効なリセットソース

LPDMA1

DAC1-2DMA2D

VREFBUF

CRC

OPAMP1-2

USART1-5

COMP1-2

LPUART1

CORDIC_I2C1、2.4

FMAC

I2C3

MDF1

SPI1-2

ADF1

SRAM1（192 KB）

有効なウェイクアップソース
ソース、リセット、またはウェイクアップとしては使用不可

リセットソースとウェイクアップイベント
NRST

GPIO（24 ピン）

BOR

ADC4
GPDMA1

SPI3

DCMI

PVD

FDCAN1PSSIPVMLPDMA1

SRAM3（512 KB）

SDMMC1-2

TSC

RTC

USART1-5

LSI

SRAM4（16 KB）

SAI1-2

TIM1-8,15-17

LSE

BKPSRAM（2 KB）

OTG_FS、UCPD1

LPTIM1、3.4

PLL

バックアップレジスタ

RNG

LPTIM2CSS

FSMC

AES、SAESIWDGLSE の CSSOCTOSPI

HSE
MSI（最大 24 MHz）

SRAM2（64 KB）

TAMP

LPUART1

SRAM2-3 ECC エラー

I2C1、2.4

OTG_FSI2C3COMP

SPI1-2SPI3HASH アクセラレータ

WWDG

OTFDEC1-2

RTC

LPTIM1、3.4

PKA

TAMP

LPTIM2MDF1SYSTICKTAMP の供給と温度の監視

IWDG

ADF1

31

VBAT は、RTC、32 kHz の外部クロックオシレータ、バックアップレ
ジスタ、およびオプションでバックアップ SRAM の VDD が存在しな
い場合の電源です。
RTC なしの VBAT モードでの消費電力は、1.8 V で 120 ナノアン
ペア、RTC ありで 450 nA です。
VDD が特定の閾値を下回る場合、バックアップドメインの電源は自動的に VBAT に切り替わります。VDD が通常に戻ると、バックアッ
プドメインの電源は自動的に VDD に戻ります。
バックアップバッテリレベルを監視するために、VBAT 電圧は ADC
入力チャネルに内部接続されます。

31

VBAT モード
• VDD が存在するときの VBAT バッテリ充電• VBAT ブラウンアウトリセット（1.58V）• 2 KB の BKPSRAM を保持可能（オプションでタンパによって保護）• RTC および TAMP は LSE または LSI でアクティブ（8 タンパピンを含む）• タンパにつながる LSE クロックセキュリティシステムの内容：• クロック損失検出およびオーバー周波数検出（2 MHz）
• グリッチフィルタリング（2 MHz）

• タンパにつながる温度およびバックアップドメイン電圧の監視

32

バッテリ充電機能により、VDD 供給が存在する場合、内部抵抗を介して VBAT ピンに接続されたスーパーコンデンサを充電できます。
充電はソフトウェアによって有効にされ、ソフトウェアに応じて 5kΩ
または 1.5kΩ の抵抗を介して行われます。
バッテリ充電は、VBAT モードで自動的に無効になります。
VBAT 電源ドメインには専用のブラウンアウトリセット回路があります。
RTC は、内部または外部ロースピードオシレータを使用することで、
アクティブなままであることに注意してください。
温度およびバックアップドメイン電圧の監視は、タンパに加え、LSE
クロックの喪失検出やオーバー周波数検出につながる場合があります。
これらのタンパイベントは、バックアップ SRAM とバックアップレジ
スタの消去を行うようにプログラムできます。

32

PWR モードの出力ピン
Cortex-M33
IcacheGPDMA1DMA2DSDMMC1

SDMMC2

DcacheFlash

CD バスマトリックス

MPCBB1SRAM1MPCBB2SRAM2MPCBB3SRAM3CDSTOPSRDSTOP

0

0

0

RUN モード

1

0

0

SLEEP モードまたは STOP 0 または STOP 1 モー
ド：AHB/APB クロックは CPU ドメイン（CD）およびSmartRun ドメイン（SRD）で動作中

1

1

0

STOP 0、STOP 1、または STOP 2 モード：AHB/APB
クロックは SmartRun ドメイン（SRD）で動作中

1

1

1

STOP 0、STOP 1、STOP 2、および STOP 3 モード

AHB1 ペリフェラル
AHB2 ペリフェラル
MPCWM1OCTOSPI1MPCWM2OCTOSPI2MPCWM2MPCWM3FSMC

MCU 電力モード

CSLEEPLPDMA1

SRD バスマ
トリックス

AHB3/APB3 ペリフェラル

MPCBB4CPU 電力ドメイン

SRAM4

SRD 電力ドメイン

33

デバッグに役立つよう、デバイスピンのオルタネート機能として、
CSLEEP、CDSTOP、および SRDSTOP の 3 つの信号が用意されています。
対応する 3 ビットの組み合わせは、マイクロコントローラの現在の電力モードを示します。
CSLEEP、CDSTOP、および SRDSTOP はコアドメインで生成されるため、STANDBY モードおよび SHUTDOWN モードでは駆動されません。
これらは、外部ボードレベルの電源管理ロジックでも使用できます。

33

セキュア保護と特権保護• 個別のセキュリティ設定：
低消費電力モード
ウェイクアップピン
電圧検出
電力監視
バックアップドメイン
プルアップ/プルダウン設定の I/O

•
•
•
•
•
•

• 追加の PWR 設定ビットは以下の場合に自動的にセキュア：
RCC でシステムクロックの選択がセキュアな場合：
PWR の電圧スケーリング（VOS）設定はセキュア• GPIO がセキュアとして設定されている場合：• STANDBY モードのプルアップ/プルダウン設定の PWR における対応するビットはセキュア• UCPD がセキュアな場合：• PWR における UCPD_DBDIS ビット（USB Type-C およびパワーデリバリデッドバッテリの無効化）と UCPD_STDBY ビット（USB Type-C
およびパワーデリバリの STANDBY モード）はセキュア••• 4 つの隔離されたスレッドをサポートするための、セキュアレジスタ/ビット（SPRIV）と非セキュアレジスタ/
ビット（NSPRIV）の個別の特権保護設定： S/P; S/NP; NS/P; NS/NP34

PWR は TrustZone 対応のモジュールです。一部の PWR レジスタのセキュ
ア属性と特権レベルは両方ともプログラム可能で、セキュア特権、セキュア
非特権、非セキュア特権、および非セキュア非特権の 4 つの区分を有効にします。
PWR の TrustZone セキュリティは、セキュリティ設定レジスタを使用して、低消費電力モード、ウェイクアップ（WKUP）ピン、電圧の検出および監視、
VBAT モード、および I/O のプルアップ/プルダウン設定の機能を提供します。
一部の機能のセキュリティは、継承メカニズムに基づいています。
- RCC のシステムクロック選択がセキュアな場合、電圧スケーリング（VOS）
設定とレギュレータブースタはセキュアです。
- GPIO がセキュアに設定されている場合、STANDBY モードのプルアップ/
プルダウン設定の対応するビットはセキュアです。
- UCPD1 が GTZC でセキュアな場合、PWR_UCPDR レジスタはセキュアです。

34

© STMicroelectronics - All rights reserved.
ST logo is a trademark or a registered trademark of STMicroelectronics International NV or its affiliates in the EU and/or other countries.
For additional information about ST trademarks, please refer to www.st.com/trademarks.
All other product or service names are the property of their respective owners.

このトレーニング以外にも、次のプレゼンテーションを参照してください。
• リセットおよびクロックコントローラ• リアルタイムクロック• タンパ• STM32CubeMX（消費電力計算機能の説明中心）

35