立石科学技術振興財団

助成研究成果集(第32号) 2023

［ 研究助成 (A) ]視覚特性を考慮した新計算原理に基づく高効率コンピュータの創生
A high energy-efficient computer based on approximate computing
2221012

研究代表者

東京大学
大学院情報理工学系研究科

助 教

小島

拓也

式の計算機を採用し更なる高効率化を目指す。

[研 究 の 目 的]

現在の汎用プロセッサはノイマン型コンピューマルチメディア処理や機械学習の需要が増加

タと呼ばれ，性能上のボトルネックを抱えていしたことにより，計算機システムにおける消費る。データフロー型計算機はこのボトルネック電力は日々増加している。AI 処理に関して言を解消する次世代の計算機として期待されていえば，2030 年の全世界での消費電力が 2018 年る。と比べおよそ 75 倍となると試算されている[1]。
[研究の内容，成果]

したがって，計算機システムにおける省電力化はますます重要になっている。しかしながら，半導体微細化の鈍化によりこれまでとは違うア

1．基本アーキテクチャ前述の通り，本研究ではデータフロー型の計プローチによって，消費電力の削減を図る必要算機をベースのアーキテクチャとする。この構がある。
従来の計算機は正確な計算結果を高速に導き成を図 1 に示す。加算や乗算などの算術演算や出すことを求められ，日々進化を遂げてきた。

論理演算を行う Arithmetic Logic Unit (ALU)

一方で，マルチメディア処理や機械学習の普及と中間データ用のレジスタからなる Proces-に伴いこの常識が覆りつつある。これらの分野

sing Element (PE) が 格 子 状 に 並 ん で い る。

では厳密な計算を必要とせず，ある程度の誤りPE 同士が互いにデータを交換し，処理を進めを許容する。こうした特徴を活用して省エネルることで，データメモリへのアクセスを削減すギー化を目指す新たな計算原理「Approximateる。

Computing」に注目が集まっている。とりわけ，

このアーキテクチャは，PE で行う演算の動画像処理の分野では JPEG をはじめ，人間の種類や PE 間の相互接続をアプリケーション

視覚特性に基づいて品質の劣化を抑えつつ，高い圧縮率を実現する符号化技術が開発されてきた。本研究では，このような特性を考慮してApproximate Computing を行う省エネルギー，省リソースな計算機システムの実現を目指す。
本研究では，Approximate Computing に加え，動画像処理や機械学習のワークロードと親和性の高いデータフロー型計算機と呼ばれる方― 1 ―図1

基本アーキテクチャの構成 (成果 1 より)

立石科学技術振興財団

ii

1

0

C i1=G i+G i1P i+⋯+G 0 ∏ P +C  ∏ P に応じて切り替えることができることから，再構成可能ハードウェアの一種であり Coarse-(1)Grained Reconfigurable Architecture (CGRA)とも呼ばれる。

G iとP iはキャリー生成項と伝搬項と呼ばれ，そ先行研究[2] によれば，全体の回路面積の中れぞれ加数と被加数の i ビット目同士の論理積で 6 割弱の電力を ALU が占めることが示されと排他的論理和である。各桁上がり信号が加数ている。よって，加算や乗算の結果を近似すると被加数で計算できるため，高速な加算が可能回路に変更することで，省電力化が可能となる。

な一方で，桁数が大きくなるにつれて必要な論理演算数が増加することがわかる。
そこで，近似回路を設計するために，ウィン

2．ハードウェア設計テンプレート
本研究では，PE の実装方法や PE の数，その相互接続を変更し，最適な設計の探索を行う

ドウサイズWを導入して式(1)を 2 つに分割する[3]。

必要がある。そこで，これを効率的に行うために，ハードウェア設計テンプレートを作成した。

C i1=

テンプレートはパラメータ化されたハードウェはパラメータ化に限界がある。そこで，近年注目を集めている Chisel と呼ばれるハードウェア記述言語を採用した。Chisel は Scala 言語のドメイン固有言語として作られており，Scala言語が持つ関数型言語かつオブジェクト指向型言語という特徴を継承する。また，パラメータ化された設計を容易に行うことができる。

ii1iW1iW

ア設計である。通常ハードウェア設計に用いられるハードウェア記述言語の Verilog-HDL で

 ∑ G  ∏ P + ∑ G  ∏ P +C ∏ P 
01i11i0

(2)

近似計算を行う際は後半部分の計算を省略する。
これは，前半部分と比べ，後半部分は下位の桁で計算されるため，省略時に誤差の影響が小さくなることに基づく。また，ウィンドウサイズの選択は精度に影響を与え，小さくするほど省略部分が多くなるため精度が低下する。Wを変更して回路面積を評価した結果を図 2 に示す。
波線は先行研究で提案された近似演算と厳密演算の両方を計算できるようにした場合の回路面

3．近似加算器および乗算器の調査
計算結果を近似する回路はこれまでに多数提案されている。特に，計算精度と面積，消費電力，および回路遅延などの間にはトレードオフ積である。一方で，青線にプロットした面積は，各ウィンドウサイズで，近似演算に特化した加算器を設計した場合の面積である。平均しておが存在し，用途に応じて適切な方式の近似計算回路方式を選択する必要がある。本研究では，いくつかの方式を検討したのちに，以下の方式の近似加算器と近似乗算器を実際に設計し，予備評価を実施した。
3. 1．近似桁上げ先見加算器

従来の加算器でよく用いられる桁上げ先見加算器では，桁上げ信号の伝搬による加算器の遅延時間を短くするために，桁上げ信号を組み合わせ回路で計算する。i+1 ビット目の桁上げ信号C i1は以下の式で計算される。

図2― 2 ―

近似加算器の面積削減効果 (成果 2 より)

Tateisi Science and Technology Foundation

よそ 30% の面積削減が得られることがわかっ

表1た。また，W=6程度で削減効果は頭打ちとな

加算器

演算器面積の比較 (成果(2)より)乗算器

両対応組合せ回路面積 (μm 2)
666.4

ることも明らかになった。よって，面積削減効近似演算 近似演算

310.7

果と精度のトレードオフを考慮して，以降は近似演算 厳密演算

314.9

W=5の近似加算器を用いることとした。

厳密演算 近似演算

480.6

厳密演算 厳密演算

484.7

3. 2．4 : 2 圧縮器による近似乗算器

高速な乗算器の設計では，乗数と被乗数から部分積を並列に計算し，各部分積をキャリー保な演算器は自由度が高い一方で大きな面積を消費することがわかる。
加算と乗算の両方を近似演算のみにした場合存加算器で足し合わせる構成が用いられる。
Dadda 乗算器や Wallace 乗算器は，圧縮器

は，当然もっとも面積が小さいが，全ての演算と呼ばれる回路を用いて部分積が 2 つになるま器をこれに置き換えてしまうと動画像処理を行でキャリー保存加算によるリダクションが行わう際に所望の計算精度を維持できない恐れがあれる。最後の二数をキャリー伝搬加算によって，る。

最終的な積を計算する。部分和のリダクション

そこで，本研究では格子状に多数配置されるは，全加算器や圧縮器と呼ぶ回路をツリー状にPE の冗長性に注目し，異なる演算精度の PE接続して計算される。中でも，4 : 2 圧縮器は，を分散させる。コンパイラはユーザーが求める

式(3) に基づいて 4 ビットの入力信号xと桁入計算精度を満たせるように演算器を適切に選択力C  から 2 ビットの出力信号sum, carryと桁しながらデータフローのマッピングを行う。こ

上げ信号C を生成する。

れによって，回路面積を削減しつつ，可変精度Sum=の計算を実現できる。

x 1⊕x 2⊕x 3⊕x 4⊕C 

carry= x 1⊕x 2⊕x 3⊕x 4C +x 1⊕x 2⊕x 3⊕x 4x 4 ( 3 )x 1⊕x 2x 3+x 1⊕x 2x 1

C =5．計算精度を考慮したデータフローマッピン
グコンパイラ
データフローマッピングのアルゴリズムを実

この圧縮器の近似手法として以下の式(4) によ

装 す る に あ た り，我々 が 開 発 を 進 め て い るる回路が提案されている[4]。
sum=x 1⊕x 2⋅x 3⊕x 4
carry=x 1x 2⋅x 3x 4

GenMap という遺伝的アルゴリズムを用いた最(4)適化ツールを用いた。GenMap は任意の目的関数を追加し，多目的最適化が可能である。本研

本研究でもこの方式の近似圧縮器を用いた究では，計算誤差に関する目的関数を追加し，Dadda 乗算器を近似乗算器として用いることユーザーからの許容誤差に収まるようにマッピとした。

ングを最適化できるよう改良を行った。
誤差のモデリングに関しては，先行研究で用4．近似計算用データフローアーキテクチャのいられている誤差分散と誤差感度という指標設計[2] を本研究でも採用した。これはデータフ

3 節で述べた近似演算器と従来の厳密計算をロー中の演算を近似演算した場合，最終的な出行う加算器および乗算器を適切に使い分けるこ

力結果にもたらされる誤差をモデル化したものとで，面積効率の良い PE の設計を行う。PEである。これに基づき，出力結果に与える誤差中の ALU がサポートする演算種のパターンとの影響が少ない計算が優先的に近似演算器で処その回路面積を評価した結果を表 1 にまとめる。 理されるようになる。
近似演算と厳密演算の両方を選択的に利用可能― 3 ―立石科学技術振興財団[結つのベンチマークアプリケーションを実行した果]

場合に占有される演算器の面積を比較したグラ提案手法の有効性を検証するために，回路面フである。AC1, 2, 3 はそれぞれ許与される誤積と消費電力の評価を行った。さまざまな構成差レベルを示し，AC1 が最も誤差を許容するの評価を実施したが，本報告ではその中でも最ケースである。いくつかのベンチマークでは占も面積・電力削減効果の大きかった図 3 の構成

有面積が先行研究と比べ増加しているが，未使について述べる。

用領域も含めれば前述の通り 40% ほど面積が削減されていることに変わりはない。
次に，2 GHz の動作周波数における消費電力の比較を図 5 に示す。本研究では面積の削減に焦点を当てたため，電力削減効果は限定的であるものの，20% 程度の削減があるケースが確

図3認された。

評価した演算器の構成

この構成では 4 種の異なる演算器が利用されている。紫色の演算器は加算と乗算が共に近似演算回路で行われる。赤色のものは乗算が厳密演算回路，加算は近似演算回路で行われる。青色のものはその逆であり，白色のものは加算と乗算が共に厳密演算回路で行われる。先行研究
は全ての演算器を表 1 の近似演算と厳密演算の両方に対応した演算器のみを用いた構成しているため，それと比較すると組合わせ回路面積が図5消費電力の比較40% 削減されることがわかった。一方で，実[ま際にデータフローをマッピングした際に生じるとめ]制約から，演算器アレイ上での占有範囲増加が懸念される。なぜなら，図 3 の構成において厳本研究では，動画像処理において演算精度と密演算が多く必要とされるケースでは，間に存消費電力や回路面積のトレードオフを最適化す在する紫色の演算器などは利用できず無駄にる Approximate Computing と非ノイマン型のなってしまうことがあるためである。図 4 は 5

データフロー型計算器を組み合わせることで，より高効率な計算機の実現を図った。従来の設計では演算器の柔軟性を維持するために，余分な回路が多く含まれていたため，回路の面積が大きいという問題があった。そこで，本研究ではこれらの面積オーバーヘッドを削減し，それに合わせてアプリケーションマッピングを最適化するコンパイラを開発することで，これまで通りのアプリケーションを動作させたまま，回路面積の削減や消費電力の削減を達成した。

図4

現時点で評価に用いたアプリケーションベン

使用部分に関する回路面積の比較― 4 ―Tateisi Science and Technology Foundation

チマークは小規模なものに限られている。これ

andらを実用的な動画像処理に拡張し，引き続き有figurable approximate carry look-ahead adder. Vol.

効性の検証を行うのが今後の課題である。

MassoudPedram.

RAP-CLA:

Arecon-65, pp. 1089-1093, 2018.
[ 4 ] Omid Akbari, Mehdi Kamal, Ali Afzali-Kusha,
and Massoud Pedram. Dual-quality 4 : 2 compres-[謝sors for utilizing in dynamic accuracy configurable

辞]

multipliers. IEEE Transactions on Very Large Scale
本研究実施は，東京大学 沓名海斗氏による提案
手法の実装や評価，データ収集などの多大な協力にIntegration (VLSI) Systems, Vol. 25, No. 4, pp.
1352-1361, 2017.

より成し遂げることができたものであり，深く感謝申し上げます。

[成果の発表，論文など](1)[参考文献]

小 島 拓 也，齋 藤 真，中 村 宏，
“多 様 な CGRAを実現する Diplomacy を活用した設計手法の検討”
，
[1]

低炭素社

デザインガイア 2022 ―― VLSI 設計の新しい大地会戦略センター，“情報化社会の進展がエネルギー――，信学技報，vol. 122, no. 283, VLD2022-22, pp.

消費に与える影響 (Vol. 2)”，2020 年 2 月．

19-24, 2022 年 11 月．

[2]

国立研究開発法人科学技術振興機構

O. Akbari, M. Kamal, A. Afzali-Kusha, M.

(2)

沓名海斗，小島拓也，高瀬英希，中村 宏，“近Pedram, and M. Shafique, “X- CGRA: An energy-

似演算器を用いた CGRA とアプリケーションマッ

efficient approximate coarse-grained reconfigu-

ピ ン グ の 協 調 設 計”
，信 学 技 報，vol. 122, no. 402,

rable archi- tecture,” IEEE Transactions onVLD2022-88, pp. 91-96, 2023 年 3 月Computer-Aided Design of Integrated Circuits andSystems, vol. 39, pp. 2558-2571, 2020.
[3]

Omid Akbari, Mehdi Kamal, Ali Afzali-Kusha,― 5 ―