立石科学技術振興財団

助成研究成果集(第32号) 2023

［ 研究助成 (C) ]三次元積層型集積回路を内蔵したフレキシブル浅皮下生体情報可視化シートの開発
Development of Smart Skin Display with 3D-stacked Heterogeneous Dielets
2217006

研究代表者

東北大学

大学院工学研究科

博士課程

煤孫祐

樹

[研 究 の 目 的]
近年，フレキシブルデバイスの性能向上のため，Si 等の無機半導体チップと有機基板を融合させたフレキシブル・ハイブリッド・エレク
トロニクス (FHE) が注目されている。しかし，従来 FHE ではチップを極薄化して曲げに追従させるため特性が変動する。本研究では，小さく分割した三次元積層型集積回路 (3D-

図1

浅皮下生体情報可視化シートの構造

IC) ダイレットを有機基板に多数埋め込み，ウエハレベルで相互に接続し，高い柔軟性と信回路は，赤色/近赤外光を受光するフォトダイ

頼性を持つ高集積なフレキシブルエレクトロニ

オード，増幅回路，電流/電圧変換回路，矩形クスの技術基盤を創成する。応用として血管か波 発 生 回 路，LED 駆 動 回 路 か ら 構 成 さ れ，ら様々な生体情報をリアルタイムで可視化でき

TSV を通して表示用青色 Micro-LED が接続る生体情報可視化シートを提案する。血管のモされる。隣接して赤色/近赤外光照射用 Mini-ニタリングは血栓などによる血管の収縮・膨張LED を実装する。これらは 2 層のフレキシブなどの情報を得ることができ，健康維持に役立

ル多層配線で接続され，絶縁膜を介してフレキてることができる。本研究で構築する 3D-IC

シブルな樹脂で埋め込まれた構造となる。このを用いた新しい FHE プロセスは，フレキシブデバイスの開発のために必要な要素技術として，ルデバイスの集積度を飛躍的に向上させること① フレキシブル多層配線の作製，② 樹脂基板が期待され，曲がるデバイスに加えて曲面に集貫 通 配 線 (TXV) の 作 製，③ 3D-IC チ ッ プ

積できる立体的なエレクトロニクスのシステム

レ ッ ト の 作 製，④ 3D-IC と Micro-LED の 一集積にインパクトをもたらす。生体情報可視化括接合が挙げられる。本研究ではこれらの要素シートの概要を図 1 に示す。2.5 mm 角の 3D-技術の開発に取り組んだ。本研究で提案す，mIC チップレットに 6×6=36 個の 100 μm 角のる浅皮下生体情報可視化シートの特色は，生体Micro-LED を 実 装 す る。こ の 3D-IC を 30情報の取得と血管情報の表示を同時に行うこと

mm 角のシートに 12×12=144 個埋め込むことができる点にある。従来の無機半導体デバイスにより，5,184 ピクセルになる。3D-IC の基本は高性能であるが硬いため，広範囲の皮膚に追― 1 ―立石科学技術振興財団従することが困難である。有機材料を用いたフ第一支持基板に PDMS を注型し，200℃で熱剥レキシブルデバイスでも生体情報を取得できる離する高温熱剥離シートを貼った第二支持基板

ものは開発されているが，得られた信号を外部で挟んで PDMS を硬化するとともに圧縮成型PC に送信し解析するためには単結晶 Si 製のメを行った。PDMS の厚さは 500 μm とした。今モ リ や 無 線 回 路 が 必 要 と な る。本 研 究 で は回，多層配線のみの評価を優先したため，チッ3D-IC を有機基板に埋め込むことで，生体情プレットを埋め込む工程を省略した。続いて，

報の取得・解析・表示をデバイス上で完結し，第一支持基板を剥離した後，PDMS と配線間皮膚に追従可能な柔軟なデバイスを開発する。の応力緩衝層として厚さ μm のパリレンを蒸着

本研究の成果は，フレキシブルデバイスの集積により成膜した。その後，Ti 15 nm，Au 500度を飛躍的に向上させ，従来の電子デバイスのnm を ス パ ッ タ し，フ ォ ト リ ソ グ ラ フ ィ と可能性を広げ，電気電子工学や医工学分野の発ウェットエッチングにより一層目の配線を形成展に大きく貢献することができる。

した。次に，応力中立軸が二層配線の中心となるように設計し，層間絶縁膜として厚さ 4 μm

[研究の内容，成果]の SU-8 をスピンコートしてフォトリソグラ
フィにより二層目と一層目の配線を繋ぐコンタ

1 年目

クトホールを形成した。一層目と同様の方法でフレキシブル多層配線の作製

二層目の配線を作製し，最後に第二支持基板か浅皮下生体情報可視化シートのような高集積ら二層配線を形成した PDMS を剥離した。

なフレキシブルハイブリッドデバイス作製のた

各材料の厚さは，配線の応力中立軸が 2 層配めには従来の半導体プロセスで用いられるよう線の中間に位置するように設計した。応力中立な多層配線が不可欠である。そこで本研究では軸とは物体が曲がった時に変形が起こらない面多層配線を有する FHE 作製のため，高い柔軟を指す。応力中立軸に近いほど曲げた際の変形性と生体適合性を持つ PDMS を基板として二量が抑えられるため，応力中立軸と配線の位置層配線を形成し，繰り返し曲げ試験により配線を合わせることでフレキシブル配線の曲げ耐性の機械的耐久性を評価した。図 2 はフレキシブ向上が見込まれる。作製したフレキシブル 2 層

ル 多 層 配 線 の 作 製 プ ロ セ ス で あ る。ま ず，配線の写真と繰り返し曲げ試験の結果を図 3，130℃で熱発泡する低温熱剥離シートを貼った

図 4 に示す。繰り返し曲げ試験の結果，1000回の曲げ後も抵抗の上昇は抑えられており，応力中立軸の設計により，高い曲げ耐性を持つフレキシブル多層配線の作製に成功した。

図2

フレキシブル多層配線の作製方法

図3― 2 ―

作製したフレキシブル多層配線の顕微鏡写真

Tateisi Science and Technology Foundation

図4

フレキシブル 2 層配線の繰り返し曲げ試験結果

図5

フレキシブル基板貫通配線の作製プロセス

樹脂基板貫通配線 (TXV) の作製

従来のフレキシブル配線な両面配線においては，ポリイミドなどのフレキシブル基板にレーザーなどで穴あけ加工を行い，レジストを形成した後にめっきにより貫通配線を作製している。
この方法の問題点としてはプロセスが煩雑で，図6めっきに長時間かかること，低アスペクト比の銅ピラー TXV を用いた両面配線貫通配線しか作れず厚い基板では貫通配線の形成が困難といった問題がある。本研究ではこれらの問題を解決するため微細な銅ピラーをTXV として採用し，数百 μm の厚い基板での基板貫通配線作製に挑戦した。
評価試料の作製方法を図に示す。まず，第一支持基板として Si ウエハ上に熱剥離テープ Aを 貼 り，直 径 300 μm，高 さ 300 μm の 銅 ピ
図 7 銅ピラー TXV を用いた両面配線の電気特性ラーをダイボンダーでアセンブリして仮接着を行い，銅ピラーを基板に固定するアンカー層としてパリレン 200 nm を蒸着した。次に，第二シブル配線を形成した。

支持基板として Si ウエハ上に剥離温度の高い配線幅 75 μm で接続された TXV の写真を図

熱剥離テープ B を貼り，第二支持基板上にフ6 に示す。また，厚さ 300 μm のフレキブルエレキシブルエポキシを滴下した。その後，第一ポキシ基板に内蔵した 2 本の銅ピラーから構成支持基板を第二支持基板に重ね，フレキシブルされる TXV を含む表裏フレキシブル配線のエポキシを圧縮成形し硬化した．加熱により熱I-V 特性の結果を図 7 に示す。この図からフレ剥離テープ A を剥離させた後，その上に Ti 15

キシブルエポキシ基板に埋め込まれた 2 本のnm，Au 500 nm をスパッタし，フォトリソグTXV を介して得られた両面配線の電流と電圧ラフィとウェットエッチングにより表面配線をは線形関係にあり，オーミックな接続が得られ形成した．続いて熱剥離テープ C を貼った Siた。配線抵抗が理論値より僅かに高い原因は，ウエハに試料全体を反転して接着し，熱剥離銅ピラー表面の酸化物はクエン酸処理により除テープ B を熱剥離した。表面配線と同様に裏去しているため，銅ピラーの酸化ではなく，銅面配線を形成し，最後に熱剥離テープ C を剥ピラーと配線の接触抵抗によるものと考えられ離し，TXV を介して表裏面を接続するフレキる。

― 3 ―立石科学技術振興財団

銅は高い熱伝導率を持つため，本研究の銅ピラーとフレキシブル樹脂基板のインテグレーション技術は配線だけでなく放熱設計等にも応用が期待できる。
2 年目
3D-IC チップレットの作製

当研究室はこれまで，3D-IC に関する研究

図83D-IC の作製プロセスフローを多数報告しているが，本研究では 3D-IC の作製工程の内バリア/シード層の成膜に着目し汎用スパッタによりバリア/シード層を形成した。生体情報可視化シートでは複数チップ同時た。次に電解めっきによりビアホールに Cu をに TSV の作製を行う。そのため，アライメン埋め込んだ。TSV 上にレジストをパターニン

トエラーの影響を最小限に抑えるため，可能なグした後，ウェットエッチングによりバリア/限り高いアスペクト比の TSV が求められる。

シード層を除去した。

先端の高アスペクト比 TSV 作製工程では TSV

3D-IC と Micro-LED の一括接合のバリア/シード層の成膜のためにロングス

生体情報可視化シートにはマイクロ LED をロースパッタやイオナイズドスパッタなどの特採用している。マイクロ LED は高輝度・低消殊なスパッタリング装置が用いられる。しかし，費電力・長寿命といった利点から次世代のディこれらの特殊スパッタ装置は非常に高コストでスプレイ材料として注目を集めている。従来のある。そこで本研究ではこれらの特殊スパッタ

マイクロ LED と基板との接合にははんだマイ装置ではなく，汎用スパッタ装置を用いて可能クロバンプなどを用いた熱圧着が使われている。

な限り高いアスペクト比の TSV の作製を目指

一般的にマイクロ LED の接続には半田バンプした。

や異方導電性材料を用いた熱圧着が検討されてはじめに，深堀 RIE によりシリコンウェハいるが，薄い 3D-IC に大きな熱応力を与える上に直径 10 μm，深さ 85 μm のビアホールを高温が必要となり，狭ピッチ化も課題となって形成した。その後 CVD により 4 μm の SiO 2 膜いる。これらを解決するため，本研究では常温を成膜した。汎用スパッタで 250 nm/1750 nmで接合できる Cu めっき直接接合を提案した。の Ti/Cu バリア/シード層を成膜し，最後にCu めっき直接接合を用いた 3 次元積層プロセ

Cu 電解めっきによりビアホールの埋め込みをスを図 9 に示す。マイクロ LED の一辺は 100行った。作製した TSV の断面を観察したとこμm である。マイクロ LED は側壁に SiO 2 が成ろ，TSV の深さが 40 μm 以上では埋め込みに膜されている。LED の側壁に剥き出しになっ失敗していることが確認された。この結果から汎用スパッタによる TSV の最大アスペクト比は 4 と定まった。
図 8 に 3D-IC の作製プロセスを示す。まず，仮接着剤を用いてチップを石英ウエハに固定し，チップを厚さ 40 μm まで薄化した。続いて深掘り RIE によりビアホールを形成し，CVD により側壁に酸化膜を形成した。ドライエッチン
グによりビアホール底面の酸化膜を除去した後，― 4 ―

図93D-IC とマイクロ LED の Cu めっき直接接合

Tateisi Science and Technology Foundationている半導体層に，過剰に成長しためっき Cuが接触したことが原因で短絡することが先行実
験により明らかになったため，これを防止する
た め に こ の プ ロ セ ス を 導 入 し た。そ の 後

図 11 3D-IC 上で動作するマイクロ LED

3D-IC 上にバリア/シード層を成膜した。その後，部分的にバリア/シード層を除去した。こ発光するマイクロ LED の顕微鏡写真である。

れは最終工程でバリア/シード層の除去不良をマイクロ LED は接合後も劣化なく動作した。

防止する目的で行っている。続いて感光性樹脂

このことから半田を用いず，電解めっきによりをスピンコーティングし，フォトリソグラフィ

常温で 3D-IC とマイクロ LED アレイの一括接により開口した。続いて，ダイボンダーによる合に利用できることを実証した。

マイクロ LED の仮接着とウエハボンダーによる追加圧を行った。これはマイクロ LED と感光性樹脂との密着性を高め，マイクロ LED と[成果の発表，論文など]
1)

Takafumi

Fukushima,Yuki

Susumago,

感光性樹脂の空隙に Cu が成長することを防止

Zhengyang Qian, Chidai Shima, Bang Du, Noriyuki

するためのプロセスである。続いて電解めっき

Takahashi, Shuta Nagata, Tomo Odashima, Hisashi

により Cu を成長させ，3D-IC の TSV とマイ
クロ LED の電極を半田レスで接続した。最後

Kino, and Tetsu Tanaka, “Significant Die-ShiftReduction and μLED Integration Based on Die-First
Fan-Out Wafer-Level Packaging for Flexible Hy-に感光性樹脂の剥離とシード層のエッチングを

brid Electronics”, IEEE Transactions on Com-行い，プローバを用いて電気的特性を評価した。

ponents, Packaging and Manufacturing Technology

図 10 は 3D-IC 上に積層されたマイクロ LED

Letter, vol. 10 (2020), pp. 1419-1422
2)

M. Mariappan, Y. Susumago, K. Sumitani, Y. Imai,の顕微鏡画像である。薄く脆い 3D-IC 上にク

S. Kimura, and T. Fukushima, “Laue microdiffrac-

ラックなどの損傷なくマイクロ LED を積層す

tion evaluation of bending stress in Au wiring

ることに成功した。さらに図 11 は 3D-IC 上で

formed on chip-embedded flexible hybrid electronics”, Japanese Journal of Applied Physics, vol. 60,(2021), SBBC023 ) Yuki Susumago, Chang Liu, Tadaaki Hoshi, JiayiShen, Atsushi Shinoda, Hisashi Kino, Tetsu Tanaka,
and Takafumi Fukushima, “Room-Temperature
Direct Cu Semi-Additive Plating (SAP) Bonding
for Chip-on-Wafer 3D Heterogenous Integrationwith μLED”, IEEE Electron Device Letters, vol. 44,
no. 3, (2023), pp. 500-503 (毎号数十本の掲載論文から 5 本が選ばれる Editorsʼ picks に選出され，同

図 10

3D-IC 上に積層されたマイクロ LED アレイ

雑誌 2023 年 5 月号の表紙に採用された。
)― 5 ―