第 5 回計測自動制御学会制御部門大会
2005 年 5 月 25 日〜27 日 仙台市民会館

サンプル値 H ∞ 制御による ∆Σ 型 AD/DA 変換器の設計○永原正章（京都大学） 山本裕（京都大学）

Design of ∆Σ AD/DA Converters via Sampled-Data H ∞ Control∗M. Nagahara (Kyoto University) Y. Yamamoto (Kyoto University)
Abstract– In this paper, we propose a new method for designing ∆Σ converters via sampled-data H ∞optimal control. The design consists of two steps. One is that for ∆Σ modulators. In ∆Σ modulators,
the accumulator z −1 /(1 − z −1 ) is conventionally used in a feedback loop to attenuate quantization noise.
In contrast, we give all stabilizing controllers for the modulator, and propose an H ∞ design to shape thefrequency response of the system from the noise to the output. The other is a design for multirate filtersin oversampling AD/DA converters. While conventional designs are executed in the discrete-time domain,
we take account of the characteristic of the original analog signal by using sampled-data H ∞ optimization.
Design examples are presented to show that our design is superior to conventional ones.
Key Words: sampled-data control, ∆Σ modulators, AD/DA converters

1

はじめにn∆Σ 型変換器は，高性能の AD および DA 変換器に用いられ，主に計測やディジタル音声処理，無線通信などに用いられる 5, 9, 6) ．オーバーサンプリング処理と ∆Σ 変調器を組み合わせることによって，低ビット（通常は１ビット）の量子化にもかかわらず高解像度を持つ変換器を構成できる．ここで ∆Σ 変調器は，Fig.
1 に示すように，量子化器 Q と加算器

r−ψ+yFig. 2: ∆Σ 変調器の線形モデル
1−z−1−1Σ(z) =Σ2z,
1 − z −1(1)1.8
1.6r−ΣψQ

Fig. 1: ∆Σ 変調器

y1.4
1.2Gainを用いてフィードバックで構成される．
加算器 Σ の役割は，量子化誤差 y − φ から出力 yまでのシステムの周波数特性をハイパスにすることである．これにより，出力への量子化誤差の影響が高周波側に集まるので，もとのサンプリング周波数（例えばオーディオＣＤでは 44.1KHz）の整数倍（8 倍や 16倍から数百倍まで）でオーバーサンプリングすることにより，元信号を低周波側へ，量子化誤差を高周波側へ分離することが可能となる．分離後，ローパスフィルタにより元信号を取り出せば元の信号が復元できる．
∆Σ 変調器におけるこのような周波数整形は H ∞ 制御の得意とするところである．そこで本論文では，Σ をフィードバックコントローラと考え， H ∞ 制御によりΣ の最適設計を提案する．
一方，オーバーサンプリング処理においては，AD 変換ではダウンサンプリング，DA 変換ではアップサンプリングが必要となる．これらのマルチレート処理では，アナログ特性を考慮したフィルタ設計が重要である．そこで，本論文では ∆Σ 型 AD/DA 変換器の設計にサンプル値制御理論 1) を応用し，H ∞ 最適なフィルタ設計を提案する．
また，設計例により，提案手法の有効性を示す．

10.8
0.6
0.4
0.2
000.2

0.4
0.6
Frequency (rad/sec)

0.8

1Fig. 3: 1 − z −1 の周波数応答2∆Σ 変調器

従来， Σ には加算器 (1) が用いられる．まず，この加算器の役割を考える．ここで，量子化器 Q は非線形システムであるので，解析を容易にするために線形化モデルを導入する．量子化誤差を n := ψ − Q(ψ) とおき，誤差 n が入力 ψ に依存しないと仮定すると，Fig.
2 の付加雑音線形モデルが得られる．このモデルを用いれば，∆Σ 変調器の入出力関係は次のようにあらわすことができる．

y=1
Σ
r+n = r + (1 − z −1 )n.
1+Σ
1+Σ

ここで，Fig. 3 に示すように 1/(1 + Σ) = 1 − z −1 はハイパス特性を持つため，量子化誤差 n は高周波側に寄ることになる．これからわかるように，加算器 Σ の役割は誤差 n から出力 y までのシステムの周波数応答をハイパスにすることである．このような周波数応答の整形は H ∞ 制御の得意とするところであるから，本研究では Σ をフィードバックコントローラと考え，Σの設計に H ∞ 制御を導入する．
まずは Σ を特徴づける．すなわち，Fig. 2 においてフィードバック系を内部安定化するすべての Σ を求める．これは，従来から制御理論でよく知られた手法で求まる 2) ．

Lemma 1 フィードバック系が well-posed であり，かつ内部安定化するすべての Σ は次で与えられる．
½¾
R
0:R∈S .
1−R
ここで， S 0 は安定かつ厳密にプロパーな有理伝達関数の集合である．
このパラメータ R ∈ S 0 を用い，Σ = R/(1 − R) とす
れば，Fig. 2 のシステムの入出力関係は以下で与えられる．
y = r + (1 − R)n(2)ここで，R(z) = z −1 とおけば，従来の ∆Σ 変調器となる．この Lemma 1 を用いて，周波数応答の整形問
題を次のように定式化する．

Problem 1 安定な重み伝達関数 W (z) が与えられた
とき，次の不等式を満たす R ∈ S 0 を求めよ．
k(1 − R)W k∞ < 1.

(3)

ここで， Σ の実装には FIR (Finite Impulse Response)フィルタがよく用いられるので，R を FIR フィルタとし，NX
R(z) =ak z −k , a0 = 0,rc3∆Σ 型 AD/DA 変換器の設計

前章で，∆Σ 変調器における Σ が Lemma 1 により特徴付けられた．これをもとに，本章では ∆Σ 変調器を用いたオーバーサンプリング AD 変換器および DA変換器を設計する．アナログ特性を考慮した設計を行なうために，サンプル値 H ∞ 制御を用いた定式化を行い，最適なマルチレートフィルタを設計する．∆Σ 変調器はフィードバック構造を持つが，(2) によりその入出力関係は R に関して線形となる．したがって，設計は 1 ブロックの H ∞ 制御問題で記述でき，ファーストサンプリングの手法 3) ，を用いて離散時間 H ∞ 最適化問題に帰着できる．

3.1 ∆Σ 型 AD 変換器の設計
Fig. 4 はオーバーサンプリング ∆Σ 型 AD 変換器のブロック線図である．このブロック線図において，∆Σと書かれたブロックが前章で考察した ∆Σ 変調器である．まず，入力のアナログ信号 rc がサンプル周期 h/Nr

∆ΣyK1 (z)v

↓N

Fig. 4: オーバーサンプリング ∆Σ 型 AD 変換器
wce−dsr
F (s) cr ySh/N
K1(z)+1−R(z)ec↓Nv

HhP (s)−vcnFig. 5: 誤差系 T1のサンプラー Sh/N によって離散時間信号 r に変換される．次に ∆Σ 変調器によって離散時間信号 r が量子化され，ディジタル信号 y が得られる．このディジタ
ル信号は通常 1 [bit] である．ディジタル信号 y はデシメータ 7) (↓ N )K1 (z) によってダウンサンプルされ，サンプル周期 h の離散時間信号 v に変換される．このディジタル信号 v は b [bit] （例えばオーディオＣＤでは 16 [bit]）となる．
ここでの設計目的は，入力のアナログ信号 rc を忠実に再現するようにデシメーションフィルタ K1 (z) を設計することである．そこで，Fig. 5 の誤差系を考え，サン
プル値 H ∞ 制御問題として定式化する．入力 [wc , n]Tから誤差 ec までのシステムを T1 = [T1w , T1n ] とおくと，設計問題は以下で定式化される．

Problem 2 安定かつ厳密にプロパーな F (s) および安定かつプロパーな P (s)，安定かつ厳密にプロパーなR(z)，ダウンサンプル定数 N ，時間遅れ d，サンプル周期 h が与えられたとき，kT1 k∞ :=k=0とおくと，R ∈ S 0 となり，不等式 (3) はフィルタ係数
a1 , a2 , . . . aN を変数とした線形行列不等式で書くことができる 8) ．したがって，MATLAB などの数値計算ソフトウェアを用いることによって効率的にフィルタ係数を求めることができる．

Sh/Nwckec kL2qsup∈L2 ,n∈`2kwc k2L2 + knk2`2を最小化する K1 (z) を求めよ．
この問題はサンプル値 H ∞ 制御問題であり，高速サンプリングの手法 3) を用いて解くことができる 4) ．

3.2 ∆Σ 型 DA 変換器の設計
Fig. 6 はオーバーサンプリング ∆Σ 型 DA 変換器のブロック線図である．入力信号 u をサンプル周期 h でb [bit] のディジタル信号とする．ディジタル信号 u は
まずインターポレータ 7) (↑ N )K2 (z) でアップサンプルされ，サンプル周期が h/N に変換される．この信号は ∆Σ 変調器を通り，低ビット（通常は 1 [bit]）のディジタル信号に変調される．次に離散時間信号 y は周期 h/N のゼロ次ホールド Hh/N により連続時間信号に変換される．ゼロ次ホールドの出力は，１ビットの ∆Σ 変調器であれば +V か −V の 2 値信号（電圧値）である．この信号をアナログフィルタ P (s) によっu↑NK2 (z)

r

∆Σ

yHh/N

P (s)

zc

Fig. 6: オーバーサンプリング ∆Σ 型 DA 変換器

wce−ds
F (s)
Shu

↑N

Frequency Resposneec

K2 (z)

r y+Hh/NP (s)100−−10zc−20−30Gain (dB)

1−R(z)
n−40−50−60Fig. 7: 誤差系 T2−70−80て適切に平滑化することにより，元のアナログ信号を−90−100復元する．
101010
ここでの設計目的は，元のアナログ信号を忠実に再Frequency (rad/sec)
現するようにインターポレーションフィルタ K2 (z) を設計することである．そこで，Fig. 7 の誤差系を考え， Fig. 8: AD 変換器におけるデシメーションフィルタ:
サンプル値 H ∞ 制御問題として定式化する．ここで， サンプル値 H ∞ 設計（実線），等リップルフィルタ（点線）Fig. 7 から明らかなように，フィルタ K2 (z) では量子化雑音 n を抑制できないので，∆Σ 変調器におけるフィルタ R(z) も同時に設計する．入力 [wc , n]T から誤差 ec までのシステムを T2 = [T2w , T2n ] とおくと，設計問題は以下で定式化される．
−101Time Response

Time Response

110.8

0.8

0.60.60.4

0.40.2Magnitude

Problem 3 安定かつ厳密にプロパーな F (s) および安定かつプロパーな P (s)，アップサンプル定数 N ，時間遅れ d，サンプル周期 h が与えられたとき，

Magnitude

0.20−0.20−0.2−0.4−0.4−0.6−0.6−0.8−0.8−10−110203040506070800102030

Time (sec)kT2w k∞ := supwc

および

∈L2

kec kL2kwc kL2kec kL2.
n∈`2 knk`2kT2n k∞ := supを最小化するフィルタ K2 (z) および R(z) を求めよ．
ここで，T2w は K2 (z) にのみ依存し，また T2n は R(z)のみに依存するので，K2 (z) と R(z) を求める設計は独立に行なうことができる．これらの設計も，前節と同様に高速サンプリングの手法を用いて解くことができる 4) ．

4

設計例

4.1 AD 変換器の設計
本節では，１ビットオーバーサンプリング ∆Σ 型 AD変換器の設計を行なう．設計パラメータは以下のとおりである．サンプル周期を h = 1， オーバーサンプリ
ング比を N = 8，時間遅れを d = h/N = 1/8，∆Σ 変調器におけるフィルタを R(z) = z −1 （すなわち従来型の積分器を用いた ∆Σ 変調器）とし，入力信号の周波数特性を
F (s) =1, T = 22.05/π(T s + 1)(0.1T s + 1)

とおく．また，P (s) = 1 とする．以上の設定のもとでデシメーションフィルタ K1 (z) を設計する．従来法との比較のために，デシメーションフィルタとして 42タップの等リップル FIR フィルタを用いる．
Fig. 8 は設計で得られたデシメーションフィルタの周波数応答である．従来法の等リップルフィルタはカットオフ周波数 ω = π で急峻に減衰しているが，サンプ

4050607080Time (sec)(a) サンプル値 H ∞ 設計(b) 等リップルフィルタ設計

Fig. 9: 矩形波応答
ル値設計によって得られたフィルタは減衰が遅いことがわかる．
このフィルタ特性の違いを見るために，Fig. 4 の ∆Σ
変調器のシミュレーションを行なう．ここで量子化器
Q として次の１ビット量子化器を用いた．

ψ > 0,
1,Q(ψ) = sgn(ψ) = −1,(4)ψ < 0,0,
ψ = 0.

Fig. 9 に矩形波応答を示す．サンプル値設計による ∆Σ
型 AD 変換器は優れた復元応答を示しているのに対し，等リップルフィルタではエッジ付近にリップルが生じているのがわかる．これは，従来法がナイキスト周波数以上の周波数特性を考慮していないためである．
4.2 DA 変換器の設計
ここでは，１ビットオーバーサンプリング ∆Σ 型 DA変換器の設計を行なう．設計パラメータは前節の DA変換器と同じであるが，P (s) としてP (s) =1,(Tc s + 1)2

Tc :=

h.
πを用いる．このパラメータのもとで，サンプル値設計により ∆Σ 変調器におけるフィルタ R(z) （8 タップの FIR フィルタとする）およびインターポレーション
フィルタ K2 (z) を設計する．比較のために，従来法として R(z) = z −1 および K2 (z) として 22 タップの等リップル FIR フィルタを用いる．

ErrorFrequency Response
30200.25

100.2Magnitude

Gain (dB)0−10−200.15

0.1

−30
−400.05−50−60 −11000011010102030

Frequency (rad/sec)

Fig. 10: DA 変換器におけるインターポレーションフィ
ルタ: サンプル値 H ∞ 設計（実線），等リップルフィルタ（点線）0.60.60.4

0.40.20.2

0−0.2−0.6−0.6RMS(φc ) :=203040Time (sec)50607080(a) サンプル値 H ∞ 設計

−1010203040Time (sec)50607080(b) 等リップルフィルタ設計

Fig. 11: 正弦波応答得られたインターポレーションフィルタ K2 (z) の周波数応答を Fig. 10 に示す．ここで，サンプル値設計によって得られたフィルタは ω = 1/Tc = π 付近でゲインが上がっているが，これは P (s) のローパス特性を考慮しているためである．
次に Fig. 6 のオーバーサンプリング DA 変換器のシミュレーションを行なう．量子化器 Q には，前節と同様 (4) の１ビット量子化器を用いた．また，入力のディジタル信号として正弦波u[k] = sin(0.1πk),k = 0, 1, 2, . . . , 80を用いる．Fig. 11 に正弦波応答を示す．従来法では，t = 10, 30, 50, 70 [sec] 付近で大きな誤差を生じていることがわかる．これを詳しく見るために，誤差の絶対値を Fig. 12 に示す．また，誤差のノルムを Table 1 に示す．ここで，kec k∞ は誤差の絶対値の最大値， kec k2は２乗積分値（の平方根）であり，RMS (Root-MeanSquare) は２乗平均値（の平方根）で，信号の長さをTable 1: 誤差の比較
kec k∞
kec k2RMS(ec )801TfZ Tf)122|φc (t)| dt.

0で定義される．これらの比較より，従来法に比べて提案法が優れていることがわかる．

−0.810700−0.4−1060Tf [sec] とすると，(−0.2−0.4−0.850Fig. 12: 誤差: サンプル値 H ∞ 設計（実線），等リップル設計（点線）

Time Response
10.8

Magnitude

Magnitude

Time Response
10.840Time (sec)

サンプル値設計
2.08 × 10−1
5.68 × 10−1
6.34 × 10−2

従来法
2.67 × 10−1
7.21 × 10−1
8.06 × 10−2

5

おわりに

本論文では ∆Σ 変換器にサンプル値 H ∞ 最適制御理論を導入し，新しい設計手法を提案した．まず，従来では制御器としてもっぱら積分器（加算器）が用いられている ∆Σ 変調器に対し，フィードバック系が安定となるすべての制御器を特徴付けた．また，サンプル値制御により，アナログ特性を考慮した ∆Σ 型 AD/DA変換器が設計できることを示し，設計例を用いて，従来法よりも優れた変換器が得られることを示した．

参考文献
1) T. Chen and B. Francis, Optimal Sampled-Data Control Systems, Springer, 1995.
2) J. C. Doyle, B. A. Francis and A. R. Tannenbaum,Feedback Control Theory, Maxwell Macmillan International, 1992.
3) J. P. Keller and B. D. O. Anderson, A new approachto the discretization of continuous-time controllers,IEEE Trans. Autom. Control, AC-37, pp. 214–223,1992.
4) M. Nagahara and Y. Yamamoto, A new design forsample-rate converters, Proc. of 39th IEEE Conf. on
Decision and Control, pp. 4296–4301, 2000.
5) S. R. Norsworthy, R. Schreier and G. C. Temes, DeltaSigma Data Converters, IEEE Press, 1997.
6) J. G. Proakis, Digital Communications, McGraw Hill,
2000.
7) P. P. Vaidyanathan, Multirate Systems and FilterBanks, Prentice Hall, 1993.
8) Y. Yamamoto, B. D. O. Anderson, M. Nagahara
and Y. Koyanagi, Optimizing FIR Approximation for
discrete-time IIR filters, IEEE Signal Processing Letters, Vol. 10, No. 9, 2003.
9) U. Zölzer, Digital Audio Signal Processing, John Wiley & Sons, 1997.