学際大規模情報基盤共同利用・共同研究拠点 平成 27 年度共同研究 最終報告書 2016 年 5 月

jh150046-NA24

超大規模シミュレーションのためのアーキテクチャ
特性を考慮した通信削減技術
遠藤敏夫（東京工業大学）
概要
メモリの速度性能・容量の伸びが、メニーコア化するプロセッサの伸びに追いつかないというメモリウォール問題は、今後のスパコンアーキテクチャにおいて顕著となると見られている。この問題により、今後も高性能化・大規模化が強く求められる気象・医療・防災を含む重要なシミュレーションの実現が困難となる。その問題解決に向けて，これらのようなシミュレーションの主要カーネル計算における、データ通信(ノード間・ノード内のデータ移動を含む)の削減・メモリ階層効率活用技術の研究を推進するのが本研究の目的である。より具体的には、対象カーネル計算として疎行列演算および格子演算を主な対象とし、研究参加者の JST-CREST プロジェクト等とも協調し、下記の研究項目について推進する。(A)疎行列計算向けメモリレイアウト・通信の最適化、(B)
ステンシル計算向けアルゴリズム局所性向上。研究にあたっては、HPCI-JHPCN シス
テムに含まれる、メモリアーキテクチャの大きく異なる複数スーパーコンピューターを用い、各アーキテクチャに適合した手法の研究も進める。

1.

共同研究に関する情報大島聡史（東京大学）：疎行列アプリケーショ(1) 共同研究を実施した拠点名

ン最適化

北海道大学

岩下武史（北海道大学）：格子系アプリケーシ

東北大学

ョン最適化

東京大学

2.

東京工業大学研究の目的と意義
メモリウォール問題の悪化にも関わらず、今後(2) 共同研究分野の大規模シミュレーションの大規模化・高性能化■

超大規模数値計算系応用分野の進展の継続を可能とするために、主要カーネル

超大規模データ処理系応用分野

計算における，データ通信(ノード間・ノード内

超大容量ネットワーク技術分野のデータ移動を含む)の削減・メモリ階層効率活超大規模情報システム関連研究分野

用技術の研究を推進するのが本研究提案の目的(3) 参加研究者の役割分担である．

遠藤敏夫（東京工業大学）：全体統括

本研究で主な対象とするメモリウォール問題

中島研吾（東京大学）：アプリケーション開や計算通信比の悪化は，ポストペタ・エクサスケ

発・検証

ールのスパコンアークテクチャに向けて重大な

松岡聡（東京工業大学）：性能/アーキテクチ問題であることが本分野の共通認識となっておャモデルり 、 そ の 文 脈 で Communication Avoiding

額田彰（東京工業大学）：性能/アーキテクチ

Algorithms の研究に注目が集まっている。
さらには Robert Lucas らによる DOE 報告書”

ャモデル長坂侑亮（東京工業大学）：疎行列アプリケー

Top Ten Exascale Research Challenge”においション最適化て は 述 べ ら れ て い る ， 主 要 十 課 題 の う ち ，”

片桐孝洋（東京大学）：性能/アーキテクチャ

Memory Technology”，”Data Management”,モデル“Exascale Algorithm”の課題に，本研究が直接1

学際大規模情報基盤共同利用・共同研究拠点 平成 27 年度共同研究 最終報告書 2016 年 5 月

対応している．特に，メモリアーキテクチャの特疎行列計算は間接参照を含むため memory-bound性に合わせたデータ構造およびアルゴリズムのなプロセスである。従って疎行列演算において，研究を，近年発展が著しい疎行列データフォーマ

演算性能と比較してメモリ転送性能の低い昨今のット(改良 ELL や Segmented-JDS)や，時間ブロ計算機の性能を引き出すことは困難である。係数ッキング・パワーカーネルなどの，最新の研究成

行列の格納形式が性能に影響することは広く知ら果をベースに行う点は重要である．さらには通信れており，様々な手法が提案されている。

削減による消費エネルギーの削減（課題”Energy

Compressed Row Storage（CRS）形式は，疎行列Efficiency”）およびノード間通信削減アルゴリズの非零成分のみを記憶する方法である。

ムを用いることによるインターコネクトアーキ

Ellpack-Itpack（ELL）形式は各行における非零非テクチャへのフィードバック（課題”

対角成分数を最大非零非対角成分数に固定する方Interconnect”）にも対処する効果が生じることが法であり，実際に非零非対角成分が存在しない部期待される．

分は係数=0 として計算する。CRS と比較して高い

以上のように将来のスパコンアーキテクチャメモリアクセス効率が得られることが知られていにおける重大な課題に取り組む本研究の意義はるが，計算量，必要記憶容量ともに増加する。ELL極めて高いと言える．

形式を拡張し，より効率的に疎行列を記憶する手法として，Sliced ELL 形式が提案されている。

3. 当拠点公募型共同研究として実施した意義

Sliced ELL 形式は主として疎行列ベクトル積に使

本研究ではメモリ・通信アーキテクチャの異なる用されていたが，前進後退代入などデータ依存性大規模スーパーコンピューターにおける技術実を含むプロセスにも適用されている。SELL-C-σ

証・アーキテクチャに適合した最適化を研究対象〔引用 1〕は Sliced ELL を更に SIMD 向けに拡張に含む。汎用マルチコアプロセッサを備える東大したものである（図 4 参照）。C（Chunk Size）はFX10 ， GPU ア ク セ ラ レ ー タ を 備 え る 東 工 大

SIMD 幅に相当し，非零非対角成分数の変化に応じTSUBAME，ベクトルプロセッサを備える東北大て，σ（Sorting Scope）を定める。図 1 の例では，SX-ACE などを利用可能な JHPCN の研究として長さ 2 の Chunk が 4 つで 1 コンポーネントを構成行うことにより技術をより広範囲に実証することしており，SELL-2-8 と呼ばれる．非零非対角成分ができる。さらに研究グループとしても，東工大・が変化しない場合は SELL-C-1 と呼ばれる。

東大・北大の研究者がこれまでの研究成果を基に

本研究では Intel Xeon E5（IvyBridge-EP）1 ソ

強力に連携して研究を推進するものである．そのケット（10 コア）， Intel Xeon Phi（Knights

研究分野はアプリケーションからアーキテクチャ

Corner）1 ノード（60 コア，240 スレッド）を使に広くまたがっており，当拠点公募型共同研究と用して検討を実施した。

して実施する必要性が高い．

C
4. 前年度までに得られた研究成果の概要

(新規課題のため該当なし)

5. 今年度の研究成果の詳細(A) 疎行列計算向けメモリレイアウト・通信の最適化(A-1) SELL-C-σ法に基づく行列格納手法
2

図 1 SELL-C-〔引用1〕，C：Chunk Size，：Sorting Scope，この図では C=2，=8

学際大規模情報基盤共同利用・共同研究拠点 平成 27 年度共同研究 最終報告書 2016 年 5 月

三次元有限要素による定常熱伝導問題から導か

大規模な並列計算機を使用する場合，ノード数のれる係数行列に点ヤコビ法に基づく前処理付き共増加によって通信のオーバーヘッドは増加する傾向

役勾配法(Preconditioned

Conjugate Gradient，にある。並列計算において通信は必須のプロセスでPCG)を適用した。図 2 は SELL-C-1 の場合の計算結あるが，通信をできる限り効率的に実施し，削減する果（GFLOPS 値に基づく計算性能）である。MIC 上

ことは EFLOPS 級システムにおいて重要である。通信では C が小さいと性能が低いが 8 以上では性能はの削減がアルゴリズムに不安定をもたらす可能性もあほぼ一定となり，SELL-32-1 で最高の性能が得らる。ここでは，行列解法に焦点を当てアルゴリズムにれている。今回使用した Intel Xeon Phi 5110P関して述べることにする。有限要素法，差分法等から（Knights Corner）は 512bit 幅の AVX512 SIMD 命得られる大規模疎行列の解法としては共役勾配法

令をサポートしており，64bit の倍精度実数では（Conjugate Gradient，CG）に代表されるクリロフ部分長さ 8 の配列に相当する。C が 8 より大きいとき空間法が広く使用されている。同手法では内積の計に最高性能を発揮するのはその関係と考えられる。 算が現れるが，全 MPI プロセスによる通信を必要とす最大性能は CRS の場合の 1.5 倍に相当する。一方るため，計算量に比べて通信のオーバーヘッドの割

IvyB では C の値による影響はほとんどなく，また，合が大きくなる。Pipelined CG 法〔引用 2〕では，CG 法

CRS との差もほとんど無い。これは Intel Xeonの結果が変わらないように計算順序を変更し，MPI-3

E5-2680 v2 （Ivy-Bridge-EP）で採用されているでサポートされている非同期集団通信

アウト・オブ・オーダー実行の特性と考えられる（MPI_Iallreduce）によって，集団通信のオーバーヘッ〔成果 3〕。

ドを隠蔽することに成功している。
図 3 は 1,474,560 自由度（491,520 節点＝9625.0

IvyB: HB 10x1
MIC: HB 240x1×80×64）の三次元静弾性問題（有限要素法）から導GFLOPS20.0

かれる疎行列を並列 ICCG 法で解いた場合の，最大15.064 ノード（1,280 コア，1,280MPI プロセス）までの加速10.0率の結果である。1 ノードあたり 2 ソケット，各ソケット10 コアの Intel Xeon E5-2680 v2 （Ivy-Bridge-EP）に5.0よるクラスタを使用している。適用したアルゴリズムは：
0.0
1

10100

1000

C of SELL-C-Sigma

Alg.1：

オリジナルの ICCG 法Alg.2：

Chronopoulos/Gear アルゴリズムによる ICCG 法〔引用 2〕

図 2 PCG 法 ソ ル バ ー の性 能 （ 総 自 由度 数：2,097,152=1283），SELL-C-法におけるチャンクサイズ（C）の効果



Alg.3：

Pipelined CG 法〔引用 2〕

Alg.4：Gropp アルゴリズムによる CG 法

〔引用 2〕[引用 1] M. Kreutzer, G. Hager, G. Wellein, H. Fehske,

である。Alg.1 の 1 ノード（20 コア）における ICCG 法

and A. R. Bishop: A unified sparse matrix data formatの計算時間から得られる性能を 20 とした場合の各ア

formatrix-vector

ルゴリズムによる速度増加率が示されている。内積部

multiplication on modern processors with wide SIMD

分には非同期集団通信（MPI_Iallreduce）を適用しunits. SIAM Journal on Scientific Computing 36-5ている。Alg.2 は CG 法中の内積を一箇所に集めるこ（2014）C401–C423とによって，集団通信の回数を減らしているだけであefficient

generalsparse

るが，64 ノード（1,280 コア）ではオリジナル手法との明瞭な差が認められる。Alg.3，Alg.4 でも同様であり，(A-2) 非同期型並列アルゴリズム

Alg.4 が最も高い性能を示していることがわかる。
3

学際大規模情報基盤共同利用・共同研究拠点 平成 27 年度共同研究 最終報告書 2016 年 5 月
1500

Alg.1
Alg.3
Ideal

BILUT(1,0,2.50e-2)-HID
BILUT(2,0,1.00e-2)-HID
BILUT(1,0,2.75e-2)-LBJ-2
BILUT(2,0,1.00e-2)-LBJ-2
BILUT(3,0,2.50e-2)-LBJ-2
Ideal

3.00E+03

1000
Speed-Up

Speed-Up

1250

4.00E+03

Alg.2
Alg.4750

2.00E+03500
1.00E+03

250
0.00E+00

00160

320

480640800

0960 1120 1280

500

1000

1500

2000

2500

3000

3500

4000

CORE#CORE#

図 3 三次元静弾性問題（有限要素法）における並列 ICCG
130

法の Ivy-Bridge クラスタ上での計算性能， 1,474,560 自由度
120

Parallel Performance (%)（491,520 節点＝96 ×80×64），最大 64 ノード（1,280 コア，1,280MPI プロセス）までの加速率[引用 2] P. Ghysels and W. Vanroose, Hiding global
synchronization

latencyinthepreconditioned

11010090

Conjugate Gradient algorithm, Parallel Computing

80

40-7, 224-238, 201470

BILUT(1,0,2.50e-2)-HID
BILUT(2,0,1.00e-2)-HID
BILUT(1,0,2.75e-2)-LBJ-2
BILUT(2,0,1.00e-2)-LBJ-2
BILUT(3,0,2.50e-2)-LBJ-2
100

1000

10000

CORE#(A-3) 悪条件問題向け並列前処理手法
不均質な物性を有する悪条件問題に領域分割に基

図 4づく並列前処理付き反復法を適用した場合の性能と（Strong Scalability），前処理行列 set-up＋線形ソルバー計算安定性について評価を実施した。前処理手法は

時間，Oakleaf-FX 上における各手法の t の最適値を適用，BILUT(p,d,t)法に基づく手法であり，領域分割手法

BILUT(1,0,2.5  10-2)-HID256 コアにおける計算時間によっとしては LBJ（Localized Block Jacobi）及び HIDて無次元化， 400  320  240 節点 (=3.072  107 節点,（Hierarchical Interface Decomposition）について30,420,159 要素, 9.216  107 DOF) （上）速度増加率，（下）検討した。提案手法は Hetero3D（並列有限要素法

並列性能

並 列 BILUT(p,d.t)-LBJ/HID-GPBi-CG 法 の 性 能による三次元固体力学問題を対象としたベンチマーク ） に 実 装 さ れ ， Fujitsu PRIMEHPC FX10(A-4) AMB 疎行列フォーマット

（Oakleaf-FX）（東大情報基盤センター）の 240 ノー

疎行列データの格納には通常メモリ使用量と演算ド，3,840 コアまで良好な安定性とスケーラビリティが量の削減を目的として非ゼロ要素のみを保持する得られた。全般的に LBJ よりも HID の方が幅広いパ疎行列フォーマットを使用する。代表的なものとラメータ値に対してやや安定である（図 4）。

して COO や CSR フォーマットがあるが、これらを含む現実的な疎行列フォーマットでは疎行列ベクトル積計算時にベクトル要素への間接参照が必要となり、引き起こされるランダムアクセスによってキャッシュメモリでのヒット率が低くなる。
より小さなキャッシュ容量しか持たない GPU ではより深刻な問題となっている。また、疎行列フ4

学際大規模情報基盤共同利用・共同研究拠点 平成 27 年度共同研究 最終報告書 2016 年 5 月

ォーマットでは各非ゼロ要素に関して値だけでなく行や列のインデックスを保持する必要がある。
その結果、行列ベクトル積計算そのものが持つメモリバウンドであるという性質がより悪化するた
め、性能がメモリバンド幅に律速し低下し、GPUなどの持つ高い演算性能を十分に活用出来ていないという問題がある。
疎行列ベクトル積計算の高速化を目的として、新

図 6. 疎行列ベクトル積計算時のメモリアクセス量の比

た な 疎 行 列 フ ォ ー マ ッ ト で あ る Adaptive率

Multi-level Blocking (AMB) フォーマットの構AMB フォーマットを用いることによって、既存の築を行った。対象とする疎行列データに対して、疎行列フォーマットを用いた場合から大幅にメモ多段階の分割や圧縮処理を行うことによって、ベリアクセス量を削減することが可能であることをクトル要素へのアクセスの局所性向上と非ゼロ要示している。また、メモリアクセス量を適切に削素のインデックス要素の圧縮によるメモリバウン減出来ている疎行列データにおいて疎行列ベクトド性の緩和を実現した。高速な疎行列ベクトル積

ル積計算性能が向上していることから、疎行列ベを実現する既存の疎行列フォーマットであるクトル積計算における通信削減の重要性を示してSELL-C-σ と疎行列ライブラリである cuSPARSEいると言える。と yaSpMV との性能評価を行った結果を図 5 に記GPU で高い効果を発揮した AMB フォーマットであす。

るが、メモリアクセス量削減という観点からは他のプロセッサアーキテクチャにも有効であると考えられる。そこで GPU と同様の高いメモリバンド幅を備える SX-ACE において評価を行ったが顕著な性能向上は得られなかった。このような結果になった原因は幾つか考えられるが、基本的にはプロセッサアーキテクチャの差によるものである。
まず AMB フォーマットで用いる 16bit 整数の使用によるメモリアクセス量の削減であるが、SX-ACE
では整数の場合 32bit または 64bit しかベクトル

図 5. 疎行列フォーマット毎の疎行列ベクトル積計算性命令が用意されていない。また SX-ACE ではベクト

能ル長が 256 のベクトルパイプラインであり、基本多種多様な疎行列データに対して評価を行った結

的には 256 要素の全てが揃わないと後続の処理へ果、AMB フォーマットを用いることによって行あ進まないため一部の要素が ADB のキャッシュミスたりの平均非ゼロ要素数が大きい行列データに対を生じた場合のペナルティが大きい。また GPU のして、高い疎行列ベクトル積計算性能を達成するようにたくさんのスレッドが同時に実行することことが可能であることを示した。また、同データでレイテンシを軽減するような効果もない。

に対して、CSR と比較した各手法でのメモリアクセス量の比率を図 6 に示す。

(B)ステンシル計算向けアルゴリズム局所性向上(B-1) 実アプリケーションの局所性向上・大規模化
局所性向上・通信削減によりメモリ階層を効率利5

学際大規模情報基盤共同利用・共同研究拠点 平成 27 年度共同研究 最終報告書 2016 年 5 月

用するアルゴリズムの研究として、ステンシル演算の時間ブロッキングに関する研究を取組んでいる。
GPU のもつデバイスメモリ階層を考慮するために、東工大 TSUBAME スパコンを主プラットフォームとして研究に取り組んだ。時間ブロッキングは、ステンシル対象領域のうち一部領域（上位メモリに収まる範囲）の計算にとりかかったら、その一部領域について複数時間ステップの計算を一気に行う手法である。これは局所性向上手法としてかつてより知られた方法で

図 7 都市気流シミュレーションに時間あるが、ここではキャッシュ効率向上よりも異なるメモブロッキングを組み込み HHRT 上で実リ階層間のデータ移動を削減するために用いてい行した場合の性能る。
一般的に時間ブロッキングをステンシル計算に基づいた既存のアプリに組み込むには、ループ構造の大幅な改変のために、高いプログラミングコストを必要とする。これを（完全な解消ではないが）大きく軽減するために、代表者らが提案・実装しているメモリ階層活用ランタイムライブラリである HHRT (HybridHierarchical RunTime)を用いている。時間ブロッキン
グを比較的低いプログラミングコストでアプリコードに

図 8: 樹状結晶シミュレーションに時間ブロッキ組み込み、HHRT 上で動作させるというアプローチをングを組み込み HHRT 上で実行した場合の性能取る。
(B-2) Flash メモリ階層対応とアーキ検討

この手法を、MPI および CUDA で実装された既存の大規模シミュレーションコードである、都市気流シミ

上記の成果を拡張し、適切なメモリ階層設計をュレーションと樹状結晶シミュレーション(いずれも東持つスパコンアーキテクチャ上において、ステン工大青木尊之らによる)に適用した。コードの一部改シル計算において実現可能な問題規模をさらに拡変により、時間ブロッキングおよび関連の最適化をほ大する試みを行った。このためには、ホストメモどこした。結果として、これまでデバイスメモリ容量にリ(DDR 系 DRAM)よりもさらに大容量としやすいステンシル配列サイズが制限されていたアプリケーシ

Flash SSD を第三のメモリ階層ととらえる。この

ョンを、その制限を超えて実行することに成功した。こようなデバイスは、HPCI-JHPCN システムの中ではのときの性能は、図 7 および図 8 に示すように、アプリTSUBAME にいち早く導入されていた。その対応のの用いる格子配列が GPU デバイスメモリ容量を超えための変更を HHRT ライブラリにほどこした。よりても動作可能であることを実証した。性能へのオーバ

具体的には、上位メモリ階層のユーザデータのスヘッドはデバイスメモリ容量の 4 倍時に約 20%～30%ワップ先として、ホストメモリだけでなく Flashである。

SSD を対象に含めた。
このような研究開発を TSUBAME 上で行っていたが、予備実験において、TSUBAME のもつ Flash SSD(2010 年に導入されたもの)のアクセス性能が、この目的には不足することが分かった。
そのため、HPCI-JHPCN システム外ではあるが、6

学際大規模情報基盤共同利用・共同研究拠点 平成 27 年度共同研究 最終報告書 2016 年 5 月

最新の m.2 SSD を搭載する PC サーバを用意し、そAMB フォーマットではメモリアクセス量の予測との上で評価を行った。TSUBAME2 の SSD の性能がそれに基づく実行時間モデル化が非常に高い精度

Read 300MB/s 程度、Write 200MB/s であったのにで実現されている。図 3 にフォーマット変換後の対し、この m.2 SSD は Read 2.4GB/s, Write 1.5GB/s

予測メモリアクセス量と実行時間の対応を示す。と、10 倍近い高速アクセスを可能とする。このデバイス利用と、時間ブロッキングパラメータの詳細な解析により、図 9 に示すような速度を達成した。このとき、デバイスメモリ 12GiB およびホストメモリ 64GiB を超え、最大 192GiB のケースで実行成功している。96GiB の際の性能低下は 45%程度であり、これは無視できないオーバヘッドではあるが、計算資源が大きく制限されるときでも、大規模計算を現実的な速度で可能であることを示した。
図 9: フォーマット変換後の予測メモリアクセス量と実行時間の対応

多くの疎行列データに対して、メモリアクセスの予測量に比例して疎行列ベクトル積計算の実行時間が推移している。AMB フォーマットの最適化の一つである行列の列分割により入力ベクトルへのランダムアクセス時のキャッシュミス率を抑えた
結果、不確定要素が除去されモデルの精度が高く
図 9: Flash 対応 HHRT 上において、7 点ステンシなっている。モデルによって実行時間を推定可能

ル＋時間ブロッキングを実行した場合の性能というこの事実はアプリケーションをマルチＧＰＵ，マルチノードに拡張した時に重要性を増す。

6.

今年度の進捗状況と今後の展望

並列実行時には一番実行時間が長いＧＰＵが律速となり全体の性能を制限するため、ＧＰＵ間のロ(A) 疎行列計算向けメモリレイアウト・通信の最ードバランスが最も重要である。AMB フォーマッ

適化

トを使用するのであれば、通信時間や BLAS ルーチン等のモデル化が容易な処理に加えて疎行列ベク(A-1) SELL-C-σ法に基づく行列格納手法

トル積計算部分も含めたソルバーなど全体のモデSELL-C-法はこれまで専ら疎行列ベクトル計算にル化によりロードバランスの最適化が可能となる。

適用されており，本研究においても同様である。
ICCG 法等の前処理付き反復法のデータ依存性を含(B)ステンシル計算向けアルゴリズム局所性向上

むプロセス（不完全分解，前進後退代入）への適用は(B-1) 実アプリケーションの局所性向上・大規模

Gauss-Seidel 反復法を除いてはまだ実施されておら化ず，早急に取り組む必要がある。

ステンシル計算の問題規模は、通常では高速かつ小容量のメモリ階層によって限定される。これに対して、アルゴリズム的な局所性向上(店舗らる(A-4) AMB 疎行列フォーマットブロッキング)とメモリ階層の隠蔽を行うミドル7

学際大規模情報基盤共同利用・共同研究拠点 平成 27 年度共同研究 最終報告書 2016 年 5 月

ウェア(HHRT ライブラリ)の組み合わせにより、比in conjunction with ICCS 2016, San Diego, CA,較的小さいオーバヘッドでその限界を超えることUSA, 2016 (in press)ができることを、実際のシミュレーションコードを用いた TSUBAME スパコン上の性能評価を通して

Yusuke Nagasaka, Akira Nukada and Satoshi

示した。

Matsuoka.

“AdaptiveOptimizationforMulti-levelSparse

Blocking

Matrix

VectorMultiplication on GPU”, In Proc. of the 16th(B-2) Flash メモリ階層対応とアーキ検討

International Conference on Computational

デバイスメモリ・ホストメモリに加えたメモリ階層として Flash SSD を用いることによるさらScienceなる問題規模拡大について取り組んだ。この目的

Science series, Elsevier, June 2016, to appear.

(ICCS2016),

ProcediaComputerのためには、TSUBAME スパコンの SSD よりも最新の GB/s 級のアクセス速度を持つデバイスの(3) 国際会議発表搭載が必要であることを示した。
今後は、(B-1)と(B-2)の成果の統合により、Toshio Endo, Satoshi Matsuoka. Realizing

Flash SSD の規模における実シミュレーションコ

Extremely Large-Scale Stencil Applications onードの評価が急がれる。さらには将来のスパコンGPUに向けて、今回アーキテクチャのメモリ階層の詳Hierarchy

細評価を通して判明した、高速 Flash デバイスのWorkshop on Programming Abstractions for次世代スパコンへの導入について、種々のトレー

Data Locality (PADAL 2015), Berkeley, June 25,

ドオフを考慮しつつ検討する。

2015.

7.

Yusuke Nagasaka, Akira Nukada, Satoshi

研究成果リスト

Supercomputers
ManagementwithaMemory

RuntimeLibrary.

Matsuoka. “Multi-Level Blocking Optimization
for Fast Sparse Matrix Vector Multiplication on(1) 学術論文

GPUs”,

In

Proc.

of2015ACM/IEEEInternational Conference for High Performance(2) 国際会議プロシーディングス

Computing, Networking, Storage and Analysis,
Toshio Endo, Yuki Takasaki, Satoshi Matsuoka.

Austin, TX., Technical Poster, ACM Press, Nov.

Realizing2015.

Extremely

Large-Scale

Stencil

Applications on GPU Supercomputers . In
Proceedings of The 21st IEEE International

Nakajima, K., Parallel Iterative Solvers based

Conference on Parallel and Distributed Systems

on(ICPADS 2015), Melbourne, December, 2015.

Preconditioners for Ill-conditioned Problems,

DomainDecomposition

with

RobustIPSJ Proceedings of the 2nd Annual Meeting on
Nakajima, K., Parallel Iterative Solvers forAdvanced

Computing

SystemIll-conditioned Problems with Heterogeneous

Infrastructure (ACSI2016), 2016

andMaterial Properties, Proceedings of IHPCES2016(SixthInternational

Workshopon

Yusuke Nagasaka, Akira Nukada, Satoshi

Advances in High-Performance ComputationalMatsuoka.

Earth Sciences: Applications and Frameworks)

Multiplication with Highly-Compressed Sparse
8“FastSparse

MatrixVector

学際大規模情報基盤共同利用・共同研究拠点 平成 27 年度共同研究 最終報告書 2016 年 5 月

Format”, GPU Technology Conference 2016,poster, April 2016.
(4) 国内会議発表
高嵜 祐樹，遠藤 敏夫，松岡 聡． GPU クラスタ
における大規模都市気流シミュレーションの最適化と性能モデル． 情報処理学会ハイパフォーマン
スコンピューティングと計算科学シンポジウム(HPCS2015)， 東京，2015 年 5 月 20 日．
長坂侑亮, 額田彰, 松岡聡.「多段階ブロッキングによるメモリアクセス量削減を図った GPU 向け
疎行列ベクトル積計算手法の性能評価」, NVIDIAGTC Japan 2015, ポスター, 2015 年 9 月.
長坂 侑亮, 額田 彰, 松岡 聡. 「疎行列ベクトル積計算を対象とした GPU 向けメモリアクセス削
減 手 法 」 , 情 報 処 理 学 会 研 究 報 告 , Vol.
2015-HPC-151, No. 8, 2015 年 9 月.
中島研吾，片桐孝洋，大島聡史，塙敏博，
ppOpen-APPL/FVM を使用した並列有限要素法アプリケーションの開発, 情報処理学会研究報告（HPC-151-24），2015
遠藤 敏夫． 大規模・高性能演算のための多階層メモリの活用 ． 情報処理学会研究報告,2015-HPC-153 No.14, 7pages, 2016 年 3 月 2 日．
(5) その他（特許，プレス発表，著書等）

9