九州大学大学院総合理工学報告第32巻 第3号 5-11頁 平成22年11月

Engineering Sciences Reports, Kyushu University
Vol. 32, No. 3, pp. 5-11, NOV, 2010

極薄 GeO2 界面層を有する
Zr 系 high-k/Ge ゲートスタック構造の形成
平山 佳奈*1,†・岩村 義明*2・上野 隆二*2
楊 海貴*3・王 冬*3・中島 寛*3(平成22年10月29日 受理)

Fabrication of Zr-Based High-k/Ge Gate Stack Structurewith Ultra Thin GeO2 Interlayer
6-1 Kasuga-koen, kasuga, Fukuoka, Japan
Kana HIRAYAMA,Yoshiaki IWAMURA, Ryuuji UENO,
Haigui YANG, Dong WANG and Hiroshi NAKASHIMA†

E-mail of corresponding author: hirayak6@asem.kyushu-u.ac.jp

Zr-based high-permittivity (high-k) film/Ge gate stack structure with ultra thin GeO2 interface
layer (IL) was fabricated by ultra-thin bi-layer (SiO2/GeO2) passivation on Ge combined Zr/SiO2
deposition and subsequent post deposition annealing (PDA). The best value of effective oxide
thickness (EOT) was 1.1 nm. It was clarified that the interface state density (Dit) was decreased bynitrogen ions generated during TiN metal-gate deposition. We also investigated the effect of
post-metallization annealing after Al deposition (Al-PMA). The Al-PMA was found to be very
effective for a decrease in Dit. By using effects of nitrogen ions and Al-PMA, Al/TiN/ZrSiO/GeO2/Ge
structure with Al-PMA at 400 oC showed EOT of 1.7 nm and Dit of 1×1011 cm-2eV-1 at around midgap.
Key words: Ge channel, MOS capacitor, high-k, interface state density, gate stack, electricalpassivationｌ,

1. 緒

言

これまでSi-ULSIは、デバイス寸法をスケーリング

high-k膜）ゲートスタックの形成技術が重要且つ喫緊の課題の一つと言える。

（微細化）する手法で、高集積化、高速化及び低消費絶縁膜/Ge界面では、界面準位密度( Dit: Interface

電力化を達成してきた。しかし、Si物性の制約からスState Density)がSi-MOSの界面であるSiO2/Siより大ケーリングに頼った高性能化に限界が見え始めている。

きく、Geと絶縁膜の間に高品質な界面層（IL: Inter

微細化に頼らないポストスケーリング技術として、

Layer）を作成する技術の開発が盛んである。最近、

MOSFET（Metal Oxide Semiconductor Field Effect

Geとの界面特性の優れた絶縁膜として、GeO2、Ge3N4

Transistor）のチャネル材料を変革し、キャリアの高及びGeON等が報告されている3-5)。中でも、550-575 ℃

速移動を可能とする技術（チャネル技術）の重要性がのドライ熱酸化によって形成されるGeO2/Ge構造は増している。その候補として、ゲルマニウム（Ge）がDit が1×1011 cm-2eV-1 と良好で 6) 、SiO2/SiのDit=1010

注目され、その代替は2017年頃と予測されている1,2)。

cm-2eV-1台7)に近い値を示すことから、Geに対するIL

この様な背景から、近年Geチャネルの研究が活発化しとして有望視されている。しかし、GeO2は耐熱性に乏ている。GeチャネルをULSIに導入するには、Siチャ

しく、また水溶性であることから、MOS形成プロセス

ネルと同様に、Ge上に高誘電率ゲート絶縁膜（high-kに組み込むことが難しいとの課題が明らかにされてい膜）を配置したゲートスタック構造が必須となる。そる8)。更に、熱酸化GeO2を大気中に放置すると、H2Oのため、Ge-MOSFETにお いてhigh-k/Ge（Ge上の*1 量子プロセス理工学専攻博士課程*2 量子プロセス理工学専攻修士課程*3 九州大学産学連携センターや炭化物が容易にGeO2中に混入し、特性が著しく劣化することも報告されている。9,10)

6

極薄GeO2界面層を有するZr系high-k/Geゲートスタック構造の形成

この課題を克服する手法として、我々は大気暴露無しでGe表面を極薄のSiO2/GeO2界面層で保護する2層性に及ぼす影響についても調べた。併せて、high-k/Ge
構造におけるAl-PMA効果についても調べた。

パッシベーション（BLP：Bi-layer Passivation）法を本研究では、Si-MOSと同等のDit及びEOTの低減が提案した 11) 。この手法を用いれば、界面特性の良い両立できるTiN/ZrSiO/GeO2/Ge構造形成プロセスのGeO2/Ge界面が形成でき、且つ不安定なGeO2を安定な確立を目標としている。

SiO2 でパッシベーションできる。このBLP法は、Ge
表面のパッシベーション技術として有用と考えている。
更に、我々は、Ge表面をBLPしたGe-MOSキャパシ

2. 実 験
2.1 high-k/Ge 構造形成プロセス

ターにおいて、Al堆積後に熱処理するAl-PMA (PMA:

high-k/IL/Ge構造に於けるhigh-k膜及びILを評価す

Post Metallization Annealing)によって、Ditが低減でることを目的として、high-k/Geのゲートスタック構造

きることを報告をしている12)。この手法を用いれば、を作成した。Ge基板はｐ形で、面方位：(100)、抵抗

Ditが1×1011 cm-2eV-1以下までの低減が可能であり、欠率ρ：0.2-0.3 Ω･cm、アクセプター濃度：Na= 2.1×

陥の終端技術として有用と考えている。

1016 cm-3である。形成プロセスフローをFig. 1に、模一方、MOSFETには、スケーリングに対する強い要式図をFig. 2に示す。また、各種スパッタによる成膜

請が課せられるため、ゲート絶縁膜は当然薄膜化しな条 件 を Table 1 に 、 絶 縁 膜 成 膜 後 の 熱 処 理 条 件 をければならない。半導体ロードマップによると、Geチ

Table 2に示す。これらの図表を用いて、high-k/IL/Ge

ャネルの導入が期待されている世代では、SiO2換算膜構造形成プロセスを述べる。

厚(EOT：Effective Oxide Thickness)で0.8 nm以下が求められる13)。以下、high-k/Geに関する研究開発の現

z Ge表面クリーニング （550 ℃, 5 min)状を述べる。

IL形成

z 熱酸化[PDO] (450 ℃, 10 min)

Si-MOSで使用されている代表的なhigh-k膜材料に

z Zr スパッタ堆積 (2 nm)

HfO2とZrO2がある。ZrO2は、Ge界面でGeと結合しても高い誘電率を保ち、HfO2よりもリーク電流を抑制でz SiO2スパッタ堆積 (0.5 nm)

high-k形成z SiO2スパッタ堆積 (0.45 nm)
z 熱処理[PDA] (500 ℃, 30min)

きると報告されている14)。更に、ZrO2がGeO2上で示した最も高い誘電率(ε)には44と非常に高いものがあFig. 1. Process flow for sample preparation.

る15)。この特性を反映して、ZrO2/Ge構造では最小で0.45 nm-SiO2

EOT=0.5 nmが得られている16)。このようなことから
Zr系high-k膜はGeに対するゲート絶縁膜として有望視されている。

SiO2

ZrSiO

GeO2

Zr

ZrSiO

ま た 、 Zr がSiO2 と 固 相 反 応 し シ リ ケ ー ト 化 し た~~ Ge-sub ~~~~ Ge-sub ~~~~ Ge-sub ~~~~ Ge-sub ~~ZrSiOでは、ZrO2より僅かに誘電率は劣るが(εZrSiO〜(a) SiO2-IL
deposition(b) PDO(c) Zr and SiO2
deposition(d) PDA12)17)、高い熱安定性をもつことが知られている。これは、ZrSiOが結晶化し難く、その結果としてリーク電Fig. 2. Schematic process flow for sample preparation.

流が抑制できるからである。また、ZrSiOは、高い熱安定性のため、絶縁膜形成後の熱処理（PDA）による
Ge原子のhigh-k膜中への拡散が抑制され、その結果、Table 1. Process conditions for SiO2 and Zr
deposition.

Geに起因する絶縁膜中のトラップサイトの数が減少することが報告されている18)。

Deposition
Temp.
rate
(oC)
(nm/min)

Prf
(W)

Ar
(sccm)

O2(sccm)

Pressure
(Pa)

10

20

0

1

0.22

350

現在、Zr系high-k/GeO2-IL/Ge構造では、εZrO2=2019)①SiO2とした時、EOT=2.6 nm、Dit=1×1012 cm-2eV-1が報告

②Zr

5

20

0

5

1.33

R.T.

されており20)、DitとEOTの要求は満たされていない。

③SiO2

10

20

0.2

1

0.17

R.T.

我々は、high-k膜としてZrSiOを選択し、BLP法で形成されるDit の低いSiO2/GeO2/Ge構造上にZrSiOを形成すれば、DitとEOTの要求を満たすことができると考Table 2. Treatment conditions for PDO, PDA and
PMA.

えた。
high-k/Ge構造形成に於いて、もう一つの重要な課題

Temp.
(oC)

Gas

Time
(min)

はメタルゲートである。我々は、TiNをメタルゲート

①PDO

450

O2

10

に採用し、TiN形成プロセスがhigh-k/Ge構造の電気特

②PDA

500

N2

30

平成22年度

九州大学大学院総合理工学報告 第32巻 第3号

7

基板をアセトンで洗浄後、10 %の希HF溶液で洗浄

Si 2p

し、自然酸化膜を除去した。その後、電気炉で450 ℃

Oxide形成した。試料をPVDチャンバー内にセットして所定の真空度（4×10-5 Pa以下）まで排気し、同一チャンバ
ー内でランプヒータ加熱により、試料温度約550 ℃で5 分間、引き続き350 ℃で25 分間の熱処理を行った。
この熱処理により、GeO2を完全に揮発させた。GeO2は約425 ℃以上の温度で揮発する性質があり8)、このIntensity (arb. unit)−30 分間のドライ熱酸化を行い、約3 nmのGeO2膜を

(a)

(b)

熱処理でGeO2が除去されたことはエリプソメトリー(c)

測定により確認している。その後、同一PVDチャンバー内にて、クリーニングを施したGe表面にSiO2-ILを106

スパッタ堆積した。（Fig.2a）スパッタ堆積にはSiO2
ターゲットを用いた。次に、電気炉で熱酸化(PDO:
Post Deposition Oxidation)を行った。
（Fig.2b）high-k
膜は、Zrを2 nmスパッタ堆積し、再びSiO2-ILを形成
し た PVDチ ャン バ ーで 0.45 nm-SiO2 を 堆積 し た 。

104
102
100
Binding Energy (eV)Fig. 4. Si 2p XPS spectra for (a) sample after SiO2-IL
deposition, (b) sample after deposition of 2 nm-Zr and0.45 nm-SiO2 and (c) sample after PDA.

（Fig.2c）次に、電気炉を用いて成膜後熱処理(PDA:PDOした試料では、Geバルクのピークから3.2 eV高い

Post Deposition Annealing ) を行った。（Fig.2d）こBE近傍にもピークが観測され、GeO2が形成されたこのPDAの狙いは、①ZrとSiO2との固層反応を促進させとが確認できた21)。これにより、当初予測した通り、て絶縁性の良いZrSiOを形成すること、②プラズマダ

GeO2は、SiO2-IL堆積時には形成されないが、PDO後メージの回復である。

に形成されることが分かった。

2.2 high-k/Ge 構造の解析

2.2.2 固相反応による ZrSiO 形成の確認

2.2.1 PDO による GeO2 形成の確認

BLPにより形成したSiO2とZrとの反応層（ZrSiO）

SiO2-IL堆積時の構造及びPDOによりGeO2 がGe界は XPS に よ っ て 評 価 し た 。 用 い た 試 料 は Ge 上 に面に形成されたことを確認するために、化学結合状態

SiO2-IL(0.5 nm) を 形 成 し た 試 料 、 そ の 上 に 2

Photoelectron

nm-Zr/0.45 nm-SiO2を堆積した試料及びPDA後の試

spectroscopy)を用いて評価した。用いた試料は0.5 nm料である。Fig. 4 はこれらの3つ試料に対して得られのSiO2-ILを堆積した試料とSiO2-IL形成後にPDOをたSi2p準位のXPSスペクトルを示す。BEはGeバル

行った試料である。ここで、電子の脱出角度は90°に設

ク3pピークを基準に取り校正した。SiO2-IL堆積後のを 光 電 子 分 光 法 (XPS:X-ray

定した。Ge3d内殻準位に対して得られたXPSスペクト

試料では、Si2pのピークはSiO2に相当するBE=103 eV

ルの測定結果をFig.3 に示す。結合エネルギー（BE:に見られた。これに対して、Zr/SiO2を堆積後及びPDA

Binding Energy）はGe3dバルクピークを基準に取り後の試料では、Si2pのピークは低エネルギー側に約1校正した。SiO2-IL形成後の試料では、BE= 29.3 eVに

eVシフトしていることが分かった。一般に、Si2pピー

Geバルクのピークのみが存在する。これに対して、

クが低エネルギー側にシフトした場合は、固相反応がIntensity (arb. unit)

起こり、シリケートが形成されたと解釈される。従っGe 3d

Ge bulk

TiN

(a)

TiN

(b)

ZrSiO

GeO2 ZrSiO

GeO2

Ge sub2 nm Ge sub

2 nm

Ge oxide
w/o PDO
w/ PDO

36

34

32

30

28

26

Binding Energy (eV)Fig. 3. Ge 3d XPS spectra for samples with orwithout PDO at 450 oC after SiO2-IL deposition.

Fig. 5. TEM images of ZrSiO/GeO2/Ge samples(a) before and (b) after PDA.

8

極薄GeO2界面層を有するZr系high-k/Geゲートスタック構造の形成て、この低エネルギー側へのシフトは、Zrシリケート（Zr-O-Si）に起因するものと判断できる22)。このこと

-10

3

8x10

10

から、SiO2/Zr堆積時に、既にSiO2とZrがシリケート反1

応を起こしていると考えられる。

10

-10

6x10

-1

2

J (A/cm )ILのGeO2の膜厚を調べるため、TEMにより試料断C (F)2.2.3 GeO2-IL の膜厚評価

10

-10

2x10

前、（b）はPDA後の試料である。共に、ZrSiOはアモ-70

ルファスであり、ILのGeO2膜厚は約0.5 nmであった。

-5

10

-10

面を観察した。Fig. 5（a）はZrSiO/GeO2/Ge試料のPDA

-3

10

4x10

10

(a)
-1

従って、450 ℃−10 minのPDOにより、GeO2が約0.5

(b)

-9

0
VG (V)

10

1

-4

-3

-2

-1

0

VG (V)

Fig. 6. (a) C-VG and (b) J-VG characteristics fora Ge-MOS capacitor #1.

nm形成されることが分かった。また、500 ℃のPDA
後もGeO2の膜厚は増加しないことが分かった。
以 上 の 構 造 解 析 の 結 果 か ら 、 Fig. 2(d) に 示 す① IL-SiO2 の膜厚を0.25 nmとした。②450 ℃−

ZrSiO/GeO2/Ge構造が形成できていることが分かった。
それぞれの膜厚は、ZrSiO：4.2 nm、GeO2：0.5 nm

PDOを省略した。SiO2の膜厚は、堆積レイトと堆積時である。ZrSiO及びGeO2の誘電率を1219)及び5.76)とす間より算出した。以後、この試料を#1と称する。
Figure 6(a)は試料#1の容量(C)-電圧(VG)特性を示す。

ると、形成した絶縁膜のEOTは1.7 nmと推定できる。

測定温度は室温で、周波数は1 MHzである。走査バイ
2.3 メタルゲート形成プロセス

アスは−1.5 Æ +1 Vおよび+1 Æ −1.5 Vの双方向に形成したhigh-k膜上にTiN電極を50 nmスパッタ堆掃引した。#1はEOT= 1.1 nmで、世界的に見ても小さ積し、真空熱蒸着でAlを100 nm堆積した。TiNの成膜い値を達成することができた。また、ヒステリシス

条件をTable 3に示す。次に、電気炉を用いて熱処理（HT）は 235 mVと大きい。フラットバンド電圧(Vfb)(PMA: Post Metallization Annealing )を350 ℃で10は 0.25 Vであった。

分間行った。PMAはTiNスパッタ堆積によるプラズマ

Figure 6(b)にリーク電流密度(J)-VGを示す。Vfb−1

ダメージの回復のために行った。最後にリソグラフィ

V（= −0.75 V）におけるJは6.6×10-2 A/cm2であり、ーにより電極をサイズ2.3×10−4 cm2とし、MOSキャパ

同一EOTのSiO2/Siに比べて、約4桁の低減ができた。

シターを作成した。電極加工では、レジスト膜をマス

3.1.2 high-k/Ge 構造形成プロセスと電気特性との関係クとして、Alをリン酸溶液（リン酸：硝酸：酢酸=50：1：5）により約40 ℃で1 分エッチングした。次に、TiNをアンモニア過水（アンモニア：過酸化水素＝1：2.1節で述べ た方法で作成 したhigh-k膜に対して4）により室温で約10 秒間エッチングして、電極を成TiNゲートを設けたMOSキャパシターを＃2、500 ℃形した。

−PDAにおける雰囲気ガスをN2の代わりにO2にして作成したMOSキャパシターを#3とする。ここで、#3

3. 結 果 と 考 察

試料に於ける450 ℃−PDOは行っていない。この2つ3.1 Zr 系 high-k/Ge 構造の電気特性の試料ではSiO2-ILの膜厚は0.5 nmである。

3.1.1 最小 EOT を有する MOS キャパシターの電気特
性

-6

3

3x10

-6

本研究で開発したZr系high-k膜形成プロセスに於い

2x10て、EOTの低減がどこまで図れるかを明らかにするた

2x10

Table 3. Condition for TiN deposition.

TiN

Prf
(W)

Ar
(sccm)

Pressure
(Pa)

60

30

2

-3

2

10

-6

1x10

-7

10

(a)
0
-2

#2
#3

-5

10

-7

R.T.

10

J (A/cm )

2

-6

5x10

Deposition
Temp.
rate
(oC)
(nm/min)
1.0

1

10

-1

C (F/cm )め、2.1節で述べた形成プロセスに以下の変更を加えた。

10

#2
#3

-9

-1
0
VG (V)

1

10

(b)

-4

-3

-2

-1

0

VG (V)

Fig. 7. (a) C-VG and (b) J-VG characteristics for a
Ge-MOS capacitors #2 and #3.

平成22年度

九州大学大学院総合理工学報告 第32巻 第3号

9Figure 7(a)は試料#2及び#3のC-VG特性を示す。こに酸素を供給しGeO2を形成している。これに対して、

こで、測定条件は#1と同じである。走査バイアスは−2酸素雰囲気中の500 ℃−PDAでは、酸素が物理膜厚のÆ +1 Vおよび+1 Æ −2 Vの双方向に掃引した。#2及厚い4 nmのZrSiOを通してILに供給されるので、酸素び#3のEOTはそれぞれ1.58及び1.54 nm、HTはそれぞが供給され難いと考えられる。

れ294及び117 mV、Vfbはそれぞれ0.07、−0.33 Vであ#2のDitは、同じ試料上に5 nm-SiO2堆積した試料のった。#2と#3ではEOTとVfbはほぼ変わらない。HTはDitより低いことは興味深い。更に、#2のDitはEVに近#2では低減されず、#3の方が小さく良好であった。

いET領域で1桁程度低減しており、その分布は明らか

Figure 7(b)にJ-VGを示す。#2と#3のVfb−1 Vの値はにGeO2/Ge界面のDit分布と異なる。このDit 低減は、

それぞれ−0.93と−1.33 Vであり、この時のリーク電

TiN電極形成が関与しているものと考えられる。その流密度は1.3×10-4 と3.5×10-2 A/cm2で、#2の方が絶理由として、TiNをスパッタ堆積する際に発生する窒縁性が高い。また、#2は同一EOTのSiO2/Siより約5桁

素イオンがILまで到達し、GeONが形成されたことがリーク電流が低減し、非常に高い絶縁性を示した。従考えられる。実際、GeON/Ge構造では、Dit= 4×1011 cmって、絶縁性の観点から#2のhigh-k膜形成方法が有効-2eV-1 という低い値を示すことが報告されている 23) 。

であると考え、以後はこのプロセスの高度化に注力し

high-k膜中への窒素導入は、GeO2/Ge界面欠陥の終端た。

化技術としての潜在能力があると期待できる。

#2 の Dit を DLTS （ deep

level

transient

spectroscopy ）法により評価した。その結果をFig. 8

3.2 Al 導入による電気特性の改善に示す。Geのバンドギャップは0.68 eVであり、DLTS

我々は、SiO2/GeO2-ILを有するAl/10nm-SiO2/IL/Ge

では荷電子帯（Ev）からギャップ中央（0.34 eV）迄MOSキャパシターにおいて、400 ℃のAl-PMAによりに位置する界面準位ETのDitが評価できる。#2のDitはDitを1×1011 cm-2eV-1まで低減できることを報告してミッドギャップ付近では8.2×1011 cm-2eV-1 と目標値

いる12)。 そこで、前述の確立したhigh-k膜形成方法にの1×1011 cm-2eV-1より大きいが、high-k/Ge構造に於Al-PMAプロセスを導入し、Dit低減効果について調査

けるDitとしては、それほど悪い結果ではない。

した。

PDOにより生成するGeO2がDitに及ぼす影響を調べ

試料は、確立したhigh-k膜作成プロセスに従って準るため、#2の形成方法において、PDO有りと無しの試備し、ZrSiO上に直接Alを熱蒸着で100 nm堆積した。

料を作成した。TiN電極形成の影響を避けるために、

その後、電気炉による熱処理(Al-PMA)を350 ℃で10それぞれのZrSiO膜上にSiO2 を5 nm堆積し、電極は分間行って、ZrSiO絶縁膜へAlを導入した。この試料

high-k膜にダメージを与えないAl蒸着により形成した。

のJ-VG特性をFig. 9に示す。リーク電流密度はVG=−1

その結果もFig. 8に示す。ミッドギャップ付近では、Vで181 A/cm2と大幅に増加した。これは、ZrSiO中に

PDOを行っていない試料のDitは2.0×1012 cm-2eV-1で大量のAlが導入されたことに起因すると考えられる。

あるのに対して、PDOを行った試料のDitは、1.1×1012

この試料のDitをFig. 10に示す。また、比較参照として、

cm-2eV-1 まで低減できた。このことから、450℃−

ZrSiO上に5 nmのSiO2を堆積し、Al導入を行っていな

PDOでGeO2を形成する方法の妥当性が明らかになっい試料のDitもFig. 10に示す。Al導入試料では、Al導入た。450 ℃−PDOでは薄いSiO2-ILを通して、Ge界面の無い試料よりDitが大幅に低減され、その値はミッド

1014w/ SiO2-5 nm w/o PDO

3

10

10

10

2

10

#2

13

2

J (A/cm )

10

-2

-1

Dit (cm eV )w/ SiO2-5 nm w/ PDO

1

10

0

10

12

11

0.0

0.1

0.2

10

-1

10

-2

-4

-3

-2 -1
VG (V)

0

0.3

ET-EV (eV)Fig. 8. Dit distributions of capacitor #2 and Al/5
nm-SiO2/ZrSiO/GeO2/Ge structure with andwithout 450 oC−PDO.

Fig. 9. J-VG characteristic for Al/ZrSiO/GeO2/Ge
structure with Al-PMA at 350 oC.

10

極薄GeO2界面層を有するZr系high-k/Geゲートスタック構造の形成

10

14

10

14

No Al-PMA

10

13

10

12

10

11

10

10

10

10

Al-PMA@350 ℃
Al-PMA@400 ℃

-1
-2

-2

10

Al-PMA

13

Dit (cm eV )-1

Dit (cm eV )No Al-PMA

12

11

0.0

0.1

0.2

0.3

ET-EV (eV)

0.0

0.1

0.2

0.3

ET-EV (eV)Fig. 10. Dit distribution for Al/ZrSiO/GeO2/Ge
structure with Al-PMA at 350 oC. The Dit distributionof 5 nm-SiO2 deposited sample is shown as a reference.

Fig. 12. Dit distributions for Al/TiN/ZrSiO/GeO2/Ge
structureｓ with Al-PMA at 350 and 400 oC. The Dit
distribution of 5 nm-SiO2 deposited sample is shown asa reference.

ギャップ付近で4×1011 cm-2eV-1であった。Ref. 6で報告されているように、Al-PMAによりAlがGeO2/Ge界

EOTが1.58及び1.70 nm、HTが514及び109 mV、面に導入されるとDit が増加する。従って、我々がVfb が0.04及び0.11 Vであった。400 ℃Al-PMA試料

Al/10nm-SiO2/IL/Ge MOSキャパシターで報告していは350 ℃試料に比べて、EOTが僅かに0.12 nm増加するように、Alが終端する場所は、GeO2/Ge界面ではなるが、HTは大幅に低減した。
Figure 11(b)にはJ-VG特性を示す。400 ℃Al-PMA

く、ZrSiO/GeO2界面と推論される。

試料は350 ℃試料に比べて、Vfb−1 Vでリーク電流が23.3 Dit 低減のための新規プロセスの検討

桁も増加した。これはAl-PMA温度が高いために、Al

前述の3.1と3.2節で、電極TiN形成の効果とAl-PMA

が導入される量が増加し、絶縁性が劣化したものと考の効果は、ZrSiO/Ge構造に有効であることを述べた。

えられる。しかし、リーク電流の観点からは、400 ℃

そこで、TiNを薄く堆積し、その上にAlを堆積して試料でも同一EOTのSiO2/Siより、約3桁のリーク電流

Al-PMAを行い、AlをTiN膜を通してZrSiO中に導入す低減ができている。

る新規プロセスを検討した。ここで、TiNは10 nm堆

350と400 ℃でAl-PMA処理した試料のDitをFig. 12

積し、Al-PMAの温度は350と400 ℃、熱処理時間はに 示 す 。 参 照 と し て 、 熱 処 理 無 し の Al/5

10 分間、とした。

nm-SiO2/ZrSiO/Ge試料のDitもFig. 12に示している。

Figure 11(a)にAl-PMA350と400 ℃試料のC-VG

TiN電極形成及びAl-PMAの効果によりDitは大幅に低特性を示す。走査バイアスは−2 Æ +1 Vおよび+1 Æ

減され、Ditはミッドギャップ付近で1.0×1011 cm-2eV-1−2 Vの双方向に掃引した。測定条件は3.1節と同じでという目標値に近い値を得ることができた。TiN電極ある。350及び400 ℃でAl-PMA処理した試料の結果は、形成による窒素プラズマの効果及び400 ℃のAl-PMA
効果を同時に行うことは、Dit低減に非常に有効である。

-10

3

6x10

10
350 ℃
400 ℃

-10

5x10

-10
2

を用いて、薄くて良質な界面特性を持つ

-3

-5

10

2x10

ZrSiO/GeO2-IL/Ge構造の形成に取り組んだ。電気特性

350 ℃
400 ℃

10

-10

及びXPSによる評価から得られた知見は以下のようにまとめることができる。

-7

-10

0
-2

10

J (A/cm )

C (F)

-10

3x10

10

(a)

-9

-1
0
VG (V)

1

10

言

極薄SiO2/GeO2 をILとし、high-k膜材料にはZrSiO

-1

4x10

1x10

4. 結

1

10

(b)

-4

-3

-2

-1

0

VG (V)

Fig. 11. (a) C-VG and (b) J-VG characteristics for
Al/TiN/ZrSiO/GeO2/Ge structures with Al-PMA
at 350 and 400 oC.

1. Zrのシリケート化はSiO2/Zrをスパッタ堆積した際に起こり、絶縁性の高いZrSiOが形成されている。

平成22年度

九州大学大学院総合理工学報告 第32巻 第3号

2. Al/TiN/ZrSiO/Ge構造でEOT＝1.1 nmを達成した。
リーク電流は、同一EOTのSiO2/Siに比べると約4117) M. Houssa, High-k Gate Dielectrics, Institute of Physics
Publishing, (2004) 597
8) K. Prabhakaran, F. Maeda, Y. Watanabe, and T. Ogino:

桁の低減に成功した。
3. GeO2-ILを形成するために、450 ℃-PDO処理をしThin Solid Films, 369 (2000) 289

たAl/TiN/ZrSiO/Ge構造形成において、EOT=1.58

9) T. Hoshi, K. Kutsuki, G. Okamoto, M. Saito, T. Shimura

nmで、リーク電流は同一EOTのSiO2/Siより約5桁

and H. Watanabe: Appl. Phys. Lett. 94 (2009) 202112

低減し、非常に高い絶縁性を示した。PDOはDit低10) S. R. Amy, Y. J. Chabal, F. Amy, A. Kahn, C. Krugg,

減にも有効で、Dit=8.2×1011 cm-2eV-1であった。

and P. Kirsch: Mater. Res. Soc. Symp. Proc. 917 (2006)

4. ZrSiO/Ge構造において電極にTiNを用いると、Ditが低減される。これはTiN電極形成時の窒素プラズ

091711) K. Hirayama, K. Yoshino, R. Ueno, Y. Iwamura, H.
Yang, D. Wang, H. Nakashima: Abs. of ISTDM 2010

マの影響であると推論した。
5. Al-PMAはZrSiO/Ge構造のDit低減に非常に有効でTechnical Programme Committee, (2010) 1910236
12) K. Hirayama, R. Ueno, Y. Iwamura, K. Yoshino, D.

あるが、絶縁性が劣化する。
6. ZrSiO/Ge構造において、TiN電極形成時の窒素プラ

Wang, H. Yang, and H. Nakashima: Extended Abstracts

ズマの効果とAl-PMAの効果を同時に利用することof the 2010 International Conference on Solid Stateに よ り 、 Dit を 大 幅 に 低 減 で き る 。 Al-PMA 温 度

Devices and Materials (SSDM2010), Tokyo, pp. 205-206

400 ℃の時、EOT=1.7 nm、Dit=1×1011 cm-2eV-1、

13) ITRS. ITRS 2009 Edition. ＜http://www.itrs.net/Linという良好なhigh-k/Geキャパシター特性を得るこ

ks/2009ITRS/Home2009.htm＞, accessed 2010-10-15とができた。

14) Y. Kamata, Y. Kamimuta, T. Ino and A. Nishiyama:

謝 辞15) P. Tsipas, S.N. Volkos, A. Sotiropoulos, S. F. Galata, G.

Jpn. J. Appl. Phys. 44 (2005) 2323

本研究は科学研究費補助金(基盤研究(Ａ)、課題番

Mavrou, D. Tsoutsou, Y. Panayiotatos, A. Dimoulas, C.

号20035011)の助成を受けて実施した。また、XPS測Marchiori, and J.Fompeyrine: Appl. Phys. Lett. 93

定は九州大学中央分析センターにて行われた。

(2008) 082904
16) C. O. Chui, S. Ramanathan, B. B. Triplett, P. C.
McIntyre, and K. C. Saraswat, IEEE Electron Device

参 考 文 献1)

Y.

Kamata:High-k/Ge

MOSFETsforfuturenanoelectronics. Materials Today. 11, 1-2, 2009, p30-38.
2) S. M. Sze, Physics of Semiconductor Devices, 2ndedition, Wiley, New York, (1981)
3) D. Kuzum, T. Krishnamohan, A. J. Pethe, A. K. Okyay,
Y. Oshima, Y. Sun-, J. P. McVittie, P. A. Pianetta, P. C.
McIntyre, and K. C. Saraswat: IEEE Electron Device
Lett. 29 (2008) 328
4) T. Maeda, M. Nishizawa, Y. Morita, and S. Takagi: Appl.
Phys. Lett. 90 (2007) 072911
5) T. Sugawara, Y. Oshima, R. Sreenivasan, and P. C.
McIntyre: Appl. Phys. Lett. 90 (2007) 112912
6) H. Matsubara, T. Sasada, M. Takenaka, and S. Takagi:
Appl. Phys. Lett. 93 (2008) 032104

Lett. 23 (2002) 473
17) G. Lucovsky and G. B. Rayner, Jr： Appl. Phys. Lett.
77 (2000) 2912
18) Y. Kamata, Y. Kamimuta, T. Ino, R. Iijima, M. Koyama,
and A. Nishiyama: Tech. Dig. IEDM (2005) 429
19) H. Kim, C. O. Chui, K. C. Sarawat, and P. McIntyre,Appl. Phys. Lett. 83 (2003) 2647
20) C. Henkel, O. Bethge, S. Abermann, S. Puchner, H.
Hutter, and E.Bertagnoli: Appl. Phys. Lett. 97 (2010)
15290421) K. Prabhakaran and T. Ogino: Surf. Sci. 325 (1995) 263
22) H. Watanabe: Appl. Phys. Lett. 81 (2002) 4221
23) Y. Oshima, M. Shandalov, Y. Sun, P. Pianetta, and P.
C. Mclntyre: Appl. Phys. Lett. 94 (2009) 183102