【手続補正書】
【提出日】平成29年3月21日(2017.3.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
物理量検出センサー素子と、
前記物理量検出センサー素子に接続されたＩＣと、
を有し、
前記ＩＣは、
ロジック回路と、
アナログ回路と、
電源電圧に基づいてロジック電源電圧を生成し、前記ロジック回路に前記ロジック電源電圧を供給する第１レギュレータと、
イネーブルに設定されている時に前記電源電圧に基づいて生成されるアナログ電源電圧を、前記アナログ回路に供給する第２レギュレータと、
前記第２レギュレータがディスイネーブルに設定されている時に、前記第１レギュレータを前記アナログ回路に接続するスイッチと、を含むことを特徴とする物理量検出センサー。
【請求項２】
請求項１において、
前記第２レギュレータを前記ディスイネーブルに設定するディスイネーブル信号により、前記スイッチがオフからオンに切替えられることを特徴とする物理量検出センサー。
【請求項３】
請求項１または２において、
前記ロジック電源電圧の電圧レベルと前記アナログ電源電圧の電圧レベルとが実質的に等しいことを特徴とする物理量検出センサー。
【請求項４】
請求項１乃至３のいずれか一項において、
前記物理量検出センサー素子は静電容量型センサー素子であり、
前記アナログ回路は、前記静電容量型センサー素子からの電荷を電圧に変換する電荷−電圧変換回路を含み、
前記第２レギュレータがディスイネーブルに設定されている時に、前記電荷−電圧変換回路はディスイネーブルに設定されることを特徴とする物理量検出センサー。
【請求項５】
請求項４において、
前記アナログ回路は、前記電荷−電圧変換回路からの出力信号を、設定されたゲインで増幅するプログラマブルゲインアンプをさらに有し、
前記第２レギュレータがディスイネーブルに設定されている時に、前記プログラマブルゲインアンプはディスイネーブルに設定されることを特徴とする物理量検出センサー。
【請求項６】
請求項５において、
前記アナログ回路は、前記プログラマブルゲインアンプからの出力信号を、アナログ−デジタル変換するアナログ−デジタル変換器をさらに有し、
前記第２レギュレータがディスイネーブルに設定されている時に、前記アナログ−デジタル変換器はディスイネーブルに設定されることを特徴とする物理量検出センサー。
【請求項７】
請求項６において、
外部トリガーに基づいて前記アナログ回路が前記物理量検出センサーからの信号を処理する処理期間が設定され、前記処理期間内に前記第２レギュレータはイネーブルに設定され、前記処理期間外では前記アナログ回路はディスイネーブルに設定され、
前記プログラマブルゲインアンプおよび前記アナログ−デジタル変換器の少なくとも一方は、前記処理期間内に設定された休止期間にディスイネーブルに設定されることを特徴とする物理量検出センサー。
【請求項８】
請求項１乃至７のいずれか一項において、
前記第１レギュレータは、
非反転入力端子と反転入力端子との間に、仕事関数差電圧によるオフセット電圧を有する差動型の増幅回路と、
前記増幅回路の出力ノードと第１の電源ノードとの間に直列に設けられる第１の抵抗及び第２の抵抗と、
前記第１の抵抗と前記第２の抵抗の接続ノードに一端が接続される位相補償用キャパシターと、
を含み、
前記接続ノードの信号が、前記増幅回路の前記非反転入力端子に帰還され、前記出力ノードの信号が、前記増幅回路の前記反転入力端子に帰還されることを特徴とする物理量検出センサー。
【請求項９】
請求項８において、
前記第１レギュレータは、
前記第１レギュレータの起動時と、前記第２レギュレータがイネーブルに設定される過負荷時とに電流を生成する電流源と、
前記電流源に流れる電流と等しい電流を前記第１レギュレータに増加させるカレントミラー回路と、
をさらに有することを特徴とする物理量検出センサー。
【請求項１０】
請求項１乃至９のいずれか一項において、
前記第２レギュレータは、
バンドギャップリファレンス回路と、
前記バンドギャップリファレンス回路からのバンドギャップリファレンス電圧を増幅するアンプと、
前記アンプの負帰還経路に設けられた分圧回路と、
を有し、
前記バンドギャップリファレンス電圧を基準電圧として、前記分圧回路の電圧と前記バンドギャップリファレンス電圧との電位が一致するように、前記アンプにより負帰還制御されていることを特徴とする物理量検出センサー。
【請求項１１】
請求項１乃至１０のいずれか一項において、
前記第１レギュレータは、前記ロジック電源電圧よりも大きい検査電圧を生成し、前記スイッチを介して前記検査電圧を前記アナログ回路に供給することを特徴とする物理量検出センサー。
【請求項１２】
請求項１乃至１１のいずれか一項記載の物理量検出センサーを有することを特徴とする電子機器。
【請求項１３】
請求項１乃至１１のいずれか一項記載の物理量検出センサーを有することを特徴とする移動体。
【請求項１４】
物理量検出センサー素子に接続される電子回路であって、
ロジック回路と、
アナログ回路と、
電源電圧に基づいてロジック電源電圧を生成し、前記ロジック回路に前記ロジック電源電圧を供給する第１レギュレータと、
イネーブルに設定されている時に前記電源電圧に基づいて生成されるアナログ電源電圧を、前記アナログ回路に供給する第２レギュレータと、
前記第２レギュレータがディスイネーブルに設定されている時に、前記第１レギュレータを前記アナログ回路に接続するスイッチと、を含むことを特徴とする電子回路。
【請求項１５】
請求項１４において、
前記第２レギュレータを前記ディスイネーブルに設定するディスイネーブル信号により、前記スイッチがオフからオンに切替えられることを特徴とする電子回路。
【請求項１６】
請求項１４または１５において、
前記ロジック電源電圧の電圧レベルと前記アナログ電源電圧の電圧レベルとが実質的に等しいことを特徴とする電子回路。
【請求項１７】
請求項１４乃至１６のいずれか一項において、
前記第１レギュレータは、前記ロジック電源電圧よりも大きい検査電圧を生成し、前記スイッチを介して前記検査電圧を前記アナログ回路に供給することを特徴とする電子回路。
【請求項１８】
請求項１４乃至１７のいずれか一項において、
前記物理量検出センサー素子は静電容量型センサー素子であり、
前記アナログ回路は、前記静電容量型センサー素子からの電荷を電圧に変換する電荷−電圧変換回路を含み、
前記第２レギュレータがディスイネーブルに設定されている時に、前記電荷−電圧変換回路はディスイネーブルに設定されることを特徴とする電子回路。
【請求項１９】
請求項１８において、
前記アナログ回路は、前記電荷−電圧変換回路からの出力信号を、設定されたゲインで増幅するプログラマブルゲインアンプをさらに有し、
前記第２レギュレータがディスイネーブルに設定されている時に、前記プログラマブルゲインアンプはディスイネーブルに設定されることを特徴とする電子回路。
【請求項２０】
請求項１９において、
前記アナログ回路は、前記プログラマブルゲインアンプからの出力信号を、アナログ−デジタル変換するアナログ−デジタル変換器をさらに有し、
前記第２レギュレータがディスイネーブルに設定されている時に、前記アナログ−デジタル変換器はディスイネーブルに設定されることを特徴とする電子回路。
【請求項２１】
請求項２０において、
外部トリガーに基づいて前記アナログ回路が前記物理量検出センサー素子からの信号を処理する処理期間が設定され、前記処理期間内に前記第２レギュレータはイネーブルに設定され、前記処理期間外では前記アナログ回路はディスイネーブルに設定され、
前記プログラマブルゲインアンプおよび前記アナログ−デジタル変換器の少なくとも一方は、前記処理期間内に設定された休止期間にディスイネーブルに設定されることを特徴とする電子回路。
【請求項２２】
請求項１４乃至２１のいずれか一項において、
前記第１レギュレータは、
非反転入力端子と反転入力端子との間に、仕事関数差電圧によるオフセット電圧を有する差動型の増幅回路と、
前記増幅回路の出力ノードと第１の電源ノードとの間に直列に設けられる第１の抵抗及び第２の抵抗と、
前記第１の抵抗と前記第２の抵抗の接続ノードに一端が接続される位相補償用キャパシターと、
を含み、
前記接続ノードの信号が、前記増幅回路の前記非反転入力端子に帰還され、前記出力ノードの信号が、前記増幅回路の前記反転入力端子に帰還されることを特徴とする電子回路。
【請求項２３】
請求項２２において、
前記第１レギュレータは、
前記第１レギュレータの起動時と、前記第２レギュレータがイネーブルに設定される過負荷時とに電流を生成する電流源と、
前記電流源に流れる電流と等しい電流を前記第１レギュレータに増加させるカレントミラー回路と、
をさらに有することを特徴とする電子回路。
【請求項２４】
請求項１４乃至２３のいずれか一項において、
前記第２レギュレータは、
バンドギャップリファレンス回路と、
前記バンドギャップリファレンス回路からのバンドギャップリファレンス電圧を増幅するアンプと、
前記アンプの負帰還経路に設けられた分圧回路と、
を有し、
前記バンドギャップリファレンス電圧を基準電圧として、前記分圧回路の電圧と前記バンドギャップリファレンス電圧との電位が一致するように、前記アンプにより負帰還制御されていることを特徴とする電子回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
特許文献１では、電源遮断が行われない内部電源Ｖｉｎｔ０と、電源遮断が行われる内部電源Ｖｉｎｔ１との間を接続する電源スイッチＳＷを設けている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
ここで、可動電極３１Ａと固定電極２１とのペアと、可動電極３１Ｂと固定電極２３とのペアとを、第１容量形成部４１と称する。同様に、可動電極３１Ａと固定電極２２とのペアと、可動電極３１Ｂと固定電極２４とのペアとを、第２容量形成部４２と称する。差動容量型加速度センサー素子１０は、第１容量形成部４１の一端１１と、第２容量形成部４２の一端１２と、第１，第２容量形成部４１，４２の共通端１３とを含む。図２（Ｂ）に示す加速度ａが作用したとき、第１容量形成部４１の容量値は減少する一方で、第２容量形成部４２の容量値は増大する。このため、共通端１３に電荷を供給した状態で錘部３１に加速度ａが作用すると、第１，第２容量形成部４１，４２の一端１１，１２からそれぞれ出力される電荷（信号）は絶対値が等しく符号が逆の差動信号対となる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
第１〜第３の差動容量型加速度センサー素子１０Ｘ，１０Ｙ，１０Ｚの各々は、図２（Ａ）に示す第１，第２容量形成部４１，４２を有し、第１，第２容量形成部４１，４２の固定容量間には軸毎に異なるオフセットがある。オフセットがあるまま加速度を検出すると、加速度が作用しない時でも加速度が存在する値が出力されてしまう。そこで、オフセット調整（キャリブレーション）が必要となる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
マルチプレクサー１１０の後段には、アナログ回路である容量検出回路（広義には信号処理部）１３０として、例えば電荷−電圧変換（ＱＶ）アンプ１３１、プログラマブルゲインアンプ（ＰＧＡ）１３２及びアナログ−デジタル変換器（ＡＤＣ）１３３等を有する。ＱＶアンプ１３１は、時分割入力される差動容量型加速度センサー素子１０Ｘ，１０Ｙ，１０Ｚからの電荷を電圧に変換する。差動容量型加速度センサー素子１０Ｘ，１０Ｙ，１０Ｚからの出力は差動信号であるから、ＱＶアンプ１３１は差動増幅回路として機能する。ＰＧＡ１３２は、ＱＶアンプ１３１の出力を、各軸毎に設定されたゲインで増幅する。ＡＤＣ１３３は、ＰＧＡ１３２の出力をアナログ−デジタル変換する。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
ＡＤＣ１３３の後段には、デジタルフィルター１４０、レジスタ１５０、シリアル−パラレルインターフェイス回路（ＳＰＩ）１６０が設けられている。容量検出回路１３０により検出された容量に基づく加速度信号は、ＳＰＩ１６０を介して出力される。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
ＩＣ１００には、外部から電源電圧ＶＤＤ，ＧＮＤが入力される。ＩＣ１００には、電源電圧ＶＤＤ（例えば３Ｖ）を降圧してロジック電源電圧ＶＤＤＬ（例えば１．８Ｖ）を生成する第１レギュレータＲＥＧ１と、電源電圧ＶＤＤを降圧してアナログ電源電圧ＶＤＤＡ（例えば１．８Ｖ）を生成する第２レギュレータＲＥＧ２とが設けられている。なお、第１レギュレータＲＥＧ１は、加速度センサー１の起動によりイネーブルとなり、加速度センサー１が稼働している間（スタンバイ、休止期間等を含む）に亘ってロジック電源電圧ＶＤＤＬを生成するロジック電源回路である。一方、第２レギュレータＲＥＧ２は、イネーブルまたはディスイネーブルに切り替えられるアナログ電源回路であり、イネーブル期間のみアナログ電源電圧ＶＤＤＡを生成する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
また、ＰＧＡ１３２のイネーブル期間は、サンプルＡ期間とサンプルＢ期間とに二分される。同様に、ＡＤＣ１３３の動作期間は、サンプリング期間と比較期間とに二分される。ＰＧＡ１３２のサンプルＢ期間は、ＡＤＣ１３３のサンプリング期間と時間軸上で重複して設定できる。また、ＡＤＣ１３３の比較期間は、ＰＧＡ１３２のサンプルＡ期間と時間軸上で重複して設定できる。それにより、温度計測、Ｘ軸加速度計測、Ｙ軸加速度計測及びＺ軸加速度計測の各期間を短縮でき、トータルの１回計測期間も短縮される。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
（７）第１レギュレータＲＥＧ１
図１２に、第１レギュレータＲＥＧ１の一例を示す。第１レギュレータＲＥＧ１は、非反転入力端子と反転入力端子の間に、仕事関数差電圧によるオフセット電圧ＶＯＦＦを有する差動型の増幅回路ＡＭと、増幅回路ＡＭの出力ノードＮＱ１と第１の電源ノードＶＳＳとの間に直列に設けられる第１の抵抗ＲＢ１及び第２の抵抗ＲＢ２と、第１の抵抗ＲＢ１と第２の抵抗ＲＢ２の接続ノードＮＱ２に一端が接続される位相補償用キャパシターＣ０を含む。第１、第２の抵抗ＲＢ１、ＲＢ２の接続ノードＮＱ２の信号が、増幅回路ＡＭの非反転入力端子に帰還され、増幅回路ＡＭの出力ノードＮＱ１の信号が、増幅回路ＡＭの反転入力端子に帰還される。