【手続補正書】
【提出日】平成29年2月20日(2017.2.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲート電極と、
前記ゲート電極を間にしてソース領域およびドレイン領域を有する半導体層と、
前記ソース領域および前記ドレイン領域の上に設けられたコンタクトプラグと、
前記コンタクトプラグの上に積層された第１メタルと、
前記半導体層の面内方向において前記第１メタルの間の領域に設けられると共に、積層方向において少なくとも前記第１メタルの下面よりも下方の第１領域に設けられた低誘電率領域と
を備えた電界効果トランジスタ。
【請求項２】
前記低誘電率領域は、前記積層方向において、前記第１領域と、前記第１メタルの下面と前記第１メタルの上面との間の第２領域とに設けられている
請求項１記載の電界効果トランジスタ。
【請求項３】
前記低誘電率領域は、前記積層方向において、前記第１領域および前記第２領域と、前記第１メタルの上面よりも上方の第３領域とに設けられている
請求項２記載の電界効果トランジスタ。
【請求項４】
前記半導体層の上に設けられた少なくとも一層の絶縁膜と、
前記少なくとも一層の絶縁膜の上面から前記ゲート電極の上面に向けて設けられた開口と
を更に備え、
前記低誘電率領域は、前記開口内に設けられている
請求項３記載の電界効果トランジスタ。
【請求項５】
前記少なくとも一層の絶縁膜は、エッチングレートの異なる複数の絶縁膜を含む
請求項４記載の電界効果トランジスタ。
【請求項６】
前記少なくとも一層の絶縁膜は、
前記ゲート電極の表面および前記半導体層の上面を覆う第１絶縁膜と、
前記第１絶縁膜の表面を覆う第２絶縁膜と、
前記第２絶縁膜の表面と前記第１メタルの下面との間に設けられた第３絶縁膜と、
を含み、
前記第２絶縁膜は、前記第１絶縁膜および前記第３絶縁膜とはエッチングレートの異なる材料により構成され、
前記開口は、少なくとも前記第３絶縁膜を貫通して前記第２絶縁膜の上面に達している
請求項４または５記載の電界効果トランジスタ。
【請求項７】
前記少なくとも一層の絶縁膜は、前記第３絶縁膜の上面および前記第１メタルの表面を覆う第４絶縁膜を更に含み、
前記開口は、前記第４絶縁膜の上面から前記第２絶縁膜の上面に達している
請求項６記載の電界効果トランジスタ。
【請求項８】
前記少なくとも一層の絶縁膜は、前記第４絶縁膜の上に、第５絶縁膜を更に含み、
前記開口内の少なくとも一部に、前記低誘電率領域として、空隙が設けられ、
前記空隙の上部は、前記第５絶縁膜により閉塞されている
請求項７記載の電界効果トランジスタ。
【請求項９】
前記第５絶縁膜は、前記開口の側面および底面を被覆している
請求項８記載の電界効果トランジスタ。
【請求項１０】
前記低誘電率領域は、前記第１絶縁膜および前記第２絶縁膜のうち前記ゲート電極の表面を覆う部分の幅以下の幅で設けられている
請求項６ないし９のいずれか１項に記載の電界効果トランジスタ。
【請求項１１】
前記ゲート電極は、一方向に延長されており、
前記コンタクトプラグ、前記第１メタルおよび前記低誘電率領域は、前記ゲート電極に対して平行に延長されている
請求項１ないし１０のいずれか１項に記載の電界効果トランジスタ。
【請求項１２】
前記半導体層に前記ソース領域および前記ドレイン領域が設けられた素子領域と、
多層配線部を有する配線領域と、
前記素子領域および前記配線領域を区画する素子分離層と
を更に備え、
前記低誘電率領域は、前記素子領域内に設けられている
請求項１ないし１１のいずれか１項に記載の電界効果トランジスタ。
【請求項１３】
前記素子領域および前記配線領域を含むアクティブ領域と、
前記アクティブ領域の外側に設けられ、前記素子分離層が設けられた素子分離領域と
を備え、
前記素子分離領域は、前記素子分離層上に、前記ゲート電極に接続されたゲートコンタクトを有し、
前記低誘電率領域は、前記ゲートコンタクトを回避して設けられている
請求項１２記載の電界効果トランジスタ。
【請求項１４】
前記第４絶縁膜と前記第５絶縁膜との間に、第２メタルを更に備え、
前記少なくとも一層の絶縁膜は、前記第４絶縁膜の上面および前記第２メタルの表面を覆う第７絶縁膜を更に含み、
前記開口は、前記第７絶縁膜の上面から前記第２絶縁膜の上面に達している
請求項８記載の電界効果トランジスタ。
【請求項１５】
前記低誘電率領域は、前記第１絶縁膜および前記第２絶縁膜のうち前記ゲート電極の表面を覆う部分の幅よりも大きい幅で設けられている
請求項６ないし９のいずれか１項に記載の電界効果トランジスタ。
【請求項１６】
前記開口の少なくとも一部に、前記低誘電率領域として、前記第３絶縁膜および前記第４絶縁膜よりも誘電率の低い材料よりなる第５絶縁膜が埋め込まれている
請求項７記載の電界効果トランジスタ。
【請求項１７】
前記ゲート電極は、一方向に延長されており、
前記コンタクトプラグおよび前記第１メタルは、前記ゲート電極に対して平行に延長され、
前記低誘電率領域は、前記ゲート電極に対して交差する方向に延長されている
請求項１ないし１６のいずれか１項に記載の電界効果トランジスタ。
【請求項１８】
前記ゲート電極は、同一方向に延長された複数のフィンガー部と、前記複数のフィンガー部を連結する連結部とを有し、
前記低誘電率領域は、前記フィンガー部の上方または前記連結部の少なくとも一部の上方に設けられている
請求項１ないし１７のいずれか１項に記載の電界効果トランジスタ。
【請求項１９】
電界効果トランジスタを備え、
前記電界効果トランジスタは、
ゲート電極と、
前記ゲート電極を間にしてソース領域およびドレイン領域を有する半導体層と、
前記ソース領域および前記ドレイン領域の上に設けられたコンタクトプラグと、
前記コンタクトプラグの上に積層された第１メタルと、
前記半導体層の面内方向において前記第１メタルの間の領域に設けられると共に、積層方向において少なくとも前記第１メタルの下面よりも下方の第１領域に設けられた低誘電率領域と
を有する高周波デバイス。
【請求項２０】
半導体層の上面側にゲート電極を形成する工程と、
前記半導体層に、前記ゲート電極を間にしてソース領域およびドレイン領域を形成する工程と、
前記ソース領域および前記ドレイン領域の上にコンタクトプラグを設ける工程と、
前記コンタクトプラグの上に第１メタルを積層する工程と、
前記半導体層の面内方向において前記第１メタルの間の領域に、積層方向において少なくとも前記第１メタルの下面よりも下方の第１領域に低誘電率領域を設ける工程と
を含む電界効果トランジスタの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】電界効果トランジスタおよびその製造方法、ならびに高周波デバイス
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本開示は、高周波デバイスのスイッチ素子などに好適な電界効果トランジスタ（ＦＥＴ）およびその製造方法、並びにこの電界効果トランジスタを備えた高周波デバイスに関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本開示の目的は、オフ容量の外部成分を低減することが可能な電界効果トランジスタおよびその製造方法、並びにこの電界効果トランジスタを備えた高周波デバイスを提供することにある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本開示による高周波デバイスは、電界効果トランジスタを備え、電界効果トランジスタは、以下の（Ａ）〜（Ｅ）の構成要素を有するものである。
（Ａ）ゲート電極
（Ｂ）ゲート電極を間にしてソース領域およびドレイン領域を有する半導体層
（Ｃ）ソース領域および前記ドレイン領域の上に設けられたコンタクトプラグ
（Ｄ）コンタクトプラグの上に積層された第１メタル
（Ｅ）半導体層の面内方向において第１メタルの間の領域に設けられると共に、積層方向において少なくとも第１メタルの下面よりも下方の第１領域に設けられた低誘電率領域
本開示による電界効果トランジスタの製造方法は、以下の（Ａ）〜（Ｅ）の工程を含む
ものである。
（Ａ）半導体層の上面側にゲート電極を形成する工程
（Ｂ）半導体層に、ゲート電極を間にしてソース領域およびドレイン領域を形成する工程（Ｃ）ソース領域およびドレイン領域の上にコンタクトプラグを設ける工程
（Ｄ）コンタクトプラグの上に第１メタルを積層する工程
（Ｅ）半導体層の面内方向において第１メタルの間の領域に、積層方向において少なくとも第１メタルの下面よりも下方の第１領域に低誘電率領域を設ける工程
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本開示の電界効果トランジスタ、本開示の高周波デバイス、または本開示の電界効果トランジスタの製造方法によれば、半導体層の面内方向において第１メタルの間の領域に、積層方向において少なくとも第１メタルの下面よりも下方の第１領域に低誘電率領域を設けるようにしたので、オフ容量の外部成分を低減することが可能となる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
（第１の実施の形態）
図１は、本開示の第１の実施の形態に係る電界効果トランジスタを有する高周波スイッチの構成を表したものである。この高周波スイッチ１は、携帯電話などの携帯情報端末のフロントエンドに用いられるものであり、入出力のポート数により、図２に示したＳＰＳ
Ｔ（Single Pole Single Throw；単極単投）、ＳＰＤＴ（Single Pole Double Throw）、ＳＰ３Ｔ・・・ＳＰＮＴ（Ｎは実数）といった様々な構成で使い分けられている。図１には、ＳＰ１０Ｔスイッチの例を表している。ＳＰ１０Ｔスイッチは、例えば、アンテナＡＮＴに接続された一つの極と、１０個の接点とを有している。高周波スイッチ１は様々な構成をとりうるが、どの構成の高周波スイッチ１も、図２に示したＳＰＳＴスイッチの基本回路構成を組み合わせたものである。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
このＳＰＳＴスイッチ１Ａでは、第１スイッチング素子ＦＥＴ１および第２スイッチング素子ＦＥＴ２のゲートに抵抗を介してコントロール電圧Ｖｃ１，Ｖｃ２を印加することにより、オン・オフの制御が行われる。オン時には、図４に示したように、第２スイッチング素子ＦＥＴ２が導通状態となり、第１スイッチング素子ＦＥＴ１が非導通状態となり、る。オフ時には、図５に示したように、第１スイッチング素子ＦＥＴ１が導通状態となり、第２スイッチング素子ＦＥＴ２が非導通状態となる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
（シミュレーション結果）
図１２は、図７に示した本実施の形態と、図９に示した変形例１と、図１１に示した参照例１とについて、容量の外部成分Ｃｅｘの、低誘電率領域７０の幅Ｗ７０に対する依存性を調べたシミュレーション結果を表したものである。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４２
【補正方法】変更
【補正の内容】
【００４２】
図１２から分かるように、容量の外部成分Ｃｅｘは低誘電率領域７０の幅Ｗ７０が増加すると共に減っていく傾向をもつ。また、低誘電率領域７０を積層方向Ｚにおいて第１領域Ａ１および第２領域Ａ２に設ける変形例１では、低誘電率領域７０を積層方向Ｚにおいて第２領域Ａ２のみに設ける参照例１に比べて、容量の外部成分Ｃｅｘが低減されている。更に、低誘電率領域７０を積層方向Ｚにおいて第１領域Ａ１、第２領域Ａ２および第３領域Ａ３に設ける本実施の形態では、低誘電率領域７０の積層方向Ｚの延伸長さにもよるが、変形例１と同等またはそれ以上の容量の外部成分Ｃｅｘ低減効果が得られることが分かる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
更に、図７に示した電界効果トランジスタ１０は、半導体層５０の上に、少なくとも一層の絶縁膜８０と、この少なくとも一層の絶縁膜８０の上面からゲート電極２０の上面に向けて設けられた開口（凹部）Ｐとを有している。低誘電率領域７０は、この開口Ｐ内に設けられていることが好ましい。これにより、開口Ｐの幅ＷＰを広くとることが可能となる。従って、ゲート電極２０の近傍にウェットエッチングにより空隙を設ける場合に狭い空隙にエッチング溶液が入りづらいという問題点が解消される。これにより、ＳＯＩ基板５５のウェハ面内におけるエッチング均一性、電界効果トランジスタ１０の特性の均一性を向上させることが可能となる。開口Ｐの幅ＷＰは、開口Ｐがソース電極３０Ｓとドレイン電極３０Ｄの間に設けられているので、例えば１００ｎｍ〜１０００ｎｍであることが好ましい。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
開口Ｐを形成したのち、図３１に示したように、第４絶縁膜８４の上に、例えばＣＶＤ法により、酸化シリコンよりなる第５絶縁膜８５を形成する。第５絶縁膜８５は、開口Ｐの上部にオーバーハングしながら堆積する。よって、開口Ｐ内に第５絶縁膜８５が埋まる前に、開口Ｐの上部が第５絶縁膜８５で閉塞され、開口Ｐ内に気密封止された空隙ＡＧが形成される。開口Ｐの側面および底面は、第５絶縁膜８５で被覆されていてもよい。空隙ＡＧは、第３絶縁膜８３，第４絶縁膜８４および第５絶縁膜８５（酸化シリコン、誘電率３．９）よりも誘電率が低く、低誘電率領域７０としての機能を有する。空隙ＡＧ内には、空気（誘電率１．０）が存在していてもよいし真空でもよく、特に限定されない。空隙ＡＧすなわち低誘電率領域７０は、第１メタルＭ１の下面よりも下方の第１領域Ａ１と、第１メタルＭ１の下面と上面との間の第２領域Ａ２と、第１メタルの上面よりも上方の第３領域Ａ３とにわたって連続して一体に設けられる。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
第２メタルＭ２は、第４絶縁膜８４と第５絶縁膜８５との間に設けられている。第１メタルＭ１と第２メタルＭ２とはコンタクトプラグ９４により接続されている。また、少なくとも一層の絶縁膜８０は、第４絶縁膜８４の上面および第２メタルＭ２の表面を覆う第７絶縁膜８７を更に含んでいる。開口Ｐは、第７絶縁膜８７の上面から、第７絶縁膜８７、第４絶縁膜８４および第３絶縁膜８３を貫通し、第２絶縁膜８２の上面に達している。開口Ｐ内には、低誘電率領域７０として、第１の実施の形態と同様の空隙ＡＧが設けられている。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
（第４の実施の形態）
更に、上記第１の実施の形態では、低誘電率領域７０として、開口Ｐ内に気密封止された空隙ＡＧを設ける場合について説明した。しかしながら、低誘電率領域７０は空隙ＡＧに限られず、第３絶縁膜８３および第４絶縁膜８４（開口Ｐが貫通する絶縁膜）よりも低誘電率の材料により構成されていてもよい。具体的には、例えば第３絶縁膜８３および第４絶縁膜８４が酸化シリコン（ＳｉＯ２、誘電率３．９）膜である場合には、第５絶縁膜８５をＳｉＯＣ（炭素が添加された酸化シリコン、誘電率２．９）により構成し、開口Ｐの少なくとも一部を第５絶縁膜８５で埋め込むようにすることも可能である。例えば図３４に示した電界効果トランジスタ１０Ｃのように、低誘電率領域７０のうち第１領域Ａ１および第２領域Ａ２は、第３絶縁膜８３および第４絶縁膜８４よりも低誘電率の第５絶縁膜８５により埋め込まれていてもよい。また、低誘電率領域７０のうち第３領域Ａ３には空隙ＡＧが設けられていてもよい。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
図３８ないし図４２は、本実施の形態に係る電界効果トランジスタ１０Ｄの製造方法を工程順に表したものである。なお、第１の実施の形態と重複する工程については図１９ないし図３１を参照して説明する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００９０
【補正方法】変更
【補正の内容】
【００９０】
（適用例）
図４４は、無線通信装置の一例を表したものである。この無線通信装置３は、例えば、音声、データ通信、ＬＡＮ接続など多機能を有する携帯電話システムである。無線通信装置３は、例えば、アンテナＡＮＴと、高周波スイッチ１と、高電力増幅器ＨＰＡと、高周波集積回路ＲＦＩＣ（Radio Frequency Integrated Circuit）と、ベースバンド部ＢＢと、音声出力部ＭＩＣと、データ出力部ＤＴと、インタフェース部Ｉ／Ｆ（例えば、無線ＬＡＮ（Ｗ−ＬＡＮ；Wireless Local Area Network ）、Bluetooth （登録商標）、他）とを有している。高周波スイッチ１は、第１の実施の形態において図１ないし図５を参照して説明した高周波スイッチ１により構成されている。高周波集積回路ＲＦＩＣとベースバンド部ＢＢとはインタフェース部Ｉ／Ｆにより接続されている。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００９９
【補正方法】変更
【補正の内容】
【００９９】
なお、本技術は以下のような構成もとることができる。
（１）
ゲート電極と、
前記ゲート電極を間にしてソース領域およびドレイン領域を有する半導体層と、
前記ソース領域および前記ドレイン領域の上に設けられたコンタクトプラグと、
前記コンタクトプラグの上に積層された第１メタルと、
前記半導体層の面内方向において前記第１メタルの間の領域に設けられると共に、積層方向において少なくとも前記第１メタルの下面よりも下方の第１領域に設けられた低誘電率領域と
を備えた電界効果トランジスタ。
（２）
前記低誘電率領域は、前記積層方向において、前記第１領域と、前記第１メタルの下面と前記第１メタルの上面との間の第２領域とに設けられている
前記（１）記載の電界効果トランジスタ。
（３）
前記低誘電率領域は、前記積層方向において、前記第１領域および前記第２領域と、前記第１メタルの上面よりも上方の第３領域とに設けられている
前記（２）記載の電界効果トランジスタ。
（４）
前記半導体層の上に設けられた少なくとも一層の絶縁膜と、
前記少なくとも一層の絶縁膜の上面から前記ゲート電極の上面に向けて設けられた開口と
を更に備え、
前記低誘電率領域は、前記開口内に設けられている
前記（３）記載の電界効果トランジスタ。
（５）
前記少なくとも一層の絶縁膜は、エッチングレートの異なる複数の絶縁膜を含む
前記（４）記載の電界効果トランジスタ。
（６）
前記少なくとも一層の絶縁膜は、
前記ゲート電極の表面および前記半導体層の上面を覆う第１絶縁膜と、
前記第１絶縁膜の表面を覆う第２絶縁膜と、
前記第２絶縁膜の表面と前記第１メタルの下面との間に設けられた第３絶縁膜と、
を含み、
前記第２絶縁膜は、前記第１絶縁膜および前記第３絶縁膜とはエッチングレートの異なる材料により構成され、
前記開口は、少なくとも前記第３絶縁膜を貫通して前記第２絶縁膜の上面に達している
前記（４）または（５）記載の電界効果トランジスタ。
（７）
前記少なくとも一層の絶縁膜は、前記第３絶縁膜の上面および前記第１メタルの表面を覆う第４絶縁膜を更に含み、
前記開口は、前記第４絶縁膜の上面から前記第２絶縁膜の上面に達している
前記（６）記載の電界効果トランジスタ。
（８）
前記少なくとも一層の絶縁膜は、前記第４絶縁膜の上に、第５絶縁膜を更に含み、
前記開口内の少なくとも一部に、前記低誘電率領域として、空隙が設けられ、
前記空隙の上部は、前記第５絶縁膜により閉塞されている
前記（７）記載の電界効果トランジスタ。
（９）
前記第５絶縁膜は、前記開口の側面および底面を被覆している
前記（８）記載の電界効果トランジスタ。
（１０）
前記低誘電率領域は、前記第１絶縁膜および前記第２絶縁膜のうち前記ゲート電極の表面を覆う部分の幅以下の幅で設けられている
前記（６）ないし（９）のいずれかに記載の電界効果トランジスタ。
（１１）
前記ゲート電極は、一方向に延長されており、
前記コンタクトプラグ、前記第１メタルおよび前記低誘電率領域は、前記ゲート電極に対して平行に延長されている
前記（１）ないし（１０）のいずれかに記載の電界効果トランジスタ。
（１２）
前記半導体層に前記ソース領域および前記ドレイン領域が設けられた素子領域と、
多層配線部を有する配線領域と、
前記素子領域および前記配線領域を区画する素子分離層と
を更に備え、
前記低誘電率領域は、前記素子領域内に設けられている
前記（１）ないし（１１）のいずれかに記載の電界効果トランジスタ。
（１３）
前記素子領域および前記配線領域を含むアクティブ領域と、
前記アクティブ領域の外側に設けられ、前記素子分離層が設けられた素子分離領域と
を備え、
前記素子分離領域は、前記素子分離層上に、前記ゲート電極に接続されたゲートコンタクトを有し、
前記低誘電率領域は、前記ゲートコンタクトを回避して設けられている
前記（１２）記載の電界効果トランジスタ。
（１４）
前記第４絶縁膜と前記第５絶縁膜との間に、第２メタルを更に備え、
前記少なくとも一層の絶縁膜は、前記第４絶縁膜の上面および前記第２メタルの表面を覆う第７絶縁膜を更に含み、
前記開口は、前記第７絶縁膜の上面から前記第２絶縁膜の上面に達している
前記（８）記載の電界効果トランジスタ。
（１５）
前記低誘電率領域は、前記第１絶縁膜および前記第２絶縁膜のうち前記ゲート電極の表面を覆う部分の幅よりも大きい幅で設けられている
前記（６）ないし（９）のいずれかに記載の電界効果トランジスタ。
（１６）
前記開口の少なくとも一部に、前記低誘電率領域として、前記第３絶縁膜および前記第４絶縁膜よりも誘電率の低い材料よりなる第５絶縁膜が埋め込まれている
前記（７）記載の電界効果トランジスタ。
（１７）
前記ゲート電極は、一方向に延長されており、
前記コンタクトプラグおよび前記第１メタルは、前記ゲート電極に対して平行に延長され、
前記低誘電率領域は、前記ゲート電極に対して交差する方向に延長されている
前記（１）ないし（１６）のいずれかに記載の電界効果トランジスタ。
（１８）
前記ゲート電極は、同一方向に延長された複数のフィンガー部と、前記複数のフィンガー部を連結する連結部とを有し、
前記低誘電率領域は、前記フィンガー部の上方または前記連結部の少なくとも一部の上方に設けられている
前記（１）ないし（１７）のいずれかに記載の電界効果トランジスタ。
（１９）
電界効果トランジスタを備え、
前記電界効果トランジスタは、
ゲート電極と、
前記ゲート電極を間にしてソース領域およびドレイン領域を有する半導体層と、
前記ソース領域および前記ドレイン領域の上に設けられたコンタクトプラグと、
前記コンタクトプラグの上に積層された第１メタルと、
前記半導体層の面内方向において前記第１メタルの間の領域に設けられると共に、積層方向において少なくとも前記第１メタルの下面よりも下方の第１領域に設けられた低誘電率領域と
を有する高周波デバイス。
（２０）
半導体層の上面側にゲート電極を形成する工程と、
前記半導体層に、前記ゲート電極を間にしてソース領域およびドレイン領域を形成する工程と、
前記ソース領域および前記ドレイン領域の上にコンタクトプラグを設ける工程と、
前記コンタクトプラグの上に第１メタルを積層する工程と、
前記半導体層の面内方向において前記第１メタルの間の領域に、積層方向において少なくとも前記第１メタルの下面よりも下方の第１領域に低誘電率領域を設ける工程と
を含む電界効果トランジスタの製造方法。
【手続補正１８】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正の内容】
【図１２】
2015207640.tif 000001