【手続補正書】
【提出日】平成29年7月27日(2017.7.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
トレンチが形成された半導体層と、
前記トレンチの側方に形成され、前記トレンチの深さ方向にベース領域を挟んで互いに対向するエミッタ領域およびドレイン領域を有するＦＥＴ構造と、
前記トレンチを挟んで前記ＦＥＴ構造の反対側に形成されたフローティング領域と、
同一の前記トレンチに設けられ、前記トレンチ内で互いに絶縁分離されたゲート接合部およびエミッタ接合部と、を含み、
前記ゲート接合部は、絶縁膜を介して前記ＦＥＴ構造に対向しており、
前記エミッタ接合部は、前記エミッタ領域に電気的に接続されており、かつ、絶縁膜を介して前記フローティング領域に対向している、半導体装置。
【請求項２】
前記ゲート接合部および前記エミッタ接合部の間に介在するように前記トレンチに設けられた中央絶縁膜をさらに含む、請求項１に記載の半導体装置。
【請求項３】
前記ゲート接合部および前記エミッタ接合部は、それぞれ、前記トレンチの長手方向に垂直な断面において、前記トレンチの一方の側面および他方の側面に近接して形成されている、請求項１または２に記載の半導体装置。
【請求項４】
前記ゲート接合部および前記エミッタ接合部は、それぞれ、他方の接合部との関係において相対的に近接する前記トレンチの側面に沿う膜状に形成されている、請求項１〜３のいずれか一項に記載の半導体装置。
【請求項５】
前記半導体層には、前記ゲート接合部に近接した前記トレンチの側面に連なるゲート用コンタクトトレンチ、および、前記エミッタ接合部に近接した前記トレンチの側面に連なるエミッタ用コンタクトトレンチが、さらに形成されている、請求項１〜４のいずれか一項に記載の半導体装置。
【請求項６】
絶縁膜を介して前記ゲート用コンタクトトレンチに埋め込まれた埋め込みゲート電極と、
絶縁膜を介して前記エミッタ用コンタクトトレンチに埋め込まれた埋め込みエミッタ電極と、をさらに含む、請求項５に記載の半導体装置。
【請求項７】
前記埋め込みゲート電極は、前記ゲート用コンタクトトレンチに一体物として埋め込まれており、かつ、前記トレンチの長手方向に垂直な断面において、前記ゲート接合部の厚さよりも大きい厚さを有している、請求項６に記載の半導体装置。
【請求項８】
前記埋め込みエミッタ電極は、前記エミッタ用コンタクトトレンチに一体物として埋め込まれており、かつ、前記トレンチの長手方向に垂直な断面において、前記エミッタ接合部の厚さよりも大きい厚さを有している、請求項６または７に記載の半導体装置。
【請求項９】
前記トレンチの長手方向に垂直な断面において、前記ゲート用コンタクトトレンチは、前記トレンチの幅よりも小さい幅を有している、請求項５〜８のいずれか一項に記載の半導体装置。
【請求項１０】
前記トレンチの長手方向に垂直な断面において、前記エミッタ用コンタクトトレンチは、前記トレンチの幅よりも小さい幅を有している、請求項５〜９のいずれか一項に記載の半導体装置。
【請求項１１】
前記トレンチは、前記フローティング領域が配置された内方領域および前記ＦＥＴ構造が配置された外方領域を区画する環状に形成されており、
前記ゲート用コンタクトトレンチは、環状に形成された前記トレンチから前記外方領域に引き出されており、
前記エミッタ用コンタクトトレンチは、環状に形成された前記トレンチから前記内方領域に引き出されている、請求項５〜１０のいずれか一項に記載の半導体装置。
【請求項１２】
前記ＦＥＴ構造は、前記半導体層の表面の法線方向から見た平面視において、ストライプ状に複数形成されており、
前記トレンチは、隣り合う前記ＦＥＴ構造の間の領域に配置され、
前記ゲート用コンタクトトレンチおよび前記エミッタ用コンタクトトレンチは、それぞれ、ストライプの長手方向における前記トレンチの一端部から互いに反対向きに、外方および内方に引き出されている、請求項１１に記載の半導体装置。
【請求項１３】
前記ストライプ状の前記ＦＥＴ構造が形成されたアクティブ領域の周囲において前記ゲート用コンタクトトレンチを横切るように形成され、前記ゲート接合部と電気的に接続されたゲートフィンガーと、
前記ゲートフィンガーと間隔を空けて前記アクティブ領域の上方において前記エミッタ用コンタクトトレンチを覆うように形成され、前記エミッタ接合部と電気的に接続されたエミッタ電極と、をさらに含む、請求項１２に記載の半導体装置。
【請求項１４】
前記フローティング領域は、前記トレンチの下方に回り込むように形成されている、請求項１〜１３のいずれか一項に記載の半導体装置。
【請求項１５】
前記半導体層において少なくとも前記フローティング領域に達するように形成された第２トレンチと、
前記第２トレンチに絶縁膜を介して埋め込まれた第２エミッタ接合部と、をさらに含む、請求項１〜１４のいずれか一項に記載の半導体装置。
【請求項１６】
前記フローティング領域は、前記ベース領域と同じ深さで形成され、
前記第２トレンチは、前記フローティング領域を貫通している、請求項１５に記載の半導体装置。
【請求項１７】
前記第２トレンチは、前記トレンチと同じ幅で形成されており、
前記第２エミッタ接合部は、前記第２トレンチ内で互いに絶縁分離された一対の接合部を含む、請求項１５または１６に記載の半導体装置。
【請求項１８】
前記第２トレンチは、前記トレンチよりも狭い幅で形成されており、
前記第２エミッタ接合部は、前記第２トレンチに一体物で埋め込まれている、請求項１５または１６に記載の半導体装置。
【請求項１９】
前記トレンチの長手方向に垂直な断面において、前記第２エミッタ接合部は、前記エミッタ接合部の厚さよりも大きい厚さを有している、請求項１８に記載の半導体装置。
【請求項２０】
前記トレンチの長手方向に垂直な断面において、前記第２エミッタ接合部は、前記ゲート接合部の厚さよりも大きい厚さを有している、請求項１８または１９に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明の一態様に係る半導体装置は、トレンチが形成された半導体層と、前記トレンチの側方に形成され、前記トレンチの深さ方向にベース領域を挟んで互いに対向するエミッタ領域およびドレイン領域を有するＦＥＴ構造と、前記トレンチを挟んで前記ＦＥＴ構造の反対側に形成されたフローティング領域と、同一の前記トレンチに設けられ、前記トレンチ内で互いに絶縁分離されたゲート接合部およびエミッタ接合部と、を含み、前記ゲート接合部は、絶縁膜を介して前記ＦＥＴ構造に対向しており、前記エミッタ接合部は、前記エミッタ領域に電気的に接続されており、かつ、絶縁膜を介して前記フローティング領域に対向している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
前記半導体装置は、前記ゲート接合部および前記エミッタ接合部の間に介在するように前記トレンチに設けられた中央絶縁膜をさらに含むことが好ましい。
前記半導体装置において、前記ゲート接合部および前記エミッタ接合部は、それぞれ、前記トレンチの長手方向に垂直な断面において、前記トレンチの一方および他方の側面に近接して形成されていることが好ましい。
前記半導体装置において、前記ゲート接合部および前記エミッタ接合部は、それぞれ、他方の接合部との関係において相対的に近接する前記トレンチの側面に沿う膜状に形成されていることが好ましい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
前記半導体装置において、前記半導体層には、前記ゲート接合部に近接した前記トレンチの側面に連なるゲート用コンタクトトレンチ、および、前記エミッタ接合部に近接した前記トレンチの側面に連なるエミッタ用コンタクトトレンチがさらに形成されていてもよい。
前記半導体装置は、絶縁膜を介して前記ゲート用コンタクトトレンチに埋め込まれた埋め込みゲート電極と、絶縁膜を介して前記エミッタ用コンタクトトレンチに埋め込まれた埋め込みエミッタ電極と、をさらに含んでいてもよい。
前記埋め込みゲート電極は、前記ゲート用コンタクトトレンチに一体物として埋め込まれており、かつ、前記トレンチの長手方向に垂直な断面において、前記ゲート接合部の厚さよりも大きい厚さを有していてもよい。
前記埋め込みエミッタ電極は、前記エミッタ用コンタクトトレンチに一体物として埋め込まれており、かつ、前記トレンチの長手方向に垂直な断面において、前記エミッタ接合部の厚さよりも大きい厚さを有していてもよい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
前記トレンチの長手方向に垂直な断面において、前記ゲート用コンタクトトレンチは、前記トレンチの幅よりも小さい幅を有していてもよい。前記トレンチの長手方向に垂直な断面において、前記エミッタ用コンタクトトレンチは、前記トレンチの幅よりも小さい幅を有していてもよい。
この構成によれば、トレンチの一方および他方の側面にそれぞれ各接合部が近接した構成を得るため、トレンチの内面に沿ってゲート接合部およびエミッタ接合部の電極材料を堆積させたときに、トレンチよりも狭い幅のゲート用コンタクトトレンチおよびエミッタ用コンタクトトレンチにおいて、その一方および他方の側面に堆積した電極材料同士をトレンチの内側で一体化することができる。その結果、ゲート用コンタクトトレンチおよびエミッタ用コンタクトトレンチを、それぞれ、当該電極材料によって完全に埋め戻すことができる。これにより、各コンタクトトレンチを深さ方向上方から見たときの電極材料の面積が少なくとも各コンタクトトレンチの径（幅）と同等になるので、容易にコンタクトをとることができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
前記半導体装置において、前記トレンチは、前記フローティング領域が配置された内方領域および前記ＦＥＴ構造が配置された外方領域を区画する環状に形成されており、前記ゲート用コンタクトトレンチは、環状に形成された前記トレンチから前記外方領域に引き出されて形成されており、前記エミッタ用トレンチは、環状に形成された前記トレンチから前記内方領域に引き出されて形成されていることが好ましい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
前記半導体装置において、前記ＦＥＴ構造は、前記半導体層の表面の法線方向から見た平面視において、ストライプ状に複数形成されており、前記トレンチは、隣り合う前記ＦＥＴ構造の間の領域に配置され、前記ゲート用コンタクトトレンチおよび前記エミッタ用コンタクトトレンチは、それぞれ、ストライプの長手方向における前記トレンチの一端部から互いに反対向きに、外方および内方に引き出されていてもよい。
前記半導体装置は、前記ストライプ状の前記ＦＥＴ構造が形成されたアクティブ領域の周囲において前記ゲート用コンタクトトレンチを横切るように形成され、前記ゲート接合部と電気的に接続されたゲートフィンガーと、前記ゲートフィンガーと間隔を空けて前記アクティブ領域の上方において前記エミッタ用コンタクトトレンチを覆うように形成され、前記エミッタ接合部と電気的に接続されたエミッタ電極と、をさらに含むことが好ましい。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
前記半導体装置において、前記フローティング領域は、前記トレンチの下方に回り込むように形成されていてもよい。
この構成によれば、トレンチの下方に回り込むようにフローティング領域が形成されているので、スイッチングオフ動作時にトレンチに負荷するコレクタ−エミッタ電圧を緩和することができる。そのため、急峻な電圧変化（ｄｖ／ｄｔ）に対してデバイスの破壊を抑制することができる。これにより、半導体装置の短絡耐量を保持することができる。また、ベース領域よりも深いフローティング領域によって短絡耐量を向上できる一方、ベース領域は浅くてもよいので、ベース領域の深さを適切に設計することによってチャネル長を短くしてオン電圧の上昇を抑制することもできる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正の内容】
【００１７】
前記半導体装置は、前記半導体層において少なくとも前記フローティング領域に達するように形成された第２トレンチと、前記第２トレンチに絶縁膜を介して埋め込まれた第２エミッタ接合部と、をさらに含んでいてもよい。
前記半導体装置において、前記フローティング領域は、前記ベース領域と同じ深さで形成され、前記第２トレンチは、前記フローティング領域を貫通するように形成されていてもよい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
前記半導体装置において、前記第２トレンチは、前記トレンチと同じ幅で形成されており、前記第２エミッタ接合部は、前記第２トレンチ内で互いに絶縁分離された一対の接合部を含んでいてもよい。
この構成によれば、マスクのレイアウトを変更するだけで、トレンチを形成する工程と同一の工程で第２トレンチを形成することができる。しかも、第２トレンチはトレンチと同じ幅で形成されているので、ゲート接合部およびエミッタ接合部を形成する工程と同一の工程で、第２エミッタ接合部を形成することができる。その結果、製造工程が煩雑化することなく、第２トレンチおよび第２エミッタ接合部を形成することができる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１９
【補正方法】変更
【補正の内容】
【００１９】
前記半導体装置において、前記第２トレンチは、前記トレンチよりも狭い幅で形成されており、前記第２エミッタ接合部は、前記第２トレンチに一体物で埋め込まれていてもよい。
このような構成によっても、ゲート接合部およびエミッタ接合部を形成する工程と同一の工程で、第２エミッタ接合部を形成することができる。
前記トレンチの長手方向に垂直な断面において、前記第２エミッタ接合部は、前記エミッタ接合部の厚さよりも大きい厚さを有していてもよい。
前記トレンチの長手方向に垂直な断面において、前記第２エミッタ接合部は、前記ゲート接合部の厚さよりも大きい厚さを有していてもよい。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
各コンタクトトレンチ１１，１２が、それぞれ、各埋め込み電極２４，２５によって完全に埋め戻されているため、各コンタクトトレンチ１１，１２を深さ方向上方から見たときのポリシリコン（電極材料）の面積が少なくとも各コンタクトトレンチ１１，１２の径（幅）と同等になる。その結果、各埋め込み電極２４，２５に対するコンタクトを容易にとることができる。
図２Ｂを参照して、環状トレンチ１０の長手方向に垂直な断面において、埋め込みゲート電極２４は、ゲート接合部１９の厚さよりも大きい厚さを有している。環状トレンチ１０の長手方向に垂直な断面において、埋め込みゲート電極２４は、エミッタ接合部２０の厚さよりも大きい厚さを有している。
環状トレンチ１０の長手方向に垂直な断面において、埋め込みエミッタ電極２５は、エミッタ接合部２０の厚さよりも大きい厚さを有している。環状トレンチ１０の長手方向に垂直な断面において、埋め込みエミッタ電極２５は、ゲート接合部１９の厚さよりも大きい厚さを有している。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００７０
【補正方法】変更
【補正の内容】
【００７０】
エミッタ用トレンチ８３内には、前述の第２実施形態と異なり、一対の第２エミッタ接合部６４が形成されておらず、一体物として埋め込まれた第２エミッタ接合部８４が形成されている。
図８を参照して、環状トレンチ１０の長手方向に垂直な断面において、第２エミッタ接合部８４は、ゲート接合部１９の厚さよりも大きい厚さを有している。環状トレンチ１０の長手方向に垂直な断面において、第２エミッタ接合部８４は、エミッタ接合部２０の厚さよりも大きい厚さを有している。
以上のように、半導体装置８１によっても、前述の第２実施形態において説明した効果と同様の効果を奏することができる。また、エミッタ用トレンチ８３の幅Ｗ４は、環状トレンチ１０の幅Ｗ１よりも狭く形成されている。したがって、前述の図６Ｅの工程において、相対的に幅の狭い各コンタクトトレンチ１１，１２がポリシリコン堆積層５２で完全に埋め戻された原理と同じ原理によって、環状トレンチ１０よりも狭い幅Ｗ４のエミッタ用トレンチ８３をポリシリコン堆積層５２で完全に埋め戻すことができ、エミッタ用トレンチ８３に埋め込まれた第２エミッタ接合部８４を得ることができる。