【手続補正書】
【提出日】平成28年11月17日(2016.11.17)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００６５
【補正方法】変更
【補正の内容】
【００６５】
マスタポート１１〜１３の夫々は、アクセス要求フラグ（ＦＲＥＱ）２０、バスアクセス要求キュー（ＱＲＥＱ）２１、及びアクセス結果キュー（ＱＲＳＬ）２２を有する。アクセス要求フラグ２０は、対応するマスタポートからのアクセス要求があるとセットされ、要求されたアクセスの完了をもってクリアされるフラグレジスタである。バスアクセス要求キュー２１は、対応するマスタポートからのアクセス対象アドレス、リード／ライトのアクセス種別、及びライトアクセス時のライトデータなどのバスアクセス情報をキューイングする所謂ＦＩＦＯ（First-In First-Out）バッファである。アクセス結果キュー２２はバスアクセス要求キュー２１にキューイングされたバスアクセス要求に対応して得られたアクセス結果をキューイングするＦＩＦＯバッファである。アクセス結果は、アクセスの正常終了／異常終了を示すアクセス終了情報、及びリードアクセスの場合のリードデータなどである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６６
【補正方法】変更
【補正の内容】
【００６６】
バスアクセス調停回路１５は、夫々のマスタポート１１〜１３のアクセス要求フラグ（ＦＲＥＱ）２０が保持するバスアクセス要求及びバスアクセス要求キュー２１が保持するバスアクセス情報をバス３０，３１を介して受け取って、アクセス競合の有無を判別する。競合がなければバスアクセス調停回路１５はそのアクセス要求に答えるバスアクセス情報をスレーブポート１４に与えて、バススレーブモジュール４からのアクセス完了を待つ。ライトアクセスであればアクセス終了情報を受け取り、読出しであればアクセス終了情報とリードデータを受け取る。受け取った情報はバス３２を介してバスアクセス要求元のプロセッサエレメントに返され、アクセス結果キュー２２に格納される。競合が有る場合には、バスアクセス調停回路１５は優先度などに基づいてアクセス要求を調停し、一つのアクセス要求に対して上記同様のアクセス制御処理を行う。バスアクセス要求には、特に制限されないが、アクセス要求元を特定するＩＤ情報が含まれ、バスアクセス情報にはアクセス要求元を特定するＩＤ情報と共にアクセス先を特定するアドレス情報が含まれる。アクセス終了情報やリードデータはアクセス要求元のＩＤ情報を用いた対応するマスタポートに与えられる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
ＤＬＳ相当動作の対象でなければ、バスアクセス判定／制御回路４２は信号５０によってバスアクセス調停回路１５にそのアクセス要求に対する調停動作を可能とし、バススレーブモジュール４に対してバスアクセスを実行させる（Ａ−４）。バスアクセス調停回路１５はバスアクセスの実行結果をアクセス要求に係るマスタポートのアクセス結果キュー２２にキューイングし、マスタポートにアクセス要求フラグ２０をクリアさせる（Ａ−５）。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
ステップＢ−６の判別結果が一致の場合には、ＤＬＳ相当動作の対象である２個のプロセッサエレメントからの同じアクセス要求が発行されたことになるから、当該バスアクセス要求は正当なアクセス要求であることがわかる。これによって、バスアクセス判定／制御回路４２は信号５０によってバスアクセス調停回路１５にそのアクセス要求に対する調停動作を可能とし、バススレーブモジュール４に対してバスアクセスを実行させる（Ｂ−７）。このときのバススレーブモジュール４に対するバスアクセスは２個のプロセッサエレメントから別々に発行されたアクセス要求に対して一つの共通のバスアクセスとなる。時間計測装置４３によるタイマ動作が起動されているときはタイムアウト前でも当該タイマ動作をクリアする（Ｂ−７）。バスアクセス調停回路１５はバスアクセスの実行結果をＤＬＳ相当動作の対象に係る２個のマスタポートの結果キュー２２にキューイングし、アクセス要求の一致に係るアクセス要求フラグ２０をクリアさせる（Ｂ−８）。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００９１
【補正方法】変更
【補正の内容】
【００９１】
プロセッサエレメント１〜３のプログラム実行に従って所要のタイミングでバスアクセスを発行すると（Ａ−１１）、バスインタフェースユニット５はその要求をバスアクセス要求キュー（ＱＲＥＱ）２１に受付け、アクセス要求フラグ２０がセットされる（Ａ−１２）。バスアクセス判定／制御回路４２はセットされたアクセス要求フラグに基づいてＴＭＲ相当動作の対象にされるプロセッサエレメント（コントロールレジスタ４４で指定されたプロセッサエレメント）による要求か否かを判別する（Ａ−１３）。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００９２
【補正方法】変更
【補正の内容】
【００９２】
ＴＭＲ相当動作の対象でなければ、バスアクセス判定／制御回路４２は信号５０によってバスアクセス調停回路１５にそのアクセス要求に対する調停動作を可能とし、バススレーブモジュール４に対してバスアクセスを実行させる（Ａ−１４）。バスアクセス調停回路１５はバスアクセスの実行結果をアクセス要求に係るマスタポートのアクセス結果キュー２２にキューイングし、アクセス要求フラグ２０をクリアさせる（Ａ−１５）。尚、図１のマルチプロセッサシステムＭＰＳ＿１の例ではプロセッサエレメントは３個しか搭載されず、３個のプロセッサエレメントを用いて３値多数決相当動作を行うのでステップＡ−１１乃至Ａ−１５の経路を通る処理は発生しない。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００９４
【補正方法】変更
【補正の内容】
【００９４】
ステップＢ−１６の判別結果が一致の場合には、ＴＭＲ相当動作の対象である２個のプロセッサエレメント又は３個のプロセッサエレメントから同じアクセス要求が発行されたことになるから、当該バスアクセス要求は正当なアクセス要求であることがわかる。これによって、バスアクセス判定／制御回路４２は信号５０によってバスアクセス調停回路１５にそのアクセス要求に対する調停動作を可能とし、バススレーブモジュール４に対してバスアクセスを実行させる（Ｂ−１７）。このときのバススレーブモジュール４に対するバスアクセスは２個又は３個のプロセッサエレメントから別々に発行されたアクセス要求に対して一つの共通のバスアクセスとなる。時間計測装置４３によるタイマ動作が起動されているときはタイムアウト前でも当該タイマ動作をクリアする（Ｂ−１７）。バスアクセス調停回路１５はバスアクセスの実行結果をＴＭＲ相当動作の対象に係る２個又は３個のマスタポートの結果キュー２２にキューイングし、アクセス要求の一致に係るアクセス要求フラグ２０をクリアさせる（Ｂ−１８）。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１００
【補正方法】変更
【補正の内容】
【０１００】
多数のプロセッサエレメントがあるシステムの場合、特定のプロセッサエレメントに故障が発生した場合であっても、任意のプロセッサエレメントの組合せでＤＬＳ相当動作やＴＭＲ相当動作を選択することができ、フェールセーフ機能に関するシステム再構成を簡単且つ低コストで行うことができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１０８
【補正方法】変更
【補正の内容】
【０１０８】
《マルチプロセッサシステムＭＰＳ＿２のフェールセーフ制御動作》
図９乃至図１３にはマルチプロセッサシステムＭＰＳ＿２のフェールセーフ制御動作の動作フローが例示される。ここでは、ＤＬＳ相当動作のフローとＴＭＲ相当動作のフローとを分けずに双方の動作に対応する処理を一連の動作フローで示す。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正の内容】
【０１１１】
ＤＬＳ相当動作及びＴＭＲ相当動作の対象でなければ、バスアクセス判定／制御回路４２Ａは信号５０Ａによってバスアクセス調停回路１５Ａにそのアクセス要求に対する調停動作を可能とし、バススレーブモジュール４に対してバスアクセスを実行させる（Ａ−３４）。バスアクセス調停回路１５Ａはバスアクセスの実行結果をアクセス要求に係るマスタポートのアクセス結果キュー２２にキューイングし、アクセス要求フラグ２０をクリアさせる（Ａ−３５）。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１１４
【補正方法】変更
【補正の内容】
【０１１４】
ステップＢ−３６の判別結果が一致の場合には、判定すべきバスアクセス要求数が３以上であって、その全ての要求が発行されていないか否かが判別される（Ｃ−３７）。即ち、他の２個のバスアクセス情報との一致（３個のプロセッサエレメントからのバスアクセス要求が全て一致）、又は他の１個のバスアクセス情報との一致（２個のプロセッサエレメントからのバスアクセス要求が一致）であるか否かが判別される。その判別の結果、他の２個のバスアクセス情報との一致、又は他の１個のバスアクセス情報との一致（Ｃ−３７の判別が否）である場合は、ＤＬＳ相当動作又はＴＭＲ相当動作の対象である複数個全てのプロセッサエレメントから同じアクセス要求が発行されたことになるから、当該バスアクセス要求は正当なアクセス要求であることがわかる。これによって、バスアクセス判定／制御回路４２Ａは信号５０Ａによってバスアクセス調停回路１５Ａにそのアクセス要求に対する調停動作を可能とし、バススレーブモジュール４に対してバスアクセスを実行させる（Ｃ−３８）。このときのバススレーブモジュール４に対するバスアクセスは複数個のプロセッサエレメントから別々に発行されたアクセス要求に対して一つの共通のバスアクセスとなる。バスアクセス調停回路１５Ａはバスアクセスの実行結果をＤＬＳ又はＴＭＲ相当動作の対象に係る複数個のマスタポートの結果キュー２２にキューイングし、アクセス要求の一致に係るアクセス要求フラグ２０をクリアさせる（Ｃ−３９）。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１１６
【補正方法】変更
【補正の内容】
【０１１６】
次いで、バスアクセス調停回路１５Ａは、先行バスアクセスに係るアクセス要求に対応する２個マスタポートのアクセス要求フラグ２０をクリアさせると共に（Ｄ−４０）、先行バスアクセスがリードアクセスの場合にそれによってリードしたリードデータをリードデータ保持キュー６０に退避させる（Ｄ−４１）。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１２２
【補正方法】変更
【補正の内容】
【０１２２】
バスマスタ用のフェールセーフ回路ブロック７０、７０Ａが上記制御によってプロセッサエレメントからのアクセス要求に応ずるバスアクセスを許可するとき、バススレーブ用のフェールセーフ回路ブロック７１はそのアクセス要求を２個のスレーブポート１４＿１，１４＿２に与えて夫々のバススレーブモジュール４＿１，４＿２に同一のアクセス動作をさせる。バススレーブ用のフェールセーフ回路ブロック７１はそれによる双方からのアクセス結果を受け取って、それが同一であるかを判別する。リード動作であればリードデータが同一であることを判別し、ライト動作であればライト動作の終了ステータスが同一であるか否かを判別する。同一であればそのアクセス結果をアクセス要求元に返すための制御が行われ、不一致であればバススレーブモジュール４＿１,４＿２の何れかに故障があると判断して、アクセス要求元などにモジュール例外処理の指示を行い、更にはその他のプロセッサエレメントにバススレーブモジュール４＿１,４＿２の異常を通知する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１２３
【補正方法】変更
【補正の内容】
【０１２３】
これにより、プロセッサエレメントに対するフェールセーフと共にバススレーブモジュールに対する故障検出も行うことができる。尚、故障検出についてはフェールセーフ回路ブロック７１を採用することに限定されず、ＥＣＣやパリティーを利用することができるバススレーブモジュールであればそれを二重化することを要しない。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１３６
【補正方法】変更
【補正の内容】
【０１３６】
ＭＰＳ＿１、ＭＰＳ＿２，ＭＰＳ＿３  マルチプロセッサシステム
１，２，３  プロセッサエレメント（ＰＥ)
４  バススレーブモジュール（ＢＳＬＶ）
５、５Ａ  バスインタフェースユニット
１１〜１３  マスタポート
１４  スレーブポート
１５，１５Ａ  バスアクセス調停回路
２０  アクセス要求フラグ（ＦＲＥＱ）
２１  バスアクセス要求キュー（ＱＲＥＱ）
２２  アクセス結果キュー（ＱＲＳＬ）
３０，３１，３２  バス
４０  バスアクセス情報記憶回路
４１  バスアクセス情報比較器
４２，４２Ａ  バスアクセス判定／制御回路
４３  時間計測装置
４４  コントロールレジスタ
４５  ステータスフラグレジスタ
５１  比較結果
５０，５０Ａ  制御信号
５３  信号
６０  リードデータ保持キュー
６１  バスアクセス情報保持キュー
７０，７０Ａ  フェールセーフ回路ブロック
ＰＥ  プロセッサエレメント
ＢＩＵ  バスインタフェースユニット