【手続補正書】
【提出日】平成29年2月3日(2017.2.3)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００９８
【補正方法】変更
【補正の内容】
【００９８】
これに対して、高分解能グレイコード生成回路２００は、クロック信号SLCKの周波数を上げず、かつ、PLL等を用いずに、位相補間器と論理回路によって、高分解能なグレイコードを生成することができる。つまり、高分解能グレイコード生成回路２００は、生成するグレイコードの高分解能化をより容易に行うことができる。なお、高分解能グレイコード生成回路２００は、PLLを用いないため、PLLを用いる場合よりも消費電力を低減させることができる。また、高分解能グレイコード生成回路２００は、PLLを用いる場合と比較して簡易な構成で実現することができ、回路規模（面積）をより小さくすることができる。したがって、高分解能グレイコード生成回路２００は、PLLを用いる場合よりも回路の配置の自由度を向上させることができる。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１０１
【補正方法】変更
【補正の内容】
【０１０１】
さらに、高分解能グレイコード生成回路２００が生成するグレイコードのビット数は任意であり、図１２の例の５ビットに限らない。例えば、高分解能グレイコード生成回路２００が６ビット以上のグレイコードを生成するようにしてもよいし、４ビット以下のグレイコードを生成するようにしてもよい。その場合、４相クロック生成回路２０１がクロック信号SLCKから生成した４相クロック信号から、所望のビット数のグレイコードを生成することができるように、グレイコード生成回路２０２における位相補間器および論理回路の構成を適切に設定すればよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１１２
【補正方法】変更
【補正の内容】
【０１１２】
グレイコード生成回路２３２は、信号P1から、５ビットのグレイコード（GC[0-4]）を生成し、出力する。そのグレイコードの下位３ビット（GC0乃至GC2）を図１５に示す。信号P1は、クロック信号SLCKと位相が異なるのみで、周期は変わらない。つまり、グレイコード生成回路２３２は、クロック信号SLCKからグレイコードを生成する一般的なグレイコード生成回路により実現することができる。したがって、グレイコード生成回路２３２の構成は任意である。例えば、図３に示される特許文献１に記載のグレイコードカウンタを用いても良い。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１１５
【補正方法】変更
【補正の内容】
【０１１５】
以上のように、高分解能グレイコード生成回路２３０は、本技術を適用した位相差クロック生成回路を用いてクロック信号SLCKから８相クロック信号の一部を生成し、グレイコード生成回路２３４を用いて、その８相クロック信号の一部をグレイコードに変換する。したがって、高分解能グレイコード生成回路２３０は、図１５に示されるように、クロック信号SLCKと同周波数の信号P0乃至P7よりも高い周波数成分のグレイコード（すなわち、高分解能なグレイコード）（GC-LSB[0]. GC-LSB[1]）を生成することができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１１６
【補正方法】変更
【補正の内容】
【０１１６】
高分解能グレイコード生成回路２３０は、クロック信号SLCKの周波数を上げず、かつ、PLL等を用いずに、位相補間器と論理回路によって、このような高分解能なグレイコードを生成することができる。つまり、高分解能グレイコード生成回路２３０は、生成するグレイコードの高分解能化をより容易に行うことができる。なお、高分解能グレイコード生成回路２３０は、PLLを用いないため、PLLを用いる場合よりも、消費電力を低減させることができ、回路規模（面積）をより小さくすることができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１３９
【補正方法】変更
【補正の内容】
【０１３９】
カラムA/D変換回路３３２は、画素アレイ３２１の単位画素の列（カラム）毎に設けられている。つまり、A/D変換回路３２２は、Ｎ個のカラムA/D変換回路３３２を有する。カラムA/D変換回路３３２は、自身が対応する列の単位画素から供給される画素信号（アナログ信号）をA/D変換し、各画素信号の信号レベルを示すデジタルデータを出力し、水平走査部３２３（のバッファ３５１）に供給する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１８６
【補正方法】変更
【補正の内容】
【０１８６】
カラムA/D変換回路４３２は、画素アレイ４２１の単位画素の列（カラム）毎に設けられている。つまり、A/D変換回路４２２は、Ｎ個のカラムA/D変換回路４３２を有する。カラムA/D変換回路４３２は、自身が対応する列の単位画素から供給される画素信号（アナログ信号）をA/D変換し、各画素信号の信号レベルを示すデジタルデータを出力し、水平走査部４２３（のバッファ４５１）に供給する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０２１９
【補正方法】変更
【補正の内容】
【０２１９】
各エリアA/D変換回路５６２は、自身が対応するエリア内の単位画素から供給される画素信号（アナログ信号）をA/D変換し、各画素信号の信号レベルを示すデジタルデータを出力する。つまり、エリアA/D変換回路５６２は、単位画素の割り当て方が異なること以外は、基本的に、カラムA/D変換回路４３２（図２１）と同様の回路である。すなわち、エリアA/D変換回路５６２は、第５の実施の形態において説明したA/D変換回路４００（図２０）の４相クロック生成回路４０１を除く部分と同様の構成を有し、同様の処理を行う回路である。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０２４２
【補正方法】変更
【補正の内容】
【０２４２】
つまり、位相補間器の出力信号の遅延は、その位相補間器による遅延分を除くと、各入力信号の遅延の平均となる。したがって、各入力信号（クロック信号CLKA乃至CLKD、並びに、それらの反転信号）の遅延がt1乃至t8であるとすると、１段目の各位相補間器７１１の出力（ノードＡ乃至ノードＨの信号）、２段目の各位相補間器７１２の出力（ノードＩ乃至ノードＰの信号）、並びに、各出力信号（クロック信号OUT_A乃至OUT_H）の遅延は、図２８Ａや図２８Ｂに示される表のようになる。つまり、各出力信号の遅延は、全入力信号の遅延の平均となる。したがって、各入力信号の間で遅延（位相差）にばらつきが存在するとしても、出力信号においては、遅延（位相差）のばらつきが平滑化される。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０２５２
【補正方法】変更
【補正の内容】
【０２５２】
A/D変換部８１４は、画素アレイ８１１から供給される信号をA/D変換する。例えば、A/D変換部８１４が、画素アレイ８１１と繋がる信号線毎にA/D変換部を有するようにしてもよい。図２９の例の場合、A/D変換部８１４は、画素アレイ８１１の単位画素の列毎にA/D変換部を有する。より具体的には、A/D変換部８１４は、A/D変換部８２１−１乃至A/D変換部８２１−Ｎを有する。A/D変換部８２１−１乃至A/D変換部８２１−Ｎを互いに区別して説明する必要が無い場合、単に、A/D変換部８２１と称する。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０２８５
【補正方法】変更
【補正の内容】
【０２８５】
また、本技術を適用した位相補正部８１３は、上述した画素アレイの列（カラム）毎に設けられるカラムA/D変換部を用いる撮像素子だけでなく、例えば図２４に示されるような、自身が対応するエリア（画素アレイ８１１が形成される画素領域の部分領域）内の単位画素から供給される画素信号（アナログ信号）をA/D変換し、各画素信号の信号レベルを示すデジタルデータを出力するエリアA/D変換部を用いる撮像素子にも同様に適用することができる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０３０４
【補正方法】変更
【補正の内容】
【０３０４】
１００  ４相クロック生成回路，  １０１  遅延回路，  １０２  位相補間器，  ２００  高分解能グレイコード生成回路，  ２０１  ４相クロック生成回路，  ２０２  グレイコード生成回路，  ２１１および２１２  位相補間器，  ２２１  ８相クロック生成回路，  ２２２  １６相クロック生成回路，  ２２３および２２４  グレイコード生成回路，  ２３０  高分解能グレイコード生成回路，  ２３１  位相差クロック生成回路，  ２３２  グレイコード生成回路，  ２３３  追加グレイコード生成回路，  ２４１  ４相クロック生成回路，  ２４２  位相補間器，  ３００  A/D変換回路，  ３０１  高分解能グレイコード生成回路，  ３０２  比較回路，  ３０３  ラッチ，  ３０４  リップルカウンタ，  ３２０  撮像素子，  ３２１  画素アレイ，  ３２２  A/D変換回路，  ３２３  水平走査部，  ３２４  PLL，  ３２５  ランプ生成回路，  ３３１  高分解能グレイコード生成回路，  ３３２  カラムA/D変換回路，  ３４２  比較回路，  ３４３  ラッチ，  ３４４  リップルカウンタ，  ３５１  バッファ，  ３５２  水平転送走査回路，  ３５３  転送バス，  ３５４  センスアンプ，  ３６１  単位画素，  ３７１  フォトダイオード，３７６  垂直信号線，  ４００  A/D変換回路，  ４０１  ４相クロック生成回路，  ４０２  比較回路，  ４０３  TDC，  ４０４  リップルカウンタ，  ４２０  撮像素子，  ４２１  画素アレイ，  ４２２  A/D変換回路，  ４２３  水平走査部，  ４２４  PLL，  ４２５  ランプ生成回路，  ４３１  ４相クロック生成回路，  ４３２  カラムA/D変換回路，  ４４２  比較回路，  ４４３  TDC，  ４４４  リップルカウンタ，  ４５１  バッファ，  ４５２  水平転送走査回路，  ４５３  転送バス，  ４５４  センスアンプ，  ５００  撮像素子，  ５０１  半導体基板，  ５０２  半導体基板，  ５１１  画素領域，  ５１２  周辺回路領域，  ５２２  A/D変換回路，  ５２４  PLL，  ５３１  高分解能グレイコード生成回路，  ５３２  エリアA/D変換回路，  ５６１  ４相クロック生成回路，  ５６２  エリアA/D変換回路，  ６００  A/D変換器，  ６０１  比較器，  ６０２  ラッチ＆デコード，  ６０３  カウンタ，  ７００  位相補正回路，  ７１１乃至７１３  位相補間器，  ８００  イメージセンサ，  ８１１  画素アレイ，  ８１２  クロック発生部，  ８１３  位相補正部，  ８１４  A/D変換部，  ８２１  A/D変換部，  ８２２  クロックバッファ，  ８３１乃至８３８  遅延素子，  ８５０  イメージセンサ，  ９００  撮像装置，  ９１２  CMOSセンサ，  ９１３  A/D変換器，  ９２１  撮像素子
【手続補正１３】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
複数の位相補間器を用いて、入力されたクロック信号と前記クロック信号を遅延させた信号から、前記クロック信号に対し位相をずらした多相クロック信号を生成する位相差クロック生成部と、
前記位相差クロック生成部により生成された前記多相クロック信号を用いて、入力されたアナログ信号をA/D変換するA/D変換部と
を備えるA/D変換装置。
【請求項２】
前記位相差クロック生成部は、１つの遅延回路と４つの位相補間器とを有し、入力された前記クロック信号から４相クロック信号を生成する
請求項１に記載のA/D変換装置。
【請求項３】
前記位相補間器は、出力信号を、２つの入力信号の位相差の中間のタイミングから前記位相補間器の遅延時間分遅延させたタイミングで出力する
請求項２に記載のA/D変換装置。
【請求項４】
前記A/D変換部は、
前記クロック信号の周期数をカウントし、そのカウント値を上位ビットとして出力するカウンタと、
ランプ波形の参照電圧と入力電圧とを比較する比較部と、
前記比較部の出力が反転したことをトリガとして、前記位相差クロック生成部により生成された前記多相クロック信号を同時にラッチすることで位相情報を取得し、前記位相情報の値を復号し、得られたデジタル値を、前記クロック信号の周期より分解能が高い下位ビットとして出力する時間量子化部と
を備える請求項１乃至請求項３のいずれかに記載のA/D変換装置。
【請求項５】
入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、
複数の位相補間器を用いて、入力されたクロック信号と前記クロック信号を遅延させた信号から、前記クロック信号に対し位相をずらした多相クロック信号を生成する位相差クロック生成部と、
前記位相差クロック生成部により生成された前記多相クロック信号を用いて、前記画素アレイの前記単位画素から出力されるアナログ信号をA/D変換するA/D変換部と
を備える撮像素子。
【請求項６】
前記A/D変換部は、前記画素アレイの前記単位画素の列または部分領域毎に設けられ、自身に対応する前記列または前記部分領域の前記単位画素から出力されるアナログ信号を、前記位相差クロック生成部により生成された前記多相クロック信号を用いてA/D変換する
請求項５に記載の撮像素子。
【請求項７】
前記位相差クロック生成部は、所定の数の前記列または前記部分領域毎に設けられ、
前記A/D変換部は、自身が対応する前記列または前記部分領域に対応する前記位相差クロック生成部により生成された前記多相クロック信号を用いてA/D変換する
請求項６に記載の撮像素子。
【請求項８】
被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、
複数の位相補間器を用いて、入力されたクロック信号と前記クロック信号を遅延させた信号から、前記クロック信号に対し位相をずらした多相クロック信号を生成する位相差クロック生成部と、
前記位相差クロック生成部により生成された前記多相クロック信号を用いて、前記画素アレイの前記単位画素から出力されるアナログ信号をA/D変換するA/D変換部と
を備える電子機器。
【請求項９】
複数の位相補間器を用いて、入力されたクロック信号と前記クロック信号を遅延させた信号から、前記クロック信号に対し位相をずらした多相クロック信号を生成する位相差クロック生成部と、
複数の位相補間器および論理ゲートを用いて、前記位相差クロック生成部により生成された前記多相クロック信号から、グレイコードを生成するグレイコード生成部と
を備えるグレイコード生成装置。
【請求項１０】
前記グレイコード生成部は、
前記位相差クロック生成部により生成された前記多相クロック信号の１つから、上位のグレイコードを生成する第１のグレイコード生成部と、
前記位相差クロック生成部により生成された前記多相クロック信号の残りから、下位のグレイコードを生成する第２のグレイコード生成部と
を備える請求項９に記載のグレイコード生成装置。
【請求項１１】
複数の位相補間器を用いて、入力されたクロック信号と前記クロック信号を遅延させた信号から、前記クロック信号に対し位相をずらした多相クロック信号を生成する位相差クロック生成部と、
複数の位相補間器および論理ゲートを用いて、前記位相差クロック生成部により生成された前記多相クロック信号から、グレイコードを生成するグレイコード生成部と、
前記グレイコード生成部により生成された前記グレイコードを用いて、入力されたアナログ信号をA/D変換するA/D変換部と
を備えるA/D変換装置。
【請求項１２】
前記A/D変換部は、
前記クロック信号の周期数をカウントし、そのカウント値を上位ビットとして出力するカウンタと、
ランプ波形の参照電圧と入力電圧とを比較する比較部と、
前記比較部の出力が反転したことをトリガとして、前記グレイコード生成部により生成された前記グレイコードを同時にラッチし、前記グレイコードをバイナリ値に変換し、得られたデジタル値を下位ビットとして出力するラッチと
を備える請求項１１に記載のA/D変換装置。
【請求項１３】
入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、
複数の位相補間器を用いて、入力されたクロック信号と前記クロック信号を遅延させた信号から、前記クロック信号に対し位相をずらした多相クロック信号を生成する位相差クロック生成部と、
複数の位相補間器および論理ゲートを用いて、前記位相差クロック生成部により生成された前記多相クロック信号から、グレイコードを生成するグレイコード生成部と、
前記グレイコード生成部により生成された前記グレイコードを用いて、前記画素アレイの前記単位画素から出力されるアナログ信号をA/D変換するA/D変換部と
を備える撮像素子。
【請求項１４】
前記A/D変換部は、前記画素アレイの前記単位画素の列または部分領域毎に設けられ、自身に対応する前記列または前記部分領域の前記単位画素から出力されるアナログ信号を、前記グレイコード生成部により生成された前記グレイコードを用いてA/D変換する
請求項１３に記載の撮像素子。
【請求項１５】
前記グレイコード生成部は、所定の数の前記列または前記部分領域毎に設けられ、
前記A/D変換部は、自身が対応する前記列または前記部分領域に対応する前記グレイコード生成部により生成された前記グレイコードを用いてA/D変換する
請求項１４に記載の撮像素子。
【請求項１６】
被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、
複数の位相補間器を用いて、入力されたクロック信号と前記クロック信号を遅延させた信号から、前記クロック信号に対し位相をずらした多相クロック信号を生成する位相差クロック生成部と、
複数の位相補間器および論理ゲートを用いて、前記位相差クロック生成部により生成された前記多相クロック信号から、グレイコードを生成するグレイコード生成部と、
前記グレイコード生成部により生成された前記グレイコードを用いて、前記画素アレイの前記単位画素から出力されるアナログ信号をA/D変換するA/D変換部と
を備える電子機器。
【請求項１７】
互いに位相がずれた複数のクロック信号からなる多相クロック信号を生成する位相差クロック生成部と、
複数の位相補間器を用いて、前記位相差クロック生成部により生成された前記多相クロック信号の各クロック信号間の位相差を補正する位相補正部と、
前記位相補正部により補正された前記多相クロック信号を用いて、入力されたアナログ信号をA/D変換するA/D変換部と
を備えるA/D変換装置。
【請求項１８】
入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、
互いに位相がずれた複数のクロック信号からなる多相クロック信号を生成する位相差クロック生成部と、
複数の位相補間器を用いて、前記位相差クロック生成部により生成された前記多相クロック信号の各クロック信号間の位相差を補正する位相補正部と、
前記位相補正部により補正された前記多相クロック信号を用いて、前記画素アレイの前記単位画素から出力されるアナログ信号をA/D変換するA/D変換部と
を備える撮像素子。
【請求項１９】
被写体を撮像する撮像部と、
前記撮像部による撮像により得られた画像データを画像処理する画像処理部と
を備え、
前記撮像部は、
入射光を光電変換する光電変換素子を含む単位画素が並べられた画素アレイと、
互いに位相がずれた複数のクロック信号からなる多相クロック信号を生成する位相差クロック生成部と、
複数の位相補間器を用いて、前記位相差クロック生成部により生成された前記多相クロック信号の各クロック信号間の位相差を補正する位相補正部と、
前記位相補正部により補正された前記多相クロック信号を用いて、前記画素アレイの前記単位画素から出力されるアナログ信号をA/D変換するA/D変換部と
を備える電子機器。
【請求項２０】
複数の位相補間器を用いて、互いに位相がずれた複数のクロック信号からなる多相クロック信号の各クロック信号間の位相差を補正する位相補正部
を備える信号処理装置。