【手続補正書】
【提出日】平成29年1月18日(2017.1.18)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
クロック信号のデューティを表わすデューティコード、及び、前記クロック信号の周期を表わす周期コードを受信する段階と、
基準クロック信号に基づいて分周されたクロック信号を生成する段階と、
ディレイラインを通して前記分周されたクロック信号を遅延処理することによって前記クロック信号の立上りタイミング及び立下りタイミングの少なくとも１つを調整する段階と、
前記デューティコード及び前記周期コードに基づく前記デューティ及び前記周期を有する前記クロック信号を生成する段階と、
を含むことを特徴とするクロック信号生成方法。
【請求項２】
正規化された前記デューティコードを出力する段階をさらに含み、
前記正規化されたデューティコードを出力する段階は、
前記デューティコードのＭＳＢを変更する段階と、
変更された前記デューティコードと前記周期コードとをそれぞれ第１方向にシフトする段階と、
前記第１方向にシフトされたデューティコードと前記第１方向にシフトされた周期コードとを乗算し、乗算コードを生成する段階と、
前記乗算コードを前記第１方向と反対方向である第２方向にシフトし、前記正規化されたデューティコードを生成する段階と、
を含むことを特徴とする請求項１に記載のクロック信号生成方法。
【請求項３】
前記周期コードに応答し、前記クロック信号の立上りタイミングを調節する段階と、
前記正規化されたデューティコードに応答し、前記クロック信号の立下りタイミングを調節する段階と、
前記調節された立上りタイミング及び立下りタイミングを有する前記クロック信号を生成する段階と、
をさらに含むことを特徴とする請求項２に記載のクロック信号生成方法。
【請求項４】
前記クロック信号の前記立下りタイミングは、前記周期コードと前記正規化されたデューティコードとに応答し調節されることを特徴とする請求項３に記載のクロック信号生成方法。
【請求項５】
前記基準クロック信号と前記周期コードとに応答して、前記クロック信号の立上りタイミングを調節する段階と、
前記調節された立上りタイミング及び立下りタイミングを有する前記クロック信号を生成するため、前記基準クロック信号、前記周期コード、及び、前記正規化されたデューティコードに応答し、前記クロック信号の立下りタイミングを調節する段階と、
をさらに含むことを特徴とする請求項２に記載のクロック信号生成方法。
【請求項６】
前記タイミング調節された前記クロック信号を生成する段階は、
分周された第１クロック信号を生成するため、前記周期コードに相応する分周比で前記基準クロック信号を分周する段階と、
分周された第２クロック信号を生成するため、前記分周比で前記基準クロック信号を分周する段階と、
前記分周された第１クロック信号をセット信号として受信し、前記分周された第２クロック信号をリセット信号として受信し、前記デューティを有する前記タイミング調節された前記クロック信号を生成する段階と、
を含むことを特徴とする請求項３に記載のクロック信号生成方法。
【請求項７】
前記分周比は、帯小数であることを特徴とする請求項６に記載のクロック信号生成方法。
【請求項８】
基準クロック信号を生成するクロック信号生成回路と、
前記基準クロック信号に基づいて分周されたクロック信号を遅延処理するディレイラインを有し、前記分周されたクロック信号、前記クロック信号のデューティを表わすデューティコード、及び、前記クロック信号の周期を表わす周期コードに基づいて、立上りタイミングまたは立下りタイミングを有するクロック信号を生成するオシレータと、
を備える電力管理集積回路。
【請求項９】
前記オシレータは、前記周期コードに応答し前記クロック信号の前記立上りタイミングを調節し、前記デューティコードを前記周期コードに正規化した正規化されたデューティコードに応答し前記クロック信号の前記立下りタイミングを調節することを特徴とする請求項８に記載の電力管理集積回路。
【請求項１０】
前記オシレータは、前記周期コードと前記正規化されたデューティコードとに応答し前記クロック信号の前記立下りタイミングを調節することを特徴とする請求項９に記載の電力管理集積回路。
【請求項１１】
正規化されたデューティコードを出力するために前記クロック信号のデューティを表わすサインドデューティコードを前記クロック信号の周期を表わすアンサインド周期コードに正規化する正規化されたデューティコード生成装置をさらに備え、
前記正規化されたデューティコード生成装置は、
前記デューティコードのＭＳＢを変更するＭＳＢ変更回路と、
第１方向に前記ＭＳＢ変更回路の出力コードをビット単位でシフトする第１シフト演算子と、
前記第１方向に周期コードをビット単位でシフトする第２シフト演算子と、
前記第１シフト演算子の出力コードと前記第２シフト演算子の出力コードとを乗算する乗算器と、
前記正規化されたデューティコードを生成するため、前記第１方向と反対方向である第２方向に乗算器の出力コードをビット単位でシフトする第３シフト演算子と、
を有することを特徴とする請求項８に記載の電力管理集積回路。
【請求項１２】
前記オシレータは、
基準クロック信号を前記周期コードに相応する第１帯小数に分周し、該分周された第１クロック信号を生成する第１周波数合成器と、
前記基準クロック信号を前記第１帯小数に分周し、該分周された第２クロック信号を生成する第２周波数合成器と、
前記分周された第１クロック信号をセット信号として受信し、前記分周された第２クロック信号をリセット信号として受信し、前記デューティを有する前記タイミング調節されたクロック信号を出力するＳＲラッチと、
を有することを特徴とする請求項８に記載の電力管理集積回路。
【請求項１３】
対を成す前記分周された第１クロック信号の立上りエッジと前記分周された第２クロック信号の立上りエッジとの差は、前記正規化されたデューティコードに相応する第２帯小数と同一であることを特徴とする請求項１２に記載の電力管理集積回路。
【請求項１４】
正規化されたデューティコードを出力するため、クロック信号のデューティを表わすデューティコードを前記クロック信号の周期を表わす周期コードに正規化する正規化されたデューティコード生成回路と、
前記周期コードに基づいて調節された立上りタイミングと前記正規化されたデューティコードに基づいて調節された立下りタイミングとを有するクロック信号を生成するオシレータと、
第１ピンを通じて前記クロック信号を外部にドライビングするドライバと、
第２ピンを通じて入力されたアナログ信号をデジタルコードに変換するアナログ−デジタル変換器（ＡＤＣ）と、
基準コードと前記デジタルコードとに基づいて、前記デューティコードを生成するデューティコード生成回路と、
を備えることを特徴とする電力管理集積回路。
【請求項１５】
前記デューティコードは、サインド・コードであり、前記周期コードは、アンサインド・コードであることを特徴とする請求項１４に記載の電力管理集積回路。
【請求項１６】
前記正規化されたデューティコード生成回路は、
前記デューティコードのＭＳＢを変更するＭＳＢ変更回路と、
第１方向に前記ＭＳＢ変更回路の出力コードをビット単位でシフトする第１シフト演算子と、
前記第１方向に前記周期コードをビット単位でシフトする第２シフト演算子と、
前記第１シフト演算子の出力コードと前記第２シフト演算子の出力コードとを乗算する乗算器と、
前記第１方向と逆方向である第２方向に前記乗算器の出力コードをビット単位でシフトする前記正規化されたデューティコードを生成する第３シフト演算子と、
を有することを特徴とする請求項１４に記載の電力管理集積回路。
【請求項１７】
前記オシレータは、
基準クロック信号を前記周期コードに相応する第１帯小数に分周し、該分周された第１クロック信号を生成する第１周波数合成器と、
前記基準クロック信号を前記第１帯小数に分周し、該分周された第２クロック信号を生成する第２周波数合成器と、
前記分周された第１クロック信号をセット信号として受信し、前記分周された第２クロック信号をリセット信号として受信し、前記デューティを有する前記タイミング調節されたクロック信号を出力するＳＲラッチと、
を有することを特徴とする請求項１４に記載の電力管理集積回路。
【請求項１８】
請求項１４の電力管理集積回路と、
前記第１ピンと前記第２ピンとの間に接続されたインダクターと、
を備えることを特徴とするＤＣ−ＤＣコンバータ。
【請求項１９】
前記正規化されたデューティコード生成回路は、
前記デューティコードのＭＳＢを変更するＭＳＢ変更回路と、
第１方向に前記ＭＳＢ変更回路の出力コードをビット単位でシフトする第１シフト演算子と、
前記第１方向に前記周期コードをビット単位でシフトする第２シフト演算子と、
前記第１シフト演算子の出力コードと前記第２シフト演算子の出力コードとを乗算する乗算器と、
前記第１方向と逆方向である第２方向に前記乗算器の出力コードをビット単位でシフトする前記正規化されたデューティコードを生成する第３シフト演算子と、
を有することを特徴とする請求項１８に記載のＤＣ−ＤＣコンバータ。
【請求項２０】
アプリケーションプロセッサと、
第１ピンに接続されたインダクターを通じて前記アプリケーションプロセッサに動作電圧を供給する電力管理集積回路と、を備え、
前記電力管理集積回路は、
デューティを表わすデューティコードを、周期を表わす周期コードに正規化し、該正規化されたデューティコードを出力する正規化されたデューティコード生成回路と、
前記周期コードに基づいて調節された立上りタイミングと前記正規化されたデューティコードに基づいて調節された立下りタイミングとを有するクロック信号を生成するオシレータと、
前記クロック信号を前記第１ピンに伝送するドライバと、
第２ピンを通じて前記インダクターからフィードバックされる前記動作電圧をデジタルコードに変換するアナログ−デジタル変換器と、
前記アプリケーションプロセッサから出力された基準コードと前記デジタルコードとに基づいて、前記デューティコードを生成するデューティコード生成回路と、
を有することを特徴とする移動通信装置。
【請求項２１】
前記正規化されたデューティコード生成回路は、
前記デューティコードのＭＳＢを変更するＭＳＢ変更回路と、
前記ＭＳＢ変更回路の出力コードを第１方向にシフトする第１シフト演算子と、
前記周期コードを前記第１方向にシフトする第２シフト演算子と、
前記第１シフト演算子の出力コードと前記第２シフト演算子の出力コードとを乗算する乗算器と、
前記乗算器の出力コードを、前記第１方向と逆方向である第２方向にシフトする前記正規化されたデューティコードを生成する第３シフト演算子と、
を有することを特徴とする請求項２０に記載の移動通信装置。
【請求項２２】
前記オシレータは、
基準クロック信号を前記周期コードに相応する帯小数に分周し、該分周された第１クロック信号を生成する第１周波数合成器と、
前記基準クロック信号を前記帯小数に分周し、該分周された第２クロック信号を生成する第２周波数合成器と、
前記分周された第１クロック信号をセット信号として受信し、前記分周された第２クロック信号をリセット信号として受信し、前記デューティを有する前記タイミング調節されたクロック信号を出力するＳＲラッチと、
を有することを特徴とする請求項２０に記載の移動通信装置。
【請求項２３】
アプリケーションプロセッサと、
第１ピンに接続されたインダクターを通じて前記アプリケーションプロセッサに動作電圧を供給する電力管理集積回路と、
を備え、
前記電力管理集積回路は、
第２ピンを通じて受信するアナログ信号をデジタルコードに変換するアナログ−デジタル変換器、
前記アプリケーションプロセッサから出力された基準コード及びデジタルコードに基づくデューティコードを生成するデューティコード生成回路、
基準クロック信号を生成する基準クロック信号生成器、
、並びに、
前記基準クロック信号に基づいて分周されたクロック信号を遅延処理するディレイラインを有し、前記分周されたクロック信号、前記クロック信号のデューティを表わすデューティコード、及び、前記クロック信号の周期を表わす周期コードに基づいて、立上りタイミングまたは立下りタイミングを有するクロック信号を生成するオシレータ、
を有する移動通信装置。
【請求項２４】
前記クロック信号の前記デューティは、前記周期が変わるまで保持されることを特徴とする請求項２３に記載の移動通信装置。
【請求項２５】
前記クロック信号の立上りタイミングは、前記周期コードに応答して調節され、
前記クロック信号の立下りタイミングは、前記デューティコードを前記周期コードに正規化した正規化されたデューティコードに応答し調節されることを特徴とする請求項２３に記載の移動通信装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】クロック信号生成方法、電力管理集積回路、ＤＣ−ＤＣコンバータ、及び、移動通信装置
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明は、クロック信号生成方法、電力管理集積回路、ＤＣ−ＤＣコンバータ、及び、移動通信装置に関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
本発明のクロック信号生成方法は、クロック信号のデューティを表わすデューティコード、及び、クロック信号の周期を表わす周期コードを受信する段階と、基準クロック信号に基づいて分周されたクロック信号を生成する段階と、ディレイラインを通して分周されたクロック信号を遅延処理することによってクロック信号の立上りタイミング及び立下りタイミングの少なくとも１つを調整する段階と、デューティコード及び周期コードに基づくデューティ及び周期を有するクロック信号を生成する段階と、を含む。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明のクロック信号生成方法は、正規化されたデューティコードを出力する段階をさらに含む。正規化されたデューティコードを出力する段階は、デューティコードのＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ）を変更する段階と、変更されたデューティコードと周期コードとをそれぞれ第１方向にシフトする段階と、第１方向にシフトされたデューティコードと第１方向にシフトされた周期コードとを乗算し乗算コードを生成する段階と、乗算コードを第１方向とは反対方向である第２方向にシフトし、正規化されたデューティコードを生成する段階と、を含む。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の電力管理集積回路は、基準クロック信号を生成するクロック信号生成回路と、オシレータと、を備える。オシレータは、基準クロック信号に基づいて分周されたクロック信号を遅延処理するディレイラインを有し、分周されたクロック信号、クロック信号のデューティを表わすデューティコード、及び、クロック信号の周期を表わす周期コードに基づいて、立上りタイミングまたは立下りタイミングを有するクロック信号を生成する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明の電力管理集積回路が備えるオシレータは、周期コードに応答して、クロック信号の立上りタイミングを調節し、デューティコードを周期コードに正規化した正規化されたデューティコードに応答して、クロック信号の立下りタイミングを調節する。オシレータは、周期コードと正規化されたデューティコードとに応答して、クロック信号の立下りタイミングを調節する。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
本発明の電力管理集積回路は、正規化されたデューティコードを出力するためにクロック信号のデューティを表わすサインドデューティコードをクロック信号の周期を表わすアンサインド周期コードに正規化する正規化されたデューティコード生成装置をさらに備える。正規化されたデューティコード生成装置は、デューティコードのＭＳＢを変更するＭＳＢ変更回路と、第１方向にＭＳＢ変更回路の出力コードをビット単位でシフトする第１シフト演算子と、第１方向に周期コードをビット単位でシフトする第２シフト演算子と、第１シフト演算子の出力コードと前記第２シフト演算子の出力コードとを乗算する乗算器と、正規化されたデューティコードを生成するため第１方向と反対方向である第２方向に乗算器の出力コードをビット単位でシフトする第３シフト演算子と、を有する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
本発明の電力管理集積回路では、対を成す分周された第１クロック信号の立上りエッジと分周された第２クロック信号の立上りエッジとの差は、正規化されたデューティコードに相応する第２帯小数と同一である。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本発明の移動通信装置は、アプリケーションプロセッサと、第１ピンに接続されたインダクターを通じてアプリケーションプロセッサに動作電圧を供給する電力管理集積回路と、を備える。電力管理集積回路は、アナログ−デジタル変換器、デューティコード生成回路、基準クロック信号生成器、及び、オシレータを有する。アナログ−デジタル変換器は、第２ピンを通じて受信するアナログ信号をデジタル信号に変換する。デューティコード生成回路は、アプリケーションプロセッサから出力された基準コードとデジタルコードとに基づいてデューティコードを生成する。基準クロック信号生成器は、基準クロック信号を生成する。オシレータは、基準クロック信号に基づいて分周されたクロック信号を遅延処理するディレイラインを有する。オシレータは、分周されたクロック信号、クロック信号のデューティを表わすデューティコード、及び、クロック信号の周期を表わす周期コードに基づいて、立上りタイミングまたは立下りタイミングを有するクロック信号を生成する。