【手続補正書】
【提出日】平成29年3月21日(2017.3.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
物理量センサー素子と、前記物理量センサー素子に接続されたＩＣと、を有し、
前記ＩＣは、
アナログ電源回路と、
前記アナログ電源回路から電圧が供給され、前記物理量センサー素子からの信号を処理する信号処理部と、
外部トリガーに基づく処理期間において前記アナログ電源回路をイネーブルに設定し、前記物理量センサー素子からの物理量信号を前記信号処理部にて処理させ、前記処理期間以外において前記アナログ電源回路をディスイネーブルに設定する制御回路と、
を有することを特徴とする物理量センサー。
【請求項２】
請求項１において、
前記制御回路は、
前記外部トリガーが設定される毎に前記処理期間において前記アナログ電源回路をイネーブルに設定する間欠計測モードと、
前記アナログ電源回路をイネーブルに設定し、前記物理量センサー素子からの物理量信号を前記信号処理部が連続的に処理する連続計測モードと、
を切り替え可能であることを特徴とする物理量センサー。
【請求項３】
請求項１または２において、
前記ＩＣは、前記外部トリガーが入力される外部端子を有することを特徴とする物理量センサー。
【請求項４】
請求項１または２において、
前記ＩＣは、インターフェイス回路を有し、
前記制御回路には、前記インターフェイス回路を介して前記外部トリガーが入力されることを特徴とする物理量センサー。
【請求項５】
請求項１乃至４のいずれか一項において、
前記ＩＣは、前記外部トリガーに基づいて生成されるビジーフラグを格納する第１レジスタをさらに有し、
前記制御回路は、前記第１レジスタのビジーフラグに基づいて、前記処理期間中に入力される外部トリガーを無視することを特徴とする物理量センサー。
【請求項６】
請求項１乃至５のいずれか一項において、
前記物理量センサー素子は、第１容量形成部と第２容量形成部とを含み、前記第１容量形成部および前記第２容量形成部からの差動信号を出力し、
前記信号処理部は、
前記差動信号の差分を増幅する差動増幅回路と、
前記差動増幅回路の出力を、異なるゲインで増幅できるプログラマブルゲインアンプと、
を有し、
前記制御回路は、前記処理期間中に、前記差動増幅回路をイネーブルに設定した後に、前記プログラマブルゲインアンプをイネーブルに設定することを特徴とする物理量センサー。
【請求項７】
請求項６において、
前記信号処理部は、
前記差動信号が入力される第１の差動信号線および第２の差動信号線と、
前記第１容量形成部と前記第２容量形成部との間のオフセット量を格納する第２レジスタと、
前記オフセット量に基づいて容量が設定され、前記第１の差動信号線および前記第２の差動信号線の少なくとも一方に接続される可変容量と、
をさらに有し、
前記制御回路は、前記差動増幅回路をイネーブルに設定した後であって、前記プログラマブルゲインアンプをイネーブルに設定する前に、前記可変容量をリセットすることを特徴とする物理量センサー。
【請求項８】
請求項７において、
前記物理量センサーは、複数の検出軸の各々に対して、前記第１容量形成部と前記第２容量形成部とを備え、
前記第２レジスタは、前記複数の検出軸毎に前記オフセット量を格納し、
前記信号処理部は、前記複数の検出軸の物理量信号を、前記処理期間中にシリアル処理し、
前記制御回路は、前記処理期間を前記複数の検出軸毎に分割した分割処理期間の各々にて、前記プログラマブルゲインアンプをイネーブルに設定する前に、前記可変容量をリセットすることを特徴とする物理量センサー。
【請求項９】
請求項８において、
前記信号処理部は、前記プログラマブルゲインアンプの出力をアナログ−デジタル変換するアナログ−デジタル変換器をさらに有し、
前記制御回路は、前記アナログ−デジタル変換器が前記複数の検出軸のうちの第一の軸の物理量信号をデジタル変換した後であって、前記複数の検出軸のうちの第二の軸の物理量信号をデジタル変換する前に、前記アナログ−デジタル変換器をディスイネーブルに設定することを特徴とする物理量センサー。
【請求項１０】
請求項９において、
前記物理量センサー素子は、温度センサー素子を含み、
前記信号処理部は、前記温度センサー素子からの温度信号と、前記物理量信号とを、前記処理期間中にシリアル処理し、
前記制御回路は、前記温度信号をシリアル処理する分割処理期間にて、前記プログラマブルゲインアンプをイネーブルに設定した後に、前記アナログ−デジタル変換器をイネーブルに設定することを特徴とする物理量センサー。
【請求項１１】
請求項１乃至１０のいずれか一項記載の物理量センサーである第１物理量センサーと、
前記第１物理量センサーが検出する物理量以外の物理量を検出する第２物理量センサーと、
を有し、
前記第１物理量センサーの前記信号処理部と、前記第２物理量センサーの信号処理部とは、前記外部トリガーに基づいて信号処理を開始することを特徴とするセンサーユニット。
【請求項１２】
請求項１乃至１０のいずれか一項記載の物理量センサーである第１物理量センサーと、
前記第１物理量センサーが検出する物理量以外の物理量を検出する第２物理量センサーと、
を有し、
前記第１物理量センサーの前記信号処理部と、前記第２物理量センサーの信号処理部とは、同一周波数にて信号処理することを特徴とするセンサーユニット。
【請求項１３】
請求項１乃至１０のいずれか一項記載の物理量センサーを有することを特徴とする電子機器。
【請求項１４】
請求項１乃至１０のいずれか一項記載の物理量センサーを有することを特徴とする移動体。
【請求項１５】
外部トリガーに基づいて処理期間を設定し、
前記処理期間に亘ってアナログ電源回路をイネーブルに設定し、
イネーブルに設定された前記アナログ電源回路から信号処理部に電圧を供給し、
物理量センサー素子から入力される信号を前記処理期間毎に間欠的に処理することを特徴とする物理量検出方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
通信プロトコルを用いたソフトウェアトリガー方式は、兼用される割り込み端子を他の用途に使用する機会を減少させない点で優れている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
（９）本発明の一態様では、前記信号処理部は、前記プログラマブルゲインアンプの出力をアナログ−デジタル変換するアナログ−デジタル変換器をさらに有し、前記制御回路は、前記アナログ−デジタル変換器が前記複数の検出軸の一軸の物理量信号をデジタル変換した後から、前記複数の検出軸の他の一軸の物理量信号をデジタル変換する前に、前記アナログ−デジタル変換器をディスイネーブルにすることができる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
（１０）本発明の一態様では、前記物理量センサー素子は、温度センサー素子を含み、
前記信号処理部は、前記温度センサー素子からの温度信号と、前記物理量信号とを、前記処理期間中にシリアル処理し、前記制御回路は、前記温度信号をシリアル処理する分割処理期間にて、前記プログラマブルゲインアンプをイネーブルとした後に、前記アナログ−デジタル変換器をイネーブルにすることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２８
【補正方法】変更
【補正の内容】
【００２８】
物理量信号を温度補償するために温度信号が必要となる場合がある。そのために、物理量信号と共に温度信号が検出される。処理期間または間欠測定モードの当初にて温度信号をシリアル処理する分割処理期間にて、温度信号が入力されるプログラマブルゲインアンプが先ずイネーブルされ、その後にアナログ−デジタル変換器をイネーブルしている。プログラマブルゲインアンプで信号処理している間は、アナログ−デジタル変換器をイネーブルさせるタイミングを遅らせることで、消費電力を低減できる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２９
【補正方法】変更
【補正の内容】
【００２９】
（１１）本発明の他の態様に係るセンサーユニットでは、（１）〜（１０）に記載の物理量センサーである第１物理量センサーと、前記第１物理量センサーが検出する物理量以外の物理量を検出する第２物理量センサーと、を有し、前記第１物理量センサーの前記信号処理部と、前記第２物理量センサーの信号処理部とは、前記外部トリガーに基づいて信号処理を開始するセンサーユニットに関する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
第１物理量センサーの信号処理部と、第２物理量センサーの信号処理部とが、外部トリガーに基づいて信号処理を開始することで、２つの異なる物理量検出信号の位相を一致させることができる。それにより、例えば第１物理量信号が加速度信号であり、第２物理量信号が脈波信号である時、脈波信号に含まれる体動を加速度信号に基づいて除去することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
（１２）本発明のさらに他の態様に係るセンサーユニットでは、（１）〜（１０）に記載の物理量センサーである第１物理量センサーと、前記第１物理量センサーが検出する物理量以外の物理量を検出する第２物理量センサーと、を有し、前記第１物理量センサーの前記信号処理部と、前記第２物理量センサーの信号処理部とは、同一周波数にて信号処理することができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
ここで、可動電極３１Ａと固定電極２１とのペアと、可動電極３１Ｂと固定電極２３とのペアとを、第１容量形成部４１と称する。同様に、可動電極３１Ａと固定電極２２とのペアと、可動電極３１Ｂと固定電極２４とのペアとを、第２容量形成部４２と称する。差動容量型加速度センサー素子１０は、第１容量形成部４１の一端１１と、第２容量形成部４２の一端１２と、第１，第２容量形成部４１，４２の共通端１３とを含む。図２（Ｂ）に示す加速度ａが作用したとき、第１容量形成部４１の容量値は減少する一方で、第２容量形成部４２の容量値は増大する。このため、共通端１３に電荷を供給した状態で錘部３１に加速度ａが作用すると、第１，第２容量形成部４１，４２の一端１１，１２からそれぞれ出力される電荷（信号）は絶対値が等しく符号が逆の差動信号対となる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正の内容】
【００４４】
（３）加速度センサーの回路図
図２（Ｂ）は、加速度ａが作用する一軸方向の加速度を検出する例について説明した。図３に示すか速度センサー１には、検出軸をＮ（Ｎは２以上の整数）軸とし、例えばＮ＝３とする場合の直交三軸（広義には交差Ｎ軸）であるＸ軸、Ｙ軸およびＺ軸をそれぞれの検出軸とする第１〜第３の差動容量型加速度センサー素子１０Ｘ，１０Ｙ，１０Ｚが設けられている。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００４５
【補正方法】変更
【補正の内容】
【００４５】
第１〜第３の差動容量型加速度センサー素子１０Ｘ，１０Ｙ，１０Ｚの各々は、図２（Ａ）に示す第１，第２容量形成部４１，４２を有し、第１，第２容量形成部４１，４２の固定容量間には軸毎に異なるオフセットがある。オフセットがあるまま加速度を検出すると、加速度が作用しない時でも加速度が存在する値が出力されてしまう。そこで、オフセット調整（キャリブレーション）が必要となる。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
マルチプレクサー１１０の後段には、アナログ回路である容量検出回路（広義には信号処理部）１３０として、例えば電荷−電圧変換（ＱＶ）アンプ１３１、プログラマブルゲインアンプ（ＰＧＡ）１３２及びアナログ−デジタル変換器（ＡＤＣ）１３３等を有する。ＱＶアンプ１３１は、時分割入力される差動容量型加速度センサー素子１０Ｘ，１０Ｙ，１０Ｚからの電荷を電圧に変換する。差動容量型加速度センサー素子１０Ｘ，１０Ｙ，１０Ｚからの出力は差動信号であるから、ＱＶアンプ１３１は差動増幅回路として機能する。ＰＧＡ１３２は、ＱＶアンプ１３１の出力を、各軸毎に設定されたゲインで増幅する。ＡＤＣ１３３は、ＰＧＡ１３２の出力をアナログ−デジタル変換する。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
ＩＣ１００には、外部から電源電圧ＶＤＤ，ＧＮＤが入力される。ＩＣ１００には、電源電圧ＶＤＤ（例えば３Ｖ）を降圧してロジック電源電圧ＶＤＤＬ（例えば１．８Ｖ）を生成する第１レギュレータＲＥＧ１と、電源電圧ＶＤＤを降圧してアナログ電源電圧ＶＤＤＡ（例えば１．８Ｖ）を生成する第２レギュレータＲＥＧ２とが設けられている。なお、第１レギュレータＲＥＧ１は、加速度センサー１の起動によりイネーブルとなり、加速度センサー１が稼働している間（スタンバイ、休止期間等を含む）に亘ってロジック電源電圧ＶＤＤＬを生成するロジック電源回路である。一方、第２レギュレータＲＥＧ２は、イネーブルまたはディスイネーブルに切り替えられるアナログ電源回路であり、イネーブル期間のみアナログ電源電圧ＶＤＤＡを生成する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
また、ＰＧＡ１３２のイネーブル期間は、サンプルＡ期間とサンプルＢ期間とに二分される。同様に、ＡＤＣ１３３の動作期間は、サンプリング期間と比較期間とに二分される。ＰＧＡ１３２のサンプルＢ期間は、ＡＤＣ１３３のサンプリング期間と時間軸上で重複して設定できる。また、ＡＤＣ１３３の比較期間は、ＰＧＡ１３２のサンプルＡ期間と時間軸上で重複して設定できる。それにより、温度計測、Ｘ軸加速度計測、Ｙ軸加速度計測及びＺ軸加速度計測の各期間を短縮でき、トータルの１回計測期間も短縮される。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００７４
【補正方法】変更
【補正の内容】
【００７４】
（７）第１レギュレータＲＥＧ１
図１２に、第１レギュレータＲＥＧ１の一例を示す。第１レギュレータＲＥＧ１は、非反転入力端子と反転入力端子の間に、仕事関数差電圧によるオフセット電圧ＶＯＦＦを有する差動型の増幅回路ＡＭと、増幅回路ＡＭの出力ノードＮＱ１と第１の電源ノードＶＳＳとの間に直列に設けられる第１の抵抗ＲＢ１及び第２の抵抗ＲＢ２と、第１の抵抗ＲＢ１と第２の抵抗ＲＢ２の接続ノードＮＱ２に一端が接続される位相補償用キャパシターＣ０を含む。第１、第２の抵抗ＲＢ１、ＲＢ２の接続ノードＮＱ２の信号が、増幅回路ＡＭの非反転入力端子に帰還され、増幅回路ＡＭの出力ノードＮＱ１の信号が、増幅回路ＡＭの反転入力端子に帰還される。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００７７
【補正方法】変更
【補正の内容】
【００７７】
図１３に示す第１レギュレータＲＥＧ１では、図１２の増幅回路ＡＭの破線で囲まれた個所に素子または回路を増設し、起動時とアクティブ時に増幅回路ＡＭに流れる動作電流ＩＯＰを増大させ、能力を増大させている。図１３に示すように、増幅回路ＡＭの出力部ＱＢの接地端側に設けられた出力トランジスタＴ１と並列にトランジスタＴ２を追加した。増幅回路ＡＭの差動部ＤＦに増設したトランジスタＴ３と、トランジスタＴ３と同一ゲート電圧が印加されるトランジスタＴ４とで、カレントミラー回路ＣＭを構成している。カレントミラー回路ＣＭの電流源として、起動時に動作する第１電流源ＩＳ１と、アクティブ時に動作する第２電流源ＩＳ２とが追加されている。起動時に動作する第１電流源ＩＳ１では、起動によりスタートスイッチＳＴＳＴＲがオンされて、カレントミラー回路ＣＭに電流を流す。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
スタンバイ時ではカレントミラーＣＭに電流が流れず、増幅回路ＡＭは弱反転領域で動作して、差動部ＤＦに例えば１５０ｎＡが流れ、出力部ＱＢに例えば５５０ｎＡが流れ、動作電流ＩＯＰとして７００ｎＡが流れる。起動時にスタートスイッチＳＴＳＴＲがオンすると、カレントミラー回路ＣＭの動作によって、増設されたトランジスタＴ２及びＴ３に破線の矢印で示すように２０μＡが流れ、動作電流ＩＯＰを５０μＡまで増大させることができる。なお、スタートスイッチＳＴＳＴＲはパワーオンリセット信号を用いて、起動後の所定定時間経過後にオフされる。第２レギュレータＲＧＥ２がイネーブルとなったアクティブ時には、第１電流源ＩＳ１に代わって第２電流源ＩＳ２がオンされ、動作電流ＩＯＰを例えば３０μＡまで増大させることができる。こうして、第１レギュレータＲＥＧ１の起動時及びアクティブ時（過負荷時）の能力を高めることができる。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００８６
【補正方法】変更
【補正の内容】
【００８６】
本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれる。例えば、明細書または図面において、少なくとも一度、より広義または同義な異なる用語とともに記載された用語は、明細書または図面のいかなる箇所においても、その異なる用語に置き換えられることができる。また、アナログ電源回路ＲＥＧ２、信号処理部（アナログ回路）１３０、制御回路１７０等の構成および動作も本実施形態で説明したものに限定されず、種々の変形が可能である。また、本発明が適用される物理量検出回路は、デジタル出力するものに限らず、ＡＤＣ１３３を有しないアナログ出力にも適用することができる。物理量センサーとしては、加速度センサーに限らず、例えば、角速度センサー、圧力センサーなど、物理量を検出する各種センサーに適用できる。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００８７
【補正方法】変更
【補正の内容】
【００８７】
１  加速度センサー、１０  加速度センサー素子、１００  ＩＣ、１３０  信号処理部、１３１  ＱＶアンプ（差動増幅回路）、１３２  プログラマブルゲインアンプ（ＰＧＡ）、１３３  アナログ−デジタル変換器（ＡＤＣ）、１５０  レジスタ（第２レジスタ）、１５０Ｄ  第１レジスタ（ビジーフラグレジスタ）、２００  ＣＰＵ、３００  他の物理量検出センサー（脈波センサー）、３１０  信号処理部、３２０  センサーユニット、ＲＥＧ１  ロジック電源回路（第１レギュレータ）、ＲＥＧ２  アナログ電源回路（第２レギュレータ）