【手続補正書】
【提出日】平成29年10月25日(2017.10.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ＭＯＳトランジスタを含む光電変換装置の製造方法であって、
基板の上に前記ＭＯＳトランジスタのゲート電極を形成し、前記基板の中に前記ＭＯＳトランジスタのソース・ドレイン領域を形成する第１の工程と、
前記ゲート電極のうち、前記基板の素子領域の上に位置する第１部分をマスクして、前記ソース・ドレイン領域に位置する第２部分に前記ソース・ドレイン領域と同じ導電型の不純物を導入する第２の工程と、
前記ＭＯＳトランジスタを覆う絶縁体部材に設けられた第１孔を通して前記第１部分に接触する導電体部材と、前記絶縁体部材に設けられた第２孔を通して前記第２部分に接触する導電体部材と、を形成する第３の工程と、
を有することを特徴とする光電変換装置の製造方法。
【請求項２】
前記第１部分を有する前記ゲート電極を第１ゲート電極とし、前記第１ゲート電極を有する前記ＭＯＳトランジスタを第１ＭＯＳトランジスタとして、前記光電変換装置は第２ゲート電極を有する第２ＭＯＳトランジスタをさらに含み、
前記第１の工程では、前記第２ゲート電極を形成し、
前記第２の工程では、前記第１部分をマスクして前記第２ゲート電極に不純物を導入し、
前記第３の工程では、前記絶縁体部材に設けられた第３孔を通して前記第２ゲート電極に接触する導電体部材を形成する、請求項１に記載の光電変換装置の製造方法。
【請求項３】
前記第１の工程では、前記第２ゲート電極が、前記基板の素子領域を画定する素子分離用の絶縁体領域の上に位置する第３部分を有するように前記第２ゲート電極を形成し、
前記第２の工程では、前記第１部分をマスクして、前記第３部分にも不純物を導入し、
前記第３の工程では、前記第２ゲート電極に接触する前記導電体部材が前記第３部分に接触する、請求項２に記載の光電変換装置の製造方法。
【請求項４】
前記第３の工程では、前記第２ゲート電極に接触する前記導電体部材が前記第２ゲート電極の前記不純物が注入された部分および前記第２ＭＯＳトランジスタの半導体領域とは別の半導体領域に接触する、請求項２に記載の光電変換装置の製造方法。
【請求項５】
前記絶縁体部材を前記第２の工程の前に形成し、前記第２の工程では、前記絶縁体部材に設けられた前記第２孔を介して前記第２部分に不純物を導入する、請求項１乃至４のいずれか１項に記載の光電変換装置の製造方法。
【請求項６】
前記第１部分および前記第２部分を覆う絶縁体膜を形成し、前記絶縁体膜に平坦化処理を施した後に、前記絶縁体膜に前記第１孔を形成することで前記絶縁体膜から前記絶縁体部材を形成し、前記第２の工程では前記第１孔がマスクで塞がれている、請求項５に記載の光電変換装置の製造方法。
【請求項７】
前記第１部分を有する前記ゲート電極を第１ゲート電極とし、前記第１ゲート電極を有する前記ＭＯＳトランジスタを第１ＭＯＳトランジスタとして、前記光電変換装置は第２ゲート電極を有する第２ＭＯＳトランジスタをさらに含み、
前記第１の工程では、前記第２ゲート電極を形成し、
前記第１ゲート電極および前記第２ゲート電極を覆う絶縁体膜を形成し、
前記絶縁体膜に前記第２孔を形成し、
前記第２孔を形成した後に、前記絶縁体膜に前記第２ゲート電極の上に位置する前記第３孔を形成し、
前記第３孔を通して前記第２ゲート電極に接触する導電体部材を形成する、請求項１乃至４のいずれか１項に記載の光電変換装置の製造方法。
【請求項８】
前記第１の工程では、不純物を含有する導電体膜を形成した後に、前記導電体膜をパターニングして前記第１部分を有する前記ゲート電極を形成する、請求項１乃至７のいずれか１項に記載の光電変換装置の製造方法。
【請求項９】
前記第１の工程では、前記導電体膜に含有される前記不純物を含むガスを用いて前記導電体膜を成膜する、または、
前記第１の工程では、非晶質膜を成膜し、前記非晶質膜に不純物を導入して前記導電体膜を形成する、請求項８に記載の光電変換装置の製造方法。
【請求項１０】
前記第１の工程では、第１のドーズ量および第１の注入エネルギーを用いたイオン注入によって不純物を導入して前記ソース・ドレイン領域を形成し、前記第２の工程では、前記第１のドーズ量よりも高い第２のドーズ量および前記第１の注入エネルギーよりも低い第２の注入エネルギーを用いたイオン注入によって前記第２部分に不純物を導入する、請求項１乃至９のいずれか１項に記載の光電変換装置の製造方法。
【請求項１１】
第１ＭＯＳトランジスタおよび第２ＭＯＳトランジスタを含む画素回路が配列された光電変換装置であって、
基板と、
前記基板の上に設けられた前記第１ＭＯＳトランジスタの第１ゲート電極と、
前記基板の上に設けられた前記第２ＭＯＳトランジスタの第２ゲート電極と、
前記第１ゲート電極に接触する第１導電体部材と、
前記第２ゲート電極に接触する第２導電体部材と、を備え、
前記第１導電体部材は前記基板の素子領域の上に位置しており、前記第２ゲート電極のうちで前記第２導電体部材の下に位置する部分の不純物濃度が、前記第１ゲート電極のうちで前記第１導電体部材の下に位置する部分の不純物濃度よりも高いことを特徴とする光電変換装置。
【請求項１２】
前記基板の素子領域は、素子分離用の絶縁体領域によって画定されており、
前記第２導電体部材は前記基板の絶縁体領域の上に位置する、請求項１１に記載の光電変換装置。
【請求項１３】
前記第１ＭＯＳトランジスタと前記第２ＭＯＳトランジスタは同じ導電型である、請求項１１または１２に記載の光電変換装置。
【請求項１４】
前記第１ゲート電極はシリコンおよびゲルマニウムの少なくとも一方を含有し、前記第１ゲート電極の厚みは４００ｎｍ以下であり、前記絶縁体領域はＳＴＩ構造を有し、前記第１ゲート電極の一部は前記基板の絶縁体領域の上に位置する、請求項１１乃至１３のいずれか１項に記載の光電変換装置。
【請求項１５】
前記基板の上に設けられた、シリサイド層を有する電極を備え、
前記第１ゲート電極は、前記第１導電体部材の下に前記シリサイド層とは金属成分が異なるシリサイド層を有する、請求項１１乃至１４のいずれか１項に記載の光電変換装置。
【請求項１６】
前記第１ＭＯＳトランジスタは光電変換で生じた電荷をリセットするリセットトランジスタ、または、光電変換で生じた電荷に基づく信号を生成する増幅トランジスタである、請求項１１乃至１５のいずれか１項に記載の光電変換装置。
【請求項１７】
前記第１ゲート電極および前記第２ゲート電極を覆う絶縁体部材を備え、
前記第１導電体部材および前記第２導電体部材のそれぞれは前記絶縁体部材に設けられた孔の中に配されており、
前記第２ゲート電極のうちで前記第２導電体部材の下に位置する前記部分の不純物濃度が、前記第２ゲート電極のうちで前記絶縁体部材の下に位置する部分の不純物濃度よりも高い、請求項１１乃至１６のいずれか１項に記載の光電変換装置。
【請求項１８】
前記画素回路が第３ＭＯＳトランジスタを含み、
前記基板の上に設けられた前記第３ＭＯＳトランジスタの第３ゲート電極と、
前記第３ゲート電極に接触する第３導電体部材と、
前記第３ゲート電極を覆う絶縁体部材と、を備え、
前記第３導電体部材は前記絶縁体部材に設けられた孔の中に配されており、
前記第３導電体部材は、前記基板の素子領域の上に位置し、
前記第３ゲート電極のうちで前記第３導電体部材の下に位置する部分の不純物濃度が、前記第３ゲート電極のうちで前記絶縁体部材の下に位置する部分の不純物濃度よりも高い、請求項１１乃至１７のいずれか１項に記載の光電変換装置。
【請求項１９】
前記第２ＭＯＳトランジスタは光電変換で生じた電荷を転送する転送トランジスタである、請求項１１乃至１８のいずれか１項に記載の光電変換装置。
【請求項２０】
請求項１１乃至１９の何れか１項に記載の光電変換装置と、前記光電変換装置から得られた信号を処理する信号処理装置と、を備える撮像システム。