【手続補正書】
【提出日】平成29年11月1日(2017.11.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ブートストラップ回路に電流を供給するブートストラップ補償回路であり、
前記ブートストラップ回路は、
高電圧側電位と低電圧側電位との間に高電圧側から順にトーテムポール接続されたハイサイドスイッチング素子およびローサイドスイッチング素子の駆動をそれぞれ制御するハイサイド制御回路およびローサイド制御回路のうちの、前記ハイサイド制御回路に電圧を供給するため、前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との接続点である基準電位と、前記ハイサイド制御回路との間に接続される第１コンデンサを備え、
前記ブートストラップ補償回路は、
前記高電圧側電位に対するフローティング電位と、前記基準電位との間に直列に接続される複数の抵抗と、
一端が、複数の前記抵抗の間の点である分圧電位取り出し点に接続され、他端が、前記基準電位に接続される第２コンデンサと、
前記分圧電位取り出し点の電位に基づいて、前記第１コンデンサに電流を供給する出力回路とを備える、
ブートストラップ補償回路。
【請求項２】
カソードが、前記フローティング電位に接続され、アノードが、前記分圧電位取り出し点に接続されるダイオードをさらに備える、
請求項１に記載のブートストラップ補償回路。
【請求項３】
カソードが、前記フローティング電位に接続され、アノードが、前記分圧電位取り出し点に接続されるツェナーダイオードをさらに備える、
請求項１に記載のブートストラップ補償回路。
【請求項４】
請求項１から請求項３のうちのいずれか１項に記載のブートストラップ補償回路と、
前記ハイサイドスイッチング素子と、
前記ローサイドスイッチング素子と、
前記ハイサイド制御回路と、
前記ローサイド制御回路と、
前記ブートストラップ回路とを備える、
パワーモジュール。
【請求項５】
ブートストラップ回路に電流を供給するブートストラップ補償回路であり、
前記ブートストラップ回路は、
高電圧側電位と低電圧側電位との間に高電圧側から順にトーテムポール接続されたハイサイドスイッチング素子およびローサイドスイッチング素子の駆動をそれぞれ制御するハイサイド制御回路およびローサイド制御回路のうちの、前記ハイサイド制御回路に電圧を供給するため、前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との接続点である基準電位と、前記ハイサイド制御回路との間に接続されるコンデンサを備え、
前記ブートストラップ補償回路は、
前記高電圧側電位に対するフローティング電位と、前記基準電位との間に直列に接続される複数の第１抵抗と、
ドレインが、複数の前記第１抵抗の間の点である分圧電位取り出し点に接続され、ソースおよびゲートが、前記基準電位に接続される第１ＭＯＳＦＥＴと、
前記分圧電位取り出し点の電位に基づいて、前記コンデンサに電流を供給する出力回路とを備える、
ブートストラップ補償回路。
【請求項６】
一端が、前記フローティング電位に接続される第２抵抗と、
ドレインが、前記第２抵抗の他端に接続される第２ＭＯＳＦＥＴと、
ドレインが、前記第２ＭＯＳＦＥＴのソースに接続され、ソースが、前記基準電位に接続される第３ＭＯＳＦＥＴとをさらに備え、
前記第１ＭＯＳＦＥＴのゲートと、前記第２ＭＯＳＦＥＴのゲートと、前記第３ＭＯＳＦＥＴのゲートとは、互いに接続され、
前記第２ＭＯＳＦＥＴのゲートと、前記第２ＭＯＳＦＥＴのソースとは、互いに接続される、
請求項５に記載のブートストラップ補償回路。
【請求項７】
カソードが、前記フローティング電位に接続され、アノードが、前記分圧電位取り出し点に接続されるダイオードをさらに備える、
請求項５または請求項６に記載のブートストラップ補償回路。
【請求項８】
カソードが、前記フローティング電位に接続され、アノードが、前記分圧電位取り出し点に接続されるツェナーダイオードをさらに備える、
請求項５または請求項６に記載のブートストラップ補償回路。
【請求項９】
請求項５から請求項８のうちのいずれか１項に記載のブートストラップ補償回路と、
前記ハイサイドスイッチング素子と、
前記ローサイドスイッチング素子と、
前記ハイサイド制御回路と、
前記ローサイド制御回路と、
前記ブートストラップ回路とを備える、
パワーモジュール。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２０
【補正方法】変更
【補正の内容】
【００２０】
本明細書に開示される技術の別の態様に関するブートストラップ補償回路は、ブートストラップ回路に電流を供給するブートストラップ補償回路であり、前記ブートストラップ回路は、高電圧側電位と低電圧側電位との間に高電圧側から順にトーテムポール接続されたハイサイドスイッチング素子およびローサイドスイッチング素子の駆動をそれぞれ制御するハイサイド制御回路およびローサイド制御回路のうちの、前記ハイサイド制御回路に電圧を供給するため、前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との接続点である基準電位と、前記ハイサイド制御回路との間に接続されるコンデンサを備え、前記ブートストラップ補償回路は、前記高電圧側電位に対するフローティング電位と、前記基準電位との間に直列に接続される複数の第１抵抗と、ドレインが、複数の前記第１抵抗の間の点である分圧電位取り出し点に接続され、ソースおよびゲートが、前記基準電位に接続される第１ＭＯＳＦＥＴと、前記分圧電位取り出し点の電位に基づいて、前記コンデンサに電流を供給する出力回路とを備える。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
本明細書に開示される技術の別の態様に関するブートストラップ補償回路は、ブートストラップ回路に電流を供給するブートストラップ補償回路であり、前記ブートストラップ回路は、高電圧側電位と低電圧側電位との間に高電圧側から順にトーテムポール接続されたハイサイドスイッチング素子およびローサイドスイッチング素子の駆動をそれぞれ制御するハイサイド制御回路およびローサイド制御回路のうちの、前記ハイサイド制御回路に電圧を供給するため、前記ハイサイドスイッチング素子と前記ローサイドスイッチング素子との接続点である基準電位と、前記ハイサイド制御回路との間に接続されるコンデンサを備え、前記ブートストラップ補償回路は、前記高電圧側電位に対するフローティング電位と、前記基準電位との間に直列に接続される複数の第１抵抗と、ドレインが、複数の前記第１抵抗の間の点である分圧電位取り出し点に接続され、ソースおよびゲートが、前記基準電位に接続される第１ＭＯＳＦＥＴと、前記分圧電位取り出し点の電位に基づいて、前記コンデンサに電流を供給する出力回路とを備える。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０１０６
【補正方法】変更
【補正の内容】
【０１０６】
ＭＯＳＦＥＴ７０５は、ゲートとソースとがショートされる。ＭＯＳＦＥＴ７０６は、ゲートとドレインとがショートされる。ＭＯＳＦＥＴ７０８は、ゲートとドレインとがショートされる。ＭＯＳＦＥＴ７１１は、ゲートとドレインとがショートされる。ＭＯＳＦＥＴ７０５は、ドレインが過渡応答信号Ｖｄｖｄｔの電位に接続され、ソースがＭＯＳＦＥＴ７０６のドレインに接続される。ＭＯＳＦＥＴ７０６は、ドレインがＭＯＳＦＥＴ７０５のソースに接続され、ソースが基準電位ＶＳに接続される。ＭＯＳＦＥＴ７０７は、ドレインが分圧電位取り出し点ＶＭＯＮに接続され、ソースがＭＯＳＦＥＴ７０８のドレインに接続される。ＭＯＳＦＥＴ７０８は、ドレインがＭＯＳＦＥＴ７０７のソースに接続され、ソースが基準電位ＶＳに接続される。ＭＯＳＦＥＴ７０９は、ドレインがＭＯＳＦＥＴ７１０のドレインに接続され、ソースが基準電位ＶＳに接続される。ＭＯＳＦＥＴ７１０は、ドレインがＭＯＳＦＥＴ７０９のドレインに接続され、ソースが電源電位ＬＶＢに接続される。ＭＯＳＦＥＴ７１１は、ドレインがＭＯＳＦＥＴ７１２のドレインに接続され、ソースが電源電位ＬＶＢに接続される。ＭＯＳＦＥＴ７１２は、ドレインがＭＯＳＦＥＴ７１１のドレインに接続され、ソースが基準電位ＶＳに接続される。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０１４７
【補正方法】変更
【補正の内容】
【０１４７】
また、上記の実施形態によれば、ブートストラップ回路４０１は、コンデンサ１００１を備える。
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正の内容】
【図２】
2017055542.tif 000001