【手続補正書】
【提出日】平成29年11月6日(2017.11.6)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
無線送受信ユニット（ＷＴＲＵ）におけるアップリンク送信の方法であって、
単一のサブフレームにおいて、複数のレイヤを介して第１のアップリンク共有チャネル（ＵＬ−ＳＣＨ）トランスポートブロック、第２のＵＬ−ＳＣＨトランスポートブロック、チャネル品質インジケータ（ＣＱＩ）／プリコーディングマトリクスインジケータ（ＰＭＩ）ビット、およびハイブリッド自動再送要求（ＨＡＲＱ）送達確認／非送達確認（ＡＣＫ／ＮＡＣＫ）ビットを送信するステップを備え、
前記第１のＵＬ−ＳＣＨトランスポートブロックは、第１の変調および符号化スキーム（ＭＣＳ）を有し、ならびに前記第２のＵＬ−ＳＣＨトランスポートブロックは、前記第１のＭＣＳよりも相対的に低い第２のＭＣＳを有し、
前記ＣＱＩ／ＰＭＩビットは、前記第１のＵＬ−ＳＣＨトランスポートブロックがマッピングされる１つまたは複数のレイヤのうちの全てを介してのみ送信され、ならびに前記ＨＡＲＱ  ＡＣＫ／ＮＡＣＫビットは、前記第１のＵＬ−ＳＣＨトランスポートブロックがマッピングされる前記１つまたは複数のレイヤのうちの全ておよび前記第２のＵＬ−ＳＣＨトランスポートブロックがマッピングされる１つまたは複数のレイヤのうちの全てのレイヤを介して送信され、
前記第１のＵＬ−ＳＣＨトランスポートブロックがマッピングされる前記１つまたは複数のレイヤは、前記第２のＵＬ−ＳＣＨトランスポートブロックがマッピングされる前記１つまたは複数のレイヤとは異なる
ことを特徴とする方法。
【請求項２】
前記第１のＵＬ−ＳＣＨトランスポートブロックがマッピングされる前記１つまたは複数のレイヤは、１つのレイヤであることを特徴とする請求項１に記載の方法。
【請求項３】
前記第１のＵＬ−ＳＣＨトランスポートブロックがマッピングされる前記１つまたは複数のレイヤは、２つのレイヤであることを特徴とする請求項１に記載の方法。
【請求項４】
前記第１のＵＬ−ＳＣＨトランスポートブロック、前記第２のＵＬ−ＳＣＨトランスポートブロック、前記ＣＱＩ／ＰＭＩビットおよび前記ＨＡＲＱ  ＡＣＫ／ＮＡＣＫビットは、多入力多出力（ＭＩＭＯ）送信スキームを使用して送信されることを特徴とする請求項１に記載の方法。
【請求項５】
前記ＣＱＩ／ＰＭＩビットおよび前記ＨＡＲＱ  ＡＣＫ／ＮＡＣＫビットは、送信ダイバーシティを使用して送信されることを特徴とする請求項４に記載の方法。
【請求項６】
前記第１のＵＬ−ＳＣＨトランスポートブロックおよび前記第２のＵＬ−ＳＣＨトランスポートブロックは、空間多重化を使用して送信されることを特徴とする請求項５に記載の方法。
【請求項７】
前記ＣＱＩ／ＰＭＩビットは、符号化されたＣＱＩ／ＰＭＩビットであり、および前記ＨＡＲＱ  ＡＣＫ／ＮＡＣＫビットは、符号化されたＨＡＲＱ  ＡＣＫ／ＮＡＣＫビットであることを特徴とする請求項１に記載の方法。
【請求項８】
前記ＣＱＩ／ＰＭＩビットは、前記符号化されたＣＱＩ／ＰＭＩビットおよび前記符号化されたＨＡＲＱ  ＡＣＫ／ＮＡＣＫビットをそれぞれ独立して生成するために前記ＨＡＲＱ  ＡＣＫ／ＮＡＣＫビットから独立してチャネル符号化されることを特徴とする請求項７に記載の方法。
【請求項９】
前記第１のＵＬ−ＳＣＨトランスポートブロックおよび前記第２のＵＬ−ＳＣＨトランスポートブロックは各々、複数の符号化されたデータビットを含むことを特徴とする請求項８に記載の方法。
【請求項１０】
前記複数の符号化されたデータビットは、トランスポートブロック巡回冗長検査（ＣＲＣ）付加、符号ブロック分割および符号ブロックＣＲＣ付加、チャネル符号化、レートマッチング、ならびに符号ブロック連結の結果であることを特徴とする請求項９に記載の方法。
【請求項１１】
プロセッサと、
前記プロセッサに動作可能に結合された送信機と、を備え、
前記プロセッサおよび送信機は、単一のサブフレームにおいて、複数のレイヤを介して第１のアップリンク共有チャネル（ＵＬ−ＳＣＨ）トランスポートブロック、第２のＵＬ−ＳＣＨトランスポートブロック、チャネル品質インジケータ（ＣＱＩ）／プリコーディングマトリクスインジケータ（ＰＭＩ）ビット、およびハイブリッド自動再送要求（ＨＡＲＱ）送達確認／非送達確認（ＡＣＫ／ＮＡＣＫ）ビットを送信するように構成され、
前記第１のＵＬ−ＳＣＨトランスポートブロックは、第１の変調および符号化スキーム（ＭＣＳ）を有し、ならびに前記第２のＵＬ−ＳＣＨトランスポートブロックは、前記第１のＭＣＳよりも相対的に低い第２のＭＣＳを有し、
前記ＣＱＩ／ＰＭＩビットは、前記第１のＵＬ−ＳＣＨトランスポートブロックがマッピングされる１つまたは複数のレイヤのうちの全てを介してのみ送信され、ならびに前記ＨＡＲＱ  ＡＣＫ／ＮＡＣＫビットは、前記第１のＵＬ−ＳＣＨトランスポートブロックがマッピングされる前記１つまたは複数のレイヤのうちの全ておよび前記第２のＵＬ−ＳＣＨトランスポートブロックがマッピングされる１つまたは複数のレイヤのうちの全てのレイヤを介して送信され、
前記第１のＵＬ−ＳＣＨトランスポートブロックがマッピングされる前記１つまたは複数のレイヤは、前記第２のＵＬ−ＳＣＨトランスポートブロックがマッピングされる前記１つまたは複数のレイヤとは異なる
ことを特徴とする無線送受信ユニット（ＷＴＲＵ）。
【請求項１２】
前記第１のＵＬ−ＳＣＨトランスポートブロックがマッピングされる前記１つまたは複数のレイヤは、１つのレイヤであることを特徴とする請求項１１に記載のＷＴＲＵ。
【請求項１３】
前記第１のＵＬ−ＳＣＨトランスポートブロックがマッピングされる前記１つまたは複数のレイヤは、２つのレイヤであることを特徴とする請求項１１に記載のＷＴＲＵ。
【請求項１４】
前記プロセッサおよび送信機は、多入力多出力（ＭＩＭＯ）送信スキームを使用して前記第１のＵＬ−ＳＣＨトランスポートブロック、前記第２のＵＬ−ＳＣＨトランスポートブロック、前記ＣＱＩ／ＰＭＩビットおよび前記ＨＡＲＱ  ＡＣＫ／ＮＡＣＫビットを送信するようにさらに構成されていることを特徴とする請求項１１に記載のＷＴＲＵ。
【請求項１５】
前記プロセッサおよび送信機は、送信ダイバーシティを使用して前記ＣＱＩ／ＰＭＩビットおよび前記ＨＡＲＱ  ＡＣＫ／ＮＡＣＫビットを送信するようにさらに構成されていることを特徴とする請求項１４に記載のＷＴＲＵ。
【請求項１６】
前記プロセッサおよび送信機は、空間多重化を使用して前記第１のＵＬ−ＳＣＨトランスポートブロックおよび前記第２のＵＬ−ＳＣＨトランスポートブロックを送信するようにさらに構成されていることを特徴とする請求項１５に記載のＷＴＲＵ。
【請求項１７】
前記ＣＱＩ／ＰＭＩビットは、符号化されたＣＱＩ／ＰＭＩビットであり、および前記ＨＡＲＱ  ＡＣＫ／ＮＡＣＫビットは、符号化されたＨＡＲＱ  ＡＣＫ／ＮＡＣＫビットであることを特徴とする請求項１１に記載のＷＴＲＵ。
【請求項１８】
前記ＣＱＩ／ＰＭＩビットは、前記符号化されたＣＱＩ／ＰＭＩビットおよび前記符号化されたＨＡＲＱ  ＡＣＫ／ＮＡＣＫビットをそれぞれ独立して生成するために前記ＨＡＲＱ  ＡＣＫ／ＮＡＣＫビットから独立してチャネル符号化されることを特徴とする請求項１７に記載のＷＴＲＵ。
【請求項１９】
前記第１のＵＬ−ＳＣＨトランスポートブロックおよび前記第２のＵＬ−ＳＣＨトランスポートブロックは各々、複数の符号化されたデータビットを含むことを特徴とする請求項１１に記載のＷＴＲＵ。
【請求項２０】
前記複数の符号化されたデータビットは、トランスポートブロック巡回冗長検査（ＣＲＣ）付加、符号ブロック分割および符号ブロックＣＲＣ付加、チャネル符号化、レートマッチング、ならびに符号ブロック連結の結果であることを特徴とする請求項１９に記載のＷＴＲＵ。