(57)【要約】ＬＥＤを含んだ階層の積み重ねは、パターン化されていないエピタキシャル構造を繰り返し接合することによって製作される。エピタキシャル構造はパターン化されていない（例えば、個々のマイクロＬＥＤにパターン化されていない）ので、位置合わせに関する要件は著しく緩和される。一例は、マイクロＬＥＤのアレイが対応するドライバ回路と共に集積化される集積化多色ＬＥＤディスプレイパネルである。マイクロＬＥＤの複数の階層は、ドライバ回路を含むベース基板の上に積み重ねられる。このプロセスにおいて、各階層は以下のように製作される。パターン化されていないエピタキシャル構造は、既存のデバイスの上に接合される。エピタキシャル構造は、次いでマイクロＬＥＤを形成するようにパターン化される。階層は、次の階層のパターン化されていないエピタキシャル構造が接合されることを可能にするように充填され、平坦化される。これは、階層の積み重ねを構築するように繰り返される。
2020519001.tif 000002
【特許請求の範囲】
【請求項１】
画素ドライバのアレイを支持する基板と、
前記基板および画素ドライバの上に積み重ねられた２つ以上の階層であって、隣接した階層の間に平面状界面を有し、各階層は、マイクロＬＥＤのアレイを含み、各階層のための前記マイクロＬＥＤのアレイは、前記画素ドライバのアレイに電気的に接続される、２つ以上の階層と
を備えるマイクロＬＥＤディスプレイチップ。
【請求項２】
各階層は、
前記マイクロＬＥＤを形成するエピタキシャル構造と、
前記マイクロＬＥＤの底部に電気的に接続された下側コンタクト金属パッドと、
前記マイクロＬＥＤの上部に電気的に接続された上側コンタクト金属パッドと
を備え、
前記下側コンタクト金属パッドは、前記画素ドライバのアレイにも電気的に接続され、前記上側コンタクト金属パッドは、共通電極にも電気的に接続される
請求項１に記載のマイクロＬＥＤディスプレイチップ。
【請求項３】
各階層の前記エピタキシャル構造は、ＩＩＩ−Ｖ窒化物エピタキシャル構造、ＩＩＩ−Ｖヒ化物エピタキシャル構造、ＩＩＩ−Ｖリン化物エピタキシャル構造、およびＩＩＩ−Ｖアンチモン化物エピタキシャル構造の１つである請求項２に記載のマイクロＬＥＤディスプレイチップ。
【請求項４】
各階層の前記下側コンタクト金属パッドは、アルミニウム、銀、ロジウム、亜鉛、金、ゲルマニウム、ニッケル、クロム、白金、錫、銅、タングステン、インジウム錫酸化物、パラジウム、インジウム、および／またはチタンを備える請求項２に記載のマイクロＬＥＤディスプレイチップ。
【請求項５】
前記共通電極は、前記階層のすべての上に金属トレースの格子を備え、各上側コンタクト金属パッドは、前記金属トレースの格子に電気的に接続される請求項２に記載のマイクロＬＥＤディスプレイチップ。
【請求項６】
前記共通電極は、前記階層のすべての上に透明電極を備え、各上側コンタクト金属パッドは、前記透明電極に電気的に接続される請求項２に記載のマイクロＬＥＤディスプレイチップ。
【請求項７】
前記共通電極は、前記階層のすべての上に上部電極を含み、各上側コンタクト金属パッドは、介在する階層を通してビアによって前記上部電極に電気的に接続される請求項２に記載のマイクロＬＥＤディスプレイチップ。
【請求項８】
前記共通電極は、各階層のために、その階層の上に位置する個別の共通電極構造を備え、各階層のための各上側コンタクト金属パッドは、その階層のための前記共通電極構造に電気的に接続される請求項２に記載のマイクロＬＥＤディスプレイチップ。
【請求項９】
各階層の前記下側コンタクト金属パッドは、介在する階層を通してビアによって前記画素ドライバのアレイに電気的に接続される請求項２に記載のマイクロＬＥＤディスプレイチップ。
【請求項１０】
前記階層の底部は、前記階層のすべて内の各マイクロＬＥＤのための前記画素ドライバのアレイに電気的に接続された金属パッドを含み、前記金属パッドは、前記底部階層内のマイクロＬＥＤのための前記下側コンタクト金属パッドとして機能し、前記金属パッドは、介在する階層を通してビアによってすべての他の階層内のマイクロＬＥＤのための前記下側コンタクト金属パッドに電気的に接続される請求項２に記載のマイクロＬＥＤディスプレイチップ。
【請求項１１】
異なる階層の前記マイクロＬＥＤは、異なる波長の光を生成する請求項１に記載のマイクロＬＥＤディスプレイチップ。
【請求項１２】
異なる階層の前記マイクロＬＥＤは、異なる可視波長の光を生成する請求項１１に記載のマイクロＬＥＤディスプレイチップ。
【請求項１３】
前記２つ以上の階層は、厳密に３つの階層であり、前記マイクロＬＥＤは、前記階層のうちの１つのための赤マイクロＬＥＤ、前記階層のうちの他の１つのための緑マイクロＬＥＤ、および前記階層のうちの第３の階層のための青マイクロＬＥＤである請求項１１に記載のマイクロＬＥＤディスプレイチップ。
【請求項１４】
各階層の前記マイクロＬＥＤは、紫外線、青、緑、橙、赤、または赤外線マイクロＬＥＤである請求項１１に記載のマイクロＬＥＤディスプレイチップ。
【請求項１５】
異なる階層の前記マイクロＬＥＤは、多色画素にグループ化され、前記マイクロＬＥＤディスプレイチップは、
隣接した多色画素を光学的に分離する、前記階層内の構造体
をさらに備える請求項１に記載のマイクロＬＥＤディスプレイチップ。
【請求項１６】
前記構造体は、吸光性または反射性である請求項１５に記載のマイクロＬＥＤディスプレイチップ。
【請求項１７】
各階層は、下側の階層のマイクロＬＥＤの上に横方向に位置する領域において、前記下側の階層の前記マイクロＬＥＤによって生成された光がこのような領域を通って伝搬することができるように、透明である請求項１に記載のマイクロＬＥＤディスプレイチップ。
【請求項１８】
前記画素ドライバは、薄膜トランジスタ画素ドライバ、またはシリコンＣＭＯＳ画素ドライバを備える請求項１に記載のマイクロＬＥＤディスプレイチップ。
【請求項１９】
マイクロＬＥＤディスプレイチップであって、
画素ドライバのアレイを支持する基板と、
前記基板および画素ドライバの上に積み重ねられた３つの階層であって、隣接した階層の間に平面状界面を有し、前記階層のうちの１つは、赤マイクロＬＥＤを含み、前記階層のうちの他の１つは、緑マイクロＬＥＤを含み、および前記階層のうちの第３の階層は、青マイクロＬＥＤを含み、各階層は、
前記マイクロＬＥＤを形成するエピタキシャル構造と、
前記マイクロＬＥＤの底部に電気的に接続された下側コンタクト金属パッドと、
前記マイクロＬＥＤの上部に電気的に接続された上側コンタクト金属パッドと
をさらに備える、３つの階層
とを備え、
前記下側コンタクト金属パッドは、介在する階層を通してビアによって前記画素ドライバのアレイにも電気的に接続され、前記上部コンタクト金属パッドは、共通電極にも電気的に接続され、
各階層は、下側の階層のマイクロＬＥＤの上に横方向に位置する領域において、前記下側の階層の前記マイクロＬＥＤによって生成された光がこのような領域を通って伝搬することができるように、透明である、マイクロＬＥＤディスプレイチップ。
【請求項２０】
前記共通電極は、前記階層のすべての上に上部電極を含み、各上側コンタクト金属パッドは、介在する階層を通してビアによって前記上部電極に電気的に接続され、
各階層の前記下側コンタクト金属パッドは、介在する階層を通してビアによって前記画素ドライバのアレイに電気的に接続される
請求項１９に記載のマイクロＬＥＤディスプレイチップ。
【請求項２１】
マイクロＬＥＤディスプレイチップを製作する方法であって、
画素ドライバのアレイを支持する基板をもたらすステップと、
隣接した階層の間に平面状界面を有する、前記基板および画素ドライバの上に積み重ねられた２つ以上の階層を製作するステップであって、
底部階層に対しては、前記基板および画素ドライバの上に、パターン化されていないエピタキシャル構造を、金属層を用いて接合すること、および他の階層に対しては、前の階層の上に、パターン化されていないエピタキシャル構造を、金属層を用いて接合することと、
マイクロＬＥＤを形成するように前記エピタキシャル構造をパターン化し、金属パッドを形成するように前記接合金属層をパターン化することであって、前記金属パッドのうちのいくつかは、前記マイクロＬＥＤの底部に電気的に接続された下側コンタクト金属パッドとして機能する、パターン化することと、
上部階層を除くすべての階層に対しては、平面状上部界面を作成するように前記階層を充填および平坦化することであって、前記上部界面は、前記マイクロＬＥＤの上部への電気的接続を含む、充填および平坦化することと
を行うことによる、製作するステップと
を含む方法。
【請求項２２】
マイクロＬＥＤを形成するように前記エピタキシャル構造をパターン化するステップは、異なるマイクロＬＥＤのために前記エピタキシャル構造を完全に分離するステップを含む請求項２１に記載の方法。
【請求項２３】
前記エピタキシャル構造をパターン化するステップは、前記マイクロＬＥＤを形成するように、前記エピタキシャル構造をドライエッチングするステップを含む請求項２１に記載の方法。
【請求項２４】
金属パッドを形成するように前記接合金属層をパターン化するステップは、あらゆる階層内のあらゆるマイクロＬＥＤのために１つの金属パッドを形成するステップを含む請求項２１に記載の方法。
【請求項２５】
前記基板または前の階層の上に前記パターン化されていないエピタキシャル構造を接合するステップは、
エピタキシー基板上に支持されたパターン化されていないエピタキシャル層を、前記基板または前の階層の上部に接合するステップと、
前記エピタキシー基板を除去するステップと
を含む請求項２１に記載の方法。
【請求項２６】
前記エピタキシー基板を除去するステップは、リフトオフプロセスまたは湿式化学エッチングのうちの１つを用いて、前記エピタキシー基板を除去するステップを含む請求項２５に記載の方法。
【請求項２７】
前記階層を充填するステップは、透明材料によって前記階層を充填するステップを含む請求項２１に記載の方法。
【請求項２８】
前記透明材料は、二酸化シリコンまたは窒化シリコンである請求項２７に記載の方法。
【請求項２９】
前記階層を充填するステップは、下側の階層のマイクロＬＥＤの上に横方向に位置する領域において、前記下側の階層の前記マイクロＬＥＤによって生成された光がこのような領域を通って伝搬することができるように、前記階層を透明材料によって充填するステップを含む請求項２１に記載の方法。
【請求項３０】
前記階層を平坦化するステップは、化学機械研磨を用いて前記階層を平坦化するステップを含む請求項２１に記載の方法。
【請求項３１】
前記階層を充填および平坦化する前に、前記マイクロＬＥＤの上部に上側コンタクト金属パッドを堆積するステップ
をさらに含む請求項２１に記載の方法。
【請求項３２】
充填した後に、前記平面状上部界面から、前記充填物を通って、前記上側コンタクト金属パッドまでビアを製作するステップ
をさらに含む請求項３１に記載の方法。
【請求項３３】
充填した後に、前記平面状上部界面から、前記充填物を通って、下側コンタクト金属パッドとして機能しない金属パッドまでビアを製作するステップ
をさらに含む請求項２１に記載の方法。
【請求項３４】
平面状上部界面を作成するように、前記上部階層を充填および平坦化するステップであって、前記平面状上部界面は、前記マイクロＬＥＤの上部への電気的接続を含む、充填および平坦化するステップと、
前記上部階層の前記平面状上部界面の上に共通電極を製作するステップであって、前記マイクロＬＥＤの前記上部は、前記共通電極に電気的に接続される、製作するステップと
をさらに含む請求項２１に記載の方法。
【請求項３５】
前記共通電極は、前記底部階層の前記金属パッドのうちの１つまたは複数にさらに電気的に接続される請求項３４に記載の方法。
【請求項３６】
異なる階層の前記マイクロＬＥＤは、多色画素にグループ化され、前記階層を製作するステップは、
隣接した多色画素を光学的に分離する、前記階層内の構造体を製作するステップ
をさらに含む請求項２１に記載の方法。
【請求項３７】
前記２つ以上の階層は、厳密に３つの階層であり、前記マイクロＬＥＤは、前記階層のうちの１つのための赤マイクロＬＥＤ、前記階層のうちの他の１つのための緑マイクロＬＥＤ、および前記階層のうちの第３の階層のための青マイクロＬＥＤである請求項２１に記載の方法。
【請求項３８】
前記階層を製作するステップは、
前記階層を通して電気的接続をもたらすためにビアを製作するステップ
をさらに含む請求項２１に記載の方法。
【請求項３９】
ビアを製作するステップは、
ビアホールをエッチングするステップと、
導体によって前記ビアホールを充填するステップと
を含む請求項３８に記載の方法。
【請求項４０】
マイクロＬＥＤディスプレイチップを製作する方法であって、
画素ドライバのアレイを支持する基板をもたらすステップと、
前記基板および画素ドライバの上に積み重ねられた３つの階層を製作するステップであって、隣接した階層の間に平面状界面を有し、前記階層のうちの１つは、赤マイクロＬＥＤを含み、前記階層のうちの他の１つは、緑マイクロＬＥＤを含み、および前記階層のうちの第３の階層は、青マイクロＬＥＤを含む、ステップとを含み、各階層を製作するステップは、
底部階層に対しては、前記基板および画素ドライバの上に、パターン化されていないエピタキシャル構造を、金属層を用いて接合すること、および他の階層に対しては、前の階層の上に、パターン化されていないエピタキシャル構造を、金属層を用いて接合するステップと、
前記階層のために前記マイクロＬＥＤを形成するように前記エピタキシャル構造をパターン化し、金属パッドを形成するように前記接合金属層をパターン化するステップであって、前記金属パッドのうちのいくつかは、前記マイクロＬＥＤの底部に電気的に接続された下側コンタクト金属パッドとして機能する、ステップと、
前記マイクロＬＥＤの上部に電気的に接続された上側コンタクト金属パッドを堆積するステップと、
上部階層を除くすべての階層に対しては、平面状上部界面を作成するように前記階層を充填および平坦化するステップであって、前記上部界面は、前記マイクロＬＥＤの上部への電気的接続を含む、ステップと、
前記平面状上部界面から、前記上側コンタクト金属パッドまで、および下側コンタクト金属パッドとして機能しない前記金属パッドまで、ビアを製作するステップと
を含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、一般に、半導体デバイスを製作する方法、例えば、集積化多色ＬＥＤディスプレイパネルを製作する方法に関する。
【０００２】
[関連出願の相互参照]
本出願は、米国特許法（３５  Ｕ．Ｓ．Ｃ．）第１１９条（ｅ）のもとに、２０１７年３月２０日に出願された「Ｍｉｃｒｏ−ＬＥＤ  Ｄｉｓｐｌａｙ  Ｃｈｉｐ  ａｎｄ  Ｍｅｔｈｏｄ  ｏｆ  Ｍａｋｉｎｇ  Ｓａｍｅ」という名称の米国特許仮出願第６２／４７３，９５３号の優先権を主張するものである。上記のすべての主題は、その全体が参照により本明細書に組み込まれる。
【背景技術】
【０００３】
薄膜トランジスタ（ＴＦＴ）技術と組み合わされた、アクティブマトリクス液晶ディスプレイ（ＬＣＤ）および有機発光ダイオード（ＯＬＥＤ）ディスプレイは、今日の民生用電子デバイスにおいてますます一般的になりつつある。これらのディスプレイは、ラップトップパーソナルコンピュータ、スマートフォン、および携帯情報端末において広く用いられている。数百万の画素は共に、ディスプレイ上に画像を作り出す。ＴＦＴは、各画素を個々にオンまたはオフにするためのスイッチとして作用して、画素を明るくまたは暗くし、これは各画素およびディスプレイ全体の便利で効率的な制御を可能にする。
【０００４】
しかし、従来のＬＣＤディスプレイは、低い光効率の影響を受け、高い電力消費および制限された電池動作時間を引き起こす。アクティブマトリクス有機発光ダイオード（ＡＭＯＬＥＤ）ディスプレイパネルは、一般にＬＣＤパネルより低い電力を消費するが、ＡＭＯＬＥＤディスプレイパネルは、依然として電池駆動デバイスにおける主要な電力消費源になり得る。電池寿命を延ばすために、ディスプレイパネルの電力消費を低減することが望ましい。
【０００５】
従来の無機半導体発光ダイオード（ＬＥＤ）は優れた光効率を実証しており、これはアクティブマトリクスＬＥＤディスプレイを、電池駆動エレクトロニクスのために、より望ましくしている。ドライバ回路および発光ダイオード（ＬＥＤ）のアレイは、数百万の画素を制御するために用いられ、ディスプレイ上に画像を表示する。単色ディスプレイパネルおよびフルカラーディスプレイパネルは共に、多様な製作方法に従って製造され得る。
【０００６】
しかし、数千さらには数百万のマイクロＬＥＤの、画素ドライバ回路アレイとの集積化は、非常に挑戦を要するものとなる。様々な製作方法が提案されている。一手法において、制御回路は１つの基板上に製作され、ＬＥＤは個別の基板上に製作される。ＬＥＤは中間基板に移転され、もとの基板は除去される。次いで中間基板上のＬＥＤは、一時に１つまたはいくつか取り上げられ、制御回路を有する基板上に配置される。しかし、この製作プロセスは非効率的であり費用がかかる。加えて、マイクロＬＥＤの大量移転のための既存の製造ツールがない。従って、新たなツールが開発されなければならない。
【０００７】
他の手法において、ＬＥＤアレイ全体はそのもとの基板と共に位置合わせされ、金属接合を用いて制御回路に接合される。ＬＥＤがその上に製作される基板は最終製品に残り、これは光クロストークを引き起こし得る。加えて、２つの異なる基板の間の熱的不整合は接合界面に応力を発生し、これは信頼性問題を引き起こし得る。さらに、多色ディスプレイパネルは通常、単色ディスプレイパネルと比べて多くのＬＥＤ、および異なる基板材料上に成長された異なる色のＬＥＤを必要とし、伝統的な製造プロセスをよりいっそう複雑で非効率的なものにする。
【０００８】
結果として、より良い製造方法の必要性がある。
【先行技術文献】
【特許文献】
【０００９】
【特許文献１】米国特許出願第１２／２１４，３９５号明細書
【特許文献２】米国特許出願第１５／１３５，２１７号明細書
【特許文献３】米国特許出願第１５／２６９，９５４号明細書
【特許文献４】米国特許出願第１５／２６９，９５６号明細書
【特許文献５】米国特許出願第１５／２７２，４１０号明細書
【特許文献６】米国特許出願第１５／７０１，４５０号明細書
【発明の概要】
【００１０】
本開示は、パターン化されていないエピタキシャル構造を接合する複数の段階を用いることによって、従来技術の制限を克服する。エピタキシャル構造はパターン化されていない（例えば、個々のマイクロＬＥＤにパターン化されていない）ので、位置合わせに関する要件は著しく緩和される。
【００１１】
一例は、マイクロＬＥＤのアレイが対応するドライバ回路と共に集積化される集積化多色ＬＥＤディスプレイパネルである。ドライバ回路は通常、ディスプレイパネル上のＬＥＤを駆動する画素ドライバのアレイである。画素ドライバのアレイは、支持基板上に製作される。マイクロＬＥＤの複数の階層は、次いでベース基板の上に積み重ねられる。このプロセスにおいて、各階層は以下のように製作される。パターン化されていないエピタキシャル構造は、既存のデバイスの上に接合される。エピタキシャル構造は、次いでマイクロＬＥＤを形成するようにパターン化される。階層は、次の階層のパターン化されていないエピタキシャル構造が接合されることを可能にするように充填され、平坦化される。これは、階層の積み重ねを構築するように繰り返される。
【００１２】
他の態様は、構成要素、デバイス、システム、改良、方法、プロセス、応用、および上記のいずれかに関する他の技術を含む。
【図面の簡単な説明】
【００１３】
本開示の実施形態は、他の利点および特徴を有し、それらは添付の図面と併せ読めば、以下の詳細な説明および添付の「特許請求の範囲」から、より容易に明らかになるであろう。
【図１Ａ】一実施形態による、ディスプレイパネルの画素の回路図である。
【図１Ｂ】一実施形態による、集積化多色ＬＥＤディスプレイパネルのいくつかの画素の断面図である。
【図２Ａ】一実施形態による、複数階層プロセスによる集積化多色ＬＥＤディスプレイパネルの製作を示す断面図である。
【図２Ｂ】一実施形態による、複数階層プロセスによる集積化多色ＬＥＤディスプレイパネルの製作を示す断面図である。
【図２Ｃ】一実施形態による、複数階層プロセスによる集積化多色ＬＥＤディスプレイパネルの製作を示す断面図である。
【図２Ｄ】一実施形態による、複数階層プロセスによる集積化多色ＬＥＤディスプレイパネルの製作を示す断面図である。
【図２Ｅ】一実施形態による、複数階層プロセスによる集積化多色ＬＥＤディスプレイパネルの製作を示す断面図である。
【図２Ｆ】一実施形態による、複数階層プロセスによる集積化多色ＬＥＤディスプレイパネルの製作を示す断面図である。
【図２Ｇ】一実施形態による、複数階層プロセスによる集積化多色ＬＥＤディスプレイパネルの製作を示す断面図である。
【図２Ｈ】一実施形態による、複数階層プロセスによる集積化多色ＬＥＤディスプレイパネルの製作を示す断面図である。
【図２Ｉ】一実施形態による、複数階層プロセスによる集積化多色ＬＥＤディスプレイパネルの製作を示す断面図である。
【図２Ｊ】一実施形態による、複数階層プロセスによる集積化多色ＬＥＤディスプレイパネルの製作を示す断面図である。
【図２Ｋ】一実施形態による、複数階層プロセスによる集積化多色ＬＥＤディスプレイパネルの製作を示す断面図である。
【図２Ｌ】一実施形態による、複数階層プロセスによる集積化多色ＬＥＤディスプレイパネルの製作を示す断面図である。
【図３Ａ】２つの実施形態による、共通電極の上面図である。
【図３Ｂ】２つの実施形態による、共通電極の上面図である。
【図３Ｃ】一実施形態による、共通電極の断面図である。
【図４Ａ】一実施形態による、光学的隔離のための構造体を示す断面図である。
【図４Ｂ】一実施形態による、光学的隔離のための構造体を示す断面図である。
【図５】一実施形態による、画素のアレイを有する例示のディスプレイパネルの上面図である。
【発明を実施するための形態】
【００１４】
図は、例示のためのみに様々な実施形態を示す。当業者は以下の議論から、本明細書で示される構造および方法の代替的実施形態が、本明細書で述べられる原理から逸脱せずに使用され得ることを容易に認識するであろう。
【００１５】
図および以下の説明は、例示のためのみに好ましい実施形態に関する。以下の議論から、本明細書で開示される構造および方法の代替的実施形態は、特許請求されるものの原理から逸脱せずに、使用され得る実行可能な代替形態として容易に認識されることが留意されるべきである。
【００１６】
図１Ａは、ディスプレイパネルの画素の回路図であり、これは画素ドライバ、およびマイクロＬＥＤなどのＬＥＤ１４０を含む。マイクロＬＥＤは、通常５０ミクロン（μｍ）以下の横方向寸法を有し、１０μｍ未満、さらにはわずか数μｍの横方向寸法を有することができる。この例において、画素ドライバは２つのトランジスタと１つのキャパシタ１３０とを含み、一方のトランジスタは制御トランジスタ１２０であり、他方は駆動トランジスタ１１０である。この例において、制御トランジスタ１２０は、それのゲートは走査信号バスライン１５０に接続され、それの一方のソース／ドレインはデータ信号バスライン１７０に接続され、他方のドレイン／ソースは蓄積キャパシタ１３０および駆動トランジスタ１１０のゲートに接続されて構成される。駆動トランジスタ１１０の一方のソース／ドレインは電圧源Ｖｄｄに接続され、他方のドレイン／ソースはＬＥＤ１４０のｐ電極に接続される。ＬＥＤ１４０のｎ電極はキャパシタ１３０および接地に接続される。この例において、走査信号１５０が制御トランジスタ１２０のゲートを開いたとき、データ信号１７０は蓄積キャパシタ１３０を充電し、ＬＥＤ１４０を通る電流の流れを制御する駆動トランジスタ１１０のゲート電圧を設定する。ここで蓄積キャパシタ１３０は、駆動トランジスタ１１０のゲート電圧を維持するために用いられ、従って走査信号１５０が他の画素を設定している時間の間、ＬＥＤ１４０を通って流れる電流を維持する。他の画素ドライバ設計は、例えば参照により本明細書に組み込まれている「Ｍｏｎｏｌｉｔｈｉｃ  Ａｃｔｉｖｅ  ｏｒ  Ｐａｓｓｉｖｅ  Ｍａｔｒｉｘ  ＬＥＤ  Ａｒｒａｙ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌｓ  ａｎｄ  Ｄｉｓｐｌａｙ  Ｓｙｓｔｅｍｓ  Ｈａｖｉｎｇ  ｔｈｅ  Ｓａｍｅ」という名称の特許文献１で述べられているように明らかになるであろう。
【００１７】
以下の例は、ＧａＮマイクロＬＥＤのアレイがＣＭＯＳ画素ドライバと共に集積化された、集積化マイクロＬＥＤディスプレイを用いるが、これらは単なる例であり、述べられる技法はこの特定の応用例に限定されない。マイクロＬＥＤの例は、ＧａＮをベースとするＵＶ／青／緑マイクロＬＥＤ、ＡｌＩｎＧａＰをベースとする赤／橙マイクロＬＥＤ、およびＧａＡｓまたはＩｎＰをベースとする赤外線（ＩＲ）マイクロＬＥＤを含む。マイクロＬＥＤおよび他のマイクロ構造の追加の例は、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｔｈｉｎ−Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  Ｃｉｒｃｕｉｔｒｙ」という名称の特許文献２、「Ｍａｋｉｎｇ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｄｅｖｉｃｅｓ  ｗｉｔｈ  Ａｌｉｇｎｍｅｎｔ  Ｂｏｎｄｉｎｇ  ａｎｄ  Ｓｕｂｓｔｒａｔｅ  Ｒｅｍｏｖａｌ」という名称の特許文献３、「Ｄｉｓｐｌａｙ  Ｐａｎｅｌｓ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｍｉｃｒｏ  Ｌｅｎｓ  Ａｒｒａｙ」という名称の特許文献４、「Ｍａｎｕｆａｃｔｕｒｉｎｇ  Ｄｉｓｐｌａｙ  Ｐａｎｅｌｓ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｍｉｃｒｏ  Ｌｅｎｓ  Ａｒｒａｙ」という名称の特許文献５、および「Ｍｕｌｔｉ−Ｃｏｌｏｒ  Ｍｉｃｒｏ−ＬＥＤ  Ａｒｒａｙ  Ｌｉｇｈｔ  Ｓｏｕｒｃｅ」という名称の特許文献６で述べられている。上記のすべては、その全体が参照により組み込まれる。
【００１８】
図１Ｂは、一実施形態による、集積化多色ＬＥＤディスプレイパネルのいくつかの画素の断面図である。図１Ｂにおいて、個々のドライバ回路のアレイは支持基板１０２上に製作される。図１Ｂに示される黒の矩形１１０は、ドライバ回路への電気的接続、例えば図１Ａの駆動トランジスタ１１０とＬＥＤ１４０の間の接続を表す。便宜上、これらの接続１１０もドライバ回路１１０または画素ドライバ１１０と呼ばれ得る。ドライバ回路１１０は、それらが赤、緑、および青画素に対応するので、添字Ｒ、Ｇ、Ｂによってラベル付けされる。画素ドライバ１１０のアレイは、それらの色を示すためにやはり添字Ｒ、Ｇ、Ｂによってラベル付けされたマイクロＬＥＤ１４０に電気的に接続される。マイクロＬＥＤ１４０Ｒ、Ｇ、Ｂは、基板および画素ドライバの上に積み重ねられた異なる階層１５５Ｒ、Ｇ、Ｂ内に含まれる。底部階層１５５Ｒは赤マイクロＬＥＤ１４０Ｒを含み、中央階層１５５Ｇは緑マイクロＬＥＤ１４０Ｇを含み、および上部階層１５５Ｂは青マイクロＬＥＤ１４０Ｂを含む。どの色がどの階層にあるかは、設計に応じて変わることができる。便宜上、「上（ｕｐ）」は基板１０２から離れることを意味するように用いられ、「下（ｄｏｗｎ）」は基板に向かうことを意味し、上部、底部、上（ａｂｏｖｅ）、下（ｂｅｌｏｗ）、下（ｕｎｄｅｒ）、下（ｂｅｎｅａｔｈ）などの他の方向性の用語はそれに従って解釈される。
【００１９】
最も左のマイクロＬＥＤ１４０Ｒを例として用いると、各マイクロＬＥＤはエピタキシャル構造１４１から形成される。例はＩＩＩ−Ｖ窒化物、ＩＩＩ−Ｖヒ化物、ＩＩＩ−Ｖリン化物、およびＩＩＩ−Ｖアンチモン化物エピタキシャル構造を含む。上側コンタクト金属パッド１４２は、マイクロＬＥＤ１４０の上部に電気的に接続され、また必要に応じて介在する階層を通してビア１４３を用いて、共通電極１６５に電気的に接続される。マイクロＬＥＤ１４０Ｒに対して、ビア１４３は階層１５５Ｇ、Ｂを通して共通電極１６５に接続する。下側コンタクト金属パッド１４４は、マイクロＬＥＤ１４０の底部に電気的に接続され、また必要に応じて介在する階層を通してビア１４５を用いて、対応する画素ドライバ１１０に電気的に接続される。マイクロＬＥＤ１４０Ｒは底部階層内にあるので、介在する階層はなく、ビア１４５は用いられない。最も右のマイクロＬＥＤ１４０Ｇに対して、ビア１４５は下側コンタクト金属パッド１４４を、介在する階層１５５Ｒを通して対応する画素ドライバ１１０に電気的に接続し、ビア１４３は上側コンタクト金属パッド１４２を、介在する階層１５５Ｂを通して共通電極１６５に電気的に接続する。この例において、各マイクロＬＥＤ１４０は単一の共通電極１６５に接続されるが、これは以下に示される代替の設計において明らかになるように必要ではない。例えば、異なるマイクロＬＥＤ１４０を、互いに接続されていない共通電極に接続することで、マイクロＬＥＤ１４０に個別にバイアスをかけることを可能にする。
【００２０】
以下でより詳しく述べられる製作方法の結果として、各階層１５５は、隣接した階層の間の界面１５７が平面状になるように、材料１４９によって充填される。これは次の階層の製作を容易にする。充填材料１４９の例は二酸化シリコンであり、これは非導電性であり、透明でもある。これはマイクロＬＥＤおよびビアの間の電気的隔離をもたらすが、また下側の階層内のマイクロＬＥＤによって生成された光が階層を通って伝搬することを可能にする。充填材料１４９の他の例は窒化シリコンである。各階層のための充填材１４９は、単一の同種の材料である必要はない。材料または構造の組み合わせも用いられ得る。詳細な構造に関わらず、各階層は、下側の階層のマイクロＬＥＤの上に横方向に位置する領域において、下側の階層のマイクロＬＥＤによって生成された光がこのような領域を通って伝搬することができるように、透明であることが好ましい。
【００２１】
より詳細には、ドライバ回路は以下のように製作される。支持基板１０２は、個々のドライバ回路１１０のアレイがその上に製作される基板である。一実施形態において、基板１０２はＳｉ基板である。他の実施形態において、支持基板１０２は透明な基板、例えばガラス基板である。他の例示の基板は、ＧａＡｓ、ＧａＰ、ＩｎＰ、ＳｉＣ、ＺｎＯ、およびサファイア基板を含む。ドライバ回路１１０は、マイクロＬＥＤを駆動するための個々の画素ドライバを形成する。基板１０２上の回路は、各個々の画素ドライバ１１０へのコンタクト、および接地コンタクトを含む。各マイクロＬＥＤはまた２つのコンタクトを有し、一方１４４は画素ドライバに接続され、他方１４２は接地（すなわち共通電極）に接続される。
【００２２】
図に示されない代替的実施形態において、ドライバ回路はＣＭＯＳドライバ回路以外のドライバ回路を含むことができる。一例として、ドライバ回路は薄膜トランジスタ（ＴＦＴ）ドライバ回路を含み得る。他の例として、ドライバ回路はＩＩＩ−Ｖ化合物半導体を用いた回路とすることができる。
【００２３】
分かりやすくするために、図１Ｂは６個のマイクロＬＥＤおよび対応する画素ドライバのみを示す。任意の数のマイクロＬＥＤおよび画素ドライバが用いられ得ることが理解されるべきである。完全にプログラマブルなディスプレイパネルにおいて、ＬＥＤおよびドライバ回路はアレイに構成されて、個々にアドレス可能な画素、好ましくは多色画素のアレイを形成する。代替の実施形態において、ディスプレイパネルはより限定されたプログラマビリティを有することができ、画素は異なる幾何形状に配置され得る。加えて、ドライバ回路とＬＥＤの間に１対１の対応がある必要はない。例えば、冗長性を作り出すために同じ画素ドライバ出力に接続された２つ以上のＬＥＤがあってよく、その結果ＬＥＤの一方が故障した場合、依然として残りのＬＥＤが画素を点灯することができる。
【００２４】
マイクロＬＥＤはまた異なるやり方で階層内に分散されることができ、また異なる数の階層が存在することができる。一手法において、異なる階層のマイクロＬＥＤは、図１Ｂの例でのように、異なる波長の光を生成する。色は、紫外線、青、緑、橙、赤、および赤外線を含むことができる。ここで光、光学的、および色などの用語は、紫外線および赤外線の両方を含むことが意図される。
【００２５】
図２Ａ〜２Ｌは、一実施形態による複数階層プロセスを用いた、図１Ｂの集積化多色ＬＥＤディスプレイパネルの製作を示す断面図である。より具体的には、図２Ａ〜２Ｇは赤マイクロＬＥＤを有する底部階層１５５Ｒの製作を示し、図２Ｈ〜２Ｊは緑マイクロＬＥＤを有する中央階層１５５Ｇの製作を示し、図２Ｋは青マイクロＬＥＤを有する上部階層１５５Ｂの製作を示し、および図２Ｌは共通電極１６５の製作を示す。
【００２６】
図２Ａの断面図は、画素ドライバ１１０を支持する基板１０２を示す。分かりやすくするために、画素ドライバへのコンタクト１１０のみが示される。パターン化されていないエピタキシャル構造２２０Ｒは、画素ドライバを有する既存の基板の構造の上に接合される。一手法において、エピタキシャル層２２０Ｒは個別の基板（エピタキシー基板と呼ばれる）上に成長される。連続した一様な金属層２２１Ｒは、エピタキシャル層２２０Ｒの上に製作される。金属接合層２２１Ｒは、オーミック接触層、光反射層、および金属接合層を含み得る。相手側の金属接合層２１１も、画素ドライバを有する基板の上に製作される。２つの金属接合層２１１および２２１Ｒは一緒に接合される。共晶接合、熱圧着、および過渡液相（ＴＬＰ）接合が、用いられ得るいくつかの技法である。エピタキシー基板は次いで、例えばレーザリフトオフプロセスまたは湿式化学エッチングによって除去され、図２Ａに示される構造を残す。エピタキシー構造２２０Ｒはパターン化されていないので、前に製作されたＬＥＤのアレイが画素ドライバのアレイに接合される場合のような微細な位置合わせの必要はない。
【００２７】
図２Ｂにおいて、エピタキシャル構造２２０Ｒおよび接合層２１１、２２１Ｒはパターン化される。エピタキシャル構造２２０Ｒはパターン化されてマイクロＬＥＤを形成する。接合層２１１、２２１Ｒはパターン化されて、電気的に隔離された金属パッドを形成する。この例において、最も左の画素ドライバ１１０Ｒは赤画素用であり、エピタキシャル構造２２０Ｒは赤マイクロＬＥＤを形成するためのものである。従って、パターン化は、最も左の画素ドライバ１１０Ｒに電気的に接続された赤マイクロＬＥＤ１４０Ｒを作成する。エピタキシャル構造２２０Ｒは、個々のマイクロＬＥＤのためのエピタキシャル層１４１Ｒを画定および分離するようにパターン化される。接合層２１１、２２１Ｒはパターン化されて、マイクロＬＥＤ１４０Ｒのための下側コンタクト金属パッド１４４Ｒを形成する。パターン化は、例えばドライエッチングによってなされ得る。ＬＥＤをパターン化した後、上側コンタクト金属パッド１４２Ｒが堆積される。
【００２８】
他の２つの画素ドライバ１１０Ｇ、Ｂは赤画素用ではないので、それらの上に赤マイクロＬＥＤは形成されない。しかし、金属パッド２１３Ｇ、Ｂは、より高い階層内のＬＥＤへの最終的な電気的接続を可能にするようにパターン化される。結果として、底部階層は、全部の積み重ね内の各マイクロＬＥＤのための金属パッドを含む。これらの金属パッドは、赤マイクロＬＥＤのための下側コンタクト金属パッドとして、または他のマイクロＬＥＤのための相互接続として機能する。金属パッドは、例えばアルミニウム、銀、ロジウム、亜鉛、金、ゲルマニウム、ニッケル、クロム、白金、錫、銅、タングステン、インジウム錫酸化物、パラジウム、インジウム、チタン、および／または上記の組み合わせとすることができる。
【００２９】
図２Ｃおよび２Ｄにおいて、階層は最初に充填され、次いで平坦化される。図２Ｃにおいて、厚い誘電体層２３０が、既存の構造の上に堆積される。これはまた不活性化をもたらす。層２３０は次いで平坦化され、結果として図２Ｄの構造を生じる。誘電体層を平坦化するために化学機械研磨が用いられることができ、階層に対して平面状上部界面を残す。
【００３０】
図２Ｅ〜２Ｇにおいて、平面状上部界面から充填物２３０を通して金属パッドまで、ビア１４３、１４５が製作される。図２Ｅにおいて、金属パッド１４２Ｒ、２１３Ｂ、２１３Ｇに至る穴を作成するために深堀りドライエッチングが用いられる。図２Ｆにおいて、これらは導電性材料２４４、例えばＴｉＮまたはタングステンによって充填される。これは例えば化学機械研磨によって平坦化され、結果としてビア１４３、１４５を有する図２Ｇの構造を生じる。これは第１の階層１５５Ｒを完了させる。
【００３１】
この全体的なプロセスは、他の階層を製作するために繰り返される。図２Ｈ〜２Ｊは、中央階層の製作を示す。図２Ｈにおいて、パターン化されていないエピタキシャル構造２２０Ｇが、前の階層１５５Ｒの上に接合される。これは底部階層１５５Ｒに対して述べられたようになされ得る。エピタキシャル層２２０Ｇは、基板上に成長される。金属接合層２２１Ｇは、エピタキシャル層２２０Ｇの上に製作される。相手側の金属接合層２１１Ｒも、底部階層１５５Ｒの上に製作される。２つの接合層２１１Ｒ、２２０Ｇは一緒に接合される。エピタキシー基板は、次いで除去される。
【００３２】
図２Ｉにおいて、エピタキシャル構造２２０Ｇおよび接合層２１１Ｒ、２２１Ｇはパターン化されて、緑マイクロＬＥＤ１４０Ｇ（エピタキシャル層１４１Ｇおよび下側コンタクト金属パッド１４４Ｇを有する）と、他のマイクロＬＥＤのための中間金属パッド２１３とを形成する。上側コンタクト金属パッド１４２Ｇも堆積される。中央階層１５５Ｇは次いで材料２３０によって充填され、平坦化され、およびビア１４３、１４５が製作され、結果として図２Ｊの構造を生じる。
【００３３】
このプロセスは、図２Ｋに示される上部青階層１５５Ｂを製作するために繰り返される。
【００３４】
図２Ｌにおいて、共通電極１６５が青階層１５５Ｂの上に製作され、ビア１６３によって、回路への対応するパッド１６４に接続される。共通電極１６５は、図３Ａに示されるような、（不透明な）金属トレースの格子となり得る。図３Ａは、デバイスを見下ろす上面図である。図３Ａは、大きな正方形によって表される３つのマイクロＬＥＤ１４０Ｒ、Ｇ、Ｂを示す。これらのマイクロＬＥＤのそれぞれは、マイクロＬＥＤの上部を階層の積み重ねの上部に電気的に接続する、ビアおよび金属パッドの構造１４３を有する。これらは図３Ａの小さな正方形１４３によって表される。長い矩形１６５は、ビア／金属パッド１４３に電気的に接続する金属トレースである。
【００３５】
あるいは、共通電極１６５は図３Ｂに示されるように、インジウム錫酸化物などの透明電極となり得る。図３Ｂはまた、マイクロＬＥＤ１４０Ｒ、Ｇ、Ｂおよびそれらの相互接続１４３を示す上面図である。この例において、共通電極１６５は、境界１６５によって画定される矩形の全体である。電極１６５は透明であるので、マイクロＬＥＤのすべてを覆うことが許容される。矩形の環状部１６４は、回路に接続する金属パッドである。共通電極１６５はすべての階層の上にあり、一方、金属パッド１６４はすべての階層の下にあることに留意されたい。それらは、ビア１６３によって電気的に接続される。
【００３６】
図３Ｃは、すべてのマイクロＬＥＤ１４０が構造体の一番上の共通電極に接続されるとは限らない他の手法を示す。むしろ、各階層のマイクロＬＥＤ１４０は、その特定の階層の上に位置する構造体１６７によって、共通電極１６４に電気的に接続される。この例において、赤マイクロＬＥＤ１４０Ｒは構造体１６７Ｒによって接続され、緑マイクロＬＥＤ１４０Ｇは構造体１６７Ｇによって接続され、および青マイクロＬＥＤ１４０Ｂは構造体１６７Ｂによって接続される。
【００３７】
図４Ａ〜４Ｂは、異なる画素の光学的隔離をもたらす追加の構造を示す。この例において、赤、緑、および青画素は多色画素４１０にグループ化され、階層内の構造体は隣接した画素を光学的に分離するように機能する。これは隣接した多色画素４１０の間のクロストークを低減することができる。図４Ａにおいて、構造体は不透明（吸光性）仕切り４２２の格子である。図４Ｂにおいて、構造体４２３は反射性であり、これはまたマイクロＬＥＤによる光生成の方向性および効率を向上させるように機能することができる。
【００３８】
図５は、一実施形態による、例示のマイクロＬＥＤディスプレイパネル５００の上面図である。ディスプレイパネル５００は、データインターフェース５１０、制御モジュール５２０、および画素領域５４０を含む。データインターフェース５１０は、表示されることになる画像を定義するデータを受け取る。このデータのソースおよびフォーマットは、応用例に応じて変わるようになる。制御モジュール５２０は、到来するデータを受け取り、それをディスプレイパネル内の画素を駆動するために適した形に変換する。制御モジュール５２０は、受け取られたフォーマットから画素領域５４０のために適切なものに変換するためのデジタルロジックおよび／または状態機械、データを記憶し転送するためのシフトレジスタまたは他のタイプのバッファおよびメモリ、デジタル−アナログ変換器およびレベルシフタ、ならびにクロッキング回路を含んだ走査コントローラを含み得る。
【００３９】
画素領域５４０は画素のアレイを含む。画素は、例えば上述のような、または以下の図での、画素ドライバと共にモノリシックに集積化されたマイクロＬＥＤ５３４を含む。この例において、ディスプレイパネル５００はカラーＲＧＢディスプレイパネルである。それは列に構成された赤、緑、および青画素を含む。列５３２Ｒは赤画素であり、列５３２Ｇは緑画素であり、および列５３２Ｂは青画素である。各画素内で、ＬＥＤ５３４は画素ドライバによって制御される。画素は、前に示された実施形態に従って、供給電圧（図示せず）、および接地パッド５３６を通じて接地に、およびまた制御信号に接触する。図５に示されないが、ＬＥＤのｐ電極および駆動トランジスタの出力は、ＬＥＤ５３４の下に位置決めされ、それらは接合金属によって電気的に接続される。ＬＥＤ電流駆動信号接続（ＬＥＤのｐ電極と画素ドライバの出力の間）、接地接続（ｎ電極とシステム接地の間）、Ｖｄｄ接続（画素ドライバのソースとシステムＶｄｄの間）、および画素ドライバのゲートへの制御信号接続は、前述の様々な実施形態に従って行われる。
【００４０】
図５は単に代表的な図である。他の設計が明らかとなるであろう。例えば、色は赤、緑、および青である必要はなく、等しい数の各色画素が存在する必要はない。それらはまた列またはストライプに構成される必要はない。例えば４色画素のセットが、２×２正方形に構成され得る。個々の画素セルはまた、行または列アドレッシングを共有するように構成されることができ、従って行または列トレースの総数を低減する。一例として、図５に示される画素の正方形行列の構成を別にして、画素の六角形行列の構成もディスプレイパネル５００を形成するために用いられることができる。
【００４１】
いくつかの応用例において、完全にプログラマブルな画素の矩形アレイは必要ない。多様な形状を有するディスプレイパネル、およびディスプレイの他の設計も、本明細書で述べられるデバイス構造を用いて形成され得る。例の１つのクラスは、標識および自動車を含む特殊用途である。例えば、ディスプレイパネルを形成するために複数の画素は星または螺旋の形状に構成されることができ、ＬＥＤをオンおよびオフにすることによってディスプレイパネル上に異なるパターンが生成され得る。他の特殊例は自動車ヘッドライトおよびスマート照明であり、いくつかの画素は、様々なイルミネーション形状を形成するように一緒にグループ化され、ＬＥＤ画素の各グループはオンまたはオフにされ、または他の場合は個々の画素ドライバによって調整され得る。
【００４２】
各画素内のデバイスの横方向構成さえも変わり得る。図１〜４において、ＬＥＤおよび画素ドライバは垂直に配置される。各ＬＥＤは、対応する画素ドライバ回路「の上に」位置する。他の配置が可能である。例えば、画素ドライバはまたＬＥＤの「後に」、「前に」、または「横に」位置し得る。
【００４３】
異なるタイプのディスプレイパネルが製作され得る。例えば、ディスプレイパネルの解像度は、通常８×８から３８４０×２１６０の範囲とすることができる。一般のディスプレイ解像度は、３２０×２４０解像度および４：３のアスペクト比を有するＱＶＧＡ、１０２４×７６８解像度および４：３のアスペクト比を有するＸＧＡ、１２８０×７２０解像度および１６：９のアスペクト比を有するＨＤ、１９２０×１０８０解像度および１６：９のアスペクト比を有するＦＨＤ、３８４０×２１６０解像度および１６：９のアスペクト比を有するＵＨＤ、ならびに４０９６×２１６０解像度を有する４Ｋを含む。またサブミクロン以下から１０ｍｍ以上の範囲の多種多様な画素サイズが存在し得る。また全体のディスプレイ領域のサイズは、対角線が数十ミクロン以下の小さなものから、１インチ（２．５４ｃｍ）の数百倍以上まで広く変わり得る。
【００４４】
異なる応用例はまた、光学輝度に対する異なる要件を有するようになる。例示の応用例は、直視型ディスプレイ画面、ホーム／オフィスプロジェクタのための光エンジン、およびスマートフォン、ラップトップ、ウェアラブルエレクトロニクス、網膜投影などのポータブルエレクトロニクスを含む。電力消費は、網膜投影のための数ミリワットの低いものから、大画面屋外ディスプレイ、プロジェクタ、およびスマート自動車ヘッドライトのための数キロワットの高いものまで変わり得る。フレームレートの観点からは、無機ＬＥＤの高速応答（数ナノ秒）により、フレームレートはＫＨｚまで、さらには小さな解像度に対してはＭＨｚに高くなり得る。
【００４５】
詳細な説明は多くの特定のものを含むが、これらは本発明の範囲を限定するものではなく、単に異なる例および本発明の態様を示すものと解釈されるべきである。本発明の範囲は、上記で詳しく論じられていない他の実施形態を含むことが理解されるべきである。例えば、上述の手法はＬＥＤ以外の機能デバイスと、画素ドライバ以外の制御回路との集積化に適用されることができる。非ＬＥＤデバイスの例は、垂直共振器面発光レーザ（ＶＣＳＥＬ）、光検出器、微小電気機械システム（ＭＥＭＳ）、シリコン光デバイス、パワー電子デバイス、および分布帰還型レーザ（ＤＦＢ）を含む。他の制御回路の例は、電流ドライバ、電圧ドライバ、トランスインピーダンス増幅器、およびロジック回路を含む。
【００４６】
添付の「特許請求の範囲」で定義される本発明の精神および範囲から逸脱せずに、本明細書で開示される本発明の方法および装置の構成、動作、および詳細において、当業者には明らかになるであろう様々な他の修正、変更、および変形がなされ得る。従って、本発明の範囲は、添付の「特許請求の範囲」およびそれらの法的に等価なものによって決定されるべきである。
【図１Ａ】
2020519001.tif 000003
【図１Ｂ】
2020519001.tif 000004
【図２Ａ】
2020519001.tif 000005
【図２Ｂ】
2020519001.tif 000006
【図２Ｃ】
2020519001.tif 000007
【図２Ｄ】
2020519001.tif 000008
【図２Ｅ】
2020519001.tif 000009
【図２Ｆ】
2020519001.tif 000010
【図２Ｇ】
2020519001.tif 000011
【図２Ｈ】
2020519001.tif 000012
【図２Ｉ】
2020519001.tif 000013
【図２Ｊ】
2020519001.tif 000014
【図２Ｋ】
2020519001.tif 000015
【図２Ｌ】
2020519001.tif 000016
【図３Ａ】
2020519001.tif 000017
【図３Ｂ】
2020519001.tif 000018
【図３Ｃ】
2020519001.tif 000019
【図４Ａ】
2020519001.tif 000020
【図４Ｂ】
2020519001.tif 000021
【図５】
2020519001.tif 000022
【国際調査報告】
2020519001.tif 000023