(57)【要約】  本発明の実施形態は、基板上に、ＮＦＥＴの、ＰＦＥＴの、又はＮＦＥＴとＰＦＥＴのナノワイヤデバイスを形成する方法を提供する。一実施形態によれば、方法は、Ｓｉ層、ＳｉＧｅ層、及び前記Ｓｉ層と前記ＳｉＧｅ層との間に位置するＧｅ層、を含む膜スタックを用意し、前記Ｓｉ層及び前記ＳｉＧｅ層に対して選択的なエッチングによって前記Ｇｅ層を選択的に除去し、それにより、前記Ｓｉ層と前記ＳｉＧｅ層との間に隙間を形成することを含む。他の一実施形態によれば、方法は、交互のＳｉ層及びＳｉＧｅ層を含む膜スタックを用意し、前記Ｓｉ層に対して選択的なエッチングによって前記Ｇｅ層を選択的に除去することを含む。他の一実施形態によれば、方法は、複数の交互のＳｉＧｅ層及びＧｅ層を含む膜スタックを用意し、前記ＳｉＧｅ層に対して選択的なエッチングによって前記複数のＧｅ層を選択的に除去することを含む。
2020519013.tif 000002
【特許請求の範囲】
【請求項１】
基板上にナノワイヤトランジスタを形成する方法であって、
Ｓｉ層、ＳｉＧｅ層、及び前記Ｓｉ層と前記ＳｉＧｅ層との間に位置するＧｅ層、を含む膜スタックを用意し、
前記Ｓｉ層及び前記ＳｉＧｅ層に対して選択的なエッチングによって前記Ｇｅ層を選択的に除去し、それにより、前記Ｓｉ層と前記ＳｉＧｅ層との間に隙間を形成する、
ことを有する方法。
【請求項２】
前記選択的に除去することは、熱支援又はプラズマ支援ハロゲン系気相エッチングを含む、請求項１に記載の方法。
【請求項３】
前記プラズマ支援ハロゲン系気相エッチングはリモートプラズマ源を使用する、請求項２に記載の方法。
【請求項４】
前記熱支援又はプラズマ支援ハロゲン系気相エッチングは、塩素含有ガス、フッ素含有ガス、塩素含有ガスとフッ素含有ガス、又は塩素及びフッ素含有ガスを含む、請求項２に記載の方法。
【請求項５】
前記熱支援又はプラズマ支援ハロゲン系気相エッチングは、Ｃｌ２、Ｆ２、ＣｌＦ３、又はこれらの組み合わせを含む、請求項２に記載の方法。
【請求項６】
前記熱支援又はプラズマ支援ハロゲン系気相エッチングは、Ｆ２及びＮＨ３を含む、請求項２に記載の方法。
【請求項７】
前記Ｓｉ層は、ｎ型電界効果トランジスタ（ＮＦＥＴ）の一部を形成し、前記ＳｉＧｅ層は、ｐ型電界効果トランジスタ（ＰＦＥＴ）の一部を形成し、前記Ｓｉ層及び前記ＳｉＧｅ層は、一方が他方の上にと、上下に積層される、請求項１に記載の方法。
【請求項８】
前記Ｓｉ層及び前記ＳｉＧｅ層を封入する誘電体層を堆積させ、
前記Ｓｉ層と前記ＳｉＧｅ層との間の前記隙間を完全に充填する金属含有ゲート電極層を堆積させる、
ことを更に有する請求項１に記載の方法。
【請求項９】
ｎ型電界効果トランジスタ（ＮＦＥＴ）を形成する方法であって、
交互のＳｉ層及びＧｅ層を含む基板を用意し、
前記Ｓｉ層に対して選択的なエッチングによって前記Ｇｅ層を選択的に除去し、それにより、前記Ｓｉ層同士の間に隙間を形成する、
ことを有する方法。
【請求項１０】
前記選択的に除去することは、熱支援又はプラズマ支援ハロゲン系気相エッチングを含む、請求項９に記載の方法。
【請求項１１】
前記プラズマ支援ハロゲン系気相エッチングはリモートプラズマ源を使用する、請求項１０に記載の方法。
【請求項１２】
前記熱支援又はプラズマ支援ハロゲン系気相エッチングは、塩素含有ガス、フッ素含有ガス、塩素含有ガスとフッ素含有ガス、又は塩素及びフッ素含有ガスを含む、請求項１０に記載の方法。
【請求項１３】
前記熱支援又はプラズマ支援ハロゲン系気相エッチングは、Ｃｌ２、Ｆ２、ＣｌＦ３、又はこれらの組み合わせを含む、請求項１０に記載の方法。
【請求項１４】
前記熱支援又はプラズマ支援ハロゲン系気相エッチングは、Ｆ２及びＮＨ３を含む、請求項１０に記載の方法。
【請求項１５】
ｐ型電界効果トランジスタ（ＰＦＥＴ）を形成する方法であって、
複数の交互のＳｉＧｅ層及びＧｅ層を含む基板を用意し、
前記ＳｉＧｅ層に対して選択的なエッチングによって前記複数のＧｅ層を選択的に除去し、それにより、前記ＳｉＧｅ層同士の間に隙間を形成する、
ことを有する方法。
【請求項１６】
前記選択的に除去することは、熱支援又はプラズマ支援ハロゲン系気相エッチングを含む、請求項１５に記載の方法。
【請求項１７】
前記プラズマ支援ハロゲン系気相エッチングはリモートプラズマ源を使用する、請求項１６に記載の方法。
【請求項１８】
前記熱支援又はプラズマ支援ハロゲン系気相エッチングは、塩素含有ガス、フッ素含有ガス、塩素含有ガスとフッ素含有ガス、又は塩素及びフッ素含有ガスを含む、請求項１６に記載の方法。
【請求項１９】
前記熱支援又はプラズマ支援ハロゲン系気相エッチングは、Ｃｌ２、Ｆ２、ＣｌＦ３、又はこれらの組み合わせを含む、請求項１６に記載の方法。
【請求項２０】
前記熱支援又はプラズマ支援ハロゲン系気相エッチングは、Ｆ２及びＮＨ３を含む、請求項１６に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
この出願は、２０１７年４月２７日に出願された米国仮特許出願第６２／４９１，１６２号に関連するとともに、それへの優先権を主張するものであり、その内容全体をここに援用する。
【０００２】
本発明は、基板を処理する方法に関し、より具体的には、ＮＦＥＴ及びＰＦＥＴナノワイヤデバイスを製造する方法に関する。
【背景技術】
【０００３】
５ｎｍ半導体技術ノードの先のデバイススケーリングにおいては、ゲートオールアラウンド（ＧＡＡ）デバイスアーキテクチャへの動機付けが存在する。ＧＡＡの基本要件は、シリコン−ゲルマニウム（ＳｉＧｅ）及びシリコン（Ｓｉ）のナノワイヤの形成である。Ｓｉ又はＳｉＧｅのいずれのナノワイヤを製造することも（ナノワイヤリリースとしても知られる）、それぞれ、極めて選択的、等方性、且つ精密なＳｉＧｅ及びＳｉのエッチングを必要とする。ナノワイヤの周りに、封止された連続的なＳｉＮライナが形成される。この工程は、ソース／ドレイン形成のために必要とされる後続のエピタキシャル成長にとって重要である。
【０００４】
現在、図１Ａ−１Ｃ及び２Ａ−２Ｃに概略的に示すように、ＳｉＧｅナノワイヤを作製するために、Ｓｉ層とＳｉＧｅ層とを交互にしたＳｉ／ＳｉＧｅスタックが使用されている。図３Ａ−３Ｃに概略的に示すように、ＳｉＧｅに対するＳｉエッチングの選択性（及びその逆）は、ＳｉＮライナを堆積させるために必要とされるＳｉＧｅナノワイヤ／ナノシートの所望のプロファイルを維持するのに十分な高さでないことが多い。さらに、ＳｉＧｅに対する不十分なＳｉエッチング選択性は、ナノワイヤのコーナー丸みを生じさせる。エッチングによるこれらの不完全さは、ゲートとそれに隣接するソース／ドレインメタルとの間のキャパシタンス及び短絡の問題並びにゲート機能性を含め、電気性能に関する更なる下流問題を引き起こす。
【０００５】
図１Ａ−１Ｃは、ｎ型電界効果トランジスタ（ＮＦＥＴ）の従来の製造を概略的に示している。図１Ａにて、この方法は、基板１００上の交互のＳｉ層（１０１、１０３）及びＳｉＧｅ層（１０２、１０４）とＳｉＮキャップ層１１０とを含む膜スタック１を形成することを含む。図１Ｂにて、この方法は、Ｓｉ層（１０１、１０３）に対してＳｉＧｅ層（１０２、１０４）を後退させる選択エッチングプロセスを実行することを含む。図１Ｃにて、この方法は、膜スタック１を覆ってＳｉＮライナ１２０を堆積させ、ＳｉＮライナ１２０の一部を異方的に除去し、そして、ＳｉＮライナ１２０を貫き延びたＳｉ層（１０１、１０３）上にソース及びドレイン領域１２２をエピタキシャル成長させることを含む。その後、選択エッチングによってＳｉＧｅ層（１０２、１０４）を膜スタック１から除去することで、独立したＳｉナノワイヤ（図示せず）を形成し得る。
【０００６】
図２Ａ−２Ｃは、ｐ型電界効果トランジスタ（ＰＦＥＴ）の従来の製造を概略的に示している。図２Ａにて、この方法は、基板２００上の交互のＳｉ層（２０１、２０３）及びＳｉＧｅ層（２０２、２０４）とＳｉＮキャップ層２１０とを含む膜スタック２を形成することを含む。図２Ｂにて、この方法は、ＳｉＧｅ層（２０２、２０４）に対してＳｉ層（２０１、２０３）を後退させる選択エッチングプロセスを実行することを含む。図２Ｃにて、この方法は、膜スタック２を覆ってＳｉＮライナ２２０を堆積させ、ＳｉＮライナ２２０の一部を異方的に除去し、そして、ＳｉＮライナ２２０を貫き延びたＳｉＧｅ層（２０２、２０４）上にソース及びドレイン領域２２２をエピタキシャル成長させることを含む。その後、選択エッチングによってＳｉ層（２０１、２０３）を膜スタック２から除去することで、独立したＳｉＧｅナノワイヤ（図示せず）を形成し得る。
【０００７】
図３Ａ−３Ｃは、ＰＦＥＴの従来の製造中に遭遇する問題のうち一部を示している。図３Ａにおいて、膜スタック３は、基板３００上の交互のＳｉ層（３０１、３０３）及びＳｉＧｅ層（３０２、３０４）と、ＳｉＮキャップ層３１０とを含んでいる。図３Ｂに概略的に示すように、乏しいＳｉ：ＳｉＧｅエッチング選択性は、丸みを帯びた層先端を形成してしまうことがあり、そしてそれが、ＳｉＧｅ層（３０２、３０４）上でのソース及びドレイン領域３２２の不適切なエピタキシャル成長、及び図３Ｃに概略的に示す不均一なＳｉＮライナ３２０の形成につながり得る。
【０００８】
上述の集積シーケンス又はプロセスシーケンスにおいて、主な難題の１つは、ナノワイヤの形成である。特に、ナノワイヤを形成するのに必要なエッチング選択性が不十分であることが多い。さらに、エッチングプロセスはまた、高アスペクト比構造内で等方性でなければならない。そのような制限及び要件は、今までにない新たな集積プロセス及びエッチングプロセスを必要とする。
【発明の概要】
【０００９】
本発明の実施形態は、ＮＦＥＴ及びＰＦＥＴナノワイヤデバイスを製造する方法を提供する。一実施形態によれば、当該方法は、Ｓｉ層、ＳｉＧｅ層、及び前記Ｓｉ層と前記ＳｉＧｅ層との間に位置するＧｅ層、を含む膜スタックを用意することと、前記Ｓｉ層及び前記ＳｉＧｅ層に対して選択的なエッチングによって前記Ｇｅ層を選択的に除去し、それにより、前記Ｓｉ層と前記ＳｉＧｅ層との間に隙間を形成することとを含む。
【００１０】
一実施形態によれば、ＮＦＥＴを形成する方法が提供される。当該方法は、交互のＳｉ層及びＳｉＧｅ層を含む基板を用意することと、前記Ｓｉ層に対して選択的なエッチングによって前記Ｇｅ層を選択的に除去し、それにより、前記Ｓｉ層同士の間に隙間を形成することとを含む。
【００１１】
一実施形態によれば、ＰＦＥＴを形成する方法が提供される。当該方法は、複数の交互のＳｉＧｅ層及びＧｅ層を含む基板を用意することと、前記ＳｉＧｅ層に対して選択的なエッチングによって前記複数のＧｅ層を選択的に除去し、それにより、前記ＳｉＧｅ層同士の間に隙間を形成することとを含む。
【図面の簡単な説明】
【００１２】
本明細書に組み込まれて本明細書の一部を構成するものである添付の図面は、本発明の実施形態を例示するものであり、以上にて与えられた発明の概略説明及び以下にて与えられる詳細な説明と共に、本発明を説明する役割を果たす。
【図１Ａ】図１Ａ−１Ｃは、ＮＦＥＴの従来の製造を概略的に示している。
【図１Ｂ】図１Ａ−１Ｃは、ＮＦＥＴの従来の製造を概略的に示している。
【図１Ｃ】図１Ａ−１Ｃは、ＮＦＥＴの従来の製造を概略的に示している。
【図２Ａ】図２Ａ−２Ｃは、ＰＦＥＴの従来の製造を概略的に示している。
【図２Ｂ】図２Ａ−２Ｃは、ＰＦＥＴの従来の製造を概略的に示している。
【図２Ｃ】図２Ａ−２Ｃは、ＰＦＥＴの従来の製造を概略的に示している。
【図３Ａ】図３Ａ−３Ｃは、ＰＦＥＴの従来の製造中に遭遇する問題のうち一部を示している。
【図３Ｂ】図３Ａ−３Ｃは、ＰＦＥＴの従来の製造中に遭遇する問題のうち一部を示している。
【図３Ｃ】図３Ａ−３Ｃは、ＰＦＥＴの従来の製造中に遭遇する問題のうち一部を示している。
【図４Ａ】図４Ａ−４Ｅは、本発明の一実施形態に従ったＮＦＥＴ及びＰＦＥＴの製造を概略的に示している。
【図４Ｂ】図４Ａ−４Ｅは、本発明の一実施形態に従ったＮＦＥＴ及びＰＦＥＴの製造を概略的に示している。
【図４Ｃ】図４Ａ−４Ｅは、本発明の一実施形態に従ったＮＦＥＴ及びＰＦＥＴの製造を概略的に示している。
【図４Ｄ】図４Ａ−４Ｅは、本発明の一実施形態に従ったＮＦＥＴ及びＰＦＥＴの製造を概略的に示している。
【図４Ｅ】図４Ａ−４Ｅは、本発明の一実施形態に従ったＮＦＥＴ及びＰＦＥＴの製造を概略的に示している。
【図５Ａ】図５Ａ−５Ｄは、本発明の一実施形態に従ったＮＦＥＴの製造を概略的に示している。
【図５Ｂ】図５Ａ−５Ｄは、本発明の一実施形態に従ったＮＦＥＴの製造を概略的に示している。
【図５Ｃ】図５Ａ−５Ｄは、本発明の一実施形態に従ったＮＦＥＴの製造を概略的に示している。
【図５Ｄ】図５Ａ−５Ｄは、本発明の一実施形態に従ったＮＦＥＴの製造を概略的に示している。
【図６Ａ】図６Ａ−６Ｄは、本発明の一実施形態に従ったＰＦＥＴの製造を概略的に示している。
【図６Ｂ】図６Ａ−６Ｄは、本発明の一実施形態に従ったＰＦＥＴの製造を概略的に示している。
【図６Ｃ】図６Ａ−６Ｄは、本発明の一実施形態に従ったＰＦＥＴの製造を概略的に示している。
【図６Ｄ】図６Ａ−６Ｄは、本発明の一実施形態に従ったＰＦＥＴの製造を概略的に示している。
【発明を実施するための形態】
【００１３】
上述のように、半導体製造は、現在、ＮＦＥＴ及びＰＦＥＴ用のそれぞれ対応するＳｉ及びＳｉＧｅナノワイヤを製造するために、Ｓｉ／ＳｉＧｅスタックを使用している。これは、デバイス内のＮＦＥＴ領域及びＰＦＥＴ領域の分離が必要であること、分離されたＮＦＥＴ領域及びＰＦＥＴ領域を製造するために追加のプロセス工程が必要であること、ＮＦＥＴ及びＰＦＥＴを接続／配線するために追加の工程が必要であること、ダイ／デバイス内の大きい面積／リアルエステートの利用、及び更なる技術ノードのために別々のＮＦＥＴ及びＰＦＥＴの面積／ピッチのスケーリングが必要であることを含め、集積及びプロセスシーケンスに関して数多くの難題を伴うことが多い。
【００１４】
本発明の実施形態は、対応するＳｉ（ＮＦＥＴ）及びＳｉＧｅ（ＰＦＥＴ）ナノワイヤを作製するためのＳｉ／Ｇｅ／ＳｉＧｅ膜スタックの使用を記述する。この今までにないＳｉ／Ｇｅ／ＳｉＧｅスタックは、互いに上下に積み重ねられたＮＦＥＴ及びＰＦＥＴ、Ｇｅ層を選択エッチングすることによってＳｉ及びＳｉＧｅナノワイヤを製造する同時処理、単純なＮＦＥＴ−ＰＦＥＴ配線／接続、チップ内の面積使用量の有意な削減、将来の技術ノードのための同時ピッチスケーリング有利性、及びナノワイヤ端子と直接コンタクトを取ることによる、ソース及びドレインコンタクト用のエピタキシャル成長なしで可能な集積スキームを含め、集積及びプロセスシーケンスに関して数多くの利点を提供する。
【００１５】
本発明の実施形態は、Ｓｉ／Ｇｅ／ＳｉＧｅスタック用のＳｉ及びＳｉＧｅに対する選択Ｇｅエッチングに関する今までにないエッチング技術を記述する。ＳｉＧｅに対する選択Ｓｉエッチングの現在の業界動向は、ウェットエッチングを使用している。一方、Ｓｉに対する選択ＳｉＧｅエッチングに関して、既存のプラズマ系及び気相系のエッチングを調整するためにかなりの研究開発が行われてきた。多くの場合、現在の選択Ｓｉ及びＳｉＧｅエッチングで直面する難題は、必要なＳｉ：ＳｉＧｅ及びＳｉＧｅ：Ｓｉエッチング選択性の不足、ｌｏｗ−ｋスペーサ、酸化物及びその他のハードマスクとのエッチング選択性の不足、パターン忠実度、パターンダメージ（プラズマ処理の場合）、及び材料ローディングを含む。
【００１６】
本発明の実施形態は、エッチング選択性がＧｅ含有量と材料ローディングとの関数である今までにないエッチングプロセスを記述する。従来のＳｉ／ＳｉＧｅスタックが、Ｓｉ／Ｇｅ／ＳｉＧｅスタックを含むように変更され、犠牲Ｇｅ層が利用される。これは、犠牲Ｇｅ層を選択的にエッチングして、Ｓｉ及びＳｉＧｅのナノワイヤを製造することを可能にする。この今までにないエッチングプロセスは、等方性であるとし得る熱支援又はプラズマ支援ハロゲン系気相エッチングによって実行され得る。エッチング選択性がＧｅエッチングケミストリに基づくので、Ｓｉ及びＳｉＧｅとの非常に高い選択性を達成することができる。一例において、Ｇｅエッチングからのエッチング副生成物は、Ｇｅ（１−（ｘ＋ｙ＋ｚ））（ＮＨ３）ｘＦｙＣｌｚ）の形態であり、これは、より高温及び減圧で昇華され得るものである。この今までにないエッチングに特有の利点のうち一部は、Ｓｉ及びＳｉＧｅに対して非常に高い選択性のＧｅエッチング、ｌｏｗ−ｋスペーサ、酸化物及びその他のハードマスクとのエッチング選択性、エッチングプロセス中に達成可能な真の等方性、気相エッチングによる高アスペクト比フィーチャへの適用性、及びプラズマ励起がないことによる非常に低いパターンダメージである。
【００１７】
図４Ａ−４Ｅは、本発明の一実施形態に従ったＮＦＥＴ及びＰＦＥＴの製造を概略的に示している。図４Ａにて、この方法は、基板４００上の交互のＳｉ層（４０１、４０５）、ＳｉＧｅ層（４０３、４０７）、及びＧｅ層（４０２、４０４、４０６）と、ＳｉＮキャップ層４１０と、を含む膜スタック４を形成することを含み、各Ｇｅ層が、Ｓｉ層とＳｉＧｅ層との間に位置付けられる。一例において、ＳｉＧｅ層の厚さは約２０ｎｍとすることができ、Ｇｅ層の厚さは約２５ｎｍとすることができ、Ｓｉ層の厚さは約２０ｎｍとすることができる。
【００１８】
図４Ａの例において、膜シーケンスはＳｉ／Ｇｅ／ＳｉＧｅ／Ｇｅ／Ｓｉ／Ｇｅ／ＳｉＧｅである。図４Ｂにて、この方法は、Ｓｉ層（４０１、４０５）及びＳｉＧｅ層（４０３、４０７）に対してＧｅ層（４０２、４０４、４０６）を後退させる選択エッチングプロセスを実行することを含む。この方法は、図４Ｃにて、膜スタック４を覆ってＳｉＮライナ４２０を堆積させることを含み、そして図４Ｄにて、ＳｉＮライナ４２０の一部を異方的に除去し、そして、ＳｉＮライナ４２０を貫き延びたＳｉ層（４０１、４０５）及びＳｉＧｅ層（４０３、４０７）上にソース及びドレイン領域４２２をエピタキシャル成長させることを含む。その後、図４Ｅに示すように、Ｓｉ及びＳｉＧｅに対して選択的であるエッチングによってＧｅ層（４０２、４０４、４０６）を膜スタック４から除去することで、隙間によって離隔された、独立したＳｉナノワイヤ及びＳｉＧｅナノワイヤを形成し得る。膜スタック４内で、ＳｉナノワイヤはＮＦＥＴの一部を形成し、ＳｉＧｅナノワイヤはＰＦＥＴの一部を形成する。その後、膜スタック４は更に、Ｓｉ及びＳｉＧｅナノワイヤを封入する誘電体層を堆積させ、そして、ＳｉナノワイヤとＳｉＧｅナノワイヤとの間に残存する隙間を完全に充填する金属含有ゲート電極層を堆積させることによって処理され得る。
【００１９】
図５Ａ−５Ｄは、本発明の一実施形態に従ったＮＦＥＴの製造を概略的に示している。図５Ａにて、この方法は、基板５００上の交互のＳｉ層（５０１、５０３）及びＧｅ層（５０２、５０４）と、ＳｉＮキャップ層５１０と、を含む膜スタック５を形成することを含む。図５Ｂにて、この方法は、Ｓｉ層（５０１、５０３）に対してＧｅ層（５０２、５０４）を後退させる選択エッチングプロセスを実行することを含む。図５Ｃにて、この方法は、膜スタック５を覆ってＳｉＮライナ５２０を堆積させ、ＳｉＮライナ５２０の一部を異方的に除去し、そして、ＳｉＮライナ５２０を貫き延びたＳｉ層（５０１、５０３）上にソース及びドレイン領域５２２をエピタキシャル成長させることを含む。その後、図５Ｄに示すように、Ｓｉに対して選択的であるエッチングによってＧｅ層（５０２、５０４）を膜スタック５から除去することで、隙間によって離隔された、独立したＳｉナノワイヤを形成し得る。膜スタック５内でＳｉナノワイヤはＮＦＥＴの一部を形成する。その後、膜スタック５は更に、Ｓｉナノワイヤを封入する誘電体層を堆積させ、そして、Ｓｉナノワイヤ同士の間に残存する隙間を完全に充填する金属含有ゲート電極層を堆積させることによって処理され得る。
【００２０】
図６Ａ−６Ｄは、本発明の一実施形態に従ったＰＦＥＴナノワイヤトランジスタの製造を概略的に示している。図６Ａにて、この方法は、基板６００上の交互のＳｉＧｅ層（６０１、６０３）及びＧｅ層（６０２、６０４）と、ＳｉＮキャップ層６１０と、を含む膜スタック６を形成することを含む。図６Ｂにて、この方法は、ＳｉＧｅ層（６０１、６０３）に対してＧｅ層（６０２、６０４）を後退させる選択エッチングプロセスを実行することを含む。図６Ｃにて、この方法は、膜スタック６を覆ってＳｉＮライナ６２０を堆積させ、ＳｉＮライナ６２０の一部を異方的に除去し、そして、ＳｉＮライナ６２０を貫き延びたＳｉＧｅ層（６０１、６０３）上にソース及びドレイン領域６２２をエピタキシャル成長させることを含む。その後、図６Ｄに示すように、ＳｉＧｅに対して選択的であるエッチングによってＧｅ層（６０２、６０４）を膜スタック６から除去することで、隙間によって離隔された、独立したＳｉＧｅナノワイヤを形成し得る。膜スタック６内でＳｉＧｅナノワイヤはＰＦＥＴの一部を形成する。その後、膜スタック６は更に、ＳｉＧｅナノワイヤを封入する誘電体層を堆積させ、そして、ＳｉＧｅナノワイヤ同士の間に残存する隙間を完全に充填する金属含有ゲート電極層を堆積させることによって処理され得る。
【００２１】
一実施形態によれば、Ｓｉ層及びＳｉＧｅ層に対するＧｅ層の選択エッチングは、熱支援又はプラズマ支援ハロゲン系気相エッチングによって実行され得る。プラズマ支援ハロゲン系気相エッチングは、リモートプラズマ源を利用することができる。熱支援又はプラズマ支援ハロゲン系気相エッチングは、塩素含有ガス（例えば、Ｃｌ２）、フッ素含有ガス（例えば、Ｆ２）、塩素含有ガスとフッ素含有ガス（例えば、Ｃｌ２とＦ２）、又は塩素及びフッ素含有ガス（例えば、ＣｌＦ３）を含むことができる。一部の例において、熱支援又はプラズマ支援ハロゲン系気相エッチングは、Ｃｌ２、Ｆ２、ＣｌＦ３、又はこれらの組み合わせを含むことができる。一例において、ハロゲン系気相エッチングは、Ｆ２及びＮＨ３を含むことができる。一例において、プラズマ支援ハロゲン系気相エッチングは、基板にバイアスを印加することなく、プロセスチャンバ内でプラズマ励起されて基板に曝されるＣｌ２ガスを含むことができる。
【００２２】
基板上に、ＮＦＥＴ、ＰＦＥＴ、又はＮＦＥＴとＰＦＥＴ、を形成する複数の実施形態を説明してきた。以上の本発明の実施形態の説明は、例示及び説明の目的で提示されている。網羅的であること、又は開示されたそのものの形態に本発明を限定することは意図されていない。この説明及び以下の請求項は、単に説明目的で使用される用語を含んでおり、限定するものとして解釈されるべきではない。当業者は、以上の教示に照らして数多くの変更及び変形が可能であることを理解することができる。当業者は、図面に示された様々な構成要素についての様々な等価な組み合わせ及び代用を認識することになる。故に、本発明の範囲は、この詳細な説明によってではなく、ここに添付される請求項によって限定されることが意図される。
【図１Ａ】
2020519013.tif 000003
【図１Ｂ】
2020519013.tif 000004
【図１Ｃ】
2020519013.tif 000005
【図２Ａ】
2020519013.tif 000006
【図２Ｂ】
2020519013.tif 000007
【図２Ｃ】
2020519013.tif 000008
【図３Ａ】
2020519013.tif 000009
【図３Ｂ】
2020519013.tif 000010
【図３Ｃ】
2020519013.tif 000011
【図４Ａ】
2020519013.tif 000012
【図４Ｂ】
2020519013.tif 000013
【図４Ｃ】
2020519013.tif 000014
【図４Ｄ】
2020519013.tif 000015
【図４Ｅ】
2020519013.tif 000016
【図５Ａ】
2020519013.tif 000017
【図５Ｂ】
2020519013.tif 000018
【図５Ｃ】
2020519013.tif 000019
【図５Ｄ】
2020519013.tif 000020
【図６Ａ】
2020519013.tif 000021
【図６Ｂ】
2020519013.tif 000022
【図６Ｃ】
2020519013.tif 000023
【図６Ｄ】
2020519013.tif 000024
【国際調査報告】
2020519013.tif 000025
2020519013.tif 000026