【手続補正書】
【提出日】平成29年1月25日(2017.1.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
上面とその反対面である下面とを有する半導体基板と、
前記半導体基板の上面上に配置された上部回路と、
前記半導体基板の下面上に配置された下部回路と、
前記半導体基板を貫通して前記上部回路と前記下部回路とを電気的に連結する垂直な連結コンタクトと、
前記半導体基板を貫通して前記上部回路と前記下部回路とを垂直整列させる整列キーと、を含み、
前記半導体基板は、前記上部回路と前記下部回路との間に配置された絶縁膜を含み、前記整列キーは、前記絶縁膜を垂直貫通することを特徴とする半導体素子。
【請求項２】
前記上部回路は、セルトランジスターを有するセルアレイを含み、
前記下部回路は、周辺トランジスターを有する周辺回路を含み、
前記セルトランジスターは、前記半導体基板を中心に前記周辺トランジスターと反対方向を向く垂直対称（ｖｅｒｔｉｃａｌｌｙ    ｓｙｍｍｅｔｒｉｃ）であることを特徴とする請求項１に記載の半導体素子。
【請求項３】
前記セルアレイは、前記セルトランジスターと電気的に連結されたビットラインをさらに含み、
前記下部回路は、前記周辺トランジスターと電気的に連結された金属配線をさらに含み、
前記連結コンタクトは、前記ビットラインと前記金属配線とを電気的に連結することを特徴とする請求項２に記載の半導体素子。
【請求項４】
前記下部回路上に付着された支持基板と、
前記支持基板を貫通して前記金属配線と連結されたビアと、
前記支持基板上に配置されて前記ビアと連結されたパッドと、をさらに含み、
前記金属配線は、前記半導体基板と前記支持基板との間に配置されたことを特徴とする請求項３に記載の半導体素子。
【請求項５】
第１面とその反対面である第２面とを有する半導体基板を提供し、
前記半導体基板を貫通して前記第１面から前記第２面に向かって延長され、前記第２面に至らない絶縁領域を形成する段階と、
互いに平行に離隔して前記絶縁領域を貫通して前記第１面から前記第２面に向かって延長され、前記第２面に至らない整列キーと連結コンタクトとを形成する段階と、
前記半導体基板の第１面上に前記連結コンタクトと電気的に連結される第１回路を形成する段階と、
前記第１回路上に支持基板を形成し、
前記半導体基板の第２面をリセスして前記絶縁領域と前記整列キーと前記連結コンタクトとを露出させる第３面を形成する段階と、
前記半導体基板の第３面上に前記連結コンタクトと電気的に連結される第２回路を形成する段階とを含むことを特徴とする半導体素子の製造方法。
【請求項６】
上面とその反対面である下面とを有する半導体基板と、
前記半導体基板の下面上に提供された、セルトランジスターを有するセルアレイと、
前記半導体基板の上面上に提供された、周辺トランジスターを有する周辺回路と、
前記上面から前記下面まで延長されて前記セルアレイを前記周辺回路に垂直整列させる整列キーと、
前記上面から前記下面まで延長されて前記セルアレイを前記周辺回路に電気的に連結する連結コンタクトと、を含み、
前記セルトランジスターと前記周辺トランジスターとは、前記半導体基板を中心に反対方向を向く垂直対称（ｖｅｒｔｉｃａｌｌｙ    ｓｙｍｍｅｔｒｉｃ）であることを特徴とする半導体素子。
【請求項７】
前記セルアレイは、前記セルトランジスターに電気的に連結されたビットラインをさらに含み、
前記周辺回路は、前記周辺トランジスターに電気的に連結された金属配線をさらに含み、
前記連結コンタクトは、前記ビットラインを前記金属配線に電気的に連結することを特徴とする請求項６に記載の半導体素子。
【請求項８】
前記セルアレイは、前記セルトランジスター上に提供されたキャパシターをさらに含み、
前記キャパシターは、前記セルトランジスターに電気的に連結されたことを特徴とする請求項６に記載の半導体素子。
【請求項９】
上面とその反対面である下面とを有する半導体基板と、
前記半導体基板を貫通して前記上面から前記下面まで延長された絶縁領域と、
前記絶縁領域を貫通して前記上面から前記下面まで延長された絶縁性整列キーと、
前記絶縁領域を貫通して前記上面から前記下面まで延長された導電性連結コンタクトと、
前記半導体基板の上面上に提供されて前記連結コンタクトと電気的に連結された第１回路と、
前記半導体基板の下面上に提供されて前記連結コンタクトと電気的に連結された第２回路と、を含み、
前記整列キーは、前記第１回路を前記第２回路に垂直整列させることを特徴とする半導体素子。
【請求項１０】
前記第１回路と前記第２回路との中の、
いずれか１つは、セルトランジスターを有するセルアレイを含み、
その他の１つは、周辺トランジスターを有する周辺回路を含み、
前記セルトランジスターと前記周辺トランジスターとは、前記半導体基板を中心に反対方向を向く垂直対称（ｖｅｒｔｉｃａｌｌｙ    ｓｙｍｍｅｔｒｉｃ）であることを特徴とする請求項９に記載の半導体素子。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】削除
【補正の内容】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】削除
【補正の内容】
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】削除
【補正の内容】
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】削除
【補正の内容】
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】削除
【補正の内容】
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】削除
【補正の内容】
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】削除
【補正の内容】
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
上記目的を達成するためになされた本発明による半導体素子は、上面とその反対面である下面とを有する半導体基板と、前記半導体基板の上面上に配置された上部回路と、前記半導体基板の下面上に配置された下部回路と、前記半導体基板を貫通して前記上部回路と前記下部回路とを電気的に連結する垂直な連結コンタクトと、前記半導体基板を貫通して前記上部回路と前記下部回路とを垂直整列させる整列キーと、を含み、前記半導体基板は、前記上部回路と前記下部回路との間に配置された絶縁膜を含み、前記整列キーは、前記絶縁膜を垂直貫通することを特徴とする。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】削除
【補正の内容】
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】削除
【補正の内容】
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】削除
【補正の内容】
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】削除
【補正の内容】
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】削除
【補正の内容】
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】削除
【補正の内容】
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】削除
【補正の内容】
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】削除
【補正の内容】
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】削除
【補正の内容】
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】削除
【補正の内容】
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
その他の実施形態の素子において、前記第１回路と前記第２回路との中の、いずれか１つは、セルトランジスターを有するセルアレイを含み、その他の１つは、周辺トランジスターを有する周辺回路を含み、前記セルトランジスターと前記周辺トランジスターとは、前記半導体基板を中心に反対方向を向く垂直対称であり得る。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】００３６
【補正方法】削除
【補正の内容】