【手続補正書】
【提出日】平成29年1月20日(2017.1.20)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
補助容量３Ｉは、基材２１１上に、第１下部電極２５１と、ゲート絶縁膜２３２およびストッパー層２３４と、上部電極２５２と、第１パッシベーション層２３６と、第２下部電極２５３とを有している。第１下部電極２５１と第２下部電極２５３とは、図５に示したコンタクト２５４を介して接続されている。補助容量３Ｉの第１下部電極２５１は、下部ゲート電極２３１と同層に設けられているが、下部ゲート電極２３１および保持容量２３Ｃの下部電極２４１とは連続しておらず、別の層として設けられている。補助容量３Ｉの上部電極２５２は、ソース電極２３５Ｓ（駆動用トランジスタ３Ｂのソースｓ）に接続されている。補助容量３Ｉの第２下部電極２５３は、上部ゲート電極２３８と同層に設けられているが、上部ゲート電極２３８および保持容量３Ｃの第２下部電極２４３とは連続しておらず、別の層として設けられている。補助容量３Ｉの第１下部電極２５１および第２下部電極２５３は、コンタクト２５４（図５参照）を介して互いに接続されていると共に、コンタクト２５５（図５参照。）を介して接地配線３Ｈおよび発光素子３Ｄのカソードに接続されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
この基板２１０Ｂでは、基板２１０Ａと同様に、保持容量３Ｃの第１下部電極２４１と補助容量３Ｉの第１下部電極２５１との間に分離帯Ｇ１を設けることにより、レイアウトのロスが生じる。また、これに加えて、この基板２１０Ｂでは、補助容量３Ｉの第１下部電極２５１と第２下部電極２５３とを接続するコンタクト２５４（図５参照。）が設けられていると共に、アノードコンタクトＡＣＮと第２下部電極２４３，２５３との間に分離帯Ｇ２が設けられている。よって、レイアウトのロスが増え、高容量を確保することが難しくなるおそれがある。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
下層容量素子Ｃ１は、基材１１上に、下部電極ＢＥ１と、ゲート絶縁膜３２およびストッパー層３４と、上部電極ＴＥ１とを有している。下層容量素子Ｃ１の下部電極ＢＥ１は、下部ゲート電極３１と同層に設けられているが、下部ゲート電極３１とは連続しておらず、別の層として設けられている。なお、下層容量素子Ｃ１の下部電極ＢＥ１は、コンタクトＢＥ１ＣＮ（図７参照。）を介して、接地配線３Ｈおよび発光素子３Ｄのカソードに接続されている。下層容量素子Ｃ１の上部電極ＴＥ１は、ソース電極３５Ｓ（駆動用トランジスタ３Ｂのソースｓ）に接続されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００７２
【補正方法】変更
【補正の内容】
【００７２】
アノード電極２１は、例えば表示装置１００が上面発光型である場合には、高反射性材料、例えば、アルミニウム−ネオジム合金，アルミニウム（Ａｌ），チタン（Ｔｉ），クロム（Ｃｒ）等からなる。また、表示装置１００が透過型である場合には、アノード電極２１は、透明材料、例えばＩＴＯ，ＩＺＯ（登録商標），ＩＧＺＯ等が用いられる。アノード電極２１は、コンタクトホールＨ２を介して、下層容量素子Ｃ１の上部電極ＴＥ１およびソース電極３５Ｓに接続されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００７５
【補正方法】変更
【補正の内容】
【００７５】
あるいは、有機層２３は、例えば図１１に示したように、アノード電極２１側から順に、正孔注入層２３Ａ，正孔輸送層２３Ｂ，発光層２３Ｃ（黄色発光層２３ＣＹ，青色発光層２３ＣＢ），電子輸送層２３Ｄおよび電子注入層２３Ｅを積層した構成を有している。この場合には、黄色発光層２３ＣＹは、黄色光ＬＹを発生する。黄色光ＬＹは、カラーフィルタＣＦ（赤フィルタＣＦＲ，緑フィルタＣＦＧ）により赤色光ＬＲおよび緑色光ＬＧに色分離される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００７８
【補正方法】変更
【補正の内容】
【００７８】
有機層２３のうち、正孔注入層２３Ａ，正孔輸送層２３Ｂ，電子輸送層２３Ｄおよび電子注入層２３Ｅは、例えば真空蒸着法により、画素アレイ部１０２（図１参照。）の全面に共通層として形成される。一方、赤色発光層２３ＣＲ、緑色発光層２３ＣＧ、および黄色発光層２３ＣＹは、例えば塗布法により色別に形成される。青色発光層２３ＣＢは、例えば真空蒸着法により、画素アレイ部１０２の全面に共通層として形成されていてもよいし、例えば塗布法により色別に形成されていてもよい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００９７
【補正方法】変更
【補正の内容】
【００９７】
カラーフィルタは、赤色フィルタ，緑色フィルタおよび青色フィルタ（いずれも図示せず）を有しており、順に配置されている。赤色フィルタ，緑色フィルタおよび青色フィルタは、それぞれ例えば矩形形状で隙間なく形成されている。これら赤色フィルタ，緑色フィルタおよび青色フィルタは、顔料を混入した樹脂によりそれぞれ構成されており、顔料を選択することにより、目的とする赤，緑あるいは青の波長域における光透過率が高く、他の波長域における光透過率が低くなるように調整されている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１０１
【補正方法】変更
【補正の内容】
【０１０１】
次いで、図１４に示したように、例えばフォトリソグラフィおよびエッチングにより、導電材料膜３１Ａを所定の形状に成形し、下部ゲート電極３１および下層容量素子Ｃ１の下部電極ＢＥ１を形成する。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】０１０２
【補正方法】変更
【補正の内容】
【０１０２】
続いて、図１５に示したように、下部ゲート電極３１および下層容量素子Ｃ１の下部電極ＢＥ１の上に、ゲート絶縁膜３２を形成する。ゲート絶縁膜３２の形成方法としては、シリコン窒化膜やシリコン酸化膜などの積層膜をプラズマＣＶＤ法で形成する場合や、シリコン窒化膜、シリコン酸化膜、酸化アルミニウム膜あるいは窒化アルミニウム膜をスパッタリング法等により４００ｎｍ程度の厚みで形成する場合がある。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】０１０４
【補正方法】変更
【補正の内容】
【０１０４】
そののち、図１６に示したように、ゲート絶縁膜３２の上に、酸化物半導体材料膜３３Ａを形成する。このとき膜厚は、その後のアニールによる酸素供給効率を考慮すると、５〜１００ｎｍであることが望ましい。酸化物半導体材料膜３３Ａが酸化インジウムガリウム亜鉛（ＩＧＺＯ）の場合、酸化物半導体材料膜３３Ａの形成には酸化インジウムガリウム亜鉛のセラミックをターゲットとしたＤＣスパッタ法を用い、アルゴンと酸素の混合ガスによるプラズマ放電にて基材１１上に酸化物半導体材料膜３３Ａを形成する。なお、プラズマ放電の前に真空容器内の真空度が１×１０-4Ｐａ以下になるまで排気した後、アルゴンと酸素の混合ガスを導入する。酸化物半導体として酸化亜鉛を用いる場合には、酸化亜鉛のセラミックをターゲットとしたＲＦスパッタ法あるいは亜鉛の金属ターゲットを用いてアルゴンと酸素を含むガス雰囲気中でＤＣ電源を用いたスパッタ法を用いて、酸化物半導体材料膜３３Ａとなる酸化亜鉛膜を形成することが可能である。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】０１１９
【補正方法】変更
【補正の内容】
【０１１９】
正孔輸送層２３Ｂを形成したのち、発光層２３Ｃを形成する。例えば図１０の場合、赤色発光層２３ＣＲおよび緑色発光層２３ＣＧを、液滴吐出法等の塗布法により色別に形成する。なお、図１１に示したように黄色発光層２３ＣＹを用いてカラーフィルタＣＦで色分離する方式では、塗布工程は黄色発光層２３ＣＹのみで完了する。よって、コスト的に有利である。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】０１２０
【補正方法】変更
【補正の内容】
【０１２０】
そののち、例えば真空蒸着法により、有機層２３の青色発光層２３ＣＢ、電子輸送層２３Ｄおよび電子注入層２３Ｅと、カソード電極２４と、保護層２５とを、画素アレイ部１０２の全面にわたって形成する。そののち、封止基板２７を接着層２６により貼り合わせる。以上により、図９に示した表示装置１００が完成する。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】０１２３
【補正方法】変更
【補正の内容】
【０１２３】
このタイミングチャートは、画素回路１０１の動作の遷移に合わせて期間を（Ｂ）〜（Ｇ１）および（Ｇ２）のように便宜的に区切ってある。発光期間（Ｂ）では発光素子３Ｄが発光状態にある。こののち、線順次走査の新しいフィールドに入り、まず、最初の期間（Ｃ）で、駆動用トランジスタ３Ｂのゲート電位Ｖｇが初期化される。次の期間（Ｄ）に進み、駆動用トランジスタのソース電位Ｖｓも初期化される。このように駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓを初期化することで、閾電圧補正動作の準備が完了する。続いて、閾値補正期間（Ｅ）で実際に閾電圧補正動作が行われ、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に閾電圧Ｖｔｈに相当する電圧が保持される。実際には、Ｖｔｈに相当する電圧が、駆動用トランジスタ３Ｂのゲートｇとソースｓとの間に接続された保持容量３Ｃに書き込まれることになる。こののち、サンプリング期間／移動度補正期間（Ｆ）に進み、映像信号の信号電位ＶｉｎがＶｔｈに足し込まれる形で保持容量３Ｃに書き込まれると共に、移動度補正用の電圧ΔＶが保持容量３Ｃに保持された電圧から差し引かれる。続いて、発光期間（Ｇ１）および（Ｇ２）に進み、信号電位Ｖｉｎに応じた輝度で発光素子３Ｄが発光する。その際、信号電位Ｖｉｎは閾電圧Ｖｔｈに相当する電圧と移動度補正用の電圧ΔＶとによって調整されているため、発光素子３Ｄの発光輝度は駆動用トランジスタ３Ｂの閾電圧Ｖｔｈや移動度μのばらつきの影響を受けることがない。なお、発光期間の初期（Ｇ１）においてブートストラップ動作が行われ、駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓ＝Ｖｉｎ＋Ｖｔｈ−ΔＶを一定に維持したまま、駆動用トランジスタ３Ｂのゲート電位Ｖｇ及びソース電位Ｖｓが上昇する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】０１２６
【補正方法】変更
【補正の内容】
【０１２６】
次いで、期間（Ｃ）に入ると、図２９に示したように、走査線ＷＳＬ１０１が高電位側に遷移することでサンプリング用トランジスタ３Ａがオン状態となり、駆動用トランジスタ３Ｂのゲート電位Ｖｇは信号線ＤＴＬ１０１の基準電位Ｖｏに初期化（リセット）される。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】０１２７
【補正方法】変更
【補正の内容】
【０１２７】
続いて、期間（Ｄ）に進むと、図３０に示したように、電源供給線ＤＳＬ１０１の電位が高電位Ｖｃｃ＿Ｈ（第１電位）から信号線ＤＴＬ１０１の基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌ（第２電位）に遷移する。これにより駆動用トランジスタ３Ｂのソース電位Ｖｓが信号線ＤＴＬ１０１の基準電位Ｖｏより十分低い電位Ｖｃｃ＿Ｌに初期化（リセット）される。具体的には駆動用トランジスタ３Ｂのゲート‐ソース間電圧Ｖｇｓ（ゲート電位Ｖｇとソース電位Ｖｓの差）が駆動用トランジスタ３Ｂの閾電圧Ｖｔｈより大きくなるように、電源供給線ＤＳＬ１０１の低電位Ｖｃｃ＿Ｌ（第２電位）を設定する。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】０１２９
【補正方法】変更
【補正の内容】
【０１２９】
続いて、サンプリング期間／移動度補正期間（Ｆ）に進むと、図３２に示したように、第１のタイミングで信号線ＤＴＬ１０１の電位が基準電位Ｖｏから信号電位Ｖｉｎに遷移し、駆動用トランジスタ３Ｂのゲート電位ＶｇはＶｉｎとなる。このとき発光素子３Ｄは始めカットオフ状態（ハイインピーダンス状態）にあるため駆動用トランジスタ３Ｂのドレイン電流Ｉｄｓは補助容量３Ｉに流れ込む。これにより補助容量３Ｉは充電を開始する。よって駆動用トランジスタ３Ｂのソース電位Ｖｓは上昇を開始し、第２のタイミングで駆動用トランジスタ３Ｂのゲート‐ソース間電圧ＶｇｓはＶｉｎ＋Ｖｔｈ−ΔＶとなる。このようにして信号電位Ｖｉｎのサンプリングと補正量ΔＶの調整が行われる。Ｖｉｎが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行える。またＶｉｎを一定とした場合、駆動用トランジスタ３Ｂの移動度μが大きいほどΔＶの絶対値も大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことが可能である。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】０１５７
【補正方法】変更
【補正の内容】
【０１５７】
次いで、図３６に示したように、例えばフォトリソグラフィおよびエッチングにより、導電材料膜３１Ａを所定の形状に成形し、下部ゲート電極３１および下層容量素子Ｃ１の下部電極ＢＥ１を形成する。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】０１５８
【補正方法】変更
【補正の内容】
【０１５８】
続いて、図３７に示したように、第１の実施の形態と同様にして、図１５に示した工程により、下部ゲート電極３１および下層容量素子Ｃ１の下部電極ＢＥ１の上に、ゲート絶縁膜３２を形成する。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】０１５９
【補正方法】変更
【補正の内容】
【０１５９】
そののち、第１の実施の形態と同様にして、図１６に示した工程により、ゲート絶縁膜３２の上に、酸化物半導体材料膜３３Ａを形成する。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】０１６９
【補正方法】変更
【補正の内容】
【０１６９】
（表示素子２０を形成する工程）
基板１０Ａを形成したのち、図４４に示したように、この基板１０Ａに平坦化層３７を形成する。平坦化層３７の材料および形成方法は、第１の実施の形態と同様である。
【手続補正２１】
【補正対象書類名】明細書
【補正対象項目名】０１７１
【補正方法】変更
【補正の内容】
【０１７１】
そののち、第１の実施の形態と同様にして、隔壁２２、有機層２３、カソード電極２４、保護層２５を順に形成する。そののち、封止基板２７を接着層２６により貼り合わせる。以上により、基板１０Ａを有する表示装置１００が完成する。
【手続補正２２】
【補正対象書類名】明細書
【補正対象項目名】０１７７
【補正方法】変更
【補正の内容】
【０１７７】
本変形例の薄膜トランジスタ３０は、例えば、基材１１上に、ゲート電極３１と、ゲート絶縁膜３２と、半導体層３３と、ストッパー層３４と、層間絶縁膜４０と、ソース電極３５Ｓおよびドレイン電極３５Ｄと、パッシベーション層３９とをこの順に有する、ボトムゲート型の薄膜トランジスタである。薄膜トランジスタ３０が形成された基材１１の表面は、平坦化層３７により平坦化されていてもよい。なお、図４６に示した薄膜トランジスタ３０は、図４５に示した駆動用トランジスタ３Ｂに対応しており、ソース電極３５Ｓには、アノード電極２１（発光素子３Ｄのアノード）が接続されている。
【手続補正２３】
【補正対象書類名】明細書
【補正対象項目名】０１７９
【補正方法】変更
【補正の内容】
【０１７９】
下層容量素子Ｃ１は、基材１１上に、下部電極ＢＥ１と、ゲート絶縁膜３２と、上部電極ＴＥ１とを有している。下層容量素子Ｃ１の下部電極ＢＥ１は、ゲート電極３１と同層に設けられているが、ゲート電極３１とは連続しておらず、別の層として設けられている。なお、下層容量素子Ｃ１の下部電極ＢＥ１は、コンタクトＢＥ１ＣＮ（図４５参照。）を介して、接地配線３Ｈおよび発光素子３Ｄのカソードに接続されている。下層容量素子Ｃ１の上部電極ＴＥ１は、ソース電極３５Ｓ（駆動用トランジスタ３Ｂのソースｓ）に接続されている。
【手続補正２４】
【補正対象書類名】明細書
【補正対象項目名】０１８８
【補正方法】変更
【補正の内容】
【０１８８】
すなわち、最上層容量素子Ｃ３は、駆動用トランジスタ３Ｂのソースｓとゲートｇとの間に接続されており、図２に示した画素回路１０１における保持容量３Ｃとしての機能を有している。最上層容量素子Ｃ３を設けることにより、保持容量３Ｃを補い、画素回路１０１の補正機能を更に高めることが可能となる。
【手続補正２５】
【補正対象書類名】明細書
【補正対象項目名】０１８９
【補正方法】変更
【補正の内容】
【０１８９】
なお、図４６では、基材１１からアノード電極２１までの層構成を表しており、それより上の層は省略している。図４５では、図４６に示した層のうち、基材１１、ゲート電極３１およびこれと同層の下部電極ＢＥ１、半導体層３３、ソース電極３５Ｓおよびこれと同層の上部電極ＴＥ１および下部電極ＢＥ２、ドレイン電極３５Ｄおよびこれと同層の上部電極ＴＥ２、ソース電極３５Ｓとアノード電極２１との間のアノードコンタクトＡＣＮを表している。
【手続補正２６】
【補正対象書類名】明細書
【補正対象項目名】０２０２
【補正方法】変更
【補正の内容】
【０２０２】
導電材料膜３５Ａを形成したのち、図５４に示したように、例えばフォトリソグラフィおよびエッチングにより、導電材料膜３５Ａを所定の形状に成形し、ドレイン電極３５Ｄと、上層容量素子Ｃ２の上部電極ＴＥ２および最上層容量素子Ｃ３の下部電極ＢＥ３とを形成する。
【手続補正２７】
【補正対象書類名】明細書
【補正対象項目名】０２０４
【補正方法】変更
【補正の内容】
【０２０４】
（表示素子２０を形成する工程）
基板１０Ｂを形成したのち、図５５に示したように、この基板１０Ｂに平坦化層３７を形成する。平坦化層３７の材料および形成方法は、第１の実施の形態と同様である。
【手続補正２８】
【補正対象書類名】明細書
【補正対象項目名】０２１７
【補正方法】変更
【補正の内容】
【０２１７】
更に、上述したように、下層容量素子Ｃ１を保持容量３Ｃとし、上層容量素子Ｃ２を補助容量３Ｉとすることにより、層間絶縁膜４０の膜厚によって保持容量３Ｃが変動するおそれが小さくなる。よって、ブートストラップ動作時のゲイン変動による輝度への影響を抑えることが可能となる。
【手続補正２９】
【補正対象書類名】明細書
【補正対象項目名】０２１９
【補正方法】変更
【補正の内容】
【０２１９】
すなわち、最上層容量素子Ｃ３は、駆動用トランジスタ３Ｂのソースｓと接地配線３Ｈ（発光素子３Ｄのカソード）との間に、発光素子３Ｄと並列に接続されており、図２に示した画素回路１０１における補助容量３Ｉとしての機能を有している。最上層容量素子Ｃ３を設けることにより、補助容量３Ｉを補い、画素回路１０１の補正機能を更に高めることが可能となる。
【手続補正３０】
【補正対象書類名】明細書
【補正対象項目名】０２２０
【補正方法】変更
【補正の内容】
【０２２０】
なお、図５８では、基材１１からアノード電極２１までの層構成を表しており、それより上の層は省略している。図５７では、図５８に示した層のうち、基材１１、ゲート電極３１およびこれと同層の下部電極ＢＥ１、半導体層３３、ソース電極３５Ｓおよびこれと同層の上部電極ＴＥ１および下部電極ＢＥ２、ドレイン電極３５Ｄおよびこれと同層の上部電極ＴＥ２、ソース電極３５Ｓとアノード電極２１との間のアノードコンタクトＡＣＮを表している。
【手続補正３１】
【補正対象書類名】明細書
【補正対象項目名】０２２４
【補正方法】変更
【補正の内容】
【０２２４】
（変形例３）
図５９は、本開示の変形例３に係る基板１０Ｄを、図２に示した保持容量３Ｃおよび補助容量３Ｉの平面配置構成に適用した例を表したものである。図６０は、図５９のＬＸＡ−ＬＸＡ´線における断面構成を表している。この基板１０Ｄは、薄膜トランジスタ３０がトップゲート型であり、下層容量素子Ｃ１の下部電極ＢＥ１が、半導体層３３のチャネル領域よりも抵抗値の低い酸化物半導体により構成されていることを除いては、上記変形例１に係る基板１０Ｂと同様の構成を有している。
【手続補正３２】
【補正対象書類名】明細書
【補正対象項目名】０２２５
【補正方法】変更
【補正の内容】
【０２２５】
本変形例の薄膜トランジスタ３０は、例えば、基材１１上に、半導体層３３と、ゲート絶縁膜３２と、ゲート電極３１と、層間絶縁膜４０と、ソース電極３５Ｓおよびドレイン電極３５Ｄとをこの順に有する、トップゲート型の薄膜トランジスタである。薄膜トランジスタ３０が形成された基材１１の表面は、平坦化層３７により平坦化されていてもよい。なお、図６０に示した薄膜トランジスタ３０は、図５９に示した駆動用トランジスタ３Ｂに対応しており、ソース電極３５Ｓには、アノード電極２１（発光素子３Ｄのアノード）が接続されている。
【手続補正３３】
【補正対象書類名】明細書
【補正対象項目名】０２２７
【補正方法】変更
【補正の内容】
【０２２７】
下層容量素子Ｃ１は、基材１１上に、下部電極ＢＥ１と、ゲート絶縁膜３２と、上部電極ＴＥ１とを有している。下層容量素子Ｃ１の下部電極ＢＥ１は、半導体層３３と同層に設けられているが、半導体層３３とは連続しておらず、別の層として設けられている。なお、下層容量素子Ｃ１の下部電極ＢＥ１は、コンタクトＢＥ１ＣＮ（図５９参照。）を介して、接地配線３Ｈおよび発光素子３Ｄのカソードに接続されている。下層容量素子Ｃ１の上部電極ＴＥ１は、ソース電極３５Ｓ（駆動用トランジスタ３Ｂのソースｓ）に接続されている。
【手続補正３４】
【補正対象書類名】明細書
【補正対象項目名】０２３７
【補正方法】変更
【補正の内容】
【０２３７】
更に、上述したように、下層容量素子Ｃ１を保持容量３Ｃとし、上層容量素子Ｃ２を補助容量３Ｉとすることにより、層間絶縁膜４０の膜厚によって保持容量３Ｃが変動するおそれがなくなる。よって、ブートストラップ動作時のゲイン変動による輝度への影響を抑えることが可能となる。
【手続補正３５】
【補正対象書類名】明細書
【補正対象項目名】０２３８
【補正方法】変更
【補正の内容】
【０２３８】
最上層容量素子Ｃ３は、基材１１上に、下部電極ＢＥ３と、平坦化層３７と、上部電極ＴＥ３とを有している。最上層容量素子Ｃ３の下部電極ＢＥ３は、上層容量素子Ｃ２の上部電極ＴＥ２と共通であり、ゲート電極３１（駆動用トランジスタ３Ｂのゲートｇ）に接続されている。最上層容量素子Ｃ３の上部電極ＴＥ３は、アノード電極２１（発光素子３Ｄのアノード）である。
【手続補正３６】
【補正対象書類名】明細書
【補正対象項目名】０２５６
【補正方法】変更
【補正の内容】
【０２５６】
（表示素子２０を形成する工程）
基板１０Ｄを形成したのち、図７０に示したように、この基板１０Ｄに平坦化層３７を形成する。平坦化層３７の材料および形成方法は、第１の実施の形態と同様である。
【手続補正３７】
【補正対象書類名】明細書
【補正対象項目名】０２６２
【補正方法】変更
【補正の内容】
【０２６２】
下層容量素子Ｃ１は、基材１１上に、下部電極ＢＥ１と、ゲート絶縁膜３２と、上部電極ＴＥ１とを有している。下層容量素子Ｃ１の下部電極ＢＥ１は、半導体層３３と同層に設けられているが、半導体層３３とは連続しておらず、別の層として設けられている。なお、下層容量素子Ｃ１の下部電極ＢＥ１は、コンタクトＢＥ１ＣＮ（図７１参照。）を介して、ゲート電極３１（駆動用トランジスタ３Ｂのゲートｇ）に接続されている。下層容量素子Ｃ１の上部電極ＴＥ１は、ソース電極３５Ｓ（駆動用トランジスタ３Ｂのソースｓ）に接続されている。
【手続補正３８】
【補正対象書類名】明細書
【補正対象項目名】０２６９
【補正方法】変更
【補正の内容】
【０２６９】
更に、上述したように、下層容量素子Ｃ１を保持容量３Ｃとし、上層容量素子Ｃ２を補助容量３Ｉとすることにより、層間絶縁膜４０の膜厚によって保持容量３Ｃが変動するおそれが小さくなる。よって、ブートストラップ動作時のゲイン変動による輝度への影響を抑えることが可能となる。
【手続補正３９】
【補正対象書類名】明細書
【補正対象項目名】０２７０
【補正方法】変更
【補正の内容】
【０２７０】
最上層容量素子Ｃ３は、基材１１上に、下部電極ＢＥ３と、平坦化層３７と、上部電極ＴＥ３とを有している。最上層容量素子Ｃ３の下部電極ＢＥ３は、上層容量素子Ｃ２の上部電極ＴＥ２と共通であり、接地配線３Ｈおよび発光素子３Ｄのカソードに接続されている。最上層容量素子Ｃ３の上部電極ＴＥ３は、アノード電極２１（発光素子３Ｄのアノード）である。
【手続補正４０】
【補正対象書類名】明細書
【補正対象項目名】０２８２
【補正方法】変更
【補正の内容】
【０２８２】
（変形例６）
図７４は、本開示の変形例６に係る表示装置１００Ｆの断面構成を表したものである。本変形例は、液晶表示素子よりなる表示素子８０を備えたことを除いては、上記実施の形態の表示装置１００と同様の構成、作用および効果を有し、上記実施の形態と同様にして製造することができる。よって、対応する構成要素には同一の符号を付して説明する。
【手続補正４１】
【補正対象書類名】明細書
【補正対象項目名】０２８３
【補正方法】変更
【補正の内容】
【０２８３】
表示素子８０は、例えば、画素電極８１と対向電極８２との間に液晶層８３を封止したものであり、画素電極８１および対向電極８２の液晶層８３側の各面には、配向膜８４Ａ，８４Ｂが形成されている。画素電極８１は、画素毎に配設されており、例えば、平坦化層３７に設けられた接続孔ＡＣＮを介してソース電極３５Ｓに接続されている。対向電極８２は、対向基板８６上に複数の画素に共通の電極として設けられ、例えばコモン電位に保持されている。液晶層８３は、例えばＶＡ（Vertical Alignment：垂直配向）モード，ＴＮ（Twisted Nematic ）モードあるいはＩＰＳ（In Plane Switching）モード等により駆動される液晶により構成されている。
【手続補正４２】
【補正対象書類名】明細書
【補正対象項目名】０２８４
【補正方法】変更
【補正の内容】
【０２８４】
また、基材１１の下方には、バックライト８７が備えられている。基材１１のバックライト８７側および対向基板８６上には、偏光板８８Ａ，８８Ｂが貼り合わせられている。
【手続補正４３】
【補正対象書類名】明細書
【補正対象項目名】０２８５
【補正方法】変更
【補正の内容】
【０２８５】
（変形例７）
図７５は、本開示の変形例７に係る表示装置の表示素子を構成する電気泳動素子９１の平面構成、図７６は電気泳動素子９１の断面構成をそれぞれ表している。この電気泳動素子９１は、電気泳動現象を利用してコントラストを生じさせるものであり、例えば表示装置などの多様な電子機器に適用される。電気泳動素子９１は、絶縁性液体９２中に、泳動粒子９３（第１粒子）と細孔９４Ａを有する多孔質層９４とを含んでいる。なお、図７５および図７６は電気泳動素子９１の構成を模式的に表したものであり、実際の寸法、形状とは異なる場合がある。
【手続補正４４】
【補正対象書類名】明細書
【補正対象項目名】０３０２
【補正方法】変更
【補正の内容】
【０３０２】
表示素子９０は、画素電極９５と、上述した電気泳動素子９１と、対向基板９６とを有している。基板１０上の平坦化層３７と対向基板９６との間にはスペーサ（図示せず）が介在している。
【手続補正４５】
【補正対象書類名】明細書
【補正対象項目名】０３０４
【補正方法】変更
【補正の内容】
【０３０４】
対向基板９６は、例えばガラスなどの板状部材９６Ａと、ＩＴＯなどの光透光性導電性材料（透明電極材料）よりなる対向電極９６Ｂを有している。対向電極９６Ｂは、板状部材９６Ａの全面（基材１１との対向面）に設けられている。対向電極９６Ｂを、画素電極９５と同様に、マトリクス状またはセグメント状に配置するようにしてもよい。
【手続補正４６】
【補正対象書類名】明細書
【補正対象項目名】０３０５
【補正方法】変更
【補正の内容】
【０３０５】
電気泳動素子９１は、上述したように、絶縁性液体９２中に、泳動粒子９３と、複数の細孔９４Ａを有する多孔質層９４とを含んでいる。絶縁性液体９２は、平坦化層３７と対向基板９６との間の空間に充填されており、多孔質層９４は、例えば、スペーサ（図示せず）により支持されている。絶縁性液体９２が充填されている空間は、例えば、多孔質層９４を境界として、画素電極９５に近い側の待避領域Ｒ１と、対向電極９６Ｂに近い側の表示領域Ｒ２とに区分けされている。絶縁性液体９２、泳動粒子９３および多孔質層９４の構成は、上述と同様である。なお、図７７および後述の図７８では、図示内容を簡略化するために、細孔９４Ａの一部だけを示している。
【手続補正４７】
【補正対象書類名】明細書
【補正対象項目名】０３０９
【補正方法】変更
【補正の内容】
【０３０９】
一方、基板１０の薄膜トランジスタ３０により画素が選択され、画素電極９５と対向電極９６Ａとの間に電界が印加されると、図７８に示したように、画素毎に泳動粒子９３が待避領域Ｒ１から多孔質層９４（細孔９４Ａ）を経由して表示領域Ｒ２に移動する。この場合には、泳動粒子９３が多孔質層９４により遮蔽されている画素と遮蔽されていない画素とが併存するため、対向基板９６側から電気泳動素子９１を見ると、コントラストが生じている状態になる。これにより、画像が表示される。
【手続補正４８】
【補正対象書類名】明細書
【補正対象項目名】０３２５
【補正方法】変更
【補正の内容】
【０３２５】
加えてまた、上記実施の形態では、表示素子２０が、基材１１側からアノード電極２１、有機層２３、およびカソード電極２４を順に有する場合について説明したが、アノード電極２１およびカソード電極２４を逆にして、基材１１側からカソード電極２４、有機層２３、およびアノード電極２１を有していてもよい。この場合についても、アノード電極２１側から光を取り出す上面発光、カソード電極２４（基材１１）側から光を取り出す下面発光のいずれも可能である。