【手続補正書】
【提出日】平成28年12月21日(2016.12.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】請求項６
【補正方法】変更
【補正の内容】
【請求項６】
前記ゲート電極の側面を覆う側面絶縁膜を備え、
前記溝電極は、前記側面絶縁膜の隣から、前記側面絶縁膜の直下の前記第２ウェル領域と接しつつ、前記第１ウェル領域に達する請求項４または５に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
ドリフト層の厚さ方向に空乏層を拡大すると帰還容量および出力容量を低減することができ、高周波特性を向上させることができる。帰還容量はゲートとドレイン（あるいはコレクタ）間の容量であり、ゲート電極とドリフト層の間の容量成分である。出力容量は、ドレインとソース（あるいはエミッタ）の間の容量を含む。例えばＭＩＳＦＥＴであれば、出力容量は、ゲートドレイン間容量とドレインソース間容量の和として定義される。上記従来の技術ではトレンチ内のフィールドプレートの幅が一定とされており、フィールドプレートによる電界がドリフト層に均一に及ぶ。このため、フィールドプレートを設けると、ゲート電極から離れた部位でも空乏化が大きく助長される。その結果、帰還容量および出力容量をより小さくするためにゲート電極近傍の空乏化を助長しようとすると、オン抵抗が増大して飽和電流が低下する問題があった。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１８
【補正方法】変更
【補正の内容】
【００１８】
空乏層１３０１は、半導体装置８００のドレイン電極１１０に正の電圧を印加し、ソース電極１０９を接地した時にＮ−型ドリフト層１０２に形成される。空乏層１３０１は、ゲート電極１０７直下の近傍にも形成される。このように空乏層１３０１が形成されると帰還容量Ｃｇｄおよび出力容量が横型ＭＯＳＦＥＴ（ＬＤＭＯＳＦＥＴ）に比べて大きくなるので、半導体装置８００は高周波動作に不利である。帰還容量Ｃｇｄは、ゲートドレイン間容量であり、ゲート電極１０７とＮ−型ドリフト層１０２の間の容量成分である。出力容量は、ゲートドレイン間容量とドレインソース間容量の和として定義されている。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
図１６の空乏層１５０１は、第２比較例の半導体装置９００においてドレイン電極１１０に正の電圧を印加し、ソース電極１０９を接地した時にＮ−型ドリフト層１０２に形成される空乏層である。ゲートドレイン間容量の大きさは、ゲートとドレインの間の空乏層の奥行き方向寸法、つまり図１６におけるＮ−型ドリフト層１０２の厚さ方向寸法と反比例する。フィールドプレート１４０３がＮ−型ドリフト層１０２の空乏化を助長するので、空乏層１５０１はＮ−型ドリフト層１０２の深い部分まで広がる。このため、第１比較例と比べてゲートドレイン間容量を低減し、帰還容量Ｃｇｄ、出力容量を低下させることができる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
（実施の形態１の動作および作用効果）
図２は、本発明の実施の形態１にかかる半導体装置１００に形成される空乏層を模式的に示す断面図である。空乏層２０１は、半導体装置１００のドレイン電極１１０に正の電圧を印加し、ソース電極１０９を接地した時にＮ−型ドリフト層１０２に形成される。実施の形態１においては、フィールドプレート１１４がドレイントレンチ１１１の底部１１１ｂに向かって先細りであり、底部１１１ｂの側ほどドレイントレンチ１１１の側壁１１１ａとフィールドプレート１１４の側面１１４ａの距離Ｄを増加させている。従って、フィールドプレート１１４とＮ−型ドリフト層１０２との間隔である距離Ｄを、ゲート電極１０７近傍で大きくゲート電極１０７の遠方で小さくなるように調整することができる。これによりフィールドプレート１１４による電界をゲート電極１０７近傍で大きく作用させゲート電極１０７の遠方で小さく作用させることができる。フィールドプレート１１４による電界がドレイントレンチ１１１の底部１１１ｂの側にいくほど弱くなるので、ドレイントレンチ１１１の底部１１１ｂの側においては空乏層２０１を拡大する作用を弱めることができる。フィールドプレート１１４によりゲート電極１０７の下方へ空乏層２０１を伸ばしつつも、Ｎ−型ドリフト層１０２の深い部分では空乏化作用を弱めてオン抵抗Ｒｏｎを小さくしドレイン電流経路の電気抵抗を減らすことができる。これにより、帰還容量Ｃｇｄおよび出力容量の抑制と、オン抵抗Ｒｏｎの抑制とを、両立することができる。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００２６
【補正方法】変更
【補正の内容】
【００２６】
図１１は、ドレインソース間の出力容量のドレインソース間電圧Ｖｄｓ依存性を示す図である。特性カーブ２１は第１比較例にかかる半導体装置８００のデータである。特性カーブ２３は実施の形態１にかかる半導体装置１００のデータである。特性カーブ２４は第２比較例にかかる半導体装置９００のデータである。なお、特性カーブ２２は後述する実施の形態５にかかる半導体装置７００のデータであり、特性カーブ２５は後述する実施の形態２のソーストレンチ電極３０４を第２比較例の半導体装置９００に設けた場合のデータである。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００２７
【補正方法】変更
【補正の内容】
【００２７】
図２、図１４、および図１６に示すように、Ｐ＋型拡散ウェル領域１０３、Ｐ型チャネルウェル領域１０４、およびＮ−型ドリフト層１０２が互いに形成するＰＮ接合により、空乏層２０１、１３０１、１５０１がそれぞれ形成される。第１比較例にかかる特性カーブ１１、２１においては、ドレインソース間電圧Ｖｄｓの増大に応じて空乏層１３０１が広がることによって、帰還容量Ｃｇｄおよび出力容量が低下する。第２比較例にかかる特性カーブ１４、２４においては、ソース（接地）接続されたフィールドプレート１４０３によりＮ−型ドリフト層１０２の空乏化が助長され、帰還容量Ｃｇｄ、出力容量が急激に低下する。一方、実施の形態１では第２比較例よりも空乏化の助長を抑制しているので、実施の形態１にかかる特性カーブ１３、２３は特性カーブ１１、２１と特性カーブ１４、２４との中間の特性が得られている。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
実施の形態１では、底部１１１ｂの側ほどフィールドプレート１１４による電界を徐々に弱くしているので、第２比較例と比べて、帰還容量Ｃｇｄおよび出力容量の低下率を緩やかにできる。これは、図１０および図１１における実施の形態１の特性カーブ１３、２３と第２比較例の特性カーブ１４、２４とを比べることで理解される。Ｎ−型ドリフト層１０２の深い部分における空乏化を抑制できるので、オン抵抗の低減が図られ、ドレインソース電流Ｉｄｓが飽和する電流値を増大させることもできる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正の内容】
【００３１】
高周波帯域での動作には帰還容量Ｃｇｄ、出力容量を低減することが好ましく、高電力増幅を実現するためにはオン抵抗を低くしてドレイン飽和電流を大きくすることが好ましい。実施の形態１によれば、高いドレイン電圧印加時の帰還容量Ｃｇｄおよび出力容量の低減と、低いドレイン電圧印加時のオン抵抗低減とを両立することができる。その結果、実施の形態１にかかる半導体装置１００は、高周波帯域での高電力増幅を行う場合に優位性を発揮する。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
図１１における特性カーブ２５、および図１２における特性カーブ３５は、第２比較例の半導体装置９００にソーストレンチ電極３０４を追加した場合のデータである。ソーストレンチ電極３０４、Ｐ＋型ウェル領域３０２、およびＰ＋型ウェル領域３０３を備えることにより、ドレインソース間電圧Ｖｄｓが低くともチャネル直下のＮ−型ドリフト層１０２を厚く空乏化させることができる。その結果、図１１の特性カーブ２５に示すように、出力容量が、より低いドレインソース間電圧Ｖｄｓで急激に低下する。このため、実施の形態１よりさらに高周波特性の向上が可能となる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５２
【補正方法】変更
【補正の内容】
【００５２】
言い換えると、半導体装置６５０は、実施の形態１にかかる半導体装置１００においてＮ−型ドリフト層１０２とドレイン電極１１０との間にＰ型半導体層を挿入したものである。ただし、ドレインがコレクタとなり、ソースがエミッタとなるので、例えばソース電極１０９およびドレイン電極１１０に相当する電極は、ＩＧＢＴである半導体装置６５０では、それぞれエミッタ電極１６０９およびコレクタ電極１６１０として機能する。他にも、実施の形態１〜３の説明においてドレイントレンチ１１１、ソーストレンチ３０１、５０１などの構成を、それぞれ「コレクタトレンチ」、「エミッタトレンチ」などと読みかえればよい。半導体装置６５０においても、実施の形態１で述べたのと同様に、フィールドプレート１１４により電界を調整することができる。従って、ＰＮ接合による空乏層を調整し、帰還容量Ｃｇｄ、出力容量、オン抵抗、およびコレクタエミッタ電流特性について同様の効果を得ることができる。なお、半導体装置６５０に対して実施の形態１において説明した各種の変形を適用してもよく、実施の形態２、３で説明したソーストレンチ３０１、５０１などを半導体装置６５０に適用してもよい。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００５６
【補正方法】変更
【補正の内容】
【００５６】
図１０および図１１に示す特性カーブ１２、２２のように、帰還容量Ｃｇｄ、出力容量は第１比較例の特性カーブ１１、２１よりも低くでき、第１比較例より高周波特性の向上が可能となる。また、実施の形態５は、Ｎ−型ドリフト層１０２の空乏化助長により空乏層８０１を厚く形成できるので、Ｎ−型ドリフト層１０２濃度を高く設計することが可能となる。このためオン抵抗Ｒｏｎを低減でき、半導体装置７００の高出力化が可能となる。