【手続補正書】
【提出日】平成29年5月17日(2017.5.17)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
画素部および周辺回路部を有する固体撮像装置の製造方法であって、
前記画素部の第１素子分離および第１活性領域を半導体基板に形成するとともに前記周辺回路部の第２素子分離および第２活性領域を前記半導体基板に形成する工程と、
前記第１素子分離、前記第１活性領域、前記第２素子分離および前記第２活性領域を覆うようにゲート電極膜を形成する工程と、
前記ゲート電極膜のうち前記周辺回路部における少なくとも第２部分がマスクによって覆われた状態で、前記ゲート電極膜のうち前記画素部における少なくとも第１部分に対してｎ型不純物を注入する工程と、
前記ｎ型不純物を注入する前記工程の後に、前記第１部分が前記第２部分よりも不純物濃度が高い状態で前記ゲート電極膜のパターニングを行うことにより、前記第１部分から前記画素部のＭＯＳトランジスタの第１ゲート電極を形成するとともに前記第２部分から前記周辺回路部のＮＭＯＳトランジスタの第２ゲート電極を形成する工程と、を含み、
前記ゲート電極膜の前記第１部分は、前記第１素子分離と前記第１活性領域との境界部分の上に位置する部分を含む、
ことを特徴とする固体撮像装置の製造方法。
【請求項２】
前記第１ゲート電極および前記第２ゲート電極を形成する前記工程の後に、前記第２ゲート電極にｎ型不純物を注入する工程を更に含み、前記ゲート電極膜の形成と前記パターニングとの間においてｎ型不純物が前記ゲート電極膜の前記第２部分に注入されない、
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項３】
前記第１ゲート電極および前記第２ゲート電極を形成する前記工程の後に、前記第２ゲート電極にｎ型不純物を注入する工程を更に含み、
前記第２ゲート電極にｎ型不純物を注入する前記工程において、前記ＮＭＯＳトランジスタのソースおよびドレインとなるべき領域にもｎ型不純物が注入される、
ことを特徴とする請求項１に記載の固体撮像装置の製造方法。
【請求項４】
前記第１部分に前記ｎ型不純物を注入する前記工程において、前記ゲート電極膜のうち前記画素部に対応する部分の全域に前記ｎ型不純物が注入される、
ことを特徴とする請求項１乃至３のいずれか１項に記載の固体撮像装置の製造方法。
【請求項５】
前記第１ゲート電極および前記第２ゲート電極を形成する前記工程の後に、前記第１ゲート電極および前記第２ゲート電極を覆う絶縁膜を形成する工程と、
前記絶縁膜のうち前記画素部に対応する部分、および、前記第２ゲート電極の側面にサイドスペーサを構成する部分が残るように前記絶縁膜をエッチングする工程と、を更に含み、
前記第２ゲート電極にｎ型不純物を注入する前記工程は、前記絶縁膜をエッチングする前記工程の後に行われる、
ことを特徴とする請求項３に記載の固体撮像装置の製造方法。
【請求項６】
前記第２ゲート電極にｎ型不純物を注入する前記工程は、前記第１ゲート電極および前記画素部における前記半導体基板の少なくとも一部が前記絶縁膜で覆われた状態でなされる、
ことを特徴とする請求項５に記載の固体撮像装置の製造方法。
【請求項７】
前記画素部は、前記ＭＯＳトランジスタを含む複数のＮＭＯＳトランジスタの複数のゲート電極を含み、
前記第１部分は、前記画素部の前記複数のゲート電極の少なくとも１つのゲート電極となるべき部分の少なくとも一部を更に含む、
ことを特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置の製造方法。
【請求項８】
前記少なくとも１つの第１ゲート電極は、増幅ＭＯＳトランジスタのゲート電極を含む、
ことを特徴とする請求項７に記載の固体撮像装置の製造方法。
【請求項９】
前記ゲート電極膜を形成する工程では、前記ゲート電極膜としてノンドープの半導体膜を形成する、
ことを特徴とする請求項１乃至８のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１０】
前記第１素子分離および前記第２素子分離は、ＳＴＩ（Ｓｈａｌｌｏｗ  Ｔｒｅｎｃｈ  Ｉｓｏｌａｔｉｏｎ）である、
ことを特徴とする請求項１乃至９のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１１】
前記ゲート電極膜を形成する工程の前に、前記画素部の第１ゲート絶縁膜および前記周辺回路部の第２ゲート絶縁膜を形成する工程を含み、
前記第１ゲート絶縁膜は、前記第２ゲート絶縁膜より厚い、
ことを特徴とする請求項１乃至１０のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１２】
前記画素部の前記ＭＯＳトランジスタは、シングルドレイン構造を有し、前記周辺回路部の前記ＮＭＯＳトランジスタは、ＬＤＤ構造（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有する、
ことを特徴とする請求項１乃至１１のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１３】
前記周辺回路部の前記ＮＭＯＳトランジスタは、金属半導体化合物層を有し、前記画素部の前記ＭＯＳトランジスタは、前記金属半導体化合物層と同じ金属成分を含む金属半導体化合物層を有しない、
ことを特徴とする請求項１乃至１２のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１４】
前記ゲート電極膜の形成と前記パターニングとの間において、前記周辺回路部の一部に不純物が注入される、
ことを特徴とする請求項１乃至１３のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１５】
前記ゲート電極膜のうち前記第１素子分離と前記第１活性領域との境界部分の上に位置する部分とは異なる部分にｐ型不純物を注入する工程を更に含む、
ことを特徴とする請求項１乃至１４のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１６】
前記ｐ型不純物を注入する前記工程は、前記第１ゲート電極および前記第２ゲート電極を形成する前記工程の前に行われる、
ことを特徴とする請求項１５に記載の固体撮像装置の製造方法。
【請求項１７】
前記画素部は、増幅トランジスタを含み、
前記製造方法は、前記増幅トランジスタのゲート電極が形成されるべき部分にｐ型不純物を注入する工程を更に含む、
ことを特徴とする請求項１５に記載の固体撮像装置の製造方法。
【請求項１８】
前記ゲート電極膜のうち前記画素部における少なくとも前記第１部分に対して前記ｎ型不純物を注入する前記工程は、前記周辺回路部における前記ゲート電極膜の第３部分がマスクされた状態でなされ、
前記第１ゲート電極および前記第２ゲート電極を形成する前記工程では、前記周辺回路部のＰＭＯＳトランジスタの第３ゲート電極が前記第３部分から形成され、
前記製造方法は、前記ＰＭＯＳトランジスタのソースおよびドレインとなるべき領域にｐ型不純物を注入する工程を更に含み、
ｐ型不純物を注入する前記工程では、前記ＰＭＯＳトランジスタの前記第３ゲート電極にもｐ型不純物が注入される、
ことを特徴とする請求項１乃至１７のいずれか１項に記載の固体撮像装置の製造方法。
【請求項１９】
前記第１素子分離および前記第２素子分離は、ＳＴＩであり、
前記第１活性領域の基準面に対する前記第１素子分離の突き出し量は、前記第２活性領域の基準面に対する前記第２素子分離の突き出し量より大きく、
前記第１ゲート電極および前記第２ゲート電極を形成する前記工程は、前記ゲート電極膜の前記第１部分のエッチングレートが前記ゲート電極膜の前記第２部分のエッチングレートより高い、
ことを特徴とする請求項１乃至１８のいずれか１項に記載の固体撮像装置の製造方法。
【請求項２０】
前記ゲート電極膜の形成と前記パターニングとの間においてｐ型不純物が前記ゲート電極膜の前記第３部分に注入されない、
ことを特徴とする請求項１８に記載の固体撮像装置の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明の１つの側面は、画素部および周辺回路部を有する固体撮像装置の製造方法に係り、前記製造方法は、前記画素部の第１素子分離および第１活性領域を半導体基板に形成するとともに前記周辺回路部の第２素子分離および第２活性領域を前記半導体基板に形成する工程と、前記第１素子分離、前記第１活性領域、前記第２素子分離および前記第２活性領域を覆うようにゲート電極膜を形成する工程と、前記ゲート電極膜のうち前記周辺回路部における少なくとも第２部分がマスクによって覆われた状態で、前記ゲート電極膜のうち前記画素部における少なくとも第１部分に対してｎ型不純物を注入する工程と、前記ｎ型不純物を注入する前記工程の後に、前記第１部分が前記第２部分よりも不純物濃度が高い状態で前記ゲート電極膜のパターニングを行うことにより、前記第１部分から前記画素部のＭＯＳトランジスタの第１ゲート電極を形成するとともに前記第２部分から前記周辺回路部のＮＭＯＳトランジスタの第２ゲート電極を形成する工程と、を含み、前記ゲート電極膜の前記第１部分は、前記第１素子分離と前記第１活性領域との境界部分の上に位置する部分を含む。