【手続補正書】
【提出日】平成29年3月21日(2017.3.21)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電荷再配分型デジタル−アナログ変換回路と、
前記電荷再配分型デジタル−アナログ変換回路の出力電圧と基準電圧とを比較する比較器と、
前記比較器の比較結果に基づいて、前記電荷再配分型デジタル−アナログ変換回路を制御する制御回路と、
有し、
前記電荷再配分型デジタル−アナログ変換回路は、
ｋ（ｋは４≦ｋを満たす整数）個の単位要素の各々が、スイッチと単位容量とを直列接続して構成され、共通出力線に並列接続される前記ｋ個の単位要素が二次元配列された単位容量アレイと、
前記ｋ個の単位要素の中のＤＥＭ(ダイナミック・エレメント・マッチング)対象のｊ（ｊは４≦ｊ≦ｋを満たす整数）個の単位要素が有する前記スイッチの少なくとも３つの入力端子のうち一つの入力端子に、ｍ（ｍは２≦ｍ＜ｊを満たす整数）本の電圧供給線を介して供給される電圧の一つを前記ＤＥＭに基づいて選択するセレクタと、
を有し、
前記制御回路は、前記比較器の比較結果に基づいて、前記セレクタと、前記ｋ個の単位要素の各々の前記スイッチとを制御し、
前記セレクタは、
前記単位容量アレイにてアナログ電圧をサンプルホールドする第１期間では、前記セレクタは、前記ｍ本の電圧供給線に共通して供給される変換対象のアナログ電圧を選択し、
前記第１期間に続いて逐次比較する第２期間では、前記セレクタは、前記ｍ本の電圧供給線に供給される電圧としてｍ個の重み付け参照電圧を選択することを特徴とする逐次比較型アナログ−デジタル変換器。
【請求項２】
請求項１において、
前記重み付け参照電圧は、抵抗分圧型デジタルーアナログ変換回路により参照電圧を抵抗分圧して生成されることを特徴とする逐次比較型アナログ−デジタル変換器。
【請求項３】
請求項１または２において、
前記制御回路は、
前記第１期間では、前記一つの入力端子が前記単位容量と導通するように前記スイッチを切り替え、
前記第２期間では、前記ｍ個の単位要素に、ｍ個の重み付け参照電圧の一つ及びグランド電圧の一方が供給されるように前記スイッチを切り替え、残りの（ｊ−ｍ）個の単位要素に、前記スイッチの前記一つの入力端子以外の他の入力端子に供給されている前記参照電圧及び前記グランド電圧の一方が供給されるように前記スイッチを切り替えることを特徴とする逐次比較型アナログ−デジタル変換器。
【請求項４】
請求項３において、
前記ｊ個の単位要素は、Ｍ行×Ｎ列（ＮはＮ≧２を満たす整数，ＭはＭ≧ｍを満たす整数）に配列され、
前記Ｍ行×Ｎ列の行列の行方向に沿って、Ｍ行の各行毎に、前記ｍ本の電圧供給線の１本と、前記参照電圧の供給線と、前記グランド電圧の供給線とが延びており、
前記Ｍ行×Ｎ列の行列の列方向に沿って、Ｎ列の各列に、前記ｍ個の単位要素を指定する少なくとも１本の制御信号線と、前記少なくとも３つの入力端子の一つを選択するｍ本の制御信号線とが延びていることを特徴とする逐次比較型アナログ−デジタル変換器。
【請求項５】
請求項４において、
Ｎ＞Ｍであることを特徴とする逐次比較型アナログ−デジタル変換器。
【請求項６】
請求項５において、
Ｍ＝ｍであることを特徴とする逐次比較型アナログ−デジタル変換器。
【請求項７】
請求項４乃至６のいずれか一項において、
ｊ＜ｋであり、前記ＤＥＭ対象外の（ｋ−ｊ）個の単位要素が、前記Ｍ行×Ｎ列の行列の最端列の隣に配置され、
前記（ｋ−ｊ）個の単位要素がそれぞれ有する前記スイッチの入力端子の一つに、前記ｍ個の重み付け参照電圧の一つが入力され、他の一つに前記グランド電圧が入力されることを特徴とする逐次比較型アナログ−デジタル変換器。
【請求項８】
請求項１乃至７のいずれか一項において、
前記共通出力線に共通電圧を供給するリセットスイッチをさらに有し、前記セレクタは、前記単位容量をリセットする時に前記共通電圧を選択して、前記単位容量の両端に前記共通電圧を供給することを特徴とする逐次比較型アナログ−デジタル変換器。
【請求項９】
請求項１乃至８のいずれか一項において、
前記単位容量アレイは、第１共通出力線に前記ｋ個の単位要素が並列接続された第１容量アレイと、第２共通出力線に前記ｋ個の単位要素が並列接続された第２容量アレイとを有し、
前記セレクタは、２本の差動信号線の１本から前記アナログ電圧が入力され、前記第１容量アレイに接続される第１セレクタと、前記２本の差動信号線の他の１本から前記アナログ電圧が入力され、前記第２容量アレイに接続される第２セレクタとを有し、
前記比較器は、前記第１，第２の共通出力線からの出力を比較することを特徴とする逐次比較型アナログ−デジタル変換器。
【請求項１０】
物量検出センサー素子と、
前記物量検出センサー素子と接続され、請求項１乃至９のいずれか一項に記載の逐次比較型アナログ−デジタル変換器を含むＩＣと、
を有することを特徴とする物理量検出センサー。
【請求項１１】
請求項１０に記載の物理量検出センサーを有することを特徴とする電子機器。
【請求項１２】
請求項１０に記載の物理量検出センサーを有することを特徴とする移動体。
【請求項１３】
電荷再配分型デジタル−アナログ変換回路に設けられ、各々がスイッチと単位容量とを直列接続して構成されるｋ（ｋは４≦ｋを満たす整数）個の単位要素の中で、かつ、ＤＥＭ(ダナミック・エレメント・マッチング)対象となっているｊ（ｊは４≦ｊ≦ｋを満たす整数）個の単位要素のうち、ｍ（ｍは２≦ｍ＜ｊを満たす整数）個の単位要素を前記ＤＥＭによって指定し、
前記ｍ個の単位要素に各々設けられた前記スイッチの少なくとも３つの入力端子のうち一つの入力端子を介して、重み付け参照電圧を前記ｍ個の単位要素に供給し、
残りの（ｊ−ｍ）個の単位要素が有する前記スイッチを介して、前記一つの入力端子以外の他の入力端子に供給される前記参照電圧及びグランド電圧の一方を、前記（ｊ−ｍ）個の単位要素に供給することを特徴とする逐次比較型アナログ−デジタル変換方法。
【請求項１４】
請求項１３において、
前記重み付け参照電圧は、抵抗分圧型デジタルーアナログ変換回路にて参照電圧を抵抗分圧して生成されることを特徴とする逐次比較型アナログ−デジタル変換方法。
【請求項１５】
請求項１３または１４において、
Ｍ行×Ｎ列（ＮはＮ≧２を満たす整数，ＭはＭ＝ｍを満たす整数）に配列された前記ｊ個の単位要素の中から列単位で前記ｍ個の単位要素を前記ＤＥＭにより指定することを特徴とする逐次比較型アナログ−デジタル変換方法。
【請求項１６】
請求項１５において、
Ｍ行×Ｎ列の前記ｊ個の単位要素の一つにポインタを設定し、前記ポインタの位置に基づいて、列単位で前記ｍ個の単位要素を前記ＤＥＭにより指定することを特徴とする逐次比較型アナログ−デジタル変換方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正の内容】
【００１５】
（４）本発明の一態様では、前記ｊ個の単位要素は、Ｍ行×Ｎ列（Ｎ≧２，Ｍ≧ｍを満たす整数）に配列され、前記Ｍ行×Ｎ列の行列の行方向に沿って、Ｍ行の各行毎に、前記ｍ本の電圧供給線の１本と、前記参照電圧の供給線と、前記グランド電圧の供給線とが延びており、前記Ｍ行×Ｎ列の行列の列方向に沿って、Ｎ列の各列に、前記ｍ個の単位要素を指定する少なくとも１本の制御信号線と、前記少なくとも３つの入力端子の一つを選択するｍ本の制御信号線とが延びるように構成することができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
こうすると、差動信号をアナログ−デジタル変換対象とすることができ、逐次比較型ＡＤ変換回路の用途を拡大できる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
【図１】電荷再配分型ＤＡ変換回路を含む本発明の一実施形態に係る逐次比較型ＡＤ変換回路を示す回路図である。
【図２】本発明の一実施形態に係る逐次比較型ＡＤ変換回路中の抵抗分圧型ＤＡ変換回路を示す回路図である。
【図３】図１に示す電荷再配分型ＤＡ変換回路が有する単位容量アレイのレイアウト図である。
【図４】単位容量に接続されるスイッチの回路図である。
【図５】単位容量に接続されるスイッチを介して出力される電圧と、スイッチを切り替える制御信号との関係を示す図である。
【図６】１０ビットの変換結果が１０１０１００１００となった時の逐次比較型ＡＤ変換回路の等価回路図である。
【図７】図７（Ａ）（Ｂ）は、ＤＥＭによる動的な単位容量の割り当て動作を説明するための図である。
【図８】差動信号に適用される逐次比較型ＡＤ変換回路を示す回路図である。
【図９】図８に示す逐次比較型ＡＤ変換回路のセレクタ及びスイッチの動作状態と制御信号との関係を示す図である。
【図１０】ＤＥＭ適応範囲の下位に、容量比を持たない単位容量に接続される参照電圧に重み付けを持たせる範囲を設定した例を示す図である。
【図１１】ＤＥＭ適応範囲の中位に、容量比を持たない単位容量に接続される参照電圧に重み付けを持たせる範囲を設定した例を示す図である。
【図１２】逐次分散型ＡＤ変換回路を用いることができる物理量検出センサーのブロック図である。
【図１３】電子機器の一具体例としてのスマートフォンの構成を概略的に示す概念図である。
【図１４】電子機器の他の具体例としてのデジタルスチルカメラの構成を概略的に示す概念図である。
【図１５】移動体の一具体例としての自動車の構成を概略的に示す概念図である。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
図２に示すように、抵抗分圧型ＤＡ変換回路１００は、参照電圧ＶｒｅｆをＲ−２Ｒ型の分圧回路により抵抗分圧して、バイナリーに重み付けされた重み付け参照電圧Ｖｒｅｆ／２，Ｖｒｅｆ／４，Ｖｒｅｆ／８，Ｖｒｅｆ／１６，Ｖｒｅｆ／３２，Ｖｒｅｆ／６４の計６個の重み付け参照電圧が生成される。参照電圧Ｖｒｅｆと、図２の抵抗分圧型ＤＡ変換回路１００の出力である６個の重み付け参照電圧とは、図１に示す電荷再配分型ＤＡ変換回路１０に供給される。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４１
【補正方法】変更
【補正の内容】
【００４１】
電荷再配分型ＤＡ変換回路１０は、ｋ（４≦ｋを満たす整数で本実施形態ではｋ＝２１）個の単位要素１１の各々が、スイッチＳＷと単位容量Ｃとを直列接続して構成され、共通出力線１２に並列接続されるｋ個の単位要素１１が二次元配列された単位容量アレイ１３を有する。ここで、図１では、ｋ＝２１個の単位容量Ｃを、上位７ビットに割り当てられる単位容量Ｃ１＿１８〜Ｃ１＿１と、下位３ビットに割り当てられる単位容量Ｃ２＿３〜Ｃ２＿１と表記している。単位容量Ｃ１＿１８〜Ｃ１＿１と、単位容量Ｃ２＿３〜Ｃ２＿１とは、全て等しい単位容量値（Ｃ１）を有する。同様に図１では、ｋ＝２１個のスイッチＳＷは、上位７ビットに割り当てられるＣ１＿１８〜Ｃ１＿１の各一つに接続されるスイッチＳＷ１＿１８〜ＳＷ１＿１と、下位３ビットに割り当てられる単位容量Ｃ２＿３〜Ｃ２＿１の各一つに接続されるスイッチＳＷ２＿３〜ＳＷ２＿１と表記されている。  
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４８
【補正方法】変更
【補正の内容】
【００４８】
ｋ＝２１個の単位要素１１のスイッチＳＷに各種電圧を供給するために、ｋ＝２１個の単位要素１１を図３に示すように行列に配置することができる。本実施形態では、ＤＥＭ対象となる単位要素１１の数ｊが単位要素１１の全数ｋよりも少ない（ｊ＜ｋ）。ＤＥＭ対象となる単位要素１１（単位容量Ｃ１＿１８〜Ｃ１＿１、スイッチＳＷ１＿１８〜ＳＷ１＿１）は、Ｍ行×Ｎ列（Ｎ≧２，Ｍ≧ｍを満たす整数で、本実施形態ではＭ＝３、Ｎ＝６）に二次元配列することができる。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
ＤＥＭ対象となる１８個の単位要素１１がＭ＝３行×Ｎ＝６列に配置される領域では、行方向に沿って、Ｍ行の各行毎に、セレクタ１５のノードＮｏｄｅ１〜３に接続されたｍ＝３本の電圧供給線１４Ａ〜１４Ｃの１本と、参照電圧Ｖｒｅｆの供給線と、グランド電圧ＧＮＤの供給線とが延びている。また、Ｍ行×Ｎ列の行列の列方向に沿って、Ｎ列の各列に、重み付け参照電圧の供給対象となるｍ個の単位要素を指定する制御信号線ＤＥＭ＿ＳＵＢ［６］〜ＤＥＭ＿ＳＵＢ［１］の１本と、スイッチＳＷの３つの入力端子の一つを選択する３本の制御信号線（ＤＥＭ［１８］〜ＤＥＭ［１６］、ＤＥＭ［１５］〜ＤＥＭ［１３］、ＤＥＭ［１２］〜ＤＥＭ［１０］、ＤＥＭ［９］〜ＤＥＭ［７］、ＤＥＭ［６］〜ＤＥＭ［４］、ＤＥＭ［３］〜ＤＥＭ［１］のいずれか）とが延びている。本実施形態では、Ｍ行の数をＭ＝ｍとしていることから、重み付け参照電圧の供給対象となるｍ個の単位要素を指定する制御信号線（ＤＥＭ＿ＳＵＢ［６］〜ＤＥＭ＿ＳＵＢ［１］）は各列に１本設けるだけでよく、行方向に延びる電圧供給線の数も最少となる。また、列方向に延びる制御信号線の数は行方向に延びる電圧供給線の数に応じて多くなるので、Ｍ＜Ｎとすることで配線数を少なくすることができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
ここで、特許文献１と同様に、各単位要素１１毎の単位容量値（Ｃ１）の比精度が、変換精度に影響を与える。そこでＤＥＭ(Dynamic Element Matching)により、出力ビットに割り当てられる単位要素１１を動的に切り替えている。ＤＥＭにより、容量比を作り出す単位容量を常に同じ単位容量の組み合わせで構成するのではなく、様々な単位容量の組み合わせで構成することで、見かけ上の比精度を向上させることができる。特許文献２は、容量比を持たせる部分にしかＤＥＭが適応されていない。しかし、回路面積削減のために単位容量を小さくしていくと、容量比を持たせた上位４ビットにＤＥＭを適用しただけでは足りず、次の３ビットの単位容量の比精度が変換精度に影響を与える。そこで、本実施形態では、容量比を持たせずに重み付け参照電圧Ｖｒｅｆ／２，Ｖｒｅｆ／４，Ｖｒｅｆ／８が供給される単位容量にもＤＥＭを適応させることにしている。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
図６は、１０ビットの変換結果が１０１０１００１００となった時の逐次比較型ＡＤ変換回路１の等価回路図である。単位容量値（Ｃ１）を持つ任意の単位容量をＣ１＿＊と表記したとき、単位容量の並列接続により、上位４ビットには容量比８（Ｃ１＿＊×８）：４（Ｃ１＿＊×４）：２（Ｃ１＿＊×２）：１（Ｃ１＿＊×１）を持たせている。上位４ビットに割り当てられる任意の単位容量は、０ビットであればグランド電圧ＧＮＤが供給され、１ビットであれば参照電圧Ｖｒｅｆが供給されている。上位４ビットに続く３ビットに割り当てられる任意の単位容量は、０ビットであればグランド電圧ＧＮＤが供給され、１ビットであれば対応する重み付け参照電圧（Ｖｒｅｆ／２，Ｖｒｅｆ／４，Ｖｒｅｆ／８のいずれか）が供給されている。下位３ビットに割り当てられる単位容量Ｃ２＿３〜Ｃ２＿１は、０ビットであればグランド電圧ＧＮＤが供給され、１ビットであれば対応する重み付け参照電圧（Ｖｒｅｆ／１６，Ｖｒｅｆ／３２，Ｖｒｅｆ／６４のいずれか）が供給されている。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００６８
【補正方法】変更
【補正の内容】
【００６８】
（４）逐次比較型ＡＤ変換回路の変形例
図１０及び図１１は、図６に示す等価回路と同様に、並列接続される単位容量により容量比を持たせた電荷再配分型デジタル−アナログ変換回路の等価回路図である。図１０は上述した実施形態の通り、実線枠で示すＤＥＭ適応範囲内にて、容量比を持たない単位容量（１Ｃ）に接続される参照電圧に重み付け（比）を持たせた範囲は、破線枠で示すようにＤＥＭ適応範囲（実線枠）の下位に設けた例を示している。これとは異なり、図１１のようにしても良い。図１１は、ＤＥＭ適応範囲（実線枠）の下位でなく中位に、容量比を持たない単位容量（１Ｃ）に接続される参照電圧に重み付け（比）を持たせた範囲（破線枠）を設けた例を示している。