【手続補正書】
【提出日】平成29年5月22日(2017.5.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
貫通孔を有する第１連結部材と、
前記第１連結部材の貫通孔に配置され、接続パッドが配置された活性面、及び前記活性面の反対側に配置された非活性面を有する半導体チップと、
前記第１連結部材及び前記半導体チップの非活性面の少なくとも一部を封止する封止材と、
前記第１連結部材及び前記半導体チップの活性面上に配置され、前記接続パッドと電気的に連結された再配線層を含む第２連結部材と、を含み、
前記第１連結部材は、第１絶縁層、前記第１絶縁層の一面に配置された第１再配線層、前記第１絶縁層上に配置され、前記第１再配線層を覆う第２絶縁層、及び前記第２絶縁層上に配置される第２再配線層を含み、
前記第１及び第２再配線層は前記接続パッドと電気的に連結される、ファンアウト半導体パッケージ。
【請求項２】
前記第１絶縁層は前記第２絶縁層より厚さが厚い、請求項１に記載のファンアウト半導体パッケージ。
【請求項３】
前記第２再配線層は前記第２連結部材の再配線層より厚さが厚い、請求項１に記載のファンアウト半導体パッケージ。
【請求項４】
前記第２再配線層は前記接続パッドと実質的に同一のレベルに位置する、請求項１に記載のファンアウト半導体パッケージ。
【請求項５】
前記第１再配線層は前記半導体チップの活性面と非活性面との間に位置する、請求項１に記載のファンアウト半導体パッケージ。
【請求項６】
前記第１連結部材は前記第１絶縁層の他面に配置された第３再配線層をさらに含み、
前記第３再配線層は前記接続パッドと電気的に連結される、請求項１に記載のファンアウト半導体パッケージ。
【請求項７】
前記第１連結部材は、前記第１絶縁層上に配置され、前記第３再配線層を覆う第３絶縁層、及び前記第３絶縁層上に配置された第４再配線層をさらに含み、
前記第４再配線層は前記接続パッドと電気的に連結される、請求項６に記載のファンアウト半導体パッケージ。
【請求項８】
前記半導体チップは信号用接続パッドを有し、
前記信号用接続パッドは、前記第２連結部材の再配線層の信号パターン及び前記第１連結部材の第１再配線層の信号パターンをこの順序または反対の順序で経由する電気的経路を通じて前記第１連結部材上のファンアウト領域に配置された信号用接続端子と電気的に連結され、
前記第１連結部材の第２及び第３再配線層はグランドパターンを有する、請求項６に記載のファンアウト半導体パッケージ。
【請求項９】
前記半導体チップは信号用接続パッドを有し、
前記信号用接続パッドは、前記第２連結部材の再配線層の信号パターン、前記第１連結部材の第１再配線層の信号パターン、及び前記第１連結部材の第４再配線層の信号パターンをこの順序または反対の順序で経由する電気的経路を通じて前記第１連結部材上のファンアウト領域に配置された信号用接続端子と電気的に連結され、
前記第１連結部材の第２及び第３再配線層はグランドパターンを有する、請求項７に記載のファンアウト半導体パッケージ。
【請求項１０】
前記半導体チップは信号用接続パッドを有し、
前記信号用接続パッドは、前記第２連結部材の再配線層の信号パターン及び前記第１連結部材の第１再配線層の信号パターンをこの順序または反対の順序で経由する電気的経路を通じて前記第２連結部材上のファンアウト領域に配置された信号用接続端子と電気的に連結され、
前記第１連結部材の第２及び第３再配線層はグランドパターンを有する、請求項６に記載のファンアウト半導体パッケージ。
【請求項１１】
前記第３再配線層はワイヤボンディング用パッドを有し、
前記ワイヤボンディング用パッドは外部に露出する、請求項６に記載のファンアウト半導体パッケージ。
【請求項１２】
前記第１連結部材は、前記第１絶縁層を貫通し、前記第１及び第３再配線層を連結する第１ビア、及び前記第２絶縁層を貫通し、前記第１及び第２再配線層を連結する第２ビアをさらに含み、
前記第１ビアは前記第２ビアより直径が大きい、請求項６に記載のファンアウト半導体パッケージ。
【請求項１３】
前記第１絶縁層は前記第２絶縁層より弾性係数が大きい、請求項１に記載のファンアウト半導体パッケージ。
【請求項１４】
前記第１連結部材は前記貫通孔の壁面に配置された金属層をさらに含む、請求項１に記載のファンアウト半導体パッケージ。
【請求項１５】
前記金属層は前記第１及び第２再配線層のうち少なくとも一つと電気的に連結される、請求項１４に記載のファンアウト半導体パッケージ。
【請求項１６】
前記第１連結部材の貫通孔内に配置された手動部品をさらに含む、請求項１に記載のファンアウト半導体パッケージ。
【請求項１７】
前記封止材は前記第１連結部材及び前記半導体チップの非活性面を覆い、前記貫通孔の壁面と前記半導体チップの側面との間を満たす、請求項１に記載のファンアウト半導体パッケージ。
【請求項１８】
前記封止材は、ガラス繊維、無機フィラー、及び絶縁樹脂を含む、請求項１に記載のファンアウト半導体パッケージ。
【請求項１９】
前記第２連結部材上に配置され、前記第２連結部材の再配線層の少なくとも一部を露出させる開口部を有するパッシベーション層と、
前記開口部上に配置された第１接続端子と、をさらに含み、
前記第１接続端子のうち少なくとも一つはファンアウト領域に位置する、請求項１に記載のファンアウト半導体パッケージ。
【請求項２０】
前記封止材を貫通する開口部上に配置され、前記第１連結部材と電気的に連結された第２接続端子をさらに含む、請求項１９に記載のファンアウト半導体パッケージ。
【請求項２１】
前記封止材上に配置されたカバー層と、
前記カバー層を貫通する開口部上に配置され、前記第１連結部材と電気的に連結された第２接続端子と、をさらに含む、請求項１９に記載のファンアウト半導体パッケージ。
【請求項２２】
前記封止材上に積層され、前記第１連結部材と電気的に連結されたメモリーパッケージをさらに含み、
前記半導体チップはアプリケーションプロセッサーチップを含み、
前記メモリーパッケージはメモリーチップを含む、請求項１に記載のファンアウト半導体パッケージ。
【請求項２３】
第１絶縁層を準備する段階、前記第１絶縁層の一面に第１再配線層を形成する段階、前記第１絶縁層上に前記第１再配線層を覆う第２絶縁層を形成する段階、前記第２絶縁層上に第２再配線層を形成する段階、及び前記第１及び第２絶縁層を貫通する貫通孔を形成する段階を含む第１連結部材を形成する段階と、
前記第１連結部材の貫通孔内に接続パッドが配置された活性面、及び前記活性面の反対側に配置された非活性面を有する半導体チップを配置する段階と、
前記第１連結部材及び前記半導体チップの非活性面の少なくとも一部を封止する封止材を形成する段階と、
前記第１連結部材及び前記半導体チップの活性面上に前記接続パッドと電気的に連結された再配線層を含む第２連結部材を形成する段階と、を含み、
前記第１及び第２再配線層は前記接続パッドと電気的に連結され、
前記第１及び第２再配線層は前記半導体チップの配置前に形成される、ファンアウト半導体パッケージの製造方法。
【請求項２４】
前記第１連結部材を形成する段階は、前記第１絶縁層の他面に第３再配線層を形成する段階をさらに含み、
前記第３再配線層は前記接続パッドと電気的に連結され、
前記第３再配線層は前記半導体チップの配置前に形成される、請求項２３に記載のファンアウト半導体パッケージの製造方法。
【請求項２５】
前記第１連結部材を形成する段階は、前記第１絶縁層上に前記第３再配線層を覆う第３絶縁層を形成する段階、及び前記第３絶縁層上に第４再配線層を形成する段階をさらに含み、
前記第４再配線層は前記接続パッドと電気的に連結され、
前記第４再配線層は前記半導体チップの配置前に形成される、請求項２４に記載のファンアウト半導体パッケージの製造方法。
【請求項２６】
前記半導体チップを配置する段階は、
前記第１連結部材上に粘着フィルムを付着し、前記第１連結部材の貫通孔を介して露出された前記粘着フィルムに前記半導体チップの活性面を付着して配置する段階である、請求項２３に記載のファンアウト半導体パッケージの製造方法。
【請求項２７】
第１絶縁層、前記第１絶縁層の下部に形成された二つ以上の再配線層、及び前記二つ以上の再配線層の間に配置された第２絶縁層を含む第１連結部材と、
前記第１連結部材を貫通する貫通孔内に配置された半導体チップと、
前記二つ以上の再配線層及び前記半導体チップと電気的に連結され、前記第１連結部材及び前記半導体チップ上に配置された第２連結部材と、を含み、
前記二つ以上の再配線層及び前記第２絶縁層は前記第２連結部材と前記第１絶縁層との間に配置される、ファンアウト半導体パッケージ。
【請求項２８】
前記二つ以上の再配線層のうち少なくとも一つは前記半導体チップの上面及び下面の間に配置される、請求項２７に記載のファンアウト半導体パッケージ。
【請求項２９】
複数の絶縁層及び複数の再配線層を含む第１連結部材を準備する段階と、
前記第１連結部材の全体を貫通する貫通孔を形成する段階と、
前記第１連結部材及び前記第１連結部材の貫通孔内に配置される半導体チップを仮基板上に付着する段階と、
前記第１連結部材の貫通孔を少なくとも封止材で満たして前記半導体チップを封止する段階と、
前記第１連結部材、前記封止材、及び前記半導体チップの一面から前記仮基板を分離する段階と、
前記第１連結部材、前記封止材、及び前記半導体チップの一面に前記半導体チップと前記複数の再配線層を電気的に連結させる第２連結部材を形成する段階と、を含む、ファンアウト半導体パッケージの製造方法。
【請求項３０】
前記第１連結部材の複数の再配線層のうち少なくとも一つは前記半導体チップの上面及び下面の間に形成される、請求項２９に記載のファンアウト半導体パッケージの製造方法。
【請求項３１】
前記封止材上に配置されたバックサイド再配線層をさらに含み、
前記バックサイド再配線層は、前記半導体チップの接続パッドと電気的に連結されている、請求項１に記載のファンアウト半導体パッケージ。
【請求項３２】
前記封止材上に配置され、前記バックサイド再配線層の少なくとも一部を露出させる開口部を有するカバー層をさらに含む、請求項３１に記載のファンアウト半導体パッケージ。