【手続補正書】
【提出日】平成29年7月5日(2017.7.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板の画素領域に配されたトランジスタと、前記半導体基板の上に形成された第１の電極、前記第１の電極の上に形成された光電変換層、及び前記光電変換層の上に形成された第２の電極を含む光電変換素子と、をそれぞれが備える複数の画素と、
前記半導体基板と前記第１の電極との間の配線層に含まれる導電部材と、
前記画素領域に配置され、前記第２の電極を前記導電部材に電気的に接続する第１のコンタクト部と、
を有することを特徴とする撮像装置。
【請求項２】
前記第１のコンタクト部は、前記複数の画素のそれぞれに対して少なくとも１つずつ配置されている
ことを特徴とする請求項１記載の撮像装置。
【請求項３】
前記複数の画素は、複数の行及び複数の列によって構成されるマトリクス状に配置され、
前記第１のコンタクト部は、ｍ及びｎを自然数として、前記複数の画素のｍ行毎及び／又はｎ列毎に配置されている
ことを特徴とする請求項１記載の撮像装置。
【請求項４】
前記画素領域の周辺に配された周辺領域に、前記第２の電極と前記配線層とを電気的に接続する第２のコンタクト部を更に有する
ことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
前記導電部材は第１の方向に沿って延在し、
前記配線層は、前記導電部材よりも下層に配置され、前記第１の方向と交差する第２の方向に沿って延在する第２の導電部材とを含み、
前記導電部材と前記第２の導電部材とを電気的に接続する第３のコンタクト部を更に有する
ことを特徴とする請求項１乃至４のいずれか１項に記載の撮像装置。
【請求項６】
前記半導体基板の表面と平行な面への前記導電部材の垂直射影と、前記面への前記第１の電極の垂直射影とが、互いに重なる
ことを特徴とする請求項１乃至５のいずれか１項に記載の撮像装置。
【請求項７】
前記第２の電極は、前記複数の画素に共通の共通電極である
ことを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
【請求項８】
前記複数の画素は、複数の組に分けられており、
前記複数の組に、共通電極としての前記第２の電極と前記配線層とがそれぞれ設けられている
ことを特徴とする請求項１乃至６のいずれか１項に記載の撮像装置。
【請求項９】
前記複数の画素のそれぞれは、前記第２の電極の上に設けられたマイクロレンズを更に有する
ことを特徴とする請求項１乃至８のいずれか１項に記載の撮像装置。
【請求項１０】
前記複数の画素のそれぞれは、前記第２の電極と前記マイクロレンズとの間に設けられたカラーフィルタを更に有する
ことを特徴とする請求項９記載の撮像装置。
【請求項１１】
前記配線層とは異なる第２の配線層に含まれる複数の出力線を更に有し、
前記複数の画素は、複数の行及び複数の列によって構成されるマトリクス状に配置され、
前記複数の出力線は、前記複数の列に対応して設けられている
ことを特徴とする請求項１乃至１０のいずれか１項に記載の撮像装置。
【請求項１２】
前記トランジスタは、前記光電変換素子で生成された電荷に基づく画素信号を、前記複数の出力線のうちのいずれかに出力する
ことを特徴とする請求項１１記載の撮像装置。
【請求項１３】
半導体基板と、
第１の画素と第２の画素とを少なくとも含む複数の画素であって、前記複数の画素のそれぞれが、前記半導体基板の上に形成された第１の電極、前記第１の電極の上に形成された光電変換層、及び前記光電変換層の上に形成された第２の電極を含む光電変換素子をそれぞれが備える複数の画素と、
前記半導体基板と前記第１の電極との間の配線層に含まれる導電部材と、
前記第１の画素の前記光電変換素子に含まれる前記第１の電極と、前記第２の画素の前記光電変換素子に含まれる前記第１の電極との間に配置され、前記第２の電極と前記導電部材とを電気的に接続する第１のコンタクト部と、を有する
ことを特徴とする撮像装置。
【請求項１４】
半導体基板と、
前記半導体基板の画素領域に配され、前記半導体基板の上に形成された第１の電極、前記第１の電極の上に形成された光電変換層、及び前記光電変換層の上に形成された第２の電極を含む光電変換素子と、前記第２の電極に接続されたアンプ回路と、をそれぞれが備える複数の画素と、を有し、
前記アンプ回路が前記複数の画素の前記第２の電極に電圧を供給する
ことを特徴とする撮像装置。
【請求項１５】
半導体基板と、
前記半導体基板の画素領域に配され、前記半導体基板の上に形成された第１の電極、前記第１の電極の上に形成された光電変換層、及び前記光電変換層の上に形成された第２の電極を含む光電変換素子をそれぞれが備える複数の画素と、
前記半導体基板と前記第１の電極との間に配置された配線層であって、第１の方向に沿って延在する第１の導電部材と、前記第１の導電部材よりも下層に配置され、前記第１の方向と交差する第２の方向に沿って延在する第２の導電部材とを含む配線層と、
前記画素領域に配置され、前記第２の電極と前記第１の導電部材とを電気的に接続する第１のコンタクト部と、
前記第１の導電部材と前記第２の導電部材とを電気的に接続する第２のコンタクト部と、を有する
ことを特徴とする撮像装置。
【請求項１６】
前記光電変換層は、量子ドットを含む
ことを特徴とする請求項１乃至１５のいずれか１項に記載の撮像装置。
【請求項１７】
請求項１乃至１６のいずれか１項に記載の撮像装置と、
前記撮像装置から出力された画素信号を処理する信号処理装置と
を有することを特徴とする撮像システム。
【請求項１８】
前記撮像装置は、前記複数の画素のそれぞれが２つの光電変換部を有し、
前記信号処理装置は、前記２つの光電変換部にて生成された前記画素信号をそれぞれ処理し、前記撮像装置から被写体までの距離情報を取得する
ことを特徴とする請求項１７記載の撮像システム。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
本発明の一観点によれば、半導体基板と、前記半導体基板の画素領域に配されたトランジスタと、前記半導体基板の上に形成された第１の電極、前記第１の電極の上に形成された光電変換層、及び前記光電変換層の上に形成された第２の電極を含む光電変換素子と、をそれぞれが備える複数の画素と、前記半導体基板と前記第１の電極との間の配線層に含まれる導電部材と、前記画素領域に配置され、前記第２の電極を前記導電部材に電気的に接続する第１のコンタクト部と、を有する撮像装置が提供される。
また、本発明の他の一観点によれば、半導体基板と、第１の画素と第２の画素とを少なくとも含む複数の画素であって、前記複数の画素のそれぞれが、前記半導体基板の上に形成された第１の電極、前記第１の電極の上に形成された光電変換層、及び前記光電変換層の上に形成された第２の電極を含む光電変換素子をそれぞれが備える複数の画素と、前記半導体基板と前記第１の電極との間の配線層に含まれる導電部材と、前記第１の画素の前記光電変換素子に含まれる前記第１の電極と、前記第２の画素の前記光電変換素子に含まれる前記第１の電極との間に配置され、前記第２の電極と前記導電部材とを電気的に接続する第１のコンタクト部と、を有する撮像装置が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
また、本発明の更に他の一観点によれば、半導体基板と、前記半導体基板の画素領域に配され、前記半導体基板の上に形成された第１の電極、前記第１の電極の上に形成された光電変換層、及び前記光電変換層の上に形成された第２の電極を含む光電変換素子と、前記第２の電極に接続されたアンプ回路と、をそれぞれが備える複数の画素と、を有し、前記アンプ回路が前記複数の画素の前記第２の電極に電圧を供給する撮像装置が提供される。
また、本発明の更に他の一観点によれば、半導体基板と、前記半導体基板の画素領域に配置され、前記半導体基板の上に形成された第１の電極、前記第１の電極の上に形成された光電変換層、及び前記光電変換層の上に形成された第２の電極を含む光電変換素子をそれぞれが備える複数の画素と、前記半導体基板と前記第１の電極との間に配置された配線層であって、第１の方向に沿って延在する第１の導電部材と、前記第１の導電部材よりも下層に配置され、前記第１の方向と交差する第２の方向に沿って延在する第２の導電部材とを含む配線層と、前記画素領域に配置され、前記第２の電極と前記第１の導電部材とを電気的に接続する第１のコンタクト部と、前記第１の導電部材と前記第２の導電部材とを電気的に接続する第２のコンタクト部と、を有する撮像装置が提供される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
リセットトランジスタ２４は、光電変換素子１２の露光期間に先立ち、容量２６の一方の端子、すなわち増幅トランジスタ２０の制御端子の電位をリセットするためのものである。リセット信号線ＲＥＳを介してリセットトランジスタ２４の制御端子に制御信号ｐＲＥＳが印加されると、リセットトランジスタ２４がオン状態となり、増幅トランジスタ２０の制御端子の電位がリセット電圧ＶＲＥＳに応じた電位にリセットされる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３０
【補正方法】変更
【補正の内容】
【００３０】
画素電極（第１の電極１４）の上には、光電変換層１６が形成されている。光電変換層１６の上には、共通電極（第２の電極１８）が形成されている。これにより、第１の電極１４、光電変換層１６及び第２の電極１８を含む光電変換素子１２が構成されている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００３３
【補正方法】変更
【補正の内容】
【００３３】
ブロッキング層６４は、信号電荷とは反対の導電型を有するキャリアが第２の電極１８側から注入されるのを抑制するためのものである。ブロッキング層６４としては、典型的には、光電変換層１６を構成する半導体のＰ型又はＮ型の半導体を用いることができる。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００３４
【補正方法】変更
【補正の内容】
【００３４】
第２の電極１８は、複数の画素１０の光電変換素子１２に共通の電極であり、複数の画素１０を含む領域に渡って形成されている。第２の電極１８は、隣接する画素１０の第１の電極１４間の領域において、第３層目の配線層６０に含まれる導電部材６０ｂ、コンタクトプラグ５８ｂを介して、第２層目の配線層５６に含まれるＶｓ電圧配線５６ｂに接続されている。Ｖｓ電圧配線５６ｂは、図３に示すように、複数の画素１０を含む領域に渡って、第１の電極１４間の領域に網目状あるいは格子状に配置されている。また、Ｖｓ電圧配線５６ｂは所定のパターンを有する導電部材によって構成される。