【手続補正書】
【提出日】平成29年6月13日(2017.6.13)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
アナログ信号と参照信号とを比較した結果を示す比較結果信号を出力する比較器と、
第１のデジタル信号と第２のデジタル信号とを供給する第１の回路と、
前記第１のデジタル信号または前記第２のデジタル信号をホールドするメモリと、
前記第２のデジタル信号の信号レベルを変化させる第２の回路と、
を有し、
前記比較結果信号の信号レベルの変化に基づいて、前記メモリが前記第１のデジタル信号をホールドし、
前記第２の回路が前記第２のデジタル信号の信号レベルを変化させる前に、前記メモリが前記第２のデジタル信号をサンプリングし、
前記第２の回路が前記第２のデジタル信号の信号レベルを変化させた後に、前記メモリが前記第２のデジタル信号をホールドすることを特徴とするアナログデジタル変換回路。
【請求項２】
前記メモリを含み、各々が前記第１のデジタル信号または前記第２のデジタル信号をホールドする複数のメモリと、を備え、
前記複数のメモリの各々が、Ｎ個（Ｎ＞１）のビットメモリを有し、
前記第１のデジタル信号が、Ｍビット（Ｍ＜Ｎ）のデジタル信号であり、
前記Ｎ個のビットメモリが前記第２のデジタル信号をホールドすることを特徴とする請求項１に記載のアナログデジタル変換回路。
【請求項３】
前記複数のメモリのうちの、前記第２のデジタル信号の信号レベルとは異なる信号レベルの信号をホールドしたメモリにおいて、
前記第２のデジタル信号の信号レベルとは異なる信号レベルをホールドしたビットメモリの数が、前記Ｎと前記Ｍとの差以下の場合に、
前記Ｎ個のビットメモリのうちの、前記第２のデジタル信号の信号レベルとは異なる信号レベルをホールドした前記ビットメモリの代わりに、前記Ｎ個のビットメモリのうちの前記第２のデジタル信号の信号レベルと同じ信号レベルをホールドした前記ビットメモリを用いて、前記第１のデジタル信号をホールドすることを特徴とする請求項２に記載のアナログデジタル変換回路。
【請求項４】
前記メモリを含み、各々が前記第１のデジタル信号または前記第２のデジタル信号をホールドする複数のメモリと、を備え、
前記複数のメモリの各々が、Ｎ個（Ｎ＞１）のビットメモリを有し、
前記Ｎ個のうちのＭ個（Ｎ＞Ｍ≧１）のビットメモリが前記第２のデジタル信号をホールドすることを特徴とする請求項１に記載のアナログデジタル変換回路。
【請求項５】
前記複数のメモリのうちの、前記第２のデジタル信号の信号レベルとは異なる信号レベルの信号をホールドした前記メモリにおいて、
前記Ｍ個のビットメモリのうちの、前記第２のデジタル信号の信号レベルとは異なる信号レベルをホールドしたビットメモリの代わりに、Ｎ―Ｍ個のビットメモリの少なくとも１つを用いて、前記第１のデジタル信号をホールドすることを特徴とする請求項４に記載のアナログデジタル変換回路。
【請求項６】
前記第２の回路は、
前記第２のデジタル信号を、第１の信号レベルから第２の信号レベルへ変化させることと、
前記第２のデジタル信号を、前記第２の信号レベルから前記第１の信号レベルへ変化させることと、の両方を行うことを特徴とする請求項１〜５のいずれかに記載のアナログデジタル変換回路。
【請求項７】
前記第２の回路が前記第２のデジタル信号の信号レベルを変化させてから、前記メモリが前記第２のデジタル信号をホールドするまでの期間が可変であることを特徴とする請求項１〜６のいずれかに記載のアナログデジタル変換回路。
【請求項８】
前記メモリを第１のメモリとして、前記第１のデジタル信号または前記第２のデジタル信号をホールドする第２のメモリをさらに備え、
第１の信号供給部と、第２の信号供給部と、第３の信号供給部と、を有し、
前記第１の信号供給部は、前記第２のデジタル信号を前記第１のメモリおよび前記第２のメモリに共通に供給し、
前記第２の信号供給部は、前記第１のメモリに入力される前記第２のデジタル信号の信号レベルが変化するタイミングに基づいて、前記第１のメモリに前記第２のデジタル信号をホールドさせ、
前記第３の信号供給部は、前記第２のメモリに入力される前記第２のデジタル信号の信号レベルが変化するタイミングに基づいて、前記第２のメモリに前記第２のデジタル信号をホールドさせることを特徴とする請求項１〜７のいずれかに記載のアナログデジタル変換回路。
【請求項９】
前記第２の回路が、前記第２のデジタル信号の信号レベルを変化させるタイミングと、前記メモリが前記第２のデジタル信号をホールドするタイミングとが、同一のクロック信号に同期していることを特徴とする請求項１〜８のいずれかに記載のアナログデジタル変換回路。
【請求項１０】
前記メモリが前記第２のデジタル信号をホールドした時に前記第２の回路が供給する前記第２のデジタル信号と、前記メモリの各々がホールドした信号と、を比較することを特徴とする請求項１〜９のいずれかに記載のアナログデジタル変換回路。
【請求項１１】
前記参照信号の信号レベルが時間の経過に伴って変化し、
前記第１のデジタル信号は、前記参照信号が信号レベルの変化を開始してから前記比較結果信号の信号レベルが変化するまでの期間に基づくカウント信号であることを特徴とする請求項１〜１０のいずれかに記載のアナログデジタル変換回路。
【請求項１２】
前記第２の回路または前記第２の回路とは別の第３の回路が、前記メモリに前記第２のデジタル信号をホールドさせるための信号を供給することを特徴とする請求項１〜１１のいずれかに記載のアナログデジタル変換回路。
【請求項１３】
前記比較器を含み、各々がアナログ信号と参照信号とを比較した結果を示す比較結果信号を出力する複数の比較器を備える請求項１〜１２のいずれかに記載のアナログデジタル変換回路と、
行列状に配された画素と、を有し、
前記複数の画素が配された列に対応して、前記複数の比較器の各々が配されていることを特徴とする撮像装置。
【請求項１４】
前記撮像装置は、信号処理部をさらに有し、
前記第１の回路から供給された前記第２のデジタル信号と、前記メモリにホールドされた信号と、を前記信号処理部が比較することを特徴とする請求項１３に記載の撮像装置。
【請求項１５】
請求項１３または１４に記載の撮像装置と、
信号処理部と、を有し、
前記信号処理部は、前記撮像装置が出力する信号に基づいて画像を生成することを特徴とする撮像システム。
【請求項１６】
アナログ信号と参照信号とを比較した結果を示す比較結果信号を各々が出力する複数の比較器と、
前記複数の比較器の各々に対応して各々が設けられ、前記比較結果信号の信号レベルの変化に基づいて、各々がデジタル信号をホールドする複数のメモリと、を有するアナログデジタル変換回路の検査方法であって、
前記複数のメモリが検査用のデジタル信号をサンプリングしている期間において、前記検査用のデジタル信号の信号レベルを変化させた後に、前記検査用のデジタル信号を前記複数のメモリにホールドさせることを特徴とするアナログデジタル変換回路の検査方法。
【請求項１７】
前記複数のメモリに前記検査用のデジタル信号をホールドさせた時に、前記複数のメモリに供給した前記検査用のデジタル信号と、前記複数のメモリの各々がホールドした信号と、を比較することを特徴とする請求項１６に記載のアナログデジタル変換回路の検査方法。
【請求項１８】
前記検査用のデジタル信号と、前記複数のメモリの各々がホールドした信号との比較において、
前記複数のメモリに供給した前記検査用のデジタル信号と、前記複数のメモリの各々がホールドした信号とが一致しないメモリを不良と判定することを特徴とする請求項１７に記載のアナログデジタル変換回路の検査方法。