【手続補正書】
【提出日】平成29年3月3日(2017.3.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
方法であって、
抵抗メモリ要素の各最小プログラミング時間あるいは最小プログラミング電圧ステップよりも少ない持続時間およびピーク電圧のうちの少なくとも１つを含む増分信号を定義することと、
特性化手順を繰り返し実行することであって、
信号を前記抵抗メモリ要素に適用することであって、前記信号は各々のその後の適用中に前記増分信号によって増分される、適用することと、
前記信号に応答して前記抵抗メモリ要素の第１の抵抗を測定することと、
プログラミング信号が適用されることなく前記第１の抵抗の前記測定からある期間が経過した後に前記抵抗メモリ要素の第２の抵抗を測定することと、
を含む、繰り返し実行することと、
前記特性化手順の前記第１および第２の抵抗測定に応答して前記抵抗メモリ要素の特性化パラメータを形成することと、
前記特性化パラメータを用いて前記抵抗メモリ要素に影響するデータアクセス動作を修正することと、
を含む、方法。
【請求項２】
前記特性化パラメータは、
前記特性化手順の異なる繰り返し間の前記第１の抵抗の変化、
前記特性化手順の前記異なる繰り返し間の前記第２の抵抗の変化、
のうちの少なくとも１つに基づく、請求項１に記載の方法。
【請求項３】
前記特性化パラメータは、前記特性化手順の同一の繰り返し内で測定される前記第１の抵抗と前記第２の抵抗との間の少なくとも１つの差に基づく、請求項１に記載の方法。
【請求項４】
前記方法は、装置がサービスに供される前に、前記抵抗メモリ要素を備える前記装置のテスト中に実行される、請求項１から請求項３のいずれか１項に記載の方法。
【請求項５】
前記方法は、装置のユーザ動作中に実行され、前記装置は、前記抵抗メモリ要素を備える、請求項１から請求項３のいずれか１項に記載の方法。
【請求項６】
前記特性化手順は、所定のプログラミング状態に到達するまで繰り返される、請求項１から請求項５のいずれか１項に記載の方法。
【請求項７】
前記特性化パラメータを利用して、
前記抵抗メモリ要素の長期劣化を予測することと、
前記抵抗メモリ要素で使用されるエラー訂正コードを管理することと、
前記抵抗メモリ要素で使用される冗長性を管理することと、
前記抵抗メモリ要素の消耗を管理することと、
前記抵抗メモリ要素に対してサービス品質を割り当てることと、
のうちの少なくとも１つを実行することをさらに含む、請求項１から請求項６のいずれか１項に記載の方法。
【請求項８】
前記抵抗メモリ要素は、複数のメモリセルの選択されたメモリセルを備え、前記特性化パラメータは、前記複数のメモリセルのすべてに影響する前記データアクセス動作を修正するために使用される、請求項７に記載の方法。
【請求項９】
前記特性化手順は、異なる温度の下で繰り返される、請求項１から請求項８のいずれか１項に記載の方法。
【請求項１０】
前記特性化手順は、前記抵抗メモリ要素に適用される前記信号に応答して、近隣抵抗メモリ要素の第３の抵抗を測定することをさらに含み、前記特性化パラメータは、前記第３の抵抗にさらに基づいて形成される、請求項１から請求項９のいずれか１項に記載の方法。
【請求項１１】
前記抵抗メモリ要素および近隣抵抗要素は、メモリブロックの一部であり、前記方法は、前記特性化パラメータを利用して、
前記メモリブロックの長期劣化を予測することと、
前記メモリブロックに向けられる読み取りあるいは書き込み動作を修正することと、
前記メモリブロックで使用されるエラー訂正コードを管理することと、
前記メモリブロックで使用される冗長性を管理することと、
前記メモリブロックの消耗を管理することと、
前記メモリブロックにサービス品質を割り当てることと、
のうちの少なくとも１つを実行することをさらに含む、請求項１０に記載の方法。
【請求項１２】
前記増分信号は、前記特性化手順の各繰り返しにつき、増分電圧だけ増加される、請求項１から請求項１１のいずれか１項に記載の方法。
【請求項１３】
装置であって、
コントローラであって、複数の抵抗メモリ要素に連結可能であり、
前記複数の抵抗メモリ要素の選択された要素に信号を適用することであって、前記信号のピーク電圧は、前記選択された要素の最小プログラミング電圧ステップよりも少ない増分電圧を増分される、適用することと、
適用されている前記信号に応答して、前記選択された要素の第１の抵抗を測定することと、
プログラミング信号が適用されることなく前記第１の抵抗の前記測定からある期間が経過した後に、前記選択された要素の第２の抵抗を測定することと、
を伴う特性化手順を繰り返し実行するように構成される、コントローラを備え、
前記コントローラは、前記特性化手順の前記第１および第２の抵抗測定に応答して、前記選択された要素に影響するデータアクセス動作を修正するようにさらに構成される、装置。
【請求項１４】
前記データアクセス動作は、
前記特性化手順の異なる繰り返し間の前記第１の抵抗の変化と、
前記特性化手順の前記異なる繰り返し間の前記第２の抵抗の変化と、
のうちの少なくとも１つを用いて修正される、請求項１３に記載の装置。
【請求項１５】
前記データアクセス動作は、前記特性化手順の同一の繰り返しの前記第１の抵抗と前記第２の抵抗との間の差を用いて修正される、請求項１３に記載の装置。
【請求項１６】
前記コントローラは、前記特性化手順の前記第１および第２の抵抗測定に応答して、
前記抵抗メモリ要素の長期劣化を予測することと、
前記抵抗メモリ要素で使用されるエラー訂正コードを管理することと、
前記抵抗メモリ要素で使用される冗長性を管理することと、
前記抵抗メモリ要素の消耗を管理することと、
前記抵抗メモリ要素にサービス品質を割り当てることと、
のうちの少なくとも１つを実行するようにさらに構成される、請求項１３から請求項１５のいずれか１項に記載の装置。
【請求項１７】
前記特性化手順は、前記選択された要素に適用される前記信号に応答して、近隣要素の第３の抵抗を測定することをさらに伴い、前記コントローラは、前記特性化手順の前記第３の抵抗測定に応答して、前記選択された要素に影響する前記データアクセス動作を修正するようにさらに構成される、請求項１３から請求項１６のいずれか１項に記載の装置。
【請求項１８】
前記特性化手順は、前記選択された要素の所定のプログラミング状態に到達するまで繰り返される、請求項１３から請求項１７のいずれか１項に記載の装置。
【請求項１９】
装置であって、
コントローラであって、複数の抵抗メモリ要素に連結可能であり、
信号を前記複数の抵抗メモリ要素の選択された要素に適用することであって、前記信号の持続時間は、各々のその後の適用中に、前記選択された要素の最小プログラミング時間よりも少ない量だけ増分される、適用することと、
適用される前記信号に応答して、前記選択された要素の第１の抵抗を測定することと、
プログラミング信号が適用されることなく前記第１の抵抗の前記測定からある期間が経過した後に、前記選択された要素の第２の抵抗を測定することと、
を伴う特性化手順を繰り返し実行するように構成される、コントローラを備え、
前記コントローラは、前記特性化手順の前記第１および第２の抵抗測定に応答して、前記選択された要素に影響するデータアクセス動作の修正を実行するようにさらに構成される、装置。
【請求項２０】
前記信号は、前記特性化手順の各繰り返しにつき、増分電圧だけさらに増加され、前記増分電圧は、前記選択された要素の最小プログラミング電圧ステップよりも少ない、請求項１９に記載の装置。