(57)【要約】  記載される例において、マイクロ電子デバイス（１００）が、グラフェンヘテロ層（１０８）を含む導電体（１０６）を含む。グラフェンヘテロ層（１０８）は、交互のグラフェン（１１０）と障壁材料（１１２）の層を含む。グラフェン（１１０）の各層は、グラフェンの１〜２原子層を有する。障壁材料（１１２）の各層は、六方晶窒化ホウ素、立方晶窒化ホウ素、及び／又はアルミニウム窒化物の１〜３層を有する。グラフェン（１１０）の層及び障壁材料（１１２）の層は、連続的であってもよく、又は、ナノ粒子膜のナノ粒子内に配置されてもよい。
2020509610.tif 000002
【特許請求の範囲】
【請求項１】
マイクロ電子デバイスであって、
基板、及び
基板の上に配置される導電体、
を含み、
前記導電体がグラフェンヘテロ層を含み、前記グラフェンヘテロ層が、交互のグラフェンの層及び障壁材料の層を含み、グラフェンの各層が、グラフェンの１〜２原子層を有し、前記障壁材料の各層が、六方晶窒化ホウ素、立方晶窒化ホウ素、及び／又はアルミニウム窒化物から成るグループから選択される１〜３層を有する、
マイクロ電子デバイス。
【請求項２】
請求項１に記載のマイクロ電子デバイスであって、グラフェンの前記層がベルナル二重層グラフェンを含む、マイクロ電子デバイス。
【請求項３】
請求項１に記載のマイクロ電子デバイスであって、グラフェンの前記層及び前記障壁材料の前記層が導電体にわたって連続的である、マイクロ電子デバイス。
【請求項４】
請求項１に記載のマイクロ電子デバイスであって、グラフェンの前記層及び前記障壁材料の前記層がナノ粒子内に配置されている、マイクロ電子デバイス。
【請求項５】
請求項１に記載のマイクロ電子デバイスであって、グラフェンの前記層が、ホウ素、ガリウム、インジウム、シリコン、ゲルマニウム、窒素、リン、砒素、アンチモン、及び酸素から成るグループから選択される要素でドープされている、マイクロ電子デバイス。
【請求項６】
請求項１に記載のマイクロ電子デバイスであって、グラフェンの前記層が、ハロゲン、貴金属、水酸基、及び有機分子をから成るグループから選択される化学反応物で官能基化されている（functionalized）、マイクロ電子デバイス。
【請求項７】
請求項１に記載のマイクロ電子デバイスであって、前記導電体が、前記マイクロ電子デバイスの相互接続を提供する、マイクロ電子デバイス。
【請求項８】
請求項１に記載のマイクロ電子デバイスであって、前記導電体が、前記マイクロ電子デバイスの薄膜トランジスタのゲートを提供する、マイクロ電子デバイス。
【請求項９】
請求項１に記載のマイクロ電子デバイスであって、前記導電体が、前記マイクロ電子デバイスのバンドギャップコンバータに接続されるアンテナを提供する、マイクロ電子デバイス。
【請求項１０】
請求項１に記載のマイクロ電子デバイスであって、前記導電体が、マイクロ電子デバイスのコンデンサのプレートを提供する、マイクロ電子デバイス。
【請求項１１】
請求項１に記載のマイクロ電子デバイスであって、前記導電体が、前記マイクロ電子デバイスのメタ材料構造のメタ原子を提供する、マイクロ電子デバイス。
【請求項１２】
マイクロ電子デバイスを形成する方法であって、
基板を提供すること、
前記マイクロ電子デバイスの導電体のためにエリアにわたって連続的である障壁材料の層を形成することであって、六方晶窒化ホウ素、立方晶窒化ホウ素、及び／又はアルミニウム窒化物から成るグループから選択される１〜３層を含む、前記障壁材料の前記層を形成すること、
前記障壁材料の前記層上で連続的であるグラフェンの層を形成することであって、グラフェンの前記層が、前記導電体のためにエリアにわたって延在し、グラフェンの前記層がグラフェンの１〜２原子層を含む、前記グラフェンの層を形成すること、
前記導電体のグラフェンヘテロ層を形成するため、連続的である前記障壁材料の前記層の形成及びグラフェンの前記層の形成を反復することであって、前記グラフェンヘテロ層が、複数の交互のグラフェンの層及び前記障壁材料の層を含むこと、
を含む、方法。
【請求項１３】
請求項１２に記載の方法であって、グラフェンの前記層を形成することが、プラズマエンハンスト化学気相成長（ＰＥＣＶＤ）プロセスを含み、前記方法が、
前記基板を２００〜４００°Ｃの温度まで加熱すること、
前記基板が２００℃から４００℃である間、前記基板の上に炭素含有反応ガスを流すこと、及び、
前記炭素含有反応ガスに無線周波数（ＲＦ）電力を印加すること、
を含む、方法。
【請求項１４】
請求項１３に記載の方法であって、前記炭素含有反応ガスが、メタン、エタン、プロパン、ブタン、エタノール、シクロブタン、及びベンゼンから成るグループから選択されるガスを含む、方法。
【請求項１５】
請求項１２に記載の方法であって、グラフェンの前記層を形成することがトランスファプロセスを含み、前記方法が、
前記マイクロ電子デバイスの前記基板とは別個の二次基板上にグラフェンの層を形成すること、
前記二次基板からグラフェンの前記層を除去すること、及び
グラフェンの前記層を前記マイクロ電子デバイスの前記基板に適用すること、
を含む、方法。
【請求項１６】
請求項１２に記載の方法であって、前記障壁材料の前記層を形成することが、原子層堆積（ＡＬＤ）プロセスを含み、前記方法が、
前記基板の上にホウ素三塩化物ガスを流すこと、
その後、前記基板の上の前記ホウ素三塩化物ガスの流れを止めること、
前記基板の上にアンモニアガスを流すこと、及び
その後、前記基板の上の前記アンモニアガスの流れを止めること、
を含む、方法。
【請求項１７】
マイクロ電子デバイスを形成する方法であって、
基板を提供すること、及び
前記マイクロ電子デバイスの導電体の導電性ナノ粒子膜を形成すること、
を含み、
前記導電性ナノ粒子膜がナノ粒子を含み、前記ナノ粒子が前記グラフェンヘテロ層を含み、前記グラフェンヘテロ層が、複数の交互のグラフェンの層及び障壁材料の層を含み、グラフェンの各層がグラフェンの１〜２原子層を有し、前記障壁材料の各層が、六方晶窒化ホウ素、立方晶窒化ホウ素、及び窒化アルミニウムから成るグループから選択される１〜３層を有し、前記導電性ナノ粒子膜に有機バインダ材料が実質的にないこと、
方法。
【請求項１８】
請求項１７に記載の方法であって、前記導電性ナノ粒子膜を形成することがアディティブプロセスを含み、前記方法が、
アディティブプロセスにより、前記導電体のためのエリアにナノ粒子インク膜を形成するため、前記ナノ粒子とキャリア流体とを含むナノ粒子インクを前記基板上にディスペンスすること、及び
前記ナノ粒子インク膜から揮発性材料の少なくとも一部を除去するため、前記ナノ粒子インク膜を加熱すること、
を含む、方法。
【請求項１９】
請求項１８に記載の方法であって、前記アディティブプロセスが、ディスクリート液滴ディスペンスプロセス、連続的押出しプロセス、直接レーザートランスファプロセス、静電気堆積プロセス、及び電気化学的堆積プロセスから成るグループから選択される、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、一般にマイクロ電子デバイスに関し、より詳細にはマイクロ電子デバイスにおけるグラフェンヘテロ層に関する。
【背景技術】
【０００２】
マイクロ電子デバイスが、より高密度になり、より高速で動作するにつれて、ダマシン銅などの金属相互接続が、所望の狭線幅を達成しつつ低電気抵抗を提供することは難しい。線幅及び抵抗要件の低下は、より厚い金属相互接続を必要とし、これは、隣り合う相互接続間の静電容量を望ましくなく増加させる。
【発明の概要】
【０００３】
記載される例において、マイクロ電子デバイスが、グラフェンヘテロ層を含む導電体を含む。グラフェンヘテロ層は、グラフェンと障壁材料との交互層を含む。グラフェンの各層は、グラフェンの１〜２原子層を有する。障壁材料の各層は、六方晶窒化ホウ素、立方晶窒化ホウ素、及び／又はアルミニウム窒化物の１〜３層を有する。
【図面の簡単な説明】
【０００４】
【図１】グラフェンヘテロ層を含む導電体を含む例示のマイクロ電子デバイスの断面である。
【０００５】
【図２Ａ】グラフェンヘテロ層を含む導電体を形成する例示の方法の連続的段階の或る段階を示すマイクロ電子デバイスの断面である。
【図２Ｂ】グラフェンヘテロ層を含む導電体を形成する例示の方法の連続的段階の或る段階を示すマイクロ電子デバイスの断面である。
【図２Ｃ】グラフェンヘテロ層を含む導電体を形成する例示の方法の連続的段階の或る段階を示すマイクロ電子デバイスの断面である。
【０００６】
【図３Ａ】グラフェンヘテロ層を含む導電体を含む別の例示のマイクロ電子デバイスの断面である。
【図３Ｂ】グラフェンヘテロ層を含む導電体を含む別の例示のマイクロ電子デバイスの断面である。
【０００７】
【図４Ａ】グラフェンヘテロ層を含む導電体を形成する別の例示の方法の連続的段階のある段階を示すマイクロ電子デバイスの断面である。
【図４Ｂ】グラフェンヘテロ層を含む導電体を形成する別の例示の方法の連続的段階のある段階を示すマイクロ電子デバイスの断面である。
【０００８】
【図５】ベルナル２層グラフェンの斜視図である。
【０００９】
【図６】薄膜トランジスタ内にグラフェンヘテロ層を含む導電体を含む例示のマイクロ電子デバイスの断面である。
【００１０】
【図７】バンドギャップ変換器のアンテナとしてグラフェンヘテロ層を含む導電体を含む例示のマイクロ電子デバイスの断面である。
【００１１】
【図８Ａ】各々がグラフェンヘテロ層を含み、コンデンサを提供する、複数の導電体を含む例示のマイクロ電子デバイスの断面である。
【図８Ｂ】各々がグラフェンヘテロ層を含み、コンデンサを提供する、複数の導電体を含む例示のマイクロ電子デバイスの断面である。
【００１２】
【図９Ａ】メタ材料構造を提供するために、各々がグラフェンヘテロ層を含む、複数の導電体を含む例示のマイクロ電子デバイスの断面である。
【図９Ｂ】メタ材料構造を提供するために、各々がグラフェンヘテロ層を含む、複数の導電体を含む例示のマイクロ電子デバイスの断面である。
【発明を実施するための形態】
【００１３】
図面は一定の縮尺で描いてはいない。幾つかの行為又は事象が、異なる順で及び／又は他の行為又は事象と同時に起こり得るので、例示の実施例は行為又は事象の図示された順によって限定されない。また、例示の実施例の手法を実装するために、図示されたすべての動作又は事象が必要とされるわけではない。
【００１４】
マイクロ電子デバイスが、グラフェンヘテロ層を含む導電体を含む。グラフェンヘテロ層は、グラフェンと障壁材料との複数の交互層を含む。グラフェンの各層は、グラフェンの１〜２原子層を有する。障壁材料の各層は、六方晶窒化ホウ素、立方晶窒化ホウ素、及び／又はアルミニウム窒化物の１〜３層を有する。グラフェンヘテロ層は、導電体にわたって連続してもよく、又はナノ粒子膜内に配置されてもよい。
【００１５】
障壁材料の層は、グラフェンの電子移動度が高くなるように、グラフェンの結晶構造に整合し得る。グラフェンの層と障壁材料の層を交互にすることにより、グラフェンの高移動度を備える導電体を形成し、マイクロ電子デバイスの材料と接することが可能になり、そうでなければ、これらの材料がグラフェンの平坦な表面と直接的に接した場合にグラフェンの移動度を低下させることになる。また、グラフェンの層と障壁材料の層を交互にすることにより、グラフェンヘテロ層におけるグラフェン層の各々が、グラフェンの単一原子層の移動度に近い電子移動度を有することが可能になり得る。電子移動度は、グラフェンの複数の原子層を積み重ねると低下する傾向がある。
【００１６】
グラフェンは、所望の導電型及びシート抵抗を達成するためにドープされ得る。例えば、グラフェンは、ホウ素、ガリウム、インジウム、シリコン、ゲルマニウム、窒素、リン、砒素、アンチモン、及び／又は酸素でドープされ得る。グラフェンは、所望の物理的又は化学的感度を提供するために官能基化され（functionalize）得る。例えば、グラフェンは、ハロゲン、貴金属、水酸基、及び／又は有機分子などの化学反応物で官能基化され得る。導電体は、グラフェンヘテロ層に加えて他の導電性材料を含み得る。
【００１７】
説明のため、マイクロ電子デバイスの「その時点の頂部表面（instant top surface）」という用語は、記載されている特定の工程において存在するマイクロ電子デバイスの頂部表面を指す。頂部表面は、マイクロ電子デバイスの形成において、工程毎に変化し得る。
【００１８】
説明のため、「横方向」という用語は、マイクロ電子デバイスのその時点の頂部表面の平面に平行な方向を指し、「垂直」という用語は、マイクロ電子デバイスのその時点の頂部表面の平面に垂直な方向を指す。
【００１９】
頂部、底部、前、後ろ、〜の上、上方、〜の下、及び下方などの用語が本記載において用いられ得る。これらの用語は、構造又は要素の位置又は方位を限定するものではなく、構造又は要素間の空間的な関係を提供する。
【００２０】
図１は、グラフェンヘテロ層を含む導電体を含む例示のマイクロ電子デバイスの断面である。マイクロ電子デバイス１００は、相互接続領域の誘電性材料を含み得る基板１０２を含む。誘電性材料は、オルトケイ酸テトラエチル（ＴＥＯＳ）から形成される二酸化シリコンなどの二酸化シリコンベースの誘電性材料、メチルシルセスキオキサン（ＭＳＱ）又は水素シルセスキオキサン（ＨＳＱ）から形成される低ｋ誘電体材料、オルガノシリケートガラス（ＯＳＧ）、リンシリケートガラス（ＰＳＧ）、ホウ素リン珪酸ガラス（ＢＰＳＧ）、又は同様のものの一つ又は複数のサブ層を含み得る。誘電性材料は、キャップ層及び／又はエッチストップ層として、シリコン窒化物、シリコンオキシナイトライド、シリコンカーバイド、シリコンカーバイド窒化物、又は同様のもの一つ又は複数のサブ層を更に含み得る。誘電性材料は、ポリイミド、ベンゾシクロブテン（ＢＣＢ）又は同様のものなどの有機誘電性材料の一つ又は複数のサブ層を含み得る。
【００２１】
下側相互接続１０４が任意選択で基板１０２に配置され得る。下側相互接続１０４は、例えば、アルミニウム相互接続、ダマシン銅相互接続、又はめっき銅相互接続とし得る。アルミニウム下側相互接続１０４が、場合によってはチタンを含む接着層上に、及び場合によってはアルミニウム層上のチタン窒化物の反反射層を備えて、数パーセントのシリコン、チタン及び／又は銅を有するアルミニウム層を含み得る。ダマシン銅下側相互接続１０４が、誘電性材料のトレンチに配置される、タンタル及び／又は窒化タンタルを有する障壁層上の銅を含み得る。めっき銅下側相互接続１０４が、下側相互接続１０４の底部において接着層を含み得、下側相互接続１０４の側部上に配置される障壁層を有し得る。下側相互接続１０４のための他の構造及び金属も、この例の範囲内にある。
【００２２】
グラフェンヘテロ層１０８を含む導電体１０６が、基板１０２の上に配置される。グラフェンヘテロ層１０８は、交互のグラフェン１１０の層と障壁材料１１２の層を含む。グラフェン１１０の各層は、グラフェンの１〜２原子層を有する。障壁材料１１２の各層は、六方晶窒化ホウ素、立方晶窒化ホウ素、及び／又はアルミニウム窒化物の１〜３層を有する。グラフェンヘテロ層１０８の厚みは、交互のグラフェン１１０の層と障壁材料１１２の層を示すために図１において誇張されている。グラフェン１１０の層及び障壁材料１１２の層は、図１において示されるように、導電体１０６にわたって継続し得る。導電体１０６は、図１において示されるように、下側相互接続１０４の上に配置され得る。
【００２３】
下側ビア１１４が、グラフェンヘテロ層１０８を介して配置され得、下側相互接続１０４まで延在し得、従って、導電体１０６と下側相互接続１０４との間の電気的接続を提供し得る。グラフェンヘテロ層１０８を介して延在することによって、下側ビア１１４はグラフェン１１０の層との電気的接触を成す。下側ビア１１４は、チタン及びチタン窒化物のライナー、並びにタングステンの充填金属を含み得る。あるいは、下側ビア１１４は、タンタル又は窒化タンタルのライナー、及び銅の充填金属を含み得る。下側ビア金属１１４のための他の構造もこの例の範囲内にある。
【００２４】
上側誘電体層１１６が、導電体１０６及び基板１０２の上に配置され得る。上側誘電体層１１６は、基板１０２について説明したものと同様のサブ層を含み得る。上側相互接続１１８が、導電体１０６上の上側誘電体層１１６に配置され得る。上側相互接続１１８は、下側相互接続１０４と同様の構造及び組成を有し得る。上側ビア１２０が、上側相互接続１１８からグラフェンヘテロ層１０８を介して配置され得、従って、上側ビア１２０と導電体１０６との間の電気的接続を提供する。グラフェンヘテロ層１０８を介して延在することによって、上側ビア１２０はグラフェン１１０の層との電気的接触を成す。上側ビア１２０は、下側ビア１１４と同様の構造及び組成を有し得る。
【００２５】
グラフェン１１０の層の一つ又は複数が、所望の導電型及びシート抵抗を達成するためにドープされ得る。グラフェン１１０の層の一つ又は複数が、所望の物理的又は化学的感度を提供するために官能基化され得る。
【００２６】
グラフェンヘテロ層１０８は、グラフェン１１０の層の高移動度に起因して、下側相互接続１０４及び／又は上側相互接続１１８において用いられる金属より低い抵抗を導電体１０６に対して提供し得る。導電体１０６は、マイクロ電子デバイス１００の相互接続、インダクタ、アンテナ、電磁遮蔽などの構成要素、又はその他の機能を提供し得る。
【００２７】
図２Ａ〜図２Ｃは、グラフェンヘテロ層を含む導電体を形成する例示の方法の連続的段階を示すマイクロ電子デバイスの断面である。図２Ａを参照すると、マイクロ電子デバイス２００は基板２０２を含む。基板２０２は、基板２０２の頂部表面２２２におけるマイクロ電子デバイス２００の相互接続領域の誘電性材料を含み得る。図２Ａにおいて「ホウ素反応ガス」として示されるホウ素反応ガスが、頂部表面２２２の上に流される。ホウ素反応ガスは、例えば、ホウ素三塩化物ガスを含み得る。ホウ素反応ガスは、基板２０２の頂部表面２２２の上にホウ素含有層２２４を形成する。ホウ素含有層２２４は、例えば、実質的にホウ素含有分子の単層であり得る。ホウ素反応ガスの流れは、ホウ素含有層２２４が形成された後に停止される。
【００２８】
図２Ｂを参照すると、図２Ｂにおいて「窒素反応ガス」として示される窒素反応ガスが、図２Ａのホウ素含有層２２４の上に流される。窒素反応ガスは、例えば、アンモニアガスを含み得る。窒素反応ガスにおける窒素原子が、ホウ素含有層２２４におけるホウ素における原子と反応して、基板２０２の頂部表面２２２の上に、窒化ホウ素２１２の層を形成する。窒化ホウ素２１２の層は、六方晶窒化ホウ素及び／又は立方晶窒化ホウ素を含み得る。窒化ホウ素２１２の層は、例えば、実質的に１分子の厚みであり得る。窒素反応ガスの流れは、窒化ホウ素２１２の層が形成された後に停止される。
【００２９】
図２Ａ及び図２Ｂを参照して説明する工程は、任意選択で、窒化ホウ素２１２の層を実質的に２分子の厚み、又は場合によっては３分子の厚みに増大させるために繰り返され得る。あるいは、マイクロ電子デバイス２００の形成は、窒化ホウ素２１２の層が実質的に１分子の厚みである状態で継続され得る。
【００３０】
図２Ｃを参照すると、基板２０２は、例えば２００℃〜４００℃の温度まで加熱され得る。図２Ｃにおいて「炭素反応ガス」として示される炭素含有反応ガスが窒化ホウ素２１２の層の上に流され、図２Ｃにおいて「ＲＦ電力」として示される無線周波数（ＲＦ）電力が炭素含有反応ガスに印加されて、窒化ホウ素２１２の層の上に炭素ラジカルが生成される。炭素含有反応ガスは、メタン、エタン、プロパン及び／又はブタンなどの直鎖アルカン、エタノールなどのアルコール、及び／又は、シクロブタン又はベンゼンなどの環式炭化水素を含み得る。水素、アルゴン及び／又は酸素などの付加的なガスが窒化ホウ素２１２の層の上に流され得る。炭素含有反応ガスにおける幾つかの炭素含有分子が、ＲＦ電力によって解離され、炭素ラジカルを生成する。炭素ラジカルの一部が、窒化ホウ素２１２の層上にグラフェン２１０の層を形成する。グラフェン２１０の層は、１原子層の厚みであってもよく、又は２原子層の厚みであってもよい。ＲＦ電力及び炭素含有反応ガスの流れは、グラフェン２１０の層が形成された後に停止される。
【００３１】
あるいは、グラフェン２１０の層は、グラフェンが、適切な基板上に形成され、その後マイクロ電子デバイス２００に転送される、トランスファプロセスによって形成され得る。トランスファプロセスはグラフェンのためのより高い形成温度を可能にし、これは、欠陥を低減させ得る。
【００３２】
窒化ホウ素２１２の層及びグラフェン２１０の層は、グラフェンヘテロ層２０８の一部であり、これはマイクロ電子デバイス２００の導電体２０６の一部である。図２Ａ〜図２Ｃを参照して説明する工程は、付加的な交互の窒化ホウ素２１２の層及びグラフェン２１０の層を形成するために順次繰り返されて、グラフェンヘテロ層２０８を完成させる。この例の方法によって形成されるグラフェン２１０の層及び窒化ホウ素２１２の層は、グラフェンヘテロ層２０８を含む導電体にわたって連続的であり得る。
【００３３】
窒化ホウ素２１２の層は、グラフェン２１０の層間の障壁材料を提供する。この例の代替のバージョンにおいて、障壁材料は、別の適切な材料、すなわち、実質的に非伝導性であるか又は４電子ボルトより大きいバンドギャップエネルギーを有し、グラフェンの格子間隔に近い間隔を有する材料、によって提供され得る。例えば、障壁材料は、アルミニウム窒化物によって提供され得る。図２Ａ及び図２Ｂを参照して説明される方法は、原子層堆積（ＡＬＤ）法と考えることができる。障壁材料の層を形成する他の方法もこの例の範囲内にある。
【００３４】
グラフェンヘテロ層２０８は、続いて、例えば、マスク及びエッチングプロセスによって、又はその他の方法によって、パターニングされ得る。グラフェンヘテロ層２０８は、導電体２０６の実質的に全てを提供し得る。
【００３５】
図３Ａ及び図３Ｂは、グラフェンヘテロ層を含む導電体を含む別の例示のマイクロ電子デバイスの断面である。図３Ａを参照すると、マイクロ電子デバイス３００は、例えば図１を参照して説明されるように、基板３０２を含む。導電体３０６が基板３０２の上に配置される。上側誘電体層３１６が、導電体３０６及び基板３０２の上に配置され得る。導電体３０６はシールド導体であり得、シールドライン３２６が導電体３０６に近接して横方向に配置される。
【００３６】
図３Ｂを参照すると、この例では、導電体３０６は、グラフェンヘテロ層を含むナノ粒子３２８を含む。グラフェンヘテロ層は、交互のグラフェンの層及び障壁材料の層を含む。グラフェンの各層は、グラフェンの１〜２原子層を有する。障壁材料の各層は、六方晶窒化ホウ素、立方晶窒化ホウ素、及び／又はアルミニウム窒化物の１〜３層を有する。グラフェンヘテロ層の構造は、図１に示されるものに類似する。ナノ粒子３２８は、１ミクロンより小さいサイズであり得る。導電体３０６は、ナノ粒子３２８間に有機バインダ材料が実質的にない。グラフェンヘテロ層は、類似する厚みの金属相互接続よりも低い電気的抵抗率を導電体３０６に対して提供し得る。
【００３７】
遮蔽されたライン３２６は、導電体３０６の構造に類似する構造を有し得る。導電体３０６に類似する構造を備える付加的な導電性ラインを有することにより、マイクロ電子デバイス３００に著しいトポグラフィを導入することなく、図３Ａに示す遮蔽されたラインなど、所望の回路要素を可能にし得る。
【００３８】
図４Ａ及び図４Ｂは、グラフェンヘテロ層を含む導電体を形成する別の例示の方法の連続的段階を示すマイクロ電子デバイスの断面である。図４Ａを参照すると、マイクロ電子デバイス４００は基板４０２を含む。基板４０２は、基板４０２の頂部表面４２２におけるマイクロ電子デバイス４００の相互接続領域の誘電性材料を含み得る。ナノ粒子インク膜４３０が、アディティブプロセス４３４によってナノ粒子インク４３２をディスペンスすることによって、頂部表面４２２の上に形成される。この説明のため、アディティブプロセスが、ナノ粒子を所望のエリアに配置し、ナノ粒子を所望のエリア外に配置せず、その結果、ナノ粒子の最終的な所望の形状を生成するために、ディスペンスされたナノ粒子の一部を除去する必要がなくなる。アディティブプロセスは、フォトリソグラフィプロセス及び後続のエッチングプロセスなしに、所望のエリアにおいて膜を形成することを可能にし、従って、製造コスト及び複雑度を有利に低減し得る。ナノ粒子インク４３２は、ナノ粒子とキャリア流体とを含む。ナノ粒子は、図３Ｂを参照して説明されるように、グラフェンヘテロ層を含む。ナノ粒子インク４３２は、例えば、インク、スラリー、又はゾルゲルであり得る。ナノ粒子インク４３２は、後に形成される導電体のためのエリアにおいてマイクロ電子デバイス４００上にディスペンスされ、基板４０２のその時点の頂部表面全体にわたってディスペンスされない。
【００３９】
アディティブプロセス４３４は、例えば、連続ディスペンス装置４３６を用いる連続的押出しプロセスを含み得る。連続ディスペンス装置４３６は、ナノ粒子インク膜４３０に対して所望のディスペンスパターンを提供するために、マイクロ電子デバイス４００及び連続ディスペンス装置４３６が互いに対して横方向に移動され得るように構成され得る。個別の連続ディスペンス装置４３６は、アディティブプロセス４３４のための所望のスループットを提供するために並列に独立して活性化され得る複数のディスペンスポートを有し得る。この例の代替のバージョンにおいて、アディティブプロセス４３４は、個別の液滴プロセス（インクジェットプロセスと呼ばれることもある）、ダイレクトレーザートランスファプロセス、静電堆積プロセス、又は電解堆積プロセスを含み得る。
【００４０】
図４Ｂを参照すると、図４Ａのナノ粒子インク膜４３０は、加熱プロセス４３８によって加熱され、ナノ粒子インク膜４３０から揮発性材料の少なくとも一部を除去して、導電性であるナノ粒子膜４４０が形成される。加熱プロセス４３８は、例えば、白熱光源を用いるブランケット放射加熱工程、ナノ粒子インク膜４３０に赤外線放射を印加し、マイクロ電子デバイス４００の他のエリアには印加しないようにプログラムされ得る赤外線発光ダイオード（ＩＲ  ＬＥＤ）を用いる選択的放射工程、ホットプレート加熱工程、及び／又は強制対流加熱工程を含み得る。加熱プロセス４３８は、ナノ粒子膜４４０の構造的完全性を低下させることなく、より多くの揮発性材料を除去するために、低電力から高電力にランプされ得る。ナノ粒子膜４４０は、フラッシュ加熱工程又はスパイク加熱工程によって更に加熱され得、これはナノ粒子膜４４０の導電率を更に改善し得る。ナノ粒子膜４４０は、図４Ｂに示すように、導電体４０６の全体を提供し得る。あるいは、導電体４０６を提供するために、他の導電性の層がナノ粒子膜４４０上に形成され得る。
【００４１】
図５はベルナル二重層グラフェンの斜視図である。ベルナル二重層グラフェンは、グラフェンの２原子層を有する。本願において説明される実施例におけるグラフェンの層は、ベルナル二重層グラフェンを含み得る。図５において第１の原子層と示されるグラフェンの第１の原子層は、六角形の構成の、図５において炭素原子と示される炭素原子を含む。図５において第２の原子層と示されるグラフェンの第２の原子層も、六角形の構成の炭素原子を含む。第１の原子層内の炭素原子の半分は、第２の原子層内の炭素原子の真上に位置する。グラフェンヘテロ層のグラフェン層にベルナル二重層グラフェンを含めることは、他の構成を有するグラフェンの二重層と比較して、グラフェンヘテロ層の導電率を有利に改善し得る。
【００４２】
図６は、薄膜トランジスタ内にグラフェンヘテロ層を含む導電体を含む例示のマイクロ電子デバイスの断面である。マイクロ電子デバイス６００は、例えば図１を参照して説明されるような基板６０２を含む。半導体層６４２が基板６０２の上に形成される。半導体層６４２は、例えば、多結晶シリコンを含み得る。半導体層６４２は、ボディ領域６４４と、ボディ領域６４４に横方向に隣接する第１のソース／ドレイン領域６４６と、ボディ領域６４４に横方向に隣接し、第１のソース／ドレイン領域６４６に対向する、第２のソース／ドレイン領域６４８とを含む。グラフェンヘテロ層６０８を含む導電体６０６が、半導体層６４２のボディ領域６４４の上に形成される。グラフェンヘテロ層６０８は、図１を参照して説明されるように、交互のグラフェン６１０の層と障壁材料６１２の層を含む。グラフェンヘテロ層６０８は、ボディ領域６４４の上に延在するが、第１のソース／ドレイン領域６４６又は第２のソース／ドレイン領域６４８の上には延在しない。ボディ領域６４４、第１のソース／ドレイン領域６４６、第２のソース／ドレイン領域６４８、及びボディ領域６４４の上のグラフェンヘテロ層６０８は、薄膜トランジスタ６５０を提供する。ボディ領域６４４の上のグラフェンヘテロ層６０８は、薄膜トランジスタ６５０のゲートを提供する。この例で説明したように薄膜トランジスタ６５０を形成することにより、製造コスト及び複雑度を著しく増大させることなく、マイクロ電子デバイス６００の相互接続領域におけるトランジスタ機能性を可能にし得る。
【００４３】
図７は、バンドギャップ変換器のアンテナとしてグラフェンヘテロ層を含む導電体を含む例示のマイクロ電子デバイスの断面である。マイクロ電子デバイス７００は、頂部表面７５４を有する半導体層７５２を含む基板７０２を含む。半導体層７５２は、所望のバンドギャップを有する一つ又は複数の半導体材料を含む。例えば、半導体材料は、シリコン、ゲルマニウム、シリコンゲルマニウム、及び／又はシリコンカーバイドなどのタイプＩＶ半導体を含み得る。半導体材料は、ガリウム窒化物及び／又はガリウムアルミニウム窒化物などのタイプＩＩＩ‐Ｖ半導体を含み得る。他の半導体材料もこの例の範囲内にある。半導体層７５２は、図７に示されるようにｐ型であり得る下側半導体領域７５６を含む。半導体７５２にカソードウェル７５８が形成され、この例では、カソードウェル７５８は、１×１０１５ｃｍ−３〜１×１０１８ｃｍ−３の平均ドーパント密度を有するｎ型であり得る。カソードウェル７５８は、半導体層７５２の頂部表面７５４より下に５００ナノメートル〜５ミクロン延在し得る。カソードウェル７５８よりも１０〜１０００倍高い平均ドーパント密度を有し得る任意選択のｎ型ウェルコンタクト領域７６０が、カソードウェル７５８と接し、半導体層７５２の頂部表面７５４まで延在して、半導体層７５２内に形成され得る。ｐ型アノード７６２が、カソードウェル７５８と接し、半導体層７５２の頂部表面７５４まで延在して、半導体層７５２内に形成される。アノード７６２は、ｌ×１０１５ｃｍ−３〜ｌ×１０２０ｃｍ−３の平均ドーパント密度を有し得る。アノード７６２は、頂部表面７５４に形成されるフィールド酸化物などの隔離酸化物７６４によってウェルコンタクト領域７６０から横方向に隔離される。隔離酸化物７６４は、例えば、シャロートレンチアイソレーション（ＳＴＩ）プロセス、又はシリコンの局所酸化（ＬＯＣＯＳ）プロセスによって形成され得る。アノード７６２及びカソードウェル７５８は、マイクロ電子デバイス７００のバンドギャップコンバータ７６６を提供する。
【００４４】
相互接続領域７６８が半導体層７５２の上に形成される。相互接続領域７６８は、レベル間誘電体（ＩＬＤ）サブ層及び金属内誘電体（ＩＭＤ）サブ層を提供するために二酸化シリコンベースの誘電性材料の一つ又は複数のサブ層を含み得る誘電体層スタック７７０を含む。誘電体層スタック７７０は、キャップ層及び／又はエッチストップ層としての他の誘電性材料の一つ又は複数のサブ層を更に含み得る。
【００４５】
半導体層７５２に配置されるマイクロ電子デバイス７００の構成要素への電気的接続を提供するために、誘電体層スタック７７０内に複数のコンタクトが形成される。コンタクトは、バンドギャップコンバータ７６６のアノード７６２への電気的接続を成すアノードコンタクト７７２を含む。コンタクトは更に、ウェルコンタクト領域７６０を介してバンドギャップコンバータ７６６のカソードウェル７５８への電気的接続を成すカソードコンタクト７７４を含む。
【００４６】
誘電体層スタック７７０には、コンタクトへの電気的接続を成す複数の相互接続が形成される。相互接続は、アノードコンタクト７７２上のアノード相互接続７７６と、カソードコンタクト７７４上のカソード相互接続７７８とを含む。
【００４７】
バンドギャップコンバータ７６６のためのアンテナ７８０を提供するため、導電体７０６が誘電体層スタック７７０上に形成される。導電体７０６は、交互のグラフェン７１０の層と障壁材料７１２の層を有するグラフェンヘテロ層７０８を含む。グラフェンヘテロ層７０８は、本願において説明した例のいずれかに従って形成され得る。アンテナ７８０がアノード７６２に電気的に結合されるように、アノード相互接続７７６への電気的接続を成すため、ビア７８２が、グラフェンヘテロ層７０８を介し、誘電体層スタック７７０の一部を介して形成される。マイクロ電子デバイス７００のオペレーションの間、電磁波が、ビア７８２、アノード相互接続７７６、及びアノードコンタクト７７２によってバンドギャップ７６６に結合されるアンテナ７８０によって発振電気信号に変換され得、その後、バンドギャップコンバータが、発振電気信号を整流された電気信号に変換し、これは、マイクロ電子デバイス７００の他の回路によって処理され得る。
【００４８】
図８Ａ及び図８Ｂは、各々がグラフェンヘテロ層を含み、コンデンサを提供する複数の導電体を含む、例示のマイクロ電子デバイスの断面である。図８Ａを参照すると、マイクロ電子デバイス８００は基板８０２を含む。基板８０２は、能動構成要素を有する半導体層を含み得る。基板８０２は、基板８０２の頂部表面８２２まで延在する誘電性材料８８４を含む。誘電性材料８８４は、フィールド酸化物などの隔離酸化物を含み得、又はマイクロ電子デバイス８００の相互接続領域の誘電体層スタックの一つ又は複数の誘電体サブ層を含み得る。コンデンサ８８６を提供するために複数の導電体８０６が基板８０２上に形成される。
【００４９】
導電体８０６の構造は、図８Ｂに更に詳細に示されている。各導電体８０６は、グラフェンヘテロ層８０８を含む。各グラフェンヘテロ層８０８は、複数の交互のグラフェン８１０の層と障壁材料８１２の層を含む。グラフェン８１０の各層は、グラフェンの１〜２原子層を有する。障壁材料８１２の各層は、六方晶窒化ホウ素、立方晶窒化ホウ素、及び／又はアルミニウム窒化物の１〜３層を有する。グラフェンヘテロ層８０８は、図８Ｂに示すように、連続的であり得、又は、ナノ粒子膜内に配置され得る。グラフェンヘテロ層８０８は、本願において説明される例のいずれかに従って形成され得る。グラフェンヘテロ層８０８の第１のサブセット８８８が、コンデンサ８８６のプレートの第１のセットを提供し、グラフェンヘテロ層８０８の第２のサブセット８９０が、コンデンサのプレートの第２のセットを提供する。
【００５０】
再び図８Ａを参照すると、上側誘電体層スタック８１６がコンデンサ８８６上に形成される。コンデンサ８８６への電気的接続が、ビアによって提供され得る。例えば、第１のビア８９２が、グラフェンヘテロ層８０８の第１のサブセット８８８を介して形成され得、基板８０２内に形成される第１の相互接続８９４まで下方に延在し得、第２のビア８９６が、グラフェンヘテロ層８０８の第２のサブセット８９０を介して形成され得、上側誘電体層スタック８１６内に形成される第２の相互接続８９８まで上方に延在し得る。第１のサブセット８８８内のグラフェンヘテロ層８０８を介して延在するように第１のビア８９２を形成することは、有利にも、各グラフェン層８１０への電気的接続を提供し得、第２のビア８９６についても同様であり、そのため、コンデンサ８８６について所望の総静電容量を提供し得る。コンデンサ８８６への電気的接続を成すための他の構造もこの例の範囲内にある。
【００５１】
図９Ａ及び図９Ｂは、メタ材料構造を提供するために、各々がグラフェンヘテロ層を含む複数の導電体を含む例示のマイクロ電子デバイスの断面である。図９Ａを参照すると、マイクロ電子デバイス９００は、基板９０２の頂部表面９２２まで延在する誘電性材料を含み得る基板９０２を含む。頂部表面９２２の上にメタ材料構造１０００が形成される。スプリット・リング共振器１００２の第１のレベルが、頂部表面９２２の上に形成される。各スプリット・リング共振器１００２は、グラフェンヘテロ層を有する導電体９０６である。各グラフェンヘテロ層は、交互のグラフェンの層及び障壁材料の層を含む。グラフェンの各層は、グラフェンの１〜２原子層を有する。障壁材料の各層は、六方晶窒化ホウ素、立方晶窒化ホウ素、及び／又はアルミニウム窒化物の１〜３層を有する。スプリット・リング共振器１００２は、メタ原子と呼ばれ得る。
【００５２】
第１の誘電体隔離層１００４が、スプリット・リング共振器１００２及び基板９０２の第１のレベルの上に形成される。第１の誘電体隔離層１００４は、二酸化シリコンベースの材料などの無機材料を含み得、及び／又は、ポリイミド又はＢＣＢなどの有機材料を含み得る。第１の誘電体隔離層１００４は、実質的に平坦な層を生成するためにスピンコートプロセスを用いて形成され得、又はコンフォーマル堆積プロセスを用いて形成され、その後、例えば化学機械研磨（ＣＭＰ）プロセスを用いて平坦化され得る。
【００５３】
スプリット・リング共振器１００６の第２のレベルが、第１の誘電体隔離層１００４の上及びスプリット・リング共振器１００２の第１のレベルの上に形成される。各スプリット・リング共振器１００６は、グラフェンヘテロ層を有する導電体９０６である。各グラフェンヘテロ層は、交互のグラフェンの層及び障壁材料の層を含む。グラフェンの層及び障壁材料の層は、スプリット・リング共振器１００２の第１のレベルについて説明した特性を有する。
【００５４】
第２の誘電体隔離層１００８が、スプリット・リング共振器１００６の第２のレベル及び第１の誘電体隔離層１００４の上に形成される。第２の誘電体隔離層１００８は、第１の誘電体隔離層１００４と同様のプロセスで構成され得、同様の組成と同様の構造を有し得る。
【００５５】
スプリット・リング共振器１０１０の第３のレベルが、第２の誘電体隔離層１００８の上及びスプリット・リング共振器１００６の第２のレベルの上に形成される。各スプリット・リング共振器１０１０は、グラフェンヘテロ層を有する導電体９０６である。各グラフェンヘテロ層は、交互のグラフェンの層及び障壁材料の層を含む。グラフェンの層及び障壁材料の層は、スプリット・リング共振器１００２の第１のレベルについて説明した特性を有する。
【００５６】
スプリット・リング共振器の付加的な誘電体隔離層及び付加的なレベルが、スプリット・リング共振器１０１０の第３のレベルの上に形成され得る。スプリット・リング共振器のレベルは、メタ材料構造１０００を提供する。メタ材料構造１０００は、所望の帯域の波長において電磁放射を吸収し得、又は、負の屈折などの電磁放射に対して所望の応答を示し得る。他のタイプのメタ原子が、メタ材料構造１０００の所望の特性を達成するために、スプリット・リング共振器１００２、１００６、及び１０１０に加えて、メタ材料構造１０００において用いられ得る。
【００５７】
スプリット・リング共振器１００６の第３のレベルの１つの断面である図９Ｂを参照すると、導電体９０６は、グラフェンヘテロ層を含むナノ粒子９２８を含む。グラフェンヘテロ層は、交互のグラフェンの層及び障壁材料の層を含む。グラフェンの各層は、グラフェンの１〜２原子層を有する。障壁材料の各層は、六方晶窒化ホウ素、立方晶窒化ホウ素、及び／又はアルミニウム窒化物の１〜３層を有する。グラフェンヘテロ層の構造は、図１に示されるものに類似する。ナノ粒子９２８は、１ミクロンより小さいサイズであり得る。導電体９０６には、ナノ粒子９２８間に有機バインダ材料が実質的にない。
【００５８】
第１のレベルのスプリット・リング共振器１００２、第２のスプリット・リング共振器１００６、第３のスプリット・リング共振器１０１０、及び後続のレベルのスプリット・リング共振器は、図４Ａ及び図４Ｂを参照して説明されるようにアディティブプロセスによって形成され得る。スプリット・リング共振器の複数のレベルを形成するためにアディティブプロセスを用いることは、各レベルに対してフォトリソグラフィプロセス及びエッチングを用いることと比較して、マイクロ電子デバイス９００の製造コスト及び複雑度を著しく低減し得る。
【００５９】
本発明の特許請求の範囲内で、説明した例示の実施例に改変が成され得、他の実施例が可能である。
【図１】
2020509610.tif 000003
【図２Ａ】
2020509610.tif 000004
【図２Ｂ】
2020509610.tif 000005
【図２Ｃ】
2020509610.tif 000006
【図３Ａ】
2020509610.tif 000007
【図３Ｂ】
2020509610.tif 000008
【図４Ａ】
2020509610.tif 000009
【図４Ｂ】
2020509610.tif 000010
【図５】
2020509610.tif 000011
【図６】
2020509610.tif 000012
【図７】
2020509610.tif 000013
【図８Ａ】
2020509610.tif 000014
【図８Ｂ】
2020509610.tif 000015
【図９Ａ】
2020509610.tif 000016
【図９Ｂ】
2020509610.tif 000017
【国際調査報告】
2020509610.tif 000018
2020509610.tif 000019
2020509610.tif 000020