(57)【要約】  本発明は薄膜トランジスタ、その製造方法及び表示装置を提供する。薄膜トランジスタは、基板１０１と、半導体層１０と、ソース電極２０と、ドレイン電極３０と、ゲート電極５０と、絶縁層４０と、複数の浮遊電極６０と、を備える。半導体層１０は基板１０１の上に設置される。半導体層１０の両端にはそれぞれ第一ドープ領域１１が形成されており、ソース電極２０及びドレイン電極３０はそれぞれ２つの第一ドープ領域１１の上に対応して設置されている。ゲート電極５０はソース電極２０とドレイン電極３０との間に設置されている。ゲート電極５０とドレイン電極３０との間の半導体層１０はオフセット領域を形成し、オフセット領域に複数の第二ドープ領域１２が離間して形成されている。絶縁層４０はオフセット領域における第二ドープ領域１２が形成されていない領域を覆い、複数の浮遊電極６０は絶縁層４０の上に対応して設置されている。第二ドープ領域を設置するので、薄膜トランジスタ電流駆動能力を向上させるのに有利である。【選択図】図２
2020515041.tif 000002
【特許請求の範囲】
【請求項１】
基板１０１と、半導体層１０と、絶縁層４０と、ソース電極２０と、ドレイン電極３０と、ゲート電極５０と、を備え、前記半導体層１０は前記基板１０１の上に設置される薄膜トランジスタであって、
前記半導体層１０の両端にはそれぞれ第一ドープ領域１１が形成されており、前記ソース電極２０及び前記ドレイン電極３０はそれぞれ２つの前記第一ドープ領域１１の上に対応して設置されており、前記半導体層１０の２つの前記第一ドープ領域１１の間には複数の第二ドープ領域１２が離間して設置されており、
前記ゲート電極５０は前記ソース電極２０と前記ドレイン電極３０との間に設置されており、前記ゲート電極５０と前記ドレイン電極３０との間の距離は前記ゲート電極５０と前記ソース電極２０との間の距離より大きく、前記ゲート電極５０と前記ドレイン電極３０との間の半導体層１０はオフセット領域を形成し、前記複数の第二ドープ領域１２は前記オフセット領域に位置し、
前記薄膜トランジスタは複数の浮遊電極６０をさらに備え、前記絶縁層４０は前記オフセット領域における前記第二ドープ領域１２が形成されていない領域を覆い、前記複数の浮遊電極６０は前記絶縁層４０の上に対応して設置されており、前記ゲート電極５０と隣接する１つの前記浮遊電極６０との間には１つの前記第二ドープ領域１２が存在し、残りの前記浮遊電極６０における隣接する２つの前記浮遊電極６０の間にはそれぞれ１つの前記第二ドープ領域１２が存在することを特徴とする薄膜トランジスタ。
【請求項２】
前記複数の第二ドープ領域１２の水平横断面幅は、前記ソース電極２０から前記ドレイン電極３０に向かう方向に沿って順次小さくなることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記第二ドープ領域１２の数は、３つ、４つ又は５つのうちの１つであることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記第一ドープ領域１１内のドーパントのドーズ量は前記第二ドープ領域１２内のドーパントのドーズ量より大きいことを特徴とする請求項１〜３のいずれか一項に記載の薄膜トランジスタ。
【請求項５】
前記第一ドープ領域１１内のドーパントと前記第二ドープ領域１２内のドーパントは同じであり、ドーパントはリンイオン又はホウ素イオンであることを特徴とする請求項４に記載の薄膜トランジスタ。
【請求項６】
前記第一ドープ領域１１及び前記第二ドープ領域１２は全て半導体層１０にイオンをドープすることにより形成され、前記第一ドーピング領域１１にドープされたイオン数は１×１０１６個／ｃｍ２であり、前記第二ドーピング領域１２にドープされたイオン数は５×１０１５個／ｃｍ２であることを特徴とする請求項５に記載の薄膜トランジスタ。
【請求項７】
請求項１〜６のいずれか一項に記載の薄膜トランジスタを備えることを特徴とする表示装置。
【請求項８】
基板１０１を提供し、基板１０１の上に半導体層１０を形成するステップと、
前記半導体層１０の前記基板１０１と反対側に絶縁層４０を形成し、前記絶縁層４０の上にゲート電極５０及び複数の浮遊電極６０を相応して設置し、前記ゲート電極５０と隣接する前記浮遊電極６０は互いに離間しており、隣接する２つの前記浮遊電極６０は互いに離間しているステップと、
前記半導体層１０の両端に対してドーピング処理して第一ドープ領域１１をそれぞれ形成し、前記ゲート電極５０及び前記複数の浮遊電極６０によって覆われていない前記半導体層１０に対してドーピング処理して複数の第二ドープ領域１２を形成するステップと、
２つの前記第一ドープ領域１１の上にソース電極２０及びドレイン電極３０をそれぞれ相応して設置するステップと、
を備えることを特徴とする薄膜トランジスタの製造方法。
【請求項９】
前記絶縁層４０、前記ゲート電極５０及び前記複数の浮遊電極６０を形成する過程において、前記半導体層１０の上に絶縁材料層及び金属層を順次に形成し、前記絶縁材料層及び前記金属層を同時にパターニングして、前記絶縁材料層は前記絶縁層４０を形成し、前記金属層は前記ゲート電極５０及び前記複数の浮遊電極６０を形成することを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記第一ドープ領域１１及び前記第二ドープ領域１２は全て半導体層１０の上にイオン注入方式を採用して形成され、前記第一ドーピング領域１１にドープされたイオン数は１×１０１６個／ｃｍ２であり、前記第二ドーピング領域１２にドープされたイオン数は５×１０１５個／ｃｍ２であることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ディスプレイ技術分野に関するものであり、特に薄膜トランジスタ、薄膜トランジスタを使用する表示装置及び薄膜トランジスタの製造方法に関するものである。
【背景技術】
【０００２】
薄膜トランジスタ（ＴＦＴ）は、表示装置、プリンタ、走査装置、微小電気機械システム（ＭＥＭＳ）、平面Ｘ線源などに適用することができ、特に表示装置、微小電気機械システム、平面Ｘ線源における実用化の見通しが広がる。オフセットドレイン電極はＴＦＴの基本構造であり、図１に示されたように、この構造において、基板１に半導体層１'が設置され、半導体層１'の対応する位置にドープ領域２が設置され、ドープ領域２の上にソース電極３及びドレイン電極４がそれぞれ設置されている。ゲート電極５と半導体層１との間には絶縁層６が設置されている。ゲート電極５とドレイン電極４との間にはある程度のオフセットがある（即ち、ゲート電極５とドレイン電極４との間の距離は、ゲート電極５とソース電極３との間の距離より大きく、図１に示されたように、ゲート電極５とドレイン電極４との間にはオフセット距離Ｌがある）ので、ゲート電極５とドレイン電極４との間の半導体層１はオフセット領域を形成し、ドレイン電極４上の高電圧は主にオフセット領域に降下し、それによってＴＦＴのブレークダウン電圧（ｂｒｅａｋｄｏｗｎ  ｖｏｌｔａｇｅ）を高める。オフセット領域は、オフセットドレイン電極を有するＴＦＴのブレークダウン電圧に対して大きな影響を及ぼす。この構造の問題は、オフセット領域の半導体層１の抵抗が非常に高く、通常使用される薄膜トランジスタと比べて、オフセットドレイン電極を有するＴＦＴのオン電流が数桁小さく、これはＴＦＴの電流駆動能力に影響を及ぼすことにある。  
【発明の概要】
【０００３】
本発明の目的は、薄膜トランジスタ、薄膜トランジスタを使用する表示装置及び薄膜トランジスタの製造方法を提供し、従来の技術の薄膜トランジスタがオフセット領域を設置した後、薄膜トランジスタの電流駆動能力が影響を受ける問題を解決する。
【０００４】
上述した技術課題を解決するために、本発明の技術方案は薄膜トランジスタを提供することである。薄膜トランジスタは、基板と、半導体層と、絶縁層と、ソース電極と、ドレイン電極と、ゲート電極と、を備え、半導体層は基板の上に設置され、半導体層の両端にはそれぞれ第一ドープ領域が形成されており、ソース電極及びドレイン電極はそれぞれ２つの第一ドープ領域の上に対応して設置されており、半導体層の２つの第一ドープ領域の間には複数の第二ドープ領域が離間して設置されており、ゲート電極はソース電極とドレイン電極との間に設置されており、ゲート電極とドレイン電極との間の距離はゲート電極とソース電極との間の距離より大きく、ゲート電極とドレイン電極との間の半導体層はオフセット領域を形成し、複数の第二ドープ領域はオフセット領域に位置し、薄膜トランジスタは複数の浮遊電極をさらに備え、絶縁層はオフセット領域における第二ドープ領域が形成されていない領域を覆い、複数の浮遊電極は絶縁層の上に対応して設置されており、ゲート電極と隣接する１つの浮遊電極との間には１つの第二ドープ領域が存在し、残りの浮遊電極における隣接する２つの浮遊電極の間にはそれぞれ１つの第二ドープ領域が存在する。
【０００５】
好ましくは、複数の第二ドープ領域の水平横断面幅は、ソース電極からドレイン電極に向かう方向に沿って順次小さくなる。
【０００６】
好ましくは、第二ドープ領域の数は、３つ、４つ又は５つのうちの１つである。
【０００７】
好ましくは、第一ドープ領域内のドーパントのドーズ量は第二ドープ領域内のドーパントのドーズ量より大きい。
【０００８】
好ましくは、第一ドープ領域内のドーパントと第二ドープ領域内のドーパントは同じであり、ドーパントはリンイオン又はホウ素イオンである。
【０００９】
好ましくは、第一ドープ領域及び第二ドープ領域は全て半導体層にイオンをドープすることにより形成され、第一ドーピング領域にドープされたイオン数は１×１０１６個／ｃｍ２であり、第二ドーピング領域にドープされたイオン数は５×１０１５個／ｃｍ２である。
【００１０】
本発明の表示装置は、上述した薄膜トランジスタを備える。
【００１１】
本発明の薄膜トランジスタの製造方法は、基板を提供し、基板の上に半導体層を形成するステップと、半導体層の基板と反対側に絶縁層を形成し、絶縁層の上にゲート電極及び複数の浮遊電極を相応して設置し、ゲート電極と隣接する浮遊電極は互いに離間しており、隣接する２つの浮遊電極は互いに離間しているステップと、半導体層の両端に対してドーピング処理して第一ドープ領域をそれぞれ形成し、ゲート電極及び複数の浮遊電極によって覆われていない半導体層に対してドーピング処理して複数の第二ドープ領域を形成するステップと、２つの第一ドープ領域の上にソース電極及びドレイン電極をそれぞれ相応して設置するステップと、を備える。
【００１２】
好ましくは、絶縁層、ゲート電極及び複数の浮遊電極を形成する過程において、半導体層の上に絶縁材料層及び金属層を順次に形成し、絶縁材料層及び金属層を同時にパターニングして、絶縁材料層は絶縁層を形成し、金属層はゲート電極及び複数の浮遊電極を形成する。
【００１３】
好ましくは、第一ドープ領域及び第二ドープ領域は全て半導体層の上にイオン注入方式を採用して形成され、第一ドーピング領域にドープされたイオン数は１×１０１６個／ｃｍ２であり、第二ドーピング領域１２にドープされたイオン数は５×１０１５個／ｃｍ２である。
【００１４】
本発明において、薄膜トランジスタのオフセット領域に複数の第二ドープ領域が設置されており、第二ドープ領域の抵抗値は、従来の技術の薄膜トランジスタの半導体層の同じ位置の抵抗値よりも小さい。だから、オフセットドレイン電極を有する従来の技術のＴＦＴと比較して、追加された第二ドープ領域を有するＴＦＴはより大きな出力電流を有し、それによって薄膜トランジスタの電流駆動能力を向上させる。
【図面の簡単な説明】
【００１５】
【図１】図１は、従来の技術の薄膜トランジスタの断面図である。
【図２】図２は、本発明の実施形態に係る薄膜トランジスタの断面図である。
【図３】図３は、本発明の薄膜トランジスタの製造方法のフローチャートである。    図面において、  １０：半導体層；  １１：第一ドープ領域；  １２：第二ドープ領域；  ２０：ソース電極；  ３０：ドレイン電極；  ４０：絶縁層；  ５０：ゲート電極；  ６０：浮遊電極；  １０１：基板である。
【発明を実施するための形態】
【００１６】
本発明の目的、技術方案及び利点をより明確にするために、以下、添付の図面及び実施形態を参照しながら、本発明をさらに詳細に説明する。本明細書に記載された具体的な実施形態はただ本発明を例示するために用いられ、本発明を限定することを意図するものではないと理解されるべきである。
【００１７】
説明しなければならないことは、ある要素が別の要素上に「固定される」又は「設置される」と言及される場合、それは別の要素上に直接に存在するか又は別の要素上に間接的に存在することができる。ある要素が別の要素に「接続されている」と言及される場合、それは別の要素に直接に接続されるか、又はは別の要素に間接的に接続されることができる。
【００１８】
さらに説明しなければならないことは、本実施形態における左、右、上、下などの方向性を示す用語は、単に互いに相対的な概念であるか又は製品の正常的な使用状態を参考とするものであり、限定的なものと見なすべきではない。
【００１９】
図２に示されたように、本実施形態に係わる薄膜トランジスタは、基板１０１と、半導体層１０（半導体層１０の材料はポリシリコン材料に限定されなく、即ち半導体層１０を酸化物半導体層に形成することもでき、例えば、酸化インジウムガリウム亜鉛（ＩＧＺＯ）材料である）と、ソース電極２０と、ドレイン電極３０と、ゲート電極５０と、絶縁層４０と、複数の浮遊電極６０と、を備える。半導体層１０は、基板１０１の上に設置される。半導体層１０の両端にはそれぞれ第一ドープ領域１１が形成されており、ソース電極２０及びドレイン電極３０はそれぞれ半導体層１０の両端に位置する第一ドープ領域１１の上に設置されている。ゲート電極５０は、ソース電極２０と電極ドレイン３０との間に設置されている。ゲート電極５０に対応する半導体層１０にはドープ領域が形成されていない。ゲート電極５０とドレイン電極３０との間の半導体層１０はオフセット領域を形成する。オフセット領域には、複数の第二ドープ領域１２が互いに離間して形成されている。絶縁層４０は、ドープ領域が形成されていない半導体層１０を覆っている。ゲート電極５０と複数の浮遊電極６０はそれぞれ絶縁層４０の上に離間して設置されている。複数の浮遊電極６０は、ゲート電極５０とドレイン電極３０との間に互いに離間して設置されている。ゲート電極５０及び複数の浮遊電極６０によって複数の第二ドープ領域１２を画定し、第二ドープ領域１２は、隣接する２つの浮遊電極６０の間に設置されるか、又はゲート電極５０とゲート電極５０に隣接する浮遊電極６０との間に設置される。
【００２０】
本実施形態の薄膜トランジスタ構造は、オフセット領域に第二ドープ領域１２が追加されているので、第二ドープ領域１２の抵抗値は、従来の技術の薄膜トランジスタのアンドープ半導体層の抵抗値よりも小さい。第二ドープ領域１２を追加した薄膜トランジスタはより高い出力電流を有する。これにより、薄膜トランジスタはさらに高いブレークダウン電圧を有するとともに、電流駆動能力が向上する。さらに、浮遊電極６０は、オフセット領域に設置されて、ゲート電極５０とともに第二ドープ領域１２を画定する。第二ドープ領域１２は、オフセット領域の電界分布を最適化する。さらに、第二ドープ領域１２を形成する際、浮遊電極６０及びゲート電極５０は一緒にマスクとして機能することができ、それによって自己整合が達成され、第二ドープ領域１２を形成するときにアライメントずれによる薄膜トランジスタの電気特性に対する影響が排除される。
【００２１】
本実施形態において、絶縁層４０は、複数の絶縁層ユニット（図示せず）に分割されている。その中において、一方の絶縁層ユニットは、半導体層１０とゲート電極５０を電気的に絶縁するために、半導体層１０とゲート電極５０との間に設置されている。残りの絶縁層ユニットは、隣接する２つの第二ドープ領域１２の間の半導体層１０上に１つずつ対応して設置されている。ゲート電極５０は、ソース電極２０に隣接する絶縁層ユニット上に設置されている。複数の浮遊電極６０は、残りの絶縁層ユニット上に１つずつ対応して設置されている。浮遊電極６０と半導体層１０との間は、対応する絶縁層ユニットによって互いに絶縁する。
【００２２】
オフセット領域を有する薄膜トランジスタの電界強度は、ソース電極２０からドレイン電極３０に向かう方向に沿って徐々に弱くなることが容易に理解できる。本実施形態において、複数の浮遊電極６０の水平横断面幅は、ソース電極２０からドレイン電極３０に向かう方向に沿って順次小さくなって、複数の第二ドープ領域１２の水平横断面幅も同じ方向に沿って順次小さくなる。この構造の複数の第二ドープ領域１２はソース電極２０からドレイン電極３０に向かう方向の電界の平滑化に有利であり、オフセット領域の電界分布をさらに最適化する。オフセット領域において、本実施形態の薄膜トランジスタは３つの第二ドープ領域１２を備え、３つの第二ドープ領域１２の幅はソース電極２０からドレイン電極３０に向かう方向に沿って徐々に狭くなる。他の可能な実施形態において、複数の第二ドープ領域１２の数は実際の需要によって設定することができる。例えば、第二ドープ領域１２の数は、４つ又は５つ等であることができる。なお、第二ドープ領域１２の数は多いほど、電界の最適化はより好ましい。しかしながら、第二ドープ領域１２の数が多いほど、プロセスの困難性を増大させる可能性がある。従って、第二ドープ領域１２の数は、実際の需要又はプロセス条件に基づいて設定することを必要とする。
【００２３】
本発明において、第一ドープ領域１１内のドーパントのドーズ量は、第二ドープ領域１２内のドーパントのドーズ量より大きい。第一ドープ領域１１は高濃度ドープ領域であり、第二ドープ領域１２は低濃度ドープ領域である。ドーパントはリンイオン又はホウ素イオンであり、高濃度ドープ領域の抵抗は低濃度ドープ領域の抵抗より低い。具体的には、イオン注入方式により、半導体層１０にリンイオン又はホウ素イオンをドープして第一ドープ領域１１及び第二ドープ領域１２をそれぞれ形成する。第一ドーピング領域１１内のドーパントのドーズ量は１×１０１６個／ｃｍ２であり、第二ドーピング領域１２内のドーパントのドーズ量は５×１０１５個／ｃｍ２であることができ、実際の需要によって調整することもでき、ここでは具体的に限定しない。その中において、５×１０１５個／ｃｍ２は注入されたイオンのドーズ量であり、これは平方センチメートル当たり５×１０１５個のリンイオン又はホウ素イオンがあることを意味する。
【００２４】
図２に示されたように、本実施形態のオフセット領域のブレークダウン電圧は高い。オフセット領域の電界分布を最適化するために、オフセット領域に複数の第二ドープ領域１２を設置することにより、オフセット領域の電界の接続が最適化され、オフセット領域の電流駆動能力がより強くなる。
【００２５】
本発明の別の態様によれば、表示装置（図示せず）が提供される。表示装置は、上記の薄膜トランジスタを備える。表示装置は、薄膜トランジスタに電気的に接続された制御モジュールをさらに備える。制御モジュールは、薄膜トランジスタの電圧信号を制御することにより、薄膜トランジスタの出力電力駆動能力を変更する。その中において、表示装置は、液晶表示装置（ＬＣＤ）又は有機エレクトロルミネッセンス表示装置（ＯＬＥＤ）である。液晶表示装置において、薄膜トランジスタは表示駆動力を出力することにより、表示装置の液晶パネルの異なる領域の液晶分子に対する駆動能力を実現し、高解像度の現像機能を実現する。その中において、制御モジュールは、先行技術におけるＩＣ制御モジュール又は制御需要を満たすことができる先行技術における他の電気制御ユニットを採用する。
【００２６】
本発明の別の態様によれば、図３に示されるように、薄膜トランジスタの製造方法が提供される。この方法は以下のステップを備える。  
【００２７】
ステップＳ１０：基板１０１を提供し、基板１０１の上に半導体層１０を形成する。
【００２８】
ステップＳ２０：半導体層１０の基板１０１と反対側に絶縁層４０を形成し、絶縁層４０の上にゲート電極５０及び複数の浮遊電極６０を相応して設置する。ゲート電極５０と隣接する浮遊電極６０は互いに離間している。隣接する２つの浮遊電極６０は互いに離間している。ステップＳ２０を実施する過程において、先ず半導体層１０の上に一体の絶縁材料層及び金属層を順次に形成した後、絶縁材料層及び金属層を順次にパターニングして、絶縁材料層は絶縁層４０を形成し、金属層はゲート電極５０及び複数の浮遊電極６０を形成する（又は絶縁材料層及び金属層は同時にパターニングされてもよい）。パターニング処理は、化学エッチングにより行うことができる。ゲート電極５０と複数の浮遊電極６０は同じ金属層（即ち絶縁材料層上に形成された金属層である）によって同時に形成され、浮遊電極６０を形成するために工程を追加することを必要とせず、成形工程を簡素化することに有利である。
【００２９】
ステップＳ３０：半導体層１０の両端に対してドーピング処理して２つの第一ドープ領域１１をそれぞれ形成し、ゲート電極５０及び複数の浮遊電極６０によって覆われていない半導体層１０に対してドーピング処理して複数の第二ドープ領域１２を形成する。その中において、第一ドープ領域１１及び第二ドープ領域１２を形成する順序は入れ替えてもよく、即ち先ず第一ドープ領域１１を形成し、次に第二ドープ領域１２を形成することができ、又は逆順序でもよい。
【００３０】
ステップＳ４０：２つの第一ドープ領域１１の上にソース電極２０及びドレイン電極３０をそれぞれ相応して設置する。
【００３１】
薄膜トランジスタの製造工程において、第二ドープ領域１２を形成する工程において、ゲート電極５０と浮遊電極６０とが協働してマスクとして機能し、ゲート電極５０及び複数の浮遊電極６０によって覆われていない半導体層１０に対してドーピング処理して複数の第二ドープ領域１２を形成し、従ってオフセット領域に第二ドープ領域１２を形成する工程はアライメントずれの影響を受けない。この薄膜トランジスタの設計構造を応用することにより、薄膜トランジスタのオフセット領域におけるドーピングプロセスの自己整合を達成することができ、薄膜トランジスタがアライメントずれの影響を受けないようにする。従来の技術の薄膜トランジスタと比較すると、オフセット領域が存在するので、薄膜トランジスタのブレークダウン電圧はより高く、薄膜トランジスタの電気的特性を改善し、第二ドーピング領域１２を設置することにより、オフセット領域の電流駆動能力を高める。
【００３２】
以上は本発明の好適な実施形態であり、本発明を限定することを意図するものではない。本発明の精神及び範囲内で行われるいかなる修正、等価の置換及び改良などは全て本発明の保護範囲内に含まれることは理解されるべきである。
【図１】
2020515041.tif 000003
【図２】
2020515041.tif 000004
【図３】
2020515041.tif 000005
【手続補正書】
【提出日】令和1年6月26日(2019.6.26)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】
薄膜トランジスタ（ＴＦＴ）は、表示装置、プリンタ、走査装置、微小電気機械システム（ＭＥＭＳ）、平面Ｘ線源などに適用することができ、特に表示装置、微小電気機械システム、平面Ｘ線源における実用化の見通しが広がる。オフセットドレイン電極はＴＦＴの基本構造であり、図１に示されたように、この構造において、基板１に半導体層１'が設置され、半導体層１'の対応する位置にドープ領域２が設置され、ドープ領域２の上にソース電極３及びドレイン電極４がそれぞれ設置されている。ゲート電極５と半導体層１'との間には絶縁層６が設置されている。ゲート電極５とドレイン電極４との間にはある程度のオフセットがある（即ち、ゲート電極５とドレイン電極４との間の距離は、ゲート電極５とソース電極３との間の距離より大きく、図１に示されたように、ゲート電極５とドレイン電極４との間にはオフセット距離Ｌがある）ので、ゲート電極５とドレイン電極４との間の半導体層１'はオフセット領域を形成し、ドレイン電極４上の高電圧は主にオフセット領域に降下し、それによってＴＦＴのブレークダウン電圧（ｂｒｅａｋｄｏｗｎ  ｖｏｌｔａｇｅ）を高める。オフセット領域は、オフセットドレイン電極を有するＴＦＴのブレークダウン電圧に対して大きな影響を及ぼす。この構造の問題は、オフセット領域の半導体層１'の抵抗が非常に高く、通常使用される薄膜トランジスタと比べて、オフセットドレイン電極を有するＴＦＴのオン電流が数桁小さく、これはＴＦＴの電流駆動能力に影響を及ぼすことにある。
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板と、半導体層と、絶縁層と、ソース電極と、ドレイン電極と、ゲート電極と、を備え、前記半導体層は前記基板の上に設置される薄膜トランジスタであって、
前記半導体層の両端にはそれぞれ第一ドープ領域が形成されており、前記ソース電極及び前記ドレイン電極はそれぞれ２つの前記第一ドープ領域の上に対応して設置されており、前記半導体層の２つの前記第一ドープ領域の間には複数の第二ドープ領域が離間して設置されており、
前記ゲート電極は前記ソース電極と前記ドレイン電極との間に設置されており、前記ゲート電極と前記ドレイン電極との間の距離は前記ゲート電極と前記ソース電極との間の距離より大きく、前記ゲート電極と前記ドレイン電極との間の半導体層はオフセット領域を形成し、前記複数の第二ドープ領域は前記オフセット領域に位置し、
前記薄膜トランジスタは複数の浮遊電極をさらに備え、前記絶縁層は前記オフセット領域における前記第二ドープ領域が形成されていない領域を覆い、前記複数の浮遊電極は前記絶縁層の上に対応して設置されており、前記ゲート電極と隣接する１つの前記浮遊電極との間には１つの前記第二ドープ領域が存在し、残りの前記浮遊電極における隣接する２つの前記浮遊電極の間にはそれぞれ１つの前記第二ドープ領域が存在することを特徴とする薄膜トランジスタ。
【請求項２】
前記複数の第二ドープ領域の水平横断面幅は、前記ソース電極から前記ドレイン電極に向かう方向に沿って順次小さくなることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項３】
前記第二ドープ領域の数は、３つ、４つ又は５つのうちの１つであることを特徴とする請求項１に記載の薄膜トランジスタ。
【請求項４】
前記第一ドープ領域内のドーパントのドーズ量は前記第二ドープ領域内のドーパントのドーズ量より大きいことを特徴とする請求項１〜３のいずれか一項に記載の薄膜トランジスタ。
【請求項５】
前記第一ドープ領域内のドーパントと前記第二ドープ領域内のドーパントは同じであり、ドーパントはリンイオン又はホウ素イオンであることを特徴とする請求項４に記載の薄膜トランジスタ。
【請求項６】
前記第一ドープ領域及び前記第二ドープ領域は全て半導体層にイオンをドープすることにより形成され、前記第一ドーピング領域にドープされたイオン数は１×１０１６個／ｃｍ２であり、前記第二ドーピング領域にドープされたイオン数は５×１０１５個／ｃｍ２であることを特徴とする請求項５に記載の薄膜トランジスタ。
【請求項７】
請求項１〜６のいずれか一項に記載の薄膜トランジスタを備えることを特徴とする表示装置。
【請求項８】
基板を提供し、基板の上に半導体層を形成するステップと、
前記半導体層の前記基板と反対側に絶縁層を形成し、前記絶縁層の上にゲート電極及び複数の浮遊電極を相応して設置し、前記ゲート電極と隣接する前記浮遊電極は互いに離間しており、隣接する２つの前記浮遊電極は互いに離間しているステップと、
前記半導体層の両端に対してドーピング処理して第一ドープ領域をそれぞれ形成し、前記ゲート電極及び前記複数の浮遊電極によって覆われていない前記半導体層に対してドーピング処理して複数の第二ドープ領域を形成するステップと、
２つの前記第一ドープ領域の上にソース電極及びドレイン電極をそれぞれ相応して設置するステップと、
を備えることを特徴とする薄膜トランジスタの製造方法。
【請求項９】
前記絶縁層、前記ゲート電極及び前記複数の浮遊電極を形成する過程において、前記半導体層の上に絶縁材料層及び金属層を順次に形成し、前記絶縁材料層及び前記金属層を同時にパターニングして、前記絶縁材料層は前記絶縁層を形成し、前記金属層は前記ゲート電極及び前記複数の浮遊電極を形成することを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【請求項１０】
前記第一ドープ領域及び前記第二ドープ領域は全て半導体層の上にイオン注入方式を採用して形成され、前記第一ドーピング領域にドープされたイオン数は１×１０１６個／ｃｍ２であり、前記第二ドーピング領域にドープされたイオン数は５×１０１５個／ｃｍ２であることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
【国際調査報告】
2020515041.tif 000006
2020515041.tif 000007
2020515041.tif 000008
2020515041.tif 000009
2020515041.tif 000010