(57)【要約】  本開示は、少なくとも２組のゲート線と、少なくとも２つのゲート駆動回路とを含むアレイ基板であって、前記少なくとも２組のゲート線の各組は、少なくとも１本のゲート線をそれぞれ含み、前記少なくとも２つのゲート駆動回路の各ゲート駆動回路は、１組のゲート線にそれぞれ対応し、各ゲート駆動回路は、入力端と少なくとも１つの出力端とをそれぞれ含み、前記各ゲート駆動回路の少なくとも１つの出力端は、信号出力線を介して対応の組の少なくとも１本のゲート線に１対１で接続され、前記少なくとも２つのゲート駆動回路の入力端は、同一の駆動チップに接続され、ここで、前記駆動チップとの距離が異なる任意の２つのゲート駆動回路について、前記駆動チップとの距離が遠いゲート駆動回路に接続された任意の信号出力線の抵抗は、前記駆動チップとの距離が近いゲート駆動回路に接続された任意の信号出力線の抵抗よりも小さいアレイ基板を提供している。
2020525807.tif 000002
【特許請求の範囲】
【請求項１】
少なくとも２組のゲート線と、少なくとも２つのゲート駆動回路とを含むアレイ基板であって、
前記少なくとも２組のゲート線の各組は、少なくとも１本のゲート線をそれぞれ含み、
前記少なくとも２つのゲート駆動回路の各ゲート駆動回路は、１組のゲート線にそれぞれ対応し、各ゲート駆動回路は、入力端と少なくとも１つの出力端とをそれぞれ含み、前記各ゲート駆動回路の少なくとも１つの出力端は、信号出力線を介して対応の組の少なくとも１本のゲート線に１対１で接続され、前記少なくとも２つのゲート駆動回路の入力端は、同一の駆動チップに接続される、アレイ基板であって、
前記駆動チップとの距離が異なる任意の２つのゲート駆動回路において、前記駆動チップとの距離が遠いゲート駆動回路に接続された任意の信号出力線の抵抗は、前記駆動チップとの距離が近いゲート駆動回路に接続された任意の信号出力線の抵抗よりも小さい、アレイ基板。
【請求項２】
すべての信号出力線は同じ長さと抵抗率を有し、且つ
前記駆動チップとの距離が異なる任意の２つのゲート駆動回路について、前記駆動チップとの距離が遠いゲート駆動回路に接続された任意の信号出力線の断面積は、前記駆動チップとの距離が近いゲート駆動回路に接続された任意の信号出力線の断面積よりも大きく、前記信号出力線の断面は、前記信号出力線の長手方向に垂直する方向の断面である、請求項１に記載のアレイ基板。
【請求項３】
すべての信号出力線は同じ厚さを有し、且つ
前記駆動チップとの距離が異なる任意の２つのゲート駆動回路について、前記駆動チップとの距離が遠いゲート駆動回路に接続された任意の信号出力線の幅は、前記駆動チップとの距離が近いゲート駆動回路に接続された任意の信号出力線の幅よりも大きい、請求項２に記載のアレイ基板。
【請求項４】
すべての信号出力線は同じ長さと断面積を有し、且つ
前記駆動チップとの距離が異なる任意の２つのゲート駆動回路について、前記駆動チップとの距離が遠いゲート駆動回路に接続された任意の信号出力線の抵抗率は、前記駆動チップとの距離が近いゲート駆動回路に接続された任意の信号出力線の抵抗率よりも小さい、請求項１に記載のアレイ基板。
【請求項５】
すべての信号出力線は同じ抵抗率と断面積を有し、且つ
前記駆動チップとの距離が異なる任意の２つのゲート駆動回路について、前記駆動チップとの距離が遠いゲート駆動回路に接続された任意の信号出力線の長さは、前記駆動チップとの距離が近いゲート駆動回路に接続された任意の信号出力線の長さよりも小さい、請求項１に記載のアレイ基板。
【請求項６】
同じゲート駆動回路に接続された複数の信号出力線の抵抗は同じである、請求項１に記載のアレイ基板。
【請求項７】
前記少なくとも２組のゲート線は、前記アレイ基板の表示領域に位置し、且つ
すべてのゲート駆動回路は、１列に配列され、前記表示領域の同一側に配置されている、請求項１〜６のいずれかに記載のアレイ基板。
【請求項８】
前記少なくとも２組のゲート線は、前記アレイ基板の表示領域に位置し、且つ
すべてのゲート駆動回路は、２列に配列され、各列が少なくとも２つのゲート駆動回路をそれぞれ含み、２列のゲート駆動回路が前記表示領域の反対する両側にそれぞれ配置される、請求項１〜６のいずれかに記載のアレイ基板。
【請求項９】
前記アレイ基板は、前記駆動チップとすべてのゲート駆動回路の入力端とを接続するための少なくとも１本の信号入力線をさらに含む、請求項７または８に記載のアレイ基板。
【請求項１０】
前記信号入力線の数は前記ゲート駆動回路の列数と同一であり、各列のゲート駆動回路は１本の信号入力線にそれぞれ対応し、且つ、
同一列のゲート駆動回路の入力端は対応の信号入力線の異なる位置にそれぞれ接続されている、請求項９に記載のアレイ基板。
【請求項１１】
同一列の任意の２つのゲート駆動回路について、この２つのゲート駆動回路とそれぞれ接続された前記信号入力線の接続位置間の抵抗Ｒ１と、前記駆動チップとの距離が近いゲート駆動回路に接続された任意の信号出力線の抵抗Ｒ２と、前記駆動チップとの距離が遠いゲート駆動回路に接続された任意の信号出力線の抵抗Ｒ３とは、Ｒ２＝Ｒ１＋Ｒ３を満たしている、請求項１０に記載のアレイ基板。
【請求項１２】
請求項１〜１１のいずれかに記載のアレイ基板と、前記アレイ基板の一側に設けられた駆動回路ボードとを含む表示装置であって、
前記駆動回路ボードに駆動チップが設けられ、前記駆動チップの出力端に各ゲート駆動回路の入力端がそれぞれ接続されている、表示装置。
【請求項１３】
前記駆動チップの出力端はハイレベルの出力端になる、請求項１２に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本ＰＣＴ出願は２０１７年７月３日に出願された出願番号が２０１７２０７９６０３５．Ｘである中国特許出願の優先権を主張するものであり、上記の中国特許出願に開示された内容を引用して本願の一部とする。
【０００２】
本開示は表示技術の分野に関し、具体的には、アレイ基板と表示装置に関する。
【背景技術】
【０００３】
表示装置では、ゲート駆動回路は、それに接続された複数行のゲート線に行ごとに走査信号を供給することで、表示装置を表示可能にするものである。ゲート駆動回路の駆動能力が限られているため、一般的に複数のゲート駆動回路が設けられており、各ゲート駆動回路がそれぞれ１組のゲート線に接続されている。前記ゲート駆動回路は、信号入力線を介して駆動チップから供給されたオン信号を受信して、ゲート線にオン信号を出力する。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、異なるゲート駆動回路と前記駆動回路との距離が異なるとともに、信号入力線の抵抗が大きいため、異なるゲート駆動回路の入力端に受信されるオン信号の電圧が異なっている。従って、異なるゲート駆動回路から出力されるオン信号の電圧が異なることにより、異なる領域の表示品質が異なっている現象（画面分割現象）を生じる。
【課題を解決するための手段】
【０００５】
本開示は、アレイ基板であって、少なくとも２組のゲート線と、少なくとも２つのゲート駆動回路を含み、前記少なくとも２組のゲート線の各組は、少なくとも１本のゲート線をそれぞれ含み、前記少なくとも２つのゲート駆動回路の各ゲート駆動回路は、１組のゲート線にそれぞれ対応し、各ゲート駆動回路は、入力端と少なくとも１つの出力端とをそれぞれ含み、前記各ゲート駆動回路の少なくとも１つの出力端は、信号出力線を介して対応の組の少なくとも１本のゲート線に１対１で接続され、前記少なくとも２つのゲート駆動回路の入力端は、同一の駆動チップに接続され、ここで、前記駆動チップとの距離が異なる任意の２つのゲート駆動回路について、前記駆動チップとの距離が遠いゲート駆動回路に接続された任意の信号出力線の抵抗は、前記駆動チップとの距離が近いゲート駆動回路に接続された任意の信号出力線の抵抗よりも小さいアレイ基板を提供している。
【０００６】
すべての信号出力線は同じ長さと抵抗率を有し、且つ前記駆動チップとの距離が異なる任意の２つのゲート駆動回路について、前記駆動チップとの距離が遠いゲート駆動回路に接続された任意の信号出力線の断面積は、前記駆動チップとの距離が近いゲート駆動回路に接続された任意の信号出力線の断面積よりも大きく、ここで、前記信号出力線の断面は、前記信号出力線の長手方向に垂直する方向の断面である、アレイ基板であってもよい。
【０００７】
すべての信号出力線は同じ厚さを有し、且つ前記駆動チップとの距離が異なる任意の２つのゲート駆動回路について、前記駆動チップとの距離が遠いゲート駆動回路に接続された任意の信号出力線の幅は、前記駆動チップとの距離が近いゲート駆動回路に接続された任意の信号出力線の幅よりも大きい、アレイ基板であってもよい。
【０００８】
すべての信号出力線は同じ長さと断面積を有し、且つ前記駆動チップとの距離が異なる任意の２つのゲート駆動回路について、前記駆動チップとの距離が遠いゲート駆動回路に接続された任意の信号出力線の抵抗率は、前記駆動チップとの距離が近いゲート駆動回路に接続された任意の信号出力線の抵抗率よりも小さい、アレイ基板であってもよい。
【０００９】
すべての信号出力線は同じ抵抗率と断面積を有し、且つ前記駆動チップとの距離が異なる任意の２つのゲート駆動回路について、前記駆動チップとの距離が遠いゲート駆動回路に接続された任意の信号出力線の長さは、前記駆動チップとの距離が近いゲート駆動回路に接続された任意の信号出力線の長さよりも小さい、アレイ基板であってもよい。
【００１０】
同じゲート駆動回路に接続された複数の信号出力線の抵抗は同じである、アレイ基板であってもよい。
【００１１】
前記少なくとも２組のゲート線は、前記アレイ基板の表示領域に位置し、すべてのゲート駆動回路は、１列に配列され、前記表示領域の同一側に配置されている、アレイ基板であってもよいし、すべてのゲート駆動回路は、２列に配列され、各列が少なくとも２つの前記ゲート駆動回路をそれぞれ含み、２列のゲート駆動回路が表示領域の反対する両側にそれぞれ配置される、アレイ基板であってもよい。
【００１２】
前記アレイ基板は、前記駆動チップとすべてのゲート駆動回路の入力端とを接続するための少なくとも１本の信号入力線をさらに含む、アレイ基板であってもよい。
【００１３】
前記信号入力線の数は前記ゲート駆動回路の列数と同一であり、各列のゲート駆動回路は１本の信号入力線にそれぞれ対応し、同一列のゲート駆動回路の入力端は対応の信号入力線の異なる位置にそれぞれ接続されている、アレイ基板であってもよい。
【００１４】
同一列の任意の２つのゲート駆動回路について、この２つのゲート駆動回路とそれぞれ接続された前記信号入力線の接続位置間の抵抗Ｒ１と、前記駆動チップとの距離が近いゲート駆動回路に接続された任意の信号出力線の抵抗Ｒ２と、前記駆動チップとの距離が遠いゲート駆動回路に接続された任意の信号出力線の抵抗Ｒ３とは、Ｒ２＝Ｒ１＋Ｒ３を満たしている、アレイ基板であってもよい。
【００１５】
本開示は、表示装置であって、上記のアレイ基板のいずれか１つと、前記アレイ基板の一側に設けられた駆動回路ボードとを含み、前記駆動回路ボードに駆動チップが設けられ、前記駆動チップの出力端に各ゲート駆動回路の入力端がそれぞれ接続されている表示装置をさらに提供している。
【００１６】
前記駆動チップの出力端はハイレベルの出力端になる、表示装置であってもよい。
【図面の簡単な説明】
【００１７】
以下の図面は、本開示をさらに理解できるように提供されるものであり、本明細書の一部を構成するが、本開示を限定するものではない。
【００１８】
【図１】図１は、本開示によるアレイ基板と駆動回路ボードの概略図である。
【図２】図２は、図１のＩ領域の拡大概略図である。
【発明を実施するための形態】
【００１９】
本開示の特定の実施形態は、添付の図面を参照しながら以下に詳述される。本明細書に記載された特定の実施形態は、本開示を説明や闡明することのみを意図しており、本開示を限定するものではない。
【００２０】
本開示の一実施例によれば、図１に示すように、アレイ基板が提供されている。前記アレイ基板は、少なくとも２組のゲート線１０と、少なくとも２つのゲート駆動回路（例えば、図１の２１、２２）とを含み、前記アレイ基板は、表示領域と、表示領域の周囲に位置する非表示領域とを含む。ゲート線１０は前記アレイ基板の表示領域に設けられ、ゲート駆動回路は非表示領域に設けられている。各組のゲート線１０は、少なくとも１本のゲート線１０（図１には複数のゲート線が示されている）を含み、各ゲート駆動回路２１、２２はそれぞれ１組のゲート線１０に対応する。各ゲート駆動回路２１、２２は、入力端および少なくとも１つの出力端（図１には複数の出力端が示されている）を含む。図１に示すように、前記２つのゲート駆動回路２１、２２の複数の出力端は、信号出力線３０を介して対応の組の複数のゲート線に１対１で接続されている。前記ゲート駆動回路の入力端は、同一の駆動チップ５１に接続されるものである。図１のゲート駆動回路２１、２２のように、駆動チップ５１との距離が異なる任意の２つのゲート駆動回路のうち、駆動チップ５１との距離が遠いゲート駆動回路２２に接続された任意の信号出力線３０の抵抗は、駆動チップ５１との距離が近いゲート駆動回路２１に接続された任意の信号出力線３０の抵抗よりも小さい。
【００２１】
各ゲート駆動回路２１、２２は、ゲート駆動回路２１、２２が順次にオン信号を出力するように１本のゲート線に接続されたカスケードされた複数のシフトレジスタユニットをそれぞれ含んでもよい。ゲート駆動回路２１、２２の入力端には、駆動チップ５１から供給されたオン信号が配線を介して入力されることにより、各シフトレジスタユニットは各自の出力段階で対応のゲート線１０に前記オン信号を出力する。
【００２２】
駆動チップ５１から遠ざかるほど、ゲート駆動回路２１、２２の入力端と駆動チップ５１との間の配線が長くなるとともに配線の抵抗が大きくなることにより、ゲート駆動回路２１、２２に受信される信号の減衰量が大きくなり、ゲート駆動回路２１、２２の出力端から出力される信号の減衰量が大きくなる。本開示では、駆動チップ５１から遠ざかるほど、ゲート駆動回路２１、２２の入力端に受信される信号の減衰量が大きくなるが、ゲート駆動回路２１、２２の出力端とゲート線１０との間の信号出力線３０の抵抗が小さくなることにより、信号出力線３０上の信号の減衰量が小さくなり、さらに、異なる組のゲート線に受信される信号間の差が減少し、画面分割現象が改善されるようになる。
【００２３】
以下、図１を参照しながら本開示の実施形態を具体的に説明する。図１のアレイ基板は、２つのゲート駆動回路２１、２２を含む。前記アレイ基板は、駆動チップ５１とゲート駆動回路の入力端とを接続するための信号入力線４０をさらに含む。各ゲート駆動回路２１、２２は、それぞれ別個の信号入力線を介して駆動チップに接続されてもよいし、複数のゲート駆動回路２１、２２が同一の信号入力線を介して駆動チップに接続されてもよい。
【００２４】
代わりに、同じゲート駆動回路２１、２２に接続された複数の信号出力線３０の抵抗が同じである。すると、同じ組のゲート線１０に受信される信号が同じであることを保証できる。
【００２５】
一例として、すべての信号出力線３０は同じ長さを有し、かつすぺての信号出力線３０は同じ抵抗率も有している。この場合、同じゲート駆動回路２１、２２に接続された複数の信号出力線３０は、その長手方向に垂直する方向の断面積が同一である。駆動チップ５１との距離が異なる任意の２つのゲート駆動回路２１、２２について、駆動チップ５１との距離が遠いゲート駆動回路２２に接続された任意の信号出力線３０の断面積が、駆動チップ５１との距離が近いゲート駆動回路２１に接続された任意の信号出力線３０の断面積よりも大きいことにより、ゲート駆動回路２２が駆動チップ５１から遠ざかるほど、それに接続された信号出力線３０の抵抗が小さくなる。上記の信号出力線３０の断面は、信号出力線３０の長手方向に垂直する方向の断面である。
【００２６】
他の例として、すべての信号出力線３０は同じ厚さを有してもよい。この場合、駆動チップ５１との距離が異なる任意の２つのゲート駆動回路２１、２２について、駆動チップ５１との距離が遠いゲート駆動回路２２に接続された任意の信号出力線３０の幅が、駆動チップ５１との距離が近いゲート駆動回路２１に接続された任意の信号出力線３０の幅よりも大きい。図１のＩ領域の拡大図である図２に示すように、駆動チップ５１との距離が遠いゲート駆動回路２２に接続された任意の信号出力線３０の幅ｄ１が、駆動チップ５１との距離が近いゲート駆動回路２１に接続された任意の信号出力線３０の幅ｄ２よりも大きい。
【００２７】
なお、本開示の実施例では、信号出力線３０の長さと抵抗率が同じに設定され、その抵抗が異なるゲート駆動回路に接続された信号出力線３０の断面積の設定により異なる。もちろん、すべての信号出力線３０の長さと断面積を同じにするとともに、抵抗率を制御することで異なるゲート駆動回路に接続された信号出力線の抵抗を異ならせてもよいし、すべての信号出力線３０の抵抗率と断面積を同じにするとともに、長さを制御することで異なるゲート駆動回路に接続された信号出力線の抵抗を異ならせてもよい。
【００２８】
図１に示すように、すべてのゲート駆動回路２１、２２は１列に配列され、表示領域の同一側に配置されている。または、すべてのゲート駆動回路は２列に配列され、各列が少なくとも２つの前記ゲート駆動回路を含み、２列のゲート駆動回路が表示領域の反対する両側にそれぞれ配置される。ゲート駆動回路が２列に配列されている場合には、各組のゲート線は、両側駆動を行うように左右の２つのゲート駆動回路に同時に接続されてもよい。この場合、ゲート線１０上の信号の減衰量が低減され、異なる画素ユニットに受信される信号の差が低減されるようになる。
【００２９】
実施例において、信号入力線４０の数はゲート駆動回路の列数と同一であってもよい。この場合、各列のゲート駆動回路は１本の信号入力線にそれぞれ対応し、同一列の各ゲート駆動回路の入力端は対応の信号入力線４０の異なる位置に接続されている。図１に示すように、ゲート駆動回路２１、２２は１列に配列され、かつ信号入力線４０の本数は１本であり、２つのゲート駆動回路２１、２２は信号入力線４０上のＭ点とＮ点にそれぞれ接続されている。これにより、余分な信号入力線４０が空間を占有することを防止でき、フレームの幅が減少されるようになる。
【００３０】
代わりに、同一列の任意の２つのゲート駆動回路２１、２２について、この２つのゲート駆動回路２１、２２とそれぞれ接続された信号入力線４０の接続位置間の抵抗Ｒ１と、駆動チップ５１との距離が近いゲート駆動回路２１に接続された任意の信号出力線３０の抵抗Ｒ２と、駆動チップ５１との距離が遠いゲート駆動回路２２に接続された任意の信号出力線３０の抵抗Ｒ３とは、Ｒ２  ＝  Ｒ１  ＋  Ｒ３を満たしている。図１の配置様子において、Ｒ１は信号入力線４０におけるＭ点とＮ点との間の抵抗であり、Ｒ２は信号出力線３０におけるＡ点とＢ点との間の抵抗であり、Ｒ３は信号出力線３０におけるＣ点とＤ点との間の抵抗である。このような配置によれば、駆動チップ５１と異なる組のゲート線１０との間の信号線の抵抗を同じにすることができるようになる。従って、異なる組のゲート線１０に受信される信号の電圧が等しくなり、表示パネルの異なる部分に表示される画質が同じになる。
【００３１】
本開示の他の実施例に、前記アレイ基板と、前記アレイ基板の一側に設けられた駆動回路ボード５０とを含む表示装置が提供されている。図１に示すように、駆動回路ボード５０に駆動チップ５１が設けられ、駆動チップ５１の出力端に各ゲート駆動回路２１、２２の入力端がそれぞれ接続されている。駆動チップ５１の出力端は、アレイ基板の画素ユニットの薄膜トランジスタをオンさせるオン信号を出力するためのものである。一例として、前記薄膜トランジスタはＮ型トランジスタであり、従って、駆動チップ５１の出力端はハイレベルの出力端になる。なお、ハイレベルは、ローレベルに対するものであり、一般的に５Ｖ以上のレベルであるが、特に限定されない。
【００３２】
前記表示装置は、電子ペーパー、ＯＬＥＤパネル、携帯電話、タブレット、テレビ、ディスプレイ、ノートブック、デジタルフォトフレーム、ナビゲータなどの表示機能を有する任意の製品または部品であってもよい。
【００３３】
前記アレイ基板において、信号出力線の抵抗を調整することにより、異なる組のゲート線に受信される信号の差を低減することができるので、アレイ基板を含む表示装置の画面分割現象が低減され、表示効果がよりよいになる。
【００３４】
上記実施形態は、本開示の原理を説明するための例示的なものにすぎず、本開示はこれに限定されないことを理解されている。本開示の精神および範囲から逸脱することなく、当業者であれば様々な変更および修正が可能であり、これら変更および修正も本開示の範囲内にあるとみなされる。
【符号の説明】
【００３５】
１０  ゲート線
２１、２２  ゲート駆動回路
３０  信号出力線
４０  信号入力線
５０  駆動回路ボード
５１  駆動チップ
【図１】
2020525807.tif 000003
【図２】
2020525807.tif 000004
【国際調査報告】
2020525807.tif 000005
2020525807.tif 000006
2020525807.tif 000007
2020525807.tif 000008