(57)【要約】半導体処理の歩留まりを管理し、面積当たりのキャパシタンスを増加させながら、金属絶縁体金属キャパシタを製造するシステム及び方法を説明する。半導体デバイスの製造方法では、ポリシリコン層を、金属層の上部にある酸化物層の上部に設ける。プロセスは、ポリシリコン層のエリアにトレンチをエッチングし、繰り返されるトレンチは、後に形成される振動波構造の周波数を決定する。トレンチの上部角部及び底部角部は、丸められている。プロセスは、トレンチが存在するエリア及びトレンチが存在しないエリアの両方で、底部金属、誘電体及び上部金属をポリシリコン層上に堆積する。一連のバリアメタル及び第２ポリシリコン層が、振動構造上に堆積する。この方法によって、振動波構造の上部金属及び底部金属の各々に接触する金属ノードを有するＭＩＭキャパシタが完成する。【選択図】図１３
2020515071.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスの製造方法であって、
酸化物層を第１金属層の上部に形成することと、
ポリシリコン層を前記酸化物層の上部に堆積することと、
フォトレジスト層を前記ポリシリコン層の上部に形成することと、
前記フォトレジスト層をほぼ等間隔の複数の位置でエッチングすることと、
前記フォトレジスト層によって保護されていない前記ポリシリコン層にトレンチをエッチングすることであって、前記トレンチは、前記ほぼ等間隔の複数の位置で発生する、ことと、
前記フォトレジスト層を剥離することと、
一連の層を前記ポリシリコン層上に堆積して、振動パターンを有する金属−絶縁体−金属キャパシタを形成することであって、前記一連の層は、底部金属層と、誘電体層と、上部金属層と、を含む、ことと、を含む、
半導体デバイスの製造方法。
【請求項２】
前記方法は、前記一連の層を堆積する前に、前記トレンチの上部角部及び底部角部を丸めることをさらに含む、
請求項１の半導体デバイスの製造方法。
【請求項３】
前記丸めることは、前記ポリシリコン層の比較的高温の酸化及び酸化除去の１つ以上のサイクルを行うことを含む、
請求項２の半導体デバイスの製造方法。
【請求項４】
前記方法は、追加のポリシリコン層及びバリアメタル層を前記上部金属層上に堆積することを含む、
請求項１の半導体デバイスの製造方法。
【請求項５】
前記方法は、振動パターンが存在しない第１位置で前記底部金属層の上部の各層をエッチングすることをさらに含み、前記第１位置は、前記底部金属層に接触する第１ビアのために使用される、
請求項４の半導体デバイスの製造方法。
【請求項６】
前記方法は、振動パターンが存在する第２位置で第２ビアを堆積することをさらに含み、前記第２ビアは、前記バリアメタル層及び前記追加のポリシリコン層を介して前記上部金属層に接触する、
請求項４の半導体デバイスの製造方法。
【請求項７】
前記振動パターンは、前記第１金属層と、前記金属−絶縁体−金属キャパシタのノードを生成するのに使用されるビアに堆積した第２金属層と、の間のほぼ中間に位置する、
請求項４の半導体デバイスの製造方法。
【請求項８】
前記方法は、
追加の酸化物層を前記振動パターン上で成長させることと、
ビア用のトレンチを前記追加の酸化物層にエッチングすることと、をさらに含む、
請求項６の半導体デバイスの製造方法。
【請求項９】
半導体デバイスであって、
第１金属層と、
前記第１金属層の上部の酸化物層と、
前記酸化物層の上部のポリシリコン層と、
前記ポリシリコン層上の一連の層であって、前記一連の層は、底部金属層と、誘電体層と、上部金属層と、を含み、前記ポリシリコン層は、前記ポリシリコン層内のトレンチの発生周波数に等しい所定の周波数で繰り返す振動パターンを有する金属−絶縁体−金属キャパシタを形成するための前記トレンチを有するエリアを含む、一連の層と、を備える、
半導体デバイス。
【請求項１０】
前記ポリシリコン層の前記トレンチの上部角部及び底部角部は、丸められている、
請求項９の半導体デバイス。
【請求項１１】
一連の追加のポリシリコン層と、前記上部金属層上のバリアメタル層と、をさらに備える、
請求項９の半導体デバイス。
【請求項１２】
前記振動パターンは、前記振動パターンが非振動パターンによって遮断される第１位置を含む、
請求項１１の半導体デバイス。
【請求項１３】
前記振動パターンは、前記振動パターンが非振動パターンによって遮断される第２位置を含む、
請求項１２の半導体デバイス。
【請求項１４】
前記底部金属層との接触を生じさせる、前記第１位置に存在する第１ビアと、前記バリアメタル層及び前記追加のポリシリコン層を介して前記上部金属層との接触を生じさせる、前記第２位置に存在する第２ビアと、をさらに備える、
請求項１３の半導体デバイス。
【請求項１５】
前記振動パターンは、前記第１金属層と、前記金属−絶縁体−金属キャパシタのノードを生成するのに使用されるビアに堆積した第２金属層と、の間のほぼ中間に位置する、
請求項１１の半導体デバイス。
【請求項１６】
プログラム命令を記憶するコンピュータ可読記憶媒体であって、半導体製造方法を実行するための前記プログラム命令は、プロセッサによって実行されると、
酸化物層を第１金属層の上部に形成することと、
ポリシリコン層を前記酸化物層の上部に堆積することと、
フォトレジスト層を前記ポリシリコン層の上部に形成することと、
前記フォトレジスト層をほぼ等間隔の複数の位置でエッチングすることと、
前記フォトレジスト層によって保護されていない前記ポリシリコン層にトレンチをエッチングすることであって、前記トレンチは、前記ほぼ等間隔の複数の位置で発生する、ことと、
前記フォトレジスト層を剥離することと、
一連の層を前記ポリシリコン層上に堆積して、振動パターンを有する金属−絶縁体−金属キャパシタを形成することであって、前記一連の層は、底部金属層と、誘電体層と、上部金属層と、を含む、ことと、
を前記プロセッサに実行させる、
コンピュータ可読記憶媒体。
【請求項１７】
前記プログラム命令は、前記一連の層を堆積する前に、前記トレンチの上部角部及び底部角部を丸めることを前記プロセッサに実行させる、
請求項１６のコンピュータ可読記憶媒体。
【請求項１８】
前記プログラム命令は、追加のポリシリコン層及びバリアメタル層を前記上部金属層に堆積することを前記プロセッサに実行させる、
請求項１７のコンピュータ可読記憶媒体。
【請求項１９】
前記プログラム命令は、振動パターンが存在しない第１位置で前記底部金属層の上部の各層をエッチングすることを前記プロセッサに実行させ、前記第１位置は、前記底部金属層に接触する第１ビアのために使用される、
請求項１８のコンピュータ可読記憶媒体。
【請求項２０】
前記プログラム命令は、振動パターンが存在する第２位置で第２ビアを設けることを前記プロセッサに実行させ、前記第２ビアは、前記バリアメタル層及び前記追加のポリシリコン層を介して前記上部金属層に接触する、
請求項１８のコンピュータ可読記憶媒体。
【発明の詳細な説明】
【背景技術】
【０００１】
半導体製造プロセスが進歩し、オンダイの幾何学的寸法が減少するにつれて、半導体チップは、より少ないスペースでより多くの機能及び性能を提供する。多くの進歩がなされてきたが、潜在的な利益を制限する可能性のあるプロセス及び集積回路設計における現在の技術では、設計上の問題が依然として発生し得る。例えば、設計で使用されるパッシブコンポーネントの数及びサイズが増加すると、これらのコンポーネントによって消費される面積も増加する。インピーダンス整合回路、高調波フィルタ、デカップリングキャパシタ、バイパスキャパシタ等は、これらのコンポーネントの例である。
【０００２】
多くの製造プロセスでは、金属絶縁体金属（ＭＩＭ）キャパシタを使用して、オンダイ集積回路及びオフチップ集積パッシブデバイス（ＩＰＤ）パッケージの両方でキャパシタンスを提供する。ＭＩＭキャパシタは、誘電体層で分離された２つの平行な金属板で形成されている。一般的に、２つの金属板及び誘電体層の各々は、半導体基板表面に平行である。係るＭＩＭキャパシタは、混合信号集積回路及びマイクロプロセッサの両方のノイズを低減するためのデカップリングキャパシタとして、並びに、寄生インダクタンスを制限するマイクロプロセッサのアクティブデバイスの近くのバイパスキャパシタ等として、無線周波数（ＲＦ）集積回路における発振器（オシレータ）及び位相シフトネットワークを含む様々な集積回路で使用される。また、ＭＩＭキャパシタは、ダイナミックＲＡＭのメモリセルとして使用することもできる。
【０００３】
ＭＩＭキャパシタの製造は、困難なプロセスである。誘電体層に使用される材料の多くは、平行金属板に使用される金属層と共に拡散する可能性があるため、誘電体層の材料の選択が制限される。この制限された選択によって、そうでなければ達成し得る面積当たりのキャパシタンスを低減する場合がある。さらに、誘電体層は、典型的に、トランジスタ等の能動デバイスに使用されるゲート酸化物層よりも大きい。したがって、ＭＩＭキャパシタは、比較的大きく、ダイ上で使用されるトランジスタよりも大きい場合がある。ＭＩＭキャパシタのサイズを大きくして面積当たりの必要なキャパシタンス（密度）を提供すると、デバイス上の他のコンポーネントが利用可能なスペースが少なくなる。また、ＭＩＭキャパシタの平行金属板を接続するのに使用されるビアのスペースを生成するためにエッチングを行う場合、ＭＩＭキャパシタの下の下側金属層に他のビアを接続する必要がある。したがって、エッチング停止問題の可能性が増大する。
【０００４】
上記を考慮して、半導体処理の歩留まりを管理し、面積当たりのキャパシタンスを増加させながら、金属絶縁体金属キャパシタを製造するための効果的な方法及びシステムが望まれている。
【図面の簡単な説明】
【０００５】
【図１】製造される半導体パッシブコンポーネントの一部の断面図の一般化された図である。
【図２】製造される半導体パッシブコンポーネントの一部の他の断面図の一般化された図である。
【図３】製造される半導体パッシブコンポーネントの一部の他の断面図の一般化された図である。
【図４】製造される半導体パッシブコンポーネントの一部の他の断面図の一般化された図である。
【図５】製造される半導体パッシブコンポーネントの一部の他の断面図の一般化された図である。
【図６】製造される半導体パッシブコンポーネントの一部の他の断面図の一般化された図である。
【図７】製造される半導体パッシブコンポーネントの一部の他の断面図の一般化された図である。
【図８】製造される半導体パッシブコンポーネントの一部の他の断面図の一般化された図である。
【図９】製造される半導体パッシブコンポーネントの一部の他の断面図の一般化された図である。
【図１０】製造される半導体パッシブコンポーネントの一部の他の断面図の一般化された図である。
【図１１】振動パターンを有する製造された半導体金属−絶縁体−金属（ＭＩＭ）キャパシタの断面図の一般化された図である。
【図１２】振動パターンを有する製造された半導体金属−絶縁体−金属（ＭＩＭ）キャパシタの他の断面図の一般化された図である。
【図１３】振動パターンを有する製造された半導体金属−絶縁体−金属（ＭＩＭ）キャパシタの他の断面図の一般化された図である。
【図１４】振動パターンを有する半導体金属−絶縁体−金属（ＭＩＭ）キャパシタを製造する方法の一般化された図である。
【図１５】振動パターンを有する半導体金属−絶縁体−金属（ＭＩＭ）キャパシタを製造する方法の一般化された図である。
【発明を実施するための形態】
【０００６】
本発明は、様々な変更及び代替形態を受け入れるが、特定の実施形態を図面の例として示し、本明細書で詳細に説明する。しかしながら、図面及びその詳細な説明は、本発明を開示された特定の形態に限定することを意図するものではなく、逆に、本発明は、添付の特許請求の範囲によって定義される本発明の範囲内にある全ての変更、均等物及び代替物を包含するものであることを理解されたい。
【０００７】
以下の説明では、本発明の十分な理解を提供するために、多くの特定の詳細が述べられている。しかしながら、当業者は、本発明がこれらの特定の詳細なしに実施され得ることを認識すべきである。いくつかの例では、周知の回路、構造及び技術は、本発明を不明瞭にすることを避けるために、詳細に示されていない。さらに、説明を簡単且つ明瞭にするために、図に示された要素が必ずしも縮尺通りに描かれていないことが理解されるであろう。例えば、一部の要素の寸法は、他の要素と比較して誇張されている。
【０００８】
半導体処理の歩留まりを管理し、面積当たりのキャパシタンスを増加させながら、金属絶縁体金属キャパシタを製造するためのシステム及び方法が考えられる。様々な実施形態では、半導体デバイス製造プロセスは、酸化物層を金属層の上部に配置し、次いで、ポリシリコン層を酸化物層の上部に配置する。フォトレジスト層をポリシリコン層の上部に形成し、繰り返し間隔をおいてエッチングする。繰り返し間隔は、後に形成され、金属−絶縁体−金属（ＭＩＭ）キャパシタとして使用される振動波構造（oscillating wave structure）の周波数を決定する。様々な実施形態では、振動波構造は、ほぼ正弦波である。他の実施形態では、振動波構造は、正弦波ではない。むしろ、振動波構造は、方形波、鋸波又は他の振動波構造に近似し得る。様々な実施形態では、エッチングは、ほぼ等間隔の複数のトレンチを形成する。トレンチのピッチを減らす（周波数を増加させる）ために、様々なリソグラフィ技術の１つが使用される。
【０００９】
プロセスは、フォトレジスト層によって保護されていないポリシリコン層のエリアにトレンチをエッチングし、次に、フォトレジスト層を除去する。トレンチの上部及び底部の角は、振動波構造の基礎を生成するために丸められる。いくつかの実施形態では、プロセスは、ポリシリコン層の比較的高温の酸化と、酸化物除去と、の１つ以上のサイクルを行って、角を丸くする。プロセスは、ＭＩＭキャパシタの底部金属、誘電体及び上部金属を含む一連の層を、ポリシリコン層上に堆積する。一連の層の堆積は、トレンチを有するエリアと、トレンチを有しないエリアと、の両方で行われる。
【００１０】
第２ポリシリコン層を振動波構造の上部金属層上に堆積し、次に、バリアメタル層を第２ポリシリコン層上に堆積する。ビアの位置は、バリアメタル、第２ポリシリコン層、振動パターンの上部金属、及び、振動パターンの誘電体層の複数の層を通るようにエッチングされる。絶縁酸化物層は、バリアメタル上に堆積され、トレンチは、ビアの位置でエッチングされる。トレンチは、ビアを配置するために絶縁酸化物にエッチングされる。１つのビアは、振動パターンの底部金属と接触し、第２ビアは、バリアメタルと、振動パターンの上部金属の上方のポリシリコン層と、を介して当該上部金属と接触する。
【００１１】
以下の図１〜図１５の説明では、半導体処理の歩留まりを管理し、面積当たりのキャパシタンスを増加させながら、金属−絶縁体−金属（ＭＩＭ）キャパシタを製造するステップを説明する。図１を参照すると、製造される半導体パッシブコンポーネントの一部の断面図の一般化されたブロック図が示されている。電界効果トランジスタ等のアクティブコンポーネントとは異なり、パッシブコンポーネントは、電圧信号等の別の信号によって電流フローを制御する前に、オンにならない。パッシブコンポーネントには、閾値電圧がない。
【００１２】
金属絶縁体金属（ＭＩＭ）キャパシタが製造される。ここで、金属層１０２は、層間誘電体（ＩＬＤ）（図示省略）上に堆積される。様々な実施形態では、ＩＬＤは、相互接続に使用される金属層を絶縁するために使用される。いくつかの実施形態では、ＩＬＤは、二酸化ケイ素である。他の実施形態では、ＩＬＤは、炭素又はフッ素を含む様々な低ｋ誘電体の１つである。低ｋ誘電体は、金属層間のキャパシタンスを低減し、これにより、性能損失、電力消費、及び、相互接続ルート間のクロストークを低減する。化学機械平坦化（ＣＭＰ）ステップを使用して、不要なＩＬＤを除去し、残りのＩＬＤを研磨する。ＣＭＰステップは、ほぼ完全に平坦で滑らかな表面を達成し、その表面の上にさらなる層が構築される。例えば、金属層１０２の堆積が続く。
【００１３】
一実施形態では、金属層１０２は銅である。他の実施形態では、金属層１０２は、アルミニウム、又は、銅とアルミニウムとの混合物である。いくつかの実施形態では、金属層１０２は、デュアルダマシンプロセスによって形成されている。他の実施形態では、金属層１０２は、シングルダマシンプロセスによって形成されている。これら及び他の技術が考えられる。金属層１０２として銅を使用する実施形態では、金属層１０２が形成される前に、タンタル（Ｔａ）ベースのバリア材料を使用するライナが誘電体上に堆積される。ライナは、銅が誘電体内に拡散するのを抑制し、銅の接着層として機能する。次に、薄い銅シード層を物理蒸着法（ＰＶＤ）によって堆積し、次に、銅の電気めっきで堆積する。次いで、余分な銅金属層１０２を化学機械研磨し、キャップ層（一般的に、シリコン層（ＳｉＮ））を堆積する。その後、制御された厚さの酸化物層１０４を形成する。様々な実施形態では、酸化物層１０４は二酸化ケイ素である。
【００１４】
様々な実施形態では、プラズマ励起化学気相堆積法（ＰＥＣＶＤ）プロセスを使用して、ガス状態（蒸気）から固体状態までの二酸化ケイ素の薄膜を金属層１０２上に堆積する。ＰＥＣＶＤプロセスは、接地電極と並列無線周波数（ＲＦ）励起電極との間に反応性ガスを導入する。電極間の容量結合によって反応性ガスをプラズマに励起し、これにより、化学反応を生じさせ、反応生成物が金属層１０２上に堆積される。
【００１５】
いくつかの実施形態では、酸化物層１０４は、ジクロロシラン又はシラン等のガスと、酸素及び亜酸化窒素等の酸素前駆体との組み合わせを使用して、典型的には数ミリトール〜数トールの圧力で堆積される。酸化物層１０４の厚さは比較的厚い。例えば、酸化物層１０４の厚さは、トランジスタ等のアクティブデバイスのために形成される薄膜ゲート二酸化シリコン層の厚さよりも少なくとも一桁大きい。いくつかの実施形態では、酸化物層１０４のさらなる研磨を行わない。他の実施形態では、化学機械平坦化（ＣＭＰ）ステップを使用して、不要な二酸化ケイ素を除去し、残りの酸化物層１０４を研磨する。
【００１６】
酸化物層１０４を堆積した後に、ポリシリコン層１０６を酸化物層１０４上に堆積する。いくつかの実施形態では、減圧ＣＶＤ（ＬＰＣＶＤ）を使用して、ポリシリコン層１０６を堆積する。他の実施形態では、ポリシリコン層１０６は、比較的高温でのシランの熱分解（thermal decomposition or pyrolysis）によって堆積される。続いて、フォトレジスト層１０８を、パターンが除去された状態でポリシリコン層１０６上に配置する。除去されたパターンは、製造された金属絶縁体金属（ＭＩＭ）キャパシタの振動形状を最初に定義するためのものである。
【００１７】
いくつかの実施形態では、極端紫外線リソグラフィ（ＥＵＶ）技術を使用して、幅１１０及びピッチ１２０の各々の解像度を提供する。ＥＵＶ技術は、極端紫外線を使用して、４０ナノメートル未満の解像度に達する。極端紫外線の波長は、約１３．５ナノメートルである。ＥＵＶビームを得るために、比較的高温で高密度のプラズマが用いられている。他の実施形態では、指向性自己組織化（ＤＳＡ）リソグラフィ技術を用いて、幅１１０及びピッチ１２０の各々の解像度を提供する。ＤＳＡ技術は、材料の自己組織化特性を利用して、ナノスケール寸法を達成する。
【００１８】
さらなる他の実施形態では、フォトレジスト層１０８内の幅１１０及びピッチ１２０の各々の解像度は、液浸リソグラフィ技術によって設定される。液浸リソグラフィでは、撮像装置のレンズとウェハ表面との間に精製水等の液状媒質を使用する。以前では、ギャップスペースは、単に空気であった。この技術によって達成される解像度は、液状媒質の屈折率によって増加する撮像装置の解像度である。いくつかの例では、増加した解像度は、８０ナノメートルを超える。
【００１９】
他の実施形態では、ダブルパターニング技術を用いて、幅１１０及びピッチ１２０の各々の解像度を提供する。ダブルパターニング技術は、液浸リソグラフィシステムを使用して、４０〜８０ナノメートルの解像度を有するフィーチャ（features）を定義する。自己整合ダブルパターニング（ＳＡＤＰ）技術又はリソエッチリソエッチ（ＬＥＬＥ）技術の何れかが用いられる。ダブルパターニング技術は、ウェハ上のフィーチャの最小寸法が照明光源の１９３ナノメートル波長未満である場合に生じる光リソグラフィにおける回折の効果を弱める。光リソグラフィにおける回折の効果を弱めるために使用される技術の他の例は、位相シフトマスク、光近接効果補正（ＯＰＣ）技術、光学装置の改良、及び、コンピュータリソグラフィである。
【００２０】
液浸リソグラフィ、ダブルパターニング、ＥＵＶ及びＤＳＡ技術、並びに、他の技術を選択する場合、コストは、液浸リソグラフィからＥＵＶに増加するものとして考えられる。しかしながら、時間の経過と共に、これらの技術のコストが調整され、幅１１０及びピッチ１２０に対して比較的高い解像度を提供するために追加の新たな技術が開発されている。したがって、様々なリソグラフィ技術のうち１つが、比較的高い解像度を幅１１０及びピッチ１２０に提供するために使用される。後述するように、幅１１０及びピッチ１２０の解像度が比較的高いので、製造される金属−絶縁体−金属（ＭＩＭ）キャパシタの面積密度当たりのキャパシタンスが高くなる。
【００２１】
図２を参照すると、製造される半導体パッシブコンポーネントの一部の他の断面図の一般化されたブロック図が示されている。上述した材料及び層には、同じ符号が付されている。図示するように、ポリシリコン層１０６の領域がエッチングされる。エッチングされたトレンチ２１０は、ポリシリコン層１０６がフォトレジスト層１０８によって保護されていない領域に配置される。いくつかの実施形態では、異方性ウェットエッチングを実行して、トレンチ２１０の台形又は垂直壁の何れかを生成する。水酸化カリウム（ＫＯＨ）又は水酸化テトラメチルアンモニウム（ＴＭＡＨ）を用いて、このタイプのエッチングを行う。エッチング時間及びエッチング速度を監視して、エッチング深さを決定する。トレンチの幅及びピッチに加えてトレンチの深さは、製造されるＭＩＭキャパシタの面積密度当たりのキャパシタンスを決定する。
【００２２】
さらに他の実施形態では、ドライエッチングプロセスを用いて、エッチングされたトレンチ２１０を設ける。反応性イオンエッチング（ＲＩＥ）プロセスは、比較的低圧下の電磁場によってプラズマを生成して、材料を除去する。ＲＩＥプロセスは、トレンチを生成するための比較的高い異方性エッチチングプロセスである。フォトレジスト層１０８によって保護されていないポリシリコン層１０６の部分は、反応性ガスであるプラズマに浸されている。ポリシリコン層１０８の保護されていない部分は、化学反応及び／又はイオン衝撃によって除去される。反応生成物は、ガス気流において運び出される。
【００２３】
プラズマエッチングプロセスは、エッチングプロセスのパラメータを調整することによって、複数のモードのうち１つのモードで動作することができる。いくつかのプラズマエッチングプロセスは、０．１トール〜５トールの圧力で動作する。様々な実施形態では、プラズマのソースガスは、塩素又はフッ素を含む。例えば、塩素及び臭素を含む混合物は、横方向のエッチングを抑制し、トレンチ２１０の垂直壁を形成することが知られている。エッチング混合物の例は、テトラフルオロメタン（ＣＦ４）、トリフルオロメタン（ＣＨＦ３）及びオクタフルオロシクロブタン（Ｃ４Ｆ８）である。
【００２４】
図示するように、エッチングされたトレンチ２１０は、鋭い角部を有する。しかしながら、他の実施形態では、プラズマエッチングプロセスに使用されるパラメータは、丸い角部を、エッチングされたトレンチ２１０に設けるように調整される。丸い角部は、ＭＩＭキャパシタを構築するためにトレンチの表面に金属及び誘電体を堆積する後の処理ステップにおいて、整合を提供するのに役立つ。これらの堆積ステップを簡単に説明する。また、鋭い角部は、後に製造されるＭＩＭキャパシタの電界集中を生じさせるので、丸い角部は、この効果を減らすのに役立つ。
【００２５】
図３を参照すると、製造される半導体パッシブコンポーネントの一部の他の断面図の一般化されたブロック図が示されている。ここで、フォトレジスト層１０８を除去する。酸素を含むプラズマ用のソースガスを用いてフォトレジストを酸化（アッシュ）し、フォトレジストの除去を促進する。図４を参照すると、製造される半導体パッシブコンポーネントの一部の他の断面図の一般化されたブロック図が示されている。図示するように、トレンチは、丸い上部角部及び丸い底部角部の両方を有する。上述したように、トレンチ４１０の丸い角部は、ＭＩＭキャパシタを構築するためにトレンチの表面に金属及び誘電体を堆積する後の処理ステップにおいて、整合を提供するのに役立つ。また、鋭い角部は、後に製造されるＭＩＭキャパシタの電界集中を生じさせるので、丸い角部は、この効果を減らすのに役立つ。
【００２６】
いくつかの実施形態では、上述したように、ポリシリコン層１０６に対する上述したプラズマエッチングプロセスに使用されるパラメータを調整することによって、トレンチの丸い角部が既に生成されるか部分的に生成される。他の実施形態では、比較的高温の酸化も使用される。例えば、比較的高温の酸化ステップと、これに続くドライエッチングによる酸化物の除去は、角部を丸めるために数回繰り返される。いくつかの実施形態では、原子層エッチング（ＡＬＥ）技術を用いて、トレンチ４１０の上部角部及び底部角部を丸くする。また、ＡＬＥ技術は、デジタルエッチング及び単層エッチングとも呼ばれる。トレンチの上部角部及び底部角部を丸めるための様々な他の技術が可能であり、想定される。
【００２７】
丸いトレンチ角部（上部角部及び底部角部の両方）は、ポリシリコン層１０６内に正弦波状の波形を提供する。様々な実施形態では、波形は、対称形状ではない。いくつかの実施形態では、波の上「半分」は、波の下「半分」と異なる幅を有する。同様に、一実施形態では、波の上「半分」の高さは、波の下「半分」の高さ（深さ）と異なる。他の実施形態では、波の左側の傾斜は、波の右側の傾斜と異なる角度を有する。いくつかの実施形態では、波形は、本明細書で使用されるように、正確な正弦波形状ではなく、場合によっては対称でもないが、丸い角部を有する波形は、正弦波形状又は波形であり、振動パターンでもあるものとして説明されている。
【００２８】
この正弦波形状の「周波数」は、図１で上述した幅１１０及びピッチ１２０に基づくものである。上述したように、液浸リソグラフィ、ダブルパターニング、ＥＵＶ及びＤＳＡ技術等の様々なリソグラフィ技術の１つを使用して、トレンチの幅１１０及びピッチ１２０を画定する。正弦波形を用いて、比較的高密度（面積当たりのキャパシタンス）のＭＩＭキャパシタとして使用される振動構造を生成する。
【００２９】
ここで、図５〜図６を参照すると、製造される半導体パッシブコンポーネントの一部の断面図のブロック図が示されている。特に、金属−絶縁体−金属層は、ＭＩＭキャパシタのために堆積される。図５に示すように、底部金属は、ＭＩＭキャパシタ用に形成される。いくつかの実施形態では、底部金属５１０は、窒化タンタル（ＴａＮ）であり、他の実施形態では、底部金属５１０は、窒化チタン（ＴｉＮ）である。様々な実施形態では、底部金属５１０は、原子層堆積（ＡＬＤ）によって配置される。他の実施形態では、スパッタリング技術等の物理蒸着法（ＰＶＤ）を使用する。
【００３０】
次に、図６に示すように、比較的高Ｋの酸化物誘電体６１０を底部金属５１０上に形成する。酸化物６１０の例は、酸化ハフニウム（ＨｆＯ２）及び他の希土類金属酸化物である。様々な実施形態では、原子層堆積（ＡＬＤ）を用いて、誘電体６１０を設ける。上部金属６２０は、底部金属５１０に堆積するために、同じ金属化合物及び同様の技術を使用して誘電体６１０上に堆積される。底部金属５１０、誘電体６１０及び上部金属６２０の組み合わせは、金属−絶縁体−金属（ＭＩＭ）キャパシタを提供する。図示するように、ＭＩＭキャパシタを提供するために使用される正弦波構造は、金属層１０２から相当の距離６３０に配置される。いくつかの実施形態では、距離６３０は、金属層と、ＭＩＭキャパシタのノードを生成するのに使用されるビア上に後に堆積される第２金属層と、の間のほぼ中間に位置する。係る実施形態では、振動パターンを有するＭＩＭキャパシタは、第２金属層と比較して金属層１０２のかなり近くに位置しておらず、したがって、相当の距離６３０は、金属１０２への結合キャパシタンスを減らし、金属層１０２と同じ金属レベルでＭＩＭキャパシタと信号線との間のクロストークを減らす。また、相当の距離６３０による結合キャパシタンスの減少は、消費電力の削減とパフォーマンスの向上とに役立つ。
【００３１】
ここで、図７〜図１０を参照すると、製造されるＭＩＭキャパシタの断面図のブロック図が示されている。図７は、追加のポリシリコン層７１０を上部金属層６２０上に堆積することを示している。様々な実施形態では、ポリシリコン層１０６に対して、以前に使用された堆積ステップ及びＣＭＰステップを再度使用する。次に、バリアメタル層７２０を、ポリシリコン層７１０上に堆積させる。様々な実施形態では、窒化チタン（ＴｉＮ）が使用される。図８は、バリアメタル７２０上に形成されたフォトレジスト層８１０の比較的薄く均一なコーティングを示している。上述したように、ＵＶ光は、ビアを設けるためのパターンを含むフォトマスクを通過する。これらの領域では、フォトレジスト層８１０が除去される。
【００３２】
続いて、エッチングされたフォトレジスト層８１０が存在する領域では、図９に示すように、バリアメタル７２０、ポリシリコン７１０、上部金属６２０及び誘電体６１０の各々を除去する。図１０では、フォトレジスト層８１０が除去される。領域内のフォトレジスト層８１０から誘電体層６１０までの各エッチングステップは、様々な方法のうち１つによって行われる。例えば、いくつかの実施形態では、上述した方法のうち少なくとも１つが使用される。
【００３３】
図１１〜図１２を参照すると、振動パターンを有する製造される半導体ＭＩＭキャパシタの断面図の一般化されたブロック図が示されている。図１１に示すように、酸化物層１１１０は、バリアメタル層７２０及び露出した底部金属５１０上に堆積する。酸化物層１１１０の例は、ＴＥＯＳ、二酸化ケイ素、又は、炭素若しくはフッ素を含有する様々な低ｋ誘電体のうち１つである。アルミニウムを金属層として使用する実施形態では、ビア１１２０，１１２２の各々は、酸化物層１１１０にトレンチをエッチングし、トレンチをアルミニウムで充填し、化学機械平坦化（ＣＭＰ）ステップを行って表面を研磨することによって形成される。次に、金属１１３０，１１３２の各々は、ビア１１２０，１１２２上に形成される。
【００３４】
銅が金属層として使用される実施形態では、ダマシンプロセスを使用する。金属層１１３０，１１３２のトレンチが酸化物層１１１０にエッチングされ、フォトレジストがトレンチ内に設けられ、ビア１１１０，１１２２のパターンがエッチングされ、これらのパターンを使用して酸化物層１１１０がエッチングされてビア１１２０，１１２２用のスペースが生成され、フォトレジストが除去され、形成されたスペースが、銅を用いて充填される。
【００３５】
ビア１１２０が底部金属層５１０と接触し、ビア１１２２がバリアメタル層７２０の上部に接触すると、電圧ノードを提供する金属層１１３０，１１３２を有するＭＩＭキャパシタが形成される。金属層１１３２上の電圧ノードは、ビア１１２２を介し、導電バリアメタル７２０及び導電ポリシリコン層７１０の各々を介して、ＭＩＭキャパシタの上部金属層６２０に接触する。
【００３６】
図１２に示すように、同じ層１１１０〜１１３２が、図１１について上述したように形成されているが、ＭＩＭキャパシタの振動パターンは、平坦に延在するよりもむしろ、ビア１１２２の下方で連続している。ビア１１２２の幅に応じて、ＭＩＭキャパシタの面積当たりのキャパシタンス（密度）の著しい増加が、連続する振動パターンで達成される。
【００３７】
図１３を参照すると、振動パターンを有する製造された半導体ＭＩＭキャパシタの他の断面図の一般化されたブロック図が示されている。同じ層１１１０〜１１３２が、図１１について上述したように形成されているが、ポリシリコン層７１０及びバリアメタル層７２０が存在しない。この実施形態では、層７１０及び層７２０が形成されなかった。むしろ、フォトレジスト層は、追加のポリシリコン層７１０ではなく上部金属層６２０上に形成される。ＵＶ光は、ビアを設けるためのパターンを含むフォトマスクを通過する。これらの領域では、フォトレジスト層が除去され、上部金属６２０及び誘電体６１０の各々がこの領域でエッチングされ、続いて、酸化物層１１１０が堆積される。
【００３８】
酸化物層１１１０は、底部金属５１０に接触するビア１１２０用のスペースを生成するようにエッチングされる。この実施形態では、ＭＩＭキャパシタの振動構造の配置は、ポリシリコン層７１０を使用する場合よりも金属層１０２に近くなる。したがって、様々な実施形態では、距離１３３０は、上述した断面図に示される距離６３０よりも短い。振動構造は、酸化物層１１１０のエッチングステップが上部金属層６２０をさらにエッチングするのを抑制するために、金属層１０２に近づくように移動される。ポリシリコン層７１０を上述した例のように使用する場合、酸化物層１１１０のエッチング速度及びエッチング深さは比較的制御し易くなり、ひいては、振動構造を、金属層１０２からより遠く、酸化物層１１１０の上部表面に近づくように設けることができる。
【００３９】
図１４を参照すると、振動パターンを有する半導体金属−絶縁体−金属（ＭＩＭ）キャパシタを製造する方法１４００の一実施形態が示されている。説明のために、この実施形態（図１５も同様）のステップは、順番に示されている。しかしながら、他の実施形態では、いくつかのステップが、図示されている順序とは異なる順序で行われ、いくつかのステップが同時に行われ、いくつかのステップが他のステップと組み合わされ、いくつかのステップが存在しない。
【００４０】
複数のポリシリコン層がプロセスで使用される場合（条件付きブロック１４０２：Ｙｅｓ）、酸化物層は、閾値よりも大きい第１厚さを有する金属層の上部に形成される（ブロック１４０４）。様々な実施形態では、酸化物層は、銅の上部で成長した二酸化ケイ素である。様々な実施形態では、プラズマ励起化学気相堆積法（ＰＥＣＶＤ）プロセスを使用して、酸化物層を銅の上に設ける。他の実施形態では、金属層は、銅及びアルミニウムの混合物である。様々な実施形態では、閾値は、ＭＩＭキャパシタの底部金属層の上層のその後のエッチングを制御することが如何に簡単であるかに基づいて選択される。
【００４１】
ビアを形成するのに行われるエッチングのためのポリシリコン層が後に存在する場合、酸化物層は、閾値よりも大きい第１厚さで成長する。ビア用のスペースを生成するために後で使用される積極的なエッチングに関わらず、ポリシリコン層は、ＭＩＭキャパシタの上部金属層を含むエッチングを抑制するために使用される。図６を再度参照すると、酸化物は、距離６３０を使用することを可能にする厚さで成長する。距離６３０は、閾値よりも大きい。
【００４２】
プロセスにおいて複数のポリシリコン層が使用されない場合（条件付きブロック１４０２：Ｎｏ）、酸化物層は、閾値未満の第２厚さを有する金属層の上部で成長する（ブロック１４０６）。ビアを形成するのに行われるエッチングのためのポリシリコン層が後に存在しない場合、酸化物層は、閾値未満の第２厚さで成長する。ビア用のスペースを生成するために後で使用される積極的なエッチングの間、ＭＩＭキャパシタの底部金属層を含むエッチングを抑制するためのポリシリコン層が存在しない。図１３を再度参照すると、酸化物は、距離１３３０が上述した距離６３０未満である場合に距離１３３０を使用可能にする厚さで成長する。また、距離１３３０は、閾値未満である。
【００４３】
ポリシリコン層が、酸化物層の上部に堆積する（ブロック１４０８）。その後、フォトレジスト層を、ポリシリコン層の上部に形成する（ブロック１４１０）。フォトレジスト層をエッチングする（ブロック１４１２）。このエッチングは、後に形成され、ＭＩＭキャパシタに使用される振動波の周波数を決定する繰り返し間隔で行われる。トレンチのピッチを減らす（周波数を増加する）ために、様々なリソグラフィ技術のうち１つが使用される。例えば、液浸リソグラフィ、ダブルパターニング、ＥＵＶ及びＤＳＡ技術、並びに、他の技術のうち１つが、フォトレジスト層にスペースを設けるために使用される。
【００４４】
トレンチは、フォトレジスト層によって保護されていないポリシリコン層のエリアにエッチングされる（ブロック１４１４）。続いて、フォトレジスト層を剥離する（ブロック１４１６）。トレンチの上部角部及び底部角部は、振動波の基礎を生成するために丸められる（ブロック１４１８）。いくつかの実施形態では、角部を丸めるために、ポリシリコン層の比較的高温の酸化と、酸化除去と、の１つ以上のサイクルを行う。また、いくつかの実施形態では、原子層エッチング（ＡＬＥ）技術を使用する。さらに他の実施形態では、トレンチの丸い角部は、ポリシリコン層上の上述したプラズマエッチングプロセスに使用されるパラメータを調整することによって、既に生成されるか部分的に生成される。これらの技術の組み合わせは、さらに他の実施形態で使用される。ＭＩＭキャパシタの底部金属、誘電体及び上部金属は、丸い角部のトレンチが存在するエリア及び当該トレンチが存在しないエリアの両方でポリシリコン層上に堆積する（ブロック１４２０）。
【００４５】
図１５を参照すると、振動パターンを有する半導体金属−絶縁体−金属（ＭＩＭ）キャパシタを製造する方法１５００の一実施形態が示されている。プロセスで複数のポリシリコン層が使用される場合（条件付きブロック１５０２：Ｙｅｓ）、ポリシリコン層が振動波の上部金属層に堆積する（ブロック１５０４）。そうでなければ、フォトレジスト層が振動波の上部金属層上に配置される（ブロック１５０６）。次に、方法１５００の制御フローは、ブロック１５０６から後述するブロック１５１２に移動する。制御フローは、ブロック１５０４からブロック１５０８に移動し、ブロック１５０８では、バリアメタル層がポリシリコン層上に堆積する。
【００４６】
フォトレジスト層を、ポリシリコン層上に形成する（ブロック１５１０）。次に、フォトレジスト層を、ビアを設けるために複数の位置でエッチングする（ブロック１５１２）。複数の位置では、ＭＩＭキャパシタの底部金属層の上部の各層をエッチングする（ブロック１５１４）。複数のポリシリコン層が使用されている場合、ビアの複数の位置においてエッチングされる層は、バリアメタル層、ポリシリコン層、ＭＩＭキャパシタの上部金属、及び、ＭＩＭキャパシタの誘電体である。複数のポリシリコン層が使用されていない場合、ビアの複数の位置においてエッチングされる層は、ＭＩＭキャパシタの上部金属及びＭＩＭキャパシタの誘電体である。
【００４７】
その後、フォトレジスト層を剥離する（ブロック１５１６）。振動パターンの上部金属及び底部金属の各々に接触する金属ノードを有するＭＩＭキャパシタを完成させる（ブロック１５１８）。絶縁酸化物は、複数のポリシリコン層が使用される場合にはバリアメタル上に堆積し、単一のポリシリコン層が使用される場合には振動パターン上に堆積する。ビアを設けるために、トレンチが絶縁酸化物にエッチングされる。１つのビアは、振動パターンの底部金属に接触し、第２ビアは、バリアメタルと上部金属上のポリシリコン層とを介して、振動パターンの上部金属と接触する。
【００４８】
上記の実施形態のうち１つ以上がソフトウェアを含むことに留意されたい。このような実施形態では、方法及び／又はメカニズムを実装するプログラム命令は、コンピュータ可読媒体に伝達又は記憶される。プログラム命令を記憶するように構成された多くのタイプの媒体が利用可能であり、これらには、ハードディスク、フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭ、ＤＶＤ、フラッシュメモリ、プログラム可能ＲＯＭ（ＰＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）及び他の様々な形態の揮発性又は不揮発性記憶装置が含まれる。一般的に言えば、コンピュータアクセス可能な記憶媒体は、命令及び／又はデータをコンピュータに提供するために使用中にコンピュータがアクセス可能な記憶媒体を含む。例えば、コンピュータアクセス可能な記憶媒体は、例えば磁気又は光学媒体（例えば、ディスク（固定若しくは取り外し可能）、テープ、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−Ｒ、ＤＶＤ−ＲＷ、ブルーレイ（登録商標））等の記憶媒体を含む。記憶媒体は、ＲＡＭ（例えば、同期型ダイナミックＲＡＭ（ＳＤＲＡＭ）、ダブルデータレート（ＤＤＲ、ＤＤＲ２、ＤＤＲ３等）ＳＤＲＡＭ、低電力ＤＤＲ（ＬＰＤＤＲ２等）ＳＤＲＡＭ、ラムバスＤＲＡＭ（ＲＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）等）、ＲＯＭ、フラッシュメモリ、ＵＳＢインタフェース等の周辺インタフェースを介してアクセス可能な不揮発性メモリ（例えば、フラッシュメモリ）等の揮発性又は不揮発性記憶媒体をさらに含む。記憶媒体は、微小電気機械システム（ＭＥＭＳ）、並びに、ネットワーク及び／又は無線リンク等の通信媒体を介してアクセス可能な記憶媒体を含む。
【００４９】
また、様々な実施形態では、プログラム命令は、Ｃ等の高水準プログラミング言語、Ｖｅｒｉｌｏｇ、ＶＨＤＬ等の設計言語（ＨＤＬ）、又は、ＧＤＳ  ＩＩストリームフォーマット（ＧＤＳＩＩ）等のデータベースフォーマットにおけるハードウェア機能の動作レベル記述又はレジスタ転送レベル（ＲＴＬ）記述を含む。場合によっては、記述は合成ツールによって読み取られ、合成ツールは、記述を合成して、ゲートのリストを含むネットリストを合成ライブラリから生成する。ネットリストは、システムを含むハードウェアの機能を表すゲートのセットを含む。次に、ネットリストを配置してルーティングし、マスクに適用される幾何学的形状を記述するデータセットを生成する。次いで、マスクを様々な半導体製造工程で使用して、システムに対応する１つ以上の半導体回路を製造する。或いは、コンピュータアクセス可能な記憶媒体上の命令は、必要に応じて、ネットリスト（合成ライブラリを伴う若しくは伴わない）又はデータセットである。さらに、命令は、Ｃａｄｅｎｃｅ（登録商標）、ＥＶＥ（登録商標）及びＭｅｎｔｏｒ  Ｇｒａｐｈｉｃｓ（登録商標）等のベンダからのハードウェアベースタイプのエミュレータによるエミュレーションの目的で利用される。
【００５０】
上記の実施形態をかなり詳細に説明したが、上記の開示が十分に理解されれば、当業者には多くの変形及び修正が明らかになるであろう。添付の特許請求の範囲は、このような全ての変形及び修正を包含するように解釈されることを意図している。
【図１】
2020515071.tif 000003
【図２】
2020515071.tif 000004
【図３】
2020515071.tif 000005
【図４】
2020515071.tif 000006
【図５】
2020515071.tif 000007
【図６】
2020515071.tif 000008
【図７】
2020515071.tif 000009
【図８】
2020515071.tif 000010
【図９】
2020515071.tif 000011
【図１０】
2020515071.tif 000012
【図１１】
2020515071.tif 000013
【図１２】
2020515071.tif 000014
【図１３】
2020515071.tif 000015
【図１４】
2020515071.tif 000016
【図１５】
2020515071.tif 000017
【国際調査報告】
2020515071.tif 000018
2020515071.tif 000019
2020515071.tif 000020