(57)【要約】  説明される例において、デジタルアイソレータモジュール（１６０）が、絶縁回路要素（１２０）を含む。絶縁回路要素（１２０）は、第１のプレート（１２８ｔ、１３６ｔ）及び第２のプレート（１２８ｂ、１３６ｂ）を個別に含む第１及び第２の結合キャパシタ（Ｃ１、Ｃ２）と、第１のプレート（１２８ｔ、１３６ｔ）を接続するボンドワイヤ（１３４）とを備える容量性結合絶縁回路（１３０）を含む。第１の回路（１２４ａ）が、第１の結合キャパシタ（Ｃ１）の第２のプレート（１２８ｂ）に関連する第１の寄生キャパシタ（ＣＰ１）を備える第１の共振タンク回路を形成するため結合される第１のインダクタ（ＬＦ）を有する。第２の回路（１２４ｂ）が、第２の結合キャパシタ（Ｃ２）の第２のプレート（１３６ｂ）に関連する第２の寄生キャパシタ（ＣＰ２）を備える第２の共振タンク回路を形成するため結合される第２のインダクタ（ＬＦ）を有する。
2020515192.tif 000002
【特許請求の範囲】
【請求項１】
ガルバニック絶縁バリアを横切ってデータ信号を搬送するための絶縁回路であって、
容量性結合ガルバニック絶縁回路、
第１の回路、及び
第２の回路を含み、
前記容量性結合ガルバニック絶縁回路が、
第１のプレート及び第２のプレートを含む第１の結合キャパシタと、
第１のプレート及び第２のプレートを含む第２の結合キャパシタと、
前記第１の結合キャパシタの前記第１のプレートに接続される第１の端部、及び、前記第２の結合キャパシタの前記第１のプレートに接続される第２の端部を含むボンドワイヤと、
を含み、
前記第１の結合キャパシタ、前記第２の結合キャパシタ、及び前記ボンドワイヤが、前記第１の結合キャパシタの前記第２のプレートと前記第２の結合キャパシタの前記第２のプレートとの間に直列共振回路を形成し、
前記第１の回路が、入力データ信号を受信するための第１の共振タンク入力ノードと、前記第１の結合キャパシタの前記第２のプレートに接続される第１の共振タンク出力ノードと、前記第１の結合キャパシタの前記第２のプレートに関連する第１の寄生キャパシタを備える第１の共振タンク回路を形成するために前記第１の共振タンク出力ノードと結合される第１のインダクタとを含み、
前記第２の回路が、前記第２の結合キャパシタの前記第２のプレートに接続される第２の共振タンク入力ノードと、出力データ信号を提供するための第２の共振タンク出力ノードと、前記第２の結合キャパシタの前記第２のプレートに関連する第２の寄生キャパシタを備える第２の共振タンク回路を形成するために前記第２の共振タンク入力ノードと結合される第２のインダクタとを含む、
絶縁回路。
【請求項２】
請求項１に記載の絶縁回路であって、前記第２の回路が前記第１の回路と実質的に同一である、絶縁回路。
【請求項３】
請求項１に記載の絶縁回路であって、
前記第１のインダクタが、前記第１の共振タンク回路を第１の並列共振タンク回路として形成するために、前記第１の寄生キャパシタと並列に接続され、
前記第２のインダクタが、前記第２の共振タンク回路を第２の並列共振タンク回路として形成するために、前記第２の寄生キャパシタと並列に接続され、
前記第１の回路、前記容量性結合ガルバニック絶縁回路、及び前記第２の回路が、前記入力データ信号を入力として受信し、前記出力データ信号を出力として提供する３次又はそれ以上の帯域通過フィルタを形成する、
絶縁回路。
【請求項４】
請求項３に記載の絶縁回路であって、前記第１の回路が、前記第１のインダクタに接続されるキャパシタを含み、前記第２の回路が、前記第２のインダクタに接続されるキャパシタを含む、絶縁回路。
【請求項５】
請求項４に記載の絶縁回路であって、前記第１の回路、前記第２の回路、及び前記容量性結合ガルバニック絶縁回路が差動回路である、絶縁回路。
【請求項６】
請求項４に記載の絶縁回路であって、
前記第１の回路が、前記第１の回路の前記キャパシタと並列に前記第１の共振タンク入力ノードに接続される１次巻線を含む第１の変圧器を含み、前記第１の回路の前記第１のインダクタが、前記第１の寄生キャパシタを備える前記第１の共振タンク回路を形成するために、前記第１の共振タンク出力ノードに接続される前記第１の変圧器の２次巻線であり、
前記第２の回路が、前記第２の回路の前記キャパシタと並列に前記第２の共振タンク出力ノードに接続される２次巻線を含む第２の変圧器を含み、前記第２の回路の前記第１のインダクタが、前記第２の寄生キャパシタを備える前記第２の共振タンク回路を形成するために、前記第２の共振タンク入力ノードに接続される前記第２の変圧器の１次巻線である、
絶縁回路。
【請求項７】
請求項４に記載の絶縁回路であって、前記第１の回路の前記キャパシタが前記第１の寄生キャパシタと並列に接続され、前記第２の回路の前記キャパシタが前記第２の寄生キャパシタと並列に接続される、絶縁回路。
【請求項８】
請求項７に記載の絶縁回路であって、
前記第１の回路が、前記第１の共振タンク入力ノードと前記第１の共振タンク出力ノードとの間で互いに直列に接続される、第１のキャパシタ及び別のインダクタを含み、
前記第２の回路が、前記第２の共振タンク入力ノードと前記第２の共振タンク出力ノードとの間で互いに直列に接続される、第２のキャパシタ及び別のインダクタを含み、
前記第１の回路、前記容量性結合ガルバニック絶縁回路、及び前記第２の回路が、前記入力データ信号を入力として受信し、前記出力データ信号を出力として提供する５次又はそれ以上の帯域通過フィルタを形成する、
絶縁回路。
【請求項９】
請求項７に記載の絶縁回路であって、前記第１の回路が、前記第１の共振タンク入力ノードと前記第１の共振タンク出力ノードとの間に接続される第２のキャパシタを含み、前記第２の回路が、前記第２の共振タンク入力ノードと前記第２の共振タンク出力ノードとの間に接続される第２のキャパシタを含む、絶縁回路。
【請求項１０】
請求項１に記載の絶縁回路であって、
前記第１のインダクタが、前記第１の共振タンク回路を第１の直列共振タンク回路として形成するために、前記第１の寄生キャパシタと直列に接続され、
前記第２のインダクタが、前記第２の共振タンク回路を第２の直列共振タンク回路として形成するために、前記第２の寄生キャパシタと並列に接続され、
前記第１の回路、前記容量性結合ガルバニック絶縁回路、及び前記第２の回路が、前記入力データ信号を入力として受信し、前記出力データ信号を出力として提供する３次又はそれ以上の帯域通過フィルタを形成する、
絶縁回路。
【請求項１１】
請求項１に記載の絶縁回路であって、前記第１の回路、前記第２の回路、及び前記容量性結合ガルバニック絶縁回路が差動回路である、絶縁回路。
【請求項１２】
請求項１に記載の絶縁回路であって、
前記第１の回路が、前記第１の共振タンク入力ノードに接続される１次巻線を含む第１の変圧器を含み、前記第１の回路の前記第１のインダクタが、前記第１の寄生キャパシタを備える前記第１の共振タンク回路を形成するために、前記第１の共振タンク出力ノードに接続される前記第１の変圧器の２次巻線であり、
前記第２の回路が、前記第２の共振タンク出力ノードに接続される２次巻線を含む第２の変圧器を含み、前記第２の回路の前記第１のインダクタが、前記第２の寄生キャパシタを備える前記第２の共振タンク回路を形成するために、前記第２の共振タンク入力ノードに接続される前記第２の変圧器の１次巻線である、
絶縁回路。
【請求項１３】
絶縁モジュールであって、
送信信号を受信するための入力を含む送信回路、
受信信号を提供するための出力を含む受信回路、及び、
ガルバニック絶縁バリアを横切って前記送信回路から前記受信回路へデータ信号を搬送するための絶縁回路、
を含み、
前記絶縁回路が、
容量性結合ガルバニック絶縁回路、第１の回路、及び第２の回路を含み、
前記容量性結合ガルバニック絶縁回路が、
第１のプレート及び第２のプレートを含む第１の結合キャパシタと、
第１のプレート及び第２のプレートを含む第２の結合キャパシタと、
前記第１の結合キャパシタの前記第１のプレートに接続される第１の端部、及び、前記第２の結合キャパシタの前記第１のプレートに接続される第２の端部を含むボンドワイヤと、
を含み、
前記第１の結合キャパシタ、前記第２のキャパシタ、及び前記ボンドワイヤが、前記第１の結合キャパシタの前記第２のプレートと前記第２の結合キャパシタの前記第２のプレートとの間に直列共振回路を形成し、
前記第１の回路が、入力データ信号を前記送信回路から受信するための第１の共振タンク入力ノードと、前記第１の結合キャパシタの前記第２のプレートに接続される第１の共振タンク出力ノードと、前記第１の結合キャパシタの前記第２のプレートに関連する第１の寄生キャパシタを備える第１の共振タンク回路を形成するために前記第１の共振タンク出力ノードと結合される第１のインダクタとを含み、
前記第２の回路が、前記第２の結合キャパシタの前記第２のプレートに接続される第２の共振タンク入力ノードと、出力データ信号を前記受信回路に提供するための第２の共振タンク出力ノードと、前記第２の結合キャパシタの前記第２のプレートに関連する第２の寄生キャパシタを備える第２の共振タンク回路を形成するために前記第２の共振タンク入力ノードと結合される第２のインダクタとを含む、
絶縁モジュール。
【請求項１４】
請求項１３に記載の絶縁モジュールであって、
前記送信回路と、前記第１の結合キャパシタと、前記第１の回路とを含む第１の集積回路と、
前記受信回路と、前記第２の結合キャパシタと、前記第２の回路とを含む第２の集積回路と、
を含む、絶縁モジュール。
【請求項１５】
請求項１３に記載の絶縁モジュールであって、前記第１の回路、前記第２の回路、及び前記容量性結合ガルバニック絶縁回路が差動回路である、絶縁モジュール。
【請求項１６】
請求項１３に記載の絶縁モジュールであって、
前記第１の回路が、前記第１の共振タンク入力ノードに接続される１次巻線を含む第１の変圧器を含み、前記第１の回路の前記第１のインダクタが、前記第１の寄生キャパシタを備える前記第１の共振タンク回路を形成するために、前記第１の共振タンク出力ノードに接続される前記第１の変圧器の２次巻線であり、
前記第２の回路が、前記第２の共振タンク出力ノードに接続される２次巻線を含む第２の変圧器を含み、前記第２の回路の前記第１のインダクタが、前記第２の寄生キャパシタを備える前記第２の共振タンク回路を形成するために、前記第２の共振タンク入力ノードに接続される前記第２の変圧器の１次巻線である、
絶縁モジュール。
【請求項１７】
請求項１３に記載の絶縁モジュールであって、
前記第１のインダクタが、前記第１の共振タンク回路を第１の並列共振タンク回路として形成するために、前記第１の寄生キャパシタと並列に接続され、
前記第２のインダクタが、前記第２の共振タンク回路を第２の並列共振タンク回路として形成するために、前記第２の寄生キャパシタと並列に接続され、
前記第１の回路、前記容量性結合ガルバニック絶縁回路、及び前記第２の回路が、前記入力データ信号を入力として受信し、前記出力データ信号を出力として提供する３次又はそれ以上の帯域通過フィルタを形成する、
絶縁モジュール。
【請求項１８】
請求項１７に記載の絶縁モジュールであって、前記第１の回路が、前記第１のインダクタに接続されるキャパシタを含み、前記第２の回路が、前記第２のインダクタに接続されるキャパシタを含む、絶縁モジュール。
【請求項１９】
請求項１３に記載の絶縁モジュールであって、
前記第１のインダクタが、前記第１の共振タンク回路を第１の直列共振タンク回路として形成するために、前記第１の寄生キャパシタと直列に接続され、
前記第２のインダクタが、前記第２の共振タンク回路を第２の直列共振タンク回路として形成するために、前記第２の寄生キャパシタと並列に接続され、
前記第１の回路、前記容量性結合ガルバニック絶縁回路、及び前記第２の回路が、前記入力データ信号を入力として受信し、前記出力データ信号を出力として提供する３次又はそれ以上の帯域通過フィルタを形成する、
絶縁モジュール。
【請求項２０】
低損失の多次元帯域通過フィルタ回路であって、
入力データ信号を受信するための第１の共振タンク入力ノードと、第１の共振タンク出力ノードと、第１の共振タンク出力ノードに結合される第１のインダクタとを含む第１のフィルタ回路、
第１の共振タンク出力ノードに接続される第１のプレート及び第２のプレートを含む第１の結合キャパシタであって、前記第１のインダクタが、前記第１の結合キャパシタの前記第２のプレートに関連する第１の寄生キャパシタを備える第１の共振タンク回路を形成する、前記第１の結合キャパシタ、
第１のプレート及び第２のプレートを含む第２の結合キャパシタ、
第２のフィルタ回路であって、前記第２の結合キャパシタの前記第２のプレートに接続される第２の共振タンク入力ノードと、出力データ信号を提供するための第２の共振タンク出力ノードと、前記第２の結合キャパシタの前記第２のプレートに関連する第２の寄生キャパシタを備える第２の共振タンク回路を形成するために前記第２の共振タンク入力ノードと結合される第２のインダクタとを含む、前記第２のフィルタ回路、及び、
前記第１のフィルタ回路と前記第２のフィルタ回路との間に容量性結合ガルバニック絶縁バリアを形成するために、前記第１の結合キャパシタの前記第１のプレートと前記第２の結合キャパシタの前記第１のプレートとの間に接続されるボンドワイヤ、
を含む、低損失の多次元帯域通過フィルタ回路。
【請求項２１】
ガルバニック絶縁バリアを横切ってデータ信号を搬送するための絶縁回路であって、
容量性結合ガルバニック絶縁回路、及び
第１の回路、
を含み、
前記容量性結合ガルバニック絶縁回路が、第１のプレート及び第２のプレートを含む第１の結合キャパシタと、前記第１の結合キャパシタの前記第１のプレートに接続される第１の端部、及び第２の端部を含むボンドワイヤとを含み、前記第１の結合キャパシタ及び前記ボンドワイヤが、前記第１の結合キャパシタの前記第２のプレートと前記ボンドワイヤの前記第２の端部との間に直列共振回路を形成し、
前記第１の回路が、入力データ信号を受信するための第１の共振タンク入力ノードと、前記第１の結合キャパシタの前記第２のプレートに接続される第１の共振タンク出力ノードと、前記第１の結合キャパシタの前記第２のプレートに関連する第１の寄生キャパシタを備える第１の共振タンク回路を形成するために前記第１の共振タンク出力ノードと結合される第１のインダクタとを含む、
絶縁回路。
【請求項２２】
ガルバニック絶縁バリアを横切ってデータ信号を搬送するための絶縁回路であって、
１次巻線及び２次巻線を備える変圧器を含むガルバニック絶縁回路、
第１の回路であって、入力データ信号を受信するための第１の共振タンク入力ノードと、前記１次巻線に接続される第１の共振タンク出力ノードと、前記１次巻線を備える第１の共振タンク回路を形成するために前記第１の共振タンク出力ノードと結合される第１のキャパシタとを含む、前記第１の回路、及び、
第２の回路であって、前記２次巻線に接続される第２の共振タンク入力ノードと、出力データ信号を提供するための第２の共振タンク出力ノードと、前記２次巻線を備える第２の共振タンク回路を形成するために前記第２の共振タンク入力ノードと結合される第２のキャパシタとを含む、前記第２の回路、
を含む、絶縁回路。
【発明の詳細な説明】
【技術分野】
【０００１】
絶縁は、しばしば、互いにデータ及び電力を交換するように電気システムを相互接続するために望ましい。例えば、２つのシステムが、共通の設置接続を共有していない異なる電源によって電力供給され得る。変圧器絶縁手法は磁場に関与し、結果として生じる電磁妨害（ＥＭＩ）は、いくつかの応用例において望ましくない場合がある。また、変圧器絶縁は、典型的に外部変圧器構成要素を必要とし、これらのソリューションは重要な回路又は基板面積を必要とするため、費用がかかる。光絶縁は、変圧器絶縁に関連するＥＭＩ問題を回避する。しかしながら、光回路は、一般に高価であり、速さが制限される。直列接続されたキャパシタを用いる容量性結合又は交流結合を用いて、データ信号の伝送のために絶縁を提供することが可能である。しかしながら、キャパシタベースの絶縁ソリューションは、しばしば寄生容量に関与し、寄生容量は、信号エネルギーを吸収し、結果として、信号エネルギーを局所接地へと短絡する底部プレート寄生容量に起因して大幅な信号経路減衰を生じさせる。これは電力効率の悪さにつながり、大量の寄生容量が帯域幅を大幅に制限することで、データレートの制限及びデータレイテンシの増加につながる。また、容量性結合絶縁デバイスにおけるこれらの問題は、コモンモード性能の悪さにつながる可能性がある。
【発明の概要】
【０００２】
説明される例は、第１のプレート及び第２のプレートを個別に含む第１及び第２の結合キャパシタと、結合キャパシタの第１のプレートを接続するボンドワイヤとを備える容量性結合絶縁回路を含む、デジタルアイソレータモジュール、絶縁回路要素、及び低損失多次元帯域通過フィルタ回路を含む。第１の結合キャパシタの第２のプレートに関連する第１の寄生キャパシタを備える第１の共振タンク回路を形成するために、第１のインダクタを備える第１の回路が結合される。第２の結合キャパシタの第２のプレートに関連する第２の寄生キャパシタを備える第２の共振タンク回路を形成するために、第２のインダクタを備える第２の回路が結合される。
【図面の簡単な説明】
【０００３】
【図１】或る実施形態に従った、多次元フィルタネットワークを提供する絶縁回路を備える絶縁モジュールの概略図である。
【０００４】
【図２】或る実施形態に従った、例示の差動絶縁回路の概略図である。
【０００５】
【図３】図１の絶縁モジュールにおける送信回路搬送波信号の周波数成分を示すグラフである。
【０００６】
【図４】図１の送信回路における変調データ信号の周波数成分を示すグラフである。
【０００７】
【図５】図１における絶縁モジュールの受信回路におけるエンベロープ検出器の周波数成分を示すグラフである。
【０００８】
【図６】図１における絶縁回路の例示の帯域通過フィルタ周波数スペクトルを示すグラフである。
【０００９】
【図７】絶縁回路の例示の３次帯域通過フィルタ実施形態の概略図である。
【００１０】
【図８】例示の差動共振タンク回路の概略図である。
【００１１】
【図９】例示の差動絶縁モジュールの斜視図である。
【００１２】
【図１０】図７の３次帯域通過フィルタ絶縁回路についての周波数性能のグラフである。
【００１３】
【図１１】絶縁回路の例示の５次帯域通過フィルタ実施形態の概略図である。
【００１４】
【図１２】絶縁回路の別の帯域通過フィルタ実施形態の概略図である。
【００１５】
【図１３】絶縁回路の別の帯域通過フィルタ実施形態の概略図である。
【００１６】
【図１４】変圧器を用いる別の帯域通過フィルタ絶縁回路実施形態の概略図である。
【００１７】
【図１５】単一共振タンク回路を備える、単一の直列された接続キャパシタ及びボンドワイヤを含む絶縁回路を備える別の絶縁モジュールの概略図である。
【００１８】
【図１６】単一の直列接続されたキャパシタ及びボンドワイヤ、並びに第１及び第２の共振タンク回路を含む、絶縁回路を備える別の絶縁モジュールの概略図である。
【００１９】
【図１７】１次巻線及び２次巻線と、ガルバニック絶縁回路の１次側及び２次側上の共振タンク回路とを備える変圧器によって形成されるガルバニック絶縁回路を含む、別の絶縁回路実施形態の概略図である。
【発明を実施するための形態】
【００２０】
図において、同様の参照番号は全体を通じて同様の要素を指し、様々な特徴は必ずしも一定の縮尺で描かれてはいない。本説明において、「結合する」又は「結合される」という用語は、間接的又は直接的な電気接続又は機械接続、或いはそれらの組み合わせを含む。例えば、第１のデバイスが第２のデバイスに結合するか又は結合される場合、その接続は直接的な電気接続を介し得るか、又は一つ又は複数の介在デバイス及び接続を介した間接的な電気接続を介し得る。
【００２１】
図１を参照すると、説明される例は、容量性結合絶縁回路要素１２０、システム、及びフィルタ回路要素を提供する。この例は、ボンドワイヤ１３４によって接続される第１及び第２の結合キャパシタＣ１及びＣ２を備える容量性結合絶縁回路１３０、並びに、それぞれ、結合キャパシタＣ１及びＣ２に関連する寄生キャパシタＣＰ１及びＣＰ２を備える共振タンク回路をつくるためのインダクタＬＦを備える第１及び第２の回路１２４ａ、１２４ｂを含む。結果の絶縁回路１２０は、ガルバニック絶縁バリアを横切ってデータ信号を搬送するために、デジタルアイソレータ又は他の絶縁応用例において用いられ得る帯域通過又はその他の多次元フィルタネットワークを提供する。図１は、外部信号源（図示せず）から送信入力信号ＴＸを受信するように構成される入力端子１６２と、受信データ信号ＲＸを外部宛先回路（図示せず）に提供又は送達するように構成される出力端子１６４とを備える例示の絶縁モジュール１６０を含む、絶縁システム１００を図示する。実際には、外部信号源及び宛先システムは、例えば、工業環境において、別々の電力ドメインから電力供給され得る。絶縁モジュール１６０は、２つの電力ドメインを分離する絶縁バリアを横切って入力端子１６２から出力端子１６４にデジタルデータを伝送するために、ガルバニック絶縁を提供する。この例において、絶縁モジュール１６０は、送信信号ＴＸを受信するため入力端子１６２と結合される入力１０４を有する送信回路１０２を含む。絶縁モジュール１６０は、受信信号ＲＸを提供するため出力端子１６４に結合される出力１４８を備える受信回路１５０も含む。動作において、絶縁回路１２０は、入力データ信号ＤＩＮを、データ出力信号ＤＯＵＴとして、ガルバニック絶縁バリアを横切って送信回路１０２から受信回路１５０へ搬送する。
【００２２】
図１の例において、送信回路１０２は、第１の接地又は定電圧基準ノード１３２を有する第１のドメインによって電力供給され、受信回路１５０は、第２の接地又は定電圧基準ノード１３７に関して別個に電力供給される。図１に示されるように、寄生キャパシタＣＰ１は、第１の結合キャパシタＣ１の底部プレート１２８ｂと第１の接地ノード１３２との間で電気的に接続され、一方、第２の寄生キャパシタＣＰ２は、第２の結合キャパシタＣ２の底部プレート１３６ｂと第２の接地ノード１３７との間で電気的に接続される。
【００２３】
図１の例示の絶縁モジュール１６０において、送信回路１０２は、入力１０４からＴＸ信号を受信する緩衝増幅器１０６を含む。入力緩衝増幅器１０６は、任意の適切なシングルエンド又は差動増幅回路であり得、いくつかの実施形態において静電気放電（ＥＳＤ）保護を提供し得る。緩衝増幅器１０６は、送信電力増幅器回路１１０において搬送波信号を変調するためのデータ信号を提供する出力１０８を含む。本例における電力増幅器回路１１０は、増幅器回路１１２及びスイッチング回路１１４を含む。送信回路１０２はさらに、電力増幅器１１０に搬送波信号を提供する出力１１８を備える発振器１１６を含む。一実装において、搬送波信号は高周波正弦信号である。増幅器１１２の出力は、データ入力信号ＤＩＮを絶縁回路１２０の第１の共振タンク入力ノード１２２に提供するために、緩衝増幅器１０６からのデータ信号に従ってスイッチ回路１１４によって変調される。一例において、電力増幅器回路１１０は、ＴＸ信号が第１の２進状態（例えば、高又は「１」）であるとき、データ入力信号ＤＩＮを第１の非ゼロ振幅を有する正弦信号として提供し、データ入力信号ＤＩＮは、送信信号ＴＸが第２の２進状態（例えば、０Ｖ）であるとき、固定振幅（例えば、０Ｖ）を有する。
【００２４】
受信回路１５０は、第２の共振タンク出力ノード１３９において、絶縁回路１２０からデータ出力信号ＤＯＵＴを受信する。この例において、受信回路１５０は、整流器回路１４２と比較器回路１４４とを含むエンベロープ検出器回路１４０を含む。実際には、直列接続結合キャパシタＣ１及びＣ２によるＡＣ結合の結果として、データ入力信号ＤＩＮにおける極性変化に応答する非ゼロ電圧成分又は過渡信号を有する、時間変動信号ＤＯＵＴが受信される。整流器回路１４２は、比較器回路１４４によって閾値と比較されるＤＣ電圧信号をつくるために、受信した電圧信号を整流する。この例において、データ入力信号ＤＩＮは、２進「１」送信データについて非ゼロ振幅を有し、２進「０」送信データについてゼロ振幅を有するため、整流器出力信号が閾値電圧を超えるとき、比較器１４４の出力は第１の２進状態（例えば、高又は「１」）となり、それ以外のとき、比較器１４４の出力は第２の２進状態（例えば、低又は「０」）となる。受信回路１５０は、比較器１４４から出力信号を受信し、出力ノード１４８において受信信号ＲＸを提供する、ＥＳＤ保護／緩衝回路１４６も含む。このようにして、絶縁モジュールは、受信した送信信号ＴＸに対応する受信データ信号ＲＸを提供し、ＲＸ及びＴＸ信号は、ガルバニック絶縁回路１３０を介して互いに直流的に絶縁される。
【００２５】
上記で説明したように、容量性結合絶縁回路は、ワイヤボンド結合キャパシタＣ１及びＣ２の底部又は下部プレート１２８ｂ、１３６ｂに関連する、通常は大きな寄生キャパシタＣＰ１及びＣＰ２の結果として、通常、帯域幅の低減、高いデータレイテンシ、及び／又はコモンモード性能の悪さを被る。これらの問題に対処するため、説明される例は、有利にも、寄生キャパシタＣＰ１及びＣＰ２を用いるインテリジェントな共振タンク回路作成を介して３次又はそれ以上のフィルタネットワークをつくるために、ガルバニック絶縁回路１３０のいずれかの側に第１及び第２の回路１２４を提供する。いくつかの説明される例において、絶縁回路１２０によって提供される多次元フィルタネットワーク全体が帯域通過フィルタであり得る。いくつかの例において、第１及び第２の回路１２４ａ及び１２４ｂは、一致するか又は実質的に同一であり得る。他の実施形態において、回路１２４ａ及び１２４ｂは異なり得る。回路１２４は、送信データ信号ＴＸのソースから受信信号ＲＸの宛先へデータを確実に転送するためのデータ出力信号ＤＯＵＴをつくるために、データ信号ＤＩＮの転送に対処するために多次元フィルタネットワーク全体を提供するように設計される、様々な実装が可能である。回路１２４は、図１に概略的に図示されるようなインダクタＬＦを含み、インダクタＬＦは、対応する寄生キャパシタＣＰ１、ＣＰ２の関連する寄生容量を有する共振タンク回路を形成するためにガルバニック絶縁回路１３０と結合される。直列共振タンク回路、並列共振タンク回路、及び／又はそれらの組み合わせを含む、多種多様な異なる共振タンク回路が確立され得る。この点において、回路１２４は複数のインダクタを含み得、絶縁１２０において３次又はそれ以上のフィルタネットワーク全体を提供するために、ガルバニック絶縁回路１３０の直列共振動作と組み合わさる多様な異なる共振回路を形成するために、一つ又は複数のキャパシタを含み得る。
【００２６】
絶縁回路１２０は、第１及び第２の結合キャパシタＣ１及びＣ２並びにボンドワイヤ１３４によって形成される、容量性結合ガルバニック絶縁回路１３０を含む。図１の例は、送信回路１０２から受信回路１５０へのシングルエンドデータ経路を示す。差動システムを提供する、下記で説明する図２に示されるような他の実施形態が可能である。図１における第１の結合キャパシタＣ１は、頂部又は第１のプレート１２８ｔ及び底部又は第２のプレート１２８ｂを含み、これらのプレート１２８は、誘電材料（図示せず）によって分離される。同様に、第２の結合キャパシタＣ２は、誘電材料によって分離される、頂部又は第１のプレート１３６ｔと底部又は第２のプレート１３６ｂとを含む。いくつかの例において、結合キャパシタは、対応する半導体ダイ又は回路チップの上又は内部の構造として形成され、頂部プレート１２８ｔ及び１３６ｔは、インダクタンスＬＢＷを有するボンドワイヤ１３４によって接続される。ボンドワイヤ１３４の第１の端部をＣ１のプレート１２８ｔに接続するため、及び、第２の端部を結合キャパシタＣ２のプレート１３６ｔに接続するため、任意の適切なワイヤボンディング技法を用いて、溶接、はんだ付けなどの接続を形成することができる。この構成において、結合キャパシタＣ１及びＣ２並びにボンドワイヤ１３４は、結合キャパシタＣ１及びＣ２の底部又は第２のプレート１２８ｂ、１３６ｂの間に、直列共振回路を形成する。また、直列構成（例えば、容量性結合又はＡＣ結合）は、回路１３０においてガルバニック絶縁を提供する。
【００２７】
図１に示されるように、例示の第１の回路１２４ａは、送信回路１０２から入力データ信号ＤＩＮを受信するための第１の共振タンク入力ノード１２２を含む。第１の回路１２４ａは、第１の結合キャパシタＣ１の第２のプレート１２８ｂに接続される第１の共振タンク出力ノード１２６も含む。第１の回路１２４ａの第１のインダクタＬＦが、第１の寄生キャパシタＣＰ１を備える第１の共振タンク回路を形成するために、第１の共振タンク出力ノード１２６と結合される。第２の回路１２４ｂは、第２の結合キャパシタＣ２の第２のプレート１３６ｂに接続される第１の共振タンク入力ノード１３８と、受信回路１５０に出力データ信号ＤＯＵＴを提供する第２の共振タンク出力ノード１３９とを含む。第２の回路１２４ｂはさらに、第２の寄生キャパシタＣＰ２を備える第２の共振タンク回路を形成するために、第２の共振タンク入力ノード１３８と結合される第２のインダクタＬＦを含む。
【００２８】
図２も参照すると、第１の回路１２４ａ、第２の回路１２４ｂ、及び容量性結合ガルバニック絶縁回路１３０が差動回路である、差動実施形態が可能である。図２に示されるように、共振タンク入力ノード又はライン１２２ａ及び１２２ｂを備える差動電力増幅器回路１１０と、差動エンベロープ検出器回路１４０並びに共振タンク出力ノード又はライン１３９ａ及び１３９ｂとの間の、差動信号経路の対応するラインのために、２セットの容量性結合され、ワイヤボンド接続されたガルバニック絶縁回路が提供される。この例において、第１の回路１２４ａは、対応する寄生キャパシタＣＰ１を備える共振タンク回路を形成するために、関連する結合キャパシタＣ１の底部プレート１２８ｂと結合される一つ又は複数のインダクタＬＦを含む。同様に、第２の回路１２４ｂは、受信側結合キャパシタＣ２の底部プレート１３６ｂと結合される一つ又は複数のインダクタＬＦを含む。
【００２９】
図１及び図３〜図７は、上記で説明した絶縁回路１２０によって実装される、シングルエンド３次帯域通過フィルタネットワークの例を示す。図７に示されるように、本例における絶縁回路１２０は、前述のように、ガルバニック絶縁回路１３０において、結合キャパシタＣ１及びＣ２、並びに、ボンドワイヤ１３４のインダクタンスＬＢＷを含む。また、第１の寄生キャパシタＣＰ１は、第１のフィルタインダクタＬＦ１及び第１のフィルタキャパシタＣＦ１を備える第１の共振タンク回路１２４ａを形成する。この構成において、第１のインダクタＬＦ１は、第１の共振タンク回路を第１の並列共振タンク回路として形成するために、第１の寄生キャパシタＣＰ１と並列に接続される。同様に、本例における第２の回路１２４ｂは、第２の寄生キャパシタＣＰ２と並列に接続されるインダクタＬＦ１を含み、本実施形態は、第２の共振タンク回路１２４ｂを第２の並列共振タンク回路として形成するために、ＬＦ１及びＣＰ２もまた並列に接続される、さらなるフィルタキャパシタＣＦ１を含む。この構成において、絶縁回路１２０は、ガルバニック絶縁回路１３０の直列共振回路Ｃ１、ＬＢＷ、Ｃ２の入力及び出力における、並列共振タンク回路１２４の相互接続によって、３次帯域通過フィルタネットワークを提供する。図３は、主として出力周波数（例えば、搬送波周波数）ｆ０における、図１のアイソレータ１１６によって提供される正弦搬送波出力信号の周波数成分曲線３０２を図示するグラフ３００を示す。図４のグラフ４００は、主として低域通過フィルタタイプの応答である、電力増幅器回路１１０の周波数応答を表す曲線４０２を示す。同様に、図５のグラフ５００は、エンベロープ検出器回路１４０の概して低域通過の周波数応答を示す曲線５０２を含む。
【００３０】
この例において、ガルバニック絶縁回路１３０によって提供される直列共振フィルタリングに関連して第１及び第２の回路１２４ａ及び１２４ｂを用いることで、図６のグラフ６００に示される合成帯域通過周波数応答曲線６０２全体が提供される。適切な設計は、任意の所望の周波数を中心とする通過帯域を提供することができる。一例において、図６に示されるように、絶縁回路１２０は、送信回路１０２のアイソレータ１１６に関連する搬送波周波数ｆ０辺りを中心とする通過帯域を提供するように設計される。所与の所望のデータレートの場合、回路１２４及びガルバニック絶縁回路１３０は、送信信号ＴＸに関連する所望の送信データレートに対処するために、任意の適切な搬送波周波数ｆ０を用いる低損失高信頼送信のための適切な通過帯域を提供するように設計可能である。これは、これまで寄生キャパシタＣＰ１及びＣＰ２に関連していた信号減衰問題を有利に解消する。また、絶縁回路１２０及び全絶縁システム１００は、より費用がかかり、より大きな変圧器及び／又は光絶縁手法に依存することなく、潜在的に非常に高いデータレートについて費用対効果の高い容量性結合絶縁ソリューションを提供することが可能である。
【００３１】
図８は、第１のフィルタキャパシタＣＦ１と並列に接続される第１のインダクタＬＦ１を含み、それらの両方が入力ライン１２２ａと１２２ｂとの間、並びに差動ガルバニック絶縁回路１３０の差動入力１２６ａ、１２６ｂの間に接続される第１の差動回路１２４ａの別の例を図示する。この場合、インダクタＬＦ１は、ガルバニック絶縁回路１３０の対応する寄生キャパシタＣＰ１と実質的に並列に接続され、結果として生じる差動共振タンク回路１２４ａは並列共振構成を提供するようになっている。同様の第２の差動回路（図示せず）が、絶縁回路１２０において３次帯域通過フィルタネットワーク全体を提供するために、差動ガルバニック絶縁回路１３０の出力側又は受信側に提供され得る。
【００３２】
図９は、絶縁モジュールの実際的な実装を図示する。この例において、上記で説明したようなモジュール１６０は、第１の半導体ダイ又は集積回路チップ（ＩＣ）９０４ａ及び第２のＩＣチップ９０４ｂを備える差動回路として実装される。第１のＩＣ９０４ａは、前述の送信回路１０２、第１の結合キャパシタＣ１、及び第１の回路１２４ａを含む。また、図９に示されるように、第１の結合キャパシタＣ１の第１又は頂部プレート１２８ｔは、第２のＩＣ９０４ｂの露出された頂部プレート１３６ｔへの接続のためボンドワイヤ１３４を介するワイヤボンディングを可能にするために、第１のＩＣ９０４ａの頂部側において露出される。また、第１の結合キャパシタＣ１の底部プレートに関連する寄生キャパシタＣＰ１は、事実上、第１のＩＣ９０４ａの一部であり、第２の寄生キャパシタＣＰ２は第２のＩＣ９０４ｂの一部である。したがって本実装において、第２のＩＣ９０４ｂは、受信回路１５０、第２の結合キャパシタＣ２、及び第２の回路１２４ｂを含む。この点において、第１及び第２の回路１２４ａ、１２４ｂのインダクタは、関連するＩＣ９０４上又は内部に製造され得るか、又は、異なる実施形態において、別々の構成要素であり得る。同様に、回路１２４に含まれる任意のキャパシタが、関連するＩＣ９０４上又は内部に形成され得るか、又は、それらと電気的に接続される別の構成要素であり得る。
【００３３】
図１０は、図９に示されるように実装された絶縁回路１２０の例示の差動帯域通過実装についての、周波数応答曲線１００２を示すグラフ１０００を含む。この例において、図９のＩＣ９０４は、互いにおよそ１．８ｍｍの間隔を置いて配置され、ボンドワイヤ１３４は、およそ２４．３μｍの金材料である。構造は、モールディング化合物９０２内にパッケージングされ、外部回路要素（図示せず）との相互接続のために、図１の送信及び受信端子１６２、１６４を提供するために適切な電気接続を含む。図１０のグラフ１０００に示されるように、この特定の例は、１５．１０ＧＨｚにおいて、適切な帯域幅及び無視し得る通過帯域減衰（例えば、−５ＤＢ未満）を有する、およそ１４．５ＧＨｚを中心とする通過帯域を提供する。ボンドワイヤ長さ及び容量値に基づいて、任意の中心周波数（例えば、１〜２００ＧＨｚ）が可能である。そのため、ガルバニック絶縁回路１３０を第１及び第２の回路１２４と組み合わせて用いることによって達成される帯域通過フィルタネットワークは、寄生キャパシタＣＰ１及びＣＰ２によって生じる以前の大幅な信号減衰を事実上なくす。
【００３４】
図１１〜図１４を参照すると、任意の適切なアナログフィルタ回路構成を用いるさらなる例が可能である。これらの例は限定的ではないが、いくつかの可能な実装であり、第１の回路１２４ａ、容量性結合ガルバニック絶縁回路１３０、及び第２の回路１２４ｂは、入力データ信号ＤＩＮを入力として受信し、出力データ信号ＤＯＵＴを出力として提供する、３次又はそれ以上の帯域通過フィルタを形成する。また、図１１〜図１４における例はシングルエンド回路構成を提供するが、差動実装も可能である。また、これらの例は帯域通過フィルタ構造全体を提供するが、他のフィルタタイプも用いられ得る。また、フィルタの詳細は、第１及び第２の回路１２４の設計のための任意の特定の応用例のために調整され得、ボンドワイヤ１３４のインダクタンスＬＢＷと直列の、ガルバニック絶縁回路１３０のＡＣ結合キャパシタＣ１、Ｃ２の直列共振形態と組み合わせて、Ｍａｘｉｍａｌｌｙ  ｆｌａｔ、Ｃｈｅｂｙｃｈｅｖ、Ｅｌｌｉｐｔｉｃ、Ｂｅｓｓｅｌ、Ｌｉｎｅａｒ  ｐｈａｓｅ、Ｇａｕｓｓｉａｎなどを含む任意のタイプの近似を有し得る。
【００３５】
図１１は、絶縁回路１２０の例示的なシングルエンド５次帯域通過フィルタ実施形態を示す。図７に示されるように、第１及び第２の回路１２４ａ、１２４ｂは、各々、ガルバニック絶縁回路１３０の関連する寄生キャパシタＣＰと並列に、インダクタＬＦ１及びフィルタキャパシタＣＦ１を含む。図１１において、第１及び第２の回路１２４ａ、１２４ｂの各々は、第２のキャパシタＣＦ２と直列に接続される第２のインダクタＬＦ２を含む。各回路１２４において、インダクタＬＦ２及びキャパシタＣＦ２は直列共振回路を形成し、回路１２４はこの直列共振回路を、寄生容量、第１のインダクタＬＦ１、及び第１のキャパシタＣＦ１によって形成される並列共振回路と組み合わせる。この例において、第１の回路１２４ａは、第１の共振タンク入力ノード１２２と第１の共振タンク出力ノード１２６との間で互いに直列に接続される、第２のキャパシタＣＦ２及び別のインダクタＬＦ２を含む。第２の回路１２４ｂは、第２の共振タンク入力ノード１３８と第２の共振タンク出力ノード１３９との間で互いに直列に接続される、第２のキャパシタＣＦ２及び別のインダクタＬＦ２を含む。この構成において、結果として生じる各共振タンク回路１２４は、２極（２次）システムを提供し、２つの共振タンク回路１２４ａ、１２４ｂとガルバニック絶縁回路１３０によって形成される直列共振回路との組み合わせは、５次帯域通過フィルタネットワークを提供し、５次帯域通過フィルタネットワークは、入力データ信号ＤＩＮを入力として受信し、出力データ信号ＤＯＵＴを出力として提供する。
【００３６】
他の実装において、このフィルタネットワーク又は他の５次フィルタネットワークの差動バージョンが可能である。
【００３７】
図１２は、絶縁回路の別のシングルエンド帯域通過フィルタ実施形態を図示する。この例において、回路１２４は、並列共振回路を形成するためにインダクタＬＦ１及び関連する寄生キャパシタＣＰと並列に接続される第１のキャパシタＣＦ１を含み、回路１２４は、直列接続されたキャパシタＣＦ２をさらに含む。特に、図１２における第１の回路１２４ａは、第１の共振タンク入力ノード１２２と第１の共振タンク出力ノード１２６との間に接続される第２のキャパシタＣＦ２を含み、第２の回路１２４ｂは、第２の共振タンク入力ノード１３８と第２の共振タンク出力ノード１３９との間に接続される第２のキャパシタＣＦ２を含む。図１２において、この構成はシングルエンドの実装として示されているが、同様の２次又はそれ以上の共振タンク回路１２４を備える差動回路１２４、１３０を用いる他の実施形態が可能である。
【００３８】
図１３は、ガルバニック絶縁回路１３０並びに第１及び第２の回路１２４ａ、１２４ｂを用いる、シングルエンド帯域通過フィルタ実施形態の別の例を図示する。このシングルエンドの例は、共振タンク入力ノード１２２と第１の共振タンク回路１２４ａにおける第１の共振タンク出力ノード１２６との間に接続される、直列接続インダクタＬＦ１を含む。図１３において、第２の共振タンク回路１２４ｂは、第２の共振タンク入力ノード１３８と第２の共振タンク出力ノード１３９との間に接続される、単一の直列接続インダクタＬＦ１を含む。
【００３９】
図１４は、個別の共振タンク回路１２４において変圧器を用いる、別の帯域通過フィルタ絶縁回路の実施形態を示す。この例において、回路１２４は、１次巻線１４０１及び２次巻線１４０２を備える変圧器１４００を個々に含む。この例において、第１の回路１２４ａは、第１の共振タンク入力ノード１２２と接地基準との間に接続される１次巻線１４０１を備える、第１の変圧器１４００を含む。第１の回路１２４ａの第１のインダクタＬＦ１は、第１の変圧器１４００の２次巻線１４０２であり、第１の寄生キャパシタＣＰ１と共に並列共振回路として第１の共振タンク回路を形成するために、第１の共振タンク出力ノード１２６と基準接地ノード１３２との間に接続される。また、この例において、第２の回路１２４ｂは、出力接地基準と第２の共振タンク出力ノード１３９との間に接続される２次巻線１４０２を含む、第２の変圧器１４００を含む。また、この例において、第２の回路１２４ｂの第１のインダクタＬＦ１は、第２の変圧器１４００の１次巻線１４０１であり、並列共振回路として第２の共振タンク回路を形成するために、寄生キャパシタＣＰ２と並列に第２の共振タンク入力ノード１３８と接地基準ノード１３７との間に接続される。いくつかの実装において、変圧器１４００及びそれらのコイルは、ボンドワイヤ１３４を介してつくられるＩＣチップ９０４ａ、９０４ｂ間の接続を伴う集積ソリューションを提供するためのキャパシタＣＦと共に、対応するＩＣチップ９０４（図９）の異なるメタライゼーション層における金属性コイル構造として形成され得る。
【００４０】
図１５及び図１６も参照すると、絶縁回路１２０が、単一の直列キャパシタ及び一つ又は複数の共振タンク回路１２４、並びにボンドワイヤ１３４を備えるガルバニック絶縁回路１３０を提供する、他の考え得る実施形態が可能である。例えば、図１５の例において示されるように、図１における第２のキャパシタＣ２及び第２の共振タンク回路１２４ｂは省くことが可能であり、ボンドワイヤ１３４は、キャパシタＣ１の第１のプレート１２８ｔから図１におけるノード１３９においてエンベロープ検出器回路１４０に接続される。この例において、第１の結合キャパシタＣ１及びボンドワイヤ１３４は、第１の結合キャパシタＣ１の第２のプレート１２８ｂとボンドワイヤ１３４の第２の端部との間で直列共振回路を形成する。本例における第１の回路１２４ａは、第１の結合キャパシタＣ１の第２のプレート１２８ｂに関連する第１の寄生キャパシタＣＰ１を備える第１の共振タンク回路を形成するために、入力データ信号ＤＩＮを受信するための第１の共振タンク入力ノード１２２、第１の結合キャパシタＣ１の第２のプレート１２８ｂに接続される第１の共振タンク出力ノード１２６、及び、第１の共振タンク出力ノード１２６に結合される第１のインダクタＬＦを含む。図１６は、第２の共振タンク回路１２４ｂがノード１３８と１３９との間に接続される別のあり得る実装を示し、いくつかの実装において、第２の共振タンク回路１２４ｂは実質的に第１の共振タンク回路１２４ａと同一である。単一の直列接続されたキャパシタがガルバニック絶縁回路の出力側に形成され、ボンドワイヤが、ノード１２２において電力増幅器出力に接続されるか、又は含まれる共振タンク回路１２４ａの出力ノード１２６に接続される、他の等価の実装が可能であり、こうした実装は、上記で説明したように、単一の共振タンク回路１２４、又は第１及び第２のタンク回路１２４を用いることができる。
【００４１】
図１７は、別のあり得る絶縁回路の例を示す。この場合、ガルバニック絶縁回路１３０は、１次巻線及び２次巻線を備える変圧器１７００を含む。第１及び第２の共振タンク回路１２４ａ及び１２４ｂは、上記で説明したように提供され、変圧器１７００の対応する巻線を備える共振回路を形成する。絶縁回路１２０及び対応する多次元フィルタネットワークを形成するために、任意の適切な１次又はそれ以上の回路１２４を、変圧器ベースのガルバニック絶縁回路１３０と組み合わせて用いることができる。
【００４２】
前述のように、説明される例は、容量性結合を用いる絶縁バリアを横切って時間変動信号が搬送される、デジタルアイソレータ応用例又は他の状況において、特定のユーティリティを備える絶縁回路を提供する。これらの例は、帯域幅及び結果として生じるデータレートにわたって向上された制御を提供すると共に、任意の所望のエンドユーザ環境について、フィルタ性能の特定の調整を可能にする。説明される例は、有利にも、変圧器絶縁ソリューションに関連する余分なコスト及び回路サイズの不利益を回避又は軽減し、ＥＭＩ不利益を発生させることはない。また、通過帯域にわたって向上された制御により、光絶縁技法に関連するコスト不利益なしに、容量性結合絶縁の高データレート使用が可能になる。また、回路１２４の有利な使用により、結合キャパシタに関連する潜在的に大きな寄生容量に鑑みてフィルタ特性を調整し、相対的に低コストで絶縁システムを提供するためのワイヤボンディング接続技法と共に、キャパシタを構築するための集積回路製造技法を用いることができる。例えば、説明される例は、前述の帯域通過フィルタの例について、通過帯域の中心周波数及び帯域幅を制御する能力を用いて、データレートが、例えば毎秒Ｍｂから毎秒数１０Ｇｂまで、大幅に向上されたデータアイソレータに用いることが可能である。
【００４３】
これらの概念は、前述のデジタルアイソレータの例以外に、任意のフィルタリング応用例において用いられ得る。例えば、説明される例は、回路１２４ａによって提供される第１のフィルタ回路を備える、低損失の多次元帯域通過フィルタ回路１２０を提供する。第１のフィルタ回路１２４ａは、入力データ信号ＤＩＮを受信するための第１の共振タンク入力ノード１２２、第１の共振タンク出力ノード１２６、及び、第１の共振タンク出力ノード１２６と結合される第１のインダクタＬＦを含む。回路１２４ａは、前述のような様々な構成において、一つ又は複数のキャパシタ及び追加のインダクタを含むことができる。また、フィルタネットワークは、第１の共振タンク出力ノード１２６に接続される第１のプレート１２８ｔ及び第２のプレート１２８ｂを備える第１の結合キャパシタＣ１を含む。第１のインダクタＬＦは、第１の結合キャパシタＣ１の第２のプレート１２８ｂに関連する第１の寄生キャパシタＣＰ１を備える第１の共振タンク回路を形成する。また、フィルタネットワークは、第１のプレート１３６ｔ及び第２のプレート１３６ｂを備える第２の結合キャパシタＣ２、並びに、第２のフィルタ回路１２４ｂを含む。第２のフィルタ回路１２４ｂは、第２の結合キャパシタＣ２の第２のプレート１３６ｂに接続される第２の共振タンク入力ノード１３８、出力データ信号ＤＯＵＴを提供するための第２の共振タンク出力ノード１３９、及び、第２の結合キャパシタＣ２の第２のプレート１３６ｂに関連する第２の寄生キャパシタＣＰ２を備える第２の共振タンク回路を形成するために第２の共振タンク入力ノード１３８と結合される第２のインダクタＬＦを含む。また、ボンドワイヤ１３４が、第１のフィルタ回路１２４ａと第２のフィルタ回路１２４ｂとの間に容量性結合ガルバニック絶縁バリアを形成するために、第１の結合キャパシタＣ１の第１のプレート１２８ｔを、第２の結合キャパシタＣ２の第１のプレート１３６ｔに接続する。
【００４４】
特許請求の範囲の範囲内において、説明される実施形態における改変が可能であり、他の実施形態が可能である。
【図１】
2020515192.tif 000003
【図２】
2020515192.tif 000004
【図３】
2020515192.tif 000005
【図４】
2020515192.tif 000006
【図５】
2020515192.tif 000007
【図６】
2020515192.tif 000008
【図７】
2020515192.tif 000009
【図８】
2020515192.tif 000010
【図９】
2020515192.tif 000011
【図１０】
2020515192.tif 000012
【図１１】
2020515192.tif 000013
【図１２】
2020515192.tif 000014
【図１３】
2020515192.tif 000015
【図１４】
2020515192.tif 000016
【図１５】
2020515192.tif 000017
【図１６】
2020515192.tif 000018
【図１７】
2020515192.tif 000019
【国際調査報告】
2020515192.tif 000020