(57)【要約】一態様は１つまたは複数のボード層を含む。１つまたは複数のボード層内に第１のチップ・キャビティが形成され、第１のチップ・キャビティ内に第１のジョセフソン増幅器またはジョセフソン・ミクサが配置される。第１のジョセフソン増幅器またはジョセフソン・ミクサは少なくとも１つのポートを含み、各ポートは１つまたは複数のボード層のうちの少なくとも１つのボード層上に配置された少なくとも１つのコネクタに接続され、１つまたは複数のボード層のうちの少なくとも１つのボード層は、上記１つまたは複数のボード層のうちの上記少なくとも１つのボード層上に形成された回路トレースを含む。
2020536376.tif 000002
【特許請求の範囲】
【請求項１】
プリント回路基板（ＰＣＢ）であって、
１つまたは複数のボード層と、
前記１つまたは複数のボード層内に形成された第１のチップ・キャビティであって、前記第１のチップ・キャビティ内に第１のジョセフソン増幅器またはジョセフソン・ミクサが配置された、第１のチップ・キャビティとを含み、
前記第１のジョセフソン増幅器またはジョセフソン・ミクサは、各ポートが前記１つまたは複数のボード層のうちの少なくとも１つのボード層上に配置された少なくとも１つのコネクタに結合された、少なくとも１つのポートを含み、
前記１つまたは複数のボード層のうちの少なくとも１つのボード層が、前記１つまたは複数のボード層のうちの前記少なくとも１つのボード層上に形成された回路トレースを含む、プリント回路基板。
【請求項２】
第１のカバーおよび第２のカバーをさらに含み、
前記第１のカバーは前記第１のジョセフソン増幅器またはジョセフソン・ミクサを組み付けまたは密封するように機能可能であり、前記第１のカバーは前記１つまたは複数のボード層の第１の外面層上に配置され、
前記第２のカバーは前記ジョセフソン増幅器またはジョセフソン・ミクサを密封するように機能可能であり、前記第２のカバーは前記１つまたは複数のボード層の第２の外面層上に配置された、請求項１に記載のプリント回路基板。
【請求項３】
前記第１および第２のカバーは無酸素高伝導（ＯＦＨＣ）銅を含む、請求項２に記載のプリント回路基板。
【請求項４】
前記１つまたは複数のボード層のうちの少なくとも１つのボード層上に１つまたは複数の回路トレースが形成された、請求項１に記載のプリント回路基板。
【請求項５】
前記１つまたは複数のボード層上に形成された前記１つまたは複数の回路トレースを接続する１つまたは複数のビアをさらに含む、請求項４に記載のプリント回路基板。
【請求項６】
プリント回路基板（ＰＣＢ）であって、
誘電体基板と、
前記誘電体基板内に形成された第１のチップ・キャビティおよび第２のチップ・キャビティとを含み、前記第１のチップ・キャビティ内に第１のジョセフソン増幅器またはジョセフソン・ミクサが配置され、前記第２のチップ・キャビティ内に第２のジョセフソン増幅器またはジョセフソン・ミクサが配置され、
前記ジョセフソン増幅器またはジョセフソン・ミクサのそれぞれが少なくとも１つのポートを含み、各ポートが少なくとも１つのコネクタに電子的に結合され、
前記少なくとも１つのコネクタのそれぞれが前記誘電体基板上に配置された、プリント回路基板。
【請求項７】
前記誘電体基板の第１の金属面上および前記誘電体基板の第２の金属面上に回路トレースが形成された、請求項６に記載のプリント回路基板。
【請求項８】
前記誘電体基板の前記第１の金属面上および前記第２の金属面上にプリントされた前記回路トレースを接続する１つまたは複数のビアをさらに含む、請求項７に記載のプリント回路基板。
【請求項９】
第１のカバーおよび第２のカバーをさらに含み、
前記第１のカバーは、前記第１のジョセフソン増幅器またはジョセフソン・ミクサと前記第２のジョセフソン増幅器またはジョセフソン・ミクサを組み付けるように機能可能であり、前記誘電体基板の第１の面上に配置され、
前記第２のカバーは、前記第１のジョセフソン増幅器またはジョセフソン・ミクサと前記第２のジョセフソン増幅器またはジョセフソン・ミクサとを密封するように機能可能であり、前記誘電体基板の第２の面上に配置され、
前記第１の面と前記第２の面とが前記誘電体基板の互いに反対の側にある、請求項７に記載のプリント回路基板。
【請求項１０】
前記第１のジョセフソン増幅器またはジョセフソン・ミクサが前記第２のジョセフソン増幅器またはジョセフソン・ミクサに電子的に結合された、請求項６に記載のプリント回路基板。
【請求項１１】
プリント回路基板（ＰＣＢ）であって、
１つまたは複数のボード層と、
前記１つまたは複数のボード層内に形成された第１のチップ・キャビティおよび第２のチップ・キャビティであって、前記第１のチップ・キャビティ内に第１のジョセフソン増幅器またはジョセフソン・ミクサが配置され、前記第２のチップ・キャビティ内に第２のジョセフソン増幅器またはジョセフソン・ミクサが配置された、前記第１のチップ・キャビティおよび前記第２のチップ・キャビティと、
前記１つまたは複数のボード層のうちの少なくとも１つのボード層上に配置され、第１の脚部と第２の脚部とを含む結合器とを含み、
前記第１の脚部が前記第１のジョセフソン増幅器またはジョセフソン・ミクサに電子的に結合され、前記第２の脚部が前記第２のジョセフソン増幅器またはジョセフソン・ミクサに電子的に結合された、プリント回路基板。
【請求項１２】
前記ジョセフソン増幅器またはジョセフソン・ミクサのそれぞれが少なくとも１つのポートを含み、各ポートは少なくとも１つのコネクタに電子的に結合され、
前記少なくとも１つのコネクタのそれぞれが、前記１つまたは複数のボード層のうちの少なくとも１つのボード層上に配置された、請求項１１に記載のプリント回路基板。
【請求項１３】
前記結合器が前記１つまたは複数のボード層のうちの少なくとも１つのボード層上に配置された少なくとも１つのコネクタに電子的に結合された、請求項１１に記載のプリント回路基板。
【請求項１４】
第１のカバーおよび第２のカバーをさらに含み、
前記第１のカバーは、前記第１のジョセフソン増幅器またはジョセフソン・ミクサおよび前記第２のジョセフソン増幅器またはジョセフソン・ミクサを組み付けまたは密封するように機能可能であって、前記１つまたは複数のボード層の第１の外面層上に配置され、
前記第２のカバーは、前記第１のジョセフソン増幅器またはジョセフソン・ミクサおよび前記第２のジョセフソン増幅器またはジョセフソン・ミクサを密封するように機能可能であって、前記１つまたは複数のボード層の第２の外面層上に配置された、請求項１１に記載のプリント回路基板。
【請求項１５】
前記第１および第２のカバーは無酸素高熱伝導（ＯＦＨＣ）銅を含む、請求項１４に記載のプリント回路基板。
【請求項１６】
前記第１のジョセフソン増幅器またはジョセフソン・ミクサが前記第２のジョセフソン増幅器またはジョセフソン・ミクサに電子的に結合された、請求項１１に記載のプリント回路基板。
【請求項１７】
前記１つまたは複数のボード層のうちの少なくとも１つのボード層上に回路トレースが形成された、請求項１１に記載のプリント回路基板。
【請求項１８】
前記１つまたは複数のボード層上に形成された前記回路トレースを接続する１つまたは複数のビアをさらに含む、請求項１７に記載のプリント回路基板。
【請求項１９】
回路基板を形成する方法であって、
１つまたは複数のボード層を設けることと、
前記１つまたは複数のボード層内に、ジョセフソン増幅器またはジョセフソン・ミクサを受け入れるように機能可能な第１のチップ・キャビティを形成することと、
前記第１のチップ・キャビティ内にジョセフソン増幅器またはジョセフソン・ミクサを配置することと、
前記１つまたは複数のボード層のうちの少なくとも１つのボード層上に少なくとも１つのコネクタを配置することとを含む方法。
【請求項２０】
前記第１のジョセフソン増幅器またはジョセフソン・ミクサを組み付けまたは密封するように機能可能な第１のカバーを設けることであって、前記第１のカバーは前記１つまたは複数のボード層の第１の外面層に配置される、前記第１のカバーを設けることと、
前記第１のジョセフソン増幅器またはジョセフソン・ミクサを密封するように機能可能な第２のカバーを設けることであって、前記第２のカバーは前記１つまたは複数のボード層の第２の外面層上に配置される、前記第２のカバーを設けることとをさらに含む、請求項１９に記載の方法。
【請求項２１】
前記１つまたは複数のボード層のうちの少なくとも１つのボード層上に回路トレースを形成することをさらに含む、請求項２０に記載の方法。
【請求項２２】
回路基板を形成する方法であって、
誘電体基板を設けることと、
前記誘導体基板内に第１のチップ・キャビティと第２のチップ・キャビティとを形成することであって、前記第１のチップ・キャビティは第１のジョセフソン増幅器またはジョセフソン・ミクサを受け入れるように機能可能であり、前記第２のチップ・キャビティは第２のジョセフソン増幅器またはジョセフソン・ミクサを受け入れるように機能可能な、前記第１のチップ・キャビティと前記第２のチップ・キャビティとを形成することと、
前記第１のチップ・キャビティ内に前記第１のジョセフソン増幅器またはジョセフソン・ミクサを配置することと、
前記第２のチップ・キャビティ内に前記第２のジョセフソン増幅器またはジョセフソン・ミクサを配置することと、
前記誘電体基板上に少なくとも１つのコネクタを配置することとを含む方法。
【請求項２３】
前記誘電体基板の第１の面上および前記誘電体基板の第２の面上に回路トレースが形成される、請求項２２に記載の方法。
【請求項２４】
前記誘電体基板の前記第１の面上と前記第２の面上の前記回路トレースを接続する１つまたは複数のビアを形成することをさらに含む、請求項２３に記載の方法。
【請求項２５】
前記第１のジョセフソン増幅器またはジョセフソン・ミクサと前記第２のジョセフソン増幅器またはジョセフソン・ミクサとを組み付けまたは密封するように機能可能な第１のカバーを設けることであって、前記第１のカバーが前記誘電体基板の前記第１の面上に配置される、前記第１のカバーを設けることと、
前記第１のジョセフソン増幅器またはジョセフソン・ミクサと前記第２のジョセフソン増幅器またはジョセフソン・ミクサとを密封するように機能可能な第２のカバーを設けることであって、前記第２のカバーは前記誘電体基板の第２の面上に配置される、前記第２のカバーを設けることとをさらに含む、請求項２３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一般には超伝導デバイスに関する。より詳細には、本発明は、プリント回路基板にジョセフソン増幅器またはジョセフソン・ミクサを組み込むことを対象とする。
【背景技術】
【０００２】
超伝導量子コンピューティングは、超伝導電子回路での量子コンピュータの実装形態である。量子計算は、情報処理および通信のための量子現象の応用について研究する。量子計算の様々なモデルが存在し、最も一般的なモデルは、量子ビットと量子ゲートの概念を組み込んでいる。量子ビットは、２つの可能な状態を有するビットを一般化したものであるが、その両方の状態の量子重ね合わせ状態をとることができる。量子ゲートは、論理ゲートの一般化であるが、量子ゲートは、１つまたは複数の量子ビットにそれぞれの初期状態が与えられるとき、ゲートが量子ビットに適用された後で量子ビットが受ける変換を表す。
【０００３】
量子ビットに付随する電磁エネルギーは、いわゆるジョセフソン接合と、量子ビットを形成するために使用される容量性素子および誘導素子とに格納することができる。一例では、量子ビット状態を読み出すために、キャビティ周波数で量子ビットに結合するマイクロ波読み出しキャビティにマイクロ波信号が印加される。送信された（または反射された）マイクロ波信号は、複数の熱的分離段階と、雑音を除去または低減し、信号対雑音比を向上させるために必要な低雑音増幅器とを通る。マイクロ波信号は、室温で測定される。返り／出力マイクロ波信号の振幅または位相あるいはその両方が、量子ビットが基底状態にあるかまたは励起状態にあるかまたは２つの状態の重ね合わせ状態にあるかなど、量子ビットの状態に関する情報を伝達する。量子ビット状態に関する量子情報を伝達するマイクロ波信号は、通常、数個のマイクロ波光子程度に弱い。この弱い信号を室温電子回路で測定するために、通常、量子システムの出力における前置増幅器（第１の増幅段）として低雑音ジョセフソン増幅器が使用されて、量子信号を増強し、出力チェーンの信号対雑音比を向上させる。ジョセフソン増幅器に加え、ジョセフソン・サーキュレータ、ジョセフソン・アイソレータ、およびジョセフソン・ミクサなど、ジョセフソン増幅器またはジョセフソン・ミクサを採用する一定のジョセフソン・マイクロ波構成要素が、スケーラブル量子プロセッサおよび量子通信において極めて重要な役割を果たすものと期待されている。
【０００４】
ジョセフソン・パラメトリック増幅器は、量子ビットの読み出しおよび量子系の測定に使用される高利得、低雑音の増幅器である。
【０００５】
ジョセフソン・リング変調器（ＪＲＭ）は、量子限界においてマイクロ波信号の３波混合を行うことができる、ジョセフソン・トンネル接合に基づく非線形分散性素子である。ＪＲＭは、ジョセフソン接合（ＪＪ）からなる。量子限界においてマイクロ波信号を増幅または（増幅無しの）混合あるいはその両方を行うことできる（ジョセフソン・パラメトリック増幅器の一例である）ジョセフソン・パラメトリック変換器（ＪＰＣ）である非縮退パラメトリック・デバイスを構築するために、ＪＲＭが２つの異なるマイクロ波共振器に結合される。
【発明の概要】
【課題を解決するための手段】
【０００６】
本発明の実施形態は、プリント回路基板を対象とする。このプリント回路基板の非限定的実施例は、１つまたは複数のボード層を含む。この１つまたは複数のボード層内に第１のチップ・キャビティが形成され、第１のチップ・キャビティ内に第１のジョセフソン増幅器またはジョセフソン・ミクサが配置される。第１のジョセフソン増幅器またはジョセフソン・ミクサは少なくとも１つのポートを含み、各ポートが上記１つまたは複数のボード層のうちの少なくとも１つのボード層上に配置された少なくとも１つのコネクタに結合され、上記１つまたは複数のボード層のうちの少なくとも１つのボード層が、上記１つまたは複数のボード層のうちの上記少なくとも１つのボード層上に形成された回路トレースを含む。
【０００７】
本発明の実施形態は、プリント回路基板を対象とする。このプリント回路基板の非限定的実施例は誘電体基板を含む。この誘電体基板内に第１のチップ・キャビティと第２のチップ・キャビティとが形成され、第１のチップ・キャビティ内に第１のジョセフソン増幅器またはジョセフソン・ミクサが配置され、第２のチップ・キャビティ内に第２のジョセフソン増幅器またはジョセフソン・ミクサが配置される。第１のチップ・キャビティおよび第２のチップ・キャビティは、当技術分野で知られているプリント回路基板などのための任意のエッチング、除去、または製造技術あるいはその組み合わせを使用して形成することができる。上記ジョセフソン増幅器またはジョセフソン・ミクサのそれぞれが少なくとも１つのポートを含み、各ポートが少なくとも１つのコネクタに電子的に結合され、上記少なくとも１つのコネクタはそれぞれが上記誘電体基板上に配置される。
【０００８】
本発明の実施形態は、プリント回路基板を対象とする。このプリント回路基板の非限定的実施例は、１つまたは複数のボード層を含む。上記１つまたは複数のボード層内に第１のチップ・キャビティおよび第２のチップ・キャビティが形成され、第１のチップ・キャビティ内に第１のジョセフソン増幅器またはジョセフソン・ミクサが配置され、第２のチップ・キャビティ内に第２のジョセフソン増幅器またはジョセフソン・ミクサが配置される。上記１つまたは複数のボード層のうちの少なくとも１つのボード層上に結合器が配置され、結合器は第１の脚部と第２の脚部とを含み、第１の脚部が上記第１のジョセフソン増幅器またはジョセフソン・ミクサに電子的に結合され、第２の脚部が上記第２のジョセフソン増幅器またはジョセフソン・ミクサに電子的に結合される。
【０００９】
本発明の実施形態は、プリント回路基板にジョセフソン増幅器またはジョセフソン・ミクサを組み込むことを対象とする。プリント回路基板にジョセフソン増幅器またはジョセフソン・ミクサを組み込む方法の非限定的実施例は、１つまたは複数のボード層を設けることを含む。上記１つまたは複数のボード層内に第１のチップ・キャビティを形成し、第１のチップ・キャビティは、ジョセフソン増幅器またはジョセフソン・ミクサを受け入れるように機能可能である。第１のチップ・キャビティ内にジョセフソン増幅器またはジョセフソン・ミクサが配置され、上記１つまたは複数のボード層のうちの少なくとも１つのボード層上に少なくとも１つのコネクタが配置される。
【００１０】
本発明の実施形態は、プリント回路基板にジョセフソン増幅器またはジョセフソン・ミクサを組み込むことを対象とする。プリント回路基板にジョセフソン増幅器またはジョセフソン・ミクサを組み込む方法の非限定的実施例は、誘電体層を設けることを含む。誘導体基板内に第１のチップ・キャビティと第２のチップ・キャビティとが形成され、第１のチップ・キャビティは第１のジョセフソン増幅器またはジョセフソン・ミクサを受け入れるように機能可能であり、第２のチップ・キャビティは第２のジョセフソン増幅器またはジョセフソン・ミクサを受け入れるように機能可能である。第１のチップ・キャビティ内に第１のジョセフソン増幅器またはジョセフソン・ミクサが配置され、第２のチップ・キャビティ内に第２のジョセフソン増幅器またはジョセフソン・ミクサが配置される。上記１つまたは複数のボード層のうちの少なくとも１つのボード層上に少なくとも１つのコネクタが配置される。
【００１１】
その他の技術的特徴および利点も、本発明の技術により実現される。本発明の実施形態および態様は本明細書において詳細に記載され、特許請求される主題の一部とみなされる。よりよく理解するために、詳細な説明および図面を参照されたい。
【００１２】
本明細書に記載の排他的権利の詳細については、本明細書の末尾の特許請求の範囲で具体的に示され、明確に特許請求されている。本発明の実施形態の上記およびその他の特徴および利点は、以下の詳細な説明を添付図面とともに読めば明らかになる。
【図面の簡単な説明】
【００１３】
【図１】本発明の実施形態による、９０°ハイブリッド結合器が図示されていないジョセフソン方向性増幅器１００の一例を示す図である。
【図２】本発明の１つまたは複数の実施形態による、例示のハイブリッド結合器を示す図である。
【図３】本発明の１つまたは複数の実施形態による、プリント回路基板（ＰＣＢ）内に組み込まれたジョセフソン増幅器またはジョセフソン・ミクサの上面図を示す図である。
【図４】本発明の１つまたは複数の実施形態による、プリント回路基板（ＰＣＢ）内に組み込まれたジョセフソン増幅器またはジョセフソン・ミクサの下面図を示す図である。
【図５】本発明の１つまたは複数の実施形態による、プリント回路基板（ＰＣＢ）の埋め込みまたは内部ボード層を示す図である。
【図６】本発明の１つまたは複数の実施形態による、プリント回路基板（ＰＣＢ）内に組み込まれた２つのジョセフソン増幅器またはジョセフソン・ミクサの上面図を示す図である。
【図７】本発明の１つまたは複数の実施形態による、プリント回路基板（ＰＣＢ）内に組み込まれた２つのジョセフソン増幅器またはジョセフソン・ミクサの下面図を示す図である。
【図８】本発明の１つまたは複数の実施形態による、２つのジョセフソン増幅器またはジョセフソン・ミクサが組み込まれたプリント回路基板（ＰＣＢ）の上面図を示す図である。
【発明を実施するための形態】
【００１４】
本明細書に記載の図面は例示である。本発明の思想から逸脱することなく本明細書に記載の図面または動作には多くの変形があり得る。例えば、アクションは異なる順序で行うことができ、またはアクションを追加、削除または修正することができる。また、「結合された」という用語およびその変形は、２つの要素間に通信経路を有することを表し、それらの要素間に介在要素／接続のないそれらの要素間の直接接続を含意しない。これらの変形はすべて、本明細書の一部とみなされる。
【００１５】
簡潔にするために、半導体デバイスまたは超伝導デバイスあるいはその両方および集積回路（ＩＣ）製造に関する従来の技術については、本明細書で詳細に記載する場合もしない場合もある。また、本明細書に記載の様々な作業およびプロセス工程は、本明細書で詳細に記載していない追加の工程または機能を有する、より包括的な手順またはプロセスに組み込むことができる。具体的には、半導体デバイスまたは超伝導デバイスあるいはその両方、および半導体／超伝導体ベースのＩＣの製造における様々な工程がよく知られており、したがって、簡潔にするために、本明細書では、多くの従来の工程については、周知のプロセスの詳細を示さずに簡単に言及するにとどめるかまたは完全に省略する。
【００１６】
次に、本発明の態様により具体的に関連する技術の概説に移ると、例えば方向性増幅器、サーキュレータ、アイソレータ、スイッチ、などのジョセフソン・ベースのマイクロ波回路は、複数のジョセフソン増幅器またはジョセフソン・ミクサを一緒に組み込む必要がある。超伝導量子プロセッサの規模が拡大されるにつれて、超伝導量子プロセッサは、量子ビット状態の高忠実度の量子非破壊（ＱＮＤ）測定を行うために、多数の量子限界ジョセフソン増幅器を必要とすると見込まれる。これらの増幅器を個別に別々のパッケージまたは別々のクライオパーム磁気遮蔽缶にパッケージ化するのは、長期的には実際的ではなく、大規模量子プロセッサでは不可能である。
【００１７】
次に本発明の態様の概要に移ると、本発明の１つまたは複数の実施形態は、ジョセフソン・ベースのマイクロ波回路をプリント基板（ＰＣＢ）に設けることによって、従来技術の上述の欠点に対処する。
【００１８】
より具体的には、本発明の上記の態様は、柔軟性の向上と、コスト低減と、モジュール性の向上と、常伝導金属マイクロ波回路および例えば集中素子キャパシタ、集中素子インダクタ、および集中素子レジスタなどの構成要素への結合の簡易化とをもたらすことによって、従来技術の欠点（完全オンチップ集積または別々のパッケージにおける個別部品の結合など）に対処する。さらに、この集積方式は、大規模量子プロセッサに必要になる高密度ジョセフソン増幅器またはジョセフソン・ミクサあるいはその両方の実装を可能にする。この集積方式を使用して、例えば、ビアの使用、異なる構成要素のための異なるパッケージの使用、および異なる金属層を通した信号のルーティングなど、様々なマイクロ波技術を使用する様々な構成要素間のクロストークを制御、低減または軽減することができる。デバイスをＰＣＢを介して接続された複数のチップに分割する別の２つの利点は、（１）大型のチップまたは大型の金属パッケージに付随する低周波数チップ・モードがなくなることと、（２）冷却段により優れた熱化をもたらすことである。
【００１９】
図１に、反射で機能する２つのジョセフソン・パラメトリック増幅器、この場合は、マイクロ波構成要素、すなわち９０°ハイブリッド結合器と集積されてより高性能なジョセフソン・マイクロ波デバイス、この例ではジョセフソン方向性増幅器１００を形成するＪＰＣの一例を示す。ジョセフソン方向性増幅器を示す図１は、本発明の実施形態による９０°ハイブリッド結合器を図示していない。しかし、図示はされていないが、ハイブリッド結合器１０４が接続されているものと理解されたい。３波混合ジョセフソン増幅器１０２＿１および１０２＿２のそれぞれが、外側リングに、量子限界でマイクロ波信号の３波混合を行うことができる（４つの）ジョセフソン・トンネル接合１００６に基づく非線形分散素子であるジョセフソン・リング変調器（ＪＲＭ）１０１０を含む。具体的には、ＪＲＭ１０１０は、ホイートストン・ブリッジ構成で配置された４つの名目上同一のジョセフソン接合からなる。
【００２０】
３波混合ジョセフソン増幅器１０２＿１および１０２＿２のそれぞれでは、マイクロ波共振器のうちの一方が共振器＿ａ１００２として図示され、他方が共振器＿ｂ１００４として図示されている。共振器＿ａ１００２を、信号共振器と呼ぶことがあり、共振器＿ｂ１００４をアイドラ共振器と呼ぶことがある。共振器１００２および１００４は、伝送線路共振器として示されているが、共振器１００２および１００４は、集中素子などとして実装することもできる。図１では、９０°ハイブリッド結合器１０４がポートａ１＿１およびａ２＿１に接続されることになる。例えば、図２に、９０°ハイブリッド結合器１０４の一方の脚部に接続された３波混合ジョセフソン増幅器１０２＿１の信号共振器＿ａ１００２からのポートａ１＿１と、９０°ハイブリッド結合器１０４の反対側の脚部に接続された３波混合ジョセフソン増幅器１０２＿２の信号共振器＿ａ１００２からのポートａ２＿１とを示す。図２は、ハイブリッド結合器１０４への共振器１００２の接続を示す、ジョセフソン方向性増幅器１００の部分図のみを示している。
【００２１】
図１で、ポートｂ１＿２とｂ２＿１とが電子的に結合されている。等しい振幅と同じ周波数ｆｐを有するがゼロまたは非ゼロ位相差を有するポンプ信号１および２をジョセフソン増幅器１０２＿１および１０２＿２に供給する様々な方法がある。一例として、図１には、ポンプｐ１およびｐ２を、ＪＲＭ１０１０の２つの隣接するノードに容量結合された短絡結合ストリップ線路の形態のオンチップ磁束線路に供給することができる。このようなポンプ線路は、ポンプ周波数のマイクロ波トーンと、ＪＲＭに磁束バイアスをかける直流（ＤＣ）電流の両方に対応することができる。信号共振器１００２とアイドラ共振器１００４からの電力漏洩を防止するために、ポンプ・ポートと磁束線路１００８との間にローパス・フィルタ１００１２を結合することができる。ＪＲＭに磁束バイアスをかける別の方法は、ジョセフソン増幅器またはジョセフソン・ミクサに取り付けられた外部磁気コイルを使用するか、またはオンチップまたはパッケージ内に組み込まれた超小型磁性材料を使用するか、あるいはその両方を使用することである。ポンプ・ドライブに給電する別の方法は、ＪＲＭ１０１０の対向するノードに容量結合するオンチップ３ポート電力分配器を使用することである。また、各共振器＿ａ１００２および共振器＿ｂ１００４は２端を有する。
【００２２】
図１は、共振器＿ａ１００２の一端が９０°ハイブリッド１０４の一方のポート（ジョセフソン増幅器／ミクサ１０２＿１のａ１＿１およびジョセフソン増幅器／ミクサ１０２＿２のａ２＿１）に接続する給電線路に容量結合されている様子を示している。共振器＿ａ１００２の他端は、接地（ジョセフソン増幅器／ミクサ１０２＿１のａ１＿２およびジョセフソン増幅器／ミクサ１０２＿２のａ２＿２）に短絡された給電線路に接続されている。共振器＿ｂ１００４の一端（ジョセフソン増幅器／ミクサ１０２＿１のｂ１＿２およびジョセフソン増幅器／ミクサ１０２＿２のｂ２＿１）は、２つのジョセフソン増幅器／ミクサ１０２＿１および１０２＿２の２つの共振器＿ｂの間の共用伝送線路に容量結合されている。共振器＿ｂの他端（ジョセフソン増幅器／ミクサ１０２＿１のｂ１＿１およびジョセフソン増幅器／ミクサ１０２＿２のｂ２＿２）は、５０オーム負荷によって終端された給電線路に容量結合されている。
【００２３】
１つまたは複数の実施形態では、各ミクサ１０２＿１および１０２＿２は、ジョセフソン・パラメトリック変換器である。図１では、第１のジョセフソン・パラメトリック変換器１０２＿１が、信号ポートａ１に電子的に結合された信号共振器（例えば共振器＿ａ１００２）を含み、第２のジョセフソン・パラメトリック変換器１０２＿２が、別の信号ポートａ２に電子的に結合された別の信号共振器（例えば共振器＿ａ１００２）を含む。第１のジョセフソン・パラメトリック変換器１０２＿１は、アイドラ・ポートｂ１に結合されたアイドラ共振器（例えば共振器＿ｂ１００４）を含み、第２のジョセフソン・パラメトリック変換器１０２＿２は、他方のアイドラ・ポートｂ２に結合された別のアイドラ共振器（例えば共振器＿ｂ１００４）を含む。ハイブリッド結合器の１つの脚部が信号ポートａ＿１に電子的に結合され、ハイブリッド結合器１０４の別の脚部が他方の信号ポートａ２＿１に電子的に結合されている。ＪＰＣポートａ１＿１およびａ２＿１に直接接続されていない９０°ハイブリッド結合器１０４の一方のポートは、デバイス全体のポート１を形成する。同様に、ＪＰＣポートａ１＿１およびａ２＿１に直接結合されていない９０°ハイブリッド結合器１０４の別のポートは、デバイス全体のポート２を形成する。ポート１および２は、方向性ジョセフソン増幅器の入力信号と出力信号とを伝達する。ＰＣＢ集積ジョセフソン方向性増幅器の一例を図８に示す。
【００２４】
１つまたは複数の実施形態では、本明細書に記載のジョセフソン増幅器またはジョセフソン・ミクサをプリント回路基板（ＰＣＢ）に組み込むことができる。
【００２５】
図３に、本発明の１つまたは複数の実施形態による、プリント回路基板（ＰＣＢ）内に組み込まれたジョセフソン増幅器またはジョセフソン・ミクサの上面図を示す。本明細書に記載しているように、プリント配線基板（ＰＷＢ）とも呼ばれるプリント回路基板（ＰＣＢ）には電子構成要素を接続することができる。プリント回路基板（ＰＣＢ）技術は、一般に、ＰＣＢに組み付けられた、またはプラグ・インされた電子構成要素間の多くの場合に複雑な相互接続を行うために、絶縁基板上に導電トレースを形成することを伴う。ＰＣＢは、ボードの両面に導電トレースを有し、絶縁層と導電層とが交互になった多層構成を有する。さらに、ＰＣＢ内の層間の接続の実装はビアを介して行うことができる。ＰＣＢ基板について記載する以下に記載の実施形態のいずれにおいても、これらの基板は「従来型」プリント回路基板材料以外の材料で形成することができることを明確に理解されたい。例えば、「ＰＣＢ」基板は、任意により導体フォイル層が間に挟まれた、ポリイミドなどのプラスチック材料の１つまたは複数の層で形成することができる。
【００２６】
デジタル電子デバイスと、アナログ・デバイスを含むその他のデバイスとが、電気または電子デバイスまたは製品の内部に実装されるように設計されたプリント回路基板上に実装される。チップ内に配置されたデバイス間の相互接続と同様に、プリント回路基板上に実装された様々な構成要素が電気経路、典型的には、「トレース」として知られる金属相互接続によって接続される。トレースは、典型的には、付着させた導電材料、通常は銅の細線である。プリント回路基板上の構成要素間の相互接続の設計および構成はその基板の機能を決定する。ほとんどのプリント回路基板は、典型的には複数の相互接続された層を含む。したがって、回路全体または「ネット」全体を完全にボードの内部層上に配置することができる。実際に、ボードのネットは、ほぼ必ず外面層まで延びる。
【００２７】
プリント回路基板（ＰＣＢ）３００は、前述のように複数の金属層および誘電体層を含む。外面（最上）層は、外面層上に配置された４つのコネクタ（３０２＿１、３０２＿２、３０２＿３、３０２＿４）と上部カバー３０４とを含む。４つのコネクタ（３０２＿１、３０２＿２、３０２＿３、３０２＿４）は、ＳＭＡ、ＳＳＭＡ、ＳＭＢ、ＳＭＰなどを含むがこれらには限定されない任意の種類のコネクタとすることができる。４つのコネクタは、ＰＣＢ３００上の高密度トレースに接続する高密度コネクタとすることもできる。４つのコネクタは、はんだ付け、表面実装、機械プレスなどが可能である。様々なトレース、ボード層、および構成要素の積層および接続は、任意のプリント回路組み立て技術によって行うことができる。
【００２８】
図４に、本発明の１つまたは複数の実施形態による、プリント回路基板（ＰＣＢ）内に組み込まれたジョセフソン増幅器またはジョセフソン・ミクサの下面図を示す。外面（底部）層は、外面層上に配置された底部カバー４１４を含む。上部カバー３０４と底部カバー４１４の両方は、プリント回路基板３００内に組み込まれたジョセフソン増幅器またはジョセフソン・ミクサを密封するように機能可能である。上部カバー３０４および底部カバー４１４は、例えば無酸素高熱伝導（ＯＦＨＣ）銅および金などの、ＰＣＢ３００に取り付けられた高熱伝導性パッケージとすることができる。
【００２９】
図５に、１つまたは複数の実施形態によるプリント回路基板の埋め込みまたは内部ボード層を示す。埋め込みボード層５００はキャビティ５０２を含む。キャビティ５０２は、図１に示す３波混合増幅器１０２＿１または１０２＿２などのジョセフソン増幅器またはジョセフソン・ミクサを受け入れるように機能することができる。埋め込みボード層５００は、各トレースがキャビティ５０２内および終端点５０４＿１ないし５０４＿４で終端する４つのトレース５０６を含む。終端点５０４＿１ないし５０４＿４は、図３のコネクタ３０２＿１ないし３０２＿４に接続することができる。トレース５０６は、図１のジョセフソン増幅器１０２＿１のポートａ１＿１、ａ２＿２、ｂ１＿１、およびｂ１＿２にワイヤ・ボンディングすることができる。ＰＣＢ３００は、ＰＣＢ製造技術を使用して接続された最上層と、最下層と、複数の埋め込みボード層（例えば５００）とを含み得る。さらに、埋め込みボード層５００のトレース５０６は、ビアを使用して他の埋め込み層または最上層および最下層あるいはその組み合わせのトレースに接続することができる。ビアは、１つまたは複数の隣接層の面を通る、物理電子回路内の層間の電気接続部である。
【００３０】
図６に、本発明の１つまたは複数の実施形態による、プリント回路基板（ＰＣＢ）内に組み込まれた２つのジョセフソン増幅器またはジョセフソン・ミクサの上面図を示す。プリント回路基板６００は、上述のように複数のボード層を含む。外面（最上）層は、外面層上に配置された、４つのコネクタ（６０２＿１、６０２＿２、６０２＿３、６０２＿４）と上部カバー６０４とを含む。ＰＣＢ６００の外面層は、外面層上に形成されたトレース６０６を含む。本明細書で使用する「トレース」は、例えば、ストリップ線路、マイクロストリップ、共平面導波路、結合ストリップ線路など、任意の電子伝送線路とすることができる。外面（最上）層上のトレース６０６は、ビアまたはその他の伝送手段を使用してＰＣＢ６００の他の層上に配置されたトレースまたは他の要素に接続することができる。
【００３１】
図７に、本発明の１つまたは複数の実施形態による、プリント回路基板（ＰＣＢ）内に組み込まれた２つのジョセフソン増幅器またはジョセフソン・ミクサの下面図を示す。外面（底部）層は、第１のチップ・キャビティ７０２＿１と第２のチップ・キャビティ７０２＿２とを含む。第１のチップ・キャビティ７０２＿１および第２のチップ・キャビティ７０２＿２は、例えばジョセフソン増幅器またはジョセフソン・ミクサなどの集積回路チップを受け入れる大きさおよび構成となっている。外面（底部）層は、第１のチップ・キャビティ７０２＿１と第２のチップ・キャビティ７０２＿２とを接続する複数のトレース７０６を含む。さらに、トレース７０６は、ビアを使用して外面（底部）層上のトレース６０６に接続することができる。ビアを介したトレース７０６とトレース６０６とは、ジョセフソン増幅器またはジョセフソン・ミクサをコネクタ６０２＿１ないし６０２＿４に接続することができる。トレース７０６は、キャビティ７０２＿１および７０２＿２のそれぞれの中に配置されたジョセフソン増幅器またはジョセフソン・ミクサのポートａ１＿１、ａ２＿２、ｂ１＿１、およびｂ１＿２にワイヤ・ボンディングすることができる。ＰＣＢ６００は、外面（底部）層上に配置可能な底部カバー７０４も含む。上部カバー６０４と底部カバー７０４の両方は、プリント回路基板６００内の２つのジョセフソン増幅器またはジョセフソン・ミクサを密封するように機能する。上部カバー６０４および底部カバー７０４は、例えば無酸素高熱伝導（ＯＦＨＣ）銅および金などの、ＰＣＢ６００に取り付けられた高熱伝導性パッケージとすることができる。底部カバー７０４は、底部カバー７０４がトレース７０６のいずれとも接触しないように２つのジョセフソン増幅器またはジョセフソン・ミクサを密封することができるキャビティ７０８を含む。上部カバー６０４は、２つのジョセフソン増幅器またはジョセフソン・ミクサのための実装面を与える。底部カバーと同様、上部カバー６０４はトレース６０６のいずれとも接触しない。
【００３２】
図８に本発明の１つまたは複数の実施形態による２つのジョセフソン増幅器またはジョセフソン・ミクサが組み込まれたプリント回路基板の上面図を示す。このＰＣＢ集積ジョセフソン・デバイスの回路図は図１および図２に示されている。プリント回路基板８００は、ジョセフソン増幅器またはジョセフソン・ミクサ１０２＿１、１０２＿２の構成要素と、ハイブリッド結合器１０４と、ポンプ１と、ポンプ２と、図１および図２に示すその他の様々な構成要素とを含む。ＰＣＢ８００は、６つのコネクタ（８０２＿１ないし８０２＿６）を含む。６つのコネクタ（８０２＿１ないし８０２＿６）は、ＳＭＡ、ＳＳＭＡ、ＳＭＢ、ＳＭＰなどを含むがこれらには限定されない任意の種類のコネクタとすることができる。６つのコネクタは、ＰＣＢ８００上の高密度トレースに接続する高密度コネクタとすることもできる。６つのコネクタ（８０２＿１ないし８０２＿６）のそれぞれは、図１および図２のジョセフソン増幅器またはジョセフソン・ミクサ１０２＿１および１０２＿２とハイブリッド結合器１０４の異なるポートに結合される。コネクタ８０２＿１は、ハイブリッド結合器１０４のポート１に結合される。コネクタ８０２＿２は、ハイブリッド結合器１０４のポート２に結合される。コネクタ８０２＿３は、１０２＿１のポンプ１の入力ポートに結合され、コネクタ８０２＿４は１０２＿２のポンプ２に結合される。コネクタ８０２＿５は、１０２＿１のポートｂ１＿１に結合され、コネクタ８０２＿６は１０２＿２のポートｂ２＿２に結合される。６つのコネクタ（８０２＿１ないし８０２＿６）は、ＰＣＢ８００の１つまたは複数の層に形成されたトレースとビアの任意の組み合わせを使用してそれぞれのポートに結合することができる。ＰＣＢ８００の内部層は、内部層上に形成され、トレースとビアとの任意の組み合わせを使用してコネクタ８０２＿１および８０２＿２に接続された、ハイブリッド結合器を含む。さらに、ＰＣＢ８００の１つまたは複数の層にわたってトレースとビアの任意の組み合わせを使用して、ハイブリッド結合器１０４の第１の脚部および第２の脚部（例えば出力ポート）を、それぞれ、ジョセフソン増幅器またはジョセフソン・ミクサ１０２＿１および１０２＿２の入力ポートａ１＿１およびａ２＿１に結合することができる。ＰＣＢ８００は、ＰＣＢ８００内に組み込まれたジョセフソン増幅器またはジョセフソン・ミクサ１０２＿１および１０２＿２を組み付け／密封することができる上部カバー８０４を含む。上部カバー８０４は、例えば、無酸素高熱伝導（ＯＦＨＣ）銅および金などの、ＰＣＢ８００に取り付けられた高熱伝導性パッケージとすることができる。
【００３３】
１つまたは複数の実施形態では、本明細書に記載のプリント回路基板は、互いに別々の（それぞれの入力コネクタおよび出力コネクタを有する）、または一緒に結合されて他のジョセフソン・デバイスを形成する、ジョセフソン増幅器またはジョセフソン・ミクサの配列（または複数の配列）を形成するように配列することができる。配列は、規則的パターンまたは不規則なパターンとすることができる。回路基板は、量子プロセッサを含む１つまたは複数のＰＣＢに集積された、ジョセフソン増幅器またはジョセフソン・ミクサ、またはその他のマイクロ波構成要素の間で、マイクロ波信号などの信号をルーティングすることができる。ＰＣＢは、１つまたは複数の金属層または誘電体層あるいはその両方を含む。誘電体は、低損失の誘電体基板とすることができる。金属層は、低損失の常伝導金属または超伝導材料を含むことができる。本明細書に記載のコネクタは、入力／出力のための表面実装マイクロ波コネクタまたは高密度マイクロ波コネクタとすることができる。ＰＣＢのトレース（すなわち伝送線路）は、例えば、マイクロストリップ、ストリップ線路、共平面導波路、および結合ストリップ線路の形態とすることができる。
【００３４】
本発明の１つまたは複数の実施形態では、本明細書に記載のＰＣＢは、ＰＣＢに組み込まれた２つ以上のジョセフソン増幅器またはジョセフソン・ミクサを有し得る。ＰＣＢに組み込まれたジョセフソン増幅器またはジョセフソン・ミクサは、ＰＣＢに装着された高伝導性パッケージに収容することができる。ジョセフソン増幅器またはジョセフソン・ミクサが組み込まれたＰＣＢは、例えば、量子限界増幅器、サーキュレータ、アイソレータ、およびスイッチなど、量子プロセッサの規模を拡大するために必要なより高性能なマイクロ波回路を形成するために利用することができる。
【００３５】
１つまたは複数の実施形態では、ＰＣＢ金属層は、例えば、銅、金、銀、アルミニウム、およびインジウムのいずれかとすることができる。ＰＣＢは、チップのパッドがバンプ接着剤またはバンプはんだによって基板に接続されたフリップ・チップ技術に対応している、プリント配線基板、有機基板、および同様の基板に置き換えることもできる。
【００３６】
本明細書では本発明の様々な実施形態について関連する図面を参照しながら説明している。本発明の範囲から逸脱することなく他の実施形態も考案することができる。以下の説明および図面では、要素間の様々な接続および位置関係（例えば、上、下、隣接など）が記載されているが、当業者は、本明細書に記載の位置関係の多くは、向きが変更されても記載されている機能が維持される場合、方向には依存しないことを理解するであろう。これらの接続または位置関係あるいはその両方は、特に明記されていない限り、直接的または間接的とすることができ、本発明はこの点に関して限定的であることが意図されていない。したがって、実体の結合は、直接結合または間接結合を指す場合があり、実体間の位置関係は、直接的位置関係または間接的位置関係であり得る。間接的位置関係の一例として、本説明で層「Ｂ」の上に層「Ａ」を形成すると言う場合、層「Ａ」と層「Ｂ」の関連特性および機能が介在層によって実質的に変更されない限り、層「Ａ」と層「Ｂ」との間に１つまたは複数の介在層（例えば層「Ｃ」）がある状況を含む。
【００３７】
特許請求の範囲および本明細書の解釈のために以下の定義および略語を使用するものとする。本明細書で使用する「含んでいる（comprises）」、「含む（comprising）」、「含んでいる（includes）」、「含む（including）」、「有している（has）」、「有する（having）」、「含有している（contains）」、または「含有する（containing）」という用語またはこれらの任意のその他の変形は、非排他的包含を含むものと意図されている。例えば、列挙されている要素を含む組成物、混合物、プロセス、方法、物、または装置は、必ずしもそれらの要素のみには限定されず、明示的に記載されていないかまたはそのような組成物、混合物、プロセス、方法、物または装置に固有の他の要素を含み得る。
【００３８】
さらに、本明細書では「例示の」という用語を使用して、「例、事例または例示となる」ことを意味する。「例示の」として本明細書に記載されているいずれの実施形態または設計も、必ずしも他の実施形態または設計よりも好ましいかまたは有利であるものと解釈されるべきではない。「少なくとも１つの」および「１つまたは複数の」という用語は、１以上の任意の整数、すなわち１、２、３、４などを含むものと理解される。「複数の」という用語は、２以上の任意の整数、すなわち、２、３、４、５などを含むものと理解される。「接続」という用語は、間接的な「接続」と直接的な「接続」とを含み得る。
【００３９】
本明細書で「一実施形態」、「ある実施形態」、「例示の実施形態」などと言う場合、それは、記載されているその実施形態が、特定の特徴、構造または特性を含み得るが、すべての実施形態がその特定の特徴、構造または特性を備えていてもいなくてもよいことを示している。また、そのような語句は必ずしも同じ実施形態を指していない。さらに、ある実施形態に関連して特定の特徴、構造または特性が記載されている場合、明示的に記載されているか否かを問わず、そのような特徴、構造または特性を他の実施形態に関連して備えることが他の当業者の知識の範囲内にあるものと認められる。
【００４０】
「約」、「実質的に」、「ほぼ」という用語およびこれらの変形は、本出願の出願の時点で利用可能な装置に基づく特定の数量の測定に付随する誤差を含むことが意図されている。例えば、「約」は、記載されている値の±８％または５％、または２％の範囲を含み得る。
【００４１】
本明細書で前述したように、簡潔にするために、超伝導デバイスおよび集積回路（ＩＣ）製造に関する従来の技術については本明細書では詳細に説明している場合もしていない場合もある。しかし、背景技術として、本発明の１つまたは複数の実施形態を実装する際に利用可能な超伝導デバイス製造プロセスのより一般的な説明を以下に示す。本発明の１つまたは複数の実施形態を実装する際に使用される特定の製造作業は、個々には知られている場合があるが、本発明の作業またはその結果の構造あるいはその両方の、記載されている組み合わせは固有のものである。したがって、本発明による超伝導デバイスの製造に関連して説明する作業の固有の組み合わせは、誘電体（例えばシリコン）基板上の超伝導デバイスに対して行われる、個々に知られている様々な物理的および化学的プロセスを使用しており、それらの一部について以下の各段落で説明する。
【００４２】
一般に、ＩＣにパッケージ化されるマイクロチップを形成するために使用される様々なプロセスは、膜付着と、除去／エッチングと、パターン形成／リソグラフィとを含む大まかなカテゴリに分類される。付着は、ウエハ上に材料を成長、コーティング、またはその他の方法で移す任意のプロセスである。利用可能な技術としては、物理蒸着法（ＰＶＤ）、化学蒸着法（ＣＶＤ）、電気化学析出法（ＥＣＤ）、分子線エピタキシ（ＭＢＥ）、および最近では原子層堆積法（ＡＬＤ）などがある。除去／エッチングは、ウエハから材料を除去する任意のプロセスである。例としては、エッチング・プロセス（ウェットまたはドライ）および化学機械平坦化（ＣＭＰ）などがある。導体（例えばポリシリコン、アルミニウム、銅など）と絶縁体（例えば様々な形態の二酸化シリコン、シリコン窒化物など）の両方の膜を使用して、構成要素が接続および分離される。リソグラフィは、後でパターンを基板に転写するための、半導体基板上での３次元レリーフ・イメージまたはパターンの形成である。リソグラフィでは、フォトレジストと呼ばれる感光性ポリマーによってパターンが形成される。回路の複雑な構造を作製するために、リソグラフィ工程とエッチ・パターン転写工程とが複数回繰り返される。ウエハ上にプリントされる各パターンは、その前に形成されたパターンと位置合わせされ、導体、絶縁体およびその他の領域が徐々に構築されて最終的なデバイスを形成する。
【００４３】
図面中のフローチャートおよびブロック図は、本発明の様々な実施形態による製造または作業方法あるいはその両方の可能な実装形態を示す。方法の様々な機能／作業が流れ図にブロックで表されている。代替実装形態によっては、ブロックに記載されている機能は、図に記載されている順序とは異なる順序で行われてもよい。例えば、連続して示されている２つのブロックは、関与する機能に応じて、実際には実質的に並行して実行されてよく、またはそれらのブロックは場合によっては逆の順序で実行されてもよい。
【００４４】
例示のために本発明の様々な実施形態に関する説明を示したが、網羅的であること、または本明細書に記載の実施形態に限定することを意図したものではない。記載されている実施形態の範囲および思想から逸脱することなく、当業者には多くの変更および変形が明らかであろう。本明細書で使用されている用語は、実施形態の原理、実際の適用、または市場にある技術に優る技術的改良を最もよく説明するため、または当業者が本明細書に記載の実施形態を理解することができるようにするために選択されている。
【図１】
2020536376.tif 000003
【図２】
2020536376.tif 000004
【図３】
2020536376.tif 000005
【図４】
2020536376.tif 000006
【図５】
2020536376.tif 000007
【図６】
2020536376.tif 000008
【図７】
2020536376.tif 000009
【図８】
2020536376.tif 000010
【手続補正書】
【提出日】令和2年5月22日(2020.5.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プリント回路基板（ＰＣＢ）であって、
１つまたは複数のボード層と、
前記１つまたは複数のボード層内に形成された第１のチップ・キャビティであって、前記第１のチップ・キャビティ内に第１のジョセフソン増幅器またはジョセフソン・ミクサが配置された、第１のチップ・キャビティとを含み、
前記第１のジョセフソン増幅器またはジョセフソン・ミクサは、各ポートが前記１つまたは複数のボード層のうちの少なくとも１つのボード層上に配置された少なくとも１つのコネクタに結合された、少なくとも１つのポートを含み、
前記１つまたは複数のボード層のうちの少なくとも１つのボード層が、前記１つまたは複数のボード層のうちの前記少なくとも１つのボード層上に形成された回路トレースを含む、プリント回路基板。
【請求項２】
第１のカバーおよび第２のカバーをさらに含み、
前記第１のカバーは前記第１のジョセフソン増幅器またはジョセフソン・ミクサを組み付けまたは密封するように機能可能であり、前記第１のカバーは前記１つまたは複数のボード層の第１の外面層上に配置され、
前記第２のカバーは前記ジョセフソン増幅器またはジョセフソン・ミクサを密封するように機能可能であり、前記第２のカバーは前記１つまたは複数のボード層の第２の外面層上に配置された、請求項１に記載のプリント回路基板。
【請求項３】
前記１つまたは複数のボード層のうちの少なくとも１つのボード層上に１つまたは複数の回路トレースが形成された、請求項１に記載のプリント回路基板。
【請求項４】
前記１つまたは複数のボード層上に形成された前記１つまたは複数の回路トレースを接続する１つまたは複数のビアをさらに含む、請求項４に記載のプリント回路基板。
【請求項５】
プリント回路基板（ＰＣＢ）であって、
誘電体基板と、
前記誘電体基板内に形成された第１のチップ・キャビティおよび第２のチップ・キャビティとを含み、前記第１のチップ・キャビティ内に第１のジョセフソン増幅器またはジョセフソン・ミクサが配置され、前記第２のチップ・キャビティ内に第２のジョセフソン増幅器またはジョセフソン・ミクサが配置され、
前記ジョセフソン増幅器またはジョセフソン・ミクサのそれぞれが少なくとも１つのポートを含み、各ポートが少なくとも１つのコネクタに電子的に結合され、
前記少なくとも１つのコネクタのそれぞれが前記誘電体基板上に配置された、プリント回路基板。
【請求項６】
前記第１のジョセフソン増幅器またはジョセフソン・ミクサが前記第２のジョセフソン増幅器またはジョセフソン・ミクサに電子的に結合された、請求項５に記載のプリント回路基板。
【請求項７】
プリント回路基板（ＰＣＢ）であって、
１つまたは複数のボード層と、
前記１つまたは複数のボード層内に形成された第１のチップ・キャビティおよび第２のチップ・キャビティであって、前記第１のチップ・キャビティ内に第１のジョセフソン増幅器またはジョセフソン・ミクサが配置され、前記第２のチップ・キャビティ内に第２のジョセフソン増幅器またはジョセフソン・ミクサが配置された、前記第１のチップ・キャビティおよび前記第２のチップ・キャビティと、
前記１つまたは複数のボード層のうちの少なくとも１つのボード層上に配置され、第１の脚部と第２の脚部とを含む結合器とを含み、
前記第１の脚部が前記第１のジョセフソン増幅器またはジョセフソン・ミクサに電子的に結合され、前記第２の脚部が前記第２のジョセフソン増幅器またはジョセフソン・ミクサに電子的に結合された、プリント回路基板。
【請求項８】
前記ジョセフソン増幅器またはジョセフソン・ミクサのそれぞれが少なくとも１つのポートを含み、各ポートは少なくとも１つのコネクタに電子的に結合され、
前記少なくとも１つのコネクタのそれぞれが、前記１つまたは複数のボード層のうちの少なくとも１つのボード層上に配置された、請求項７に記載のプリント回路基板。
【請求項９】
前記結合器が前記１つまたは複数のボード層のうちの少なくとも１つのボード層上に配置された少なくとも１つのコネクタに電子的に結合された、請求項７に記載のプリント回路基板。
【請求項１０】
第１のカバーおよび第２のカバーをさらに含み、
前記第１のカバーは、前記第１のジョセフソン増幅器またはジョセフソン・ミクサおよび前記第２のジョセフソン増幅器またはジョセフソン・ミクサを組み付けまたは密封するように機能可能であって、前記１つまたは複数のボード層の第１の外面層上に配置され、
前記第２のカバーは、前記第１のジョセフソン増幅器またはジョセフソン・ミクサおよび前記第２のジョセフソン増幅器またはジョセフソン・ミクサを密封するように機能可能であって、前記１つまたは複数のボード層の第２の外面層上に配置された、請求項７に記載のプリント回路基板。
【請求項１１】
前記第１のジョセフソン増幅器またはジョセフソン・ミクサが前記第２のジョセフソン増幅器またはジョセフソン・ミクサに電子的に結合された、請求項７に記載のプリント回路基板。
【請求項１２】
回路基板を形成する方法であって、
１つまたは複数のボード層を設けることと、
前記１つまたは複数のボード層内に、ジョセフソン増幅器またはジョセフソン・ミクサを受け入れるように機能可能な第１のチップ・キャビティを形成することと、
前記第１のチップ・キャビティ内にジョセフソン増幅器またはジョセフソン・ミクサを配置することと、
前記１つまたは複数のボード層のうちの少なくとも１つのボード層上に少なくとも１つのコネクタを配置することとを含む方法。
【国際調査報告】
2020536376.tif 000011
2020536376.tif 000012
2020536376.tif 000013