(57)【要約】  プレーナ形ＩＩＩ−Ｎ半導体層を有する半導体デバイスであって、ウエハ（１０１）、およびウエハの材料とは異なる緩衝材料の、成長表面（１０２１）を有する緩衝層（１０２）を含む基板、成長表面からエピタキシャル成長させたナノ構造（１０１０）のアレイ、高温Ｔでナノ構造の上方部分の合体によって形成された連続プレーナ層であり、隣接するナノ構造間の中心距離に跨る格子セルの数が、成長表面でおよび合体プレーナ層で異なる連続プレーナ層（１０２０）、プレーナ層（１０２０）上にエピタキシャル成長させた成長層（１０３０）を含む、半導体デバイス。【選択図】図１２
2020536033.tif 000002
【特許請求の範囲】
【請求項１】
プレーナ形ＩＩＩ−Ｎ半導体層を有する半導体デバイスを製作する方法であって、
ウエハ（１０１）、前記ウエハとは異なる材料のものであり成長表面（１０２１）を有する緩衝層（１０２）、およびナノサイズのアパーチャ（１０４）のアレイを有する前記成長表面（１０２１）上のマスク層（１０３）を含む、基板を用意すること、
ＩＩＩ−Ｎ材料を前記アパーチャ内にエピタキシャル成長させてナノ構造（１０１０）を形成し、貫通転位が、前記成長表面に垂直な成長面から逸れるようにすること、
高温Ｔで前記ナノ構造の上方部分を合体させて、連続プレーナ層（１０２０）を形成すること、
ＩＩＩ−Ｎ成長層（１０３０）を前記プレーナ層上にエピタキシャル成長させること
を含み、
前記成長層は、前記成長層のＲＴとＴとの間の熱膨張が、
−  前記成長表面に平行な結晶格子間隔が前記緩衝層の成長表面よりも前記成長層で小さくなるときに、前記基板の熱膨張よりも大きくなり、
−  前記成長表面に平行な結晶格子間隔が前記緩衝層の成長表面よりも前記成長層で大きくなるときに、前記基板の熱膨張よりも小さくなる
ように構成される、方法。
【請求項２】
前記成長層の公称格子定数が、前記成長層でのＩＩＩ−Ｎ材料の組成構成によって適合される、請求項１に記載の方法。
【請求項３】
Ｔ＞前記ナノ構造の前記ＩＩＩ−Ｎ材料の昇華温度である、請求項１または２に記載の方法。
【請求項４】
前記成長層（１０３０）を、様々な組成を持つその他の層と共に、＞３μｍ、５μｍ、７μｍ、１０μｍの厚さに成長させる、請求項１から３のいずれか一項に記載の方法。
【請求項５】
前記ナノ構造がＧａＮを含む、請求項１から４のいずれか一項に記載の方法。
【請求項６】
前記成長層がＡｌＧａＮを含む、請求項１から５のいずれか一項に記載の方法。
【請求項７】
前記ウエハがサファイヤを含む、請求項６に記載の方法。
【請求項８】
前記成長層がＡｌＧａＮを含み、Ａｌは、ＩＩＩ族材料ＧａおよびＡｌの＞２０％まで含まれる、請求項１から７のいずれか一項に記載の方法。
【請求項９】
前記成長層がＡｌＧａＮを含み、Ａｌは、ＩＩＩ族材料ＧａおよびＡｌの＞４５％まで含まれる、請求項１から７のいずれか一項に記載の方法。
【請求項１０】
前記成長層がＩｎＧａＮを含む、請求項１から５のいずれか一項に記載の方法。
【請求項１１】
前記ウエハがＳｉまたはＳｉＣを含む、請求項１０に記載の方法。
【請求項１２】
前記ナノ構造の上方部分が、前記マスクから上方に０から２００ｎｍの間で開始する、請求項１から１１のいずれか一項に記載の方法。
【請求項１３】
前記ナノ構造が、前記アパーチャを通して成長させたナノワイヤを含む、請求項１から１２のいずれか一項に記載の方法。
【請求項１４】
前記ナノ構造の上方部分を合体させるステップが、窒素供給源のバックグラウンド流を提供することを含む、請求項１から１３のいずれか一項に記載の方法。
【請求項１５】
前記合体させるステップが、ＩＩＩ族材料の供給源流によって提供されたＩＩＩ族材料の量を超えるＩＩＩ族材料の量を含む、ＩＩＩ−Ｎ材料を前記ナノ構造間に添加することを含む、請求項１４に記載の方法。
【請求項１６】
前記合体させるステップが、ＩＩＩ族材料の供給源流なしで前記ナノ構造間にＩＩＩ−Ｎ材料を形成することを含む、請求項１４に記載の方法。
【請求項１７】
前記ナノ構造の上方部分の＞９０％には貫通転位がなく、９９％まで漸近的に無転位に向かう、請求項１から１６のいずれか一項に記載の方法。
【請求項１８】
前記合体させるステップが、
前記ナノ構造の上端からＩＩＩ族材料を解放すること、
前記ナノ構造のｍ面ファセットの上方部分間の間隔を、前記解放されたＩＩＩ族材料から半導体材料を形成することによって満たすこと
を含む、請求項１から１７のいずれか一項に記載の方法。
【請求項１９】
前記合体させるステップが、
前記成長表面に隣接する、前記ｍ面ファセットの下方部分での半導体構造間に、半導体材料で満たされていない空隙を残すこと
を含む、請求項１から１８のいずれか一項に記載の方法。
【請求項２０】
前記アパーチャサイズが＜１５０ｎｍであり、かつ／または隣接するアパーチャ間の間隔が＜２．５μｍである、請求項１から１９のいずれか一項に記載の方法。
【請求項２１】
ＲＴからＴへの前記ウエハ（１０１）の熱膨張が、前記緩衝層（１０２）内の蓄積結晶歪みに影響を及ぼし、前記成長表面で前記結晶格子間隔の増大を引き起こして、緩衝材料の緩和結晶の、対応する増大から逸脱させ、
隣接するアパーチャ（１０４）間の距離に跨る格子セルの数が、前記成長表面でおよび前記合体プレーナ層で異なる、請求項１から２０のいずれか一項に記載の方法。
【請求項２２】
前記合体プレーナ層（１０２０）が、緩衝層材料の本質的に緩和されたＩＩＩ−Ｎ結晶の公称格子間隔で、高温Ｔで形成されているものに対応する平均格子間隔を有する、請求項２１に記載の方法。
【請求項２３】
プレーナ形ＩＩＩ−Ｎ半導体層を有する半導体デバイスであって、
ウエハ（１０１）、および前記ウエハとは異なる材料の、成長表面（１０２１）を有する緩衝層（１０２）を含む基板、
前記成長表面からエピタキシャル成長させたナノ構造（１０１０）のアレイ、
高温Ｔで前記ナノ構造の上方部分の合体によって形成された連続プレーナ層（１０２０）、
前記プレーナ層（１０２０）上にエピタキシャル成長させた成長層（１０３０）
を含み、
前記成長表面に平行な結晶格子間隔は、前記緩衝層（１０２）の成長表面よりも前記成長層（１０３０）で小さく、
前記成長層は、ＲＴとＴとの間の熱膨張が前記基板に関するよりも前記成長層に関して大きくなるように構成される、
半導体デバイス。
【請求項２４】
請求項１から２２のいずれかによりさらに特徴付けられる、請求項２２に記載の半導体デバイス。
【請求項２５】
プレーナ形ＩＩＩ−Ｎ半導体層を有する半導体デバイスであって、
ウエハ（１０１）、および前記ウエハとは異なる材料のものであり成長表面（１０２１）を有する緩衝層（１０２）を含む基板、
前記成長表面からエピタキシャル成長させたナノ構造（１０１０）のアレイ、
高温Ｔで前記ナノ構造の上方部分の合体によって形成された連続プレーナ層（１０２０）、
前記プレーナ層（１０２０）上にエピタキシャル成長させた成長層（１０３０）
を含み、
前記成長表面に平行な結晶格子間隔は、前記緩衝層（１０２）の成長表面よりも前記成長層で大きく、
前記成長層は、ＲＴとＴとの間の熱膨張が前記ウエハに関して前記成長層でより小さくなるように構成される、
半導体デバイス。
【請求項２６】
請求項１から２２のいずれかによりさらに特徴付けられる、請求項２５に記載の半導体デバイス。
【請求項２７】
隣接するアパーチャ（１０４）間の距離に跨る格子セルの数が、前記成長表面でおよび前記合体プレーナ層で異なる、請求項２３から２５のいずれか一項に記載の半導体デバイス。
【請求項２８】
前記合体プレーナ層（１０２０）が、前記緩衝層材料の本質的に緩和されたＩＩＩ−Ｎ結晶の公称格子間隔で、高温Ｔで形成されているものに対応する平均格子間隔を有する、請求項２７に記載の半導体デバイス。
【請求項２９】
プレーナ形ＩＩＩ−Ｎ半導体層を有する半導体デバイスであって、
ウエハ（１０１）、および前記ウエハの材料とは異なる緩衝材料のものであり成長表面（１０２１）を有する緩衝層（１０２）を含む基板、
前記成長表面からエピタキシャル成長させたナノ構造（１０１０）のアレイ、
高温Ｔで前記ナノ構造の上方部分の合体によって形成された連続プレーナ層であり、隣接するナノ構造間の中心距離に跨る格子セルの数が、前記成長表面でおよび前記合体プレーナ層で異なる連続プレーナ層（１０２０）、
前記プレーナ層（１０２０）上にエピタキシャル成長させた成長層（１０３０）
を含む、半導体デバイス。
【請求項３０】
前記成長表面に平行な結晶格子間隔が、前記緩衝層（１０２）の前記成長表面よりも前記成長層で大きく、
前記成長層は、ＲＴとＴとの間の熱膨張が前記ウエハに関して前記成長層でより小さくなるように構成される、または
前記成長表面に平行な結晶格子間隔が、前記緩衝層（１０２）の前記成長表面よりも前記成長層（１０３０）で小さく、
前記成長層は、ＲＴとＴとの間の熱膨張が前記基板に関するよりも前記成長層に関して大きくなるように構成される、請求項２９に記載の半導体デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＩＩ族窒化物半導体基板と、そのような基板上に平面を形成するための方法とに関する。より詳細には本発明は、電子または光学部品を運ぶためのテンプレートとして働くのに適切な、ｃ配向した完全緩和および無転位のＩＩＩ族窒化物材料の平面を形成するための、設計およびプロセスに関する。
【背景技術】
【０００２】
半導体ウエハは、液相エピタキシによって、より頻繁にはＪａｎ  Ｃｚｏｃｈｒａｌｓｋｉにより１９１６年に既に発明されたチョクラルスキー法によって、典型的には製作される。チョクラルスキーのプロセスで熱によって誘発される、液体状態の材料から固体状態の結晶への沈殿は、単結晶種を高温液体溶融物からゆっくり引き出すことによって実現される。
【０００３】
エピタキシャル成長は、連続結晶化を推進させるために熱平衡からのある特定のずれを必要とするが、ＬＰＥは熱平衡の境目で実施され、主なイネイブラーは、液体と固体状態にある結晶とが類似の密度にあることであり、供給源材料が非結晶質相中で比較的希釈される気相エピタキシを支配する拡散限界がなくなり、融解温度からの最小限のずれによって結晶成長を引き起こすことが可能になる。系の温度は均一であり、系は平衡状態で原子付着速度（沈殿の速度）が原子解離速度に等しい。上記「完全結晶」成長条件は、結晶格子サイトでの吸着原子の組込みが、格子間および空孔の位置での吸着原子の組込みよりも自由エネルギーの十分大きな減少をもたらしたときに確立される［Ｈａｎｄｂｏｏｋ  ｏｆ  ｃｒｙｓｔａｌ  ｇｒｏｗｔｈ  ＩＡ  第２および８章を参照］。対照的に、有機金属気相エピタキシ（ＭＯＶＰＥまたはＭＯＣＶＤ）などの熱平衡から離れた成長方法、エピタキシャル成長は、結晶表面への供給源材料の拡散によって大きく制限され支配され、格子間部位に対する完全格子サイトでの原子組込み間のエネルギー差または空孔の創出は、不十分である。
【０００４】
チョクラルスキーのプロセスは、半導体産業により使用される半導体ウエハを製作するために主として使用される方法であり、液／固相転移による結晶成長、液相エピタキシ（ＬＰＥ）は、依然として、それがＳｉ、Ｇｅ、ＧａＡｓ、ＧａＰ、またはＩｎＰ半導体である高度完成大口径半導体結晶ウエハの製作方法のために唯一確立された方法である［Ｈａｎｄｂｏｏｋ  ｏｆ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ  ＩＩＡ、第２章］。不純物、空孔、および結晶転位などの結晶欠陥は、既に極めて低い濃度で、半導体の電気的および光学的性質を悪化させる可能性がある。百年にわたり、半導体材料の基本的製作の範囲内で変化したものはほとんどなく、Ｊａｎ  Ｃｚｏｃｈｒａｌｓｉｋｉを「半導体技術の父」と呼ぶことは、当時のように今日でも有効である。
【０００５】
ＧａＮ、ＡｌＮ、ＩｎＮ、ならびにそれらの三元および四元合金を含む二元ＩＩＩ−Ｖ族半導体の群は、通常、単に「窒化物」と呼ばれる。窒化物は、その性質の範囲および潜在的な使用が特有である。理論上の性質のみに基づけば、窒化物は、高出力、無線周波数に関して最も効率的な半導体代替例と、真のＲＧＢ白色光源ならびに短波長ＬＥＤおよび紫光線からＵＶまでのレーザに関して唯一実現可能な代替例とを構成する。しかしそれらは、ウエハを生成するのにＬＰＥが使用されない場合、唯一、一般に使用される半導体であることにおいても特有である。代わりに、それらは通常、ＳｉＣ、サファイヤ、およびＳｉウエハなどのその他の結晶表面での不整成長によって製作される。これは不整結晶成長が高密度の結晶転位を発生させるので、残念なことである。
【０００６】
高度完成半導体窒化物を作製するための主な難題は、熱平衡に近いエピタキシャル状態を確立できないことである。これは液体ＧａＮを創出し含有することが不可能であることの結果である。ＧａＮの融点は高いことが公知となっているが、その状態は６ギガパスカル（ＧＰａ）及び２７００℃の温度で一致ＧａＮ溶融物を形成する必要があることが、最近になって初めてその研究により示された［Ｕｔｓｕｍｉら、Ｎａｔｕｒｅ  Ｍａｔｅｒｉａｌｓ、２、２３５、２００３］。
【０００７】
アモノサーマル成長、溶液ベースの成長、およびＨＶＰＥなど、それぞれにそれ自体の利点がある、バルクＧａＮを製作するための代替方法が開発されてきた［Ｔｅｃｈｎｏｌｏｇｙ  ｏｆ  ＧａＮ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ、Ｅｈｒｅｎｔｒａｕｔ、ＭｅｉｓｓｎｅｒおよびＢｏｃｋｏｗｓｋｉ、Ｓｐｒｉｎｇｅｒ、２０１０］。それらは全て一緒になって、極めて難しい系に向けて大きく前進するがそれらは全て輸送メカニズムに依拠するものであり、拡散によって制約されることのない液相および固相の類似の密度によって成長部位での成長種への即座の接触が確かである純粋な液−固系の先に論じた理想的な平衡条件には及ばない。今日、１０Ｅ５ｃｍ−２よりも低い転位密度を有するが非常に高い価格レベルにありかつ量が限定された、市販の小さいサイズのバルクＧａＮがある。
【０００８】
窒化物デバイス層のエピタキシャル成長は、一般にＭＯＣＶＤによって実施される。最新のＭＯＣＶＤ反応器は、１回の操作で多数の８”ウエハに対応でき、ＧａＮ／ＩｎＧａＮ青色ＬＥＤによるＬＥＤ市場を支えており、ＡｌＧａＮ／ＧａＮ  ＨＥＭＴ構造によるパワーおよびＲＦエレクロトニクスの特定の隙間市場を支えている。ほとんどの難解な適用例を除いた全てにおいて、ベースＧａＮ層およびデバイス層は、異種基板、ＳｉＣ、サファイヤ、またはＳｉなどの上に、単一ＭＯＣＶＤ配列で成長させる。これらの基板は、結晶構造および格子サイズがＧａＮとは全て異なり、不可避な結果としてミスフィットの導入により格子転位が誘発されてデバイス層に侵入する。
【０００９】
ＨＥＭＴ（高電子移動度トランジスタ）またはＨＦＥＴ（ヘテロ接合電界効果トランジスタ）構造などの様々なタイプの電子デバイスの場合、窒化ガリウム（ＧａＮ）材料などのＩＩＩ族窒化物材料は、例えば電子移動度（速度、効率）および高電圧能に関して、両方のＳｉ系材料よりも優れた性質を有する。しかしＧａＮ技術は一般に、Ｓｉ技術よりもより高いコストを伴い、例えばＳｉＣ技術に比べて材料の品質および高電圧信頼性がしばしば劣る。これは商業的に実現可能なコストレベルで十分な生産レベルのＧａＮ原基板を製作できないことによって必要とされる異種基板の使用に起因すると共に、ＩＩＩ族窒化物の成長に適合する性質を持つ代替基板材料がないことに起因する。したがって、ＧａＮエレクトロニクス技術の大きな制約は、結局のところ、ＳｉＣなどの異種基板上での成長に由来する転位の最小化に関係する、材料の結晶転位およびウエハ生産コストということになる。
【００１０】
これらの課題に対する様々な解決策が、米国特許出願公開第１５／００１４６３１号として公開された米国特許出願第１４／３７８，０６３号で、本発明者らの一人により示唆され、その内容は参照により全体が本明細書に組み込まれる。その出願では、基板上に位置付けられた絶縁成長マスクを通して基板上に複数の半導体ナノワイヤを形成するためのステップ、各ナノワイヤ上に半導体ボリューム要素を形成するためのステップ、各ボリューム要素を平坦化して、実質的に平坦な上面を有する複数の個別のＩＩＩ族窒化物半導体メサを形成するためのステップ、および複数のベース要素のそれぞれにデバイスを形成するためのステップを含む、半導体デバイスを作製するための方法を記述した。各メサは、実質的に平坦なｃ−面｛０００１｝上面を有する。デバイスは、各半導体メサ上に位置付けられた少なくとも１種の電極を含んでいてもよい。成長したＩＩＩ族窒化物要素を平坦化するためのプロセスは、エッチングしまたは研磨することによって、ボリューム成長で得られたようにピラミッド形構造をｉｎ  ｓｉｔｕでエッチバックして、基板に平行な広いｃ−面を形成することを含むことが提示される。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】米国特許出願公開第１５／００１４６３１号
【非特許文献】
【００１２】
【非特許文献１】Ｈａｎｄｂｏｏｋ  ｏｆ  ｃｒｙｓｔａｌ  ｇｒｏｗｔｈ  ＩＡ  第２および８章
【非特許文献２】Ｈａｎｄｂｏｏｋ  ｏｆ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ  ＩＩＡ、第２章
【非特許文献３】Ｕｔｓｕｍｉら、Ｎａｔｕｒｅ  Ｍａｔｅｒｉａｌｓ、２、２３５、２００３
【非特許文献４】Ｔｅｃｈｎｏｌｏｇｙ  ｏｆ  ＧａＮ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ、Ｅｈｒｅｎｔｒａｕｔ、ＭｅｉｓｓｎｅｒおよびＢｏｃｋｏｗｓｋｉ、Ｓｐｒｉｎｇｅｒ、２０１０
【発明の概要】
【課題を解決するための手段】
【００１３】
本発明の範囲内にある様々な実施形態は、特許請求の範囲において定義される。本発明のその他の目的、利点、および新規な特徴は、添付図面および特許請求の範囲と併せて考慮したときに本発明の以下の詳細な記述から明らかとなるであろう。
【００１４】
一態様によれば、プレーナ形ＩＩＩ−Ｎ半導体層を有する半導体デバイスを製作するための方法であって、
ウエハ、ウエハとは異なる材料のものであり成長表面を有する緩衝層、およびナノサイズのアパーチャのアレイを有する成長表面上のマスク層を含む、基板を用意すること、
ＩＩＩ−Ｎ材料をアパーチャ内にエピタキシャル成長させてナノ構造を形成し、貫通転位が、成長表面に垂直な成長面から逸れるようにすること、
高温Ｔでナノ構造の上方部分を合体させて、連続プレーナ層を形成すること、
ＩＩＩ−Ｎ成長層を前記プレーナ層上にエピタキシャル成長させること
を含み、
成長層は、成長層のＲＴとＴとの間の熱膨張が、
−  成長表面に平行な結晶格子間隔が緩衝層の成長表面よりも成長層で小さくなるときに、基板の熱膨張よりも大きくなり、
−  成長表面に平行な結晶格子間隔が緩衝層の成長表面よりも成長層で大きくなるときに、基板の熱膨張よりも小さくなる
ように構成される、方法が提供される。
【００１５】
マスク層は、例えば電界または電流の影響下でエッチングすることにより、後続のステップにおいて除去されてもよい。
【００１６】
一実施形態では、成長層の公称格子定数は、成長層でのＩＩＩ−Ｎ材料の組成構成によって適合される。
【００１７】
一実施形態では、Ｔ＞ナノ構造のＩＩＩ−Ｎ材料の昇華温度である。
【００１８】
一実施形態では、成長層は、＞３μｍまたは＞５μｍまたは＞７μｍまたは＞１０μｍの厚さに成長させる。成長層は、様々な組成の、例えば異なるＩＩＩ−Ｎ材料の副層を含んでいてもよい。
【００１９】
一実施形態では、ナノ構造はＧａＮを含む。
【００２０】
一実施形態では、成長層はＡｌＧａＮを含む。
【００２１】
一実施形態では、ウエハはサファイヤを含む。
【００２２】
一実施形態では、成長層はＡｌＧａＮを含み、Ａｌは、ＩＩＩ族材料ＧａおよびＡｌの＞２０％まで、または＞３０％または＞４０％まで含まれる。
【００２３】
一実施形態では、成長層はＡｌＧａＮを含み、Ａｌは、ＩＩＩ族材料ＧａおよびＡｌの＞４５％まで含まれる。
【００２４】
一実施形態では、成長層はＩｎＧａＮを含む。
【００２５】
一実施形態では、ウエハはＳｉまたはＳｉＣを含む。
【００２６】
一実施形態では、ナノ構造の上方部分は、マスクから上方に０から２００ｎｍの間で開始する。上方部分は、ナノワイヤを含むナノ構造の上部領域と定義され得る。
【００２７】
一実施形態では、ナノ構造は、前記アパーチャを通して成長させたナノワイヤを含む。
【００２８】
一実施形態では、ナノ構造の上方部分を合体させるステップは、窒素供給源のバックグラウンド流を提供することを含む。
【００２９】
一実施形態では、合体させるステップは、ＩＩＩ族材料の供給源流によって提供されたＩＩＩ族材料の量を超えるＩＩＩ族材料の量を含む、ＩＩＩ−Ｎ材料をナノ構造間に添加することを含む。
【００３０】
一実施形態では、合体させるステップは、ＩＩＩ族材料の供給源流なしでナノ構造間にＩＩＩ−Ｎ材料を形成することを含む。
【００３１】
一実施形態では、ナノ構造の上方部分の＞９０％には貫通転位がない。他の実施形態では、ナノ構造の上方部分の９９％まで貫通転位がなく、アパーチャサイズがマスク内では減少し、ナノ構造は漸近的に転位がなくなる。
【００３２】
一実施形態では、合体させるステップは、
ナノ構造の上端からＩＩＩ族材料を解放すること、
ナノ構造のｍ面ファセットの上方部分間の間隔を、解放されたＩＩＩ族材料から半導体材料を形成することによって満たすこと
を含む。
【００３３】
一実施形態では、合体させるステップは、
成長表面に隣接する、ｍ面ファセットの下方部分での半導体構造間に、半導体材料で満たされていない空隙を残すこと
を含む。
【００３４】
一実施形態では、前記アパーチャサイズは＜１５０ｎｍであり、かつ／または隣接するアパーチャ間の間隔は＜２．５μｍである。
【００３５】
一実施形態では、ＲＴからＴへのウエハの熱膨張は、緩衝層内の蓄積結晶歪みに影響を及ぼし、成長表面で前記結晶格子間隔の増大を引き起こして、緩衝材料の緩和結晶の、対応する増大から逸脱させ、
隣接するアパーチャ間の距離に跨る格子セルの数は、成長表面でおよび合体プレーナ層で異なる。
【００３６】
一実施形態では、合体プレーナ層は、緩衝層材料の本質的に緩和されたＩＩＩ−Ｎ結晶の公称格子間隔で、高温Ｔで形成されているものに対応する平均格子間隔を有する。
【００３７】
第２の態様によれば、プレーナ形ＩＩＩ−Ｎ半導体層を有する半導体デバイスであって、
ウエハ、およびウエハとは異なる材料の、成長表面を有する緩衝層を含む基板、
成長表面からエピタキシャル成長させたナノ構造のアレイ、
高温Ｔでナノ構造の上方部分の合体によって形成された連続プレーナ層、
プレーナ層上にエピタキシャル成長させた成長層
を含み、
成長表面に平行な結晶格子間隔は、緩衝層の成長表面よりも成長層で小さく、
成長層は、ＲＴとＴとの間の熱膨張が基板に関するよりも成長層に関して大きくなるように構成される、
半導体デバイスが提供される。
【００３８】
一実施形態では、デバイスは、先の実施形態のいずれかにより特徴付けられる。
【００３９】
第２の態様によれば、プレーナ形ＩＩＩ−Ｎ半導体層を有する半導体デバイスであって、
ウエハ、およびウエハとは異なる材料のものであり成長表面を有する緩衝層を含む基板、
成長表面からエピタキシャル成長させたナノ構造のアレイ、
高温Ｔでナノ構造の上方部分の合体によって形成された連続プレーナ層、
プレーナ層上にエピタキシャル成長させた成長層
を含み、
成長表面に平行な結晶格子間隔は、緩衝層（１０２）の成長表面よりも成長層で大きく、
成長層は、ＲＴとＴとの間の熱膨張がウエハに関して成長層でより小さくなるように構成される、
半導体デバイスが提供される。
【００４０】
成長層は、プレーナ上面を有していてもよい。様々な実施形態では、半導体デバイスは、成長層の上面で形成された電気および／または光学部品を含んでいてもよい。
【００４１】
一実施形態では、電子デバイスは、先に主張された実施形態のいずれかによりさらに特徴付けられる。
【００４２】
一実施形態では、隣接するアパーチャ間の距離に跨る格子セルの数は、成長表面でおよび合体プレーナ層で異なる。
【００４３】
一実施形態では、合体プレーナ層は、緩衝層材料の本質的に緩和されたＩＩＩ−Ｎ結晶の公称格子間隔で、高温Ｔで形成されているものに対応する平均格子間隔を有する。
【００４４】
第４の態様では、プレーナ形ＩＩＩ−Ｎ半導体層を有する半導体デバイスであって、
ウエハ、およびウエハの材料とは異なる緩衝材料の、成長表面を有する緩衝層を含む基板、
成長表面からエピタキシャル成長させたナノ構造のアレイ、
高温Ｔでナノ構造の上方部分の合体によって形成された連続プレーナ層であり、隣接するナノ構造間の中心距離に跨る格子セルの数が、成長表面でおよび合体プレーナ層で異なる連続プレーナ層、
プレーナ層上にエピタキシャル成長させた成長層
を含む、半導体デバイスが提供される。プレーナ層は、緩衝材料と同じＩＩＩ−Ｎ材料のものであってもよい。
【００４５】
次に、本発明の好ましい実施形態について、添付図面を参照して記述する。
【図面の簡単な説明】
【００４６】
【図１】種々の実施形態による、ＩＩＩ族窒化物半導体デバイスに関する生産プロセスの様々なデバイスおよびステップを、概略的に示す図である。
【図２Ａ】生産におけるＧａＮデバイスの、異なる段階の実施形態を示す図である。
【図２Ｂ】生産におけるＧａＮデバイスの、異なる段階の実施形態を示す図である。
【図３Ａ】生産におけるＩｎＧａＮデバイスの、異なる段階の実施形態を示す図である。
【図３Ｂ】生産におけるＩｎＧａＮデバイスの、異なる段階の実施形態を示す図である。
【図３Ｃ】生産におけるＩｎＧａＮデバイスの、異なる段階の実施形態を示す図である。
【図４】ＩｎＧａＮベースの発光部品の生産プロセスの、プロセスステップを、概略的に示す図である。
【図５】さらなるエピタキシャル層が上面に構築されている、ＡｌＧａＮデバイスの側面を示す図である。
【図６Ａ−Ｃ】個別のＧａＮナノワイヤ成長から調製された、合体ＧａＮプレーナ被膜の形成を示す図である。
【図６Ｄ−Ｅ】合体ＧａＮ被膜上に引き続き成長させたＧａＮ被膜層を示す図である。
【図７Ａ】複数の別々のボリューム要素を統合することによって得られた合体プレーナ構造の例を示す図である。
【図７Ｂ】複数の別々のボリューム要素を統合することによって得られた合体プレーナ構造の例を示す図である。
【図７Ｃ】概略的な例として、開口を有するマスクが設けられた基板７０９の一部を示す。
【図８Ａ】合体ＩｎＧａＮ層の例を示す図である。
【図８Ｂ】３つの別々の成長の群から形成された、合体ＩｎＧａＮ構造の例を示す図である。
【図９Ａ】様々なＧａ−Ｎ二元状態図を示す図である。
【図９Ｂ】様々なＧａ−Ｎ二元状態図を示す図である。
【図９Ｃ】様々なＧａ−Ｎ二元状態図を示す図である。
【図１０Ａ】プレーナ層を有する半導体デバイスを作製するための方法で使用される、ナノワイヤ構造の形成を示す図である。
【図１０Ｂ】プレーナ層を有する半導体デバイスを作製するための方法で使用される、ナノワイヤ構造の形成を示す図である。
【図１０Ｃ】プレーナ層を有する半導体デバイスを作製するための方法で使用される、ナノワイヤ構造の形成を示す図である。
【図１０Ｄ】プレーナ層を有する半導体デバイスを作製するための方法で使用される、ナノワイヤ構造の形成を示す図である。
【図１１】ＩＩＩ族窒化物半導体結晶のプレーナ層を含むナノ構造を含む、半導体デバイスの実施形態を示す図である。
【図１２】追加の層が設けられた、請求項１１の半導体デバイスの実施形態を示す図である。
【図１３Ａ】図１２の実施形態の、さらに加工された半導体デバイスを示す図である。
【図１３Ｂ】図１２の実施形態の、さらに加工された半導体デバイスを示す図である。
【図１４】半導体デバイスにおける貫通転位を示す図である。
【図１５】様々な実施形態による成長基板上に製作された合体プレーナ層の、３つの異なる試料のｘ線回折（ＸＲＤ）測定を示す図である。
【発明を実施するための形態】
【００４７】
本発明のある特定の実施形態は、ＩＩＩ族窒化物半導体デバイスを作製する方法に関する。このＩＩＩ族窒化物材料は、例えばＧａＮ、ＩｎＧａＮ（インジウムガリウム窒化物）、またはＡｌＧａＮ（アルミニウムガリウム窒化物）であってもよい。方法は、複数の半導体種を基板上に形成することを含んでいてもよい。基板は、ＩＩＩ族窒化物種またはナノワイヤを成長させるための、任意の適切な材料、例えば、シリコン基板上のＧａＮ緩衝層など、１つまたは複数の緩衝層を任意選択で含有していてもよいＧａＮ、シリコン、ＳｉＣ、サファイヤ、またはＡｌＮウエハであってもよい。ＧａＮウエハおよびアレイの均質製作の場合、基板材料がプロセスに与える基本的な原子情報は、全ての種に対する均一な結晶配向と、ＧａＮの選択的核形成のための競合表面である。そのような表面は、グラフェン、ＡＬＤで製作された酸化物、およびＬＰＣＶＤで製作されたＡｌＮなどの薄膜を通して設けられてもよい。様々な実施形態では、種が連続成長してナノワイヤになる。様々な実施形態では、半導体ボリューム要素は、それぞれの種またはナノワイヤ上に成長させる。平坦化ステップでは、実質的に平坦な上面を有する、複数の個別のテンプレート、またはベース要素が形成される。平坦化後、ｃ−平面修復成長のステップを行なってもよい。後続のステップは、複数のベース要素のそれぞれの内部または上に、電子部品などのデバイスを形成することを含んでいてもよい。
【００４８】
論じられるように平坦化ステップは、最も適切に、再形成ステップとも呼ばれる。本発明者が理解しているのは、本明細書で論じられる再形成ステップに見られる大規模な均質性が、使用される無転位結晶テンプレートの均質結晶構造によって可能になることである。これまで、そのような無転位テンプレートのアレイを提供する唯一公知の方法は、選択的ＮＷ成長を経る。さらに、理解される基本的レベルは、アレイの無転位性が、マスク内の開口のアパーチャ寸法と特定のエピタキシャル成長条件との組合せに依存することである。ＮＷ成長条件は特効薬ではないが、そのような無転位結晶を提供することが示されてきた。無転位結晶の発生はＮＷ成長ステップの顕著なタスクであるので、また本出願の目的のため、そのような単結晶テンプレートを提供するエピタキシャル状態はＮＷ状態であると見なされる。
【００４９】
次に、種々の実施形態について、図面を参照しながら論じる。作用実施形態の材料およびプロセスパラメータが与えられる、デバイスおよび方法のある特定の実施例を参照することに留意されたい。これは、ある特定のステップまたは特徴が、本明細書に提示される解決策の一般的範囲から逸脱することなく異なる特性または技術分野のものであり得ることを意味せず、添付される特許請求の範囲内に包含される。さらに、例えばＩＩＩ族窒化物材料でのナノワイヤ成長に関するさらなる詳細は、例えば上記参照される従来の適用例における当業者に利用可能である。
【００５０】
図１は、ＩＩＩ族窒化物半導体デバイスを生産する方法ステップを概略的に示す。ステップａ）では、例えばサファイヤのベース基板１０１が提供される。ステップｂ）では、例えばＧａＮの１つまたは複数の層１０２が、ベース基板１０１上に形成される。一緒になって層１０１および１０２が基板を形成する。ステップｃ）では、例えばＳｉＮｘのマスク層１０３が基板の上面に形成されてもよい。後続のステップｄ）では、ホール１０４が、例えばＥＢＬ（電子線リソグラフィ）を用いてマスク層１０３内に設けられる。ホールは非常に狭くてもよく、例えば５０〜１５０ｎｍ、または６０〜１００ｎｍの直径であってもよい。ホール１０４間のピッチは、例えば２００〜２０００ｎｍ程度であってもよく、とりわけ、基板上に創出されることになるテンプレート上に形成される電子デバイスに応じて選択され、ＩＩＩ族窒化物の材料にも依存する可能性がある。ステップｅ）では、第１のＩＩＩ族窒化物材料の成長が行なわれ、または少なくとも開始される。ステップｅ）は、ホール１０４から突出する、実質的にピラミッド状の種１０５の形をとる、初期成長を示す。全ての実施形態に含める必要のない後続のステップｆ）では、説明されるように、種１０５のＩＩＩ族窒化物材料の連続成長によって、例えばナノワイヤ成長ステップでのＣＶＤまたはＶＰＥによって、種１０５をナノワイヤ１０６内に成長させるが、この場合、窒素供給源の流れおよび有機金属供給源の流れが存在する。ステップｆ）のようなナノワイヤの成長を含む実施形態では、ｄ）からｆ）のプロセスが典型的には連続的である。
【００５１】
一実施形態では、種１０５および引き続き成長させたナノワイヤ１０６は、ＧａＮを含む。基板表面の非常に小さい部分である、ホール１０４からの成長によって、基板ＩＩＩ族窒化物１０２における転位の大部分は、フィルタ除去される。さらに、ホール１０４の縁部に近い転位は、成長したナノワイヤ１０６の片側に向かって曲がる傾向がある。ＧａＮのナノワイヤはこのように、通常は６つの均等で滑らかなｍ−面ファセットを持つ六角形状に成長し、転位はＳｉＮｘマスクに向かって終端するように見える。結果は、例えば種１０５またはナノワイヤ１０６の少なくとも９０％または少なくとも９９％の程度まで無転位である、完全にまたは実質的にＧａＮの無転位種１０５またはナノワイヤ１０６である。
【００５２】
本明細書で論じられる窒化物半導体ナノワイヤ１０６は、この文脈において、直径が１ミクロン未満、例えば５０〜１００ｎｍであり、長さが数μｍまでの、本質的に棒形状の構造と定義される。本発明の１つの非限定的な実施形態により窒化物半導体ナノワイヤを成長させる方法は、ＣＶＤをベースにした選択領域成長技法を利用する。窒素供給源および有機金属供給源は、ナノワイヤ成長ステップ中に存在し、少なくとも窒素供給源の流量は、ナノワイヤ成長ステップ中、継続する。ナノワイヤ成長に利用されるＶ／ＩＩＩ族の比は、参照される初期の米国出願でも概説されるように、窒化物系半導体の成長に一般に関連するＶ／ＩＩＩ族の比よりも著しく低い。
【００５３】
ＧａＮの実施形態の場合、図１のｇ）による加工が継続されてもよい。この場合、ＧａＮボリューム要素１０７を、各ナノワイヤ１０６上に成長させる。ナノワイヤ１０６上にボリューム要素１０７を形成する、このステップは、窒素供給源の流れおよび有機金属供給源の流れが存在するボリューム要素成長ステップでＣＶＤまたはＶＰＥによって実施されてもよい。好ましくは、ボリューム要素１０７成長ステップ中のモルＶ／ＩＩＩ族の比は、ナノワイヤ成長ステップ中のモルＶ／ＩＩＩ族の比よりも高い。ボリューム要素１０７は、各ＧａＮナノワイヤ１０６の周りに形成された個別の絶縁または半絶縁ＧａＮピラミッドを含むように成長する。
【００５４】
代替の実施形態では、図１のステップｇ）による加工は、ステップｅ）とｇ）との間の図における垂直矢印によって示されるように、ナノワイヤ１０６を完全に成長させることなく、ｅ）の種段階から行なわれてもよい。また、種１０５上にＧａＮボリューム要素１０７を成長させるこのステップは、窒素供給源の流れおよび有機金属供給源の流れが存在するボリューム要素成長ステップでＣＶＤまたはＶＰＥにより実施されてもよい。好ましくは、ボリューム要素１０７成長ステップ中のモルＶ／ＩＩＩ族の比は、種成長ステップ中のモルＶ／ＩＩＩ族の比よりも高い。ボリューム要素１０７は、各ＧａＮ種１０５の周りに形成された個別の絶縁または半絶縁ＧａＮピラミッドを含むように成長する。ボリューム成長に関するさらなる詳細は、例えば本発明者による参照米国出願から得られてもよい。
【００５５】
プロセスは、平坦化ステップも含む。これは、図１に示されるように、ナノワイヤ成長ステップｆ）の後、あるいはボリューム要素１０７成長ステップｇ）の後のいずれかで、実施されてもよい。
【００５６】
ナノワイヤ１０６のＧａＮ成長、および潜在的にはＧａＮボリューム要素１０７も、ｈ）に示されるようにフラットｃ−面メサを得るための平坦化に供される一実施形態では、本発明者らは、プロセスパラメータを慎重に選択することによって、ＧａＮのいかなる有意な脱着もなしにまたは少なくともない状態で平坦化を行なうことができるという、意外な効果を発見した。そのような実施形態では、平坦化は、ナノ構造の原子再分配、即ちｆ）からｈ）まで平坦化するときのナノワイヤ１０６またはｇ）からｈ）まで平坦化するときのボリューム要素１０７を制御することによって代わりに得られる。そのようなステップは、Ｇａ供給源材料の追加の流れの供給をスロットル調整しまたは好ましくは完全に省略しつつ、多量のまたはさらになお多量の窒素含有材料、典型的にはＮＨ３の流れを供給することによって、実施されてもよい。言い換えれば、新しいＧａ原子は供給されずまたは実質的に供給されない。一実施形態では、ＮＨ３の流れは、例えば５〜２０程度であってもよく、ある特定の実施形態では９〜１０ｓｌｍ内であり、それと共にＧａ供給源は完全に遮断される。プロセス温度は、後退(receding)ボリューム成長ステップで保持されたまま維持されてもよく、またはＧａＮに関して例えば摂氏１０００〜１２００度の範囲で上昇してもよい（この範囲は、ＩｎＧａＮ成長の場合に７００まで降下し、ＡｌＧａＮ成長の場合に１５００まで上昇する）。本発明者らは、適切なプロセス条件を選択することによって、実際に完全に脱着することなくＧａ原子がその結晶結合を破壊し、ＧａＮ結晶表面を残し得ることを、研究結果が示すことを見出した。代わりに、単一Ｇａ原子は、化学結合が破壊された場合であっても、依然として物理的に取着される可能性があり、これを本明細書では物理吸着と呼ぶ。そのような物理吸着されたＧａ原子は、ＧａＮデバイスの表面を移行し、別の場所で再度取着し得る。より詳細には、正しい条件が与えられると、具体化されるように、ボリューム成長の円錐体または要素１０７は、傾斜ｓ−面に垂直な方向に成長する可能性があり、したがって下の垂直ｍ−面およびプレーナ上部ｃ−面が増大するようになる。温度が最適に上昇しつつ多量のＮＨ３流または背圧が提供されることによって、物理吸着されたＧａ原子の十分な移動度が得られ、それと共に過剰な解離が回避され、したがって記述される原子再分配を得ることができる。平坦化ステップのプロセス温度は、液体ＧａがＧａＮデバイスの表面に液滴を形成し得る３相系を回避する目的で、好ましくは依然として、ある特定の上限レベルよりも下に保たれるべきである。
【００５７】
例示的な試験結果を図２に示すが、図２Ａは、ボリューム成長１０７によって創出された、実質的に円錐形状のまたはピラミッド形のＧａＮデバイスを示す。図２Ｂは、記述されるような原子再分配によって平坦化に供したときの、図２Ａのデバイスの変換を示す。明らかに、ｍ−面およびｃ−面は増大しており、一方、ｓ−面は減少している。その結果、とりわけ、例えばエピタキシャル層を提供しまたはその他のコンタクト等を提供するのに有用な、拡大したｃ−面が得られていたことになる。依然として、減少したまたはなお排除された、マスク成長により得られたようにＧａＮ表面における転位の程度が維持される。言い換えれば、表面積単位当たりの転位の平均量は、層１０２など、エピタキシャル成長した連続ＧａＮ表面に比べて著しく低く、理想的にはない。さらに、平坦化ステップにおけるｃ−面の増大は、ナノワイヤおよび潜在的なボリューム成長後に機械から基板を取り外すことなく、かつエッチャントなどのその他の材料を関与させることなく、ｉｎ  ｓｉｔｕで得ることができる。このように、プロセス速度および信頼性を改善することができる。試験結果は、一実施形態では、移動性の物理吸着されたＧａ原子がｃ−面よりもｍ−面によく取着するような状況下で、原子再構成が実施され得ることも示している。そのような実施形態では、結晶内再構成の結果は、純粋なエッチングまたは研磨プロセスの場合よりも、構成要素の構成に使用可能である、より広いｃ−面でそうであるような効果を伴う。
【００５８】
一実施形態では、示唆されるプロセスは、ＩｎＧａＮデバイスに適用される。そのようなプロセスでは、ステップａ）からｄ）も含まれる。一変形例では、基板層１０２がＩｎＧａＮ層を含んでいてもよく、その表面で、種１０５およびその後にナノワイヤ１０６をＩｎＧａＮ上に成長させる。次いでＩｎＧａＮのボリューム成長を、ステップｇ）で、ＩｎＧａＮナノワイヤ１０６上で実施する。より信頼性ある実験結果が提供された代替の実施形態では、ａ）からｅ）までのプロセスがＧａＮの場合と同じであり、即ち、ＧａＮ種の成長がＧａＮ基板層１０２上でなされる。しかしＧａＮ成長は、種段階で停止され、好ましくは種１０５が単に小さなピラミッドであるとき、好ましくはマスクレベルよりも上にｍ−面がないときに、停止される。その後、ＩｎＧａＮのボリューム成長がＧａＮ種１０５に適用されて、ｇ）のようなピラミッドボリュームの状態になる。ＧａＮ成長で開始することにより、より低いレベルの転位が種１０５に潜在的に提供され得る。さらに、ＧａＮナノワイヤ上ではなくＧａＮの小さい種１０５上に既にＩｎＧａＮのボリューム成長を提供することにより、ボリューム成長における転位誤差のリスクが最小限に抑えられる。
【００５９】
高温でのＩｎＧａＮボリューム１０７のｇ）からｈ）までの平坦化ステップでは、高度な解離が通常関わっており、原子再分配を支配し得る。図３Ａは、ＩｎＧａＮボリュームデバイス１０７を示し、これは単なる上面図であるが、そのピラミッド形状が明らかである。図３Ｂは、例えば摂氏１１００〜１２００度の範囲の温度で、平坦化ステップ中に５〜１０ｓｌｍの多量のＮＨ３流がありかつＩｎまたはＧａのいかなる追加の供給もない、平坦化後のそのようなボリュームデバイスを示す。この場合も、いかなるエッチャントの供給もなしに平坦化が得られ、ｃ−面の増大も、いかなるデバイスの幅の最小化もなしに得られる。しかし理解されるように、ＩｎおよびＧａの異なる沸騰温度によって潜在的に引き起こされるトレンチのパターンがｃ−平面に生じてもよい。したがって、好ましい実施形態では、追加のＩｎＧａＮ成長を提供する修復ステップは平坦化後に実施され得る。そのようにした場合、ｅ）からｇ）までの先のボリューム成長ステップ中のように、ピラミッド形成長が再び生じることになる。
【００６０】
しかし、限られた数の原子層のみが必要とされ、その後に、さらなるエピタキシャル成長が実施されて、電気部品、例えば赤色および緑色発光ダイオードを形成してもよい。図３Ｃは、そのようなデバイス３００の傾斜画像を示し、平坦化ＩｎＧａＮ本体３０８がベース部を形成し、その上に追加のＩｎＧａＮ修復層３０９が設けられ、エピタキシャル成分層３１０が修復層３０９上に形成される。
【００６１】
また図４は、ＧａＮ種から出発して、先の記述および図面を参照して記述されるように、ＩｎＧａＮデバイス上に発光ダイオードを製造するプロセスを示す。図４の中央下部の図において、デバイス３００の側面は、層３０８、３０９、および３１０も明らかに示す。
【００６２】
一実施形態では、平坦化を組み込む一般的な成長プロセスを、ＡｌＧａＮデバイスの生産のために用いる。１つのそのようなデバイス５００が、図５において、側断面図で示される。その他の材料に対するＡｌの高度な反応性は、Ａｌがマスク上でも成長し得るので、マスクホールからＡｌＧａＮを成長させるための障害を示す。この理由で、本発明者らは、構成要素の生産のために表面でさらなるエピタキシャル成長が行なわれる、プレーナＡｌＧａＮテンプレートを製造する新しい方法を考え出した。図１に戻って参照すると、ａ）からｆ）までのプロセスステップは、転位の排除または最小化に関して既に言及された有益な理由のため、ＧａＮで実施される。（プロセスは、代替として、とりわけホールサイズに応じてかつ大型ＧａＮプレーナメサがどのように望まれるかに応じて、ｅ）の種レベルで既に止めてもよい。）複数のＧａＮナノワイヤ１０６（または種１０５）を、所望のボリュームを含有するように成長させた後、平坦化ステップをｈ）で実施する。言い換えれば、好ましくはＡｌＧａＮプロセスにボリュームステップｇ）が含まれない。
【００６３】
ＧａＮに関する上述の原子分配の結果は、ボリューム成長ステップが実施されなかった場合に成長において非常に少ない材料があるので、例えばホールに比べて比較的小さい直径を持つフラットメサ５０８になる。例として、６０〜１００ｎｍのマスクホール１０４のサイズの場合、平坦化ＧａＮメサ構造５０８は、２００〜３００ｎｍの幅、即ち例えばマスクホールサイズのわずか２〜５倍の範囲にある幅を有していてもよい。さらに、フラットＧａＮ構造は、原子再分配によって、例えば３０〜１００ｎｍの範囲のＧａＮ厚さｔ１で、非常に薄くなるよう構成されることになる。
【００６４】
後続のプロセスステップでは、ＡｌＧａＮ成長が開始される。示されるように、層はその後、基板の全ての部分でおよびフラットＧａＮメサの全てのファセットで成長させてもよい。より重要なことは、ＡｌＧａＮ成長は、ｔ１に比べて層５０９が比較的大きい厚さｔ２を有するまで意図的に継続される。この理由は、ＧａＮとＡｌＧａＮとの間の格子（ｇｉｔｔｅｒ）不整合によって引き起こされる塑性変形が、ＡｌＧａＮ層５０９においてではなくＧａＮ層５０８において生じるからである。したがって、ＧａＮメサ層５０８の結晶構造に適合されるよう延伸する薄いＡｌＧａＮ層５０９ではなく、比較的厚いＡｌＧａＮ層５０９が、材料間の界面の領域でＧａＮ層５０８を圧縮しまたは収縮させることになる。ＡｌＧａＮ層５０９の成長は、好ましくは、ＡｌＧａＮ成長の場合は比較的低い温度で実施され、そのことが、層５０９上に層を付加するときに後続のより高い温度でテンプレート形状を保持するのを助けることになる。結果は、実質的にまたは完全に無転位のＡｌＧａＮ層であり、その表面にはさらなるエピタキシャル層５１０が接触しており、またはその他の構成要素の構造が構築され得る。
【００６５】
上記参照された実施形態および材料のいずれか１つを組み込む様々な実施形態では、プロセスは、平坦化ボリューム要素上に半導体変位層をエピタキシャル成長させることを含んでいてもよく、したがって変位層の上面はナノワイヤまたは種の上部先端の上方に位置付けられるようになり、変位層の上面は、ベース要素のそれぞれの上面を形成し、あるいは平坦化が、前記先端が平坦化デバイスの上部ｃ−面層の下に依然としてある段階で止められるようになる。
【００６６】
図１に戻って参照すると、本発明の一態様では、平坦化ステップは、ボリューム成長の隣接するナノワイヤを再形成し統合させまたは一体化するよう実施される。これは図１のステップｉ）を通して概略的に示される。これは、ナノワイヤ成長ステップｆ）の後またはボリューム要素１０７成長ステップｇ）の後のいずれかに実施されてもよく、段階ｈ）を介した連続平坦化ステップとして見ることができる。結果は、複数の別々の成長から得られた連続プレーナ形半導体層または被膜１０９である。本明細書では、このプロセスを合体と呼ぶ。
【００６７】
例として、プレーナＧａＮ層は、合体によって得られてもよい。一実施形態では、ＧａＮナノワイヤ成長は、標準の前駆体ＴＭＧ、ＴＥＧ、ＮＨ３、ならびに窒素および水素キャリアガスを使用して、薄いマスク層１０３、窒化シリコン、二酸化シリコン、または同様のものにより、パターン化された基板上に得られてもよい。マスク内の開口１０４は、ナノインプリントまたは電子線リソグラフィのような標準のリソグラフィ技法によって行なうことができ、ＩＣＰ−ＲＩＥのようなドライエッチング技法および湿式化学エッチングを使用して現像することができる。開口１０４間の間隔は、ナノインプリントまたはＥＢＬ中に調節することができ、典型的な値は４００、６００、１０００、または２０００ｎｍである。開口の直径は、ナノインプリントまたはＥＢＬリソグラフィプロセスで定められ、その典型的な値は、使用されるリソグラフィ技術に応じて５０〜４００ｎｍの間である。適切なプロセスステップ、例えば上記ステップａ）からｅ）を参照して記述されたものを用いて、ＧａＮ種１０５を成長させてもよい。選択されたプロセスパラメータに応じて、種は、ステップｆ）のようにナノワイヤ１０６にまたはステップｇ）のようにボリューム要素１０７に発展し得る。あるいは、ボリューム要素１０７は、ステップｆ）で成長させたナノワイヤ１０６上に、放射状のボリューム成長によって創出されてもよい。
【００６８】
一実施形態では、ボリュームＧａＮ成長またはＧａＮナノワイヤは合体／平坦化ステップに供され、凝集ｃ−面プレーナ層が図１  ｉ）に示されるように得られる。そのような実施形態では、合体ステップは、例えばアンモニアを使用する窒素持続バックグラウンド条件下で実施されてもよく、それと共に、図１を参照して上述したようにＩＩＩ族元素含有ガス前駆体のスロットル調整または完全な省略がなされる。
【００６９】
図６Ａは、ステップａ〜ｇに記述されるボリューム成長構造を示す。
【００７０】
複数の個々のボリューム成長（またはナノワイヤ）を有する半導体構造は、個々の構造を統合するための後続の合体ステップに供されてもよい。合体ステップは、例えば、摂氏１０００〜１２００度の範囲の温度で、１〜１０ｓｌｍの多量のＮＨ３流によりかつＧａのいかなる追加の供給もなしに、基板を加工することを含んでいてもよい。
【００７１】
図６Ｂは、合体ステップ後のフラットｃ−面ＧａＮ表面を示し、個々の成長構造が平らになりかつ一緒に合体する状態を観察可能である。図６Ｃは、均一に合体したＧａＮプレーナ被膜を持つ、より広い面積の拡大概略図を示す。上記図６ＢおよびＣで描かれた図では、各ナノワイヤの最上部がプレーナ合体表面に向けて露出するように、再形成が進行したことが示される。しかしその他の実施形態では、平坦化がボリューム成長の再形成のみによって得られ、したがってボリューム成長の前に成長しかつボリューム成長によって包封された種またはナノワイヤが露出しないようになされることに、留意すべきである。
【００７２】
図６Ａ〜Ｂを参照して記述される実施形態の変形例は、少なくともマスク表面に近いベース部で個々の成長物がある程度統合されるまで、図６Ａに示されるようにボリューム成長を継続することであってもよい。そのような実施形態では、後続の合体ステップは、それにも関わらず、個々の成長位置上に延びる凝集性のフラットな表面を形成するように、成長した構造の再形成を引き起こすことになる。
【００７３】
パターン化されたマスク１０３からの個々の成長のため、ナノワイヤまたはボリューム成長物の配向は、サイドファセットが２つの平面内配向のいずれか、即ち［１−１００］または［−１２−１０］のいずれかで配向できるようにすることができる。個々の隣接するナノワイヤまたはボリューム成長物の統合は、対向するファセットを有するような隣接する成長物から利益を得ることができるように見えるが、本発明者らは、合体ステップ後のフラットｃ−面ＧａＮ表面をそれら２つの配向のいずれかで形成できることを見出した。例えば、図６Ｂで得られたプレーナ形半導体構造では、生じるナノワイヤが［−１２−１−０］で互いに対して面している。移動性の物理吸着された原子による再形成プロセスは、その結果、凝集プレーナ形半導体ＩＩＩ族窒化物層または被膜１０９を生成するのに適切なプロセスである。
【００７４】
一実施形態では、プレーナ形ＩＩＩ−Ｎ被膜１１０はさらに、合体被膜１０９上に成長させることができる。その例を、合体被膜１０９上に成長させた５００ｎｍの厚さのプレーナＧａＮ層１１０のＳＥＭ上面図を用いて図６Ｄに示し、一方、図６Ｅは、構造の断面ＳＥＭ画像を示す。
【００７５】
一態様によれば、本発明者らは、合体ステップ成長条件を制御することによって、２つ以上の構造の群から合体プレーナ層を成長させて、例えば図２Ｂのような単一構造メサに比べてより大きい小板またはメサを形成することが可能であることを見出した。そのような構造の例を図７Ａに示すが、この図は、１つのプレーナ小板７０１に合体された３つのボリューム成長構造からなるトリプレット構造を示す。図７Ｂは、５つの成長物が１つのプレーナ小板７０３に統合された変種を示す。このように、形状およびサイズが設計された別々のプレーナ層を形成する能力は、別々の絶縁デバイスを持つウエハを製作するだけでなく、ウエハ製作ステップで既に事前に展開されたビアを持つウエハも提供する機会を与える。一実施形態では、基板は例えば、開口を通した成長および後続の合体がプレーナ形半導体構造の所望の形状をもたらすように分布させた、開口１０４の所定パターンを有するマスク１０３で構成されてもよい。そのような実施形態では、隣接するナノワイヤまたはボリューム成長構造間の隙間を減少させるために、ボリュームＧａＮ成長物またはＧａＮナノワイヤを放射状ボリューム拡大成長ステップに供することができるが、フラットｃ−面ＧａＮ表面を得る目的に必ずしも必要ではない。
【００７６】
図７Ｃは、概略的な例として、開口を有するマスクが設けられた基板７０９の一部を示す。この実施形態では、開口が秩序ある手法で設けられ、開口の第１のサブセット７１０が１つのパターンを形成し、開口の第２のサブセット７１２が別のパターンを形成するようになされている。例えば先の記述による、開口を通した半導体構造の成長後、ナノワイヤおよび／またはボリューム要素は、基板表面から開口７１０、７１２を通して拡がることになる。好ましくは、成長のために使用される同じ機械でかつ基板の中間除去なしにｉｎ  ｓｉｔｕで実施される合体のステップでは、成長した構造を、原子が移動するがそれぞれの成長表面に取着し物理吸着したままである操作条件に供する。選択された適切な条件では、再形成および合体のステップで上記にて具体化したように、個々の成長物が平らにされ、近接する成長物は共通のプレーナ層に統合されることになる。ある特定の成長物が統合されるようにかつある特定のものはそうでないように開口を配置することにより、凝集するが互いから離れてもいるプレーナ層７１１、７１３が形成されてもよい。そのようなプレーナ層７１１および７１３は、広く様々なサイズおよび形状をとってもよい。このことは、プレーナ形ＩＩＩ−Ｎ構造を調製する分野でこれまで利用できなかった生産の自由を提供する。
【００７７】
記述される合体ステップは、ＥＬＯ（エピタキシャル横方向過成長）など、再成長させる従来のエピタキシャル法に勝る非自明の利点をもたらす。エピタキシャル再成長は、推進力としての過飽和による活性成長条件下で行なわれる。気相からの結晶化は、系の自由エネルギーを低減させ、その結果、エピタキシャル再成長およびエピタキシャル過成長のように、特に非整列結晶成長面が一致し合体したときに転位および欠陥が形成される可能性のある強制状態になる。対照的に、ｅ合体ステップ中に生じる再形成は、熱平衡付近で実施される。
【００７８】
本明細書に記述される平坦化および合体ステップ中、追加のＩＩＩ族元素はエピタキシャル結晶に全くまたはほとんど添加されない。エピタキシャル系は、ゼロネットボリューム成長状態にあるが、物理吸着した材料の高い表面移動度が可能な状態である。解離および化学吸着速度が同等に保たれる場合、各物理吸着分子は、理想的には、占有するための最低エネルギー結晶位置を見出すまで繰り返し移動し、化学吸着し、解離するのが自由である。結晶構造内の転位ならびにほとんどの欠陥は、より高い自由エネルギーをもたらし、それに対して結晶に対する全結合エネルギーは、理想的な結晶の場合よりも低くなる。概して、平坦化および合体ステップを行なうことで、そのような結晶欠陥を生成しまたは含む傾向がそれほどでもなくなる。
【００７９】
一実施形態では、ボリュームＩＩＩ族窒化物成長は、フラットｃ−面ＩｎＧａＮまたはＡｌＧａＮ表面を得るためにＩｎまたはＡｌで実施される。より特定の例として、ＩｎＧａＮ成長に適用される合体プロセスについて記述する。そのようなプロセスステップでは、ａからｄが含まれる。ステップｄのアレイのデザインに応じて、２つ以上のナノワイヤまたはボリューム成長構造の群からなる合体したプレーナＩｎＧａＮ層または合体したＩｎＧａＮ構造を、例えばステップｅ〜ｇまたはｅ〜ｆ〜ｇを通して成長させることができる。ボリューム成長中にＩｎ前駆体流をＧａ前駆体流と同時に供給することによって、三元ＩｎＧａＮをステップｅ）またはｆ）からｇ）で形成してもよい。ボリューム成長物が合体ステップｉ）に供される場合、ガリウムおよびインジウムの両方の原子は、それらが低エネルギー結晶位置を見出すまで、移動し化学吸着し解離することが自由である。プレーナＩｎＧａＮ合体層はこのように形成される。
【００８０】
例示的なＩｎＧａＮ合体層が図８Ａに示されており、ＩｎＧａＮの複数の統合された個々の成長物から作製された凝集性ＩｎＧａＮ層を見ることができる。好ましい実施形態では、修復プレーナＩｎＧａＮ成長を、図４を参照して上述したように合体ステップ後に実施することができる。そのようにする場合、プレーナＩｎＧａＮ成長は、合体層の最上部で生じることになる。典型的には、より多量のインジウムで欠陥形成および材料劣化を回避することは難しいので、本明細書に提示される方法は、結晶欠陥が形成されにくい代替の成長技法を提供する。提示された合体方法により得られたプレーナＩｎＧａＮ層は、低減された転位密度により、オプトエレクトロニクスデバイスの適用例に非常に良好な基板を提供することになる。ＩＩＩ族窒化物オプトエレクトロニクスデバイスの典型的なＣＶＤまたはＶＰＥ成長で、直接使用することもできる。
【００８１】
図８Ｂは、ＳｉＮｘマスク内の３つの開口の群から形成されたフラットｃ−面ＩｎＧａＮまたはＡｌＧａＮ表面を得るように現像された、ＩｎまたはＡｌによるボリュームＩＩＩ族窒化物成長の代替の実施形態を示す。図８Ｂの構造は、限られた数（この例では３個）の秩序ある成長物が合体してビアになる点が、図７Ａの構造に類似している。図８Ｂの構造には、変形ＩｎＧａＮ構造に特徴的な表面構造によって明らかなように、修復層が未だに設けられていない。図８Ｂの構造を得るために、ｄ）に示されるマスク構造が選択され、開口１０４の数、順序、および間隔が慎重に選択される。ステップｅ）では、２つ以上のナノワイヤまたはボリューム成長構造の群を形成することができる。ボリューム成長中に追加のインジウム前駆体流を導入することによって、ボリューム成長ｇ）でインジウム含量を添加することができる。ボリューム成長物が合体ステップｉ）に供された場合、ナノ構造またはボリューム成長物が合体し、即ち統合して、増大したｃ−平面を形成する。１つの好ましい実施形態では、滑らかになったＩｎＧａＮ成長層を、表面修復ステップにおいて、合体ステップ後に成長させることができる。
【００８２】
図７ＡおよびＢならびに８Ｂの実施形態は、基板、基板の表面に設けられたマスクを含む半導体構造の例を示し、このマスクは、基板表面に沿って秩序ある手法で設けられた複数の開口を有し、ＩＩＩ−Ｎ材料の凝集プレーナビアが、基板マスクの複数の開口上に拡がっている。プレーナビアは、種々の開口を経て成長させた、統合された個々の半導体構造によって形成される。開口は、基板表面に沿った経路に沿って等距離の位置で設けられてもよい。合体ステップは、個々の半導体成長のための後続のステップにおいてｉｎ  ｓｉｔｕで実施されてもよく、その場合、原子再形成が高い温度で、窒素の高い背圧で、ＩＩＩ族半導体材料の追加の供給源なしでまたは実質的になしで実施される。
【００８３】
小板またはさらに凝集性フラット層の形をとる、例えばＧａＮおよびＩｎＧａＮなどのＩＩＩ−Ｎ半導体材料のフラット構造を提供するために、上記概説した解決策は、大きな予期せぬ業績でもある。固体結晶が溶融物からゆっくりと引き上げられる、いわゆるチョクラルスキーのプロセスが発明されてから、現在で１００年である。これは依然としてＳｉインゴットの成長の基本である。Ｇｅ、ＧａＡｓ、ＧａＰ、およびＩｎＰなどの従来の半導体の製作に使用されるその他の類似の技法は、ブリッジマン法および浮遊帯域プロセスである。これらの技術は全て、一般に、液／固成長面の使用を有し、このとき成長速度および温度勾配ΔＴを微細に制御し、無転位結晶種から開始する。これらの成長プロセスにおいて、ΔＴは成長速度を決定することになり、高いΔＴは、結晶の高速凝縮を強制する。チョクラルスキーのプロセスでは、Ｓｉ結晶空孔の創出が回避されるように成長速度が十分速いが格子間Ｓｉの組込みを回避するには十分遅い、またはそのような回避が強制されない場合、「完全Ｓｉ結晶」条件が満たされる。チョクラルスキー成長では、低ΔＴは沈殿に関して低い推進力を与え、系は、熱力学的平衡に近いと言える。熱力学的平衡では、原子は、液相から結晶への沈殿に関して、結晶相から液体への解離の場合と同じ可能性を有する。この場合、その他の因子が、最終的に原子がどこに行くのかを決定することになる。原子の格子間組込みまたは空孔の包含が、そのそれぞれの格子サイトでの吸着原子の組込みよりも、系の自由エネルギーのより小さい減少であることを理解することは、容易である。
【００８４】
図９Ａを参照すると、チョクラルスキーのプロセスは、両矢印によって表される液相と結晶相との間での転移である。しかし図からわかるように、固体と液体のＧａＮ間の相境界は、６ＧＰａよりも高い圧力でのみ出現する。これはＧａＮの液相エピタキシをかなり難しいものにし、代わりにＧａＮ半導体ウエハが有機金属気相エピタキシ（ＭＯＶＰＥ）によって異種基板上に主として製作される。サファイヤおよびＳｉ上に成長させたＧａＮの結晶品質を改善するために、エピタキシャル横方向過成長（ＥＬＯ）を開発して、転位密度が低減されるようにかつより高い品質の基板が提供されるようにし、初期の結果は多くの将来性を示し、後半ではナノワイヤに採用されてきた。
【００８５】
しかし本明細書に提示される解決策の様々な実施形態では、本明細書で結晶再形成と称される独特のエピタキシャルレジームのエピタキシャル物理学が研究される。この結晶再形成は、上記いくつかの異なる実施形態で概説したように、マスク開口で種上に成長させたＩＩＩ族窒化物材料の平坦化のステップとして実施されてもよい。ＩＩＩ族窒化物材料の平坦化は、実質的に平坦な上面を有する複数の個別のベース要素を形成する働きをする。結晶再形成は、平衡条件付近で行なわれ、過飽和は、材料の添加によって創出されない。概してＭＯＣＶＤ成長とは対照的に、相転移を推進させるために、ＩＩＩ−Ｖ族窒化物結晶成長面にＩＩＩ族材料を供給することを必要としない。平衡成長および記述される方法の１つの有意な態様は、相転移の可逆性であり、即ち、熱バイアスを変化させることによって、成長面の伝播を反転させ、前進しまたは後退させる能力である。本発明の場合、再形成を推進させる熱バイアスは、結晶ファセットの表面エネルギーの差によって供給され：１つの結晶ファセットでの正味の原子解離は、別のファセットでの正味の沈殿または結晶化と同時に行なわれる。この意味で、エピタキシャル成長面は、全ての関係あるファセットを含むが、局所成長速度はプラスであってもマイナスであってもよい。
【００８６】
様々な実施形態で、ＮＨ３の供給は、結晶表面の劣化を回避するために保持され、温度は、様々な実施形態で具体化されるように上昇させる。ＧａＮに関するさらに別の実施形態では、高温が、９００℃から１２００℃の範囲または７００℃から１０００℃の間にあってもよい。一実施形態では、高温は、結晶材料の昇華温度よりも高い。再形成中、本発明者らは、結晶のかなりの部分が１つのファセットから別のファセットに移る意外な効果を観察した。
【００８７】
図９Ｂは、大気圧で計算されたＧａ−Ｎ状態図を示す。この場合、破線でマークされた再形成ステップが位置決めされ得る気体＋ＧａＮレジームは、過剰な原子状窒素を必要とすること、ならびにＧａが液体形態である可能性があることに留意することができる。さらに図９Ｃは、Ｓｕｂｖｏｌｕｍｅ  Ｆ‘Ｇａ−Ｇｄ−Ｈｆ−Ｚｒ’ｏｆ  Ｖｏｌｕｍｅ  ５‘Ｐｈａｓｅ  Ｅｑｕｉｌｉｂｒｉａ，Ｃｒｙｓｔａｌｌｏｇｒａｐｈｉｃ  ａｎｄ  Ｔｈｅｒｍｏｄｙｎａｍｉｃ  Ｄａｔａ  ｏｆ  Ｂｉｎａｒｙ  Ａｌｌｏｙｓ’ｏｆ  Ｌａｎｄｏｌｔ−Ｂｏｅｒｎｓｔｅｉｎ−Ｇｒｏｕｐ  ＩＶ  Ｐｈｙｓｉｃａｌ  Ｃｈｅｍｉｓｔｒｙによる、公知のＧａ−Ｎ二元状態図を示す。そこに記されるように、「実験的に決定された状態図は利用可能ではない」。このことは、これまで実際には、Ｎ＞５０％の状態図を描くのに十分な実験データがなかったことを証明し、再形成条件に対応する状態図は利用可能ではない。しかし、データは、プロセスウィンドウ内でＧａ原子の低脱着速度という追加の条件を示唆するので、環境条件はＧａが液相になることを示唆する。再形成によってプレーナ形ＩＩＩ−Ｎ材料を提供するための、本明細書に提示される解決策は、その結果、物理学の未踏領域で実施されたプロセスにより得られる、有益な予期せぬ結果をもたらす新しい解決策を形成する。
【００８８】
形状変換は、ファセットの表面エネルギーによって最も推進され易い。より高次のファセット上での成長が好ましく、したがって、ＧａＮにおける動的ウッフ結晶形状に関する公表された論文から予測できるように、より低次のファセットおよび０００１ｃ−面の形成が非常に好ましくなる。動的ウッフモデルは、ファセットの相対表面エネルギー比に基づいて小さい結晶の形状を予測することを目的とする。本発明者らは、本明細書に記述される実施形態に関連付けることができる原子図でこのモデルを補完することを提示する：
【００８９】
１．  結晶から解離する各原子は、物理吸着状態のままであってもよく、または気相に脱着してもよい。結晶のボリュームは無傷のままであるので、脱着を考慮しなくてもよくかつ原子は結晶に再び組み込まれるまで物理吸着されたままであると結論付けることができる。
【００９０】
２．  物理吸着状態におよび結晶結合状態に入るための可能性は共に高いが、サイドファセットではより高い組込み可能性があり、トップファセットではより高い脱着可能性がある（結晶高さが減少するので）。高い粘着および解離の可能性により、原子は物理吸着状態と結晶結合状態との間で自由に変化し得る。転位、点欠陥、空孔、および格子間の形成は、通常、「完全格子サイト」での位置決めよりも、結晶とのより弱い結合と系の自由エネルギーより小さい減少とをもたらす。原子は結晶結合状態の間を自由に移動できるので、原子は典型的には、より高い結合エネルギーを持つ位置になり、したがって、「完全部位」での結合に比べて欠陥または転位を形成する障壁になる。
【００９１】
３．  物理吸着された原子は、好ましくはＩＩＩ族原子であり、ガリウム、インジウム、およびアルミニウムという最も一般的な化学種である。使用される条件でのこれらの材料に関する自然状態は、液体形態である（室内圧力融解Ｔ：Ｇａ  ３０℃；Ｉｎ  １５７℃；Ａｌ  ６６０℃、全ては２０００℃よりも高い沸騰Ｔを有する）。それらの蒸気圧は全て低く、１０００℃で１パスカルよりも低く、蒸発による材料の損失が低いことを説明しているが、一部の蒸発損失が予測されることになる。
【００９２】
４．  物理吸着されたＩＩＩ族原子は、Ｇａの場合には１μｍ程度およびＩｎの場合には１０μｍ程度の非常に高い拡散速度および拡散長を有することができる。良好な物理的記述は、様々な実施形態においてテンプレート構造の寸法よりも大きい拡散長の限度内で一定濃度を保持することになる表面に二次元クラウドを形成する物理吸着された原子である。クラウドは、結晶格子からのＩＩＩ族原子の解離によって供給され、再形成速度は、それぞれのファセットに対する原子解離速度および粘着速度の相対的な差によって与えられることになる。ＩＩＩ族材料の表面拡散状態がＩＩＩ族材料の比較的一定のコンフォーマル濃度を保持するように、再形成速度が十分低く、かつ構造の寸法が拡散長と同様かそれよりも小さい長さである限り、ＩＩＩ族材料の供給は拡散制限されず、結晶組込みは、結晶結合の活性化エネルギーによってのみ支配される。これが、通常、平衡条件と呼ばれるものである。
【００９３】
５．  好ましい実施形態では、ＮＨ３のバックグラウンド流は、例えばＮＨ３の熱分解を通して窒素の供給を行なうときに十分高くなり、これは再形成中に窒素のリザーバをＩＩＩ族材料原子に提供して組み合わせるのに十分なものであり、そこで実質的に平坦な上面がテンプレートファセット上に形成される。純粋な窒素Ｎ２は、使用温度で不活性であるが、ＮＨ３の熱分解に適度な活性化エネルギーは、十分な原子状窒素を供給して、図９Ｃの状態図の右端側に触れる相転移を扱うことが可能になる。しかしさらに低いクラッキング温度を持つ窒素供給源は、より低い温度での再形成、およびおそらくは結晶窒素空孔の組込みに関するより良好な制御を可能にする。
【００９４】
記されるように、プレーナ上面は、その他のテンプレートファセット上での好ましい成長によって引き起こされた、ＩＩＩ族材料、例えばＧａまたはＩｎの再分配によって、形成され増大することになる。そのような供給レベルで、窒素供給は拡散制限されることがなく、それによって、Ｖ族元素に関する平衡成長の条件が満たされる。このレベルよりも高く、流れを増大させることにより、ＮＨ３のＩＩＩ族材料生成流の表面拡散を阻止できる。原子状窒素供給は、ＮＨ３の低熱分解速度によって、より制限し易くなる。したがって再形成ステップは、より効率的な熱分解を実現できる場合、代替の窒素供給源を使用するための非常に良好な候補とすることができる。いくつかのそのような供給源があり、その例は、ヒドラジン、メチル化ヒドラジン、例えばジメチルヒドラジン、第３級ブチルヒドラジン、第３級ブチルアミン、および窒素プラズマでもあるが、窒素ラジカルの反応性は、明らかに拡散長を減少させる可能性がある。
【００９５】
気相環境を使用するが、結晶再形成は、高純度バルク成長半導体ウエハの百年の技術水準となっている当初の液相エピタキシ法と近い関係にある。関与する熱力学は、再形成に関する条件を独自に保存的にすることができることも示唆し、合体中の新しい転位の最小限の導入が可能になる。新しいエピタキシャルレジームであることは、全ての新しいエピタキシ法の場合のように、新しい結晶欠陥の導入を回避するために、関係する物理学のさらなる理解を必要とする。本明細書で詳述される手法は、エピタキシャル成長、低温光学特徴付け、および物理的成長モデルの実施の組合せに依拠する。
【００９６】
本明細書で提示されるナノ構造は、好ましくは全てが、ＧａＮナノワイヤ種またはピラミッド状の種をベースにするが、ＩｎおよびＧａを含む窒化物材料のその他の組成物を使用することができる。示唆された実施形態は、材料および構造の成長の文脈における特定の課題に主に起因して、異なる。ＧａＮ上の高Ａｌ組成物ＡｌＧａＮ、またはＧａＮ上の高Ｉｎ組成物ＩｎＧａＮを成長させることは、結晶格子不整合を導入し、したがってＧａＮ種およびテンプレートはそのサイズを小さく保って、新しいミスフィット転位を導入することなく歪みに対してより容易に順応する。既にナノワイヤ成長中に、ＩｎまたはＡｌを組み込むことはさらに良好となり得るが、より難しくなる可能性がある。また、ＡｌＧａＮ  ＮＷを使用し、またはＡｌＧａＮテンプレートを直接成長させ再形成することが好ましいとも考えられる。これは現在、Ａｌ原子の低拡散長に起因して難しいが、好ましくはそのような作用条件を開発できるときが長期になると考えられる。そうは言うものの、ＧａＮ、ＩｎＧａＮ、およびＡｌＧａＮ法の、基本的な選択肢との実際の差を、区別すべきである。記述される全ての実施形態は、三元窒化物ＮＷ成長としての窒化物材料の任意の組合せに関して働くことができ、再形成がさらに開発される。
【００９７】
大きな利点は、ナノワイヤまたは種の成長を通した基板転位の排除であり、完全に無転位の小板が得られる。このことは、十分制御された平衡近接性に起因して高品質結晶を発生させるだけではなく、それ自体の無転位種も発生させるので、チョクラルスキーのプロセスに第２の類似性を与える。
【００９８】
ナノワイヤをベースにした構造など、ナノ構造のアレイ全体の再形成は、これから論じる追加の構造的利点を提供する。
【００９９】
ナノワイヤをベースにした構造は、垂直ｍ−面、［１０−１０］を提供する。これらの面は、ナノワイヤ構造の最上部から再配置された材料の効率的な側方合体に、表面を提供する。先に概説したように、物理吸着したＩＩＩ族原子は、ナノワイヤをベースにした構造が、具体化されたように窒素に富む環境で高温に供される場合、表面に二次元クラウドを形成し得ることを示しており、このクラウドは、物理吸着された原子の拡散長の限度内で一定濃度を保持することになるものである。このことは、ＩＩＩ族窒化物材料がｍ−面上で代わりに成長しながらナノワイヤ構造から上方に向けられたＣ面が増大する傾向にある、再形成をもたらし得る。
【０１００】
様々な実施形態では、合体層は、温度ならびにナノワイヤ構造間の選択された長さおよび間隔などのプロセスパラメータに応じて、ナノワイヤ構造間での材料の形成によってこのように形成されることになり、再形成は、薄い合体層を形成することになる。より詳細には、再形成は、ナノワイヤ構造の上方部分に隣接するナノワイヤ構造間に成長を引き起こすことになる。結果は、ナノワイヤ構造の残りの長さよりも薄い合体層になり、ナノ構造の明らかな下方部分を合体させないままにする。次にこの実施形態に関連する例について、図１０および１１を参照して記述する。
【０１０１】
図１０は、図１を参照して記述したプロセスに対応する、ＩＩＩ族窒化物半導体デバイスを生産する方法ステップを概略的に示す。
【０１０２】
図１０Ａでは、例えばサファイヤのベース基板１０１に、例えばＧａＮの１つまたは複数の緩衝層１０２を設ける。一緒になって層１０１および１０２は、基板表面１０２１を備えた基板を形成する。
【０１０３】
図１０Ｂでは、例えばＳｉＮｘのマスク層１０３が基板の上面に形成されており、このマスク層は、アパーチャまたはホール１０４を含む。ホールは非常に狭くてもよく、例えば５０〜２００ｎｍ、または例えば６０〜１００ｎｍの直径であってもよい。ホール１０４間のピッチは、例えば２００〜２０００ｎｍ、例えば４００〜１０００ｎｍ程度であってもよく、とりわけ、基板上に創出されることになるテンプレート上に形成される電子デバイスに応じて選択され、ＩＩＩ族窒化物の材料にも依存する可能性がある。
【０１０４】
図１０Ｃは、ナノワイヤ１０６が、例えばナノワイヤ成長ステップでのＣＶＤまたはＶＰＥによって、ホール１０４を経て緩衝層１０２の基板表面１０２１にどのように成長したかを示し、この場合、窒素供給源の流れおよび有機金属供給源の流れが存在する。一実施形態では、ナノワイヤ１０６はＧａＮを含む。
【０１０５】
図１０Ｄは、本明細書で既に論じたように、ナノワイヤ成長後に実施される、ボリューム要素を提供するボリューム成長ステップの結果を示す。図面では、ナノワイヤ１０６に関してボリューム要素１０７とは異なるパターンが示されるが、これは異なる要素を明示する目的を果たすだけであることに留意されたい。ナノワイヤ１０６およびボリューム要素１０７は、既に概説したように、同じ材料でまたは異なる材料で設けられてもよい。
【０１０６】
目下の実施形態に関し、ボリューム成長ステップは任意選択であるが、有利となり得る。図１０Ｃまたは１０Ｄで終わるプロセスの結果、ナノワイヤ１０６および任意選択でナノワイヤ１０６上に設けられたボリューム要素１０７を含むナノワイヤ構造１０１０が形成される。ナノワイヤ構造は互いに近くにあり、ナノワイヤ構造間に、ナノワイヤ構造１０１０の長さよりもかなり小さい間隔をもたらすピッチおよび幅があることは顕著な利点である。しかし、比較的細いナノワイヤ１０６を成長させることにより、貫通転位を最小限に抑えるという良い効果が増すことになり、これはボリューム要素１０７をナノワイヤ１０６上に提供することがより有利になり得、より太いナノワイヤ１０６を成長させるよりも有益となり得ることを意味する。一実施形態では、ナノワイヤ構造１０１０は、前記間隔の幅の少なくとも３倍の高さを有するように成長させる。別の実施形態では、ナノワイヤ構造は、前記間隔の幅の少なくとも４、５、または６倍である高さを有するようにエピタキシャル成長させる。
【０１０７】
図１１は、例えば図１０Ｃまたは図１０Ｄに示されるようにナノワイヤ構造１０１０を含むデバイス上で実施される平坦化ステップ後に形成された合体デバイスを示す。ナノワイヤ構造１０１０の長さに比べて互いの間の適切に小さい距離で、拡張ナノワイヤ構造１０１０上に再形成するステップを実施することにより、合体がナノワイヤ構造１０１０の上方部分１０１２に出現して、上方の第１の表面１０２２および裏側表面１０２３を有する凝集プレーナ層１０２０を形成することになる。示されるように、層１０２０の成長は、さらなるＩＩＩ族材料を提供することなくまたは実質的に提供することなく、窒素に富む環境で高温で実施される。代わりに、結晶面の顕著に異なる表面エネルギーに起因して、ＩＩＩ族原子は、Ｃ面を形成し増大するようにナノワイヤ構造１０１０の上部部分から主に放出される。具体化されるように、適切なプロセスパラメータの下、そのような放出されたＩＩＩ族材料は物理吸着を実現することになり、さらに窒素原子で結晶化してＩＩＩ族窒化物層１０１６を垂直Ｍ面上に形成することになる。この再形成は、引き続き、隣接するナノワイヤ構造１０１０のＭ面の合体をもたらして、凝集層１０２０を形成することになる。ナノワイヤ構造１０１０のピッチおよび幅によって与えられるように、少なくとも部分的には、ナノワイヤ構造１０１０間の距離よりも大きい長さのナノワイヤ構造１０１０に起因して、凝集層１０２０への合体が、ナノワイヤ構造１０１０の上方部分１０１２で主にまたはその部分だけで生じることになる。したがってナノ構造の下方部分１０１４は、合体しないままであってもよく、固体材料がなくてもよく、またはナノワイヤ構造１０１０からの合体によって再分配された材料によって少なくとも占有されなくてもよい。合体でＭ面上に成長させたＩＩＩ族材料１０１６は、ナノワイヤ構造１０１０の最上部から得られるので、ナノワイヤ構造で得られた高さは再形成後に、より小さくなる。
【０１０８】
したがって合体層１０２０は、ナノワイヤ構造１０１０間での材料の形成によって形成されることになり、薄層１０２０が形成される。合体層１０２０の厚さを基本的に定める合体１０１６の深さは、とりわけ、ナノワイヤ構造１０１０の選択された長さとナノワイヤ構造１０１０間の間隔とに依存する。様々な実施形態では、合体層１０２０は、１００ｎｍから５００ｎｍの間の深さを有していてもよいが、寸法およびプロセスパラメータに応じて、１０から１００ｎｍの間の範囲まで減少する可能性があり、ナノ構造の下方部分１０１４を合体しないままにする。様々な実施形態では、合体部分１０１６は、ナノワイヤ構造１０１０で得られる長さの半分の範囲にあってもよく、したがって上方部分１０１２は、合体後のナノワイヤ構造１０１０で得られる長さの２０〜７０％の間になる。
【０１０９】
既に論じたように、再形成法は、合体界面で転位の発生が少ない連続層を形成するのに、より良好な条件を提供する。さらにＥＬＯを通した平坦化は、ナノ構造のピラミッド形および側方表面に材料を添加することによって、実現しなければならないので、再形成は、ＥＬＯを通してエピタキシャル過成長させたナノ構造よりも薄い連続層を実現可能にする。主にピラミッド形ｓ−面およびｃ−面により終端する、ナノワイヤなしで成長させた類似のナノ構造は、長い垂直ｍ−面ファセットに欠けており、効率的な側方再形成が可能となることが容易にわかる。
【０１１０】
図１２は、後続の層１０３０が、平坦化され合体した層１０２０の上面に設けられる、実施形態を示す。この層２０１３は、必要な場合にはｃ−平面修復成長をもたらす、または単に合体層１０２０の厚膜化を行なう働きをしてもよい。このステップは、平坦化ステップよりも低い温度で行なってもよい。様々な実施形態では、表面修復成長は、ＩＩＩ族材料、好ましくは平坦化された第２のＩＩＩ族窒化物材料と同じＩＩＩ族材料を供給することによって行なってもよく、ピラミッド型成長物の追加の層をもたらしてもよい。好ましい実施形態では、このように創出された修復層は、１つまたは２〜３の原子層のみ含んでいてもよく、したがって平坦化テンプレート表面の大きな減少はなくなる。さらなる層を、修復層の上面に成長させてもよい。後続のステップは、例えばさらなるエピタキシャル成長によって、後続の層１０３０の上面の、平坦化され合体させた複数のベース要素の内部または上に、電子部品などのデバイスを形成することを含んでいてもよい。
【０１１１】
図１３Ａは、フリップチップ技術によって提供される実施形態を示し、エピタキシャル積層体がベース基板層１０１から分離されており、このときＧａＮ緩衝層などの層は成長基板１０２から離れ、積層体も成長基板１０２から離れる。
【０１１２】
図１３Ｂは、フリップチップ技術によって提供される別の実施形態を示し、エピタキシャル積層体は全体が基板１０１、１０２から分離され、マスク層１０３からも分離される。
【０１１３】
図１４は、図１０〜１３を特に参照して記述される実施形態によって得られる有益な効果を示す。既に示されるように、基板表面の非常に小さい部分であるマスクホール１０４からの成長により、基板ＩＩＩ族窒化物１０２において、図面に示される貫通転位１４００などのあらゆる転位の大部分は、マスク層１０３を用いてフィルタ除去される。さらに、ホール１０４の縁部に近い貫通転位は、成長したナノワイヤ１０６の片側に向かって、またはマスクホール１０４の側縁へと、曲がる傾向があることに気付いた。これに関する説明は、プレーナ成長緩衝層内のＩＩＩ族窒化物材料に比べ、ナノワイヤ１０６の材料が三次元内で実質的に自由に緩和されるので、成長した材料の貫通転位によって発生した歪みは、ナノワイヤ１０６の成長によって放出される傾向があるということである。したがって、より厚いマスク層およびより長いナノワイヤは共に、貫通転位の有益な抑制または排除を提供し得る。より詳細には、ナノワイヤ構造１０１０の下方部分を分離したままにする、上方部分のみでのナノワイヤ構造１０１０の合体は、得られる合体層１０２０中に、したがって任意のさらに成長させた層１０３０に、貫通転位が現れるリスクをさらに最小限に抑える。図１０〜１４を参照して概説される実施形態には、矛盾がない限り、本明細書に概説されるその他の実施形態のいずれかによる生成および構造の特徴が提供され得る。例として、図７およびｂを参照して記述された、２つ以上の別々の合体表面を持つデバイスは、図１１に示される合体層を用いて作成してもよい。
【０１１４】
図１１〜１４に示されるデバイスの様々な実施形態は、アパーチャが５０〜３００ｎｍであるマスクホール１０４間が例えば１５０〜１０００ｎｍ、例えば７００ｎｍの間隔のマスク１０３を用いて提供されてもよく、より大きいアパーチャを、２００ｎｍなどのより広い間隔で使用してもよい。ナノワイヤ１０６は、ＧａＮなどのＩＩＩ族窒化物緩衝層１０２上に成長させてもよい。ナノワイヤ１０６は、例えば４００〜１０００ｎｍまたはさらに数μｍの高さに成長させてもよい。ナノワイヤ構造１０１０は、ナノワイヤ構造１０１０のアパーチャピッチおよび幅によって決定されるように、狭い間隔で、例えば５０〜２００ｎｍの範囲で設けられてもよい。これはナノワイヤ１０６を互いに非常に近くに成長させることによって、得ることができる。別の実施形態では、ナノワイヤ１０６は、実質的に、より長いピッチで成長させ、その後、後続のエピタキシャル成長ステップで拡げて、図１０Ｄに具体化されるボリューム要素を設ける。間隔が、ナノワイヤ構造の高さよりも短い場合、薄い合体層１０２０を形成する傾向は増大し得る。寸法およびプロセスパラメータは、例えば合体層１０２０の所望の厚さまたは非合体部分１０４のサイズに応じて構成され得る。
【０１１５】
１つの例示的な実施形態では、ホール１０４間のピッチが７００ｎｍでありアパーチャが２００ｎｍである誘電体マスク１０３が、ＧａＮ緩衝層１０２上に設けられる。ナノワイヤ１０６を、マスクホール１０４を通してエピタキシャル成長させ、その後、ボリューム要素１０７をエピタキシャルにより設けて、６００ｎｍの範囲のナノワイヤ構造の高さおよび幅にする。したがって隣接するナノワイヤ構造１０１０間の間隔は約１００ｎｍ程度であり、高さが間隔のサイズの５倍程度であることを意味する。記述されるようにＧａ原子の添加なしでまたは実質的に添加なしで実施される再形成ステップは、ナノワイヤ構造１０１０の上部での主にＳ面から、ナノワイヤ構造の上方部分１０１２でのＭ面上への、Ｇａ原子の再分配をもたらし、隣接するナノワイヤ構造１０１０を、２００〜４００ｎｍの厚さで、合体凝集層１０２０に隣接させること１０６をもたらすことができ、ナノワイヤ構造１０１０の非合体下方部分の最大３００ｎｍ以上を残す。
【０１１６】
既に論じたように、再形成法は、合体界面で転位の発生が少ない連続層を形成するのに、より良好な条件を提供する。さらに、ＥＬＯを通した平坦化は、ナノ構造のピラミッド形および側方表面に材料を添加することによって実現しなければならないので、再形成は、ＥＬＯを通してエピタキシャル過成長させたナノ構造よりも薄い連続層を実現可能にする。主にピラミッド形ｓ−面およびｃ−面により終端する、ナノワイヤなしで成長させた類似のナノ構造は、長い垂直ｍ−面ファセットに欠けており、効率的な側方再形成が可能となることが容易にわかる。
【０１１７】
様々な実施形態では、基板は、Ｓｉ、ＳｉＣ、またはサファイヤ基板上のプレーナＧａＮ緩衝層によって提供されるような成長表面と、成長表面に堆積された誘電体層とを有する。誘電体層内のアパーチャのアレイを通して、ＩＩＩ−Ｎナノワイヤ構造は、エピタキシャル成長によって成長基板にモノリシックに接続される。ナノ構造の上方部分は、側方に合体して明らかに連続的なＩＩＩ−Ｎ半導体結晶のプレーナ層を、ＮＷコアの上端と同じレベルで形成する。後続のプレーナ層は、再形成層上にエピタキシャル成長させてもよい。成長基板からの貫通転位、またはＩＩＩ−Ｎナノ構造と成長基板との間に形成されたエピタキシャルヘテロ界面によって発生した貫通転位は、ナノ構造と誘電体層との間の界面で、またはナノ構造のより低い非合体部分で終端する。
【０１１８】
その他のＩＩＩ族窒化物半導体は、ＧａＮを持つウエハ材料の平衡成長の難題を共有する。これらの材料のウエハ製作には、広範なばらつきの結晶格子寸法、非重複ウィンドウである熱安定性、および材料の溶解性というさらなる難題がある。しかし、高い結晶品質のＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ、ＩｎＮ、およびＡｌＮの半導体成長ウエハの実現は、より高いエネルギー効率ならびにより高い性能構成要素および回路を、その一部がＲＦおよびパワーエレクトロニクス、ＵＶ−ＬＥＤ、赤色／緑色ＬＥＤである適用例の、いくつかの領域で実現するのに非常に魅力的である。以下の例は、ＡｌＧａＮウエハ製作、効率的なＵＶ−ＬＥＤの実現に非常に関連のある材料、および高電圧パワーデバイスに焦点を当てている。
【０１１９】
例えば図１０〜１４を参照して具体化された様々な実施形態は、結晶歪みの緩和のために、ならびに通常なら従来のプレーナ形半導体成長で蓄積されかつ臨界層厚に達したときに転位形成を通して結晶の塑性変形を必然的にもたらす歪みの部分の排除のために改善されたメカニズムを通して実現された、ある特定の利点を示すのにうまく機能する。本発明の一般的な性質は、光学および高速機能性とＳｉ  ＣＭＯＳとを一体化するためにＳｉ上に成長させた一般的なＩＩＩ−Ｖ族半導体など、その他の工業的に関連ある不整合半導体系のために記述された方法の利用を可能にするが、本発明の背後にある実験による発見は、ＩＩＩ族窒化物材料について調査する際になされ、それに相応して下記のように記述される：組成の異なる選択のＩＩＩ−Ｎ基板（およびＩＩＩ−Ｖ族基板）、例えば二元、三元、および四元窒化物であり、化学式ＡｌｘＧａ１−ｘＮ、ＩｎｚＧａ１−ｚＮ（式中、０≦ｘ≦１および０≦ｙ≦１である）およびＡｌｘＩｎｙＧａ１−ｘ−ｙＮ（式中、０≦ｘ≦１、０≦ｙ≦１、および０≦１−ｘ−ｙ≦１）である。
【０１２０】
表１では、いくつかの窒化物半導体および利用可能な成長ウエハの結晶特性が示される。材料間でおよび窒化物半導体の間でも明らかな一致はなく、ヘテロ構造成長は、薄層および適度な組成変化が使用されない限り、塑性変形をもたらすことになる。
【０１２１】
【表１】
2020536033.tif 000003
【０１２２】
本発明者らは、図１１〜１４の実施形態により具体化されるように、成長基板に対してピラーのアレイによりモノリシックに接続された再形成したプレーナ層を含む構造が、図１５に示されるように歪み調節の自由を可能にすることを見出した。表２は、図１５の図に関連したデータを提供する。
【０１２３】
【表２】
2020536033.tif 000004
【０１２４】
図１５では、図は、図１および１０を参照して記述されたものと同様に、６００μｍの厚さのサファイヤウエハ１０１上に約４μｍの厚さのプレーナＧａＮ緩衝層１０２を含む成長基板上に製作された、３つの異なる試料のｘ線回折測定値を示す。全ての試料は、例えば図１１および１２の例と同様に成長基板表面１０２１から間隔を空けて、上端でナノワイヤ構造から合体させたプレーナ凝集層１０２０を含み、即ち成長基板１０１に隣接するナノワイヤ構造の下端が、好ましくは合体されておらず、したがって間隔が空いている。３つの試料は、試料Ａ、即ち表２の第１行が、再形成されたまたは合体した層１０２０を形成するように、しかしいかなる追加の成長させた層１０３０もないように、再形成されたナノワイヤを含む点が、異なっている。再形成層１０２０は、約０．３μｍの厚さである。表２の第２行に該当する試料Ｂは、試料Ａの構造上にエピタキシャル成長させた追加の１μｍの厚さのプレーナＧａＮ層１０３０を有し、一方、表２の第３行に該当する試料Ｃは、試料Ａの構造上に成長させた４μｍの厚さのプレーナＧａＮ層１０３０を有する。図１５の図は、ＧａＮ結晶回折ピークのレジームにおける（０００２）回折ピークを示す。完全に緩和したＧａＮ結晶は、室温で、１７．２８°の回折角に該当する。
【０１２５】
サファイヤウエハ１０１上のプレーナＧａＮ緩衝層１０２（ピーク１、即ちそれぞれの曲線の左寄りの主ピーク）は、試料ＡおよびＢのスペクトルを、その位置および線幅を１７．２２〜１７．２４°および２．４８〜２．５９ｎｍに極めて一定に留めながら支配する。非歪みＧａＮからの僅かなずれ（１７．２８°）が予測され；より低い角度は、より大きい格子定数と、ＧａＮとサファイヤ基板１０１との間の格子不整合、即ちＧａＮ緩衝層１０２の引張り歪みをもたらすものに該当する。試料Ｃでは、ＧａＮ緩衝層１０２のピーク（ピーク１）は、１７．１６°にシフトしたピーク１に対して明らかなように、より大きい格子定数に向かって明らかにシフトしており、より大きい格子定数を意味する。また、線幅も増大しており、緩衝層１０２における不均一歪み場または湾曲を示す。
【０１２６】
試料ＣのＧａＮ緩衝層１０２における追加の引張り歪みの背後にある理由は、ピーク２（即ち、それぞれの曲線の最も右側のピークまたは肩）によって明らかにされ、このピークは、組み合わせた再形成層１０２０および再形成層１０２０の上面に成長させた追加のプレーナエピタキシャル層１０３０（試料Ｂ：１μｍ  ＧａＮ、および試料Ｃ；４μｍ  ＧａＮ）に由来する。試料ＡおよびＢは、１７．３３〜１７．３４°付近の肩としてピーク２を示し、これは薄く圧縮されたＧａＮ層を示す。エピタキシャル成長させたＧａＮ層１０３０の厚さを、成長基板のＧａＮ緩衝層１０２と同様に４μｍまで増大させたとき、１７．２８°の回折ピーク２は上層を示し、これは組み合わせた合体凝集層１０２０およびさらに成長させた層１０３０を意味する。１７．２８°でのまたはこれに近い、この回折ピーク２の場所は、組み合わせた層１０２０および１０３０が本質的に緩和され、歪みがないことを示す。図１５に関係する表２の右の列では、ＸＲＤ測定値が格子間隔（格子定数＝ａｃ）に変換される。これらの値は、ＧａＮ緩衝層１０２とＧａＮ上層１０２０および１０３０との間での格子間隔の差が、３つの試料に関して約０．７％のすぐ下にあるままであり、一方、ＧａＮ上層の格子は、層厚を増大したときに約０．３５％から約０％の圧縮になることを示す。全く意外なことであるが、上層の格子緩和は、該当するレベルの引張り歪みを既に歪んでいるＧａＮ緩衝層１０２に導入するによって吸収されるように見え、その膨張は約０．３５％から約０．７％に至るようである。このことは、構造が少なくとも０．７％の格子不整合を吸収できることを示すだけでなく、歪み（および該当する塑性変形の可能性）が下向きに分布して成長基板１０１、１０２に向かい、上層１０２０、１０３０を高度に緩和させることも示す。
【０１２７】
さらに、Ａｌを上層に組み込むことによって、上層と成長基板ＧａＮ緩衝層との間の０．７％の格子不整合を吸収することが容易である。ヴェガード則と、ＡｌＮがＧａＮに対して３％の格子不整合を有するという知識を使用して、本発明者らは、Ａｌの２３％に相当するように０．７％の格子不整合を近似する。Ａｌ２３Ｇａ７７Ｎ上層１０３０は、ＧａＮ緩衝層１０２の結晶格子を、完全緩和ＧａＮの公称格子間隔または定数に近付け、上層と緩衝層との間の内部歪みを排除すると考えられる。
【０１２８】
さらになお、再形成された構造は、再形成された構造１０２０上に成長させた、成長基板（ＧａＮ緩衝層１０２）と上部プレーナ層１０３０との間の少なくとも０．７％の格子不整合を吸収できることがわかった。歪みの兆候が僅かな役割しか果たすことがなく、かつＡｌ２３Ｇａ７７Ｎ上層１０３０およびＧａＮ緩衝層１０２を含む緩和構造から０．７％の追加の格子不整合を導入できると想定することは、妥当である。ヴェガード則を再び使用して、本発明者らは、ＧａＮ上層と比較して１．４％の格子不整合を目標にするが、それは上層１０３０内でのミスフィット転位の導入なしに、少なくとも４７％のＡｌで、ＡｌＧａＮを成長させることが可能であると予測できることを前提とする。
【０１２９】
窒化物半導体は、典型的にはウルツ鉱結晶構造であり、異なる側方定数（ａａ）および垂直格子定数（ａｃ）を持つ異方性である。図１５のＸＲＤ測定値から抽出された格子間隔は、垂直ｃ−方向（ａｃ）にある。上記発見および議論を裏付けることは、良識的と考えられる。これを行なうには、同一材料の２層間の結晶不整合がどのように正確に導入されたかを理解するために、上部ＧａＮ層１０２０、１０３０およびＧａＮ緩衝層１０２に戻る。このことは、再形成された構造全体に照らして明らかではなく、上部の２つのＧａＮ層１０２０、１０３０および下層１０２は、ＧａＮ／ＧａＮホモ接合から明らかに構成される単一のモノリシックに成長させた結晶を形成する。
【０１３０】
層成長におけるＧａＮ層でしばしば忘れられるメカニズムは、熱膨張である。このことは、基板１０１の亀裂を回避するためにおよび熱によって誘発された湾曲を制御するために、Ｓｉ上でのならびにはるかに少ない程度までサファイヤおよびＳｉＣ上でのＧａＮ緩衝層の製作に関して核形成および初期成長の際に主に難題を提供するので、理解可能である。熱不整合は、既存のＧａＮ緩衝層１０２上における層成長での層においてかなり無関係である。
【０１３１】
再形成プロセス、即ちナノワイヤ構造から凝集層１０２０を形成するための合体中では、熱不整合は独自の役割を果たし、その機会は、緩衝層１０２の成長で提供される難題とは全く異なる。この基礎は、再形成による合体が完全側方プロセスであることである。ＧａＮの再形成および成長温度は、典型的には室温（ＲＴ）より１０００℃高い。同じ温度が、層１０２０を形成するための合体中および成長層１０３０の成長中に適用されてもよいが、供給源材料の異なる流れがある。代替の実施形態では、層１０２０を形成するために合体中または再形成中に適用される第１の高温は、成長層１０３０を成長させるときの第２の高温より高くてもよい。図１５で使用されるサファイヤ基板１０１の厚さは６００μｍであり、一方、成長基板表面を形成するサファイヤ基板１０１の上面のＧａＮ緩衝層１０２は、４μｍ程度であるので、組み合わされた基板１０１、１０２は、サファイヤ熱膨張係数により膨張すると想定することができる。
【０１３２】
表３では、ＧａＮ横方向に沿った熱膨張が与えられる。本明細書に概説される実施形態は、高温Ｔでの合体を含む、プレーナ形ＩＩＩ−Ｎ半導体層を有する半導体デバイスの製作に関するものであってもよい。合体は、ナノ構造１０１０  ＩＩＩ−Ｎ材料の昇華温度よりも上で好ましくは実施され、これは圧力に応じて変化し得るものである。温度Ｔは、例えば７００〜１５００℃、または８００〜１２００℃、または９００〜１１００℃の範囲であってもよい。温度Ｔは、室温ＲＴよりも高く、１８〜２２℃の範囲であってもよく、表３の例では２１℃と具体化される。熱膨張は、マスクアパーチャ１０４間の距離の長さに影響を及ぼし、試料を加熱したときに変化することになり、その結果、ＮＷ  １０６間の間隔に影響を及ぼす。特に、基板は、異なる材料の比較的厚いウエハ上に設けられたＩＩＩ−Ｎ材料の比較的薄い緩衝層１０２を含むので、ウエハ１０１の熱膨張は、基板の全熱膨張を支配することになる。緩衝層１０２は、様々な実施形態で、ウエハ１０１の厚さの０．１〜５％程度、または０．５〜２％の厚さを有していてもよい。少なくともそのような実施形態では、基板の全熱膨張係数が、ウエハ材料に関する場合と実質的に同じになる。したがって、ＲＴからＴへのウエハ１０１の熱膨張は、緩衝層１０２内の蓄積結晶歪みに影響を及ぼし、加熱によって引き起こされるように成長表面で前記結晶格子間隔の増大を引き起こして、緩衝材料の緩和結晶の、対応する増大から逸脱させる。ＧａＮ側方膨張係数はサファイヤよりも低いので、より多い数のＧａＮ単層または原子格子の周期が、室温よりも成長温度で、ナノワイヤ１０６、１０７間の合体による隙間に近付く横方向で必要になる。したがって、隣接するアパーチャ１０４間の距離に跨る格子セルの数は、合体プレーナ層１０２０での対応する距離に跨る格子セルの数と比べて、成長表面で異なる。試料が冷却されると、基板、および最も重要な場合にはウエハ１０１のサファイヤ材料が収縮することになり、再形成層１０２０の格子は、約０．３％（０．２８％）の格子間隔の変化と共にサファイヤに対して側方に圧縮されることになる。
【０１３３】
【表３】
2020536033.tif 000005
【０１３４】
このことは、合体再形成プロセスにより、成長基板１０１の選択、特に熱膨張係数の選択が、異なる格子サイズを持つ層の成長に関して大きな問題になることを示す。ＧａＮ緩衝層１０２よりも小さい結晶であるＡｌＧａＮによれば、意図されるＡｌＧａＮ上層１０３０よりも大きい膨張係数を持つサファイヤのような基板１０１は、前記成長基板表面材料に対して高度に不整合な層の成長を可能にする。上層１０３０としてＩｎＧａＮを成長させようとする場合、格子サイズは濃度の増大と共に増大するが、Ｓｉのような基板１０１が好ましく、それはＧａＮおよびＩｎＧａＮよりも非常に低い膨張係数を有するからであり、このことは、高温で、横方向における少量の原子格子の周期が、ＲＴにおけるよりもナノワイヤ間の間隔を満たすことになることを意味し、その結果、本明細書では緩衝層材料とも呼ばれる成長表面材料に関して、即ち緩衝層１０２の最上層に関して、ＲＴでの上層１０３０における結晶格子の歪み吸収側方膨張がもたらされる。
【０１３５】
その結果、上記実施形態は、成長表面１０２１を含む成長基板１０１、１０２の層１０２の結晶格子サイズよりも大きい結晶格子サイズの連続または凝集層１０２０、１０３０を含んでいてもよく、成長基板１０１、１０２は、ＳｉまたはＳｉＣ上のＧａＮ緩衝層など、連続層１０２０、１０３０よりも全体として低い膨張係数を有する。
【０１３６】
実施形態は、成長表面１０２１を含む成長基板１０１、１０２の層１０２の結晶格子サイズよりも小さい結晶格子サイズの連続または凝集層１０２０、１０３０を含んでいてもよく、成長基板１０１、１０２は、サファイヤ上のＧａＮ緩衝層など、連続層１０２０よりも全体として高い膨張係数を有する。
【０１３７】
上記実施形態では、上部連続層１０３０の組成への転移は、意図される組成の層１０３０を、再形成された合体層１０２０上で成長させることによって行なうことができる。より大きい組成変化および格子間隔の変化が意図される場合、ナノワイヤ１０６上で意図される組成の半径方向に延びる層１０７、または意図される組成に近付く半径方向に延びる層１０７を成長させるのに、半径方向成長ステップを使用することが有利となり得、したがって既に合体し再形成された層１０２０は、意図される格子間隔に近付くようになる。組成転移はＮＷ  １０６成長ステップで開始することも可能である。
【０１３８】
ＧａＮ緩衝層１０２の成長に使用されてきた、いくつかのそれほど一般的ではない代替基板１０１材料がある。熱膨張係数に必要とされる差を高めることができる２つの例は、側方熱膨張係数が１１．９×１０−６／ＫのＮｄＧａＯ３であり、かつ側方熱膨張係数が２．９×１０−６／ＫのＺｎＯである。
【０１３９】
ＩＩＩ族窒化物半導体デバイスを作製するための様々なナノ構造およびプロセスを、上記にて提供してきたが、これらのデバイスは、ショットキ・ダイオード、ｐ−ｎダイオード、ＭＯＳＦＥＴ、ＪＦＥＴ、ＨＥＭＴなどの半導体電子デバイスを保持し組み込むためのさらなる加工に適している。マスク開口から個々の成長物を合体させることによって得られるプレーナ基板層は、微視的および巨視的歪みが、熱膨張特性の差や高い製作温度、界面および表面エネルギー、ならびにドーパントまたは不純物などのその他の環境条件によって誘導される可能性がありながら、不整合基板上に従来成長させた層に比べて実質的に完全に緩和される。様々なそのような電子デバイスを製作するための実施形態に関するさらなる詳細は、例えば参照される特許出願に見出すことができる。
【図１】
2020536033.tif 000006
【図２Ａ】
2020536033.tif 000007
【図２Ｂ】
2020536033.tif 000008
【図３Ａ】
2020536033.tif 000009
【図３Ｂ】
2020536033.tif 000010
【図３Ｃ】
2020536033.tif 000011
【図４】
2020536033.tif 000012
【図５】
2020536033.tif 000013
【図６Ａ−Ｃ】
2020536033.tif 000014
【図６Ｄ−Ｅ】
2020536033.tif 000015
【図７Ａ】
2020536033.tif 000016
【図７Ｂ】
2020536033.tif 000017
【図７Ｃ】
2020536033.tif 000018
【図８Ａ】
2020536033.tif 000019
【図８Ｂ】
2020536033.tif 000020
【図９Ａ】
2020536033.tif 000021
【図９Ｂ】
2020536033.tif 000022
【図９Ｃ】
2020536033.tif 000023
【図１０Ａ】
2020536033.tif 000024
【図１０Ｂ】
2020536033.tif 000025
【図１０Ｃ】
2020536033.tif 000026
【図１０Ｄ】
2020536033.tif 000027
【図１１】
2020536033.tif 000028
【図１２】
2020536033.tif 000029
【図１３Ａ】
2020536033.tif 000030
【図１３Ｂ】
2020536033.tif 000031
【図１４】
2020536033.tif 000032
【図１５】
2020536033.tif 000033
【手続補正書】
【提出日】令和2年6月5日(2020.6.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プレーナ形ＩＩＩ−Ｎ半導体層を有する半導体デバイスを製作する方法であって、
ウエハ（１０１）、前記ウエハとは異なる材料のものであり成長表面（１０２１）を有する緩衝層（１０２）、およびナノサイズのアパーチャ（１０４）のアレイを有する前記成長表面（１０２１）上のマスク層（１０３）を含む、基板を用意すること、
ＩＩＩ−Ｎ材料を前記アパーチャ内にエピタキシャル成長させてナノ構造（１０１０）を形成し、貫通転位が、前記成長表面に垂直な成長面から逸れるようにすること、
高温Ｔで前記ナノ構造の上方部分を合体させて、連続プレーナ層（１０２０）を形成することであって、前記合体させるステップが、
前記ナノ構造の上端からＩＩＩ族材料を解放すること、
前記ナノ構造のｍ面ファセットの上方部分間の間隔を、前記解放されたＩＩＩ族材料から半導体材料を形成することによって満たすこと
を含み、
ＩＩＩ−Ｎ成長層（１０３０）を前記プレーナ層上にエピタキシャル成長させること
を含み、
前記成長層は、前記成長層のＲＴとＴとの間の熱膨張が、
−  前記成長表面に平行な結晶格子間隔が前記緩衝層の成長表面よりも前記成長層で小さくなるときに、前記基板の熱膨張よりも大きくなり、
−  前記成長表面に平行な結晶格子間隔が前記緩衝層の成長表面よりも前記成長層で大きくなるときに、前記基板の熱膨張よりも小さくなる
ように構成される、方法。
【請求項２】
前記緩衝層が前記成長表面に第１の格子間隔を有し、前記成長層が第２の格子間隔を有し、合体プレーナ層が転移組成を有し、それによって前記合体プレーナ層の格子間隔が、前記成長層の格子間隔に近付く、請求項１に記載の方法。
【請求項３】
前記成長層の公称格子定数が、前記成長層でのＩＩＩ−Ｎ材料の組成構成によって適合される、請求項１または２に記載の方法。
【請求項４】
前記ナノ構造がＧａＮを含み、前記成長層がＡｌＧａＮを含み、かつ前記ウエハがサファイヤを含む、請求項１から３のいずれか一項に記載の方法。
【請求項５】
前記成長層がＡｌＧａＮを含み、Ａｌは、ＩＩＩ族材料ＧａおよびＡｌの＞２０％または＞４５％まで含まれる、請求項１から４のいずれか一項に記載の方法。
【請求項６】
前記ナノ構造がＧａＮを含み、前記成長層がＩｎＧａＮを含み、かつ前記ウエハがＳｉまたはＳｉＣを含む、請求項１から３のいずれか一項に記載の方法。
【請求項７】
前記ナノ構造が、前記アパーチャを通して成長させたナノワイヤを含む、請求項１から６のいずれか一項に記載の方法。
【請求項８】
前記ナノ構造の上方部分を合体させるステップが、窒素供給源のバックグラウンド流を提供することを含み、前記合体させるステップが、ＩＩＩ族材料の供給源流によって提供されたＩＩＩ族材料の量を超えるＩＩＩ族材料の量を含む、ＩＩＩ−Ｎ材料を前記ナノ構造間に添加することを含む、請求項１から７のいずれか一項に記載の方法。
【請求項９】
ＲＴからＴへの前記ウエハ（１０１）の熱膨張が、前記緩衝層（１０２）内の蓄積結晶歪みに影響を及ぼし、前記成長表面で前記結晶格子間隔の増大を引き起こして、緩衝材料の緩和結晶の、対応する増大から逸脱させ、
隣接するアパーチャ（１０４）間の距離に跨る格子セルの数が、前記緩衝層の前記成長表面でおよび前記合体プレーナ層で異なる、請求項１から８のいずれか一項に記載の方法。
【請求項１０】
前記合体プレーナ層（１０２０）が、緩衝層材料の本質的に緩和されたＩＩＩ−Ｎ結晶の公称格子間隔で、高温Ｔで形成されているものに対応する平均格子間隔を有する、請求項９に記載の方法。
【請求項１１】
プレーナ形ＩＩＩ−Ｎ半導体層を有する半導体デバイスであって、
ウエハ（１０１）、および前記ウエハの材料とは異なる緩衝材料のものであり成長表面（１０２１）を有する緩衝層（１０２）を含む基板、
前記成長表面からエピタキシャル成長させたナノ構造（１０１０）のアレイ、
高温Ｔで前記ナノ構造の上方部分の合体によって形成された連続プレーナ層であり、隣接するナノ構造間の中心距離に跨る格子セルの数が、前記成長表面でおよび前記合体プレーナ層で異なる連続プレーナ層（１０２０）、
前記プレーナ層（１０２０）上にエピタキシャル成長させた成長層（１０３０）
を含む、半導体デバイス。
【請求項１２】
前記成長表面に平行な結晶格子間隔が、前記緩衝層（１０２）の前記成長表面よりも前記成長層で大きく、
前記成長層は、ＲＴとＴとの間の熱膨張が前記ウエハに関して前記成長層でより小さくなるように構成される、または
前記成長表面に平行な結晶格子間隔が、前記緩衝層（１０２）の前記成長表面よりも前記成長層（１０３０）で小さく、
前記成長層は、ＲＴとＴとの間の熱膨張が前記基板に関するよりも前記成長層に関して大きくなるように構成される、請求項１１に記載の半導体デバイス。
【請求項１３】
隣接するアパーチャ（１０４）間の距離に跨る格子セルの数が、前記緩衝層の前記成長表面でおよび前記合体プレーナ層で異なる、請求項１１または１２に記載の半導体デバイス。
【請求項１４】
前記合体プレーナ層（１０２０）が、緩衝層材料の本質的に緩和されたＩＩＩ−Ｎ結晶の公称格子間隔で、高温Ｔで形成されているものに対応する平均格子間隔を有する、請求項１３に記載の半導体デバイス。
【請求項１５】
前記緩衝層が前記成長表面に第１の格子間隔を有し、前記成長層が第２の格子間隔を有し、合体プレーナ層が転移組成を有し、それによって前記合体プレーナ層の格子間隔が、前記成長層の格子間隔に近付く、請求項１１〜１４のいずれか一項に記載の半導体デバイス。
【国際調査報告】
2020536033.tif 000034
2020536033.tif 000035
2020536033.tif 000036
2020536033.tif 000037
2020536033.tif 000038