(57)【要約】  無効画素検出回路、方法および表示装置である。無効画素検出回路は、表示制御回路（１１）と、無効画素検出回路（１２）とを含む。表示制御回路（１１）は、画素駆動回路（１０）に接続され、検出電圧書き込み段階と無効画素検出段階で、発光素子（ＥＬ）を点灯しないように画素駆動回路（１０）を制御するように構成される。無効画素検出回路（１２）は、無効検出線（ＳＥＮ）を介して発光素子（ＥＬ）の第１極に接続され、検出電圧書き込み段階で無効検出線（ＳＥＮ）を介して発光素子（ＥＬ）の第１極に参照電圧を提供し、無効画素検出段階で発光素子（ＥＬ）の第１極の電位を検出し、当該電位に基づいて画素回路が無効であるか否かを判断するように構成される。
2020515894.tif 000002
【特許請求の範囲】
【請求項１】
発光素子と、前記発光素子の第１極に接続された画素駆動回路とを含む画素回路に応用される無効画素検出回路において、
前記画素駆動回路に接続され、検出電圧書き込み段階と無効画素検出段階で、前記発光素子を点灯しないように前記画素駆動回路を制御するように構成される表示制御回路と、
無効検出線を介して前記発光素子の第１極に接続され、前記検出電圧書き込み段階で前記無効検出線を介して前記発光素子の第１極に参照電圧を提供し、前記無効画素検出段階で前記発光素子の第１極の電位を検出し、前記電位に基づいて前記画素回路が無効であるか否かを判断するように構成される無効画素検出回路と
を含む、無効画素検出回路。
【請求項２】
検出スイッチング回路と、スイッチング制御回路とをさらに含み、
前記検出スイッチング回路は、
制御側が前記スイッチング制御回路に接続され、第１側が前記発光素子の第１極に接続され、第２側が前記無効検出線に接続され、
前記スイッチング制御回路は、
前記検出電圧書き込み段階と前記無効画素検出段階で、前記発光素子の第１極が前記無効検出線に電気的に接続されるように前記検出スイッチング回路を制御し、表示段階で、前記発光素子の第１極が前記無効検出線から電気的に遮断されるように前記検出スイッチング回路を制御するように構成される、請求項１に記載の無効画素検出回路。
【請求項３】
前記検出スイッチング回路は、
ゲートが前記スイッチング制御回路に接続され、第１極が前記発光素子の第１極に接続され、第２極が前記無効検出線に接続される検出スイッチングトランジスタを含む、請求項２に記載の無効画素検出回路。
【請求項４】
前記画素駆動回路は、
データ線にも接続され、
前記無効画素検出回路は、
前記表示制御回路にも接続され、前記画素回路の無効を判断すると、暗状態制御信号を前記表示制御回路に出力するように構成され、
前記表示制御回路は、
データ線に接続され、前記暗状態制御信号を受信すると、表示段階で前記データ線に暗状態データ電圧を提供して前記発光素子を点灯させないように構成される、請求項１〜３のいずれか一項に記載の無効画素検出回路。
【請求項５】
前記画素駆動回路は、
駆動トランジスタと、記憶回路と、データ書き込み回路を含み、
前記駆動トランジスタは、
ゲートが前記データ書き込み回路を介して前記データ線に接続され、第１極がハイレベル入力側に接続され、第２極が、第２極がローレベル入力側に接続された前記発光素子の第１極に接続され、
前記記憶回路は、
前記駆動トランジスタのゲートと前記駆動トランジスタの第２極との間に接続され、
前記表示制御回路は、
前記データ書き込み回路にも接続され、前記検出電圧書き込み段階と前記無効画素検出段階で、前記駆動トランジスタのゲートが前記データ線に電気的に接続されるように前記データ書き込み回路を制御し、前記検出電圧書き込み段階と前記無効画素検出段階で前記データ線に遮断電圧を書き込んで前記駆動トランジスタの遮断を制御するように構成される、請求項４に記載の無効画素検出回路。
【請求項６】
前記記憶回路は、
記憶コンデンサを含む、請求項５に記載の無効画素検出回路。
【請求項７】
前記データ書き込み回路は、
ゲートが前記表示制御回路に接続され、ソースが前記駆動トランジスタのソースに接続され、ドレインが前記データ線に接続されるデータ書き込みトランジスタを含む、請求項５または６に記載の無効画素検出回路。
【請求項８】
前記発光素子は、
自己発光素子である、請求項１〜７のいずれか一項に記載の無効画素検出回路。
【請求項９】
前記発光素子は、
第１極が陽極であり、第２極が陰極であり、
前記参照電圧の電圧値は、
前記発光素子の陰極に入力される電圧値より大きい、請求項１〜８のいずれか一項に記載の無効画素検出回路。
【請求項１０】
前記無効画素検出回路は、
前記無効画素検出段階で、前記発光素子の第１極の電位が所定の電圧値より小さいとの検出に応答して、前記画素回路の無効を判断するように構成される、請求項９に記載の無効画素検出回路。
【請求項１１】
請求項１〜１０のいずれか一項に記載の無効画素検出回路に応用される無効画素検出方法において、
前記検出電圧書き込み段階で、前記表示制御回路は、前記発光素子を点灯しないように前記画素駆動回路を制御し、前記無効画素検出回路は、前記無効検出線を介して前記発光素子の第１極に参照電圧を提供し、
前記無効画素検出段階で、前記表示制御回路は、前記発光素子を点灯しないように前記画素駆動回路を制御し、前記無効画素検出回路は、前記発光素子の第１極の電位を検出し、当該電位に基づいて前記画素回路が無効であるか否かを判断する、無効画素検出方法。
【請求項１２】
前記無効画素検出回路は、検出スイッチング回路と、スイッチング制御回路とをさらに含み、
前記検出電圧書き込み段階と前記無効画素検出段階で、前記スイッチング制御回路は、前記発光素子の第１極が前記無効検出線に電気的に接続されるように検出スイッチング回路を制御し、表示段階で、前記発光素子の第１極が前記無効検出線に電気的に接続されないように前記検出スイッチング回路を制御する、請求項１１に記載の無効画素検出方法。
【請求項１３】
さらに、
前記無効画素検出回路は、当該画素回路の無効を判断すると、暗状態制御信号を前記表示制御回路に出力し、
前記表示制御回路は、前記暗状態制御信号を受信すると、表示段階で前記データ線に暗状態データ電圧を提供して前記発光素子を点灯させない、請求項１１または１２に記載の無効画素検出方法。
【請求項１４】
前記発光素子は、
第１極が陽極であり、第２極が陰極であり、
前記参照電圧の電圧値は、
前記発光素子の陰極に入力される電圧値より大きい、請求項１１〜１３のいずれか一項に記載の無効画素検出方法。
【請求項１５】
前記無効画素検出回路が、前記発光素子の第１極の電位を検出し、当該電位に基づいて前記画素回路が無効であるか否かを判断することは、
前記無効画素検出回路が、前記発光素子の第１極の電位が所定の電圧値より小さいとの検出に応答して、前記画素回路の無効を判断するように構成されることを含む、請求項１４に記載の無効画素検出方法。
【請求項１６】
画素回路と、請求項１〜１０のいずれか一項に記載の無効画素検出回路を含む表示装置において、
前記無効画素検出回路は、前記画素回路に接続され、前記画素回路が無効であるか否かを検出するように構成される、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、２０１７年３月３１日に中国特許庁に提出された中国特許出願２０１７１０２０６４８２．Ｘの優先権を主張し、その全ての内容が援用によりここに取り込まれる。
【０００２】
本開示は、無効画素検出回路、方法および表示装置に係る。
【背景技術】
【０００３】
表示装置の生産製造プロセスにおいて、粒子（例えば、塵）などの避けられない要素によって、一部の画素で発光素子の陰極と陽極の短絡が生じてしまう。このようなデッドピクセル状態において、後に電流が絶えずに短絡箇所に流れるため、当該箇所で電流が大きくなり、熱効果によって周辺画素のＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）と発光素子の老化を加速化し、場合によって大面積の不良が生じる。
【発明の概要】
【０００４】
本開示の実施例は、発光素子と、前記発光素子の第１極に接続された画素駆動回路とを含む画素回路に応用される無効画素検出回路を提供する。前記無効画素検出回路において、前記画素駆動回路に接続され、検出電圧書き込み段階と無効画素検出段階で、前記発光素子を点灯しないように前記画素駆動回路を制御するように構成される表示制御回路と、無効検出線を介して前記発光素子の第１極に接続され、前記検出電圧書き込み段階で前記無効検出線を介して前記発光素子の第１極に参照電圧を提供し、前記無効画素検出段階で前記発光素子の第１極の電位を検出し、当該電位に基づいて当該画素回路が無効であるか否かを判断するように構成される無効画素検出回路とを含む。
【０００５】
選択可能に、本開示の実施例の無効画素検出回路は、検出スイッチング回路と、スイッチング制御回路とをさらに含む。前記検出スイッチング回路は、制御側が前記スイッチング制御回路に接続され、第１側が前記発光素子の第１極に接続され、第２側が前記無効検出線に接続される。前記スイッチング制御回路は、検出電圧書き込み段階と無効画素検出段階で、前記発光素子の第１極が前記無効検出線に電気的に接続されるように前記検出スイッチング回路を制御し、表示段階で、前記発光素子の第１極が前記無効検出線から電気的に遮断されるように前記検出スイッチング回路を制御するように構成される。
【０００６】
選択可能に、前記検出スイッチング回路は、ゲートが前記スイッチング制御回路に接続され、第１極が前記発光素子の第１極に接続され、第２極が前記無効検出線に接続される検出スイッチングトランジスタを含む。
【０００７】
選択可能に、前記画素駆動回路は、データ線にも接続される。前記無効画素検出回路は、前記表示制御回路にも接続され、前記画素回路の無効を判断すると、暗状態制御信号を前記表示制御回路に出力するように構成される。前記表示制御回路は、データ線に接続され、前記暗状態制御信号を受信すると、表示段階で前記データ線に暗状態データ電圧を提供して前記発光素子を点灯させないように構成される。
【０００８】
選択可能に、前記画素駆動回路は、駆動トランジスタと、記憶回路と、データ書き込み回路を含む。前記駆動トランジスタは、ゲートが前記データ書き込み回路を介して前記データ線に接続され、第１極がハイレベル入力側に接続され、第２極が、第２極がローレベル入力側に接続された前記発光素子の第１極に接続される。前記記憶回路は、前記駆動トランジスタのゲートと前記駆動トランジスタの第２極との間に接続される。前記表示制御回路は、前記データ書き込み回路にも接続され、前記検出電圧書き込み段階と前記無効画素検出段階で、前記駆動トランジスタのゲートが前記データ線に電気的に接続されるように前記データ書き込み回路を制御し、前記検出電圧書き込み段階と前記前記無効画素検出段階で前記データ線に遮断電圧を書き込んで前記駆動トランジスタの遮断を制御するように構成される。
【０００９】
選択可能に、前記記憶回路は、記憶コンデンサを含む。
【００１０】
選択可能に、前記データ書き込み回路は、ゲートが前記表示制御回路に接続され、ソースが前記駆動トランジスタのソースに接続され、ドレインが前記データ線に接続されるデータ書き込みトランジスタを含む。
【００１１】
選択可能に、前記発光素子は、自己発光素子である。
【００１２】
選択可能に、前記発光素子は、第１極が陽極であり、第２極が陰極である。前記参照電圧の電圧値は、前記発光素子の陰極に入力される電圧値より大きい。
【００１３】
選択可能に、前記無効画素検出回路は、前記無効画素検出段階で、前記発光素子の第１極の電位が所定の電圧値より小さいとの検出に応答して、前記画素回路の無効を判断するように構成される。
【００１４】
本開示は、上記の無効画素検出回路に応用される無効画素検出方法をさらに提供する。前記無効画素検出方法において、検出電圧書き込み段階で、表示制御回路は、発光素子を点灯しないように画素駆動回路を制御し、無効画素検出回路は、無効検出線を介して前記発光素子の第１極に参照電圧を提供する。無効画素検出段階で、表示制御回路は、発光素子を点灯しないように画素駆動回路を制御し、無効画素検出回路は、前記発光素子の第１極の電位を検出し、当該電位に基づいて画素回路が無効であるか否かを判断する。
【００１５】
選択可能に、前記無効画素検出回路は、検出スイッチング回路と、スイッチング制御回路とをさらに含む。前記無効画素検出方法において、さらに、スイッチング制御回路は、検出電圧書き込み段階と無効画素検出段階で、前記発光素子の第１極が前記無効検出線に電気的に接続されるように検出スイッチング回路を制御し、表示段階で、前記発光素子の第１極が前記無効検出線に電気的に接続されないように前記検出スイッチング回路を制御する。
【００１６】
選択可能に、前記無効画素検出方法において、さらに、前記無効画素検出回路は、当該画素回路の無効を判断すると、暗状態制御信号を前記表示制御回路に出力し、前記表示制御回路は、前記暗状態制御信号を受信すると、表示段階で前記データ線に暗状態データ電圧を提供して前記発光素子を点灯させない。
【００１７】
選択可能に、前記発光素子は、第１極が陽極であり、第２極が陰極である。前記参照電圧の電圧値は、前記発光素子の陰極に入力される電圧値より大きい。
【００１８】
選択可能に、前記無効画素検出回路が、前記発光素子の第１極の電位を検出し、当該電位に基づいて前記画素回路が無効であるか否かを判断することは、前記無効画素検出回路が、前記発光素子の第１極の電位が所定の電圧値より小さいとの検出に応答して、前記画素回路の無効を判断するように構成されることを含む。
【００１９】
本開示は、画素回路と、上記の無効画素検出回路を含む表示装置をさらに提供する。前記無効画素検出回路は、前記画素回路に接続され、前記画素回路が無効であるか否かを検出するように構成される。
【図面の簡単な説明】
【００２０】
【図１】図１は、本開示の一部実施例における無効画素検出回路の構造図である。
【図２】図２は、本開示の一部実施例における無効画素検出回路の構造図である。
【図３】図３は、本開示の一部実施例における無効画素検出回路の構造図である。
【図４】図４は、本開示の一部実施例における無効画素検出回路の構造図である。
【図５】図５は、本開示の一部実施例における無効画素検出回路の回路図である。
【図６】図６は、本開示の一部実施例における無効画素検出方法のフローチャートである。
【発明を実施するための形態】
【００２１】
以下、本開示の実施例の図面を参照しながら、本開示の実施例の技術手段を明確且つ完全的に記載する。明らかに、記載される実施例は、本開示の実施例の一部であり、全てではない。本開示の実施例に基づき、当業者が創造性のある作業をせずに為しえる全ての実施例は、すべて本開示の保護範囲に属するものである。
【００２２】
本開示のすべての実施例に用いられるトランジスタは、薄膜トランジスタ、電界効果トランジスタまたはその他の同一特性のデバイスである。
【００２３】
本開示の実施例に記載の無効画素検出回路は、画素回路に接続される。図１に示すように、前記画素回路は、相互に接続された発光素子ＥＬと画素駆動回路１０を含む。たとえば、前記画素駆動回路１０は、前記発光素子ＥＬの第１極に接続される。
【００２４】
本開示の実施例に記載の無効画素検出回路は、表示制御回路１１と無効画素検出回路１２とを含む。
【００２５】
前記表示制御回路１１は、前記画素駆動回路１０に接続され、検出電圧書き込み段階と無効画素検出段階で、前記発光素子を点灯しないように前記画素駆動回路１０を制御するように構成される。
【００２６】
前記無効画素検出回路１２は、無効検出線ＳＥＮを介して前記発光素子の第１極に接続され、検出電圧書き込み段階で無効検出線ＳＥＮを介して前記発光素子の第１極に参照電圧を提供し、無効画素検出段階で前記発光素子の第１極の電位を検出し、当該電位に基づいて当該画素回路が無効であるか否かを判断するように構成される。
【００２７】
本開示の実施例に記載の無効画素検出回路は、表示制御回路１１と無効画素検出回路１２とを含む。表示制御回路１１は、検出電圧書き込み段階と無効画素検出段階で発光素子が点灯されないように制御する。無効画素検出回路１２は、検出電圧書き込み段階で無効検出線ＳＥＮを介して前記発光素子の第１極に参照電圧を提供し、無効画素検出段階で、発光素子の第１極の電位を判断することによって、発光素子の第１極と当該発光素子の第２極が画素無効の原因で導通して発光素子の第１極の電位が保持できなくなったかを特定して、画素回路が無効であるか否かを判断する。
【００２８】
本開示の実施例に記載の無効画素検出回路は、発光素子の短絡によるデッドピクセルを検出可能である。実際の作業において、前記発光素子の第２極は、通常、接地するか、ローレベルに接続される。そのため、発光素子の第１極と当該発光素子の第２極が導通すると、無効画素検出回路１２が無効画素検出段階で検出した発光素子の第１極の電位も相応的に低い。当該発光素子の第１極の電位が異常に一定の規格値を超えると、当該画素をデッドピクセルとマークし、記憶装置によって当該画素の位置情報を記憶する。
【００２９】
選択可能に、前記発光素子は、ＯＬＥＤ（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）、ＱＤ−ＬＥＤ、Ｍｉｃｒｏ−ＬＥＤなど、電流の衝撃で老化して発光に支障をきたすあらゆるタイプの自己発光素子である。発光素子の第１極は、陽極であり、発光素子の第２極は、陰極である。
【００３０】
一部の実施例において、デッドピクセルの検出は、正常の表示に支障を来たさないように、正常表示状態で行われる必要がなく、オフにするたびに画面が暗くなるプロセスで行われる。
【００３１】
一部の実施例において、図２に示すように、本開示の実施例に記載の無効画素検出回路は、検出スイッチング回路１３と、スイッチング制御回路１４とをさらに含む。
【００３２】
前記検出スイッチング回路１３は、制御側が前記スイッチング制御回路１４に接続され、第１側が前記発光素子ＥＬの第１極に接続され、第２側が無効検出線ＳＥＮに接続される。
【００３３】
前記スイッチング制御回路１４は、検出電圧書き込み段階と無効画素検出段階で、前記発光素子ＥＬの第１極が前記無効検出線ＳＥＮに電気的に接続されるように前記検出スイッチング回路１３を制御し、表示段階で、前記発光素子ＥＬの第１極が前記無効検出線ＳＥＮに接続されない（電気的に遮断される）ように前記検出スイッチング回路１３を制御する。
【００３４】
本開示の図２に示す実施例において、前記無効画素検出回路は、検出スイッチング回路１３と、スイッチング制御回路１４とをさらに含む。スイッチング制御回路１４は、検出電圧書き込み段階と無効画素検出段階で、前記発光素子ＥＬの第１極が前記無効検出線ＳＥＮに電気的に接続されるように検出スイッチング回路１３を制御し、表示段階で、表示に支障を来たさないよう、前記発光素子の第１極が前記無効検出線ＳＥＮに電気的に接続されないように検出スイッチング回路１３を制御する。
【００３５】
一部の実施例において、前記検出スイッチング回路は、ゲートが前記スイッチング制御回路に接続され、第１極が前記発光素子の第１極に接続され、第２極が前記無効検出線に接続される検出スイッチングトランジスタを含む。
【００３６】
一部の実施例において、図３に示すように、前記画素駆動回路１０は、データ線ＤＬにも接続され、前記データ線ＤＬのデータ電圧に基づいて、前記発光素子ＥＬを発光させるか否かを制御する。前記無効画素検出回路１２は、前記表示制御回路１１にも接続され、当該画素回路の無効を判断すると、表示段階で暗状態制御信号を前記表示制御回路１１に出力するように構成される。前記表示制御回路１１は、データ線ＤＬに接続され、前記暗状態制御信号を受信すると、表示段階で前記データ線ＤＬに暗状態データ電圧を提供して前記発光素子ＥＬを点灯させないように構成される。
【００３７】
一部の実施例において、前記無効画素検出回路１２は、画素回路の無効を判断すると、表示段階で無効画素に含まれる発光素子が点灯されないように表示制御回路１１を制御し、デッドピクセル状態において電流が絶えずに短絡箇所に印加するために電流が大きくなることを避け、さらに、熱効果で周辺画素のＴＦＴ（薄膜トランジスタ）と発光素子の老化の加速化による大面積の不良現象の発生を避ける。
【００３８】
一部の実施例において、図４に示すように、前記画素駆動回路は、駆動トランジスタＤＴＦＴと、記憶回路４１と、データ書き込み回路４２を含む。
【００３９】
前記駆動トランジスタＤＴＦＴは、ゲートが前記データ書き込み回路４２を介してデータ線ＤＬに接続され、第１極がハイレベル入力側Ｖｄｄに接続され、第２極が前記発光素子ＥＬの第１極に接続される。前記発光素子ＥＬの第２極は、ローレベル入力側ＶＳＳに接続される。
【００４０】
前記記憶回路４１は、前記駆動トランジスタＤＴＦＴのゲートと前記駆動トランジスタＤＴＦＴの第２極との間に接続される。
【００４１】
選択可能に、記憶回路４１は、記憶コンデンサを含む。当該記憶コンデンサは、第１側が駆動トランジスタのゲートに接続され、第２側が駆動トランジスタの第２極に接続される。
【００４２】
前記表示制御回路１１は、前記データ線ＤＬと前記データ書き込み回路４２に接続され、検出電圧書き込み段階と無効画素検出段階で、前記駆動トランジスタＤＴＦＴのゲートが前記データ線ＤＬに電気的に接続されるように前記データ書き込み回路４２を制御し、検出電圧書き込み段階と無効画素検出段階で前記データ線ＤＬに遮断電圧を書き込んで前記駆動トランジスタＤＴＦＴの遮断を制御するように構成される。
【００４３】
一部の実施例において、前記記憶回路４１は、記憶コンデンサを含む。図４に示すように、駆動トランジスタＤＴＦＴは、ｎ型トランジスタを例とする。この場合、ＤＴＦＴの第１極は、ＤＴＦＴのドレインであり、ＤＴＦＴの第２極は、ＤＴＦＴのソースである。選択可能に、ＤＴＦＴは、ｐ型トランジスタであってもよい。
【００４４】
一部の実施例において、本開示の実施例に記載の無効画素検出回路は、画素回路に接続される。図５に示すように、前記画素回路は、相互に接続されたＯＬＥＤと画素駆動回路を含む。前記画素駆動回路は、ＯＬＥＤの陽極に接続される。本開示の実施例に記載の無効画素検出回路は、表示制御回路１１と、無効画素検出回路１２と、検出スイッチング回路１３と、スイッチング制御回路１４とを含む。
【００４５】
前記検出スイッチング回路１３は、ゲートがスイッチング制御側Ｇ２を介して前記スイッチング制御回路１４に接続され、ソースがＯＬＥＤの陽極に接続され、ドレインが無効検出線ＳＥＮに接続される検出スイッチングトランジスタＴＤを含む。
【００４６】
前記スイッチング制御回路１４は、検出電圧書き込み段階と無効画素検出段階で、ＯＬＥＤの陽極が前記無効検出線ＳＥＮに電気的に接続されるように前記検出スイッチングトランジスタＴＤの導通を制御し、表示段階で、ＯＬＥＤの陽極が前記無効検出線ＳＥＮに電気的に接続されないように前記検出スイッチングトランジスタＴＤの遮断を制御する。
【００４７】
前記画素駆動回路は、駆動トランジスタＤＴＦＴと、記憶コンデンサＣｓｔと、データ書き込みトランジスタＴ１を含む。
【００４８】
前記駆動トランジスタＤＴＦＴのゲートは、前記データ書き込みトランジスタＴ１のソースに接続され、前記駆動トランジスタＤＴＦＴのドレインは、ハイレベル入力側Ｖｄｄに接続され、前記駆動トランジスタＤＴＦＴのソースは、ＯＬＥＤの陽極に接続される。
【００４９】
前記データ書き込みトランジスタＴ１のゲートは、走査線Ｇ１に接続され、前記データ書き込みトランジスタＴ１のドレインは、データ線ＤＬに接続される。
【００５０】
前記記憶コンデンサＣｓｔは、前記駆動トランジスタＤＴＦＴのゲートと前記駆動トランジスタＤＴＦＴのソースとの間に接続される。
【００５１】
ＯＬＥＤの陰極は、ローレベル入力側ＶＳＳに接続される。
【００５２】
前記表示制御回路１１は、前記データ線ＤＬと前記走査線Ｇ１にそれぞれ接続され、検出電圧書き込み段階と無効画素検出段階で、前記駆動トランジスタＤＴＦＴのゲートが前記データ線ＤＬに電気的に接続されるように前記データ書き込みトランジスタＴ１の導通を制御し、検出電圧書き込み段階と無効画素検出段階で前記データ線ＤＬに遮断電圧を書き込んで前記駆動トランジスタＤＴＦＴの遮断を制御するように構成される。ＤＴＦＴがｎ型トランジスタであるため、たとえば、前記遮断電圧は、ゼロ電圧である。
【００５３】
前記無効画素検出回路１２は、無効検出線ＳＥＮを介してＴＤのドレインに接続され、検出電圧書き込み段階で無効検出線ＳＥＮと導通のＴＤを介してＯＬＥＤの陽極に参照電圧Ｖｒｅｆを提供し、無効画素検出段階で、ＯＬＥＤの陽極の電位を検出し、当該電位に基づいて、当該画素回路が無効であるか否かを判断するように構成される。
【００５４】
前記無効画素検出回路１２は、さらに前記表示制御回路１１に接続され、当該画素回路の無効を判断すると、暗状態制御信号を前記表示制御回路１１に出力するように構成される。
【００５５】
前記表示制御回路１１は、データ線ＤＬに接続され、前記暗状態制御信号を受信すると、表示段階で前記データ線ＤＬに暗状態データ電圧を提供してＯＬＥＤを点灯させないように構成される。
【００５６】
選択可能に、Ｃ１は、無効検出線ＳＥＮ上の寄生容量である。前記無効画素検出回路１２は、駆動ＩＣ（Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ）に設けられてもよい。前記表示制御回路１１も駆動ＩＣに設けられてもよい。
【００５７】
一部の実施例において、前記無効画素検出回路１２は、アナログデジタルコンバータ（ＡＤＣ）（ＯＬＥＤの陽極の電位を検出して画素が無効であるか否かを判断することに用いられる）と、スイッチと、参照電圧出力側を含む。検出電圧書き込み段階で、前記スイッチは、参照電圧出力側が無効検出線ＳＥＮに接続されるように制御する。無効画素検出段階で、前記スイッチは、前記アナログデジタルコンバータが無効検出線ＳＥＮに接続されるように制御する。前記アナログデジタルコンバータによって無効検出線ＳＥＮ上の電圧を検出する。
【００５８】
本開示の図５に示す無効画素検出回路の動作プロセスは、以下を含む。検出電圧書き込み段階で、ＴＤがオンになり、無効画素検出回路１２は、ＳＥＮに参照電圧Ｖｒｅｆを印加する。前記表示制御回路１１は、Ｔ１の導通を制御してＤＴＦＴのゲートとデータ線ＤＬとを電気的に接続させる。表示制御回路１１は、データ線ＤＬに遮断電圧を書き込んで前記駆動トランジスタＤＴＦＴの遮断を制御し、ＯＬＥＤを点灯させない状態でＯＬＥＤの陽極に参照電圧Ｖｒｅｆを書き込む。ＳＥＮに寄生容量Ｃ１が存在するため、寄生容量Ｃ１の作用でＶｒｅｆを記憶する。
【００５９】
選択可能に、参照電圧Ｖｒｅｆの電圧値は、ＯＬＥＤの陰極に入力された電圧値より大きい。たとえば、ＯＬＥＤの陰極にマイナス電圧が入力された場合、Ｖｒｅｆの値は、０Ｖ〜４Ｖである。ＯＬＥＤの陰極が接地する場合、Ｖｒｅｆの値は、プラス電圧である。
【００６０】
無効画素検出段階で、ＴＤがオンになり、無効画素検出回路１２は、ＳＥＮを介してＯＬＥＤの陽極の電圧を検出する。当該画素にデッドピクセルが存在して、ＯＬＥＤの陽極と当該ＯＬＥＤの陰極との間の短絡が生じるのであれば、ＳＥＮは、直接ローレベル入力側ＶＳＳに接続される。または、前記無効画素検出回路１２が検出したＯＬＥＤの陽極の電圧が異常に一定の規格値を超えると、当該画素をデッドピクセルとマークし、当該ポイントの位置情報を記憶装置によって記憶する。
【００６１】
表示段階で、ＴＤがオフになり、ＯＬＥＤの陽極と前記無効検出線ＳＥＮとを接続させない。表示制御回路１１は、以上マークしたデッドピクセルに入力されるデータ線上のデータ電圧が０Ｖになる（この場合、データ電圧がＤＴＦＴの遮断を制御可能なあらゆる電圧であってもよい）ように制御し、ＤＴＦＴの遮断を制御し、駆動トランジスタＤＴＦＴに当該デッドピクセルを流れる駆動電流があることを防止し、これ以上のデッドピクセルの発生を阻止する。
【００６２】
本開示の実施例に記載の無効画素検出方法は、上記の無効画素検出回路に応用される。図６に示すように、前記無効画素検出方法において、以下のステップを含む。
Ｓ１：検出電圧書き込み段階で、表示制御回路は、発光素子を点灯しないように画素駆動回路を制御し、無効画素検出回路は、無効検出線を介して前記発光素子の第１極に参照電圧を提供する。
Ｓ２：無効画素検出段階で、表示制御回路は、発光素子を点灯しないように画素駆動回路を制御し、無効画素検出回路は、前記発光素子の第１極の電位を検出し、当該電位に基づいて画素回路が無効であるか否かを判断する。
【００６３】
一部の実施例において、前記無効画素検出回路が検出スイッチング回路とスイッチング制御回路とをさらに含む場合、前記無効画素検出方法において、さらに、スイッチング制御回路は、検出電圧書き込み段階と無効画素検出段階で、前記発光素子の第１極が前記無効検出線に電気的に接続されるように検出スイッチング回路を制御し、表示段階で、前記発光素子の第１極が前記無効検出線に電気的に接続されないように前記検出スイッチング回路を制御する。
【００６４】
一部の実施例において、本開示の実施例に記載の無効画素検出方法で、さらに、前記無効画素検出回路は、当該画素回路の無効を判断すると、暗状態制御信号を前記表示制御回路に出力し、前記表示制御回路は、前記暗状態制御信号を受信すると、表示段階で前記データ線に暗状態データ電圧を提供して前記発光素子を点灯させない。
【００６５】
本開示の実施例に記載の表示装置は、画素回路と、上記の無効画素検出回路を含む。前記無効画素検出回路は、前記画素回路に接続される。
【００６６】
以上の記載は、本開示の一部の実施形態である。なお、当業者にとって、本開示に記載した原理を逸脱することなくいくつかの改良や修飾を行うこともできる。これらの改良や修飾も、本開示の保護範囲として見なされるべきである。
【図１】
2020515894.tif 000003
【図２】
2020515894.tif 000004
【図３】
2020515894.tif 000005
【図４】
2020515894.tif 000006
【図５】
2020515894.tif 000007
【図６】
2020515894.tif 000008
【国際調査報告】
2020515894.tif 000009
2020515894.tif 000010
2020515894.tif 000011
2020515894.tif 000012