(57)【要約】  本発明は、生体医用光学イメージングシステムで使用されるアナログ電流／電圧変換器の電子回路に関する。本発明は、特に生体医用光学イメージングシステムが光ファイバーケーブルからの光強度情報を読み取るため光ファイバーケーブルに接続するｐｎ型半導体フォトダイオードに流れる電流の量の電圧値に電子光ケーブル繊維の特に生物医学的光学結像系であるのｐｎ型半導体電子電流の量に変換することに関しての電子アナログ電流／電圧変換器との回路全体に関連する。【選択図】図３
2020519324.tif 000002
【特許請求の範囲】
【請求項１】
組織表面（１０）に光源位置（２０）から送信され、検出器位置（３０）で収集される光子に関しての電流を生成する電流源（１１０）を含む生体医用光学イメージングシステムのため上述した電流源（１１０）に電気的に接触するよう、積分レシーバ回路（８０）を含むアナログ電流／電圧変換器の電子回路であって、
閉じたときに前記の電流源（１１０）から積分レシーバ回路（８０）に電流を供給するためのノーマルオープン（ＮＡ）スイッチ（６０）と、開いたときに電流源（１１０）からレシーバ回路（８０）への電流の流れを中断するノーマルクローズ（ＮＫ）スイッチ（７０）、前記のノーマルオープン（ＮＡ）スイッチ（６０）及び前記のノーマルクローズ（ＮＫ）スイッチ（７０）のトリガー信号を送信するように構成されたスイッチング回路（５０）を、ノーマルオープン（ＮＡ）スイッチ（６０）とスイッチング回路（５０）の間の信号伝送を確保するとＬ１線、及びノーマルクローズ（ＮＣ）スイッチ（６０）と、スイッチング回路（５０）の間に信号伝送を確保するために、Ｌ２のラインを含み、スイッチング回路（５０）から来る信号のノーマルオープン（ＮＡ）スイッチ（６０）にノーマルクローズ（ＮＫ）スイッチ（７０）よりも早く到達することを保証するために前記の線前記のＬ１線が前記のＬ２より長くすることであることを特徴とする、アナログ電流／電圧変換器の電子回路。
【請求項２】
Ｌ１線及びＬ２線は、金属またはポリシリコン材料が含まれることを特徴とする、請求項１に記載のアナログ電流／電圧変換器の電子回路。
【請求項３】
ノーマルクローズ（ＮＫ）スイッチ（７０）及びノーマルオープン（ＮＡ）スイッチ（６０）はＣＭＯＳ・ＭＯＳＦＥＴであることを特徴とする、請求項１に記載のアナログ電流／電圧変換器の電子回路。
【請求項４】
請求項１に記載のアナログ電流／電圧変換器を含む生体医用光学イメージングシステム。
【発明の詳細な説明】
【技術分野及び背景技術】
【０００１】
生体医学のＤＯＴ装置は、あらゆるタイプの組織内での光源位置に入った後も組織内を伝播し続け、進行中にも組織内に軌道の形成の原因となるレーザー光子が特定の検出器位置から収集する、そして収集されたその光子の電気的に測定する回路と、その回路も適切に使用された後画像作成アルゴリズムや方法で画像への変換を可能にする医療用イメージング装置である。
【０００２】
拡散光トモグラフィ（ＤＯＴ）システムでは、入力のフォトダイオードに基づいて測定されるフォトダイオード電流を電圧値に変換する電子回路は使用されている。この電子回路は、一般的な用途に加えて、特別な目的のためにＤＯＴシステムのデータ収集部品の電子部品にもあることがある。前記の電子回路は、入力のフォトダイオードに落ちる光子が半導体電子フォトダイオードを介して電流に変換された直後にその電流に変換するために使用される。それに従って、前記の電子回路は半導体フォトダイオード内のｐｎ型の接合でｐ型（正孔密度）及びｎ型（電子密度）のゾーンの間での空乏の空間電荷ゾーン、そしてｐ型及びｎ型の本体ゾーンにある少数および多数の電流キャリアによって流れる電流を電圧値に変換する。
【０００３】
現在の技術では、この分野で使用されるアナログ電流入力及び電圧出力を備えたすべての回路が存在している。バーブラウンとテキサスインスツルメンツのＤＤＣ２３２「３２チャンネル、電流入力、アナログ・デジタル変換回路全体」、ＤＤＣ１０１「２０ビット、アナログ・デジタル変換回路全体」、ＤＤＣ１１２「ダブル電流入力２０ビット、アナログ・デジタル変換回路全体」ＤＤＣ１１４「クワッド電流入力２０ビットアナログ・デジタル変換回路全体」、ＤＤＣ１１８「オクト電流入力２０ビットアナログ・デジタル変換回路全体」そしてＤＤＣ３１６「１６チャンネル、電流入力、アナログ・デジタル変換回路全体」はこの全ての回路の例としてあげることができるのである。
【０００４】
以下の特許も、当技術分野の先行技術に関する。
ＵＳ５８４１３１０番の「アナログ・デジタル変換器への電流−電圧積分器及びそれに関する方法」と題する特許公報
ＵＳ５５１５２６０番の「電流−電圧変換回路、電流圧縮伸張回路、自動露出制御システム及び内蔵センサーの自動露出制御システム」と題する特許公報
ＷＯ１９９８０４５７９８番の「アナログ−デジタル変換器のための電流−電圧積分器」と題する特許公報
ＵＳ５８４１３１０番の「アナログ−デジタル変換器のための電流−電圧積分器及びその方法」と題する特許公報
ＥＰ０９７４１１９番の「アナログ−デジタル変換器のための電流−電圧積分器」と題する特許公報
ＵＳ５１０３２３０番の「精密デジタル化電流積分及び測定回路」と題する特許公報
ＵＳ５７０３５８９番の「デルタシグマ変調器のためのスイッチトキャパシタキャパシタ入力サンプリング回路及び方法」と題する特許公報
【０００５】
前述のＤＤＣシリーズでは、内蔵レシーバとアナログデジタル変換器（ＡＤＣ）の両方の製品でも、入力電流のスイッチングモードは考慮されていない。入力電流は制御回路から来ると述べられているが、入力の電流がどのように切り替わるかについての詳細な情報はない。この技術では、電流／電圧サイクルタイミングが少なくとも３３０マイクロ秒であると述べられる。一方、積分のタイミングを短縮するための研究は行われていない。これに関して時間パルス図のみがある。通常の状態では、パルスはパルス発生回路から供給される。パルスの生成、そして特定の同期に従ってアナログ回路ブロックに送信することは、デジタル制御タイミング回路を使用して実行できる。一種のバーチャルマイクロコントローラーがデジタルブロック組み込むこと、同時にタイミングを制御すること、矩形パルス信号を生成する必要がある。タイミングの生成に関する主題は、従来技術では言及されていない。
【０００６】
現在の技術では、この作業のために特定で、非常に複雑なデジタル／時間（「ｄｉｇｉｔａｌ  ｔｏ  ｔｉｍｅ  ｃｏｎｖｅｒｔｅｒ」−ＤＴＣ）回路で積分動作するスイッチングトランジスタの位相タイミングの遅延を実現することができる。しかし、この場合には、回路が更にもっと複雑になるし、それと共に、コンデンサスイッチング（「ｓｗｉｔｃｈｉｎｇ  ｃａｐａｃｉｔａｎｃｅ」）からのノイズが増加する。それらを防ぐためにアクティブ電子フィルター回路を配置する必要がある。
【０００７】
ＤＴＣ回路の最低のタイミングＤＴＣ回路の「Ａ  Ｈｉｇｈ−Ｌｉｎｅａｒｉｔｙ  Ｄｉｇｉｔａｌ−ｔｏ−Ｔｉｍｅ  Ｃｏｎｖｅｒｔｅｒ  Ｔｅｃｈｎｉｑｕｅ：Ｃｏｎｓｔａｎｔ−Ｓｌｏｐｅ  Ｃｈａｒｇｉｎｇ」ＩＥＥＥ  Ｊｏｕｒｎａｌ  ｏｆ  Ｓｏｌｉｄ−Ｓｔａｔｅ  Ｃｉｒｃｕｉｔｓ誌（５０巻、６号、２０１５年６月）資料に記載されている。この研究での方法を使用して、１００フェムト秒のタイミング範囲で積分できるスイッチング回路の設計及び実現は可能かもしれない。しかし、例え、タイミング回路を作るだけにも低ノイズバッファ」（「Ｌｏｗ  Ｎｏｉｓｅ  Ｂｕｆｆｅｒ  」−  ＬＮＢ）、ランプ発生器（「ｒａｍｐ  ｇｅｎｅｒａｔｏｒ」）、デジタル／アナログ変換器（「Ｄｉｇｉｔａｌ  ｔｏ  Ａｎａｌｏｇ  Ｃｏｎｖｅｒｔｅｒ」−ＤＡＣ）、位相同期回路（「Ｐｈａｓｅｄ  Ｌｏｃｋ  Ｌｏｏｐ」−ＰＬＬ）などの複雑な回路の設計、模式図や直列の描画する必要になる。この基準は、起源として使用され、ＤＴＣ回路の設計、標準積分レシーバの積分容量のスイッチング動作を実行するスイッチＣＭＯＳトランジスタを、ＤＴＣタイミング回路の適切使用でＤＴＣタイミング回路から来るイミングマークを介して行われ得る。しかし、この場合、回路の複雑さと電気ノイズの両方も増加する。もう一つの観点は、現在のタイミングが組織タイプを区別できる値まで下がることができないということである。
【０００８】
上述したように、従来技術の解決策では、積分容量をスイッチングすることとして、即ち、所定の電圧値の充電及びフォトダイオード流を介して電流の放電を可能にするスイッチングトランジスタのデジタル制御信号値をマイクロコントローラから持ってきてデジタル制御の電子回路のタイミングを供給するデジタル／時間（「ｄｉｇｉｔａｌ−ｔｏ−ｔｉｍｅ  ｃｏｎｖｅｒｔｅｒ−ＤＴＣ」のビルディングブロックのデジタルフロアの設計及び大規模な集積回路（「Ｖｅｒｙ  Ｌａｒｇｅ  Ｓｃａｌｅ  Ｉｎｔｅｇｒａｔｉｏｎ  Ｃｉｒｃｕｉｔｓ」−ＶＬＳＩ）の中に埋め込むことで可能になる。
【０００９】
要約すると、新しいデジタルタイミング回路ブロックを設計及び分析する場合、既存の積分レシーバ回路内に実装して、回路ブロック間の電気的整合性を確保する必要がある。上述したように、これらの回路ブロックの設計、回路全体での配置は更に大きな負担になる。これらは、構造的に回路の複雑さを増加させ、回路の電気ノイズを増加させ、この電気ノイズの増加を防ぐために回路に電気的のアクティブフィルターを設計及び配置する必要がある。電気的ノイズの最大の原因は積分の容量をトランジスタを介してスイッチング（「ｃａｐａｃｉｔｉｖｅ  ｓｗｉｔｃｈｉｎｇ」）と関連のノイズである。
【００１０】
結局、本技術のタイミング回路は非常に高価であり、１００フェムト秒より下回らない。従って、ＤＴＣ回路が設計及び製造され、電流／電圧変換の積分が実行されても、この期間を連続する測定で使用しても、異なる吸収係数と散乱係数を持つ組織タイプを既存の技術で区別することは不可である。
【００１１】
従って、既存の技術における新しい方法の必要性は徐々に高まり始めている。
【発明の概要】
【００１２】
上記に基づいて、本発明の目的は、生体医用光学イメージングシステム法の一つである拡散光トモグラフィ（ＤＯＴ）システムにおける組織タイプの区別を実現することである。
【００１３】
本発明の別の目的は、アナログ電流−電圧変換器のすべての回路における電流／電圧積分サイクルのタイミングを既存の値よりはるかに低減することである。
【００１４】
本発明の別の目的は、アナログ電流電圧変換器回路におけるＤＴＣなどのデジタル制御回路を排除することである。
【００１５】
本発明の新規性は以下のように説明できる。タイミング遅延、つまり、積分プロセスを実行する容量以上生成される基準電圧が入力のフォトダイオードを介して、流れるプロセスの時間は積分プロセスの切り替えを担当する２つのＣＭＯＳ（「Ｃｏｍｐｌｅｍｅｎｔａｒｙ  Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｉｌｉｃｏｎ」相補型金属酸化膜シリコン）ＭＯＳＦＥＴ（「金属酸化膜シリコン電界効果トランジスタトランス」Ｍｅｔａｌ−Ｏｘｉｄｅ  Ｓｉｌｉｃｏｎ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ）とトランジスタのゲート（「ｇａｔｅ」）が起こされるのは、金属またはポリシリコン接続長さが異なることによって実現される。
【００１６】
例えば、２０マイクロメートルの金属またはポリシリコン線の長さの違いは、約１００フェムト秒のタイミングの違いにつながる。１マイクロメートルの長さの違いの場合、約５フェムト秒のタイミング遅延が生じる。回路の集積プロセスに担当する二つのＣＭＯＳトランジスタのマイクロコントローラ制御回路空同時に導入する電圧スイッチング信号を、ゲート（「ｇａｔｅ」）ポートに制御回路の長さの違いにより導入することにより、所望の時間遅延が得られるのである。
【図面の簡単な説明】
【００１７】
【図１】組織表面から組織の中に光源位置から送られた光子を検出器位置の収集する確率関数を示している。
【図２】時間ゾーンで動作する拡散光トモグラフィ（ＴＲＤＯＴ）システムに関して代表的な図を示している。
【図３】伝送線遅延回路とスイッチを示している。
【図４】スイッチの図を示している。
【図５】積分レシーバ回路図である。
【図６】演算増幅器のトランジスタレベルの内部構造を示している。
【図７】演算増幅器のローパスフィルタを備えるの実施形態に関してのの回路図である。
【発明を実施するための形態】
【００１８】
この詳細な説明において、本発明は、主題のより良い理解に対するいかなる限定効果も構成しない実施形態によって例示される。
【００１９】
従って、本発明は、特に生体医用光学イメージング法の一つである拡散光トモグラフィ（ＤＯＴ）システムにおける組織タイプの区別を可能とする。本発明で説明され、ＤＯＴシステムの電子データ取得部分で使用される予定の回路全体は、フェムト秒及びより低いタイミングで積分できる。
【００２０】
従って、例えば伝送線遅延回路によって１マイクロメートルの長さのライン差を作成しても、この伝送線の差により、約５フェムト秒のタイミングを実現できる。１マイクロメートルの金属伝送線路は、現在の技術ではチャネル長は１０ナノメートルと考えられたら、１０ナノメートルの値の１００倍である。つまり、１マイクロメートルの伝送線でさえも設計でき、レイアウトが描くチップに簡単に挿入して、さらに長くすることができる。即ち、さらに小さい伝送線を描くことが可能であり、従って、積分タイミングとしてフェムト秒値を下回ることができる。
【００２１】
図１では、組織（１０）の表面の中へ光源表面（２０）から送信された光子を検出器位置（３０）に収集する確率の関数を示している。組織の光学特性に応じて、異なる積分タイミングで検出器の位置で収集される光子の数、つまりフォトダイオードで測定した場合、光強度値は異なる。ある組織タイプでは、ｔ１積分時間で測定された光強度値は１１であったら、別の組織タイプでは、Ｉ２になる。異なる組織タイプのため非常に短い積分時間の延期で次々に測定されるフォトダイオード電流の値が定式化されると、組織タイプの特性が推定できるのである。
【００２２】
頭に浮かぶ疑問の一つは、なぜ非常に小さな積分タイミングに移行したいのかということである。連続的に行われる多数の非常に小さな積分タイミング測定は特性的に組織タイプについてアイデアを与えるが、もっと大きなタイミング期間にする測定では詳細な情報は提供されないからである。
【００２３】
ある期間で光源位置から（２０）ピコ秒の間レーザー光子が矩形パルス信号として図２に示すように送信される場合、検出器（３０）で収集された光子によって生成される電圧信号の物理的画像もまた図２に示すように突然の高信号であり、そして直後指数的に減少する画像の形になる。高レベルを最初に表面光子が形成し、次に深くなる光子、次にもっと深くなる光子が収集されるため、指数的に減少する画像が提供される。
【００２４】
このシステムに文献で時間領域拡散光トモグラフィ（「Ｔｉｍｅ  Ｒｅｓｏｌｖｅｄ  Ｄｉｆｆｕｓｅ  Ｏｐｔｉｃ  Ｔｏｍｏｇｒａｐｈｙ」−ＴＲＤＯＴ）と名付けられる。時間領域で動作するＴＲＤＯＴ装置は、構築とテストに費用がかかる。ただ一個の光子にさえ敏感な光子マルチプレクサーチューブ、光学ミラー、偏光子、レンズ、光学テーブルに、暗室などの実験室条件などが必要である。実行するのに非常に高価であることに加えて、実際に実現して使用することも困難である。
【００２５】
本発明に実験室の条件下でおける暗室や単一の光子にも敏感なフォトマルチプライヤチューブが必要である高価なＴＲＤＯＴシステムの動作と同じことが単一のチップの中で実現させる電子回路を紹介する。従って、入力のフォトダイオード電流の回路へのスイッチングは非常に小さな期間で行うことができＴＲＤＯＴの仕事が達成される。それに、光源位置から組織内に送信された矩形パルス光電圧光子が組織を伝播し続けた後、検出器位置で収集された時に指数関数的に減少する光電圧グラフを描き、そしてこのグラフを生成する程に十分速い本発明に関するマイクロ電子スイッチングシステムによって測定を行うことができる。そうしないと、入力電流のスイッチングシステムが十分に速くない場合、検出器位置で指数関数的に減少する信号を測定できない。この理由により、本発明は、アナログ積分レシーバ回路全体の入力電流のスイッチングに焦点を合わせ、速度を可能な最大速度まで増加させようと試みる。
【００２６】
回路の動作を考慮したら、スイッチング速度を上げることも、使用する技術とは無関係であり、時間遅延回路は異なる長さの金属線またはポリシリコン線を利用すると考えられ、それに応じて実現されたのである。
【００２７】
図３及び図４には、設計された回路の動作原理を説明している。一般的な意味で、設計された回路では、回路出力に設けられた積分レシーバ回路（８０）との積分は、伝送線遅延回路（４０）がスイッチングトランジスタを活性化及び非活性化することによって達成されている。伝送線遅延回路（４０）は、スイッチング回路（５０）、金属線Ｌ１及びＬ２を含む。スイッチング回路（５０）は、スイッチを開閉するために使用されるトリガーへのパルス電圧を生成している間、伝送線Ｌ１、Ｌ２は、伝送線Ｌ１及びＬ２の長さの差による時間差である。Ｌ１、Ｌ２金属線の長さの違いのため、図２にあるＬ１線の端にあるノーマルオープン（ＮＡ）スイッチ（６０）に電圧のパルス到達して回路を閉じるとすぐに、まだＬ２の端にパルス信号はなく、従ってノーマルクローズ（ＮＫ）であるスイッチ（７０）が閉じたままである。伝送線の遅延によって引き起こされるＬ２の端に達するパルス入力がＮＫスイッチ（７０）を開くまで、積分プロセスは実行されル。次に、パルス入力ＮＫスイッチ（７０）が回路を開き、積分プロセスが終了する。
【００２８】
図５の実施形態において、本発明に関する電子回路全体は、ｎチャネル及びｐチャネルのＭＯＳＦＥＴトランジスタ、積分容量（Ｃｉｎｔ）及びＯＰＡＭＰである演算増幅器の回路全体（９０）を含む。図６参照、演算増幅の回路全体（９０）に６つのＭＯＳＦＥＴ（２ｐチャネルＭＯＳＦＥＴと４ｎチャネルＭＯＳＦＥＴトランジスタ）、そして１つの受動抵抗素子が配置され、演算増幅回路全体（９０）はすべてのシステムの系核となり、そして、その中央に差動増幅回路（１００）がある。差動増幅回路（１００）は、４つのトランジスタ（Ｍ７、Ｍ８、Ｍ９、Ｍ１０）から成り、回路全体の内側部分に配置されている。Ｍ７、Ｍ８、Ｍ９、Ｍ１０のＭＯＳＦＥＴトランジスタは、増幅器（１００）の入力での小さな電圧差を増幅し、それらを出力に転送するの一部である。差動増幅器の電流源（１１０）は、カレントミラー（「ｃｕｒｒｅｎｔ  ｍｉｒｒｏｒ」）方式で接続されたＭ１１、Ｍ１２ｎチャネルＭＯＳＦＥＴトランジスタで構成されている。回路全体でのすべてのｎチャネルＭＯＳＦＥＴトランジスタのボディ（「ｓｕｂｓｔｒａｔｅ」）はのの電圧レベルは最も低いグラウンド（「ｇｒｏｕｎｄ」）に、すべてのｐチャネルＭＯＳＦＥＴトランジスタのボディ（「ｓｕｂｓｔｒａｔｅ」）は最高電圧レベルのＶＤＤ（１ボルトＤＣの直流電圧）へ接続されている。
【００２９】
図５の回路の右端のトランジスタＭ１は、回路に必要な１ボルトのＤＣ電圧を供給する。Ｍ１ｐチャネルＭＯＳＦＥＴトランジスタＭ１はここで１ＶＤＣ、Ｖｒｅｆ基準電圧値をオペレーティングシステムに一致するように、同期回路スイッチングする。Ｍ１トランジスタスイッチのゲート（「ｇａｔｅ」）端トリガをФｒｅｆパルス信号が提供する。ＰチャネルＭ１トランジスタソース端子（「ｓｏｕｒｃｅ」）は、Ｖｒｅｆポートに接続され、Фｒｅｆのパルス信号入力はゲート端子に接続されている。通常、ロジック１の高電圧レベルのФｒｅｆの電圧はロジック０に下がるほどトリガされると、ノーマルオープン（ＮＡ）のＭ１トランジスタの回路を閉じる。このための図５の右端のＭ１トランジスタソース端に接続された１  ＶＤＣのＶｒｅｆ基準電圧はＣｉｎｔｉの積分容量（コンデンサ）＋端子に設けられている。Ｍ５及びＭ６  ｐチャネルＭＯＳＦＥＴトランジスタのゲート端もФｗａｉｔ１及びФｗａｉｔ２パルス信号で表示される。Ｍ２ｐチャネルＭＯＳＦＥＴトランジスタもその回路を閉じると、Ｃｉｎｔ容量はＭ１、Ｍ５、Ｍ２のトランジスタを通じてたどる電流経路を介してＣｉｎｔ積分容量を満たし、そしてと１  ＶＤＣ電圧値にする。
【００３０】
Ｃｉｎｔ積分容量が満たされるのは、次のように要約できる。ノーマリオープン（ＮＡ）のＭ１トランジスターはオフにされ、ＮＡのＭ６トランジスターはＮＡのままで残され、Ｃｉｎｔ容量の＋端は正の１  ＶＤＣのＶｒｅｆ電圧値に到達される。同時に、ＮＡを備えたＭ５  ｐチャネルＭＯＳＦＥＴトランジスタもオフになり、ＮＡのの−Ｍ２トランジスタがオフになり、Ｃｉｎｔ容量の−端もグランド（「ｇｒｏｕｎｄ」）レベルに達する。直後に既にＮＡであったＭ６トランジスタＮＡのままで続け、前のステップでの閉じたＭ５トランジスタがオンにされ、それでこの新しい状態にＣｉｎｔコンデンサの＋と−の両方の端子がフラッシュされる（「ｆｌｏａｔｉｎｇ  ｐｏｉｎｔ」浮動小数点）その時点でＣｉｎｔコンデンサは１  ＶＤＣの基準電圧に設定される。
【００３１】
積分、即ち、電流／電圧変換プロセスする次のステップでははＭＳトランジスタを閉じる、ＮＡであるｎチャネルのＭ４トランジスタのФＩＮＴ２ゲート（「ｇａｔｅ」）入力ロジック１の高レベルにすることによってトリガされ、オフにする（ＯＮに設定されている）。ФＩＮＴ１がゲート（「ｇａｔｅ」）端でロジック０の電圧値にあって、ソースゲート（「ｓｏｕｒｃｅ−ｇａｔｅ」）の電圧値が最初に０ボルトである間、つまりノーマルクローズ（ＮＫ）弱反転モードでは、回路に逆接続されたＭ３トランジスターは、ФＩＮＴ１のゲート端でＭ４トランジスターがすぐオフになった後短時間だけに−１の電圧パルスが行われる。従って弱反転モードでは、回路に逆接続されたｐチャネルＭ３トランジスターを流れる電流が切られ、突然回路が開く。
【００３２】
それでは、この期間、つまりＭ４トランジスタが回路を閉じてからＭ３トランジスタが開くまでの期間は、左端のフォトダイオードから電流が流れ始めてすぐに中断する時の期間の差にＣｉｎｔ積分容量は、入力から引き出されたフォトダイオード電流を電圧値に積分する。積分電流／電圧変換プロセスを要約すると、Ｍ１、Ｍ２、及びＭ６トランジスタはオープン状態を維持する。最初に、Ｍ５とＭ４のトランジスタは回路を開くまでの非常に短い期間の間にＣｉｎｔ容量はフォトダイオードが回路から引き出した電流を電圧値に積分し積分電圧値ほどの電圧は変換されるのである。
【００３３】
図７では、そのスイッチングトランジスタ、積分容量とスイッチングノイズを除去するためにスイッチの入力に配置された６ＧｈｚローパスＲＣフィルターを見ることができる。
【符号の説明】
【００３４】
１０…組織、２０…光源位置、３０…検出器の位置、４０…伝送線路遅延回路、５０…スイッチング回路、６０…ノーマルオープン（ＮＡ）スイッチ、７０…ノーマルクローズ（ＮＫ）スイッチ、８０…積分レシーバブロック、９０…演算増幅回路全体、１００…差動増幅回路、１１０…電流源。
【図１】
2020519324.tif 000003
【図２】
2020519324.tif 000004
【図３】
2020519324.tif 000005
【図４】
2020519324.tif 000006
【図５】
2020519324.tif 000007
【図６】
2020519324.tif 000008
【図７】
2020519324.tif 000009
【国際調査報告】
2020519324.tif 000010
2020519324.tif 000011