(57)【要約】  本発明は、電子機器の試験装置のためのプローブカード１の多層３０を製造する方法であって、第１の誘電体層３０ａから始まり最後の誘電体層３０ｎまでの複数の誘電体層３０ａ〜３０ｎを設けるステップと、レーザーアブレーションを用いて、複数の誘電体層３０ａ〜３０ｎの各誘電体層３０ａ、３０ｂ中に、各誘電体層３０ａ、３０ｂ中で同数の複数の貫通構造３１ａ、３１ｂを形成するステップであって、複数の貫通構造３１ａ、３１ｂは、各誘電体層３０ａ、３０ｂの両対向面を互いに接続するように構成されるステップと、複数の貫通構造３１ａ、３１ｂを、各誘電体層３０ａ、３０ｂ中に複数の導電構造３４ａ、３４ｂを形成するために導電材料で充填するステップと、複数の誘電体層３０ａ〜３０ｎを、各誘電体層３０ａの複数の導電構造の、各導電構造３４ａが、そのような多層３０中で、次の隣接する誘電体層３０ｂの複数の導電構造の、対応する導電構造３４ｂに接触し、複数の導電経路３６を形成するように重ねるステップと、を含み、導電経路３６は、第１の誘電体層３０ａの露出面にて多層３０の第１の面Ｆ１上に配置される、第１の複数のコンタクトパッド３０Ａと、最後の誘電体層３０ｎの露出面にて多層３０のうち、反対側の第２の面Ｆ２上に配置される第２の複数のコンタクトパッド３０Ｂとの電気接続を確立し、第２の複数のコンタクトパッド３０Ｂは、第１の複数のコンタクトパッド３０Ａよりも大きなピッチを有し、多層３０は、導電経路３６により接続される複数のコンタクトパッド３０Ａ、３０Ｂ間の空間変換を行う方法に言及する。
2020519860.tif 000002
【特許請求の範囲】
【請求項１】
電子機器の試験装置のためのプローブカード（１）の多層（３０）の製造方法であって、
第１の誘電体層（３０ａ）から始まり最後の誘電体層（３０ｎ）までの複数の誘電体層（３０ａ〜３０ｎ）を設けるステップと、
レーザーアブレーションにより、前記複数の誘電体層（３０ａ〜３０ｎ）の各誘電体層（３０ａ、３０ｂ）中に、各誘電体層（３０ａ、３０ｂ）中に一致する数で存在する複数の貫通構造（３１ａ、３１ｂ）を実現するステップであって、前記一致する数の貫通構造（３１ａ、３１ｂ）は、各誘電体層（３０ａ、３０ｂ）の両対向面と接触するように構成されている、複数の貫通構造（３１ａ、３１ｂ）を実現するステップと、
各誘電体層（３０ａ、３０ｂ）中に複数の導電構造（３４ａ、３４ｂ）を実現するために、前記複数の貫通構造（３１ａ、３１ｂ）を導電材料で充填するステップと、
前記複数の誘電体層（３０ａ〜３０ｎ）を、各誘電体層（３０ａ）の前記複数の導電構造の、各導電構造（３４ａ）が、前記多層（３０）中の次の隣接する誘電体層（３０ｂ）の、前記複数の導電構造のうちの対応する導電構造（３４ｂ）に接触し、複数の導電経路（３６）を形成するように重ねるステップと、
を含み、
前記導電経路（３６）は、前記第１の誘電体層（３０ａ）の露出面に対応する、前記多層（３０）の第１の面（Ｆ１）上に実現される第１の複数のコンタクトパッド（３０Ａ）と、前記最後の誘電体層（３０ｎ）の露出面に対応する、前記多層（３０）のうち、反対側の第２の面（Ｆ２）上に実現される第２の複数のコンタクトパッド（３０Ｂ）との電気接続を確立し、前記第２の複数のコンタクトパッド（３０Ｂ）は、前記第１の複数のコンタクトパッド（３０Ａ）よりもその対称の中心の距離が大きく、したがって、前記多層（３０）は、前記接続経路（３６）により接続される前記複数のコンタクトパッド（３０Ａ、３０Ｂ）間の空間変換を行う、製造方法。
【請求項２】
前記複数のコンタクトパッド（３０Ａ、３０Ｂ）は、前記第１の誘電体層および前記最後の誘電体層（３０ａ、３０ｎ）の前記露出面に対応する、前記導電構造（３４ａ、３４ｂ）の表面接続領域（３５ａ、３５ｂ）中に実現される、請求項１に記載の製造方法。
【請求項３】
各誘電体層（３０ａ、３０ｂ）中に前記複数の貫通構造（３１ａ、３１ｂ）を実現するステップは、少なくとも１つの貫通孔（３２ａ、３２ｂ）を実現するステップを含み、前記貫通孔（３２ａ、３２ｂ）は、横断方向に延在し、対応する誘電体層（３０ａ、３０ｂ）の両対向面を接続する、請求項１または２に記載の製造方法。
【請求項４】
各誘電体層（３０ａ、３０ｂ）中に前記複数の貫通構造（３１ａ、３１ｂ）を実現するステップは、少なくとも１つの空洞または凹部（３３ａ、３３ｂ）を実現するステップをさらに含み、前記凹部（３３ａ、３３ｂ）は、前記誘電体層（３０ａ、３０ｂ）の表面の前記貫通孔（３２ａ、３２ｂ）から始まり、長さ方向に延在する、請求項３に記載の製造方法。
【請求項５】
前記貫通孔（３２ａ、３２ｂ）を実現するステップは、前記第１の誘電体層（３０ａ）から始まり徐々に前記最後の誘電体層（３０ｎ）へと向かって漸進的に大きくなる距離を有する貫通孔（３２ａ、３２ｂ）を実現し、前記凹部（３３ａ、３３ｂ）を実現するステップは、連続した誘電体層（３０ａ、３０ｂ）中に実現される、対応する貫通孔（３２ａ、３２ｂ）の対向する面の間の距離（ＤＦ）に等しい長さ方向の延在を有する対応する凹部（３３ａ、３３ｂ）を実現する、請求項４に記載の製造方法。
【請求項６】
前記貫通構造（３１ａ、３１ｂ）を充填するステップは、前記貫通構造（３１ａ、３１ｂ）のみを充填し、前記導電構造（３４ａ、３４ｂ）を形成するための、各誘電体層（３０ａ、３０ｂ）上の、前記導電材料の選択的堆積のステップを含む、請求項１に記載の製造方法。
【請求項７】
前記導電材料の選択的堆積のステップは、セリグラフ処理を含む、請求項６に記載の製造方法。
【請求項８】
前記貫通構造（３１ａ、３１ｂ）を充填するステップは、各誘電体層（３０ａ、３０ｂ）の表面上に、前記導電構造（３４ａ、３４ｂ）および表面導電層（３７ａ、３７ｂ）を形成するための、各誘電体層（３０ａ、３０ｂ）の表面全体上および前記貫通構造（３１ａ、３１ｂ）中の、前記導電材料の非選択的堆積のステップを含む、請求項１に記載の製造方法。
【請求項９】
各誘電体層（３０ａ、３０ｂ）の前記表面上に前記導電材料により形成される前記表面導電層（３７ａ、３７ｂ）をラッピングすることによる除去のステップをさらに含む、請求項８に記載の製造方法。
【請求項１０】
重ねられた前記複数の誘電体層（３０ａ〜３０ｎ）を結合する最終ステップをさらに含む、請求項１〜９のいずれか１項に記載の製造方法。
【請求項１１】
前記複数の誘電体層（３０ａ〜３０ｎ）の各誘電体層は、無機材料により実現される、請求項１〜１０のいずれか１項に記載の製造方法。
【請求項１２】
前記無機材料は、セラミック材料、好ましくは窒化ケイ素、ガラス、またはセラミックガラスの中から選択される、請求項１１に記載の製造方法。
【請求項１３】
プローブカード（１）のインタポーザ（２０）のノーブル領域（２１）と、プローブカード（１）のインタポーザ（２０）のコア領域（２２）と、プローブカード（１）のインタポーザ（２０）との間で選択される構造を実現するように構成される、請求項１〜１２のいずれか１項に記載の方法により実現される多層（３０）。
【請求項１４】
最も精細なステップに、２つのノーブル領域に挟まれる微細な中央のコアを備える構造を実現するように構成される、請求項１〜１２のいずれか１項に記載の方法により実現される多層（３０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子機器の試験装置のためのプローブカードの多層を製造する方法を参照する。
【０００２】
本発明は、具体的には、非排他的であるが、ウェハ上で集積される電子機器の試験装置のためのプローブカードの多層を製造する方法に言及し、以下の開示は、その説明を簡素化するという目的のみでこの出願の分野を参照する。
【背景技術】
【０００３】
公知であるように、試験カードは、プローブカードとも知られ、基本的には、微細構造、具体的にはウェハ上で集積される電子機器の複数のコンタクトパッドを、具体的には、電気的な、その動作試験または一般的な試験を行う、試験装置の対応するチャネルに電気的に接続するように構成される装置である。
【０００４】
集積デバイスに対し行われる試験は、生産段階という初期の段階で、欠陥のある回路の検出および分離に特に有用である。したがって、通常、プローブカードは、ウェハ上で集積される装置を、それらを切断または分離し、チップ格納パッケージ内で組み立てる前に、電気試験のために利用される。
【０００５】
プローブカードは、プローブヘッドを備え、そしてプローブヘッドは、基本的に、被試験デバイスの、対応する複数のコンタクトパッドのための、少なくとも１つの部分またはコンタクトチップが設けられる、複数の可動接触要素またはコンタクトプローブを含む。以下、端または先端という用語は必ずしも鋭利ではない端部領域を示す。
【０００６】
垂直型プローブを有するものとして参照され、「垂直型プローブヘッド」という用語で示されるプローブヘッドは当分野において周知である。垂直型プローブを備えるプローブヘッドは、基本的に、少なくとも一対の板、または略板状であり互いに並行であるガイドによって保持される、複数のコンタクトプローブを備える。そのようなガイドには、適切な孔が設けられ、ガイドは、コンタクトプローブの移動および起こり得る変形のための、エアギャップまたは屈曲ギャップとしても知られる自由空間が残るように、互いに一定の距離を置いて配置される。一対のガイドは、特に、上部ガイドおよび下部ガイドを備え、上部ガイドおよび下部ガイドの両方には、ガイドホールが設けられ、その内部を、通常、良好な電気的および機械的性質を有する特殊合金のワイヤで作製されるコンタクトプローブが摺動する。
【０００７】
概して、固定的に拘束されていないが、基板に連結して保持され試験装置に再び接続されるプローブを備えるプローブヘッドが使用され、それらは、非ブロック化プローブを備えるプローブヘッドと呼称される。
【０００８】
その場合、コンタクトプローブは、概してプリント回路技術を用いて形成され、また一般に、ＰＣＢ（Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ）ボードとも呼称される、被試験デバイスと試験装置との間の配線板の複数のコンタクトパッドに向けられる接触端またはヘッドも有する。
【０００９】
プローブとＰＣＢボードとの間の良好な電気接続は、実際には、プローブの、特にその接触ヘッドの、ＰＣＢボードのコンタクトパッドへの圧力により確実となる。
【００１０】
さらに、プローブヘッドは、通常、その両面に配置されるコンタクトパッドの距離の空間的変換を行う、一般的にインタポーザと呼称される、中間の多層に連結する。具体的には、プローブヘッドに面するインタポーザの第１の面上にて、コンタクトパッドは、被試験デバイスのコンタクトパッドと同じ距離を有し、一方、インタポーザのうち、反対側の第２の面上に配置されるコンタクトパッドは、インタポーザが接続されるＰＣＢボード上に配置されるコンタクトパッドと同じ距離を有する。
【００１１】
「パッド間のピッチ」という語句は、以下においては、そのようなパッドの中心、つまりその左右対称の中心間の距離、一般に「ピッチ」と呼称される距離を意味する。
【００１２】
概して、ＰＣＢボードのコンタクトパッド間のピッチは、約４００μｍであるが、被試験デバイスのコンタクトパッド間のピッチは、約６０〜８０μｍである。
【００１３】
実際には、ＰＣＢ技術は、被試験デバイスの集積技術を用いて得られ得るピッチに対する、コンタクトパッド間のピッチの達成され得る最小値に対する制限は大きいが、より大きな寸法でも、アクティブ領域を有するカードを形成することを可能にすることが知られている。
【００１４】
インタポーザは、ＭＬＣ（ＭｕｌｔｉＬａｙｅｒ  Ｃｅｒａｍｉｃ）ベースの技術、またはＭＬＯ（ＭｕｌｔｉＬａｙｅｒ  Ｏｒｇａｎｉｃ）有機物ベースの技術によって製造され得る、およびインタポーザの両面上のコンタクトパッドを電気的に接続する、適切な導電性を有し、各層に存在する貫通トラックおよび孔により、所望の空間的変換を行うように使用される複数の層を含む。コンタクトパッド間における非常に短いピッチ、およびＰＣＢ技術に対してより高い密度を得ることが可能になるため、通常、そのような技術が使用される。
【００１５】
そのように製造されたインタポーザは、通常、実際には、ノーブル領域（noble zone）と呼称される数の制限された（概して１０より少ない）より薄い層を備える第１領域であって、微細なピッチを有する第１の空間変換を行い、コンタクトパッド間のピッチは第１の層（プローブヘッド近傍）において６０〜８０μｍの範囲であり最後の層においては最大で約２００μｍである、第１領域と、コア領域と呼称される、より厚い層を備えより数の多い第２領域であって、比較的微細でないピッチを有する第２の空間変換を行い、ＰＣＢボードとの界面層のコンタクトパッド間のピッチは、約４００μｍにまで達し、ＰＣＢボードのコンタクトパッド間のピッチに対応する、第２領域と、を備える。
【００１６】
図１にて、プローブカード１が概略的に図示され、プローブカード１は、垂直型プローブを有し、それぞれ上部および下部ガイド孔を有し、その中を複数のコンタクトプローブ１４が摺動する、少なくとも１つの上部プレートまたはガイド１１、および１つの下部プレートまたはガイド１２を備えるプローブヘッド１０を備える。各コンタクトプローブ１４は、被試験デバイス１５のコンタクトパッドに当接する少なくとも１つの接触端または接触先端を有し、前述の装置と試験装置（図示されず）との機械的および電気的接点を確立し、そのようなプローブヘッド１０は、端部要素を形成する。
【００１７】
インタポーザ２０も設けられ、インタポーザ２０は、プローブヘッド１０に面する、インタポーザ２０の第１の面Ｆａ上に配置されるコンタクトパッド２０Ａであって、コンタクトパッド２０Ａ間のピッチは、被試験デバイス１５のコンタクトパッド１５Ａ間のピッチに等しい、コンタクトパッド２０Ａと、ＰＣＢボード２５に面する、反対側の第２の面Ｆｂ上に配置されるコンタクトパッド２０Ｂであって、コンタクトパッド２０Ｂ間のピッチは、ＰＣＢボード２５のコンタクトパッド２５Ａ間のピッチに対応する、コンタクトパッド２０Ｂとの空間変換を行う。
【００１８】
先行技術によると、そのようなインタポーザ２０を製造する最も一般的な技術は、フォトリソグラフィー技術である。通常、この技術はシーケンス方式の製造プロセスを含み、各層は、処理され、完了すると、次に処理される層の基礎を形成し、処理はまた「ビルドアップシーケンス」とも呼称される。
【００１９】
そのような技術は、たとえばレーザー穿孔により孔が形成される第１の誘電体層の第１の配置段階を含む。
【００２０】
その後に、たとえばパラジウム製の、数百オングストロームの厚さの金属膜が、たとえば誘電体層を液体金属中に浸漬することにより、第１の誘電体層上に堆積される。
【００２１】
その後に、感光性樹脂またはドライレジスト製の膜が、金属膜上の全体に堆積される。そのような感光性樹脂またはレジスト膜は、下にある第１の誘電体層のためのマスクを形成するために処理される。具体的には、たとえばガラス製の透明マスクがレジスト膜上に配置され、そのマスクは、紫外線照射に曝露されると、レジスト膜上に、下にある第１の誘電体層中の所望の導電トラックに対応するパターンを投影する。
【００２２】
その技術は、化学処理ステップ、特に、レジスト膜の曝露されていない部分を除去する化学エッチングをさらに含む。
【００２３】
紫外線照射への曝露およびその後のレジスト膜の化学エッチング後に、レジストマスクが得られ、レジストマスクは、下にある金属膜を、導電トラックとなる銅などの導電材料が形成されるべき領域のみ露出したままにさせ、それによって、マスクされた膜が作成される。
【００２４】
そのようにして、導電材料がそのようなマスクされたフィルム上に形成され、化学エッチングによってその後に除去される。
【００２５】
そのようにして、この技術は、導電トラックを形成するために予め形成されている導電材料を損傷しないように、選択的化学エッチングにより残りの金属膜を除去する最終ステップを提供する。
【００２６】
この段階においてのみ、この技術は、同じシーケンスのステップを、既に「完了された」第１の層上に配置される第２の誘電体層から始めて繰り返すことをもたらす。
【００２７】
通常は、この技術は、ノーブル領域の製造のために利用され、各誘電体層の厚さおよびコンタクトパッド間のピッチは、「微細なピッチ」を有する製造技術を必要とする。
【００２８】
その場合、より薄い層の処理がより容易であり、レジスト膜の除去処理が非常に速いため、誘電体層は、好ましくは有機材料製である。
【００２９】
多くの点で有利であっても、この第１の技術は、レジスト膜を堆積し、マスクを使用する必要があるということを含め、いくつかの欠点を有する。結果として、インタポーザの製造は、労力が掛かり、かつ非常に高価であり、主に大量生産に適しているが、プローブカードの生産のような、高度に専門化した生産の場合に極めて不利となる。
【００３０】
フォトリソグラフィー技術の代替として、上記の種類のシーケンス方式の製造プロセスは、「レーザーダイレクトイメージング（ＬＤＩ）」ステップを含むことが可能であり、各誘電体層上のレジスト膜の堆積が提供されるが、しかし、レジスト膜上にガラスマスクを適用する代わりに、集束レーザービームが直接そのようなレジスト膜を照明する。具体的には、集束レーザービームは、レジスト膜の表面上を移動し、所望の導電トラックに対応するパターンに応じて、交互にオンとオフを切替わり、それによって、適切な導電材料の形成のおかげで、マスクされた膜が得られる。
【００３１】
目標を満たすが、この代替の技術ですら、マスクされた膜を得るためにレジスト膜の堆積および処理をもたらすため、欠点のないものではなく、したがって、困難かつ高価であり、数少ない生産者がそれを実施するために備えている。
【００３２】
ノーブル領域とは異なり、コア領域層は、代わりに並行して形成され、その処理手順の最後に重ねられ、それによって、コア領域のみの多層が形成され得る。そのようなコア領域を製造するためのいくつかの解決策がある。
【００３３】
第１の解決策では、コア領域は、特には有機材料製である複数の誘電体層、および各誘電体層を完全に被覆する導電材料が配置され、サブトラクティブ法を用いて製造される。導電材料は、所望の導電トラックを形成するために、その後に差し引かれる。
【００３４】
代替として、第２の解決策では、コア領域は、薄く柔軟なセラミックの層を処理することによって製造され、孔が打ち抜きにより形成され、導電ペーストがたとえばタングステンまたは銅製の適切な金属ステンシル用いるスクリーン印刷により堆積される。終了時においてのみ、これらの薄く柔軟なセラミックの層は、互いに重ねられ、それによって連結し（つまり、物理的に接続される）、インタポーザを形成する多層構造内で加熱処理することにより硬化する。
【００３５】
これらの両方の既知の解決策には、被試験デバイスの最も薄いものに対応するコンタクトパッド間の距離の形成を可能にしないという欠点があり、この理由のために、パッド間の距離の制約が、より柔軟である、コア領域の製造のためだけに使用される。
【発明の概要】
【発明が解決しようとする課題】
【００３６】
本発明の技術的課題は、既知の技術に従い実行される製造プロセスに依然として影響を及ぼす制限および欠点を克服するような構造上および機能上の特徴を有する、具体的には、ノーブル領域の製造に必要であるレジスト膜を用いることによって高価かつ複雑であるマスク処理を回避することが可能である、生産コストの観点から明白な利点を有する、多層の製造プロセスを作ることである。
【課題を解決するための手段】
【００３７】
本発明を基とする解決策は、電子機器の試験装置のためのプローブカードの多層の導電経路を形成するために、レーザーアブレーション技術を使用することである。
【００３８】
そのような解決策に基づき、本発明に有利に従い、技術的課題は、電子機器の試験装置のためのプローブカードの多層を製造する方法により解決され、方法は、第１の誘電体層から始まり最後の誘電体層までの複数の誘電体層を設けるステップと、レーザーアブレーションを用いて、複数の誘電体層の各誘電体層中に複数の貫通構造を形成するステップであって、各誘電体層において複数の貫通構造の数は、同じであり、複数の貫通構造は、各誘電体層の両対向面を互いに接続するように構成される、複数の貫通構造を実現するステップと、各誘電体層中に複数の導電構造を形成するために、複数の貫通構造を導電材料で充填するステップと、複数の誘電体層を、各誘電体層の複数の導電構造の、各導電構造が、そのような多層中の次の隣接する誘電体層の、複数の導電構造のうちの対応する導電構造に接触し、複数の導電経路を形成するように重ねるステップと、を含み、そのような導電経路は、第１の誘電体層の露出面にて多層の第１の面上に配置される、第１の複数のコンタクトパッドと、最後の誘電体層の露出面にて多層のうち、反対側の第２の面上に配置される、第２の複数のコンタクトパッドとの電気接続を確立し、第２の複数のコンタクトパッドは、第１の複数のコンタクトパッドよりも大きなピッチを有し、したがって、多層は、導電経路により接続される複数のコンタクトパッド間の空間変換を行う。
【００３９】
より具体的には、本発明は、必要であれば、単独または組み合わせで想定される、以下の、追加の任意の特徴を備える。
【００４０】
本発明の別の態様によると、複数のコンタクトパッドは、第１および最後の誘電体層の露出面にある、導電構造の表面導電領域内に形成され得る。
【００４１】
さらに、本発明の別の態様によると、各誘電体層中に複数の貫通構造を形成するステップは、少なくとも１つの貫通孔又はビアを形成し、貫通孔は横断方向に延在し、対応する誘電体の両対向面を接続するステップを含み得る。
【００４２】
より具体的には、各誘電体層中に複数の貫通構造を形成するステップは、少なくとも１つの空洞または凹部を形成するステップをさらに含むことができ、そのような凹部は、誘電体層の表面上の貫通孔から始まり、長さ方向に延在する。
【００４３】
本発明のこの態様によると、貫通孔を形成するステップは、貫通孔が、第１の誘電体層から始まり最後の誘電体層まで漸進的に大きくなる距離を有するという結果になり、凹部を形成するステップは、それぞれの凹部が、連続する誘電体層中に形成するそれぞれの貫通孔の対向する壁の間の距離に等しい長さ方向の長さを有するという結果になり得る。
【００４４】
本発明の別の態様によると、貫通構造を充填するステップは、貫通構造のみを充填し、導電構造を形成するように、各誘電体層上に導電材料を選択的に堆積するステップを含み得る。
【００４５】
具体的には、導電材料を選択的に堆積するステップは、セリグラフ処理を含み得る。
【００４６】
本発明のさらに別の態様によると、貫通構造を充填するステップは、導電構造および各誘電体層の表面上の表面導電層を形成するための、各誘電体層の表面全体に亘る、および貫通構造中の、導電材料の非選択的な堆積のステップを含み得る。
【００４７】
その場合、製造方法は、各誘電体層の表面上に導電材料により形成される表面導電層をラッピングすることによる除去のステップをさらに含み得る。
【００４８】
本発明の別の態様によると、製造方法は、重ねられた複数の誘電体層を結合する最終ステップをさらに含み得る。
【００４９】
さらに、複数の誘電体層の各誘電体層は、無機材料で作製され得る、および無機材料は、セラミック材料、好ましくは窒化ケイ素、ガラスまたはセラミックガラスの中から選択され得る。
【００５０】
課題は、プローブカードのインタポーザのノーブル領域と、プローブカードのインタポーザのコア領域と、プローブカードのインタポーザとの中から選択される構造を形成するように構成される、上記の方法により製造される多層によっても解決される。
【００５１】
最後に、課題は、より微細なピッチを有する２つのノーブル領域間に挟まれる微細な中央のコア領域を備える構造を形成するように構成される、上記の方法により製造される多層により解決される。
【００５２】
本発明による方法および多層の特徴および利点は、添付の図面を参照して、示唆的かつ非制限の例として与えられる、以下の、その実施形態の説明から明白となるであろう。
【図面の簡単な説明】
【００５３】
【図１】プローブヘッド、インタポーザおよびＰＣＢボードが含まれる、先行技術により製造された電子機器の試験装置のためのプローブカードを概略的に示す。
【図２】本発明による方法によって製造され得るノーブル領域およびコア領域が含まれる、図１のインタポーザを概略的に示す。
【図３】本発明による方法によって製造され得るノーブル領域を特に参照して、図２のインタポーザとして使用され得る多層を概略的に示す。
【図４Ａ】本発明による方法の第１ステップの、図３の多層の一部の断面図を概略的に示す。
【図４Ｂ】本発明による方法の第２ステップの、図３の多層の一部の断面図を概略的に示す。
【図４Ｃ】本発明による方法の第３ステップの、図３の多層の一部の断面図を概略的に示す。
【図４Ｄ】本発明による方法の第４ステップの、図３の多層の一部の断面図を概略的に示す。
【図５】図面４Ａ〜４Ｄで説明する方法により形成される図３の多層の単一の誘電体層の概略上面図を示す。
【図６Ａ】本発明の第２の実施形態による図３の多層の製造の方法のステップを概略的に示す。
【図６Ｂ】本発明の第２の実施形態による図３の多層の製造の方法のステップを概略的に示す。
【図６Ｃ】本発明の第２の実施形態による図３の多層の製造の方法のステップを概略的に示す。
【図６Ｄ】本発明の第２の実施形態による図３の多層の製造の方法のステップを概略的に示す。
【発明を実施するための形態】
【００５４】
これらの図面を参照して、図１において２０で全体的に示される種類の、電子機器の試験装置のためのプローブカードのインタポーザとして使用され得る、多層を製造する方法を説明する。
【００５５】
なお、図面は概略図を表し、正確な縮尺では描画されないが、代わりに、本発明の重要な特徴を強調するように描画されることに留意すべきである。さらに、図面中、異なる要素は、所望の適用に応じて変化し得るため概略的に示す。
【００５６】
図２に示すように、依然として全体的に２０で示されるプローブカードのインタポーザは、概して、先行技術に関連して説明されたように、その両対向面ＦａおよびＦｂ上に配置される複数のコンタクトパッド間の距離の所望の空間変換を行うように互いに重ねられる、複数の層２１ａ〜２１ｎ、２２ａ〜２２ｎを備える。
【００５７】
特に、インタポーザ２０は、第１の面Ｆａ上に配置される第１の複数のコンタクトパッド２０Ａであって、プローブヘッド（図２には図示されない）に面し、被試験デバイス（図２には図示されない）のコンタクトパッド間の距離に等しい距離を有する、第１の複数のコンタクトパッド２０Ａと、反対側の第２の面Ｆｂ上に配置される第２の複数のコンタクトパッド２０Ｂであって、第１の複数のコンタクトパッド２０Ａよりも大きく、具体的には、先行技術に関連して説明されたように、試験装置との接続のためのＰＣＢボード上のコンタクトパッド間の距離に類似の距離を有する、第２の複数のコンタクトパッド２０Ｂと、を備える。
【００５８】
既に示しているように、「コンタクトパッド間の距離」とは、そのようなコンタクトパッドの対称の中心それぞれの間の距離を意味し、共通して「ピッチ」と呼称される。
【００５９】
インタポーザ２０内には、適切な導電経路２４が、第１の複数のコンタクトパッド２０Ａと第２の複数のコンタクトパッド２０Ｂとのルーティングを行うように設けられる。
【００６０】
具体的には、第１の複数のコンタクトパッド２０Ａのコンタクトパッドは、通常、６０〜８０μｍ、つまりウェハ上に集積される、被試験デバイスのコンタクトパッドの通常のピッチ値に等しい距離を有しているが、第２の複数のコンタクトパッド２０Ｂのコンタクトパッドは、通常、約４００μｍ、つまり、試験装置と連結するＰＣＢボードのコンタクトパッドの通常のピッチ値に対して等しい距離を有する。
【００６１】
より具体的には、インタポーザ２０は、ノーブル領域２１とコア領域２２とに分割される。ノーブル領域２１は、通常、厚さが等しく、互いに重なり接触している、第１の複数の誘電体層２１ａ〜２１ｎを含み、微細なピッチを有する第１の空間変換を行い、コンタクトパッド間の距離は、たとえば、第１の誘電体層２１ａにおいては６０〜８０μｍの範囲であり、最後の誘電体層２２ｎにおいては最大で約２００μｍである。同様に、コア領域２２は、より厚みの大きい（通常、互いに等しい）第２の複数の誘電体層２２ａ〜２２ｎを含み、その数はノーブル領域の層に対してより大きく、そのような第２の複数の誘電体層２２ａ〜２２ｎの層は、ノーブル領域２１と同様に、比較的微細でないピッチを有する第２の空間変換を行うように互いに重なり、接触しており、コンタクトパッド間のピッチは、例えば、第１の誘電体層２２ａにおける約２００μｍから、最後の誘電体層２２ｎにおける最大で約４００μｍの範囲である。
【００６２】
複数のコンタクトパッド２０Ａおよび２０Ｂは、以下においてより詳細に説明するように、ノーブル領域２１内に形成される導電経路２３、およびコア領域２２内に形成される導電経路２４により電気的に接続される。
【００６３】
図２のインタポーザ２０のノーブル領域２１およびコア領域２２の両方を形成し得る、多層を製造するための方法を以下においてより詳細に説明する。本発明によるこの方法を、図３において３０で全体的に示される、包括的な多層を参照して説明する。
【００６４】
そのような図面を参照して、多層３０は、第１の誘電体層３０ａから始まり最後の誘電体層３０ｎまでの複数の誘電体層３０ａ〜３０ｎに分割され、複数の誘電体層３０ａ〜３０ｎは、第１の誘電体層３０ａにある、第１の面Ｆ１上の第１の複数のコンタクトパッド３０Ａと、最後の誘電体層３０ｎにある、反対側の第２の面Ｆ２上の第２の複数のコンタクトパッド３０Ｂとの空間変換を行う。特に、第２の複数のコンタクトパッド３０Ｂのコンタクトパッドは、第１の複数のコンタクトパッド３０Ａのコンタクトパッドの中心間の距離よりも大きい、中心間の距離、いわゆるピッチを有する。多層３０内では、適切な導電経路３６も、第１の複数のコンタクトパッド３０Ａと第２の複数のコンタクトパッド３０とのルーティングを行うように設けられる。
【００６５】
実質的には、面Ｆ１および面Ｆ２は、多層３０の両対向面のそれぞれに対応し、そのような多層は、両対向面上に配置され、導電経路３６により適切に接続される複数のコンタクトパッド３０Ａと３０Ｂとの空間変換を行う。
【００６６】
複数の誘電体層３０ａ〜３０ｎの誘電体層の数および厚さは、所望の空間変換により変化し得る。たとえば、多層３０は、ノーブル領域２１を形成するように構成される場合、誘電体層は、多層３０がコア領域２２を形成するように構成される場合よりも薄くなるように、およびより少ない数に選択され得る。
【００６７】
多層３０の誘電体層の厚さは、要求および／または状況に応じて、ノーブル領域２１またはコア領域２２内でも変化し得ることを強調する。
【００６８】
特に図面４Ａ〜４Ｄを参照して、次に、多層３０の製造方法を説明し、方法は、本発明により、有利には、第１の誘電体層３０ａから始まり最後の誘電体層３０ｎまでの複数の誘電体層３０ａ〜３０ｎを設けるステップと、レーザーアブレーションを用いて、この複数の誘電体層３０ａ〜３０ｎの各誘電体層中に、各誘電体層３０ａ〜３０ｎ中に同数である複数の貫通構造を形成するステップであって、そのような複数の貫通構造は、各誘電体層の両対向面を互いに接続するように構成されるステップと、そのような複数の貫通構造を、各誘電体層中に複数の導電構造を形成するために導電材料により充填するステップと、そのような複数の誘電体層３０ａ〜３０ｎを、各誘電体層の複数の導電構造の、各導電構造が、そのような多層３０中で、次の隣接する誘電体層の複数の導電構造の、対応する導電構造に接触するように重ね、それによって複数の導電経路３６を形成するステップと、を含む。
【００６９】
このようにして、導電経路３６は、第１の誘電体層３０ａの露出面にて多層３０の第１の面Ｆ１上に配置される、第１の複数のコンタクトパッド３０Ａと、最後の誘電体層３０ｎの露出面にて多層３０の反対側の第２の面Ｆ２上に配置される、第２の複数のコンタクトパッド３０Ｂとの電気接続を確立する。
【００７０】
「露出面」という表現は、多層３０の複数の誘電体層３０ａ〜３０ｎの他の任意の誘電体層に接触しない、多層３０の誘電体層の面を指す。
【００７１】
好適には、第２の複数のコンタクトパッド３０Ｂは、第１の複数のコンタクトパッド３０Ａに対し、その対称の中心の異なる距離、特により大きい距離を有し、したがって、多層３０は、導電経路３６により接続される複数のコンタクトパッド３０Ａと３０Ｂとの空間変換を行う。
【００７２】
前述のように、以下、説明を簡素にするために、コンタクトパッド間の距離、つまり対称の中心それぞれの間の距離、つまりいわゆるピッチに関して議論する。
【００７３】
有利には、本発明による方法は、図２に図示されるインタポーザ２０を参照して説明するように、ノーブル領域２１の製造、およびコア領域２２の製造の両方のために交換可能に使用され得る。代替的に、そのような方法は、ノーブル領域２１の製造のみのために使用され得る、一方で、コンタクトパッド間の距離の制約がより緩いコア領域２２は、既知の方法により製造され、その後に、ノーブル領域２１に連結され得る。
【００７４】
さらに、方法は、多層３０を形成するために必要なすべての誘電体層は、導電構造が設けられ、第１の誘電体層３０ａの複数のコンタクトパッド３０Ａと、最後の誘電体層３０ｎの複数のコンタクトパッド３０Ｂとの間に導電経路３６を形成するように重ねられ、そのような誘電体層が、最終的に連結される（つまり物理的に接続される）最終ステップを含む。
【００７５】
多層３０の各誘電体層は、好ましくは無機材料製であり、その表面のレーザー処理がより容易となる。特に、そのような無機材料は、窒化ケイ素（Ｓｉ3Ｎ4）などのセラミック材料、ガラスまたはセラミックガラスの内から選択される。
【００７６】
以下の説明を簡素にするため、そして過剰にしないために、図面４Ａ〜４Ｄにて、多層３０を実現する複数の誘電体層３０ａ〜３０ｎのうちの、第１の誘電体層３０ａ、および第１の誘電体層３０ａの次の、隣接する第２の誘電体層３０ｂを備える多層３０の一部のみを示し、次の誘電体層が、説明するステップを用いて、すべてが互いに並行して形成され得る。これらの図面は、本発明自体の範囲の非制限の例としてのみ提供される。
【００７７】
図４Ａに示すように、多層３０の製造方法は、誘電体層３０ａ、３０ｂを以下に続く処理のために配置するステップから開始する。
【００７８】
続いて、図４Ｂに示すように、方法は、そのような複数の誘電体層３０ａ、３０ｂの各誘電体層中に、第１の誘電体層３０ａにおいては３１ａで、第２の誘電体層３０ｂにおいては３１ｂでそれぞれ示される、複数の貫通構造を形成するステップを含み、そのような貫通構造は各誘電体層中で同数である。
【００７９】
好適に、これらの複数の貫通構造３１ａ、３１ｂは、好適な集束レーザービームを用いる、関連する誘電体層の部分の選択的な除去である、レーザーアブレーションにより得られる。
【００８０】
なお、図面４Ａ〜４Ｄにて説明する方法は、各誘電体層上に２つの貫通構造のみを形成するが、そのような構成は、本発明を決して制限せず、任意の数の貫通構造が各誘電体層上に設けられ得るため、例としてのみ提供されることが留意されるべきである。そのような貫通構造３１ａ、３１ｂの、それぞれの誘電体層３０ａ、３０ｂ中における位置決めは、自由であり、そのような貫通構造の相対的な位置決め、および誘電体層３０ａ、３０ｂ中に配置されなければならない、考えられる追加の構成要素にのみに拘束されることも強調する。
【００８１】
特に本発明によると、有利には、各誘電体層中にレーザーアブレーションにより複数の貫通構造３１ａ、３１ｂを形成するステップは、少なくとも１つの、各誘電体層の両対向面を接続する貫通孔、又はビア、を形成するステップを含む。
【００８２】
さらに、各誘電体層中にレーザーアブレーションにより複数の貫通構造３１ａ、３１ｂを形成するステップは、少なくとも１つの空洞または凹部を形成するステップを含み、そのような凹部は、その内部に形成される貫通孔から、誘電体層の表面上を長さ方向に延在する。明らかに、特定の構成においては、貫通構造３１ａ、３１ｂは、それぞれの凹部を設ける必要なく、対応する誘電体層の両対向面を接続するように構成される貫通孔のみを備え得る。
【００８３】
より具体的には、図４Ｂに図示するように、第１の誘電体層３０ａの複数の貫通構造３１ａの、各貫通構造は、貫通孔３２ａおよび凹部３３ａを備える一方、第２の誘電体層３０ｂの複数の貫通構造３１ｂの、各貫通構造は、貫通孔３２ｂおよび凹部３３ｂを備える。
【００８４】
好適に、貫通孔３２ａ、３２ｂは、それぞれの誘電体層３０ａ、３０ｂ中の横断方向、すなわち図面の局所的な基準を考慮すると垂直方向であって、凹部３３ａ、３３ｂのものよりも大きく、誘電体層の厚さ全体を横断し、各誘電体層の両対向面間の接続を可能にするように延在する。代替的に、レーザーアブレーションによる貫通構造３１ａ、３１ｂの形成処理の後の、第１の誘電体層３０ａの概略上面図を例として示す図５において明白であるように、凹部３３ａ、３３ｂは、それぞれの誘電体層３０ａ、３０ｂ中の長さ方向、すなわち図面の局所的な基準を考慮すると水平方向であって、貫通孔３２ａ、３２ｂのものよりも大きく、各誘電体層の表面上の導電トラックの形成を可能に延在する。
【００８５】
図４Ｂに図示される、誘電体層３０ａ、３０ｂの貫通構造３１ａ、３１ｂの反転したＬ字型によっても、第１の誘電体層３０ａの貫通孔３２ａに対して、より大きな距離で第２の誘電体層３０ｂの貫通孔３２ｂを形成することが可能になり、第１の誘電体層３０ａは、以下の説明においてより明白となるように、それを備える多層３０がインタポーザを形成する場合、第２の誘電体層３０ｂよりもプローブヘッドの近位に適切に配置される。
【００８６】
詳細な説明において説明される方法は、多層３０の各誘電体層中に、貫通構造を形成することを可能にし、貫通孔および凹部は共に、既知の方法においては必要とされる、各誘電体層の表面上にレジスト膜を堆積する必要なくレーザーアブレーションにより形成されることが指摘されるべきである。
【００８７】
図４Ｃを参照すると、多層３０の製造方法は、各誘電体層３０ａ、３０ｂ内に形成されるそのような複数の貫通構造３１ａ、３１ｂを、導電材料、好ましくは銅で充填し、それによって第１の誘電体層３０ａにおいては３４ａで、第２の誘電体層３０ｂにおいては３４ｂで示される複数の導電構造を得るステップをさらに含む。
【００８８】
そのような複数の導電構造３４ａ、３４ｂは、第１の誘電体層３０ａおよび第２の誘電体層３０ｂの（図４Ｃの局所的な基準を考慮すると）露出する水平面のそれぞれに、複数の表面導電領域３５ａおよび３５ｂを、ならびに第１の誘電体層３０ａおよび第２の誘電体層３０ｂの（ここでも図４Ｃの局所的な基準を考慮すると）接触する水平面のそれぞれに、複数の表面導電領域３５ａ’および３５ｂ’を有し、このようにして、導電構造３４ａ、３４ｂにより、図面４Ａ〜４Ｄの誘電体層３０ａおよび３０ｂなど、誘電体層３０ａ、３０ｂ中に形成される複数の導電構造３１ａ、３１ｂの表面導電領域３５ａ’および３５ｂ’が、そのような、互いに接触している誘電体層のそれぞれの面にて互いに接触するように適切に重ねられた、２つの連続して接する誘電体層の間の有効な電気接触が保証され得る。
【００８９】
図４Ｃにおいて明白であるように、そのような導電構造３４ａ、３４ｂは、貫通孔と凹部との組み合わせによりもたらされる反転したＬ字形状により、各層に形成される、表面導電領域（それぞれ、３５ａおよび３５ａ’、３５ｂおよび３５ｂ’）の間の距離を、および誘電体層３０ａ、３０ｂの露出面に形成される表面導電領域３５ａと３５ｂの間の距離、特にその対称中心の距離の増加を、形成する。
【００９０】
この漸進的距離は、具体的には、各誘電体層中に、第１の誘電体層３０ａから始まり徐々に最後の誘電体層３０ｎに向かって漸進的に距離が大きくなる貫通孔３２ａおよび３２ｂと、図４Ｃに示すような、第１および第２の誘電体層３０ａ、３０ｂ中に形成される貫通孔３２ａ、３２ｂそれぞれの対向する壁の間の距離ＤＦに等しく長さ方向に延在する凹部３３ａ、３３ｂと、を形成することにより得られる。
【００９１】
より具体的には、図４Ｃに示すように、第１の誘電体層３０ａは、第１の誘電体層３０ａの露出面、すなわち、図面の局所的な基準を用いると、上面に配置される、表面導電領域３５ａの中心間の距離Ｄ１、および距離Ｄ１よりも大きい、第１の誘電体層３０ａの（ここでも図面の局所的な基準を用いると）下面に配置される表面導電領域３５ａ’の間の距離Ｄ２（Ｄ２＞Ｄ１）を有し、次に、第１の誘電体層３０ａは、距離Ｄ１および距離Ｄ２よりも大きい、誘電体層３０ｂの露出面、すなわち常に図面の局所的な基準で下面に配置される表面導電領域３５ｂ間の距離Ｄ３（Ｄ３＞Ｄ２＞Ｄ１）を有する、第２である次の隣接する誘電体層３０ｂに接触させられる。第１および第２の誘電体層３０ａ、３０ｂの導電構造３４ａ、３４ｂは、そのような誘電体層が互いに接触すると、それぞれの導電構造の少なくとも一部でも接触するような位置およびサイズである。
【００９２】
第１の誘電体層３０ａおよび第２の誘電体層３０ｂのみを含む多層を考慮すると、第１の複数のコンタクトパッド３６Ａを、第１の誘電体層３０ａの露出面にて画定される表面導電領域３５ａに形成すること、および、第２の複数のコンタクトパッド３６Ｂを、第２の誘電体層３０ｂの露出面にて画定される表面導電領域３５ｂに形成すること、が可能であり、そのように形成される多層は、特に、第１の誘電体層３０ａから始まり第２の誘電体層３０ｂまで、それらの対称の中心間の距離またはピッチが増加する、そのような複数のコンタクトパッド３６Ａと３６Ｂとの空間変換を行う。
【００９３】
最後に、図４Ｄに示すように、多層３０の製造プロセスは、第１の誘電体層３０ａの複数の導電構造３４ａが、次の隣接する第２の誘電体層３０ｂの対応する複数の導電構造３４ｂに接触し、導電経路３６を形成する、誘電体層３０ａおよび３０ｂを重ねるステップで終了する。
【００９４】
誘電体層３０ａ〜３０ｎを重ねるステップは、単一の誘電体層の連結の（すなわち物理的接続または結合の）ステップをさらに含む。
【００９５】
本発明の第１の実施形態では、図４Ｃにて概略的に示すように、複数の貫通構造３１ａ、３１ｂを充填するステップは、特に、セリグラフ処理、すなわち導電構造３４ａ、３４ｂを形成するように、各誘電体層３０ａ、３０ｂに適用される金属ステンシルの開口部を通して導電材料を分配することによって、貫通構造３１ａ、３１ｂのみを充填し、導電構造３４ａ、３４ｂを形成するように、各誘電体層３０ａ、３０ｂ上に導電材料を選択的に堆積するステップを含む。セリグラフ処理は、たとえば導電ペーストを利用し得る。
【００９６】
代替的に、図面６Ａ〜６Ｄに表される、本発明の別の実施形態によると、方法は、その続く処理ごとに、誘電体層３０ａ、３０ｂを設ける最初のステップを含む。
【００９７】
続いて、図６Ａに概略的に図示するように、方法は、そのような複数の誘電体層３０ａ、３０ｂの各誘電体層中に、各誘電体層３０ａ、３０ｂ中で同じ数の複数の貫通構造３１ａ、３１ｂを形成するステップを含む。
【００９８】
さらに、複数の貫通構造３１ａ、３１ｂを形成するステップが完了すると、そのような複数の貫通構造３１ａ、３１ｂを充填するステップは、具体的には図６Ｂに図示するように、各誘電体層３０ａ、３０ｂの表面全体に亘り、および貫通構造３１ａ、３１ｂ中に、および貫通孔３２ａ、３２ｂ中だけでなく、凹部３３ａ、３３ｂ中への導電材料の非選択的な堆積のステップを含む。このようにして、導電材料は、それぞれの誘電体層３０ａ、３０ｂ内に導電構造３４ａ、３４ｂを、および各誘電体層３０ａ、３０ｂの表面上に３７ａおよび３７ｂで示すそれぞれの表面導電層を形成する。
【００９９】
続いて、この第２の実施形態による方法は、図６Ｃに概略的に図示する、各誘電体層上に導電材料により形成される表面導電層３７ａ、３７ｂを、たとえば、表面導電層３７ａ、３７ｂを除去した後に、各誘電体層３０ａ、３０ｂの粗さを減少させるラッピングマシーン３８を用いてラッピングすることにより除去するステップをさらに含む。
【０１００】
概して、たとえば図３を参照すると、導電経路３は、第１の誘電体層３０ａの露出面にて多層３０の第１の面Ｆ１上に配置される、第１の複数のコンタクトパッド３０Ａと、最後の誘電体層３０ｎの露出面にて多層３０のうち、反対側の第２の面Ｆ２上に配置される、第２の複数のコンタクトパッド３０Ｂとの電気接続を確立し、この第２の複数のコンタクトパッド３０Ｂは、第１の複数のコンタクトパッド３０Ａよりも大きなピッチを有し、したがって、そのような多層は、前述の複数のコンタクトパッド３０Ａ、３０Ｂ間の空間変換を行う。
【０１０１】
図３の多層３０の複数のコンタクトパッド３０Ａ、３０Ｂは、各誘電体層中に形成される導電構造３４ａ、３４ｂの表面導電領域により、具体的には、第１および最後の誘電体層３０ａ、３０ｎの露出面上、すなわち多層３０自体の面Ｆ１およびＦ２に配置される表面導電領域に形成され得ることに留意すべきである。より具体的には、本発明の実施形態によると、コンタクトパッド３０Ａおよび３０Ｂは、各誘電体層中に形成される導電構造３１ａ、３１ｂのそのような表面導電領域３５ａ、３５ｂの一部により形成され、代替的に、導電構造３１ａ、３１ｂの表面導電領域３５ａ、３５ｂの全体が、そのようなコンタクトパッド３０Ａ、３０Ｂを形成してもよい。
【０１０２】
このようにして、多層３０をインタポーザ、すなわち、両対向面に配置されるコンタクトパッド間に所望の空間変換を提供することが可能である構造として使用することが可能である。より具体的には、そのようなインタポーザは、表面導電領域３５ａに形成され、ウェハ上に集積される被試験デバイスのコンタクトパッド間の距離またはピッチに実質的に対応する距離Ｄ１を有しているコンタクトパッド３０Ａを備える、コンタクトヘッドの近位の第１の誘電体層３０ａを、およびＰＣＢボードの方向でそのような第１の誘電体層３０ａに重ねられる第２の誘電体層３０ｂを有する。第２の誘電体層３０ｂが、そのようなインタポーザの最後の誘電体層である場合、それは、表面導電領域３５ｂに形成され、距離Ｄ１よりも大きく、具体的には、ＰＣＢボードのコンタクトパッド間の距離またはピッチに実質的に対応する距離Ｄ３を有するコンタクトパッド３０Ｂも備える。
【０１０３】
結論として、本発明による方法は、フォトリソグラフィーおよびＬＤＩを置き換え、カードのプローブヘッドに面する、第１の面Ｆ１上の第１の複数のコンタクトパッド３０Ａと、ＰＣＢボードに面し、第１の複数のコンタクトパッド３０よりも大きい距離を有する、その反対側の第２の面Ｆ２上の第２の複数のコンタクトパッド３０Ｂとの空間変換を適切な導電経路３６により行う、電子機器の試験装置のためのプローブカード１の多層３０の製造を可能にする。
【０１０４】
有利には、本発明によると、説明した方法により、同じ技術を用いることによって、ノーブル領域２１およびコア領域２２の両方を製造することが、両方の領域における導電経路の形成の精度が高いという利点を有して可能になる。
【０１０５】
代替的に、そのような方法は、微細なピッチを有する空間変換を行うノーブル領域２１を製造するためのみに使用されることが可能であり、および各誘電体層の厚さおよびコンタクトパッド間の距離が精密な製造技術の使用を伴い、コア領域２２は、代わりに既知の処理により製造され、その後にノーブル領域２１に連結され、それによって所望のインタポーザ２０が得られ得る。有利に、これによって、また、ノーブル領域２１の層を構成する材料とは異なる、コア領域２２の層を構成する材料を選択することが可能になる。実際には、ＭＬＣセラミックに基づく技術を用いて形成される無機材料は、約３−８×１０-6℃-1の熱膨張率（ＣＴＥ）を有し、一方で、ＭＬＯ有機物ベースの技術を用いて形成される有機材料は、最大で１３−１４×１０-6℃-1のＣＴＥを有し、したがって、概して１０×１０-6℃-1よりも高い、最も一般的なＰＣＢボードの典型的なＣＴＥに非常に近いことが知られている。
【０１０６】
特に好ましい実施形態では、上記の方法は、ノーブル領域２１を製造するために使用される。コア領域２２は、代わりに、既知のプロセス、たとえばＭＬＯ有機物ベースの技術により製造され、その後にノーブル領域２１に連結され、それによって、試験段階中の、プローブカードを構成する要素の寸法の変動の大部分を制限することが可能である、インタポーザ２０の全体のＣＴＥを有するように、ＰＣＢボードのものに相当するＣＴＥを有するコア領域２２の材料が選択され、それによって、高温であっても使用可能となり、多層とプローブカードのＰＣＢボードとの間の溶接が容易になる。
【０１０７】
図面中には図示されない代替の実施形態では、本発明による方法は、より微細なピッチを有する２つのノーブル領域の間に挟まれる中央のコア領域を含む多層を形成するために使用され得る。
【０１０８】
有利には、本発明による方法は、シーケンス方式の製造プロセスの必要性なく、多層を構成する複数の誘電体層の並行した形成を可能にし、各層は、処理され完了されると、処理される次の層のための基礎を形成する。
【０１０９】
具体的には、このように形成され、複数の誘電体層に分割される多層は、第１の誘電体層にある、多層の第１の面上の第１の複数のコンタクトパッドと、最後の誘電体層にある、多層の反対側の第２の面上の第２の複数のコンタクトパッドとの空間変換を適切に行うことができ、第２の複数のコンタクトパッドのパッドは、第１の複数のコンタクトパッドのパッドの中心間の距離よりも大きく、それらの中心間の距離、すなわち、いわゆるピッチを有し、パッドのルーティングを行う適切な導電経路により接続される。
【０１１０】
特に、多層は、プローブカードのインタポーザを形成することができ、第１の複数のコンタクトパッドは、この場合、プローブヘッドに面する第１の面上に配置され、被試験デバイスのコンタクトパッド間のものと等しい距離を有し、一方で、第２の複数のコンタクトパッドは、反対側の第２の面上に配置され、第１の複数のコンタクトパッドに対してより大きな、具体的には試験装置との接続のためのＰＣＢボード上のコンタクトパッド間の距離に類似である、距離を有する。
【０１１１】
多層３０の第１の面Ｆ１上に配置される複数のコンタクトパッド３０Ａの、２つ以上のコンタクトパッドが、最後の誘電体層３０ｎの露出面にて多層３０の反対側の第２の面Ｆ２上に配置される、複数のコンタクトパッド３０Ｂの、同じコンタクトパッドに接触し、それによって１つのパッドが多数のパッドに接続されるような導電経路３６を、多層３０中に形成することも可能である。このようにして、面Ｆ２上に配置される複数のコンタクトパッド３０Ｂのパッドの総数を減少させることが可能である。
【０１１２】
有利には、本発明によると、複数の誘電体層は、各誘電体層の複数の導電構造の、各導電構造が、そのような多層中の、次の隣接する誘電体層の複数の導電構造の対応する導電構造に接触して、多層の両対向面上に配置される複数のコンタクトパッド間の電気接続を確立する複数の導電経路を形成するように重ねられる。
【０１１３】
好適には、多層の複数の誘電体層の、層の数および厚さは、所望の空間変換に基づき変化し得る。
【０１１４】
有利に、本発明による方法は、インタポーザの全体、またはその一部、たとえば、パッド間の距離の制約がより複雑であるインタポーザのノーブル領域のみを製造するために利用され得る。
【０１１５】
最後に、有利には、本発明によると、説明した方法は、貫通構造の各誘電体層上に形成することを可能にし、貫通孔および凹部の両方は、各誘電体層の表面上にレジスト膜を堆積する必要なく、レーザーアブレーションにより形成され、それによって、マスクの使用が回避され、生産コストの観点から著しい節約となる。
【０１１６】
明らかに、連続した、および特定の必要性を満たすことを目的として、当業者は、上記の方法に、すべて以下の請求項により記載される本発明の保護の範囲内である多数の変形例および代替例を適用し得る。
【図１】
2020519860.tif 000003
【図２】
2020519860.tif 000004
【図３】
2020519860.tif 000005
【図４Ａ】
2020519860.tif 000006
【図４Ｂ】
2020519860.tif 000007
【図４Ｃ】
2020519860.tif 000008
【図４Ｄ】
2020519860.tif 000009
【図５】
2020519860.tif 000010
【図６Ａ】
2020519860.tif 000011
【図６Ｂ】
2020519860.tif 000012
【図６Ｃ】
2020519860.tif 000013
【図６Ｄ】
2020519860.tif 000014
【手続補正書】
【提出日】令和1年12月24日(2019.12.24)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電子機器の試験装置のためのプローブカード（１）の多層（３０）を製造する方法であって、
第１の誘電体層（３０ａ）から始まり最後の誘電体層（３０ｎ）までの複数の誘電体層（３０ａ〜３０ｎ）を設けるステップと、
レーザーアブレーションにより、前記複数の誘電体層（３０ａ〜３０ｎ）の各誘電体層（３０ａ、３０ｂ）中に、各誘電体層（３０ａ、３０ｂ）中に一致する数で存在する複数の貫通構造（３１ａ、３１ｂ）を実現するステップであって、前記一致する数の貫通構造（３１ａ、３１ｂ）は、各誘電体層（３０ａ、３０ｂ）の両対向面と接触するように構成されている、複数の貫通構造（３１ａ、３１ｂ）を実現するステップと、
各誘電体層（３０ａ、３０ｂ）中に複数の導電構造（３４ａ、３４ｂ）を実現するために、前記複数の貫通構造（３１ａ、３１ｂ）を導電材料で充填するステップと、
前記複数の誘電体層（３０ａ〜３０ｎ）を、各誘電体層（３０ａ）の前記複数の導電構造の、各導電構造（３４ａ）が、前記多層（３０）中の次の隣接する誘電体層（３０ｂ）の、前記複数の導電構造のうちの対応する導電構造（３４ｂ）に接触し、複数の導電経路（３６）を形成するように重ねるステップと、
を含み、
前記導電経路（３６）は、前記第１の誘電体層（３０ａ）の露出面に対応する、前記多層（３０）の第１の面（Ｆ１）上に実現される第１の複数のコンタクトパッド（３０Ａ）と、前記最後の誘電体層（３０ｎ）の露出面に対応する、前記多層（３０）のうち、反対側の第２の面（Ｆ２）上に実現される第２の複数のコンタクトパッド（３０Ｂ）との電気接続を確立し、前記第２の複数のコンタクトパッド（３０Ｂ）は、前記第１の複数のコンタクトパッド（３０Ａ）よりもピッチが大きく、したがって、前記多層（３０）は、前記接続経路（３６）により接続される前記複数のコンタクトパッド（３０Ａ、３０Ｂ）間の空間変換を行い、
各誘電体層（３０ａ、３０ｂ）中に前記複数の貫通構造（３１ａ、３１ｂ）を実現するステップは、少なくとも１つの貫通孔（３２ａ、３２ｂ）を実現するステップを含み、前記貫通孔（３２ａ、３２ｂ）は、横断方向に延在し、対応する誘電体層（３０ａ、３０ｂ）の両対向面を接続し、
各誘電体層（３０ａ、３０ｂ）中に前記複数の貫通構造（３１ａ、３１ｂ）を実現するステップは、少なくとも１つの凹部（３３ａ、３３ｂ）を実現するステップをさらに含み、前記凹部（３３ａ、３３ｂ）は、前記誘電体層（３０ａ、３０ｂ）の表面の前記貫通孔（３２ａ、３２ｂ）から始まり、長さ方向に延在する、
多層（３０）を製造する方法。
【請求項２】
前記複数のコンタクトパッド（３０Ａ、３０Ｂ）は、前記第１の誘電体層および前記最後の誘電体層（３０ａ、３０ｎ）の前記露出面に対応する、前記導電構造（３４ａ、３４ｂ）の表面接続領域（３５ａ、３５ｂ）中に実現される、請求項１に記載の多層（３０）を製造する方法。
【請求項３】
前記貫通孔（３２ａ、３２ｂ）を実現するステップは、前記第１の誘電体層（３０ａ）から始まり徐々に前記最後の誘電体層（３０ｎ）へと向かって漸進的に大きくなる距離を有する貫通孔（３２ａ、３２ｂ）を実現し、前記凹部（３３ａ、３３ｂ）を実現するステップは、連続した誘電体層（３０ａ、３０ｂ）中に実現される、対応する貫通孔（３２ａ、３２ｂ）の対向する面の間の距離（ＤＦ）に等しい長さ方向の延在を有する対応する凹部（３３ａ、３３ｂ）を実現する、請求項１に記載の多層（３０）を製造する方法。
【請求項４】
前記貫通構造（３１ａ、３１ｂ）を充填するステップは、前記貫通構造（３１ａ、３１ｂ）のみを充填し、前記導電構造（３４ａ、３４ｂ）を形成するための、各誘電体層（３０ａ、３０ｂ）上の、前記導電材料の選択的堆積のステップを含む、請求項１に記載の多層（３０）を製造する方法。
【請求項５】
前記導電材料の選択的堆積のステップは、セリグラフ処理を含む、請求項４に記載の多層（３０）を製造する方法。
【請求項６】
前記貫通構造（３１ａ、３１ｂ）を充填するステップは、各誘電体層（３０ａ、３０ｂ）の表面上に、前記導電構造（３４ａ、３４ｂ）および表面導電層（３７ａ、３７ｂ）を形成するための、各誘電体層（３０ａ、３０ｂ）の表面全体上および前記貫通構造（３１ａ、３１ｂ）中の、前記導電材料の非選択的堆積のステップを含む、請求項１に記載の多層（３０）を製造する方法。
【請求項７】
各誘電体層（３０ａ、３０ｂ）の前記表面上に前記導電材料により形成される前記表面導電層（３７ａ、３７ｂ）をラッピングすることによる除去のステップをさらに含む、請求項６に記載の多層（３０）を製造する方法。
【請求項８】
重ねられた前記複数の誘電体層（３０ａ〜３０ｎ）を結合する最終ステップをさらに含む、請求項１に記載の多層（３０）を製造する方法。
【請求項９】
前記複数の誘電体層（３０ａ〜３０ｎ）の各誘電体層は、無機材料により実現される、請求項１に記載の多層（３０）を製造する方法。
【請求項１０】
前記無機材料は、セラミック材料、ガラス、またはセラミックガラスの中から選択される、請求項９に記載の多層（３０）を製造する方法。
【請求項１１】
前記無機材料は、窒化ケイ素である、請求項９に記載の多層（３０）を製造する方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３５
【補正方法】変更
【補正の内容】
【００３５】
これらの両方の既知の解決策には、被試験デバイスの最も薄いものに対応するコンタクトパッド間の距離の形成を可能にしないという欠点があり、この理由のために、パッド間の距離の制約が、より柔軟である、コア領域の製造のためだけに使用される。
導電材料で充填された貫通孔が層間の導電経路を形成する多層のインタポーザは、米国特許出願公開第２０１７／００１９９９０号明細書、特開２０１０−０５４３２３号公報、および米国特許出願公開第２００９／００５１０４１号明細書、によって公知である。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０１１６
【補正方法】削除
【補正の内容】
【国際調査報告】
2020519860.tif 000015
2020519860.tif 000016
2020519860.tif 000017