(57)【要約】  本発明の第１の目的は、ＣｕｘＣｒｙＯ２中の電荷キャリアｐの数を変調するための方法に関し、この方法は、（ａ）基板上にＣｕｘＣｒｙＯ２の膜を成膜させるステップと、（ｂ）成膜させたＣｕｘＣｒｙＯ２の膜を温度Ｔでアニーリングするステップであって、下付き文字ｘ及びｙは、合計が２以下である正の数であるステップとを含む。この方法は、ｌｏｇ（ｐ）＝αＴ２＋βＴ＋γ、という点で注目に値し、温度Ｔは摂氏で表され、αは、−０．０００１１〜−０．００９の範囲の第１のパラメータであり、βは、＋０．１２〜＋０．１４の範囲の第２のパラメータであり、γは、−２７．４０〜−２２．４２の範囲の第３のパラメータである。本発明の第２の目的は、本発明の第１の目的による方法によって得ることができる、基板上に成膜させたＣｕｘＣｒｙＯ２を含む半導体に関する。【選択図】図３
2020535306.tif 000002
【特許請求の範囲】
【請求項１】
半導体の製造方法であって、
（ａ）基板上にＣｕｘＣｒｙＯ２の膜を成膜するステップと、
（ｂ）成膜したＣｕｘＣｒｙＯ２の膜を温度Ｔでアニーリングするステップであって、
式中、下付き文字ｘ及びｙは、合計が２以下の正の数であるステップを含み、
前記温度Ｔは、式ｌｏｇ（ｐ）＝αＴ２＋βＴ＋γから得られ、
前記温度Ｔは摂氏で表され、
ｐは、ＣｕｘＣｒｙＯ２中の電荷キャリアｐの望ましい濃度であり、
αは、−０．０００１１〜−０．００９の範囲の第１のパラメータであり、
βは、＋０．１２〜＋０．１４の範囲の第２のパラメータであり、
γは、−２７．４０〜−２２．４２の範囲の第３のパラメータであることを特徴とする、方法。
【請求項２】
ｘが０．６〜０．８の範囲である、請求項１に記載の方法。
【請求項３】
ｘが０．６６に等しく、ｙが１．３３に等しいことを特徴とする、請求項１または２に記載の方法。
【請求項４】
αが−０．０００１に等しく、βが、＋０．１３５６に等しく、γが、−２４．９１４に等しい、請求項１〜３のいずれか一項に記載の方法。
【請求項５】
前記ステップ（ｂ）が、６００℃〜１０００℃の温度で行われる、請求項１〜４のいずれか一項に記載の方法。
【請求項６】
前記ステップが、１秒〜４５００秒間に、好ましくは２０秒〜１８００秒間に行われる、請求項１〜５のいずれか一項に記載の方法。
【請求項７】
前記ステップ（ａ）が、前記基板上でパターン化するステップである、請求項１〜６のいずれか一項に記載の方法。
【請求項８】
前記基板がガラス、サファイア、Ｓｉ、Ｓｉ／Ｓｉ３Ｎ４、ＩＴＯ、ＳｉＯ２または任意のプラスチック材料、好ましくはガラスである、請求項１〜７のいずれか一項に記載の方法。
【請求項９】
前記ステップ（ｂ）が、オーブン、好ましくは急速熱アニールリアクタ内で行われる、請求項１〜８のいずれか一項に記載の方法。
【請求項１０】
前記ステップ（ｂ）が、レーザービームによって達成される、請求項１〜８のいずれか一項に記載の方法。
【請求項１１】
前記ステップ（ｂ）が、前記アニーリング温度Ｔ及び前記電荷キャリアｐの前記濃度を変調するように前記レーザー出力を変調しながら、前記レーザービームによりＣｕｘＣｒｙＯ２の膜を局所的に走査することを含む、請求項１０に記載の方法。
【請求項１２】
ＣｕｘＣｒｙＯ２がドープされていない、請求項１〜１１のいずれか一項に記載の方法。
【請求項１３】
前記ステップ（ａ）が少なくとも４００℃の温度である、請求項１〜１２のいずれか一項に記載の方法。
【請求項１４】
前記ステップ（ａ）のＣｕｘＣｒｙＯ２の前記膜が結晶化される、請求項１〜１３のいずれか一項に記載の方法。
【請求項１５】
前記ｙ／ｘ比が１以上、好ましくは２以上である、請求項１〜１４のいずれか一項に記載の方法。
【請求項１６】
請求項１〜１５のいずれか一項に記載の方法により得ることができる、基板上に成膜させたＣｕｘＣｒｙＯ２を含む半導体。
【発明の詳細な説明】
【技術分野】
【０００１】
以下に説明する発明は、Ｎａｔｉｏｎａｌ  Ｒｅｓｅａｒｃｈ  Ｆｕｎｄ、Ｌｕｘｅｍｂｏｕｒｇ（参照Ｃ１２／ＭＳ／３９５９５０２／ＤＥＰＴＯＳ）が支援する「Ｄｅｆｅｃｔ  Ｅｎｇｉｎｅｅｒｉｎｇ  ｏｆ  Ｐ−ｔｙｐｅ  Ｔｒａｎｓｐａｒｅｎｔ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ」という研究プロジェクト内で生成された。
【０００２】
本発明は、ＣｕｘＣｒｙＯ２、好ましくはＣｕ０．６６Ｃｒ１．３３Ｏ２の電気導電率を微調整する方法の開発を対象とする。
【背景技術】
【０００３】
透明導電性酸化物（ＴＣＯ）の分野では、銅ベースのデラフォサイト材料（Ｃｕ＋１Ｍ＋３Ｏ−２、Ｍは３番目の基の３価カチオン、ランタニド元素または遷移金属）は、正当なｐ型の透明半導体の有望な候補とされ始めており、実際の標準ｎ型半導体の特性に一致している（可視範囲において８０％を超える透過率及び１０００Ｓｃｍ−１以下の電気導電率）。これらの特有の化合物への関心は、ＣｕＡｌＯ２が適切な透明性を備えた最初のｐ型半導体として報告された後に生じ、ＭｇドープＣｕＣｒＯ２について報告された２２０Ｓｃｍ−１の画期的な導電率が報告された。様々な銅ベースのデラフォサイト（Ｍ＝Ｃｕ、Ｃｒ、Ｇａ、Ｉｎ、Ｆｅ、Ｂ）は、ｐ型導電率の起源及びその後の電気的及び光学的特性を最適化するための内部の移動メカニズムを理解するために徹底的に研究されている。こうした材料の導電メカニズムを説明するために小さいポーラロンまたはバンド導電モデルが提案される一方で、Ｃｕ空乏または酸素格子間原子は、主にｐ型ドーピング源として提唱された。さらに、近年の報告では、高度に化学量論的ではない銅クロムデラフォサイトについて、高い導電率及び十分な透明性が示されている。これらの特定の化合物では、最大３３％の銅欠乏が観察されるが、デラフォサイトの構造相は保持されている。
【０００４】
ｐ型の高導電性Ｃｕ−Ｃｒ−Ｏデラフォサイト薄膜の合成及び特性評価は、Ｐｏｐａ  ＰＬらの研究（Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ  Ｔｏｄａｙ、２０１７年９月、１８４−１９１）で報告されている。非外因性ドープ膜では、１００Ｓｃｍ−１を超える導電率及び約４０〜５０％の光透過率が測定された。決定された化学量論量から、過剰なクロム（Ｃｕ０．６６Ｃｒ１．３３Ｏ２）によって完全に相殺された銅が大幅に不足していることが明らかになった。これまでに観察されたこと、または示唆されたことのない本質的な欠陥が、透過型電子顕微鏡を使用して明らかになり、成膜直後の膜における高キャリア濃度の考えられる原因としてさらに示唆された。この欠陥は、結晶粒内にランダムに分布した有限の銅鎖空乏列を含む。９００℃でのアニーリングプロセスでは、これらの欠陥は修正されるが、電気導電率がほぼ６桁低下し、結果としてキャリア濃度が１０２１から１０１７ｃｍ−３以下まで低下する。デラフォサイト構造が変化しない状態である間は、プロセス中に平均レベルでの化学変化が観察されることはない。実験結果では、化学量論量外の銅クロムデラフォサイトの導電を担うこれらの欠陥の準安定性が示された。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】Ｐｏｐａ  ＰＬ、Ａｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ  Ｔｏｄａｙ、２０１７年９月、１８４−１９１
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、先行技術に存在する欠点の少なくとも１つを軽減するための技術的問題のためのものである。特に、本発明は、既知の透明材料の電気導電率をわずかに変調させる方法を提供するための技術的問題のためのものである。
【課題を解決するための手段】
【０００７】
本発明の第１の目的は、ＣｕｘＣｒｙＯ２中の電荷キャリアｐの数を変調するための方法に関し、この方法は、（ａ）基板上にＣｕｘＣｒｙＯ２の膜を成膜させるステップと、（ｂ）成膜させたＣｕｘＣｒｙＯ２の膜を温度Ｔでアニーリングするステップであって、下付き文字ｘ及びｙは、合計が２以下である正の数であるステップを含む。この方法は、ｌｏｇ（ｐ）＝αＴ２＋βＴ＋γ、という点で注目に値し、温度Ｔは摂氏で表され、αは、−０．０００１１〜−０．００９の範囲の第１のパラメータであり、βは、＋０．１２〜＋０．１４の範囲の第２のパラメータであり、γは、−２７．４０〜−２２．４２の範囲の第３のパラメータである。
【０００８】
好ましい実施形態によれば、ｘは０．６から０．８の範囲である。
【０００９】
好ましい実施形態によれば、ｘは０．６６に等しく、ｙは１．３３に等しい。
【００１０】
好ましい実施形態によれば、αは、−０．０００１に等しく、βは、＋０．１３５６に等しく、γは、−２４．９１４に等しい。
【００１１】
好ましい実施形態によれば、ステップ（ｂ）は、６００℃〜１０００℃の温度で行われる。
【００１２】
好ましい実施形態によれば、ステップは、１秒〜４５００秒の時間に、好ましくは２０秒〜１８００秒の時間に実行される。
【００１３】
好ましい実施形態によれば、ステップ（ａ）は、基板上でパターン化するステップである。
【００１４】
好ましい実施形態によれば、基板は、ガラス、サファイア、Ｓｉ、Ｓｉ／Ｓｉ３Ｎ４、ＩＴＯ、ＳｉＯ２または任意のプラスチック材料、好ましくはガラスである。
【００１５】
好ましい実施形態によれば、ステップ（ｂ）は、オーブン、好ましくは急速熱アニールリアクタ内で行われる。
【００１６】
本発明の第２の目的は、本発明の第１の目的による方法によって得ることができる、基板上に成膜させたＣｕｘＣｒｙＯ２を含む半導体に関する。
【発明の効果】
【００１７】
本発明は、特許請求され、記載された方法が初めて、半導体挙動を有する材料が、縮退半導体挙動から非縮退半導体挙動に漸進的に移行できることを示すという点で特に興味深い。特許請求されたプロセスにより、その製造がアニーリング温度に依存するので、その電気導電率が微調整された材料を得ることが現在可能である。
【００１８】
本発明の材料が透明特性を有することも強調される。
【図面の簡単な説明】
【００１９】
【図１】Ｃｕ０．６６Ｃｒ１．３３Ｏ２のＸＰＳスペクトルの成膜直後及びアニール時の３０秒後及び４０００秒後の比較を示す図である。
【図２】エッチング時間に対応させたｐ型酸化物の材料の元素組成を示す図である。
【図３】アニーリング温度と対応する対数（ｐ）のプロットを示す図である。
【図４】ＫＰＦＭ測定の結果を示す図である。
【発明を実施するための形態】
【００２０】
本発明では、成膜直後のｐ型Ｃｕ０．６６Ｃｒ１．３３Ｏ２、より一般的に言えば、ＣｕｘＣｒｙＯ２（下付き字ｘ及びｙは、合計が２以下の正の数である。例えば、ｘの範囲は０．６〜８であり、ｙの範囲は１．４〜１．２である）の電気的及び光学的特性を調整するためのツールとして、制御された熱処理を使用できるかについての調査が、実際の標準的なｎ型材料の横にあるアクティブ型透明デバイス（ｐｎ接合またはトランジスタとして）で使用するために実施されている。この目標を達成するために、上記の欠陥の非平衡な性質が考慮され、２つの異なるタイプの熱処理：様々な温度での固定時間（この場合は１５分）または固定温度（例えば、９００℃）での異なるアニーリング時間が提唱されている。より低い温度を含む最初のアプローチは、電気的特性の滑らかな変化により、より良い制御が可能になる。高温の「フラッシュ」プロセスは、長期にわたるプロセスにコストがかかると見なされる可能性のある技術用途により適している。温度範囲は、銅デラフォサイト相の安定限界である１１００℃より低く安全に設定している。実験結果により、制御された熱処理が、キャリア濃度、電気移動度、さらには仕事関数、アクティブ型固体デバイスの製造に非常に重要なパラメータを制御するための多目的なツールとして使用できることが示された。
【００２１】
厚さ約２００ｎｍの薄膜が、Ｄｙｎａｍｉｃ  Ｌｉｑｕｉｄ  Ｉｎｊｅｃｔｉｏｎ−Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｕｒ  Ｄｅｐｏｓｉｔｉｏｎ  ｓｙｓｔｅｍ  ＤＬＩ−ＭＯＣＶＤ、ＭＣ２００（Ａｎｎｅａｌｓｙｓ）を使用してＡｌ２Ｏ３ｃカット基板上に成膜され、ビス２，２，６，６−テトラメチル−３，５−ヘプタンジオナート化合物は、銅及びクロムの前駆体として使用した。
【００２２】
成膜パラメータは次のとおりである：基板温度＝４５０℃、酸素流量＝２０００ｓｃｃｍ、窒素流量＝８５０ｓｃｃｍ、全プロセス圧力＝１２ｍｂａｒ。
【００２３】
アニーリングプロセスは、急速熱アニーリングリアクタ（Ａｎｎｅａｌｓｙｓ）で、成膜プロセス中と同様の条件で、様々な温度で様々な時間間隔で実行した。電気特性は、４つのプローブの線形構成を使用して測定した。透過及び反射スペクトルは、１５０ｍｍ  ＩｎＧａＡｓ積分球を備えたＰｅｒｋｉｎ  Ｅｌｍｅｒ  ＬＡＭＢＤＡ  ９５０  ＵＶ／Ｖｉｓ／ＮＩＲ分光光度計を使用して、１５００〜２５０ｎｍの範囲で取得した。Ｘ線光電子分光（ＸＰＳ）分析には、モノクロ（ＡｌＫα：ｈν＝１４８６．７ｅＶ）Ｘ線を使用したＫｒａｔｏｓ  Ａｘｉｓ  Ｕｌｔｒａ  ＤＬＤシステムを使用した。ケルビンプローブフォース顕微鏡（ＫＰＦＭ）測定は、振幅変調として表面電位モードを使用して、Ｂｒｕｋｅｒ  Ｉｎｎｏｖａで実行した。表面トポグラフィは最初のパスで取得し、表面電位は２番目のパスで測定する。参照として、切断直後の高配向熱分解グラファイト（ＨＯＰＧ）を使用する。測定は、表面の結露を避けるために、乾燥Ｎ２雰囲気下で行う。
【００２４】
熱処理時のデラフォサイトの安定性を確保するために、様々な時間間隔で成膜直後の膜の化学組成を調査した。図１は、成膜直後の膜と、それぞれ３０秒及び４０００秒アニールした膜のＸＰＳ結果を示す。ＸＰＳスペクトルは類似しており、化学物質レベルで大きい変化がないことが示唆されている。Ｃｕ（２ｐ、２ｓ）、Ｃｒ（２ｐ、２ｓ）、及びＯ１ｓのＸＰＳ特性ピークに加えて、オージェＯＫＬＬ  Ｃｕピーク及びＣｒＬＭＭピークがスペクトルに存在する（図１を参照されたい）。Ｃｕ２ｐピークの位置（１／２−９３２．６ｅＶ及び３／２−９５２．５ｅＶ）は、アニーリング時に変化しない。それらの間の距離は１９．９ｅＶであり、デラフォサイト相の明確な指標である。サテライトピークは観察できず、したがって、＋１酸化状態のＣｕのみが存在すると結論付けることができる。Ｃｒ２ｐピークは、それぞれ５７６．６（３／２）及び５８５．６（１／２）ｅＶの結合エネルギーで観察される。Ｃｒ２ｐとＯ１Ｓとの間の距離は、すべての試料で一定値４５．３ｅＶのままである。さらに、５６８．６ｅＶの結合エネルギーで観察されたオージェＣｕＬＭＭピークにより、デルフォスサイト相の純度が確認される。
【００２５】
成膜直後の膜及びアニール膜の化学組成を図２に示す。Ｃｕ、Ｃｒ、Ｏについてそれぞれ約１６％、３３％、５０％の濃度が測定されるが、アニーリング中にＯ−Ｃｒ−Ｃｕ比が変化する明確な傾向は見られない。
【００２６】
熱処理研究のために、初期の導電率が約１０Ｓｃｍ−１である１２個の試料を選択した。それらのうちの半分は、それぞれ６５０℃、７００℃、７５０℃、８００℃、及び８５０℃の温度で１５分間加熱した（１つは参照として保持した）。６５０℃で加熱された第１の試料では、１５分後に変化は観察されなかったため、電気導電率（σ０／σｆ）の３倍の減少が最終的に観察されたときには、時間がさらに最大１時間延長した。これは、Ｇｏｔｚｅｎｄｏｒｆｅｒの以前の研究（Ｊ．ｏｆ  ｓｏｌ−ｇｅｌ  Ｓｃｉ．ａｎｄ  Ｔｅｃｈ．，２００９年、５２、１１３−１１９）と一致しており、ＣｕＣｒＯ２の電気特性の変化が約６２０℃の温度から観察された。
【００２７】
第２の試料セットは、それぞれ３０秒間、６０秒間、２００秒間、１０００秒間、及び４０００秒間９００℃で加熱した（１つは参照として再度保持された）。最後の試料では、測定された導電率は、装置の感度（１０−４Ｓｃｍ−１）を超えていた。各試料について、熱処理の前後に導電率を測定し、結果を表１に示す。７００℃から開始して、アニーリングプロセスで重要な変化が現れる。８５０℃で加熱された試料の場合、５００００倍の減少が測定されるまで、電気導電率は、アニーリング温度と共に単調に減少する。
【００２８】
【表１】
2020535306.tif 000003
【００２９】
２桁の導電率が、短い（３０〜６０秒）熱処理中に失われる。４０００秒加熱した試料では、アニーリング時間が１０−５Ｓｃｍ−１の範囲まで連続的に減少する。
【００３０】
図３は、温度（℃）と対応させて、ｌｏｇ（ｐ）のプロットを示す。２次多項式もプロットされている。これにより、次の方程式及び次のパラメータを抽出できる：
ｌｏｇ（ｐ）＝αＴ２＋βＴ−γ
α＝−０．０００１
β＝＋０．１３５６
γ＝−２４．９１４。
【００３１】
これらのパラメータの１０％の分散が受け入れられる。したがって、第１のパラメータであるαは−０．０００１１〜−０．００９の範囲であり、第２のパラメータβは＋０．１２〜＋０．１４の範囲であり、第３のパラメータγは−２７．４０〜−２２．４２の範囲である。
【００３２】
したがって、ＫＰＦＭ（ケルビンプローブ力測定）の研究は、材料の表面での局所構造の組成及び電子状態に関する情報を得るために実施した。ＫＰＦＭ研究は、各セット、成膜直後の基準試料及び最初のセットからの２つの試料（１５分、７００℃及び８５０℃）、ならびに最後のセットからの２つの試料（９００℃、３０秒及び４０００秒）から３つずつ、６つの試料で行った。
【００３３】
測定は、ＨＯＰＧ（高配向熱分解グラファイト）と試料の１つとの間で代替的方法で実行した。これらの値は常に最新の基準値との比較が行われ、先端の仕事関数の変動（例えば、汚染による）を回避する。真空レベルの不整合を補正するには、ＫＰＦＭに電圧ＶＤＣ＝（Φｔｉｐ−Φｓａｍｐｌｅ）／ｅを挿入する。式中、Φｔｉｐ（Ｐｔ−Ｉｒ）＝５．５ｅＶである。試料は、異なるドーピングレベルを有し、異なるフェルミレベルが予測された。アクセプター濃度Ｎａが上昇することにより、フェルミが低下することが予測され、仕事関数Φの増大を測定する必要がある。
【００３４】
【数１】
2020535306.tif 000004
銅デラフォサイトの場合、電子親和力χは２．１ｅＶであり、バンドギャップＥｇは３．２ｅＶである。
【００３５】
結果を図４に示す。ここでは、仕事関数の差対ＨＯＰＧ（ΦＨＯＰＧ＝４．４ｅＶ）が、キャリア濃度の関数として示されている。
【００３６】
中間ギャップ、すなわちＥｇ＝１．６ｅＶでは、半導体は真性半導体として挙動しており、すなわち導電性ではないことに留意されたい。成膜直後の試料（アニールされていない試料）では、フェルミレベルはわずか０．０９ｅＶ（したがって導電バンド（ＣＢ）の最大値から遠い）であり、したがって電気導電率が比較的高くなる。
【００３７】
試料を９００℃の温度で３０秒間処理すると、図４において、フェルミレベルが０．４３ｅＶまで上昇したことが確認され得る。４０００秒のアニーリングステップでは、フェルミレベルは１．１９ｅＶにまで上昇した。これは、中間ギャップ値（１．６ｅＶ）とほぼ同等である。この場合、電気導電率を変調させ得ること、及び電気導電性材料から、電気導電率を低下させ得ること、及び変調させ得ることが示されている。
【００３８】
７００℃で１５分のアニーリングでは、フェルミレベルは０．５３ｅＶまで（成膜直後の材料の０．０９ｅＶから）上昇し、８５０℃で１５分間行った場合には、フェルミレベルは１．０１ｅＶまで上昇した。
【００３９】
成膜後にアニーリングするこの方法の利点は、上記のように、材料の電気導電率を変調できることである。したがって、レーザービームを使用して局所アニーリングを行うことにより、材料の特定の場所で電気導電を変調させ得ることが観察されている。正孔が消失すると、電気導電率が低下し、逆も同様である。材料の特定の場所（実際には、レーザーが材料と接触している場所）のみを変調できるため、レーザーアニーリングは大きい利点になる。
【００４０】
局所アニーリングは、レーザーを用いて、６００℃〜１０００℃の温度で、１秒〜１８００秒の時間で行った。典型的には、局所アニーリングステップは、１秒〜２０秒の範囲である。
【００４１】
局所アニーリングステップで使用されるレーザービームの出力密度は、１Ｗ／ｃｍ２〜１０Ｗ／ｃｍ２の範囲である。典型的な例では、電力密度は４Ｗ／ｃｍ２に相当する。
【図１】
2020535306.tif 000005
【図２】
2020535306.tif 000006
【図３】
2020535306.tif 000007
【図４】
2020535306.tif 000008
【国際調査報告】
2020535306.tif 000009
2020535306.tif 000010
2020535306.tif 000011
2020535306.tif 000012