(57)【要約】  本発明は、以下のステップを含む光電子デバイス（１）の製造方法に関する。ａ）半導体材料からなる成長基板（１０）を供給し、ｂ）それぞれ下面（２０ｉ）を含む複数のダイオード（２０）を形成し、ｃ）下面（２０ｉ）を解放するために、基板の少なくとも一部分（１２；１３）を除去する。−ステップａ）は、基板の下部及び上部を製造することを含み、上部（１２）は均一な厚さ（ｅｒｅｆ）及び下部より低いドーピングレベルを有する。−ステップｃ）は、上部（１２）に対して選択的化学エッチングによって下部（１１）を除去することを含む。【選択図】図４Ｃ
2020515040.tif 000002
【特許請求の範囲】
【請求項１】
ａ）互いに対向する表面（１０ｓ）及び裏面（１０ｉ）を含む、半導体材料からなる、成長基板（１０）を供給し、
ｂ）前記表面（１０ｓ）上に、複数のダイオード（２０）を形成し、各ダイオード（２０）は前記成長基板（１０）上に載置された下面（２０ｉ）を含み、
ｃ）少なくとも前記ダイオード（２０）の一部の前記下面（２０ｉ）を解放するために、前記成長基板（１０）の少なくとも一部分（１２；１３）を前記裏面（１０ｉ）から除去し、除去された一部分（１２；１３）は、最初は前記ダイオード（２０）の一部の反対側に配置され、
−ステップａ）は、前記ダイオード（２０）の反対側にそれぞれ延在する前記成長基板（１０）の下部及び上部を製造することを含み、前記下部及び前記上部（１１、１２）は、同一の導電型に従ってドープされており、前記下部（１１）は第１ドーピングレベルを有し、前記上部（１２）は前記第１ドーピングレベルより低い第２ドーピングレベルを有し、前記表面（１０ｓ）から前記下部（１１）に向かって均一な厚さ（ｅｒｅｆ）で延び、
−ステップｃ）は、前記上部（１２）に対して選択的化学エッチングによって前記下部（１１）を除去することを含む、
ことを特徴とする、
光電子デバイス（１）を製造する方法。
【請求項２】
ステップｃ）は、前記表面（１０ｓ）と平行な平面内で、化学エッチングによって前記成長基板（１０）の前記上部（１２）を完全に又は部分的に除去するステップをさらに含み、前記ダイオード（２０）の前記下面（２０ｉ）を解放する、
請求項１に記載の方法。
【請求項３】
各ダイオードは、前記ダイオード（２０）のｐ−ｎ接合を形成することに関与する半導体素子（２１）を含み、各ダイオード（２０）の前記下面（２０ｉ）は、前記半導体素子（２１）に電気的に接触しており、
前記方法は、前記ダイオード（２０）の一部の前記下面（２０ｉ）と接触する少なくとも１つの第１導電スタッド（４１）を形成するステップｄ）を含む、
請求項１又は２に記載の方法。
【請求項４】
−ステップｂ）において、前記ダイオード（２０）は、該ダイオード（２０）の複数の別々のアセンブリ（Ｄ）として空間的に分散され、各アセンブリ（Ｄ）は前記光電子デバイス（１）の画素（Ｐｘ）を形成することを意図しており、
−ステップｄ）において、複数の別々の第１導電スタッド（４１）が形成され、各第１導電スタッド（４１）は同一のアセンブリ（Ｄ）の前記ダイオード（２０）の前記下面（２０ｉ）と接触している、
請求項３に記載の方法。
【請求項５】
−前記上部（１２）は、前記表面（１０ｓ）に平行な平面内で、側部（１４）によって互いに分離された中央部（１３）を含み、各中央部（１３）は、前記ダイオード（２０）の前記アセンブリ（Ｄ）の反対側に位置し、前記側部（１４）は前記ダイオード（２０）の前記アセンブリ（Ｄ）の間に位置し、
−ステップｃ）は、前記表面（１０ｓ）に平行な平面内で、前記上部（１２）を部分的に除去して前記中央部（１３）を取り除き、前記側部（１４）を保存して、保持側壁（１５）を形成することを含む、
請求項４に記載の方法。
【請求項６】
ステップｃ）において、前記中央部（１３）がウェット又はドライエッチングによってエッチングされる、
請求項５に記載の方法。
【請求項７】
−ステップａ）は、前記中央部（１３）が前記第１ドーピングレベル以上のドーピングレベルを有するように、前記上部（１２）の局所的ドーピングによって前記中央部（１３）を製造することを含み、前記側部（１４）は前記第２ドーピングレベルを有し、各中央部（１３）は前記側部（１４）の１つによって隣接する前記中央部（１３）から分離され、各中央部（１３）は前記上部（１２）の厚さ（ｅｒｅｆ）より厳密に小さい厚さ（ｅ１３）を有し、
−ステップｃ）は、前記下部（１１）の除去に続いて、前記裏面（１０ｉ）が前記中央部（１３）上に解放される（open）ように、前記成長基板（１０）を薄くし、次いで前記中央部（１３）を前記側部（１４）に対する選択的化学エッチングによって除去するステップを含み、前記ダイオード（２０）の前記アセンブリ（Ｄ）の前記下面（２０ｉ）を解放し（free）、前記側部（１４）が前記保持側壁（１５）を形成する、
請求項５又は６に記載の方法。
【請求項８】
前記上部（１２）の前記厚さ（ｅｒｅｆ）が０．５μｍから２０μｍの間であり、ステップｃ）の終わりに、前記保持側壁（１５）は０．５μｍから２０μｍの高さを有する、
請求項５から７のいずれか１項に記載の方法。
【請求項９】
−ステップｂ）は、電気絶縁材料で形成された核形成層（２３）から始まる前記半導体素子（２１）のエピタキシーを含み、
−ステップｃ）は、ステップｄ）の終わりに、前記第１導電スタッド（４１）が、前記ダイオード（２０）の前記下面（２０ｉ）を形成する前記半導体素子（２１）の下面（２１ｉ）と接触するように、核形成層（２３）の一部を除去することをさらに含む、
請求項４から８のいずれか１項に記載の方法。
【請求項１０】
−ステップｂ）は、導電性材料又は半導体性材料により形成された核形成層（２３）から始まる半導体要素（２１）のエピタキシーを含み、ステップｄ）の終わりに、前記第１導電スタッド（４１）が、前記ダイオード（２０）の前記下面（２０ｉ）を形成する前記核形成層（２３）の下面に接触する、
請求項４から８のいずれか１項に記載の方法。
【請求項１１】
ステップｂ）は、全ての前記ダイオード（２０）を覆う、少なくとも部分的に透明な導電性電極層（２５）を堆積させることを含み、第２導電スタッド（４２）が前記電極層（２５）と電気的に接触している、
請求項１から１０のいずれか１項に記載の方法。
【請求項１２】
前記第２導電スタッド（４２）が、前記下面（２０ｉ）の方を向いている前記電極層（２５）の下面側に配置されているか、又は、該下面側とは反対側の前記電極層（２５）の上面側に配置されている、
請求項１１に記載の方法。
【請求項１３】
ステップｂ）は、前記成長基板（１０）の前記表面（１０ｓ）上又は核形成層（２３）上に誘電体層（２４）を堆積させることを含み、１つ以上の第１導電スタッド（４１）が、前記ダイオード（２０）の前記下面（２０ｉ）と接触し、前記誘電体層（２４）によって電極層（２５）から電気的に絶縁されている、
請求項１〜１２のいずれか１項に記載の方法。
【請求項１４】
各ダイオード（２０）が三次元半導体素子（２１）を含む、
請求項１から１３のいずれか１項に記載の方法。
【請求項１５】
前記成長基板（１０）の前記半導体材料は、ｐ型又はｎ型の導電性でドープされたシリコンである、
請求項１から１４のいずれか１項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の技術分野は、発光ダイオード又はフォトダイオードを有する光電子デバイスを製造する方法の技術分野である。本発明は特に、ディスプレイスクリーン及びイメージプロジェクタのような発光ダイオードのマトリックスを有するデバイスの分野、並びに光検出器及びイメージセンサーのようなフォトダイオードのマトリックスを有するデバイスの分野に適用される。
【背景技術】
【０００２】
発光ダイオードを有する光電子デバイスを製造する方法は、ダイオードが形成された成長基板を完全に又は部分的に除去するステップを含み得る。これは、ディスプレイスクリーン又はイメージプロジェクタを製造するために、発光ダイオードの画素化を実行したいときに特に当てはまる。
【０００３】
この種の光電子デバイスの発光ダイオードはそれぞれ、第１ドープ部分を形成する、例えばワイヤ等の三次元半導体素子を含み、その一部は少なくとも１つの量子井戸を含む活性領域及び第２ドープ領域によって覆われており、第１及び第２ドープ部分はｐ−ｎ接合を形成する。
【０００４】
従って、国際公開第２０１１／０４８３１８号は、発光スクリーンを得る目的で、ワイヤ発光ダイオードを有する光電子デバイスを製造する方法の一例を記載している。この方法は、特に、成長基板を供給すること、成長基板から出発して複数の発光ダイオードを形成すること、次いで、発光ダイオードの解放端（free end）をアクティブマトリックスと組み立てた後に、成長基板を、この場合完全に、除去することを含む。成長基板は化学エッチング又はエロ―ジョンによって除去することができる。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】国際公開第２０１１／０４８３１８号
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、この文献に記載されているように、基板を除去することは、光電子デバイスの少なくとも一部の構造的劣化を招く可能性がある。
【課題を解決するための手段】
【０００７】
本発明の目的は、従来技術の欠点を少なくとも部分的に改善することであり、具体的には、以下のステップを含む光電子デバイスの製造方法を提案する。
ａ）互いに対向する表面及び裏面を含む、半導体材料からなる、いわゆる成長基板を供給し、
ｂ）前記表面上に、複数のダイオードを形成し、各ダイオードは前記基板上に載置された下面を含み、
ｃ）少なくとも前記ダイオードの一部の前記下面を解放するために、前記基板の少なくとも一部分を前記裏面から除去し、除去された一部分は、最初は前記ダイオードの一部の反対側に配置され、
−ステップａ）は、前記ダイオードの反対側にそれぞれ延在する前記基板の下部及び上部を製造することを含み、前記下部及び前記上部は、同一の導電型に従ってドープされており、前記下部は第１ドーピングレベルを有し、前記上部は前記第１ドーピングレベルより低い第２ドーピングレベルを有し、前記表面から前記下部に向かって均一な厚さで延び、
−ステップｃ）は、前記上部に対して選択的化学エッチングによって前記下部を除去することを含む。
【０００８】
この製造方法の特定の、好ましいが非限定的な態様は以下の通りである。
【０００９】
ステップｃ）は、前記表面と平行な平面内で、化学エッチングによって前記基板の前記上部を完全に又は部分的に除去するステップをさらに含み、前記ダイオードの前記下面を解放する。
【００１０】
各ダイオードは、前記ダイオードのｐ−ｎ接合を形成することに関与する半導体素子を含み、各ダイオードの前記下面は、前記半導体素子に電気的に接触している。前記製造方法は、前記ダイオードの一部の前記下面と接触する少なくとも１つの第１導電スタッドを形成するステップｄ）を含む。
【００１１】
ステップｂ）において、前記ダイオードは、該ダイオードの複数の別々のアセンブリとして空間的に分散され、各アセンブリは前記光電子デバイスの画素を形成することを意図している。
【００１２】
ステップｄ）において、複数の別々の第１導電スタッドが形成され、各第１導電スタッドは同一のアセンブリの前記ダイオードの前記下面と接触している。
【００１３】
前記上部は、前記表面に平行な平面内で、いわゆる側部によって互いに分離されたいわゆる中央部を含み、各中央部は、前記ダイオードの前記アセンブリの反対側に位置し、前記側部は前記ダイオードの前記アセンブリの間に位置する。
【００１４】
ステップｃ）は、前記表面に平行な平面内で、前記上部を部分的に除去して前記中央部を取り除き、前記側部を保存して、保持側壁を形成することを含む。
【００１５】
ステップｃ）において、中央部はウェット又はドライエッチングによってエッチングされ得る。
【００１６】
ステップａ）は、前記中央部が前記第１ドーピングレベル以上のドーピングレベルを有するように、前記上部の局所的ドーピングによって前記中央部を製造することを含み、前記側部は前記第２ドーピングレベルを有し、各中央部は前記側部の１つによって隣接する前記中央部から分離され、各中央部は前記上部の厚さより厳密に小さい厚さを有する。
【００１７】
ステップｃ）は、前記下部の除去に続いて、前記裏面が前記中央部上に解放される（open）ように、前記基板を薄くし、次いで前記中央部を前記側部に対する選択的化学エッチングによって除去するステップとを含み、前記ダイオードの前記アセンブリの前記下面を解放し（free）、前記側部が前記保持側壁を形成する。
【００１８】
前記上部の前記厚さが０．５μｍから２０μｍの間であり、ステップｃ）の終わりに、前記保持側壁は０．５μｍから２０μｍの高さを有する。
【００１９】
ステップｂ）は、電気絶縁材料で形成された核形成層から始まる前記半導体素子のエピタキシーを含み、ステップｃ）は、ステップｄ）の終わりに、前記第１導電スタッドが、前記ダイオードの前記下面を形成する前記半導体素子の下面と接触するように、核形成層の一部を除去することをさらに含む。
【００２０】
ステップｂ）は、導電性材料又は半導体性材料により形成された核形成層から始まる半導体要素のエピタキシーを含み、ステップｄ）の終わりに、前記第１導電スタッドが、前記ダイオードの前記下面を形成する前記核形成層の下面に接触する。
【００２１】
ステップｂ）は、全ての前記ダイオードを覆う、少なくとも部分的に透明な導電性電極層を堆積させることを含み、第２導電スタッドが前記電極層と電気的に接触している。
【００２２】
前記第２導電スタッドは、前記下面の方を向いている前記電極層のいわゆる下面側に配置されていてもよく、又は、該下面側とは反対側の前記電極層のいわゆる上面側に配置されていてもよい。
【００２３】
ステップｂ）は、前記成長基板の前記表面上又は核形成層上に誘電体層を堆積させることを含み、１つ以上の第１導電スタッドが、前記ダイオードの前記下面と接触し、前記誘電体層によって電極層から電気的に絶縁されている。
【００２４】
各ダイオードは三次元半導体素子を含むことができる。
【００２５】
前記成長基板の半導体材料は、ｐ型又はｎ型導電性でドープされたシリコンであってもよい。
【００２６】
本発明の他の態様、目的、利点及び特徴は、非限定的な例として与えられる本発明の好ましい実施形態の以下の詳細な説明を読み、添付の図面を参照することにより明らかになるであろう。
【図面の簡単な説明】
【００２７】
【図１Ａ】光電子デバイスの少なくとも一部の構造劣化をもたらす製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図１Ｂ】光電子デバイスの少なくとも一部の構造劣化をもたらす製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図１Ｃ】光電子デバイスの少なくとも一部の構造劣化をもたらす製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図２Ａ】第１実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図２Ｂ】第１実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図２Ｃ】第１実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図２Ｄ】第１実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図２Ｅ】第１実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図２Ｆ】第１実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図２Ｇ】第１実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図３Ａ】図２Ｇに示す光電子デバイスの変形例の概略断面図である。
【図３Ｂ】図２Ｇに示す光電子デバイスの変形例の概略上面図である。
【図３Ｃ】図３Ａに示すデバイスの変形例の概略断面図である。
【図４Ａ】第２実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図４Ｂ】第２実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図４Ｃ】第２実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図５Ａ】第３実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図５Ｂ】第２実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図５Ｃ】第２実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図５Ｄ】第２実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図５Ｅ】第２実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図５Ｆ】第２実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図５Ｇ】第２実施形態に係る製造方法の異なるステップに対する光電子デバイスの概略部分断面図である。
【図６Ａ】図４Ｃに示す光電子デバイスの変形例の概略断面図である。
【図６Ｂ】図４Ｃに示す光電子デバイスの変形例の概略断面図である。
【発明を実施するための形態】
【００２８】
図面及び以下の説明では、同じ参照符号は同一又は類似の要素を表す。さらに、図の明確さを確実にするために、異なる要素は一定の縮尺で描かれていない。さらに、異なる実施形態及び変形例は互いに排他的ではなく、互いに組み合わせることができる。特記しない限り、用語「ほぼ（approximately）」、「約（about）」及び「程度(of the order of)」は、１０％以内を意味する。
【００２９】
本発明は、ダイオード２０を有する光電子デバイス１を製造する方法に関し、ダイオード２０が最初に載置される基板１０の少なくとも一部をその全厚にわたって除去するステップを含む。
【００３０】
図１Ａ〜図１Ｃに示すように、光電子デバイス１を製造する方法は、ダイオード２０の少なくとも一部の構造劣化を引き起こす可能性がある。上述の方法は、以下を含む。
−例えばシリコンから形成される成長基板１０の表面１０ｓから出発して、例えば、窒化ガリウム（ＧａＮ）から形成される複数のダイオード２０を形成する。
−全てのダイオード２０を封入する誘電体層３１を堆積し、次いで、ここでは接着剤３３を用いて保持用のグリップ３２を封入層上に固定する。
−ダイオード２０の下面２０ｉを解放するために基板１０の少なくとも一部をその全厚にわたって除去する。除去された部分は、最初はダイオード２０の少なくとも一部と反対側に位置する。
−任意選択で、ダイオード２０の解放された下面２０ｉ上に少なくとも１つの導電スタッド（図示せず）を形成する。
【００３１】
図１Ａを参照すると、グリップ３２を固定するステップの終わりに、成長基板１０、発光ダイオード２０及び接着剤３３の層によって封入層３１に接着されたグリップ３２から形成されたスタックが、成長基板１０の裏面１０ｉのレベルで、特に、スタックの各層のＸＹ平面における厚さの不等から生じる平坦性不良をもたらす可能性があることが分かる。この例では、平坦性不良は、成長基板１０の裏面１０ｉを通る平面とグリップ３２の上面３２ｓを通る平面との平行性の不良に反映されている。
【００３２】
図１Ｂを参照すると、成長基板１０の一部を除去するステップは、例えば従来の研削技術によって成長基板１０をその表面全体にわたって薄くし、成長基板１０の薄い厚さの残留層１０．１を残す、予備的ステップを含んでもよい。その後、基板１０の除去を、残留層１０．１の化学エッチングによって実行することができる。研削は、一般に、グリップ３２を工具ホルダに固定し、図１Ｂに示す矢印に従って、回転研削工具を基板１０の裏面１０ｉに当てることからなる。研削ステップの終わりに、初期の平坦性不良が残留層１０．１を得る際に反映され、その厚さはＸＹ平面において不均一性Δｅｘｙを有することが分かる。従って、残留層１０．１は、最大値ｅｍａｘと最小値ｅｍｉｎとの間で局所的に変動する厚さを有する。
【００３３】
図１Ｃを参照すると、エッチング時間がエッチングされるべき残留層１０．１の最大厚さｅｍａｘと本質的に相関しているので、化学エッチングによる残留層１０．１の除去中に、厚さｅｍｉｎを有する領域において発光ダイオード２０のオーバーエッチングが起こる可能性がある。このオーバーエッチングは、光電子デバイス１（ハッチング領域）の局所的な構造劣化を招く可能性がある。
【００３４】
前述の例では、平坦性不良は、スタックを形成する異なる層の厚さの不均一性に関連している。しかしながら、残留層１０．１の厚さΔｅｘｙの不均一性はまた、研削ステップ中の工具ホルダと研削工具との間の平行性の不良に起因し得る。さらに、研削ステップの変形例としての、又はそれを補足するための、薄化ステップは、エッチングすべき残留層１０．１が得られるまで成長基板１０の化学エッチングを実行するステップを含むことができる。化学エッチングによる基板１０の薄化はまた、残留層１０．１の厚さΔｅｘｙの不均一性を招きやすく、それは光電子デバイス１の構造的劣化を招き得る。
【００３５】
デバイス１の構造劣化の危険性を低減するために、以下に説明する実施形態に係る製造方法は、ｐ型又はｎ型の第１導電型に従ってドープされた半導体材料からなる成長基板１０を形成することを特定する。基板１０は、第１ドーピングレベルを有するいわゆる下部１１と、下部１１と成長基板１０の表面１０ｓとの間に位置する、第１レベルより低い第２ドーピングレベルを有するいわゆる上部１２とを含む。後に詳細に説明するように、上部１２は表面１０ｓから出発して均一な厚さｅｒｅｆを有し、上部１２に対して下部１１を選択的に化学エッチングするステップによって、ＸＹ平面内に一定の厚さの残留層１０．１を得ることが可能になり、それによって、上述の起こり得る劣化から実質的に保護された光電子デバイス１を製造することが可能になる。
【００３６】
好ましくは、光電子デバイス１は、ダイオード２０の複数の別々のアセンブリＤ内に空間的に分散されたダイオード２０を含み、アセンブリＤは互いに独立して分極可能であり、従って別々の画素Ｐｘを形成する。ダイオード２０は発光性であり、光電子デバイス１はディスプレイスクリーン又は画像投影装置を形成し得る。
【００３７】
ダイオード２０は、ダイオードのｐ−ｎ接合の形成に関与する半導体素子２１を含む。言い換えれば、各ダイオードは、反対の導電型に従ってドープされた２つの半導体素子から形成された半導体接合を含む。この接合は、ｐ−ｎ型又はｐ−ｉ−ｎ型であり得る。
【００３８】
一実施形態によれば、ダイオード２０は、縦軸に沿った細長い形状、すなわち縦軸に沿った縦寸法が横寸法よりも大きい、三次元半導体素子２１を備える。三次元要素は、「ワイヤ」、「ナノワイヤ」又は「マイクロワイヤ」と呼ばれる。ワイヤ２１の横寸法、すなわち縦軸に直交する平面におけるそれらの寸法は、１０ｎｍから１０μｍの間、例えば１００ｎｍから１０μｍの間、好ましくは１００ｎｍから５μｍの間であり得る。ワイヤ２１の高さ、すなわち縦軸に沿ったそれらの縦寸法は、横寸法よりも大きく、例えば２倍、５倍、好ましくは少なくとも１０倍大きい。
【００３９】
縦軸に直交する平面内のワイヤ２１の断面は、様々な形状、例えば円形や楕円形、又は、例えば三角形、正方形、長方形、さらには六角形の多角形を有することができる。ここで、直径は、断面のレベルでワイヤ２１の周囲に関連する量として定義される。それは、ワイヤ２１の断面と同じ面積を有するディスクの直径であり得る。局所的直径は、縦軸に沿った所与の高さでのワイヤ２１の直径である。平均直径は、ワイヤ２１又はその一部に沿った局所的直径の平均、例えば算術平均である。
【００４０】
以下の説明において、ワイヤ２１が、ダイオードのコアを形成し、活性領域と第２ｐドープ部分とからなるシェル２２によって囲まれている、例えばｎ型の第１ドープ部分であるという意味で、ダイオード２０は、いわゆるコア／シェル構成で製造された発光ダイオード２０である。あるいは、発光ダイオード２０は、活性領域及び第２ドープ部分が、ワイヤ２１を取り囲むことなく、縦軸に沿って、本質的にワイヤ２１の延長部に位置する軸方向構成で形成されてもよい。
【００４１】
ワイヤ２１は、核形成面からエピタキシャル成長させた結晶材料で形成することができ、各核形成面は、成長基板１０の表面、又は成長基板１０とは異なる材料で形成された核形成層もしくはスタッド２３の表面とすることができる。ワイヤ２１の材料は、主に、ＩＩＩ−Ｖ族化合物、特にＩＩＩ−Ｎ族化合物、ＩＩ−ＶＩ族化合物、又はＩＶ族化合物もしくは元素から選択することができる第１半導体化合物を含む。例えば、ＩＩＩ−Ｖ族化合物は、ＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＩｎＮ又はＡｌＩｎＧａＮなどの化合物、あるいはＡｓＧａ又はＩｎＰなどの化合物であり得る。ＩＩ−ＶＩ化合物は、ＣｄＴｅ、ＨｇＴｅ、ＣｄＨｇＴｅ、ＺｎＯ、ＺｎＭｇＯ、ＣｄＺｎＯ、ＣｄＺｎＭｇＯであり得る。ＩＶ元素又は化合物は、Ｓｉ、Ｃ、Ｇｅ、ＳｉＣ、ＳｉＧｅ、ＧｅＣであり得る。従って、ワイヤ２１は、ダイオード２０の第１部分を形成し、１つの種類の導電性、ここではｎ型に従ってドープされる。この例では、ワイヤは、ｎ型ドーピング、特にシリコンを含むＧａＮからなる。ここでは、それらは１０ｎｍから１０μｍの間、例えば１００ｎｍから５μｍの間の平均直径を有し、ここではそれはほぼ５００ｎｍに等しい。ワイヤ２１の高さは、１００ｎｍから１００μｍの間、例えば５００ｎｍから５０μｍの間であってよく、ここではほぼ５μｍに等しい。
【００４２】
活性領域は、ダイオード２０からの光放射の大部分が放射されるレベルのダイオード２０の部分である。それは、ワイヤ及び第２ドープ部分よりも低い禁制帯エネルギーを有する半導体化合物で形成された少なくとも１つの量子井戸を含み得る。それは、コア／シェル構成において、ワイヤ２１の上部エッジ及び側方エッジを覆い得る。それは、障壁層の間に挿入された層又はドットの形態の単一の量子井戸又は複数の量子井戸を含んでもよい。あるいは、活性領域は量子井戸を含む必要はない。その場合、それはワイヤ及び第２ドープ部分とほぼ等しい禁制帯エネルギーを有することができる。それは、意図的にドープされていない半導体化合物で形成されてもよい。
【００４３】
第２ドープ部分は、コア／シェル構成において、少なくとも部分的に活性領域を覆い、取り囲む層を形成する。それは、ワイヤとは反対の導電型、すなわちここではｐ型に従ってドープされた第２半導体化合物で形成されている。第２半導体化合物は、ワイヤ２１の第１半導体化合物と同一であり得るか、又は第１半導体化合物並びに１つ以上の追加の合金元素を含み得る。この例では、第２ドープ部分は、ｐ型ドーピング、特にマグネシウムを含むＧａＮ又はＩｎＧａＮであり得る。第２ドープ部分の厚さは、２０ｎｍから５００ｎｍの間であってもよく、約１５０ｎｍに等しくしてもよい。もちろん、第１部分と第２部分の導電型を逆にしてもよい。
【００４４】
図２Ａ〜２Ｇは、第１実施形態に係る光電子デバイス１の製造方法のステップを示す。光電子デバイス１は、成長基板１０から出発してエピタキシーによって製造された、ここでは発光であるダイオード２０の別々のアセンブリＤを有利に含む。この方法は、成長基板１０の少なくとも一部を除去するステップを含む。ここで、光電子デバイス１はディスプレイスクリーン又は画像投影装置を形成する。
【００４５】
ここでは、以下の説明のために、直接三次元座標系（direct three-dimensional coordinate system）（Ｘ、Ｙ、Ｚ）が定義される。ここで、Ｘ軸及びＹ軸は、発光ダイオード２０のアセンブリＤが延びる主平面に平行な平面を形成する。Ｚ軸は主平面に対してほぼ直角に向けられている。以下の説明では、用語「垂直（vertical）」及び「垂直に（vertically）」は、Ｚ軸にほぼ平行な向きに関するものとして理解されるべきであり、用語「水平（horizontal）」及び「水平に（horizontally）」は、ＸＹ平面にほぼ平行な向きに関するものとして理解されるべきである。さらに、用語「下方」及び「上方」は、＋Ｚ方向に沿って増加する位置に関するものとして理解されるべきである。
【００４６】
図２Ａは、発光ダイオード２０が製造される成長基板１０を供給するステップを示す。成長基板１０は、モノリシック半導体材料、好ましくは結晶質、有利には単結晶質で形成されている。好ましくは、半導体材料は、ここではｐ型の、第１導電型を有するシリコンであるが、本発明は、ｎ型ドーピングのシリコンにも適用される。成長基板１０は、互いに対向する表面１０ｓと裏面１０ｉとを有する。表面１０ｓは、発光ダイオード２０が製造される基板１０の面である。成長基板１０は、例えば２００μｍから１５００μｍの間、好ましくは７２５μｍの、初期厚さ、すなわち、薄化及び部分の除去前の厚さを有することができる。
【００４７】
最初に、好ましくは均一、すなわちＺ軸に沿ってＸＹ平面内でほぼ一定の第１ドーピングレベルを有する、いわゆる下部１１が製造される。好ましくは、第１ドーピングレベルは、下部１１の電気抵抗率が１ｍΩ・ｃｍから５０ｍΩ・ｃｍの間であるようなものである。ドーピング元素の例は、ホウ素（Ｂ）及びアルミニウム（Ａｌ）である。下部１１は、ＸＹ平面内で連続的に延在し、ダイオード２０の各アセンブリＤに対向するように意図されている。この例では、下部１１はｐ＋ドープされていると言われる。「反対（Opposite）」とは、一般に、下部がダイオードのアセンブリに対して垂直に（plumb with）、すなわち垂直に（perpendicular）配置されていることを意味する。
【００４８】
次に、第１ドーピングレベルより低い、好ましくは均一な、第２ドーピングレベルを有する、いわゆる上部１２が製造される。好ましくは、第２ドーピングレベルは、上部１２の電気抵抗率が１Ω・ｃｍから１００Ω・ｃｍの間になるようなものである。上部１２もまたＸＹ平面内で連続的に延び、ダイオード２０の各アセンブリＤに対向するように意図されている。それは下部１１と表面１０ｓとの間に位置し、表面１０ｓと同一平面上にあり、すなわち表面上で解放されている。それは均一な厚さｅｒｅｆを有し、すなわち基板１０の表面１０ｓから測定された上部１２の厚さはＸＹ平面において一定である。例として、厚さは、約０．５μｍから２０μｍの間であり得る。この例では、上部１２はｐ−ドープされていると言われる。それは、ｐ＋ドープ下部１１から始まるエピタキシーによって製造され得る。
【００４９】
図２Ｂは、成長基板１０の表面１０ｓ上に、ダイオード２０の複数の別々のアセンブリＤを形成することを示している。各ダイオード２０は、以後ワイヤと呼ばれる三次元半導体素子２１を含む。ダイオード２０の各アセンブリＤは、他の画素とは無関係に作動させることができる画素Ｐｘを形成するように意図された領域にわたってＸＹ平面内に延在する。ここでは、第１ダイオード２０１の第１アセンブリＤ１と第２ダイオード２０２の第２アセンブリＤ２が示されている。ダイオード２０のアセンブリＤは、各アセンブリＤがｐ−ドープ上部１２に対して垂直に配置されているという意味で、成長基板１０のｐ−ドープ上部１２の反対側に配置されている。
【００５０】
核形成層２３は、成長基板１０の表面１０ｓ上に接触して、特に発光画素を形成するように意図された表面１０ｓの領域Ｐのレベルに堆積される。層２３はワイヤ２１の核形成を促進するものであるため、このステップは特に任意選択的である。核形成層２３は、窒化アルミニウム（ＡｌＮ）、酸化アルミニウム（例えば、Ａｌ２Ｏ３）、窒化マグネシウム（ＭｇｘＮｙ）、遷移金属の窒化物又は炭化物、又は他の適切な材料から形成され得る。核形成層２３の厚さは、数ナノメートルから数十又は数百ナノメートル程度であり得る。この例では、核形成層２３は電気絶縁材料、例えばＡｌＮから形成されている。変形例として、図３Ａを参照して後述するように、材料は導電性であり得る。核形成層２３は、表面１０ｓを覆う連続層の形態、又は、例えばフォトリソグラフィ及び核形成層２３のエッチングの従来のステップによって得られる、互いに分離した複数の核形成スタッドの形態であり得る。
【００５１】
次に、誘電体層２４が核形成層２３上に堆積され、核形成層２３上の局所的開口部から始まるワイヤ２１の局所的エピタキシャル成長を可能にする成長マスクを形成する。誘電体層２４は、例えば、酸化ケイ素（例えばＳｉＯ２）又は窒化ケイ素（例えばＳｉ３Ｎ４）、あるいは酸窒化ケイ素のような電気絶縁材料から形成され得る。誘電体層２４の厚さは、５ｎｍから８００ｎｍの間、例えば約３０ｎｍに等しい。
【００５２】
次いで、核形成層２３から始まるエピタキシャル成長によって、例えば有機金属化学気相成長法（ＭＯＣＶＤ：metal-organic chemical vapor deposition）によって、それぞれ三次元半導体素子２１を含む発光ダイオード２０が製造される。この場合、三次元要素２１は、第１ドープ部分とも呼ばれるワイヤであり、これは核形成層２３からＺ軸に対してほぼ垂直に延びる。各ダイオード２０はさらに、活性領域と第２ドープ部分とを含むシェル２２と、シェル２２の第２ドープ部分と接触している導電性電極層２５とを含む。ワイヤ２１、及び一般に発光ダイオード２０は、本明細書の不可欠な部分を形成すると考えられ、国際公開第２０１２／１３６６６５号に記載されているものと同一又は類似の方法によって形成することができる。従って、ワイヤ２１はエピタキシャル成長によって製造され、シェル２２はそれぞれ活性領域及び第２ドープ部分から形成される。
【００５３】
第２ドープ部分は、活性領域との界面に位置する介在電子阻止層（図示せず）をさらに含み得る。この場合、電子阻止層は、有利にはｐドープされたＩＩＩ−Ｎ三元化合物、例えばＡｌＧａＮ又はＡｌＩｎＮから形成することができる。これにより、活性領域における放射再結合のレベルを上げることが可能になる。
【００５４】
次いで、いわゆる導電性電極層２５が堆積される。これは、この場合、異なるアセンブリＤのすべての発光ダイオード２０を覆う。電極層２５は、後述する第２導電スタッドによって、同一の値の電気分極をダイオード２０に印加するのに適している。それは、ダイオード２０によって放射された光に対して少なくとも部分的に透明な材料、例えば酸化インジウムスズ（indium tin oxide：ＩＴＯ）又はＺｎＯで、任意に（例えばガリウム又はアルミニウムで）ドープされるもので形成される。それは、数ナノメートルから数十又は数百ナノメートル程度の厚さ、例えば５ｎｍから５００ｎｍの間、好ましくは１０ｎｍから１００ｎｍの間、例えば約５０ｎｍに等しい厚さを有することができる。
【００５５】
次に、いわゆる上部導電層２６が、ダイオード２０のシェル２２によって形成された発光面を覆わないように、導電性電極層２５の上に堆積される。それは、アルミニウム、銀、金、銅、ルテニウム、または任意の他の適切な材料から選択される１つ以上の導電材料からなり、例えば２０ｎｍから１５００ｎｍの間、好ましくは４００ｎｍから８００ｎｍの間の厚さを有する。導電層２６は、電気抵抗を低減することを可能にし、それによって電極層２５内の電流の循環を改善する。
【００５６】
図２Ｃは、封入層３１を堆積するステップ、次いで、ここでは接着剤の層（図示せず）を用いて、グリップ３２を固定するステップを示す。封入層３１は、すべてのダイオード２０、特に電極層２５を覆っている。従って、封入層３１は、２５０ｎｍから５０μｍの間の厚さを有する。それは電気絶縁材料で形成され、ダイオード２０によって放射される放射線に対して少なくとも部分的に透明であり、例えば酸化シリコン（例えばＳｉＯ２）もしくは酸化アルミニウム（例えばＡｌ２Ｏ３）、シリコンもしくは窒化アルミニウム又は他の適切な無機材料、あるいは、シリコーン、エポキシド、又はアクリル系のポリマー、あるいは他の適切な有機材料である。封入層３１は、ダイオード２０によって放射された光の少なくとも一部を他の波長の光に変換するのに適した蛍光体を含むことができる。
【００５７】
グリップ３２は一時的なものでも恒久的なものでもよい。それは、ダイオード２０によって放射される放射線に対して少なくとも部分的に透明な材料、例えばガラス、又はホウケイ酸ガラス、パイレックス（登録商標）、又はサファイアから形成され得る。グリップ３２は、例えば、温度又は紫外線への暴露によって架橋することができる接着剤を用いた接着によって、又は分子接着によって、封入層３１に固定することができる。
【００５８】
図２Ｄは、裏面１０ｉから成長基板１０を薄くして、ｐ＋ドープ下部１１の厚さを薄くするステップを示す。薄化後のｐ＋ドープ下部１１の局所的厚さは、依然としてゼロではなく、ｐドープ上部１２の厚さｅｒｅｆは一定のままである。薄化は、ウェット又はドライ化学エッチングの技術によって、又は研削技術によって実行され得る。上述のように、例えば成長基板１０、封入された複数のダイオード２０及びグリップ３２から形成されたスタックの平行性の初期不良、及び／又は、使用される機械的又は化学的薄化技術のために、薄化された成長基板１０はＸＹ平面において厚さの不均一性Δｅｘｙを有する。従って、薄化基板１０は、最大値ｅｍａｘと最小値ｅｍｉｎとの間で局所的に変化する厚さｅ１を有する。
【００５９】
図２Ｅは、ｐ−ドープ上部１２に対する選択的化学エッチングによるｐ＋ドープ下部１１の除去を示す。この化学エッチングはウェット又はドライであってよく、この場合、１つ以上の協賛又は弱酸、例えば、とりわけ、フッ化水素酸（ＨＦ）、硝酸（ＨＮＯ３）又は酢酸（ＣＨ３−ＣＯ−ＯＨ）から選択されるエッチング剤を用いてウェットで行われる。実際、このようなエッチング剤は、高濃度ドープシリコンの下部１１と低濃度ドープシリコンの上部１２との間のエッチング速度に大きな差がある。このように、ｐ＋ドープ下部１１はｐ−ドープ上部１２よりも少なくとも５０倍、さらには１００倍速くエッチングされ、これは部分１１、１２間のエッチングの特定の選択性に反映される。ｐ＋ドープ下部１１を除去する工程後には、薄化基板１０はｐ−ドープ上部１２のみを含み、その厚さｅｒｅｆはＸＹ平面内で一定である。従って、平坦性の初期不良及び／又は機械的又は化学的薄化のステップに関連する成長基板１０の厚さの不均一性は、大部分除去された。
【００６０】
図２Ｆは、この例では核形成層２３に関して選択的な、ウェット又はドライ化学エッチングによるｐ−ドープ上部１２の除去を示す。この場合、化学エッチングはウェットであり、エッチング剤は酸又は塩基から選択することができ、それらは、例えば、水酸化テトラメチルアンモニウム（ＴＭＡＨ）又は水酸化カリウム（ＫＯＨ）であり得る。この例では、ｐ−ドープ上部１２は完全に除去されている。従って、核形成層２３の下面は解放されたままであり、すなわちそれは材料で覆われておらず、より正確にはもはや成長基板１０の材料と接触していない。
【００６１】
この例では、核形成層２３の材料は電気絶縁性である。従って、核形成層２３の除去もまた、ＸＹ平面内で完全に行われるか、又は、ＸＹ平面内、例えばダイオード２０のアセンブリＤの領域内で局所的に部分的に行われる。この例では、核形成層２３は、この場合、ウェット又はドライ化学エッチングにより、ワイヤ２１の材料及び誘電体層２４の材料に対して選択的に完全に除去される。従って、これにより、この場合ワイヤ２１の下面によって形成されたダイオード２０の下面２０ｉが解放される。ダイオード２０の下面は、ワイヤ２１が電気的に接触しているダイオード２０の面である。それは、ワイヤがエピタキシャルに成長した導電性材料又は半導体性材料におけるワイヤ２１の下面又は核形成層の下面に対応し得る。
【００６２】
図２Ｇは、複数の第１導電スタッド４１の形成を示す。各導電スタッド４１は、ダイオード２０の異なるアセンブリＤの反対側に配置され、問題となっているアセンブリＤのダイオード２０の下面２０ｉと接触している。各導電スタッド４１は、ダイオード２０の下面２０ｉと確実にオーミック接触するように選択された１つ以上の複数の導電材料、例えばＧａＮのワイヤの場合にはＴｉ／Ａｌ／Ｎｉ／Ａｕ型のスタック、又は他の適切な材料からなり、例えば１μｍから１０μｍの間、例えば約５μｍの厚さを有する。第２導電スタッド４２は、ダイオード２０のアセンブリＤのエッジに配置され、誘電体層２４に形成された貫通孔を介して電極層２５と接触している。
【００６３】
このようにして、成長基板１０に導入された厚さΔｅｘｙの不均一性がｐ＋ドープ下部１１の選択的化学エッチングの間に除去され、ｐ−ドープ上部１２によって形成された一定の厚さｅｒｅｆの残留成長層を与えるという事実によって、製造プロセス中に構造が保存された光電子デバイス１が得られる。
【００６４】
さらに、この場合、成長基板１０が完全に除去されているため、光電子デバイス１の耐熱性が低下し、それにより、動作中にデバイス１によって生成される熱の抽出が改善される。さらに、この例では、光電子デバイス１は、本質的に透明グリップ３２の厚さと組み合わされた封入層３１の厚さによって提供される機械的耐久性を有する。変形例として、グリップは一時的なものでもよく、製造プロセスの次のステップで取り外されてもよい。その場合、光電子デバイス１の機械的耐久性は、本質的に封入層３１の厚さによって、そして好ましくは光電子デバイスにハイブリッド形成された制御チップによって提供され得る。
【００６５】
種々の導電スタッド４１、４２の配置は、光電子デバイス１を、ダイオード２０の異なるアセンブリＤを互いに独立して分極するのに適した制御チップ（図示せず）に固定することを可能にする。導電スタッド４１、４２と制御チップとの間の固定は、可溶性材料、例えばインジウム、ＳｎＡｇのビーズ、銅又は金のスタッド、さらには銅／銅型の分子結合、又は他の任意のハイブリダイゼーション技術によって、行うことができる。
【００６６】
図３Ａは、図２Ｇに示した光電子デバイス１の変形例を示しており、グリップ３２が取り除かれている点と、核形成層から得られる核生成部分２３がダイオード２０の各アセンブリＤのレベルで保持されている点で本質的に異なる。この場合、核形成材料は導電性又は半導体性である。この変形例では、核形成材料は、ワイヤ２１の核形成を促進する、及び、ワイヤ２１内の電荷キャリアの注入を可能にするのに適している。核形成材料は遷移金属を含むことができる。それは、チタン、バナジウム、クロム、ジルコニウム、ニオブ、モリブデン、ハフニウム、タンタル及びタングステン、又は、遷移金属、例えばチタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、タンタルの窒化物又は炭化物、あるいは、これらの化合物の組み合わせから選択することができる。遷移金属、並びにそれらの窒化物及び炭化物は、ワイヤの核形成を可能にし、かつ金属の導電性に近い導電性を有するという利点を提供する。
【００６７】
好ましくは、各核形成部分２３は、２０１６年６月２８日に出願された仏国出願第１６／５６００８に記載されているものと類似又は同一の構造を有することができ、それは本説明の不可欠な部分を形成すると考えられる。従って、核形成部分２３は、結晶材料の下部サブレイヤからエピタキシャル成長した、遷移金属を含む材料の上部サブレイヤを含むことができる。下部サブレイヤは、例えば成長基板１０の表面からエピタキシャル成長したものである。
【００６８】
図３Ｂは、図２Ｇ又は図３Ａに示す光電子デバイス１の上面図である。ダイオード２０の各アセンブリＤは、光電子デバイス１の画素Ｐｘを形成する。ダイオード２０のアセンブリＤは、第１導電スタッド４１（点線で示される）のいずれとも電気的に接触しない介在エッジ２によってＸＹ平面内で互いに分離される。光電子デバイス１は、ダイオード２０のアセンブリＤに対して側方エッジ３を含み、そのレベルに第２導電スタッド４２が配置されている。
【００６９】
図３Ｃは、図３Ａに示した光電子デバイス１の変形例を示しており、第２導電スタッド４２が導電層２６の上面２６ｓ上にあり、電極層２５と電気的に接触している点で本質的に異なる。変形例として、導電層２６がこの領域で電極層２５の上に延びておらず、第２導電スタッド４２が電極層２５と直接接触する。
【００７０】
図４Ａ〜図４Ｃは、第２実施形態に係る光電子デバイス１を製造する方法のいくつかのステップを示している。この製造方法は、成長基板１０のｐ−ドープ上部１２の部分の局所的エッチングによる保持側壁１５の形成を含むという点で、本質的に図２Ａ〜２Ｇを参照して説明したものとは異なる。保持側壁１５は、ダイオード２０の画素化を可能にしながら、光電子デバイス１の機械的耐久性を強化することを特に可能にし、また電子機能を備えることもできる。
【００７１】
この実施形態に係る方法の最初のステップは、図２Ａ〜図２Ｅを参照して説明したものと同一であり、再度説明することはしない。
【００７２】
図４Ａは、図２Ｅを参照して上述したように、ｐ−ドープ上部１２に対して選択的化学エッチングによってｐ＋ドープ下部１１を除去するステップの終わりに得られた光電子デバイス１を示す。従って、予備薄化ステップ後の成長基板１０の厚さの不均一性Δｅｘｙが除去され、それによって光電子デバイス１の構造劣化の危険性を低減することが可能になる。
【００７３】
図４Ｂは、いわゆる側部１４を保存するようにｐ−ドープ上部１２のいわゆる中央部１３を局所的化学エッチングすることによって保持側壁１５を形成するステップを示し、これが次に保持側壁１５を形成する。
【００７４】
除去された各中央部１３は、最初はダイオード２０のアセンブリＤの反対側に配置されている、すなわち、考慮されるアセンブリＤの各ダイオード２０は、中央部１３の垂線上に配置されている。中央部１３は互いに分離しており、側部１４によって対をなして分離されている。従って、側部１４は、ダイオード２０の２つの隣接するアセンブリＤの間に配置されている、すなわち、２つの隣接するアセンブリＤの範囲を定める介在エッジ２の反対側に配置されている。
【００７５】
中央部１３は、中央部１３を形成する領域の従来のフォトリソグラフィ及び化学エッチングのステップによって除去される。中央部１３は、ｐ−ドープ上部１２のドーピングレベルと同一のドーピングレベルを有する。これらは、例えば、塩基性媒体（例えば、ＫＯＨ又はＴＭＡＨ）中でのウェットエッチングによって、又は、（図４Ｂに示すように）適用可能であれば、核形成層２３に対してあるいはワイヤ２１及び誘電体層２４に対して選択的な、プラズマドライエッチング（ＲＩＥ、ＩＣＰなど）によってエッチングされる。
【００７６】
次に、エッチングされていない側部１４は、ｐ−ドープ側部１４の初期厚さｅｒｅｆにほぼ等しい平均高さを有する保持側壁１５を形成する。従って、側部１４の厚さは、０．５μｍ〜２０μｍであることが好ましく、保持側壁１５はこの初期厚さにほぼ等しい高さを有する。側壁１５は、例えばハニカム形状でダイオード２０の各アセンブリＤを囲む連続グリッドを形成することが好ましく、グリッドの各貫通孔は光電子デバイス１の画素Ｐｘに対応する。
【００７７】
この例では、核形成層２３が電気絶縁材料で作られているので、ワイヤ２１が電気的に接触しているダイオード２０の下面２０ｉを解放するために核形成層２３の局所的エッチングが行われる。
【００７８】
図４Ｃは、第１導電スタッド４１の形成を示している。各第１導電スタッド４１は、ダイオード２０の異なるアセンブリＤの反対側に堆積されている。第１導電スタッド４１は、ＸＹ平面において、保持側壁１５によって対で分離されている。この例では、誘電体層２４に形成された貫通孔を介して電極層２５と接触している光電子デバイス１の側方エッジ３に配置された第２導電スタッド４２の形成が考えられる。
【００７９】
保持側壁１５は機能化されてもよく、ダイオード２０のアセンブリＤの一部又は全部に接続された能動又は受動電子回路を含んでもよい。従って、電子回路は、例えばツェナーダイオードを含むことによってＥＳＤ保護を形成することができ、ダイオードのアセンブリＤの分極のために電気回路を監視又は制御する機能を有することもできる。ツェナーダイオードの他に、ショットキーダイオード又はＭＯＳ型トランジスタが保持側壁１５に特に配置されてもよい。
【００８０】
従って、第２実施形態に係るこの方法は、平坦性の初期不良のために、又は、用いられた薄化技術により成長基板１０にもたらされた厚さの不均一性Δｅｘｙを排除することによって、光電子デバイス１の構造劣化を制限することを可能にする。このようにして、上部１２によって形成された一定の厚さｅｒｅｆの残留層が得られる。それはさらに、光電子デバイス１の機械的耐久性を強化することができる保持側壁１５を製造することを可能にする。さらに、側壁が、ある側壁１５から次の側壁までほぼ同一の平均高さを有するということが、機械的応力の空間分布はそれ自体光電子デバイス１内でほぼ均一であり、応力集中の領域を制限することを可能にし、従って光電子デバイスの機械的耐久性をさらに向上させる。さらに、この方法は、側方保持壁によって画定された貫通孔がダイオード２０のアセンブリＤのレベルに配置される連続グリッドを得ることを可能にし、それは貫通孔を介して第１導電スタッド４１を形成することによってダイオード２０の画素化を可能にする。
【００８１】
図５Ａ〜図５Ｆは、第３実施形態に係る光電子デバイス１を製造する方法のステップを示す。この製造方法は、中央部１３が成長基板１０を供給するステップの間にｐ−ドープ上部１２の局所的ドーピングによって予め形成され、ｐ−ドープ上部１２に位置するｐ＋ドープチャンバ１３を得るという点で、図４Ａ〜４Ｃを参照して説明したものと本質的に異なる。
【００８２】
図５Ａ及び図５Ｂは、同一の導電型、ここではｐ型でドープされた半導体材料、好ましくは結晶シリコンからなる成長基板１０を供給することを示す。図５Ａを参照すると、いわゆるｐ＋ドープ下部１１及びいわゆるｐ−ドープ上部１２が基板１０に形成されている。このステップは、図２Ａを参照して説明したステップと類似又は同一であり、再度説明しない。ｐ−ドープ上部１２は、ＸＹ平面内で一定の厚さｅｒｅｆを有する。
【００８３】
次に、図５Ｂを参照すると、いわゆる中央部１３及びいわゆる側部１４が、ｐ−ドープ上部１２内に形成される。中央部１３は、イオン注入又は熱拡散により、ｐ−ドープ上部１２を局所的にドーピングすることによって、すなわち、ドーパントを上部１２に局所的に挿入することによって形成され、第１の導電型、ここではｐ型、に従ってドープされた、第１ドーピングレベルとほぼ等しい又はそれ以上のドーピングレベルの、別々の部分１３が得られる。従って、中央部１３は、下部１１と全く同じように、ｐ＋ドープ型であると言われる。ｐ＋ドープ中央部１３の厚さｅ１３は、この場合、ｐ−下部の厚さｅｒｅｆより厳密に小さい。その結果、各ｐ＋中央部は、ｚ軸に沿ったドーピングレベルの空間的不連続性によってｐ＋ドープ下部１１から分離される。
【００８４】
側部１４は、ドーピングレベルが変更されていないｐ−ドープ上部１２の領域に対応する。そのため、それらは第２ドーピングレベルに等しいドーピングレベルを有し、ｐ−ドープされていると言われる。側部の厚さはほぼ一定であり、上部の厚さｅｒｅｆに等しい。側部１４は、ＸＹ平面内でドーピングレベルの空間的連続性を形成するように互いに接触しており、各中央部１３を囲んでいる。
【００８５】
図５Ｃは、成長基板１０の表面１０ｓ上に、ダイオード２０の複数の別々のアセンブリＤを形成することを示している。このステップは、図２Ｂを参照して説明したものと類似又は同一であり、再度詳細には説明しない。ダイオード２０の各アセンブリＤは、ｐ＋ドープ中央部１３の反対側にあり、ｐ−ドープ側部１４は、２つの隣接するアセンブリＤを隔てる介在エッジ２の反対側に配置されている。
【００８６】
次に、全てのダイオード２０を封入する層３１の堆積、次いでグリップ３２の固定が行われる。このステップは、図２Ｃを参照して説明したものと類似又は同一であり、再度詳細には説明しない。
【００８７】
次に、図５Ｄは、ｐ＋ドープ下部１１の厚さを減少させるために、ウェット又はドライ化学エッチングによって、又は研削によって、裏面１０ｉから成長基板１０を薄くする第１段階を示す。図２Ｄを参照して上述したように、ｐ＋ドープ下部１１はその厚さ全体にわたって除去されていないので、薄化基板１０は、ＸＹ平面において、ｐ−ドープ上部１２の厚さｅｒｅｆよりも大きい、非ゼロ厚さｅ１を有する。すなわち、薄化基板１０は、平行性の初期不良による、又は、用いられる機械的あるいは化学的薄化技術による、厚さの不均一性Δｅｘｙを有する傾向がある。従って、薄くされた基板１０は、最大値ｅｍａｘと最小値ｅｍｉｎとの間で局所的に変化し得る厚さｅ１を有する。
【００８８】
図５Ｅは、ｐ−ドープされた側部に対する、選択的化学エッチングによるｐ＋ドープ下部１１の除去を示す。上述のように、化学エッチングはウェットでもドライでもよく、この場合、１つ以上の強酸及び／又は１つ以上の弱酸から選択されるエッチング剤を用いてウェットで行われる。このエッチング剤は、ｐ＋ドープ下部１１とｐ−ドープ上部１２との間のエッチング速度に大きな差、例えば５０の比、さらには１００の比を有するため、ｐ−ドープの上部１２ではなく、ｐ＋ドープの下部１１のみが除去される。さらに、ｐ＋ドープ下部１１とｐ＋ドープ中央部１３との間にはＺ軸に沿ったドーピングレベルの空間的不連続があるため、ｐ＋ドープ中央部１３はエッチングされない。このステップの終わりに、薄化された成長基板１０は、ＸＹ平面において一定の厚さｅｒｅｆを有し、それはｐ＋ドープ中央部１３の厚さｅ１３より厳密に大きい。
【００８９】
図５Ｆは、成長基板１０を薄くして、基板１０の裏面１０ｉをｐ＋ドープ中央部１３上に開口させる第２段階を示す。この薄化段階は、非選択的ウェット又はドライ化学エッチング技術によって、又は、研削技術によって実行することができる。ｐ＋ドープ中央部１３の厚さｅ１３とｐ−ドープ上部１２の厚さｅｒｅｆとの間には、例えば１ミクロン〜数ミクロン程度、例えば約１μｍの小さな差があるため、第２薄化段階は、薄化成長基板１０に厚さΔｅｘｙの実質的な不均一性を導入する可能性は低い。
【００９０】
図５Ｇは、ｐ−ドープ側部１４に関する、この場合核形成層２３に関する、選択的化学エッチングによるｐ＋ドープ中央部１３の除去を示している。エッチング剤は、図５Ｅを参照して用いられたものと同一又は類似であり得る。このようにして、核形成層２３の下面を解放するために、ｐ＋ドープ中央部１３がそれらの全厚にわたってエッチングされる。これにより、前述のものと類似又は同一の保持側壁１５が得られる。
【００９１】
製造方法の以下のステップは、図４Ｂ及び図４Ｃを参照して説明したものと同一又は類似であり、再度説明しない。
【００９２】
従って、第１及び第２実施形態に係る方法と同様に、この第３実施形態に係る方法は、厚さの不均一性Δｅｘｙを制限することを可能にする薄化成長基板１０を得ることによって、光電子デバイス１の構造劣化を制限することに加えて、ｐ＋ドープ中央部１３の選択的化学エッチングにより保持側壁１５を形成することを可能にする。
【００９３】
図６Ａ及び図６Ｂは、図４Ｇに示した光電子デバイス１の２つの変形例を示している。図６Ａに示す変形例は、グリップ３２が取り除かれている点と、核形成層から得られる核形成部分２３が保存されている点で本質的に異なり、核形成材料は導電性又は半導体性である。図３Ａを参照して上述したように、核形成材料は遷移金属を含むことができ、核形成部分は仏国出願第１６／５６００８に記載されているものと類似又は同一の構造を有することができる。さらに、図６Ｂに示される変形例は、第２導電スタッド４２が導電層２６の上にあり、電極層２５と電気的に接触しているという点で、図６Ａの光電子デバイス１と本質的に異なる。
【００９４】
特定の実施形態について説明した。当業者には様々な変形例及び修正例が明らかであろう。
【００９５】
このように、本製造方法によって得られた発光ダイオード２０を有する光電子デバイス１の様々な例が記載されており、光電子デバイス１は有利にはディスプレイスクリーン又はイメージプロジェクタを形成する。しかしながら、本発明は、入射光を受光して検出し、それを電気信号に変換するためのフォトダイオード２０の分野にも適用される。
【００９６】
ワイヤ型のダイオード２０が記載されているが、本発明は、Ｚ軸に沿った高さがＸＹ平面におけるそれらの横寸法と同程度の大きさである三次元スタッドの形態の三次元半導体素子、また、必要に応じて切頂された、ピラミッドの形をした三次元要素にも適用される。それは、メサ構造のダイオードにも適用される。「メサ構造」とは、エッチングステップの終わりに、成長基板の上方に突出して位置する、ｐ−ｎ接合を形成する半導体部分のスタックから形成された構造を意味する。
【００９７】
ｐ型ドーピングを有する半導体材料からなる成長基板も記載されているが、本発明は、ｎ型ドーピングを有する、例えばシリコンである半導体材料にも適用される。この場合、下部１１はｎ＋ドープされ、上部１２はｎ−ドープされる。本製造方法の第３実施形態に関連して、中央部１３はｎ＋ドープされてもよい。
【図１Ａ】
2020515040.tif 000003
【図１Ｂ】
2020515040.tif 000004
【図１Ｃ】
2020515040.tif 000005
【図２Ａ】
2020515040.tif 000006
【図２Ｂ】
2020515040.tif 000007
【図２Ｃ】
2020515040.tif 000008
【図２Ｄ】
2020515040.tif 000009
【図２Ｅ】
2020515040.tif 000010
【図２Ｆ】
2020515040.tif 000011
【図２Ｇ】
2020515040.tif 000012
【図３Ａ】
2020515040.tif 000013
【図３Ｂ】
2020515040.tif 000014
【図３Ｃ】
2020515040.tif 000015
【図４Ａ】
2020515040.tif 000016
【図４Ｂ】
2020515040.tif 000017
【図４Ｃ】
2020515040.tif 000018
【図５Ａ】
2020515040.tif 000019
【図５Ｂ】
2020515040.tif 000020
【図５Ｃ】
2020515040.tif 000021
【図５Ｄ】
2020515040.tif 000022
【図５Ｅ】
2020515040.tif 000023
【図５Ｆ】
2020515040.tif 000024
【図５Ｇ】
2020515040.tif 000025
【図６Ａ】
2020515040.tif 000026
【図６Ｂ】
2020515040.tif 000027
【国際調査報告】
2020515040.tif 000028
2020515040.tif 000029
2020515040.tif 000030
2020515040.tif 000031
2020515040.tif 000032
2020515040.tif 000033