(57)【要約】  技術及びデバイスの代表的な実装形態により、接合された超小型電子デバイスの結合部を封止するための封止部、並びに接合及び封止された超小型電子アセンブリが提供される。封止部は、結合された表面を封止するために、積層ダイ及びウエハの結合された表面に配設される。封止部は、様々な技術を使用して、接合された超小型電子デバイスの外部周辺部に配設されてもよく、又は周辺部内に配設されてもよい。
2020515076.tif 000002
【特許請求の範囲】
【請求項１】
超小型電子アセンブリを形成する方法であって、
第１の超小型電子構成要素の第１の絶縁表面を、第２の超小型電子構成要素の第２の絶縁表面に接合することであって、前記第１の絶縁表面及び前記第２の絶縁表面は、前記第１の絶縁表面及び前記第２の絶縁表面が接触する接合結合部を形成する、接合することと、
前記接合結合部の上に封止部を形成することであって、前記封止部は前記接合結合部を覆い、前記封止部は、金属材料を含み、かつ前記第１の超小型電子構成要素と前記第２の超小型電子構成要素との間の前記接合結合部を封止する、形成することと、を含む、方法。
【請求項２】
無電解めっき又は印刷を介して前記接合結合部の上に前記金属材料を堆積させることによって、前記封止部を形成することをさらに含む、請求項１に記載の方法。
【請求項３】
前記封止部を、前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の周辺部にわたって連続的に形成することをさらに含む、請求項１に記載の方法。
【請求項４】
前記接合結合部は、第１の接合結合部を含み、かつ前記封止部は、第１の封止部を含み、前記方法は、前記第１の絶縁表面及び前記第２の絶縁表面のうちの少なくとも一方を第３の絶縁表面に接合することと、前記第３の絶縁表面が前記第１の絶縁表面又は前記第２の絶縁表面と接触する、少なくとも第２の接合結合部を形成することと、
前記第２の接合結合部の上に第２の封止部を形成することであって、前記第２の封止部は、前記第２の接合結合部を覆い、前記第２の封止部は、金属材料を含み、かつ前記第２の接合結合部を封止する、形成することと、をさらに含む、請求項１に記載の方法。
【請求項５】
前記第２の封止部は、前記第１の封止部の一部分を含み、前記方法は、前記第１及び第２の接合結合部の上に前記第１の封止部を形成することをさらに含み、前記第１の封止部は、前記第１及び第２の接合結合部を覆い、かつ前記第１及び第２の接合結合部を封止する、請求項４に記載の方法。
【請求項６】
前記第１の絶縁表面は、接着剤なしの、室温の、共有接合技術を使用して、前記第２の絶縁表面に接合される、請求項１に記載の方法。
【請求項７】
前記第１の絶縁表面は、ポリマー接合技術を介してダイアタッチフィルム又はペーストを使用して、前記第２の絶縁表面に接合される、請求項１に記載の方法。
【請求項８】
前記封止部は、前記接合結合部において１秒当たり１×１０-6ａｔｍ−ｃｍ３を超える流体漏れを防止するように構成された気密封止部を含む、請求項１に記載の方法。
【請求項９】
超小型電子アセンブリを形成する方法であって、
第１の超小型電子構成要素の第１の絶縁表面を、第２の超小型電子構成要素の第２の絶縁表面に接合することであって、前記第１の絶縁表面及び前記第２の絶縁表面は、前記第１の絶縁表面及び前記第２の絶縁表面が接触する接合結合部を形成する、接合することと、
前記第１の絶縁表面内に第１のチャネルを形成することと、
前記第２の超小型電子構成要素を貫通して第２のチャネルを形成することであって、前記第２のチャネルは、前記第１のチャネルと整列し、前記第１のチャネル及び前記第２のチャネルは、前記接合結合部と交差する、形成することと、
前記第１のチャネル及び前記第２のチャネル内に封止部を形成することであって、前記封止部は、前記第１のチャネルから前記第２のチャネルまで連続的であり、前記封止部は、金属材料を含み、かつ前記第１の超小型電子構成要素と前記第２の超小型電子構成要素との間の前記接合結合部を封止する、形成することと、を含む、方法。
【請求項１０】
無電解めっきを介して前記接合結合部に前記金属材料を堆積させることによって、前記封止部を形成することをさらに含む、請求項９に記載の方法。
【請求項１１】
前記金属材料を、前記第１のチャネル及び前記第２のチャネルの複数の表面に適合させることをさらに含む、請求項９に記載の方法。
【請求項１２】
前記封止部を、前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の周辺部内で連続的であるように形成することをさらに含む、請求項９に記載の方法。
【請求項１３】
前記第１のチャネル及び前記第２のチャネル内に前記封止部を形成することによって、前記接合結合部を横切る流体流を減少させることをさらに含む、請求項９に記載の方法。
【請求項１４】
前記封止部は、前記接合結合部において１秒当たり１×１０-6ａｔｍ−ｃｍ３を超える流体漏れを防止するように構成された気密封止部を含む、請求項９に記載の方法。
【請求項１５】
超小型電子アセンブリであって、
第１の絶縁表面で、第２の超小型電子構成要素の第２の絶縁表面に接合された第１の超小型電子構成要素であって、前記第１の絶縁表面及び前記第２の絶縁表面は、前記第１の絶縁表面及び前記第２の絶縁表面が接触する接合結合部を形成する、第１の超小型電子構成要素と、
前記接合結合部の上に配設された封止部であって、前記封止部は、金属材料を含み、かつ前記第１の超小型電子構成要素と前記第２の超小型電子構成要素との間の前記接合結合部を封止する、封止部と、を備える、超小型電子アセンブリ。
【請求項１６】
前記封止部は、前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の周辺部にわたって連続的である、請求項１５に記載の超小型電子アセンブリ。
【請求項１７】
前記封止部は、前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の周辺部内で連続的である、請求項１５に記載の超小型電子アセンブリ。
【請求項１８】
前記第１の絶縁表面は、接着剤なしの、室温の、共有接合技術を使用して、前記第２の絶縁表面に接合される、請求項１５に記載の超小型電子アセンブリ。
【請求項１９】
前記第１の絶縁表面は、ポリマー接合技術を介してダイアタッチフィルム又はペーストを使用して、前記第２の絶縁表面に接合される、請求項１５に記載の超小型電子アセンブリ。
【請求項２０】
前記第１の超小型電子構成要素と前記第２の超小型電子構成要素との間の前記接合結合部に配設されたキャビティをさらに備え、前記キャビティは、前記第１の超小型電子構成要素の一部分及び前記第２の超小型電子構成要素の一部分によって形成され、かつ前記封止部は、前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の周辺部内で連続的であり、かつ前記封止部は、前記キャビティの周辺部の周りで連続的である、請求項１５に記載の超小型電子アセンブリ。
【請求項２１】
前記封止部は、前記接合結合部において１秒当たり１×１０-6ａｔｍ−ｃｍ３を超える流体漏れを防止するように構成された気密封止部を含む、請求項１５に記載の超小型電子アセンブリ。
【請求項２２】
前記超小型電子アセンブリは、微小電気機械システム（ＭＥＭＳ）デバイスを備える、請求項１５に記載の超小型電子アセンブリ。
【請求項２３】
超小型電子アセンブリであって、
第１の絶縁表面で、第２の超小型電子構成要素の第２の絶縁表面に接合された第１の超小型電子構成要素であって、前記第１の絶縁表面及び前記第２の絶縁表面は、前記第１の絶縁表面及び前記第２の絶縁表面が接触する接合結合部を形成する、第１の超小型電子構成要素と、
前記第１の絶縁表面内の第１のチャネルと、
前記第２の超小型電子構成要素を貫通する第２のチャネルであって、前記第２のチャネルは、前記第１のチャネルと整列し、前記第１のチャネル及び前記第２のチャネルは、前記接合結合部と交差する、第２のチャネルと、
前記第１のチャネル及び前記第２のチャネル内に配設され、前記第１のチャネルから前記第２のチャネルまで連続的である封止部であって、前記封止部は、金属材料を含み、かつ前記第１の超小型電子構成要素と前記第２の超小型電子構成要素との間の前記接合結合部を封止する、封止部と、を備える、超小型電子アセンブリ。
【請求項２４】
前記第１の絶縁表面内の１つ以上の追加チャネルと、前記第２の超小型電子構成要素を貫通する１つ以上の対応するチャネルと、をさらに備え、前記１つ以上の対応するチャネルは、前記１つ以上の追加チャネルと整列し、前記１つ以上の追加チャネル及び前記１つ以上の対応するチャネルは、前記接合結合部と交差し、かつ１つ以上の追加封止部は、前記１つ以上の追加のチャネル及び前記１つ以上の対応するチャネル内にそれぞれ配設され、かつ前記第１の超小型電子構成要素と前記第２の超小型電子構成要素との間の前記接合結合部を封止する、請求項２３に記載の超小型電子アセンブリ。
【請求項２５】
前記封止部は、前記第１のチャネル及び前記第２のチャネルに共形である、請求項２３に記載の超小型電子アセンブリ。
【請求項２６】
前記金属材料が、前記第１のチャネル及び前記第２のチャネルを実質的に充填する、請求項２３に記載の超小型電子アセンブリ。
【請求項２７】
前記封止部は、前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の周辺部内で連続的である、請求項２３に記載の超小型電子アセンブリ。
【請求項２８】
前記第１の超小型電子構成要素と前記第２の超小型電子構成要素との間の前記接合結合部に配設されたキャビティをさらに備え、前記キャビティは、前記第１の超小型電子構成要素の一部分及び前記第２の超小型電子構成要素の一部分のうちの少なくとも一方によって形成され、かつ前記封止部は、前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の周辺部内で連続的であり、かつ前記封止部は、前記キャビティの周辺部の周りで連続的である、請求項２３に記載の超小型電子アセンブリ。
【請求項２９】
前記封止部は、前記接合結合部において１秒当たり１×１０-6ａｔｍ−ｃｍ３を超える流体漏れを防止するように構成された気密封止部を含む、請求項２３に記載の超小型電子アセンブリ。
【請求項３０】
前記金属材料は、前記第１のチャネル又は前記第２のチャネルの幅の１０パーセントを超える一般的な直径を有する粒を含む、請求項２３に記載の超小型電子アセンブリ。
【請求項３１】
前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の内部に埋め込まれた金属リングをさらに備え、前記金属リングは、前記第１の超小型電子構成要素及び前記第２の超小型電子構成要素のうちの少なくとも一方の周辺部内に配設され、かつ前記封止部は、前記金属リングと接触する、請求項２３に記載の超小型電子アセンブリ。
【発明の詳細な説明】
【技術分野】
【０００１】
（優先権主張及び関連出願の相互参照）
本出願は、２０１８年３月１４日出願の「超小型電子アセンブリの封止」と題する米国特許出願第１５／９２０，７５９号の優先権及び利益、並びに２０１７年３月２１日出願の「超小型電子アセンブリの封止」と題する米国特許仮出願第６２／４７４，４７８号の３５Ｕ．Ｓ．Ｃ．§１１９（ｅ）（１）に基づく利益を主張するものであり、その全体が参照により本明細書に組み込まれる。
【０００２】
（発明の分野）
以下の説明は、集積回路（integrated circuit、「ＩＣ」）の処理に関する。より具体的には、以下の説明は、ＩＣダイ及びアセンブリを処理するためのデバイス及び技術に関する。
【背景技術】
【０００３】
集積チップ及びダイなどの超小型電子素子のよりコンパクトな物理的配置に対する需要は、ポータブル電子デバイスの急速な進歩、モノのインターネットの拡大、ナノスケール集積、サブ波長光集積、などでさらに高まってきている。単なる例として、通常「スマートフォン」と称されるデバイスは、高解像度ディスプレイ及び関連する画像処理チップと共に、高性能のデータプロセッサ、メモリ、並びに全地球測位システム受信機、電子カメラ、様々なセンサ、及びローカルエリアネットワーク接続などの付属デバイスを、携帯電話の機能に統合する。そのようなデバイスは、完全なインターネット接続性、フル解像度のビデオを含めた娯楽、ナビゲーション、電子バンキングなどの能力を、ポケットサイズのデバイス内に全て提供することができる。複合型携帯デバイスは、小さい空間内に多数のチップ及びダイを詰め込むことを必要とする。
【０００４】
超小型電子素子は、シリコン又はガリウム砒素などの半導体材料の薄いスラブを備える。チップとダイは、通常、個別の予めパッケージ化されたユニットとして提供される。一部のユニット設計では、ダイは、基板又はチップキャリアに実装され、その基板又はチップキャリアは次に、プリント回路基板（printed circuit board、ＰＣＢ）などの回路パネル上に実装される。ダイは、製造中及びダイを外部基板上に実装する間のダイの取り扱いを容易にするパッケージ内に提供することができる。例えば、多くのダイは、表面実装のために好適なパッケージ内に提供される。
【０００５】
この一般的なタイプの数多くのパッケージが、様々な用途のために提案されてきた。最も一般的には、そのようなパッケージは、通常「チップキャリア」と称される誘電体要素を含み、めっき又はエッチングされた金属構造体として形成された端子を、その誘電体上に有する。これらの端子は、典型的には、ダイキャリアに沿って延在する薄いトレースなどの導電性機能によって、及び、ダイのコンタクトと端子又はトレースとの間に延在する細いリード若しくはワイヤによって、ダイのコンタクト（例えば、接合パッド）に接続される。表面実装動作では、パッケージは、そのパッケージ上の各端子が、回路板上の対応する導体パッドと整列するように、回路板上に定置され得る。はんだ又は他の接合材料が、端子と導体パッドとの間に一般に提供される。パッケージは、はんだを融解又は「リフロー」するか、又は他の方式で接合材料を活性化するようにアセンブリを加熱することによって、所定の位置に恒久的に接合させることができる。
【０００６】
多くのパッケージは、典型的には直径約０．０２ｍｍ〜約０．８ｍｍ（５〜３０ミル）のはんだボールの形態で、パッケージの端子に取り付けられた、はんだ塊を含む。その底部表面（例えば、ダイの前面の反対側の表面）から突出するはんだボールのアレイを有するパッケージは、通常、ボールグリッドアレイ又は「ＢＧＡ」パッケージと称される。ランドグリッドアレイ又は「ＬＧＡ」パッケージと称される他のパッケージは、はんだから形成された薄層又はランドによって、基板に固定される。このタイプのパッケージは、極めてコンパクトにすることができる。通常「チップスケールパッケージ」と称される特定のパッケージは、そのパッケージ内に組み込まれたデバイスの面積に等しい、又は僅かにのみ大きい回路板の面積を占める。このスケールは、アセンブリの全体のサイズを低減し、基板上の様々なデバイス間での短い相互接続の使用を可能とし、次いで、デバイス間の信号伝搬時間を制限し、このためそのアセンブリの高速な動作を容易にする点で有利である。
【０００７】
半導体ダイはまた、例えば、１つのダイがキャリア上に提供され、別のダイが第１のダイの上部に実装される、「積層」配置で提供され得る。これらの配置は、多数の異なるダイを回路基板上の単一のフットプリント内に実装することを可能にすることができ、ダイ間に短い相互接続を提供することによって、高速動作をさらに容易にすることができる。多くの場合、この相互接続距離はダイ自体の厚さより少しだけ長くすることができる。相互接続がダイパッケージの積層体内で達成されるために、機械的及び電気的接続のための相互接続構造体は、各ダイパッケージの両側（例えば、表面）上に提供されてもよい（おそらく最頂部パッケージを除く）。これは、例えば、ダイが実装される基板の両側に導体パッド又はランドを設けることによって行われ、パッドは、導電ビアなどによって基板を通して接続されている。積層チップ配置及び相互接続構造体の例は、米国特許第出願公開第２０１０／０２３２１２９号に提供されており、その開示は、参照により本明細書に組み込まれる。他の実施例では、貫通シリコンビア（Through Silicon Via、ＴＳＶ）が、ダイパッケージの積層体内で達成される相互接続のために使用される。いくつかの場合、ダイ又はウエハは、直接誘電接合、ＺｉＢｏｎｄ（登録商標）などの非接着技術、又はＤＢＩ（登録商標）などのハイブリッド接合技術を含む、様々な接合技術を使用して、積層構成で接合されてもよく、両方ともＩｎｖｅｎｓａｓ  Ｂｏｎｄｉｎｇ  Ｔｅｃｈｎｏｌｏｇｉｅｓ，Ｉｎｃ．（以前のＺｉｐｔｒｏｎｉｘ，Ｉｎｃ．）、Ｘｐｅｒｉ  ｃｏｍｐａｎｙから入手可能である（例えば、その全体が本明細書に組み込まれる米国特許第６，８６４，５８５号及び同第７，４８５，９６８号を参照されたい）。
【０００８】
接合配置を含む積層ダイ及びウエハ配置もまた、微小電気機械システム（microelectromechanical system、ＭＥＭＳ）、センサなどの組み立てられた構成要素を形成するために使用され得る。例えば、その全体が本明細書に組み込まれる米国特許第７１０９０９２号を参照されたい。これらの配置の多くにおいて、積層ダイ及びウエハが、例えば、センサキャビティを形成するためにそれらの接合された表面で封止されることが望ましい。場合によっては、そのような封止に信頼性を持たせ、長続きさせることは、特にチップスケールで問題となり得る。
【図面の簡単な説明】
【０００９】
詳細な説明は、添付の図を参照して説明される。図において、参照番号の左端の数字は、最初に参照番号が現れる図を特定する。異なる図における同じ参照番号の使用は、類似又は同一の項目を示す。
【００１０】
この説明では、図に図示されるデバイス及びシステムは、多数の構成要素を有するものとして示されている。本明細書に記載されるようなデバイス及び／又はシステムの様々な実装形態は、より少ない構成要素を含んでもよく、本開示の範囲内にとどまり得る。あるいは、デバイス及び／又はシステムの他の実装形態は、追加の構成要素、又は記載された構成要素の様々な組み合わせを含んでもよく、本開示の範囲内にとどまる。
【００１１】
【図１】（Ａ）は、Ｚｉｂｏｎｄ技術を使用してＭＥＭＳウエハに接合されたキャビティウエハを示し、（Ｂ）は、ＤＢＩ技術と共にＺｉｂｏｎｄ技術を使用してＭＥＭＳウエハに接合されたキャビティウエハを示す。
【００１２】
【図２】積層超小型電子デバイスを形成するための例示的な処理シーケンスを図示するグラフィカルフロー図である。
【００１３】
【図３Ａ】一実施形態による、例示的な封止された超小型電子デバイスの平面図を示す。
【図３Ｂ】本実施形態による、例示的な封止された超小型電子デバイスの上面図を示す。
【図３Ｃ】封止されたマルチ積層超小型電子配置を示す。
【００１４】
【図４】別の実施形態による、例示的な封止された超小型電子デバイスを示す。実施例では、例示的な封止部の２つの別個の構成が図示されている。
【００１５】
【図５】一実施形態による、封止された超小型電子デバイスを形成するための例示的な処理シーケンスを図示するグラフィカルフロー図である。
【００１６】
【図６Ａ】様々な実施形態による、封止部及び封止された超小型電子デバイスの例示的実施形態を図示する。
【図６Ｂ】様々な実施形態による、封止部及び封止された超小型電子デバイスの例示的実施形態を図示する。
【図６Ｃ】様々な実施形態による、封止部及び封止された超小型電子デバイスの例示的実施形態を図示する。
【図６Ｄ】様々な実施形態による、封止部及び封止された超小型電子デバイスの例示的実施形態を図示する。
【図６Ｅ】様々な実施形態による、封止部及び封止された超小型電子デバイスの例示的実施形態を図示する。
【００１７】
【図７Ａ】さらなる実施形態による、封止部及び封止された超小型電子デバイスの例示的実施形態を図示する。
【図７Ｂ】さらなる実施形態による、封止部及び封止された超小型電子デバイスの例示的実施形態を図示する。
【図７Ｃ】さらなる実施形態による、封止部及び封止された超小型電子デバイスの例示的実施形態を図示する。
【図７Ｄ】さらなる実施形態による、封止部及び封止された超小型電子デバイスの例示的実施形態を図示する。
【００１８】
【図８】別の実施形態による、封止された超小型電子デバイスを形成するための例示的な処理シーケンスを図示するグラフィカルフロー図である。
【００１９】
【図９Ａ】様々な実施形態による、封止された超小型電子デバイスの例示的実施形態を図示する。
【図９Ｂ】様々な実施形態による、封止された超小型電子デバイスの例示的実施形態を図示する。
【図９Ｃ】様々な実施形態による、封止された超小型電子デバイスの例示的実施形態を図示する。
【００２０】
【図１０】さらなる実施形態による、封止された超小型電子デバイスを形成するための例示的な処理シーケンスを図示するグラフィカルフロー図である。
【００２１】
【図１１Ａ】様々な実施形態による、封止された超小型電子デバイスの例示的実施形態を図示する。
【図１１Ｂ】様々な実施形態による、封止された超小型電子デバイスの例示的実施形態を図示する。
【００２２】
【図１２】追加の実施形態による、封止された超小型電子デバイスを形成するための例示的な処理シーケンスを図示するグラフィカルフロー図である。
【００２３】
【図１３Ａ】様々な実施形態による、封止された超小型電子デバイスの例示的実施形態を図示する。
【図１３Ｂ】様々な実施形態による、封止された超小型電子デバイスの例示的実施形態を図示する。
【図１３Ｃ】様々な実施形態による、封止された超小型電子デバイスの例示的実施形態を図示する。
【発明を実施するための形態】
【００２４】
概要
【００２５】
封止部及び封止された超小型電子デバイスを形成するための技術及びデバイスの様々な実施形態が開示されている。封止部は、結合された表面を封止（例えば、気密封止）するために、結合された（例えば、接合された、連結されたなど）表面に配設される。結合された表面は、超小型電子デバイスの一部として、センサキャビティなどを形成するように封止され得る。例えば、陥凹した表面を有するダイが、平坦な表面又は陥凹した表面を有する別のダイに結合されるとき、２つのダイの間にキャビティを形成することができる。いくつかの用途では、キャビティ内の特定の真空レベルを維持し、所定の漏れ率を維持するために、このキャビティが気密封止されることが望ましい場合がある。
【００２６】
封止されたキャビティの漏れ率は、キャビティの体積の関数として調べることができる。例えば、キャビティの体積が０．０１ｃｃ以下である場合、一般に、漏れ率は、キャビティを気密封止したと見なすために、空気の５Ｅ−８ａｔｍ−ｃｃ／秒未満であるべきである。キャビティの体積が０．０１〜０．４ｃｃの範囲である場合、漏れ率は１Ｅ−７未満であり、体積が０．４ｃｃを超える場合、漏れ率は気密封止されたキャビティについて１Ｅ−６未満であるべきである（ＭＩＬ−ＳＴＤ−８８３  Ｍｅｔｈｏｄ  １０１４、ＭＩＬ−ＳＴＤ−７５０  Ｍｅｔｈｏｄ  １０７１に準拠）。
【００２７】
ダイの積層体の周辺部における封止の完全性は、パッケージの特定の気密性及び低い漏れ率を維持するために重要であり得る。金属、セラミックス、及びガラスは、封止を形成し、水蒸気又は他のガス（例えば酸素など）が、パッケージ内部の構成要素にアクセスするのを防止するために使用される典型的な材料である。十分に低い漏れ率を有する適切に作製された気密封止部は、パッケージの内部を長年にわたって乾燥及び水分を含まない状態に保つことができる。
【００２８】
本明細書に開示される技術は、少なくとも２つの表面の結合部（例えば、接合ライン、継ぎ目など）に（例えば）１つ以上の金属材料の封止部を形成することを含み、結合部で結合された表面を封止する。様々な実施態様において、金属材料は、無電解めっきなどを使用して堆積されてもよい。いくつかの実施形態では、金属材料は、結合部又はその周りの結合された表面上に直接堆積されてもよい。他の実施形態では、結合された表面上に１つ以上の非金属材料が堆積されてもよく、金属材料を非金属材料（複数可）の上に堆積させ、結合部を封止することができる。封止部は、結合されたダイ又はウエハの周り（例えば、デバイスの周辺部）に完全に形成された連続封止リング、又は必要に応じて１つ以上の部分的封止部を含んでもよい。
【００２９】
様々な実施形態において、開示される技術は、「ＺＩＢＯＮＤ（登録商標）」技術を使用して積層及び接合されたダイ及びウエハを封止することができ、追加された封止の恩恵を得ることができる。例えば、図１Ａでは、キャビティウエハ１０２は、例えば、ＺＩＢＯＮＤ（登録商標）技術を使用して微小電気機械システム（ＭＥＭＳ）ウエハ１０４（又は任意の他のウエハ）に接合されて、ＭＥＭＳセンサデバイスなどの超小型電子デバイス１００を形成する。キャビティウエハ１０２（又はダイ）は、同じ又は異なるサイズの１つ以上のキャビティ又は凹部を有してもよい。２つのウエハ（１０２及び１０４）の特に平坦な表面は、２つの対応する半導体及び／又は絶縁層の間の低温共有接合を使用して一緒に接合される。接合は良好かもしれないが、封止は気密封止として十分でない可能性があり、漏れ率は、用途に望まれるほど低くない場合がある。さらに、接合ラインの幅（Ｐ１）は最適ではない場合があり、これは、比較的長い接合ラインが、ダイサイズを不必要に増加し得、ウエハ毎に製造されたダイの数を低減し得るためである。
【００３０】
別の例では、図１Ｂに示すように、直接相互接続接合（Direct Bond Interconnect、ＤＢＩ（登録商標））技術を使用して、接合シームに沿って１つ以上の金属〜金属相互接続を形成することによって、封止を改善することができる。金属ライン１０６は、互いに整列するように、結合される表面のそれぞれに沿って堆積され、温度及び／又は圧力を使用して一緒に設定されたときに金属〜金属接合を形成する。場合によっては、ＤＢＩライン１０６は、結合部の気密性を改善しながら、接合ライン幅（Ｐ２）を低減するのに役立ち得る。しかしながら、ＺｉＢｏｎｄ法を利用するために必要とされる接合ライン幅（Ｐ１）は、用途に対して十分でない場合がある（例えば、Ｚｉｂｏｎｄを使用する１００ミクロンの接合ライン幅は、例えば、ＤＢＩを使用して、数十ミクロン又は十ミクロン未満に低減され得る）。さらに、このようなＤＢＩ接合は、達成するのが容易ではなく、アセンブリの複雑さ及びコストが増加する可能性がある。
【００３１】
図２は、積層超小型電子デバイス１００を形成するための例示的な処理シーケンス２００を図示するグラフィカルフロー図である。プロセス２００及び積層超小型電子デバイス１００は、様々な封止技術及びデバイスを論じるための背景を形成する。様々な実施形態において、図２を参照して説明されるプロセス２００は、接合結合部において接合された構成要素を気密封止するための技術及びデバイスを含むように修正されてもよい。図２は、頂部（及び中間）と（中間及び）底部ダイとの間に気密封止されたキャビティ２０２を作成する３ダイ積層体のプロセスを説明する。しかし、図１に描いたように、積層体は、それらの間にキャビティ２０２を有する２つのダイのみを含むこともできる。
【００３２】
ブロック１では、陥凹したキャビティウエハ１０２が形成される。１つのキャビティ２０２がブロック１での例示において示されているが、ウエハ（又はダイ）１０２上にいくつかのこのような陥凹したキャビティ２０２を効果的に形成して、同様又は異なる寸法の１つ以上のキャビティ２０２がダイ位置毎に形成されてもよい。ブロック２では、キャビティウエハ１０２は、キャビティ２０２を内部に閉鎖するＭＥＭＳウエハ１０４（又は任意の他のウエハ又はダイ）に接合される。キャビティウエハ１０２は、親密な表面接合技術、例えば、ＺＩＢＯＮＤ（登録商標）技術を使用してＭＥＭＳウエハ１０４に接合することができ、絶縁表面（例えば、ＳｉＯｘ〜ＳｉＯｘなど）が接合される。ブロック３では、ＭＥＭＳウエハ１０４を薄くし、パターン化して、スタンドオフを形成し得る。ブロック４では、金属化２０４を、パッド、コンタクト、トレースなどを含むＭＥＭＳウエハ１０４のパターン化された表面に追加することができる。代替例では、ＭＥＭＳウエハ１０４の表面に金属化２０４は追加されない。本実施例では、超小型電子デバイス１００は、例えば、接合表面にＺｉｂｏｎｄ技術（例えば、ＳｉＯｘ〜ＳｉＯｘ接合）などを使用して、又は接合された表面の一方若しくは両方で誘電体のための他の接合技術（ポリマー材料、例えば、ダイアタッチフィルム又はペーストなど）を使用して、論理デバイスウエハなどの別のデバイスに取り付けることができる。
【００３３】
ブロック５では、キャビティ２０２にアクセスするＭＥＭＳウエハ１０４内に開口部が形成されて、用途に基づいて超小型電子デバイス１００の特性を画定する。ブロック６では、超小型電子デバイス１００は、論理デバイスウエハ（又はダイ）２０６に取り付けられて、超小型電子デバイス１００のための論理／制御（例えば）を提供することができる。超小型電子デバイス１００の金属化層２０４導体パッドは、論理デバイス２０６の表面上のコンタクト２０８に連結される。ブロック７では、超小型電子デバイス１００の部分（例えば、キャビティウエハ１０２の部分など）は、論理デバイスウエハ２０６の他の導体パッド、などへのアクセスを提供するために除去される（例えば、エッチングされるなど）。場合によっては、キャビティウエハ１０２とＭＥＭＳウエハ１０４との間のＺｉｂｏｎｄ又はＤＢＩ界面は、気体及び／又は液体などの流体の流れに対して十分な抵抗を提供し得る。他の実施形態では、超小型電子デバイス１００の接合ライン又は連結結合部のうちの１つ以上は、以下で論じるように、気密性（例えば、気体及び／又は液体などの流体の流れに対する所定の抵抗、及び十分に低い水蒸気透過率、酸素透過率など）のために封止され得る。
実施形態例
【００３４】
強固かつ気密封止された接合を確実にするために、本明細書に開示される技術は、以下でさらに論じられるように、ウエハの絶縁体表面（例えば、１０２及び１０４）を接合し、次いで、接合ラインに金属封止を追加して気密性を改善することを含む。
【００３５】
図３は、図２を参照して形成された超小型電子デバイス１００などの超小型電子デバイス１００を封止する例示的実施形態を示す。図３Ａの超小型電子デバイス１００の側面図及び図３Ｂの上面図によって示されるように、金属封止リング３０２は、キャビティウエハ１０２及びＭＥＭＳウエハ１０４の接合結合部を取り囲むように形成することができ、及び、論理デバイス２０６をＭＥＭＳウエハ１０４に封止するために延長することもできる。封止リング３０２は、超小型電子構成要素（例えば、１０２、１０４及び２０６）の周辺部の周りに気密封止部を作成し、構成要素間の結合部を完全に封止する。封止リング３０２は、必要に応じて、超小型電子構成要素（例えば、１０２、１０４及び２０６）間の結合部のいずれか又は全てを封止するように位置付けすることができる。
【００３６】
様々な実施形態において、封止リング３０２は、金属材料（すなわち、銅などの金属、例えば、合金、又は金属組成物）から構成される。いくつかの実施形態では、２つ以上の金属材料を層（又は他の組み合わせ）で使用して、封止リング３０２を形成してもよい。様々な実施形態において、封止リング３０２は、無電解めっき、電着、機械的印刷、又はこれらの様々な組み合わせなどを使用して堆積される。
【００３７】
図３Ｃに示すように、複数の封止リング３０２を使用して、積層超小型電子配置３００内の異なる積み重ねレベルで複数の構成要素（例えば、１０２、１０４、２０６及び３０４）間を封止してもよい。封止リング３０２は、必要に応じて、積層配置３００のレベルのいずれか又は全てにおいて使用されてもよい。完全な封止リング３０２が論じられ図示されているが、部分的封止リング３０２が、接合結合部あるいは超小型電子デバイス（例えば、１００、３００）又はアセンブリの構成要素（例えば、１０２、１０４、２０６及び３０４）間に封止部を形成するように所望される所に使用されてもよい。
【００３８】
図４は、別の実施形態による、内部封止部（例えば、４０２及び４０４）を使用した例示的な封止された超小型電子デバイス１００を示す。図３に示される外部封止リング３０２の代わりに、又はそれに加えて、内部封止（例えば、４０２及び４０４）が、接合構成要素（例えば、１０２、１０４及び２０６）の内部周囲の周りにチャネル４０６を（完全に又は部分的に）穿孔、エッチング、又はその他の方法で形成した後に、形成される。例示的な封止部の２つの別個の構成が図４に示されており、それは充填封止部４０２及び共形封止部４０４である。以下でさらに論じるように、両方の構成が、チャネル４０６、穿孔された部分、などに形成される。充填封止リング４０２は、チャネル４０６又は穿孔されたキャビティを１つ以上の金属材料で大部分又は完全に充填して、接合結合部に気密封止部を形成する。共形封止リング４０４は、チャネル４０６又はキャビティの壁を１つ以上の金属材料でめっきして、気密封止部を形成する。様々な実装形態において、必要に応じて、充填封止部４０４又は共形封止部４０６のいずれかを使用して、２つ以上の構成要素（例えば、１０２、１０４及び２０６）を気密封止し得る。様々な実施例において、複数の同心封止リング（例えば、３０２、４０２及び４０４）を使用して、２つ（又はそれ以上）の構成要素（例えば、１０２、１０４及び２０６）を封止し得る。チャネル４０６は、構成要素１０４を貫通して、構成要素１０２との界面まで延在してもよく、又は、示されるように、構成要素１０２内に延在してもよい。
【００３９】
図５は、内部封止部（例えば、４０２及び４０４）を使用する一実施形態による、封止された超小型電子デバイス１００を形成するための例示的な処理シーケンス５００を図示するグラフィカルフロー図である。様々な実施形態において、図５を参照して説明されるプロセス５００は、必要に応じて、接合結合部において接合された超小型電子構成要素（例えば、１０２、１０４、２０６、など）を気密封止するための技術及びデバイスを含むために、超小型電子構成要素（例えば、１０２、１０４、２０６など）を接合することを含む、他のアセンブリプロセス（例えば、図２で言及したプロセス２００）を修正するために使用され得る。
【００４０】
ブロック１では、陥凹したキャビティウエハ１０２が形成される。チャネル４０６（又は、キャビティ２０２を部分的に又は完全に取り囲む、「キャビティリング」）は、ウエハ１０２のキャビティ側表面上に形成される。チャネル４０６は、ウエハ１０２の表面から材料をエッチング、穿孔、又は他の方法で除去することによって形成され得る。
【００４１】
ブロック２では、キャビティウエハ１０２は、キャビティ２０２を内部に閉鎖するＭＥＭＳウエハ１０４に接合される。キャビティウエハ１０２は、例えば、ＺＩＢＯＮＤ（登録商標）技術などの親密な表面接合技術を使用してＭＥＭＳウエハ１０４に接合することができ、絶縁表面（例えば、ＳｉＯｘ〜ＳｉＯｘなど）が接合される。別の例では、キャビティウエハ１０２は、別の誘電体接合技術（例えば、気密封止を提供し得ず、及び気密封止を改善又は修正し得ない、ダイアタッチフィルム又はペースト、シリコン又はエポキシのようなポリマー材料、など）を使用してＭＥＭＳウエハ１０４に接合することができる。
【００４２】
ブロック３では、ＭＥＭＳウエハ１０４を薄くし、パターン化して、スタンドオフを形成し得る。別の場合では、スタンドオフは任意選択であり、ＭＥＭＳウエハ１０４上に形成されなくてもよい。そのような場合、スタンドオフは、論理ウエハ２０６上に形成することができ、又は任意の他の材料（例えば、ダイアタッチフィルム又はペーストなど）によって作成することができる。ブロック４では、キャビティ２０２にアクセスするＭＥＭＳウエハ１０４内に開口部が形成されて、用途に基づいて超小型電子デバイス１００の特性を画定する。また、内部封止部（例えば、４０２及び４０４）を形成するために、チャネル４０６が、ＭＥＭＳウエハ１０４内（及びいくつかの例では、キャビティウエハ１０２内）に形成されて、キャビティウエハ１０２とＭＥＭＳウエハ１０４との間の接合結合部を封止する。ある場合には、ＭＥＭＳウエハ１０４に穿孔して、キャビティウエハ１０２内に予め形成されたキャビティリングチャネル４０６と整列したＭＥＭＳウエハ１０４内の区域を開くことができる。代替的な場合には、ＭＥＭＳウエハ１０４及びキャビティウエハ１０２は、一緒に穿孔されて、キャビティリングチャネル４０６を形成することができる（例えば、キャビティウエハ１０２内のチャネル４０６は、キャビティウエハ１０２をＭＥＭＳウエハ１０４に接合する前に予め形成されるのではなく、ＭＥＭＳウエハ１０４を穿孔しながら、このステップで形成される）。
【００４３】
ブロック５では、金属化２０４が、パッド、コンタクト、トレースなどを含むＭＥＭＳウエハ１０４のパターン化された表面に追加される。キャビティリングチャネル４０６がまた、この時点で金属化され得る。チャネル４０６が、部分的に又は完全に充填／めっきされて、充填封止リング４０２を形成することができ、又はチャネル４０６の壁が、金属化／めっきされて共形封止リング４０４を形成することができる。充填封止リング４０２又は共形封止リング４０４（いずれが使用されてもよい）のいずれかが、キャビティウエハ１０２とＭＥＭＳウエハ１０４との間の接合結合部を気密封止する。
【００４４】
別の例では、接合後、ＭＥＭＳウエハ１０４及びキャビティウエハ１０２を一緒に穿孔して、キャビティリングチャネル４０６を形成することができ、それは金属化され得、その後、キャビティ２０２への開口部がＭＥＭＳウエハ１０４内に形成される。
【００４５】
ブロック６では、超小型電子デバイス１００は、超小型電子デバイス１００のための論理／制御（例えば）を提供するために、論理デバイス２０６に取り付けられてもよい。超小型電子デバイス１００の金属化層２０４の導体パッドは、論理デバイス２０６の表面上のコンタクト２０８に連結することができる。ブロック７では、超小型電子デバイス１００の部分は、論理デバイス２０６の他の導体パッド、などへのアクセスを提供するために、除去（例えば、エッチングなど）されてもよい。
【００４６】
図６Ａ〜６Ｅは、様々な実施形態による、封止部３０２、４０２及び４０４並びに封止された超小型電子デバイス１００の例示的実施形態を図示する。図６Ａに図示される、第１の実施形態は、図３及び４を参照して上述したように実装された外部封止部３０２を示す。各封止部３０２は、結合部を気密封止するために、超小型電子構成要素１０２、１０４及び２０６との間の１つ以上の接合又は連結結合部を覆うビードを形成する。封止部３０２は、金属、合金、又は金属複合材、例えば、２つ以上の金属の組み合わせ、金属ガラス複合材料、金属セラミック複合材などの金属材料から構成することができる。
【００４７】
図６Ｂに図示される、第２の実施形態は、層状アプローチを有する封止部を示し、ポリマー封止部６０２が、最初に結合部の外部に適用され、金属材料封止部６０４が、気密封止を形成するポリマー封止部６０２の上に堆積される。代替的な実装形態において、１つ以上のポリマー封止部６０２を形成する複数のポリマー材料及び／又は１つ以上の金属封止部６０４を形成する複数の金属層もまた、封止リングを形成するために使用され得る。
【００４８】
図６Ｃに示される、第３の実施形態は、焼結可能な導電性ペースト、フリットガラス複合材などからなる別の外部封止リング６０６を示す。堆積された封止部６０６の材料中の金属又はガラス構成要素は、所望の気密封止を提供する。
【００４９】
図６Ｄに図示される、第４の実施形態は、図５及び６を参照して上述したような内部封止部４０２及び４０４を示す。チャネル４０６は、ＭＥＭＳウエハ１０４を貫通してキャビティウエハ１０２内に形成され、チャネル４０６は、ＭＥＭＳウエハ１０４側から、チャネル４０６の壁に完全に（例えば、４０２）、部分的に（図示せず）又は共形に（例えば、４０４）のいずれかで、金属材料でめっきされる。
【００５０】
図６Ｅに示される、第５の実施形態は、複数の構成要素（例えば、１０２、１０４及び２０６）を貫通して封止リング（例えば、４０４）を形成する実施例を示す。この例では、ＭＥＭＳウエハ１０４と同様に、論理ウエハ２０６（又は同様のもの）を薄くし、穿孔することができる。例えば、論理ウエハ２０６、ＭＥＭＳウエハ１０４及びキャビティウエハ１０２は、プロセスで接合され、次いで、一緒に、又は整列するように別個のステップで、穿孔されてもよい。穿孔されたチャネル４０６を論理ウエハ２０６側からめっき又は充填することにより、論理ウエハ２０６からＭＥＭＳウエハ１０４を通って、かつキャビティウエハ１０２内へと延在する封止リング（例えば、４０４）を形成し、接合結合部のそれぞれ及び構成要素（例えば、１０２、１０４及び２０６）間の空間を気密封止する。あるいは、封止部（例えば、４０４）は、所望に応じて、層／構成要素の一部のみを通って延在してもよい。様々な実施形態において、封止部（例えば、４０２、４０４）の金属化は、接地などのために、１つ以上のデバイスパッドと電気的に連続的であるか、それらに連結されてもよい（パッケージ上の（例えば）ボール端子６０８と電気的に連続的であってもよい）。複数のタイプの金属化（共形、非共形）が、図６Ｄ、６Ｅ及び本開示の他の場所で示されているが、一度に単一のタイプの金属化のみを使用して、流体の流れを阻害し、こうして、気密性を改善するための連続的又は不連続な形状を形成し得る。
【００５１】
図７Ａ〜７Ｄは、さらなる実施形態による、封止部４０２及び４０４、並びに封止された超小型電子デバイス１００の例示的実施形態を図示する。図７Ａに例示される、一実施形態では、埋め込まれた金属リング７０２は、キャビティウエハ１０２（及び／又はＭＥＭＳウエハ１０４）内に部分的又は完全に埋め込まれ、キャビティ２０２を部分的又は完全に取り囲む。埋め込まれた金属リング７０２は、接合ラインに又はその近くに配設されてもよく、キャビティウエハ１０２とＭＥＭＳウエハ１０４との間の接合結合部の封止を助けることができる。ビア（簡略化のために図示されていない）が、キャビティウエハ１０２を通って延在し、金属リング７０２に接触してもよい。図７Ｂに例示される、別の実施形態では、超小型電子デバイス１００は、図５及び６を参照して上述したように、キャビティ２０２を部分的に又は完全に取り囲む埋め込まれた金属リング７０２、並びに１つ以上の内部封止部４０２及び／又は４０４を含む。チャネル４０６は、埋め込まれた金属リング７０２へ、ＭＥＭＳウエハ１０４を貫通して、かつキャビティウエハ１０２内に形成され、チャネル４０６は、ＭＥＭＳウエハ１０４側から、チャネル４０６の壁に完全に（例えば、４０２）、部分的に（図示せず）又は共形に（例えば、４０４）のいずれかで、金属材料でめっきされる。
【００５２】
図７Ｂに示されるように、内部封止部４０２及び／又は４０４は、埋め込まれた金属製リング７０２上に（例えば、接触して）着地する。図７Ｃ及び７Ｄは、この配置の（多くの）２つの可能な実施形態の接近した詳細視図を示す。例えば、図７Ｃでは、チャネル４０６は比較的矩形の断面を有し、図７Ｄでは、チャネルは多角形又はその他の形状の断面（例えば、部分的又は完全に楕円形、不規則など）を有する。様々な実施形態において、封止部（４０２及び／又は４０４）が、埋め込まれた金属リング７０２と接触する、チャネル４０６及び封止部（４０２及び／又は４０４）の断面の幅は、埋め込まれた金属リング７０２の断面の幅よりも小さい（例えば、６０％以下）。封止部４０４の金属充填物は、埋め込まれた金属リング７０２と接触（着地）しながら、チャネル４０６の内壁を完全に（図７Ｃに見られるように）、又は部分的に（図７Ｄに見られるように）裏打ちし得る。様々な実施形態において、チャネル４０６の形状は既定のものであってもよく、又はチャネル４０６を形成するために採用された穿孔技術の生成物であってもよい。
【００５３】
図８は、内部封止部（例えば、８０６）を使用する別の実施形態による、封止された超小型電子デバイス１００を形成するための例示的な処理シーケンス８００を図示するグラフィカルフロー図である。様々な実施形態において、図８を参照して説明されるプロセス８００は、必要に応じて、接合結合部で接合された超小型電子構成要素（例えば、１０２、１０４、２０６など）を気密封止するための技術及びデバイスを含むために、超小型電子構成要素（例えば、１０２、１０４、２０６など）の接合を含む、他のアセンブリプロセス（例えば、図２で言及したプロセス２００）を修正するために使用され得る。
【００５４】
ブロック１では、陥凹したキャビティウエハ１０２が形成され、第２のウエハ１０４に接合するために準備される。様々な実施形態において、第２のウエハ１０４の接合表面は、絶縁層、誘電体層、半導体層、金属層、などのような追加層８０２を含んでもよい。
【００５５】
ブロック２では、キャビティウエハ１０２は、第２のウエハ１０４に接合され、キャビティ２０２を内部に閉鎖する。キャビティウエハ１０２は、例えば、ＺＩＢＯＮＤ（登録商標）技術などの親密な表面接合技術を使用して、第２のウエハ１０４（及び層８０２）に接合することができ、絶縁表面（例えば、ＳｉＯｘ〜ＳｉＯｘなど）が接合される。別の例では、キャビティウエハ１０２は、別の誘電体接合技術（例えば、気密封止を提供し得ず、及び気密封止を改善又は修正し得ない、ダイアタッチフィルム又はペースト、シリコン又はエポキシのようなポリマー材料、など）を使用して第２のウエハ１０４に接合することができる。
【００５６】
ブロック３では、意図された用途に基づいて、キャビティウエハ１０２及び／又は第２のウエハ１０４を薄くすることができる。ブロック４では、誘電体層などのような、コーティング又は層８０４が、キャビティウエハ１０２の露出した表面に適用されてもよい。ブロック５では、１つ以上のチャネル４０６（又はキャビティ２０２を部分的に又は完全に取り囲む「キャビティリング」）は、キャビティウエハ１０２の部分、第２のウエハ１０４の部分を通って、かつ層８０２及び８０４の一方又は両方を貫通して形成することができる。チャネル４０６は、ウエハ１０２及び１０４から材料をエッチング、穿孔、又は他の方法で除去することによって形成され得、キャビティウエハ１０２又は第２のウエハ１０４の外側表面に開口してもよい。
【００５７】
ブロック６では、キャビティリングチャネル４０６は、金属材料（例えば、銅）で部分的又は完全に充填／めっきされて、充填封止リング８０６を形成することができる。充填封止リング８０６は、キャビティウエハ１０２と第２のウエハ１０４との間の接合結合部を気密封止し、キャビティ２０２を封止する。一実装形態では、金属封止リング８０６の頂部露出部分は、再配線層（redistribution layer、ＲＤＬ）を含む。
【００５８】
図９Ａ〜９Ｃを参照して、封止された超小型電子デバイス１００のいくつかの実施形態が例として図示されている。図９Ａは、１つ以上の充填封止リング８０６の底部が、層８０２（例えば、誘電体層であってもよい）内に配設され、第２のウエハ１０４に貫入しても貫入しなくてもよい、封止された超小型電子デバイス１００を示す。充填封止リング８０６の反対側の端部は（例えば、キャビティウエハ１０２の頂部で）、露出され、例えば、超小型電子デバイス１００の電気的（及び／又は熱放散）機能のための金属層に接触してもよい。
【００５９】
図９Ｂは、充填封止リング８０６の底部が、層８０２（例えば、誘電体層であってもよい）内に配設され、第２のウエハ１０４に貫入しても貫入しなくてもよい、別の封止された超小型電子デバイス１００を示す。充填封止リング８０６の頂部は、キャビティウエハ１０２の露出した表面の一部の上に再配線層（ＲＤＬ）を形成する。実施形態において、誘電体層８０４は、誘電体層８０４が１つ以上のキャビティ２０２の上を覆わないようにパターン化される。図９Ｃは、充填封止リング８０６の底部が、層８０２（例えば、誘電体層であってもよい）内に配設され、第２のウエハ１０４に貫入しても貫入しなくてもよい、さらなる封止された超小型電子デバイス１００を示す。充填封止リング８０６の頂部は、キャビティウエハ１０２の露出した表面の１つ以上の部分の上に再配線層（ＲＤＬ）を形成する。実施形態において、誘電体層８０４は、誘電体層８０４が１つ以上のキャビティ２０２の上を覆うようにパターン化されるが、異なる層９０２が、キャビティ２０２の上を覆うように配置される。様々な実施形態において、異なる層９０２は、基板、ガラスパネル、金属層、などを含んでもよい。
【００６０】
図１０は、内部封止部（例えば、８０６）を使用する別の実施形態による、封止された超小型電子デバイス１００を形成するための例示的な処理シーケンス１０００を図示するグラフィカルフロー図である。様々な実施形態において、図１０を参照して説明されるプロセス１０００は、必要に応じて、接合結合部で接合された超小型電子構成要素（例えば、１０２、１０４、２０６など）を気密封止するための技術及びデバイスを含むために、超小型電子構成要素（例えば、１０２、１０４、２０６など）の接合を含む、他のアセンブリプロセス（例えば、図２で言及したプロセス２００）を修正するために使用され得る。
【００６１】
ブロック１では、陥凹したキャビティウエハ１０２が形成され、第２のウエハ１０４に接合するために準備される。様々な実施形態において、第２のウエハ１０４の接合表面は、絶縁層、誘電体層、半導体層、金属層、などのような追加層８０２を含んでもよい。
【００６２】
ブロック２では、キャビティウエハ１０２は、第２のウエハ１０４に接合され、キャビティ２０２を内部に閉鎖する。キャビティウエハ１０２は、例えば、ＺＩＢＯＮＤ（登録商標）技術などの親密な表面接合技術を使用して、第２のウエハ１０４（及び層８０２）に接合することができ、絶縁表面（例えば、ＳｉＯｘ〜ＳｉＯｘなど）が接合される。別の例では、キャビティウエハ１０２は、別の誘電体接合技術（例えば、気密封止を提供し得ず、及び気密封止を改善又は修正し得ない、ダイアタッチフィルム又はペースト、シリコン又はエポキシのようなポリマー材料、など）を使用して第２のウエハ１０４に接合することができる。
【００６３】
ブロック３では、意図された用途に基づいて、キャビティウエハ１０２及び／又は第２のウエハ１０４を薄くすることができる。さらに、キャビティウエハ１０２及び第２のウエハ１０４を特徴とするアセンブリは、第２のウエハ１０４側から処理するために反転されてもよい。ブロック４では、誘電体層などのような、コーティング又は層８０４が、第２のウエハ１０４の露出した表面に塗布されてもよい。ブロック５では、１つ以上のチャネル４０６（又はキャビティ２０２を部分的に又は完全に取り囲む「キャビティリング」）は、第２のウエハ１０４の部分、キャビティウエハ１０２の部分を通って、かつ層８０２及び８０４の一方又は両方を貫通して形成することができる。チャネル４０６は、ウエハ１０２及び１０４から材料をエッチング、穿孔、又は他の方法で除去することによって形成され得、第２のウエハ１０４又はキャビティウエハ１０２の外側表面に開口してもよい。上述のように、チャネルは、ウエハ（又はダイ）１０２と１０４との間の界面のみに延在してもよく、ウエハ１０４上又はウエハ１０４内のパッド若しくはビアなどの１つ以上の金属特徴部に延在してもよい。
【００６４】
ブロック６では、キャビティリングチャネル４０６は、金属材料（例えば、銅）で部分的又は完全に充填／めっきされて、充填封止リング８０６を形成することができる。充填封止リング８０６は、第２のウエハ１０４とキャビティウエハ１０２との間の接合結合部を気密封止し、キャビティ２０２を封止する。一実装形態では、金属封止リング８０６の頂部露出部分は、再配線層（ＲＤＬ）を含んでもよい。
【００６５】
図１１Ａ〜１１Ｂを参照して、封止された超小型電子デバイス１００の実施形態が、例として図示されている。図１１Ａ及び１１Ｂは、封止された超小型電子デバイス１００を示し、充填封止リング８０６の底部は、層８０２（例えば、誘電体層であってもよい）内に配設され、キャビティウエハ１０２に貫入しても貫入しなくてもよい。充填封止リング８０６の反対側の端部は（例えば、第２のウエハ１０４の頂部で）、露出され、例えば、超小型電子デバイス１００の電気的機能のために金属層に接触してもよい。実施形態において、誘電体層８０４は、誘電体層８０４が１つ以上のキャビティ２０２の上を覆わないようにパターン化されるが、異なる層９０２が、キャビティ２０２の上を覆うように配置される。様々な実施形態において、異なる層９０２は、基板、ガラスパネル、金属層、などを含んでもよい。
【００６６】
様々な実施形態において、図１１Ａ及び１１Ｂに示されるように、１つ以上のキャビティ２０２は、第２のウエハ１０４、並びにキャビティウエハ１０２内に延在する。充填封止リング８０６は、第２のウエハ１０４とキャビティウエハ１０２との間の接合結合部を気密封止し、キャビティ２０２を封止する。加えて、図１１Ｂに示すように、金属障壁層１１０２が、１つ以上のキャビティ部２０２をさらに封止するために、キャビティ２０２のうちの１つ以上内に適用されてもよい。金属障壁１１０２は、図１１Ｂに示されるように、側壁上に、又はキャビティ２０２の内側表面を部分的又は完全に覆う、側面、頂部、及び底部壁上に配設することができる。一実装形態では、金属障壁１１０２は、キャビティウエハ１０２を第２のウエハ１０４に接合する前に、キャビティ２０２の内側表面に適用されてもよい。接合プロセスは、加熱焼鈍の有無にかかわらず、キャビティウエハ１０２の内側表面に配設された金属障壁１１０２を、第２のウエハ１０４の内側表面上に配置された金属障壁１１０２に接合するために、金属〜金属接合（例えば、ＤＢＩなど）を含んでもよく、連続金属封止バリア１１０２を形成する。
【００６７】
図１２は、内部封止部（例えば、１２０２）を使用する別の実施形態による、封止された超小型電子デバイス１００を形成するための例示的な処理シーケンス１２００を図示するグラフィカルフロー図である。様々な実施形態において、図１２を参照して説明されるプロセス１２００は、必要に応じて、接合結合部で接合された超小型電子構成要素（例えば、１０２、１０４、２０６など）を気密封止するための技術及びデバイスを含むために、超小型電子構成要素（例えば、１０２、１０４、２０６など）の接合を含む、他のアセンブリプロセス（例えば、図２で言及したプロセス２００）を修正するために使用され得る。
【００６８】
ブロック１では、陥凹したキャビティウエハ１０２が形成され、第２のウエハ１０４（例えば、ＭＥＭＳウエハであってもなくてもよい）に接合するために準備される。様々な実施形態において、第２のウエハ１０４の接合表面は、絶縁層、誘電体層、半導体層、金属層、などのような追加層８０２を含んでもよい。
【００６９】
ブロック２では、キャビティウエハ１０２は、第２のウエハ１０４に接合され、キャビティ２０２を内部に閉鎖する。キャビティウエハ１０２は、例えば、ＺＩＢＯＮＤ（登録商標）技術などの親密な表面接合技術を使用して、第２のウエハ１０４（及び層８０２）に接合することができ、絶縁表面（例えば、ＳｉＯｘ〜ＳｉＯｘなど）が接合される。別の例では、キャビティウエハ１０２は、別の誘電体接合技術（例えば、気密封止を提供し得ず、及び気密封止を改善又は修正し得ない、ダイアタッチフィルム又はペースト、シリコン又はエポキシのようなポリマー材料、など）を使用して第２のウエハ１０４に接合することができる。
【００７０】
ブロック３では、意図された用途に基づいて、キャビティウエハ１０２及び／又は第２のウエハ１０４を薄くすることができる。ブロック４では、誘電体層などのような、コーティング又は層８０４が、キャビティウエハ１０２の露出した表面に適用されてもよい。ブロック５では、１つ以上のチャネル４０６（又はキャビティ２０２を部分的に又は完全に取り囲む「キャビティリング」）は、キャビティウエハ１０２の部分、第２のウエハ１０４の部分を通って、かつ層８０２及び８０４の一方又は両方を貫通して形成することができる。チャネル４０６は、ウエハ１０２及び１０４から材料をエッチング、穿孔、又は他の方法で除去することによって形成され得、キャビティウエハ１０２又は第２のウエハ１０４の外側表面に開口してもよい。
【００７１】
ブロック６では、キャビティリングチャネル４０６は、金属材料（例えば、銅）で部分的に充填／めっきされて、共形封止リング１２０２を形成することができる。封止リング１２０２は、キャビティウエハ１０２と第２のウエハ１０４との間の接合結合部を気密封止し、キャビティ２０２を封止する。様々な実施形態において、チャネル４０６は、共形封止リング１２０２を形成するように充填／めっきされ得、金属層１２０４は、キャビティウエハ１０２の露出表面の少なくとも一部分上に堆積される。したがって、様々な実施形態において、チャネル４０６は、金属層１２０４の堆積と同じ又は別個のプロセスで充填される。
【００７２】
図１３Ａ〜１３Ｃを参照して、封止された超小型電子デバイス１００のいくつかの実施形態が、例として図示されている。図１３Ａ〜１３Ｃは、封止リング１２０２がキャビティ層１０２を貫通して形成され、封止リング１２０２の底部は、層８０２（例えば、誘電体層であってもよい）を通って配設され、かつまた第２のウエハ１０４に貫入する、封止された超小型電子デバイス１００を示す。図１３Ａ及び１３Ｂは、部分的に充填された封止リング１２０２（例えば、真空めっきされた）を示し、図１３Ｂに示される実施形態は、図１３Ａに示される実施形態よりも、部分的に充填された封止リング１２０２内により多量の金属を有する。８０〜２５０Ｃの温度で部分的に充填された状態で基板（接合ウエハ１０２及び１０４）を焼鈍することは、めっき金属（例えば、１２０２及び／又は１２０４）の粒径を拡大することができる。拡大された粒径を生成するプロセスは、封止リング１２０２及び／又は金属層１２０４の金属層内の不純物を低減することができる。一実装形態では、粒は、チャネル４０６の幅寸法の１０％を超える概略の（例えば、平均の）直径を有する。
【００７３】
図１３Ｃは、チャネル４０６内に完全に充填された封止リング１２０２を示す。いくつかの実施形態では、図１３Ａ及び１３Ｂに示されるような、部分的に充填された封止リング１２０２の焼鈍された金属は、完全に充填された封止リング１２０２を形成するために、追加の金属層に追加されるか、又は追加の金属層でコーティングすることができる。一実施形態では、封止された超小型電子デバイス１００は、追加の金属層の堆積後に再び焼鈍されてもよい。場合によっては、充填された封止リング１２０２のための所望の表面を形成するために、最終焼鈍の前又は後にＣＭＰが使用されてもよい。信頼性、堅牢性、性能などのために、必要に応じて、１つ以上の追加の材料が、封止リング１２０２の未充填部分に提供されてもよい。
【００７４】
充填された封止リング１２０２の頂部（例えば、露出した）の端部（例えば、キャビティウエハ１０２の頂部表面の）は、例えば、別のデバイスに接合されたときに、超小型電子デバイス１００の電気的機能のために、露出され、金属層に接触してもよい。
【００７５】
図１〜１３の図示に示された封止リング３０２、４０２、４０４、８０６及び１２０２の数量は、例として及び議論のためである。様々な実施形態において、封止された超小型電子デバイス１００又は同様のアセンブリは、より少ない、又はより多い数量の封止リング３０２、４０２、４０４、８０６及び１２０２を含んでもよく、本開示の範囲内にとどまる。さらに、本明細書に記載される様々な実装形態を組み合わせて、ＭＥＭＳデバイスを製造する従来の技術の改善をさらに向上させ得る。例えば、封止リングは、構成要素の一方の側から１つの表面に延在するように示されているが、封止リングは、両方の側から形成されてもよく、互いに接触して、封止された超小型電子デバイス１００を貫通して完全に延在する金属構造体を形成してもよい。
結論
【００７６】
本開示の実装形態は、構造的特徴及び／又は方法論的行為に特有の言語で説明されてきたが、実装形態は、記載されている特定の特徴又は行為に必ずしも限定されないことを理解されたい。むしろ、特定の特徴及び行為は、例示的なデバイス及び技術を実装する代表的な形態として開示されている。
【００７７】
本文書の各請求項は、別個の実施形態を構成し、異なる請求項及び／又は異なる実施形態を組み合わせる実施形態は、本開示の範囲内であり、本開示を再検討すると当業者には明らかとなるであろう。
【図１（Ａ）】
2020515076.tif 000003
【図１（Ｂ）】
2020515076.tif 000004
【図２】
2020515076.tif 000005
【図３（Ａ）】
2020515076.tif 000006
【図３（Ｂ）】
2020515076.tif 000007
【図３（Ｃ）】
2020515076.tif 000008
【図４】
2020515076.tif 000009
【図５】
2020515076.tif 000010
【図６（Ａ）】
2020515076.tif 000011
【図６（Ｂ）】
2020515076.tif 000012
【図６（Ｃ）】
2020515076.tif 000013
【図６（Ｄ）】
2020515076.tif 000014
【図６（Ｅ）】
2020515076.tif 000015
【図７（Ａ）】
2020515076.tif 000016
【図７（Ｂ）】
2020515076.tif 000017
【図７（Ｃ）】
2020515076.tif 000018
【図７（Ｄ）】
2020515076.tif 000019
【図８】
2020515076.tif 000020
【図９（Ａ）】
2020515076.tif 000021
【図９（Ｂ）】
2020515076.tif 000022
【図９（Ｃ）】
2020515076.tif 000023
【図１０】
2020515076.tif 000024
【図１１（Ａ）】
2020515076.tif 000025
【図１１（Ｂ）】
2020515076.tif 000026
【図１２】
2020515076.tif 000027
【図１３（Ａ）】
2020515076.tif 000028
【図１３（Ｂ）】
2020515076.tif 000029
【図１３（Ｃ）】
2020515076.tif 000030
【国際調査報告】
2020515076.tif 000031
2020515076.tif 000032