(57)【要約】  フィーチャをコバルトで充填する方法および装置が、本明細書に提供される。いくつかの実施形態では、基板を処理する方法が、化学気相堆積（ＣＶＤ）プロセスを介して、基板の上で、基板内に配置されたフィーチャ内に第１のコバルト層を堆積させることと、コバルトターゲットを有する物理的気相堆積（ＰＶＤ）チャンバ内でプラズマプロセスを実行して第１のコバルト層の一部分をフィーチャ内へリフローさせることによって、フィーチャをコバルトまたはコバルト含有材料で少なくとも部分的に充填することとを含む。ＰＶＤチャンバは、ＰＶＤチャンバ内に配置されたコバルトターゲットからフィーチャ内にコバルトまたはコバルト含有材料を同時に堆積させるように構成することができる。【選択図】図１
2020534702.tif 000002
【特許請求の範囲】
【請求項１】
基板を処理する方法であって、
化学気相堆積（ＣＶＤ）プロセスを介して、基板の上で、前記基板内に配置されたフィーチャ内に第１のコバルト層を堆積させることと、
コバルトターゲットを有する物理的気相堆積（ＰＶＤ）チャンバ内でプラズマプロセスを実行して前記第１のコバルト層の一部分を前記フィーチャ内へリフローさせることによって、前記フィーチャをコバルトで少なくとも部分的に充填することとを含む方法。
【請求項２】
前記プラズマプロセスが、前記ＰＶＤチャンバ内に配置されたコバルトターゲットから前記フィーチャ内にコバルトを堆積させることを含む、請求項１に記載の方法。
【請求項３】
前記第１のコバルト層を堆積させる前に前記フィーチャ内に下層を堆積させることと、前記下層の上に前記第１のコバルト層を直接堆積させることとをさらに含む、請求項１または２に記載の方法。
【請求項４】
前記下層が窒化チタンを含む、請求項３に記載の方法。
【請求項５】
前記窒化チタンの厚さが、約２オングストローム〜約２０オングストロームである、請求項４に記載の方法。
【請求項６】
前記プラズマプロセスが、約３５０℃〜約５００℃の温度で実行される、請求項１〜５のいずれか１項に記載の方法。
【請求項７】
前記プラズマプロセスが、水素または不活性ガスから形成されたプラズマを含む、請求項１〜６のいずれか１項に記載の方法。
【請求項８】
前記プラズマプロセスが、アルゴン、クリプトン、またはネオンのうちの１つまたは複数から形成されたプラズマを含む、請求項１〜７のいずれか１項に記載の方法。
【請求項９】
前記フィーチャが、前記プラズマプロセス中に完全に充填される、請求項１〜８のいずれか１項に記載の方法。
【請求項１０】
約５０℃〜約１４００℃の量の温度を前記フィーチャに加えることによってアニーリングすることをさらに含む、請求項９に記載の方法。
【請求項１１】
前記フィーチャが、前記プラズマプロセス中に部分的にのみ充填され、
次にＣＶＤプロセスを介して第２のコバルト層を堆積させ、前記フィーチャを完全に充填することをさらに含む、請求項１〜８のいずれか１項に記載の方法。
【請求項１２】
約５０℃〜約１４００℃の量の温度を前記フィーチャに加えることによってアニーリングすることをさらに含む、請求項１１に記載の方法。
【請求項１３】
前記フィーチャの幅が１５ｎｍ以下である、請求項１〜１２のいずれか１項に記載の方法。
【請求項１４】
前記第１のコバルト層が、約２０オングストローム〜約１５０オングストロームの厚さまで堆積される、請求項１〜１３のいずれか１項に記載の方法。
【請求項１５】
基板上に膜を堆積させる装置であって、
中央真空移送チャンバと、
窒化チタンを堆積させるように構成され、前記中央真空移送チャンバに結合された化学気相堆積（ＣＶＤ）および／または原子層堆積（ＡＬＤ）プロセスチャンバと、
コバルトを堆積させるように構成され、前記中央真空移送チャンバに結合された化学気相堆積（ＣＶＤ）プロセスチャンバと、
コバルトを堆積させるように構成され、前記中央真空移送チャンバに結合された物理的気相堆積（ＰＶＤ）チャンバとを備える装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施形態は、一般に、半導体製造プロセスの分野に関し、より詳細には、半導体基板のフィーチャ（feature、特徴）内にコバルト含有層を堆積させる方法に関する。
【背景技術】
【０００２】
コバルトは、１０／７ｎｍのノードにおけるコンタクトおよびＢＥＯＬ（バックエンドオブザライン）インターコネクトの両方の充填用途に対する新しい材料解決策の１つの候補である。タングステン（Ｗ）のコンタクトは、チタン（Ｔｉ）／窒化チタン（ＴｉＮ）の障壁を含み、本発明者らは、Ｔｉ／ＴｉＮの障壁が界面抵抗を増大させ、フィーチャ（例えば、インターコネクト）の縮小スケーリングを制限するとき、問題になることを観察した。加えて、本発明者らは、銅（Ｃｕ）のビアでも、障壁／ライナが界面抵抗を増大させ、ビア抵抗のスケーリングに悪影響を与えるとき、問題になることを観察した。
【０００３】
さらに、本発明者らは、化学気相堆積（ＣＶＤ）による共形のコバルトの充填の結果、多くの場合、フィーチャにボイドが埋め込まれてマイクロボイドを形成することが望ましくないことを観察した。積極的なアニールプロセス（例えば、より高い温度およびより長いアニール時間）を使用した場合でも、マイクロボイドを除去するのは困難であり、フィーチャ内に残る可能性があることは望ましくない。さらに、ＢＥＯＬプロセスでは、基板上の誘電体材料を保護するため、アニール温度が制限される。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
したがって、本発明者らは、基板のフィーチャをコバルトで充填する改善された方法を提供する。
【課題を解決するための手段】
【０００５】
フィーチャをコバルトで充填する方法および装置が、本明細書に提供される。いくつかの実施形態では、基板を処理する方法は、化学気相堆積（ＣＶＤ）プロセスを介して、基板の上で、基板内に配置されたフィーチャ内に第１のコバルト層を堆積させることと、コバルトターゲットを有する物理的気相堆積（ＰＶＤ）チャンバ内でプラズマプロセスを実行して第１のコバルト層の一部分をフィーチャ内へリフローさせることによって、フィーチャをコバルトで少なくとも部分的に充填することとを含む。実施形態では、物理的気相堆積（ＰＶＤ）チャンバ内でプラズマプロセスを実行して第１のコバルト層の一部分をフィーチャ内へリフローさせることは、ＰＶＤチャンバ内に配置されたコバルトターゲットからフィーチャ内にコバルトを同時に堆積させることを含む。
【０００６】
任意に、実施形態は、第１のコバルト層を堆積させる前にフィーチャ内に下層を堆積させることと、下層の上に第１のコバルト層を直接堆積させることとを含むことができる。
【０００７】
いくつかの実施形態では、基板を処理する方法が、基板内に配置されたフィーチャ内に下層を堆積させることと、化学気相堆積（ＣＶＤ）プロセスを介して、基板の上で、下層の上に第１のコバルト層を直接堆積させることと、物理的気相堆積（ＰＶＤ）チャンバ内でプラズマプロセスを実行して第１のコバルト層の一部分をフィーチャ内へリフローさせることによって、フィーチャをコバルトで部分的に充填することと、次にＣＶＤプロセスを介して第２のコバルト層を堆積させ、フィーチャを完全に充填することとを含む。実施形態では、物理的気相堆積（ＰＶＤ）チャンバ内でプラズマプロセスを実行して第１のコバルト層の一部分をフィーチャ内へリフローさせることは、ＰＶＤチャンバ内に配置されたコバルトターゲットからフィーチャ内にコバルトを同時に堆積させることを含む。
【０００８】
いくつかの実施形態では、基板上に膜を堆積させる装置は、中央真空移送チャンバと、窒化チタンを堆積させるように構成され、中央真空移送チャンバに結合された化学気相堆積（ＣＶＤ）プロセスチャンバと、コバルトを堆積させるように構成され、中央真空移送チャンバに結合された化学気相堆積（ＣＶＤ）プロセスチャンバと、コバルトを堆積させるように構成され、中央真空移送チャンバに結合された物理的気相堆積（ＰＶＤ）チャンバとを含む。実施形態では、ＰＶＤチャンバは、物理的気相堆積（ＰＶＤ）チャンバ内でプラズマプロセスを実行して第１のコバルト層の一部分をフィーチャ内へリフローさせるとともに、ＰＶＤチャンバ内に配置されたコバルトターゲットからフィーチャ内にコバルトを同時に堆積させるように構成される。
【０００９】
本開示の他のさらなる実施形態は、以下に説明する。
【００１０】
上で簡単に要約し、以下でより詳細に論じる本開示の実施形態は、添付の図面に示す本開示の例示的な実施形態を参照することによって理解することができる。しかし、本開示は他の等しく有効な実施形態も許容しうるため、添付の図面は本開示の典型的な実施形態のみを示しており、したがって範囲を限定すると見なされるべきではない。
【図面の簡単な説明】
【００１１】
【図１】本開示の実施形態による半導体デバイスのフィーチャ内にコバルト金属を堆積させる方法の流れ図を示す。
【図２Ａ】本開示の図１の実施形態による半導体デバイスのフィーチャ内に金属を堆積させる製造段階をそれぞれ示す図である。
【図２Ｂ】本開示の図１の実施形態による半導体デバイスのフィーチャ内に金属を堆積させる製造段階をそれぞれ示す図である。
【図２Ｃ】本開示の図１の実施形態による半導体デバイスのフィーチャ内に金属を堆積させる製造段階をそれぞれ示す図である。
【図２Ｄ】本開示の図１の実施形態による半導体デバイスのフィーチャ内に金属を堆積させる製造段階をそれぞれ示す図である。
【図２Ｅ】本開示の図１の実施形態による半導体デバイスのフィーチャ内に金属を堆積させる製造段階をそれぞれ示す図である。
【図２Ｆ】本開示の図１の実施形態による半導体デバイスのフィーチャ内に金属を堆積させる製造段階をそれぞれ示す図である。
【図３】本開示のいくつかの実施形態による基板を処理する方法を実行するのに好適なクラスタツールを示す図である。
【発明を実施するための形態】
【００１２】
理解を容易にするために、可能な場合、これらの図に共通の同一の要素を指すために、同一の参照番号を使用した。これらの図は、原寸に比例して描かれておらず、見やすいように簡略化されていることがある。一実施形態の要素およびフィーチャは、さらなる記載がなくても、他の実施形態に有益に組み込むことができる。
【００１３】
本開示の実施形態は、金属で充填された１つまたは複数のフィーチャを含む基板を処理するときに改善されたフィーチャの充填を提供する、基板を処理する方法を提供する。
【００１４】
本発明者らは、フィーチャ内に堆積させたコバルトが、本開示による金属充填プロセスを介してより大きい粒子、より低い抵抗率、およびより良好な粗さを示すことが有利であることを観察した。さらに、本開示によるコバルト（Ｃｏ）の充填は、７ｎｍのノードにおいて、コンタクトの用途の場合、タングステンより約５分の１〜約８分の１低い金属線抵抗をもたらし、インターコネクトの用途の場合、銅の充填と比較すると４５％を超えるビア抵抗の低減をもたらす。本開示によれば、ＣＶＤプロセスとＰＶＤプロセスとを組み合わせると、金属で充填された高品質のフィーチャが得られる。実施形態では、ＣＶＤプロセスを使用して、基板上の少なくとも１つのフィーチャ内にコバルトを堆積させ、次いでＰＶＤチャンバへ動かし、そこでプロセスを実行して、コバルトの密度および純度を増大させながら、コバルトの抵抗率を減少させる。実施形態では、ＰＶＤプロセスは、以下でより詳細に説明するように、加熱された環境で実行されるＰＶＤプロセスである。これらのプロセスは、プロセス間の真空破壊の有無にかかわらず実行することができる。
【００１５】
図１は、本開示のいくつかの実施形態による基板を処理する方法１００の流れ図である。方法１００について、図２Ａ〜図２Ｆに示す基板を処理する段階に関して以下に説明する。方法１００は、例えば図３に関して以下に説明するような好適なクラスタツールおよびプロセスチャンバ内で実行することができる。本明細書に開示する方法を実行するために使用することができる例示的な処理システムは、それだけに限定されるものではないが、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されているＥＮＤＵＲＡ（登録商標）、ＣＥＮＴＵＲＡ（登録商標）、またはＰＲＯＤＵＣＥＲ（登録商標）ブランドの処理システムのいずれかを含むことができる。他の製造業者から入手可能なものを含む他のプロセスチャンバも、本明細書に提供する教示に関連して好適に使用することができる。
【００１６】
方法１００は、典型的に、図３に関して以下に説明するように、プロセスチャンバ、例えば基板処理チャンバ３１４および基板処理チャンバ３３８などの処理容積に設けられた基板２００に実行される。いくつかの実施形態では、図２Ａに示すように、基板２００は、充填すべき１つまたは複数のフィーチャ２０２（図２Ａ〜図２Ｆに示すもの）を含み、フィーチャ２０２は、基板２００の層２１２内に形成されており、基板２００のベース２０４の方へ延びる。以下の説明は、１つのフィーチャ２０２に関してなされているが、基板２００は、以下に説明するように、任意の数のフィーチャ２０２（ビア、トレンチなど）を含むことができる。
【００１７】
基板２００は、基板２００または層２１２内に形成されたフィーチャ２０２を有する任意の好適な基板とすることができる。例えば、基板２００は、ケイ素（Ｓｉ）、酸化ケイ素（ＳｉＯ2）などの１つまたは複数を含むことができる。実施形態では、基板２００は、誘電体層内に形成されたフィーチャ２０２を含むことができる。例えば、低誘電率材料（例えば、酸化ケイ素より小さい誘電率または約３．９未満の誘電率を有する材料）などを含むことができる。いくつかの実施形態では、第２の誘電体層（図示せず）の上に、酸化ケイ素、窒化ケイ素、炭化ケイ素などの層２１２を配置することができる。
【００１８】
加えて、基板２００は、追加の材料層を含むことができ、または基板２００の中もしくは上に形成された１つもしくは複数の完全なもしくは部分的に完全な構造もしくはデバイスを有することができる。いくつかの実施形態では、論理デバイスなどの層２１６、またはゲート、コンタクトパッド、コバルトパッド、導電線、もしくはビアなどの電気接続性を必要とするデバイスの一部分を、基板２００のベース２０４内に配置し、フィーチャ２０２と位置合わせすることができる。例えば、フィーチャ２０２を導電性材料で充填して、層２１６への導電経路を形成することができる。本明細書では、層２１６は、基板の表面全体にわたって延びる連続構造である必要はなく、デバイス、部分的なデバイス、導電経路などのより小さい構成要素とすることもできる。
【００１９】
実施形態では、基板２００は、例えば、ドープまたは非ドープシリコン基板、ＩＩＩ−Ｖ化合物基板、シリコンゲルマニウム（ＳｉＧｅ）基板、エピ基板、シリコンオンインシュレータ（ＳＯＩ）基板、液晶ディスプレイ（ＬＣＤ）、プラズマディスプレイ、エレクトロルミネセンス（ＥＬ）ランプディスプレイなどのディスプレイ基板、発光ダイオード（ＬＥＤ）基板、太陽電池アレイ、太陽電池パネルなどとすることができる。いくつかの実施形態では、基板２００は、半導体ウエハとすることができる。
【００２０】
基板２００は、いかなる特定のサイズまたは形状にも限定されるものではない。基板は、とりわけ２００ｍｍの直径、３００ｍｍの直径、または４５０ｍｍなどの他の直径を有する円形のウエハとすることができる。基板はまた、フラットパネルディスプレイの製造で使用される多角形のガラス基板など、任意の多角形、正方形、長方形、曲線形、または他の円形以外の加工物とすることができる。
【００２１】
フィーチャ２０２は、任意の好適なエッチングプロセスを使用して、基板２００をエッチングすることによって形成することができる。いくつかの実施形態では、フィーチャ２０２は、１つまたは複数の側壁２１４、底面２０６、および上部コーナ２２０によって画定される。いくつかの実施形態では、フィーチャ２０２は、ビア、トレンチ、デュアルダマシンなどとすることができる。いくつかの実施形態では、フィーチャ２０２は、高いアスペクト比、例えば約５：１〜約１５：１のアスペクト比を有することができる。本明細書では、アスペクト比は、フィーチャの深さとフィーチャの幅との比である。実施形態では、フィーチャ２０２の幅は１５ｎｍ以下である。
【００２２】
図１（破線で示す１０６）および図２Ａ〜図２Ｆを参照すると、任意に、層を堆積させるように構成されたプロセスチャンバ（例えば、以下で論じる基板処理チャンバ３１２、３１４）において、基板２００上でフィーチャ２０２内に下層２０７（破線で示す）を堆積させることができる。下層２０７は、フィーチャの側壁および／または下面の少なくとも一部分に沿って共形に形成された層とすることができ、したがってこの層の堆積前のフィーチャの大部分は、層の堆積後も充填されていないままである。いくつかの実施形態では、下層２０７は、フィーチャ２０２の側壁２１４および底面２０６の全体に沿って形成することができる。下層２０７は、下層２０７の上に配置される金属層の粘着性を高めるために設けられた湿潤層とすることができる。
【００２３】
いくつかの実施形態では、下層２０７の厚さは、約２オングストローム〜約１００オングストローム、または約２オングストローム〜約２０オングストロームである。いくつかの実施形態では、下層２０７は金属含有層である。例えば、いくつかの実施形態では、下層２０７は、タングステン（Ｗ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、これらの酸化物もしくは窒化物、これらのケイ化物、これらの誘導体、もしくはこれらの組合せを含有することができ、またはこれらを主として含有することができる。いくつかの実施形態では、下層２０７は、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、これらの合金、またはこれらの組合せなどの金属または金属窒化物材料である。実施形態では、下層２０７は、窒化チタン（ＴｉＮ）を含み、または窒化チタン（ＴｉＮ）からなる。いくつかの実施形態では、下層２０７は、図３に関して以下に説明するように、基板処理チャンバ３１２、３１４のいずれかなどの化学気相堆積（ＣＶＤ）チャンバまたは原子層堆積（ＡＬＤ）チャンバによって堆積させることができる。例えば、いくつかの実施形態では、下層２０７は、厚さが約２オングストローム〜約１００オングストローム、または約２オングストローム〜約５オングストロームであり、ＡＬＤまたはＣＶＤによって堆積される。いくつかの実施形態では、下層２０７は、ＣＶＤまたはＡＬＤによって堆積された窒化チタン（ＴｉＮ）であり、厚さは約２オングストローム〜約１００オングストローム、または約２オングストローム〜約５オングストロームである。
【００２４】
次に１０２で、第１のプロセスチャンバにおいて、基板２００上の下層２０７の上でフィーチャ２０２内に第１のコバルト層２０８が堆積される。代替的に、任意の下層２０７が堆積されていない実施形態では、この方法は１０２で、第１のプロセスチャンバにおいて基板２００上でフィーチャ２０２内に第１のコバルト層２０８を堆積させることによって始まることができる。第１のコバルト層２０８は、純粋コバルトを含むことができ、または純粋コバルトからなることができる。実施形態では、第１のコバルト層２０８は、コバルトまたはコバルト合金を含む。例えば、有用なコバルト合金には、コバルト−タングステン合金、コバルト−リン合金、コバルト−スズ合金、コバルト−ホウ素合金、およびコバルト−タングステン−リンおよびコバルト−タングステン−ホウ素などの三元合金が含まれる。しかし、第１のコバルト層２０８はまた、ニッケル、スズ、チタン、タンタル、タングステン、モリブデン、白金、鉄、ニオブ、パラジウム、ニッケルコバルト合金、ドープコバルト、およびこれらの組合せなどの他の金属、金属合金、およびドーパントを含むこともできる。実施形態では、第１のコバルト層２０８のコバルトおよびコバルト含有材料は、実質的に純粋なコバルト、または５％を超える不純物を含まないコバルトである。実施形態では、第１のコバルト層は、５％を超える他の金属を含まないコバルト材料である。
【００２５】
いくつかの実施形態では、図２Ｂに示すように、第１のコバルト層２０８は、基板２００の第１の表面２２２の上で、第１の表面２２２内に形成されたフィーチャ２０２内に堆積される。第１のコバルト層２０８は、任意の好適なＣＶＤ堆積プロセスを使用して堆積させることができる。第１のコバルト層２０８の堆積に好適なＣＶＤプロセスの非限定的な例が、本願の権利者が所有する２０１２年２月７日出願のＧａｎｇｕｌｉらの米国特許第８，１１０，４８９号に開示されている。いくつかの実施形態では、第１のコバルト層２０８は、フィーチャ２０２を充填するため、例えば導電経路を形成するために使用される導電性コバルト材料である。いくつかの実施形態では、第１のコバルト層２０８は、本願の権利者が所有する２０１２年２月７日出願のＧａｎｇｕｌｉらの米国特許第８，１１０，４８９号、２０１５年６月１９日出願のＬｕらの米国特許第９，０５１，６４１号、および２０１７年６月２０日出願のＺｏｐｅらの米国特許第９，６８５，３７１号に記載されているものなどの、コバルト含有材料を形成するのに好適なコバルト前駆体を使用して、ＣＶＤプロセスを介して堆積される。
【００２６】
いくつかの実施形態では、第１のコバルト層２０８の厚さは、約２０オングストローム〜約１５０オングストローム、または約５０オングストローム〜約１５０オングストロームなどに予め決定されている。実施形態では、第１のコバルト層２０８の形状は、図２Ａ〜図２Ｅに概略的に示すように、実質的に均一でありかつ共形であるが、変動が生じることもあり、共形でない間隙形状がフィーチャ２０２内に形成されることもある。いくつかの実施形態では、第１のコバルト層２０８は、任意に、フィーチャ２０２の側壁２１４および底面２０６の全体の上に直接形成することができる。実施形態では、第１のコバルト層２０８は、フィーチャ２０２の側壁２１４および底面２０６の上に配置された下層２０７の上に直接形成することができる。
【００２７】
１０４および図２Ｃで、物理的気相堆積（ＰＶＤ）チャンバ内でプラズマプロセスを実行して第１のコバルト層２０８の一部分をフィーチャ２０２内へリフローさせることによって、フィーチャ２０２がコバルトで少なくとも部分的に充填される。例えば、ＰＶＤプロセスは、内層２１０ａおよび２１０ｂ（図２Ｂに示す）の一部分をリフローさせて、少なくとも部分的に充填されたフィーチャ２０２を領域２１５内に形成する。例えば、フィーチャ２０２の底面２０６から上部コーナ２２０の方へ堆積させるプラズマプロセスを物理的気相堆積（ＰＶＤ）内で実行することによって、フィーチャ２０２を約２０％〜９５％充填し、約３０％〜約８５％充填し、約４０〜６０％充填し、または少なくとも約２５％、少なくとも約５０％もしくは少なくとも約７５％充填することができる。部分的に充填されたフィーチャの非限定的な例には、本開示によるＰＶＤ処置を使用して底部から頂部へ、少なくとも５０％、６０％、７０％、７５％、８０％、９０％、９５％、９６％、９７％、９８％、または９９％充填されているが、１００％は充填されていない１つまたは複数のフィーチャが含まれる。いくつかの実施形態では、図２Ｄに示すように、本開示によるＰＶＤ処置を使用して、フィーチャ２０２の底面２０６から上部コーナ２２０および／または上部コーナ２２０より上まで、フィーチャ２０２をコバルトで完全に充填することができる。
【００２８】
いくつかの実施形態では、プロセスは、第２のプロセスチャンバ３３２または３３８（図３）内で実行され、第２のプロセスチャンバ３３２または３３８は、本明細書に開示するようにコバルトおよびコバルト含有材料を堆積させるように構成された任意のＰＶＤチャンバとすることができる。本明細書の教示による修正および上記のプロセスの実行に好適な１つの例示的なＰＶＤ処理システムは、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から市販されているＥＮＤＵＲＡ（登録商標）Ｃｉｒｒｕｓ（商標）ＨＴＸ  ＰＶＤシステムである。実施形態では、好適なＰＶＤチャンバには、２０１４年８月５日出願のＲｉｔｃｈｉｅらの米国特許第８，７９５，４８７号、および２００２年１０月１０日公開のＲｏｎｇ  Ｔａｏらの米国特許出願公開第２００２／０１４４８８９号に記載されているものが含まれる。
【００２９】
堆積プロセスを実行して第１のコバルト層２０８をリフローさせるために、ＰＶＤプロセスチャンバ内に配置されたコバルトまたはコバルト含有ターゲットにＲＦおよびＤＣ電力が提供される。約１３〜約６０ＭＨｚもしくは２７〜約４０ＭＨｚまたは約４０ＭＨｚの周波数で、約０．２５〜約６キロワットのＲＦエネルギーをターゲットに提供することができる。実施形態では、約０．５〜５．０キロワットのＤＣ電力がコバルトまたはコバルト含有ターゲットに提供される。
【００３０】
加えて、ＰＶＤプロセスチャンバは、約４ミリトル〜約１５０ミリトルまたは約１０ミリトル〜約１５０ミリトルの圧力で維持される。約５〜約３０ＭＨｚもしくは約１０〜約１５ＭＨｚまたは約１３．５６ＭＨｚの周波数で、約０．１Ｗ〜３１０Ｗ、例えば少なくとも約３００ＷのＲＦバイアス電力を基板支持体に提供することができる。
【００３１】
ＰＶＤプロセスは、リフロープロセスを容易にするのに好適なガスを含む。ガス源は、アルゴン、クリプトン、ネオンなどの不活性ガス、水素（Ｈ2）、またはこれらの組合せなどの好適なガス種を提供することができる。いくつかの実施形態では、プラズマプロセスは、水素または不活性ガスから形成されたプラズマを含む。いくつかの実施形態では、Ｈ2ガスのみが提供される。
【００３２】
第１のコバルト層２０８をリフローさせるプロセスをさらに参照すると、プラズマ処理チャンバは、基板を約３５０℃〜約５００℃または約３５０℃〜約４５０℃の温度に加熱するのに好適な高温加熱器を含むことができる。
【００３３】
いくつかの実施形態では、ターゲット原子が基板に当たる。０．１〜１０オングストローム／秒の量の堆積速度が、本開示による使用に好適である。したがって、物理的気相堆積チャンバは、０．１〜１０オングストローム／秒の量のコバルト堆積速度を適用するように構成することができる。
【００３４】
実施形態では、高密度のＰＶＤコバルトの適用により、不純物を低減させ、コバルト粒子の成長を促進しながら、フィーチャ２０２の底部から上へボイドのないコバルトによる間隙充填を可能にする。図２Ｄに関して上記に説明したように、ＰＶＤ処置は、フィーチャが底部から頂部へ完全にまたは実質的に完全に充填されるように実行することができる。代替的に、１０８および図２Ｅを参照すると、上記に論じたＰＶＤ処置は、フィーチャを部分的にのみ充填するように実行することができ、ＣＶＤプロセスチャンバ３３４または３３６（図３）などのＣＶＤプロセスチャンバにおいて、基板２００上でフィーチャ２０２内に追加のコバルト金属材料２０９を堆積させて、フィーチャを完全に充填することができる。いくつかの実施形態では、図２Ｅに示すように、フィーチャ２０２の上および／または中にコバルト金属材料２０９が堆積される。コバルト金属材料２０９は、１０２に関して上記に論じたものなどの、任意の好適なＣＶＤ堆積プロセスを使用して堆積させることができる。好適なコバルト材料には、第１のコバルト層２０８に関して上記に説明したコバルト材料が含まれる。いくつかの実施形態では、コバルト金属材料２０９は、フィーチャ２０２を充填するため、例えば導電経路を形成するために使用された導電性コバルト材料である。
【００３５】
いくつかの実施形態では、１０８におけるＣＶＤの適用により、フィーチャを底部から頂部へ完全に充填する。実施形態では、図２Ｅに示すように、１０８におけるＣＶＤの適用により、１つまたは複数のフィーチャをいっぱいに満たす。いくつかの実施形態では、２０８でＣＶＤ堆積が実行された結果、図２Ｅに示すように、コバルト金属材料２０９内にボイド２１１およびマイクロボイド２１３が形成されることがある。したがって、１１０で、基板およびフィーチャをアニールして、ボイド２１１およびマイクロボイド２１３を除去し、基板およびフィーチャの均一性を促進することができる。任意のアニーリングプロセスは、約５０℃〜約１４００℃（例えば、約５０℃〜５００℃、約１００℃〜約３００℃、約３００℃〜５００℃）の量の温度をフィーチャに加えることを含む。熱アニーリングプロセス中、少なくとも水素含有ガスおよび／または不活性ガス（例えば、アルゴン）を含む混合ガスがチャンバ内へ供給される。混合ガスは、アニールプロセス前にチャンバがガスで充填される静的プロセス、またはアニールプロセス中に混合ガスがチャンバに連続的に流される連続流プロセスを使用して、アニーリングチャンバへ供給することができる。
【００３６】
実施形態では、熱アニーリングプロセス１１０は、金属堆積プロセスと同じ処理チャンバ内で、インサイチュで実行することができる。チャンバ３３６（図３）などのＣＶＤチャンバが、基板をアニールプロセスのための温度に加熱し、ならびに必要に応じてプロセスガスを提供する能力を有する場合、金属層の堆積およびアニールを同じチャンバ内で実行することができる。代替的に、熱アニーリングプロセスは、別個の処理チャンバ内で実行することもできる。
【００３７】
図２Ｆを参照すると、実質的にボイドおよびマイクロボイドのないコバルトで充填されたフィーチャ２０２が示されている。実施形態では、フィーチャ２０２はボイドおよびマイクロボイドを含まない。基板２００は、例えばウエハ４０１の表面を平坦化する（例えば、基板およびフィーチャの上に過剰に配置された余分なコバルトを除去する）ために、当技術分野で公知である化学機械平坦化（ＣＭＰ）技法を使用して、さらに処理することができる。
【００３８】
いくつかの例示的な実施形態では、フィーチャをコバルトで充填するために基板を処理する方法は、化学気相堆積（ＣＶＤ）プロセスを介して、基板の上で、基板内に配置されたフィーチャ内に、約２０オングストローム〜約１５０オングストロームの厚さまで第１のコバルト層を堆積させることを含む。次いでフィーチャは、物理的気相堆積（ＰＶＤ）チャンバ内でプラズマプロセスを実行して第１のコバルト層の一部分をフィーチャ内へリフローさせることによって、コバルトで少なくとも部分的に充填される。プラズマプロセスは、約２０オングストローム〜約１５０オングストロームまたは約６０オングストロームの厚さをフィーチャにさらに加えることができる。追加のコバルトは、第２の化学気相堆積（ＣＶＤ）プロセスを介して、フィーチャ内へ約２０オングストローム〜約１５０オングストロームの厚さまで堆積されることができ、第２のＣＶＤプロセスにより、フィーチャを完全に充填する。次いで、充填されたフィーチャをアニールすることができる。
【００３９】
本明細書に記載する方法は、個々のプロセスチャンバ内で実行することができ、これらのプロセスチャンバは、独立型の構成で提供することができ、または図３に関して以下に説明するように、１つもしくは複数のクラスタツール、例えば統合ツール３００（すなわち、クラスタツール）の一部とすることができる。いくつかの実施形態では、上述した基板を処理する方法１００は、独立型のチャンバまたはクラスタツールの一部として設けられた個々のプロセスチャンバ内で実行することができる。実施形態では、クラスタツールは、本明細書に記載する基板を処理する方法を実行するように構成され、この方法は、化学気相堆積（ＣＶＤ）プロセスを介して第１のコバルト層を堆積させることと、物理的気相堆積（ＰＶＤ）チャンバ内でプラズマプロセスを実行することによって、フィーチャをコバルトで少なくとも部分的に充填することと、任意に、第２の化学気相堆積（ＣＶＤ）プロセスを介して、追加のコバルトを堆積させることと、任意に、充填されたフィーチャをアニーリングすることとを含む。いくつかの実施形態では、クラスタツールは、堆積するためだけに構成することができ、アニールは、別個のチャンバ内で実施することができる。いくつかの実施形態では、アニールは、ＰＶＤまたはＣＶＤプロセスチャンバのいずれかで実施することができる。
【００４０】
統合ツール３００の例には、カリフォルニア州サンタクララのＡｐｐｌｉｅｄ  Ｍａｔｅｒｉａｌｓ，Ｉｎｃ．から入手可能なＣＥＮＴＵＲＡ（登録商標）およびＥＮＤＵＲＡ（登録商標）の統合ツールが含まれる。しかし、本明細書に記載する方法は、好適なプロセスチャンバが結合された他のクラスタツールを使用して、または他の好適なプロセスチャンバ内で実施することもできる。例えば、いくつかの実施形態では、上記で論じた本発明の方法は、有利には、処理中の真空破壊が制限されるように、または処理中に真空破壊がないように、統合ツール内で実行することができる。
【００４１】
統合ツール３００は、統合ツール３００の中へ、およびそこから外へ基板を移送するための２つのロードロックチャンバ３０６Ａ、３０６Ｂを含むことができる。典型的には、統合ツール３００は真空下にあるため、ロードロックチャンバ３０６Ａ、３０６Ｂは、統合ツール３００内へ導入された基板を「ポンプダウン」することができる。第１のロボット３１０が、ロードロックチャンバ３０６Ａ、３０６Ｂと、第１の中央移送チャンバ３５０に結合された第１の組の１つまたは複数の基板処理チャンバ３１２、３１４、３１６、３１８（４つを示す）との間で、基板を移送することができる。各基板処理チャンバ３１２、３１４、３１６、３１８は、いくつかの基板処理動作を実行するように装備することができる。いくつかの実施形態では、第１の組の１つまたは複数の基板処理チャンバ３１２、３１４、３１６、３１８は、ＰＶＤ、ＡＬＤ、ＣＶＤ、エッチング、またはガス抜きチャンバの任意の組合せを含むことができる。例えば、いくつかの実施形態では、処理チャンバ３１２および３１４は、下層２０７などの窒化チタンを堆積させるように構成されたＣＶＤおよび／またはＡＬＤプロセスチャンバを含む。
【００４２】
第１のロボット３１０はまた、２つの中間移送チャンバ３２２、３２４へ、およびそこから基板を移送することができる。中間移送チャンバ３２２、３２４を使用して、超高真空条件を維持しながら、統合ツール３００内で基板を移送することを可能にすることができる。第２のロボット３３０が、中間移送チャンバ３２２、３２４と、第２の中央移送チャンバ３５５に結合された第２の組の１つまたは複数の基板処理チャンバ３３２、３３４、３３５、３３６、３３８との間で、基板を移送することができる。基板処理チャンバ３３２、３３４、３３５、３３６、３３８は、物理的気相堆積プロセス（ＰＶＤ）、化学気相堆積（ＣＶＤ）、エッチング、配向、および他の基板プロセスに加えて、上述した方法１００を含む様々な基板処理動作を実行するように装備することができる。いくつかの実施形態では、第２の組の１つまたは複数の基板処理チャンバ３３２、３３４、３３５、３３６、３３８は、ＰＶＤ、ＡＬＤ、ＣＶＤ、エッチング、またはガス抜きチャンバの任意の組合せを含むことができる。例えば、いくつかの実施形態では、基板処理チャンバ３３２、３３４、３３５、３３６、３３８は、３つのＣＶＤチャンバ３３４、３３５、および３３６、ならびに２つのＰＶＤチャンバ３３２および３３８を含む。基板処理チャンバ３１２、３１４、３１６、３１８、３３２、３３４、３３５、３３６、３３８はいずれも、統合ツール３００によって特定のプロセスを実行するために必要でない場合、統合ツール３００から除去することができる。
【００４３】
本開示の実施形態は、基板上に膜を堆積させる装置であって、チャンバ３５０または３５５などの中央真空移送チャンバと、窒化チタンを堆積させるように構成され、中央真空移送チャンバに結合された、チャンバ３１２および／または３１４などの化学気相堆積（ＣＶＤ）および／または原子層堆積（ＡＬＤ）プロセスチャンバと、本明細書に記載するコバルトおよびコバルト含有材料を堆積させるように構成され、中央真空移送チャンバに結合された、チャンバ３３４および／または３３５などの化学気相堆積（ＣＶＤ）プロセスチャンバと、本明細書に記載するコバルトおよびコバルト含有材料をリフローおよび／または堆積させるように構成され、中央真空移送チャンバ３５０および／または３５５に結合された、チャンバ３３２および３３８などの物理的気相堆積（ＰＶＤ）チャンバとを備える装置を含む。
【００４４】
本開示は、他の半導体基板処理システムを使用して実施することもでき、処理パラメータは、当業者であれば、本開示の趣旨から逸脱することなく、本明細書に開示する教示を利用することによって、許容できる特性を実現するように調整することができる。上記は本開示の実施形態を対象とするが、本開示の基本的な範囲から逸脱することなく、本開示の他のさらなる実施形態を考案することができる。
【図１】
2020534702.tif 000003
【図２Ａ】
2020534702.tif 000004
【図２Ｂ】
2020534702.tif 000005
【図２Ｃ】
2020534702.tif 000006
【図２Ｄ】
2020534702.tif 000007
【図２Ｅ】
2020534702.tif 000008
【図２Ｆ】
2020534702.tif 000009
【図３】
2020534702.tif 000010
【国際調査報告】
2020534702.tif 000011
2020534702.tif 000012
2020534702.tif 000013
2020534702.tif 000014