(57)【要約】  本方法は、１）空所確保手段（ＨＭ１、ＨＭ２）の利用を含めた第１および第２の予備成形物（ＥＢ１、ＥＢ２）の作成であって、ベース（ＭＢ１）を形成する銅プレートの上に絶縁体および導体である内部層（ＰＰ、ＣＰ）が積層されることによって作成され、少なくとも１つの電子チップが挟み込まれる形で予備成形物の間に実装され、予備成形物は、それぞれ相補的な積層上面の輪郭をもって作成される、作成と、２）それぞれの相補的輪郭による予備成形物の積重ねおよび嵌合と、３）パワー集積電子デバイスのための積層サブアセンブリを作成するための予備成形物のプレスでの組立てとを含む。本方法はＩＭＳと呼ばれるタイプの技法を用いる。【選択図】図９
2020501381.tif 000002
【特許請求の範囲】
【請求項１】
パワー集積電子デバイス（ＥＭ１、ＥＭ２）のための積層サブアセンブリ（ＢＢＨＳ、ＢＢＬＳ）を作成するためのパワー電子チップ（ＭＴ、ＭＤ）の集積方法であって、
空所確保手段（ＨＭ１、ＨＭ２）を利用して、第１および第２の予備成形物（ＥＢ１、ＥＢ２）を作成することであって、前記予備成形物（ＥＢ１、ＥＢ２）の各々が、金属ベース（ＭＢ１、ＭＢ２）を形成するプレートの上に絶縁体および導体である内部層（ＰＰ、ＣＰ、ＥＩ）が積層されることによって作成され、少なくとも１つの前記電子チップ（ＭＴ、ＭＤ）が前記第１または第２の予備成形物（ＥＢ１、ＥＢ２）の中に埋め込まれ、前記第１および第２の予備成形物（ＥＢ１、ＥＢ２）が積層上面の相補的な輪郭をもつように作成されることと、
前記第１および第２の予備成形物（ＥＢ１、ＥＢ２）を、前記積層上面の相補的な輪郭によって積み重ね嵌合することと、
前記積層サブアセンブリ（ＢＢＨＳ、ＢＢＬＳ）を作成するために、前記第１および第２の予備成形物（ＥＢ１、ＥＢ２）をプレスで組立てることと
を含むことを特徴とする方法。
【請求項２】
前記空所確保手段が、前記少なくとも１つのチップ（ＭＴ、ＭＤ）のための少なくとも１つのスペース（Ｌ１、Ｌ２）を作成するために利用されることを特徴とする、請求項１に記載の方法。
【請求項３】
前記第１および第２の予備成形物（ＥＢ１、ＥＢ２）を作成することが、前記内部層の少なくとも１つを作成するための割出し・設置要素（ＬＭ１、ＬＭ２）の利用も含むことを特徴とする、請求項１または２に記載の方法。
【請求項４】
前記第１および第２の予備成形物（ＥＢ１、ＥＢ２）を作成する際、前記第１および第２の予備成形物（ＥＢ１、ＥＢ２）の前記絶縁体および導体である内部層（ＰＰ、ＣＰ、ＥＩ）の積層が、銅の金属ベース（ＭＢ１、ＭＢ２）を形成するプレートの上に作成されることを特徴とする、請求項１から３のいずれか一項に記載の方法。
【請求項５】
前記第１および第２の予備成形物（ＥＢ１、ＥＢ２）を作成する際、積層された前記絶縁体および導体である内部層（ＰＰ、ＣＰ、ＥＩ）が、ＩＭＳと呼ばれるタイプの技法を用いて形成されることを特徴とする、請求項１から４のいずれか一項に記載の方法。
【請求項６】
前記第１および第２の予備成形物（ＥＢ１、ＥＢ２）を作成する際、金型による打抜き加工ならびに／またはフライス盤および／もしくはブレードによる切断によって、Ｂステージのプリプレグシートから、Ｂステージのプリプレグの誘電体部位（ＰＰｂ）が作成されて、前記予備成形物（ＥＢ１、ＥＢ２）の各スペース（ＭＰ）に埋め込まれることを特徴とする、請求項１から５のいずれか一項に記載の方法。
【請求項７】
前記第１および第２の予備成形物（ＥＢ１、ＥＢ２）を作成する際、金型による打抜き加工ならびに／またはフライス盤および／もしくはブレードによる切断によって、銅シートから導体部位（ＣＰ）が作成されて、前記予備成形物（ＥＢ１、ＥＢ２）の各スペース（ＭＰ）に埋め込まれることを特徴とする、請求項１から６のいずれか一項に記載の方法。
【請求項８】
前記第１および第２の予備成形物（ＥＢ１、ＥＢ２）を作成する際、金型による打抜き加工ならびに／またはフライス盤および／もしくはブレードによる切断によって、銅被覆複層材（ＣＣＬ）から誘電体部位および導体部位（ＰＰ、ＣＰ）が作成されて、前記予備成形物（ＥＢ１、ＥＢ２）の各スペース（ＭＰ）に埋め込まれることを特徴とする、請求項１から７のいずれか一項に記載の方法。
【請求項９】
前記第１および第２の予備成形物（ＥＢ１、ＥＢ２）を作成する際、前記内部層の形成が、フォトリソグラフィによる接続パターン（ＣＰ、ＣＰ１、ＣＰ２）の正確な画定を含むことを特徴とする、請求項１から８のいずれか一項に記載の方法。
【請求項１０】
前記第１および第２の予備成形物（ＥＢ１、ＥＢ２）を作成する際、前記内部層の形成が、前記少なくとも１つの電子チップ（ＭＴ、ＭＤ）のためのスペースを含む所定のスペース（Ｌ１０、Ｌ１１、Ｌ２０、Ｌ３、Ｌ４）における第１レベルの電気インターコネクト材料（ＥＩ１、ＥＩ２、ＦＬＩ）の付着を含み、前記付着がはんだペーストディスペンサを用いて行われることを特徴とする、請求項１から９のいずれか一項に記載の方法。
【請求項１１】
前記第１および第２の予備成形物（ＥＢ１、ＥＢ２）をプレスで組立てることが、真空で積層炉へ通すことを含むことを特徴とする、請求項１から１０のいずれか一項に記載の方法。
【請求項１２】
パワー電子モジュールの形態のパワー集積電子デバイスであって、請求項１から１１のいずれか一項に記載の方法を利用することによって作成される第１および第２の積層サブアセンブリ（ＢＢＨＳ、ＢＢＬＳ）と、前記第１および第２のサブアセンブリ（ＢＢＨＳ、ＢＢＬＳ）の間に設けられた冷却液循環用中心部空間（ＥＭ２、ＣＣ）とを備え、前記第１および第２の積層サブアセンブリ（ＢＢＨＳ、ＢＢＬＳ）が、積み重ねられて互いに結合され、且つブリッジアーム（ＢＭ、ＢＩ）を形成する第１および第２のパワー電子スイッチ（ＭＴＨＳ、ＭＴＬＳ；ＩＴＨＳ、ＩＴＬＳ）をそれぞれ備えることを特徴とする、デバイス。
【請求項１３】
前記パワー電子スイッチがＭＯＳＦＥＴまたはＩＧＢＴタイプのトランジスタであることを特徴とする、請求項１２に記載のデバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、参照によってその内容（本文、図面および特許請求の範囲）が本明細書に組み込まれる、２０１６年１２月１２日出願の仏国特許出願第１６６２３３５号の優先権を主張する。
【０００２】
本発明は、一般に、パワーエレクトロニクスの分野に関する。より詳細には、本発明は、並行製造を可能にするパワー電子チップの集積方法に関する。本発明はまた、その方法を用いることによって得られるパワー電子デバイスおよびパワー電子モジュールにも関する。
【背景技術】
【０００３】
回路を製造するための電子チップの集積は基本的に逐次プロセスである。そのため、回路によってはその製造時間は多少なりとも長くなり、コストに大きく影響する結果ともなる。製造工程の並行化は製造時間を短縮する一方で数量を拡大する方法としてよく知られているものの、それを容易にするような技術の進歩がない限り、しばしば重い投資負担を強いることになる。
【０００４】
パワーモジュールのようなパワー電子回路は、輸送、製造業、照明、加熱など、様々な事業分野で広く利用されている。再生可能でＣＯ２排出量のより少ないエネルギー源へのエネルギー転換が望ましいとされるなかにあって、パワーエレクトロニクスはさらに一段とその普及が求められており、高まる経済的、技術的制約に応えていく必要があると考えられる。たとえば、輸送分野では、自動車産業が非常に要求の厳しい汚染物質排出規制の適用を受けており、自動車の電動化によって正真正銘の技術の大転換点へと向かっている。自動車の電動化は、重量、サイズおよびコストが重要な意味を持つこの大量生産の一大産業において大きな制約に直面しており、パワー電子チップの集積方法における技術の進歩が求められている。
【０００５】
現在の技法では、集積度を高め、パワーモジュールを小型化するためにいわゆるＨＤＩ（英語の「Ｈｉｇｈ  Ｄｅｎｓｉｔｙ  Ｉｎｔｅｒｃｏｎｎｅｃｔ（高密度相互接続）」の略）技術を利用するのが一般的である。ＰＣＢ（英語の「Ｐｒｉｎｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｏａｒｄ（プリント回路板）」の略）と呼ばれるプリント回路に対して通常適用されるＨＤＩ技術は、一段と微細なインターコネクトリボンや、「マイクロビア」と呼ばれるインターコネクトの微小孔などを用いて構成要素の空間的な埋め込みを最適化することをその基本としている。レーザー光による穿孔のほか、ろう付け、ＴＬＰ接合と呼ばれる液相拡散接合または金属ナノ粒子の紛体焼結のような様々な接合技法が使用されている。
【０００６】
また、プリント回路板を積み重ねて３Ｄ構造を作成するものも知られている。そのようなものとして、独国特許出願公開第１０２０１４０１０３７３号は、積み重ねられた第１および第２のプリント回路板であって、それぞれが電子部品を含む電子モジュールを提案している。回路板の結合には焼結法が用いられている。一方、米国特許出願第２０１６／１３３５５８号には、放熱用の２枚のプレートの間に挟み込まれる形で配置されたプリント回路板を中心に含むパワーモジュールが記載されている。電子部品はその中心の板に埋め込みる。
【０００７】
しかし、ＨＤＩ技術は、量産のためや、集積度およびコンパクトさを高めるために必要となるコスト削減に直面すると、限界を露呈する。実際、レーザー穿孔のような一部の使用技法は製造工程の並行化が容易でなく、コスト削減の障害となる。
【０００８】
到達可能な集積度は、リボンおよびマイクロビアとインターコネクトが占める体積によって制限される。リボンやケーブルとのそうした相互接続は、より高いチョッパ周波数またはスイッチング周波数の障害となる寄生インダクタンスを生じる。熱の発生を減らし、破壊をもたらしうる過電圧から回路を保護するためには、寄生インダクタンスの低減が必要である。一方で、スイッチング周波数を高くすることはコンパクト化のためには有利であり、パワーコンバータにおいてはとりわけそうであると言える。
【０００９】
パワー電子モジュールの集積度およびコンパクトさが増すことで部品に対する熱応力も目立って増大する。能動部品の接合部の温度を強力な冷却によって臨界値未満に保持し、熱的平衡を達成してパワーモジュールの信頼性を保証する必要がある。そのためには、パワーモジュールの構造および使用技術は、排出されるエネルギーを部品の直近で取り出すことができるものでなければならない。
【００１０】
今日、パワーモジュールのようなパワー集積電子デバイスの製造の並行化に関して、また電子チップの集積およびデバイスのコンパクト化に関して前進を可能にする新たな技術の提案が望まれる状況にあると考えられる。
【先行技術文献】
【特許文献】
【００１１】
【特許文献１】独国特許出願公開第１０２０１４０１０３７３号
【特許文献２】米国特許出願第２０１６／１３３５５８号
【発明の概要】
【００１２】
第１の態様によれば、本発明は、パワー集積電子デバイスのための積層サブアセンブリを作成するためのパワー電子チップの集積方法に関する。本発明によれば、方法は、
空所確保手段を利用して、第１および第２の予備成形物を作成することであって、それぞれの予備成形物は、金属ベースを形成するプレートの上に絶縁体および導体である内部層が積層されることによって作成され、少なくとも１つの電子チップが第１または第２の予備成形物の中に埋め込まれ、第１および第２の予備成形物はそれぞれ相補的な積層上面の輪郭をもって作成されることと、
相補的輪郭のそれぞれの上面によって、第１および第２の予備成形物を積み重ね嵌合させることと、
パワー集積電子デバイスのための積層サブアセンブリを作成するために、第１および第２の予備成形物をプレスで組み立てることと
を含む。
【００１３】
本発明による方法のある具体的特徴によれば、空所確保手段は、該少なくとも１つのチップのための少なくとも１つのスペースを作成するために利用される。
【００１４】
別の具体的特徴によれば、第１および第２の予備成形物の作成は、少なくとも１つの内部層の作成のための割出し・設置要素の利用も含む。
【００１５】
さらに別の具体的特徴によれば、第１および第２の予備成形物の絶縁体および導体である内部層の積層は、銅の金属ベースを形成するプレートの上に作成される。
【００１６】
さらに別の具体的特徴によれば、第１および第２の予備成形物を作成する際、積層された絶縁体および導体である内部層は、ＩＭＳと呼ばれるタイプの技法を用いて形成される。
【００１７】
さらに別の具体的特徴によれば、第１および第２の予備成形物を作成する際、金型による打抜き加工ならびに／またはフライス盤および／もしくはブレードによる切断によって、ＢステージのプリプレグシートからＢステージのプリプレグの誘電体部位が作成され、予備成形物のそれぞれのスペースに埋め込まれる。
【００１８】
さらに別の具体的特徴によれば、第１および第２の予備成形物を作成する際、金型による打抜き加工ならびに／またはフライス盤および／もしくはブレードによる切断によって、銅シートから導体部位が作成され、予備成形物のそれぞれのスペースに埋め込まれる。
【００１９】
さらに別の具体的特徴によれば、第１および第２の予備成形物を作成する際、金型による打抜き加工ならびに／あるいはフライス盤および／またはブレードもしくはレーザーによる切断に、銅被覆複層材から誘電体部位および導体部位が作成され、予備成形物のそれぞれのスペースに埋め込まれる。
【００２０】
さらに別の具体的特徴によれば、第１および第２の予備成形物を作成する際、内部層の形成には、フォトリソグラフィによる接続パターンの正確な画定が含まれる。
【００２１】
さらに別の具体的特徴によれば、第１および第２の予備成形物を作成する際、内部層の形成には該少なくとも１つの電子チップのためのスペースを含む所定のスペースにおける第１レベルの電気インターコネクト材料を付着させることが含まれ、付着ははんだペーストディスペンサを用いて行われる。
【００２２】
さらに別の具体的特徴によれば、プレスにおける第１および第２の予備成形物の組立てには、真空積層炉への装入が含まれる。
【００２３】
別の態様によれば、本発明は、パワー電子モジュールの形のパワー集積電子デバイスであって、上に簡単に説明したような方法を利用することによって作成される第１および第２の積層サブアセンブリと、第１および第２のサブアセンブリの間に設けられた冷却液循環用中心部空間とを備え、第１および第２の積層サブアセンブリは積み重ねられて互いに結合され、それぞれがブリッジアームを形成する第１および第２のパワー電子スイッチを備えるデバイスにも関する。
【００２４】
ある具体的な特徴によれば、パワー電子スイッチはＭＯＳＦＥＴまたはＩＧＢＴタイプのトランジスタである。
【００２５】
本発明のその他の利点や特徴は、添付の図面を参照しながら行う本発明の複数の具体的な実施形態に関する以下の詳細な説明を読むことでより明らかとなろう。
【図面の簡単な説明】
【００２６】
【図１ａ】ＭＯＳＦＥＴトランジスタを備えるトランジスタブリッジアームの図である。
【図１ｂ】ＩＧＢＴトランジスタを備えるトランジスタブリッジアームの図である。
【図２】本発明による電子チップの集積方法のステップを示した概略断面図である。
【図３】本発明による電子チップの集積方法のステップを示した概略断面図である。
【図４】本発明による電子チップの集積方法のステップを示した概略断面図である。
【図５】本発明による電子チップの集積方法のステップを示した概略断面図である。
【図６】本発明による電子チップの集積方法のステップを示した概略断面図である。
【図７】本発明による電子チップの集積方法のステップを示した概略断面図である。
【図８】本発明による電子チップの集積方法のステップを示した概略断面図である。
【図９】本発明による電子チップの集積方法のステップを示した概略断面図である。
【図１０】本発明による電子チップの集積方法のステップを示した概略断面図である。
【図１１】本発明によるパワーモジュールの第１の実施形態を空冷モジュールと液冷モジュールについて示した概略断面図である。
【図１２】本発明によるパワーモジュールの第２の実施形態を空冷モジュールと液冷モジュールについて示した概略断面図である。
【発明を実施するための形態】
【００２７】
本発明による方法の具体的な実施形態について、トランジスタによるスイッチングブリッジアーム（またはハーフブリッジ）の形のパワーモジュールの作成という枠組みに沿って以下に説明する。
【００２８】
パワーモジュールの２つの例を図１ａおよび図１ｂに示す。これらのモジュールは、組み合わせてスイッチングフルブリッジを形成することも、または並列につないで所望の電流を流すこともできる。
【００２９】
図１ａおよび図１ｂに示すように、これらのパワーモジュールはトランジスタ式のスイッチングブリッジアーム（またはハーフブリッジ）からなる。ブリッジアームには、従来からの形として、英語でそれぞれ「ローサイド」、「ハイサイド」と呼ばれる上流側トランジスタと下流側トランジスタ、さらにそれぞれ付帯するダイオードが含まれる。図１ａは、ＭＯＳＦＥＴトランジスタであるＭＴＨＳおよびＭＴＬＳと、それぞれのトランジスタに付帯するダイオードＭＤＨＳおよびＭＤＬＳとによって形成される第１のブリッジアームＢＭを示している。図１ｂは、ＩＧＢＴトランジスタであるＩＴＨＳおよびＩＴＬＳと、それぞれの付帯するダイオードＩＤＨＳおよびＩＤＬＳとによって形成される第２のブリッジアームＢＩを示している。
【００３０】
以下の説明では、製造されるパワーモジュールは図１ａに示すとおりのブリッジアームＢＭ、すなわち、２つのＭＯＳＦＥＴトランジスタであるＭＴＨＳおよびＭＴＬＳと、それぞれのトランジスタに付帯するダイオードＭＤＨＳおよびＭＤＬＳとを備えるブリッジアームであるものとする。構成によっては、トランジスタに付帯するダイオードはトランジスタのチップにすでに組み込まれていて、改めて埋め込む必要のないものとなる。製造されるパワーモジュールもブリッジアームも同じ符号ＢＭを与えられていることに気づくであろう。また、この説明は、ＭＯＳＦＥＴトランジスタをＩＧＢＴトランジスタに置き換えることで図１ｂのブリッジアームＢＩにも当てはまることがわかるだろう。
【００３１】
全般に本発明では、すでに十分に使いこなされている既知のパワーエレクトロニクスの製造技法であって、基本的にＩＭＳ（英語の「Ｉｎｓｕｌａｔｅｄ  Ｍｅｔａｌ  Ｓｕｂｓｔｒａｔｅ」（絶縁金属基板）の略）と呼ばれる技術に由来する製造技法が利用される。そのため、本発明による方法では、積層、フォトリソグラフィ、金属の電着、ウェットエッチング、その他を含む様々な製造技法を組み合わせたものが利用されることになろう。部品の接合には、ＴＬＰ接合と呼ばれる液相拡散接合、金属ナノ粒子の紛体焼結または拡散接合を用いることができよう。製造時にモジュールの予備成形物へと移し替えるための要素を絶縁体や銅のフィルムまたはシートから切り取るには、金型による打抜き加工を用いることもあろう。さらに、予備成形物への移し替え作業の際には割出し・設置手段や空所確保手段を用いることにもなろう。
【００３２】
さらに図２〜図１０も参照しながら、ここからは本発明によるパワー電子チップの集積方法に含まれる各製造ステップについて詳しく記す。これらのステップは、本発明によるパワーモジュールにおける積層内部層の作成と全体的なサンドイッチ構造を可能にする。
【００３３】
図２は、初期段階にあるパワーモジュールのサブアセンブリの予備成形物ＥＢ１を表している。
【００３４】
図２の製造ステップでは、空所確保要素ＨＭ１およびＨＭ２が、金属ベースを形成するプレートＭＢ１の上面ＳＨ１およびＳＨ２の上にまずそれぞれ設置される。金属ベースＭＢ１は好ましくは銅製である。
【００３５】
図２から見て取れるように、金属ベースＭＢ１は、上面ＨＭ１およびＨＭ２ならびにスペースＭＰが形成されるようにその輪郭が事前にとられる。金属ベースＭＢ１の事前の輪郭は典型的には材料の機械的切削またはフォトリソグラフィによって得る。
【００３６】
Ｂステージのプリプレグの誘電体部位ＰＰｂは、ベースプレートＭＢ１上で、そのベースプレートの各スペースＭＰに付着させられる。Ｂステージのプリプレグの誘電体部位ＰＰｂは、ここで典型的にはガラス繊維を織り上げたものにエポキシ系樹脂を塗布し、部分的にポリマー化させた誘電体である。ただし、特殊な用途にはテフロン（登録商標）やポリイミドのようなそれ以外の誘電体を使用することができよう。誘電体部位ＰＰｂは、Ｂステージのプリプレグシートの金型による打抜き加工またはフライス盤もしくはブレードによる切断によって得ることができよう。
【００３７】
図３に示したステップでは、割出し・設置要素ＬＭ１およびＬＭ２は空所確保要素ＨＭ１およびＨＭ２の両側に配置されている。これらの要素ＬＭ１、ＬＭ２は導体部位ＰＰｂによって衝止されて、誘電体部位ＰＰｂを部分的に覆う銅の導体部位ＣＰの場所を画定する役割を果たす。導体部位ＣＰによって覆われない部分ＮＣ（図４に符号で示す）は、スペースＭＰの側壁レベルに残される。
【００３８】
導体部位ＣＰは、銅シートから金型による打抜き加工またはフライス盤もしくはブレードによる切断によって得る。金属ベースＭＢ１に対する部位ＰＰｂおよびＣＰの積層は、真空プレス加工または真空積層炉への装入によって得られる。誘電体部位ＰＰｂは、図３では誘電体層ＰＰ内にポリマー化された形で示されている。
【００３９】
変形形態として、ＣＣＬ（英語の「Ｃｏｐｐｅｒ  Ｃｌａｄ  Ｌａｍｉｎａｔｅ（銅張積層板）」の略）と呼ばれる銅被覆複層材から図３の積層された予備成形物ＥＢ１を得ることが可能であることが留意されよう。誘電体層と銅被覆によって形成される複層材部位は、複層材パネルから切り出したものを、必要に応じてあらかじめ樹脂を塗着しておくことができるスペースＭＰに移し替える。金属ベースＭＢ１に対する複層材部位の積層は真空プレス加工または真空積層炉への装入によって得る。
【００４０】
図４では割出し・設置要素ＬＭ１およびＬＭ２が取り去られており、導体部位ＣＰによって覆われない部分ＮＣが露出している。
【００４１】
図５および図６のステップは、銅接続パターンを高い精度で画定するためのフォトリソグラフィ作業を示している。これらの図では、例として、上面ＳＨ２の側壁側面の導体部位ＣＰ１の幅の調整が示されている。
【００４２】
図５では、予備成形物ＥＢ１の積層の上面にフォトレジスト樹脂ＰＳが塗着されている。次いでウェットエッチングで浸食する表面部分が画定され、スクリーンマスクおよび紫外線照射を用いた従来からの方法で取り除かれる。
【００４３】
図５では、予備成形物ＥＢ１は銅のウェットエッチングの準備が整った状態で示されている。金属部位ＣＰ１ａは取り去られ、それによって接続パターンが高い精度で作成される。
【００４４】
ステップ６では、フォトレジスト樹脂ＰＳは、酸素プラズマ処理、乾式酸洗浄または溶液酸洗浄など、既知の方法によって取り去られる。図６に示すように、接続パターンは、部位ＣＰ１のエッチング後に高い精度で画定される導体部位ＣＰ２を備える。
【００４５】
図７に示したステップは、それぞれトランジスタＭＴのチップおよびダイオードＭＤのチップを受けるためのスペースＬ１およびＬ２の成形に関するものである。要素ＨＭ１およびＨＭ２によって確保された空間はそれぞれスペースＬ１およびＬ２のために充てられるものである。
【００４６】
図７のステップでは、Ｂステージのプリプレグの誘電体部位ＰＰｂ１が予備成形物ＥＢ１の表面部分に複数の層として付着させられる。このステップは、電気インターコネクト材料の付着および電子チップの埋め込みに必要なキャビティおよび絶縁部分の構成を可能にする。誘電体部位ＰＰｂ１は図２の部位ＰＰｂと同様にして得られ、埋め込まれる。
【００４７】
スペースＬ１は、電気インターコネクト材料を受けるための２つのキャビティＬ１０およびＬ１１を備える。キャビティＬ１０は要素ＨＭ１によって確保された空間に対応するもので、ベースプレートＭＢ１とトランジスタＭＴのドレイン電極（図１のＤＨＳまたはＤＬＳ）との間の電気的接触のために設けられる。キャビティＬ１１は誘電体部位ＰＰｂ１が付着することによって形成されるもので、導体部位ＣＰ２とトランジスタＭＴのグリッド電極（図１のＧＨＳまたはＧＬＳ）との間の電気的接触のために設けられる。
【００４８】
スペースＬ２は空所確保要素ＨＭ２によって全体を画定されるキャビティＬ２０であって、電気インターコネクト材料のためのキャビティＬ２０を備える。キャビティＬ２０は、ベースプレートＭＢ１とダイオードＭＤのカソード電極（図１ａ）との間の電気的接触のために設けられる。
【００４９】
図８のステップでは、空所確保要素ＨＭ１およびＨＭ２は取り去られており、電気インターコネクト材料の付着後に部品ＭＴおよびＭＤのチップがスペースＬ１およびＬ２に設置される。
【００５０】
図８では、Ｂステージのプリプレグの誘電体部位ＰＰｂ１が完全にポリマー化されて誘電体層ＰＰを形成するものとして示されている。ただし、この製造ステップは、ＰＰｂ１が完全にはポリマー化されていない状態のままで行えるものであることは留意されよう。
【００５１】
図８に示すように、電気インターコネクト材料ＥＩ１はキャビティＬ１０、Ｌ１１およびＬ２０内に付着させられる。電気インターコネクト材料ＥＩ１は典型的にはＦＬＩ（英語の「Ｆｉｒｓｔ  Ｌｅｖｅｌ  Ｉｎｔｅｒｃｏｎｎｅｃｔ（第１レベルのインターコネクト）」の略）タイプのインターコネクトに適したはんだペーストである。第１レベルの電気インターコネクト材料ＥＩ１の付着ははんだペーストディスペンサを用いて行われる。
【００５２】
図９は、図２から図８の製造ステップによって得られた予備成形物ＥＢ１と、それに対する相補的予備成形物ＥＢ２との組立てを示す。予備成形物ＥＢ２は、予備成形物ＥＢ１の製造ステップと同様のステップを経て作成される。本発明による予備成形物ＥＢ１およびＥＢ２は異なる製造ラインで並行して製造されること、それによって製造時間の短縮が可能になることが留意されよう。
【００５３】
図９に示すように、予備成形物ＥＢ２の積層の上面の輪郭は予備成形物ＥＢ１の輪郭と相補的であり、ぴったりとはまり合う。
【００５４】
予備成形物ＥＢ２は、予備成形物ＥＢ１のスペースＬ１およびＬ２にそれぞれ対応するスペースＬ３およびＬ４を備える。スペースＬ１およびＬ２の表面は、トランジスタＭＴおよびダイオードＭＤのチップのソース（図１ａのＳＨＳまたはＳＬＳ）およびアノード電極（図１ａ）を予備成形物ＥＢ２の金属ベースを形成するプレートＭＢ２にそれぞれ電気的に結合するために、基板ＥＢ１の材料ＥＩ１と同じ第１レベルの電気インターコネクト材料ＥＩ２によって覆われる。
【００５５】
予備成形物ＥＢ２は、予備成形物ＥＢ１の誘電体部位ＰＰ（ＰＰｂ１）に対応して配置されたＢステージのプリプレグの誘電体部位ＰＰｂ２を備える。
【００５６】
図９を見るとわかるように、予備成形物ＥＢ１およびＥＢ２は互いに当着されてそれぞれの内部層の中に部品ＭＴおよびＭＤのチップを閉じ込める。最終的な組立ておよび積層サブアセンブリの取得は真空プレス加工または真空積層炉への装入によって果たされる。誘電体部位の最終的なポリマー化および電気インターコネクト材料との結合は、その最終的な組立ての間に行われる。
【００５７】
図１０は図９の組立てステップの変形形態を示している。この変形形態では、第１レベルの電気インターコネクト材料ＥＩ２は、予備成形物ＥＢ２のスペースＬ３およびＬ４に対応するように電子チップＭＴおよびＭＤの上部面に付着させられる。続いて図９について上述したのと同じようにして、最終的な組立てを行う。
【００５８】
図２から図１０までを参照しながら上に説明した本発明による方法は、サンドイッチ式の積層構造を持つパワーサブアセンブリまたはパワー電子デバイス一式を製造することができるものである。ＨＤＩ技術のような既知のその他の技術と比較した場合、ここに提案する方法は、チップの集積プロセスの並行化と実証済みで経済的なＩＭＳタイプの技法の利用とによってもたらされる製造時間の短縮、性能の向上、そしてコンパクトさの改善を同時に可能にするものである。ビアもマイクロビアも用いずに行われるサブアセンブリ間の内部電気接続技術の最適化は、とりわけ寄生インダクタンスを減らし、集積度を高めることを可能にする。電子部品の両側に近接して配置された２つの銅プレート（ＭＢ１、ＭＢ２）によるサンドイッチ構造は、部品の両側に熱伝導度の高い銅の塊が存在することで放出熱の排出を非常にスムーズにする。
【００５９】
以下では、図１１および図１２を参照しながら、図１ａおよび図１ｂに示すようなブリッジアームの形のパワーモジュールについて、第１および第２の具体的な実施形態ＥＭ１およびＥＭ２の説明を行う。
【００６０】
これらのパワーモジュールＥＭ１およびＥＭ２は、図２から図１０を参照しながら上で説明したものと同様にして製造された２つの積層サブアセンブリＢＢＨＳおよびＢＢＬＳを積み重ねることによって構築される。
【００６１】
一般に、本発明による積層サブアセンブリは、組み立てられることによって多少なりとも複雑性を帯びたパワー集積電子デバイスを構成できる素子であることが留意されよう。積み重ねられた２つの素子の組立ては典型的にはプレスまたは炉への装入によって行われる。２つの素子の間の機械的、電気的結合は溶接によって行うこととする。
【００６２】
図１１に示したモジュールＥＭ１は空冷式の実施形態である。複数のパワーモジュールＥＭ１の組立てによって形成されるパワーコンバータには、必要に応じて放熱手段を装備することができよう。そうした放熱手段は、銅製部分ＭＢ１、ＭＢ２と電気的には絶縁されながらも熱的に接触する１つまたは複数の放熱器を含むものとなろう。本発明の構造は放出熱を従来型の放熱器によって効果的に排出することを可能にするものであり、それにより、いくつかの用途で相変化による冷却装置のような高価な手段の助けを借りずに済ませることができる。
【００６３】
図１１の接合面ＩＰレベルにおける素子ＢＢＬＳおよびＢＢＨＳの機械的、電気的結合は、ＴＬＰと呼ばれる液相拡散接合、焼結結合、またはすでに示したその他の接合技法によって得ることができよう。
【００６４】
図１１に示したように、モジュールＥＭ１はここでは、モジュール上部に配置されて誘電体層ＤＬＨＳによって素子ＢＢＨＳの銅部分ＭＢ１からは絶縁された制御回路ＣＴＲＬを装備している。モジュールの下部には誘電体層ＤＬＬＳが配置され、素子ＢＢＬＳの当該部分の絶縁を果たす。回路ＣＴＲＬは前述の技法によって作成された複数の積層を含む。必要なときは能動部品や受動部品を回路ＣＲＴＬの内部層の間に埋め込むことも、はんだまたは導電性接着剤を用いた従来型の方法で回路表面に実装することもできる。
【００６５】
図１２に示したモジュールＥＭ２は高出力用途に適した液冷式の実施形態である。
【００６６】
モジュールＥＭ２は、図１１のモジュールと同様の素子ＢＢＬＳおよびＢＢＨＳ、モジュール上部に配置された制御回路ＣＴＲＬ、誘電体層ＤＬＨＳおよびＤＬＨＳのほか、冷却液循環空間ＣＣをさらに備える。伝熱性の冷却液には、加圧した誘電性冷却液などを用いることができよう。空間ＣＣは、モジュールＥＭ２の中心部に、素子ＢＢＬＳおよびＢＢＨＳのそれぞれの銅プレートＭＢ１およびＭＢ２と直に接する形で設けられる。
【００６７】
モジュールの上部と下部にも冷却液の循環空間を備えるモジュールなど、本発明によるパワーモジュールのそれ以外の実施形態も可能であることは言うまでもない。その場合、素子ＢＢＬＳおよびＢＢＨＳは、素子ＢＢＨＳおよびＢＢＬＳのそれぞれの両側を循環する冷却液で冷却されることによってさらなる熱除去を得る。
【００６８】
本発明は例として説明した具体的な実施形態だけに限定されるものではない。当業者であれば、本発明の用途に応じて、添付の特許請求の範囲内で様々な変更や変形を加えることができよう。
【図１ａ】
2020501381.tif 000003
【図１ｂ】
2020501381.tif 000004
【図２】
2020501381.tif 000005
【図３】
2020501381.tif 000006
【図４】
2020501381.tif 000007
【図５】
2020501381.tif 000008
【図６】
2020501381.tif 000009
【図７】
2020501381.tif 000010
【図８】
2020501381.tif 000011
【図９】
2020501381.tif 000012
【図１０】
2020501381.tif 000013
【図１１】
2020501381.tif 000014
【図１２】
2020501381.tif 000015
【国際調査報告】
2020501381.tif 000016
2020501381.tif 000017
2020501381.tif 000018
2020501381.tif 000019