(57)【要約】カスタマイズ可能なシングルレベルセル（ＳＬＣ）及びマルチプルレベルセル（ＭＬＣ）の構成を特徴とするメモリデバイスが、いくつかの実施例に開示されている。ＳＬＣキャッシュの構成（たとえば、サイズ及び位置）が、メモリデバイスの電力消費、速度、及び他のパフォーマンスに影響する場合がある。メモリデバイスがインストールされた電子デバイスのオペレーティングシステムは、オペレーティングシステムによって検出可能な特定の条件に基づく、デバイスの様々なパフォーマンスを達成することを望む場合がある。この方法で、メモリデバイスのパフォーマンスは、ＳＬＣキャッシュのパフォーマンスの特性の調整を通して、オペレーティングシステムによってカスタマイズされ得る。
2020532792.tif 000002
【特許請求の範囲】
【請求項１】
メモリデバイスであって、
メモリセルのアレイであって、前記アレイ内の前記メモリセルが、マルチレベルセル（ＭＬＣ）構成またはシングルレベルセル（ＳＬＣ）構成として構成可能であり、ＳＬＣとして構成された前記アレイのメモリセルが、ＳＬＣキャッシュを備える、前記メモリセルのアレイと、
コントローラであって、前記コントローラが、ファームウェア命令を実行し、これにより、前記コントローラに、
ホストによって測定されたバッテリレベルが、所定の閾値未満であることの通知を、前記ホストから受信することと、
それに応じて、書込リクエストのデータを、ＭＬＣとして構成された前記アレイのメモリセルに配置し、前記ＳＬＣキャッシュに前記セルを書き込まないことと、
を含む操作を実施させる、前記コントローラと、
を備えた前記メモリデバイス。
【請求項２】
前記操作が、
前記ホストから前記通知を受信することに続き、前記ホストから第２の通知を受信することであって、前記第２の通知が、前記バッテリレベルが前記所定の閾値より上であることを示す、前記第２の通知を受信することと、それに応じて、前記ＳＬＣキャッシュ内に第２のリクエストの第２のデータを配置することと、
前記第２のリクエストの前記データを前記ＳＬＣキャッシュ内に配置することに続き、前記第２のリクエストの前記第２のデータを、ＭＬＣとして構成された前記アレイのメモリセルに移動することと、
をさらに含む、請求項１に記載のメモリデバイス。
【請求項３】
前記ホストから前記通知を受信する前記操作が、通信インターフェースを越えてメッセージを受信することを含む、請求項１に記載のメモリデバイス。
【請求項４】
前記通信インターフェースが、ユニバーサルフラッシュストレージ（ＵＦＳ）デバイスによるインターフェースである、請求項３に記載のメモリデバイス。
【請求項５】
前記操作が、前記通知に応じての、ＭＬＣメモリセルからＳＬＣメモリセルへの再構成を遅延させることをさらに含む、請求項１に記載のメモリデバイス。
【請求項６】
前記ホストが、オペレーティングシステムと関連付けられており、前記バッテリが、モバイルコンピュータデバイスのバッテリである、請求項１に記載のメモリデバイス。
【請求項７】
前記操作が、
入ってくる大量のデータを受信する前に、前記入ってくる大量のデータの伝送の通知を受信することと、
ＭＬＣとして構成された前記アレイの１つまたは複数のメモリセルのセットを、ＳＬＣに再構成することと、
前記入ってくる大量のデータの伝送を受領し、前記入ってくる大量のデータの伝送を前記ＳＬＣに書き込むことと、
ＳＬＣとして構成された前記アレイの１つまたは複数のメモリセルの前記セットを、ＭＬＣに戻すように再構成することと、
をさらに含む、請求項１に記載のメモリデバイス。
【請求項８】
メモリデバイスであって、
メモリセルのアレイであって、前記アレイ内の前記メモリセルが、マルチレベルセル（ＭＬＣ）構成またはシングルレベルセル（ＳＬＣ）構成として構成可能であり、ＳＬＣとして構成された前記アレイのメモリセルが、ＳＬＣキャッシュを備える、前記メモリセルのアレイと、
コントローラであって、前記コントローラが、ファームウェア命令を実行し、これにより、前記コントローラに、
通信インターフェースを越えて、電子デバイスの状態の通知を受信することであって、前記電子デバイスの状態の通知が、前記メモリデバイスがインストールされたデバイスの状態を提供する、前記受信することと、
前記電子デバイスの状態の通知を処理するためのルールを識別することと、
ＳＬＣキャッシュの構成を変更すること、
動作変更のインジケータを設定すること、または、
ＳＬＣキャッシュのルーチンを実行すること、
の１つにより前記ルールを実行することと、
を含む操作を実施させる、前記コントローラと、
を備えた、前記メモリデバイス。
【請求項９】
前記ルールを実行する前記操作が、前記動作変更のインジケータを設定することを含み、前記操作が、
前記通信インターフェースを越えて書込リクエストを受信することと、
前記動作変更のインジケータを識別することと、
前記動作変更のインジケータに応じて、ＭＬＣとして構成されたメモリセルにデータを書き込むことにより、前記書込リクエストを満たすことと、
をさらに含む、請求項８に記載のメモリデバイス。
【請求項１０】
前記電子デバイスの状態の通知が、低電力の通知であり、前記ルールを実行する前記操作が、前記ＳＬＣキャッシュをバイパスすることの動作のインジケータを設定することを含む、請求項８に記載のメモリデバイス。
【請求項１１】
前記電子デバイスの状態の通知が、差し迫った大量の伝送であり、前記ルールを実行する前記操作が、ＳＬＣとして構成されたメモリセルの量を増大させることにより、前記ＳＬＣキャッシュ構成を変更することを含む、請求項８に記載のメモリデバイス。
【請求項１２】
前記電子デバイスの状態の通知が、周囲の温度の通知であり、前記ルールを実行する前記操作が、前記ＳＬＣキャッシュをバイパスすることの動作のインジケータを設定することを含む、請求項８に記載のメモリデバイス。
【請求項１３】
前記電子デバイスの状態の通知が、オペレーティングシステムによって提供される、請求項８に記載のメモリデバイス。
【請求項１４】
前記電子デバイスの状態の通知が、スリープまたは休止状態の通知であり、前記ルールを実行する前記操作が、不要部分の整理を開始するための、ＳＬＣキャッシュのルーチンを実行することを含む、請求項８に記載のメモリデバイス。
【請求項１５】
マシン可読媒体であって、マシンによって実施される場合に、前記マシンに、
メモリセルのアレイを含むメモリデバイスであって、前記アレイ内の前記メモリセルが、マルチレベルセル（ＭＬＣ）構成またはシングルレベルセル（ＳＬＣ）構成として構成可能であり、ＳＬＣとして構成された前記アレイのメモリセルが、ＳＬＣキャッシュを備えている、前記メモリデバイスにおいて、
通信インターフェースを越えて、電子デバイスの状態の通知を受信することであって、前記電子デバイスの状態の通知が、前記マシン可読媒体がインストールされたデバイスの状態を提供する、前記受信することと、
前記電子デバイスの状態の通知を処理するためのルールを識別することと、
ＳＬＣキャッシュの構成を変更すること、
動作変更のインジケータを設定すること、または、
ＳＬＣキャッシュのルーチンを実行すること、
の１つにより前記ルールを実行することと、
を含む操作を実施させる命令を含む、前記マシン可読媒体。
【請求項１６】
前記ルールを実行する前記操作が、前記動作変更のインジケータを設定することを含み、前記操作が、
前記通信インターフェースを越えて書込リクエストを受信することと、
前記動作変更のインジケータを識別することと、
前記動作変更のインジケータに応じて、ＭＬＣとして構成されたメモリセルにデータを書き込むことにより、前記書込リクエストを満たすことと、
をさらに含む、請求項１５に記載のマシン可読媒体。
【請求項１７】
前記電子デバイスの状態の通知が、低電力の通知であり、前記ルールを実行する前記操作が、前記ＳＬＣキャッシュをバイパスすることの動作のインジケータを設定することを含む、請求項１５に記載のマシン可読媒体。
【請求項１８】
前記電子デバイスの状態の通知が、差し迫った大量の伝送であり、前記ルールを実行する前記操作が、ＳＬＣとして構成されたメモリセルの量を増大させることにより、前記ＳＬＣキャッシュ構成を変更することを含む、請求項１５に記載のマシン可読媒体。
【請求項１９】
前記電子デバイスの状態の通知が、周囲の温度の通知であり、前記ルールを実行する前記操作が、前記ＳＬＣキャッシュをバイパスすることの動作のインジケータを設定することを含む、請求項１５に記載のマシン可読媒体。
【請求項２０】
前記電子デバイスの状態の通知が、オペレーティングシステムによって提供される、請求項１５に記載のマシン可読媒体。
【請求項２１】
前記電子デバイスの状態の通知が、スリープまたは休止状態の通知であり、前記ルールを実行する前記操作が、不要部分の整理を開始するための、ＳＬＣキャッシュのルーチンを実行することを含む、請求項１５に記載のマシン可読媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
［優先権出願］
本出願は、２０１７年８月３０日に出願された、米国出願番号第１５／６９１，１４７号の優先権の利益を主張する。この出願の開示は、本明細書で参照することにより、その全体が組み込まれる。
【背景技術】
【０００２】
メモリデバイスは、通常、コンピュータまたは他の電子デバイス内の、内部の、半導体の、集積回路として設けられている。揮発性メモリ及び不揮発性メモリを含む、多くの様々なタイプのメモリが存在する。
【０００３】
揮発性メモリは、そのデータを保持するための電力が必要とされ、とりわけ、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、または、シンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）が含まれる。
【０００４】
不揮発性メモリは、給電されていない場合に貯蔵されたデータを保持することができ、とりわけ、フラッシュメモリ、リードオンリメモリ（ＲＯＭ）、電気的に消去書き込み可能なＲＯＭ（ＥＥＰＲＯＭ）、スタティックＲＡＭ（ＳＲＡＭ）、消去書き込み可能なＲＯＭ（ＥＰＲＯＭ）、抵抗変化型メモリ（相変化型ランダムアクセスメモリ（ＰＣＲＡＭ）、抵抗変化型ランダムアクセスメモリ（ＲＲＡＭ）、磁気抵抗性ランダムアクセスメモリ（ＭＲＡＭ）など）、または３ＤＸＰｏｉｎｔ（商標）メモリが含まれる。
【０００５】
フラッシュメモリは、広範囲の電子アプリケーションのための不揮発性メモリとして利用される。フラッシュメモリデバイスは、通常、高いメモリ密度、高い信頼性、及び低い電力消費を可能にする、１トランジスタの、フローティングゲートまたは電荷トラップのメモリセルの１つまたは複数のグループを含んでいる。
【０００６】
フラッシュメモリアレイアーキテクチャの２つの一般的なタイプに、ＮＡＮＤアーキテクチャとＮＯＲアーキテクチャとが含まれ、論理形態の後ろに名前が付される。この中で、各々の基本的なメモリセル構成が配置される。メモリアレイのメモリセルは、通常、マトリクス状に配置されている。一実施例では、アレイの行の各フローティングゲートメモリセルのゲートが、アクセスライン（たとえば、ワードライン）に結合されている。ＮＯＲアーキテクチャでは、アレイの列の各メモリセルのドレインが、データライン（たとえば、ビットライン）に結合されている。ＮＡＮＤアーキテクチャでは、アレイのストリングの各メモリセルのドレインが、ソースからドレインまで、ソースラインとビットラインとの間で、直列にともに結合されている。
【０００７】
ＮＯＲアーキテクチャとＮＡＮＤアーキテクチャとの両方の半導体メモリアレイには、それらのゲートに結合されたワードラインを選択することにより、特定のメモリセルを作動させるデコーダを通してアクセスされる。ＮＯＲアーキテクチャ半導体メモリアレイでは、作動されると、選択されたメモリセルが、そのデータ値をビットライン上に置き、特定のセルがプログラムされた状態に応じて、異なる電流を通す。ＮＡＮＤアーキテクチャ半導体メモリアレイでは、高いバイアスの電圧が、ドレイン側の選択ゲート（ＳＧＤ）ラインに印加される。各グループの選択されていないメモリセルのゲートに結合されたワードラインは、特定のパス電圧（たとえば、Ｖｐａｓｓ）で、各グループの選択されていないメモリセルをパストランジスタとして動作させるように（たとえば、その貯蔵されたデータ値によっては制限されない方式で、電流を通すように）駆動される。電流は、次いで、ソースラインからビットラインに、一連の結合されたグループの各々を通して流れ、各グループの選択されたメモリセルによってのみ制限され、ビットライン上に、選択されたメモリセルの、現在のエンコードされたデータ値を置く。
【０００８】
ＮＯＲアーキテクチャまたはＮＡＮＤアーキテクチャの半導体メモリアレイの各フラッシュメモリセルは、１つまたは複数のプログラムされた状態に、個別に、または集合的にプログラムすることができる。たとえば、シングルレベルセル（ＳＬＣ）は、２つのプログラムされた状態の１つ（たとえば、１または０）を示すことができ、データの１ビットを示す。
【０００９】
しかし、フラッシュメモリセルは、３つ以上のプログラムされた状態の１つを示すこともでき、各セルが２つ以上の二進数字（たとえば、２つ以上のビット）を示すことができることから、メモリセルの数を増大させることなく、より高い密度のメモリを製造することを可能にする。そのようなセルは、複数状態のメモリセル、複数の数字のセル、または、複数レベルのセル（ＭＬＣ）と称され得る。特定の実施例では、ＭＬＣは、セル毎に２ビットのデータを貯蔵することができるメモリセル（たとえば、４つのプログラムされた状態の１つ）に関連することができ、３レベルのセル（ＴＬＣ）は、セル毎に３ビットのデータを貯蔵することができるメモリセル（たとえば、８つのプログラムされた状態の１つ）に関連することができ、４レベルのセル（ＱＬＣ）は、セル毎に４ビットのデータを貯蔵することができる。ＭＬＣは、本明細書では、そのより広い文脈で使用され、セル毎に２ビット以上のデータを貯蔵することができる任意のメモリセルに言及することができるように使用される（すなわち、３つ以上のプログラムされた状態を示すことができる）。
【００１０】
慣習的なメモリアレイは、半導体基板の表面上に配置された２次元（２Ｄ）構造である。所与のエリアに関するメモリ容量を増大させるため、かつ、コストを低減させるために、個別のメモリセルのサイズが低減されてきた。しかし、個別のメモリセルのサイズの低減、そしてひいては、２Ｄメモリアレイのメモリ密度には、技術的な限界がある。これを受けて、３Ｄ  ＮＡＮＤアーキテクチャの半導体メモリデバイスなどの、３次元（３Ｄ）メモリ構造が、メモリ密度をさらに増大させ、メモリのコストを低減させるために、開発されている。
【００１１】
そのような３Ｄ  ＮＡＮＤデバイスは、しばしば、ソースの近位の１つまたは複数のソース側の選択ゲート（ＳＧＳ）と、ビットラインの近位の１つまたは複数のドレイン側の選択ゲート（ＳＧＤ）との間で、（たとえば、ドレインからソースに）直列に結合された、貯蔵セルのストリングを含んでいる。一実施例では、ＳＧＳまたはＳＧＤは、１つまたは複数の電界効果トランジスタ（ＦＥＴ）または金属酸化物半導体（ＭＯＳ）構造のデバイスなどを含むことができる。いくつかの実施例では、ストリングは、垂直に延び、それぞれのワードラインを含む、垂直に離間した複数の段を通る。半導体構造（たとえば、ポリシリコン構造）は、ストリングの貯蔵セルのためのチャンネルを形成するように、貯蔵セルのストリングに隣接して延びる場合がある。垂直ストリングの実施例では、ポリシリコン構造は、垂直に延びるピラーの形態である場合がある。いくつかの実施例では、ストリングは「折り曲げられている」場合があり、このため、Ｕ形状のピラーに相対的に配置される。他の実施例では、複数の垂直構造が、貯蔵セルのストリングのスタックされたアレイを形成するように、互いの上にスタックされる場合がある。
【００１２】
メモリアレイまたはデバイスは、ともに併せて、ソリッドステートドライブ（ＳＳＤ）、ユニバーサルフラッシュストレージ（ＵＦＳ（商標））デバイス、マルチメディアカード（ＭＭＣ）のソリッドステート貯蔵デバイス、埋込式のＭＭＣデバイス（ｅＭＭＣ（商標））などの、メモリシステムの貯蔵容量を形成することができる。とりわけ、ＳＳＤを、コンピュータのメインの貯蔵デバイスとして使用することができる。ＳＳＤは、移動部品を有する慣習的なハードドライブに対し、たとえば、性能、サイズ、重量、丈夫さ、作動温度範囲、及び電力消費に関して利点がある。たとえば、ＳＳＤは、シークタイム、待ち時間、または、磁気ディスクドライブ（たとえば、電気機械ディスクなど）に関連する他の遅延を低減することができる。ＳＳＤは、内部バッテリの供給の要請を不要にするために、フラッシュメモリセルなどの不揮発性メモリセルを使用し、こうして、ドライブをより多用途かつコンパクトにすることを可能にしている。
【００１３】
ＳＳＤは、複数のダイまたは論理ユニット（たとえば、論理ユニット数またはＬＵＮ）を含む、複数のメモリデバイスを含むことができ、また、メモリデバイスを作動させるか、外部システムと相互作用することが必要とされる論理機能を実施する１つまたは複数のプロセッサまたは他のコントローラを含むことができる。そのようなＳＳＤは、複数のメモリアレイ、及び、その上の周囲の回路構成を含む、１つまたは複数のフラッシュメモリダイを含む場合がある。フラッシュメモリアレイは、複数の物理ページに編成されたメモリセルの複数のブロックを含むことができる。多くの実施例では、ＳＳＤは、ＤＲＡＭまたはＳＲＡＭ（または、メモリダイもしくは他のメモリ構造の他の形態）をも含むことになる。ＳＳＤは、メモリデバイスとホストとの間の、データ（たとえば、ユーザデータ、ならびに、エラーデータ及びアドレスデータなどの関連する整合性のデータ）の移送のための読込操作もしくは書込操作、または、メモリデバイスからのデータを消去するための消去操作などのメモリ操作に関するホストからのコマンドを受信することができる。
【００１４】
図面では、必ずしも拡縮しては示されておらず、同様の参照符号が、異なる図で同様の構成要素を記載する場合がある。異なる添え字を有する同様の参照符号は、同様の構成要素の異なる例を示す場合がある。図面は、例として、しかし限定ではなく、本文献に論じられる様々な実施形態を概略的に説明する。
【図面の簡単な説明】
【００１５】
【図１】本開示のいくつかの実施例による、メモリデバイスを含む環境の実施例を示す図である。
【図２】本開示のいくつかの実施例による、３Ｄ  ＮＡＮＤアーキテクチャの半導体メモリアレイの実施例の概略図である。
【図３】本開示のいくつかの実施例による、３Ｄ  ＮＡＮＤアーキテクチャの半導体メモリアレイの実施例の概略図である。
【図４】本開示のいくつかの実施例による、メモリモジュールの例示的ブロック図である。
【図５】本開示のいくつかの実施例による、デバイスのパフォーマンスを制御するオペレーティングシステムの方法のフローチャートを示す図である。
【図６】本開示のいくつかの実施例による、メモリデバイスにおける書込リクエストを処理する方法のフローチャートを示す図である。
【図７】本開示のいくつかの実施例による、電子デバイスを監視し、電子デバイスの状態の通知を送信する、オペレーティングシステムの方法のフローチャートを示す図である。
【図８】本開示のいくつかの実施例による、メモリコントローラ８１５を示す図である。
【図９】本開示のいくつかの実施例による、１つまたは複数の実施形態が実施される場合があるマシンの実施例を示すブロック図である。
【発明を実施するための形態】
【００１６】
メモリデバイスは、シングルレベルセル（ＳＬＣ）構成とマルチプルレベルセル（ＭＬＣ）構成との間で再構成可能な複数のメモリセルを備えている場合がある。いくつかの実施例では、メモリデバイスは、書込リクエストに関する高速キャッシュとしての役割を果たすように、いくつかのＳＬＣセルを構成する。データは、最初に、より高いパフォーマンスのＳＬＣセルに書き込まれ、次いで、後に、ＭＬＣセルとして構成されたセルにふたたび書き込まれる場合がある。ＳＬＣキャッシュの一部として構成されたセルの数は、メモリデバイスの動作の間に変化する場合がある。たとえば、メモリデバイスが充填されるにつれて、メモリデバイスは、ＳＬＣセルをＭＬＣセルに再構築して、貯蔵容量を増大させる場合がある。これら技術により、ＭＬＣメモリセルを有するメモリデバイスの貯蔵容量を伴う、ＳＬＣレベルのパフォーマンスを提供する。
【００１７】
ＳＬＣキャッシュの構成（たとえば、サイズ及び位置）が、メモリデバイスの電力消費、速度、及び他のパフォーマンスに影響する場合がある。メモリデバイスがインストールされる電子デバイスのオペレーティングシステムは、オペレーティングシステムによって検出可能な特定の条件に基づく、デバイスの様々なパフォーマンス特性を達成することを望む場合がある。たとえば、低バッテリ条件に応じて、より低い電力消費量を達成するために、オペレーティングシステムは、メモリデバイスに通知する場合があり、これにより、ＳＬＣキャッシュの動作を、低い電力消費に調整する場合がある。他の実施例では、オペレーティングシステムは、メモリデバイスの劣化または他の状態を推定する場合があり、また、より多くの（より信頼性のある）ＳＬＣストレージを有するように、デバイスを再構築するように、デバイスに命令を発する場合があるか、無関係のファイルを圧縮するか消去する場合がある（このことは、ＬＢＡの利用を低減させ、こうして、ＭＬＣからＳＬＣキャッシュに移動する作用がある場合がある）。この方法で、メモリデバイスのパフォーマンスは、ＳＬＣキャッシュのパフォーマンスの特性の調整を通して、メッセージを送信することによって明示的に、または、メモリデバイス上のストレージを変更することによって黙示的に、ＳＬＣキャッシュのパフォーマンスのシフトを生じさせるように、オペレーティングシステムによってカスタマイズされ得る。
【００１８】
モバイル電子デバイス（たとえば、スマートフォン、タブレットなど）などの電子デバイス、自動車用アプリケーションで使用するための電子デバイス（たとえば、自動車用センサ、制御ユニット、ドライバ補助システム、乗員の安全性または快適性のシステムなど）、及び、インターネットに接続された器具またはデバイス（たとえば、モノのインターネット（ＩｏＴ）のデバイスなど）は、とりわけ、電子デバイスのタイプ、使用環境、予期されるパフォーマンスなどに応じて、様々なストレージのニーズを有している。
【００１９】
電子デバイスは、プロセッサ（たとえば、中央処理ユニット（ＣＰＵ）または他のメインのプロセッサ）、メモリ（たとえば、ダイナミックＲＡＭ（ＤＲＡＭ）、モバイルまたは低電力のダブルデータレートシンクロナスＤＲＡＭ（ＤＤＲ  ＳＤＲＡＭ）などの、１つまたは複数の揮発性または不揮発性のランダムアクセスメモリ（ＲＡＭ）のメモリデバイス）、及び、貯蔵デバイス（たとえば、フラッシュメモリ、リードオンリメモリ（ＲＯＭ）、ＳＳＤ、ＭＭＣ、または他のメモリカード構造もしくはアセンブリなどの、不揮発性メモリ（ＮＶＭ）デバイス）の、いくつかのメインの構成要素に分解することができる。特定の実施例では、電子デバイスは、ユーザインターフェース（たとえば、ディスプレイ、タッチスクリーン、キーボード、１つまたは複数のボタンなど）、グラフィック処理ユニット（ＧＰＵ）、電力管理回路、ベースバンドプロセッサ、または、１つもしくは複数のトランシーバ回路などを含むことができる。
【００２０】
図１は、通信インターフェースを越えて通信するように構成されたホストデバイス１０５及びメモリデバイス１１０を含む環境１００の実施例を示している。ホストデバイス１０５またはメモリデバイス１１０は、製品１５０の処理、通信、または制御をサポートするために、モノのインターネット（ＩｏＴ）のデバイス（たとえば、冷蔵庫または他の器具、センサ、モータまたはアクチュエータ、モバイルコミュニケーションデバイス、自動車、ドローンなど）などの、様々な製品１５０に含まれる場合がある。
【００２１】
メモリデバイス１１０は、メモリコントローラ１１５と、たとえば、複数の個別のメモリダイ（たとえば、３次元（３Ｄ）ＮＡＮＤダイのスタック）を含むメモリアレイ１２０とを含んでいる。３Ｄアーキテクチャ半導体メモリ技術では、垂直構造がスタックされ、段、物理ページ、及び、それに応じて、メモリデバイス（たとえば貯蔵デバイス）の密度を増大させる。一実施例では、メモリデバイス１１０は、ホストデバイス１０５の別個のメモリまたは貯蔵デバイスの構成要素とすることができる。他の実施例では、メモリデバイス１１０は、ホストデバイス１０５の１つまたは複数の他の構成要素とスタックされたか、別様に含まれた、集積回路の一部（たとえば、チップ上のシステム（ＳＯＣ）など）とすることができる。
【００２２】
１つまたは複数の通信インターフェースは、メモリデバイス１１０と、シリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）のインターフェース、周辺機器コンポーネント相互接続エクスプレス（ＰＣＩｅ）のインターフェース、ユニバーサルシリアルバス（ＵＳＢ）のインターフェース、ユニバーサルフラッシュストレージ（ＵＦＳ）のインターフェース、ｅＭＭＣ（商標）のインターフェース、または、１つもしくは複数の他のコネクタもしくはインターフェースなどの、ホストデバイス１０５の１つまたは複数の他の構成要素との間のデータの伝送のために使用され得る。ホストデバイス１０５は、ホストシステム、電子デバイス、プロセッサ、メモリカードリーダ、または、メモリデバイス１１０の外部の１つもしくは複数の他の電子デバイスを含むことができる。いくつかの実施例では、ホスト１０５は、図９のマシン９００を参照して論じる構成要素のいくつかの部分、またはすべてを有するマシンである場合がある。
【００２３】
メモリコントローラ１１５は、ホスト１０５から命令を受信することができ、また、メモリアレイのメモリセル、面、サブブロック、ブロック、またはページの１つまたは複数にデータを伝送する（たとえば、書込または消去）か、１つまたは複数からデータが伝送される（たとえば、読込）などのために、メモリアレイと通信することができる。メモリコントローラ１１５は、とりわけ、１つまたは複数の構成要素または集積回路を含む、回路構成またはファームウェアを含むことができる。たとえば、メモリコントローラ１１５は、メモリアレイ１２０にわたるアクセスを制御し、ホスト１０５とメモリデバイス１１０との間の変換レイヤを提供するように構成された、１つまたは複数のメモリ制御ユニット、回路、または構成要素を含むことができる。メモリコントローラ１１５は、メモリアレイ１２０へ、またはメモリアレイ１２０からデータを伝送するために、１つまたは複数の入力／出力（Ｉ／Ｏ）回路、ライン、またはインターフェースを含むことができる。メモリコントローラ１１５は、メモリマネージャ１２５及びアレイコントローラ１３５を含むことができる。
【００２４】
メモリマネージャ１２５は、とりわけ、様々なメモリ管理機能に関連する、複数の構成要素または集積回路などの、回路構成またはファームウェアを含むことができる。本記載の目的のために、例示的なメモリ操作及び管理機能は、ＮＡＮＤメモリの文脈で記載されることになる。当業者には、他の形態の不揮発性メモリが、類似のメモリ操作または管理機能を有する場合があることを理解されたい。そのようなＮＡＮＤ管理機能は、ウェアレベリング（たとえば、不要部分の整理もしくは再生）、エラーの検出もしくは修正、ブロック使用停止、または、１つもしくは複数の他のメモリ管理機能を含んでいる。メモリマネージャ１２５は、メモリデバイス１１０のアレイコントローラ１３５または１つもしくは複数の他の構成要素のために、ホストコマンド（たとえば、ホストから受信されたコマンド）を、デバイスコマンド（たとえば、メモリアレイの動作に関連するコマンドなど）にパースまたはフォーマットするか、（たとえば、様々なメモリ管理機能を達成するために）デバイスコマンドを生成することができる。
【００２５】
メモリマネージャ１２５は、メモリデバイス１１０の１つまたは複数の構成要素に関連する様々な情報（たとえば、メモリコントローラ１１５に結合されたメモリアレイまたは１つもしくは複数のメモリセルと関連する様々な情報）を保持するように構成された管理テーブル１３０のセットを含むことができる。たとえば、管理テーブル１３０は、メモリコントローラ１１５に結合されたメモリセルの１つまたは複数のブロックに関する、ブロックの年数、ブロックの消去カウント、エラー履歴、または、１つもしくは複数のエラーカウント（たとえば、書込操作のエラーカウント、読込ビットのエラーカウント、読込操作のエラーカウント、消去のエラーカウントなど）に関する情報を含むことができる。特定の実施例では、エラーカウントの１つまたは複数に関する検出されたエラーの数が、閾値より大である場合、ビットエラーを、修正不可能なビットエラーと称することができる。管理テーブル１３０は、とりわけ、修正可能であるか、修正不可能であるビットエラーのカウントを保持することができる。
【００２６】
アレイコントローラ１３５は、とりわけ、メモリコントローラ１１５に結合されたメモリデバイス１１０の１つもしくは複数のメモリセルへのデータの書込、１つもしくは複数のメモリセルからのデータの読込、または、１つもしくは複数のメモリセルの消去に関する、メモリ操作を制御するように構成された回路構成または構成要素を含むことができる。メモリ操作は、たとえば、ホスト１０５から受領されたか、（たとえば、ウェアレベリング、エラーの検出または修正などと関連して）メモリマネージャ１２５によって内部で生成されたホストコマンドに基づくことができる。
【００２７】
アレイコントローラ１３５は、エラー修正コード（ＥＣＣ）構成要素１４０を含むことができ、このエラー修正コード（ＥＣＣ）構成要素１４０は、とりわけ、メモリコントローラ１１５に結合されたメモリデバイス１１０の１つまたは複数のメモリセルにデータを書き込むか、１つまたは複数のメモリセルからデータを読み込むことに関するエラーを検出するか修正するように構成された、ＥＣＣエンジンまたは他の回路構成を含むことができる。メモリコントローラ１１５は、データの様々な操作または貯蔵に関連するエラーの発生（たとえば、ビットエラー、オペレーションエラーなど）を動的に検出し、エラーの発生からリカバーするように構成され得、一方、ホスト１０５とメモリデバイス１１０との間で伝送されたデータの完全な状態を維持するか、（たとえば、冗長的なＲＡＩＤストレージなどを使用して）貯蔵されたデータの完全な状態を維持し、また、将来のエラーを防止するために、失われたメモリリソース（たとえば、メモリセル、メモリアレイ、ページ、ブロックなど）を除去する（たとえば、使用停止する）ことができる。
【００２８】
メモリアレイ１２０は、たとえば、複数のデバイス、面、サブブロック、ブロック、またはページに配置されたいくつかのメモリセルを含むことができる。一実施例として、４８ＧＢのＴＬＣ  ＮＡＮＤメモリデバイスは、ページ毎に１８，５９２バイト（Ｂ）のデータ（１６，３８４＋２２０８バイト）、ブロック毎に１５３６ページ、面毎に５４８ブロック、そしてデバイス毎に４以上の面を含むことができる。別の実施例として、３２ＧＢのＭＬＣメモリデバイス（セル毎に２ビットのデータを貯蔵する（すなわち、４つのプログラム可能な状態））は、ページ毎に１８，５９２バイト（Ｂ）のデータ（１６，３８４＋２２０８バイト）、ブロック毎に１０２４ページ、面毎に５４８ブロック、そしてデバイス毎に４面を含むことができるが、対応するＴＬＣメモリデバイスに対し、必要な書込時間は半分であり、プログラム／消去（Ｐ／Ｅ）サイクルは２倍である。他の実施例は、他の数または配置を含むことができる。いくつかの実施例では、メモリデバイス、またはその一部が、ＳＬＣモードで、または、（ＴＬＣ、ＱＬＣなどの）所望のＭＬＣモードで、選択的に動作される場合がある。
【００２９】
動作中は、データが、通常は、ページ毎にＮＡＮＤメモリデバイス１１０に書込または該デバイスから読込され、ブロック毎に消去される。しかし、１つまたは複数のメモリ操作（たとえば、読込、書込、消去など）は、所望に応じて、より大きい、またはより小さいメモリセルのグループで実施することができる。ＮＡＮＤメモリデバイス１１０のデータ伝送サイズは、通常、ページと称され、一方、ホストのデータ伝送サイズは、通常、セクターと称される。
【００３０】
データのページがユーザデータの複数のバイト（たとえば、複数のセクターのデータを含むデータペイロード）と、その対応するメタデータとを含むことができるが、ページのサイズは、しばしば、ユーザデータを貯蔵するために使用されるバイト数にのみ関する。一実施例として、４ＫＢのページサイズを有するデータのページは、４ＫＢのユーザデータ（たとえば、５１２Ｂのセクターサイズを想定して、８セクター）と、整合性のデータ（たとえば、エラーの検出もしくは修正のコードデータ）、アドレスデータ（たとえば、論理アドレスデータなど）、または、ユーザデータに関連する他のメタデータなどの、ユーザデータに対応するメタデータの複数のバイト（たとえば、３２Ｂ、５４Ｂ、２２４Ｂなど）を含む場合がある。
【００３１】
異なるタイプのメモリセルまたはメモリアレイ１２０は、異なるページサイズを規定することができるか、それに関連する異なる量のメタデータを必要とする場合がある。たとえば、異なるメモリデバイスのタイプは、異なるビットエラーレートを有する場合があり、このことは、データのページの完全性を確実にするために必要な、異なる量のメタデータに繋がり得る（たとえば、より高いビットエラーレートのメモリデバイスは、より少ないビットエラーレートのメモリデバイスよりも多くのバイトのエラー修正コードデータを必要とする場合がある）。一実施例として、マルチレベルセル（ＭＬＣ）のＮＡＮＤフラッシュデバイスは、対応するシングルレベルセル（ＳＬＣ）のＮＡＮＤフラッシュデバイスよりも高いビットエラーレートを有する場合がある。したがって、ＭＬＣデバイスは、対応するＳＬＣデバイスよりも多くの、エラーデータに関するメタデータのバイトを必要とする場合がある。
【００３２】
図２は、ブロック（たとえば、ブロックＡ２０１Ａ、ブロックＢ２０１Ｂなど）及びサブブロック（たとえば、サブブロックＡ０２０１Ａ０、サブブロックＡｎ２０１Ａｎ、サブブロックＢ０２０１Ｂ０、サブブロックＢｎ２０１Ｂｎなど）に編成された、メモリセルの複数のストリング（たとえば、第１のＡ０メモリストリング２０５Ａ０から第３のＡ０メモリストリング２０７Ａ０、第１のＡｎメモリストリング２０５Ａｎから第３のＡｎメモリストリング２０７Ａｎ、第１のＢ０メモリストリング２０５Ｂ０から第３のＢ０メモリストリング２０７Ｂ０、第１のＢｎメモリストリング２０５Ｂｎから第３のＢｎメモリストリング２０７Ｂｎなど）を含む、３Ｄ  ＮＡＮＤアーキテクチャの半導体メモリアレイ２００の例示的な概略図を示している。メモリアレイ２００は、メモリデバイスのブロック、デバイス、または他の単位に通常見られる、より多数の類似の構造の一部を示している。
【００３３】
メモリセルの各ストリングは、ソースライン（ＳＲＣ）２３５またはソース側の選択ゲート（ＳＧＳ）（たとえば、第１のＡ０ＳＧＳ２３１Ａ０から第３のＡ０ＳＧＳ２３３Ａ０、第１のＡｎＳＧＳ２３１Ａｎから第３のＡｎＳＧＳ２３３Ａｎ、第１のＢ０ＳＧＳ２３１Ｂ０から第３のＢ０ＳＧＳ２３３Ｂ０、第１のＢｎＳＧＳ２３１Ｂｎから第３のＢｎＳＧＳ２３３Ｂｎなど）と、ドレイン側の選択ゲート（ＳＧＤ）（たとえば、第１のＡ０ＳＧＤ２２６Ａ０から第３のＡ０ＳＧＤ２２８Ａ０、第１のＡｎＳＧＤ２２６Ａｎから第３のＡｎＳＧＤ２２８Ａｎ、第１のＢ０ＳＧＤ２２６Ｂ０から第３のＢ０ＳＧＤ２２８Ｂ０、第１のＢｎＳＧＤ２２６Ｂｎから第３のＢｎＳＧＤ２２８Ｂｎなど）との間で、Ｚ方向に、ソースからドレインにスタックされた、電荷貯蔵トランジスタ（たとえば、フローティングゲートトランジスタ、電荷トラップ構造など）の複数の段を含んでいる。３Ｄメモリアレイのメモリセルの各ストリングは、データライン（たとえば、ビットライン（ＢＬ）ＢＬ０  ２２０からＢＬ２  ２２２）としてＸ方向に沿って配置されるとともに、物理ページとしてＹ方向に沿って配置され得る。
【００３４】
物理ページ内では、各段がメモリセルの行を示し、メモリセルの各ストリングが列を示す。サブブロックは、１つまたは複数の物理ページを含むことができる。ブロックは、複数のサブブロック（または物理ページ）（たとえば、１２８、２５６、３８４など）を含むことができる。本明細書では、２つのブロックを有し、各ブロックが２つのサブブロックを有し、各サブブロックが単一の物理ページを有し、各物理ページがメモリセルの３つのストリングを有し、各ストリングがメモリセルの８つの段を有するものとして示されているが、他の実施例では、メモリアレイ２００は、より多いまたはより少ないブロック、サブブロック、物理ページ、メモリセルのストリング、メモリセル、または段を含むことができる。たとえば、メモリセルの各ストリングは、所望に応じて、より多いまたはより少ない段（たとえば、１６、３２、６４、１２８など）、及び、電荷貯蔵トランジスタの上または下に、半導体材料の、１つまたは複数の追加の段（たとえば、選択ゲート、データラインなど）を含むことができる。一実施例として、４８ＧＢのＴＬＣ  ＮＡＮＤメモリデバイスは、ページ毎に１８，５９２バイト（Ｂ）のデータ（１６，３８４＋２２０８バイト）、ブロック毎に１５３６ページ、面毎に５４８ブロック、デバイス毎に４以上の面を含むことができる。
【００３５】
メモリアレイ２００内の各メモリセルは、アクセスライン（たとえば、ワードライン（ＷＬ）ＷＬ００２１０ＡからＷＬ７０２１７Ａ、ＷＬ０１２１０ＢからＷＬ７１２１７Ｂなど）に結合された（たとえば、電気的に、または別様に操作可能に接続された）制御ゲート（ＣＧ）を含んでおり、これにより、所望のように、特定の段、または段の一部にわたって制御ゲート（ＣＧ）を集合的に結合する。３Ｄメモリアレイ内の特定の段、そしてひいては、ストリング内の特定のメモリセルは、それぞれのアクセスラインを使用してアクセスまたは制御することができる。選択ゲートのグループには、様々な選択ラインを使用してアクセスすることができる。たとえば、第１のＡ０ＳＧＤ２２６Ａ０から第３のＡ０ＳＧＤ２２８Ａ０には、Ａ０ＳＧＤラインＳＧＤＡ０２２５Ａ０を使用してアクセスすることができ、第１のＡｎＳＧＤ２２６Ａｎから第３のＡｎＳＧＤ２２８Ａｎには、ＡｎＳＧＤラインＳＧＤＡｎ２２５Ａｎを使用してアクセスすることができ、第１のＢ０ＳＧＤ２２６Ｂ０から第３のＢ０ＳＧＤ２２８Ｂ０には、Ｂ０ＳＧＤラインＳＧＤＢ０２２５Ｂ０を使用してアクセスすることができ、第１のＢｎＳＧＤ２２６Ｂｎから第３のＢｎＳＧＤ２２８Ｂｎには、ＢｎＳＧＤラインＳＧＤＢｎ２２５Ｂｎを使用してアクセスすることができる。第１のＡ０ＳＧＳ２３１Ａ０から第３のＡ０ＳＧＳ２３３Ａ０、及び、第１のＡｎＳＧＳ２３１Ａｎから第３のＡｎＳＧＳ２３３Ａｎには、ゲート選択ラインＳＧＳ０２３０Ａを使用してアクセスすることができ、第１のＢ０ＳＧＳ２３１Ｂ０から第３のＢ０ＳＧＳ２３３Ｂ０、及び、第１のＢｎＳＧＳ２３１Ｂｎから第３のＢｎＳＧＳ２３３Ｂｎには、ゲート選択ラインＳＧＳ１２３０Ｂを使用してアクセスすることができる。
【００３６】
一実施例では、メモリアレイ２００は、アレイのそれぞれの段の各メモリセルの制御ゲート（ＣＧ）または選択ゲート（または、ＣＧもしくは選択ゲートの一部）に結合するように構成された、複数のレベルの半導体材料（たとえば、ポリシリコンなど）を含むことができる。アレイ内のメモリセルの特定のストリングは、ビットライン（ＢＬ）及び選択ゲートなどの組合せを使用して、アクセス、選択、または制御され得、特定のストリング内の１つまたは複数の段の特定のメモリセルは、１つまたは複数のアクセスライン（たとえば、ワードライン）を使用して、アクセス、選択、または制御され得る。
【００３７】
図３は、ストリング（たとえば、第１のストリング３０５から第３のストリング３０７）の２次元アレイに配置された複数のメモリセル３０２と、段（たとえば、それぞれのワードライン（ＷＬ）ＷＬ０  ３１０からＷＬ７  ３１７、ドレイン側の選択ゲート（ＳＧＤ）ライン３２５、ソース側の選択ゲート（ＳＧＳ）ライン３３０などとして示される）と、感度増幅器またはデバイス３６０とを含む、ＮＡＮＤアーキテクチャの半導体メモリアレイ３００の一部の例示的概略図を示している。たとえば、メモリアレイ３００は、図２に示すものなど、３Ｄ  ＮＡＮＤアーキテクチャの半導体メモリデバイスのメモリセルの１つの物理的ページの一部の例示的な概略図を示すことができる。
【００３８】
メモリセルの各ストリングは、それぞれのソース側の選択ゲート（ＳＧＳ）（たとえば、第１のＳＧＳ３３１から第３のＳＧＳ３３３）を使用して、ソースライン（ＳＲＣ）に、また、それぞれのドレイン側の選択ゲート（ＳＧＤ）（たとえば、第１のＳＧＤ３２６から第３のＳＧＤ３２８）を使用して、それぞれのデータライン（たとえば、第１のビットライン（ＢＬ）ＢＬ０  ３２０から第３のビットラインＢＬ２  ３２２）に、結合される。図３の実施例では、８つの段（たとえば、ワードライン（ＷＬ）ＷＬ０  ３１０からワードラインＷＬ７  ３１７を使用する）、及び、３つのデータライン（ＢＬ０  ３２６からＢＬ２  ３２８）で示されているが、他の実施例は、所望のように、より多いまたはより少ない段またはデータラインを有するメモリセルのストリングを含むことができる。
【００３９】
例示的メモリアレイ３００などの、ＮＡＮＤアーキテクチャの半導体メモリアレイでは、選択されたメモリセル３０２の状態に、選択されたメモリセルを含む特定のデータラインと関連する電流または電圧の変化を検知することによってアクセスすることができる。メモリアレイ３００には、１つまたは複数のドライバを使用して（たとえば、制御回路、１つまたは複数のプロセッサ、デジタルロジックなどによって）アクセスすることができる。一実施例では、１つまたは複数のドライバは、特定のメモリセルまたはメモリセルのセットの上で実施されることが所望である動作のタイプに応じて、特定の電位を、１つまたは複数のデータライン（たとえば、ビットラインＢＬ０からＢＬ２）、アクセスライン（たとえば、ワードラインＷＬ０からＷＬ７）、または選択ゲートに駆動することにより、特定のメモリセルか、メモリセルのセットを作動させることができる。
【００４０】
メモリセルにデータをプログラムするか書き込むために、プログラミング電圧（Ｖｐｇｍ）（たとえば、１つまたは複数のプログラミングパルスなど）を、選択されたワードライン（たとえば、ＷＬ４）、そしてひいては、選択されたワードラインに結合された各メモリセルの制御ゲート（たとえば、ＷＬ４に結合されたメモリセルの第１の制御ゲート（ＣＧ）３４１から第３の制御ゲート（ＣＧ）３４３）に、印加することができる。プログラミングパルスは、たとえば、１５Ｖか、１５Ｖの近位で開始することができ、特定の実施例では、各プログラミングパルスの印加の間に、大きさを増大させることができる。プログラム電圧が選択されたワードラインに印加される間に、大地電位（たとえばＶｓｓ）などの電位を、プログラミングのターゲットとされる、データライン（たとえばビットライン）、及び、メモリセルの基板（そしてひいては、ソースとドレインとの間のチャンネル）に印加することができ、チャンネルから、ターゲットとなるメモリセルのフローティングゲートへと電荷が伝送される（たとえば、直接の注入か、ファウラーノルドハイム（ＦＮ）トンネリングなど）ことになる。
【００４１】
対照的に、パス電圧（Ｖｐａｓｓ）を、プログラミングのターゲットとなっていないメモリセルを有する１つまたは複数のワードラインに印加して、または、抑制電圧（たとえば、Ｖｃｃ）を、プログラミングのターゲットとなっていないメモリセルを有するデータライン（たとえば、ビットライン）に印加して、たとえば、電荷がチャンネルから、そのようなターゲットとされていないメモリセルのフローティングゲートに伝送されることを抑制することができる。パス電圧は、たとえば、プログラミングのターゲットとなっているワードラインに印加されたパス電圧の近さに応じて、可変とすることができる。抑制電圧は、大地電位（たとえば、Ｖｓｓ）に対する、外部のソースまたは供給源（たとえば、バッテリ、ＡＣ−ＤＣコンバータなど）からの電圧などの、供給電圧（Ｖｃｃ）を含むことができる。
【００４２】
実施例として、プログラミング電圧（たとえば、１５Ｖ以上）が、ＷＬ４などの特定のワードラインに印加される場合、１０Ｖのパス電圧を、ＷＬ３、ＷＬ５などの、１つまたは複数の他のワードラインに印加して、ターゲットとされていないメモリセルのプログラミングを抑制するか、プログラミングのターゲットとされていないそのようなメモリセル上に貯蔵された値を保持することができる。印加されるプログラム電圧と、ターゲットとされていないメモリセルとの間の距離が増大するにつれて、ターゲットとされていないメモリセルのプログラミングを抑制するために必要なパス電圧が低減され得る。たとえば、１５Ｖのプログラミング電圧がＷＬ４に印加される場合、１０Ｖのパス電圧をＷＬ３及びＷＬ５に印加することができ、８Ｖのパス電圧をＷＬ２及びＷＬ６に印加することができ、７Ｖのパス電圧をＷＬ１及びＷＬ７に印加することができる、などとなる。他の実施例では、パス電圧、またはワードラインの数などは、より高いまたはより低い、もしくは、より多いまたはより少なくすることができる。
【００４３】
１つまたは複数のデータライン（たとえば、第１のビットライン、第２のビットライン、または第３のビットライン（ＢＬ０からＢＬ２）３２０から３２２）に結合された感度増幅器３６０は、特定のデータライン上の電圧または電流を検知することにより、それぞれのデータラインの各メモリセルの状態を検出することができる。
【００４４】
１つまたは複数のプログラミングパルス（たとえば、Ｖｐｇｍ）の印加間に、評価動作を実施して、選択されたメモリセルがその意図されたプログラムされた状態に達しているかを判定することができる。選択されたメモリセルがその意図されたプログラムされた状態に達している場合、このメモリセルは、さらなるプログラミングが抑制され得る。選択されたメモリセルがその意図されたプログラムされた状態に達していない場合、追加のプログラミングパルスを印加することができる。特定の数のプログラミングパルス（たとえば、最大数）の後に、選択されたメモリセルがその意図されたプログラムされた状態に達していない場合、選択されたメモリセル、または、そのような選択されたメモリセルに関連付けられたストリング、ブロック、もしくはページは、不良であるとマークされ得る。
【００４５】
メモリセルまたはメモリセルのグループを消去する（たとえば、消去は、通常、ブロックまたはサブブロック毎に実施される）ために、消去電圧（Ｖｅｒｓ）（たとえば、通常はＶｐｇｍ）を、（たとえば、１つまたは複数のビットライン、選択ゲートなどを使用して）消去のターゲットとされているメモリセルの基板（そしてひいては、ソースとドレインとの間のチャンネル）に印加することができ、一方、ターゲットとなっているメモリセルのワードラインは、大地電位（たとえば、Ｖｓｓ）などの、ある電位に維持され、ターゲットとされているメモリセルのフローティングゲートからチャンネルへ、電荷が伝送されることになる（たとえば、直接の注入か、ファウラーノルドハイム（ＦＮ）トンネリングなど）。
【００４６】
図４は、複数のメモリセル４０４を有するメモリアレイ４０２と、メモリアレイ４０２に通信を提供するか、メモリアレイ４０２上で１つまたは複数のメモリ操作を実施する、１つまたは複数の回路または構成要素とを含むメモリデバイス４００の例示的ブロック図を示している。メモリデバイス４００は、行デコーダ４１２、列デコーダ４１４、感度増幅器４２０、ページバッファ４２２、セレクタ４２４、入力／出力（Ｉ／Ｏ）回路４２６、及びメモリ制御ユニット４３０を含むことができる。
【００４７】
メモリアレイ４０２のメモリセル４０４は、第１のブロック４０２Ａ及び第２のブロック４０２Ｂなど、ブロック毎に配置することができる。各ブロックは、サブブロックを含むことができる。たとえば、第１のブロック４０２Ａは、第１のサブブロック４０２Ａ０及び第２のサブブロック４０２Ａｎを含むことができ、第２のブロック４０２Ｂは、第１のサブブロック４０２Ｂ０及び第２のサブブロック４０２Ｂｎを含むことができる。各サブブロックは、複数の物理ページを含むことができ、各ページは、複数のメモリセル４０４を含んでいる。本明細書では、２つのブロックを有し、各ブロックが２つのサブブロックを有し、各サブブロックが複数のメモリセル４０４を有するように示されているが、他の実施例では、メモリアレイ４０２は、より多いまたはより少ないブロック、サブブロック、メモリセルなどを含むことができる。他の実施例では、メモリセル４０４は、複数の行、列、ページ、サブブロック、ブロックなどで配置することができ、また、たとえば、アクセスライン４０６、第１のデータライン４１０、または、１つもしくは複数の選択ゲート、ソースラインなどを使用してアクセスされ得る。
【００４８】
メモリ制御ユニット４３０は、たとえば、１つもしくは複数のクロック信号か、所望の操作（たとえば、書込、読込、消去など）を示す制御信号を含む制御ライン４３２上で受信された１つもしくは複数の信号もしくは命令、または、１つもしくは複数のアドレスライン４１６上で受信されたアドレス信号（Ａ０からＡＸ）に従って、メモリデバイス４００のメモリ操作を制御することができる。メモリデバイス４００の外部の１つまたは複数のデバイスは、制御ライン４３２上の制御信号の値、または、アドレスライン４１６上のアドレス信号を制御することができる。メモリデバイス４００の外部のデバイスの実施例には、限定ではないが、図４に示されていない、ホスト、メモリコントローラ、プロセッサ、または、１つもしくは複数の回路もしくは構成要素が含まれ得る。
【００４９】
メモリデバイス４００は、１つまたは複数のメモリセル４０４にデータを伝送する（たとえば、書込または消去）か、１つまたは複数のメモリセル４０４からデータが伝送される（たとえば、読込）ように、アクセスライン４０６及び第１のデータライン４１０を使用することができる。行デコーダ４１２及び列デコーダ４１４は、アドレスライン４１６からのアドレス信号（Ａ０からＡＸ）を受信及びデコードすることができ、どのメモリセル４０４にアクセスされることになるかを判定することができ、また、上述のような、アクセスライン４０６（たとえば、複数のワードライン（ＷＬ０からＷＬｍ）の１つまたは複数）か、第１のデータライン４１０（たとえば、複数のビットライン（ＢＬ０からＢＬｎ）の１つまたは複数）の１つまたは複数に信号を提供することができる。
【００５０】
メモリデバイス４００は、第１のデータライン４１０を使用して、メモリセル４０４上のデータの値を判定する（たとえば、読込）か、メモリセル４０４上に書き込まれるデータの値を判定するように構成された、感度増幅器４２０などの検知回路を含むことができる。たとえば、メモリセル４０４の選択されたストリングでは、感度増幅器４２０の１つまたは複数が、選択されたストリングを通ってデータライン４１０に、メモリアレイ４０２内を読込電流が通ることに応じて、選択されたメモリセル４０４内の論理レベルを読み込むことができる。
【００５１】
メモリデバイス４００の外部の１つまたは複数のデバイスは、Ｉ／Ｏライン（ＤＱ０からＤＱＮ）４０８、アドレスライン４１６（Ａ０からＡＸ）、または制御ライン４３２を使用して、メモリデバイス４００と通信することができる。入力／出力（Ｉ／Ｏ）回路４２６は、たとえば制御ライン４３２及びアドレスライン４１６に応じて、Ｉ／Ｏライン４０８を使用して、メモリデバイス４００内へ、またはメモリデバイス４００から外に、たとえば、ページバッファ４２２またはメモリアレイ４０２の内または外に、データの値を伝送することができる。ページバッファ４２２は、メモリアレイ４０２の関連する部分にデータがプログラムされる前に、メモリデバイス４００の外部の１つまたは複数のデバイスから受信されたデータを貯蔵することができるか、データが、メモリデバイス４００の外部の１つまたは複数のデバイスに伝送される前に、メモリアレイ４０２から読み込まれたデータを貯蔵することができる。
【００５２】
列デコーダ４１４は、アドレス信号（Ａ０からＡＸ）を受信し、１つまたは複数の列選択信号（ＣＳＥＬ１からＣＳＥＬｎ）にデコードすることができる。セレクタ４２４（たとえば、選択回路）は、列選択信号（ＣＳＥＬ１からＣＳＥＬｎ）を受信し、メモリセル４０４から読み込まれるか、メモリセル４０４にプログラムされるデータの値を示すページバッファ４２２内のデータを選択することができる。選択されたデータは、第２のデータライン４１８を使用して、ページバッファ４２２とＩ／Ｏ回路４２６との間で伝送させることができる。
【００５３】
メモリ制御ユニット４３０は、供給電圧（Ｖｃｃ）４３４及び負の供給（Ｖｓｓ）４３６（たとえば、大地電位）などの、正の供給信号と負の供給信号とを、外部のソースまたは供給源（たとえば、内部または外部のバッテリ、ＡＣ−ＤＣコンバータなど）から受信することができる。特定の実施例では、メモリ制御ユニット４３０は、正または負の供給信号を内部で提供するように、レギュレータ４２８を含むことができる。
【００５４】
通常のメモリデバイスでは、電子デバイスにインストールされた電子デバイスのオペレーティングシステム及びメモリデバイスのファームウェアは、メモリデバイスのパフォーマンスを、電子デバイスのパフォーマンスのニーズ及び需要に対してより完全に同調させることから、利益が得られる。たとえば、電子デバイスのバッテリ電力が低い場合、メモリデバイスの電力消費を低下させることが有益となる。別の実施例として、大量のファイルの伝送の前には、メモリデバイスの速度を上げることが有益となる。本発明のオペレーティングシステム及びメモリデバイスは、この方式では同調されていない。
【００５５】
ＳＬＣキャッシュの動作の特性を変更することを通して、電子デバイスのオペレーティングシステムによるメモリデバイスのパフォーマンスの特性の制御を可能にする、方法、システム、及びマシン可読媒体が開示されている。これら機構により、オペレーティングシステムに、動作条件の変更に応じて実行中にメモリデバイスのパフォーマンスの特性を変更する方法が提供される。例示的なメモリデバイスのパフォーマンスの特性には、速度、電力消費、温度出力、データの完全性、及びフリースペースが含まれる。変更される場合がある、例示的なＳＬＣキャッシュの動作の特性には、ＳＬＣキャッシュの構成、ＳＬＣキャッシュの動作が含まれ、いくつかの実施例では、キャッシュ動作が引き起こされる場合がある（たとえば、不要部分の整理）。
【００５６】
いくつかの実施例では、オペレーティングシステムは、通信インターフェース（たとえば、ＵＦＳ）を越えてメモリデバイスのファームウェアにメッセージを送信することにより、メモリデバイスのパフォーマンスの特性を変更する場合がある。オペレーティングシステムは、１つまたは複数の電子デバイスの状態の通知をメモリデバイスに送信する場合があり、これにより、ＳＬＣキャッシュの構成及び／または動作を変化させる場合がある。電子デバイスの状態の通知は、メモリデバイスがインストールされた電子デバイスの状態の、メモリデバイスに対するオペレーティングシステムよる通知である場合がある。他の実施例では、メモリデバイスのパフォーマンスの特性を明確に変更するよりむしろ、オペレーティングシステムが、ＳＬＣキャッシュ構成（たとえば、サイズ）を変更し、ひいては、メモリデバイスのパフォーマンスの特性を変更するように、データの書込または消去をする場合がある。
【００５７】
例示的な電子デバイスの状態の通知は、オペレーティングシステムによって監視されているバッテリが低いことを示す、低電力の通知である。それに応じて、メモリデバイスは、より少ないＳＬＣキャッシュ（そして、より多くのＭＬＣキャッシュ）を有するように、及び／または、新たな書込では、ＳＬＣキャッシュをバイパスするようにメモリセルを再構成する場合がある。これにより、電力が節約される。別の例示的な電子デバイスの状態の通知は、差し迫った大量の伝送である場合がある。この通知では、オペレーティングシステムが、大量のデータが所定の時間内に書き込まれる場合があることを判定するか予期する場合がある。たとえば、オペレーティングシステムは、ストリーミングしている音声またはビデオを受信、送信、または記録するための準備をする場合がある。それに応じて、メモリデバイスは、ピークパフォーマンスを提供するように、大量のデータの伝送の予期において、ＳＬＣキャッシュのサイズを増大させる場合がある。
【００５８】
さらに別の例示的な電子デバイスの状態の通知には、高い周囲の温度の通知が含まれる。この通知は、周囲の温度（電子デバイスの一部であるが、メモリデバイスの一部ではない温度センサによって監視されている）を検出しているオペレーティングシステムが、閾値を超える電子デバイスの環境の空気の温度を検出することに応答して、行われる場合がある。メモリデバイスは、メモリデバイスの温度を低く維持し、サーマルスロットリングを避けることの試みの中で、ＳＬＣキャッシュの使用を、より低いメモリデバイスの熱生成に制限するなどを行う場合がある。
【００５９】
さらに別の例示的な電子デバイスの状態の通知は、差し迫ったスリープまたは休止状態の通知である。この通知は、メモリデバイスに、様々な不要部分の整理動作を行うこと、及び／または、ＳＬＣキャッシュからＭＬＣストレージにデータを移動することを可能にする。
【００６０】
述べたように、いくつかの実施例では、電子デバイスの状態の通知を送信するよりむしろ、オペレーティングシステムが、明確な指示なしに、ＳＬＣキャッシュの再構成に影響するように、メモリデバイスに対し、データの消去、移動、または書込を行う場合がある。このことは、いくつかのメモリデバイスにおいて、ＳＬＣキャッシュの量が、論理ブロックアドレッシング（ＬＢＡ）の割当によって判定されるという事実を利用する。より多くのＬＢＡが割り当てられると、ドライブ上のフリーのメモリブロックが低減される。宣伝された容量を提供するために、メモリデバイスは、ＳＬＣキャッシュのサイズを圧縮し、ＳＬＣをＭＬＣに変換する。フリースペースが形成されると、ＭＬＣは、次いで、ＳＬＣに戻るように変換される場合がある。
【００６１】
このため、たとえば、オペレーティングシステムが、（たとえば、ドライブ、ビットエラー、または他の基準を報告する、セルフモニタリング・アナリシス・アンド・リポーティング・テクノロジー（ＳＭＡＲＴ）のモニタリング方法を通して）メモリデバイスのメモリセルが不良になっている状況を検出した場合、オペレーティングシステムは、メモリデバイスからデータを消去する場合がある。これにより、メモリデバイスに、ＭＬＣをＳＬＣのメモリセルにふたたび割り当てさせ、信頼性の低いストレージから、信頼性の高いストレージにデータを移動する。データを消去するために、オペレーティングシステムは、オペレーティングシステムまたはユーザデータを圧縮し、一時的なファイル（たとえば、キャッシュ、インターネットのブラウジング履歴、クッキー、リサイクル箱またはゴミ箱など）を消去し、ページまたはスワップファイルのサイズを低減し、ユーザに、ユーザデータを消去することを依頼するなどする場合がある。
【００６２】
ここで図５に移ると、デバイスのパフォーマンスを制御するオペレーティングシステムの方法５００のフローチャーが、本開示のいくつかの実施例にしたがって示されている。操作５１０では、電子デバイスの状態の、状況の通知が、メモリデバイスによってオペレーティングシステムから受信される場合がある。たとえば、低バッテリの通知、差し迫った大量の伝送の通知、高い周囲の温度の通知などが、ユニバーサルフラッシュストレージ（ＵＦＳ）のインターフェースなどのインターフェースを越えて受信される場合がある。
【００６３】
操作５１４において、いくつかの実施例では、メモリデバイスが、受信された電子デバイスの状態の通知を処理するための１つまたは複数のルールを判定する場合がある。メモリデバイスは、デバイスの状況の通知が与えられた場合に、ＳＬＣキャッシュをどのように変更するかを特定するルールのセットとともに構成されている場合がある。メモリデバイスは、電子デバイスの状態の通知を受信し、適切なルールを確認し、ルール内で動作を実行する場合がある。ルールは、操作５１５で実行される場合があり、また、メモリデバイスが、操作５１６においてキャッシュ構成を変更し、操作５１８においてキャッシュの動作のインジケータを変更し、及び／または、操作５２０において、１つまたは複数のＳＬＣキャッシュのルーチンを実行するように、特定する場合がある。ルールのセットは、ファームウェアオブジェクト、外部のプログラマを通して、オペレーティングシステムから通信インターフェースを越えて、など、メモリデバイス内にプログラムされている場合がある。
【００６４】
操作５１６では、ＳＬＣキャッシュの構成が、操作５１０で受信された通知、及び、操作５１４で識別されたルールに基づいて変更される場合がある。例示的な構成の変更には、ＳＬＣキャッシュのサイズの変更（増大または減少）、どのメモリセルがＳＬＣキャッシュを含むかの変更（たとえば、ＳＬＣキャッシュの物理的な配置）などが含まれる。
【００６５】
一実施例として、電子デバイスの状態の通知は、オペレーティングシステムが、大量のファイルの伝送の準備ができていることの通知である場合がある。たとえば、ユーザは、ビデオまたは音楽のストリーミングを要求する場合があるか、高精細のビデオの記録を開始する場合がある。メモリデバイスによって貯蔵されたルールは、１つまたは複数の利用可能なＭＬＣメモリセルが、この通知が受信されると、ＳＬＣキャッシュに再構成されることになることを示す場合がある。ＳＬＣキャッシュにおけるサイズの増大は、ルールによって特定される場合があり、いくつかの実施例では、決まったサイズの増大である場合がある。他の実施例では、ルールは、利用可能なＭＬＣ（たとえば、ＬＢＡの利用）、予期される伝送サイズ（オペレーティングシステムによって通知に提供される場合がある）などの、多くの因子に基づく場合がある、式を特定する場合がある。
【００６６】
操作５１８では、ＳＬＣキャッシュの動作変更のインジケータが、メモリデバイスに、キャッシュの動作を変更するように信号を送るように設定されている場合がある。いくつかの実施例では、この通知は、特定の動作が変更されたことをメモリデバイスに通知するように、（ルールによって示されるように）フラグを設定すること、または、いくつかの他のデータ構造を利用することを伴う場合がある。たとえば、低電力の通知が受信されると、メモリデバイスは、電力を節約するために、書込リクエストが受信された場合に、ＳＬＣキャッシュをバイパスするようにフラグを設定する場合がある。それに続く書込リクエストは、フラグが設定されている場合、ＳＬＣキャッシュをバイパスし、ＭＬＣに直接書き込む場合がある。
【００６７】
他の実施例では、様々なキャッシュルーチンが、特定の電子デバイスの状態の通知を受信することに応じて、操作５２０において、（ルールによって規定されるように）コールされる場合がある。たとえば、オペレーティングシステムが、メモリデバイスがインストールされた電子デバイスが、スリープ状態か休止状態に移行しそうであることを示す場合、ルールにより、メモリデバイスが、不要部分の整理を開始する、及び／または、ＳＬＣキャッシュからＭＬＣストレージにデータを移動する場合があり、及び／または、ＳＬＣキャッシュのサイズを低減させる場合があることが特定される場合がある。
【００６８】
いくつかの実施例では、通知は、デバイスの電力がもはや低くなく、フルパワーでの動作を再開することである場合がある。たとえば、ＳＬＣキャッシュに新たな書込を配置するためのものである。これら実施例では、ＳＬＣキャッシュへの書込を一時停止するために、フラグがＳＬＣキャッシュプロファイルに設定された場合、フラグは消去される場合がある。
【００６９】
ＳＬＣキャッシュの動作が変更される場合があることから、メモリデバイスは、書込リクエストの扱いなど、いくつかの操作を別様に実施する場合がある。ここで図６に移ると、メモリデバイスにおける書込リクエストを処理する方法６００のフローチャートが、本開示のいくつかの実施例にしたがって示されている。操作６１０では、書込操作が、たとえば、ＵＦＳまたは他の通信インターフェースを越えて、ホストから、メモリデバイスによって受信される場合がある。操作６１６では、メモリデバイスは、いずれかの動作変更のインジケータが存在するか（たとえば、いずれかのフラグが設定されているか）を識別する場合がある。操作６１８では、メモリデバイスは、動作変更インジケータに基づき、リクエストからＳＬＣキャッシュにデータを書き込むかを判定する場合がある。たとえば、メモリデバイスが、低バッテリの状況が存在することの、電子デバイスの状態の通知を受信した場合、動作変更のインジケータが、メモリデバイスがＳＬＣキャッシュへの書込リクエストを貯蔵するべきではないことを示すために設定される場合がある。
【００７０】
操作６１８において、メモリデバイスが、ＳＬＣキャッシュへの書込をしないことを判定した場合、操作６２０において、システムは、ＭＬＣストレージにデータを直接書き込む場合がある。操作６１８において、メモリデバイスが、ＳＬＣキャッシュへのデータの書込をすることを判定した場合、操作６２２において、システムは、そのデータをＳＬＣキャッシュに書き込む場合があり、次いで、（たとえば、アイドリング時間の間に）ＳＬＣからＭＬＣにブロックを移動する場合がある。
【００７１】
ここで図７に移動すると、電子デバイスを監視し、電子デバイスの状態の通知を送信する、オペレーティングシステムの方法７００のフローチャートが、本開示のいくつかの実施例にしたがって示されている。操作７１０では、オペレーティングシステムは、１つまたは複数のデバイスの状況を監視する場合がある。実施例には、大量のデータをメモリデバイスに書き込む差し迫った要求、高い周囲の温度、低電力の状況、低電力の状況の後に通常の電力の状況に戻ること、差し迫ったスリープまたは休止状態などが含まれる。操作７１４では、本デバイスが、これら状況の１つを検出する場合がある。操作７１６では、オペレーティングシステムは、デバイスの状況が、メモリデバイスの動作の変化を示すことを判定する場合がある。たとえば、オペレーティングシステムは、どの電子デバイスの状態の通知が送信されたか、及び、それに応じたデバイスの状況を特定する一連のルールを利用する場合がある。操作７２０では、デバイスが、デバイスの状態の状況が送信されることになると判定した場合、オペレーティングシステムが、電子デバイスの状態の通知を、メモリデバイスに、通信インターフェース（たとえばＵＦＳ）を越えて送信する。
【００７２】
図７の方法７００が、すでに述べたように、電子デバイスの状態の通知のメッセージを利用したが、オペレーティングシステムは、ＳＬＣキャッシュの構成、そしてひいては、メモリデバイスの動作の特性を、メモリデバイスへの通常の読込／書込のコマンドを通して、書き込むか、消去するか、移動するか、別様にデータを操作することにより、変更する場合がある。
【００７３】
図８は、本開示のいくつかの実施例による、メモリコントローラ８１５を示している。メモリコントローラ８１５は、図１のメモリコントローラ１１５の１つの例示的な実施態様である場合がある。メモリマネージャ８２５は、メモリマネージャ１２５の実施例である場合があり、テーブル５３０は、テーブル１３０の実施例である場合があり、コントローラ８３５は、コントローラ１３５の実施例である場合があり、ＥＣＣ８４０は、ＥＣＣ１４０の実施例である場合がある。いくつかの実施例では、メモリマネージャ８２５は、ＳＬＣキャッシュマネージャ８３２を含む場合がある。ＳＬＣキャッシュマネージャ８３２は、ＳＬＣキャッシュの動作プロファイル８３４などの、ＳＬＣキャッシュの動作プロファイルをロードし、この動作プロファイルを利用してＳＬＣキャッシュを構成する場合がある。ＳＬＣキャッシュの動作プロファイル８３４は、ＳＬＣキャッシュの構成情報、動作変更のインジケータ、及び、電子デバイスの状態の通知を処理するためのルールのセットを含む場合がある。ＳＬＣキャッシュマネージャは、メモリセルを、ＳＬＣまたはＭＬＣとして初期化するために、ＳＬＣキャッシュの動作プロファイルを読み込む場合がある。ＳＬＣキャッシュマネージャ８３２は、電子デバイスの状態の通知をも受信し、それに応じて、ＳＬＣキャッシュの構成、及び、動作のインジケータをアップデートする場合がある。ＳＬＣキャッシュの動作プロファイル８３４は、メモリデバイス内に、変更できないようにコードが組まれる場合がある、メモリマネージャ８２５（またはコントローラ８３５）のワーキングメモリ内にある場合がある、メモリデバイスのストレージ内に位置している場合がある、ホストデバイスからインターフェース（たとえば、ＵＦＳインターフェース）を越えて送信される場合があるなどである。
【００７４】
書込コントローラ８３７は、ＳＬＣキャッシュの動作プロファイル８３４を利用する場合もある。たとえば、ＳＬＣキャッシュの動作プロファイル８３４は、ＳＬＣキャッシュの動作に対する変更を特定する構成情報に加え、動作変更のインジケータを含む場合がある。たとえば、メモリデバイスのメモリセルに書き込む場合、動作変更のインジケータは、メモリデバイスが、ＳＬＣキャッシュを利用するよりむしろ、ＭＬＣストレージに書き込むべきであることを特定する場合がある。書込リクエストが受信されると、書込コントローラ８３７は、ＳＬＣキャッシュの動作プロファイル８３４をチェックする場合があり、また、いずれかの動作変更のインジケータが書込リクエストに影響するかを判定し、影響する場合は、適切な動作をする場合がある。
【００７５】
図９は、例示的なマシン９００のブロック図を示しており、このブロック図上で、本明細書に論じる技術（たとえば、方法）のいずれか１つまたは複数が実施される場合がある。代替的実施形態では、マシン９００は、スタンドアロンのデバイスとして動作する場合があるか、他のマシンに接続されている（たとえば、ネットワーク接続されている）場合がある。ネットワーク接続された配置では、マシン９００は、サーバ−クライアントのネットワーク環境において、サーバマシン、クライアントマシン、または両方の容量内で動作する場合がある。一実施例では、マシン９００は、ピアツーピア（Ｐ２Ｐ）の（または他の分布された）ネットワーク環境におけるピアマシンとして作用する場合がある。マシン９００は、パーソナルコンピュータ（ＰＣ）、タブレットＰＣ、セットトップボックス（ＳＴＢ）、パーソナルデジタルアシスタント（ＰＤＡ）、モバイル電話、ウェブ用器具、ＩｏＴデバイス、自動車用システム、または、そのマシンによって取られる動作を特定する命令を（順次的か別様に）実行することが可能である任意のマシンである場合がある。さらに、単一のマシンのみが図示されているが、「マシン」との用語は、クラウドコンピューティング、サービスとしてのソフトウェア（ＳａａＳ）、他のコンピュータクラスタ構成など、本明細書で論じた方法のいずれか１つまたは複数を実施するように、命令のセット（または複数のセット）を、個別に、または連動して実行するマシンの任意の集合を含むようにも取られるものとする。
【００７６】
本明細書に記載のように、各実施例は、論理、構成要素、デバイス、パッケージ、または機構を含む場合があるか、これらによって動作される場合がある。回路構成は、ハードウェア（たとえば、シンプルな回路、ゲート、論理など）を含む有形の存在に実施される回路の集合（たとえば、セット）である。回路構成の帰属関係は、時間、及び、下にあるハードウェアの可変性に対して柔軟である場合がある。回路構成は、動作する場合に、特定の作業を単独で、または組み合わせて実施する場合がある部材を含んでいる。一実施例として、回路構成のハードウェアは、特定の操作を実施するように不変的に設計されている（たとえば、物理的に組み込まれている）場合がある。一実施例では、回路構成のハードウェアは、特定の操作の命令をエンコードするように、物理的に変化されたコンピュータ可読媒体（たとえば、磁気的、電気的に、移動可能な、不変の質量の小片の配置など）を含む、様々に接続された物理的構成要素（たとえば、実行ユニット、トランジスタ、シンプルな回路など）を含む場合がある。物理的構成要素との接続において、ハードウェア構成物の基本的な電気的特性が、たとえば、絶縁体から導電体へ、またはその逆に変化される。命令により、関与するハードウェア（たとえば、実行ユニットまたはローディング機構）が、動作時に、特定の作業の一部を実施するように、可変接続を介して、ハードウェア内の回路構成の部材を形成することを可能にする。したがって、コンピュータ可読媒体は、デバイスが動作している場合に、回路構成の他の構成要素に通信可能に結合されている。一実施例では、物理的構成要素のいずれかが、２つ以上の回路構成の２つ以上の部材で使用される場合がある。たとえば、動作下では、実行ユニットが、１つの時点において、第１の回路構成の第１の回路で使用され、異なる時点では、第１の回路構成の第２の回路、または第２の回路構成の第３の回路によって再使用される場合がある。
【００７７】
マシン（たとえば、コンピュータシステム）９００（たとえば、ホストデバイス１０５、メモリデバイス１１０など）は、ハードウェアプロセッサ９０２（たとえば、中央処理ユニット（ＣＰＵ）、画像処理ユニット（ＧＰＵ）、ハードウェアプロセッサコア、またはこれらの任意の組合せ、メモリコントローラ１１５など）、メインメモリ９０４、及び、スタティックメモリ９０６を含む場合があり、これらのいくつかまたはすべてが、インターリンク（たとえば、バス）９０８を介して互いに通信する場合がある。マシン９００は、ディスプレイユニット９１０、アルファニューメリック入力デバイス９１２（たとえば、キーボード）、及びユーザインターフェース（ＵＩ）ナビゲーションデバイス９１４（たとえば、マウス）をさらに含む場合がある。一実施例では、ディスプレイユニット９１０、入力デバイス９１２、及びＵＩナビゲーションデバイス９１４は、タッチスクリーンディスプレイである場合がある。マシン９００は、貯蔵デバイス（たとえば、ドライブユニット）９１６、信号生成デバイス９１８（たとえば、スピーカ）、ネットワークインターフェースデバイス９２０、及び、グローバルポジショニングシステム（ＧＰＳ）のセンサ、コンパス、加速度計、または他のセンサなどの１つまたは複数のセンサ９１６を追加的に含む場合がある。マシン９００は、１つまたは複数の周囲のデバイス（たとえば、プリンタ、カードリーダなど）の通信または制御のために、シリアル（たとえば、ユニバーサルシリアルバス（ＵＳＢ）、パラレル、または他の有線もしくは無線（たとえば、赤外（ＩＲ）、近距離無線通信（ＮＦＣ）など）接続などの、出力コントローラ９２８を含む場合がある。
【００７８】
貯蔵デバイス９１６は、本明細書に記載の技術または機能のいずれか１つまたは複数を実施するか、いずれか１つまたは複数によって利用される、データ構造または命令９２４（たとえば、ソフトウェア）の、１つまたは複数のセットが貯蔵された、マシン可読媒体９２２を含む場合がある。命令９２４は、マシン９００によるその命令９２４の実行の間、メインメモリ９０４内、スタティックメモリ９０６内、または、ハードウェアプロセッサ９０２内に、完全に、または少なくとも部分的に存在する場合もある。一実施例では、ハードウェアプロセッサ９０２、メインメモリ９０４、スタティックメモリ９０６、または貯蔵デバイス９１６の、１つまたは任意の組合せが、マシン可読媒体９２２を構築する場合がある。
【００７９】
マシン可読媒体９２２が、単一の媒体として図示されているが、「マシン可読媒体」との用語は、１つまたは複数の命令９２４を貯蔵するように構成された、単一の媒体または複数の媒体（たとえば、集中型か分散型のデータベース、または、関連するキャッシュ及びサーバ）を含む場合がある。
【００８０】
「マシン可読媒体」との用語は、マシン９００による実行のために、命令を貯蔵、エンコード、または保持することが可能であるとともに、マシン９００に、本開示の技術のいずれか１つまたは複数を実施させるか、そのような命令によって使用されるか、そのような命令に関連付けられたデータ構造を貯蔵、エンコード、または保持することが可能である、任意の媒体を含む場合がある。非限定的なマシン可読媒体の実施例には、ソリッドステートメモリ、ならびに、光学媒体及び磁気媒体が含まれる場合がある。一実施例では、大容量のマシン可読媒体が、不変（たとえば、静止）質量を有する複数の小片を伴う、マシン可読媒体を含んでいる。したがって、大容量のマシン可読媒体は、一時的に信号を伝播するものではない。大容量のマシン可読媒体の特定の実施例には、半導体メモリデバイス（たとえば、電気的にプログラム可能なリードオンリメモリ（ＥＰＲＯＭ）、電気的に消去書き込み可能リードオンリメモリ（ＥＥＰＲＯＭ））及びフラッシュメモリデバイスなどの不揮発性メモリ、内部のハードディスク及びリムーバブルディスクなどの磁気ディスク、光磁気ディスク、ならびに、ＣＤ−ＲＯＭ及びＤＶＤ−ＲＯＭのディスクが含まれる場合がある。
【００８１】
命令９２４（たとえば、ソフトウェア、プログラム、オペレーティングシステム（ＯＳ）など）または他のデータが、貯蔵デバイス９２１に貯蔵され、プロセッサ９０２による使用のために、メモリ９０４によってアクセスされ得る。メモリ９０４（たとえば、ＤＲＡＭ）は、通常、迅速であるが揮発性であり、このため、「オフ」状態にある間も含む、長期間の貯蔵に適切である、貯蔵デバイス９２１（たとえば、ＳＳＤ）とは異なるタイプのストレージである。命令９２４、または、ユーザもしくはマシン９００によって使用されているデータは、通常、プロセッサ９０２による使用のために、メモリ９０４内にロードされている。メモリ９０４が満杯である場合、貯蔵デバイス９２１からの仮想的スペースを、メモリ９０４を補うために割り当てることができるが、貯蔵デバイス９２１が、通常は、メモリ９０４よりも遅いこと、及び書込速度が、通常は、読込速度の少なくとも２倍の遅さであることから、仮想メモリの使用が、（メモリ９０４、たとえば、ＤＲＡＭとは対照的に）貯蔵デバイスの待ち時間に起因して、ユーザエクスペリエンスを大きく低減し得る。さらに、仮想メモリのための貯蔵デバイス９２１の使用は、貯蔵デバイス９２１の有用な耐用年数を大きく短縮し得る。
【００８２】
仮想メモリとは対照的に、仮想メモリの圧縮（たとえば、Ｌｉｎｕｘ（登録商標）のカーネルの特徴の「ＺＲＡＭ」）が、貯蔵デバイス９２１のページングを避けるために、圧縮されたブロックのストレージとして、メモリの一部を使用する。ページングは、そのようなデータを貯蔵デバイス９２１に書き込むことが必要になるまで、圧縮されたブロック内で行われる。仮想メモリの圧縮により、メモリ９０４の利用可能なサイズが増大し、一方、貯蔵デバイス９２１の消耗を低減する。
【００８３】
モバイル電子デバイスに最適化された貯蔵デバイス、またはモバイルストレージには、慣習的に、ＭＭＣのソリッドステートの貯蔵デバイス（たとえば、マイクロセキュアデジタル（ｍｉｃｒｏＳＤ（商標））カードなど）が含まれる。ＭＭＣデバイスは、ホストデバイスとともに、複数のパラレルインターフェース（たとえば、８ビットのパラレルインターフェース）を含んでおり、しばしば、取り外し可能であり、ホストデバイスから分離された構成要素である。対照的に、ｅＭＭＣ（商標）デバイスは、回路基板に取り付けられており、ホストデバイスの構成要素と解され、読込速度は、シリアルＡＴＡ（商標）（シリアルＡＴ（アドバンストテクノロジー）アタッチメント、またはＳＡＴＡ）ベースのＳＳＤデバイスに匹敵する。しかし、モバイルデバイスのパフォーマンスに関する要求は、仮想、または拡張現実のデバイスを完全に可能にするなど、増大し続け、増大するネットワーク速度を利用するなどしている。この要求に応じて、貯蔵デバイスは、パラレル通信インターフェースからシリアル通信インターフェースにシフトしてきている。コントローラ及びファームウェアを含むユニバーサルフラッシュストレージ（ＵＦＳ）デバイスは、専用の読込／書込パスで、定電圧差動信号（ＬＶＤＳ）のシリアルインターフェースを使用してホストデバイスと通信し、さらなる読込／書込速度をさらに前進させる。
【００８４】
命令９２４は、複数のトランスファプロトコル（たとえば、フレームリレー、インターネットプロトコル（ＩＰ）、伝送制御プロトコル（ＴＣＰ）、ユーザデータグラムプロトコル（ＵＤＰ）、ハイパーテキストトランスファプロトコル（ＨＴＴＰ）など）のいずれか１つを利用して、ネットワークインターフェースデバイス９２０を介し、伝送媒体を使用して通信ネットワーク９２６を越えて、さらに送信または受信される場合がある。例示的通信ネットワークには、とりわけ、ローカルエリアネットワーク（ＬＡＮ）、ワイドエリアネットワーク（ＷＡＮ）、パケットデータネットワーク（たとえば、インターネット）、移動電話ネットワーク（たとえば、セルラネットワーク）、基本電話（ＰＯＴＳ）ネットワーク、及び無線データネットワーク（たとえば、Ｗｉ−Ｆｉ（登録商標）として知られる電気電子技術者協会（ＩＥＥＥ）８０２．１１の規格群、ＷｉＭａｘ（登録商標）として知られるＩＥＥＥ８０２．１６の規格群）、ＩＥＥＥ８０２．１５．４の規格群、ピアツーピア（Ｐ２Ｐ）ネットワークが含まれる場合がある。一実施例では、ネットワークインターフェースデバイス９２０は、通信ネットワーク９２６に接続するための、１つまたは複数の物理的なジャッキ（たとえば、イーサネット、同軸、もしくは電話ジャッキ）、または、１つまたは複数のアンテナを含む場合がある。一実施例では、ネットワークインターフェースデバイス９２０は、単一入力複数出力（ＳＩＭＯ）、複数入力複数出力（ＭＩＭＯ）、または複数入力単一出力（ＭＩＳＯ）の技術の少なくとも１つを使用して、無線通信するために、複数のアンテナを含む場合がある。「伝送媒体」との用語は、マシン９００による実行のために、命令を貯蔵、エンコード、または保持することが可能である、任意の無形の媒体を含むように解されるものとし、また、デジタルもしくアナログの通信信号、または、そのようなソフトウェアの通信を促進するように、他の無形の媒体を含んでいる。
【００８５】
上の詳細な説明には、添付図面の参照が含まれる。この添付図面は、詳細な説明の一部を形成する。図面は、例として、本発明を実施できる特定の実施形態を示している。これら実施形態は、本明細書では、「実施例」とも称される。そのような実施例は、図示または記載される要素に加え、各要素を含むことができる。しかし、本発明者は、図示または記載されたそれら要素のみが提供された実施例も考慮している。さらに、本発明者は、特定の実施例（または、１つもしくは複数のそれらの態様）に関するか、本明細書に図示または記載の他の実施例（または、１つもしくは複数のそれらの態様）に関し、図示または記載されたそれら要素（または、１つもしくは複数のそれらの態様）の任意の組合せまたは変形を使用する実施例をも考慮している。
【００８６】
本文献では、特許文献で一般的であるように、「少なくとも１つ（ａｔ  ｌｅａｓｔ  ｏｎｅ）」または「１つまたは複数（ｏｎｅ  ｏｒ  ｍｏｒｅ）」の任意の他の例または使用とは独立して、１つ、または２つ以上を含むように、「ａ」または「ａｎ」との用語が使用される。本文献では、「ｏｒ」との用語が、排他的ではないｏｒに言及するために使用され、それにより、「ＡまたはＢ（Ａ  ｏｒ  Ｂ）」が、別様に示されていない限り、「ＡであるがＢではない（Ａ  ｂｕｔ  ｎｏｔ  Ｂ）」、「ＢであるがＡではない（Ｂ  ｂｕｔ  ｎｏｔ  Ａ）」、及び、「Ａ及びＢ（Ａ  ａｎｄ  Ｂ）」を含む場合があるようになっている。添付の特許請求の範囲では、「含む（ｉｎｃｌｕｄｉｎｇ）」及び「そこで（ｉｎ  ｗｈｉｃｈ）」との用語が、「備える（ｃｏｍｐｒｉｓｉｎｇ）」及び「そこで（ｗｈｅｒｅｉｎ）」のそれぞれの用語の、平易な英語の均等として使用される。同様に、添付の特許請求の範囲では、「含む（ｉｎｃｌｕｄｉｎｇ）」及び「備える（ｃｏｍｐｒｉｓｉｎｇ）」との用語は、オープンエンドである。すなわち、それら用語の後に列挙された要素に加えて各要素を含むシステム、デバイス、物品、またはプロセスが、依然として、特許請求の範囲の範囲内にあるものと解釈される。さらに、添付の特許請求の範囲では、「第１の（ｆｉｒｓｔ）」、「第２の（ｓｅｃｏｎｄ）」、及び「第３の（ｔｈｉｒｄ）」などの用語は、単にラベルとして使用されているものであり、その対象に対し、数値上の要件を課すことを意図するものではない。
【００８７】
様々な実施例では、本明細書に記載の構成要素、コントローラ、プロセッサ、ユニット、エンジン、またはテーブルが、とりわけ、物理的デバイス上に貯蔵された、物理的回路構成またはファームウェアを含むことができる。本明細書で使用される場合、「プロセッサ」は、限定ではないが、プロセッサまたはマルチコアデバイスのグループを含む、マイクロプロセッサ、マイクロコントローラ、画像プロセッサ、デジタル信号プロセッサ（ＤＳＰ）、または任意の他のタイプのプロセッサもしくは処理回路などの、任意のタイプのコンピュータの回路を意味する。
【００８８】
本文献で使用される「水平（ｈｏｒｉｚｏｎｔａｌ）」との用語は、任意の時点における基板の実際の向きに関わらず、ウェーハまたはダイの下にある平面または表面などの、基板の通常の平面または表面に対して平行な平面として規定される。「垂直（ｖｅｒｔｉｃａｌ）」との用語は、上で規定された水平に対して垂直な向きに関する。「上（ｏｎ）」、「上方（ｏｖｅｒ）」、及び「下方（ｕｎｄｅｒ）」などの前置詞は、基板の向きに関わらず、基板の頂部または露出表面上にある通常の平面または表面に対して規定される。また、（異なることに対する明確な表示がない場合）「上（ｏｎ）」が、１つの構造の、この１つの構造が「上」に置かれる別の構造に対して直接接触することを暗示することが意図されているが、「上方（ｏｖｅｒ）」及び「下方（ｕｎｄｅｒ）」との用語は、構造（または、層、特徴など）の相対的配置を識別することが明確に意図されており、このことは、限定ではないが、そのように明確に識別されない限り、識別された構造間の直接の接触を明確に含んでいる。同様に、「上方（ｏｖｅｒ）」及び「下方（ｕｎｄｅｒ）」との用語は、ある構造が、水平方向よりむしろ、基準とされる構造に対して垂直に延びる場合であっても、そのような構造が、いくつかの時点において、議論の下にある構造のもっとも外側の部分である場合、その構造が、基準とされる構造に対して「上方（ｏｖｅｒ）」である場合があることから、水平な向きには限定されない。
【００８９】
「ウェーハ（ｗａｆｅｒ）」及び「基板（ｓｕｂｓｔｒａｔｅ）」との用語は、本明細書では、概して、集積回路が上に形成される任意の構造を参照するために使用され、また、集積回路の製造の様々な段階の間のそのような構造をも参照するために使用される。したがって、以下の詳細な説明は、限定する意味では取られず、様々な実施形態の範囲は、添付の特許請求の範囲、及び、そのような特許請求の範囲と同等な全範囲によってのみ規定される。
【００９０】
本開示に係る、本明細書に記載の様々な実施形態が、メモリセルの垂直構造（たとえば、メモリセルのＮＡＮＤストリング）を利用するメモリを含んでいる。本明細書で使用される場合、方向に関する形容詞が、メモリセルが形成される基板の表面に対して解されることになる（すなわち、垂直構造は、基板表面から離れるように延びるものと解され、垂直構造の底縁部は、基板表面にもっとも近い端部として解され、垂直構造の頂縁部は、基板表面からもっとも遠い端部として解される）。
【００９１】
本明細書で使用される場合、水平、垂直、直角、平行、垂直などの、方向に関する形容詞は、相対的な向きに言及することができ、別様に述べられていない限り、特定の幾何学的特性に厳密に忠実であることを要求することは意図されていない。たとえば、本明細書で使用される場合、垂直構造は、基板の表面に対して厳密に垂直である必要はないが、代わりに、基板の表面に対し、概して垂直である場合があり、また、基板の表面と鋭角を形成する場合がある（たとえば、６０度から１２０度の間など）。
【００９２】
本明細書に記載のいくつかの実施形態では、異なるドーピング構成が、ソース側の選択ゲート（ＳＧＳ）、制御ゲート（ＣＧ）、及びドレイン側の選択ゲート（ＳＧＤ）に適用される場合があり、本実施例では、これらの各々が、ポリシリコンで形成されるか、少なくとも含む場合があり、結果として、それにより、それら段（たとえば、ポリシリコンなど）が、エッチング溶液に曝された際に、異なるエッチング量を有する場合があるようになっている。たとえば、３Ｄ半導体デバイスにモノリシックなピラーを形成するプロセスでは、ＳＧＳ及びＣＧが、凹部を形成する場合があり、一方、ＳＧＤが、ほとんど凹状になっていない場合があるか、凹状ではない場合さえある。これらドーピング構成は、こうして、エッチング溶液（たとえば、テトラメチルアンモニウムヒドロキシド（ＴＭＣＨ））を使用することにより、３Ｄ半導体デバイスの別個の段（たとえば、ＳＧＳ、ＣＧ、及びＳＧＤ）への選択的エッチングを可能にする場合がある。
【００９３】
本明細書で使用される場合、メモリセルを動作させることには、メモリセルからの読込、メモリセルへの書込、またはメモリセルの消去が含まれる。メモリセルを意図された状態に置く動作は、本明細書では、「プログラミング」と称され、メモリセルへの書込、または、メモリセルからの消去の両方を含むことができる（たとえば、メモリセルは、消去された状態にプログラムされる場合がある）。
【００９４】
本開示の１つまたは複数の実施形態によれば、メモリデバイスの内部か外部に位置するメモリコントローラ（たとえば、プロセッサ、コントローラ、ファームウェアなど）は、ウェアサイクルの量、またはウェア状態（たとえば、ウェアサイクルの記録、それが生じる際のメモリデバイスの動作のカウント、それが開始したメモリデバイスの動作の追跡、ウェア状態に対応するメモリデバイスの特性の評価など）を判定することが可能である（たとえば、選択、設定、調整、計算、変更、消去、通信、適合、導出、規定、利用、変化、適用など）。
【００９５】
本開示の１つまたは複数の実施形態によれば、メモリアクセスデバイスは、各メモリ操作に伴い、メモリデバイスにウェアサイクル情報を提供するように構成されている場合がある。メモリデバイス制御回路（たとえば、制御ロジック）は、ウェアサイクル情報に対応するメモリデバイスのパフォーマンスの変化を相殺するようにプログラムされている場合がある。メモリデバイスは、ウェアサイクル情報を受信し、そのウェアサイクル情報に応じて、１つまたは複数の動作パラメータ（たとえば、値、特性）を判定する場合がある。
【００９６】
ある要素が、別の要素に対して「上にある（ｏｎ）」、「接続されている（ｃｏｎｎｅｃｔｅｄ  ｔｏ）」、または「結合されている（ｃｏｕｐｌｅｄ  ｗｉｔｈ）」ものとして言及される場合、その要素は、他の要素の直接上にあり得るか、接続され得るか、結合され得るか、介在する要素が存在する場合があることを理解されたい。対照的に、ある要素が、別の要素に対して「直接上にある（ｄｉｒｅｃｔｌｙ  ｏｎ）」、「直接接続されている（ｄｉｒｅｃｔｌｙ  ｃｏｎｎｅｃｔｅｄ  ｔｏ）」、または「直接結合している（ｄｉｒｅｃｔｌｙ  ｃｏｕｐｌｅｄ  ｗｉｔｈ）」ものとして言及される場合、介在する要素または層は存在しない。２つの要素が、それら要素を接続するラインとともに、図面に示されている場合、２つの要素は、別様に示されていない限り、結合されているか、直接結合されているものとすることができる。
【００９７】
本明細書に記載の方法の実施例は、少なくとも部分的に、マシンまたはコンピュータで実施されるものとすることができる。いくつかの実施例は、上述の実施例に記載のように、方法を実施するように電子デバイスを構成するように動作可能である、コンピュータ可読媒体、または、マシン可読媒体のエンコードされた命令を含むことができる。そのような方法の実施態様には、マイクロコード、アセンブリ言語コード、より高レベルの言語コードなどのコードが含まれ得る。そのようなコードは、様々な方法を実施するためのコンピュータ可読命令を含むことができる。コードは、コンピュータプログラム製品の一部を形成する場合がある。さらに、コードは、実行の間または他の時点など、１つまたは複数の揮発性または不揮発性の、有形のコンピュータ可読媒体に、実際にあるように貯蔵することができる。これら有形的コンピュータ可読媒体の実施例には、限定ではないが、ハードディスク、リムーバブル磁気ディスク、リムーバブル光ディスク（たとえば、コンパクトディスク及びデジタルビデオディスク）、磁気カセット、メモリカードまたはスティック、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、ソリッドステートドライブ（ＳＳＤ）、ユニバーサルフラッシュストレージ（ＵＦＳ）デバイス、埋込式のＭＭＣ（ｅＭＭＣ）デバイスなどが含まれ得る。
【００９８】
上の記載は、説明的であることが意図されており、限定的ではない。たとえば、上述の実施例（または、１つもしくは複数のそれらの態様）は、互いに組み合わせて使用される場合がある。他の実施形態が、当業者などにより、上の記載を検討することで、使用され得る。このことは、上の記載が、特許請求の範囲または意味を解釈するか限定するためには使用されないことの理解とともに与えられる。同様に、上の詳細な説明では、様々な特徴が、本開示を合理化するために、ともにグループ化されている場合がある。このことは、請求されていない開示の特徴が、いずれの請求項においても必須であることを意図するものとは解釈されないものとする。むしろ、発明的主題が、特定の開示の実施形態のすべての特徴よりも少ない特徴によるものである場合がある。このため、添付の特許請求の範囲は、本明細書によって詳細な説明に組み込まれており、各請求項は、別々の実施形態として、それ自体で自立しており、また、そのような実施形態が、様々な組合せまたは変形で、互いに組み合わせることができることが考慮される。本発明の範囲は、添付の特許請求の範囲を、そのような特許請求の範囲の資格が与えられた均等の完全な範囲とともに参照することによって判定されるべきである。
【００９９】
［ノート及び実施例］
【０１００】
実施例１は、メモリセルのアレイであって、アレイ内のメモリセルが、マルチレベルセル（ＭＬＣ）構成またはシングルレベルセル（ＳＬＣ）構成として構成可能であり、ＳＬＣとして構成されたアレイのメモリセルが、ＳＬＣキャッシュを備えている、メモリセルのアレイと、コントローラであって、コントローラが、ファームウェア命令を実行し、これにより、コントローラに、ホストによって測定されたバッテリレベルが、所定の閾値未満であることの通知を、ホストから受信することと、それに応じて、書込リクエストのデータを、ＭＬＣとして構成されたアレイのメモリセルに配置し、ＳＬＣキャッシュにセルを書き込まないことと、を含む操作を実施させる、コントローラと、を備えている、メモリデバイスである。
【０１０１】
実施例２では、実施例１の主題は、操作が、ホストからの通知の受信に続き、ホストから第２の通知を受信することであって、第２の通知が、バッテリレベルが所定の閾値より上であることを示す、第２の通知を受信することと、それに応じて、ＳＬＣキャッシュ内に第２のリクエストの第２のデータを配置することと、第２のリクエストのデータをＳＬＣキャッシュ内に配置することに続き、第２のリクエストの第２のデータを、ＭＬＣとして構成されたアレイのメモリセルに移動することと、をさらに含むことを、任意選択的に含む。
【０１０２】
実施例３では、実施例１と実施例２とのいずれか１つまたは複数の主題が、ホストから通知を受信する操作が、通信インターフェースを越えてメッセージを受信することを含むことを、任意選択的に含む。
【０１０３】
実施例４では、実施例３の主題が、通信インターフェースが、ユニバーサルフラッシュストレージ（ＵＦＳ）デバイスによるインターフェースであることを、任意選択的に含む。
【０１０４】
実施例５では、実施例１から実施例４のいずれか１つまたは複数の主題が、操作が、通知に応じての、ＭＬＣメモリセルからＳＬＣメモリセルへの再構成を遅延させることをさらに含むことを、任意選択的に含む。
【０１０５】
実施例６では、実施例１から実施例５のいずれか１つまたは複数の主題が、ホストが、オペレーティングシステムと関連付けられており、バッテリが、モバイルコンピュータデバイスのバッテリであることを、任意選択的に含む。
【０１０６】
実施例７では、実施例１から実施例６のいずれか１つまたは複数の主題が、操作が、入ってくる大量のデータを受信する前に、入ってくる大量のデータの伝送の通知を受信することと、ＭＬＣとして構成されたアレイの１つまたは複数のメモリセルのセットを、ＳＬＣに再構成することと、入ってくる大量のデータの伝送を受領し、入ってくる大量のデータの伝送をＳＬＣに書き込むことと、ＳＬＣとして構成されたアレイの１つまたは複数のメモリセルのセットを、ＭＬＣに戻すように再構成することと、さらに含むことを、任意選択的に含む。
【０１０７】
実施例８は、プロセッサによって実行された場合に、プロセッサに、メモリセルのアレイを含むメモリデバイスであって、アレイ内のメモリセルが、マルチレベルセル（ＭＬＣ）構成またはシングルレベルセル（ＳＬＣ）構成として構成可能であり、ＳＬＣとして構成されたアレイのメモリセルが、ＳＬＣキャッシュを備えている、メモリデバイスにおいて、ホストによって測定されたバッテリレベルが、所定の閾値未満であることの通知を、ホストから受信することと、それに応じて、書込リクエストのデータを、ＭＬＣとして構成されたアレイのメモリセルに配置し、ＳＬＣキャッシュにセルを書き込まないことと、を含む操作を実施させる命令を含む、マシン可読媒体である。
【０１０８】
実施例９では、実施例８の主題が、操作が、ホストから通知を受信することに続き、ホストから第２の通知を受信することであって、第２の通知が、バッテリレベルが所定の閾値より上であることを示す、第２の通知を受信することと、それに応じて、ＳＬＣキャッシュ内に第２のリクエストの第２のデータを配置することと、第２のリクエストのデータをＳＬＣキャッシュ内に配置することに続き、第２のリクエストの第２のデータを、ＭＬＣとして構成されたアレイのメモリセルに移動することと、をさらに含むことを、任意選択的に含む。
【０１０９】
実施例１０では、実施例８と実施例９とのいずれか１つまたは複数の主題が、ホストから通知を受信する操作が、通信インターフェースを越えてメッセージを受信することを含むことを、任意選択的に含む。
【０１１０】
実施例１１では、実施例１０の主題が、通信インターフェースが、ユニバーサルフラッシュストレージ（ＵＦＳ）デバイスによるインターフェースであることを、任意選択的に含む。
【０１１１】
実施例１２では、実施例８から実施例１１のいずれか１つまたは複数の主題が、操作が、通知に応じての、ＭＬＣメモリセルからＳＬＣメモリセルへの再構成を遅延させることをさらに含むことを、任意選択的に含む。
【０１１２】
実施例１３では、実施例８から実施例１２のいずれか１つまたは複数の主題が、ホストが、オペレーティングシステムと関連付けられており、バッテリが、モバイルコンピュータデバイスのバッテリであることを、任意選択的に含む。
【０１１３】
実施例１４では、実施例８から実施例１３のいずれか１つまたは複数の主題が、操作が、入ってくる大量のデータを受信する前に、入ってくる大量のデータの伝送の通知を受信することと、ＭＬＣとして構成されたアレイの１つまたは複数のメモリセルのセットを、ＳＬＣに再構成することと、入ってくる大量のデータの伝送を受領し、入ってくる大量のデータの伝送をＳＬＣに書き込むことと、ＳＬＣとして構成されたアレイの１つまたは複数のメモリセルのセットを、ＭＬＣに戻すように再構成することと、さらに含むことを、任意選択的に含む。
【０１１４】
実施例１５は、メモリセルのアレイを含むメモリデバイスであって、アレイ内のメモリセルが、マルチレベルセル（ＭＬＣ）構成またはシングルレベルセル（ＳＬＣ）構成として構成可能であり、ＳＬＣとして構成されたアレイのメモリセルが、ＳＬＣキャッシュを備えている、メモリデバイスにおいて、ホストによって測定されたバッテリレベルが、所定の閾値未満であることの通知を、ホストから受信することと、それに応じて、書込リクエストのデータを、ＭＬＣとして構成されたアレイのメモリセルに配置し、ＳＬＣキャッシュにセルを書き込まないことと、を含む方法である。
【０１１５】
実施例１６では、実施例１５の主題が、ホストから通知を受信することに続き、ホストから第２の通知を受信することであって、第２の通知が、バッテリレベルが所定の閾値より上であることを示す、第２の通知を受信することと、それに応じて、ＳＬＣキャッシュ内に第２のリクエストの第２のデータを配置することと、第２のリクエストのデータをＳＬＣキャッシュ内に配置することに続き、第２のリクエストの第２のデータを、ＭＬＣとして構成されたアレイのメモリセルに移動することとを、任意選択的に含む。
【０１１６】
実施例１７では、実施例１５と実施例１６とのいずれか１つまたは複数の主題が、ホストから通知を受信することが、通信インターフェースを越えてメッセージを受信することを含むことを、任意選択的に含む。
【０１１７】
実施例１８では、実施例１７の主題が、通信インターフェースが、ユニバーサルフラッシュストレージ（ＵＦＳ）デバイスによるインターフェースであることを、任意選択的に含む。
【０１１８】
実施例１９では、実施例１５から実施例１８のいずれか１つまたは複数の主題が、通知に応じての、ＭＬＣメモリセルからＳＬＣメモリセルへの再構成を遅延させることを、任意選択的に含む。
【０１１９】
実施例２０では、実施例１５から実施例１９のいずれか１つまたは複数の主題が、ホストが、オペレーティングシステムと関連付けられており、バッテリが、モバイルコンピュータデバイスのバッテリであることを、任意選択的に含む。
【０１２０】
実施例２１では、実施例１５から実施例２０のいずれか１つまたは複数の主題が、入ってくる大量のデータを受信する前に、入ってくる大量のデータの伝送の通知を受信することと、ＭＬＣとして構成されたアレイの１つまたは複数のメモリセルのセットを、ＳＬＣに再構成することと、入ってくる大量のデータの伝送を受領し、入ってくる大量のデータの伝送をＳＬＣに書き込むことと、ＳＬＣとして構成されたアレイの１つまたは複数のメモリセルのセットを、ＭＬＣに戻すように再構成することとを、任意選択的に含む。
【０１２１】
実施例２２は、メモリセルのアレイであって、アレイ内のメモリセルが、マルチレベルセル（ＭＬＣ）構成またはシングルレベルセル（ＳＬＣ）構成として構成可能であり、ＳＬＣとして構成されたアレイのメモリセルが、ＳＬＣキャッシュを備えている、メモリセルのアレイと、ホストによって測定されたバッテリレベルが、所定の閾値未満であることの通知を、ホストから受信するための手段と、それに応じて、書込リクエストのデータを、ＭＬＣとして構成されたアレイのメモリセルに配置し、ＳＬＣキャッシュにセルを書き込まないための手段と、を備えたデバイスである。
【０１２２】
実施例２３では、実施例２２の主題が、ホストからの通知を受信することに続き、ホストから第２の通知を受信するための手段であって、第２の通知が、バッテリレベルが所定の閾値より上であることを示す、第２の通知を受信するための手段と、それに応じて、ＳＬＣキャッシュ内に第２のリクエストの第２のデータを配置するための手段と、第２のリクエストのデータをＳＬＣキャッシュ内に配置することに続き、第２のリクエストの第２のデータを、ＭＬＣとして構成されたアレイのメモリセルに移動するための手段とを、任意選択的に含む。
【０１２３】
実施例２４では、実施例２２と実施例２３とのいずれか１つまたは複数の主題が、ホストから通知を受信するための手段が、通信インターフェースを越えてメッセージを受信するための手段を含むことを、任意選択的に含む。
【０１２４】
実施例２５では、実施例２４の主題が、通信インターフェースが、ユニバーサルフラッシュストレージ（ＵＦＳ）デバイスによるインターフェースであることを、任意選択的に含む。
【０１２５】
実施例２６では、実施例２２から実施例２５のいずれか１つまたは複数の主題が、通知に応じての、ＭＬＣメモリセルからＳＬＣメモリセルへの再構成を遅延させるための手段を、任意選択的に含む。
【０１２６】
実施例２７では、実施例２２から実施例２６のいずれか１つまたは複数の主題が、ホストが、オペレーティングシステムと関連付けられており、バッテリが、モバイルコンピュータデバイスのバッテリであることを、任意選択的に含む。
【０１２７】
実施例２８では、実施例２２から実施例２７のいずれか１つまたは複数の主題が、入ってくる大量のデータを受信する前に、入ってくる大量のデータの伝送の通知を受信するための手段と、ＭＬＣとして構成されたアレイの１つまたは複数のメモリセルのセットを、ＳＬＣに再構成するための手段と、入ってくる大量のデータの伝送を受領し、入ってくる大量のデータの伝送をＳＬＣに書き込むための手段と、ＳＬＣとして構成されたアレイの１つまたは複数のメモリセルのセットを、ＭＬＣに戻すように再構成するための手段とを、任意選択的に含む。
【０１２８】
実施例２９は、メモリセルのアレイであって、アレイ内のメモリセルが、マルチレベルセル（ＭＬＣ）構成またはシングルレベルセル（ＳＬＣ）構成として構成可能であり、ＳＬＣとして構成されたアレイのメモリセルが、ＳＬＣキャッシュを備えている、メモリセルのアレイと、コントローラであって、コントローラが、ファームウェア命令を実行し、これにより、コントローラに、通信インターフェースを越えて、電子デバイスの状態の通知を受信することであって、電子デバイスの状態の通知が、メモリデバイスがインストールされたデバイスの状態を提供する、受信することと、電子デバイスの状態の通知を処理するためのルールを識別することと、ＳＬＣキャッシュの構成を変更すること、動作変更のインジケータを設定すること、または、ＳＬＣキャッシュルーチンを実行することの１つによってルールを実行することと、を含む操作を実施させる、コントローラと、を備えた、メモリデバイスである。
【０１２９】
実施例３０では、実施例２９の主題が、ルールを実行する操作が、動作変更のインジケータを設定することを含み、操作が、通信インターフェースを越えて書込リクエストを受信することと、動作変更のインジケータを識別することと、動作変更のインジケータに応じて、ＭＬＣとして構成されたメモリセルにデータを書き込むことにより、書込リクエストを満たすことと、をさらに含むことを、任意選択的に含む。
【０１３０】
実施例３１では、実施例２９と実施例３０とのいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、低電力の通知であり、ルールを実行する操作が、ＳＬＣキャッシュをバイパスすることの動作のインジケータを設定することを含むことを、任意選択的に含む。
【０１３１】
実施例３２では、実施例２９から実施例３１のいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、差し迫った大量の伝送であり、ルールを実行する操作が、ＳＬＣとして構成されたメモリセルの量を増大させることにより、ＳＬＣキャッシュ構成を変更することを含むことを、任意選択的に含む。
【０１３２】
実施例３３では、実施例２９から実施例３２のいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、周囲の温度の通知であり、ルールを実行する操作が、ＳＬＣキャッシュをバイパスすることの動作のインジケータを設定することを含むことを、任意選択的に含む。
【０１３３】
実施例３４では、実施例２９から実施例３３のいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、オペレーティングシステムによって提供されることを、任意選択的に含む。
【０１３４】
実施例３５では、実施例２９から実施例３４のいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、スリープまたは休止状態の通知であり、ルールを実行する操作が、不要部分の整理を開始するための、ＳＬＣキャッシュのルーチンを実行することを含むことを、任意選択的に含む。
【０１３５】
実施例３６は、マシン可読媒体であって、マシンによって実施される場合に、マシンに、メモリセルのアレイを含むメモリデバイスであって、アレイ内のメモリセルが、マルチレベルセル（ＭＬＣ）構成またはシングルレベルセル（ＳＬＣ）構成として構成可能であり、ＳＬＣとして構成されたアレイのメモリセルが、ＳＬＣキャッシュを備えている、メモリデバイスにおいて、通信インターフェースを越えて、電子デバイスの状態の通知を受信することであって、電子デバイスの状態の通知が、マシン可読媒体がインストールされたデバイスの状態を提供する、受信することと、電子デバイスの状態の通知を処理するためのルールを識別することと、ＳＬＣキャッシュの構成を変更すること、動作変更のインジケータを設定すること、または、ＳＬＣキャッシュルーチンを実行することの１つによってルールを実行することと、を含む操作を実施させる命令を含む、マシン可読媒体である。
【０１３６】
実施例３７では、実施例３６の主題が、ルールを実行する操作が、動作変更のインジケータを設定することを含み、操作が、通信インターフェースを越えて書込リクエストを受信することと、動作変更のインジケータを識別することと、動作変更のインジケータに応じて、ＭＬＣとして構成されたメモリセルにデータを書き込むことにより、書込リクエストを満たすことと、をさらに含むことを、任意選択的に含む。
【０１３７】
実施例３８では、実施例３６と実施例３７とのいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、低電力の通知であり、ルールを実行する操作が、ＳＬＣキャッシュをバイパスすることの動作のインジケータを設定することを含むことを、任意選択的に含む。
【０１３８】
実施例３９では、実施例３６から実施例３８のいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、差し迫った大量の伝送であり、ルールを実行する操作が、ＳＬＣとして構成されたメモリセルの量を増大させることにより、ＳＬＣキャッシュ構成を変更することを含むことを、任意選択的に含む。
【０１３９】
実施例４０では、実施例３６から実施例３９のいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、周囲の温度の通知であり、ルールを実行する操作が、ＳＬＣキャッシュをバイパスすることの動作のインジケータを設定することを含むことを、任意選択的に含む。
【０１４０】
実施例４１では、実施例３６から実施例４０のいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、オペレーティングシステムによって提供されることを、任意選択的に含む。
【０１４１】
実施例４２では、実施例３６から実施例４１のいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、スリープまたは休止状態の通知であり、ルールを実行する操作が、不要部分の整理を開始するための、ＳＬＣキャッシュのルーチンを実行することを含むことを、任意選択的に含む。
【０１４２】
実施例４３は、方法であって、メモリセルのアレイを含むメモリデバイスであって、アレイ内のメモリセルが、マルチレベルセル（ＭＬＣ）構成またはシングルレベルセル（ＳＬＣ）構成として構成可能であり、ＳＬＣとして構成されたアレイのメモリセルが、ＳＬＣキャッシュを備えている、メモリデバイスにおいて、通信インターフェースを越えて、電子デバイスの状態の通知を受信することであって、電子デバイスの状態の通知が、方法がインストールされたデバイスの状態を提供する、受信することと、電子デバイスの状態の通知を処理するためのルールを識別することと、ＳＬＣキャッシュの構成を変更すること、動作変更のインジケータを設定すること、または、ＳＬＣキャッシュルーチンを実行することの１つによってルールを実行することと、を含む、方法である。
【０１４３】
実施例４４では、実施例４３の主題が、ルールを実行することが、動作変更のインジケータを設定することを含み、方法が、通信インターフェースを越えて書込リクエストを受信することと、動作変更のインジケータを識別することと、動作変更のインジケータに応じて、ＭＬＣとして構成されたメモリセルにデータを書き込むことにより、書込リクエストを満たすことと、をさらに含むことを、任意選択的に含む。
【０１４４】
実施例４５では、実施例４３と実施例４４とのいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、低電力の通知であり、ルールを実行することが、ＳＬＣキャッシュをバイパスすることの動作のインジケータを設定することを含むことを、任意選択的に含む。
【０１４５】
実施例４６では、実施例４３から実施例４５のいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、差し迫った大量の伝送であり、ルールを実行することが、ＳＬＣとして構成されたメモリセルの量を増大させることにより、ＳＬＣキャッシュ構成を変更することを含むことを、任意選択的に含む。
【０１４６】
実施例４７では、実施例４３から実施例４６のいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、周囲の温度の通知であり、ルールを実行することが、ＳＬＣキャッシュをバイパスすることの動作のインジケータを設定することを含むことを、任意選択的に含む。
【０１４７】
実施例４８では、実施例４３から実施例４７のいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、オペレーティングシステムによって提供されることを、任意選択的に含む。
【０１４８】
実施例４９では、実施例４３から実施例４８のいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、スリープまたは休止状態の通知であり、ルールを実行することが、不要部分の整理を開始するための、ＳＬＣキャッシュのルーチンを実行することを含むことを、任意選択的に含む。
【０１４９】
実施例５０は、デバイスであって、メモリセルのアレイを含むメモリデバイスであって、アレイ内のメモリセルが、マルチレベルセル（ＭＬＣ）構成またはシングルレベルセル（ＳＬＣ）構成として構成可能であり、ＳＬＣとして構成されたアレイのメモリセルが、ＳＬＣキャッシュを備えている、メモリデバイスにおいて、通信インターフェースを越えて、電子デバイスの状態の通知を受信するための手段であって、電子デバイスの状態の通知が、デバイスがインストールされたデバイスの状態を提供する、受信するための手段と、電子デバイスの状態の通知を処理するためのルールを識別するための手段と、ＳＬＣキャッシュの構成を変更するための手段、動作変更のインジケータを設定するための手段、または、ＳＬＣキャッシュルーチンを実行するための手段の１つによってルールを実行するための手段と、を備えたデバイスである。
【０１５０】
実施例５１では、実施例５０の主題が、ルールを実行することが、動作変更のインジケータを設定することを含み、デバイスが、通信インターフェースを越えて書込リクエストを受信するための手段と、動作変更のインジケータを識別するための手段と、動作変更のインジケータに応じて、ＭＬＣとして構成されたメモリセルにデータを書き込むことにより、書込リクエストを満たすための手段と、をさらに含むことを、任意選択的に含む。
【０１５１】
実施例５２では、実施例５０と実施例５１とのいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、低電力の通知であり、ルールを実行するための手段が、ＳＬＣキャッシュをバイパスすることの動作のインジケータを設定するための手段を含むことを、任意選択的に含む。
【０１５２】
実施例５３では、実施例５０から実施例５２のいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、差し迫った大量の伝送であり、ルールを実行するための手段が、ＳＬＣとして構成されたメモリセルの量を増大させることにより、ＳＬＣキャッシュ構成を変更するための手段を含むことを、任意選択的に含む。
【０１５３】
実施例５４では、実施例５０から実施例５３のいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、周囲の温度の通知であり、ルールを実行するための手段が、ＳＬＣキャッシュをバイパスすることの動作のインジケータを設定するための手段を含むことを、任意選択的に含む。
【０１５４】
実施例５５では、実施例５０から実施例５４のいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、オペレーティングシステムによって提供されることを、任意選択的に含む。
【０１５５】
実施例５６では、実施例５０から実施例５５のいずれか１つまたは複数の主題が、電子デバイスの状態の通知が、スリープまたは休止状態の通知であり、ルールを実行するための手段が、不要部分の整理を開始するための、ＳＬＣキャッシュのルーチンを実行するための手段を含むことを、任意選択的に含む。
【図１】
2020532792.tif 000003
【図２】
2020532792.tif 000004
【図３】
2020532792.tif 000005
【図４】
2020532792.tif 000006
【図５】
2020532792.tif 000007
【図６】
2020532792.tif 000008
【図７】
2020532792.tif 000009
【図８】
2020532792.tif 000010
【図９】
2020532792.tif 000011
【国際調査報告】
2020532792.tif 000012
2020532792.tif 000013
2020532792.tif 000014
2020532792.tif 000015
2020532792.tif 000016
2020532792.tif 000017
2020532792.tif 000018
2020532792.tif 000019
2020532792.tif 000020
2020532792.tif 000021