(57)【要約】  本発明は、配線構造及びその製造方法、有機発光ダイオード（ＯＬＥＤ）アレイ基板及び表示装置を提供する。該配線構造（１００）は、互いに対向する第１表面（１０２）と第２表面（１０３）とを含むベース基板（１０１、２０１）と、前記ベース基板（１０１、２０１）の前記第１表面（１０２）に設置された第１導電性パターン（１０４）と、前記ベース基板（１０１、２０１）の前記第２表面（１０３）に設置された第２導電性パターン（１０５）とを含み、前記第１導電性パターン（１０４）と前記第２導電性パターン（１０５）とは前記ベース基板（１０１、２０１）を貫通する貫通孔パターン（１０６）を介して接続される。第１導電性パターン（１０４）と第２導電性パターン（１０５）とはベース基板（１０１、２０１）を貫通する貫通孔パターン（１０６）を介して接続されることにより、第１導電性パターン（１０４）の抵抗を減少させることができ、該配線構造（１００）を有機発光ダイオード（ＯＬＥＤ）アレイ基板に用いて、表示の均一性を改善できる。
2020529097.tif 000002
【特許請求の範囲】
【請求項１】
有機発光ダイオード（ＯＬＥＤ）アレイ基板であって、
互いに対向する第１表面と第２表面とを含むベース基板と、
前記ベース基板の前記第１表面に設置された第１導電性パターンと、
前記ベース基板の前記第２表面に設置された第２導電性パターンと、を含み、
前記第１導電性パターンと前記第２導電性パターンとは、前記ベース基板を貫通した貫通孔パターンを介して接続され、
前記第１導電性パターンと前記第２導電性パターンとは、前記ＯＬＥＤアレイ基板の電源トレースとして配置される有機発光ダイオード（ＯＬＥＤ）アレイ基板。
【請求項２】
前記ＯＬＥＤアレイ基板はアレイ状に設置された画素構造を含み、各々の前記画素構造は前記第１導電性パターンに接続される請求項１に記載の有機発光ダイオード（ＯＬＥＤ）アレイ基板。
【請求項３】
前記第２導電性パターンは、互いに間隔を空けた複数の第２サブ導電性パターンを含み、前記貫通孔パターンは複数の貫通孔を含み、前記第１導電性パターンと各々の前記第２サブ導電性パターンとはそれぞれ前記貫通孔を介して接続される請求項１又は２に記載の有機発光ダイオード（ＯＬＥＤ）アレイ基板。
【請求項４】
隣接する前記貫通孔は等間隔で配列される請求項３に記載の有機発光ダイオード（ＯＬＥＤ）アレイ基板。
【請求項５】
前記第２サブ導電性パターンはグリッド状構造を有する請求項３又は４に記載の有機発光ダイオード（ＯＬＥＤ）アレイ基板。
【請求項６】
請求項１〜５のいずれか一項に記載の有機発光ダイオード（ＯＬＥＤ）アレイ基板を含む表示装置。
【請求項７】
さらに駆動回路を含み、前記第１導電性パターンは前記駆動回路に接続され、前記複数の第２サブ導電性パターンはそれぞれ前記駆動回路に接続される請求項６に記載の表示装置。
【請求項８】
配線構造であって、
互いに対向する第１表面と第２表面とを含むベース基板と、
前記ベース基板の前記第１表面に設置された第１導電性パターンと、
前記ベース基板の前記第２表面に設置された第２導電性パターンと、を含み、
前記第１導電性パターンと前記第２導電性パターンとは、前記ベース基板を貫通した貫通孔パターンを介して接続される配線構造。
【請求項９】
前記第２導電性パターンは、互いに間隔を空けた複数の第２サブ導電性パターンを含み、前記貫通孔パターンは複数の貫通孔を含み、前記第１導電性パターンと各々の前記第２サブ導電性パターンとはそれぞれ前記貫通孔を介して接続される請求項８に記載の配線構造。
【請求項１０】
隣接する前記貫通孔は等間隔で配列される請求項９に記載の配線構造。
【請求項１１】
前記第２サブ導電性パターンはグリッド状構造を有する請求項９又は１０に記載の配線構造。
【請求項１２】
配線構造の製造方法であって、
ベース基板を提供するステップと、
前記ベース基板を貫通した貫通孔パターンを形成するステップと、
前記ベース基板の第１表面に第１導電性パターンを形成するステップと、
前記ベース基板の第２表面に第２導電性パターンを形成するステップと、を含み、
前記第１導電性パターンと前記第２導電性パターンとは前記貫通孔パターンを介して接続される配線構造の製造方法。
【請求項１３】
レーザ照射方法で前記貫通孔パターンを形成する請求項１２に記載の製造方法。
【請求項１４】
最初に前記ベース基板を貫通した前記貫通孔パターンを形成し、次に前記ベース基板の第１表面に前記第１導電性パターンを形成するステップを含む請求項１２又は１３に記載の製造方法。
【請求項１５】
最初に前記ベース基板の第１表面に前記第１導電性パターンを形成し、次に前記ベース基板を貫通した前記貫通孔パターンを形成するステップを含む請求項１２又は１３に記載の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示の実施例は、配線構造及びその製造方法、有機発光ダイオード（ＯＬＥＤ）アレイ基板及び表示装置に関する。
【背景技術】
【０００２】
有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、ＯＬＥＤ）は、エレクトロルミネッセンス蛍光体又はリン光体有機化合物を用いて発光を実現するデバイスである。有機発光ダイオード（ＯＬＥＤ）は、自己発光、全固体、広視野、高応答速度などの利点を有するため、表示分野において高い利用可能性を有すると考えられる。有機発光ダイオードは、すでに携帯電話、デジタルビデオカメラ、パーソナルデジタルアシスタント（ＰＤＡ）及びノートパソコンに幅広く適用されている。
有機発光ダイオード（ＯＬＥＤ）アレイ基板は、複数の画素ユニットを含み、各々の画素ユニットは、スイッチトランジスタ、駆動トランジスタ及びＯＬＥＤ表示装置を含んでもよい。ＯＬＥＤは、電流型発光デバイスであり、主に陽極、陰極及び有機材料機能層を含む。ＯＬＥＤの主な作動原理は以下のとおりである。有機材料機能層は、陽極と陰極が形成した電場により駆動されて、キャリア注入と複合により発光する。ＯＬＥＤの陽極又は陰極が電気的に接続した駆動トランジスタは、電流制限の役割を果たし、駆動トランジスタの電極材料の抵抗率が過大であり又は電源トレースの抵抗が過大になると、大きな電圧降下又は電圧上昇が発生し、且つ異なる位置にある画素ユニットへの影響が異なり、それにより、表示の均一性に悪影響を与える。
【発明の概要】
【課題を解決するための手段】
【０００３】
本開示の少なくとも一実施例は配線構造を提供し、該配線構造は、互いに対向する第１表面と第２表面とを含むベース基板と、前記ベース基板の前記第１表面に設置された第１導電性パターンと、前記ベース基板の前記第２表面に設置された第２導電性パターンとを含み、前記第１導電性パターンと前記第２導電性パターンとは、前記ベース基板を貫通した貫通孔パターンを介して接続される。
たとえば、本開示の少なくとも一実施例に係る配線構造において、前記第２導電性パターンは、互いに間隔を空けた複数の第２サブ導電性パターンを含み、前記貫通孔パターンは複数の貫通孔を含み、前記第１導電性パターンと各々の前記第２サブ導電性パターンとはそれぞれ前記貫通孔を介して接続される。
たとえば、本開示の少なくとも一実施例に係る配線構造において、隣接する前記貫通孔は等間隔で配列される。
たとえば、本開示の少なくとも一実施例に係る配線構造において、前記第２サブ導電性パターンはグリッド状構造を有する。
本開示の少なくとも一実施例はさらに、上記いずれかに記載の配線構造を含む有機発光ダイオード（ＯＬＥＤ）アレイ基板を提供する。
たとえば、本開示の少なくとも一実施例に係るＯＬＥＤアレイ基板において、前記第１導電性パターンと前記第２導電性パターンとは、前記ＯＬＥＤアレイ基板の電源トレースとして配置される。
【０００４】
たとえば、本開示の少なくとも一実施例に係るＯＬＥＤアレイ基板において、前記アレイ基板は、アレイ状に設置された画素構造を含み、各々の前記画素構造は前記第１導電性パターンに接続される。
本開示の少なくとも一実施例はさらに、上記いずれかに記載の有機発光ダイオード（ＯＬＥＤ）アレイ基板を含む表示装置を提供する。
たとえば、本開示の少なくとも一実施例に係る表示装置はさらに、駆動回路を含み、前記第１導電性パターンは前記駆動回路に接続され、前記複数の第２サブ導電性パターンはそれぞれ前記駆動回路に接続される。
本開示の少なくとも一実施例はさらに配線構造の製造方法を提供し、該製造方法は、ベース基板を提供するステップと、前記ベース基板を貫通した貫通孔パターンを形成するステップと、前記ベース基板の第１表面に第１導電性パターンを形成するステップと、前記ベース基板の第２表面に第２導電性パターンを形成するステップとを含み、前記第１導電性パターンと前記第２導電性パターンとは前記貫通孔パターンを介して接続される。
【０００５】
たとえば、本開示の少なくとも一実施例に係る製造方法において、レーザ照射方法で前記貫通孔パターンを形成する。
たとえば、本開示の少なくとも一実施例に係る製造方法は、最初に前記ベース基板を貫通した前記貫通孔パターンを形成し、次に前記ベース基板の第１表面に前記第１導電性パターンを形成するステップを含む。
たとえば、本開示の少なくとも一実施例に係る製造方法は、最初に前記ベース基板の第１表面に前記第１導電性パターンを形成し、次に前記ベース基板を貫通した前記貫通孔パターンを形成するステップを含む。
【０００６】
たとえば、本開示の少なくとも一実施例に係る製造方法において、前記貫通孔パターンを形成するステップは、複数の貫通孔を形成することを含む。
たとえば、本開示の少なくとも一実施例に係る製造方法において、前記第２導電性パターンは、互いに間隔を空けた複数の第２サブ導電性パターンを含み、前記第１導電性パターンと各々の前記第２サブ導電性パターンとはそれぞれ前記貫通孔を介して接続される。
たとえば、本開示の少なくとも一実施例に係る製造方法において、隣接する前記貫通孔は等間隔で配列される。
たとえば、本開示の少なくとも一実施例に係る製造方法において、前記第２サブ導電性パターンはグリッド状構造を有する。
【０００７】
本開示の実施例の技術案をより明瞭に説明するために、以下、実施例の図面を簡単に説明するが、勿論、以下に説明する図面は本開示の一部の実施例に関するものに過ぎず、本開示を制限するものではない。
【図面の簡単な説明】
【０００８】
【図１Ａ】本開示の一実施例に係る配線構造を示す断面構造模式図である。
【図１Ｂ】本開示の一実施例に係る配線構造を示す断面構造模式図である。
【図２】本開示の一実施例に係る配線構造の第１表面を含む部分を示す構造模式図である。
【図３】本開示の別の実施例に係る配線構造の第１表面を含む部分を示す構造模式図である。
【図４】本開示の一実施例に係る配線構造の第２表面を含む部分を示す構造模式図である。
【図５】本開示の別の実施例に係る配線構造の第２表面を含む部分を示す構造模式図である。
【図６】本開示の一実施例に係る有機発光ダイオード（ＯＬＥＤ）アレイ基板を示す平面構造模式図である。
【図７Ａ】本開示の一実施例に係る２Ｔ１Ｃ画素回路を示す模式図である。
【図７Ｂ】本開示の一実施例に係る２Ｔ１Ｃ画素回路を示す模式図である。
【図８】本開示の一実施例に係る配線構造の製造方法を示すフローチャートである。
【発明を実施するための形態】
【０００９】
本開示の実施例の目的、技術案及び利点をより明瞭にするために、以下、本開示の実施例の図面を参照しながら、本開示の実施例の技術案を明瞭且つ完全に説明する。勿論、説明される実施例は、本開示の一部の実施例に過ぎず、すべての実施例ではない。説明される本開示の実施例に基づいて、当業者が創造的な努力を必要とせずに想到し得るすべての他の実施例は、本開示の保護範囲に属する。
特に定義しない限り、本開示に使用されている技術用語又は科学用語は当業者が理解できる通常の意味を有する。本開示に使用されている「第１」、「第２」及び類似する用語は、順序、数量又は重要性を示すものではなく、異なる構成要素を区別するためのものにすぎない。「含む」又は「備える」等の類似する用語は、「含む」又は「備える」の前に記載された素子又は部材が、「含む」又は「備える」の後に挙げられる素子又は部材及びその同等物を含むが、ほかの素子又は部材を排除しないことを意味する。「接続」又は「連結」等の類似する用語は、物理的又は機械的接続に限定されず、直接接続されるか間接的に接続されるかに関わらず、電気的接続を含んでもよい。「上」、「下」、「左」、「右」等は、相対位置関係を示すだけであり、説明対象の絶対位置が変わると、該相対位置関係も対応して変化する可能性がある。
【００１０】
本開示の実施例に係る配線構造及びＯＬＥＤアレイ基板において、各パターンの寸法は、実際の製品では、通常、ミクロン又はミクロンよりも小さい寸法であるため、明瞭さのため、本開示の実施例の図面において、各構造の寸法がすべて拡大されており、特に記載のない限り、実際のサイズと割合を表していない。
発明者が研究した結果、従来のＯＬＥＤアレイ基板の構造において、ＶＤＤトレース又はＶＳＳトレース自体が抵抗を有し、電流がＶＤＤトレース又はＶＳＳトレースを通過するとき、ＶＤＤトレースでの電圧降下又はＶＳＳトレースでの電圧上昇が発光電流に影響を与え、このようにＶＤＤ信号又はＶＳＳ信号の振幅が差異を持つことをもたらす。薄膜トランジスタ（ＴＦＴ）の特性が理想的ではない（飽和領域電流がＶｇｓに関連するだけでなく、Ｖｄｓにも関連する）ことを考慮に入れると、ＶＤＤトレースでの電圧降下又はＶＳＳトレースでの電圧上昇がＶｄｓに影響を与えるため、異なる位置にあるＯＬＥＤサブ画素が出力した電流はＶＤＤ電圧又はＶＳＳ電圧の変化により変化し、それにより表示の不均一性を引き起こし、そのため、ＶＤＤトレース及びＶＳＳトレースの抵抗をできるだけ減少させ、更にＶＤＤトレースでの電圧降下及びＶＳＳトレースでの電圧上昇を減少させる。
本開示の少なくとも一実施例は配線構造を提供し、該配線構造は、互いに対向する第１表面と第２表面とを含むベース基板と、ベース基板の第１表面に設置された第１導電性パターンと、ベース基板の第２表面に設置された第２導電性パターンとを含み、該第１導電性パターンと第２導電性パターンは、ベース基板を貫通した貫通孔パターンを介して接続される。
【００１１】
該配線構造がＯＬＥＤアレイ基板に適用されると、第１導電性パターンはＶＤＤトレース又はＶＳＳトレースのパターンであり、第１導電性パターンと第２導電性パターンは、ベース基板を貫通した貫通孔パターンを介して接続されるため、ＶＤＤトレース又はＶＳＳトレースの抵抗を減少させ、それにより、ＶＤＤトレースでの電圧降下及びＶＳＳトレースでの電圧上昇を減少させ、更に表示の均一性を改善することができる。
本開示の少なくとも一実施例は、配線構造を提供し、たとえば、図１Ａと１Ｂは、本開示の一実施例に係る配線構造を示す断面構造模式図であり、図１Ａと１Ｂに示されるように、該配線構造１００は、互いに対向する第１表面１０２と第２表面１０３を含むベース基板１０１と、該ベース基板１０１の第１表面１０２に設置された第１導電性パターン１０４と、該ベース基板１０１の第２表面１０３に設置された第２導電性パターン１０５とを含み、該第１導電性パターン１０４と該第２導電性パターン１０５は、ベース基板１０１を貫通した貫通孔パターン１０６を介して接続される。
【００１２】
たとえば、該ベース基板１０１は、ガラス、石英、所定の硬度を有する樹脂材料又はほかの適切な材料を材料とする絶縁基板である。
たとえば、該第１導電性パターン１０４と第２導電性パターン１０５の材料は、たとえば、銅（Ｃｕ）、銅モリブデン合金（Ｃｕ／Ｍｏ）、銅チタン合金（Ｃｕ／Ｔｉ）、銅モリブデンチタン合金（Ｃｕ／Ｍｏ／Ｔｉ）、銅モリブデンタングステン合金（Ｃｕ／Ｍｏ／Ｗ）、銅モリブデンニオブ合金（Ｃｕ／Ｍｏ／Ｎｂ）などの銅系金属であってもよく、たとえば、クロムモリブデン合金（Ｃｒ／Ｍｏ）、クロムチタン合金（Ｃｒ  ／Ｔｉ）、クロムモリブデンチタン合金（Ｃｒ／Ｍｏ／Ｔｉ）などのクロム系金属、又はほかの適切な導電性金属材料であってもよい。
たとえば、単層構造の第１導電性パターン１０４に比べて、第１導電性パターン１０４と第２導電性パターン１０５が接続されて二層構造になると、第１導電性パターン１０４の抵抗は大幅に減少する。
たとえば、第１導電性パターン１０４は、互いに交差している金属線（バー）で形成されるグリッド状構造であり、それにより複数のメッシュが形成され、該グリッド状構造はさらに抵抗を減少させることができる。
たとえば、該第１導電性パターン１０４は、金属グリッドで形成される面状構造（単一のストリップ状又は線状ではない）であり、該面状の第１導電性パターンがディスプレイパネルに適用されると、第１導電性パターンの電圧降下（ＩＲ  ｄｒｏｐ）又は電圧上昇（ＩＲ  ｒｉｓｉｎｇ）を減少させ、それによりディスプレイパネルのエネルギー消費量を低減させることができる。なお、面状構造の導電性パターンとは、導電性パターンの短手方向と長手方向の両方ともに所定の寸法と延びる範囲があることを意味する。
【００１３】
たとえば、図１Ａと図１Ｂに示されるように、第２導電性パターン１０５は、互いに間隔を空けた複数の第２サブ導電性パターン１０５１を含み、貫通孔パターン１０６は、複数の貫通孔１０６１を含み、第１導電性パターン１０４と各々の第２サブ導電性パターン１０５１はそれぞれ貫通孔１０６１を介して接続される。
たとえば、レーザ照射などの穿孔技術により貫通孔パターン１０６を形成できる。たとえば、レーザ照射のエネルギーは７００〜９００ｍＪ、時間は６〜１０秒であり、一例では、レーザ照射のエネルギーは８００ｍＪ、時間は１０秒である。別の一例では、レーザ照射のエネルギーは８５０ｍＪ、時間は９秒である。
たとえば、図１Ｂに示される配線構造は、表示装置の表示基板、たとえば、ＯＬＥＤ表示装置の表示基板に用いられ、第２導電性パターン１０５の一側にＯＬＥＤ画素アレイを駆動するための駆動回路層１１０が形成される。このとき、第１導電性パターン１０４と第２導電性パターン１０５は、画素アレイの陰極（たとえば共通陰極）、陽極（たとえば共通陽極）、電源線のうちの何れかひとつとして配置される。
【００１４】
たとえば、図２は、本開示の実施例に係る配線構造の第１表面を含む部分を示す構造模式図である。図２に示されるように、該第１導電性パターン１０４は、長方形のグリッド状構造であり、該長方形グリッド状構造の両側にそれぞれ１つの入力端子を有し、該入力端子はそれぞれＩＣ又はＦＰＣに接続される。ベース基板における貫通孔パターン１０６は、メッシュではなく、長方形のグリッド状構造の金属材料に対応する。図２に示されるように、該貫通孔パターン１０６は、４つの貫通孔１０６１を含み、該４つの貫通孔１０６１はそれぞれ配線構造の第１表面において横縦に交差する金属線（バー）の交差部に対応し、このように第１導電性パターン１０４と後に形成された第２導電性パターンが電気的に導通することを確保できる。たとえば、図２に示されるように、隣接する２つの貫通孔１０６１は、横方向と縦方向において間隔が同じであり、等間隔で設置された貫通孔は、ラインの長さのばらつきによる入力電気信号の差異が大きいという問題を解決し、各々の第２サブ導電性パターン１０５１に入力される電気信号をより正確に制御することができる。
たとえば、図３は、本開示の実施例に係る別の配線構造の第１表面を含む構造模式図である。図３に示されるように、該貫通孔パターンに含まれる貫通孔１０６１の個数は８つであり、なお、該貫通孔１０６１の個数は図２中の４つと図３中の８つに制限されず、２つ、３つ又は５つなどであってもよい。勿論、貫通孔１０６１の個数が１つである場合も、第１導電性パターンの抵抗を減少させる効果を果たせるが、表示の均一性を向上させる効果が低い。
【００１５】
たとえば、図３に示される構造において、８つの貫通孔１０６１が形成されて８つの接続チャンネルが形成され、このように、第１導電性パターンの抵抗をさらに減少させることができる。たとえば、図３に示されるように、貫通孔１０６１は、非等間隔で分布してもよく、貫通孔は横方向における金属線（バー）に対応した位置のみに設置され、又は縦方向における金属線（バー）に対応した位置に設置されてもよい。
なお、該網状構造は、長方形に制限されず、円形、正多角形、台形又は非規則的な多角形等であってもよい。
たとえば、一例では、各列の画素構造（サブ画素）に対応して１つのグリッド状の第１導電性パターンが設置され、このように、複数のグリッド状の第１導電性パターンを接続して一体構造に形成し、それにより第１導電性パターンの面積を増大させ、更に第１導電性パターンの電圧降下（ＩＲ  ｄｒｏｐ）又は電圧上昇（ＩＲ  ｒｉｓｉｎｇ）をさらに低下させ、該配線構造をディスプレイパネルに用いると、表示の均一性を向上させるとともに、ディスプレイパネルの消費電力を減少させることができる。
たとえば、別の一例では、複数の画素構造（サブ画素）に対応して面状の第１導電性パターンが設置されてもよく、すなわち、第１導電性パターンは画素構造の領域全体に対応する。
【００１６】
たとえば、図４は、本開示の実施例に係る配線構造の第２表面を含む部分を示す構造模式図である。図４における配線構造の第２表面の構造は、図２における配線構造の第１表面の構造と組み合わせて配線構造を形成することができる。図４に示されるように、４つの第２サブ導電性パターン１０５１（１０５１ａ、１０５１ｂ、１０５１ｃ、１０５１ｄを含む）は互いに間隔を空けており、すなわち４つの第２サブ導電性パターン１０５１は、配線構造の第２表面において電気的に導通されていない。図４に示されるように、各々の第２サブ導電性パターン１０５１はいずれも、ベース基板を貫通した少なくとも１つの貫通孔１０６１に対応し、このように、各々の第２サブ導電性パターン１０５１はそれぞれ、貫通孔１０６１を介して第１導電性パターン（図示せず）に電気的に接続される。
たとえば、図５は、本開示の実施例に係る配線構造の第２表面を含む部分を示す構造模式図である。図５における配線構造の第２表面の構造は、図３における配線構造の第１表面の構造と組み合わせて配線構造を形成することができる。各々の第２サブ導電性パターン１０５１は、異なる位置で複数の貫通孔１０６１に対応してもよく、図５に示されるように、各々の第２サブ導電性パターン１０５１は、２つの貫通孔１０６１に対応し、各々の第２サブ導電性パターン１０５１は、２つの異なる位置で第１導電性パターンに電気的に接続され、このように、第１導電性パターン１０４の抵抗をさらに減少させることができる。
【００１７】
たとえば、第２サブ導電性パターン１０５１はグリッド状構造を有し、各々の第２サブ導電性パターン１０５１の形状は同じであってもよく、又は異なってもよく、たとえば、該第２サブ導電性パターン１０５１の形状は、長方形に制限されず、円形、正多角形、台形又は非規則的な多角形などであってもよい。
たとえば、図３における第１導電性パターン１０４と、互いに間隔を空けた各々の第２サブ導電性パターン１０５１とは、それぞれ貫通孔１０６１を介して接続され、このように、１つの第２サブ導電性パターン１０５１の入力電圧を個別に制御することで、小領域内での第１導電性パターン１０４と１つの第２サブ導電性パターン１０５１との接続部における電圧を調整することができ、このように、小領域内での入力電圧を個別に制御することで、第１導電性パターン１０４での電圧上昇又は電圧降下の値がほぼゼロに近いことを実現する。このように、該配線構造をディスプレイパネルに用いると、表示の均一性を向上させることができる。
【００１８】
使用されるときに、本開示の一実施例に係る配線構造は駆動回路に接続され、たとえば、第１導電性パターンは、入力端子を介して駆動回路に接続され、各々の第２サブ導電性パターンはそれぞれの入力端子を介して駆動回路に接続される。図２に示される第１表面の第１導電性パターンと図４に示される第２表面の第２サブ導電性パターンを組み合わせてなる配線構造を例にして説明し、第１導電性パターン１０４に入力される電圧値をＶ０とし、検出された第１導電性パターン１０４と第２サブ導電性パターン１０５１ａとの接続部での電圧をＶ１’とし、Ｖ０とＶ１’が同じ又はほぼ同じである場合、第２サブ導電性パターン１０５１ａに電圧を印加しない。Ｖ０とＶ１’の差が大きい場合、第２サブ導電性パターン１０５１ａに電圧を印加し、Ｖ０とＶ１’を同じ又はほぼ同じにし、第２サブ導電性パターン１０５１ａに印加される電圧はたとえばＶ１である。
同様に、第１導電性パターン１０４に入力される電圧値をＶ０とし、検出された第１導電性パターンと第２サブ導電性パターン１０５１ｂ、第２サブ導電性パターン１０５１ｃ及び第２サブ導電性パターン１０５１ｄとの接続部での電圧をそれぞれＶ２’、Ｖ３’及びＶ４’とし、Ｖ０とＶ２’、Ｖ３’又はＶ４’は同じ又はほぼ同じである場合、第２サブ導電性パターン１０５１ｂ、第２サブ導電性パターン１０５１ｃ又は第２サブ導電性パターン１０５１ｄに電圧を印加しない。Ｖ０とＶ２’、Ｖ３’及び／又はＶ４’の差が大きい場合、第２サブ導電性パターン１０５１ｂ、第２サブ導電性パターン１０５１ｃ及び／又は第２サブ導電性パターン１０５１ｄに電圧を印加し、Ｖ０とＶ２’、Ｖ３’及び／又はＶ４’を同じ又はほぼ同じにし、第２サブ導電性パターン１０５１ｂ、第２サブ導電性パターン１０５１ｃ及び／又は第２サブ導電性パターン１０５１ｄに印加される電圧はたとえば、それぞれＶ２、Ｖ３及びＶ４である。
【００１９】
それ以外、配線構造の周辺に大量の静電気が存在する可能性があり、ベース基板１０１の第２表面に形成されてグリッド状構造を有する第２導電性パターン１０５は、静電気遮蔽の役割を果たし、外部の静電気によるベース基板１０１の第１表面１０２に設置された第１導電性パターン１０４の電気信号への干渉を避けられ、同時に静電破壊の発生を防止することができる。
たとえば、該配線構造は、有機発光ダイオード（ＯＬＥＤ）アレイ基板に適用できる。ＴＦＴ液晶ディスプレイ（ＴＦＴ−ＬＣＤ）は、安定的な電圧を用いて表示輝度を制御し、ＴＦＴ−ＬＣＤとは異なり、ＯＬＥＤアレイ基板は電流駆動のものであり、電源電圧トレース（たとえば、ＶＤＤ又はＶＳＳ）の抵抗が大きいとき、ＶＤＤで大きな電圧降下が発生し、又は、ＶＳＳで大きな電圧上昇が発生し、このように電流不均一を引き起こして表示不均一を発生させる。本開示では、第１導電性パターンと第２導電性パターンで形成される接続構造は、ＯＬＥＤアレイ基板における電源トレースとして配置できる。
本開示の少なくとも一実施例はさらに、有機発光ダイオード（ＯＬＥＤ）アレイ基板を提供し、図６は、本開示の実施例に係る有機発光ダイオード（ＯＬＥＤ）アレイ基板の平面構造模式図であり、図６に示されるように、該有機発光ダイオード（ＯＬＥＤ）アレイ基板は、ベース基板２０１と、ベース基板２０１の第１表面及び第２表面に設置された電源トレース２０２、ゲートライン２０３及びデータライン２０４と、ゲートライン２０３とデータライン２０４が交差して画定する領域内に設置された画素構造２０５とを含み、たとえば、該電源トレース２０２は、実施例１におけるいずれか一つの配線構造の第１導電性パターン１０４と第２導電性パターン１０５とにより形成された接続構造である。第１導電性パターンは、有機発光ダイオード（ＯＬＥＤ）アレイ基板において電源端子に接続された電源トレースにより構成されたパターンである。
【００２０】
たとえば、第１導電性パターンは、ＯＬＥＤアレイ基板の電源トレースとして配置され、アレイ基板は、アレイ状に設置された画素構造を含み、各々の画素構造は第１画素構造に接続される。
該画素構造２０５は、スイッチトランジスタ２０６、駆動トランジスタ２０７及びＯＬＥＤデバイス２０８を含み、且つスイッチトランジスタ２０６はゲートライン２０３とデータライン２０４に接続され、駆動トランジスタ２０７はスイッチトランジスタ２０６、電源トレース２０２及びＯＬＥＤデバイス２０８に接続され、電源トレース２０２の第１導電性パターン１０４は画素構造２０５の下方に設置され且つ画素構造２０５とは少なくとも部分的に重なる。電源トレース２０２の第１導電性パターン１０４と画素構造２０５との間に絶縁層（図１Ａと１Ｂに示されていない）が設置され、該絶縁層に第１ビアホール構造２１０が設置され、電源トレース２０２の第１導電性パターン１０４は、第１ビアホール構造２１０を介して駆動トランジスタ２０７に接続される。スイッチトランジスタ２０６と駆動トランジスタ２０７の位置は対応した破線ボックスにより示される。電源トレース２０２の第２導電性パターンは、ベース基板２０１を貫通した貫通孔を介して第１導電性パターンに接続される。
たとえば、図６では、互いに並列された４つの画素構造のみ示され、且つそれぞれ白色光（Ｗ）、赤色光（Ｒ）、緑色光（Ｇ）及び青色光（Ｂ）を発光するが、当業者であれば、本開示の実施例のアレイ基板に含まれる画素構造が、４つに制限されず、複数個を含んでもよいことを理解できる。
【００２１】
各画素構造はさらに蓄積コンデンサを含み、該蓄積コンデンサは、互いに対向して設置された第１電極と第２電極を含み、且つ両方間に絶縁材料で形成された誘電体層が設置される。たとえば、第１電極は駆動トランジスタ２０７のゲートに接続され、第２電極は第１導電性パターン１０４に接続される。
たとえば、該ＯＬＥＤアレイ基板は、表示領域と表示領域外の外周領域とを含み、表示領域はＡＡ（Ａｃｔｉｖｅ  Ａｒｅａ）領域とも呼ばれ、一般的に表示に用いられ、外周領域は、駆動回路を設置してディスプレイパネルをパッケージすること等に用いられる。上記画素構造、ゲートライン及びデータラインはいずれも表示領域に位置する。たとえば、該ＯＬＥＤアレイ基板は、ゲートライン、データラインなどのリード線以外、画素ユニットと検出集積回路とを接続するための検出補償ラインを含んでもよく、該検出補償ラインは表示領域に位置してもよい。
たとえば、ゲートラインが位置する領域が、駆動トランジスタの領域と蓄積コンデンサとの領域に近いため、駆動トランジスタの位置する領域と蓄積コンデンサの位置する領域とがＯＬＥＤアレイ基板に垂直な方向に重なるように、電源トレースをより広い領域に設置してもよい。
【００２２】
たとえば、一例では、電源線（第１導電性パターンと第２導電性パターンにより形成された接続構造）の、画素構造、ゲートライン及びデータラインに対応した領域には中空構造が設置されてもよい。なお、該中空構造の寸法は画素構造、ゲートライン及びデータラインの寸法に対応し、該中空構造の寸法は上記金属グリッドのメッシュの寸法より大きい。電源線の画素構造に対応した領域を中空構造として設置するのは主に金属材質の電源線による光の透過率への影響を避けるためであり、すなわち、画素構造に対応した領域に中空構造が設置されることにより光の透過率を増大して、入射光を十分に利用することに役立つ。電源線のゲートライン、データラインに対応した領域を中空構造として設置するのは主に、電源線とゲートライン、データラインとの間にコンデンサの形成を防止するためである。中空構造は、複数の非連続なサブ中空構造（すなわち複数のサブ中空構造は互いに間隔を空ける）を含んでもよく、このように、電源線を複数の接続領域に分けることに相当し、同様に、電源線の電圧降下を大幅に減少させることができる。
たとえば、ＯＬＥＤアレイ基板において、サブ画素限定領域にさらにカラーフィルム層が設置されてもよく、たとえば、赤色サブ画素、青色サブ画素及び緑色サブ画素については、白色光ＯＬＥＤデバイス及び対応した赤色カラーフィルム層、青色カラーフィルム層及び緑色カラーフィルム層を組み合わせて実現できる。該カラーフィルム層はフィルター又は光変換層（たとえば蛍光層）であってもよい。またたとえば、カラーフィルム層にさらに平坦層が設置されてもよい。
【００２３】
たとえば、図７Ａ−７Ｂは、本開示の実施例に係る２Ｔ１Ｃ画素回路を示す模式図である。図６と図７Ａから分かるように、該２Ｔ１Ｃ画素回路は、スイッチトランジスタＴ１、駆動トランジスタＴ２及び蓄積コンデンサＣｓを含む。たとえば、該スイッチトランジスタＴ１は、ゲートがゲートライン（走査ライン）に接続されて走査信号（Ｓｃａｎ）を受信し、たとえばソースがデータラインに接続されてデータ信号（Ｖｄａｔａ）を受信し、ドレインが駆動トランジスタＴ２のゲートに接続される。駆動トランジスタＴ２は、ソースが第１電源端子（Ｖｄｄ、高圧端子）に接続され、ドレインがＯＬＥＤの陽極端子に接続される。蓄積コンデンサＣｓは、一端がスイッチトランジスタＴ１のドレイン及び駆動トランジスタＴ２のゲートに接続され、他端が駆動トランジスタＴ２のソース及び第１電源端子に接続される。ＯＬＥＤの陰極は、第２電源端子（Ｖｓｓ、低圧端子）に接続され、たとえば接地する。該２Ｔ１Ｃ画素回路の駆動方式は、画素の明暗（グレースケール）を２つのＴＦＴと蓄積コンデンサＣｓにより制御する方式である。ゲートラインを介して走査信号Ｓｃａｎを印加することでスイッチトランジスタＴ１を起動させると、データ駆動回路は、データラインを介して供給されたデータ電圧（Ｖｄａｔａ）を、スイッチトランジスタＴ１を介して蓄積コンデンサＣｓに充電し、それによりデータ電圧を蓄積コンデンサＣｓに蓄積し、且つ蓄積されたこのデータ電圧が駆動トランジスタＴ２の導通レベルを制御し、さらに駆動トランジスタを流れてＯＬＥＤ発光を駆動する電流の大きさを制御し、すなわち、この電流は該画素発光のグレースケールを決める。図７Ａに示される２Ｔ１Ｃ画素回路において、スイッチトランジスタＴ１はＮ型トランジスタであり、駆動トランジスタＴ２はＰ型トランジスタである。
【００２４】
図７Ｂに示されるように、別の２Ｔ１Ｃ画素回路も、スイッチトランジスタＴ１、駆動トランジスタＴ２及び蓄積コンデンサＣｓを含むが、その接続方式は僅かに変わり、且つ駆動トランジスタＴ２はＮ型トランジスタである。より具体的には、図７Ａに比べ、図７Ｂの画素回路は以下の点が異なる。ＯＬＥＤは、陽極端子が第１電源端子（Ｖｄｄ、高圧端子）に接続され、陰極端子が駆動トランジスタＴ２のドレインに接続され、駆動トランジスタＴ２は、ソースが第２電源端子（Ｖｓｓ、低圧端子）に接続され、たとえば接地する。蓄積コンデンサＣｓは、一端がスイッチトランジスタＴ１のドレイン及び駆動トランジスタＴ２のゲートに接続され、他端が駆動トランジスタＴ２のソース及び第２電源端子に接続される。
また、図７Ａと図７Ｂに示される画素回路では、スイッチトランジスタＴ１は、Ｎ型トランジスタに制限されず、Ｐ型トランジスタであってもよく、そのオン又はオフを制御する走査信号（Ｓｃａｎ）の極性は対応して変化すればよい。
なお、第１導電性パターンは、有機発光ダイオード（ＯＬＥＤ）アレイ基板において第１電源端子に接続された信号線で構成されるパターンであり、又は、第１導電性パターンは、有機発光ダイオード（ＯＬＥＤ）アレイ基板において第２電源端子に接続された信号線で構成されるパターンである。
たとえば、本開示の実施例では、画素回路はさらに、３Ｔ１Ｃ、４Ｔ２Ｃなどであってもよく、上記スイッチトランジスタと駆動トランジスタ以外、補償トランジスタ、リセットトランジスタなどを含んでもよく、ここでそれについて制限しない。
【００２５】
本開示の少なくとも一実施例は、さらに上記いずれかの有機発光ダイオード（ＯＬＥＤ）アレイ基板を含み、さらにゲート駆動回路、データ駆動回路及び電源などを含み、ゲートラインはゲート駆動回路に接続され、データラインがデータ駆動回路に接続され、電源配線が電源に接続される、表示装置を提供する。該表示装置は、ＯＬＥＤパネル、携帯電話、タブレットパソコン、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲータなどの表示機能を有する任意の製品又は部材であってもよい。
本開示の実施例に係る表示装置に含まれる有機発光ダイオード（ＯＬＥＤ）アレイ基板は、上記いずれかの有機発光ダイオード（ＯＬＥＤ）アレイ基板の構造と同じであり、その技術的効果と実現原理が同じであるため、ここで詳細な説明を省略する。なお、需要に応じて、上記有機発光ダイオード（ＯＬＥＤ）アレイ基板の層構造に限らず、ほかの層構造を含んでもよい。
該表示装置はさらに駆動回路を含んでもよく、第１導電性パターンは駆動回路に接続され、複数の第２サブ導電性パターンはそれぞれ駆動回路に接続される。
また、該表示装置は、ボトムエミッションモード又はトップエミッションモードで利用されてもよく、両面エミッションモードで利用されてもよい。
本開示の少なくとも一実施例はさらに配線構造の製造方法を提供し、図８は本開示の実施例に係る配線構造の製造方法を示すフローチャートであり、図８に示されるように、該製造方法はステップ１０１〜ステップ１０４を含む。
【００２６】
ステップ１０１、ベース基板を提供する。
たとえば、該ベース基板はガラス、石英、所定の硬度を有する樹脂材料又はほかの適切な材料を材料とする絶縁基板である。
ステップ１０２、該ベース基板を貫通した貫通孔パターンを形成する。
たとえば、レーザ照射方法で前記貫通孔パターンを形成し、該レーザ照射のエネルギーは７００〜９００ｍＪ、時間は６〜１０秒であり、一例では、レーザ照射のエネルギーは８００ｍＪ、時間は７秒であり、別の一例では、レーザ照射のエネルギーは８５０ｍＪ、時間は９秒である。
ステップ１０３、該ベース基板の第１表面に第１導電性パターンを形成する。
たとえば、金属薄膜を堆積して、次にフォトレジストのコーティング、露光、現像、エッチングなどのプロセスを経て第１導電性パターンを形成し、なお、第１導電性パターンは、貫通孔の位置する領域に入って貫通孔の側壁に付着できる。
ステップ１０４、該ベース基板の第２表面に第２導電性パターンを形成し、該第１導電性パターンと第２導電性パターンを該貫通孔パターンを介して接続し、なお、第２導電性パターンは、貫通孔の位置する領域に入って貫通孔の側壁に付着できる。
たとえば、フォトレジストのコーティング、露光、現像、エッチングなどのプロセスで第１導電性パターンを形成する。
【００２７】
たとえば、第１導電性パターンと第２導電性パターンの材料については、上記実施例の関連説明を参照すればよく、ここで詳細な説明を省略する。
たとえば、上記ステップ１０２とステップ１０３の順番について制限がなく、２種の方式を含む。第１の方式：まず、ベース基板を貫通した貫通孔パターンを形成し、次にベース基板の第１表面に第１導電性パターンを形成し、このように、第１導電性パターンの完全性及び電気的接続の信頼性を確保できる。第２の方式について、まず、ベース基板の第１表面に第１導電性パターンを形成し、次にベース基板のみを貫通する貫通孔パターンを形成し、このように、形成された貫通孔パターンが第１導電性パターンに位置することを確保し、レーザ穿孔の位置決め精度を確保できる。
たとえば、該貫通孔パターンは複数の貫通孔を含み、複数の貫通孔はそれぞれ、配線構造の第１表面において横縦に交差する金属線（バー）の交差部に対応し、このように、第１導電性パターンと第２導電性パターンが導通することを確保できる。たとえば、隣接する貫通孔は、横方向と縦方向において間隔が同じであり、等間隔で設置された貫通孔は、ラインの長さのばらつきによる入力電気信号の差異が大きいという問題を解決し、各々の第２サブ導電性パターンに入力される電気信号をより正確に制御することができる。
【００２８】
たとえば、該貫通孔パターンに含まれる貫通孔の個数は、１つ、２つ、３つ、４つ、８つ又はそれ以上であってもよく、ここでそれについて限定しない。
たとえば、貫通孔の個数が多いほど、形成された接続チャンネルが多くなり、このように、第１導電性パターンの抵抗をさらに減少させることができる。たとえば、貫通孔は非等間隔で分布してもよく、貫通孔は横方向における金属線（バー）に対応した位置のみに設置されてもよく、又は、縦方向における金属線（バー）に対応した位置のみに設置されてもよい。
たとえば、複数の第２サブ導電性パターンは互いに間隔を空けており、すなわち、複数の第２サブ導電性パターンは、配線構造の第２表面において電気的に導通していない。各々の第２サブ導電性パターンはいずれも、ベース基板を貫通した少なくとも１つ貫通孔に対応し、このように、各々の第２サブ導電性パターンはそれぞれ貫通孔を介して第１導電性パターンに電気的に接続される。たとえば、各々の第２サブ導電性パターンは異なる位置で複数の貫通孔に対応し、各々の第２サブ導電性パターンが異なる位置でそれぞれ第１導電性パターンに電気的に接続されることにより、第１導電性パターンの抵抗をさらに減少させることができる。
たとえば、第２サブ導電性パターンはグリッド状構造を有し、各々の第２サブ導電性パターンの形状は同じであってもよく、又は異なってもよく、たとえば、該第２サブ導電性パターンの形状は、長方形に制限されず、円形、正多角形、台形又は非規則的な多角形などであってもよい。
【００２９】
本開示の実施例に係る配線構造及びその製造方法、有機発光ダイオード（ＯＬＥＤ）アレイ基板及び表示装置は、以下の少なくとも１つの有益な効果がある。
（１）本開示の少なくとも一実施例に係る配線構造において、第１導電性パターンと第２導電性パターンがベース基板を貫通した貫通孔パターンを介して電気的に接続されることで、第１導電性パターンの抵抗を減少させ、それにより第１導電性パターンでの電圧降下を減少させることができる。
（２）本開示の少なくとも一実施例に係る配線構造において、第１導電性パターンと互いに間隔を空けた各々の第２サブ導電性パターンがそれぞれ貫通孔を介して接続されることで、１つの第２サブ導電性パターンの入力電圧を個別に制御して小領域内での電圧を調整することができる。
（３）本開示の少なくとも一実施例に係る配線構造において、グリッド状構造を有する第２導電性パターンが静電気遮蔽の役割を果たし、このように外部の静電気によるベース基板の第１表面に設置された第１導電性パターンの電気信号への干渉を避けられ、同時に静電破壊の発生を防止することができる。
（４）本開示の少なくとも一実施例に係るＯＬＥＤアレイ基板において、小領域での入力電圧を個別に制御することで、第１導電性パターンでの電圧上昇又は電圧降下の値がほぼゼロに近づくことを実現し、それにより表示の均一性を確保できる。
なお、
（１）本開示の実施例の図面に、本開示の実施例に関する構造のみが示され、ほかの構造については通常の設計を参照すればよい。
（２）明瞭さから、本開示の実施例を説明する図面に、層又は領域の厚さが拡大又は縮小されるものであり、すなわち、これらの図面は実際の比例に応じて作成するものではない。なお、層、膜、領域又は基板のような素子については、別の素子の「上方」又は「下方」に位置すると記載された場合、該素子は別の素子の「上方」又は「下方」に「直接」位置してもよく、中間素子が存在してもよい。
（３）矛盾がない場合、本開示の実施例及び実施例における特徴は互いに組み合わせて、新しい実施例を構成することができる。
以上は本開示の好ましい実施形態に過ぎず、本開示の保護範囲を制限するものではなく、本開示の保護範囲は前記特許請求の範囲の保護範囲を基準にする。
本願は、２０１７年８月２日に出願した中国特許出願第２０１７１０６５０５４３．１号の優先権を主張し、ここで、上記中国特許出願に開示されている全内容が本願の一部として援用される。
【符号の説明】
【００３０】
１００−配線構造；１０１、２０１−ベース基板；１０２−第１表面；１０３−第２表面；１０４−第１導電性パターン；１０５−第２導電性パターン；１０５１、１０５１ａ、１０５１ｂ、１０５１ｃ、１０５１ｄ−第２サブ導電性パターン；１０６−貫通孔パターン；１０６１−貫通孔；１１０−駆動回路層；２０２−電源トレース；２０３−ゲートライン；２０４−データライン；２０５−画素構造；２０６−スイッチトランジスタ；２０７−駆動トランジスタ；２０８−ＯＬＥＤデバイス；２１０−第１ビアホール構造。
【図１Ａ】
2020529097.tif 000003
【図１Ｂ】
2020529097.tif 000004
【図２】
2020529097.tif 000005
【図３】
2020529097.tif 000006
【図４】
2020529097.tif 000007
【図５】
2020529097.tif 000008
【図６】
2020529097.tif 000009
【図７Ａ】
2020529097.tif 000010
【図７Ｂ】
2020529097.tif 000011
【図８】
2020529097.tif 000012
【国際調査報告】
2020529097.tif 000013
2020529097.tif 000014
2020529097.tif 000015
2020529097.tif 000016