(57)【要約】本発明は、第１の基板（１２）と第２の基板（１３）との間に保持されたデバイス（１１）を有する電子アセンブリに関する。本発明によれば、第１の基板（１２）とデバイス（１１）との間のギャップ（１８）は、スルーホール（２１）に接続され、その結果、はんだ材料（２４）をこのスルーホールを通して、例えば、スルーホール（２１）内およびギャップ（１８）内に作用する毛細管力を利用して配量できるようにされる。この場合毛細管力はギャップ内でのみ作用するので、配量は自動的に行われる。有利には、はんだ材料の自動的配量によって異なるギャップ寸法のために必要となる交差補償が行われる。本発明はまた、上述のアセンブリを製造するための方法に関し、ここで、接合補助剤（２４）は、特にはんだ材料として、選択的ウェーブはんだ付けによって適用することができる。
2020520553.tif 000002
【特許請求の範囲】
【請求項１】
第１の基板（１２）と第２の基板（１３）との間に挿入されたデバイス（１１）を含み、
・前記デバイスは、前記第１の基板（１２）および前記第２の基板（１３）と接触しており、
・前記第１の基板（１２）と前記デバイスとの間には、接合補助剤（２４）で架橋されたギャップ（１８）が設けられており、
・前記第１の基板（１２）は、前記ギャップ（１８）に開口するとともに前記接合補助剤（２４）によって閉じられたスルーホール（２１）を有する、
電子アセンブリであって、
前記第１の基板（１３）と前記第２の基板（１８）とが、周囲に対して閉じられたキャビティ（１６）を形成することを特徴とする電子アセンブリ。
【請求項２】
前記第１の基板（１２）または前記第２の基板（１３）がセラミックから成ることを特徴とする、請求項１に記載のアセンブリ。
【請求項３】
前記第１の基板（１２）または前記第２の基板（１３）が、導電板から成ることを特徴とする、請求項１または２に記載のアセンブリ。
【請求項４】
前記第１の基板（１２）または前記第２の基板（１３）がヒートシンクから成ることを特徴とする、請求項１から3のいずれか1項に記載のアセンブリ。
【請求項５】
前記デバイス（１１）が半導体チップであることを特徴とする、請求項１から４のいずれか1項に記載のアセンブリ。
【請求項６】
前記スルーホール（２１）の壁部が金属層（２３）で被覆されることを特徴とする、請求項１から５のいずれか1項１に記載のアセンブリ。
【請求項７】
前記金属層（２３）は、前記スルーホールの縁部の周りの前記第１の基板（１２）の前記ギャップ（１８）に対向する外側（２２）に引き出されていることを特徴とする、請求項６に記載のアセンブリ。
【請求項８】
前記スルーホール（２１）の外側は、電気絶縁材料（２５）で閉じられることを特徴とする、請求項１から７のいずれか１項に記載のアセンブリ。
【請求項９】
第１の基板（１２）と第２の基板（１３）との間にデバイス（１１）が挿入され、
・前記デバイスが前記第２の基板（１３）上で接触され、
・前記第１の基板（１２）と前記デバイスとの間に位置するギャップ（１８）が接合補助剤（２４）で架橋される、
電子アセンブリの製造方法であって、
前記第１の基板（１２）が前記ギャップ（１８）に開口するスルーホール（２１）を有し、前記スルーホール（２１）を介して接合補助剤（２４）が前記ギャップ（１８）内に充填されることを特徴とする、電子アセンブリの製造方法。
【請求項１０】
前記接合補助剤（２４）が前記ギャップ内の毛細管現象を利用することによって配量されることを特徴とする、請求項９に記載の方法。
【請求項１１】
前記配量が分配により行われることを特徴とする、請求項１０に記載の方法。
【請求項１２】
前記配量が選択的ウェーブはんだ付けによって行われることを特徴とする、請求項１０に記載の方法。
【請求項１３】
前記ギャップ（１８）に前記接合補助剤（２４）を充填後、電気絶縁材（２５）で前記スルーホール（２１）の外側を閉鎖することを特徴とする、請求項９から１２のいずれか１に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１の基板と第２の基板との間に挿入されたデバイスを有する電子アセンブリに関する。この場合デバイスは、第１の基板および第２の基板と接触している。これは、電気的な接触であってもよいし、別の形の接触、例えば熱伝導的な接触であってもよい。さらに、第１の基板とデバイスとの間には、接合補助剤を備えたギャップが設けられている。接合補助剤は、例えば接着剤、場合によっては導電性接着剤、または特にはんだ材料であってもよい。
【０００２】
さらに本発明は、デバイス、特に電子デバイスが、第１の基板と第２の基板との間に実装される、電気アセンブリを製造するための方法に関する。この場合デバイスは、一方では第２の基板に接触し、他方では、第１の基板とデバイスとの間にあるギャップを補助剤で架橋することによって、第１の基板にも接触する。
【背景技術】
【０００３】
パワー半導体の形態の２つの基板間に保持された電子デバイスを有する上記のタイプのアセンブリは、例えば特許文献１および特許文献２に記載されている。
【０００４】
例えば回路担体などの２つの基板によって形成される、キャビティ内のパワーエレクトロニクスチップ（これはベアダイとも呼ばれる）のようなデバイスの両面接触において、キャビティの設置高さはデバイスの厚さに適合させなければならない。これは、特に、複数のデバイスが基板の間に配置されるか、又は基板自体が互いに直接接続される場合には、一連の誤差を作り出す。キャビティをガラス繊維−樹脂複合材から基板の１つ、例えばプリント回路基板に設けなければならない場合、このキャビティの製造中に既に誤差が生じる。さらにデバイスも、誤差に起因して種々の高さを有する。したがって、前記のデバイスを加工する際には、１００μｍを超える誤差が生じる可能性がある。これらの誤差は、従来の焼結またははんだ付け接合部の補償能力では容易に補償することができない。このため、例えば、ギャップが小さすぎる場合には、はんだ材料がはんだ接合部から横方向に膨らむことがあり、ギャップが大きすぎる場合には、ギャップ内に十分なはんだ材料がなくなることがある。両方とも、形成された接合部の熱伝導率および電気伝導率に影響を及ぼす。
【０００５】
これに対処するために、各キャビティの深さおよび各デバイスの高さを測定して、はんだ付け量をその時の誤差に個々に適合させることができる。しかし、この方法では、２つの付加的なプロセス工程、すなわち、測量および個々のはんだの配量が行われるが、これは付加的な製造経費を意味する。
【０００６】
別の可能性は、構造的な誤差補償を提供することである。特許文献３によれば、例えば、熱軟化性または熱硬化性材料、すなわち、樹脂または熱可塑性合成材料からなるキャップを基板として設けるようにすることが可能である。次いで、デバイスまたは他の基板への接続部を接合する際に、キャップを加熱して塑性変形を生じさせ、このようにして接合の際の誤差を補償することができる。しかしながら、このキャップの構造は、この電気回路上で実現すべき場合には、比較的煩複雑である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】独国特許出願公開第１０２０１４２０６６０１号
【特許文献２】独国特許出願公開第１０２０１４２０６６０６号
【特許文献３】独国特許出願公開第１０２０１４２０６６０８号
【発明の概要】
【発明が解決しようとする課題】
【０００８】
したがって、本発明の課題は、２つの基板の間に挿入されたデバイスを有する電子アセンブリを容易に設置することができ、発生する製造誤差および組立誤差を確実に補償することができるようにすることにある。さらに、本発明の課題は、そのような電子アセンブリのための組み立て方法を提供することである。
【課題を解決するための手段】
【０００９】
この課題は冒頭に述べた電子アセンブリにおいて本発明によれば、第１の基板が、デバイスと第１の基板との間のギャップに開口し、接合補助剤によって閉鎖されるスルーホールを有することによって達成される。この場合ホールは、接合補助剤で完全にまたは部分的に充填することもできる。しかし、少なくとも接合補助剤は、ギャップを満たさなければならない。ホールはこの場合、接合補助剤を外側からギャップ内に配量する役割を果たす。これは、電子アセンブリを予め組み立てることができ、デバイスが第２の基板と接触し、それによってその位置に固定されるという利点を有する。この場合、ギャップは、全ての発生する誤差の合計によって影響される誤差を備えたギャップ寸法を有することになる。誤差は、主に、第１の基板と第２の基板との間に形成されるキャビティの高さ、デバイスの高さ、およびデバイスと第２の回路担体との間の接続箇所、ならびに場合によっては第１の基板と第２の基板との間の接続時に生じることがある。これらの誤差は、外側からスルーホールを介して正確な量の接合補助剤を配量することによって補償することができる。
【００１０】
ここで、上述の課題を解決する電子アセンブリの製造方法を提案する。この方法では、接合補助剤がスルーホールを通ってギャップ内に充填され、デバイスと基板との間の所望の接合が形成される量の接合補助剤が配量される。この場合接合補助剤が、ギャップ内の毛細管現象を利用することによって配量されると特に有利である。これにより配量は、接合補助剤が、毛細管力のために、ギャップおよびスルーホールから漏出できないので、自動的に生じる。次いで接合補助剤は固化する。例えば、導電性接着剤であれば硬化する。はんだ材料であれば、ギャップ内で凝固する。
【００１１】
本方法の有利な実施形態によれば、接合補助剤の配量は、分配（ディスペンス）によって行うことができる。この場合接合補助剤は、適切な配量装置を用いてスルーホール内に導入され、毛細管現象によってギャップ内に吸引される。本発明の別の実施形態によれば、配量は、選択的ウェーブはんだ付けによって行うことができる。この方法では、溶融はんだ材料の選択的はんだウェーブをスルーホールに近づけ、スルーホールを通してはんだ材料をギャップ内に吸引する。続いて、スルーホールは、有利には、外部との電気絶縁を確実にするために、電気絶縁材料で外側を閉じることができる。
【００１２】
ギャップがはんだ材料で充填される場合、本発明の一実施形態では、スルーホールの壁が金属層で被覆されるようにする。この金属層ははんだ材料によって容易に濡れるので、はんだ材料は毛細管力によって容易にスルーホール内に吸引される。金属層は、例えば、プリント回路基板のコンタクトホールとして設計することができる。もちろん、ギャップはメタライズされ、これは、一方ではデバイスのメタライジングによって、他方ではギャップの範囲における基板のメタライジングによって実現される。このようにして、ギャップは、部品と基板との間に導電接続を形成する役割を果たすことができ、デバイスの電気接続のための回路構成を第１の基板上に実現することができる。
【００１３】
本発明の特に有利な実施形態によれば、金属層は、スルーホールの縁部の周囲において第１の基板のギャップに対向する外側に施される。これは、例えば、スルーホールの縁部の周りに環状のメタライジングを外側に形成することによって実現することができる。これは、スルーホール内の金属層と接触している。これは、例えば第１の基板の外側が選択的はんだウェーブと接触するときに、ギャップおよびスルーホール内へのはんだ材料の配量を助成する。
【００１４】
本発明のさらなる実施形態によれば、第１の基板または第２の基板がセラミックからなるようにされる。これは、例えば銀または銅で金属被覆することができる。これは、その上にパワーエレクトロニクス回路が実現される回路キャリアとして設計することもできる。この場合セラミックは、比較的良好な熱放散を可能にする。さらに、第１の基板または第２の基板が導電板からなるようにすることができる。これは、有利には、デバイスのためのキャビティを形成するための凹部を形成する役割を果たすことができる。キャビティは、好ましくは繊維強化樹脂から成る導電板材料内に、合理的な製造経費で製造することができる。例えば、導電板材料としては、いわゆるＦＲ４材料を用いることができる。これは難燃性のエポキシ樹脂をベースとしたガラス繊維強化プラスチックである。この材料は、典型的には、銅、好ましくはニッケル−金合金、スズ、または銀の仕上げで被覆される。
【００１５】
さらに、有利には、第１の基板または第２の基板がヒートシンクからなるようにすることができる。ヒートシンクは、通常、デバイスに熱的に良好に接続される。これは、特に、接合補助具を適用することによっても行うことができる。
【００１６】
第１の基板および第２の基板に対しては、特に有利なペアリングがある。例えば、第１の基板は、導電板であってもよく、第２の基板は、セラミックで作られてもよい。別の可能性は、第１の基板が導電板であり、第２の基板がヒートシンクであるか、または逆に、第２の基板が導電板であり、第１の基板をヒートシンクとすることである。
【００１７】
本発明のさらなる詳細は、図面を参照して以下に記載される。同一または対応する図面上の部材には、それぞれ同じ参照符号が付されており、個々の図面間で相違がある限り、繰り返して説明する。
【図面の簡単な説明】
【００１８】
【図１】図１は、本発明によるアセンブリの実施例の各切断図である。
【図２】図２は、本発明によるアセンブリの実施例の各切断図である。
【図３】図３は、本発明の方法の実施例の代表的な製造工程における各切断図である。
【図４】図４は、本発明の方法の実施例の代表的な製造工程における各切断図である。
【発明を実施するための形態】
【００１９】
図１は、半導体チップの形態のデバイス１１が、導電板の形態の第１の基板１２と、セラミック基板の形態の第２の基板１３との間に保持される電子アセンブリを示す。第２の基板１３上で、デバイス１１は焼結接合部１４によって電気的に接触される。さらに、第１の基板１２と第２の基板１３とは、はんだ接合部１５を介して直接電気的に接触している。
【００２０】
第１の基板１２と第２の基板１３との間には、第１の基板の凹部からなるキャビティ１６が形成されている。このキャビティ１６内には、電子デバイス１１もある。しかし、電子デバイス１１と、キャビティ１６を形成する凹部の底部１７との間にギャップ１８が形成され、このギャップは、デバイス１１のメタライジング１９および底部１７のメタライジング２０によって覆われている。また、ギャップ１８には、第１の基板１２の外側２２とギャップ１８とを接続するスルーホール２１が開口している。このスルーホール２１は、スルーホール２１の縁部で第１の基板１２の外側２２上にも延在する金属層２３で覆われている。この金属層２３は、第１の基板１２内にコンタクトホールとして形成されている。
【００２１】
ギャップ１８及びスルーホール２１には接合補助剤２４が充填されており、この補助剤ははんだや導電性接着剤とすることができる。典型的なはんだ材料は、ＳｎＡｇＣｕ合金、いわゆるＳＡＣはんだである。あるいは、鉛はんだ、例えばＳｎＰｂまたはＳｎＰｂＡｇ合金を使用することができる。さらに、スルーホール２１は場合によっては、電気絶縁を保証するために、電気絶縁材料２５で外側２２を閉じられる。これは、例えば、シリコーン樹脂またはエポキシ樹脂接着剤で行うことができる。
【００２２】
図２によれば、第１の基板１２としてヒートシンクが使用され、第２の基板１３として回路基板が使用され、回路基板はプリント基板またはセラミック基板として形成することができる。第２の基板上には、誤差ｔに起因して高さの異なる複数の電子デバイス１１が設けられている。これらはパワー半導体である。これらを冷却するために、第１の基板は、ヒートシンクの形態で設けられ、この基板は、接合補助部材２４を介してデバイス１１に接続される（場合によっては絶縁材２５も使用される）。図２には、誤差ｔのために異なる高さに形成されたギャップ１８が、均等に接合補助剤で充填されることが示されている。補助剤は、熱の良導体であるはんだで作られることが好ましい。
【００２３】
図３は、電子アセンブリの一つの可能な製造方法を示す。第１の工程では、デバイス１１、第１の基板１２および第２の基板１３を、図３に示す位置に組み立てられる。このようにして組み立てられたアセンブリは、次に、図示されていない方法でリフローはんだ付け炉を通され、はんだ接合部１５が拡散はんだ付け接合部として形成される。冷却後配量装置２６によって接合補助剤がギャップ１８内に分配される。接合補助剤の必要量は、ギャップ１８内の毛細管現象により自動的に調整される。
【００２４】
図４のアセンブリは、リフローはんだ付けによって、図３で説明したように予め組み立てられる。次に、アセンブリは、外側が下向きになるように回転される。次に、選択的はんだ付けヘッド２７をスルーホール２１に近づけ、選択的はんだ付けウェーブ２８が図４には見易さのため図示してない金属層２３に到達するようにする（図１参照）。スルーホール２１及びギャップ１８に作用する毛細管力及び金属層の良好な濡れ性により、液体はんだはギャップ内に吸い込まれ、そこで固化することができる。
【図１】
2020520553.tif 000003
【図２】
2020520553.tif 000004
【図３】
2020520553.tif 000005
【図４】
2020520553.tif 000006
【手続補正書】
【提出日】令和1年11月1日(2019.11.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の基板（１２）と第２の基板（１３）との間に挿入されたデバイス（１１）を含み、
・前記デバイスは、前記第１の基板（１２）および前記第２の基板（１３）と接触しており、
・前記第１の基板（１２）と前記デバイスとの間には、接合補助剤（２４）で架橋されたギャップ（１８）が設けられており、
・前記第１の基板（１２）は、前記ギャップ（１８）に開口するとともに前記接合補助剤（２４）によって閉じられたスルーホール（２１）を有する、
電子アセンブリであって、
前記第１の基板（１３）と前記第２の基板（１８）とが、周囲に対して閉じられたキャビティ（１６）を形成することを特徴とする電子アセンブリ。
【請求項２】
前記第１の基板（１２）または前記第２の基板（１３）がセラミックから成ることを特徴とする、請求項１に記載のアセンブリ。
【請求項３】
前記第１の基板（１２）または前記第２の基板（１３）が、導電板から成ることを特徴とする、請求項１または２に記載のアセンブリ。
【請求項４】
前記第１の基板（１２）または前記第２の基板（１３）がヒートシンクから成ることを特徴とする、請求項１から３のいずれか１項に記載のアセンブリ。
【請求項５】
前記デバイス（１１）が半導体チップであることを特徴とする、請求項１から４のいずれか１項に記載のアセンブリ。
【請求項６】
前記スルーホール（２１）の壁部が金属層（２３）で被覆されることを特徴とする、請求項１から５のいずれか１項に記載のアセンブリ。
【請求項７】
前記金属層（２３）は、前記スルーホールの縁部の周りの前記第１の基板（１２）の前記ギャップ（１８）に対向する外側（２２）に引き出されていることを特徴とする、請求項６に記載のアセンブリ。
【請求項８】
前記スルーホール（２１）の外側は、電気絶縁材料（２５）で閉じられることを特徴とする、請求項１から７のいずれか１項に記載のアセンブリ。
【請求項９】
第１の基板（１２）と第２の基板（１３）との間にデバイス（１１）が挿入され、
・前記デバイスが前記第２の基板（１３）上で接触され、
・前記第１の基板（１２）と前記デバイスとの間に位置するギャップ（１８）が接合補助剤（２４）で架橋される、
電子アセンブリの製造方法であって、
前記第１の基板（１２）が前記ギャップ（１８）に開口するスルーホール（２１）を有し、前記スルーホール（２１）を介して接合補助剤（２４）が前記ギャップ（１８）内に充填されることを特徴とする、電子アセンブリの製造方法。
【請求項１０】
前記接合補助剤（２４）が前記ギャップ内の毛細管現象を利用することによって配量されることを特徴とする、請求項９に記載の方法。
【請求項１１】
前記配量が分配により行われることを特徴とする、請求項１０に記載の方法。
【請求項１２】
前記配量が選択的ウェーブはんだ付けによって行われることを特徴とする、請求項１０に記載の方法。
【請求項１３】
前記ギャップ（１８）に前記接合補助剤（２４）を充填後、電気絶縁材（２５）で前記スルーホール（２１）の外側を閉鎖することを特徴とする、請求項９から１２のいずれか１に記載の方法。
【国際調査報告】
2020520553.tif 000007
2020520553.tif 000008
2020520553.tif 000009
2020520553.tif 000010
2020520553.tif 000011
2020520553.tif 000012