(57)【要約】  エレクトロニクスパッケージは、支持基板、その支持基板の第１の面に結合された第１の面を有する電気部品、ならびにその支持基板のその第１の面およびその電気部品の側壁に結合された絶縁構造体を備える。絶縁構造体は、傾斜した外面を有する。導電層は、電気部品および絶縁構造体の傾斜した外面をカプセル化する。第１の配線層は、支持基板の第２の面上に形成される。第１の配線層は、支持基板内の少なくとも１つのビアを通って導電層に結合される。【選択図】図４
2020529735.tif 000002
【特許請求の範囲】
【請求項１】
エレクトロニクスパッケージであって、
支持基板と、
前記支持基板の第１の面に結合された第１の面を有する、電気部品と、
前記支持基板の前記第１の面および前記電気部品の側壁に結合されており、傾斜した外面を有する、絶縁構造体と、
前記電気部品、および前記絶縁構造体の前記傾斜した外面をカプセル化している、導電層と、
前記支持基板の第２の面上に形成されており、前記支持基板内の少なくとも１つのビアを通って前記導電層に結合された、第１の配線層と、
を備える、エレクトロニクスパッケージ。
【請求項２】
前記導電層は、前記絶縁構造体に隣接する前記支持基板の前記第１の面の少なくとも一部を覆っている、請求項１に記載のエレクトロニクスパッケージ。
【請求項３】
前記絶縁構造体は、前記電気部品の裏側面をカプセル化している、請求項１に記載のエレクトロニクスパッケージ。
【請求項４】
前記導電層は、前記絶縁構造体に形成されたビアを通って延びており、前記電気部品の前記裏側面に接触している、請求項３に記載のエレクトロニクスパッケージ。
【請求項５】
前記電気部品の前記第１の面は、前記電気部品の前記第１の面上に配置された少なくとも１つの接触パッドを有する、活性面を備え、
前記第１の配線層は、前記支持基板内の少なくとも別のビアを通して前記少なくとも１つの接触パッドに結合されている、
請求項１に記載のエレクトロニクスパッケージ。
【請求項６】
前記電気部品、前記絶縁構造体、および前記導電層を囲んでいる、絶縁材料をさらに備える、請求項１に記載のエレクトロニクスパッケージ。
【請求項７】
前記絶縁材料内に埋め込まれた支持構造体をさらに備える、請求項６に記載のエレクトロニクスパッケージ。
【請求項８】
前記エレクトロニクスパッケージの厚みを貫通して形成された少なくとも１つの電気接続によって、前記第１の配線層に電気的に結合された、第２の配線層をさらに備え、
前記第１の配線層は、前記エレクトロニクスパッケージの第１の側に第１の入出力接続を形成し、前記第２の配線層は、前記エレクトロニクスパッケージの第２の側に第２の入出力接続を形成する、
請求項６に記載のエレクトロニクスパッケージ。
【請求項９】
エレクトロニクスパッケージであって、
支持基板の第１の面に結合された活性面を有する、電気部品と、
前記支持基板の前記第１の面上に配置されており、前記電気部品を囲んでいる、絶縁構造体と、
前記電気部品の裏面、および前記絶縁構造体の少なくとも１つの傾斜した側壁をカプセル化しており、かつ前記絶縁構造体を囲んでいる前記支持基板の前記第１の面の少なくとも一部を覆っている、電磁干渉（ＥＭＩ）シールドと、
前記ＥＭＩシールドをカプセル化している、絶縁材料と、
を備える、エレクトロニクスパッケージ。
【請求項１０】
前記ＥＭＩシールドと結合されるように、前記支持構造体内の少なくとも１つのビアを通って延びている、配線層をさらに備える、請求項９に記載のエレクトロニクスパッケージ。
【請求項１１】
前記配線層は、前記電気部品の前記活性面上の少なくとも１つの接触パッドと電気的に結合されるように、前記支持基板内の少なくとも１つの他のビアを通って延びている、請求項１０に記載のエレクトロニクスパッケージ。
【請求項１２】
前記絶縁構造体は、前記電気部品の外周を完全に囲む、請求項９に記載のエレクトロニクスパッケージ。
【請求項１３】
エレクトロニクスパッケージを形成する方法であって、
電子部品の活性面を支持基板の第１の面にボンディングすることと、
傾斜した側壁を有する絶縁構造体を形成するために、前記電子部品の少なくとも側壁を樹脂材料でカプセル化することと、
前記電気部品の裏面および前記絶縁構造体をカプセル化する導電性シールドを形成することと、
前記導電性シールドと結合されるように、前記支持基板の少なくとも１つのビアを通って延びている第１の配線層を形成することと、
を含む、方法。
【請求項１４】
前記支持基板内の少なくとも別のビアを通って延び、前記電子部品の前記活性面上に位置する少なくとも１つの接触パッドと電気的に結合されるように、前記第１の配線層を形成することをさらに含む、請求項１３に記載の方法。
【請求項１５】
前記電気部品の前記裏面を前記第１の配線層に電気的に結合するように、前記導電性シールドを形成することをさらに含む、請求項１４に記載の方法。
【請求項１６】
前記電気部品、前記樹脂材料、および前記導電性シールドを、絶縁材料で囲むことをさらに含む、請求項１３に記載の方法。
【請求項１７】
前記エレクトロニクスパッケージの前記第１の配線層と反対の側に第２の配線層を形成することと、
前記エレクトロニクスパッケージの厚みを貫通して形成された少なくとも１つの電気接続によって、前記第２の配線層を前記第１の配線層に電気的に結合することと、
をさらに含む、請求項１６に記載の方法。
【請求項１８】
前記電子部品のボンディングは、前記電子部品の面および前記支持基板の前記第１の面のうちの１つに、樹脂材料を配置することを含む、請求項１３に記載の方法。
【請求項１９】
レーザ穴あけ、機械的穴あけ、プラズマエッチング、および化学エッチングのうちの１つまたは複数によって、前記支持基板を貫通してビアを形成することを含む、請求項１３に記載の方法。
【請求項２０】
前記支持基板の前記第２の面上、および前記ビア内に前記第１の配線層を形成することは、スパッタリング、蒸着、無電解めっき、および電気めっきのうちの１つまたは複数によって金属層を成膜およびパターニングすることを含む、請求項１３に記載の方法。
【請求項２１】
前記電子部品の少なくとも側壁を前記樹脂材料でカプセル化することは、前記電子部品の周りに樹脂材料を配置して、前記樹脂材料を硬化させることをさらに含む、請求項１３に記載の方法。
【請求項２２】
前記絶縁基板の前記第１の面上に、支持構造体を取り付けることをさらに含み、
前記支持構造体は、前記電子部品を収容する大きさに作られた開口部を有する、
請求項１３に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、一般に、半導体デバイスパッケージまたはエレクトロニクスパッケージに関し、より詳細には、パッケージ内に設けられた電気部品を囲む絶縁構造体上に形成された、導電性キャップまたは導電性シールドを備える、エレクトロニクスパッケージに関する。絶縁構造体の傾斜した側壁を、導電性キャップまたは導電性シールドの取り付け構造として利用することにより、小型化されたパッケージトポロジが実現される。
【背景技術】
【０００２】
技術水準のエレクトロニクスパッケージングは、ワイヤボンディングモジュールから、フリップチップモジュールまで、および埋込みチップモジュールまで、幅広い方法、構造、およびアプローチに及ぶ。ワイヤボンディングされたモジュールは、低コストであるが制限された電気的性能を有する、成熟したパッケージングアプローチである。これらのモジュールは、チップパッドにボンディングされるワイヤを使用して、パワーデバイスの上面Ｉ／Ｏパッドを、上面および下面にパターニングされた金属を有するセラミック、窒化アルミニウム（ＡｌＮ）、または炭化ケイ素（ＳｉＣ）の基板のような、金属−絶縁体−金属基板などの相互接続構造体に接続する。ワイヤボンディングは、本質的に高いインダクタンス、一般に高い直列抵抗、ボンディングパッド上の電流クラウニング、およびボンディングサイト近くの半導体デバイス内のマイクロクラックを伴う。従来技術のワイヤボンディングエレクトロニクスパッケージ１０の例示的な構成が、部品取り付け材料１６を使用してリードフレーム１４上に取り付けられた、２つのパワー半導体デバイス１２とともに、図１に示されている。リードフレーム１４の一部は、端子１８を形成する成形樹脂２６を越えて延びている。ワイヤボンド２０は、半導体デバイス１２の活性面２４に位置するダイパッド２２を、リードフレーム１４上の選択された領域に接続する。成形樹脂２６は、半導体デバイス１２、ワイヤボンド２０、およびリードフレーム１４の露出部分をカプセル化する。ＰｏｗｅｒＲｉｂｂｏｎ（Ｃ）ボンディング（Ｋ＆Ｓ）は、Ａｌワイヤボンドを、チップパッドにボンディングするためにサーモス圧着を使用するＡｌリボンで置き換える、パワーモジュールワイヤボンディングの修正バージョンである。有益なことに、ＰｏｗｅｒＲｉｂｂｏｎ（Ｃ）ボンディングは、抵抗がより低いため、より高電流のモジュールを対象としている。しかし、ＰｏｗｅｒＲｉｂｂｏｎ（Ｃ）ボンディングは、高いインダクタンスを有し、基板のマイクロクラックを引き起こす場合がある。
【０００３】
先行技術のフリップチップモジュールは、ワイヤボンドよりも大きな通電断面積を有するはんだバンプを使用することにより、ワイヤボンディングパッケージと比較して、半導体基板の損傷が低減する。従来技術のフリップチップエレクトロニクスパッケージ２８の一般的な構成が、フリップチップはんだバンプ３４の手段によって基板３２の上側金属層３０に取り付けられた、２つの半導体デバイス１２とともに、図２に示されている。熱冷却は、半導体デバイス１２の裏側３８に形成された熱接続３６により、達成される。成形樹脂２６は、半導体デバイス１２をカプセル化し、上側金属層３０の一部は、成形樹脂２６を越えて延びて、端子１８を形成する。図２に示されるようなフリップチップモジュールは、ワイヤボンディング技術に優るいくつかの利点を提供するが、フリップチップはんだバンプは、導電性が劣り、はんだ疲労が起きやすく、エレクトロマイグレーションが起きやすく、熱冷却経路が非常に貧弱である。
【０００４】
ゼネラルエレクトリック社のパワーオーバーレイ（ｐｏｗｅｒ  ｏｖｅｒｌａｙ、ＰＯＬ）技術を使用して製造された、図３に示される埋込みデバイスモジュール４０などの従来技術の埋込みデバイスモジュールは、ワイヤボンドおよびはんだバンプをなくし、それらを直接メタライゼーション接触部で置き換えることにより、ワイヤボンディングパッケージおよびフリップチップパッケージの制限の多くに対処する。埋込みデバイスモジュール４０では、半導体デバイス１２は、誘電体フィルム４２上に取り付けられている。ポストコネクタ４４もまた、誘電体フィルム４２に取り付けられており、モジュール４０のために上面から下面への電気接続を提供する。マイクロビア４６は、誘電体フィルム４２を貫通して、半導体デバイス１２の入出力（ｉｎｐｕｔ／ｏｕｔｐｕｔ、Ｉ／Ｏ）接触パッド２２まで、およびポストコネクタ４４まで、形成される。メタライゼーション層４８は、誘電体フィルム４２の外面、マイクロビア４６、および露出パッド２２に塗布され、半導体デバイス１２への電気接続を形成する。半導体デバイス１２およびポストコネクタ４４が取り付けられた誘電体フィルム４２は、はんだなどの導電性の部品取り付け材料５０を使用して、パワー基板３２にボンディングされる。半導体デバイス１２とポストコネクタ４４との間のギャップは、成形樹脂２６で充填されている。埋込みデバイスモジュール４０は、ワイヤボンディングモジュールまたはフリップチップモジュールと比較して、寄生（例えば、抵抗、キャパシタンス、およびインダクタンス）が低減され、優れた熱性能を有する。
【０００５】
埋込みデバイスモジュール構成の利点にもかかわらず、ＰＯＬ技術は、ワイヤボンディングアプローチおよびフリップチップアプローチよりも、複雑で、成熟度が低く、コストが高くなる。モジュール４０内の電気接続は、典型的には、レーザ穴あけおよびホールメタライゼーションを使用してモジュール４０に貫通孔を形成するか、または垂直接続を提供するデバイスに隣接する挿入されたＩ／Ｏ構造体もしくはフレームにビアを形成することによって、形成される。これらのアプローチは、モジュールの複雑さとコストを増大させるものであり、モジュールのフットプリントを増大させる場合がある。
【０００６】
上記で説明された従来技術のパッケージングトポロジのいずれにおいても、隣接する集積回路素子からの電磁放射または電磁干渉（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ  ｉｎｔｅｒｆｅｒｅｎｃｅ、「ＥＭＩ」）の影響を受けやすい半導体デバイスまたはモジュールを、シールドすることが望ましい場合がある。そのようなＥＭＩシールドは、電気パッケージの外側を包んで囲む、導電性ケーシングまたは導電性ハウジングの使用によって、達成され得る。従来技術のＥＭＩシールドハウジングまたはＥＭＩシールドケーシングは、ＥＭＩを低減するために効果的な場合があるが、これらの構造体はまた、ハウジングまたはケーシングをほぼ完成したパッケージ構造体に接着させ、ハウジングまたはケーシングを接地するための電気接続を作る、という形で追加のステップを組み込むことにより、製造の複雑さが増すなど、いくつかの不利な点も有する。これらのＥＭＩハウジングまたはＥＭＩケーシングはまた、パッケージの体積を増加させ、性能を維持または向上させながらさらに小型化することに対して、大きな制限を生じさせる。
【０００７】
したがって、埋込み電気部品のためのシールドを有する高度に小型化されたエレクトロニクスパッケージの構成を可能にする、新しいエレクトロニクスパッケージ技術を提供することが、望ましいであろう。さらに、そのような新しい技術は、エレクトロニクスパッケージの熱管理および接地のために使用できることが、望ましいであろう。
【発明の概要】
【課題を解決するための手段】
【０００８】
本発明の一態様によれば、エレクトロニクスパッケージは、支持基板、その支持基板の第１の面に結合された第１の面を有する電気部品、ならびにその支持基板のその第１の面およびその電気部品の側壁に結合された絶縁構造体を備える。絶縁構造体は、傾斜した外面を有する。導電層は、電気部品および絶縁構造体の傾斜した外面をカプセル化する。第１の配線層は、支持基板の第２の面上に形成される。第１の配線層は、支持基板内の少なくとも１つのビアを通って導電層に結合される。
【０００９】
本発明の別の態様によれば、エレクトロニクスパッケージは、支持基板の第１の面に結合された活性面を有する電気部品、およびその支持基板のその第１の面に配置され、その電気部品を囲む、絶縁構造体を備える。エレクトロニクスパッケージはまた、電気部品の裏面および絶縁構造体の少なくとも１つの傾斜した側壁をカプセル化し、かつ絶縁構造体を囲む支持基板の第１の面の少なくとも一部を覆う、電磁干渉（ＥＭＩ）シールドも備える。絶縁材料は、ＥＭＩシールドをカプセル化する。
【００１０】
本発明の別の態様によれば、エレクトロニクスパッケージを形成する方法は、電子部品の活性面を支持基板の第１の面にボンディングすること、および電子部品の少なくとも側壁を、樹脂材料でカプセル化して、傾斜した側壁を有する絶縁構造体を形成すること、を含む。この方法はまた、電気部品の裏面および絶縁構造体をカプセル化する導電性シールドを形成し、その導電性シールドと結合されるように支持構造体内の少なくとも１つのビアを通って延びる第１の配線層を形成することも含む。
【００１１】
これらおよびその他の利点および特徴は、添付の図面に関連して提供される、本発明の好ましい実施形態の以下の詳細な説明から、より容易に理解されるであろう。
【図面の簡単な説明】
【００１２】
図面は、本発明を実施するために、現在企図されている実施形態を示す。
図面において、
【図１】例示的な従来技術のワイヤボンディングエレクトロニクスパッケージの概略断面図である。
【図２】例示的な従来技術のフリップチップのエレクトロニクスパッケージの概略断面図である。
【図３】例示的な従来技術の埋込みチップのエレクトロニクスパッケージの概略断面図である。
【図４】本発明の実施形態による、エレクトロニクスパッケージの概略断面図である。
【図５】本発明の別の実施形態による、エレクトロニクスパッケージの概略断面図である。
【図６】本発明の一実施形態による、絶縁材料が省略された、図４および図５のエレクトロニクスパッケージの上面図である。
【図７】本発明の代替実施形態による、絶縁材料が省略された、エレクトロニクスパッケージの上面図である。
【図８】本発明の別の実施形態による、エレクトロニクスパッケージの概略断面図である。
【図９】本発明の一実施形態による、図８のエレクトロニクスパッケージの底面図である。
【図１０】本発明の別の実施形態による、エレクトロニクスパッケージの概略断面図である。
【図１１】本発明のさらに別の実施形態による、エレクトロニクスパッケージの概略断面図である。
【図１２】本発明のさらに別の実施形態による、エレクトロニクスパッケージの概略断面図である。
【図１３】本発明の実施形態による、製造／ビルドアッププロセスの様々な段階中の、図４のエレクトロニクスパッケージの概略断面側面図である。
【図１４】本発明の実施形態による、製造／ビルドアッププロセスの様々な段階中の、図４のエレクトロニクスパッケージの概略断面側面図である。
【図１５】本発明の実施形態による、製造／ビルドアッププロセスの様々な段階中の、図４のエレクトロニクスパッケージの概略断面側面図である。
【図１６】本発明の実施形態による、製造／ビルドアッププロセスの様々な段階中の、図４のエレクトロニクスパッケージの概略断面側面図である。
【図１７】本発明の実施形態による、製造／ビルドアッププロセスの様々な段階中の、図４のエレクトロニクスパッケージの概略断面側面図である。
【図１８】本発明の実施形態による、製造／ビルドアッププロセスの様々な段階中の、図４のエレクトロニクスパッケージの概略断面側面図である。
【図１９】本発明の実施形態による、製造／ビルドアッププロセスの様々な段階中の、図４のエレクトロニクスパッケージの概略断面側面図である。
【図２０】本発明の実施形態による、製造／ビルドアッププロセスの様々な段階中の、図４のエレクトロニクスパッケージの概略断面側面図である。
【図２１】本発明の実施形態による、製造／ビルドアッププロセスの様々な段階中の、図４のエレクトロニクスパッケージの概略断面側面図である。
【図２２】図１３〜図２１に示される製造／ビルドアッププロセスの抜粋された段階中の、図４のエレクトロニクスパッケージの概略上面図である。
【図２３】図１３〜図２１に示される製造／ビルドアッププロセスの抜粋された段階中の、図４のエレクトロニクスパッケージの概略上面図である。
【図２４】本発明の代替実施形態による、エレクトロニクスパッケージの製造／ビルドアッププロセスの抜粋された段階の、概略断面側面図である。
【図２５】本発明の代替実施形態による、エレクトロニクスパッケージの製造／ビルドアッププロセスの抜粋された段階の、概略断面側面図である。
【図２６】本発明の代替実施形態による、エレクトロニクスパッケージの製造／ビルドアッププロセスの抜粋された段階の、概略断面側面図である。
【図２７】本発明の代替実施形態による、エレクトロニクスパッケージの製造／ビルドアッププロセスの抜粋された段階の、概略断面側面図である。
【図２８】本発明の代替実施形態による、エレクトロニクスパッケージの製造／ビルドアッププロセスの抜粋された段階の、概略断面側面図である。
【図２９】本発明の代替実施形態による、エレクトロニクスパッケージの製造／ビルドアッププロセスの抜粋された段階の、概略断面側面図である。
【発明を実施するための形態】
【００１３】
本発明の実施形態は、エレクトロニクスパッケージ全体の小型化を容易にすると同時に、埋込み部品の裏側の「未使用」のスペースに機能を追加するという方法で、電磁干渉（ＥＭＩ）シールドを埋込み電気部品に組み込む、エレクトロニクスパッケージまたはモジュールを規定する。以下で詳細に説明されるように、この裏側の機能は、エレクトロニクスパッケージ内の電気部品を少なくとも部分的に囲む、局所的な絶縁構造体を組み込むことによって実現される。絶縁構造体は、材料の導電層が形成される表面積を増加させる、傾斜した側壁を有するように形成される。この導電層は、シールド、熱放散、および／または接地の形態で、裏側の機能を提供する。結果として得られるエレクトロニクスパッケージは、基板に面実装するか、または複合回路用の多部品モジュール内に配置することができる。
【００１４】
本明細書で使用される「半導体デバイス」という用語は、非限定的な例としてパワートランジスタ、パワーダイオード、アナログ増幅器、ＲＦ素子などの、特定の機能を実行する半導体部品、デバイス、ダイまたはチップを指す。典型的な半導体デバイスは、本明細書で接触部または接触パッドと呼ばれる入出力（Ｉ／Ｏ）相互接続を備え、これは、半導体デバイスを外部回路に接続するために使用され、半導体デバイス内の内部素子に電気的に結合される。本明細書で説明される半導体デバイスは、例えばスイッチモード電源などの、パワーエレクトロニクス回路における電気的に制御可能なスイッチまたは整流器として使用されるパワー半導体デバイスであってもよい。パワー半導体デバイスの非限定的な例として、絶縁ゲートバイポーラトランジスタ（ｉｎｓｕｌａｔｅｄ  ｇａｔｅ  ｂｉｐｏｌａｒ  ｔｒａｎｓｉｓｔｏｒ、ＩＧＢＴ）、金属酸化物半導体電界効果トランジスタ（ｍｅｔａｌ  ｏｘｉｄｅ  ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄ  ｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ、ＭＯＳＦＥＴ）、バイポーラ接合トランジスタ（ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒ、ＢＪＴ）、集積ゲート整流サイリスタ（ｉｎｔｅｇｒａｔｅｄ  ｇａｔｅ−ｃｏｍｍｕｔａｔｅｄ  ｔｈｙｒｉｓｔｏｒ、ＩＧＣＴ）、ゲートターンオフ（ｇａｔｅ  ｔｕｒｎ−ｏｆｆ、ＧＴＯ）サイリスタ、シリコン制御整流器（Ｓｉｌｉｃｏｎ  Ｃｏｎｔｒｏｌｌｅｄ  Ｒｅｃｔｉｆｉｅｒ、ＳＣＲ）、ダイオードもしくはその他のデバイス、またはケイ素（Ｓｉ）、炭化ケイ素（ＳｉＣ）、窒化ガリウム（ＧａＮ）、およびヒ化ガリウム（ＧａＡｓ）などの材料を含むデバイスの組み合わせが挙げられる。半導体デバイスはまた、非限定的な例として、マイクロプロセッサ、マイクロコントローラ、メモリデバイス、ビデオプロセッサ、または特定用途向け集積回路（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ、ＡＳＩＣ）などの、デジタル論理デバイスであってもよい。
【００１５】
以下で参照されるエレクトロニクスパッケージの様々な実施形態は、半導体デバイス、相互接続配線、およびエレクトロニクスパッケージ端子の特定の配置を有するものとして示され、かつ説明されるが、代替の配置および構成も実装されることができ、したがって、本発明の実施形態は、具体的に示されたデバイスおよびその配置のみに限定されないことが理解される。すなわち、以下で説明されるエレクトロニクスパッケージの実施形態は、追加の電子部品、ならびに／または、音響デバイス、マイクロ波デバイス、ミリデバイス、ＲＦ通信デバイス、およびマイクロメカニカル（ＭＥＭＳ）デバイスを含む１つまたは複数の代替のデバイスタイプの半導体デバイスを備え得るエレクトロニクスパッケージも包含することが理解されるであろう。本明細書で説明されるエレクトロニクスパッケージはまた、１つまたは複数の抵抗器、コンデンサ、インダクタ、フィルタ、および類似のデバイスならびにそれらの組み合わせを備えてもよい。本明細書で使用される「電気部品」または「電子部品」という用語は、抵抗器、コンデンサ、インダクタ、フィルタおよび類似の受動素子、ならびにエネルギー蓄積部品に加えて、上記で説明された様々なタイプの半導体デバイスのいずれかを包含すると理解され得る。
【００１６】
図４〜９は、本発明の代替実施形態によるエレクトロニクスパッケージ５２、５４、５６を示す。パッケージ５２、５４、５６は、半導体デバイス５８などの電子部品または電気部品とともに、共通の部品番号で適宜参照される、いくつかの類似の部品を備える。各パッケージ５２、５４、５６は、単一の埋込み半導体デバイス５８のみとともに示されているが、代替実施形態は、複数の半導体デバイスとともに、例えばコンデンサ、抵抗器、および／またはインダクタなどの、１つまたは複数の受動素子を備えてもよいということが企図される。
【００１７】
最初に図４を参照すると、本発明の一実施形態に従って、エレクトロニクスパッケージ５２が、示されている。エレクトロニクスパッケージ５２は、活性面６０および裏面６２または裏側面を有する半導体デバイス５８などの、電気部品を備える。活性面６０は、部品取り付け材料６８を使用して、絶縁基板６６または支持基板の、第１の面６４に結合される。様々な実施形態によれば、絶縁基板６６は、例えばカプトン（登録商標）ラミネートフレックスなどの、絶縁フィルムまたは誘電体基板の形態で提供されてもよいが、非限定的な例として、ウルテム（登録商標）、ポリテトラフルオロエチレン（ｐｏｌｙｔｅｔｒａｆｌｕｏｒｏｅｔｈｙｌｅｎｅ、ＰＴＦＥ）、または液晶ポリマー（ｌｉｑｕｉｄ  ｃｒｙｓｔａｌ  ｐｏｌｙｍｅｒ、ＬＣＰ）もしくはポリイミド基板などの別のポリマーフィルムのような、その他の適切な電気絶縁材料もまた、採用されてもよい。部品取り付け材料６８は、非限定的な例としてポリマー材料（例えば、エポキシ、ケイ素、液晶ポリマー、またはセラミック、シリカ、もしくは金属充填ポリマー）またはその他の有機材料などの、エレクトロニクスパッケージ５２の周囲の部品に付着する電気絶縁材料である。いくつかの実施形態では、部品取り付け材料６８は、未硬化または部分硬化（すなわち、Ｂステージ）のいずれかの形態で絶縁基板６６上に設けられる。あるいは、部品取り付け材料６８は、絶縁基板６６上に配置する前に半導体デバイス５８に塗布されてもよい。代替実施形態では、半導体デバイス５８は、絶縁基板６６自体の接着特性によって絶縁基板６６に固着されてもよい。そのような実施形態では、部品取り付け材料６８は、省略され、絶縁基板６６は、接着特性を有する単一の誘電体層の形態で提供される。そのような接着性誘電体層の非限定的な例として、ポリイミドまたはポリベンゾオキサゾール（ｐｏｌｙｂｅｎｚｏｘｚａｏｌｅ、ＰＢＯ）などの、スピンオン誘電体が挙げられる。
【００１８】
少なくとも１つのテーパー状または傾斜した側面または側壁７２を有する絶縁構造体７０は、絶縁基板６６の第１の面６４に結合される。代替実施形態によれば、絶縁構造体７０は、フォトパターニングが可能な硬化樹脂、例えばエポキシ材料などのポリマー、プリプレグ材料、複合誘電材料、またはその他の任意の電気絶縁有機材料または電気絶縁無機材料であってもよい。導電層、キャップ、または導電層７４は、絶縁構造体７０の外面または傾斜した側壁７２、半導体デバイス５８の裏面６２、および絶縁基板６６の第１の面６４の露出部分に配置された、導電材料またはメタライゼーションの層から形成される。導電層７４は、非限定的な例としてアルミニウム、銅、金、銀、ニッケル、もしくはそれらの組み合わせから形成されてもよく、または導電性ポリマーから形成されてもよい。
【００１９】
図５のエレクトロニクスパッケージ５４は、図５に示されるように、絶縁構造体７０が半導体デバイス５８の裏面６２を覆い、カプセル化するように形成されるという点で、エレクトロニクスパッケージ５２と異なる。この実施形態では、導電層７４と裏面６２との間の絶縁構造体７０の一部は、半導体デバイス５８を導電層７４から電気的に分離する。
【００２０】
ここで図４および図５を一緒に参照すると、第１の配線層７６またはメタライゼーション層が、絶縁基板６６の第２の面７８上、および、絶縁基板６６を貫通して形成されたビア８０、８２、８４内へと配置される。貫通接触部８６、８８、９０が形成され、これらは、第１の配線層７６を、半導体デバイス５８の活性面６０上に位置する接触パッド９２、９４に、および導電層７４に、それぞれ電気的に結合する。接触パッド９２、９４は、半導体デバイス５８内の内部接触部への、導電経路（Ｉ／Ｏ接続）を提供する。接触パッド９２、９４は、非限定的な例としてアルミニウム、銅、金、銀、ニッケル、またはそれらの組み合わせなどの、様々な導電材料を含む、組成を有してもよい。半導体デバイス５６の活性面６０から外向きに突出する構造として示されているが、接触パッド９２、９４はまた、半導体デバイス５８の活性面６０と実質的に同一平面または同じ高さに位置する、接触端子であってもよい。
【００２１】
電気絶縁材料９６は、半導体デバイス５８、絶縁構造体７０、導電層７４、および絶縁基板６６の第１の面６４の露出部分を覆う。代替実施形態では、絶縁材料９６は、半導体デバイス５８のすべてまたはその一部をカプセル化してもよい。
【００２２】
いくつかの実施形態では、エレクトロニクスパッケージ５２、５４は、絶縁材料９６の上に設けられる任意的な第２の絶縁基板９８（仮想線で示す）、および／またはエレクトロニクスパッケージ５２、５４に追加の寸法安定性を提供する任意的な支持構造体またはコア構造体１００（仮想線で示す）も備える。絶縁基板９８は、絶縁基板６６と同じ材料のいずれから形成されてもよい。コア構造体１００は、例えば、ガラス繊維マットを備えるエポキシ材料、プリプレグ材料、ポリイミドフィルム／層、セラミック材料、ガラス、アルミニウム、複合誘電材料、またはその他の類似の／適切な有機材料もしくは無機材料であってエレクトロニクスパッケージ５２、５４に機械的堅牢性を提供するものなどの、プリント回路板（ｐｒｉｎｔｅｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ、ＰＣＢ）コア材料であってもよい。
【００２３】
図６でエレクトロニクスパッケージ５２、５４の上面図が提供される。ここで、絶縁材料９６は、導電層７４が、半導体デバイス５８の裏面６２、絶縁構造体７０の傾斜した側壁７２、および絶縁構造体７０に隣接する絶縁基板６６の第１の面６４の一部を、覆い、カプセル化する、材料の連続層として形成されていることを示すように、明確さのために省略されている。
【００２４】
図７は、代替実施形態によるエレクトロニクスパッケージ５２、５４の上面図であり、ここでも、絶縁材料９６は、省略されている。図６に示される実施形態と同様に、導電層７４は、半導体デバイス５８の裏面６２、および絶縁構造体７０のテーパー状または傾斜した側壁７２とを覆い、カプセル化する、導電材料の連続層である。この実施形態では、絶縁基板６６の第１の面６４上に延びる導電層７４の一部は、絶縁構造体７０をカプセル化する導電層７４の残りに電気的に結合される、１つまたは複数の端子パッド１０２を形成する。
【００２５】
図４〜図７で提供される図は、導電層７４および絶縁構造体７０の、多数の構成のうちの２つのみを示すものとして理解されるべきである。代替実施形態では、導電層７４は、図７の端子パッド１０２に加えて、または図７の端子パッド１０２の代わりに設けられ、半導体デバイス５８の接触位置の外側に位置する、１つまたは複数のパターニングされた導電線（図示せず）を備えてもよい。絶縁構造体７０はまた、半導体デバイス５８の側壁１０４をカプセル化する例えば略楕円形、正方形、または長方形の形状を有して図示されるもの以外の、代替の形状を有するように形成されてもよい。さらに他の実施形態では、絶縁構造体７０は、半導体デバイス５８の側壁１０４のうちの１つまたは複数を部分的にのみ囲むように形成されてもよい。
【００２６】
図６および図７に示されるように、任意的なコア構造体１００は、半導体デバイス５８および絶縁構造体７０の外周１０８を囲む、開口部１０６を有する。開口部１０６は、例えば機械的パンチ、レーザ切断、ウォータージェット、または機械的ミリングによって形成されてもよい。絶縁材料９６は、コア構造体１００と絶縁基板６６との間のギャップを満たし、導電層７４を覆う。コア構造体１００および／または第２の絶縁基板９８は、本明細書で説明される、エレクトロニクスパッケージのその他の実施形態のいずれかに、類似の方法で組み込まれてもよいことが企図される。図６には示されていないが、コア構造体１００がプリント回路板である実施形態では、第１の配線層７６は、絶縁材料９６内および絶縁基板６６内の追加のマイクロビアを通って延びて、下面および／または上面コア構造体１００の接触位置と電気的に結合してもよいことが企図される。そのような実施形態では、絶縁基板６６をコア構造体１００に結合するために、ボンディング層（図示せず）が組み込まれるであろう。
【００２７】
ここで図８および図９を参照すると、本発明の別の実施形態に従って、エレクトロニクスパッケージ５６が示されている。エレクトロニクスパッケージ５２と同様に、エレクトロニクスパッケージ５６の半導体デバイス５８は、その半導体デバイス５８の活性面６０によって、絶縁基板６６に取り付けられている。その活性面６０は、部品取り付け材料６８によって、絶縁基板６６に接合されている。エレクトロニクスパッケージ５６内に設けられた絶縁構造体７０は、半導体デバイス５８の裏面６２の一部の上に延びることによって、エレクトロニクスパッケージ５２の絶縁構造体とは異なっている。層７４を形成する導電材料は、絶縁構造体７０内の大きなビア１１０を通って延び、半導体デバイス５８の裏面６２に結合された、大きな接触部１１２を作る。代替実施形態によれば、接触部１１２は、半導体デバイス５８が裏面パッシベーションを有しないような実施形態におけるように、半導体デバイス５８からの熱伝達を助け、かつ／またはその半導体デバイス５８への接地接続を提供するように、機能し得る。より具体的には、接触部１１２を通した半導体デバイス５８の裏側面６２への接続は、図４の実施形態の直接的な物理的接触と比較して、半導体デバイス５８の側壁５３が導電層７４から電気的に分離されたままであることを確実にするために、有益であり得る。
【００２８】
次に、導電層７４は、絶縁構造体７０の傾斜した側壁７２を下って、絶縁基板６６の第１の面６４の上に延びる。エレクトロニクスパッケージ５２（図４）と比較すると、接触部１１２を備えることにより、半導体デバイス５８の裏面６２への、より信頼性のある接地接続および／または熱接続が、提供され得る。当業者は、本明細書で開示されるエレクトロニクスパッケージのいずれも、特定のエレクトロニクスパッケージの設計仕様に基づいて、図８の要素１１２と同様の接地接触部を備えてもよいことを理解するであろう。
【００２９】
第１の配線層７６は、絶縁基板６６の第２の面７８上に形成され、ビア８０、８２、８４内に貫通接触部８６、８８、９０を作る。エレクトロニクスパッケージ５２と同様に、貫通接触部８６、８８は、第１の配線層７６を、半導体デバイス５８の接触パッド９２、９４に結合している。第１の配線層７６は、貫通接触部９０を通して導電層７４に結合されている。エレクトロニクスパッケージ５６の底面図は、第１の配線層７６の１つの例示的かつ非限定的な構成を示すために、図９に示されている。当業者は、本明細書で開示されるエレクトロニクスパッケージのその他の実施形態のいずれにおいても、第１の配線層７６は、いくつかのそれぞれ異なるトレースを有するように、同様に構成され得ることを認識するであろう。エレクトロニクスパッケージ５２、５４の第１の配線層７６は、図９に示されているのと類似の方法で構成されるか、または、代替実施形態に従って、所望のＩ／Ｏ接続を達成するために、任意の数の代替設計を有するようにパターニングされてもよい。
【００３０】
エレクトロニクスパッケージ５２、５４、５６の一実施形態では、半導体デバイス５８の裏面６２は、如何なる接触パッドまたはその他の機能も、有しない。そのようなものとして、導電層７４は、半導体デバイス５８から熱を放散するための熱経路を提供すること、半導体デバイス５８のための接地接続を提供すること、および／または半導体デバイス５８を囲み、カプセル化する電磁干渉（ＥＭＩ）シールドを形成すること、を含む数多くの機能を果たし得る。導電層７４がＥＭＩシールドを提供する場合、導電層７４は、図４に示されるように、半導体デバイス５８の裏面６２上に直接形成されてもよいし、または実施形態において半導体デバイス５８の裏面６２からオフセットされてもよい。ここで、この実施形態では、絶縁構造７０は、（図５および図８に示されるように）半導体デバイス５８の裏面６２を覆い、カプセル化する。
【００３１】
図１０では、エレクトロニクスパッケージ１１４の代替実施形態が示されている。エレクトロニクスパッケージ１１４およびエレクトロニクスパッケージ５２、５４（図４、図５）に共通の部品は、共通の番号で参照される。エレクトロニクスパッケージ１１４は、半導体デバイス５８の高さ７３よりも低い高さ７１を有するように絶縁構造体７０が形成されるという点で、エレクトロニクスパッケージ５２（図４）とは異なる。絶縁構造体７０の高さが低減されることより、材料コストを低減しながら、なおかつ導電層７４を形成するための表面積を増加させている。導電層７４は、半導体デバイス５８の裏面６２上に直接配置され、絶縁構造体７０の傾斜した側壁７２上に移行する前に、デバイス５８の側面６３の一部を下って延びる。次に、導電層７４は、絶縁基板６６の上面６４の少なくとも一部を覆う。任意的に、半導体デバイス５８と導電層７４との間の短絡を防止するために、半導体デバイス５８の裏側面６２および側面６３に、パッシベーション層（図示せず）が、形成されてもよい。両方が仮想線で示されている、任意的なコア構造体１００および第２の絶縁基板９８は、エレクトロニクスパッケージ１１４内に組み込まれてもよい。
【００３２】
エレクトロニクスパッケージ１１６の別の代替実施形態が図１１に示されている。これは、絶縁構造体７０が完全に省略されているという点で、エレクトロニクスパッケージ５２（図４）およびエレクトロニクスパッケージ１１４（図１０）とは異なる。エレクトロニクスパッケージ１１６の残りの部品は、エレクトロニクスパッケージ５２に関して前述したものと同様であり、共通の部品番号で参照される。エレクトロニクスパッケージ１１６において、導電層７４は、半導体デバイス５８の裏側面６２および側面６３を覆い、かつ絶縁基板６６の上面６４を横切って延びるように形成され、それにより半導体デバイス５８をカプセル化する。エレクトロニクスパッケージ１１４（図１０）におけるように、エレクトロニクスパッケージ１１６に含まれる半導体デバイス５８は、半導体デバイス５８の裏側面６２および側面６３を覆う、任意的なパッシベーション層（図示せず）を備えてもよい。
【００３３】
図１２では、エレクトロニクスパッケージ１１８のさらに別の代替実施形態が示されている。エレクトロニクスパッケージ１１８は、エレクトロニクスパッケージ５４（図５）に関して前述したものと類似の部品を備え、絶縁構造体７０は、半導体デバイス５８の裏側面６２を覆うように形成されている。エレクトロニクスパッケージ５４に共通の部品に加えて、エレクトロニクスパッケージ１１８は、絶縁構造体７０の少なくとも一部の上に形成される、第２の絶縁構造体１７２をさらに備える。第２の絶縁構造体１７２は、絶縁構造体７０に関して本明細書で説明されるのと同じ材料および技術のいずれかを使用して形成されてもよい。第２の絶縁構造体１７２は、絶縁構造体７０の上の、１つまたは複数の別個の位置に形成されてもよく、または代替実施形態において絶縁構造体７０を完全に囲んでもよい。
【００３４】
配線層１７４は、配線層７６に関して説明されるのと同じ材料および技術のいずれかを使用して、第２の絶縁構造体１７２の傾斜した面１７３上に形成される。配線層１７４は、絶縁基板６６を通って延びる貫通接触部１７６を通して、配線層７６に電気的に結合されている。別の貫通接触部１７８は、第２の絶縁基板９８を通って延び、同様に配線層１７４を第２の配線層１４４に電気的に結合する。ここで、この第２の配線層１４４は、配線層７６に関して本明細書で説明されるものと同じ材料および技術のいずれかを使用して、第２の絶縁基板９８上に形成されてもよい。一実施形態では、配線層１７４は、エレクトロニクスパッケージ１１８内の様々な位置への電気接続のための、一連の電気経路またはトレースを有するようにパターニングされる。
【００３５】
任意的に、エレクトロニクスパッケージ１１８は、第２の絶縁基板９８および絶縁材料９６を通って延び、第２の配線層１４４の一部を導電層７４に電気的に結合する、１つまたは複数の貫通接触部１４５（仮想線で示す）をさらに備えてもよい。配線層１４４および貫通接触部１４５は、本明細書で説明される、他のエレクトロニクスパッケージの実施形態のいずれにも、類似の方法で備えられていてよいことが企図される。
【００３６】
絶縁構造体７０、１７２およびこれらに関連する電気接続層７４、１７４の組み合わせがもたらす「二重の傾斜した」面の構成は、本明細書で説明される、他のエレクトロニクスパッケージの実施形態のいずれにも組み込まれてよい。加えて、二重の傾斜した面の構成は、３つまたはそれを超える、絶縁基板／配線層の積み重ねの層を備えるように拡張されてもよいことが企図される。
【００３７】
ここで図１３〜図２１を参照すると、本発明の一実施形態に従って、エレクトロニクスパッケージである、図４のエレクトロニクスパッケージ５２を製造するための技術が説明されており、各図は、ビルドアッププロセス中のエレクトロニクスパッケージ５２の断面を示している。当業者は、本明細書で説明されるステップにわずかな修正がなされて、エレクトロニクスパッケージ５４、５６、１１４、１１６、１１８またはそれらの変形が製造されてもよいことを、認識するであろう。図１３〜図２１は、単一のエレクトロニクスパッケージの製造を示しているが、当業者は、複数のエレクトロニクスパッケージがパネルレベルで類似の方法により製造され、次に、所望により別個のエレクトロニクスパッケージに個片化され得ることを、認識するであろう。
【００３８】
最初に図１３を参照すると、エレクトロニクスパッケージ５２の製造は、部品取り付け材料６８を、絶縁基板６６の第１の面６４に塗布することから始まる。部品取り付け材料６８は、部品取り付け位置をコーティングするために塗布され、いくつかの実施形態では、図２２に示されるように、半導体デバイス５８の外周１０８の外側に延びる。いくつかの実施形態では、部品取り付け材料６８は、例えば、ステンシル、スクリーン印刷によって、またはインクジェットなどの直接ディスペンス技術を使用して、塗布されてもよい。部品取り付け材料６８は、１つの例示的かつ非限定的な実施形態において、２から５０の範囲内の厚さを有してもよい。代替実施形態では、部品取り付け材料６８は、絶縁基板６６の露出面全体をコーティングするように塗布されて、半導体デバイス５８を絶縁基板６６上に配置する前に半導体デバイス５８に塗布されてもよく、前述した範囲に対して範囲外の厚さを有するように設けられ、または絶縁基板６６が接着特性を有する場合に完全に省略されてもよい。
【００３９】
半導体デバイス５８は、従来のピックアンドプレース装置および方法を使用して、活性面６０を下向きにして部品取り付け材料６８の中へ配置される。配置された後、半導体デバイス５８は、例として熱、ＵＶ光、またはマイクロ波照射を使用して、部品取り付け材料６８を完全に硬化させることにより、絶縁基板６６にボンディングされる。一実施形態では、硬化中に接着剤からの揮発物質（存在する場合）の除去を促進するために、部分真空、および／または大気圧より高い圧力が、使用されてもよい。
【００４０】
図１４に示される製造技術の次のステップでは、半導体デバイス５８上の全体にフォトパターニングが可能な樹脂材料１２４の層を塗布することにより、絶縁構造体７０が形成され、絶縁基板６６の第１の面６４をコーティングして半導体デバイス５８を完全にカプセル化する。図１５に示されるように、フォトパターニングマスク１２６は、フォトパターニングが可能な樹脂材料１２４の上面に配置される。次に、光源１２８から発せられる非集束光のビームを、マスク１２６の１つまたは複数の開口部１３０を通して照射することにより、フォトパターニングが可能な樹脂材料１２４が、パターニングされる。光のビームの幅は、フォトパターニングが可能な樹脂材料１２４の中へ延びるにつれて広がり、フォトパターニングが可能な樹脂材料１２４の、開口部１３０の下方の領域を選択的に硬化させるであろう。その後、溶媒リンスが使用されて、未硬化のフォトパターニングが可能な樹脂材料１２４が除去される。次に、硬化した樹脂材料は、半導体デバイス５８の裏面６２、およびその上に設けられた裏側接触パッド１１６から除去され、図１６に示される硬化した絶縁構造体７０が残される。図２３で提供される上面図に示されるように、絶縁構造体７０は、半導体デバイス５８の外周１０８を囲む。代替実施形態では、絶縁構造体７０は、半導体デバイス５８の外周１０８を部分的にのみ囲むように形成されてもよい。さらに別の実施形態では、絶縁構造体７０は、レーザなどの直接書き込み結像系によってパターニングされてもよい。あるいは、絶縁構造体７０は、グレースケールマスクを使用して形成されてもよい。
【００４１】
代替実施形態では、絶縁構造体７０は、半導体デバイス５８の外周１０８の端部の少なくとも１つに絶縁樹脂を塗布することにより、形成される。この絶縁樹脂の熱膨張係数を低減するため、例えば、この絶縁樹脂は、例えばセラミックまたはシリカフィラー粒子などの、フィラー材料を含む、有機アンダーフィル樹脂またはエポキシであってもよい。絶縁樹脂の成膜は、非限定的な実施形態として、インクジェットプリンター、スプレー系、３Ｄ印刷技術、または液体ディスペンスヘッドなどの直接ディスペンスツールを使用して、達成することができる。その後、樹脂材料は、熱、ＵＶ光、マイクロ波などを使用して硬化される。任意的に、絶縁樹脂が塗布されて、材料の層を形成することができる。この材料の層は、絶縁基板６６および／または半導体デバイス５８の活性面６０をコーティングし、かつ絶縁基板６６および／または半導体デバイス５８の活性面６０上に塗布されるこの絶縁樹脂の選択部分を除去するために選択的にパターニングされて、図１６に示される絶縁構造体７０をもたらす。あるいは、絶縁樹脂は、絶縁基板６６の面全体を覆うことなく、半導体デバイス５８の周囲１０８の周りに、局所的にディスペンスされることができる。
【００４２】
図１７に示されるように、絶縁構造体７０を形成した後、絶縁構造体７０の傾斜した側壁７２、半導体デバイス５８の裏面６２、および絶縁基板６６の第１の面６４の露出領域に導電材料の連続層を塗布することにより、導電層７４が形成される。代替実施形態によれば、導電層７４は、銅、アルミニウム、またはその他の標準的な配線金属などの、金属から形成されたメタライゼーション層であり、チタンなどの、バリア金属を含有してもよく、スパッタリング、蒸着、無電解めっき、電気めっき、またはその他の標準的な金属成膜プロセスのうちの１つまたは複数によって、成膜される。
【００４３】
一実施形態では、導電層７４は、絶縁基板６６の露出面全体を覆う。他の実施形態では、絶縁構造体７０を囲む絶縁基板６６の面６４に位置する導電材料の部分は、半導体デバイス５８および絶縁構造体７０上にメタライゼーションの連続層を保持しながら、パターニング技術によって除去されてもよい。一実施形態では、パターニングのステップは、セミアディティブパターニング技術を使用して実行されてもよく、第１のシード金属、またはバリア金属（例えば、チタン）が、絶縁構造体７０の傾斜した側壁７２、および絶縁基板６６の第１の面６４の露出領域に塗布される。フォトレジスト（図示せず）が、シード金属に塗布され、かつパターニングされ、バルク金属（例えば、銅）の層が、シード金属またはバリア金属の上にめっきされる。例示的かつ非限定的な実施形態によれば、バリア層は、０．０１から１ミクロンまでの厚さを有することができ、バルク金属は、１から２０ミクロンまでの厚さを有することができる。フォトレジストが、除去され、露出したシード層が、エッチングにより除去される。残りのシード金属、およびめっきされた金属の層は、導電層７４を形成する。代替実施形態では、導電層７４は、例えばフルサブトラクティブパターニング、セミアディティブパターンめっき、またはアディティブパターンめっきなどの、他の既知のパターニング技術を使用して、形成されてもよい。さらに他の実施形態では、導電層７４は、導電性ペーストで印刷されるか、またはレーザで活性化されてから選択的にめっきされることもできる。
【００４４】
次に図１８を参照すると、ビア８０、８２、８４は、レーザ穴あけもしくはレーザアブレーション、機械的穴あけ、光画定、プラズマエッチング、または化学エッチングなどを含む、既知の標準的なマイクロビアプロセスによって、絶縁基板６６を貫通して、導電層７４の選択領域まで、および半導体デバイス５８の接触パッド９２、９４まで、形成される。図１９に示されるように、ビア８０、８２、８４が形成された後、導電材料の第２の層１３４が、絶縁基板６６の第２の面７８上に成膜される。図２０に示されるように、導電材料の層１３４は、その後パターニングされて、第１の配線層７６を形成する。成膜およびパターニングは、導電層７４を形成するために使用される導電材料の層について上記で説明されるのと類似の方法で、実行されてもよい。この導電材料の第２の層１３４は、ビア８０、８２、８４内に延びており、それにより貫通接触部８６、８８、９０を形成している。
【００４５】
製造プロセスは、図２１に続き、半導体デバイス５８の裏面６２、導電層７４、絶縁構造体７０の露出部分、および絶縁基板６６の露出部分、の上に絶縁材料９６を塗布してエレクトロニクスパッケージ１１４の本体を形成する。非限定的な代替実施形態によれば、絶縁材料９６は、注入成形プロセス、射出成形プロセス、または圧縮成形プロセスを使用して塗布されてもよい。任意的なコア構造体１００を含む実施形態では、コア構造体１００は、図２７に関して後述するのと類似の方法で絶縁材料９６を塗布する前に、絶縁基板６６の第１の面６４に接着結合されてもよい。
【００４６】
図２４〜図２６は、図４のエレクトロニクスパッケージ５２の修正バージョンを製造するために、図１３〜図２１に関して上記で説明された製造技術の選択部分と併せて利用され得る、代替製造ステップを示す。修正された技術では、半導体デバイス５８を絶縁基板６６に結合し、絶縁構造体７０を形成し、図１３〜図１７に関して説明されるのと類似の方法で導電層７４を形成することによって、製造がなされる。コア構造体１００を含む実施形態では、図２４に示されるように、接合材料１４８は、絶縁基板６６の露出部分および機能層７４の一部に塗布され、それらをコア構造体１００に結合するために使用される。製造プロセスは、図２５に続き、図２１に関連して前述した技術のいずれかを使用して、コア構造体１００、導電層７４、および絶縁基板６６のあらゆる露出部分を囲むように、絶縁材料９６を塗布する。
【００４７】
絶縁材料９６が、硬化した後、図２５に示されるように、第２の絶縁基板９８が、絶縁材料９６の上面１５０に結合される。その後、導電材料の第３の層１５２が、第２の絶縁基板９８上に成膜される。ビア８０、８２、８４およびあらゆる貫通孔１５４が、形成される。導電材料の第３の層１５２は、図２６に示される第２の配線層１４４を形成するようにパターニングされ、導電材料の第２の層は、絶縁基板６６の第２の面７８上、ならびにビア８０、８２、８４およびあらゆる貫通孔１５４内に、成膜される。次に、導電材料の第２の層１３４は、図２０に関して説明されるのと類似の方法でパターニングされる。
【００４８】
ここで図２７〜図２９を参照すると、さらに別の代替実施形態では、上記で説明された図１３〜図２１の製造プロセスは、半導体デバイス５８の裏側面６２への、メタライズされたビア接続または接触部１１２を有する、図８のエレクトロニクスパッケージ５８を形成するように、修正されてもよい。そのような実施形態では、半導体デバイス５８を絶縁基板６６に結合し、フォトパターニングが可能な樹脂材料１２４の層を塗布することにより、図１３および図１４について説明されるのと類似の方法で、製造が開始されるであろう。一旦硬化すると、図２７に示されるように、絶縁構造体７０の一部は、保持されて半導体デバイス５８の裏側面６２を覆うであろう。
【００４９】
図２８を参照すると、ビア８０、８２、８４について上記で説明されたのと類似の技術を使用して、１つまたは複数のビア１１０が、絶縁構造体７０を貫通して、半導体デバイス５８の裏側６２に形成される。次に、図２９に示される導電層７４は、前述した技術のいずれかを使用して、絶縁構造体７０の傾斜した側壁７２上、１つまたは複数のビア１１０内、および半導体デバイス５８の露出した裏側６２上に、導電材料の層を成膜およびパターニングすることにより形成される。それから、エレクトロニクスパッケージの製造は、図１８〜図２１に示されるステップに従って、続くであろう。
【００５０】
エレクトロニクスパッケージ５２、５４、５６、１１４、１１６、１１８のための上記で説明された製造またはビルドアップ技術に関連する、プロセスまたは方法ステップの順序と並びは、依然として同等または実質的に同等の最終的な構造に到達するものでありながら、本明細書で説明されるものから修正されてもよい。１つの非限定的な例として、第２の絶縁基板９８を含む実施形態では、絶縁基板９８がエレクトロニクスパッケージ内に組み込まれた後、アンダーフィル技術を使用して、絶縁材料９６が塗布されてもよい。加えて、半導体デバイス５８が絶縁基板６６に結合される前に、ビア８０、８２、８４のうちのいくつかまたはすべてが形成されてもよく、第１の配線層および第２の配線層の形成およびパターニングは、同時に、または事前に本明細書で説明された反対の順序で、行われてもよい。
【００５１】
本明細書で説明されるエレクトロニクスパッケージのそれぞれにおいて、導電層７４は、絶縁構造体７０の傾斜した側壁７２に沿って延び、半導体デバイス５８上にキャップを形成するように、形成される。エレクトロニクスパッケージ内に設けられる電気部品の構成、および電気部品が裏側接触パッドを備えるかどうかに応じて、導電層７４は、熱放散および／またはシールドを提供するように、プロセスステップがより少なく、より複雑でない方法で、構成される。絶縁構造体７０、および、任意的に、半導体デバイス５８の裏側面６２の一部を導電層７４の支持面として利用することによって、エレクトロニクスパッケージの全体サイズは、外部のＥＭＩシールドまたはヒートシンクを組み込む、従来技術の埋込みデバイス技術のものと比較して、低減されることができる。
【００５２】
したがって、有益なことに、本発明の実施形態は、従来技術のワイヤボンディングパッケージと比較してより高度の電力処理および電力性能ならびにより小さいフォームファクタ、ならびに従来技術のフリップチップパッケージと比較してより高い熱性能およびより低いコストを可能にする。本明細書で開示される本発明の実施形態はまた、既存の従来技術の埋込みパワーパッケージよりも、低いコスト、速いターンタイムのプロセスも提供する。したがって、本明細書で説明される実施形態は、従来技術のアプローチと比較して、より高い性能を有する低コストのソリューションを提供する。
【００５３】
したがって、本発明の一実施形態によれば、エレクトロニクスパッケージは、支持基板、その支持基板の第１の面に結合された第１の面を有する電気部品、ならびにその支持基板のその第１の面およびその電気部品の側壁に結合された絶縁構造体を備える。絶縁構造体は、傾斜した外面を有する。導電層は、電気部品および絶縁構造体の傾斜した外面をカプセル化する。第１の配線層は、支持基板の第２の面上に形成される。第１の配線層は、支持基板内の少なくとも１つのビアを通って導電層に結合される。
【００５４】
本発明の別の実施形態によれば、エレクトロニクスパッケージは、支持基板の第１の面に結合された活性面を有する電気部品、およびその支持基板のその第１の面に配置され、その電気部品を囲む、絶縁構造体を備える。エレクトロニクスパッケージはまた、電気部品の裏面および絶縁構造体の少なくとも１つの傾斜した側壁をカプセル化し、かつ絶縁構造体を囲む支持基板の第１の面の少なくとも一部を覆う、電磁干渉（ＥＭＩ）シールドも備える。絶縁材料は、ＥＭＩシールドをカプセル化する。
【００５５】
本発明のさらに別の実施形態によれば、エレクトロニクスパッケージを形成する方法は、電子部品の活性面を支持基板の第１の面にボンディングすること、および電子部品の少なくとも側壁を、樹脂材料でカプセル化して、傾斜した側壁を有する絶縁構造体を形成すること、を含む。この方法はまた、電気部品の裏面および絶縁構造体をカプセル化する導電性シールドを形成し、その導電性シールドと結合されるように支持構造体内の少なくとも１つのビアを通って延びる第１の配線層を形成することも含む。
【００５６】
限られた数の実施形態のみに関連して本発明が詳細に説明されているが、本発明がそのような開示された実施形態に限定されないことは、容易に理解されるであろう。むしろ、本発明は、これまで説明されていないが本発明の精神および範囲に相応する、任意の数の変形、変更、置換、または同等の配置を組み込むように修正されることができる。加えて、本発明の様々な実施形態が説明されているが、本発明の態様は、説明された実施形態の一部のみを含んでもよいことが理解されるべきである。したがって、本発明は、前述の説明によって限定されると考えられるべきではなく、添付の特許請求の範囲によってのみ限定される。
【図１】
2020529735.tif 000003
【図２】
2020529735.tif 000004
【図３】
2020529735.tif 000005
【図４】
2020529735.tif 000006
【図５】
2020529735.tif 000007
【図６】
2020529735.tif 000008
【図７】
2020529735.tif 000009
【図８】
2020529735.tif 000010
【図９】
2020529735.tif 000011
【図１０】
2020529735.tif 000012
【図１１】
2020529735.tif 000013
【図１２】
2020529735.tif 000014
【図１３】
2020529735.tif 000015
【図１４】
2020529735.tif 000016
【図１５】
2020529735.tif 000017
【図１６】
2020529735.tif 000018
【図１７】
2020529735.tif 000019
【図１８】
2020529735.tif 000020
【図１９】
2020529735.tif 000021
【図２０】
2020529735.tif 000022
【図２１】
2020529735.tif 000023
【図２２】
2020529735.tif 000024
【図２３】
2020529735.tif 000025
【図２４】
2020529735.tif 000026
【図２５】
2020529735.tif 000027
【図２６】
2020529735.tif 000028
【図２７】
2020529735.tif 000029
【図２８】
2020529735.tif 000030
【図２９】
2020529735.tif 000031
【国際調査報告】
2020529735.tif 000032
2020529735.tif 000033