(57)【要約】本発明は、ゲート構造、及びその製造方法に関する。特に、本発明は、熱機械的ストレスが低減され、信頼性が向上された（エレクトロマイグレーション、又はゲート金属の拡散がより少ない）電界効果トランジスタのゲート構造に関する。本発明に係るゲート構造は、基板（１０）と、基板（１０）上に配置された活性層（２０）と、活性層（２０）上に配置された中間層（４０）であって、中間層（４０）全体を通り、活性層（２０）に向かって延在する凹部（４５）を有する中間層（４０）と、凹部（４５）の内部に配置された接触要素（５０）とを有する。接触要素（５０）は、完全に凹部（４５）を充填し、中間層（４０）の上方に延在し、接触要素（５０）は、少なくとも部分的に中間層（４０）の上に直接載り、接触要素（５０）はショットキー金属（５２）で作られており、接触要素（５０）は、ショットキー金属（５２）によって完全に囲まれた内部キャビティ（５５）を有する。【選択図】図２
2020513688.tif 000002
【特許請求の範囲】
【請求項１】
ゲート構造であって、
ａ）  基板（１０）、
ｂ）  前記基板（１０）上に配置された活性層（２０）、
ｃ）  前記活性層（２０）上に配置された中間層（４０）であって、前記中間層（４０）は凹部（４５）を有し、前記凹部（４５）は、前記中間層（４０）全体を通り、前記活性層（２０）に向かって延在し、前記凹部（４５）は、下層（２０、３０）との境界において、１０ｎｍから３００ｎｍの間の幅を有する、中間層（４０）、及び
ｄ）  前記凹部（４５）の内部に配置された接触要素（５０）であって、
前記接触要素（５０）は、完全に前記凹部（４５）を充填し、前記中間層（４０）の上方に延在し、
前記接触要素（５０）は、少なくとも部分的に前記中間層（４０）の上に直接載る、
接触要素（５０）、
を備え、
ｅ）  前記接触要素（５０）は、ショットキー金属（５２）で作られていること、及び
ｆ）  前記接触要素（５０）は、前記ショットキー金属（５２）によって完全に囲まれた内部キャビティ（５５）を有すること
を特徴とする、ゲート構造。
【請求項２】
請求項１に記載のゲート構造であって、
前記接触要素（５０）は、前記活性層（２０）に直接接している、ゲート構造。
【請求項３】
請求項１に記載のゲート構造であって、
前記接触要素（５０）は、誘電体クラッディング（３２）によって、前記活性層（２０）、及び前記中間層（４０）から分離されている、ゲート構造。
【請求項４】
請求項１に記載のゲート構造であって、
さらに、前記活性層（２０）と前記中間層（４０）との間に直接配置される誘電体層（３０）を有し、
前記接触要素（５０）は、前記誘電体層（３０）に直接接している、ゲート構造。
【請求項５】
請求項１〜４のいずれか一項に記載のゲート構造であって、
前記中間層（４０）はパッシブ層である、ゲート構造。
【請求項６】
請求項１〜５のいずれか一項に記載のゲート構造であって、
前記中間層（４０）は、少なくとも第一中間層（４２）と、第二中間層（４４）とを含む、ゲート構造。
【請求項７】
請求項１〜６のいずれか一項に記載のゲートであって、
前記中間層（４０）の上の前記接触要素（５０）は、ゲート金属（６０）によって直接被覆され、前記中間層（４０）の上の前記接触要素（５０）は、前記ゲート金属（６０）と共に、誘電被覆層（７０）によって完全に囲まれている、ゲート構造。
【請求項８】
ゲート構造を製造するための方法であって、
ａ）基板（１０）を提供する工程であって、
前記基板（１０）は、前記基板（１０）上に配置された活性層（２０）と、前記活性層（２０）上に配置された中間層（４０）とを有する基板である、工程、
ｂ）前記中間層（４０）に凹部（４５）を形成する工程であって、
前記凹部（４５）は、前記中間層（４０）全体を通り、前記活性層（２０）に向かって延在し、
前記凹部（４５）は、下層（２０、３０）との境界において、１０ｎｍから３００ｎｍの間の幅を有する、工程、
ｃ）スパッタリングにより、ショットキー金属（５２）を堆積させることによって、前記凹部（４５）を充填及び被覆する工程であって、
前記被覆は、前記ショットキー金属（５２）が、完全に前記凹部（４５）を被覆し、前記凹部（４５）の上となるまで少なくとも続けられる、工程、
ｄ）前記堆積させたショットキー金属（５２）から接触要素（５０）を構成する工程であって、前記接触要素（５０）は、少なくとも部分的に前記中間層（４０）の上に直接載っている、工程、
を含む、方法。
【請求項９】
請求項８に記載の方法であって、
前記中間層（４０）の上の前記ショットキー金属（５２）を被覆するゲート金属（６０）を堆積する工程をさらに含む、方法。
【請求項１０】
請求項８又は９に記載の方法であって、
前記凹部（４５）を充填及び被覆する前に、前記凹部（４５）の表面に誘電体クラッディング（３２）を堆積する、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ゲート構造、及びその製造方法に関する。特に、本発明は、熱機械的ストレスが低減され、信頼性が向上された（エレクトロマイグレーション又はゲート金属の拡散がより少ない）電界効果トランジスタのゲート構造に関する。
【背景技術】
【０００２】
「ゲート」という用語は、特に電界効果トランジスタ（ＦＥＴ）について、ＦＥＴを制御するために使用される接続を表すために用いられる。他の接続は、ソースとドレインである。ゲートに印加する電圧を変えることによって、ドレインとソースとの間の電流の流れを制御することができる。これらの個々の接続は、スイッチング素子の電気的接続を可能にし、電極として、供給された電圧と電流をアクティブスイッチングレンジに導く。よって、ゲート接続は、制御電極又は制御接続とも呼ばれる。ゲート接続と、それを関連するスイッチング素子に包埋したものの構造的構成を、ゲート構造と称する。
【０００３】
ＵＳ７，４７６，６００Ｂ１には、ＦＥＴ用のゲート構造と、それに対応する製造工程が記載されている。ＵＳ７，４７６，６００Ｂ１は、表面上に結晶シリコンからエピタキシャル成長させたメサ型積層体に関連し、積層体には、電気的金属接続が適用されている。
【０００４】
Ｔ字型のゲート構造、いわゆるＴゲートは、ＵＳ２００２／００４８８５８Ａ１に記載されている。Ｔゲートは、半導体デバイス（例えば、金属半導体電界効果トランジスタ（ＭｅＳＦＥＴ）、高電子移動度トランジスタ（ＨＥＭＴ）等）の導電ゲート領域であり、その上部領域は、その基部の領域（例えば、半導体デバイスの活性領域の近く）よりも広い。上記の配置の利点は、半導体部品内のゲートの狭い領域に渡って、極めて短いチャネル長さを実現でき、それにより、高い動作周波数及び高いトランスコンダクタンスが達成されながらも、Ｔゲートの高い導電率により、より広い上部ゲート領域に渡って、高速スイッチングスピードが可能となることである。
【０００５】
ＵＳ５，０５３，３４８Ａには、自己整合タイプのＴゲートＨＥＭＴの製造方法が開示されている。ＵＳ２０１３／０１０５８１７もまた、Ｔゲート構造を有するＨＥＭＴを開示する。ＵＳ７，６０８，４９７Ｂ１には、パッシベートされたゲート構造の形態における、改良されたＴゲートを有するトランジスタと、その製造方法が開示されている。
【０００６】
上記トランジスタは、いわゆるショートゲートトランジスタである。このようなタイプのトランジスタでは、ゲート領域の長さが可能な限り短く保たれ、それにより、ゲート接触の上部領域は、高い電気伝導性を有する金属導体として設計される。スイッチング素子の活性領域は、一般に異なる半導体材料から構成される。これらの非常に不均質な材料系では、異種の材料がお互いに影響を及ぼし、そのため相互作用する可能性がある。
【０００７】
特に、従来技術においては、スイッチング素子の信頼性及び電気的性能に悪影響を及ぼす２つの問題が生じる。１つ目の問題は、ゲート接触（又は、ゲート層系の金属部分）のメタライゼーションの高導電性の部分（例えば、Au）が、スイッチング素子の活性領域（以下、活性ゾーン、又は活性層ともいう）の半導体材料の表面にマイグレーション（又は、電界駆動拡散）することである。このことは、様々な化学反応を介して、特にピット形成をもたらし、さらには、それがトランジスタの動作中のエラーをもたらし、信頼性の低下（例えば、寿命が短くなる）をもたらす。２つ目の問題は、周囲の材料、特に周囲のパッシベーション、又は隣接する半導体材料と連動した、ゲート端子のメタライゼーションの熱的安定性に関する。極めて狭いスペースに多種の材料が組み合わせられた、近年のＦＥＴの非常に複雑な構造は、個々の材料の熱膨張係数の適合性の欠如をもたらす。そのため、スイッチング素子の動作中、高い熱機械的負荷がゲート領域に生じる可能性がある。このスイッチング素子で局所的に生じる機械的ストレスは、スイッチング素子によって、十分に補償、又は緩和されないため、この影響によって、特に、境界層と上記材料において欠陥が発生し、結果として、望ましくないリーク電流と、スイッチング素子の早期の故障が生じる可能性がある。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
したがって、本発明の課題は、上記した従来技術の欠点を克服した代替のゲート構造を提供することである。特に、熱機械的ストレスが少なく、信頼性が高い（従来よりも、エレクトロマイグレーション、又はゲート金属の拡散が少ない）、電界効果トランジスタ（ＦＥＴ）のゲート構造が特定される。したがって、ＦＥＴと、そのようなＦＥＴの製造方法が開示され、本発明のＦＥＴと、そのようなＦＥＴの製造方法は、本発明に対応するゲート構造を有する。
【課題を解決するための手段】
【０００９】
これらの課題は、本発明の請求項１に係る特徴によって解決され、同様に、本発明の請求項８に係る特徴によって解決される。本発明の適切な形態は従属請求項に含まれる。
【００１０】
本発明に係るゲート構造は、基板と、前記基板上に配置された活性層と、前記活性層上に配置された中間層であって、前記中間層全体を通り、前記活性層の方向に延在する凹部を有する中間層、及び前記凹部の内部に配置された接触要素を有し、前記接触要素は前記凹部を完全に充填し、中間層の上方まで延在し、前記接触要素は少なくとも部分的に中間層の上に直接載り、前記接触要素は、ショットキー金属から作られており、前記接触要素はショットキー金属によって完全に囲まれた内部キャビティを有する。
【００１１】
基板はＳｉＣから成ることが好ましい。また、Ｓｉ、サファイア、ＧａＡｓ、ＩｎＰ、及びＧａＮから作られた基板もまた好ましい。
【００１２】
主な電気的スイッチングと伝導過程は活性層で生じる。活性層は、可変ドーピングにより異なる半導体材料で作られた、多数の異に構成された領域又はゾーンを有することができる。活性層は、好ましくは半導体材料としてＡｌＧａＮ／ＧａＮを含むことができる。そのような他の好ましい材料複合体は、ＡｌＮ／ＧａＮ、ＩｎＡｌＮ／ＧａＮ、Ｓｉ、ＡｌＧａＡｓ／ＩｎＡｌＡｓ、ＧａＡｓ、及びＳｉＣである。二元複合材料では、それぞれの材料含有量は０％から１００％の間とすることができる。
【００１３】
特に、中間層は、活性層と接触要素との間に配置されているパッシブ層である。ここで、「パッシブ」とは、この層が、スイッチング素子内の電荷輸送にほとんど、又は全く影響を及ぼさないことを意味する。中間層の典型的な例は、好ましくはＳｉＮｘから作られた、誘電体パッシブ層である。このようなパッシブ層には、好ましくは、ＳｉＯｘ、ＳｉＮｘＯｙ、Ａｌ２Ｏ３、ＺｎＯ、フルオロシリケートガラス（ＦＳＧ）、ベンゾシクロブテン（ＢＣＢ）、又はポリイミド（ＰＩ）もまた含まれる。中間層は、スペーサー層とすることもできる。中間層の好ましい厚さは、５０ｎｍから１０００ｎｍの間である。
【００１４】
本発明によれば、中間層の内部に凹部が配置され、凹部は中間層全体を通り、活性層の方向に延在している。この凹部は、中間層を通って、活性領域への電気的アクセスを可能にするゲートトレンチである。接触要素は、中間層の内部のこの開口内に配置される。
【００１５】
接触要素は、上記凹部を完全に充填し、かつ、中間層の上まで延在しており、接触要素は、少なくとも部分的に、中間層の上に直接載っている。好ましくは、本発明に係るゲート構造はＴゲートであり、少なくとも部分的に中間層上に載った接触要素の一部が、Ｔ字領域の水平線に相当する。一般に、Ｔ字型構造は非常に広く解釈され、特に、マッシュルーム型、矢印型、又はリベット型と呼ばれることが多い。本発明の開示範囲内において、接触要素は他のどのような形態とすることも可能である。完全に充填される、とは、ショットキー金属がその上の金属と共に、凹部の表面全体を被覆することもできることを意味し、すなわち、これらの領域とショットキー金属との間には、キャビティがないことを意味する。
【００１６】
接触要素は、ショットキー金属から作られている。好ましくは、ショットキー金属は、Ｉｒである。Ｐｔ、Ｎｉ、Ａｌ、Ｏｓ、ＴｉＷ、及びＷＳｉもまた、好ましい。従来技術とは対照的に、ショットキー金属から作られている接触要素は、凹部を完全に（適合して）充填し、したがって、側壁上には、均質でキャビティのないコーティングもまた確保される。ショットキー金属は、インターフェイスとしても作用し、Ａｕ、Ｃｕ、Ａｌ、又はＡｇなどの導電性材料と、半導体との間の拡散の影響を防ぐことができる。ショットキー金属は、主に、いわゆるショットキー接触層用の従来のゲート構造において、使用されている。対照的に、本発明によれば、接触要素全体が、「厚い」ショットキー金属から作られている。
【００１７】
本発明によれば、接触要素は、その内部に、ショットキー金属によって完全に囲まれたキャビティを有する。このことは、中間層における、凹部の完全な充填と矛盾せず、なぜならば、ショットキー金属によって、凹部の表面を完全に被覆することを意味するものと理解されるからである。特に、接触要素の内部のキャビティは、真空、空気又は任意の不活性ガスを含むことができる。キャビティは、凹部の幅内の中央に位置することが好ましい。好ましくは、キャビティは楕円形である。好ましくは、キャビティは中間層の上まで延在する。キャビティの容積は、凹部の容積の少なくとも１０％であることが好ましく、少なくとも２０％であることが好ましく、少なくとも５０％であることが好ましく、少なくとも７５％であることが好ましく、少なくとも９５％であることが更により好ましい。
【００１８】
好ましくは、中間層は、５０ｎｍから１０００ｎｍの間の厚みを有する。好ましくは、下層との境界における凹部の幅は、１０ｎｍから３００ｎｍの間である。対応する凹部の幅は、１０ｎｍから２５０ｎｍの間であることが好ましく、１０ｎｍから２００ｎｍの間であることが好ましく、１０ｎｍから１５０ｎｍの間であることが好ましく、１０ｎｍから１００ｎｍの間であることが好ましく、１０ｎｍから５０ｎｍの間であることが更により好ましい。なぜならば、本発明による利点、特に目標とされる電圧緩和は、凹部の幅が狭くなるにしたがって、ますます重要となるからである。しかしながら、より広い凹部幅についても、特には、５００ｎｍ未満、好ましくは４００ｎｍ未満、更により好ましくは３５０ｎｍ未満の凹部幅についても、上記利点は明らかである。上記２つのパラメータ間の比（厚み対幅の比）は、好ましくは１．５：１〜２．５：１、より好ましくは１．７５：１〜２．２５：１、更により好ましくは１．９：１〜２．１：１である。例えば、中間層は２７５ｎｍから３２５ｎｍの間の厚さを有するものとすることができ、下層との境界における凹部は、１２５ｎｍから１７５ｎｍの間の幅を有するものとすることができる。対応する接触要素は、凹部を完全に充填し、接触要素は、好ましくは中間層の上方２７５ｎｍ〜３２５ｎｍまで延在する。
【００１９】
本発明の思想は、凹部の狭い壁と、半導体材料との両方に、直接内部で接触する厚いショットキー金属を用いることによって、アモルファス、又は少なくともナノ結晶の接触要素の形成を可能とすることであり、この接触要素は、ゲート接触として、従来技術に対し、以下の利点を有する。
【００２０】
１）ショットキー金属が、半導体の全表面、又は半導体に適用された追加のパッシブ層を完全に覆うように、すなわち、これらの領域とショットキー金属との間には、キャビティがないように、凹部をメタライゼーションすることができる。
【００２１】
２）ショットキー金属の接触要素は、接触要素に適用され導電性が高められた追加のゲート金属と、接触要素の下の半導体表面との間の拡散障壁を実現する。特にこれは、接触要素の追加の金コーティングから、チャネルエリア、すなわち活性層への金のマイグレーション又は拡散を、効果的に防止する。
【００２２】
３）本発明によって形成された接触要素内のキャビティは、複合材料内で生じる機械的ストレスを緩和するエリアとなる。このように、例えば、高温処理によって生じる機械的変形を吸収することができる。特に、キャビティはスイッチング素子の動作中に生じる熱機械的負荷を効果的に補償することができ、その結果、その悪影響を防ぐことができるか、又は少なくとも大幅に軽減することができる。特にこれは、ゲートエリアにおける機械的欠陥の形成を抑制する。
【００２３】
本発明に係るゲート構造の第一の実施形態では、接触要素と活性層とは、互いに直接接している。したがって、接触要素のショットキー金属は、活性半導体材料（例えば、そこで形成されるトランジスタのチャネルエリア）と直接接している。特に、活性層とショットキー金属との間には、キャビティがない。第１の実施形態は、例えば、ＨＥＭＴ又はＭｅＳＦＥＴのゲート構造とすることができる。
【００２４】
本発明によるゲート構造の第２の実施形態では、接触要素は、誘電体クラッディングによって、活性層及び中間層から分離されている。ここで、クラッディングという用語は、接触要素の厚みよりも比較的薄い薄膜であって、かつ、いくつかの側壁で、接触要素を囲む薄膜を表すために用いられる（層の厚さが、好ましくは１ｎｍから５０ｎｍの間である）。好ましくは、クラッディングは、Ａｌ２Ｏ３のような誘電材料（ゲート誘電体）で作られる。ＳｉＯｘ、ＳｉＮｘＯｙ、ＺｒＯ２、ＴｉＯ２、Ｔａ２Ｏ５、ＢＳＴ／ＢＳＴＯ、ＳＴＯ、及びＰＺＴもまた、好ましい。第２の実施形態は、例えば、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のゲート構造の第１の変形例とすることができる。
【００２５】
本発明によるゲート構造の第３の実施形態は、活性層と中間層との間に直接配置された誘電体層を更に含み、接触要素は、誘電体層に直接接触するものとすることができる。したがって、接触要素のショットキー金属は、直接、誘電体層に隣接している。具体的には、誘電体層とショットキー金属との間には、キャビティがない。好ましくは、誘電体層は１ｎｍから５０ｎｍの間の厚みを有する。好ましくは、誘電体層はＡｌ２Ｏ３を含む。ＳｉＯｘ、ＳｉＮｘＯｙ、ＺｒＯ２、ＴｉＯ２、Ｔａ２Ｏ５、ＢＳＴ／ＢＳＴＯ、ＳＴＯ、及びＰＺＴもまた、好ましい。第３の実施形態は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）のゲート構造の第２の変形例とすることができる。
【００２６】
好ましくは、中間層は、少なくとも第一中間層及び第二中間層を含む。中間層を中間層積層体とすることもまた、可能である。
【００２７】
本発明に係るゲート構造の第４の実施形態は、縦型ＦＥＴのゲート構造とすることができる。例えば、基板はｎ＋−ＧａＮ基板、活性層はｎ−ＧａＮドリフト層、第一中間層はｐ型ＧａＮ層、第二中間層はｎ＋−ＧａＮ層とすることができる。対応する接触要素は、上記の３つの代表的な実施形態のうちの１つに従って、活性層と直接接するものとすることもできるし、誘電体クラッディングによって活性層と中間層とから分離されるものとすることもできるし、活性層と中間層の間に直接配置された誘電体層によって活性層から分離され、接触要素は誘電体層に直接接するものとすることもできる。
【００２８】
好ましくは、中間層の上の接触要素は、ゲート金属で直接覆われている。中間層の上の接触要素は、ゲート金属と共に、誘電被覆層によって完全に囲まれていることもまた、好ましい。ゲート金属は、好ましくはＡｕとすることができる。Ｃｕ、Ａｌ、Ａｇ、及びこれらの金属の合金もまた、好ましい。誘電被覆層は、好ましくはＳｉＮｘとすることができる。ＳｉＯｘ、ＳｉＮｘＯｙ、Ａｌ２Ｏ３、ＺｎＯ、フルオロシリケートガラス（ＦＳＧ）、及びポリイミド（ＰＩ）もまた、好ましい。誘電被覆層の厚みは、好ましくは、０ｎｍから１０００ｎｍの間である。
【００２９】
本発明に係るゲート構造を製造するための方法は、
基板を提供する工程であって、前記基板は、前記基板上に配置された活性層と、前記活性層上に配置された中間層とを有する基板である、工程、
前記中間層に凹部を形成する工程であって、前記凹部は、前記中間層全体を通り、前記活性層に向かって延在する凹部である、工程、
スパッタリングにより、ショットキー金属を堆積させることによって、凹部を充填及び被覆する工程であって、前記被覆は、ショットキー金属が凹部の上まで凹部を完全に被覆するまで少なくとも続けられる、工程、
堆積させたショットキー金属から接触要素を構成する工程であって、前記接触要素は、少なくとも部分的に前記中間層の上に直接載っている、工程、
を含む。
【００３０】
好ましくは、中間層の厚みは、５０ｎｍから１０００ｎｍの間である。
【００３１】
中間層における凹部は、中間層に、電子ビームリソグラフィ、又は光リソグラフィに適したコーティング（レジスト）を適用し、対応するフォトリソグラフィ工程をレジスト層に用いて、エッチングマスクを形成して、中間層に凹部を形成することによって、形成することができる。好ましいコーティング材料には、ＺＥＰ５２０Ａ、ＰＭＭＡ、ＰＭＧＩ、コポリマー、及びＬＯＲが含まれる。
【００３２】
中間層の凹部は、中間層に適した形成工程によって形成することができる。好ましくは、下層との境界における凹部の幅が、１０ｎｍから３００ｎｍの間である。対応する凹部の幅は、１０ｎｍから２５０ｎｍの間であることが好ましく、１０ｎｍから２００ｎｍの間であることが好ましく、１０ｎｍから１５０ｎｍの間であることが好ましく、１０ｎｍから１００ｎｍの間であることが好ましく、１０ｎｍから５０ｎｍの間であることが更により好ましい。なぜならば、本発明による利点、特に目標とされる電圧緩和は、凹部の幅が狭くなるにしたがって、ますます重要となるからである。しかしながら、より広い凹部幅についても、特には、５００ｎｍ未満、好ましくは４００ｎｍ未満、更により好ましくは３５０ｎｍ未満の凹部幅についても、上記利点は明らかである。凹部の側壁の傾きは、好ましくは９０°から３０°の間であり、９０°の角度において、凹部の側壁は、下層の上に垂直に配置される。構成工程において、中間層における凹部の上端部の丸みの度合いは、製造パラメータを適切に選択することによって、調整可能である。このパラメータは、本発明に係るゲート構造内のキャビティのサイズ及び形状を調整するために用いることができ、丸みが消失した場合（すなわち、端部領域の丸みがない場合）、最大サイズのキャビティを達成することができる。端部領域の丸みが増すにつれて、形成されるキャビティのサイズは小さくなる。
【００３３】
任意で、中間層に凹部を形成した後に、凹部の表面に誘電体クラッディングを堆積させることができる。
【００３４】
次に、スパッタリングにより、ショットキー金属を堆積することによって、凹部を充填及び被覆し、被覆は、ショットキー金属が凹部の上まで、完全に凹部を被覆するまで少なくとも続けられる。スパッタリングは、好ましくはマグネトロンスパッタリングにより行われ、例えば、Ａｒ雰囲気（圧力範囲０．１Ｐａから５Ｐａの間、電力範囲０Ｗから１０００Ｗの間）内で行うことができる。基板ホルダーの回転速度は、好ましくは、０ｒｐｍから１００ｒｐｍの間とすることができる。耐熱性ショットキー金属を使用する場合は、堆積した金属の剥離を防ぐために、荷重を制御する必要がある。
【００３５】
充填中、ショットキー金属は、凹部の側壁と、下層（例えば、活性層、又は追加の誘電体層）の両方をコーティングする。ショットキー金属をスパッタリングすると、凹部の底部への材料の適用量は、凹部の上部に比べて少なくなる。このことにより、充填が増大するにつれて、凹部の上部での材料成長は増大し、凹部の内部での金属層のさらなる成長は、ますます抑制される。特に、上記したプロセスウィンドウにおいて、凹部の過成長は、Ｔゲートに典型的な構造サイズにおいて発生し、本発明に係る上記した方法によって製造された凹部のショットキーメタライゼーションの内部に、キャビティが生じる。このキャビティは、凹部の側壁上のショットキー金属の横方向の成長速度がより低いことにより、凹部の上でショットキー金属が結合し、形成される。キャビティを形成するプロセスは自己整合的である。
【００３６】
ショットキー金属の堆積に続いて、堆積されたショットキー金属から接触要素を構成することができ、ここで、接触要素は、少なくとも部分的に、中間層の上に直接載っている。この構成工程は、従来の技術水準の自己整合Ｔゲートを生成するための対応する工程に、ほぼ相当する。
【００３７】
第一に、２層のコーティングは、構造体の表面に、上下に重ねて適用することができ、中間層の凹部の上にある下部コーティング層は、同じ箇所の上部コーティング層で構成された開口部に比べ、より大きい開口部を有するよう構成される。好ましくは、コーティング開口部は、５０ｎｍから１５００ｎｍの間の構造サイズを有する。
【００３８】
好ましくは、本発明に係る方法の次の工程は、中間層の上にショットキー金属を被覆するゲート金属を堆積することである。堆積されたゲート金属は、その後、適切なエッチングプロセスにおいて、過剰なショットキー金属を除去するための、自己整合エッチングマスクとして使用することができる。そのような方法は、Ｔゲート構造の形成に、特に適している。
【００３９】
好ましくは、その後、中間層の上の接触要素は、ゲート金属と共に、誘電被覆層によって完全に囲まれるものとすることができる。これは、特に、誘電体コーティングの堆積によって、行うことができる。
【図面の簡単な説明】
【００４０】
本発明は、対応する図面を用いて、以下の例において説明される。
【図１】図１は、従来技術による従来のゲート構造の概略構造である。
【図２】図２は、本発明の第１の実施形態の概略構造である。
【図３】図３は、本発明の第２の実施形態の概略構造である。
【図４】図４は、本発明の第３の実施形態の概略構造である。
【図５】図５は、本発明の第４の実施形態の概略構造である。
【図６】本発明に係るゲート構造を製造するための、本発明に係る方法の「充填及び被覆」工程の略図である。
【発明を実施するための形態】
【００４１】
図面の詳細な説明
図１は、従来技術に係る、従来のゲート構造の概略構造を示している。図１は、特に、ＨＥＭＴ又はＭｅＳＦＥＴにおいて、典型的に用いられるＴゲートである。図１は、ゲート構造を示しており、このゲート構造は、基板１０、基板１０上に配置された活性層２０、活性層２０上に配置された中間層４０であって、中間層４０全体を通り前記活性層２０に向かって延在する凹部４５を有する中間層４０、及び凹部４５の内部に配置される接触要素５０を備える。接触要素５０は、凹部４５を完全に、かつ均一に充填し、中間層４０の上まで延在し、接触要素５０は少なくとも部分的に直接中間層４０の上に載っている。ここで、接触要素は、ゲート金属６０から成る。ゲート金属６０は、例えば、Ａｕとすることができる。接触要素５０は、ショットキー金属５２のクラッディングによって、活性層２０及び中間層４０から分離されている。ショットキー金属は、特に、Ｉｒ又はＰｔの薄層とすることもできる。接触要素５０は、中間層４０の上の誘電被覆層７０によって、完全に囲まれている。
【００４２】
図２は、本発明の第１の実施形態の概略構成を示している。これもまた、特には、ＨＥＭＴ又はＭｅＳＦＥＴ用のＴゲートとすることができる。図２は、本発明に係るゲート構造を示しており、このゲート構造は、基板１０、基板１０上に配置された活性層２０、活性層２０上に配置された中間層４０であって、中間層４０全体を通り前記活性層２０に向かって延在する凹部４５を有する中間層４０、及び凹部４５の内部に配置される接触要素５０、を含む。接触要素５０は、凹部４５を完全、かつ均一に充填し、中間層４０の上まで延在し、接触要素５０は、少なくとも部分的に、中間層４０の上に直接載り、接触要素５０は、ショットキー金属５２から構成され、接触要素５０は、前記ショットキー金属５２によって完全に囲まれた内部キャビティ５５を有する。接触要素５０は、活性層２０と直接接している。さらに、中間層４０の上の接触要素５０は、ゲート金属６０によって直接被覆され、接触要素５０は、ゲート金属６０と共に、中間層４０の上の誘電被覆層７０によって、完全に囲まれている。
【００４３】
図３は、本発明の第２実施形態の概略構成を示す図である。特に、図３は、ＭＯＳＦＥＴのＴゲートとすることができる（変形例１）。示された表記は、可能な限り図２に示された表記と対応し、参照符号、及び参照符号の割り当てはそれに応じて適用されている。しかしながら、図２とは異なり、本実施形態に係るゲート構造は、活性層２０と中間層４０との間に直接配置された追加の誘電体層３０を含み、接触要素５０は誘電体層３０と直接接している。
【００４４】
図４は、本発明の第３実施形態の概略構成を示している。特に、図４は、ＭＯＳＦＥＴのＴゲートとすることができる（変形例１）。示された表記は、可能な限り図２に示された表記と対応し、参照符号、及び参照符号の割り当てはそれに応じて適用されている。図２とは対照的に、本実施形態に係るゲート構造は、接触要素５０が誘電体クラッディング３２によって活性層２０及び中間層４０から分離されていることを示している。
【００４５】
図５は、本発明の第４実施形態の概略構成を示している。特に、図５は、ＭＯＳＦＥＴのＴゲートとすることができる（変形例２）。示された表記は、可能な限り図４に示された表記と対応し、参照符号、及び参照符号の割り当てはそれに応じて適用されている。図４とは対照的に、中間層４０は、第一中間層４２と第二中間層４４とから形成されている。さらに、ソース金属８０が誘電被覆層７０の上に設けられている。図示された縦型トランジスタには、基板１０の背面にドレインコンタクト９０も配置されている。好ましくは、基板１０はｎ＋−ＧａＮ基板であり、活性層２０はｎ−ＧａＮドリフト層であり、第一中間層４２はｐ型ＧａＮ層であり、そして第二中間層４４はｎ＋−ＧａＮ層である。
【００４６】
図６は、本発明に係るゲート構造を製造するための、本発明に係る方法の「充填及び被覆」工程の概略図を示している。基板１０が提供されており、この基板１０は、基板１０の上に配置された活性層２０と、活性層２０上に配置された中間層４０とを有する。さらに、中間層４０には凹部４５が形成され、凹部４５は中間層４０全体を通って活性層２０に向かって延在している。次に、ショットキー金属５２をスパッタリングすることにより、凹部４５の充填及び被覆を行い、被覆は、ショットキー金属５２が凹部４５の上まで、凹部４５を完全に覆うまで少なくとも続けられる。
【００４７】
充填の間、ショットキー金属５２は凹部４５の側壁と下の活性層２０（又は追加の誘電体層３０）の両方をコーティングする。ショットキー金属５２をスパッタリングすると、凹部４５の底部に対する材料の適用は、凹部４５の上部に比べて少なくなる。これにより、充填が増大するにつれて、凹部４５の上部での材料成長は増大し、凹部４５の内部での金属層のさらなる成長は、ますます抑制される。特に、Ｔゲートのための典型的な構造サイズは、凹部４５の過成長を招き、このようにして製造された凹部４５のショットキーメタライゼーションの内部には、キャビティ５５が形成される。このキャビティ５５は、凹部４５の側壁上のショットキー金属５２の横方向の成長速度がより低いことにより、凹部４５の上でショットキー金属５２が結合し、形成される。キャビティ５５を形成するプロセスは、自己整合的である。
【００４８】
最後の図示ステップでは、堆積されたショットキー金属５２から作られた接触要素５０の構造は単にハッチングで示されており、接触要素５０は少なくとも部分的に中間層４０の上に直接配置されている。本発明に係るゲート構造の内部に、ゲートのＴ字型の形状が明確に見える。
【符号の説明】
【００４９】
１０  基板
２０  活性層
３０  誘電体層
３２  誘電体クラッディング
４０  中間層
４２  第一中間層
４４  第二中間層
４５  凹部
５０  接触要素
５２  ショットキー金属
５５  キャビティ
６０  ゲート金属
７０  誘電被覆層
８０  ソース金属
９０  ドレインコンタクト
【図１】
2020513688.tif 000003
【図２】
2020513688.tif 000004
【図３】
2020513688.tif 000005
【図４】
2020513688.tif 000006
【図５】
2020513688.tif 000007
【図６】
2020513688.tif 000008
【国際調査報告】
2020513688.tif 000009
2020513688.tif 000010
2020513688.tif 000011
2020513688.tif 000012
2020513688.tif 000013
2020513688.tif 000014