(57)【要約】  本手法は、高速、低電子ノイズかつスケーラブルなＣＭＯＳ活性画素センサ基板にＣＴシンチレータパックを統合したＣＴ検出器の実施態様に関する。一実施形態では、同じウェーハ上に統合された内蔵列アナログ−デジタル変換（ＡＤＣ）回路（例えば、ＡＳＩＣ）を用いる大型の３面突合せ可能なＣＭＯＳ活性画素アレイが使用される。【選択図】図４
2020520165.tif 000002
【特許請求の範囲】
【請求項１】
コンピュータ断層撮影（ＣＴ）検出器（２８）で使用するための検出器モジュール（８０）であって、
基板に形成された画素（９６）のアレイ（８２）であって、各画素（９６）は、サブ画素（９８）のアレイを備える画素（９６）のアレイ（８２）と、
前記基板の一端に統合され、それにより前記基板の３つの残りのエッジは、他の検出器モジュール（８０）の対応するエッジに当接するように構成される読み出し回路（８６）であって、画素（９６）の各列（１１４）の前記読み出し回路（８６）は、その列（１１４）の複数の読み出しチャネルを備え、各読み出しチャネルは、前記それぞれの列（１１４）内の複数の画素（９６）を順次読み出すように構成される読み出し回路（８６）と
を備える、検出器モジュール（８０）。
【請求項２】
画素（９６）の列（１１４）内の各サブ画素（９８）が、列増幅器（１０４）およびアナログ−デジタル変換器（ＡＤＣ）（１１０）に取り付けられた専用のデータラインを有する、請求項１に記載の検出器モジュール（８０）。
【請求項３】
画素（９６）の所与の列（１１４）の前記読み出しチャネルが、画素（９６）の前記列（１１４）の前記それぞれの増幅器（１０４）およびＡＤＣ（１１０）を備える、請求項２に記載の検出器モジュール（８０）。
【請求項４】
各サブ画素（９８）が、少なくとも２つの電荷蓄積素子（１０６）を備える、請求項１に記載の検出器モジュール（８０）。
【請求項５】
各サブ画素（９８）の前記電荷蓄積素子（１０６）が、所与のサブ画素（９８）について、第１の電荷蓄積素子（１０６）が読み出され、第２の電荷蓄積素子（１０６）が電荷を集積するように交互または連続して動作するように構成される、請求項１に記載の検出器モジュール（８０）。
【請求項６】
前記基板が、単一のケイ素ウェーハから形成されたパネルであり、それにより前記画素（９６）のアレイ（８２）および前記読み出し回路（８６）が同じケイ素ウェーハに形成される、請求項１に記載の検出器モジュール（８０）。
【請求項７】
各サブ画素（９８）が、ピン止めフォトダイオード（１０２）を備える、請求項１に記載の検出器モジュール（８０）。
【請求項８】
各サブ画素（９８）が、連続してまたは互いに交互に動作する２つ以上のコンデンサ（１０６Ａ、１０６Ｂ）を備える、請求項１に記載の検出器モジュール（８０）。
【請求項９】
各コンデンサ（１０６Ａ、１０６Ｂ）が、金属−絶縁体−金属コンデンサを備える、請求項８に記載の検出器モジュール（８０）。
【請求項１０】
コンピュータ断層撮影（ＣＴ）検出器（２８）で使用するように構成された検出器モジュール（８０）であって、
基板に形成された画素（９６）の複数の列（１１４）であって、各列（１１４）内の画素（９６）は、２つ以上の画素（９６）のブロック（１１２）にグループ化される画素（９６）の複数の列（１１４）と、
基板に一体的に形成された読み出し回路（８６）であって、前記読み出し回路（８６）は、各列（１１４）の画素（９６）の各ブロック（１１２）に別々の読み出しチャネルを備え、それにより各列（１１４）の読み出しチャネルの数は、各列（１１４）の画素（９６）のブロック（１１２）の数に対応する読み出し回路（８６）と
を備える、検出器モジュール（８０）。
【請求項１１】
各画素（９６）が、サブ画素（９８）のアレイを備える、請求項１０に記載の検出器モジュール（８０）。
【請求項１２】
各サブ画素（９８）が、少なくとも２つの電荷蓄積素子（１０６）を備える、請求項１１に記載の検出器モジュール（８０）。
【請求項１３】
各サブ画素（９８）の前記電荷蓄積素子（１０６）が、所与のサブ画素（９８）について、第１の電荷蓄積素子（１０６）が読み出され、第２の電荷蓄積素子（１０６）が電荷を集積するように交互または連続して動作するように構成される、請求項１２に記載の検出器モジュール（８０）。
【請求項１４】
各サブ画素（９８）が、ピン止めフォトダイオード（１０２）を備える、請求項１３に記載の検出器モジュール（８０）。
【請求項１５】
各読み出しチャネルが、アナログ−デジタル変換（ＡＤＣ）回路を備え、それにより列（１１４）内の画素（９６）の各ブロック（１１２）が別々のＡＤＣ回路を有する、請求項１０に記載の検出器モジュール（８０）。
【請求項１６】
前記基板が、単一のｃ−Ｓｉウェーハから形成されたパネルであり、それにより前記画素（９６）の列（１１４）および前記読み出し回路（８６）が同じｃ−Ｓｉウェーハに形成される、請求項１０に記載の検出器モジュール（８０）。
【発明の詳細な説明】
【技術分野】
【０００１】
本明細書に開示される主題は、統合読み出し電子回路を有する画素アレイを使用して製作されたＸ線放射線検出器を含む、放射線検出器の製作および使用に関する。
【背景技術】
【０００２】
非侵襲的撮像技術は、被検体（患者、製造品、手荷物、包装、または乗客）の内部構造または特徴の画像を非侵襲的に得ることを可能にする。特に、そのような非侵襲的撮像技術は、データを取得し、画像を構築し、場合によっては被検体の内部特徴を表すために、ターゲット体積を通るＸ線の差動透過または音波の反射などの様々な物理的原理に依存している。
【０００３】
例として、コンピュータ断層撮影（ＣＴ）撮像システムを使用して、患者に関する様々な角度ビューにわたってＸ線透過データを取得し、測定データを再構築することによって非侵襲的に画像を生成し、患者の体積図または断面図を生成する。そのようなコンピュータ断層撮影手法は、医療撮像、ならびに特定の産業用またはセキュリティスクリーニング用途に使用することができる。
【０００４】
ＣＴでは、放射線の一部が被検体または物体を通過して検出器に衝突し、そこで代表的な信号が取得される。有用な角度範囲でデータを取得するには、検出器が個別の取得またはショットでのみデータを取得する従来の放射線撮影とは対照的に、データは検査の過程にわたって検出器によってほぼ連続的に取得される。その結果、特定の要件がＣＴ検出器には課せられるが、これはデータ収集の連続性が低いタイプの他の検出器には必要ではない。特に、迅速な読み出しを容易にするために、検出器の各画素は、典型的には、その独自の読み出しチャネルを有し、結果として超並列読み出しアーキテクチャが実現される。しかしながら、そのようなアーキテクチャは、デジタル化の前にアナログ信号が進行しなければならない距離に関連するノイズや、デジタル変換回路が信号を生成するフォトダイオード構造の近くに載置され、これらの回路からの熱により検出回路の性能を低下させる可能性がある配置など、独自の対応する問題を課す場合がある。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許出願公開第２００７／１０４３１１号明細書
【発明の概要】
【０００６】
当初に特許請求されている主題の範囲に相応する特定の実施形態を、以下に要約する。これらの実施形態は特許請求する主題の範囲を限定しようとするものではなく、むしろ、これらの実施形態は、実現可能な実施形態の概要を提供しようとするものに過ぎない。実際、本発明は、以下に記載する実施形態に類似している可能性があり、あるいは異なっている可能性がある様々な形態を包含していてもよい。
【０００７】
一実施態様では、コンピュータ断層撮影（ＣＴ）検出器で使用するように構成された検出器モジュールが提供される。この実施態様によれば、検出器モジュールは、基板に形成された画素のアレイを含み、各画素は、サブ画素のアレイを備える。検出器モジュールは、基板の一端に統合された読み出し回路をさらに含み、それにより基板の３つの残りのエッジは、他の検出器モジュールの対応するエッジに当接するように構成される。画素の各列の読み出し回路は、その列の複数の読み出しチャネルを備え、各読み出しチャネルは、それぞれの列内の複数の画素を順次読み出すように構成される。
【０００８】
さらなる実施態様では、コンピュータ断層撮影（ＣＴ）検出器で使用するように構成された検出器モジュールが提供される。この実施態様によれば、検出器モジュールは、基板に形成された画素の複数の列を含み、各列内の画素は、２つ以上の画素のブロックにグループ化される。検出器モジュールは、基板に一体的に形成された読み出し回路をさらに含む。読み出し回路は、各列の画素の各ブロックに別々の読み出しチャネルを備え、それにより各列の読み出しチャネルの数は、各列の画素のブロックの数に対応する。
【０００９】
追加の実施形態では、コンピュータ断層撮影（ＣＴ）検出器を読み出すための方法が提供される。この方法によれば、画素のアレイ内の画素の各列に対して、各ブロックの異なるアナログ−デジタル変換（ＡＤＣ）読み出しチャネルを使用して、それぞれの列内の画素のブロックが読み出される。画素のブロックのＡＤＣ読み出しチャネルは、画素のアレイと同じ基板に形成される。
【００１０】
本発明のこれらおよび他の特徴、態様、および利点は、添付の図面を参照しながら以下の詳細な説明を読解すればより良好に理解され、添付の図面においては、図面全体を通して同一の符号は同一の部分を表している。
【図面の簡単な説明】
【００１１】
【図１】本開示の態様による、コンピュータ断層撮影（ＣＴ）システムの一実施形態の概略図である。
【図２】本開示の態様による、検出器パネルおよびシンチレータパックの分解図である。
【図３】本開示の態様による、検出器パネルの特徴の漸進的拡大図である。
【図４】本開示の態様による、検出器パネルの特徴ブロックベースの読み出し特徴を示す図である。
【図５】本開示の態様による、二重エネルギー画像取得中の画素回路の回路および電荷フローを示す図である。
【図６】本開示の態様による、本手法の検出器パネルのスケーラビリティを示す図である。
【発明を実施するための形態】
【００１２】
１つまたは複数の具体的な実施態様を、以下に記載する。これらの実施態様の簡潔な説明を提供しようと努力しても、実際の実施態様におけるすべての特徴を本明細書に記載できるわけではない。エンジニアリングまたは設計プロジェクトなどの実際の実施態様の開発においては、開発者の特定の目的を達成するために、例えばシステム関連および事業関連の制約条件への対応など実施態様に特有の決定を数多くしなければならないし、また、これらの制約条件は実施態様ごとに異なる可能性があることを理解されたい。さらに、このような開発努力は、複雑で時間がかかるが、それでもなお本開示の利益を有する当業者にとっては、設計、製作、および製造の日常的な仕事であることを理解されたい。
【００１３】
以下の説明は一般に医療撮像の場面で提供されるが、本技法は、そのような医療の場面に限定されないことを理解されたい。実際に、そのような医療の場面における例および説明の提供は、現実の実施態様および用途の事例を提供することによって説明を容易にすることに過ぎない。しかしながら、本手法は、製造された部品または商品の非破壊検査（すなわち、品質管理または品質検討用途）、および／または包装、箱、荷物の非侵襲的検査など（すなわち、セキュリティまたはスクリーニング用途）、他の場面でも利用することができる。
【００１４】
本手法は、複数のタイル状の検出器パネルを使用するコンピュータ断層撮影（ＣＴ）撮像システムで使用するための放射線検出器の製作に関する。特に、本手法は、画素のセットが読み出しチャネルに多重化されるパネルに形成された画素アレイのマトリックス読み出しを用いる。これは、各画素が専用の読み出しチャネルに物理的に接続される、従来の手法とは対照的である。本手法の一実施形態では、フォトダイオードアレイが形成されているのと同じウェーハ上に統合された列アナログ−デジタル変換（ＡＤＣ）回路を有する３面突合せ可能なＣＭＯＳ（相補型金属酸化物半導体）活性画素アレイ（すなわち、画素アレイは、３面で他の画素アレイに当接するように構成される）が使用される。本明細書で使用する場合、「活性画素」は、増幅されたアナログ信号が各画素から読み出されるように、各画素回路内に形成された増幅器を有する。上記のように、デジタル変換は、画素の各列、または各列のサブセットに関連する統合ＡＤＣによって実行され得る。提案されたアーキテクチャにより、高速ＣＴ用途のサポートに必要な１０ｋＨｚを超えるフレームレートでＸ線検出器を動作させることができる。これは、上記のように、３面突合せ可能なＣＭＯＳイメージャアーキテクチャに実装されたグローバルシャッタ機能を有する活性画素センサによって可能になる。本明細書で説明するように、異なるカバレッジ要件を有するＣＴ製品ポートフォリオ全体でスケーラブルな検出器のプラットフォーム概念も想定されている。
【００１５】
加えて、本明細書で説明するアーキテクチャのさらなる利点は、熱性能の向上である。特に、提案された３面突合せ可能なアーキテクチャは、その性能が温度変化によって変化する可能性のある、フォトダイオードおよびシンチレータなどの検出器の敏感な素子から熱源（例えば、ＡＳＩＣ読み出し回路）を遠ざけることによって熱問題を簡素化する。
【００１６】
前述の説明を念頭に置いて、図１は、本開示の態様による、画像データを取得および処理するための撮像システム１０の一実施形態を示す。図示の実施形態では、システム１０は、Ｘ線投影データを取得し、投影データを断層画像に再構築し、表示および分析のために画像データを処理するように設計されたコンピュータ断層撮影（ＣＴ）システムである。図示のＣＴ撮像システム１０は、Ｘ線源１２を含む。本明細書で詳細に説明するように、源１２は、Ｘ線管または固体放出構造を含む１つまたは複数の筐体など、１つまたは複数のＸ線源を含むことができる。Ｘ線源１２は、特定の想定される実施形態によれば、１つまたは複数の放出スポット（例えば、焦点）からＸ線ビーム２０を放出するように構成され、これは、指向性電子ビームが衝突するターゲット構造（例えば、アノード構造）上のＸ線放出領域に対応し得る。
【００１７】
特定の実施態様では、源１２は、Ｘ線ビーム２０の高強度領域の形状および／もしくは範囲を画定するため、Ｘ線ビーム２０のエネルギープロファイルを制御もしくは画定するため、ならびに／または場合によっては対象とする領域内にない患者２４の部分へのＸ線露光を制限するために、Ｘ線ビーム２０を操縦するために使用され得るフィルタアセンブリもしくはビーム整形器２２に近接して位置決めされてもよい。実際には、フィルタアセンブリまたはビーム整形器２２は、源１２と撮像体積との間でガントリ内に組み込まれてもよい。
【００１８】
Ｘ線ビーム２０は、被検体（例えば、患者２４）または対象とする物体（例えば、製造された構成要素、手荷物、包装など）が位置決めされる領域に進入する。被検体は、Ｘ線２０の少なくとも一部を減衰させることで減衰されたＸ線２６をもたらし、これは、本明細書で説明するように多数の検出器モジュールまたはパネル（例えば、そのようなパネルまたはモジュールのタイル状のアレイ）から形成された検出器アレイ２８に衝突する。各検出器モジュールは、以下で説明するように複数の検出器素子（例えば、画素）を有する。各検出器素子は、ビームが検出器２８に当たるときに検出器素子の位置に入射するＸ線ビームの強度を表す電気信号を発生する。電気信号は、１つまたは複数のスキャンデータセットを生成するために取得および処理される。本明細書で説明する実施態様では、検出器２８は、統合読み出し回路および制御ロジックを含み、デジタル化された信号を下流の構成要素に出力することを可能にする。図示の例では、検出器２８は、システムコントローラ３０に結合され、システムコントローラ３０は、検出器２８によって生成されたデジタル信号の取得を指示する。
【００１９】
システムコントローラ３０は、フィルタ処理、検査および／または較正プロトコルを実施するように撮像システム１０の動作を指示し、取得されたデータを処理する。Ｘ線源１２に関して、システムコントローラ３０は、Ｘ線検査シーケンスのために電力、焦点場所、制御信号などを供給する。特定の実施形態によれば、システムコントローラ３０は、フィルタアセンブリ２２、ＣＴガントリ（またはＸ線源１２および検出器２８が取り付けられる他の構造的支持体）、ならびに／または検査の過程にわたる患者支持体の並進および／もしくは傾斜の動作を制御し得る。
【００２０】
加えて、システムコントローラ３０は、モータコントローラ３６を介して、撮像システム１０の構成要素および／または被検体２４を移動させるために使用される直線位置決めサブシステム３２および／または回転サブシステム３４の動作を制御することができる。システムコントローラ３０は、信号処理回路および関連するメモリ回路を含むことができる。そのような実施形態では、メモリ回路は、Ｘ線源１２および／またはフィルタアセンブリ２２を含む撮像システム１０を動作させ、本明細書で説明されるステップおよびプロセスに従って、検出器２８によって取得されたデジタル測定値を処理するためにシステムコントローラ３０によって実施されるプログラム、ルーチン、および／または符号化アルゴリズムを蓄積し得る。一実施形態では、システムコントローラ３０は、プロセッサベースのシステムの全部または一部として実装することができる。
【００２１】
源１２は、システムコントローラ３０内に含まれるＸ線コントローラ３８によって制御することができる。Ｘ線コントローラ３８は、電力、タイミング信号、ならびに／または焦点サイズおよびスポット場所を源１２に提供するように構成することができる。加えて、いくつかの実施形態では、Ｘ線コントローラ３８は、システム１０内の異なる場所にある管またはエミッタが互いに同期して、もしくは互いに独立して動作することができるように源１２を選択的に作動させ、または撮像セッション中に異なるエネルギープロファイル間で源を切り替えるように構成され得る。
【００２２】
システムコントローラ３０は、データ取得システム（ＤＡＳ）４０を含むことができる。ＤＡＳ４０は、検出器２８からのデジタル信号など、検出器２８の読み出し電子回路によって収集されたデータを受け取る。次に、ＤＡＳ４０は、コンピュータ４２などのプロセッサベースのシステムによる後続の処理のためにデータを変換および／または処理することができる。本明細書で説明する特定の実施態様では、検出器２８内の回路は、データ取得システム４０への送信前に光検出器のアナログ信号をデジタル信号に変換することができる。コンピュータ４２は、コンピュータ４２によって処理されたデータ、コンピュータ４２によって処理されるべきデータ、またはコンピュータ４２のプロセッサ４４によって実施される命令を蓄積することができる１つまたは複数の非一時的メモリデバイス４６を含むかまたはそれらと通信することができる。例えば、コンピュータ４２のプロセッサは、メモリ４６に蓄積された１つまたは複数の命令のセットを実施することができ、メモリ４６は、コンピュータ４２のメモリ、プロセッサのメモリ、ファームウェア、または同様のインスタンス化であってもよい。
【００２３】
コンピュータ４２はまた、オペレータワークステーション４８を介してオペレータによって提供される指示およびスキャンパラメータに応答してなど、システムコントローラ３０によって可能にされる特徴（すなわち、スキャン動作およびデータ収集）を制御するように適合することができる。システム１０はまた、オペレータが関連するシステムデータ、撮像パラメータ、生の撮像データ、再構築データ、本開示に従って作成された造影剤密度マップなどを見ることを可能にするオペレータワークステーション４８に結合されたディスプレイ５０を含むことができる。加えて、システム１０は、オペレータワークステーション４８に結合され、任意の所望の測定結果を印刷するように構成されたプリンタ５２を含むことができる。ディスプレイ５０およびプリンタ５２はまた、直接またはオペレータワークステーション４８を介してコンピュータ４２に接続されてもよい。さらに、オペレータワークステーション４８は、画像保管通信システム（ＰＡＣＳ）５４を含むか、またはそれに結合することができる。ＰＡＣＳ５４は、遠隔システム５６、放射線科情報システム（ＲＩＳ）、病院情報システム（ＨＩＳ）または内部もしくは外部のネットワークに結合することができ、そのようにして様々な場所の第三者が画像データにアクセスすることができる。
【００２４】
撮像システム１０全体の前述の説明を念頭に置いて、図２は、他のそのような検出器パネル８０と組み合わせて使用して検出器２８全体を形成することができる画素のアレイを有する、検出器パネル８０を示す。例として、図示のパネル８０は、検出器アセンブリのベースの傾斜可能な独立したサブユニットを構成してもよい。例えば、いくつかの検出器パネル８０は、直線的に配置されるなど、検出器モジュールなどのより高いレベルのアセンブリユニットに配置されてもよい。次いで、検出器モジュール自体を配置して、ＣＴイメージャの検出器２８全体を形成することができる。
【００２５】
図示の例では、検出器パネル８０は、活性画素アレイ８２からなり、これは上記のように画素回路内に存在する増幅器回路を示している。１つのそのような例では、読み出しおよび／またはデジタル化回路は、画素アレイと同じ連続ウェーハに形成され、別々に接続された相互接続構造とは対照的に、ウェーハ自体に形成されたデータラインに沿ってデータ送信が行われる。図示の例では、統合ＡＳＩＣ８６は、活性画素アレイ８２の一端にある。読み出し回路８６を画素マトリックス８２の周辺（すなわち、Ｘ線視野の外側）に位置決めする図示の配置は、読み出し回路８６によって生成される熱から敏感な画素回路およびシンチレータ材料９０（以下で説明する）を遠ざけ、それにより熱性能を向上させる。これは、敏感な画素回路およびシンチレータ材料が動作中にＡＳＩＣによって生成される熱に曝される可能性がある、（各画素が専用の読み出しチャネルを有する超並列読み出し動作に適している場合など）シンチレータ、フォトダイオードアレイ、およびＡＳＩＣが垂直スタックとして形成される従来の配置とは対照的であり得る。
【００２６】
活性画素センサアレイ８２は、検出器の構成に基づいて適切にスケーリングすることができる。例えば、長さ１５０ｍｍの活性画素センサアレイ８２は、８インチのｃ−Ｓｉウェーハ、すなわち、８インチのＣＭＯＳウェーハから形成され得る。約２００ｍｍのアレイ８２などのより大きいパネルは、より大きい直径のｃ−Ｓｉウェーハから形成され得る。
【００２７】
さらに、シンチレータパック９０が図２に描かれている。シンチレータパック９０は、動作中、活性画素センサアレイ８２の活性表面に近接して位置決めされ、Ｘ線光子に応じて、光学エネルギー範囲または光検出器による検出に適した他のエネルギー範囲の光子などの低エネルギー光子を放出する。次に、活性画素アレイ８２のフォトダイオードは、シンチレータパック９０によって放出された光学（または他の非Ｘ線）光子を検出し、読み出し電子回路８６によって読み出される電荷を生成する。
【００２８】
読み出し電子回路（すなわち、ＡＳＩＣ８６）との電子通信には、ここではフレキシブル回路コネクタとして示されるデータ出力コネクタ８８があり、これは、検出器モジュール８０をデータ取得回路および／またはコントローラと通信する提供されたコネクタ構造に接続するために使用されてもよい。したがって、検出器モジュール８０によって取得されたデータ９２は、出力コネクタ８８を介して下流の回路に通信される。
【００２９】
先に述べたように、図示の検出器パネル８０の配置は、３面突合せ可能であり得る構造である。すなわち、図示の検出器パネル８０は、データ出力コネクタ８８を有する側を除くあらゆる側で、他の同等の検出器パネル８０に当接してもよい。この特徴により、検出器を広いカバレッジで構築することが可能である（例えば、約１６０ｍｍ）。
【００３０】
図３を参照すると、活性マトリックスアーキテクチャは、図面の左から右に進むアーキテクチャの特徴に漸進的に拡大することによって、より詳細に示されている。したがって、最も右側の抽象化レベルは、検出器パネル８０の活性画素アレイ８２および統合読み出し回路８６を示している。図示の例では、画素電子回路に対応する活性画素アレイ８２の部分は、画素９６の３２×１２８アレイ（すなわち、幅３２画素、および長さ１２８画素）である。理解されるように、他の画素アレイの寸法を用いることができ、この例は単に例示のために提供され、実際の例を提供するためのものである。パネル８０の残りの長さは、統合読み出し電子回路８６を含む。上記のように、画素アレイ８２は、読み出し電子回路８６を有する側以外の各側で他の画素アレイ８２と当接していてもよい。
【００３１】
図３において右方向に漸進的に移動すると、活性画素アレイ８２の領域が示され、画素９６がより詳細に提示される。図示の例では、画素９６は、約１ｍｍ×１ｍｍである。図の右方向に進むと、各側に約１ｍｍの単一の画素９６が示されている。この例では、以下でより詳細に説明するように、一実施態様の各画素９６は、サブ画素９８のアレイで構成される。
【００３２】
典型的なＣＴ検出器では、シンチレータは画素化され、画素間のギャップは、光出力を改善するために光学的に反射する材料で満たされている。画像センサアレイは、シンチレータの画素化ジオメトリと一致するように設計されているため、シンチレータ画素とフォトセンサの完全なオーバーラップが実現される。画素間のギャップは、典型的なＣＴ検出器では１００μｍ程度である。
【００３３】
これを念頭に置いて、本実施態様では、各画素９６は、１００μｍピッチを有するサブ画素９８の１０×１０アレイなどのサブ画素９８のアレイを備える。この構造は、ＣＴ検出器で従来見られているものとは異なる。図３の最も右側の態様では、１つのそのような実施態様によるサブ画素９８の回路図が示されている。この例では、感光素子は、その上のシンチレータ画素に吸収されたＸ線光子エネルギーに比例する光電流を生成するフォトダイオード１０２である。各サブ画素は、信号対ノイズ比を改善する内蔵増幅器１０４を有する。従来の画像センサ画素とは異なり、一実施態様では、２つ以上の電荷蓄積素子（例えば、コンデンサ１０６Ａおよび１０６Ｂ）が存在する。この追加の蓄積部および関連する統合読み出し電子回路は、Ｘ線画像データ取得中に画素９６の読み出しを可能にする。これにより、グローバルシャッタ動作と、特定のＣＴ収集モード（例えば、二重エネルギー撮像での超高速ｋＶスイッチング）を促進する超高速フレームレート（例えば、＞１０ｋＨｚ）が可能になる。電荷蓄積素子１０６の実施態様は、高度に線形な信号応答の恩恵を受けるＣＴ用途にも関連している。ピン止めフォトダイオード１０２（無視できる程度の静電容量を運ぶ）と線形金属−絶縁体−金属（ＭＩＭ）コンデンサの組合せは、１つの適切な設計オプションである。特に、フォトダイオード１０２としてピン止めフォトダイオードを使用すると、画素応答の直線性の点で利点が得られるだけでなく、画素９６の耐放射線性が向上される。
【００３４】
上述のように高速信号読み出しの利点を念頭に置き、図４を参照すると、本活性画素アレイ８２での使用に適した読み出しアーキテクチャが説明されている。従来の検出器の設計では、超並列読み出しアーキテクチャ（例えば、フォトダイオードごとの専用チャネル）を用いることによって、高速読み出しを試みている。対照的に、現在説明されている手法は、活性画素アレイ８２の画素列ごとにいくつかのアナログ−デジタル変換（ＡＤＣ）読み出しチャネルを用いている。例えば、図４の例を参照すると、この例では、各々約６０μｍの幅を有する１６個のＡＤＣ１１０が、１ｍｍの列幅内に配置される（列１１４として示される）。各ＡＤＣ１１０は、８つの画素９６のブロック１１２に対応するように設計されている。ライン時間が１０μｓの場合、図示の構成は、１２．５ｋＨｚの表示レートが可能である。画素内のサブ画素からの信号は画素レベルで読み出すために画素内に統合され得ることで、サブ画素を個別にアドレス指定する必要がなくなる。他の構成では、画素あたりより多くのＡＤＣを提供し、より高い表示レートを可能にすることができる。したがって、画素９６の各列１１４は、ブロック１１２（ここでは８つの画素９６のブロック）に分割され、各ブロックは、それ自体のＡＤＣ１１０によって読み出される。したがって、この例では、ルーティングに関して、各ＡＤＣ１１０は、約８つの画素９６（すなわち、画素のブロック１１２）に対応し、画素あたり１６個のデータラインと６０μｍ×３ｍｍのＡＤＣレイアウトを有する。この例の読み出し速度の点では、ライン時間は約１０μｓであり、リード時間はブロックあたりの画素の数（例えば、８つ）にライン時間（例えば、約１０μｓ）を掛けた値であるので、この例では８０μｓである。この例では、１秒あたりのビューは、１２，５００Ｈｚである。
【００３５】
本設計手法に関して、いくつかの利点が達成される。例えば、上記のように、二重エネルギー撮像手法では、スキャン中にＸ線源を２つのｋＶｐ間（例えば、低エネルギーと高エネルギー）で切り替えることができる。ＣＴ取得中、高速ｋＶスイッチングは、すべての画素９６の同一の統合（すなわち、時間）ウィンドウの恩恵を受ける。画像センサの設計の観点から見ると、これは真のグローバルシャッタ動作に相当する（すなわち、連続的な順次読み出しとは対照的である）。本検出器パネルアーキテクチャの場面におけるグローバルシャッタ画素の一実施態様の例が、図５に示されている。
【００３６】
この例では、低エネルギー露光中に生成された電荷を蓄積するためにコンデンサ１０６Ａが使用されていることがわかる。低エネルギー露光電荷がコンデンサ１０６Ａに蓄積されるのと同時に、コンデンサ１０６Ｂは、推定されるように、先の高エネルギー露光中に集積された電荷を蓄積し、読み出されてリセットされる。逆に、後の高エネルギー露光中、コンデンサ１０６Ｂは、高エネルギー露光中に生成された電荷を蓄積するために使用され、コンデンサ１０６Ａは、先の低エネルギー曝露中に集積された電荷を蓄積し、読み出されリセットされる。したがって、本アーキテクチャにより、イメージャは前のビューの読み出し中に新しいビュー／画像を取得することが可能である。
【００３７】
加えて、現在想定されている検出器アーキテクチャのさらなる利点は、電子ノイズに対する権利、すなわち、ノイズ性能に関する理論的限界の改善である。ノイズを低減するために、様々な設計オプションを用いることができる。用いることができる技法の例は、限定はしないが、アクティブリセット、画素内相関二重サンプリングなどを含む。
【００３８】
低ノイズ設計の一例は、次の通りである：前面照明ダイオードの場合、約５０ｐＣのビューあたりの電荷、上述のサブ画素設計（例えば、１画素９６＝１０×１０μｍサブ画素９８）、および３Ｍｅ−の画素あたりのフルウェルキャパシティ（ＦＷＣ）。この設計を念頭に置いて、読み出し方法は、露光中にサブ画素９８を並列に接続し、露光後にサブ画素９８を切断し、続いて中央画素から読み出すことで、それぞれの画素内のサブ画素信号を効果的に統合して画素レベルでの読み出しを可能にし、サブ画素を個別にアドレス指定する必要性を回避することができる。そのような場面では、読み出しノイズは、ｋＴＣ（本質的にコンデンサ１０６の熱ノイズ）と、アナログ読み出しノイズとからなる。ｋＴＣは、約２，１９０ｅ−（Ｃ＝３０ｐＦ）であり得、アナログ読み出しノイズは、約３，０００×０．２２＝６６０ｅ−であり得、合計読み出しノイズが２，２９０ｅ−となる。この推定値は、従来技術のＣＴ検出器のノイズレベルに匹敵する。
【００３９】
上記のように、本手法の別の利点は、スケーラビリティである。図６を参照すると、本手法のスケーラビリティを示す３つの例が示されている。典型的なＣＴ製品ポートフォリオは、変化する空間カバレッジ（例えば、４０ｍｍ〜１６０ｍｍのアイソセンタカバレッジ）、性能およびコストの異なる層のＣＴシステムを有する。費用効果の高い検出器２８の重要な要素は、そのような製品ポートフォリオ全体で設計がスケーラブルであることである。これは、体積およびコストを活用することができるプラットフォーム技術に変換される。
【００４０】
図６に示すように、提案された３面突合せ可能な活性マトリックスアーキテクチャを使用すると、カバレッジが広い／変化するシステムを構築することができる。例えば、一番上の例では、２つの８０ｍｍ長の検出器パネル８０が読み出しコネクタとは反対側の端に当接して示され、アイソセンタ１２０で１６０ｍｍのカバレッジを提供する。同様に、中央の例に示すアイソセンタ１２０のカバレッジが小さい検出器の場合、２つの４０ｍｍ長の検出器パネル８０を当接させ、アイソセンタ１２０のカバレッジを８０ｍｍにすることができる。さらに少ないカバレッジが必要な場合は、４０ｍｍ長の検出器パネル８０などの単一の検出器パネル８０をアイソセンタ１２０にセンタリングし、カバレッジを４０ｍｍにすることができる。
【００４１】
高速、低電子ノイズかつスケーラブルな活性画素センサにＣＴシンチレータパックを統合することで、最高のＣＴおよびフラットパネルＸ線技術が高性能な検出器を構築する。これは、Ｘ線シンチレータの検出効率が低く、フラットパネルの読み出し速度が遅いために検出器の性能が低下してしまう、標準Ｘ線フラットパネル検出器を用いるコーンビームＣＴ手法とは対照的である。
【００４２】
本発明の技術的効果は、画素のブロックが読み出しチャネルに多重化される画素アレイのマトリックス読み出しを含む。一実施形態では、同じウェーハ上に統合された内蔵列ＡＤＣを用いる大型の３面突合せ可能なＣＭＯＳ活性画素アレイが使用される。さらなる態様では、検出器パネルの多重化された読み出しを容易にするために、画素列ごとに複数のＡＤＣ読み出しチャネルが提供される。一実施形態では、各画像センサ画素は、サブ画素アレイを備える。
【００４３】
本明細書は、最良の様式を含む本発明を開示するため、およびどのような当業者も、任意のデバイスまたはシステムの作製および使用ならびに任意の組み込まれた方法の実行を含む本発明の実践を可能にするために、実施例を使用している。本発明の特許可能な範囲は、特許請求の範囲によって定義され、当業者が想到する他の実施例を含むことができる。そのような他の実施例は、特許請求の範囲の文言と異ならない構造要素を有する場合、または特許請求の範囲の文言と実質的な差のない等価の構造要素を含む場合、特許請求の範囲内にあることが意図されている。
［実施態様１］
コンピュータ断層撮影（ＣＴ）検出器（２８）で使用するための検出器モジュール（８０）であって、
基板に形成された画素（９６）のアレイ（８２）であって、各画素（９６）は、サブ画素（９８）のアレイを備える画素（９６）のアレイ（８２）と、
前記基板の一端に統合され、それにより前記基板の３つの残りのエッジは、他の検出器モジュール（８０）の対応するエッジに当接するように構成される読み出し回路（８６）であって、画素（９６）の各列（１１４）の前記読み出し回路（８６）は、その列（１１４）の複数の読み出しチャネルを備え、各読み出しチャネルは、前記それぞれの列（１１４）内の複数の画素（９６）を順次読み出すように構成される読み出し回路（８６）と
を備える、検出器モジュール（８０）。
［実施態様２］
画素（９６）の列（１１４）内の各サブ画素（９８）が、列増幅器（１０４）およびアナログ−デジタル変換器（ＡＤＣ）（１１０）に取り付けられた専用のデータラインを有する、実施態様１に記載の検出器モジュール（８０）。
［実施態様３］
画素（９６）の所与の列（１１４）の前記読み出しチャネルが、画素（９６）の前記列（１１４）の前記それぞれの増幅器（１０４）およびＡＤＣ（１１０）を備える、実施態様２に記載の検出器モジュール（８０）。
［実施態様４］
各サブ画素（９８）が、少なくとも２つの電荷蓄積素子（１０６）を備える、実施態様１に記載の検出器モジュール（８０）。
［実施態様５］
各サブ画素（９８）の前記電荷蓄積素子（１０６）が、所与のサブ画素（９８）について、第１の電荷蓄積素子（１０６）が読み出され、第２の電荷蓄積素子（１０６）が電荷を集積するように交互または連続して動作するように構成される、実施態様１に記載の検出器モジュール（８０）。
［実施態様６］
前記基板が、単一のケイ素ウェーハから形成されたパネルであり、それにより前記画素（９６）のアレイ（８２）および前記読み出し回路（８６）が同じケイ素ウェーハに形成される、実施態様１に記載の検出器モジュール（８０）。
［実施態様７］
各サブ画素（９８）が、ピン止めフォトダイオード（１０２）を備える、実施態様１に記載の検出器モジュール（８０）。
［実施態様８］
各サブ画素（９８）が、連続してまたは互いに交互に動作する２つ以上のコンデンサ（１０６Ａ、１０６Ｂ）を備える、実施態様１に記載の検出器モジュール（８０）。
［実施態様９］
各コンデンサ（１０６Ａ、１０６Ｂ）が、金属−絶縁体−金属コンデンサを備える、実施態様８に記載の検出器モジュール（８０）。
［実施態様１０］
コンピュータ断層撮影（ＣＴ）検出器（２８）で使用するように構成された検出器モジュール（８０）であって、
基板に形成された画素（９６）の複数の列（１１４）であって、各列（１１４）内の画素（９６）は、２つ以上の画素（９６）のブロック（１１２）にグループ化される画素（９６）の複数の列（１１４）と、
基板に一体的に形成された読み出し回路（８６）であって、前記読み出し回路（８６）は、各列（１１４）の画素（９６）の各ブロック（１１２）に別々の読み出しチャネルを備え、それにより各列（１１４）の読み出しチャネルの数は、各列（１１４）の画素（９６）のブロック（１１２）の数に対応する読み出し回路（８６）と
を備える、検出器モジュール（８０）。
［実施態様１１］
各画素（９６）が、サブ画素（９８）のアレイを備える、実施態様１０に記載の検出器モジュール（８０）。
［実施態様１２］
各サブ画素（９８）が、少なくとも２つの電荷蓄積素子（１０６）を備える、実施態様１１に記載の検出器モジュール（８０）。
［実施態様１３］
各サブ画素（９８）の前記電荷蓄積素子（１０６）が、所与のサブ画素（９８）について、第１の電荷蓄積素子（１０６）が読み出され、第２の電荷蓄積素子（１０６）が電荷を集積するように交互または連続して動作するように構成される、実施態様１２に記載の検出器モジュール（８０）。
［実施態様１４］
各サブ画素（９８）が、ピン止めフォトダイオード（１０２）を備える、実施態様１３に記載の検出器モジュール（８０）。
［実施態様１５］
各読み出しチャネルが、アナログ−デジタル変換（ＡＤＣ）回路を備え、それにより列（１１４）内の画素（９６）の各ブロック（１１２）が別々のＡＤＣ回路を有する、実施態様１０に記載の検出器モジュール（８０）。
［実施態様１６］
前記基板が、単一のｃ−Ｓｉウェーハから形成されたパネルであり、それにより前記画素（９６）の列（１１４）および前記読み出し回路（８６）が同じｃ−Ｓｉウェーハに形成される、実施態様１０に記載の検出器モジュール（８０）。
［実施態様１７］
コンピュータ断層撮影（ＣＴ）検出器（２８）を読み出すための方法であって、
画素（９６）のアレイ（８２）内の画素（９６）の各列（１１４）に対して、各ブロック（１１２）の異なるアナログ−デジタル変換（ＡＤＣ）読み出しチャネルを使用して、それぞれの列（１１４）内の画素（９６）のブロック（１１２）を読み出すことを含み、
画素（９６）のブロック（１１２）の前記ＡＤＣ読み出しチャネルは、前記画素（９６）のアレイ（８２）と同じ基板に形成される、方法。
［実施態様１８］
各画素（９６）が、サブ画素（９８）のアレイを備える、実施態様１７に記載の方法。
［実施態様１９］
各サブ画素（９８）が、２つ以上の電荷蓄積素子（１０６）を備える、実施態様１８に記載の方法。
［実施態様２０］
各サブ画素（９８）の前記電荷蓄積素子（１０６）が、所与のサブ画素（９８）について、第１の電荷蓄積素子（１０６）が読み出され、第２の電荷蓄積素子（１０６）が電荷を集積するように交互または連続して読み出される、実施態様１９に記載の方法。
【符号の説明】
【００４４】
１０  ＣＴ撮像システム
１２  Ｘ線源
２０  Ｘ線ビーム、Ｘ線
２２  ビーム整形器、フィルタアセンブリ
２４  患者、被検体
２６  減衰されたＸ線
２８  検出器、検出器アレイ
３０  システムコントローラ
３２  直線位置決めサブシステム
３４  回転サブシステム
３６  モータコントローラ
３８  Ｘ線コントローラ
４０  データ取得システム（ＤＡＳ）
４２  コンピュータ
４４  プロセッサ、画像処理回路
４６  非一時的メモリデバイス、メモリ
４８  オペレータワークステーション
５０  ディスプレイ
５２  プリンタ
５４  画像保管通信システム（ＰＡＣＳ）
５６  遠隔システム、遠隔クライアント
８０  検出器パネル、検出器モジュール
８２  活性画素アレイ、画素マトリックス
８６  ＡＳＩＣ、読み出し電子回路
８８  データ出力コネクタ
９０  シンチレータパック、シンチレータ材料
９２  データ
９６  画素
９８  サブ画素
１０２  ピン止めフォトダイオード
１０４  内蔵増幅器
１０６  電荷蓄積素子、コンデンサ
１０６Ａ  コンデンサ
１０６Ｂ  コンデンサ
１１０  ＡＤＣ
１１２  ブロック
１１４  列
１２０  アイソセンタ
【図１】
2020520165.tif 000003
【図２】
2020520165.tif 000004
【図３】
2020520165.tif 000005
【図４】
2020520165.tif 000006
【図５】
2020520165.tif 000007
【図６】
2020520165.tif 000008
【国際調査報告】
2020520165.tif 000009
2020520165.tif 000010
2020520165.tif 000011