(57)【要約】半導体素子の埋没欠陥を測定するための３次元較正構造を開示する。３次元較正構造は、１個以上のプログラムされた表面欠陥を含む欠陥標準ウェハ（ＤＳＷ）を含んでいる。３次元較正構造は、ＤＳＷの上に堆積された平坦化層を含んでいる。３次元較正構造は、平坦化層の上に堆積された積層体を含んでいる。積層体は２個以上の交互層を含んでいる。３次元較正構造は、前記積層体の上に堆積されたキャップ層を含んでいる。キャップ層の堆積に続いて、１個以上の空隙が積層内に形成されている。３次元較正構造は、キャップ層、積層体、又は平坦化層のうち少なくとも１個の内部に形成された１個以上の正孔を含んでいる。
2020506552.tif 000002
【特許請求の範囲】
【請求項１】
コントローラを含むシステムであって、
前記コントローラは、
特徴評価ツールから１個以上の測定値を受信すべく構成された１個以上のプロセッサと、
プログラム命令の組を保存すべく構成されたメモリと、
を含み、
前記１個以上のプロセッサが、前記プログラム命令の組を実行すべく構成されており、
前記プログラム命令の組が、前記１個以上のプロセッサに、
３次元較正構造の１個以上の測定値を受信させ、
サンプルの１個以上の測定値を受信させ、
受信した３次元較正構造の１個以上の測定値に基づいて、前記１個以上のプロセッサに、受信したサンプルの１個以上の測定値を修正させるように構成されている、
ことを特徴とするシステム。
【請求項２】
前記３次元較正構造が、
１個以上のプログラムされた表面欠陥を含む欠陥標準ウェハであるＤＳＷと、
前記ＤＳＷの上に堆積された平坦化層と、
前記平坦化層の上に堆積されていて２個以上の交互層を含んでいる積層体と、
前記積層体の上に堆積されたキャップ層であって、前記キャップ層の堆積に続いて１個以上の空隙が前記積層体内に形成されているキャップ層と、
前記キャップ層、積層体、又は平坦化層のうち少なくとも１個にパターニング及びエッチングされた１個以上の正孔と、
を含むことを特徴とする請求項１に記載のシステム。
【請求項３】
前記キャップ層、積層体、又は平坦化層のうち少なくとも１個がパターニング及びエッチングされて１個以上の正孔が形成される、
ことを特徴とする請求項２に記載のシステム。
【請求項４】
前記積層体がパターニング及びエッチングされて１個以上の空隙が形成される、
ことを特徴とする請求項２に記載のシステム。
【請求項５】
前記１個以上の空隙が、前記１個以上の正孔の向きに対してほぼ垂直な方向にパターニングされて前記積層体の内部までエッチングされることにより形成されている、
ことを特徴とする請求項４に記載のシステム。
【請求項６】
特徴評価ツールが検査ツールを含む、
ことを特徴とする請求項１に記載のシステム。
【請求項７】
前記特徴評価ツールが評価ツールを含んでいる、
ことを特徴とする請求項１に記載のシステム。
【請求項８】
特徴評価ツールが、
第１の照射ビームを生成すべく構成された照射光源と、
前記第１の照射ビームを前記３次元較正構造の表面へ誘導すべく構成された集光光学部品の組と、
前記第１の照射ビームの少なくとも一部に反応して、前記３次元較正構造の表面から反射又は散乱された第２の照射ビームを検出すべく構成された少なくとも１個の検出器と、
前記３次元較正構造の表面から反射又は散乱された前記第２の照射ビームを前記少なくとも１個の検出器まで誘導すべく構成されている集光光学部品の組と、
前記３次元較正構造又はサンプルのうち少なくとも一方を固定する台と、
を含むことを特徴とする請求項１に記載のシステム。
【請求項９】
前記特徴評価ツールの少なくとも１個の検出器が、前記３次元較正構造内のプログラムされた欠陥を撮像する、
ことを特徴とする請求項８に記載のシステム。
【請求項１０】
前記３次元較正構造の上に１個以上の基準点を堆積する基準点生成ツールをさらに含む、
ことを特徴とする請求項９に記載のシステム。
【請求項１１】
前記１個以上の基準点が、選択されたパターンで前記３次元較正構造の上に堆積されている、
ことを特徴とする請求項１０に記載のシステム。
【請求項１２】
前記特徴評価ツールの少なくとも１個の検出器が、１個以上の基準点に対する１個以上の反応を測定する、請求項１０に記載のシステム。
【請求項１３】
前記プログラム命令の組が、前記１個以上のプロセッサに、さらに、
前記１個以上の基準点に対する前記測定された１個以上の反応を受信させ、
前記基準点に関して前記測定された１個以上の反応に対する、１個以上の軸に沿った１個以上の方向におけるオフセット誤差を決定させるように構成されている、
ことを特徴とする請求項１２に記載のシステム。
【請求項１４】
前記プログラムされた欠陥の位置に対応する既知の深さまで前記３次元較正構造を切削する集束イオンビームツールをさらに含む、
ことを特徴とする請求項１３に記載のシステム。
【請求項１５】
前記プログラム命令の組が、前記１個以上のプロセッサに、さらに、
前記３次元較正構造の断面画像を受信させ、
前記３次元較正構造の断面画像から前記プログラムされた欠陥の実際の位置を決定させるように構成されている、
ことを特徴とする請求項１４に記載のシステム。
【請求項１６】
前記プログラム命令の組が、前記１個以上のプロセッサに、さらに、
前記３次元較正構造の断面画像から決定された前記プログラムされた欠陥の実際の位置を受信させ、
前記１個以上の測定された反応と、前記決定された実際の位置との間における、１個以上の軸に沿った１個以上の方向におけるオフセット誤差を決定させるように構成されている、
ことを特徴とする請求項１５に記載のシステム。
【請求項１７】
３次元較正構造の１個以上の測定値を取得し、サンプルの１個以上の測定値を取得すべく構成された特徴評価ツールと、
前記特徴評価ツールから１個以上の測定値を受信すべく構成された１個以上のプロセッサと、プログラム命令の組を保存すべく構成されたメモリとを含むコントローラと、
を含むシステムであって、
前記１個以上のプロセッサが、前記プログラム命令の組を実行すべく構成されており、
前記プログラム命令の組が、前記１個以上のプロセッサに、
前記３次元較正構造の１個以上の測定値を受信させ、
前記サンプルの１個以上の測定値を受信させ、
受信した３次元較正構造の１個以上の測定値に基づいて、受信したサンプルの１個以上の測定値を修正させるように構成されている、
ことを特徴とするシステム。
【請求項１８】
前記３次元較正構造が
１個以上のプログラムされた表面欠陥を含む欠陥標準ウェハであるＤＳＷと、
前記ＤＳＷの上に堆積された平坦化層と、
前記平坦化層の上に堆積されていて２個以上の交互層を含んでいる積層体と、
前記積層体の上に堆積されたキャップ層であって、前記キャップ層の堆積に続いて１個以上の空隙が前記積層内に形成されているキャップ層と、
前記キャップ層、積層体、又は平坦化層のうち少なくとも１個にパターニング及びエッチングされた１個以上の正孔と、
を含むことを特徴とする請求項１７に記載のシステム。
【請求項１９】
受信した３次元較正構造の１個以上の測定値に基づいて、受信したサンプルの１個以上の測定値を修正するステップであって、
前記３次元較正構造が、
１個以上のプログラムされた表面欠陥を含む欠陥標準ウェハであるＤＳＷと、
前記ＤＳＷの上に堆積された平坦化層と、
前記平坦化層の上に堆積されていて２個以上の交互層を含んでいる積層体と、
前記積層体の上に堆積されたキャップ層であって、前記キャップ層の堆積に続いて１個以上の空隙が前記積層体内に形成されているキャップ層と、
前記キャップ層、積層体、又は平坦化層のうち少なくとも１個にパターニング及びエッチングされた１個以上の正孔とを含む、ステップと、
特徴評価ツールからサンプルの１個以上の測定値を受信するステップと、
受信した３次元較正構造の１個以上の測定値に基づいて、受信したサンプルの１個以上の測定値を修正するステップと、
を含むことを特徴とする方法。
【請求項２０】
前記キャップ層、積層体、又は平坦化層のうち少なくとも１個がパターニング及びエッチングされて１個以上の正孔が形成される、
ことを特徴とする請求項１９に記載の方法。
【請求項２１】
前記積層体がパターニング及びエッチングされて１個以上の空隙が形成される、
ことを特徴とする請求項１９に記載の方法。
【請求項２２】
前記１個以上の空隙が、前記１個以上の正孔の向きに対してほぼ垂直な方向にパターニングされて前記積層体の内部までエッチングされることにより形成されている、
ことを特徴とする請求項２１に記載の方法。
【請求項２３】
前記３次元較正構造の１個以上の測定値が特徴評価ツールにより取得され、
前記サンプルの１個以上の測定値が前記特徴評価ツールにより取得される、
ことを特徴とする請求項１９に記載の方法。
【請求項２４】
前記特徴評価ツールを介して前記３次元較正構造内のプログラムされた欠陥を撮像するステップをさらに含む、
ことを特徴とする請求項２３に記載の方法。
【請求項２５】
基準点生成ツールを介して、１個以上の基準点をパターン内の３次元較正構造の上に堆積するステップをさらに含む、
ことを特徴とする請求項２４に記載の方法。
【請求項２６】
前記１個以上の基準点に対する１個以上の反応を測定するステップをさらに含む、
ことを特徴とする請求項２５に記載の方法。
【請求項２７】
前記基準点に関して前記測定された１個以上の反応に対する、１個以上の軸に沿った１個以上の方向におけるオフセット誤差を決定するステップをさらに含む、
ことを特徴とする請求項２６に記載の方法。
【請求項２８】
集束イオンビームツールを介して、前記プログラムされた欠陥の位置に対応する既知の深さまで切削するステップをさらに含む、
ことを特徴とする請求項２７に記載の方法。
【請求項２９】
前記３次元較正構造の断面画像を介して、前記プログラムされた欠陥の実際の位置を決定するステップをさらに含む、
ことを特徴とする請求項２８に記載の方法。
【請求項３０】
前記１個以上の測定された反応と、前記決定された実際の位置との間における、１個以上の軸に沿った１個以上の方向におけるオフセット誤差を決定するステップさらに含む、
ことを特徴とする請求項２９に記載の方法。
【請求項３１】
３次元半導体素子の埋没欠陥を測定するための３次元較正構造であって、
１個以上のプログラムされた表面欠陥を含む欠陥標準ウェハであるＤＳＷと、
前記ＤＳＷの上に堆積された平坦化層と、
前記平坦化層の上に堆積された積層体と、
前記積層体の上に堆積されたキャップ層であって、前記キャップ層の堆積に続いて１個以上の空隙が前記積層体内に形成されているキャップ層と、
前記キャップ層、積層体、又は平坦化層のうち少なくとも１個にパターニング及びエッチングされた１個以上の正孔と、
を含むことを特徴とする３次元較正構造。
【請求項３２】
前記キャップ層、積層体、又は平坦化層のうち少なくとも１個がパターニング及びエッチングされて１個以上の正孔が形成される、
ことを特徴とする請求項３１に記載の３次元較正構造。
【請求項３３】
前記積層体がパターニング及びエッチングされて１個以上の空隙が形成される、
ことを特徴とする請求項３１に記載の３次元較正構造。
【請求項３４】
前記１個以上の空隙が、前記１個以上の正孔の向きに対してほぼ垂直な方向にパターニングされて前記積層体の内部までエッチングされることにより形成されている、
ことを特徴とする請求項３３に記載の３次元較正構造。
【請求項３５】
前記１個以上のプログラムされた表面欠陥が、前記１個以上のプログラムされた表面欠陥間において選択された周期性を含んでいる、
ことを特徴とする請求項３１に記載の３次元較正構造。
【請求項３６】
前記１個以上の正孔が、前記１個以上のプログラムされた表面欠陥間において選択された周期性とは異なる、１個以上の正孔間において選択された周期性を含む、
ことを特徴とする請求項３５に記載の３次元較正構造。
【請求項３７】
前記１個以上の正孔が、前記１個以上のプログラムされた表面欠陥の間において選択された周期性とほぼ同じ選択された周期性を前記１個以上の正孔の間に含む、
ことを特徴とする請求項３５に記載の３次元較正構造。
【請求項３８】
前記積層体内の２個以上の交互層がほぼ同じ厚さである、
ことを特徴とする請求項３１に記載の３次元較正構造。
【請求項３９】
前記積層体内の２個以上の交互層のうち少なくとも１個が、前記積層体の２個以上の交互層の残りのものとは異なる厚さである、
ことを特徴とする請求項３１に記載の３次元較正構造。
【請求項４０】
前記キャップ層の厚さが前記積層体の２個以上の交互層の厚さより大きい、
ことを特徴とする請求項３１に記載の３次元較正構造。
【請求項４１】
前記平坦化層とキャップ層が同一の材料から加工されている、
ことを特徴とする請求項３１に記載の３次元較正構造。
【請求項４２】
前記積層体内の２個以上の交互層が、第１の材料から加工された少なくとも第１層及び第２の材料から加工された少なくとも第２の層を含んでいる、
ことを特徴とする請求項４１に記載の３次元較正構造。
【請求項４３】
前記平坦化層、キャップ層、及び前記積層体内の２個以上の交互層の少なくとも第１層が前記第１の材料から加工されている、
ことを特徴とする請求項４２に記載の３次元較正構造。
【請求項４４】
前記平坦化層、キャップ層、及び前記積層体内の２個以上の交互層の少なくとも第２層が第２の材料から加工されている、
ことを特徴とする請求項４２に記載の３次元較正構造。
【請求項４５】
１個以上のプログラムされた表面欠陥を含んでいる欠陥標準ウェハであるＤＳＷの上に１個以上の層を堆積すべく構成された１個以上の堆積ツールと、
前記ウェハの上に堆積された１個以上の層にパターンを施すべく構成された１個以上のパターニングツールと、
前記ウェハの上に堆積された１個以上のパターニングされた層をエッチングすべく構成された１個以上のエッチングツールと、
を含むことを特徴とするシステム。
【請求項４６】
前記１個以上の堆積ツールが、前記表面上に前記１個以上のプログラムされた表面欠陥を含む事前加工された前記ＤＳＷを受容する、
ことを特徴とする請求項４５に記載のシステム。
【請求項４７】
前記１個以上の堆積ツールが未加工ウェハを受容して、前記未加工ウェハの上に材料積層体を堆積する、
ことを特徴とする請求項４５に記載のシステム。
【請求項４８】
前記１個以上のパターニングツール及び１個以上のエッチングツールが、前記１個以上のプログラムされた表面欠陥を形成すべく材料積層体をパターニング及びエッチングする、
ことを特徴とする請求項４７に記載のシステム。
【請求項４９】
前記１個以上の堆積ツールが、前記ＤＳＷの上に平坦化層を堆積する、
ことを特徴とする請求項４５に記載のシステム。
【請求項５０】
前記１個以上の堆積ツールが、前記平坦化層の上に２個以上の交互層を含む積層体を堆積する、
ことを特徴とする請求項４９に記載のシステム。
【請求項５１】
前記１個以上の堆積ツールが、前記積層体の上にキャップ層を堆積する、
ことを特徴とする請求項５０に記載のシステム。
【請求項５２】
前記１個以上のパターニングツール及び前記１個以上のエッチングツールが、１個以上の正孔を形成すべく前記キャップ層、積層体、又は平坦化層のうち少なくとも１個をパターニング及びエッチングする、
ことを特徴とする請求項５１に記載のシステム。
【請求項５３】
前記１個以上のパターニングツール及び前記１個以上のエッチングツールが、１個以上の空隙を形成すべく前記積層体をパターニング及びエッチングする、
ことを特徴とする請求項５２に記載のシステム。
【請求項５４】
１個以上のプログラムされた表面欠陥を含む欠陥標準ウェハであるＤＳＷの上に平坦化層を堆積するステップと、
前記平坦化層の上に、２個以上の交互層を含んでいる積層体を堆積するステップと
前記積層体の上にキャップ層を堆積するステップと、
前記キャップ層、積層体、又は平坦化層のうち少なくとも１個に１個以上の正孔を形成するステップと、
前記積層体内に１個以上の空隙を形成するステップと、
を含むことを特徴とする方法。
【請求項５５】
前記平坦化層を堆積する前に、前記表面上に前記１個以上のプログラムされた表面欠陥を含む事前加工されたＤＳＷを受容するステップとをさらに含む、
ことを特徴とする請求項５４に記載の方法。
【請求項５６】
未加工ウェハを受容するステップと、
前記未加工ウェハの上に材料積層体を堆積するステップと、
をさらに含むことを特徴とする請求項５４に記載の方法。
【請求項５７】
前記平坦化層を堆積する前に、前記材料積層体をパターニング及びエッチングすることにより１個以上のプログラムされた表面欠陥を形成するステップをさらに含む、
ことを特徴とする請求項５６に記載の方法。
【請求項５８】
前記１個以上の正孔を形成するステップがさらに、
前記キャップ層、積層体、又は平坦化層のうち少なくとも１個の内部まで前記１個以上の正孔をパターニング及びエッチングするステップを含む、
ことを特徴とする請求項５４に記載の方法。
【請求項５９】
前記１個以上の空隙を形成するステップがさらに、
前記１個以上の空隙を有する前記積層体をパターニング及びエッチングするステップを含む、
ことを特徴とする請求項５４に記載の方法。
【請求項６０】
前記１個以上の空隙が、前記１個以上の正孔の向きに対してほぼ垂直な方向に前記積層体の内部までパターニング及びエッチングされている、
ことを特徴とする請求項５９に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、Ｐｈｉｌｉｐ  Ｍｅａｓｏｒ及びＲｏｂｅｒｔ  Ｍ．Ｄａｎｅｎを発明者とする２０１７年２月３日出願の米国仮特許出願第６２／４５４，６４５号「ＴＥＳＴ  ＳＴＲＵＣＴＵＲＥＳ  ＡＮＤ  ＭＥＴＨＯＤＳ  ＴＯ  ＭＥＡＳＵＲＥ  ＢＵＲＩＥＤ  ＤＥＦＥＣＴＳ  ＦＯＲ  ＴＨＲＥＥ−ＤＩＭＥＮＳＩＯＮＡＬ  ＳＥＭＩＣＯＮＤＵＣＴＯＲ  ＷＡＦＥＲ  ＩＮＳＰＥＣＴＩＯＮ」と、Ｐｈｉｌｉｐ  Ｍｅａｓｏｒ及びＲｏｂｅｒｔ  Ｍ．Ｄａｎｅｎを発明者とする２０１７年１１月１６日出願の米国仮特許出願第６２／５８７，２９８号「ＴＨＲＥＥ−ＤＩＭＥＮＳＩＯＮＡＬ  ＣＡＬＩＢＲＡＴＩＯＮ  ＳＴＲＵＣＴＵＲＥＳ  ＡＮＤ  ＭＥＴＨＯＤＳ  ＦＯＲ  ＭＥＡＳＵＲＩＮＧ  ＢＵＲＩＥＤ  ＤＥＦＥＣＴＳ  ＯＮ  Ａ  ＴＨＲＥＥ−ＤＩＭＥＮＳＩＯＮＡＬ  ＳＥＭＩＣＯＮＤＵＣＴＯＲ  ＷＡＦＥＲ」とを米国特許法第１１９条（ｅ）の下で優先権主張するものであり、その全文を本明細書に引用している。
【０００２】
本発明は一般に、半導体ウェハの加工及び計測に関し、より具体的には３次元半導体ウェハ上の埋没欠陥を測定するための３次元較正構造及び方法に関する。
【背景技術】
【０００３】
論理及びメモリ素子等の半導体素子の加工は典型的に、多くの半導体の加工及び計測工程を用いて半導体素子を処理して半導体素子の様々な特徴及び複数の層を形成するステップを含んでいる。いくつかの加工工程ではフォトマスク／レチクルを用いてウェハ等の半導体素子上に特徴を印刷する。半導体素子が小型化され、且つ横方向に小型化されつつ縦方向に伸長するにつれて、ウェハ及びフォトマスク／レチクル検査工程の分解能、速度及びスループットを向上させるべく強化された検査及び評価装置並びに手順の開発が必須となる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】米国仮特許出願第６２／４５４，６４５号明細書
【特許文献２】米国仮特許出願第６２／５８７，２９８号明細書
【特許文献３】米国特許第６，４３３，５６１号明細書
【特許文献４】米国特許第７，１３２，６８４号明細書
【特許文献５】米国特許第７，８６３，１０６号明細書
【特許文献６】米国特許第８，６２３，６７３号明細書
【特許文献７】米国特許出願第１５／６８３，００７号明細書
【特許文献８】米国特許出願第１５／４３０，８１７号明細書
【特許文献９】米国特許第９，３１８，３９５号明細書
【特許文献１０】米国特許第５，１７３，４４１号明細書
【非特許文献】
【０００５】
【非特許文献１】Ｗ．Ｃ．Ｏｌｉｖｅｒ  ａｎｄ  Ｇ．Ｍ．Ｐｈａｒｒ“Ａｎ  ｉｍｐｒｏｖｅｄ  ｔｅｃｈｎｉｑｕｅ  ｆｏｒ  ｄｅｔｅｒｍｉｎｉｎｇ  ｈａｒｄｎｅｓｓ  ａｎｄ  ｅｌａｓｔｉｃ  ｕｓｉｎｇ  ｌｏａｄ  ａｎｄ  ｄｉｓｐｌａｃｅｍｅｎｔ  ｓｅｎｓｉｎｇ  ｉｎｄｅｎｔａｔｉｏｎ  ｅｘｐｅｒｉｍｅｎｔｓ”，Ｊ．Ｍａｔｅｒｉａｌｓ  Ｒｅｓｅａｒｃｈ，ｖｏｌ．７，ｎｏ．６，ｐｐ．１５６４−８３，Ｊｕｎｅ，１９９２
【発明の概要】
【発明が解決しようとする課題】
【０００６】
ある種の半導体素子は、データ記憶セルの層が垂直に積層された３Ｄ−ＮＡＮＤ技術を含んでいる。３Ｄ−ＮＡＮＤ半導体素子内の層及び記憶素子の個数が増加するにつれて、被写界深度、球面収差、色収差、コヒーレンス、入射エネルギー、ビーム電流、ｚ段ヒステリシス等を含むがこれらに限定されない光学的検査又は電気的検査変数が影響される結果、特徴評価ツールの較正が必要になる場合がある。
【０００７】
３Ｄ−ＮＡＮＤ半導体素子用の特徴評価ツールを較正する一つの工程は、１個以上のプログラムされた表面欠陥を有する欠陥標準ウェハ（ＤＳＷ）を測定して特徴評価ツールに対してベースライン測定値を提示及び確定するものである。プログラムされた表面欠陥を測定することにより実行される較正は、検出感度を試験及び判定する能力を制約すると共に、３Ｄ−ＮＡＮＤ半導体素子の実装後適格性評価用の特徴評価ツールを制約する。例えば、プログラムされた表面欠陥の測定値を取得することで、較正に際して材料の種類、屈折率、構造寸法、欠陥位置、欠陥構造種別等の、但しこれらに限定されない１個以上のパラメータが未知なままである恐れがある。その結果、特定の位置で埋没欠陥を検査する試験から結論が得られないため、研究開発時間が延びると共に、特徴評価ツールの提示から結論が得られなくなる恐れがある。プログラムされた表面欠陥を測定することにより実行される較正はさらに、次世代特徴評価ツールの設計工程を制約する。
【０００８】
従って、上述の短所を克服する較正構造、及び当該較正構造を利用する対応システム及び方法を提供することが望ましいであろう。
【課題を解決するための手段】
【０００９】
本明細書の１個以上の実施形態によるシステムを開示する。一実施形態において、当該システムはコントローラを含んでいる。別の実施形態において、当該コントローラは、特徴評価ツールから１個以上の測定値を受信すべく構成された１個以上のプロセッサを含んでいる。別の実施形態において、当該コントローラは、プログラム命令の組を保存すべく構成されたメモリを含んでいる。別の実施形態において、当該１個以上のプロセッサは、当該プログラム命令の組を実行すべく構成されている。別の実施形態において、当該プログラム命令の組は、当該１個以上のプロセッサに、３次元較正構造の１個以上の測定値を受信させるべく構成されている。別の実施形態において、当該プログラム命令の組は、当該１個以上のプロセッサに、サンプルの１個以上の測定値を受信させるべく構成されている。別の実施形態において、当該プログラム命令の組は、受信した３次元較正構造の１個以上の測定値に基づいて、当該１個以上のプロセッサに、受信したサンプルの１個以上の測定値を修正させるべく構成されている。
【００１０】
本明細書の１個以上の実施形態によるシステムを開示する。一実施形態において、当該システムは特徴評価ツールを含んでいる。別の実施形態において、当該特徴評価ツールは、３次元較正構造の１個以上の測定値を取得すべく構成されている。別の実施形態において、当該特徴評価ツールは、サンプルの１個以上の測定値を取得すべく構成されている。別の実施形態において、当該システムはコントローラを含んでいる。別の実施形態において、当該コントローラは、特徴評価ツールから１個以上の測定値を受信すべく構成された１個以上のプロセッサを含んでいる。別の実施形態において、当該コントローラは、プログラム命令の組を保存すべく構成されたメモリを含んでいる。別の実施形態において、当該１個以上のプロセッサは、当該プログラム命令の組を実行すべく構成されている。別の実施形態において、当該プログラム命令の組は、当該１個以上のプロセッサに、３次元較正構造の１個以上の測定値を受信させるべく構成されている。別の実施形態において、当該プログラム命令の組は、当該１個以上のプロセッサに、サンプルの１個以上の測定値を受信させるべく構成されている。別の実施形態において、当該プログラム命令の組は、受信した３次元較正構造の１個以上の測定値に基づいて、当該１個以上のプロセッサに、受信したサンプルの１個以上の測定値を修正させるべく構成されている。
【００１１】
本明細書の１個以上の実施形態による方法を開示する。一実施形態において、当該方法は、特徴評価ツールから３次元較正構造の１個以上の測定値を受信するステップを含んでいてよいがこれらに限定されない。別の実施形態において、当該３次元較正構造は、１個以上のプログラムされた表面欠陥を含む欠陥標準ウェハ（ＤＳＷ）を含んでいる。別の実施形態において、当該３次元較正構造は、ＤＳＷの上に堆積された平坦化層を含んでいる。別の実施形態において、当該３次元較正構造は、当該平坦化層の上に堆積された積層体を含んでいる。別の実施形態において、当該積層体は２個以上の交互層を含んでいる。別の実施形態において、当該３次元較正構造は、当該積層体の上に堆積されたキャップ層を含んでいる。別の実施形態において、当該キャップ層の堆積に続いて１個以上の空隙が当該積層体内に形成されている。別の実施形態において、当該３次元較正構造は、当該キャップ層、積層体、又は平坦化層のうち少なくとも１個にパターニング及びエッチングされた１個以上の正孔を含んでいる。別の実施形態において、当該方法は、特徴評価ツールからサンプルの１個以上の測定値を受信するステップを含んでいてよいがこれらに限定されない。別の実施形態において、当該方法は、受信した３次元較正構造の１個以上の測定値に基づいて、受信したサンプルの１個以上の測定値を修正するステップを含んでいてよいがこれらに限定されない。
【００１２】
本明細書の１個以上の実施形態に従い、３次元半導体素子の埋没欠陥を測定するための３次元較正構造を開示する。一実施形態において、当該３次元較正構造は、１個以上のプログラムされた表面欠陥を含む欠陥標準ウェハ（ＤＳＷ）を含んでいる。別の実施形態において、当該３次元較正構造は、ＤＳＷの上に堆積された平坦化層を含んでいる。別の実施形態において、当該３次元較正構造は、当該平坦化層の上に堆積された積層体を含んでいる。別の実施形態において、当該積層体は２個以上の交互層を含んでいる。別の実施形態において、当該３次元較正構造は、当該積層体の上に堆積されたキャップ層を含んでいる。別の実施形態において、キャップ層の堆積に続いて１個以上の空隙が当該積層体内に形成されている。別の実施形態において、当該３次元較正構造は、当該キャップ層、積層体、又は平坦化層のうち少なくとも１個にパターニング及びエッチングされた１個以上の正孔を含んでいる。
【００１３】
本明細書の１個以上の実施形態によるシステムを開示する。一実施形態において、当該システムは、欠陥標準ウェハ（ＤＳＷ）の上に１個以上の層を堆積すべく構成された１個以上の堆積ツールを含んでいる。別の実施形態において、当該ＤＳＷは１個以上のプログラムされた表面欠陥を含んでいる。別の実施形態において、当該システムは、ウェハの上に堆積された１個以上の層にパターンを施すべく構成された１個以上のパターニングツールを含んでいる。別の実施形態において、当該システムは、ウェハの上に堆積された１個以上のパターニングされた層をエッチングすべく構成された１個以上のエッチングツールを含んでいる。
【００１４】
本明細書の１個以上の実施形態による方法を開示する。一実施形態において、当該方法は、１個以上のプログラムされた表面欠陥を含む欠陥標準ウェハ（ＤＳＷ）の上に平坦化層を堆積するステップを含んでいてよいがこれらに限定されない。別の実施形態において、当該方法は、平坦化層の上に積層体を堆積するステップを含んでいてよいがこれらに限定されない。別の実施形態において、当該積層体は２個以上の交互層を含んでいる。別の実施形態において、当該方法は、積層体の上にキャップ層を堆積するステップを含んでいてよいがこれらに限定されない。別の実施形態において、当該方法は、当該キャップ層、積層体、又は平坦化層のうち少なくとも１個に１個以上の正孔を形成するステップを含んでいてよいがこれらに限定されない。別の実施形態において、当該方法は、積層体内に１個以上の空隙を形成するステップを含んでいてよいがこれらに限定されない。
【００１５】
当業者においては、添付の図面を参照することにより本明細書の多くの利点に対する理解が深まろう。
【図面の簡単な説明】
【００１６】
【図１Ａ】本明細書の１個以上の実施形態による、１個以上のプログラムされた表面欠陥を含む欠陥標準ウェハ（ＤＳＷ）の概略上面図である。
【図１Ｂ】本明細書の１個以上の実施形態による、１個以上のプログラムされた表面欠陥を含むＤＳＷの概略断面図である。
【図１Ｃ】本明細書の１個以上の実施形態による、１個以上の埋没欠陥を含むＤＳＷの概略上面図である。
【図１Ｄ】本明細書の１個以上の実施形態による、１個以上の埋没欠陥を含むＤＳＷの概略断面図である。
【図２Ａ】本明細書の１個以上の実施形態による、３次元半導体素子の埋没欠陥を測定するための３次元較正構造の概略断面図である。
【図２Ｂ】本明細書の１個以上の実施形態による、３次元半導体素子の埋没欠陥を測定するための３次元較正構造の概略断面図である。
【図２Ｃ】本明細書の１個以上の実施形態による、３次元半導体素子の埋没欠陥を測定するための３次元較正構造の概略断面図である。
【図３】本明細書の１個以上の実施形態による、ＤＳＷを加工する膜／コーティング堆積工程を示す工程フロー図である。
【図４】本明細書の１個以上の実施形態による、ＤＳＷを加工する膜／コーティング堆積工程の概念図の組である。
【図５】本明細書の１個以上の実施形態による、３次元半導体素子の埋没欠陥を測定するための３次元較正構造を加工する膜／コーティング堆積工程を示す工程フロー図である。
【図６Ａ】本明細書の１個以上の実施形態による、３次元半導体素子の埋没欠陥を測定するための３次元較正構造を加工する膜／コーティング堆積工程の概念図の組である。
【図６Ｂ】本明細書の１個以上の実施形態による、３次元半導体素子の埋没欠陥を測定するための３次元較正構造を加工する膜／コーティング堆積工程の概念図の組である。
【図７】本明細書の１個以上の実施形態による、３次元半導体素子の埋没欠陥を測定するための３次元較正構造を加工するシステムを示す。
【図８】本明細書の１個以上の実施形態による、３次元半導体素子の埋没欠陥を測定するための３次元較正構造を含む特徴評価ツールを示す。
【図９Ａ】本明細書の１個以上の実施形態による、特徴評価ツールを介して捕捉された３次元半導体素子の表面平面における欠陥を示す。
【図９Ｂ】本明細書の１個以上の実施形態による、特徴評価ツールを介して捕捉された３次元半導体素子の埋没平面における欠陥を示す。
【図９Ｃ】本明細書の１個以上の実施形態による、走査電子顕微鏡（ＳＥＭ）ツールを介して捕捉された３次元半導体素子の表面平面における欠陥を示す。
【図９Ｄ】本明細書の１個以上の実施形態による、走査電子顕微鏡（ＳＥＭ）ツールを介して捕捉された３次元半導体素子の表面平面における欠陥を示す。
【図１０】本明細書の１個以上の実施形態による、複数のツールを介して３次元較正構造の欠陥を撮像する精度を決定する工程を示す工程フロー図である。
【図１１Ａ】本明細書の１個以上の実施形態による、複数のツールを介して３次元較正構造の欠陥を撮像する精度を決定する工程の概念図の組である。
【図１１Ｂ】本明細書の１個以上の実施形態による、３次元較正構造の欠陥を撮像する精度を決定すべく使用可能な複数のツールを含むシステムを示す。
【図１２】本明細書の１個以上の実施形態による、３次元半導体素子の埋没欠陥を測定するための３次元較正構造を含むツールの最大波長信号の組のシミュレーションされた焦点オフセットのグラフを示す。
【図１３】本明細書の１個以上の実施形態による、検査特徴評価ツール用の焦点誤差オフセットを選択された開口と比較したグラフを示す。
【図１４】本明細書の１個以上の実施形態による、３次元較正構造測定値の組に基づいて、サンプル測定値の組を較正する工程を記述する工程フロー図を示す。
【発明を実施するための形態】
【００１７】
添付図面に示す開示内容について以下に詳述する。
【００１８】
図１Ａ〜１４を全般的に参照しながら、本明細書の１個以上の実施形態による、３次元半導体ウェハ上の埋没欠陥を測定するための３次元較正構造及び方法について記述する。
【００１９】
本明細書の実施形態は、３次元半導体素子（例：３Ｄ−ＮＡＮＤ半導体素子）の埋没欠陥を検出又は特徴評価するためのベースラインを較正、提示、及び／又は確定すべくプログラムされた埋没欠陥を含む３次元欠陥標準ウェハ（ＤＳＷ）較正構造を目的とする。本明細書の実施形態はまた、３次元半導体素子の埋没欠陥を検出又は特徴評価するためのベースラインを較正、提示、及び／又は確定すべくプログラムされた埋没欠陥を含む３次元ＤＳＷ較正構造を加工する方法を目的とする。本明細書の実施形態はまた、３次元半導体素子の埋没欠陥を検出又は特徴評価するためのベースラインを較正、提示、及び／又は確定すべくプログラムされた埋没欠陥を含む３次元ＤＳＷ較正構造を加工するシステムを目的とする。
【００２０】
本明細書の実施形態はまた、３次元半導体素子の埋没欠陥を検出又は検査するためのベースラインを較正、提示、及び／又は確定すべくプログラムされた埋没欠陥を含む３次元ＤＳＷ較正構造により特徴評価ツールを較正する方法を目的とする。本明細書の実施形態はまた、３次元半導体素子の埋没欠陥を検出又は検査するためのベースラインを較正、提示、及び／又は確定すべくプログラムされた埋没欠陥を含む３次元ＤＳＷ較正構造により特徴評価ツールを較正するシステムを目的とする。
【００２１】
＜実施例＞
図１Ａ、１Ｂに、本明細書の１個以上の実施形態による、プログラムされた表面欠陥を有する欠陥標準ウェハ（ＤＳＷ）１００を全般的に示す。図１ＡがＤＳＷ１００の上面図を示しているのに対し、図１Ｂは図１Ａに示す破線で切ったＤＳＷ１００の断面図を示すことを注記しておく。
【００２２】
一実施形態において、ＤＳＷ１００はウェハ１０２を含んでいる。ウェハ１０２の上に多数の異なる種類の素子を形成することができ、本明細書で用いるウェハという用語は、当分野で公知の任意の種類の素子が加工されるウェハを含むものとする。
【００２３】
別の実施形態において、１個以上の多角形１０４がウェハ１０２の表面上に配置されている。別の実施形態において、１個以上の多角形１０４は１個以上のプログラムされた表面欠陥１０６を含んでいる。例えば、プログラムされた欠陥１０６は断線欠陥としてプログラムされていてよい。半導体素子特徴評価ツールの物理的な又はシステム的制約の特定の試験を実行するプログラムされた表面欠陥を有する半導体素子は、２００２年８月１３日出願の米国特許第６，４３３，５６１号、２００６年１１月７日出願の米国特許第７，１３２，６８４号、２０１１年１月４日出願の米国特許第７，８６３，１０６号、及び２０１４年１月７日出願の米国特許第８，６２３，６７３号に全般的に記述されており、その全文を本明細書に引用している。
【００２４】
１個以上プログラムされた表面欠陥１０６は、当分野で公知の任意の半導体素子欠陥を含んでいてよい。例えば、１個以上プログラムされた表面欠陥１０６は、加工工程の結果として追加又は除去された材料を含んでいてよいがこれらに限定されない。例えば、１個以上プログラムされた表面欠陥１０６は、１個以上の断線欠陥、１個以上の凸部欠陥、１個以上の架橋欠陥、又は１個以上の細線欠陥を含んでいてよいがこれらに限定されない。別の実施形態として、１個以上プログラムされた表面欠陥１０６は、１個以上の空洞、１個以上の短絡、１個以上の粒子、１個以上の残渣、残滓、又は半導体産業で公知の他の任意の欠陥を含んでいてよいがこれらに限定されない。
【００２５】
１個以上プログラムされた表面欠陥１０６は、ウェハ１０２の表面上に任意の配列に設定されていてよい。例えば、１個以上プログラムされた表面欠陥１０６は、ライン間隔配列、反復構造配列、正孔配列等を含むがこれらに限定されない、等間隔配列に設定されていてよい。この点で、１個以上プログラムされた表面欠陥１０６は、選択された周期性を含んで（例：ほぼ同じ間隔を置いて）いてよい。しかし、１個以上プログラムされた表面欠陥１０６が不定間隔を置かれた配列に設定されていてよいことを注記しておく。また、１個以上プログラムされた表面欠陥１０６が、配列ではない一定の又は不規則に間隔を置いたパターンに設定されていてもよいことを注記しておく。従って、上の記述は本明細書の範囲を限定するものではなく、単に説明目的に過ぎないと解釈されたい。
【００２６】
ウェハ１０２及び／又は１個以上プログラムされた表面欠陥１０６は、半導体加工の分野で公知の任意の材料から加工されていてよい。例えば、材料は、空気、二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）、窒化チタン（ＴｉＮ）、ゲルマニウム（Ｇｅ）、タングステン（Ｗ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、ルテニウム（Ｒｕ）、アルミニウム（Ａｌ）、酸化アルミニウム（Ａｌ２Ｏ３）、単結晶シリコン（Ｓｉ）、ヒ化ガリウム（ＧａＡｓ）、リン化インジウム（ＩｎＰ）、アモルファスＳｉ材料、ポリＳｉ材料、又は半導体産業で用いられる他の任意の材料を含んでいてよいがこれらに限定されない。別の実施形態として、１個以上のプログラムされた表面欠陥１０６は真空であってよい。
【００２７】
図１Ｃ、１Ｄに、本明細書の１個以上の実施形態によるＤＳＷ１００を全般的に示す。図１ＣがＤＳＷ１００の上面図を示しているのに対し、図１ＤがＤＳＷ１００の断面図を図１Ｃの破線で示すことを注記しておく。
【００２８】
一実施形態において、ＤＳＷ１００は、１個以上のプログラムされた表面欠陥１０６の上に堆積された平坦化層１０８を含んでいる。例えば、平坦化層１０８はＳｉＯ２材料から加工されていてよいがこれらに限定されない。別の実施形態において、平坦化層１０８は、化学機械研磨（ＣＭＰ）を含むがこれらに限定されない工程を介して平坦化される。別の実施形態において、平坦化層１０８の上面は、１個以上のプログラムされた表面欠陥１０６の徴候を示していない。別の実施形態において、１個以上のプログラムされた表面欠陥１０６を平坦化層１０８の下に埋めることにより、較正構造の基礎を設けて、当該較正構造を３次元半導体素子特徴評価ツール（例：光学検査ツール又は電気検査ツール）の較正に利用することができる。
【００２９】
図２Ａ〜２Ｃに、本明細書の１個以上の実施形態による、３次元半導体素子の埋没欠陥を測定するための較正構造２００を全般的に示す。
【００３０】
一実施形態において、較正構造２００はＤＳＷ１００を含んでいる。例えば、ＤＳＷ１００は、ウェハ１０２、１個以上の多角形１０４、１個以上のプログラムされた表面欠陥１０６、及び平坦化層１０８を含んでいてよい。
【００３１】
別の実施形態において、較正構造２００は積層体２０２を含んでいる。別の実施形態において、積層体２０２は、較正構造２００が１個以上の埋没プログラムされた表面欠陥１０６を含むように、ＤＳＷ１００の上に堆積された１個以上の層（例：１個以上の層２０４及び／又は１個以上の層２０６）を含んでいる。例えば、１個以上の交互層は、レジスト、セラミック材料、誘電材料、導電材料、及び／又は半導材料を含んでいてよいがこれらに限定されない。別の例として、積層体２０２を形成する１個以上の層２０４及び／又は１個以上の層２０６は１回以上繰り返し積層されていてよい。例えば、１個以上の層２０４及び／又は１個以上の層２０６は交互又は非交互的であってよい。また、１個以上の層２０４及び／又は１個以上の層２０６は、ほぼ同じ、又は異なる材料から加工されていてよい。このような多くの異なる種類の層は当分野で公知であって、本明細書で用いる用語ウェハは、そのような全ての種類の層２０４、２０６を形成できるウェハ１０２を含むものとする。
【００３２】
材料のこのような層の形成及び処理の結果、最終的に較正構造２００を完成させることができる。例えば、較正構造２００は、ＳｉＯ２平坦化層１０８の下に埋められた１個以上のプログラムされた表面欠陥１０６、及び酸化ハフニウム（ＨｆＯ２）層２０４とＳｉＯ２層２０６を交互に積層させた積層体２０２を含んでいてよい。例えば、積層体２０２は、５４回交互に積層されたＨｆＯ２層２０４とＳｉＯ２層２０６を含んでいてよい。別の例として、較正構造２００は、Ｓｉ平坦化層１０８の下に埋められた１個以上のプログラムされた表面欠陥１０６、及びＳｉＮ層２０４とＳｉ層２０６を交互に積層させた積層体２０２を含んでいてよい。例えば、積層体２０２は７２回交互に積層されたＳｉ層２０４及びＳｉＮ層２０６を含んでいてよい。
【００３３】
別の実施形態において、キャップ層２０８が積層体２０２の上に配置されている。キャップ層２０８は、半導体加工の分野で公知の任意の材料から加工されていてよい。例えば、材料はＳｉ層又はＳｉＯ２層を含んでいてよいがこれらに限定されない。別の実施形態において、１個以上の正孔２１０がパターニングされてキャップ層２０８及び積層体２０２を貫通してエッチングされる。例えば、１個以上の正孔２１０は、１個以上のプログラムされた表面欠陥１０６とほぼ整列していて（例えば、ほぼ同じ周期性を含んでいて）よい。別の例として、１個以上の正孔２１０は、１個以上のプログラムされた表面欠陥１０６とほぼ整列していなくても（例えば、異なる周期性を含んでいて）よい。
【００３４】
別の実施形態において、較正構造２００は、１個以上の正孔２１０にほぼ垂直な方向に１個以上の空隙２１２を含んでいる。例えば、１個以上の空隙２１２は、積層体２０２から材料を除去するエッチング処理を介して形成されていてよい。例えば、１個以上の空隙２１２は、少なくとも一部の１個以上の層２０４（例えばＨｆＯ２層２０４又はＳｉＮ層２０４）を除去することにより生成することができる。
【００３５】
平坦化層１０８の厚さは、半導体素子産業（例：３Ｄ−ＮＡＮＤ半導体産業）で用いられる任意の厚さであってよい。また、１個以上の層２０４及び／又は１個以上の層２０６の厚さは、積層体２０２の厚さが半導体素子産業（例：３Ｄ−ＮＡＮＤ半導体産業）で用いられる任意の全厚であるように、半導体素子産業（例：３Ｄ−ＮＡＮＤ半導体産業）で用いられる任意の厚さであってよい。例えば、１個以上の層２０４及び／又は１個以上の層２０６の厚さは、１０〜５０ｎｍであっても、又は代替的に半導体素子産業（例：３Ｄ−ＮＡＮＤ半導体産業）で用いられる任意の層厚であってもよい。１個以上の層２０４及び／又は１個以上の層２０６は、半導体素子産業（例：３Ｄ−ＮＡＮＤ半導体産業）で用いられる任意の堆積材料から加工されていてよい。例えば、層１０８、２０４、２０６は、ＳｉＯ２、ＳｉＮ、ポリＳｉ、ＨｆＯ２、ＺｒＯ２、ＴｉＯ２、ＡｌＯ２、Ｗ、Ｎｉ、又は半導体素子産業（例：３Ｄ−ＮＡＮＤ半導体産業）で用いられる任意の材料を含むがこれらに限定されない材料から加工されていてよい。
【００３６】
平坦化層１０８、積層体２０２の１個以上の層２０４及び／又は１個以上の層２０６、及び／又はキャップ層２０８のうち任意のものが薄膜層又は厚膜層（例：薄膜平坦化層１０８、厚膜平坦化層１０８等）であってよいことを注記しておく。
【００３７】
平坦化層１０８及び積層体２０２の１個以上の層２０４及び／又は１個以上の層２０６を加工用材料の選択は、検査工程中に埋没欠陥が視認できることを保証すべく選択されてよいことも併せて注記しておく。例えば、層材料は、特定の吸収又は非吸収パラメータに応じて選択されてよい。別の例として、層材料は、特定の範囲の波長伝送及び／又は反射に応じて選択されてよい。
【００３８】
積層体２０２を形成する１個以上の層２０４及び／又は１個以上の層２０６の配置により、較正構造２００が、半導体産業で現在公知の３Ｄ−ＮＡＮＤ半導体素子とほぼ同じ構造になる場合があることも併せて注記しておく。
【００３９】
本明細書の実施形態は平坦化層１０８、同一の材料から加工された積層体２０２の１個以上の層２０４及び／又は１個以上の層２０６、及び／又はキャップ層２０８のうち２個以上を対象としているが、平坦化層１０８、積層体２０２の１個以上の層２０４及び／又は１個以上の層２０６、及び／又はキャップ層２０８が各々半導体素子産業（例：３Ｄ−ＮＡＮＤ半導体産業）で公知の異なる材料から加工されていてよいことを注記しておく。従って、上の記述は本明細書の範囲を限定するものではなく、単に説明目的に過ぎないと解釈されたい。
【００４０】
図３に、本明細書の１個以上の実施形態による、ＤＳＷ１００のウェハ１０２の上に１個以上のプログラムされた表面欠陥１０６を加工するための膜／コーティング堆積方法３００を記述する工程フロー図を示す。図４に、本明細書の１個以上の実施形態による、方法３００を介して１個以上のプログラムされた表面欠陥１０６の加工の概念図の組を示す。
【００４１】
ステップ３０２において、図４のビュー４００に示すように、ウェハ１０２の上に第１の膜４０２を堆積する。一実施形態において、ウェハ１０２はＳｉウェハである。別の実施形態において、第１の膜４０２はＳｉＯ２膜である。例えば、ＳｉＯ２膜は熱又は高温酸化（ＨＴＯ）処理を介して成長することができる。別の例として、ＳｉＯ２膜の厚さは５０〜５００Åの範囲にあってよい。例えば、ＳｉＯ２膜の厚さは１００Åであってよい。
【００４２】
ステップ３０４において、図４のビュー４１０に示すように、第１の膜４０２の上に第２の膜４１２を堆積する。一実施形態において、第２の膜４１２は、酸窒化シリコン（ＳｉＯＮ）膜である。例えば、ＳｉＯＮ膜は、プラズマ強化化学蒸着（ＰＥＣＶＤ）又は低圧化学蒸着（ＬＰＣＶＤ）を介して成長させることができる。別の例として、ＳｉＯＮ膜の厚さは５０〜５００Åの範囲にあってよい。例えば、ＳｉＯＮ膜の厚さは３００Åであってよい。別の例として、第２の膜４１２は、反射防止（ＡＲ）膜を含んでいてよい。例えば、第２の膜４１２は、厚さ２４８ｎｍのＡＲ膜を含んでいてよい。また、第２の膜４１２は、底部反射防止コーティング（ＢＡＲＣ）膜を含んでいてよい。
【００４３】
ステップ３０６において、図４のビュー４２０に示すように、第２の膜４１２の上に第３の膜４２２を堆積する。一実施形態において、第３の膜４２２はＳｉＯ２膜である。例えば、ＳｉＯ２膜は、液体テトラエトキシシラン（ＴＥＯＳ）処理によりＰＥＣＶＤを介して成長させることができる。別の例として、ＳｉＯ２膜の厚さは５０〜５００Åの範囲にあってよい。例えば、ＳｉＯ２膜の厚さは１００Åであってよい。
【００４４】
ステップ３０８において、図４のビュー４３０に示すように、第３の膜４２２の上にレジスト４３２をスピンコートする。一実施形態において、レジスト４３２は高解像度ポジレジストである。別の実施形態において、第１の膜４０２、第２の膜４１２、第３の膜４２２、及びレジスト４３２は材料積層体４３４を形成する。
【００４５】
ステップ３１０において、図４のビュー４４０に示すように、レジスト４３２を露光及び現像する。一実施形態において、レジスト４３２は、１個以上の正孔４４２を生じるように露光及び現像され、１個以上の正孔４４２がレジスト４３２を貫通して第３の層４２２まで延びる。
【００４６】
ステップ３１２において、図４のビュー４５０に示すように、パターニングされた第１の膜４０２、第２の膜４１２、及び第３の膜４２２から材料をエッチングする。一実施形態において、第１の膜４０２、第２の膜４１２、及び第３の膜４２２をパターニングして、レジスト４３２の露光及び現像された位置でエッチングする。別の実施形態において、第１の膜４０２、第２の膜４１２、及び第３の膜４２２をパターニングして、ウェハ１０２の表面までエッチングする。
【００４７】
ステップ３１４において、図４のビュー４６０に示すように、レジスト４３２を除去して１個以上のプログラムされた表面欠陥１０６を形成する。一実施形態において、第１の膜４０２、第２の膜４１２、及び第３の膜４２２からレジスト４３２を除去した後で残った構造がＤＳＷ１００の１個以上の多角形１０４を形成する。
【００４８】
ステップ３０８、３１０がＤＳＷ１００をパターニングする工程であると考えてよいことを注記しておく。ステップ３０８、３１０、３１２、及び３１４がＤＳＷ１００をパターニングする工程であると考えてよいことも併せて注記しておく。従って、上の記述は本明細書の範囲を限定するものではなく、単に説明目的に過ぎないと解釈されたい。
【００４９】
本明細書の実施形態は、方法３００を介して１個以上のプログラムされた表面欠陥１０６をウェハ１０２の上に形成するものであるが、半導体産業において公知の任意の堆積又は加工工程を介して１個以上のプログラムされた表面欠陥１０６をウェハ１０２の上に形成できることを注記しておく。従って、上の記述は本明細書の範囲を限定するものではなく、単に説明目的に過ぎないと解釈されたい。
【００５０】
方法３００が上述のステップに限定されないことを注記しておく。例えば、方法３００は代替的に、より多くの、又はより少ないステップを含んでいてよい。別の例として、方法３００は上述以外の順序でステップを実行してもよい。従って、上の記述は本明細書の範囲を限定するものではなく、単に説明目的に過ぎないと解釈されたい。
【００５１】
図５に、本明細書の１個以上の実施形態による、３次元半導体素子の埋没欠陥を測定するための較正構造２００を加工する膜／コーティング堆積方法５００を記述する工程フロー図を示す。図６Ａ、６Ｂは、本明細書の１個以上の実施形態による、方法５００を介した較正構造２００の形成の概念図を示す。
【００５２】
ステップ５０２において、図６Ａのビュー６００に示すように、ウェハ１０２の上に材料積層体４３４を堆積する。ステップ５０４において、図６Ａのビュー６１０に示すように、材料積層体４３４から１個以上のプログラムされた表面欠陥１０６を形成する。例えば、材料積層体４３４をパターニング及び／又はエッチングして１個以上のプログラムされた表面欠陥１０６を形成することができる。ステップ５０２、５０４が上述の方法３００のいくつか又は全てのステップに対応していてよいことを注記しておく。
【００５３】
ステップ５０６において、図６Ａのビュー６２０に示すように、ウェハ１０２及び１個以上のプログラムされた表面欠陥１０６の上に第１の材料の層１０８を堆積し、その後平坦化する。平坦化層１０８は、半導体加工の分野で公知の任意の材料から加工されていてよい。例えば、平坦化層１０８はＳｉＯ２層であってよいがこれらに限定されない。平坦化工程は、半導体加工の分野で公知の任意の平坦化工程であってよい。例えば、平坦化工程は、スピンオングラス（ＳＯＧ）堆積、化学機械研磨（ＣＭＰ）等を含んでいてよいがこれらに限定されない。しかし、層１０８を平坦化する必要がないことを注記しておく。従って、上の記述は本明細書の範囲を限定するものではなく、単に説明目的に過ぎないと解釈されたい。
【００５４】
ステップ５０８において、図６Ａのビュー６３０に示すように、平坦化層１０８の上に１個以上の層２０４及び／又は１個以上の層２０６を堆積して積層体２０２を形成する。一実施形態において、１個以上の層２０４及び／又は１個以上の層２０６は、交互層である。しかし、１個以上の層２０４及び／又は１個以上の層２０６を交互に積層させることにより積層体２０２を完全に構築しなくてもよいことを注記しておく。例えば、積層体２０２は、堆積される間、１個以上の層２０４及び／又は１個以上の層２０６を反復的に積層するステップを含んでいてよく、反復層は別々に堆積される。１個以上の層２０４及び／又は１個以上の層２０６は半導体加工の分野で公知の任意の材料から加工されていてよい。例えば、１個以上の層２０６は１個以上の層２０４とは異なる材料から加工されていてよい。別の例として、１個以上の層２０６は平坦化層１０８と同一の材料から加工されていてよい。しかし、１個以上の層２０６の材料と１個以上の層２０４の材料が同一の材料であってよいことを注記しておく。積層体２０２は、厚さがほぼ同じ、又は厚さが異なる１個以上の層２０４及び１個以上の層２０６から構築されていてよい。例えば、積層体２０２の単一層は、積層体２０２内の交互に積層された誘電体−金属−誘電体層の副積層体と同等の厚さを有していてよい。
【００５５】
ステップ５１０において、図６Ｂのビュー６４０に示すように、積層体２０２の上にキャップ層２０８を堆積する。一実施形態において、積層体２０２は、平坦化層１０８とキャップ層２０８に挟まれた交互層２０４、２０６を含んでいる。例えば、キャップ層２０８は平坦化層１０８と同一の材料から加工されていてよい。例えば、キャップ層２０８及び平坦化層１０８はＳｉＯ２から加工されていてよい。別の実施形態において、キャップ層２０８は選択された厚さを有していてよい。例えば、キャップ層２０８の選択された厚さは、１〜１０μｍの範囲にあってよい。キャップ層２０８が、積層体２０２を形成する層２０４、２０６のいずれよりも厚くてよいことを注記しておく。
【００５６】
ステップ５１２において、図６Ｂのビュー６５０に示すように、材料をエッチングして１個以上の正孔２１０を形成する。一実施形態において、１個以上の正孔２１０は、１個以上の正孔、１個以上のパターニング構造、及び／又はライン配列を含んでいる。１個以上の正孔２１０は、半導体産業で現在公知の３Ｄ−ＮＡＮＤ半導体素子で用いるものとほぼ同じ寸法で形成されていてよい。例えば、１個以上の正孔２１０の直径は５０〜２５０ｎｍの範囲にあってよい。別の例として、１個以上の正孔２１０の奥行は１〜１０μｍの範囲にあってよい。
【００５７】
別の実施形態において、１個以上の正孔２１０は、較正構造２００の積層体２０２及び／又はキャップ層２０８の少なくとも一方の上にパターニングされる。別の実施形態において、１個以上の正孔２１０は、較正構造２００の積層体２０２及び／又はキャップ層２０８の少なくとも一方の内部までエッチングされる。別の実施形態において、１個以上の正孔２１０は、１個以上のプログラムされた表面欠陥１０６に対して高いアスペクト比でエッチングされる。別の実施形態において、較正構造２００は、１個以上の変調実験により１個以上の正孔２１０を用いて過少エッチング又は過剰エッチング欠陥領域を生じさせる。生じた過少エッチング又は過剰エッチング欠陥領域は、半導体産業で現在公知の３Ｄ−ＮＡＮＤ半導体素子で用いるものとほぼ同じ寸法であってよい。
【００５８】
ステップ５１４において、図６Ｂのビュー６６０に示すように、材料をエッチングして１個以上の空隙２１２を形成する。一実施形態において、較正構造２００が１個以上の空隙２１２を用いて、残留する未エッチング材料の１個以上の識別可能なパターンを生じさせる。例えば、１個以上の識別可能なパターンは、ノズル、スプレー、渦、三日月ウェハシグネチャパターン等を含んでいてよいがこれらに限定されない。別の実施形態において、１個以上の空隙２１２は、較正構造２００の積層体２０２及び／又はキャップ層２０８の少なくとも一方の上へパターニングされる。別の実施形態において、１個以上の空隙２１２が較正構造２００の積層体２０２及び／又はキャップ層２０８の少なくとも一方の内部までエッチングされる。エッチングされた空隙及び／又は残留する材料の位置は、半導体産業で現在公知の３Ｄ−ＮＡＮＤ半導体素子で用いられるものとほぼ同じであってよい。
【００５９】
ステップ３０２、３０４、３０６、５０２、５０６、５０８及び／又は５１０における堆積工程は、半導体加工の分野で公知の任意の堆積工程を含んでいてよい。例えば、堆積工程は、スパッタリング、物理蒸着（ＰＶＤ）、ＰＥＣＶＤ、原子層堆積（ＡＬＤ）等を含んでいてよいがこれらに限定されない。
【００６０】
ステップ３０８、３１０、３１２、３１４、５０４及び／又は５１２におけるパターニング処理は、半導体加工の分野で公知の任意のパターニング処理を含んでいてよい。例えば、パターニング処理は、ポジ又はネガフォトレジストをＥＵＶ、ＶＵＶ、ＤＵＶ、又はＵＶ露光し、次いで露光されたフォトレジストを現像して得られる接触又は自由空間金属マスクを含んでいてよいがこれらに限定されない。ステップ５０４及び／又は５１２におけるパターニング処理により生成された正孔は半導体加工の分野で公知の任意のパターン配列を含んでいてよい。例えば、生成されたパターンは、反復的ライン間隔、反復的パターン、正孔配列等であってよいがこれらに限定されない。
【００６１】
ステップ５０４、５１２、及び／又は５１４におけるエッチング処理は半導体加工の分野で公知の任意のエッチング処理を含んでいてよい。例えば、エッチング処理は、反応性イオンエッチング（ＲＩＥ）、深掘りＲＩＥ（ＤＲＩＥ）、誘導結合プラズマ（ＩＣＰ）エッチング、（例：ＳｉＮ、金属、又はポリＳｉを用いる）湿式化学エッチング、原子層エッチング（ＡＬＥ）等を含んでいてよいがこれらに限定されない。
【００６２】
方法５００が上述のステップに限定されないことを注記しておく。例えば、方法５００はより多くの、又はより少ないステップを含んでいてよい。別の例として、方法５００は上述とは異なる順序でステップを実行してもよい。従って、上の記述は本明細書の範囲を限定するものではなく、単に説明目的に過ぎないと解釈されたい。
【００６３】
図７に、本明細書の１個以上の実施形態による、較正構造２００を加工するシステム７００を示す。
【００６４】
一実施形態において、システム７００は１個以上の堆積ツール７０２を含んでいる。別の実施形態において、システム７００は１個以上のパターニングツール７０４を含んでいる。別の実施形態において、システム７００は１個以上のエッチングツール７０６を含んでいる。別の実施形態において、１個以上の堆積ツール７０２、１個以上のパターニングツール７０４、及び／又は１個以上のエッチングツール７０６は組み合わされた単一のツールであってよい。
【００６５】
別の実施形態において、較正構造２００は、１個以上のウェハ設計データセットを用いて製造される。別の実施形態において、１個以上のウェハ設計データセットは、１個以上の層を堆積して積層体２０２を形成する命令を含んでいる。別の実施形態において、１個以上の堆積ツール７０２は、１個以上の層を受容して堆積する。例えば、１個以上の層は、ウェハ１０２の上に直接堆積されてよい。別の例として、１個以上の層は、ウェハ１０２の上に以前に堆積された層の上に堆積されてよい。
【００６６】
別の実施形態において、１個以上のパターニングツール７０４及び／又は１個以上のエッチングツール７０６は、ウェハ１０２の上への１個以上の層の堆積に続いてウェハ１０２を受容する。例えば、１個以上のパターニングツール７０４及び／又は１個以上のエッチングツール７０６は、１個以上のプログラムされた表面欠陥１０６を生成することができる。別の例として、１個以上のパターニングツール７０４及び／又は１個以上のエッチングツール７０６は、積層体２０２の加工に続いて１個以上の正孔２１０及び／又は１個以上の空隙２１２を生成することができる。別の実施形態において、ウェハ１０２は、較正構造２００を加工する際に、１個以上の堆積ツール７０２、１個以上のパターニングツール７０４、及び／又は１個以上のエッチングツール７０６の間で１回以上転送される。
【００６７】
１個以上の堆積ツール７０２、１個以上のパターニングツール７０４、及び／又は１個以上のエッチングツール７０６が、事前加工されたＤＳＷ１００を受容し、方法５００のいくつか又は全てのステップを実行して較正構造２００を加工できることを注記しておく。しかし、１個以上の堆積ツール７０２、１個以上のパターニングツール７０４、及び／又は１個以上のエッチングツール７０６が、少なくとも方法５００のステップを実行して較正構造２００を加工する前に、未加工ウェハ１０２を受容し、方法３００のいくつか又は全てのステップを実行してＤＳＷ１００を加工することも注記しておく。
【００６８】
別の実施形態において、システム７００は１個以上の平坦化ツール（図示せず）を含んでいる。例えば、１個以上の平坦化ツールは、以前に堆積された層の表面を平滑化することができる。別の実施形態において、１個以上の平坦化ツールは独立型であっても、又は１個以上の堆積ツール７０２に組み込まれていてもよい。
【００６９】
別の実施形態において、システム７００は１個以上の特徴評価ツール（例：１個以上の干渉計を含むがこれらに限定されない１個以上の検査ツール）を含んでいる。別の実施形態において、層を堆積する間に１個以上の特徴評価ツールを用いて１個以上の層パラメータを監視する。例えば、干渉計ツールは堆積ステップ間の膜応力を監視することができる。別の実施形態において、ウェハ１０２は、新たな層を適用すべく１個以上の特徴評価ツールを介してウェハ１０２の１個以上の測定値を取得した後で、１個以上の堆積ツール７０２、１個以上のパターニングツール７０４、及び／又は１個以上のエッチングツール７０６へ転送することができ、新たな層は１個以上の特徴評価ツール（例：フィードバックループ）により取得された測定値に基づいて調整される。別の実施形態において、後続ウェハ１０２の上に同一の層を堆積することができ、当該層は１個以上の干渉計ツール（例：フィードフォワードループ）により取得された測定値に基づいて調整される。
【００７０】
図８に、本明細書の１個以上の実施形態による、較正構造２００を含む特徴評価ツール８００を示す。
【００７１】
特徴評価ツール８００は、当分野で公知の任意の特徴評価ツールを含んでいてよい。例えば、特徴評価ツール８００は、検査ツール又は評価ツールを含んでいてよいがこれらに限定されない。例えば、検査ツールは光学検査ツールを含んでいてよいがこれらに限定されない。また、光学検査ツールは、較正構造２００の電気的目的を表す１個以上の高解像度画像を生成可能な光学検査ツールを含んでいてよい。さらに、光学検査ツールは、レーザー維持プラズマ（ＬＳＰ）を利用する検査ツールを含むがこれらに限定されない広帯域検査ツールを含んでいてよい。さらに、光学検査ツールは、レーザー走査検査ツール等の、但しこれらに限定されない狭帯域検査ツールを含んでいてよい。さらに、光学検査ツールは、明視野検査ツール又は暗視野検査ツールを含んでいてよいがこれらに限定されない。特徴評価ツール８００が、較正構造２００から反射、散乱、回析、及び／又は放射された光を集めて分析すべく構成された任意の光学的ツールを含んでいてよいことを注記しておく。別の例として、特徴評価ツール８００は走査電子顕微鏡（ＳＥＭ）評価ツールを含んでいてよいがこれらに限定されない。一般的な意味において、特徴評価ツール８００は、図示しないが、１個以上のウェハ、レチクル又はフォトマスクの検査に適した任意の検査ツールを含んでいてよい。
【００７２】
一実施形態において、特徴評価ツール８００は照射光源８０２を含んでいる。照射光源８０２は、放射線を発生させるべく構成された、当分野で公知の任意の照射光源を含んでいてよい。例えば、照射光源８０２は広帯域照射光源（例：キセノンランプ）又は狭帯域照射光源（例：レーザー）を含んでいてよいがこれらに限定されない。別の例として、照射光源８０２はＤＵＶ、ＵＶ、ＶＵＶ及び／又はＥＵＶ照射を生成すべく構成されていてよい。例えば、ＥＵＶ照射光源は、ＥＵＶ範囲で照射を生成すべく構成された放電生成プラズマ（ＤＰＰ）照射光源又はレーザー生成プラズマ（ＬＰＰ）照射光源を含んでいてよい。別の例として、照射光源８０２はＸ線放射を生成すべく構成されていてよい。
【００７３】
別の実施形態において、照射光源８０２は照射光８０４（例：照射ビーム）を生成してサンプル台８１２に配置された較正構造２００の表面へ誘導する。例えば、照射光源８０２は、光学素子８０６の組、ビームスプリッタ８０８、及び／又は光学素子８１０の組のうち１個以上を介して、サンプル台８１２に配置された較正構造２００の表面へ照射を誘導すべく構成されていてよい。光学素子８０６の組及び／又は光学素子８１０の組は、照射光８０４を集光、抑制、抽出、及び／又は誘導するのに適した当分野で公知の任意の光学素子を含んでいてよいことを注記しておく。また、光学素子８０６の組、ビームスプリッタ８０８、及び光学素子８１０の組が本明細書の目的のための集光光学部品の組であると考えられることも注記しておく。
【００７４】
サンプル台８１２は、当分野で公知の任意の適当な機械及び／又はロボットアセンブリを含んでいてよい。一実施形態において、サンプル台８１２は可動台である。例えば、サンプル台８１２は、較正構造２００を１個以上の直線方向（例：ｘ方向、ｙ方向、及び／又はｚ方向）に沿って選択可能に並進させるのに適した１個以上の並進台を含んでいてよいがこれらに限定されない。別の例として、サンプル台８１２は、較正構造２００を回転方向に沿って選択的に回転させるのに適した１個以上の回転台を含んでいてよいがこれらに限定されない。別の例として、サンプル台８１２は選択的に、サンプルを直線方向に沿った並進させる、及び／又は較正構造２００を回転方向に沿って回転させるのに適した回転台及び並進台を含んでいてよいがこれらに限定されない。別の例として、サンプル台８１２は、いくつかは当分野で公知である、選択された検査又は計測アルゴリズムに従い、位置合わせ、焦光、及び／又は走査のため較正構造２００を並進又は回転させるべく構成されていてよい。
【００７５】
別の実施形態において、特徴評価ツール８００は、較正構造２００の１個以上の欠陥を検出すべく構成されている。別の実施形態において、特徴評価ツール８００は、１個以上の検出器８１８を介して較正構造２００の欠陥を検出する。１個以上の検出器８１８は、当分野で公知の任意の検出器であってよい。例えば、１個以上の検出器８１８は、光電子増倍管（ＰＭＴ）、電荷結合素子（ＣＣＤ）、時間遅延積分（ＴＤＩ）カメラ等を含んでいてよいがこれらに限定されない。また、以下に詳述するように、１個以上の検出器８１８の出力はコントローラ８２０に動作可能に結合されていてよい。
【００７６】
別の実施形態において、較正構造２００は照射光８０４に反応して、照射光８１４（例：照射ビーム）を反射、散乱、回析、及び／又は放射する。別の実施形態において、照射光８１４は１個以上の検出器８１８へ誘導される。例えば、照射光８１４は、光学素子８１０の組、ビームスプリッタ８０８、及び／又は光学素子８１６の組のうち１個以上を介して１個以上の検出器８１８へ誘導することができる。光学素子８１０の組及び／又は光学素子８１６の組が、照射光８１４を集光、抑制、抽出、及び／又は誘導するのに適した当分野で公知の任意の光学素子を含んでいてよいことを注記しておく。また、光学素子８１０の組、ビームスプリッタ８０８、及び光学素子８１６の組が本明細書の目的のための集光光学部品の組であると考えられることも注記しておく。
【００７７】
一実施形態において、特徴評価ツール８００はコントローラ８２０を含んでいる。別の実施形態において、コントローラ８２０は特徴評価ツール８００の１個以上の要素に動作可能に結合されている。例えば、コントローラ８２０は、照射光源８０２、サンプル台８１２、及び／又は１個以上の検出器８１８に動作可能に結合されていてよい。この点に関して、コントローラ８２０は、特徴評価ツール８００の任意の要素に本明細書全体を通じて記述する各種の機能のうち任意の１個以上を実行するよう指示することができる。別の実施形態において、コントローラ８２０は１個以上のプロセッサ８２２及びメモリ８２４を含んでいる。メモリ８２４はプログラム命令８２６の組を保存することができる。
【００７８】
コントローラ８２０は、有線及び／又は無線部分を含んでいてよい送信媒体により、特徴評価ツール８００の他のシステム又はツールからのデータ又は情報（例：照射光源８０２、サンプル台８１２、及び／又は１個以上の検出器８１８からの情報の１個以上の組）を受信及び／又は取得すべく構成されていてよい。コントローラ８２０は追加的に、有線及び／又は無線部分を含んでいてよい送信媒体により、データ又は情報（例：本明細書に開示する発明の概念の１個以上のプロシージャの出力）を特徴評価ツール８００の１個以上のシステム又はツール（例：照射光源８０２、サンプル台８１２、及び／又は１個以上の検出器８１８からの情報の１個以上の組）へ送信すべく構成されていてよい。この点に関して、送信媒体は、コントローラと特徴評価ツール８００の他のサブシステムとの間のデータリンクとしての役割を果たすことができる。また、コントローラ８２０は、送信媒体（例：ネットワーク接続）を介してデータを外部システムへ送信すべく構成されていてよい。
【００７９】
１個以上のプロセッサ８２２は、当分野で公知の１個以上の任意の処理要素を含んでいてよい。この意味において、１個以上のプロセッサ８２２は、アルゴリズム及び／又はプログラム命令を実行すべく構成された任意のマイクロプロセッサ装置を含んでいてよい。例えば、１個以上のプロセッサ８２２は、デスクトップコンピュータ、メインフレームコンピュータシステム、ワークステーション、画像コンピュータ、並列プロセッサ、ハンドヘルドコンピュータ（例：タブレット、スマートフォン、又はファブレット）又は他のコンピュータシステム（例：ネットワークコンピュータ）を含んでいてよい。一般に、用語「プロセッサ」は広義には、非一時的メモリ媒体（例：メモリ８２４）からのプログラム命令８２６の組を実行する１個以上の処理要素を有する任意の装置を含むものとして定義することができる。さらに、特徴評価ツール８００の異なるサブシステム（例：照射光源８０２、サンプル台８１２、及び／又は１個以上の検出器８１８からの情報の１個以上の組）は、本明細書全体を通じて記述するステップの少なくとも一部を実行するのに適したプロセッサ又は論理素子を含んでいてよい。従って、上の記述は本明細書の範囲を限定するものではなく、単に説明目的に過ぎないと解釈されたい。
【００８０】
メモリ８２４は、関連付けられた１個以上のプロセッサ８２２により実行可能なプログラム命令８２６の組を保存するのに適した当分野で公知の任意の記憶媒体を含んでいてよい。例えば、メモリ８２４は非一時的メモリ媒体を含んでいてよい。例えば、メモリ８２４は、読出し専用メモリ、ランダムアクセスメモリ、磁気又は光メモリ素子（例：ディスク）、磁気テープ、固体ドライブ等を含んでいてよいがこれらに限定されない。メモリ８２４は、ユーザーインターフェースの表示装置に表示情報を提供すべく構成されていてよい。メモリ８２４は追加的に、ユーザーインターフェースのユーザー入力装置からのユーザー入力情報を保存すべく構成されていてよい。メモリ８２４は、１個以上のプロセッサ８２２と共に共通のコントローラ８２０筐体に収容されていてよい。メモリ８２４は、代替的又は追加的に、プロセッサ８２２及び／又はコントローラ８２０の空間位置に関して遠隔箇所に置かれていてよい。例えば、１個以上のプロセッサ８２２及び／又はコントローラ８２０は、ネットワーク（例：インターネット、イントラネット等）を介してアクセス可能な遠隔メモリ８２４（例：サーバ）にアクセスすることができる。
【００８１】
一実施形態において、照射光源８０２は、照射光源８０２を１個以上の方向に向けるべく構成されたポジショナの組に動作可能に結合されていてよい。例えば、コントローラ８２０は、特徴評価ツール８００の任意の要素により生じたビームの不整列を修正すべく照射光源８０２をｘ方向、ｙ方向、及び／又はｚ方向のうち１個以上に並進させるようポジショナの組に指示することができる。
【００８２】
一実施形態において、較正構造２００を用いて特徴評価ツール８００のためにベースライン測定値を較正、提示、及び／又は確定する。別の実施形態において、較正構造２００は、異なる焦点面（例：表面平面及び欠陥平面）における較正構造２００を検査して、結果的に生じる照射伝搬方向、ｚ軸、又は焦点面の１個以上における光信号の変動を観察することにより、埋没欠陥を検出する特徴評価ツール８００の能力を試験するのに有用である。半導体ウェハ検査用の３次元撮像について２０１７年８月２２日出願の米国特許出願第１５／６８３，００７号に記述されており、その全文を本明細書に引用している。
【００８３】
図９Ａ、９Ｂに、特徴評価ツール８００を介して撮像した較正構造２００の欠陥を全般的に示す。一実施形態において、特徴評価ツール８００は暗視野検査ツールを含んでいて、当該暗視野検査ツールは画像９００、９１０を取得する。例えば、画像９００、９１０の外側の暗領域は暗視野検査ツールの低強度照射を示すのに対し、画像９００、９１０の内側の暗領域は暗視野検査ツールの高強度照射を示していてよい
【００８４】
ここで図９Ａを参照するに、３次元画像９００は、異なる焦点面（例：軸ｚ方向及び横ｘ方向）を横断する表面平面９０２における表面粒子欠陥９０４（例：加工工程又は移動中の汚染から生じた）を有する較正構造２００の断面を含んでいる。画像９００に示すように、表面欠陥９０４は、較正されたゼロ焦点オフセットとは異なる値だけずれた焦点面で生じる。本明細書の目的のため、ゼロ焦点オフセットを特徴評価ツール８００の焦点と称してよく、当該基準点からの偏差が焦点オフセット（例：正又は負であってよい）と呼ばれることを注記しておく。ここで図９Ｂを参照するに、３次元画像９１０は、異なる焦点面を横断する埋没ｘｚ平面９１２においてプログラムされた断線欠陥９１４を有する較正構造２００の断面を含んでいる。画像９１０に示すように、表面欠陥９１４は、較正構造２００に焦光するシステムに対応する焦点面で生じる。
【００８５】
本明細書の実施形態が特徴評価ツール８００として光学式検査ツールを目的とするが、代替的に特徴評価ツール８００が走査電子顕微鏡（ＳＥＭ）評価ツールを含んでいてよいことを注記しておく。しかし、ＳＥＭ評価ツールが較正構造２００を適切にプローブして埋没欠陥９１４を撮像できない恐れがあるため、ＳＥＭ評価ツールが表面−平面欠陥の観察に限定される場合があることを注記しておく。例えば、図９Ｃに示すように、視野が８μｍのＳＥＭ評価ツールは画像９２０に示すように表面欠陥９２２を撮像することができる。しかし、図９Ｄに示すように、視野が８μｍのＳＥＭ評価ツールは、画像９３０に示すように埋没欠陥を撮像することができない。
【００８６】
別の実施形態において、較正構造２００を用いて特徴評価ツール８００の光学深度測定値を較正することができる。相対光学距離（例：焦点面又は焦点オフセット距離により測定された）を用いて、既知の位置における欠陥の物理深度を測定して、測定値を既知の深度と比較することができる。例えば、表面からの欠陥の深度Ｄは、（１）表面と埋没欠陥との間の焦点オフセット差Δｚ、及び（２）式１に示すように、周辺較正構造２００及び材料の有効屈折率ｎｅｆｆに依存し得る。
Ｄ＝Δｚ＊ｎｅｆｆ      式１
【００８７】
式１において、ｎｅｆｆは、材料の屈折率の一次近似までの半均質加重平均であり、重み付けは選択された屈折率を有する材料の相対厚さである。例えば、ｎｅｆｆ値が約１．８でΔｚ値が１．８７μｍならば、測定されるＤは３．３６μｍである。この例において、設計されたＤｄ値が３．３３μｍならば、深度測定の精度は予想位置の３０ｎｍ以内、又は薄膜堆積工程の既知の加工公差（例：１０％又は３３３ｎｍ）内に良好に収まるため、特に正確な深度測定技術が得られる。
【００８８】
ｎｅｆｆの決定は、非線形近似を必要とする場合があり、及び／又は較正構造２００とは異なる材料の物理的配置及び／又は加工に際して、位置への異なる依存度を正確に考慮することができることを注記しておく。従って、上の記述は本明細書の範囲を限定するものではなく、単に説明目的に過ぎないと解釈されたい。
【００８９】
別の実施形態において、較正構造２００は、複数のツール（例：光学検査ツール又はＳＥＭ評価ツール、集束イオンビーム（ＦＩＢ）ツール等を含む特徴評価ツール）を用いて欠陥位置の精度を決定することができる。図１０に、本明細書の１個以上の実施形態による、複数のツールにより較正構造２００の欠陥の撮像精度を決定する方法１０００を表す工程フロー図を示す。図１１Ａに、本明細書の１個以上の実施形態による、方法１０００を介して複数のツールにより較正構造２００の欠陥の撮像精度を決定する概念図の組を示す。図１１Ｂに、本明細書の１個以上の実施形態による、較正構造２００の欠陥の撮像精度を決定すべく使用可能な複数のツールを含むシステム１１８０を示す。
【００９０】
ステップ１００２において、図１１Ａのビュー１１００に示すように、特徴評価ツールを介して較正構造２００の欠陥１１０２を撮像する。一実施形態において、特徴評価ツールは、図１１Ｂのシステム１１８０の一要素として示す特徴評価ツール８００である。
【００９１】
ステップ１００４において、図１１Ａのビュー１１１０に示すように、較正構造２００の表面の上に１個以上の基準点１１１２を形成する。一実施形態において、１個以上の基準点１１１２は、図１１Ｂのシステム１１８０の一要素として示す、半導体産業で公知の任意の基準点生成ツール１１８２を介して形成される。別の実施形態において、１個以上の基準点１１１２は半導体産業で公知の任意の方法を介して形成される。例えば、当該工程は、機械的のナノインデンテーション、レーザーアブレーション等を含んでいてよいがこれらに限定されない。特徴評価（例：検査）ツールを較正する間に基準点を利用することは、２０１７年２月１３日出願の米国特許出願第１５／４３０，８１７号に全般的に記述されており、その全文を本明細書に引用している。ＳＥＭ評価ツールを介した基準点の堆積は２０１６年４月１９日出願の米国特許第９，３１８，３９５号に全般的に記述されており、その全文を本明細書に引用している。機械的ナノインデンテーションを介した基準点の堆積は、Ｗ．Ｃ．Ｏｌｉｖｅｒ及びＧ．Ｍ．Ｐｈａｒｒ“Ａｎ  ｉｍｐｒｏｖｅｄ  ｔｅｃｈｎｉｑｕｅ  ｆｏｒ  ｄｅｔｅｒｍｉｎｉｎｇ  ｈａｒｄｎｅｓｓ  ａｎｄ  ｅｌａｓｔｉｃ  ｕｓｉｎｇ  ｌｏａｄ  ａｎｄ  ｄｉｓｐｌａｃｅｍｅｎｔ  ｓｅｎｓｉｎｇ  ｉｎｄｅｎｔａｔｉｏｎ  ｅｘｐｅｒｉｍｅｎｔｓ”，Ｊ．Ｍａｔｅｒｉａｌｓ  Ｒｅｓｅａｒｃｈ，ｖｏｌ．７，ｎｏ．６，ｐｐ．１５６４−８３，Ｊｕｎｅ，１９９２に全般的に記述されており、その全文を本明細書に引用している。レーザーアブレーションを介した基準点の堆積は１９９２年１２月２２日出願の米国特許第５，１７３，４４１号に全般的に記述されており、その全文を本明細書に引用している。
【００９２】
ステップ１００６において、図１１Ａのビュー１１２０に示すように、１個以上の基準点１１１２に対する１個以上の光学反応１１２２を測定する。一実施形態において、１個以上の光学反応１１２２は、図１１Ｂのシステム１１８０の一要素として示す特徴評価ツール８００を介して測定される。例えば、測定は、２回以上の中間測定を合成したものであってよい。例えば、合成は、異なる画像を加算、減算、除算、及び乗算することにより、又は異なる２Ｄ画像変換（例：フーリエ、ハートリー、低域通過フィルタ、高域通過フィルタ、平滑化、鮮明化、エッジ強調、整合フィルタ）又は３Ｄ画像変換（ウェーブレット、アフィン）あるいは他の一般的変換を適用することにより行われてよい。
【００９３】
ステップ１００８において、図１１Ａのビュー１１３０に示すように、基準点に対して１回以上測定された１個以上の光学反応１１２２に対する１個以上のオフセット値１１３２を決定する。例えば、１個以上のオフセット座標値１１３２は、１個以上の光学反応１１２２と欠陥１１０２との間のオフセットであってよい。別の例として、１個以上のオフセット値は、ｘ座標値及び／又はｙ座標値を含んでいてよい。例えば、オフセット計算は、ＳＥＭ画像又は集光イオン顕微鏡（ＦＩＭ）画像を集光し、データと光学反応との相関を求めて光学システムを較正するステップを含んでいてよい。
【００９４】
ステップ１０１０において、図１１Ａのビュー１１４０に示すように、１個以上の場所１１４２で較正構造２００を、１個以上の基準点１１１２から選択された距離で公知の深さまで切削することができる。一実施形態において、１個以上の場所１１４２が、図１１Ｂのシステム１１８０の一要素として示す集束イオンビーム（ＦＩＢ）１１８４ツールを介して切削される。別の実施形態において、１個以上の場所１１４２は、ＦＩＢツール１１８４の不確実性の幅の範囲内で切削される。別の実施形態において、切削はｘ座標、ｙ座標、及び／又はＺ座標値を含んでいる。
【００９５】
ステップ１０１２において、ビュー１１Ａに示すように、較正構造２００の断面画像１１５０の評価を介して欠陥の実際の位置を決定する。一実施形態において、評価の前に断面画像１１５０が受信される。
【００９６】
ステップ１０１４において、図１１Ａに示すように、１個以上の測定された反応と決定された実際の位置との間の１個以上の軸に沿った１個以上の方向におけるオフセット誤差１１６２を決定する。例えば、オフセット誤差１１３２は、欠陥位置１１０２からの１個以上の光学反応１１２２のｘ座標値及び／又はｙ座標値を含んでいてよい。オフセット誤差１１６２のｘ座標値及び／又はｙ座標値が、１個以上のオフセット値１１３２のｘ座標値及び／又はｙ座標値とほぼ同じであっても、又は異なっていてもよいことを注記しておく。別の例として、Ｚ座標値に対するオフセット誤差を決定することができる。オフセット誤差１１６２のＺ座標値が、１個以上の場所１１４２のＺ座標値とほぼ同じであっても、又は異なっていてもよいことを注記しておく。
【００９７】
測定値１１３２、１１４４、１１６２、１１７２、１１７４が、埋没欠陥を検出可能な電気測定値で代替できることを注記しておく。従って、上の記述は本明細書の範囲を限定するものではなく、単に説明目的に過ぎないと解釈されたい。
【００９８】
別の実施形態において、較正構造２００を用いて、標準化された特徴評価ツール試験を実行することができる。例えば、標準化された特徴評価ツール試験は、連続的にロード及びアンロードされた特徴評価ツールにより実行される反復性測定、特徴評価ツールを介した反復的再撮像により実行される反復性測定、異なる焦点面を横断する際の整合性の測定、適用可能性が充分であるか否かを判定する異常性の特徴評価、ウェハが所定箇所に保持されることを保証するための真空チャック強度試験、埋没欠陥を検出すべく選択されるアルゴリズムの検証、正しい焦点面が使用されていることを保証するアルゴリズムの検証（例：自動焦点機能）、３次元ＤＳＷ積層（例：較正構造２００）の有無に依らない画像の鮮明度の判定、３次元ＤＳＷ積層（例：較正構造２００）の有無に依らず検出され得る最小欠陥サイズの判定、追加された３次元ＤＳＷ積層（例：較正構造２００）により生じた追加的ノイズの測定、選択された欠陥を反復的に検出する能力の測定、ウェハ処理における変動を試験するアルゴリズムの測定、３次元ＤＳＷ積層（例：較正構造２００）を介した波長依存性の測定等を含んでいてよいがこれらに限定されない。
【００９９】
別の例として、標準化された特徴評価ツール試験は、３次元ＤＳＷ積層（例：較正構造２００）を通過した、選択された波長により生じた焦点オフセットを測定するステップを含んでいてよい。図１２に、本明細書の１個以上の実施形態による、ＤＳＷライン間隔架橋欠陥を有するコーティングされた垂直ＮＡＮＤ（ＶＮＡＮＤ）較正構造を含む特徴評価ツール８００の最大波長信号の組に対してシミュレーションされた焦点オフセットのグラフ１２００を示す。一実施形態において、特徴評価ツール８００は、明視野検査ツールである。別の実施形態において、波長１２０２、１２０４、１２０６、１２０８、１２１０、１２１２、１２１４、１２１６、１２１８は２００ｎｍ〜５００ｎｍの範囲にある。例えば、波長１２０２は２３０ｎｍ、波長１２０４は２４８ｎｍ、波長１２０６は２６６ｎｍ、波長１２０８は２８４ｎｍ、波長１２１０は３１３ｎｍ、波長１２１２は３３５ｎｍ、波長１２１４は３６５ｎｍ、波長１２１６は４０４ｎｍ、及び波長１２１８は４３６ｎｍである。別の実施形態において、波長１２０２、１２０４、１２０６、１２０８、１２１０、１２１２、１２１４、１２１６、１２１８の最大視野信号は、約２．３μｍの焦点オフセット値１２２０でピークに達する。別の実施形態において、３次元ＤＳＷ積層（例：較正構造２００）を通過した、選択された波長により生じて測定された焦点オフセットは、ｃ１３００におけるシミュレーションされた予測焦点オフセットに基づいて改善することができる。
【０１００】
別の例として、標準化された特徴評価ツール試験は、３次元ＤＳＷ（例：較正構造２００）における埋没欠陥の深度測定の異なる開口への依存性を測定するステップを含んでいてよい。図１３に、本明細書の１個以上の実施形態による、深度オフセット誤差と選択された特徴評価ツールの開口種別とを比較したグラフ１３００を示す。一実施形態において、照射開口１３０４及び集光開口１３０６を有する明視野（ＢＦ）検査ツールは誤差オフセット１３０２を有している。例えば、誤差オフセット１３０２は約３０ｎｍであってよい。別の実施形態において、照射開口１３１４及び集光開口１３１６を有する狭められたＮＡ明視野（ＢＦ２）検査ツールは誤差オフセット１３１２を有している。別の実施形態において、照射開口１３２４及び集光開口１３２６を有する暗視野（ＤＦ１）検査ツールは誤差オフセット１３２２を有している。別の実施形態において、照射開口１３３４及び集光開口１３３６を有する暗視野（ＤＦ２）検査ツールは誤差オフセット１３３２を有している。別の実施形態において、照射開口１３４４及び集光開口１３４６を有する暗視野（ＤＦ３）検査ツールは誤差オフセット１３４２を有している。別の実施形態において、照射開口１３５４及び集光開口１３５６を有する暗視野（ＤＦ４）検査ツールは誤差オフセット１３５２を有している。別の実施形態において、照射開口１３６４及び集光開口１３６６を有する暗視野（ＤＦ５）検査ツールは誤差オフセット１３６２を有している。
【０１０１】
図１４に、本明細書の１個以上の実施形態による、較正構造測定値の組に基づいて、サンプル測定値の組を調整する工程を表す工程フロー図１４００を示す。
【０１０２】
ステップ１４０２において、較正構造２００の１個以上の測定値を受信する。一実施形態において、較正構造２００の１個以上の測定値が特徴評価ツール（例：特徴評価ツール８００、等）を介して取得される。
【０１０３】
ステップ１４０４において、サンプルの１個以上の測定値を受信する。一実施形態において、サンプルの１個以上の測定値は特徴評価ツール（例：特徴評価ツール８００等）を介して取得される。サンプルの１個以上の測定値を取得する特徴評価ツールが、較正構造２００の１個以上の測定値の取得に用いる特徴評価ツールと同一であってよいことを注記しておく。この点に関して、較正構造２００は、サンプルの１個以上の測定値を取得する前に特徴評価ツールを較正する役割を果たす。しかし、サンプルの１個以上の測定値を取得する特徴評価ツールが、較正構造２００の１個以上の測定値の取得に用いる特徴評価ツールと異なっていてよいことを注記しておく。従って、上の記述は本明細書の範囲を限定するものではなく、単に説明目的に過ぎないと解釈されたい。
【０１０４】
ステップ１４０６において、受信したサンプルの１個以上の測定値を、受信した較正構造２００の１個以上の測定値に基づいて修正する。一実施形態において、受信した較正構造２００の１個以上の測定値と、受信したサンプルの１個以上の測定値とが比較される。例えば、受信した較正構造２００の１個以上の測定値と受信したサンプルの１個以上の測定値の比較は、較正構造２００の１個以上の測定値における１個以上のオフセット誤差を決定するステップを含んでいてよい。例えば、１個以上のオフセット誤差は方法１０００を介して決定されてよい。また、１個以上のオフセット誤差は式１を実装する方法を介して決定されてよい。さらに、１個以上のオフセット誤差は、上述のように標準化された特徴評価ツール試験のいずれかを介して決定されてよい。別の実施形態において、サンプルの１個以上の測定値が調整される。例えば、受信した較正構造２００の１個以上の測定値と受信したサンプルの１個以上の測定値の比較に続いてサンプルの１個以上の測定値を調整して、決定されたオフセット誤差を包含及び／又は保証することができる。別の例として、受信した較正構造２００の１個以上の測定値と受信したサンプルの１個以上の測定値の比較に続いて特徴評価ツール（例：特徴評価ツール８００等）の１個以上の動作パラメータを調整することができる。例えば、フィードフォワードループ及び／又はフィードバックループを介して特徴評価ツールの１個以上の動作パラメータを調整することができる。
【０１０５】
本明細書の利点は、３次元半導体素子（例：３Ｄ−ＮＡＮＤ半導体素子）の埋没欠陥の検出又は特徴評価用のベースラインを較正、提示、及び／又は確定すべくプログラムされた埋没欠陥を含む３次元ＤＳＷ較正構造を測定するための較正構造を含んでいる。本明細書の利点はまた、３次元半導体素子の埋没欠陥の検出又は特徴評価用のベースラインを較正、提示、及び／又は確定すべくプログラムされた埋没欠陥を含む３次元ＤＳＷ較正構造を加工する方法を含んでいる。本明細書の利点はまた、３次元半導体素子の埋没欠陥の検出又は特徴評価用のベースラインを較正、提示、及び／又は確定すべくプログラムされた埋没欠陥を含む３次元ＤＳＷ較正構造を加工するシステムを含んでいる。
【０１０６】
本明細書の利点はまた、３次元半導体素子の埋没欠陥の検出又は特徴評価用のベースラインを較正、提示、及び／又は確定すべくプログラムされた埋没欠陥を含む３次元ＤＳＷ較正構造により特徴評価ツールを較正する方法を含んでいる。本明細書の利点はまた、
３次元半導体素子の埋没欠陥の検出又は特徴評価用のベースラインを較正、提示、及び／又は確定すべくプログラムされた埋没欠陥を含む３次元ＤＳＷ較正構造により特徴評価ツールを較正するシステムを含んでいる。
【０１０７】
３Ｄ−ＮＡＮＤ半導体素子と同様の条件で欠陥が生じる３次元ＤＳＷ較正構造が２Ｄ−ＤＳＷ較正構造よりも半導体産業において適用可能性が大きいことを注記しておく。例えば、３次元ＤＳＷ較正構造は、複数の層が追加に伴い生じる干渉効果、更なるウェハノイズ、応力変形、厚さ変動等を表すことができる。別の例として、プログラムされた埋没欠陥（例：周期的正孔、ライン、及び／又はパターニング構造）を含む３次元ＤＳＷ較正構造は、２次元ＤＳＷ較正構造とは対照的に、波長、角度方向、位置、開口種別等への依存性を含むがこれらに限定されない半導体素子の依存性を試験する手段に提供することができる。
【０１０８】
別の例として、３Ｄ−ＮＡＮＤ半導体素子と同様の条件で欠陥が生じる３次元ＤＳＷ較正構造は、処理仕様への非準拠及び／又は情報の不足（ＩＰ問題による実際の、又は人為的な）に起因する不確実性により生じた、較正及び／又はベースライン測定における誤差を減らすことができる。例えば、不足する情報には、全ての材料の正確な屈折率、薄膜の厚さ、構造の寸法、欠陥の先験的位置、欠陥の先験的種別、欠陥の先験的寸法、材料の先験的欠陥等が含まれていてよいがこれらに限定されない。この点に関して、３次元ＤＳＷ較正構造の全てのパラメータが既知である、制御されている、及び／又は整合していることにより、標準化された試験を実行することができる。
【０１０９】
本明細書の実施形態は３次元ＤＳＷ（例：較正構造２００）に対して特徴評価を実行することを目的としているが、本明細書で提案するシステム及び方法を用いて２Ｄ−ＤＳＷに対して特徴評価を実行できることを注記しておく。従って、上の記述は本明細書の範囲を限定するものではなく、単に説明目的に過ぎないと解釈されたい。
【０１１０】
当業者には、本明細書に記述する要素（例えば動作）、素子、対象、及びこれらに付随する説明が概念的明快さのために例として用いられていて、様々な構成の変更が考えられることが理解されよう。従って、本明細書に開示する特定の例及び付随する説明は、上述の要素のより一般的なクラスを表すことを意図されている。一般に、任意の特定の例を用いるのは当該クラスを表現するためであり、特定の要素（例えば動作）、素子、及び対象が除外されていたとしても本発明を限定するものと解釈すべきでない。
【０１１１】
本明細書におけるほぼ全ての用語の複数形及び／又は単数形の使用に関して、当業者であれば文脈及び／又は用例に合わせて複数形から単数形へ、及び／又は単数形から複数形へ翻訳することができる。簡潔さを旨として、本明細書において様々な単数形／複数形の書き換えを明示的に記述していない。
【０１１２】
本明細書に記述する内容は、異なる他の要素内に含まれる、又はこれらと組み合わされた異なる要素を示す場合がある。このように表されたアーキテクチャは例示的に過ぎず、実際に同一機能を実現する他の多くのアーキテクチャを実装することができる。概念的な意味で、所望の機能が実現されるように同一機能を実現する要素の任意の配置が効果的に「関連付けられる」。従って、本明細書において特定の機能を実現すべく組み合わされた任意の２個の要素は、アーキテクチャ又は中間要素に依らず、所望の機能を実現するように互いに「関連付けられている」と見なすことができる。同様に、このように関連付けられた任意の２個の要素はまた、所望の機能を実現すべく互いに「動作可能に接続されている」、又は「動作可能に結合されている」と見なすことができ、このように関連付けられた任意の２個の要素はまた、所望の機能を実現すべく互いに「動作可能に結合可能である」と見なすことができる。動作可能に結合可能な特定の例は、物理的に嵌合可能及び／又は物理的に対話する要素、及び／又は無線対話可能、及び／又は無線対話する要素、及び／又は論理的に対話する、及び／又は論理的に対話可能な要素を含んでいてよいがこれらに限定されない。
【０１１３】
いくつかの例において、１個以上の要素を本明細書で「〜すべく構成された」、「〜すべく構成可能な」、「動作可能／〜すべく動作する」、「適合された／適合可能な」、「可能である」、「準拠した／〜に準拠した」等、と表現することができる。当業者であれば、このような用語（例：「〜すべく構成された」）が、文脈から別途明らかでない限り、一般に動作状態の要素及び／又は休止状態の要素を含んでいてよい。
【０１１４】
本明細書に記述する本内容の特定の態様を図示及び説明してきたが、当業者には、本明細書の教示するところに基づいて、本明細書に記述する内容及びそのより広い態様から逸脱することなく変更及び改良を加えることができ、従って、添付の請求項は、そのようなあらゆる変更及び改良を、本明細書に記述する内容の真の趣旨及び範囲内に含まれるように包含していることが明らかであろう。当業者には、一般に、本明細書、特に添付の請求項（例：添付の請求項の本文）で用いる用語が一般に「開放的」用語（例：用語「〜を含んでいる」は「〜を含むがこれらに限定されない」と解釈すべきであり、用語「〜を有している」は「少なくとも〜を有している」と解釈すべきであり、用語「含む」は「〜を含むがこれらに限定されない」と解釈すべきである等）であると意図されていることが理解されよう。当業者にはさらに、請求項の要素が特定個数ある旨の宣言を意図している場合、当該意図は当該請求項内で明示的に宣言されるものとし、そのような宣言が無い場合、当該意図は存在しないことが理解されよう。例えば、理解の一助とすべく、以下の添付の請求項は、請求項の要素の個数を宣言すべく「少なくとも１個の」及び「１個以上の」という導入句の使用を含んでいてよい。しかし、そのような語句の使用は、たとえ同一の請求項が導入句「１個以上の」又は「少なくとも１個の」及び「ａ」又は「ａｎ」のような不定冠詞を含んでいたとしても、不定冠詞「ａ」又は「ａｎ」による請求項要素の宣言の記述が、そのように記述された請求項要素の宣言を含む任意の特定の請求項を、そのような宣言を１個だけ含む請求項に限定するものと解釈してはならない。（例：「ａ」及び／又は「ａｎ」は典型的に「少なくとも１個の」又は「１個以上の」を意味するものと解釈すべきである）。同じことが請求項要素の宣言の記述に用いる定冠詞の使用にも言える。また、たとえ特定個数の請求項要素の宣言を記述する場合でも、当業者にはそのような宣言が典型的に、少なくとも宣言個数を意味するものと解釈すべきであることが理解されよう（例：他の修飾子無しの単なる「２個の宣言」は典型的に少なくとも２個の宣言又は２個以上の宣言を意味する）。さらに、「Ａ、Ｂ、及びＣ等のうち少なくとも１個」と同様の表記を用いる例では一般に、そのような構文は、当業者が表記（例：「Ａ、Ｂ、及びＣのうち少なくとも１個を有するシステム」がＡのみ、Ｂのみ、Ｃのみ、ＡとＢ共に、ＡとＣ共に、ＢとＣ共に、及び／又はＡとＢとＣ共に、等を有するシステムを含んでいるがこれらに限定されない）を理解する意味に想定されている。「Ａ、Ｂ、又はＣ等のうち少なくとも１個」と同様の表記法を用いる例では一般に、そのような構文は、当業者が表記（「Ａ、Ｂ、又はＣのうち少なくとも１個を有するシステム」がＡのみ、Ｂのみ、Ｃのみ、ＡとＢ共に、ＡとＣ共に、ＢとＣ共に、及び／又はＡとＢとＣ共に、等を有するシステムを含んでいるがこれらに限定されない）を理解する意味に想定されている。当業者はさらに、明細書本文、請求項、又は図面における、２個以上の代替的用語を表す離接語及び／又は語句が典型的に、文脈から別途明らかでない限り、用語のうち１個、いずれかの用語、又は両方の用語を含む可能性が考えられることを理解すべきであることが理解されよう。例えば、語句「Ａ又はＢ」が典型的に、「Ａ」又は「Ｂ」、あるいは「Ａ及びＢ」の可能性を含んでいるものと理解されたい。
【０１１５】
添付の請求項に関して、当業者には、当該請求項内で宣言された動作が一般に任意の順序で実行されてよいことが理解されよう。また、各種の動作フローがシーケンス（群）で表されているが、各種の動作が上述とは別の順序で実行されても、又は同時に実行されてもよいことが理解されよう。そのような代替的な順序の例として、文脈から別途明らかでない限り、重複、交互、割り込み、再順序付け、逐次、事前、補完、同時、逆順、又は他の変則的順序を含んでいてよい。さらに、「〜に反応して」、「〜に関して」等の用語、又は他の過去時制形容詞は一般に、文脈から別途明らかでない限り、そのような変型例を除外するものではない。
【０１１６】
本発明の特定の実施形態について説明してきたが、当業者により上述の開示の範囲及び趣旨から逸脱することなく本発明の各種の変更及び実施形態がなされ得ることは明らかである。上の記述により本明細書及びその多くの利点が理解されると思われ、開示内容から逸脱することなく、又はその具体的利点の全てを犠牲にすることなく、要素の形式、構造、及び配置に対して各種の変更を加え得ることが明らかであろう。記述した形式は説明目的に過ぎず、以下の請求項はこのような変更を包含及び含有するものとする。従って、本発明の範囲は添付の請求項によってのみ限定されるものとする。
【図１Ａ】
2020506552.tif 000003
【図１Ｂ】
2020506552.tif 000004
【図１Ｃ】
2020506552.tif 000005
【図１Ｄ】
2020506552.tif 000006
【図２Ａ】
2020506552.tif 000007
【図２Ｂ】
2020506552.tif 000008
【図２Ｃ】
2020506552.tif 000009
【図３】
2020506552.tif 000010
【図４】
2020506552.tif 000011
【図５】
2020506552.tif 000012
【図６Ａ】
2020506552.tif 000013
【図６Ｂ】
2020506552.tif 000014
【図７】
2020506552.tif 000015
【図８】
2020506552.tif 000016
【図９Ａ】
2020506552.tif 000017
【図９Ｂ】
2020506552.tif 000018
【図９Ｃ】
2020506552.tif 000019
【図９Ｄ】
2020506552.tif 000020
【図１０】
2020506552.tif 000021
【図１１Ａ】
2020506552.tif 000022
【図１１Ｂ】
2020506552.tif 000023
【図１２】
2020506552.tif 000024
【図１３】
2020506552.tif 000025
【図１４】
2020506552.tif 000026
【国際調査報告】
2020506552.tif 000027
2020506552.tif 000028