(57)【要約】  【解決手段】  本発明は、ＯＬＥＤ表示パネルおよびその製造方法を提供し、このような方法によって、本発明は、窒化シリコンに水素含有量が多い特徴を利用し、窒化シリコン層と接触する導体特性を有する一部の半導体酸化物パターン層に、水素原子をドープし続けて導体特性を保持させることができ、これにより、この一部の半導体酸化物パターン層とソースおよびドレインとの接触抵抗を低い状態に保持し続け、ＴＦＴ機能を実現させることができる。  【選択図】図１
2020520557.tif 000002
【特許請求の範囲】
【請求項１】
ＯＬＥＤ表示パネルの製造方法であって、
基板にバッファ層が堆積され、かつ前記バッファ層には順に積層された半導体酸化物パターン層、ゲート絶縁層、およびゲートパターン層が形成されることと、
前記バッファ層には前記半導体酸化物パターン層、前記ゲート絶縁層、および前記ゲートパターン層を被覆する誘電体層が形成され、前記誘電体層は、前記半導体酸化物パターン層と接触する窒化シリコン層を含むことと、
前記誘電体層に対してアニール処理を行い、アニール過程において、前記窒化シリコン層は、一部の半導体酸化物パターン層が導体特性を有するようにすることと、
導体特性を有する前記一部の半導体酸化物パターン層と接触するソースおよびドレインが形成されることとを含み、
前記バッファ層は、前記半導体酸化物パターン層と接触する酸化シリコン層を含み、
前記ゲート絶縁層は、第３部分、および前記第３部分と隣接する第４部分を含み、前記第３部分は前記ゲートパターン層と対向して設置され、前記第４部分は前記窒化シリコン層と接触する、ＯＬＥＤ表示パネルの製造方法。
【請求項２】
請求項１に記載の方法において、前記半導体酸化物パターン層は、第１部分、および前記第１部分と隣接する第２部分を含み、前記第１部分は前記ゲート絶縁層と対向して設置され、前記第２部分は前記窒化シリコン層と接触し、前記誘電体層に対してアニール処理を行い、アニール過程において、前記窒化シリコン層は、一部の半導体酸化物パターン層が導体特性を有するようにすることは、
前記誘電体層に対してアニール処理を行い、アニール過程において、前記窒化シリコン層は、前記窒化シリコン層と接触する前記第２部分が導体特性を有するようにすることを含む、方法。
【請求項３】
請求項２に記載の方法において、前記窒化シリコン層は水素原子を含み、前記アニール過程において、前記窒化シリコン層は、前記窒化シリコン層と接触する前記第２部分が導体特性を有するようにすることは、
アニール過程において、前記窒化シリコン層における水素原子が前記半導体酸化物パターン層へ拡散し、前記窒化シリコン層と接触する前記第２部分に前記水素原子がドープされて導体特性を有するようにすることを含む、方法。
【請求項４】
請求項３に記載の方法において、前記ゲート絶縁層は酸化シリコン層であり、前記ゲート絶縁層と対向して設置された前記第１部分はアニールされた後に半導体特性を残す、方法。
【請求項５】
請求項１に記載の方法において、導体特性を有する前記一部の半導体酸化物パターン層と接触するソースおよびドレインが形成されることは、
前記誘電体層には、前記一部の半導体酸化物パターン層と連通される接触孔が開設されることと、
前記誘電体層には、前記接触孔によって、前記一部の半導体酸化物パターン層と接触する前記ソースおよび前記ドレインが形成されることとを含む、方法。
【請求項６】
基板にバッファ層が堆積され、かつ前記バッファ層には順に積層された半導体酸化物パターン層、ゲート絶縁層、およびゲートパターン層が形成されることと、
前記バッファ層には前記半導体酸化物パターン層、前記ゲート絶縁層、および前記ゲートパターン層を被覆する誘電体層が形成され、前記誘電体層は、前記半導体酸化物パターン層と接触する窒化シリコン層を含むことと、
前記誘電体層に対してアニール処理を行い、アニール過程において、前記窒化シリコン層は、一部の半導体酸化物パターン層が導体特性を有するようにすることと、
導体特性を有する前記一部の半導体酸化物パターン層と接触するソースおよびドレインが形成されることとを含む、ＯＬＥＤ表示パネルの製造方法。
【請求項７】
請求項６に記載の方法において、前記半導体酸化物パターン層は、第１部分、および前記第１部分と隣接する第２部分を含み、前記第１部分は前記ゲート絶縁層と対向して設置され、前記第２部分は前記窒化シリコン層と接触し、前記誘電体層に対してアニール処理を行い、アニール過程において、前記窒化シリコン層は、一部の半導体酸化物パターン層が導体特性を有するようにすることは、
前記誘電体層に対してアニール処理を行い、アニール過程において、前記窒化シリコン層は、前記窒化シリコン層と接触する前記第２部分が導体特性を有するようにすることを含む、方法。
【請求項８】
請求項７に記載の方法において、前記窒化シリコン層は水素原子を含み、前記アニール過程において、前記窒化シリコン層は、前記窒化シリコン層と接触する前記第２部分が導体特性を有するようにすることは、
アニール過程において、前記窒化シリコン層における水素原子が前記半導体酸化物パターン層へ拡散し、前記窒化シリコン層と接触する前記第２部分に前記水素原子がドープされて導体特性を有するようにすることを含む、方法。
【請求項９】
請求項８に記載の方法において、前記ゲート絶縁層は酸化シリコン層であり、前記ゲート絶縁層と対向して設置された前記第１部分はアニールされた後に半導体特性を残す、方法。
【請求項１０】
請求項６に記載の方法において、前記バッファ層は、前記半導体酸化物パターン層と接触する酸化シリコン層を含む、方法。
【請求項１１】
請求項６に記載の方法において、前記ゲート絶縁層は、第３部分、および前記第３部分と隣接する第４部分を含み、前記第３部分は前記ゲートパターン層と対向して設置され、前記第４部分は前記窒化シリコン層と接触する、方法。
【請求項１２】
請求項６に記載の方法において、導体特性を有する前記一部の半導体酸化物パターン層と接触するソースおよびドレインが形成されることは、
前記誘電体層には、前記一部の半導体酸化物パターン層と連通される接触孔が開設されることと、前記誘電体層には、前記接触孔によって、前記一部の半導体酸化物パターン層と接触する前記ソースおよび前記ドレインが形成されることとを含む、方法。
【請求項１３】
基板に堆積されたバッファ層、および前記バッファ層に順に積層された、一部が導体特性を有する半導体酸化物パターン層、ゲート絶縁層、およびゲートパターン層と、
前記半導体酸化物パターン層、前記ゲート絶縁層、および前記ゲートパターン層を被覆し、かつ前記半導体酸化物パターン層と接触する窒化シリコン層を含む誘電体層と、
導体特性を有する前記一部の半導体酸化物パターン層と接触するソースおよびドレインとを含む、ＯＬＥＤ表示パネル。
【請求項１４】
請求項１３に記載の表示パネルにおいて、前記半導体酸化物パターン層は、第１部分、および前記第１部分と隣接する第２部分を含み、前記第１部分は前記ゲート絶縁層と対向して設置され、前記第２部分は前記窒化シリコン層と接触して導体性を有する、表示パネル。
【請求項１５】
請求項１４に記載の表示パネルにおいて、前記窒化シリコン層に水素原子を含有し、前記表示パネルは、製造過程において、前記窒化シリコン層における水素原子が前記半導体酸化物パターン層へ拡散し、前記窒化シリコン層と接触する前記第２部分に前記水素原子がドープされて導体特性を有するようにする、表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示技術分野に関し、特に、ＯＬＥＤ表示パネルおよびその製造方法に関する。
【背景技術】
【０００２】
従来、トップゲート構造の半導体酸化物ＴＦＴは小さい寄生容量を有し、ＴＦＴサイズが小型化であってもよいため、ＯＬＥＤ駆動用として好適な選択になったが、トップゲート構造の半導体酸化物ＴＦＴは、作製過程において、ソースおよびドレインとの接触領域の半導体酸化物に対して導体化処理を行って、ソースおよびドレインの接触抵抗を低下させて、ＴＦＴの開閉機能を実現しなければならない。
【０００３】
従来の技術では、ソースおよびドレインと接触する半導体酸化物が導体化されるように、一般的に水素プラズマまたはアルゴンプラズマ処理の方法を採用したが、ＯＬＥＤ表示パネルは、ＴＦＴが形成された後、他のアニール工程があるため、これらのアニール工程により、導体化された酸化物が改めて半導体化され、ソースおよびドレインとの接触抵抗が大きくなり、ＴＦＴ特性を低下させ、ひいてはＴＦＴが開閉機能を失ってしまう。
【発明の概要】
【課題を解決するための手段】
【０００４】
本発明は、主として、ＯＬＥＤ表示パネルの製造過程において、半導体酸化物のうち導体特性を有する一部が改めて半導体化されてソースおよびドレインとの接触抵抗が大きくなる問題を解決する、ＯＬＥＤ表示パネルおよびその製造方法を提供する。
【０００５】
上記の技術問題を解決するために、本発明が採用する１つの技術的解決手法は、ＯＬＥＤ表示パネルの製造方法であって、基板にバッファ層が堆積され、かつ前記バッファ層には順に積層された半導体酸化物パターン層、ゲート絶縁層、およびゲートパターン層が形成されることと、前記バッファ層には前記半導体酸化物パターン層、前記ゲート絶縁層、および前記ゲートパターン層を被覆する誘電体層が形成され、前記誘電体層は、前記半導体酸化物パターン層と接触する窒化シリコン層を含むことと、前記誘電体層に対してアニール処理を行い、アニール過程において、前記窒化シリコン層は、一部の半導体酸化物パターン層が導体特性を有するようにすることと、導体特性を有する前記一部の半導体酸化物パターン層と接触するソースおよびドレインが形成されることとを含み、前記バッファ層は、前記半導体酸化物パターン層と接触する酸化シリコン層を含み、前記ゲート絶縁層は、第３部分、および前記第３部分と隣接する第４部分を含み、前記第３部分は前記ゲートパターン層と対向して設置され、前記第４部分は前記窒化シリコン層と接触する、ＯＬＥＤ表示パネルの製造方法を提供する。
【０００６】
上記の技術問題を解決するために、本発明が採用する他の技術的解決手法は、ＯＬＥＤ表示パネルの製造方法であって、基板にバッファ層が堆積され、かつ前記バッファ層には順に積層された半導体酸化物パターン層、ゲート絶縁層、およびゲートパターン層が形成されることと、前記バッファ層には前記半導体酸化物パターン層、前記ゲート絶縁層、および前記ゲートパターン層を被覆する誘電体層が形成され、前記誘電体層は、前記半導体酸化物パターン層と接触する窒化シリコン層を含むことと、前記誘電体層に対してアニール処理を行い、アニール過程において、前記窒化シリコン層は、一部の半導体酸化物パターン層が導体特性を有するようにすることと、導体特性を有する前記一部の半導体酸化物パターン層と接触するソースおよびドレインが形成されることとを含む、ＯＬＥＤ表示パネルの製造方法を提供する。
【０００７】
上記の技術問題を解決するために、本発明が採用するさらに別の技術的解決手法は、ＯＬＥＤ表示パネルであって、基板に堆積されたバッファ層、および前記バッファ層に順に積層された、一部が導体特性を有する半導体酸化物パターン層、ゲート絶縁層、およびゲートパターン層と、前記半導体酸化物パターン層、前記ゲート絶縁層、および前記ゲートパターン層を被覆し、かつ前記半導体酸化物パターン層と接触する窒化シリコン層を含む誘電体層と、導体特性を有する前記一部の半導体酸化物パターン層と接触するソースおよびドレインとを含む、ＯＬＥＤ表示パネルを提供する。
【０００８】
本発明の有益な効果は次の通りである。従来の技術的情況と異なり、本発明は、基板にバッファ層が堆積され、かつバッファ層には順に積層された半導体酸化物パターン層、ゲート絶縁層、およびゲートパターン層が形成されることと、バッファ層には半導体酸化物パターン層、ゲート絶縁層、およびゲートパターン層を被覆する誘電体層が形成され、誘電体層は、半導体酸化物パターン層と接触する窒化シリコン層を含むことと、誘電体層に対してアニール処理を行い、アニール過程において、窒化シリコン層は、一部の半導体酸化物パターン層が導体特性を有するようにすることと、導体特性を有する一部の半導体酸化物パターン層と接触するソースおよびドレインが形成されることとを含む方法によって、窒化シリコンに水素含有量が多い特徴を利用し、窒化シリコン層と接触する導体特性を有する一部の半導体酸化物パターン層に、水素原子をドープし続けて導体特性を保持させることにより、この一部の半導体酸化物パターン層とソースおよびドレインとの接触抵抗を低い状態に保持し続け、ＴＦＴ機能を実現させることができる。
【図面の簡単な説明】
【０００９】
【図１】図１は、本発明が提供するＯＬＥＤ表示パネルの製造方法の実施例のフロー模式図である。
【図２】図２は、図１における各工程で製造されてなるＯＬＥＤ表示パネルの実施例の構造模式図である。
【図３】図３は、図１における工程Ｓ１１の具体的なフロー模式図である。
【図４】図４は、図１における工程Ｓ１４の具体的なフロー模式図である。
【発明を実施するための形態】
【００１０】
本分野の技術者が本発明の技術的解決手法をより明確に理解するように、以下に、図面および具体的な実施形態を合わせて、本発明が提供するＯＬＥＤ表示パネルおよびその製造方法をさらに詳細に説明する。
【００１１】
図１および図２を合わせて参照すれば、本発明が提供するＯＬＥＤ表示パネルの製造方法の実施例は、Ｓ１１、Ｓ１２、Ｓ１３、およびＳ１４を含む。
【００１２】
Ｓ１１：基板１０１にバッファ層１０２が堆積され、かつバッファ層１０２には順に積層された半導体酸化物パターン層１０３、ゲート絶縁層１０４、およびゲートパターン層１０５が形成される。
【００１３】
図３を参照すれば、該工程Ｓ１１は、具体的に、Ｓ１１１、Ｓ１１２、およびＳ１１３を含む。
【００１４】
Ｓ１１１：基板１０１にバッファ層１０２が堆積される。
【００１５】
具体的に、バッファ層１０２を堆積する前に、基板１０１をきれいに洗浄した後、物理的気相堆積法またはプラズマ気相堆積法を用いて、基板１０１にバッファ層１０２を堆積することができ、基板１０１に１層の酸化シリコン層を堆積してバッファ層１０２としてもよく、または、先に基板１０１に１層の窒化シリコン層を堆積した後、該窒化シリコン層に厚さが３０００Å以上の１層の酸化シリコン層を堆積して、共にバッファ層１０２としてもよい。
【００１６】
基板１０１はガラス基板、シリコンチップ基板を含むが、それらに制限されない。
【００１７】
Ｓ１１２：バッファ層１０２に半導体酸化物パターン層１０３が形成される。
【００１８】
具体的に、バッファ層１０２における酸化シリコン層に半導体酸化物パターン層１０３が形成され、バッファ層１０２における酸化シリコン層に厚さが４００Å〜６００Åの１層の半導体酸化物層が堆積され、その後、フォトレジスト塗布、露光、現像、および剥離のフォトリソグラフィプロセスによって、パターン化された半導体酸化物層を形成することができ、酸化シリコンに窒素が含有されないため、該工程Ｓ１１２において、パターン化された半導体酸化物層が導体化されない。
【００１９】
半導体酸化物パターン層１０３は、第１部分１０３１、および第１部分１０３１と隣接する第２部分１０３２を含み、本実施例の図示において、第２部分１０３２は第１部分１０３１の対向する両側に位置する。
【００２０】
好ましくは、該半導体酸化物はＩＧＺＯであって、インジウム・ガリウム・亜鉛酸化物である。
【００２１】
Ｓ１１３：半導体酸化物パターン層１０３には、順に積層されたゲート絶縁層１０４、およびゲートパターン層１０５が形成される。
【００２２】
ゲート絶縁層１０４は、半導体酸化物パターン層１０３の第１部分１０３１と対向して設置され、ゲート絶縁層１０４は、第３部分１０４１、および第３部分１０４１と隣接する第４部分１０４２を含み、本実施例の図示において、第４部分１０４２は、第３部分１０４１の対向する両側に位置し、かつ第３部分１０４１は、ゲートパターン層１０５と対向して設置される。
【００２３】
具体的に、物理的気相堆積法またはプラズマ気相堆積法を用いてバッファ層１０２に厚さが１０００Å〜２０００Åでありかつ半導体酸化物パターン層１０３を被覆する１層の酸化シリコン層を堆積し、その後、該酸化シリコン層にさらに１層の金属層を堆積し、さらにフォトレジスト塗布、露光、および現像を行った後、金属層および酸化シリコン層を同時にエッチングして、ゲートパターン層１０５およびゲート絶縁層１０４を形成することができ、かつエッチング過程において、図２に示すように、適切なエッチング条件によって、ゲートパターン層１０５がゲート絶縁層１０４の対向する両側からはみ出るようにさせ、両側からのはみ出る一部は第４部分１０４２であり、中間とゲートパターン層１０５が対向して設置された部分は第３部分１０４１である。
【００２４】
金属層は、モリブデン、アルミニウムまたは銅金属層を含むが、それらに制限されない。
【００２５】
好ましくは、第４部分１０４２の長さが０．３μｍ〜１μｍである。
【００２６】
他の実施例において、ゲート絶縁層１０４およびゲートパターン層１０５を２つの工程でそれぞれ形成することができ、先にバッファ層１０２に酸化シリコン層を堆積し、フォトレジスト塗布、露光、現像、エッチングおよび剥離のフォトリソグラフィプロセスを行った後、半導体酸化物パターン層１０３と対向して設置されたゲート絶縁層１０４を形成し、その後、ゲート絶縁層１０４に金属層を堆積し、さらにフォトレジスト塗布、露光、現像、エッチング、および剥離のフォトリソグラフィプロセスを行ってゲートパターン層１０５を形成し、かつゲートパターン層１０５とゲート絶縁層１０４の第３部分１０４１を対向して設置させることができる。
【００２７】
Ｓ１２：バッファ層１０２には、半導体酸化物パターン層１０３、ゲート絶縁層１０４、およびゲートパターン層１０５を被覆する誘電体層１０６が形成される。
【００２８】
誘電体層１０６は、半導体酸化物パターン層１０３と接触する窒化シリコン層を含む。
【００２９】
具体的に、物理的気相堆積法またはプラズマ気相堆積法を用いて、バッファ層１０２に厚さが４０００Å〜５０００Åの１層の窒化シリコン層を堆積して誘電体層１０６を形成するか、あるいはバッファ層１０２に厚さが３０００Åの１層の窒化シリコン層を堆積した後、該窒化シリコン層に厚さが３０００Åの１層の酸化シリコン層を堆積して、共に誘電体層１０６を形成することができ、かつ上記の工程から分かるように、該誘電体層１０６における窒化シリコン層の厚さは半導体酸化物パターン層１０３およびゲート絶縁層１０４の厚さより大きく、半導体酸化物パターン層１０３の第２部分１０３２、ゲート絶縁層１０４の第４部分１０４２と接触することができる。
【００３０】
Ｓ１３：誘電体層１０６に対してアニール処理を行い、アニール過程において、窒化シリコン層は、一部の半導体酸化物パターン層が導体特性を有するようにする。
【００３１】
具体的に、窒化シリコン層に水素原子を含有するため、誘電体層１０６に対するアニール過程において、水素原子は、高温作用下で、図２に示す下方の半導体酸化物パターン層１０３へ拡散し、拡散過程において、半導体酸化物パターン層１０３の第２部分１０３２は窒化シリコン層と接触するため、水素原子は第２部分１０３２まで拡散して、第２部分１０３２に水素原子がドープされて導体特性を有するようにする。
【００３２】
ゲート絶縁層１０４は酸化シリコン層であるため、ゲート絶縁層１０４と対向して設置された第１部分１０３１はゲート絶縁層１０４によって保護され、水素原子が第１部分１０３１まで拡散されることを防止することによって、アニール後、第１部分１０３１が依然として半導体特性を残すようにし、かつ上記の工程Ｓ１１３によって分かるように、ゲート絶縁層１０４の断面におけるサイズはゲートパターン層１０５より大きく、窒化シリコン層における水素原子が下に向かって第１部分１０３１まで拡散することをさらに防止し、第１部分１０３１が依然として半導体特性を残すようにする。
【００３３】
Ｓ１４：導体特性を有する一部の半導体酸化物パターン層と接触するソース１０７およびドレイン１０８が形成される。
【００３４】
図４を参照すれば、該工程Ｓ１４は、具体的に、Ｓ１４１およびＳ１４２を含む。
【００３５】
Ｓ１４１：誘電体層１０６には、一部の半導体酸化物パターン層と連通される接触孔１０６１が開設される。
【００３６】
具体的に、フォトレジスト塗布、露光の方法によって、パターン化された接触孔を形成することができ、その後、ドライエッチングを行い、除去後に接触孔１０６１を得ることができる。
【００３７】
誘電体層１０６において、半導体酸化物パターン層１０３の両側の第２部分１０３２といずれも接触孔１０６１を有する。
【００３８】
Ｓ１４２：誘電体層１０６には、接触孔１０６１によって、一部の半導体酸化物パターン層と接触するソース１０７およびドレイン１０８が形成される。
【００３９】
具体的に、物理的気相堆積法を用いて、誘電体層１０６および接触孔１０６１内に金属を堆積し、金属層を形成することができ、その後、堆積された金属層にフォトレジスト層を堆積し、さらに露光、現像、エッチングおよび剥離の工程を行って、パターン化されたソース１０７およびドレイン１０８を取得し、接触孔１０６１は半導体酸化物パターン層１０３の第２部分１０３２と連通されるため、パターン化されたソース１０７およびドレイン１０８を半導体酸化物パターン層１０３の第２部分１０３２と接触させる。
【００４０】
さらに、本実施例は、Ｓ１５、およびＳ１６をさらに含む。
【００４１】
Ｓ１５：誘電体層１０６には、順に積層された平坦層１０９、および画素定義層１１０が形成される。
【００４２】
具体的に、物理的気相堆積法またはプラズマ気相堆積法を用いて誘電体層１０６に窒化シリコン層または酸化シリコン層を堆積して、平坦層１０９を形成することができ、かつ平坦層１０９に窒化シリコン層または酸化シリコン層を堆積して、フォトレジスト塗布、露光、現像およびエッチングによって画素発光領域を形成し、画素発光領域を有する窒化シリコン層または酸化シリコン層は画素定義層１１０である。
【００４３】
Ｓ１６：画素定義層１１０にＯＬＥＤ素子層１１１が形成される。
【００４４】
具体的に、画素定義層１１０における画素発光領域に対向する位置に、アノード層１１１１、電子輸送層１１１２、発光層１１１３、空孔輸送層１１１４、およびカソード層１１１５が順に形成される。
【００４５】
さらに図２を参照すれば、本発明が提供するＯＬＥＤ表示パネルの実施例は、基板１０１に堆積されたバッファ層１０２、およびバッファ層１０２に順に積層された半導体酸化物パターン層１０３、ゲート絶縁層１０４、およびゲートパターン層１０５と、半導体酸化物パターン層１０３、ゲート絶縁層１０４、およびゲートパターン層１０５を被覆する誘電体層１０６と、半導体酸化物パターン層１０３と接触するソース１０７およびドレイン１０８とを含む。
【００４６】
半導体酸化物パターン層１０３は、第１部分１０３１、および第１部分１０３１と隣接する第２部分１０３２を含み、第１部分１０３１はゲート絶縁層１０４と対向して設置され、第２部分１０３２は導体特性を有する。
【００４７】
具体的に、誘電体層１０６は、半導体酸化物パターン層１０３と接触する窒化シリコン層を含み、窒化シリコンに水素原子を含有するため、製造するとき、窒化シリコン層における水素原子が半導体酸化物パターン層１０３へ拡散し、窒化シリコン層と接触する第２部分１０３２に水素原子がドープされて導体特性を有するようにし、第１部分１０３１はゲート絶縁層１０４と対向して設置されてゲート絶縁層１０４によって保護され、第１部分１０３１に水素原子がドープされることを防止して、半導体特性を残す。
【００４８】
さらに、本実施例における表示パネルは、誘電体層１０６に順に積層された平坦層１０９、画素定義層１１０、およびＯＬＥＤ素子層１１１をさらに含む。
【００４９】
本実施例における各フィルム層について、上記の方法と対応する工程を用いてそれぞれ製造することができ、ここでは改めて記述しない。
【００５０】
従来の技術と異なり、本発明は、基板にバッファ層が堆積され、かつバッファ層には順に積層された半導体酸化物パターン層、ゲート絶縁層、およびゲートパターン層が形成されることと、バッファ層には半導体酸化物パターン層、ゲート絶縁層、およびゲートパターン層を被覆する誘電体層が形成され、誘電体層は、半導体酸化物パターン層と接触する窒化シリコン層を含むことと、誘電体層に対してアニール処理を行い、アニール過程において、窒化シリコン層は、一部の半導体酸化物パターン層が導体特性を有するようにすることと、導体特性を有する一部の半導体酸化物パターン層と接触するソースおよびドレインが形成されることとを含む方法によって、窒化シリコンに水素含有量が多い特徴を利用し、窒化シリコン層と接触する導体特性を有する一部の半導体酸化物パターン層に、水素原子をドープし続けて導体特性を保持させることができ、これにより、この一部の半導体酸化物パターン層とソースおよびドレインとの接触抵抗を低い状態に保持し続け、ＴＦＴ機能を実現させることができる。
【００５１】
上記は本発明の実施例に過ぎず、本発明の特許請求の範囲を制限するものでなく、本発明の明細書および図面の内容を利用して作られた均等の構造または均等の工程変化、または他の関連する技術分野に直接または間接的に運用されるものは、いずれも一義的に本発明の特許請求の範囲内に属する。
【図１】
2020520557.tif 000003
【図２】
2020520557.tif 000004
【図３】
2020520557.tif 000005
【図４】
2020520557.tif 000006
【国際調査報告】
2020520557.tif 000007
2020520557.tif 000008
2020520557.tif 000009
2020520557.tif 000010