(57)【要約】  説明される例において、集積回路（ＩＣ）チップ（２）が、スタートトリガ信号に基づいてフレームパルスを生成するルートタイマ（１０）を含む。ＩＣチップ（２）はまた、ルートタイマ（１０）及び別のＩＣチップの一方から提供される、フレームパルス及び同期信号の選択された一方に基づいて、クロック信号を提供するハードウェアクロック制御（１２）を含む。ＩＣチップ（２）は更に、アナログデジタルコンバータ（ＡＤＣ）（２０）を含む。ＡＤＣ（２０）の各々が、クロック信号に基づいて、複数の無線周波数（ＲＦ）レシーバ（１８）のそれぞれ１つのＲＦレシーバ（１８）の出力をサンプリングするように構成される。
2020513539.tif 000002
【特許請求の範囲】
【請求項１】
集積回路（ＩＣ）チップであって、
スタートトリガ信号に基づいてフレームパルスを生成するルートタイマ、
前記フレームパルスの選択される１つ、及び前記ルートタイマ及び別のＩＣチップの１つから提供される同期信号に基づいて、クロック信号を提供するハードウェアクロック制御、及び
複数のアナログデジタルコンバータ（ＡＤＣ）、
を含み、
前記複数のＡＤＣの各々が、前記クロック信号に基づいて複数の無線周波数（ＲＦ）レシーバのそれぞれ１つのＲＦレシーバの出力をサンプリングするように構成される、
ＩＣチップ。
【請求項２】
請求項１に記載のＩＣチップであって、
前記ルートタイマから提供される前記フレームパルスに基づいて、ソフトウェア動作のタイミングを制御するマイクロコントローラを更に含み、
前記ハードウェアクロック制御により提供される前記クロック信号によって制御される動作がタイトウィンドウ内で同期され、前記ソフトウェア動作がルーズウィンドウ内で同期される、
ＩＣチップ。
【請求項３】
請求項２に記載のＩＣチップであって、前記ソフトウェア動作が、複数のＲＦトランスミッタ及び前記複数のＲＦレシーバの１つ又は複数に対する較正及び組み込み自己テスト（ＢＩＳＴ）の１つ又は複数を含む、ＩＣチップ。
【請求項４】
請求項３に記載のＩＣチップであって、前記ソフトウェア動作がレーダーチャープを更に含む、ＩＣチップ。
【請求項５】
請求項１に記載のＩＣチップであって、前記ルートタイマが前記同期信号を生成し、前記同期信号が前記ＩＣチップの同期出力端子に提供される、ＩＣチップ。
【請求項６】
請求項５に記載のＩＣチップであって、
前記スタートトリガ信号を提供するために前記同期信号を選択するトリガセレクタを更に含み、
前記同期信号が、前記ハードウェアクロック制御の入力に結合される前記ＩＣチップの同期入力にフィードバックされる、
ＩＣチップ。
【請求項７】
請求項１に記載のＩＣチップであって、前記ハードウェアクロック制御が、
スタートクロック信号を生成するために、前記フレームパルスと前記同期信号との間で選択するクロックセレクタ、
前記複数のＡＤＣに対する前記ハードウェアクロック制御の前記クロック信号を生成するＡＤＣクロック生成器、
前記フレームパルスに基づいてストップクロック信号を生成するハードウェアリーフタイマ、及び
前記クロックセレクタからの前記スタートクロック信号及び前記ハードウェアリーフタイマからの前記ストップクロック信号に基づいて、前記クロック信号を出力する同期ゲータ、
を含む、ＩＣチップ。
【請求項８】
請求項７に記載のＩＣチップであって、
前記同期ゲータが、１つ又は複数のデジタル論理ゲートを含み、
前記１つ又は複数のデジタル論理ゲートが、前記スタートクロック信号及び前記ストップクロック信号に基づいて、前記クロック信号を前記ＡＤＣクロック生成器から前記ＡＤＣに出力する、
ＩＣチップ。
【請求項９】
請求項７に記載のＩＣチップであって、
前記スタートトリガ信号を提供するために、前記同期信号と前記ソフトウェアトリガとの間で選択するトリガセレクタを更に含み、
前記クロックセレクタ及び前記トリガセレクタが、前記ＩＣチップの動作のモードを設定するモード選択信号に基づいて制御される、ＩＣチップ。
【請求項１０】
請求項９に記載のＩＣチップであって、
前記ＩＣチップの動作の前記モードが、シングルモード、マスターモード、及びスレーブモードの１つである、ＩＣチップ。
【請求項１１】
請求項１０に記載のＩＣチップであって、
前記スレーブモードで動作する前記ＩＣチップに応答して、前記トリガセレクタが、別のＩＣチップから受信された前記同期信号を選択し、前記同期信号を前記スタートトリガとして提供する、ＩＣチップ。
【請求項１２】
請求項１に記載のＩＣチップであって、オブジェクトの検出を促進するために、前記複数のＡＤＣの各々によって出力されるデータを解析するマイクロコントローラを更に含む、ＩＣチップ。
【請求項１３】
請求項１に記載のＩＣチップであって、
ＲＦ信号を出力する複数のトランスミッタ、及び
複数のレシーバ、
を更に含み、
前記ハードウェアクロック制御が、前記トランスミッタ及びレシーバの各々の動作を制御するために前記クロック信号を提供する、
ＩＣチップ。
【請求項１４】
請求項１３に記載のＩＣチップであって、前記ハードウェアクロック制御が、
前記複数のトランスミッタ及び前記複数のレシーバをイネーブル及びディスエーブルすることと、レーダーチャープ周波数生成及び／又は送信と、レーダーチャープに調整された信号生成と、前記複数のＡＤＣの前記出力のデジタル処理との少なくとも１つの前記タイミングを制御するハードウェアリーフタイマを更に含む、ＩＣチップ。
【請求項１５】
集積回路（ＩＣ）チップであって、
ソフトウェアトリガ信号を生成するマイクロコントローラ
前記ソフトウェアトリガ信号を受信し、スタートトリガ信号を生成するために同期信号を選択する、トリガセレクタ、
前記スタートトリガ信号に基づいて、前記同期信号を生成するルートタイマであって、前記同期信号が、前記ＩＣチップの同期入力ポートに結合される前記ＩＣチップの同期出力ポートに提供される、前記ルートタイマ、
前記同期入力ポートにおいて受信される前記同期信号に基づいてクロック信号を提供するハードウェアクロック制御、及び
各々が、前記クロック信号に基づいて複数のレシーバのそれぞれ１つのレシーバの出力をサンプリングするように構成される複数のアナログデジタルコンバータ（ＡＤＣ）、
を含む、ＩＣチップ。
【請求項１６】
請求項１５に記載のＩＣチップであって、前記ハードウェアクロック制御が、
スタートクロック信号を生成するために前記同期信号を選択するクロックセレクタ、
前記複数のＡＤＣに対する前記ハードウェアクロック制御の前記クロック信号を生成するＡＤＣクロック生成器、
ストップクロック信号を生成するハードウェアリーフタイマ、及び
前記スタートクロック信号及び前記ストップクロック信号に基づいて、前記クロック信号を出力する同期ゲータ、
を含む、ＩＣチップ。
【請求項１７】
請求項１６に記載のＩＣチップであって、前記マイクロコントローラが、前記ルートタイマによって生成されるフレームパルスに基づいてレーダーソフトウェア動作を実行する、ＩＣチップ。
【請求項１８】
システムであって、
オブジェクトの位置を判定するためにレーダーデータを処理するコントローラ、
マスター集積回路（ＩＣ）チップ、及び
１つ又は複数のスレーブＩＣチップ、
を含み、
前記マスターＩＣチップが、
事前定義されたインスタンスにおいて複数の受信されたＲＦ信号をサンプリングするように構成され、前記サンプリングのタイミングが、前記マスターＩＣチップによって生成される同期信号に基づき、及び
前記同期信号に対応するタイミングに基づいて複数のソフトウェア動作を実施することを行うように構成され、
前記１つ又は複数のスレーブＩＣチップが、
事前定義されたインスタンスにおいて複数の受信されたＲＦ信号をサンプリングするように構成され、前記サンプリングのタイミングが、前記マスターＩＣチップによって生成される前記同期信号に基づき、及び
前記同期信号に対応するタイミングに基づいて複数のソフトウェア動作を実施することを行うように構成される、
システム。
【請求項１９】
請求項１８に記載のシステムであって、前記マスターＩＣチップと、前記１つ又は複数のスレーブＩＣチップの各々とが同じ回路設計を有する、システム。
【請求項２０】
請求項１８に記載のシステムであって、前記マスターＩＣチップによる前記サンプリングの前記事前定義されたインスタンス、及び、１つ又は複数のスレーブＩＣチップによる前記サンプリングの前記事前定義されたインスタンスが、互いに４ナノ秒以内に同期される、システム。
【請求項２１】
請求項１８に記載のシステムであって、前記マスターＩＣチップ及び前記１つ又は複数のスレーブＩＣチップの各々が、前記事前定義されたインスタンスにおける前記サンプリングを促進するために、１つ又は複数のアナログデジタルコンバータ（ＡＤＣ）のクロックエッジをイネーブルするハードウェアクロック制御モジュールを含む、システム。
【発明の詳細な説明】
【技術分野】
【０００１】
本願は、全体的に、集積回路（ＩＣ）チップに関し、特に、無線周波数（ＲＦ）レシーバのサンプリングを制御するためのタイミングを生成するＩＣチップに関する。
【背景技術】
【０００２】
クロック信号は、高状態と低状態の間で振動する特定のタイプの信号である。より複雑な配置も用いられるが、最も一般的なクロック信号は、５０％デューティーサイクルを有する矩形波の形式であり、通常、固定の一定周波数を有する。同期のためにクロック信号を用いる回路は、立ち上がりエッジ又は立ち下がりエッジ、或いは、ダブルデータレートの場合にクロックサイクルの立ち上がりエッジと立ち下がりエッジの両方、のいずれかにおいてアクティブになり得る。クロック信号は、デジタル回路における構成要素の行為を調整するために用いられる。クロック信号はクロック生成器によって生成される。一例として、レーダーシステムは、トランスミッタ、レシーバ、及び他の構成要素の動作を同期させるために、クロック信号を用いる。
【発明の概要】
【０００３】
一つの例は、スタートトリガ信号に基づいてフレームパルスを生成するルートタイマを含み得る集積回路（ＩＣ）チップに関連する。ＩＣチップはまた、ルートタイマ及び他のＩＣチップの一方から提供されるフレームパルス及び同期信号の選択される１つに基づいてクロック信号を提供するハードウェアクロック制御を含み得る。ＩＣチップは更に、アナログデジタルコンバータ（ＡＤＣ）を含み得る。ＡＤＣの各々は、クロック信号に基づいて、複数の無線周波数（ＲＦ）レシーバのそれぞれ１つのＲＦレシーバの出力をサンプリングするように構成される。
【０００４】
別の例は、ソフトウェアトリガ信号を生成するマイクロコントローラ、及びソフトウェアトリガ信号を受信し、同期信号を選択してスタートトリガ信号を提供するトリガセレクタを含み得るＩＣチップに関連する。ＩＣチップはまた、スタートトリガ信号に基づいて同期信号を生成するルートタイマを含み得る。同期信号は、ＩＣチップの同期入力ポートに結合されるＩＣチップの同期出力ポートに提供され得る。ＩＣチップは更に、同期入力ポートにおいて受信される同期信号に基づいてクロック信号を提供するハードウェアクロック制御を含み得る。ＩＣチップは更に、各々がクロック信号に基づいて複数のレシーバのそれぞれ１つの出力をサンプリングするように構成されるＡＤＣを含む。
【０００５】
更に別の例は、オブジェクトの位置を判定するためにレーダーデータを処理するレーダーコントローラを含み得るレーダーシステムに関連する。レーダーシステムはまた、マスターレーダー集積回路（ＩＣ）チップを含み得る。マスターＩＣチップは、所定のインスタンスにおいて、受信されたＲＦ信号をサンプリングするように構成され得る。サンプリングのタイミングは、マスターＩＣチップによって生成される同期信号に基づく。マスターＩＣチップはまた、同期信号に対応するタイミングに基づいてソフトウェア動作を実施し得る。レーダーシステムは更に、１つ又は複数のスレーブＩＣチップを含み得る。１つ又は複数のスレーブＩＣチップの各々は、所定のインスタンスにおいて、受信されたＲＦ信号をサンプリングするように構成され得る。サンプリングのタイミングは、マスターＩＣチップによって生成される同期信号に基づき得る。各スレーブＩＣチップはまた、同期信号に対応するタイミングに基づいてソフトウェア動作を実施するように構成され得る。
【図面の簡単な説明】
【０００６】
【図１】集積回路（ＩＣ）チップの一例の図を示す。
【０００７】
【図２】ＩＣチップに対するタイミング図を示す。
【図３】ＩＣチップに対するタイミング図を示す。
【０００８】
【図４】レーダーＩＣチップに対する図を示す。
【０００９】
【図５】レーダーＩＣチップのタイミング図を示す。
【００１０】
【図６】シングルモードで動作するレーダーＩＣチップの一例の図を示す。
【００１１】
【図７】マスターモードで動作するレーダーＩＣチップの一例の図を示す。
【００１２】
【図８】スレーブモードで動作するレーダーＩＣチップの一例の図を示す。
【００１３】
【図９】レーダーシステムの一例を示す。
【００１４】
【図１０】レーダーシステムの別の例を示す。
【発明を実施するための形態】
【００１５】
説明される例において、集積回路（ＩＣ）チップが、ＩＣチップ内、及び他のＩＣチップ内の種々の構成要素の動作を制御するために、クロック信号を生成し得る。ＩＣチップは、シングルモード、マスターモード、又はスレーブモードで動作するようにプログラム／設定され得る。ＩＣチップは、相対的に高度な同期（例えば、１０ナノ秒以内）を必要とする無線周波数（ＲＦ）レシーバをサンプリングするアナログデジタルコンバータ（ＡＤＣ）を含むモジュールを制御するための機能を含む。ＩＣチップはまた、約１０マイクロ秒のタイミング内の同期を必要とするソフトウェア機能（例えば、較正及び組み込み自己テスト（ＢＩＳＴ））の動作を制御し得る。
【００１６】
シングルモードにおいて、ＩＣチップは、それ自体のタイミング動作を制御し得る。マスターモードにおいて、ＩＣチップは、スレーブモードで動作する１つ又は複数のＩＣチップに提供される同期信号を生成するために用いられ得る。同期信号は、「ルート」トリガ（例えば、フレームパルス）を生成するために用いられ得、「ルート」トリガは、ＩＣチップ上で動作するモジュール（例えば、ＡＤＣ）のタイミングを制御するために用いられる１つ又は複数の「リーフ」トリガを生成するために用いられ得る。また、ルートトリガは、ソフトウェア機能の動作を制御するために、処理ユニット（例えば、マイクロコントローラ）によって用いられ得る。このように、同じＩＣレーダーチップ設計が、単一のＩＣチップソリューション又は多数のＩＣチップのソリューションにおいて用いられ得る。本明細書における多くの例において、タイミングは、１つ又は複数のレーダーＩＣチップにおいて実装される構成要素の同等の行為の文脈で説明される。しかしながら、本明細書において説明されるアプローチは、チップ間同期を提供するため等の、他のタイプのＩＣチップに適用可能である。
【００１７】
図１は、ＩＣチップ２の一例のブロック図を示す。例えば、ＩＣチップ２はレーダーシステムに用いられ得る。そのような状況において、ＩＣチップ２は、衝突回避システム、自動レーンシフトシステム、オートクルーズ制御システム等の、レーダーを用いるオートモーティブ検出システムに用いられ得る。本明細書に説明するように、ＩＣチップ２は、単一のＩＣチップ２ソリューションにおいて実装され得るか、又は、類似の様式で動作する１つ又は複数の付加的なＩＣチップ２と通信状態とされ得る。
【００１８】
ＩＣチップ２は、ＩＣチップ２の或る動作を実施するためのモジュールを含み得る。また、ＩＣチップ２のモジュールは、或るレーダー関連の機能を実施するものとして説明されるが、他の例において、異なるモジュールが、本明細書で説明される以外の機能を実施し得る。
【００１９】
ＩＣチップ２はマイクロコントローラユニット（ＭＣＵ）６を含み得る。ＭＣＵ６は、非一時的機械可読媒体にストアされる機械可読命令を実行するように構成されるプロセッサコアを含み得る。非一時的機械可読媒体は、ＭＣＵ６に埋め込まれ得るか、又はＭＣＵ６の外にあり得る。幾つかの例において、ＭＣＵ６は、デジタル信号プロセッサ（ＤＳＰ）として動作し得る。
【００２０】
ＩＣチップ２は、既知周波数の信号であるシステムクロックを有する。システムクロックは、直接的に、又はチップにおけるデジタルハードウェア回路及びプロセッサによる除算又は積算の後、間接的に用いられ得る。幾つかの例において、システムクロックは、例えばオシレータ又は位相同期ループ等により、ＩＣチップ２内で（例えば、ローカルで）生成され得る。或いは、他の例において、システムクロックは、ＩＣチップ２の入力ピンにおいて、外部ソースから受け取られ得る。
【００２１】
ＩＣチップ２は、シングルモード、マスターモード、又はスレーブモードを含み得るような、複数のモードの任意のモードで動作するように設定され得る。ＩＣチップ２は、モード制御信号（図１において、「ＭＯＤＥ  ＣＯＮＴＲＯＬ」と示される）によって制御され得るトリガセレクタ８を含み得る。例えば、トリガセレクタ８はマルチプレクサであり得る。また、モード制御信号はローカルで（例えば、ＭＣＵ６によって）生成され得るか、又は、モード制御信号は外部ソース（例えば、レーダーコントローラ）から提供され得る。更に他の例において、モード制御信号はＩＣチップ２の入力ピンによって制御され得る。
【００２２】
ＩＣチップ２がシングルモードで動作している状況において、ＭＣＵ６は、ＭＣＵ６上で実行するソフトウェアによって生成され得るソフトウェアトリガをトリガセレクタ８に提供し得る。ソフトウェアトリガはルートタイマ１０にパスされ得、ルートタイマ１０は、ソフトウェアトリガに応答して、ルートトリガ（例えば、フレームパルス）を生成し得る。そのような状況において、ルートトリガは、ソフトウェアトリガのパススルーバージョン（例えば、遅延、又は非遅延）であり得る。ルートトリガは、ハードウェアクロック制御１２に提供され得、ＭＣＵ６に戻され得る。これに応答して、ハードウェアクロック制御１２は、リーフタイマ（ルートタイマ１０によって生成されるルートトリガに対してスレーブであるタイマ）を生成し得、リーフタイマは、トランシーバ１４及び／又はＩＣチップ２の他の回路又は外部回路の構成要素の動作を制御し得る。ハードウェアクロック制御１２は、タイミング信号を生成及び制御し得る離散回路構成要素（例えば、タイマ、デジタル論理ゲート、トランジスタ、及びスイッチ）で形成され得る。
【００２３】
トランシーバ１４は、Ｍ個のトランスミッタ１６を含み得、Ｍは１に等しいかそれより大きい整数である。また、トランシーバ１４は、Ｎ個のレシーバ１８を含み得、Ｎは１に等しいかそれより大きい整数である。幾つかの例は、トランスミッタ１６より多くのレシーバ１８（又はその逆）を有する。例えば、トランシーバ１４は、３個のトランスミッタ及び４個のレシーバを含み得る。幾つかの例は、等しい数のレシーバ１８及びトランスミッタ１６を有する。各トランスミッタ１６は、周波数帯域における特定の周波数で無線周波数（ＲＦ）信号を放射し得る送信アンテナに結合され得る。また、各レシーバ１８は、周波数帯域内のＲＦ信号を検出し得る受信アンテナに結合され得る。幾つかの例において、Ｍ個のトランスミッタ１６及びＮ個のレシーバ１８の周波数帯域は、約８０ギガヘルツ（ＧＨｚ）から約８１ＧＨｚの範囲であり得る。他の例において、約７６ＧＨｚの周波数等の異なる周波数が用いられ得る。
【００２４】
トランシーバ１４は、トランスミッタ１６によって送信される信号の生成を促進するためのローカルオシレータ（ＬＯ）２２等の構成要素を含み得る。トランシーバ１４はまた、それぞれ（マッチングされる）レシーバ１８に結合されるＮ個のアナログデジタルコンバータ（ＡＤＣ）を含み得る。各ＡＤＣ２０は、対応するレシーバ１８によって受信される信号をサンプリングするように構成され得る。言い換えると、第２のＡＤＣ２０（図２において「ＡＤＣ２」と示される）は、第２のレシーバ１８（図１において「ＲＸ２」と示される）によって検出されるＲＦ信号をサンプリングするように構成され得る。各ＡＤＣ２０は、所定のクロックレートで、それぞれのレシーバ１８によって検出されるＲＦ信号をサンプリングするように構成され得る。幾つかの例において、所定のクロックレートは約１．８ＧＨｚであり得、他の例において、それより高い又は低いサンプリングレートが用いられ得る。
【００２５】
シングルモードにおいて、ルートトリガに基づいて、ハードウェアクロック制御１２は、トランスミッタ１６がＲＦ信号を送信する時間期間、及びトランスミッタ１６がＲＦ信号を（ＬＯ２２を介して）送信する周波数を制御し得る。また、ハードウェアクロック制御１２は、レシーバ１８が着信ＲＦ信号を受信する時間を制御し得る。また、ハードウェアクロック制御１２は、対応するレシーバ１８によって検出されるＲＦ信号をＡＤＣ２０の各々がサンプリングする時間を制御し得る。このように、ハードウェアクロック制御１２は、ＩＣチップ２上の構成要素の動作の継続時間及び順番を制御し得る。
【００２６】
サンプルＲＦ信号はＭＣＵ６に提供され得る。ＭＣＵ６は、オートモーティブ検出システムにおける検出されたオブジェクトの存在（又は不在）を示すデータを引き出すために、レーダーチャープにおいて、サンプリングされたＲＦ信号を処理し得る。幾つかの例において、ＭＣＵ６は、オブジェクトの位置に関する判定を行い得る。それに加えて又はその代わりに、ＭＣＵ６は、オートモーティブ検出システムに対するオブジェクトの位置を判定するために複数のＩＣチップ２からのデータを連携させるように、外部システム（例えば、レーダーコントローラ）にデータを提供し得る。
【００２７】
ルートタイマ１０はまた、ルートトリガをＭＣＵ６に提供し得る。これに応答して、ＭＣＵ６におけるソフトウェアモジュール（例えば、ソフトウェアプロセッサタイミングモジュール）が、ソフトウェア動作及び／又はハードウェアテストのスケジューリングを制御し得る。例えば、ＭＣＵ６は、Ｍ個のトランスミッタ１６及びＮ個のレシーバ１８の各々に対して較正テストをスケジューリングし得る。そのような状況において、ＭＣＵ６は、任意の所与の時間において、トランスミッタ１６及び／又はレシーバ１８の特定のセットのみが較正されることを確実にし得、それによって、意図しない干渉を回避する。また、ＭＣＵ６は、組み込み自己テスト（ＢＩＳＴ）、レーダーチャープ等を実行するための時間を決定するためにルートトリガを用い得る。
【００２８】
シングルモードにおいて、ハードウェアクロック制御１２によって制御される動作は、「タイトウィンドウ」内で同期され得る。本明細書において用いられるように、用語「タイトウィンドウ」は、事前定義された時間内で動作が発生し、その際、その事前定義された時間の周囲に約０．３ｎｓの不確実性を備えることを示す。システムにおいて用いられるクロック周波数に応じ、不確実性は最大約１０ｎｓであり得る。また、ＭＣＵ６によって制御されるソフトウェア動作は、約１０μｓの「ルーズウィンドウ」内で同期され得る。本明細書において用いられるように、用語「ルーズウィンドウ」は、事前定義された時間内に動作が発生し、その際、事前定義された時間の周囲に、タイトウィンドウの不確実性より相対的に大きい、最大約１０μｓの不確実性を備えることを示す。用語「タイトウィンドウ」及び「ルーズウィンドウ」は、この意味で、本明細書を通して複数回用いられる。
【００２９】
ＩＣチップ２がマスターモードで動作する状況において、ルートタイマ１０は、その出力ピンを介して、同期信号を別のＩＣチップ２（図示されない）に提供する。この別のＩＣチップ２は、ＩＣチップ２と同一であり得るが、モード制御信号に応答してスレーブモードで動作し得る。また、マスターモードにおいて、同期信号はハードウェアクロック制御１２に供給される。上述したように、ハードウェアクロック制御１２はまた、モード制御信号を受信する。モード制御信号がマスターに設定され、同期トリガがアクティベートされることに応答して、ハードウェアクロック制御１２は、動作のシングルモード（これは動作がルートトリガに基づく）に関して説明した方法と同様の様式で、同期信号に基づいてトランシーバ１４を制御する。また、マスターモードにおいて、ＭＣＵ６は、トランシーバの動作（例えば、較正、ＢＩＳＴ、レーダーチャープ等）を制御する。
【００３０】
ＩＣチップ２がスレーブモードで動作する状況において、同期信号は、ＩＣチップの入力において、マスターモードで動作する別の外部ＩＣチップから受信される。同期信号は、トリガセレクタ８及びハードウェアクロック制御１２に提供される。また、モード制御信号は、スレーブに設定され、ＩＣチップ内で分配されてトリガセレクタ８及びハードウェアクロック制御１２に提供される。モード制御信号（スレーブに設定されている）は、ルートタイマ１０及びハードウェアクロック制御１２においてクロック信号の生成を制御するために、トリガセレクタ８及びハードウェアクロック制御１２に、同期トリガを選択させる。例えば、同期信号におけるパルスが、ルートタイマ１０によって出力されたルートトリガを、同期信号に調整させるようにリセットさせ得る。また、ハードウェアクロック制御１２及びＭＣＵ６は、シングルモード及びマスターモードの動作と同様に動作を継続し、タイミングは同期信号によって指示される。１つのＩＣチップ２がマスターモードで動作し、１つ又は複数のＩＣチップ２がスレーブモードで動作するマルチチップ例において、スレーブモードで動作するＩＣチップ２の動作は、ローカルで（例えば、ＩＣチップ２に対してローカルな構成要素によって）実行される。また、そのような動作のタイミングは、同期信号を提供する外部ソース（別のＩＣチップ２）によって制御される。
【００３１】
マルチチップ例（１つのＩＣチップ２がマスターモードで動作し、１つ又は複数の残りのＩＣチップがスレーブモードで動作する）においてＩＣチップ２を動作させることによって、チップ間ハードウェア動作（例えば、ＡＤＣ２０のサンプリング）は、「タイトウィンドウ」内で同期され得る。また、そのようなタイトな同期を必要としない複数のＩＣチップ２にわたるソフトウェア動作は、「ルーズウィンドウ」内で同期され得る。また、同期信号が各ＩＣチップ２の間で共通であるので、マスターモードで動作するＩＣチップ２とスレーブモードで動作する残りの１つ又は複数のＩＣチップ２との間でハンドシェイクプロシージャ（例えば、新しいチャネルを確立するためのプロシージャ）を実装する必要がない。
【００３２】
説明されるように、同じＩＣチップ２が、それ自体（例えば、シングルモード）によって配備され得るか又は、１つのＩＣチップ２がマスターとして（マスターモードで）動作し、残りの１つ又は複数のＩＣチップがスレーブとして（スレーブモードで）動作するマルチチップシステム（例えば、マルチチップレーダーシステム）において配備され得る。
【００３３】
図２は、マルチチップレーダーシステムにおけるハードウェアＡＤＣの調整された（同期された）サンプリングの例を図示するタイミング図５０を示す。図３は、マルチチップレーダーシステムにおけるレーダーチップの調整されたソフトウェアタイミングの例を示す別のタイミング図６０を図示する。タイミング図５０及びタイミング図６０は、図１に図示されるタイプの４個のＩＣチップ２を想定し、第１のレーダーチップ２がマスターモードで動作し、第２から第４のレーダーチップ２がスレーブモードで動作する。また、各レーダーチップ２は４個のＡＤＣ２０を有し、合計１６個のＡＤＣ２０を有する（図２にＡＤＣ１〜ＡＤＣ１６として示される信号に対応する）。このように、図２及び図３の説明に関連して、図１の例示のＩＣチップ２を参照する。
【００３４】
図２の例において、タイミング図５０は、トランスミッタ１６の出力周波数（ＬＯ２２によって制御される）を、マイクロ秒（μｓ）における時間の関数として、プロットする。タイミング図５０に図示されるように、周波数は、約８０μｓの時間にわたり、８０ＧＨｚから８１ＧＨｚにランプされる。また、１６個のＡＤＣ２０の各々が、各周波数ランプの間、タイトウィンドウ内で、対応するレシーバをサンプリングするように構成される。
【００３５】
タイミング図４０は、時間に対するＲＦ周波数の挙動を図示する。周波数変調連続波レーダー（ＦＭＣＷレーダー）システムにおいて、ＬＯ２２は、９０マイクロ秒（９０μｓ）にわたり、８０ＧＨｚから８１ＧＨｚに、時間内に線形に変化（ランプアップ又はダウン）する周波数を有する信号を生成する。図１に図示されるＭ個のトランスミッタ１６の１つ又は複数が、アンテナを用いてこの信号を増幅及び送信し得る。電磁信号は、アンテナ、及び図１に図示されるＮ個のレシーバ１８の１つ又はそれ以上のレシーバ１８に存在する回路構成要素を用いて受け取られる。図１に図示されるＮ個のＡＤＣ２０の各々は、Ｎ個のレシーバ１８の対応する１つのレシーバ１８の出力をサンプリングする。タイミング図５０において、０μｓと１００μｓとの間の時間が１チャープと呼ばれる。レーダーフレームが、一連のチャープを含む。レーダーフレームのプロパティには、特定された数及びシーケンスのチャープ、及びレーダーフレームの構成チャープのプロパティが含まれる。チャープのプロパティには、いつ、どれくらいの間、ＬＯ周波数がランプアップ又はダウンを開始すべきか、いつトランスミッタ１６及びレシーバ１８がアクティベート及びディアクティベートされるべきか、いつＡＤＣ２０がレシーバ１８出力をサンプリングするべきかを示す情報を含まれる。
【００３６】
マルチチップレーダーシステムの動作の一例として、１６個のＡＤＣ２０の各々をほぼ同じ時間にサンプリングすることは、マルチチップレーダーシステムのどのレシーバ１８が、検出されたオブジェクトによって反射された送信された信号（これは、反射された信号と称され得る）を受信し、どのレシーバ１８が、反射された信号を受信しないかを示す情報を提供し得る。オブジェクトとマルチチップレーダーシステムとの間の距離が、例えば、送信された信号の送信の時間と、反射された信号のサンプリングの時間とにおける周波数の差などに基づいて判定され得る。例えば、周波数における差は、送信信号及び反射された信号の飛行時間（time of flight）を判定するために用いられ得、それは、検出されたオブジェクトに対する距離を計算するために用いられ得る。
【００３７】
図３の例において、タイミング図６０は、出力周波数をミリ秒（ｍｓ）における時間の関数としてプロットする。説明を簡素化するために、タイミング図５０及び６０は、同じランプ出力信号を異なるスケール（タイミング図５０ではμｓ、及びタイミング図６０ではｍｓ）でプロットする。図３のタイミング図６０において示されるように、特定のスケジュールされた時間（これは周期的又は非同期的であり得る）で、トランシーバ較正（タイミング図６０において「ＣＡＬ」と示される）が実施される。説明されるように、各ＭＣＵ６上で実行するソフトウェアは、相互の較正、レーダーチャープ、及び／又はＢＩＳＴを実施するために、及び種々のＩＣチップ２の間の不要な干渉を回避するために、較正、レーダーチャープのトリガ、ＢＩＳＴ（及び／又はその他のソフトウェア動作）の実行を同期して（例えば、約１０μｓ以内に）スケジューリングする。
【００３８】
タイミング図５０及び６０の各々において、フレームトリガ（ＦＴ）が図示される。ＦＴは、フレームパルスにおけるクロックエッジの例であり得る。ＦＴは、同期信号によって提供され得、同期信号は、マスターＩＣチップ２のルートタイマ１０によって生成され得、３個のスレーブＩＣチップ２に提供され得る。ソフトウェア動作が、レーダーシステムにおけるＩＣチップ２の各々を横切って、約１０μｓ以内に同期され得る。このように、ＩＣチップ２をマスターモード及びスレーブモードで動作させることによって、ハードウェア動作（例えば、ＡＤＣ２０のサンプリング）がタイトウィンドウ内で同期され得、一方、そのようなタイトな同期を必要とする複数のＩＣチップ２にわたるソフトウェア動作がルーズウィンドウ内で同期され得る。複数のＩＣチップ２を用いることで、（例えば、１６個又はそれ以上のレシーバ１８を用いて）ビーム形成が可能になる。従って、ＩＣチップ２は、オートモーティブ検出システムにおける短距離又は長距離レーダー（例えば、１０〜２００メートル以内）検出に用いられ得る。他の例において、ＩＣチップ２はまた、ビーム形成を備えるレーダーを必要とする産業用システムに用いられ得る。
【００３９】
ハードウェア動作（例えば、レシーバのサンプリング）とソフトウェア動作を同期させることは、ＩＣチップ２に関連するトランスミッタ１６及びレシーバ１８の自己較正の間の相互ＲＦ干渉を回避する。
【００４０】
図４は、レーダーＩＣチップ１００の例の構成要素図を示す。レーダーＩＣチップ１００は、図１のＩＣチップ２を実装するために用いられ得る。レーダーＩＣチップ１００はＭＣＵ１０２を含み得る。ＭＣＵ１０２は、ＤＳＰ等のマイクロコントローラであり得る。ＭＣＵ１０２は、タイミング機能を処理するための機械実行可能命令を含み得る。説明を簡略化する目的で、ソフトウェアタイミング１０４と示される別個の構成要素が、ＭＣＵ１０２の外部にあるように図示されている。しかしながら、ソフトウェアタイミング１０４は、ＭＣＵ１０２上で実行するソフトウェアモジュール（例えば、機械可読命令）を表す。
【００４１】
ＩＣチップ２は、マルチプレクサ等のトリガセレクタ１０６を含み得る。トリガセレクタ１０６は、スタートトリガ信号（図４において「スタートトリガ」と示される）を出力するように構成され得、スタートトリガ信号は、ソフトウェアトリガ（図４において「ＳＷトリガ」と示される）とトリガセレクタ１０６において受信され得るハードウェアトリガ（図４において「ＨＷトリガ」と示される）の一方に基づく。ソフトウェアトリガは、チップ上で生成され得、ＭＣＵ１０２から提供され得る。ハードウェアトリガ（同期信号として用いられる）は、同期入力ポート１０５（図４において「ＳＹＮＣＨ  ＩＮＰＵＴ」として示される）から提供され得、それは、１００チップ（マスターモードにおける場合）によって、又は別のチップ（スレーブモードにおける場合）によって生成され得る。トリガセレクタ１０６は、モード制御信号（図４において「ＭＯＤＥ  ＣＯＮＴＲＯＬ」として示される）に基づいて、ソフトウェアトリガ又はハードウェアトリガのいずれかを選択し得る。モード制御信号は、ＭＣＵ１０２又は外部ソースから提供され得る。或いは、他の例において、モード制御信号は、トリガセレクタ１０６にハード配線され得る。更に他の例において、トリガセレクタ１０６は、ＩＣチップ２が実装されるチップ又はシステムに関連する事象又は状態を検出することに応答して、トリガセレクタ１０６を選択するための内部論理を含み得る。
【００４２】
例えば、スタートトリガは、フレームパルス信号であり得る。本明細書において用いられるように、用語「フレームパルス」は、各フレームの開始においてクロックエッジを有する、又は所定の数のフレームの開始においてクロックエッジを有するパルス信号を指す。このように、スタートトリガは、フレームの開始（例えば、およそ４０ｍｓ毎）又は所定の数のフレームの開始を示すクロックパルスを有するパルス信号であり得る。スタートトリガはルートタイマ１０８に提供され得る。スタートトリガにおける各パルスに応答して、ルートタイマ１０８はルートトリガ（例えば、フレームパルス）を生成し得、ルートトリガもフレームの開始を示す。従って、幾つかの例において、ルートトリガは、スタートトリガのパススルーバージョンであり得る。或いは、ルートトリガは、スタートトリガの遅延バージョンであり得る（例えば、１又は複数クロックパルス遅延される）。ルートトリガは、ハードウェアクロック制御１１１の構成要素に出力され得る。ハードウェアクロック制御１１１の構成要素は、図１のハードウェアクロック制御１２を実装し得る。
【００４３】
一例として、ルートトリガは、ハードウェアクロック制御１１１のクロックセレクタ１１２の入力に提供され得る。クロックセレクタ１１２は、ルートトリガか、又は同期入力ポート１０５（本明細書において説明される）において受信される同期信号のいずれかに対応するスタートクロック信号（図４において「ＳＴＡＲＴ  ＣＬＫ」と示される）を出力し得る。クロックセレクタ１１２は、モード制御信号によって制御され得る。
【００４４】
ルートタイマ１０８はまた、フリーランニングカウンタ（ＦＲＣ）信号（図４において「ＦＲＣ」と示される）をハードウェアクロック制御１１１のハードウェアリーフタイマモジュール１１４に提供し得る。ハードウェアリーフタイマモジュール１１４は、各々が１つ又は複数のタイミング信号を生成するハードウェアリーフタイマの集合を表す。ハードウェアリーフタイマモジュール１１４は、レーダーＩＣチップ１００における種々のアクティビティのタイミングを制御するハードウェアリーフタイマを介して、幾つかのデジタル信号（タイミング信号）を生成し得る。これらのアクティビティには、種々のレシーバ、トランスミッタ、及び／又はＬＯ回路のイネーブル及びディスエーブル、ＬＯ出力信号周波数のランプアップ又はダウンの開始及び停止、ＡＤＣ出力のデジタル処理の開始等が含まれ得る。ハードウェアリーフタイマは、ルートタイマ１０８から提供されるルートトリガに基づいて同期されるタイミング信号及び／又はタイミング制御信号を生成し得る回路構成要素を含み得る。同様に、ルートタイマ１０８は、ＦＲＣ信号を、（ＭＣＵ１０２の）ソフトウェアタイミングモジュール１０４に提供し得る。また、マスターモード及びスレーブモード等の動作の幾つかのモードにおいて、ルートタイマ１０８は、同期信号（これは、ハードウェアトリガ信号に対応し得る）を、レーダーＩＣチップ１００の同期出力ポート１１５（図４において「ＳＹＮＣＨ  ＯＵＴＰＵＴ」と示される）において出力し得る。幾つかの例において、同期信号は、ＦＲＣが所定の値に達する毎にパルス発振され得る。
【００４５】
クロックセレクタ１１２は、スタートクロック信号を、ハードウェアクロック制御１１１の同期ゲータ１１６の入力に提供し得る。同期ゲータ１１６はまた、フレームパルス又は同期信号の後、事前定義された時間に、ハードウェアリーフタイマモジュール１１４からクロックストップ信号（図４において「ＳＴＯＰ  ＣＬＫ」と示される）を受信し得る。同期ゲータ１１６は、ハードウェアクロック制御１１１のＡＤＣクロック生成器１１８からクロック信号を受信し得る。ＡＤＣクロック生成器１１８からのクロック信号は、特定のインスタンス（例えば、約２〜１０μｓ毎）においてクロックパルスを有し得る。同期ゲータ１１６は、入力クロックがグリッチ無しに出力に転送されることを確実にする、論理ゲート及びラッチ又はフリップフロップを含むデジタル回路として設計され得る。
【００４６】
同期ゲータ１１６は、１つ又は複数のデジタル論理ゲート及びラッチ又はフリップフロップを含むデジタル回路として実装され得る。同期ゲータ１１６は、スタートクロックにおいて開始されるフレームパルスから、ストップクロック信号がハードウェアリーフタイマモジュール１１４からパルス発振されるまでの時間において、ＡＤＣクロック生成器１１８からのクロック信号のクロックエッジが、同期ゲータ１１６の出力において出力されることを可能にするように構成され得る。出力クロックのイネーブル及びディスエーブルは、いずれの時間にも、出力クロックにおけるグリッチを防止するように成される。同期ゲータ１１６の出力は、４個のＡＤＣ１２０の各々に結合され、ＡＤＣ１２０、及びＡＤＣ１２０の構成要素によるサンプリングクロック及びデジタル状態機械クロックによって用いられる。ＡＤＣ１２０の各々は、それぞれのレシーバ（例えば、図１のレシーバ１８）に結合され得る。幾つかの例において、レシーバは、レーダーＩＣチップ１００の外部にあり得る。他の例において、レシーバはレーダーＩＣチップ１００内に統合され得る。上述したように、同期ゲータ１１６は、出力においてグリッチを防止する。従って、同期ゲータ１１６の出力を用いるハードウェアリーフタイマは、ハードウェアリーフタイマが動作する必要がある期間の間、クロック入力を受け取るように動作し、その期間の終わりにおいて、各ハードウェアリーフタイマの入力クロックが自動的にゲーティングされる。
【００４７】
説明を簡潔にするために、多くの例がハードウェアリーフタイマモジュール１１４を備えて本明細書において説明され、図６〜図８において示される。ハードウェアリーフタイマモジュール１１４は、ルートタイマ１０８から直接的にＦＲＣ及びルートトリガを受け取る幾つかのハードウェアリーフタイマを含む。しかしながら、多くの例において、ハードウェアリーフタイマモジュール１１４又はハードウェアリーフタイマモジュール１１４のハードウェアリーフタイマの幾つかは、同期ゲータ１１６の出力クロックを受け取り、それにより、同期ゲータ１１６を介してルートタイマ１０８に間接的に同期する。それは、タイトな同期を可能にし、一方で、他の構成要素の動作は、本明細書の例に説明されるのと同じままである。
【００４８】
４個のＡＤＣ１２０の各々は、内部クロック、シリアルツーパラレル（Ｓ２Ｐ）インタフェース、有限状態機械（ＦＳＭ）、及び／又は、所定のレート（例えば、１．８ＧＨｚ）においてそれぞれのレシーバの出力のサンプリングをイネーブルするためのその他の回路構成要素を含み得る。各ＡＤＣ１２０は、信号パルスに応答してそれぞれのレシーバの出力をサンプリングするシグマデルタモジュレータ（ＳＤＭ）を含み得る。例えば、各ＡＤＣ１２０は、同期ゲータ１１６の出力におけるクロックパルスが、各ＡＤＣ１２０のＳＤＭをアンゲートし得、それにより、ＡＤＣ１２０の各々に、各それぞれのレシーバの出力をサンプリングさせるように設計され得る。Ｓ２Ｐインタフェースは、それぞれのＡＤＣ１２０によってサンプリングされたビットを連結し得る。また、特定の時間インスタンスにおいて、各ＡＤＣ１２０をリセットするために、ハードウェアリーフタイマモジュール１１４からリセット信号が提供され得る。このように、ＡＤＣクロック生成器１１８によって生成されるスタートクロック信号は、ＡＤＣ１２０に提供され、そのため、各ＡＤＣ１２０のＦＳＭ及びＳ２Ｐインタフェースは、調整された位相を用いてサンプリングサイクルを開始する。
【００４９】
ハードウェアリーフタイマモジュール１１４によって生成されるハードウェアリーフタイマはまた、関連するトランスミッタ（例えば、図１のトランスミッタ１６）及び／又はＬＯ（例えば、図１に図示されるＬＯ２２）上の動作を制御し得る。トランスミッタ及び／又はＬＯは、レーダーＩＣチップ１００に対して内部又は外部にあり得る。また、ハードウェアリーフタイマは、ＤＳＰ及び／又はデジタルデータパス等のプロシージャにおける動作の順を制御し得る。このように、レシーバ出力のサンプリングを含む、ハードウェアリーフタイマモジュール１１４によって生成されるハードウェアリーフタイマによって制御される動作は、タイトウィンドウに同期され得る。
【００５０】
ソフトウェアタイミングモジュール１０４は、較正、ＢＩＳＴ、レーダーチャープ等の動作をスケジューリングし得る。ソフトウェアタイミングモジュール１０４によって制御される動作は、ルーズウィンドウ内でＩＣチップを横断して同期され得る。
【００５１】
１つの例示のソフトウェア動作として、サンプルＲＦ信号は、ＡＤＣ１２０の各々からＭＣＵ１０２に提供され得る。ＭＣＵ１０２は、オートモーティブ検出システムにおいて、検出されたオブジェクトの存在（又は不在）を示すデータを引き出すために、サンプリングされたＲＦ信号をレーダーチャープにおいて処理し得る。幾つかの例において、ＭＣＵ１０２は、オブジェクトの位置に関する判定を行い得る。それに加えて又はその代わりに、ＭＣＵ１０２は、オートモーティブ検出システムに対するオブジェクトの位置を判定するために、複数のレーダーＩＣチップ１００からのデータを連携させるため、データを外部システム（例えば、別のレーダーＩＣチップ又はレーダーコントローラ）に提供し得る。また、レーダーコントローラ（又は他の外部システム）は、他のレーダーＩＣチップ１００との干渉を避けるために、ソフトウェアタイミングモジュール１０４の動作の順を制御し得るタイミング情報をＭＣＵ１０２に提供し得る。
【００５２】
図５は、ハードウェアリーフタイマモジュール１１４により出力されるハードウェアリーフタイマのセットを示すタイミングチャート１５０、１５２、１５４、及び１５６の例を図示する。図５におけるチャートの各々が、約５００μｓの同じフレームに対してスケーリングされる。タイミングチャート１５０において、ＬＯチャープ信号周波数（図５において「ＣＨＡＲＰ  ＬＯ  ＦＲＥＱ」と示される）は、時間の関数としてプロットされる。一例において、ＬＯチャープ信号の周波数は８０ＧＨｚから８１ＧＨｚの範囲にわたり得る。別の例において、ＬＯチャープ信号の周波数は２０ＧＨｚから２１ＧＨｚの範囲にわたり得る。更に他の例において、他の周波数が用いられ得る。タイミングチャート１５２において、送信信号（図５において「ＴＸ  ＥＮＢＬＥ」と示される）電圧が、時間の関数としてプロットされる。送信イネーブル信号は、トランスミッタに、ＬＯチャープ信号に対応する周波数において信号を送信させる。
【００５３】
タイミングチャート１５４は、レシーバＡＤＣイネーブル信号（ストップクロック信号の相補（complement）に対応する）の電圧を、時間の関数としてプロットする。レシーバＡＤＣイネーブル信号は、受信ＡＤＣ１２０に、対応するレシーバをサンプリングさせる。また、タイミングチャート１５６は、チャープ高速フーリエ変換（ＦＦＴ）コンピューティング信号の電圧を時間の関数としてプロットする。チャープＦＦＴコンピューティング信号は、ＭＣＵ１０２に、ＡＤＣ１２０の出力を読み出させる。これは、例えば、オートモーティブ検出システム又はその他のレーダーシステムにおけるオブジェクトの位置及び／又は距離の計算に（例えば、デジタル信号処理を介して）用いられ得る。タイミングチャート１５０〜１５６によって示されるように、ハードウェアリーフタイマモジュール１１４によって生成されるハードウェアリーフタイマは、レーダーＩＣチップ１００の動作を、タイトウィンドウ内で制御し得る。また、図５における例示のハードウェアリーフタイマのリストは網羅的ではない。幾つかの例において、ハードウェアリーフタイマモジュール１１４によって生成されるハードウェアリーフタイマは、それに加えて又はその代わりに、レーダーチャープの生成及び／又は送信、レシーバ回路のイネーブル及びディスエーブル、及び／又は、ほぼ全てのレーダー動作の開始を制御する。
【００５４】
更にまた、ハードウェアリーフタイマモジュール１１４は、トランスミッタ及び／又はレシーバの電力制御等のレーダーチャープに調整される信号生成を制御するハードウェアリーフタイマを生成し得る。例えば、ハードウェアリーフタイマは、トランスミッタ及び／又はレシーバに、レーダーチャープの間、高性能、高電力状態で動作させ得、レーダーチャープが終了すると低性能、低電力状態で動作させ得る。
【００５５】
上述したように、レーダーＩＣチップ１００は、モード制御信号に基づいて、シングルモード、マスターモード、又はスレーブモードで動作し得る。図６は、シングルモードで動作するレーダーチップ１００の例を図示する。図４及び図６において、同じ構造を示すために同じ用語及び参照番号が用いられる。また、説明を簡素化するために、シングルモードでの信号フローを図示するために、図４に示される幾つかの信号は図６から省かれる。
【００５６】
モード制御信号は、トリガセレクタ１０６が、スタートトリガとして、ＭＣＵ１０２からソフトウェアトリガを出力するように、シングルモードに設定され得る。このように、ルートタイマ１０８の出力は、ＭＣＵ１０２によって制御される。また、クロックセレクタ１１２は、（モード制御信号に応答して）ルートタイマ１０８によって出力されるルートトリガ（フレームパルス）を選択する。従って、同期ゲータ１１６の出力は、ＭＣＵ１０２によって制御される。また、シングルモードにおいて、レーダーＩＣチップ１００は、別のレーダーＩＣチップと同期する必要がない。このように、シングルモードにおいて、外部ハードウェアトリガを受け取る可能性がなく、同期信号が提供される必要がない。従って、シングルモードにおいて、ＭＣＵ１０２は、ＡＤＣ１２０のサンプリング、ハードウェアリーフタイマモジュール１１４によって生成されるハードウェアリーフタイマ、及びソフトウェアタイミングモジュール１０４を制御し得る。
【００５７】
図７は、マスターモードで動作し、スレーブモードで動作する別のレーダーＩＣチップ１００に結合される、レーダーチップ１００の例を図示する。図４及び図７において、同じ構造を示すために同じ用語及び参照番号が用いられる。また、説明を簡素化するために、マスターモードでの信号フローを図示するために、図４において示される幾つかの信号は、図７から省かれる。
【００５８】
モード制御信号は、スタートトリガとして、トリガセレクタ１０６がＭＣＵ１０２からソフトウェアトリガを出力するように、マスターモードに設定され得る。このように、ルートタイマ１０８の出力はＭＣＵ１０２によって制御される。同期信号（フレームパルス）は、同期出力ポート１１５において、ルートタイマ１０８によって出力される。そのような状況において、ルートタイマ１０８によって出力される同期信号は、ルートトリガ信号において動作する。また、同期信号は、同期入力ポート１０５においてレーダーＩＣチップ１００にフィードバックされ、クロックセレクタ１１２に結合される。同期入力ポート１０５と同期出力ポート１１５との間の接続は、レーダーＩＣチップ１００のピン間の外部接続であり得、或いは、それはレーダーＩＣチップ１００内の内部接続によって実装され得る。そのような状況において、伝播遅延を、スレーブモードで動作する別のレーダーＩＣチップ１００にマッチさせるために、内部接続において、遅延（例えば、スイッチ及び／又はタイマ）が実装され得る。
【００５９】
また、同期入力ポート１０５において受信される同期信号は、（モード制御信号に応答して）クロックセレクタ１１２によって選択される。従って、同期ゲータ１１６の出力は、ＭＣＵ１０２によって制御される。また、マスターモードにおいて、同期信号は、１つ又は複数のスレーブレーダーＩＣチップに提供され得る。このように、マスターモードにおいて、ＭＣＵ１０２は、レーダーＩＣチップに対してローカルであるＡＤＣ１２０のサンプリング、ハードウェアリーフタイマモジュール１１４によって生成されるハードウェアリーフタイマ、及びソフトウェアタイミングモジュール１０４を制御し得る。
【００６０】
図８は、スレーブモードで動作するレーダーチップ１００の例を図示し、レーダーＩＣチップ１００は、マスターモードで動作する別のレーダーＩＣチップに結合される。図４、図７、及び図８において、同じ構造を示すために同じ用語及び参照番号が用いられる。また、説明を簡素化するために、スレーブモードにおいて信号フローを図示するために、図４に示される幾つかの信号は図８から省かれている。
【００６１】
スレーブモードにおいて、同期信号が同期入力ポート１０５において受信される。同期信号は、マスターモードで動作するレーダーＩＣチップから提供され得、ハードウェアトリガ（例えば、フレームパルス）として、トリガセレクタ１０６に提供される。
【００６２】
モード制御信号は、トリガセレクタ１０６が、スタートトリガとして、ＭＣＵ１０２からハードウェアトリガを出力するように、スレーブモードに設定され得る。これに応答して、ルートタイマ１０８は、スタートトリガに基づいて、ルートトリガをリスタートし得る。スタートトリガは、マスターモードで動作するＩＣチップによって生成される同期信号に基づく。このように、ハードウェアトリガは、スレーブモードで動作するレーダーＩＣチップ１００のルートタイマ１０８を再同期させ、そのため、スレーブモードで動作するレーダーＩＣチップ１００のルートタイマ１０８がマスターモードで動作するＩＣチップのルートタイマに調整される。このように、ルートタイマ１０８の出力は、マスターモードで動作するレーダーＩＣチップによって制御される。そのような再同期は、或る時間期間にわたって、タイマドリフトを低減し得る。
【００６３】
また、同期入力ポート１０５において受信された同期信号は、（モード制御信号に応答して）クロックセレクタによって選択される。従って、同期ゲータ１１６の出力は、マスターモードで動作するレーダーＩＣチップによって制御される。このように、スレーブモードにおいて、マスターモードで動作するレーダーＩＣチップによって提供される同期信号は、ＡＤＣ１２０のサンプリング、ハードウェアリーフタイマモジュール１１４によって生成されるハードウェアリーフタイマ、及びスレーブモードで動作するレーダーＩＣチップ２００に対してローカルであるソフトウェアタイミングモジュール１０４を制御し得る。
【００６４】
スレーブモードで動作するレーダーチップ１００のルートタイマ１０８が、（同期信号を介して）マスターモードで動作するレーダーチップのルートタイマと同期するので、スレーブモードで動作するレーダーチップ１００及びマスターモードで動作するレーダーチップは、構成要素（例えば、トランスミッタ及び／又はレシーバ）の較正、ＢＩＳＴ、種々のレーダーチップ１００間のアクティビティの監視及び機能的レーダーチャープを同期し得る。また、図７及び図８に図示されるように、同期信号は、２つのレーダーＩＣチップ間の適切な伝播遅延マッチを確実にするために、（図７における）マスターモードで動作するレーダーＩＣチップ１００、及び（図８における）スレーブモードで動作するレーダーＩＣチップ１００の両方における同期入力ポート１０５に提供される。
【００６５】
図４〜図８に図示されるように、同じレーダーＩＣチップ１００が、シングルモード、マスターモード、又はスレーブモードで動作し得る。従って、複数のレーダーＩＣチップ１００が必要とされる状況において、マスターモードで動作するレーダーＩＣチップ１００は、接続されているレーダーＩＣチップ１００の各々に対する全体的なタイミングを制御し得る。また、１つのみのレーダーＩＣチップ１００が必要とされている状況において、異なるレーダーＩＣチップ１００を再設計／製造する必要性が存在しない。
【００６６】
また、レーダーＩＣチップ１００がスレーブモードで動作する状況においても、較正及び／又はレーダーチャープの制御等のソフトウェア動作が、レーダーＩＣチップ１００のＭＣＵ１０２上で実施され得る。このアーキテクチャは、各接続されているレーダーＩＣチップ１００のＭＣＵ１０２間で、そのようなソフトウェア動作の処理負荷を分散する。
【００６７】
図４〜図８に関して図示及び説明されるように、複数のレーダーＩＣチップ１００にわたるハードウェア動作（ＡＤＣ１２０のサンプリングを含む）が、タイトウィンドウ内で同期され得る。そのようなタイトな同期を必要としない、複数のレーダーＩＣチップ１００にわたるソフトウェア動作は、ルーズウィンドウ内で同期され得る。このように、マルチチップシステムにおいて、複数のレーダーＩＣチップ１００間で２つのレベルの同期（ルーズとタイト）を達成するために、同じレーダーＩＣチップ１００が用いられ得る。また、（図７及び図８に示されるように）同期信号は、各レーダーＩＣチップ１００の間で共通なので、マスターレーダーＩＣチップ１００と１つ又は複数のスレーブレーダーＩＣチップ１００との間で、ハンドシェイクプロシージャを実装する必要性が存在しない。
【００６８】
図９は、レーダーＩＣチップ２及び／又は図５〜図８に図示されるレーダーＩＣチップ１００を用い得るレーダーシステム２００の例を図示する。レーダーシステム２００の構成要素は、印刷回路基板（ＰＣＢ）２０２上に搭載され得る。例えば、レーダーシステム２００は、オートモーティブ検出システム又はその他のレーダーシステムに用いられ得る。レーダーシステム２００は、レーダーＩＣチップからの（例えば、その上で動作するＭＣＵからの）レーダーデータを処理するために、レーダー制御２０４を含み得る。レーダー制御２０４は、機械可読命令をストアするメモリにアクセスする、マイクロコントローラ又は１つ又は複数のプロセッサコアとして実装され得る。
【００６９】
レーダーシステム２００はまた、マスターレーダーＩＣチップ２０６、及びＫ個のスレーブレーダーＩＣチップ２０８を含み得、Ｋは、１に等しいか又はそれ以上の整数である。マスターレーダーＩＣチップ２０６は、図１に図示されるレーダーチップ２、及び／又は図５及び図７に図示されマスターモードで動作するレーダーＩＣチップ１００として実装され得る。Ｋ個のスレーブレーダーＩＣチップ２０８の各々は、図１に図示されるＩＣチップ２、及び／又は図５及び図８に図示されスレーブモードで動作するレーダーＩＣチップ１００として実装され得る。従って、マスターレーダーＩＣチップ２０６及びＫ個のスレーブレーダーＩＣチップ２０８の各々は、同じチップ設計の異なるインスタンスであり得る。マスターレーダーＩＣチップ２０６及びＫ個のスレーブレーダーＩＣチップ２０８の動作のモードは、それぞれのローカルソフトウェア構成に基づいて、及び／又はＰＣＢ２０２上のＩＣチップピン構成に基づいて設定され得る。
【００７０】
マスターレーダーＩＣチップ２０６は、Ｋ個のスレーブレーダーＩＣチップ２０８の各々に提供され、マスターレーダーＩＣチップ２０６にフィードバックされる、同期信号（例えば、図９において「ＳＹＮＣ  ＳＩＧＮＡＬ」と示されるフレームパルス）を生成し得る。同期信号は、マスターＩＣレーダーチップ２０６及びＫ個のスレーブレーダーＩＣチップ２０８の各々の間で、ハードウェア動作（例えば、レシーバのサンプリング）をタイトウィンドウにおいて、及びソフトウェア動作（自己較正、ＢＩＳＴ、レーダーチャープ）等をルーズウィンドウにおいて同期させ得る。
【００７１】
例えば、レーダー制御２０４は、或るソフトウェア機能（例えば、調整及び／又はＢＩＳＴ）を実施するために、時間ウィンドウを（例えば、時分割多重を介して）マスターレーダーＩＣチップ２０６及びスレーブレーダーＩＣチップ２０８に割り振り得る。割り振られた時間ウィンドウ及び同期信号に基づいて、マスターレーダーＩＣチップ２０６、及びスレーブレーダーＩＣチップ２０８の各々は、調整及び／又はＢＩＳＴの間に生じ得る相互干渉を回避するために協調して動作し得る。
【００７２】
また、動作の間、マスターレーダーＩＣチップ２０６、及びスレーブレーダーＩＣチップ２０８の各々は、レーダーデータをレーダー制御２０４に提供し得る。レーダーデータは、レーダーＩＣチップ２に対するオブジェクトの距離及びオブジェクトの方向を判定するために照合され用いられ得るデータを含み得る。
【００７３】
また、マスターレーダーＩＣチップ２０６は、（幾つかの例において）相補型金属酸化物半導体（ＣＭＯＳ）信号ワイヤ等の単一ワイヤを介して提供され得る１つのみの信号を用いて、マスターレーダーＩＣチップ２０６及びＫ個のスレーブレーダーＩＣチップ２０８の動作を同期させ得る。
【００７４】
一例を図４〜図９に関連して説明する。ＰＣＢ２０２は、レーダーシステム２００を含む。レーダーシステム２００は、図９において２０６及び２０８と示され、各々が図４に示されるレーダーＩＣチップ１００として実装される、幾つかのレーダーＩＣチップを含む。レーダー制御２０４、及びレーダーＩＣチップ２０６及び２０８の１つは、レーダーＩＣチップ２０６及び２０８の中にレーダーフレームのプロパティを構成する。レーダーＩＣチップの１つ、即ち、図９におけるレーダーＩＣチップ２０６は、マスターモードで動作するように構成され、残りのレーダーＩＣチップ２０８はスレーブモードで動作するように構成される。
【００７５】
マスターモードにおいて、マスターレーダーＩＣチップ２０６のＭＣＵ１０２（図４に図示される）はソフトウェアトリガを生成し、ソフトウェアトリガは、２０２において、レーダーフレームが発生すべきであることをレーダーシステムに示す信号事象である。この事象は、上記で定義されるようにフレームパルスと称される、デジタルパルスの形式で示され得る。マスターレーダーＩＣチップ２０６におけるトリガセレクタ１０６（マルチプレクサ）は、このソフトウェアトリガをルートタイマ１０８（図４に図示される）に転送し、ルートタイマ１０８は、この事象の時間から時間のカウントを開始する（ルートタイマ１０８は、この事象以来、システムクロックのエッジがいくつ発生したかをカウントすることによってこれを行う）。ＭＣＵ１０２（図４に図示される）、又はその他のデジタル状態機械におけるマスターレーダーＩＣ上でのソフトウェア又はファームウェア実行は、事前定義された値にルートタイマ値が達すると、種々のレーダー動作をトリガする。レーダー動作は、レーダー構成要素、或いは、レーダーチャープ又はフレームの較正又はＢＩＳＴの実行を含み得る。レーダー動作は、ＭＣＵ１０２のための、ルートタイマ１０８による１つ又は複数の後続のソフトウェアトリガの生成も含み得る。ルートタイマ１０８によって生成されるフレームパルスはまた、フレームパルスを同期ゲータ１１６に転送するように構成されるクロックセレクタ１１２（マルチプレクサ）に送られる。
【００７６】
同期ゲータ１１６は、１つ又は複数のデジタル論理ゲート及びフリップフロップのセットとして実装され得る。同期ゲータ１１６は、フレームパルスからストップクロック信号がハードウェアリーフタイマモジュール１１４からパルス発振されるまでの時間において、ＡＤＣクロック生成器１１８からのクロック信号のクロックエッジが、ＡＤＣ１〜４  １２０（図４に図示される）に同時に（又はほぼ同時に）出力されることを可能にする。これは、ＡＤＣ出力を用いるオブジェクト方向の方向の判定が正確であるように、ＡＤＣ１〜４  １２０の各々が、それらのそれぞれのレシーバ出力をタイトウィンドウ内でサンプリングすることを確実にする。
【００７７】
ルートタイマ１０８はまた、マスターレーダーＩＣチップ２０６における一層多くのカウンタのタイミングを制御し、これらのカウンタは、図４に図示されるハードウェアリーフタイマモジュール１１４によって集合的に表される。ハードウェアリーフタイマモジュール１１４は、ハードウェアリーフタイマを介して、幾つかのデジタル信号を生成し得る。デジタル信号は、種々のＲＸ／ＴＸ／ＬＯ回路のイネーブル及びディスエーブル、ＬＯ出力信号周波数のランプアップ又はダウンの開始及び停止、ＡＤＣ出力のデジタル処理の開始等、マスターレーダーＩＣチップ２０６における種々のアクティビティのタイミングを制御し得る。
【００７８】
スレーブレーダーＩＣチップ２０８のうちの１つのスレーブレーダーＩＣチップ２０８の動作が説明され、他のスレーブレーダーＩＣチップ２０８は同様に動作する。また、マスターレーダーＩＣチップ２０６のルートタイマ１０８によって生成されるフレームパルスは、スレーブレーダーＩＣチップ２０８の同期ゲータ１１６及びルートタイマ１０８に、スレーブレーダーＩＣチップ２０８における、それぞれ、クロックセレクタ１１２及びトリガセレクタ１０６の適切な構成を介して、（同期信号として）転送される。フレームパルスを受け取ると、スレーブレーダーＩＣチップ２０８のルートタイマ１０８は、それ自体をリセットし、マスターレーダーＩＣチップ２０６のルートタイマ１０８とアライメント状態にさせる（アライメントは、同じ値又は既知の差の値を意味し得る）。スレーブレーダーＩＣチップ２０８における構成要素の動作のリセットは、マスターレーダーＩＣチップ２０６と同じである。これは、マスターレーダーＩＣチップ２０６のＡＤＣ１〜４  １２０及びスレーブレーダーＩＣチップ２０８のＡＤＣ１〜４  １２０がそれらのＲＸ出力を同時に（又はほぼ同時に）サンプリングすることを確実にし、そのため、ＡＤＣ出力を用いるオブジェクト方向の方向の判定が正確となる。１つのみのレーダーＩＣチップを備えるシステムにおけるものより、組み合わされたマスタースレーブシステムにおける一層多くのＡＤＣ１２０の存在が、改善されたオブジェクト位置判定機能を提供する。また、これは、マスターレーダーＩＣチップ２０６及びスレーブレーダーＩＣチップ２０８におけるハードウェアリーフタイマが、タイトウィンドウ同期で動作することを確実にする。
【００７９】
一例において、ＰＣＢ２０２は、スレーブレーダーＩＣチップ２０８のみを含み、ソフトウェアトリガ又はフレームパルスの生成の機能は、マスターレーダーＩＣチップ２０６におけるＭＣＵ１０２の代わりに、レーダー制御２０４において機能するマイクロコントローラによって実行される。そのような状況において、ソフトウェアトリガ又はフレームパルスは、全てのスレーブレーダーＩＣチップ２０８に通信され、残りの動作は上述された例に説明されたものに類似する。
【００８０】
図１０は、レーダーシステム２５０の別の例を図示する。レーダーシステム２５０は、マスターＩＣチップ２５２及びスレーブＩＣチップ２５４を含み得る。マスターＩＣチップ２５２は、マスターモードで動作する図４のレーダーＩＣチップ１００のインスタンスとして実装され得る。同様に、スレーブＩＣチップ２５４は、スレーブモードで動作する図４のレーダーＩＣチップ１００のインスタンスとして実装され得る。このように、本明細書に説明されるように、マスターＩＣチップ２５２及びスレーブＩＣチップ２５４の各々が、同じＩＣチップ設計の異なるインスタンスとして実装され得る。マスターＩＣチップ２５２及びスレーブＩＣチップ２５４の各々は、ＰＣＢ２５６上に搭載され得る。また、マスターＩＣチップ２５２及びスレーブＩＣチップ２５４の各々の動作のモードは、ソフトウェア構成及び／又はＰＣＢ２５６上のＩＣチップピン構成等により、設定され得る。
【００８１】
マスターＩＣチップ２５２はルートタイマ２５８を含み得、ルートタイマ２５８は、スレーブＩＣチップ２５４のトリガセレクタ２６０に提供される同期信号（図１０において「ＳＹＮＣ  ＳＩＧＮＡＬ」として示される）を生成し得る。同期信号は、各フレームの開始、又はフレームのセットの開始において、クロックエッジを提供するフレームパルス信号であり得る。トリガセレクタ２６０は、同期信号をスタートトリガ信号として、スレーブＩＣチップ２５４のルートタイマ２６２に転送し得る。スタートトリガ（同期信号に対応する）における各フレームパルスに応答して、ルートタイマ２６２は、ルートトリガをリスタート／リセットし得、そのため、ルートトリガが同期信号に調整される。
【００８２】
マスターＩＣチップ２５２及びスレーブＩＣチップ２５４の各々は、同期信号によって直接的に又は間接的に制御されるタイミングを用いてレーダー動作を実行するためのマイクロコントローラ（プロセッサ）２６４及び２６６を含み得る。レーダー動作は、レーダーチャープのトリガ、ＢＩＳＴのスケジューリング及び実行、マスターＩＣチップ２５２及びスレーブＩＣチップ２５４の各々に対してローカル又は外部にあり得るＲＦレシーバ及びＲＦトランスミッタ回路の較正等を含み得る。また、マイクロコントローラ２６４及び２６６は、マスターＩＣチップ２５２とスレーブＩＣチップ２５４との間の相互調整に依存する、ほぼ全てのソフトウェア動作を実行するために用いられ得る。
【００８３】
マスターＩＣチップ２５２及びスレーブＩＣチップ２５４の各々は、ハードウェアクロック制御２６８及び２７０を含み得る。ハードウェアクロック制御２６８は、同期信号に基づいてマスターＩＣチップ２５２に対するリーフタイマを生成し得る。同様に、ハードウェアクロック制御２７０は、ルートタイマ２６２からのルートトリガに基づいてスレーブＩＣチップ２５４に対するリーフタイマを生成し得、ルートトリガは同期信号に基づく。また、同期信号に基づいて、ハードウェアクロック制御２６８は、マスターＩＣチップ２５２の一層多くのＡＤＣ２７２のアナログ入力のサンプリングインスタンスを制御するために、クロックエッジをイネーブルし得、サンプルを特徴づけるデータが、マスターコントローラ２６４に対して出力される。同様に、ルートトリガ信号（これは同期信号に基づく）に基づいて、ハードウェアクロック制御２７０は、スレーブＩＣチップ２５４の１つ又は複数のＡＤＣ２７４のアナログ入力のサンプリングインスタンスを制御するために、クロックエッジをイネーブルし得、サンプルを特徴づけるデータがマイクロコントローラ２６６に出力され得る。
【００８４】
また、ハードウェアクロック制御２６８及び２７０によって生成されるハードウェアリーフタイマは、マスターＩＣチップ２５２とスレーブＩＣチップ２５４との間に相互調整を必要とする、様々な異なる動作に対して用いられ得る。そのような動作には、種々のＲＦ受信及び／又はＲＦ送信回路（又は他の回路）のイネーブル／ディスエーブルが含まれ得る。そのような動作はまた、レーダーチャープ周波数生成、チャープの生成／送信、（マイクロコントローラ２６４及び２６６又は外部回路による）ＡＤＣ出力のデジタル処理等のほぼ全てのレーダー動作の開始、及び／又は、ＲＦ送信及び／又はＲＦ受信回路の電力制御等のレーダーチャープに調整された信号生成を含み得る。例えば、電力制御は、ＲＦ送信及び／又はＲＦ受信回路を、レーダーチャープの間、高性能、高電力状態に設定し得、レーダーチャープが終了した後、低性能、低電力状態に設定し得る。
【００８５】
特許請求の範囲内で、説明した実施形態における変更が可能であり、他の実施形態が可能である。
【図１】
2020513539.tif 000003
【図２】
2020513539.tif 000004
【図３】
2020513539.tif 000005
【図４】
2020513539.tif 000006
【図５】
2020513539.tif 000007
【図６】
2020513539.tif 000008
【図７】
2020513539.tif 000009
【図８】
2020513539.tif 000010
【図９】
2020513539.tif 000011
【図１０】
2020513539.tif 000012
【国際調査報告】
2020513539.tif 000013