(57)【要約】【課題】エネルギー貯蔵インターポーザ・デバイスおよび製造方法。【解決手段】第１の電気回路要素によってカバーするために、インターポーザ・デバイスの一部を定義する第１のサイドに第１導体パターンと、第２の電気回路要素に接続される第２サイドの第２導体パターンと、を含むインターポーザ・デバイス。第２の導体パターンは、第１の導体パターンに電気的に結合されている。インターポーザ・デバイスは、第１の電気回路要素でカバーするために、インターポーザ・デバイスの部分内に配置された複数のナノ構造エネルギー貯蔵デバイスをさらに含む。ナノ構造エネルギー貯蔵デバイスのそれぞれが、少なくとも第１の複数の導電性ナノ構造、ナノ構造を埋め込む伝導制御材料、伝導制御材料による第１の複数のナノ構造中の第１の複数のナノ構造内の各ナノ構造に接続された第１電極および各ナノ構造から分離された第２の電極を含む。【選択図】図１
2020532857.tif 000002
【特許請求の範囲】
【請求項１】
第１電気回路要素と第２電気回路要素とを電気的および機械的に相互接続するためのインターポーザ・デバイスであって、
前記インターポーザ・デバイスは、
電気的および機械的に前記第１電気回路要素に接続されるなる第１サイドと、
前記第２電気回路要素に電気的および機械的に接続される、第１サイドの反対側の第２サイドと
を有し、
前記インターポーザ・デバイスは、
前記エネルギー貯蔵デバイスの第１サイドの上の第１導体パターンであって、前記第１導体パターンは、前記第１電気回路要素が電気的および機械的に前記第１導体パターンに接続される場合前記第１電気回路要素によってカバーされる前記インターポーザ・デバイスの一部を規定する、第１導体パターンと、
前記第２電気回路要素に電気的および機械的に接続される前記エネルギー貯蔵デバイスの第２サイドの第２導体パターンであって、前記第２導体パターンは、前記第１導体パターンに電気的に結合されている、第２導体パターンと、
前記第１の電気回路要素によってカバーされる前記インターポーザ・デバイスの部分内に配置された複数のナノ構造エネルギー貯蔵デバイスであって、前記ナノ構造エネルギー貯蔵デバイスのそれぞれは、少なくとも第１の複数の導電性ナノ構造を含む、複数のナノ構造エネルギー貯蔵デバイスと、
前記第１の複数の導電性ナノ構造体において、各ナノ構造を埋め込む伝導制御材料と、前記第１の複数のナノ構造内の各ナノ構造に接続された第１電極と、前記伝導制御材料によって、前記第１の複数のナノ構造において、各ナノ構造から分離された第２電極と、
を含み、
前記第１電極および前記第２電極のうちの少なくとも１つは、前記ナノ構造エネルギー貯蔵デバイスの前記第１の電気回路要素への電気接続を可能にするために、第１導体パターンに接続されている、インターポーザ・デバイス。
【請求項２】
前記インターポーザ・デバイスは、各ナノ構造エネルギー貯蔵デバイスを前記複数のナノ構造エネルギー貯蔵デバイスに埋め込む絶縁材料をさらに含む、請求項１に記載のインターポーザ・デバイス。
【請求項３】
前記インターポーザ・デバイスは、前記断熱材の上に形成された再分配層をさらに含み、該再分配層は、前記第１導体パターンを少なくとも部分的に形成する、第１導電部分および第２導電部を含み、絶縁部は、該第１導電部および第２導電部を相互に分離する、請求項１または２に記載のインターポーザ・デバイス。
【請求項４】
前記第１導電部分は、前記複数のナノ構造エネルギー貯蔵デバイスにおける、第１ナノ構造エネルギー貯蔵デバイスの前記第１電極および第２電極のうちの１つに接続され、前記第２導電部は、前記第１ナノ構造エネルギー貯蔵デバイスとは異なる前記複数のナノ構造エネルギー貯蔵デバイスにおいて、第２ナノ構造エネルギー貯蔵デバイスの第１電極および第２電極のうちの１つに接続される、請求項３に記載のインターポーザ・デバイス。
【請求項５】
前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスにおいて、前記第１の複数の導電性ナノ構造中の前記導電性ナノ構造が、垂直ナノ構造である、請求項１ないし４のいずれか１項に記載のインターポーザ・デバイス。
【請求項６】
前記インターポーザ・デバイスは、絶縁デバイス層部分を備えたデバイス層を備え、前記垂直ナノ構造は、前記絶縁デバイス層部分上で成長している、請求項５に記載のインターポーザ・デバイス。
【請求項７】
前記絶縁デバイス層部分の間に触媒層、および、前記第１の複数の導電性ナノ構造内の前記導電性ナノ構造をさらに含む、請求項６に記載のインターポーザ・デバイス。
【請求項８】
前記第１電極は、前記絶縁デバイス層と前記第１の複数の導電性ナノ構造内の各ナノ構造との間に配置される、請求項６または７に記載のインターポーザ・デバイス。
【請求項９】
前記第１の複数の導電性ナノ構造内の各ナノ構造は、前記第１電極から成長する、請求項８に記載のインターポーザ・デバイス。
【請求項１０】
前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスに対して、前記伝導制御材料は、前記第１の複数の導電性ナノ構造内の各ナノ構造上にコンフォーマルコーティングとして配置されている、請求項１ないし９のいずれか１項に記載のインターポーザ・デバイス。
【請求項１１】
前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスに対して、前記第２電極は、前記伝導制御材料をカバーする、請求項１ないし１０のいずれか１項に記載のインターポーザ・デバイス。
【請求項１２】
前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスは、前記伝導制御材料に埋め込まれた第２の複数の導電性ナノ構造をさらに含む、請求項１ないし１１のいずれか１項に記載のインターポーザ・デバイス。
【請求項１３】
前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスに対して、前記第２の複数の導電性ナノ構造の前記導電性ナノ構造は、前記インターポーザ・デバイスに含まれるデバイス層の絶縁デバイス層部分に成長した垂直ナノ構造である、請求項１２に記載のインターポーザ・デバイス。
【請求項１４】
前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスに対して、前記インターポーザ・デバイスは、前記第２の複数の導電性ナノ構造において、前記絶縁デバイス層部分と前記導電性ナノ構造との間の触媒層をさらに含む、請求項１３に記載のインターポーザ・デバイス。
【請求項１５】
前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスに対して、前記第２の電極が、前記第２の複数の導電性ナノ構造において、前記絶縁デバイス層部分と各ナノ構造との間に配置されている、請求項１３または１４に記載のインターポーザ・デバイス。
【請求項１６】
前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスに対して、前記伝導制御材料は、前記第２の複数の導電性ナノ構造における各ナノ構造上のコンフォーマルコーディングとして配置される、請求項１２ないし１５のいずれか１項に記載のインターポーザ・デバイス。
【請求項１７】
前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスに対して、前記導電性ナノ構造はカーボンナノ構造である、請求項１ないし１６のいずれか１項に記載のインターポーザ・デバイス。
【請求項１８】
前記導電性ナノ構造はカーボンナノファイバーである、請求項１７に記載のインターポーザ・デバイス。
【請求項１９】
前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスは、ナノ構造キャパシタであり、前記伝導制御材料は誘電材料である、請求項１ないし１８のいずれか１項に記載のインターポーザ・デバイス。
【請求項２０】
前記複数のナノ構造エネルギー貯蔵デバイスの各ナノ構造エネルギー貯蔵デバイスは、ナノ構造電池であり、前記伝導制御材料は固体電解質である、請求項１ないし１８のいずれか１項に記載のインターポーザ・デバイス。
【請求項２１】
請求項１ないし２０のいずれか１項に記載のインターポーザ・デバイスと、前記インターポーザ・デバイスの第１のサイドの第１導体パターンに電気的および機械的に接続され、それにより、前記第１導体パターンにより定義されるインターポーザ・デバイスの前記部分をカバーする第１電気回路要素と、を備える含む電子デバイス。
【請求項２２】
前記第１の電気回路要素は集積回路である、請求項２１に記載の電子デバイス。
【請求項２３】
前記電子デバイスは、前記インターポーザ・デバイスの前記第２のサイドに電気的および機械的に接続されている第２の電気回路要素をさらに備える、請求項２１または２２に記載の電子デバイス。
【請求項２４】
前記第２の電気回路素子はデバイス基板である、請求項２３に記載の電子デバイス。
【請求項２５】
第１の電気回路要素と第２の電気回路要素を電気的および機械的に相互接続するためのインターポーザ・デバイスの製造方法であって、
該方法は、
基板を用意するステップと、
前記基板上に第１のデバイス層を形成するステップであって、前記第１のデバイス層は、前記第１の電気回路要素および第１電極への電気接続のために、第１の導体パターンの定義する絶縁部分と導電部分とを備える、ステップと、
前記第１の複数のナノ構造内の各ナノ構造が前記第１電極に電気的に接続されるようなやり方で、前記第１電極上に少なくとも第１の複数の導電性ナノ構造を形成するステップと、
伝導制御材料において、前記第１の複数の導電性ナノ構造に各ナノ構造を埋め込むステップであって、これにより、前記第１のデバイス層上にナノ構造エネルギー貯蔵デバイス層を形成する、ステップと、
前記伝導制御材料によって、前記第１の複数のナノ構造の各ナノ構造から前記第２電極が分離されるようなやり方で第２電極を提供するステップと、前記ナノ構造エネルギー貯蔵デバイス層上に、絶縁部分を含む第２のデバイス層と前記第２の電気回路要素に対して電気接続のための第２の導体パターンの定義する伝導部分とを形成するステップと、
前記第１の導体パターンと前記第２の導体パターンとを相互接続するための前記ナノ構造エネルギー貯蔵デバイス層を通して導電性構造を形成するステップと、
前記基板を除去するステップと、
のステップを含む、インターポーザ・デバイスの製造方法。
【請求項２６】
前記第２電極は、前記第２デバイス層の導電部分に含まれる、請求項２５に記載の方法。
【請求項２７】
前記第１の複数のナノ構造において、前記第２電極は、各ナノ構造をカバーするために提供される、請求項２５または２６に記載の方法。
【請求項２８】
前記第１のデバイス層上に第２の複数の導電性ナノ構造を形成するステップと、
前記伝導制御材料において、前記第２の複数の導電性ナノ構造に各ナノ構造を埋め込むステップと、
前記第２の複数のナノ構造において、前記第２電極は各ナノ構造に電気的に接続されているようなやり方で前記第２の電極を提供するステップと、
のステップをさらに含む、請求項２５または２６に記載の方法。
【請求項２９】
前記第１のデバイス層の導電層は、前記第２電極をさらに規定し、前記第２の複数の導電性ナノ構造中の前記導電性ナノ構造は、それぞれのナノ構造が前記第２の複数のナノ構造において前記第２電極に電気的に接続されているようなやり方で、前記第２の電極上に形成される、請求項２８に記載の方法。
【請求項３０】
前記第２の複数のナノ構造内のナノ構造の先端を露出するために、前記第２の複数の導電性ナノ構造から前記伝導制御材料を部分的に除去するステップをさらに含み、前記第２電極が、前記第２の複数の導電性ナノ構造をカバーし、前記露出したチップと電気的に接触するために、提供される、請求項２８に記載の方法。
【請求項３１】
前記少なくとも第１の複数の導電性ナノ構造を形成する前記ステップは、前記第１のデバイス層上にパターン化された触媒層を提供するステップと、前記触媒層から前記第１の複数の導電性ナノ構造内の各ナノ構造を成長させるステップと、を含む、請求項２５ないし３０のいずれか１項に記載の方法。
【請求項３２】
前記少なくとも第１の複数の導電性ナノ構造を形成する前記ステップは、前記第１のデバイス層上に炭化物層を提供するステップと、該炭化物層から材料を除去することにより細孔を作成するステップとを含む、請求項２５ないし３０のいずれか１項に記載の方法。
【請求項３３】
前記炭化物層はチタンを含み、前記細孔は、前記炭化物層からチタンを除去することにより生成される、請求項３２に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、第１の電気回路要素および第２の電気回路要素を、電気的および機械的に相互接続するためのインターポーザ・デバイスに関する。本発明はまた、そのようなインターポーザ・デバイスの製造方法に関する。
【背景技術】
【０００２】
電子デバイスは動作するために電気エネルギーを必要とする。ポータブル電子デバイスでは、通常、バッテリーが提供され、そして、電気エネルギーはバッテリーから引き出されて、電子デバイスに含まれる集積回路に電力を供給される。また、システムレベルのパフォーマンスを継続的に改善している多くの要因は、より高いデータ転送速度、シグナルインテグリティ、メモリ帯域幅、電源および熱管理機能などを備えたより小さなフォームファクターを含む。しかし、これらに限定されるものではない。最も重要なのは、今日の統合されたポータブル製品に対して、少なくともこれらの指標の改善に継続的に取り組んでいることである。シリコン貫通ビア（ＴＳＶ）技術の成熟度は、小さなフォームファクターアセンブリ内に密接にコロケートしているロジック、アナログ、センサーおよびメモリの同質および異質の統合の巨大な可能性を開いた。また、ＴＳＶテクノロジーのブレークスルーと成熟により、インターポーザのパッケージング技術を次のレベルに進める可能性を活用できるようになった。ＴＳＶを含むインターポーザのいくつかの良い例が、特許ＵＳ８４２６９６１Ｂ２、ＵＳ８９２８１３２Ｂ２、ＵＳ８４２６９６１Ｂ２、ＵＳ８２６３４３４Ｂ２に開示されている。インターポーザ技術の適応は、半導体業界で着実に増加している。インターポーザテクノロジーは、異種ダイのパッケージ化を可能にし、ＴＳＶによる短い相互接続ライン、統合受動デバイス（ＩＰＤ：ｉｎｔｅｇｒａｔｅｄ  ｐａｓｓｉｖｅ  ｄｅｖｉｃｅ）、垂直パッケージ統合などを含む複数の利点をもたらす。このような統合により、ＴＳＶインターポーザ、例えば、でロジックとメモリ上で、異なるタイプのダイを互いに近くに配置できるように高密度Ｉ／Ｏを得るこのような技術は、２．５Ｄパッケージング技術とも呼ばれる。また、シリコンダイを上下に積み重ねることができ、これにより、定義されたコンポーネントの物理領域が削減される。このような階層間スタックは、３Ｄパッケージングテクノロジと呼ばれる。
【０００３】
しかしながら、このような密集したダイの統合には、価格が伴う場合がある。多くの低電力、高速集積回路は、回路ブロックに位置するトランジスタの連続スイッチングにより生成される電気ノイズに非常に敏感である。この問題の既知の解決策は、電力変動に起因するノイズを最小限に抑えるために、いわゆるデカップリングキャパシタを用いる回路を接続することである。デカップリングキャパシタは、本質的に電荷をローカルに格納する。これは、トランジスタのスイッチング段階での突然の変動または電圧変動を補償するために必要なエネルギーを提供できる。これにより、電圧ノイズを最小限に抑えて、回路がスムーズに機能し続けるようにし、それにより、パフォーマンスが向上する。
【０００４】
回路の周波数が上がると、インダクタンスの影響がより重要になることもまた知られている。したがって、重要な改善点は、相互接続ラインから来る寄生インダクタンスの低減に役立つ意図した回路に可能な限り近づけて、このようなデカップリングキャパシタを使用することである。統合されたデカップリングキャパシタを製造するために多くのアプローチが行われた。例えば、ゲート誘電体層の一部を活用すること、回路の金属層間のスペース、多層異種材料積層キャパシタ構造等を活用することである。しかしながら、そのようなアプローチは、アクティブなシリコン領域の実質的なフットプリント、誘電体漏れ、寄生抵抗の必要性、あるいは、平行平板面積によって、または処理の複雑さやコストから定義される単位面積あたりの静電容量における増加の基本的な制限によって制限されていること、のいずれかで苦しんでいる。種々のアプローチの良い例は、ＵＳ７４１６９５４Ｂ２特許に開示されている。
【０００５】
インターポーザにシリコンベースのキャパシタを内蔵することの利点は、特許ＵＳ７５１８８８１Ｂ２で説明されている。このような統合により、キャパシタ内蔵インターポーザに接続できる集積（ＩＣ）回路デバイスの電圧ノイズを低減できる。本開示の主な進歩は、ＩＣが接続される場所であるインターポーザの表面に統合することによりキャパシタがＩＣに近づいたことである。このようなアプローチのバリエーションは、ＵＳ７４８８６２４Ｂ２に開示されている。そこでは、インターポーザ内の集積キャパシタに基づいた複数のシリコンを構成する方法が説明されている。集積キャパシタのさらに別の例は、ＵＳ８６１８６５１Ｂ１に開示されている。そこでは、シリコンコンデンサは、ブラインドＴＳＶビア内に形成される。シリコントレンチベースのキャパシタの別の例は、米国特許第９２３６４４２Ｂ２号に開示されている。キャパシタデバイスの製造に高アスペクト比のシリコントレンチが使用されている。トレンチキャパシタ製造方法の変形は、米国特許第９２５７３８３Ｂ２号に開示されている。
【０００６】
したがって、従来のシリコンベースの埋め込み高アスペクト比トレンチキャパシタ技術が、量産に使用されるように成熟し、今日のスマートフォンのパッケージに見出すことができる。しかしながら、小型化の傾向を考えると、単位面積あたりのキャパシタ密度、望ましくない寄生抵抗、処理中のシリコン基板の膜応力の増加、製造の複雑化と機能ごとのコストの経済性の増大を調整する能力により、シリコンベースのキャパシタ技術の可能性は限られている。
【０００７】
典型的なインターポーザは、バルク半導体材料、例えば、相互接続としてＴＳＶを必要とする可能性のあるシリコンの薄いスラブで作られている。ＴＳＶビアは、ＵＳ９３４９６６９Ｂ２に開示されているように、ビアからの最適でない応力分布、および、結合基板とインターポーザの間の熱膨張係数（ＣＴＥ）の不一致のために信頼性の課題を引き起こす可能性がある。さらに、ＭＩＭキャパシタなどの基本的なトレンチベースのキャパシタ技術は、高いトレンチ密度を有するシリコンに大きな引張応力を誘発する可能性がある。したがって、シリコンウェーハは、ＵＳ８９６３２８７Ｂ１に開示されているように、上向きに反るか、または曲がる可能性がある。
【０００８】
さらに、多くの集積回路の場合、エネルギーを局所的に格納することも望ましい。しかしながら、集積回路内の局所エネルギー格納は、貴重なスペースや処理を使用し、そのどちらも、いわゆるフロントエンド製造プロセス標準と互換性がないことがあり得、または、経済的に有利ではない、あるいは、それらの組み合わせであることがあり得る。
【０００９】
さらに、集積回路を、ＳｏＣやＳｉＰパッケージなどシステムにパッケージングする多くの場合、処理の複雑さや処理コストを増やすことなく、インターポーザ・デバイスの厚さを制御できることが望ましい。したがって、インターポーザアセンブリテクノロジーを、さらに改善することができる多くの道が明らかに存在する。そして、本明細書に記載の発明の開示は、よりスマートで、フィルムストレスを低減した、より優れた費用対効果の高いインターポーザ、インターポーザの厚さのより良い制御と追加された機能がアセンブリプラットフォームとして使用されることを可能にすることに貢献することを意図する。
【発明の概要】
【００１０】
先行技術の上記およびその他の欠点を考慮して、本発明の目的は、コンパクトな局所エネルギー貯蔵、および／または電子デバイスのデカップリングを提供することである。
【００１１】
本発明の第１の態様によれば、したがって、第１の電気回路要素および第２の電気回路要素を電気的、機械的に相互接続するインターポーザ・デバイスが提供される。このインターポーザ・デバイスは、第１の電気回路要素に電気的、機械的に接続される第１サイド、および、第１サイドの反対側に、第２の電気回路要素に電気的、機械的に接続される第２サイドを有する。ここで、インターポーザ・デバイスは、エネルギー貯蔵デバイスの第１サイドの第１導体パターンを備える。この第１導体パターンは、第１電気回路要素が、電気的、機械的に第１の導体パターンに接続されるとき、第１電気回路要素によってカバーされるインターポーザ・デバイスの一部を規定する。インターポーザ・デバイスは、さらに、第２電気回路要素に電気的機械的に接続されるエネルギー貯蔵デバイスの第２サイドの第２導体パターンを備える。この第２の導体パターンは、第１の導体パターンに電気的に結合されている。そして、インターポーザ・デバイスは、さらに、第１電気回路要素によってカバーされるインターポーザ・デバイスの部分内に配置された複数のナノ構造エネルギー貯蔵デバイスを備える。各ナノ構造エネルギー貯蔵デバイスは、少なくとも第１の複数の導電性ナノ構造と、第１の複数の導電性ナノ構造体に各ナノ構造を埋め込む伝導制御材料と、第１の複数のナノ構造内の各ナノ構造に接続された第１電極と、伝導制御材料による第１の複数のナノ構造における各ナノ構造から分離された第２電極とを含む。ここで、第１電極と第２電極の少なくとも一方は、第１電気回路要素へのナノ構造エネルギー貯蔵デバイスの電気接続を可能にするために第１導体パターンに接続されている。
【００１２】
第１電極は、ナノ構造に導電的に接続することができる。そのため、ＤＣ電流が第１電極からナノ構造に流れることができる。
【００１３】
伝導制御材料によって、第２電極と、エネルギー貯蔵を可能にするために、第１の複数のナノ構造におけるナノ構造との間の電気伝導を防止するなど制御する材料を理解する必要がある。
【００１４】
第１の電気回路要素および第２の電気回路要素のそれぞれまたはいずれかは、例えば、集積回路、パッケージ化された電子部品、またはＰＣＢ  ＦＲ−４基板のような回路基板を含む、電子デバイスの電気部品でありえる。
【００１５】
第１の電気回路素子は、インターポーザ・デバイスよりも小さな表面積を有し得る。
【００１６】
第１の導体パターンは、第１の電気回路要素に含まれる対応するコネクタへの電気的接続を可能にするコネクタを含み得る。
【００１７】
第２の導体パターンは、第２の電気回路要素に含まれる対応するコネクタへの電気接続を可能にするコネクタを含むことができる。
【００１８】
第１導体パターンと第２導体パターンは、互いに容量的にまたは直接導電的に接続されることができる。例えば、インターポーザ・デバイスは、インターポーザ・デバイスの第１サイドの第１導体パターンを、インターポーザ・デバイスの第２サイドの第２導体パターンと相互接続する複数の貫通導体を含むことができる。
【００１９】
本発明は、たとえば、電気ビア、サーマルビア、他の機能ビア、または、インターポーザの薄膜誘導応力またはＣＴＥミスマッチをサポートまたは補償するための足場構造（ｓｃａｆｆｏｌｄ  ｓｔｒｕｃｔｕｒｅ）など異なるタイプのビアを提供することを意図している。
【００２０】
本発明は、コンパクトな局所エネルギー貯蔵および／または効率的でコンパクトなデカップリングを第１の電気回路要素でカバーすべき複数のナノ構造エネルギー貯蔵デバイスを含むインターポーザ・デバイスを使用して便利に提供できることの具現化に基づいている。この方法では、かなりのエネルギー貯蔵能力を、高価でスペースを消費する外部コンポーネントの必要がなく提供できる。そして、追加された側面エリア（ｌａｔｅｒａｌ  ａｒｅａ）がないか、最小限である。さらに、非常にコンパクトな方法で既存の集積回路にローカルエネルギー貯蔵機能を提供できる。本発明は、また、従来のインターポーザ基板に比べて薄くて滑らかであるインターポーザ・デバイスを可能にするインターポーザ・デバイスの垂直方向の厚さを自由に制御できるようにすることを考えている。さらに、このインターポーザ・デバイスは、一般的な集積回路よりも高い温度で処理でき、ナノ構造の構成の自由度を高める、および／または、よりコスト効率の高い処理を可能にする。
【００２１】
実施形態では、したがって、本発明は、キャパシタとエネルギー貯蔵の両方の要件を満たすエネルギー貯蔵デバイスに合わせて調整することができる集積キャパシタインターポーザ・デバイスを可能にすることを意図する。本発明によるインターポーザ・デバイスの実施形態は、また、特定の回路のニーズまたはアセンブリ要件に必要な静電容量エネルギー密度を調整するのに適していると考えられる。したがって、本発明の実施形態は、設計および幾何学的プロファイル、費用対効果の高い処理と産業上のスケーラビリティの自由を可能にする。実施形態では、本発明はまた、電極特性、重要な効果的な表面積の強化および電荷蓄積デバイスの幾何学的プロファイルの制御に影響を与える電極材料として、ナノ構造の成長を制御することを可能にする。
【００２２】
実施形態では、インターポーザ・デバイスは、絶縁材上に形成される再配線層をさらに備えることができ、この再分配層は、第１の導電部分、および、第１の導体パターンを少なくとも部分的に形成する第２導電部、および、第１および第２導電部を相互に分離する絶縁部を含む。
【００２３】
第１の導電部を、複数のナノ構造エネルギー貯蔵デバイスにおける第１ナノ構造エネルギー貯蔵デバイスの第１電極および第２電極のうちの１つに接続することができる。そして、第２導電部を、第１のナノ構造エネルギー貯蔵デバイスとは異なる、複数のナノ構造エネルギー貯蔵デバイスにおける第２ナノ構造エネルギー貯蔵デバイスの第１電極および第２電極のうちの１つに接続することができる。
【００２４】
実施形態では、回路および信号伝搬のニーズに合わせるために、信号ルーティングまたは再配布導電層用に複数の導電性電極を持つことが考えられる。
【００２５】
実施形態では、第１の導電部は、第１電極および第２電極のうちの１つを構成することができる。そして、第２の伝導部分は、第１電極および第２電極のうちの他方を構成することができる。
【００２６】
種々の実施形態によれば、第１の複数の導電性ナノ構造中の導電性ナノ構造は、垂直ナノ構造であることができる。
【００２７】
種々の実施形態によれば、導電性ナノ構造は、薄膜または薄膜のスタックの形で提供される。
【００２８】
インターポーザ・デバイスは、絶縁デバイス層部分を備えたデバイス層を備えることができ、そして、垂直ナノ構造は、絶縁デバイス層部分上に成長させることができる。
【００２９】
成長したナノ構造の使用により、ナノ構造の特性の広範な調整が可能になる。例えば、成長条件は、各ナノ構造の大きな表面積を与える形態を達成するために選択することができる。これにより、ナノ構造エネルギー貯蔵デバイスのエネルギー貯蔵容量が増加することができる。
【００３０】
ナノ構造は、有利なことに、カーボンナノファイバー、カーボンナノチューブまたは炭化物由来のカーボンナノ構造などのカーボンナノ構造であり得る。
【００３１】
ナノ構造は、有利なことに、銅、アルミニウム、銀、導電性のあるシリサイドまたは他の種類のナノワイヤなどのナノワイヤであり得る。
【００３２】
ナノ構造は、有利なことに、グラフェンまたは他の２Ｄナノ構造フィルムなどの２Ｄ薄膜の形態であり得る。
【００３３】
種々の実施形態によれば、第１の電極は、絶縁デバイス層と第１の複数の導電性ナノ構造内の各ナノ構造との間に配置することができる。これらの実施形態では、第１の複数のナノ構造のナノ構造を、第１電極から、すなわち、導電性材料から成長させることができる。
【００３４】
実施形態によれば、伝導制御材料は、第１の複数の導電性ナノ構造体における各ナノ構造のコンフォーマルコーディングとして有利に配置され得る。
【００３５】
実施形態によれば、第２電極は、伝導制御材料をカバーすることができる。
【００３６】
第２電極材料は、伝導制御材料上のコンフォーマルコーティング（ｃｏｎｆｏｒｍａｌ  ｃｏａｔｉｎｇ）として有利に配置され得る。
【００３７】
いくつかの実施形態では、第１の電極は、第１の複数のナノ構造内のナノ構造とインターポーザ基板の絶縁表面部分との間の連続電極層であり得る。また、第２電極は、伝導制御材料によって第２の電極が第１の複数のナノ構造から分離されるように伝導制御材料をカバーする連続電極層であり得る。これらの実施形態では、伝導制御材料は、有利なことに、第２電極の非常に大きな総面積を提供するナノ構造で、実質的にコンフォーマルであり得る。
【００３８】
種々の実施形態によれば、さらに、ナノ構造エネルギー貯蔵デバイスはさらに、伝導制御材料に埋め込まれている第２の複数の導電性ナノ構造を備えることができる。第１の複数のナノ構造におけるナノ構造に関しては、第２の複数のナノ構造内のナノ構造は、有利なことに、垂直ナノ構造であることができる。
【００３９】
そのような実施形態では、第２の電極は、第２の複数のナノ構造において、各ナノ構造に導電的に接続されることができる。
【００４０】
第２の複数の導電性ナノ構造内の各ナノ構造は、有利なことに、第２電極から成長させることができる。
【００４１】
第２電極、または第２電極の一部は、代わりに、第２の複数のナノ構造における、ナノ構造の先端に接続することができる。そのような実施形態では、ナノ構造が成長し、伝導制御材料に埋め込まれることができ、たとえば、ドライまたはウェットエッチングまたは研磨による、伝導制御材料の除去により、ナノ構造の先端が露出することができる。
【００４２】
さらなる実施形態によれば、第１電極または第１電極の一部は、また、第１の複数のナノ構造内のナノ構造の先端に接続されることができる。そのような実施形態では、ナノ構造が成長し、伝導制御材料に埋め込まれることができ、たとえば、ドライまたはウェットエッチングまたは研磨による、伝導制御材料の除去により、ナノ構造の先端が露出することができる。したがって、第１電極と第２電極の両方が、ナノ構造の成長後に提供され得る。
【００４３】
種々の実施形態によれば、ナノ構造エネルギー貯蔵デバイスは、２Ｄフィルム形式または２Ｄフィルム形式の多層の、伝導制御材料に埋め込まれている複数の導電性ナノ構造を含むことができる。２Ｄフィルムの形のナノ構造に関しては、有利なことに、２Ｄフィルムナノ構造として成長させることができる。
【００４４】
インターポーザの実施形態において、本発明は、内部応力の問題を回避することを意図している。
【００４５】
本発明は、また、ウエハーレベルの処理とパネルレベルの処理において使用されることも意図している。
【００４６】
本発明は、ファンアウトウエハーレベルパッケージングで使用されることも意図している。
【００４７】
本発明は、ストレージデバイス、ビア、熱管理、機械的およびＣＴＥに起因するミスマッチ安定性の足場等を含む、種々の機能が組み込まれたインターポーザ・デバイスを作成するボトムアップアプローチを導入することを意図している。
【００４８】
種々の実施形態によれば、ナノ構造エネルギー貯蔵デバイスは、ナノ構造キャパシタであり得る。また、伝導制御材料は誘電材料であり得る。ナノ構造キャパシタでは、第１の複数のナノ構造における、第２電極への導電性ナノ構造からの電気伝導を防ぐことにより伝導制御材料はエネルギー貯蔵を提供する。これにより、ナノ構造で−誘電体界面において、エネルギーを電荷の蓄積によって蓄えることができる。誘電体は、有利なことに、いわゆるＨｉｇｈ−κ絶縁体であり得る。高誘電率材料、例えば、ＨｆＯｘ、ＴｉＯｘ、ＴａＯｘまたは他のよく知られたＨｉｇｈ−κ絶縁体である。または、誘電体は、ポリマーベース、例えば、ポリプロピレン、ポリスチレン、ポリ（ｐ−キシリレン）、パリレンなどであり得る。他のよく知られた誘電体材料、ＳｉＯｘやＳｉＮｘなども伝導制御層として使用することができる。任意の他の適切な伝導制御材料が適切に使用され得る。伝導制御材料は、ＣＶＤ、熱プロセス、ＡＬＤまたはスピンコーティングまたはスプレーコーティング、または業界で使用されるその他の適切な方法で堆積させることができる。
【００４９】
他の実施形態によれば、ナノ構造エネルギー貯蔵デバイスは、ナノ構造バッテリーであり得、また、伝導制御材料は電解質であり得る。ナノ構造電池では、伝導制御材料は、電解質を介したイオンの輸送を可能にすることにより、エネルギー貯蔵を提供する。適切な電解質は、固体または半固体の電解質であり、固体結晶、セラミック、電解質として機能するガーネットまたはポリマーまたはゲルチタン酸ストロンチウム、イットリア安定化ジルコニア、ＰＭＭＡ、ＫＯＨなどの選択された形態であり得る。
【００５０】
伝導制御電解質材料は、ＣＶＤ、熱プロセス、またはスピンコーティング、スプレーコーティング、または業界で使用されるその他の適切な方法を介して堆積させることができる。
【００５１】
本発明の様々な実施形態によるインターポーザ・デバイスは、インターポーザ・デバイスに接続された集積回路の動作にエネルギーを提供するために、ナノ構造エネルギー提供デバイスを可能にするため、比較的大量のエネルギーを保存するように構成できる。他の実施形態によれば、ナノ構造エネルギー提供デバイスを、例えば、ナノ構造エネルギー提供デバイスが、ＲＦ周波数の電気的短絡として機能するデカップリングキャパシタとして機能することを可能にするために、電圧高調波または過渡変動によるＤＣラインの妨害を制限して、必要な比較的少量のエネルギーを保存するに構成することができる。
【００５２】
また、本発明の様々な実施形態によるインターポーザ・デバイスは、有利なことに、電気的に第１の電気回路要素をさらに備え、そして、インターポーザ・デバイスの第１サイに第１の導体パターンに機械的に接続されている電子デバイスに含めることができる。それにより、第１の導体パターンによって規定されるインターポーザ・デバイスの部分をカバーする。
【００５３】
電子部品は、ハンドヘルド電子デバイスなど電子デバイスに含まれることができる。
【００５４】
本発明のさらなる態様によれば、電気的および機械的に電気回路要素に接続されたエネルギー貯蔵デバイスが提供される。ここで、エネルギー貯蔵デバイスは、第１の電気回路要素が第１導体パターンに接続されている場合、電気回路要素でカバーされるインターポーザ・デバイスの一部を定義する導体パターンと、電気回路要素でカバーされるインターポーザ・デバイスの部分内に配置された複数のナノ構造エネルギー貯蔵デバイスとを含む。各ナノ構造エネルギー貯蔵デバイスは、少なくとも第１の複数の導電性ナノ構造と、第１の複数の導電性ナノ構造体における、各ナノ構造を埋め込む伝導制御材料と、第１の複数のナノ構造内の各ナノ構造に接続された第１電極と、伝導制御材料による第１の複数のナノ構造において、各ナノ構造から分離された第２の電極と含む。ここで、第１電極と第２電極の少なくとも一方は、ナノ構造エネルギー貯蔵デバイスの、電気回路要素への電気接続を可能にするように導体パターンに接続されている。
【００５５】
実施形態では、エネルギー貯蔵デバイス（または上記のインターポーザ・デバイス）は、３Ｄ垂直フォーマットにおいて、エネルギー貯蔵デバイスの数と電力貯蔵密度／能力を増やすために、多層形式で互いに積み重ねることができる。エネルギー貯蔵デバイス（またはインターポーザ・デバイス）は、エネルギー貯蔵デバイスが電気エネルギーを受け取って貯蔵できるような方法で相互接続を通じて各層に直接接続でき、必要に応じて、接続されている電子デバイスに保存された電気エネルギーを供給することができる。
【００５６】
実施形態では、エネルギー貯蔵デバイス（または上記のインターポーザ・デバイス）は、電子デバイス（スマートフォン、ラップトップ、センサーまたはその他の携帯用バッテリー駆動デバイス）のエネルギー供給システムに含まれることができる。エネルギー貯蔵デバイス（またはインターポーザ・デバイス）は、電子デバイスのバッテリーに直接接続でき、および／または、エネルギー貯蔵デバイスが電気エネルギーを受け取って貯蔵できるような方法で、電子デバイスのエネルギー管理システムに含まれることができ、必要に応じて、保存された電気エネルギーを電子デバイスに供給することができる。特に、そのような蓄えられたエネルギーは、通常のバッテリー寿命を延ばすか、および／または、電力管理システムを改善するか、および／または、必要な追加電力を即座に提供できるように不要な電力サージやリップル（電圧ノイズ）に対処するか、のために使用することができる。
【００５７】
本発明の別の態様によれば、電気的にインターポーザ・デバイスを製造し、そして、第１の電気回路要素および第２の電気回路要素を機械的に相互接続する方法が提供される。この方法は、基板を用意するステップと、基板上に第１のデバイス層、絶縁部を含む第１デバイス層、第１の電気回路要素への電気接続用第１の導体パターンを規定する導電部、および、第１電極を形成するステップと、第１の複数のナノ構造内の各ナノ構造が、第１電極に電気的に接続されているように、第１電極上に少なくとも第１の複数の導電性ナノ構造を形成するステップと、伝導制御材料において、第１の複数の導電性ナノ構造に各ナノ構造を埋め込むステップであって、これにより、第１デバイス層上にナノ構造エネルギー貯蔵デバイス層を形成する、ステップと、伝導制御材料による第１の複数のナノ構造体において、第２電極は各ナノ構造から分離されているように、第２電極を提供するステップと、ナノ構造エネルギー貯蔵デバイス層上に第２のデバイス層を形成するステップであって、第２デバイス層は絶縁部を含み、導電部は、第２の電気回路要素への電気接続用の第２の導体パターンを規定する、ステップと、ナノ構造エネルギー貯蔵デバイス層を通して、第１の導体パターンと第２の導体パターンを相互接続するための導電性構造を形成するステップと、基板を取り外すステップと、のステップを含む。
【００５８】
本発明の様々な実施形態による方法のステップは、必ずしも特定の順序で実行する必要はない。例えば、ナノ構造は、第２の電極が提供される前に形成することができることに留意する。または、第２電極は、ナノ構造の形成前に提供され得る。さらに、ナノ構造エネルギー貯蔵デバイス層を通す導電性構造（ビアなど）は、第２デバイス層の形成前または後に形成することができる。または、導電性構造（ビアや足場など）は、ナノ構造エネルギー貯蔵デバイスの形成の前に形成され得る。
【００５９】
電極は、フォトリソグラフィー、スパッタリング、蒸発、電鋳、シリサイド化などを通じて、任意の適切な方法で提供され得る。
【００６０】
誘電体および／または電解質は、原子層堆積、スパッタリング、蒸発、スピニング、ドロップキャスティング、など、または当技術分野で知られている他の任意の適切な方法など任意の適切な方法で提供され得る。実施形態において、誘電体および／または電解質の多層を、必要に応じて便利に提供できる。
【００６１】
実施形態によれば、少なくとも第１の複数の導電性ナノ構造を形成するステップは、第１の再分配層上にパターン化された触媒層を提供するステップと、触媒層から第１の複数の導電性ナノ構造内の各ナノ構造を成長させるステップと、のステップを含むことができる。いくつかの実施形態によれば、電極は触媒層と同じ材料であり得る。いくつかの実施形態によれば、触媒層は、ナノ構造を成長させる触媒として、また電極として使用する底部として触媒層の上部を利用するために、都合よく十分に厚くあることができる。
【００６２】
本発明のこの第２の態様のさらなる実施形態、および、第２の態様により得られる効果は、本発明の第１の態様に関して上述したものと大部分類似している。
【図面の簡単な説明】
【００６３】
本発明のこれらおよび他の態様を、本発明の例示的な実施形態を示す添付図面を参照して、ここでより詳細に説明する。ここで、
【図１】図１は、本発明の例示的な実施形態による、電子アセンブリの形で、インターポーザ・デバイスのアプリケーションを概略的に示している。
【図２Ａ】図２Ａ−Ｂは、本発明による、インターポーザ・デバイスに含まれるナノ構造エネルギー貯蔵デバイスの２つの実施形態を概略的に示す。
【図２Ｂ】図２Ａ−Ｂは、本発明による、インターポーザ・デバイスに含まれるナノ構造エネルギー貯蔵デバイスの２つの実施形態を概略的に示す。
【図３】図３は、本発明による、インターポーザ・デバイスに含まれるナノ構造エネルギー貯蔵デバイスのさらなる実施形態を概略的に示す。
【図４】図４は、本発明による、製造方法の例示的な実施形態を示すフローチャートである。
【図５Ａ】図５Ａ−図５Ｆは、図４のフローチャートにおける、それぞれの方法ステップの結果を概略的に示している。
【図５Ｂ】図５Ａ−図５Ｆは、図４のフローチャートにおける、それぞれの方法ステップの結果を概略的に示している。
【図５Ｃ】図５Ａ−図５Ｆは、図４のフローチャートにおける、それぞれの方法ステップの結果を概略的に示している。
【図５Ｄ】図５Ａ−図５Ｆは、図４のフローチャートにおける、それぞれの方法ステップの結果を概略的に示している。
【図５Ｅ】図５Ａ−図５Ｆは、図４のフローチャートにおける、それぞれの方法ステップの結果を概略的に示している。
【図５Ｆ】図５Ａ−図５Ｆは、図４のフローチャートにおける、それぞれの方法ステップの結果を概略的に示している。
【発明を実施するための形態】
【００６４】
本願の詳細な説明では、エネルギー貯蔵インターポーザ・デバイスの様々な実施形態は、主に、ナノ構造キャパシタの形のナノ構造エネルギー貯蔵デバイスを含むエネルギー貯蔵インターポーザ・デバイスを参照して説明される。
【００６５】
これは決して本発明の範囲を制限するものではなく、例えば、ナノ構造電池またはナノ構造キャパシタ、ナノ構造電池を含むインターポーザ・デバイス同様に含まれていることに留意する。
【００６６】
図１は、本発明の一実施形態による、ここでは、第１の集積回路（ＩＣ）３の形での第１の電気回路要素と、ここでは、第２のＩＣ  ５の形での第２の電気回路要素と、第１のＩＣ３と第２のＩＣ５を電気的および機械的に相互接続する、本発明の一実施形態によるインターポーザ・デバイス７とを備える電子デバイス１を概略的に示している。
【００６７】
インターポーザ・デバイス７は、インターポーザ・デバイス７の第１サイド１１上に第１の導体パターン９を含む。インターポーザ・デバイス７の第２のサイド１５上に第２の導体パターン１３を含む。図１に概略的に示されているように、第１の導体パターン９（インターポーザ・デバイス７への第１のＩＣ３の電気的および機械的接続用のコネクタ）は、第１のＩＣが第１導体パターン９に電気的および機械的に接続されている場合、第１のＩＣ３でカバーされるインターポーザ・デバイス７の（図１の破線で囲まれている領域によって示される）部分１７を定義する。同様に、第２の導体パターン１３は、インターポーザ・デバイス７への、第２のＩＣ５の対応するコネクタ１９の電気的および機械的接続を可能にするように構成される。図１にも模式的に示されているように、第２の導体パターン１３は、ここでは、インターポーザ・デバイス７を通って延びるビア２１によって第１の導体パターン９に電気的に結合されている。
【００６８】
図１のインターポーザ・デバイス７は、さらに、第１のＩＣ３によってカバーされたインターポーザ・デバイス７の部分１７内に配置されている、第１のナノ構造エネルギー貯蔵デバイス２３ａおよび第２のナノ構造エネルギー貯蔵デバイス２３ｂを含む。
【００６９】
第１のナノ構造エネルギー貯蔵デバイス２３ａおよび第２のナノ構造エネルギー貯蔵デバイス２３ｂのそれぞれは、少なくとも第１の複数の導電性ナノ構造、および、ナノ構造を埋め込む伝導制御材料を含む。これらの構造は、図１には明示的に示されていないが、図２Ａ−Ｂおよび図３を参照して以下で詳しく説明する。
【００７０】
上記の導電性ナノ構造と伝導制御材料に加えて、第１のナノ構造エネルギー貯蔵デバイス２３ａおよび第２のナノ構造エネルギー貯蔵デバイス２３ｂのそれぞれは、第１電極２５（図１の第１のナノ構造エネルギー貯蔵デバイスにのみ示されている）、図１の図には表示されていない第２電極を含む。
【００７１】
図１の例では、第１電極２５と（図１では見えまないが）第２電極は、両方とも、インターポーザ・デバイス７において、第１の導体パターン９と第２の導体パターンを介して第１のＩＣ３（および第２のＩＣ５）に接続されている。これにより、ナノ構造エネルギー貯蔵デバイス２３ａ−ｂは、例えば、第２のＩＣ５から提供される電気エネルギーによって充電され、そして、第１導体パターン９のＩＣ接続パッドを通して第１のＩＣ３に放電される。したがって、インターポーザ・デバイス７は、第１のＩＣ３および／または第２のＩＣ５の電荷リザーバとして機能することができる。
【００７２】
他の多くの第１および第２の導体パターンが可能であり、特定のアプリケーションによっては有利になる場合があることに留意する。例えば、第１および第２の導体パターンが、送電網および信号ルーティングの目的のために存在することがあり得る。一例によると、インターポーザ・デバイスの第１サイドに第３電気回路要素があり得、そして、そのような第３の電気回路要素に対して、第１の電気回路要素と第３の回路要素と間の信号ルーティングを提供するために、第１の導体パターンはさらにコネクタを備えることがあり得る。
【００７３】
本発明の実施形態によるインターポーザ・デバイス７の構造が、製造方法の例に関連してより詳細に説明される。
【００７４】
図２Ａは、部分的に除去して、ナノ構造エネルギー貯蔵デバイス２３ａに含まれるナノ構造のいくつかを露出させる伝導制御材料を有する、図１の第１ナノ構造エネルギー貯蔵デバイス２３ａの第１の構成例の概略上面図である。
【００７５】
図２Ａを参照すると、ナノ構造エネルギー貯蔵デバイス２３ａは、第１の電極２５上に形成された第１の複数の導電性ナノ構造２７、および、第２電極３１上に形成された第２の複数の導電性ナノ構造２９を含む。すべてのナノ構造は、伝導制御材料３３に埋め込まれている。この例では、ナノ構造エネルギー貯蔵デバイス２３ａは、ナノ構造キャパシタであり得る。その場合、伝導制御材料３３は、いわゆるｈｉｇｈ−κ誘電体など誘電材料であり得る。
【００７６】
図２Ｂは、図１において、インターポーザ・デバイス７に含まれるデバイス層３５の電気絶縁表面部分から成長した第１の複数の導電性ナノ構造２７および第２の複数の導電性ナノ構造２９を含む第１のナノ構造エネルギー貯蔵デバイス２３ａの第２の構成例を示すサイドからの概略断面図である。特に、ナノ構造は、パターン化されていない（均一な）触媒層から、または、図２Ｂに概略的に示されるようなパターン化された触媒層３７からフォレストとして成長した可能性がある。
【００７７】
ナノ構造は、伝導制御材料３３に埋め込まれている。しかし、例えば、導電性制御材料３３の研磨またはエッチングによるナノ構造の先端は露出している。第１の複数のナノ構造におけるナノ構造２７の先端３９の上部において、第１の電極２５は、第１の複数のナノ構造において第１電極２５と各導電性ナノ構造２７との間に電気的接触を達成するために提供されている。第２の複数のナノ構造におけるナノ構造２９の先端４１の上部において、第２の電極３１は、第２の複数のナノ構造において、第２の電極３１と各導電性ナノ構造２９との間に電気的接触を達成するために提供されている。
【００７８】
図３は、図１の第１のナノ構造エネルギー貯蔵デバイス２３ａの第３の構成例を概略的に示すサイドからの断面図である。図３の実施形態では、第２の複数のナノ構造はないが、しかし、ナノ構造２７のすべては、上記の第１の複数の第２電極３１上に形成されたナノ構造に属する。さらに、伝導制御材料３３はコンフォーマルコーティングとして、ナノ構造２７の上に提供される。そして、第１電極２５は、伝導制御材料３３上にコンフォーマルコーディングとして形成される。
【００７９】
本発明による製造方法の例示的な実施形態を、図４のフローチャート、図４のフローチャートの各方法ステップに対応する製造プロセスの種々の段階の図５Ａ−Ｆの断面図を参照して説明する。
【００８０】
第１のステップ４００において、犠牲基板４３が提供される。犠牲基板は、関連技術の当業者によく知られているように、任意の適切な基板であり得る。例えば、犠牲基板はポリマーまたはガラスでできているか、または、シリコン基板であることができる。
【００８１】
続くステップ４０１において、デバイス層４５が供給される。ここに、デバイス層は、犠牲基板４３上に、および、絶縁デバイス層部分４９内に提供される第１の再分配層４７を含む。デバイス層は、第１に、所望のパターン（上記の第１の９または第２の１３導体パターンなど）において、適切な金属または他の導電性材料を使用して、第１の再配線層４７上に誘電体層を厚さまで堆積させ、化学機械研磨による誘電体の平坦化し、または、第１の再配線層が露出し、基板が第１の再配布層４７を含み、そして、誘電体層は再び実質的に平坦／平面になるような他の適切な方法を用いて、第１の再配線層を形成することによって提供される。
【００８２】
次のステップ４０２において、デバイス層４５の平坦化された表面上において、ナノ構造エネルギー貯蔵デバイス２３およびビア４６が形成される。図２Ａ−Ｂおよび図３を参照して上記で説明したように、ナノ構造エネルギー貯蔵デバイス２３は、それぞれがデバイス層４５上に成長する導電性垂直ナノ構造を含み、ナノ構造を伝導制御材料に埋め込み、そして、第１および第２電極を形成する、様々な異なる方法で形成することができる。
【００８３】
ビア４６を形成するには、典型的な金属または金属合金は、堆積、スパッタリング、または蒸発またはその他の湿式プロセスを利用して堆積させることができる。ビアには、電気的相互接続、熱相互接続または熱的および機械的安定性相互接続などの種々の機能がある。目的を考えると、ビア形成用の材料は、高い熱伝導率または電気伝導率を有する金属または金属合金から選択できる。ある側面では、カーボンナノチューブなどの異方性ナノ材料、ナノファイバー、ナノワイヤも使用できる。そのようなナノ材料を成長させるために、典型的なＣＶＤ法が利用され得る。ナノ材料と金属を組み合わせた複合ビアも使用できまる。種々の目的を達成するために、ビアを関心のある領域に分散するように形成することができる。
【００８４】
ビア４６およびナノ構造エネルギー貯蔵デバイス２３が形成されると、ナノ構造は、ステップ４０３で誘電体に埋め込まれる。誘電体５１の層を堆積することにより、ビア４６およびナノ構造エネルギー貯蔵デバイス２３をカバーすることができる。誘電体層を、表面が再び適度に平坦になるように、平坦化することができる。代替的に、誘電体の層は、ビアの上面が、再び開いてアクセス可能になる。
【００８５】
その後、ステップ４０４で、オプションとして、上記の第１または第２の導体層を達成するために第２の再分配層５３を形成することができる。
【００８６】
次のステップ４０５では、エネルギー貯蔵インターポーザ・デバイス７の第１の例を完成させるために、犠牲基板４３が除去またはリリースされる。
【００８７】
第１および第２の再配線層は、湿式化学、ドライＣＶＤ堆積、スパッタリングまたは蒸発などの既知の標準メタライゼーション処理を利用して、製造可能である。Ｃｕ、Ａｌ（アルミ）、Ａｕ（金）などの典型的な金属、必要に応じて、ケイ化物またはその他の適切な金属を堆積させることができる。エネルギー貯蔵デバイスを形成するために、それらが第１の再配線層に電気的に接続されるように、第１の導電部上に少なくとも第１の複数の導電性ナノ構造を形成すること、第１導電部は第１電極を形成すること、伝導制御材料中において、第１の複数の導電性ナノ構造に各ナノ構造を埋め込むこと、第２電極が、伝導制御材料によって、第１の複数のナノ構造の各ナノ構造から分離されているような方法で第２の電極を提供することが含まれる。犠牲基板の除去を、化学エッチングにより背面から基板をエッチングすることにより、または、ドライエッチングまたは他の適切な方法で実行することができる。代替的に、犠牲基板は、除去する代わりに、リリースすることができる。このような場合には、ウェーハリリース技術、レーザー剥離技術または熱剥離技術を使用することができる。適切な材料の追加の層を、インターポーザエネルギー貯蔵デバイスの処理前に、ウェーハリリースまたは剥離方法が機能するために犠牲基板上に堆積することができる。必要に応じて、犠牲基板の除去後、バンプにより非平面Ｉ／Ｏポイントを形成するために、エネルギー貯蔵インターポーザ・デバイスはさらに処理することができる。このようなＩ／Ｏバンプを、フリップチップバンピングプロセス、銅柱堆積技術、または、最終的な接続ポイントを形成するためのその他の適切な湿式化学プロセスによって形成することができる。
【００８８】
代替的に、第１のインターポーザ・デバイス層の上のインターポーザ・デバイスのより多くの層を形成するプロセスは、上記の図５Ｂ−図５Ｅのプロセスに従って続行できる。
【００８９】
別の製造アプローチでは、この方法に従って製造された次のインターポーザ・デバイスに結合するために、犠牲基板を除去せずにプロセスを続行できる。そのようなスキームでは、犠牲基板を除去せずに、次に、２つのインターポーザ・デバイスをアクティブサイドに向けて接合する。次に、犠牲基板が除去または剥離され、このプロセスが、相互に多数のインターポーザ・デバイスを積み重ね続ける。
【００９０】
他の製造アプローチにおいて、ファンアウト処理は、標準的な既知のファンアウト処理に従って、インターポーザ・デバイスの上部で実行できる。
【００９１】
別の製造アプローチでは、犠牲基板を除去せずにプロセスを続行でき、少なくとも１つの集積回路またはダイがインターポーザ・デバイスにボンディングされている。次に、犠牲基板が除去または、剥離され、このプロセスは、相互に多数のインターポーザ・デバイスを積み重ね続ける。前述の実施形態のいずれかが、ウエハーレベルのプロセスおよび業界で使用されるパネルレベルのプロセスで製造されるために適切である。それらは、ウエハーレベルのインターポーザ処理、パネルレベルのインターポーザ処理と呼ばれる。ウエハーレベルの処理では、通常、サイズが２インチから１２インチまでのウェーハである円形の基板が使用される。パネルレベルの処理では、サイズはマシンの容量によって定義され、通常、１２ー１００インチの大きなサイズの円形または長方形、または、正方形にすることができる。しかし、それに限定されるものではない。通常、パネルレベルの処理は、スマートテレビの制作に使用される。したがって、サイズはテレビのサイズ以上にすることができる。インターポーザの基板サイズが大きいほど、個々のインターポーザ基板を、アセンブリ用の半導体業界で使用するための費用対効果が高くなる。ウエハーレベルプロセスの側面では、上述の実施形態の少なくとも１つは、半導体加工工場において、ウエハーレベルで処理される。別の態様では、パネルレベルのプロセスの場合、上記の少なくとも１つの実施形態が、パネルレベルの処理を使用して処理される設計要件に応じて、処理後、インターポーザウェーハまたはパネルレベルのウェーハを、標準のダイシング、プラズマダイシングまたはレーザー切断を利用して、小さなピースに切断する。別の態様では、ダイシング、プラズマダイシングまたはレーザー切断は、ウエハーレベルまたはパネルレベルのインターポーザ上のチップ／ダイの組み立て後に行われる。このようなシンギュレーションプロセスのステップは、ダイシングまたはプラズマダイシングまたは形状を調整するためのレーザー切断によって構成でき、インターポーザのサイズは、必要に応じて形成される。
【００９２】
上記のインターポーザの実施形態のいずれか１つの使用の態様では、エネルギー貯蔵インターポーザは、便宜に、たとえば、デバイスのバッテリーおよび／または電源管理ユニット、スマートフォン、ラップトップ、センサーまたはその他の携帯型バッテリー駆動デバイスに接続することができる。これは、本発明によれば、インターポーザがエネルギーを蓄積することができるようにするものである。このような蓄積されたエネルギーは、通常のバッテリー寿命を延ばすため、および／または、電力管理システムを改善するため、および／または、不要な電力サージまたはリップル（電圧ノイズ）に対処するために使用することができる。これは、必要な追加電力を即座に提供できるようにするものである。
【００９３】
加えて、次の情報が提供される。
【００９４】
本発明の一態様では、複数の集積回路および／またはデバイス基板間の配置に適したインターポーザ・デバイスが提供される。このインターポーザは、複数のエネルギー貯蔵デバイス、インターポーザ・デバイスを貫通する複数のビア、複数の導電パターンまたはＲＤＬを、第１サイ、および、第１のサイドの反対サイドの第２のサイドに備える。これは、導電パターンが、蓄電デバイスとビアを接続できるように、である。導電パターンは、Ｃｕ、Ａｌ（アルミ）、Ａｕ（金）、ケイ化物または他の適切な金属または金属合金などの金属からなっている。一態様では、ビアは、Ｃｕ（銅）、Ａｌ（アルミ）、Ｗ（タングステン）Ａｕ（金）、ケイ化物またはそれらを形成するのに適した他の金属または金属合金など金属ビアに基づく電気相互接続用である。ビアは、他のタイプの異方性導電材料、カーボンナノチューブ、ナノファイバーまたはナノワイヤ、または金属または金属合金との複合体の形態などでできているのが便利である。別の態様では、ビアはサーマルビアである。サーマルビアは、便利なことに、例えば、Ｃｕ（銅）、Ａｕ（金）などの高熱伝導性材料、または、ナノチューブ、ナノワイヤ、カーボンナノチューブなどの炭素ベースの材料、ナノファイバー、グラフェンまたは他の金属または金属合金との複合体の形態などの異方性熱伝導材料で形成できる。ある態様では、インターポーザ・デバイスの側壁にビアを形成することができる。本発明に従って製造することができるインターポーザ・デバイスの厚さには本質的に制限はない。しかしながら、通常、インターポーザ・デバイスの合計厚さは、ニーズ／アプリケーションに応じて、０．１μｍから１０ｍｍの間で変化し、好ましくは０．５μｍから１００μｍの間である。
【００９５】
本発明の一態様では、複数の集積回路および／またはデバイス基板間における配置に適したインターポーザ・デバイスが提供される。これは、複数のエネルギー貯蔵デバイス、複数の導電パターンまたはＲＤＬを、第１サイに、および、第１面の反対側の第２面に、備える。これは、導電パターンとエネルギー貯蔵デバイスを接続できるようにするものである。導電パターンは、Ｃｕ（銅）、Ａｌ（アルミ）、Ａｕ（金）、ケイ化物または他の適切な金属または金属合金などの金属からなる。次に、エネルギー貯蔵インターポーザ・デバイスを介して複数の集積回路を接続することができる。ある態様では、インターポーザ・デバイスの側壁にビアを形成することができる。本発明により、製造することができるインターポーザ・デバイスの厚さに本質的に制限はない。しかしながら、通常、インターポーザ・デバイスの合計厚さは、必要に応じて、０．１μｍから１０ｍｍの間で変化するが、好ましくは０．５μｍから１００μｍの間である。
【００９６】
一態様では、インターポーザ・デバイスは、便利なことに、ビアやナノスケールの足場の形で、機械的安定性のためのビアなどの他の機能を提供するために、より多くの構造を持つことができ、異なる集積回路基板のＣＴＥミスマッチを補償することができる、または、堆積に起因する薄膜応力を補償または平衡化することができる。そのようなナノスケールの足場は、堆積された誘電体層に都合よく埋め込むことができる。
【００９７】
本発明の一態様では、インターポーザ・デバイスの誘電体が、誘電体層の堆積プロセスを通して、形成されている。
【００９８】
１つの態様において、製造されたキャパシタは、次に、ＲＦ周波数の電気的短絡として機能する役割を有し、電圧高調波または過渡変動によるＤＣラインの妨害を制限するデカップリングキャパシタとして使用できる。
【００９９】
デカップリングキャパシタは、デバイスの可能な限り近くにＤＣラインをグランドに接続するときに最適に使用される。したがって、本発明では、態様の１つは、インターポーザの表面上の２つの再配線接続線の間に、そのようなキャパシタを配置または製造することである。別の態様では、キャパシタを、インターポーザの厚さ以内に、または、インターポーザの埋め込み形式で、または、インターポーザの底面に配置または製造することができる。
【０１００】
キャパシタをフィルタリングキャパシタ（ＤＣブロックと同様）として使用する別の態様では、そのキャパシタを、ＲＦラインと直列に接続する必要があり、インターポーザのビア内または表面の１つに統合できる。
【０１０１】
フィルタリングまたはデカップリングキャパシタの一態様では、完全にソリッドステートのデバイスであり得る。したがって、デバイスは接続されたナノ構造で作成する、または、絶縁層がＰＶＤ、ＣＶＤ、ＡＬＤによって堆積される前に、ＰＶＤ、ＣＶＤ、ＡＬＤ、またはメッキのいずれかを使用して上部電極が形成される前に、下部電極で成長する必要がある。
【０１０２】
キャパシタを保存デバイスとして使用する別の態様では、液体、高分子またはゲルは、２つの電極を結合する電解質として使用でき、互いの上部に配置されるか、または単に交互嵌合することができる。
【０１０３】
ナノ構造エネルギー貯蔵デバイス２３に含まれる導電性ナノ構造は、当業者に知られている様々な方法を使用して作成することができることが理解されるべきである。例えば、１つまたは複数のナノ構造を作成する方法は、基板の上面に導電性ヘルプ層（ｈｅｌｐｌａｙｅｒ）を堆積させるステップと、導電性補助層上にパターン化された触媒層を堆積させるステップと、触媒層上に１つ以上のナノ構造を成長させるステップと、１つまたは複数のナノ構造の間および周囲の導電性ヘルプ層を選択的に除去するステップと、を含む。一部の実装では、触媒層は、堆積後にパターン化される。一部の実装では、基板はさらに、上面と同じ広がりを持ち、導電性ヘルプ層によってカバーされる金属下層を含む。一部の実装では、金属下層はパターン化されている。一部の実装では、金属下層は、Ｃｕ（銅）、Ｔｉ（チタン）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｃｏ（コバルト）、Ｐｔ（プラチナ）、Ａｌ（アルミニウム）、Ａｕ（金）、Ｐｄ（パラジウム）、Ｐ（リン）、Ｎｉ（ニッケル）、シリサイドおよびＦｅ（鉄）から選択される１つ以上の金属で構成される。一部の実装では、金属下層は、ＴｉＣ（炭化チタン）、ＴｉＮ（窒化チタン）、ＷＮ（窒化タングステン）、および、ＡＩＮ（窒化アルミニウム）から選択される１つ以上の導電性合金で構成される。一部の実装では、金属下層は、１つ以上の導電性ポリマーを含む。
【０１０４】
ここに記載されている技術は、ヘルプ層として多くの異なる材料で利用できる。ヘルプ層材料とエッチングパラメータを選択することが重要であり、そのため、ヘルプ層のエッチング中に、ナノ構造は自己整合マスク層として使用できる。ヘルプ層の材料の選択は、ヘルプ層の下にある材料によって異なる。
【０１０５】
選択的除去プロセスは、成長したナノ構造間の不要な触媒残留物を除去するためにも使用できるため、ヘルプ層は触媒にもなり得る。
【０１０６】
触媒は、ニッケル、鉄、白金、パラジウム、ニッケルシリサイド、コバルト、モリブデン、Ａｕまたはその合金にすることができる、または、（ケイ素など）他の材料と組み合わせることができる。本明細書に記載の技術は、ナノ構造用の無触媒成長プロセスにも適用できるため、触媒はオプションであり得る。触媒は、触媒粒子のスピンコーティングによって堆積させることもできる。
【０１０７】
いくつかの実装では、触媒の層は、接続電極としても使用されると共に、ナノ構造を成長させるために使用される。そのような実装では、触媒は、ニッケル、鉄、白金、パラジウム、ニッケルシリサイド、コバルト、モリブデン、Ａｕまたはその合金の厚い層にすることができる、または、周期表の他の材料と組み合わせることができる。
【０１０８】
一部の実装では、堆積のいずれも、蒸発、メッキ、スパッタリング、分子線エピタキシー、パルスレーザー堆積、ＣＶＤ、ＡＬＤ、スピンコーティングまたはスプレーコーティングから選択された方法で実行される。一部の実装では、１つ以上のナノ構造は、炭素、ＧａＡｓ（ヒ化ガリウム）、ＺｎＯ（酸化亜鉛）、ＩｎＰ（リン化インジウム）、ＩｎＧａＡｓ（インジウムガリウムヒ素）、ＧａＮ（窒化ガリウム）、ＩｎＧａＮ（窒化インジウムガリウム）、またはＳｉ（ケイ素）を含む。一部の実装では、１つまたは複数のナノ構造にはナノファイバー、ナノチューブ、またはナノワイヤが含まれる。一部の実装では、１つ以上のナノ構造が薄膜形式または多層薄膜フォーマットのスタックで提供される。そのような実装では、薄膜は、炭素ベースのグラフェン膜または他の適切な２Ｄナノ構造であり得る。一部の実装では、導電性ヘルプ層は、半導体、導電性ポリマー、そして合金から選択された材料で構成される。一部の実装では、導電性ヘルプ層の厚さは１ｎｍ−１００μｍである。一部の実装では、１つ以上のナノ構造がプラズマで成長する。
【０１０９】
一部の実装では、１つ以上のナノ構造は炭化物由来の炭素である。一部の実装では、導電性ヘルプ層の選択的除去は、エッチングにより達成される。一部の実装では、エッチングはプラズマドライエッチングである。一部の実装では、エッチングは電気化学エッチングである。一部の実装では、エッチングは光化学熱分解エッチングである。一部の実装では、エッチングは熱分解エッチングである。一部の実装では、この方法は、導電性ヘルプ層と触媒層との間に追加の層を堆積することをさらに含む。
【０１１０】
ある態様によれば、複数のナノ構造の成長は、電極上に触媒層を堆積させるステップであって、ここで、触媒層は、電極の平均粒径とは異なる平均粒径を有する粒子を含み、これにより、最下層と触媒層を含む層のスタックを形成する、ステップと、反応物が触媒層と接触するように、ナノ構造が反応物を含むガスを形成して提供できる温度まで層のスタックを加熱するステップと、を含む方法を使用して実行することができる。
【０１１１】
いくつかの実装では、塩素化プロセスは、金属炭化物層からカーボンナノ構造を導出するために、例えば、ＴｉＣからカーボンナノ構造を形成するために使用することができる。
【０１１２】
一部の実装では、ナノ構造の成長は、層のスタックを堆積させ、層のスタック上にナノ構造を成長させるステップであって、前記層のスタックは、前記層の相互拡散を可能にする材料を含む、ステップを含む方法を使用して実行される。ここで、相互拡散層は、便利なことに、ナノ構造内に存在し得る。層のスタックは異なる金属、触媒金属または金属合金の組み合わせであり得る。
【０１１３】
一つの態様では、このようなキャパシタの統合は、プロファイルサイズ、キャパシタおよび／またはエネルギー蓄積デバイスの高さとエネルギー密度を制御することにより適切になる。一つの態様では、そのような統合は、成長プロセスにより、ナノ構造の単位面積あたりの高表面積を適切にすることができる成長したナノ構造の形態を制御する手段によって適切になる。
【０１１４】
当業者は、本発明が上記の好ましい実施形態に決して限定されないことを理解する。反対に、添付の特許請求の範囲内で多くの修正および変更が可能である。
【０１１５】
請求項では、「含む（ｃｏｍｐｒｉｓｉｎｇ）」という言葉は、他の要素や手順を除外するものではなく、また、不定冠詞「ａ」または「ａｎ」は複数を除外しない。単一のプロセッサまたは他のユニットは、特許請求の範囲に記載された、いくつかのアイテムの機能を果たすことができる。特定の手段が相互に異なる従属請求項に記載されているという単なる事実は、これらの手段の組み合わせが有利に使用できないことを示すものではない。コンピュータプログラムは、他のハードウェアと一緒に、または他のハードウェアの一部として供給される光記憶媒体または固体媒体など適切な媒体に保存／配布することができる。しかし、インターネットまたは他の有線または無線の通信システムを介してなど、他の形式で配布することもできる。請求項中の参照符号は、範囲を限定するものとして解釈されるべきではない。
【図１】
2020532857.tif 000003
【図２Ａ】
2020532857.tif 000004
【図２Ｂ】
2020532857.tif 000005
【図３】
2020532857.tif 000006
【図４】
2020532857.tif 000007
【図５Ａ】
2020532857.tif 000008
【図５Ｂ】
2020532857.tif 000009
【図５Ｃ】
2020532857.tif 000010
【図５Ｄ】
2020532857.tif 000011
【図５Ｅ】
2020532857.tif 000012
【図５Ｆ】
2020532857.tif 000013
【国際調査報告】
2020532857.tif 000014
2020532857.tif 000015
2020532857.tif 000016
2020532857.tif 000017