(57)【要約】第１および第２の面を有する溝を備える基板と、溝内にキャパシタ材料とを備え、溝の第１および第２の面が金属からなる被膜を有し、第１の面の金属からなる被膜が第２の面の金属からなる被膜と電気的に接触しない、エネルギー貯蔵デバイスを提供する。
2020501337.tif 000002
【特許請求の範囲】
【請求項１】
第１および第２の面を有する溝を備える基板と、
前記溝内にキャパシタ材料とを備え、
前記溝の前記第１および前記第２の面が金属からなる被膜を有し、前記第１の面の前記金属からなる被膜が前記第２の面の前記金属からなる被膜と電気的に接触しない、エネルギー貯蔵デバイス。
【請求項２】
前記キャパシタ材料がスーパーキャパシタ材料である、請求項１に記載のエネルギー貯蔵デバイス。
【請求項３】
前記溝の長さが５ｍｍ〜１０００ｍｍである、請求項１または請求項２に記載のエネルギー貯蔵デバイス。
【請求項４】
前記溝が１００ｍよりも長い、請求項１〜３のいずれか一項に記載のエネルギー貯蔵デバイス。
【請求項５】
前記基板が一連の溝を有し、各溝が第１および第２の面と、前記溝内にキャパシタ材料とを有する、請求項１〜４のいずれか一項に記載のエネルギー貯蔵デバイス。
【請求項６】
前記一連の溝が同一層内に位置し、それにより前記一連の溝の多くの溝に電圧を分配することができる、請求項５に記載のエネルギー貯蔵デバイス。
【請求項７】
前記一連の溝のうち第１の溝の第２の面が、前記一連の溝のうち第２の溝の第１の面と電気的に接続する、請求項５または請求項６に記載のエネルギー貯蔵デバイス。
【請求項８】
前記エネルギー貯蔵デバイスが光電子デバイスでもあり、前記溝の前記第１の面が半導体材料からなる被膜を有し、前記溝の前記第２の面が導体材料からなる被膜を有する、請求項１〜７のいずれか一項に記載のエネルギー貯蔵デバイス。
【請求項９】
前記半導体材料および前記導体材料が前記溝内の別の半導体材料と接触し、前記スーパーキャパシタ材料が前記溝内の前記別の半導体材料を覆う、請求項８に記載のエネルギー貯蔵デバイス。
【請求項１０】
前記スーパーキャパシタ材料が前記溝にさらに過充填される、請求項９に記載のエネルギー貯蔵デバイス。
【請求項１１】
前記溝の前記第１および第２の面の長さが１０００ｎｍ〜１０μｍである、請求項１〜１０のいずれか一項に記載のエネルギー貯蔵デバイス。
【請求項１２】
前記溝の前記第１および第２の面の長さがそれぞれ異なる、請求項１１に記載のエネルギー貯蔵デバイス。
【請求項１３】
前記溝の第１の側面が、前記溝の前記第１の面と前記基板の前記溝付近の第１の表面とからなり、前記溝の第２の側面が、前記溝の前記第２の面と前記基板の前記溝付近の第２の表面とからなり、前記溝の前記第２の側面において、前記溝の前記第２の側面の前記半導体材料と前記溝内の前記別の半導体材料との間に間隙が存在する、請求項９〜１２のいずれか一項に記載のエネルギー貯蔵デバイス。
【請求項１４】
前記溝の前記第１の面が、前記基板から垂直に対して第１の角度をなし、前記溝の前記第２の面が、前記基板から垂直に対して第２の角度をなし、前記第１および第２の角度が２５°〜９０°以下である、請求項１〜１３のいずれか一項に記載のエネルギー貯蔵デバイス。
【請求項１５】
前記別の半導体材料内に開口がある、請求項９〜１４のいずれか一項に記載のエネルギー貯蔵デバイス。
【請求項１６】
前記基板が第１および第２の一連の溝と該一連の溝間にチャネルとを備える、請求項１〜１５のいずれか一項に記載のエネルギー貯蔵デバイス。
【請求項１７】
前記チャネルが、前記第１および第２の一連の溝の端部にわたって延在する場合、前記第１および第２の一連の溝に直角であり、前記チャネルが、前記第１および第２の一連の溝の間に延在する場合、前記第１および第２の一連の溝に平行である、請求項１６に記載のエネルギー貯蔵デバイス。
【請求項１８】
前記チャネルの深さが前記第１および第２の一連の溝の各溝の深さの少なくとも２倍である、請求項１６または請求項１７に記載エネルギー貯蔵デバイス。
【請求項１９】
前記エネルギー貯蔵デバイスが光電子デバイスおよび太陽光電池でもある、請求項１〜１８のいずれか一項に記載のエネルギー貯蔵デバイス。
【請求項２０】
第１および第２の面を有する溝を備える基板を設ける工程であって、前記溝の前記第１の面が金属または半導体からなる被膜を有し、前記溝の前記第２の面が金属または半導体からなる被膜を有する工程と、
前記溝の前記第１または第２の面の前記金属または半導体からなる被膜にＡＣ電圧を供給する工程と、
前記第１の面の前記金属または半導体からなる被膜が前記第２の面の前記金属または半導体からなる被膜と電気的に接触しないよう、前記第１の面の前記金属または半導体からなる被膜と、前記第２の面の前記金属または半導体からなる被膜との間に間隙を形成する工程とを含む、基板調整方法。
【請求項２１】
前記溝の前記第１または第２の面の前記金属または半導体からなる前記被膜に前記ＡＣ電圧を供給する工程が、前記溝の前記第１または第２の面の前記金属または半導体からなる前記被膜に、熱の形でエネルギーを供給する、請求項２０に記載の基板調整方法。
【請求項２２】
前記溝の前記第１または第２の面の前記金属または半導体全体にわたって熱の形の前記エネルギーを放散させる工程を含む、請求項２１に記載の基板調整方法。
【請求項２３】
前記間隙が前記溝の底部に形成される、請求項２０〜２２のいずれか一項に記載の基板調整方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はエネルギー貯蔵デバイスに関する。
【背景技術】
【０００２】
再生可能エネルギー源への需要により、太陽光電池のコストおよび効率に大幅な改善がもたらされているが、既存技術は依然としてややコストの高い発電方法である。
【発明の概要】
【発明が解決しようとする課題】
【０００３】
再生可能エネルギー源への需要はまた、エネルギー貯蔵に改善をももたらしている。再生可能エネルギーが世界のエネルギー需要のより多くをまかなうことになるとすると、エネルギー貯蔵効率を向上させ、かつ／あるいはエネルギー貯蔵コストを減少させることが必要である。
【０００４】
本発明は既存のエネルギー貯蔵デバイスの１つ以上の欠点を軽減することを目的とする。
【課題を解決するための手段】
【０００５】
本発明の第１の態様によれば、
第１および第２の面を有する溝を備える基板を備え、
溝内にキャパシタ材料またはスーパーキャパシタ材料が存在する、エネルギー貯蔵デバイスが提供される。
【０００６】
このデバイスがエネルギーを貯蔵する確実な方法を提供すること、特にこのデバイスが他の既知の貯蔵デバイスと比較してショートし難いことは、本発明の利点となり得る。ショートはキャパシタまたはスーパーキャパシタの容量に悪影響を及ぼす。
【０００７】
キャパシタ材料はスーパーキャパシタの特徴を有し得る。必要に応じて、キャパシタ材料は溝内のスーパーキャパシタ材料である。キャパシタ材料は高誘電キャパシタ材料であってもよい。通常、キャパシタ材料は、溝内の高誘電キャパシタ材料である。
【０００８】
一般的に、エネルギー貯蔵デバイスは電気エネルギー貯蔵デバイスである。
【０００９】
キャパシタ材料またはスーパーキャパシタ材料が溝内に存在する場合、キャパシタ材料またはスーパーキャパシタ材料により、溝を部分的に充填してもよく、溝を完全に充填してもよく、または溝を過充填してもよい。
【００１０】
溝の第１および／または第２の面は、金属で被覆され、すなわち金属からなる被膜を有してもよい。典型的に、この金属は溝内のキャパシタ材料またはスーパーキャパシタ材料と接触し、通常電気的に接触する。この金属は導体、典型的には導電体と呼ぶことができる。通常、溝の第１の面の金属と第２の面の金属の間には間隙が存在する。通常、間隙は、溝の第１の面の金属が溝の第２の面の金属に電気的に接触しないことを意味する。間隙は典型的に溝の底部に存在する。
【００１１】
溝が第１の面の金属と第２の面の金属の間の空間を画定することは、本発明の利点となり得る。第１の面の金属導体の間の距離は、多くの場合正確に設定され、通常比較的正確に設定され、かつ／あるいは一定である。
【００１２】
溝内のキャパシタ材料またはスーパーキャパシタ材料が他の既知のキャパシタおよびスーパーキャパシタと比較して電圧破壊の影響を受け難いことは、本発明の利点となり得る。本発明によるエネルギー貯蔵デバイスは、各溝のそれぞれの電圧を低下させている。溝の数はデバイスの動作電圧と関係する。多数の積層を必要とする、他の既知のキャパシタ／スーパーキャパシタデバイスと異なり、本発明によるエネルギー貯蔵デバイスは多数の積層を必要とせず、同一層内の一連の溝を用いる。このデバイスは多くの溝にわたって電圧を分配するため、各個別の溝の電圧は、溝内のキャパシタ材料またはスーパーキャパシタ材料の破壊レベルを下回る。
【００１３】
エネルギー貯蔵デバイスは光電子デバイスでもある場合がある。溝の第１の面は金属で被覆され、すなわち金属からなる被膜を有してもよく、溝の第２の面は、導体材料で覆われ、すなわち導体材料からなる被膜を有してもよい。
【００１４】
一般的に、キャパシタ材料は高誘電材料である。高誘電材料が、デバイスが起動される際のサージなどのエネルギー需要スパイクを平準化することにより光電子デバイスの動作を補助することは、本発明の利点となり得る。高誘電材料は高誘電キャパシタ材料であってもよい。
【００１５】
半導体材料および導体材料は溝内の別の半導体材料に接触してもよい。キャパシタ材料またはスーパーキャパシタ材料は、典型的に溝内の別の半導体材料を被覆するか、半導体材料上に存在するか、半導体材料を覆うかの１つ以上の状態になる。キャパシタまたはスーパーキャパシタは通常、半導体材料、導体材料および／または別の半導体材料によって占められていない、溝の残容積のすべてを充填する。
【００１６】
キャパシタ材料またはスーパーキャパシタ材料は一般的に、ウルトラキャパシタとも呼ばれるスーパーキャパシタの機能をもたらす。スーパーキャパシタの機能はスーパーキャパシタ材料のみによりもたらされる場合があり、あるいは、スーパーキャパシタ材料と半導体材料、導体材料および別の半導体材料のうち１種以上との相互作用を必要とする場合もある。
【００１７】
キャパシタ材料またはスーパーキャパシタ材料は、静電二重層容量および／もしくは電気化学疑似容量または任意の電荷分離メカニズムを用いて電気エネルギーを貯蔵し得る。
【００１８】
溝の第１の面が半導体材料で被覆され、溝の第２の面が導体材料で被覆され、かつ／または別の半導体材料が溝内に存在する場合、キャパシタ材料またはスーパーキャパシタ材料は溝内に存在し、溝を過充填してもよい。すなわち、キャパシタ材料またはスーパーキャパシタ材料は２つの隣接する溝間の誘電体かつ／または絶縁体である。
【００１９】
キャパシタ材料またはスーパーキャパシタ材料が、溝の残容積のすべてを完全に充填し、さらに溝の外に及び、かつ／または溝の容積を越えて広がるように溝を過充填することが有効である場合がある。キャパシタ材料またはスーパーキャパシタ材料は、このように、キャパシタ材料またはスーパーキャパシタ材料が複数の溝にまたがってその上に層をなす程度に複数の溝を過充填してもよい。キャパシタ材料またはスーパーキャパシタ材料は２つ以上の隣接する溝の間の誘電体であってもよい。溝を過充填することにより、キャパシタ材料またはスーパーキャパシタ材料の、基板および／またはデバイスの他の要素への密着性を高め、かつ／あるいは得られるデバイスの容量を増加させ得る。
【００２０】
使用時、一般的に光電子デバイスは電気エネルギーを生成する。光電子デバイスは負荷と電気的に接続する場合がある。負荷は、典型的に電気エネルギーを消費する電気素子である。負荷は例えば電球であってもよい。
【００２１】
使用時、キャパシタ材料またはスーパーキャパシタ材料は典型的に負荷が消費しない電気エネルギーまたは電荷を貯蔵する。こうして、過剰な電気エネルギーを将来的な負荷による使用のために貯蔵することができる。したがって、光電子デバイスが電気エネルギーを生成しないときに、負荷が使用可能な電気エネルギーが存在することになる。
【００２２】
溝の第１の側面は通常溝の第１の面および溝付近の基板の第１の表面からなる。溝の第２の側面は通常溝の第２の面および溝付近の基板の第２の表面からなる。溝付近の第１および第２の表面は一般的に基板と少なくとも実質的に平行であり、かつ／または基板と同一面内に存在する。溝の第１および第２の側面は、通常基板の同一表面に存在する。
【００２３】
溝の第１および第２の面の長さは典型的に１０００ｎｍ〜３μｍ、通常約１０ｎｍである。溝の第１および第２の面の高さは典型的に１００ｎｍ〜３０μｍ、通常約１μｍ〜３μｍである。
【００２４】
溝の第１の面の長さは通常、溝の第１の面と基板の第１の表面の接合部および溝の第１の面と第２の面の接合部から測定する。溝の第２の面の長さは通常、溝の第２の面と基板の第２の表面の接合部および溝の第２の面と第１の面の接合部から測定する。
【００２５】
溝の第１および第２の面の長さは、少なくとも実質的に同じであってもよく、または異なっていてもよい。
【００２６】
溝の第１および第２の側面は通常それぞれ導体材料、必要に応じて半導体材料で被覆される。溝の第１の側面の半導体材料および溝の第２の側面の導体材料は典型的に溝内の別の半導体材料に接触する。
【００２７】
溝の第２の側面において、溝の第２の側面の半導体材料と溝内の別の半導体材料との間には間隙が存在し得る。
【００２８】
使用時、溝の第２の側面の半導体材料と溝内の別の半導体材料との間の間隙が、溝を横切って、ひいては、典型的に別の半導体材料を移動させることにより溝の第１の側面と第２の側面の間における分流の発生を阻止するか、軽減するか、または大幅に減少させるかの１つ以上を行うことは本発明の利点となり得る。
【００２９】
間隙は典型的に空隙である。間隙は別の材料、好ましくは非導電性材料および／または電気絶縁材料で充填してもよい。間隙は、典型的に、溝の第２の側面の半導体材料と溝内の別の半導体材料との間に電気的絶縁を生じる。代替的な実施形態では、溝内のキャパシタ材料またはスーパーキャパシタ材料を空隙に置き換える。空隙は、キャパシタまたはスーパーキャパシタであるが、一般的に比較的弱いキャパシタまたはスーパーキャパシタである。
【００３０】
間隙をキャパシタ材料またはスーパーキャパシタ材料で充填してもよい。溝の第２の側面の半導体材料と別の半導体材料との間の間隙は、一般的に別の半導体材料が半導体材料に接触せず、かつ／または半導体材料から絶縁していることを意味する。
【００３１】
溝の第２の側面の半導体材料と溝内の別の半導体材料との間の間隙は、少なくとも１ｎｍの長さであり、通常少なくとも２０ｎｍの長さであり、典型的には少なくとも１００ｎｍの長さであってもよい。溝の第２の側面の半導体材料と溝内の別の半導体材料の間の間隙は、少なくとも１００ｎｍの長さであり、通常少なくとも３００ｎｍの長さであり、典型的には少なくとも５００ｎｍの長さであってもよい。
【００３２】
間隙により、光電子デバイスが溝を横切ってショートおよび／または分流し難くなり、典型的にはショートおよび／または分流に耐性をもつことは本発明の利点となり得る。半導体材料と別の半導体材料の間の間隙は溝の一方の側面の半導体材料から別の半導体材料を通り、溝の反対の側面の半導体材料に至る電荷移動の経路／順路を妨げるよう設計される。これにより、通常光電子デバイスが分流し難くなる。
【００３３】
溝の第１の面は、通常基板から垂直に対して第１の角度をなし、溝の第２の面は、通常基板から垂直に対して第２の角度をなす。第１および第２の角度は通常２５°〜９０°以下である。
【００３４】
典型的に、溝の第１の面と第２の面は両面間の溝の凹部を画定する。
【００３５】
溝の第１および第２の面はそれぞれ第１および第２の端部を有し得る。第１の端部同士は通常溝および／または凹部の底部の中央で接し、第２の端部同士は凹部の上部で離れている。代替的な実施形態では、第１および第２の面はそれぞれ溝の底面に接触する。溝の底面は溝の底部である場合がある。
【００３６】
半導体材料は、半導体材料の層であってもよい。導体材料は、導体材料の層であってもよい。半導体材料の層は通常導体材料の層の上に位置する。導体材料の層は通常半導体材料の層の下に位置する。導体材料は通常、溝の第１の面、第１の表面、第２の面および第２の面ならびに半導体材料の１つ以上と接触する。
【００３７】
導体材料は通常、溝の第２の面および溝付近の基板の第２の表面の上に位置するか、これらに接触するか、これらに被覆されるか、の１つ以上の状態になる。導体材料はさらに、溝付近の基板の第１の表面の上に位置するか、この面に接触するか、この面に被覆されるか、の１つ以上の状態になる場合がある。
【００３８】
半導体材料は通常、溝の第１の面および溝付近の基板の第１の表面の上に位置するか、これらに接触するか、これらに被覆されるか、の１つ以上の状態となる。半導体材料はさらに、溝付近の基板の第２の表面の上に位置するか、この面に接触するか、この面に被覆されるか、の１つ以上の状態になる場合がある。
【００３９】
溝の第１および／または第２の側面はそれぞれ接着材料で被覆されてもよい。接着材料は、接着材料の層であってもよい。接着材料の層は通常、溝の第１の面、第１の表面、第２の面および第２の表面ならびに導体材料および半導体材料の１つ以上と接触する。
【００４０】
接着材料は導体、典型的には導電体であってもよい。溝の第１の面を被覆する導体材料と接着材料は、同じ材料であり、かつ／または同じ層であってもよい。
【００４１】
別の半導体材料は通常、溝の第１および第２の面の間の溝を少なくとも部分的に充填する。溝内のキャパシタ材料またはスーパーキャパシタ材料は典型的に、溝の第１および第２の面の間の溝の残空間を充填する。
【００４２】
溝は任意の形とすることができ、対称であってもよく、非対称のＶ字形であってもよい。溝の第１の面は溝の第２の面より長くてもよく、あるいは溝の第２の面が溝の第１の面より長くてもよい。
【００４３】
溝の第１の面が溝の第２の面よりも長い場合、第１の面は通常少なくとも１０００ｎｍの長さであり、第２の面は通常少なくとも３００ｎｍの長さである。溝の第２の面が溝の第１の面よりも長い場合、第２の面は通常少なくとも１０００ｎｍの長さであり、第１の面は通常少なくとも３００ｎｍの長さである。
【００４４】
溝の第１の面が溝の第２の面よりも長いか、または溝の第２の面が溝の第１の面よりも長い場合、溝は通常非対称な形状を有する。
【００４５】
別の半導体材料は通常、溝の第１の面および／または溝の第１の側面の半導体材料にのみ接触し、別の半導体材料は溝の第２の面および／または溝の第２の側面の導体材料にのみ接触する。
【００４６】
半導体材料は溝の第１の面の２０％〜８０％、通常４０％〜６０％、必要に応じて約５０％を被覆し、かつ／または覆い得る。半導体材料は溝の第１の面の約７５％を被覆し、かつ／または覆い得る。導体材料は溝の第２の面の２０％〜８０％、通常４０％〜６０％、必要に応じて約５０％を被覆し、かつ／または覆い得る。導体材料は溝の第２の面の約７５％を被覆し、かつ／または覆い得る。
【００４７】
導体材料および／または半導体材料が溝の第２の面および／または第１の面の約５０％、好ましくは約７５％をそれぞれ被覆し、かつ／または覆う場合、光電子デバイスの効率、発生電流、出力および光電変換効率の１つ以上が増加することは本発明の利点となり得る。
【００４８】
導体材料および／または半導体材料の被膜は２０ｎｍ〜１０００ｎｍの厚さであってもよく、通常２５ｎｍ〜５００ｎｍの厚さであってもよく、典型的には３０ｎｍ〜２００ｎｍの厚さであってもよい。導体材料および／または半導体材料の被膜はしたがって、比較的薄い被覆であるといえる。
【００４９】
別の半導体材料の厚さが約２００ｎｍの場合、光電子デバイスの効率、発生電流、出力および光電変換効率の１つ以上が増加することは本発明の利点となり得る。別の半導体材料の厚さが約２００ｎｍの場合、溝の幅は約１μｍであってもよい。ただし、この幅は、溝の形状が異なる場合は変わり得る。
【００５０】
別の半導体材料内には通常開口がある。開口は間隙および／またはクラックと呼ぶことができる。開口の形状は通常溝の形状と実質的にコンフォーマルである。開口の形状は溝の形状に適合してもよい。
【００５１】
キャパシタまたはスーパーキャパシタは通常、別の半導体材料内の開口を充填する。
【００５２】
キャパシタ材料またはスーパーキャパシタ材料は、誘電体および／または絶縁材料であり、かつ／あるいは誘電体および／または絶縁材料と呼ぶことができる。絶縁材料は一般的に電気絶縁材料である。
【００５３】
絶縁材料が、光電子デバイスを溝を横切ってショートおよび／または分流し難くすることは本発明の利点となり得る。絶縁材料は、溝付近の基板の第２の表面の半導体材料を溝内の別の半導体材料から通常絶縁し、典型的には電気的に絶縁する。絶縁材料は、溝の上部にわたる電荷移動の経路／順路を長くし、かつ／あるいは妨げてもよく、これにより通常光電子デバイスが分流し難くなる。
【００５４】
典型的には、半導体材料はｎ型半導体材料である。典型的には、別の半導体材料はｐ型半導体材料である。代替的な実施形態では、半導体材料がｐ型半導体材料であり、別の半導体材料がｎ型半導体材料である。
【００５５】
ｎ型およびｐ型の半導体は、シリコン、非晶質シリコン、水素化非晶質シリコン、アルミニウム、ゲルマニウム、窒化ガリウム、ガリウムヒ素、リン化アルミニウム、ヒ化アルミニウム、ヨウ化銅、酸化亜鉛、硫化鉛、セレン、リン化ホウ素、ヒ化ホウ素、ガリウム、窒化インジウム、リン化インジウム、セレン化カドミウム、硫化カドミウム、テルル化カドミウム、硫化亜鉛、セレン化亜鉛、テルル化亜鉛、塩化銅、硫化銅、酸化銅、硫化スズ、テルル化スズ、リン化亜鉛、酸化チタン、酸化スズ、ニオブ酸リチウム、ヨウ化鉛、セレン化ガリウム、硫化スズ、酸化鉄、酸化ニッケル、セレン化銅インジウム、銅亜鉛スズ硫化物、二硫化鉄、銅亜鉛アンチモン硫化物、酸化タングステン、五酸化ニオブおよび酸化鉛のうち１つ以上を含み得る。
【００５６】
ｎ型半導体は典型的に、シリコン、ゲルマニウム、リン、セレン、テルル、硫化カドミウム、亜鉛、インジウム、チタン、ニオブ、ニッケル、スズ、ならびにこれらの酸化物およびドープ半導性酸化物のうち１つ以上を含む。
【００５７】
ｐ型半導体は典型的に、シリコン、ゲルマニウム、テルル化カドミウム、銅インジウムセレン化ガリウム（「ＣＩＧＳ」）、二セレン化銅インジウムガリウム、セレン化銅インジウム（ＣＩＳ）、セレン化銅ガリウム、酸化銅、酸化ニッケル、酸化タングステン、ホウ素、ベリリウム、亜鉛、カドミウム、銅亜鉛スズ硫化物（ＣＺＴＳ）、ペロブスカイト、酸化カルシウムチタン、チタン酸カルシウムおよび硫化鉛のうち１つ以上を含む。
【００５８】
別の半導体材料は三酸化モリブデンなどの電子ブロック材料であってもよい。電子ブロック材料は、五酸化バナジウム、酸化タングステン、五酸化タンタル、スピロポリマーおよびｐ−ｄｏｔポリマーなどの正孔輸送電子ブロック材料であってもよい。半導体材料はｐ型半導体、ｎ型半導体およびドナーアクセプタ材料のうち１つ以上を組み合わせたものである、ヘテロ接合であってもよい。
【００５９】
半導体材料および別の半導体材料は、界面および／または境界において接してもよい。この界面は一般的にｐｎ接合界面と呼ばれる。半導体および別の半導体材料は、合わせて活性材料と呼ぶことができる。半導体と別の半導体は典型的に異なる材料である。
【００６０】
導体材料は通常別の半導体材料にオーミックであり、かつ／または別の半導体材料へのオーミック接触である。半導体材料は通常別の半導体材料を整流し、かつ／または別の半導体材料に整流接触する。
【００６１】
溝内かつ／または溝の凹部内の、溝の第１および第２の面の活性材料は、活性材料への電荷の挿入または活性材料からの電荷の離脱のためのオーミック接触および整流接触をもたらし得る。活性材料は光起電性、発光性およびイオン伝導性の１つ以上の性質を有し得る。
【００６２】
導体材料は、典型的には導電体であってもよい。導体材料はアルミニウム、ビスマス、カドミウム、クロム、銅、ガリウム、金、インジウム、鉛、マグネシウム、マンガン、サマリウム、スカンジウム、銀、スズ、亜鉛、テルビウム、セレン、モリブデン、イットリウム、ホルミウム、カルシウム、ニッケル、タングステン、白金、パラジウムおよびバナジウムのうち１つ以上を含み得る。
【００６３】
基板は第１および第２の一連の溝と該一連の溝間にチャネルとを備えてもよい。上述した溝は第１および／または第２の一連の溝のいずれか１つの溝とすることができる。チャネルは典型的に第１および／または第２の一連の溝のすべての溝を横断する。
【００６４】
電流を、第２の一連の溝から隔離された状態で、第１の一連の溝から取り出すかまたは第１の一連の溝に供給することができるように、チャネルが第１および第２の一連の溝間を隔てることは本発明の利点となり得る。
【００６５】
第１および第２の一連の溝は通常細長い溝である。第１および第２の一連の溝間のチャネルは通常細長いチャネルである。
【００６６】
チャネルは通常各溝の端部において、または端部に向かって第１および／または第２の一連の溝のすべての溝を横断する。チャネルは通常各溝の一方の端部に向かって第１の一連の溝の各溝を横断し、かつ／または横切った後、各溝の反対および／または対向の端部に向かって第２の一連の溝の各溝を横断し、かつ／または横切る前に、第１および第２の溝の間を通る。
【００６７】
通常、第１および第２の一連の溝ならび該溝間のチャネルの一部、通常大部分は、互いにほぼ平行、典型的には平行である。
【００６８】
チャネルは第１および第２の一連の溝に直角および平行の両方に延在し得る。通常、チャネルは、第１および第２の一連の溝の端部にわたって延在する場合、第１および第２の一連の溝に直角である。通常、チャネルが、第１および第２の一連の溝の間に延在する場合、第１および第２の一連の溝に平行である。チャネルが第１および第２の一連の溝の端部にわたって延在する角度は可変とすることができ、必要に応じて０°〜９０°、通常３５°〜５５°、典型的に４５°とすることができる。
【００６９】
チャネルが第１および第２の一連の溝に直角および平行の両方に延在する場合、チャネルは少なくとも２方向に伸びて前出の第１および第２の一連の溝を接続すると言える。
【００７０】
チャネルが第１および第２の一連の溝にほぼ直角に延在する場合、第１および第２の一連の溝に対し、少なくとも２方向にも延在し得る。チャネルは、第１および第２の一連の溝に対し、少なくとも２方向にも延在する場合、典型的にジグザグ形状をなす。
【００７１】
溝を備えた基板の表面は構造化表面と呼ぶことができる。構造化表面は典型的には平坦でない。基板は平坦な別の表面を有し得る。
【００７２】
チャネルは画定的要素と呼ぶことができる。チャネルは典型的には第１および第２の一連の溝を分離する。チャネルは典型的に第１および第２の側面を有する。チャネルの第１の側面は典型的にチャネルの第１の面およびチャネル付近の基板の第１の表面からなる。チャネルの第２の側面は典型的にチャネルの第２の面およびチャネル付近の基板の第２の表面からなる。チャネル付近の第１および第２の表面は典型的に基板と少なくともほぼ平行であり、かつ／または基板と同一面内に存在する。チャネルの第１および第２の側面は、典型的に基板の同一表面に存在する。チャネルの第１および第２の側面は典型的に導体材料および半導体材料で被覆される。
【００７３】
チャネルの第１および第２の面間には典型的にチャネル凹部が存在する。
【００７４】
チャネルの第１の面は、典型的に基板から垂直に対して第１の角度をなし、チャネルの第２の面は、典型的に基板から垂直に対して第２の角度をなす。チャネルの第１の面およびチャネルの第２の面は基板の面に直角であってもよい。第１の角度は通常４５°〜９０°以下である。第２の角度は通常４５°〜９０°以下である。
【００７５】
通常、チャネルの第２の側面および／または面の導体材料と、チャネルの第１の側面および／または面の半導体材料と、チャネル内の別の半導体材料との間には、電気的な接続がない。
【００７６】
チャネルの第１の側面および第２の側面は、電気回路の陽極および陰極として機能し得る。チャネルの第１の側面は、電気回路の陽極または陰極に電気的に接続し、典型的には固着してもよい。チャネルの第２の側面は、電気回路の対応する陰極または陽極である、他方の極に電気的に接続し、典型的には固着してもよい。
【００７７】
チャネルは通常非導電性である。チャネルは典型的にチャネル同士を第１および第２の側面から分離および／または絶縁する。
【００７８】
第１および第２の一連の溝間には複数のチャネルがあってもよい。複数のチャネルがエネルギー貯蔵デバイス全体における電圧破壊の影響の軽減に役立つことは本発明の利点となり得る。
【００７９】
光電子デバイスは二端子素子と呼ぶことができる。第１および第２の一連の溝はカスケード溝構造と呼ぶことができる。使用時、デバイスは直列構成で製造され、並列構成または直列と並列が組み合わさった構成で動作させることができる。
【００８０】
チャネルの第１および第２の面間のチャネル凹部は、任意の形状とすることができ、通常Ｕ字形、Ｖ字形または半球形である。チャネルの第１および第２の面間のチャネル凹部は平坦な底部を有し得る。第１および第２の一連の溝の第１および第２の面間の凹部の形状は、チャネルの第１および第２の面の間のチャネル凹部の形状と同じであってもよく、または異なっていてもよい。
【００８１】
チャネルの形状は、溝の形状と同じであってもよく、あるいは異なっていてもよい。
【００８２】
チャネル凹部の底部は平坦であってもよく、あるいは窪みを有してもよい。チャネル凹部の窪みを有する底部は高低差があるかまたは凸凹を有していると言うことができる。チャネル凹部の窪みを有する底部は典型的にチャネル凹部の底部の表面積を大きくする。チャネル凹部の底部の表面積を大きくすることは、チャネルが確実にチャネル同士を第１および第２の側面から分離および／または絶縁する効果をもたらし得る。
【００８３】
チャネルならびに第１および／または第２の一連の溝の各溝は典型的に、基板の上面から、該上面から最も遠いチャネルまたは溝の点までで測定される深さを有する。
【００８４】
チャネルの深さは典型的に第１および／または第２の一連の溝の各溝の深さよりも深い。チャネルの深さは第１および／または第２の一連の溝の各溝の深さの少なくとも２倍であってもよい。
【００８５】
チャネルには深さと幅がある。チャネルの深さは典型的にチャネルの幅の２倍である。したがって、チャネルの幅に対する深さのアスペクト比は典型的に約２：１である。
【００８６】
第１および第２の一連の溝は典型的に一連の隆起と凹部を形成する。第１および第２の一連の溝は、少なくとも２個の凹部、典型的には２個〜５００個の凹部を含み得る。
【００８７】
第１および第２の一連の溝の各溝および／または複数の溝は、典型的に５ｍｍ〜２００ｍｍの長さ、通常５ｍｍ〜１０００ｍｍの長さ、好ましくは３３０ｍｍの長さである。第１および第２の一連の溝の各溝および／または複数の溝は、典型的に０．３μｍ〜１００μｍの幅、通常０．３μｍ〜５μｍの幅である。
【００８８】
第１および第２の一連の溝の各溝および／または複数の溝は、典型的に５ｍ〜２００ｍの長さ、通常５ｍ〜１０００ｍの長さであってもよい。第１および第２の一連の溝の各溝および／または複数の溝は、典型的に１００ｍよりも長く、必要に応じて１０００ｍよりも長く、通常５０００ｍよりも長くてもよく、１００００ｍよりも長くてもよい。第１および第２の一連の溝の各溝および／または複数の溝は、典型的に０．３μｍ〜１００μｍの幅、通常０．３μｍ〜５μｍの幅である。
【００８９】
基板は硬化性樹脂、特にＵＶ硬化樹脂を含み得る。基板は、アクリル樹脂で被覆されたポリ塩化ビニル（ＰＶＣ）、アクリル樹脂で被覆されたポリエチレンテレフタレート（ＰＥＴ）、アクリル樹脂で被覆されたポリエチレンナフタレート（ＰＥＮ）、バイオポリマーで被覆されたポリ塩化ビニル（ＰＶＣ、バイオポリマーで被覆されたポリエチレンテレフタレート（ＰＥＴ）およびバイオポリマーで被覆されたポリエチレンナフタレート（ＰＥＮ）のうち１つ以上を含み得る。
【００９０】
光電子デバイスは典型的に太陽光電池である。
【００９１】
光電子デバイスは第１および第２の実質的に二次元状の面を有し得る。
【００９２】
一連の溝は典型的に、第１の実質的に二次元状の面内に存在する。一連の溝は通常第１の最外溝および第２の最外溝を含み得る。
【００９３】
基板には第１および第２の孔が存在してもよい。第１の孔は通常、第１の最外溝と基板の第２の実質的に二次元状の面の間に電気的接続をもたらし、第２の孔は第２の最外溝と基板の第２の実質的に二次元状の面の間の電気的接続に分断をもたらす。
【００９４】
基板の第２の実質的に二次元状の面は典型的に、互いから電気的に絶縁された第１および第２の導電体をさらに含み得る。一連の溝の各溝は通常、第１および第２の面と、かかる面間に凹部とを有する。凹部は通常少なくとも部分的に第１の半導体材料で充填され、第１の面は通常少なくとも部分的に導体材料で被覆され、第２の面は通常少なくとも部分的に第２の半導体材料で被覆される。
【００９５】
孔の第１および第２の側面は通常、導体材料、第１の半導体材料および第２の半導体材料のうち１つ以上で被覆される。
【００９６】
第１の孔は典型的に、第１の最外溝に最も近い基板の第１の実質的に二次元状の面を貫通し、基板の第２の実質的に二次元状の面の第１の導電体を貫通する。第２の孔は、典型的に、第２の最外溝に最も近い基板の第１の実質的に二次元状の面を貫通し、基板の第２の実質的に二次元状の面の第２の導電体を貫通する。
【００９７】
孔は典型的に０．５μｍ〜２０００μｍの直径を有する。孔は細長い穴であってもよい。
【００９８】
第１および第２の孔は通常少なくとも部分的に導電体材料で充填される。導電体材料は、導電性インクであってもよい。
【００９９】
エネルギー貯蔵デバイスは典型的に保護層をさらに備える。保護層は典型的に最外層である。保護層は典型的に、第１の実質的に二次元状の面上に存在する。保護層は典型的に、第１の実質的に二次元状の面内の一連の溝を保護する。保護層は積層構造と呼ぶこともできる。
【０１００】
保護層は透明または不透明であってよい。エネルギー貯蔵デバイスの保護層は典型的に不透明である。
【０１０１】
保護層は典型的に第１の実質的に二次元状の面、典型的には第１の実質的に二次元状の面内の一連の溝に接着剤によって付着させ、かつ／または接着される。代替的な実施形態では、保護層は接着剤です。
【０１０２】
接着剤は通常誘電材料、必要に応じて高誘電材料である。高誘電材料は高誘電キャパシタ材料であってもよい。
【０１０３】
第１および第２の一連の溝ならびに該溝間のチャネルを備えた基板は、第１および第２の孔を含み得る。
【０１０４】
溝の第１の面の金属は第１の金属導体と呼ぶことができる。溝の第２の面の金属は第２の金属導体と呼ぶことができる。
【０１０５】
第１および第２の面の金属導体間の距離が統計的に変化することは、使用の際、対処をしなければデバイス内で何らかのショートが発生し得ることを意味する。導体を基板に塗布した後、ショートの検出および軽減／除去処理を行ってもよい。例えば、導電被覆された基板の容量をまず測定し得る。測定された容量により、基板内でショートが起こったか否かを判断することができる。その後ショートを軽減または除去することが求められる場合、可変周波数ＡＣ電圧を導電被覆された基板上の導体に通過させてもよい。
【０１０６】
本発明の第２の態様によれば、
第１および第２の面を有する溝を備える基板を設ける工程であって、溝の第１の面が金属および／または半導体からなる被膜を有し、溝の第２の面が金属および／または半導体からなる被膜を有する工程と、
溝の第１または第２の面の金属および／または半導体からなる被膜にＡＣ電圧を供給する工程と、
第１の面の金属および／または半導体からなる被膜と、第２の面の金属および／または半導体からなる被膜との間に間隙を形成する工程とを含む、基板調整方法が提供される。
【０１０７】
溝の第１または第２の面の金属または半導体からなる被膜にＡＣ電圧を供給する工程は、典型的に溝の第１または第２の面の金属または半導体からなる被膜に、熱の形でエネルギーを供給する。
【０１０８】
かかる方法は、通常、溝の第１または第２の面の金属または半導体全体にわたって熱の形のエネルギーを放散させる工程を含む。
【０１０９】
一般的に、間隙は溝の底部に形成される。
【０１１０】
典型的に、溝の第１の面の金属および／または半導体が、溝の第２の面の金属および／または半導体に接触する場合に、ショートが起こり得る。
【０１１１】
ＡＣ波形は、ショートを通過する電流の大きさが、金属および／または半導体の温度を上昇させるほど十分大きくなるように調節することができる。熱の形のエネルギーは一般的に、ショートを過熱させるのに十分である。これにより、通常ショートは阻止される。結果として、ショートは除去される。ショートの除去により、基板の全インピーダンスが変化し、固定ＡＣ周波数が残りのショートを過熱することがより難しくなる。そのため、容量性リアクタンスの変化および全インピーダンスの変化に合わせて調節するために、処理中に入力周波数を変更してもよい。こうして、実質的にすべてのショートを除去することができる。
【０１１２】
ＡＣ入力周波数が高過ぎる場合、この方法はより多くの電力を使用することになり、ショート除去の際のインピーダンスの変化が非常に小さくなるため、除去の効果を打ち消してしまう可能性がある。そのため、ショートの軽減／除去に高過ぎず、低過ぎないＡＣ入力周波数を用いることが好ましい。必要な最高周波数および最低周波数は、溝寸法および検出されたショートの数に基づいて予測することができる。
【０１１３】
一方、パルス波形が、第１および／または第２の面の金属および／または半導体の被膜からなる導体の回路のインピーダンス域にわたって必要とされると推定されるすべての周波数成分を含む、適切なパルス電源を入力部として用いることができる。このシナリオでは、可変ＡＣ周波数がパルス波形内にすべて含まれているために、個別に供給する必要がない。
【０１１４】
本発明の第２の態様の特徴および付加的な特徴は、本発明の第１および／または第３の態様に組み込むことができ、その逆もまた同様である。
【０１１５】
本発明の第３の態様によれば、
それぞれが第１および第２の面を有する一連の溝を備える基板を備え、
各溝内にキャパシタ材料またはスーパーキャパシタ材料が存在する、エネルギー貯蔵デバイスが提供される。
【０１１６】
一連の溝は典型的に同一層内に位置する。使用時、デバイスは通常多くの溝にわたって電圧を分配する。
【０１１７】
一連の溝のうち第１の溝の第２の面は、典型的に、一連の溝のうち第２の溝の第１の面と電気的に接続する。第１の溝の第２の面は第２の溝の第１の面と電気的に接触し得る。
【０１１８】
任意の数の溝が存在し得る。溝の数は、典型的に溝内のキャパシタ材料もしくはスーパーキャパシタ材料の種類および／または溝の幅に左右される。
【０１１９】
通常、５個超２０００個未満の溝が存在する。１個の溝と比べて一連の２個の溝を有する場合、電圧が倍となり、エネルギー貯蔵デバイスの容量が半分になる。１個の溝と比べて一連の３個の溝を有する場合、例えば電圧が３倍となり、エネルギー貯蔵デバイスの容量が三分の一になる。
【０１２０】
本発明の第３の態様の特徴および付加的な特徴は、本発明の第１および／または第２の態様に組み込むことができ、その逆もまた同様である。
【０１２１】
以下に、本発明の実施形態を、以下の添付図面を参照して例示的にのみ説明する。
【図面の簡単な説明】
【０１２２】
【図１】ａは本発明の実施形態による、過充填を示すエネルギー貯蔵デバイスの溝の断面図であり、ｂは本発明の実施形態による、部分充填を示すエネルギー貯蔵デバイスの溝の断面図である。
【図２】本発明の実施形態による、光電子デバイスの溝の断面図である。
【図３】光電子デバイスの回路図を示す。
【図４】本発明の一実施形態による光電子デバイスを示す図である。
【図５】本発明の一実施形態による光電子デバイスを示す図である。
【図６】本発明の一実施形態による光電子デバイスを示す図である。
【図７】本発明の一実施形態による光電子デバイスを示す図である。
【図８】本発明の一実施形態による光電子デバイスを示す図である。
【図９】本発明の一実施形態による光電子デバイスを示す図である。
【図１０】本発明の一実施形態による光電子デバイスを示す図である。
【図１１】本発明の一実施形態による光電子デバイスを示す図である。
【図１２】本発明の一実施形態による光電子デバイスを示す図である。
【図１３】本発明の一実施形態による光電子デバイスを示す図である。
【発明を実施するための形態】
【０１２３】
図１ａは、一連の溝１４およびキャパシタ材料／スーパーキャパシタ材料９９を備えたエネルギー貯蔵デバイス１０を示す。溝１４の壁部は金属導体の被膜１８を有する。
【０１２４】
溝１４の第１の面１６ａの金属皮膜１８は、溝１４の第２の面１６ｂの金属皮膜１８に電気的に接触しない。溝１４の第１の面１６ａの金属皮膜１８と溝１４の第２の面１６ｂの金属皮膜１８の間の溝１４の底部には間隙９２が存在する。各金属皮膜１８は導体材料とも呼ぶことができる。
【０１２５】
図１ａでは、キャパシタ材料／スーパーキャパシタ材料９９で溝１４を過充填している。図１ｂは、本発明によるエネルギー貯蔵デバイスの同じ特徴を示すが、キャパシタ材料／スーパーキャパシタ材料９９で溝１４を部分的にのみ充填する。
【０１２６】
図１ｂは同じエネルギー貯蔵デバイス１０を示す。
【０１２７】
図２は、第１の面１１６ａおよび第２の面１１６ｂを有する溝１１４を備えた基板１１２と、溝１１４内のキャパシタ材料／スーパーキャパシタ材料１９９とを含む光電子デバイス１１０を示す。
【０１２８】
溝の第１の面１１６ａは導体材料１１８で被覆され、溝の第２の面１１６ｂは半導体材料１２０で被覆される。導体材料１１８および半導体材料１２０は溝内の別の半導体材料１２２と接触する。別の半導体材料１２２内には開口１２６が存在する。
【０１２９】
第１の面１１６ａ、第２の面１１６ｂ、導体材料１１８および半導体材料１２０は別の半導体材料１２２と接触する。別の半導体材料１２２は、溝１１４の第１の面１１６ａにほぼ平行な第１の表面１２４ａと、溝１１４の第２の面１１６ｂにほぼ平行な第２の表面１２４ｂとを有し、第１および第２の表面１２４ａ、１２４ｂは別の半導体材料１２２内の開口１２６を画定する。
【０１３０】
キャパシタ材料／スーパーキャパシタ材料１９９は、溝１１４内の半導体材料１２２を覆い、半導体材料１２０、導体材料１１８および別の半導体材料１２２によって占められていない、溝１１４の残容積のすべてを充填する。
【０１３１】
スーパーキャパシタ材料１９９は光電子デバイス１１０によって生成された電気エネルギーを貯蔵する。
【０１３２】
溝１１４はＶ字型である。開口１２６の形状は溝１１４の形状とコンフォーマルである。開口１２６の形状は溝１１４の形状に適合する。
【０１３３】
溝の第１の面１１６ａおよび第２の面１１６ｂは両面間の溝１１４の凹部を画定する。図２は溝１１４の第１の面１１６ａと第２の面１１６ｂの間の凹部に向かって伸びる開口１２６を示す。別の半導体材料１２２は溝１１４の凹部の容積の７５％を占める。残りの１５％は、スーパーキャパシタ材料１９９で充填される、別の半導体材料１２２内の開口１２６に対応する。導体材料１１８および半導体材料１２０は、凹部空間の一部を占めるため、別の半導体材料１２２およびスーパーキャパシタ材料１９９によって占められていない、凹部の容積の一部を構成することが理解される。ただし、この容積は比較的小さいものである。
【０１３４】
別の半導体材料１２２内の開口１２６は凹部への距離の５０％に広がり、導体材料１１８は溝１１４の第１の面１１６ａの５０％を被覆し、半導体材料１２０は溝１１４の第２の面１１６ｂの５０％を被覆する。
【０１３５】
図３は、（図２に示す）光電子デバイス１１０の電気回路図４０である。回路図４０はダイオード４２およびキャパシタ４４を示す。（図２に示される）半導体材料１２０、導体材料１１８および別の半導体材料１２２はダイオード４２を構成する。（図２に示される）キャパシタ材料／スーパーキャパシタ材料１９９はキャパシタ４４である。
【０１３６】
図３は光電子デバイスの３つの平行な溝の、３つの並列電気回路を示す。図２は一連の溝のうちの１つの溝１１４を示す。
【０１３７】
図４は、第１の面１１３ａおよび第２の面１１６ａを有する溝１１４を備えた基板１１２を含む光電子デバイス１１０を示す。溝１１４の第１の面１１３ａは半導体材料１２０で被覆され、溝１１４の第２の面１１６ａは、導体材料１１８で被覆される。半導体材料１２０および導体材料１１８は溝１１４内の別の半導体材料１２２に接触する。溝１１４の第１の面１１３ａは、溝１１４の第２の面１１６ａよりも長い。
【０１３８】
光電子デバイス１１０はまた、キャパシタ材料／スーパーキャパシタ材料１９９を含む。
【０１３９】
溝１１４の第１の面１１３ａと第２の面１１６ａは両面間の溝１１４の凹部１２６を画定する。溝１１４の第１の面１１３ａおよび第２の面１１６ａはそれぞれ第１の端部１１３ａａ、１１６ａａおよび第２の端部１１３ａｂ、１１６ａｂを有する。第１の端部１１３ａａ、１１６ａａ同士は溝１１４および凹部１２６の底部の中央で接し、第２の端部１１３ａｂ、１１６ａｂ同士は凹部１２６の上部で離れている。
【０１４０】
溝１１４はＶ字形である。溝１１４、別の半導体材料１２２および凹部１２６はすべて非対称である。
【０１４１】
溝１１４の第１の側面１１３は、溝１１４の第１の面１１３ａおよび溝１１４付近の基板１１２の第１の表面１１３ｂからなる。溝１１４の第２の側面１１６は、溝１１４の第２の面１１６ａおよび溝１１４付近の基板１１２の第２の表面１１６ｂからなる。溝１１４付近の第１および第２の表面１１３ｂ、１１６ｂは基板１１２と同一面内に存在する。
【０１４２】
溝１１４の第１の面１１３ａは、溝１１４の第２の面１１６ａよりも長い。溝１１４の第１の面１１３ａの長さは、溝１１４の第１の面１１３ａと基板１１２の第１の表面１１３ｂの接合部１１５ａおよび溝１１４の第１の面１１３ａと第２の面１１６ａの接合部１１５ｂから測定する。溝１１４の第２の面１１６ａの長さは、溝１１４の第２の面１１６ａと基板１１２の第２の表面１１６ｂの接合部１１５ｃおよび溝１１４の第２の面１１６ａと第１の面１１３ａの接合部１１５ｂから測定する。
【０１４３】
第１の面１１３ａは、第２の面１１６ｂよりも基板１１２の長軸に対する角度が小さい、より緩やかな勾配を有する。
【０１４４】
光電子デバイス１１０はアルミニウムおよび／またはクロムを含む接着層１３０をさらに備える。接着層１３０は導電層でもある場合がある。溝１１４の第１の側面１１３および第２の側面１１６はそれぞれ接着材料１３０で被覆される。接着層１３０は、溝１１４の第１の面１１３ａ、第１の表面１１３ｂおよび第２の表面１１６ｂならびに導体材料１１８および半導体材料１２０と接触する。
【０１４５】
半導体材料１２０は、半導体材料の層である。導体材料１１８は、導体材料の層である。半導体材料１２０の層は導体材料１１８の層の上に位置する。導体材料１１８の層は半導体材料１２０の層の下に位置する。接着材料１３０の層は導体材料１１８の層および半導体材料１２０の層の下に位置する。
【０１４６】
導体材料１１８は溝１１４の第２の面１１６ａと接触する。導体材料１１８は溝１１４付近の基板１１２の第１の表面１１３ｂおよび溝１１４付近の基板１１２の第２の表面１１６ｂに被覆される。
【０１４７】
半導体材料１２０は溝１１４の第１の面１１３ａおよび溝１１４付近の基板１１２の第１の表面１１３ｂに被覆される。半導体材料１２０は溝１１４付近の基板１１２の第２の表面１１６ｂにも被覆される。
【０１４８】
別の半導体材料１２２は、溝１１４の第１の面１１３ａと第２の面１１６ａの間の溝１１４を部分的に充填する。溝１１４内の別の半導体材料１２２は、溝１１４の第１の面１１３ａと第２の面１１６ａの間に表面１２３を有する。別の半導体材料１２２の表面１２３は基板１１２の面に平行ではない。別の半導体材料１２２の表面１２３は基板１１２の面に対して傾斜している。
【０１４９】
別の半導体材料１２２は溝１１４の第１の面１１３ａおよび溝１１４の第１の側面１１３の半導体材料１２０に接触する。別の半導体材料１２２はまた、溝１１４の第２の面１１６ａおよび溝１１４の第２の側面１１６の導体材料１１８に接触する。
【０１５０】
溝１１４の第１の面１１３ａと第２の面１１６ａの間の凹部１２６内に広がる別の半導体材料１２２には、開口１２８が存在する。別の半導体材料１２２は、溝１１４の第１の面１１３ａにほぼ平行な第１の表面１２４ａと、溝１１４の第２の面１１６ａにほぼ平行な第２の表面１２４ｂとを有し、第１の表面１２４ａおよび第２の表面１２４ｂは別の半導体材料１２２内の開口１２８を画定する。
【０１５１】
開口１２８の形状は溝１１４の形状に適合する。別の半導体材料１２２の第１の表面１２４ａおよび第２の表面１２４ｂは開口１２８の両側面である。開口１２８の側面１２４ａ、１２４ｂは、溝１１４の第１の面１１３ａおよび第２の面１１６ａのそれぞれにほぼ平行である。
【０１５２】
開口１２８は中心を外して配置され、すなわち、別の半導体材料１２２の厚さが、溝１１４の第１の面１１３ａで厚くなり、溝１１４の第２の面１１６ａで薄くなるよう、開口１２８は溝１１４の第２の面１１６ａに近く、溝１１４の第１の面１１３ａから遠くに配置される。溝１１４が非対称の形状を有するため、溝１１４の第２の側面１１６の別の半導体材料１２２の深さは、溝１１４の第１の側面１１３の別の半導体材料１２２の深さよりも深い。
【０１５３】
別の半導体材料１２２は溝１１４の凹部１２６の容積の７５％を占める。別の半導体材料１２２内の開口１２８は、溝１１４の凹部１２６への距離の４５％に延びる。
【０１５４】
図５は、溝２１４を備えた基板２１２を含む光電子デバイス２１０を示す。溝２１４は、第１の面２１６ａおよび第２の面２１６ｂを備え、両面は両面間の溝２１４の凹部２２６を画定する。溝２１４は、導体材料２１８、半導体材料２２０および別の半導体材料２２２をさらに備える。
【０１５５】
光電子デバイス２１０はまた、キャパシタ材料／スーパーキャパシタ材料２９９を含む。
【０１５６】
導体材料２１８および半導体材料２２０は、一連の溝のうちの２つの個別の溝の間など、基板２１２上の一部で重畳する。凹部は、第１の面２１６ａおよび第２の面２１６ｂの第１の端部２１６ａａ、２１６ｂａがそれぞれ接する平坦な底部２１７を有する。別の半導体材料２２２は、溝２１４の第１の面２１６ａにほぼ平行な第１の表面２２４ａと、溝２１４の第２の面２１６ｂにほぼ平行な第２の表面２２４ｂと、溝２１４の平坦な底部２１７にほぼ平行な第３の表面２２４ｃとを有する。第１、第２および第３の表面２２４ａ、２２４ｂ、２２４ｃは開口２２６を画定する。開口２２６の形状は溝２１４の形状に適合する。
【０１５７】
図６は光電子デバイス３１０を示す。光電子デバイス３１０は溝３１４を備えた基板３１２を含む。溝３１４は丸みを帯びており、第１の面３１６ａ、第２の面３１６ｂ、導体材料３１８および半導体材料３２０を備え、これらはすべて別の半導体材料３２２に接する。
【０１５８】
光電子デバイス３１０はまた、キャパシタ材料／スーパーキャパシタ材料３９９を含む。
【０１５９】
導体材料３１８および半導体材料３２０は、一連の溝のうちの２つの個別の溝の間など、基板３１２上の一部で重畳する。溝３１４の第１の面３１６ａおよび第２の面３１６ｂは凹部を画定する。別の半導体材料３２２は開口３２６を画定する第１の表面３２４ａおよび第２の表面３２４ｂを備える。別の半導体材料３２２内の開口３２６は、凹部への距離の７５％に延びる。
【０１６０】
溝３１４の第１の面３１６ａおよび第２の面３１６ｂはそれぞれ第１の端部３１６ａａ、３１６ｂａおよび第２の端部３１６ａｂ、３１６ｂｂを有する。溝の第１の端部３１６ａａ、３１６ｂａにおける開口３２６の表面３２４ａ、３２４ｂの勾配は急であり、すなわち溝３１４の第１の面３１６ａおよび第２の面３１６ｂの勾配よりも、基板３１２の長軸に対し小さい角度をなすが、開口３２６の第１の表面３２４ａおよび第２の表面３２４ｂはそれでも全体的に溝３１４の第１の面３１６ａおよび第２の面３１６ｂにほぼ平行である。
【０１６１】
図７は光電子デバイス４１０を示す。光電子デバイス４１０は溝４１４を備えた基板４１２を含む。溝４１４は方形状であるため、凹部は平坦な底部４１７を有する。溝４１４は、第１の面４１６ａ、第２の面４１６ｂ、導体材料４１８および半導体材料４２０を備え、これらはすべて別の半導体材料４２２に接する。
【０１６２】
光電子デバイス４１０はまた、キャパシタ材料／スーパーキャパシタ材料４９９を含む。
【０１６３】
導体材料４１８および半導体材料４２０は、一連の溝のうちの２つの個別の溝の間など、基板４１２の一部で重畳する。光電子デバイス４１０はアルミニウムおよび／またはクロムを含む接着層４３０をさらに備える。接着層４３０は導電層でもある場合がある。粘着層はデバイスからの電荷離脱を全体的に改善させる。
【０１６４】
別の半導体材料４２２は開口４２６を画定する第１の表面４２４ａおよび第２の表面４２４ｂを備える。開口４２６はわずかに中心を外して配置され、すなわち、開口４２６は溝４１４の第２の面４１６ａに近く、溝４１４の第１の面４１６ａから遠くに配置される。別の半導体材料４２２の厚さは溝４１４の第１の面４１６ａで厚くなり、溝４１４の第２の面４１６ｂで薄くなる。溝４１４の第１の面４１６ａと第２の面４１６ｂはほぼ垂直である。開口４２６の第１の表面４２４ａおよび第２の表面４２４ｂは、溝４１４の第１の面４１６ａおよび第２の面４１６ａにほぼ平行である。開口４２６はテーパー形状である。
【０１６５】
図８は、対称なＶ字型の溝９１４を備えた光電子デバイス９１０を示す。溝９１４は、第１の面９１６ａ、第２の面９１６ｂ、導体材料９１８および半導体材料９２０を備え、これらはすべて別の半導体材料９２２に接する。
【０１６６】
導体材料９１８および半導体材料９２０は、一連の溝のうちの２つの個別の溝の間など、基板９１２上の一部で重畳する。光電子デバイス９１０はアルミニウムおよび／またはクロムを含む接着層９３０をさらに備える。接着層９３０は導電層でもある場合がある。
【０１６７】
光電子デバイス９１０はまた、キャパシタ材料／スーパーキャパシタ材料９９９を含む。
【０１６８】
溝９１４の第１の面９１６ａおよび第２の面９１６ｂは、凹部を画定する。別の半導体材料９２２は、溝９１４の第１の面９１６ａにほぼ平行な第１の表面９２４ａと、溝９１４の第２の面９１６ｂにほぼ平行な第２の表面９２４ｂとを有する。開口９２６は中心を外して配置され、すなわち、別の半導体材料９２２の厚さが、溝９１４の第２の面９１６ｂで厚くなり、溝９１４の第１の面９１６ａで薄くなるよう、開口９２６は溝９１４の第１の面９１６ａに近く、溝９１４の第２の面９１６ｂから遠くに配置される。別の半導体材料９２２内の開口９２６は、凹部への距離の８０％に延びる。
【０１６９】
図９は光電子デバイス２１０を示す。光電子デバイス２１０は溝２１４を備えた基板２１２を含む。溝２１４は、第１の面２１３ａおよび第２の面２１６ａを備え、両面は両面間の溝２１４の凹部２２６を画定する。溝２１４は、導体材料２１８、半導体材料２２０および別の半導体材料２２２をさらに備える。
【０１７０】
光電子デバイス２１０はまた、キャパシタ材料／スーパーキャパシタ材料２９９を含む。
【０１７１】
溝２１４の第１の面２１３ａおよび第２の面２１６ａはそれぞれ第１の端部２１３ａａ、２１６ａａおよび第２の端部２１３ａｂ、２１６ａｂを有する。第１の端部２１３ａａ、２１６ａａ同士は溝２１４の中央で接する。第２の端部２１３ａｂ、２１６ａｂ同士は凹部２２６の上部で離れている。溝２１４はＶ字型である。
【０１７２】
溝２１４の第１の側面２１３および第２の側面２１６はそれぞれ接着材料２３０で被覆される。接着材料２３０は、接着材料の層である。導体材料２１８の層は半導体材料２２０の層の上に位置し、導体材料２１８の層は半導体材料２２０の層の下に位置する。接着材料２３０の層は、導体材料２１８の層の下に位置する。
【０１７３】
接着材料２３０の層は、溝２１４の第１の面２１３ａ、第１の表面２１３ｂ、第２の面２１６ａおよび第２の表面２１６ｂならびに導体材料２１８および半導体材料２２０と接触する。導体材料２１８は溝２１４の第１の面２１３ａおよび溝２１４付近の基板２１２の第１の表面２１３ｂを被覆する。導体材料２１８は、溝２１４付近の基板２１２の第２の表面２１６ｂも被覆する。半導体材料２２０は溝２１４の第２の面２１６ａおよび溝２１４付近の基板２１２の第２の表面２１６ｂを被覆する。半導体材料２２０は溝２１４付近の基板２１２の第１の表面２１３ｂも被覆する。
【０１７４】
別の半導体材料２２２は、溝２１４の第１の面２１３ａと第２の面２１６ａの間の溝２１４を部分的に充填する。第２の側面２１６ａにおける溝２１４内の別の半導体材料２２２の深さ２２３ｂは、第１の側面２１３ａにおける別の半導体材料２２２の深さ２２３ａよりも深い。別の半導体材料２２２の表面２２３は基板２１２の面に対し斜めであり、すなわち傾斜している。
【０１７５】
溝２１４の第１の側面２１３の半導体材料２２０と別の半導体材料２２２との間の間隙２６９は、別の半導体材料２２２が溝２１４の第１の側面２１３の半導体材料２２０に接触しないことを意味する。
【０１７６】
図１０は、第１の側面１１３および第２の側面１１６を有する溝１１４を備えた基板１１２を含む光電子デバイス１１０を示す。溝１１４の第１の側面１１３および第２の側面１１６は、それぞれ導体材料１１８および半導体材料１２０で被覆される。溝１１４の第１の側面１１３の半導体材料１２０および溝１１４の第２の側面１１６の導体材料１１８は、溝１１４内の別の半導体材料１２２に接触する。溝１１４の第２の側面１１６において、溝１１４の第２の側面１１６の半導体材料１２０と溝１１４内の別の半導体材料１２２との間には間隙１６９が存在する。
【０１７７】
光電子デバイス１１０はまた、キャパシタ材料／スーパーキャパシタ材料１９９を含む。
【０１７８】
溝１１４の第１の側面１１３および第２の側面１１６は、基板１１２の面に直角の線１２１により区切られた、溝１１４の実質的に均等の半分である。
【０１７９】
溝１１４の第１の側面１１３は、溝１１４の第１の面１１３ａおよび溝１１４付近の基板１１２の第１の表面１１３ｂからなる。溝１１４の第２の側面１１６は、溝１１４の第２の面１１６ａおよび溝１１４付近の基板１１２の第２の表面１１６ｂからなる。溝１１４の第１の面１１３ａと第２の面１１６ａは両面間の溝１１４の凹部１２６を画定する。溝１１４付近の第１の表面１１３ｂおよび第２の表面１１６ｂは、基板１１２にほぼ平行である。
【０１８０】
溝１１４は方形状である。溝１１４の第１の面１１３ａは、基板１１２の面に対し９０°をなす。溝１１４の第２の面１１６ａも、基板１１２の面に対し９０°をなす。溝１１４の第１の面１１３ａおよび第２の面１１６ａはそれぞれ第１の端部１１３ａａ、１１６ａａおよび第２の端部１１３ａｂ、１１６ａｂを有する。第１の端部１１３ａａ、１１６ａａは、別々に溝１１４の平坦な底部、すなわち底面１１７に接し、第２の端部１１３ａｂ、１１６ａｂ同士は凹部１２６の上部で離れている。
【０１８１】
半導体材料１２０は、半導体材料の層であり、導体材料１１８は導体材料の層である。導体材料１１８の層は半導体材料１２０の層の上に位置し、導体材料１１８の層は半導体材料１２０の層の下に位置する。導体材料１１８は溝１１４の第２の面１１６ａおよび溝１１４付近の基板１１２の第２の表面１１６ｂに接する。導体材料１１８は溝１１４付近の基板１１２の第１の表面１１３ｂにも接する。半導体材料１２０は溝１１４の第１の面１１３ａおよび溝１１４付近の基板１１２の第１の表面１１３ｂに接する。半導体材料１２０は溝１１４付近の基板１１２の第２の表面１１６ｂにも接する。
【０１８２】
別の半導体材料１２２は、溝１１４の第１の面１１３ａと第２の面１１６ａの間の溝１１４を部分的に充填する。溝１１４内の別の半導体材料１２２は、溝１１４の第１の面１１３ａと第２の面１１６ａの間に表面１２３を有する。別の半導体材料１２２は溝１１４の凹部１２６の容積の７５％を占める。
【０１８３】
第２の側面１１６ａにおける溝１１４内の別の半導体材料１２２の深さ１２３ｂは、第１の側面１１３ａにおける別の半導体材料１２２の深さ１２３ａよりも浅い。別の半導体材料１２２の表面１２３は基板１１２の面に対し斜めであり、すなわち傾斜している。別の半導体材料１２２の表面１２３は溝１１４に対して傾斜している。
【０１８４】
別の半導体材料１２２は溝１１４の第１の面１１３ａおよび溝１１４の第１の側面１１３の半導体材料１２０に接触する。別の半導体材料１２２はまた、溝１１４の第２の面１１６ａおよび溝１１４の第２の側面１１６の導体材料１１８に接触する。半導体材料１２０は溝１１４の第１の面１１３ａの約５０％を被覆する。導体材料１１８は溝１１４の第２の面１１６ａの約５０％を被覆する。
【０１８５】
溝１１４の第２の側面１１６の半導体材料１２０と別の半導体材料１２２との間の間隙１６９は、別の半導体材料１２２が半導体材料１２０に接触しないことを意味する。
【０１８６】
図１１は光電子デバイス３１０を示す。光電子デバイス３１０は溝３１４を備えた基板３１２を含む。溝３１４は、第１の面３１３ａおよび第２の面３１６ａを備え、両面は両面間の溝３１４の凹部３２６を画定する。溝３１４は、導体材料３１８、半導体材料３２０および別の半導体材料３２２をさらに備える。
【０１８７】
光電子デバイス３１０はまた、キャパシタ材料／スーパーキャパシタ材料３９９を含む。
【０１８８】
溝３１４の第１の面３１３ａおよび第２の面３１６ａはそれぞれ第１の端部３１３ａａ、３１６ａａおよび第２の端部３１３ａｂ、３１６ａｂを有する。第１の端部３１３ａａ、３１６ａａ同士は溝３１４の中央で接する。第２の端部３１３ａｂ、３１６ａｂ同士は凹部３２６の上部で離れている。溝３１４は丸みを帯びており、すなわち半円の形状である。
【０１８９】
導体材料３１８の層は半導体材料３２０の層の上に位置し、導体材料３１８の層は半導体材料３２０の層の下に位置する。導体材料３１８は溝３１４の第１の面３１３ａおよび溝３１４付近の基板３１２の第１の表面３１３ｂに接する。導体材料３１８は溝３１４付近の基板３１２の第２の表面３１６ｂにも接する。半導体材料３２０は溝３１４の第２の面３１６ａに接し、溝３１４付近の基板３１２の第２の表面３１６ｂを被覆する。半導体材料３２０は溝３１４付近の基板３１２の第１の表面３１３ｂも被覆する。
【０１９０】
別の半導体材料３２２は、溝３１４の第１の面３１３ａと第２の面３１６ａの間の溝３１４を部分的に充填する。別の半導体材料３２２の表面３２３は、第１の面３１３ａおよび第２の面３１３ｂ付近の表面３２３が基板３１２の面に斜めに傾斜するようなメニスカス形状または凹形状である。
【０１９１】
溝３１４の第１の側面３１３の半導体材料３２０と別の半導体材料３２２との間の間隙３６９は、別の半導体材料３２２が溝３１４の第１の側面３１３の半導体材料３２０に接触しないことを意味する。
【０１９２】
図１２は光電子デバイス６１０を示す。光電子デバイス６１０はＶ字型の溝６１４を備えた基板６１２を含む。溝６１４は、第１の面６１３ａおよび第２の面６１６ａを備え、両面は両面間の溝６１４の凹部６２６を画定する。溝６１４は、導体材料６１８、半導体材料６２０および別の半導体材料６２２をさらに備える。
【０１９３】
光電子デバイス６１０はまた、キャパシタ材料／スーパーキャパシタ材料６９９を含む。
【０１９４】
溝６１４の第１の側面６１３および第２の側面６１６はそれぞれ接着材料６３０の層で被覆される。接着材料６３０の層は、溝６１４の第１の面６１３ａ、第１の表面６１３ｂおよび第２の表面６１６ｂならびに導体材料６１８および半導体材料６２０と接触する。
【０１９５】
導体材料６１８は溝６１４付近の基板６１２の第１の表面６１３ｂを被覆する。導体材料６１８はまた、溝６１４の第２の面６１６ａを被覆し、溝６１４付近の基板６１２の第２の表面６１６ｂに接する。半導体材料６２０は溝６１４の第１の面６１３ａおよび溝６１４付近の基板６１２の第１の表面６１３ｂを被覆する。半導体材料６２０は溝６１４付近の基板６１２の第２の表面６１６ｂも被覆する。
【０１９６】
別の半導体材料６２２は、溝６１４の第１の面６１３ａと第２の面６１６ａの間の溝６１４を部分的に充填する。第１の面６１３ａにおける溝６１４内の別の半導体材料６２２の深さ６２３ａは、第２の面６１６ａにおける別の半導体材料６２２の深さ６２３ｂよりも深い。別の半導体材料６２２の表面６２３は基板６１２の面に対して傾斜している。
【０１９７】
溝６１４の第２の側面６１６の半導体材料６２０と別の半導体材料６２２との間の間隙６６９は、別の半導体材料６２２が溝６１４の第２の側面６１６の半導体材料６２０に接触しないことを意味する。
【０１９８】
図１３は、溝９１４を備えた基板９１２を含む光電子デバイス９１０を示す。溝９１４は、第１の面９１３ａおよび第２の面９１６ａを備え、両面は両面間の溝９１４の凹部９２６を画定する。溝９１４は、導体材料９１８、半導体材料９２０および別の半導体材料９２２をさらに備える。
【０１９９】
光電子デバイス９１０はまた、キャパシタ材料／スーパーキャパシタ材料９９９を含む。
【０２００】
溝９１４の第１の面９１３ａおよび第２の面９１６ａはそれぞれ第１の端部９１３ａａ、９１６ａａおよび第２の端部９１３ａｂ、９１６ａｂを有する。第１の端部９１３ａａ、９１６ａａ同士は溝９１４の中央で接する。第２の端部９１３ａｂ、９１６ａｂ同士は凹部９２６の上部で離れている。溝９１４は丸みを帯びている。
【０２０１】
溝９１４の第１および第２の側面９１３、９１６はそれぞれ接着材料９３０の層で被覆される。導体材料９１８の層は半導体材料９２０の層の上に位置し、導体材料９１８の層は半導体材料９２０の層の下に位置する。接着材料９３０の層は、導体材料９１８の層の下に位置する。
【０２０２】
接着材料９３０の層は、溝９１４の第１の面９１３ａ、第１の表面９１３ｂ、第２の面９１６ａおよび第２の表面９１６ｂならびに導体材料９１８および半導体材料９２０と接触する。導体材料９１８は溝９１４の第１の面９１３ａおよび溝９１４付近の基板９１２の第１の表面９１３ｂを被覆する。導体材料９１８は溝９１４付近の基板９１２の第２の表面９１６ｂも被覆する。半導体材料９２０は溝９１４の第２の面９１６ａおよび溝９１４付近の基板９１２の第２の表面９１６ｂを被覆する。半導体材料９２０は溝９１４付近の基板９１２の第１の表面９１３ｂも被覆する。
【０２０３】
別の半導体材料９２２は、溝９１４の第１の面９１３ａと第２の面９１６ａの間の溝９１４を部分的に充填する。第２の側面９１６ａにおける溝９１４内の別の半導体材料９２２の深さ９２３ｂは、第１の側面９１３ａにおける別の半導体材料９２２の深さ９２３ａよりも深い。別の半導体材料９２２の表面９２３は基板９１２の面に対し斜めであり、すなわち傾斜している。
【０２０４】
溝９１４の第１の側面９１３の半導体材料９２０と別の半導体材料９２２との間の間隙９６９は、別の半導体材料９２２が溝９１４の第１の側面９１３の半導体材料９２０に接触しないことを意味する。
【０２０５】
本発明の範囲を逸脱することなく、変更および改良を組み込むことができる。
【図１ａ】
2020501337.tif 000003
【図１ｂ】
2020501337.tif 000004
【図２】
2020501337.tif 000005
【図３】
2020501337.tif 000006
【図４】
2020501337.tif 000007
【図５】
2020501337.tif 000008
【図６】
2020501337.tif 000009
【図７】
2020501337.tif 000010
【図８】
2020501337.tif 000011
【図９】
2020501337.tif 000012
【図１０】
2020501337.tif 000013
【図１１】
2020501337.tif 000014
【図１２】
2020501337.tif 000015
【図１３】
2020501337.tif 000016
【国際調査報告】
2020501337.tif 000017
2020501337.tif 000018
2020501337.tif 000019
2020501337.tif 000020
2020501337.tif 000021