(57)【要約】  本開示は、ベース基板と、前記ベース基板にアレイ状に配列され、それぞれ断線修復構造、ＯＬＥＤ及び画素駆動回路を有する複数の画素単位とを備えるアレイ基板を提供する。前記断線修復構造は修復線が設けられ、前記修復線の前記ベース基板における正投影と、前記ＯＬＥＤのアノードの前記ベース基板における正投影とが部分的又は全体的に重なり、重畳領域を形成し、断線修復点は前記重畳領域に位置する。【選択図】図２
2020532754.tif 000002
【特許請求の範囲】
【請求項１】
ベース基板と、
前記ベース基板上にアレイ状に配列され、それぞれ断線修復構造、ＯＬＥＤ及び画素駆動回路を有する複数の画素単位とを備え、
前記断線修復構造は、修復線が設けられ、
前記修復線の前記ベース基板における正投影と、前記ＯＬＥＤのアノードの前記ベース基板における正投影とが部分的又は全体的に重なり、重畳領域を形成し、
断線修復点は前記重畳領域に位置する、アレイ基板。
【請求項２】
前記画素駆動回路は少なくとも１つの薄膜トランジスタを有し、前記少なくとも１つの薄膜トランジスタは駆動用薄膜トランジスタである、又は前記少なくとも１つの薄膜トランジスタは駆動用薄膜トランジスタ及びスイッチ用薄膜トランジスタである、請求項１に記載のアレイ基板。
【請求項３】
各隣接する２つの画素単位のうちのいずれか一方の画素単位における修復線は、前記隣接する２つの画素単位のうちの他方の画素単位における前記駆動用薄膜トランジスタのドレインに接続される、請求項２に記載のアレイ基板。
【請求項４】
前記修復線と前記ＯＬＥＤのアノードとの間には絶縁膜層が設けられている、請求項１に記載のアレイ基板。
【請求項５】
前記各隣接する２つの画素単位は、同列の隣接行の画素単位である場合、前記各隣接する２つの画素単位のうちのいずれか一方の画素単位における修復線は、前記隣接する２つの画素単位のうちの他方の画素単位における前記駆動用薄膜トランジスタのドレインの延長線である、請求項３に記載のアレイ基板。
【請求項６】
前記各隣接する２つの画素単位のうちのいずれか一方の画素単位におけるＯＬＥＤのアノードの延長線の前記ベース基板における正投影は、前記隣接する２つの画素単位のうちの他方の画素単位における駆動用薄膜トランジスタのドレインの延長線の前記ベース基板における正投影とが部分的又は全体的に重なり、重畳領域を形成する、請求項５に記載のアレイ基板。
【請求項７】
前記各画素単位における駆動用薄膜トランジスタのドレインの延長線は、前記画素単位におけるＯＬＥＤのアノードの延長線に隣接する表面において、パッシベーション層及び平坦化層が積層配置され、
前記平坦化層の前記断線修復点に対応する領域には溝が設けられており、前記溝は前記アノードの延長線によって覆われる、請求項６に記載のアレイ基板。
【請求項８】
前記パッシベーション層及び前記平坦化層にはビアが設けられ、前記駆動用薄膜トランジスタのドレインは、前記ビアを介して前記ＯＬＥＤのアノードに接続される、請求項７に記載のアレイ基板。
【請求項９】
前記各隣接する２つの画素単位は、同行の隣接列の画素単位である場合、前記各隣接する２つの画素単位のうちのいずれか一方の画素単位における修復線と、前記隣接する２つの前記複数の画素単位のうちの他方の画素単位における前記駆動用薄膜トランジスタのゲートとが同層に絶縁配置され、且つ前記修復線と前記駆動用薄膜トランジスタのドレインとの間には、層間絶縁層が設けられている、請求項３に記載のアレイ基板。
【請求項１０】
前記層間絶縁層にはビアが設けられ、前記駆動用薄膜トランジスタのドレインは、前記ビアを介して前記修復線に接続される、請求項９に記載のアレイ基板。
【請求項１１】
各画素単位における修復線と前記画素単位におけるＯＬＥＤのアノードとの間には、層間絶縁層と、パッシベーション層と、平坦化層とが積層配置され、
前記平坦化層の前記断線修復点に対応する領域には、溝が設けられており、前記溝は前記画素単位におけるＯＬＥＤのアノードによって覆われる、又は、
前記平坦化層と前記パッシベーション層の前記断線修復点に対応する領域には、共に溝が設けられ、前記溝は前記画素単位におけるＯＬＥＤのアノードによって覆われる、請求項９に記載のアレイ基板。
【請求項１２】
前記スイッチ用薄膜トランジスタのゲートはゲート線に接続され、前記スイッチ用薄膜トランジスタのソースは前記データ線に接続される、請求項２に記載のアレイ基板。
【請求項１３】
同じ行の前記複数の画素単位は、同じゲート線に対応し、
前記各画素単位における修復線の前記ベース基板における正投影は、対応するゲート線の前記ベース基板における正投影と交差する、請求項１に記載のアレイ基板。
【請求項１４】
同じ列の前記複数の画素単位は、同じデータ線に対応し、
前記修復線の前記ベース基板における正投影は、対応するデータ線の前記ベース基板における正投影と交差する、請求項１に記載のアレイ基板。
【請求項１５】
前記複数の画素単位におけるＯＬＥＤのアノードの前記断線修復点に対応する部分は、画素定義層が被覆されている、請求項１に記載のアレイ基板。
【請求項１６】
請求項１−１５のいずれかに記載のアレイ基板を備える表示装置であって、
前記アレイ基板は、ベース基板と、
前記ベース基板上にアレイ状に配列され、それぞれ断線修復構造、ＯＬＥＤ及び画素駆動回路を有する複数の画素単位とを備え、
前記断線修復構造は、修復線が設けられ、前記修復線の前記ベース基板における正投影と、前記ＯＬＥＤのアノードの前記ベース基板における正投影とが部分的又は全体的に重なり、重畳領域を形成し、
断線修復点は前記重畳領域に位置する、表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、表示分野に関し、特にアレイ基板及び表示装置に関するものである。
【背景技術】
【０００２】
有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、ＯＬＥＤと略称する）、特にアクティブマトリクス型有機発光ダイオード（Ａｃｔｉｖｅ−ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、ＡＭＯＬＥＤと略称する）は、高輝度、全視野角、高速応答及びフレキシブル表示可能等の利点を有するため、既に表示分野に広く用いられている。
【発明の概要】
【課題を解決するための手段】
【０００３】
本開示の第１の態様の幾つかの実施例に係るアレイ基板は、ベース基板と、前記ベース基板上にアレイ状に配列され、それぞれ断線修復構造、ＯＬＥＤ及び画素駆動回路を有する複数の画素単位とを備え、前記断線修復構造は、修復線が設けられ、前記修復線の前記ベース基板における正投影と、前記ＯＬＥＤのアノードの前記ベース基板における正投影とが部分的又は全体的に重なり、重畳領域を形成し、断線修復点は前記重畳領域に位置する。
【０００４】
本開示の幾つかの実施例において、前記画素駆動回路は少なくとも１つの薄膜トランジスタを有し、前記少なくとも１つの薄膜トランジスタは駆動用薄膜トランジスタである、又は前記少なくとも１つの薄膜トランジスタは駆動用薄膜トランジスタ及びスイッチ用薄膜トランジスタである。
【０００５】
本開示の幾つかの実施例において、各隣接する２つの画素単位のうちのいずれか一方の画素単位における修復線は、前記隣接する２つの画素単位のうちの他方の画素単位における前記駆動用薄膜トランジスタのドレインに接続される。
【０００６】
本開示の幾つかの実施例において、前記修復線と前記ＯＬＥＤのアノードとの間には絶縁膜層が設けられている。
【０００７】
本開示の幾つかの実施例において、前記各隣接する２つの画素単位は、同列の隣接行の画素単位である場合、前記各隣接する２つの画素単位のうちのいずれか一方の画素単位における修復線は、前記複数の画素単位の内の前記隣接する２つの画素単位のうちの他方の画素単位における前記駆動用薄膜トランジスタのドレインの延長線である。
【０００８】
本開示の幾つかの実施例において、各画素単位における駆動用薄膜トランジスタのドレインの延長線の前記ベース基板における正投影と、この前記画素単位におけるＯＬＥＤのアノードの延長線の前記ベース基板における正投影とが部分的又は全体的に重なり、重畳領域を形成する。
【０００９】
本開示の幾つかの実施例において、前記各画素単位における駆動用薄膜トランジスタのドレインの延長線は、前記画素単位におけるＯＬＥＤのアノードの延長線に近接する表面においてパッシベーション層及び平坦化層が積層配置され、前記平坦化層の前記断線修復点に対応する領域には溝が設けられており、前記溝は前記アノードの延長線によって覆われる。
【００１０】
本開示の幾つかの実施例において、前記パッシベーション層及び前記平坦化層には、ビアが設けられ、前記駆動用薄膜トランジスタのドレインは前記ビアを介して前記ＯＬＥＤのアノードに接続される。
【００１１】
本開示の幾つかの実施例において、前記各隣接する２つの画素単位は、同行の隣接列の画素単位である場合、前記各隣接する２つの画素単位のうちのいずれか一方の画素単位における修復線と、前記複数の画素単位の内の前記隣接する２つの画素単位のうちの他方の画素単位における前記駆動用薄膜トランジスタのゲートとが、同層において絶縁配置され、且つ前記修復線と前記駆動用薄膜トランジスタのドレインとの間には、層間絶縁層が設けられている。
【００１２】
本開示の幾つかの実施例において、前記層間絶縁層にはビアが設けられ、前記駆動用薄膜トランジスタのドレインは前記ビアを介して前記修復線に接続される。
【００１３】
本開示の幾つかの実施例において、各画素単位における修復線と前記画素単位におけるＯＬＥＤのアノードとの間には、層間絶縁層と、パッシベーション層と、平坦化層とが積層配置され、前記平坦化層の前記断線修復点に対応する領域には溝が設けられており、前記溝は前記画素単位におけるＯＬＥＤのアノードによって覆われるか、又は、前記平坦化層と前記パッシベーション層の前記断線修復点に対応する領域には、共に溝が設けられており、前記溝は前記画素単位におけるＯＬＥＤのアノードによって覆われる。
【００１４】
本開示の幾つかの実施例において、前記スイッチ用薄膜トランジスタのゲートは、ゲート線に接続され、前記スイッチ用薄膜トランジスタのソースは前記データ線に接続される。
【００１５】
本開示の幾つかの実施例において、同じ行の前記複数の画素単位は、同じゲート線に対応し、前記各画素単位における修復線の前記ベース基板における正投影は、対応するゲート線の前記ベース基板における正投影と交差する。
【００１６】
本開示の他の態様の幾つかの実施例に係る表示装置は、第１の様態に記載のアレイ基板を備え、前記アレイ基板は、ベース基板と、前記ベース基板上にアレイ状に配列され、断線修復構造、ＯＬＥＤ及び画素駆動回路を有する複数の画素単位とを備え、前記断線修復構造は、修復線が設けられ、前記修復線の前記ベース基板における正投影と、前記ＯＬＥＤのアノードの前記ベース基板における正投影とが部分的又は全体的に重なり、重畳領域を形成しており、断線修復点は前記重畳領域に位置する。
【００１７】
本開示の実施例における技術案をより明確的に説明するため、以下、実施例の説明に用いる必要な図面を簡単に説明する。以下の説明における図面は、本開示の幾つかの例示に過ぎず、当業者であれば、格別創意を要することなく、これらの図面に基づく他の図面を得られることはもちろん自明である。
【図面の簡単な説明】
【００１８】
【図１】関連技術の画素駆動回路の回路原理図である。
【図２】本開示の幾つかの実施例に係るアレイ基板の上面図である。
【図３】図２のアレイ基板のＡ−Ａ’線に沿う断面図である。
【図４】本開示の幾つかの実施例に係るもう１つのアレイ基板の上面図である。
【図５】図４のアレイ基板のＢ−Ｂ’線に沿う断面図である。
【発明を実施するための形態】
【００１９】
本開示の実施例の目的、技術案及び効果をより明確にするため、本開示の実施例の図面を参照し、本開示の実施例の技術案を明確かつ完全に説明する。言うまでもなく、ここに記載の実施例はあくまで本開示の実施例の一部のみであり、全ての実施例ではないことは自明である。本開示の実施例に基づいて、当業者が格別の創意なく得られた他のすべての実施例は、本開示の権利範囲に属するものとする。
【００２０】
上述したように、表示分野では、アクティブマトリクス型有機発光ダイオード（Ａｃｔｉｖｅ−ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、ＡＭＯＬＥＤと略称する）を用いたアレイ基板において、複数の画素単位がアレイ状に配置されており、同じ行の各画素単位は一つのゲート線を共用し、同じ列の各画素単位は一つのデータ線を共用する。各画素単位は、有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ、ＯＬＥＤと略称する）と、ＯＬＥＤのアノードに接続された画素駆動回路とを備える。
【００２１】
図１に示すのは、前記画素駆動回路の回路原理図である。この画素駆動回路は、スイッチ用薄膜トランジスタＴ１と、駆動用薄膜トランジスタＴ２と、蓄積コンデンサとを備え、スイッチ用薄膜トランジスタＴ１のゲートはゲート線Ｇａｔｅに接続され、スイッチ用薄膜トランジスタＴ１のソースはデータ線Ｄａｔａに接続され、スイッチ用薄膜トランジスタＴ１のドレインは駆動用薄膜トランジスタＴ２のゲートと蓄積コンデンサの一方の極板Ｃ１にそれぞれ接続され、駆動用薄膜トランジスタＴ２のソースは、蓄積コンデンサの他方の極板Ｃ２と電源線Ｖｄｄにそれぞれ接続され、駆動用薄膜トランジスタＴ２のドレインは、ＯＬＥＤのアノードに接続される。
【００２２】
しかしながら、各画素単位における画素駆動回路の構造は比較的に複雑であるため、各画素単位が所在するアレイ基板の製造工程も複雑化され、その結果、アレイ基板の製造過程において、画素駆動回路の配線の一部が断線する欠陥が発生するのは避けられない。この欠陥の発生する位置は、いわゆる断線点Ｘ’である。この場合、複雑な構造を有する画素駆動回路に対して、従来の故障検出技術では断線点Ｘ’の位置を精確に特定することが困難であるため、画素駆動回路の断線欠陥を有するアレイ基板を効果的に修復することができない不具合がある。
【００２３】
上記の問題に着目し、本開示の実施例では、本開示の実施例の技術案を、図面を参照して詳しく説明する。
【００２４】
図２及び図３は、本開示の幾つかの実施例に係るアレイ基板である。図２及び図３に示すように、本開示の幾つかの実施例に係るアレイ基板は、ベース基板１と、前記ベース基板１上にアレイ状に配列された複数の画素単位とを備え、例えば図２では４つの画素単位が示されている。各画素単位は、断線修復構造２と、ＯＬＥＤ３と、画素駆動回路４とを有する。前記断線修復構造２は、修復線２２が設けられ、前記修復線２２の前記ベース基板１における正投影と、前記ＯＬＥＤのアノード３０１の前記ベース基板１における正投影とが部分的又は全体的に重なり、重畳領域を形成し、断線修復点Ｘは前記重畳領域に位置する。
【００２５】
上記のアレイ基板は、製造過程において、その画素駆動構造が比較的複雑であるため、欠陥、即ち断線修復点Ｘが発生し易いが、修復線２２とＯＬＥＤのアノード３０１とは、上述した二者のベース基板における正投影に具体的に体現する重畳部分があり、こうして、断線修復点Ｘを重畳領域内に位置付けさせ、２つの隣接する画素単位のうちのいずれか一方の画素単位のＯＬＥＤのアノード３０１を、該２つの隣接する画素単位のうちの他方の画素単位の駆動用薄膜トランジスタ４０１のドレイン４０１１に接続させることができ、これにより他の構成要素に影響を与えることなく断線修復点を修復することができる。
【００２６】
本開示の幾つかの実施例において、１つの画素単位では、駆動用薄膜トランジスタ４０１のドレイン４０１１とＯＬＥＤのアノード３０１との間に断線、即ち断線点Ｘ’が発生した場合、該駆動用薄膜トランジスタ４０１はＯＬＥＤのアノード３０１に導通することができないため、該画素単位が発光できなくなる、この時、該画素単位は、修復対象画素単位と呼ぶ。そして、その周囲の画素単位が隣接画素単位となる。修復対象画素単位に隣接する隣接画素単位における駆動用薄膜トランジスタ４０１のドレイン４０１１は、修復線２２に接続されるので、修復線２２を修復対象画素単位におけるＯＬＥＤのアノード３０１に導通させることになる。このように断線修復点Ｘを修復することにより、修復対象画素単位における回路の導通を回復させ、該画素単位の発光を回復させる。
【００２７】
従来、全てのフラットパネルディスプレイの駆動は、マトリクス駆動を用いる。複数の画素単位は、アレイ状に配列されるようにアレイ基板のベース基板１上に位置する。説明の便宜上、複数の画素単位のうちの１つの画素単位の画素駆動回路４に断線が発生する場合、該画素単位を修復対象画素単位として定義し、該画素単位のベース基板１上に配列された時の周囲の画素単位を隣接画素単位として定義する。
【００２８】
説明すべきなのは、上記修復対象画素単位と隣接画素単位とは、同一タイプの画素単位に属し、二者は同じ構造や機能を有する。それらを区分するのは、アレイ基板の具体的な構造を明確に説明するためのみであり、即ち、断線修復を必要とする可能性のある対象画素単位を修復対象画素単位として規定し、修復対象画素単位に隣接して配置された周囲の他の画素単位を隣接画素単位として規定する。本開示の幾つかの実施例において、隣接する２つの画素単位のうちのいずれか一方を修復対象画素単位と呼ぶ場合、該隣接する２つの画素単位のうちの他方の画素単位を隣接画素単位と呼ぶことにする。
【００２９】
上記したＯＬＥＤのアノード３０１と修復線２２とは同じ画素単位内に配置されると解されるべきである。同時に、画素単位内には、ＯＬＥＤのアノード３０１が配置されるため、該画素単位を有するアレイ基板はＯＬＥＤ基板であるべきであり、即ち該アレイ基板の各画素単位は、全て対応的にＯＬＥＤ３、及びＯＬＥＤのアノード３０１に接続される画素駆動回路４が設けられる。
【００３０】
本開示の幾つかの実施例において、ＯＬＥＤ３は、トップエミッション型ＯＬＥＤ、ボトムエミッション型ＯＬＥＤ、又はデュアルエミッション型ＯＬＥＤのうちのいずれか１つであっても良い。
【００３１】
説明すべきなのは、図２にはアレイ状に配列された、それぞれ同じ色又は異なる色の光を発光するための４つのみの画素単位が示されているが、当業者が理解できるように、本開示の実施例に係るアレイ基板に設けられる画素単位の数は、４つに限定されるものではなく、それ以上の数であってもよいし、またそれらの発光の色は限定されない。
【００３２】
本開示の幾つかの実施例において、前記画素駆動回路４は少なくとも１つの薄膜トランジスタを有し、前記少なくとも１つの薄膜トランジスタは駆動用薄膜トランジスタ４０１及びスイッチ用薄膜トランジスタ４０２である。
【００３３】
本開示の幾つかの実施例において、ＯＬＥＤ３の画素駆動回路４は、少なくとも１つの薄膜トランジスタを有しても良い。画素駆動回路４は１つの薄膜トランジスタを有する場合、該薄膜トランジスタは駆動用薄膜トランジスタ４０１であり、これに対して、画素駆動回路４は複数の薄膜トランジスタを有する場合、駆動用薄膜トランジスタ４０１は、そのドレイン４０１１がＯＬＥＤのアノード３０１に接続される薄膜トランジスタを指し、駆動用薄膜トランジスタ４０１のドレイン４０１１とＯＬＥＤのアノード３０１とは、電気的に接続されても良い。
【００３４】
本開示の幾つかの実施例において、図２及び図３に示すように、隣接画素単位における駆動用薄膜トランジスタ４０１のドレイン４０１１と接続する１つの修復線２２が設けられ、修復線２２とＯＬＥＤのアノード３０１との間には絶縁膜層が配置され、且つ修復線２２のベース基板１における正投影と、修復対象画素単位におけるＯＬＥＤのアノード３０１のベース基板１における正投影とは、重畳領域を有する。修復線２２とアノード３０１との間の絶縁膜層は、駆動用薄膜トランジスタ４０１のドレイン４０１１が修復線２２に接続されてＯＬＥＤのアノード３０１に接触する時、ドレイン４０１１とアノードとの間の短絡形成を防止することができる。
【００３５】
換言すれば、修復対象画素単位におけるＯＬＥＤのアノード３０１と修復線２２との間には絶縁用の膜層が配置され、且つ修復対象画素単位におけるＯＬＥＤのアノード３０１の重畳領域に対応する部分と、修復線２２の重畳領域に対応する部分とは、対向して設けられる。こうして、画素駆動回路の断線欠陥を有する修復対象画素単位を修復する時、その断線修復点Ｘは、該重畳領域に対応して位置付けられるようになる。
【００３６】
断線修復点Ｘで深溶込み型レーザ溶接を用い、修復対象画素単位におけるＯＬＥＤのアノード３０１と修復線２２とを接続して導通させると、修復対象画素単位におけるＯＬＥＤのアノード３０１と修復線２２とを用いて、修復対象画素単位におけるＯＬＥＤのアノード３０１と、隣接画素単位における駆動用薄膜トランジスタ４０１のドレイン４０１１との接続を実現することができる。
【００３７】
本開示の幾つかの実施例において、図２及び図３に示すように、ＯＬＥＤ３の画素駆動回路４は、スイッチ用薄膜トランジスタ４０２と、駆動用薄膜トランジスタ４０１との２つの薄膜トランジスタを有しており、スイッチ用薄膜トランジスタ４０２のゲート４０２１はゲート線６に接続され、スイッチ用薄膜トランジスタ４０２のソース４０２２はデータ線７に接続され、スイッチ用薄膜トランジスタ４０２のドレイン４０２３は駆動用薄膜トランジスタ４０１のゲート４０１３と蓄積コンデンサの第１極板Ｃ１にそれぞれ接続され、駆動用薄膜トランジスタ４０１のソース４０１２は、蓄積コンデンサの第２極板Ｃ２と電源線Ｖｄｄにそれぞれ接続され、駆動用薄膜トランジスタ４０１のドレイン４０１１は、ＯＬＥＤのアノード３０１に接続される。
【００３８】
本開示の幾つかの実施例において、ゲート線６及びデータ線７は、いずれも銅（Ｃｕ）、アルミニウム（Ａｌ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、クロム（Ｃｒ）、及びタングステン（Ｗ）等の金属材料、又はそれらの合金材料からなる群より選択される１つ以上の材料から作製されても良い。例えば、銅からなる単層金属配線、Ｍｏ／Ａｌ／Ｍｏからなる積層金属配線、Ｔｉ／Ｃｕ／Ｔｉからなる積層金属線、及びＭｏＴｉ／Ｃｕからなる積層金属線等が挙げられる。
【００３９】
上記実施例に係るアレイ基板によると、画素単位内に駆動回路に断線が発生した時、即ち修復対象画素が存する場合、修復対象画素単位における断線修復構造２を用いて効果的に修復可能であり、修復対象画素単位におけるＯＬＥＤのアノード３０１と、隣接画素単位における駆動用薄膜トランジスタ４０１のドレイン４０１１との接続を実現し、よって、修復対象画素単位におけるＯＬＥＤ３を隣接画素単位における駆動用薄膜トランジスタ４０１により駆動可能とし、これによってアレイ基板の正常使用を確保する。
【００４０】
本開示の幾つかの実施例において、図２に示すように、アレイ基板における各画素単位は通常、ベース基板１上にアレイ状に分布されており、同じ行の各画素単位は同じゲート線６によって制御信号が供給され、同じ列の各画素単位は、同じデータ線７によってデータ信号が供給される。
【００４１】
従って、ゲート線６は、通常、画素単位における薄膜トランジスタのゲートと同層に配置され、データ線７は、通常、画素単位における薄膜トランジスタのソース及びドレインと同層に配置される。各ゲート線と各データ線は、１つの画素単位を１つの格子に対応して位置させるように、交差して格子状構造を形成する。各画素単位は、修復対象画素単位であってもよいし、修復対象画素単位の周囲の隣接画素単位であってもよい。
【００４２】
本開示の幾つかの実施例において、図２及び図３に示すように、上記の各画素単位は通常、ベース基板１上に配置された駆動用薄膜トランジスタ４０１と、駆動用薄膜トランジスタ４０１のベース基板１とは反対側に配置されたＯＬＥＤ３とを有する。
【００４３】
ＯＬＥＤ３は、通常、対向して配置されたＯＬＥＤのアノード３０１とＯＬＥＤカソード３０３、及びＯＬＥＤのアノード３０１とＯＬＥＤのカソード３０３との間に位置するＯＬＥＤ発光層３０２を有する。ＯＬＥＤ３がボトムエミッション型ＯＬＥＤである場合、そのＯＬＥＤのカソード３０３は通常、例えばアルミニウム（Ａｌ）などの金属材料からなり、ＯＬＥＤのアノード３０１は通常、インジウム錫酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、ＩＴＯと略称する）などの材料からなる。また、ＯＬＥＤ発光層３０２は、単層の有機発光層を用いてもよいし、正孔輸送層、有機発光層及び電子輸送層等からなる積層構造を用いてもよい。
【００４４】
本開示の幾つかの実施例において、薄膜トランジスタの動作原理によって、上記の駆動用薄膜トランジスタ４０１は通常、酸化物半導体薄膜トランジスタ、ポリシリコン薄膜トランジスタ、又はアモルファスシリコン薄膜トランジスタのうちのいずれか１つであってもよく、薄膜トランジスタにおけるゲートの配置位置によって、上記の駆動用薄膜トランジスタ４０１は通常、トップゲート型薄膜トランジスタ又はボトムゲート型薄膜トランジスタのいずれか１つであってもよく、本開示の実施例では、これに対して特に限定しない。
【００４５】
例示的には、図３に示すように、本開示の幾つかの実施例に係るトップゲート型薄膜トランジスタ構造において、トップゲート型薄膜トランジスタはベース基板１上に積層配置された活性層４０１４と、ゲート絶縁層９０１と、ゲート４０１３と、層間絶縁層９０２とを備え、層間絶縁層９０２には、それぞれドレイン４０１１とソース４０１２が配置されており、該ドレイン４０１１とソース４０１２は、それぞれ層間絶縁層９０２とゲート絶縁層９０１に対応して配置されたビアを介して、活性層４０１４に接続される。本開示の幾つかの実施例において、活性層４０１４は酸化インジウムガリウム亜鉛層（ｉｎｄｉｕｍ  ｇａｌｌｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ、ＩＧＺＯと略称する）であってもよく、ゲート絶縁層９０１は、窒化シリコン層又は酸化シリコン層のような単層構造であってもよいし、窒化シリコン層又は酸化シリコン層からなる積層構造のような多層構造であってもよい。
【００４６】
本開示の幾つかの実施例において、図３に示すように、駆動用薄膜トランジスタ４０１のドレイン４０１１のＯＬＥＤのアノード３０１に対面する表面において、通常としてパッシベーション層９０３と、平坦化層９０４と、画素定義層９０５とが積層配置され、ＯＬＥＤ３は、画素定義層９０５の開口領域に配置される。本開示の幾つかの実施例において、パッシベーション層９０３は、窒化シリコン層又は酸化シリコン層のような単層構造であってもよいし、窒化シリコン層と酸化シリコン層からなる積層構造のような多層構造であってもよく、平坦化層９０４は、通常、有機樹脂材料からなる厚さ１μｍ−４μｍの樹脂層である。
【００４７】
本開示の幾つかの実施例において、パッシベーション層９０３及び平坦化層９０４にはビアが設けられ、ＯＬＥＤのアノード３０１は平坦化層９０４とパッシベーション層９０３に設けられたビアを介して、駆動用薄膜トランジスタ４０１のドレイン４０１１と接続する。こうして、修復対象画素単位におけるＯＬＥＤのアノード３０１と修復線２２との間の距離をさらに短くすることができ、これにより、修復過程において、ＯＬＥＤのアノード３０１と修復線２２とをより迅速に溶着させることができる。この時、対応的に修復対象画素単位の断線修復構造２において、その修復線２２と修復対象画素単位のＯＬＥＤのアノード３０１との間にも、同様にパッシベーション層９０３と平坦化層９０４とが存在する。
【００４８】
断線修復構造の製造を容易にするため、本開示の幾つかの実施例において、図２に示すように、上記の修復対象画素単位の隣接画素単位は、修復対象画素単位の同列の隣接行の画素単位であり、即ち修復対象画素単位と同じ列に位置し、且つ隣接する２行のうちのいずれか１つの画素単位である。この時、修復線２２は、同列の隣接行の画素単位における駆動用薄膜トランジスタ４０１のドレイン４０１１の延長線を用いてもよい。こうして、修復線２２と駆動用薄膜トランジスタ４０１のドレイン４０１１とが一体に形成可能となり、修復対象画素単位における断線修復構造２の製造工程を簡略化させ、アレイ基板の製造を容易にすることに加えて、修復線２２と同列の隣接行の画素単位における駆動用薄膜トランジスタ４０１のドレイン４０１１との接続の確実性を確保することができる。
【００４９】
当業者であれば容易に理解できるように、本開示の幾つかの実施例において、図２に示すように、修復線２２は同列の隣接行の画素単位における駆動用薄膜トランジスタ４０１のドレイン４０１１の延長線を用いる場合、該ドレイン４０１１の延長線のベース基板１における正投影と、修復対象画素単位におけるＯＬＥＤのアノード３０１のアノードの延長線３０１１のベース基板における正投影とが部分的又は全体的に重なり、重畳領域を形成する。
【００５０】
本開示の幾つかの実施例において、図３に示すように、ＯＬＥＤのアノード３０１のアノードの延長線３０１１とは、ＯＬＥＤのアノード３０１が上記のドレイン４０１１の延長線に対応する一部を指すものである、即ちアノードの延長線３０１１はＯＬＥＤのアノード３０１の構成要素の一部である。
【００５１】
アレイ基板の限られた空間内に、修復対象画素単位におけるＯＬＥＤのアノード３０１のアノードの延長線３０１１と、同列の隣接行の画素単位における駆動用薄膜トランジスタ４０１のドレイン４０１１の延長線とを用いることにより、修復対象画素単位における断線修復構造２を形成すると同時に、断線修復構造２の占有空間を最適化し、アレイ基板の空間利用率の向上に寄与することができる。
【００５２】
断線修復構造の修復信頼性を向上させるため、本開示の幾つかの実施例において、図３に示すように、平坦化層９０４の断線修復点Ｘに対応する領域において溝８を設けても良い。溝８の溝深さは、平坦化層９０４の厚さ以下であってもよい。こうして、修復対象画素単位におけるＯＬＥＤのアノード３０１のアノードの延長線３０１１が堆積形成される時、アノードの延長線３０１１は溝８を充満すると共に溝８を覆い、その結果、アノードの延長線３０１１と修復線２２との、断線修復点Ｘに対応する区域における間隔を効果的に短くさせ、深溶込み型レーザ溶接でアノードの延長線３０１１と修復線２２とを溶着する時、アノードの延長線３０１１と修復線２２とを確実に溶着させることを確保し、よってアノードの延長線３０１１と修復線２２との接続修復後の導通信頼性を向上する、即ち断線修復構造２の修復信頼性を向上する。
【００５３】
本開示の幾つかの実施例において、図２に示すように、ゲート線６は、通常、画素単位における薄膜トランジスタのゲートと同層に配置され、データ線７は、通常、画素単位における薄膜トランジスタのソース及びドレインと同層に配置され、且つ各ゲート線と各データ線とが互いに交差する。隣接画素単位は同列の隣接行の画素単位を用いた場合、修復線２２のベース基板１における正投影は、対応するゲート線６のベース基板１における正投影と交差する。
【００５４】
上記の実施例に基づき、本開示の図４及び図５は、アレイ基板における修復対象画素単位及び隣接画素単位のもう１つの配列様態を提供する。
【００５５】
本開示の幾つかの実施例において、図４に示すように、図４は、本開示の幾つかの実施例に係るもう１つのアレイ基板の上面図である。
【００５６】
図４及び図５に示すアレイ基板は、図２及び図３に示すアレイ基板と比べて、主として断線修復構造２における修復線２２の配置が異なる。画素単位の他の構造、例えばＯＬＥＤ又は駆動用薄膜トランジスタ等の構造は、いずれも図２及び図３に示したアレイ基板の構造と同一又は類似するので、ここでその詳細な説明を省略し、関連部分については、図２及び図３に示したアレイ基板の部分の説明を参照すればよい。
【００５７】
図４及び図５に示すように、本開示の幾つかの実施例に係るアレイ基板において、各隣接する２つの画素単位は、同行の隣接列の画素単位である、即ち、修復対象画素単位の隣接画素単位は、修復対象画素単位の同行の隣接列の画素単位である。修復対象画素単位の断線修復構造２における修復線２２は、同行の隣接列の画素単位の駆動用薄膜トランジスタ４０１のドレイン４０１１に接続され、こうして、断線修復点Ｘで深溶込み型レーザ溶接によって、修復対象画素単位のＯＬＥＤのアノード３０１と修復線２２とを接続して導通させた後、修復対象画素単位のＯＬＥＤのアノード３０１と修復線２２を用い、修復対象画素単位におけるＯＬＥＤのアノード３０１と同行の隣接列の画素単位における駆動用薄膜トランジスタ４０１のドレイン４０１１との接続を実現することができ、これにより、同行の隣接列の画素単位における駆動用薄膜トランジスタ４０１を用いて修復対象画素単位におけるＯＬＥＤ３を駆動する。
【００５８】
図４及び図５に示すように、この配列様態では、いずれか１つの画素単位の駆動用薄膜トランジスタ４０１のドレイン４０１１と、該画素単位におけるＯＬＥＤのアノード３０１との間に断線、即ち断線点Ｘ’が発生する時、該画素単位は修復対象画素単位となり、その周囲の画素単位は隣接画素単位となると解されるべきである。この前の画素単位の配列様態と同様に、隣接画素単位の駆動用薄膜トランジスタ４０１のドレイン４０１１は、修復対象画素単位における修復線２２に接続されるので、修復線２２を介して修復対象画素単位におけるＯＬＥＤのアノード３０１と導通することになり、断線を修復して修復対象画素単位の発光を回復させる。
【００５９】
本開示の幾つかの実施例において、図４に示すように、アレイ基板の各画素単位は、通常、ベース基板上にアレイ状に分布されており、同じ行の各画素単位は同じゲート線６によって制御信号が供給され、同じ列の各画素単位は、同じデータ線７によってデータ信号が供給される。本開示の幾つかの実施例において、ゲート線６は、通常、画素単位における薄膜トランジスタのゲートと同層に配置され、データ線７は、通常、画素単位における薄膜トランジスタのソース及びドレインと同層に配置される。各ゲート線と各データ線は、１つの画素単位を１つの格子に対応して位置付けさせるように、交差して格子状構造を形成する。各画素単位は、修復対象画素単位であってもよいし、修復対象画素単位の周囲の隣接画素単位であってもよい。
【００６０】
図４に示すように、図４にはアレイ状に配列された、それぞれ同じ色又は異なる色の光を発光するための４つのみの画素単位が示されているが、当業者であれば、本開示の実施例に係るアレイ基板に設けられる画素単位の数は、４つに限定されるものではなく、それ以上の数であってもよいし、またそれらの発光の色は限定されないと理解するべきである。
【００６１】
本開示の幾つかの実施例において、データ線７は、通常、画素単位における薄膜トランジスタのソース及びドレインと同層に配置されるので、修復線２２は、同行の隣接列の画素単位における駆動用薄膜トランジスタ４０１のドレイン４０１１と接続する時、対応的にデータ線７が配置された領域を通す必要がある。従って、修復線２２がデータ線７と接続することを回避するため、本開示の幾つかの実施例では、修復線２２は同行の隣接列の画素単位における駆動用薄膜トランジスタ４０１のゲート４０１３と同層に絶縁配置させる。
【００６２】
例示的には、図４及び図５に示すように、本開示の幾つかの実施例において、各画素単位の駆動用薄膜トランジスタ４０１のゲート４０１３は、そのドレイン４０１１のＯＬＥＤのアノード３０１とは反対側に配置され、且つゲート４０１３とドレイン４０１１との間には、層間絶縁層９０２が設けられている。修復線２２は、駆動用薄膜トランジスタ４０１のゲート４０１３と同層に絶縁配置される。こうして、修復線２２と駆動用薄膜トランジスタ４０１のゲート４０１３とは、１回のパターニング工程を経て形成可能であり、画素単位における断線修復構造２の製造工程の簡略化に寄与し、アレイ基板の生産率向上に有利である。
【００６３】
本開示の幾つかの実施例において、層間絶縁層９０２にはビアが設けられ、この場合、同行の隣接列の画素単位における駆動用薄膜トランジスタ４０１のドレイン４０１１は、層間絶縁層９０２に設けられたビアを介して、修復線２２に接続される。データ線７が駆動用薄膜トランジスタ４０１のドレイン４０１１と同層に配置される場合、修復線２２のベース基板における正投影は、対応するデータ線７のベース基板における正投影と交差する。
【００６４】
本開示の幾つかの実施例において、図５に示すように、駆動用薄膜トランジスタ４０１のドレイン４０１１のＯＬＥＤのアノード３０１に隣接する表面には、通常、パッシベーション層９０３と平坦化層９０４とが積層配置され、ＯＬＥＤのアノード３０１は平坦化層９０４とパッシベーション層９０３に設けられたビアを介して、駆動用薄膜トランジスタ４０１のドレイン４０１１と接続する。この時、対応的に修復対象画素単位の断線修復構造２において、修復線２２が同行の隣接列の画素単位における駆動用薄膜トランジスタ４０１のゲート４０１３と同層に絶縁配置されるため、修復線２２と修復対象画素単位におけるＯＬＥＤのアノード３０１との間には、層間絶縁層９０２、パッシベーション層９０３、及び平坦化層９０４が順に存在するようになる。
【００６５】
断線修復構造の修復信頼性を向上させるため、本開示の幾つかの実施例において、平坦化層９０４の断線修復点Ｘに対応する領域には、溝８が設けられ、また、平坦化層９０４とパッシベーション層９０３の断線修復点Ｘに対応する領域には、いずれも溝８が設けられてもよい。この時、溝８の溝深さは、平坦化層９０４とパッシベーション層９０３との総厚以下である。
【００６６】
修復対象画素単位におけるＯＬＥＤのアノード３０１が堆積形成される時、該ＯＬＥＤのアノード３０１は、溝８を充満すると共に溝８を覆い、修復対象画素単位におけるＯＬＥＤのアノード３０１と修復線２２との、断線修復点Ｘに対応する区域における間隔を効果的に短くさせ、その結果、深溶込み型レーザ溶接によってそのＯＬＥＤのアノード３０１と修復線２２とを溶着する時、修復対象画素単位におけるＯＬＥＤのアノード３０１と修復線２２との溶着確実性が確保され、修復対象画素単位におけるＯＬＥＤのアノード３０１と修復線２２との修復接続後の導通信頼性は向上される、即ち断線修復構造２の修復信頼性は向上される。
【００６７】
図３及び図５に示すように、本開示の幾つかの実施例に係るアレイ基板において、平坦化層９０４のベース基板１とは反対側の表面には、通常、画素定義層９０５が設けられ、画素定義層９０５は通常、有機樹脂材料からなる厚さ１μｍ−３μｍの樹脂層である。ＯＬＥＤ３は、通常、画素定義層９０５の開口領域に配置され、この時、対応的に修復対象画素単位の断線修復構造において、そのＯＬＥＤのアノード３０１の断線修復点Ｘに対応する部分は、画素定義層９０５に被覆され、画素定義層９０５によって正常のアレイ基板の断線修復構造の絶縁保護を図る。
【００６８】
本開示の幾つかの実施例は、さらに、上記のアレイ基板を備える表示装置を提供する。前記アレイ基板は、ベース基板と、前記ベース基板上にアレイ状に配列され、それぞれ断線修復構造、ＯＬＥＤ及び画素駆動回路を有する複数の画素単位とを備え、前記断線修復構造は、修復線が設けられ、前記修復線の前記ベース基板における正投影と、前記ＯＬＥＤのアノードの前記ベース基板における正投影とが部分的又は全体的に重なり、重畳領域を形成し、断線修復点は前記重畳領域に位置する。前記表示装置におけるアレイ基板は、上記の実施例におけるアレイ基板と同様の効果を奏するため、ここでは、詳細な説明を省略する。
【００６９】
例示としては、本開示の幾つかの実施例に係る表示装置は、携帯電話、タブレットコンピュータ、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、又はナビゲーション等の表示機能を有する製品又は部品であってもよい。
【００７０】
上述した実施形態の説明において、具体的な特徴、構造、材料又は特徴は、何れか１つ又は複数の実施例又は例において、適切な方式で組み合わせることができる。
【００７１】
以上に説明したのは、本発明の好ましい実施形態であり、本発明の保護範囲は、これらに限定されない。当業者が本発明に開示される技術的範囲内に容易に想到できる変更や置換は、いずれも本発明の保護範囲内に含まれるものとする。従って、本発明の保護範囲は、特許請求の範囲に記載の権利範囲を準拠するものとする。
【００７２】
この出願は、２０１７年９月４日に出願された出願番号が２０１７２１１２７６５８．４で、発明の名称が「アレイ基板及び表示装置」である中国特許出願を基礎出願とする優先権を主張し、その開示内容の全ては参照により本出願に組み込まれる。
【図１】
2020532754.tif 000003
【図２】
2020532754.tif 000004
【図３】
2020532754.tif 000005
【図４】
2020532754.tif 000006
【図５】
2020532754.tif 000007
【国際調査報告】
2020532754.tif 000008
2020532754.tif 000009
2020532754.tif 000010
2020532754.tif 000011