(57)【要約】  疑似共振バック型のＤＣ電圧コンバータであって、変換の対象となる電圧レベルを受け取るように設計された第１の端子（２０２）を有する入力ポート（２０１）と、変換後の電圧レベルを供給するように設計された第１の端子（２０４）を有する出力ポート（２０６）と、入力ポートの前記第１の端子に直列に接続された第１のスイッチ（Ｑｈｓ）と、調整回路（２１１）であって、  −前記第１のスイッチの閉成状態または開放状態に応じて、上昇または降下するリップル電圧（Ｏｎｄ）を発生させるように構成され、  −変換後の電圧の平均レベルと基準電圧（Ｖｒｅｆ）との間の差に比例して設定信号（Ｖｃｏｎｓ）を発生させるように構成され、  −前記設定信号と、前記リップル電圧が加えられた前記変換後の電圧レベル（Ｖｏｕｔ）との間で第１の比較（２１０）を実行するように構成され、かつ、  −前記第１の比較の結果に応じて、所定の期間（Ｔｏｎ）の間、前記第１のスイッチの閉成を制御する起動信号（ＨＳ＿Ｃｍｄ）をその出力上で発生させるか、または発生させないように構成された調整回路と、を備える疑似共振バック型のＤＣ電圧コンバータ。
2020502976.tif 000002
【特許請求の範囲】
【請求項１】
疑似共振バック型のＤＣ電圧コンバータであって、変換の対象となる電圧レベルを受け取るように設計された第１の端子（２０２）を有する入力ポート（２０１）と、変換後の電圧レベルを供給するように設計された第１の端子（２０４）を有する出力ポート（２０６）と、前記入力ポートの第２の端子（２０３）を前記出力ポートの第２の端子（２０５）に接続している接地線と、前記入力ポートの前記第１の端子に直列に接続された第１のスイッチ（Ｑｈｓ）と、前記コンバータの前記出力ポートの前記第１の端子に接続された入力端子（２０８）、および前記第１のスイッチの制御端子に接続された出力端子（２０９）を有する調整回路（２１１）と、を備える疑似共振バック型のＤＣ電圧コンバータにおいて、前記調整回路が、
−前記第１のスイッチの閉成状態または開放状態の関数として上昇または降下するリップル電圧（Ｏｎｄ．）を発生させるように構成され、
−変換後の電圧の平均レベルと基準電圧（Ｖｒｅｆ）との間の差に比例して設定信号（Ｖｃｏｎｓ）を発生させるように構成され、
−前記設定信号と、前記リップル電圧が加えられた前記変換後の電圧レベルとの間で第１の比較（２１０）を実行するように構成され、かつ、
−前記第１の比較の結果に応じて、所定の期間（Ｔｏｎ）の間、前記第１のスイッチの前記閉成を制御する起動信号（ＨＳ＿Ｃｍｄ）をその出力上で発生させるか、または発生させないように構成されていることを特徴とする、疑似共振バック型のＤＣ電圧コンバータ。
【請求項２】
請求項１に記載の電圧コンバータであって、
−前記調整回路（２１１）が、
−前記起動信号を送達することが可能な出力を有する制御回路（２０７）と、
−前記比較の前記結果を送達するように設計された出力であって、前記制御回路の第１の入力に接続されている前記出力を有する比較器回路と、
をさらに備え、
−前記調整回路が、
−前記リップル電圧が加えられた前記変換後の電圧レベルを送達するように構成された追加のリップル回路（Ｏｎｄ．Ａｄｄ．）であって、前記コンバータの前記出力ポートの前記第１の端子に接続された第１の入力（２０８）、前記制御回路の出力に接続された第２の入力、および前記比較器回路（２１０）の第１の入力に接続された出力を有する前記追加のリップル回路と、
−前記設定信号を送達するように設計された誤差増幅器（ＭＥＡ）であって、前記コンバータの前記出力ポートの前記第１の端子に接続された第１の入力、前記基準電圧を受け取るように構成された第２の入力、および前記比較器回路の第２の入力に接続された出力を有する前記増幅器と、
をさらに備え、
−前記制御回路が、
−前記第１のスイッチの前記閉成または前記開放、
−前記追加のリップル回路の前記第２の入力上での、前記上昇または降下する電圧（Ｏｎｄ．）の発生、
を制御するようにさらに構成されている、電圧コンバータ。
【請求項３】
請求項２に記載の電圧コンバータであって、前記コンバータが、
−前記第１のスイッチと直列に接続された共振インダクタ（Ｌｒ）であって、第１の端子（２１４）であって、前記第１のスイッチに接続されている前記第１の端子および第２の端子を有する共振インダクタと、
−第１の端子および第２の端子を有する共振キャパシタ（Ｃｒ）であって、前記第１の端子が、前記共振インダクタの前記第２の端子（ＭＰ）に接続されている共振キャパシタと、
−一方では、前記共振キャパシタの前記第１の端子に接続され、他方では、前記共振キャパシタの前記第２の端子に接続された第２のスイッチ（Ｑｌｓ）と、
をさらに備える電圧コンバータ。
【請求項４】
請求項３に記載の電圧コンバータであって、前記共振インダクタの前記第２の端子（ＭＰ）と、前記接地線との間の前記電圧が負になると、前記調整回路が、前記第２のスイッチ（Ｑｌｓ）用の起動信号（ＬＳ＿ｃｍｄ）を発生させるように構成され、かつ、前記第１のスイッチの前記閉成を制御する前記起動信号（ＨＳ＿ｃｍｄ）の前記発生に対応して前記第２のスイッチ（Ｑｌｓ）を開放するための信号を発生させるように構成された電圧比較回路（２１３）を備える電圧コンバータ。
【請求項５】
請求項１〜４のいずれか一項に記載の電圧コンバータであって、低域通過出力フィルタもまた備える電圧コンバータ。
【請求項６】
請求項３または請求項４に記載の電圧コンバータであって、前記調整回路が、過負荷から保護するための回路であって、前記第２のスイッチを流れる電流を測定するための回路を含む回路と、比較器回路（２１２）であって、
−所定の制限電流信号（Ｉｌｉｍ）の第１の入力、
−前記第２のスイッチを流れる前記電流を測定するための前記回路に接続された第２の入力、
を有する比較器回路と、を含み、
過負荷から保護するための前記回路が、前記制御回路の第２の入力に接続された出力をさらに有し、前記制御回路が、その出力上で、前記第１の入力と前記第２の入力との間の比較に応じて、信号（Ｉ＿ｈｉｇｈ）を送達するように構成され、かつ、前記第２のスイッチを流れる前記電流を表す前記信号が、少なくとも前記所定の制限電流信号と等しい間は、前記第１のスイッチの前記開放を制御するように構成されている、電圧コンバータ。
【請求項７】
請求項６に記載の電圧コンバータであって、前記電流測定回路が、前記共振キャパシタの前記第２の端子と、前記接地線との間に接続された抵抗器（Ｒｓｈ）を備える電圧コンバータ。
【請求項８】
請求項１〜７のいずれか一項に記載の電圧コンバータであって、前記第１のスイッチと並列に接続されたフライホイールダイオードであって、前記第１のポートの前記第１の端子に接続されたカソードを有するフライホイールダイオードを備えるとともに、前記第１のスイッチを通って流れる前記電流が前記フライホイールダイオードを流れるときに、前記第１のスイッチを開放するように前記所定の期間（Ｔｏｎ）が選択される、電圧コンバータ。
【請求項９】
請求項２、３、４、６および７のいずれか一項に記載の電圧コンバータであって、動作の最大周波数を制限するために、所定の最小期間の間、前記制御回路が前記第１のスイッチを開放するように構成されている電圧コンバータ。
【請求項１０】
請求項３、４、６および７のいずれか一項に記載の電圧コンバータであって、前記第１のスイッチおよび前記第２のスイッチが、１００ｎｓ以下の、および好ましくは、１０ｎｓ以下の切り換え時間を示す電圧コンバータ。
【請求項１１】
前記第１のスイッチおよび前記第２のスイッチが、ＧａＮ技術を用いて製造される、請求項１０に記載の電圧コンバータ。
【請求項１２】
前記第１のスイッチおよび前記第２のスイッチが、フライホイールダイオードを備える請求項３または請求項４に記載の電圧コンバータ。
【請求項１３】
疑似共振バック型のＤＣ電圧コンバータによって電圧を変換するための方法であって、前記電圧コンバータが、変換の対象となる電圧レベルを受け取るように意図された第１の端子を有する入力ポートと、変換後の電圧レベルを供給するように設計された第１の端子を有する出力ポートと、前記入力ポートの第２の端子を前記出力ポートの第２の端子に接続している接地線と、前記入力ポートの前記第１の端子に直列に接続された第１のスイッチと、前記コンバータの前記出力ポートの前記第１の端子に接続された入力端子、および前記第１のスイッチの制御端子に接続された出力端子を有する調整回路と、を備え、
−前記第１のスイッチの閉成状態または開放状態に応じて、上昇または降下するリップル電圧を発生させるためのステップと、
−変換後の電圧の平均レベルと基準電圧との間の差に比例して設定信号を発生させるためのステップと、
−前記設定信号と、前記リップル電圧が加えられた前記変換後の電圧レベルとの間を比較するためのステップと、前記第１の比較の結果に応じて、
−所定の期間の間、前記第１のスイッチの前記閉成を制御する起動信号を発生させるか、または発生させないためのステップと、
を含む方法。
【請求項１４】
請求項１３に記載の電圧を変換するための方法であって、前記疑似共振バック型のＤＣ電圧コンバータが、前記第１のスイッチと直列に接続された共振インダクタ（Ｌｒ）であって、第１の端子（２１４）であって、前記第１のスイッチに接続されている前記第１の端子および第２の端子を有する共振インダクタと、第１の端子および第２の端子を有する共振キャパシタ（Ｃｒ）であって、前記第１の端子が、前記共振インダクタの前記第２の端子（ＭＰ）に接続されている共振キャパシタと、一方では、前記共振キャパシタの前記第１の端子に接続され、他方では、前記共振キャパシタの前記第２の端子に接続された第２のスイッチ（Ｑｌｓ）と、もまた備え、
−前記共振インダクタの前記第２の端子（ＭＰ）と前記接地線との間の前記電圧が、負になると、前記第２のスイッチを閉成するための信号を発生させるためのステップと、
−前記第１のスイッチの前記閉成を制御する前記起動信号の前記発生に対応して前記第２のスイッチを開放するための信号を発生させるためのステップと、
をさらに含む方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の分野は、スイッチモード電源の分野である。より具体的には、本発明は、とりわけ、負荷点調整装置用途のための、疑似共振バック型の非絶縁ＤＣ／ＤＣ電圧コンバータに関する。ＤＣ電圧の変換は、携帯型コンピュータのバッテリによってプロセッサに送達される電圧の変換など、デバイスの電源電圧を変換する必要性から生じて、宇宙で使用する環境など、はるかにもっと重要な環境内で動作させる用途まで、多くの技術分野において用いられている。
【背景技術】
【０００２】
概して言えば、出力におけるＤＣ／ＤＣ電圧コンバータの機能は、下流側に位置するデバイスに供給するために、入力に存在する電圧を上昇させるか、または降下させるかのいずれかである。図１は、先行技術によるバック型コンバータを示す。このコンバータは、ＭＯＳＦＥＴ（Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ：金属酸化物半導体電界効果トランジスタ）型の２つの電圧制御されたスイッチＱｈｓおよびＱｌｓと、コンバータの出力電圧レベルＶｏｕｔを、第１のスイッチＱｈｓを流れる電流からの信号Ｍｅｓ．Ｉの関数として調整可能にする電流制御モードの調整回路と、を備える。この調整回路は、
−例えば、フリップフロップを有する、スイッチの開閉を制御可能にするような、プログラムされた論理回路、または有線の論理回路の形態を取り得る制御回路１０７と、
−コンバータの出力電圧レベルと基準電圧との間の差に比例して設定信号Ｉｃｏｎｓを発生させる誤差増幅器ＭＥＡと、
−第１のスイッチを流れる電流からの信号と、設定信号との比較を可能にする比較器Ｃｏｍｐと、
を備える。
【０００３】
コンバータは、出力において、出力インダクタＬｏｕｔおよび出力キャパシタＣｏｕｔによって形成された、低域通過フィルタもまた備える。制御回路の入力に接続された発振器Ｏｓｃにより、第１のスイッチを発振器のパルスの立ち上がりエッジで制御することが可能になっている。バック型コンバータは、その動作期間内に２つの別個の動作状態を含む。各動作状態は、第１のスイッチＱｈｓの状態によって特徴付けされる。第１のスイッチＱｈｓの閉成状態の間、「ＯＮ」と呼ばれる動作状態が得られ、一方、「ＯＦＦ」と呼ばれる動作状態は、第１のスイッチの開放状態に相当する。
【０００４】
発振器は、制御回路１０７の入力ＯＮに接続され、第１のスイッチを閉成する指令ＨＳ＿Ｃｍｄを発生させることによって、発振器のパルスの立ち上がりエッジで１つの動作期間をトリガすることが可能になっている。この閉成指令は、コンバータの「ＯＮ」動作状態を開始する。発振器は、アナログ回路によって、または共振器によって、もしくは水晶振動子によって実装することができ、コンバータの動作周波数を固定する。
【０００５】
第１の位相（「ＯＮ」動作状態）では、第１のスイッチＱｈｓは閉じている。電流は、出力インダクタを流れる電流の値に達するまで、急速に増加し、次に、電流は、この第１の位相の終了時に最大値に達するまで、速度を落として増加する。出力インダクタの電流は増加し、Ｑｈｓの電流と等しい。この位相全体の間、第２のスイッチＱｌｓは開いている（開放する指令はスイッチＱｈｓを閉成する直前に行われている）。Ｑｈｓを閉成する指令、およびＱｌｓを開放する指令は、コンバータの動作周波数とともに増加する損失をともなって行われる。
【０００６】
第２の位相（「ＯＦＦ」動作状態）では、スイッチＱｈｓは、開放する指令を受け取り、次に、スイッチＱｌｓは、閉成する指令を受け取る。出力インダクタの電流は、Ｑｌｓの電流と等しく、かつ、低下している。Ｑｈｓを開放する指令、および、これより程度は少ないが、Ｑｌｓを閉成する指令は、損失をともなって行われ、コンバータの動作周波数とともに増加する。
【０００７】
変換後の出力電圧の調整は、線形であり、２つの入れ子型制御ループを含む。第１のループは外部にあり、（例えば）その第１の入力に接続された基準電圧Ｖｒｅｆと、その第２の入力に接続された変換後の電圧レベルとの間の差の関数である電流像である設定信号Ｉｃｏｎｓの発生を可能にする誤差増幅器ＭＥＡで形成される。この第１のループは、変換後の電圧レベルの平均値を制御する。第２のループは内部にあり、その第１の入力が設定信号Ｉｃｏｎｓに与えられ、その第２の入力が、第１のスイッチを流れる電流像である信号Ｉｍｅｓに与えられる比較器Ｃｏｍｐで形成されている。この第２のループにより、電流の最大値に対する制御が可能になっている。Ｑｈｓを開放する指令は、電流の像信号Ｍｅｓ．Ｉが像信号Ｉｃｏｎｓの値に達するときに生じる。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
この型のコンバータでは、リアクタンス素子は嵩が高い。
【０００９】
リアクタンス素子のサイズ、したがってコンバータのサイズの縮小を目指した既知の解決策の１つは、スイッチの切り換え周波数を増大することにある。にもかかわらず、切り換え周波数のこの増大により、スイッチング損失が増大し、電磁的不適合の問題につながる。電圧レベルの調整速度は、この型のコンバータにとって重要な要因である。なぜなら、コンバータが課す電流需要（最新世代のデジタル負荷に対する高くて急激な需要）に関係なく、一定の電圧を負荷に送達可能にするからである。先行技術において実施されている調整の原理では、調整速度は、誤差増幅器の速度によって、および出力電圧を安定して制御するための安定性許容範囲の遵守によって制限されている。この安定性もまた、出力負荷の性質（ユーザの選択）によって影響を受ける場合がある。安定したシステムを有するためには、設計段階中に調整の最大速度が固定され、それは、ユーザにより決定された選択によって向上させること（例えば、出力キャパシタを追加すること）ができない。この種の調整は、出力キャパシタンスを増やすことによって補償する必要があり、コンバータのサイズを最小化することができないという妥協につながる。
【００１０】
本発明は、出力電圧を大きくし過ぎる必要なく、リアクタンス構成要素を小型化し、出力でフィルタ処理解決策を追加することによって、ユーザが、動的性能特性をさらに向上させることができるようにするために、出力電圧の高速調整を得ることを目指すものである。
【課題を解決するための手段】
【００１１】
本発明によれば、出力電圧レベルの調整は、高速の動的挙動をこのように有する非線形回路によって行われる。この種の調整は、閉成した切り換え位相の継続時間が一定なＣＯＴ（Ｃｏｎｓｔａｎｔ  Ｏｎ  Ｔｉｍｅ（オン時間固定方式の）の略）トランジスタを有するコンバータに特に良く適している。この調整の要素の１つは、コンバータの出力電圧レベルでリップル電圧を加えることである。この追加のリップル電圧は、第１のスイッチの閉成状態または開放状態に応じて、上昇または降下し、電圧ノイズの存在、または負荷の性質に関係なく、安定した調整動作を保証する。高い動作周波数を可能にするトランジスタは、特に、ＧａＮ（窒化ガリウム）基板上のＨＥＭＴｓ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒｓ：高電子移動度トランジスタ）とすることができる。最後に、コンバータは、トランジスタを流れる電流が所定の臨界値に達すると、電荷を転送するための次の反復を停止可能にする、過負荷から保護するための回路を配置している。
【００１２】
本発明の１つの主題は、疑似共振バック型のＤＣ電圧コンバータであって、変換の対象となる電圧レベルを受け取るように意図された第１の端子を有する入力ポートと、
変換後の電圧レベルを供給するように設計された第１の端子を有する出力ポートと、前記入力ポートの第２の端子を前記出力ポートの第２の端子に接続している接地線と、入力ポートの前記第１の端子に直列に接続された第１のスイッチと、コンバータの出力ポートの前記第１の端子に接続された入力端子、および前記第１のスイッチの制御端子に接続された出力端子を有する調整回路と、を備え、前記調整回路が、
−前記第１のスイッチの閉成状態または開放状態に応じて、上昇または降下するリップル電圧を発生させるように構成され、
−変換後の電圧の平均レベルと基準電圧との間の差に比例して設定信号（Ｖｃｏｎｓ）を発生させるように構成され、
−前記設定信号と、前記リップル電圧が加えられた前記変換後の電圧レベルとの間で第１の比較を実行するように構成され、かつ、
−前記第１の比較の結果に応じて、所定の期間の間、前記第１のスイッチの閉成を制御する起動信号をその出力上で発生させるか、または発生させないように構成されている、疑似共振バック型のＤＣ電圧コンバータ。
【００１３】
このような電圧コンバータの特定の実施形態によれば、
−前記調整回路は、前記起動信号を送達するように設計された出力を有する制御回路と、前記比較の前記結果を送達するように設計された出力であって、前記制御回路の第１の入力に接続されている前記出力を有する比較器回路と、をさらに備えることができる。
−前記調整回路は、前記リップル電圧が加えられた前記変換後の電圧レベルを送達するように構成された追加のリップル回路であって、前記コンバータの出力ポートの前記第１の端子に接続された第１の入力、前記制御回路の出力に接続された第２の入力、および前記比較器回路の第１の入力に接続された出力を有する追加のリップル回路と、前記設定信号を送達するように設計された誤差増幅器であって、前記コンバータの出力ポートの前記第１の端子に接続された第１の入力、前記基準電圧を受け取るように構成された第２の入力、および前記比較器回路の第２の入力に接続された出力を有する前記増幅器と、をさらに備えることができる。
−前記制御回路は、前記第１のスイッチの閉成または開放、前記追加のリップル回路の前記第２の入力上での、前記上昇または降下する電圧の発生、を制御するようにさらに構成されてもよい。
−前記コンバータは、前記第１のスイッチと直列に接続された共振インダクタであって、第１の端子であって、前記第１のスイッチに接続されている前記第１の端子および第２の端子を有する共振インダクタと、第１の端子および第２の端子を有する共振キャパシタであって、前記第１の端子が、共振インダクタの第２の端子に接続されている共振キャパシタと、一方では、共振キャパシタの前記第１の端子に接続され、他方では、共振キャパシタの前記第２の端子に接続された第２のスイッチと、をさらに備えることができる。
−前記コンバータは、低域通過出力フィルタを備えてもまたよい。
−前記調整回路は、過負荷から保護するための回路であって、前記第２のスイッチを流れる電流を測定するための回路を含む回路と、所定の制限電流信号の第１の入力、前記第２のスイッチを流れる電流を測定するための前記回路に接続された第２の入力、を有する比較器回路と、を含むことができ、過負荷から保護するための前記回路は、前記制御回路の第２の入力に接続された出力をさらに有し、前記制御回路は、その出力上で、前記第１の入力と前記第２の入力との間の比較に応じて、信号を送達するように構成され、かつ、前記第２のスイッチを流れる電流を表す前記信号が、少なくとも前記所定の制限電流信号と等しい間は、前記第１のスイッチの開放を制御するように構成されている。より具体的には、前記電流測定回路は、共振キャパシタの第２の端子と、前記接地線との間に接続された抵抗器を備えることができる。
−前記コンバータは、前記第１のスイッチに並列に接続されたフライホイールダイオードであって、第１のポートの第１の端子に接続されたカソードを有するフライホイールダイオードを備えてもまたよく、前記第１のスイッチを通って流れる電流が前記フライホイールダイオードを流れるときに、前記第１のスイッチを開放するように前記所定の期間が選択されている。
−前記制御回路は、所定の最小期間の間、前記第１のスイッチを開放するように構成することができる。
−前記第１のスイッチおよび前記第２のスイッチは、１００ｎｓ以下の、および好ましくは、１０ｎｓ以下の切り換え時間を示すことができる。より具体的には、前記第１のスイッチおよび前記第２のスイッチは、ＧａＮ技術を用いて製造することができる。
【００１４】
本発明の別の主題は、疑似共振バック型のＤＣ電圧コンバータによって電圧を変換するための方法であって、この電圧コンバータは、変換の対象となる電圧レベルを受け取るように意図された第１の端子を有する入力ポートと、変換後の電圧レベルを供給するように設計された第１の端子を有する出力ポートと、前記入力ポートの第２の端子を前記出力ポートの第２の端子に接続している接地線と、入力ポートの前記第１の端子に直列に接続された第１のスイッチと、コンバータの出力ポートの前記第１の端子に接続された入力端子、および前記第１のスイッチの制御端子に接続された出力端子を有する調整回路と、を備えるとともに、
−前記第１のスイッチの閉成状態または開放状態に応じて、上昇または降下するリップル電圧を発生させるためのステップと、
−変換後の電圧の平均レベルと基準電圧との間の差に比例して設定信号を発生させるためのステップと、
−前記設定信号と、前記リップル電圧が加えられた前記変換後の電圧レベルとの間を比較するためのステップと、前記第１の比較の結果に応じて、
−所定の期間の間、前記第１のスイッチの閉成を制御する起動信号を発生させるか、または発生させないためのステップと、
を含む方法である。
【００１５】
このような方法の１つの実施形態によれば、前記疑似共振バック型のＤＣ電圧コンバータが、前記第１のスイッチと直列に接続された共振インダクタであって、第１の端子であって、前記第１のスイッチに接続されている前記第１の端子および第２の端子を有する共振インダクタと、第１の端子および第２の端子を有する共振キャパシタであって、前記第１の端子が、共振インダクタの第２の端子に接続されている共振キャパシタと、一方では、共振キャパシタの前記第１の端子に接続され、他方では、共振キャパシタの前記第２の端子に接続された第２のスイッチと、もまた備え、共振インダクタの第２の端子（ＭＰ）と接地線との間の電圧が、負になると、第２のスイッチを閉成するための信号を発生させるためのステップと、前記第１のスイッチの閉成を制御する起動信号の発生に対応して第２のスイッチを開放するための信号を発生させるためのステップと、をさらに含む方法。
【００１６】
本発明は、以下の、非限定的な例として提示されている説明を読むことにより、また、添付の図面によって、より一層良く理解されるとともに、他の特徴および利点が、よりはっきりと明らかになるであろう。
【図面の簡単な説明】
【００１７】
【図１】既に説明した、先行技術によるバック型電圧コンバータの電気回路図を図示する。
【図２】本発明の１つの実施形態による疑似共振バック型コンバータの電気回路図を図示する。
【図３】図２のコンバータのための追加のリップル回路の１つの実施形態を図示する。
【図４】図２のコンバータからの変換後の出力電圧を調整する原理の、タイミング図を図示する。
【図５】図２のコンバータを過負荷から保護する原理の、タイミング図を図示する。
【図６】本発明の第２の実施形態による疑似共振バック型コンバータの電気回路図を図示する。
【発明を実施するための形態】
【００１８】
以下の説明では、スイッチおよびトランジスタという用語は、相互に交換可能に使用される。同様に、コンバータの出力電圧は、Ｖｏｕｔとして識別される場合もあれば、変換後の電圧レベルとして識別される場合もある。
【００１９】
図２は、本発明の１つの実施形態による電圧バック型コンバータを図示する。この実施形態では、コンバータの「ＯＮ」位相だけが、事前に定義された一定の持続時間を有する。第１のスイッチＱｈｓの閉成期間に相当する一定の持続時間は、ソフトスイッチング、言いかえれば、閉成と同時に、共振インダクタＬｒが直列に存在するためにゼロ電流で生じる切り換えを得て、開放と同時に、スイッチの電流が負であり、したがって、並列に位置したダイオードを流れるときに生じる切り換えを得るように計算される。コンバータは、変換の対象となる電圧レベルを受け取るように設計された入力ポート２０１と、変換後の電圧レベルを供給可能にする出力ポート２０６と、を有する。入力ポート２０１は、第１の端子２０２と、第２の端子２０３と、を備える。出力ポート２０６もまた、第１の端子２０４と、第２の端子２０５と、を備える。接地線は、第２の端子２０３と、第２の端子２０５との間に接続されている。第１の端子２０２と、第２の端子２０３との間に、コンバータの入力ポート２０１と並列に接続された、キャパシタＣｉｎにより、変換の対象となる電圧レベルのフィルタ処理が可能になる。ＨＥＭＴによって形成された第１のスイッチＱｈｓは、一方では、入力ポートの第１の端子２０２に直列に接続され、他方では、共振インダクタＬｒの第１の端子２１４に接続されている。１つの実施形態によれば、スイッチＱｈｓは、カソードが端子２０２に接続されたフライホイールダイオードと並列に接続されている。１つの好適な実施形態によれば、ＨＥＭＴは、ＧａＮ技術を用いる。ＧａＮの選択は、様々な型の放射線に対する堅牢性、低接触抵抗性、および切り換え速度が高速であることで、ソフトスイッチングを有するシステムにおいて障害を生じないことにより妥当であるとされる。利点として、トランジスタにより、数ｎｓから数十ｎｓまでの、好ましくは、１００ｎｓ以下、あるいは１０ｎｓまでの切り換え時間でさえもが可能になる。共振インダクタＬｒの第２の端子は、共振キャパシタＣｒの第１の端子および測定点ＭＰに接続されている。第２のスイッチＱｌｓは、共振キャパシタＣｒの第１の端子と、第２の端子との間に接続されている（１つの代替的な解決策は、キャパシタＣｒの第２の端子を接地に接続することにある）。１つの好適な実施形態によれば、カソードが測定点ＭＰに接続されたフライホイールダイオードは、スイッチＱｌｓと並列に接続されている。しかしながら、このダイオードの存在は絶対に必要なものではない。１つの実施形態によれば、抵抗器Ｒｓｈにより、第２のスイッチＱｌｓを流れる電流の測定が可能になる。抵抗器は、共振キャパシタＣｒの第２の端子と、接地線との間に接続されている。低域通過出力フィルタは、測定点ＭＰと第１の端子２０４との間に接続されたインダクタＬｏｕｔと、第１の端子２０４と第２の端子２０５との間に接続されたキャパシタＣｏｕｔと、を含む。コンバータの出力ポートに接続された、追加のリップル回路Ｏｎｄ．Ａｄｄ．と、誤差増幅器ＭＥＡと、比較器２１０と、制御回路２０７と、を含む調整回路２１１により、
−第１のスイッチＱｈｓの閉成状態には上昇し、第１のスイッチＱｈｓの開放状態には降下する、リップル電圧を発生させることと、
−平均的な変換後の電圧レベルと、基準電圧Ｖｒｅｆとの間の差に比例して、設定信号を発生させることと、
−設定信号Ｖｃｏｎｓと、リップル電圧が加えられた変換後の電圧レベルとの間で第１の比較を行うことと、
−第１の比較の結果に応じて、図４に示されている所定の期間ＴＯＮの間、前記第１のスイッチの閉成を制御するための起動信号をその出力上で発生させるか、または発生させないことと、が可能になる。より正確には、図２の実施形態では、起動信号は、設定電圧以下の、リップル電圧が加えられた変換後の電圧レベル用の第１のスイッチの閉成を制御する。
【００２０】
追加のリップル回路Ｏｎｄ．Ａｄｄ．の第１の入力は、コンバータの出力ポート２０６の第１の端子２０４に接続されており、一方、第２の入力は、やはり第１のスイッチＱｈｓ用の起動信号を送達するように設計されている制御回路２０７の出力に接続されている。追加のリップル回路の電気回路図が図３に示されている。設定信号Ｖｃｏｎｓの発生を可能にする誤差増幅器ＭＥＡは、基準電圧Ｖｒｅｆに接続された第１の入力と、コンバータの出力ポート２０６の第１の端子２０４に接続された第２の入力と、を有する。第１の比較の実施を可能にする比較器２１０は、誤差増幅器ＭＥＡの出力に接続された第１の入力と、追加のリップル回路Ｏｎｄ．Ａｄｄ．の出力に接続された第２の入力と、を有する。制御回路２０７の第１の入力に接続された比較器２１０の出力は、変換後の電圧レベルおよびリップルの追加を表す信号の減少が、設定信号Ｖｃｏｎｓと等しくなると、第１のスイッチの閉成を制御する起動信号の発生を可能にする第１の比較の結果を表す２進信号を供給する。１つの実施形態では、制御回路２０７は、ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ：書き替え可能ゲートアレイ）などのプログラム可能な回路である。この調整は、無条件に安定した制御モードで用いられる比較器に基づくため、非常に高速で出力電圧を制御することが可能になる。このように最大速度で調整することにより、優れた動的性能特性を有するコンバータを形成することが可能になる。静的調整性能は、完全に調整された平均出力電圧を得るために、比較器に適用された設定値を修正するＭＥＡによって提供される。調整回路２１１の過負荷からの保護は、所定の電流制限信号Ｉｌｉｍの第１の入力と、第２のスイッチＱｌｓを流れる電流を測定するための回路に接続された第２の入力と、を有する比較器２１２を含む。第１のスイッチＱｈｓは、電流Ｉ  ＱｌｓがＩｌｉｍよりも高い間は、制御することができず、これにより、コンバータの最大出力電流を制限する。コンバータの最大出力電流は、実際には、値Ｉｐｉｃ（Ｉｌｉｍよりも高い）に位置し、この値は、一定のＴｏｎによって決まる。図５は、過負荷からの保護の動作のタイミング図を示す。さらに、制御回路２０７は、過渡的な位相の間にコンバータの動作の最大周波数を制限可能にする所定の最小期間の間、第１のスイッチＱｈｓを開放するように構成されている。
【００２１】
図６は、本発明の第２の実施形態による疑似共振バック型コンバータの電気回路図を図示する。調整回路２１１は、共振インダクタの第２の端子ＭＰと接地線との間の電圧が、負になると、第２のスイッチＱｌｓ用の起動信号ＬＳ＿ｃｍｄを発生させるように構成され、かつ、第１のスイッチＱｈｓの閉成を制御する起動信号ＨＳ＿ｃｍｄの発生に対応して第２のスイッチＱｌｓを開放するための信号を発生させるように構成された電圧比較回路２１３を備える。このように制御回路２０７は、図２によって図示された実施形態に関して追加の入力ＭＰ＿ｌｏｗを備える。
【００２２】
図３は、図２にＯｎｄ．Ａｄｄ．によって表されている追加のリップル回路の１つの特定の実施形態の電気回路図を示す。追加のリップル回路により、一方では、第１のスイッチＱｈｓの閉成状態または開放状態に応じて、上昇または降下するリップル電圧を発生させることが可能になり、他方では、このように発生させたリップルを変換後の電圧レベルに加えることが可能になる。抵抗器Ｒｓ１およびＲｓ２を備える分圧器は、変換後の出力電圧Ｖｏｕｔと接地との間に接続されている。Ｒｓ２は、出力電圧Ｖｏｕｔに接続されたその第１の入力を表す第１の端子と、Ｒｓ１の第１の端子に接続された第２の端子と、を有する。Ｒｓ１の第２の端子は接地に接続されている。分圧器の中間点は、比較器回路の第１の入力に接続された追加のリップル回路の出力を表す。２つのキャパシタＣｉ１およびＣ２が、直列に接続されている。キャパシタＣｉ１の第１の端子もまた、変換後の電圧出力Ｖｏｕｔに接続されており、第２の端子は、一方では、キャパシタＣ２の第１の端子に、他方では、抵抗器Ｒｉ１の第１の端子に接続されている。Ｒｉ１の第２の端子は、制御回路の出力に接続されており、一方、Ｃ２の第２の端子もまた、分圧器の中間点に接続されている。
【００２３】
別の実施形態では、追加のリップル回路は、制御回路とともに専用回路に組み込むことができる。
【００２４】
図４は、変換後の電圧レベルＶｏｕｔを調整し、これが実質的に一定であるようにする原理を図示するタイミング図を示す。変換後の電圧レベルが干渉ノイズを感知し過ぎることを回避するためには、変換後の電圧レベルの最大値と最小値との間に、最小限の変動差が必要である。信号Ｏｎｄ．は、第１のスイッチＱｈｓの閉成状態または開放状態に応じて追加のリップル回路によって生じた、上昇または降下するリップル電圧を表す。リップルを発生させ、次に、図３に示されている回路によって変換後の電圧レベルに加える。変換後の電圧レベルにリップルＯｎｄ．を追加した結果が、信号Ｖｏｕｔ＋Ｏｎｄ．で表されている。この信号は、Ｖｏｕｔと等しいＤＣ成分を含む第１のスイッチＱｈｓの閉成状態または開放状態に応じて、上昇または降下する電圧を表す。時間４０１の前には、信号Ｖｏｕｔ＋Ｏｎｄは減少し、設定信号４０４と等しくなる。信号Ｖｏｕｔ＋Ｏｎｄと設定信号４０４との間がこのように等しいことにより、比較器の出力における信号Ｖｌｏｗの「高」状態への移行をもたらす。信号Ｖｌｏｗは、制御回路の第１の入力で、第１のスイッチの閉成を制御する起動信号ＨＳ＿Ｃｍｄを発生させる制御回路の内部制御論理に送信される。起動信号ＨＳ＿Ｃｍｄは、信号Ｖｏｕｔ＋Ｏｎｄがその間に増加する期間Ｔｏｎにわたって「高」状態にとどまる。時間４０２において、ＨＳ＿Ｃｍｄは、「低」状態になり、最大である信号Ｖｏｕｔ＋Ｏｎｄは、低減し始める。変換後の信号Ｖｏｕｔ＋Ｏｎｄは、第１のスイッチを起動するための新たな周期を開始する設定信号４０４と再び等しくなる時間４０３まで、減少する。
【００２５】
図５は、図２の好適な実施形態による、過負荷からの保護を調整する原理を示すタイミング図を図示する。Ｖｏｕｔのタイミング図は、変換後の電圧レベルを示す。時間５０１まで、過負荷からの保護に対する機能は有効ではない。これは、電流Ｉ  Ｑｌｓが、許容限界値Ｉｌｉｍよりも小さいままであるからである。時間５０１において、電流Ｉ  Ｑｌｓは、短時間の間、値Ｉｌｉｍに達し、これにより、短時間の間、Ｉ＿ｈｉｇｈの「高」状態５０２へと切り換えられる。時間５０１におけるＩ  ＱｌｓによるＩｌｉｍの超過は、時間５０３においてＨＳ＿Ｃｍｄを伝導しないようにするには、振幅および時間が十分に広範ではない。他方、時間５０４においては、Ｉ  Ｑｌｓによる電流Ｉｌｉｍの超過は、振幅および時間が広範にわたっている。これにより、時間５０５において、Ｉ＿ｈｉｇｈを「高」状態へと移行させ、ＨＳ＿Ｃｍｄを「高」状態へと移行させないようになる。時間５０６において、ＨＳ＿Ｃｍｄが「低」状態であるために電荷の転送を受け取っていない変換後の電圧レベルＶｏｕｔが減少し、これにより、Ｖ＿ｌｏｗの「高」状態への移行をもたらす。時間５０７において、電流Ｉ  Ｑｌｓは十分に減少して、ＨＳ＿Ｃｍｄの「高」状態への移行が可能になる。変換後の電圧レベルＶｏｕｔは、依然として低すぎるので、Ｖ＿ｌｏｗは「高」状態にとどまる。時間５０７において、ＨＳ＿Ｃｍｄの「高」状態に移行させるための別の指令が、有効にされる。出力過負荷が（時間５０９の前に）減少すると、電流が減少し、信号Ｉ＿ｈｉｇｈが再びゼロまで低減し、出力電圧Ｖｏｕｔは、時間５０９において基準レベルまで増加し、過負荷状態での動作期間の終了に相当するＶ  ｌｏｗの「低」状態への移行をもたらす。さらに、図２に示されている制御回路２０７は、
−測定点ＭＰと接地線との間の電圧が負になると、これはＱｌｓと並列のフライホイールダイオードの伝導が差し迫っていることの指標であるが、第２のスイッチＱｌｓを閉成するように構成され、
−Ｖ  ｌｏｗが「高」状態になると、これは第１のスイッチＱｈｓがおそらく閉成状態（「ＯＮ」）になっていることの指標であるが、第２のスイッチＱｌｓを開放するように構成されている。
【００２６】
１つの実施形態による電流測定回路は、ホール効果センサを備える。別の実施形態では、ＧａＮトランジスタは、ＩＩＩ−Ｖ材料で、および好ましくは、ワイドバンドギャップで開発されたトランジスタに置き換えられる。調整回路の機能はすべて、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ  Ｓｐｅｃｉｆｉｃ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ：特定用途向け集積回路）などの専用回路に実装し、組み込むことができる。先行技術のコンバータは、典型的には約９０％の効率を提供する。このようなレベルの性能では、効率の増進には多大な労力を要する。にもかかわらず、本発明の主題のコンバータは、９５％の効率で性能特性の大幅な向上を提供する。
【図１】
2020502976.tif 000003
【図２】
2020502976.tif 000004
【図３】
2020502976.tif 000005
【図４】
2020502976.tif 000006
【図５】
2020502976.tif 000007
【図６】
2020502976.tif 000008
【国際調査報告】
2020502976.tif 000009
2020502976.tif 000010
2020502976.tif 000011
2020502976.tif 000012
2020502976.tif 000013
2020502976.tif 000014