(57)【要約】  半導体デバイスであって、−第１の厚さである基板（１０）を備える第１の半導体本体（１）と、−第１の厚さよりも小さな第２の厚さであり、引き離し点（４０）を備え、基板（１０）上に配列され、かつ第１の半導体本体（１）に導電的に接続された第２の半導体本体（２）と、を備える、半導体デバイス。【選択図】  図１
2020537818.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
第１の厚さである基板（１０）を備える第１の半導体本体（１）と、
前記第１の厚さよりも小さな第２の厚さであり、引き離し点（４０）を備え、前記基板（１０）上に配置され、かつ前記第１の半導体本体（１）に導電的に接続された第２の半導体本体（２）と、を備え、
前記第１の半導体本体（１）は、放射を発生させるまたは受け取るように設けられた第１の活性領域（１１）を備え、
前記第２の半導体本体（２）は、放射を発生させるまたは受け取るように設けられた第２の活性領域（２１）を備える、半導体デバイス。
【請求項２】
前記第２の活性領域（２１）は、放射を発生させるように設けられ、前記第１の活性領域（１１）は、その放射を検出するように設けられている、請求項１に記載の半導体デバイス。
【請求項３】
前記第１の半導体本体（１）は、上側（１５）を有し、前記上側において前記活性領域（１１）が配置され、かつ前記上側にまたは前記上側において前記第２の半導体本体（２）が配置されている、請求項１または２に記載の半導体デバイス。
【請求項４】
前記第２の半導体本体（２）は、フリップチップ接触によって前記第１の半導体本体（１）の接触子に接続された接触子（２３）を備える、請求項１〜３のいずれか一項に記載の半導体デバイス。
【請求項５】
前記基板（１０）内に凹部（１９）を備え、前記凹部の中に前記第２の半導体本体（２）が少なくとも部分的に沈下して挿入されている、請求項１〜４のいずれか一項に記載の半導体デバイス。
【請求項６】
前記凹部（１９）の側壁（２４）は、ミラー加工されている、請求項５に記載の半導体デバイス。
【請求項７】
前記第１の半導体本体（１）の下側には、前記半導体デバイスを接続するための接触子（１２）が備えられている、請求項１〜６のいずれか一項に記載の半導体デバイス。
【請求項８】
前記第１の厚さは、２００μｍ以下である、請求項１〜７のいずれか一項に記載の半導体デバイス。
【請求項９】
前記第１の半導体本体（１）は、シリコンチップである、請求項１〜８のいずれか一項に記載の半導体デバイス。
【請求項１０】
前記第２の半導体本体（２）は、前記第１の半導体本体（１）とは反対の側に放射透過性導電層（２２）を備える、請求項１〜９のいずれか一項に記載の半導体デバイス。
【請求項１１】
導体構造（１４）は、前記第１の半導体本体（１）から、前記第１の半導体本体とは反対の前記第２の半導体本体（２）の前記側まで延在している、請求項１〜１０のいずれか一項に記載の半導体デバイス。
【請求項１２】
前記第２の半導体本体（２）は、端部において前記引き離し点（４０）を有するウェブ状の拡張部（３８）を備える、請求項１〜１１のいずれか一項に記載の半導体デバイス。
【請求項１３】
前記第２の半導体本体（２）は、薄膜ＬＥＤである、請求項１〜１２のいずれか一項に記載の半導体デバイス。
【請求項１４】
近接センサ、ジェスチャーセンサ、心拍数または身体機能センサとしての、請求項１〜１３のいずれか一項に記載の半導体デバイスの使用。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体デバイスおよびかかるデバイスの使用に関する。
【背景技術】
【０００２】
本特許出願は、独国特許出願第１０２０１７１２４３１９．４号明細書の優先権を主張するものであり、その開示内容は、参照によって本明細書に援用される。
【０００３】
光センサは、１つ以上のエミッタおよび１つ以上のレシーバならびに測定区分の組み合わせを備えることができる。レシーバは、測定区分を通過した後に、エミッタによって放出された放射を検出する。検出値に基づいて、環境特性を量的または質的に測定することができる。放射は、通常、可視および／または非可視範囲内の光である。放出された光がどの程度まで反射されるかを検出する光センサは、反射型センサと呼ばれる。
【０００４】
光センサは、例えば、デバイスが頭部に運ばれ次第、ディスプレイが暗くなる、スマートフォンにおいて使用される。この目的のために、ＡｌＧａＡｓ材料系に基づいて赤外線を放出するチップは光を放出し、シリコンに基づく検出器は後方散乱光を検出し、そこから頭部までの距離を推定することができる。通常、シリコンチップは、発光チップの面積よりも大きい。
【０００５】
かかるセンサは、パッケージレベルでの単体化されたエミッタチップおよびレシーバチップの集積化に基づく。通常、筐体およびチップを備えたプリント回路基板（ＰＣＢ）の配置が用いられ、ＰＣＢに基づくパッケージとも称されるが、これは、設計の融通性および低コストを可能にする。製造の間、集積されるチップは、回路基板上に実装、例えば、接合される。次いで、光学素子、例えば、バリア、レンズ、および／またはフィルタなどが、追加される。製造の間、全てのチップおよび光学素子は順次、回路基板上に実装される。
【０００６】
かかるセンサに使用される回路基板の典型的な厚さは、約２００μｍの範囲内にある。典型的なチップの厚さは、約１００〜１５０μｍの範囲内にある。コンポーネントの全高はまた、更なる光学素子、例えば、クロストークを避けるためのフレーム、ならびにボンディングワイヤ、ポッティングなどの提供も含む。
【０００７】
かかるセンサは、例えば、心拍数および／または血中酸素飽和度ならびに近接または周辺光センサの測定のために使用される。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
より平坦なデバイスを提供することが目的である。
【課題を解決するための手段】
【０００９】
本発明は、第１の厚さである基板を有する第１の半導体本体と、第１の厚さよりも小さな第２の厚さであり、引き離し点を備え、基板上に配置され、かつ第１の半導体本体に導電的に接続される第２の半導体本体と、を備える半導体デバイスに関するものである。
【００１０】
半導体本体は、キャリア材料に適用される集積回路であり、集積回路は、アセンブリ、または単一コンポーネント、例えば、ＬＥＤのみを備える。かかる半導体本体はまた、チップとも呼ばれ得る。
【００１１】
第１の半導体本体は基板を備え、その基板内または基板上に集積回路が、例えば構造化された積層によって、適用される。第１の半導体本体は、シリコンチップとすることができる。基板はまた、第２の半導体本体のためのキャリアとしても機能する。それを基板上に直接配置する必要はないが、それはまた、基板上に配置された層または構造上に実装することもできる。第２の半導体本体を配置した後でも、更なる構造化層を第１の半導体本体、および第２の半導体本体にも適用することができる。第１の厚さは、有利には、２００μｍ以下であり、特に、１００〜２００μｍの範囲内にある。第２の厚さは、数μｍにすぎない。
【００１２】
第２の半導体本体は、第２の半導体本体が複合体で製造される製造プロセスに起因する引き離し点を備え、その製造プロセスでは、互いに依然として接続されている第２の半導体本体は、第２の半導体本体まで延在すると共に複合体を形成する保持構造によって互いに接続されている。実際の半導体本体および保持構造の間の接続面積は、半導体本体と比較して小さく、半導体本体を保持構造から容易に引き離すことを可能にする。第２の半導体本体は、端部において引き離し点を有する、保持構造との接続に由来する、ウェブ状の拡張部を備えてもよい。
【００１３】
保持構造からの第２の半導体本体の分離は、実装工程の間に実行され、実装工程では、第２の半導体本体は、エラストマースタンプによってピックアップされ、引き離され、スタンプと共に第１の半導体本体上に配置される。本工程は、第１の半導体本体が依然としてウェハ複合体にある間に実行され、いくつかの第２の半導体本体を同時にピックアップし、次いで、それらを第１の半導体本体上の適所に配置するスタンプを用いる、いくつかの半導体本体と並行して、その結果、本プロセス工程はまた、並行配置プロセスとも呼ばれる。印刷プロセスとの類似性に起因して、簡潔に上記した並行配置プロセスはまた、「（マイクロ）転写（（Ｍｉｃｒｏ−）Ｔｒａｎｓｆｅｒ−Ｐｒｉｎｔｉｎｇ）」とも称される。これは、ドイツ語での用語「Ｔｒａｎｓｆｅｒｄｒｕｃｋｅｎ」に対応する。
【００１４】
第１の半導体本体は、放射を発生させるかまたは放射を受け取るように設けられた第１の活性領域を備えてもよく、第２の半導体本体は、放射を発生させるかまたは放射を受け取るように設けられた第２の活性領域を備えてもよい。これにより、半導体デバイスを反射型センサとして設計するために、第２の活性領域を使用して放射を発生させること、および第１の活性領域を使用して放射を検出することが可能になる。放射は、半導体デバイスの上側から放出され、測定区分上で反射され、上側に戻って反射した放射の部分が検出される。この目的のために、半導体デバイスは、第１の活性領域が第１の半導体本体の上側に配置されるように、かつ第２の半導体本体もまたその上側上または上側に配置されるように、形作られている。
【００１５】
かかるセンサは、個々のチップを回路基板上に実装する代わりに、チップのうちの１つをその他のためのキャリアとして使用するという点で従来のセンサとは異なる。これは、通常、面積の点で最大の（シリコン）チップである。換言すれば、最大の空間的広がりをもつ集積回路または活性領域を有する半導体本体はまた、他の半導体本体のためのキャリアとしても機能する。集積電子装置、例えば、増幅器回路、デジタル化、メモリを用いるシリコン技術、ならびに純粋な検出器、例えば、ＰＩＮダイオード、フォトトランジスタの両方が可能である。
【００１６】
かかる高集積化された反射型センサは、チップスケールパッケージ（ＣＳＰ：ｃｈｉｐ−ｓｃａｌｅ  ｐａｃｋａｇｅ）として形成することができる。チップスケールパッケージは、第１の半導体本体の寸法の筐体を有する半導体デバイスである。センサは、反射性光学測定の全ての用途に適している。特に、これは、近接センサおよびジェスチャーセンサならびに心拍数または他の身体機能の測定用のセンサの超小型化を可能にさせる。
【００１７】
第１の半導体本体と第２の半導体本体の間の電気的接続は、フリップチップ接触によって行うことができ、そのフリップチップ接触において、第２の半導体本体は、第１の半導体本体に面すると共に第１の半導体本体の接触子に接続される接触子を備える。
【００１８】
半導体デバイスの上側に配置された第２の半導体本体の場合には、配置された後に適用される構造が、第２の半導体本体の上側に延在することができ、例えば、それによって接触が行われる。かかる第２の半導体本体は、第１の半導体本体とは反対の側上に放射透過性導電層を備えてもよい。導体構造は、第１の半導体本体の上側から、第１の半導体本体とは反対の第２の半導体本体の側まで延在する。しかしながら、接触に適用される導体構造は、有利には、第２の半導体本体の上側全体を覆わずに、照射を可能にする部分を残す。
【００１９】
ある構成では、凹部が基板内に存在し、その凹部の中に第２の半導体本体が少なくとも部分的に沈下して挿入される。これにより、さらに平坦な半導体コンポーネントを製造することが可能になる。凹部の側壁は、ミラー加工されて、第１の活性領域へのクロストークを低減することができる。
【００２０】
ある構成では、第１の半導体本体の下側には、半導体デバイスを接続および制御するための接触子が備えられている。これらの接触子によって、半導体デバイスをＳＭＴ技術によって、システム、例えば、携帯電話に集積することができる。
【００２１】
本発明は、次の図面を参照して以下に例示される。
【図面の簡単な説明】
【００２２】
【図１】半導体デバイスの例示的な実施形態の概略図を示す。
【図２ａ】保持構造によって互いに接続された複数の第２の半導体本体の概略図を示す。
【図２ｂ】複合体で第１の半導体本体上に配列された複数の第２の半導体本体の概略図を示す。
【図３】半導体デバイスの更なる例示的な実施形態の概略図を示す。
【図４】半導体デバイスの更なる例示的な実施形態の概略図を示す。
【図５】半導体デバイスの更なる例示的な実施形態の概略図を示す。
【図６】半導体デバイスの更なる例示的な実施形態の概略図を示す。
【図７】半導体デバイスの更なる例示的な実施形態の概略図を示す。
【図８】半導体デバイスの更なる例示的な実施形態の概略図を示す。
【図９】半導体デバイスの更なる例示的な実施形態の概略図を示す。
【発明を実施するための形態】
【００２３】
図１は、半導体デバイスの例示的な実施形態の概略図を示す。その半導体デバイスは、第１の半導体本体１および第２の半導体本体２を備える。半導体本体はまた、チップと呼ぶこともできる。
【００２４】
第１の半導体本体１は、放射を受け取るための活性領域１１を有する基板１０および集積回路を備える。例示的な本実施形態では、第１の半導体本体１は、基板としてシリコンを用いるシリコンチップである。典型的には、基板１０の厚さは１５０μｍであり、この基板は、集積されるアナログまたはデジタル電子装置のキャリアとして機能する。
【００２５】
基板１０は、上側１５および下側１６を有する。活性領域１１は、シリコンチップ上の感光性領域として上側１５に配列される。これは、例えば、埋め込みＰＩＮダイオードまたはフォトトランジスタとすることができる。任意選択的に、誘電体フィルタが、波長選択性のために追加的に設けられてもよい。
【００２６】
第１の半導体本体１は、集積される回路の電気的機能を提供するチップであるのみならず、第２の半導体本体２のためのキャリアとしても機能する。
【００２７】
放射放出のための活性領域２１を有する第２の半導体本体２は、第１の半導体本体１の上側１５に配列される。例示的な本実施形態では、第２の半導体本体２は、第１の半導体本体１に導電的に接続される表面発光ＬＥＤチップである。第２の半導体本体２の厚さは、基板１０の厚さよりも著しく小さい。数μｍのその小さな厚さに起因して、かかるＬＥＤチップはまた、薄膜ＬＥＤとも呼ばれる。
【００２８】
第２の半導体本体２は、例えば、第１の半導体本体１に面する側の接触子によって、第１の半導体本体１に導電的に接続され得る。ただし、第１の半導体本体１とは反対の側の接触子を介した接触も考えられる。かかる場合において、接触は、第２の半導体本体２を配置した後に適用される導体構造を介して行われ得る。接触子はまた、第１の半導体本体１に面する側および第１の半導体本体１とは反対の側の両方に、最も簡単な場合では、上側および下側に各１つが、設けられてもよい。
【００２９】
さらに、半導体デバイスは、第１の半導体本体１の下側１６に配置される電気的接触子１２を備える。これらは、半導体コンポーネント全体に接触して、その半導体コンポーネント全体を駆動するために使用される。電気的接触子１２は、例えば、金めっき処理された銅接触子として形成することができる。
【００３０】
第１の半導体本体１の製造は、同時に複数の第１の半導体本体１についておよび（ウェハ）複合体において、実行される。この種の製造により、複数の第１の半導体本体１の製造のためのプロセス工程を、それらが依然として互いに接続される限り、全ての第１の半導体本体１に対して並行して同時に行うことが可能になる。これらのプロセス工程には、特に層および構造の塗布または成長と、必要に応じて、活性領域１１を有する集積回路を形成するために、それらの部分的な除去もまた挙げられる。最終工程においてのみ、第１の半導体本体１は、互いに単体化および分離される。
【００３１】
製造の過程で、第２の半導体本体２は、並行配置プロセスにおいて第１の半導体本体１上に配置され、後者が依然として複合体にある限り互いに接続される。この配置は、エラストマースタンプによって、犠牲ウェハ５２から第１の半導体本体１を有する対象ウェハ５４へと複数の第２の半導体本体２を移送することと、第２の半導体本体２が第１の半導体本体１上の意図された位置上に配置されるようにそれらを対象ウェハ５４上に配置することとによって、複合体における全ての第１の半導体本体１について同時に実行される。スタンププレートは、対象ウェハ５４上の第２の半導体本体２のサイズおよび位置に対応する構造を有する。
【００３２】
第２の半導体本体２の製造はまた、ウェハ複合体において並行して実行される。対応するウェハは、犠牲ウェハ５２と呼ばれる。しかしながら、第２の半導体本体２は、ウェハ５２を分離することによって単体化されない。第２の半導体本体２は、むしろ、全ての後の第２の半導体本体２が保持構造３０を介して互いに接続されるように、犠牲層上に同時に製造される。いわゆるフロントエンド（ＦＥ：ｆｒｏｎｔ−ｅｎｄ  ｏｆ  ｌｉｎｅ）製造の終わりに、犠牲層は、例えば、乾式化学エッチングによって、除去され、その結果、個々の第２の半導体本体２は、単に互いにおよび保持構造３０を介してウェハ基板に接続される。自立型ウェブ３２は、第２の半導体本体２をアンカー構造３４に接続し、次いで、そのアンカー構造は、ウェハ基板に接続される。このようにして製造された第２の半導体本体２は、複合体において格子パターンに配列される。
【００３３】
このようにして製造されたチップの厚さは、従来の個体化されたチップの場合よりも著しく小さくすることができ、数μｍの範囲内にあり得る。
【００３４】
並行移送の間、スタンプが、移送されるべき第２の半導体本体２の上に押圧され、その結果、それらはスタンプに接着する。スタンプが反対方向に移動するとすぐに、第２の半導体本体２は、ウェブ３２または第２の半導体本体２におけるそれらの始まりの部分が引き離されることによって、保持構造３０から分離される。第２の半導体本体２において、引き離し点４０が残り、その引き離し点は、ウェブ状の拡張部３８に位置し得、この拡張部は、保持構造３０のウェブの一部である。
【００３５】
図２ａは、複数の第２の半導体本体２および保持構造３０を備える犠牲ウェハ５２の概略図を示す。第２の半導体本体２は、犠牲層の除去後に自立しており、ウェブ３２のみを介してアンカー構造３４に接続され、そのアンカー構造は、保持構造３０およびウェハ基板間の接続を形成する。図２ｂは、複合体において複数の第１の半導体本体１を備える対象ウェハ５４の概略図を示す。
【００３６】
第２の半導体本体２は、既に第１の半導体本体１のそれぞれの上に配置されている。第２の半導体本体２は、対象ウェハ５４上のそれらの位置に対応する犠牲ウェハ５２から除去されて、スタンプによって対象ウェハ５４に移送されている。
【００３７】
分離した第２の半導体本体２において、引き離し点４０は、ウェブ形状の拡張部３８に位置し、その拡張部は、元のウェブ３２の一部である。代わりに、引き離し点４０はまた、第２の半導体本体２の外側に直接位置してもよい。
【００３８】
並行配置プロセスにおいて、複数の第２の半導体本体２は、スタンプに接触することで犠牲ウェハ５２から移送されるべきチップを破断することと、移送後にそれらを対象ウェハ５４上に配置することとによって、同時に移送される。次いで、更なるプロセス工程、例えば、電気的接触、光学フィルタ、光学バリア、レンズ、または反射体の適用が、ウェハレベルで実行され得る。例示的な実施形態では、接触子１２はまた、プロセス連鎖の最後にのみ開放または画定される。
【００３９】
半導体デバイスの完成は、複合体において実行され、その結果、全ての利用可能なＦＥプロセスを使用することができる。特に、誘電体コーティングが、空間的に選択的に塗布され、例えば、デバイスのスペクトル線感度に影響を及ぼし得る。最終的に、半導体デバイスは、例えば、レーザまたは乾式化学プロセスによって、個体化される。
【００４０】
並行移送により、順次配置と比較してコストが削減される。上記の並行配置プロセスはまた、転写印刷としても知られる。
【００４１】
このようにして製造された半導体デバイスの厚さは、プリント回路基板もボンディングワイヤも必要とされないので、従来のデバイスと比較して非常に小さくなる。十分な機械的安定性を有するべきである第１の半導体本体１の基板１０は、デバイスの厚さに主に寄与する。それゆえ、全厚さが約２００μｍの範囲内、特に２００μｍ未満である半導体デバイスを製造することが可能となる。
【００４２】
図３は、半導体デバイスの例示的な実施形態の概略図を示す。繰り返しを避けるために、図１における例示的な実施形態との差異のみを説明する。
【００４３】
第２の半導体本体２は、上側および下側にそれぞれ１つの接触子を有する表面発光ＬＥＤチップである。第２の半導体本体２は、第２の半導体本体２の上側に接触すると同時に光を透過させるための薄い導電層２２を備える。かかる層２２は、透明導電性酸化物（ＴＣＯ：ｔｒａｎｓｐａｒｅｎｔ  ｃｏｎｄｕｃｔｉｎｇ  ｏｘｉｄｅ）、特に酸化インジウムスズ（ＩＴＯ：ｉｎｄｉｕｍ  ｔｉｎ  ｏｘｉｄｅ）で形成されてもよい。
【００４４】
導体構造１４は、半導体本体１、２間に導電接続を確立するために、第１の半導体本体１の上側から第２の半導体本体２のうち第１の半導体本体１とは反対の側まで延在する。かかる導体構造１４は、第１の半導体本体１が依然としてウェハ複合体にある限り、第２の半導体本体２が上に配置された後の適切なプロセスによって形成することができる。照射に過度に影響を及ぼさないために、導体構造１４は、第２の半導体本体２の上側の部分的な領域上にのみ延在する。
【００４５】
図４は、半導体デバイスの例示的な実施形態の概略図を示す。繰り返しを避けるために、図１における例示的な実施形態との差異のみを説明する。されども、第１の半導体本体１との第２の半導体本体２の接触は、図３に関して説明したように実行され得る。その例示的な実施形態では、第２の半導体本体２は、第２の半導体本体２の上側の接触および光の同時伝達のために薄い導電層２２を備える。
【００４６】
例示的な本実施形態では、光学バリア１８が、第１および第２の半導体本体１、２上の活性領域１１、２１の間に設けられ、光学バリア１８は、デバイス表面に沿う第１の半導体素子１の活性領域１１への直接照射を防ぐものである。光学バリアは、棒状の誘電体構造化層として形成することができ、その棒状の誘電体構造化層は、活性領域１１、２１間の光学分離として機能する。横方向照射を防ぐために、フレーム状の光学バリア１８が、活性領域１１、２１を囲んで設けられてもよく、その結果、本質的には、第２の半導体本体２の反射される放出された放射が検出される。換言すれば、放出された光がどの程度反射されるかが検出される。かかるバリア１８は、ウェハ複合体内に依然としてある誘電体層構造として製造され得る。
【００４７】
この設計により、半導体デバイスを反射性光学測定センサとして使用することを支援する。かかる高集積化された反射型センサは、チップスケールパッケージ（ＣＳＰ：ｃｈｉｐ−ｓｃａｌｅ  Ｐａｃｋａｇｅ）として形成することができる。これにより、超小型の近接センサまたはジェスチャーセンサ、心拍数もしくは他の身体機能を測定するためのセンサを製造することが可能になる。
【００４８】
図５は、半導体デバイスの例示的な実施形態の概略図を示す。繰り返しを避けるために、図１における例示的な実施形態との差異のみを説明する。
【００４９】
例示的な本実施形態では、２つの第２の半導体本体２が、第１の半導体本体１上に配列される。これらは、同じ並行移送工程の間に適用され得る。
【００５０】
２つの第２の半導体本体２の提供により、異なるまたは等しい波長の光が放出されることが可能になる。３つ以上の第２の半導体本体２を有する半導体デバイスを提供することもまた可能である。
【００５１】
第１の半導体本体との２つの第２の半導体本体２の接触は、図１または図３に関して説明したように実行され得る。第２の半導体本体２は、光の同時伝達を伴う第２の半導体本体２の上側の接触のために薄い導電層２２を備え、上側および下側にそれぞれ１つの接触子を有する。光学バリア１８を任意選択として設けてもよい。
【００５２】
図６は、半導体デバイスの例示的な実施形態の概略図を示す。繰り返しを避けるために、図１における例示的な実施形態との差異のみを説明する。
【００５３】
例示的な本実施形態では、第１の半導体本体１は、凹部１９を備え、その凹部は、例えば、シリコンチップ内にエッチングされたくぼみとして形成されてもよい。並行移送の間、第２の半導体本体２は、凹部１９内に配置され、その下側に電気的に接続される。くぼみは、検出器として機能する第１の半導体本体１に対して横方向に放出する光からのクロストークを防ぎ、その結果、光学バリア１８は、無くしてもよいが、無くす必要はない。
【００５４】
第１の半導体本体との第２の半導体本体２の接触は、図１または図３に関して説明したように行われ得、上側および下側に接触子を有する第２の半導体本体２は、光の同時伝達を伴う第２の半導体本体２の上側の接触のために薄い導電層２２を備える。
【００５５】
図７は、半導体デバイスの例示的な実施形態の概略図を示す。繰り返しを避けるために、図６における例示的な実施形態との差異のみを説明する。
【００５６】
第２の半導体本体２は、その下側に接触子２３を有するＬＥＤチップである。第１の半導体本体１への接続は、フリップチップ接触によって行われる。この目的のために、第２の半導体本体２は、ミラー加工された側壁２４を有するくぼみの中への並行移送によって配置され、この側壁は、前もってシリコン基板１０中にエッチングされ、電気的に接続されている。第２の半導体本体２は、第１の半導体本体１に面する側に２つの接触子２３を備え、更なる接続ワイヤを何ら用いずに実装されている。チップを電気的に接続するために、半田付け、伝導性接合または圧接を接合法として使用することができる。
【００５７】
ミラーコーティング２４を備えるくぼみ１９は、アウトカップリング（ｏｕｔｃｏｕｐｌｉｎｇ）を改善し、検出器に対して横方向に放出された光からのクロストークを防ぐ。
【００５８】
図８は、半導体デバイスの例示的な実施形態の概略図を示す。繰り返しを避けるために、図７における例示的な実施形態との差異のみを説明する。
【００５９】
例示的な本実施形態は、ミラー加工された側壁２４を具備する凹部１９内の第２の半導体本体２として、図７に関して説明したように、２つのＬＥＤフリップチップを備える。
【００６０】
図９は、半導体デバイスの例示的な実施形態の概略図を示す。繰り返しを避けるために、図７における例示的な実施形態との差異のみを説明する。
【００６１】
例示的な本実施形態は、第１の半導体本体１の上側１５に活性領域１１として、いくつかの感光性領域を備える。それらは、異なるスペクトル感度を有する。それらは、広帯域とすることができ、例えば、あるいはそれらは、輝度感度曲線Ｖ（λ）、すなわち、日光における人間の眼のスペクトル輝度感度に基づくことができ、あるいは、それらは、日光のバリアとして機能することができる。
【００６２】
例示的な実施形態の特徴は、組み合わせることができる。本発明は、例示的な実施形態に基づく説明によって限定されるものではない。むしろ、本発明は、あらゆる新しい特徴ならびに特徴のあらゆる組み合わせを備え、それは、この特徴または組み合わせ自体が特許請求の範囲または例示的な実施形態内に明示的に述べられていない場合でさえも、特に特許請求の範囲内の特徴のあらゆる組み合わせを含む。
【符号の説明】
【００６３】
１、２    半導体本体
１０    基板
１１、２１    活性領域
１２、２３    接触子
１５    上側
１６    下側
１８    光学バリア
１９    凹部
２２    導電層
２４    ミラー加工された側壁
３０    保持構造
３２    ウェブ
３４    アンカー構造
３８    拡張部
４０    引き離し点
５２    犠牲ウェハ
５４    対象ウェハ
【図１】
2020537818.tif 000003
【図２ａ】
2020537818.tif 000004
【図２ｂ】
2020537818.tif 000005
【図３】
2020537818.tif 000006
【図４】
2020537818.tif 000007
【図５】
2020537818.tif 000008
【図６】
2020537818.tif 000009
【図７】
2020537818.tif 000010
【図８】
2020537818.tif 000011
【図９】
2020537818.tif 000012
【手続補正書】
【提出日】令和2年5月27日(2020.5.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体デバイスであって、
第１の厚さである基板（１０）を備える第１の半導体本体（１）と、
前記第１の厚さよりも小さな第２の厚さであり、引き離し点（４０）を備え、前記基板（１０）上に配置され、かつ前記第１の半導体本体（１）に導電的に接続された第２の半導体本体（２）と、を備え、
前記第１の半導体本体（１）は第１の活性領域（１１）を備え、
前記第２の半導体本体（２）は第２の活性領域（２１）を備え、
前記第２の活性領域（２１）は、放射を発生させるように設けられ、前記第１の活性領域（１１）は、その放射を検出するように設けられ、
前記第１の半導体本体（１）の下側には、前記半導体デバイスを接続するための接触子（１２）が備えられている、半導体デバイス。
【請求項２】
前記第１の半導体本体（１）は、上側（１５）を有し、前記上側において前記第１の活性領域（１１）が配置され、かつ前記上側にまたは前記上側において前記第２の半導体本体（２）が配置されている、請求項１に記載の半導体デバイス。
【請求項３】
前記第２の半導体本体（２）は、フリップチップ接触によって前記第１の半導体本体（１）の接触子に接続された接触子（２３）を備える、請求項１または２に記載の半導体デバイス。
【請求項４】
前記基板（１０）内に凹部（１９）を備え、前記凹部の中に前記第２の半導体本体（２）が少なくとも部分的に沈下して挿入されている、請求項１〜３のいずれか一項に記載の半導体デバイス。
【請求項５】
前記凹部（１９）の側壁（２４）は、ミラー加工されている、請求項４に記載の半導体デバイス。
【請求項６】
前記第１の厚さは、２００μｍ以下である、請求項１〜５のいずれか一項に記載の半導体デバイス。
【請求項７】
前記第１の半導体本体（１）は、シリコンチップである、請求項１〜６のいずれか一項に記載の半導体デバイス。
【請求項８】
前記第２の半導体本体（２）は、前記第１の半導体本体（１）とは反対の側に放射透過性導電層（２２）を備える、請求項１〜７のいずれか一項に記載の半導体デバイス。
【請求項９】
導体構造（１４）は、前記第１の半導体本体（１）から、前記第１の半導体本体とは反対の前記第２の半導体本体（２）の側まで延在している、請求項１〜８のいずれか一項に記載の半導体デバイス。
【請求項１０】
前記第２の半導体本体（２）は、端部において前記引き離し点（４０）を有するウェブ状の拡張部（３８）を備える、請求項１〜９のいずれか一項に記載の半導体デバイス。
【請求項１１】
前記第２の半導体本体（２）は、薄膜ＬＥＤである、請求項１〜１０のいずれか一項に記載の半導体デバイス。
【請求項１２】
近接センサ、ジェスチャーセンサ、心拍数または身体機能センサとして使用される、請求項１〜１１のいずれか一項に記載の半導体デバイス。
【国際調査報告】
2020537818.tif 000013
2020537818.tif 000014
2020537818.tif 000015
2020537818.tif 000016
2020537818.tif 000017
2020537818.tif 000018