(57)【要約】  例示的な動的な要素マッチング（ＤＥＭ）回路は、複数のバイポーラ接合トランジスタ（ＢＪＴ）（２０２）を含み、複数のバイポーラ接合トランジスタの各々は、ベース端子と、電気的接地に結合されるコレクタ端子とを有しており、ＤＥＭ回路はさらに、フォーススイッチ（２０４）の複数のペアを含み、フォーススイッチの各ペアは、複数のＢＪＴのうちのそれぞれのエミッタに結合され、ＤＥＭ回路はさらに、感知スイッチ（２０６）の複数のペアを含み、感知スイッチの各ペアは、複数のＢＪＴのうちのそれぞれのエミッタに結合され、感知スイッチの各ペアにおける第１のスイッチは第１のノード（Ｖｂｅ１）に結合され、感知スイッチの各ペアにおける第２のスイッチは第２のノード（Ｖｂｅ２）に結合され、ＤＥＭ回路はさらに、フォーススイッチの各ペアにおける第１のスイッチに結合される第１の電流源（２０８）と、フォーススイッチの各ペアにおける第２のスイッチに結合される第２の電流源（２１０）とを含む。
2020523791.tif 000002
【特許請求の範囲】
【請求項１】
動的な要素マッチング（ＤＥＭ）回路であって、
複数のバイポーラ接合トランジスタ（ＢＪＴ）を含み、前記複数のＢＪＴの各々は、ベース端子と、電気的接地に結合されるコレクタ端子とを有しており、前記ＤＥＭ回路はさらに、
フォーススイッチの複数のペアを含み、フォーススイッチの各ペアは、前記複数のＢＪＴのうちのそれぞれのエミッタに結合され、前記ＤＥＭ回路はさらに、
感知スイッチの複数のペアを含み、感知スイッチの各ペアは、前記複数のＢＪＴのうちのそれぞれの前記エミッタに結合され、感知スイッチの各ペアにおける第１のスイッチは第１のノードに結合され、感知スイッチの各ペアにおける第２のスイッチは第２のノードに結合され、前記ＤＥＭ回路はさらに、
フォーススイッチの各ペアにおける第１のスイッチに結合される第１の電流源と、
フォーススイッチの各ペアにおける第２のスイッチに結合される第２の電流源とを含む、ＤＥＭ回路。
【請求項２】
前記フォーススイッチの複数のペアおよび前記感知スイッチの複数のペアに結合されるスイッチコントローラをさらに含む、請求項１に記載のＤＥＭ回路。
【請求項３】
前記スイッチコントローラは、複数の差動ロジック信号ペアを生成するように構成されており、感知スイッチの各ペアおよびフォーススイッチの各ペアは、前記複数の差動ロジック信号ペアのうちのそれぞれを受け取る、請求項２に記載のＤＥＭ回路。
【請求項４】
前記フォーススイッチの各ペアにおける前記第１のスイッチは、それぞれの差動ロジック信号ペアの真のロジック信号を受け取り、前記フォーススイッチの各ペアにおける前記第２のスイッチは、前記それぞれの差動ロジック信号ペアの補完ロジック信号を受け取る、請求項３に記載のＤＥＭ回路。
【請求項５】
前記感知スイッチの各ペアにおける前記第１のスイッチは、前記それぞれの差動ロジック信号ペアの前記真のロジック信号を受け取り、前記感知スイッチの各ペアにおける前記第２のスイッチは、前記それぞれの差動ロジック信号ペアの前記補完ロジック信号を受け取る、請求項４に記載のＤＥＭ回路。
【請求項６】
前記第１の電流源によって供給される第１の電流と、前記第２の電流源によって供給される第２の電流とは、実質的に同じである、請求項１に記載のＤＥＭ回路。
【請求項７】
前記第１の電流源によって供給される第１の電流は、前記第２の電流源によって供給される第２の電流より大きいか、または、前記第２の電流は前記第１の電流より大きい、請求項１に記載のＤＥＭ回路。
【請求項８】
集積回路（ＩＣ）における動的な要素マッチング（ＤＥＭ）の方法であって、
ダイオード接続バイポーラ接合トランジスタ（ＢＪＴ）のアレイにおけるエミッタに結合されるフォーススイッチおよび感知スイッチを複数のサイクルにわたって制御することを含み、各サイクルは、
前記ダイオード接続ＢＪＴのうちの選択されたダイオード接続ＢＪＴに第１の電流を注入することと、
前記ダイオード接続ＢＪＴのうちの残りのダイオード接続ＢＪＴによって形成される回路に第２の電流を注入することと、
前記ダイオード接続ＢＪＴのうちの前記選択されたダイオード接続ＢＪＴの前記エミッタを第１のノードに結合することと、
前記ダイオード接続ＢＪＴのうちの前記残りのダイオード接続ＢＪＴの前記エミッタを第２のノードに結合することとを含む、方法。
【請求項９】
制御するステップは、各サイクルについて、前記第２のノードに対する前記第１のノードの電圧を測定することを含む、請求項８に記載の方法。
【請求項１０】
制御するステップは、複数の感知期間の各々において前記複数のサイクルを行なうことを含む、請求項８に記載の方法。
【請求項１１】
前記ＢＪＴは前記フォーススイッチと電気的接地との間に結合され、前記感知スイッチは、前記エミッタと前記第１および第２のノードとの間に結合される、請求項８に記載の方法。
【請求項１２】
前記フォーススイッチは、前記エミッタの各々に結合されるスイッチのペアを含み、前記感知スイッチは、前記エミッタの各々に結合されるスイッチのペアを含む、請求項１１に記載の方法。
【請求項１３】
第１の電流および第２の電流は実質的に同じである、請求項８に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
技術分野
本開示の例は一般に電子回路に関し、特に、集積回路（ＩＣ： integrated circuit）における動的な要素マッチングに関する。
【背景技術】
【０００２】
背景
温度感知回路は、大型システムオンチップ（ＳｏＣ： System-on-Chip）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ： field programmable gate array）および同様のデバイスといった集積回路（ＩＣ）に関連付けられる重要な機能である。１つのタイプの温度感知回路は、単位電流で第１のダイオード接続バイポーラ接合トランジスタ（ＢＪＴ： bipolar junction transistor）を駆動するとともに単位電流の何らかの倍数である電流で第２のダイオード接続ＢＪＴを駆動することにより実現される。第２のダイオード接続ＢＪＴは、第１のダイオード接続ＢＪＴに結合される。すなわち、１：１のＢＪＴアレイは、１：Ｎの電流バイアスにより駆動され、Ｎは１より大きい正の整数である。そのような温度感知回路は、１：Ｎの電流バイアス源のマッチング要件に少なくとも部分的により、大きな面積を消費する。ダイオード接続ＢＪＴ同士の間のミスマッチは不正確な温度測定につながる。
【発明の概要】
【課題を解決するための手段】
【０００３】
概要
集積回路（ＩＣ）における動的な要素マッチング（ＤＥＭ：dynamic element matching）のための技術が記載される。例において、ＤＥＭ回路は、複数のバイポーラ接合トランジスタ（ＢＪＴ）を含み、複数のＢＪＴの各々は、ベース端子と、電気的接地に結合されるコレクタ端子とを有しており、ＤＥＭ回路はさらに、フォーススイッチの複数のペアを含み、フォーススイッチの各ペアは、複数のＢＪＴのうちのそれぞれのエミッタに結合され、ＤＥＭ回路はさらに、感知スイッチの複数のペアを含み、感知スイッチの各ペアは、複数のＢＪＴのうちのそれぞれのエミッタに結合され、感知スイッチの各ペアにおける第１のスイッチは第１のノードに結合され、感知スイッチの各ペアにおける第２のスイッチは第２のノードに結合され、ＤＥＭ回路はさらに、フォーススイッチの各ペアにおける第１のスイッチに結合される第１の電流源と、フォーススイッチの各ペアにおける第２のスイッチに結合される第２の電流源とを含む。
【０００４】
例において、集積回路（ＩＣ）は、システムモニタ回路と、システムモニタ回路に結合される少なくとも１つのＤＥＭ回路とを含む。少なくとも１つのＤＥＭ回路の各々は、複数のバイポーラ接合トランジスタ（ＢＪＴ）を含み、複数のＢＪＴの各々は、ベース端子と、電気的接地に結合されるコレクタ端子とを有しており、ＤＥＭ回路はさらに、フォーススイッチの複数のペアを含み、フォーススイッチの各ペアは、複数のＢＪＴのうちのそれぞれのエミッタに結合され、ＤＥＭ回路はさらに、感知スイッチの複数のペアを含み、感知スイッチの各ペアは、複数のＢＪＴのうちのそれぞれのエミッタに結合され、感知スイッチの各ペアにおける第１のスイッチは第１のノードに結合され、感知スイッチの各ペアにおける第２のスイッチは第２のノードに結合され、ＤＥＭ回路はさらに、フォーススイッチの各ペアにおける第１のスイッチに結合される第１の電流源と、フォーススイッチの各ペアにおける第２のスイッチに結合される第２の電流源とを含む。
【０００５】
別の例において、集積回路（ＩＣ）におけるＤＥＭの方法は、ダイオード接続バイポーラ接合トランジスタ（ＢＪＴ）のアレイにおけるエミッタに結合されるフォーススイッチおよび感知スイッチを複数のサイクルにわたって制御することを含み、各サイクルは、ダイオード接続ＢＪＴのうちの選択されたダイオード接続ＢＪＴに第１の電流を注入することと、ダイオード接続ＢＪＴのうちの残りのダイオード接続ＢＪＴによって形成される回路に第２の電流を注入することと、ダイオード接続ＢＪＴのうちの選択されたダイオード接続ＢＪＴのエミッタを第１のノードに結合することと、ダイオード接続ＢＪＴのうちの残りのダイオード接続ＢＪＴのエミッタを第２のノードに結合することとを含む。
【０００６】
これらの局面および他の局面は、以下の詳細な説明を参照して理解され得る。
上に記載された特徴が詳細に理解され得るような態様で、例示的な実現例への参照により、簡潔に上で要約されたより特定的な記載が提供され得る。例示的な実現例のうちのいくつかは、添付の図面において示される。しかしながら、添付の図面は典型的な例示的な実現例のみを示しており、したがってその範囲を限定するものであると考えられるべきでない。
【図面の簡単な説明】
【０００７】
【図１】例に従った集積回路（ＩＣ）を示すブロック図である。
【図２】例に従った温度感知回路を示すブロック図である。
【図３】例に従った図２の温度感知回路の部分を示す概略図である。
【図４】例に従ったスイッチ制御信号を示すタイミング図である。
【図５】例に従った温度感知回路の出力スペクトルを示すグラフである。
【図６】例に従ったＩＣにおけるＤＥＭの方法を示すフロー図である。
【図７】本願明細書において記載される温度感知回路が採用され得る例示的なフィールドプログラマブルゲートアレイ（ＦＰＧＡ）を示すブロック図である。
【発明を実施するための形態】
【０００８】
理解を促進するために、可能である場合には、図に共通の同一の要素を指定するために同一の参照番号が使用される。１つの例の要素が他の例に有用に組み入れられ得るということが考えられる。
【０００９】
詳細な説明
以下、さまざまな特徴が図を参照して記載される。なお、図は、スケーリングするように描かれている場合もあり、そうでない場合もある。同様の構造または機能の要素は、これらの図を通じて同様の参照番号によって表わされる。なお、図は単に特徴の記載を容易にするように意図される。当該記載は、請求される発明の網羅的な記載として意図されず、または、請求される発明の範囲に対する限定として意図されていない。さらに、示される例は、示されるすべての局面または利点を有する必要があるわけではない。特定の例に関連して記載される局面または利点は、必ずしもその例に限定されず、そのように説明されていなくても、または、そのように明示的に記載されていなくても任意の他の例において実施され得る。
【００１０】
集積回路（ＩＣ）における動的な要素マッチングのための技術が記載される。例において、動的な要素マッチング（ＤＥＭ）回路は、ダイオード（たとえばダイオード接続ＢＪＴ（diode-connected BJT））として構成されるバイポーラ接合トランジスタ（ＢＪＴ）のアレイを含む。ＢＪＴは、２つの電流が注入される１：Ｎのアレイになるように配される。この動作は、２つの異なるベース−エミッタ接合電圧を生成し、当該ベース−エミッタ接合電圧はデルタベース−エミッタ電圧を提供する。ＤＥＭ回路は、ＢＪＴ間のミスマッチを低減し、かつ、その後のアナログ−デジタル変換器（ＡＤＣ：analog-to-digital converter）フィルタリングをより効果的に使用するために、より高いＤＥＭ周波数でのアナログ平均化（analog averaging）を組み込む。例において、ＤＥＭ回路は温度感知適用例において使用されるが、ＤＥＭ回路は他の適用例を有し得るということを当業者は理解するであろう。温度感知適用例では、２つの電流は名目上同一（たとえば、Ｉ１：Ｉ２は１：１の比を有する）であり得る。他の適用例では、２つの電流は、他の比であり得る（たとえばＩ１：Ｉ２は２：３、３：２または一般的にＮ：１もしくは１：Ｎであり得る）。本願明細書におけるさまざまな例において、ＤＥＭ回路は温度感知適用例を参照して記載される。ＤＥＭ回路は他の適用例において使用され得ることが理解されるべきである。これらの局面および他の局面は図面に関連して以下に記載される。
【００１１】
図１は、例に従った集積回路（ＩＣ）１００を示すブロック図である。ＩＣ１００は、システムモニタ回路１０６に結合される少なくとも１つの温度感知回路１０２（一般に少なくとも１つの動的な要素マッチング（ＤＥＭ）回路と称される）を含む。温度感知回路１０２の例示的な実現例が以下に記載される。一般に、各温度感知回路１０２は、名目上同一の（または実質的に同様の）２つの電流（たとえば１：１の電流比）が注入されるダイオード接続ＢＪＴの１：Ｎのアレイを含む。温度感知回路１０２は、２つの異なるベース−エミッタ電圧を生成し、当該２つの異なるベース−エミッタ電圧からデルタベース−エミッタ電圧が得られる。各温度感知回路１０２は、ＢＪＴ同士の間のミスマッチの影響に対してより高い動的な要素マッチング（ＤＥＭ）周波数にてアナログ平均化を行なうように構成される。例において、各温度感知回路１０２は、電流源およびスイッチ制御ロジックを組み込んでいる。代替的には、ＩＣ１００は、複数の温度感知回路１０２のために、電流源および／またはスイッチ制御ロジックを提供する制御回路１０８を含み得る。システムモニタ回路１０６は、温度感知回路１０２からデルタベース−エミッタ電圧を受け取る。システムモニタ回路１０６は、デルタベース−エミッタ電圧を、温度を表わすデジタル値に変換し得る。
【００１２】
図２は、例に従った動的な要素マッチング（ＤＥＭ）回路２００を示すブロック図である。ＤＥＭ回路２００は、温度感知回路として使用され得るか、または、他の適用例において使用され得る。ＤＥＭ回路２００は、ダイオード接続ＢＪＴアレイ２０２と、フォーススイッチ２０４と、感知スイッチ２０６と、電流源２０８および２１０と、スイッチコントローラ２１２とを含む。フォーススイッチ２０４は、電流源２０８，２１０とダイオード接続ＢＪＴアレイとの間に結合される。ダイオード接続ＢＪＴアレイ２０２は、１：Ｎのアレイを実現するためにｎ個のＢＪＴを含む（Ｎは１より大きい整数であり、ｎ＝Ｎ＋１）。したがって、ダイオード接続ＢＪＴアレイ２０２はｎ個のエミッタ端子を含む。フォーススイッチ２０４は、ダイオード接続ＢＪＴアレイ２０２のｎ個のエミッタ端子に結合される。ダイオード接続ＢＪＴアレイ２０２におけるＢＪＴのベース端子およびコレクタ端子は、電気的接地に結合される。感知スイッチ２０６も、ダイオード接続ＢＪＴアレイ２０２のｎ個のエミッタ端子に結合される。感知スイッチ２０６は電圧Ｖｂｅ１およびＶｂｅ２を出力する。
【００１３】
例において、フォーススイッチ２０４は、電流源２０８とダイオード接続ＢＪＴアレイ２０２のｎ個のエミッタ端子との間に結合されるｎ個のスイッチと、電流源２１０とダイオード接続ＢＪＴアレイ２０２のｎ個のエミッタ端子との間に結合されるｎ個のスイッチとを含む。したがって、フォーススイッチ２０４は２ｎ個のスイッチを含んでいる。同様に、感知スイッチ２０６は、ダイオード接続ＢＪＴアレイ２０２のｎ個のエミッタ端子と端子Ｖｂｅ１との間に結合されるｎ個のスイッチと、ダイオード接続ＢＪＴアレイ２０２のｎ個のエミッタ端子と端子Ｖｂｅ２との間に結合されるｎ個のスイッチとを含む。したがって、感知スイッチ２０６は２ｎ個のスイッチを含んでいる。スイッチコントローラ２１２は、それぞれフォーススイッチ２０４における２ｎ個のスイッチに結合される２ｎ個の出力を含む。同様に、スイッチコントローラ２１２の２ｎ個の出力は、それぞれ感知スイッチ２０６における２ｎ個のスイッチに結合される。
【００１４】
動作において、電流源２０８および２１０の各々は、同じまたは実質的に同じ電流を供給する。所与のサイクルにおいて、スイッチコントローラ２１２は、ダイオード接続ＢＪＴアレイ２０２におけるＢＪＴのうちの選択されたＢＪＴに電流源２０８からの電流を注入するようにフォーススイッチ２０４を制御する。スイッチコントローラ２１２は、ダイオード接続ＢＪＴアレイ２０２におけるＢＪＴのうちの残りのＮ個のＢＪＴに電流源２１０からの電流を注入するようにフォーススイッチ２０４を制御する。スイッチコントローラ２１２は、ダイオード接続ＢＪＴアレイ２０２におけるＢＪＴのうちの選択されたＢＪＴのエミッタを端子Ｖｂｅ１に結合するように感知スイッチ２０６を制御する。スイッチコントローラ２１２は、ダイオード接続ＢＪＴアレイ２０２におけるＢＪＴのうちの残りのＮ個のＢＪＴのエミッタを端子Ｖｂｅ２に結合するように感知スイッチ２０６を制御する。したがって、端子Ｖｂｅ２での電圧は、電流源２１０によって駆動されるＮ個のＢＪＴのエミッタ電圧のアナログ平均である。端子Ｖｂｅ１での電圧は、電流源２０８によって駆動される選択された１つのＢＪＴのエミッタ電圧である。スイッチコントローラ２１２は、ｎ個のサイクルについて上述したように動作して、電流源２０８から電流を受け取るようダイオード接続ＢＪＴアレイ２０２のｎ個のＢＪＴの各々を選択する。スイッチコントローラ２１２は、時間にわたってｎ個のサイクルの複数のセットについて動作を繰り返し得る。
【００１５】
図３は、例に従ったＤＥＭ回路２００の部分３００を示す概略図である。例において、ダイオード接続ＢＪＴアレイ２０２は、ｎ個のトランジスタＱ１…Ｑｎを含んでおり、各トランジスタはＰＮＰタイプのＢＪＴである。トランジスタＱ１…Ｑｎの各々のベース端子およびコレクタ端子は、電気的接地に結合される。各トランジスタＱ１…Ｑｎのエミッタ端子は、フォーススイッチ２０４におけるスイッチＳＷのペアに結合され、かつ、感知スイッチ２０６におけるスイッチＳＷのペアに結合される。所与のトランジスタＱｘ（ｘは１とｎとの間）について、第１のフォーススイッチは電流源２０８に結合され、第２のフォーススイッチは電流源２１０に結合され、第１の感知スイッチは端子Ｖｂｅ１に結合され、第２の感知スイッチは端子Ｖｂｅ２に結合される。所与のトランジスタＱｘ（ｘは１とｎとの間）について、第１のフォーススイッチは信号ｐｗｘによって制御され、第２のフォーススイッチは信号ｐｗｘｂによって制御され、信号ｐｗｘｂは信号ｐｗｘの論理的補完である。同様に、所与のトランジスタＱｘ（ｘは１とｎの間）について、第１の感知スイッチは信号ｐｗｘによって制御され、第２の感知スイッチは信号ｐｗｘｂによって制御される。例において、スイッチコントローラ２１２は、信号ｐｗ１…ｐｗｎおよび信号ｐｗ１ｂ…ｐｗｎｂを出力する。
【００１６】
図４は、例に従ったスイッチ制御信号を示すタイミング図である。例による明確さの目的のために、図４は真の（true）ロジック信号ｐｗ１…ｐｗｎのみを示す。当業者は、補完ロジック信号ｐｗ１ｂ…ｐｗｎｂは図４に示される信号ｐｗ１…ｐｗｎの論理的補完であるということを理解するであろう。図４に示されるように、ロジック信号ｐｗ１…ｐｗｎは、順次のクロック信号のセットを形成する。ロジック信号ｐｗ１は、パルスを含み、その後にロジック信号ｐｗ２が続き、その後にロジック信号ｐｗ３が続くなどといったように続く。所与のロジック信号について、連続するパルス同士の間の時間間隔は、少なくともＮ×ＰＷと同じ長さであり、ＰＷはパルス幅である。
【００１７】
上で論じたように、ＢＪＴは温度感知適用例において使用される。ＢＪＴは、相補型金属酸化膜半導体（ＣＭＯＳ： complementary metal oxide semiconductor）プロセスにおける寄生デバイスである。ＣＭＯＳプロセスを使用して製造されるＢＪＴのパフォーマンスは、ＣＭＯＳプロセスがスケールする（ＩＣのデジタルロジックによって推進される）と、低下する。上記の例において、２つの異なるベース−エミッタ電圧Ｖｂｅ１およびＶｂｅ２が生成される。ベース−エミッタ電圧Ｖｂｅ１およびＶｂｅ２は以下のように表わされ得る。
【００１８】
【数１】
2020523791.tif 000003
【００１９】
式中、ηは、理想係数であり、量ｋＴ／ｑは熱電圧であり、Ｉｓは飽和電流であり、Ｉｃ１は第１のＢＪＴのコレクタ電流であり、Ｉｃ２は第２のＢＪＴのコレクタ電流である。熱電圧は、ボルツマン定数（ｋ）と、電子の電荷（ｑ）の大きさで除算された温度Ｔとの積である。そのような場合、デルタベース−エミッタ電圧は以下のように表され得る。
【００２０】
【数２】
2020523791.tif 000004
【００２１】
理想的には、Ｉｃ２：Ｉｃ１の一定の比および一定の理想係数が与えられると、デルタベース−エミッタ電圧は、温度の変化とともに比例して変化する。実用的な適用例では、理想係数は、一定でなく、電流密度および温度の両方とともに変化する。
【００２２】
動的な要素マッチング（ＤＥＭ）は、ＣＭＯＳプロセスを使用して形成されるＢＪＴ同士の間のミスマッチを低減するために使用される。上記の例では、スイッチコントローラ２１２は、フォーススイッチ２０４および感知スイッチ２０６を制御することによりＤＥＭを実現する。各サイクルにおいて、１つのＢＪＴは電流源２０８によって駆動される一方、他のＢＪＴの各々は電流源２１０によって駆動される。ＢＪＴ同士の間のミスマッチは、Ｆｄｅｍ／ｎであるトーンにアップコンバートされる。Ｆｄｅｍは回転の周波数である。トーン周波数が高いほど、温度感知回路のパフォーマンスはより良好になる。
【００２３】
１：７のＢＪＴアレイを実現するために８つのＢＪＴを有するダイオード接続ＢＪＴアレイを考える。１つの温度感知スキーム（デジタル感知スキーム）では、各ＢＪＴのベース−エミッタ電圧は各サイクル中に測定され、デジタル値に変換される。各サイクルについて、Ｎ個のＢＪＴのベース−エミッタ電圧のデジタル値は平均化され、これによりＶｂｅ２が得られる。選択されたＢＪＴのベース−エミッタ電圧のデジタル値は、Ｖｂｅ１として使用される。（スイッチオン抵抗を有する）実用的な感知スイッチと、レイアウトパス抵抗のミスマッチとにより、デジタル感知スキームでは８つを超える回転サイクルが必要である。たとえば、上で論じたデジタル感知スキームでは、感知期間につき８×７＝５６サイクルが存在する。したがって、ミスマッチトーンはＦｄｅｍ／５６で現われる。
【００２４】
図５は、例に従った温度感知回路の出力スペクトルを示すグラフである。図５では、Ｙ軸は出力スペクトルパワーを表わし、Ｘ軸は周波数を表わす。出力信号スペクトル５０４は０ＨｚとＦｓｉｇ Ｈｚとの間である。図５はさらに、システムモニタ回路１０６におけるローパスフィルタの伝達関数５０２を示す。上で論じたデジタル感知スキームでは、トーン５０６は、周波数Ｆｄｅｍ／｛（Ｎ＋１）×Ｎ｝（たとえばＦｄｅｍ／５６）で現われる。上で記載した温度感知回路１０２の例示的な実現例は、デジタル平均化とは反対であるアナログ平均化を採用している。記載されたスキームでは、感知期間（ｎ＝８を想定）ごとに、８つのサイクルのみが必要とされる。したがって、ミスマッチトーンが、デジタル平均化スキームにおいてよりも高いＦｄｅｍ／８で現われる。本発明のアナログ感知スキームでは、トーン５０８は周波数Ｆｄｅｍ／（Ｎ＋１）で現われる。そのため、本願明細書において記載される温度感知回路１０２を使用する場合、システムモニタ回路１０６におけるローパスフィルタは、より良好にミスマッチトーンを減衰し得る。本願明細書において記載される技術は、温度感知に適用されると記載されているが、アクティブ要素またはパッシブ要素を伴う他のタイプのＤＥＭに当該技術が適用され得ることが理解されるべきである。
【００２５】
図６は、例に従ったＩＣにおけるＤＥＭの方法６００を示すフロー図である。方法６００は、ブロック６０２を含む。ブロック６０２では、スイッチコントローラ２１２は、ＤＥＭを行なうために複数のサイクルにわたってフォーススイッチ２０４および感知スイッチ２０６を制御する。図３に示されるように、フォーススイッチ２０４および感知スイッチ２０６は、ダイオード接続ＢＪＴアレイ２０２におけるトランジスタのエミッタに結合される。ステップ６０２において行なわれる各サイクルは以下のサブブロックを含む。なお、ブロック６０２のサブブロックは必ずしも順次で行われず、当該ブロックのうちのいくつかまたはすべてが同時に行なわれ得る。ブロック６０２は、複数のＤＥＭ感知サイクル（たとえば温度感知サイクル）について繰り返し得る。
【００２６】
ブロック６０４では、電流源２０８はダイオード接続ＢＪＴ２０２のうちの選択されたダイオード接続ＢＪＴに第１の電流を注入する。ブロック６０６では、第２の電流源２１０は、残りのダイオード接続ＢＪＴ２０２（すなわち電流源２０８に結合されるＢＪＴ以外のＢＪＴ２０２）によって形成される回路に第２の電流を注入する。ブロック６０４および６０６は、スイッチコントローラ２１２が選択的にフォーススイッチ２０４を制御することによって行なわれる。ブロック６０８では、選択されたＢＪＴ２０２のエミッタが第１のノードに結合される。ブロック６１０では、残りのＢＪＴ（選択されたＢＪＴ以外のＢＪＴ）のエミッタが第２のノードに結合される。ブロック６０８および６１０は、スイッチコントローラ２１２が選択的に感知スイッチ２０６を制御することによって行なわれる。ブロック６０４〜６１０は、複数のサイクルの各々について繰り返され得、各連続するサイクルについてＢＪＴアレイ２０２における異なるＢＪＴが選択される。ブロック６０２はさらに別のブロック６１２を含み得る。ブロック６１２では、回路（たとえばシステムモニタ１０６）が第２のノードに対する第１のノードの電圧を測定する。
【００２７】
上で記載される温度感知回路１０２（またはＤＥＭ回路２００）は、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）または同様のタイプのプログラマブル回路のような集積回路内で実現され得る。図７は、多くの異なるプログラマブルタイルを含むＦＰＧＡ７００のアーキテクチャを示す。当該プログラマブルタイルは、マルチギガビットトランシーバ（「ＭＧＴ」）１と、コンフィギュラブルロジックブロック（「ＣＬＢ」）２と、ランダムアクセスメモリブロック（「ＢＲＡＭ」）３と、入出力ブロック（「ＩＯＢ」）４と、コンフィギュレーションおよびクロッキングロジック（「ＣＯＮＦＩＧ／ＣＬＯＣＫＳ」）５と、デジタル信号処理ブロック（「ＤＳＰ」）６と、特殊化された入出力ブロック（「Ｉ／Ｏ」）７（たとえばコンフィギュレーションポートおよびクロックポート）と、デジタルクロックマネージャ、アナログ−デジタル変換器およびシステムモニタリングロジックなどといった他のプログラマブルロジック８とを含む。いくつかのＦＰＧＡはさらに、専用プロセッサブロック（「ＰＲＯＣ」）１０を含む。ＦＰＧＡ７００は、上に記載された温度感知回路１０２の１つ以上のインスタンスを含み得る。
【００２８】
いくつかのＦＰＧＡでは、各プログラマブルタイルは、図７の頂部に含まれる例によって示されるように、同じタイル内のプログラマブルロジック要素の入出力端子２０への接続を有する少なくとも１つのプログラマブルインターコネクト要素（「ＩＮＴ」）１１を含み得る。各プログラマブルインターコネクト要素１１は、さらに、同じタイルまたは他のタイルにおける隣接するプログラマブルインターコネクト要素のインターコネクトセグメント２２への接続を含み得る。各プログラマブルインターコネクト要素１１はさらに、ロジックブロック（図示せず）同士間の一般的なルーティングリソースのうちのインターコネクトセグメント２４への接続を含み得る。一般的なルーティングリソースは、インターコネクトセグメント（たとえば、インターコネクトセグメント２４）のトラックを含むロジックブロック（図示せず）と、インターコネクトセグメントを接続するためのスイッチブロック（図示せず）との間のルーティングチャネルを含み得る。一般的なルーティングリソースのインターコネクトセグメント（たとえばインターコネクトセグメント２４）は、１つ以上のロジックブロックにまたがり得る。一般的なルーティングリソースと一緒に採用されるプログラマブルインターコネクト要素１１は、示されるＦＰＧＡのためのプログラマブルインターコネクト構造（「プログラマブルインターコネクト」）を実現する。
【００２９】
例示的な実現例において、ＣＬＢ２は、ユーザロジックと、単一のプログラマブルインターコネクト要素（「ＩＮＴ」）１１とを実現するようにプログラムされ得るコンフィギュラブルロジック要素（「ＣＬＥ」）１２を含み得る。ＢＲＡＭ３は、１つ以上のプログラマブルインターコネクト要素に加えてＢＲＡＭロジック要素（「ＢＲＬ」）１３を含み得る。典型的に、タイルに含まれるインターコネクト要素の数は、当該タイルの高さに依存する。示される例では、ＢＲＡＭタイルは、５つのＣＬＢと同じ高さを有するが、他の数（たとえば４つ）も使用され得る。ＤＳＰタイル６は、適切な数のプログラマブルインターコネクト要素に加えて、ＤＳＰロジック要素（「ＤＳＰＬ」）１４を含み得る。ＩＯＢ４はたとえば、プログラマブルインターコネクト要素１１の１つのインスタンスに加えて入出力ロジック要素（「ＩＯＬ」）１５の２つのインスタンスを含み得る。当業者には明らかであろうように、たとえばＩ／Ｏロジック要素１５に接続される実際のＩ／Ｏパッドは、典型的に入出力ロジック要素１５のエリアに制限されない。
【００３０】
示される例において、（図７に示される）ダイの中心の近くの水平方向のエリアは、コンフィギュレーション、クロックおよび他の制御ロジックのために使用される。この水平方向のエリアまたは列から延在する鉛直方向の列９は、ＦＰＧＡの幅にわたってクロックおよびコンフィギュレーション信号を配布するために使用される。
【００３１】
図７に示されるアーキテクチャを利用するいくつかのＦＰＧＡは、ＦＰＧＡの大部分を構成する規則的な列構造を乱す付加的なロジックブロックを含む。付加的なロジックブロックは、プログラマブルブロックおよび／または専用ロジックであり得る。たとえば、プロセッサブロック１０は、ＣＬＢおよびＢＲＡＭのいくつかの列にまたがる。プロセッサブロック１０は、単一のマイクロプロセッサから、マイクロプロセッサの完全なプログラムマブル処理システム、メモリコントローラおよび周辺機器などにわたるさまざまなコンポーネントを含み得る。
【００３２】
なお、図７は例示的なＦＰＧＡアーキテクチャのみを示すことが意図される。たとえば、行におけるロジックブロックの数、行の相対的な幅、行の数および順番、行に含まれるロジックブロックのタイプ、ロジックブロックの相対的なサイズ、ならびに、図７の頂部に含まれるインターコネクト／ロジック実現例は、純粋に例示的である。たとえば、実際のＦＰＧＡにおいて、ＣＬＢが現われるところはどこでも、ユーザロジックの効率的な実現を促進するために、ＣＬＢの１つより多い隣接した行が典型的に含まれるが、隣接したＣＬＢ行の数はＦＰＧＡの全体のサイズに応じて変動する。
【００３３】
一例では、動的な要素マッチング（ＤＥＭ）回路が提供され得る。そのようなＤＥＭ回路は、複数のバイポーラ接合トランジスタ（ＢＪＴ）を含み得、複数のＢＪＴの各々は、ベース端子と、電気的接地に結合されるコレクタ端子とを有しており、ＤＥＭ回路はさらに、フォーススイッチの複数のペアを含み得、フォーススイッチの各ペアは、複数のＢＪＴのうちのそれぞれのエミッタに結合され、ＤＥＭ回路はさらに、感知スイッチの複数のペアを含み得、感知スイッチの各ペアは、複数のＢＪＴのうちのそれぞれのエミッタに結合され得、感知スイッチの各ペアにおける第１のスイッチは第１のノードに結合され得、感知スイッチの各ペアにおける第２のスイッチは第２のノードに結合され得、ＤＥＭ回路はさらに、フォーススイッチの各ペアにおける第１のスイッチに結合される第１の電流源と、フォーススイッチの各ペアにおける第２のスイッチに結合される第２の電流源とを含み得る。
【００３４】
何らかのそのようなＤＥＭ回路は、フォーススイッチの複数のペアおよび感知スイッチの複数のペアに結合されるスイッチコントローラをさらに含み得る。
【００３５】
何らかのそのようなＤＥＭ回路において、スイッチコントローラは、複数の差動ロジック信号ペアを生成するように構成され得、感知スイッチの各ペアおよびフォーススイッチの各ペアは、複数の差動ロジック信号ペアのうちのそれぞれを受け取る。
【００３６】
何らかのそのようなＤＥＭ回路において、フォーススイッチの各ペアにおける第１のスイッチは、それぞれの差動ロジック信号ペアの真のロジック信号を受け取り、フォーススイッチの各ペアにおける第２のスイッチは、それぞれの差動ロジック信号ペアの補完ロジック信号を受け取る。
【００３７】
何らかのそのようなＤＥＭ回路において、感知スイッチの各ペアにおける第１のスイッチは、それぞれの差動ロジック信号ペアの真のロジック信号を受け取り、感知スイッチの各ペアにおける第２のスイッチは、それぞれの差動ロジック信号ペアの補完ロジック信号を受け取る。
【００３８】
何らかのそのようなＤＥＭ回路において、第１の電流源によって供給される第１の電流と、第２の電流源によって供給される第２の電流とは、実質的に同じであり得る。
【００３９】
何らかのそのようなＤＥＭ回路において、第１の電流源によって供給される第１の電流は、第２の電流源によって供給される第２の電流より大きくあり得、または、第２の電流は第１の電流より大きくあり得る。
【００４０】
別の例では、集積回路（ＩＣ）が提供され得る。そのようなＩＣは、システムモニタ回路と、システムモニタ回路に結合される少なくとも１つの動的な要素マッチング（ＤＥＭ）回路とを含み得、少なくとも１つのＤＥＭ回路の各々は、複数のバイポーラ接合トランジスタ（ＢＪＴ）を含み、複数のＢＪＴの各々は、ベース端子と、電気的接地に結合されるコレクタ端子とを有しており、少なくとも１つのＤＥＭ回路はさらに、フォーススイッチの複数のペアを含み、フォーススイッチの各ペアは、複数のＢＪＴのうちのそれぞれのエミッタに結合され、少なくとも１つのＤＥＭ回路はさらに、感知スイッチの複数のペアを含み、感知スイッチの各ペアは、複数のＢＪＴのうちのそれぞれのエミッタに結合され得、感知スイッチの各ペアにおける第１のスイッチは第１のノードに結合され得、感知スイッチの各ペアにおける第２のスイッチは第２のノードに結合され得、少なくとも１つのＤＥＭ回路はさらに、フォーススイッチの各ペアにおける第１のスイッチに結合される第１の電流源と、フォーススイッチの各ペアにおける第２のスイッチに結合される第２の電流源とを含む。
【００４１】
何らかのそのようなＩＣは、フォーススイッチの複数のペアおよび感知スイッチの複数のペアに結合されるスイッチコントローラをさらに含み得る。
【００４２】
何らかのそのようなＩＣにおいて、スイッチコントローラは、複数の差動ロジック信号ペアを生成するように構成され得、感知スイッチの各ペアおよびフォーススイッチの各ペアは、複数の差動ロジック信号ペアのうちのそれぞれを受け取る。
【００４３】
何らかのそのようなＩＣにおいて、フォーススイッチの各ペアにおける第１のスイッチは、それぞれの差動ロジック信号ペアの真のロジック信号を受け取り、フォーススイッチの各ペアにおける第２のスイッチは、それぞれの差動ロジック信号ペアの補完ロジック信号を受け取る。
【００４４】
何らかのそのようなＩＣにおいて、感知スイッチの各ペアにおける第１のスイッチは、それぞれの差動ロジック信号ペアの真のロジック信号を受け取り、感知スイッチの各ペアにおける第２のスイッチは、それぞれの差動ロジック信号ペアの補完ロジック信号を受け取る。
【００４５】
何らかのそのようなＩＣにおいて、第１の電流源によって供給される第１の電流と、第２の電流源によって供給される第２の電流とは、実質的に同じであり得る。
【００４６】
何らかのそのようなＩＣにおいて、少なくとも１つのＤＥＭ回路の各々は温度感知回路であり得る。
【００４７】
別の例では、集積回路（ＩＣ）における動的な要素マッチング（ＤＥＭ）の方法が提供され得る。そのような方法は、ダイオード接続バイポーラ接合トランジスタ（ＢＪＴ）のアレイにおけるエミッタに結合されるフォーススイッチおよび感知スイッチを複数のサイクルにわたって制御することを含み得、各サイクルは、ダイオード接続ＢＪＴのうちの選択されたダイオード接続ＢＪＴに第１の電流を注入することと、ダイオード接続ＢＪＴのうちの残りのダイオード接続ＢＪＴによって形成される回路に第２の電流を注入することと、ダイオード接続ＢＪＴのうちの選択されたダイオード接続ＢＪＴのエミッタを第１のノードに結合することと、ダイオード接続ＢＪＴのうちの残りのダイオード接続ＢＪＴのエミッタを第２のノードに結合することとを含む。
【００４８】
何らかのそのような方法において、制御するステップは、各サイクルについて、第２のノードに対する第１のノードの電圧を測定することを含み得る。
【００４９】
何らかのそのような方法において、制御するステップは、複数の感知期間の各々において複数のサイクルを行なうことを含み得る。
【００５０】
何らかのそのような方法において、ＢＪＴはフォーススイッチと電気的接地との間に結合され得、感知スイッチは、エミッタと第１および第２のノードとの間に結合され得る。
【００５１】
何らかのそのような方法において、フォーススイッチは、エミッタの各々に結合されるスイッチのペアを含み得、感知スイッチは、エミッタの各々に結合されるスイッチのペアを含む。
【００５２】
何らかのそのような方法において、第１の電流および第２の電流は実質的に同じであり得る。
【００５３】
上記は特定の例を対象とするが、その基本的な範囲から逸脱することがなければ、他の例およびさらに別の例が考案され得、その範囲は添付の請求の範囲によって決定される。
【図１】
2020523791.tif 000005
【図２】
2020523791.tif 000006
【図３】
2020523791.tif 000007
【図４】
2020523791.tif 000008
【図５】
2020523791.tif 000009
【図６】
2020523791.tif 000010
【図７】
2020523791.tif 000011
【手続補正書】
【提出日】令和1年7月3日(2019.7.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
動的な要素マッチング（ＤＥＭ）回路であって、
複数のバイポーラ接合トランジスタ（ＢＪＴ）を含み、前記複数のＢＪＴの各々は、ベース端子と、電気的接地に結合されるコレクタ端子とを有しており、前記ＤＥＭ回路はさらに、
フォーススイッチの複数のペアを含み、フォーススイッチの各ペアは、前記複数のＢＪＴのうちのそれぞれのエミッタに結合され、前記ＤＥＭ回路はさらに、
感知スイッチの複数のペアを含み、感知スイッチの各ペアは、前記複数のＢＪＴのうちのそれぞれの前記エミッタに結合され、感知スイッチの各ペアにおける第１のスイッチは第１のノードに結合され、感知スイッチの各ペアにおける第２のスイッチは第２のノードに結合され、前記ＤＥＭ回路はさらに、
フォーススイッチの各ペアにおける第１のスイッチに結合される第１の電流源と、
フォーススイッチの各ペアにおける第２のスイッチに結合される第２の電流源と、
前記フォーススイッチの複数のペアおよび前記感知スイッチの複数のペアに結合されるスイッチコントローラとを含む、ＤＥＭ回路。
【請求項２】
前記スイッチコントローラは、複数の差動ロジック信号ペアを生成するように構成されており、感知スイッチの各ペアおよびフォーススイッチの各ペアは、前記複数の差動ロジック信号ペアのうちのそれぞれを受け取る、請求項１に記載のＤＥＭ回路。
【請求項３】
前記フォーススイッチの各ペアにおける前記第１のスイッチは、それぞれの差動ロジック信号ペアの真のロジック信号を受け取り、前記フォーススイッチの各ペアにおける前記第２のスイッチは、前記それぞれの差動ロジック信号ペアの補完ロジック信号を受け取る、請求項２に記載のＤＥＭ回路。
【請求項４】
前記感知スイッチの各ペアにおける前記第１のスイッチは、前記それぞれの差動ロジック信号ペアの前記真のロジック信号を受け取り、前記感知スイッチの各ペアにおける前記第２のスイッチは、前記それぞれの差動ロジック信号ペアの前記補完ロジック信号を受け取る、請求項３に記載のＤＥＭ回路。
【請求項５】
前記第１の電流源によって供給される第１の電流と、前記第２の電流源によって供給される第２の電流とは、実質的に同じである、請求項１に記載のＤＥＭ回路。
【請求項６】
前記第１の電流源によって供給される第１の電流は、前記第２の電流源によって供給される第２の電流より大きいか、または、前記第２の電流は前記第１の電流より大きい、請求項１に記載のＤＥＭ回路。
【請求項７】
集積回路（ＩＣ）における動的な要素マッチング（ＤＥＭ）の方法であって、
ダイオード接続バイポーラ接合トランジスタ（ＢＪＴ）のアレイにおけるエミッタに結合されるフォーススイッチおよび感知スイッチを複数のサイクルにわたって制御することを含み、各サイクルは、
前記ダイオード接続ＢＪＴのうちの選択されたダイオード接続ＢＪＴに第１の電流を注入することと、
前記ダイオード接続ＢＪＴのうちの残りのダイオード接続ＢＪＴによって形成される回路に第２の電流を注入することと、
前記ダイオード接続ＢＪＴのうちの前記選択されたダイオード接続ＢＪＴの前記エミッタを第１のノードに結合することと、
前記ダイオード接続ＢＪＴのうちの前記残りのダイオード接続ＢＪＴの前記エミッタを第２のノードに結合することとを含む、方法。
【請求項８】
制御するステップは、各サイクルについて、前記第２のノードに対する前記第１のノードの電圧を測定することを含む、請求項７に記載の方法。
【請求項９】
制御するステップは、複数の感知期間の各々において前記複数のサイクルを行なうことを含む、請求項７に記載の方法。
【請求項１０】
前記ＢＪＴは前記フォーススイッチと電気的接地との間に結合され、前記感知スイッチは、前記エミッタと前記第１および第２のノードとの間に結合される、請求項７に記載の方法。
【請求項１１】
前記フォーススイッチは、前記エミッタの各々に結合されるスイッチのペアを含み、前記感知スイッチは、前記エミッタの各々に結合されるスイッチのペアを含む、請求項１０に記載の方法。
【請求項１２】
第１の電流および第２の電流は実質的に同じである、請求項７に記載の方法。
【国際調査報告】
2020523791.tif 000012
2020523791.tif 000013