(57)【要約】【解決手段】本発明は、ＴＦＴ基板の製造方法及びその構造を提供するものである。当該ＴＦＴ基板の製造方法において、第２パッシベーション層（ＰＶ２）を覆う黒色フォトレジストを当該第２パッシベーション層上に堆積させ、且つパターニング処理を施すことで、一体型のメインフォトレジストスペーサ（６１）と、サブフォトレジストスペーサ（６２）と、黒色マトリクス（６３）とを形成する。その後、さらにこれらを覆う透明導電薄膜を堆積させ、且つパターニング処理を施すことで、ピクセル電極（７１）と共通電極（７２）とを形成する。一体型のメインフォトレジストスペーサ（６１）、サブフォトレジストスペーサ（６２）及び黒色マトリクス（６３）が、黒色マトリクス（６３）の存在する領域内のカラーレジストがくり抜かれた空間を充填し且つ覆うことで、ピクセル電極（７１）及び共通電極（７２）はより平坦な黒色マトリクス（６３）上に形成され、カラーレジスト縁部の傾斜が急すぎることでもたらされる導電薄膜エッチングの残留という問題を回避でき、ピクセル電極（７１）と共通電極（７２）との短絡を防止することができる。【選択図】図５
2020533626.tif 000002
【特許請求の範囲】
【請求項１】
下記ステップＳ１乃至ステップＳ５を含むＴＦＴ基板の製造方法であって、
ステップＳ１において、ベース基板を提供し、アレイ状に配列されたＴＦＴを前記ベース基板上に形成した後、全てのＴＦＴを覆う第１パッシベーション層を一層堆積させ；
ステップＳ２において、前記第１パッシベーション層上にカラーレジストを堆積させ、且つパターニング処理を施すことで、カラーレジスト層と、第１カラーレジストブロックと、第２カラーレジストブロックとを形成し、前記第１カラーレジストブロックの高さは前記第２カラーレジストブロックの高さよりも大きく；
ステップＳ３において、前記第１パッシベーション層、前記カラーレジスト層、前記第１カラーレジストブロック及び前記第２カラーレジストブロック上に、これらを覆う第２パッシベーション層を堆積させ；
ステップＳ４において、前記第２パッシベーション層上に、これを覆う黒色フォトレジストを堆積させ、且つパターニング処理を施すことで、一体型のメインフォトレジストスペーサと、サブフォトレジストスペーサと、黒色マトリクスと、前記黒色マトリクス、前記第２パッシベーション層及び前記第１パッシベーション層を貫通するビアホールとを形成し、前記メインフォトレジストスペーサは前記第１カラーレジストブロックの上方の位置に対応し、前記サブフォトレジストスペーサは前記第２カラーレジストブロックの上方の位置に対応し、前記ビアホールは前記ＴＦＴのドレイン電極によって完全に塞がれ；及び、
ステップＳ５において、一体型の前記メインフォトレジストスペーサ、前記サブフォトレジストスペーサ及び前記黒色マトリクス上に、これらを覆う透明導電薄膜を堆積させ、且つパターニング処理を施すことで、ピクセル電極と共通電極とを形成し、前記ピクセル電極は前記ビアホールを介して、前記ＴＦＴの前記ドレイン電極に接続されることを特徴とするＴＦＴ基板の製造方法。
【請求項２】
前記ステップＳ２では、スリット回折型のフォトマスクを用いて、前記カラーレジストに対してパターニング処理を施すことを特徴とする請求項１に記載のＴＦＴ基板の製造方法。
【請求項３】
前記ステップＳ２で堆積される前記カラーレジストは、赤色カラーレジスト、緑色カラーレジスト、及び青色カラーレジストを含むことを特徴とする請求項１に記載のＴＦＴ基板の製造方法。
【請求項４】
前記透明導電薄膜の材料は、インジウム・スズ酸化物であることを特徴とする請求項１に記載のＴＦＴ基板の製造方法。
【請求項５】
前記第１パッシベーション層及び前記第２パッシベーション層の材料はいずれも、窒化ケイ素、酸化ケイ素、又はこれら双方の組み合わせであることを特徴とする請求項１に記載のＴＦＴ基板の製造方法。
【請求項６】
前記第１カラーレジストブロック及び前記第２カラーレジストブロックはいずれも、島状を呈することを特徴とする請求項１に記載のＴＦＴ基板の製造方法。
【請求項７】
ベース基板と、
前記ベース基板上に設けられ、且つアレイ状に配列されたＴＦＴと、
前記ＴＦＴを覆う第１パッシベーション層と、
前記第１パッシベーション層上に設けられた、カラーレジスト層、第１カラーレジストブロック及び第２カラーレジストブロックと、
前記第１パッシベーション層、前記カラーレジスト層、前記第１カラーレジストブロック及び前記第２カラーレジストブロックを覆う第２パッシベーション層と、
前記第２パッシベーション層上に設けられた、一体型のメインフォトレジストスペーサ、サブフォトレジストスペーサ及び黒色マトリクスと、
前記黒色マトリクス上に設けられたピクセル電極及び共通電極と、を含むＴＦＴ基板構造であって、
前記第１カラーレジストブロックの高さは、前記第２カラーレジストブロックの高さよりも大きく、
前記メインフォトレジストスペーサは前記第１カラーレジストブロックの上方の位置に対応し、前記サブフォトレジストスペーサは前記第２カラーレジストブロックの上方の位置に対応し、
前記ピクセル電極は、前記黒色マトリクス、前記第２パッシベーション層及び前記第１パッシベーション層を貫通するビアホールを介して、前記ＴＦＴのドレイン電極に接続されており、
前記ビアホールは前記ＴＦＴの前記ドレイン電極によって完全に塞がれていることを特徴とするＴＦＴ基板構造。
【請求項８】
前記カラーレジスト層は、赤色カラーレジスト、緑色カラーレジスト、及び青色カラーレジストを含み、前記第１カラーレジストブロック及び前記第２カラーレジストブロックはいずれも、島状を呈することを特徴とする請求項７に記載のＴＦＴ基板構造。
【請求項９】
前記ピクセル電極及び前記共通電極の材料は、インジウム・スズ酸化物であることを特徴とする請求項７に記載のＴＦＴ基板構造。
【請求項１０】
前記第１パッシベーション層及び前記第２パッシベーション層の材料はいずれも、窒化ケイ素、酸化ケイ素、又はこれら双方の組み合わせであることを特徴とする請求項７に記載のＴＦＴ基板構造。
【請求項１１】
下記ステップＳ１乃至ステップＳ５を含むＴＦＴ基板の製造方法であって、
ステップＳ１において、ベース基板を提供し、アレイ状に配列されたＴＦＴを前記ベース基板上に形成した後、全てのＴＦＴを覆う第１パッシベーション層を一層堆積させ；
ステップＳ２において、前記第１パッシベーション層上にカラーレジストを堆積させ、且つパターニング処理を施すことで、カラーレジスト層と、第１カラーレジストブロックと、第２カラーレジストブロックとを形成し、前記第１カラーレジストブロックの高さは前記第２カラーレジストブロックの高さよりも大きく；
ステップＳ３において、前記第１パッシベーション層、前記カラーレジスト層、前記第１カラーレジストブロック及び前記第２カラーレジストブロック上に、これらを覆う第２パッシベーション層を堆積させ；
ステップＳ４において、前記第２パッシベーション層上に、これを覆う黒色フォトレジストを堆積させ、且つパターニング処理を施すことで、一体型のメインフォトレジストスペーサと、サブフォトレジストスペーサと、黒色マトリクスと、前記黒色マトリクス、前記第２パッシベーション層及び前記第１パッシベーション層を貫通するビアホールとを形成し、前記メインフォトレジストスペーサは前記第１カラーレジストブロックの上方の位置に対応し、前記サブフォトレジストスペーサは前記第２カラーレジストブロックの上方の位置に対応し、前記ビアホールは前記ＴＦＴのドレイン電極によって完全に塞がれ；及び、
ステップＳ５において、一体型の前記メインフォトレジストスペーサ、前記サブフォトレジストスペーサ及び前記黒色マトリクス上に、これらを覆う透明導電薄膜を堆積させ、且つパターニング処理を施すことで、ピクセル電極と共通電極とを形成し、前記ピクセル電極は前記ビアホールを介して、前記ＴＦＴの前記ドレイン電極に接続され、
前記ステップＳ２では、スリット回折型のフォトマスクを用いて、前記カラーレジストに対してパターニング処理を施し、
前記ステップＳ２で堆積される前記カラーレジストは、赤色カラーレジスト、緑色カラーレジスト、及び青色カラーレジストを含み、
前記透明導電薄膜の材料は、インジウム・スズ酸化物であり、
前記第１パッシベーション層及び前記第２パッシベーション層の材料はいずれも、窒化ケイ素、酸化ケイ素、又はこれら双方の組み合わせであり、
前記第１カラーレジストブロック及び前記第２カラーレジストブロックはいずれも、島状を呈することを特徴とするＴＦＴ基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はディスプレイ技術の分野に関するものであり、特にＴＦＴ基板の製造方法及びその構造に関するものである。
【背景技術】
【０００２】
液晶パネルとも略称される液晶ディスプレイパネル（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ、ＬＣＤ）は、薄型、省電力、無輻射等の多くの利点を有し、液晶テレビ、スマートフォン、デジタルカメラ、タブレットＰＣ、コンピューターディスプレイ又はノートパソコンのディスプレイ等に幅広く用いられており、フラットパネルディスプレイの分野において主導的な地位を確立している。
【０００３】
液晶パネルの構造として、通常、カラーフィルタ（Ｃｏｌｏｒ  Ｆｉｌｔｅｒ、ＣＦ）基板、薄膜トランジスタアレイ基板（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ  Ａｒｒａｙ  Ｓｕｂｓｔｒａｔｅ、ＴＦＴ  Ａｒｒａｙ  Ｓｕｂｓｔｒａｔｅ、略称ＴＦＴ基板）、及び両基板の間に配置された液晶層（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｌａｙｅｒ）で構成されている。その動作原理としては、２枚のガラス基板に駆動電圧を印加することで、液晶層の液晶分子の回転を制御し、バックライトモジュールからの光を屈折させて画像を生成する。
【０００４】
従来の液晶パネルにおいて、ＣＦ基板の一側には通常、フィルタリング用の複数色のカラーレジストと、遮光用の黒色マトリクス（Ｂｌａｃｋ  Ｍａｔｒｉｘ、ＢＭ）が設けられており、ＴＦＴ基板とＣＦ基板の間には専用のフォトレジストスペーサ（Ｐｈｏｔｏ  Ｓｐａｃｅ、ＰＳ）が設けられており、以って液晶層のセル厚を支持している。ディスプレイ技術の発展に伴い、ＢＭとＰＳとを組み合わせた技術（Ｂｌａｃｋ  Ｐｈｏｔｏ  Ｓｐａｃｅｒ、ＢＰＳ）が登場している。
【０００５】
ＢＰＳ１ｔｏｎｅ技術は、最もコストを節約することのできるＢＰＳ技術である。ＢＰＳ１ｔｏｎｅ技術とは、ＢＰＳ製造工程で用いられるフォトマスクが１つの透過率のみを有し、対応するＢＰＳ材料も１つの強度の光のみを感知する技術である。しかしながら、通常のＢＰＳ１ｔｏｎｅ技術では、有機物平坦化（ＰＦＡ）層の使用が必要となる。これは、通常のＢＰＳ１ｔｏｎｅ技術では島状（Ｉｓｌａｎｄ）構造が採用されており、２つのカラーレジストブロックを積み重ねてメインフォトレジストスペーサ（Ｍａｉｎ  ＰＳ）とし、１つのカラーレジストブロックをさらにサブフォトレジストスペーサ（Ｓｕｂ  ＰＳ）としているが、２つのカラーレジストブロックと１つのカラーレジストブロックとの高さの差が非常に大きく、得られるメインフォトレジストスペーサとサブフォトレジストスペーサとの間の段差も自ずと過度に大きくなり、有機物平坦化層で積み重ねた２層のカラーレジストブロックの高さに対して、平坦化を行なう必要があるためである。
【０００６】
材料コストを節約するために、有機物平坦化層を省いたＢＰＳ型ＴＦＴ基板が開発されている。図１及び図２を併せて参照されたい。有機物平坦化層を省いたＢＰＳ型ＴＦＴ基板では、単層の第１島状カラーレジストブロック４０２でメインフォトレジストスペーサ７０１を持ち上げており、同様に、単層の第２島状カラーレジストブロック４０３でサブフォトレジストスペーサ７０２を持ち上げているが、サブフォトレジストスペーサ７０２を持ち上げている第２島状カラーレジストブロック４０３は、スリット回折型（ＳＬＴ）のフォトマスクを用いたグレースケール露光により、第２島状カラーレジストブロック４０３用に照射される光を半透明の光とすることで形成される。対応するメインフォトレジストスペーサ７０１とサブフォトレジストスペーサ７０２との段差は即ち、第１島状カラーレジストブロック４０２の高さｈ１と第２島状カラーレジストブロック４０３の高さｈ２との差の値であり、且つ、このような段差は著しく大きいものではない。従って、カラーレジスト層４０１、第１島状カラーレジストブロック４０２及び第２島状カラーレジストブロック４０３上に有機物平坦化層を配置しなくてもよく、代わりに窒化ケイ素（ＳｉＮｘ）と酸化ケイ素（ＳｉＯｘ）とを組み合わせた第２パッシベーション層ＰＶ２で、カラーレジスト層４０１、第１島状カラーレジストブロック４０２、第２島状カラーレジストブロック４０３及び既存の第１パッシベーション層ＰＶ１上を覆う。ＢＰＳ型ＴＦＴ基板を製造する場合、まず、ＴＦＴ  Ｔと、ＴＦＴ  Ｔを覆う第１パッシベーション層ＰＶ１とをベース基板１０上に形成する。次に、カラーレジストを堆積させ、且つパターニング処理を施すことで、カラーレジスト層４０１と、第１島状カラーレジストブロック４０２と、第２島状カラーレジストブロック４０３とを形成する。そして、第２パッシベーション層ＰＶ２を堆積させ、且つパターニング処理を施した後、導電薄膜を堆積させ、且つエッチング処理を施すことで、ピクセル電極６０１及び共通電極６０２を形成する。最後に、第２パッシベーション層ＰＶ２、ピクセル電極６０１及び共通電極６０２上に、一体型のメインフォトレジストスペーサ７０１と、サブフォトレジストスペーサ７０２と、黒色マトリクス７０３とを形成する。
【０００７】
図３及び図４を併せて参照されたい。このような新しい構造を有するＢＰＳ型ＴＦＴ基板には、以下のような問題がある。黒色マトリクス７０３が存在する領域内のカラーレジストは全てくり抜かれるため、カラーレジストの縁部には傾斜が形成される。この傾斜の勾配が急すぎると、第２パッシベーション層ＰＶ２の形成が完了した後に、導電薄膜を形成する際に、傾斜の存在が導電薄膜のエッチング不良による残留物を生じさせ、残留した導電薄膜がピクセル電極６０１と共通電極６０２との短絡を引き起こす場合がある。
【発明の概要】
【発明が解決しようとする課題】
【０００８】
本発明の目的は、ＴＦＴ基板の製造方法を提供することであり、当該製造方法は、カラーレジスト縁部の傾斜が急すぎることでもたらされる導電薄膜の残留という問題を回避し、ピクセル電極と共通電極との間の短絡を防止することができる。
【０００９】
本発明のさらなる目的として、ピクセル電極と共通電極との間の短絡を防止することができるＴＦＴ基板の構造を提供する。
【課題を解決するための手段】
【００１０】
上述の目的を実現するために、本発明は先ずＴＦＴ基板の製造方法を提供し、当該ＴＦＴ基板の製造方法は、下記のステップＳ１乃至ステップＳ５を含み、
ステップＳ１において、ベース基板を提供し、アレイ状に配列されたＴＦＴを前記ベース基板上に形成した後、全てのＴＦＴを覆う第１パッシベーション層を一層堆積させ；
ステップＳ２において、前記第１パッシベーション層上にカラーレジストを堆積させ、且つパターニング処理を施すことで、カラーレジスト層と、第１カラーレジストブロックと、第２カラーレジストブロックとを形成し、前記第１カラーレジストブロックの高さは前記第２カラーレジストブロックの高さよりも大きく；
ステップＳ３において、前記第１パッシベーション層、前記カラーレジスト層、前記第１カラーレジストブロック及び前記第２カラーレジストブロック上に、これらを覆う第２パッシベーション層を堆積させ；
ステップＳ４において、前記第２パッシベーション層上に、これを覆う黒色フォトレジストを堆積させ、且つパターニング処理を施すことで、一体型のメインフォトレジストスペーサと、サブフォトレジストスペーサと、黒色マトリクスと、前記黒色マトリクス、前記第２パッシベーション層及び前記第１パッシベーション層を貫通するビアホールとを形成し、前記メインフォトレジストスペーサは前記第１カラーレジストブロックの上方の位置に対応し、前記サブフォトレジストスペーサは前記第２カラーレジストブロックの上方の位置に対応し、前記ビアホールは前記ＴＦＴのドレイン電極によって完全に塞がれ；及び、
ステップＳ５において、一体型の前記メインフォトレジストスペーサ、前記サブフォトレジストスペーサ及び前記黒色マトリクス上に、これらを覆う透明導電薄膜を堆積させ、且つパターニング処理を施すことで、ピクセル電極と共通電極とを形成し、前記ピクセル電極は前記ビアホールを介して、前記ＴＦＴの前記ドレイン電極に接続される。
【００１１】
前記ステップＳ２では、スリット回折型のフォトマスクを用いて、前記カラーレジストに対してパターニング処理を施す。
【００１２】
前記ステップＳ２で堆積される前記カラーレジストは、赤色カラーレジスト、緑色カラーレジスト、及び青色カラーレジストを含む。
【００１３】
前記透明導電薄膜の材料は、インジウム・スズ酸化物である。
【００１４】
前記第１パッシベーション層及び前記第２パッシベーション層の材料はいずれも、窒化ケイ素、酸化ケイ素、又はこれら双方の組み合わせである。
【００１５】
前記第１カラーレジストブロック及び前記第２カラーレジストブロックはいずれも、島状を呈する。
【００１６】
本発明はさらにＴＦＴ基板構造を提供し、当該ＴＦＴ基板構造は、
ベース基板と、
前記ベース基板上に設けられ、且つアレイ状に配列されたＴＦＴと、
前記ＴＦＴを覆う第１パッシベーション層と、
前記第１パッシベーション層上に設けられた、カラーレジスト層、第１カラーレジストブロック及び第２カラーレジストブロックと、
前記第１パッシベーション層、前記カラーレジスト層、前記第１カラーレジストブロック及び前記第２カラーレジストブロックを覆う第２パッシベーション層と、
前記第２パッシベーション層上に設けられた、一体型のメインフォトレジストスペーサ、サブフォトレジストスペーサ及び黒色マトリクスと、
前記黒色マトリクス上に設けられたピクセル電極及び共通電極と、を含み、
前記第１カラーレジストブロックの高さは、前記第２カラーレジストブロックの高さよりも大きく、
前記メインフォトレジストスペーサは前記第１カラーレジストブロックの上方の位置に対応し、前記サブフォトレジストスペーサは前記第２カラーレジストブロックの上方の位置に対応し、
前記ピクセル電極は、前記黒色マトリクス、前記第２パッシベーション層及び前記第１パッシベーション層を貫通するビアホールを介して、前記ＴＦＴのドレイン電極に接続されており、
前記ビアホールは前記ＴＦＴの前記ドレイン電極によって完全に塞がれている。
【００１７】
前記カラーレジスト層は、赤色カラーレジスト、緑色カラーレジスト、及び青色カラーレジストを含み、前記第１カラーレジストブロック及び前記第２カラーレジストブロックはいずれも、島状を呈する。
【００１８】
前記ピクセル電極７１及び前記共通電極７２の材料は、インジウム・スズ酸化物である。
【００１９】
前記第１パッシベーション層及び前記第２パッシベーション層の材料はいずれも、窒化ケイ素、酸化ケイ素、又はこれら双方の組み合わせである。
【００２０】
本発明はＴＦＴ基板の製造方法をさらに提供し、当該ＴＦＴ基板の製造方法は下記のステップＳ１乃至ステップＳ５を含み、
ステップＳ１において、ベース基板を提供し、アレイ状に配列されたＴＦＴを前記ベース基板上に形成した後、全てのＴＦＴを覆う第１パッシベーション層を一層堆積させ；
ステップＳ２において、前記第１パッシベーション層上にカラーレジストを堆積させ、且つパターニング処理を施すことで、カラーレジスト層と、第１カラーレジストブロックと、第２カラーレジストブロックとを形成し、前記第１カラーレジストブロックの高さは前記第２カラーレジストブロックの高さよりも大きく；
ステップＳ３において、前記第１パッシベーション層、前記カラーレジスト層、前記第１カラーレジストブロック及び前記第２カラーレジストブロック上に、これらを覆う第２パッシベーション層を堆積させ；
ステップＳ４において、前記第２パッシベーション層上に、これを覆う黒色フォトレジストを堆積させ、且つパターニング処理を施すことで、一体型のメインフォトレジストスペーサと、サブフォトレジストスペーサと、黒色マトリクスと、前記黒色マトリクス、前記第２パッシベーション層及び前記第１パッシベーション層を貫通するビアホールとを形成し、前記メインフォトレジストスペーサは前記第１カラーレジストブロックの上方の位置に対応し、前記サブフォトレジストスペーサは前記第２カラーレジストブロックの上方の位置に対応し、前記ビアホールは前記ＴＦＴのドレイン電極によって完全に塞がれ；及び、
ステップＳ５において、一体型の前記メインフォトレジストスペーサ、前記サブフォトレジストスペーサ及び前記黒色マトリクス上に、これらを覆う透明導電薄膜を堆積させ、且つパターニング処理を施すことで、ピクセル電極と共通電極とを形成し、前記ピクセル電極は前記ビアホールを介して、前記ＴＦＴの前記ドレイン電極に接続され、
前記ステップＳ２では、スリット回折型のフォトマスクを用いて、前記カラーレジストに対してパターニング処理を施し、
前記ステップＳ２で堆積される前記カラーレジストは、赤色カラーレジスト、緑色カラーレジスト、及び青色カラーレジストを含み、
前記透明導電薄膜の材料は、インジウム・スズ酸化物であり、
前記第１パッシベーション層及び前記第２パッシベーション層の材料はいずれも、窒化ケイ素、酸化ケイ素、又はこれら双方の組み合わせであり、
前記第１カラーレジストブロック及び前記第２カラーレジストブロックはいずれも、島状を呈する。
【発明の効果】
【００２１】
本発明の提供するＴＦＴ基板の製造方法において、第２パッシベーション層を覆う黒色フォトレジストを当該第２パッシベーション層上に堆積させ、且つパターニング処理を施すことで、一体型のメインフォトレジストスペーサと、サブフォトレジストスペーサと、黒色マトリクスとを形成する。その後、さらに前記一体型のメインフォトレジストスペーサ、サブフォトレジストスペーサ及び黒色マトリクス上に、これらを覆う透明導電薄膜を堆積させ、且つパターニング処理を施すことで、ピクセル電極と共通電極とを形成する。一体型のメインフォトレジストスペーサ、サブフォトレジストスペーサ及び黒色マトリクスが、黒色マトリクスの存在する領域内のカラーレジストがくり抜かれた空間を充填し且つ覆うことで、ピクセル電極及び共通電極はより平坦な黒色マトリクス上に形成され、カラーレジスト縁部の傾斜が急すぎることでもたらされる導電薄膜エッチングの残留という問題を回避でき、ピクセル電極と共通電極との短絡を防止することができる。本発明の提供するＴＦＴ基板構造において、前記第２パッシベーション層上に、一体型のメインフォトレジストスペーサ、サブフォトレジストスペーサ及び黒色マトリクスが設けられており、前記黒色マトリクス上にはピクセル電極及び共通電極が設けられている。加えて、一体型のメインフォトレジストスペーサ、サブフォトレジストスペーサ及び黒色マトリクスは、黒色マトリクスの存在する領域内のカラーレジストがくり抜かれた空間を充填し且つ覆う。これにより、ピクセル電極及び共通電極はより平坦な黒色マトリクス上に位置するようになり、製造工程における、カラーレジスト縁部の傾斜が急すぎることでもたらされる導電薄膜エッチングの残留という問題を回避でき、ピクセル電極と共通電極との短絡を防止することができる。
【図面の簡単な説明】
【００２２】
本発明の特徴及び技術内容をより理解するために、以下の本発明の詳細な説明及び添付の図面を参照されたい。なお、添付の図面は参考及び説明に供するためのものに過ぎず、本発明を限定するものではない。
【００２３】
添付の図面において、
【図１】有機物平坦化層を省いた既存のＢＰＳ型ＴＦＴ基板の平面図である。
【図２】図１中のＡ−Ａに対応した断面図である。
【図３】有機物平坦化層を省いた既存のＢＰＳ型ＴＦＴ基板において、ピクセル電極と共通電極が短絡する場合を示す平面図である。
【図４】有機物平坦化層を省いた既存のＢＰＳ型ＴＦＴ基板において、導電薄膜エッチング残留が生じ易いことを示す断面図である。
【図５】本発明におけるＴＦＴ基板の製造方法のフローチャートである。
【図６】本発明におけるＴＦＴ基板のカラーレジスト層、第１カラーレジストブロック及び第２カラーレジストブロックを示す平面図である。
【図７】本発明におけるＴＦＴ基板の、図６中のＢ−Ｂに対応した断面図である。
【図８】本発明におけるＴＦＴ基板において、導電薄膜エッチング残留が生じるのを回避できることを示す断面図である。
【発明を実施するための形態】
【００２４】
本発明で採用されている技術的手段及びその効果についてさらに説明するために、以下において、本発明の好ましい実施形態及び添付の図面を組み合わせた上で詳述する。
【００２５】
図５、図６及び図７を併せて参照されたい。本発明は先ずＴＦＴ基板の製造方法を提供し、当該ＴＦＴ基板の製造方法は、以下のステップを含む。
【００２６】
ステップＳ１：ベース基板１を提供し、アレイ状に配列されたＴＦＴ  Ｔを前記ベース基板１上に形成した後、全てのＴＦＴ  Ｔを覆う第１パッシベーション層ＰＶ１を一層堆積させる。
【００２７】
具体的には、
前記ベース基板１は好ましくは、ガラス基板である。
【００２８】
既存の通常の製造工程により、アレイ状に配列されたＴＦＴ  Ｔを前記ベース基板１上に形成すればよく、ここではその説明を展開しない。前記ＴＦＴ  Ｔは、ゲート電極、ゲート絶縁層、半導体活性層、層間絶縁層、ソース電極及びドレイン電極Ｄを含んでおり、これは従来技術と相違がないため、ここではその説明を展開しない。
【００２９】
前記第１パッシベーション層ＰＶ１の材料は、窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）、又はこれら双方の組み合わせである。
【００３０】
ステップＳ２：前記第１パッシベーション層ＰＶ１上にカラーレジストを堆積させ、且つパターニング処理を施すことで、カラーレジスト層４１と、島状の第１カラーレジストブロック４２と、島状の第２カラーレジストブロック４３とを形成し、第１カラーレジストブロック４２の高さｈ１は、第２カラーレジストブロック４３の高さｈ２よりも大きい。
【００３１】
具体的には、当該ステップＳ２で堆積されるカラーレジストは、赤色カラーレジストＲ、緑色カラーレジストＧ、及び青色カラーレジストＢを含む。
【００３２】
当該ステップＳ２では、スリット回折型のフォトマスクを用いて、カラーレジストに対してパターニング処理を施す。スリット回折型のフォトマスクはグレースケール露光を可能とし、第２カラーレジストブロック４３に照射される光は半透明の光であり、第１カラーレジストブロック４２に照射される光の強度は、第２カラーレジストブロック４３に照射される光の強度よりも高い。従って、第１カラーレジストブロック４２の高さｈ１は、第２カラーレジストブロック４３の高さｈ２よりも大きいものの、二者間の値に大きな差異はない。
【００３３】
ステップＳ３：前記第１パッシベーション層ＰＶ１、カラーレジスト層４１、第１カラーレジストブロック４２及び第２カラーレジストブロック４３上に、これらを覆う第２パッシベーション層ＰＶ２を堆積させる。
【００３４】
具体的には、前記第２パッシベーション層ＰＶ２の材料も同様に、ＳｉＮｘ、ＳｉＯｘ、又はこれら双方の組み合わせである。
【００３５】
ステップＳ４：ＢＰＳ技術を用いて、前記第２パッシベーション層ＰＶ２上に、これを覆う黒色フォトレジストを堆積させ、且つパターニング処理を施すことで、一体型のメインフォトレジストスペーサ６１と、サブフォトレジストスペーサ６２と、黒色マトリクス６３と、前記黒色マトリクス６３、第２パッシベーション層ＰＶ２及び第１パッシベーション層ＰＶ１を貫通するビアホールＶとを形成する。ここで、前記メインフォトレジストスペーサ６１は第１カラーレジストブロック４２の上方の位置に対応し、前記サブフォトレジストスペーサ６２は第２カラーレジストブロック４３の上方の位置に対応する。
【００３６】
前記ステップＳ２で形成された第１カラーレジストブロック４２の高さｈ１が第２カラーレジストブロック４３の高さｈ２よりも大きく、第１カラーレジストブロック４２がメインフォトレジストスペーサ６１を持ち上げ、第２カラーレジストブロック４３がサブフォトレジストスペーサ６２を持ち上げているため、メインフォトレジストスペーサ６１とサブフォトレジストスペーサ６２との間には対応する段差が存在しており、当該段差は即ち、第１カラーレジストブロック４２の高さｈ１と第２カラーレジストブロック４３の高さｈ２との間の差の値となる。
【００３７】
ここで言及すべき点として、前記ビアホールＶはＴＦＴ  Ｔのドレイン電極Ｄの上方に位置しているものの、ＴＦＴ  Ｔのドレイン電極Ｄによって完全に塞がれている。このような設計とした目的は、ＴＦＴ  Ｔのドレイン電極Ｄの金属遮光特性を利用して、ビアホールＶを穿設したために前記黒色マトリクス６３が有することとなる光漏れのリスクを補填することにある。
【００３８】
ステップＳ５：前記一体型のメインフォトレジストスペーサ６１、サブフォトレジストスペーサ６２及び黒色マトリクス６３上に、これらを覆う透明導電薄膜を堆積させ、且つパターニング処理を施すことで、ピクセル電極７１と共通電極７２とを形成し、前記ピクセル電極７１は前記ビアホールＶを介して、ＴＦＴ  Ｔのドレイン電極Ｄに接続される。
【００３９】
具体的には、前記透明導電薄膜の材料は好ましくは、インジウム・スズ酸化物（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ、ＩＴＯ）である。
【００４０】
上記ＴＦＴ基板の製造方法において、第２パッシベーション層ＰＶ２を覆う黒色フォトレジストを当該第２パッシベーション層ＰＶ２上に堆積させ、且つパターニング処理を施すことで、一体型のメインフォトレジストスペーサ６１と、サブフォトレジストスペーサ６２と、黒色マトリクス６３とを形成する。その後、さらに前記一体型のメインフォトレジストスペーサ６１、サブフォトレジストスペーサ６２及び黒色マトリクス６３上に、これらを覆う透明導電薄膜を堆積させ、且つパターニング処理を施すことで、ピクセル電極７１と共通電極７２とを形成する。一体型のメインフォトレジストスペーサ６１、サブフォトレジストスペーサ６２及び黒色マトリクス６３が、黒色マトリクス６３の存在する領域内のカラーレジストがくり抜かれた空間を充填し且つ覆うことで、ピクセル電極７１及び共通電極７２はより平坦な黒色マトリクス６３上に形成され、図８に示すように、カラーレジスト縁部の傾斜が急すぎることでもたらされる導電薄膜エッチングの残留という問題を回避でき、ピクセル電極７１と共通電極７２との短絡を防止することができる。また、前記ビアホールＶはＴＦＴ  Ｔのドレイン電極Ｄの上方に形成されており、ＴＦＴ  Ｔのドレイン電極Ｄの金属遮光特性を利用して、ビアホールＶを穿設したために前記黒色マトリクス６３が有することとなる光漏れのリスクを補填することができる。
【００４１】
図６乃至図８を同時に参照されたい。本発明はさらにＴＦＴ基板構造を提供し、当該ＴＦＴ基板構造は、
ベース基板１と、
前記ベース基板１上に設けられ、且つアレイ状に配列されたＴＦＴ  Ｔと、
前記ＴＦＴ  Ｔを覆う第１パッシベーション層ＰＶ１と、
前記第１パッシベーション層ＰＶ１上に設けられた、カラーレジスト層４１、島状の第１カラーレジストブロック４２及び島状の第２カラーレジストブロック４３と、
前記第１パッシベーション層ＰＶ１、カラーレジスト層４１、第１カラーレジストブロック４２及び第２カラーレジストブロック４３を覆う第２パッシベーション層ＰＶ２と、
前記第２パッシベーション層ＰＶ２上に設けられた、一体型のメインフォトレジストスペーサ６１、サブフォトレジストスペーサ６２及び黒色マトリクス６３と、
前記黒色マトリクス６３上に設けられたピクセル電極７１及び共通電極７２と、を含んでおり、
前記第１カラーレジストブロック４２の高さｈ１は、第２カラーレジストブロック４３の高さｈ２よりも大きく、
前記メインフォトレジストスペーサ６１は第１カラーレジストブロック４２の上方の位置に対応し、前記サブフォトレジストスペーサ６２は第２カラーレジストブロック４３の上方の位置に対応し、
前記ピクセル電極７１は、前記黒色マトリクス６３、第２パッシベーション層ＰＶ２及び第１パッシベーション層ＰＶ１を貫通するビアホールＶを介して、ＴＦＴ  Ｔのドレイン電極Ｄに接続されている。
【００４２】
具体的には、
前記ベース基板１は好ましくは、ガラス基板であり、
前記第１パッシベーション層ＰＶ１及び第２パッシベーション層ＰＶ２の材料はいずれも、ＳｉＮｘ、ＳｉＯｘ、又はこれら双方の組み合わせであり、
前記カラーレジスト４１は、赤色カラーレジストＲ、緑色カラーレジストＧ、及び青色カラーレジストＢを含み、
前記ピクセル電極７１及び共通電極７２の材料は、インジウム・スズ酸化物である。
【００４３】
本発明のＴＦＴ基板構造において、前記第２パッシベーション層ＰＶ２上に、一体型のメインフォトレジストスペーサ６１、サブフォトレジストスペーサ６２及び黒色マトリクス６３が設けられており、前記黒色マトリクス６３上にはピクセル電極７１及び共通電極７２が設けられている。加えて、一体型のメインフォトレジストスペーサ６１、サブフォトレジストスペーサ６２及び黒色マトリクス６３は、黒色マトリクス６３の存在する領域内のカラーレジストがくり抜かれた空間を充填し且つ覆う。これにより、ピクセル電極７１及び共通電極７２はより平坦な黒色マトリクス６３上に位置するようになり、製造工程における、カラーレジスト縁部の傾斜が急すぎることでもたらされる導電薄膜エッチングの残留という問題を回避でき、ピクセル電極７１と共通電極７２との短絡を防止することができる。
【００４４】
ここで言及すべき点として、前記ビアホールＶはＴＦＴ  Ｔのドレイン電極Ｄの上方に位置し、且つＴＦＴＴのドレイン電極Ｄによって完全に塞がれている。ＴＦＴ  Ｔのドレイン電極Ｄの金属遮光特性を利用して、ビアホールＶを穿設したために前記黒色マトリクス６３が有することとなる光漏れのリスクを補填することができる。
【００４５】
以上のように、本発明のＴＦＴ基板の製造方法において、第２パッシベーション層を覆う黒色フォトレジストを当該第２パッシベーション層上に堆積させ、且つパターニング処理を施すことで、一体型のメインフォトレジストスペーサと、サブフォトレジストスペーサと、黒色マトリクスとを形成する。その後、さらに前記一体型のメインフォトレジストスペーサ、サブフォトレジストスペーサ及び黒色マトリクス上に、これらを覆う透明導電薄膜を堆積させ、且つパターニング処理を施すことで、ピクセル電極と共通電極とを形成する。一体型のメインフォトレジストスペーサ、サブフォトレジストスペーサ及び黒色マトリクスが、黒色マトリクスの存在する領域内のカラーレジストがくり抜かれた空間を充填し且つ覆うことで、ピクセル電極及び共通電極はより平坦な黒色マトリクス上に形成され、カラーレジスト縁部の傾斜が急すぎることでもたらされる導電薄膜エッチングの残留という問題を回避でき、ピクセル電極と共通電極との短絡を防止することができる。本発明のＴＦＴ基板構造において、前記第２パッシベーション層上に、一体型のメインフォトレジストスペーサ、サブフォトレジストスペーサ及び黒色マトリクスが設けられており、前記黒色マトリクス上にはピクセル電極及び共通電極が設けられている。加えて、一体型のメインフォトレジストスペーサ、サブフォトレジストスペーサ及び黒色マトリクスは、黒色マトリクスの存在する領域内のカラーレジストがくり抜かれた空間を充填し且つ覆う。これにより、ピクセル電極及び共通電極はより平坦な黒色マトリクス上に位置するようになり、製造工程における、カラーレジスト縁部の傾斜が急すぎることでもたらされる導電薄膜エッチングの残留という問題を回避でき、ピクセル電極と共通電極との短絡を防止することができる。
【００４６】
このように、本分野における通常の技術者は、本発明の技術案及び技術的思想に基づいて、その他各種の対応する改変及び変形を行なうことができ、これら改変及び変形はいずれも本発明の特許請求の範囲に属するものである。
【図１】
2020533626.tif 000003
【図２】
2020533626.tif 000004
【図３】
2020533626.tif 000005
【図４】
2020533626.tif 000006
【図５】
2020533626.tif 000007
【図６】
2020533626.tif 000008
【図７】
2020533626.tif 000009
【図８】
2020533626.tif 000010
【国際調査報告】
2020533626.tif 000011
2020533626.tif 000012
2020533626.tif 000013
2020533626.tif 000014