(57)【要約】ＧａＮ  ＦＥＴやＡｌＧａＮ／ＧａＮ  ＨＥＭＴデバイスなどのように、高度にスケーリングされた高電力の電子および光電子デバイスの熱管理を改善するためのデバイス構造および方法に関し、そのようなデバイスにダイヤモンドエアブリッジを実装することにより、排熱が除去される。ダイヤモンドエアブリッジは、誘電体材料層の表面、ＩＩＩ族窒化物材料の表面またはダイヤモンド多結晶核生成層の表面で成長可能な多結晶ダイヤモンド材料層から形成することができ、下地材料との成長界面で高い熱伝導率を持つように最適化され得る。【選択図】図１−２
2020517119.tif 000002
【特許請求の範囲】
【請求項１】
以下を備える電子デバイス：
基板上に配置されたバッファ層；
前記バッファ層の上面にエピタキシャル成長したバリア層；
前記バリア層の上面に配置されたソース、ゲートおよびドレインの接点；
前記ソース、ゲートおよびドレインの間に延在する多結晶ダイヤモンド材料層；
ここで、前記ダイヤモンド材料層は、前記ソースと前記ゲートの間および前記ゲートと前記ドレインの間に、浮遊したダイヤモンドエアブリッジを形成するように、エアギャップ（air gap）によってバリア層の上面から分離されている。
【請求項２】
前記ダイヤモンド材料層は、前記ソース、ゲートおよびドレインの上面に沿って延在し、かつ、前記ソース、ゲートおよびドレインへの電気的接触用の開口部を形成するようにパターニングされている、請求項１に記載の電子デバイス。
【請求項３】
前記ダイヤモンド材料層は、前記ソースおよびドレインの上面に沿って延在し、かつ、前記ソースおよびドレインへの電気的接触用の開口部を形成するようにパターニングされ、前記ダイヤモンド材料層は、さらに、ゲート用の開口部を形成するようにパターニングされており、ゲートは、ダイヤモンド材料層の上面の上方に突出し、当該上面に沿って横方向に延在している、請求項１に記載の電子デバイス。
【請求項４】
前記ダイヤモンド材料層は、ナノ結晶ダイヤモンド材料層である、請求項１に記載の電子デバイス。
【請求項５】
前記ソースと前記ゲートの間および前記ゲートと前記ドレインの間における前記バリア層の上面に配置されたパッシベーション層をさらに備える、請求項１に記載の電子デバイス。
【請求項６】
前記パッシベーション層の上面に、前記ゲートの側面に沿って、および前記ゲートと前記バリア層の間に配置された誘電体層をさらに備える、請求項５に記載の電子デバイス。
【請求項７】
前記ダイヤモンド材料層の上面に配置された誘電体層をさらに備える、請求項１に記載の電子デバイス。
【請求項８】
前記ゲート電極の一部は、前記ダイヤモンド材料層を介して前記バリア層の上面まで延在し、前記デバイスは、前記ダイヤモンド材料層を介して前記バリア層の上面まで延在する前記ゲートの一部をカプセル化するように、前記ダイヤモンド材料層の上面に配置されかつ前記ゲートの側面に沿って配置された誘電体層をさらに備える、請求項１に記載の電子デバイス。
【請求項９】
前記ダイヤモンド材料層と前記バリア層の間のエアキャップをカプセル化するように、前記バリア層の上面に、前記ダイヤモンド材料層の下面に、ならびに前記ソース、ゲートおよびドレインの電極の側面に配置された第１の誘電体層をさらに備える、請求項１に記載の電子デバイス。
【請求項１０】
前記ダイヤモンド材料層の上面に、ならびに前記ゲートの側面および上部に沿って配置された第２の誘電体材料層をさらに備え；および
前記第２のダイヤモンド材料層の上面に配置されたパッシベーション層をさらに備える、請求項９に記載の電子デバイス。
【請求項１１】
前記電子デバイスは、ＧａＮバッファ層およびＡｌＧａＮバリア層を有するＡｌＧａＮ／ＧａＮ高電子移動度トランジスタを含む、請求項１に記載の電子デバイス。
【請求項１２】
前記ソースおよびドレインの電極は、チタン、アルミニウム、白金、ニッケル、金、またはそれらの層状の組み合わせを含む、請求項１に記載の電子デバイス。
【請求項１３】
前記ソースおよびドレインは、オーミック層が上に堆積したｎ＋エピタキシャル層を含む、請求項１に記載の電子デバイス。
【請求項１４】
前記ゲートは、前記ＩＩＩ族窒化物材料の表面に接触する、金属窒化物材料層、高融点金属層、合金金属層または銅層を含む、請求項１に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
クロスリファレンス
本出願は、非暫定的であり、かつ、米国特許法（35 U.S.C.）第１１９条に従い、２０１７年４月１０日に提出された米国仮特許出願第６２／４８３，７４５号に基づく優先権の利益を主張する。
【０００２】
本開示は、高電子移動度トランジスタ（High Electron Mobility Transistors）（ＨＥＭＴｓ）、特に、デバイスの熱管理（thermal management）を提供するためダイヤモンド層が組み込まれたＨＥＭＴｓに関する。
【背景技術】
【０００３】
ゲートとドレインの間およびゲートとソースの間の寄生容量は、特に高周波で、ＧａＮベースの高電子移動度トランジスタ（ＨＥＭＴ）の効率に大きく影響する。ゲートからドレイン、ソースおよびボディへの静電容量の重要な決定因子は、ゲートからドレインおよびゲートからソース領域におけるパッシベーション材料の厚さと誘電率である。誘電率が低いパッシベーション材料層では、ゲートとドレイン間およびゲートとソース間の静電容量が低くなるであろう。
【０００４】
過去数年で、ＧａＮベースの高電子移動度トランジスタ（ＨＥＭＴ）技術が著しく改善された。これの多くは、材料成長、デバイス設計およびデバイス製造の改善によるものである。電力付加効率の大幅な改善にもかかわらず、ＲＦ、マイクロ波、ミリ波および電力スイッチングアプリケーション向けに設計されたＧａＮ  ＨＥＭＴｓは、熱を放散する能力によって厳しく制限されるため、大幅に低減された電力レベル、パルス長およびデューティサイクルで動作する必要があることがますます明らかになってきている。
【０００５】
最近の熱シミュレーションでは、熱インピーダンスの主な原因は、基板ではなく、むしろ、近チャネルデバイス領域（数メガワットと推定）における非常に高い電力消費密度、および、温度上昇に伴う熱伝導率の大幅な低下に起因して、ＩＩＩ族窒化物半導体材料層が周囲の材料と基板に熱を局所的に拡散する能力であることが示されている。チャネルの近くで放散される熱電力を局所的に拡散する機能を統合すると、デバイス全体のパフォーマンスに大きな影響を与え、総出力の大幅な改善が可能になる。
【０００６】
電子デバイスにダイヤモンドを堆積することにより熱管理を実施する従来の方法は、追加の不利な静電容量をもたらした。例えば、Ｋｕｂらの米国特許第８，０３９，３０１号明細書「ダイヤモンド後のゲート・トランジスタ」に記載されているように、絶縁ダイヤモンドが、ＡｌＧａＮ／ＧａＮ高電子移動度トランジスタ（ここではＨＥＭＴと呼ばれる。）のゲートとドレインの間に配置されることで、ゲートに隣接する高電力密度領域からの熱が取り出される。ダイヤモンド材料の誘電率は約６であり、低いものの、ゲートとドレインの間の追加の容量結合をもたらし、高周波でゲインが失われる。Ｈｏｂａｒｔらの米国特許第９，１５９，６４１号明細書「パターン化された半導体基板中のナノ結晶ダイヤモンド三次元膜」、Ｋｕｂらの米国特許第９，２４６，３０５号明細書「統合されたダイヤモンドを備えた発光デバイス」、Ｈｏｂａｒｔらの米国特許第９，３０５，８５８号明細書「パターン化された半導体基板中のナノ結晶ダイヤモンド三次元膜」、Ｋｏｅｈｌｅｒらの米国特許第９，３３１，１６３号明細書「ダイヤモンドゲートを備えたトランジスタ」、および、Ｋｏｅｈｌｅｒらの米国特許第９，４６６，６８４号明細書「ダイヤモンドゲートを備えたトランジスタ」も参照のこと。
【０００７】
この問題は、非常に高周波のデバイス（トランジスタ）にとって非常に深刻になる。これは、長い通過時間を実現するために、ゲートとドレインの間隔が縮小されているからである。ただし、同時に、ゲートとドレイン間の容量結合が増加する。これらの高度にスケーリングされた（highly scaled）デバイスのゲートとドレインの間に高誘電率材料を挿入すると、容量結合が増加するだけで、高周波でのゲインの損失が生じてしまう。
【発明の概要】
【０００８】
この概要は、詳細な説明でさらに説明する概念の選択を簡略化した形で紹介することを目的としている。この概要は、クレームされた主題の主要なまたは本質的な特徴を特定することを意図しておらず、クレームされた主題の範囲を決定する際の補助として使用されることも意図していない。代わりに、ここで説明されかつクレームされている主題の簡単な概要として単に提示している。
【０００９】
本発明は、ＧａＮ電界効果トランジスタ（ＦＥＴ）、より具体的にはＡｌＧａＮ／ＧａＮ  ＨＥＭＴ（高電子移動度トランジスタ）デバイスなど、高度にスケーリングされた高出力の電子および光電子デバイスにおいて、熱管理を改善するデバイス構造および方法を提供し、それは、ダイヤモンドエアブリッジ（diamond air bridges）をそのようなデバイスに実装して廃熱を除去することにより実行される。
【００１０】
本発明によれば、半導体ヘテロ構造の犠牲層（sacrificial layer）上にダイヤモンド材料層が堆積される。次に、犠牲層が除去され、ダイヤモンドエアブリッジとして浮遊した（suspended）ダイヤモンド材料層が残される。
【００１１】
多くの実施形態では、ダイヤモンド材料層はナノ結晶ダイヤモンド材料層である。ダイヤモンド材料層は、誘電体材料層の表面、ＩＩＩ族窒化物材料の表面、または、誘電体材料層の表面もしくはＩＩＩ族窒化物材料表面に形成されるダイヤモンドナノ結晶核生成層の表面に成長させることができ、かつ、下地材料との成長界面で高い熱伝導率を持つように最適化できる。
【００１２】
いくつかの実施形態において、ダイヤモンド材料層は、ゲート電極が形成される前に形成され、他の実施形態においては、ダイヤモンド材料層はその後に形成される。
【００１３】
いくつかの実施形態では、パッシベーション層はＩＩＩ族窒化物材料層の表面上に堆積され、犠牲層はパッシベーション層上に堆積される。
【００１４】
いくつかの実施形態では、誘電体材料層はパッシベーション層上に堆積される。
【００１５】
いくつかの実施形態では、誘電体材料層はダイヤモンド層上に堆積される。
【００１６】
いくつかの実施形態では、パッシベーション層は誘電体材料層上に堆積される。
【図面の簡単な説明】
【００１７】
【図１−１】図１Ａ〜１Ｃは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの例示的な実施形態の態様を示すブロック概略図である。
【図１−２】図１Ｄ〜１Ｆは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの例示的な実施形態の態様を示すブロック概略図である。
【図２−１】図２Ａ〜２Ｃは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの別の例示的な実施形態の態様を示すブロック概略図である。
【図２−２】図２Ｄ〜２Ｆは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの別の例示的な実施形態の態様を示すブロック概略図である。
【図２−３】図２Ｇ〜２Ｈは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの別の例示的な実施形態の態様を示すブロック概略図である。
【図３】図３Ａおよび３Ｂは、図１Ａ〜１Ｆおよび図２Ａ〜２Ｈに描かれたＨＥＭＴの追加の態様を示すブロック概略図である。
【図４−１】図４Ａ〜４Ｃは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの別の例示的な実施形態の態様を示すブロック概略図である。
【図４−２】図４Ｄ〜４Ｆは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの別の例示的な実施形態の態様を示すブロック概略図である。
【図４−３】図４Ｇ〜４Ｉは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの別の例示的な実施形態の態様を示すブロック概略図である。
【図５−１】図５Ａ〜５Ｃは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの別の例示的な実施形態の態様を示すブロック概略図である。
【図５−２】図５Ｄ〜５Ｆは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの別の例示的な実施形態の態様を示すブロック概略図である。
【図６−１】図６Ａ〜６Ｃは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの別の例示的な実施形態の態様を示すブロック概略図である。
【図６−２】図６Ｄ〜６Ｆは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの別の例示的な実施形態の態様を示すブロック概略図である。
【図６−３】図６Ｇ〜６Ｈは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの別の例示的な実施形態の態様を示すブロック概略図である。
【図７−１】図７Ａ〜７Ｃは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの別の例示的な実施形態の態様を示すブロック概略図である。
【図７−２】図７Ｄ〜７Ｅは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの別の例示的な実施形態の態様を示すブロック概略図である。
【図７−３】図７Ｆ〜７Ｇは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの別の例示的な実施形態の態様を示すブロック概略図である。
【図８−１】図８Ａ〜８Ｂは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの別の例示的な実施形態の態様を示すブロック概略図である。
【図８−２】図８Ｃ〜８Ｄは、本開示によるダイヤモンドエアブリッジを有するＨＥＭＴの別の例示的な実施形態の態様を示すブロック概略図である。
【図９】図９Ａおよび９Ｂは、本発明によるダイヤモンドエアブリッジを形成する方法の具体化された態様を示すＳＥＭ画像である。
【発明を実施するための形態】
【００１８】
上記で要約された本発明の態様および特徴は、様々な形態で実施することができる。以下の説明は、例示として、態様と機能を実施できる組み合わせと構成を示している。説明された態様、特徴および／または実施形態は単なる例であり、当業者は、本開示の範囲から逸脱することなく、他の態様、特徴および／または実施形態を利用するか、構造的および機能的な修正を行うことができることが理解される。
【００１９】
本発明は、ＧａＮ電界効果トランジスタ（ＦＥＴ）、より具体的にはＡｌＧａＮ／ＧａＮ  ＨＥＭＴ（高電子移動度トランジスタ）デバイスなど、高度にスケーリングされた高出力の電子および光電子デバイスにおいて、熱管理を改善するデバイス構造および方法を提供し、それは、ダイヤモンドエアブリッジをそのようなデバイスに実装して廃熱を除去することにより実行される。
【００２０】
多くの実施形態では、ダイヤモンド材料層はナノ結晶ダイヤモンド材料層である。いくつかの実施形態において、ダイヤモンド材料層は、約３００Ｗ／ｍＫより高い熱伝導率を有してもよく、他の実施形態において、ダイヤモンド材料層は、約８００Ｗ／ｍＫより高く、約１２００Ｗ／ｍＫより高く、約１６００Ｗ／ｍＫより高く、約２０００Ｗ／ｍＫより高く、または約２３００Ｗ／ｍＫより高い熱伝導率を有してもよい。
【００２１】
ダイヤモンドの誘電率は約６であるため、ダイヤモンド材料層は、高い熱伝導率を有するだけではなく、電気絶縁性も有している。
【００２２】
本発明によるダイヤモンドエアブリッジの概念は、ダイヤモンドをトランジスタの上に浮かせることにより、ドレインとゲートの間の容量結合を大幅に低減する。これにより、ゲートとドレインの間に、誘電率が低い空気（誘電率１）がもたらされる。
【００２３】
高性能ＲＦ、マイクロ波またはパワースイッチングトランジスタ構造におけるダイヤモンドエアブリッジの実装には多くのバリエーションがあるが、主に、ダイヤモンド膜の堆積の前に、犠牲層（本明細書では「ＳＬ」とも呼ばれる。）の堆積とパターニングが含まれる。ダイヤモンド材料層は、誘電体材料層の表面、ＩＩＩ族窒化物材料表面、または、第１の誘電体材料層もしくはＩＩＩ族窒化物材料表面に形成されたダイヤモンドナノ結晶核生成層の表面に成長させることができ、かつ、下地材料との成長界面で高い熱伝導率を持つように最適化できる。
【００２４】
この基本的なＳＬおよびダイヤモンドエアブリッジ形成プロセスは、デバイス製造シーケンスのいくつかのポイントのいずれかで実装できる。
【００２５】
いくつかの実施形態において、ダイヤモンド材料層は、ゲート電極が形成される前に形成され、他の実施形態において、ダイヤモンド材料層はその後に形成される。いくつかの実施形態では、任意のダイヤモンド材料層もゲート電極の形成後に形成される。
【００２６】
いくつかの実施形態では、誘電体材料層は、ＡｌＧａＮ／ＧａＮ  ＨＥＭＴのゲート金属電極とＡｌＧａＮ表面との間に配置することができる。このような誘電体層は、低表面状態密度（low surface state density）、低熱電子キャリアトラッピング（low hot electron carrier trapping）、高誘電体電界強度（high dielectric field strength）、低トランジスタ電流崩壊特性（low transistor current collapse characteristics）、低トランジスタ分散特性（low transistor dispersion characteristics）を持つように最適化する必要がある。半導体表面からダイヤモンド熱拡散層までの熱インピーダンスが低くなるように、誘電体層は十分に薄くなければならない。
【００２７】
誘電体層は、その場（in-situ）またはその場外（ex-situ）の成長技術を使用して成長させた、ＡｌＧａＮまたはＧａＮ表面上の１つ以上の誘電体層からなる複合誘電体層とすることができる。
【００２８】
その場かその場外かにかかわらず、誘電体層は、典型的には、窒化ケイ素、酸化ケイ素、窒化アルミニウム、もしくは、金属酸化物（典型的な金属酸化物層は、酸化アルミニウム、酸化ハフニウム、酸化ランタン、酸化ガドリニウムまたは酸化ストロンチウムのような薄膜層などである。）、または、窒化ケイ素、酸化ケイ素および／もしくは金属酸化物の組み合わせからなる複合誘電体のグループからなる。加えて、ＡｌＧａＮ／ＧａＮ  ＨＥＭＴ内での低電流崩壊と低分散を促進するために、ＩＩＩ族窒化物の表面に損傷を与えないように、低イオンエネルギーのプラズマ技術を使用して誘電体を堆積することが望ましい場合もしばしばあるであろう。
【００２９】
通常、その場成長の誘電体層は、化学蒸着（ＣＶＤ）、有機金属化学気相堆積（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）、原子層蒸着、原子層エピタキシー、またはプラズマ蒸着技術によって成長される。
【００３０】
その場外成長の誘電体層堆積アプローチには、一般的に知られているすべての薄膜成長技術が含まれるが、原子層堆積、原子層エピタキシー、プラズマ増強化学気相堆積、化学気相堆積などの新しい成長技術も含まれる。その場外堆積の誘電体層の絶縁耐力を高めるために、約６００℃でのオプションのアニールを実施することもできる。
【００３１】
候補の第１の誘電体層の例は、厚さ１ｎｍのその場成長の窒化シリコン層と、その後に原子層堆積（ＡＬＤ）プロセスで形成された、その場外成長の３ｎｍ厚の金属酸化物層または窒化アルミニウム層の堆積であろう。その場成長の窒化シリコン層を使用しない場合には、ＡｌＧａＮまたはＧａＮ表面を窒素、アンモニアまたはプラズマ窒素工程にさらして、窒素をＡｌＧａＮまたはＧａＮ表面と反応させ、ＡｌＧａＮまたはＧａＮ表面における窒素空孔を最小限に抑えることが望ましい場合がある。
【００３２】
誘電体層は、金属ゲート下方の絶縁ゲート誘電体層としても機能する。さらに、それは、ダイヤモンド堆積プロセス中の損傷や、ダイヤモンド膜成長中の化学分解から、ＧａＮまたはＡｌＧａＮ表面を保護することもできる。ダイヤモンドの成長環境には通常、ＣＨ／Ｈ2ガス混合物が含まれる。これらのガスは、通常のダイヤモンド成長温度でＧａＮ表面を分解する可能性があるため、ダイヤモンド成長中に窒化シリコンまたは他の誘電体材料の薄層によってＧａＮ表面を保護できる。
【００３３】
いくつかの実施形態において、ダイヤモンド材料層は、第１の誘電体層の表面上に堆積されてもよく、ここで、ダイヤモンド層は、ナノ結晶ダイヤモンド核生成層の形態であってもよい。ダイヤモンド堆積プロセスは通常、ダイヤモンド成長の核生成層として機能するナノ結晶ダイヤモンド粒子の超音波堆積を使用する。超音波エネルギーによって加速されたナノ結晶ダイヤモンド粒子は、第１の誘電体層が存在しない場合、ＧａＮ表面と衝突して機械的損傷を引き起こす可能性がある。
【００３４】
デバイスの表面パッシベーション（Surface passivation）は、ゲート電極の形成の前または後に実装できるが、すべての場合において、表面近くの電子のトラップによる電流崩壊に対するデバイスの安定性を提供するために、パッシベーションが必要である。表面パッシベーション材料には、Ｓｉ3Ｎ4とＡｌＮが含まれる。ＧａＮの最良の表面パッシベーションは、通常、ＧａＮまたはＡｌＧａＮまたはＡｌＮ表面に直接堆積した窒化シリコン層で得られる。
【００３５】
ダイヤモンドエアブリッジを組み込んだデバイス構造の様々な実施形態およびそれを製造するための方法を、本開示とともに提出され、本開示の一部を形成する図の状況を用いて説明する。図および以下の説明において、同様の構造要素には同様の番号が付けられ、要素が描かれている図を反映するために最初の数字のみが変更されていることに留意されたい。例えば、ダイヤモンドエアブリッジを形成するダイヤモンド層は、図１Ａ〜１Ｆに示される実施形態の説明において要素１０８として、図２Ａ〜２Ｈに示される実施形態の説明において要素２０８として、図４Ａ〜４Ｈに示される実施形態の説明において要素３０８として参照される。さらに、簡潔にするために、１つの図に関して導入および説明された要素は、明確性のためにそのような説明が必要でない限り、後続の図に現れるときに詳細には説明されない。さらに、デバイスおよびその製造方法は、ＨＥＭＴデバイス、特にＡｌＧａＮ／ＧａＮ  ＨＥＭＴデバイスの状況下で説明されるが、当業者は、本明細書で説明される特徴および製造方法が他の電子デバイスに適用するために容易に修正され得ること、ならびに、ダイヤモンドブリッジ形成の原理および態様の、そのような追加のすべてのデバイスおよび製造方法への適用が、本開示の範囲内であると判断されることを容易に理解するであろう。
【００３６】
図１Ａ〜１Ｆは、ダイヤモンドエアブリッジが組み込まれた半導体デバイス構造およびその製造方法の第１の実施形態における態様を示し、デバイスは、ダイヤモンドエアブリッジ製造プロセルの前にゲートが形成されるＡｌＧａＮ／ＧａＮ  ＨＥＭＴである。
【００３７】
製造プロセスは、図１Ａに示されるステップ１から始まる。図１Ａでは、ＧａＮバッファ層１０１およびＡｌＧａＮバリア層１０２を含むＡｌＧａＮ／ＧａＮ  ＨＥＭＴが基板（図示せず）上に形成されている。図１Ａ〜１Ｆに示す実施形態では、パッシベーション層１０６は、ソース、ゲートおよびドレイン電極１０３、１０４および１０５と共にＡｌＧａＮバリア層１０２の上面に形成され、ソース、ゲートおよびドレイン電極１０３、１０４および１０５は、パッシベーション層のパターン化された開口部に形成されている。ＡｌＧａＮ／ＧａＮ  ＨＥＭＴの場合、ソースおよびドレイン電極は、チタン、アルミニウム、プラチナ、ニッケル、金またはこれらの金属の層状の組み合わせなどの任意の適切な材料から形成でき、ゲート電極は、ＩＩＩ族窒化物材料の表面に接触する金属窒化物材料層、高融点金属層、合金金属層またはニッケル、金もしくは銅の層を含むことができる。
【００３８】
図１Ｂのステップ２では、犠牲層１０７（図に示されるように単に「ＳＬ」と呼ばれることが多い。）が、パッシベーション層ならびにソース、ゲートおよびドレイン電極上に堆積される。ＳＬ１０６は、他の材料に対して高い選択性でウェットまたはドライエッチングできる任意の適切な材料を含むことができる。犠牲層の候補材料は、多結晶ＳｉとアモルファスＳｉＯ2である。図３に示されるステップ３では、ＳＬ１０７は、ソース、ゲートおよびドレイン材料がエッチングの影響を受けないように選択的にエッチングされ、その結果、ＳＬ１０７はソース、ゲートおよびドレイン電極間のみに広がり、一方、ソース、ゲートおよびドレインの上面が露出する。ＳＬ１０７のそのような選択的エッチングは、例えば、ＸｅＦ2（多結晶犠牲層の場合）を使用して、または、蒸気もしくは無水ＨＦ（アモルファスＳｉＯ2犠牲層の場合）によって達成することができる。
【００３９】
図１Ｄに示されるステップ４では、犠牲層の上面ならびにソース、ゲートおよびドレインの露出した上面にダイヤモンド膜１０８が堆積される。ダイヤモンド膜１０８は、超ナノ結晶ダイヤモンド、ナノ結晶ダイヤモンドおよび多結晶ダイヤモンドの形態であり得、ｐ型ドーピング用のメタン（ＣＨ4）、水素、窒素、アルゴンおよびジボランなどを含む前駆体からのマイクロ波アシスト化学気相堆積、または熱フィラメント化学気相堆積によって成長させることができ、３００℃から９００℃の間の温度で堆積させることができる。いくつかの場合には、ダイヤモンド材料の成長を開始するために、ダイヤモンド膜１０８の堆積の前にダイヤモンドシード層を堆積することができる。
【００４０】
図１Ｅに示されるステップ５では、ダイヤモンド層１０８は、例えばエッチングにより、ソース、ゲートおよびドレイン電極の一部を露出するようにパターン化され、その結果、デバイスとの電気接触が可能になる。
【００４１】
最後に、図１Ｆに示されるステップ６で、ＳＬ１０７は、例えばエッチングにより除去され、パッシベーション層の上に浮遊したダイヤモンド層１０８が残され、これにより、ＨＥＭＴのソースとゲートの間およびゲートとドレインの間にダイヤモンドエアブリッジが形成される。
【００４２】
図２Ａ〜２Ｈのブロック図は、本発明によるダイヤモンドエアブリッジを備えた半導体デバイスを製造するための別の実施形態の態様を示す。この実施形態では、犠牲層およびダイヤモンド層が堆積された後、犠牲層の除去前にゲートが形成されることを除いて、図１Ａ〜１Ｆに関して上記で説明したのと同じ基本的な処理ステップが実行される。この実装は、犠牲層またはダイヤモンド堆積プロセス中に存在する条件にゲート電極が耐えられない場合に役立つ。
【００４３】
このようなデバイスの製造は、ステップ１の基本デバイス構造の形成から始まる。ここで、この構造は、ＧａＮバッファ層２０１と、ＡｌＧａＮバリア層２０２と、ＡｌＧａＮバリア層の上面上に形成されたソースおよびドレイン電極２０４および２０５とを備えたＡｌＧａＮ／ＧａＮ  ＨＥＭＴを含む。さらに、この実施形態では、パッシベーション層２０６が、ソースとドレインの間のＡｌＧａＮバリア層の上面に形成される。図２Ｂに示されるステップ２では、ＳＬ２０７がパッシベーション層上に形成され、および、図２Ｃに示されるステップ３では、ダイヤモンド層２０８が犠牲層の上面に形成され、ダイヤモンド層２０８は、ソースおよびドレイン構造の上面も覆うように横方向に延在している。
【００４４】
ステップ４、５および６（図２Ｄ、２Ｅおよび２Ｆ）では、ダイヤモンド層、犠牲層、およびパッシベーション層がパターン化されて、ステップ７でゲート２０４を形成するための開口部が形成される。図２Ｇに示すように、ゲートは、下方に延在しかつＡｌＧａＮ層と接触し、および、ダイヤモンド層の上面にわたって横方向に延在している。最後に、図２Ｈに示されるステップ８で、犠牲層は、例えばエッチングにより除去され、パッシベーション層の上に浮遊したダイヤモンド層２０８が残され、これにより、ＨＥＭＴのソースとゲートの間およびゲートとドレインの間にダイヤモンドエアブリッジが形成される。
【００４５】
両方の場合において、「ゲートファースト（gate first）」プロセスでも「ゲートラスト（gate last）」プロセスでも、いくつかの実施形態では、ゲート絶縁誘電体層は、ゲートを絶縁しかつデバイスのリーク電流を低減するために、図３Ａ（「ゲートファースト」）または図３Ｂ（「ゲートラスト」）に示すようにゲートの形成前に堆積され得る。任意の適切な絶縁誘電体を使用でき、Ａｌ2Ｏ3、ＺｒＯ2、ＳｉＯ2、Ｓｉ3Ｎ4およびＨｆＯ2が特に適切である。
【００４６】
ダイヤモンドエアブリッジが組み込まれたＨＥＭＴデバイスの別の実施形態では、パッシベーション層、ＳＬおよびダイヤモンド層が最初に堆積され、その後、オーミックコンタクト（ohmic contact）（ソースおよびドレイン）およびゲート電極が形成される。
【００４７】
図４Ａ〜４Ｈのブロック図は、そのようなデバイスおよびその製造プロセスの態様を示している。
【００４８】
図４Ａに示すように、ステップ１において、ＧａＮバッファ層４０１およびＡｌＧａＮバリア層４０２を含む基本的なＨＥＭＴ構造が形成され、パッシベーション層４０６がＡｌＧａＮ層の上面に形成される。図４Ｂに示されるステップ２では、ＳＬ４０７は、パッシベーション層の上面に形成され、図４Ｃに示されるステップ３において、ダイヤモンド層４０８が犠牲層の上面に堆積される。
【００４９】
図４Ｄ、図４Ｅおよび図４Ｆに示されるステップ４、５および６において、ダイヤモンド層、犠牲層、およびパッシベーション層がエッチングされて、図４Ｇに示すようなステップ７でソースおよびドレイン接触４０３／４０５を形成するため、かつ、図４Ｈに示されるステップ８でゲート電極４０４を形成するための開口部が提供される。最後に、図４Ｉに示されるステップ９において、パッシベーション層の上に残る浮遊したダイヤモンドエアブリッジ４０８を残しながら、犠牲層が除去される。
【００５０】
図５Ａ〜５Ｆに示されるブロック図は、ＳＬの厚さを増加させて、ダイヤモンド層をゲートおよびドレインの両方からより大きく分離することにより、ゲート−ドレイン静電容量のさらなる低減が達成されるプロセスを示す。本発明のこの態様によるこのような構造は、ゲートとドレインとの間の容量結合を低減し、これによりデバイスの性能と効率が改善される。
【００５１】
本発明のこの実施形態によるダイヤモンドエアブリッジを備えたＨＥＭＴの形成は、図５Ａに示されるステップ１から始まる。ここで、上記のように、ＧａＮバッファ層５０１およびＡｌＧａＮバリア層５０２を含むＡｌＧａＮ／ＧａＮ  ＨＥＭＴが形成され、ソース、ゲートおよびドレイン５０３、５０４および５０５ならびにパッシベーション層５０６がＡｌＧａＮ層の上面に形成され、パッシベーション層５０６は、ソースとゲートの間およびゲートとドレインの間に伸びる。
【００５２】
図５Ｂおよび５Ｃに示されるステップ２および３では、ＳＬ５０７が上記構造の上面に堆積される。この実施形態では、犠牲層は、ソースとゲートの間およびゲートとドレインの間のパッシベーション層を覆うように、さらにソース、ゲートおよびドレインの上面を覆うように堆積されて、パッシベーション層、ソース、ゲートおよびドレインのすべてが、図５Ｃに示すように厚い犠牲層で覆われる。図５Ｄに示されるステップ４では、ＳＬ５０７は、ソース、ゲートおよびドレインとの電気的接触のための露出領域を提供するためにエッチングされて、エッチングされていない領域に残っている厚い犠牲層が残される。
【００５３】
図５Ｅに示されるステップ５では、ダイヤモンド層５０８が、ソース、ゲートおよびドレインの上面および側面ならびに厚いＳＬの上面を含むデバイスの露出表面のすべてにわたって成長する。
【００５４】
最後に、図５Ｆに示されるステップ６において、犠牲層がエッチング除去されて、パッシベーション層の上に浮遊したダイヤモンドエアブリッジが残り、ソース、ゲートおよびドレインの一部と、ソース、ゲートおよびドレインの他の部分とが、それらと接触するダイヤモンド層を有することで、それらの層の熱管理が提供される。上記のように、ＳＬの厚さのために、本発明のこの実施形態のダイヤモンドエアブリッジは、上記構造の上、特にゲートとドレインの上の大きな距離によって浮かせられ、これにより、デバイス内のゲートとドレインの間の容量結合が低減する。
【００５５】
図６Ａ〜６Ｆのブロック図によって示された態様である、本発明によるダイヤモンドエアブリッジを有するＨＥＭＴの別の実施形態では、接触抵抗を低減するためのソースとドレインを実装するために、高再成長ｎ＋エピタキシャル接触が使用される。
【００５６】
そのようなデバイスの製造は、図６Ａに示されるステップ１から始まり、そこでは、ｎ＋エピタキシャル構造（「ｎ＋エピ」）６１１が、ＡｌＧａＮ／ＧａＮ  ＨＥＭＴの各端部の上面に形成されている。いくつかの実施形態では、ｎ＋エピは、ブランケット層として形成され、その後、選択的にエッチング除去され得る。他の実施形態では、誘電体層、および、この誘電体層内のパターン化された開口部に選択的に堆積されたｎ＋エピによって、トランジスタの表面を保護することができる。いずれの場合でも、オーミックコンタクト６１２は、ｎ＋エピ構造のそれぞれの上面に形成することができる。次に、ＳＬ６０７が、ＡｌＧａＮ層の上面に、ならびに、ＡｌＧａＮ層の両端にあるｎ＋エピ層およびオーミック層の側面に沿って堆積される。
【００５７】
図６Ｂに示されるステップ２では、ダイヤモンド層６０８は、デバイスのすべての露出した上面を覆うように、オーミック層および犠牲層の上面に堆積される。図６Ｃおよび６Ｄに示されるステップ３および４において、ダイヤモンド層（図６Ｃ）および犠牲層（図６Ｄ）は、ＡｌＧａＮ層表面までエッチングされて、ゲート形成用のトレンチ（trench）が提供される。
【００５８】
図６Ｅに示されるステップ５では、誘電体層６０９が、ダイヤモンド層の上面に、トレンチの側面に沿ったダイヤモンド層および犠牲層上に、ならびに、トレンチの底部におけるＡｌＧａＮ層の上面に堆積されて、ステップ６（図６Ｆ）で形成されるゲート６０４がＡｌＧａＮ層から絶縁される。
【００５９】
図６Ｇに示されるステップ７では、犠牲層が除去され、ダイヤモンド層が、ゲートの両側にあるオーミック層とトレンチの間に浮遊したままとなる。最後に、図６Ｈに示されるステップ８で、デバイスは、誘電体層の上面およびゲートの側面および上面へのパッシベーション層６０６ａの堆積、ならびに、ＳＬの除去によって生じたエアポケットを囲むすべての露出面へのパッシベーション層６０６ｂの堆積によって不動態化される。表面、特に表面トラップを不動態化するには、パッシベーション層が必要である。パッシベーション層は、原子層堆積（ＡＬＤ）などのあらゆる適切な手段で堆積でき、必要に応じてデバイスの表面の一部またはすべてを覆うことができる。したがって、図６Ｈに示す例示的な実施形態では、パッシベーション層６０６ｂは、デバイスのすべての表面上にパッシベーション層を堆積するＡＬＤプロセスによって堆積される。なお、図１Ａ〜１Ｆ、２Ａ〜２Ｈ、３Ａ〜３Ｂ、４Ａ〜４Ｉおよび５Ａ〜４Ｆのような他の場合においては、パッシベーション層は、ＰＥＣＶＤによって堆積することもできる。
【００６０】
図７Ａ〜７Ｇに示された態様である別の実施形態では、ダイヤモンドがゲートを包み込み、それにより、ゲートからの熱輸送が改善される。
【００６１】
本発明のこの実施形態によるデバイスの製造プロセスは、図７Ａに示されるステップ１を含む。ここで、ＳＬ７０７は、オーミック層を備えたｎ＋エピ層７１０を有するＡｌＧａＮ／ＧａＮ  ＨＥＭＴ上に堆積される。図７Ａに示されるように、この実施形態では、ＳＬ７０７は、ＡｌＧａＮ層の両端部ならびにｎ＋エピ層およびオーミック層の側面に堆積され、ＡｌＧａＮ層が露出する中央にギャップが残る。
【００６２】
図７Ｂに示されるステップ２では、次いで、ダイヤモンド層７０８が、オーミックコンタクトの上部、犠牲層の上部および側面、ならびにＡｌＧａＮ表面の露出領域を覆うように堆積されて、ダイヤモンドが、犠牲層の側面およびＡｌＧａＮ表面に沿ってトレンチを形成し、加えて、図７Ｃに示されるステップ３で、このトレンチの底部からダイヤモンドが除去される。図７Ｄに示されるステップ４では、誘電体層７０９が、ダイヤモンド層の上部に、ならびに、露出したＡｌＧａＮ層の上面を含むトレンチの側面および底部に沿って堆積される。図７Ｅに示されるステップ５では、ゲート７０４が、トレンチ内部に形成されかつ誘電体層の上面の上に延在するようにトレンチ内に形成され、ダイヤモンドおよび誘電体膜がゲートの下部を包みこむ。
【００６３】
図７Ｆに示されるステップ６では、犠牲層が除去され、トレンチの側面にあるダイヤモンドが、ゲートをカプセル化するとともにＡｌＧａＮの上に浮遊したまま残り、カプセル化されたゲートがデバイスの最も熱い部分への熱結合を改善する。最後に、図７Ｇに示されるステップ７で、誘電体層７０９の上部へのパッシベーション層７０６ａの堆積、ならびに、カプセル化されたゲート周囲において犠牲層の除去後に露出したダイヤモンド層、ＡｌＧａＮ層、ｎ＋エピ層およびオーミック層の内面へのパッシベーション層７０６ｂの堆積により、デバイスを不動態化できる。この構造は、最高の熱結合と、より高い動作周波数のための狭いゲートの足（narrow gate foot）を備えている。
【００６４】
図８Ａ〜図８Ｄは、浮遊したダイヤモンドエアブリッジが組み込まれたＡｌＧａＮ／ＧａＮ  ＨＥＭＴの追加の実施形態の態様を示す。そのようなデバイスの製造は、図８Ａに示されるステップ１から始まる。図８Ａは、図６Ａに関して上述したようなｎ＋エピおよびオーミックコンタクトを備えたＡｌＧａＮ／ＧａＮ  ＨＥＭＴを示している。さらに、このステップ１で形成されたデバイス構造は、ＡｌＧａＮ層の上面に形成されたパッシベーション層８０６を含み、このパッシベーション層は、その中にトレンチを形成するようにパターニングされており、パッシベーション層の上面上にならびにトレンチの側面および底部に沿って誘電体層８０９が形成されており、かつ、トレンチ内および誘電体層の上面にｔゲート（t-gate）としてゲート８０４が形成されており、ゲートはトレンチ内の誘電体層によってＡｌＧａＮ層から絶縁されている。
【００６５】
図８Ｂに示されるステップ２では、ＳＬ８０７が、デバイスのいずれかの端部上のｎ＋エピ層の側面およびゲートの側面に沿って延在するように誘電体層の上面に堆積される。図８Ｃに示されるステップ３では、ダイヤモンド層８０８が、デバイスのすべての露出面に形成され、オーミックコンタクト、ｎ＋エピ層、犠牲層およびゲートの露出した上面および側面が覆われて、デバイスの上面全体がカプセル化される。最後に、図８Ｄに示されるステップ４において、犠牲層が除去され、デバイス内のエアブリッジとして犠牲層上に堆積された、浮遊したダイヤモンドが残る。
【００６６】
図９Ａおよび９Ｂに示すように、ダイヤモンドエアブリッジの概念を、実践に移行した。図９Ａは、多結晶またはナノ結晶ダイヤモンドで被覆されたパターン化されたポリシリコン層の断面走査型電子顕微鏡（ＳＥＭ）画像を示す。サンプルは、イメージングの前に切断された。図９Ｂは、ＸｅＦ2への曝露後の同じサンプルを示しており、ポリシリコンがエッチングされて、浮遊したダイヤモンドエアブリッジが残っていることが観察される。
【００６７】
代替案
いくつかの代替実施形態では、上記のデバイス構造のいずれにおいても、金属ゲート電極をダイヤモンドで置き換えることができる。
【００６８】
本発明のダイヤモンドエアブリッジは、ＡｌＧａＮ／ＧａＮ  ＨＥＭＴでの実施に限定されない。本発明によるダイヤモンドエアブリッジの形成から利益を得ることができる他のＲＦ、マイクロ波、または電力スイッチングトランジスタは、ＡｌＧａＡｓ／ＧａＡｓ  ＨＥＭＴ、ＩｎＰベースのヘテロ接合バイポーラトランジスタ、Ｓｉ／ＳｉＧｅバイポーラトランジスタ、およびレーザダイオードを含むことができる。
【００６９】
いくつかの実施形態では、ダイヤモンド材料層は、約４００℃の温度で堆積され得る。いくつかの実施形態では、ダイヤモンド材料層は約７５０℃の温度で堆積され得る。いくつかの実施形態では、ダイヤモンド材料層は約１００℃の温度で堆積されてもよい。
【００７０】
いくつかの実施形態では、ショットキーゲートの形成後に高温（＞５００℃）ダイヤモンド層を堆積することができ、ショットキーゲートは、ＩＩＩ族窒化物材料または第１の誘電体層と接触する、例えば金属窒化物、高融点金属、金属合金、窒化チタン、イリジウムまたは銅の材料層から形成される。
【００７１】
利点と新特性
本発明は、高性能ＲＦ、マイクロ波および電力スイッチングトランジスタを可能にする低静電容量、高熱伝導性ダイヤモンドエアブリッジを提供する。この新しいアプローチの利点は、ダイヤモンドの熱輸送層をデバイスの表面より高くすることにより、ゲートとドレイン間の容量結合の原因となる誘電率が約６分の１に減少することである。
【００７２】
本発明に従って製造されたダイヤモンド薄膜層は、電力密度の高いマイクロ波およびミリ波デバイスの活性領域内およびその近傍の局所的な横方向熱拡散を改善することができる。ダイヤモンド薄膜層は、電力密度の高いマイクロ波およびミリ波デバイスの活性領域内およびその近傍での局所的な横方向熱拡散を改善するように作用する。横方向の熱拡散により、基板への垂直方向の熱伝達の領域が増加する。さらに、横方向の熱拡散により、熱が基板に組み込まれたサーマルシャントに伝達される。ダイヤモンド薄膜による横方向の熱拡散により、ピークチャネル温度が低下し、トランジスタの信頼性が向上する。
【００７３】
本開示のデバイスおよびプロセスで説明される実施形態は、改善されたＡｌＧａＮ／ＧａＮ  ＨＥＭＴパルス長およびデューティサイクル、ならびに、増加した電力スイッチング能力および総ＲＦ、マイクロ波およびミリ波トランジスタ出力電力および利得を提供する。この提案の実施形態はまた、信頼できる高温動作を提供する。
【００７４】
窒化ケイ素の誘電率は約６．０で、ダイヤモンドの誘電率は約５．５である。ダイヤモンド材料層の低誘電率は、ゲート−ドレイン間の静電容量およびゲート−ソース間の静電容量を低減する。
【００７５】
特定の実施形態、態様および特徴を説明および図示してきたが、本明細書に記載の本発明が、それらの実施形態、態様および特徴のみに限定されず、本明細書に記載されかつ特許請求される基本的な発明の主旨および範囲内である、ありとあらゆる修正および代替の実施形態も予期できることを、当業者は容易に理解するであろう。本出願は、本明細書に記載および特許請求される基本的な発明の主旨および範囲内のありとあらゆる修正を考慮し、そのような修正および代替の実施形態はすべて、本開示の範囲および主旨内にあるとみなされる。
【図１−１】
2020517119.tif 000003
【図１−２】
2020517119.tif 000004
【図２−１】
2020517119.tif 000005
【図２−２】
2020517119.tif 000006
【図２−３】
2020517119.tif 000007
【図３】
2020517119.tif 000008
【図４−１】
2020517119.tif 000009
【図４−２】
2020517119.tif 000010
【図４−３】
2020517119.tif 000011
【図５−１】
2020517119.tif 000012
【図５−２】
2020517119.tif 000013
【図６−１】
2020517119.tif 000014
【図６−２】
2020517119.tif 000015
【図６−３】
2020517119.tif 000016
【図７−１】
2020517119.tif 000017
【図７−２】
2020517119.tif 000018
【図７−３】
2020517119.tif 000019
【図８−１】
2020517119.tif 000020
【図８−２】
2020517119.tif 000021
【図９】
2020517119.tif 000022
【国際調査報告】
2020517119.tif 000023
2020517119.tif 000024