(57)【要約】本発明の例示的な態様によれば、光導波路（２０４、２０５）を有するフォトニック回路（２０１、２０３）を集積化する方法であって、少なくとも１つの第１のフォトニック回路を有する小さい方のチップ（２０３）を、少なくとも１つの第２のフォトニック回路を有する大きい方のチップ（２０１）の上面上で整列且つボンディングさせて、各チップ（２０１、２０３）上の光導波路（２０４、２０５）間で光を結合させるようにするとともに、これらチップ（２０１、２０３）上の光導波路（２０４、２０５）間の光結合が前記小さい方のチップの単一側面（２１１）から生じるようにする方法を提供する。
2020533632.tif 000002
【特許請求の範囲】
【請求項１】
光導波路を有するフォトニック回路の集積化方法であって、少なくとも１つの第１のフォトニック回路を有する小さい方のチップを、少なくとも１つの第２のフォトニック回路を有する大きい方のチップの上面上で整列且つボンディングさせて、各チップ上の光導波路間で光を結合させるようにする当該集積化方法において、前記チップ上の光導波路間の光結合が前記小さい方のチップの単一側面から生じるようにする集積化方法。
【請求項２】
請求項１に記載の集積化方法において、光が最初に前記大きい方のチップから前記小さい方のチップに結合し、その後前記小さい方のチップの前記単一側面から前記大きい方のチップに戻るようにする集積化方法。
【請求項３】
請求項１又は２に記載の集積化方法において、前記小さい方のチップ上の前記光導波路が、曲げ半径を１mm以下としたミラー、オイラーの屈曲部又はその他のコンパクトな光旋回素子を用いて曲げられるようにする集積化方法。
【請求項４】
請求項１〜３の何れか一項に記載の集積化方法において、前記小さい方のチップと前記大きい方のチップとの双方の上に機械的なアライメント機能部を形成し、これらの２つのチップとこれらのそれぞれの光導波路とを少なくとも一方向において受動的に且つ正確に整列させるようにする集積化方法。
【請求項５】
請求項３に記載の集積化方法において、前記機械的なアライメント機能部が、前記チップの縦方向及び横方向の双方で受動的なセルフアライメントを支援するようにする集積化方法。
【請求項６】
請求項４に記載の集積化方法において、前記縦方向のアライメントは、光結合が生じる前記チップのエッジ間の機械的な接触に基づき、前記横方向のアライメントは、縦方向で局部的に不変であるとともにチップエッジの正確な位置における変化に対して影響されないアライメント機能部間の機械的な接触に基づくようにする集積化方法。
【請求項７】
請求項４に記載の集積化方法において、前記の２つのチップの光学的に結合されたエッジが互いの方向に移動した際に、前記大きい方のチップ上の少なくとも１つの先細状とした機能部が前記小さい方のチップ上のアライメントの機能部と機械的に相互作用し、前記小さい方のチップ上のアライメントの機能部が縦方向で局所的に不変であって、アライメント精度がチップエッジの正確な位置における変化に対して影響されないようにする集積化方法。
【請求項８】
請求項１〜６の何れか一項に記載の集積化方法において、前記小さい方のチップ上の少なくとも１つの光導波路の長さが、この小さい方のチップの長さよりも短くする集積化方法。
【請求項９】
請求項１〜７の何れか一項に記載の集積化方法において、前記小さい方のチップの前記少なくとも１つの第１のフォトニック回路が、デバイス、すなわちＳＯＡ、ＥＡＭ、発光ダイオード（ＬＥＤ）、レーザの少なくとも１つのアレイ又はこれらの組み合わせを有するようにする集積化方法。
【請求項１０】
請求項１〜８の何れか一項に記載の集積化方法において、前記小さい方のチップ及び前記大きい方のチップの双方又は何れか一方の上の前記フォトニック回路の少なくとも１つが光を前記デバイス内に又は前記デバイスから結合させるための２つの光導波路を有するようにする集積化方法。
【請求項１１】
請求項９に記載の集積化方法において、前記フォトニック回路が発光ダイオードであり、前記２つの光導波路のうちの１つが光入力又は第２の光出力の何れかとして用いるようにする集積化方法。
【請求項１２】
請求項１〜１０の何れか一項に記載の集積化方法において、前記フォトニック回路が、前記小さい方のチップの同一の側で入力及び出力する結合をしうる光導波路のアレイを有するようにする集積化方法。
【請求項１３】
請求項１〜１１の何れか一項に記載の集積化方法において、前記小さい方のチップを前記大きい方のチップの内部に完全に又は部分的に埋め込むようにする集積化方法。
【請求項１４】
光導波路を有するフォトニック回路の集積化方法であって、少なくとも１つの第１のフォトニック回路を有する小さい方のチップを、少なくとも１つの第２のフォトニック回路を有する大きい方のチップの上面上で整列且つボンディングさせて、各チップ上の光導波路間で光を結合させるようにする当該集積化方法において、これらの前記チップ上の光導波路間の光結合が前記小さい方のチップの互いに隣接する側面から生じるようにする集積化方法。
【請求項１５】
請求項１３に記載の集積化方法において、前記小さい方のチップ上の前記光導波路が、曲げ半径を１mm以下としたミラー、オイラーの屈曲部又はその他のコンパクトな光旋回素子を用いて曲げられるようにする集積化方法。
【請求項１６】
請求項１３又は１４に記載の集積化方法において、前記小さい方のチップと前記大きい方のチップとの双方の上に機械的なアライメント機能部を形成し、これらの２つのチップとこれらのそれぞれの光導波路とを少なくとも一方向において受動的に且つ正確に整列させるようにする集積化方法。
【請求項１７】
請求項１５に記載の集積化方法において、前記機械的なアライメント機能部が、前記チップの縦方向及び横方向の双方で受動的なセルフアライメントを支援するようにする集積化方法。
【請求項１８】
請求項１５に記載の集積化方法において、前記縦方向のアライメントは、光結合が生じる前記チップのエッジ間の機械的な接触に基づき、前記横方向のアライメントは、縦方向で局部的に不変であるとともにチップエッジの正確な位置における変化に対して影響しないアライメント機能部間の機械的な接触に基づくようにする集積化方法。
【請求項１９】
請求項１５に記載の集積化方法において、前記の２つのチップの光学的に結合されたエッジが互いの方向に移動した際に、前記大きい方のチップ上の少なくとも１つの先細状としたアライメントの機能部が前記小さい方のチップ上のアライメントの機能部と機械的に相互作用し、前記小さい方のチップ上のアライメントの機能部が縦方向で局所的に不変であって、アライメント精度がチップエッジの正確な位置における変化に対して影響されないようにする集積化方法。
【請求項２０】
請求項１３〜１８の何れか一項に記載の集積化方法において、前記小さい方のチップ上の少なくとも１つの光導波路の長さが、この小さい方のチップの長さよりも短くする集積化方法。
【請求項２１】
請求項１３〜１９の何れか一項に記載の集積化方法において、前記小さい方のチップの前記少なくとも１つの第１のフォトニック回路が、デバイス、すなわちＳＯＡ、ＥＡＭ、発光ダイオード（ＬＥＤ）、レーザの少なくとも１つのアレイ又はこれらの組み合わせを有するようにする集積化方法。
【請求項２２】
請求項１３〜２０の何れか一項に記載の集積化方法において、前記小さい方のチップ及び前記大きい方のチップの双方又は何れか一方の上の前記フォトニック回路の少なくとも１つが光をデバイス内に又はデバイスから結合させるための２つの光導波路を有するようにする集積化方法。
【請求項２３】
請求項２１に記載の集積化方法において、前記フォトニック回路が発光ダイオードであり、前記２つの光導波路のうちの１つが光入力又は第２の光出力の何れかとして用いるようにする集積化方法。
【請求項２４】
請求項１３〜２１の何れか一項に記載の集積化方法において、前記フォトニック回路が、前記小さい方のチップの同一の側で入力及び出力する結合をしうる光導波路のアレイを有するようにする集積化方法。
【請求項２５】
請求項１３〜２３の何れか一項に記載の集積化方法において、前記小さい方のチップを前記大きい方のチップの内部に完全に又は部分的に埋め込むようにする集積化方法。
【請求項２６】
光導波路を有するフォトニック集積回路であって、少なくとも１つの第１のフォトニック回路を有する小さい方のチップと、少なくとも１つの第２のフォトニック回路を有する大きい方のチップとを具える当該フォトニック集積回路において、前記小さい方のチップが前記大きい方のチップの上面上で整列且つボンディングされて、各チップ上の光導波路間で光を結合させるようになっているとともに、これらの前記チップ上の光導波路間の光結合が前記小さい方のチップの単一側面から生じるようにしたフォトニック集積回路。
【請求項２７】
請求項２５に記載のフォトニック集積回路において、光が最初に前記大きい方のチップから前記小さい方のチップに結合し、その後前記小さい方のチップの前記単一側面から前記大きい方のチップに戻るようにしたフォトニック集積回路。
【請求項２８】
請求項２５又は２６に記載のフォトニック集積回路において、前記小さい方のチップ上の前記光導波路を、曲げ半径を１mm以下としたミラー、オイラーの屈曲部又はその他のコンパクトな光旋回素子としたフォトニック集積回路。
【請求項２９】
請求項２５〜２７の何れか一項に記載のフォトニック集積回路において、前記小さい方のチップと前記大きい方のチップとの双方の上に機械的なアライメント機能部が形成され、これらの２つのチップとこれらのそれぞれの光導波路とを少なくとも一方向において受動的に且つ正確に整列させたフォトニック集積回路。
【請求項３０】
請求項２８に記載のフォトニック集積回路において、前記機械的なアライメント機能部が、前記チップの縦方向及び横方向の双方で受動的なセルフアライメントを達成するようにしたフォトニック集積回路。
【請求項３１】
請求項２９に記載のフォトニック集積回路において、光結合が生じる前記チップのエッジ間の機械的な接触が前記縦方向のアライメントを達成し、縦方向で局部的に不変であるとともにチップエッジの正確な位置における変化に対して影響しないアライメント機能部間の機械的な接触が前記横方向のアライメントを達成するようにしたフォトニック集積回路。
【請求項３２】
請求項３０に記載のフォトニック集積回路において、前記の２つのチップの光学的に結合されたエッジが互いの方向に移動した際に、前記大きい方のチップ上の少なくとも１つの先細状とした機能部が前記小さい方のチップ上のアライメントの機能部と機械的に相互作用するようになっており、前記小さい方のチップ上のアライメントの機能部が縦方向で局所的に不変であって、アライメント精度がチップエッジの正確な位置における変化に対して影響されないようにしたフォトニック集積回路。
【請求項３３】
請求項２５〜３１の何れか一項に記載のフォトニック集積回路において、前記小さい方のチップ上の少なくとも１つの光導波路の長さを、この小さい方のチップの長さよりも短くしたフォトニック集積回路。
【請求項３４】
請求項２５〜３２の何れか一項に記載のフォトニック集積回路において、前記小さい方のチップの前記少なくとも１つの第１のフォトニック回路が、デバイス、すなわちＳＯＡ、ＥＡＭ、発光ダイオード（ＬＥＤ）、レーザの少なくとも１つのアレイ又はこれらの組み合わせを有するようにしたフォトニック集積回路。
【請求項３５】
請求項２５〜３３の何れか一項に記載のフォトニック集積回路において、前記小さい方のチップ及び前記大きい方のチップの双方又は何れか一方の上の前記フォトニック回路の少なくとも１つが光をデバイス内に又はデバイスから結合させるための２つの光導波路を有するようにしたフォトニック集積回路。
【請求項３６】
請求項３４に記載のフォトニック集積回路において、前記フォトニック回路が発光デバイスであり、前記２つの光導波路のうちの１つが光入力又は第２の光出力の何れかとして用いるようにしたフォトニック集積回路。
【請求項３７】
請求項２５〜３５の何れか一項に記載のフォトニック集積回路において、前記フォトニック回路が、前記小さい方のチップの同一の側で入力及び出力する結合をしうる光導波路のアレイを有しているフォトニック集積回路。
【請求項３８】
請求項２５〜３６の何れか一項に記載のフォトニック集積回路において、前記小さい方のチップが、２cm2 よりも小さいフットプリントを有するとともに、フリップチップ集積により前記大きい方のチップの上面上で整列且つボンディングされているフォトニック集積回路。
請求項２５〜３７の何れか一項に記載のフォトニック集積回路において、前記小さい方のチップが前記大きい方のチップの内部に完全に又は部分的に埋め込まれているフォトニック集積回路。
【請求項３９】
光導波路を有するフォトニック集積回路であって、少なくとも１つの第１のフォトニック回路を有する小さい方のチップと、少なくとも１つの第２のフォトニック回路を有する大きい方のチップとを具える当該フォトニック集積回路において、前記小さい方のチップが前記大きい方のチップの上面上で整列且つボンディングされて、各チップ上の光導波路間で光を結合させるようになっているとともに、これらチップ上の光導波路間の光結合が前記小さい方のチップの互いに隣接する側面から生じるようにしたフォトニック集積回路。
【請求項４０】
請求項３８に記載のフォトニック集積回路において、光が最初に前記大きい方のチップから前記小さい方のチップに結合し、その後前記小さい方のチップの前記単一側面から前記大きい方のチップに戻るようにしたフォトニック集積回路。
【請求項４１】
請求項３８又は３９に記載のフォトニック集積回路において、前記小さい方のチップ上の前記光導波路を、曲げ半径を１mm以下としたミラー、オイラーの屈曲部又はその他のコンパクトな光旋回素子としたフォトニック集積回路。
【請求項４２】
請求項３８又は４０に記載のフォトニック集積回路において、前記小さい方のチップと前記大きい方のチップとの双方の上に機械的なアライメント機能部が形成され、これらの２つのチップとこれらのそれぞれの光導波路とを少なくとも一方向において受動的に且つ正確に整列させたフォトニック集積回路。
【請求項４３】
請求項４１に記載のフォトニック集積回路において、前記機械的なアライメント機能部が、前記チップの縦方向及び横方向の双方で受動的なセルフアライメントを達成するようにしたフォトニック集積回路。
【請求項４４】
請求項４１に記載のフォトニック集積回路において、光結合が生じる前記チップのエッジ間の機械的な接触が前記縦方向のアライメントを達成し、縦方向で局部的に不変であるとともにチップエッジの正確な位置における変化に対して影響されないアライメント機能部間の機械的な接触が前記横方向のアライメントを達成するようにしたフォトニック集積回路。
【請求項４５】
請求項４１に記載のフォトニック集積回路において、前記の２つのチップの光学的に結合されたエッジが互いの方向に移動した際に、前記大きい方のチップ上の少なくとも１つの先細状とした機能部が前記小さい方のチップ上のアライメントの機能部と機械的に相互作用するようになっており、前記小さい方のチップ上のアライメントの機能部が縦方向で局所的に不変であって、アライメント精度がチップエッジの正確な位置における変化に対して影響されないようにしたフォトニック集積回路。
【請求項４６】
請求項３８〜４４の何れか一項に記載のフォトニック集積回路において、前記小さい方のチップ上の少なくとも１つの光導波路の長さを、この小さい方のチップの長さよりも短くしたフォトニック集積回路。
【請求項４７】
請求項３８〜４５の何れか一項に記載のフォトニック集積回路において、前記小さい方のチップの前記少なくとも１つの第１のフォトニック回路が、デバイス、すなわちＳＯＡ、ＥＡＭ、発光ダイオード（ＬＥＤ）、レーザの少なくとも１つのアレイ又はこれらの組み合わせを有するようにしたフォトニック集積回路。
【請求項４８】
請求項３８〜４６の何れか一項に記載のフォトニック集積回路において、前記小さい方のチップ及び前記大きい方のチップの双方又は何れか一方の上の前記フォトニック回路の少なくとも１つが光をデバイス内に又はデバイスから結合させるための２つの光導波路を有するようにしたフォトニック集積回路。
【請求項４９】
請求項４７に記載のフォトニック集積回路において、前記フォトニック回路が発光デバイスであり、前記２つの光導波路のうちの１つが光入力又は第２の光出力の何れかとして用いるようにしたフォトニック集積回路。
【請求項５０】
請求項３８〜４８の何れか一項に記載のフォトニック集積回路において、前記小さい方のチップが、２cm2 よりも小さいフットプリントを有するとともに、フリップチップ集積により前記大きい方のチップの上面上で整列且つボンディングされているフォトニック集積回路。
【請求項５１】
請求項３８〜４９の何れか一項に記載のフォトニック集積回路において、前記小さい方のチップが前記大きい方のチップの内部に完全に又は部分的に埋め込まれているフォトニック集積回路。
【請求項５２】
２cm2 のフットプリントよりも小さくした小さい方のチップを大きい方のチップの上面上で整列且つボンディングさせて、各チップ上の光導波路間で光を結合させるようにするフリップチップ集積化方法において、これらチップ間の光結合が前記小さい方のチップの単一側面からのみ生じるようにすることを特徴とするフリップチップ集積化方法。
【請求項５３】
請求項５１に記載のフリップチップ集積化方法において、光が最初に前記大きい方のチップから前記小さい方のチップに結合し、その後前記小さい方のチップの同じ側から前記大きい方のチップに戻るようにすることを特徴とするフリップチップ集積化方法。
【請求項５４】
請求項５１又は５２に記載のフリップチップ集積化方法において、前記小さい方のチップ上の前記光導波路が、曲げ半径を１mm以下としたミラー、オイラーの屈曲部又はその他のコンパクトな光旋回素子を用いてしっかりと曲げられるようにすることを特徴とするフリップチップ集積化方法。
【請求項５５】
請求項５１〜５３の何れか一項に記載のフリップチップ集積化方法において、機械的なアライメント機能部を双方のチップに正確に形成するとともに、これらの２つのチップとこれらの上の前記光導波路とを少なくとも一方向において受動的に整列させるために用いるようにすることを特徴とするフリップチップ集積化方法。
【請求項５６】
請求項５４に記載のフリップチップ集積化方法において、前記機械的なアライメント機能部が、前記縦方向及び横方向の双方で受動的なセルフアライメントを支援するようにすることを特徴とするフリップチップ集積化方法。
【請求項５７】
請求項５５に記載のフリップチップ集積化方法において、前記縦方向のアライメントは、光結合が生じる同一のエッジにおけるチップ間の機械的な接触に個別に基づき、前記横方向のアライメントは、縦方向で局部的に不変であり従ってチップエッジの正確な位置における僅かな変化に対して影響されないアライメント機能部間の機械的な接触に個別に基づくようにすることを特徴とするフリップチップ集積化方法。
【請求項５８】
請求項５５に記載のフリップチップ集積化方法において、前記の２つのチップの光学的に結合されたエッジが互いの方向に移動した際に、前記大きい方のチップ上の少なくとも１つの先細状とした機能部が前記小さい方のチップ上の２つのアライメントの機能部間のギャップ内に入り込み、前記小さい方のチップ上のアライメントの機能部が縦方向で局所的に不変であって、アライメント精度がチップエッジの正確な位置における僅かな変化に対して影響されないようにすることを特徴とするフリップチップ集積化方法。
【請求項５９】
請求項５１〜５７の何れか一項に記載のフリップチップ集積化方法において、前記小さい方のチップ上の少なくとも１つの光導波路の長さが、この小さい方のチップの長さよりも短くすることを特徴とするフリップチップ集積化方法。
【請求項６０】
請求項５１〜５８の何れか一項に記載のフリップチップ集積化方法において、前記小さい方のチップが、デバイス、すなわちＳＯＡ、ＥＡＭ、発光ダイオード（ＬＥＤ）、レーザのアレイ又はこれらの組み合わせを有するようにすることを特徴とするフリップチップ集積化方法。
【請求項６１】
請求項５１〜６０の何れか一項に記載のフリップチップ集積化方法において、互いに光学的に結合されている何れかの２つの光導波路に対して、光導波路の入力部及び出力部が前記小さい方のチップの同一の又は互いに隣接するエッジ上に存在するがこのチップの対向するエッジ上には存在しないようにすることを特徴とするフリップチップ集積化方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はフォトニック（光）チップのハイブリッド集積化に関するものである。
【背景技術】
【０００２】
多数の光機能又は光電子機能をフォトニック集積回路（ＰＩＣ）内に集積化するのは、モノリシック集積化又はハイブリッド集積化の何れかを用いることにより可能である。本発明は主として、フォトニック機能を複数の導波路チップから１つのモジュール又はサブアセンブリ内に組み込むようにするハイブリッド集積化に関するものである。特に本発明は、ある導波路チップを他の導波路チップの上面上にフリップチップ集積化する（又はある導波路チップを他の導波路チップの内部に埋め込む）ことに注視し、これらの導波路チップが相俟って、光が周囲のチップからハイブリッド集積化した（小型の）チップに結合され、その後周囲のチップに戻るようにしたハイブリッドＰＩＣを形成するようにするものである。
【発明の概要】
【０００３】
本発明は、独立請求項の特徴事項により規定してある。幾つかの特定の実施例は従属請求項に規定してある。
【０００４】
本発明の第１の態様によれば、光導波路を有するフォトニック回路の集積化方法であって、少なくとも１つの第１のフォトニック回路を有する小さい方のチップを、少なくとも１つの第２のフォトニック回路を有する大きい方のチップの上面上で整列且つボンディングさせて、各チップ上の光導波路間で光を結合させるようにする当該集積化方法において、前記チップ上の光導波路間の光結合が前記小さい方のチップの単一側面から生じるようにする集積化方法を提供する。
【０００５】
本発明の第２の態様によれば、光導波路を有するフォトニック集積回路であって、少なくとも１つの第１のフォトニック回路を有する小さい方のチップと、少なくとも１つの第２のフォトニック回路を有する大きい方のチップとを具える当該フォトニック集積回路において、前記小さい方のチップが前記大きい方のチップの上面上で整列且つボンディングされて、各チップ上の光導波路間で光を結合させるようになっているとともに、これらの前記チップ上の光導波路間の光結合が前記小さい方のチップの単一側面から生じるようにしたフォトニック集積回路を提供する。
【０００６】
本発明の第３の態様によれば、光導波路を有するフォトニック回路の集積化方法であって、少なくとも１つの第１のフォトニック回路を有する小さい方のチップを、少なくとも１つの第２のフォトニック回路を有する大きい方のチップの上面上で整列且つボンディングさせて、各チップ上の光導波路間で光を結合させるようにする当該集積化方法において、これらの前記チップ上の光導波路間の光結合が前記小さい方のチップの互いに隣接する側面から生じるようにする集積化方法を提供する。
【０００７】
本明細書で説明する本発明の幾つかの実施例によれば、フォトニックチップをハイブリッド集積化して、Ｕ字状の導波路を有する小さい方のチップを大きい方のチップ上で整列及びボンディングさせるとともに、光が１つのファセットを介してこれらのチップ間で結合されるようにする。これにより、小さい方のチップを最初に粗雑に整列させ、その後機械的なアライメント（整列処理）を用いて精巧に整列させるようにしうる。又、他のアライメント方法を用いて本発明を適用するようにすることもできる。単一側面での結合によれば、チップのアライメントがチップの寸法の僅かな変化に対して影響されないようにする。本発明のある実施例によれば、屈曲した導波路のみを有するようにしうる。導波路のこの種類の配列は本明細書の説明中でフォトニック回路としてもみなされるものである。
【図面の簡単な説明】
【０００８】
【図１】図１は、半導体光増幅器（ＳＯＡ）チップ及び電界吸収型変調器（ＥＡＭ）チップ用のフリップチップ装着部を有するとともに、これらのＳＯＡ及びＥＡＭチップの双方が、本明細書の説明中でＰＩＣの簡単な例として解釈される導波路のアレイを含むようにしたシリコン・オン・インシュレータ（ＳＯＩ）導波路チップの顕微鏡画像を左側に示すとともに、これらのフリップチップ装着部のマスクレイアウトを右側に示している説明図である。
【図２】図２は、３μｍのＳＯＩ導波路チップ上のフリップチップ装着部の例示的断面図を左側に示すとともに、３つのＥＡＭアレイが上面上にボンディング（接着）されたＳＯＩチップの顕微鏡画像を右側に示している説明図である。
【図３】図３は、大きい方のチップと小さい方のチップとを示す概略的断面図である。
【図４】図４は、大きい方のチップと小さい方のチップとを示す概略的上面図である。
【図５】図５は、ＳＯＩ導波路チップと増幅器導波路チップとの双方に傾斜したファセットを具える結合界面を示しており、材料の界面で光が屈折し、小さい方のチップの寸法が変化した場合のアライメントの課題が右側に示されており、入力導波路のアライメントが完全で、チップの寸法が完全である場合のみ、出力界面が完全に整列でき、小さい方のチップの寸法が大きすぎることにより、このチップがフリップチップ装着部内に適合（フィット）するのが阻害され、小さい方のチップの寸法が小さすぎることにより、導波路のファセット間のギャップ（間隙）内での光の屈折により寸法に応じた横方向のオフセットが生ぜしめられることを表している概略的上面図である。
【図６】図６は、ファイバアレイが第１の導波路チップ（インターポーザ）に結合され、この第１の導波路チップが更に、ＳＯＡチップ及びＥＡＭチップがフリップチップ集積されている他の導波路チップ（３μｍのＳＯＩ）に結合されており、光が３μｍのＳＯＩチップ上でＵターンするとともにファイバアレイに戻るようにしたこのファイバアレイを示す概略的斜視図である。
【図７】図７は、正確な導波路長の制御及び機械的な受動的（パッシブ）アライメントを可能にするために、ウエハスケールで処理される１つのチップファセット（２１１）上に全てのＩ／Ｏポートを配置するようにする超小型の屈曲部を有する新規のＳＯＡを示しており、大きい方のチップ（２０１）がフリップチップ装着部（２０２）を有し、このフリップチップ装着部が、小きい方のチップ（２０３）上でアライメント素子（２１０）とのアライメントを容易にする複数の機械的なアライメント素子（２１２）を有し、これによりチップ間の導波路（２０４、２０５）の正確なアライメントを可能にすることを表す説明図である。
【図８】図８は、小さい方のチップ（３０３）のエッジは正確に制御されないが、縦方向で不変のアライメント機能部（フィーチャー）の使用の為に導波路のアライメントが依然として正確である機械的なアライメント概念を示すとともに、縦方向のアライメント機能部と横方向のアライメント機能部とは分離され、小さい方のチップ（３０３）がフリップチップ装着部（３０２）のエッジ（３０８）に対し縦方向で押圧されるとともに、小さい方のチップ上のアライメント機能部（３０７）がフリップチップ装着部（３０２）のエッジにおける相補的な機能部（３０６）に対し押圧されることにより横方向のアライメントが達成されることを表す概略的説明図である。
【図９】図９は、大きい方のチップ（３０１）上の先細状としたアライメント機能部（３１０）が双方向の機械的なアライメントを提供している機械的なアライメントの概念を示しており、小さい方のチップ（３０３）がフリップチップ装着部（３０２）のエッジに対し縦方向で押圧されると、大きい方のチップ上の先細状としたアライメント機能部（３１０）と小さい方のチップ上のレール状のアライメント機能部（３１１）とが接触して、これら２つのチップを横方向においても整列させることを表す概略的説明図である。
【図１０】図１０は、小さい方のチップ上のコンパクトな屈曲部及び単一側面での結合の利点を示し、本例では個々の導波路ではなく導波路アレイの全体が屈曲されていることを表す概略的上面図である。
【発明を実施するための形態】
【０００９】
多数の光学的な又は光電子工学的な機能をフォトニック集積回路（ＰＩＣ）内に集積化するのは、モノリシック集積又はハイブリッド集積の何れかを用いることにより可能となる。本発明は主として、複数の導波路チップからの光学的機能を１つのモジュール又はサブアセンブリ内に結合させるハイブリッド集積に関するものである。本発明は特に、ある導波路チップを他の導波路チップの上面上にフリップチップ集積し（又は一方の導波路チップを他方の導波路チップの内部に埋め込み）、これらの導波路チップが相俟って、光が周囲のチップからハイブリッド集積化した（小さい方の）チップに結合されその後周囲のチップに戻るようにしたハイブリッドＰＩＣを形成することに注目するものである。このハイブリッドＰＩＣの例は図１及び図２に示すものとしうる。
【００１０】
双方のチップは光を導く光導波路を有している。本発明は主として、大きい方のチップがシリコンフォトニックチップであり、小さい方のチップが光を増幅又は変調させる化合物半導体チップである場合を意図している。しかし、本発明はこれらの例示的な場合に限定されるものではなく、波長の多重化／フィルタリング、光検出、レーザ処理（lasing）、センシング、イメージング（画像化）、波長変換又は光ロジックのような種々の光学的機能を実行しうるシリカ、窒化ケイ素又はニオブ酸リチウムの導波路チップのような多くの他の種類の導波路チップに適用しうるものである。小さい方のチップは、必ずしも大きい方のチップ上にフリップチップボンディングさせる必要はなく、これ以外に大きい方のチップの内部に完全に又は部分的に埋め込むこともできる。例えば、本発明によるある実施例では、小さい方のチップを導波路側が上となるようにして、（図１０における例と同様に）この小さい方のチップが大きい方のチップ内に形成した深い空洞内に配置されるようにすることもできる。
【００１１】
２つのチップ間の光の結合には多くの課題がある。光学的な各界面では、入力導波路と出力導波路との間のアライメント精度が、使用するアライメント方法、ボンディング方法、ツール及びアライメントで用いる何れかのアライメントマーク又はアライメント機能部に依存する。これらのアライメントの課題を次に詳細に説明する。
【００１２】
従来のフリップチップボンディングは、回折限界や使用する光学系及びカメラにより制限されるマシンビジョンに基づいている。良好な光学系を具える代表的な高精度のアライメント精度は、ボンディング前で±０．２μｍ〜±２μｍ（マイクロメートル）である。
【００１３】
しかし、チップはカメラに基づくアライメント後に互いに動く為、ボンディング後の精度は一般的に悪くなる。代表的なフリップチップ構成では、カメラはアライメント用の２つのチップ間に一時的に持ち込まれ、その後これらのチップは、アライメントとボンディングとの間の繰り返し可能な動作を試みることにより接触される。このような動作により生ぜしめられる代表的なミスアライメント（不整列）は±０．２μｍ〜±２μｍ（マイクロメートル）である。この動作に加えて、ボンディング処理自体によっても２つのチップ間にミスアライメントを生ぜしめるおそれがある。
【００１４】
或いはまた、チップ上の機械的なアライメント機能部を互いに押圧するようにする機械的なアライメントを用いることができる。はんだリフロー法又は液滴蒸発法を用いるセルフアライメント（自己整列）も実施されている。これらの手段によりアライメント及び動作の別々のステップ間で生じるミスアライメントを回避する。その理由は、アライメントステップ後にチップがこれらの目標の最終位置にあるようになる為である。しばしば互いに異なるアライメント方法を互いに異なる方向で同時に用いることができる。例えば、水平方向のアライメントはマシンビジョンに基づかせることができるとともに、垂直方向のアライメントはボンディングパッド間の機械的な接触に基づくようにする。
【００１５】
ボンディングは、例えば、接着剤、はんだ又は熱圧着を用いて行うことができる。接着剤によるボンディング又ははんだ付けでは、流体のボンディング材料の表面張力により２つのチップ間に不所望な動きを生ぜしめるおそれがある。接着剤によるボンディングでは、接着剤の硬化によりこの接着剤の縮小又は膨張を生ぜしめ、これが不所望な動きにつながる。熱圧着によるボンディングでは、大きな機械力（又は圧力）によりチップを移動させるか又はボンディング材料を圧縮させるおそれがある。如何なる高温のボンディング処理でも、ボンディング前又は後の温度変化により２つのチップに対し異なる熱膨張又は縮小を生ぜしめるおそれがあり、これにより導波路のファセット間にミスアライメントを生ぜしめるおそれがある。ボンディング処理自体によっては代表的に±０．２μｍ〜±２μｍのミスアライメントを生ぜしめる。アライメント、チップの移動及びボンディング処理により生じるミスアライメントは、代表的に同じ方向ではない為、これらの３つの要素による全体のミスアライメントは代表的に±０．５μｍ〜±４μｍであり、最も正確な方法では精度を±０．５μｍ以内で制御しうる。又、ミスアライメントの量や結合効率に対する影響は異なるアライメント方向において変化するおそれがあることにも注意する必要がある。
【００１６】
ミスアライメントに対しては、もう１つの原因、すなわち、アライメントで用いるこれらの機能部に対する導波路のファセットのアライメント精度が有限であるという原因がある。多くの場合、このことが光結合界面における導波路のファセット間の最終的なミスアライメントを支配するものである。換言すれば、導波路のファセット間の最終的なアライメント精度がミスアライメントに関して最も影響を及ぼすものである。例えば、アライメントマークが別の処理ステップとしてパターン化されている場合、これらのアライメントマークは導波路のファセットに対し完全に整列されていないおそれがある。コンタクト（接触）リソグラフィでは、マスク層間の代表的なミスアライメントは±１μｍ〜±２μｍである。更に、元のウエハ又は基板からのチップのダイシング又はクリービングは、チップの寸法やチップの最終位置において重大な不確実性を生ぜしめるおそれがある。このことは、時々用いられるチップエッジのポリッシング（研磨処理）にも当てはまることである。代表的なクリービング、ダイシング又はポリッシングの精度は±２μｍ±２０μｍである。
【００１７】
本発明は主として、光を大きい方のチップから小さい方のチップに結合させ、その後に大きい方のチップに戻すようにする分野に注目するものである。このことは、代表的に、光を小さい方のチップの１つのファセットから入力させてこれと対向するファセットから出力させるように結合させることにより達成される。出力導波路及び入力導波路は大きい方のチップ上で容易に処理される為、小さい方のチップ上の対応する入力ファセット及び出力ファセットはこれらの導波路に整列させる必要がある。しかし、小さい方のチップの長さ（Ｌchip）が変化すると、この小さい方のチップ上の入力ファセット及び出力ファセット間の距離も変化し、光学的な各界面におけるファセット間のギャップが変化する。小さい方のチップが長くなりすぎると、導波路ファセットがフリップチップ装着部の長さ（Ｌmount ）により分離されている大きい方のチップ上の入力ファセット及び出力ファセット間にこの小さい方のチップが適合しない。小さい方のチップが短くなりすぎると、少なくとも一方の結合界面に大きなギャップが存在し、これにより図３及び図４に示すようにこのギャップ内での光のフィールドの発散による大きな光の結合損失を生ぜしめる。
【００１８】
ある場合には、導波路をファセットに対して傾かせて、例えばファセットにおける後方反射（戻る方向の反射）を低減させるようにする。光の回折により、（図５に示すように）光は導波路内及びファセット間のギャップ内で異なる角度で伝播する為、小さい方のチップの長さの変化が水平方向における入力ファセット及び出力ファセットの双方を完全に整列させるのを不可能にする。
【００１９】
同じファセットにおいて光を入出力結合させることにより、導波路のファセット位置の制御が有限であることと関連する問題の幾つかを回避する。この概念は、（図６に示すように）しばしば１つのファイバアレイが光導波路チップの１つのエッジに対し整列されているとともに取付けられている光導波路チップをパッケージングするのに広く用いられている。しかし、大きい方のチップ上への小さい方のチップのフリップチップ集積に当っては、小さい方のチップのフットプリントがしばしば単一側面での結合の適用性を制限する。シングルモードの導波路の最小曲げ半径はしばしば大きい方のチップ上にフリップチップ集積すべきチップの寸法と同程度か又はそれよりもさらに大きい為、Ｕ字状の導波路屈曲部はチップ内に適合しない。このことは特に、小さい方のチップが（図１に示すように）平行増幅器のような高密度配列の導波路を有する場合に当てはまるものである。
【００２０】
本発明の少なくとも幾つかの実施例によれば、光を小さい方のチップ内に結合させるとともに、この小さい方のチップの同じエッジから大きい方のチップに戻すようにする。小さい方のチップ上の光導波路（２０４）は、ミラー、オイラーの屈曲部又はその他のコンパクトな屈曲部を用いてしっかりと曲げて、導波路のアレイが小さい方のチップの同じ側で入出力結合しうるようにする。
【００２１】
本発明の好適な実施例では、双方のチップ（２０１及び２０３）上の導波路のファセットをリソグラフ的に画成するとともに、各導波路のファセットの位置を（図７に示すように）チップのエッジ上の機械的なアライメントの機能部（２１２及び２１０）に対して正確に整列されるようにする。導波路（２０４）と機械的なアライメントの機能部（２１０）との間の正確なアライメントは、同じリソグラフマスク層において双方の機能部を画成することにより得るのが好ましいが、ステッパーリソグラフィを用いるマスク層間の正確なアライメントのような他の方法を用いることもできる。
【００２２】
小さい方のチップ上の機械的なアライメントの機能部は、（縦方向のアライメントに対する）チップエッジと、（図８及び図９に示すように）チップエッジの位置が変化した際に不変である縦方向のパターンとの組み合わせに基づくようにすることもできる。第１の好適な実施例では、２つのチップの機械的なアライメントの機能部を互いに対して移動させることにより、これらの２つのチップがそれぞれについて機械的に整列されるようにする。ある実施例では、小さい方のチップ（３０３）のエッジが正確に制御されないが、縦方向に不変のアライメントの機能部を使用している為に導波路のアライメントは依然として正確である。縦方向のアライメントの機能部と横方向のアライメントの機能部とは分離されている。小さい方のチップ（３０３）を縦方向でフリップチップ装着部（３０２）のエッジ（３０８）に押圧するとともに、小さい方のチップ上のアライメントの機能部（３０７）をフリップチップ装着部（３０２）のエッジにおける相補的な機能部（３０６）に対し押圧することにより、横方向のアライメントが達成される。この場合、導波路のファセットも互いに対し、従って、導波路（３０４、３０５）に対し正確に整列される。
【００２３】
本発明のある実施例によれば、図９に見ることができるように、１つの機能部（３１０）で縦方向と横方向とのアライメントの機能部を得ることができる。大きい方のチップ（３０１）上の先細状としたアライメントの機能部（３１０）は機械的なアライメントを双方向で達成している。小さい方のチップ（３０３）が縦方向でフリップチップ装着部（３０２）のエッジに対して押圧されると、大きい方のチップ上の先細状としたアライメントの機能部（３１０）と小さい方のチップ上のレール状のアライメントの機能部（３１１）とが接触するとともに、２つのチップも横方向で整列される。
【００２４】
単一側面での結合の１つの利点は、粗雑なアライメントを用いることにより、最初に小さい方のチップをこの小さい方のチップ上のアライメント機能部から一層遠くに離して配置することができるということである。このことは、（図３に示すように）小さい方のチップをこの小さい方のチップの寸法にほぼ一致するフリップチップ装着部内に直接配置するよりも、迅速に且つ容易に行うことができる。カメラに基づくアライメントの代わりに機械的なアライメントを用いる場合の利点は、アライメント後のチップの動きにより生ぜしめられるミスアライメントが回避されるか或いは最小となるということである。本発明の第２の好適な実施例によれば、小さい方のチップ（４０３）のエッジ（４１３）がこのチップエッジ自体を除いて如何なる機械的なアライメントの機能部をも有さないようにするとともに、小さい方のチップのアライメントをカメラに基づくアライメント、アクティブアライメント又ははんだに基づくセルフアライメントに基づいて行う。この場合でも、単一側面での入力／出力結合が上述したアライメント問題を回避するための鍵（重要点）となる。フリップチップ装着部内への小さい方のチップの最終的な配置がより一層簡単であるとともに粗雑なアライメントに基づくようにしうる。
【００２５】
本発明のある実施例によれば、大きい方のチップ（４０１）上のフリップチップ装着部（４０２）を深い空洞に代えて、この空洞内に小さい方のチップを配置するようにする。この“非フリップ式”の場合、小さい方のチップの上側を下に向けるのではなく、最終のアセンブリで双方のチップ上の導波路は上向きとなっている。この場合でも、単一側面での入力／出力結合により大きな利点が得られる。図１０に示すように、小さい方のチップが、両側面結合の場合におけるよりも著しく大きくしうる深い空洞内に容易に組み込まれる。
【００２６】
本発明のある実施例によれば、（導波路に沿う）縦方向のアライメントを小さい方のチップ（４０３）のエッジ（４１３）と大きい方のチップ（４０８）のエッジとの間の機械的なアライメントに基づかせ、横方向のアライメントはカメラに基づくアライメント、アクティブアライメント又ははんだに基づくセルフアライメントを用いて行うようにする。
【００２７】
小さい方のチップの長さが変化することにより自動的には導波路ファセット間のギャップを変化させない。その理由は、チップのエッジを常に互いに近くに接近させるか又は物理的に接触させることもできる為である。入力ファセット及び出力ファセットが小さい方のチップの同じ側にある場合、小さい方のチップのエッジにおける正確なクリービング、エッチング又はポリッシングラインが変化しても、（図１０に示すように）小さい方のチップ上の全ての導波路の相対位置は変化しないように保つことができる為である。
【００２８】
本発明の１つの利点は、小さい方のチップに亘って直線的にする導波路よりもこの小さい方のチップ上の導波路を短くするということである。この場合、導波路はチップのエッジ付近に極めてコンパクトなＵ字状の屈曲部を形成するようにする。屈曲部を著しく小さくすると、代表的にチップのクリービング、ダイシング又は処理により制限されるチップの最小の長さよりも導波路を短くできる。このような導波路の長さの短縮は、例えば、極めて高速である電界吸収型変調器（ＥＡＭ）にとって有利となりうる。
【００２９】
本発明のある実施例によれば、上述した利点は、（上述したような）１つのファセットの代わりに、又はアライメント処理を容易にするために小さい方のチップよりも著しく大きくした（従来の方法の）対向するファセットの代わりに２つの隣接するファセットを通して光を入力及び出力させることにより得られるようにする。この場合、小さい方のチップの大きさが変化する可能性があり、この小さい方のチップを最初に装着部の中心に粗雑に配置し、その後に単一側面での結合に関して上述したのと同じ概念を用いて装着部の隅部に異動させるようにすることができる。
【００３０】
本発明の更なる利点には、より一層正確なアライメントが含まれるとともに、正確な寸法制御を行わないチップを用いる能力が含まれる。機械的なアライメントは極めて正確、高速且つ廉価なものとなりうる。
【００３１】
開示した本発明の実施例は、本明細書に開示した特定の構造、処理ステップ又は材料に限定されるものではなく、当業者により認識されるこれらと等価なものに拡張されることを理解すべきである。又、本明細書で採用した用語は、特定の実施例を説明する目的のみで用いたものであり、これらの用語に限定されるものではない。
【００３２】
１つの実施例に対し本明細書全体を参照することは、この実施例と関連して説明した特定の機能部、構造又は特性が本発明の少なくとも１つの実施例に含まれることを意味するものである。従って、本明細書全体に亘る種々の箇所における“１つの実施例”又は“実施例”という表現は必ずしも全てが同じ実施例を参照するものではない。例えば、約又はほぼ、のような用語を用いる数値を参照する場合、そのままの正確な数値をも開示するものである。
【００３３】
本明細書で用いるような複数のアイテム、構成要素、組成要素及び材料の何れか又はこれらの任意の組み合わせは、便宜上共通のリストで表すことができる。しかし、これらのリストは、あたかもリストの各構成体がそれぞれ個別で唯一の構成体として識別されるように構成する必要がある。従って、このようなリストの個々の構成体は、逆の意見がない場合には、これらが共通のグループにおいて表されることに基づくことのみで同じリストの如何なる他の構成体との事実上の等価物として解釈されるべきではない。更に、本発明の種々の実施例及び例は、その種々の構成要素に対する代替手段とともに本明細書で参照することができる。このような実施例、例及び代替案は互いの事実上の等価物として解釈すべきではなく、本発明の個別で自立的な表現として考えるべきであることを理解されたい。
【００３４】
更に、上述した機能部、構造又は特性は、1つ以上の実施例において適切な任意の方法で組み合わせることができる。本明細書では、長さ、幅、形状等の例のような多数の特定の詳細を提供して本発明の実施例を完全に理解するようにしている。しかし、当業者にとって認識されるように、本発明は、これらの特定の詳細の1つ以上がない場合にも、又は他の方法、構成要素、材料等を用いることによっても実行しうるものである。他の例では、本発明の解釈を不明瞭にしないように、周知の構造、材料又は動作を図示又は説明していない。
【００３５】
前述した例は、1つ以上の特定の分野における本発明の原理の例示であるが、当業者にとって明らかなように、発明力を発揮することなしに且つ本発明の原理及び概念から逸脱することなしに、実施の形態、使用方法及び細部における種々の変更を達成しうるものである。従って、添付の特許請求の範囲により限定される場合を除いて、本発明を限定することは意図されるものではない。
【産業上の利用可能性】
【００３６】
本発明の少なくとも幾つかの実施例によれば、フォトニックチップのハイブリッド集積化において産業上の用途を見出すものである。
【符号の説明】
【００３７】
［略語リスト］
ＥＡＭ：電界吸収型変調器
ＬＥＤ：発光ダイオード
ＰＩＣ：フォトニック集積回路
ＳＯＡ：半導体光増幅器
ＳＯＩ：シリコン・オン・インシュレータ
［参照符号リスト］
２０１：大きい方のチップ
２０２：フリップチップ装着部
２０３：小さい方のチップ
２０４：導波路
２０５：導波路
２１０：機械的なアライメントの機能部
２１１：導波路ファセット
２１２：機械的なアライメントの機能部
３０１：大きい方のチップ
３０２：フリップチップ装着部
３０３：小さい方のチップ
３０４：導波路
３０５：導波路
３０６：フリップチップ装着部のエッジにおける相補的な機能部
３０８：フリップチップ装着部のエッジ
３１０：先細状としたアライメントの機能部
３１１：小さい方のチップ上の機械的アライメント機能部
４０１：大きい方のチップ
４０２：フリップチップ装着部
４０４：導波路
４０５：導波路
４０８：フリップチップ装着部のエッジ
４１０：先細状としたアライメントの機能部
４１３：小さい方のチップのエッジ
【図１】
2020533632.tif 000003
【図２】
2020533632.tif 000004
【図３】
2020533632.tif 000005
【図４】
2020533632.tif 000006
【図５】
2020533632.tif 000007
【図６】
2020533632.tif 000008
【図７】
2020533632.tif 000009
【図８】
2020533632.tif 000010
【図９】
2020533632.tif 000011
【図１０】
2020533632.tif 000012
【手続補正書】
【提出日】令和2年5月12日(2020.5.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光導波路を有するフォトニック回路の集積化方法であって、少なくとも１つの第１のフォトニック回路を有する小さい方のチップを、少なくとも１つの第２のフォトニック回路を有する大きい方のチップの上面上で整列且つボンディングさせて、各チップ上の光導波路間で光を結合させるようにする当該集積化方法において、光が最初に前記大きい方のチップから前記小さい方のチップに結合し、その後前記小さい方のチップから前記大きい方のチップに戻るようにする集積化方法。
【請求項２】
請求項１に記載の集積化方法において、前記光導波路間の光結合が前記小さい方のチップの単一側面から生じる単一側面での結合とするようにする集積化方法。
【請求項３】
請求項１又は２に記載の集積化方法において、前記チップ上の前記光導波路間の光結合が前記小さい方のチップの互いに隣接する側面から生じるようにする集積化方法。
【請求項４】
請求項１〜３の何れか一項に記載の集積化方法において、前記小さい方のチップ上の前記光導波路が、曲げ半径を１mm以下としたミラー、オイラーの屈曲部又はその他のコンパクトな光旋回素子を用いて曲げられるようにする集積化方法。
【請求項５】
請求項１〜４の何れか一項に記載の集積化方法において、前記小さい方のチップと前記大きい方のチップとの双方の上に機械的なアライメント機能部を形成し、これらの２つのチップとこれらのそれぞれの光導波路とを少なくとも一方向において受動的に且つ正確に整列させるようにする集積化方法。
【請求項６】
請求項５に記載の集積化方法において、前記機械的なアライメント機能部が、前記チップの縦方向及び横方向の双方で受動的なセルフアライメントを支援するようにする集積化方法。
【請求項７】
請求項６に記載の集積化方法において、前記縦方向のアライメントは、光結合が生じる前記チップのエッジ間の機械的な接触に基づき、前記横方向のアライメントは、縦方向で局部的に不変であるとともにチップエッジの正確な位置における変化に対して影響されないアライメント機能部間の機械的な接触に基づくようにするとともに、前記の２つのチップの光学的に結合されたエッジが互いの方向に移動した際に、前記大きい方のチップ上の少なくとも１つの先細状とした機能部が前記小さい方のチップ上のアライメントの機能部と機械的に相互作用するようにする集積化方法。
【請求項８】
請求項１〜７の何れか一項に記載の集積化方法において、前記小さい方のチップ上の少なくとも１つの光導波路の長さが、この小さい方のチップの長さよりも短くする集積化方法。
【請求項９】
請求項１〜８の何れか一項に記載の集積化方法において、前記小さい方のチップの前記少なくとも１つの第１のフォトニック回路が、デバイス、すなわちＳＯＡ、ＥＡＭ、発光ダイオード（ＬＥＤ）、レーザの少なくとも１つのアレイ又はこれらの組み合わせを有するようにする集積化方法。
【請求項１０】
請求項１〜９の何れか一項に記載の集積化方法において、前記の双方のチップ上の光導波路のファセットをリソグラフ的に画成するとともに、各光導波路のファセットの位置をそのチップのエッジ上の機械的なアライメントの機能部に対して正確に整列されるようにする集積化方法。
【請求項１１】
請求項１０に記載の集積化方法において、前記光導波路と前記機械的なアライメントの機能部とを同じリソグラフマスク層において画成する集積化方法。
【請求項１２】
光導波路を有するフォトニック集積回路であって、少なくとも１つの第１のフォトニック回路を有する小さい方のチップと、少なくとも１つの第２のフォトニック回路を有する大きい方のチップとを具える当該フォトニック集積回路において、前記小さい方のチップが前記大きい方のチップの上面上で整列且つボンディングされて、各チップ上の光導波路間で光を結合させるようになっているとともに、光が最初に前記大きい方のチップから前記小さい方のチップに結合し、その後前記小さい方のチップから前記大きい方のチップに戻るようにしたフォトニック集積回路。
【請求項１３】
請求項１２に記載のフォトニック集積回路において、前記光導波路間の光結合が前記小さい方のチップの単一側面から生じる単一側面での結合としたフォトニック集積回路。
【請求項１４】
請求項１２又は１３に記載のフォトニック集積回路において、前記小さい方のチップが、２cm2 よりも小さいフットプリントを有するとともに、フリップチップ集積により前記大きい方のチップの上面上で整列且つボンディングされているフォトニック集積回路。
【請求項１５】
請求項１２〜１４の何れか一項に記載のフォトニック集積回路において、前記の双方のチップ上の前記光導波路のファセットをリソグラフ的に画成するとともに、各光導波路のファセットの位置をこのチップのエッジ上の機械的なアライメントの機能部に対して正確に整列させたフォトニック集積回路。

【国際調査報告】
2020533632.tif 000013
2020533632.tif 000014
2020533632.tif 000015
2020533632.tif 000016