(57)【要約】フライバックスイッチ電源であり、一般的な３巻線吸収フライバックスイッチ電源に基づき、トランスＢのＮＰ１の異名端子を電源に接続すると共に、第２の一次側巻線ＮＰ２の異名端を接地し、ＮＰ１及びＮＰ２が二重線並列巻線であることを確実にし、コンデンサＣ１を追加し、Ｃ１の一端をＮＰ１の同名端子に接続すると共に、他端をＮＰ２の同名端子に接続し、二次側巻線は、従来技術とは反対のＱ２接続方法を使用し、及び別の出力電圧によって制御されるＰＷＭ信号により制御される。これにより、Ｑ１が導通すると、ＮＰ１及びＮＰ２の双方が励起され、人為的な余剰エネルギーが発生する。Ｑ１が切断されると、二次側のＮＳは、出力負荷要件に基づいてＱ２を介して整流された出力電圧を実現し、漏れインダクタンス及び過剰エネルギーが、Ｄ１を介してＮＰ２によって非破壊的に吸収されるため、以下が実現される。低電圧での動作に適合し、一次側巻線の利用率及び電流密度が改善されて、電力密度が高くなり、一次側と二次側との間の漏れが比較的大きくてもよい。更に、高い変換効率、良好なＥＭＩ、広帯域幅の電力供給、及び、良好なループ応答を有する。
2020510391.tif 000002
【特許請求の範囲】
【請求項１】
フライバックスイッチング電源であって、
トランス、第１スイッチトランジスタ、第２スイッチトランジスタ、第２コンデンサ、及び、第１ダイオードを含み、
前記第１スイッチトランジスタ及び前記第２スイッチトランジスタは、共にＮチャネル電界効果トランジスタであり、
前記トランスは、第１の一次側巻線、第２の一次側巻線、及び、二次側巻線を含み、
該二次側巻線のドット無し端子は、前記第２スイッチトランジスタのドレインに接続され、前記第２スイッチトランジスタのソースは、前記第２コンデンサの一端に接続されて正出力を形成し、前記二次側巻線のドット付き端子は、前記第２コンデンサの他端に接続されて負出力を形成し、
前記第１の一次側巻線のドット付き端子と前記第１ダイオードのカソードとの双方に、入力直流電源の正端子が接続され、前記第１の一次側巻線のドット無し端子は、前記第１スイッチトランジスタのドレインに接続され、
前記第１ダイオードのアノードは、前記第２の一次側巻線のドット無し端子に接続され、前記第１スイッチトランジスタのソースは、前記第２の一次側巻線のドット付き端子に接続されると共に、前記入力直流電源の負端子にも接続され、
前記第１スイッチトランジスタのゲートは、一次側制御信号に接続され、
前記第１の一次側巻線及び前記第２の一次側巻線は、バイファイラー巻きであり、
更に、当該フライバックスイッチング電源は、第１コンデンサを含み、該第１コンデンサの一端が、前記第１の一次側巻線のドット無し端子に接続されると共に、前記第１コンデンサの他端が、前記第２の一次側巻線のドット無し端子に接続され、
前記第２スイッチトランジスタのゲートは、二次側制御信号に接続されることを特徴とするフライバックスイッチング電源。
【請求項２】
フライバックスイッチング電源であって、
トランス、第１スイッチトランジスタ、第２スイッチトランジスタ、第２コンデンサ、及び、第１ダイオードを含み、
前記第１スイッチトランジスタ及び前記第２スイッチトランジスタは、共にＮチャネル電界効果トランジスタであり、
前記トランスは、第１の一次側巻線、第２の一次側巻線、及び、二次側巻線を含み、
該二次側巻線のドット無し端子は、前記第２スイッチトランジスタのドレインに接続され、前記第２スイッチトランジスタのソースは、前記第２コンデンサの一端に接続されて正出力を形成し、前記二次側巻線のドット付き端子は、前記第２コンデンサの他端に接続されて負出力を形成し、
前記第１スイッチトランジスタのドレインと前記第２の一次側巻線のドット無し端子との双方に、入力直流電源の正端子が接続され、前記第１スイッチトランジスタのソースは、前記第１の一次側巻線のドット付き端子に接続され、
前記第２の一次側巻線のドット付き端子は、前記第１ダイオードのカソードに接続され、前記第１の一次側巻線のドット無し端子は、前記第１ダイオードのアノードに接続されると共に、前記入力直流電源の負端子にも接続され、
前記第１スイッチトランジスタのゲートは、一次側制御信号に接続され、
前記第１の一次側巻線及び前記第２の一次側巻線は、バイファイラー巻きであり、
更に、当該フライバックスイッチング電源は、第１コンデンサを含み、該第１コンデンサの一端が、前記第１の一次側巻線のドット付き端子に接続されると共に、前記第１コンデンサの他端が、前記第２の一次側巻線のドット付き端子に接続され、
前記第２スイッチトランジスタのゲートは、二次側制御信号に接続されることを特徴とするフライバックスイッチング電源。
【請求項３】
フライバックスイッチング電源であって、
トランス、第１スイッチトランジスタ、第２スイッチトランジスタ、第２コンデンサ、及び、第１ダイオードを含み、
前記第１スイッチトランジスタが、Ｐチャネル電界効果トランジスタであると共に、前記第２スイッチトランジスタが、Ｎチャネル電界効果トランジスタであり、
前記トランスは、第１の一次側巻線、第２の一次側巻線、及び、二次側巻線を含み、
該二次側巻線のドット無し端子は、前記第２スイッチトランジスタのドレインに接続され、前記第２スイッチトランジスタのソースは、前記第２コンデンサの一端に接続されて正出力を形成し、前記二次側巻線のドット付き端子は、前記第２コンデンサの他端に接続されて負出力を形成し、
前記第１の一次側巻線のドット無し端子と前記第１ダイオードのアノードとの双方に、入力直流電源の負端子が接続され、前記第１の一次側巻線のドット付き端子は、前記第１スイッチトランジスタのドレインに接続され、
前記第１ダイオードのカソードは、前記第２の一次側巻線のドット付き端子に接続され、前記第１スイッチトランジスタのソースは、前記第２の一次側巻線のドット無し端子に接続されると共に、前記入力直流電源の正端子にも接続され、
前記第１スイッチトランジスタのゲートは、一次側制御信号に接続され、
前記第１の一次側巻線及び前記第２の一次側巻線は、バイファイラー巻きであり、
更に、当該フライバックスイッチング電源は、第１コンデンサを含み、該第１コンデンサの一端が、前記第１の一次側巻線のドット付き端子に接続されると共に、前記第１コンデンサの他端が、前記第２の一次側巻線のドット付き端子に接続され、
前記第２スイッチトランジスタのゲートは、二次側制御信号に接続されることを特徴とするフライバックスイッチング電源。
【請求項４】
フライバックスイッチング電源であって、
トランス、第１スイッチトランジスタ、第２スイッチトランジスタ、第２コンデンサ、及び、第１ダイオードを含み、
前記第１スイッチトランジスタが、Ｐチャネル電界効果トランジスタであると共に、前記第２スイッチトランジスタが、Ｎチャネル電界効果トランジスタであり、
前記トランスは、第１の一次側巻線、第２の一次側巻線、及び、二次側巻線を含み、
該二次側巻線のドット無し端子は、前記第２スイッチトランジスタのドレインに接続され、前記第２スイッチトランジスタのソースは、前記第２コンデンサの一端に接続されて正出力を形成し、前記二次側巻線のドット付き端子は、前記第２コンデンサの他端に接続されて負出力を形成し、
前記第１スイッチトランジスタのドレインと前記第２の一次側巻線のドット付き端子との双方に、入力直流電源の負端子が接続され、前記第１スイッチトランジスタのソースは、前記第１の一次側巻線のドット無し端子に接続され、
前記第２の一次側巻線のドット無し端子は、前記第１ダイオードのアノードに接続され、前記第１の一次側巻線のドット付き端子は、前記第１ダイオードのカソードに接続されると共に、前記入力直流電源の正端子にも接続され、
前記第１スイッチトランジスタのゲートは、一次側制御信号に接続され、
前記第１の一次側巻線及び前記第２の一次側巻線は、バイファイラー巻きであり、
更に、当該フライバックスイッチング電源は、第１コンデンサを含み、該第１コンデンサの一端が、前記第１の一次側巻線のドット無し端子に接続されると共に、前記第１コンデンサの他端が、前記第２の一次側巻線のドット無し端子に接続され、
前記第２スイッチトランジスタのゲートは、二次側制御信号に接続されることを特徴とするフライバックスイッチング電源。
【請求項５】
前記二次側制御信号は、前記正出力と前記負出力との間の電圧により制御されるＰＷＭ信号であることを特徴とする請求項１から４のいずれか１項に記載のフライバックスイッチング電源。
【請求項６】
前記一次側制御信号のデューティサイクルは、固定であることを特徴とする請求項１から４のいずれか１項に記載のフライバックスイッチング電源。
【請求項７】
前記一次側制御信号のデューティサイクルは、二次側の実際の出力電力のｍ倍に応じて提供されると共に、前記デューティサイクルは、最大デューティサイクルに達するまで増大しないことを特徴とする請求項１から４のいずれか１項に記載のフライバックスイッチング電源。
【請求項８】
プリント基板配線時の、前記第１の一次側巻線と前記第２の一次側巻線との励起電流の物理的経路の方向が、反対であることを特徴とする請求項１から４のいずれか１項に記載のフライバックスイッチング電源。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、スイッチング電源の分野に関するものであり、特にフライバックスイッチング電源に関するものである。
【背景技術】
【０００２】
現在、スイッチング電源が広く使用されている。入力電力が７５Ｗ未満で力率（ＰＦ）の要求がないアプリケーションの場合、フライバックスイッチング電源には魅力的な利点があり、それは単純な回路トポロジ及び広い入力電圧範囲である。部品点数が少ないため、回路の信頼性が比較的高く、フライバックスイッチング電源は広く使用されている。便宜上、多くの文書において、フライバックスイッチング電源は、フライバックスイッチング電源、フライバック電源、及びフライバックコンバータとも呼ばれている。日本及び台湾では、フライバックコンバータ、フライバックスイッチング電源、及びフライバック電源とも呼ばれる。図０にＡＣ／ＤＣコンバータの一般的なトポロジが示されている。その図の原型は、チャン  シンヂゥー博士により書かれた図書番号ＩＳＢＮ９７８−７−５０８３−９０１５−４の「スイッチング電源電力コンバータのトポロジと設計」の６０頁からのものである。それは、整流器ブリッジ１０１、フィルタ回路２００、及び基本的なフライバックトポロジユニット回路３００から成り、符号３００のものは主電力段とも呼ばれる。実用的な回路には、感圧式、ＮＴＣサーミスタ、電磁障害（ＥＭＩ）、及び整流器ブリッジの前にあるその他の保護回路も提供され、フライバックスイッチング電源の電磁適合性が使用要件を満たすことを保証する。フライバックスイッチング電源では、変換効率を高めるために、一次側巻線と二次側巻線との間の漏れインダクタンスを最小にすることが必要である。加えて、一次側の主電源スイッチトランジスタによってもたらされる耐電圧も低下する。消磁及び吸収にＲＣＤネットワークを使用するフライバックスイッチング電源の場合、ＲＣＤの損失も減少する。注：ＲＣＤ吸収は、抵抗、コンデンサ、及びダイオードで構成される吸収回路を示している。中国の文献は国際文献と同じである。通常、文字「Ｒ」は抵抗の符号に使用され、その抵抗を表している。文字「Ｃ」はコンデンサの符号に使用され、そのコンデンサを表している。文字「Ｄ」はダイオードの符号に使用され、そのダイオードを表している。抵抗とコンデンサとは並列に接続され、更にダイオードと直列に接続されて、ＲＣＤネットワークを形成している。
【０００３】
整流器ブリッジ１０１がない場合、２００及び３００は、ＤＣ／ＤＣスイッチング電源又はコンバータを構成することができる。直流により提供されるため、力率についての要件はなく、電力は７５Ｗを超える場合がある。実際、低電圧ＤＣ／ＤＣスイッチング電源でのフライバックトポロジの使用は、主流ではない。これは、入力電流が不連続でリップルが比較的大きいためであり、それまでの電源装置に対して比較的高い要件を有している。出力電流も不連続であり、リップルが大きく、後続のフィルタコンデンサの容量に対する要件が比較的高くなる。特に入力電圧が比較的低い場合は、励起電流が大きくなるので、表皮効果の損失を低減するために、一次側巻線を複数の素線でバイファイラー巻きする必要がある。一次側巻線のインダクタンスも比較的低く、スケルトンのワイヤケーシングを左から右にタイル状に完全に巻くには、算出された巻数が不十分であることがよくある。動作電圧が比較的高い場合、一次側巻線は、サンドイッチ直列接続方式を採用することがある。低動作電圧では、直列接続によりインダクタンスが過度に大きくなり、サンドイッチ並列接続方式を使用する必要がある。２つの一次側巻線が同じ層にないため、２つの一次側巻線間に漏れインダクタンスが存在する。その結果、損失が発生し、これによりスイッチング電源の効率が低下して、次のような問題が生じる。
【０００４】
励起中、漏れインダクタンスにより、誘起された電圧差には漏れインダクタンスの電圧差があり、無視できない損失を引き起こし、それは次の方法で理解しやすくなる場合がある。並列に接続された２つの一次側巻線について、巻数の差が１の場合、この巻きの巻き間短絡が存在することに相当するが、短絡は、並列に接続された２つの一次側巻線の直流内部抵抗を使用して形成される。相対的に、その損失は実際の巻き間短絡ほど大きくない。消磁中、つまり、二次側の整流ダイオードが導通しているときは、出力フィルタコンデンサが継続的に充電される。この場合、一次側は反射電圧を誘起し、並列に接続された２つの一次側巻線が等しくない電圧を誘起する。巻線の内部抵抗が小さいため、等しくない電圧によってもたらされる電流が小さくなくなり、損失及び比較的大きな電磁障害が引き起こされる。減磁に三次巻線が使用されている場合、並列に接続されている２つの一次側巻線のうち、三次巻線とバイファイラー巻きされているのは何れであるか？並列に接続された２つの一次側巻線と夫々バイファイラー巻きされ、次に並列に接続されて「三次巻線」を形成する、２つの三次巻線のみを使用することができる。プロセスは複雑であり、２つの巻線による並列接続によって形成された三次巻線も等しくない電圧を誘起し、損失及び大きな電磁障害を引き起こす。実際、三次巻線による一般的な減磁の場合、その利点は非破壊的な減磁であり、効率は比較的高くなるが、三次巻線の線径の選択も問題である。比較的小さい線径が選択され、一次側巻線と並列な巻線は比較的手がかかり、細いワイヤは簡単に引き離される。一次側巻線と同じ線径を選択すると、コストが高くなる。三次巻線はフライバックスイッチング電源を消磁し、「３巻線がフライバックスイッチング電源を吸収する」とも言われる。
【０００５】
フライバックスイッチング電源には、まだ１つの欠点があり、スイッチング電源の帯域幅が不十分、つまりループ応答が不十分である。動作周波数が６５ＫＨｚの一般的なスイッチング電源の場合、その帯域幅は通常わずか数百Ｈｚ、普通は４００Ｈｚ未満である。１ＫＨｚを達成するには、設計エンジニアに優れた設計経験、優れた回路基板設計レベル、及び優れたデバッグスキルが必要となる。動作周波数が２８０〜３３０ｋＨｚのスイッチング電源の場合、その帯域幅は通常１〜２ＫＨｚのみである。１０ｋＨｚを達成することも非常に困難である。これは、フライバックスイッチング電源の固有の動作特性によって決まる。オプトカプラは、出力端の電圧変化を検出し、次のような実装についての一次側のデューティサイクルを決定する。効率損失を考慮した後、単位時間内の一次側励起のエネルギーは、同じ期間の二次側によるエネルギー出力に等しくなる。但し、負荷のジャンプ周波数が増大すると、システムの制御ループが同期を維持できなくなる。これは、プリンタや自動ドア等のフライバックスイッチング電源が、帯域幅が必要な場合に低電圧ＤＣ／ＤＣスイッチング電源でほとんど見られないことの、重要な理由でもある。
【０００６】
並列接続された２つの一次側巻線は、低電圧ＤＣ／ＤＣスイッチング電源に適用される。低電圧ＤＣ／ＤＣスイッチング電源は、通常、入力電圧が４８Ｖ未満のスイッチング電源を示している。鉄道用電源等の一部の用途の低電圧ＤＣ／ＤＣスイッチング電源は、ＤＣ１６０Ｖまで動作可能である。
【発明の概要】
【０００７】
これを考慮して、既存の低電圧フライバックスイッチング電源の欠点を克服するために、本発明はフライバックスイッチング電源を提供する。一次側巻線は、２つの独立した一次側巻線を並列接続せずに使用できる。すなわち、一次側巻線と二次側巻線との間の漏れインダクタンスは、比較的大きくなってもよく、消磁に三次巻線を使用しない。更に、変換効率は低下せず、励起及び消磁中の損失は低減され、帯域幅は増大し、ループ応答は良好になる。
【０００８】
本発明の目的は、以下の方法で達成される。
フライバックスイッチング電源であって、トランス、第１スイッチトランジスタ、第２スイッチトランジスタ、第２コンデンサ、及び、第１ダイオードを含み、前記第１及び第２スイッチトランジスタは、共にＮチャネル電界効果トランジスタであり、前記トランスは、第１の一次側巻線、第２の一次側巻線、及び、二次側巻線を含み、該二次側巻線のドット無し端子は、前記第２スイッチトランジスタのドレインに接続され、前記第２スイッチトランジスタのソースは、前記第２コンデンサの一端に接続されて、正出力を形成し、前記二次側巻線のドット付き端子は、前記第２コンデンサの他端に接続されて、負出力を形成し、前記第１の一次側巻線のドット付き端子と前記第１ダイオードのカソードとの双方に、入力直流電源の正端子が接続され、前記第１の一次側巻線のドット無し端子は、前記第１スイッチトランジスタのドレインに接続され、前記第１ダイオードのアノードは、前記第２の一次側巻線のドット無し端子に接続され、前記第１スイッチトランジスタのソースは、前記第２の一次側巻線のドット付き端子に接続されると共に、その接続点が前記入力直流電源の負端子にも接続され、前記第１スイッチトランジスタのゲートは、一次側制御信号に接続され、前記第１の一次側巻線及び前記第２の一次側巻線は、バイファイラー巻きであり、更に第１コンデンサが含まれており、該第１コンデンサの一端が、前記第１の一次側巻線のドット無し端子に接続されると共に、前記第１コンデンサの他端が、前記第２の一次側巻線のドット無し端子に接続され、前記第２スイッチトランジスタのゲートは、二次側制御信号に接続される。
【０００９】
好ましくは、前記二次側制御信号は、前記正出力と前記負出力との間の電圧により制御されるＰＷＭ信号である。
【００１０】
本発明は、更に、解決策１と同等の解決策を提供し、この同等の解決策は解決策２である。本発明の目的は、更に以下の方法で達成される。
フライバックスイッチング電源であって、トランス、第１スイッチトランジスタ、第２スイッチトランジスタ、第２コンデンサ、及び、第１ダイオードを含み、前記第１及び第２スイッチトランジスタは、共にＮチャネル電界効果トランジスタであり、前記トランスは、第１の一次側巻線、第２の一次側巻線、及び、二次側巻線を含み、該二次側巻線のドット無し端子は、前記第２スイッチトランジスタのドレインに接続され、前記第２スイッチトランジスタのソースは、前記第２コンデンサの一端に接続されて、正出力を形成し、前記二次側巻線のドット付き端子は、前記第２コンデンサの他端に接続されて、負出力を形成し、前記第１スイッチトランジスタのドレインと前記第２の一次側巻線のドット無し端子との双方に、入力直流電源の正端子が接続され、前記第１スイッチトランジスタのソースは、前記第１の一次側巻線のドット付き端子に接続され、前記第２の一次側巻線のドット付き端子は、前記第１ダイオードのカソードに接続され、前記第１の一次側巻線のドット無し端子は、前記第１ダイオードのアノードに接続されると共に、その接続点が前記入力直流電源の負端子にも接続され、前記第１スイッチトランジスタのゲートは、一次側制御信号に接続され、前記第１の一次側巻線及び前記第２の一次側巻線は、バイファイラー巻きであり、更に第１コンデンサが含まれており、該第１コンデンサの一端が、前記第１の一次側巻線のドット付き端子に接続されると共に、前記第１コンデンサの他端が、前記第２の一次側巻線のドット付き端子に接続され、前記第２スイッチトランジスタのゲートは、二次側制御信号に接続される。
【００１１】
好ましくは、前記二次側制御信号は、前記正出力と前記負出力との間の電圧により制御されるＰＷＭ信号である。
【００１２】
更に、本発明は、第１スイッチトランジスタとしてＰチャネル電界効果トランジスタを使用する、技術的解決策を提供する。解決策１に基づくと、電源、ダイオード、及びドット付き端子の極性を逆にする必要があり、出力整流部の極性を逆にする必要はない。そして、解決策３が得られる。
フライバックスイッチング電源であって、トランス、第１スイッチトランジスタ、第２スイッチトランジスタ、第２コンデンサ、及び、第１ダイオードを含み、前記第１スイッチトランジスタが、Ｐチャネル電界効果トランジスタであると共に、前記第２スイッチトランジスタが、Ｎチャネル電界効果トランジスタであり、前記トランスは、第１の一次側巻線、第２の一次側巻線、及び、二次側巻線を含み、該二次側巻線のドット無し端子は、前記第２スイッチトランジスタのドレインに接続され、前記第２スイッチトランジスタのソースは、前記第２コンデンサの一端に接続されて、正出力を形成し、前記二次側巻線のドット付き端子は、前記第２コンデンサの他端に接続されて、負出力を形成し、前記第１の一次側巻線のドット無し端子と前記第１ダイオードのアノードとの双方に、入力直流電源の負端子が接続され、前記第１の一次側巻線のドット付き端子は、前記第１スイッチトランジスタのドレインに接続され、前記第１ダイオードのカソードは、前記第２の一次側巻線のドット付き端子に接続され、前記第１スイッチトランジスタのソースは、前記第２の一次側巻線のドット無し端子に接続されると共に、その接続点が前記入力直流電源の正端子にも接続され、前記第１スイッチトランジスタのゲートは、一次側制御信号に接続され、前記第１の一次側巻線及び前記第２の一次側巻線は、バイファイラー巻きであり、更に、第１コンデンサが含まれており、該第１コンデンサの一端が、前記第１の一次側巻線のドット付き端子に接続されると共に、前記第１コンデンサの他端が、前記第２の一次側巻線のドット付き端子に接続され、前記第２スイッチトランジスタのゲートは、二次側制御信号に接続される。
【００１３】
好ましくは、前記二次側制御信号は、前記正出力と前記負出力との間の電圧により制御されるＰＷＭ信号である。
【００１４】
更に、本発明は、解決策３と同等の解決策を提供し、その解決策は、解決策２の第１スイッチトランジスタとして、Ｐチャネル電界効果トランジスタを使用する技術的解決策である。解決策２に基づくと、電源、ダイオード、及びドット付き端子の極性を逆にする必要があり、出力整流部の極性を逆にする必要はない。そして、解決策４が得られる。本発明の目的は、更に以下の方法で達成される。
フライバックスイッチング電源であって、トランス、第１スイッチトランジスタ、第２スイッチトランジスタ、第２コンデンサ、及び、第１ダイオードを含み、前記第１スイッチトランジスタが、Ｐチャネル電界効果トランジスタであると共に、前記第２スイッチトランジスタが、Ｎチャネル電界効果トランジスタであり、前記トランスは、第１の一次側巻線、第２の一次側巻線、及び、二次側巻線を含み、該二次側巻線のドット無し端子は、前記第２スイッチトランジスタのドレインに接続され、前記第２スイッチトランジスタのソースは、前記第２コンデンサの一端に接続されて、正出力を形成し、前記二次側巻線のドット付き端子は、前記第２コンデンサの他端に接続されて、負出力を形成し、前記第１スイッチトランジスタのドレインと前記第２の一次側巻線のドット付き端子との双方に、入力直流電源の負端子が接続され、前記第１スイッチトランジスタのソースは、前記第１の一次側巻線のドット無し端子に接続され、前記第２の一次側巻線のドット無し端子は、前記第１ダイオードのアノードに接続され、前記第１の一次側巻線のドット付き端子は、前記第１ダイオードのカソードに接続されると共に、その接続点が前記入力直流電源の正端子にも接続され、前記第１スイッチトランジスタのゲートは、一次側制御信号に接続され、前記第１の一次側巻線及び前記第２の一次側巻線は、バイファイラー巻きであり、更に第１コンデンサが含まれており、該第１コンデンサの一端が、前記第１の一次側巻線のドット無し端子に接続されると共に、前記第１コンデンサの他端が、前記第２の一次側巻線のドット無し端子に接続され、前記第２スイッチトランジスタのゲートは、二次側制御信号に接続される。
【００１５】
好ましくは、前記二次側制御信号は、前記正出力と前記負出力との間の電圧により制御されるＰＷＭ信号である。
【００１６】
上述した４つの解決策の改善及びその好ましい解決策として、前記一次側制御信号のデューティサイクルが固定される。
【００１７】
好ましくは、前記一次側制御信号のデューティサイクルは、二次側の実際の出力電力のｍ倍に従って提供され、そのデューティサイクルは、最大デューティサイクルに達するまで増大しない。
【００１８】
好ましくは、プリント基板配線中の、前記第１の一次側巻線と前記第２の一次側巻線との励起電流の物理的経路の方向が、反対になっている。
【００１９】
動作原理は、実施形態を参照して詳細に説明される。本発明の有益な効果は、一次側と二次側との巻線間の漏れインダクタンスを比較的大きくすることができること、一次側でなおバイファイラー巻線を使用すること、変換効率が高いこと、ＥＭＩ性能が良好であること、及び、帯域幅が比較的良いことである。
【図面の簡単な説明】
【００２０】
【図０】交流から直流への変換に既存のフライバックスイッチング電源を使用する原理図である。
【図１】本発明のフライバックスイッチング電源の解決策１に対応する第１の実施形態の原理図である。
【図１−１】第１の実施形態において電源投入中にコンデンサＣ１を充電している概略図である。
【図１−２】第１の実施形態において電源投入後にコンデンサＣ１の充電が完了した後の電圧極性の概略図である。
【図１−３】第１の実施形態においてＱ１の飽和導通中に励起電流４１及び４２の２つの経路が生成される概略図である。
【図１−４】第１の実施形態においてＱ１の切断中にフリーホイーリング電流４３及び消磁電流４４が生成される概略図である。
【図１−５ａ】第１の実施形態において第１のモードで動作するＱ２の波形グラフである。
【図１−５ｂ】第１の実施形態において第２のモードで動作するＱ２の波形グラフである。
【図１−５ｃ】第１の実施形態において第３のモードで動作するＱ２の波形グラフである。
【図１−６】第１の実施形態における図１の二次側整流回路での等価原理図である。
【図２】本発明のフライバックスイッチング電源の解決策２に対応する第２の実施形態の原理図である。
【図２−１】本発明において二次側整流回路にＰチャネル電界効果トランジスタを使用した原理図である。
【図２−２】本発明において二次側整流回路にＰチャネル電界効果トランジスタを使用した等価原理図である。
【図３】本発明のフライバックスイッチング電源の解決策３に対応する第３の実施形態の原理図である。
【図４】本発明のフライバックスイッチング電源の解決策４に対応する第４の実施形態の原理図である
【発明を実施するための形態】
【００２１】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るフライバックスイッチ電源の本質の図である。フライバックスイッチ電源は、トランスＢ、第１スイッチトランジスタＱ１、第２スイッチトランジスタＱ２、及び、第１ダイオードＤ１を含み、第１スイッチトランジスタＱ１と第２スイッチトランジスタＱ２との双方は、Ｎチャネル電界効果トランジスタである。トランスＢは、第１の一次側巻線ＮＰ１、第２の一次側巻線ＮＰ２、及び、二次側巻線ＮＳを含んでいる。二次側巻線ＮＳのドット無し端子は、第２スイッチトランジスタＱ２のドレインｄに接続され、第２スイッチトランジスタＱ２のソースｓは、第２コンデンサＣ２の一端と、図におけるＶｏｕｔの＋端である正出力側とに接続されている。二次側巻線ＮＳのドット付き端子は、第２コンデンサＣ２の他端と、図におけるＶｏｕｔの−端である負出力側とに接続されている。入力直流電源ＵＤＣの正端子＋は、第１の一次側巻線ＮＰ１のドット付き端子と、第１ダイオードＤ１のカソードとの双方に接続され、第１の一次側巻線ＮＰ１のドット無し端子は、第１スイッチトランジスタＱ１のドレインｄに接続されている。第１ダイオードＤ１のアノードは、第２の一次側巻線ＮＰ２のドット無し端子に接続され、第１スイッチトランジスタＱ１のソースｓは、第２の一次側巻線ＮＰ２のドット付き端子に接続され、その接続点は入力直流電源ＵＤＣの負端子−へも接続されている。第１スイッチトランジスタＱ１のゲートｇは、一次側制御信号へ接続されている。第１の一次側巻線ＮＰ１及び第２の一次側巻線ＮＰ２は、バイファイラー巻きであり、そこには第１コンデンサＣ１も含まれている。第１コンデンサＣ１の一端は、第１の一次側巻線ＮＰ１のドット無し端子と接続され、第１コンデンサＣ１の他端は、第２の一次側巻線ＮＰ２のドット無し端子と接続され、第２スイッチトランジスタＱ２のゲートｇは、二次側制御信号へ接続されている。二次側制御信号は、正出力と負出力との間の電圧によって制御されるＰＷＭ信号である。
【００２２】
ドット付き端子：図における巻線に黒点でマークされた端部である。
ドット無し端子：図における巻線に黒点でマークされていない端部である。
一次側制御信号：ＰＷＭパルス幅変調信号や、ＰＦＭパルス周波数変調信号といったものを含む様々な矩形波である。
二次側制御信号：正出力と負出力との間の電圧によって制御されるＰＷＭ信号であり、ＰＷＭパルス幅変調信号や、ＰＦＭパルス周波数変調信号といったものを含む様々な矩形波の全てが、ＰＷＭ信号として参照される。
トランスＢ：第１の一次側巻線ＮＰ１及び第２の一次側巻線ＮＰ２の磁性コアは、図において点線で接続されており、これは、それらがトランス上で巻かれていること、同じ磁性コアを共有していること、トランスが独立したトランスではないこと、及び、図における描画方法がパターン並びに単純な接続関係を明確にするために使用されているに過ぎないことを示している。
【００２３】
図１において、Ｎチャネル電界効果トランジスタＱ１のソースは、第２の一次側巻線ＮＰ２のドット付き端子に接続され、その接続点は入力直流電源ＵＤＣの負端子−へも接続されている。すなわち、電界効果トランジスタＱ１のソースは、入力直流電源ＵＤＣの負端子−へ接続されているものの、スイッチング電源の分野では、基本トポロジの動作原理の分析中に不要な要素が取り除かれるので、これは実際の用途には直接的に存在しない。実際の用途では、様々な制御方針を実施するために、電界効果トランジスタのソースが、電流検出抵抗や電流相互インダクタに接続され、平均電流やピーク電流が検出される。電流検出抵抗や電流相互インダクタを介してソースに接続することは、ソースに接続することと等価であり、これは当技術分野では一般的な技術であり、この適用は業界のデフォルト規則に準拠している。電流相互インダクタが使用される場合、電流相互インダクタは、電界効果トランジスタのドレイン、第１の一次側巻線のドット付き端子又はドット無し端子といった、励磁回路内のどこにでも現れる可能性があり、又、電流相互インダクタは、一次側が一巻きであると共に二次側が複数巻きのコイルである従来の磁性コア型相互インダクタに加えて、ホールセンサであってもよい。
【００２４】
動作原理：図１を参照して、第１コンデンサＣ１（検討の便宜上、本教本の基準に従うと、以降では第１コンデンサＣ１がコンデンサＣ１やＣ１のように呼ばれ、これは他のデバイスにも当てはまり、例えば、入力直流電源が直流電源や電源のように呼ばれる。）が存在しない場合、回路の一次側部分は、三次巻線により消磁されるフライバックスイッチング電源であり、第２の一次側巻線ＮＰ２は、消磁専用の「三次巻線」となる。しかしながら、コンデンサＣ１が本発明に追加された後は、回路の動作原理が従来技術のそれとは全く異なるものとなる。
【００２５】
図１の回路に電源が投入されると、Ｄ１は逆バイアスのために動作せず、Ｑ１は一次側制御信号が受信されないため開回路に相当する。そして、直流電源ＵＤＣは、第１の一次側巻線ＮＰ１を介してＣ１を充電する。同時に、電流は、第２の一次側巻線ＮＰ２を通って、直流電源ＵＤＣの負端子へ戻る。図１−１に示すように、Ｃ１を充電する電流の方向は２つの矢印で示されており、ＮＰ１においてドット付き端子からドット無し端子へと流れる電流、及び、ＮＰ２においてドット無し端子からドット付き端子へと流れる電流である。ＮＰ１及びＮＰ２はバイファイラー巻きであり、２つの充電電流は大きさが等しく、発生する磁束は反対であって、完全に相殺されている。すなわち、電源投入時に、直流電源ＵＤＣは、トランスＢの２つの巻線を介してＣ１を充電する。２つの巻線は相互インダクタンス効果により相殺され、機能しないので、Ｃ１は、ＮＰ１及びＮＰ２の直流内部抵抗を介して直流電源ＵＤＣと並列に接続されることと等価であり、そしてＣ２は、電源フィルタリング及びデカップリングの機能を依然として実行する。
【００２６】
時間が経過するにつれて、Ｃ１の端部電圧はＵＤＣの電圧に等しくなり、図１−２に示されるように、左側が正で右側が負になる。
【００２７】
Ｑ１が一次側制御信号を正常に受信する場合、一周期を例にとると、Ｑ１のゲートがハイレベルのとき、Ｑ１は飽和して導通し、その内部抵抗がオン状態の内部抵抗Ｒｄｓ（ＯＮ）と等しくなる。検討の便宜上、この場合は、図１−３に示すように、配線である直接導通として考えられる。Ｄ１は逆バイアス状態にあり、作用に関わっていない。この場合は、図１−３に符号４１、４２で示すように、２つの励起電流が発生する。
【００２８】
電流４１：直流電源ＵＤＣの正端子から、第１の一次側巻線ＮＰ１のドット付き端子を通って入り、ＮＰ１のドット無し端子から出て、Ｑ１のドレインを通って入り、Ｑ１のソースを通って出て、直流電源ＵＤＣの負端子へ戻る。
電流４２：コンデンサＣ１の左側の正端子から、Ｑ１のドレインを通って入り、Ｑ１のソースから出て、次に第２の一次側巻線ＮＰ２のドット付き端子を通って入り、ＮＰ２のドット無し端子を通って出て、コンデンサＣ１の右側の負端子へ戻る。
【００２９】
便宜上、直流電源ＵＤＣの負端子は接地と呼ばれる。Ｃ１の左側の正端子が、飽和して導通したＱ１を介して直流電源ＵＤＣの負端子と接続されている、つまり接地されているため、Ｃ１の右側の負端子の電圧は、およそ−ＵＤＣとなる。この励起過程において、容量不足によりＣ１の端部電圧が降下する傾向、すなわち、Ｃ１の右側の負端子の電圧が上昇する傾向にあり、その絶対値がＵＤＣよりも小さい場合、励起過程では、Ｑ１が飽和して導通し第１の一次側巻線ＮＰ１を励磁すると、ドット付き端子が正電圧を誘起すると共に、ドット無し端子が負電圧を誘起し、その大きさはＮＰ１の両端に印加される電圧に等しく、そしてＵＤＣに等しい。この場合、ＮＰ１及びＮＰ２はバイファイラー巻きであるため、ＮＰ２の両端も誘起し、ドット付き端子が正電圧を誘起すると共に、ドット無し端子が負電圧を誘起し、その大きさはＵＤＣに等しく、その電圧は直接Ｃ１を充電する。これはフォワードプロセスであるため、容量不足によってＣ１の端部電圧が降下することはない。上述したように、電源ＵＤＣはトランスＢの２つの巻線を介してＣ１を充電し、２つの巻線は相互インダクタンス効果により相殺されて機能しないため、Ｃ１がＮＰ１及びＮＰ２の直流内部抵抗を介して電源ＵＤＣと並列に接続されるのと等価であり、電源ＵＤＣは、極めて低い直流内部抵抗を用いることでＣ１へ電気エネルギーを直接補充し、Ｃ１の端部電圧が安定して維持される。
【００３０】
励起電流４１及び４２は、平行関係にあることが分かる。ＮＰ１及びＮＰ２が、どちらもＵＤＣに等しい同じインダクタンス及び同じ励起電圧を有するため、４１と４２とは完全に等しくなる。励起過程では、二次側巻線ＮＳも、巻数比に応じた誘起電圧を発生する。誘起電圧は次の通りであり、ドット付き端子が正電圧を誘起すると共に、ドット無し端子が負電圧を誘起し、その大きさはＵＤＣに巻数比ｎをかけた値に等しく、すなわち、ＮＳは正の下部と負の上部とを有する電圧を誘起する。この電圧は、Ｃ２の端部電圧と直列に接続され、Ｑ２の両端に印加される。Ｑ２は逆バイアスであって、伝導されていない。この場合、二次側はゼロ負荷に相当し、出力がない。
【００３１】
励起過程において、電流４１及び４２は、直線的に上向きに増加する。電流の方向は次の通りであり、インダクタにおいて電流がドット付き端子からドット無し端子へと流れる。電磁適合性が使用要件を満たすことを確実にするために、それは配線の間扱い難いものとなる。図１−３の４１及び４２を観察すると、４１は時計回りの電流方向にあり、４２は反時計回りの方向にある。回路基板の配線中に、２つの電流のうちの一方が時計回り方向で、もう一方が反時計回り方向であることが確実にされれば、励起中に発生する磁束を、比較的遠い場所から観察した場合に相殺することができる。この場合、本発明のフライバックスイッチング電源のＥＭＩ性能は、非常に良好になる。
【００３２】
Ｑ１のゲートがハイレベルからローレベルに変化すると、Ｑ１も飽和して導通した状態から切断状態へ変化する。インダクタにおける電流は、急激には変化しない。この場合はＱ１が既に切断されていても、電流４１及び４２がドット付き端子からドット無し端子へなお流れる。一次側の電流ループが遮断されているため、磁性コア内のエネルギーは、二次側のドット付き端子からドット無し端子へと流れる。図１−４を参照すると、ドット付き端子からドット無し端子へ流れる電流が、二次側巻線ＮＳに現れる。図１−４に符号４３で示すように、電流の初期の大きさ＝（Ｑ１の切断時点の４１と４２との合計）／巻数比ｎとなる。電流が存在するか否かは、Ｑ２が同期して導通状態にあるか否かに依存する。Ｑ２は、説明の便宜上Ｄ２として示される整流ダイオードと置き換えられる。その場合、Ｄ２の導通は受動的であり、その導通の全期間はＴＤとして示される。ＴＤは変数である。インダクタンス電圧の電圧−時間バランスの法則によれば、Ｑ１の励起時間が変化するとＴＤも変化する。Ｄ２の総導通期間ＴＤは、仮定の変数である。
【００３３】
Ｑ２のゲートｇは二次側制御信号に接続され、二次側制御信号は正出力と負出力との間の電圧によって制御されるＰＷＭ信号であるため、複数の動作モードが得られる。
【００３４】
第１の動作モードでは、Ｑ２及びＤ２が同期して導通され、動作期間がＴＤに等しい。これは、出力同期整流方式のフライバックスイッチング電源であり、帯域幅は変わらない。このモードは、従来の同期整流動作モードと似ているが、異なる点もある。従来の同期整流では、同期整流管内のボディダイオードが仮想の整流ダイオードＤ２と同じ方向であるが、本発明では、図１を参照すると、技術的解決策の接続に従い、Ｑ２のボディダイオードがＤ２の方向と反対方向にある。
【００３５】
第２の動作モードでは、Ｑ２がＴＤ時間においてＴＤよりも短い時間導通され、Ｖｏｕｔ電圧によって制御されるスイッチングモードである。出力電圧が標準値より低い場合、次の期間又は数期間後に、Ｑ２の導通時間が増大する。出力電圧が標準値より高い場合、次の期間又は数期間後に、Ｑ２の導通時間が減少する。すなわち、本発明では、特別な回路構成により、一次側がＤ１を介してロスのない減磁を実現している。このようにして、Ｑ１を過剰励起状態にすることができる。トランスＢは、フライバックスイッチング電源においてインダクタとして動作する。Ｑ１はトランスＢに蓄えられる十分なエネルギーを有し、Ｑ２の導通のデューティサイクルは、二次側出力電圧Ｖｏｕｔによって直接制御することができる。
【００３６】
このようにして、極めて短い制御遅延で二次側制御が実行される。二次側制御は、ほとんどリアルタイムモードである。出力電圧が標準値より高い、すなわち負荷が軽くなると、次の期間又は数期間後にＱ２の導通時間が短くなる。これにより、出力電圧が低下する。出力電圧が標準値より低い、すなわち負荷が重くなると、次の期間又は数期間後にＱ２の導通時間が増大し、Ｑ２は、ＮＳを介してトランスＢから出力端へより多くのエネルギーを放出するため、出力電圧が急速に上昇して標準値に達する。
【００３７】
すなわち、一次側制御信号のデューティサイクルは、二次側の実際の出力電力のｍ倍に応じて与えられる。実際の実行では、蓄積されたエネルギーが励起電流の二乗に比例するため、励起電流がデューティサイクルに直線的に比例する。すなわち、ｍが１．１のとき、実際の蓄積エネルギーは１．１の二乗、つまり１．２１である。換言すれば、２１％のエネルギーが、出力端の負荷の急激な変化に対処するために確保されている。１００％のエネルギーが、出力端の急激な負荷変化、すなわち出力電力の２倍の変化に対処するために確保されている場合、ｍは約１．４１倍であればよく、つまり元のデューティサイクルは０．１である。この場合、（一次側の励磁エネルギー×効率）＝同じ期間に二次側が出力するエネルギーである。そして、本発明のデューティサイクルは、０．１４１に従って機能する必要がある。当然のことながら、ｍは１より大きい値である。ｍが２のときその二乗は４であり、蓄積エネルギーが４となり、そして実際の出力は１のみであり、これは３００％のエネルギー蓄積を確保することに等しい。
【００３８】
更にまた、Ｑ２がＴＤ時間においてＴＤより短い時間導通され、３つの動作モードも存在する。
１）第１のモードでは、Ｑ２及びＴＤが同期して導通され、その波形図が図１−５ａに示されており、すなわち、出力整流用のスイッチトランジスタＱ２は、仮想ダイオードＤ２と同期して導通するが、予め切断することも可能である。Ｕｇｓ１はＱ１のゲート制御信号であり、ｉＱ１はＱ１のドレイン電流であって、それは励起電流４１及び４２の合計でもあり、Ｕｇｓ２はＱ２のゲート制御信号であり、ｉＱ２はＱ２のドレイン電流であって、フィルタコンデンサ及び負荷への電源電流でもあり、ｉＤ１はＤ１の減磁電流であり、そのエネルギーはＵＤＣによって回収される。ｉＱ２とｉＤ１とは、完全な減磁電流を形成する。
【００３９】
２）第２のモードでは、Ｑ２がＴＤの途中で導通され、その波形図が図１−５ｂに示されており、すなわち、出力整流用のスイッチトランジスタＱ２は、仮想ダイオードＤ２の中程で導通し、遅延して導通するが、予め切断することもできる。Ｕｇｓ１はＱ１のゲート制御信号であり、ｉＱ１はＱ１のドレイン電流であって、それは励起電流４１及び４２の合計でもあり、Ｕｇｓ２はＱ２のゲート制御信号であり、ｉＱ２はＱ２のドレイン電流であって、フィルタコンデンサ及び負荷への電源電流でもあり、ｉＤ１はＤ１の減磁電流であって、２つのセグメントに分けられ、そのエネルギーはＵＤＣによって回収される。ｉＱ２とｉＤ１の２つのセグメントとは、完全な減磁電流を形成する。
【００４０】
３）第３のモードでは、Ｑ２及びＴＤが同期して終了し、その波形図が図１−５ｃに示されており、すなわち、出力整流用のスイッチトランジスタＱ２は、仮想ダイオードＤ２と同期して切断される。Ｕｇｓ１はＱ１のゲート制御信号であり、ｉＱ１はＱ１のドレイン電流であって、それは励起電流４１及び４２の合計でもあり、Ｕｇｓ２はＱ２のゲート制御信号であり、ｉＱ２はＱ２のドレイン電流であって、フィルタコンデンサ及び負荷への電源電流でもあり、ｉＤ１はＤ１の減磁電流であり、そのエネルギーはＵＤＣによって回収される。ｉＱ２とｉＤ１とは、完全な減磁電流を形成する。このモードではＱ２の電流が比較的小さいため、出力電力は小さく、このモードは軽負荷モードに適している。
【００４１】
もちろん、最適な制御を実現するために、上記３つのモードにおける負荷変動に応じて自由に切り替えられる、二次側制御専用のＩＣを設計することも可能である。
【００４２】
従来のフライバックスイッチング電源装置の出力端は、一次側巻線の電源が切断されているときにエネルギーを得ているので、この名前が付与されており、出力電圧はループ制御回路に依存し、フライバックトランス（例えば、図０及び図１のような直列図におけるトランス）の二次側に対する一次側の巻数比とは無関係である。エネルギー伝達の過程において、トランスＢは、電圧変換の機能を実行しないものの、磁性コアのフリーホイーリング機能を実行し、バックブーストコンバータの絶縁型である。従って、トランスＢは、フライバックトランスと呼ばれることが多い。
【００４３】
本発明では、出力電圧もＱ２の二次側制御信号によって制御され、二次側制御信号は、正出力と負出力との間の電圧によって制御されるＰＷＭ信号であり、それは実際には非常に特別な二次側制御モードである。ほとんどの場合、Ｑ２の導通はＴＤよりも短い。負荷電流が急激に大きくなった場合にのみ、ＴＤと全く同じ動作時間を持つことができる。但し、大電流が流れても負荷電流が安定し続けると、一次側のＱ１のデューティサイクルが増大し、それでも豊富なエネルギーが二次側へ供給され、負荷が再び急激に変化したときに、エネルギーが迅速に二次側へ放出されることが保証される。
【００４４】
一次側巻線及び二次側巻線は、通常はバイファイラー巻きにできないため、必ず漏れインダクタンスがある。一次側巻線の磁化インダクタンスに蓄えられたエネルギーは、Ｑ１が切断された後、トランスＢを介して二次側巻線ＮＳ及び出力端へ伝達されるが、漏れインダクタンスのエネルギーは伝達されず、Ｑ１管の両端に過電圧を引き起こしてＱ１管を損傷させる。本発明の漏れインダクタンスを消磁するための回路は、Ｄ１と第２の二次側巻線ＮＰ２とから成る。この回路は、Ｑ２が事前に切断されていて後に導通されていない場合、同時にＱ２を消磁する。その動作原理は、以下の通りである。第１の一次側巻線ＮＰ１及び第２の一次側巻線ＮＰ２はバイファイラー巻きであり、２つの巻線間の漏れインダクタンスはゼロである。Ｑ１が切断された瞬間及びそれ以降は、漏れインダクタンスのエネルギーが二次側へ伝達されず、第２の一次側巻線ＮＰ２における漏れインダクタンスの電気エネルギーの電流方向は、励起中の方向と同じであり、電流はドット付き端子からドット無し端子へ、すなわち、図１−４における下から上へ流れ、Ｄ１がスイッチオンされ、電気エネルギーが直流電源ＵＤＣによって吸収されて、符号４４により示される漏れインダクタンス消磁電流を形成する。
【００４５】
第１の一次側巻線ＮＰ１における漏れインダクタンスの電気エネルギーは、漏れインダクタンスなしで第２の一次側巻線ＮＰ２に結合される。消磁がＤ１で実施されるため、符号４４で示される漏れインダクタンス消磁電流も形成される。Ｑ２が事前に切断されて後に導通しない場合の減磁もこれと同様であり、検討は再度行われない。
【００４６】
明らかではあるが、出力電圧Ｖｏｕｔを巻数比ｎで割ることで、二次側巻線ＮＳが導通したときに一次側に形成される「反射電圧」が得られる。良好な消磁のためには、反射電圧を直流電源ＵＤＣの値よりも大きくすることはできない。このようにすることで、この回路はうまく機能することができる。電流４１と４２とは同じであるため、第１の一次側巻線と第２の一次側巻線との線径は同じであり、従って巻き上げに好都合である。本明細書に記載される線径が同じであるということは、それらが同じ仕様のリッツワイヤであること、異なる色を有することができること、すなわち、それらが撚り線によって撚られることを含んでいる。識別を容易にするために、リッツ線を含む同じ仕様の線材は、異なる色を有していてもよい。動作周波数が高くなるにつれて、高周波電流がエナメル線の表面をより流れ易くなる。この場合、リッツ線でこの問題を解決できる。確かに、異なる２色のエナメル線が、リッツ線の製造に最初に使用されている。直接巻線を行った後、第１の一次側巻線と第２の一次側巻線とを色分けする、或いは、２つの巻線の線径及び素線数を異ならせることにより、本発明の目的を達成する。
【００４７】
この回路には非常に多くのバリエーションがあり、それらを特許請求の範囲で完全に保護することは難しい。例えば、図１に関して、Ｑ２とＮＳとは直列に接続されているため、それらの位置が入れ替わっても完全に動作可能である。すなわち、図１の二次側は、図１−６の二次側整流回路に置き換えられても、本発明の目的が達成される。直列回路での位置の交換は、同等の置き換えと見なされる。
【００４８】
図１−６を参照すると、二次側整流回路の他の接続関係は次の通りであり、二次側巻線ＮＳのドット無し端子は、第２コンデンサＣ２の一端に接続されて、図におけるＶｏｕｔの＋端である正出力を形成する。二次側巻線ＮＳのドット付き端子は、第２スイッチトランジスタＱ２のソースｓに接続され、第２スイッチトランジスタＱ２のドレインｄは、第２コンデンサＣ２の他端に接続されて、図におけるＶｏｕｔの−端子である負出力を形成する。これで図１の二次側整流回路を置き換えることによって、本発明の目的がまた達成される。
【００４９】
従来の３巻線吸収フライバックスイッチング電源と比較して、本発明は、主に以下のものを含む多くの違いを有することが分かり、従来の３巻線吸収フライバックスイッチング電源の「三次巻線」は、励起には関与せず、消磁にのみ関与する。本発明では、三次巻線が存在せず、２つの一次側巻線の双方が励起に関与し、消磁については、第２の一次側巻線ＮＰ２が漏れインダクタンスの消磁に関与し、これによって漏れインダクタンスエネルギーの無損失吸収を達成している。漏れインダクタンスエネルギーの無損失吸収が実現されるため、一次側及び二次側の漏れインダクタンスが大きくなることが許容され、スイッチング電源の変換効率に影響を与えず、高効率が達成され、本発明では、励磁にも関与する第２の一次側巻線ＮＰ２が消磁巻線であり、一次側巻線の電流密度を改善し、スイッチング電源の電力密度を高める。直流電源ＵＤＣの供給源は、交流電力の整流後に、電解コンデンサフィルタリング又はバレーフィル回路フィルタリングによって得ることができる。更に、本発明では、トランスＢの磁性コアにより多くのエネルギーを供給し、出力の必要に応じて二次側のＱ２を整流して、二次側の制御を実現しているため、帯域幅が良好になる。
【００５０】
従って、従来技術と比較して、本発明の有益な効果は、一次側巻線と二次側巻線との間の漏れインダクタンスを比較的大きくすることができること、依然として一次側でバイファイラー巻線を使用していること、変換効率が高いこと、ＥＭＩ性能が良好であること、そして帯域幅が比較的良好であることである。
【００５１】
（第２の実施形態）
更に、本発明は、解決策２に対応する、第１の実施形態と同等の解決策を提供する。図２を参照すると、フライバックスイッチング電源は、トランスＢ、第１のスイッチトランジスタＱ１、第２のスイッチトランジスタＱ２、第２コンデンサＣ２、及び第１ダイオードＤ１を含み、第１のスイッチトランジスタＱ１及び第２のスイッチトランジスタＱ２は共にＮチャネル電界効果トランジスタであり、トランスＢは、第１の一次側巻線ＮＰ１、第２の一次側巻線ＮＰ２、及び二次側巻線ＮＳを含んでいる。二次側巻線ＮＳのドット無し端子は、第２スイッチトランジスタＱ２のドレインｄに接続され、第２スイッチトランジスタＱ２のソースｓは、第２コンデンサＣ２の一端に接続されて、図におけるＶｏｕｔの＋端である正出力を形成する。二次側巻線ＮＳのドット付き端子は、第２コンデンサＣ２の他端に接続されて、図におけるＶｏｕｔの−端である負出力を形成する。入力直流電源ＵＤＣの正端子＋は、第１スイッチトランジスタＱ１のドレインｄと、第２の一次側巻線ＮＰ２のドット無し端子との双方に接続され、第１スイッチトランジスタＱ１のソースｓは、第１の一次側巻線ＮＰ１のドット付き端子に接続される。第２の一次側巻線ＮＰ２のドット付き端子は、第１ダイオードＤ１のカソードに接続され、第１の一次側巻線ＮＰ１のドット無し端子は、第１ダイオードＤ１のアノードに接続され、この接続点は入力直流電源ＵＤＣの負端子−にも接続されている。第１スイッチトランジスタＱ１のゲートｇは、一次側制御信号に接続されている。第１の一次側巻線ＮＰ１及び第２の一次側巻線ＮＰ２は、バイファイラー巻きであり、更に第１コンデンサＣ１が含まれており、第１コンデンサＣ１の一端が第１の一次側巻線ＮＰ１のドット付き端子に接続され、第１コンデンサＣ１の他端が第２の一次側巻線ＮＰ２のドット付き端子に接続され、そして、第２スイッチトランジスタＱ２のゲートｇは、二次側制御信号に接続されている。二次側制御信号は、正出力と負出力との間の電圧によって制御されるＰＷＭ信号である。
【００５２】
実際、第２の実施形態は、第１の実施形態と同等の変形であり、第１の実施形態の図１に基づくと、２つの励磁回路の直列に接続したデバイスの位置を同時に上下で入れ替えており、換言すれば、ＮＰ１とＱ１との位置を入れ替え、同時にＤ１とＮＰ２との位置も入れ替え、Ｃ１は依然として直列に接続された２つのデバイスの接続点の間に接続され、そして第２の実施形態の図２の回路が獲得される。Ｑ１のソース電圧は可変であるため、この回路はフローティング駆動であり、そのコストは比較的高くなるはずであって、この回路は通常は使用されない。
【００５３】
その動作原理の簡単な説明は、以下の通りである。
図２を参照して、回路に電源が投入されると、Ｄ１は逆バイアスのために機能せず、Ｑ１は一次側制御信号を受信しないため機能せず、これは開回路と等価であり、直流電源ＵＤＣがＮＰ２を介してＣ１を充電する。同時に、電流がＮＰ１を通って直流電源ＵＤＣの負端子へ戻る。又、電源投入中は、直流電源ＵＤＣがトランスＢの２つの巻線を介してＣ１を充電する。これら２つの巻線は、相互インダクタンス効果のために相殺されて動作せず、これはＣ１がＮＰ２及びＮＰ１の直流内部抵抗を介して直流電源ＵＤＣと並列に接続されていることと同等であり、Ｃ１は依然として電源フィルタリング及びデカップリングの機能を実行する。
【００５４】
時間が経過すると、Ｃ１の端部電圧がＵＤＣの電圧と等しくなり、右側が正で左側が負になる。
Ｑ１が飽和して導通しているとき、その内部抵抗はオン状態の内部抵抗Ｒｄｓ（ＯＮ）に等しく、上述したように配線と見なされる。この場合、２つの励起電流が発生する。
【００５５】
第１の電流：直流電源ＵＤＣの正端子から、Ｑ１のドレインを通って入り、Ｑ１のソースから出て、次に第１の一次側巻線ＮＰ１のドット付き端子を通って入り、ＮＰ１のドット無し端子を通って出て、そして直流電源ＵＤＣの負端子へ戻る。
第２の電流：コンデンサＣ１の右側の正端子から、第２の一次側巻線ＮＰ２のドット付き端子を通って入り、ＮＰ２のドット無し端子から出て、Ｑ１のドレインを通って入り、Ｑ１のソースを通って出て、そしてコンデンサＣ１の左側の負端子へ戻る。
【００５６】
便宜上、ここでは直流電源ＵＤＣの負端子が接地されていると仮定し、接地として言及する。Ｃ１の左側の負端子が、飽和して導通したＱ１を介して直流電源ＵＤＣの正端子に接続されているため、Ｃ１の右側の正端子の電圧は、接地に対してＵＤＣの約２倍である。この励起過程において、Ｃ１の端部電圧の容量が足りない場合、すなわちＣ１の右側の正端子の電圧が降下する傾向にある場合、Ｃ１の両端の絶対値はＵＤＣより小さくなり、次に励起過程において、Ｑ１が飽和して導通することで第１の一次側巻線ＮＰ１が励磁されると、ドット付き端子が正電圧を誘起すると共に、ドット無し端子が負電圧を誘起し、その大きさはＮＰ１の両端に印加される電圧に等しく、ＵＤＣと等しい。この場合、ＮＰ１とＮＰ２とがバイファイラー巻きであるため、ＮＰ２の両端も誘起し、ドット付き端子が正電圧を誘起すると共に、ドット無し端子が負電圧を誘起し、その大きさがＵＤＣに等しく、この電圧が直接Ｃ１を充電する。これはフォワードプロセスであるため、容量不足によってＣ１の端部電圧が降下することはない。上述したように、直流電源ＵＤＣはトランスＢの２つの巻線を通してＣ１を充電し、２つの巻線が相互インダクタンス効果により相殺されて機能しないため、Ｃ１がＮＰ１及びＮＰ２の直流内部抵抗を介して直流電源ＵＤＣと並列に接続されているのと同等であり、直流電源ＵＤＣは、極めて低い直流内部抵抗を用いることによって、Ｃ１に電気エネルギーを直接補充し、その端部電圧を安定して維持させる。
【００５７】
第１及び第２の励起電流は、平行関係にあることが分かる。ＮＰ１及びＮＰ２が、同じインダクタンスと、どちらもＵＤＣに等しい同じ励起電圧とを有するため、２つの電流は完全に等しくなる。励起過程では、二次側巻線ＮＳも、巻数比に応じた誘起電圧を発生する。ドット付き端子が正電圧を誘起すると共に、ドット無し端子が負電圧を誘起し、その大きさがＵＤＣに巻数比ｎをかけた値に等しくなり、つまり、ＮＳは正の下部と負の上部とを有する電圧を誘起する。この電圧は、Ｃ２の端部電圧に直列に接続され、Ｑ２の両端に印加される。Ｑ２は逆バイアスであり、導通していない。この場合、二次側はゼロ負荷に相当し、出力がない。
【００５８】
励起過程において、第１及び第２の励起電流は、直線的に上向きに増大する。電流の方向は次の通りであり、インダクタにおいてドット付き端子からドット無し端子へと電流が流れる。
【００５９】
Ｑ１が切断されていると、インダクタ内の電流は急激には変化できない。磁性コア内のエネルギーは、二次側でドット付き端子からドット無し端子へ流れ、ドット付き端子からドット無し端子へ流れる電流は、二次側巻線ＮＳに現れ、その電流はいつか導通するＱ２を用いてコンデンサＣ２を充電し、Ｖｏｕｔは電圧を確立するか、又は継続的にエネルギーを出力し、このプロセスも消磁の部分的なプロセスである。Ｑ２が導通していないときは、減磁電流はＤ１を介して減磁を実行する。その作業工程は、図１−５ａ、図１−５ｂ、及び図１−５ｃと同じである。
【００６０】
第２の実施形態は、第１の実施形態の変形であって、動作原理は同等であり、本発明の目的も達成される。Ｎチャネル電界効果トランジスタを使用する技術的解決策は、Ｐチャネル電界効果トランジスタを使用することによっても実現することができる。Ｐチャネル電界効果トランジスタは、低い動作電圧で比較的低コストである。この場合、第１の実施形態に基づいて、電源、ダイオード、及びドット付き端子の極性を反転させる必要があり、出力整流部の極性を反転させる必要がないので、以下のような第３の実施形態が得られる。
【００６１】
ここでは、まず、Ｐチャネル電界効果トランジスタを用いて、二次側整流回路を実現することについて説明する。図２−１を参照して、二次側整流回路は、第２スイッチトランジスタＱ２がＰチャネル電界効果トランジスタであり、二次側巻線ＮＳのドット無し端子が第２スイッチトランジスタＱ２のソースｓに接続され、第２スイッチトランジスタＱ２のドレインｄが第２コンデンサＣ２の一端に接続されて、図中のＶｏｕｔの＋端である正出力を形成し、二次側巻線ＮＳのドット付き端子が第２コンデンサＣ２の他端に接続されて、図中のＶｏｕｔの−端である負出力を形成している。
【００６２】
例えば、図２-１に関して、Ｑ２とＮＳとが直列に接続されているため、それらの位置を入れ替えても、それらは完全に動作可能である。直列回路における位置の入れ替えは、次のような二次側整流回路を得るための等価的な置き換えとして考えられる。
【００６３】
図２−２を参照すると、二次側整流回路の別の接続関係において、二次側整流回路は、第２スイッチトランジスタＱ２がＰチャネル電界効果トランジスタであり、二次側巻線ＮＳのドット無し端子が第２コンデンサＣ２の一端に接続されて、図中のＶｏｕｔの＋端である正出力を形成している。二次側巻線ＮＳのドット付き端子は第２スイッチトランジスタＱ２のドレインｄに接続され、第２スイッチトランジスタＱ２のソースｓが第２コンデンサＣ２の他端に接続されて、図中のＶｏｕｔの−端である負出力を形成している。図１及び図２の二次側整流回路をそれと置き換えることによっても、本発明の目的が達成される。
【００６４】
（第３の実施形態）
図３を参照して、前述した解決策３も同様に、フライバックスイッチング電源は、トランスＢ、第１スイッチトランジスタＱ１、第２スイッチトランジスタＱ２、第２コンデンサＣ２、及び第１ダイオードＤ１を含み、第１スイッチトランジスタＱ１がＰチャネル電界効果トランジスタであり、第２スイッチトランジスタＱ２がＮチャネル電界効果トランジスタであり、トランスＢは、第１の一次側巻線ＮＰ１、第２の一次側巻線ＮＰ２、及び二次側巻線ＮＳを含んでいる。二次側巻線ＮＳのドット無し端子は、第２スイッチトランジスタＱ２のドレインｄに接続され、第２スイッチトランジスタＱ２のソースｓは、第２コンデンサＣ２の一端に接続されて、図中のＶｏｕｔの＋端である正出力を形成している。二次側巻線ＮＳのドット付き端子は、第２コンデンサＣ２の他端に接続されて、図中のＶｏｕｔの−端である負出力を形成している。入力直流電源ＵＤＣの負端子−は、第１の一次側巻線ＮＰ１のドット無し端子と、第１ダイオードＤ１のアノードとの双方に接続され、第１の一次側巻線ＮＰ１のドット付き端子は、第１スイッチトランジスタＱ１のドレインｄに接続される。第１ダイオードＤ１のカソードは、第２の一次側巻線ＮＰ２のドット付き端子に接続され、第１スイッチトランジスタＱ１のソースｓは、第２の一次側巻線ＮＰ２のドット無し端子に接続され、その接続点は入力直流電源ＵＤＣの正端子＋にも接続されている。第１スイッチトランジスタＱ１のゲートｇは、一次側制御信号に接続されている。第１の一次側巻線ＮＰ１及び第２の一次側巻線ＮＰ２は、バイファイラー巻きであり、更に第１のコンデンサＣ１が含まれており、第１コンデンサＣ１の一端が第１の一次側巻線ＮＰ１のドット付き端子に接続され、第１コンデンサＣ１の他端が第２の一次側巻線ＮＰ２のドット付き端子に接続され、第２スイッチトランジスタＱ２のゲートｇが二次側制御信号に接続されている。二次側制御信号は、正出力と負出力との間の電圧によって制御されるＰＷＭ信号である。
【００６５】
図１と図３とを比較すると、直流電源ＵＤＣと、ダイオードＤ１と、第１の一次側巻線ＮＰ１及び第２の一次側巻線ＮＰ２のドット付き端子との極性を反転し、更に第１の実施形態のＱ１として、Ｎ型トランジスタをＰ型トランジスタで置き換えることで、第３の実施形態が得られることが分かる。出力整流部の二次側整流回路を変更する必要はなく、そのままにしておくことに留意されたい。確かに、二次側整流回路が図１−６、図２−１、及び図２−２の解決策を使用した場合に、本発明の目的を達成することができる。図３では、入力直流電源ＵＤＣの正端子が接地され、負電源動作のスイッチング電源に属しており、Ｐチャネル電界効果トランジスタ自体も負レベルで駆動され、これが的確に適合している。
従って、その動作原理は第１の実施形態と同様であり、ここでは詳細な説明は繰り返さないが、本発明の目的も達成される。
【００６６】
（第４の実施形態）
更に、本発明は、第３の実施形態と同等の解決策を提供する。図４を参照すると、図４は、解決策２のＱ１としてＰチャネル電界効果トランジスタを使用した技術的解決策を示している。解決策２に基づくと、電源、ダイオード、及びドット付き端子の極性を逆にする必要があり、出力整流部の極性は逆にする必要がない。その後に解決策４が得られ、フライバックスイッチング電源は、トランスＢ、第１スイッチトランジスタＱ１、第２スイッチトランジスタＱ２、第２コンデンサＣ２、及び第１ダイオードＤ１を含み、第１スイッチトランジスタＱ１がＰチャネル電界効果トランジスタであり、第２スイッチトランジスタＱ２がＮチャネル電界効果トランジスタであり、トランスＢは、第１の一次側巻線ＮＰ１、第２の一次側巻線ＮＰ２、及び二次側巻線ＮＳを含んでいる。二次側巻線ＮＳのドット無し端子は、第２スイッチトランジスタＱ２のドレインｄに接続され、第２スイッチトランジスタＱ２のソースｓは、第２コンデンサＣ２の一端に接続されて、図中のＶｏｕｔの＋端である正出力を形成している。二次側巻線ＮＳのドット付き端子は、第２コンデンサＣ２の他端に接続されて、図中のＶｏｕｔの−端である負出力を形成している。入力直流電源ＵＤＣの負端子−は、第１スイッチトランジスタＱ１のドレインｄと、第２の一次側巻線ＮＰ２のドット付き端子との双方に接続され、第１スイッチトランジスタＱ１のソースｓは、第１の一次側巻線ＮＰ１のドット無し端子と接続される。第２の一次側巻線ＮＰ２のドット無し端子は、第１のダイオードＤ１のアノードに接続され、第１の一次側巻線ＮＰ１のドット付き端子は、第１のダイオードＤ１のカソードに接続され、この接続点は入力直流電源ＵＤＣの正端子＋にも接続される。第１スイッチトランジスタＱ１のゲートｇは、一次側制御信号に接続されている。第１の一次側巻線ＮＰ１及び第２の一次側巻線ＮＰ２は、バイファイラー巻きであり、更に第１コンデンサＣ１が含まれており、第１コンデンサＣ１の一端が第１の一次側巻線ＮＰ１のドット無し端子に接続され、第１コンデンサＣ１の他端が第２の一次側巻線ＮＰ２のドット無し端子に接続され、第２スイッチトランジスタＱ２のゲートｇは、二次側制御信号に接続されている。二次側制御信号は、正出力と負出力との間の電圧によって制御されるＰＷＭ信号である。
【００６７】
図４の第４の実施形態は、第３の実施形態の変形例であり、第３の実施形態の図３に基づくと、２つの励磁回路の直列に接続されたデバイスの位置を入れ替えており、換言すれば、ＮＰ１とＱ１との位置を入れ替え、同時にＤ１とＮＰ２との位置も入れ替え、更に直列に接続された２つの一次側巻線ＮＰ１とＮＰ２との間に依然としてＣ１が接続され、そして第４の実施形態の図４の回路が得られる。Ｑ１のソース電圧は可変であるため、この回路はフローティング駆動であり、そのコストは比較的高いはずであって、この回路は通常は使用されない。
【００６８】
図２と図４とを比較すると、直流電源ＵＤＣと、ダイオードＤ１と、第１の一次側巻線ＮＰ１及び第２の一次側巻線ＮＰ２のドット付き端子との極性を反転し、更に図２における第２の実施形態のＱ１として、Ｎ型トランジスタをＰ型トランジスタに置き換えることで、第４の実施形態を得られることが分かる。出力整流部の二次側整流回路を変更する必要はなく、そのままであることに留意されたい。確かに、二次側整流回路が図１−６、図２−１、及び図２−２の解決策を使用する場合は、発明の目的を達成することができる。図４において、入力直流電源ＵＤＣの正端子は接地であり、負電源動作のスイッチング電源に属し、Ｐチャネル電界効果トランジスタ自体も負レベルで駆動されており、これが的確に適合している。
従って、その動作原理は第２の実施形態の動作原理と同じであり、ここでは詳細を再度説明しないが、本発明の目的も達成される。
【００６９】
更に、本発明は大きな利点を有している。二次側に出力の経路が複数ある場合、各経路は出力電圧を使用して整流管Ｑ２ａ、Ｑ２Ｂ、Ｑ２Ｃ等を独立して制御するため、各出力の電圧調整率は互いに影響せず、各経路で高精度の出力電圧と良好な帯域幅とが達成される。
【００７０】
なお、本発明の一次側回路には、図１、図２、図３、及び図４の４つの事例が含まれる。二次側整流回路には、図１、図２、図２-１、及び図２-２の４つの事例が含まれる。一次側回路のいずれか１つと二次側整流回路のいずれか１つとを、任意に選択して組み合わせることができ、それらの全てが本発明の目的を達成することができる。上述していない実施形態については、本明細書において１つずつ詳細に説明していない。
【００７１】
上述した説明は、本発明の好ましい実施形態に過ぎず、上記の好ましい実施形態が、本発明を限定するものとして解釈されるべきではないことに留意されたい。当業者にとって、本発明の精神及び範囲から逸脱することなく、出力の電圧調整を達成するために制御ループを追加するといった、多くの改善及び修正を行うこともでき、これは明らかに従来技術により得られたものである。別シンボルのスイッチトランジスタＱ１の使用、二次側出力へのマルチパス出力の追加、フィルタリングのためのπ型フィルタの使用といった、改善及び修正も、本発明の保護範囲と見なされるべきである。その実施形態は本明細書に記載されておらず、本発明の保護範囲は、添付の特許請求の範囲に従うべきものである。
【符号の説明】
【００７２】
Ｂ：トランス、Ｑ１：第１スイッチトランジスタ、Ｑ２：第２スイッチトランジスタ、Ｃ１：第１コンデンサ、Ｃ２：第２コンデンサ、Ｄ１：第１ダイオード、ＮＰ１：第１の一次側巻線、ＮＰ２：第２の一次側巻線、ＮＳ：二次側巻線、ＵＤＣ：入力直流電源
【図０】
2020510391.tif 000003
【図１】
2020510391.tif 000004
【図１−１】
2020510391.tif 000005
【図１−２】
2020510391.tif 000006
【図１−３】
2020510391.tif 000007
【図１−４】
2020510391.tif 000008
【図１−５ａ】
2020510391.tif 000009
【図１−５ｂ】
2020510391.tif 000010
【図１−５ｃ】
2020510391.tif 000011
【図１−６】
2020510391.tif 000012
【図２】
2020510391.tif 000013
【図２−１】
2020510391.tif 000014
【図２−２】
2020510391.tif 000015
【図３】
2020510391.tif 000016
【図４】
2020510391.tif 000017
【国際調査報告】
2020510391.tif 000018
2020510391.tif 000019
2020510391.tif 000020
2020510391.tif 000021