(57)【要約】回路基板およびその製造方法が提供される。前記回路基板は、素子実装領域が定義されたベース基板、前記ベース基板の一面上に形成された第１配線パターン、前記ベース基板上に、前記素子実装領域の少なくとも一部を埋めるように形成されたダミーパターン、前記第１配線パターンと前記ダミーパターンを覆う第１保護層、および前記第１保護層上に、前記素子実装領域に延びるリードパターンを含む。【選択図】図１
2020533805.tif 000002
【特許請求の範囲】
【請求項１】
素子実装領域が定義されたベース基板と、
前記ベース基板の一面上に形成された第１配線パターンと、
前記ベース基板上に、前記素子実装領域の少なくとも一部を埋めるように形成されたダミーパターンと、
前記第１配線パターンと前記ダミーパターンを覆う第１保護層と、
前記第１保護層上に、前記素子実装領域に延びるリードパターンと、を含む、回路基板。
【請求項２】
前記リードパターンは、前記素子実装領域内に素子が実装される接合部を含み、前記ダミーパターンは、前記接合部から外側方向に第１間隔だけ拡張された領域内に形成される、請求項１に記載の回路基板。
【請求項３】
前記第１間隔は、０．１μｍ〜１００μｍである、請求項２に記載の回路基板。
【請求項４】
前記ダミーパターンは、前記素子実装領域内の前記ベース基板の一面を露出させる露出穴と、
前記露出穴を囲む外郭部と、を含む、請求項１に記載の回路基板。
【請求項５】
前記第１保護層を貫いて前記第１配線パターンを露出させる貫通穴と、
前記貫通穴を埋め、前記リードパターンと前記第１配線パターンを電気的に接続する連結配線とをさらに含む、請求項１に記載の回路基板。
【請求項６】
前記第１保護層上に、前記リードパターンを覆うように形成される第２保護層をさらに含む、請求項１に記載の回路基板。
【請求項７】
前記ダミーパターンは、前記第１配線パターンと連結されない、請求項１に記載の回路基板。
【請求項８】
前記ベース基板の他面上に形成された第２配線パターンと、
前記ベース基板を貫いて前記第１配線パターンと前記第２配線パターンを電気的に接続するビアとをさらに含む、請求項１に記載の回路基板。
【請求項９】
前記回路基板は、ｎ層（ｎは２以上の自然数）で積層される、請求項１に記載の回路基板。
【請求項１０】
素子実装領域が定義されたベース基板を提供し、
前記ベース基板の一面上に第１配線パターンと、前記素子実装領域内にダミーパターンをそれぞれ形成し、
前記第１配線パターンとダミーパターンを覆うように第１保護層を形成し、
前記第１保護層上に前記素子実装領域から延びるリードパターンを形成することを含む、回路基板の製造方法。
【請求項１１】
前記リードパターンを形成することは、
前記第１保護層を貫いて前記第１配線パターンを露出させる貫通穴を形成し、
前記貫通穴を埋めるように連結配線を形成し、
前記連結配線の表面をメッキすることを含む、請求項１０に記載の回路基板の製造方法。
【請求項１２】
前記連結配線と前記リードパターンを同時に形成することを含む、請求項１１に記載の回路基板の製造方法。
【請求項１３】
前記第１保護層上に、前記リードパターンを覆うように第２保護層を形成することをさらに含む、請求項１２に記載の回路基板の製造方法。
【請求項１４】
前記ベース基板を貫くビアホールを形成し、
前記ビアホールを埋めるビアを形成し、
前記ビアを介して前記第１配線パターンと電気的に接続される第２配線パターンを形成することをさらに含む、請求項１０に記載の回路基板の製造方法。
【請求項１５】
前記第２保護層上に追加的なリードパターンと、前記追加的なリードパターンを覆う追加的な保護層を形成してｎ層（ｎは２以上の自然数）回路基板を形成することをさらに含む、請求項１０に記載の回路基板の製造方法。
【請求項１６】
前記第１配線パターンまたは前記リードパターンと接続されるまた他の回路基板を接合してｎ層回路基板を形成することをさらに含む、請求項１０に記載の回路基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は回路基板およびその製造方法に関し、より具体的にはダミーパターンを含む回路基板およびその製造方法に関する。
【背景技術】
【０００２】
最近、電子機器の小型化の傾向につれフレキシブル回路基板を用いたチップオンフィルム（Ｃｈｉｐ  Ｏｎ  Ｆｉｌｍ：ＣＯＦ）パッケージ技術が使われている。フレキシブル回路基板およびそれを用いたＣＯＦパッケージ技術は、例えば液晶表示装置（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ；ＬＣＤ）、有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ）ディスプレイ装置などのようなフラットパネルディスプレイ（Ｆｌａｔ  Ｐａｎｅｌ  Ｄｉｓｐｌａｙ；ＦＰＤ）に用いられる。このような回路基板には例えばフラットパネルディスプレイを駆動するＤＤＩＣ（Ｄｉｓｐｌａｙ  Ｄｒｉｖｉｎｇ  ＩＣ）が実装されることができる。
【０００３】
図１１は従来技術による回路基板の断面図である。
【０００４】
図１１で、ベース基板１０上に配線パターン２０が形成され、配線パターン２０を覆うように第１保護層３０が形成される。この時、配線パターン２０はベース基板１０から突出するので、これを覆う第１保護層３０は配線パターン２０の上面の形状に沿って凹凸が形成され得る。また、素子を実装するためのリフロー（ｒｅｆｌｏｗ）工程時、基板上に先に形成された第１保護層３０の表面が変形されたり凹凸形状に形成されたりもする。
【０００５】
また、回路基板に実装されるＤＤＩＣと配線パターン２０を連結するためにリードパターン４０が形成されるが、リードパターン４０は前述したように凹凸が形成された第１保護層３０の上面形状に沿って屈曲したり凹凸が形成されるので、リフロー（ｒｅｆｌｏｗ）工程でリードパターン４０の上面４１に接合される素子またはバンプの接合度を低下させる問題があった。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明が解決しようとする技術的課題は、ダミーパターンを含む回路基板およびその製造方法を提供することにある。
【０００７】
本発明の技術的課題は、以上で言及した技術的課題に制限されず、言及されていないまた他の技術的課題は以下の記載から当業者に明確に理解されるであろう。
【課題を解決するための手段】
【０００８】
前記技術的課題を達成するための本発明の一実施形態による回路基板は、素子実装領域が定義されたベース基板、前記ベース基板の一面上に形成された第１配線パターン、前記ベース基板上に、前記素子実装領域の少なくとも一部を埋めるように形成されたダミーパターン、前記第１配線パターンと前記ダミーパターンを覆う第１保護層、および前記第１保護層上に、前記素子実装領域に延びるリードパターンを含む。
【０００９】
本発明のいくつかの実施形態で、前記リードパターンは、前記素子実装領域内に素子が実装される接合部を含み、前記ダミーパターンは、前記接合部から外側方向に第１間隔だけ拡張された領域内に形成され得る。
【００１０】
本発明のいくつかの実施形態で、前記第１間隔は、０．１μｍ〜１００μｍであり得る。
【００１１】
本発明のいくつかの実施形態で、前記ダミーパターンは、前記素子実装領域内の前記ベース基板の一面を露出させる露出穴と、前記露出穴を囲む外郭部を含み得る。
【００１２】
本発明のいくつかの実施形態で、前記第１保護層を貫いて前記第１配線パターンを露出させる貫通穴、および前記貫通穴を埋め、前記リードパターンと前記第１配線パターンを電気的に接続する連結配線をさらに含み得る。
【００１３】
本発明のいくつかの実施形態で、前記第１保護層上に、前記リードパターンを覆うように形成される第２保護層をさらに含み得る。
【００１４】
本発明のいくつかの実施形態で、前記ダミーパターンは、前記第１配線パターンと連結されなくてもよい。
【００１５】
本発明のいくつかの実施形態で、前記ベース基板の他面上に形成された第２配線パターンをさらに含み、前記第２配線パターンは前記ベース基板を貫くビアによって前記第１配線パターンと電気的に接続され得る。
【００１６】
本発明のいくつかの実施形態で、前記回路基板は、ｎ層（ｎは２以上の自然数）で積層され得る。
【００１７】
前記技術的課題を達成するための本発明の一実施形態による回路基板の製造方法は、素子実装領域が定義されたベース基板を提供し、前記ベース基板の一面上に配線パターンと、前記素子実装領域内にダミーパターンをそれぞれ形成し、前記配線パターンとダミーパターンを覆うように第１保護層を形成し、前記第１保護層上に前記素子実装領域から延びるリードパターンを形成することを含む。
【００１８】
本発明のいくつかの実施形態で、前記リードパターンを形成することは、前記第１保護層を貫いて前記配線パターンを露出させる貫通穴を形成し、前記ビアホールを埋めるように連結配線を形成し、前記連結配線の表面をメッキすることを含み得る。
【００１９】
本発明のいくつかの実施形態で、前記連結配線と前記リードパターンを同時に形成することを含み得る。
【００２０】
本発明のいくつかの実施形態で、前記第１保護層上に、前記リードパターンを覆うように第２保護層を形成することをさらに含み得る。
【００２１】
本発明のいくつかの実施形態で、前記第２保護層上に追加的なリードパターンと、前記追加的なリードパターンを覆う追加的な保護層を形成してｎ層（ｎは２以上の自然数）回路基板を形成することをさらに含み得る。
【００２２】
本発明のいくつかの実施形態で、前記配線パターンまたは前記リードパターンと接続されるまた他の回路基板を接合してｎ層回路基板を形成することをさらに含み得る。
【００２３】
本発明のその他具体的な事項は、詳細な説明および図面に含まれている。
【発明の効果】
【００２４】
本発明の実施形態による回路基板は、素子が実装される実装領域内にダミーパターンを形成することによって実装領域を覆う絶縁層または保護層の表面が均一に形成されて素子とリードパターンとの連結性を向上させることができる。また、形成されたダミーパターンによって凹凸の改善だけでなく放熱効果がさらに付加されることができる。
【００２５】
本発明の効果は、以上で言及した効果に制限されず、言及されていないまた他の効果は特許請求の範囲の記載から当業者に明確に理解されるであろう。
【図面の簡単な説明】
【００２６】
【図１】本発明のいくつかの実施形態による回路基板の上面図である。
【図２】図１のＡ−Ａ’に沿って切断して示す本発明のいくつかの実施形態による回路基板の断面図である。
【図３】図１のＡ−Ａ’に沿って切断して示す本発明のいくつかの実施形態による回路基板の断面図である。
【図４】本発明のいくつかの実施形態による回路基板の上面図である。
【図５】本発明のいくつかの実施形態による回路基板の上面図である。
【図６】本発明のいくつかの実施形態による回路基板の上面図である。
【図７】本発明のいくつかの実施形態による回路基板の製造方法を説明するための中間段階図面である。
【図８】本発明のいくつかの実施形態による回路基板の製造方法を説明するための中間段階図面である。
【図９】本発明のいくつかの実施形態による回路基板の製造方法を説明するための中間段階図面である。
【図１０】本発明のいくつかの実施形態による回路基板の製造方法を説明するための中間段階図面である。
【図１１】従来技術による回路基板の断面図である。
【発明を実施するための形態】
【００２７】
本発明の利点および特徴、並びにこれらを達成する方法は添付する図面と共に詳細に後述されている実施形態を参照すると明確になるであろう。しかし、本発明は、以下で開示する実施形態に限定されるものではなく互いに異なる多様な形態で実現することでき、本実施形態は、単に本発明の開示を完全にし、本発明が属する技術分野における通常の知識を有する者に発明の範疇を完全に知らせるために提供するものであり、本発明は請求項の範疇によってのみ定義される。図面に表示した構成要素の大きさおよび相対的な大きさは説明を明瞭するために誇張されたものであり得る。明細書全体にわたって同一参照符号は同一構成要素を指称し、「および／または」は言及されたアイテムのそれぞれおよび一つ以上のすべての組み合わせを含む。
【００２８】
素子（ｅｌｅｍｅｎｔｓ）または層が他の素子または層の「上（ｏｎ）」または「の上（ｏｎ）」と称される場合、他の素子または層の真上だけでなく中間に他の層または他の素子を介在した場合をすべて含む。これに対し、素子が「直接上（ｄｉｒｅｃｔｌｙ  ｏｎ）」または「真上」と称される場合は中間に他の素子または層を介在しないことを示す。
【００２９】
空間的に相対的な用語である「下方（ｂｅｌｏｗ）」、「下（ｂｅｎｅａｔｈ）」、「底部（ｌｏｗｅｒ）」、「上方（ａｂｏｖｅ）」、「上部（ｕｐｐｅｒ）」等は図面に示されているように一つの素子または構成要素と他の素子または構成要素との相関関係を容易に記述するために使われる。空間的に相対的な用語は図面に示されている方向に加えて使用時または動作時素子の互いに異なる方向を含む用語として理解しなければならない。例えば、図面に示されている素子をひっくり返す場合、他の素子の「下方（ｂｅｌｏｗ）」または「下（ｂｅｎｅａｔｈ）」と記述された素子は他の素子の「上方（ａｂｏｖｅ）」に置かれられ得る。したがって、例示的な用語である「下」は下と上の方向をいずれも含み得る。素子は他の方向にも配向されることができ、これにより、空間的に相対的な用語は配向によって解釈されることができる。
【００３０】
本明細書において使われた用語は実施形態を説明するためのものであり、本発明を制限しようとするものではない。本明細書において、単数形は文面で特記しない限り、複数形も含む。明細書で使われる「含む（ｃｏｍｐｒｉｓｅｓ）」および／または「含み（ｃｏｍｐｒｉｓｉｎｇ）」は、言及された構成要素の他に一つ以上の他の構成要素の存在または追加を排除しない。
【００３１】
第１、第２等が多様な素子や構成要素を叙述するために使われるが、これら素子や構成要素はこれら用語によって制限されないことはもちろんである。これらの用語は単に一つの素子や構成要素を他の素子や構成要素と区別するために使う。したがって、以下で言及される第１素子や構成要素は本発明の技術的思想内で第２素子や構成要素であり得ることはもちろんである。
【００３２】
他に定義のない限り、本明細書において使われるすべての用語（技術的および科学的用語を含む）は本発明が属する技術分野における通常の知識を有する者に共通して理解されることができる意味で使われる。また、一般的に使われる辞典に定義されている用語は明白に特に定義されない限り理想的にまたは過度に解釈されない。
【００３３】
図１は本発明のいくつかの実施形態による回路基板の上面図であり、図２は図１のＡ−Ａ’に沿って切断して示す本発明のいくつかの実施形態による回路基板の断面図である。図１では説明の便宜上第２保護層１４０および素子１６０の図示は省略した。
【００３４】
図１を参照すると、本発明のいくつかの実施形態による回路基板は、ベース基板１００、第１配線パターン１１０、第１保護層１２０、リードパターン１３０、第２保護層１４０、ダミーパターン１５０等を含み得る。
【００３５】
ベース基板１００は例えば柔軟性のあるフレキシブルフィルム（ｆｌｅｘｉｂｌｅ  ｆｉｌｍ）であり得、より具体的にはポリイミドフィルム、ＰＥＴ（Ｐｏｌｙｅｔｈｙｌｅｎｅ  Ｔｅｒｅｐｈｔｈａｌａｔｅ）フィルム、ポリエチレンナフタレートフィルム、ポリカーボネートフィルムなどの絶縁フィルムまたは酸化アルミニウム箔などの金属箔を含み得る。
【００３６】
ただし、本発明がこれに制限されるものではなく、ベース基板１００はリジッド回路基板（ｒｉｇｉｄ  ｃｉｒｃｕｉｔ  ｂｏａｒｄ）であり得る。より具体的にはベース基板１００はエポキシまたはフェノール樹脂を含み得る。
【００３７】
以下でベース基板１００は例示的にポリイミドフィルムである場合を説明する。
【００３８】
ベース基板１００には素子実装領域２００が定義され得る。素子実装領域２００は、本発明のいくつかの実施形態による回路基板に実装される素子１６０が配置される領域であり、長辺と短辺を含み得る。より具体的には後述するリードパターン１３０とダミーパターン１５０がオーバーラップする領域を基準に内側に形成される全面が含まれ得る。
【００３９】
具体的には、素子実装領域２００に実装される素子１６０は、例えばＤＤＩ（Ｄｉｓｐｌａｙ  Ｄｒｉｖｉｎｇ  ＩＣ）のような半導体素子であり得るが、これに制限されるものではなく、素子１６０は抵抗、キャパシタまたはインダクタなどの受動素子であり得る。
【００４０】
素子１６０が受動素子である場合、素子１６０とリードパターン１３０を連結する連結部１７０はソルダを含み得る。
【００４１】
素子１６０が半導体素子である場合、素子１６０とリードパターン１３０を連結する連結部１７０はバンプを含み得る。本発明のいくつかの実施形態で、素子１６０はフリップチップ（ｆｌｉｐ  ｃｈｉｐ）方式でリードパターン１３０と接合される半導体素子を含み得る。
【００４２】
ベース基板１００の一面上に第１配線パターン１１０が形成され得る。第１配線パターン１１０は素子１６０に伝達される電気的信号を伝送し得る。第１配線パターン１１０は例えば銅のような導電性物質を含み得るが、本発明はこれに制限されるものではない。具体的には、第１配線パターン１１０は金、アルミニウムなどの電気伝導性を有する物質を含み得る。本発明のいくつかの実施形態による回路基板において、第１配線パターン１１０は銅を含むものとして説明する。
【００４３】
図１で第１配線パターン１１０は、素子実装領域２００に延びない場合を示しているが、これに制限されるものではない。第１配線パターン１１０の一部は素子実装領域２００まで延びることもできる。
【００４４】
前記第１配線パターン１１０を覆うように第１保護層１２０が形成され得る。前記第１保護層１２０は第１配線パターン１１０の一部または全部を含むベース基板１００を覆うように形成され得る。第１保護層１２０は例えば、非伝導体材質を含み得、具体的にソルダレジストまたはカバーレイフィルムを含み得る。
【００４５】
また、図２に示すように、第１保護層１２０内に貫通穴１８０が形成され得る。貫通穴１８０は連結配線１８１によりその内部が埋められる。連結配線１８１は第１保護層１２０上に形成されるリードパターン１３０と第１配線パターン１１０を電気的に接続し得る。図２および図３では本発明による回路基板を垂直に切断した断面を示しているので、貫通穴１８０は例示的に台形形状で示したが、これに制限されるものではなく、貫通穴１８０は上面と下面の幅が同じ長方形形状を有し得る。この時、前記貫通穴１８０の水平に切断された断面は円形で形成され得るが、これに制限されない。
【００４６】
第１保護層１２０上にリードパターン１３０が形成され得る。リードパターン１３０の少なくとも一部は素子実装領域２００に延びて素子が実装される接合部１９０を含み得る。
【００４７】
図１に示す実施形態で、複数のリードパターン１３０は素子実装領域２００の長辺に７個、短辺に２個ずつ形成される場合を示すが、これは例示的なものであり、素子実装領域２００に配置される素子の構成に応じて複数のリードパターン１３０の個数は変更可能である。
【００４８】
前記リードパターン１３０は、第１配線パターン１１０またはベース基板１００の素子実装領域２００内に形成された後述するダミーパターン１５０と少なくとも一部がオーバーラップ（ｏｖｅｒｌａｐ）するように配置され得る。
【００４９】
リードパターン１３０は、例えば表面がメッキされた金属配線を含み得、例えばスズ、ニッケル、またはアルミニウムがメッキされた銅配線を含み得るが、これに制限されるものではない。
【００５０】
一方、第１保護層１２０とリードパターン１３０を覆うように、第２保護層１４０が形成され得る。第２保護層１４０は素子１６０と接合されるリードパターン１３０の一部を露出させ、残りの一部を覆い得る。
【００５１】
前記第２保護層１４０は、例えば非伝導体材質を含み得、具体的にはソルダレジストまたはカバーレイフィルムを含み得る。
【００５２】
本発明のいくつかの実施形態で、第２保護層１４０は素子１６０とオーバーラップする第１保護層１２０上にも形成され得、図面に示していないが、第２保護層１４０は素子１６０のアンダーフィル（ｕｎｄｅｒｆｉｌｌ）として、素子１６０の下部および連結部１７０を囲み得る。
【００５３】
この場合、素子実装領域２００内に接合された素子１６０を囲むリードパターン１３０の上部と素子１６０の下部を埋める第２保護層１４０は同時に形成されるが、これに制限されない。例えばリードパターン１３０上部の第２保護層１４０を先に形成し、素子１６０の下部を埋める第２保護層１４０を後に形成することもできる。
【００５４】
一方、ダミーパターン１５０は前記ベース基板１００上の素子実装領域２００の全面に形成され得、この時、ダミーパターン１５０は隣接する第１配線パターン１１０と連結されなくてもよい。
【００５５】
前記ダミーパターン１５０は第１配線パターン１１０と同じ導電性物質を含み得るが、これに制限されるものではなく、例えばダミーパターン１５０は、金、銀、銅などの金属物質またはエポキシ樹脂、ポリイミド樹脂、カーボン樹脂などを含むこともできる。
【００５６】
前記のような物質で形成されたダミーパターン１５０は、素子実装領域２００に実装される素子１６０とオーバーラップし得る。したがって、素子１６０の駆動時素子１６０から発生する熱の一部はダミーパターン１５０を介して外部に放出され得る。
【００５７】
また、前記第１配線パターン１１０とダミーパターン１５０は同時に形成され得るが、本発明ではこれに制限されず形成時期が相異してもよい。
【００５８】
そこで、前記素子実装領域２００内に第１配線パターン１１０が形成されていないベース基板１００上にダミーパターン１５０が形成されることによって素子実装領域２００内の第１保護層１２０の上面のプロファイルを平坦にすることができる。
【００５９】
先立って図１１を参照して説明した従来技術による回路基板の場合、素子実装領域２００に形成された多数の配線パターン２０と配線パターン２０が形成されていないスペース２１によってこれを覆う第１保護層の上面３１と、その上に形成されるリードパターン４０の上面４１の表面形状が平坦でなく凹凸が形成され得る。しかし、本発明の実施形態による回路基板は、ダミーパターン１５０が素子実装領域２００内の、従来は配線パターン２０が形成されていないスペースを埋めた後、第１保護層１２０で覆われることによって第１保護層１２０の上面の平坦度を確保することができる。
【００６０】
また、前記ダミーパターン１５０の上面は第１配線パターン１１０と同一平面上にある。そこで、ベース基板１００からダミーパターン１５０の上面までの距離はベース基板１００から第１配線パターン１１０の上面までの距離と同一であり得る。
【００６１】
これによって本発明のいくつかの実施形態による回路基板において、素子実装領域２００内に形成されたダミーパターン１５０により第１保護層１２０の凹凸の形成が緩和され得、これは実装される素子１６０の接合性を向上させることができる。
【００６２】
また、図２および図３に示すように、前記ダミーパターン１５０は素子実装領域２００内の素子１６０がオーバーラップする面積と同一またはさらに広い面積に拡張されて形成され得る。すなわち、ダミーパターン１５０は連結部１７０とリードパターン１３０との間の接合部から外側方向に所定間隔Ｄだけ拡張された領域を埋めるように形成され得、前記間隔Ｄは例えば０．１〜１００μｍであり得る。
【００６３】
素子実装領域２００内にダミーパターン１５０が形成され得る。ダミーパターン１５０は素子実装領域２００を埋めることができる。ダミーパターン１５０は第１配線パターン１１０と連結されなくてもよい。
【００６４】
以下ではより具体的に本発明によるダミーパターン１５０の形状についていくつかの実施形態を、図面を参照して説明し、そのダミーパターン１５０の形状が前述した実施形態でのダミーパターン１５０の形状と相異する場合もある。
【００６５】
図３は本発明のいくつかの実施形態による回路基板の上面図である。以下では前述した実施形態と重複する内容は省略して差異点を中心に説明する。
【００６６】
図３を参照すると、本発明のいくつかの実施形態でダミーパターン１５１は内側の素子実装領域の一部を露出させる露出穴２０１と露出穴２０１を囲む外郭部２０２を含み得る。
【００６７】
このようにダミーパターン１５０が素子実装領域２００を完全に埋めない場合、ベース基板１００の柔軟性が増大し得る。特に、ベース基板１００がフレキシブル回路基板である場合、素子１６０が実装されたベース基板１００は電子製品内に曲がったり折りたたまれた状態で取り付けられ得る。この時、内側に露出穴２０１が形成されたダミーパターン１５１は素子実装領域２００の柔軟性の低下を抑制させることができる。
【００６８】
図４および図５は本発明のいくつかの実施形態による回路基板の上面図である。同様に重複する内容の説明は省略して差異点を中心に説明する。
【００６９】
図４および図５を参照すると、図１に示すフレキシブル回路基板のダミーパターンが長方形の形状を有することに比べて、本発明のいくつかの実施形態で回路基板に形成されるパターンの設計デザインによってダミーパターンが楕円形の形状（図４の２５０）を有したり、無定形（図５の３５０）で形成されることができる。
【００７０】
ダミーパターンの形状が楕円形で形成された場合、ダミーパターン（図４の２５０）の外周面の形状は連続的な傾きを有し得るだけでなく、放射形などのパターンデザインによってインナーリード部またはアウターリード部の第１配線パターン１１０およびリードパターン１３０が素子１６０の中心に密集する場合、密集したパターン１１０，１３０に対してより広い面積のダミーパターン２５０が提供され、前記パターン１１０，１３０による表面凹凸の解消だけでなく放熱性を効率的に向上させることができる。
【００７１】
また、ダミーパターンの形状が無定形（図５の３５０）の場合、素子実装領域の長辺からダミーパターンまでの距離（Ｄ１，Ｄ２，Ｄ３）はそれぞれの地点で互いに異なるが、これによってスタッガード（ｓｔａｇｇｅｒｅｄ）形状のパターンが形成されても各パターンによる表面凹凸問題の解消が可能である。
【００７２】
図６は図１のＡ−Ａ’に沿って切断して示す本発明のいくつかの実施形態による回路基板の断面図である。以下では前述した実施形態と重複する内容は省略して差異点を中心に説明する。
【００７３】
図６を参照すると、本発明のいくつかの実施形態による回路基板は、ベース基板１００の他面に形成された第２配線パターン２１０をさらに含み得る。
【００７４】
第２配線パターン２１０は第１配線パターン１１０が形成されたベース基板１００の一面の反対面である他面に形成され得る。第２配線パターン２１０は第１配線パターン１１０と同じ物質を含み得、より具体的には銅、金、アルミニウムなどの電気伝導性を有する物質を含み得る。
【００７５】
第１配線パターン１１０と第２配線パターン２１０は、ビア２８１を介して電気的に接続され得る。具体的には、ビアホール２８０はベース基板１００を貫いて形成され、ビア２８１はビアホール２８０を埋め得る。
【００７６】
図６に示すように、ビア２８１の形状は第２配線パターン２１０と接する下面の幅がさらに大きい台形形状を有し得るが、本発明がこれに制限されるものではない。このような形状はビアホール２８０の形成時ベース基板１００の他面からビアホール２８０を形成することによるものであり、ビアホール２８０の貫通方向によって上面の幅が下面の幅よりさらに大きいビアホール２８０とそれを埋めるビア２８１が形成され得る。
【００７７】
以上のように、本発明のいくつかの実施形態による回路基板は、一面に１層の第１配線パターン１１０が形成された構造である場合を説明した。これとは異なり、回路基板はｎ層（ｎは２以上の自然数）の配線層を含む構造であり得る。すなわち、回路基板は第２保護層１４０上にまた他のリードパターンと、前記リードパターンを覆う保護層が形成された２層以上の構造をさらに有することができる。または、図２または図６の構造を有する回路基板にまた他の回路基板が接合されることによって多層基板の構造を有することもできる。さらに前述したｎ層の構造で形成される場合、各層は導電性ビアホールなどによって通電することができる。
【００７８】
図７〜図１０は本発明のいくつかの実施形態による回路基板の製造方法を説明するための中間段階図面である。
【００７９】
図７を参照すると、ベース基板１００上に第１配線パターン１１０とダミーパターン１５０を形成する。
【００８０】
ベース基板１００はフレキシブル回路基板またはリジッド回路基板であり得る。ベース基板１００上に第１配線パターン１１０を形成することは、例えばベース基板１００上に金属箔層を形成した後エッチングしてパターニングするフォトエッチング法、下地層が形成されたベース基板１００上にレジストパターンを形成し、レジストパターンの間に導電物質を電解メッキした後レジストパターンと下地層を除去して第１配線パターン１１０を形成するセミアディティブ（ｓｅｍｉ  ａｄｄｉｔｉｖｅ）方式、または導電ペーストを印刷して第１配線パターン１１０を形成する印刷方式のいずれか一つを含み得る。
【００８１】
本発明のいくつかの実施形態で、ダミーパターン１５０は第１配線パターン１１０と同時に形成されることができる。すなわち、第１配線パターン１１０の形成時、素子実装領域２００内にダミーパターン１５０の形状をフォトエッチング、セミアディティブ、印刷方式のいずれか一つで形成することができる。
【００８２】
図８を参照すると、第１配線パターン１１０とダミーパターン１５０を覆うように第１保護層１２０を形成する。
【００８３】
第１保護層１２０を形成することは、ベース基板１００上にソルダレジストまたはカバーレイフィルムを印刷またはラミネートで形成することを含み得る。
【００８４】
図９を参照すると、第１保護層１２０を貫く貫通穴１８０を形成し、リードパターン１３０と、貫通穴１８０を埋める連結配線１８１を形成する。連結配線１８１によりリードパターン１３０と第１配線パターン１１０は電気的に接続され得る。
【００８５】
貫通穴１８０を形成することは、例えば第１保護層１２０上にマスクパターンを形成し、マスクパターンをエッチングマスクとして第１保護層１２０をエッチングすることであるが、これに制限されるものではない。
【００８６】
連結配線１８１とリードパターン１３０は、例えば貫通穴１８０の内壁と第１保護層１２０の上面にシード層を形成し、電解または無電解メッキして銅配線を形成し、前記銅配線の表面をスズなどでメッキすることによって形成され得る。
【００８７】
図１０を参照すると、リードパターン１３０上に素子１６０を実装する。素子１６０が受動素子である場合、ソルダで素子１６０とリードパターン１３０との間を接合し得る。素子１６０が半導体素子である場合、例えば素子１６０のバンプをリードパターン１３０上に配置してリフロー工程で接合し得る。
【００８８】
次いで再び図２を参照すると、リードパターン１３０を覆うように第２保護層１４０を形成する。第２保護層１４０は素子実装領域２００上のリードパターン１３０を露出させ得る。
【００８９】
第２保護層１４０を形成することは、ソルダレジストまたはカバーレイフィルムを印刷またはラミネートで形成することであり得る。
【００９０】
これに加えて、図６の回路基板を製造するための工程がさらに実施されてもよい。
【００９１】
すなわち、本発明の実施形態による回路基板の製造方法は、ベース基板１００を貫くビアホール２８０を形成し、ビア２８１と第２配線パターン２１０を形成することをさらに含み得る。ビア２８１および第２配線パターン２１０を形成することは、例えば、ビアホール２８０の内部および基板１００の他面上にシード層を形成し、電解または無電解メッキすることを含み得る。
【００９２】
本発明のいくつかの実施形態で、ビア２８１と第２配線パターン２１０は同時に形成されることができる。ただし、これに制限されるものではなく、導電物質でビアホール２８０を埋めてビア２８１を先に形成し、以後に第２配線パターン２１０を形成することもできる。
【００９３】
また、前記工程に加えて、ｎ層（ｎは２以上の自然数）の配線層を含む回路基板を製造するための工程がさらに行われてもよい。例えば、第２保護層１４０上にまた他のリードパターンと、前記リードパターンを覆う保護層を形成する工程がさらに行われてもよい。
【００９４】
これとは異なり、図７〜図１０を参照して説明した製造方法により形成した回路基板にまた他の回路基板を接合する工程がさらに行われてもよい。すなわち、第１配線パターン１１０またはリードパターン１３０と電気的に接続されるまた他の回路基板を接合することによって、ｎ層回路基板を製造することもできる。
【００９５】
一方、前記のｎ層の回路基板の製造時、各層が通電するように導電性ビアホールなどを形成する工程がさらに追加されてもよい。
【００９６】
以上添付した図面を参照して本発明の実施形態を説明したが、本発明は前記実施形態に限定されるものではなく、互いに異なる多様な形態で製造され得、本発明が属する技術分野における通常の知識を有する者は本発明の技術的思想や必須の特徴を変更せず他の具体的な形態で実施できることを理解することができる。したがって、上記実施形態はすべての面で例示的なものであり、限定的なものではないと理解しなければならない。
【符号の説明】
【００９７】
１００：回路基板
１１０：第１配線パターン
２１０：第２配線パターン
１２０：第１保護層
１４０：第２保護層
１３０：リードパターン
１５０：ダミーパターン
１６０：素子
１７０：連結部
【図１】
2020533805.tif 000003
【図２】
2020533805.tif 000004
【図３】
2020533805.tif 000005
【図４】
2020533805.tif 000006
【図５】
2020533805.tif 000007
【図６】
2020533805.tif 000008
【図７】
2020533805.tif 000009
【図８】
2020533805.tif 000010
【図９】
2020533805.tif 000011
【図１０】
2020533805.tif 000012
【図１１】
2020533805.tif 000013
【国際調査報告】
2020533805.tif 000014
2020533805.tif 000015
2020533805.tif 000016
2020533805.tif 000017