(57)【要約】  本書には、種々の方法を使用して形成される配線と電子デバイスの形成において使用される低抵抗値のニッケルシリサイド層を堆積させるための方法が記載される。一実施形態では、層を堆積するための方法は、処理チャンバ内の基板支持体上に基板を位置づけすることであって、処理チャンバは、その中に配置されたニッケルターゲットとシリコンターゲットを有し、ニッケルターゲットとシリコンターゲットの基板に向いている部分は各々、ターゲットに向いている基板の表面から約１０度から約５０度の間の角度を有する、処理チャンバ内の基板支持体上に基板を位置づけすることと、処理チャンバの中にガスを流入させることと、ニッケルターゲットにＲＦ電力を印加すると同時に、シリコンターゲットにＤＣ電力を印加することと、シリコンターゲット及びニッケルターゲットのそれぞれからシリコン及びニッケルを同時にスパッタリングすることと、記基板にｘが約０．０１から約０．９９の間であるＮｉｘＳｉ１−ｘ層を堆積させることとを含む。【選択図】図４
2020523484.tif 000002
【特許請求の範囲】
【請求項１】
層を堆積させる方法であって、
処理チャンバ内の基板支持体上に基板を位置づけすることであって、前記処理チャンバは、その中に配置されたニッケルターゲットとシリコンターゲットとを有し、前記ニッケルターゲットと前記シリコンターゲットの前記基板に向いている部分は各々、前記ターゲットに向いている前記基板の表面から約１０度から約５０度の間の角度を有する、処理チャンバ内の基板支持体上に基板を位置づけすることと、
前記処理チャンバの中にガスを流入させることと、
前記ニッケルターゲットにＲＦ電力を印加すると同時に前記シリコンターゲットにＤＣ電力を印加することと、
前記シリコンターゲット及び前記ニッケルターゲットのそれぞれからシリコン及びニッケルを同時にスパッタリングすることと、
前記基板に、ｘが約０．０１から約０．９９の間であるＮｉｘＳｉ１−ｘ層を堆積させることと
を含む方法。
【請求項２】
前記ＮｉｘＳｉ１−ｘ層が約３０μｏｈｍ−ｃｍ未満の抵抗値を有する、請求項１に記載の方法。
【請求項３】
ｘが約０．４から０．６の間である、請求項２に記載の方法。
【請求項４】
前記ＤＣ電力が約８００ワットから約１２００ワットの間である、請求項３に記載の方法。
【請求項５】
前記ＲＦ電力が約３００ワットから約５００ワットの間である、請求項４に記載の方法。
【請求項６】
前記ＮｉｘＳｉ１−ｘ層が約３０μｏｈｍ−ｃｍから約６０μｏｈｍ−ｃｍの間の抵抗値を有する、請求項１に記載の方法。
【請求項７】
前記ｘが約０．６を上回る、請求項６に記載の方法。
【請求項８】
前記ＮｉｘＳｉ１−ｘ層が約６０μｏｈｍ−ｃｍから約２００μｏｈｍ−ｃｍの間の抵抗値を有する、請求項１に記載の方法。
【請求項９】
前記ｘが約０．４未満である、請求項８に記載の方法。
【請求項１０】
デバイスを形成する方法であって、
処理チャンバ内部の基板支持体上に基板を位置づけすることであって、前記基板はその上に配置された複数の特徴と、前記複数の特徴の間に配置された複数の開口部とを有する、処理チャンバ内部の基板支持体上に基板を位置づけすることと、
前記処理チャンバの中へガスを流入させることと、
ニッケルターゲットにＲＦ電力を印加すると同時にシリコンターゲットにＤＣ電力を印加することであって、前記ニッケルターゲットと前記シリコンターゲットとは前記処理チャンバ内に配置され、前記基板に向いているそれらの表面は各々、前記ターゲットに向いている前記基板の表面に対して約１０度から約５０度の間の角度を有する、前記ニッケルターゲットにＲＦ電力を印加すると同時に前記シリコンターゲットにＤＣ電力を印加することと、
前記シリコンターゲット及び前記ニッケルターゲットのそれぞれからシリコン及びニッケルを同時にスパッタリングすることと、
複数の配線を形成するために、前記基板にｘが約０．０１から約０．９９であるＮｉｘＳｉ１−ｘ層を堆積させることと
を含む方法。
【請求項１１】
電子デバイスであって、
誘電体層と、前記誘電体層内に配置された複数の配線特徴とを含むパターン基板であって、前記複数の配線特徴はＮｉｘＳｉ１−ｘを含み且つ２００μｏｈｍ−ｃｍ以下の有効抵抗値を有する、パターン基板
を含む電子デバイス。
【請求項１２】
ｘが約０．４から約０．６である、請求項１１に記載の電子デバイス。
【請求項１３】
前記配線特徴の一又は複数が約２０ｎｍ未満の幅を有する、請求項１２に記載の電子デバイス。
【請求項１４】
前記配線特徴の一又は複数が前記幅の約２倍以上の高さを有する、請求項１３に記載の電子デバイス。
【請求項１５】
前記複数の配線が約３０μｏｈｍ−ｃｍ未満の有効抵抗値を有する、請求項１４に記載の電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
［０００１］本書に記載の実施形態は概して、半導体デバイスの製造分野に関し、より具体的には、マルチカソードＰＶＤチャンバ内で同時スパッタリング物理的気相堆積（ＰＶＤ）プロセスを使用して金属シリサイド配線を形成する方法、及び本方法を使用して形成された電子デバイスに関する。
【背景技術】
【０００２】
［０００２］次世代デバイスに向けて回路密度が高まり、トランジスタの寸法が縮小し続けるにつれ、ワイヤ配線に使用される材料の特性が、電力消費、抵抗−容量（ＲＣ）遅延、及び信頼性を含む主要な性能測定基準に関してデバイス性能を支配し始めている。銅は一般的に比較的低い抵抗値、したがって高い導電率を示すため、銅は過去２０年間の高度なＵＳＬＩ及びＶＳＬＩ技術においてワイヤ配線として利用されてきた。しかしながら、デバイスの配線の幅が配線材料の電子平均自由行程（ｅＭＦＰ）以下の寸法まで縮小するにつれ、配線表面における望ましくない側壁の電子散乱、及びそれらの粒界面のために、材料の有効抵抗値が増加する結果となる。このため、銅の３９ｎｍのｅＭＦＰを下回る幅を有する銅配線においては、通常、配線に使われる銅の有効抵抗値が増加し始め、２０ｎｍ以下の幅を有する配線において劇的に増加する。加えて、周囲の誘電体材料中への銅材料の望ましくない拡散を防止するために銅配線とともに使用されるバリア層も、ワイヤ配線の全体的な抵抗値を増加させる一因となる。
【０００３】
［０００３］したがって、当技術分野では、代替的な導電性材料が必要である。
【発明の概要】
【０００４】
［０００４］本書に記載の実施形態は概して、半導体デバイスを製造する方法に関し、具体的には、マルチカソード物理的気相堆積（ＰＶＤ）チャンバ内で基板上にニッケルシリサイド層を同時スパッタリングする方法に関する。
【０００５】
［０００５］一実施形態では、層を堆積させる方法は、処理チャンバ内の基板支持体上に基板を位置づけすることであって、処理チャンバはその上に配置されたニッケルターゲットとシリコンターゲットを有し、ニッケルターゲットとシリコンターゲットの基板に向いている部分は各々、ターゲットに向いている基板の表面から約１０度から約５０度の間の角度を有する、処理チャンバ内の基板支持体上に基板を位置づけすることと、処理チャンバの中にガスを流入させることと、ニッケルターゲットにＲＦ電力を印加すると同時にシリコンターゲットにＤＣ電力を印加することと、シリコンターゲット及びニッケルターゲットのそれぞれからシリコン及びニッケルを同時にスパッタリングすることと、基板にｘが約０．０１から約０．９９の間であるＮｉｘＳｉ１−ｘ層を堆積させることとを含む。
【０００６】
［０００６］別の実施形態では、デバイスを形成する方法は、処理チャンバ内部の基板支持体上に基板を位置づけすることであって、基板はその上に配置された複数の特徴と、複数の特徴の間に配置された複数の開口部とを有する、処理チャンバ内部の基板支持体上に基板を位置づけすることと、処理チャンバの中へガスを流入させることと、ニッケルターゲットにＲＦ電力を印加すると同時にシリコンターゲットにＤＣ電力を印加することであって、ニッケルターゲットとシリコンターゲットとは処理チャンバ内に配置され、基板に向いているそれらの表面は各々、ターゲットに向いている基板の表面に対して約１０度から約５０度の間の角度を有する、ニッケルターゲットにＲＦ電力を印加すると同時にシリコンターゲットにＤＣ電力を印加することと、シリコンターゲット及びニッケルターゲットのそれぞれからシリコン及びニッケルを同時にスパッタリングすることと、複数の配線を形成するために、基板にｘが約０．０１から約０．９９であるＮｉｘＳｉ１−ｘ層を堆積させることとを含む。
【０００７】
［０００７］別の実施形態では、電子デバイスは、誘電体層と、前記誘電体層内に配置された複数の配線特徴とを含むパターン基板を特徴とし、複数の配線特徴は、３０μｏｈｍ−ｃｍ以下の有効抵抗値を有するＮｉｘＳｉ１−ｘを含み、ｘは約０．４から約０．６の間であり、一又は複数の配線特徴は、約２０ｎｍ未満の幅と、幅の約２倍以上の高さを有する。
【０００８】
［０００８］別の実施形態では、ニッケル及びシリコンを含む層を堆積させる方法は、処理チャンバ内の基板支持体上に基板を位置づけすることであって、処理チャンバはその上に配置されたニッケルターゲットとシリコンターゲットとを有し、ニッケルターゲットとシリコンターゲットは基板支持体の表面に対して約１０度から約５０度の間の角度を有する、処理チャンバ内の基板支持体上に基板を位置づけすることと、処理チャンバの中に不活性ガスを流入させることと、ニッケルターゲットにＲＦ電力を印加し、シリコンターゲットにＤＣ電力を印加することであって、ＲＦ電力とＤＣ電力の比率は約１：１から約１：１２の間である、ニッケルターゲットにＲＦ電力を印加し、シリコンターゲットにＤＣ電力を印加することと、基板上にＮｉｘＳｉ１−ｘ層を同時スパッタリングすることであって、ＮｉｘＳｉ１−ｘ層は約２００μｏｈｍ−ｃｍ未満の抵抗値を有し、ｘは約０．０１から約０．９９の間である、基板上にＮｉｘＳｉ１−ｘ層を同時スパッタリングすることとを含む。
【０００９】
［０００９］上述した本開示の特徴を詳細に理解できるように、一部が添付の図面に例示されている実施形態を参照しながら、上記に要約した本開示をより具体的に説明する。しかし、添付の図面は本開示の典型的な実施形態のみを示すものであり、したがって、実施形態の範囲を限定するものと見なすべきではなく、本開示は他の等しく有効な実施形態も許容しうることに留意されたい。
【図面の簡単な説明】
【００１０】
【図１】ワイヤ配線の５０ｎｍ以下のスケーリングと、それらのワイヤ配線の材料選択との関係を示す図である。
【図２Ａ】本書に開示の実施形態の実行に使用されるマルチカソード処理チャンバの断面図である。
【図２Ｂ】図２Ａの処理チャンバ内で堆積中の、ターゲットと基板の相対位置を示す図である。
【図２Ｃ】本書に開示の方法を実行するのに使用される処理チャンバのチャンバリッド内に配置されたシールドアセンブリを示す概略図である。
【図３Ａ】本書に開示の実施形態に従って堆積させたニッケルシリサイド層の抵抗値を示す図である。
【図３Ｂ】銅、アニール処理コバルト、アニール処理ルテニウム、及びニッケルシリサイドの層の抵抗値の比較であり、ニッケルシリサイド層は本書に記載の方法にしたがって堆積させたものである。
【図４】本書に記載の実施形態に係る、基板上にニッケルシリサイド層を堆積させる方法を示すフロー図である。
【図５】Ａ〜Ｃは、図４に示す方法を使用したワイヤ配線の形成を示す図である。
【発明を実施するための形態】
【００１１】
［００１８］理解を容易にするため、可能な場合には、図面に共通の一要素を指し示すのに同一の参照番号を使用した。一実施形態の要素及び特徴は、更なる記述がなくとも、他の実施形態に有益に組み込まれうると考えられる。
【００１２】
［００１９］本開示の実施形態は概して、マルチカソードＰＶＤチャンバ内で同時スパッタリング物理的気相堆積（ＰＶＤ）プロセスを使用して、また具体的には、ニッケル及びシリコンターゲットに印加された電力と電力比を制御することによって堆積させたニッケルシリサイド層の結果的な抵抗値、組成、及び結晶配向を制御することによって、基板に前もって形成された層の上を含む基板上にニッケルシリサイドの層を堆積させるための方法を記載したものである。
【００１３】
［００２０］図１に、トレンチの５０ｎｍ以下の厚さまでのスケーリングと、ワイヤ配線の材料選択との関係を示す。ここで、スケーリングとは、ワイヤが材料の電子平均自由行程（ｅＭＦＰ）以上に細くなるにつれて、選択された材料のライン抵抗値（ワイヤ抵抗値）が変化することを指す。図１では、配線は、誘電体材料内に配置されたトレンチ内にあり、２：１のアスペクト比（深さ対幅）を有する５０ｎｍ以下の幅（トレンチＣＤ）を有する。図１に、銅１０５、コバルト１０３、及びニッケルシリサイド１０１の有効抵抗値の関係を示す。この図では、銅、コバルト又はニッケルシリサイドと誘電体材料との間にライナ／バリア層が介在し、周囲の誘電体材料の中への銅、コバルト又はニッケルシリサイドの原子の拡散を防止する。
【００１４】
［００２１］本書で使用する有効抵抗値とは、材料のバルク抵抗値ではなく、測定された材料の抵抗値を指す。図１から分かるように、３つの材料の有効抵抗値は、ワイヤ配線の幅が２０ｎｍ以下にサイズ設定されると有意に増加し始めるが、トレンチＣＤの値が小さくなるとともに増加するコバルト１０３（９．５のｅＭＦＰを有する）の抵抗値の増分は銅１０５の増加よりも少ないため、コバルト１０３は１０ｎｍ以下のトレンチＣＤにおいて期待される材料である。実際、１０〜５０ｎｍの範囲の幅の特徴においてコバルトの有効抵抗値よりも低い銅の有効抵抗値は、幅１０ｎｍをわずかに下回る特徴サイズにおいてコバルトの有効抵抗値よりも高くなる。ニッケルシリサイド１０１（ニッケルとシリコンの組成に応じて１０ｎｍ未満のｅＭＦＰを有する）の有効抵抗値の漸増はコバルト１０３の有効抵抗値の漸増よりも少ないため、７〜８ｎｍ以下のトレンチＣＤを有するワイヤ配線にとってニッケルシリサイド１０１は期待できる材料であり、コバルトの有効抵抗値は、約６ｎｍのライン幅においてニッケルシリサイドの有効抵抗値よりも高くなる。
【００１５】
［００２２］図２Ａは、本書に記載の方法に係る、基板２２８上へのニッケルシリサイドの堆積に使用されるマルチカソード物理的気相堆積（ＰＶＤ）処理チャンバ２００の断面図である。図２Ｃは、処理チャンバ２００のチャンバリッド２４０内に配置されたカソードシールド構成を示す概略図である。図２Ｃに示すカソードシールド構成は図２Ａには図示していないが、本書に記載の方法は、処理チャンバ２００とともに、図２Ｃに示すもののようなカソードシールド構成の使用を含む。この実施形態では、処理チャンバ２００は、図２Ａの基板支持体２２６上に配置された基板２２８等の単一の基板を処理するように構成される。他の実施形態では、本書に記載の方法は、基板のターンテーブルに配置された多数の基板を処理するように構成された処理チャンバ内で使用される。
【００１６】
［００２３］ここで、処理チャンバ２００は、処理容積２９９を画定する、一又は複数の側壁２３０、チャンバリッド２４０、及びチャンバ底部２３４を特徴とする。処理容積２９９は、一又は複数の専用真空ポンプ等の真空２０９に流体連結され、その中に配置された基板支持体２２６を有する。基板支持体２２６は、処理チャンバの外で基板支持体ベローズ２２２によって囲まれ、チャンバ底部２３４を通って密閉延在しているシャフト２２４を含み、シャフト２２４は基板支持体２２６を上昇及び下降させて、処理チャンバ２００への、及び処理チャンバ２００からの基板２２８の移送を促進する。基板２２８は、一又は複数の側壁２３０のうちの１つの密閉可能な開口部２３２を通って処理容積２９９の中へロードされ、開口部２３２は、堆積処理中はドア又はバルブ（図示せず）で従来通りに密閉される。ある実施形態では、シャフト２２４は更に、シャフト２２４を回転させるアクチュエータ２２０に連結され、これにより、処理中は基板２２８は基板支持体２２６上に配置され、いくつかの処理条件下で基板２２８の表面に堆積される膜の厚さの均一性を向上させる。
【００１７】
［００２４］処理チャンバ２００は、複数のカソード２５０Ａ〜Ｅを含み、この複数のカソードは、チャンバリッド２４０内の開口部を通して配置された５つのカソード（図２Ｃに示す２５０Ｄ〜Ｅ）を含み、チャンバリッド２４０において、複数のカソード２５０Ａ〜Ｅは各々、基板２２８上に一又は複数の材料をスパッタするように構成される。この実施形態では、第１のカソード２５０Ａはニッケルターゲット２５２からニッケルをスパッタするように構成され、第２のカソード２５０Ｂはシリコンターゲット２６２からシリコンを同時にスパッタ（同時スパッタ）するように構成され、これにより、基板２２８の表面に同質のニッケルシリサイド層が堆積する。ここで、第３のカソード２５０Ｃは窒素又はアンモニア等の窒素含有反応性ガスの存在下でチタンターゲット２６４からチタンをスパッタするように構成され、これにより基板２２８の表面に窒化チタン層が堆積する。他の実施形態では、第３のカソード２５０Ｃは窒化チタンターゲットから窒化チタンをスパッタするように構成される。
【００１８】
［００２５］複数のカソード２５０Ａ〜Ｅの一又は複数は、カソードハウジング２５５によって画定されるハウジング容積２６７内部に配置されたマグネットアセンブリ２５４と、例えば上に配置されたニッケルターゲット２５２等のターゲットを有するターゲットバッキング板２５３とを含む。マグネットアセンブリ２５４は、回転シャフト２５６を回転させ、したがってターゲットバッキング板２５３のスパッタされていない後側の上でマグネットアセンブリ２５４を回転させるモータ２５８に連結された回転シャフト２５６に連結される。複数のカソード２５０Ａ〜Ｅは各々、第１のカソード２５０Ａ及び第３のカソード２５０Ｃに連結されたＲＦ電源２６３、又は第２のカソード２５０Ｂに連結されたＤＣ電源２６５等の電源に連結される。他の実施形態では、ＤＣ電源２６５はパルスＤＣ電源である。スパッタリング及び／又は反応性ガスは、ガス入口２１１を通して処理チャンバへ送られる。
【００１９】
［００２６］複数のカソード２５０Ａ〜Ｅは各々、ベローズ２５７と、チャンバリッド２４０の外側及びカソードハウジング２５５に連結された角度調節機構（図示せず）とを含む。ベローズ２５７を使用して、処理容積２９９の中への大気ガスの通過、及び処理容積２９９から周囲環境への処理ガスの漏れを防止することによって、処理容積２９９の真空条件が維持される。角度調節機構を使用して、カソードハウジング２５５の位置、したがってその中に配置されたターゲット、例えば第１のカソード２５０Ａのニッケルターゲット２５２の位置が、図２Ｂを参照しながら更に詳細に説明する基板２２８の表面に対して角度がつくように変更され、固定される。
【００２０】
［００２７］図２Ｂに、堆積中の、処理チャンバ２００内の複数のカソード２５０Ａ〜Ｅのいずれかのターゲット等のターゲット２６０の、基板２２８に対する相対位置を示す。ここで、基板２２８は３００ｍｍの直径を有し、ターゲット２６０は基板２２８の直径より小さい直径、例えば約３００ｍｍ未満、例えば約１００ｍｍから約３００ｍｍの間の直径を有する。処理中、図２Ａに示すように、基板２２８が基板支持体２２６に持ち上げられることによって、基板２２８の表面の水平面が垂直距離Ｚ１だけターゲット２６０から間隔を置いて配置される処理位置へと移動する。垂直距離Ｚ１は、基板２２８の表面の水平面に最も近いターゲットの場所から測定される。ここで、Ｚ１は、約１００ｍｍから約４００ｍｍの間、例えば約１５０ｍｍから約３５０ｍｍの間、例えば約２００ｍｍから約３００ｍｍの間、例えば約２２５ｍｍから約２７５ｍｍの間である。ターゲット２６０の表面の平面は、基板２２８の表面の水平面に対し角度θをなしており、シータは約１０度から約５０度の間、例えば約２０度から約４０度の間、約２０度から約３０度の間、又は約３０度から約４０度の間である。
【００２１】
［００２８］図２Ｃは、処理チャンバ２００のチャンバリッド２４０内に配置されたシールドアセンブリ２８２を示す概略図である。シールドアセンブリ２８２は、複数のカソード２５０Ａ〜Ｅの各カソード間に延在する複数の垂直壁２８５を含み、複数の垂直壁２８５は、中心ラインで結合し、そこから半径方向外向きに延在する。複数の垂直壁２８５は、処理中の、複数のカソード２５０Ａ〜Ｅのうちの２つ以上のカソード間に物理的バリアを提供することによって、それらの間のクロストーク及び／又はターゲット間の汚染を防止するように位置づけされる。クロストークとは、同時スパッタリングプロセスにおける、ＲＦ電源２６３等の１つのカソードの電源と、ＤＣ電源２６５等の別のカソードの電源との望ましくない電気的干渉を指すものである。ターゲット間の汚染とは、同時スパッタリング及び／又はシーケンシャルなスパッタリングプロセスにおける、１つのターゲットから別のターゲット上への望ましくない材料の堆積を指すものである。
【００２２】
［００２９］ある実施形態では、処理チャンバ２００は更に、図２Ｃに示すように、複数のカソード２５０Ａ〜Ｅの一又は複数に連結された一又は複数の円筒形シールド２８０を含む。これらの実施形態では、一又は複数の円筒形シールド２８０が複数のカソード２５０Ａ〜Ｃの一又は複数のカソードハウジング２５５を囲み、したがって、カソードハウジング２５５の中に配置されたターゲットも囲む。円筒形シールド２８０は、チャンバ内のカソード間に物理的バリアを提供することによってクロストーク及びターゲット間の汚染を防ぐように構成される。他の実施形態では、処理チャンバ２００は円筒形シールド２８０を含み、シールドアセンブリ２８２は含まない。
【００２３】
［００３０］図３Ａに、本書に開示の実施形態にしたがって堆積させたニッケルシリサイド層の抵抗値を示す。ライン３１６、３１７、３１８、３１９は各々、同時スパッタリングＰＶＤプロセス中に、ニッケルカソードに供給された電力とシリコンカソードに供給された電力との比率を示し、第１のカソード２５０Ａ等のニッケルカソードに供給された電力は、第２のカソード２５０Ｂ等のシリコンカソードに供給された電力に比べて、ライン３１６によって示す第１の電力比からライン３１９によって示す第４の電力比まで増加し、これにより、堆積させた層内のシリコンに対するニッケルの比率が増加し、第１の電力比３１６で堆積させたニッケルシリサイド層はシリコンリッチ層であり、第４の電力比３１９で堆積させたニッケルシリサイド層はニッケルリッチ層である。ライン３１６〜３１９の電力比を使用して堆積させた、結果的に得られたニッケルシリサイド層Ｒ１〜Ｒ８の抵抗値を表１に示す。Ｒ１及びＲ５は各々、第１の電力比３１６を使用して堆積させ、Ｒ２及びＲ６は各々、第２の電力比３１７を使用して堆積させ、Ｒ３及びＲ７は各々、第３の電力比３１８を使用して堆積させ、Ｒ４及びＲ８は各々、第４の電力比３１９を使用して堆積させた。
【００２４】
［００３１］図３に示すように、Ｒ１〜Ｒ４は全て同じＤＣ電力で堆積させたが、ニッケルターゲットに対するＲＦ電力を変更した。Ｒ４〜８はすべて同じＲＦ電力で堆積させたが、シリコンターゲットに対するＤＣ電力を変更した。堆積させた膜のシート抵抗を測定し、堆積させた膜の厚さを測定し、シート抵抗と膜の厚さの測定から膜の有効抵抗値を外挿することによって、Ｒ１からＲ８の電力比の材料層の有効抵抗値を算出した。意外なことに、堆積させた層の抵抗値はニッケル濃度が増加しても直線的に変化しなかった。例えば、Ｒ２電力比のニッケルシリサイド組成は、Ｒ１電力比のニッケルシリサイド組成と比べて有効抵抗値が大幅に低下しており、これは、Ｒ２電力比のニッケルシリサイド組成の方が高濃度のより導電性の高いニッケルを有するために予期されることであるが、Ｒ３及びＲ４電力比のニッケルシリサイド組成の方がＲ２電力比のニッケルシリサイド組成よりも高濃度のニッケルを有するにもかかわらず、やはりＲ２電力比のニッケルシリサイド組成よりも高い有効抵抗値を有している。またこれも意外なのは、第１の電力比３１６等の同じ電力比を使用したが異なるＲＦ及びＤＣ電力レベルで堆積させたニッケルシリサイド層の抵抗値に差があったことであり、Ｒ１及びＲ４電力比のニッケルシリサイド組成内のニッケルとシリコンの濃度はほぼ同じである。
【００２５】
［００３２］いずれか特定の理論に縛られているわけではないが、ニッケル及びシリコン濃度に加えて、本書に記載の方法にしたがって堆積させたニッケルシリサイド層の結晶配向は、所望の結晶配向及び／又は所望の有効抵抗値を有するニッケルシリサイド層を堆積させるためにニッケル及びシリコンカソードに印加される電力レベルを調整すること、したがって対応する電力比を調整することによって制御可能であると考えられる。更に、本書に記載の方法を使用して、その後のアニール処理を必要とせずに、又は少なくとも高温アニール処理を必要とせずに、所望の結晶配向を有するニッケルシリサイド層を堆積させることができる。これは、低誘電率誘電体材料の低い熱収支のために高温が望ましくない配線レベルで有益である。
【００２６】
2020523484.tif 000003
【００２７】
［００３３］図３Ｂは、銅３２１、アニール処理コバルト３２３、アニール処理ルテニウム３２４及びニッケルシリサイド３２５等の異なる材料の層の有効抵抗値の比較であり、ニッケルシリサイド３２５は、本書に記載の方法にしたがって堆積させたものである。有効抵抗値は、２５ｎｍ以下の層の厚さにおいて測定された。図３ｂに示すように、本書に記載の方法に従って堆積させたニッケルシリサイド３２５層は、約１０ｎｍ未満のブランケット膜の厚さの他の配線材料と比較して比較的低い有効抵抗値を有し続けるため、ニッケルシリサイドは１０ｎｍ以下の配線幅に対して好適な材料である。
【００２８】
［００３４］図４は、基板上、又は基板に配置された特徴上にニッケルシリサイド層を堆積させる方法を示すフロー図である。図５Ａ〜５Ｃに、図４に示す方法４００を使用したワイヤ配線の形成を示す。作業４１０において、方法４００は、マルチカソード処理チャンバ内の基板支持体上にパターン基板等の基板を位置づけすることを含む。パターン基板を図５Ａに示す。図５Ａにおいて、パターンは、高さＨを有する複数の特徴５３５と、それらの間に配置された幅Ｗを有する複数の開口部５３７とを含む。ここで、複数の特徴５３５は、酸化ケイ素、ＳｉＮ、ＳｉＯＣ、ＳｌＣ等の誘電体材料、又はポリアミド等の低誘電率ポリマー、又はそれらの組み合わせ等の誘電体材料で形成されている。開口部の幅は、約２０ｎｍ未満、例えば約１５ｎｍ未満、約１０ｎｍ未満、約８ｎｍ未満、約７ｎｍ未満、例えば約５ｎｍ未満である。複数の特徴の高さＨは、複数の開口部５３７の幅Ｗの約２倍以上である。処理チャンバは、０．５ｍＴｏｒｒから１ｍＴｏｒｒの間等の約１ｍＴｏｒｒ未満の圧力に維持される。ある実施形態では、パターン基板は更に、Ｔａ、ＴａＮ、ｌｔ、Ｗ、ＷＮ、又はそれらの組み合わせ等のバリア層（図示せず）を含む。それらの実施形態では、バリア層は複数の特徴５３５の上に配置され、複数の特徴５３５間に配置された複数の開口部５３７内のライナとして機能する。ある実施形態では、バリア層は、シーケンシャルに堆積されるニッケルシリサイド層であるかのように、同じ処理チャンバ内で堆積されるため、バリア層の堆積とニッケルシリサイド層の堆積との間で基板による真空破壊が起きない。
【００２９】
［００３５］作業４１０において、方法４００は、処理チャンバの中へスパッタリングガスを流入させることを含み、スパッタリングガスはアルゴン、ヘリウム、又は窒素等の不活性ガスである。
【００３０】
［００３６］作業４１５において、方法４００は、ニッケルターゲットにＲＦ電力を印加することと、ニッケルターゲットの表面に隣接して第１のスパッタリングプラズマを形成することとを含む。ニッケルターゲットの表面は、処理チャンバ内で基板支持体の表面に対して、したがってその上に配置された基板の表面に対して、約１０度から約５０度の間の角度で配置される。ＲＦ電力は、約１００ワットから約１０００ワットの間である。ここで、ＲＦ電力は、上に配置されたニッケルターゲットを有するバッキング板と結合する。別の実施形態では、ＲＦ電力はニッケルターゲットと結合する。
【００３１】
［００３７］作業４２０において、方法４００は、シリコンターゲットにＤＣ電力を印加することと、シリコンターゲットの表面に隣接して第２のスパッタリングプラズマを形成することとを含む。シリコンターゲットは、処理チャンバ内で基板支持体の表面に対して、したがってその上に配置された基板の表面に対して、約１０度から約５０度の間の角度で配置される。ＤＣ電力は約６００ワットと約１２００ワットの間であり、ニッケルターゲットにＲＦ電力を印加するのと同時にシリコンターゲットに印加される。ここで、ＤＣ電力は、上に配置されたシリコンターゲットを有するバッキング板と結合する。別の実施形態では、ＤＣ電力はシリコンターゲットと結合する。シリコンターゲットは、アモルファスシリコン、多結晶シリコン、結晶シリコン、又はそれらの組み合わせを含む。ここで、ＲＦ電力とＤＣ電力の比率は、約１：１から約１：１２の間である。
【００３２】
［００３８］作業４２５において、方法４００は、基板上及び／又はその上に配置された特徴上にニッケル及びシリコンターゲットからの材料を同時スパッタリングすることによって、同質のニッケルシリサイド層５３９（ｘが０．０１から０．９９の間、例えば０．１から０．９の間であるＮｉｘＳｉ１−ｘ）を堆積させることを含む。図５Ｂに、基板２２８に堆積させた複数の特徴５３５上へのニッケルシリサイド層５３９の堆積を示す。図５Ｃに、上述した方法に従って形成された複数の配線５４１を示す。図５Ｃにおいて、ニッケルシリサイド層５３９の一部は、電子デバイスを形成するためにエッチング又は化学的機械的研磨処理等の好適な処理を使用して複数の特徴５３５の表面から除去されている。
【００３３】
［００３９］本書の方法４００は、ＲＦ電力、ＤＣ電力、及びそれらの比率を調節することによって、ニッケル及びシリコンターゲットの角度を調節することによって、及び処理チャンバの圧力を調節することによって、ニッケルシリサイド層の抵抗値及び組成を調整するのに有用である。例えば、一実施形態では、方法４００は、ｘが約０．４から約０．６の間、例えばｘが約０．５である低抵抗値のＮｉｘＳｉ１−ｘ層を堆積させるために使用される。低抵抗値のＮｉｘＳｉ１−ｘ層は、約２０ｎｍ未満の厚さ、及び全結晶配向において、約３０μ−ｏｈｍ−ｃｍ未満、例えば約１０μｏｈｍから約３０μｏｈｍ−ｃｍの間の抵抗値を有する。低抵抗値のＮｉｘＳｉ１−ｘ層は、約０．６ｍＴｏｒｒから約０．７ｍＴｏｒｒの間の圧力を有する処理チャンバ内で、ニッケル及びシリコンを同時スパッタリングすることによって堆積される。ニッケル及びシリコンターゲットの表面は各々、基板支持体の表面に対して、したがってその上に配置された基板の表面から、約２０度から約４０度の間の角度を有する。この実施形態では、ＲＦ電力とＤＣ電力との比率は約１：１．６から約１：４の間であり、ＲＦ電力は約３００ワットから約５００ワットの間であり、ＤＣ電力は約８００ワットから約１２００ワットの間である。
【００３４】
［００４０］別の実施形態では、方法４００は、ｘが約０．６を上回る中低度の抵抗値のＮｉｘＳｉ１−ｘ層を堆積させるのに使用される。中程度の抵抗値の層は、約２０ｎｍ未満の厚さにおいて約３０μｏｈｍ−ｃｍから約６０μｏｈｍ−ｃｍの間の抵抗値、例えば約３０μｏｈｍ−ｃｍから約５０μｏｈｍ−ｃｍの間の抵抗値を有する。中程度の抵抗値のＮｉｘＳｉ１−ｘ層は、ニッケル及びシリコンを同時スパッタリングすることによって、約０．５ｍＴｏｒｒから約０．８ｍＴｏｒｒの間の圧力を有する処理チャンバ内で堆積され、ニッケル及びシリコンターゲットは各々、基板支持体の表面から、及びその上に配置された基板の表面から約２０度から約３０度の間の角度を有する。この実施形態では、ＲＦ電力とＤＣ電力の比率は約１：２．４を上回る、例えば約１：１．６を上回り、上回るとは、ＤＣ電力と比べてＲＦ電力を増やすことを意味する。ＲＦ電力は、約５００ワットを上回る、例えば約５００ワットから約１０００ワットの間であり、ＤＣ電力は約８００ワットから約１２００ワットの間である。
【００３５】
［００４１］別の実施形態では、方法４００は、ｘが約０．４未満、例えば約０．３３未満である高抵抗値のＮｉｘＳｉ１−ｘ層を堆積させるのに使用される。高抵抗値のＮｉｘＳｉ１−ｘ層は、約２０ｎｍ未満の厚さにおいて約６０μｏｈｍ−ｃｍを上回る抵抗値、例えば約６０μｏｈｍ−ｃｍから約６０μｏｈｍ−ｃｍの間の抵抗値を有する。高抵抗値ＮｉｘＳｉ１−ｘ層は、約０．５ｍＴｏｒｒから約１ｍＴｏｒｒの間の圧力を有する処理チャンバ内でニッケル及びシリコンを同時スパッタリングすることによって堆積される。ニッケル及びシリコンターゲットは各々、基板支持体の表面から、及びその上に配置された基板の表面から約３０度から約４０度の間の角度を有する。この実施形態では、ＲＦ電力とＤＣ電力の比率は、約１：１２から約１：２の間である。ＲＦ電力は約１００ワットから約３００ワットの間であり、ＤＣ電力は約６００ワットから約１２００ワットの間である。
【００３６】
［００４２］別の実施形態では、方法４００は更に、ニッケルシリサイド層にＴｉＮパッシベーション層を堆積させることを含み、ＴｉＮパッシベーション層は、ニッケルシリサイド層と同じ処理チャンバ内で、したがって基板による真空破壊を起こさずに堆積される。ＴｉＮ層は、処理チャンバの中へアルゴンと、窒素、ＮＨ４、又はそれらの組み合わせ等のチタンと反応するガスを含むスパッタリングガスを流入させることと、チタンターゲットにＲＦ電力を印加することと、スパッタリングガスのスパッタリングプラズマを形成することと、ニッケルシリサイド層上にＴｉＮパッシベーション層を堆積させることによって堆積される。別の実施形態では、ターゲットはＴｉＮを含み、スパッタリングガスはアルゴン、ヘリウム、窒素、又はそれらの組み合わせを含む。
【００３７】
［００４３］ある実施形態では、窒化ケイ素層は約４００℃未満の温度でアニール処理される。
【００３８】
［００４４］上述した方法は、マルチカソード処理チャンバの処理パラメータを調節することによって、調整可能な組成（ニッケル及びシリコン濃度）、結晶配向、及び抵抗値を有するニッケルシリサイド層の堆積を可能にする。調整可能な抵抗値を用いて、本書に開示の実施形態に従って堆積させたニッケルシリサイド層を、プレート抵抗器、又はライン抵抗器等の埋め込み抵抗器が必要とされるデバイス等の、中程度の抵抗値又は高い抵抗値が要求される用途に使用することができる。更に、ニッケルシリサイドのｅＭＦＰ、したがってそれらの有効抵抗値により、ライン幅及び他の導電性特徴の幅を、他の周知の材料から現在入手可能な寸法を下回る寸法にサイズ設定することが可能であるため、本書に記載の実施形態に従って形成された低抵抗値のニッケルシリサイド層は、２０ｎｍレジーム以下の配線として使用するのに好適である。
【００３９】
［００４５］以上の記述は本開示の実施形態を対象としているが、本開示の基本的な範囲から逸脱することなく本開示の他の実施形態及び更なる実施形態が考案されてよく、本開示の範囲は、下記の特許請求の範囲によって決定される。
【図１】
2020523484.tif 000004
【図２Ａ】
2020523484.tif 000005
【図２Ｂ】
2020523484.tif 000006
【図２Ｃ】
2020523484.tif 000007
【図３Ａ】
2020523484.tif 000008
【図３Ｂ】
2020523484.tif 000009
【図４】
2020523484.tif 000010
【図５】
2020523484.tif 000011
【国際調査報告】
2020523484.tif 000012
2020523484.tif 000013