(57)【要約】シリコン上のカーボンリッチ材料の層を含む基板を受けるステップと、シリコン上のカーボンリッチ材料の互いに離隔された島を形成するように、基板の領域を選択的に除去するステップとを含み、シリコン上のカーボンリッチ材料の層は、電気絶縁材料上のシリコンの電気伝導層上のカーボンリッチ材料の層を含み、基板の領域を選択的に除去するステップは、シリコン上のカーボンリッチ材料の島の間の電気的分離を提供するように、カーボンリッチ材料とシリコンの電気伝導層の少なくとも一部分とを領域から除去することを含む、電気的分離プロセス。【選択図】図５
2020533800.tif 000002
【特許請求の範囲】
【請求項１】
シリコン上のカーボンリッチ材料の層を含む基板を受けるステップと、
前記シリコン上の前記カーボンリッチ材料の互いに離隔された島を形成するように、前記基板の領域を選択的に除去するステップと
を含み、
前記シリコン上のカーボンリッチ材料の層が、電気絶縁材料上のシリコンの電気伝導層上の前記カーボンリッチ材料の層を含み、前記基板の領域を選択的に除去する前記ステップが、前記シリコン上のカーボンリッチ材料の島の間の電気的分離を提供するように、前記カーボンリッチ材料と前記シリコンの電気伝導層の少なくとも一部分とを前記領域から除去することを含む、
電気的分離プロセス。
【請求項２】
前記電気絶縁材料がシリコンである、請求項１に記載の電気的分離プロセス。
【請求項３】
電気絶縁シリコン基板上の前記カーボンリッチ材料を成長させることによって前記基板を形成するステップを含み、成長させる前記ステップが、前記カーボンリッチ材料の層と前記電気絶縁シリコン基板の残りの部分との間に前記シリコンの電気伝導層を形成することを含む、請求項１又は２に記載の電気的分離プロセス。
【請求項４】
前記カーボンリッチ材料と前記シリコンの少なくとも一部分とを除去する前記ステップが、前記シリコンの電気伝導層の一部分のみを除去することを含む、請求項３に記載の電気的分離プロセス。
【請求項５】
前記カーボンリッチ材料と前記シリコンの少なくとも一部分とを除去する前記ステップが、前記シリコンの電気伝導層を除去することを含む、請求項３に記載の電気的分離プロセス。
【請求項６】
前記カーボンリッチ材料が、前記シリコン基板とエピタキシャルの立方晶シリコンカーバイドであり、前記基板の領域を選択的に除去する前記ステップが、前記シリコン基板の少なくとも約２０ミクロンを除去することを含む、請求項１〜５のいずれか一項に記載の電気的分離プロセス。
【請求項７】
前記基板が、シリコンオンインシュレータ（ＳＯＩ）基板上の前記カーボンリッチ材料の層を含む、請求項１に記載の電気的分離プロセス。
【請求項８】
前記電気絶縁材料が、サファイア、又はサファイア上の電気絶縁シリコンの層である、請求項７に記載の電気的分離プロセス。
【請求項９】
前記電気絶縁材料が、酸化シリコン材料、又は酸化シリコン材料上の電気絶縁シリコンの層である、請求項７に記載の電気的分離プロセス。
【請求項１０】
前記シリコンオンインシュレータ（ＳＯＩ）基板上で前記カーボンリッチ材料を成長させることによって前記基板を形成するステップを含む、請求項７〜９のいずれか一項に記載の電気的分離プロセス。
【請求項１１】
前記基板の領域を選択的に除去する前記ステップが、前記ＳＯＩ基板のシリコン層のすべてを前記領域から除去することを含む、請求項１０に記載の電気的分離プロセス。
【請求項１２】
シリコン内の格子間カーボンの対応する拡散長に基づいて、前記除去されたシリコンの厚さを推定するステップを含む、請求項１〜１１のいずれか一項に記載の電気的分離プロセス。
【請求項１３】
異なる深度にエッチングされた対応する基板の電気測定に基づいて、前記除去されたシリコンの厚さを推定するステップを含む、請求項１〜１１のいずれか一項に記載の電気的分離プロセス。
【請求項１４】
前記カーボンリッチ材料がダイヤモンド又はダイヤモンドライクカーボンである、請求項１〜１３のいずれか一項に記載の電気的分離プロセス。
【請求項１５】
前記カーボンリッチ材料がシリコンカーバイドである、請求項１〜１３のいずれか一項に記載の電気的分離プロセス。
【請求項１６】
請求項１〜１５のいずれか一項に記載のプロセスによって形成される電気的分離構造。
【請求項１７】
電気絶縁物質から構成された基板と、
前記電気絶縁物質上のシリコン（Ｓｉ）上のカーボンリッチ材料の互いに離隔された島であり、前記カーボンリッチ材料の互いに離隔された島が互いに電気的に分離される、島と
を含み、
シリコン島上の前記カーボンリッチ材料の前記シリコンが、前記カーボンリッチ材料と接触するシリコンの電気伝導層であるか、又はこれを含み、もし前記シリコンの電気伝導層が、前記互いに離隔された島を相互接続するように、前記互いに離隔された島の間に延びるなら、前記互いに離隔された島は、互いに電気的に分離されない、
電気的分離構造。
【請求項１８】
電気的分離物質から構成された基板と、
前記電気的分離物質上のシリコン上のカーボンリッチ材料の互いに離隔された島と
を含み、
前記シリコンの少なくとも一部分が、間に電気的分離を提供するように、前記カーボンリッチ材料の互いに離隔された島の間の領域から除去されている、
電気的分離構造。
【請求項１９】
前記電気絶縁材料がシリコンである、請求項１７又は１８に記載の電気的分離構造。
【請求項２０】
シリコン島上の前記カーボンリッチ材料が、シリコン上の前記カーボンリッチ材料の互いに離隔された島の間に配置された前記電気絶縁シリコン上において少なくとも１ミクロンの厚さに延びる、請求項１９に記載の電気的分離構造。
【請求項２１】
シリコン島上の前記カーボンリッチ材料が、シリコン上の前記カーボンリッチ材料の互いに離隔された島の間に配置された前記電気絶縁シリコン上においてある距離に延び、前記距離が、前記シリコン（Ｓｉ）上の前記カーボンリッチ材料の成長中のシリコン内の格子間カーボンの拡散長よりも大きい又はこれに等しい、請求項１９に記載の電気的分離構造。
【請求項２２】
前記電気絶縁材料がサファイア又は酸化シリコン材料である、請求項１７又は１８に記載の電気的分離構造。
【請求項２３】
前記カーボンリッチ材料がダイヤモンド又はダイヤモンドライクカーボンである、請求項１６〜２２のいずれか一項に記載の電気的分離構造。
【請求項２４】
前記カーボンリッチ材料がシリコンカーバイドである、請求項１６〜２２のいずれか一項に記載の電気的分離構造。
【請求項２５】
前記カーボンリッチ材料が立方晶シリコンカーバイドであり、シリコン（Ｓｉ）島上の前記シリコンカーバイドが、シリコン上のシリコンカーバイドの前記互いに離隔された島の間に配置された前記電気絶縁シリコン上において少なくとも約２０ミクロンの厚さに延びる、請求項２４に記載の電気的分離構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気絶縁体上のシリコンの層の上にシリコンカーバイド、ダイヤモンド、又はダイヤモンドライクカーボンなどのカーボンリッチ材料の互いに離隔され互いに電気的に分離された島を含んでもよい（又は、これを形成するために使用されてもよい）、電気的分離構造及びプロセスに関する。
【背景技術】
【０００２】
シリコンカーバイド（ＳｉＣ）とシリコン（Ｓｉ）は両方とも、メモリ、発光ダイオード（ＬＥＤ）、微小電気機械システム（ＭＥＭＳ）、及び他のタイプのデバイスなどの製品を作製するために使用される半導体材料である。たとえば、結晶ＳｉＣは、極限環境におけるデバイス信頼性が主な関心事であるとき、ＭＥＭＳトランスデューサのための最適な材料である。しかしながら、バルクＳｉＣウェハの高いコストとそれらの高価なバルクマイクロマシニングプロセスの両方により、ＳｉＣの使用は、ほんのいくつかの適用例、一般的には宇宙航空産業において見られる適用例に限定されてきた。
【０００３】
しかしながら、ＳｉＣ成長リアクタ技術における最近の改善は、合理的なコストでの、直径に関して最大３００ｍｍまでの、Ｓｉウェハ上でのＳｉＣの薄い高品質エピタキシャル層の形成を可能にした。Ｓｉ上の薄膜ヘテロエピタキシャルＳｉＣは、確立された製作プロセス（シリコンマイクロマシニングを含む）を通して低コストＳｉ基板上でのＳｉＣの機械的性質から利益を得る高度なマイクロトランスデューサの実現を可能にするので、ＭＥＭＳの大きな可能性を有する。同様に、ＳｉＣの比較的大きいバンドギャップによって、ＳｉＣは、パワーエレクトロニクス及び厳しい環境に好適になる。加えて、３００ｍｍまでの直径をもつＳｉウェハは、現在、容易に利用可能であり、ＳｉＣデバイス生産コストの全体的な減少に寄与する。
【０００４】
上記に加えて、カーボンの２次元シートからなる、比較的新しい材料グラフェンは、グラフェンの多くの望ましい性質（極めて高い破壊応力及び電気伝導度及び熱伝導度、潤滑性、光学的薄さ（グラフェンを電子スクリーンに適したものにする）、並びに優れた機能（センサのための）を含む）により、現在極めて活発な研究分野である。最近、新しいプロセスが、ＳｉＣ上の堆積された金属から合金を形成することを介してグラフェンの薄膜が形成されることを可能にするために開発された。
【０００５】
Ｓｉ上のヘテロエピタキシャルＳｉＣの薄膜に基づいた上記及び他の関連技術の巨大な可能性にもかかわらず、この材料に基づいたデバイス及び構造の開発に対する「ショーストッパー」は、Ｓｉ上のヘテロエピタキシャルＳｉＣの電気的性質が、かなりの漏れ電流によって、又は下にあるシリコンへのＳｉＣ層の完全な電気的短絡によってすら、ひどく損なわれることである。この問題は、シリコン系上のＳｉＣの普遍的な制限としてＳｉＣコミュニティによって認識され、Ｘ．Ｓｏｎｇら、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ９６、１４２１０４  ２０１０において記載されるように、ＳｉＣと下にあるＳｉとの間の格子不整合から生じるＳｉＣ内の歪みを軽減する、ＳｉＣ／シリコン境界面で生ずるＳｉＣ内の積層欠陥の存在によって引き起こされると考えられる。たとえば、Ｓｉ上３Ｃ−ＳｉＣ（立方晶シリコンカーバイド）の場合に、歪みは２０％程度である。この基本的な制限を克服する試みとしては、Ｓ．Ｊｉａｏら、Ｍａｔｅｒｉａｌｓ  Ｓｃｉｅｎｃｅ  Ｆｏｒｕｍ  ８０６、８９（２０１４）において記載されているように、シリコン上で直接的ではなくＡｌＮ層上でＳｉＣを成長させることがある。
【０００６】
従来技術の１つ若しくは複数の困難を緩和する、又は少なくとも有用な代替形態を提供する、電気的分離構造及びプロセスを提供することが望ましい。
【概要】
【０００７】
本発明のいくつかの実施形態によれば、
シリコン上のカーボンリッチ材料の層を含む基板を受けるステップと、
シリコン上のカーボンリッチ材料の互いに離隔された島を形成するように、基板の領域を選択的に除去するステップと
を含み、
シリコン上のカーボンリッチ材料の層は、電気絶縁材料上のシリコンの電気伝導層上のカーボンリッチ材料の層を含み、基板の領域を選択的に除去するステップは、シリコン上のカーボンリッチ材料の島の間の電気的分離を提供するように、カーボンリッチ材料とシリコンの電気伝導層の少なくとも一部分とを領域から除去することを含む、
電気的分離プロセスが提供される。
【０００８】
いくつかの実施形態では、電気絶縁材料はシリコンである。
【０００９】
いくつかの実施形態では、電気的分離プロセスは、電気絶縁シリコン基板上のカーボンリッチ材料を成長させることによって基板を形成するステップを含み、この成長させるステップは、カーボンリッチ材料の層と電気絶縁シリコン基板の残りの部分との間にシリコンの電気伝導層を形成することを含む。
【００１０】
いくつかの実施形態では、カーボンリッチ材料とシリコンの少なくとも一部分とを除去するステップは、シリコンの電気伝導層の一部分のみを除去することを含む。
【００１１】
いくつかの実施形態では、カーボンリッチ材料とシリコンの少なくとも一部分とを除去するステップは、シリコンの電気伝導層を除去することを含む。
【００１２】
いくつかの実施形態では、カーボンリッチ材料は、シリコン基板を用いた３Ｃ−ＳｉＣ（立方晶シリコンカーバイド）エピタキシャルであり、基板の領域を選択的に除去するステップは、シリコン基板の少なくとも約２０ミクロンを除去することを含む。
【００１３】
いくつかの実施形態では、基板は、シリコンオンインシュレータ（ＳＯＩ）基板上のカーボンリッチ材料の層を含む。
【００１４】
いくつかの実施形態では、電気絶縁材料は、サファイア、又はサファイア上の電気絶縁シリコンの層である。
【００１５】
いくつかの実施形態では、電気絶縁材料は、酸化シリコン材料、又は酸化シリコン材料上の電気絶縁シリコンの層である。
【００１６】
いくつかの実施形態では、電気的分離プロセスは、シリコンオンインシュレータ（ＳＯＩ）基板上のカーボンリッチ材料を成長させることによって基板を形成することを含む。
【００１７】
いくつかの実施形態では、基板の領域を選択的に除去するステップは、ＳＯＩ基板のシリコン層のすべてを領域から除去することを含む。
【００１８】
いくつかの実施形態では、電気的分離プロセスは、シリコン内の格子間カーボンの対応する拡散長に基づいて、除去されたシリコンの厚さを推定することを含む。
【００１９】
いくつかの実施形態では、電気的分離プロセスは、異なる深さにエッチングされた対応する基板の電気測定に基づいて、除去されたシリコンの厚さを推定することを含む。
【００２０】
いくつかの実施形態では、カーボンリッチ材料は、ダイヤモンド又はダイヤモンドライクカーボンである。
【００２１】
いくつかの実施形態では、カーボンリッチ材料はシリコンカーバイドである。
【００２２】
本発明のいくつかの実施形態によれば、上記のプロセスのいずれか１つによって形成された電気的分離構造が提供される。
【００２３】
本発明のいくつかの実施形態によれば、
電気絶縁物質から構成された基板と、
電気絶縁物質上のシリコン（Ｓｉ）上のカーボンリッチ材料の互いに離隔された島であり、カーボンリッチ材料の互いに離隔された島が互いに電気的に分離される、島と
を含み、
シリコン島上のカーボンリッチ材料のシリコンは、カーボンリッチ材料と接触するシリコンの電気伝導層であるか、又はこれを含み、もしシリコンの電気伝導層が、互いに離隔された島を相互接続するように、互いに離隔された島の間に延びるなら、互いに離隔された島は、互いに電気的に分離されない、
電気的分離構造が提供される。
【００２４】
本発明のいくつかの実施形態によれば、
電気的分離物質から構成された基板と、
電気的分離物質上のシリコン上のカーボンリッチ材料の互いに離隔された島と
を含み、
シリコンの少なくとも一部分は、間に電気的分離を提供するように、カーボンリッチ材料の互いに離隔された島の間の領域から除去されている、
電気的分離構造が提供される。
【００２５】
いくつかの実施形態では、電気絶縁材料はシリコンである。
【００２６】
いくつかの実施形態では、シリコン島上のカーボンリッチ材料は、シリコン上のカーボンリッチ材料の互いに離隔された島の間に配置された電気絶縁シリコン上において少なくとも１ミクロンの厚さに延びる。
【００２７】
いくつかの実施形態では、シリコン島上のカーボンリッチ材料は、シリコン上のカーボンリッチ材料の互いに離隔された島の間に配置された電気絶縁シリコン上においてある距離に延び、この距離は、Ｓｉ上のカーボンリッチ材料の成長中のシリコン内の格子間カーボンの拡散長よりも大きい又はこれに等しい。
【００２８】
いくつかの実施形態では、電気絶縁材料は、サファイア又は酸化シリコン材料である。
【００２９】
いくつかの実施形態では、カーボンリッチ材料は、ダイヤモンド又はダイヤモンドライクカーボンである。
【００３０】
いくつかの実施形態では、カーボンリッチ材料はシリコンカーバイドである。
【００３１】
いくつかの実施形態では、カーボンリッチ材料は３Ｃ−ＳｉＣ（立方晶シリコンカーバイド）であり、Ｓｉ島上のＳｉＣが、シリコン上のシリコンカーバイドの互いに離隔された島の間に配置された電気絶縁シリコン上において少なくとも約２０ミクロンの厚さに延びる。
【００３２】
シリコン上のシリコンカーバイドの層を含む基板を受けるステップと、
シリコン上のシリコンカーバイドの互いに離隔された島を形成するように、基板の領域を選択的に除去するステップと
を含み、
基板の領域を選択的に除去するステップは、シリコン上のシリコンカーバイドの島の間の電気的分離を提供するように、シリコンカーバイドとシリコンの少なくとも一部分とを領域から除去することを含む、
ＳｉＣ分離プロセスも、本明細書において説明される。
【００３３】
シリコン上のシリコンカーバイドの層を含む基板を受けるステップと、
シリコン上のシリコンカーバイドの互いに離隔された島を形成するように、基板の領域を選択的に除去するステップと
を含み、
与えられた基板は、電気絶縁材料上の欠陥層を含み、この欠陥層は、シリコンカーバイドへのかなりの電気漏れを引き起こし、基板の領域を選択的に除去するステップは、シリコン上のシリコンカーバイドの島の間の電気的分離を提供するように、シリコンカーバイド及び欠陥層を領域から除去することを含む、
ＳｉＣ分離プロセスも、本明細書において説明される。
【００３４】
電気的分離物質から構成された基板と、
シリコンカーバイドの互いに離隔された島が互いに電気的に分離されるように、電気的分離物質上のシリコン（Ｓｉ）上のシリコンカーバイド（ＳｉＣ）の互いに離隔された島と
を含み、
シリコン島上のシリコンカーバイドのシリコンは、シリコンカーバイドと接触した比較的低い電気抵抗の欠陥シリコン層を含み（又は、その形態をとり）、もし欠陥シリコン層が、互いに離隔された島を相互接続するように、互いに離隔された島の間に延びるなら、互いに離隔された島は互いに電気的に分離されない、
ＳｉＣ分離構造も、本明細書において説明される。
【００３５】
電気的分離物質から構成された基板と、
電気的分離物質上のシリコン上のシリコンカーバイドの互いに離隔された島と
を含み、
シリコンの少なくとも一部分は、間に電気的分離を提供するように、シリコンカーバイドの互いに離隔された島の間の領域から除去されている、
ＳｉＣ分離構造も、本明細書において説明される。
【００３６】
電気的分離物質から構成された基板と、
電気的分離物質上のシリコン上のシリコンカーバイドの互いに離隔された島と
を含み、
互いに離隔された島は、シリコンカーバイドの下に欠陥層を含み、この欠陥層は、電気伝導性であり、シリコンカーバイドと電気的に接触し、この欠陥層は、シリコンカーバイドの互いに離隔された島の間の電気的分離を提供するように、シリコンカーバイドの互いに離隔された島の間にない、
ＳｉＣ分離構造も、本明細書において説明される。
【００３７】
除去されたシリコンの厚さは、約１〜２０ミクロンの範囲内、又は少なくとも約１ミクロン、又は約２ミクロン、又は約５ミクロン、又は約１０ミクロン、又は約１５ミクロン、又は約２０ミクロンであってもよい。
【００３８】
本発明のいくつかの実施形態は、単に例として、添付の図面を参照しながら、以下で説明される。
【図面の簡単な説明】
【００３９】
【図１】本発明の一実施形態によるシリコンカーバイド分離プロセスの流れ図である。
【図２】その上に形成された電気接点をもつ伝導（ドープされた）シリコン基板上のシリコンカーバイド層の概略側面図である。
【図３】その上に形成された電気接点をもつ真性（ドープされていない）シリコン基板上のシリコンカーバイド層の概略側面図である。
【図４】伝導性シリコン基板を通り、伝導性シリコン基板上に形成されたシリコンカーバイド層上の電気接点間の電気漏れ流れを示す概略側面図である。
【図５】漏れ抵抗測定のためのＳｉＣ／真性Ｓｉ基板上に形成されたＴＬＭ構造の概略図である。
【図６】真性シリコン基板上に形成されたシリコンカーバイド層上の電気接点間の欠陥混在層を通る電気漏れ流れを示す概略側面図である。
【図７】２０μｍの厚さ（シリコンカーバイド層と欠陥混在層とを含む）を電気接点間の領域から除去した後の、真性シリコン基板を通り、図６のシリコンカーバイド層上の電気接点の間の電気経路を示す概略側面図である。
【図８】島の間でシリコンカーバイド層のみが除去されているシリコンカーバイド島間の電気漏れを測定するために使用される電気測定構造を示す概略側面図である。
【図９】島の間でシリコンカーバイド層と約２０μｍの下にあるシリコンの両方が除去されているシリコンカーバイド島間の電気漏れを測定するために使用される電気測定構造を示す概略側面図である。
【図１０】シリコンカーバイド島間の領域内の約２０μｍのシリコンの除去後の、漏れ抵抗測定のためのＳｉＣ／真性Ｓｉ基板上に形成されたＴＬＭ構造の概略図である。
【図１１】空間分離の関数である、図５に示されるＴＬＭ構造の接点間の測定された電気抵抗のグラフである。
【図１２】伝導性基板上のディープエッチングされたシリコンカーバイド内の伝導経路を示す概略側面図である。
【図１３】埋め込み酸化物層を有する絶縁体基板上にシリコンから形成されたシリコンカーバイド分離構造の概略側面図である。
【図１４】サファイア基板上にシリコンから形成されたシリコンカーバイド分離構造の概略側面図である。
【発明を実施するための形態】
【００４０】
上記で説明されたように、シリコン（Ｓｉ）上のシリコンカーバイド（ＳｉＣ）は、重度の電気漏れが欠点であり、又はＳｉへのＳｉＣの完全な電気的短絡すら欠点であり、現在、これは、ＳｉＣ内での積層欠陥の存在によるものであるであるとＳｉＣコミュニティによって考えられている。驚くべきことに、本発明者らは、（ｉ）この重度の電気漏れは、電気絶縁（たとえば、高い抵抗率）Ｓｉ層又は基板上で成長されたＳｉＣの離隔された領域すなわち「島」の間にも存在することと、（ｉｉ）この電気漏れは、少なくともＳｉＣの領域間のシリコンの表面層を除去することによって、物質内で少なくとも減少可能であり、完全に除去されることすら可能である、と決定した。理論に拘束されることを望むものではないが、本発明者らは、従来技術の教示に反して、漏れは、ほぼ全体的に、シリコン基板層の上部部分内の、電気的に活性の点欠陥、主に格子間カーボンの存在によるものであると考える。
【００４１】
上記に鑑みて、本発明者らは、この基本的問題を初めて解決する電気的分離構造及びプロセスを開発、シリコン上のシリコンカーバイドから形成された比較的低コストのデバイスの開発のための手段を明らかにした。さらに、本発明のいくつかの実施形態は、以下でシリコンカーバイド薄膜の文脈で説明されるが、より一般的には、プロセス及び構造は、シリコン上の他のカーボンリッチ材料、特にダイヤモンド及びダイヤモンドライクカーボン（ＤＬＣ）に等しく適用可能である。
【００４２】
図１に示されるように、電気的分離プロセスは、初期基板とともにステップ１０２で始まり、初期基板は、説明された実施形態では、電気絶縁（たとえば、ドープされていない、又は意図的にドープされていない）単結晶シリコン基板又はウェハであるが、他の実施形態では、シリコンオンインシュレータ（ＳＯＩ）基板であってもよい。一般的には、シリコンオンインシュレータ基板は、電気絶縁材料の層又はスラブ上の単結晶シリコンの比較的薄い層、一般的には（必ずしもそうとは限らないが）酸化シリコン化合物（すなわち、ＳｉＯ２又はより一般的にはＳｉＯｘ）又はサファイア（その場合、基板は、当技術分野では、シリコンオンサファイアすなわち「ＳＯＳ」基板とも呼ばれる）からなる。絶縁体が酸化シリコン化合物である場合には、酸化シリコンは又はるかに厚い基板上の酸化物層の形をとってもよい（たとえば、伝導性シリコンであってもよい）。
【００４３】
使用されるＳＯＩ基板の具体的な形に関係なく、次いで、シリコンカーバイドの表面層は、当業者に知られている標準的なエピタキシャル成長プロセスを使用して、露出された単結晶層シリコン上でエピタキシャルに成長させられる。
【００４４】
たとえば、一実施形態では、Ｍ．Ｐｏｒｔａｉｌ、Ｍ．Ｚｉｅｌｉｎｓｋｉ、Ｔ．Ｃｈａｓｓａｇｎｅ、Ｓ．Ｒｏｙ、及びＭ．Ｎｅｍｏｚ、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．  １０５（８）、０８３５０５（２００９）において説明されるように、５５０ｎｍ厚さのエピタキシャル立方晶シリコンカーバイドが、１３５０℃にて２３５μｍ真性シリコン基板上で成長させられた。
【００４５】
上記のステップの代替として、プロセスは、市販の又は別の方法で既存の、シリコン基板又はウェハ上のヘテロエピタキシャルシリコンカーバイドを単に受けることを伴うことがある。
【００４６】
上記で既に説明されたように、シリコン系上のヘテロエピタキシャルシリコンカーバイドは、シリコンカーバイド層と下にあるシリコンとの間の電気的分離の不在が欠点である。この問題を示すために、局所的に作られた、真性シリコンウェハ上のエピタキシャル立方晶シリコンカーバイドと市販の、伝導性シリコンウェハ上のシリコンカーバイドの両方が、１．１×１．１ｃｍ２サンプルの小立方体にされ、電気接点が、ニッケルを１５０ｎｍの厚さにスパッタリングすることによって、これらのサンプルの４隅に形成された。市販のウェハは、フランスの企業ＮＯＶＡＳｉＣ  ＳＡから入手され、５２７μの低くドープされた電気的伝導性ｐ型Ｓｉ（１００）上で１３５０℃にてエピタキシャルに成長させられた意図せずにドープされた（したがってｎ型）５００ｎｍ厚の３Ｃ−ＳｉＣ（立方晶シリコンカーバイド）（１００）層又は膜からなった。
【００４７】
キャリア濃度、キャリア移動度、及びシート抵抗を含む、これらのサンプルの電気的性質は、図２の概略側面図に示されるように、ＳｉＣ（１００）膜上のファンデルポー構成でホール測定を実行することによって室温にて推定され、同じ測定は、低くドープされた伝導性基板上でも実行された。測定は、電気プローブを金属接点に直接的に接続し、Ｅｃｏｐｉａ  ＨＭＳ５３００ホール効果測定システムを使用してＤＣ入力電流を掃引することによって実行された。比較のために、ホール測定は、Ｂｏｓｉ，Ｍ．、Ａｔｔｏｌｉｎｉ，Ｇ．、Ｎｅｇｒｉ，Ｍ．、Ｆｒｉｇｅｒｉ，Ｃ．、Ｂｕｆｆａｇｎｉ，Ｅ．、Ｆｅｒｒａｒｉ，Ｃ．、Ｒｉｍｏｌｄｉ，Ｔ．、Ｃｒｉｓｔｏｆｏｌｉｎｉ，Ｌ．、Ａｖｅｒｓａ，Ｌ．、Ｔａｔｔｉ，Ｒ．、Ｖｅｒｕｃｃｈｉ，Ｒ．（２０１３）、Ｊｏｕｒｎａｌ  ｏｆ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ、３８３、８４〜９４において説明されるように、ｐ−Ｓｉ上での１３５０℃〜１３８０℃にてエピタキシャルに成長させられた意図せずドープされた非常に薄い（５μｍ）３Ｃ−ＳｉＣ（立方晶シリコンカーバイド）（１００）サンプル上でも行われた。
【００４８】
捕捉的なホール測定も、ＳｉＣ／真性シリコンの１．１×１．１ｃｍ２断片上で、並びに真性基板３０２上で、室温にて行われた（後者は、図３の概略側面図に示されている）。
【００４９】
以下のテーブル１は、室温での、低くドープされたｐ−Ｓｉ（１００）基板及び３Ｃ−ＳｉＣ（立方晶シリコンカーバイド）／ｐ−Ｓｉの１×１ｃｍ２エリア上でのファンデルポー構成におけるホール測定の結果を示し、シリコン基板へのシリコンカーバイド膜の重度の短絡を示す。
【００５０】
【表１】
2020533800.tif 000003
【００５１】
本発明者らは、伝導性ｐ型シリコン基板上のＳｉＣ膜の電気的特性（成長時又はその後のアニーリング中のどちらか）が、図４に示されるように、比較的高い移動度をもつ、厚いシリコン基板内の電荷担体によって、驚くほど支配されることを見出した。
【００５２】
上記で説明されたように、エピタキシャルに成長させられたＳｉＣ内の積層欠陥などの延ばされた欠陥の電気的活性は、文献では、３Ｃ−ＳｉＣ（立方晶シリコンカーバイド）デバイス内での漏れを説明すると記載されている。しかしながら、本発明者らは、以下のテーブル２に示されるように、少なくとも、その影響は、最大５μｍ厚のシリコンカーバイド膜に対して依然として明らかである（積層欠陥の密度が桁違いに減少する）ので、積層欠陥は漏れの主な原因ではないと考える。むしろ、本発明者らは、主に、短絡現象を、ＳｉＣ／Ｓｉ境界面におけるシリコンの層内での格子間カーボンの存在に帰する。格子間カーボンは、シリコン内の正孔トラップであり、ｎ型ドーパントとして機能することもできる（それぞれのバンドギャップレベルは、Ｅｖ＋０．３５ｅＶ及びＥｃ−０．２５ｅＶである）。
【００５３】
シリコン基板の上部部分内での比較的高い含量の格子間Ｃの存在は、基板の表面層内での高い圧縮応力の存在を示す、Ａ．Ｐｒａｄｅｅｐｋｕｍａｒら、Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  １０９、１９６１０２（２０１６）に記載される、シリコン基板は、ＳｉＣ成長又はＳｉＣアニールの後でより凸状の曲率を用いるという所見とも矛盾しない。
【００５４】
電気漏れの二次的原因は、シリコン上で成長させられたＳｉＣ膜内の真性歪みによって引き起こされるバンドギャップ変化／減少であることがある。
【００５５】
【表２】
2020533800.tif 000004
テーブル１。薄いＳｉＣ膜にすら対する電流漏れ及び短絡を示す、ｐ−Ｓｉ基板（ＳｉＣ膜成長前）、５００ｎｍの薄い３Ｃ−ＳｉＣ（立方晶シリコンカーバイド）／Ｓｉ、及び５μ厚さの３Ｃ−ＳｉＣ（立方晶シリコンカーバイド）／Ｓｉのためのファンデルポー構成を用いて、室温にて測定された電気的特性。
【００５６】
次に、真性シリコン上で成長させられたシリコンカーバイドを参照すると、ＳｉＣ／真性Ｓｉ上での漏れ抵抗測定が、図５に示されるように、１５０ｎｍアルミニウム接点をもつＴＬＭ構造上での電流−電圧測定を使用して取得され、結果は、以下のテーブル２に要約されている。電流−電圧測定は、ＨＰ４１４５Ｂ半導体パラメータ分析器を使用してＳｉＣ抵抗及びシリコン抵抗（漏れ）を測定するために室温にて実行された。
【００５７】
【表３】
2020533800.tif 000005
テーブル２。ＳｉＣ／真性Ｓｉ  ＴＬＭ構造に対して室温にて測定されたシリコン抵抗（漏れ）。結果は、４回の測定からの平均値である。
【００５８】
測定された接点間の抵抗は、期待値（ＭΩ範囲における）と比較すると小さく、このことは、依然として、３Ｃ−ＳｉＣ（立方晶シリコンカーバイド）／真性Ｓｉ内又はＳｉＣ／Ｓｉ境界面領域内若しくはその周りで伝導があることを示唆する。
【００５９】
断面透過電子顕微鏡は、シリコンカーバイドと真性シリコンウェハとの間の境界面領域は、ナノメートルスケールで、極めて非平面状で、不均一、欠陥があり、混在させられる（ＳｉとＣが容易に混和可能である）ことを示す。真性シリコン基板のシート抵抗が非常に高く（約５００ｋΩ／□）、シート電荷担体の数は微小である（１０１０ｃｍ−２）ので、本発明者らは、ＳｉＣ／真性Ｓｉの伝導性領域は、ＳｉＣ成長の結果として作製される界面層に限局されると結論づける。
【００６０】
真性シリコンの場合、シリコンは、ｎ型キャリアのわずかな優勢により、非常に抵抗性が高いので、電気的ｐｎ接合はない。したがって、伝導性ｐ−Ｓｉ基板又はｎ−Ｓｉ基板が使用されるとき、図４に概略的に示されるように、シリコン基板全体を通る電気伝導が発生するが、真性基板３０２内では、図６に概略的に示されるように、漏れは、高い電気伝導の界面領域６０２に限定される。
【００６１】
上記で説明されたように、本発明者らは、界面又は表面（すなわち、成長させられたＳｉＣが除去されている場合）シリコン層の高い電気伝導は、主に、表面又は界面シリコン層内での電気的に活性の格子間カーボンの存在によるものであると考える。ＳｉＣ層の成長（と、任意のその後の熱の処理）中、格子間カーボンは、Ｓｉ−ＳｉＣ境界面からシリコン基板へと拡散することができる。格子間カーボン（と、したがって、電気的に活性な欠陥分布）の深度プロファイルは、熱履歴の関数（すなわち、時間の関数としての温度）としてモデル化可能である。たとえば、最も簡単には、ＳｉＣは、格子間カーボンの源であると仮定可能であり、シリコン基板への深度の関数としての格子間カーボンの濃度は、
Ｄ＝０．４４ｅｘｐ（−０．８７／ｋＴ）ｃｍ２ｓ−１
によって与えられる（Ａ  Ｋ  Ｔｉｐｐｉｎｇ及びＲ  Ｃ  Ｎｅｗｍａｎ、Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｓｃｉｅｎｃｅ＆Ｔｅｃｈｎｏｌｏｇｙ  ２、３１５（１９８７）を参照されたい）その平衡拡散係数Ｄを使用して近似可能である。
【００６２】
この仮説は、本発明者らの掲載物Ａ．Ｐｒａｄｅｅｐｋｕｍａｒら、Ｊ．Ａｐｐｌ．Ｐｈｙｓ．１２３、２１５１０３（２０１８）において記載されるように、技術コンピュータ支援設計（ＴＣＡＤ）シミュレーションによってもサポートされ、この掲載物の全体は、ここに参照により明確に組み込まれる。
【００６３】
シリコンの表面層が電気漏れの原因であることを示すために、ＳｉＣ／真性Ｓｉファンデルポー構造は、次いで、Ｎｉをハードマスクとして使用して、ＩＣＰを介したＳｉＣ島の間でのその後のシリコンのエッチングに供された。結果として得られる構造上で、ファンデルポー測定が繰り返された。加えて、ＳｉＣ／真性Ｓｉ  ＴＬＭ構造は、ＩＣＰによって同様にエッチングされた。次いで、電流−電圧測定が室温にて繰り返された。
【００６４】
ｐ型シリコン基板上で１３５０℃の温度にて成長させられた市販のＮＯＶＡＳｉＣサンプルの場合、接点間でＳｉＣ（３Ｃ−ＳｉＣ（立方晶シリコンカーバイド）（１００）／Ｓｉ（１００））から完全にエッチングされた後ですら、接点は依然として、電気的に短絡されている。これは、図１２に示されるように電気伝導が伝導性シリコン基板全体を通って発生するので、予想される挙動である。
【００６５】
以下のテーブル３に示されるように、真性シリコン基板上で成長させられたシリコンカーバイドのサンプルの場合、元の真性シリコン基板から得られたサンプル上での測定は、約５００ｋΩ／平方の高いシート抵抗を有するが、３Ｃ−ＳｉＣ（立方晶シリコンカーバイド）の成長後のシート抵抗は、約１２ｋΩ／平方にすぎない。エッチングは、図８に示されるように、シリコンカーバイド層のみを除去した（格子間カーボンを含む伝導性表面層を残した）が、シート抵抗は影響されず、１２ｋΩ／平方という同じ値のままであり、シリコンカーバイド層は高い伝導性の原因ではないことを確認する。しかしながら、図９に示されるように、伝導性界面層を約２０μｍの除去された全厚に完全に除去するためにエッチングが継続されると、シート抵抗は、元の真性シリコン基板の値、すなわち４９２ｋΩ／平方に戻り、高い電気伝導の原因であるのはシリコンの界面層のみであることを確認する。
【００６６】
言い換えれば、上記で説明されたように形成された真性Ｓｉ上の３Ｃ−ＳｉＣ（立方晶シリコンカーバイド）の場合、平面内電気漏れは、シリコンの伝導性表面領域を、この例では、図７に示されるように、少なくとも約２０ミクロンの深度まで除去することによって完全に除去可能である。
【００６７】
【表４】
2020533800.tif 000006
テーブル３：真性シリコン（ｉ−Ｓｉ）基板をもつサンプル上で室温ファンデルポー及びホール測定：ｉ−Ｓｉ基板のみ（図３に示されるように）、シリコン上での３Ｃ−ＳｉＣ（立方晶シリコンカーバイド）の成長後（図２）、ＳｉＣの除去後（図８）、並びにＳｉＣ及び２０μｍの下にあるシリコンの除去後（図９）の比較。類似のシート抵抗は、ｉ−Ｓｉ内でのディープエッチング後でのみ見出され、ＳｉＣ成長後の伝導性界面層の形成を示す。
【００６８】
同様に、上記で説明された漏れ抵抗測定が、図１０に示されるように、約２０μｍシリコンディープエッチング後のＳｉＣ／真性Ｓｉ  ＴＬＭ構造上で繰り返され、結果は、以下のテーブル４に要約され、図１１において接点分離の関数としてプロットされる。
【００６９】
【表５】
2020533800.tif 000007
テーブル４。接点間の２０μディープエッチング後の場合に室温にて測定されたシリコン抵抗（漏れ）。
【００７０】
接点間で約２０μのシリコン領域をエッチングした後、漏れ抵抗は約１０６Ωに増加し、これは、接点は電気的に分離されており、漏れ電流はないことを確認する。
【００７１】
シリコン基板内でディープエッチングする前のシリコンのシート抵抗は、図１１のグラフから計算可能である。Ｚ＝５００ｕｍ＝０．０５ｃｍの接点幅、測定されたグラフの勾配＝１０６Ω／ｃｍとすると、Ｓｉに対するシート抵抗Ｒｓｈ＝勾配＊幅＝１０＾６＊０．０５＝５０ｋΩ／平方であり、これは、ＳｉＣ膜の堆積後に観測され、依然として膜の完全な除去後に観測された、テーブル３における１２ｋΩのＳｉＣ／Ｓｉシート抵抗に近く、真性シリコンに対して予想されるよりも低い。これは、再び、伝導性／漏れやすい界面層がＳｉＣの成長時に形成され、この伝導性／漏れやすい層は、シリコンをディープエッチングすることによって除去可能であることを確認する。
【００７２】
上記で説明されたような格子間カーボンの役割に鑑みて、本発明者らは、電気漏れが、他のカーボンリッチ材料が高温にてシリコン上で成長又は堆積させられるときにも発生することを確認した。たとえば、ダイヤモンド又はダイヤモンドライクカーボン（ＤＬＣ）の層がシリコン上で成長させられるとき、格子間カーボンは、ＳｉＣの場合に示されたように、下にあるシリコンへと拡散して、電気伝導層を形成する。したがって、上記で説明されたサブトラクティブプロセスは、望ましくないシリコンの伝導性層を除去して、シリコン上のダイヤモンド又はＤＬＣの互いに離隔された島間の電気的分離を達成するために等しく適用可能である。
【００７３】
ＳｉＣ分離プロセスの流れ図に戻ると、ステップ１０２では、シリコン上にカーボンリッチ材料（たとえば、シリコンカーバイド、ダイヤモンド、又はダイヤモンドライクカーボンであってもよい）の層を含む基板が、受領される、又は形成される。上記で説明されたように、この基板は、電気絶縁材料上に電気伝導性シリコン境界面層を含み、この電気伝導性シリコン境界面層は、カーボンリッチ材料へのかなりの電気漏れを引き起こす。したがって、ステップ１０４では、シリコン上にカーボンリッチ材料の互いに離隔された島を形成するように、基板の領域が選択的に除去され、基板の領域を選択的に除去するステップは、シリコン上のカーボンリッチ材料の島の間の電気的分離を提供するように、カーボンリッチ材料及びシリコンの少なくとも一部分（及び、したがって格子間￥カーボンを含む伝導性層の少なくとも一部分）を領域から除去することを含む。
【００７４】
上記で説明された実施形態では、電気絶縁材料は真性シリコンであり、その薄い層は、ＳｉＣの成長中にＳｉＣとの境界面に沿って電気伝導性になる。しかしながら、上記で述べられたように、代替実施形態では、シリコンカーバイドは、シリコンオンインシュレータ（ＳＯＩ）基板上で成長させられる。これらの実施形態では、電気的分離は、シリコンカーバイド層だけでなく、下にあるシリコン層の全体も除去することによって達成可能である。シリコン層がドープされておらず、層の伝導性部分よりも厚い場合、シリコン層の伝導性部分を除去することのみが必要であり、元のシリコン層の残りの部分は、任意選択で、残存することができる。同様に、電気的分離の要件があまり厳しくない適用例では、シリコン層の伝導性部分の一部分のみを除去する（すなわち、元の伝導性シリコン層よりも薄い、伝導性シリコン層の残りの部分を残す）ことが許容可能であることがある。しかしながら、埋め込み酸化物ＳＯＩ基板に関する図１３及びシリコンオンサファイアすなわち「ＳＯＳ」基板に関する図１４に示されるように、シリコンカーバイド島の間の領域内のシリコン層の全体を除去し、それらの間の絶縁体のみを残すことが最も簡単である。
【００７５】
上記で説明されたように、いくつかの適用例の場合、たとえば、分離要件によっては、シリコン層の伝導性部分の厚さ全体を除去することが必要でないことがある。加えて、極めて高い温度（約１３５０℃）にてＳｉＣが成長させられた上記の実施形態では、伝導性シリコン層の厚さは約２０ミクロンであるが、この厚さは、ＳｉＣ層が形成される条件に依存し、異なる条件は、他の厚さをもつ伝導性表面層を生産するであろう。したがって、任意の所与の場合においてにおいて除去される実際の厚さは、ＳｉＣの成長条件（及び、したがって、伝導性層又は欠陥層の性質）と、必要とされる電気的分離の程度との組み合わせに依存する。２０ミクロン厚さ値は、伝導性層が比較的厚い比較的極端な例であり（成長ステップの期間にわたっての高い成長温度における格子間カーボンの比較的大きい拡散長によるものと考えられる）、最大の電気的分離が提供される。一般に、他の実施形態では、除去される厚さは、少なくとも約１ミクロンであり、約１〜２０ミクロンの範囲内にあると予想される。たとえば、一実施形態では、除去される厚さは、約１ミクロンであってもよい。別の実施形態では約２ミクロンであってもよく、別の実施形態では約５ミクロンであってもよく、別の実施形態では約１０ミクロンであってもよく、別の実施形態では約１５ミクロンであってもよい。所与の場合、厚さは、上記で説明されたように、
Ｄ＝０．４４ｅｘｐ（−０．８７／ｋＴ）ｃｍ２ｓ−１
に従って、シリコン内の少なくとも格子間カーボンの拡散係数に基づいて、熱処理中の格子間カーボンの予想拡散長又は深度プロファイルを計算することによって、及び／又は（そして、より正確には）電気的測定を、異なる成長／処理条件に対するエッチング深度の関数とすることによって、決定可能である、又は少なくとも推定可能である。
【００７６】
本発明の範囲から逸脱することなく、多くの修正形態が当業者には明らかであろう。
【図１】
2020533800.tif 000008
【図２】
2020533800.tif 000009
【図３】
2020533800.tif 000010
【図４】
2020533800.tif 000011
【図５】
2020533800.tif 000012
【図６】
2020533800.tif 000013
【図７】
2020533800.tif 000014
【図８】
2020533800.tif 000015
【図９】
2020533800.tif 000016
【図１０】
2020533800.tif 000017
【図１１】
2020533800.tif 000018
【図１２】
2020533800.tif 000019
【図１３】
2020533800.tif 000020
【図１４】
2020533800.tif 000021
【手続補正書】
【提出日】令和1年8月16日(2019.8.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シリコン上のカーボンリッチ材料の層を含む基板を受けるステップと、
前記シリコン上の前記カーボンリッチ材料の互いに離隔された島を形成するように、前記基板の領域を選択的に除去するステップと
を含み、
前記シリコン上のカーボンリッチ材料の層が、電気絶縁材料上のシリコンの電気伝導層上の前記カーボンリッチ材料の層を含み、前記基板の領域を選択的に除去する前記ステップが、前記シリコン上のカーボンリッチ材料の島の間の電気的分離を提供するように、前記カーボンリッチ材料と前記シリコンの電気伝導層の少なくとも一部分とを前記領域から除去することを含む、
電気的分離プロセス。
【請求項２】
前記電気絶縁材料がシリコンである、請求項１に記載の電気的分離プロセス。
【請求項３】
電気絶縁シリコン基板上の前記カーボンリッチ材料を成長させることによって前記基板を形成するステップを含み、成長させる前記ステップが、前記カーボンリッチ材料の層と前記電気絶縁シリコン基板の残りの部分との間に前記シリコンの電気伝導層を形成することを含む、請求項１又は２に記載の電気的分離プロセス。
【請求項４】
前記カーボンリッチ材料と前記シリコンの少なくとも一部分とを除去する前記ステップが、前記シリコンの電気伝導層の一部分のみを除去することを含む、請求項３に記載の電気的分離プロセス。
【請求項５】
前記カーボンリッチ材料と前記シリコンの少なくとも一部分とを除去する前記ステップが、前記シリコンの電気伝導層を除去することを含む、請求項３に記載の電気的分離プロセス。
【請求項６】
前記カーボンリッチ材料が、前記シリコン基板とエピタキシャルの立方晶シリコンカーバイドであり、前記基板の領域を選択的に除去する前記ステップが、前記シリコン基板の少なくとも約２０ミクロンを除去することを含む、請求項１〜５のいずれか一項に記載の電気的分離プロセス。
【請求項７】
前記基板が、シリコンオンインシュレータ（ＳＯＩ）基板上の前記カーボンリッチ材料の層を含む、請求項１に記載の電気的分離プロセス。
【請求項８】
前記電気絶縁材料が、サファイア、又はサファイア上の電気絶縁シリコンの層である、請求項７に記載の電気的分離プロセス。
【請求項９】
前記電気絶縁材料が、酸化シリコン材料、又は酸化シリコン材料上の電気絶縁シリコンの層である、請求項７に記載の電気的分離プロセス。
【請求項１０】
前記シリコンオンインシュレータ（ＳＯＩ）基板上で前記カーボンリッチ材料を成長させることによって前記基板を形成するステップを含む、請求項７〜９のいずれか一項に記載の電気的分離プロセス。
【請求項１１】
前記基板の領域を選択的に除去する前記ステップが、前記ＳＯＩ基板のシリコン層のすべてを前記領域から除去することを含む、請求項１０に記載の電気的分離プロセス。
【請求項１２】
シリコン内の格子間カーボンの対応する拡散長に基づいて、前記除去されたシリコンの厚さを推定するステップを含む、請求項１〜１１のいずれか一項に記載の電気的分離プロセス。
【請求項１３】
異なる深度にエッチングされた対応する基板の電気測定に基づいて、前記除去されたシリコンの厚さを推定するステップを含む、請求項１〜１１のいずれか一項に記載の電気的分離プロセス。
【請求項１４】
前記カーボンリッチ材料がダイヤモンド又はダイヤモンドライクカーボンである、請求項１〜１３のいずれか一項に記載の電気的分離プロセス。
【請求項１５】
前記カーボンリッチ材料がシリコンカーバイドである、請求項１〜１３のいずれか一項に記載の電気的分離プロセス。
【請求項１６】
請求項１〜１５のいずれか一項に記載のプロセスによって形成される電気的分離構造。
【請求項１７】
電気絶縁物質から構成された基板と、
前記電気絶縁物質上のシリコン（Ｓｉ）上のカーボンリッチ材料の互いに離隔された島であり、前記シリコン上のカーボンリッチ材料の互いに離隔された島が互いに電気的に分離される、島と
を含み、
シリコン島上の前記カーボンリッチ材料の前記シリコンが、前記カーボンリッチ材料と接触するシリコンの電気伝導層であるか、又はこれを含み、もし前記シリコンの電気伝導層が、前記互いに離隔された島を相互接続するように、前記互いに離隔された島の間に延びるなら、前記互いに離隔された島は、互いに電気的に分離されない、
電気的分離構造。
【請求項１８】
電気絶縁物質から構成された基板と、
前記電気絶縁物質上のシリコン上のカーボンリッチ材料の互いに離隔された島と
を含み、
前記シリコンの少なくとも一部分が、間に電気的分離を提供するように、前記カーボンリッチ材料の互いに離隔された島の間の領域から除去されている、
電気的分離構造。
【請求項１９】
前記電気絶縁物質がシリコンである、請求項１７又は１８に記載の電気的分離構造。
【請求項２０】
シリコン島上の前記カーボンリッチ材料が、シリコン上の前記カーボンリッチ材料の互いに離隔された島の間に配置された前記電気絶縁シリコン上において少なくとも１ミクロンの厚さに延びる、請求項１９に記載の電気的分離構造。
【請求項２１】
シリコン島上の前記カーボンリッチ材料が、シリコン上の前記カーボンリッチ材料の互いに離隔された島の間に配置された前記電気絶縁シリコン上においてある距離に延び、前記距離が、前記シリコン（Ｓｉ）上の前記カーボンリッチ材料の成長中のシリコン内の格子間カーボンの拡散長よりも大きい又はこれに等しい、請求項１９に記載の電気的分離構造。
【請求項２２】
前記電気絶縁材料がサファイア又は酸化シリコン材料である、請求項１７又は１８に記載の電気的分離構造。
【請求項２３】
前記カーボンリッチ材料がダイヤモンド又はダイヤモンドライクカーボンである、請求項１６〜２２のいずれか一項に記載の電気的分離構造。
【請求項２４】
前記カーボンリッチ材料がシリコンカーバイドである、請求項１６〜２２のいずれか一項に記載の電気的分離構造。
【請求項２５】
前記カーボンリッチ材料が立方晶シリコンカーバイドであり、シリコン（Ｓｉ）島上の前記シリコンカーバイドが、シリコン上のシリコンカーバイドの前記互いに離隔された島の間に配置された前記電気絶縁シリコン上において少なくとも約２０ミクロンの厚さに延びる、請求項２４に記載の電気的分離構造。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２３
【補正方法】変更
【補正の内容】
【００２３】
本発明のいくつかの実施形態によれば、
電気絶縁物質から構成された基板と、
電気絶縁物質上のシリコン（Ｓｉ）上のカーボンリッチ材料の互いに離隔された島であり、シリコン上のカーボンリッチ材料の互いに離隔された島が互いに電気的に分離される、島と
を含み、
シリコン島上のカーボンリッチ材料のシリコンは、カーボンリッチ材料と接触するシリコンの電気伝導層であるか、又はこれを含み、もしシリコンの電気伝導層が、互いに離隔された島を相互接続するように、互いに離隔された島の間に延びるなら、互いに離隔された島は、互いに電気的に分離されない、
電気的分離構造が提供される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
本発明のいくつかの実施形態によれば、
電気絶縁物質から構成された基板と、
電気絶縁物質上のシリコン上のカーボンリッチ材料の互いに離隔された島と
を含み、
シリコンの少なくとも一部分は、間に電気的分離を提供するように、カーボンリッチ材料の互いに離隔された島の間の領域から除去されている、
電気的分離構造が提供される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
いくつかの実施形態では、電気絶縁物質はシリコンである。
【国際調査報告】
2020533800.tif 000022
2020533800.tif 000023
2020533800.tif 000024