(57)【要約】エレクトロルミネッセンス表示パネル、その作製方法および表示装置を開示し、バッキング基板と、バッキング基板上に設けられる複数の画素ユニットと、各画素ユニットに電気的に接続される駆動回路と、および駆動回路に電気的に接続される複数本の信号線とを備え、そして、少なくとも１本の信号線と異なる層にあるように設けられ、並列に接続されるバリア電極とさらに備え、バリア電極を各信号線と並列に接続するために、各信号線の抵抗を低下させることができ、したがって、各信号線の信号負荷を小さくにし、エレクトロルミネッセンス表示パネルの表示品質を高める。
2020518942.tif 000002
【特許請求の範囲】
【請求項１】
エレクトロルミネッセンス表示パネルであって、
バッキング基板と、前記バッキング基板上に設けられる複数の画素ユニットと、各前記画素ユニットに電気的に接続される画素駆動回路と、前記画素駆動回路に電気的に接続される複数本の信号線とを備え、
少なくとも１本の前記信号線と異なる層にあるように設けられ、並列接続されるバリア電極をさらに備えるエレクトロルミネッセンス表示パネル。
【請求項２】
前記信号線は第１の方向に沿って延在し、前記信号線は定電圧信号を輸送するように構成される請求項１に記載のエレクトロルミネッセンス表示パネル。
【請求項３】
前記バリア電極は、前記第１の方向に沿って延在し、あるいは前記バリア電極は、前記第２の方向に沿って延在し、前記第１の方向と前記第２の方向の間に夾角が存在する請求項１に記載のエレクトロルミネッセンス表示パネル。
【請求項４】
前記バリア電極はメッシュ状を呈する請求項１に記載のエレクトロルミネッセンス表示パネル。
【請求項５】
前記バリア電極と前記信号線との間は、複数のビアホールを介して電気的に接続される請求項１に記載のエレクトロルミネッセンス表示パネル。
【請求項６】
前記バリア電極の前記バッキング基板での正投影と画素定義層の前記バッキング基板での正投影には重複領域が存在する請求項１に記載のエレクトロルミネッセンス表示パネル。
【請求項７】
前記バリア電極の前記バッキング基板での正投影は各前記画素ユニットの前記バッキング基板での正投影と互いに重ならない請求項６に記載のエレクトロルミネッセンス表示パネル。
【請求項８】
前記画素ユニットは、第１の電極と、第２の電極と、および前記第１の電極と前記第２の電極との間に位置する発光層とを備え、前記バリア電極は前記第１の電極と同層にあるように設けられ、あるいは前記バリア電極は前記第２の電極と同層にあるように設けられる請求項７に記載のエレクトロルミネッセンス表示パネル。
【請求項９】
前記バリア電極は前記画素ユニットと異なる層にあるように設けられる請求項６に記載のエレクトロルミネッセンス表示パネル。
【請求項１０】
前記バリア電極と前記画素ユニットとの間に設けられる絶縁層をさらに備える請求項９に記載のエレクトロルミネッセンス表示パネル。
【請求項１１】
前記バリア電極は前記画素ユニットと前記画素駆動回路との間に位置する請求項１０に記載のエレクトロルミネッセンス表示パネル。
【請求項１２】
表示装置であって、請求項１ないし請求項１１のいずれか一項に記載のエレクトロルミネッセンス表示パネルを備える表示装置。
【請求項１３】
ひとつのバッキング基板を提供するステップと、
前記バッキング基板上に画素駆動回路および前記画素回路に接続される複数本の信号線を形成するステップと、
前記信号線と異なる層にあるように設けられ、接続されるバリア電極を形成するステップとを含む請求項１ないし請求項１１のいずれか一項に記載のエレクトロルミネッセンス表示パネルの作製方法。
【請求項１４】
前記信号線と異なる層にあるように設けられるバリア電極を形成するステップでは、
前記信号線と異なる層にあるように設けられる第１の電極層を形成し、
一回パターニングプロセスによって前記第１の電極層に同時に第１の電極と前記バリア電極を形成する請求項１３に記載の作製方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本出願は、２０１７年５月４日に中国特許局を提出することを請求し、出願番号は２０１７１０３０９２３０．Ｘで、発明名称は「エレクトロルミネッセンス表示パネル、その作製方法および表示装置」の中国特許出願の優先権を主張し、本出願においてその全体の内容は参照として援用される。
【０００２】
本出願は、表示技術分野に関し、特に、エレクトロルミネッセンス表示パネル、その作製方法および表示装置に関する。
【背景技術】
【０００３】
表示パネルが絶えず発展することに伴って、ユーザーは表示パネルの解像度に対する（Ｐｉｘｅｌｓ  Ｐｅｒ  Ｉｎｃｈ，ＰＰＩ）要求がますます高まりになっている。徐々に盛んになってきた仮想現実（Ｖｉｒｔｕａｌ  Ｒｅａｌｉｔｙ  ＶＲ）技術と拡張現実（Ａｕｇｍｅｎｔｅｄ  Ｒｅａｌｉｔｙ，ＡＲ）技術は、ｎｅａｒ  ｅｙｅ  ｄｉｓｐｌａｙ（ＮＥＤ）であるため、特にＰＰＩに対してより高い要求が提出される。
【０００４】
エレクトロルミネッセンス表示パネル(Ｏｒｇａｎｉｃ  Ｌｉｇｈｈｔ−Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ，ＯＬＥＤ)は、自己発光、バックライトを必要とせず、コントラストが高く、厚さが薄く、視野角が広く、応答速度が速く、可撓性パネルに用いることができ、使用温度の範囲が広く、構成とプロセスが比較的シンプルといったなど優れた特性を有し、これらの利点のため、エレクトロルミネッセンス表示パネルを将来の表示パネルの主流になる見込みがある。
【０００５】
エレクトロルミネッセンス表示パネルは、一般的にバッキング基板と、バッキング基板上に設けられる画素駆動回路と、画素駆動回路に設けられる陽極と、陽極に設けられる正孔注入層と、正孔注入層に設けられる正孔輸送層と、正孔輸送層に設けられる発光層と、発光層に設けられる電子輸送層と、電子輸送層に設けられる電子注入層と、電子注入層に設けられる陰極と、および陰極に設けられる封止層とを備える。一般的に、正孔注入層、正孔輸送層、発光層、電子輸送層および電子注入層の積層膜層を有機発光材料層と称し、陽極と有機発光材料層は陰極と互いに接触する。以上の説明からわかるように、エレクトロルミネッセンス表示パネルは画素駆動回路によって駆動されなければ、画面表示を実現することができない。画素あたり1つの薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）のみで駆動できる液晶表示パネル（Ｌｉｑｕｉｄ  Ｃｒｙｓｔａｌ  Ｄｉｓｐｌａｙ，ＬＣＤ）に対して、高いＰＰＩのエレクトロルミネッセンス表示パネルの実現は困難である。
【０００６】
実際の画素駆動回路の設計では、空間を極めて圧縮しようとするため、一般的に、リンクケーブルと同層にあるように設けられる縦配線の直流ハイレベル信号線（ＶＤＤ）を、ゲート線と同層にあるように設けられる横配線の直流ハイレベル信号線（ＶＤＤ）にしか変更しないが、エレクトロルミネッセンス表示パネルプロセスにとって、直流ハイレベル横信号線のモリブデン金属抵抗率が直流ハイレベル縦信号線のアルミニウム金属抵抗率よりはるかに大きいため、横配線は直流ハイレベル信号線の信号負荷をを大幅に増加させる。負荷が大きいことは信号遅延が大きいことを招いてしまって、エレクトロルミネッセンス表示パネルの表示品質を大幅に低下させる。
【発明の概要】
【発明が解決しようとする課題】
【０００７】
これに鑑みて、本開示の実施例は、エレクトロルミネッセンス表示パネル、その作製方法および表示装置を提供する。
【課題を解決するための手段】
【０００８】
本開示の実施例に係るエレクトロルミネッセンス表示パネルは、バッキング基板と、前記バッキング基板上に設けられる複数の画素ユニットと、各前記画素ユニットに電気的に接続される画素駆動回路と、前記画素駆動回路に電気的に接続される複数本の信号線とを備え、
少なくとも１本の前記信号線と異なる層にあるように設けられ、並列接続されるバリア電極をさらに備える。
【０００９】
オプション とし て、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、前記信号線は第１の方向に沿って延在し、前記信号線は定電圧信号を輸送するように構成される。
【００１０】
オプションとして、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、前記バリア電極は、前記第１の方向に沿って延在し、あるいは、前記バリア電極は、前記第２の方向に沿って延在し、前記第１の方向と前記第２の方向の間に夾角が存在する。
【００１１】
オプションとして、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、バリア電極はメッシュ状を呈する。
【００１２】
オプションとして、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、前記バリア電極と前記信号線との間は、複数のビアホールを介して電気的に接続される。
【００１３】
オプションとして、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、前記バリア電極の前記バッキング基板での正投影と画素定義層の前記バッキング基板での正投影には重複領域が存在する。
【００１４】
オプションとして、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、前記バリア電極の前記バッキング基板上での正投影は、各前記画素ユニットの前記バッキング基板上での正投影と互いに重ならない。
【００１５】
オプションとして、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、前記画素ユニットは、第１の電極と、第２の電極と、および前記第１の電極と前記第２の電極との間に位置する発光層とを備える。
【００１６】
前記バリア電極は前記第１の電極と同層にあるように設けられ、あるいは前記バリア電極は前記第２の電極と同層にあるように設けられる。
【００１７】
オプションとして、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、前記バリア電極は前記画素ユニットと異なる層にあるように設けられる。
【００１８】
オプションとして、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、前記バリア電極と前記陽極との間に設けられる絶縁層をさらに備える。
【００１９】
オプションとして、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、前記バリア電極は前記画素ユニットと前記画素駆動回路との間に位置する。
【００２０】
本開示の実施例に係る表示装置は、上記のエレクトロルミネッセンス表示パネルを備える。
【００２１】
本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルの作製方法は、
ひとつのバッキング基板を提供するステップと、
前記バッキング基板上に画素駆動回路および前記画素回路に接続される複数本の信号線を形成するステップと、
前記信号線と異なる層にあるように設けられ、接続されるバリア電極を形成するステップとを含む。
【００２２】
オプションとして、本開示の実施例に係る上記の作製方法において、前記信号線と異なる層にあるように設けられるバリア電極を形成するステップでは、
前記信号線と異なる層にあるように設けられる第１の電極層を形成することと、一回パターニングプロセスによって前記第１の電極層に同時に第１の電極と前記バリア電極を形成することとを含む。
【図面の簡単な説明】
【００２３】
【図１】従来技術における２Ｔ１Ｃ画素回路の構成概略図である。
【図２】本開示の実施例に係るエレクトロルミネッセンス表示パネルにおける各画素ユニットの陽極の配列概略図である。
【図３】本開示の実施例に係るエレクトロルミネッセンス表示パネルにおけるバリア電極の構成概略図（その１）である。
【図４】本開示の実施例に係るエレクトロルミネッセンス表示パネルにおけるバリア電極の構成概略図（その２）である。
【図５】本開示の実施例に係るエレクトロルミネッセンス表示パネルにおけるバリア電極の構成概略図（その３）である。
【図６】本開示の実施例に係るエレクトロルミネッセンス表示パネルにおけるバリア電極の構成概略図（その４）である。
【図７】本開示の実施例に係るエレクトロルミネッセンス表示パネルの断面構成概略図である。
【図８】本開示の実施例に係るエレクトロルミネッセンス表示パネルの作製方法のフローチャートである。
【発明を実施するための形態】
【００２４】
エレクトロルミネッセンス表示パネルのＰＰＩを高めるために、図１には二つのスイッチ機能を有するＴＦＴ１、ＴＦＴ２と、ひとつの電荷を蓄積するコンデンサ（Ｃａｐａｃｉｔａｎｃｅ，Ｃ）を備える２Ｔ１Ｃ画素駆動回路が示され、エレクトロルミネッセンス表示パネルを駆動するために用いられる。ゲート線ＧａｔｅがＴＦＴ１にオン信号を提供する場合に、ＴＦＴ１がオンし、その後、ＴＦＴ１はリンクケーブルＤａｔａから提供されたデータ電圧信号を選択的にＴＦＴ２のゲートに接続し、コンデンサＣでこのデータ電圧信号を記憶する。その後、ＴＦＴ２によって記憶されたデータ電圧信号をＴＦＴ２に流れる電流信号に変換し、ＴＦＴ２とＯＬＥＤとは直列構成であり、ＴＦＴ２に流れる電流信号はＯＬＥＤの動作時の電流信号である。
【００２５】
しかしながら、実際の画素駆動回路の設計では、スペースの利用率をできるだけ高めようとするために、一般的にリンクケーブルＧａｔｅと同層にあるように設けられる縦配線の直流ハイレベル信号線（ＶＤＤ）は、図1に示すようなゲート線Ｇａｔｅと同層にあるように設けられる横配線形態に設けられるしかできない。エレクトロルミネッセンス表示パネルプロセスにとって、直流ハイレベル横信号線のモリブデン金属の抵抗率は直流ハイレベル縦信号線のアルミニウム金属の抵抗率よりはるかに大きいため、横配線は直流ハイレベル信号線の信号負荷を大幅に増加させる。
【００２６】
発明者は、シミュレーション試験によって、直流ハイレベル横信号線を有する２Ｔ１Ｃ画素駆動回路は、１インチぐらいのエレクトロルミネッセンス表示パネルを駆動することにただ適用するだけで、ＶＲとＡＲ技術を採用する３.５インチ以上のエレクトロルミネッセンス表示パネルに対して、負荷が大きいし、信号遅延が生じることにより、エレクトロルミネッセンスの表示パネルの表示品質を大幅に低下させることを見出した。
【００２７】
また、表示技術の発展に伴い、エレクトロルミネッセンス表示パネルは、ますますサイズが大きくになり、解像度とリフレッシュレートがますます高くになる傾向がある。ますます大きくになる表示パネルサイズ、ますます高くになる解像度とリフレッシュレートによって、画素駆動回路に接続されるゲート線とリンクケーブルなどの信号線の信号負荷を大きくにし、エレクトロルミネッセンス表示パネルの表示品質に深刻な影響を与える。
【００２８】
これに鑑みて、本開示の実施例は、エレクトロルミネッセンス表示パネル、その作製方法および表示装置を提供し、本開示の目的、技術案と利点をより明確にするために、以下、図面を参照して本発明をさらに詳細に説明し、明らかに、説明された実施例は本開示の一部の実施例であり、全ての実施例ではない。本開示における実施例に基づき、当業者は創造的な労働をしない前提で得られた全ての他の実施例は、本開示の範囲に属するものである。
【００２９】
本開示の実施例に係るエレクトロルミネッセンス表示パネルは、バッキング基板と、バッキング基板上に設けられる複数の画素ユニットと、各画素ユニットに電気的に接続される画素駆動回路と、および画素駆動回路に電気的に接続される複数本の信号線とを備え、そして、図３と図４の示すように、少なくとも１本の信号線と（図示せず）異なる層にあるように設けられ、並列接続されるバリア電極３０１をさらに備える。
【００３０】
本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、バリア電極３０１が信号線と異なる層にあるように設けられ、電気的に接続されること、すなわち、バリア電極３０１が各信号線と並列に接続されることにより、各信号線の抵抗を低減させることができ、各信号線の信号負荷を小さくにし、エレクトロルミネッセンス表示パネルの表示品質を高める。
【００３１】
あるいは、信号線の信号負荷をできるだけ小さくにするために、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、各本の信号線と並列に接続されるバリア電極が設けられる。
【００３２】
オプションとして、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、信号線は第１の方向に沿って延在し、信号線は定電圧信号を輸送するように構成される。第１の方向は、一般的に表示パネルの短辺に平行する方向である。
【００３３】
具体的には、各信号線は直流ハイレベル横信号線であっもよく、すなわち、各直流ハイレベル横信号線と異なる層にあるように設けられ、電気的に接続されるバリア電極を設けることによって、各直流ハイレベル横信号線の抵抗を低減し、表示画面の全体均一性を高め、表示画面品質の效果を向上させる。
【００３４】
なお、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、バリア電極を設けることによって直流ハイレベル横信号線の抵抗を低減するだけでなく、バリア電極を設けることによって他の信号線の抵抗を低減することができ、例えば、ゲート線、リンクケーブル、共通電極線、クロック信号線またはタッチ信号線、エレクトロルミネッセンス表示パネルの表示品質を高める。
【００３５】
本開示の実施例の技術案が理解されやすくなるために、以下、いずれも信号線は直流ハイレベル横信号線であることを例に挙げて説明する。
【００３６】
オプションとして、本開示の実施例に係るエレクトロルミネッセンス表示パネルにおいて、画素駆動回路は、一般的に、バッキング基板と画素ユニットとの間に位置し、画素駆動回路は、画素ユニットを発光させるように駆動するために用いられるいずれかの構成の画素駆動回路であってもよく、例えば、図１に示すような２Ｔ１Ｃ画素駆動回路であり、無論、内部補償機能あるいは外部補償機能を有する他の構成の画素駆動回路であってもよく、ここで限定しない。
【００３７】
オプションとして、本開示の実施例に係るエレクトロルミネッセンス表示パネルにおいて、画素ユニット１１は、図７に示すように、第１の電極と、第２の電極と、および第１の電極と第２の電極との間に位置する発光層２０３と主に備え、第１の電極と第２の電極における一方は陽極２０１であり、他方は陰極２０２である。画素駆動回路１２は陽極２０１に接続され、陰極２０２は、一般的に共通電極層である。各信号線１３は、一般的に画素ユニット１１とバッキング基板１０との間に設けられる。
【００３８】
オプションとして、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、バッキング基板はフレキシブルバッキング基板であってもよく、材料としては、ポリビニルエーテルフタル酸エステル、ポリエチレンナフタレート、ポリカーボネート、ポリアリレート、ポリエーテルイミド、ポリエーテルスルホン、又はポリイミドなどの耐熱性と耐久性に優れたプラスチック基板が挙げられる。また、剛性バッキング基板であってもよい、例えば、ガラス基板であり、ここで限定しない。
【００３９】
オプションとして、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、バリア電極３０１の実施形態は複数種であってもよく、例えば、バリア電極３０１は、図５示すように、第１の方向に沿って延在し、また、図３示すように、バリア電極３０１は第２の方向に沿って延在する。ここで、第１の方向と第２の方向には夾角が存在する。図５には、第１の方向を行方向として説明し、図３には、第２の方向を列方向にとして説明し、しかしながら、これに限定されるものではない。
【００４０】
オプションとして、バリア電極３０１は、図４示すように、メッシュ状を呈し、ここで限定しない。そして、単独の延在方向の配線によって構成されるバリア電極３０１に対して、メッシュ状の構成を有するバリア電極３０１の抵抗はより小さく、直流ハイレベル横信号線の抵抗をさらに低減でき、エレクトロルミネッセンス表示パネルの表示品質を高める。ここで、図３ないし図５には、陽極２０１とバリア電極３０１との間の相対的な位置関係のみが示される。
【００４１】
オプションとして、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、メッシュ状の構成を有するバリア電極３０１を採用する。
【００４２】
なお、本発明の実施例に係るエレクトロルミネッセンス表示パネルは、画素ユニットの配列および形状を限定しなく、図２ないし図５には、画素ユニットにおける陽極２０１の形状は、バッキング基板上のゲート線の配線配列をマッチングするように設計されるものである。したがって、なお、陽極２０１の形状は図６の矩形であってもよい。
【００４３】
なお、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、バリア電極の形状は複数種を有してもよく、例えば、直線、折れ線または波線あってもよく、具体的には、実際のニーズおよびプロセス条件に応じて設けられてもよく、ここで限定しない。
【００４４】
そして、小さな抵抗のバリア電極を得るために、金属材料で作製されたバリア電極を採用してもよく。あるいは、バリア電極の材料は、小さな抵抗率のマグネシウム、アルミニウム、銅、銀における一つまたは合金の組み合わせであってもよく、ここで限定しない。
【００４５】
オプションとして、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、バリア電極３０１と直流ハイレベル横信号線（図示せず）との間は、図３示すように、複数のビアホール３０２を介して電気的に接続される。このように設けることは、直流ハイレベル横信号線とバリア電極３０１を構成する複数の金属抵抗を並列に接続することに相当し、直流ハイレベル横信号線の抵抗を最大限度に低減し、さらに、直流ハイレベル横信号線の信号負荷を大幅に低減し、エレクトロルミネッセンス表示パネルの表示品質を顕著に高める。
【００４６】
オプションとして、陽極２０１から発光層へ正孔を提供することに影響を与えないように、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、図７示すように、好ましくは、バリア電極３０１のバッキング基板１０での正投影を各画素ユニット１１の間の隙間のバッキング基板１０での正投影内に位置させ、すなわち、バリア電極３０１のバッキング基板１０での正投影と画素定義層１４のバッキング基板１０での正投影には重複領域が存在する。
【００４７】
オプションとして、直流ハイレベル横信号線の抵抗を大幅に小さくにするように、バリア電極３０１の線幅を最大限度に大きくにし、バリア電極３０１の抵抗を低減するために、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、バリア電極３０１のバッキング基板での正投影は、画素定義層のバッキング基板での正投影と完全に重なる。
【００４８】
さらに、画素ユニットの発光に影響を与えないように、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、バリア電極３０１のバッキング基板での正投影は、各画素ユニットのバッキング基板での正投影と互いに重ならなく、すなわち、バリア電極３０１のバッキング基板での正投影と各画素ユニットの発光層のバッキング基板での正投影とはいかなる重複領域を有しない。
【００４９】
オプションとして、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、バリア電極は、第１の電極と同層にあるように設けられ、このように、バリア電極と第１の電極は、一回パターニングプロセスによって形成されてもよい。あるいは、バリア電極は、第２の電極と同層にあるように設けられ、このように、バリア電極と第２の電極は、一回パターニングプロセスによって形成されてもよい。
【００５０】
エレクトロルミネッセンス表示パネルのプロセスの作製ニーズのため、異なる色の画素ユニットの間にクロストークが発生することを防止するために、各画素ユニットの陽極２０１の間には、図２示すように、大きな安全保証距離がある。これに基づいて、あるいは、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、バリア電極３０１は、図７示すように、陽極２０１と同層にあるように設けられてもよく、すなわち、バリア電極３０１を安全保証距離内に設け、陽極２０１と互いに絶縁する。このように、バリア電極３０１を安全保証距離内に設けることにより、バリア電極３０１のバッキング基板での正投影と各画素ユニットの発光領域のバッキング基板での正投影とはいかなる重複領域を有しなく、さらに、正常な表示機能に影響を与えることを避け、一方、バリア電極３０１を陽極２０１と同層にあるように設けることにより、新たな膜層構成を導入することを避け、エレクトロルミネッセンス表示パネルの薄型化設計を実現に寄与する。
【００５１】
そして、バリア電極３０１は陽極２０１と同層にあるように設けられる際に、図７示すように、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、バリア電極３０１は陽極２０１と同時に作製されてもよく、すなわち、一回パターニングプロセスを採用して、バリア電極３０１のパターンと陽極２０１のパターンを同時に形成する。このように、各陽極２０１が所属する層の構成を変更することにより、従来のエレクトロルミネッセンス表示パネルの作製プロセスに基づいて、各陽極２０１の既存の隙間処、すなわち、安全距離内にバリア電極３０１を形成し、追加のプロセスを追加する必要がなく、生産コストを節約し、生産効率を向上させる。
【００５２】
無論、あるいは、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、また、バリア電極３０１を画素ユニットと異なる層にあるように設けること、すなわち、単独のパターニングプロセスを採用してバリア電極３０１のパターンを作製してもよい。
【００５３】
さらに、バリア電極３０１が画素ユニットと異なる層にあるように設けられる際に、バリア電極３０１と陽極２０１との間の相互干渉を避けるために、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、バリア電極３０１と陽極２０１との間に設けられる絶縁層をさらに備えてもよく、そして、この絶縁層は単層構成であってもよく、多層構成であってもよく、ここで限定しない。
【００５４】
あるいは、バリア電極３０１が画素ユニットと異なる層にあるように設けられる際に、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、バリア電極３０１は画素ユニットと画素駆動回路との間に位置し、一般的に、陽極２０１と画素駆動回路との間に平坦層が設けられ、これに基づいて、バリア電極３０１は、具体的に画素駆動回路と平坦層との間に設けられてもよく、このように設けると、既存の平坦層を利用してこの平坦層をバリア電極３０１と陽極２０１との間の絶縁層とすることにより、エレクトロルミネッセンス表示パネルの作製プロセスにバリア電極３０１の作製プロセスを追加するだけで、バリア電極３０１と絶縁層の作製プロセスを同時に追加する必要がなく、これにより、ある程度、作製プロセスを簡略化し、作製コストを低減する。
【００５５】
さらに、平坦層の材料はポリアクリル樹脂、ポリエポキシアクリル樹脂、感光性ポリイミド樹脂、ポリエステルアクリレート、ウレタンアクリレート樹脂、ノボラックエポキシアクリル樹脂等の有機絶縁材料であってもよく、ここで限定しない。
【００５６】
あるいは、バリア電極３０１が陽極２０１と画素駆動回路との膜層に位置する際に、バリア電極３０１は陽極２０１から発光層へ正孔を提供することに影響を与えるを避けることができ、したがって、バリア電極３０１のバッキング基板での正投影と画素定義層のバッキング基板での正投影には重複領域が存在するだけでなく、各画素ユニットのバッキング基板での正投影には重複領域が存在する。
【００５７】
また、画素ユニットの陽極２０１は、一般的に発光層と陰極をさらに備え、これに基づいて、バリア電極３０１が陽極２０１と異なる層にあるように設けられる際に、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、バリア電極３０１を陽極２０１と発光層と間に位置する膜層に設けてもよく、あるいは、バリア電極３０１を発光層と陰極との間に位置する膜層に設けてもよく、ここで限定しない。
【００５８】
そして、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルにおいて、有する陽極２０１から発光層へ正孔を提供することに影響を与えないように、バリア電極３０１を陽極２０１と発光層との間に、あるいはバリア電極３０１が発光層と陰極との間に設ける際に、バリア電極３０１のバッキング基板での正投影は各画素ユニットバッキング基板での正投影と互いに重ならないを保証すべきである。
【００５９】
なお、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルはトップエミッション型エレクトロルミネッセンス表示パネルであり、したがって、発光層から出射した光を陰極から出射させるように、陰極は透光性を有する材料を使用して形成されることが好ましい。しかしながら、なお、本開示の実施例に係るバリア電極３０１はボトムエミッション型エレクトロルミネッセンス表示パネルにも適用してもよいが、ここで限定しない。
【００６０】
同一の発明構想に基づいて、本開示の実施例は上記のエレクトロルミネッセンス表示パネルの作製方法を提供し、この作製方法が問題を解决する原理は上記のエレクトロルミネッセンス表示パネルが問題を解决する原理に類似し、したがって、本開示の実施例に係るこの作製方法の実施は、具体的に、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルの実施を参照してもよく、重複の説明を省略する。
【００６１】
本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルの作製方法は、図８示すように、具体的には、
Ｓ８０１、ひとつのバッキング基板を提供するステップと、
Ｓ８０２、バッキング基板上に画素駆動回路および画素回路に接続される複数本の信号線を形成するステップと、
Ｓ８０３、信号線と異なる層にあるように設けられ、接続されるバリア電極を形成するステップとを含む。
【００６２】
具体的には、本発明の実施例に係る作製方法において、バリア電極を形成した後、画素ユニットを形成してもよく、無論、バリア電極を形成する際に、画素ユニットにおけるひとつの電極を同時に形成してもよい。
【００６３】
あるいは、作製プロセスを簡略化し、生産コストを低減し、生産効率をを向上させるために、本開示の実施例に係る上記の作製方法において、信号線と異なる層にあるように設けられるバリア電極を形成することは、具体的に、
信号線と異なる層にあるように設けられる第１の電極層を形成することと、一回パターニングプロセスによって第１の電極層に第１の電極とバリア電極を形成することとを含む。このように、単独でバリア電極を作製するパターニングプロセスを省略し、画素ユニットにおける第１の電極を形成する際に、バリア電極を同時に形成する。
【００６４】
なお、本開示の実施例に係る上記の作製方法において、各層構成を形成することに関するパターニングプロセスは、蒸着、堆積、フォトレジストの塗布、マスク板のマスク、露光、現像、エッチング、フォトレジストの剥離などの一部またはすべてのプロセス過程を含んでもよいだけでなく、他のプロセス過程をさらに含んでもよい、具体的に、実際の作製過程でパターニングを形成する必要があるパターンを基準とし、ここで限定しない。例えば、現像した後とエッチングする前にポストベークプロセスをさらに含んでもよい。
【００６５】
ここで、堆積プロセスは化学的気相成長法、プラズマ化学的気相成長法あるいは物理的気相成長法であってもよく、ここで限定しない、マスクプロセスで用いられるマスク板はハーフトーンマスク（Ｈａｌｆ  Ｔｏｎｅ  Ｍａｓｋ）、シングルスリットマスク(Ｓｉｎｇｌｅ  Ｓｌｉｔ  Ｍａｓｋ)またはグレイトーンマスク(Ｇｒａｙ  Ｔｏｎｅ  Ｍａｓｋ)であってもよく、ここで限定しなく、エッチングはドライエッチングまたはウェットエッチングであってもよく、ここで限定しない。
【００６６】
同一の発明構想に基づいて、本開示の実施例は、表示装置をさらに提供し、本開示の実施例に係る上記のエレクトロルミネッセンス表示パネルを備え、この表示装置は、携帯電話、タブレットコンピュータ、テレビ、ディスプレイ、ノートパソコン、デジタルフォトフレーム、ナビゲーター、スマートウォッチ、フィットネスリストバンド、パーソナルデジタルアシスタントなどのいかなる表示機能を有する製品或部品であってもよい。この表示装置の実施は上記のエレクトロルミネッセンス表示パネルの実施例を参照してもよく、重複の説明を省略する。
【００６７】
本開示の実施例に係る上記のエレクトロルミネッセンス表示パネル、その作製方法および表示装置は、バッキング基板と、バッキング基板上に設けられる複数の画素ユニットと、各画素ユニットに電気的に接続される画素駆動回路と、および画素駆動回路に電気的に接続される複数本の信号線とを備え、そして、少なくとも１本の信号線と異なる層にあるように設けられ、並列に接続されるバリア電極をさらに備える。バリア電極を各信号線と並列に接続することで、各信号線の抵抗を低下させることができ、したがって、各信号線の信号負荷を小さくにし、エレクトロルミネッセンス表示パネルの表示品質を高める。
【００６８】
明らかに、当業者であれば、本開示の精神及び範囲から逸脱せずに、本開示に様々な修正及び変形を行うことができる。このように、本開示のこれらの修正および変形が本開示の特許請求の範囲およびその均等の技術の範囲に属すれば、本開示はこれらの修正および変形を含むことが意図される。
【図１】
2020518942.tif 000003
【図２】
2020518942.tif 000004
【図３】
2020518942.tif 000005
【図４】
2020518942.tif 000006
【図５】
2020518942.tif 000007
【図６】
2020518942.tif 000008
【図７】
2020518942.tif 000009
【図８】
2020518942.tif 000010
【国際調査報告】
2020518942.tif 000011
2020518942.tif 000012
2020518942.tif 000013
2020518942.tif 000014
2020518942.tif 000015
2020518942.tif 000016