(57)【要約】  本開示は、半導体デバイス、アレイ基板及び半導体デバイスの製造方法に関する。前記半導体デバイスは、基板と、前記基板上に形成された薄膜トランジスタと、前記薄膜トランジスタに隣接する第１光検出構造と、を含み、前記第１光検出構造は、第１下部電極と、第１上部電極と、前記第１下部電極と前記第１上部電極との間に設けられた第１感光部と、を含み、前記薄膜トランジスタのソース電極とドレイン電極のうちの一方が、前記第１光検出構造の前記第１下部電極と同層に設けられ、前記薄膜トランジスタの前記ソース電極と前記ドレイン電極のうちの他方が、前記第１上部電極として用いられる。
2020512678.tif 000002
【特許請求の範囲】
【請求項１】
基板と、前記基板上に形成された薄膜トランジスタと、前記薄膜トランジスタに隣接する第１光検出構造と、を含む半導体デバイスであって、前記第１光検出構造は、第１下部電極と、第１上部電極と、前記第１下部電極と前記第１上部電極との間に設けられた第１感光部と、を含み、
前記薄膜トランジスタのソース電極とドレイン電極のうちの一方が、前記第１光検出構造の前記第１下部電極と同層に設けられ、
前記薄膜トランジスタの前記ソース電極と前記ドレイン電極のうちの他方が、前記第１上部電極として用いられる、
半導体デバイス。
【請求項２】
前記第１感光部は、下面と、上面と、前記薄膜トランジスタに面する第１側面と、前記薄膜トランジスタから離れている第２側面と、を有し、
前記半導体デバイスは、さらに、前記薄膜トランジスタと前記第１光検出構造との間に設けられ、前記第１側面を覆うとともに前記ソース電極とドレイン電極のうちの前記一方と前記第１下部電極とを離間させる、第１スペーサ層を含む、
請求項１に記載の半導体デバイス。
【請求項３】
前記半導体デバイスは、さらに、前記第１光検出構造の第２側面に隣接する第２光検出構造を含み、
前記第２光検出構造は、第２下部電極と、第２上部電極と、前記第２下部電極と前記第２上部電極との間に設けられた第２感光部と、を含み、
前記第２下部電極と前記第１下部電極は一体化され、
第２感光部は前記第２側面において延びる、
請求項２に記載の半導体デバイス。
【請求項４】
前記半導体デバイスは、さらに、前記第１光検出構造と前記第２光検出構造との間に設けられ、前記第２側面を覆うとともに前記第１上部電極と前記第２感光部とを離間させる、第２スペーサ層を含む、
請求項３に記載の半導体デバイス。
【請求項５】
前記半導体デバイスは、さらに、前記薄膜トランジスタの活性層とゲートとの間に設けられた第１部分と、前記第１上部電極の上に覆う第２部分と、前記第２感光部の上に覆う第３部分とを、有する絶縁層を含む、
請求項４に記載の半導体デバイス。
【請求項６】
前記第１感光部は、可視光感光材料を含み、前記第１上部電極は、透明導電材料を含む、
請求項１〜５のいずれか１項に記載の半導体デバイス。
【請求項７】
前記第１感光部は、ＰＩＮ感光構造を含む、
請求項１〜６のいずれか１項に記載の半導体デバイス。
【請求項８】
前記第２感光部は、紫外光感光材料を含み、前記第２上部電極は、透明導電材料を含む、
請求項３〜５のいずれか１項に記載の半導体デバイス。
【請求項９】
前記薄膜トランジスタの活性層と前記第２光検出構造の第２感光部は、インジウムガリウム亜鉛酸化物を含む、
請求項３〜８のいずれか１項に記載の半導体デバイス。
【請求項１０】
請求項１〜９のいずれか１項に記載の半導体デバイスを含むアレイ基板。
【請求項１１】
基板上に、薄膜トランジスタと、前記薄膜トランジスタに隣接する第１光検出構造と、を形成することを含む製造方法であって、前記第１光検出構造は、第１下部電極と、第１上部電極と、前記第１下部電極と前記第１上部電極との間に設けられた第１感光部とを含み、
前記薄膜トランジスタのソース電極とドレイン電極のうちの一方が、前記第１光検出構造の前記第１下部電極と同層に設けられ、
前記薄膜トランジスタの前記ソース電極と前記ドレイン電極のうちの他方が、前記第１上部電極として用いられる、
半導体デバイスの製造方法。
【請求項１２】
前記方法は、さらに、前記第１光検出構造の第２側面に隣接する第２光検出構造を形成することを含み、前記第２光検出構造は、第２下部電極と、第２上部電極と、前記第２下部電極と前記第２上部電極との間に設けられた第２感光部と、を含み、
前記第２下部電極と前記第１下部電極は一体化され、
第２感光部は前記第２側面において延びる、
請求項１１に記載の半導体デバイスの製造方法。
【請求項１３】
前記薄膜トランジスタは、前記第２光検出構造と同時に形成される、
請求項１２に記載の半導体デバイスの製造方法。
【請求項１４】
前記薄膜トランジスタと前記第１光検出構造と前記第２光検出構造とを形成するには、
基板上に、前記薄膜トランジスタのソース電極とドレイン電極のうちの一方である第１サブ導電層と、第１光検出構造の第１下部電極であり、前記第１サブ導電層との間にスペーサを有する第２サブ導電層と、を形成することと、
前記第２サブ導電層に、前記第１感光部を形成することと、
前記第１感光部に、前記第１上部電極として用いられるように、第２導電層を形成することと、
前記第１感光部に、前記第１感光部の前記第１側面と前記スペーサを覆う第１スペーサ層と、前記第１感光部の前記第２側面と前記第１上部電極の一部を覆う第２スペーサ層と、を形成することと、
前記第１スペーサ層と前記第２スペーサ層に、前記第１スペーサ層を覆うとともに前記第１上部電極と接触して前記薄膜トランジスタの活性層として用いられる第１半導体層と、前記第２スペーサ層を覆って前記第２光検出構造の前記第２感光部として用いられる第２半導体層と、を形成することと、
前記第１半導体層と前記第２半導体層に、第２被覆層を形成することと、
前記第２被覆層に、第３導電層を形成して前記薄膜トランジスタのゲートを形成することと、
前記第２被覆層に、前記第２半導体層と接触して前記第２上部電極として用いられる第４導電層を形成することと、を含む、
請求項１３に記載の半導体デバイスの製造方法。
【請求項１５】
基板上に第１サブ導電層と第２サブ導電層を形成するには、
前記基板上に、第１導電層を形成することと、
前記第１導電層をパターニングして、前記スペーサによって離間された前記第１サブ導電層と前記第２サブ導電層を形成することと、を含み、
第１スペーサ層と第２スペーサ層を形成するには、
前記スペーサと、前記第１側面と、前記第１上部電極の上面と、前記第２側面とに、第１被覆層を設けることと、
前記第１被覆層をパターニングすることで、パターニングされた第１被覆層に、前記第１上部電極の前記上面において第１開口を具備させることにより、前記第１開口によって離間された前記第１スペーサ層と前記第２スペーサ層を形成することと、を含み、
第１半導体層と第２半導体層を形成するには、
前記第１スペーサ層と前記第２スペーサ層に、半導体材料層を形成することと、
前記半導体材料層をパターニングすることで、パターニングされた半導体材料層に、前記第１半導体層と前記第１上部電極が接触されるように前記第１開口と位置合わせ、前記第１上部電極の前記上面における第２開口を具備させることにより、前記第２開口によって離間された前記第１半導体層と前記第２半導体層を形成することと、を含む、
請求項１４に記載の半導体デバイスの製造方法。
【請求項１６】
請求項１０に記載のアレイ基板を含む表示パネル。
【請求項１７】
請求項１６に記載の表示パネルを含む表示装置。
【発明の詳細な説明】
【技術分野】
【０００１】
本出願は、２０１７年３月１３日に出願された中国特許出願第２０１７１０１４６０１８．６号の優先権を主張し、上記の中国特許出願に開示されている全ての内容を引用して本出願の一部とする。
【０００２】
本開示は、半導体の技術分野に関する。より具体的には、半導体デバイス、アレイ基板及び半導体デバイスの製造方法に関する。
【背景技術】
【０００３】
光検出技術は、半導体デバイスを含む表示領域に応用されている。例えば、外部光源がスクリーンの視覚効果に影響を与えるため、外部光源の輝度によってスクリーンの光源の輝度を調整すると、スクリーンの視覚効果を改善することが可能である。
【０００４】
光学検出器は、指紋認識技術に用いることができる。光学検出器を採用した指紋認識の場合、光学検出デバイスに対する要求が高く、高い光電流を検出できるように大きい光検出面積を必要とする。特に、指紋認識技術をＴＦＴ−ＬＣＤ表示画面上に統合することは、光検出に対する要求がより高くなる。
【発明の概要】
【課題を解決するための手段】
【０００５】
本開示の実施例は、半導体デバイス、アレイ基板及び半導体デバイスの製造方法を提供し、少なくとも従来技術における光検出が薄膜トランジスタと効果的に統合できないという問題を解決することができ、かつ少なくとも開口率に影響せずにデバイスの感光（フォトセンシティブ）面積を増加することができる。
【０００６】
本開示の第１発明は、半導体デバイスを提供する。前記半導体デバイスは、基板と、前記基板上に形成された薄膜トランジスタと、前記薄膜トランジスタに隣接する第１光検出構造と、を含む半導体デバイスであって、前記第１光検出構造は、第１下部電極と、第１上部電極と、前記第１下部電極と前記第１上部電極との間に設けられた第１感光部と、を含み、前記薄膜トランジスタのソース電極とドレイン電極のうちの一方が、前記第１光検出構造の前記第１下部電極と同層に設けられ、前記薄膜トランジスタの前記ソース電極と前記ドレイン電極のうちの他方が、前記第１上部電極として用いられる。
【０００７】
一実施例において、前記第１感光部は、下面と、上面と、前記薄膜トランジスタに面する第１側面と、前記薄膜トランジスタから離れている第２側面と、を有し、前記半導体デバイスは、さらに、前記薄膜トランジスタと前記第１光検出構造との間に設けられ、前記第１側面を覆うとともに前記ソース電極とドレイン電極のうちの前記一方と前記第１下部電極とを離間させる、第１スペーサ層を含む。
【０００８】
一実施例において、前記半導体デバイスは、さらに、前記第１光検出構造の第２側面に隣接する第２光検出構造を含み、前記第２光検出構造は、第２下部電極と、第２上部電極と、前記第２下部電極と前記第２上部電極との間に設けられた第２感光部と、を含み、前記第２下部電極と前記第１下部電極は一体化され、第２感光部は前記第２側面において延びる。
【０００９】
一実施例において、前記半導体デバイスは、さらに、前記第１光検出構造と前記第２光検出構造との間に設けられ、前記第２側面を覆うとともに前記第１上部電極と前記第２感光部とを離間させる、第２スペーサ層を含む。
【００１０】
一実施例において、前記半導体デバイスは、さらに、前記薄膜トランジスタの活性層とゲートとの間に設けられた第１部分と、前記第１上部電極の上に覆う第２部分と、前記第２感光部の上に覆う第３部分と、を有する絶縁層を含む。
【００１１】
一実施例において、前記第１感光部は、可視光感光材料を含み、前記第１上部電極は、透明導電材料を含む。
【００１２】
一実施例において、前記第１感光部は、ＰＩＮ感光構造を含む。
【００１３】
一実施例において、前記第２感光部は、紫外光感光材料を含み、前記第２上部電極は、透明導電材料を含む。
【００１４】
一実施例において、前記薄膜トランジスタの活性層と前記第２光検出構造の第２感光部は、インジウムガリウム亜鉛酸化物を含む。
【００１５】
本開示は、アレイ基板を提供することを別の目的とするものである。
【００１６】
本開示の第２発明は、アレイ基板を提供する。前記アレイ基板は、上記のような短縮された半導体デバイスを含む。
【００１７】
本開示は、半導体デバイスの製造方法を提供することを更に別の目的とするものである。
【００１８】
本開示の第３発明は、半導体デバイスの製造方法を提供する。前記半導体デバイスの製造方法は、基板上に、薄膜トランジスタと、前記薄膜トランジスタに隣接する第１光検出構造と、を形成することを含む製造方法であって、前記第１光検出構造は、第１下部電極と、第１上部電極と、前記第１下部電極と前記第１上部電極との間に設けられた第１感光部とを含み、前記薄膜トランジスタのソース電極とドレイン電極のうちの一方が、前記第１光検出構造の前記第１下部電極と同層に設けられ、前記薄膜トランジスタの前記ソース電極と前記ドレイン電極のうちの他方が、前記第１上部電極として用いられる。
【００１９】
一実施例において、前記方法は、さらに、前記第１光検出構造の第２側面に隣接する第２光検出構造を形成することを含み、前記第２光検出構造は、第２下部電極と、第２上部電極と、前記第２下部電極と前記第２上部電極との間に設けられた第２感光部と、を含み、前記第２下部電極と前記第１下部電極は一体化され、第２感光部は前記第２側面において延びる。
【００２０】
一実施例において、前記薄膜トランジスタは、前記第２光検出構造と同時に形成される。
【００２１】
一実施例において、前記薄膜トランジスタと前記第１光検出構造と前記第２光検出構造とを形成するには、基板上に、前記薄膜トランジスタのソース電極とドレイン電極のうちの一方である第１サブ導電層と、第１光検出構造の第１下部電極であり、前記第１サブ導電層との間にスペーサを有する第２サブ導電層と、を形成することと、前記第２サブ導電層に、前記第１感光部を形成することと、前記第１感光部に、前記第１上部電極として用いられるように、第２導電層を形成することと、前記第１感光部に、前記第１感光部の前記第１側面と前記スペーサを覆う第１スペーサ層と、前記第１感光部の前記第２側面と前記第１上部電極の一部を覆う第２スペーサ層と、を形成することと、前記第１スペーサ層と前記第２スペーサ層に、前記第１スペーサ層を覆うとともに前記第１上部電極と接触して前記薄膜トランジスタの活性層として用いられる第１半導体層と、前記第２スペーサ層を覆って前記第２光検出構造の前記第２感光部として用いられる第２半導体層と、を形成することと、前記第１半導体層と前記第２半導体層に、第２被覆層を形成することと、前記第２被覆層に、第３導電層を形成して前記薄膜トランジスタのゲートを形成することと、前記第２被覆層に、前記第２半導体層と接触して前記第２上部電極として用いられる第４導電層を形成することと、を含む。
【００２２】
一実施例において、基板上に第１サブ導電層と第２サブ導電層を形成するには、前記基板上に、第１導電層を形成することと、前記第１導電層をパターニングして、前記スペーサによって離間された前記第１サブ導電層と前記第２サブ導電層を形成することと、を含み、
第１スペーサ層と第２スペーサ層を形成するには、前記スペーサと、前記第１側面と、前記第１上部電極の上面と、前記第２側面とに、第１被覆層を設けることと、前記第１被覆層をパターニングすることで、パターニングされた第１被覆層に、前記第１上部電極の前記上面において第１開口を具備させることにより、前記第１開口によって離間された前記第１スペーサ層と前記第２スペーサ層を形成することと、を含み、
第１半導体層と第２半導体層を形成するには、前記第１スペーサ層と前記第２スペーサ層に、半導体材料層を形成することと、前記半導体材料層をパターニングすることで、パターニングされた半導体材料層に、前記第１半導体層と前記第１上部電極が接触されるように前記第１開口より小さく、前記第１上部電極の前記上面における第２開口を具備させることにより、前記第２開口によって離間された前記第１半導体層と前記第２半導体層を形成することと、を含む。
【００２３】
本開示は、表示パネルを提供することを更に別の目的とするものである。
【００２４】
本開示の第４発明は、表示パネルを提供する。前記表示パネルは、上記のようなアレイ基板を含む。
【００２５】
本開示は、表示装置を提供することをまた更に別の目的とするものである。
【００２６】
本開示の第５発明は、表示装置を提供する。前記表示装置は、上記のような表示パネルを含む。
【００２７】
以下、本開示の実施例の態様をより明確に説明するために、実施例の図面に対して簡単に説明する。以下で説明している図面は本開示の一部の実施例に係るものであり、本開示を制限するものではないことは明らかである。
【図面の簡単な説明】
【００２８】
【図１】本開示の実施例による半導体デバイスの模式図である。
【図２】本開示の実施例による半導体デバイスの模式図である。
【図３】本開示の実施例による半導体デバイスの模式図である。
【図４】本開示の実施例による半導体デバイスの模式図である。
【図５】本開示の実施例による半導体デバイスの模式図である。
【図６】本開示の実施例による半導体デバイスの製造方法のフロー図である。
【図７（ａ）】本開示の実施例による半導体デバイスの製造方法の工程模式図である。
【図７（ｂ）】本開示の実施例による半導体デバイスの製造方法の工程模式図である。
【図７（ｃ）】本開示の実施例による半導体デバイスの製造方法の工程模式図である。
【図７（ｄ）】本開示の実施例による半導体デバイスの製造方法の工程模式図である。
【図７（ｅ）】本開示の実施例による半導体デバイスの製造方法の工程模式図である。
【図７（ｆ）】本開示の実施例による半導体デバイスの製造方法の工程模式図である。
【図７（ｇ）】本開示の実施例による半導体デバイスの製造方法の工程模式図である。
【図７（ｈ）】本開示の実施例による半導体デバイスの製造方法の工程模式図である。
【図８】図６の半導体の製造方法のさらなるフロー模式図である。
【図９】本開示の実施例による半導体デバイスの等価回路模式図である。
【図１０】本開示の一実施例によるアレイ基板の模式図である。
【図１１】本開示の一実施例による表示パネルの模式図である。
【図１２】本開示の一実施例による表示装置の模式図である。
【発明を実施するための形態】
【００２９】
以下、本開示の実施例の目的、態様と利点をより明確にするように、図面を参照しながら、本開示の実施例の態様を明確かつ完全に説明する。説明している実施例が本開示の実施例の一部であり、全ての実施例ではないことは明らかである。本開示の実施例の説明に基づいて、当業者の進歩的な労働を必要としない前提で得られる全ての他の実施例は、いずれも本開示の保護の範囲に属する。
【００３０】
本開示の要素及びその実施例を紹介する時、文脈上別に明示しない限り、本明細書と請求の範囲において使用されている単語の単数形は複数形を含み、その逆も同様である。よって、単数形を言及する場合、通常、対応する用語の複数形が含まれる。「含める」、「含有」、「含まれる」及び「有する」という用語は、包括的であり、列挙された要素以外の別の要素が存在可能であることを意味する。
【００３１】
以下で表面に対する説明を図るために、例えば図面において方向を表記したように、「上」、「下」、「左」、「右」、「垂直」、「水平」、「頂（上部、トップ）」、「底（下部、ボトム）」という用語及びその派生語は開示文書に関するべきである。用語「を覆う」、「……上にある」、「……に位置決め」、「……上部に位置決め」は、例えば第１構造の第１要素が例えば第２構造の第２要素上に存在し、しかし、第１要素と第２要素との間に例えば界面構造のような中間要素が存在し得ることを意味する。用語「接触」は、例えば第１構造の第１要素と例えば第２構造の第２要素を接続するが、二つの要素の界面には他の要素があっても又はなくてもよいことを意味する。
【００３２】
図１は、本開示の実施例による半導体デバイスの模式図である。図１に示すように、本開示の実施例による半導体デバイスは、基板１と、基板上に形成された薄膜トランジスタＴＦＴと、薄膜トランジスタに隣接する第１光検出構造ＤＴ１と、を含む。第１光検出構造ＤＴ１は、第１下部電極２１と、第１上部電極２２と、第１下部電極と第１上部電極との間に設けられた第１感光部２３と、を含み、薄膜トランジスタのソース電極とドレイン電極のうちの一方１１が、第１光検出構造の第１下部電極２１と同層に設けられ、薄膜トランジスタのソース電極とドレイン電極のうちの他方１２が、第１上部電極として用いられる。
【００３３】
前記基板上に形成された薄膜トランジスタと、前記薄膜トランジスタに隣接する第１光検出構造と、を含む半導体デバイスであって、前記第１光検出構造は、第１下部電極と、第１上部電極と、前記第１下部電極と前記第１上部電極との間に設けられた第１感光部と、を含み、前記薄膜トランジスタのソース電極とドレイン電極のうちの一方が、前記第１光検出構造の前記第１下部電極と同層に設けられ、前記薄膜トランジスタの前記ソース電極と前記ドレイン電極のうちの他方が、前記第１上部電極として用いられることによって、少なくとも薄膜トランジスタと光検出構造を一つのデバイスに統合することができ、少なくとも他のデバイスを必要とすることなく光検出を実現して、製造コストを低減させるとともに開口率を増大させることができる。
【００３４】
図２は、本開示の実施例による半導体デバイスの模式図である。便宜上、図２では薄膜トランジスタＴＦＴのいくつかの部分を省略している。図２に示すように、第１感光部２３は、下面と、上面と、薄膜トランジスタに向っている第１側面Ｓ１と、薄膜トランジスタから離れている第２側面Ｓ２と、を有し、当該半導体デバイスは、さらに、薄膜トランジスタＴＦＴと第１光検出構造ＤＴ１との間に設けられ、第１側面Ｓ１を覆うとともにソース電極とドレイン電極のうちの一方１１と第１下部電極２１とを離間させる、第１スペーサ層１２０を含む。
【００３５】
図３は、本開示の実施例による半導体デバイスの模式図である。図３に示すように、半導体デバイスは、さらに、第１光検出構造の第２側面Ｓ２に隣接する第２光検出構造ＤＴ２を含み、第２光検出構造ＤＴ２は、第２下部電極３１と、第２上部電極３２と、第２下部電極３１と第２上部電極３２との間に設けられた第２感光部３３と、を含み、第２下部電極３２と第１下部電極２１は一体化され、第２感光部３３は第２側面Ｓ２において延びる。
【００３６】
図４は、本開示の実施例による半導体デバイスの模式図である。図４に示すように、半導体デバイスは、さらに、第１光検出構造ＤＴ１と第２光検出構造ＤＴ２との間に設けられ、第２側面Ｓ２を覆うとともに第１上部電極２２と第２感光部３３とを離間させる、第２スペーサ層２３０を含む。
【００３７】
図５は、本開示の実施例による半導体デバイスの模式図である。図５に示すように、半導体デバイスは、さらに、薄膜トランジスタの活性層１３とゲート１４との間に設けられた第１部分Ｐ１と、第１上部電極２２の上に覆う第２部分Ｐ２と、第２感光部３３の上に覆う第３部分Ｐ３と、を有する絶縁層１２３を含む。図５に示す薄膜トランジスタは、縦方向（即ち、基板の上面に垂直する方向）において比較的長い長さを有することが分かれる。よって、図５の半導体デバイスを表示装置に用いる場合、表示装置の開口率を向上させることができる。
【００３８】
一つの実施形態において、第１光検出構造は、可視光検出構造であってもよい。この場合、第１感光部は、可視光感光材料を含んでもよく、第１上部電極は、透明導電材料を含んでもよい。例えば、第１感光部は、ＰＩＮ感光構造を含んでもよい。ＰＩＮ感光構造のような光検出構造は、その表面に入射した光パワーを検出することができる。透明導電材料は、酸化インジウムスズ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ，ＩＴＯ）を含んでもよい。本開示の実施例の半導体デバイスが設けられている装置を、指でタッチすると、指の屈折により、光の光路を変化させて、第１感光部の抵抗が変化される。第１感光部の抵抗の変化は、第１光検出構造により出力された電流を変化させることによって、指紋認識を行うことができる。
【００３９】
一つの実施形態において、第２感光部は、紫外感光材料を含んでもよく、第２上部電極は、例えばＩＴＯのような透明導電材料を含んでもよい。第２感光部が、異なる強度の紫外光を受け取った場合、感光部である紫外感光材料の導電率が変化する。この時の第２光検出構造の出力電力に基づいて、対応する紫外光強度を得ることができる。
【００４０】
第１下部電極と同層に設けられた薄膜結晶のソース電極とドレイン電極のうちの一方、及び第１下部電極は、モリブデン（Ｍｏ）、モリブデンニオブ合金（ＭｏＮｂ）、アルミニウム（Ａｌ）、アルミニウムネオジム合金（ＡｌＮｄ）、チタン（Ｔｉ）、銅（Ｃｕ）の中の一種類又は複数種類の材料より形成された単層又は複数層を含んでもよい。第１スペーサ層と、第２スペーサ層と、絶縁層とは、シリコンの酸化物（ＳｉＯｘ）、シリコンの窒化物（ＳｉＮｘ）、ハフニウムの酸化物（ＨｆＯｘ）、シリコンの酸窒化物（ＳｉＯＮ）などのうちの一種類又は二種類の材料より形成された単層又は複数層を含んでもよい。
【００４１】
薄膜トランジスタの駆動機能と光検出器の感光機能を考えると、薄膜トランジスタの活性層と第２光検出構造の第２感光部の材料は、インジウムガリウム亜鉛酸化物（ｉｎｄｉｕｍ  ｇａｌｌｉｕｍ  ｚｉｎｃ  ｏｘｉｄｅ，ＩＧＺＯ）を含んでもよい。
【００４２】
本開示の実施例による半導体デバイスは、薄膜トランジスタと光検出構造を一つのデバイスに統合することができ、他のデバイスを必要とすることなく光検出を実現して、製造コストを低減させるとともに開口率を増大させることができる。可視光検出構造は、指紋認識と外部光源の大きさの検出に用いることができる。紫外光検出構造は、紫外光の強度を検出可能であり、他の装置を必要とすることなく紫外線の強度検出の需要を満たすことができ、別の装置の付加による製品損害のリスクもない。
【００４３】
本開示の実施例は、さらに、アレイ基板を提供する。上記のような半導体デバイスを含む。
【００４４】
本開示の実施例は、さらに、半導体デバイスの製造方法を提供する。一実施例において、半導体デバイスの製造方法は、基板上に、薄膜トランジスタと、前記薄膜トランジスタに隣接する第１光検出構造と、を形成することを含む製造方法であって、前記第１光検出構造は、第１下部電極と、第１上部電極と、前記第１下部電極と前記第１上部電極との間に設けられた第１感光部と、を含み、前記薄膜トランジスタのソース電極とドレイン電極のうちの一方が、前記第１光検出構造の前記第１下部電極と同層に設けられ、前記薄膜トランジスタの前記ソース電極と前記ドレイン電極のうちの他方が、前記第１上部電極として用いられる。
【００４５】
一実施例において、半導体デバイスの製造方法は、さらに、前記第１光検出構造の第２側面に隣接する第２光検出構造を形成すること、を含み、前記第２光検出構造は、第２下部電極と、第２上部電極と、前記第２下部電極と前記第２上部電極との間に設けられた第２感光部と、を含み、前記第２下部電極と前記第１下部電極は一体化され、第２感光部は前記第２側面において延びる。
【００４６】
一つの実施例において、薄膜トランジスタは、第２光検出構造と同時に形成されてもよい。
【００４７】
図６は、本開示の実施例による半導体デバイスの製造方法のフロー図である。図７（ａ）〜図７（ｈ）は、本開示の実施例による半導体デバイスの製造方法の工程模式図である。以下、本開示の実施例による半導体デバイスの製造方法について、図６と図７（ａ）〜図７（ｈ）を参照しながら説明する。図６と図７（ａ）〜図７（ｈ）に示すように、前記薄膜トランジスタ、第１光検出構造と第２光検出構造を形成するには、以下のステップを含む。
【００４８】
Ｓ１において、図７（ａ）に示すように、基板１上には、薄膜トランジスタのソース電極とドレイン電極のうちの一方１１である第１サブ導電層１１Ａと、第１光検出構造の第１下部電極２１である第２サブ導電層２１Ａと、を形成する。第１サブ導電層１１Ａと第２サブ導電層２１Ａとの間にはスペーサＳＰを有する。
【００４９】
Ｓ３において、図７（ｂ）に示すように、第２サブ導電層には、第１感光部２３を形成する。
【００５０】
Ｓ５において、図７（ｃ）に示すように、第１感光部には、第２導電層２２Ａを形成して、第１上部電極２２を形成する。
【００５１】
Ｓ７において、図７（ｄ）に示すように、第１感光部２３には、第１感光部２３の第１側面Ｓ１とスペーサＳＰを覆う第１スペーサ層１２０と、第１感光部の第２側面Ｓ２と第１上部電極２２の一部を覆う第２スペーサ層２３０と、を形成する。
【００５２】
Ｓ９において、図７（ｅ）に示すように、第１スペーサ層１２０と第２スペーサ層２３０には、第１スペーサ層１２０を覆うとともに第１上部電極２２と接触して薄膜トランジスタの活性層１３として用いられる第１半導体層１３Ａと、第２スペーサ層を覆って第２光検出構造の第２感光部３３として用いられる第２半導体層３３Ａと、を形成する。
【００５３】
Ｓ１１において、図７（ｆ）に示すように、第１半導体層１３Ａと第２半導体層３３Ａには、絶縁層１２３としての第２被覆層１２３Ａを形成する。
【００５４】
Ｓ１３において、図７（ｇ）に示すように、第２被覆層１２３Ａには、第３導電層１４Ａを形成して薄膜トランジスタのゲート１４を形成する。
【００５５】
Ｓ１５において、図７（ｈ）に示すように、第２被覆層１２３Ａには、第２半導体層３３Ａと接触して第２上部電極３２として用いられる第４導電層３２Ａを形成する。
【００５６】
図８は、図６の半導体の製造方法のさらなるフロー模式図である。図８に示すように、基板上に第１サブ導電層と第２サブ導電層を形成するには、以下のステップを含む。
【００５７】
Ｓ１０１において、基板上には、第１導電層を形成する。
【００５８】
Ｓ１０２において、前記第１導電層をパターニングして、スペーサによって離間された第１サブ導電層と第２サブ導電層を形成する。
【００５９】
第１スペーサ層と第２スペーサ層を形成するには、以下のステップを含む。
【００６０】
Ｓ７０１において、スペーサと、第１側面と、第１上部電極の上面と、第２側面とには、第１被覆層を設ける。
【００６１】
Ｓ７０２において、前記第１被覆層をパターニングすることで、パターニングされた第１被覆層には、前記第１上部電極の前記上面において第１開口を具備させることにより、前記第１開口によって離間された前記第１スペーサ層と前記第２スペーサ層とを形成する。
【００６２】
第１半導体層と第２半導体層を形成するには、以下のステップを含む。
【００６３】
Ｓ９０１において、第１スペーサ層と第２スペーサ層には、半導体材料層を形成する。
【００６４】
Ｓ９０２において、半導体材料層をパターニングすることで、パターニングされた半導体材料層には、第１上部電極の上面における第２開口を具備させることにより、第２開口によって離間された第１半導体層と第２半導体層とを形成する。また、第１半導体層と第１上部電極が接触されるように、第２開口は、第１開口と位置合わせる。
【００６５】
薄膜トランジスタのゲートとして用いられる第３導電層は、パターニングにより形成してもよく、第２上部電極として用いられる第４導電層も、パターニングにより形成してもよい。パターニングの工程は、リソグラフィ、ウェットエッチング、ドライエッチングなどを含むことができ、ここでは記述しない。
【００６６】
第１導電層と第３導電層は、モリブデン（Ｍｏ）、モリブデンニオブ合金（ＭｏＮｂ）、アルミニウム（Ａｌ）、アルミニウムネオジム合金（ＡｌＮｄ）、チタン（Ｔｉ）、銅（Ｃｕ）の中の一種類又は複数種類の材料より形成された単層又は複数層を含んでもよい。第１感光部は、例えば可視光を検出するためのＰＩＮ構造を含んでもよい。第２感光部は、例えば紫外光を検出するための紫外光感光材料を含んでもよい。第２導電層と第４導電層は、例えばＩＴＯのような透明導電材料を含んでもよい。第１被覆層と第２被覆層は、シリコンの酸化物（ＳｉＯｘ）、シリコンの窒化物（ＳｉＮｘ）、ハフニウムの酸化物（ＨｆＯｘ）、シリコンの酸窒化物（ＳｉＯＮ）などのうちの一種類又は二種類の材料より形成された単層又は複数層を含んでもよい。
【００６７】
薄膜トランジスタの駆動機能と光検出器の感光機能を考えると、薄膜トランジスタの活性層と第２光検出構造の第２感光部の材料は、インジウムガリウム亜鉛酸化物ＩＧＺＯを含んでもよい。
【００６８】
図９は、本開示の実施例による半導体デバイスの等価回路模式図である。図９に示すように、第１光検出構造ＤＴ１と第２光検出構造ＤＴ２の側に電圧Ｖ１（例えば、−３Ｖ）を印加し、ＴＦＴにタイミング電圧Ｖ２を印加してもよい。よって、電流ｉ１を検出することによって、指紋認識と外部光源の強度検出を実現することができ、電流ｉ２を検出することによって、外部の紫外線の強度を検出することができる。
【００６９】
図１０は、本開示の一実施例による表示装置の模式図である。図１０に示すように、本開示の実施例によるアレイ基板２０００は、本開示による半導体デバイス１０００を含む。半導体デバイス１０００は、図１、図２、図３、図４、図５に示すような半導体デバイスを含んでもよい。
【００７０】
図１１は、本開示の一実施例による表示パネルの模式図である。図１１に示すように、本開示の実施例による表示パネル３０００は、本開示によるアレイ基板２０００を含む。アレイ基板は、図１０に示すようなアレイ基板を含んでもよい。
【００７１】
図１２は、本開示の一実施例による表示装置の模式図である。図１２に示すように、本開示の実施例による表示装置４０００は、本開示による表示パネル３０００を含む。表示パネル３０００は、図１１に示すような表示パネルを含んでもよい。
【００７２】
ある特定の実施例を説明したが、これらの実施例は単に例示的に開示したものであり、本開示の範囲を限定しているのではない。実際に、本明細書で説明している新規実施例は他の様々な形態で実施することができる。なお、本開示の要旨を逸脱しない範囲で、本明細書で説明している実施例の形態の種々の省略、置き換えや改善を行うことができる。添付の特許請求の範囲及びそれらの等価物は、本開示の範囲及び趣旨に含まれる類似の形式や修正を包含することが意図されている。
【符号の説明】
【００７３】
１    基板
１１  ソース電極とドレイン電極のうちの一方
１１Ａ  サブ導電層
１２  ソース電極とドレイン電極のうちの他方
１３  薄膜トランジスタの活性層
１３Ａ  半導体層
１４  ゲート
１４Ａ  導電層
２１  下部電極
２１Ａ  サブ導電層
２２  上部電極
２２Ａ  導電層
２３  感光部
３１  下部電極
３２  上部電極
３２Ａ  導電層
３３  感光部
３３Ａ  半導体層
１２０  スペーサ層
１２３  絶縁層
１２３Ａ  被覆層
２３０  スペーサ層
１０００  半導体デバイス
２０００  アレイ基板
３０００  表示パネル
４０００  表示装置
【図１】
2020512678.tif 000003
【図２】
2020512678.tif 000004
【図３】
2020512678.tif 000005
【図４】
2020512678.tif 000006
【図５】
2020512678.tif 000007
【図６】
2020512678.tif 000008
【図７（ａ）】
2020512678.tif 000009
【図７（ｂ）】
2020512678.tif 000010
【図７（ｃ）】
2020512678.tif 000011
【図７（ｄ）】
2020512678.tif 000012
【図７（ｅ）】
2020512678.tif 000013
【図７（ｆ）】
2020512678.tif 000014
【図７（ｇ）】
2020512678.tif 000015
【図７（ｈ）】
2020512678.tif 000016
【図８】
2020512678.tif 000017
【図９】
2020512678.tif 000018
【図１０】
2020512678.tif 000019
【図１１】
2020512678.tif 000020
【図１２】
2020512678.tif 000021
【国際調査報告】
2020512678.tif 000022
2020512678.tif 000023
2020512678.tif 000024
2020512678.tif 000025