(57)【要約】  【解決手段】  制御チップ（１０）と、第１の電界効果トランジスタ（Ｑ１）と、第２の電界効果トランジスタ（Ｑ２）と、第３の電界効果トランジスタ（Ｑ３）と、第４の電界効果トランジスタ（Ｑ４）と、第１のインダクタ（Ｌ１）とを備える直流トポロジカル回路である。制御チップ内に減算器（１２）と、減算器の出力端子に電気的に接続されている制御モジュール（１１）とが設けられている。減算器の二つの入力端子はそれぞれ入力電圧（Ｖｉｎ）及び負荷定格電圧（ＶＮ）に接続されており、減算器で入力電圧及び負荷定格電圧に減算演算を行うことにより、制御モジュールが演算結果に基づいて、複数の電界効果トランジスタの導通又は遮断を対応するように制御して、直流トポロジカル回路を異なる動作モードに移行させるものであり、負荷が同じ接続ポート及び通信プロトコルを使用する状況にて、直流トポロジカル回路は異なる定格電圧を有する異なる負荷のために給電して、直流トポロジカル回路の応用範囲を広げる。  【選択図】図２
2020518229.tif 000002
【特許請求の範囲】
【請求項１】
制御チップと、第１の電界効果トランジスタと、第２の電界効果トランジスタと、第３の電界効果トランジスタと、第４の電界効果トランジスタと、第１のインダクタと、第１のキャパシタと、第２のキャパシタとを備える直流トポロジカル回路であって、
前記制御チップは制御モジュールと、減算器とを備えており、前記減算器の第１の入力端子は入力電圧に接続され、第２の入力端子は負荷定格電圧に接続され、出力端子は制御モジュールに電気的に接続されており、
前記第１の電界効果トランジスタのゲートは第１の制御信号に接続され、ドレインは入力電圧に接続され、ソースは第１のインダクタの一端に電気的に接続されており、前記第２の電界効果トランジスタのゲートは第２の制御信号に接続され、ドレインは第１のインダクタの一端に電気的に接続され、ソースは接地されており、前記第３の電界効果トランジスタのゲートは第３の制御信号に接続され、ドレインは第１のインダクタの他端に電気的に接続され、ソースは接地されており、前記第４の電界効果トランジスタのゲートは第４の制御信号に接続され、ドレインは出力電圧を出力し、ソースは第１のインダクタの他端に電気的に接続されており、前記第１のキャパシタの一端は第１のインダクタの一端に電気的に接続され、他端は制御チップの第１のブートストラップピンに電気的に接続されており、前記第２のキャパシタの一端は第１のインダクタの他端に電気的に接続され、他端は制御チップの第２のブートストラップピンに電気的に接続されており、
前記第１の制御信号、第２の制御信号、第３の制御信号、及び第４の制御信号はいずれも制御モジュールにより供給され、
前記減算器は、前記入力電圧及び負荷定格電圧に減算演算を行うとともに、前記制御モジュールに演算結果を出力し、前記制御モジュールは演算結果に基づいて、出力する第１の制御信号、第２の制御信号、第３の制御信号、及び第４の制御信号を調整して、第１の電界効果トランジスタ、第２の電界効果トランジスタ、第３の電界効果トランジスタ、第４の電界効果トランジスタの導通及び遮断を対応するように制御する、直流トポロジカル回路。
【請求項２】
請求項１に記載の直流トポロジカル回路において、入力電圧が負荷定格電圧より大きいとき、前記減算器は、入力電圧と負荷定格電圧との差が０より大きい演算結果を出力するとともに前記制御モジュールに伝送し、前記制御モジュールは該入力電圧と負荷定格電圧との差が０より大きい演算結果に基づいて、第４の制御信号を出力して第４の電界効果トランジスタが導通するように制御して、第３の制御信号を出力して第３の電界効果トランジスタが遮断するように制御し、第２の制御信号及び第１の制御信号を出力して第１の電界効果トランジスタと第２の電界効果トランジスタとが交互に導通するように制御し、
入力電圧が負荷定格電圧より小さいとき、前記減算器は、入力電圧と負荷定格電圧との差が０より小さい演算結果を出力して、前記制御モジュールは該入力電圧と負荷定格電圧との差が０より小さい演算結果に基づいて、第１の制御信号を出力して第１の電界効果トランジスタが導通するように制御し、第２の制御信号を出力して第２の電界効果トランジスタが遮断するように制御し、第３の制御信号及び第４の制御信号を出力して第３の電界効果トランジスタと第４の電界効果トランジスタとが交互に導通するように制御し、
入力電圧が負荷定格電圧に等しいとき、前記減算器は、入力電圧と負荷定格電圧との差が０に等しい演算結果を出力して、前記制御モジュールは該入力電圧と負荷定格電圧との差が０に等しい演算結果に基づいて、第１の制御信号を出力して第１の電界効果トランジスタが導通するように制御し、第２の制御信号を出力して第２の電界効果トランジスタが遮断するように制御し、第３の制御信号を出力して第３の電界効果トランジスタが遮断するように制御し、第４の制御信号を出力して第４の電界効果トランジスタが導通するように制御する、直流トポロジカル回路。
【請求項３】
請求項２に記載の直流トポロジカル回路において、入力電圧が負荷定格電圧より大きいとき、第１の電界効果トランジスタの一回の導通時間長さと、第１の電界効果トランジスタと第２の電界効果トランジスタの一回の導通時間長さとの和の比率が、負荷定格電圧と入力電圧との比率となる、直流トポロジカル回路。
【請求項４】
請求項２に記載の直流トポロジカル回路において、入力電圧が負荷定格電圧より小さいとき、第３の電界効果トランジスタの一回の導通時間長さと、第３の電界効果トランジスタと第４の電界効果トランジスタの一回の導通時間長さとの和の比率が、負荷定格電圧と入力電圧との差と入力電圧との比率となる、直流トポロジカル回路。
【請求項５】
請求項２に記載の直流トポロジカル回路において、前記第１の電界効果トランジスタ、第２の電界効果トランジスタ、第３の電界効果トランジスタ及び第４の電界効果トランジスタはいずれも、Ｎ型電界効果トランジスタである、直流トポロジカル回路。
【請求項６】
請求項５に記載の直流トポロジカル回路において、入力電圧が負荷定格電圧より大きいとき、前記第４の制御信号が高電位となり、前記第３の制御信号が低電位となる、直流トポロジカル回路。
【請求項７】
請求項５に記載の直流トポロジカル回路において、入力電圧が負荷定格電圧より小さいとき、前記第１の制御信号が高電位となり、前記第２の制御信号が低電位となる、直流トポロジカル回路。
【請求項８】
請求項５に記載の直流トポロジカル回路において、入力電圧が負荷定格電圧に等しいとき、前記第１の制御信号及び第４の制御信号が高電位となり、前記第２の制御信号及び第３の制御信号が低電位となる、直流トポロジカル回路。
【請求項９】
制御チップと、第１の電界効果トランジスタと、第２の電界効果トランジスタと、第３の電界効果トランジスタと、第４の電界効果トランジスタと、第１のインダクタと、第１のキャパシタと、第２のキャパシタとを備える直流トポロジカル回路であって、
前記制御チップは制御モジュールと、減算器とを備えており、前記減算器の第１の入力端子は入力電圧に接続され、第２の入力端子は負荷定格電圧に接続され、出力端子は制御モジュールに電気的に接続されており、
前記第１の電界効果トランジスタのゲートは第１の制御信号に接続され、ドレインは入力電圧に接続され、ソースは第１のインダクタの一端に電気的に接続されており、前記第２の電界効果トランジスタのゲートは第２の制御信号に接続され、ドレインは第１のインダクタの一端に電気的に接続され、ソースは接地されており、前記第３の電界効果トランジスタのゲートは第３の制御信号に接続され、ドレインは第１のインダクタの他端に電気的に接続され、ソースは接地されており、前記第４の電界効果トランジスタのゲートは第４の制御信号に接続され、ドレインは出力電圧を出力し、ソースは第１のインダクタの他端に電気的に接続されており、前記第１のキャパシタの一端は第１のインダクタの一端に電気的に接続され、他端は制御チップの第１のブートストラップピンに電気的に接続されており、前記第２のキャパシタの一端は第１のインダクタの他端に電気的に接続され、他端は制御チップの第２のブートストラップピンに電気的に接続されており、
前記第１の制御信号、第２の制御信号、第３の制御信号、及び第４の制御信号はいずれも制御モジュールにより供給され、
前記減算器は、前記入力電圧及び負荷定格電圧に減算演算を行うとともに、前記制御モジュールに演算結果を出力し、前記制御モジュールは演算結果に基づいて、出力する第１の制御信号、第２の制御信号、第３の制御信号、及び第４の制御信号を調整して、第１の電界効果トランジスタ、第２の電界効果トランジスタ、第３の電界効果トランジスタ、第４の電界効果トランジスタの導通及び遮断を対応するように制御し、
入力電圧が負荷定格電圧より大きいとき、前記減算器は、入力電圧と負荷定格電圧との差が０より大きい演算結果を出力するとともに前記制御モジュールに伝送し、前記制御モジュールは該入力電圧と負荷定格電圧との差が０より大きい演算結果に基づいて、第４の制御信号を出力して第４の電界効果トランジスタが導通するように制御し、第３の制御信号を出力して第３の電界効果トランジスタが遮断するように制御し、第２の制御信号及び第１の制御信号を出力して第１の電界効果トランジスタと第２の電界効果トランジスタとが交互に導通するように制御し、
入力電圧が負荷定格電圧より小さいとき、前記減算器は、入力電圧と負荷定格電圧との差が０より小さい演算結果を出力して、前記制御モジュールは該入力電圧と負荷定格電圧との差が０より小さい演算結果に基づいて、第１の制御信号を出力して第１の電界効果トランジスタが導通するように制御し、第２の制御信号を出力して第２の電界効果トランジスタが遮断するように制御し、第３の制御信号及び第４の制御信号を出力して第３の電界効果トランジスタと第４の電界効果トランジスタとが交互に導通するように制御し、
入力電圧が負荷定格電圧に等しいとき、前記減算器は、入力電圧と負荷定格電圧との差が０に等しい演算結果を出力して、前記制御モジュールは該入力電圧と負荷定格電圧との差が０に等しい演算結果に基づいて、第１の制御信号を出力して第１の電界効果トランジスタが導通するように制御して、第２の制御信号を出力して第２の電界効果トランジスタが遮断するように制御し、第３の制御信号を出力して第３の電界効果トランジスタが遮断するように制御し、第４の制御信号を出力して第４の電界効果トランジスタが導通するように制御し、
入力電圧が負荷定格電圧より大きいとき、第１の電界効果トランジスタの一回の導通時間長さと、第１の電界効果トランジスタと第２の電界効果トランジスタの一回の導通時間長さとの和の比率が、負荷定格電圧と入力電圧との比率となり、
入力電圧が負荷定格電圧より小さいとき、第３の電界効果トランジスタの一回の導通時間長さと、第３の電界効果トランジスタと第４の電界効果トランジスタの一回の導通時間長さとの和の比率が、負荷定格電圧と入力電圧との差と入力電圧との比率となる、直流トポロジカル回路。
【請求項１０】
請求項９に記載の直流トポロジカル回路において、前記第１の電界効果トランジスタ、第２の電界効果トランジスタ、第３の電界効果トランジスタ及び第４の電界効果トランジスタはいずれも、Ｎ型電界効果トランジスタである、直流トポロジカル回路。
【請求項１１】
請求項１０に記載の直流トポロジカル回路において、入力電圧が負荷定格電圧より大きいとき、前記第４の制御信号が高電位となり、前記第３の制御信号が低電位となる、直流トポロジカル回路。
【請求項１２】
請求項１０に記載の直流トポロジカル回路において、入力電圧が負荷定格電圧より小さいとき、前記第１の制御信号が高電位となり、前記第２の制御信号が低電位となる、直流トポロジカル回路。
【請求項１３】
請求項１０に記載の直流トポロジカル回路において、入力電圧が負荷定格電圧に等しいとき、前記第１の制御信号及び第４の制御信号が高電位となり、前記第２の制御信号及び第３の制御信号が低電位となる、直流トポロジカル回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は集積回路技術分野に関し、特に直流トポロジカル回路に関する。
【背景技術】
【０００２】
直流−直流（ＤＣ−ＤＣ）コンバータは、一定の直流電圧を調節可能な直流電圧に変換するものであり、スイッチングレギュレータ方式で電気エネルギーを制御する変換回路であって、このような技術は各種スイッチング電源、直流速度調整、燃料電池、太陽エネルギー給電及び分散型電源システム中に広汎に用いられている。
【０００３】
図１に示すように、従来の直流トポロジカル回路は、降圧ＩＣ１１１と、第１のキャパシタＣ１０１と、第２のキャパシタＣ１０２と、第３のキャパシタＣ１０３と、第４のキャパシタＣ１０４と、第５のキャパシタＣ１０５と、第６のキャパシタＣ１０６と、第１のインダクタＬ１０１と、第１の抵抗Ｒ１０１と、第２の抵抗Ｒ１０２と、第３の抵抗Ｒ１０３とを備えている。前記降圧ＩＣ１１１のブートストラップ昇圧端子ＢＳは第１のキャパシタＣ１０１の一端に電気的に接続されており、グランド端子ＧＮＤは接地されており、出力フィードバック端子ＦＢは第３のノードＣに電気的に接続されており、インダクタ入力端子ＬＸは第１のノードＡに電気的に接続されており、入力端子ＩＮには電源電圧ＶＣＣが接続されており、制御端子ＥＮは第２のノードＢに電気的に接続されている。前記第１のキャパシタＣ１０１の他端は第１のノードＡに電気的に接続されている。前記第１のインダクタＬ１０１の一端は第１のノードＡに電気的に接続されており、他端は出力電圧Ｖｃｏｒｅを出力する。第２のキャパシタＣ１０２の一端は第２のノードＢに電気的に接続されており、他端は接地されている。前記第３のキャパシタＣ１０３の一端には電源電圧ＶＣＣが接続されており、他端は接地されている。前記第４のキャパシタＣ１０４の一端は第１のインダクタＬ１０１の他端に電気的に接続されており、他端は第３のノードＣに電気的に接続されている。前記第５のキャパシタＣ１０５の一端は第１のインダクタＬ１０１の他端に電気的に接続されており、他端は接地されている。前記第６のキャパシタＣ１０６の一端は第１のインダクタＬ１０１の他端に電気的に接続されており、他端は接地されている。前記第１の抵抗Ｒ１０１の一端には電源電圧ＶＣＣが接続されており、他端は第２のノードＢに電気的に接続されている。前記第２の抵抗Ｒ１０２の一端は第１のインダクタＬ１０１の他端に接続されており、他端は第３のノードに電気的に接続されている。前記第３の抵抗Ｒ１０３の一端は第３のノードＣに電気的に接続されており、他端は接地されている。該直流トポロジカル回路は降圧機能を備えるのみであり、しかも一種類の出力負荷にのみ適応でき、出力負荷が異なる場合には使用することができず、しかも現在では異なる出力負荷でも同じインタフェース及び通信プロトコルを使用することから、もし一つの負荷に給電する電源を他の負荷に接続するとなると、電圧及び電流が異なることから、製品の損傷を招く恐れがある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
本発明の目的は、負荷が同じ接続ポート及び通信プロトコルを使用する状況にて、異なる負荷が接続されて正常に動作して、直流トポロジカル回路の応用範囲を広げることができる直流トポロジカル回路を提供するところにある。  
【課題を解決するための手段】
【０００５】
上記目的を実現するために、本発明では、制御チップと、第１の電界効果トランジスタと、第２の電界効果トランジスタと、第３の電界効果トランジスタと、第４の電界効果トランジスタと、第１のインダクタと、第１のキャパシタと、第２のキャパシタとを備える直流トポロジカル回路を提供している。
【０００６】
前記制御チップは制御モジュールと、減算器とを有している。前記減算器の第１の入力端子は入力電圧に接続され、第２の入力端子は負荷定格電圧に接続され、出力端子は制御モジュールに電気的に接続されている。
【０００７】
前記第１の電界効果トランジスタのゲートは第１の制御信号に接続され、ドレインは入力電圧に接続され、ソースは第１のインダクタの一端に電気的に接続されている。前記第２の電界効果トランジスタのゲートは第２の制御信号に接続され、ドレインは第１のインダクタの一端に電気的に接続され、ソースは接地されている。前記第３の電界効果トランジスタのゲートは第３の制御信号に接続され、ドレインは第１のインダクタの他端に電気的に接続され、ソースは接地されている。前記第４の電界効果トランジスタのゲートは第４の制御信号に接続され、ドレインは出力電圧を出力し、ソースは第１のインダクタの他端に電気的に接続されている。前記第１のキャパシタの一端は第１のインダクタの一端に電気的に接続され、他端は制御チップの第１のブートストラップピンに電気的に接続されている。前記第２のキャパシタの一端は第１のインダクタの他端に電気的に接続され、他端は制御チップの第２のブートストラップピンに電気的に接続されている。
【０００８】
前記第１の制御信号、第２の制御信号、第３の制御信号、及び第４の制御信号はいずれも制御モジュールにより供給される。
【０００９】
前記減算器は、前記入力電圧及び負荷定格電圧に減算演算を行うとともに、前記制御モジュールに演算結果を出力して、前記制御モジュールは演算結果に基づいて、出力する第１の制御信号、第２の制御信号、第３の制御信号、及び第４の制御信号を調整して、第１の電界効果トランジスタ、第２の電界効果トランジスタ、第３の電界効果トランジスタ、第４の電界効果トランジスタの導通及び遮断を対応するように制御する。
【００１０】
入力電圧が負荷定格電圧より大きいとき、前記減算器は、入力電圧と負荷定格電圧との差が０より大きい演算結果を出力するとともに前記制御モジュールに伝送し、前記制御モジュールは該入力電圧と負荷定格電圧との差が０より大きい演算結果に基づいて第４の制御信号を出力して第４の電界効果トランジスタが導通するように制御して、第３の制御信号を出力して第３の電界効果トランジスタが遮断するように制御し、第２の制御信号、及び第１の制御信号を出力して第１の電界効果トランジスタと第２の電界効果トランジスタとが交互に導通するように制御する。
【００１１】
入力電圧が負荷定格電圧より小さいとき、前記減算器は、入力電圧と負荷定格電圧との差が０より小さい演算結果を出力して、前記制御モジュールは該入力電圧と負荷定格電圧との差が０より小さい演算結果に基づいて、第１の制御信号を出力して第１の電界効果トランジスタが導通するように制御して、第２の制御信号を出力して第２の電界効果トランジスタが遮断するように制御し、第３の制御信号、及び第４の制御信号を出力して第３の電界効果トランジスタと第４の電界効果トランジスタとが交互に導通するように制御する。
【００１２】
入力電圧が負荷定格電圧に等しいとき、前記減算器は、入力電圧と負荷定格電圧との差が０に等しい演算結果を出力して、前記制御モジュールは該入力電圧と負荷定格電圧との差が０に等しい演算結果に基づいて、第１の制御信号を出力して第１の電界効果トランジスタが導通するように制御して、第２の制御信号を出力して第２の電界効果トランジスタが遮断するように制御し、第３の制御信号を出力して第３の電界効果トランジスタが遮断するように制御し、第４の制御信号を出力して第４の電界効果トランジスタが導通するように制御する。
【００１３】
入力電圧が負荷定格電圧より大きいとき、第１の電界効果トランジスタの一回の導通時間長さと、第１の電界効果トランジスタと第２の電界効果トランジスタの一回の導通時間長さとの和の比率が、負荷定格電圧と入力電圧との比率となる。
【００１４】
入力電圧が負荷定格電圧より小さいとき、第３の電界効果トランジスタの一回の導通時間長さと、第３の電界効果トランジスタと第４の電界効果トランジスタの一回の導通時間長さとの和の比率が、負荷定格電圧と入力電圧との差と入力電圧との比率となる。
【００１５】
前記第１の電界効果トランジスタ、第２の電界効果トランジスタ、第３の電界効果トランジスタ及び第４の電界効果トランジスタはいずれも、Ｎ型電界効果トランジスタである。
【００１６】
入力電圧が負荷定格電圧より大きいとき、前記第４の制御信号が高電位となり、前記第３の制御信号が低電位となる。
【００１７】
入力電圧が負荷定格電圧より小さいとき、前記第１の制御信号が高電位となり、前記第２の制御信号が低電位となる。
【００１８】
入力電圧が負荷定格電圧に等しいとき、前記第１の制御信号及び第４の制御信号が高電位となり、前記第２の制御信号及び第３の制御信号が低電位となる。
【００１９】
本発明では更に、制御チップと、第１の電界効果トランジスタと、第２の電界効果トランジスタと、第３の電界効果トランジスタと、第４の電界効果トランジスタと、第１のインダクタと、第１のキャパシタと、第２のキャパシタとを備える直流トポロジカル回路を提供している。
【００２０】
前記制御チップは制御モジュールと、減算器とを有している。前記減算器の第１の入力端子は入力電圧に接続され、第２の入力端子は負荷定格電圧に接続され、出力端子は制御モジュールに電気的に接続されている。
【００２１】
前記第１の電界効果トランジスタのゲートは第１の制御信号に接続され、ドレインは入力電圧に接続され、ソースは第１のインダクタの一端に電気的に接続されている。前記第２の電界効果トランジスタのゲートは第２の制御信号に接続され、ドレインは第１のインダクタの一端に電気的に接続され、ソースは接地されている。前記第３の電界効果トランジスタのゲートは第３の制御信号に接続され、ドレインは第１のインダクタの他端に電気的に接続され、ソースは接地されている。前記第４の電界効果トランジスタのゲートは第４の制御信号に接続され、ドレインは出力電圧を出力し、ソースは第１のインダクタの他端に電気的に接続されている。前記第１のキャパシタの一端は第１のインダクタの一端に電気的に接続され、他端は制御チップの第１のブートストラップピンに電気的に接続されている。前記第２のキャパシタの一端は第１のインダクタの他端に電気的に接続され、他端は制御チップの第２のブートストラップピンに電気的に接続されている。
【００２２】
前記第１の制御信号、第２の制御信号、第３の制御信号、及び第４の制御信号はいずれも制御モジュールにより供給される。
【００２３】
前記減算器は、前記入力電圧及び負荷定格電圧に減算演算を行うとともに、前記制御モジュールに演算結果を出力する。前記制御モジュールは演算結果に基づいて、出力する第１の制御信号、第２の制御信号、第３の制御信号、及び第４の制御信号を調整して、第１の電界効果トランジスタ、第２の電界効果トランジスタ、第３の電界効果トランジスタ、第４の電界効果トランジスタの導通及び遮断を対応するように制御する。
【００２４】
入力電圧が負荷定格電圧より大きいとき、前記減算器は、入力電圧と負荷定格電圧との差が０より大きい演算結果を出力するとともに前記制御モジュールに伝送し、前記制御モジュールは該入力電圧と負荷定格電圧との差が０より大きい演算結果に基づいて第４の制御信号を出力して第４の電界効果トランジスタが導通するように制御して、第３の制御信号を出力して第３の電界効果トランジスタが遮断するように制御し、第２の制御信号、及び第１の制御信号を出力して第１の電界効果トランジスタと第２の電界効果トランジスタとが交互に導通するように制御する。
【００２５】
入力電圧が負荷定格電圧より小さいとき、前記減算器は、入力電圧と負荷定格電圧との差が０より小さい演算結果を出力して、前記制御モジュールは該入力電圧と負荷定格電圧との差が０より小さい演算結果に基づいて、第１の制御信号を出力して第１の電界効果トランジスタが導通するように制御して、第２の制御信号を出力して第２の電界効果トランジスタが遮断するように制御し、第３の制御信号、及び第４の制御信号を出力して第３の電界効果トランジスタと第４の電界効果トランジスタとが交互に導通するように制御する。
【００２６】
入力電圧が負荷定格電圧に等しいとき、前記減算器は、入力電圧と負荷定格電圧との差が０に等しい演算結果を出力して、前記制御モジュールは該入力電圧と負荷定格電圧との差が０に等しい演算結果に基づいて、第１の制御信号を出力して第１の電界効果トランジスタが導通するように制御して、第２の制御信号を出力して第２の電界効果トランジスタが遮断するように制御し、第３の制御信号を出力して第３の電界効果トランジスタが遮断するように制御し、第４の制御信号を出力して第４の電界効果トランジスタが導通するように制御する。
【００２７】
入力電圧が負荷定格電圧より大きいとき、第１の電界効果トランジスタの一回の導通時間長さと、第１の電界効果トランジスタと第２の電界効果トランジスタの一回の導通時間長さとの和の比率が、負荷定格電圧と入力電圧との比率となる。
【００２８】
入力電圧が負荷定格電圧より小さいとき、第３の電界効果トランジスタの一回の導通時間長さと、第３の電界効果トランジスタと第４の電界効果トランジスタの一回の導通時間長さとの和の比率が、負荷定格電圧と入力電圧との差と入力電圧との比率となる。  
【発明の効果】
【００２９】
本発明の有益な効果は以下の通りである。本発明で提供する直流トポロジカル回路においては、当該直流トポロジカル回路は制御チップ内に減算器と、減算器の出力端子に電気的に接続されている制御モジュールとが設けられており、減算器の二つの入力端子はそれぞれ入力電圧及び負荷定格電圧に接続されており、減算器が入力電圧及び負荷定格電圧に減算演算を行うことで、制御モジュールが演算結果に基づいて、複数の電界効果トランジスタの導通又は遮断を対応するように制御して、直流トポロジカル回路を異なる動作モードに移行させるものであり、負荷が同じ接続ポート及び通信プロトコルを使用する状況にて、直流トポロジカル回路は異なる定格電圧を有する異なる負荷のために給電して、直流トポロジカル回路の応用範囲を広げることができる。
【図面の簡単な説明】
【００３０】
本発明の特徴及び技術内容がより詳細に理解できるようにするために、本発明に関する以下の詳細な説明及び図面を参照されたい。しかしながら図面は参考及び説明用に過ぎず、本発明を制限するためのものではない。
【図１】図１は従来の直流トポロジカル回路の回路図である。
【図２】図２は本発明の直流トポロジカル回路の回路図である。
【発明を実施するための形態】
【００３１】
本発明で採用する技術手段及びその効果を更に詳述するため、本発明の好ましい実施例及びその図面を結合して詳細に説明する。
【００３２】
図２を参照されたい。本発明は、制御チップ１０と、第１の電界効果トランジスタＱ１と、第２の電界効果トランジスタＱ２と、第３の電界効果トランジスタＱ３と、第４の電界効果トランジスタＱ４と、第１のインダクタＬ１と、第１のキャパシタＣ１と、第２のキャパシタＣ２とを備える直流トポロジカル回路を提供している。
【００３３】
前記制御チップ１０は制御モジュール１１と、減算器１２とを備えている。前記減算器１２の第１の入力端子は入力電圧Ｖｉｎに接続され、第２の入力端子は負荷定格電圧ＶＮに接続され、出力端子は制御モジュール１１に電気的に接続されている。
【００３４】
前記第１の電界効果トランジスタＱ１のゲートは第１の制御信号ＬＤＲＶ１に接続され、ドレインは入力電圧Ｖｉｎに接続され、ソースは第１のインダクタＬ１の一端に電気的に接続されている。前記第２の電界効果トランジスタＱ２のゲートは第２の制御信号ＨＤＲＶ１に接続され、ドレインは第１のインダクタＬ１の一端に電気的に接続され、ソースは接地されている。前記第３の電界効果トランジスタＱ３のゲートは第３の制御信号ＨＤＲＶ２に接続され、ドレインは第１のインダクタＬ１の他端に電気的に接続され、ソースは接地されている。前記第４の電界効果トランジスタＱ４のゲートは第４の制御信号ＬＤＲＶ２に接続され、ドレインは出力電圧Ｖｏｕｔを出力し、ソースは第１のインダクタＬ１の他端に電気的に接続されている。前記第１のキャパシタＣ１の一端は第１のインダクタＬ１の一端に電気的に接続され、他端は制御チップ１０の第１のブートストラップピンＢＳＴ１に電気的に接続されている。前記第２のキャパシタＣ２の一端は第１のインダクタＬ１の他端に電気的に接続され、他端は制御チップ１０の第２のブートストラップピンＢＳＴ２に電気的に接続されている。
【００３５】
前記第１の制御信号ＬＤＲＶ１、第２の制御信号ＨＤＲＶ１、第３の制御信号ＨＤＲＶ２、及び第４の制御信号ＬＤＲＶ２はいずれも制御チップ１０により供給される。
【００３６】
前記減算器１２は、前記入力電圧Ｖｉｎ及び負荷定格電圧ＶＮに減算演算を行うとともに、前記制御モジュール１１に演算結果を出力して、前記制御モジュール１１は演算結果に基づいて、出力する第１の制御信号ＬＤＲＶ１、第２の制御信号ＨＤＲＶ１、第３の制御信号ＨＤＲＶ２、及び第４の制御信号ＬＤＲＶ２を調整して、第１の電界効果トランジスタＱ１、第２の電界効果トランジスタＱ２、第３の電界効果トランジスタＱ３、第４の電界効果トランジスタＱ４の導通及び遮断を対応するように制御する。
【００３７】
具体的には、入力電圧Ｖｉｎが負荷定格電圧ＶＮより大きいとき、前記減算器１２は、入力電圧Ｖｉｎと負荷定格電圧ＶＮとの差が０より大きい演算結果を出力するとともに前記制御モジュール１１に伝送し、前記制御モジュール１１は該入力電圧Ｖｉｎと負荷定格電圧ＶＮとの差が０より大きい演算結果に基づいて、第４の制御信号ＬＤＲＶ２を出力して第４の電界効果トランジスタＱ４が導通するように制御して、第３の制御信号ＨＤＲＶ２を出力して第３の電界効果トランジスタＱ３が遮断するように制御し、第２の制御信号ＨＤＲＶ１、及び第１の制御信号ＬＤＲＶ１を出力して第１の電界効果トランジスタＱ１と第２の電界効果トランジスタＱ２とが交互に導通するように制御する。このとき、該直流トポロジカル回路は降圧モードに移行して、第１の電界効果トランジスタＱ１、第２の電界効果トランジスタＱ２、及び第１のインダクタＬ１が降圧トポロジー構造（Ｂｕｃｋ  ｔｏｐｏｌｏｇｙ）を構成し、第１のインダクタＬ１の他端が出力電圧Ｖｏｕｔを直接出力するが、この段階において、第１の電界効果トランジスタＱ１が導通し、第２の電界効果トランジスタＱ２が遮断すると、入力電圧Ｖｉｎが第１のインダクタＬ１を充電させ、第１の電界効果トランジスタＱ１が遮断し、第２の電界効果トランジスタＱ２が導通すると、第１のインダクタＬ１の一端が接地されてこれを放電して、つまり全体的には第１のインダクタＬ１の他端が出力する出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより小さくなり、降圧出力の目的を達成する。
【００３８】
好ましくは、入力電圧Ｖｉｎが負荷定格電圧ＶＮより大きいとき、制御モジュール１１が出力する第１の制御信号ＬＤＲＶ１と第２の制御信号ＨＤＲＶ１とのデューティ比を制御することで、第１の電界効果トランジスタＱ１の一回の導通時間長さと、第１の電界効果トランジスタＱ１と第２の電界効果トランジスタＱ２の一回の導通時間長さとの和の比率を、負荷定格電圧ＶＮと入力電圧Ｖｉｎとの比率とすることができ、第１のインダクタＬ１の他端が出力する出力電圧Ｖｏｕｔと負荷定格電圧ＶＮとを同一として、該直流トポロジカル回路を該定格電圧ＶＮを有する負荷と完全に一致させることができる。
【００３９】
具体的には、入力電圧Ｖｉｎが負荷定格電圧ＶＮより小さいとき、前記減算器１２は、入力電圧Ｖｉｎと負荷定格電圧ＶＮとの差が０より小さい演算結果を出力して、前記制御モジュール１１は該入力電圧Ｖｉｎと負荷定格電圧ＶＮとの差が０より小さい演算結果に基づいて、第１の制御信号ＬＤＲＶ１を出力して第１の電界効果トランジスタＱ１が導通するように制御し、第２の制御信号ＨＤＲＶ１を出力して第２の電界効果トランジスタＱ２が遮断するように制御し、第３の制御信号ＨＤＲＶ２、及び第４の制御信号ＬＤＲＶ２を出力して、第３の電界効果トランジスタＱ３と第４の電界効果トランジスタＱ４とが交互に導通するように制御する。このとき、該直流トポロジカル回路は昇圧モードに移行して、第３の電界効果トランジスタＱ３、第４の電界効果トランジスタＱ４、及び第１のインダクタＬ１が昇圧トポロジー構造（Ｂｏｏｓｔ  ｔｏｐｏｌｏｇｙ）を構成し、第１のインダクタＬ１の一端が入力電圧Ｖｉｎを直接入力するが、この段階において、第３の電界効果トランジスタＱ３が導通し、第４の電界効果トランジスタＱ４が遮断すると、入力電圧Ｖｉｎが第１のインダクタＬ１を充電させ、第３の電界効果トランジスタＱ３が遮断し、第４の電界効果トランジスタＱ４が導通すると、第１のインダクタＬ１と出力電圧Ｖｉｎとが共同して出力電圧Ｖｏｕｔを出力することで、つまり全体的には出力電圧Ｖｏｕｔが入力電圧Ｖｉｎより大きくなって、昇圧出力の目的を達成する。
【００４０】
好ましくは、入力電圧Ｖｉｎが負荷定格電圧ＶＮより小さいとき、制御モジュール１１が出力する第１の制御信号ＬＤＲＶ１と第２の制御信号ＨＤＲＶ１とのデューティ比を制御することで、第３の電界効果トランジスタＱ３の一回の導通時間長さと、第３の電界効果トランジスタＱ３と第４の電界効果トランジスタＱ４の一回の導通時間長さとの和の比率を、負荷定格電圧ＶＮと入力電圧Ｖｉｎとの差と入力電圧Ｖｉｎとの比率とすることができ、出力電圧Ｖｏｕｔと負荷定格電圧ＶＮとを同一として、該直流トポロジカル回路を該定格電圧ＶＮを有する負荷と完全に一致させることができる。
【００４１】
具体的には、入力電圧Ｖｉｎが負荷定格電圧ＶＮに等しいとき、前記減算器１２は、入力電圧Ｖｉｎと負荷定格電圧ＶＮとの差が０に等しい演算結果を出力して、前記制御モジュール１１は該入力電圧Ｖｉｎと負荷定格電圧ＶＮとの差が０に等しい演算結果に基づいて、第１の制御信号ＬＤＲＶ１を出力して第１の電界効果トランジスタＱ１が導通するように制御し、第２の制御信号ＨＤＲＶ１を出力して第２の電界効果トランジスタＱ２が遮断するように制御し、第３の制御信号ＨＤＲＶ２を出力して第３の電界効果トランジスタＱ３が遮断するように制御し、第４の制御信号ＬＤＲＶ２を出力して第４の電界効果トランジスタＱ４が導通するように制御する。このとき、第１のインダクタＬ１の他端は、負荷定格電圧ＶＮと一致する出力電圧Ｖｏｕｔを直接出力して、直流トポロジカル回路を該定格電圧ＶＮを有する負荷と完全に一致させる。
【００４２】
具体的には、前記第１の電界効果トランジスタＱ１、第２の電界効果トランジスタＱ２、第３の電界効果トランジスタＱ３及び第４の電界効果トランジスタＱ４はいずれも、Ｎ型電界効果トランジスタである。
【００４３】
更には、入力電圧Ｖｉｎが負荷定格電圧ＶＮより大きいとき、前記第４の制御信号ＬＤＲＶ２が高電位となり、前記第３の制御信号ＨＤＲＶ２が低電位となる。
【００４４】
入力電圧Ｖｉｎが負荷定格電圧ＶＮより小さいとき、前記第１の制御信号ＬＤＲＶ１が高電位となり、前記第２の制御信号ＨＤＲＶ１が低電位となる。
【００４５】
入力電圧Ｖｉｎが負荷定格電圧ＶＮに等しいとき、前記第１の制御信号ＬＤＲＶ１及び第４の制御信号ＬＤＲＶ２が高電位となり、前記第２の制御信号ＨＤＲＶ１及び第３の制御信号ＨＤＲＶ２が低電位となる。
【００４６】
上記をまとめるに、本発明で提供する直流トポロジカル回路においては、当該直流トポロジカル回路は制御チップ内に減算器と、減算器の出力端子に電気的に接続されている制御モジュールとが設けられており、減算器の二つの入力端子はそれぞれ入力電圧及び負荷定格電圧に接続されており、減算器が入力電圧及び負荷定格電圧に減算演算を行うことで、制御モジュールが演算結果に基づいて、複数の電界効果トランジスタの導通又は遮断を対応するように制御して、直流トポロジカル回路を異なる動作モードに移行させるものであり、負荷が同じ接続ポート及び通信プロトコルを使用する状況にて、直流トポロジカル回路は異なる定格電圧を有する異なる負荷のために給電して、直流トポロジカル回路の応用範囲を広げることができる。
【００４７】
上記したことは、当業者にとっては、本発明の技術手法及び技術思想に基づいて、各種相応するその他変更及び変形を行うことができるものであって、全てのこれら変更及び変形はいずれも本発明における別紙の特許請求の範囲の保護範囲内に属するものである。
【図１】
2020518229.tif 000003
【図２】
2020518229.tif 000004
【国際調査報告】
2020518229.tif 000005
2020518229.tif 000006
2020518229.tif 000007
2020518229.tif 000008