(57)【要約】  半導体デバイスが、第１の導電型を有するワイド・バンドギャップドリフト領域を含む半導体層構造を備える。ゲート・トレンチが、半導体層構造の上部内に設けられ、そのゲート・トレンチは、半導体層構造の上部における第１方向に延在する第１及び第２の対向する側壁を有する。これらのデバイスは、ゲート・トレンチの底面下方の半導体層構造において、第１の導電型と反対の第２導電型を有する深部遮蔽パターンと、ゲート・トレンチの第１の側壁内に、第２の導電型を有する深部遮蔽接続とをさらに備える。デバイスは、ゲート・トレンチの第２の側壁内に第１の導電型を有する半導体チャネル領域を備える。
2020512682.tif 000002
【特許請求の範囲】
【請求項１】
ワイド・バンドギャップ半導体材料を含むドリフト領域を備える半導体層構造であって、前記ドリフト領域は第１の導電型を有する、半導体層構造と、
前記半導体層構造の上部内のゲート・トレンチであって、前記ゲート・トレンチは、前記半導体層構造の前記上部における第１方向に延在する第１及び第２の対向する側壁を有する、ゲート・トレンチと、
前記ゲート・トレンチの底面下方の前記半導体層構造内の前記第１の導電型と反対の第２導電型を有する深部遮蔽パターンと、
前記ゲート・トレンチの前記第１の側壁内に、前記第２の導電型を有する深部遮蔽接続と、
前記ゲート・トレンチの前記第２の側壁内に前記第１の導電型を有する半導体チャネル領域とを備える、半導体デバイス。
【請求項２】
前記半導体チャネル領域が、前記深部遮蔽接続パターンの一部分を含む第１の側壁の一部分の正反対の前記第２の側壁の一部分である、請求項１に記載の半導体デバイス。
【請求項３】
前記半導体層構造が、前記第２の導電型を有するウェル領域をさらに備え、前記深部遮蔽接続パターンが、前記深部遮蔽形態を前記ウェル領域に電気的に接続する、請求項２に記載の半導体デバイス。
【請求項４】
前記ゲート・トレンチが、前記半導体デバイスの活性領域内に位置し、前記半導体デバイスは、前記活性領域を囲む終端領域をさらに備え、前記終端領域は、前記半導体層構造の前記上部に複数の終端トレンチを備える、請求項１から３までのいずれか一項に記載の半導体デバイス。
【請求項５】
前記それぞれの終端トレンチ下方に設けられる前記第２の導電型を有する複数の終端構造を更に備える、請求項４に記載の半導体デバイス。
【請求項６】
前記終端構造がまた、前記それぞれの終端トレンチの第１の部分の外側側壁ではなく、内側側壁内へ、且つ前記それぞれの終端トレンチの第２の部分の内側側壁でなく、外側側壁内へと延在する、請求項４から５のいずれか一項に記載の半導体デバイス。
【請求項７】
前記深部遮蔽パターンの底部が、各終端構造の底部として前記半導体層構造内でほぼ同一の深さである、請求項４から６までのいずれか一項に記載の半導体デバイス。
【請求項８】
前記終端構造が、ガード・リングを備える、請求項４から７までのいずれか一項に記載の半導体デバイス。
【請求項９】
前記ゲート・トレンチの前記底面並びに前記第１及び第２の側壁を少なくとも部分的に被覆する、前記ゲート・トレンチ内のゲート絶縁層と、
前記ゲート絶縁層上の前記ゲート・トレンチ内のゲート電極と、
前記半導体層構造の前記上部上の第１のソース／ドレイン・コンタクトと、
前記半導体層構造の下面上の第２のソース／ドレイン・コンタクトとをさらに備える、請求項１から８までのいずれか一項に記載の半導体デバイス。
【請求項１０】
前記半導体層構造の前記上部内の追加の複数のゲート・トレンチであって、前記追加の複数のゲート・トレンチの各々は、前記第１の方向に延在するそれぞれの第１及び第２の対向する側壁を有する、追加の複数のゲート・トレンチと、
前記それぞれの追加の複数のゲート・トレンチの底面下方の前記半導体層構造内の前記第２の導電型を有する追加の複数の深部遮蔽パターンと、
前記それぞれの追加の複数のゲート・トレンチの第１の側壁内の前記第２の導電型を有する追加の複数の深部遮蔽接続パターンと、
前記それぞれの追加の複数のゲート・トレンチの前記第２の側壁内の前記第１の導電型を有する追加の複数の半導体チャネル領域とをさらに備える、請求項１から９までのいずれか一項に記載の半導体デバイス。
【請求項１１】
前記ゲート・トレンチの前記第１の側壁が、前記半導体層構造の前記上部に関して８０度より小さい角度で傾けられる、請求項１から１０までのいずれか一項に記載の半導体デバイス。
【請求項１２】
前記深部遮蔽パターンが、前記ゲート・トレンチの下方の複数の間隔を空けられた深部遮蔽領域を備え、前記深部遮蔽接続パターンが、前記ゲート・トレンチの前記第１の側壁内の複数の間隔を空けられた深部遮蔽接続を備え、前記半導体チャネル領域が、第１及び第２の前記深部遮蔽接続領域間にある前記第１の側壁の一部分の反対側の前記第２の側壁の一部分である、請求項１から１１までのいずれか一項に記載の半導体デバイス。
【請求項１３】
前記深部遮蔽パターンが、前記ゲート・トレンチ下方で延在する連続した深部遮蔽領域を含み、前記深部遮蔽接続パターンが、前記ゲート・トレンチの前記第１の側壁内の連続した深部遮蔽接続領域を含む、請求項１から１２までのいずれか一項に記載の半導体デバイス。
【請求項１４】
前記ワイド・バンドギャップ半導体が、シリコン・カーバイドを含む、請求項１から１３までのいずれか一項に記載の半導体デバイス。
【請求項１５】
活性領域及び終端領域を有する半導体層構造であって、第１の導電型を有するワイド・バンドギャップ半導体材料を含むドリフト領域を備える、半導体層構造と、
前記半導体層構造の上部内に形成された前記活性領域内の複数のゲート・トレンチであって、第１の方向に延在し、前記第１の方向と垂直な第２の方向で互いから間隔を空けられている、複数のゲート・トレンチと、
前記第１の導電型と反対の第２の導電型を有するドーパントでドーピングされた複数の深部遮蔽パターンであって、それぞれのゲート・トレンチ下方の前記半導体層構造内に配置される、複数の深部遮蔽パターンと、
前記半導体層構造の前記上部内に形成された前記終端領域内の複数の終端トレンチと、
前記第２の導電型を有するドーパントでドーピングされた複数の終端構造であって、前記それぞれの終端トレンチの下方の前記半導体層構造内に配置される、終端構造とを備える、半導体デバイス。
【請求項１６】
各終端構造がさらに、前記それぞれの終端トレンチの少なくとも１つの側壁内に延在する、請求項１５に記載の半導体デバイス。
【請求項１７】
前記それぞれのゲート・トレンチの第１の側壁内で前記第２の導電型を有する複数の深部遮蔽接続パターンをさらに備え、各深部遮蔽接続パターンが、複数の前記深部遮蔽パターンのうちのそれぞれの１つを共通のソース・コンタクトに電気的に接続する、請求項１５又は１６に記載の半導体デバイス。
【請求項１８】
前記それぞれのゲート・トレンチの前記第２の側壁内の前記第１の導電型を有する複数の半導体チャネル領域をさらに備える、請求項１５から１７までのいずれか一項に記載の半導体デバイス。
【請求項１９】
各半導体チャネル領域が、複数の前記深部遮蔽接続パターンのうちのそれぞれの１つの一部分を含む前記第１の側壁の正反対の部分である、請求項１５から１８までのいずれか一項に記載の半導体デバイス。
【請求項２０】
前記終端構造がまた、前記それぞれの終端トレンチの第１の部分の外側側壁ではなく、内側側壁内へ、且つ前記それぞれの終端トレンチの第２の部分の内側側壁でなく、外側側壁内へと延在する、請求項１５から１９までのいずれか一項に記載の半導体デバイス。
【請求項２１】
各深部遮蔽パターンの底部が、各終端構造の底部として前記半導体層構造内でほぼ同一の深さである、請求項１５から２０までのいずれか一項に記載の半導体デバイス。
【請求項２２】
前記ワイド・バンドギャップ半導体が、シリコン・カーバイドを含む、請求項１５から２１までのいずれか一項に記載の半導体デバイス。
【請求項２３】
ワイド・バンドギャップ半導体層構造を基板上に形成するステップであって、前記半導体層構造は、第１の導電型を有するドリフト領域を備える、ステップと、
複数のゲート・トレンチを前記半導体層構造の上部内に形成するステップであって、前記ゲート・トレンチは、第１の方向に延在し、前記第１の方向と垂直な第２の方向で互いから間隔を空けられており、各ゲート・トレンチは、底面と、前記第１の方向に延在する第１の側壁と、前記第１の方向に延在する第２の側壁とを備える、ステップと、
前記第１の導電型と反対の前記第２の導電型を有するドーパントを前記ゲート・トレンチの前記底面及び前記第１の側壁内に注入するステップとを含む、半導体デバイス形成方法。
【請求項２４】
前記第２の導電型を有する前記ドーパントが、角度設定イオン注入を用いて前記ゲート・トレンチの前記第１の側壁内に注入される、請求項２３に記載の方法。
【請求項２５】
前記半導体デバイスが、前記半導体層構造の第１の主面上の第１のソース／ドレイン・コンタクトと、前記第１の主面と反対の前記半導体層構造の第２の主面上の第２のソース／ドレイン・コンタクトとを備える垂直方向の半導体デバイスである、請求項２３又は２４に記載の方法。
【請求項２６】
前記半導体層構造が、前記ゲート・トレンチ間に前記第２の導電型を有する複数のウェル領域を備える、請求項２３から２５までのいずれか一項に記載の方法。
【請求項２７】
前記ゲート・トレンチの前記底面内に注入される前記第２の導電型ドーパントが、前記それぞれのゲート・トレンチ下方の複数の深部遮蔽パターンを形成し、前記ゲート・トレンチの前記第１の側壁内に注入される前記第２の導電型ドーパントが、前記深部遮蔽領域を前記それぞれのウェル領域に電気的に接続する複数の深部遮蔽接続パターンを形成する、請求項２３から２６までのいずれか一項に記載の方法。
【請求項２８】
チャネル領域が、前記ゲート・トレンチの前記それぞれの第２の側壁内に形成される、請求項２３から２７までのいずれか一項に記載の方法。
【請求項２９】
各チャネル領域が、複数の前記深部遮蔽接続パターンのうちのそれぞれの１つの一部分の正反対である、請求項２３から２８までのいずれか一項に記載の方法。
【請求項３０】
前記ウェル領域が、前記半導体層構造であり、前記半導体層構造は、単一のエピタキシャル成長工程で形成される、請求項２３から２９までのいずれか一項に記載の方法。
【請求項３１】
前記ゲート・トレンチの前記第１の側壁が、前記半導体層構造の上部に関して８０度より小さい角度で傾けられる、請求項２３から３０までのいずれか一項に記載の方法。
【請求項３２】
前記半導体デバイスの終端領域内に終端構造を形成するステップをさらに含み、前記終端構造が、前記深部遮蔽パターン及び前記深部遮蔽接続パターンと同時にイオン注入よって形成される、請求項２３から３１までのいずれか一項に記載の方法。
【請求項３３】
前記終端構造を形成するステップが、
前記終端領域内に複数の終端トレンチを形成するステップと、
前記第２の導電型を有するドーパントを用いて各終端トレンチの底面及び第１の側壁に注入するステップとを含む、請求項２３から３２までのいずれか一項に記載の方法。
【請求項３４】
前記終端トレンチの前記底面及び第１の側壁が、角度設定イオン注入により形成される、請求項２３から３３までのいずれか一項に記載の方法。
【請求項３５】
前記ゲート・トレンチの前記第２の側壁内に第２の導電型ドーパントを注入するために、第２の角度設定イオン注入を形成するステップをさらに含む、請求項２３から３４までのいずれか一項に記載の方法。
【請求項３６】
各深部遮蔽パターンが、各ゲート・トレンチ下方に複数の間隔を空けられた深部遮蔽領域を備える、請求項２３から３５までのいずれか一項に記載の方法。
【請求項３７】
前記ワイド・バンドギャップ半導体が、シリコン・カーバイドを含む、請求項２３から３６までのいずれか一項に記載の方法。
【請求項３８】
前記角度設定イオン注入の少なくとも一部分が、垂直方向注入から２から１５度の間の注入角度にある、請求項２３から３７までのいずれか一項に記載の方法。
【請求項３９】
前記角度設定イオン注入が、ドーパントを２つ以上の角度で、且つ２つ以上の注入エネルギーで注入する、請求項２３から３８までのいずれか一項に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
米国政府の利益に関する言明
本発明は、協力協定番号Ｗ９１１ＮＦ−１２−２−００６４の下で陸軍研究所から資金提供された政府の助成を受けてなされたものである。政府は、本発明について一定の権利を有する。
【０００２】
本発明は、パワー半導体デバイスに関し、より詳細には、ゲート・トレンチを備えるパワー半導体デバイス及びそのようなデバイスの製造方法に関する。
【背景技術】
【０００３】
パワー半導体デバイスは、大電流を伝送し、高電圧をサポートするために使用される。多種多様なパワー半導体デバイスが当技術分野で知られており、それは、例えば、パワー金属酸化膜半導体電界効果トランジスタ（「ＭＯＳＦＥＴ：Ｍｅｔａｌ  Ｏｘｉｄｅ  Ｓｅｍｉｃｏｎｄｕｃｔｏｒ  Ｆｉｅｌｄ  Ｅｆｆｅｃｔ  Ｔｒａｎｓｉｓｔｏｒ」）、バイポーラ接合トランジスタ（「ＢＪＴ：ｂｉｐｏｌａｒ  ｊｕｎｃｔｉｏｎ  ｔｒａｎｓｉｓｔｏｒ」）、絶縁ゲート・バイポーラ・トランジスタ（「ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ」）、接合障壁ショットキー・ダイオード、ゲート・ターンオフ・サイリスタ（「ＧＴＯ：Ｇａｔｅ  Ｔｕｒｎ−Ｏｆｆ  Ｔｒａｎｓｉｓｔｏｒ」）、ＭＯＳ制御サイリスタ、及び多様な他のデバイスを含む。これらのパワー半導体デバイスは通常、シリコン・カーバイド（「ＳｉＣ」）又は窒化ガリウム（「ＧａＮ」）に基づく半導体材料などの、ワイド・バンドギャップ半導体材料から製造される。本明細書では、ワイド・バンドギャップ半導体材料は、１．４０ｅＶを超えるバンドギャップ有する半導体材料を示す。
【０００４】
パワー半導体デバイスは、横方向の構造又は垂直方向の構造を有し得る。横方向の構造を有するデバイスでは、デバイス（例えば、ドレイン、ゲート、及びソース）の端子は、半導体層構造の同一の主面（すなわち、上面又は底面）にある。それとは対照的に、垂直方向の構造を有するデバイスでは、少なくとも１つの端子が、半導体層構造の各主面上に（例えば、垂直方向のＭＯＳＦＥＴでは、ソースは、半導体層構造の上面に存在し、ドレインは、半導体層構造の下面に存在し得る）設けられる。半導体層構造は、下地基板を含んでも、含まなくてもよい。本明細書では、用語「半導体層構造」は、半導体基板及び／又は半導体エピタキシャル層などの１つ又は複数の半導体層を含む構造を示す。
【０００５】
従来のパワー半導体デバイスは通常、第１の導電型（例えば、ｎ型の基板）を有するシリコン・カーバイドなどの半導体基板を有し、その上に第１の導電型（例えば、ｎ型の）を有するエピタキシャル層構造が形成される。このエピタキシャル層構造の部分（１つ又は複数の別個の層を含み得る）は、パワー半導体デバイスのドリフト領域として機能する。デバイスは通常、ｐｎ接合などの接合を有する、１つ又は複数のパワー半導体デバイスを含む、「活性領域」を備える。活性領域は、ドリフト領域の上及び／又は中に形成され得る。活性領域は、逆バイアス方向の電圧を遮断し、正バイアス方向の電流を供給する主要接合として機能する。パワー半導体デバイスは、活性領域に隣接する終端領域にエッジ終端をさらに含み得る。１つ又は複数のパワー半導体デバイスが基板上に形成され得て、各パワー半導体デバイスは通常、各自のエッジ終端を含むことになる。基板が完全に処理された後、完成した構造はダイシングされ、別個のエッジ終端されたパワー半導体デバイスを分離し得る。パワー半導体デバイスは、ユニット・セル構造を有し得て、その構造においては、各パワー半導体デバイスの活性領域は、互いに並行に配置され共に単一のパワー半導体デバイスとして機能する、複数の別個の「ユニット・セル」デバイスを備える。
【０００６】
パワー半導体デバイスは、大電圧及び／又は電流を、（正の又は逆の遮断状態で）遮断する又は（正の動作状態で）通過させるように設計される。例えば、遮断状態では、パワー半導体デバイスは、数百又は数千ボルトの電位に耐えるように設計され得る。しかしながら、印加された電圧が、デバイスが遮断するように設計された電圧レベルに近づく又は超過すると、無視できないレベルの電流がパワー半導体デバイスを通り流れ始める可能性がある。通常「漏洩電流」と呼ばれるそのような電流は、著しく好ましくない可能性がある。漏洩電流は、デバイスの設計電圧遮断能力を超えて増大される場合、流れ始め得て、数ある中でも、ドリフト領域のドーピング及び厚さの関数であり得る。漏洩電流は、デバイスのエッジ終端及び／又は１次接合の不全などの他の理由のために発生し得る。デバイスに印加される電圧が破壊電圧を超えて危険なレベルまで増大される場合、増大する電界は、半導体デバイス内部で制御不可能で所望されない電荷キャリアの逃げが発生する原因となり、アバランシェ降伏として知られる状態をもたらし得る。
【０００７】
パワー半導体デバイスはまた、無視できない量の漏洩電流がデバイスの設計破壊電圧より低い電圧レベルで流れることを許し始める可能性がある。特に、漏洩電流は、電界集中効果により高電界が発生し得る活性領域のエッジで、流れ始める可能性がある。この電界集中（及び付随する増大する漏洩電流）を低減するために、上述のエッジ終端が、パワー半導体デバイスの活性領域の一部又は全部を取り囲むように設けられ得る。これらのエッジ終端は、電界をより大きな面積へと展開させ、それにより電界の集中を低減させ得る。
【０００８】
ＭＯＳＦＥＴトランジスタを含む垂直方向のパワー半導体デバイスは、トランジスタのゲート電極が、半導体層構造の上に形成される標準的ゲート電極設計を有し得、又は別法として半導体層構造内部のトレンチ内に埋め込まれたゲート電極を備え得る。埋め込みゲート電極を備えるＭＯＳＦＥＴは通常、ゲート・トレンチＭＯＳＦＥＴと呼ばれる。標準的ゲート電極設計により、各ユニット・セル・トランジスタのチャネル領域は、ゲート電極下方で水平方向に配置される。対照的に、ゲート・トレンチＭＯＳＦＥＴ設計では、チャネルは垂直方向に配置される。ゲート・トレンチＭＯＳＦＥＴは、改良された性能を提供し得るが、通常、より複雑な製造工程を必要とする。
【発明の概要】
【課題を解決するための手段】
【０００９】
本発明の実施例に従って、ワイド・バンドギャップ半導体材料を含み、第１の導電型を有するドリフト領域を備える半導体層構造を含む、半導体デバイスが、提供される。ゲート・トレンチが、半導体層構造の上部内に設けられ、そのゲート・トレンチは、半導体層構造の上部における第１の方向に延在する第１及び第２の対向する側壁を有する。ワイド・バンドギャップ半導体材料がシリコン・カーバイドであるいくつかの実施例では、ゲート・トレンチの側壁は、シリコン・カーバイドのシリコン面（０００１）の結晶面に対して９０度配向するＡ面｛１１−２０｝又はＭ面｛１−１００｝の結晶面群などの、シリコン・カーバイドの結晶面に沿って配向し得て、そのシリコン面は、典型的なシリコン・カーバイド・ウェハ表面の結晶面から数度に存在する。又は、ゲート・トレンチは、これらの結晶面群から小角度で、又は結晶面のＲ面｛０−３３−８｝群などの他の面の近傍に形成され得る。これらのデバイスは、ゲート・トレンチの底面下方の半導体層構造において、第１の導電型と反対の第２の導電型を有する深部遮蔽パターンと、ゲート・トレンチの第１の側壁内に、第２の導電型を有する深部遮蔽接続パターンとをさらに備え得る。最後に、デバイスは、ゲート・トレンチの第２の側壁内に第１の導電型を有する半導体チャネル領域を備え得る。
【００１０】
いくつかの実施例では、半導体チャネル領域は、深部遮蔽接続パターンの一部分を含む第１の側壁の一部分の正反対の第２側壁の一部分であり得る。
【００１１】
いくつかの実施例では、半導体層構造半導体層構造は、第２の導電型を有するウェル領域をさらに備え得て、深部遮蔽接続パターンは、深部遮蔽パターンをウェル領域に電気的に接続し得る。
【００１２】
いくつかの実施例では、ゲート・トレンチは、半導体デバイスの活性領域内に位置し得て、半導体デバイスは、活性領域を囲む終端領域をさらに備え得る。終端領域は、半導体層構造の上部に複数の終端トレンチを備え得る。
【００１３】
いくつかの実施例では、半導体デバイスは、それぞれの終端トレンチ下方に設けられる第２の導電型を有する複数の終端構造を更に備え得る。
【００１４】
いくつかの実施例では、終端構造はさらに、それぞれの終端トレンチの第１の部分の外側側壁ではなく、内側側壁内へと延在し得て、それぞれの終端トレンチの第２の部分の内側側壁でなく、外側側壁内へと延在し得る。
【００１５】
いくつかの実施例では、深部遮蔽パターンの底部は、各終端構造の底部として半導体層構造内でほぼ同一の深さであり得る。いくつかの実施例では、終端構造は、ガード・リングであり得る。
【００１６】
いくつかの実施例では、ゲート・トレンチの第１の側壁は、半導体層構造の上部に関して８０度より小さい角度で傾けられ得る。
【００１７】
いくつかの実施例では、深部遮蔽パターンは、ゲート・トレンチ下方に複数の間隔を空けられた深部遮蔽領域を備え得て、深部遮蔽接続パターンは、ゲート・トレンチの第１の側壁内に複数の間隔を空けられた深部遮蔽接続を備え得る。半導体チャネル領域は、第１及び第２の深部遮蔽接続領域間にある第１の側壁の一部分の反対側の第２の側壁の一部分であり得る。
【００１８】
いくつかの実施例では、深部遮蔽パターンは、ゲート・トレンチ下方で延在する連続した深部遮蔽領域であり得て、深部遮蔽接続パターンは、ゲート・トレンチの第１の側壁内の連続した深部遮蔽接続領域であり得る。
【００１９】
いくつかの実施例では、ワイド・バンドギャップ半導体は、シリコン・カーバイドであり得る。
【００２０】
本発明のさらなる実施例に従って、活性領域及び終端領域を有する半導体層構造を備える、半導体デバイスが提供される。半導体層構造は、第１の導電型を有するドーパントでドーピングされたワイド・バンドギャップ半導体材料を含むドリフト領域を含む。複数のゲート・トレンチは、半導体層構造の上部内に形成された活性領域内に設けられ、そのゲート・トレンチは、第１の方向に延在し、第１の方向と垂直な第２の方向で互いから間隔を空けられている。半導体デバイスは、第１の導電型と反対の第２の導電型を有するドーパントでドーピングされた複数の深部遮蔽パターンをさらに備え得て、その深部遮蔽パターンは、それぞれのゲート・トレンチ下方の半導体層構造内に配置される。デバイスは、半導体層構造の上部内に形成された終端領域内に複数の終端トレンチをさらに備える。最後に、半導体デバイスは、第２の導電型を有するドーパントでドーピングされた複数の終端構造を備え、その終端構造は、それぞれの終端トレンチの下方の半導体層構造内に配置される。
【００２１】
いくつかの実施例では、各終端構造はさらに、それぞれの終端トレンチの少なくとも１つの側壁内に延在し得る。
【００２２】
いくつかの実施例では、半導体デバイスは、それぞれのゲート・トレンチの第１の側壁内で第２の導電型を有する複数の深部遮蔽接続パターンをさらに備え得る。各深部遮蔽接続パターンは、複数の深部遮蔽パターンのうちのそれぞれの１つを共通のソース・コンタクトに電気的に接続し得る。
【００２３】
いくつかの実施例では、半導体デバイスは、それぞれのゲート・トレンチの第２の側壁内で第１の導電型を有する複数の半導体チャネル領域をさらに備え得る。
【００２４】
いくつかの実施例では、各半導体チャネル領域は、複数の深部遮蔽接続パターンのうちのそれぞれの１つの一部分を含む第１の側壁の正反対の部分であり得る。
【００２５】
いくつかの実施例では、終端構造は、それぞれの終端トレンチの第１の部分の外側側壁ではなく、内側側壁内へ、それぞれの終端トレンチの第２の部分の内側側壁でなく、外側側壁内へと延在し得る。
【００２６】
いくつかの実施例では、各深部遮蔽パターンの底部は、各終端構造の底部として半導体層構造内でほぼ同一の深さであり得る。
【００２７】
いくつかの実施例では、ワイド・バンドギャップ半導体は、シリコン・カーバイドであり得る。
【００２８】
やはり本発明のさらなる実施例に従って、半導体デバイスを形成する方法が提供され、ワイド・バンドギャップ半導体層構造は、基板上に形成され、その半導体層構造は、第１の導電型を有するドリフト領域を備える。複数のゲート・トレンチは、半導体層構造の上部内に形成され、そのゲート・トレンチは、第１の方向に延在し、第１の方向と垂直な第２の方向で互いから間隔を空けられており、各ゲート・トレンチは、底面と、第１の方向に延在する第１の側壁と、第１の方向に延在する第２の側壁とを備える。第１の導電型と反対の第２の導電型を有するドーパントは、ゲート・トレンチの底面及び第１の側壁内に注入される。
【００２９】
いくつかの実施例では、第２の導電型を有するドーパントは、角度設定イオン注入を用いてゲート・トレンチの第１の側壁内に注入され得る。
【００３０】
いくつかの実施例では、半導体デバイスは、半導体層構造の第１の主面上の第１のソース／ドレイン・コンタクトと、第１の主面と反対の半導体層構造の第２の主面上の第２のソース／ドレイン・コンタクトとを備える垂直方向の半導体デバイスであり得る。
【００３１】
いくつかの実施例では、半導体層構造は、ゲート・トレンチ間に第２の導電型を有する複数のウェル領域を備え得る。
【００３２】
いくつかの実施例では、ゲート・トレンチの底面内に注入される第２の導電型ドーパントは、それぞれのゲート・トレンチ下方に複数の深部遮蔽パターンを形成し得て、ゲート・トレンチの第１の側壁内に注入される第２の導電型ドーパントは、深部遮蔽領域をそれぞれのウェル領域に電気的に接続する複数の深部遮蔽接続パターンを形成し得る。
【００３３】
いくつかの実施例では、チャネル領域は、ゲート・トレンチのそれぞれの第２の側壁内に形成され得る。
【００３４】
いくつかの実施例では、各チャネル領域は、複数の深部遮蔽接続パターンのうちのそれぞれの１つの一部分の正反対であり得る。
【００３５】
いくつかの実施例では、ウェル領域は、半導体層構造内にあり得て、その半導体層構造は、単一のエピタキシャル成長工程で形成され得る。
【００３６】
いくつかの実施例では、ゲート・トレンチの第１の側壁は、半導体層構造の上部に関して８０度より小さい角度で傾けられ得る。
【００３７】
いくつかの実施例では、終端構造は、半導体デバイスの終端領域内に形成され得る。終端構造は、深部遮蔽パターン及び深部遮蔽接続パターンと同時にイオン注入よって形成され得る。
【００３８】
いくつかの実施例では、終端構造を形成するステップは、終端領域内に複数の終端トレンチを形成するステップと、第２の導電型を有するドーパントを用いて各終端トレンチの底面及び第１の側壁に注入するステップとを含む。
【００３９】
いくつかの実施例では、終端トレンチの底面及び第１の側壁は、角度設定イオン注入により形成され得る。
【００４０】
いくつかの実施例では、第２の角度設定イオン注入が、ゲート・トレンチの第２の側壁内に第２の導電型ドーパントを注入するために、実施され得る。
【００４１】
いくつかの実施例では、各深部遮蔽パターンは、各ゲート・トレンチ下方に複数の間隔を空けられた深部遮蔽領域を備え得る。
【図面の簡単な説明】
【００４２】
【図１】第１の従来のゲート・トレンチ・パワーＭＯＳＦＥＴの概略断面図である。
【図２】第２の従来のゲート・トレンチ・パワーＭＯＳＦＥＴの概略断面図である。
【図３】第３の従来のゲート・トレンチ・パワーＭＯＳＦＥＴの概略断面図である。
【図４Ａ】本発明の実施例による、ゲート・トレンチ・パワーＭＯＳＦＥＴの一部分の概略平面図である。
【図４Ｂ】図４Ａの線４Ｂ−４Ｂに沿ってとられた図４Ａのゲート・トレンチ・パワーＭＯＳＦＥＴの概略断面図である。
【図５】角度設定ゲート・トレンチを備える本発明のさらなる実施例による、ゲート・トレンチ・パワーＭＯＳＦＥＴの概略断面図である。
【図６Ａ】本発明の実施例による、ｐ型チャネルシリコン・カーバイド絶縁ゲート・バイポーラ・トランジスタ（「ＩＧＢＴ」）の簡易化した回路図である。
【図６Ｂ】図６ＡのＩＧＢＴのユニット・セルの概略断面図である。
【図７Ａ】デバイスの終端領域内に形成されたエッジ終端を示す本発明のやはりさらなる実施例による、ゲート・トレンチ・パワーＭＯＳＦＥＴの概略断面図である。
【図７Ｂ】デバイスのエッジ終端をさらに詳細に示す図７Ａのゲート・トレンチ・パワーＭＯＳＦＥＴの概略平面図である。
【図８】図４Ａ〜４ＢのパワーＭＯＳＦＥＴの変更バージョンの平面図である。
【図９Ａ】図４Ａ〜４Ｂのゲート・トレンチ・パワーＭＯＳＦＥＴの製造方法を示す概略断面図である。
【図９Ｂ】図４Ａ〜４Ｂのゲート・トレンチ・パワーＭＯＳＦＥＴの製造方法を示す概略断面図である。
【図９Ｃ】図４Ａ〜４Ｂのゲート・トレンチ・パワーＭＯＳＦＥＴの製造方法を示す概略断面図である。
【図９Ｄ】図４Ａ〜４Ｂのゲート・トレンチ・パワーＭＯＳＦＥＴの製造方法を示す概略断面図である。
【図９Ｅ】図４Ａ〜４Ｂのゲート・トレンチ・パワーＭＯＳＦＥＴの製造方法を示す概略断面図である。
【図９Ｆ】図４Ａ〜４Ｂのゲート・トレンチ・パワーＭＯＳＦＥＴの製造方法を示す概略断面図である。
【図１０Ａ】本発明のさらなる実施例による、ゲート・トレンチ・パワーＭＯＳＦＥＴの一部分の概略平面図である。
【図１０Ｂ】図１０Ａの線１０Ｂ−１０Ｂに沿ってとられた図１０Ａのゲート・トレンチ・パワーＭＯＳＦＥＴの概略断面図である。
【図１０Ｃ】図１０Ａの線１０Ｃ−１０Ｃに沿ってとられた図１０Ａのゲート・トレンチ・パワーＭＯＳＦＥＴの概略断面図である。
【図１０Ｄ】図１０Ａの線１０Ｄ−１０Ｄに沿ってとられた図１０Ａのゲート・トレンチ・パワーＭＯＳＦＥＴの概略断面図である。
【図１１】図１０Ａ〜１０ＤのパワーＭＯＳＦＥＴの変更バージョンの設計を示す図１０Ａの線１０Ｃ−１０Ｃに沿ってとられた概略断面図である。
【図１２】本発明の実施例による、ゲート・トレンチ・パワー半導体デバイスの製造方法を示すフローチャートである。
【図１３】メサ・エッチングを用いて形成されたガード・リング・エッジ終端を備える本発明のさらなる実施例による、ゲート・トレンチ・パワーＭＯＳＦＥＴの概略断面図である。
【図１４】メサ・エッチングを用いて形成された接合終端拡張エッジ終端を備える本発明のやはりさらなる実施例による、ゲート・トレンチ・パワーＭＯＳＦＥＴの概略断面図である。
【図１５】ガード・リング・エッジ終端を備える本発明の追加の実施例による、ゲート・トレンチ・パワーＭＯＳＦＥＴの概略平面図である。
【発明を実施するための形態】
【００４３】
ワイド・バンドギャップ半導体パワーデバイスの製造における一課題は、パワー半導体デバイスのある一定の領域にｎ型又はｐ型の導電型を付与するために、ワイド・バンドギャップ半導体材料を不純物でドーピングすることがより困難であることである。これは、ゲート・トレンチを備える垂直方向のパワーデバイスに関して特にそうである、なぜなら例えばデバイスの上面から１〜５マイクロメートル以上などのデバイス内部の深いレベルに第２の導電型を有する層の内部に第１の導電型を有する領域を形成することが、多くの場合必要であるからである。このことが、パワー半導体デバイスがシリコン・カーバイド又は他のワイド・バンドギャップ半導体材料内に製造される際に、課題を呈し得る。
【００４４】
ｎ型及び／又はｐ型のドーパントで半導体材料をドーピングする主要な方法には、（１）その成長中に半導体材料をドーピングする、（２）ドーパントを半導体材料内に拡散させる、及び（３）ドーパントを半導体材料内に選択的に注入するためにイオン注入を使用する、がある。シリコン・カーバイドがエピタキシャル成長中にドーピングされるとき、ドーパントは、不均一に蓄積する傾向があり、その結果ドーパントの濃度は、例えばデバイスの動作及び／又は信頼性に悪影響を与え得る、±１５％で変動し得る。さらに、拡散によるドーピングは、シリコン・カーバイド、ガリウム窒化物、及び多様なワイド・バンドギャップ半導体デバイスにおいては選択肢とならない、なぜならｎ型及びｐ型のドーパントは、それらの材料内に高温であっても、良好に（又は全く）拡散しない傾向があるからである。
【００４５】
上述の制限のため、多くの場合イオン注入が、シリコン・カーバイドなどのワイド・バンドギャップ半導体材料をドーピングするために使用される。しかしながら、ゲート・トレンチ垂直方向パワーデバイスでは、深部遮蔽パターンをデバイスのウェル領域及び／又はゲート電極の下方に形成することが所望され得て、これらの深部遮蔽パターンは、多くの場合デバイス内部に１〜３マイクロメートル以上の深さまで延在する。イオンが注入される深さは、注入エネルギーに直接関係する、すなわち、半導体層内部に高エネルギーで注入されるイオンは、層内部により深く達する傾向がある。したがって、イオン注入により深部遮蔽パターンを形成することは、高エネルギー注入を必要とする。ドーパント・イオンが、半導体層内に注入されるとき、イオンは、半導体層の結晶格子に損傷を与え、この損傷は通常、熱アニールによって部分的にのみ修復され得る。その上、格子損傷の量も、より高いエネルギーでの注入がより低いエネルギーでの注入より多くの格子損傷を引き起こす傾向をもつことにより、注入エネルギーに直接関係し、イオン注入の均一性も、注入深さの増大と共に低下する傾向がある。したがって、深さにより良好なドーピング均一性及び／又は受容可能なレベルの格子損傷を有する注入領域を形成するために、複数の連続するエピタキシャル成長／イオン注入ステップを実行し、深部注入を形成することが不可欠であり得る。このことは、製造工程の複雑さとコストを著しく増大させ得て、多くの事例において商業的に実現可能な選択肢とならない可能性がある。
【００４６】
多様な方法が、ゲート・トレンチ垂直方向パワー半導体デバイス内に深部遮蔽パターンを形成するために、従来使用されてきた。図１〜３は、いくつかの異なる方法を模式的に示す。
【００４７】
図１は、第１のワイド・バンドギャップパワーＭＯＳＦＥＴ１００の概略断面図である。図１に示すように、パワーＭＯＳＦＥＴ１００は、高濃度にドーピングされた（ｎ＋）ｎ型シリコン・カーバイド基板１１０を備える。低濃度にドーピングされた（ｎ−）シリコン・カーバイド・ドリフト領域１２０が、基板１１０上に設けられている。シリコン・カーバイド・ドリフト領域１２０の上部は、ｎ型シリコン・カーバイド電流拡散層（「ＣＳＬ」）１３０であり得る。ｎ型シリコン・カーバイド電流拡散層１３０は、ｎ型シリコン・カーバイド・ドリフト領域１２０の残りの部分と同一の処理において成長され得て、シリコン・カーバイド・ドリフト領域１２０の一部としてみなされ得る。ｎ型シリコン・カーバイド電流拡散層１３０は、より低濃度にドーピングされたｎ−シリコン・カーバイドであり得るｎ型シリコン・カーバイド・ドリフト領域１２０の残りの部分のドーピング濃度を超えるドーピング濃度を有する、中濃度にドーピングされた層であり得る。
【００４８】
間隔を空けられた高濃度にドーピングされた（ｐ＋）ｐ型シリコン・カーバイドの深部遮蔽パターン１４０は、ｎ型電流拡散層１３０の上面にイオン注入によって形成される。中濃度にドーピングされたｐ型シリコン・カーバイド層１７０が次に、ｎ型電流拡散層１３０の
上面と、ｐ＋シリコン・カーバイドの深部遮蔽パターン１４０との上にエピタキシャル成長よって形成される。この中濃度にドーピングされたｐ型シリコン・カーバイド層１７０は、デバイス１００のＰウェル１７２として機能する。高濃度にドーピングされたｐ＋シリコン・カーバイド領域１７４は、Ｐウェル１７２内にイオン注入により形成され、その下の深部遮蔽パターン１４０に電気的に接続される。Ｐウェル１７２は、高濃度にドーピングされた領域１７４隣接する中濃度にドーピングされたｐ型領域１７６をさらに備える。ｐ型領域１７４、１７６は、共にＰウェル１７２を形成する。トランジスタ・チャネルは、後述するように、Ｐウェル１７２の中濃度にドーピングされた領域１７６内に形成され得る。基板１１０、ドリフト領域１２０（電流拡散層１３０を備える）、及び中濃度にドーピングされたｐ型層１７０は、その内部に形成される多様な領域／パターンと共に、ＭＯＳＦＥＴ１００の半導体層構造１０６を構成する。
【００４９】
ゲート・トレンチ１８０は、半導体層構造１０６内に形成される。ゲート・トレンチ１８０は、中濃度にドーピングされたｐ型層１７０を通り延在し、Ｐウェル１７２を画定する。ゲート絶縁層１８２は、各ゲート・トレンチ１８０の底面及び側壁上に形成される。ゲート電極１８４は、それぞれのゲート・トレンチ１８０を充填するために、各ゲート絶縁層１８２上に形成される。垂直方向のチャネル領域１７８は、ゲート絶縁層１８２に隣接したＰウェル１７２内に設けられる。
【００５０】
高濃度にドーピングされたｎ＋シリコン・カーバイド・ソース領域１６０は、Ｐウェル１７２の上部内にイオン注入により形成される。ソース・コンタクト１９０は、高濃度にドーピングされたｎ型ソース領域１６０及びＰウェル１７２上に形成される。ドレイン・コンタクト１９２は、基板１１０の下面上に形成される。ゲート・コンタクト（図示せず）は、各ゲート電極１８４上に形成され得る。
【００５１】
高濃度にドーピングされたｐ＋シリコン・カーバイドの深部遮蔽パターン１４０は、Ｐウェル１７２の中濃度にドーピングされた部分１７６の下で延在する下部の横延在部１４２を備える。これらの横延在部１４２は、ゲート絶縁層１８２の角部を高電界から保護するための逆阻止動作中に、電界を遮断することを支援し得る。通常シリコン酸化物層として実装されるゲート絶縁層１８２が、過度に高電界を受ける場合、時間とともに劣化し、最終的にゲート電極１８４を下層の電流拡散層１３０から絶縁できなくなり得て、そのことがデバイス故障という結果をもたらし得る。
【００５２】
上述のパワーＭＯＳＦＥＴ１００の設計は、いくつかの潜在的な短所を有する。第１に、Ｐウェル１７２は通常、エピタキシャル成長中にドーピングされ、その結果、その領域１７４、１７６は、これらの領域を形成するために２回の別のｐ型ドーパント・イオン注入を必要とせずに、異なるドーピング濃度を有し得る。上述したように、ワイド・バンドギャップ半導体材料でのエピタキシャル成長中のドーピング時に、一貫したドーピング濃度を維持することは、困難であり得て、ドーピング・レベルの不均一性が、デバイス性能の低下及び／又はデバイス不良の可能性の増大という結果をもたらし得る。第２に、さらなるイオン注入ステップが、Ｐウェル１７２内の高濃度にドーピングされたｐ＋領域１７４を形成するために必要となり、このことが製造時間及びコストを増大させる。第３に、ゲート・トレンチ１８０及びＰウェル１７２の高濃度にドーピングされたｐ＋部分１７４が、その下の深部遮蔽パターン１４０に対して正確に位置合わせされることを保証するために、高精度な位置合せが、深部遮蔽パターン１４０の形成後に発生するゲート・トレンチ１８０の形成及び多様な他の処理ステップ中に必要となる。そのような高精度なアライメントを、製造環境において一貫して達成することは困難であり得て、達成されない場合、デバイス不良という結果をもたらし得る。
【００５３】
図２は、第２の従来のワイド・バンドギャップパワーＭＯＳＦＥＴ２００の概略断面図である。図１及び２を比較することによって分かるように、パワーＭＯＳＦＥＴ１００及び２００は、設計が類似している。その結果、２つのパワーＭＯＳＦＥＴ１００、２００の同一の又は同様の構成要素は、同一の参照符号で示されており、これらの同一の／同様の構成要素は、それらが既に上述されているので、パワーＭＯＳＦＥＴ２００に関して全体的に省略することにする。パワーＭＯＳＦＥＴ１００及び２００間の主要な差異は、パワーＭＯＳＦＥＴ内に備えられる高濃度にドーピングされたｐ＋深部遮蔽パターン２４０が、パワーＭＯＳＦＥＴ１００の深部遮蔽パターン１４０内に備えられる横延在部１４２を有さないことである。
【００５４】
パワーＭＯＳＦＥＴ２００は、単一のエピタキシャル成長工程で層１２０、１３０、及び１７０を成長させることによって、製造され得る。一連のトレンチは、続いてデバイスの上面に形成される。これらのトレンチの一つおきのものが、完成したデバイス２００でゲート・トレンチ１８０として機能する。マスク層が次に、デバイス上にゲート・トレンチとして機能しないことになるトレンチ（すなわち、一つおきのトレンチ）を露出させたままにして形成され得て、イオン注入処理が、複数の高濃度にドーピングされたｐ＋深部遮蔽パターン２４０を形成するために、これらの露出されたトレンチの底部内に実施され得る。さらなるエピタキシャル成長処理が、ゲート・トレンチとして機能しないことになるトレンチを半導体材料で充填するために実行され、Ｐウェル１７２の高濃度にドーピングされたｐ＋領域１７４を形成し得る。イオン注入ステップが次に、高濃度にドーピングされたｎ＋ソース領域１６０を形成するために実行され得る。次に、ゲート絶縁層１８２及びゲート電極１８４は、パワーＭＯＳＦＥＴ１００を用いて上述した同じ手法で形成され得る。
【００５５】
パワーＭＯＳＦＥＴ２００の設計は、上述したパワーＭＯＳＦＥＴ１００の多様な潜在的な問題を克服する。具体的には、ＭＯＳＦＥＴ２００は、ＭＯＳＦＥＴ１００の製造に存在した位置合せ問題を回避し、Ｐウェル１７２の高濃度にドーピングされたｐ＋領域１７４を形成するために別個のイオン注入ステップを必要としない。しかしながら、パワーＭＯＳＦＥＴ２００の１つの課題は、２倍多いトレンチの形成を必要とすることである。さらに、パワーＭＯＳＦＥＴ２００内の深部遮蔽パターン２４０が、ＭＯＳＦＥＴ１００の深部遮蔽パターン１４０では備えられていた横延在部１４２を備えないので、パワーＭＯＳＦＥＴ２００の電界遮断性能は、パワーＭＯＳＦＥＴ１００の電界遮断性能ほど良好でない可能性がある。
【００５６】
図３は、第３の従来のワイド・バンドギャップパワーＭＯＳＦＥＴ３００の概略断面図である。パワーＭＯＳＦＥＴ３００は、上述したパワーＭＯＳＦＥＴ１００、２００と設計は同様である。その結果、３つのパワーＭＯＳＦＥＴ１００、２００、３００の同一の又は同様の構成要素は、同一の参照符号で示されており、これらの同一の／同様の構成要素の説明は、パワーＭＯＳＦＥＴ３００に関して全体的に省略することにする。
【００５７】
パワーＭＯＳＦＥＴ１００、２００とパワーＭＯＳＦＥＴ３００との間の主要な差異は、パワーＭＯＳＦＥＴ３００が、パワーＭＯＳＦＥＴ１００、２００のＰウェル１７２の下に設けられた深部遮蔽パターン１４０、２４０とは対照的に、各ゲート・トレンチ１８０の下に設けられた深部遮蔽パターン３４０を備えることである。深部遮蔽パターン３４０は、逆阻止動作中にゲート絶縁層１８２の角部を高電界から保護することに非常に有効であり得る。しかしながら、深部遮蔽パターン３４０を提供することに伴う一つの潜在的な問題は、それらがＰウェル３７２に電気的に接続される必要があるということであり、深部遮蔽パターン３４０とＰウェル３７２との間に良好な電気的接続を形成することが、課題となり得る。その上、この電気的接続を形成することは通常、追加の処理ステップを必要とし、且つ／又はデバイス構造内に、例えば、デバイス内に備えられ得るユニット・セルの数を減少させる、追加の「面積」を専有し得る。
【００５８】
本発明の実施例に従って、一般に製造が簡単であるウェル領域に対して良好な電気的接続を有する、ゲート・トレンチの下層に深部トレンチ遮蔽パターンを有する、パワーＭＯＳＦＥＴ及びパワーＩＧＢＴなどのゲート・トレンチ・ワイド・バンドギャップ・パワー半導体デバイスが、提供される。いくつかの実施例では、ゲート・トレンチ・ワイド・バンドギャップ・パワー半導体デバイスは、単一の注入工程で、（１）ゲート・トレンチ下の深部遮蔽パターン、及び（２）その深部遮蔽パターンをデバイスのウェル領域に電気的に接続する深部遮蔽接続パターンの両方を形成する、角度設定イオン注入を用いて形成され得る。本発明の実施例による技術はさらに、例えば、デバイスの終端領域内のガード・リングなどの終端構造を形成するために使用され得て、その結果、終端構造は、デバイスの活性領域内に形成される深部遮蔽パターンとして、半導体層構造内部で同一の深さへと延在することになる。このことが、デバイスの性能をさらに改善し得る。
【００５９】
実例の実施例では、本発明の実施例による深部遮蔽パターンは、ゲート・トレンチが形成された後に、角度設定イオンイ注入を実施することによって形成され得る。角度設定イオン注入ステップは、ドーパント・イオンを、各ゲート・トレンチの底面と片方の側壁との両方の少なくとも一部分内に注入し、一方で、各ゲート・トレンチのもう一方の側壁内にはイオンを注入しない。ドーパント・イオンが、各ゲート・トレンチの底面内に注入され、それが既に半導体層構造内で１〜２マイクロメートルよりも深い可能性があるので、深部遮蔽パターンは、容易に所望の深さに注入され得て、通常比較的低い注入エネルギーを用いて注入され得る。このことは、格子構造への損傷を低減し、深部遮蔽パターン内のより高精度で均一なドーピング濃度を提供し得る。その上、ドーパント・イオンが、各ゲート・トレンチの片方の側壁内に注入され、その内部に深部遮蔽接続パターンを形成するので、電気的接続が、各深部遮蔽パターンから近傍のウェル領域へと形成される。ゲート・トレンチの反対側の側壁は、注入され得ず、したがってデバイスのチャネルはやはり、各ゲート・トレンチの片方の側面に設けられる。
【００６０】
さらなる実施例に従って、一対の角度設定イオン注入ステップが、上述の深部遮蔽パターン及び深部遮蔽接続パターンを形成するために実施され得る。第１の角度設定注入は、ドーパント・イオンをゲート・トレンチの第１の側壁及び底面内に注入し得て、第２の角度設定注入は、ドーパント・イオンをゲート・トレンチの第２の側壁及び底面に注入し得る。したがって、これらの実施例では、深部遮蔽接続パターンは、各ゲート・トレンチの両方の側壁上に形成され得る。これらの実施例では、各ゲート・トレンチの横及び下に延在する深部遮蔽パターン及び深部遮蔽接続パターンは、各ゲート・トレンチ下の複数の間隔を空けられた深部遮蔽領域及び深部遮蔽接続領域を有するようにセグメント化され得る。チャネル領域は、セグメント化された深部遮蔽領域と、深部遮蔽接続領域との間の中間に設けられ得る。
【００６１】
やはりさらなる実施例では、ゲート・トレンチは、傾斜した側壁を有し得る。ゲート・トレンチが、傾斜した側壁を備えるとき、深部遮蔽パターン及び深部遮蔽接続パターンは、ゲート・トレンチの片方又は両方の側壁が角度設定イオン注入を用いることなしに注入され得るので、垂直方向の（すなわち、角度設定されない）イオン注入処理を用いて形成され得る。角度設定イオン注入は、これらの実施例でも使用されてもよい。
【００６２】
本明細書で開示される深部遮蔽パターンを形成する新たな方法により、深部遮蔽パターン２４０が一つおきのトレンチの底部にだけ形成されるので、上述のパワーＭＯＳＦＥＴ２００内に備えられる深部遮蔽パターン２４０と比較して少なくとも２倍互いに近接した深部遮蔽パターンの形成が可能になる。したがって、本発明の実施例によるデバイスは、図２のパワーＭＯＳＦＥＴ２００に関して上述した技術を用いて形成されたデバイスと比較して、より良好な電界遮断とオン抵抗性能を示し得る。その上、深部遮蔽パターンを形成するために用いられる同一の注入ステップで、ゲート・トレンチ下の深部遮蔽パターンと、ウェル領域との間の電気的接続を形成することによって、この電気的接続の形成における図３のパワーＭＯＳＦＥＴ３００に関して上で説明した問題は、回避され得る。本発明の実施例による方法はまた、図１のパワーＭＯＳＦＥＴ１００の製造上必要な追加のエピタキシャル成長の必要性、及び関連する、複数のエピタキシャル成長ステップが実施されるときに発生する位置合せ問題を回避する。さらに、本発明の実施例によるデバイスは、より効果的であるゲート・トレンチ直下に深部遮蔽パターンを形成するが、上述した図１〜２のパワーＭＯＳＦＥＴ１００、２００ではそうはならない。
【００６３】
以下、本発明の実施の形態について図４Ａ〜１２を参照して説明する。本明細書で開示された異なる実施例の特徴は、多くの追加の実施例を提供するために、任意の方法で組み合わされ得ることが理解されよう。したがって、例えば、本明細書で説明される任意のＭＯＳＦＥＴの実施例の特徴は、任意のＩＧＢＴの実施例に組み込まれ得て、その逆もあり得る。別の実例として、本明細書で説明した各エッジ終端は、任意の実施例に使用されてよく、特定のエッジ終端を備える実施例に限定されない。したがって、本発明の技術概念の多様な特徴は、特定の実例に関して以下に説明されるが、これらの特徴は、多くの追加の実施例を提供するために、他の実施例に付加され、且つ／又は他の実施例の実例に代えて使用され得ることが理解されよう。したがって、本発明は、これらの異なる組合せを包含すると理解されるべきである。
【００６４】
図４Ａは、本発明の実施例による、ゲート・トレンチ・パワーＭＯＳＦＥＴ４００の概略平面図である。図４Ａの平面図では、ソース・コンタクト４９０は、下層の半導体層をより良好に示すために省略されている。図４Ｂは、図４Ａの線４Ｂ−４Ｂに沿ってとられたゲート・トレンチ・パワーＭＯＳＦＥＴ４００の概略断面図である。図４Ａ及び４Ｂでは、ゲート・トレンチの外側に延在する任意のゲート電極／コンタクト材料は、ＭＯＳＦＥＴの他の特徴をより明確に示すために、且つ図面を単純化するために、図面から省略されている。
【００６５】
まず図４Ａを参照すると、パワーＭＯＳＦＥＴ４００は、活性領域４０２と、活性領域４０２を囲む終端領域（図示せず）を備える。図４Ａ〜４Ｂは、並列に配置された複数のユニット・セル４０８を備える単一のパワーＭＯＳＦＥＴ４００を示す。ある実例のユニット・セル４０８が、図４Ｂの破線の四角によって示されている。パワーＭＯＳＦＥＴ４００は、図４Ｂで示したほぼ３つのユニット・セル４０８よりも多くのユニット・セルを備え得る。複数のパワーＭＯＳＦＥＴ４００は、単一のウェハ上に成長され得ることがさらに理解されよう。
【００６６】
図４Ａ〜４Ｂに示すように、パワーＭＯＳＦＥＴ４００は、高濃度にドーピングされた（ｎ＋）ｎ型ワイド・バンドギャップ半導体基板４１０を備える。基板４１０は、例えば単結晶４Ｈ−シリコン・カーバイド半導体基板を含み得る。基板４１０は、ｎ型不純物でドーピングされ得る（例えば、ｎ＋シリコン・カーバイド基板）。不純物は、例えば、窒素又はリンを含み得る。基板４１０のドーピング濃度は、他のドーピング濃度が使用されてもよいが、例えば、１×１０１８ａｔｏｍｓ／ｃｍ３から１×１０２１ａｔｏｍｓ／ｃｍ３の間であり得る。基板４１０は、任意の適切な厚さ（例えば、いくつかの実施例では、厚さ１００から５００マイクロメートルの間）であり得る。
【００６７】
低濃度にドーピングされた（ｎ−）シリコン・カーバイド・ドリフト領域４２０が、基板４１０上に設けられている。シリコン・カーバイド・ドリフト領域４２０は、シリコン・カーバイド基板４１０上のエピタキシャル成長によって形成され得る。シリコン・カーバイド・ドリフト領域４２０は、例えば３〜１００マイクロメートルの基板４１０上の垂直方向の高さを有する厚い領域であり得る。シリコン・カーバイド・ドリフト層４２０の上部は、ｎ型シリコン・カーバイド電流拡散層４３０を含み得る。電流拡散層４３０は、例えば、より低濃度にドーピングされたｎ−シリコン・カーバイド・ドリフト領域４２０の残りの部分のドーピング濃度を超える、ドーピング濃度を有する中濃度にドーピングされた電流拡散層４３０を提供するために、エピタキシャル成長によって、形成され得る。シリコン・カーバイド・ドリフト領域４２０のより低濃度にドーピングされた部分は、他のドーピング濃度が使用されてもよいが、例えば、１×１０１６ａｔｏｍｓ／ｃｍ３から５×１０１７ａｔｏｍｓ／ｃｍ３の間のドーピング濃度を有し得る。電流拡散層４３０は、他のドーピング濃度が使用されてもよいが、例えば、１×１０１７ａｔｏｍｓ／ｃｍ３から５×１０１８ａｔｏｍｓ／ｃｍ３の間のドーピング濃度を有し得る。いくつかの実施例では、電流拡散層４３０のドーピング濃度は、シリコン・カーバイド・ドリフト領域４２０のより低濃度にドーピングされた部分のドーピング濃度よりも、少なくとも１桁大きい濃度であり得る。
【００６８】
中濃度にドーピングされたｐ型シリコン・カーバイド４７０は、電流拡散層４３０の上に形成される。中濃度にドーピングされたｐ型シリコン・カーバイド層４７０は、ｎ型電流拡散層４３０を形成するために用いられる同一のエピタキシャル成長ステップ中に、ｎ型ドーパント・ソース・ガスが停止され、ｐ型ドーパント・ソース・ガスが開始されることで、形成され得る。他の実施例では、ドーピングされていない（又はわずかにドーピングされた）エピタキシャル層が、電流拡散層４３０上にエピタキシャル成長により成長され得て、次に中濃度にドーピングされたｐ型シリコン・カーバイド層４７０が、この層内にｐ型ドーパント・イオンを注入することによって形成され得る。イオン注入手法は、追加の処理ステップを必要とするが、中濃度にドーピングされたｐ型シリコン・カーバイド層４７０全体により一貫したドーピング・レベルを提供し得る。中濃度にドーピングされたｐ型シリコン・カーバイド層４７０は、例えば、５×１０１６／ｃｍ３から５×１０１７／ｃｍ３の間のドーピング濃度を有し得る。層４１０、４２０、４３０、４７０は、半導体層構造４０６を形成するために、ｎ型ドーピングからｐ型ドーピングの間で処理を停止し切り替えることで、全て単一のエピタキシャル成長処理内で成長され得る。
【００６９】
高濃度にドーピングされた（ｎ＋）ｎ型シリコン・カーバイド・ソース領域４６０は、中濃度にドーピングされたｐ型シリコン・カーバイド層４７０の上部内に形成され得る。ｎ型ソース領域４６０は、例えばイオン注入によって形成され得る。高濃度にドーピングされた（ｎ＋）ｎ型シリコン・カーバイド領域４６０は、ＭＯＳＦＥＴ４００のソース領域として機能する。ドリフト領域４２０／電流拡散層４３０及び基板４１０は共に、パワーＭＯＳＦＥＴ４００の共通のドレイン領域として機能する。
【００７０】
ゲート・トレンチ４８０は、ｎ＋シリコン・カーバイド領域４６０を通り（又はその脇を）、中濃度にドーピングされたｐ型シリコン・カーバイド層４７０を通り、ｎ型シリコン・カーバイド電流拡散層４３０の上側面内へとエッチングされる。ゲート・トレンチ４８０は、中濃度にドーピングされたｐ型シリコン・カーバイド層４７０を、ゲート・トレンチ４８０間に設けられる複数のｐ型ウェル領域（「Ｐウェル」）４７２へと転換させ得る。ゲート・トレンチ４８０は、図４Ｂに示すように、いくつかの実施例では、Ｕ字型断面を有し得る。ゲート・トレンチ４８０の底部エッジの丸みは、ゲート・トレンチ４８０の底部角部において、電界を低減することを支援し得る。丸みのある角部は、いくつかの実施例では、省略され得る。
【００７１】
各ゲート・トレンチ４８０は、第１の側壁４８１と、第１の側壁４８１に対向する第２の側壁４８３とを備える。第１及び第２の側壁４８１、４８３は各々、半導体層構造４０６の上面に沿った第１の方向に延在する。各側壁４８１、４８３は、ゲート・トレンチ４８０の側面部分（すなわち、わずかに傾斜した側壁）を画定する半導体層構造４０６の一部分を含む。第１及び第２の側壁４８１、４８３は、いくつかの実施例では、実質的に垂直方向の側壁であり、他の実施例では、第１及び第２の側壁４８１、４８３は、ゲート・トレンチ４８０の底面に対して、９０度よりわずかに大きい角度を有し得る。この増大された角度は、例えば、ゲート・トレンチ４８０を形成するために用いられるエッチング処理の結果であり得る（側壁の上部が、底部よりもエッチングで減らされ得るので）。やはり他の実施例では、ゲート・トレンチの第１及び第２の側壁は、図５を用いて説明するような、より顕著な傾斜を有する側壁を備えるよう、意図的に設計され得る。
【００７２】
ゲート・トレンチ４８０が形成された後、高濃度にドーピングされたｎ＋ソース領域を保護するために、マスクが形成される。次に、ｐ型ドーパントが、複数の高濃度にドーピングされた深部遮蔽パターン４４０及び複数の高濃度にドーピングされた深部遮蔽接続パターン４４４を形成するために、デバイスの上面内へ注入される。当業者に知られているように、ｎ型又はｐ型ドーパントなどのイオンは、所望のイオン種をイオン化し、そのイオンを所定の運動エネルギーで、イオン注入ターゲット・チャンバ内の半導体層の表面に向かうイオンビームとして加速することによって、半導体層又は領域内に注入され得る。所定の運動エネルギーに基づいて、所望のイオン種は、半導体層内へ、ある一定の深さに浸透し得る。
【００７３】
深部遮蔽パターン４４０は、ｎ型ドリフト領域４２０／電流拡散層４３０の上面内でそれぞれのゲート・トレンチ４８０の下層に形成され、深部遮蔽接続パターン４４４は、ゲート・トレンチ４８０の第１の側壁４８１内に形成される。各深部遮蔽接続パターン４４４は、複数の深部遮蔽パターン４４０のうちのそれぞれの１つから、Ｐウェル４７２を貫通し、半導体層構造４０６の上面へと延在する。各深部遮蔽接続パターン４４４は、複数の深部遮蔽パターン４４０のうちのそれぞれの１つをそれぞれのＰウェル４７２に電気的に接続し得る。ｐ型シリコン・カーバイド遮蔽パターン４４０は、例えば、ドリフト層４２０／電流拡散層４３０内の約１〜２マイクロメートルの深さへと延在し得る、しかしながら他のドーピング深さが使用されてもよい（例えば、０．５〜３マイクロメートル又は１〜３．５マイクロメートル）。各深部遮蔽パターン４４０は、付随する深部遮蔽接続パターン４４４を有し得る。深部遮蔽パターン４４０及びその付随する深部遮蔽接続パターン４４４は、ゲート・トレンチが半導体層構造４０６の上面に沿って延在する第１の方向に延在し得る。深部遮蔽パターン４４０及びその付随する深部遮蔽接続パターン４４４は、第１の方向と垂直である第２の方向において、互いから間隔を空けられ得る。
【００７４】
深部遮蔽パターン４４０及び深部遮蔽接続パターン４４４は、いくつかの実施例では、角度設定イオン注入を用いて形成され得る。注入角度αは、イオンがデバイスの上面と垂直である軸から注入される角度として定義される（図９Ｃを参照のこと）。いくつかの実施例では、注入角度αは、２から１５度の間程度に小さい角度であり得る。他の実施例では、注入角度αは、１５から４５度の間であり得る。やはり他の実施例では、注入角度αは、４５から８０度の間であり得る。これにより、ほとんどの各ゲート・トレンチ４８０の下層の深部ｐ型注入が可能になり、一方、各ゲート・トレンチ４８０の片方の側壁４８１が注入されると共にもう一方の側壁４８３は注入されない。いくつかの実施例では、ゲート・トレンチ４８０のエッチングに用いられる同一のマスク層は、深部遮蔽パターン４４０及び深部遮蔽接続パターン４４４の形成中に、イオン注入マスクとして使用され得る。注入の角度α及び／又は注入のエネルギーは、ゲート・トレンチ４８０の下層へ且つゲート・トレンチ４８０の第１の側壁４８１内への両方、所望のドーピング・レベル及びド−ピンング深さを実現するために、角度設定イオン注入の間変更され得ることが理解されよう。例えば、注入は、より低い注入角度でより高エネルギーを、より高い注入角度でより低いエネルギーを有し得る。
【００７５】
シリコン酸化物層などのゲート絶縁層４８２は、各ゲート・トレンチ４８０の底面及び側壁上に形成され得る。ゲート電極４８４は、各ゲート絶縁層４８２上に形成される。各ゲート電極４８４は、そのそれぞれのゲート・トレンチ４８０の残りの部分を充填し得る。ゲート電極４８４は、例えば、半導体ゲート電極又は金属ゲート電極を含み得る。ゲート・トレンチ４８０の向き、サイズ及び形状は、オン状態でのチャネル抵抗と、オフ状態での遮断性能との間の所望のバランスを提供するために、選択され得る。
【００７６】
ソース・コンタクト４９０は、高濃度にドーピングされたｎ型ソース領域４６０及び高濃度にドーピングされた深部遮蔽接続パターン４４４の上面上に形成され得る。ソース・コンタクト４９０は全て、単一のソース・コンタクトを形成するために、電気的に接続され得る。ドレイン・コンタクト４９２は、基板４１０の下面上に形成される。ソース及びドレイン・コンタクト４９０、４９２は、例えば、金属コンタクトを含み得る。ゲート・コンタクト（図示せず）は、各ゲート電極４８４に電気的に接続され得る。
【００７７】
高濃度にドーピングされたｐ型領域４７５は、深部遮蔽接続パターンと、ソース領域４６０との間の各Ｐウェル４７２の上部内に形成され得る（ソース領域４６０の幅を減少させる）。高濃度にドーピングされたｐ型領域４７５が、図４Ａ〜４Ｂの実施例に含まれないのに対して、破線の四角で示した４７５は、この領域が含まれるとき各ユニット・セル内に配置され得る位置を説明するために、図４Ｂのユニット・セル４０８のうちの１つ内に含められた。そのような高濃度にドーピングされたｐ型領域４７５は、例えば、各深部遮蔽接続パターン４４４が付随するソース・コンタクト４９０と直接接触するようになることを保証するには深部遮蔽接続パターン４４４の幅が十分でない場合、提供され得る。
【００７８】
垂直方向チャネル領域４７８は、各ゲート・トレンチ４８０の片方の側面（すなわち、各ゲート・トレンチ４８０の第２の側壁４８３）に沿ったゲート絶縁層４８２に隣接したＰウェル４７２内に形成される。電流は、電圧がゲート電極４８４に印加されるとき、ｎ型ソース領域４６０から、チャネル領域４７８を通り、ドリフト領域ドリフト領域４２０／電流拡散層４３０へと流れ得る。チャネルは、その代わりとして、各ゲート電極４８４のもう一方の側面上に（例えば、各ゲート・トレンチ４８０の第１の側壁４８１内に）提供され、ｐ型深部遮蔽接続パターン４４４は、それぞれのｐ型深部遮蔽パターン４４０をＰウェル４７２及びソース・コンタクト４９０に電気的に接続する第１の側壁４８１内に形成される。
【００７９】
ｐ型シリコン・カーバイド深部遮蔽パターン４４０は、デバイスが逆阻止状態（すなわち、デバイスがオフされているとき）で動作するとき、ドリフト領域４２０内で形成される電界が、ゲート絶縁層４８２へ向かって上方に広がる範囲を抑制することを支援し得る。電界は、過剰に高い場合、ゲート絶縁層４８２の下部を時間とともに劣化させ得て、それが最終的にデバイス故障という結果をもたらし得る。
【００８０】
パワーＭＯＳＦＥＴ４００は、図１〜３を用いて上で説明した、パワーＭＯＳＦＥＴ設計などの従来のパワーＭＯＳＦＥＴ設計を超えて、いくつかの利点を示し得る。第１に、ＭＯＳＦＥＴ４００は、ゲート・トレンチ４８０下の深部ｐ型遮蔽パターン４４０を備える。このことは、ゲート・トレンチの下でなくＰウェルの下にある深部遮蔽パターンを備える、図１及び２のパワーＭＯＳＦＥＴと比較して、改善された電界遮断を提供する。第２に、パワーＭＯＳＦＥＴ４００は、ｐ型深部遮蔽パターン４４０と、Ｐウェル４７２と、ソース電極４９０との間に延在する深部遮蔽接続パターン４４４の形態で、良好な電気的接続を有し得て、これらの接続は、ｐ型深部遮蔽パターン４４０を形成するために用いられる同一の処理ステップ内で形成され得る。第３に、エピタキシャル層の全てが、同一のステップ内で形成され得て、このことが、例えば上述の図１のパワーＭＯＳＦＥＴ１００と比較してＭＯＳＦＥＴ４００の製造を単純化し得る。第４に、パワーＭＯＳＦＥＴ４００は、デバイス４００の活性領域４０２内で、深部遮蔽パターン４４０への高導電率のｐ型接続を有する。第５に、パワーＭＯＳＦＥＴ４００は、図２のパワーＭＯＳＦＥＴ２００で必要とされるトレンチ数の半分のみを必要とする。第６に、パワーＭＯＳＦＥＴ４００は、パワーＭＯＳＦＥＴ１００が必要とするような高精度な位置合せを必要としない。
【００８１】
パワーＭＯＳＦＥＴ４００の構造は、Ａ面｛１１−２０｝及びＭ面｛１−１００｝などのＣ軸と垂直な高い電子移動度を有する、シリコン・カーバイド結晶面上に形成される、シリコン・カーバイドに基づくＭＯＳＦＥＴに関して、特に有利であり得る。
【００８２】
図５Ａは、本発明のさらなる実施例による、ゲート・トレンチ・パワーＭＯＳＦＥＴ５００の概略断面図である。パワーＭＯＳＦＥＴ５００は、ほぼ垂直の側壁を有するパワーＭＯＳＦＥＴ４００のゲート・トレンチ４８０とは対照的に、Ｖ字形状のゲート・トレンチ５８０を備える。パワーＭＯＳＦＥＴ５００は、図４Ａ〜４Ｂを用いて上で説明したパワーＭＯＳＦＥＴ４００と類似しているので、パワーＭＯＳＦＥＴの同様の要素は、同一の参照符号を用いて番号をつけられ、それらは既に上で説明済みなので、下でさらに説明しないことにする。続く説明は、パワーＭＯＳＦＥＴ５００とパワーＭＯＳＦＥＴ４００との間の差異に焦点を当てることにする。
【００８３】
図４Ｂと５とを比較することによって、理解できるように、パワーＭＯＳＦＥＴ４００と５００との間の主要な違いは、パワーＭＯＳＦＥＴ５００が傾斜した第１及び第２の側壁５８１、５８３を有するＶ字形状のゲート・トレンチ５８０を備えることである。各側壁の角度は、ゲート・トレンチ５８０と側壁との間の角度βとして、本明細書では定義する。ゲート絶縁層５８２及びゲート電極５８４は、ゲート・トレンチ５８０内に形成される。ゲート絶縁層５８２及びゲート電極５８４は、ＭＯＳＦＥＴ４００に関して上述したゲート絶縁層４８２及びゲート電極４８４と、それらがゲート・トレンチ５８０と合致するように異なる形状を有する以外は、同一であり得る。トレンチ５８０は、底部で幅がより狭く、上部で幅がより広い。パワーＭＯＳＦＥＴ５００を形成するために、深部遮蔽パターン５４０及び深部遮蔽接続パターン５４４を形成するイオン注入ステップ中に使用される、イオン注入角度αは、ゲート・トレンチ５８０の第１の側壁５８１に沿ったシリコン・カーバイド層がデバイスの上面まで全て十分に注入されることを保証するために、より大きくされることがある。さらに、深部遮蔽パターン５４０及び深部遮蔽接続パターン５４４は、パワーＭＯＳＦＥＴ４００内に備えられる深部遮蔽パターン４４０及び深部遮蔽接続パターン４４４の事例より多く片方の側面に逸らされ得る。より大きい注入角度αのため、より良好な電気的接続が、深部遮蔽領域５４０にもたらされ得る。
【００８４】
パワーＭＯＳＦＥＴ５００は、角度設定注入を用いて形成され得るが、他の実施例では、注入角度αが０である直交注入が使用され得る。ゲート・トレンチ５８０の角度を有する側壁５８１、５８３により、各ゲート・トレンチ５８０の第１の側壁５８１を形成するシリコン・カーバイド内への注入が可能になる。マスクが、各ゲート・トレンチ５８０の第２の側壁５８３内への注入を防止するために使用され得る。深部遮蔽パターン５４０及び深部遮蔽接続パターン５４４を形成するために角度設定イオン注入を用いる１つの利点は、角度設定イオン注入が用いられる場合、ゲート・トレンチ５８０を形成するエッチング・ステップ中に用いられるものと同一のマスクが、イオン注入マスクとして使用され得ることである。しかしながら、角度設定注入が、図７Ａ〜７Ｂを用いて下で説明するエッジ終端の形成に関して有し得る複雑さは、直交注入が角度設定注入の代わりに実施される場合、通常回避され得る。
【００８５】
パワーＭＯＳＦＥＴ５００の構造は、５４．７度の角度を有するＲ面などの、Ｃ軸と垂直でない高い電子移動度を有する、シリコン・カーバイド結晶面上に形成される、シリコン・カーバイドに基づくＭＯＳＦＥＴに関して、特に有利であり得る。
【００８６】
図４Ａ〜４Ｂ及び５の本実施例において、イオン注入角度αは、深部遮蔽パターン４４０、５４０の幅と、深部遮蔽接続パターン４４４、５４４の幅との間のトレードオフを包含し得る。注入角度αが、デバイスの上面と垂直な軸に対するゲート・トレンチ４８０、５８０の側壁の角度よりわずかに大きくなるように選択される場合、このとき、深部遮蔽パターン４４０、５４０の幅は、最大化され得るが、ゲート・トレンチ４８０、５８０の側壁内へほとんど発生しないことになる。したがって、注入角度αは、深部遮蔽接続パターン４４４、５４４を形成するために、増大され側壁内への十分な注入を獲得するが、深部遮蔽パターン４４０、５４０の幅を減少させる。
【００８７】
図６Ａは、本発明の実施例による、ｐ型チャネルシリコン・カーバイドＩＧＢＴ６００の簡易化した回路図である。図６Ｂは、図６ＡのＩＧＢＴ６００の概略断面図である。
【００８８】
図６Ａに示すように、ＩＧＢＴ６００は、ベース、エミッタ及びコレクタを有するｎｐｎシリコン・カーバイド・パワーＢＪＴ６０７を備える。ＩＧＢＴ６００は、ゲート、ソース及びドレインを有するシリコン・カーバイドＭＯＳＦＥＴ６０９をさらに備える。シリコン・カーバイドＭＯＳＦＥＴ６０９のソースは、シリコン・カーバイド・パワーＢＪＴ６０７のベースに電気的に接続され、シリコン・カーバイドＭＯＳＦＥＴ６０９のドレインは、シリコン・カーバイド・パワーＢＪＴ６０７のコレクタに電気的に接続される。慣例により、ＢＪＴ６０７のコレクタがＩＧＢＴ６００のエミッタ６０３であり、ＢＪＴ６０７のエミッタがＩＧＢＴ６００のコレクタ６０５であり、ＭＯＳＦＥＴ６０９のゲート６８４がＩＧＢＴ６００のゲート６０１である。
【００８９】
ＩＧＢＴ６００は、以下のように動作し得る。外部駆動回路（図示せず）が、ゲート・バイアス電圧をＭＯＳＦＥＴ６０９に印加するＩＧＢＴ６００のゲート６０１に接続される。この外部駆動回路が、ＭＯＳＦＥＴ６０９のしきい値電圧よりも大きい電圧を、ＩＧＢＴ６００のゲート６０１へ印加するとき、反転層が、ＩＧＢＴ６００のｐ＋エミッタ６０３をＢＪＴ６０７のベースに電気的に接続するチャネル６７８として機能する、ゲート６０１の近傍の半導体層内に形成される。なお、ＩＧＢＴ６００のゲート６０１は、ＭＯＳＦＥＴ６０９のゲート６８４であることに留意されたい。正孔は、ｐ＋エミッタ領域６０３から、チャネル６７６を通り、ＢＪＴ６０７のベース内に注入される。この正孔流が、ＢＪＴ６０７を駆動するベース電流として役割を果たす。この正孔流に応じて、電子がＩＧＢＴ６００のコレクタ６０５から、ＢＪＴ６０７のベースを横断して、ＩＧＢＴ６００のエミッタ６０３に注入される。したがって、シリコン・カーバイドＭＯＳＦＥＴ６０９は、シリコン・カーバイド・パワーＢＪＴ６０７を、電流駆動デバイスから電圧駆動デバイスへ変換し、これにより簡易化された外部駆動回路を可能にし得る。シリコン・カーバイドＭＯＳＦＥＴ６０９は、駆動トランジスタとしての役割を果たし、シリコン・カーバイド・パワーＢＪＴ６０７は、ＩＧＢＴ６００の出力トランジスタとしての役割を果たす。
【００９０】
図６Ｂは、パワーＩＧＢＴ６００のいくつかのユニット・セルを示す、図６ＡのＩＧＢＴ６００の一部分の概略断面図である。パワーＩＧＢＴ６００を形成するために、通常、多数のユニット・セルが、並列に実装されることが理解されよう。ＩＧＢＴ６００は、終端領域をさらに備え得る。本発明の実施例によるパワー半導体デバイス用の好適な終端領域の一例の実施例を、図７Ａ〜７Ｂを用いて以下で説明する。図７Ａ〜７Ｂで示した終端領域は、図６Ａ及び６ＢのＩＧＢＴ６００含まれ得ることが理解されよう。
【００９１】
図６Ｂに示すように、ＩＧＢＴ６００は、例えば、高濃度にドーピングされた（ｎ＋）ｎ型シリコン・カーバイド層６１０上に形成され得る。このｎ＋シリコン・カーバイド層６１０は、ＩＧＢＴ６００のコレクタ６０５としての役割を果たす（したがってＢＪＴ６０７のエミッタとしても）。ｐ＋シリコン・カーバイド電界ストッパ層６１５は、任意選択で層６１０上に設けられる。低濃度にドーピングされた（ｐ＋）ｐ型シリコン・カーバイド・ドリフト層６２０は、電界ストッパ層６１５上に設けられる。中濃度にドーピングされたｐ型シリコン・カーバイド電流拡散層６３０は、ドリフト領域６２０の上部に設けられる。ｐ型シリコン・カーバイド層６１５、６２０、６３０は、ＢＪＴ６０７のベースとして、且つＭＯＳＦＥＴ６０９のソース領域としての役割を果たす。シリコン・カーバイド層６１０、６１５、６２０、６３０は、後に除去される基板（図示せず）上に、エピタキシャル成長により形成され得る。
【００９２】
中濃度にドーピングされたｎ型シリコン・カーバイド層６７０は、エピタキシャル成長により、ｐ型シリコン・カーバイド電流拡散層６３０の上に形成され得る。この中濃度にドーピングされたｎ型シリコン・カーバイド層６７０は、デバイス内の複数のウェル６７２を形成するために使用されることになる。ゲート・トレンチ６８０は、ウェル６７２を画定するために、中濃度にドーピングされたｎ型シリコン・カーバイド層６７０内に形成される。ゲート・トレンチ６８０はまた、ｐ型電流拡散層６３０の上面内に延在し得る。ゲート・トレンチ６８０は各々、Ｕ字型断面を有し得る。
【００９３】
高濃度にドーピングされたｎ型シリコン・カーバイド深部遮蔽パターン６４０は、ゲート・トレンチ６８０の各々の下層に形成され、高濃度にドーピングされたｎ型シリコン・カーバイド深部遮蔽接続パターン６４４は、ゲート・トレンチ６８０の第１の側壁内に形成される。領域６４０、６４４は、パワーＭＯＳＦＥＴ４００の領域４４０、４４４が形成される同じ手法で（領域６４０、６４４が、ｐ型の代わりにｎ型をドーピングされること以外は）、本発明の実施例による角度設定イオン注入技術を用いて、形成され得る。ゲート・トレンチ６８０が、代わりに傾斜した（非垂直の）側壁を有するように形成される場合、そのとき深部遮蔽パターン６４０及び深部遮蔽接続パターン６４４は、ＭＯＳＦＥＴ５００を用いて上で説明した角度設定イオン注入の代わりに垂直方向イオン注入を用いて形成され得る。
【００９４】
次に、各ウェル６７２の上部が、高濃度にドーピングされたｎ＋シリコン・カーバイド・エミッタ領域６６２（ＢＪＴ６０７のコレクタとしての役割も果たす）を形成するためにイオン注入によってドーピングされ得る。高濃度にドーピングされた（ｐ＋）ｐ型シリコン・カーバイド・ドレイン領域６６０は、イオン注入によって、それぞれの高濃度にドーピングされたｎ型シリコン・カーバイド・エミッタ領域６６２に隣接するウェル６７２上部内に形成され得る。各ｐ型ドレイン領域６６０は、さらに高濃度にドーピングされたｎ型シリコン・カーバイド・エミッタ領域６６２のうちのそれぞれの１つに直接隣接し接触していることがある。ｐ＋シリコン・カーバイド・ドレイン領域６６０は、ＩＧＢＴ６００の共通ドレインとしての役割を果たす。オーム接触６９０は、ｎ＋シリコン・カーバイド・エミッタ領域６６２とｐ＋シリコン・カーバイド・ドレイン領域６６０とを接触させるために形成され、オーム接触６９２は、ｎ＋シリコン・カーバイド基板６１０の裏面上に形成される。
【００９５】
シリコン酸化物層などのゲート絶縁層６８２は、各ゲート・トレンチ６８０の底面及び側壁上に形成される。ＩＧＢＴ６００のゲート６０１としての役割を果たす、ゲート電極６８４は、それぞれのゲート・トレンチ６８０を充填するために、各ゲート絶縁層６８２上に形成される。ゲート電極６８４は、例えば、半導体ゲート電極又は金属ゲート電極を含み得る。ゲート・コンタクト（図示せず）は、各ゲート電極６８４に電気的に接続され得る。
【００９６】
ＭＯＳＦＥＴ６０９の垂直方向チャネル領域６７８は、各ゲート電極６８４の片方の側面に隣接するウェル６７２内に設けられる。これらの垂直方向チャネル６７８は、ｐ＋ドレイン領域６６０とｐ型電流拡散層６３０との間に延在する。
【００９７】
ここから、ＩＧＢＴ６００の動作を説明していく。ＭＯＳＦＥＴ６０９のしきい値電圧を超えるバイアス電圧が、ゲート６０１に印加されるとき、正孔流は、図６Ｂ内の実太線矢印によって示されるように、ＭＯＳＦＥＴ６０９のチャネル６７８を横断して、ＢＪＴ６０７のベース内に流れる。このベース電流に応答して、電子流（図６Ｂ内の破線矢印によって示されている）が、ＩＧＢＴ６００の高濃度にドーピングされたｎ型エミッタ領域から、ウェル６７０を通り、ＩＧＢＴ６００のコレクタ６０５に流れる。
【００９８】
図６Ａ〜６Ｂが、ｐチャネルＩＧＢＴを示すのに対し、ｎチャネルＩＧＢＴもまた、本発明の実施例に従って提供され得ることが理解されよう。例えば、図４Ａ〜４Ｂで示すＭＯＳＦＥＴ４００は、単純にｎ＋基板４１０をｐ型半導体層（例えば、高濃度にドーピングされたｐ型半導体層）で置き換えることによって、本発明の実施例によるｎチャネルＩＧＢＴへと転換され得る。
【００９９】
図７Ａは、デバイスの終端領域７０４内に形成されたエッジ終端を示す本発明のさらなる実施例による、ゲート・トレンチ・パワーＭＯＳＦＥＴ７００の概略断面図である。パワーＭＯＳＦＥＴ７００は、パワーＭＯＳＦＥＴ７００が複数のガード・リング７５０を備える終端領域７０４を有すること以外は、上述したパワーＭＯＳＦＥＴ４００と同一であり得る。ガード・リング７５０は、ＭＯＳＦＥＴ７００の終端領域７０４内に形成される終端トレンチ７８０の底面と、終端トレンチ７８０の第１の側壁７８１内とに形成され得る。パワーＭＯＳＦＥＴ７００の活性領域７０２は、図４Ａ〜４Ｂを用いて上述したパワーＭＯＳＦＥＴ４００の活性領域４０２と同一であり得るので、以後の説明は、ＭＯＳＦＥＴ７００の終端領域７０４に焦点を当てることにする。ガード・リング７５０は、この特定の実施例では、終端トレンチ７８０の下層及び側壁に形成されているのに対し、本明細書で示すように、このことは、他の実施例ではそうなっている必要はない。
【０１００】
図７Ａに示すように、パワーＭＯＳＦＥＴ７００は、デバイスの終端領域７０４内に形成される複数のガード・リング７５０を備える。図７Ｂの平面図では、ガード・リング７５０の下部は、終端トレンチ７８０内に形成された保護絶縁層７８２の下層であり、したがって各終端トレンチ７８０の第１の側壁７８１内に形成された各ガード・リング７５０の上部のみが確認できる。終端トレンチ７８０は、ゲート・トレンチ４８０と同時に形成され得て、ガード・リング７５０は、深部遮蔽パターン４４０及び深部遮蔽接続パターン４４４と同時に形成され得る。結果的に、ガード・リング７５０は、深部遮蔽パターン４４０として、電流拡散層４３０内に同じ深さで延在する。ガード・リング７５０（又は他の終端構造）を同じ深さでドリフト領域４２０／電流拡散層４３０内に、デバイスの活性領域７０２内の深部遮蔽パターン４４０として延在させることは、反転バイアス動作中の改善された遮断性能を提供し得る。図７Ａに示すように、終端領域７０４内では、活性領域７０２内に設けられたゲート電極４８４及びソース・コンタクト４９０は、省略される。
【０１０１】
ガード・リング７５０は、活性領域７０２を取り囲むために、終端領域７０４内に形成される。したがって、図７Ｂに示すように、各ガード・リング７５０は、上から見たとき、例えば、概して環状又は概して矩形形状を有し得る。ガード・リング７５０は、概して矩形形状を有し、角部は、電界集中を抑制するために丸みを帯びさせられ得る。そのような丸みを帯びた角部を有するガード・リング７５０を形成するために、終端トレンチ７８０は、ガード・リング７５０が終端トレンチ７８０の底面及び側壁内に注入することによって形成されるので、丸みを帯びた角部を有するように形成され得る。ガード・リング７５０は、終端構造を有し得る。パワーＭＯＳＦＥＴ７００などのパワー半導体デバイスが、遮断状態で動作されるとき、漏洩電流は、電圧が増大されるにつれて、活性領域のエッジで流れ始め得る。デバイスのエッジでの電界集中効果が、これらの領域内に増大された電界をもたらし得るので、漏洩電流は、これらのエッジ領域内を流れる傾向にある。デバイス上の電圧が破壊電圧を超えて危険なレベルまで増大される場合、増大する電界は、半導体デバイス内部での電荷キャリア逃散発生の原因となり、アバランシェ降伏をもたらし得る。アバランシェ降伏が発生すると、電流が急峻に増大し、制御不可能になり得て、アバランシェ降伏事象は、半導体デバイスを損傷させ又は破壊し得る。
【０１０２】
この電界集中（及び付随する増大する漏洩電流）を低減するために、ガード・リング７５０などの終端構造が、パワーＭＯＳＦＥＴ７００の活性領域７０２の周囲部又は全てに設けられ得る。これらのエッジ終端構造は、電界をより大きな面積へと展開させるように設計され得て、それにより電界の集中を低減させる。ガード・リングは、エッジ終端構造の周知の種類の１つである。図７Ａ〜７Ｂに示すように、ガード・リング７５０は、ｎ型電流拡散層４３０内で間隔を空けられたｐ型領域を備え得る。図７は、エッジ終端構造として２つのガード・リング７５０を使用するパワーＭＯＳＦＥＴ７００を示しているのに対して、異なる数のガード・リング７５０が使用され得て、他のエッジ終端構造が使用され得ることが理解されよう。例えば、他の実施例では、ガード・リング７５０は、接合終端拡張で置き換えられ得る。丸みのあるエッジ終端構造は、いくつかの実施例では、省略され得ることがさらに理解されよう。
【０１０３】
いくつかの実施例では、第２のイオン注入ステップが、エッジ終端を調整するために、実施され得る。２次イオン注入ステップは、ＭＯＳＦＥＴ７００の終端領域７０４の上面内にイオンを注入し得る。２次イオン注入は、調整の必要性によって、ｎ型又はｐ型ドーパント・イオンの何れかをデバイス内に注入し得る。図７Ａに示すように、ガード・リング７５０間の半導体領域７７６は、ｎ型領域を備え得る。図７Ａにさらに示すように、保護絶縁層７８２が、終端領域７０４内に適用され得る。保護絶縁層７８２は、ゲート絶縁層４８２と同時に形成され得る。いくつかの実施例では、各保護絶縁層７８２は、そのそれぞれの終端トレンチ７８０を充填し得る。高濃度にドーピングされたｐ型遷移領域７５２は、活性領域７０２と終端領域７０４との間に設けられ得る。ｐ型遷移領域７５２は、深部遮蔽領域４４０及びガード・リング７５０を形成するために実行されるイオン注入ステップ中にマスクの一部分を除去することによって、形成され得る。それはまた、いくつかの実施例では、別個の注入よって形成され得る。
【０１０４】
図７Ｂは、デバイスの終端領域７０４の構造を示す図７Ａのゲート・トレンチ・パワーＭＯＳＦＥＴ７００の概略平面図である。図７Ｂでは、活性領域７０２の構造的特徴は示されず、活性領域７０２は、終端領域７０４の詳細をより良好に示すために、通常存在し得るよりも小さく存在するように示されている。
【０１０５】
図７Ｂに示すように、２つの終端トレンチ７８０は、活性領域７０２を取り囲む。終端トレンチ７８０は、半導体層構造の上面内に形成され得る。半導体層構造の上部は、例えば、ドーピングされていない半導体材料又は低濃度にドーピングされたｎ型若しくはｐ型半導体材料を含み得る。示した実施例では、半導体層構造の最上部は、成長時に低濃度にドーピングされたｎ型である。
【０１０６】
図７Ｂでさらに示したように、保護絶縁層７８２は、示した実施例内の各終端トレンチ７８０の側壁及び底面上に形成される。保護絶縁層７８２は、他の実施例では省略され得る又は異なる材料で置き換えられ得る。図７Ａの左側に示したように、２つの終端トレンチ７８０の右側の側壁は、角度設定イオン注入により、ｐ型ドーパントで注入される。図７Ｂの左側に示すように、図７Ａで示した右側の側壁は、それぞれの終端トレンチ７８０の内側側壁に対応する。示すように、しかしながら、図７Ｂの右側では、活性領域７０２の反対側上に、角度設定イオン注入が、終端トレンチ７８０の右側の側壁内にｐ型ドーパントを再び注入するが、図７Ｂのデバイスの左側上では、右側の側壁が、終端トレンチ７８０の外側の側壁である。さらに、図７Ｂの上部及び底部の終端トレンチ７８０の側壁は、角度設定イオン注入ステップによって何れの側にも注入され得ない。この側壁の不均一な注入は、活性領域４０２を取り囲むトレンチ上への角度設定イオン注入の結果である。
【０１０７】
ガード・リング７５０を適切に動作させるために、活性領域７０２の異なる側面上にある終端トレンチ７８０の一部の位置は、それらが活性領域７０２の４つの側面の各々上で同一でないように変更され得る。例えば、図７Ａ〜７Ｂの実施例では、図７Ｂの右側での終端トレンチ７８０の部分は、活性領域７０２に、図７Ｂの左側での終端トレンチ７８０の部分よりわずかに近くあり得て、終端トレンチ７８０の部分の外側の側壁が、図７Ｂの右側上に注入され、終端トレンチ７８０の部分の内側の側壁が、図７Ｂの左側上に注入されることの事実を説明する。図７Ｂの平面図内の活性領域７０２の上下の終端トレンチ７８０の部分の距離及び／又は終端トレンチ７８０のこれらの部分の幅は、図７Ｂの左右の側面の終端トレンチ７８０の部分の距離及び幅と異なって作製され、図７Ｂ内の活性領域の上下の終端トレンチ７８０の部分の側壁が、注入されないという事実を説明する。例えば、活性領域７８０の上下の終端トレンチ７８０の部分は、終端領域７０４全体の電荷平衡を実現するために、図７Ｂの左右の終端トレンチ７８０の部分よりも広くされ得る。
【０１０８】
他の実施例では、終端領域７０４内に終端トレンチ７８０を形成する代わりに、メサ・エッチが、終端領域７０４全体に実施され得て、その結果、図７Ａで７７６と示された領域及びガード・リング７５０の上部が、終端領域７０４全体から除去される（活性領域７０２は、終端領域７０４上に延在するメサ形である）。終端領域７０４でのメサ・エッチは、活性領域７０２でのゲート・トレンチ４８０のエッチと同じ深さになり得る。この手法がとられるとき、終端領域７０４は、ガード・リング７５０が所望の領域に形成されるように、イオン注入ステップ中、マスクパターンでマスクされ得る。マスク内の開口幅は、イオン注入ステップよって形成されるガード・リング７５０が、活性領域７０２の周縁部周りで平衡して帯電されることになるように、活性領域７０２に関して対称でない場合がある。
【０１０９】
図１３〜１４は、本発明のさらなる実施例による２つの実例の、デバイスが終端領域でのメサ・エッチを実施することによって形成される、パワーＭＯＳＦＥＴを示す。具体的には、図１３及び１４は、メサ・エッチがデバイスの終端領域全体に実施された後に形成される、ガード・リング及び接合終端拡張エッジ終端をそれぞれ有するゲート・トレンチ・パワーＭＯＳＦＥＴの概略断面図である。
【０１１０】
図１３をまず参照すると、本発明の実施例によるパワーＭＯＳＦＥＴ１０００が示され、図７Ａ〜７Ｂを用いて上述したパワーＭＯＳＦＥＴ７００と同様であり得る。しかしながら、パワーＭＯＳＦＥＴ１０００では、デバイス１０００の活性領域１００２内にゲート・トレンチ４８０を形成するために使用されるエッチング・ステップ中、終端領域１００４内の半導体層構造１００６の上部を完全にエッチング除去するために使用され得る、いわゆる「メサ・エッチ」が、デバイス１０００の終端領域１００４内で実施される。そのようなエッチング処理は、エッチが完了した後の活性領域１００２が周囲の終端領域１００４上に立ち上がるメサ形であるので、メサ・エッチと呼ばれる。
【０１１１】
パワーＭＯＳＦＥＴ１０００の活性領域１００２は、パワーＭＯＳＦＥＴ７００の活性領域７０２と同一であり得て、したがって、そのさらなる説明は、本明細書では省略することにする。ＭＯＳＦＥＴ１０００の終端領域１００４は、しかしながら、それが終端トレンチ７８０を含まない、又はそれが、活性領域１００２が形成されるメサ形の側壁の例外を伴う注入された側壁を有する構造を含まないので、ＭＯＳＦＥＴ７００の終端領域７０４と異なる。
【０１１２】
図１３に示すように、エッジ終端は、活性領域１００２を取り囲むように形成される複数のガード・リング１０５０を備え得る。ガード・リング１０５０は、ガード・リング１０５０が、活性領域１００２を取り囲み得る、丸みを帯びた角部を有し得る、且ついくつかの実施や例では、概して正方形又は長方形の形状を有し得る（丸みを帯びた角部を伴って）という点で、図１５に示されたガード・リング１１５０の概略の形状を有し得る（下記の説明参照）。例えば、シリコン酸化物層又は窒化シリコン層などのパッシベーション層１０７８が、ガード・リング１０５０を保護するために、終端領域１００４内でガード・リング１０５０を覆って形成され得る。
【０１１３】
パワーＭＯＳＦＥＴ７００と比較してパワーＭＯＳＦＥＴ１０００の１つの潜在的な利点は、適切な電荷平衡をもたらすことになる、ガード・リング１０５０の配置を決定することが、より容易であり得ることである。ＭＯＳＦＥＴ７００内の終端トレンチ７８０の注入された側壁が、電荷平衡に関して著しい影響を有さないとはいえ、それらはいくらかの影響を有し、このことは、ガード・リング７５０の設計において考慮されなければならない。さらに、パワーＭＯＳＦＥＴ７００内の終端トレンチ７８０内への角度設定イオン注入は、注入領域の底部の幅に影響を与え、且つ終端領域７０４の異なる領域で異なった影響を与える（終端構造が、角度設定イオン注入の傾斜の方向と並行又は垂直であるか否かに基づいて）。その上、図７Ｂを用いて上述したように、終端トレンチ７８０のいくつかの部分だけの側壁が注入され、このことが設計を複雑にする。ＭＯＳＦＥＴ１０００の終端領域１００４内に終端トレンチ及び／又は側壁の不在が、したがって、その設計を単純化し得る。このように、メサ・エッチが終端領域内で実施されるとき、完全に対称なエッジ終端（例えば、ガード・リング又は接合終端拡張の何れか）を使用し、受容可能な電荷平衡をやはり達成することが可能であり得る。
【０１１４】
図１４は、図１３のパワーＭＯＳＦＥＴ１０００のわずかに変更されたバージョンである、パワーＭＯＳＦＥＴ１０００’の概略断面図である。図１３と１４とを比較することによって分かるように、差異は、ＭＯＳＦＥＴ１０００’が、パワーＭＯＳＦＥＴ１０００内に備えられるガード・リング・エッジ終端に代えて、終端領域１００４’内に接合終端拡張エッジ終端を備えることである。当業者に知られるように、接合終端拡張は、デバイスの終端領域内の第２の導電型（ここではｎ型半導体）の半導体層構造の上面内に形成される第１の導電型材料（ここではｐ型半導体）の一連のリング（例えば、上から見たとき丸みを帯びた角部を有する正方形又は長方形のリング）として形成され得る。リングは、活性領域からの距離が増大すると共に、減少する第１の導電型ドーパントの濃度を有し得る。示した実施例では、接合終端拡張は、半導体層構造１００６の上面内に、全部で３つのｐ型注入されたリング１０５２、１０５４、１０５６を備え、内側リング１０５２は、ｐ型ドーパントの最も高い濃度を有し、外側リング１０５６は、ｐ型ドーパントの最も低い濃度を有する。より多くの、又はより少ないリングが、設けられ得る。ＭＯＳＦＥＴ１０００’は、他の点では、パワーＭＯＳＦＥＴ１０００と同一であるので、そのさらなる説明は、省略することにする。
【０１１５】
図１５は、本発明のさらなる実施例によるパワーＭＯＳＦＥＴ１１００の水平断面図である。パワーＭＯＳＦＥＴ１１００は、上の図７Ａ〜７ＢのパワーＭＯＳＦＥＴ７００の概略の設計を有し得て、したがって終端トレンチ１１８０の下部及び内部に形成されるガード・リング１１５０を有する。図１５の水平断面は、終端トレンチ１１８０の下部にあるガード・リング１１５０の部分を通って選択される。パワーＭＯＳＦＥＴ１１００は、深部遮蔽パターン（図示せず）及びそのガード・リング１１５０を形成するために、単一の角度設定イオン注入を用いて形成される。
【０１１６】
図１５は、ガード・リング１１５０の幅が、角度設定イオン注入に付随する非対称性に配慮するために、どれだけ変更され得るのかを示す。具体的には、角度設定イオン注入は、終端トレンチ７８０の底面に注入するために使用されるので、イオン注入が傾けられた方向と垂直なガード・リング１１５０の部分の幅は、わずかに減少させられ得る。図１５に示すように、図１５の図内の活性領域の上下にある終端トレンチ１１８０の部分は、幅Ｗ３を有し、終端領域１１０４のこれらの部分内で隣接するトレンチ１１８０に間のギャップは、幅Ｗ４を有する。イオン注入が傾けられる方向と垂直であるガード・リング１１５０の部分の幅でのわずかな減少に配慮するために、活性領域１１０２の左右の側面上にある終端トレンチ１１８０の部分は、わずかに大きい幅Ｗ２（Ｗ２＝Ｗ３＋δ、ここでδは、正の数である）を有するようにエッチングされ、活性領域１１０２の左右の側面上の隣接する終端トレンチ１１８０間のギャップは、わずかに小さい幅Ｗ１＝Ｗ４−δを有する。この手法は、終端領域１１０４の全周で隣接するガード・リング１１５０間で、同距離を提供するために使用され得る。
【０１１７】
単一の角度設定イオン注入の代わりに、一対の角度設定イオン注入が実施される場合（反対方向に傾けられる角度設定注入を用いて）、図１０Ａ〜１０Ｃの実施例を用いて以下で説明するように、このとき、二重角度設定注入の効果は、イオン注入が傾けられる方向と垂直である、ガード・リング１１５０の部分の幅をわずかに増大させることである。結果的に、二重角度設定注入が使用されるとき、終端トレンチ１１８０は、δが負の数であることを除き、図１５で示した幅Ｗ２及びＷ３を有するように形成され得る。
【０１１８】
図４Ａ〜７Ｂを用いて上述したパワー半導体デバイス４００、５００、６００、及び７００は、デバイス全体に直線状に延在する、深部遮蔽パターンと付随する深部遮蔽接続パターンとを有する。このことは、例えば、深部遮蔽接続パターン４４４が各々、ゲート・トレンチ４８０と共に直線状に活性領域４０２を横断して延在する、図４で見ることができる。しかしながら、他の実施例では、パワー半導体デバイス４００、５００、６００、及び７００の各々は、セグメント化された深部遮蔽パターン及び付随する深部遮蔽接続パターンを有するように変更され得ることが理解されよう。
【０１１９】
一例として、図８は、図４Ａ〜４ＢのパワーＭＯＳＦＥＴ４００の変更バージョンであるパワーＭＯＳＦＥＴ４００’の平面図である。パワーＭＯＳＦＥＴ４００とパワーＭＯＳＦＥＴ４００’との間の１つの違いは、追加のマスクパターンが、深部遮蔽パターン及び深部遮蔽接続パターンを形成するために用いられるイオン注入ステップ中に、使用されることである。追加される追加のマスクパターンは、図８に追加マスク８０８として、破線内に示されている。容易に分かるように、追加のマスク材料を含めることが、深部遮蔽パターン及び深部遮蔽接続パターンを、図８内の番号付けされた深部遮蔽パターン４４０’及び深部遮蔽接続パターン４４４’であるセグメントに分割する。この設計が用いられるとき、各深部遮蔽パターン４４０’の側面上のＰウェル４７２の部分は、デバイスの全体のオン抵抗を低減することを支援し得る、追加の導電性チャネル領域４７８’として使用され得る。すなわち、図８のＭＯＳＦＥＴ４００’では、チャネル４７８は、ＭＯＳＦＥＴ４００内と全く同様にゲート・トレンチ４８０の第２の側壁４８３に沿って形成され、追加のチャネル領域４７８’は、深部遮蔽パターン４４０’と深部遮蔽接続パターン４４４’との間の領域内のゲート・トレンチ４８０の側壁４８１、４８３の両方に沿って形成される。チャネル４７８、４７８’は、図８内の参照符号４７８、４７８’の直下に存在し得る。全く同様の変更が、上述したパワー半導体デバイス５００、６００、及び７００にもなされ得る。
【０１２０】
図９Ａ〜９Ｆは、図４Ａ〜４Ｂのゲート・トレンチ・パワーＭＯＳＦＥＴの製造方法を示す概略断面図である。まず図９Ａ参照すると、高濃度にドーピングされた（ｎ＋）ｎ型シリコン・カーバイド基板４１０は、活性領域４０２を備える（活性領域４０２のみが示されている）ように提供される。低濃度にドーピングされた（ｎ−）シリコン・カーバイド・ドリフト領域４２０は、エピタキシャル成長により、基板４１０上に形成される。ｎ型シリコン・カーバイド電流拡散層４３０は、ｎ−シリコン・カーバイド・ドリフト層４２０の上部を含むように形成される。中濃度にドーピングされたｐ型シリコン・カーバイド４７０は、ｎ型シリコン・カーバイド電流拡散層４３０の上面上に形成される。シリコン・カーバイド層４６４は、中濃度にドーピングされたｐ型層４７０の上部に形成される。シリコン・カーバイド層４６４は、いくつかの実施例では、ドーピングされていない層であり得る。層４１０、４２０、４３０、４７０、４６４は、半導体層構造４０６を形成するために、ｎ型ドーピングからｐ型ド−ピンングの間で処理を停止し切り替えることで、全て単一のエピタキシャル成長処理内で成長され得る。
【０１２１】
図９Ｂ参照すると、ゲート・トレンチ４８０は、半導体層構造４０６の上面内にエッチングされ得る。ゲート・トレンチ４８０は各々第１の方向に延在し、第２の方向で互いから間隔を空けられ得る。ゲート・トレンチ４８０は、互いに並行に延在する。各ゲート・トレンチ４８０は、シリコン・カーバイド層４６４を、パワーＭＯＳＦＥＴ４００のソース領域４６０としての役割を最終的に果たすことになる、複数の間隔を空けられた領域４６４’に転換させるために、高濃度にドーピングされたｎ型シリコン・カーバイド層４６４を貫通して延在し得る。各ゲート・トレンチ４８０はまた、層４７０を複数のＰウェル４７２に転換させるために、中濃度にドーピングされたｐ型シリコン・カーバイド層４７０を貫通して延在する。各ゲート・トレンチ４８０はまた、ｎ型電流拡散層４３０の上面内に延在する。ゲート・トレンチ４８０は、いくつかの実施例では、Ｕ字型断面を有し得る。
【０１２２】
図９Ｃを参照すると、角度設定イオン注入ステップが、複数の間隔を空けられた高濃度にドーピングされたｐ型シリコン・カーバイド深部遮蔽パターン４４０を、それぞれのゲート・トレンチ４８０の下層に形成し、高濃度にドーピングされたｐ型深部遮蔽接続パターン４４４を、ゲート・トレンチ４８０の第１の側壁内に形成するために、実施され得る。深部遮蔽接続パターン４４４は、ｐ型シリコン・カーバイド深部遮蔽パターン４４０を（他にもある中の）Ｐウェル４７２に電気的に接続する。高濃度にドーピングされたｐ型深部遮蔽接続パターン４４４は、デバイスの上面に延在し得る。
【０１２３】
次に、図９Ｄを参照すると、シリコン酸化物層などのゲート絶縁層４８２は、各ゲート・トレンチ４８０の底面及び側壁上に形成される。ゲート電極４８４は、各ゲート絶縁層４８２上に形成される。各ゲート電極４８４は、そのそれぞれのゲート・トレンチ４８０として残る部分を充填し得る。
【０１２４】
次に、図９Ｅを参照すると、別のイオン注入ステップが、ドーピングされていない領域４６４’を高濃度にドーピングされた（ｎ＋）ｎ型シリコン・カーバイド・ソース領域４６０に転換するために、実施される。垂直方向チャネル領域４７８は、ゲート・トレンチ４８０の片方の側面に隣接するＰウェル４７２内に設けられる。チャネル領域４７８は、高濃度にドーピングされた（ｎ＋）ｎ型シリコン・カーバイド・ソース領域４６０と、ｎ型シリコン・カーバイド電流拡散層４３０との間に延在する。
【０１２５】
図９Ｆを参照すると、ソース・コンタクト４９０は、高濃度にドーピングされたｎ型ソース領域４６０上と、高濃度にドーピングされたｐ型深部遮蔽接続パターン４４４上に形成される。ドレイン・コンタクト４９２は、デバイスを完成させるために、基板４１０の下面上に形成される。
【０１２６】
製造ステップが上の説明では１つの実例の順序で記載されているが、製造ステップは、異なる順序で実施されることが理解されよう。例えば、多様なエッチング及びイオン注入ステップは、上述したものから変更され得る。
【０１２７】
図１０Ａ〜１０Ｄは、本発明のさらなる実施例によるパワーＭＯＳＦＥＴ８００を示す。具体的には、図１０Ａは、パワーＭＯＳＦＥＴ８００の一部分の概略平面図であり、図１０Ｂ、１０Ｃ、及び１０Ｄは、それぞれ図１０Ａの線１０Ｂ−１０Ｂ、１０Ｃ−１０Ｃ、１０Ｄ−１０Ｄに沿ってとられたパワーＭＯＳＦＥＴ８００の概略断面図である。
【０１２８】
図１０Ａ〜１０Ｄを参照すると、パワーＭＯＳＦＥＴ８００は、図８のパワーＭＯＳＦＥＴ４００’に類似している。具体的には、パワーＭＯＳＦＥＴ８００は、デバイスを横断して（デバイスが図１０Ａに示すように向けられているとき）水平方向のストライプ状に形成された深部遮蔽パターン８４０を備える。深部遮蔽パターン８４０を形成するために用いられるイオン注入ステップ中、ＭＯＳＦＥＴ４００内の各ゲート・トレンチ４８０の下層に／と並んで延在する深部遮蔽パターン４４０及び深部遮蔽接続パターン４４４が、代わってセグメント化されるように、水平方向のストライプを含むマスクが活性領域上に配置され、その結果、複数の深部遮蔽領域８４０及び深部遮蔽接続パターン８４４が、各ゲート・トレンチ４８０の下層に／と並んで設けられる。さらに、一対の角度設定イオン注入が実施され、その結果、深部遮蔽接続パターン８４４が各ゲート・トレンチ４８０の両方の側壁内に形成される。ＭＯＳＦＥＴ８００のチャネルは、図１０Ｃ及び１０Ｄを用いて以下でより詳細に説明するように、これらのマスクされた領域（すなわち、ゲート・トレンチ４８０の方向に沿って互いに隣接する、深部遮蔽パターン８４０と深部遮蔽接続パターン８４４との間の領域内）の下層に形成される。
【０１２９】
上述したように、パワーＭＯＳＦＥＴ８００とパワーＭＯＳＦＥＴ４００’との間の主要な違いのうちの１つは、一対の角度設定注入が、パワーＭＯＳＦＥＴ８００の製造中に実施されることである。このことは、図１０Ｂで概略的に示されており、８０１と番号付けされた矢印は、深部遮蔽パターン８４０及び深部遮蔽接続パターン８４４の第１の部分を形成するために用いられる第１の注入を表し（本明細書での「第１の深部注入」）、８０３と番号付けされた矢印は、深部遮蔽パターン８４０及び深部遮蔽接続パターン８４４の第２の部分を形成するために用いられる第２の注入を表す（本明細書での「第２の深部注入」）。第１の深部注入は、ｐ型ドーパントを各ゲート・トレンチ４８０の右側下の電流拡散層４３０の部分内に、且つ各ゲート・トレンチ４８０の右側壁内に注入するために使用され得て、一方、第２の深部注入は、ｐ型ドーパントを各ゲート・トレンチ４８０の左側下の電流拡散層４３０の部分内に、且つ各ゲート・トレンチ４８０の右側壁内に注入するために使用され得る。各深部遮蔽パターン８４０内に含まれる垂直方向の破線は、それぞれの第１及び第２の深部注入によって形成された深部遮蔽パターン８４０のそれぞれの部分をおおよそ分割するために用いられる。
【０１３０】
上述したように、深部遮蔽パターン８４０は、図４Ａ〜４Ｂの実施例での事例のようにゲート・トレンチ４８０に沿って連続的に延在する代わりに、間隔を空けられた領域にセグメント化される。チャネル領域８７８は、図１０Ｃの断面で見ることができるように、深部遮蔽パターン８４０間のデバイス内に形成される。チャネル８７８は、示したように、ゲート・トレンチ４８０の両側に形成される。深部遮蔽パターン８４０は、チャネル８７８が形成されるデバイスの領域内のゲート・トレンチ４８０下方に延在しないとはいえ、ゲート・トレンチ４８０の他の部分の下方に深部遮蔽パターン８４０を設けることで、逆阻止動作中の過大な電界からゲート絶縁層４８２を保護し得る。なお、ことに留意されたい。第１及び第２の注入は、ゲート・トレンチ４８０の第１及び第２の側壁に注入するために、ゲート・トレンチ４８０（図１０Ｂを参照のこと）と垂直に延在する第１の方向で角度設定されルノに対して、注入は、ゲート・トレンチ４８０と平行に延在する直交方向に角度設定されない。
【０１３１】
パワーＭＯＳＦＥＴ８００の１つの利点は、注入がゲート・トレンチ４８０の底面内になされるので、深部遮蔽パターン８４０は、容易に所望の深さに形成され得ることであり、一方で、深部遮蔽接続パターン８４４を形成するために、ゲート・トレンチ４８０の選択された部分の側壁に注入することによって、深部遮蔽パターン８４０とＰウェル４７２との間に良好な電気的接続をさらに提供する。この手法により、深部遮蔽パターン８４０が、上述の図２のパワーＭＯＳＦＥＴ２００と比較して、互いにより近接した間隔となり、このことは、デバイスの遮断性能及びオン抵抗の制御に有益である。さらに、角度設定注入は、深部遮蔽パターン８４０とＰウェル４７２との間に電気的接続を提供するので、上述の図３のパワーＭＯＳＦＥＴ３００の不利な点の１つである、別個の電気的接続の必要性が取り除かれる。さらに、パワーＭＯＳＦＥＴ８００の製造は、位置合せの難しさと追加の製造ステップとをもたらし得る、図１のパワーＭＯＳＦＥＴの製造で用いられる、第２のエピタキシャル成長ステップを必要としない。
【０１３２】
図１１は、図１０Ａ〜１０ＤのパワーＭＯＳＦＥＴ８００の変更バージョン８００’の設計を示す図１０Ａの線１０Ｃ−１０Ｃに沿ってとられた概略断面図である。図１１に示すように、パワーＭＯＳＦＥＴ８００’とパワーＭＯＳＦＥＴ８００との間の１つの違いは、パワーＭＯＳＦＥＴ８００’内のＰウェル８７２が、注入されていないｎ型シリコン・カーバイド８７４の細いストライプ（例えば、幅０．５マイクロメートル未満）をさらに備えることである。Ｐウェル８７２内に備えられるｎ型シリコン・カーバイドのストライプ８７４は、例えば、いくつかの実施例では１×１０１７／ｃｍ３未満のドーピング濃度を有し得る。Ｐウェル８７２の残部は、より高濃度にドーピングされたｐ型であり得て、少なくとも１×１０１７／ｃｍ３より高いドーピング濃度を有する。ｎ型シリコン・カーバイド８７４の配置は、チャネル領域を通過する電流を増大させ得て、それらが低いドーピング濃度を有するので、ｎ型シリコン・カーバイドストライプ８７４は、通常のオフ状態動作中は空乏化され得る。
【０１３３】
図１２は、本発明の実施例による、埋設エッジ終端を有するゲート・トレンチ・パワー半導体デバイスの製造方法を示すフローチャートである。
【０１３４】
図１２及び図９Ａ〜９Ｆを参照すると、工程は、ワイド・バンドギャップ半導体層構造を用いて開始され得る（ブロック９００）。半導体層構造は、基板と、エピタキシャル成長によって基板上に成長される複数の半導体層とを備え得る。半導体層構造は、第１の導電型を有するドリフト領域を備え得る。半導体層構造は、ドリフト領域上に第２の導電型を有するウェル領域をさらに備え得る。複数のゲート・トレンチが、半導体層構造の上面内に形成される（ブロック９１０）。ゲート・トレンチは、第１の方向に延在し得て、第１の方向と垂直である第２の方向で互いから間隔を空けられ得る。各ゲート・トレンチは、底面と、第１の方向に延在する第１の側壁と、第１の方向に延在する第２の側壁とを備え得る。第１の導電型と反対の第２の導電型を有するドーパントが、それぞれのゲート・トレンチの底面及び第１の側壁内に注入され得る（ブロック９２０）。いくつかの実施例では、第２の導電型を有するドーパントは、角度設定イオン注入を用いてゲート・トレンチの第１の側壁内に注入され得る。角度設定イオン注入は、いくつかの実施例では、例えば、２から１５度の間の注入角度であり得る。ゲート・トレンチの底面内に注入される第２の導電型ドーパントは、それぞれのゲート・トレンチ下方に複数の深部遮蔽パターンを形成し得て、ゲート・トレンチの第１の側壁内に注入される第２の導電型ドーパントは、深部遮蔽領域をそれぞれのウェル領域に電気的に接続する複数の深部遮蔽接続パターンを形成し得る。ゲート絶縁層及びゲート電極が、ゲート・トレンチ内に形成され得る（ブロック９３０）。第１の導電型を有するソース領域が、イオン注入によりウェル領域上に形成され得る（ブロック９４０）。コンタクトが、デバイスを完成させるために、半導体層構造の上面及び底面上に形成され得る（ブロック９５０）。
【０１３５】
完成したデバイスは、ゲート・トレンチのそれぞれの第２の側壁内に形成されたチャネル領域を備え得る。いくつかの実施例では、各チャネル領域は、ゲート・トレンチの第１の側壁内に形成された、複数の深部遮蔽接続パターンのうちのそれぞれの１つの一部分の正反対であり得る。
【０１３６】
上の説明で、各実例の実施例は、ある導電型を有する。反対の導電型デバイスが、上述の実施例の各々のｎ型及びｐ型の導電型を、単に反転させることによって形成され得ることが理解されよう。したがって、本発明は、異なるデバイス構造（例えば、ＭＯＳＦＥＴ、ＩＧＢＴなど）毎にｎチャネル及びｐチャネルデバイスの両方を対象とすることが理解されよう。本明細書では、コンタクトは、ソース・コンタクト又はドレイン・コンタクトの何れかであり得て、それは「ソース／ドレイン・コンタクト」と呼ばれ得る。
【０１３７】
本発明は、パワーＭＯＳＦＥＴ及びパワーＩＧＢＴの実施態様に関して上述したが、一方、本明細書で説明した技術は、ゲート・トレンチを有する他の類似する垂直方向パワーデバイスに、同じように良好に適合することが理解されよう。したがって、本発明の実施例は、ＭＯＳＦＥＴ及びＩＧＢＴに限定されず、本明細書で開示された技術は、任意の適切なゲート・トレンチデバイスに関して使用され得る。
【０１３８】
本発明は主に、シリコン・カーバイドに基づくパワー半導体デバイスに関して上述してきた。しかしながら、シリコン・カーバイドは、本明細書で一例として用いられたこと、及び本明細書で説明したデバイスは、任意の適切なワイド・バンドギャップ半導体材料装置内で形成され得ることが理解されよう。一例として、ガリウム窒化物に基づく半導体材料（例えば、ガリウム窒化物、アルミニウム・ガリウム窒化物など）が、上述の任意の本実施例のシリコン・カーバイドの代わりに使用され得る。
【０１３９】
本明細書で説明された異なる実施例の異なる特徴は、追加の実施例を提供するために、組み合わされ得ることがさらに理解されよう。例えば、接合終端拡張がガード・リングに代えて使用され得ることが、１つの実施例に関して上で説明された。このことは、本明細書で開示された各実施例に当てはまる。同様に、ゲート・トレンチ下方のシールド領域は、任意の本実施例内で、包含され得る又は省略され得る。本実施例の任意のものはまた、より低くドーピングされたチャネル領域を含めて、ドーパント濃度を変更されたウェル領域を備え得る。
【０１４０】
本発明の実施例は、本発明の実施例を示す、添付図面を参照して上述された。しかしながら、本発明は、しかしながら、多くの異なる形態で実施され得て、上で表明された実施例に限定されないと解釈されるべきであることが理解されよう。むしろ、これらの実施例は、本開示が、完全になり完成し、本発明の範囲を当業者に完全に伝えることになるように、提供される。全体にわたって、類似の番号は、類似の要素を参照する。
【０１４１】
用語である第１の、第２の、などが多様な要素を説明するために、本明細書全体で使用されるが、これらの要素は、これらの用語によって限定されるべきでないことを理解されたい。これらの用語は、１つの要素を別の要素と区別するためだけに使用される。例えば、本発明の範囲から逸脱することなく、第１の要素は、第２の要素と呼ばれ得て、同様に、第２の要素は、第１の要素と呼ばれ得る。用語「及び／又は」は、１つ又は複数の関連する列挙された事項のいずれか及び全ての組合せを包含する。
【０１４２】
本明細書で使用された専門用語は、具体的な実施例を説明する目的のためだけのものであり、本発明を限定することを意図するものではない。本明細書で使用したように、単数形の「ａ」、「ａｎ」、及び「ｔｈｅ」は、文脈が明確にそうでないこと示さない限り、複数形も同様に含めることを意図する。さらに、用語「備える」（“ｃｏｍｐｒｉｓｅｓ”）、「備えている」（“ｃｏｍｐｒｉｓｉｎｇ”）、「含む」（“ｉｎｃｌｕｄｅｓ”）、及び／又は「含んでいる」（“ｉｎｃｌｕｄｉｎｇ”）は、本明細書中で使用されているとき、具体的な特徴、整数、ステップ、動作、要素、及び／又は構成要素の存在を特定するが、１つ又は複数の他の特徴、整数、ステップ、動作、要素、構成要素、及び／又はそれらの組み合わせの存在又は付加を排除しないことを理解されたい。
【０１４３】
層、領域、又は基板などの要素が、別の要素の「上に」ある、又は「上へ」延在すると記述された場合、他の要素の直上にある、又は直上へ延在し、又は介在要素がさらに存在し得ることを理解されたい。対照的に、要素が、別の要素の「直上に」ある、又は「直上へ」延在すると記述された場合、介在要素は存在しない。ことをさらに理解されたい。要素が、別の要素に「接続される」又は「結合される」と記述された場合、それは、直接的に接続され又は結合され得て、或いは介在要素が存在し得る。対照的に、要素が、別の要素の「直接接続される」、又は「直接連結される」と記述された場合、介在要素は存在しない。
【０１４４】
「の下に」又は「の上に」又は「上側」又は「下側の」又は「上部」又は「底部」などの相対的用語は、本明細書では、図中で示すように、１つの要素、層、又は領域の、別の要素、層、又は領域に対する関係を説明するために使用され得る。これらの用語は、図内で示される配置に加え、デバイスの異なる配置を包含することが意図されることを理解されたい。
【０１４５】
本発明の実施例は、本明細書では、本発明の理想化された実施例（及び中間構造）の概略図である、断面図解を用いて説明した。図面内の層及び領域の厚さは、明確のため強調され得る。さらに、例えば、製造技術及び／又は公差の結果として、図解の形状からの変化量が期待されるべきである。本発明の実施例は、フローチャートを用いてさらに説明される。フローチャート内で示されたステップは、示された順序で実施される必要はないことが理解されたい。
【０１４６】
本発明のいくつかの実施例は、層及び／又は領域内の多数キャリヤキ濃度を示す、ｎ型又はｐ型などの導電型を有することで特徴づけられる、半導体層及び／又は領域を用いて説明される。したがって、ｎ型材料は、負に帯電した電子の多数キャリア平衡濃度を有し、一方、ｐ型材料は、正に帯電した正孔の多数キャリア平衡濃度を有する。いくつかの材料は、別の層又は領域と比較して相対的に大きい（「＋」）又は小さい（「−」）多数キャリアの濃度を示すために、「＋」又は「−」を用いて（ｎ＋、ｎ−、ｐ＋、ｐ−、ｎ＋＋、ｎ−、ｐ＋＋、ｐ−−、などの表現として）指定され得る。しかしながら、そのような表現法は、層又は領域内の多数又は少数キャリアの特定の濃度の存在を暗示しない。
【０１４７】
図面及び明細書において、本発明の典型的な実施例が開示され、特定の用語が使用されているが、それらは単に、汎用的且つ記述的な意味で使用され、限定を目的とせず、本発明の範囲は、以下の請求項において表明される。
【図１】
2020512682.tif 000003
【図２】
2020512682.tif 000004
【図３】
2020512682.tif 000005
【図４Ａ】
2020512682.tif 000006
【図４Ｂ】
2020512682.tif 000007
【図５】
2020512682.tif 000008
【図６Ａ】
2020512682.tif 000009
【図６Ｂ】
2020512682.tif 000010
【図７Ａ】
2020512682.tif 000011
【図７Ｂ】
2020512682.tif 000012
【図８】
2020512682.tif 000013
【図９Ａ】
2020512682.tif 000014
【図９Ｂ】
2020512682.tif 000015
【図９Ｃ】
2020512682.tif 000016
【図９Ｄ】
2020512682.tif 000017
【図９Ｅ】
2020512682.tif 000018
【図９Ｆ】
2020512682.tif 000019
【図１０Ａ】
2020512682.tif 000020
【図１０Ｂ】
2020512682.tif 000021
【図１０Ｃ】
2020512682.tif 000022
【図１０Ｄ】
2020512682.tif 000023
【図１１】
2020512682.tif 000024
【図１２】
2020512682.tif 000025
【図１３】
2020512682.tif 000026
【図１４】
2020512682.tif 000027
【図１５】
2020512682.tif 000028
【手続補正書】
【提出日】令和1年6月7日(2019.6.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ワイド・バンドギャップ半導体材料を含むドリフト領域を備える半導体層構造であって、前記ドリフト領域は第１の導電型を有する、半導体層構造と、
前記半導体層構造の上部内のゲート・トレンチであって、前記ゲート・トレンチは、前記半導体層構造の前記上部における第１方向に延在する第１及び第２の対向する側壁を有する、ゲート・トレンチと、
前記ゲート・トレンチの底面下方の前記半導体層構造内の前記第１の導電型と反対の第２導電型を有する深部遮蔽パターンと、
前記ゲート・トレンチの前記第１の側壁内に、前記第２の導電型を有する深部遮蔽接続と、
前記ゲート・トレンチの前記第２の側壁内に前記第１の導電型を有する半導体チャネル領域とを備える、半導体デバイス。
【請求項２】
前記半導体チャネル領域が、前記深部遮蔽接続パターンの一部分を含む第１の側壁の一部分の正反対の前記第２の側壁の一部分である、請求項１に記載の半導体デバイス。
【請求項３】
前記半導体層構造が、前記第２の導電型を有するウェル領域をさらに備え、前記深部遮蔽接続パターンが、前記深部遮蔽形態を前記ウェル領域に電気的に接続する、請求項２に記載の半導体デバイス。
【請求項４】
前記ゲート・トレンチが、前記半導体デバイスの活性領域内に位置し、前記半導体デバイスは、前記活性領域を囲む終端領域をさらに備え、前記終端領域は、前記半導体層構造の前記上部に複数の終端トレンチを備える、請求項１から３までのいずれか一項に記載の半導体デバイス。
【請求項５】
前記それぞれの終端トレンチ下方に設けられる前記第２の導電型を有する複数の終端構造を更に備える、請求項４に記載の半導体デバイス。
【請求項６】
前記終端構造がまた、前記それぞれの終端トレンチの第１の部分の外側側壁ではなく、内側側壁内へ、且つ前記それぞれの終端トレンチの第２の部分の内側側壁でなく、外側側壁内へと延在する、請求項４から５のいずれか一項に記載の半導体デバイス。
【請求項７】
前記半導体層構造の前記上部内の追加の複数のゲート・トレンチであって、前記追加の複数のゲート・トレンチの各々は、前記第１の方向に延在するそれぞれの第１及び第２の対向する側壁を有する、追加の複数のゲート・トレンチと、
前記それぞれの追加の複数のゲート・トレンチの底面下方の前記半導体層構造内の前記第２の導電型を有する追加の複数の深部遮蔽パターンと、
前記それぞれの追加の複数のゲート・トレンチの第１の側壁内の前記第２の導電型を有する追加の複数の深部遮蔽接続パターンと、
前記それぞれの追加の複数のゲート・トレンチの前記第２の側壁内の前記第１の導電型を有する追加の複数の半導体チャネル領域とをさらに備える、請求項１から９までのいずれか一項に記載の半導体デバイス。
【請求項８】
前記ゲート・トレンチの前記第１の側壁が、前記半導体層構造の前記上部に関して８０度より小さい角度で傾けられる、請求項１から７までのいずれか一項に記載の半導体デバイス。
【請求項９】
前記深部遮蔽パターンが、前記ゲート・トレンチの下方の複数の間隔を空けられた深部遮蔽領域を備え、前記深部遮蔽接続パターンが、前記ゲート・トレンチの前記第１の側壁内の複数の間隔を空けられた深部遮蔽接続を備え、前記半導体チャネル領域が、第１及び第２の前記深部遮蔽接続領域間にある前記第１の側壁の一部分の反対側の前記第２の側壁の一部分である、請求項１から８までのいずれか一項に記載の半導体デバイス。
【請求項１０】
前記深部遮蔽パターンが、前記ゲート・トレンチ下方で延在する連続した深部遮蔽領域を含み、前記深部遮蔽接続パターンが、前記ゲート・トレンチの前記第１の側壁内の連続した深部遮蔽接続領域を含む、請求項１から９までのいずれか一項に記載の半導体デバイス。
【国際調査報告】
2020512682.tif 000029
2020512682.tif 000030
2020512682.tif 000031