(57)【要約】【解決手段】本発明は、光電子デバイス(10)を製造する方法に関し、この方法は、少なくとも部分的に半導体材料から形成され、対向する第１及び第２の面を有する基板を準備する工程、対向する第３の面(20)及び基板の側の第４の面(21)を有し、発光ダイオード(16)を更に有する、半導体層(22, 23, 24)の積層体(19)を第１の面(92)上に形成する工程、発光ダイオードの少なくとも一部に対向する貫通開口部(34)を第２の面の側から基板に形成し、基板に壁(30)を画定する工程、貫通開口部の少なくとも一部内の第４の面に積層体と接するように導電性パッド(36)を形成する工程、及び貫通開口部の少なくとも一部に光輝性ブロック(38)を形成する工程を連続的に有する。
2020503691.tif 000002
【特許請求の範囲】
【請求項１】
光電子デバイス(10; 40; 50; 70; 80)を製造する方法であって、
a)  少なくとも部分的に半導体材料から形成され、対向する第１及び第２の面(91, 92)を有する基板(90; 100) を準備する工程、
b)  対向する第３の面(20)及び前記基板の側の第４の面(21)を有し、発光ダイオード(16)を更に有する、半導体層(22, 23, 24)の積層体(19)を前記第１の面(92)上に形成する工程、
c)  前記第３の面(20)の側で前記積層体(19)を電子回路(14)に接合する工程、
d)  前記発光ダイオードの少なくとも一部に対向する貫通開口部(34)を前記第２の面(91)の側から前記基板に形成し、前記基板に壁(30; 122) を画定する工程、
e)  前記貫通開口部の少なくとも一部内の前記第４の面に前記積層体と接するように導電性パッド(36; 72)を形成する工程、及び
f)  前記貫通開口部の少なくとも一部に光輝性ブロック(38)を形成する工程
を連続的に有することを特徴とする方法。
【請求項２】
工程b)で、前記積層体(19)の半導体層の少なくとも１つの成長を有利にする材料から、前記基板(100) と接するシード層(94)を形成することを特徴とする請求項１に記載の方法。
【請求項３】
前記シード層(94)を、窒化アルミニウム(AlN) 、窒化アルミニウムガリウム(AlGaN) 、窒化アルミニウムインジウムガリウム(AlInGaN) 、窒化アルミニウムインジウム(AlInN) 又は窒化シリコン(SiN) から少なくとも部分的に形成し得ることを特徴とする請求項２に記載の方法。
【請求項４】
前記基板(100) は、電気絶縁層(106) によって覆われた支持体(108) を有し、前記電気絶縁層は半導体基部(110) によって覆われ、
工程b)で、前記半導体基部と接するように前記積層体(19)を前記半導体基部上に形成することを特徴とする請求項１〜３のいずれか１つに記載の方法。
【請求項５】
工程d)で、前記支持体(108) を完全にエッチングして、前記電気絶縁層(106) 及び前記半導体基部(110) を通って前記貫通開口部(34)をエッチングすることを特徴とする請求項４に記載の方法。
【請求項６】
工程c)の前に、前記第３の面(20)から前記積層体に延びているトレンチ(52)を前記積層体(19)にエッチングして、前記トレンチを電気絶縁性の被覆体(58)で覆う工程を更に有することを特徴とする請求項１〜５のいずれか１つに記載の方法。
【請求項７】
工程c)の前に、前記積層体(19)にイオンを注入して、前記第３の面(20)から前記積層体に延びる電気絶縁性の領域(82)を形成する工程を更に有することを特徴とする請求項１〜６のいずれか１つに記載の方法。
【請求項８】
工程a)で準備される基板(90)は、前記半導体材料及び前記半導体材料とは異なる充填材料から形成されたコア(124) を含む基板であり、
前記壁の所望の位置に対応するように前記第１の面に開口部(128) をエッチングして、その後、前記開口部(128) に充填材料を堆積させることにより、前記コア(124) を形成し、
工程d)で、前記基板(90)での貫通開口部(34)の形成を、残存しているコア(124) が前記貫通開口部(34)の周りで壁(122) を画定するように、前記半導体材料を完全に除去することにより行うことを特徴とする請求項１〜７のいずれか１つに記載の方法。
【請求項９】
発光ダイオード(16)を有する積層体(19)と、
前記積層体上に置かれた半導体又は電気絶縁性材料から少なくとも部分的に形成された壁(30; 122) であって、前記発光ダイオードの少なくとも一部に対向する開口部(34)を画定している前記壁と、
前記開口部の少なくとも一部に設けられた、前記積層体と接する導電性パッド(36; 72)と、
前記開口部の少なくとも一部内の光輝性ブロック(38)と
を備えていることを特徴とする光電子デバイス(10; 40; 50; 70; 80)。
【請求項１０】
前記壁(30)と前記積層体(19)との間に、前記壁(30)及び前記積層体(19)と接するシード部分(32)を更に備えており、前記シード部分は、前記積層体(19)の半導体層の少なくとも１つの成長を有利にする材料から形成されていることを特徴とする請求項９に記載の光電子デバイス。
【請求項１１】
前記シード部分(32)は、窒化アルミニウム(AlN) 、窒化アルミニウムガリウム(AlGaN) 、窒化アルミニウムインジウムガリウム(AlInGaN) 、窒化アルミニウムインジウム(AlInN) 又は窒化シリコン(SiN) から少なくとも部分的に形成され得ることを特徴とする請求項１０に記載の光電子デバイス。
【請求項１２】
前記壁(30)の最上部に電気絶縁部分(42)を更に備えていることを特徴とする請求項９〜１１のいずれか１つに記載の光電子デバイス。
【請求項１３】
前記積層体(19)内に延びて、電気絶縁性の被覆体(58)で覆われているトレンチ(52)を更に備えていることを特徴とする請求項９〜１２のいずれか１つに記載の光電子デバイス。
【請求項１４】
前記積層体内に延びている電気絶縁性の領域(82)を更に備えていることを特徴とする請求項９〜１３のいずれか１つに記載の光電子デバイス。
【請求項１５】
前記積層体(19)は、粗面化された面(21)又は周期的なパターンを有していることを特徴とする請求項９〜１４のいずれか１つに記載の光電子デバイス。
【請求項１６】
前記導電性パッド(72)は、前記発光ダイオード(16)によって放射される放射線を少なくとも部分的に通す材料から形成されていることを特徴とする請求項９〜１５のいずれか１つに記載の光電子デバイス。
【請求項１７】
前記第３の面(20)から前記第４の面(21)に前記積層体(19)を貫通する電気接続部を更に備えており、前記電気接続部は、前記積層体の半導体層から絶縁され、前記壁(30)と接していることを特徴とする請求項９〜１６のいずれか１つに記載の光電子デバイス。
【請求項１８】
前記壁(122) は、電気絶縁層(126) で覆われた半導体材料のコア(124) を有していることを特徴とする請求項９〜１７のいずれか１つに記載の光電子デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、半導体材料に基づく発光ダイオードを備えた光電子デバイス、特に表示画面又は画像投影デバイス、及びこれらの製造方法に関する。
【背景技術】
【０００２】
画像の画素は、光電子デバイスによって表示される画像の単位素子に相当する。光電子デバイスがカラー画像を表示する光電子デバイスである場合、光電子デバイスは一般に、画像の各画素を表示するために表示サブ画素とも称される少なくとも３つの成分を備えており、これらの成分は実質的に単一色（例えば赤、緑及び青）で光放射線を夫々放射する。３つの表示サブ画素によって放射される放射線を重ね合わせることにより、表示画像の画素に対応する色感覚が観察者に与えられる。この場合、画像の画素を表示するために使用される３つの表示サブ画素によって形成される集合体が光電子デバイスの表示画素と称される。
【０００３】
例えば、以下III-V 族化合物と称される少なくとも１つのIII 族元素及び１つのV 族元素、特に窒化ガリウム(GaN) を含む半導体層の積層体を有する半導体材料に基づく発光ダイオードを備えた光電子デバイスがある。
【０００４】
光輝性材料のブロックが半導体層の積層体上に形成され得る。各ブロックは、発光ダイオードによって放射される放射線を所望の放射線に変換すべく適合されている。ブロックは、サブ画素配置に応じて半導体層の積層体上に配置されている。
【発明の概要】
【発明が解決しようとする課題】
【０００５】
画像表示装置では、１つのサブ画素に関連付けられた発光ダイオードによって放射される光が別のサブ画素に関連付けられた光輝性ブロックに達すると、クロストークが生じる。サブ画素間のクロストークを低減するために、光輝性ブロック間に不透明壁又は反射壁を設けることが知られている。壁は電気めっき技術によって形成され得る。しかしながら、このような技術により、サブ画素の大きさ及び光輝性ブロックの大きさに適した縦横比で壁を形成することは一般に不可能である。
【０００６】
実施形態の目的は、発光ダイオードを備えた前述した光電子デバイスの不利点の全て又は一部を克服することである。
【０００７】
実施形態の別の目的は、隣り合うサブ画素間のクロストークを低減することである。
【０００８】
実施形態の別の目的は、発光ダイオードが例えば主にIII-V 族化合物を含む半導体層の積層体を備えていることである。
【０００９】
実施形態の別の目的は、発光ダイオードからの赤、緑及び青の自然の色が同一のブロックにない場合、壁が色変換層を収容するためにキャビティを形成することである。例えば主にIII-V 族化合物を含む発光ダイオードからの赤、緑及び青の自然の色が同一のブロックにある場合、壁が画素ブロックのためのサブ画素の機能を果たすことである。
【課題を解決するための手段】
【００１０】
従って、実施形態は、光電子デバイスを製造する方法であって、
a)  少なくとも部分的に半導体材料から形成され、対向する第１及び第２の面を有する基板を準備する工程、
b)  対向する第３の面及び前記基板の側の第４の面を有し、発光ダイオードを更に有する、半導体層の積層体を前記第１の面上に形成する工程、
c)  前記第３の面の側で前記積層体を電子回路に接合する工程、
d)  前記発光ダイオードの少なくとも一部に対向する貫通開口部を前記第２の面の側から前記基板に形成し、前記基板に壁を画定する工程、
e)  前記貫通開口部の少なくとも一部内の前記第４の面に前記積層体と接するように導電性パッドを形成する工程、及び
f)  前記貫通開口部の少なくとも一部に光輝性ブロックを形成する工程
を連続的に有することを特徴とする方法を提供する。
【００１１】
実施形態によれば、工程b)で、前記積層体の半導体層の少なくとも１つの成長を有利にする材料から、前記基板と接するシード層を形成する。
【００１２】
実施形態によれば、前記シード層を、窒化アルミニウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムガリウム、窒化アルミニウムインジウム又は窒化シリコンから少なくとも部分的に形成し得る。
【００１３】
実施形態によれば、前記基板は、電気絶縁層によって覆われた支持体を有し、前記電気絶縁層は半導体基部によって覆われ、工程b)で、前記半導体基部と接するように前記積層体を前記半導体基部上に形成する。
【００１４】
実施形態によれば、工程d)で、前記支持体を完全にエッチングして、前記電気絶縁層及び前記半導体基部を通って前記貫通開口部をエッチングする。
【００１５】
実施形態によれば、前記方法は、工程c)の前に、前記第３の面から前記積層体に延びているトレンチを前記積層体にエッチングして、前記トレンチを電気絶縁性の被覆体で覆う工程を更に有する。
【００１６】
実施形態によれば、前記方法は、工程c)の前に、前記積層体にイオンを注入して、前記第３の面から前記積層体に延びる電気絶縁性の領域を形成する工程を更に有する。
【００１７】
実施形態によれば、前記方法で、工程b)の前に、前記第１の面から前記基板内に開口部を形成して、前記基板とは異なる材料の一部で少なくとも形成された壁を前記開口部に形成し、更に、工程d)で前記基板を除去して前記壁を露出する。
【００１８】
別の実施形態は、発光ダイオードを有する積層体と、
前記積層体上に置かれた半導体又は電気絶縁性材料から少なくとも部分的に形成された壁であって、前記発光ダイオードの少なくとも一部に対向する開口部を画定している前記壁と、
前記開口部の少なくとも一部に設けられた、前記積層体と接する導電性パッドと、
前記開口部の少なくとも一部内の光輝性ブロックと
を備えていることを特徴とする光電子デバイスを提供する。
【００１９】
実施形態によれば、前記光電子デバイスは、前記壁と前記積層体との間に、前記壁及び前記積層体と接するシード部分を更に備えており、前記シード部分は、前記積層体の半導体層の少なくとも１つの成長を有利にする材料から形成されている。
【００２０】
実施形態によれば、前記シード部分は、窒化アルミニウム、窒化アルミニウムガリウム、窒化アルミニウムインジウムガリウム、窒化アルミニウムインジウム又は窒化シリコンから少なくとも部分的に形成され得る。
【００２１】
実施形態によれば、前記光電子デバイスは、前記壁の最上部に電気絶縁部分を更に備えている。
【００２２】
実施形態によれば、前記光電子デバイスは、前記積層体内に延びて、電気絶縁性の被覆体で覆われているトレンチを更に備えている。
【００２３】
実施形態によれば、前記光電子デバイスは、前記積層体内に延びている電気絶縁性の領域を更に備えている。
【００２４】
実施形態によれば、前記積層体は、粗面化された面又は周期的なパターンを有している。
【００２５】
実施形態によれば、前記導電性パッドは、前記発光ダイオードによって放射される放射線を少なくとも部分的に通す材料から形成されている。
【００２６】
実施形態によれば、前記光電子デバイスは、前記第３の面から前記第４の面に前記積層体を貫通する電気接続部を更に備えており、前記電気接続部は、前記積層体の半導体層から絶縁され、前記壁と接している。
【００２７】
実施形態によれば、前記壁は、電気絶縁層で覆われた半導体材料のコアを有している。
【図面の簡単な説明】
【００２８】
前述及び他の特徴及び利点を、添付図面を参照して本発明を限定するものではない特定の実施形態について以下に詳細に説明する。
【００２９】
【図１】光電子デバイスの実施形態を示す断面略図である。
【図２】光電子デバイスの実施形態を示す平面図である。
【図３】光電子デバイスの他の実施形態を示す部分的な断面略図である。
【図４】光電子デバイスの他の実施形態を示す部分的な断面略図である。
【図５】光電子デバイスの他の実施形態を示す部分的な断面略図である。
【図６】光電子デバイスの他の実施形態を示す部分的な断面略図である。
【図７Ａ】図１に示されている光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図７Ｂ】図１に示されている光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図７Ｃ】図１に示されている光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図７Ｄ】図１に示されている光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図７Ｅ】図１に示されている光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図８Ａ】図３に示されている光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図８Ｂ】図３に示されている光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図８Ｃ】図３に示されている光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図８Ｄ】図３に示されている光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図９】光電子デバイスの別の実施形態を示す部分的な断面略図である。
【図１０Ａ】図９に示されている光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図１０Ｂ】図９に示されている光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図１０Ｃ】図９に示されている光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図１０Ｄ】図９に示されている光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図１０Ｅ】図９に示されている光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図１０Ｆ】図９に示されている光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【図１０Ｇ】図９に示されている光電子デバイスを製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【発明を実施するための形態】
【００３０】
明瞭化のために、同一の要素は様々な図面において同一の参照番号で示されており、更に、電子回路の表示ではよくあるように、様々な図面は正しい縮尺で示されていない。更に、本明細書の理解に有用な要素のみが示され説明されている。特に、光電子デバイスの発光ダイオードにバイアスをかけるための手段は公知であり、説明されていない。
【００３１】
以下の記載では、「実質的に」、「約」及び「程度」という用語は、特に示されていない場合、「10％の範囲内」を意味する。更に、発光ダイオードの「活性領域」は、発光ダイオードによる電磁放射線の大部分を放射する発光ダイオードの領域を表す。更に、第１の要素がエピタキシャル関係によって第２の要素に結合していると言うとき、これは、第１の要素が第１の層から形成され、第２の要素が第１の層上にエピタキシによって成長する第２の層から形成されているか、又はその逆を意味する。
【００３２】
更に、本開示との関連で使用されるような「粒子」という文言は広い意味で理解されるべきであり、略球状の密集した粒子だけでなく、角のある粒子、平坦な粒子、フレーク状の粒子、繊維形状の粒子又は繊維状の粒子などにも相当する。本開示との関連で述べられる粒子の「サイズ」は、粒子の最小横断寸法を意味すると理解されるべきである。材料の粒子は、材料が粒子クラスタの形態で生じる場合があると分かった上で、個々に検討される粒子、すなわち、材料の単位要素を意味する。粒子の「平均サイズ」という語句は、本開示によれば、粒子サイズの算術平均、すなわち、粒子サイズの合計を粒子の数で割った数字を意味する。粒子の粒度分布は、例えばMalvern Mastersizer 2000を使用してレーザ粒度測定によって測定されてもよい。
【００３３】
図１及び図２は、例えば表示画面又は画像投影デバイスに対応する光電子デバイス10の実施形態を示す。
【００３４】
光電子デバイス10は２つの集積回路12, 14を備えている。第１の集積回路12は発光ダイオード16を有しており、以下の記載では光電子回路又は光電子チップと称される。第２の集積回路14は、第１の集積回路12の発光ダイオード16を制御するために使用される電子部品（不図示）、特にトランジスタを有している。第２の集積回路14は、以下の記載では制御回路又は制御チップと称される。光電子回路12は制御回路14に接合されている。接合タイプに応じて、ボンディングパッド18が光電子チップ12と制御チップ14との間に設けられてもよい。
【００３５】
実施形態によれば、発光ダイオード16は、対向する２つの面20, 21を有する半導体層の積層体19によって形成されている。積層体19は、図１の下から上に、
第１の導電型、例えばＰ型にドープされて面20を画定している半導体層22、
活性領域23、及び
第１の導電型と反対の第２の導電型、例えばＮ型にドープされて面21を画定している半導体層24
を有している。
【００３６】
光電子回路12は、半導体層24上に壁30を更に有している。壁30は、壁30と半導体層24との間に配置されているシード部分32上に置かれている。シード部分32は、半導体層24の面21及び壁30と接している。壁30は、面21の一部を露出する開口部34を画定している。実施形態によれば、壁30は格子を形成しており、開口部34は行及び列に配置されている。例として、９つのサブ画素Pix が図２に示されている。本実施形態では、開口部34は図２に示されているように正方形の形状を有している。しかしながら、開口部34の形状は異なってもよい。
【００３７】
面21と接する導体パッド36が各開口部34内に配置されている。導体パッド36は導電性材料から形成されている。本実施形態では、導体パッド36は発光ダイオード16によって放射される光を通さなくてもよい。導体パッド36は、開口部34内の面21の露出した部分を部分的にのみ覆っていることが好ましい。本実施形態では、サブ画素Pix 毎に、導体パッド36が開口部34の４つの角部に設けられており、一部の導体パッド36は壁30に沿って延びている。更に、隣り合うサブ画素Pix の導体パッド36は、両方のサブ画素Pix を分離する壁30を越えて延びている結合部分37によって互いに接続されてもよい。変形例として、サブ画素Pix 毎に、導体パッド36が面21を覆う格子として配置されてもよい。
【００３８】
面21と接する光輝性ブロック38が開口部34の少なくとも一部内に配置されている。光輝性ブロック38は図２には示されていない。一部の開口部34には光輝性ブロックが設けられなくてもよい。各光輝性ブロック38は蛍光体を有しており、蛍光体は、サブ画素Pix の発光ダイオード16によって放射される光によって励起されると、発光ダイオード16によって放射される光の波長とは異なる波長で光を放射することができる。
【００３９】
光電子回路12は、半導体層22の側で制御回路14に接合されている。実施形態によれば、１つのボンディングパッド18がサブ画素Pix 毎に設けられている。
【００４０】
動作中、電圧が導体パッド36とボンディングパッド18との間に印加されるため、サブ画素Pix 毎に、サブ画素Pix の開口部34に面する活性領域23の一部が、サブ画素Pix に関連付けられた導体パッド36とボンディングパッド18との間に印加される電圧に応じた強度で光を放射する。壁30は、隣り合うサブ画素Pix 間のクロストークを低減する。
【００４１】
実施形態によれば、光抽出を改善するために開口部34内の面21の露出した部分を粗面化する及び／又はパターン化することができる。
【００４２】
半導体層22, 24は、少なくとも１つの半導体材料から少なくとも部分的に形成されている。半導体材料は、シリコン、ゲルマニウム、炭化シリコン、III-V 族化合物、II-VI 族化合物、又はこれらの化合物の少なくとも２つの組み合わせであってもよい。半導体層22の厚さは１０ｎｍ〜１μｍの範囲内である。半導体層24の厚さは１０ｎｍ〜１０μｍの範囲内である。半導体層24の厚さを減らすと、サブ画素間のクロストークが実質的に減少する。
【００４３】
半導体層22, 24は、III-V 族化合物、例えばIII-N 化合物を主に含む半導体材料から少なくとも部分的に形成されてもよい。III 族元素の例として、ガリウム(Ga)、インジウム(In)又はアルミニウム(Al)が挙げられる。III-N 化合物の例として、GaN 、AlN 、InN 、InGaN 、AlGaN 又はAlInGaN が挙げられる。他のV 族元素、例えばリン又はヒ素が使用されてもよい。一般に、III-V 族化合物内の元素は異なるモル分率で組み合わせられてもよい。
【００４４】
半導体層22, 24は、II-VI 族化合物を主に含む半導体材料から少なくとも部分的に形成されてもよい。II族元素の例として、IIA 族元素、特にベリリウム(Be)及びマグネシウム(Mg)、並びにIIB 族元素、特に亜鉛(Zn)、カドミウム(Cd)及び水銀(Hg)が挙げられる。VI族元素の例として、VIA 族元素、特に酸素(O) 及びテルル(Te)が挙げられる。II-VI 族化合物の例として、ZnO 、ZnMgO 、CdZnO 、CdZnMgO 、CdHgTe、CdTe又はHgTeが挙げられる。一般に、II-VI 族化合物内の元素は異なるモル分率で組み合わせられてもよい。半導体層24は、エピタキシャル関係によってシード部分32に結合していることが好ましい。
【００４５】
活性領域23は、発光ダイオードLED による放射線の大部分を放射する層である。実施例によれば、活性領域23は閉込め手段を有してもよい。活性領域23は単一量子井戸を有してもよい。そのため、活性領域23は、半導体層22, 24を形成する半導体材料とは異なり、半導体層22, 24のバンドギャップより小さなバンドギャップを有する半導体材料を含んでもよい。活性領域23は多重量子井戸を有してもよい。そのため、活性領域23は、量子井戸及び障壁層が交互に形成された半導体層の積層体を有している。活性領域23は、例えば、厚さが３〜20nm（例えば６nm）のGaN 層及び厚さが１〜30nm（例えば2.5 nm）のInGaN 層を交互に形成することにより得られる。GaN 層は、例えばＮ型又はＰ型にドープされてもよい。別の実施例によれば、活性領域は、例えば厚さが10nmより大きい単一のInGaN 層を有してもよい。活性領域23の層はエピタキシャル関係によって半導体層24に結合していることが好ましい。
【００４６】
壁30は、少なくとも１つの半導体材料から少なくとも部分的に形成されている。半導体材料は、シリコン、ゲルマニウム、炭化シリコン、III-V 族化合物、II-VI 族化合物、又はこれらの化合物の少なくとも２つの組み合わせであってもよい。壁30は、マイクロエレクトロニクスで実施される製造方法と適合する半導体材料から形成されていることが好ましい。壁30は高濃度にドープされてもよく、低濃度にドープされてもよく、又はドープされなくてもよい。壁30は単結晶シリコンから形成されていることが好ましい。
【００４７】
面21と直交する方向に測定された壁30の高さは、500 nm〜200 μｍの範囲内であり、好ましくは５μｍ〜30μｍの範囲内である。面21と平行な方向に測定された壁30の厚さは、100 nm〜50μｍの範囲内であり、好ましくは0.5 μｍ〜10μｍの範囲内である。図２を参照すると、開口部34の面積は、１μｍ〜100 μｍ、好ましくは３μｍ〜15μｍの範囲内の辺を有する正方形の面積に相当する。
【００４８】
実施形態によれば、壁30は、光輝性ブロック38及び／又は発光ダイオード16によって放射される放射線の波長のために反射材料から形成されるか、又は反射被覆体によって覆われることができる。
【００４９】
シード部分32は、半導体層24の成長を有利にする材料から形成されている。シード部分32は、半導体層24を成長させるときにより少ない欠陥又はクラッキングを実現するために更に遷移層の機能を果たすことができる。例として、シード部分32を形成する材料はIII-窒化物材料であってもよい。例として、シード部分32は、窒化アルミニウム(AlN) 、窒化アルミニウムガリウム(AlGaN) 、窒化アルミニウムインジウムガリウム(AlInGaN) 、窒化アルミニウムインジウム(AlInN) 又は窒化シリコン(SiN) から形成されてもよい。シード部分32は、壁30の導電型と同一の導電型にドープされてもよい。面21と直交する方向に測定されたシード部分32の厚さは、１ｎｍ〜10μｍの範囲内であり、好ましくは50ｎｍ〜３μｍの範囲内である。シード部分32は、エピタキシャル関係によって壁30に結合していることが好ましい。
【００５０】
導体パッド36は、導電性材料、例えばアルミニウム、チタン、ニッケル、金、銀、銅又は亜鉛のような金属から形成されている。面21と直交する方向に測定された導体パッド36の高さは５ｎｍ〜10μｍの範囲内である。面21と平行な方向に測定された導体パッド36の厚さは１ｎｍ〜100 μｍの範囲内である。導体パッド36は半導体層24と接している。導体パッド36は更に壁30と接してもよい。
【００５１】
各光輝性ブロック38は、少なくとも１つの光輝性材料の粒子を含んでいる。光輝性材料の例として、YAG:Ce又はYAG:Ce3+とも称される３価セリウムイオンによって活性化されるイットリウムアルミニウムガーネット(YAG) である。従来の光輝性材料の粒子の平均サイズは一般に５μｍより大きい。
【００５２】
実施形態では、各光輝性ブロック38は、以下半導体ナノ結晶とも称される半導体材料のナノメートル範囲の単結晶粒子が分散しているマトリクスを含んでいる。光輝性材料の内部量子効率QYintは、放射光子の数と光輝性物質に吸収される光子の数との比率に等しい。半導体ナノ結晶の内部量子効率QYint は５％より大きく、好ましくは10％より大きく、より好ましくは20％より大きい。
【００５３】
実施形態によれば、半導体ナノ結晶の平均サイズは、0.5 nm〜1,000 nm、好ましくは0.5 nm〜500 nm、より好ましくは１nm〜100 nm、特には２nm〜30nmの範囲内である。50nmより小さい大きさでは、半導体ナノ結晶の光変換特性は基本的に量子閉込め現象に応じて決められる。そのため、半導体ナノ結晶は量子箱に相当する。
【００５４】
実施形態によれば、半導体結晶の半導体材料は、セレン化カドミウム(CdSe)、リン化インジウム(InP) 、硫化カドミウム(CdS) 、硫化亜鉛(ZnS) 、セレン化亜鉛(ZnSe)、テルル化カドミウム(CdTe)、テルル化亜鉛(ZnTe)、酸化カドミウム(CdO) 、酸化亜鉛カドミウム(ZnCdO) 、硫化カドミウム亜鉛(CdZnS) 、セレン化カドミウム亜鉛(CdZnSe)、硫化銀インジウム(AgInS2)、及びこれらの化合物の少なくとも２つの混合物を含む群から選択されている。実施形態によれば、半導体ナノ結晶の半導体材料は、Le Blevenec 等著のPhysica Status Solidi (RRL) - Rapid Research Letters Volume 8，No. 4，p. 349-352，2014年４月の刊行物に記載されている材料から選択されている。
【００５５】
実施形態によれば、半導体ナノ結晶の大きさは、半導体ナノ結晶によって放射される放射線の所望の波長に応じて選択されている。例として、平均サイズが3.6 nm程度であるCdSeナノ結晶は、青色の光を赤色の光に変換することができ、平均サイズが1.3 nm程度であるCdSeナノ結晶は、青色の光を緑色の光に変換することができる。別の実施形態によれば、半導体ナノ結晶の組成は、半導体ナノ結晶によって放射される放射線の所望の波長に応じて選択されている。
【００５６】
マトリクスは典型的には、光輝性ブロック38を形成するために蛍光体、サブミクロン蛍光体及びナノ結晶材料のような光輝性材料と混ぜ合わせられた封止材料から構成されている。マトリクスは、少なくとも部分的に透明な材料から形成されている。マトリクスは、例えばシリカから形成されている。マトリクスは、例えば、あらゆる少なくとも部分的に透明なプラスチック材料、特に少なくとも部分的に透明なポリマー、特にシリコーン又はポリ乳酸(PLA) 又はポリ（メタクリル酸メチル）(PMMA)から形成されている。マトリクスは、PLA のような三次元プリンタと共に使用される少なくとも部分的に透明なポリマーから形成されてもよい。実施形態によれば、マトリクスは、２〜90質量％、好ましくは10〜60質量％のナノ結晶、例えば約20質量％のナノ結晶を含んでいる。
【００５７】
面21と直交する方向に測定された光輝性ブロック38の高さは100 nm〜１mmの範囲内である。光輝性ブロック38の高さは、壁30及びシード部分32の高さの合計より低いことが好ましい。
【００５８】
図３は、発光ダイオードを備えた光電子デバイス40の実施形態を示す部分的な断面略図である。光電子デバイス40は、図１に示されている光電子デバイス10と同一の要素を備えており、壁30の最上部を覆う絶縁部分42を更に備えている。絶縁部分42は、以下に開示されるように壁30を形成するために使用される基板からの残存物に相当してもよい。
【００５９】
絶縁部分42は、誘電体材料、例えば酸化シリコン(SiO2)、窒化シリコン（SixNy、ここでｘは約３に等しく、ｙは約４に等しく、例えばSi3N4 ）、（特に一般的な式SiOxNyの）酸窒化シリコン（例えばSi2ON2）、酸化アルミニウム(Al2O3) 、酸化ハフニウム(HfO2)又はダイヤモンドから形成されてもよい。面21と直交する方向に測定された絶縁部分42の厚さは10ｎｍ〜10μｍの範囲内である。
【００６０】
図４は、発光ダイオードを備えた光電子デバイス50の実施形態を示す部分的な断面略図である。光電子デバイス50は、図１に示されている光電子デバイス10と同一の要素を備えており、面20から積層体19を通って延びているトレンチ52を更に備えている。トレンチ52は、少なくとも半導体層22及び活性領域23の厚さ全体を通って延びている。トレンチ52は半導体層24を通って延びなくてもよく、又は半導体層24を部分的若しくは完全に通って延びてもよい。トレンチ52は、シード部分32の厚さの全て又は一部に亘ってシード部分32を通って更に延びてもよい。トレンチ52は、壁30の高さの全て又は一部に亘って壁30を通って更に延びてもよい。
【００６１】
トレンチ52は、発光ダイオード16毎に、半導体層22の一部54及び活性領域23の一部56を含むブロックを画定している。各トレンチ52は、電気絶縁性の層又は被覆体58で覆われている。トレンチ52は充填材料60で充填されてもよい。充填材料60は、不透明層、反射層、透明層又は前述した材料特性の組み合わせであってもよい。トレンチ52は、好ましくは壁30と一列に配置されている。トレンチ52は、隣り合うサブ画素Pix 間のクロストークを更に低減する。
【００６２】
面21と平行な方向に測定されたトレンチ52の厚さは10ｎｍ〜10μｍの範囲内である。トレンチ52の厚さは、壁30の厚さと実質的に等しくてもよい。絶縁層58の厚さは１nm〜10μｍの範囲内である。絶縁層58は、絶縁部分42に関して前述した材料と同一の材料から形成されてもよい。充填材料60は、エポキシ、樹脂、シリコーン、金属層、誘電体又は空気を含む群から選択されてもよい。
【００６３】
別の実施形態では、光電子回路12は、積層体19を完全に通過して積層体19の層から絶縁された電気接続部（バイア）を有してもよい。電気接続部は、一端部で壁30と接して、他端部でボンディングパッド18の内の一部と接してもよく、これらのボンディングパッド18は、その場合、半導体層22から絶縁されている。導体パッド36は壁30と接しており、前記電気接続部を用いて制御回路14によって導体パッド36に電圧を印加し得ることが好ましい。既に開示したトレンチ52が設けられている場合、電気接続部は、導電性の充填材料60を使用して形成されてもよい。
【００６４】
図５は、発光ダイオードを備えた光電子デバイス70の実施形態を示す部分的な断面略図である。光電子デバイス70は、各導体パッド36が発光ダイオード16によって放射される電磁放射線を少なくとも部分的に通す導電層72と取り替えられている点を除いて、図４に示されている光電子デバイス50と同一の要素を備えている。導電層72は、サブ画素毎に壁30によって画定された面21の露出した部分全体を覆ってもよい。導電層72は、グラフェン又は透明導電性酸化物(TCO) のような透明な導電性材料、例えば、酸化インジウムスズ(ITO) 、Al若しくはGaのいずれか又はこれら両方がドープされた酸化亜鉛(ZnO) から形成されてもよい。例として、導電層72の厚さは５nm〜500 nmの範囲内であり、好ましくは20nm〜50nmの範囲内である。
【００６５】
図６は、発光ダイオードを備えた光電子デバイス80の実施形態を示す部分的な断面略図である。光電子デバイス80は、図３に示されている光電子デバイス40と同一の要素を備えており、面20から発光ダイオードを形成する積層体19を通って延びている実質的に電気絶縁性の絶縁領域82を更に備えている。絶縁領域82は、少なくとも半導体層22及び活性領域23の厚さ全体を通って延びている。絶縁領域82は、半導体層24を通って延びなくてもよく、又は半導体層24を部分的若しくは完全に通って延びてもよい。図６では、絶縁領域82が半導体層24を完全に通って延びている。絶縁領域82は、発光ダイオード16毎に、半導体層22の一部84、活性領域23の一部86、及び該当する場合には半導体層24の一部88を含むブロックを画定している。絶縁領域82は、積層体19へのイオン注入によって形成されることができ、格子損傷を与えるためにＮ又はArのような非電気的な活性種をイオン注入することによって典型的に形成される。注入量は、十分な損傷を与えて高い抵抗率をもたらすように設定されている。絶縁領域82は、好ましくは壁30と一列に配置されるが、壁30より広く又は狭くすることができる。絶縁領域82は、隣り合うサブ画素Pix 間のクロストークを更に低減する。
【００６６】
面21と平行な方向に測定された絶縁領域82の厚さは10ｎｍ〜100 μｍの範囲内である。
【００６７】
図7A〜7Eは、図１に示されている光電子デバイス10を製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【００６８】
図7Aは、
対向する２つの面91, 92を有する一体の基板90を準備する工程、
基板90の面92にシード層94を形成する工程、
シード層94上に半導体層24を形成する工程、
半導体層24上に活性領域23を形成する工程、及び
活性領域23上に半導体層22を形成する工程
の後に得られた構造を示す。
【００６９】
基板90は、壁30と同一の材料から形成されている。基板90は、更にSOI 基板とすることができる。シード層94は、シード部分32と同一の材料から形成されている。シード層94は、化学蒸着法(CVD) 又は有機金属気相エピタキシ法(MOVPE) としても知られている有機金属化学蒸着法(MOCVD) のような方法によって得られてもよい。しかしながら、分子線エピタキシ法(MBE) 、ガスソースMBE 法(GSMBE) 、有機金属MBE 法(MOMBE) 、プラズマ支援MBE 法(PAMBE) 、原子層エピタキシ法(ALE) 、ハイドライド気相エピタキシ法(HVPE)のような方法を使用してもよく、更に原子層堆積法(ALD) 又は物理蒸着法(PVD) を使用してもよい。更に、蒸着法又は反応性カソードスパッタリング法のような方法を使用してもよい。シード層94は、半導体層24の成長を有利にする材料から形成されている。シード層94は、半導体層24を成長させるときにより少ない欠陥又はクラッキングを実現するために更に応力緩和層の機能を果たしてもよい。
【００７０】
CVD 、MOCVD 、MBE 、GSMBE 、PAMBE 、ALE 、HVPE、ALD のタイプの処理によって半導体層24、活性領域23及び半導体層22を成長させてもよい。
【００７１】
図7Bは、半導体層22の側で光電子チップ12に制御チップ14を接合した後に得られた構造を示す。本実施形態では、光電子チップ12への制御チップ14の接合を、接続マイクロビーズ又はスタッドバンピングのような挿入体18を使用して行ってもよい。或いは、光電子チップ12への制御チップ14の接合を、挿入体を使用せず直接接合によって行ってもよい。直接接合として、光電子チップ12の金属領域及び制御チップ14の金属領域の金属同士の直接接合又は共晶接合が含まれてもよい。直接接合は、光電子チップ12の表面の誘電体領域、及び制御チップ14の表面の誘電体領域の誘電体同士の接合に基づくこともできる。光電子チップ12への制御チップ14の接合を、光電子チップ12を制御チップ14に接するように置いて加圧及び加熱を行う熱圧着法によって行ってもよい。
【００７２】
図7Cは、面91から基板90及びシード層94に開口部34をエッチングして面21の一部を露出させて壁30及びシード部分32を画定した後に得られた構造を示す。開口部34の大きさは、光輝性ブロック38の所望の大きさに相当する。このエッチングを半導体層24上で停止するか、又は半導体層24を部分的に通って停止する。面21の表面形態は滑らかにすることができるが、光抽出効率を高めるために粗面化されるか又は周期的な特徴を含むことができる。実行されるエッチングは、例えば塩化物若しくはフッ化物に基づくプラズマによるドライエッチング、誘導結合プラズマ(ICP) エッチング、反応性イオンエッチング(RIE) 、ウェットエッチング、化学機械研磨又はこれらの方法の組み合わせであってもよい。別の実施形態では、開口部34を形成する前に、基板90をまず壁の高さに至るまで、例えば化学機械研磨(CMP) 処理によって薄くしてもよい。その後、開口部34をドライエッチング処理又はウェットエッチング処理を使用してエッチングする。
【００７３】
図7Dは、導体パッド36を形成した後に得られた構造を示す。この構造は、開口部34内の面21上に壁30を覆って、導体パッド36の材料から導電層を共形的に堆積させ、導電層をエッチングして導体パッド36を画定することにより得られてもよい。実行されるエッチングは、例えば塩化物若しくはフッ化物に基づくプラズマによるドライエッチング、又は反応性イオンエッチング(RIE) であってもよい。導体パッド36をリフトオフ処理によって形成することもできる。
【００７４】
図7Eは、開口部34の少なくとも一部の内側に光輝性ブロック38を形成した後に得られた構造を示す。光輝性ブロック38は、場合によっては特定の開口部34を樹脂で塞いで、例えば、いわゆるアディティブ処理によって、特定の開口部34を結合マトリクスの半導体ナノ結晶のコロイド分散体で充填することにより形成されてもよい。いわゆるアディティブ処理として、例えばインクジェット印刷、グラビア印刷、シルクスクリーン、フレキソ印刷、スプレーコーティング、エーロゾルコーティング又はドロップキャストによる、所望の位置でのコロイド分散体の直接印刷が含まれてもよい。
【００７５】
図8A〜8Dは、図３に示されている光電子デバイス40を製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【００７６】
図8Aは、
SOI 基板100 の表面102 にシード層94を形成する工程、
シード層94上に半導体層24を形成する工程、
半導体層24上に活性領域23を形成する工程、及び
活性領域23上に半導体層22を形成する工程
の後に得られた構造を示す。
【００７７】
基板100 は、半導体基部108 を覆う絶縁層106 と、絶縁層106 を覆う半導体層110 とを含む多層構造であってもよい。半導体層110 は、壁30に関して前述した材料と同一の材料から形成されてもよい。絶縁層106 は、絶縁部分42に関して前述した材料と同一の材料から形成されてもよい。
【００７８】
図8Bは、半導体層22の側で光電子チップ12に制御チップ14を接合した後に得られた構造を示す。この構造を、図7Bに関連して前述したように製造してもよい。
【００７９】
図8Cは、半導体基部108 をエッチングした後に得られた構造を示す。このエッチングを絶縁層106 上で停止する。実行されるエッチングは、例えばCl2 若しくはSF6 の化学的性質を使用した誘導結合プラズマ(ICP) 若しくは反応性イオンエッチング(RIE) のようなプラズマに基づく処理によるドライエッチング、又はウェット化学エッチングであってもよい。ドライ／ウェットエッチング処理の前に基板を薄くするために、化学機械研磨(CMP) によるウエハ薄層化を使用することもできる。
【００８０】
図8Dは、画素毎に面21の露出部分を形成して、絶縁部分42、壁30及びシード部分32を画定するために絶縁層106 、半導体層110 及びシード層94に開口部34をエッチングした後に得られた構造を示す。実行されるエッチングは、例えばCl2 に基づくプラズマによるドライエッチング若しくは反応性イオンエッチング(RIE) 、又はウェットエッチングであってもよい。
【００８１】
本方法のその後の工程は、図7D及び図7Eに関連して前述した工程であってもよい。
【００８２】
図４に示されている光電子デバイス50を製造する方法の実施形態は、図7A〜図7Eに関連して前述した工程を有してもよく、制御チップ14を光電子チップ12に接合する工程の前に、少なくとも半導体層22及び活性領域23、場合によっては半導体層24、シード部分32及び壁30にトレンチ52をエッチングして、トレンチ52の内側に絶縁層58を形成し、トレンチ52に充填材料60を充填する工程を更に有してもよい。
【００８３】
図６に示されている光電子デバイス80を製造する方法の実施形態は、図7A〜図7Eに関連して前述した工程を有してもよく、制御チップ14を光電子チップ12に接合する工程の前に、イオンを積層体19の内部に注入して絶縁領域82を形成する工程を更に有してもよい。
【００８４】
図９は、発光ダイオードを備えた光電子デバイス120 の別の実施形態の図１と類似する部分的な断面略図である。光電子デバイス120 は、壁30がシード部分32上に置かれている壁122 と取り替えられ、各壁122 は電気絶縁層126 で覆われている充填材料のコア124 を有している点を除いて、図１に示されている光電子デバイス10と同一の要素を備えている。変形例として、壁122 毎に電気絶縁層126 が設けられなくてもよい。
【００８５】
壁122 の大きさは壁30の大きさと同一であってもよい。コア124 は、半導体材料、例えばシリコン、特には多結晶シリコン、又は電気絶縁性材料、例えばSiO2から形成されてもよい。絶縁層126 は、誘電体材料、例えば酸化シリコン(SiO2)、窒化シリコン（SixNy、ここでｘはおよそ３に等しく、ｙはおよそ４に等しく、例えばSi3N4 ）、（特に一般的な式SiOxNyの）酸窒化シリコン（例えばSi2ON2）又は酸化ハフニウム(HfO2)から形成されてもよい。絶縁層126 は、例えば熱酸化シリコンから形成されている。絶縁層126 の厚さは50nm〜1000nmの範囲内であってもよい。
【００８６】
図10A 〜10G は、図９に示されている光電子デバイス120 を製造する方法の実施形態の連続的な工程で得られた構造を示す部分的な断面略図である。
【００８７】
図10A は、壁122 の所望の位置で基板90に面92から開口部128 を形成した後に得られた構造を示す。例えばドライエッチングによって基板90をエッチングすることにより、開口部128 を得ることができる。
【００８８】
図10B は、各開口部128 に絶縁層126 及び絶縁コア124 を形成した後に得られた構造を示す。一実施形態によれば、絶縁層126 を構成する材料の層を、開口部128 の内部及び基板90の面92の残り部分の上に堆積させてもよく、コア124 を構成する材料の層を、特に開口部128 を充填するために構造全体の上に堆積させてもよい。絶縁層126 を構成する材料の層及びコア124 を構成する材料の層を、開口部128 の外側で、例えばエッチングによって除去する。このようにして壁122 が得られる。利点は、高い縦横比（壁の高さ及び幅の比）を有する壁122 を、幅を狭くして得ることができるということである。基板90と接する壁122 の外層は、処理の後の段階で実行される壁122 に対する基板90の選択エッチングを可能にする材料から形成されている。従って、基板90がシリコンから形成される場合、壁122 の絶縁層126 はSiO2から形成されてもよい。基板90がGaN 又はGaAsから形成される場合、絶縁層126 は設けられなくてもよく、壁122 は完全にシリコンから形成されてもよい。
【００８９】
図10C は、図7Aに関連して前述した工程と同一の工程の後に得られた構造を示す。
【００９０】
図10D は、図7Bに関連して前述した工程と同一の工程の後に得られた構造を示す。
【００９１】
図10E は、基板90を除去して壁122 を露出させた後に得られた構造を示す。基板90の除去を、少なくとも２つの工程、例えば面91から、例えば機械研磨によって基板90を薄層化し、絶縁層126 に達する前に停止する第１の工程、及び、例えば化学エッチングを行って基板90の残り部分を除去する第２のエッチング工程で行ってもよい。利点は、絶縁層126 が基板90のエッチング中に停止層の機能を果たし得ることである。
【００９２】
図10F は、図7Dに関連して前述した工程と同一の工程の後に得られた構造を示す。
【００９３】
図10G は、図7Eに関連して前述した工程と同一の工程の後に得られた構造を示す。
【００９４】
特定の実施形態が述べられている。様々な変更及び調整が当業者に想起される。特に、前述した実施形態では光電子チップ12は制御チップ14に直接接合されているが、光電子チップ12及び制御チップ14はプリント回路に夫々接合されてもよい。更に、前述した実施形態では、壁30は面21に実質的に直交する側面を有するが、壁30の側面は面21に対して直交しなくてもよく、例えば傾いてもよい。
【００９５】
更に、様々な変更を有する複数の実施形態が記載されている。これらの実施形態及び変更の一部の要素を組み合わせることができる。例として、図５に関連して前述した光電子回路70では、トレンチ52が、図１に関連して前述した実施形態の光電子デバイス10及び図３に関連して前述した実施形態の光電子デバイス40の場合と同様に設けられなくてもよい。
【００９６】
本特許出願は、本明細書の不可欠な部分とみなされる仏国特許出願第16／63509 号明細書の優先権を主張している。
【図１】
2020503691.tif 000003
【図２】
2020503691.tif 000004
【図３】
2020503691.tif 000005
【図４】
2020503691.tif 000006
【図５】
2020503691.tif 000007
【図６】
2020503691.tif 000008
【図７Ａ】
2020503691.tif 000009
【図７Ｂ】
2020503691.tif 000010
【図７Ｃ】
2020503691.tif 000011
【図７Ｄ】
2020503691.tif 000012
【図７Ｅ】
2020503691.tif 000013
【図８Ａ】
2020503691.tif 000014
【図８Ｂ】
2020503691.tif 000015
【図８Ｃ】
2020503691.tif 000016
【図８Ｄ】
2020503691.tif 000017
【図９】
2020503691.tif 000018
【図１０Ａ】
2020503691.tif 000019
【図１０Ｂ】
2020503691.tif 000020
【図１０Ｃ】
2020503691.tif 000021
【図１０Ｄ】
2020503691.tif 000022
【図１０Ｅ】
2020503691.tif 000023
【図１０Ｆ】
2020503691.tif 000024
【図１０Ｇ】
2020503691.tif 000025
【国際調査報告】
2020503691.tif 000026
2020503691.tif 000027
2020503691.tif 000028