(57)【要約】  時間利得補償機能が内蔵されたトランスインピーダンス増幅器（ＴＩＡ）を備える超音波回路が記載されている。ＴＩＡは、超音波トランスデューサに結合されて、超音波信号の受信に応答して、超音波トランスデューサによって生成された電気信号を増幅する。いくつかの場合では、ＴＩＡの後に、さらなるアナログ及びデジタル処理回路が続く。
2020524014.tif 000002
【特許請求の範囲】
【請求項１】
アナログ電気信号を供給する超音波トランスデューサと、
前記超音波トランスデューサに結合され、時間依存量の分だけ前記アナログ電気信号を受信及び増幅するように構成された時間利得補償（ＴＧＣ）機能を有する増幅器と、
を備える超音波装置。
【請求項２】
前記増幅器がトランスインピーダンス増幅器（ＴＩＡ）である、請求項１に記載の超音波装置。
【請求項３】
前記増幅器がトランスコンダクタンス増幅器である、請求項１に記載の超音波装置。
【請求項４】
前記増幅器が低ノイズ増幅器（ＬＮＡ）である、請求項１に記載の超音波装置。
【請求項５】
請求項１に記載の超音波装置であって、前記超音波トランスデューサが第１の超音波トランスデューサであり、前記増幅器が第１の増幅器であるとともに、前記第１の超音波トランスデューサを含む複数の超音波トランスデューサと、それぞれの前記超音波トランスデューサに結合された複数のそれぞれの増幅器であって、前記第１の増幅器を含む前記複数のそれぞれの増幅器と、を備える超音波装置であり、前記複数のそれぞれの増幅器に結合された平均化回路をさらに備える超音波装置。
【請求項６】
前記平均化回路が、前記増幅器の前記ＴＧＣ機能とは別個のＴＧＣ回路を備える、請求項５に記載の超音波装置。
【請求項７】
前記超音波トランスデューサ及び前記増幅器が、同じ基板上に集積されて集積電子デバイスを形成している、請求項１に記載の超音波装置。
【請求項８】
前記増幅器が、複数の制御信号を受信するように構成され、前記時間依存量の利得が、前記複数の制御信号のうちの少なくとも１つの制御信号に基づいて決定される、請求項１に記載の超音波装置。
【請求項９】
前記少なくとも１つの制御信号が、チャージポンプからの信号を表す、請求項８に記載の超音波装置。
【請求項１０】
前記チャージポンプがキャパシタを備える、請求項９に記載の超音波装置。
【請求項１１】
前記増幅器が、増幅回路と、可変インピーダンスを有するフィードバック回路と、を備える、請求項１に記載の超音波装置。
【請求項１２】
前記フィードバック回路が、複数の抵抗器を直列配置で備え、前記複数の抵抗器のサブセットが、対数的に順次増加するそれぞれの抵抗値を有する、請求項１１に記載の超音波装置。
【請求項１３】
前記アナログ電気信号が超音波イメージデータを含む、請求項１に記載の超音波装置。
【請求項１４】
前記超音波トランスデューサと前記増幅器との間に結合されたスイッチをさらに備える、請求項１に記載の超音波装置。
【請求項１５】
超音波トランスデューサと、
前記超音波トランスデューサに結合されたアナログ信号処理チェーンと、
アナログ−デジタル変換器（ＡＤＣ）と、
を備える超音波回路であって、前記アナログ信号処理チェーンが前記超音波トランスデューサと前記ＡＤＣとの間に電気的に結合されるとともに、
前記アナログ信号処理チェーンが、トランスインピーダンス増幅器（ＴＩＡ）及び時間利得補償（ＴＧＣ）を組み合わせた回路を含む、超音波回路。
【請求項１６】
前記アナログ信号処理チェーンが、前記ＴＩＡ及びＴＧＣを組み合わせた回路と、前記ＡＤＣとの間の別個のＴＧＣ回路を欠いている、請求項１５に記載の超音波回路。
【請求項１７】
前記超音波トランスデューサと、前記ＴＩＡ及びＴＧＣを組み合わせた回路との間に結合されたスイッチをさらに備える、請求項１５に記載の超音波回路。
【請求項１８】
前記超音波トランスデューサを含む複数の超音波トランスデューサと、それぞれの超音波トランスデューサに結合された複数のそれぞれのＴＩＡ及びＴＧＣを組み合わせた回路と、をさらに備え、前記複数のそれぞれのＴＩＡ及びＴＧＣを組み合わせた回路が、前記ＴＩＡ及びＴＧＣを組み合わせた回路を含むとともに、前記超音波装置が、前記複数のそれぞれのＴＩＡ及びＴＧＣを組み合わせた回路に結合された平均化回路をさらに備える、請求項１５に記載の超音波回路。
【請求項１９】
前記平均化回路がＴＧＣ回路を備える、請求項１８に記載の超音波回路。
【請求項２０】
前記ＴＩＡ及びＴＧＣを組み合わせた回路が、前記超音波トランスデューサからのアナログ電気信号に、時間とともに変わる量の利得を適用するように構成されている、請求項１５に記載の超音波回路。
【請求項２１】
前記ＴＩＡ及びＴＧＣを組み合わせた回路が、前記時間とともに変わる量の利得の大きさを決定する複数の制御信号を受信するように構成されている、請求項２０に記載の超音波回路。
【請求項２２】
前記複数の制御信号のうちの少なくとも１つの制御信号の論理レベル遷移を遅らせるように構成されたチャージポンプ回路をさらに備える、請求項２１に記載の超音波システム。
【請求項２３】
複数のスイッチ信号を受信するように構成されたスイッチング回路であって、前記制御信号を順番にアサートするように構成された前記スイッチング回路をさらに備える、請求項２１に記載の超音波回路。
【請求項２４】
前記時間とともに変わる量の利得の前記大きさを対数的にスケーリングされた増分ずつ増加させる前記複数の制御信号によって選択されるように構成された、選択可能な抵抗性セグメントをさらに備える、請求項２１に記載の超音波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]  本出願は、米国特許法第１１９条（ｅ）の下で、代理人整理番号Ｂ１３４８．７００４８ＵＳ００の下で２０１７年６月２０日に出願され、「AMPLIFIER WITH BUILT IN TIME GAIN COMPENSATION FOR ULTRASOUND APPLICATIONS」と題された米国仮特許出願第６２／５２２，６２２号の利益を主張し、参照によって本明細書に援用される。
【０００２】
背景
分野
[0002]  本出願は、概して、受信した超音波信号を増幅するための増幅器を有する超音波デバイスに関する。
【背景技術】
【０００３】
関連技術
[0003]  超音波プローブは、超音波信号を感知し、対応する電気信号を発生させる、１つ又は複数の超音波センサを含む。電気信号は、アナログ又はデジタルドメインで処理される。時として、処理された電気信号から超音波イメージが生成される。
【発明の概要】
【課題を解決するための手段】
【０００４】
概要
[0004]  本出願の一態様に従って、超音波センサと、この超音波センサに結合され、超音波センサからの出力信号を受信及び増幅するように構成されたトランスインピーダンス増幅器（ＴＩＡ：trans-impedance amplifier）と、を備える超音波装置が提供される。ＴＩＡは、時間利得補償（ＴＧＣ：time gain compensation）機能を含むことができ、したがって、超音波デバイスは、アナログ信号処理チェーンの下流の別個のＴＧＣ回路を欠いていてもよい。ＴＩＡは適切な増幅器の一例であるが、低ノイズ増幅器（ＬＮＡ：low noise amplifier）又はトランスコンダクタンス増幅器などの他のタイプの増幅器を使用することができる。
【０００５】
[0005]  本出願の一態様に従って、アナログ電気信号を供給する超音波トランスデューサと、超音波トランスデューサに結合され、時間依存量の分だけアナログ電気信号を受信及び増幅するように構成された時間利得補償（ＴＧＣ）機能を有する増幅器と、を備える超音波装置が提供される。
【０００６】
[0006]  本出願の一態様に従って、超音波トランスデューサと、この超音波トランスデューサに結合されたアナログ信号処理チェーンと、アナログ−デジタル変換器（ＡＤＣ：analog-to-digital converter）と、を備える超音波回路であって、アナログ信号処理チェーンが、超音波トランスデューサとＡＤＣとの間に電気的に結合されるとともに、アナログ信号処理チェーンが、トランスインピーダンス増幅器（ＴＩＡ）及び時間利得補償（ＴＧＣ）を組み合わせた回路を含む、超音波回路が提供される。
【０００７】
図面の簡単な説明
[0007]  本出願の様々な態様及び実施形態を以下の図面を参照しながら説明する。図面は必ずしも縮尺通りに描かれていないことを理解されたい。複数の図面に現れる項目は、それらが現れるすべての図面において同じ参照番号によって表示されている。
【図面の簡単な説明】
【０００８】
【図１】[0008]本出願の非限定的な実施形態による、超音波信号を増幅するための増幅器を含む超音波デバイスのブロック図である。
【図２】[0009]本出願の非限定的な実施形態による、時間利得補償（ＴＧＣ）機能を有するトランスインピーダンス増幅器（ＴＩＡ）と、このＴＩＡの後に続く複数のアナログ信号処理段と、を含む超音波信号受信回路チェーンを図示する。
【図３】[0010]本出願の非限定的な実施形態による、ＴＧＣ機能を有するＴＩＡのブロック図である。
【図４Ａ】[0011]本出願の非限定的な実施形態による、ＴＧＣ機能を有するＴＩＡの実装の回路図である。
【図４Ｂ】[0012]本出願の非限定的な実施形態による、ＴＧＣ制御信号スイッチング回路の実装の回路図である。
【図４Ｃ】[0013]本出願の非限定的な実施形態による、ＴＧＣ制御信号スイッチング回路の実装の回路図である。
【図４Ｄ】[0014]本出願の非限定的な実施形態による、ＴＧＣ制御信号の例示的な動作シーケンスを図示する。
【発明を実施するための形態】
【０００９】
詳細な説明
[0015]  本開示の態様は、超音波デバイスのための増幅回路に関する。超音波デバイスは、超音波信号を受信し、電気出力信号を発生させるように構成された、１つ又は複数の超音波トランスデューサを含むことができる。したがって、超音波トランスデューサを超音波センサとして動作させることができる。超音波デバイスは、電気出力信号を増幅するための１つ又は複数の増幅器を含むことができる。いくつかの実施形態では、増幅器は、トランスインピーダンス増幅器（ＴＩＡ）とすることができ、また、時間利得補償（ＴＧＣ）機能を含むことができる。アナログ処理段（本明細書では代替的に「ブロック」又は「構成要素」と呼ばれる）は、ＴＩＡの後に続いて、超音波デバイスの複数のＴＩＡによって発生した電気信号の平均化など、様々なアナログ処理機能を実行することができる。少なくともいくつかの実施形態では、超音波デバイスは、ＴＩＡの下流の別個のＴＧＣ段又は回路を欠いている。ＴＩＡが適切な増幅器タイプの１つの例を代表しているが、ＬＮＡ又はトランスコンダクタンス増幅器を含めた、他のタイプの増幅器を代替的に用いることができる。
【００１０】
[0016]  本出願の一態様に従って、超音波信号を処理する方法が提供される。この方法は、超音波トランスデューサを使用して、電気信号を生成することを含み、この後に、ＴＩＡ、ＬＮＡ、トランスコンダクタンス増幅器、又は他の適切な増幅器で電気信号を増幅及び時間利得補償することが続く。説明を分かり易くするために、本明細書ではＴＩＡが明示的に記載されている。いくつかの実施形態では、複数のＴＩＡが設けられ、さらなる処理は、複数のＴＩＡによって供給される信号を平均化することを含む。次に、平均化された信号は、適切なアナログ−デジタル変換器（ＡＤＣ）によってデジタル化することができる。いくつかの実装形態では、複数のＴＩＡ（又は他の増幅器）が設けられ、さらなる処理は、クロスカップル型スイッチを使用して一部の信号の極性を反転させ、アダマールコード化（Hadamard coding）の使用など、コード化された受信を可能にすることを含む。
【００１１】
[0017]  上述の態様及び実施形態だけでなく、追加の態様及び実施形態についても、以下でさらに説明する。これらの態様及び／又は実施形態は、本出願はこの点に関して限定されないので、個々に、すべて一緒に、又は２つ以上の任意の組み合わせで使用することができる。
【００１２】
[0018]  図１は、本出願の非限定的な実施形態による、受信した超音波信号を処理するための回路を図示する。回路１００は、Ｎ個の超音波トランスデューサ１０２ａ．．．１０２ｎを含み、ここでのＮは整数である。超音波トランスデューサは、いくつかの実施形態では、受信した超音波信号を表す電気信号を発生させるセンサである。超音波トランスデューサは、いくつかの実施形態では、超音波信号を送信してもまたよい。超音波トランスデューサは、いくつかの実施形態では、容量性微細加工超音波トランスデューサ（ＣＭＵＴ：capacitive micromachined ultrasonic transducer）とすることができる。超音波トランスデューサは、いくつかの実施形態では、圧電性微細加工超音波トランスデューサ（ＰＭＵＴ：piezoelectric micromachined ultrasonic transducer）とすることができる。他の実施形態では代替的なタイプの超音波トランスデューサを使用することができる。
【００１３】
[0019]  回路１００は、Ｎ個の回路チャネル１０４ａ．．．１０４ｎをさらに備える。回路チャネルは、それぞれの超音波トランスデューサ１０２ａ．．．１０２ｎに対応することができる。例えば、８個の超音波トランスデューサ１０２ａ．．．１０２ｎ、及び８個の対応する回路チャネル１０４ａ．．．１０４ｎが存在してもよい。いくつかの実施形態では、超音波トランスデューサ１０２ａ．．．１０２ｎの数は、回路チャネルの数よりも多くてもよい。
【００１４】
[0020]  回路チャネル１０４ａ．．．１０４ｎは、送信回路、受信回路、又はこの両方を含むことができる。送信回路は、それぞれのパルサ１０８ａ．．．１０８ｎに結合された送信デコーダ１０６ａ．．．１０６ｎを含むことができる。パルサ１０８ａ．．．１０８ｎは、それぞれの超音波トランスデューサ１０２ａ．．．１０２ｎを制御して超音波信号を発することができる。
【００１５】
[0021]  回路チャネル１０４ａ．．．１０４ｎの受信回路は、それぞれの超音波トランスデューサ１０２ａ．．．１０２ｎから出力された（アナログ）電気信号を受信することができる。図示されている例では、各回路チャネル１０４ａ．．．１０４ｎは、それぞれの受信回路１１０ａ．．．１１０ｎと、増幅器１１２ａ．．．１１２ｎと、を含む。受信回路１１０ａ．．．１１０ｎを制御して、所与の超音波トランスデューサ１０２ａ．．．１０２ｎからの電気信号の読み出しを有効／無効にすることができる。適切な受信回路１１０ａ．．．１１０ｎの一例がスイッチである。すなわち、一実施形態では、受信回路は、送信モードの間に受信回路から超音波トランスデューサを切断するように切り替えられ、また、受信モードの間に受信回路に超音波トランスデューサを接続するように切り替えられる制御可能なスイッチである。スイッチの代替物を用いて同じ機能を実行してもよい。
【００１６】
[0022]  増幅器１１２ａ．．．１１２ｎは、いくつかの実施形態では、増幅及び時間利得補償されたアナログ信号を出力するＴＧＣ機能が内蔵されたＴＩＡとすることができる。ＴＧＣ機能が内蔵されたＴＩＡを使用することにより、代替的な増幅器設計を使用することに比べ、回路１００の低電力での動作を容易にすることができる。さらにまた、ＴＧＣ機能が内蔵されたＴＩＡを使用することにより、いずれかの下流のＴＧＣ段又は回路を省略することが可能になり、電力削減をさらに助長することができる。
【００１７】
[0023]  回路１００は、平均化回路１１４をさらに備え、これは本明細書では加算器又は加算増幅器とも呼ばれる。いくつかの実施形態では、平均化回路１１４は、バッファ又は増幅器である。平均化回路１１４は、増幅器１１２ａ．．．１１２ｎのうちの１つ又は複数から出力信号を受信することができ、平均化された出力信号を供給することができる。平均化された出力信号は、様々な増幅器１１２ａ．．．１１２ｎからの信号を加算又は減算することによって、部分的に形成することができる。平均化回路１１４は、可変フィードバック抵抗を含むことができる。可変フィードバック抵抗の値は、平均化回路がそこから信号を受信する増幅器１１２ａ．．．１１２ｎの数に基づいて動的に調節することができる。いくつかの実施形態では、可変抵抗は、Ｎ個の抵抗設定を含むことができる。すなわち、可変抵抗は、回路チャネル１０４ａ．．．１０４ｎの数に対応する数の抵抗設定を有することができる。したがって、平均出力信号は、平均化回路１１４の入力において受信される合成信号に選択された抵抗を印加することによって、部分的に形成してもまたよい。
【００１８】
[0024]  いくつかの実施形態では、平均化回路１１４もまた、ＴＧＣ機能が内蔵されている。このような機能は、増幅器１１２によって実行されるＴＧＣ機能を拡張し、したがって、別個の下流のＴＧＣ回路を省略することをさらに容易にすることができる。任意の適切なＴＧＣ回路を平均化回路１１４に含めることができる。
【００１９】
[0025]  平均化回路１１４は、ＡＤＣドライバ１２４を介してＡＤＣ１２６に結合されている。図１から分かるように、いくつかの実施形態では、平均化回路の出力端子は、処理段を介在させずにＡＤＣドライバに直接結合されている。図示されている例では、ＡＤＣドライバ１２４は、第１のＡＤＣドライバ１２５ａと、第２のＡＤＣドライバ１２５ｂと、を含む。ＡＤＣ１２６は、平均化回路１１４からの信号をデジタル化する。
【００２０】
[0026]  図１は、超音波デバイスの回路の一部として複数の構成要素を図示しているが、本明細書で説明される様々な態様は、図示されている正確な構成要素又は構成要素の構成に限定されないことを理解されたい。例えば、本出願の態様は、増幅器１１２ａ．．．１１２ｎに関し、回路１００におけるそれらの増幅器の下流に図示されている構成要素は、いくつかの実施形態では任意選択的である。
【００２１】
[0027]  図１の構成要素は、単一の基板上、又は異なる基板上に配置することができる。例えば、図示されているように、超音波トランスデューサ１０２ａ．．．１０２ｎは、第１の基板１２８ａ上にあってもよいし、残りの図示されている構成要素は、第２の基板１２８ｂ上にあってもよい。第１の基板及び／又は第２の基板は、シリコン基板などの半導体基板とすることができる。代替的な実施形態では、図１の構成要素は、単一の基板上にあってもよい。例えば、超音波トランスデューサ１０２ａ．．．１０２ｎ及び図示されている回路は、同一のダイ（例えば、シリコンなどの半導体ダイ）上にモノリシックに集積することができる。このような集積は、超音波トランスデューサとしてＣＭＵＴを使用することによってやり易くすることができる。
【００２２】
[0028]  一実施形態によれば、図１の構成要素は、超音波プローブの一部を形成する。超音波プローブは、ハンドヘルド型とすることができる。いくつかの実施形態では、図１の構成要素は、患者によって着用されるように構成された超音波パッチの一部、又は患者によって嚥下される超音波丸薬の一部を形成する。
【００２３】
[0029]  図２は、本出願の非限定的な実施形態による、時間利得補償（ＴＧＣ）機能を有するＴＩＡと、このＴＩＡの後に続く複数のアナログ信号処理段と、を含む超音波信号受信回路チェーンを図示する。図２は、増幅器１１２ａと、平均化回路１１４と、ＡＤＣドライバ１２４と、ＡＤＣ１２６と、を含み、このうちの最後の２つは、説明を分かり易くするために単一のブロックとして図示されている。
【００２４】
[0030]  いくつかの実装形態では、増幅器１１２ａは、ＴＧＣ機能が内蔵されたＴＩＡであり、増幅及び時間利得補償されたアナログ信号を出力する。増幅器１１２ａ内にＴＧＣ機能を集積することにより、代替的な増幅器設計を使用することに比べて、回路１００の低電力での動作を容易にすることができる。ＴＧＣ機能が内蔵された増幅器１１２ａを使用することにより、図２の場合のように、いずれかの下流のＴＧＣ段又は回路を省略することが可能になり、電力削減、及び設計の単純化をさらに助長することができる。増幅器１１２ａは、超音波トランスデューサが受信した超音波信号を表す電気信号を受信する。増幅器１１２ａは、ＴＩＡ機能の一部として電気信号に少なくとも最小利得を適用する。それに加え、増幅器１１２ａは、信号の減衰を補償するために、追加の、ＴＧＣ機能を表す時間依存量の利得を提供することになる。
【００２５】
[0031]  図示されている、ＴＧＣ機能を有するＴＩＡによって提供される利得は、任意の適切な値を取ることができる。例えば、ＴＩＡ機能からの利得は、ほぼ９０デシベル（例えば、５０ｄＢ〜１００ｄＢの間）とすることができ、また、ＴＧＣ機能からの利得は、その何分の１（例えば、０ｄＢ〜１８ｄＢ、又は任意の他の適切な値）とすることができる。したがって、非限定的な例として、図示されている、ＴＧＣ機能を有するＴＩＡによって提供される総利得の範囲は、超音波信号の受信時点に大きく左右される場合がある。一例として、利得は、信号の受信中に９０ｄＢ〜１０８ｄＢの範囲に及ぶ場合がある。
【００２６】
[0032]  図２はＴＩＡ  １１２ａを図示しているが、ＴＩＡ  １１２ａ．．．１１２ｎのうちのいずれもが、図２に示されている構成を有し得ることを理解されたい。
【００２７】
[0033]  平均化回路１１４は、増幅器１１２ａ．．．１１２ｎの出力を受信する。いくつかの実施形態では、平均化回路は、超音波信号対ノイズ比を向上させることができ、及び／又は、ＴＧＣ機能を提供することができる。非限定的な例として、平均化回路により、信号対ノイズ比が５ｄＢ〜２０ｄＢの間（例えば、９ｄＢ）向上し、さらに最大１０ｄＢ〜２０ｄＢまで（例えば、１１ｄＢ）のＴＧＣが向上する。平均化回路１１４は、ＡＤＣドライバ１２４を介してＡＤＣ１２６に結合されている。図１から分かるように、いくつかの実施形態では、平均化回路の出力端子は、処理段を介在させずにＡＤＣドライバに直接結合されている。ＡＤＣ１２６は、平均化回路１１４からの信号をデジタル化する。
【００２８】
[0034]  図３は、本出願の非限定的な実施形態による、ＴＧＣ機能を有するＴＩＡ（例えば、増幅器１１２ａ．．．１１２ｎのうちの１つ）のブロック図である。図３は、入力端子３３０と、増幅器３３２と、出力端子３３６と、可変インピーダンスフィードバック回路３３４と、を含む。入力端子３３０は、超音波信号を表すアナログ電気信号を受信する。いくつかの実装形態では、入力端子３３０は、超音波トランスデューサ、例えば、トランスデューサ１０２ａ．．．１０２ｎのうちのいずれか１つと、直接的な結合によってか、又はスイッチ、例えば、スイッチ１１０ａ．．．１１０ｎのうちのいずれか１つによってか、のいずれかとで電気的通信状態にある。
【００２９】
[0035]  入力端子３３０で受信された信号は、増幅器３３２によって増幅される。利得の量は、出力端子３３６で出力された信号の後続の処理及びデジタル化に十分なダイナミックレンジを供給するように選択することができる。いくつかの実装形態では、非限定的な例として、増幅器は、９０ｄＢ〜１２０ｄＢの間の利得を提供する。いくつかの実装形態では、利得の量が時間とともに動的に変化して、超音波信号の減衰を補償するＴＧＣを提供する。
【００３０】
[0036]  出力端子３３６における信号は、可変インピーダンスフィードバック回路３３４を通して増幅器３３２の入力端子３３０にフィードバックされるが、これは、ＴＩＡ  １１２の利得を修正するために使用される。可変インピーダンスフィードバック回路３３４は、ＴＧＣ機能を提供するために使用することが可能な、時間とともに変わる量の利得を提供するために、増幅器３３２に見られるフィードバックインピーダンスを動的に調節する１つ又は複数の制御信号を、タイミング回路を使用して、若しくはそれ以外の方法で生成するように構成するか、又は代替的に、デジタルコントローラ、プロセッサ、若しくは他のソースから受信するように構成することができる。いくつかの実装形態では、増幅器３３２は、低ノイズ増幅器（ＬＮＡ）又はトランスコンダクタンス増幅器などの、ＴＩＡ以外の増幅器とすることができる。いくつかの実装形態では、増幅器３３２は電圧増幅器とすることができ、入力端子３３０は圧電性トランスデューサに接続することができる。
【００３１】
[0037]  図４Ａは、本出願の非限定的な実施形態による、ＴＧＣ機能を有するＴＩＡ（例えば、増幅器１１２のうちの１つ）の回路概略図を図示する。図４Ａは、入力端子３３０と、増幅器３３２と、可変インピーダンスフィードバック回路３３４と、出力端子３３６と、を含む。増幅器３３２は、ＮＭＯＳトランジスタ４４０と、ＮＭＯＳトランジスタ４４２と、電流源４４４と、ＰＭＯＳトランジスタ４４６と、電流源４４８と、を含む。可変インピーダンスフィードバック回路３３４は、Ｎ個のそれぞれの制御信号ＣＴＲＬ［０］．．．ＣＴＲＬ［Ｎ］を受信するように構成されたＮ個のＮＭＯＳトランジスタ４５０ａ．．．４５０ｎと、数Ｎ個の抵抗器４５２ａ．．．４５２ｎと、数Ｍ個のキャパシタ４５４ａ．．．４５４ｍと、を含む。
【００３２】
[0038]  超音波トランスデューサからのアナログ電気信号が入力端子３３０で受信される。入力は、ＮＭＯＳトランジスタ４４０のゲートに接続されており、ソースは、接地に接続されており、ドレインは、ＮＭＯＳトランジスタ４４２に接続されている。ＮＭＯＳトランジスタ４４２のゲートは、増幅器の利得を変更するように構成することができるバイアス電圧に接続されている。いくつかの実装形態では、ＮＭＯＳトランジスタ４４２が省略されており、ＮＭＯＳトランジスタ４４０が電流源４４４に直接結合されている。いくつかの実装形態では、電流源４４４は、図４Ａに示されていない１つ又は複数のトランジスタ（例えば、１個、２個、又はそれ以上のＰＭＯＳトランジスタ）を使用して実装することができる。電流源４４４は、任意の適切な電流源回路を使用して実装することができる。
【００３３】
[0039]  ＮＭＯＳトランジスタ４４６のゲートは、電流源４４４の出力及びＮＭＯＳトランジスタ４４２のドレインに接続されている。ＮＭＯＳトランジスタ４４６のドレインは、正の電源電圧に接続されており、また、ＮＭＯＳトランジスタ４４６のソースは、電流源４４８、出力３３６、及び可変インピーダンスフィードバック回路３３４に接続されている。電流源４４８は、１つ又は複数のトランジスタ、抵抗器、又は任意の適切な回路として実装することができる。
【００３４】
[0040]  可変インピーダンスフィードバック回路３３４は、出力端子３３６及び入力端子３３０に結合されている。可変インピーダンスフィードバック回路３３４は、出力３３６から入力３３０までフィードバック経路のインピーダンスを構成するために使用されるＮＭＯＳトランジスタ４５０ａ．．．４５０ｎで、Ｎ個の制御信号ＣＴＲＬ［０］、ＣＴＲＬ［１］．．．ＣＴＲＬ［Ｎ］を受信する。制御信号ＣＴＲＬ［０］がハイである論理１であるとき、ＮＭＯＳトランジスタ４５０ａは、出力端子３３６から入力端子３３０への、抵抗器４５２ａを含むフィードバック経路を完成する。制御信号ＣＴＲＬ［０］がローである論理０であるとき、ＮＭＯＳトランジスタ４５２ａは、フィードバック経路を遮断する。ＣＴＲＬ［０］がローである間に、ＣＴＲＬ［１］がハイにアサートされる場合、ＮＭＯＳトランジスタ４５０ｂは、出力端子３３６から入力端子３３０へのフィードバック経路を完成し、これは、抵抗器４５２ｂ及び抵抗器４５２ａを含み、これにより、唯一の抵抗器として抵抗器４５２ａを有するフィードバック経路に対するインピーダンスが増加している。このように、増幅器利得を増加させることができる。
【００３５】
[0041]  抵抗器４５２ａ．．．４５２ｎは、変動する利得を提供するために任意の適切な関係を有することができる。例えば、いくつかの実装形態では、抵抗器４５２ａ．．．４５２ｎは、抵抗器４５２ａから抵抗器４５２ｎへと順次変化する抵抗値を供給する。いくつかの実装形態では、抵抗器４５２ａ．．．４５２ｎは、例えば、ＮＭＯＳトランジスタ４５０ａ．．．４５０ｎの第１のトランジスタのスイッチをオフにし、ＮＭＯＳトランジスタ４５０ａ．．．４５０ｎの第１のトランジスタに隣接し、Ｎ番目のトランジスタ寄りの第２のトランジスタのスイッチをオンにすることによって追加の抵抗器をフィードバック経路に追加することにより、増幅器１１２の利得の対数的にスケーリングされた増加を生み出すようにサイズ設定される。例えば、抵抗器４５２ａは、９０ｄＢの利得を提供するようにサイズ設定することができ、フィードバック経路に追加される抵抗器はそれぞれ、その後、１デシベルずつ利得を増加させることができる。いくつかの実装形態では、抵抗器４５２ａ．．．４５２ｎの各抵抗器すなわち抵抗器４５２ａ．．．４５２ｎのサブセットの抵抗は、一定の倍率でスケーリングされる。例えば、抵抗器４５２ａ．．．４５２ｎのサブセットの各抵抗器は、入力３３０に近い側に隣接した抵抗器よりも１０％、２０％、３０％、又はそれ以上大きい抵抗を有する。いくつかの実装形態では、可変インピーダンスフィードバック回路３３４の特性ＲＣ時定数が、フィードバック経路上の追加の抵抗器ごとに一定の係数でスケーリングされるように、１つ又は複数の（例えば、各）抵抗器の抵抗がスケーリングされる。上述したやり方のいずれかで抵抗器を構成すると、可変利得の提供が容易になり、したがってＴＧＣ機能の実現が容易になる場合がある。
【００３６】
[0042]  キャパシタ４５４ａは、抵抗器４５２ａ及び４５２ｂと並列に接続されて示されている。いくつかの実装形態では、抵抗器、トランジスタ、及び制御信号のグルーピングごとに１つのキャパシタがある場合がある。例えば、いくつかの実施形態では、キャパシタの数Ｍは、抵抗器の数Ｎと等しい。いくつかの実装形態では、各キャパシタが１つ又は複数の抵抗器と並列である。例えば、各キャパシタは、２つの抵抗器と並列とすることができ、ＭはＮの２分の１とすることができる。キャパシタ４５４ａ．．．４５４ｍは、本出願の範囲から逸脱することなく、面積、コスト、及び帯域幅などの様々な設計上の問題にそれぞれが対処するように１つ又は複数の抵抗器を有してサイズ設定及び配置することができる。
【００３７】
[0043]  図４Ｂは、本出願の非限定的な実施形態による、ＴＧＣ制御信号スイッチング回路である、チャージポンプ回路４６０の回路概略図を図示する。図４Ｂは、スイッチ信号入力４６２と、スイッチ４６４と、電流源４７０と、電流源４７２と、キャパシタ４７４と、制御信号出力４７６と、を含む。所与の制御信号、例えば、図４Ａを参照して説明したＣＴＲＬ［０］．．．ＣＴＲＬ［Ｎ］のうちの１つを有効に、又は無効にするために、スイッチ信号ＳＷ０は、スイッチ信号入力４６２で受信される。スイッチ４６４は、ＰＭＯＳトランジスタ４６６と、ＮＭＯＳトランジスタ４６８と、を含み、これらは両方とも、それぞれのゲートが、スイッチ信号入力４６２を受信するために接続されている。ＰＭＯＳトランジスタ４６６及びＮＭＯＳトランジスタ４６８は、インバータ配置で示され、制御信号出力４７６が、スイッチ信号入力４６２の論理的に逆になるようになっている。しかしながら、任意の適切なスイッチ手段をスイッチ４６４で使用することができる。
【００３８】
[0044]  スイッチ４６４の出力は、キャパシタ４７４に接続され、論理レベル間の遷移中に制御信号出力４７６のエッジを遅くするように構成されている。超音波トランスデューサは、連続的な信号を受信しているので、制御信号の急激な変化、したがって、増幅器１１２ａ（又は増幅器１１２ｂ．．．１１２ｎのうちのいずれか）の利得の急激な変化があれば、超音波測定でグリッチのような一時誤りを生じる可能性がある。制御信号出力４７６の論理レベル間の遷移を遅くすることによって、キャパシタ４７４は、超音波測定の一時的なスイッチングエラーを防止、低減、及び／又は実質的に除去することで、増幅器１１２の利得を変更することによる超音波測定への影響が、利得の所望の増加によって支配されるように、また、スイッチングエラーが比較的無視できるようにすることができる。
【００３９】
[0045]  低出力から高出力への遷移中、キャパシタは充電し、出力の立ち上がり時間を遅くする。高出力から低出力への遷移中、キャパシタは時間とともに放電し、遷移を遅くする。出力の最大遷移時間は、十分に高速なＴＧＣ制御の遷移、例えば、１０ナノ秒当たり０．００５ｄＢ、１０ナノ秒当たり０．０１ｄＢ、１ナノ秒当たり０．０１ｄＢ、１ナノ秒当たり０．１ｄＢ、若しくは１ナノ秒当たり０．２ｄＢ、又は任意の他の適切な値を実現するように指定することができる。増幅器１１２及びＴＧＣ回路（例えば、３３４及び４６０）によって決定された遷移プロファイル（利得／減衰曲線）が、ＡＤＣ（例えば、１２６）によるデジタル化後のデジタルドメインに存在するはずであることを理解されたい。関与する回路の物理的性質に起因して、デジタル化の遷移プロファイルは、理想的な、又は目標の遷移プロファイルとは異なる場合があり、実際のプロファイルと目標のプロファイルとの間の違いは、例えば、利得回路をモデル化すること、及び不一致を除去するように構成されたデジタル利得を適用することにより、デジタルドメインで訂正することができる。いくつかの実装形態では、任意の特定の、所望の利得／減衰曲線に基づくのではなく、利得回路のモデル、例えば、利得を増加させるために使用されるインピーダンスフィードバックのレベル間の遷移のモデルに基づいて、デジタル信号に調節が行われる。
【００４０】
[0046]  キャパシタ４７４は、任意の適切にサイズ設定されたキャパシタとすることができる。例えば、キャパシタは、１００フェムトファラド、２００フェムトファラド、５００フェムトファラド、１ピコファラド、又は任意の他の適切なキャパシタンス値のサイズを有することができる。いくつかの実装形態では、キャパシタ４７４は、アレイ状に配置された複数のキャパシタを使用して実装することができる。いくつかの実装形態では、キャパシタンスの量は、制御信号を使用して動的に切り替えるか、又はそれ以外の方法で、例えば、トランジスタを使用してアレイ内の各トランジスタを制御信号出力４７６に接続することによって、設定可能、又はプログラム可能とすることができる。接地と制御信号出力４７６との間に接続されているキャパシタンスの量を変えて、測定の際に許容可能なグリッチ誤差エネルギーの量に応じて、増幅器及びＴＧＣのスルーレート（slew rate）を制御することができる。例えば、急速なＴＧＣ動作が必要とされ、比較的高いレベルのグリッチエネルギーが許容可能である場合には、キャパシタのアレイから小さいキャパシタンス値を選択することができる。或いは、他の回路を実装して、十分な量、且つ、十分な期間の間、電荷を貯蔵及び放出して、超音波読み取りを劣化させかねない一時誤りを制御信号遷移に持ち込ませないようにすることができる。
【００４１】
[0047]  図４Ｃは、本出願の非限定的な実施形態による、ＴＧＣ制御信号スイッチング回路である、チャージポンプ回路４６１の回路概略図を図示する。図４Ｃは、図４Ｂのチャージポンプ回路と同じ構成要素を含むが、配置が異なっている。したがって、チャージポンプ回路４６１は、スイッチ信号入力４６２と、ＰＭＯＳトランジスタ４６６と、ＮＭＯＳトランジスタ４６８と、電流源４７０と、電流源４７２と、キャパシタ４７４と、制御信号出力４７６と、を含む。所与の制御信号、例えば、図４Ａを参照して説明したＣＴＲＬ［０］．．．ＣＴＲＬ［Ｎ］のうちの１つを有効に、又は無効にするために、スイッチ信号ＳＷ０は、スイッチ信号入力４６２で受信される。ＰＭＯＳトランジスタ４６６及びＮＭＯＳトランジスタ４６８は、図４Ｂのスイッチ４６４を参照して説明したが、これらはいずれも、それぞれのゲートが、スイッチ信号入力４６２を受信するために接続されている。ＰＭＯＳトランジスタ４６６及びＮＭＯＳトランジスタ４６８は、インバータ配置で示され、制御信号出力４７６が、スイッチ信号入力４６２の論理的に逆になるようになっている。しかしながら、任意の適切なスイッチ手段を使用して、トランジスタ４６６及び４６８を切り替えることができる。図４Ｃの回路概略図は、電流源４７０及び電流源４７２をＰＭＯＳトランジスタ４６６とＮＭＯＳトランジスタ４６８との間にあるように描いていることで、図４Ｂの概略図とは異なっている。チャージポンプ４６１は、変化がグリッチ誤差を実質的に低減又は除去するのに十分なほど低速であるが、十分高い増幅器スルーレートを提供するのに十分な速さであるように、制御信号出力（例えば、４７６）の立ち上がり及び立ち下がりの速度を制御することが可能な様々な回路配置を使用して実装できることを理解されたい。
【００４２】
[0048]  図４Ｄは、本出願の非限定的な実施形態による、ＴＧＣ制御信号の例示的な動作シーケンスを図示する。図４Ｄは、３つの制御信号スイッチ信号である、ＳＷ０信号４８０、ＳＷ１信号４８２、及びＳＷ２信号４８４の時間変動を示す。スイッチ信号４８０、４８２、４８４は、マイクロコントローラ、タイミング回路、プロセッサ、又は任意の他の適切な制御回路によって生成することができる。いくつかの実装形態では、スイッチ信号のうちの１つ又は複数（例えば、各スイッチ信号）は、それぞれの対応する制御信号を有する。例えば、ＳＷ０信号は、図４Ａ及び図４Ｂを参照して説明したＣＴＲＬ［０］信号に対応することができ、ＳＷ１信号は、ＣＴＲＬ［１］信号に対応することができ、またＳＷ２信号は、ＣＴＲＬ［２］信号又はＣＴＲＬ［Ｎ］信号に対応することができる。最初は、ＳＷ０信号４８０は、論理０（接地と同等とすることができるロー信号）であり、一方、その他の信号は、論理１（供給電圧と同等とすることができるハイ信号）である。図４Ｂを参照して説明したＴＧＣ制御信号スイッチング回路４６０に出力する場合、論理的にローであるＳＷ０スイッチ信号により、対応するＣＴＲＬ［０］制御信号が論理的に１としてアサートされることになり、これが次に、図４Ａを参照して説明したように、フィードバック経路を開く。この例では、ＳＷ０信号４８０だけを論理的に０にすることで、単一の抵抗器フィードバック経路を生み出し、増幅器１１２の最低利得設定を有効にする。時間Ｔ１において、ＳＷ０信号４８０は、例えば、図４Ｂを参照して説明したように、論理１に切り替えられ、また、ＳＷ１信号４８２は論理０に切り替えられるが、一方で、ＳＷ２信号４８４は論理的に１のままである。これは、図４Ａを参照して説明したように、例示的な可変インピーダンスフィードバック回路３３４の抵抗を増加させ、これにより、増幅器１１２の利得を増加させる。時間Ｔ１よりも後である時間Ｔ２において、ＳＷ０信号４８０は、論理的に１のままであり、ＳＷ１信号４８２は、論理０から論理１に切り替えられる。また、ＳＷ２信号４８４は、論理１から論理０に切り替えられ、これにより、可変インピーダンスフィードバック回路３３４のインピーダンスをさらに増加させ、増幅器１１２の利得をさらに増加させる。時間的に、順次利得を増加させるこのシーケンスは、ＴＧＣ機能を増幅器１１２に提供する。
【００４３】
[0049]  図４Ｄに図示されているシーケンスは、非限定的であることを理解されたい。例えば、示されている期間及びスイッチ信号の数は、限定するものではない。いくつかの実装形態では、複数のスイッチ信号及び対応する制御信号は、例えば、スイッチング及び可変インピーダンス回路の異なる配置を可能にするために、又は、抵抗器の直列配置によって可能であるよりももっときめ細かなインピーダンス及び利得の制御を可能にするために、所与の時間にハイ又はローにアサートすることができる。
【００４４】
[0050]  本出願の技術のいくつかの態様及び実施形態をこのように説明してきたが、当業者であれば様々な変更、修正、及び改良を容易に思い付くであろうことを理解されたい。このような変更、修正、及び改良は、本出願に記載する技術の趣旨及び範囲内にあることが意図されている。したがって、前述の実施形態は例としてのみ提示されたものであり、添付の特許請求の範囲及びその均等物の範囲内において、本発明の実施形態は、具体的に記載されたもの以外の方法で実践し得ることを理解されたい。例えば、いくつかの実施形態は、ＴＩＡを用いるものとして説明されているが、ＬＮＡ及びトランスコンダクタンス増幅器を含めた、他の増幅器を代替的に使用することができる。より大まかに言えば、電圧増幅器を実装することができ、超音波デバイスが、電圧信号を出力するトランスデューサ、例えば、圧電性結晶トランスデューサなどを含む場合には、有益な場合がある。他の変化例も実現可能である。
【００４５】
[0051]  説明したように、いくつかの態様は、１つ又は複数の方法として具体化することができる。方法の一部として実行される行為は、任意の適したやり方で順序付けることができる。したがって、行為が図示されているのとは異なる順序で実行される実施形態を構成することができ、それは、たとえ図示した実施形態では逐次的な行為として示されていたとしても、いくつかの行為を同時に実行することを含んでもよい。
【００４６】
[0052]  本明細書で定義し、使用するすべての定義は、辞書的定義、参照によって援用される文書中の定義、及び／又は定義された用語の通常の意味を対象とすることを理解されたい。
【００４７】
[0053]  本明細書及び特許請求の範囲で使用する場合、「及び／又は」という語句は、結合された要素のうちの「いずれか又は両方」、すなわち、結合的に存在する場合もあれば、離接的に存在する場合もある要素を意味することを理解されたい。
【００４８】
[0054]  本明細書及び特許請求の範囲で使用する場合、１つ又は複数の要素の列挙に言及する際の「少なくとも１つ」という語句は、要素の列挙内の要素のうちのいずれか１つ又は複数から選択される少なくとも１つの要素を意味するが、要素の列挙内に具体的に列挙されたありとあらゆる要素のうちの少なくとも１つを必ずしも含まず、また、要素の列挙内の要素の任意の組み合わせを排除するものではないことを理解されたい。
【００４９】
[0055]  本明細書で使用する場合、数値に関連して使用される「の間（between）」という用語は、特段の記載がない限り両端の値を含むものとする。例えば、「ＡとＢとの間」は、特段の記載がない限り、ＡとＢとを含む。
【００５０】
[0056]  特許請求の範囲において、及び上記明細書においても、「備える（comprising）」、「含む（including）」、「所持する（carrying）」、「有する（having）」、「含有する（containing）」、「伴う（involving）」、「保持する（holding）」、「から構成される（composed of）」などといったような移行句はすべて、オープンエンドであること、すなわち、含むがそれに限定されないことを意味することを理解されたい。「からなる（consisting of）」及び「から本質的になる（consisting essentially of）」という移行句のみが、それぞれクローズド又は半クローズドの移行句であるものとする。
【図１】
2020524014.tif 000003
【図２】
2020524014.tif 000004
【図３】
2020524014.tif 000005
【図４Ａ】
2020524014.tif 000006
【図４Ｂ】
2020524014.tif 000007
【図４Ｃ】
2020524014.tif 000008
【図４Ｄ】
2020524014.tif 000009
【国際調査報告】
2020524014.tif 000010
2020524014.tif 000011