(57)【要約】半導体加工歩留まりを管理し、面積当たりのキャパシタンスを増加させながら、金属絶縁体金属キャパシタを製造するためのシステム及び方法を説明する。半導体デバイスの製造プロセスは、酸化物層を金属層の上部に設ける。フォトレジスト層を酸化物層の上部に形成し、繰り返し間隔でエッチングする。様々なリソグラフィ技術のうち１つを用いて、間隔間の距離を変更する。プロセスは、フォトレジスト層によって保護されていない酸化物層の領域にトレンチをエッチングし、フォトレジスト層を剥離する。トレンチの上部及び下部の角部を丸める。プロセスは、酸化物層において、トレンチを有する領域とトレンチを有しない領域との両方に下部金属、誘電体及び上部金属を堆積させる。プロセスは、上部プレート及び下部プレートの各々に接触する金属ノードを有する金属絶縁体金属キャパシタを完成させる。【選択図】図１０
2020512694.tif 000002
【特許請求の範囲】
【請求項１】
半導体デバイスの製造方法であって、
酸化物層を第１金属層の上部に形成することと、
フォトレジスト層を前記酸化物層の上部に形成することと、
前記フォトレジスト層を複数のほぼ等間隔の位置でエッチングすることと、
前記フォトレジスト層によって保護されていない前記酸化物層内にトレンチをエッチングすることであって、前記トレンチは、前記複数のほぼ等間隔の位置で生じる、ことと、
前記フォトレジスト層を剥離することと、
下部金属層と、誘電体層と、上部金属層とを含む層の組み合わせを前記トレンチ内に堆積させて、振動パターンを有する金属−絶縁体−金属（ＭＩＭ）キャパシタを形成することと、を含む、
半導体デバイスの製造方法。
【請求項２】
前記層の組み合わせを堆積させる前に、前記トレンチの上部及び下部の角部を丸めることを含む、
請求項１の半導体デバイスの製造方法。
【請求項３】
前記丸めることは、
前記トレンチ内の前記酸化物層上のプラズマエッチングプロセスに用いられるパラメータを調整することを含む、
請求項２の半導体デバイスの製造方法。
【請求項４】
前記丸めることは、
前記トレンチ内の前記酸化物層上での比較的高温の酸化ステップを含む、
請求項２の半導体デバイスの製造方法。
【請求項５】
トレンチが存在しない第１位置において、前記上部金属層及び前記誘電体層をエッチングすることを含む、
請求項１の半導体デバイスの製造方法。
【請求項６】
前記下部金属層に接触する第１ビアを前記第１位置に設けることを含む、
請求項５の半導体デバイスの製造方法。
【請求項７】
前記上部金属層に接触する第２ビアを、トレンチが存在しない第２位置に設けることと、
前記ＭＩＭキャパシタのノードを形成する第２金属層を前記第１ビア及び前記第２ビアの各々に設けることと、を含む、
請求項６の半導体デバイスの製造方法。
【請求項８】
半導体デバイスであって、
第１金属層と、
前記第１金属層の上部の酸化物層と、
前記酸化物層のトレンチ内の下部金属層、誘電体層及び上部金属層を含む層の組み合わせであって、前記酸化物層のトレンチが生じる周波数に等しい所定の周波数で繰り返す振動パターンを有する金属−絶縁体−金属（ＭＩＭ）キャパシタを形成する、層の組み合わせと、備える、
半導体デバイス。
【請求項９】
前記トレンチの上部及び下部の角部が丸められている、
請求項８の半導体デバイス。
【請求項１０】
トレンチ、上部金属層又は誘電体層が存在しない第１位置をさらに備える、
請求項８の半導体デバイス。
【請求項１１】
前記下部金属層に接触する第１ビアを前記第１位置にさらに備える、
請求項１０の半導体デバイス。
【請求項１２】
前記上部金属層に接触する第２ビアを、トレンチが存在しない第２位置にさらに備える、
請求項１１の半導体デバイス。
【請求項１３】
前記ＭＩＭキャパシタのノードを形成する第２金属層を前記第１ビア及び前記第２ビアの各々に備える、
請求項１２の半導体デバイス。
【請求項１４】
プログラム命令を記憶するコンピュータ可読記憶媒体であって、
前記プログラム命令は、プロセッサによって実行されると、
酸化物層を第１金属層の上部に形成することと、
フォトレジスト層を前記酸化物層の上部に形成することと、
前記フォトレジスト層を複数のほぼ等間隔の位置でエッチングすることと、
前記フォトレジスト層によって保護されていない前記酸化物層内にトレンチをエッチングすることであって、前記トレンチは、前記複数のほぼ等間隔の場所で生じる、ことと、
前記フォトレジスト層を剥離することと、
下部金属層と、誘電体層と、上部金属層とを含む層の組み合わせを前記トレンチ内に堆積させて、振動パターンを有する金属−絶縁体−金属（ＭＩＭ）キャパシタを形成することと、
を含む半導体の製造方法を前記プロセッサに実行させる、
コンピュータ可読記憶媒体。
【請求項１５】
前記プログラム命令は、前記層の組み合わせを堆積させる前に前記トレンチの上部及び下部の角部を丸めることをプロセッサに実行させる、
請求項１４のコンピュータ可読記憶媒体。
【請求項１６】
前記丸めることは、
前記トレンチ内の前記酸化物層上のプラズマエッチングプロセスに用いられるパラメータを調整することを含む、
請求項１５のコンピュータ可読記憶媒体。
【請求項１７】
前記丸めることは、
前記トレンチ内の前記酸化物層上での比較的高温の酸化ステップを含む、
請求項１５のコンピュータ可読記憶媒体。
【請求項１８】
前記プログラム命令は、トレンチが存在しない第１位置において、前記上部金属層及び前記誘電体層をエッチングすることをプロセッサに実行させる、
請求項１４のコンピュータ可読記憶媒体。
【請求項１９】
前記プログラム命令は、前記下部金属層に接触する第１ビアを前記第１位置に設けることをプロセッサに実行させる、
請求項１８のコンピュータ可読記憶媒体。
【請求項２０】
前記プログラム命令は、
前記上部金属層に接触する第２ビアを、トレンチが存在しない第２位置に設けることと、
前記ＭＩＭキャパシタのノードを形成する第２金属層を前記第１ビア及び前記第２ビアの各々に設けることと、をプロセッサに実行させる、
請求項１９のコンピュータ可読記憶媒体。
【発明の詳細な説明】
【背景技術】
【０００１】
半導体製造プロセスが進歩し、オンダイの幾何学的寸法が減少するにつれて、半導体チップは、より少ないスペースでより多くの機能及び性能を提供する。多くの進歩がなされてきたが、潜在的な利益を制限する可能性のあるプロセス及び集積回路設計における現在の技術では、設計上の問題が依然として発生し得る。例えば、設計で使用されるパッシブコンポーネントの数及びサイズが増加すると、これらのコンポーネントによって消費される面積も増加する。インピーダンス整合回路、高調波フィルタ、デカップリングキャパシタ、バイパスキャパシタ等は、これらのコンポーネントの例である。
【０００２】
多くの製造プロセスでは、金属絶縁体金属（ＭＩＭ）キャパシタを使用して、オンダイ集積回路及びオフチップ集積パッシブデバイス（ＩＰＤ）パッケージの両方でキャパシタンスを提供する。ＭＩＭキャパシタは、誘電体層で分離された２つの平行な金属板で形成されている。一般的に、２つの金属板及び誘電体層の各々は、半導体基板表面に平行である。係るＭＩＭキャパシタは、混合信号集積回路及びマイクロプロセッサの両方のノイズを低減するためのデカップリングキャパシタとして、並びに、寄生インダクタンスを制限するマイクロプロセッサのアクティブデバイスの近くのバイパスキャパシタ等として、無線周波数（ＲＦ）集積回路における発振器（オシレータ）及び位相シフトネットワークを含む様々な集積回路で使用される。また、ＭＩＭキャパシタは、ダイナミックＲＡＭのメモリセルとして使用することもできる。
【０００３】
ＭＩＭキャパシタの製造は、困難なプロセスである。誘電体層に使用される材料の多くは、平行金属板に使用される金属層と共に拡散する可能性があるため、誘電体層の材料の選択が制限される。この制限された選択によって、そうでなければ達成し得る面積当たりのキャパシタンスを低減する場合がある。さらに、誘電体層は、典型的に、トランジスタ等の能動デバイスに使用されるゲート酸化物層よりも大きい。したがって、ＭＩＭキャパシタは、比較的大きく、ダイ上で使用されるトランジスタよりも大きい場合がある。ＭＩＭキャパシタのサイズを大きくして面積当たりの必要なキャパシタンス（密度）を提供すると、デバイス上の他のコンポーネントが利用可能なスペースが少なくなる。また、ＭＩＭコンデンサの平行な金属プレートを接続するために用いられるビアのスペースを形成するためにエッチングする場合、下部金属プレートに達するために、上部金属プレートに達する場合よりも多くの絶縁材料がエッチングされる。したがって、エッチング停止問題の可能性が増大する。
【０００４】
上記を考慮して、半導体処理の歩留まりを管理し、面積当たりのキャパシタンスを増加させながら、金属絶縁体金属キャパシタを製造するための効果的な方法及びシステムが望まれている。
【図面の簡単な説明】
【０００５】
【図１】製造される半導体パッシブコンポーネントの一部の断面図の一般化された図である。
【図２】製造される半導体パッシブコンポーネントの一部の断面図の一般化された図である。
【図３】製造される半導体パッシブコンポーネントの一部の断面図の一般化された図である。
【図４】製造される半導体パッシブコンポーネントの一部の断面図の一般化された図である。
【図５】製造される半導体パッシブコンポーネントの一部の断面図の一般化された図である。
【図６】製造される半導体パッシブコンポーネントの一部の断面図の一般化された図である。
【図７】製造される半導体パッシブコンポーネントの一部の断面図の一般化された図である。
【図８】製造される半導体パッシブコンポーネントの一部の断面図の一般化された図である。
【図９】製造される半導体パッシブコンポーネントの一部の断面図の一般化された図である。
【図１０】振動パターンを有する製造された半導体金属−絶縁体−金属（ＭＩＭ）キャパシタの断面図の一般化された図である。
【図１１】振動パターンを有する半導体金属−絶縁体−金属（ＭＩＭ）キャパシタを製造する方法の一般化された図である。
【発明を実施するための形態】
【０００６】
本発明は、様々な変更及び代替形態を受け入れるが、特定の実施形態を図面の例として示し、本明細書で詳細に説明する。しかしながら、図面及びその詳細な説明は、本発明を開示された特定の形態に限定することを意図するものではなく、逆に、本発明は、添付の特許請求の範囲によって定義される本発明の範囲内にある全ての変更、均等物及び代替物を包含するものであることを理解されたい。
【０００７】
以下の説明では、本発明の十分な理解を提供するために、多くの特定の詳細が述べられている。しかしながら、当業者は、本発明がこれらの特定の詳細なしに実施され得ることを認識すべきである。いくつかの例では、周知の回路、構造及び技術は、本発明を不明瞭にすることを避けるために、詳細に示されていない。さらに、説明を簡単且つ明瞭にするために、図に示された要素が必ずしも縮尺通りに描かれていないことが理解されるであろう。例えば、一部の要素の寸法は、他の要素と比較して誇張されている。
【０００８】
半導体処理の歩留まりを管理し、面積当たりのキャパシタンスを増加させながら、金属絶縁体金属キャパシタを製造するためのシステム及び方法が考えられる。様々な実施形態では、半導体デバイスの製造プロセスは、酸化物層を金属層の上に設ける。フォトレジスト層を酸化物層の上に形成し、後に形成され、金属−絶縁体−金属（ＭＩＭ）キャパシタとして使用される振動波構造（oscillating wave structure）の周波数を決定する繰り返し間隔でエッチングする。トレンチのピッチを減らす（周波数を増加させる）ために、様々なリソグラフィ技術のうち１つが使用される。
【０００９】
プロセスは、フォトレジスト層によって保護されていない酸化物層のエリアにトレンチをエッチングし、次に、フォトレジスト層を剥離する。トレンチの上部及び下部の角部は、振動波構造の基礎を形成するために丸められる。いくつかの実施形態では、プロセスは、比較的高温の酸化工程を用いて、角部を丸める。プロセスは、ＭＩＭキャパシタの下部金属、誘電体及び上部金属を含む層の組み合わせを酸化物層上に堆積させる。層の組み合わせの堆積を、トレンチを有するエリアとトレンチを有しないエリアの両方で行う。プロセスは、上部プレート及び下部プレートの各々に接触する金属ノードを有するＭＩＭキャパシタを完成させる。トレンチの周波数及び深さが増加すると、ＭＩＭキャパシタの密度（例えば、面積当たりのキャパシタンス）も増加する。
【００１０】
以下の図１〜図１１の説明では、正弦波構造を有する金属絶縁体金属キャパシタを製造するステップを説明する。図１を参照すると、製造される半導体パッシブコンポーネントの一部の断面図の一般化されたブロック図が示されている。電界効果トランジスタ等のアクティブコンポーネントとは異なり、パッシブコンポーネントは、電圧信号等の別の信号によって電流フローを制御する前に、オンにならない。パッシブコンポーネントには、閾値電圧がない。ここで、金属層１０２を、層間誘電体（ＩＬＤ）（図示せず）上に堆積させる。様々な実施形態では、ＩＬＤを用いて、相互接続に使用される金属層を絶縁する。いくつかの実施形態では、ＩＬＤは、二酸化ケイ素である。他の実施形態では、ＩＬＤは、炭素又はフッ素を含む様々な低ｋ誘電体の１つである。低ｋ誘電体は、金属層間のキャパシタンスを低減し、これにより、性能損失、電力消費、及び、相互接続ルート間のクロストークを低減する。化学機械平坦化（ＣＭＰ）ステップを用いて、不要なＩＬＤを除去し、残りのＩＬＤを研磨する。ＣＭＰステップは、ほぼ完全に平坦で滑らかな表面を達成し、この表面の上にさらなる層が構築される。
【００１１】
続いて、金属層１０２が堆積される。一実施形態では、金属層１０２は銅である。別の実施形態では、金属層１０２は、アルミニウム、又は、銅とアルミニウムとの混合物である。いくつかの実施形態では、金属層１０２は、デュアルダマシンプロセスによって形成されている。他の実施形態では、金属層１０２は、シングルダマシンプロセスによって形成されている。これら及び他の技術が考えられる。金属層１０２として銅を使用する実施形態では、金属層１０２が形成される前に、タンタル（Ｔａ）ベースのバリア材料を使用するライナが誘電体上に堆積される。ライナは、銅が誘電体内に拡散するのを抑制し、銅の接着層として機能する。次に、薄い銅シード層を物理蒸気法（ＰＶＤ）によって堆積し、次に、銅の電気めっきで堆積させる。次いで、余分な銅金属層１０２を化学機械研磨し、キャップ層（一般的に、シリコン層（ＳｉＮ））を堆積させる。その後、制御された厚さの酸化物層１０４を形成する。様々な実施形態では、酸化物層１０４は二酸化ケイ素である。
【００１２】
様々な実施形態では、プラズマ励起化学気相堆積法（ＰＥＣＶＤ）プロセスを使用して、ガス状態（蒸気）から固体状態までの二酸化ケイ素の薄膜を金属層１０２上に堆積させる。ＰＥＣＶＤプロセスは、接地電極と並列無線周波数（ＲＦ）励起電極との間に反応性ガスを導入する。電極間の容量結合によって反応性ガスをプラズマに励起し、これにより、化学反応を生じさせ、反応生成物が金属層１０２上に堆積される。
【００１３】
いくつかの実施形態では、酸化物層１０４は、ガス（例えば、ジクロロシラン又はシラン等）と酸素前駆体（例えば、酸素及び亜酸化窒素等）との組み合わせを使用して、典型的には数ミリトール〜数トールの圧力で堆積される。酸化物層１０４の厚さは比較的厚い。例えば、酸化物層１０４の厚さは、トランジスタ等のアクティブデバイスのために形成される薄膜ゲート二酸化シリコン層の厚さよりも少なくとも一桁大きい。酸化物層１０４を堆積させた後に、フォトレジスト１０６を、金属絶縁体金属（ＭＩＭ）キャパシタの非平面形状を最初に画定するために除去されたパターンで酸化物層１０４上に設ける。
【００１４】
フォトレジスト層１０６におけるエッチングの間隔は、フォトレジスト層１０６を除去するのに用いられる技術によって設定される。いくつかの実施形態では、極端紫外線リソグラフィ（ＥＵＶ）技術を用いて、幅１１０及びピッチ１２０の各々の解像度を提供する。ＥＵＶ技術は、極端紫外線波長を用いて、４０ナノメートル未満の解像度に達する。極端紫外線の波長は、約１３．５ナノメートルである。ＥＵＶビームを得るために、比較的高温で高密度のプラズマが用いられている。他の実施形態では、指向性自己組織化（ＤＳＡ）リソグラフィ技術を用いて、幅１１０及びピッチ１２０の各々の解像度を提供する。ＤＳＡ技術は、材料の自己組織化特性を利用して、ナノスケール寸法を達成する。
【００１５】
さらに他の実施形態では、液浸リソグラフィ技術を用いて、幅１１０及びピッチ１２０の各々の解像度を提供する。液浸リソグラフィは、撮像装置のレンズとウェハ表面との間に液体媒体（例えば、精製水等）を用いる。以前では、ギャップスペースは、単に空気であった。この技術によって達成される解像度は、液体媒体の屈折率によって増加する撮像装置の解像度である。いくつかの例では、増加した解像度は、８０ナノメートルを超える。
【００１６】
さらなる実施形態では、ダブルパターニング技術を用いて、幅１１０及びピッチ１２０の各々の解像度を提供する。ダブルパターニング技術は、液浸光リソグラフィシステムを用いて、８０〜４０ナノメートルの解像度を有するフィーチャ（features）を画定する。自己整合ダブルパターニング（ＳＡＤＰ）技術又はリソエッチリソエッチ（ＬＥＬＥ）技術の何れかが用いられる。ダブルパターニング技術は、ウェハ上のフィーチャの最小寸法が照明光源の１９３ナノメートル波長未満である場合に生じる光リソグラフィにおける回折の効果を弱める。光リソグラフィにおける回折の効果を弱めるために用いられる技術の他の例は、位相シフトマスク、光近接効果補正（ＯＰＣ）技術、光学装置の改良、及び、コンピュータリソグラフィである。
【００１７】
液浸リソグラフィ、ダブルパターニング、ＥＵＶ及びＤＳＡ技術、並びに、他の技術を選択する場合、コストは、液浸リソグラフィからＥＵＶに増加するものとして考えられる。しかしながら、時間の経過と共に、これらの技術のコストが調整され、幅１１０及びピッチ１２０に対して比較的高い解像度を提供するために追加の新たな技術が開発されている。したがって、様々なリソグラフィ技術のうち１つが、比較的高い解像度を幅１１０及びピッチ１２０に提供するために使用される。後述するように、幅１１０及びピッチ１２０の解像度が比較的高いので、製造されるＭＩＭキャパシタの面積密度当たりのキャパシタンスが高くなる。
【００１８】
図２を参照すると、製造される半導体パッシブコンポーネントの一部の他の断面図の一般化されたブロック図が示されている。上述した材料及び層には、同じ符号が付されている。図示するように、酸化物層１０４の領域がエッチングされる。エッチングされたトレンチ２１０は、酸化物層１０４がフォトレジスト１０６によって保護されていない領域に設けられる。いくつかの実施形態では、ドライエッチプロセスを用いて、エッチングされたトレンチ２１０を設ける。反応性イオンエッチング（ＲＩＥ）プロセスは、比較的低圧下の電磁場によってプラズマを生成して、材料を除去する。ＲＩＥプロセスは、トレンチを生成するための比較的高い異方性エッチングプロセスである。フォトレジスト層１０６によって保護されていない酸化物層１０４の部分は、反応性ガスであるプラズマに浸されている。酸化物層１０４の保護されていない部分は、化学反応及び／又はイオン衝撃によって除去される。反応生成物は、ガス気流において運び出される。
【００１９】
プラズマエッチングプロセスは、エッチングプロセスのパラメータを調整することによって、複数のモードのうち１つのモードで動作することができる。いくつかのプラズマエッチングプロセスは、０．１トール〜５トールの圧力で動作する。様々な実施形態では、プラズマのソースガスは、塩素又はフッ素を含む。例えば、トリフルオロメタン（ＣＨＦ３）を用いて二酸化ケイ素をエッチングする。図示するように、エッチングされたトレンチ２１０は、鋭い角部を有する。しかし、他の実施形態では、プラズマエッチングプロセスに使用されるパラメータを調整して、エッチングされたトレンチ２１０の角部を丸める。角部を丸めることによって、ＭＩＭキャパシタを構築するために金属及び誘電体をトレンチの表面に堆積させる後の処理ステップにおいて、整合性を提供するのに役立つ。これらの堆積ステップを簡単に説明する。
【００２０】
図３を参照すると、製造される半導体パッシブコンポーネントの一部の他の断面図の一般化されたブロック図が示されている。ここで、フォトレジスト層１０６を除去する。酸素を含むプラズマ用のソースガスを用いてフォトレジストを酸化（アッシュ）し、フォトレジストの除去を促進する。図４を参照すると、製造される半導体パッシブコンポーネントの一部の他の断面図の一般化されたブロック図が示されている。図示するように、トレンチは、丸められた角部を有する。上述したように、トレンチの丸められた角部は、ＭＩＭコンデンサを構築するために金属及び誘電体をトレンチの表面に堆積させる後の処理ステップにおいて、整合性を提供するのに役立つ。また、鋭い角部は、後に製造されるＭＩＭキャパシタの電界集中を生じさせるので、丸められた角部は、この効果を減らすのに役立つ。
【００２１】
いくつかの実施形態では、上述したように、酸化物層１０４に対する上述したプラズマエッチングプロセスに使用されるパラメータを調整することによって、トレンチの丸い角部が既に生成されるか部分的に生成される。他の実施形態では、比較的高温の酸化も使用される。例えば、比較的高温の酸化ステップと、これに続くドライエッチングによる酸化物の除去は、角部を丸くする。いくつかの実施形態では、テトラエチルオルソシリケート（ＴＥＯＳ）膜を、酸化物層１０４の上面及びトレンチ表面の両方に沿って設け、その後除去する。
【００２２】
さらに他の実施形態では、フルオロシリケートガラス（ＦＳＧ）（フッ素含有二酸化ケイ素である）を、高温リフローを用いて酸化物層１０４の上面及びトレンチ表面に形成する。トレンチの上部角部及び下部角部を丸くするための様々な他の技術が可能であり、考えられる。
【００２３】
丸められたトレンチ角部（上部角部及び下部角部の両方）は、酸化物層１０４内に正弦波状の波形を提供する。様々な実施形態では、波形は、対称形状ではない。いくつかの実施形態では、波の上部は、波の下部と異なる幅を有する。他の実施形態では、波の左側の傾斜は、波の右側の傾斜と異なる角度を有する。波形は、正確な正弦波形状ではなく、場合によっては対称でもないが、本明細書で使用される場合、丸い角部を有する波形は、正弦波形状又は波形であると説明する。この正弦波形状の「周波数」は、図１で上述した幅１１０及びピッチ１２０に基づくものである。上述したように、液浸リソグラフィ、ダブルパターニング、ＥＵＶ及びＤＳＡ技術等の様々なリソグラフィ技術の１つを使用して、トレンチの幅１１０及びピッチ１２０を画定する。正弦波形を用いて、比較的高密度（面積当たりのキャパシタンス）のＭＩＭキャパシタとして使用される正弦波構造を形成する。他の実施形態では、本明細書で説明するシステム及び方法を、正弦波でない振動構造に使用可能であることに留意されたい。例えば、適切なプロセスが与えられると、鋸歯又は矩形波構造が生成されてもよい。このような代替的な実施形態も同様に考えられる。
【００２４】
次に、図５〜図６を参照すると、製造される半導体パッシブコンポーネントの一部の断面図のブロック図が示されている。特に、金属−絶縁体−金属層は、ＭＩＭキャパシタのために堆積される。図５に示すように、下部金属は、ＭＩＭキャパシタ用に形成される。いくつかの実施形態では、下部金属５１０は、窒化タンタル（ＴａＮ）であり、他の実施形態では、下部金属５１０は、窒化チタン（ＴｉＮ）である。様々な実施形態では、下部金属５１０は、原子層堆積（ＡＬＤ）によって設けられる。他の実施形態では、下部金属５１０は、スパッタリング技術等の物理蒸着法（ＰＶＤ）によって設けられる。
【００２５】
次に、図６に示すように、比較的高Ｋの酸化物誘電体６１０を下部金属５１０上に形成する。酸化物６１０の例は、酸化ハフニウム（ＨｆＯ２）及び他の希土類金属酸化物である。様々な実施形態では、原子層堆積（ＡＬＤ）を用いて、誘電体６１０を設ける。上部金属６２０は、同じ金属化合物及び同様の技術を使用して下部金属５１０を堆積するために、誘電体６１０上に堆積される。下部金属５１０、誘電体６１０及び上部金属６２０の組み合わせによって、金属−絶縁体−金属（ＭＩＭ）キャパシタが得られる。
【００２６】
次に、図７〜図９を参照すると、製造される半導体パッシブコンポーネントの一部の断面図のブロック図が示されている。特に、上部金属６２０及び誘電体６１０は、後で接続ビアを設けるために、特定の領域で除去される。下部金属５１０は、特定の領域に残る。図７は、上部金属６２０上に形成されたフォトレジスト層７１０の比較的薄く均一なコーティングを示している。上述したように、ＵＶ光は、ビアを設けるためのパターンを含むフォトマスクを透過する。これらの領域では、フォトレジスト層７１０が除去される。続いて、図８に示すように、この領域において上部金属６２０及び誘電体６１０の各々がエッチングされる。図９において、フォトレジスト層７１０が除去される。上部金属６２０及び誘電体６１０のエッチングステップ及びフォトレジスト層７１０の除去の各々を、様々な方法のうち１つの方法によって行う。例えば、いくつかの実施形態では、上述した方法のうち少なくとも１つが用いられる。
【００２７】
図１０を参照すると、振動パターンを有する製造される半導体ＭＩＭキャパシタの断面図の一般化されたブロック図が示されている。図示するように、酸化物層１０１０は、振動する上部金属層６２０、及び、振動する下部金属層５１０の上部金属層６２０が存在しないところに堆積される。酸化物層１０１０の例は、ＴＥＯＳ、二酸化ケイ素、又は、炭素若しくはフッ素を含む様々な低ｋ誘電体のうち１つである。アルミニウムを金属層として用いる実施形態では、ビア１０２０，１０２２の各々は、酸化物層１０１０にトレンチをエッチングし、トレンチを銅又は他の導電性金属で充填し、化学機械平坦化（ＣＭＰ）ステップを行って表面を研磨することによって形成される。次に、金属１０３０，１０３２の各々が、ビア１０２０，１０２２上に形成される。ビア１０２０が下部金属層５１０に接触し、ビア１０２２が上部金属層６２０に接触するので、電圧ノードを提供する金属層１０３０，１０３２を用いてＭＩＭキャパシタが形成される。
【００２８】
銅を金属層として用いる実施形態では、デュアルダマシンプロセスを使用する。金属層１０３０，１０３２のトレンチが酸化物層１０１０内にエッチングされ、フォトレジストがトレンチ内に設けられ、ビア１０２０，１０２２のパターンがエッチングされ、これらのパターンを用いて酸化物層１０１０をエッチングして、ビア１０２０，１０２２のスペースが形成され、フォトレジストが除去され、形成されたスペースが銅を用いて充填される。ここでも、ビア１０２０が下部金属層５１０に接触し、ビア１０２２が上部金属層６２０に接触するので、電圧ノードを提供する金属層１０３０，１０３２を用いてＭＩＭキャパシタが形成される。
【００２９】
次に図１１を参照すると、振動パターンを有する半導体金属−絶縁体−金属（ＭＩＭ）キャパシタを製造する方法１１００の一実施形態が示されている。説明のために、この実施形態のステップは、順番に示されている。しかしながら、他の実施形態では、いくつかのステップが、図示されている順序とは異なる順序で行われ、いくつかのステップが同時に行われ、いくつかのステップが他のステップと組み合わされ、いくつかのステップが存在しない。図示する例では、酸化物層を金属層上に成長させる（ブロック１１０２）。様々な実施形態では、酸化物層は、銅の上に成長させた二酸化ケイ素である。いくつかの実施形態では、プラズマ励起化学気相堆積法（ＰＥＣＶＤ）プロセスを用いて、酸化物層を銅上に設ける。他の実施形態では、金属層は、銅及びアルミニウムの混合物である。次に、フォトレジスト層を酸化物層上に形成する（ブロック１１０４）。その後、フォトレジスト層をエッチングする（ブロック１１０６）。エッチングは、概して、後に形成され、ＭＩＭキャパシタとして使用される振動波の周波数を決定する繰り返し間隔で行われる。様々なリソグラフィ技術のうち１つを用いて、トレンチのピッチを減少又は増加（周波数を増加）させてもよい。例えば、液浸リソグラフィ、ダブルパターニング、ＥＵＶ及びＤＳＡ技術、並びに、他の技術のうち１つを用いて、フォトレジスト層に間隔を形成してもよい。
【００３０】
フォトレジスト層によって保護されていない酸化物層の領域内にトレンチがエッチングされる（ブロック１１０８）。その後、フォトレジスト層を剥離する（ブロック１１１０）。トレンチの上部及び下部角部は、振動波の基礎を形成するために丸められる（ブロック１１１２）。いくつかの実施形態では、比較的高温の酸化ステップを用いて、角部を丸める。ＭＩＭキャパシタの下部金属、誘電体及び上部金属は、酸化物層においてトレンチを有する領域及びトレンチを有しない領域の両方で堆積される（ブロック１１１４）。上部プレート及び下部プレートの各々に接触する金属ノードを有するＭＩＭキャパシタが完成する（ブロック１１１６）。絶縁酸化物をＭＩＭキャパシタ上に堆積させ、いくつかの実施形態では、ビアに加えて銅金属層を設けるために、デュアルダマシンプロセスが用いられる。一方のビアが下部金属に接触し、第２ビアがＭＩＭキャパシタの上部金属に接触する。
【００３１】
上記の実施形態のうち１つ以上がソフトウェアを含むことに留意されたい。このような実施形態では、方法及び／又はメカニズムを実装するプログラム命令は、コンピュータ可読媒体に伝達又は記憶される。例えば、製造機器を記述及び制御するプログラムステップを、非一時的なコンピュータ可読媒体に記憶させてもよい。プログラム命令を記憶するように構成された多くのタイプの媒体が利用可能であり、これらには、ハードディスク、フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭ、ＤＶＤ、フラッシュメモリ、プログラム可能ＲＯＭ（ＰＲＯＭ）、ランダムアクセスメモリ（ＲＡＭ）及び他の様々な形態の揮発性又は不揮発性記憶装置が含まれる。一般的に言えば、コンピュータアクセス可能な記憶媒体は、命令及び／又はデータをコンピュータに提供するために使用中にコンピュータがアクセス可能な記憶媒体を含む。例えば、コンピュータアクセス可能な記憶媒体は、例えば磁気又は光学媒体（例えば、ディスク（固定若しくは取り外し可能）、テープ、ＣＤ−ＲＯＭ、ＤＶＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ−Ｒ、ＤＶＤ−ＲＷ、ブルーレイ（登録商標））等の記憶媒体を含む。記憶媒体は、ＲＡＭ（例えば、同期型ダイナミックＲＡＭ（ＳＤＲＡＭ）、ダブルデータレート（ＤＤＲ、ＤＤＲ２、ＤＤＲ３等）ＳＤＲＡＭ、低電力ＤＤＲ（ＬＰＤＤＲ２等）ＳＤＲＡＭ、ラムバスＤＲＡＭ（ＲＤＲＡＭ）、スタティックＲＡＭ（ＳＲＡＭ）等）、ＲＯＭ、フラッシュメモリ、ＵＳＢインタフェース等の周辺インタフェースを介してアクセス可能な不揮発性メモリ（例えば、フラッシュメモリ）等の揮発性又は不揮発性記憶媒体をさらに含む。記憶媒体は、微小電気機械システム（ＭＥＭＳ）、並びに、ネットワーク及び／又は無線リンク等の通信媒体を介してアクセス可能な記憶媒体を含む。
【００３２】
また、様々な実施形態では、プログラム命令は、Ｃ等の高水準プログラミング言語、Ｖｅｒｉｌｏｇ、ＶＨＤＬ等の設計言語（ＨＤＬ）、又は、ＧＤＳ  ＩＩストリームフォーマット（ＧＤＳＩＩ）等のデータベースフォーマットにおけるハードウェア機能の動作レベル記述又はレジスタ転送レベル（ＲＴＬ）記述を含む。場合によっては、記述は合成ツールによって読み取られ、合成ツールは、記述を合成して、ゲートのリストを含むネットリストを合成ライブラリから生成する。ネットリストは、システムを含むハードウェアの機能を表すゲートのセットを含む。次に、ネットリストを配置してルーティングし、マスクに適用される幾何学的形状を記述するデータセットを生成する。次いで、マスクを様々な半導体製造工程で使用して、システムに対応する１つ以上の半導体回路を製造する。或いは、コンピュータアクセス可能な記憶媒体上の命令は、必要に応じて、ネットリスト（合成ライブラリを伴う若しくは伴わない）又はデータセットである。さらに、命令は、Ｃａｄｅｎｃｅ（登録商標）、ＥＶＥ（登録商標）及びＭｅｎｔｏｒ  Ｇｒａｐｈｉｃｓ（登録商標）等のベンダからのハードウェアベースタイプのエミュレータによるエミュレーションの目的で利用される。
【００３３】
上記の実施形態をかなり詳細に説明したが、上記の開示が十分に理解されれば、当業者には多くの変形及び修正が明らかになるであろう。添付の特許請求の範囲は、このような全ての変形及び修正を包含するように解釈されることを意図している。
【図１】
2020512694.tif 000003
【図２】
2020512694.tif 000004
【図３】
2020512694.tif 000005
【図４】
2020512694.tif 000006
【図５】
2020512694.tif 000007
【図６】
2020512694.tif 000008
【図７】
2020512694.tif 000009
【図８】
2020512694.tif 000010
【図９】
2020512694.tif 000011
【図１０】
2020512694.tif 000012
【図１１】
2020512694.tif 000013
【国際調査報告】
2020512694.tif 000014
2020512694.tif 000015
2020512694.tif 000016