(57)【要約】  アレイ基板は、画素回路と、発光ダイオードと、を備える。前記画素回路は、ポリシリコンからなる第１活性媒体を含む駆動用トランジスタと、ポリシリコンからなる第２活性媒体を含むスイッチング用トランジスタと、を含む。前記第１活性媒体は、第１粒子サイズを有する。前記第２活性媒体は、前記第１粒子サイズよりも大きい第２粒子サイズを有する。前記発光ダイオードは、前記画素回路に結合されている。
2020512567.tif 000002
【特許請求の範囲】
【請求項１】
画素回路と、前記画素回路に結合された発光ダイオードと、を備え、
前記画素回路は、
第１粒子サイズを有する、ポリシリコンからなる第１活性媒体を含む駆動用トランジスタと、
前記第１粒子サイズよりも大きい第２粒子サイズを有する、ポリシリコンからなる第２活性媒体を含むスイッチング用トランジスタと、を含む、アレイ基板。
【請求項２】
前記駆動用トランジスタは、第１ゲート電極と、第１ソース電極と、第１ドレイン電極と、第１ゲート絶縁ブロックと、をさらに含み、
前記スイッチング用トランジスタは、第２ゲート電極と、第２ソース電極と、第２ドレイン電極と、第２ゲート絶縁ブロックと、をさらに含み、
前記第１ゲート絶縁ブロックの厚さは、前記第２ゲート絶縁ブロックよりも大きい、請求項１に記載のアレイ基板。
【請求項３】
基板と、
前記基板の上方にあるバッファ層と、をさらに備え、
前記画素回路は、前記バッファ層の上方にある、請求項１に記載のアレイ基板。
【請求項４】
前記発光ダイオードは、有機発光ダイオードを含む、請求項１に記載のアレイ基板。
【請求項５】
アレイ基板を製造する方法であって、
第１粒子サイズを有する、ポリシリコンからなる第１活性媒体を含む駆動用トランジスタと、前記第１粒子サイズよりも大きい第２粒子サイズを有する、ポリシリコンからなる第２活性媒体を含むスイッチング用トランジスタと、を含む画素回路を製造するステップと、
前記画素回路に結合された有機発光ダイオードを製造するステップと、を含む、方法。
【請求項６】
前記画素回路を製造するステップは、
基板の上方にアモルファスシリコン層を形成することと、
前記アモルファスシリコン層の上方にゲート絶縁層を形成することと、
前記ゲート絶縁層の上方に所定のパターンを形成しており、前記所定のパターンの前記基板への正投影が、前記第１活性媒体の前記基板への正投影と重なり、且つ、前記第２活性媒体の前記基板への正投影と重なっていないことと、
前記アモルファスシリコン層をポリシリコン層に変換させるように、レーザアニールを行うことと、
前記所定のパターンを除去することと、
前記ポリシリコン層と前記ゲート絶縁層を基にして、前記駆動用トランジスタと前記スイッチング用トランジスタを形成することと、を含む、請求項５に記載の方法。
【請求項７】
前記駆動用トランジスタと前記スイッチング用トランジスタを形成することは、
前記第１活性媒体および前記第２活性媒体を含むポリシリコンパターンと、前記第１活性媒体の上に積層された第１ゲート絶縁ブロック、および前記第２活性媒体の上に積層された第２ゲート絶縁ブロックを含むゲート絶縁パターンとを形成するように、前記ポリシリコン層と前記ゲート絶縁層をパターン化することと、
前記第１ゲート絶縁ブロックの上に積層された第１ゲート電極、および前記第２ゲート絶縁ブロックの上に積層された第２ゲート電極を含むゲート電極パターンを、前記ゲート絶縁パターンの上方に形成することと、
前記ゲート電極パターンの上方に、中間絶縁層を形成することと、
前記第１活性媒体に結合された第１ソース電極および第１ドレイン電極と、前記第２活性媒体に結合された第２ソース電極および第２ドレイン電極とを含むソース・ドレイン電極パターンを、前記中間絶縁層の上方に形成することと、を含み、
前記駆動用トランジスタは、前記第１ゲート電極と、前記第１ソース電極と、前記第１ドレイン電極と、前記第１活性媒体と、を含み、
前記スイッチング用トランジスタは、前記第２ゲート電極と、前記第２ソース電極と、前記第２ドレイン電極と、前記第２活性媒体と、を含む、請求項６に記載の方法。
【請求項８】
前記所定のパターンを除去することは、前記所定のパターンと前記ゲート絶縁層に対し、前記所定のパターンを除去し且つ前記ゲート絶縁層の前記所定のパターンで覆われない領域の厚さを減らすようにエッチング可能な、プリエッチング処理を実施することを含む、請求項６または７に記載の方法。
【請求項９】
前記中間絶縁層を形成する前には、前記ポリシリコンパターンの一部をドーピングすることをさらに含む、請求項７に記載の方法。
【請求項１０】
前記ソース・ドレイン電極パターンを形成することは、
前記第１ソース電極および前記第１ドレイン電極を、前記第１活性媒体におけるドープ領域に結合されるように形成することと、
前記第２ソース電極および前記第２ドレイン電極を、前記第２活性媒体におけるドープ領域に結合されるように形成することと、を含む、請求項９に記載の方法。
【請求項１１】
前記所定のパターンを形成することは、アモルファスシリコンパターンを形成することを含む、請求項６または７に記載の方法。
【請求項１２】
前記アモルファスシリコン層を形成することは、厚さが約５００オングストロームであるアモルファスシリコン層を形成することを含み、
前記アモルファスシリコンパターンを形成することは、厚さが約１００オングストローム〜約２００オングストロームであるアモルファスシリコンパターンを形成することを含む、請求項１１に記載の方法。
【請求項１３】
前記第１活性媒体の非ドープ領域の前記基板への正投影領域は、前記第１ゲート電極の前記基板への正投影領域と重なっており、
前記第２活性媒体の非ドープ領域の前記基板への正投影領域は、前記第２ゲート電極の前記基板への正投影領域と重なっている、請求項１０に記載の方法。
【請求項１４】
前記画素回路を製造する前に、前記基板の上方にバッファ層を形成するステップをさらに含み、
前記画素回路を製造するステップは、前記バッファ層の上方に前記画素回路を製造することを含む、請求項５に記載の方法。
【請求項１５】
粒子サイズがスイッチング用トランジスタの第２活性媒体よりも小さい第１活性媒体を備え、
前記第１活性媒体と前記第２活性媒体は、ポリシリコンである、駆動用トランジスタ。
【請求項１６】
前記第１活性媒体の上方にあって、前記スイッチング用トランジスタにおいて第２ゲート絶縁ブロックよりも大きい厚さを有した第１ゲート絶縁ブロックと、
前記第１ゲート絶縁ブロックの上方にある第１ゲート電極と、
前記第１活性媒体の上方にあって、前記第１活性媒体に電気的に接続された第１ソース電極および第１ドレイン電極と、をさらに備える、請求項１５に記載の駆動用トランジスタ。
【請求項１７】
請求項１〜４のいずれか一項に記載のアレイ基板を備える表示パネル。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本出願は、２０１７年３月１０日に出願された中国特許出願２０１７１０１４２４６１．６号の優先権を主張するものであり、この先の出願の開示全体をここに参照のために取り込む。
【０００２】
本発明は、表示技術の分野に関し、特に、アレイ基板およびその製造方法、駆動用トランジスタ、並びに表示パネルに関する。
【背景技術】
【０００３】
有機発光ダイオード（ＯＬＥＤ）表示パネルはアレイ基板を含む。アレイ基板は、基板と、基板上に設けられ且つアレイ状に配置された複数の画素領域とを含む。各画素領域は、ＯＬＥＤと、ＯＬＥＤを発光制御する画素回路とを含む。
【０００４】
画素領域において、画素回路は、制御用集積回路（ＩＣ）に結合されたスイッチング用トランジスタおよび駆動用トランジスタを含む場合がある。画素領域におけるＯＬＥＤを発光させるために、制御用ＩＣは、スイッチング用トランジスタおよび駆動用トランジスタにターンオン電圧を入力して、スイッチング用トランジスタおよび駆動用トランジスタをターンオンさせることができる。さらに、制御用ＩＣは、駆動用トランジスタのソース電極に駆動電圧を入力可能であり、駆動用トランジスタは、駆動電圧に応じてＯＬＥＤに駆動電流を入力可能である。その結果、駆動電流の影響を受けてＯＬＥＤが発光する。駆動用トランジスタの駆動電流は、駆動用トランジスタの閾値電圧に関係する。したがって、２つの駆動用トランジスタが異なる閾値電圧を有する場合、２つの駆動用トランジスタは、同じ駆動電圧で異なる駆動電流を提供することができる。
【発明の概要】
【課題を解決するための手段】
【０００５】
本発明の一態様は、アレイ基板を提供する。該アレイ基板は、画素回路と、前記画素回路に結合された発光ダイオードと、を備える。前記画素回路は、駆動用トランジスタとスイッチング用トランジスタを含む。前記駆動用トランジスタは、ポリシリコンからなる第１活性媒体を含む。前記第１活性媒体は、第１粒子サイズを有する。前記スイッチング用トランジスタは、ポリシリコンからなる第２活性媒体を含む。前記第２活性媒体は、前記第１粒子サイズよりも大きい第２粒子サイズを有する。
【０００６】
いくつかの実施形態では、前記駆動用トランジスタは、第１ゲート電極と、第１ソース電極と、第１ドレイン電極と、第１ゲート絶縁ブロックと、をさらに含む。前記スイッチング用トランジスタは、第２ゲート電極と、第２ソース電極と、第２ドレイン電極と、第２ゲート絶縁ブロックと、をさらに含む。前記第１ゲート絶縁ブロックの厚さは、前記第２ゲート絶縁ブロックよりも大きい。
【０００７】
いくつかの実施形態では、前記アレイ基板は、基板と、前記基板の上方にあるバッファ層と、をさらに備える。前記画素回路は、前記バッファ層の上方にある。
【０００８】
いくつかの実施形態では、前記発光ダイオードは、有機発光ダイオードを含む。
【０００９】
本発明の他の一態様は、アレイ基板を製造する方法を提供する。この方法は、画素回路を製造するステップと、前記画素回路に結合された発光ダイオードを製造するステップと、を含む。前記画素回路は、駆動用トランジスタとスイッチング用トランジスタを含む。前記駆動用トランジスタは、ポリシリコンからなる第１活性媒体を含む。前記第１活性媒体は、第１粒子サイズを有する。前記スイッチング用トランジスタは、ポリシリコンからなる第２活性媒体を含む。前記第２活性媒体は、前記第１粒子サイズよりも大きい第２粒子サイズを有する。
【００１０】
いくつかの実施形態では、前記画素回路を製造するステップは、基板の上方にアモルファスシリコン層を形成することと、前記アモルファスシリコン層の上方にゲート絶縁層を形成することと、前記ゲート絶縁層の上方に所定のパターンを形成しており、前記所定のパターンの前記基板への正投影が、前記第１活性媒体の前記基板への正投影と重なり、且つ、前記第２活性媒体の前記基板への正投影と重なっていないことと、前記アモルファスシリコン層をポリシリコン層に変換させるように、レーザアニールを行うことと、前記所定のパターンを除去することと、前記ポリシリコン層と前記ゲート絶縁層を基にして、前記駆動用トランジスタと前記スイッチング用トランジスタを形成することと、を含む。
【００１１】
いくつかの実施形態では、前記駆動用トランジスタと前記スイッチング用トランジスタを形成することは、前記第１活性媒体および前記第２活性媒体を含むポリシリコンパターンと、前記第１活性媒体の上に積層された第１ゲート絶縁ブロック、および前記第２活性媒体の上に積層された第２ゲート絶縁ブロックを含むゲート絶縁パターンとを形成するように、前記ポリシリコン層と前記ゲート絶縁層をパターン化することと、前記第１ゲート絶縁ブロックの上に積層された第１ゲート電極、および前記第２ゲート絶縁ブロックの上に積層された第２ゲート電極を含むゲート電極パターンを、前記ゲート絶縁パターンの上方に形成することと、前記ゲート電極パターンの上方に、中間絶縁層を形成することと、前記中間絶縁層の上方にソース・ドレイン電極パターンを形成することと、を含む。前記ソース・ドレイン電極は、前記第１活性媒体に結合された第１ソース電極および第１ドレイン電極と、前記第２活性媒体に結合された第２ソース電極および第２ドレイン電極とを含む。前記駆動用トランジスタは、前記第１ゲート電極と、前記第１ソース電極と、前記第１ドレイン電極と、前記第１活性媒体と、を含む。前記スイッチング用トランジスタは、前記第２ゲート電極と、前記第２ソース電極と、前記第２ドレイン電極と、前記第２活性媒体と、を含む。
【００１２】
いくつかの実施形態では、前記所定のパターンを除去することは、前記所定のパターンと前記ゲート絶縁層に対し、前記所定のパターンを除去し且つ前記ゲート絶縁層の前記所定のパターンで覆われない領域の厚さを減らすようにエッチング可能な、プリエッチング処理を実施することを含む。
【００１３】
いくつかの実施形態では、この方法は、前記中間絶縁層を形成する前に、前記ポリシリコンパターンの一部をドーピングすることをさらに含む。
【００１４】
いくつかの実施形態では、前記ソース・ドレイン電極パターンを形成することは、前記第１ソース電極および前記第１ドレイン電極を、前記第１活性媒体におけるドープ領域に結合されるように形成することと、前記第２ソース電極および前記第２ドレイン電極を、前記第２活性媒体におけるドープ領域に結合されるように形成することと、を含む。
【００１５】
いくつかの実施形態において、前記所定のパターンを形成することは、アモルファスシリコンパターンを形成することを含む。
【００１６】
いくつかの実施形態では、前記アモルファスシリコン層を形成することは、厚さが約５００オングストロームであるアモルファスシリコン層を形成することを含む。前記アモルファスシリコンパターンを形成することは、厚さが約１００オングストローム〜約２００オングストロームであるアモルファスシリコンパターンを形成することを含む。
【００１７】
いくつかの実施形態では、前記第１活性媒体の非ドープ領域の前記基板への正投影領域は、前記第１ゲート電極の前記基板への正投影領域と重なっている。前記第２活性媒体の非ドープ領域の前記基板への正投影領域は、前記第２ゲート電極の前記基板への正投影領域と重なっている。
【００１８】
いくつかの実施形態では、この方法は、前記画素回路を製造する前に、前記基板の上方にバッファ層を形成するステップをさらに含む。前記画素回路を製造するステップは、前記バッファ層の上方に前記画素回路を製造することを含む。
【００１９】
本発明の他の一態様は、駆動用トランジスタを提供する。該駆動用トランジスタは、粒子サイズがスイッチング用トランジスタの第２活性媒体よりも小さい第１活性媒体を備える。前記第１活性媒体と前記第２活性媒体は、ポリシリコンである。
【００２０】
いくつかの実施形態では、前記駆動用トランジスタは、第１ゲート絶縁ブロックと、第１ゲート電極と、第１ソース電極と、第１ドレイン電極と、をさらに備える。前記第１絶縁ブロックは、前記第１活性媒体の上方にあって、前記スイッチング用トランジスタにおいて第２ゲート絶縁ブロックよりも大きい厚さを有する。前記第１ゲート電極は、前記第１ゲート絶縁ブロックの上方にある。前記第１ソース電極および前記第１ドレイン電極は、前記第１活性媒体の上方にあって、前記第１活性媒体に電気的に接続されている。
【００２１】
本発明の他の一態様は、アレイ基板を含む表示パネルを提供する。
【図面の簡単な説明】
【００２２】
以下の図面は、開示された様々な実施形態による例示的な目的のための単なる例であり、本発明の範囲を限定することを意図するものではない。
【００２３】
【図１Ａ】図１Ａは、本発明の様々な開示された実施形態による例示的なアレイ基板の模式図を示す。
【図１Ｂ】図１Ｂは、本発明の様々な開示された実施形態による２つの例示的な粒子サイズを表す模式図を示す。
【図１Ｃ】図１Ｃは、本発明の様々な開示された実施形態による例示的な表示パネルの模式図を示す。
【図２】図２は、本発明の様々な開示された実施形態による例示的なアレイ基板の例示的な製造方法のフローチャートを示す。
【図３】図３は、本発明の様々な開示された実施形態による例示的なアレイ基板の別の例示的な製造方法のフローチャートを示す。
【図４】図４は、本発明の様々な開示された実施形態による例示的なアレイ基板の例示的な局部構造の模式図を示す。
【図５】図５は、本発明の様々な開示された実施形態による例示的なアレイ基板の別の例示的な局部構造の模式図を示す。
【図６】図６は、本発明の様々な開示された実施形態による例示的なアレイ基板のさらなる例示的な局部構造の模式図を示す。
【図７】図７は、本発明の様々な開示された実施形態による例示的なアレイ基板のさらなる例示的な局部構造の模式図を示す。
【図８】図８は、本発明の様々な開示された実施形態による例示的なレーザアニールの模式図を示す。
【図９】図９は、本発明の様々な開示された実施形態による例示的なアレイ基板のさらなる例示的な局部構造の模式図を示す。
【図１０】図１０は、本発明の様々な開示された実施形態による例示的な駆動用トランジスタ、また例示的なスイッチング用トランジスタの例示的な製造方法のフローチャートを示す。
【図１１】図１１は、本発明の様々な開示された実施形態による例示的なアレイ基板のさらなる例示的な局部構造の模式図を示す。
【図１２】図１２は、本発明の様々な開示された実施形態による例示的なアレイ基板のさらなる例示的な局部構造の模式図を示す。
【図１３】図１３は、本発明の様々な開示された実施形態による例示的なアレイ基板のさらなる例示的な局部構造の模式図を示す。
【図１４】図１４は、本発明の様々な開示された実施形態による例示的なアレイ基板のさらなる例示的な局部構造の模式図を示す。
【図１５】図１５は、本発明の様々な開示された実施形態による例示的なアレイ基板のさらなる例示的な局所構造の模式図を示す。
【発明を実施するための形態】
【００２４】
以下、本発明の例示的な実施形態について図面を参照しながらより具体的に説明する。なお、いくつかの実施形態に係る以下の説明は、例示や説明の目的で提供されたものに過ぎず、本発明を網羅または制限するためのものではない。
【００２５】
本発明の態様および特徴は、添付の図面を参照してさらに詳細に記載される本発明の例示的な実施形態を通じて、当業者によって理解され得る。
【００２６】
図１Ａは、本発明の様々な開示された実施形態による例示的なアレイ基板１００の模式図を示す。図１Ａに示すように、アレイ基板１００は、画素回路と、有機発光ダイオード（ＯＬＥＤ）０２（ＯＬＥＤ０２の一方の電極は図１Ａに示されている）とを備える。画素回路は、駆動用トランジスタと、スイッチング用トランジスタとを含む。
【００２７】
駆動用トランジスタは、第１活性媒体Ａ１を含んでおり、スイッチング用トランジスタは、第２活性媒体Ａ２を含む。第１活性媒体Ａ１も第２活性媒体Ａ２も、ポリシリコンであってもよい。第１活性媒体Ａ１の粒子サイズは、第２活性媒体Ａ２の粒子サイズよりも小さくなってもよい。ただし、第１活性媒体Ａ１の粒子サイズとは、第１活性媒体における粒子の大きさを指しており、第２活性媒体Ａ２の粒子サイズとは、第２活性媒体における粒子の大きさを指す。
【００２８】
本発明に係るアレイ基板では、駆動用トランジスタにおける第１活性媒体もスイッチング用トランジスタにおける第２活性媒体も、ポリシリコンであってもよい。また、第１活性媒体は、第２活性媒体よりも小さい粒子サイズを有してもよい。すなわち、スイッチング用トランジスタにおける第２活性媒体の粒子サイズが標準サイズと見なされると、駆動用トランジスタにおける第１活性媒体の粒子サイズは標準サイズよりも小さくなり得る。さらに、駆動用トランジスタにおけるより小さい粒子サイズは、不均一な粒子サイズに起因した駆動用トランジスタにおける閾値電圧のあまり顕著でない不均一性をもたらし得る。その結果、ＯＬＥＤ表示パネルの駆動用トランジスタからのＯＬＥＤに入力される駆動電流は、同じ傾向にあり得る。したがって、各画素領域から放出される光の輝度が同一になる傾向があり、有機発光表示装置の表示性能を向上させることができる。
【００２９】
いくつかの実施形態では、ポリシリコンは、低温ポリシリコンであってもよい。
【００３０】
図１Ｂは、本発明の様々な開示された実施形態による２つの例示的な粒子サイズを表す模式図を示す。図１Ｂに示すように、ポリシリコン１２１０の粒子サイズは、より大きいので、均一ではない一方、ポリシリコン１２２０の粒子サイズは、より小さいので、より均一である。
【００３１】
いくつかの実施形態では、駆動用トランジスタは、図１Ａに示すように、第１ゲート電極Ｂ１、第１ソース・ドレイン電極Ｃ１（言い換えれば第１ソース電極および第１ドレイン電極）、および第１ゲート絶縁ブロックＤ１を含む。スイッチング用トランジスタは、第２ゲート電極Ｂ２、第２ソース・ドレイン電極Ｃ２（言い換えれば第２ソース電極および第２ドレイン電極）、および第２ゲート絶縁ブロックＤ２を含む。また、第１ゲート絶縁ブロックＤ１の厚さは、第２ゲート絶縁ブロックＤ２の厚さよりも大きい。トランジスタにおけるより厚いゲート絶縁ブロックは、トランジスタのサブスレッショルドスィング（ＳＳ）係数をより大きくすることができる。場合によって、グレースケールを効果的に制御するために、駆動用トランジスタは、スイッチング用トランジスタよりも大きなＳＳ係数を有する必要とされる。したがって、いくつかの実施形態では、駆動用トランジスタにおける第１ゲート絶縁ブロックＤ１の厚さは、スイッチング用トランジスタにおける第２ゲート絶縁ブロックＤ２の厚さよりも大きく設定される。例えば、図１Ｂに示すように、第１ゲート電極Ｂ１下のゲート絶縁ブロックＤ１の厚さＨ１は、第２ゲート電極Ｂ２下のゲート絶縁ブロックＤ２の厚さＨ２よりも大きい。
【００３２】
いくつかの実施形態では、図１Ａに示すように、アレイ基板１００は、中間絶縁層０１２をさらに含む。第１ソース・ドレイン電極Ｃ１は、中間絶縁層０１２におけるビアホールを介して第１活性媒体Ａ１に接続される。第２ソース・ドレイン電極Ｃ２は、中間絶縁層０１２におけるビアホールを介して第２活性媒体Ａ２に接続される。第１ソース・ドレイン電極Ｃ１および第２ソース・ドレイン電極Ｃ２の上方には、平坦層０１４が形成される。平坦層０１４の上方には、ＯＬＥＤ０２が形成される。ＯＬＥＤ０２は、平坦層０１４におけるビアホールを介して画素回路に結合される。
【００３３】
さらに、アレイ基板１００は、基板０３と、基板０３の上方に配置されたバッファ層０４とを含む。画素回路は、上方にバッファ層０４が配置された基板０３の上方に配置される。すなわち、いくつかの実施形態では、画素回路を製造する前に、基板０３の表面上に存在しうる不純物の画素回路への影響を低減するために、基板０３の上方にバッファ層０４を形成することができる。いくつかの実施形態では、ＯＬＥＤ０２は、基板０３の上方に直接に配置される。いくつかの他の実施形態では、ＯＬＥＤ０２は、基板０３上にあるバッファ層０４の上方に配置される。
【００３４】
駆動用トランジスタから発光ダイオードに出力される駆動電流ＩＯＬＥＤは、ＩＯＬＥＤ＝γ＊（Ｖｇｓ−Ｖｔｈ）を満たすようになる。ただし、Ｖｇｓは、駆動用トランジスタにおけるゲート電極とソース電極との間での電圧差であり、Ｖｔｈは、駆動用トランジスタの閾値電圧であり、γは、駆動用トランジスタの特性寸法とプロセスパラメータで決まる係数である。すなわち、駆動用トランジスタから出力される駆動電流は、駆動用トランジスタの閾値電圧Ｖｔｈに関連し、２つの駆動用トランジスタからＯＬＥＤに出力される駆動電流は、２つの駆動用トランジスタの閾値電圧によって異なる場合がある。複数のポリシリコントランジスタの閾値電圧の均一性は、ポリシリコントランジスタにおける活性媒体（ポリシリコン）の粒子サイズの均一性と正の相関があり、すなわち、複数のポリシリコントランジスタにわたる活性媒体のより均一な粒子サイズは、複数のポリシリコントランジスタにわたるより均一な閾値電圧をもたらし得る。さらに、多結晶シリコンの粒子サイズの大きさは、多結晶シリコンの粒子サイズの均一性と負の相関があり得る。さらに、多結晶シリコンの粒子サイズの大きさは、トランジスタのオン電流の大きさと正の相関を有することもある。スイッチング用トランジスタは、比較的大きなオン電流を有する必要があり、したがって、活性媒体における比較的大きな粒子サイズを必要とされることがある。
【００３５】
従来技術の画素回路では、スイッチング用トランジスタにおける活性媒体の粒子サイズは、駆動用トランジスタにおける活性媒体の粒子サイズとほぼ同じであってもよい。活性媒体の粒子サイズが比較的大きいので、スイッチング用トランジスタのオン電流を比較的大きくすることができるが、駆動用トランジスタにおける活性媒体の粒子サイズを比較的不均一にすることもある。したがって、駆動用トランジスタにおける活性媒体の粒子サイズの不均一性は、閾値電圧の比較的大きな不均一性を引き起こす可能性がある。
【００３６】
いくつかの実施形態では、スイッチング用トランジスタの第２活性媒体の粒子サイズが標準サイズと見なされる場合、駆動用トランジスタの第１活性媒体の粒子サイズは標準サイズより小さくなり得る。また、粒子サイズが小さいほど、粒子サイズがより均一になる。したがって、粒子サイズの不均一性に起因した駆動用トランジスタの閾値電圧の不均一性は、それほど顕著ではない。さらに、駆動電圧下で、駆動用トランジスタよって供給される駆動電流は、駆動用トランジスタの閾値電圧に関連する。２つの駆動用トランジスタの閾値電圧が類似している場合、同じ駆動電圧下で２つの駆動用トランジスタによって供給される駆動電流は類似している可能性がある。その結果、表示パネルにおいて、駆動用トランジスタからＯＬＥＤに供給される駆動電流は、同じ傾向にあり得る。
【００３７】
いくつかの実施形態では、本発明に係るスイッチング用トランジスタにおける第２活性媒体の粒子サイズは、従来技術におけるスイッチング用トランジスタにおける活性媒体の粒子サイズにほぼ等しくてもよい。いくつかの他の実施形態では、本発明に係るスイッチング用トランジスタにおける第２活性媒体の粒子サイズは、従来技術におけるスイッチング用トランジスタにおける活性媒体の粒子サイズに等しくなくてもよい。本発明の実施形態では、本発明に係るスイッチング用トランジスタにおける第２活性媒体の粒子サイズは、限定されず、場合によって選択されてもよい。さらに、本発明の実施形態では、スイッチング用トランジスタにおける第２活性媒体の粒子サイズは、第１活性媒体の粒子サイズと同じである必要はない。したがって、必要に応じて、比較的大きな粒子サイズを有する第２活性媒体を選択することができ、それによって、スイッチング用トランジスタにおける比較的大きなオン電流を確保することができる。
【００３８】
本発明に係るアレイ基板において、スイッチング用トランジスタにおける第１活性媒体およびスイッチング用トランジスタにおける第２活性媒体は、両方ともポリシリコンであってもよく、第１活性媒体の粒子サイズは、第２活性媒体の粒子サイズよりも小さくてもよい。すなわち、スイッチング用トランジスタにおける第２活性媒体の粒子サイズを標準サイズと見なされると、駆動用トランジスタにおける第１活性媒体の粒子サイズは標準サイズよりも小さくなり得る。さらに、駆動用トランジスタにおける粒子サイズが小さいので、不均一な粒子サイズに起因した駆動用トランジスタにおける閾値電圧の不均一性が小さくなる。その結果、ＯＬＥＤ表示パネルでは、駆動用トランジスタからＯＬＥＤに供給される駆動電流は同じ傾向にあり得る。したがって、異なる画素領域から放出される光の輝度が同一になる傾向があり、有機発光表示装置の表示性能を向上させることができる。
【００３９】
本発明は、駆動用トランジスタを提供する。いくつかの実施形態では、駆動用トランジスタは、図１Ａに示すような駆動用トランジスタであってもよい。図１Ａに示すように、駆動用トランジスタは、ポリシリコンが含まれる第１活性媒体Ａ１を含む。また、第１活性媒体Ａ１は、ポリシリコンからなるスイッチング用トランジスタにおける第２活性媒体Ａ２よりも小さい粒子サイズを有することができる。
【００４０】
いくつかの実施形態では、駆動用トランジスタは、図１Ａに示すように、第１ゲート電極Ｂ１、第１ソース・ドレイン電極Ｃ１（言い換えれば第１ソース電極および第１ドレイン電極）、および第１ゲート絶縁ブロックＤ１をさらに含む。第１ゲート絶縁ブロックＤ１の厚さは、スイッチング用トランジスタにおける第２ゲート絶縁ブロックＤ２の厚さより大きい。
【００４１】
本発明に係る駆動用トランジスタにおいて、駆動用トランジスタの第１活性媒体は、スイッチング用トランジスタの第２活性媒体と同様に、ポリシリコンを含むことができる。さらに、第１活性媒体の粒子サイズは、第２活性媒体の粒子サイズよりも小さくてもよい。すなわち、スイッチング用トランジスタの第２活性媒体の粒子サイズが標準サイズと見なされると、駆動用トランジスタの第１活性媒体の粒子サイズは標準的な大きさより小さくなり得る。さらに、粒子サイズが小さいため、粒子サイズの不均一による駆動用トランジスタの閾値電圧のばらつきが小さくなる。その結果、本発明に係る駆動用トランジスタを含むＯＬＥＤ表示パネルでは、駆動用トランジスタからＯＬＥＤに供給される駆動電流が同じ傾向にあり得る。したがって、異なる画素領域から放出される光の輝度が同一になる傾向があり、有機発光表示装置の表示性能を向上させることができる。
【００４２】
本発明は、表示パネルを提供する。図１Ｃは、本発明の種々の開示された実施形態による例示的な表示パネル１３０の模式図を示す。図１Ｃに示すように、表示パネル１３０は、アレイ基板１３２を含む。アレイ基板１３２は、図１Ａに示されるアレイ基板１００のような、本発明と一致する任意のアレイ基板であり得る。表示パネル１３０は、単独で、または１つまたは複数の他の適切な構造と共に表示装置を形成することができる。表示パネルを含むディスプレイデバイスとしては、電子ペーパー、ＯＬＥＤパネル、携帯電話、タブレットコンピュータ、テレビ、モニタ、ノートブックコンピュータ、デジタルフォトフレーム、ナビゲータ、または表示機能を有する任意の適切な製品や部品が挙げられる。本発明と一致するアレイ基板を含む任意の表示パネルは、本発明の範囲内である。
【００４３】
本発明に係る表示パネルのアレイ基板において、駆動用トランジスタにおける第１活性媒体およびスイッチング用トランジスタにおける第２活性媒体は、両方ともポリシリコンであってもよい。さらに、第１活性媒体は、第２活性媒体よりも小さい粒子サイズを有することができる。すなわち、スイッチング用トランジスタの第２活性媒体の粒子サイズが標準サイズと見なされると、駆動用トランジスタの第１活性媒体の粒子サイズは標準サイズよりも小さくなり得る。さらに、粒子サイズが小さいため、粒子サイズの不均一による駆動用トランジスタの閾値電圧のばらつきが小さくなる。その結果、ＯＬＥＤ表示パネルにおいて、駆動用トランジスタからＯＬＥＤに供給される駆動電流は、同じ傾向にあり得る。したがって、異なる画素領域から放出される光の輝度が同一になる傾向があり、ＯＬＥＤ表示パネルの表示性能を向上させることができる。
【００４４】
図２は、本発明の種々の開示された実施形態による例示的なアレイ基板の例示的な製造方法２０００のフローチャートを示す。例示的なアレイ基板の例示的な製造方法２０００について、図２を参照しながら説明する。
【００４５】
２０１において、画素回路が製造される。
【００４６】
２０２において、ＯＬＥＤが製造される。ＯＬＥＤは、画素回路に結合される。
【００４７】
画素回路は、駆動用トランジスタとスイッチング用トランジスタとを含むことができる。駆動用トンジスタは、第１活性媒体を含めており、スイッチング用トランジスタは、第２活性媒体を含むことができる。第１活性媒体および第２活性媒体は、両方ともポリシリコンであってもよい。第１活性媒体は、第２活性媒体よりも小さい粒子サイズを有することができる。
【００４８】
本発明に係るアレイ基板の製造方法によって製造されたアレイ基板では、駆動用トランジスタにおける第１活性媒体およびスイッチング用トランジスタにおける第２活性媒体は、両方ともポリシリコンであり、第１活性媒体は、第２活性媒体よりも小さい粒子サイズを有する。すなわち、スイッチング用トランジスタの第２活性媒体の粒子サイズが標準サイズと見なされると、駆動用トランジスタの第１活性媒体の粒子サイズは標準サイズよりも小さくなり得る。さらに、粒子サイズが小さいため、粒子サイズ不均一による駆動用トランジスタの閾値電圧のばらつきが小さくなる。その結果、アレイ基板を備えたＯＬＥＤ表示パネルでは、駆動用トランジスタからＯＬＥＤに供給される駆動電流は同じ傾向にあり得る。したがって、異なる画素領域から放出される光の輝度が同一になる傾向があり、有機発光表示装置の表示性能を向上させることができる。
【００４９】
図３は、本発明の様々な開示された実施形態による例示的なアレイ基板の別の例示的な製造方法３０００のフローチャートを示す。例示的なアレイ基板の例示的な製造方法３０００について、図３を参照しながら詳細に説明する。
【００５０】
３０１において、バッファ層が基板の上方に形成される。
【００５１】
いくつかの実施形態では、バッファ層が形成される前に、基板上の不純物をできるだけ少なくするように基板を洗浄することができる。洗浄後、基板０３の上方には、図３に示すようなバッファ層０４が形成される。バッファ層０４は、より清潔で、不純物が少ない。このように、バッファ層０４の上方に画素回路が作られると、バッファ層上の不純物が画素回路に及ぼす影響は小さい。
【００５２】
図３に戻り、３０２において、上方にバッファ層が形成された基板の上方には、アモルファスシリコン層が形成される。
【００５３】
図５に示すように、基板０３の上方にバッファ層０４が形成された後、バッファ層の上方には画素回路がさらに作られる。例えば、上方にバッファ層０４が形成された基板０３の上方にアモルファスシリコン層０５が形成される。いくつかの実施形態では、アモルファスシリコン層０５は、厚さが約５００オングストロームの厚さであり得る。
【００５４】
いくつかの実施形態では、アモルファスシリコン層０５は、コーティング、マグネトロンスパッタリング、熱蒸発、プラズマ加速化学蒸気相蒸着（ＰＥＣＶＤ）または他の適切な方法によって、基板０３の上方に堆積されることができる。
【００５５】
図３に戻り、３０３において、上方にアモルファスシリコン層が形成された基板の上方には、ゲート絶縁層が形成される。
【００５６】
図６に示すように、基板０３の上方にアモルファスシリコン層０５が形成された後、上方にアモルファスシリコン層０５が形成された基板０３の上方には、ゲート絶縁層０６が形成される。
【００５７】
図３に戻り、３０４において、上方にゲート絶縁層が形成された基板の上方には、所定のパターンが形成される。
【００５８】
図７に示すように、基板０３の上方にバッファ層０４、アモルファスシリコン層０５、ゲート絶縁層０６が形成された後、上方にゲート絶縁層が形成された基板０３の上方には、所定のパターン０７が形成される。また、所定のパターン０７の基板０３への正射影領域は、所定の領域Ｘである。所定のパターン０７の厚さがゼロではないため、レーザの所定のパターン０７の吸光度をゼロより大きくすることができる。
【００５９】
いくつかの実施形態では、所定のパターン０７の材料は、アモルファスシリコンを含め、所定のパターン０７は、アモルファスシリコンパターンであり、アモルファスシリコンパターンの厚さは、約１００オングストローム〜約２００オングストロームである。
【００６０】
アモルファスシリコンパターン０７を形成する際には、まず、基板０３の上方に、コーティング、マグネトロンスパッタリング、熱蒸発、ＰＥＣＶＤまたは他の適切な方法によってアモルファスシリコン材料層が堆積されてから、アモルファスシリコンパターン０７を得るように、パターン形成過程によりアモルファスシリコン材料層が処理される。パターン形成過程は、フォトレジストコーティング、露光、現像、エッチング、およびフォトレジスト剥離を含むことができる。例えば、パターン形成過程によるアモルファスシリコン材料層の処理は、アモルファスシリコン材料層の上方にフォトレジストの層をコーティングするステップと、マスクを使用してフォトレジストを露光して、少なくとも１つの完全に露光された領域および少なくとも１つ露光されていない領域を形成するステップと、少なくとも１つの完全に露光された領域のフォトレジストを除去し、且つ少なくとも１つの露光されていない領域のフォトレジストを保持するように、続いて現像処理を用いて処理するステップと、アモルファスシリコン材料層の少なくとも１つの完全に露出された領域に対応する部分をエッチングするステップと、エッチングが完了した後、少なくとも１つの露出されていない領域のフォトレジストを剥離してアモルファスシリコンパターンを得るステップと、を含むことができる。
【００６１】
図３に戻り、３０５において、上方に所定のパターンが形成された基板は、アモルファスシリコン層がポリシリコン層に変換できるように、レーザアニールによってアニーリングされる。
【００６２】
いくつかの実施形態では、図８に示すように、所定のパターン０７が形成された後、上方に所定のパターン０７が形成された基板０３は、３０２で形成されたアモルファスシリコン層０５がレーザによってポリシリコン層０８に変換できるように、レーザアニールによってアニーリングすることができる。いくつかの実施形態では、レーザアニールは、エキシマレーザアニール（ＥＬＡ）を含むことができる。
【００６３】
図８に示すように、ポリシリコン層０８は、第１領域Ｙ１と第２領域Ｙ２とを含む。第１領域Ｙ１の基板０３への正投影領域は、所定の領域Ｘであってもよく、第２領域Ｙ２の基板０３への正投影領域は、所定の領域Ｘ以外にあってもよい。レーザアニールが行われると、所定のパターン０７は、第１領域Ｙ１を覆うことができる。したがって、所定のパターン０７は、第１領域Ｙ１を照射するレーザの一部を吸収することができる。その結果、第１領域Ｙ１は、より少ないレーザエネルギを吸収し、第２領域Ｙ２は、より多くのレーザエネルギを吸収することができる。より少ないレーザエネルギを吸収するアモルファスシリコン領域は、より小さい粒子サイズを有するポリシリコン領域に変換される。したがって、３０５でレーザアニールが行われた後、第１領域Ｙ１は、第２領域Ｙ２よりも小さい粒子サイズを有することができる。場合によって、第１領域Ｙ１に吸収されるレーザエネルギの量は、所定のパターンの厚さへの調整によって変更されることで、所定のパターンのレーザ吸収の程度を変更できる。これにより、第１領域Ｙ１の粒子サイズを変化させることができる。
【００６４】
駆動用トランジスタにおける第１活性媒体と、後で形成すべきスイッチング用トランジスタにおける第２活性媒体とは、両方ともポリシリコン層内に位置できる。そして、第１活性媒体の基板への正射影は、所定の領域内に位置できており、第２活性媒体の基板への正投影は、所定の領域外に位置できる。
【００６５】
図３に戻り、３０６において、所定のパターンが除去される。
【００６６】
図９に示すように、ポリシリコン層０８が形成された後、所定のパターン０７は除去可能である。
【００６７】
いくつかの実施形態では、所定のパターン０７とゲート絶縁層０６の両方をエッチング可能な所定のエッチング溶液は、所定のパターン０７を除去するのに用いられる。すなわち、該所定のエッチング溶液は、所定のパターン０７とゲート絶縁層０６と化学的に反応できる。所定のパターン０７を除去する場合、所定のエッチング溶液は、レーザアニールの後で基板０３に塗布することができる。その結果、所定のパターン07を完全に除去することができ、ゲート絶縁層０６の図７における所定のパターン０７で覆われていない領域を薄膜化して図９に示される構造を得ることができる。
【００６８】
すなわち、所定のパターン０７が除去された後、図９に示すように、ゲート絶縁層０６は、第３領域Ｙ３と第４領域Ｙ４とを含む。第３領域Ｙ３の基板０３への正投影領域は、所定の領域Ｘであってもよく、第４領域Ｙ４の基板０３への正投影領域は、所定の領域Ｘ以外にあってもよい。第３領域Ｙ３の厚さＨ１は、第４領域Ｙ４の厚さＨ２よりも大きくなり得る。
【００６９】
図３に戻り、３０７において、所定のパターンが除去された後、基板は、駆動用トランジスタおよびスイッチング用トランジスタを形成するように処理される。
【００７０】
３０７における処理について、図１０を参照しながら詳細に説明する。
【００７１】
３０７１において、所定のパターンが除去された後、基板は、ポリシリコンパターンおよびゲート絶縁パターンを得るように、パターニングによって処理される。
【００７２】
図９および図１１に示すように、３０７１において、所定のパターン０７が除去された後、基板は、ポリシリコン層０８の一部を除去してポリシリコンパターン０９を形成し、且つゲート絶縁層０６の一部を除去してゲート絶縁パターン０１０を形成するように、パターニングによって処理される。
【００７３】
いくつかの実施形態では、図１１に示すように、ポリシリコンパターン０９は、第１活性媒体Ａ１および第２活性媒体Ａ２を含む。ゲート絶縁パターン０１０は、第１活性媒体Ａ１の情報に積層された第１ゲート絶縁ブロックＤ１と、第２活性媒体Ａ２の上方に積層された第２ゲート絶縁ブロックＤ２とを含む。
【００７４】
図１０に戻り、３０７２において、上方にゲート絶縁パターンが形成された基板の上方に、ゲート電極パターンが形成される。
【００７５】
図１２に示すように、上方にゲート絶縁パターン０１０が形成された基板０３の上方には、ゲート電極パターン０１１が形成される。ゲート電極パターン０１１は、第１ゲート絶縁ブロックＤ１の上方に積層された第１ゲート電極Ｂ１と、第２ゲート絶縁ブロックＤ２の上方に積層された第２ゲート電極Ｂ２とを含む。
【００７６】
ゲート電極パターン０１０を形成するには、コーティング、マグネトロンスパッタリング、熱蒸発、ＰＥＣＶＤまたは他の適切な方法によって、基板０３の上方にゲート電極材料層が堆積されてから、アモルファスシリコンパターン０７を得るようにパターン形成過程によりアモルファスシリコン材料層が処理される。パターン形成過程は、フォトレジストコーティング、露光、現像、エッチング、およびフォトレジスト剥離を含むことができる。例えば、パターン形成過程によるゲート電極材料層の処理は、ゲート電極材料層の上方にフォトレジストの層をコーティングするステップと、マスクを使用してフォトレジストを露光して、少なくとも１つの完全に露光された領域および少なくとも１つ露光されていない領域を形成するステップと、少なくとも１つの完全に露光された領域のフォトレジストを除去し、且つ少なくとも１つの露光されていない領域のフォトレジストを保持するように、続いて現像処理を用いて処理するステップと、ゲート電極材料層の少なくとも１つの完全に露出された領域に対応する部分をエッチングするステップと、エッチングが完了した後、少なくとも１つの露出されていない領域のフォトレジストを剥離してゲート電極パターン０１１を得るステップと、を含むことができる。
【００７７】
図１０に戻り、３０７３において、ポリシリコンパターンがドープされる。
【００７８】
図１３に示すように、ポリシリコンパターン０９における第１活性媒体Ａ１および第２活性媒体Ａ２はドープされる。いくつかの実施形態では、第１活性媒体Ａ１における非ドープ領域ａ１１の基板０３への正投影領域は、第１ゲート電極Ｂ１の基板０３への正投影領域と重なり、第１活性媒体Ａ１におけるドープ領域ａ１２は、非ドープ領域ａ１１以外の領域であってもよい。第２活性媒体Ａ２における非ドープ領域ａ２１の基板０３への正投影領域は、第２ゲート電極Ｂ２の基板０３への正投影領域と重なり、第２活性媒体Ａ２におけるドープ領域ａ２２は、非ドープ領域ａ２１以外の領域であってもよい。
【００７９】
図１０に戻り、３０７４において、上方にゲート電極パターンが形成された基板の上方には、中間絶縁層が形成される。
【００８０】
図１４に示すように、上方にゲート電極パターン０１１が形成された基板０３の上方には、中間絶縁層０１２が形成される。
【００８１】
図１０に戻り、３０７５において、上方に中間絶縁層が形成された基板の上方には、ソース・ドレイン電極パターンが形成される。
【００８２】
図１５に示すように、上方に中間絶縁層が形成された基板の上方には、ソース・ドレイン電極パターン０１３が形成される。ソース・ドレイン電極パターン０１３は、第１ソース電極および第１ドレイン電極である第１ソース・ドレイン電極Ｃ１と、第２ソース電極および第２ドレイン電極である第２ソース・ドレイン電極Ｃ２とを含む。第１ソース・ドレイン電極Ｃ１は、中間絶縁層０１２におけるビアホールを介して第１活性媒体Ａ１に接続され、第２ソース・ドレイン電極Ｃ２は、中間絶縁層０１２におけるビアホールを介して第２活性媒体Ａ２に接続される。いくつかの実施形態では、図１５に示すように、第１活性媒体Ａ１におけるドープ領域ａ１２は、第１ソース・ドレイン電極C1に結合され、第２活性媒体Ａ２におけるドープ領域ａ２２は、第２ソース・ドレイン電極Ｃ２に結合される。
【００８３】
ソース・ドレイン電極パターンが形成された後、画素回路の駆動用トランジスタおよびスイッチング用トランジスタが得られる。駆動用トランジスタは、第１ゲート電極Ｂ１、第１ソース・ドレイン電極Ｃ１、および第１活性媒体Ａ１を含む。スイッチング用トランジスタは、第２ゲート電極Ｂ１、第２ソース・ドレイン電極Ｃ１、および第２活性媒体Ａ２を含む。第１活性媒体Ａ１および第２活性媒体Ａ２は、両方ともポリシリコンであってもよい。第１活性媒体Ａ１の粒子サイズは、第２活性媒体Ａ２の粒子サイズよりも小さくなり得る。
【００８４】
上述したように、駆動用トランジスタから発光ダイオードに出力される駆動電流ＩＯＬＥＤは、ＩＯＬＥＤ＝γ＊（Ｖｇｓ−Ｖｔｈ）を満たすようになる。ただし、Ｖｇｓは、駆動用トランジスタにおけるゲート電極とソース電極との間での電圧差であり、Ｖｔｈは、駆動用トランジスタの閾値電圧であり、γは、駆動用トランジスタの特性寸法とプロセスパラメータで決まる係数である。すなわち、駆動用トランジスタから出力される駆動電流は、駆動用トランジスタの閾値電圧Ｖｔｈに関連し、２つの駆動用トランジスタからＯＬＥＤに出力される駆動電流は、２つの駆動用トランジスタの閾値電圧によって異なる場合がある。複数のポリシリコントランジスタの閾値電圧の均一性は、ポリシリコントランジスタにおける活性媒体（ポリシリコン）の粒子サイズの均一性と正の相関があり、すなわち、複数のポリシリコントランジスタにわたる活性媒体のより均一な粒子サイズは、複数のポリシリコントランジスタにわたるより均一な閾値電圧をもたらし得る。さらに、多結晶シリコンの粒子サイズの大きさは、多結晶シリコンの粒子サイズの均一性と負の相関があり得る。さらに、多結晶シリコンの粒子サイズの大きさは、トランジスタのオン電流の大きさと正の相関を有することもある。スイッチング用トランジスタは、比較的大きなオン電流を有する必要があり、したがって、活性媒体における比較的大きな粒子サイズを必要とされることがある。
【００８５】
従来技術の画素回路では、スイッチング用トランジスタにおける活性媒体の粒子サイズは、駆動用トランジスタにおける活性媒体の粒子サイズとほぼ同じであってもよい。活性媒体の粒子サイズが比較的大きいので、スイッチング用トランジスタのオン電流を比較的大きくすることができるが、駆動用トランジスタにおける活性媒体の粒子サイズを比較的不均一にすることもある。したがって、駆動用トランジスタにおける活性媒体の粒子サイズの不均一性は、閾値電圧の比較的大きな不均一性を引き起こす可能性がある。
【００８６】
いくつかの実施形態では、スイッチング用トランジスタの第２活性媒体の粒子サイズが標準サイズと見なされる場合、駆動用トランジスタの第１活性媒体の粒子サイズは標準サイズより小さくなり得る。また、粒子サイズが小さいほど、粒子サイズがより均一になる。したがって、粒子サイズの不均一性に起因した駆動用トランジスタの閾値電圧の不均一性は、それほど顕著ではない。さらに、駆動電圧下で、駆動用トランジスタよって供給される駆動電流は、駆動用トランジスタの閾値電圧に関連する。２つの駆動用トランジスタの閾値電圧が類似している場合、同じ駆動電圧下で２つの駆動用トランジスタによって供給される駆動電流は類似している可能性がある。その結果、表示パネルにおいて、駆動用トランジスタからＯＬＥＤに供給される駆動電流は、同じ傾向にあり得る。
【００８７】
いくつかの実施形態では、本発明に係るスイッチング用トランジスタにおける第２活性媒体の粒子サイズは、従来技術におけるスイッチング用トランジスタにおける活性媒体の粒子サイズにほぼ等しくてもよい。いくつかの他の実施形態では、本発明に係るスイッチング用トランジスタにおける第２活性媒体の粒子サイズは、従来技術におけるスイッチング用トランジスタにおける活性媒体の粒子サイズに等しくなくてもよい。本発明の実施形態では、本発明に係るスイッチング用トランジスタにおける第２活性媒体の粒子サイズは、限定されず、場合によって選択されてもよい。さらに、本発明の実施形態では、スイッチング用トランジスタにおける第２活性媒体の粒子サイズは、第１活性媒体の粒子サイズと同じである必要はない。したがって、必要に応じて、比較的大きな粒子サイズを有する第２活性媒体を選択することができ、それによって、スイッチング用トランジスタにおける比較的大きなオン電流を確保することができる。
【００８８】
第１ゲート絶縁ブロックＤ１の厚さは、第２ゲート絶縁ブロックＤ２の厚さよりも大きい。トランジスタにおけるより厚いゲート絶縁ブロックは、トランジスタのサブスレッショルドスィング（ＳＳ）係数をより大きくすることができる。場合によって、グレースケールを効果的に制御するために、駆動用トランジスタは、スイッチング用トランジスタよりも大きなＳＳ係数を有する必要とされる。したがって、いくつかの実施形態では、駆動用トランジスタにおける第１ゲート絶縁ブロックＤ１の厚さは、スイッチング用トランジスタにおける第２ゲート絶縁ブロックＤ２の厚さよりも大きく設定される。例えば、第１ゲート電極Ｂ１下のゲート絶縁ブロックＤ１の厚さＨ１は、第２ゲート電極Ｂ２下のゲート絶縁ブロックＤ２の厚さＨ２よりも大きい。
【００８９】
図３に戻り、３０８において、有機発光ダイオードが製造され、有機発光ダイオードが画素回路に結合される。
【００９０】
いくつかの実施形態では、図１Ａに示すように、平坦層０１４は、上方にソース・ドレイン電極パターン０１３が形成された基板０３の上方に形成されており、ＯＬＥＤ０２は、上方に平坦層０１４が形成された基板０３の上方に形成される（ＯＬＥＤ０２の一方の電極が図１Ａに示されている）。ＯＬＥＤ０２は、平坦層０１４におけるビアホールを介して画素回路に結合される。
【００９１】
本発明に係るアレイ基板の製造方法によって製造されたアレイ基板において、駆動用トランジスタにおける第１活性媒体およびスイッチング用トランジスタにおける第２活性媒体は共にポリシリコンとされ、第１活性媒体は、第２活性媒体よりも小さい粒子サイズを有する。すなわち、スイッチング用トランジスタの第２活性媒体の粒子サイズが標準サイズと見なされると、駆動用トランジスタの第１活性媒体の粒子サイズは標準サイズよりも小さくなり得る。さらに、粒子サイズが小さいため、粒子サイズ不均一による駆動用トランジスタの閾値電圧のばらつきが小さくなる。その結果、アレイ基板を備えたＯＬＥＤ表示パネルでは、駆動用トランジスタからＯＬＥＤに供給される駆動電流は同じ傾向にあり得る。したがって、異なる画素領域から放出される光の輝度が同一になる傾向があり、有機発光表示装置の表示性能を向上させることができる。
【００９２】
本発明は、アレイ基板およびその製造方法、駆動用トランジスタ、並びに表示パネルを提供する。アレイ基板は、画素回路および有機発光ダイオード（ＯＬＥＤ）を含むことができる。画素回路は、第１活性媒体を有する駆動用トランジスタと、第２活性媒体を有するスイッチング用トランジスタとを含むことができる。第１活性媒体および第２活性媒体は、両方ともポリシリコンであってもよい。さらに、第１活性媒体は、第２活性媒体よりも小さい粒子サイズを有することができる。本発明は、ＯＬＥＤ表示パネルの表示性能を改善することを目的とする。
【００９３】
なお、本発明の実施形態による駆動用トランジスタ、画素回路、表示パネル、およびアレイ基板の製造方法の形態を相互に参照することができる。本発明は、開示された実施形態および開示された実施形態の特徴は、矛盾のない条件下で組み合わせることができる。
【００９４】
本発明の開示された実施形態の実施例番号は、単に例示または説明を目的とするものであり、開示された実施形態の利点を表すものではない。
【００９５】
本発明の実施形態について前述した説明は、例示または説明するためのものである。前述した説明は、本発明を網羅すること、または、詳細な形態や例示的実施例に限定することを意図していない。したがって、前述した説明は、限定ではなく例示とみなされるべきである。当業者であれば、様々な変形や変更が行えることは明らかであろう。実施形態は、技術を説明する目的で提供されたものであり、実際的または意図的な適用に応じて様々な変更が可能である。本発明の範囲は、添付した特許請求の範囲によって定義されることが意図されており、ここで使用されるすべての用語は特に説明しない限り、それらの最も広くて合理的な意味を表す。したがって、「発明」、「本発明」などのような用語は、必ずしも特許請求の範囲を特定の実施形態に限定するものではない。本発明の実施形態に関する記載は、特に限定する意味ではなく、そのような限定も推測されるべきではない。また、これらの請求項は、名詞または構成要素が続く「第１」、「第２」などを使用する場合がある。数を特定しない限り、そのような用語は、名称と理解されるべき、構成要素の数量を制限するように解釈されるものではない。上記した利点および効果のいずれかは、すべての実施形態に適用されるかあるいは適用されない場合がある。当業者であれば、本発明の範囲から逸脱することなしに、前述した実施形態に様々な変更を行うことができるのが好ましい。また、本開示における構成要素または部品は、クレームされているかどうかに関係なく、公衆に献呈されたとはいえない。
【符号の説明】
【００９６】
０２  ＯＬＥＤ
０３  基板
０４  バッファ層
０５  アモルファスシリコン層
０６  ゲート絶縁層
０７  パターン
０８  ポリシリコン層
０９  ポリシリコンパターン
０１０  ゲート絶縁パターン
０１１  ゲート電極パターン
０１２  中間絶縁層
０１３  ソース・ドレイン電極パターン
０１４  平坦層
１００  アレイ基板
１３０  表示パネル
１３２  アレイ基板
ａ１１  非ドープ領域
ａ１２  ドープ領域
ａ２１  非ドープ領域
ａ２２  ドープ領域
Ａ１  第１活性媒体
Ａ２  第２活性媒体
Ｂ１  第１ゲート電極
Ｂ２  第２ゲート電極
Ｃ１  第１ソース・ドレイン電極
Ｃ２  第２ソース・ドレイン電極
Ｄ１  第１ゲート絶縁ブロック
Ｄ２  第２ゲート絶縁ブロック
Ｈ１  厚さ
Ｈ２  厚さ
Ｘ  領域
Ｙ１  第１領域
Ｙ２  第２領域
Ｙ３  第３領域
Ｙ４  第４領域
【図１Ａ】
2020512567.tif 000003
【図１Ｂ】
2020512567.tif 000004
【図１Ｃ】
2020512567.tif 000005
【図２】
2020512567.tif 000006
【図３】
2020512567.tif 000007
【図４】
2020512567.tif 000008
【図５】
2020512567.tif 000009
【図６】
2020512567.tif 000010
【図７】
2020512567.tif 000011
【図８】
2020512567.tif 000012
【図９】
2020512567.tif 000013
【図１０】
2020512567.tif 000014
【図１１】
2020512567.tif 000015
【図１２】
2020512567.tif 000016
【図１３】
2020512567.tif 000017
【図１４】
2020512567.tif 000018
【図１５】
2020512567.tif 000019
【国際調査報告】
2020512567.tif 000020
2020512567.tif 000021