(57)【要約】  パッシブ光ネットワーク(PON)においてイーサネットパケットを処理するコンピュータで実現される方法が開示される。当該方法は、1つ以上のプロセッサにより、初期エンベロープヘッダがプリアンブル置換ではないことを示す初期エンベロープヘッダを生成するステップと、1つ以上のプロセッサにより、PON上で、初期エンベロープヘッダを送信するステップと、1つ以上のプロセッサにより、複数のイーサネットパケットのうち第1のイーサネットパケットから8バイトのブロックにアクセスするステップと、8バイトのブロックがイーサネットプリアンブルであることに応じて、1つ以上のプロセッサにより、エンベロープヘッダがプリアンブル置換であることを示す第1のエンベロープヘッダを生成するステップと、1つ以上のプロセッサにより、PON上で、第1のエンベロープヘッダを送信するステップとを含む。
2020518199.tif 000002
【特許請求の範囲】
【請求項１】
パッシブ光ネットワーク(PON)においてイーサネットパケットを処理するコンピュータで実現される方法であって、
前記1つ以上のプロセッサにより、初期エンベロープヘッダがプリアンブル置換ではないことを示す前記初期エンベロープヘッダを生成するステップと、
前記1つ以上のプロセッサにより、前記PON上で、前記初期エンベロープヘッダを送信するステップと、
前記1つ以上のプロセッサにより、複数のイーサネットパケットのうち第1のイーサネットパケットから8バイトのブロックにアクセスするステップと、
前記8バイトのブロックがイーサネットプリアンブルであることに応じて、前記1つ以上のプロセッサにより、エンベロープヘッダがプリアンブル置換であることを示す前記第1のエンベロープヘッダを生成するステップと、
前記1つ以上のプロセッサにより、前記PON上で、前記第1のエンベロープヘッダを送信するステップと
を含む方法。
【請求項２】
前記1つ以上のプロセッサにより、第2のイーサネットパケットのプリアンブルを、第2のエンベロープヘッダがプリアンブル置換であるという指示を含む前記第2のエンベロープヘッダで置換することにより、前記複数のイーサネットパケットのうち前記第2のイーサネットパケットから変更された第2のイーサネットパケットを生成するステップと、
前記PON上で、前記変更された第2のイーサネットパケットを送信するステップと
を更に含む、請求項１に記載の方法。
【請求項３】
前記変更された第2のイーサネットパケットの前記生成は、
前記第2のエンベロープヘッダにおいて、前記変更された第2のイーサネットパケットが暗号化されることを示すフラグを設定することと、
前記変更された第2のイーサネットパケットを暗号化することと
を含む、請求項２に記載の方法。
【請求項４】
前記変更された第2のイーサネットパケットの前記生成は、
前記第2のエンベロープヘッダにおいて、暗号化方法に対応するフラグを設定することを含み、
前記変更された第2のイーサネットパケットの前記暗号化は、前記暗号化方法を使用して、前記変更された第2のイーサネットパケットを暗号化することを含む、請求項３に記載の方法。
【請求項５】
前記初期エンベロープヘッダ、前記第1のエンベロープヘッダ及び前記変更された第2のイーサネットパケットの前記送信は、エンベロープの送信の一部であり、
前記エンベロープの前記送信は、前記変更された第2のイーサネットパケットの後にイーサネットフラグメントを送信することを含む、請求項２に記載の方法。
【請求項６】
前記初期エンベロープヘッダは、
1ビットの暗号化フラグと、
1ビットの鍵フラグと、
8ビットの周期冗長検査(CRC)フィールドと、
6ビットのエンベロープ位置整列マーカ(EPAM)フィールドと
を含む、請求項１乃至５のうちいずれか1項に記載の方法。
【請求項７】
前記初期エンベロープヘッダの前記EPAMフィールドは値を有し、
前記1つ以上のプロセッサにより、第2の初期エンベロープヘッダがプリアンブル置換ではないことを示す前記第2の初期エンベロープヘッダを生成するステップであり、前記第2の初期エンベロープヘッダは、前記初期エンベロープヘッダの前記EPAMフィールドの前記値と同じ値を含む6ビットのEPAMフィールドを含む、ステップと、
前記1つ以上のプロセッサにより、前記PON上で、前記第2の初期エンベロープヘッダを送信するステップと、
前記1つ以上のプロセッサにより、第2のイーサネットパケットを前記第2のイーサネットフレームにコピーし、前記第2のイーサネットパケットのプリアンブルを、第2のエンベロープヘッダがプリアンブル置換であるという指示を含む前記第2のエンベロープヘッダで置換することにより、前記複数のイーサネットパケットのうち前記第2のイーサネットパケットから変更された第2のイーサネットパケットを生成するステップと、
前記1つ以上のプロセッサにより、前記PON上で、前記第2の変更されたイーサネットパケットを送信するステップと
を更に含む、請求項６に記載の方法。
【請求項８】
前記PON上での前記初期エンベロープヘッダの前記送信は第1の波長を使用し、前記PON上での前記第2の初期エンベロープヘッダの前記送信は第2の波長を使用する、請求項７に記載の方法。
【請求項９】
前記初期エンベロープヘッダ及び前記第1のエンベロープヘッダの前記送信は、エンベロープの送信の一部であり、
前記エンベロープの前記送信は、イーサネットフラグメントを送信することを含む、請求項１乃至８のうちいずれか1項に記載の方法。
【請求項１０】
前記イーサネットフラグメントは、前記初期エンベロープヘッダの後且つ前記第1のエンベロープヘッダの前にある、請求項１乃至９のうちいずれか1項に記載の方法。
【請求項１１】
パッシブ光ネットワーク(PON)上でイーサネットパケットを送信するためのシステムであって、
命令を含むメモリストレージと、
前記メモリストレージと通信する1つ以上のプロセッサと
を含み、前記1つ以上のプロセッサは、前記命令を実行し、
初期エンベロープヘッダがプリアンブル置換ではないことを示す前記初期エンベロープヘッダを生成するステップと、
前記PON上で、前記初期エンベロープヘッダを送信するステップと、
複数のイーサネットパケットのうち第1のイーサネットパケットから8バイトのブロックにアクセスするステップと、
前記8バイトのブロックがイーサネットプリアンブルであることに応じて、エンベロープヘッダがプリアンブル置換であることを示す前記第1のエンベロープヘッダを生成するステップと、
前記PON上で、前記第1のエンベロープヘッダを送信するステップと
を実行する、システム。
【請求項１２】
前記1つ以上のプロセッサは、
第2のイーサネットパケットのプリアンブルを、第2のエンベロープヘッダがプリアンブル置換であるという指示を含む前記第2のエンベロープヘッダで置換することにより、前記複数のイーサネットパケットのうち前記第2のイーサネットパケットから変更された第2のイーサネットパケットを生成するステップと、
前記PON上で、前記変更された第2のイーサネットパケットを送信するステップと
を更に実行する、請求項１１に記載のシステム。
【請求項１３】
前記変更された第2のイーサネットパケットの前記生成は、
前記第2のエンベロープヘッダにおいて、前記変更された第2のイーサネットパケットが暗号化されることを示すフラグを設定することと、
前記変更された第2のイーサネットパケットを暗号化することと
を含む、請求項１２に記載のシステム。
【請求項１４】
前記変更された第2のイーサネットパケットの前記生成は、
前記第2のエンベロープヘッダにおいて、暗号化方法に対応するフラグを設定することを含み、
前記変更された第2のイーサネットパケットの前記暗号化は、前記暗号化方法を使用して、前記変更された第2のイーサネットパケットを暗号化することを含む、請求項１３に記載のシステム。
【請求項１５】
前記初期エンベロープヘッダ、前記第1のエンベロープヘッダ及び前記変更された第2のイーサネットパケットの前記送信は、エンベロープの送信の一部であり、
前記エンベロープの前記送信は、前記変更された第2のイーサネットパケットの後にイーサネットフラグメントを送信することを含む、請求項１２に記載のシステム。
【請求項１６】
前記初期エンベロープヘッダは、
1ビットの暗号化フラグと、
1ビットの鍵フラグと、
8ビットの周期冗長検査(CRC)フィールドと、
6ビットのエンベロープ位置整列マーカ(EPAM)フィールドと
を含む、請求項１１乃至１５のうちいずれか1項に記載のシステム。
【請求項１７】
前記初期エンベロープヘッダの前記EPAMフィールドは値を有し、
前記1つ以上のプロセッサは、
第2の初期エンベロープヘッダがプリアンブル置換ではないことを示す前記第2の初期エンベロープヘッダを生成するステップであり、前記第2の初期エンベロープヘッダは、前記初期エンベロープヘッダの前記EPAMフィールドの前記値と同じ値を含む6ビットのEPAMフィールドを含む、ステップと、
前記PON上で、前記第2の初期エンベロープヘッダを送信するステップと、
第2のイーサネットパケットを前記第2のイーサネットフレームにコピーし、前記第2のイーサネットパケットのプリアンブルを、第2のエンベロープヘッダがプリアンブル置換であるという指示を含む前記第2のエンベロープヘッダで置換することにより、前記複数のイーサネットパケットのうち前記第2のイーサネットパケットから変更された第2のイーサネットパケットを生成するステップと、
前記PON上で、前記第2の変更されたイーサネットパケットを送信するステップと
を更に実行する、請求項１６に記載のシステム。
【請求項１８】
前記PON上での前記初期エンベロープヘッダの前記送信は第1の波長を使用し、
前記PON上での前記第2の初期エンベロープヘッダの前記送信は第2の波長を使用する、請求項１７に記載のシステム。
【請求項１９】
前記初期エンベロープヘッダ及び前記第1のエンベロープヘッダの前記送信は、エンベロープの送信の一部であり、
前記エンベロープは、イーサネットフラグメントを含む、請求項１１乃至１８のうちいずれか1項に記載のシステム。
【請求項２０】
コンピュータ命令を記憶する非一時的なコンピュータ読み取り可能媒体であって、
前記命令は、1つ以上のプロセッサにより実行されたとき、前記1つ以上のプロセッサに、
初期エンベロープヘッダがプリアンブル置換ではないことを示す前記初期エンベロープヘッダを生成するステップと、
パッシブ光ネットワーク(PON)上で、前記初期エンベロープヘッダを送信するステップと、
複数のイーサネットパケットのうち第1のイーサネットパケットから8バイトのブロックにアクセスするステップと、
前記8バイトのブロックがイーサネットプリアンブルであることに応じて、エンベロープヘッダがプリアンブル置換であることを示す前記第1のエンベロープヘッダを生成するステップと、
前記PON上で、前記第1のエンベロープヘッダを送信するステップと
を実行させる、非一時的なコンピュータ読み取り可能媒体。
【発明の詳細な説明】
【技術分野】
【０００１】
［優先権主張］
この出願は、2018年3月7日に出願された「Envelope  header  design  in  passive  optical  networks」という名称の米国非仮特許出願第15/914,872号への優先権の利益を主張し、これはまた、2017年4月26日に出願された「Envelope  Header  Design  in  100  GB/S  PON」という名称の米国仮特許出願第62/490,483号への優先権及び利益を主張し、これらの出願の全内容を参照により援用する。
【０００２】
［技術分野］
本開示は、100ギガビット/秒(gigabit-per-second,  GB/s)のパッシブ光ネットワーク(passive  optical  network,  PON)に関し、特に、PONにおけるエンベロープヘッダ設計に関する。
【背景技術】
【０００３】
イーサネット・パッシブ光ネットワーク(Ethernet  passive  optical  network,  EPON)は、イーサネットパケットを処理する光ネットワークである。IEEE  P802.3ca  100G-EPONタスクフォースが2015年に設立された。このタスクフォースの主な目的は、25Gb/s、50Gb/s及び100Gb/sのPONの物理レイヤ仕様及び管理パラメータを定義することである。802.3caシステムにおけるこのような50Gb/s及び100Gb/sの光ネットワークユニット(optical  network  unit,  ONU)は、複数のトランシーバを含む。それらのトラフィックは、各チャネルが25Gb/sで動作する複数の波長チャネルを介して並列に送信される。このタイプの波長チャネルボンディング(bonding)は、802.3caシステムの重要な特徴である。
【０００４】
元の媒体独立インタフェース(media-independent  interface,  MII)は100Mbit/sでデータを送信した。リデューストMII(reduced  MII,  RMII)、ギガビットMII(gigabit  MII,  GMII)及びリデュースト・ギガビットMII(reduced  gigabit  MII,  RGMII)を含むが、これらに限定されないMIIへの拡張は、まとめてxMIIと呼ばれる。
【発明の概要】
【０００５】
以下に詳細な説明において更に説明される概念の選択を簡略化された形式で紹介するために、様々な例がここに記載される。概要は、特許請求の範囲の対象物の重要な或いは本質的な特徴を特定することを意図するものではなく、特許請求の範囲の対象物の範囲を限定することを意図するものでもない。
【０００６】
本開示の一態様によれば、パッシブ光ネットワーク(passive  optical  network,  PON)においてイーサネットパケットを処理するコンピュータで実現される方法が提供され、1つ以上のプロセッサにより、初期エンベロープヘッダがプリアンブル置換ではないことを示す初期エンベロープヘッダを生成するステップと、1つ以上のプロセッサにより、PON上で、初期エンベロープヘッダを送信するステップと、1つ以上のプロセッサにより、複数のイーサネットパケットのうち第1のイーサネットパケットから8バイトのブロックにアクセスするステップと、8バイトのブロックがイーサネットプリアンブルであることに応じて、1つ以上のプロセッサにより、エンベロープヘッダがプリアンブル置換であることを示す第1のエンベロープヘッダを生成するステップと、1つ以上のプロセッサにより、PON上で、第1のエンベロープヘッダを送信するステップとを含む。
【０００７】
任意選択で、上記の実施形態のいずれかにおいて、当該方法は、1つ以上のプロセッサにより、第2のイーサネットパケットのプリアンブルを、第2のエンベロープヘッダがプリアンブル置換であるという指示を含む第2のエンベロープヘッダで置換することにより、複数のイーサネットパケットのうち第2のイーサネットパケットから変更された第2のイーサネットパケットを生成するステップと、PON上で、変更された第2のイーサネットパケットを送信するステップとを更に含む。
【０００８】
任意選択で、上記の実施形態のいずれかにおいて、変更された第2のイーサネットパケットの生成は、第2のエンベロープヘッダにおいて、変更された第2のイーサネットパケットが暗号化されることを示すフラグを設定することと、変更された第2のイーサネットパケットを暗号化することとを含む。
【０００９】
任意選択で、上記の実施形態のいずれかにおいて、変更された第2のイーサネットパケットの生成は、第2のエンベロープヘッダにおいて、暗号化方法に対応するフラグを設定することを含み、変更された第2のイーサネットパケットの暗号化は、暗号化方法を使用して、変更された第2のイーサネットパケットを暗号化することを含む。
【００１０】
任意選択で、上記の実施形態のいずれかにおいて、初期エンベロープヘッダ、第1のエンベロープヘッダ及び変更された第2のイーサネットパケットの送信は、エンベロープの送信の一部であり、エンベロープの送信は、変更された第2のイーサネットパケットの後にイーサネットフラグメントを送信することを含む。
【００１１】
任意選択で、上記の実施形態のいずれかにおいて、初期エンベロープヘッダは、1ビットの暗号化フラグと、1ビットの鍵フラグと、8ビットの周期冗長検査(cyclic  redundancy  check,  CRC)フィールドと、6ビットのエンベロープ位置整列マーカ(envelope  position  alignment  marker,  EPAM)フィールドとを含む。
【００１２】
任意選択で、上記の実施形態のいずれかにおいて、初期エンベロープヘッダのEPAMフィールドは値を有し、当該方法は、1つ以上のプロセッサにより、第2の初期エンベロープヘッダがプリアンブル置換ではないことを示す第2の初期エンベロープヘッダを生成するステップであり、第2の初期エンベロープヘッダは、初期エンベロープヘッダのEPAMフィールドの値と同じ値を含む6ビットのEPAMフィールドを含む、ステップと、1つ以上のプロセッサにより、PON上で、第2の初期エンベロープヘッダを送信するステップと、1つ以上のプロセッサにより、第2のイーサネットパケットを第2のイーサネットフレームにコピーし、第2のイーサネットパケットのプリアンブルを、第2のエンベロープヘッダがプリアンブル置換であるという指示を含む第2のエンベロープヘッダで置換することにより、複数のイーサネットパケットのうち第2のイーサネットパケットから変更された第2のイーサネットパケットを生成するステップと、1つ以上のプロセッサにより、PON上で、第2の変更されたイーサネットパケットを送信するステップとを更に含む。
【００１３】
任意選択で、上記の実施形態のいずれかにおいて、PON上での初期エンベロープヘッダの送信は第1の波長を使用し、PON上での第2の初期エンベロープヘッダの送信は第2の波長を使用する。
【００１４】
任意選択で、上記の実施形態のいずれかにおいて、初期エンベロープヘッダ及び第1のエンベロープヘッダの送信は、エンベロープの送信の一部であり、エンベロープの送信は、イーサネットフラグメントを送信することを含む。
【００１５】
任意選択で、上記の実施形態のいずれかにおいて、イーサネットフラグメントは、初期エンベロープヘッダの後且つ第1のエンベロープヘッダの前にある。
【００１６】
本開示の一態様によれば、パッシブ光ネットワーク(passive  optical  network,  PON)上でイーサネットパケットを送信するためのシステムが提供され、命令を含むメモリストレージと、メモリストレージと通信する1つ以上のプロセッサとを含み、1つ以上のプロセッサは、命令を実行し、初期エンベロープヘッダがプリアンブル置換ではないことを示す初期エンベロープヘッダを生成するステップと、PON上で、初期エンベロープヘッダを送信するステップと、複数のイーサネットパケットのうち第1のイーサネットパケットから8バイトのブロックにアクセスするステップと、8バイトのブロックがイーサネットプリアンブルであることに応じて、エンベロープヘッダがプリアンブル置換であることを示す第1のエンベロープヘッダを生成するステップと、PON上で、第1のエンベロープヘッダを送信するステップとを実行する。
【００１７】
任意選択で、上記の実施形態のいずれかにおいて、1つ以上のプロセッサは、第2のイーサネットパケットのプリアンブルを、第2のエンベロープヘッダがプリアンブル置換であるという指示を含む第2のエンベロープヘッダで置換することにより、複数のイーサネットパケットのうち第2のイーサネットパケットから変更された第2のイーサネットパケットを生成するステップと、PON上で、変更された第2のイーサネットパケットを送信するステップとを更に実行する。
【００１８】
任意選択で、上記の実施形態のいずれかにおいて、変更された第2のイーサネットパケットの生成は、第2のエンベロープヘッダにおいて、変更された第2のイーサネットパケットが暗号化されることを示すフラグを設定することと、変更された第2のイーサネットパケットを暗号化することとを含む。
【００１９】
任意選択で、上記の実施形態のいずれかにおいて、変更された第2のイーサネットパケットの生成は、第2のエンベロープヘッダにおいて、暗号化方法に対応するフラグを設定することを含み、変更された第2のイーサネットパケットの暗号化は、暗号化方法を使用して、変更された第2のイーサネットパケットを暗号化することを含む。
【００２０】
任意選択で、上記の実施形態のいずれかにおいて、初期エンベロープヘッダ、第1のエンベロープヘッダ及び変更された第2のイーサネットパケットの送信は、エンベロープの送信の一部であり、エンベロープの送信は、変更された第2のイーサネットパケットの後にイーサネットフラグメントを送信することを含む。
【００２１】
任意選択で、上記の実施形態のいずれかにおいて、初期エンベロープヘッダは、1ビットの暗号化フラグと、1ビットの鍵フラグと、8ビットの周期冗長検査(cyclic  redundancy  check,  CRC)フィールドと、6ビットのエンベロープ位置整列マーカ(envelope  position  alignment  marker,  EPAM)フィールドとを含む。
【００２２】
任意選択で、上記の実施形態のいずれかにおいて、初期エンベロープヘッダのEPAMフィールドは値を有し、1つ以上のプロセッサは、第2の初期エンベロープヘッダがプリアンブル置換ではないことを示す第2の初期エンベロープヘッダを生成するステップであり、第2の初期エンベロープヘッダは、初期エンベロープヘッダのEPAMフィールドの値と同じ値を含む6ビットのEPAMフィールドを含む、ステップと、PON上で、第2の初期エンベロープヘッダを送信するステップと、1つ以上のプロセッサにより、第2のイーサネットパケットを第2のイーサネットフレームにコピーし、第2のイーサネットパケットのプリアンブルを、第2のエンベロープヘッダがプリアンブル置換であるという指示を含む第2のエンベロープヘッダで置換することにより、複数のイーサネットパケットのうち第2のイーサネットパケットから変更された第2のイーサネットパケットを生成するステップと、PON上で、第2の変更されたイーサネットパケットを送信するステップとを更に実行する。
【００２３】
任意選択で、上記の実施形態のいずれかにおいて、PON上での初期エンベロープヘッダの送信は第1の波長を使用し、PON上での第2の初期エンベロープヘッダの送信は第2の波長を使用する。
【００２４】
任意選択で、上記の実施形態のいずれかにおいて、初期エンベロープヘッダ及び第1のエンベロープヘッダの送信は、エンベロープの送信の一部であり、エンベロープは、イーサネットフラグメントを含む。
【００２５】
本開示の一態様によれば、コンピュータ命令を記憶する非一時的なコンピュータ読み取り可能媒体が提供され、命令は、1つ以上のプロセッサにより実行されたとき、1つ以上のプロセッサに、初期エンベロープヘッダがプリアンブル置換ではないことを示す初期エンベロープヘッダを生成するステップと、パッシブ光ネットワーク(passive  optical  network,  PON)上で、初期エンベロープヘッダを送信するステップと、複数のイーサネットパケットのうち第1のイーサネットパケットから8バイトのブロックにアクセスするステップと、8バイトのブロックがイーサネットプリアンブルであることに応じて、エンベロープヘッダがプリアンブル置換であることを示す第1のエンベロープヘッダを生成するステップと、PON上で、第1のエンベロープヘッダを送信するステップとを実行させる。
【００２６】
上記の例のいずれか1つは、本開示の範囲内の新たな実施形態を作成するために、他の上記の例のいずれか1つ以上と組み合わされてもよい。
【図面の簡単な説明】
【００２７】
【図１】いくつかの例示的な実施形態による例示的なエンベロープヘッダ構造の図である。
【図２】いくつかの例示的な実施形態による例示的なエンベロープヘッダ構造の図である。
【図３】いくつかの例示的な実施形態による例示的なエンベロープヘッダ構造の図である。
【図４】いくつかの例示的な実施形態による例示的なエンベロープヘッダ構造の図である。
【図５】いくつかの例示的な実施形態に従ってアルゴリズムを実現して方法を実行するクライアント及びサーバのための回路を示すブロック図である。
【図６】いくつかの例示的な実施形態に従ってイーサネットパケットを処理する方法を示すフローチャートである。
【図７】いくつかの例示的な実施形態による例示的なエンベロープの説明図である。
【図８】いくつかの例示的な実施形態に従ってイーサネットパケットを処理する方法を示すフローチャートである。
【発明を実施するための形態】
【００２８】
以下の説明では、本明細書の一部を形成する添付の図面に参照が行われ、添付の図面には、例として、実施され得る特定の実施形態が示されている。これらの実施形態は、当業者が発明の対象物を実施することが可能なように十分に詳細に説明されており、本開示の範囲から逸脱することなく、他の実施形態が利用されてもよく、構造的、論理的及び電気的な変更が行われてもよいことが理解されるべきである。したがって、例示的な実施形態の以下の説明は、限定的な意味で受け取られるべきではなく、本開示の範囲は、添付の特許請求の範囲により定義される。
【００２９】
ここに記載される機能又はアルゴリズムは、一実施形態においてソフトウェアで実現されてもよい。ソフトウェアは、コンピュータ読み取り可能媒体、又は、ローカルの或いはネットワーク化された1つ以上の非一時的なメモリ若しくは他のタイプのハードウェアに基づく記憶デバイスのようなコンピュータ読み取り可能ストレージに記憶されたコンピュータ実行可能命令で構成されてもよい。ソフトウェアは、デジタルシグナルプロセッサ、特定用途向け集積回路(application-specific  integrated  circuit,  ASIC)、プログラマブルデータプレーンチップ、フィールドプログラマブルゲートアレイ(field-programmable  gate  array,  FPGA)、マイクロプロセッサ、又はスイッチ、サーバ若しくは他のコンピュータシステムのようなコンピュータシステム上で動作する他のタイプのプロセッサ上で実行され、このようなコンピュータシステムを特別にプログラムされた機械に変える。
【００３０】
ボンディングされたトラヒック送信を調整するために、IEEE  PON媒体アクセス制御(media  access  control,  MAC)リコンシレーションサブレイヤ(reconciliation  sublayer,  RS)は、マルチポイント・リコンシレーションサブレイヤ(multi-point  reconciliation  sublayer,  MPRS)に拡張されている。ボンディングされた送信は、複数の波長が、1つのエンド局から他のエンド局に(例えば、ONUから光回線終端装置(optical  line  terminal,  OLT)に、或いはその逆に)、関係するデータフレームを同時に送信するために使用されるものである。例えば、イーサネットパケットのストリームは、データフレーム内の各パケットを送信することにより送信されてもよい。1つより多くのチャネル上でデータフレームを同時に送信することにより、接続の帯域幅が増大する。
【００３１】
既存のシステムでは、各チャネル上で送信されるデータフレームは調整情報を含まないので、複数チャネル上で送信されるデータの調整は困難である。ここで説明するように、ユーザフレームは、各エンベロープがヘッダ及びデータを含む「エンベロープ(envelope)」にカプセル化される。エンベロープのデータ部分はまた、ペイロードとも呼ばれる。エンベロープヘッダは、エンベロープ及びエンベロープデータを示すため、データの再構築を制御するため、任意選択でエンベロープデータを暗号化/解読するため、或いはこれらのいずれかの適切な組み合わせのための、重要な情報を搬送してもよい。したがって、記載されるヘッダの使用は、複数のチャネル上で送信されるデータの調整を容易にする。以下の議論では、IEEE  802.3ca  100GE-PONに適用可能なエンベロープが例として引用される。より一般的な意味では、本発明は、いずれかのタイプの複数レーン(又はチャネルボンディング)PONシステムに適用可能である。エンベロープヘッダ内の情報は、受信ONUにより、複数の波長上の複数の受信データストリームを単一のデータストリームに再構築するために使用されてもよい。
【００３２】
図１は、いくつかの例示的な実施形態による例示的なエンベロープヘッダ構造100の図である。エンベロープヘッダ構造100は、64ビットを含み、制御バイト120と、論理リンク識別子(logic  link  identifier,  LLID)130と、暗号化フラグ140と、鍵フラグ150と、エンベロープ位置整列マーカ(envelope  position  alignment  marker,  EPAM)160と、エンベロープ長180と、周期冗長検査(cyclic  redundancy  check,  CRC)190とで構成される。EPONでは、4ビットの送信制御ニブル(transmit  control  nibble,  TXC)と共に32ビットのデータ(送信データ、TXDとも呼ばれる)が、xMIIインタフェースを使用することにより一度に転送される。波長毎に1つのxMIIインタフェースが存在する。送信制御ニブルの各ビットは、TXDの対応するバイトが制御バイトであるか否かを示す。したがって、64ビットのエンベロープヘッダ構造100は、2つの連続する32ビットのTXD値として送信され、各TXD値は対応するTXCを有する。したがって、送信制御ニブル110は、0x8(バイナリで1000)の値を有し、エンベロープヘッダ構造100の最初のバイトが制御バイト(制御バイト120)であり、送信制御ニブル170が0x0(バイナリで0000)の値を有し、エンベロープヘッダ構造100の最後の4バイトのいずれもが制御バイトではないことを示す。非ヘッダデータ(例えば、イーサネットフレーム)は制御バイトを含まないので、非ヘッダデータのTXCの値は0であるべきである。
【００３３】
8ビットの制御バイト120は、エンベロープの開始を示すための制御バイトである。制御バイト120の1つ以上のビットは、エンベロープがシーケンス内の第1のエンベロープであること、又はシーケンス内の継続エンベロープであることを示してもよい。いくつかの例示的な実施形態では、制御バイト120は、IEEE  802.3ca仕様において/S/とも呼ばれる、0xFBの値を有する開始制御(Start  Control)コードである。
【００３４】
16ビットのLLID130は、エンベロープデータのトラフィックベアラ及び宛先を識別するための論理リンク識別子である。
【００３５】
1ビットの暗号化フラグ140は、ペイロードが暗号化されているか否かを示す。暗号化フラグ140が1に設定された場合、ペイロードは暗号化され、フラグがクリアされた場合、データ暗号化は無効になる。1ビットの鍵フラグ150は、どのデータ暗号化鍵を使用するかを示す。鍵フラグ150の値に依存して、第1の鍵又は第2の鍵のいずれかが使用される。したがって、エンベロープヘッダ構造100を受信する図５のコンピュータ500のようなコンピュータは、暗号化フラグ140が1に設定されているという決定に応じて、鍵フラグ150の値に基づいて選択された鍵を使用してペイロードを解読してもよい。一方の鍵が使用されている間、他方の鍵は、エンベロープペイロード内で受信されてもよい。
【００３６】
6ビットのEPAM160は、エンベロープ位置整列マーカである。複数のエンベロープが異なる波長を使用することにより同時に送信されるとき、EPAM160の値は、送信機により、複数のエンベロープのそれぞれについて同じであるように設定される。送信機は、それぞれの64ビットの送信の後にEPAMの値をインクリメントする。したがって、受信機は、異なる波長についての送信遅延が異なっているとしても、エンベロープを正しく順序付けるために受信したエンベロープのEPAM値を使用できる。受信機は、チャネルの間の最大可変遅延を考慮するのに十分なデータを記憶できるメモリストアに受信データを追加してもよい。初期EPAM値は、データ配置のためのメモリストアへの行ポインタとして機能する。受信機は、メモリストアから行の順序でデータを引き出すので、エンベロープは、あたかも同時に受信されたかのように処理されてもよい。
【００３７】
24ビットのエンベロープ長180は、エンベロープヘッダを含むエンベロープデータの64ビットのブロックにおける長さである。エンベロープヘッダ自体は、1つの64ビットのブロックである。したがって、エンベロープ長180の最小有効値は1であり、エンベロープがエンベロープヘッダのみで構成されることを示す。0xFFFFFF(16,777,215)の最大値の64ビットブロックを有するエンベロープは、134,217,720バイトのエンベロープデータを含む。エンベロープの64ビットのブロックはまた、エンベロープ量(envelope  quantum,  EQ)とも呼ばれる。様々な例示的な実施形態では、より多くのビット又はより少ないビットが、エンベロープ長180に使用される。例えば、22ビットがエンベロープ長180に使用されてもよい。
【００３８】
8ビットのCRC190は、エンベロープヘッダのCRC誤り検出コードであり、エンベロープヘッダ内の全てのフィールドをカバーする。例えば、図１において、CRC190は、制御バイト120と、LLID130と、暗号化フラグ140と、鍵フラグ150と、EPAM160と、エンベロープ長180とのエンベロープヘッダフィールドをカバーする。CRC190の値を、カバーされるフィールドから独立に計算されたCRC値と比較することにより、受信機は、送信中に生じた可能性のある誤りを検出できる。
【００３９】
図２は、いくつかの例示的な実施形態による例示的なエンベロープヘッダ構造200の図である。例示的なエンベロープヘッダ構造200は、64ビットを含み、第1の制御バイト210と、LLID130と、予備ビット230と、EPAM160と、第2の制御バイト250と、エンベロープ長260と、パディング270と、プリアンブルフラグ(preamble  flag)280と、CRC190とで構成される。LLID130及びEPAM160は、図１を参照して上述されている。
【００４０】
第1の制御バイト210及び第2の制御バイト250は、それぞれ8ビットであり、一緒にエンベロープの開始を示す。いくつかの例示的な実施形態では、制御バイト210及び250は、エンベロープヘッダ構造の2つの32ビットワードが順序付けられたセットを含むことを示す。予備ビット230は2ビットである。いくつかの例示的な実施形態では、最初のビットは、データ暗号化状態を示す暗号化フラグである。エンベロープのペイロードは、暗号化フラグが設定されたときに暗号化され、暗号化フラグがクリアされたときに暗号化されない。これらの例示的な実施形態では、予備ビット230の第2ビットは、暗号化が使用されるときに使用されるデータ暗号化鍵を示す鍵フラグである。他の例示的な実施形態では、予備ビット230は、EPONのデータ・オーバ・ケーブル・サービス・インターフェース仕様プロビジョニング(data  over  cable  service  interface  specification  (DOCSIS)  provisioning  of  EPON,  DPoE)セキュリティバイトの機能を複製するために、EPAM160と組み合わされてもよい。
【００４１】
11ビットのエンベロープ長260は、エンベロープヘッダに続くエンベロープデータの64ビットのブロックにおける長さである。したがって、エンベロープヘッダ構造200を使用するエンベロープは、0〜16,380バイトのエンベロープデータを有してもよい。パディング270は4ビットであり、0000のデフォルト値を有する。
【００４２】
1ビットのPF280は、プリアンブル置換状態を示し、PF=1のとき、このエンベロープヘッダはプリアンブル置換であり、PF=0のとき、このエンベロープヘッダはプリアンブル置換ではない。代替の実施形態では、PF280は、フラグが0であるときにエンベロープがプリアンブル置換であり、フラグが1であるときにエンベロープがプリアンブル置換ではないことを示す開始フラグで置換される。エンベロープは、プリアンブル置換ではないエンベロープヘッダで開始し、エンベロープ内に複数のイーサネットフレームを含んでもよい。各イーサネットフレームは、イーサネットフレームのプリアンブルを置換するプリアンブル置換であるエンベロープヘッダを含んでもよい。エンベロープが部分的にのみ受信される送信誤りの場合、最後に正しく受信されたイーサネットフレームは、そのイーサネットフレームのプリアンブル置換エンベロープヘッダに基づいて(例えば、ヘッダ内のエンベロープ長の値に基づいて)識別されてもよい。
【００４３】
8ビットのCRC190は、エンベロープヘッダ構造220の全てのフィールド、すなわち、第1の制御バイト210と、LLID130と、予備ビット230と、EPAM160と、第2の制御バイト250と、エンベロープ長260と、パディング270と、PF280とをカバーする。
【００４４】
図３は、いくつかの例示的な実施形態による例示的なエンベロープヘッダ構造330、340、350及び360の図である。エンベロープヘッダ構造330、340、350、360は、標準イーサネットパケット310のプリアンブルの代わりに、変更されたイーサネットパケット320で使用されてもよい。エンベロープヘッダ構造100及び200以外のエンベロープヘッダ設計は、本開示の範囲内である。例えば、図３は、64ビットのエンベロープヘッダ構造についての4つの追加の選択肢を示す。
【００４５】
標準イーサネットパケット310は、64ビットのプリアンブルと、宛先アドレスと、送信元アドレスと、長さ/タイプフィールドと、プロトコルデータユニット(protocol  data  unit,  PDU)と、フレーム検査シーケンス(frame  check  sequence,  FCS)とを含む。プリアンブルは、16進値のシーケンス:0x55  0x55  0x55  0x55  0x55  0x55  0x55  0xD5により表される固定のバイトのシーケンスでもよい。変更されたイーサネットパケット320は、標準イーサネットパケット310のプリアンブルの代わりに64ビットのエンベロープヘッダを含み、その他の点では、標準イーサネットパケット310と同じである。
【００４６】
エンベロープヘッダ構造330は、制御バイト210及び250と、LLID130と、予備ビット333と、EPAM334と、エンベロープ長260と、パディング337とを含む。LLID130は、図１を参照して上述されている。制御バイト210及び250並びにエンベロープ長260は、図２を参照して上述されている。予備ビット333は、0に設定されるべき3ビットである。EPAM334は、5ビットのエンベロープ位置整列マーカである。パディング337は、0に設定されるべき13ビットである。
【００４７】
エンベロープヘッダ構造340は、制御バイト210及び250と、LLID130と、予備ビット343と、EPAM160と、エンベロープ長260と、ハイブリッド誤り訂正(hybrid  error  correction,  HEC)347とを含む。LLID130及びEPAM160は、図１を参照して上述されている。制御バイト210及び250並びにエンベロープ長260は、図２を参照して上述されている。予備ビット343は、いくつかの例示的な実施形態では、0に設定されるべき2ビットである。HEC347は、CRC190よりも大きい誤り検査及び回復機能を提供する13ビット値である。いくつかの実施形態では、6ビットのEPAM160は、DPoEセキュリティバイトの機能を複製するために、2つの予備ビット343と組み合わされる。
【００４８】
エンベロープヘッダ構造350は、制御バイト120と、LLID130と、予備ビット343と、EPAM160と、パディング355及び357と、エンベロープ長260と、CRC190とを含む。制御バイト120、LLID130、EPAM160及びCRC190は、図１を参照して上述されている。エンベロープ長260は、図２を参照して上述されている。いくつかの例示的な実施形態では、パディング355は、0に設定されるべき8ビットを含む。パディング357は、いくつかの例示的な実施形態では、0に設定されるべき5ビットを含む。いくつかの例示的な実施形態では、6ビットのEPAM160は、DPoEセキュリティバイトの機能を複製するために、2つの予備ビット343と組み合わされる。いくつかの例示的な実施形態では、制御バイト120内の標準開始制御コードは、プリアンブル置換を示す。言い換えると、受信機が変更されたイーサネットパケット320内の標準制御バイト120を認識したとき、受信機は、エンベロープヘッダをイーサネットプリアンブルで置換することにより、標準イーサネットパケット310を再作成できる。2つの異なるエンベロープヘッダ構造は、送信機により使用され、第1の制御バイトに基づいて受信者により区別されてもよい。例えば、エンベロープヘッダ構造350は、エンベロープヘッダがプリアンブルを置換するときに使用されてもよく、エンベロープヘッダ構造330は、プリアンブルを置換しないヘッダに使用されてもよい。エンベロープヘッダ構造330の第1の制御バイト210は、エンベロープヘッダ構造200の制御バイト120と同じ位置にあるので、受信機は、どのエンベロープヘッダ構造が処理されているかを決定し、それに従ってエンベロープヘッダの残りのフィールドを解釈するために、そのバイトを検査できる。
【００４９】
エンベロープヘッダ構造360は、制御バイト120と、LLID130と、予備ビット343と、EPAM160と、パディング365及び367と、エンベロープ長260と、PF280と、CRC190とを含む。制御バイト120、LLID130、EPAM160及びCRC190は、図１を参照して上述されている。エンベロープ長260及びPF280は、図２を参照して上述されている。いくつかの例示的な実施形態では、パディング365は、0に設定されるべき8ビットを含む。いくつかの例示的な実施形態では、パディング367は、0に設定されるべき4ビットを含む。いくつかの実施形態では、6ビットのEPAM160は、DPoEセキュリティバイトの機能を複製するために、2つの予備ビット343と組み合わされる。制御バイト120は、プリアンブル置換を示す標準開始制御コードを含んでもよい。
【００５０】
図４は、いくつかの例示的な実施形態による例示的なエンベロープヘッダ構造400及び450の図である。エンベロープヘッダ構造400は、制御バイト120と、LLID130と、暗号化フラグ140と、鍵フラグ150と、EPAM160と、チャネル割り当てフィールド415と、パディング420及び425と、エンベロープ長260と、PF280と、CRC190とを含む。エンベロープヘッダ構造450は、制御バイト120と、LLID130と、予備ビット230と、EPAM160と、パディング465と、エンベロープ長260と、チャネル割り当てフィールド415と、PF280と、CRC190とを含む。制御バイト120、LLID130、暗号化フラグ140、鍵フラグ150、EPAM160及びCRC190は、図１を参照して上述されている。エンベロープ長260及びPF280は、図２を参照して上述されている。パディング420及び425は、それぞれ4ビットである。パディング465は8ビットである。
【００５１】
制御ニブル405及び410は、エンベロープヘッダ構造400の最初のバイトが制御バイトであり、エンベロープヘッダ構造400の残りのバイトが制御バイトではないことを示す。制御ニブル455及び460は、エンベロープヘッダ構造450の最初のバイトが制御バイトであり、エンベロープヘッダ構造450の残りのバイトが制御バイトではないことを示す。
【００５２】
いくつかの例示的な実施形態では、チャネル情報は、エンベロープヘッダ内で搬送される。チャネル情報は、受信機が受信したエンベロープが正しいチャネルから来たことを確認するのに役立つ。1つのエンベロープが複数のチャネルに適用される特別な場合、エンベロープヘッダ内のチャネル情報は、この複数チャネルの適用を明確にする。チャネル情報は、各ビットがPONシステムの異なるチャネルを表すビットマップされた4ビットのフィールドでもよい。
【００５３】
エンベロープヘッダ構造400及び450は、エンベロープヘッダ内でこのようなチャネル情報を搬送する2つの例である。4ビットのチャネル割り当てフィールド415は、このエンベロープが適用する波長チャネルを表すビットマップである。以下の表１は、いくつかの例示的な実施形態におけるチャネル割り当てビットマップの詳細を列挙する。
【表１】
2020518199.tif 000003
【００５４】
図１〜図４のエンベロープヘッダ構造は、エンベロープヘッダ構造を利用するための専用コンピュータであるようにソフトウェアにより変更(例えば、構成又はプログラム)された汎用コンピュータに実現されてもよい。例えば、ここに記載される方法論のいずれか1つ以上を実現できるコンピュータシステムは、図５を参照して以下に議論される。
【００５５】
図５は、例示的な実施形態に従ってアルゴリズムを実現して方法を実行するための回路を示すブロック図である。全ての構成要素は、様々な実施形態において使用される必要はない。例えば、ONU及びOLTは、異なる構成要素のセットをそれぞれ使用してもよい。
【００５６】
コンピュータ500(計算デバイス500及びコンピュータシステム500とも呼ばれる)の形式の一例の計算デバイスは、プロセッサ505と、メモリストレージ510と、取り外し可能ストレージ515と、取り外し不可能ストレージ520と、入力インタフェース525と、出力インタフェース530と、通信インタフェース535とを含んでもよく、これらは全てバス540により接続される。例示的な計算デバイスは、コンピュータ500として図示されて説明されるが、計算デバイスは、異なる実施形態では異なる形式でもよい。
【００５７】
メモリストレージ510は、揮発性メモリ545及び/又は不揮発性メモリ550を含んでもよく、プログラム555を記憶してもよい。コンピュータ500は、揮発性メモリ545、不揮発性メモリ550、取り外し可能ストレージ515及び/又は取り外し不可能ストレージ520のような、様々なコンピュータ読み取り可能媒体を含む計算環境を含んでもよく、或いは計算環境にアクセスしてもよい。コンピュータストレージは、ランダムアクセスメモリ(random-access  memory,  RAM)、読み取り専用メモリ(read-only  memory,  ROM)、消去可能プログラム可能読み取り専用メモリ(erasable  programmable  read-only  memory,  EPROM)、電気的消去可能プログラム可能読み取り専用メモリ(electrically  erasable  programmable  read-only  memory,  EEPROM)、フラッシュメモリ又若しくはメモリ技術、コンパクトディスク読み取り専用メモリ(compact  disc  read-only  memory,  CD  ROM)、デジタル多用途ディスク(digital  versatile  disk,  DVD)若しくは他の光ディスクストレージ、磁気カセット、磁気テープ、磁気ディスクストレージ若しくは他の磁気記憶デバイス、又はコンピュータ読み取り可能命令を記憶可能ないずれかの他の媒体を含む。
【００５８】
コンピュータ読み取り可能媒体に記憶されたコンピュータ読み取り可能命令(例えば、メモリ510に記憶されたプログラム555)は、コンピュータ500のプロセッサ505により実行可能である。ハードドライブ、CD-ROM及びRAMは、記憶デバイスのような非一時的なコンピュータ読み取り可能媒体を含む物品のいくつかの例である。「コンピュータ読み取り可能媒体」及び「記憶デバイス」という用語は、搬送波が過度に一時的であるとみなされる限りでは搬送波を含まない。「コンピュータ読み取り可能非一時的媒体」は、磁気記憶媒体、光記憶媒体、フラッシュ媒体及びソリッドステート記憶媒体を含む、全てのタイプのコンピュータ読み取り可能媒体を含む。ソフトウェアは、コンピュータにインストールされて販売できることが理解されるべきである。代替として、ソフトウェアは取得されてコンピュータにロードでき、例えば、ソフトウェア作成者により所有されるサーバから、或いはソフトウェア作成者により所有されていないが使用されているサーバからを含み、物理的媒体又は配布システムを通じてソフトウェアを取得することを含む。ソフトウェアは、例えば、インターネット上で配布するためにサーバに記憶できる。
【００５９】
プログラム555は、通信モジュール、フロースケジューリングモジュール及びフロー調整モジュールのようなモジュールを使用して、エンベロープヘッダ構造を利用してもよい。ここに記載のモジュールのうちいずれか1つ以上は、ハードウェア(例えば、機械のプロセッサ、特定用途向け集積回路(application-specific  integrated  circuit,  ASIC)、フィールドプログラマブルゲートアレイ(field-programmable  gate  array,  FPGA)又はこれらのいずれかの適切な組み合わせ)を使用して実現されてもよい。さらに、これらのモジュールのうちいずれか2つ以上は、単一のモジュールに組み合わされてもよく、単一のモジュールについてここに記載される機能は、複数のモジュールに細分化されてもよい。さらに、様々な例示的な実施形態によれば、単一のマシン、データベース又はデバイス内に実現されるものとしてここに記載されるモジュールは、複数のマシン、データベース又はデバイスに分散されてもよい。
【００６０】
例示的な実施形態では、コンピュータ500は、初期エンベロープヘッダがプリアンブル置換ではないことを示す初期エンベロープヘッダを生成する初期エンベロープヘッダモジュールと、PON上で、初期エンベロープヘッダを送信する初期エンベロープヘッダ送信モジュールと、複数のイーサネットパケットのうち第1のイーサネットパケットから8バイトのブロックにアクセスするブロックアクセスモジュールと、8バイトのブロックがイーサネットプリアンブルであることに応じて、エンベロープヘッダがプリアンブル置換であることを示す第1のエンベロープヘッダを生成するプリアンブル置換モジュールと、PON上で、第1のエンベロープヘッダを送信する第1のエンベロープヘッダ送信モジュールとを含む。いくつかの実施形態では、コンピュータ500は、実施形態に記載されるステップのうちいずれか1つ組み合わせを実行するための他の或いは更なるモジュールを含んでもよい。さらに、当該方法の更なる或いは代替の実施形態又は態様のいずれかは、図面のいずれかに示されるか、或いは特許請求の範囲のいずれかに記載されるように、同様のモジュールを含むことも考えられる。
【００６１】
図６は、いくつかの例示的な実施形態に従ってイーサネットパケットを処理する方法600を示すフローチャートである。方法600は、動作610、620、630、640、650、660及び670を含み、ネットワーク上でデータを送信するコンピュータ500により実行されてもよい。コンピュータ500は、光ネットワーク上でデータを送信する光ネットワーク内のONUでもよい。
【００６２】
動作610において、コンピュータ500は、初期エンベロープヘッダがプリアンブル置換ではないことを示す初期エンベロープヘッダを生成する。例えば、エンベロープヘッダ構造200が使用されてもよく、PF280は0に設定される。イーサネットパケットのリストを含むデータ構造は、方法600の実行の前に提供されていてもよい。EQで測定されるイーサネットパケットの合計サイズが決定され、エンベロープサイズ制限よりも小さい場合、エンベロープ長260に含まれてもよい。イーサネットパケットの合計サイズがエンベロープサイズ制限よりも大きい場合、エンベロープは容量まで満たされ、残りのイーサネットパケット及びパケットフラグメント(例えば、このエンベロープの終わりの部分的なイーサネットパケットの残りの部分)は、後続のエンベロープで送信されてもよい。動作620において、コンピュータ500は、ネットワーク上で、初期エンベロープヘッダを送信する。
【００６３】
動作630において、コンピュータ500は、複数のイーサネットパケットのうち1つのイーサネットパケットから8バイトのブロックを取得する。例えば、送信される次のEQへのポインタは、イーサネットパケットのリストを含むデータ構造の始めに初期化され、それぞれの8バイトのブロックが取得された後にインクリメントされてもよい。データ構造は、イーサネットフラグメント及び完全なイーサネットパケットを含んでもよい。例えば、前のエンベロープがイーサネットパケットの第1の部分で終了した場合、現在のエンベロープはイーサネットパケットの終わりの部分で始まってもよい。同様に、送信されるイーサネットパケットの合計長がエンベロープ長を超える場合、現在のエンベロープは、イーサネットパケットの開始部分で終了してもよい。
【００６４】
動作640において、コンピュータ500は、8バイトのブロックがイーサネットプリアンブルであるか否かを決定する。8バイトのブロックがイーサネットプリアンブルである場合、コンピュータ500は、ネットワーク上で、エンベロープヘッダがプリアンブル置換であることを示すエンベロープヘッダを送信する(動作660)。例えば、エンベロープヘッダ構造200が使用されてもよく、PF280は1に設定される。8バイトのブロックがイーサネットプリアンブルでない場合、コンピュータ500は、ネットワーク上で、取得された8バイトのブロックを送信する(動作650)。
【００６５】
動作670において、コンピュータ500は、エンベロープの送信が完了したか否かを決定する。例えば、方法600の間に送信されたEQの数が、方法600の実行の前に受信されたデータ構造のEQの数と比較されてもよい。送信が完了した場合、方法600は終了する。そうでない場合、方法600は、動作630に戻り、更なるデータを処理することにより継続する。
【００６６】
したがって、動作630がイーサネットパケットの全ての8バイトのブロックにわたって繰り返すとき、全体のイーサネットパケットは、エンベロープヘッダで置換されるプリアンブルを除いて、ネットワーク上で送信される。その結果は、図３を参照して上述した変更されたイーサネットパケット320の構造を有する変更されたイーサネットパケットである。
【００６７】
図７は、いくつかの実施形態に従った、例示的なエンベロープ700及び750の図である。例示的なエンベロープ700は、初期エンベロープヘッダ構造705と、エンベロープヘッダ構造710、720及び730と、イーサネットフレーム715、725及び735とを含む。イーサネットフレーム715、725及び735はプリアンブルを含まない。したがって、イーサネットパケット310と比較して、イーサネットフレーム715、725及び735は、宛先アドレスと、送信元アドレスと、長さ/タイプフィールドと、PDUと、FCSとを含むが、プリアンブルを含まない。エンベロープ700では、イーサネットフレーム715、725及び735のプリアンブルは、エンベロープヘッダ構造710、720及び730により置換される。置換エンベロープヘッダ構造は、エンベロープヘッダ構造がプリアンブルの代わりであることを示すために、1に設定されたPFフラグ(又は0に設定された開始フラグ)を含む。初期エンベロープヘッダ構造705は、初期エンベロープヘッダ構造705が単一のイーサネットフレーム715、725又は735だけではなく、全体のエンベロープ700のヘッダであることを示すために、0に設定されたPFフラグ(又は1に設定された開始フラグ)を含む。
【００６８】
例示的なエンベロープ750は、初期エンベロープヘッダ構造755と、エンベロープヘッダ構造765、775及び785と、イーサネットフレーム770及び780と、イーサネットフレームフラグメント760及び790とを含む。エンベロープ750では、イーサネットフレーム770及び780のプリアンブル並びにイーサネットフレームフラグメント790のプリアンブルが、エンベロープヘッダ構造765、775及び785により置換されている。置換エンベロープヘッダ構造は、エンベロープヘッダ構造がプリアンブルの代わりであることを示すために、1に設定されたPFフラグ(又は0に設定された開始フラグ)を含む。初期エンベロープヘッダ構造755は、初期エンベロープヘッダ構造755が単一のイーサネットフレーム又はフレームフラグメントだけではなく、全体のエンベロープ750のヘッダであることを示すために、0に設定されたPFフラグ(又は1に設定された開始フラグ)を含む。
【００６９】
イーサネットフレームフラグメント790は、第3のイーサネットフレームの第1の部分である。例示的なエンベロープ750は、第3のイーサネットフレームの全体を含むのに不十分なEQの数を含んでもよい。したがって、第3のイーサネットフレームの第1の部分は例示のエンベロープ750に含まれ、残りの部分(又は少なくとも第2の部分)は次のエンベロープに含まれる。イーサネットフレームフラグメント760は、第1のイーサネットフレームの最後の部分である。前のエンベロープは、第1のイーサネットフレームの第1の部分を含んでいてもよい。したがって、受信機は、イーサネットフレームフラグメント760を前のエンベロープの最終のイーサネットフレームフラグメントに連結することにより、第1のイーサネットフレームを回復できる。
【００７０】
図８は、いくつかの例示的な実施形態に従ってイーサネットパケットを処理する方法800を示すフローチャートである。方法800は、動作810、820、830、840及び850を含み、PON上でデータを送信するコンピュータ500により実行されてもよい。コンピュータ500は、光ネットワーク上でデータを送信する光ネットワーク内のONUでもよい。
【００７１】
動作810において、コンピュータ500は、初期エンベロープヘッダがプリアンブル置換ではないことを示す初期エンベロープヘッダを生成する。例えば、エンベロープヘッダ構造200が使用されてもよく、PF280は0に設定される。イーサネットパケットのリストを含むデータ構造は、方法800の実行の前に提供されていてもよい。EQで測定されるイーサネットパケットの合計サイズが決定され、エンベロープサイズ制限よりも小さい場合、エンベロープ長260に含まれてもよい。イーサネットパケットの合計サイズがエンベロープサイズ制限よりも大きい場合、エンベロープは容量まで満たされ、残りのイーサネットパケット及びパケットフラグメント(例えば、このエンベロープの終わりの部分的なイーサネットパケットの残りの部分)は、後続のエンベロープで送信されてもよい。動作820において、コンピュータ500は、PON上で、初期エンベロープヘッダを送信する。
【００７２】
動作830において、コンピュータ500は、複数のイーサネットパケットのうち第1のイーサネットパケットから8バイトのブロックにアクセスする。動作840において、コンピュータ500は、8バイトのブロックがイーサネットプリアンブルであることに応じて、第1のエンベロープヘッダがプリアンブル置換であることを示す第1のエンベロープヘッダを生成する。例えば、エンベロープヘッダ構造200が使用されてもよく、PF280は1に設定される。動作850において、コンピュータ500は、PON上で第1のエンベロープヘッダを送信する。したがって、第1のイーサネットパケットの残りのバイトの送信と共に、受信機は、標準イーサネットパケットのものと同じ量のデータを受信するが、イーサネットプリアンブルと比較して第1のエンベロープヘッダに含まれる更なる情報により、そのデータをより良く処理できる。
【００７３】
数個の実施形態が上記に詳細に記載されているが、他の変更も可能である。他の構成要素が記載のシステムに追加されてもよく、或いはシステムから除去されてもよい。他の実施形態は、以下の特許請求の範囲の範囲内になり得る。
【図１】
2020518199.tif 000004
【図２】
2020518199.tif 000005
【図３】
2020518199.tif 000006
【図４】
2020518199.tif 000007
【図５】
2020518199.tif 000008
【図６】
2020518199.tif 000009
【図７】
2020518199.tif 000010
【図８】
2020518199.tif 000011
【手続補正書】
【提出日】令和1年11月12日(2019.11.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パッシブ光ネットワーク(PON)においてイーサネットパケットを処理するコンピュータで実現される方法であって、
1つ以上のプロセッサにより、初期エンベロープヘッダがプリアンブル置換ではないことを示す前記初期エンベロープヘッダを生成するステップと、
前記1つ以上のプロセッサにより、前記PON上で、前記初期エンベロープヘッダを送信するステップと、
前記1つ以上のプロセッサにより、複数のイーサネットパケットのうち第1のイーサネットパケットから8バイトのブロックにアクセスするステップと、
前記8バイトのブロックがイーサネットプリアンブルであることに応じて、前記1つ以上のプロセッサにより、第1のエンベロープヘッダがプリアンブル置換であることを示す前記第1のエンベロープヘッダを生成するステップと、
前記1つ以上のプロセッサにより、前記PON上で、前記第1のエンベロープヘッダを送信するステップと
を含む方法。
【請求項２】
前記1つ以上のプロセッサにより、第2のイーサネットパケットのプリアンブルを、第2のエンベロープヘッダがプリアンブル置換であるという指示を含む前記第2のエンベロープヘッダで置換することにより、前記複数のイーサネットパケットのうち前記第2のイーサネットパケットから変更された第2のイーサネットパケットを生成するステップと、
前記PON上で、前記変更された第2のイーサネットパケットを送信するステップと
を更に含む、請求項１に記載の方法。
【請求項３】
前記変更された第2のイーサネットパケットの前記生成は、
前記第2のエンベロープヘッダにおいて、前記変更された第2のイーサネットパケットが暗号化されることを示すフラグを設定することと、
前記変更された第2のイーサネットパケットを暗号化することと
を含む、請求項２に記載の方法。
【請求項４】
前記変更された第2のイーサネットパケットの前記生成は、
前記第2のエンベロープヘッダにおいて、暗号化方法に対応するフラグを設定することを含み、
前記変更された第2のイーサネットパケットの前記暗号化は、前記暗号化方法を使用して、前記変更された第2のイーサネットパケットを暗号化することを含む、請求項３に記載の方法。
【請求項５】
前記初期エンベロープヘッダ、前記第1のエンベロープヘッダ及び前記変更された第2のイーサネットパケットの前記送信は、エンベロープの送信の一部であり、
前記エンベロープの前記送信は、前記変更された第2のイーサネットパケットの後にイーサネットフラグメントを送信することを含む、請求項２に記載の方法。
【請求項６】
前記初期エンベロープヘッダは、
1ビットの暗号化フラグと、
1ビットの鍵フラグと、
8ビットの周期冗長検査(CRC)フィールドと、
6ビットのエンベロープ位置整列マーカ(EPAM)フィールドと
を含む、請求項１乃至５のうちいずれか1項に記載の方法。
【請求項７】
前記初期エンベロープヘッダの前記EPAMフィールドは値を有し、
前記1つ以上のプロセッサにより、第2の初期エンベロープヘッダがプリアンブル置換ではないことを示す前記第2の初期エンベロープヘッダを生成するステップであり、前記第2の初期エンベロープヘッダは、前記初期エンベロープヘッダの前記EPAMフィールドの前記値と同じ値を含む6ビットのEPAMフィールドを含む、ステップと、
前記1つ以上のプロセッサにより、前記PON上で、前記第2の初期エンベロープヘッダを送信するステップと、
前記1つ以上のプロセッサにより、第2のイーサネットパケットを第2のイーサネットフレームにコピーし、前記第2のイーサネットパケットのプリアンブルを、第2のエンベロープヘッダがプリアンブル置換であるという指示を含む前記第2のエンベロープヘッダで置換することにより、前記複数のイーサネットパケットのうち前記第2のイーサネットパケットから変更された第2のイーサネットパケットを生成するステップと、
前記1つ以上のプロセッサにより、前記PON上で、前記第2の変更されたイーサネットパケットを送信するステップと
を更に含む、請求項６に記載の方法。
【請求項８】
前記PON上での前記初期エンベロープヘッダの前記送信は第1の波長を使用し、前記PON上での前記第2の初期エンベロープヘッダの前記送信は第2の波長を使用する、請求項７に記載の方法。
【請求項９】
前記初期エンベロープヘッダ及び前記第1のエンベロープヘッダの前記送信は、エンベロープの送信の一部であり、
前記エンベロープの前記送信は、イーサネットフラグメントを送信することを含む、請求項１乃至８のうちいずれか1項に記載の方法。
【請求項１０】
前記イーサネットフラグメントは、前記初期エンベロープヘッダの後且つ前記第1のエンベロープヘッダの前にある、請求項１乃至９のうちいずれか1項に記載の方法。
【請求項１１】
パッシブ光ネットワーク(PON)上でイーサネットパケットを送信するためのシステムであって、
命令を含むメモリストレージと、
前記メモリストレージと通信する1つ以上のプロセッサと
を含み、前記1つ以上のプロセッサは、前記命令を実行し、
初期エンベロープヘッダがプリアンブル置換ではないことを示す前記初期エンベロープヘッダを生成するステップと、
前記PON上で、前記初期エンベロープヘッダを送信するステップと、
複数のイーサネットパケットのうち第1のイーサネットパケットから8バイトのブロックにアクセスするステップと、
前記8バイトのブロックがイーサネットプリアンブルであることに応じて、第1のエンベロープヘッダがプリアンブル置換であることを示す前記第1のエンベロープヘッダを生成するステップと、
前記PON上で、前記第1のエンベロープヘッダを送信するステップと
を実行する、システム。
【請求項１２】
前記1つ以上のプロセッサは、
第2のイーサネットパケットのプリアンブルを、第2のエンベロープヘッダがプリアンブル置換であるという指示を含む前記第2のエンベロープヘッダで置換することにより、前記複数のイーサネットパケットのうち前記第2のイーサネットパケットから変更された第2のイーサネットパケットを生成するステップと、
前記PON上で、前記変更された第2のイーサネットパケットを送信するステップと
を更に実行する、請求項１１に記載のシステム。
【請求項１３】
前記変更された第2のイーサネットパケットの前記生成は、
前記第2のエンベロープヘッダにおいて、前記変更された第2のイーサネットパケットが暗号化されることを示すフラグを設定することと、
前記変更された第2のイーサネットパケットを暗号化することと
を含む、請求項１２に記載のシステム。
【請求項１４】
前記変更された第2のイーサネットパケットの前記生成は、
前記第2のエンベロープヘッダにおいて、暗号化方法に対応するフラグを設定することを含み、
前記変更された第2のイーサネットパケットの前記暗号化は、前記暗号化方法を使用して、前記変更された第2のイーサネットパケットを暗号化することを含む、請求項１３に記載のシステム。
【請求項１５】
前記初期エンベロープヘッダ、前記第1のエンベロープヘッダ及び前記変更された第2のイーサネットパケットの前記送信は、エンベロープの送信の一部であり、
前記エンベロープの前記送信は、前記変更された第2のイーサネットパケットの後にイーサネットフラグメントを送信することを含む、請求項１２に記載のシステム。
【請求項１６】
前記初期エンベロープヘッダは、
1ビットの暗号化フラグと、
1ビットの鍵フラグと、
8ビットの周期冗長検査(CRC)フィールドと、
6ビットのエンベロープ位置整列マーカ(EPAM)フィールドと
を含む、請求項１１乃至１５のうちいずれか1項に記載のシステム。
【請求項１７】
前記初期エンベロープヘッダの前記EPAMフィールドは値を有し、
前記1つ以上のプロセッサは、
第2の初期エンベロープヘッダがプリアンブル置換ではないことを示す前記第2の初期エンベロープヘッダを生成するステップであり、前記第2の初期エンベロープヘッダは、前記初期エンベロープヘッダの前記EPAMフィールドの前記値と同じ値を含む6ビットのEPAMフィールドを含む、ステップと、
前記PON上で、前記第2の初期エンベロープヘッダを送信するステップと、
第2のイーサネットパケットを第2のイーサネットフレームにコピーし、前記第2のイーサネットパケットのプリアンブルを、第2のエンベロープヘッダがプリアンブル置換であるという指示を含む前記第2のエンベロープヘッダで置換することにより、前記複数のイーサネットパケットのうち前記第2のイーサネットパケットから変更された第2のイーサネットパケットを生成するステップと、
前記PON上で、前記第2の変更されたイーサネットパケットを送信するステップと
を更に実行する、請求項１６に記載のシステム。
【請求項１８】
前記PON上での前記初期エンベロープヘッダの前記送信は第1の波長を使用し、
前記PON上での前記第2の初期エンベロープヘッダの前記送信は第2の波長を使用する、請求項１７に記載のシステム。
【請求項１９】
前記初期エンベロープヘッダ及び前記第1のエンベロープヘッダの前記送信は、エンベロープの送信の一部であり、
前記エンベロープは、イーサネットフラグメントを含む、請求項１１乃至１８のうちいずれか1項に記載のシステム。
【請求項２０】
コンピュータ命令を記憶する非一時的なコンピュータ読み取り可能記憶媒体であって、
前記命令は、1つ以上のプロセッサにより実行されたとき、前記1つ以上のプロセッサに、
初期エンベロープヘッダがプリアンブル置換ではないことを示す前記初期エンベロープヘッダを生成するステップと、
パッシブ光ネットワーク(PON)上で、前記初期エンベロープヘッダを送信するステップと、
複数のイーサネットパケットのうち第1のイーサネットパケットから8バイトのブロックにアクセスするステップと、
前記8バイトのブロックがイーサネットプリアンブルであることに応じて、第1のエンベロープヘッダがプリアンブル置換であることを示す前記第1のエンベロープヘッダを生成するステップと、
前記PON上で、前記第1のエンベロープヘッダを送信するステップと
を実行させる、非一時的なコンピュータ読み取り可能記憶媒体。
【国際調査報告】
2020518199.tif 000012
2020518199.tif 000013