(57)【要約】  シングルエンド型トランスインピーダンス増幅器（ＴＩＡ）を備える超音波回路が記載されている。ＴＩＡは、超音波トランスデューサに結合されて、超音波信号の受信に応答して、超音波トランスデューサによって生成された電気信号を増幅する。ＴＩＡの後に、ＴＩＡによって発生した信号をフィルタリング、増幅、及びデジタル化するように構成された、さらなる処理回路が続く。
2020524013.tif 000002
【特許請求の範囲】
【請求項１】
超音波装置であって、
超音波トランスデューサと、
前記超音波トランスデューサに結合された入力端子を有するとともに、前記超音波トランスデューサからのアナログ電気信号を受信及び増幅するように構成されたシングルエンド型トランスインピーダンス増幅器（ＴＩＡ）と、
を備える超音波装置。
【請求項２】
前記超音波トランスデューサと、前記シングルエンド型ＴＩＡの前記入力端子との間に結合されたスイッチをさらに備える、請求項１に記載の超音波装置。
【請求項３】
前記超音波トランスデューサが第１の超音波トランスデューサであり、前記シングルエンド型ＴＩＡが第１のシングルエンド型ＴＩＡであり、前記超音波装置が、前記第１の超音波トランスデューサを含む複数の超音波トランスデューサと、前記超音波トランスデューサのそれぞれに結合された複数のそれぞれのシングルエンド型ＴＩＡであって、前記第１のシングルエンド型ＴＩＡを含む複数のそれぞれのシングルエンド型ＴＩＡと、を備え、前記超音波装置が、前記複数のそれぞれのシングルエンド型ＴＩＡに結合された入力を有する平均化回路をさらに備える、請求項１に記載の超音波装置。
【請求項４】
フィルタと、時間利得補償（ＴＧＣ）回路と、をさらに備え、前記フィルタが、前記平均化回路と前記ＴＧＣ回路との間に電気的に結合されている、請求項３に記載の超音波装置。
【請求項５】
前記ＴＧＣ回路の出力端子に結合されたアナログ−デジタル変換器（ＡＤＣ）をさらに備える、請求項４に記載の超音波装置。
【請求項６】
前記ＡＤＣに結合され、前記ＡＤＣを駆動するように構成されたＡＤＣドライバをさらに備え、前記ＡＤＣドライバが、フォールデッドカスコード型スーパーソースフォロワを備える、請求項５に記載の超音波装置。
【請求項７】
前記複数のそれぞれのシングルエンド型ＴＩＡが、第１の電圧振幅を示すように構成され、前記ＴＧＣ回路が、前記第１の電圧振幅よりも大きい第２の電圧振幅を示すように構成されている、請求項５に記載の超音波装置。
【請求項８】
前記第２の電圧が、前記第１の電圧振幅の大きさの１．５倍から５倍の間である、請求項７に記載の超音波装置。
【請求項９】
前記平均化回路及び前記フィルタが、前記第２の電圧振幅よりも小さい電圧振幅を示すように構成されている、請求項７に記載の超音波装置。
【請求項１０】
前記平均化回路及び前記フィルタが、前記第１の電圧振幅を示すように構成されている、請求項９に記載の超音波装置。
【請求項１１】
前記複数の超音波トランスデューサ、前記複数のそれぞれのシングルエンド型ＴＩＡ、前記フィルタ、及び前記ＴＧＣ回路が、単一の基板上に形成されている、請求項７に記載の超音波装置。
【請求項１２】
前記複数の超音波トランスデューサが、容量性微細加工超音波トランスデューサ（ＣＭＵＴ）である、請求項１１に記載の超音波装置。
【請求項１３】
前記シングルエンド型ＴＩＡが、ソースフォロワに結合されたソース接地回路を備える、請求項１に記載の超音波装置。
【請求項１４】
超音波回路であって、
超音波トランスデューサと、
前記超音波トランスデューサの出力に結合された複数のアナログ処理段であって、そのうちの１つのアナログ処理段が他のアナログ処理段よりも大きい電圧振幅を示すように構成された前記複数のアナログ処理段と、
を備える超音波回路。
【請求項１５】
より大きな電圧振幅を示すように構成された前記１つのアナログ処理段が、時間利得補償（ＴＧＣ）回路である、請求項１４に記載の超音波回路。
【請求項１６】
前記ＴＧＣ回路が、アナログ−デジタル変換器（ＡＤＣ）の前の最終のアナログ処理段である、請求項１５に記載の超音波回路。
【請求項１７】
より大きな電圧振幅を示すように構成された前記１つのアナログ処理段が、アナログ−デジタル変換器（ＡＤＣ）の前の前記最終のアナログ処理段である、請求項１４に記載の超音波回路。
【請求項１８】
前記複数のアナログ処理段が、シングルエンド型トランスインピーダンス増幅器を備える、請求項１４に記載の超音波回路。
【請求項１９】
アナログ−デジタル変換器（ＡＤＣ）と、前記複数のアナログ処理段の最終のアナログ処理段に結合されたＡＤＣドライバと、をさらに備え、前記ＡＤＣドライバがフォールデッドカスコード型スーパーソースフォロワを備える、請求項１４に記載の超音波回路。
【請求項２０】
超音波回路であって、
超音波トランスデューサと、
前記超音波トランスデューサに結合された入力端子を有する増幅器と、
時間利得補償（ＴＧＣ）回路と、を備え、
前記増幅器が、前記超音波トランスデューサと、前記ＴＧＣ回路との間で電気的に結合され、
前記増幅器が第１の電圧振幅を示すように構成され、前記ＴＧＣ回路が、前記第１の電圧振幅よりも大きい第２の電圧振幅を示すように構成されている、超音波回路。
【請求項２１】
前記増幅器が、シングルエンド型トランスインピーダンス増幅器（ＴＩＡ）である、請求項２０に記載の超音波回路。
【請求項２２】
前記シングルエンド型ＴＩＡが、ソースフォロワに結合されたソース接地回路を備える、請求項２１に記載の超音波回路。
【請求項２３】
前記ＴＧＣの電気的に下流に結合されたアナログ−デジタル変換器（ＡＤＣ）ドライバをさらに備え、前記ＡＤＣドライバが、フォールデッドカスコード型スーパーソースフォロワを備える、請求項２０に記載の超音波回路。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
[0001]  本出願は、米国特許法第１１９条（ｅ）の下で、代理人整理番号Ｂ１３４８．７００４７ＵＳ００の下で２０１７年６月２０日に出願され、「超音波デバイスのためのシングルエンド型トランスインピーダンス増幅器（ＴＩＡ）」と題された米国仮特許出願第６２／５２２，６０６号の利益を主張し、その全体が参照によって本明細書に援用される。
【０００２】
背景
分野
[0002]  本出願は、受信した超音波信号を増幅するための増幅器を有する超音波デバイスに関する。
【背景技術】
【０００３】
関連技術
[0003]  超音波プローブは、超音波信号を感知し、対応する電気信号を発生させる、１つ又は複数の超音波センサを含んでいる場合が多い。電気信号は、アナログ又はデジタルドメインで処理される。時として、処理された電気信号から超音波イメージが生成される。
【発明の概要】
【課題を解決するための手段】
【０００４】
概要
[0004]  本出願の一態様に従って、超音波センサと、この超音波センサに結合された、超音波センサからの出力信号を受信及び増幅するように構成されたシングルエンド型トランスインピーダンス増幅器（ＴＩＡ：trans-impedance amplifier）と、を備える超音波装置が提供される。
【０００５】
[0005]  本出願の一態様に従って、超音波トランスデューサと、この超音波トランスデューサに結合された入力端子を有し、超音波トランスデューサからのアナログ電気信号を受信及び増幅するように構成されたシングルエンド型トランスインピーダンス増幅器（ＴＩＡ）と、を備える超音波装置が提供される。
【０００６】
[0006]  本出願の一態様に従って、超音波トランスデューサと、超音波トランスデューサの出力に結合された複数のアナログ処理段と、を備える超音波回路が提供される。複数のアナログ処理段は、そのうちの１つのアナログ処理段が他のアナログ処理段よりも大きい電圧振幅を示すように構成される。
【０００７】
[0007]  本出願の一態様に従って、超音波トランスデューサと、この超音波トランスデューサに結合された入力端子を有する増幅器と、時間利得補償（ＴＧＣ：time gain compensation）回路と、を備える超音波回路が提供される。増幅器は、超音波トランスデューサと、ＴＧＣ回路との間で電気的に結合されている。増幅器は、第１の電圧振幅を示すように構成され、ＴＧＣ回路は、第１の電圧振幅よりも大きい第２の電圧振幅を示すように構成されている。
【０００８】
図面の簡単な説明
[0008]  本出願の様々な態様及び実施形態を以下の図面を参照しながら説明する。図面は必ずしも縮尺通りに描かれていないことを理解されたい。複数の図面に現れる項目は、それらが現れるすべての図面において同じ参照番号によって表示されている。
【図面の簡単な説明】
【０００９】
【図１】[0009]本出願の非限定的な実施形態による、超音波信号を増幅するための増幅器を含む超音波デバイスのブロック図である。
【図２】[0010]本出願の非限定的な実施形態による、図１の超音波トランスデューサに結合された、図１の増幅器をより詳細に図示する。
【図３】[0011]本出願の非限定的な実施形態による、シングルエンド型ＴＩＡ、及びＴＩＡに続く複数のアナログ信号処理段を含む超音波信号受信回路チェーンを図示し、様々な段の電圧振幅が図示されている。
【図４】[0012]本出願の非限定的な実施形態による、スーパーソースフォロワ構成を有するアナログ−デジタル変換器（ＡＤＣ：analog-to-digital converter）ドライバを図示する。
【図５】[0013]ソース接地入力段とソースフォロワとの間に交流電流（ＡＣ）結合を有するシングルエンド型ＴＩＡの非限定的な例を図示する。
【図６】[0014]ソース接地入力段をソースに結合しているブリーダ回路を有するシングルエンド型ＴＩＡの非限定的な例を図示する。
【図７】[0015]入力トランジスタのバックゲート電圧制御を有するシングルエンド型ＴＩＡの非限定的な例を図示する。
【発明を実施するための形態】
【００１０】
詳細な説明
[0016]  本出願の態様は、超音波デバイスのための増幅回路に関する。超音波デバイスは、超音波信号を受信するように、また、電気出力信号を発生させるように構成された１つ又は複数の超音波トランスデューサを含むことができる。したがって、超音波トランスデューサを超音波センサとして動作させることができる。超音波デバイスは、電気出力信号を増幅するための１つ又は複数の増幅器を含むことができる。いくつかの実施形態では、増幅器は、シングルエンド型トランスインピーダンス増幅器（ＴＩＡ）であり得る。
【００１１】
[0017]  本出願の一態様によれば、アナログ処理段（本明細書では代替的に「ブロック」又は「構成要素」と呼ばれる）は、超音波デバイスのシングルエンド型ＴＩＡの後に続くことができる。アナログ処理段は、シングルエンド型ＴＩＡによって発生した電気信号をフィルタリングするなどの、様々なアナログ処理機能を実行することができる。いくつかの実施形態では、ＴＩＡ及びアナログ処理段のうちの１つを除くすべては、第１の電圧振幅を有し、最終のアナログ処理段を表す時間利得補償段は、第１の電圧振幅よりも大きな第２の電圧振幅を有する。このような構成は、信号チェーンでのシングルエンド型ＴＩＡの使用を容易にすることができ、したがって、差動ＴＩＡ、又は疑似差動ＴＩＡが実装される場合よりも低電力での動作を提供することができる。さらにまた、信号チェーン全体にわたる線形性を維持するのに消費される電力が少なくなるため、信号処理チェーンの電力を低減することもできる。
【００１２】
[0018]  本出願の一態様に従って、超音波トランスデューサと、多段アナログ処理回路と、アナログ−デジタル変換器（ＡＤＣ）と、を備える超音波回路が提供される。いくつかの実施形態では、多段アナログ処理回路は、第１の電圧振幅で動作する複数の処理段と、より大きな電圧振幅で動作する時間利得補償（ＴＧＣ）段と、を含む。第１の電圧振幅で動作する複数の処理段は、シングルエンド型ＴＩＡを含むことができる。
【００１３】
[0019]  本出願の一態様に従って、超音波信号を処理する方法が提供される。この方法は、超音波トランスデューサを使用して、電気信号を生成することと、シングルエンド型ＴＩＡで電気信号を増幅することと、を含む。いくつかの実施形態では、複数のシングルエンド型ＴＩＡが設けられ、さらなる処理は、この複数のシングルエンド型ＴＩＡによって供給された信号を平均化することと、この平均化された信号をフィルタリングすることと、を含む。超音波トランスデューサからの電気信号を増幅すること、並びにシングルエンド型ＴＩＡからの信号を平均化及びフィルタリングすることは、第１の電圧振幅を供給する構成要素を使用して実行することができる。いくつかの実施形態では、方法は、平均化及びフィルタリング後であり、且つ、アナログ信号をＡＤＣでデジタル信号に変換する前の信号に関して時間利得補償（ＴＧＣ）を実行することをさらに含む。ＴＧＣは、先行するアナログ段によって供給される電圧振幅よりも大きい第２の電圧振幅を供給するＴＧＣ段を使用して実行することができる。
【００１４】
[0020]  本出願の一態様に従って、超音波信号を処理するための回路が提供される。この回路は、超音波信号の受信に応答してアナログ電気信号を発生させる超音波トランスデューサと、アナログ信号を処理（例えば、増幅、フィルタリング、及び補償）するアナログ処理回路と、アナログ電気信号をデジタル信号に変換するＡＤＣと、を含むことができる。ＡＤＣのためのＡＤＣドライバは、少なくともいくつかの実施形態では、スーパーソースフォロワを含むことができる。
【００１５】
[0021]  上述の態様及び実施形態だけでなく、追加の態様及び実施形態についても、以下でさらに説明する。これらの態様及び／又は実施形態は、本出願はこの点に関して限定されないので、個々に、すべて一緒に、又は２つ以上の任意の組み合わせで使用することができる。
【００１６】
[0022]  図１は、本出願の非限定的な実施形態による、受信した超音波信号を処理するための回路を図示する。回路１００は、Ｎ個の超音波トランスデューサ１０２ａ．．．１０２ｎを含み、ここでのＮは整数である。超音波トランスデューサは、いくつかの実施形態では、受信した超音波信号を表す電気信号を発生させるセンサである。超音波トランスデューサは、いくつかの実施形態では、超音波信号を送信してもまたよい。超音波トランスデューサは、いくつかの実施形態では、容量性微細加工超音波トランスデューサ（ＣＭＵＴ：capacitive micromachined ultrasonic transducer）とすることができる。超音波トランスデューサは、いくつかの実施形態では、圧電性微細加工超音波トランスデューサ（ＰＭＵＴ：piezoelectric micromachined ultrasonic transducer）とすることができる。他の実施形態では代替的なタイプの超音波トランスデューサを使用することができる。
【００１７】
[0023]  回路１００は、Ｎ個の回路チャネル１０４ａ．．．１０４ｎをさらに備える。回路チャネルは、それぞれの超音波トランスデューサ１０２ａ．．．１０２ｎに対応することができる。例えば、８個の超音波トランスデューサ１０２ａ．．．１０２ｎ、及び８個の対応する回路チャネル１０４ａ．．．１０４ｎが存在してもよい。いくつかの実施形態では、超音波トランスデューサ１０２ａ．．．１０２ｎの数は、回路チャネルの数よりも多くてもよい。
【００１８】
[0024]  回路チャネル１０４ａ．．．１０４ｎは、送信回路、受信回路、又はこの両方を含むことができる。送信回路は、それぞれのパルサ１０８ａ．．．１０８ｎに結合された送信デコーダ１０６ａ．．．１０６ｎを含むことができる。パルサ１０８ａ．．．１０８ｎは、それぞれの超音波トランスデューサ１０２ａ．．．１０２ｎを制御して超音波信号を発することができる。
【００１９】
[0025]  回路チャネル１０４ａ．．．１０４ｎの受信回路は、それぞれの超音波トランスデューサ１０２ａ．．．１０２ｎから出力された（アナログ）電気信号を受信することができる。図示されている例では、各回路チャネル１０４ａ．．．１０４ｎが、それぞれの受信回路１１０ａ．．．１１０ｎと、増幅器１１２ａ．．．１１２ｎと、を含む。受信回路１１０ａ．．．１１０ｎを制御して、所与の超音波トランスデューサ１０２ａ．．．１０２ｎからの電気信号の読み出しを有効／無効にすることができる。適切な受信回路１１０ａ．．．１１０ｎの一例がスイッチである。すなわち、１つの実施形態では、受信回路は、送信モードの間に受信回路から超音波トランスデューサを切断するように切り替えられ、また、受信モードの間に受信回路に超音波トランスデューサを接続するように切り替えられる制御可能なスイッチである。スイッチの代替物を用いて同じ機能を実行してもよい。
【００２０】
[0026]  増幅器１１２ａ．．．１１２ｎは、いくつかの実施形態では、増幅されたアナログ信号を出力するシングルエンド型ＴＩＡとすることができる。以下でさらに説明するように、いくつかの実施形態では、１つ又は複数の、及びいくつかの実施形態ではすべての増幅器１１２ａ〜１１２ｎが、ソース接地サブ回路、及びソースフォロワを含むことができる。シングルエンド型ＴＩＡを使用することにより、代替的な増幅器設計を使用することに比べ、回路１００の低電力での動作を容易にすることができる。
【００２１】
[0027]  回路１００は、平均化回路１１４をさらに備え、これは本明細書では加算器又は加算増幅器とも呼ばれる。いくつかの実施形態では、平均化回路１１４は、バッファ又は増幅器である。平均化回路１１４は、増幅器１１２ａ．．．１１２ｎのうちの１つ又は複数から出力信号を受信することができ、平均化された出力信号を供給することができる。平均化された出力信号は、様々な増幅器１１２ａ．．．１１２ｎからの信号を加算又は減算することによって、部分的に形成することができる。平均化回路１１４は、可変フィードバック抵抗を含むことができる。可変フィードバック抵抗の値は、平均化回路がそこから信号を受信する増幅器１１２ａ．．．１１２ｎの数に基づいて動的に調節することができる。いくつかの実施形態では、可変抵抗は、Ｎ個の抵抗設定を含むことができる。すなわち、可変抵抗は、回路チャネル１０４ａ．．．１０４ｎの数に対応する数の抵抗設定を有することができる。したがって、平均出力信号は、平均化回路１１４の入力において受信した合成信号に選択された抵抗を印加することによって、部分的に形成してもまたよい。
【００２２】
[0028]  平均化回路１１４は、本明細書では「ＤＣブロック」とも呼ばれるオートゼロブロック１１６に結合されている。オートゼロブロック１１６は、平均化回路１１４によって供給される平均化された信号をフィルタリングすることができ、ゆえに、少なくともいくつかの実施形態では、フィルタと見なすことができる。
【００２３】
[0029]  オートゼロブロック１１６は、減衰器１２０及び固定利得増幅器１２２を含むプログラム可能な利得増幅器１１８に結合されている。プログラム可能な利得増幅器１１８は、時間利得補償（ＴＧＣ：time gain compensation）を実行することができ、ゆえに、代替的にＴＧＣ段又はＴＧＣ回路と呼ばれる場合がある。ＴＧＣを実行する際に、プログラム可能な利得増幅器１１８は、超音波トランスデューサによる超音波信号の受信の間に供給される増幅を高め、これにより、経時的に生じる信号の自然な減衰を補償することができる。
【００２４】
[0030]  プログラム可能な利得増幅器１１８は、ＡＤＣドライバ１２４を介してＡＤＣ１２６に結合されている。図示されている例では、ＡＤＣドライバ１２４は、第１のＡＤＣドライバ１２５ａと、第２のＡＤＣドライバ１２５ｂと、を含む。ＡＤＣ１２６は、平均化回路１１４からの信号をデジタル化する。
【００２５】
[0031]  図１は、超音波デバイスの回路の一部として複数の構成要素を図示しているが、本明細書で説明される様々な態様は、図示されている正確な構成要素又は構成要素の構成に限定されないことを理解されたい。例えば、本出願の態様は、増幅器１１２ａ．．．１１２ｎに関し、回路１００においてそれらの増幅器の下流に図示されている構成要素は、いくつかの実施形態では省略可能である。
【００２６】
[0032]  図１の構成要素は、単一の基板上、又は異なる基板上に配置することができる。例えば、図示されているように、超音波トランスデューサ１０２ａ．．．１０２ｎは、第１の基板１２８ａ上にあってもよいし、残りの図示されている構成要素は、第２の基板１２８ｂ上にあってよい。第１の基板及び／又は第２の基板は、シリコン基板などの半導体基板とすることができる。代替的な実施形態では、図１の構成要素は、単一の基板上にあってもよい。例えば、超音波トランスデューサ１０２ａ．．．１０２ｎ及び図示されている回路は、同一のダイ（例えば、シリコンなどの半導体ダイ）上にモノリシックに集積することができる。このような集積は、超音波トランスデューサとしてＣＭＵＴを使用することによって容易にすることができる。
【００２７】
[0033]  一実施形態によれば、図１の構成要素は、超音波プローブの一部を形成する。超音波プローブは、ハンドヘルド型とすることができる。いくつかの実施形態では、図１の構成要素は、患者によって着用されるように構成された超音波パッチの一部、又は患者によって嚥下される超音波丸薬の一部を形成する。
【００２８】
[0034]  前述したように、本出願の態様は、超音波デバイスのためのシングルエンド型ＴＩＡを提供する。図２は、図１の増幅器１１２ａの非限定的な例をより詳細に図示し、シングルエンド型構成を図示している。同じ構成を図１の他のＴＩＡ１１２ｎに使用することができる。
【００２９】
[0035]  増幅器１１２ａは、受信回路１１０ａに結合された入力端子２０２を含み、この入力端子は、この非限定的な実施形態ではスイッチとして図示されている。したがって、入力端子２０２は、超音波トランスデューサ１０２ａに結合されて、超音波トランスデューサによって出力された電気信号を受信する。
【００３０】
[0036]  増幅器１１２ａは、ソース接地サブ回路２０４（本明細書では単に「ソース接地」と呼ばれる）と、ソースフォロワ２０６と、フィードバックインピーダンス２１４と、出力端子２０８と、をさらに含む。ソース接地２０４は、次に、電源レールであるＶｄｄと、接地（ＧＮＤ）との間にＰＭＯＳトランジスタ２１０、及びＮＭＯＳトランジスタ２１２を含む。ＰＭＯＳトランジスタ２１０は、ソースされた電流の非限定的な例を表し、そのゲートには適切なバイアス電圧Ｖｂｉａｓ分のバイアスがかかっている。他の形態の電流源を代替的に実装してもよい。ＮＭＯＳトランジスタ２１２のゲートは、入力端子２０２に対応することができ、超音波トランスデューサ１０２ａによって出力された電気信号を受信するように構成されている。ソースフォロワ２０６は、抵抗器２０７と、ＮＭＯＳトランジスタ２０９と、を含み、このＮＭＯＳトランジスタのゲートは、ソース接地２０４のＮＭＯＳトランジスタ２１２のドレインに結合されている。図示されている非限定的な実施形態では、抵抗器２０７が使用されているが、他の形態の電流源を代替的に実装することが可能な場合もある。
【００３１】
[0037]  増幅器１１２ａは、この非限定的な例では抵抗器として示されているプログラム可能なフィードバックインピーダンス２１４もまた含む。いくつかの実施形態では、フィードバックインピーダンスは、キャパシタと並列な抵抗器を備えることができ、これらのうちのいずれか１つ又は両方は、可変とすることができる。フィードバックインピーダンスは、入力電流信号を変化する振幅の出力電圧に変換することができるように、トランスインピーダンス増幅器のトランスインピーダンス利得を決定する。フィードバックインピーダンス２１４は、動作の前にプログラムすることができ、動作中は静止したままである。したがって、少なくともいくつかの実施形態では、フィードバックインピーダンスは、プログラム可能な静的フィードバックインピーダンスと見なすことができる。
【００３２】
[0038]  図１に図示されるような超音波信号チェーンにおいてシングルエンド型ＴＩＡを使用することから実現される電力節約量は、かなり大きい場合がある。例えば、回路１００では、増幅器１１２ａ．．．１１２ｎは、相対的にかなりの量の電力を消費する場合がある。いくつかの実施形態では、増幅器１１２ａ．．．１１２ｎは、回路１００の他のどの構成要素よりも多くの電力を消費する場合がある。したがって、増幅器１１２ａ．．．１１２ｎの電力消費を低減すると、回路１００の電力をかなり低減させることができる。シングルエンド型ＴＩＡを使用すると、１個のＴＩＡだけでＴＩＡ段の電力消費を半分以下に低減させることができる。したがって、このような電力の節約にＮ個のＴＩＡを掛け算すれば、シングルエンド型でないＴＩＡ設計に比べて、かなり大きいものとなり得る。
【００３３】
[0039]  図２は、本出願の様々な態様に従うシングルエンド型ＴＩＡの一例を図示しているが、代替的な実装が実現可能であることを理解されたい。例えば、図２は、ＮＭＯＳトランジスタ及びＰＭＯＳトランジスタの使用を図示しているが、異なるトランジスタ技術（例えば、バイポーラ接合トランジスタ技術）を使用してもよい。それに加え、図２は、ＮＭＯＳソース接地及びＮＭＯＳソースフォロワを図示しているが、ＰＭＯＳソース接地及びＰＭＯＳソースフォロワを代替的に実装することが可能な場合がある。さらにまた、ソースフォロワが後に続くソース接地以外の異なる回路構成を使用することもできる。図５〜図７は、様々な非限定的な代替的な構成を図示する。
【００３４】
[0040]  図５は、ソース接地入力段とソースフォロワとの間に交流電流（ＡＣ）結合を有するシングルエンド型ＴＩＡの非限定的な例を図示する。ＴＩＡ５００は、超音波トランスデューサ１０２ａに接続され、トランジスタ５０２、５０４、５０６、５０８、５１０、及び５１２と、スイッチＳＷ１、ＳＷ２、ＳＷ３、及びＳＷ４と、キャパシタＣ１と、可変フィードバックインピーダンス５１４と、を含む。
【００３５】
[0041]  ＴＩＡ５００は、ソース接地入力段を含む。ソース接地入力段は、トランジスタ５０２、５０４、５０６、及び５０８を備える。トランジスタ５０４及び５０６は、カスコード状に構成されており、また、カスケードバイアス信号ＶｃａｓＮ及びＶｃａｓＰをそれぞれ受信する。トランジスタ５０８は、バイアス電圧Ｖｂｉａｓ１を受け取るように構成されたバイアストランジスタである。
【００３６】
[0042]  ＴＩＡ５００は、トランジスタ５１０によって表されるソースフォロワをさらに含む。バイアストランジスタ５１２は、ソースフォロワに結合され、バイアス電圧Ｖｂｉａｓ２を受け取る。
【００３７】
[0043]  ＴＩＡ５００は、ソース接地入力段とソースフォロワとの間にＡＣ結合を含む。ＡＣ結合は、キャパシタＣ１の対向するプレートに結合されたスイッチＳＷ２及びＳＷ３によって提供される。いくつかの実施形態では、スイッチＳＷ１、ＳＷ２、ＳＷ３、及びＳＷ４を以下のように動作させる。スイッチＳＷ１は、受信事象の間に閉じられ、超音波デバイスが送信モードで動作しているときに開かれている受信スイッチとすることができる。受信事象の開始前、ＳＷ２及びＳＷ４はオンであり、キャパシタＣ１の両端の電圧に予備充電するか、又はこれらをリセットする。受信期間中、及び、少なくともいくつかの実施形態ではすべての目標イメージング深度で受信する期間を包含する全受信期間中、ＳＷ２及びＳＷ４はオフであり、ＳＷ３はオンであり、またキャパシタＣ１は、予備充電段階からの電荷を静的に保持する。キャパシタＣ１は、この期間中浮遊キャパシタであり、この期間中のキャパシタＣ１の両端の電圧は、Ｖｘ＝Ｖｄｄ／２であるようになっている。
【００３８】
[0044]  可変フィードバックインピーダンス５１４は、前述した可変フィードバックインピーダンス２１４と同じタイプのもの、又は任意の他の適切なフィードバックインピーダンスとすることができる。
【００３９】
[0045]  ＴＩＡ５００は、様々な利益を提供することができる。例えば、ソースフォロワのゲートノード（トランジスタ５１０のゲートにおけるノード）は、ＴＩＡの振幅を制限しない。キャパシタＣ１により、ソースフォロワのゲートノードがＶｄｄを上回って振幅することが可能になる。ＴＩＡ５００は、他の２段演算増幅器設計よりも小さいノイズを示す場合もある。
【００４０】
[0046]  図６は、ＡＣ結合キャパシタＣ１を欠いている図５のシングルエンド型ＴＩＡ５００の変形例を図示する。図６のＴＩＡ６００は、ソース接地入力段と、図５のソースフォロワだが、キャパシタＣ１を欠いており、その代りに、電流ブリーディングトランジスタと見なすことができるトランジスタ６０６及び６０８を含む電流ブリーディング回路（本明細書では「ブリーダ回路」とも呼ばれる）を含むソースフォロワと、を備える。フィードバック回路６０４が設けられて、ブリーダ回路を制御する。フィードバック回路６０４は、Ｖｘ及びＶｄｄ／２を入力として受け取り、制御信号ＶＰ及びＶＮをブリーダ回路に供給して、示されているようにトランジスタ６０６及び６０８を制御する。図示されている構成では、電圧Ｖｘは、Ｖｄｄ／２で実質的に集中させることができる。図６から、本出願の一実施形態が、ブリーダ回路によってソースフォロワに結合されたソース接地入力段を有するシングルエンド型ＴＩＡを備える信号受信回路チェーンを含む超音波デバイスを提供することを理解されたい。それに加え、図６は、２つの電流ブリーディングトランジスタを含むブリーダ回路を図示しているが、代替的選択肢は、そのようなトランジスタ６０６又は６０８を１つだけ使用するということである。正又は負の側の電流ブリーディングトランジスタのみが設けられる場合には、ＶＰ又はＶＮのうちの１つだけを供給するように、フィードバック回路６０４を単純化することができる。
【００４１】
[0047]  図７は、超音波デバイスで使用し得るものとしてのシングルエンド型ＴＩＡのさらなる非限定的な例を図示する。図７の例では、シングルエンド型ＴＩＡ７００は、トランジスタ５０２のバックゲート制御を示す。ＴＩＡ７００は、ＡＣ結合キャパシタ又はブリーダ回路を使用しない。ＴＩＡ７００は、ＴＩＡ５００及びＴＩＡ６００のソース接地入力段と、ソースフォロワと、を含む。入力ソース接地ＮＭＯＳトランジスタ５０２のバックゲート制御が提供されている。
【００４２】
[0048]  トランジスタ５０２のバックゲート電圧は、正のプログラム可能な電圧によって制御して、バックゲート電圧Ｖｂａｃｋを電源レール間の正電圧で実質的に維持するようにするが、０Ｖを上回る１つのダイオードのターンオン電圧を超過しないようにすることができる。ＴＩＡ７００は、Ｖｘ及びＶｄｄ／２を受け取るように、また、電圧Ｖｂａｃｋを供給するように構成されたフィードバック回路７０２もまた含む。バックゲートフィードバック制御回路７０２の構造は、供給されているのが正のバックゲート制御か、又は負のバックゲート制御かによって決まる。ＴＩＡ７００が正のバックゲート電圧を供給するように構成されているとき、いくつかの実施形態では、Ｖｂａｃｋは実質的に０Ｖを上回って維持される場合がある。対照的に、ＴＩＡ７００が負のバックゲート電圧を供給するように構成されているとき、回路は負電圧を供給する負電力源を含む場合もあれば、フィードバック回路７０２は、Ｖｂａｃｋを０Ｖ未満に維持し易くするチャージポンプを含む場合もある。このような状況では、任意の適切なチャージポンプを実装することができる。いくつかの実施形態では、必須でない浮遊キャパシタが含まれ、バックゲートに電圧を供給する場合があり、このような実施形態では、フィードバック回路７０２は、浮遊キャパシタによってバックゲート電圧Ｖｂａｃｋが供給されている受信期間中、切断することができる。
【００４３】
[0049]  図７から、本出願の一実施形態が、ＴＩＡの入力トランジスタのバックゲート電圧制御を有するシングルエンド型ＴＩＡを備える信号受信回路チェーンを含む超音波デバイスを提供することを理解されたい。
【００４４】
[0050]  いくつかの実施形態では、超音波デバイスの信号受信回路チェーンは、差動増幅器などの差動回路、平均化回路、フィルタ、又は他の回路が後続するシングルエンド型ＴＩＡを含むことができる。このような状況では、シングルエンド型ＴＩＡは、信号受信回路チェーンの下流の段に対して疑似差動入力信号を生成するように構成されたレプリカ回路と組み合わせることができる。少なくともいくつかのこのような実施形態では、レプリカ回路は、可変フィードバックインピーダンス５１４を欠いていること以外は、それぞれのシングルエンド型ＴＩＡと実質的に同じものとすることができ、また、直流電流（ＤＣ）出力信号を発生させるように構成することができる。このように、ＴＩＡは超音波トランスデューサの出力に対応する可変出力信号を発生させることができ、また、レプリカ回路はＤＣ出力を生成することができ、それら２つの出力を用いて、信号受信回路チェーンの下流の差動回路への疑似差動入力信号を形成している。例外は、ブリーダ回路を有する回路構成であり、この回路構成の場合、レプリカ回路は、シングルエンド型ＴＩＡと同じ可変フィードバックインピーダンスを依然として含んでいる。
【００４５】
[0051]  本出願の一態様によれば、超音波信号受信チェーンは、複数のアナログ信号処理段を含み、そこでは、段のうちの少なくとも２つが、供給する電圧振幅が異なっている。いくつかの実施形態では、ＡＤＣの前の段は、上流の（又は先行する）アナログ処理段とは異なる電圧振幅を供給する。いくつかの実施形態では、ＡＤＣの前の段は、上流の（又は先行する）段よりも大きい電圧振幅を供給する。このように、信号チェーンの電力は、アナログ信号をデジタル信号に変換する前に、最終段から所望の出力電圧振幅を供給することによって低減させることができる。
【００４６】
[0052]  図３は、シングルエンド型ＴＩＡと、ＴＩＡに続く複数のアナログ信号処理段と、を含む超音波信号受信回路チェーンを図示し、図１の対応する信号処理段の一般化されたバージョンを表すことができる。図示されている超音波信号受信回路チェーンは、８個のＴＩＡ３１２と、平均化回路３１４と、ＤＣブロック（又はフィルタ）段３１６と、時間利得補償段３１８と、ＡＤＣドライバ及びＡＤＣ段３２０と、を含む。８個のＴＩＡ３１２が示されているが、任意の適切な数を含むことができる。
【００４７】
[0053]  図３の非限定的な例では、図示されているアナログ信号処理段は、図示されている電圧振幅を供給する。特に、ＴＩＡ３１２、平均化回路３１４、及びＤＣブロック段３１６はそれぞれ、垂直方向に表示された両向きの矢印によって表示されているように、出力電圧振幅Ｖ１を供給する。対照的に、ＴＧＣ段３１８は、出力電圧振幅Ｖ２を供給する。少なくともいくつかの実施形態では、Ｖ２はＶ１よりも大きい場合がある。例えば、Ｖ２は、Ｖ１の１．５倍から５倍の間の、その範囲内の任意の値及び範囲を含む大きさとすることができる。非限定的な例として、Ｖ１は、０．２ボルトから０．７ボルトの間（例えば、０．５ボルト）とすることができ、一方、Ｖ２は、Ｖ１の大きさの１．５倍から５倍の間（例えば、２倍、３倍、又は４倍）とすることができる。
【００４８】
[0054]  ＴＩＡ３１２、平均化回路３１４、及びＤＣブロック段３１６を低い方の電圧振幅Ｖ１で動作させることにより、それらの段によって消費される電力を低減させることができる。低振幅の演算増幅器（ＯＰアンプ）は通常、振幅がより大きい演算増幅器よりも消費する電力が少ない。信号チェーンに望まれる出力電圧振幅は、Ｖ２に対応することができ、したがって、ＴＧＣ段３１８によって供給することができる。このＴＧＣ段は、少なくともいくつかの実施形態では、ＡＤＣドライバ及びＡＤＣの直前のアナログ信号処理段である。このように、いくつかの実施形態では、最終段を除くアナログ信号処理チェーンのすべてが、最終段が有するよりも低い出力電圧振幅を有することで、低い方の出力電圧振幅を有する段での電力の節約が可能になっている。
【００４９】
[0055]  いくつかの実施形態では、ＴＧＣ段３１８で高い方の電圧振幅Ｖ２を供給することにより、ＴＩＡ３１２から供給する利得を低くすることを可能にすることができ、したがって、ＴＩＡ３１２で電力を節約して使うことを可能にすることができる。例えば、ＴＩＡの利得は、いくつかの実施形態では、１００ｄＢ未満とすることができ、また、ＴＧＣの利得は、いくつかの実施形態では、５ｄＢから３０ｄＢの間とすることができる。列挙したものは非限定的な例であるので、他の利得を実施してもよい。
【００５０】
[0056]  図３は出力電圧振幅Ｖ１を供給する複数の段を図示しているが、代替的な実施形態は、ＴＧＣ段に先行する段が不均一な出力電圧振幅を有する構成を提供する。例えば、ＴＩＡ３１２、平均化回路３１４、及びＤＣブロック段３１６は、互いに異なる電圧振幅を供給することができるが、少なくともいくつかの実施形態では、すべてがＴＧＣ段３１８よりも低い出力電圧振幅を供給することができる。したがって、いくつかの実施形態では、時間利得補償段に先行する少なくとも１つのアナログ処理段が、ＴＧＣ段よりも低い出力電圧振幅を供給する。
【００５１】
[0057]  本出願の一態様によれば、超音波信号受信回路チェーンは、ＡＤＣ及びＡＤＣドライバを含み、ＡＤＣドライバは、スーパーソースフォロワを含む。図４は、本出願の非限定的な実施形態による、フォールデッドカスコード型スーパーソースフォロワ構成を有するＡＤＣドライバを図示する。ＡＤＣドライバ４００は、他の実現可能な実装の中でもとりわけ、図１及び図３の回路においてＡＤＣドライバとして使用することができる。
【００５２】
[0058]  ＡＤＣドライバ４００は、図３のＴＧＣ段３１８のようなＴＧＣ段によって発生した出力などの、入力信号を受信するように構成された入力端子４０２を含む。入力端子４０２は、ＮＭＯＳトランジスタ４０４のゲート（又は制御端末）に対応することができる。ＡＤＣドライバ４００の出力は、トランジスタ４０４のソースから得ることができる。トランジスタ４０４は、トランジスタ４０６に結合されている。
【００５３】
[0059]  ＡＤＣドライバ４００は、電流源Ｉ１及びＩ２と、抵抗器Ｒと、キャパシタＣと、トランジスタ４０８と、をさらに含む。抵抗器Ｒ及びキャパシタＣは、補償を提供して、ループのための位相マージンが確実に十分であるようにすることができるとともに、これを行うための任意の適切な値を有することができる。カスコードは、電圧ＶＢでバイアスをかけることができる。図示されているＡＤＣドライバ構造は、フィードバックを使用することにより比較的低い出力インピーダンスを供給することができ、一方、フォールデッドカスコード型構造は、高い出力電圧振幅を可能にし得る。このように、ソースフォロワに関連付けされた同じ出力抵抗は、出力電圧振幅を維持しながら、比較的小さなバイアス電流で実現することができる。したがって、ＡＤＣドライバは、他の構成に比べて消費する電力が比較的少ない場合がある。
【００５４】
[0060]  ＡＤＣドライバとしてスーパーソースフォロワを使用することは、少なくともいくつかの実施形態では、ＡＤＣドライバの電力を大幅に低減させるのに役立つ。スーパーソースフォロワは、負のフィードバックによって出力インピーダンスを低減させるが、電流を増加させることによってではなく、より小さい振幅をサポートすることを犠牲にしてこれを行う。本明細書に記載の実施形態によるフォールデッドカスコード型スーパーソースフォロワは、所与の出力インピーダンスを実現するために必要な電力消費を減らすことに関してスーパーソースフォロワの利点を示すが、さらに、フォールデッドカスケード型構造を有していないスーパーソースフォロワに比べて、振幅を大きくすることもまた可能にする。
【００５５】
[0061]  図４のＡＤＣドライバは、様々なタイプのＡＤＣとともに使用することができる。例として、図示されているＡＤＣドライバは、継続的近似化レジスタ（ＳＡＲ：successive approximation register）ＡＤＣとともに使用することができる。図示されているＡＤＣドライバをＳＡＲ  ＡＤＣと組み合わせることにより、高い出力電圧振幅と連動した低電力での動作を提供することができる。
【００５６】
[0062]  本出願の技術のいくつかの態様及び実施形態をこのように説明してきたが、当業者であれば様々な変更、修正、及び改良を容易に思い付くであろうことを理解されたい。このような変更、修正、及び改良は、本出願に記載する技術の趣旨及び範囲内にあることが意図されている。したがって、前述の実施形態は例としてのみ提示されたものであり、添付の特許請求の範囲及びその均等物の範囲内において、本発明の実施形態は、具体的に記載されたもの以外の方法で実践し得ることを理解されたい。
【００５７】
[0063]  説明したように、いくつかの態様は、１つ又は複数の方法として具体化することができる。方法の一部として実行される行為は、任意の適したやり方で順序付けることができる。したがって、行為が図示されているのとは異なる順序で実行される実施形態を構築することができ、それは、たとえ図示した実施形態では逐次的な行為として示されていたとしても、いくつかの行為を同時に実行することを含んでもよい。
【００５８】
[0064]  本明細書で定義し、使用するすべての定義は、辞書的定義、参照によって援用される文書中の定義、及び／又は定義された用語の通常の意味を対象とすることを理解されたい。
【００５９】
[0065]  本明細書及び特許請求の範囲で使用する場合、「及び／又は」という語句は、結合された要素のうちの「いずれか又は両方」、すなわち、結合的に存在する場合もあれば、離接的に存在する場合もある要素を意味することを理解されたい。
【００６０】
[0066]  本明細書及び特許請求の範囲で使用する場合、１つ又は複数の要素の列挙に言及する際の「少なくとも１つ」という語句は、要素の列挙内の要素のうちのいずれか１つ又はそれ以上から選択される少なくとも１つの要素を意味するが、要素の列挙内に具体的に列挙されたありとあらゆる要素のうちの少なくとも１つを必ずしも含まず、また、要素の列挙内の要素の任意の組み合わせを排除するものではないことを理解されたい。
【００６１】
[0067]  本明細書で使用する場合、数値に関連して使用される「の間（between）」という用語は、特段の記載がない限り両端の値を含むものとする。例えば、「ＡとＢとの間」は、特段の記載がない限り、ＡとＢとを含む。
【００６２】
[0068]  特許請求の範囲において、及び上記明細書においても、「備える、含む（comprising）」、「含む（including）」、「所持する（carrying）」、「有する（having）」、「含有する（containing）」、「伴う（involving）」、「保持する（holding）」、「で構成される（composed of）」などの移行句はすべて、オープンエンドであること、すなわち、含むがそれに限定されないことを意味することを理解されたい。「からなる（consisting of）」及び「から本質的になる（consisting essentially of）」という移行句のみが、それぞれクローズド又は半クローズドの移行句であるものとする。
【図１】
2020524013.tif 000003
【図２】
2020524013.tif 000004
【図３】
2020524013.tif 000005
【図４】
2020524013.tif 000006
【図５】
2020524013.tif 000007
【図６】
2020524013.tif 000008
【図７】
2020524013.tif 000009
【国際調査報告】
2020524013.tif 000010