(57)【要約】  本公開は、画素の補正回路を提供しており、駆動サブ回路、補正サブ回路、第１のスイッチングサブ回路および第２のスイッチングサブ回路を含む。前記駆動サブ回路は、制御端が第２のスイッチングサブ回路の第１の端に電気的に接続されており、第１の端が発光素子に電気的に接続されており、第２の端が電源に電気的に接続されている。前記補正サブ回路は、第１の端が前記駆動サブ回路の第１の端に電気的に接続されており、第２の端が前記駆動サブ回路の制御端に電気的に接続されている。前記第１のスイッチングサブ回路は、制御端が第１の信号入力端に電気的に接続されており、第１の端が前記駆動サブ回路の第１の端に電気的に接続されており、第２の端が初期電圧入力端に電気的に接続されている。前記第２のスイッチングサブ回路は、制御端が第２の信号入力端に電気的に接続されており、第１の端が前記駆動サブ回路の制御端に電気的に接続されており、第２の端がデータ信号入力端に電気的に接続されている。
2020522724.tif 000002
【特許請求の範囲】
【請求項１】
駆動サブ回路、補正サブ回路、第１のスイッチングサブ回路および第２のスイッチングサブ回路を含む画素の補正回路であって、
前記駆動サブ回路は、制御端が第２のスイッチングサブ回路の第１の端に電気的に接続されており、第１の端が発光素子に電気的に接続されており、第２の端が電源に電気的に接続されており、
前記補正サブ回路は、第１の端が前記駆動サブ回路の第１の端に電気的に接続されており、第２の端が前記駆動サブ回路の制御端に電気的に接続されており、
前記第１のスイッチングサブ回路は、制御端が第１の信号入力端に電気的に接続されており、第１の端が前記駆動サブ回路の第１の端に電気的に接続されており、第２の端が初期電圧入力端に電気的に接続されており、
前記第２のスイッチングサブ回路は、制御端が第２の信号入力端に電気的に接続されており、第１の端が前記駆動サブ回路の制御端に電気的に接続されており、第２の端がデータ信号入力端に電気的に接続されていることを特徴とする画素の補正回路。
【請求項２】
リセット段階において、前記第１のスイッチングサブ回路は、前記第１の信号入力端の制御でオン状態に配置されており、前記第２のスイッチングサブ回路は、前記第２の信号入力端の制御で所定時間内にオン状態に配置されており、
補正段階において、前記第１のスイッチングサブ回路は、前記第１の信号入力端の制御でオフ状態に配置されており、前記第２のスイッチングサブ回路は、前記第２の信号入力端の制御で所定時間内にオン状態に配置されていることを特徴とする請求項１に記載の画素の補正回路。
【請求項３】
データ書込み段階において、前記第１のスイッチングサブ回路は、前記第１の信号入力端の制御でオフ状態に配置されており、前記第２のスイッチングサブ回路は、前記第２の信号入力端の制御でオン状態に配置されており、
発光段階において、前記第１のスイッチングサブ回路は、前記第１の信号入力端の制御でオフ状態に配置されており、前記第２のスイッチングサブ回路は、前記第２の信号入力端の制御でオフ状態に配置されていることを特徴とする請求項２に記載の画素の補正回路。
【請求項４】
前記リセット段階の継続時間は、前記補正段階の継続時間よりも短く、
前記データ書込み段階の継続時間は、前記リセット段階の継続時間よりも短いことを特徴とする請求項３に記載の画素の補正回路。
【請求項５】
前記第２のスイッチングサブ回路は、前記データ信号入力端から、補正を行ったデータ電圧を受信するように配置されており、
前記補正を行ったデータ電圧は、前記駆動サブ回路の閾値電圧および移動度に基づいて決まるものであることを特徴とする請求項１に記載の画素の補正回路。
【請求項６】
前記駆動サブ回路は、駆動トランジスタを含み、
前記補正サブ回路は、補正容量を含み、
前記第１のスイッチングサブ回路は、第１のスイッチングトランジスタを含み、
前記第２のスイッチングサブ回路は、第２のスイッチングトランジスタを含み、
前記駆動トランジスタは、ゲートが前記駆動サブ回路の制御端に接続されており、ソースが前記駆動サブ回路の第１の端および第２の端の一方に接続されており、ドレインが前記駆動サブ回路の第１の端および第２の端の他方に接続されており、
前記補正容量は、一端が前記補正サブ回路の第１の端および第２の端の一方に接続されており、他端が前記補正サブ回路の第１の端および第２の端の他方に接続されており、
前記第１のスイッチングトランジスタは、ゲートが前記第１のスイッチングトランジスタサブ回路の制御端に接続されており、ソースが前記第１のスイッチングトランジスタサブ回路の第１の端および第２の端の一方に接続されており、ドレインが前記第１のスイッチングトランジスタサブ回路の第１の端および第２の端の他方に接続されており、
前記第２のスイッチングトランジスタは、ゲートが前記第２のスイッチングサブ回路の制御端に接続されており、ソースが前記第２のスイッチングサブ回路の第１の端および第２の端の一方に接続されており、ドレインが前記第２のスイッチングサブ回路の第１の端および第２の端の他方に接続されていることを特徴とする請求項１に記載の画素の補正回路。
【請求項７】
請求項１〜６のいずれか一項に記載の画素の補正回路を含むことを特徴とする表示パネル。
【請求項８】
コントローラーをさらに含み、
前記コントローラーは、
前記駆動サブ回路の現在の閾値電圧および現在の移動度を検出し、
前記駆動サブ回路の現在の閾値電圧および現在の移動度によって、閾値補正電圧および第１の移動度補正電圧を生成し、
前記閾値補正電圧が第１の所定閾値よりも大きい場合、前記閾値補正電圧および第１の移動度補正電圧によって、総補正電圧を生成し、
前記総補正電圧によって、前記補正回路に入力されたデータ電圧を補正するように配置されていることを特徴とする請求項７に記載の表示パネル。
【請求項９】
前記コントローラーは、さらに、
前記駆動サブ回路の移動度が変化した場合、前記現在の閾値電圧および変化後の移動度によって、第２の移動度補正電圧を生成し、
前記第１の移動度補正電圧と第２の移動度補正電圧との間の電圧差分が第２の所定閾値よりも大きい場合、前記第２の移動度補正電圧によって、前記総補正電圧を更新するように配置されていることを特徴とする請求項８に記載の表示パネル。
【請求項１０】
前記コントローラーは、さらに、
前記画素が電源切断によって発光を停止する際に、前記駆動サブ回路の電源切断時の閾値電圧および電源切断時の移動度を取得するとともに、メモリによって前記電源切断時の閾値電圧および前記電源切断時の移動度を記憶して、前記画素が電源再投入された場合、前記メモリに記憶された前記電源切断時の閾値電圧および前記電源切断時の移動度をそれぞれ初期閾値電圧および初期移動度とするように配置されていることを特徴とする請求項９に記載の表示パネル。
【請求項１１】
請求項１〜６のいずれか一項に記載の画素の補正回路によって画素補正を行う方法であって、
リセット段階において、前記第１のスイッチングサブ回路をオンに制御し、前記第２のスイッチングサブ回路を所定時間オンに制御することと、
補正段階において、前記第１のスイッチングサブ回路をオフに制御し、前記第２のスイッチングサブ回路を所定時間オンに制御することと、
を含むことを特徴とする方法。
【請求項１２】
データ書込み段階において、前記第１のスイッチングサブ回路をオフに制御し、前記第２のスイッチングサブ回路をオンに制御することと、
発光段階において、前記第１のスイッチングサブ回路および前記第２のスイッチングサブ回路をオフに制御することと、
をさらに含むことを特徴とする請求項１１に記載の方法。
【請求項１３】
前記リセット段階の継続時間は、前記補正段階の継続時間よりも短く、
前記データ書込み段階の継続時間は、前記リセット段階の継続時間よりも短いことを特徴とする請求項１２に記載の方法。
【請求項１４】
請求項７〜１０のいずれか一項に記載の表示パネルによって画素補正を行う方法であって、
前記駆動サブ回路の現在の閾値電圧および現在の移動度を検出することと、
前記駆動サブ回路の現在の閾値電圧および現在の移動度によって、閾値補正電圧および第１の移動度補正電圧を生成することと、
前記閾値補正電圧が第１の所定閾値よりも大きい場合、前記閾値補正電圧および第１の移動度補正電圧によって、総補正電圧を生成することと、
前記総補正電圧によって、前記データ信号入力端に入力されたデータ電圧を補正することと、
を含むことを特徴とする方法。
【請求項１５】
前記駆動サブ回路の移動度が変化した場合、前記現在の閾値電圧および変化後の移動度によって、第２の移動度補正電圧を生成することと、
前記第１の移動度補正電圧と第２の移動度補正電圧との間の電圧差分が第２の所定閾値よりも大きいか否かを判断することと、
前記第２の所定閾値よりも大きい場合、前記第２の移動度補正電圧によって、前記総補正電圧を更新することと、
をさらに含むことを特徴とする請求項１４に記載の方法。
【請求項１６】
前記画素が電源切断によって発光を停止する際に、前記駆動サブ回路の電源切断時の閾値電圧および電源切断時の移動度を取得するとともに、前記電源切断時の閾値電圧および前記電源切断時の移動度を記憶して、前記画素が電源再投入された場合、記憶された前記電源切断時の閾値電圧および前記電源切断時の移動度をそれぞれ初期閾値電圧および初期移動度とすることをさらに含むことを特徴とする請求項１５に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
本願は、２０１７年６月９日に提出した、出願番号が２０１７１０４３３１０８.３である中国特許出願の優先権を主張し、当該中国特許出願の全文を本文に引用している。
【０００２】
本公開は、表示制御技術分野に関し、特に、画素の補正回路、表示パネルおよび画素補正方法に関している。
【背景技術】
【０００３】
現在、２つ又は３つのスイッチングトランジスタを用いたＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、有機発光ダイオード）画素駆動回路は、殆んど可変電源の駆動方式を採用しており、いくつかの駆動回路が当該駆動方式を採用しなくてもよいが、容量の数量を増加する必要があり、これは、高い画素数の設計に大きな困難をもたらすことになる。また、いくつかの駆動回路においては、スイッチングトランジスタの接地設計を含めて、効果的な画素補正技術を実施し難い。
【０００４】
従って、現在のＯＬＥＤ画素駆動回路をさらに改善する必要がある。
【発明の概要】
【課題を解決するための手段】
【０００５】
本公開の第１の方面の実施例は、画素の補正回路を提出している。前記画素の補正回路は、駆動サブ回路、補正サブ回路、第１のスイッチングサブ回路および第２のスイッチングサブ回路を含む。前記駆動サブ回路は、制御端が第２のスイッチングサブ回路の第１の端に電気的に接続されており、第１の端が発光素子に電気的に接続されており、第２の端が電源に電気的に接続されている。前記補正サブ回路は、第１の端が前記駆動サブ回路の第１の端に電気的に接続されており、第２の端が前記駆動サブ回路の制御端に電気的に接続されている。前記第１のスイッチングサブ回路は、制御端が第１の信号入力端に電気的に接続されており、第１の端が前記駆動サブ回路の第１の端に電気的に接続されており、第２の端が初期電圧入力端に電気的に接続されている。前記第２のスイッチングサブ回路は、制御端が第２の信号入力端に電気的に接続されており、第１の端が前記駆動サブ回路の制御端に電気的に接続されており、第２の端がデータ信号入力端に電気的に接続されている。
【０００６】
本発明実施例の画素の補正回路によれば、２つのスイッチングサブ回路および１つの補正サブ回路を有する回路構成を用いることによって、関連な制御対策を組み合わせて、発光段階における画素の電流が閾値電圧Ｖｔｈからの影響を受けないようにしており、Ｖｔｈの変化を補正することができる。
【０００７】
一実施例において、リセット段階において、前記第１のスイッチングサブ回路は、前記第１の信号入力端の制御でオン状態にあり、前記第２のスイッチングサブ回路は、前記第２の信号入力端の制御で所定時間内にオン状態にあり、補正段階において、前記第１のスイッチングサブ回路は、前記第１の信号入力端の制御でオフ状態にあり、前記第２のスイッチングサブ回路は、前記第２の信号入力端の制御で所定時間内にオン状態にある。
【０００８】
一実施例において、データ書込み段階において、前記第１のスイッチングサブ回路は、前記第１の信号入力端の制御でオフ状態にあり、前記第２のスイッチングサブ回路は、前記第２の信号入力端の制御でオン状態にあり、発光段階において、前記第１のスイッチングサブ回路は、前記第１の信号入力端の制御でオフ状態にあり、前記第２のスイッチングサブ回路は、前記第２の信号入力端の制御でオフ状態にある。
【０００９】
一実施例において、前記リセット段階の継続時間は、前記補正段階の継続時間よりも短く、前記データ書込み段階の継続時間は、前記リセット段階の継続時間よりも短い。
【００１０】
一実施例において、前記第２のスイッチングサブ回路は、前記データ信号入力端から、補正を行ったデータ電圧を受信するように配置されており、前記補正を行ったデータ電圧は、前記駆動サブ回路の閾値電圧および移動度に基づいて決まるものである。
【００１１】
一実施例において、前記駆動サブ回路は、駆動トランジスタを含み、前記補正サブ回路は、補正容量を含み、前記第１のスイッチングサブ回路は、第１のスイッチングトランジスタを含み、前記第２のスイッチングサブ回路は、第２のスイッチングトランジスタを含む。
【００１２】
本公開の第２の方面の実施例は、表示パネルを提出している。前記表示パネルは、本公開の第１の方面の実施例に提出される画素の補正回路を含む。
【００１３】
一実施例において、前記表示パネルは、コントローラーをさらに含む。前記コントローラーは、前記第１のスイッチングサブ回路によって、前記駆動サブ回路の現在の閾値電圧および現在の移動度を検出し、前記駆動サブ回路の現在の閾値電圧および現在の移動度によって、閾値補正電圧および第１の移動度補正電圧を生成し、前記閾値補正電圧が第１の所定閾値よりも大きい場合、前記閾値補正電圧および第１の移動度補正電圧によって、総補正電圧を生成し、前記総補正電圧によって、前記補正回路に入力されたデータ電圧を補正するように配置されている。
【００１４】
一実施例において、前記コントローラーは、さらに、前記駆動サブ回路の移動度が変化した際に、前記現在の閾値電圧および変化後の移動度によって、第２の移動度補正電圧を生成し、前記第１の移動度補正電圧と第２の移動度補正電圧との間の電圧差分が第２の所定閾値よりも大きい場合、前記第２の移動度補正電圧によって、前記総補正電圧を更新するように配置されている。
【００１５】
一実施例において、前記コントローラーは、さらに、前記画素が電源切断によって発光を停止する際に、前記駆動サブ回路の電源切断時の閾値電圧および電源切断時の移動度を取得するとともに、メモリによって前記電源切断時の閾値電圧および前記電源切断時の移動度を記憶して、前記画素が電源再投入された場合、前記メモリに記憶された前記電源切断時の閾値電圧および前記電源切断時の移動度をそれぞれ初期閾値電圧および初期移動度とするように配置されている。
【００１６】
本公開の第３の方面の実施例は、本公開の第１の方面による画素の補正回路によって画素補正を行う方法を提出している。前記方法は、リセット段階において、前記第１のスイッチングサブ回路をオンに制御し、前記第２のスイッチングサブ回路を所定時間オンに制御することと、補正段階において、前記第１のスイッチングサブ回路をオフに制御し、前記第２のスイッチングサブ回路を所定時間オンに制御することと、を含む。
【００１７】
一実施例において、前記方法は、データ書込み段階において、前記第１のスイッチングサブ回路をオフに制御し、前記第２のスイッチングサブ回路をオンに制御することと、発光段階において、前記第１のスイッチングサブ回路および前記第２のスイッチングサブ回路をオフに制御することと、をさらに含む。
【００１８】
一実施例において、前記リセット段階の継続時間は、前記補正段階の継続時間よりも短く、前記データ書込み段階の継続時間は、前記リセット段階の継続時間よりも短い。
【００１９】
本公開の第４の方面の実施例は、本公開の第２の方面による表示パネルによって画素補正を行う方法を提出している。前記方法は、前記駆動サブ回路の現在の閾値電圧および現在の移動度を検出することと、前記駆動サブ回路の現在の閾値電圧および現在の移動度によって、閾値補正電圧および第１の移動度補正電圧を生成することと、前記閾値補正電圧が第１の所定閾値よりも大きい場合、前記閾値補正電圧および第１の移動度補正電圧によって、総補正電圧を生成することと、前記総補正電圧によって、前記データ信号入力端に入力されたデータ電圧を補正することと、を含む。
【００２０】
一実施例において、前記方法は、前記駆動サブ回路の移動度が変化した際に、前記現在の閾値電圧および変化後の移動度によって、第２の移動度補正電圧を生成することと、前記第１の移動度補正電圧と第２の移動度補正電圧との間の電圧差分が第２の所定閾値よりも大きいか否かを判断することと、前記第２の所定閾値よりも大きい場合、前記第２の移動度補正電圧によって、前記総補正電圧を更新することと、をさらに含む。
【００２１】
一実施例において、前記方法は、前記画素が電源切断によって発光を停止する際に、前記駆動サブ回路の電源切断時の閾値電圧および電源切断時の移動度を取得するとともに、前記電源切断時の閾値電圧および前記電源切断時の移動度を記憶し、前記画素が電源再投入された場合、記憶された前記電源切断時の閾値電圧および前記電源切断時の移動度をそれぞれ初期閾値電圧および初期移動度とすることをさらに含む。
【図面の簡単な説明】
【００２２】
【図１Ａ】本公開の実施例による画素の補正回路の模式図である。
【図１Ｂ】本公開の実施例による画素の補正回路の詳細模式図である。
【図２】本公開の一実施例による画素の補正回路の入力信号のシーケンス図である。
【図３】本公開の一実施例による画素の補正回路のリセット段階における状態模式図である。
【図４】本公開の一実施例による画素の補正回路の補正段階における状態模式図である。
【図５】本公開の一実施例による画素の補正回路のデータ書込み段階における状態模式図である。
【図６】本公開の一実施例による画素の補正回路の発光段階における状態模式図である。
【図７】本公開の実施例による表示パネルのブロック模式図である。
【図８】本公開の実施例による画素の補正方法のフローチャートである。
【図９】本公開の別の実施例による画素の補正方法のフローチャートである。
【図１０】本公開の更なる実施例による画素の補正方法のフローチャートである。
【発明を実施するための形態】
【００２３】
以下、本公開の実施例を詳細に説明し、前記実施例の例示は、図面に示されており、同じ又は類似な符号は、同じ又は類似な素子、あるいは、同じ又は類似な機能を有する素子を示している。以下、図面を参照して説明する実施例は、例示のものであり、本公開を解釈するためのものであり、本公開に対する制限と理解すべきではない。
【００２４】
以下、図面を参照し、本公開の実施例によって提出される画素の補正回路、表示パネルおよび画素の補正方法を説明している。
【００２５】
なお、本公開の実施例の画素は、ＯＬＥＤ画素又はＱＬＥＤ（Ｑｕａｎｔｕｍ  Ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅｓ、量子ドット発光ダイオード）画素等であってもよく、以下、ＯＬＥＤ画素を例として説明する。
【００２６】
図１Ａに示すように、本公開の実施例に提出される画素の補正回路は、駆動サブ回路１１０、補正サブ回路１２０、第１のスイッチングサブ回路１３０および第２のスイッチングサブ回路１４０を含む。
【００２７】
具体的には、駆動サブ回路１１０は、制御端が第２のスイッチングサブ回路１４０の第１の端に電気的に接続されており、第１の端が発光素子に電気的に接続されており、第２の端が電源ＶＤＤに電気的に接続されている。前記発光素子は、ＯＬＥＤ又はＱＬＥＤユニット等であってもよい。以下、ＯＬＥＤを発光素子の例示とする。
【００２８】
補正サブ回路１２０は、第１の端が駆動サブ回路１１０の第１の端に電気的に接続されており、第２の端が駆動サブ回路１１０の制御端に電気的に接続されている。
【００２９】
第１のスイッチングサブ回路１３０は、制御端が第１の信号入力端Ｇ２に電気的に接続されており、第１の端が駆動サブ回路１１０の第１の端に電気的に接続されており、第２の端が初期電圧入力端Ｖｉｎｉｔｉａｌに電気的に接続されている。
【００３０】
第２のスイッチングサブ回路１４０は、制御端が第２の信号入力端Ｓｃａｎに電気的に接続されており、第１の端が駆動サブ回路１１０の制御端に電気的に接続されており、第２の端がデータ信号入力端Ｄａｔａに電気的に接続されている。
【００３１】
図１Ｂに示すように、一実施例において、駆動サブ回路１１０は、駆動トランジスタＤｒＴを含んでよく、補正サブ回路１２０は、補正容量Ｃｓｔを含んでよく、第１のスイッチングサブ回路１３０は、第１のスイッチングトランジスタＴ１を含んでよく、第２のスイッチングサブ回路１４０は、第２のスイッチングトランジスタＴ２を含んでよい。以下の本公開に対する具体的な説明において、図１Ｂに示す実施例を例示として説明する。この実施例は例示のものであり、本公開の範囲を限定していないと理解すべきである。
【００３２】
具体的には、駆動サブ回路１１０において、駆動トランジスタＤｒＴは、ゲート、ソースおよびドレインを有しており、ただし、ゲートは、駆動ＤｒＴの制御端に対応しており、ソースは、駆動ＤｒＴの第１の端および第２の端の一方に対応しており、ドレインは、駆動ＤｒＴの第１の端および第２の端の他方に対応している（以下、駆動ＤｒＴの制御端、第１の端および第２の端と称して説明する）。ただし、駆動トランジスタＤｒＴの第２の端を介して電源電圧ＶＤＤを入力するように、駆動トランジスタＤｒＴの第２の端が電源に電気的に接続されており、そして、ＯＬＥＤに駆動電流を提供するように、駆動トランジスタＤｒＴの第１の端がＯＬＥＤのアノードに電気的に接続されている。
【００３３】
補正容量Ｃｓｔの第１の端は、駆動トランジスタＤｒＴの第１の端に電気的に接続されており、補正容量Ｃｓｔの第２の端は、駆動トランジスタＤｒＴの制御端に電気的に接続されており、補正容量Ｃｓｔは、駆動トランジスタＤｒＴの制御端と第１の端との間の電圧を記憶するためのものとして用いられる。
【００３４】
第１のスイッチングトランジスタＴ１は、ゲート、ソースおよびドレインを有しており、ただし、ゲートは、第１のスイッチングトランジスタＴ１の制御端に対応しており、ソースは、第１のスイッチングトランジスタＴ１の第１の端および第２の端の一方に対応しており、ドレインは、第１のスイッチングトランジスタＴ１の第１の端および第２の端の他方に対応している（以下、第１のスイッチングトランジスタＴ１の制御端、第１の端および第２の端と称して説明する）。第１のスイッチングトランジスタＴ１の第１の端は、駆動トランジスタＤｒＴの第１の端に電気的に接続されており、第１のスイッチングトランジスタＴ１の第２の端は、初期電圧入力端に電気的に接続されており、初期電圧入力端に入力された初期電圧はＶｉｎｉｔｉａｌである。
【００３５】
第２のスイッチングトランジスタＴ２は、ゲート、ソースおよびドレインを有しており、ただし、ゲートは、第２のスイッチングトランジスタＴ２の制御端に対応しており、ソースは、第２のスイッチングトランジスタＴ２の第１の端および第２の端の一方に対応しており、ドレインは、第２のスイッチングトランジスタＴ２の第１の端および第２の端の他方に対応している（以下、第２のスイッチングトランジスタＴ２の制御端、第１の端および第２の端と称して説明する）。第２のスイッチングトランジスタＴ２の第１の端は、駆動トランジスタＤｒＴの制御端に電気的に接続されており、第２のスイッチングトランジスタＴ２の第２の端は、データ信号入力端Ｄａｔａに電気的に接続されており、データ信号入力端Ｄａｔａからデータ電圧Ｖｄａｔａおよび参照電圧Ｖｒｅｆを入力することができる。
【００３６】
第１の信号入力端に入力された第１の制御信号Ｇ２を受信するように、第１のスイッチングトランジスタＴ１の制御端が第１の信号入力端に電気的に接続されている。第２の信号入力端に入力された第２の制御信号Ｓｃａｎを受信するように、第２のスイッチングトランジスタＴ２の制御端が第２の信号入力端に電気的に接続されている。
【００３７】
なお、駆動トランジスタＤｒＴ、第１のスイッチングトランジスタＴ１及び第２のスイッチングトランジスタＴ２は、いずれもＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ、フィルムトランジスタ）であることができ、ただし、駆動トランジスタＤｒＴの制御端、第１のスイッチングトランジスタＴ１の制御端および第２のスイッチングトランジスタＴ２の制御端は、いずれもＴＦＴのゲートに対応しており、駆動トランジスタＤｒＴの第１の端、第１のスイッチングトランジスタＴ１の第１の端および第２のスイッチングトランジスタＴ２の第１の端は、ＴＦＴのソースおよびドレインの一方に対応しており、駆動トランジスタＤｒＴの第２の端、第１のスイッチングトランジスタＴ１の第２の端および第２のスイッチングトランジスタＴ２の第２の端は、ソースおよびドレインの他方に対応している。以下の例示において、駆動トランジスタＤｒＴの第１の端は、ＴＦＴのソースに対応している。
【００３８】
本公開の一実施例において、上記補正回路によって、駆動トランジスタＤｒＴの閾値電圧を補正することができる。具体的には、リセット段階において、第１の信号入力端は、第１のスイッチングトランジスタＴ１をオンに制御し、第２の信号入力端は、第２のスイッチングトランジスタＴ２を所定時間オンに制御する；補正段階において、第１の信号入力端は、第１のスイッチングトランジスタＴ１をオフに制御し、第２の信号入力端は、第２のスイッチングトランジスタＴ２を所定時間オンに制御する；データ書込み段階において、第１の信号入力端は、第１のスイッチングトランジスタＴ１をオフに制御し、第２の信号入力端は、第２のスイッチングトランジスタＴ２をオンに制御する；発光段階において、第１の信号入力端は、第１のスイッチングトランジスタＴ１をオフに制御し、第２の信号入力端は、第２のスイッチングトランジスタＴ２をオフに制御する。
【００３９】
図２に示すように、リセット段階は第１の時間帯ｔ１に対応し、補正段階は第２の時間帯ｔ２に対応し、データ書込み段階は第３の時間帯ｔ３に対応し、発光段階は第４の時間帯ｔ４に対応することができる。ただし、第１の時間帯は、第２の時間帯よりも短くてもよく、第３の時間帯は、第１の時間帯よりも短くてもよく、すなわち、リセット段階の継続時間は、補正段階の継続時間よりも短く、データ書込み段階の継続時間よりも長くてもよい。
【００４０】
図２および図３に示すように、リセット段階であるｔ１時期において、第１の制御信号Ｇ２は高レベルであり、第２の制御信号Ｓｃａｎは、所定時間内に高レベルを維持し、他の時間に低レベルを維持し、これにより、第１のスイッチングトランジスタＴ１を継続的にオンに制御し、第２のスイッチングトランジスタＴ２を所定時間オンに制御することができる。そして、所定時間内において、データ信号入力端Ｄａｔａに参照電圧Ｖｒｅｆが入力され、これにより、駆動トランジスタＤｒＴの制御端の電圧がＶｒｅｆであり、駆動トランジスタＤｒＴの第１の端の電圧がＶｉｎｉｔｉａｌ＋Ａであるように制御することができ、ただし、Ａは、電源端と初期電圧入力端との間の電流による電圧降下である。
【００４１】
図２および図４に示すように、補正段階であるｔ２時期において、第１の制御信号Ｇ２は低レベルであり、第２の制御信号Ｓｃａｎは、所定時間内に高レベルを維持し、他の時間に低レベルを維持し、これにより、第１のスイッチングトランジスタＴ１をオフに制御し、第２のスイッチングトランジスタＴ２を所定時間オンに制御することができる。ただし、図４には、点線によって示すスイッチングトランジスタがオフ状態にあり、以下にも同様である。これにより、駆動トランジスタＤｒＴの制御端の電圧がＶｒｅｆであり、駆動トランジスタＤｒＴの第１の端の電圧がＶｒｅｆ−Ｖｔｈであるように制御することができ、ただし、Ｖｔｈは、駆動トランジスタＤｒＴの閾値電圧である。すなわち、補正容量Ｃｓｔ両端の電圧差分はＶｔｈであり、これにより、補正容量Ｃｓｔによって当該閾値電圧Ｖｔｈを記憶することができる。
【００４２】
図２および図５に示すように、データ書込み段階であるｔ３時期において、第１の制御信号Ｇ２は低レベルであり、第２の制御信号Ｓｃａｎは高レベルであり、且つ、データ信号入力端Ｄａｔａにデータ電圧Ｖｄａｔａが入力されており、これにより、第１のスイッチングトランジスタＴ１をオフに制御し、第２のスイッチングトランジスタＴ２をオンに制御することができる。これにより、駆動トランジスタＤｒＴの制御端の電圧がＶｄａｔａであり、駆動トランジスタＤｒＴの第１の端の電圧がＶｒｅｆ−Ｖｔｈ＋ａ(Ｖｄａｔａ−Ｖｒｅｆ)＋△Ｖであるように制御することができ、ただし、△Ｖは、データ書込み段階における駆動トランジスタＤｒＴの漏電による電圧差分であり、ａは、データ書込み段階において容量による電圧配分効果のため補正容量Ｃｓｔの両端に配分された電圧の割合である。
【００４３】
図２および図６に示すように、発光段階であるｔ４時期において、第１の制御信号Ｇ２は低レベルであり、第２の制御信号Ｓｃａｎは低レベルであり、これにより、第１のスイッチングトランジスタＴ１および第２のスイッチングトランジスタＴ２をいずれもオフに制御することができる。これにより、駆動トランジスタＤｒＴの制御端と第１の端との間の電圧Ｖｇｓ＝(１−ａ)(Ｖｄａｔａ−Ｖｒｅｆ)＋Ｖｔｈ−△Ｖであるように制御することができる。そして、ＯＬＥＤに流す電流Ｉｏｌｅｄ＝１／２×Ｋｕ(Ｖｇｓ−Ｖｔｈ)２＝１／２×Ｋｕ((１−ａ)(Ｖｄａｔａ−Ｖｒｅｆ)−△Ｖ)２であり、ただし、Ｋｕは、駆動トランジスタＤｒＴの移動度に関するパラメーターである。すなわち、Ｉｏｌｅｄは、パラメーターＫｕ、Ｖｄａｔａ、Ｖｒｅｆおよび△Ｖ等に関連しており、駆動トランジスタＤｒＴの閾値電圧Ｖｔｈに関連していない。
【００４４】
一実施例において、第２のスイッチングトランジスタＴ２は、データ信号入力端Ｄａｔａから、補正が行われたデータ電圧を受信するように配置されてもよい。ただし、前記補正が行われたデータ電圧は、駆動トランジスタＤｒＴの閾値電圧および移動度に基づいて決まるものである。これは、以下に説明される外部補正に対応している。
【００４５】
本公開の実施例における画素の補正回路によれば、上記２つのスイッチングトランジスタＴ１、Ｔ２および１つの補正容量Ｃｓｔを用いた回路構成によって、Ｔ１、Ｔ２に対する制御対策を組合せて、画素の発光段階における電流が駆動トランジスタＤｒＴの閾値電圧Ｖｔｈからの影響を受けないようにしており、これにより、Ｖｔｈの変化を補正し、当該補正回路は、回路構成が簡単であるとともに、補正のリアルタイム性が高く、表示パネルが残像を表示するという課題を効果的に改善し、表示パネルの表示効果を大きく向上することができる。
【００４６】
上記実施例に対応し、本公開は、表示パネルをさらに提供している。
【００４７】
図７に示すように、本公開の実施例の表示パネル１００は、上記画素の補正回路１０を含んでいる。
【００４８】
本公開の実施例における表示パネルによれば、上記画素の補正回路によって、残像を表示するという課題を効果的に改善し、表示効果を良好にすることができる。
【００４９】
また、本公開の実施例の画素の補正回路以外、外部補正を実施してもよく、すなわち、補正回路が受信するデータ電圧を補正し、補正精度をさらに向上する。具体的には、表示パネル１００にコントローラーを設置することによって例示的に実現することができる。
【００５０】
具体的には、前記コントローラーは、表示パネルに含まれる本公開の実施例による画素の補正回路に電気的に接続されることができ、例えば、補正回路の第１のスイッチングトランジスタＴ１および第２のスイッチングトランジスタＴ２に電気的に接続されることができる。コントローラーは、駆動トランジスタＤｒＴの現在の閾値電圧Ｖｔｈおよび現在の移動度Ｍｏｂを検出し（例えば、第１のスイッチングトランジスタＴ１によって検出する）、駆動トランジスタＤｒＴの現在の閾値電圧Ｖｔｈおよび現在の移動度Ｍｏｂによって閾値補正電圧△Ｖｔｈおよび第１の移動度補正電圧△Ｖｍｏｂを生成することができる。
【００５１】
ただし、閾値補正電圧△Ｖｔｈが第１の所定閾値よりも大きい場合、コントローラーは、閾値補正電圧△Ｖｔｈおよび第１の移動度補正電圧△Ｖｍｏｂによって、総補正電圧を生成し、総補正電圧によって、データ信号入力端に入力されたデータ電圧Ｖｄａｔａを補正することができる。本公開の一実施例において、閾値補正電圧△Ｖｔｈが０.５Ｖよりも大きい場合、ＯＬＥＤに流れる電流Ｉｏｌｅｄは、Ｖｔｈからの影響を無視できなくなる。この場合、発光段階において、データ電圧にｋ△Ｖｔｈを加算し、即ち、データ電圧をＶｄａｔａ＋ｋ△Ｖｔｈ＋△Ｖｍｏｂにすることができ、ただし、ｋは補正係数であり、当該補正係数ｋは、その以降の調整によって取得され、数値範囲は０〜１である。
【００５２】
駆動トランジスタＤｒＴの移動度が温度によって大きく影響されるため、駆動トランジスタＤｒＴの移動度が変化した場合、例えば、ｄａｔａ ｂｌａｃｋ時間において、即ち、各フレームにおける、データを書き込まない時間において、移動度補正電圧を取得し直し、総補正電圧を更新することができる。具体的には、コントローラーは、駆動トランジスタＤｒＴの移動度が変化した際に、現在の閾値電圧および変化した移動度によって、第２の移動度補正電圧△Ｖｍｏｂ＿ｎｅｗを生成し、第１の移動度補正電圧△Ｖｍｏｂと第２の移動度補正電圧△Ｖｍｏｂ＿ｎｅｗとの間の電圧差分が第２の所定閾値よりも大きい場合に、第２の移動度補正電圧△Ｖｍｏｂ＿ｎｅｗによって、総補正電圧を更新することができる。すなわち、移動度補正電圧の変化が大きければ、新たに取得される移動度補正電圧によってデータ電圧を補正することができる。本公開の一実施例において、全ての行の駆動トランジスタＤｒＴの移動度を取得した後に、次のフレームの発光段階において、データ電圧は、Ｖｄａｔａ＋ｋ△Ｖｔｈ＋△Ｖｍｏｂ＿ｎｅｗとなることができる。
【００５３】
画素が電源切断によって発光を停止し、例えば、ＯＬＥＤ表示パネルが電源切断によって発光を停止する際に、コントローラーは、駆動トランジスタＤｒＴの電源切断時の閾値電圧および電源切断時の移動度を取得し、メモリによって電源切断時の閾値電圧および電源切断時の移動度を記憶し、これにより、画素が電源再投入された場合、メモリに記憶された電源切断時の閾値電圧および電源切断時の移動度をそれぞれ初期閾値電圧および初期移動度とし、表示パネルが再度表示する際に、当該初期閾値電圧および初期移動度によって、データ電圧を補正する対策を更に行うことができる。
【００５４】
以上のように、外部補正と補正回路を組み合わせて混合補正を行うことによって、補正精度を効果的に向上することができ、表示パネルの表示効果をさらに向上することができる。
【００５５】
上記実施例に対し、本公開は、上記画素の補正回路によって画素補正を行う方法をさらに提出している。
【００５６】
図１Ｂを参照し、画素の補正回路は、第１の端および第２の端を有し、第２の端が電源に電気的に接続される駆動トランジスタＤｒＴと、第１の端が駆動トランジスタＤｒＴの第１の端に電気的に接続され且つ第２の端が駆動トランジスタＤｒＴの制御端に電気的に接続される補正容量Ｃｓｔと、第１の端が駆動トランジスタＤｒＴの第１の端に電気的に接続され且つ第２の端が初期電圧入力端に電気的に接続される第１のスイッチングトランジスタＴ１と、第１の端が駆動トランジスタＤｒＴの制御端に電気的に接続され且つ第２の端がデータ信号入力端に電気的に接続される第２のスイッチングトランジスタＴ２と、を含んでいる。
【００５７】
図８に示すように、前記方法は、以下のステップを含む：
【００５８】
Ｓ１、リセット段階において、前記第１のスイッチングトランジスタをオンに制御し、前記第２のスイッチングトランジスタを所定時間オンに制御する。
【００５９】
本公開の実施例において、図１Ｂを参照し、第１のスイッチングトランジスタＴ１の制御端に第１の制御信号Ｇ２が入力され、第２のスイッチングトランジスタＴ２の制御端に第２の制御信号Ｓｃａｎが入力され、第１の制御信号Ｇ２と第２の制御信号Ｓｃａｎとのレベルを変更することによって、第１のスイッチングトランジスタおよび第２のスイッチングトランジスタをオン・オフに制御することができる。
【００６０】
Ｓ２、補正段階において、前記第１のスイッチングトランジスタをオフに制御し、前記第２のスイッチングトランジスタを所定時間オンに制御する。
【００６１】
図９に示すように、前記方法は、以下のステップを更に含んでもよい：
【００６２】
Ｓ３、データ書込み段階において、第１のスイッチングトランジスタをオフに制御し、第２のスイッチングトランジスタをオンに制御する。
【００６３】
Ｓ４、発光段階において、第１のスイッチングトランジスタおよび第２のスイッチングトランジスタをオフに制御する。
【００６４】
ただし、図２に示すように、リセット段階は第１の時間帯ｔ１に対応し、補正段階は第２の時間帯ｔ２に対応し、データ書込み段階は第３の時間帯ｔ３に対応し、発光段階は第４の時間帯ｔ４に対応することができる。ただし、第１の時間帯は第２の時間帯よりも短く、第３の時間帯は第１の時間帯よりも短くてもよい。即ち、リセット段階の継続時間は、補正段階の継続時間よりも短く且つデータ書込み段階の継続時間よりも長くてもよい。
【００６５】
図２および図３に示すように、リセット段階であるｔ１時期において、第１の制御信号Ｇ２は、高レベルであり、第２の制御信号Ｓｃａｎは、所定時間内に高レベルを維持し、他の時間に低レベルを維持し、これにより、第１のスイッチングトランジスタＴ１を継続的にオンに制御し、第２のスイッチングトランジスタＴ２を所定時間オンに制御することができる。さらに、所定時間内において、データ信号入力端Ｄａｔａに参照電圧Ｖｒｅｆが入力され、これにより、駆動トランジスタＤｒＴの制御端の電圧がＶｒｅｆであり、駆動トランジスタＤｒＴの第１の端の電圧がＶｉｎｉｔｉａｌ＋Ａであるように制御することができ、ただし、Ａは、電源端と初期電圧入力端との間の電流による電圧降下である。
【００６６】
図２および図４に示すように、補正段階であるｔ２時期において、第１の制御信号Ｇ２は、低レベルであり、第２の制御信号Ｓｃａｎは、所定時間内に高レベルを維持し、他の時間に低レベルを維持し、これにより、第１のスイッチングトランジスタＴ１をオフに制御し、第２のスイッチングトランジスタＴ２を所定時間オンに制御することができる。ただし、図４には、点線によって示すスイッチングトランジスタがオフ状態にあり、以下にも同様である。これにより、駆動トランジスタＤｒＴの制御端の電圧がＶｒｅｆであり、駆動トランジスタＤｒＴの第１の端の電圧がＶｒｅｆ−Ｖｔｈであるように制御することができ、ただし、Ｖｔｈは、駆動トランジスタＤｒＴの閾値電圧である。すなわち、補正容量Ｃｓｔ両端の電圧差分はＶｔｈであり、これにより、補正容量Ｃｓｔによって当該閾値電圧Ｖｔｈを記憶することができる。
【００６７】
図２および図５に示すように、データ書込み段階であるｔ３時期において、第１の制御信号Ｇ２は低レベルであり、第２の制御信号Ｓｃａｎは高レベルであり、且つ、データ信号入力端Ｄａｔａにデータ電圧Ｖｄａｔａが入力されており、これにより、第１のスイッチングトランジスタＴ１をオフに制御し、第２のスイッチングトランジスタＴ２をオンに制御することができる。これにより、駆動トランジスタＤｒＴの制御端の電圧がＶｄａｔａであり、駆動トランジスタＤｒＴの第１の端の電圧がＶｒｅｆ−Ｖｔｈ＋ａ(Ｖｄａｔａ−Ｖｒｅｆ)＋△Ｖであるように制御することができ、ただし、△Ｖは、データ書込み段階における駆動トランジスタＤｒＴの漏電による電圧差分であり、ａは、データ書込み段階において容量による電圧配分効果のため補正容量Ｃｓｔの両端に配分された電圧の割合である。
【００６８】
図２および図６に示すように、発光段階であるｔ４時期において、第１の制御信号Ｇ２は低レベルであり、第２の制御信号Ｓｃａｎは低レベルであり、これにより、第１のスイッチングトランジスタＴ１および第２のスイッチングトランジスタＴ２をオフに制御することができる。これにより、駆動トランジスタＤｒＴの制御端と第１の端との間の電圧Ｖｇｓ＝(１−ａ)(Ｖｄａｔａ−Ｖｒｅｆ)＋Ｖｔｈ−△Ｖであるように制御することができる。そして、ＯＬＥＤに流れる電流Ｉｏｌｅｄ＝１／２×Ｋｕ(Ｖｇｓ−Ｖｔｈ)２＝１／２×Ｋｕ((１−ａ)(Ｖｄａｔａ−Ｖｒｅｆ)−△Ｖ)２であり、ただし、Ｋｕは、駆動トランジスタＤｒＴの移動度に関するパラメーターである。すなわち、Ｉｏｌｅｄは、パラメーターＫｕ、Ｖｄａｔａ、Ｖｒｅｆおよび△Ｖ等に関連しており、駆動トランジスタＤｒＴの閾値電圧Ｖｔｈに関連していない。
【００６９】
本公開の実施例の画素の補正方法によって、上記２つのスイッチングトランジスタＴ１、Ｔ２および１つの補正容量Ｃｓｔを用いた回路構成によって、リセット段階および補正段階におけるＴ１、Ｔ２に対する制御対策を組合せて、画素の発光段階における電流が駆動トランジスタＤｒＴの閾値電圧Ｖｔｈからの影響を受けないようにしており、Ｖｔｈの変化を補正することができ、当該補正方法によって、回路構成が簡単になるとともに、補正のリアルタイム性が高く、表示パネルが残像を表示するという課題を効果的に改善し、表示パネルの表示効果を大きく向上することができる。
【００７０】
補正精度をさらに向上するために、本公開は、上記本公開の実施例による表示パネルによって画素補正を行う方法をさらに提出している。
【００７１】
図１０に示すように、前記方法は、以下のステップを含む：
【００７２】
Ｓ１０１：駆動トランジスタの現在の閾値電圧および現在の移動度を検出する（例えば、第１のスイッチングトランジスタによって検出する）。
【００７３】
Ｓ１０２：駆動トランジスタの現在の閾値電圧および現在の移動度により、閾値補正電圧および第１の移動度補正電圧を生成して電圧を補正する。
【００７４】
駆動トランジスタＤｒＴの現在の閾値電圧Ｖｔｈおよび現在の移動度Ｍｏｂを検出し、閾値補正電圧△Ｖｔｈおよび第１の移動度補正電圧△Ｖｍｏｂをさらに算出して取得する。
【００７５】
Ｓ１０３：閾値補正電圧が第１の所定閾値よりも大きい場合に、閾値補正電圧および第１の移動度補正電圧によって総補正電圧を生成する。
【００７６】
ただし、第１の所定閾値は、０.５Ｖであり、△Ｖｔｈ＞０.５Ｖである場合、ＯＬＥＤに流れる電流Ｉｏｌｅｄは、Ｖｔｈからの影響を無視できなくなる。この場合、発光段階において、データ電圧にｋ△Ｖｔｈを加算することができる。
【００７７】
Ｓ１０４：総補正電圧によって、データ信号入力端に入力されたデータ電圧を補正する。
具体的には、補正後のデータ電圧は、Ｖｄａｔａ＋ｋ△Ｖｔｈ＋△Ｖｍｏｂであり、ただし、ｋは補正係数であり、当該補正係数ｋは、その以降の調整によって取得され、その数値範囲は、０〜１である。
【００７８】
Ｓ１０５：駆動トランジスタの移動度が変化した際に、現在の閾値電圧および変化後の移動度によって、第２の移動度補正電圧を生成する。
【００７９】
駆動トランジスタＤｒＴの移動度が温度によって大きく影響されるため、駆動トランジスタＤｒＴの移動度が変化した場合、例えば、ｄａｔａ ｂｌａｃｋ時間において、即ち、各フレームにおける、データを書き込まない時間において、移動度補正電圧を取得し直し、総補正電圧を更新することができる。前回に検出した駆動トランジスタの前回の閾値電圧を基準として、第２の移動度補正電圧△Ｖｍｏｂ＿ｎｅｗを生成することができる。
【００８０】
Ｓ１０６：第１の移動度補正電圧と第２の移動度補正電圧との間の電圧差分が第２の所定閾値よりも大きいか否かを判断する。
【００８１】
Ｓ１０７：第２の所定閾値よりも大きい場合、第２の移動度補正電圧によって、総補正電圧を更新する。
【００８２】
すなわち、移動度補正電圧の変化が大きければ、新たに取得した移動度補正電圧によってデータ電圧を補正することができる。本公開の一実施例において、全ての行の駆動トランジスタＤｒＴの移動度を取得した後に、次のフレームの発光段階において、データ電圧は、Ｖｄａｔａ＋ｋ△Ｖｔｈ＋△Ｖｍｏｂ＿ｎｅｗとなることができる。
【００８３】
画素が電源切断によって発光を停止し、例えば、ＯＬＥＤ表示パネルが電源切断によって発光を停止する際に、駆動トランジスタＤｒＴの電源切断時の閾値電圧および電源切断時の移動度を取得し、当該電源切断時の閾値電圧および電源切断時の移動度を記憶し、これにより、画素が電源再投入された場合、記憶された電源切断時の閾値電圧および電源切断時の移動度をそれぞれ初期閾値電圧および初期移動度とし、表示パネルが再度表示する際に、当該初期閾値電圧および初期移動度によって、データ電圧を補正する対策を更に行うことができる。
【００８４】
以上のように、外部補正と補正回路を組み合わせて混合補正を行うことによって、補正精度を効果的に向上することができ、表示パネルの表示効果をさらに向上することができる。
【００８５】
本公開の説明において、「中心」、「縦方向」、「横方向」、「長さ」、「幅」、「厚さ」、「上」、「下」、「前」、「後」、「左」、「右」、「鉛直」、「水平」、「頂」、「底」、「内」、「外」、「時計回り」、「逆時計回り」、「軸方向」、「径方向」、「周方向」などの方向又は位置関係を示す用語は、図面に基づく方向又は位置関係であり、本公開の説明便宜上、簡単に説明するもののみであり、該当する装置又は素子が必ず特定な方向を有し、特定な方向に構成および操作を行うことに限らず、本公開に対する制限ではない、と理解すべきである。
【００８６】
また、「第１の」、「第２の」という用語は、目的を説明するもののみであり、相対的な重要性を示しあるいは技術特徴の数量を示すと理解すべきではない。これにより、「第１の」、「第２の」が限定される特徴は、当該特徴を少なくとも１つ含むことを示すことができる。本公開の説明において、具体的な限定がない限り、「複数」とは、少なくとも２つであり、例えば、２つ、３つなどである。
【００８７】
本公開において、明確な規定および限定がない限り、「実装」、「電気的に接続する」、「接続」、「固定」などの用語を広く理解すべきであり、例えば、明確な限定がない限り、固定して接続されてもよく、取り外し可能に接続されてもよく、一体に接続されてもよく、機械的に接続されてもよく、電気的に接続されてもよく、直接に電気的に接続されてもよく、中間媒体を介して間接的に電気的に接続されてもよく、２つの内部接続又は２つの素子の相互作用関係であってもよい。当業者にとって、具体的な状況によって本公開における上記用語の具体的な意味を理解することができる。
【００８８】
本公開において、明確な規定および限定がない限り、第１の特徴が第２の特徴の「上」又は「下」にあるとは、第１の特徴と第２の特徴とが直接的に接触してもよく、あるいは、第１の特徴と第２の特徴とが中間媒体を介して間接的に接触してもよい。そして、第１の特徴が第２の特徴の「上」、「上方」および「上面」にあるとは、第１の特徴が第２の特徴の真上方又は斜上方にあり、あるいは、第１の特徴の水平高さが第２の特徴よりも高いということである。第１の特徴が第２の特徴の「下」、「下方」および「下面」にあるとは、第１の特徴が第２の特徴の真下方又は斜下方にあり、あるいは、第１の特徴の水平高さが第２の特徴よりも低いということである。
【００８９】
本明細書の説明において、「一実施例」、「いくつかの実施例」、「例示」、「具体的な例示」又は「いくつかの例示」等の用語を参照する説明は、当該実施例又は例示を組み合わせて説明した具体的な特徴、構成、材料又は特徴が、本公開の少なくとも一つの実施例又は例示に含まれることを示す。本明細書において、上記用語に対する例示的な記述は、必ず同じ実施例又は例示に対するものではない。そして、説明される具体的な特徴、構成、材料又は特徴は、いずれか１つ又は複数の実施例又は例示に適宜に組み合わせることができる。また、互いに矛盾しない場合、当業者は、本明細書に記載された異なる実施例又は例示、および異なる実施例又は例示の特徴を組合せることができる。
【００９０】
上記に本公開の実施例が示され説明されているが、上記実施例が例示的なものであると理解すべきであり、本公開を制限するものであると理解すべきではない。当業者は、本公開の範囲内に上記実施例に変更、補正、切替および変形を行うことができる。
【符号の説明】
【００９１】
10  ＯＬＥＤ画素の補正回路
【図１Ａ】
2020522724.tif 000003
【図１Ｂ】
2020522724.tif 000004
【図２】
2020522724.tif 000005
【図３】
2020522724.tif 000006
【図４】
2020522724.tif 000007
【図５】
2020522724.tif 000008
【図６】
2020522724.tif 000009
【図７】
2020522724.tif 000010
【図８】
2020522724.tif 000011
【図９】
2020522724.tif 000012
【図１０】
2020522724.tif 000013
【国際調査報告】
2020522724.tif 000014
2020522724.tif 000015
2020522724.tif 000016
2020522724.tif 000017
2020522724.tif 000018
2020522724.tif 000019