(57)【要約】  発光デバイスと、第1のノードの電位に応じて第1の電源から前記発光デバイスに供給される駆動電流の量を制御するための駆動トランジスタと、第2のノードの電位の変化に応じて前記第1のノードの前記電位の変化を引き起こすための記憶コンデンサと、第1の走査線の信号の有効に応じてデータ線の電圧を前記第2のノードに伝送するための第1の回路と、第2の走査線の信号の有効に応じて前記駆動トランジスタをダイオード接続状態に入らせるための第2の回路と、第3の走査線の信号の有効に応じて、前記駆動電流が前記駆動トランジスタと前記発光デバイスを通じて前記第1の電源から第2の電源に流れることを許容する経路を提供するための第3の回路と、を含む画素回路。
2020527733.tif 000002
【特許請求の範囲】
【請求項１】
発光デバイスと、
第1のノードの電位に応じて第1の電源から前記発光デバイスに供給される駆動電流の量を制御するための駆動トランジスタと、
第2のノードの電位の変化に応じて前記第1のノードの前記電位の変化を引き起こすための記憶コンデンサと、
第1の走査線の信号の有効に応じてデータ線の電圧を前記第2のノードに伝送するための第1の回路と、
第2の走査線の信号の有効に応じて前記駆動トランジスタをダイオード接続状態に入らせるための第2の回路と、
第3の走査線の信号の有効に応じて、前記駆動電流が前記駆動トランジスタと前記発光デバイスを通じて前記第1の電源から第2の電源に流れることを許容する経路を提供するための第3の回路と、
を含む画素回路。
【請求項２】
前記駆動トランジスタは、前記第1のノードに接続されるゲートと、第3のノードに接続されるドレインと、を含む、請求項1に記載の画素回路。
【請求項３】
前記記憶コンデンサは、前記第1のノードと前記第2のノードの間に接続される、請求項2に記載の画素回路。
【請求項４】
前記第1の回路は、前記第1の走査線に接続されるゲートと、前記データ線に接続される第1のターミナルと、前記第2のノードに接続される第2のターミナルと、を含む第1のトランジスタを含む、請求項3に記載の画素回路。
【請求項５】
前記第2の回路は、前記第2の走査線に接続されるゲートと、前記第1のノードに接続される第1のターミナルと、前記第3のノードに接続される第2のターミナルと、を含む第2のトランジスタを含む、請求項4に記載の画素回路。
【請求項６】
前記第3の回路は、前記第3の走査線に接続されるゲートと、前記第3のノードに接続される第1のターミナルと、第4のノードに接続される第2のターミナルと、を含む第3のトランジスタを含む、請求項5に記載の画素回路。
【請求項７】
前記画素回路は、前記第2のノードと前記第4のノードの間に接続され、前記第2の走査線の前記信号の有効に応じて前記第2のノードと前記第4のノードとを導通させるための第4のトランジスタをさらに含む、請求項6に記載の画素回路。
【請求項８】
前記駆動トランジスタは、P型のトランジスタであり、前記第1の電源に接続されるソースを含み、かつ前記発光デバイスは、前記第4のノードと前記第2の電源の間に接続される、請求項6に記載の画素回路。
【請求項９】
前記駆動トランジスタは、N型のトランジスタであり、前記第2の電源に接続されるソースを含み、かつ前記発光デバイスは、前記第1の電源と前記第4のノードの間に接続される、請求項6に記載の画素回路。
【請求項１０】
前記発光デバイスは、有機発光ダイオードを含む、請求項1から9の何れか1項に記載の画素回路。
【請求項１１】
第1の走査信号を伝送するための複数の第1の走査線と、
第2の走査信号を伝送するための複数の第2の走査線と、
第3の走査信号を伝送するための複数の第3の走査線と、
電圧信号を伝送するための複数のデータ線と、
アレイに配置する複数の画素と、
を含み、前記画素の各々は、
発光デバイスと、
第1のノードの電位に応じて第1の電源から前記発光デバイスに供給される駆動電流の量を制御するための駆動トランジスタと、
第2のノードの電位の変化に応じて前記第1のノードの前記電位の変化を引き起こすための記憶コンデンサと、
前記複数の第1の走査線のうち対応する1本の第1の走査信号の有効に応じて前記複数のデータ線のうち対応する1本の電圧信号を前記第2のノードに伝送するための第1の回路と、
前記複数の第2の走査線のうち対応する1本の第2の走査信号の有効に応じて前記駆動トランジスタをダイオード接続状態に入らせるための第2の回路と、
前記複数の第3の走査線のうち対応する1本の第3の走査信号の有効に応じて、前記駆動電流が前記駆動トランジスタと前記発光デバイスを通じて前記第1の電源から第2の電源に流れることを許容する経路を提供するための第3の回路と、
を含む、アレイ基板。
【請求項１２】
前記駆動トランジスタは、前記第1のノードに接続されるゲートと、第3のノードに接続されるドレインと、を含む、請求項11に記載のアレイ基板。
【請求項１３】
前記記憶コンデンサは、前記第1のノードと前記第2のノードの間に接続される、請求項12に記載のアレイ基板。
【請求項１４】
前記第1の回路は、前記対応する1本の第1の走査線に接続されるゲートと、前記対応する1本のデータ線に接続される第1のターミナルと、前記第2のノードに接続される第2のターミナルと、を含む第1のトランジスタを含む、請求項13に記載のアレイ基板。
【請求項１５】
前記第2の回路は、前記対応する1本の第2の走査線に接続されるゲートと、前記第1のノードに接続される第1のターミナルと、前記第3のノードに接続される第2のターミナルと、を含む第2のトランジスタを含む、請求項14に記載のアレイ基板。
【請求項１６】
前記第3の回路は、前記対応する1本の第3の走査線に接続されるゲートと、前記第3のノードに接続される第1のターミナルと、第4のノードに接続される第2のターミナルと、を含む第3のトランジスタを含む、請求項15に記載のアレイ基板。
【請求項１７】
前記画素の各々は、前記第2のノードと前記第4のノードの間に接続され、前記対応する1本の第2の走査線の前記信号の有効に応じて前記第2のノードと前記第4のノードとを導通させるための第4のトランジスタをさらに含む、請求項16に記載のアレイ基板。
【請求項１８】
請求項11から17の何れか1項に記載のアレイ基板と、
前記複数の第1の走査線に前記第1の走査信号を供給するための第1の走査駆動器と、
前記複数の第2の走査線に前記第2の走査信号を供給するための第2の走査駆動器と、
前記複数の第3の走査線に前記第3の走査信号を供給するための第3の走査駆動器と、
前記複数のデータ線に前記電圧信号を供給するためのデータ駆動器と、
を含む表示装置。
【請求項１９】
請求項1から10の何れか1項に記載の画素回路を駆動する方法であって、
前記第1の回路により、初期化及び補償段階においてデータ線の基準電圧を前記第2のノードに伝送することと、
前記第2の回路により、前記初期化と補償段階において前記駆動トランジスタをダイオード接続状態に入らせることと、
前記第1の回路により、書込み段階において前記データ線のデータ電圧を前記第2のノードに伝送することにより、前記第2のノードの電位の変化を引き起こすことと、
前記記憶コンデンサにより、前記書込み段階において前記第2のノードの前記電位の変化に応じて前記第1のノードの電位の変化を引き起こすことと、
駆動トランジスタにより、発光段階において前記第1のノードの前記電位に応じて前記第1の電源から前記発光デバイスに供給される前記駆動電流の量を制御することと、
前記第3の回路により、前記発光段階において前記駆動電流が前記駆動トランジスタと前記発光デバイスを通じて前記第1の電源から第2の電源に流れることを許容する経路を提供することにより、前記発光デバイスの発光を駆動することと、
を含む方法。
【請求項２０】
前記書込み段階と前記発光段階の間の維持段階において、前記第1のノードの電位と前記第2のノードの電位を維持すること、をさらに含む、請求項19に記載の方法。
【請求項２１】
前記維持段階において、前記第1の走査線に無効信号を供給し、前記第2の走査線に無効信号を供給し、かつ前記第3の走査線に無効信号を供給すること、をさらに含む、請求項20に記載の方法。
【請求項２２】
前記初期化と補償段階において、前記第1の走査線に有効信号を供給し、前記第2の走査線に有効信号を供給し、前記第3の走査線に無効信号を供給し、たつ前記データ線に前記基準電圧を供給することと、
前記書込み段階において、前記第1の走査線に有効信号を供給し、前記第2の走査線に無効信号を供給し、前記第3の走査線に無効信号を供給し、たつ前記データ線に前記データ電圧を供給することと、
前記発光段階において、前記第1の走査線に無効信号を供給し、前記第2の走査線に無効信号を供給し、かつ前記第3の走査線に有効信号を供給することと、
をさらに含む、請求項19に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
（関連出願の相互参照）
本願は2017年7月12日に出願された出願番号が201790565269.8である中国特許出願の優先  権を主張するものであり、上記の中国特許出願に開示された内容を引用して本願の一部とする。
【０００２】
本開示は表示技術の分野に関し、具体的には、画素回路、当該画素回路を駆動する方法、アレイ基板と表示パネルに関する。
【背景技術】
【０００３】
典型的な有機発光ダイオード表示パネルにおいて、各画素の駆動トランジスタの閾値電圧がドリフトするので、各画素の間に輝度の不均一化が存在する恐れがある。これは、各画素において発光ダイオードを流れる電流が駆動トランジスタの閾値電圧に係る事実に起因する。これは、表示効果の劣化を招く。
【発明の概要】
【課題を解決するための手段】
【０００４】
上記の問題の1つまたは複数を緩和、軽減または消去することができる構成を提供することが有利である。
【０００５】
本開示の一態様では、発光デバイスと、第1のノードの電位に応じて第1の電源から前記発光デバイスに供給される駆動電流の量を制御するための駆動トランジスタと、第2のノードの電位の変化に応じて前記第1のノードの前記電位の変化を引き起こすための記憶コンデンサと、第1の走査線の信号の有効に応じてデータ線の電圧を前記第2のノードに伝送するための第1の回路と、第2の走査線の信号の有効に応じて前記駆動トランジスタをダイオード接続状態に入らせるための第2の回路と、第3の走査線の信号の有効に応じて、前記駆動電流が前記駆動トランジスタと前記発光デバイスを通じて前記第1の電源から第2の電源に流れることを許容する経路を提供するための第3の回路と、を含む画素回路が提供される。
【０００６】
いくつかの例示的な実施例において、前記駆動トランジスタは、前記第1のノードに接続されるゲートと、第3のノードに接続されるドレインと、を含む。
【０００７】
いくつかの例示的な実施例において、前記記憶コンデンサは、前記第1のノードと前記第2のノードの間に接続される。
【０００８】
いくつかの例示的な実施例において、前記第1の回路は、前記第1の走査線に接続されるゲートと、前記データ線に接続される第1のターミナルと、前記第2のノードに接続される第2のターミナルと、を含む第1のトランジスタを含む。
【０００９】
いくつかの例示的な実施例において、前記第2の回路は、前記第2の走査線に接続されるゲートと、前記第1のノードに接続される第1のターミナルと、前記第3のノードに接続される第2のターミナルと、を含む第2のトランジスタを含む。
【００１０】
いくつかの例示的な実施例において、前記第3の回路は、前記第3の走査線に接続されるゲートと、前記第3のノードに接続される第1のターミナルと、第4のノードに接続される第2のターミナルと、を含む第3のトランジスタを含む。
【００１１】
いくつかの例示的な実施例において、前記画素回路は、前記第2のノードと前記第4のノードの間に接続され、前記第2の走査線の前記信号の有効に応じて前記第2のノードと前記第4のノードとを導通させるための第4のトランジスタをさらに含む。
【００１２】
いくつかの例示的な実施例において、前記駆動トランジスタは、P型のトランジスタであり、前記第1の電源に接続されるソースを含み、かつ前記発光デバイスは、前記第4のノードと前記第2の電源の間に接続される。
【００１３】
いくつかの例示的な実施例において、前記駆動トランジスタは、N型のトランジスタであり、前記第2の電源に接続されるソースを含み、かつ前記発光デバイスは、前記第1の電源と前記第4のノードの間に接続される。
【００１４】
いくつかの例示的な実施例において、前記発光デバイスは、有機発光ダイオードを含む。
【００１５】
本開示の他の態様では、第1の走査信号を伝送するための複数の第1の走査線と、第2の走査信号を伝送するための複数の第2の走査線と、第3の走査信号を伝送するための複数の第3の走査線と、電圧信号を伝送するための複数のデータ線と、アレイに配置する複数の画素と、を含むアレイ基板が提供され、前記画素の各々は、発光デバイスと、第1のノードの電位に応じて第1の電源から前記発光デバイスに供給される駆動電流の量を制御するための駆動トランジスタと、第2のノードの電位の変化に応じて第1のノードの前記電位の変化を引き起こすための記憶コンデンサと、前記複数の第1の走査線のうち対応する1本の第1の走査信号の有効に応じて前記複数のデータ線のうち対応する1本の電圧信号を前記第2のノードに伝送するための第1の回路と、前記複数の第2の走査線のうち対応する1本の第2の走査信号の有効に応じて前記駆動トランジスタをダイオード接続状態に入らせるための第2の回路と、前記複数の第3の走査線のうち対応する1本の第3の走査信号の有効に応じて、前記駆動電流が前記駆動トランジスタと前記発光デバイスを通じて前記第1の電源から第2の電源に流れることを許容する経路を提供するための第3の回路と、を含む。
【００１６】
本開示のさらに他の態様では、上記のようなアレイ基板と、前記複数の第1の走査線に前記第1の走査信号を供給するための第1の走査駆動器と、前記複数の第2の走査線に前記第2の走査信号を供給するための第2の走査駆動器と、前記複数の第3の走査線に前記第3の走査信号を供給するための第3の走査駆動器と、前記複数のデータ線に前記電圧信号を供給するためのデータ駆動器と、を含む表示装置が提供される。
【００１７】
本開示のさらに別の態様では、前記第1の回路により、初期化及び補償段階においてデータ線の基準電圧を前記第2のノードに伝送することと、前記第2の回路により、前記初期化と補償段階において前記駆動トランジスタをダイオード接続状態に入らせることと、前記第1の回路により、書込み段階において前記データ線のデータ電圧を前記第2のノードに伝送することにより、前記第2のノードの電位の変化を引き起こすことと、前記記憶コンデンサにより、前記書込み段階において前記第2のノードの前記電位の変化に応じて前記第1のノードの電位の変化を引き起こすことと、前記駆動トランジスタにより、発光段階において前記第1のノードの前記電位に応じて前記第1の電源から前記発光デバイスに供給される前記駆動電流の量を制御することと、前記第3の回路により、前記発光段階において前記駆動電流が前記駆動トランジスタと前記発光デバイスを通じて前記第1の電源から第2の電源に流れることを許容する経路を提供することにより、前記発光デバイスの発光を駆動することと、を含む、上記のような画素回路を駆動方法が提供される。
【００１８】
いくつかの例示的な実施例において、前記方法は、前記書込み段階と前記発光段階の間の維持段階において、前記第1のノードの電位と前記第2のノードの電位を維持すること、をさらに含む。
【００１９】
いくつかの例示的な実施例において、前記方法は、前記維持段階において、前記第1の走査線に無効信号を供給し、前記第2の走査線に無効信号を供給し、かつ前記第3の走査線に無効信号を供給すること、をさらに含む。
【００２０】
いくつかの例示的な実施例において、前記方法は、前記初期化と補償段階において、前記第1の走査線に有効信号を供給し、前記第2の走査線に有効信号を供給し、前記第3の走査線に無効信号を供給し、たつ前記データ線に前記基準電圧を供給することと、前記書込み段階において、前記第1の走査線に有効信号を供給し、前記第2の走査線に無効信号を供給し、前記第3の走査線に無効信号を供給し、たつ前記データ線に前記データ電圧を供給することと、前記発光段階において、前記第1の走査線に無効信号を供給し、前記第2の走査線に無効信号を供給し、かつ前記第3の走査線に有効信号を供給することと、をさらに含む。
【００２１】
本発明のこれら及び他の態様は、以下に記載の実施例から明らかであり、これら実施例を参照して説明され得る。
【図面の簡単な説明】
【００２２】
【図１】典型的な画素回路の回路図である。
【図２】本開示の実施例による画素回路の回路図である。
【図３】図2に示す画素回路のタイミング図である。
【図４】図2に示す画素回路の初期化と補償段階の等価回路図である。
【図５】図2に示す画素回路の書込み段階の等価回路図である。
【図６】図2に示す画素回路の維持段階の等価回路図である。
【図７】図2に示す画素回路の発光段階の等価回路図である。
【図８】本開示の実施例による画素回路の回路図である。
【図９】本開示の実施例による表示装置の回路図である。
【発明を実施するための形態】
【００２３】
第1の、第2の、第3の、などの用語を用いて様々な素子、部材、および/または部分を説明することがあるが、これらの素子、部材、および/または部分は、これらの用語によって限定されるべきではないことと理解されるであろう。これらの用語は、ある素子、部材、または部分を別の素子、部材、または部分から区別するために使用し得るものにすぎない。したがって、以下で論じる第1の素子、第1の部材、または第1の部分は、本開示の教示から逸脱することなく、第2の素子、第2の部材、または第2の部分とも呼ぶことができる。
【００２４】
本明細書で使用する用語は、特定の実施例を説明するためのものにすぎず、本開示の限定を意図するものではない。本明細書では、単数形「1つの」、「ある」および「その」は、文脈において別段の明白な指示がない限り、その複数形も同様に含むことがある。さらに、本明細書では、「含む」および/または「包含」という用語は、記載された特徴、全体、ステップ、動作、素子、および/または部材の存在を明示するが、1つまたは複数の他の特徴、全体、ステップ、動作、素子、部材、および/またはそれらの群の存在または追加を排除するものではないことは理解されるであろう。本明細書では、「および/または」という用語は、挙げられた関連するアイテムの1つまたは複数の何れかのおよび全ての組合せを含む。
【００２５】
素子は、「他の素子に接続される」もしくは「他の素子に結合される」と記載される場合、その素子は、他の素子に直接接続もしくは結合できること、または間に介在する素子が存在できることは理解されるであろう。逆に、素子は、「他の素子に直接接続される」もしくは「他の素子に直接結合される」と記載される場合、間に介在する素子は存在しない。
【００２６】
他に規定のない限り、本明細書において用いられる全ての用語（技術用語及び科学用語を含む）は、本発明が属する技術分野の当業者により一般に理解される意味と同じ意味を有する。さらに、一般的に使用される辞書に定義された用語のような用語は、関連する分野および/または明細書の文脈における意味と一致すると解釈されるべきであり、かつ本文中に明確な規定がない限り、理想化あるいは過剰に正式化されるものと解釈されるべきではないことは理解されるであろう。
【００２７】
図1は簡単な2T1C（2つのトランジスタと1つのコンデンサ）を含む画素回路を示す。走査線SCANが選択される場合、スイッチングトランジスタM1がオンされ、データ線DATAのデータ電圧によってコンデンサCが充電される。コンデンサCの両端の電圧は駆動トランジスタDTFTのトレイン電流（本明細書では駆動電流ともいう）を制御する。走査線SCANが選択されない場合、スイッチングトランジスタM1がオフされ、コンデンサCに蓄積された電荷は駆動トランジスタDTFTのゲート電圧を維持することにより、駆動トランジスタDTFTがオンに保持され、有機発光ダイオードOLEDの発光を駆動するドレイン電流を供給する。駆動トランジスタDTFTのドレイン電流は駆動トランジスタDTFTの閾値電圧に関連するので、駆動トランジスタDTFTの閾値電圧のドリフトはドレイン電流の変化を引き起こす。これによって、異なる画素は同じデータ電圧に対して異なる輝度を呈し、表示の効果に影響を及ぼす。
【００２８】
図2は、本開示の実施例による画素回路200の回路図を示す。図2に示すように、画素回路200は、有機発光ダイオードのような発光デバイス（以下、OLEDという）と、駆動トランジスタTと、記憶コンデンサCstと、第1のトランジスタT1として示される第1の回路と、第2のトランジスタT2として示される第2の回路と、第3のトランジスタT3として示される第3の回路と、を含む。
【００２９】
駆動トランジスタTは、第1のノードN1の電位に応じて第1の電源ELVDDから前記発光デバイスOLEDに供給される駆動電流の量を制御する。具体的に、本実例では、駆動トランジスタTは、前記第1のノードN1に接続されるゲート、第1の電源ELVDDに接続されるソース、及び第3のノードN3に接続されるドレインを含むP型のトランジスタとして示される。
【００３０】
記憶コンデンサCstは、第2のノードN2の電位の変化に応じて前記第1のノードN1の前記電位の変化を引き起こす。具体的に、本実例では、記憶コンデンサCstは、前記第1のノードN1と前記第2のノードN2の間に接続される。
【００３１】
第1の回路T1は、第1の走査線S1[n]の信号の有効に応じてデータ線D[m]の電圧を前記第2のノードN2に伝送する。具体的に、本実例では、第1の回路T1は、前記第1の走査線S1[n]に接続されるゲート、前記データ線D[m]に接続される第1のターミナル、及び前記第2のノードN2に接続される第2のターミナルを含むN型のトランジスタとして示される。他の実施例では、第1の回路T1は、他の形態であってもいい。
【００３２】
第2の回路T2は、第2の走査線S2[n]の信号の有効に応じて前記駆動トランジスタTをダイオード接続状態に入らせる。具体的に、本実例では、第2の回路T2は、前記第2の走査線S2[n]に接続されるゲート、前記第1のノードN1に接続される第1のターミナル、及び前記第3のノードN3に接続される第2のターミナルを含むN型のトランジスタとして示される。他の実施例では、第2の回路T2は、他の形態であってもいい。駆動トランジスタの所謂ダイオード接続状態は、駆動トランジスタTのゲートとドレインとが完全にまたは実質的に短絡されている状態である。
【００３３】
第3の回路T3は、第3の走査線S3[n]の信号の有効に応じて、前記駆動電流が前記駆動トランジスタTと前記発光デバイスOLEDを通じて前記第1の電源ELVDDから第2の電源ELVSSに流れることを許容する経路を提供する。具体的に、本実例では、第3の回路T3は、前記第3の走査線S3[n]に接続されるゲート、前記第3のノードN3に接続される第1のターミナル、及び第4のノードN4に接続される第2のターミナルを含むN型のトランジスタとして示される。他の実施例おいて、第3の回路T3は、他の形態であってもいい。発光デバイスOLEDは、第3のトランジスタT3と直列に接続され、かつ第4のノードN4に接続されるアノードと第2電源ELVSSに接続されるカソードとを備える。
【００３４】
本明細書では、「信号の有効」とは、信号は、係われる回路デバイス（例えば、トランジスタ）をイネーブルさせるような電圧レベルを有することを意味する。逆に、「信号の無効」とは、信号は、係われる回路デバイス（例えば、トランジスタ）を停用させるような電圧レベルを有することを意味する。
【００３５】
いくつの実施例では、代わりに、画素回路200は前記第2のノードN2と前記第4のノードN4の間に接続される第4のトランジスタT4をさらに含んでもよい。図2に示すように、第4の回路T4は、前記第2の走査線S2[n]に接続されるゲート、前記第2のノードN2に接続される第1の電極、及び第4のノードN4に接続される第2の電極を含むN型のトランジスタとして示される。第4のトランジスタT4は、前記第2の走査線S2[n]の前記信号の有効に応じて前記第2のノードN2と前記第4のノードN4とを導通させることができる。これは、第4のノードN4が画素回路200の初期化の期間に明確な（definite）電位に設定され、画素回路200の可能な誤動作を防止できるので、有利である。
【００３６】
図3は図2に示す画素回路200のタイミング図を示す。図4〜〜7は画素回路200の様々な段階の等価回路を示す。画素回路200の動作は、図3〜〜7を参照して以下に説明される。
【００３７】
図3を参照すると、段階Pにおいて、初期化と閾値電圧の補償を行う。具体的に、第1の走査線S1[n]に、有効信号が供給され、第2の走査線S2[n]に、有効信号が供給され、第3の走査線S3[n]に、無効信号が供給され、且つデータ線D[m]に、基準電圧Vrefが供給される。画素回路200の等価回路は図4に示される。データ線D[m]の基準電圧Vrefはオンされた第1のトランジスタT1を介して第2のノードN2に伝送される。第4のトランジスタT4が提供された実施例において、データ線D[m]の基準電圧Vrefも、オンされた第4のトランジスタT4を介して第4のノードN4である発光デバイスOLEDのアノードに伝送される。駆動トランジスタTは、ダイオード接続状態になるように、ゲートとトレインが導通された第2のトランジスタT2を介して接続される。当該状態に、駆動トランジスタTのゲート電圧（即ち、第1のノードN1の電位）は駆動トランジスタTのトレイン電圧に相当し、且つ駆動トランジスタTのトレイン-ソース電圧は駆動トランジスタTの閾値電圧Vthに相当する。従って、第1のノードN1の電位は、第1の電源ELVDDの電圧Vddから駆動トランジスタTの閾値電圧を引いた値である(Vdd+Vth)になる。以下に説明するように、駆動トランジスタTのトレイン電流の表現式から項Vthである閾値電圧を削除できるようになる、即ち、閾値電圧の補償。
【００３８】
段階P2に、データの書込みを行う。具体的に、第1の走査線S1[n]に有効信号が供給され、第2の走査線S2[n]に無効信号が供給され、第3の走査線S3[n]に無効信号が供給され、且つデータ線D[m]にデータ電圧Vdataが供給される。画素回路200の等価回路は図5に示される。データ線D[m]のデータ電圧Vdataは、オンされた第1のトランジスタT1を介して第2のノードN2に伝送され、第2のノードN2の電位のVrefからVdataまでのジャンプを引き起こす。記憶コンデンサCstのブートストラップにより、第1のノードN1の電位も(Vdata-Vref)の分だけ変化し、即ち、第1のノードN1の電位は(Vdd+Vth+Vdata-Vref)に変わる。
【００３９】
段階P3に、第1のノードN1の電位と第2のノードN2の電位は維持される。具体的に、第1の走査線S1[n]に無効信号が供給され、第2の走査線S2[n]に無効信号が供給され、且つ第3の走査線S3[n]に無効信号が供給される。画素回路200の等価回路は図6に示される。第2のノードN2は、オフされた第1のトランジスタT1によりデータ線D[m]から切断されることにより、フロートされる。第1のノードN1も、フロートされる。このように、この段階P3は短い緩衝の間隔を提供し、その中、記憶コンデンサCstの両端の電圧が安定状態になる。勿論、段階P3は、データ電圧が段階P2において記憶コンデンサに充分に書き込まれた場合に、任意である、
【００４０】
段階P4に、発光動作を行う。具体的に、第1の走査線S1[n]に無効信号が供給され、第2の走査線S2[n]に無効信号が供給され、且つ第3の走査線S3[n]に有効信号が供給される。画素回路200の等価回路は図7に示される。駆動トランジスタTのトレイン電流は、以下のように運算される：
ID=K(Vgs-Vth)2
=K((Vdd+Vth+Vdata-Vref-Vdd)-Vth)2
=K(Vdata-Vref)2                                 （1）
【００４１】
ここで、Kは定数であると典型的に考えられる駆動トランジスタTの特徴パラメタであり、且つ、Vgsは駆動トランジスタのゲート-ソース電圧である。式（1）からわかるように、当該電流IDはデータ電圧に関連するが、閾値電圧Vthに関連しない。したがって、理論的には、画素回路200は、駆動トランジスタTのドレイン電流IDによって決められる発光デバイスOLEDの輝度に対する駆動トランジスタTの閾値電圧Vthの影響を除去することができる。
【００４２】
第3のトランジスタT3は、段階P4でオンされ、駆動電流IDが駆動トランジスタT及び発光デバイスOLEDを介して第1の電源ELVDDから第2の電源ELVSSに流れる経路を提供する。これにより、発光デバイスOLEDは、駆動電流IDの量に応じた強度の光を発光するように駆動される。次の走査サイクルが開始する時に、当該画素回路200は再び段階P1に入る。
【００４３】
上記実施例では、第1〜第4のトランジスタT1、T2、T3、T4をN型トランジスタとして図示して説明したが、P型トランジスタでもよい。P型トランジスタの場合、有効信号は低電圧レベルを有し、且つ無効信号は高電圧レベルを有する。そして、他の実施例では、回路実現によっては、駆動トランジスタTをN型トランジスタとすることができる。各トランジスタは、例えば、薄膜トランジスタであってもよく、典型的には、それらの第1及び第2の電極が交換可能に使用されるように製造される。
【００４４】
図8は、本開示の実施例による1つの可能な画素回路800を示す。図2および図8の同じ参考符号は同じ素子を示す。画素回路800は、駆動トランジスタTが第1のノードN1に接続されるゲートと、第2の電源ELVSSに接続されるソースと、第3のノードN3に接続されるドレインとを備えるN型トランジスタである点で、図2に示す画素回路200と異なる。また、発光デバイスOLEDは、第1の電源ELVDDに接続されるアノードと、第4のノードに接続されるカソードとを備えている。画素回路800の動作は、図2〜図7に関して上述したものと同様であり、ここでは簡潔にするために省略されている。
【００４５】
図9は、本開示の一実施例による表示装置900の回路図である。図9を参照すると、当該表示装置900は、アレイ基板PA、第1の走査駆動器902、第2の走査駆動器904、第3の走査駆動器906、データ駆動器908、電源910及びタイミング制御器912を含む。限定ではなく一例として、表示装置900は、携帯電話、タブレット、テレビ、ディスプレイ、ノートブック、デジタルフォトフレーム、ナビゲータなどの表示機能を有する任意の製品または部材とすることができる。
【００４６】
アレイ基板PAは、n×m個の画素Pを含む。各画素Pは、上述したような画素回路200または800の形態を取ることができる。アレイ基板PAは、第1の走査信号を伝送するように行方向に配列されるn本の第1の走査線S1[1]、S1[2]、...、S1[n]と、第2の走査信号を伝送するように行方向に配列されるn本の第2の走査線S2[1]、S2[2]、...、S2[n]と、第3の走査信号を伝送するように行方向に配列される第3の走査線S3[1]、S3[2]、...、S3[n]と、電圧信号を伝送するように列方向に配列されるm本のデータ線D[1]、D[2]、...、D[m]と、及び電源910からの電源電圧を各画素に供給するための電線（図示せず）と、を含む。nとmは自然数である。
【００４７】
タイミング制御器912は、第1の走査駆動器902と、第2の走査駆動器904と、第3の走査駆動器906と、データ駆動器908との動作を制御するためのものである。タイミング制御器912は、入力画像データRGBD及び入力制御信号CONTを外部の設備（例えば、ホスト）から受信する。入力画像データRGBDは、複数の画素のための複数の入力画素データを含むことができる。各入力画素データは、複数の画素のうちの対応する1つのための赤のグレースケールデータRと、緑のグレースケールデータGと、青のグレースケールデータBとを含むことができる。入力制御信号CONTは、メインクロック信号と、データイネーブル信号と、垂直同期信号と、水平同期信号などを含むことができる。タイミング制御器912は、入力画像データRGBDと入力制御信号CONTに基づいて、出力画像データRGBD'と、第1の制御信号CONT1と、第2の制御信号CONT2と、第3の制御信号CONT3と、第4の制御信号CONT4とを生成する。
【００４８】
具体的には、タイミング制御器912は、入力画像データRGBDに基づいて出力画像データRGBD'を生成することができる。出力画像データRGBD'は、補償アルゴリズムを用いて入力画像データRGBDを補償して生成した補償画像データであってもよい。出力画像データRGBD'は、データ駆動器908に供給される。また、第1の走査駆動器902、第2の走査駆動器904、第3の走査駆動器906には第1の制御信号CONT1、第2の制御信号CONT2、第3の制御信号CONT3がそれぞれ供給され、且つ、第1、第2、第3の走査駆動器902、904、906の駆動タイミングは、それぞれ第1、第2、第3の制御信号CONT1、CONT2、CONT3に基づいて制御される。第1、第2、第3の制御信号CONT1、CONT2、CONT3は、垂直スタート信号、ゲートクロック信号などを含むことができる。第4の制御信号CONT4はデータ駆動器908に供給され、且つデータ駆動器908の駆動タイミングは第4の制御信号CONT4に基づいて制御される。第4の制御信号CONT4は、水平スタート信号、データクロック信号、データロード信号などを含むことができる。
【００４９】
第1の走査駆動器902は、第1の制御信号CONT1に基づいて複数の第1の走査信号を生成する。第1の走査駆動器902は、生成された第1の走査信号をアレイ基板PAに加えるように第1の走査線S1[1]、S1[2]、...、S1[n]に接続される。
【００５０】
第2の走査駆動器904は、第2の制御信号CONT2に基づいて複数の第2の走査信号を生成する。第2の走査駆動器904は、生成された第2の走査信号をアレイ基板PAに加えるように第2の走査線S2[1]、S2[2]、...、S2[n]に接続される。
【００５１】
第3の走査駆動器906は、第3の制御信号CONT3に基づいて複数の第3の走査信号を生成する。第3の走査駆動器906は、生成された第3の走査信号をアレイ基板PAに加えるように第3の走査線S3[1]、S3[2]、...、S3[n]に接続される。
【００５２】
データ駆動器908は、タイミング制御器912から第4の制御信号CONT4と出力画像データRGBD'を受信する。データ駆動器908は、第4の制御信号CONT4と出力画像データRGBD'に基づいて複数のデータ電圧を生成する。データ駆動器908は、基準電圧とデータ電圧をアレイ基板PAに加えるようにデータ線D[1]、D[2]、...、D[m]に接続される。
【００５３】
電源910は、上述したような第1の電源ELVDDと第2の電源ELVSSとして機能し、アレイ基板PAに電力を供給できる。電源910の例として、DC/DCコンバータと低ドロップアウトレギュレータ（LDO）が含まれるが、これに限定されない。
【００５４】
上述の内容は、本開示の原理を説明するための例示的な実施形態であり、本開示はそのままの構成に限定されないことと理解されるであろう。当業者にとって、本発明の範囲を逸脱することなく、様々な変更及び改変を行うことができる。
【符号の説明】
【００５５】
２００  画素回路
８００  画素回路
９００  表示装置
９０２  第１の走査駆動器
９０４  第２の走査駆動器
９０６  第３の走査駆動器
９０８  データ駆動器
９１０  電源
９１２  タイミング制御器
【図１】
2020527733.tif 000003
【図２】
2020527733.tif 000004
【図３】
2020527733.tif 000005
【図４】
2020527733.tif 000006
【図５】
2020527733.tif 000007
【図６】
2020527733.tif 000008
【図７】
2020527733.tif 000009
【図８】
2020527733.tif 000010
【図９】
2020527733.tif 000011
【国際調査報告】
2020527733.tif 000012
2020527733.tif 000013
2020527733.tif 000014
2020527733.tif 000015
2020527733.tif 000016