(57)【要約】【課題】アナログ信号から生成されるシンボル・シーケンスを検出する方法を提供。【解決手段】チャネルを介して送信されるシンボル・シーケンスを検出するために経路メトリックを計算する。シーケンス検出器において分岐メトリックを累積することにより、ｎ状態トレリスのそれぞれの状態に関連する経路メトリックを計算する。各経路メトリックは、その経路メトリックのＮビットと、Ｎビット値のラップアラウンドを示すラップアラウンド・ビットとによって表現される。【選択図】図１
2020522924.tif 000002
【特許請求の範囲】
【請求項１】
シーケンス検出器において分岐メトリックを累積することにより、ｎ状態トレリスのそれぞれの状態に関連する経路メトリックを計算するための経路メトリック・ユニットであって、各経路メトリックは、前記経路メトリックのＮビットと、前記Ｎビット値のラップアラウンドを示すラップアラウンド・ビットとによって表現され、前記経路メトリック・ユニットは、
前記分岐メトリックを受け取るためのパイプライン・ステージのセットであって、前記トレリスの各状態について、前記分岐メトリックを使用して生成される前記状態の部分経路メトリックのセットから候補経路メトリックのペアを選択するように構成される、パイプライン・ステージのセットと、
各状態の前記候補経路メトリックのペアを受け取るように接続される出力パイプライン・ステージであって、前記状態について、前記ペアの前記Ｎビット値および前記ラップアラウンド・ビットのそれぞれを比較することによって、前記状態の前記経路メトリックとして前記ペアのうちの最適な方を選択するための選択信号を生成するように構成される、出力パイプライン・ステージと
を備え、
各状態の前記候補経路メトリックおよび前記選択信号は、前記出力パイプライン・ステージから前記パイプライン・ステージのセットにフィードバックされ、前記パイプライン・ステージのセットは、各状態について、対応する分岐メトリックを前記候補経路メトリックのペアに加算することにより、投機的部分経路メトリックのペアを生成し、投機的部分経路メトリックの各ペアから、前記ペアが生成された前記候補経路メトリックについての前記選択信号に応じて、前記部分経路メトリックを選択するようにさらに構成される、
経路メトリック・ユニット。
【請求項２】
前記パイプライン・ステージのセットは、各状態について、前記状態の前記候補経路メトリックのペアとして１つのペアが残るまで、前記部分経路メトリックのペアの前記Ｎビット値および前記ラップアラウンド・ビットのそれぞれを比較し、各ペアのうちの最適な方を選択することにより、前記状態の前記部分経路メトリックから前記候補経路メトリックのペアを選択するようにさらに構成される、請求項１に記載の経路メトリック・ユニット。
【請求項３】
前記パイプライン・ステージのセットは、前記部分経路メトリックのペアの各ペアについて、前記ペアのうちの前記最適な方を選択するための選択回路を含み、前記選択回路は、
前記ペアの前記Ｎビット値の並列比較のために接続される比較器および反転比較器と、
前記比較器と並列に接続される、前記ペアの前記ラップアラウンド・ビットを比較するためのＸＯＲゲートと、
前記比較器および前記ＸＯＲゲートの出力に応じて、前記ペアのうちの前記最適な方を選択するように構成されるマルチプレクサ回路と
を備える、請求項２に記載の経路メトリック・ユニット。
【請求項４】
前記出力ステージは、前記トレリスの各状態について、選択信号回路を備え、前記選択信号回路は、
前記状態の前記候補経路メトリックの前記Ｎビット値を比較するための比較器と、
前記比較器と並列に接続される、前記状態の前記候補経路メトリックの前記ラップアラウンド・ビットを比較するためのＸＯＲゲートと、
前記選択信号回路の前記比較器および前記ＸＯＲゲートの出力に応じて、前記選択信号を生成するように構成されるマルチプレクサ回路と
を備える、請求項３に記載の経路メトリック・ユニット。
【請求項５】
前記パイプライン・ステージのセットは、単一のパイプライン・ステージからなる、請求項１に記載の経路メトリック・ユニット。
【請求項６】
前記パイプライン・ステージのセットは、前記トレリスの各状態について、４つの部分経路メトリックを、投機的部分経路メトリックのそれぞれのペアから選択することによって生成するように構成される単一のパイプライン・ステージからなり、前記単一のパイプライン・ステージは、前記部分経路メトリックのそれぞれのペアから前記候補経路メトリックを選択するための、並列に接続される２つの前記選択回路を有する、請求項４に記載の経路メトリック・ユニット。
【請求項７】
前記出力パイプライン・ステージは、各状態の前記候補経路メトリックのペアのうちの前記最適な方を、前記選択信号に応じて、前記状態の前記経路メトリックとして選択し、各状態の前記経路メトリックを出力するようにさらに構成される、請求項１に記載の経路メトリック・ユニット。
【請求項８】
チャネルを介して送信され、前記チャネルの出力においてサンプリングされるアナログ信号から生成される入力サンプルのシーケンスに対応するシンボル値を検出するためのシーケンス検出器であって、
前記入力サンプルを受け取るための分岐メトリック・ユニットであって、各入力サンプルと、ｎ状態トレリスの各状態とについて、前記入力サンプルに対応する前記状態へのそれぞれの可能な遷移についての分岐メトリックを計算するように構成される、分岐メトリック・ユニットと、
前記分岐メトリック・ユニットから前記分岐メトリックを受け取るように構成される、請求項１に記載の経路メトリック・ユニットであって、前記経路メトリック・ユニットは、前記トレリスの各状態について、前記状態についての前記選択信号に応じて、前記状態への生存者経路における最新のシンボル値を選択するようにさらに構成される、経路メトリック・ユニットと、
前記経路メトリック・ユニットから各状態への前記生存者経路における前記最新のシンボル値を受け取るように構成され、前記入力サンプルのシーケンスの終わりに、前記シーケンスに対応する生存者経路を選択するように構成される生存者メモリ・ユニットと
を備える、シーケンス検出器。
【請求項９】
前記経路メトリック・ユニットの前記パイプライン・ステージのセットは、各状態について、前記状態の前記候補経路メトリックのペアとして１つのペアが残るまで、前記部分経路メトリックのペアの前記Ｎビット値および前記ラップアラウンド・ビットのそれぞれを比較し、各ペアのうちの最適な方を選択することにより、前記状態の前記部分経路メトリックから前記候補経路メトリックのペアを選択するようにさらに構成される、請求項８に記載のシーケンス検出器。
【請求項１０】
前記経路メトリック・ユニットの前記パイプライン・ステージのセットは、前記部分経路メトリックのペアの各ペアについて、前記ペアのうちの前記最適な方を選択するための選択回路を含み、前記選択回路は、
前記ペアの前記Ｎビット値の並列比較のために接続される比較器および反転比較器と、
前記比較器と並列に接続される、前記ペアの前記ラップアラウンド・ビットを比較するためのＸＯＲゲートと、
前記比較器および前記ＸＯＲゲートの出力に応じて、前記ペアのうちの前記最適な方を選択するように構成されるマルチプレクサ回路と
を備える、請求項９に記載のシーケンス検出器。
【請求項１１】
前記経路メトリック・ユニットの前記出力ステージは、前記トレリスの各状態について、選択信号回路を備え、前記選択信号回路は、
前記状態の前記候補経路メトリックの前記Ｎビット値を比較するための比較器と、
前記比較器と並列に接続される、前記状態の前記候補経路メトリックの前記ラップアラウンド・ビットを比較するためのＸＯＲゲートと、
前記選択信号回路の前記比較器および前記ＸＯＲゲートの出力に応じて、前記選択信号を生成するように構成されるマルチプレクサ回路と
を備える、請求項１０に記載のシーケンス検出器。
【請求項１２】
前記経路メトリック・ユニットの前記パイプライン・ステージのセットは、単一のパイプライン・ステージからなる、請求項１１に記載のシーケンス検出器。
【請求項１３】
前記入力サンプルは、前記検出器において符号なしバイナリ値で表現される、請求項８に記載のシーケンス検出器。
【請求項１４】
シーケンス検出器において分岐メトリックを累積することにより、ｎ状態トレリスのそれぞれの状態に関連する経路メトリックを計算するための方法であって、各経路メトリックは、前記経路メトリックのＮビットと、前記Ｎビット値のラップアラウンドを示すラップアラウンド・ビットとによって表現され、前記方法は、
前記分岐メトリックを受け取り、パイプライン・ステージのセットにおいて、前記トレリスの各状態について、前記分岐メトリックを使用して生成される前記状態の部分経路メトリックのセットから候補経路メトリックのペアを選択することと、
出力パイプライン・ステージにおいて、各状態の前記候補経路メトリックのペアを受け取り、前記状態について、前記ペアの前記Ｎビット値および前記ラップアラウンド・ビットのそれぞれを比較することによって、前記状態の前記経路メトリックとして前記ペアのうちの最適な方を選択するための選択信号を生成することと、
各状態の前記候補経路メトリックおよび前記選択信号を、前記出力パイプライン・ステージから前記パイプライン・ステージのセットにフィードバックし、前記パイプライン・ステージのセットにおいて、各状態について、対応する分岐メトリックを前記候補経路メトリックのペアに加算することにより、投機的部分経路メトリックのペアを生成し、投機的部分経路メトリックの各ペアから、前記ペアが生成された前記候補経路メトリックについての前記選択信号に応じて、前記部分経路メトリックを選択することと
を含む、方法。
【請求項１５】
前記パイプライン・ステージのセットにおいて、各状態について、前記状態の前記候補経路メトリックのペアとして１つのペアが残るまで、前記部分経路メトリックのペアの前記Ｎビット値および前記ラップアラウンド・ビットのそれぞれを比較し、各ペアのうちの最適な方を選択することにより、前記状態の前記部分経路メトリックから前記候補経路メトリックのペアを選択することを含む、請求項１４に記載の方法
【請求項１６】
前記パイプライン・ステージのセットは、単一のパイプライン・ステージからなる、請求項１５に記載の方法。
【請求項１７】
前記パイプライン・ステージのセットは、単一のパイプライン・ステージからなり、前記方法は、前記単一のパイプライン・ステージにおいて、
前記トレリスの各状態について、４つの部分経路メトリックを、投機的部分経路メトリックのそれぞれのペアから選択することによって生成することと、
前記部分経路メトリックのそれぞれのペアから前記候補経路メトリックを並行して選択することと、
を含む、請求項１５に記載の方法。
【請求項１８】
前記出力パイプライン・ステージにおいて、各状態の前記候補経路メトリックのペアのうちの前記最適な方を、前記選択信号に応じて、前記状態の前記経路メトリックとして選択することと、各状態の前記経路メトリックを出力することとを含む、請求項１４に記載の方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般にはシーケンス検出に関し、より詳細には、チャネルを介して送信されるシンボル・シーケンスを検出するためのシーケンス検出器において経路メトリックを計算することに関する。
【背景技術】
【０００２】
シーケンス検出器は、出力が受信機でサンプリングされるチャネルを介して送信されるアナログ信号で通信されるデータ・シンボルのシーケンスを検出するために使用される。チャネルから取得された所与のサンプル・シーケンスについて、そのような検出器の目的は、チャネル入力に供給されたシンボル・シーケンスに対する最尤の(most likely)シンボル値を判定することである。データ伝送において、信号コンステレーションから得られる入力シンボルのシーケンスは、典型的には、分散チャネルを介して送信され、受信機でサンプリングされる、ある連続波形を変調するために使用される。これらのサンプルは、理想的には対応する入力シンボルと等しくなる。しかしながら、これらはノイズと、隣接する送信されたシンボルとの干渉とによって破損する。後者の現象は、一般にシンボル間干渉（ＩＳＩ：ｉｎｔｅｒｓｙｍｂｏｌ  ｉｎｔｅｒｆｅｒｅｎｃｅ）と呼ばれる。ビタビ検出器（「ビタビ復号器」とも呼ばれる）などのシーケンス検出器は、再帰的な方法を使用して、最も確からしい入力シンボル・シーケンスを判定する。そのような高速データ伝送用の検出器は、最近承認された通信規格、たとえば、１００Ｇｂ／ｓ  Ｅｔｈｅｒｎｅｔ（Ｒ）用の非特許文献１、および近い将来の通信規格、たとえば、４００Ｇｂ／ｓ  Ｅｔｈｅｒｎｅｔ（Ｒ）用のＩＥＥＥ  Ｐ８０２．３ｂｓ規格に準拠する受信機を設計する際に重要な役割を担う。
【０００３】
シーケンス検出器は、典型的には、連続する入力サンプルを処理してトレリス(trellis)を通る生存者経路（ｓｕｒｖｉｖｏｒ  ｐａｔｈ）を選択する一連のユニットを含む。ｎ状態のトレリスの場合、ｎ個の生存者経路が選択され、それぞれが、これまでに処理された入力サンプルに対する可能なシンボル値のシーケンスに対応する。生存者経路は入力サンプルごとに更新され、入力サンプル・シーケンスの終わりに、１つの生存者経路が最適な（すなわち、最尤の）経路として選択される。この最適な経路は、検出されたシンボル値のシーケンスを定義する。検出器ユニットは、分岐メトリック・ユニット（ＢＭＵ：ｂｒａｎｃｈ  ｍｅｔｒｉｃ  ｕｎｉｔ）と、経路メトリック・ユニット（ＰＭＵ：ｐａｔｈ  ｍｅｔｒｉｃ  ｕｎｉｔ）と、生存者メモリ・ユニット（ＳＭＵ：ｓｕｒｖｉｖｏｒ  ｍｅｍｏｒｙ  ｕｎｉｔ）とを備える。ＢＭＵは入力サンプルを受け取り、各入力サンプルと、トレリスの各状態とについて、その入力サンプルに対応するその状態への可能な遷移についての分岐メトリックを計算する。これは、ＢＭＵの仮説値生成器（ＨＶＧ：ｈｙｐｏｔｈｅｓｉｚｅｄ  ｖａｌｕｅ  ｇｅｎｅｒａｔｏｒ）において現在の入力サンプルに対する仮説入力値を計算し、次いで、入力サンプルを仮説値と比較することによって行われる。これらの比較の結果を使用して、ＢＭＵは現在の入力サンプルに対するトレリスの各状態への可能な遷移についての分岐メトリックを導出する。ＰＭＵはＢＭＵから分岐メトリックを受け取り、生存者経路ごとに分岐メトリックを累積して、トレリスの各状態の経路メトリックを取得する。これは、分岐メトリックを使用して計算された可能な経路メトリック（「部分経路メトリック」）から、各状態の最適な経路メトリックを選択することを含み、それによって各状態への生存者経路における最新のシンボル値を判定する。これらのシンボル判定結果はＳＭＵに記憶され、最終的なシンボル判定結果が出力されるまで、時間ステップごとに生存者経路が更新される。
【０００４】
符号化器において状態ピニング（ｓｔａｔｅ  ｐｉｎｎｉｎｇ）（すなわち、送信されるシンボル・シーケンスに既知のシンボルを定期的に挿入して、特定の時刻の状態が検出器にとって既知となるようにすること）が行われない場合、シーケンス検出器において経路メトリックの正規化（ｎｏｒｍａｌｉｚａｔｉｏｎ）が必要となる。「終端シンボル（ｔｅｒｍｉｎａｔｉｏｎ  ｓｙｍｂｏｌ）」を使用した状態ピニングが非特許文献１で定義されているが、非特許文献２ではそのような方式は採用されていない。正規化方式は非特許文献３と、非特許文献４とに記載されている。これらの方式では、検出器のバイナリ信号に２の補数表現を使用する必要がある。
【先行技術文献】
【非特許文献】
【０００５】
【非特許文献１】ＩＥＥＥ  Ｐ８０２．３ｂｊ規格
【非特許文献２】ＩＥＥＥ  Ｐ８０２．３ｂｓ規格
【非特許文献３】”Ａｎ  ａｌｔｅｒｎａｔｉｖｅ  ｔｏ  ｍｅｔｒｉｃ  ｒｅｓｃａｌｉｎｇ  ｉｎ  Ｖｉｔｅｒｂｉ  ｄｅｃｏｄｅｒｓ”，Ｈｅｋｓｔｒａ，ＩＥＥＥ  Ｔｒａｎｓ．Ｃｏｍｍｕｎ．，ｖｏｌ．３７，ｎｏ．１１，ｐｐ．１２２０−１２２２，Ｎｏｖ．１９８９
【非特許文献４】”ＶＬＳＩ  ａｒｃｈｉｔｅｃｔｕｒｅｓ  ｆｏｒ  ｍｅｔｒｉｃ  ｎｏｒｍａｌｉｚａｔｉｏｎ  ｉｎ  ｔｈｅ  Ｖｉｔｅｒｂｉ  ａｌｇｏｒｉｔｈｍ”，Ｓｈｕｎｇ  ｅｔ  ａｌ．，ＩＥＥＥ  Ｉｎｔ．Ｃｏｎｆ．Ｃｏｍｍｕｎ．，１９９０，ｐｐ．１７２３−１７２８
【発明の概要】
【発明が解決しようとする課題】
【０００６】
高速データ伝送用のシーケンス検出器を実装するには、同じデータ・レートで、理想的には、占有面積、消費電力、およびレイテンシを最小限に抑えるために最小限の追加回路で経路メトリックを正規化できることも重要である。これらの考慮事項は、ＩＥＥＥ８０２．３ａｂ規格のように、多くの符号化器状態もしくはチャネル状態またはその両方を有する伝送方式が採用される場合には特に重要である。本発明は、アナログ信号から生成されるシーケンスに対応するデータ・シンボルを検出する方法、及びシーケンス検出器を提供する。
【課題を解決するための手段】
【０００７】
本発明の少なくとも１つの実施形態によれば、シーケンス検出器において分岐メトリックを累積することにより、ｎ状態トレリスのそれぞれの状態に関連する経路メトリックを計算するための経路メトリック・ユニットが提供される。各経路メトリックは、その経路メトリックのＮビットと、Ｎビット値のラップアラウンドを示すラップアラウンド・ビットとによって表現される。経路メトリック・ユニットは、分岐メトリックを受け取るためのパイプライン・ステージのセットを含む。このパイプライン・ステージのセットは、トレリスの各状態について、分岐メトリックを使用して生成されるその状態の部分経路メトリックのセットから候補経路メトリックのペアを選択するように構成される。経路メトリック・ユニットは、各状態の候補経路メトリックのペアを受け取るように接続される出力パイプライン・ステージであって、その状態について、ペアのＮビット値およびラップアラウンド・ビットのそれぞれを比較することによって、その状態の経路メトリックとしてペアのうちの最適な方を選択するための選択信号を生成するように構成される、出力パイプライン・ステージをさらに備える。各状態の候補経路メトリックおよび選択信号は、出力パイプライン・ステージから前述のパイプライン・ステージのセットにフィードバックされる。このステージのセットは、各状態について、対応する分岐メトリックを候補経路メトリックのペアに加算することにより、投機的（ｓｐｅｃｕｌａｔｉｖｅ）部分経路メトリックのペアを生成し、投機的部分経路メトリックの各ペアから、そのペアが生成された候補経路メトリックについての選択信号に応じて、前述の部分経路メトリックのうちの１つを選択するようにさらに構成される。
【０００８】
Ｎビットおよびラップアラウンド・ビットを使用して各経路メトリックを表現することによって、たとえば、計算された経路メトリックが２Ｎ−１を超える場合など、Ｎビット値がオーバーフローする、すなわち、「ラップアラウンド」する場合の、経路メトリックの内在の正規化が提供される。また、これにより、候補経路メトリックのＮビット値とラップアラウンド・ビットとを個別に比較して、出力パイプライン・ステージで選択信号を単純に生成することが可能になる。そのうえ、分岐メトリックを加算して部分経路メトリックを計算するのに必要な加算演算は、出力パイプライン・ステージからフィードバックされた候補経路メトリックを使用して実行される。したがって、候補について出力ステージで計算され、そこからフィードバックされた対応する選択信号を使用して、正しい部分経路メトリックを直ちに選択することができる。このように、加算演算はパイプライン・ステージのセットで実行されるが、選択信号は出力ステージで計算される。これにより、ＰＭＵにおける最長経路が大幅に短縮され、より高いデータ・レートでの動作が可能になる。本発明の実施形態のこの利点およびさらなる利点は、以下により詳細に説明する。
【０００９】
候補経路メトリックのペアを選択するパイプライン・ステージのセットは、各状態について、その状態の候補経路メトリックのペアとして１つのペアが残るまで、部分経路メトリックのペアのＮビット値およびラップアラウンド・ビットのそれぞれを比較し、各ペアのうちの最適な（最尤の）方を選択することにより、部分経路メトリックからこれらの候補をさらに選択することができる。このように、出力ステージで候補経路メトリックから選択するために使用されるのと同じ処理が、部分経路メトリックのペアから選択するために使用される。これにより、機能的に等価な回路を異なるステージで使用できる単純な設計が提供される。
【００１０】
好ましい実施形態では、パイプライン・ステージのセットは、部分経路メトリックのペアの各ペアについて、そのペアのうちの最適な方を選択するための選択回路を含む。この選択回路は、そのペアのＮビット値の並列比較のために接続される比較器および反転比較器と、比較器と並列に接続される、そのペアのラップアラウンド・ビットを比較するためのＸＯＲゲートと、比較器およびＸＯＲゲートの出力に応じて、そのペアのうちの最適な方を選択するように構成されるマルチプレクサ回路とを備える。その際、全ての比較機能が並行して実行されるので、最長経路がさらに短縮される。
【００１１】
出力ステージは、トレリスの各状態について、選択信号回路を備えてもよい。選択信号回路は、その状態の候補経路メトリックのＮビット値を比較するための比較器と、比較器と並列に接続される、その状態の候補経路メトリックのラップアラウンド・ビットを比較するためのＸＯＲゲートと、この回路の比較器およびＸＯＲゲートの出力に応じて、選択信号を生成するように構成されるマルチプレクサ回路とを備える。以下でさらに説明するように、より単純な回路を提供するために、ここでは単一の比較器が使用される。
【００１２】
一般に、前述のパイプライン・ステージのセットは、１つまたは複数のステージを含み得る。特に効率的な実施形態では、パイプライン・ステージのセットは、トレリスの各状態について、４つの部分経路メトリックを、投機的部分経路メトリックのそれぞれのペアから選択することによって生成するように構成される単一のステージからなる。この単一のパイプライン・ステージは、部分経路メトリックのそれぞれのペアから候補経路メトリックを選択するための、並列に接続される２つの選択回路を有してもよい。その際、候補経路メトリックを取得するために必要な全ての比較が並行して行われる。
【００１３】
本発明の少なくとも１つのさらなる実施形態は、分岐メトリック・ユニットと、上記の経路メトリック・ユニットと、生存者メモリ・ユニットとを備えるシーケンス検出器を提供する。分岐メトリック・ユニットは、入力サンプルを受け取り、各入力サンプルと、ｎ状態トレリスの各状態とについて、その入力サンプルに対応するその状態へのそれぞれの可能な遷移についての分岐メトリックを計算するように構成される。経路メトリック・ユニットは、トレリスの各状態について、その状態についての選択信号に応じて、その状態への生存者経路における最新のシンボル値を選択するようにさらに構成される。生存者メモリ・ユニットは、経路メトリック・ユニットから各状態への生存者経路における最新のシンボル値を受け取り、入力サンプルのシーケンスの終わりに、シーケンスに対応する生存者経路を選択するように構成される。説明した経路メトリック・ユニットでは、入力サンプル（ひいては、分岐および経路メトリック）は、検出器において符号付きまたは符号なしバイナリ値によって表現することができる。具体的には、符号なしバイナリ表現を使用することによって、チャネル出力のアナログ／デジタル変換器からのサンプルを２の補数表現に変換するのに必要とされる追加の受信機回路が不要になる。
【００１４】
本発明のそれぞれのさらなる実施形態は、上記の装置に対応する経路メトリック計算およびシーケンス検出のための方法を提供する。本発明の少なくとも１つの追加の実施形態は、処理デバイスに経路メトリック計算方法を実行させるための、処理デバイスにより実行可能なプログラム命令を具現化するコンピュータ可読記憶媒体を含むコンピュータ・プログラム製品を提供する。
【００１５】
本発明のいくつかの実施形態は、以下の機能、特徴、動作、もしくは利点またはそれらの組み合わせのうちの１つまたは複数を含んでもよい。（ｉ）チャネルを介して送信され、チャネル出力においてサンプリングされるアナログ信号から生成される入力サンプルのシーケンスに対応するシンボル値を検出する方法。（ｉｉ）入力サンプルを受け取り、各入力サンプルと、ｎ状態トレリスの各状態とについて、その入力サンプルに対応するその状態へのそれぞれの可能な遷移の分岐メトリックを計算すること。（ｉｉｉ）以下に説明する方法でトレリスの各状態の経路メトリックを計算し、各状態について、その状態の前記選択信号に応じて、その状態への生存者経路における最新のシンボル値を選択すること。（ｉｖ）その生存者経路における前記最新のシンボル値に応じて各状態への生存者経路を更新し、前記入力サンプルのシーケンスの終わりに、前記シーケンスに対応する生存者経路を選択すること。（ｖ）パイプライン・ステージのセットは、単一のパイプライン・ステージからなる。（ｖｉ）シーケンス検出中に分岐メトリックを累積することにより、ｎ状態トレリスのそれぞれの状態に関連する経路メトリックを計算するためのコンピュータ・プログラム製品であって、プログラム命令が内部に具現化されたコンピュータ可読記憶媒体を含む、コンピュータ・プログラム製品。（ｖｉｉ）各経路メトリックを、その経路メトリックのＮビットと、Ｎビット値のラップアラウンドを示すラップアラウンド・ビットとによって表現すること。（ｖｉｉｉ）前記分岐メトリックを受け取り、パイプライン・ステージのセットにおいて、トレリスの各状態について、前記分岐メトリックを使用して生成された、その状態の部分経路メトリックのセットから候補経路メトリックのペアを選択すること。（ｉｘ）出力パイプライン・ステージにおいて、各状態の前記候補経路メトリックのペアを受け取り、その状態について、そのペアのＮビット値およびラップアラウンド・ビットのそれぞれを比較することにより、その状態の経路メトリックとしてそのペアのうちの最適な方を選択するための選択信号を生成すること。（ｘ）各状態の前記候補経路メトリックおよび選択信号を出力パイプライン・ステージから前記パイプライン・ステージのセットにフィードバックし、パイプライン・ステージのセットにおいて、各状態の投機的部分経路メトリックのペアを生成することであって、この生成は、対応する分岐メトリックを候補経路メトリックのペアに加算することと、投機的部分経路メトリックの各ペアから、そのペアが生成された候補経路メトリックについての選択信号に応じて、前記部分経路メトリックを選択すること、もしくは、パイプライン・ステージのセットにおいて、各状態について、その状態の候補経路メトリックのペアとして１つのペアが残るまで、部分経路メトリックのペアのＮビット値およびラップアラウンド・ビットのそれぞれを比較して、各ペアのうちの最適な方を選択することによって、その状態の部分経路メトリックから候補経路メトリックのペアを選択すること、またはその両方を行うこととによって行う。
【００１６】
以下、添付の図面を参照して、本発明の実施形態を例示的かつ非限定的な例としてより詳細に説明する。
【図面の簡単な説明】
【００１７】
【図１】本発明を具現化する受信機装置の概略図である。
【図２】受信機装置のシーケンス検出器の概略図である。
【図３】シーケンス検出器の一実施形態で使用されるトレリス線図である。
【図４】図３のトレリスと共に使用される、本発明を具現化する経路メトリック・ユニットの構造図である。
【図５】図４の経路メトリック・ユニットによって実行されるステップを示す図である。
【図６】経路メトリック・ユニットのサブユニットのより詳細な構造図である。
【発明を実施するための形態】
【００１８】
本発明は、システム、方法、もしくはコンピュータ・プログラム製品またはそれらの組み合わせであってもよい。コンピュータ・プログラム製品は、本発明の態様をプロセッサに実行させるためのコンピュータ可読プログラム命令をその上に有するコンピュータ可読記憶媒体を含んでもよい。
【００１９】
コンピュータ可読記憶媒体は、命令実行デバイスによる使用のために命令を保持し記憶することができる有形デバイスとすることができる。コンピュータ可読記憶媒体は、たとえば、限定はしないが、電子記憶デバイス、磁気記憶デバイス、光学記憶デバイス、電磁記憶デバイス、半導体記憶デバイス、またはそれらの任意の適切な組み合わせであってもよい。コンピュータ可読記憶媒体のより具体的な例の非網羅的リストは、ポータブル・コンピュータ・ディスケット、ハード・ディスク、ランダム・アクセス・メモリ（ＲＡＭ：ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、読み取り専用メモリ（ＲＯＭ：ｒｅａｄ−ｏｎｌｙ  ｍｅｍｏｒｙ）、消去可能プログラマブル読み取り専用メモリ（ＥＰＲＯＭ：ｅｒａｓａｂｌｅ  ｐｒｏｇｒａｍｍａｂｌｅ  ｒｅａｄ−ｏｎｌｙ  ｍｅｍｏｒｙまたはフラッシュ・メモリ）、スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ：ｓｔａｔｉｃ  ｒａｎｄｏｍ  ａｃｃｅｓｓ  ｍｅｍｏｒｙ）、ポータブル・コンパクト・ディスク読み取り専用メモリ（ＣＤ−ＲＯＭ：ｐｏｒｔａｂｌｅ  ｃｏｍｐａｃｔ  ｄｉｓｃ  ｒｅａｄ−ｏｎｌｙ  ｍｅｍｏｒｙ）、デジタル多用途ディスク（ＤＶＤ：ｄｉｇｉｔａｌ  ｖｅｒｓａｔｉｌｅ  ｄｉｓｋ）、メモリー・スティック（Ｒ）、フレキシブル・ディスク、命令が記録されたパンチ・カードまたは溝の隆起構造などの機械的に符号化されたデバイス、およびそれらの任意の適切な組み合わせを含む。コンピュータ可読記憶媒体は、本明細書で使用する場合、たとえば、電波もしくは他の自由に伝播する電磁波、導波管もしくは他の伝送媒体を伝播する電磁波（たとえば、光ファイバ・ケーブルを通過する光パルス）、または導線を介して伝送される電気信号などの一過性の信号自体であると解釈されるべきではない。
【００２０】
本明細書に記載のコンピュータ可読プログラム命令は、コンピュータ可読記憶媒体からそれぞれのコンピューティング／処理デバイスに、あるいはインターネット、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、もしくはワイヤレス・ネットワーク、またはそれらの組み合わせなどのネットワークを介して外部コンピュータまたは外部記憶デバイスにダウンロードすることができる。ネットワークは、銅伝送ケーブル、光伝送ファイバ、無線伝送、ルータ、ファイアウォール、スイッチ、ゲートウェイ・コンピュータ、もしくはエッジ・サーバ、またはそれらの組み合わせを含んでもよい。各コンピューティング／処理デバイス内のネットワーク・アダプタ・カードまたはネットワーク・インタフェースは、ネットワークからコンピュータ可読プログラム命令を受信し、コンピュータ可読プログラム命令を転送して、それぞれのコンピューティング／処理デバイス内のコンピュータ可読記憶媒体に記憶できるようにする。
【００２１】
本発明の動作を実行するためのコンピュータ可読プログラム命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ：ｉｎｓｔｒｕｃｔｉｏｎ−ｓｅｔ−ａｒｃｈｉｔｅｃｔｕｒｅ）命令、機械命令、機械依存命令、マイクロコード、ファームウェア命令、状態設定データ、あるいはＳｍａｌｌｔａｌｋ（Ｒ）、Ｃ＋＋、または同様のものなどのオブジェクト指向プログラミング言語と、「Ｃ」プログラミング言語または類似のプログラミング言語などの従来の手続き型プログラミング言語とを含む、１つまたは複数のプログラミング言語の任意の組み合わせで書かれたソース・コードまたはオブジェクト・コードであってもよい。コンピュータ可読プログラム命令は、完全にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、独立型ソフトウェア・パッケージとして、部分的にユーザのコンピュータ上かつ部分的にリモート・コンピュータ上で、または完全にリモート・コンピュータもしくはサーバ上で実行されてもよい。後者のシナリオでは、リモート・コンピュータは、ローカル・エリア・ネットワーク（ＬＡＮ：ｌｏｃａｌ  ａｒｅａ  ｎｅｔｗｏｒｋ）またはワイド・エリア・ネットワーク（ＷＡＮ：ｗｉｄｅ  ａｒｅａ  ｎｅｔｗｏｒｋ）を含む任意の種類のネットワークを介してユーザのコンピュータに接続されてもよく、または（たとえば、インターネット・サービス・プロバイダを使用してインターネットを介して）外部コンピュータへの接続がなされてもよい。いくつかの実施形態では、たとえば、プログラマブル論理回路、フィールドプログラマブル・ゲート・アレイ（ＦＰＧＡ：ｆｉｅｌｄ−ｐｒｏｇｒａｍｍａｂｌｅ  ｇａｔｅ  ａｒｒａｙ）、またはプログラマブル・ロジック・アレイ（ＰＬＡ：ｐｒｏｇｒａｍｍａｂｌｅ  ｌｏｇｉｃ  ａｒｒａｙ）を含む電子回路は、本発明の態様を実行するために、電子回路を個人向けにするためのコンピュータ可読プログラム命令の状態情報を利用することによって、コンピュータ可読プログラム命令を実行してもよい。
【００２２】
本発明の態様は、本発明の実施形態による方法、装置（システム）、およびコンピュータ・プログラム製品のフローチャート図もしくはブロック図またはその両方を参照して本明細書で説明している。フローチャート図もしくはブロック図またはその両方の各ブロック、ならびにフローチャート図もしくはブロック図またはその両方におけるブロックの組み合わせが、コンピュータ可読プログラム命令によって実装できることは理解されよう。
【００２３】
これらのコンピュータ可読プログラム命令を汎用コンピュータ、専用コンピュータ、または他のプログラム可能データ処理装置のプロセッサに提供して、コンピュータまたは他のプログラム可能データ処理装置のプロセッサを介して実行された命令が、フローチャートもしくはブロック図またはその両方の１つまたは複数のブロックにおいて指定された機能／行為を実施するための手段を生成するようなマシンを生成してもよい。また、これらのコンピュータ可読プログラム命令は、命令が記憶されたコンピュータ可読記憶媒体が、フローチャートもしくはブロック図またはその両方の１つまたは複数のブロックにおいて指定された機能／行為の態様を実施する命令を含む製造品を含むような特定の方法で、コンピュータ、プログラム可能データ処理装置、もしくは他のデバイスまたはそれらの組み合わせを機能させることができるコンピュータ可読記憶媒体に記憶されてもよい。
【００２４】
また、コンピュータ可読プログラム命令をコンピュータ、他のプログラム可能データ処理装置、または他のデバイスにロードして、コンピュータ、他のプログラム可能装置または他のデバイス上で一連の演算ステップを実行させることによって、コンピュータ、他のプログラム可能装置、または他のデバイス上で実行された命令が、フローチャートもしくはブロック図またはその両方の１つまたは複数のブロックにおいて指定された機能／行為を実施するようなコンピュータ実施処理を生成してもよい。
【００２５】
図中のフローチャートおよびブロック図は、本発明の様々な実施形態によるシステム、方法、およびコンピュータ・プログラム製品の可能な実装形態のアーキテクチャ、機能性、および動作を示している。これに関して、フローチャートまたはブロック図の各ブロックは、指定された論理的機能を実施するための１つまたは複数の実行可能命令を含むモジュール、セグメント、または命令の一部を表す場合がある。いくつかの代替的実装形態では、ブロックに示す機能は、図に示した順序以外で実施される場合がある。たとえば、関与する機能性に応じて、連続して示した２つのブロックは、実際には実質的に同時に実行される場合があり、またはそれらのブロックは、場合により逆の順序で実行される場合がある。ブロック図もしくはフローチャート図またはその両方の各ブロック、およびブロック図もしくはフローチャート図またはその両方におけるブロックの組み合わせは、指定された機能または行為を実行するか、または専用ハードウェアとコンピュータ命令との組み合わせを実行する専用ハードウェア・ベースのシステムによって実装できることにも留意されたい。
【００２６】
図１のブロック図に、本発明を具現化する受信機装置の主要な構成要素を示す。受信機装置１は、アナログ／デジタル変換器（ＡＤＣ：ａｎａｌｏｇ−ｔｏ−ｄｉｇｉｔａｌ  ｃｏｎｖｅｒｔｅｒ）２と、シーケンス検出器３と、タイミング・リカバリ回路４とを備える。ＡＤＣ２は、ＩＳＩチャネルの出力からアナログ信号を受信し、信号をサンプリングして、サンプルのシーケンスを生成し、これはシーケンス検出器３に供給される。ＡＤＣのサンプル・タイミングは、タイミング・リカバリ回路４からのサンプル・クロック信号によって制御される。シーケンス検出器３は、以下に詳述するように入力サンプルを処理して、サンプル・シーケンスに対応するシンボル値を検出する。全ての入力サンプルを処理した後、シーケンス検出器は、チャネル入力に供給された最尤のシンボルのシーケンスに対応する検出されたシンボル・シーケンスを出力する。シーケンス検出器３の動作中に得られたシンボル判定結果は、タイミング・リカバリ回路４にフィードバックされ、タイミング・リカバリ回路４はＡＤＣ２からの信号サンプルも受け取る。タイミング・リカバリ回路は、入力サンプルおよび対応するシンボル判定結果を処理して、ＡＤＣのサンプリング位相のタイミング誤差を決定する。タイミング誤差は知られている方法で、たとえば、Ｍｕｅｌｌｅｒ−Ｍｕｌｌｅｒのタイミング誤差検出を使用して検出することができる。次いで、検出されたタイミング誤差に基づいてサンプル・クロック信号を調整して、ＡＤＣのサンプル・タイミングを補正する。
【００２７】
シーケンス検出器３は、チャネルへの最も確からしい入力シンボル・シーケンスを検出するための再帰的アルゴリズムを実装している。ビタビ・アルゴリズムは、ここでの再帰的な方法として一般的に使用されている。以下に説明する実施形態では、シーケンス検出器３はビタビ・アルゴリズムを使用してビタビ検出器を実装する。
【００２８】
図２は、シーケンス検出器３の簡略ブロック図であって、その検出器の基本的な構成要素ユニットを示す図である。シーケンス検出器は、分岐メトリック・ユニット（以下、「ＢＭＵ」）５と、経路メトリック・ユニット（以下、「ＰＭＵ」）６と、生存者メモリ・ユニット（以下、「ＳＭＵ」）７とを備える。ＢＭＵ５は、連続する入力サンプルｚを受け取り、各入力サンプルｚと、ｎ状態トレリスの各状態χ＝０，１，．．．ｎ−１とについて、その入力サンプルに対応するその状態へのそれぞれの可能な遷移についての分岐メトリックλを計算する。ＰＭＵ６は、ＢＭＵ５から分岐メトリックλを受け取り、トレリスの各状態χへの生存者経路について分岐メトリックを累積して、各状態の経路メトリックを取得する。これは、入力サンプルごとに、現在の分岐メトリックを加算して、前の経路メトリックを更新することによって、各状態の部分経路メトリックを取得し、次いで、各状態の部分経路メトリックから最適な（最小の）経路メトリックを選択することを含む。各状態の最適な経路メトリックは、その状態への最尤の経路に対応する。したがって、この最適な経路メトリックによって、その状態への現在の生存者経路における前の状態χに加え、その生存者経路における
【００２９】
【数１】
2020522924.tif 000003
【００３０】
も決まる。状態判定結果χおよび
【００３１】
【数２】
2020522924.tif 000004
【００３２】
はＳＭＵ７に出力され、ＳＭＵ７はそれに応じてｎ個の生存者経路を更新する。（状態判定結果χおよび
【００３３】
【数３】
2020522924.tif 000005
【００３４】
はＢＭＵにもフィードバックされて、後述の仮説シンボル値の選択に使用され、それらから分岐メトリックが計算され、これらはトレリスを通る生存者経路における既知の遷移と整合する）。入力サンプル・シーケンスの終わりに、ＳＭＵ７はｎ個の生存者経路のうちの最適な（最尤の）もの、たとえば、最小の経路メトリックを有する生存者経路を選択する。この最適な経路は、ＳＭＵ７によって出力される検出されたシンボル・シーケンスを定義する。
【００３５】
シーケンス検出器３の構成要素ユニット５、６、および７は、Ｋ個の入力サンプルｚｋのシーケンスに対応する一連の時間ステップｋ＝０，１，．．．（Ｋ−１）における入力サンプルを処理する一連のパイプライン・ステージとして実装される。ＢＭＵ５は、トレリスの各状態について、各入力サンプルｚｋに対応する分岐メトリックλｋを生成するための知られている方法で実装することができる。後述するＰＭＵ動作の理解を助けるために、ＢＭＵ動作の簡単な説明を以下に示す。
【００３６】
ＩＳＩチャネルは、Ｌ＋１個のチャネル係数がある離散時間インパルス応答を有し、ここでＬ＞０である。具体的には、チャネルは、その離散時間インパルス応答シーケンスｈ＝（ｈ０，ｈ１，．．．，ｈＬ）によってモデル化され、ここでＬは干渉チャネル係数（チャネルメモリ）の数である。時刻ｋにチャネルに入力されたシンボルｕｋついて、対応するチャネル出力ｙｋは、
【００３７】
【数４】
2020522924.tif 000006
【００３８】
と表せるので、ｕｋと、Ｌ個の以前のシンボルｕｋ−１〜ｕｋ−Ｌとの関数である。この出力は、加法性白色ガウス・ノイズ（ＡＷＧＮ：ａｄｄｉｔｉｖｅ  ｗｈｉｔｅ  Ｇａｕｓｓｉａｎ  ｎｏｉｓｅ）ｗｋによって破損しており、シーケンス検出器１での結果の入力サンプルは、ｚｋ＝ｙｋ＋ｗｋで与えられる。ＢＭＵ５は各入力サンプルｚｋを受け取り、上記のチャネル係数ベクトルｈ＝（ｈ０，ｈ１，．．．，ｈＬ）も受け取る。各入力サンプルｚｋに対して、係数ベクトルｈを使用して、ＢＭＵの仮説値生成器（以下、「ＨＶＧ」）において仮説入力値を生成する。たとえば、２つのポストカーソルの生存者別の判定結果フィードバックのタップ｛ｈ１，ｈ２｝の場合、すなわち、Ｌ＝２の場合、ＨＶＧは各生存者経路におけるシンボル
【００３９】
【数５】
2020522924.tif 000007
【００４０】
と、ポストカーソル離散時間チャネル・インパルス応答シーケンス｛ｈ１，ｈ２｝との内積をとり、その結果にｈ０ｕｋを加算することによって、すなわち、
【００４１】
【数６】
2020522924.tif 000008
【００４２】
によって（ここで、Ａはこの伝送方式のシンボル・コンステレーションであり、ここでは一般性を失うことなく、メインカーソル・タップｈ０＝１と仮定する）、ｚｋｈで表される仮説入力値を構築する。仮説入力値ｚｋｈは、ノイズがない場合に、送信された入力シンボル｛ｕｋ，ｕｋ−１，ｕｋ−２｝の特定の順列に対して、入力サンプルｚｋがどのようになるかである。
【００４３】
ＢＭＵ５は各入力サンプルｚｋと仮定入力値とｚｋｈとを比較しトレリスの各状態χｋ＋１についてのそのような比較の結果を使用して、前の状態χｋからその状態への可能な遷移ごとに、最適な（たとえば、最小の）分岐メトリックλｋを選択する。分岐メトリックは、たとえば、生存者経路における前の状態およびシンボル判定結果と整合するｚｋｈについて、
【００４４】
【数７】
2020522924.tif 000009
【００４５】
と計算され得る。しかしながら、一般的には、分岐メトリックλｋは常に、入力サンプルと仮説値との間の距離を表すので、定義上、正の値になる。したがって、分岐メトリックは、簡単に符号なしバイナリ形式で表現することができる。
【００４６】
トレリスの各状態について計算された分岐メトリックλｋは、ＢＭＵ５からＰＭＵ６に供給される。図３に示すｎ＝８個の状態を有する例示的なトレリスについて、ＰＭＵ６の動作を以下に説明する。（当業者には理解されるように、ここでの状態は、完全状態（ｆｕｌｌ−ｓｔａｔｅ）トレリスの状態でも、削減状態（ｒｅｄｕｃｅｄ  ｓｔａｔｅ）トレリスの状態（サブ状態）でもよい）。８つのトレリス状態には０〜７のラベルが付与され、状態χｋとχｋ＋１との間の時間ステップｋの可能な遷移は、図では遷移線で示している。この例では、変調方式が、遷移線で示すように、８つの状態χｋのうち４つのみからの任意の状態χｋ＋１への遷移を許可すると仮定する。偶数番号の各状態χｋからの４つの遷移には、上から下の線の順に、各状態の横に示す左から右の順序で、ｓ０、ｓ２、ｓ４、またはｓ６のいずれかがラベル付けされる。奇数番号の各状態χｋからの４つの遷移には、上から下の線の順に、各状態の横に示す左から右の順序で、ｓ１、ｓ３、ｓ５、またはｓ７のいずれかがラベル付けされる。これにより、８つの状態χｋ＋１のそれぞれへの遷移に対して対応するラベルが、それらの状態の横に示すように付与される。このトレリスを使用して、ＢＭＵ５は、トレリスの各状態χｋ＋１へのそれぞれの可能な遷移について、４つの分岐メトリックを出力する。χｋ＋１＝０の場合、分岐メトリックλｋ（χｋ，χｋ＋１＝０）は、図３の遷移ラベルに従って、λｋ（ｓ０）、λｋ（ｓ２）、λｋ（ｓ４）、およびλｋ（ｓ６）によって表される。４つの分岐メトリックλｋ（ｓ０）、λｋ（ｓ２）、λｋ（ｓ４）、およびλｋ（ｓ６）は、ＢＭＵ５によって状態χｋ＋１＝１、χｋ＋１＝２、およびχｋ＋１＝３についても同様に生成される。状態χｋ＋１＝４からχｋ＋１＝７のそれぞれについて、ＢＭＵはそれらの状態へのトレリス遷移に対応する分岐メトリックλｋ（ｓ１）、λｋ（ｓ３）、λｋ（ｓ５）、およびλｋ（ｓ７）のそれぞれのセットを出力する。
【００４７】
この実施形態のＰＭＵ６は、図４に概略的に示すように、８つのサブユニット（「サブＰＭＵ」）のセットとして実装される。パイプライン化された動作の各時間ステップｋにおいて、各サブＰＭＵは、図においてΓ（χ）で表す、トレリスのそれぞれの状態χ＝０〜７についての経路メトリックを、ＢＭＵ５から入力される対応する分岐メトリックλｋのセットに基づいて計算する。以下に詳述するように、各サブＰＭＵは、トレリスのそれぞれの状態への生存者経路における分岐メトリックを累積することにより、経路メトリックを計算する。簡単に言えば、各サブＰＭＵは、その状態への最終的な経路メトリックがそこから選択される、（ここでは４つの）部分経路メトリックのセットを計算する。各部分経路メトリックは、入力された分岐メトリックのうちの１つを、その分岐メトリックに対応するトレリスの開始状態についての現在の経路メトリックに加算することによって計算される。したがって、時間ステップｋの、Γｋ（χｋ，χｋ＋１）で表す部分経路メトリックは次式で与えられ、
Γｋ（χｋ，χｋ＋１）＝Γｋ（χｋ）＋λｋ（χｋ，χｋ＋１）
ここで、Γｋ（χｋ）は状態χｋの経路メトリックである。次いで、サブＰＭＵは、現在の時間ステップの後の、その状態χｋ＋１の経路メトリックΓｋ＋１（χｋ＋１）として、最適な（ここでは最小の）部分経路メトリックを選択する。
【００４８】
【数８】
2020522924.tif 000010
【００４９】
たとえば、χ＝０についてサブＰＭＵで計算されるΓｋ＋１（０）は次式で与えられる：
Γｋ＋１（０）＝ｍｉｎ（Γｋ（０，０），Γｋ（２，０），Γｋ（４，０），Γｋ（６，０））。
【００５０】
各サブＰＭＵにおいて、選択された経路メトリックは、図３のトレリスのどの遷移χｋ→χｋ＋１が、状態χｋ＋１への生存者経路において最尤であるかを決定し、それによってその生存者経路における最新のシンボル値ｕｋに加え、その経路における前の状態χｋも判定する。上記のように、全てのサブＰＭＵから得られる状態およびシンボル判定結果は、ＳＭＵ７に出力される。
【００５１】
分岐メトリックと同様に、経路メトリックは定義上、常に正である。したがって、経路メトリック値は、簡単に符号なしバイナリ形式で表現することができる。しかしながら、定義された経路メトリックは非有界であるので、バイナリ領域において無限の分解能を必要とする。したがって、経路メトリックを正規化する必要がある。経路メトリックΓ（χ）の値をＮビットで表現すれば十分であると仮定する。ＰＭＵ６では、各経路メトリックΓ（χ）（ひいては、各部分経路メトリックΓｋ（χｋ，χｋ＋１））は、その経路メトリックのＮビット（ｂ１，ｂ２，．．．ｂＮ）と、Ｎビット値のラップアラウンドを示す追加のラップアラウンド・ビット（ここではｂ０で表す）とによって表現される。したがって、経路メトリックは、ＰＭＵ６においてΓ（χ）＝（ｂ０，ｂ１，．．．，ｂＮ）によって表現することができる。時間ｋ＝０において、全ての経路メトリックは同じ値に設定され、簡単にはゼロに設定され、すなわち、Γ（χ０）＝（０，０，．．．，０）とする。この場合、２の補数表現または符号なしバイナリ表現のいずれが使用されるかに関係なく、追加のラップアラウンド・ビットｂ０は、時間ｋ＝０でゼロに設定される。
【００５２】
ＰＭＵ６（ひいては、図４の並列のサブＰＭＵのそれぞれ）は、一連のパイプライン・ステージを含む。具体的には、ＰＭＵ６は、分岐メトリックλを受け取り、トレリスの各状態について、上述の分岐メトリックを使用して、その状態の部分経路メトリックのセットを生成するように構成される（１つまたは複数の）パイプライン・ステージのセットを含む。このステージのセットは、各状態の結果の部分経路メトリックから候補経路メトリックのペアを選択するようにさらに構成される。パイプライン・ステージのセットの後に、さらなる出力パイプライン・ステージが続き、そこで各時間ステップにおいて各状態の経路メトリックが選択される。出力パイプライン・ステージは、各状態の候補経路メトリックのペアを受け取るように接続され、その状態について、そのペアのうちの最適な方をその状態の経路メトリックとして選択する選択信号を生成するように構成される。また、各状態の候補経路メトリックおよび選択信号は、出力パイプライン・ステージから前のパイプライン・ステージのセットにフィードバックされ、そこで部分経路メトリックの計算に使用される。ＰＭＵの詳細な構造を説明する前に、図５のフロー図を参照してＰＭＵ動作の主なステップを説明する。（この図のステップは、後で詳述するパイプライン化された動作の時間ステップｋに対応しないことに留意されたい。また、この図のいくつかのステップは、図示した順序とは異なる順序で実行される場合があり、必要に応じてステップが同時に実行される場合がある。）
【００５３】
図５のステップ１０において、分岐メトリックλが、ＰＭＵ６の前述のパイプライン・ステージのセットに入力される。次いで、各状態の部分経路メトリック（「ＰＰＭ：ｐａｒｔｉａｌ  ｐａｔｈ  ｍｅｔｒｉｃ」）がステップ１１および１２にわたって計算される。ステップ１１において、各状態について、対応する分岐メトリックを、出力パイプライン・ステージからフィードバックされる候補経路メトリック（「候補ＰＭ：ｃａｎｄｉｄａｔｅ  ｐａｔｈ  ｍｅｔｒｉｃ」）のペアに加算することにより、投機的部分経路メトリックのペアが生成される。ステップ１２において、投機的部分経路メトリックの各ペアから部分経路メトリックが選択され、これは、そのペアが生成された候補経路メトリックの、出力パイプライン・ステージからフィードバックされた選択信号に応じて行われる。ステップ１３において、トレリスの各状態の、Γ０（χ）およびΓ１（χ）で表す候補ＰＭのペアが、次いで、その状態の部分経路メトリックのセットから選択される。候補ＰＭ  Γ０（χ）およびΓ１（χ）は、各状態の２つの最適な（最尤の）、ここでは最小の、部分経路メトリックとして選択される。ステップ１４において、候補ＰＭ  Γ０（χ）、Γ１（χ）が出力パイプライン・ステージによって受け取られる。ステップ１５において、出力ステージは、各状態の候補ＰＭのペアΓ０（χ）、Γ１（χ）のＮビット値（ｂ１，．．．，ｂＮ）およびラップアラウンド・ビットｂ０のそれぞれを比較する。ステップ１６において、出力ステージは、各状態χに対して、その状態の経路メトリックΓ（χ）として、候補ＰＭ  Γ０（χ）、Γ１（χ）のうちの最適な（ここでは最小の）方を選択するための選択信号を生成する。ステップ１７において、各状態の候補ＰＭ  Γ０（χ）、Γ１（χ）、および選択信号が、出力ステージから前のステージのセットにフィードバックされて、このステージのセットの動作においてステップ１１および１２で使用される。
【００５４】
上記のＰＭＵの動作は、状態χ＝０でのサブＰＭＵの動作を考慮することによって、完全に理解することができる。このサブＰＭＵの構造を図６に詳細に示す。他の全てのサブＰＭＵは同様の構造を有し、各サブＰＭＵは、そのサブＰＭＵが経路メトリックを計算するトレリスの特定の状態についての適切な入力を使用して動作する。他の全てのサブＰＭＵの対応する入力は、本明細書の説明から当業者には明らかであろう。
【００５５】
図６の実施形態では、投機的ＰＰＭを計算し、次いでＰＰＭおよび候補ＰＭを選択するパイプライン・ステージのセットは、単一のパイプライン・ステージからなる。このステージは、図中の２つのパイプライン・レジスタのバンク間の中央パイプライン・ステージ３０に対応する。ここで、サブＰＭＵはまた、ＢＭＵ５から時間ステップｋの分岐メトリックλｋ（ｓ０）、λｋ（ｓ２）、λｋ（ｓ４）、λｋ（ｓ６）を受け取る入力パイプライン・ステージ３１を有する。これらの分岐メトリックは、第１のパイプライン・レジスタのバンクによって１クロック周期だけ遅延し、次のクロック周期で中央パイプライン・ステージ３０に供給される。したがって、分岐メトリックλｋ（ｓ０）〜λｋ（ｓ６）が入力パイプライン・ステージ３１に供給されると、中央パイプライン・ステージ３０は、時間ステップｋ−１の経路メトリックλｋ−１（ｓ０）、λｋ−１（ｓ２）、λｋ−１（ｓ４）、λｋ−１（ｓ６）を受け取る。この中央ステージは、４つの部分経路メトリックΓｋ−１（０，０）、Γｋ−１（２，０）、Γｋ−１（４，０）、およびΓｋ−１（６，０）を計算し、これらから、状態χ＝０の２つの候補ＰＭ  Γｋ０（０）およびΓｋ１（０）を選択する。次いで、候補ＰＭのペアΓｋ０（０）およびΓｋ１（０）は、第２のパイプライン・レジスタのバンクによって記憶される。サブＰＭＵ回路は、各時間ステップで候補ＰＭの出力を受け取るための、第２のレジスタのバンクに接続される出力パイプライン・ステージ３２を有する。したがって、候補ＰＭのペアΓｋ０（０）およびΓｋ１（０）が中央ステージで計算されると、出力ステージは時間ステップｋ−２の候補ＰＭ  Γｋ−１０（０）およびΓｋ−１１（０）を受け取る。出力ステージ３２は、候補ＰＭ  Γｋ−１０（０）およびΓｋ−１１（０）のうちの最適な方を、状態χｋ−１＝０の経路メトリックΓｋ−１（０）として選択する。
【００５６】
サブＰＭＵの出力ステージ３２は、ここでは選択信号回路として実装される。選択信号回路は、比較器と、ＸＯＲゲートと、２つのマルチプレクサ（「ｍｕｘ：ｍｕｌｔｉｐｌｅｘｅｒ」）３３、３４および反転器(inverter)３５を備えるマルチプレクサ回路とを備え、全て図示のように接続される。具体的には、比較器は、候補ＰＭ  Γｋ−１０（０）およびΓｋ−１１（０）の「振幅ビット」（ｂ１，．．．，ｂＮ）を受け取って、２つの候補経路メトリックのＮビット値を比較する。比較器は、値が比較結果に依存する１ビット信号ｃｋ−２，ａｍｐを出力する。信号ｃｋ−２，ａｍｐは、マルチプレクサ３３の第１の入力に供給される。また、反転器３５はｃｋ−２，ａｍｐを反転させ、反転した信号をマルチプレクサ３３の第２の入力に供給する。この回路のＸＯＲゲートは比較器と並列に接続され、候補ＰＭ  Γｋ−１０（０）およびΓｋ−１１（０）のラップアラウンド・ビットｂ０を受け取る。それにより、ＸＯＲゲートはラップアラウンド・ビットｂ０を比較し、値が比較結果に依存する１ビット信号ｃｋ−２，ｗｒａｐを出力する。信号ｃｋ−２，ｗｒａｐは、その２つの入力のどちらがマルチプレクサ出力に供給されるかを決定するためにマルチプレクサ３３に供給される。マルチプレクサ３３のこの出力は、候補ＰＭ  Γｋ−１０（０）およびΓｋ−１１（０）から選択するための、ｃｋ−２，ｓｅｌで表す上述の選択信号を構成する。具体的には、これらの候補ＰＭ  Γｋ−１０（０）およびΓｋ−１１（０）は、それぞれの入力を第２のマルチプレクサ３４に提供する。このマルチプレクサ３４に供給される選択信号ｃｋ−２，ｓｅｌは、その２つの入力のどちらがマルチプレクサ出力３６に供給されるかを決定する。選択された候補Γｋ−１０（０）またはΓｋ−１１（０）は、状態χｋ−１＝０の最適な経路メトリックΓｋ−１（０）を構成する。
【００５７】
図６に矢印で模式的に示すフィードバック接続は、第２のレジスタのバンクによって出力された候補ＰＭ  Γｋ−１０（０）およびΓｋ−１１（０）と、マルチプレクサ３３によって出力された選択信号ｃｋ−２，ｓｅｌとを、出力ステージ３２からＰＭＵの中央パイプライン・ステージ３０にフィードバックする。これらの信号は、８つのサブＰＭＵのうちの複数の適切なものにフィードバックされる。状態χ＝０についてここに示したサブＰＭＵでは、中央パイプライン・ステージ３０は、状態χ＝０、χ＝２、χ＝４、およびχ＝６のサブＰＭＵの出力ステージから候補ＰＭのペアΓｋ−１０（χ）、Γｋ−１１（χ）を受け取る。これらの状態は、このサブＰＭＵの中央ステージ３０に入力される分岐メトリックλｋ−１（ｓ０）、λｋ−１（ｓ２）、λｋ−１（ｓ４）、λｋ−１（ｓ６）のトレリスの開始状態に対応する。各分岐メトリックλｋ−１（ｓ０）、λｋ−１（ｓ２）、λｋ−１（ｓ４）、λｋ−１（ｓ６）は、中央パイプライン・ステージの最初の、それぞれの加算器のペアに供給される。各ペアの２つの加算器は、図に示すように、それぞれの候補ＰＭ  Γｋ−１０（χ）、Γｋ−１１（χ）も受け取る。それにより、各ペアの加算器は、対応する分岐メトリックを、出力ステージからフィードバックされた入力された候補ＰＭに加算する。加算器の各ペアは、時間ステップｋ−１の投機的部分経路メトリックのペアを出力する。たとえば、図中の一番上のペアの加算器は、候補ＰＭ  Γｋ−１０（０）およびΓｋ−１１（０）をそれぞれ受け取り、対応する分岐メトリックλｋ−１（ｓ０）を加算し、２つの投機的ＰＰＭを次のように出力する。
Γｋ−１０（０，０）＝Γｋ−１０（０）＋λｋ−１（ｓ０）
Γｋ−１１（０，０）＝Γｋ−１１（０）＋λｋ−１（ｓ０）
【００５８】
加算器ペアに続く４つのマルチプレクサは、図に示すように、それらの入力において投機的ＰＰＭのペアを受け取る。各マルチプレクサは、現在の時間ステップでＰＭＵの出力ステージ３２によって生成され、フィードバックされた、２つの投機的ＰＰＭから選択するための対応する選択信号ｃｋ−２，ｓｅｌも受け取る。具体的には、各マルチプレクサは、マルチプレクサ出力に供給される、入力された投機的ＰＰＭのペアの一方を、そのペアが生成された候補ＰＭの選択信号ｃｋ−２，ｓｅｌに応じて選択する。それぞれの場合に選択される投機的ＰＰＭは、時間ステップｋ−１の４つのＰＰＭ  Γｋ−１（０，０）、Γｋ−１（２，０）、Γｋ−１（４，０）、Γｋ−１（６，０）のうちの１つを提供する。たとえば、ＰＰＭ  Γｋ−１（０，０）は、状態χ＝０の図示したサブＰＭＵの出力ステージ３２で生成された選択信号ｃｋ−２，ｓｅｌに応じて、Γｋ−１０（０，０）およびΓｋ−１１（０，０）から選択される。
【００５９】
中央パイプライン・ステージ３０の後続の回路は、結果のＰＰＭ  Γｋ−１（０，０）、Γｋ−１（２，０）、Γｋ−１（４，０）、Γｋ−１（６，０）から候補ＰＭを選択する。これもやはり、状態χ＝０の候補経路メトリックのペアとして１つのペアが残るまで、部分経路メトリックのペアのＮビット値およびラップアラウンド・ビットのそれぞれを比較し、各ペアのうちの最適な方を選択することによって行われる。１状態あたり４つのＰＰＭを有する現在の例では、処理されるＰＰＭのペアは２つのみである。各ペアについて、中央パイプライン・ステージ３０は、ペアのうちの最適な方を選択するための選択回路を含む。３８および３９で大まかに示している２つの選択回路は、図示のように並列に接続される。選択回路３８はＰＰＭのペアΓｋ−１（０，０）、Γｋ−１（２，０）を受け取り、選択回路３９はＰＰＭのペアΓｋ−１（４，０）、Γｋ−１（６，０）を受け取る。各選択回路３８、３９は、並列に接続される比較器および反転比較器と、比較器に並列に接続されるＸＯＲゲートと、２つのマルチプレクサを含むマルチプレクサ回路とを備え、全て図示のように接続される。各選択回路３８および３９において、比較器および反転比較器は、入力されたＰＰＭの振幅ビット（ｂ１，．．．，ｂＮ）を受け取って、ＰＰＭのＮビット値を比較する。各回路の比較器は、値が比較結果に依存する１ビット信号ｃｋ−１，ａｍｐ０（回路３８）またはｃｋ−１，ａｍｐ１（回路３９）を出力する。反転比較器は、この１ビット信号の反転、すなわち
【００６０】
【数９】
2020522924.tif 000011
【００６１】
を出力する。回路３８の信号
【００６２】
【数１０】
2020522924.tif 000012
【００６３】
および回路３９の信号
【００６４】
【数１１】
2020522924.tif 000013
【００６５】
は、その回路の第１のマルチプレクサのそれぞれの入力に供給される。各回路のＸＯＲゲートは、入力されたＰＰＭのラップアラウンド・ビットｂ０を受け取る。それにより、ＸＯＲゲートはラップアラウンド・ビットｂ０を比較し、値が比較結果に依存する１ビット信号ｃｋ−１，ｗｒａｐ０（回路３８）またはｃｋ−１，ｗｒａｐ１（回路３９）を出力する。各回路の信号ｃｋ−１，ｗｒａｐ０またはｃｋ−１，ｗｒａｐ１は、その回路の第１のマルチプレクサに供給され、その２つの入力のどちらがマルチプレクサ出力に供給されるかを決定する。このマルチプレクサの出力は、ここではｃｋ−１，ｓｅｌ０（回路３８）またはｃｋ−１，ｓｅｌ１（回路３９）で表す、ＰＭ候補Γｋ０（０）またはΓｋ１（０）をそれぞれ選択するための選択信号を構成する。具体的には、各回路３８、３９に入力されたＰＰＭのペアは、それぞれの入力をその回路の第２のマルチプレクサに提供する。信号ｃｋ−１，ｓｅｌ０またはｃｋ−１，ｓｅｌ１は、２つの入力ＰＰＭのどちらを、各マルチプレクサが候補ＰＭ  Γｋ０（０）またはΓｋ１（０）として出力するかを決定する。これらは既に説明したようにパイプライン・レジスタに出力され、動作は前述同様に再帰的に続行される。
【００６６】
各サブＰＭＵ内の選択回路３８、３９および出力ステージ３２の選択信号生成回路の動作は、機能的に等価である（出力ステージの回路設計のわずかな違いについては以下に説明する）。これらの回路の比較器、ＸＯＲゲート、およびマルチプレクサによって出力される信号のビット値を決定するルールは、次のように一般化することができる。
【００６７】
図３のトレリスでは、所与の状態について次の時間ステップで経路メトリックになろうとする４つの競い合うＰＰＭ  Γｋ（χｋ，χｋ＋１）があり、たとえば、
Γｋ＋１（０）＝ｍｉｎ（Γｋ（０，０），Γｋ（２，０），Γｋ（４，０），Γｋ（６，０））
以下を定義する。
Γｋ、０ｉ（χｋ，χｋ＋１）＝（ｂ０，．．．，ｂｉ）  ０≦ｉ≦Ｎ
【００６８】
トレリスにおける状態χｋ＋１について、（ＸＯＲゲートで実装される）ラップアラウンド・ビット用の比較関数は次式で定義され、
【００６９】
【数１２】
2020522924.tif 000014
【００７０】
ここで、ζｋおよびφｋの両方は、状態χｋから状態χｋ＋１への許可された遷移に対応するＰＰＭ  Γｋ（χｋ，  χｋ＋１）、または候補ＰＭ｛Γｋ＋１０（χｋ），Γｋ＋１１（χｋ）｝を表す。
【００７１】
（比較器で実装される）Ｎ個の振幅ビット用の比較関数は、次式で定義される。
【００７２】
【数１３】
2020522924.tif 000015
【００７３】
（回路３８および３９の反転比較器および第１のマルチプレクサと、出力ステージ３２の反転器３５および第１のマルチプレクサ３３とによって実装される）選択信号を生成するための機能は、次式で定義され、
【００７４】
【数１４】
2020522924.tif 000016
【００７５】
ここで、
【００７６】
【数１５】
2020522924.tif 000017
【００７７】
はｃｋ，ａｍｐ（ζｋ，φｋ）の論理的な補数を示す。
【００７８】
各サブＰＭＵでは、候補ＰＭは回路３８の第２のマルチプレクサにおいて次のように選択される。
【００７９】
【数１６】
2020522924.tif 000018
【００８０】
他方の候補ＰＭ  Γｋ＋１１（χｋ＋１）は、回路３９の第２のマルチプレクサにおいて並列して選択される。候補ＰＭ  Γｋ＋１０（χｋ＋１）およびΓｋ＋１１（χｋ＋１）を入力ζｋおよびφｋとして上記のルール手順に適用することによって、出力ステージにおいて経路メトリックΓｋ＋１（χｋ＋１）が選択される。ＰＭ計算の完全な手順は、次のアルゴリズムで表される。
【００８１】
図３のトレリスの経路メトリックの更新。
入力：Γｋ（χｋ，χｋ＋１）；
出力：Γｋ＋１（χｋ＋１）；
【００８２】
【数１７】
2020522924.tif 000019
【００８３】
図６に戻ると、状態χｋ−１＝０の選択された経路メトリックΓｋ−１（０）によって、状態χｋ−１＝０への更新された生存者経路における前の状態χｋ−２に加え、その生存者経路における
【００８４】
【数１８】
2020522924.tif 000020
【００８５】
も決まる。したがって、図に概略的に示しているように、サブＰＭＵの判定回路４０は、χｋ−１＝０のステージ３０および３２からの選択信号ｃｋ−２，ｓｅｌ０、ｃｋ−２，ｓｅｌ１、およびｃｋ−２，ｓｅｌに基づいて、各場合の可能な値からχｋ−２および
【００８６】
【数１９】
2020522924.tif 000021
【００８７】
の正しい判定結果を選択することができる。このようにして、ＰＭＵサブユニットは、トレリスのｎ個全ての状態について、ｎ個の状態への生存者経路における最新のシンボル値を、それらの状態についての選択信号に応じてまとめて選択することができる。
【００８８】
各時間ステップでの全てのサブＰＭＵからの状態およびシンボル判定結果はＳＭＵ７に供給され、それに従ってｎ個の生存者経路が更新される。ＳＭＵ７は生存者経路を記憶するように、知られている方法で、たとえば、レジスタ交換ユニットまたはトレースバック・ユニットとして実装することができる。入力サンプル・シーケンスの終わりに、ＳＭＵは最適な（最尤の）生存者経路に対応する検出されたシンボル・シーケンスを出力する。前述のように、ＰＭＵ６からのシンボル判定結果は、タイミング誤差検出のために受信機１のタイミング・リカバリ回路４にもフィードバックされる。
【００８９】
図６に破線の出力３６で示すように、更新された経路メトリックは、ＰＭＵサブユニットによって出力されてもされなくてもよい。シーケンス検出器３が、シンボル判定結果のみを出力する検出器（しばしば「硬判定検出器」と呼ばれる）として実装される場合、更新された経路メトリックを出力する必要はない。しかしながら、当業者には明らかであるように、それらは（しばしば「軟判定検出器」と呼ばれる）検出器において、シンボル判定結果の信頼性尺度として使用されてもよい。
【００９０】
上記のＰＭＵ動作においてＮ個の振幅ビット（ｂ１，ｂ２，．．．ｂＮ）とラップアラウンド・ビットｂ０とを使用することによって、経路メトリックの内在の正規化が提供される。たとえば、Ｎビット値が２Ｎ−１を超える場合、これはラップアラウンド・ビットｂ０のビット反転によって示されるので、上記の比較ルールに適合する。これにより、経路メトリック・ユニットの動作に外部から介入することなく、経路メトリックを正規化することが可能になる。比較動作は容易に、単純かつ機能的に等価な回路で全体にわたって実行することができる。最も重要なこととして、投機的ＰＰＭを計算するのに必要な加算演算が、出力パイプライン・ステージからフィードバックされる候補ＰＭを使用して実行されるのと同時に、それらの候補から選択するための選択信号が出力ステージにおいて生成されることがわかるであろう。したがって、候補に対して出力ステージで計算され、そこからフィードバックされた対応する選択信号を使用して、投機的ＰＰＭから正しいＰＰＭを直ちに選択することができる。これにより、ＰＭＵにおける、達成可能な最高のデータ・レートを決定する最長経路の伝播遅延が大幅に短縮される。（最長経路は加算演算を含む経路であり、したがって、上記の中央パイプライン・ステージ３０に対応する）。具体的には、最長経路の伝播遅延は、出力ステージ回路の分だけ短縮される。加えて、中央ＰＭＵステージの回路３８、３９において比較器と並列に反転比較器を使用することによって、比較器の出力で反転器が必要なくなる。これにより、最長経路の伝播遅延が、反転器の分だけ短縮される。最長経路に寄与しない出力ステージにおいて反転器３５が使用されるので、出力ステージ回路が簡素化される。
【００９１】
この実施形態のＰＭＵは、正規化が組み込まれた高速ＰＭＵを提供するので、シーケンス検出器はより高いデータ・レートに対応することが可能になる。これは、ＰＭＵステージにおいて、繰り返しの機能的に等価な回路を使用した単純な回路によって実現される。これらの機能は、多くの符号化器状態もしくはチャネル状態またはその両方を有する伝送方式が採用される場合に、特に有利である。ＰＭＵは状態ピニングを必要とせず、その動作に特定の伝送方式を別途必要としない。ＰＭＵは、トレリス符号化変調（ＴＣＭ：Ｔｒｅｌｌｉｓ−Ｃｏｄｅｄ  Ｍｏｄｕｌａｔｉｏｎ）などの符号化方式または符号化変調方式の有無にかかわらず動作することができ、説明した原理は、任意数の符号化器状態もしくはチャネル状態またはその両方で適用することができる。２レベルのパルス振幅変調（２−ＰＡＭ：ｔｗｏ−ｌｅｖｅｌ  ｐｕｌｓｅ−ａｍｐｌｉｔｕｄｅ  ｍｏｄｕｌａｔｉｏｎ）などの特定の変調方式は必要なく、すなわち、ＰＭＵでマルチレベル・シグナリングを利用することができる。加えて、入力サンプルに２の補数表現を使用することは、検出器の動作には必要ない。必要に応じて２の補数表現が使用される場合があるが、一般に検出器では符号付きまたは符号なしバイナリ値が使用され得る。入力サンプル（ひいては、検出器の分岐および経路メトリック）に符号なしバイナリ表現を使用することによって、ＡＤＣ２からのサンプルを２の補数形式に変換するために必要な追加の受信機回路を回避して、受信機回路をさらに簡素化することができる。
【００９２】
当然ながら、説明した例示的な実施形態に対して、様々な変更および修正を行うことができる。たとえば、最適なメトリックは、上記では最小のメトリックとして選択されているが、最適なメトリックが最大である実施形態を想定することができる。説明した機能は、任意数の検出器状態に対応するように容易に適合させることができる。ＰＰＭおよび候補ＰＭを計算するパイプライン・ステージのセットは、一般には１つまたは複数のパイプライン・ステージを含み得る。候補ＰＭは、より多くの検出器状態に対応するために、必要に応じて、サブＰＭＵ内のより多くの並列／直列の選択回路、もしくはより多くの並列のサブＰＭＵ、またはそれらの組み合わせにわたって選択されてもよい。
【００９３】
実施形態は、ビタビ検出器以外のシーケンス検出器を実装することもできる。たとえば、説明した原理は、トレリス符号化変調復号器に容易に適用することができる。
【００９４】
本発明の様々な実施形態の説明は例示の目的で提示しているが、網羅的であることも、開示した実施形態に限定されることも意図するものではない。説明した実施形態の範囲および趣旨から逸脱することなく、多くの修正および変形が当業者には明らかであろう。本明細書で使用する用語は、実施形態の原理、実際の応用、または市場で見られる技術に対する技術的改善を最もよく説明するために、または当業者が本明細書で開示した実施形態を理解できるようにするために選択されている。
【図１】
2020522924.tif 000022
【図２】
2020522924.tif 000023
【図３】
2020522924.tif 000024
【図４】
2020522924.tif 000025
【図５】
2020522924.tif 000026
【図６】
2020522924.tif 000027
【手続補正書】
【提出日】令和2年6月12日(2020.6.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
シーケンス検出器において分岐メトリックを累積することにより、ｎ状態トレリスのそれぞれの状態に関連する経路メトリックを計算するための経路メトリック・ユニットであって、各経路メトリックは、前記経路メトリックのＮビットと、前記Ｎビット値のラップアラウンドを示すラップアラウンド・ビットとによって表現され、前記経路メトリック・ユニットは、
前記分岐メトリックを受け取るためのパイプライン・ステージのセットであって、前記トレリスの各状態について、前記分岐メトリックを使用して生成される前記状態の部分経路メトリックのセットから候補経路メトリックのペアを選択するように構成される、パイプライン・ステージのセットと、
各状態の前記候補経路メトリックのペアを受け取るように接続される出力パイプライン・ステージであって、前記状態について、前記ペアの前記Ｎビット値および前記ラップアラウンド・ビットのそれぞれを比較することによって、前記状態の前記経路メトリックとして前記ペアのうちの最適な方を選択するための選択信号を生成するように構成される、出力パイプライン・ステージと
を備え、
各状態の前記候補経路メトリックおよび前記選択信号は、前記出力パイプライン・ステージから前記パイプライン・ステージのセットにフィードバックされ、前記パイプライン・ステージのセットは、各状態について、対応する分岐メトリックを前記候補経路メトリックのペアに加算することにより、投機的部分経路メトリックのペアを生成し、投機的部分経路メトリックの各ペアから、前記ペアが生成された前記候補経路メトリックについての前記選択信号に応じて、前記部分経路メトリックを選択するようにさらに構成される、
経路メトリック・ユニット。
【請求項２】
前記パイプライン・ステージのセットは、各状態について、前記状態の前記候補経路メトリックのペアとして１つのペアが残るまで、前記部分経路メトリックのペアの前記Ｎビット値および前記ラップアラウンド・ビットのそれぞれを比較し、各ペアのうちの最適な方を選択することにより、前記状態の前記部分経路メトリックから前記候補経路メトリックのペアを選択するようにさらに構成される、請求項１に記載の経路メトリック・ユニット。
【請求項３】
前記パイプライン・ステージのセットは、前記部分経路メトリックのペアの各ペアについて、前記ペアのうちの前記最適な方を選択するための選択回路を含み、前記選択回路は、
前記ペアの前記Ｎビット値の並列比較のために接続される比較器および反転比較器と、
前記比較器と並列に接続される、前記ペアの前記ラップアラウンド・ビットを比較するためのＸＯＲゲートと、
前記比較器および前記ＸＯＲゲートの出力に応じて、前記ペアのうちの前記最適な方を選択するように構成されるマルチプレクサ回路と
を備える、請求項２に記載の経路メトリック・ユニット。
【請求項４】
前記出力ステージは、前記トレリスの各状態について、選択信号回路を備え、前記選択信号回路は、
前記状態の前記候補経路メトリックの前記Ｎビット値を比較するための比較器と、
前記比較器と並列に接続される、前記状態の前記候補経路メトリックの前記ラップアラウンド・ビットを比較するためのＸＯＲゲートと、
前記選択信号回路の前記比較器および前記ＸＯＲゲートの出力に応じて、前記選択信号を生成するように構成されるマルチプレクサ回路と
を備える、請求項３に記載の経路メトリック・ユニット。
【請求項５】
前記パイプライン・ステージのセットは、単一のパイプライン・ステージからなる、請求項１に記載の経路メトリック・ユニット。
【請求項６】
前記パイプライン・ステージのセットは、前記トレリスの各状態について、４つの部分経路メトリックを、投機的部分経路メトリックのそれぞれのペアから選択することによって生成するように構成される単一のパイプライン・ステージからなり、前記単一のパイプライン・ステージは、前記部分経路メトリックのそれぞれのペアから前記候補経路メトリックを選択するための、並列に接続される２つの前記選択回路を有する、請求項４に記載の経路メトリック・ユニット。
【請求項７】
前記出力パイプライン・ステージは、各状態の前記候補経路メトリックのペアのうちの前記最適な方を、前記選択信号に応じて、前記状態の前記経路メトリックとして選択し、各状態の前記経路メトリックを出力するようにさらに構成される、請求項１に記載の経路メトリック・ユニット。
【請求項８】
チャネルを介して送信され、前記チャネルの出力においてサンプリングされるアナログ信号から生成される入力サンプルのシーケンスに対応するシンボル値を検出するためのシーケンス検出器であって、
前記入力サンプルを受け取るための分岐メトリック・ユニットであって、各入力サンプルと、ｎ状態トレリスの各状態とについて、前記入力サンプルに対応する前記状態へのそれぞれの可能な遷移についての分岐メトリックを計算するように構成される、分岐メトリック・ユニットと、
前記分岐メトリック・ユニットから前記分岐メトリックを受け取るように構成される、請求項１に記載の経路メトリック・ユニットであって、前記経路メトリック・ユニットは、前記トレリスの各状態について、前記状態についての前記選択信号に応じて、前記状態への生存者経路における最新のシンボル値を選択するようにさらに構成される、経路メトリック・ユニットと、
前記経路メトリック・ユニットから各状態への前記生存者経路における前記最新のシンボル値を受け取るように構成され、前記入力サンプルのシーケンスの終わりに、前記シーケンスに対応する生存者経路を選択するように構成される生存者メモリ・ユニットと
を備える、シーケンス検出器。
【請求項９】
前記経路メトリック・ユニットの前記パイプライン・ステージのセットは、各状態について、前記状態の前記候補経路メトリックのペアとして１つのペアが残るまで、前記部分経路メトリックのペアの前記Ｎビット値および前記ラップアラウンド・ビットのそれぞれを比較し、各ペアのうちの最適な方を選択することにより、前記状態の前記部分経路メトリックから前記候補経路メトリックのペアを選択するようにさらに構成される、請求項８に記載のシーケンス検出器。
【請求項１０】
前記経路メトリック・ユニットの前記パイプライン・ステージのセットは、前記部分経路メトリックのペアの各ペアについて、前記ペアのうちの前記最適な方を選択するための選択回路を含み、前記選択回路は、
前記ペアの前記Ｎビット値の並列比較のために接続される比較器および反転比較器と、
前記比較器と並列に接続される、前記ペアの前記ラップアラウンド・ビットを比較するためのＸＯＲゲートと、
前記比較器および前記ＸＯＲゲートの出力に応じて、前記ペアのうちの前記最適な方を選択するように構成されるマルチプレクサ回路と
を備える、請求項９に記載のシーケンス検出器。
【請求項１１】
前記経路メトリック・ユニットの前記出力ステージは、前記トレリスの各状態について、選択信号回路を備え、前記選択信号回路は、
前記状態の前記候補経路メトリックの前記Ｎビット値を比較するための比較器と、
前記比較器と並列に接続される、前記状態の前記候補経路メトリックの前記ラップアラウンド・ビットを比較するためのＸＯＲゲートと、
前記選択信号回路の前記比較器および前記ＸＯＲゲートの出力に応じて、前記選択信号を生成するように構成されるマルチプレクサ回路と
を備える、請求項１０に記載のシーケンス検出器。
【請求項１２】
前記経路メトリック・ユニットの前記パイプライン・ステージのセットは、単一のパイプライン・ステージからなる、請求項１１に記載のシーケンス検出器。
【請求項１３】
前記入力サンプルは、前記検出器において符号なしバイナリ値で表現される、請求項８に記載のシーケンス検出器。
【請求項１４】
シーケンス検出器において分岐メトリックを累積することにより、ｎ状態トレリスのそれぞれの状態に関連する経路メトリックを計算するための方法であって、各経路メトリックは、前記経路メトリックのＮビットと、前記Ｎビット値のラップアラウンドを示すラップアラウンド・ビットとによって表現され、前記方法は、
前記分岐メトリックを受け取り、パイプライン・ステージのセットにおいて、前記トレリスの各状態について、前記分岐メトリックを使用して生成される前記状態の部分経路メトリックのセットから候補経路メトリックのペアを選択することと、
出力パイプライン・ステージにおいて、各状態の前記候補経路メトリックのペアを受け取り、前記状態について、前記ペアの前記Ｎビット値および前記ラップアラウンド・ビットのそれぞれを比較することによって、前記状態の前記経路メトリックとして前記ペアのうちの最適な方を選択するための選択信号を生成することと、
各状態の前記候補経路メトリックおよび前記選択信号を、前記出力パイプライン・ステージから前記パイプライン・ステージのセットにフィードバックし、前記パイプライン・ステージのセットにおいて、各状態について、対応する分岐メトリックを前記候補経路メトリックのペアに加算することにより、投機的部分経路メトリックのペアを生成し、投機的部分経路メトリックの各ペアから、前記ペアが生成された前記候補経路メトリックについての前記選択信号に応じて、前記部分経路メトリックを選択することと、
を含む方法。
【国際調査報告】
2020522924.tif 000028
2020522924.tif 000029