【手続補正書】
【提出日】平成30年3月12日(2018.3.12)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１６
【補正方法】変更
【補正の内容】
【００１６】
【図１】本技術による第１の実施の形態に係る表示装置の概略構成図である。
【図２】各画素の回路構成の一例を表す図である。
【図３】ライトスキャナの回路構成の一例を表す図である。
【図４】レジスタ回路の回路構成の一例を表す図である。
【図５】シフトレジスタ回路の入出力波形の一例を表す図である。
【図６】消光から発光までの間の画素の動作の一例を表す図である。
【図７】比較例に係るライトスキャナの回路構成の一例を表す図である。
【図８】比較例に係るレジスタ回路の回路構成の一例を表す図である。
【図９】比較例に係るシフトレジスタ回路の入出力波形の一例を表す図である。
【図１０】比較例に係るシフトレジスタ回路の入出力波形の一例を表す図である。
【図１１】入力回路の回路構成の一例を表す図である。
【図１２】リセット回路の回路構成の一例を表す図である。
【図１３】レジスタ回路の回路構成の一例を表す図である。
【図１４】レジスタ回路の回路構成の一例を表す図である。
【図１５】レジスタ回路の回路構成の一例を表す図である。
【図１６】入力回路の回路構成の一例を表す図である。
【図１７】入力回路の回路構成の一例を表す図である。
【図１８】本技術による第２の実施の形態に係る表示装置におけるレジスタ回路の回路構成の一例を表す図である。
【図１９】レジスタ回路の回路構成の一例を表す図である。
【図２０】出力安定化回路の回路構成の一例を表す図である。
【図２１】レジスタ回路の回路構成の一例を表す図である。
【図２２】上記各実施の形態の表示装置の一適用例の外観を表す斜視図である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２１
【補正方法】変更
【補正の内容】
【００２１】
各画素１１は、例えば、画素回路１２と、有機ＥＬ素子１３とを有している。有機ＥＬ素子１３は、例えば、アノード電極、有機層およびカソード電極が順に積層された構成を有している。有機ＥＬ素子１３は、素子容量を有している。画素回路１２は、有機ＥＬ素子１３の発光・消光を制御する。画素回路１２は、後述の書込走査によって各画素１１に書き込んだ電圧を保持する機能を有している。画素回路１２は、例えば、駆動トランジスタＴｒ１、書込トランジスタＴｒ２および保持容量Ｃｓ１を含んで構成されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
書込トランジスタＴｒ２は、駆動トランジスタＴｒ１のゲートに対する、映像信号Ｄｉｎに対応した信号電圧Ｖｓｉｇの印加を制御する。具体的には、書込トランジスタＴｒ２は、信号線ＤＴＬの電圧をサンプリングするとともに、サンプリングにより得られた電圧を駆動トランジスタＴｒ１のゲートに書き込む。駆動トランジスタＴｒ１は、有機ＥＬ素子１３に直列に接続されている。駆動トランジスタＴｒ１は、有機ＥＬ素子１３を駆動する。駆動トランジスタＴｒ１は、書込トランジスタＴｒ２によってサンプリングされた電圧の大きさに応じて有機ＥＬ素子１３に流れる電流を制御する。保持容量Ｃｓ１は、駆動トランジスタＴｒ１のゲート−ソース間に所定の電圧を保持するものである。保持容量Ｃｓ１は、後述の待機期間中に駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを一定に保持する役割を有する。なお、画素回路１２は、上述の２Ｔｒ１Ｃの回路に対して各種容量やトランジスタを付加した回路構成となっていてもよいし、上述の２Ｔｒ１Ｃの回路構成とは異なる回路構成となっていてもよい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００２５
【補正方法】変更
【補正の内容】
【００２５】
書込トランジスタＴｒ２のゲートは、走査線ＷＳＬに接続されている。書込トランジスタＴｒ２のソースまたはドレインが信号線ＤＴＬに接続されている。書込トランジスタＴｒ２のソースおよびドレインのうち信号線ＤＴＬに未接続の端子が駆動トランジスタＴｒ１のゲートに接続されている。駆動トランジスタＴｒ１のソースまたはドレインが電源線ＤＳＬに接続されている。駆動トランジスタＴｒ１のソースおよびドレインのうち電源線ＤＳＬに未接続の端子が有機ＥＬ素子１３のアノードに接続されている。保持容量Ｃｓ１の一端が駆動トランジスタＴｒ１のゲートに接続されている。保持容量Ｃｓ１の他端が駆動トランジスタＴｒ１のソースおよびドレインのうち有機ＥＬ素子１３側の端子に接続されている。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００３９
【補正方法】変更
【補正の内容】
【００３９】
リセット回路３２ｃは、出力回路３２ａの入力端子（トランジスタＴｒ１１のゲート端子Ａ）の電圧を、所定の値にリセットする。リセット回路３２ｃは、電源端子ｓｓ２とトランジスタＴｒ１１のゲート端子Ａとの間の導電パスｐ５に設けられたトランジスタＴｒ１４と、クロック端子ｏｆｆｃｋ、トランジスタＴｒ１４のゲート端子およびトランジスタＴｒ１２のゲート端子を接続する導電パスｐ６とを有している。電源端子ｓｓ２は、トランジスタＴｒ１１のゲート端子Ａの電圧をＬｏにするための固定電圧Ｖｓｓ２が印加される端子である。固定電圧Ｖｓｓ２は、例えば、トランジスタＴｒ１４の閾値電圧（例えば、−３Ｖ）となっている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００４３
【補正方法】変更
【補正の内容】
【００４３】
（コントローラ２０）
次に、コントローラ２０について説明する。コントローラ２０は、例えば、映像信号処理回路２１、タイミング生成回路２２および電源回路２３を有している。タイミング生成回路２２は、本技術の「制御回路」の一具体例に対応する。映像信号処理回路２１は、例えば、外部から入力されたデジタルの映像信号Ｄｉｎに対して所定の補正を行い、それにより得られた映像信号に基づいて、信号電圧Ｖｓｉｇを生成する。映像信号処理回路２１は、例えば、生成した信号電圧Ｖｓｉｇを水平セレクタ３１に出力する。所定の補正としては、例えば、ガンマ補正や、オーバードライブ補正などが挙げられる。タイミング生成回路２２は、ドライバ３０内の各回路が連動して動作するように制御するものである。タイミング生成回路２２は、例えば、外部から入力された同期信号Ｔｉｎに応じて（同期して）、ドライバ３０内の各回路に対して制御信号を出力する。電源回路２３は、水平セレクタ３１、ライトスキャナ３２、電源スキャナ３３、映像信号処理回路２１およびタイミング生成回路２２等の種々の回路で必要となる種々の固定電圧を生成し、供給する。電源回路２３は、例えば、Ｖｓｓ（＝０Ｖ）、Ｖｓｓ２（＝−３Ｖ）、Ｖｃｃ（＝２０Ｖ）などを生成し、上述の種々の回路に供給する。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
なお、タイミング生成回路２２は、三相のイネーブル信号のアクティブな期間が互いに重複しない範囲内で、転送制御線ｅｎ１に対して印加するイネーブル信号の位相を、カットオフ制御線ｃｋ１に対して印加するクロック信号の位相からずらしてもよい。タイミング生成回路２２は、転送制御線ｅｎ１に対して印加するイネーブル信号の、時刻ｔ１〜ｔ２の期間内のパルスの立ち上がり・立ち下りのタイミングを、カットオフ制御線ｃｋ１に対して印加するクロック信号、時刻ｔ１〜ｔ２の期間内のパルスの立ち上がり・立ち下りのタイミングからずらしてもよい。タイミング生成回路２２は、三相のイネーブル信号のアクティブな期間が互いに重複しない範囲内で、転送制御線ｅｎ２に対して印加するイネーブル信号の位相を、カットオフ制御線ｃｋ２に対して印加するクロック信号の位相からずらしてもよい。タイミング生成回路２２は、転送制御線ｅｎ２に対して印加するイネーブル信号の、時刻ｔ２〜ｔ３の期間内のパルスの立ち上がり・立ち下りのタイミングを、カットオフ制御線ｃｋ２に対して印加するクロック信号、時刻ｔ２〜ｔ３の期間内のパルスの立ち上がり・立ち下りのタイミングからずらしてもよい。タイミング生成回路２２は、三相のイネーブル信号のアクティブな期間が互いに重複しない範囲内で、転送制御線ｅｎ３に対して印加するイネーブル信号の位相を、カットオフ制御線ｃｋ３に対して印加するクロック信号の位相からずらしてもよい。タイミング生成回路２２は、例えば、転送制御線ｅｎ３に対して印加するイネーブル信号の、時刻ｔ３〜ｔ４の期間内のパルスの立ち上がり・立ち下りのタイミングを、カットオフ制御線ｃｋ３に対して印加するクロック信号、時刻ｔ３〜ｔ４の期間内のパルスの立ち上がり・立ち下りのタイミングからずらしてもよい。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００４７
【補正方法】変更
【補正の内容】
【００４７】
タイミング生成回路２２は、クロック信号のＨｉレベル（ハイレベル）をトランジスタＴｒ１１〜Ｔｒ１５の閾値電圧Ｖｔｈよりも高い電圧に設定し、例えば、２０Ｖに設定する。タイミング生成回路２２は、例えば、クロック信号のＬｏレベル（ロウレベル）をトランジスタＴｒ１１〜Ｔｒ１５の閾値電圧Ｖｔｈ以下の電圧に設定し、例えば、トランジスタＴｒ１１〜Ｔｒ１５の閾値電圧Ｖｔｈ（例えば−３Ｖ）に設定する。タイミング生成回路２２は、例えば、イネーブル信号のＨｉレベルを０Ｖよりも高い電圧（例えば２０Ｖ）に設定し、イネーブル信号のＬｏレベルを０Ｖに設定する。タイミング生成回路２２は、例えば、レジスタ回路ＳＲ１の入力端子ｉｎに対して印加する入力信号ｓｔと、カットオフ制御線ｃｋ１に対して印加するクロック信号とが同時にＨｉとなるように、信号位相を合わせる。なお、タイミング生成回路２２は、入力信号ｓｔと、カットオフ制御線ｃｋ１に対して印加するクロック信号とが同時にＨｉとなっている期間が生じる範囲内で、入力信号ｓｔの位相を、カットオフ制御線ｃｋ１に対して印加するクロック信号の位相からずらしてもよい。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００５３
【補正方法】変更
【補正の内容】
【００５３】
（閾値補正準備期間）
まず、コントローラ２０およびドライバ３０は、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを駆動トランジスタＴｒ１の閾値電圧に近づける閾値補正の準備を行う。具体的には、走査線ＷＳＬの電圧がＶｏｆｆとなっており、信号線ＤＴＬの電圧がＶｏｆｓとなっており、電源線ＤＳＬの電圧がＶｃｃとなっている時（つまり有機ＥＬ素子１３が発光している時）に、電源スキャナ３３は、制御信号に応じて電源線ＤＳＬの電圧をＶｃｃからＶｓｓに下げる（Ｔ１）。すると、ソース電圧ＶｓがＶｓｓまで下がり、有機ＥＬ素子１３が消光する。このとき、保持容量Ｃｓ１を介したカップリングによりゲート電圧Ｖｇも下がる。次に、電源線ＤＳＬの電圧がＶｓｓとなっており、かつ信号線ＤＴＬの電圧がＶｏｆｓとなっている間に、ライトスキャナ３２は、制御信号に応じて走査線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げる（Ｔ２）。すると、ゲート電圧ＶｇがＶｏｆｓまで下がる。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００５４
【補正方法】変更
【補正の内容】
【００５４】
（閾値補正期間）
次に、コントローラ２０およびドライバ３０は、駆動トランジスタＴｒ１の閾値補正を行う。具体的には、信号線ＤＴＬの電圧がＶｏｆｓとなっており、かつ、走査線ＷＳＬの電圧がＶｏｎとなっている間に、電源スキャナ３３は、制御信号に応じて電源線ＤＳＬの電圧をＶｓｓからＶｃｃに上げる（Ｔ３）。すると、駆動トランジスタＴｒ１のドレイン−ソース間に電流が流れ、ソース電圧Ｖｓが上昇する。このとき、ソース電圧ＶｓがＶｏｆｓ−Ｖｔｈよりも低い場合（閾値補正がまだ完了していない場合）には、駆動トランジスタＴｒ１がカットオフするまで（ゲート−ソース間電圧ＶｇｓがＶｔｈになるまで）、駆動トランジスタＴｒ１のドレイン−ソース間に電流が流れる。これにより、ゲート電圧ＶｇがＶｏｆｓとなり、ソース電圧Ｖｓが上昇し、その結果、保持容量Ｃｓ１がＶｔｈに充電され、ゲート−ソース間電圧ＶｇｓがＶｔｈとなる。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００５８
【補正方法】変更
【補正の内容】
【００５８】
（発光期間）
最後に、ライトスキャナ３２は、制御信号に応じて走査線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（Ｔ６）。すると、駆動トランジスタＴｒ１のゲートがフローティングとなり、駆動トランジスタＴｒ１のドレイン−ソース間に電流Ｉｄｓが流れ、ソース電圧Ｖｓが上昇する。その結果、有機ＥＬ素子１３に閾値電圧Ｖｅｌ以上の電圧が印加され、有機ＥＬ素子１３が所望の輝度で発光する。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００６３
【補正方法】変更
【補正の内容】
【００６３】
図１０は、図７のレジスタ回路ＳＲｄの入出力波形の一例を表したものである。図１０（Ａ）は、スタート端子ＳＴに印加される制御信号の一例を表したものである。図１０（Ｂ）は、エンド端子ＥＤに印加される制御信号の一例を表したものである。図１０（Ｃ）は、クロック線ｃｋ（入力端子ｉｎ）に印加される制御信号の一例を表したものである。図１０（Ｄ）は、トランジスタＴｒ２１のゲート端子Ａに印加される信号の一例を表したものである。図１０（Ｅ）は、トランジスタＴｒ２２のゲート端子Ｂに印加される信号の一例を表したものである。図１０（Ｆ）は、シフトレジスタ回路１３２Ａの１番目のシフト段であるレジスタ回路ＳＲｄの出力端子ｏｕｔ１の信号の一例を表したものである。
【手続補正１３】
【補正対象書類名】明細書
【補正対象項目名】００７３
【補正方法】変更
【補正の内容】
【００７３】
本変形例では、トランジスタＴｒ１２と並列に配置されたトランジスタＴｒ１８のゲートがクロック端子ｏｎｃｋに接続されている。これにより、例えば、時刻ｔ１に、レジスタ回路ＳＲ１の入力端子ｉｎに対する入力信号ｓｔと、カットオフ制御線ｃｋ１に対するクロック信号が入力され、レジスタ回路ＳＲ１のゲート端子ＡがＨｉにセットされたときに、出力端子ｏｕｔがＶｓｓに固定される。これにより、出力端子ｏｕｔがフローティングとなっている場合に生じる、クロック信号の出力端子ｏｕｔへの飛び込みが抑えられる。その結果、出力端子ｏｕｔにおける出力波形のノイズが低減するので、レジスタ回路１の誤動作を抑えることができ、レジスタ回路ＳＲ１の動作が安定する。
【手続補正１４】
【補正対象書類名】明細書
【補正対象項目名】００７６
【補正方法】変更
【補正の内容】
【００７６】
[変形例Ｆ]
上記変形例Ｄにおいて、例えば、図１５に示したように、トランジスタＴｒ１２のゲートが、トランジスタＴｒ１４のゲートに接続された配線とは別の配線に接続されるとともに、トランジスタＴｒ１８のゲートが、トランジスタＴｒ１５に接続された配線とは別の配線に接続されてもよい。この場合、タイミング生成回路２２は、トランジスタＴｒ１５を介してトランジスタＴｒ１３のゲートに入力される制御信号と同一の制御信号をトランジスタＴｒ１８のゲートに印加してもよいし、トランジスタＴｒ１５を介してトランジスタＴｒ１３のゲートに入力される制御信号の位相と略同じ位相の制御信号をトランジスタＴｒ１８のゲートに印加してもよい。
【手続補正１５】
【補正対象書類名】明細書
【補正対象項目名】００７９
【補正方法】変更
【補正の内容】
【００７９】
＜３．第２の実施の形態＞
[構成]
次に、本技術の第２の実施の形態に係る表示装置について説明する。本実施の形態の表示装置は、上記実施の形態およびその変形例に係る表示装置１において、ライトスキャナ３２に含まれる各レジスタ回路ＳＲを、図１８に示した構成にしたものに置き換えたものに相当する。本実施の形態では、レジスタ回路ＳＲは、入力信号が入力されるトランジスタＴｒ１３（入力トランジスタ）と、トランジスタＴｒ１３に入力された入力信号に同期した信号を出力するトランジスタＴｒ１１（出力トランジスタ）と、トランジスタＴｒ１３のゲート−ソース間電圧を保持する容量素子Ｃｓ２とを備えている。初段を除く複数のレジスタ回路ＳＲにおいては、トランジスタＴｒ１３では、前段のレジスタ回路ＳＲの出力信号が入力信号としてドレインに入力される。レジスタ回路ＳＲは、さらに、出力安定化回路３２ｄ、入力安定化回路３２eおよびゲート安定化回路３２ｆを備えている。
【手続補正１６】
【補正対象書類名】明細書
【補正対象項目名】００８０
【補正方法】変更
【補正の内容】
【００８０】
本実施の形態の表示装置は、例えば、上記変形例Ｄの表示装置１において、図１３に記載のレジスタ回路ＳＲに含まれる各構成要素を、図１９に示した複数の機能ブロックに再分類したものに相当する。
【手続補正１７】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正の内容】
【００８１】
各レジスタ回路ＳＲにおいて、出力安定化回路３２ｄは、トランジスタＴｒ１３がオフしている時の、出力端子ｏｕｔの電圧を、タイミング生成回路２２から入力されるクロック信号に基づいて安定化する。出力安定化回路３２ｄは、例えば、図１９に示したように、トランジスタＴｒ１２，Ｔｒ１８を含んで構成されている。出力安定化回路３２ｄは、例えば、図２０に示したように、トランジスタＴｒ１８が省略され、トランジスタＴｒ１２だけで構成されたものであってもよい。
【手続補正１８】
【補正対象書類名】明細書
【補正対象項目名】００８２
【補正方法】変更
【補正の内容】
【００８２】
各レジスタ回路ＳＲにおいて、入力安定化回路３２eは、トランジスタＴｒ１３がオフしている時の、トランジスタＴｒ１３のゲート電圧を、タイミング生成回路２２から入力されるクロック信号に基づいて安定化する。入力安定化回路３２eは、例えば、図１９に示したように、クロック信号が入力されるクロック端子ｏｎｃｋと、トランジスタＴｒ１３のゲートとの間の導電パスｐ４に設けられたトランジスタＴｒ１５（第１制御トランジスタ）を含んで構成されている。入力安定化回路３２eは、例えば、トランジスタＴｒ１５，Ｔｒ１６を含んで構成されていてもよい。トランジスタＴｒ１６（第２制御トランジスタ）はトランジスタＴｒ１３と直列に接続され、かつ前段のレジスタ回路ＳＲの出力信号がトランジスタＴｒ１６のゲートに入力される。
【手続補正１９】
【補正対象書類名】明細書
【補正対象項目名】００８３
【補正方法】変更
【補正の内容】
【００８３】
各レジスタ回路ＳＲにおいて、ゲート安定化回路３２ｆは、トランジスタＴｒ１３がオフしている時の、トランジスタＴｒ１１のゲートの電圧を、タイミング生成回路２２から入力されるクロック信号に基づいて安定化する。ゲート安定化回路３２ｆは、例えば、図１９に示したように、トランジスタＴｒ１４を含んで構成されている。ゲート安定化回路３２ｆは、例えば、図１２に示したように、トランジスタＴｒ１４, Ｔｒ１７を含んで構成されていてもよい。
【手続補正２０】
【補正対象書類名】明細書
【補正対象項目名】００８５
【補正方法】変更
【補正の内容】
【００８５】
本実施の形態では、図５の時刻ｔ３に、タイミング生成回路２２は、カットオフ制御線ｃｋ３に対してクロック信号を入力し、レジスタ回路ＳＲのゲート端子ＡをＶｓｓよりも低い負電圧のＬｏ（例えば−３Ｖ）にリセットする。例えば、タイミング生成回路２２は、ゲート端子Ａを、Ｖｓｓよりも、トランジスタＴｒ１１の閾値電圧の分だけ低い負電圧のＬｏにリセットする。このとき、電源回路２３は、電源端子ｓｓ２、制御端子ｏｎｃｋ，ｏｆｆｃｋに、Ｖｓｓよりも低い負電圧のＬｏ（例えば−３Ｖ）を印加している。これにより、トランジスタＴｒ１３のゲート−ソース間に、（Ｌｏ−Ｖｓｓ２）が印加される。例えば、電源回路２３は、電源端子ｓｓ２、制御端子ｏｎｃｋ，ｏｆｆｃｋに、Ｖｓｓよりも、トランジスタＴｒ１１の閾値電圧の分だけ低い負電圧のＬｏ（例えば−３Ｖ）を印加している。これにより、トランジスタＴｒ１３のゲート−ソース間に、（Ｌｏ−Ｖｓｓ２）が印加される。従って、トランジスタＴｒ１５が設けられていない場合と比べて、入力端子ｉｎから電源端子ｓｓ２への貫通電流が抑制される。また、トランジスタＴｒ１５がオフの間は、トランジスタＴｒ１３が高抵抗となっているので、入力端子ｉｎから電源端子ｓｓ２への貫通電流が抑制される。その結果、電流リークに起因する動作破綻を低減することができる。
【手続補正２１】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正の内容】
【図８】
2017045499.tif 000001