【事件の表示】
　平成　４年特許願第２７４３２０号「画素変調装置」拒絶査定不服審判事件〔平成　６年　５月　６日出願公開、特開平　６−１２２２３２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯・本願発明の認定
　本願は平成４年１０月１３日の出願であって、平成１５年３月７日付けで拒絶の査定がされたため、これを不服とし同年４月２４日付けで本件審判請求がされるとともに、同年５月２６日付けで明細書についての手続補正がされたものである。
　したがって、本願の請求項１に係る発明（以下「本願発明」という。）は、平成１５年５月２６日付けで補正された明細書及び図面の記載からみて、その特許請求項の範囲【請求項１】に記載されたとおりの次のものと認める。
「画素ごとの周期を有する画素クロックに同期して、１画素を構成する複数の領域に対応した複数のビットを有する画像データが入力され、１画素未満の単位で変調した画像信号を出力する画素変調装置において、
　前記画素クロックを入力とする可変ディレー回路と、
　前記可変ディレー回路の入力信号と出力信号との排他論理和を出力する排他論理和回路と、
　前記可変ディレー回路の入力信号と出力信号の位相差が９０°となるように、前記可変ディレー回路のディレー量を制御するディレー量制御手段と、
　前記可変ディレー回路の入力信号及び前記可変ディレー回路からのディレークロックに基づいて、前記複数のビットを有する画像データの１つのビットを順次セレクトし、セレクトされたビットをシリアルに出力するスイッチ手段とを有し、
　前記ディレー量制御手段は、前記排他論理和回路の出力レベルに応じて充電又は放電されるコンデンサを有するチャージポンプ回路と、ローパスフィルタとを有することを特徴とする画素変調装置。」
　
第２　当審の判断
１．引用刊行物記載の発明の認定
　原査定の拒絶の理由に引用された特開昭５８−１１７７２６号公報（以下「引用例１」という。）には、「４種類の信号を２信号ずつ第１の２信号切換器と第２の２信号切換器に加えて、デューティ５０％の切換パルスによつて上記２つの２信号切換器に加えられている信号を切換え、これらの出力を第３の２信号切換器に加えて、上記切換パルスを９０度移相したもので信号を切換えることにより、上記第３の２信号切換器より４種類の信号を切換パルスの周期の１／４毎に順次切換えて出力する信号切換回路。」（１頁左下欄特許請求の範囲）との発明（以下「引用発明１」という。）が記載されている。
　
２．本願発明と引用発明１との一致点及び相違点の認定
　引用発明１の「デューティ５０％の切換パルス」は本願発明の「クロック」（「ディレー回路の入力信号」でもある。）に相当し、引用発明１が「切換パルスを９０度移相したもの」（本願発明の「９０°ディレー回路からのディレークロック」に相当する。）を作成する回路（第３図の「９０゜位相器１４」（同図には「位相器」と記載されているが、「移相器」と記すべきであり、文中ではそのように記されている。）であり、それは「入力信号と出力信号の位相差が９０°となる」「ディレー回路」（以下「９０°ディレー回路」という。）である。）を有することは明らかである。
　引用発明１の「４種類の信号」は、その１つ１つが１ビットの信号であるから、本願発明の「複数のビットを有する画像データ」とは、「複数のビットを有するデータ」である点で一致し、そのデータは明らかにパラレル信号であって、出力はシリアル信号であるから、本願発明と引用発明１とは「パラレルシリアル変換装置」である点で一致する。
　引用発明１は「４種類の信号を切換パルスの周期の１／４毎に順次切換えて出力する」ものであり、その出力パルスは「切換パルス」及びそれを９０゜移相したパルスに基づくから、「ディレー回路の入力信号及び前記ディレー回路からのディレークロックに基づいて、前記複数のビットを有するデータの１つのビットを順次セレクトし、セレクトされたビットをシリアルに出力するスイッチ手段」を有するといえる。
　したがって、本願発明と引用発明１とは、
「クロックを入力とする９０°ディレー回路と、前記９０°ディレー回路の入力信号及び前記９０°ディレー回路からのディレークロックに基づいて、複数のビットを有するデータの１つのビットを順次セレクトし、セレクトされたビットをシリアルに出力するスイッチ手段とを有するパラレルシリアル変換装置。」である点で一致し、以下の各点で相違する。
〈相違点１〉本願発明は「画素ごとの周期を有する画素クロックに同期して、１画素を構成する複数の領域に対応した複数のビットを有する画像データが入力され、１画素未満の単位で変調した画像信号を出力する画素変調装置」であるのに対し、引用発明１では「複数のビットを有するデータ」が画像データであるとすら認定できず、「画素変調装置」であるともいえない点。
〈相違点２〉「９０°ディレー回路」につき、本願発明のそれが「クロックを入力とする可変ディレー回路」、「可変ディレー回路の入力信号と出力信号との排他論理和を出力する排他論理和回路」及び「可変ディレー回路の入力信号と出力信号の位相差が９０°となるように、前記可変ディレー回路のディレー量を制御するディレー量制御手段」を有し、「ディレー量制御手段は、前記排他論理和回路の出力レベルに応じて充電又は放電されるコンデンサを有するチャージポンプ回路と、ローパスフィルタとを有する」と限定しているのに対し、引用発明１のそれにはかかる限定がない点。なお、本願発明において可変ディレー回路の入力が「画素クロック」であることは、相違点１に係る本願発明の構成に起因するものにすぎず、「９０°ディレー回路」自体を特定するものではないから、相違点２には含めない。
　
３．相違点についての判断及び本願発明の進歩性の判断
（１）相違点１について
　本願明細書には、【従来の技術】の説明が段落【０００２】〜段落【０００６】にあり、「図７（Ｃ）は図７（Ｂ）の画素クロック周期を４分割した単位で任意に画素変調を行ったものである。」、「Ａ〜Ｄは画素クロックの１／４単位を変調する変調データである。」及び「変調はＡ〜Ｄの４ビットパラレルデータをＣＫ２のタイミングでパラレル−シリアル変換することで行っている。」と記載されている。また、本願明細書の上記記載の技術が本願出願当時従来技術といえる程度に知られていることは、請求人出願に係る公開公報である特開平４−２６８８６７号公報等に記載されているとおりである（同文献の段落【００４１】〜段落【００４４】を特に参照。段落【００４３】記載の「クロック信号ＶＣＫＮ」が本願発明の「画素ごとの周期を有する画素クロック」に相当する。）。
　そればかりか、上記従来技術そのものではないけれども、「画素ごとの周期を有する画素クロックに同期して、１画素を構成する複数の領域に対応した複数のビットを有する画像データが入力され、１画素未満の単位で変調した画像信号を出力する画素変調装置」は、特開平３−２０２３６９号公報にも記載されている（「ＳＹＮＣ」又はそれと「ＣＬＫ２」との論理積信号が「画素ごとの周期を有する画素クロック」に相当し、「パラレル／シリアル変換器１０３」が「画素変調装置」に相当し、その入力（前段のデコーダ１０２の出力）が「１画素を構成する複数の領域に対応した複数のビットを有する画像データ」に相当する。）。
　そうすると、相違点１に係る本願発明の構成とは、従来技術においても採用されている構成にほかならず、この構成自体に発明の特徴があるわけではないばかりか、本願出願当時周知の構成というべきである。そうであれば、引用発明１の「切換パルス」及び「４種類の信号」を、「画素ごとの周期を有する画素クロック」及び「１画素を構成する複数の領域に対応した複数のビットを有する画像データ」にそれぞれ限定して相違点１に係る本願発明の構成を採用することには、何の困難性もないといわなければならない。
　
（２）相違点２について
　原査定の拒絶の理由に引用された特開平４−９６４１６号公報（以下「引用例２」という。）には、次のア，イの記載が図示とともにある。
　ア．「第１図において、・・・入力信号１に接続した２分周器２と、この２分周器２の出力３に接続したデューティライン（審決注；「ディレイライン」の誤記と認める。以下同様。）４と、このデューティライン４の出力及び２分周器出力信号３に接続した排他的論理和（ＥＸＯＲ）ゲート１０と、この排他的論理和ゲート１０の出力に接続したループフィルタ９と、このループフィルタ９の出力７と電源電圧の１／２（以後ＶＤＤ／２とする）に入力を接続し、出力をディレイラインコントロール信号５に接続したオペアンプ６とを含み構成される。」（２頁右上欄７〜１７行）
　イ．「第２図は第１図の本実施例における主要信号に関連する動作タイミングを示すタイミング図である。第２図において、入力信号１は２分周器２により２分周され、２分周出力信号３となる。ディレイライン４は、この信号３を遅延し、信号３に対して位相がＡだけ遅れた遅延信号８を作る。排他的論理和ゲート１０は、信号３及び信号８から、出力信号１１を出力する。ループフィルタ９は、出力信号１１を積分し、出力信号１１のデューティ比が５０％の状態で、電位がＶＤＤ／２となるような積分信号７を出力する。出力信号１１のデューティ比が５０％からずれた場合、積分信号７がＶＤＤ／２に対して電位差を持つ。ここで、オペアンプ６が積分信号７を電位をＶＤＤ／２となるようにディレイラインコントロール信号５を制御することにより、ディレイライン４の遅延量が、出力信号１１のデューティ比を５０％とするように制御する。」（２頁右上欄１８行〜左下欄１５行）
　
　引用例２記載の「ディレイライン４」は、その入力信号（２分周器２の出力であり符番３で示されるもの）と出力信号（符番８）の関係をみると、本願発明の「可変ディレー回路」に相当するものであり、入力信号（符番３）はデューティ比が５０％であるから、記載イにおいて「出力信号１１のデューティ比が５０％の状態」となるのは、「位相がＡだけ遅れた」が「位相が９０゜だけ遅れた」場合である（必要なら第２図の波形を参照。）。そして、上記記載によれば、「排他的論理和（ＥＸＯＲ）ゲート１０」は本願発明の「排他論理和回路」に相当するものであり、「ループフィルタ９」及び「オペアンプ６」は「可変ディレー回路の入力信号と出力信号の位相差が９０°となるように、前記可変ディレー回路のディレー量を制御するディレー量制御手段」ということができる。
　そうすると、相違点２に係る本願発明の構成のうち、「クロックを入力とする可変ディレー回路」、「可変ディレー回路の入力信号と出力信号との排他論理和を出力する排他論理和回路」及び「可変ディレー回路の入力信号と出力信号の位相差が９０°となるように、前記可変ディレー回路のディレー量を制御するディレー量制御手段」を有することは、引用例２記載の発明に備わった構成であり（引用例２だけでなく、特開昭６０−２０８１１５号公報や実願昭５７−１１０５９６号（実開昭５９−１４４１６号）のマイクロフィルムに記載されているとおり、周知の構成である。）、これを引用発明１の「９０°ディレー回路」に採用することには何の困難性もない。
　相違点２に係る本願発明の残余の構成は、「ディレー量制御手段は、前記排他論理和回路の出力レベルに応じて充電又は放電されるコンデンサを有するチャージポンプ回路と、ローパスフィルタとを有する」である。ところで、引用例２記載の「ループフィルタ９」は、出力信号１１を積分するものであって、第１図図示のとおりコンデンサを有しており、このコンデンサを充電・放電するものであるから、本願発明の「チャージポンプ回路」とさしたる相違はない。そればかりか、可変ディレー回路のディレー量を制御するために「充電又は放電されるコンデンサを有するチャージポンプ回路と、ローパスフィルタとを有する」構成とすることは周知である（例えば、原査定の拒絶の理由に引用された特開昭５７−１７４９２８号公報のほか、特開平３−２０５９４２号公報、特開平２−２７６３１１号公報、特開平２−１６４１２８号公報又は特開昭６３−１９４４１０号公報を参照。）。そうである以上、引用発明１の「９０°ディレー回路」に引用例２記載の発明を採用するに際し、「ディレー量制御手段は、前記排他論理和回路の出力レベルに応じて充電又は放電されるコンデンサを有するチャージポンプ回路と、ローパスフィルタとを有する」構成とすることは設計事項というべきである。
　したがって、相違点２に係る本願発明の構成は、引用発明１、引用例２記載の発明及び周知技術に基づいて当業者が容易に想到できたというよりない。
　
（３）本願発明の進歩性の判断
　相違点１及び相違点２に係る本願発明の構成は当業者にとって想到容易であり、これら構成を採用したことによる格別の作用効果を認めることもできない。
　したがって、本願発明は引用発明１、引用例２記載の発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法２９条２項の規定により特許を受けることができない。
　
第３　むすび
　本願発明が特許を受けることができない以上、本願のその余の請求項に係る発明について検討するまでもなく、本願は拒絶を免れない。
　よって、結論のとおり審決する。