【事件の表示】
　平成７年特許願第３３４３９８号「ＰＳＫ信号送信方法」拒絶査定不服審判事件〔平成９年７月１１日出願公開、特開平９−１８１５４３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成７年１２月２２日の出願であって、特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、平成１７年２月７日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された以下のとおりのものと認める。
　
　「電源線とアース線の間に、第１のＰチャンネルＦＥＴ（１）と第１のＮチャンネルＦＥＴ（２）を直列に接続し、また同様に第２のＰチャンネルＦＥＴ（３）と第２のＮチャンネルＦＥＴ（４）を前記電源線と前記アース線の間に直列に接続し、第１のＰチャンネルＦＥＴ（１）と第１のＮチャンネルＦＥＴ（２）と間の第１の接続点（９）と第２のＰチャンネルＦＥＴ（３）と第２のＮチャンネルＦＥＴ（４）と間の第２の接続点（１０）の間に、コンデンサとコイルからなる直列共振回路（５）を挿入し、第１のＰチャンネルＦＥＴ（１）と第１のＮチャンネルＦＥＴ（２）のそれぞれのゲートを接続して第１の入力端子（７）を構成し、第２のＰチャンネルＦＥＴ（３）と第２のＮチャンネルＦＥＴ（４）のそれぞれのゲートを接続して第２の入力端子（８）を構成し、かつ第１の入力端子（７）に入力されるＰＳＫ信号の反転信号を第２の入力端子（８）へ入力するためのインバータ（６）を備え、第１の入力端子（７）に入力される信号で前記直列共振回路（５）を駆動し、前記ＰＳＫ信号を電波として出力する送信回路。」
　
２．引用発明及び周知技術
（１）これに対して、当審の拒絶理由に引用された特開平７−５０６２０号公報（以下、「引用例」という。）には図面とともに以下の事項が記載されている。
　イ．「２値によって構成されＦＳＫまたはＰＳＫに形成した信号を電磁誘導方式によって通信する送信手段において，２値の変換時における送信アンテナ構成回路の有するインダクタンス成分と結合コンデンサのキャパシタンスによる共振現象に対応する位相のＦＳＫまたはＰＳＫ信号を該送信アンテナに供給するようにしたことを特徴とする２値信号の電磁誘導通信における送信方法。」（２頁１欄【請求項１】）
　ロ．「【実施例】定期券や高機能プリペイドカ−ド等に用いられる，いわゆる無線カ−ド，非接触ＩＣカ−ド等の携帯型の移動局や，工場関連では搬送物や被加工材に装着されて，その内容リストや処理方法等のデ−タを記録し，必要に応じて記録内容の授受，更新を行うタグ，デ−タキャリア等の移動局と，これらの移動局の保持するデ−タ類を利用し，また，デ−タ類を書き直すために所定の情報を通信する本システムの主機能を備えた固定局や地上局（主局）との間で行われる電磁誘導方式の２値信号による通信手段であって，移動局には電源を内蔵せず，主局から送信する搬送波のエネルギ−をその回路動作や送信のための電力として使用する方式に適切なＦＳＫ方式の場合に対して本発明を適用した例について，以下詳細に説明する。」（４頁５欄段落【０００７】）
　ハ．「Ｄ／Ａ変換機能７では入力したディジタル値をアナログ信号に変換形成してＦＳＫ信号を形成し，出力増幅機能７ａで所定の電圧値まで増幅する。出力増幅機能７ａは送信アンテナ（以下アンテナと記す）回路に増幅したＦＳＫ信号を供給する。アンテナ回路にはアンテナ９の有するインダクタンス成分９Ｌに同調させるためのコンデンサ８を備えている。アンテナ９に記した９Ｒはアンテナ９の有する抵抗成分を示している。」（４頁５欄４４行目〜６欄２行目）
　ニ．「上述の実施例はＦＳＫの場合について説明したが，ＰＳＫに対しても，上述した記憶機能５に記憶させるテ−ブルを適切に作成することによって，同様に実現できる。」（６頁９欄１５〜１８行目）
　
　上記引用例の記載及び添付図面ならびにこの分野における技術常識を考慮すると、上記「アンテナ回路」は「送信アンテナ構成回路の有するインダクタンス成分と結合コンデンサのキャパシタンスによる共振現象」を呈するものであり、図面によれば前記インダクタンス成分とキャパシタンスは直列に接続されているから、当該「アンテナ回路」は「直列共振回路」であり、入力された例えば「ＰＳＫ信号」を「電磁誘導方式によって」電波として出力するものである。また、上記「出力増幅機能」は前段の「Ｄ／Ａ変換機能」の出力を入力とし、その出力を前記「アンテナ回路」に供給する機能であり、一般的には「増幅回路」として構成され、前記「アンテナ回路」と共働して「送信手段（即ち、送信回路）」を構成するものである。
　したがって、上記引用例には以下の発明（以下、「引用発明」という。）が記載されている。
　「増幅回路を備え、前記増幅回路に入力されるＰＳＫ信号で直列共振回路を駆動し、前記ＰＳＫ信号を電波として出力する送信回路。」
　
（２）また、同じく当審の拒絶理由に引用された特開昭６４−８０１１２号公報（以下、「周知例１」という。）には図面とともに以下の事項が記載されている。
　イ．「この発明は、例えば中波あるいは短波のラジオ放送用の送信機等に用いられ、出力電力が搬送波周波数を中心とする比較的狭い帯域に分布するようフルブリッジ回路によって送信信号を電力増幅する平衡出力の電力増幅回路と不平衡入力の送信アンテナ等の不平衡負荷回路との間に接続され、平衡出力を不平衡出力に変換して両者の整合を行なう等、平衡入出力回路及び不平衡入出力回路間の平衡・不平衡変換及びインピーダンス変換を行なう整合回路に関する。」（１頁右下欄１０〜１９行目）
　ロ．「従来よりラジオ放送用送信機等の高周波電力増幅器にあっては、大きな出力電力を必要とするため、一般的にＤ級ブリッジ方式が採用されている。この場合、増幅素子として例えばＦＥＴ（電界効果トランジスタ）等の半導体素子を使用して構成したものが多く、現状では素子の許容電力の制限、耐電圧の制限等を考慮して、平衡出力形の構成がとられている。」（２頁左上欄１〜８行目）
　ハ．「この発明に係る整合回路は、・・・（中略）・・・伝送周波数に対して低インピーダンスで他の周波数に対して高インピーダンスとなるインピーダンス変換手段と、・・・（中略）・・・を具備して構成される。」（２頁右下欄１２行目〜３頁左上欄４行目）
　
　上記周知例１の記載及び添付図面（第１図）ならびにこの分野における技術常識を考慮すると、上記「インピーダンス変換手段」は第１図の記載によればＬ１とＣ１からなり、「伝送周波数に対して低インピーダンスで他の周波数に対して高インピーダンスとなる」ものであるから、当該手段はいわゆる直列共振回路を構成しており、当該手段と送信アンテナ等はいわゆる「アンテナ回路」を構成している。
　したがって、上記周知例１の記載によれば「Ｄ級ブリッジ方式の増幅回路を用いたラジオ放送用送信機」は周知であり、当該「Ｄ級ブリッジ方式の増幅回路」が「直流電源に、第１及び第２のＦＥＴＱ１、Ｑ２を直列接続すると共に、第３及び第４のＦＥＴＱ３、Ｑ４を直列接続し、第１及び第２のＦＥＴＱ１、Ｑ２の接続点と第３及び第４のＦＥＴＱ３、Ｑ４の接続点の間にインダクタとコンデンサを含む直列共振回路（即ち、アンテナ回路）を接続した」ものであることも周知である。
　
（３）また、例えば特開昭６３−１４０４０５号公報（以下、「周知例２」という。）には図面とともに以下の事項イ、ロが記載されており、また、例えば特開平２−２８８７１０号公報（以下、「周知例３」という。）には図面とともに以下の事項ハ、ニが記載されている。
　イ．「第２図において、スイッチング回路（２０）及び（３０）はそれぞれインバータとして示され、ナンドゲート（２５）及び（３５）を介して、入力端子（１）及びインバータ（２）から互いに逆位相のデジタル信号が供給される。」（２頁右下欄１１〜１５行目）
　ロ．「本実施例においては、スイッチング回路として、例えば米国フェアチャイルド社の７４ＡＣ００のような、高速のＣＭＯＳゲートが用いられる。このデバイスは、４個の２入力ナンドゲートを搭載しており、各単位ナンドゲート（４０）は、第３図に示すように、端子（４０Ａ）及び（４０Ｂ）の入力が、それぞれインバータ（４１）及び（４２）を介して、ノア回路（４３）に供給され、このノア回路（４３）の出力が第３のインバータ（４４）を介して出力端子（４０Ｙ）に導出されて構成される。
　第３図のナンドゲート（４０）は、さらに具体的には第４図に示すように、Ｐチャンネル及びＮチャンネルのエンハンスメント形ＭＯＳトランジスタにより構成される。」（２頁右下欄１１行目〜３頁左上欄１１行目）
　ハ．「システム１０は更にインバータ回路２８をも備えている。インバータ回路２８はマイナス１の利得を有するように構成された演算増幅器として実施することができる。
　増幅される電気入力信号は入力ポート３０にてシステム１０に連結されている。入力ポート３０自体は比較器２０の負の入力及びインバータ２８の入力に連結されている。インバータ回路２８からの出力は比較器２２の負の入力に連結されている。
　第１図の概略図から明らかであるように、比較器２０及び２２は生成器１６から同一の比較波形を受領する。しかし、インバータ２８がある結果、比較器２０と２２の各々に供給された変調信号は位相が異なっている。
　比較器２０からの出力、即ち線３４上のパルス幅変調されたパルス列Ｓ１は今度は第１スイッチング素子３６に連結される。比較器２２からの出力、即ち線３８上のパルス幅変調されたパルス列Ｓ２は第２のスイッチング素子４０に連結される。
　素子３６及び４０は４素子プッシュプル出力ブリッジを形成する。ブリッジ出力段が増幅器１０に組み込まれているので、３レベル出力信号を生成するのに単一の電気エネルギ（Ｂ＋）源しか必要ない。
　・・・スイッチング素子４０はスイッチング素子３６と同一である。
　出力信号は導通部材５０と５２の間に生成される。その間に負荷Ｌを接続することができる。」（４頁左上欄９行目〜左下欄９行目）
　ニ．「切り換え素子３６と４０から成る出力ブリッジは第３図では市販のＣＭＯＳ素子、７４ＨＣＵＯ４型で実施されている。」（５頁頁左上欄１５〜１７行目）
　
　上記周知例２の記載及び添付図面（第２図〜第４図）ならびにこの分野における技術常識を考慮すると、上記「スイッチング回路（２０）及び（３０）」はそれぞれ「Ｐチャンネル及びＮチャンネルのエンハンスメント形ＭＯＳトランジスタにより構成される」インバータ（具体的には第４図の符号４４で示されるインバータ）であり、各スイッチング回路（２０）及び（３０）の出力間にインダクタとコンデンサを含む回路を接続するものであり、また、第２図中のナンド回路（２５）及び（３５）はゲート機能を必要としない場合に省略可能なものである。また、上記周知例３の記載及び添付図面（ＦＩＧ．１、ＦＩＧ．３）ならびにこの分野における技術常識を考慮すると、上記「スイッチング素子３６及び４０」はそれぞれ「Ｐチャンネル及びＮチャンネルのＣＭＯＳトランジスタにより構成される」素子（具体的にはＦＩＧ．３の符号３６で示される素子）であり、各スイッチング素子３６及び４０の出力間に負荷を接続するものであり、また、ＦＩＧ．１中の比較器２０及び２２はパルス幅変調を必要としない場合に省略可能なものである。
　したがって、上記周知例２または３の記載によれば「電源線とアース線の間に、第１のＰチャンネルＦＥＴと第１のＮチャンネルＦＥＴを直列に接続し、また同様に第２のＰチャンネルＦＥＴと第２のＮチャンネルＦＥＴを前記電源線と前記アース線の間に直列に接続し、第１のＰチャンネルＦＥＴと第１のＮチャンネルＦＥＴと間の第１の接続点と第２のＰチャンネルＦＥＴと第２のＮチャンネルＦＥＴと間の第２の接続点の間に、インダクタとコンデンサを含む回路または負荷を挿入し、第１のＰチャンネルＦＥＴと第１のＮチャンネルＦＥＴのそれぞれのゲートを接続して第１の入力端子を構成し、第２のＰチャンネルＦＥＴと第２のＮチャンネルＦＥＴのそれぞれのゲートを接続して第２の入力端子を構成し、かつ第１の入力端子に入力される入力信号の反転信号を第２の入力端子へ入力するためのインバータを備え、第１の入力端子に入力される信号で前記回路または負荷を駆動する」いわゆる「ＣＭＯＳおよびインバータを用いたＤ級ブリッジ方式」の具体的回路構成は周知である。
　
３．対比
　本願発明と引用発明とを対比するに、本願発明の「電源線とアース線の間に、第１のＰチャンネルＦＥＴ（１）と第１のＮチャンネルＦＥＴ（２）を直列に接続し、また同様に第２のＰチャンネルＦＥＴ（３）と第２のＮチャンネルＦＥＴ（４）を前記電源線と前記アース線の間に直列に接続し、第１のＰチャンネルＦＥＴ（１）と第１のＮチャンネルＦＥＴ（２）と間の第１の接続点（９）と第２のＰチャンネルＦＥＴ（３）と第２のＮチャンネルＦＥＴ（４）と間の第２の接続点（１０）の間に、コンデンサとコイルからなる直列共振回路（５）を挿入し、第１のＰチャンネルＦＥＴ（１）と第１のＮチャンネルＦＥＴ（２）のそれぞれのゲートを接続して第１の入力端子（７）を構成し、第２のＰチャンネルＦＥＴ（３）と第２のＮチャンネルＦＥＴ（４）のそれぞれのゲートを接続して第２の入力端子（８）を構成し、かつ第１の入力端子（７）に入力されるＰＳＫ信号の反転信号を第２の入力端子（８）へ入力するためのインバータ（６）」からなる構成と引用発明の「増幅回路」はいずれも「増幅回路」であるという点で一致している。
　また、本願発明の「第１の入力端子（７）に入力される信号」は「前記増幅回路に入力されるＰＳＫ信号」のことであるから、本願発明の当該構成と引用発明の「前記増幅回路に入力されるＰＳＫ信号」の間に実質的な差異はない。
　したがって、本願発明と引用発明は、
　「増幅回路を備え、前記増幅回路に入力されるＰＳＫ信号で直列共振回路を駆動し、前記ＰＳＫ信号を電波として出力する送信回路。」
の点で一致し、以下の点で相違している。
　
＜相違点＞
　「増幅回路」に関し、本願発明の増幅回路は「電源線とアース線の間に、第１のＰチャンネルＦＥＴ（１）と第１のＮチャンネルＦＥＴ（２）を直列に接続し、また同様に第２のＰチャンネルＦＥＴ（３）と第２のＮチャンネルＦＥＴ（４）を前記電源線と前記アース線の間に直列に接続し、第１のＰチャンネルＦＥＴ（１）と第１のＮチャンネルＦＥＴ（２）と間の第１の接続点（９）と第２のＰチャンネルＦＥＴ（３）と第２のＮチャンネルＦＥＴ（４）と間の第２の接続点（１０）の間に、コンデンサとコイルからなる直列共振回路（５）を挿入し、第１のＰチャンネルＦＥＴ（１）と第１のＮチャンネルＦＥＴ（２）のそれぞれのゲートを接続して第１の入力端子（７）を構成し、第２のＰチャンネルＦＥＴ（３）と第２のＮチャンネルＦＥＴ（４）のそれぞれのゲートを接続して第２の入力端子（８）を構成し、かつ第１の入力端子（７）に入力されるＰＳＫ信号の反転信号を第２の入力端子（８）へ入力するためのインバータ（６）」からなる構成を備えているのに対し、引用発明は具体的な回路構成が不明である点。
　
４．当審の判断
　そこで、上記相違点について検討するに、例えば上記周知例１に開示されているように「Ｄ級ブリッジ方式の増幅回路を用いたラジオ放送用送信機」は周知であり、当該「Ｄ級ブリッジ方式の増幅回路」が「直流電源に、第１及び第２のＦＥＴＱ１、Ｑ２を直列接続すると共に、第３及び第４のＦＥＴＱ３、Ｑ４を直列接続し、第１及び第２のＦＥＴＱ１、Ｑ２の接続点と第３及び第４のＦＥＴＱ３、Ｑ４の接続点の間にインダクタとコンデンサを含む直列共振回路（即ち、アンテナ回路）を接続した」ものであることも周知である。
　一方、上記周知例２または３によれば「電源線とアース線の間に、第１のＰチャンネルＦＥＴと第１のＮチャンネルＦＥＴを直列に接続し、また同様に第２のＰチャンネルＦＥＴと第２のＮチャンネルＦＥＴを前記電源線と前記アース線の間に直列に接続し、第１のＰチャンネルＦＥＴと第１のＮチャンネルＦＥＴと間の第１の接続点と第２のＰチャンネルＦＥＴと第２のＮチャンネルＦＥＴと間の第２の接続点の間に、インダクタとコンデンサを含む回路または負荷を挿入し、第１のＰチャンネルＦＥＴと第１のＮチャンネルＦＥＴのそれぞれのゲートを接続して第１の入力端子を構成し、第２のＰチャンネルＦＥＴと第２のＮチャンネルＦＥＴのそれぞれのゲートを接続して第２の入力端子を構成し、かつ第１の入力端子に入力される入力信号の反転信号を第２の入力端子へ入力するためのインバータを備え、第１の入力端子に入力される入力信号で前記回路または負荷を駆動する」いわゆる「ＣＭＯＳおよびインバータを用いたＤ級ブリッジ方式」の具体的回路構成も周知である。
　そして、これらの周知技術を引用発明に適用する上での阻害要因は何ら見あたらず、また、適用後の作用効果も当業者であれば予想可能な範囲内のものであるから、引用発明における増幅回路として、例えば上記周知例１に記載されたＤ級ブリッジ方式の増幅回路を採用するとともに、その具体的な回路構成として例えば上記周知例２または３に記載されたＣＭＯＳおよびインバータを用いた回路構成を採用することにより、本願発明のような「電源線とアース線の間に、第１のＰチャンネルＦＥＴ（１）と第１のＮチャンネルＦＥＴ（２）を直列に接続し、また同様に第２のＰチャンネルＦＥＴ（３）と第２のＮチャンネルＦＥＴ（４）を前記電源線と前記アース線の間に直列に接続し、第１のＰチャンネルＦＥＴ（１）と第１のＮチャンネルＦＥＴ（２）と間の第１の接続点（９）と第２のＰチャンネルＦＥＴ（３）と第２のＮチャンネルＦＥＴ（４）と間の第２の接続点（１０）の間に、コンデンサとコイルからなる直列共振回路（５）を挿入し、第１のＰチャンネルＦＥＴ（１）と第１のＮチャンネルＦＥＴ（２）のそれぞれのゲートを接続して第１の入力端子（７）を構成し、第２のＰチャンネルＦＥＴ（３）と第２のＮチャンネルＦＥＴ（４）のそれぞれのゲートを接続して第２の入力端子（８）を構成し、かつ第１の入力端子（７）に入力されるＰＳＫ信号の反転信号を第２の入力端子（８）へ入力するためのインバータ（６）」からなる構成を得る程度のことは当業者であれば適宜成し得ることである。
　
５．むすび
　以上のとおり、本願発明は、上記引用例に記載された発明ならびに上記周知例１〜３に記載された周知技術に基づいて当業者が容易に発明をすることができたものと認められるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。