(57)【要約】  エッジオン光子計数検出器と、このような検出器の電荷収集側を製造するための方法とが開示される。エッジオン光子計数検出器は、半導体基板を備える。半導体基板は、Ｘ線源に対向するように構成された第１の端部と、入射Ｘ線の方向において、第１の端部の反対側にある第２の端部と、Ｎ≧２とするＮ個の深度セグメントを有し、深度セグメントのそれぞれが、電荷収集金属電極を備える、少なくとも１つのストリップと、ドープ領域と絶縁領域とを備えた電荷収集側と、を備え、電荷収集金属電極のそれぞれは、対応するドープ領域の上に配置され、絶縁領域上に配置された、それぞれのルーティングトレースに接続され、それぞれのルーティングトレースは、電荷収集金属電極から、第２の端部に配置されたフロントエンド電子回路に接続可能な読み出しパッドＥへと信号を伝達するように構成されている。
2020521953.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板を備えるエッジオン光子計数検出器であって、前記半導体基板は、
−  Ｘ線源に対向するように構成された第１の端部と、入射Ｘ線の方向において、前記第１の端部の反対側にある第２の端部と、
−  Ｎ≧２とするＮ個の深度セグメントを有し、前記深度セグメントのそれぞれが、電荷収集金属電極を備える、少なくとも１つのストリップと、
−  ドープ領域と絶縁領域とを備えた電荷収集側と、を備え
前記電荷収集金属電極のそれぞれは、対応するドープ領域の上に配置され、前記絶縁領域上に配置された、それぞれのルーティングトレースに接続され、それぞれの前記ルーティングトレースは、前記電荷収集金属電極から、前記第２の端部に配置されたフロントエンド電子回路に接続可能な読み出しパッドへと信号を伝達するように構成されている、エッジオン光子計数検出器。
【請求項２】
前記半導体基板はシリコンを含む、請求項１に記載のエッジオン検出器。
【請求項３】
前記電荷収集金属電極および前記ルーティングトレースは、同じ金属から製造される、請求項１または２に記載のエッジオン検出器。
【請求項４】
前記電荷収集金属電極および前記ルーティングトレースは、単一金属層内に設けられる、請求項３に記載のエッジオン検出器。
【請求項５】
前記金属はアルミニウムである、請求項４に記載のエッジオン検出器。
【請求項６】
前記絶縁領域は、二酸化シリコンの領域を備える、請求項１から５のいずれか１項に記載のエッジオン検出器。
【請求項７】
前記ストリップの数は、少なくとも２つであり、
前記電荷収集金属電極の幅寸法は、ストリップピッチに対する前記電荷収集金属電極幅の比率が０．８未満であり、キャパシタンスを減少させるような寸法である、請求項１から６のいずれか１項に記載のエッジオン検出器。
【請求項８】
前記ストリップの数は、少なくとも２つであり、
前記ルーティングトレースの幅寸法は、ストリップピッチに対する前記ルーティングトレース幅の比率が０．０５未満であり、キャパシタンスを減少させるような寸法である、請求項１から７のいずれか１項に記載のエッジオン検出器。
【請求項９】
前記半導体基板には、前記第２の端部に配置された前記読み出しパッドに隣接する領域内にドープ領域が設けられている、請求項１から８のいずれか１項に記載のエッジオン検出器。
【請求項１０】
前記読み出しパッドに隣接する前記領域に、絶縁領域がさらに設けられ、これにより、前記ドープ領域と前記絶縁領域とが配置されて、前記ルーティングトレースが前記絶縁領域上を前記読み出しパッドまで延びるようなパターンを形成する、請求項９に記載のエッジオン検出器。
【請求項１１】
前記半導体基板は、テーパ形状を有し、これにより、前記半導体基板の第１の端部は、第１の幅を有し、前記半導体基板の第２の端部は、前記第１の端部よりも大きな第２の幅を有する、請求項１から１０のいずれか１項に記載のエッジオン検出器。
【請求項１２】
前記半導体基板は、電荷収集金属電極の少なくとも２つのストリップを備え、前記ストリップは、前記電荷収集電極が、前記基板のテーパ形状に適合されたテーパパターン内の前記電荷収集側に設けられるように、互いに対して角度をなしている、請求項１２に記載のエッジオン検出器。
【請求項１３】
前記半導体基板の前記第２の端部は、少なくとも１つの面取り角部を備える、請求項１から１２のいずれか１項に記載のエッジオン検出器。
【請求項１４】
エッジオン検出器のための電荷収集面を製造するための方法であって、
−  Ｘ線源に対向するように構成された第１の端部と、前記第１の端部の反対側にある第２の端部と、を有する半導体基板を供給するステップ（Ｓ１）と、
−  電荷収集面と称される、前記半導体基板の表面に、ドープ領域を設けるステップ（Ｓ２）と、
−  ドープ領域が設けられていない第２の表面の領域に、絶縁層を設けるステップ（Ｓ３）と、
−  前記半導体基板の前記第２の端部に、読み出しパッドを配置するステップ（Ｓ４）と、
−  前記ドープ領域と、前記絶縁層とを備える前記電荷収集面の上に、単一金属層を成膜するステップ（Ｓ４）と、
−  前記単一金属層をパターニングして、
ｉｉｉ）前記ドープ領域の上に、電荷収集金属電極を形成し、
ｉＶ）前記絶縁層の上に、前記電荷収集金属電極を前記読み出しパッドと接続するルーティングトレースを形成するステップ（Ｓ５）と、
を含む方法。
【請求項１５】
単一金属層を成膜する前記ステップ（Ｓ４）は、物理蒸着法（ＰＶＤ）、めっき法および／または化学蒸着法（ＣＶＤ）を使用することを含む、請求項１４に記載の方法。
【請求項１６】
前記単一金属層をパターニングするステップ（Ｓ５）は、フォトリソグラフィの使用を含む、請求項１４または１５に記載の方法。
【請求項１７】
半導体基板Ｂを供給する前記ステップ（Ｓ１）は、シリコン基板を供給することを含む、請求項１４から１６のいずれか１項に記載の方法。
【請求項１８】
前記電荷収集面の上に、単一金属層を成膜する前記ステップ（Ｓ４）は、単一アルミニウム層を成膜することを含む、請求項１４から１７のいずれか１項に記載の方法。
【請求項１９】
ドープ領域（Ｒ）が設けられていない前記第２の表面の領域に、絶縁層Ｆを設けるステップ（Ｓ３）は、二酸化シリコン層を設けることを含む、請求項１４から１８のいずれか１項に記載の方法。
【請求項２０】
前記金属層をパターニングする前記ステップ（Ｓ５）は、電荷収集電極の少なくとも２つのストリップを形成することを含み、
前記電荷収集電極のそれぞれは、ストリップピッチに対する電荷収集金属電極幅の比率が、０．８未満であるような幅寸法を有する、請求項１４から１９のいずれか１項に記載の方法。
【請求項２１】
前記金属層をパターニングする前記ステップ（Ｓ５）は、ストリップピッチに対するルーティングトレース幅の比率が、０．０５未満であるような幅寸法を有するルーティングトレースを形成することをさらに含む、請求項２０に記載の方法。
【請求項２２】
請求項１４から２１のいずれか１項に従って製造された電荷収集面を備えるエッジオン検出器。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概して、Ｘ線撮像のための検出器に関し、特に、光子計数Ｘ線撮像のための半導体ストリップ検出器、および検出器を製造する方法に関する。
【背景技術】
【０００２】
シリコン検出器などの半導体検出器は、Ｘ線撮像に広く使用されており、Ｘ線光子を検出し、相互作用する各光子によって放出された電荷キャリアを収集することにより、Ｘ線光子をデジタル信号またはデジタル画像に変換する。低エネルギーＸ線に関しては、検出器表面をＸ線に向けて、検出器面を複数の画素に分割することにより、半導体検出器を画素化するのが一般的である。各画素は、印加電界を通した画素内のＸ線相互作用によって生成された電荷を収集し、対応するフロントエンド電子回路に電荷を供給する。しかし、低い原子番号と低い密度のため、Ｘ線コンピュータ断層撮影などの高エネルギーＸ線による撮像では、例えばシリコン検出器の画素化構成は、０．５ミリメートル未満の基板厚さでは、全ての高エネルギーＸ線を捕捉することはできず、低い検出効率をもたらす。また、シリコンの原子番号が低いということは、検出器内のコンプトン散乱Ｘ線光子の一部が、光吸収光子よりも支配的であることを意味し、これは、散乱光子が検出器内の他の画素に信号を誘発することがあり、この信号はこれらの画素内ではノイズに等しいため、問題を生じさせる。
【０００３】
シリコンの低吸収率の問題を解決する１つの方法は、シリコンの深度を、大幅に増加できるように、シリコン検出器のエッジを、入射Ｘ線に向けることにより、検出器のエッジオン構成を採用することである。Ｘ線検出器として、エッジオンジオメトリ（ｅｄｇｅ―ｏｎ ｇｅｏｍｅｔｒｙ）の結晶シリコンストリップ検出器を最初に言及したのは、Ｒ．ノヴォトニー（Ｒ．  Ｎｏｗｏｔｎｙ）、“医学および構造解析におけるＳｉマイクロストリップ検出器の応用（Ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  Ｓｉ−ｍｉｃｒｏｓｔｒｉｐ−ｄｅｔｅｃｔｏｒｓ  ｉｎ  ｍｅｄｉｃｉｎｅ  ａｎｄ  ｓｔｒｕｃｔｕｒａｌ  ａｎａｌｙｓｉｓ）”、物理学研究における核計器および方法（Ｎｕｃｌｅａｒ  Ｉｎｓｔｒｕｍｅｎｔｓ  ａｎｄ  Ｍｅｔｈｏｄｓ  ｉｎ  Ｐｈｙｓｉｃｓ  Ｒｅｓｅａｒｃｈ）２２６（１９８４）、３４〜３９である。シリコンは、胸部撮影用など、低エネルギーで動作するが、主に、コンプトン散乱のより大きな部分およびこれに関連する問題のため、コンピュータ断層撮影などのより高エネルギー用ではないと結論づけている。
【０００４】
半導体検出器のエッジオンジオメトリは、米国特許第４，９３７，４５３号、ロバート・ネルソン（Ｒｏｂｅｒｔ  Ｎｅｌｓｏｎ）“放射線撮像用Ｘ線検出器（Ｘ−ｒａｙ  ｄｅｔｅｃｔｏｒ  ｆｏｒ  ｒａｄｉｏｇｒａｐｈｉｃ  ｉｍａｇｉｎｇ）”、米国特許第５，４３４，４１７号、デイビッド・ナイグレン（Ｄａｖｉｄ  Ｎｙｇｒｅｎ）“高解像度エネルギーに敏感なデジタルＸ線（Ｈｉｇｈ  ｒｅｓｏｌｕｔｉｏｎ  ｅｎｅｒｇｙ−ｓｅｎｓｉｔｉｖｅ  ｄｉｇｉｔａｌ  Ｘ−ｒａｙ）”および米国特許第７，２９１，８４１号Ｂ２、ロバート・ネルソン（Ｒｏｂｅｒｔ  Ｎｅｌｓｏｎ）ら、“核医学における強化されたＳＰＥＣＴ、ＰＥＴ、およびコンプトン散乱撮像のための装置およびシステム（Ｄｅｖｉｃｅ  ａｎｄ  ｓｙｓｔｅｍ  ｆｏｒ  ｅｎｈａｎｃｅｄ  ＳＰＥＣＴ，  ＰＥＴ，  ａｎｄ  Ｃｏｍｐｔｏｎ  ｓｃａｔｔｅｒ  ｉｍａｇｉｎｇ  ｉｎ  ｎｕｃｌｅａｒ  ｍｅｄｉｃｉｎｅ）”でも提案されている。米国特許第５，４３４，４１７号では、セグメント化されたシリコンストリップ検出器の概念が説明されているが、電荷収集電極が、どのようにフロントエンド電子回路に接続されているか、およびルーティングトレースの配置が示されていない。米国特許米国特許第７，２９１，８４１号Ｂ２では、エッジオン検出器は、本発明には関わらない、いわゆるコンプトン撮像に使用される。ショウイチ・ヨシダ（Ｓｈｏｉｃｈｉ  Ｙｏｓｈｉｄａ）、タカシ・オオスギ（Ｔａｋａｓｈｉ  Ｏｈｓｕｇｉ）の論文“シリコンストリップ検出器のＸ線コンピュータ断層撮影への応用（Ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ  ｓｔｒｉｐ  ｄｅｔｅｃｔｏｒｓ  ｔｏ  Ｘ−ｒａｙ  ｃｏｍｐｕｔｅｄ  ｔｏｍｏｇｒａｐｈｙ）”、物理学研究における核計器および方法（Ｎｕｃｌｅａｒ  Ｉｎｓｔｒｕｍｅｎｔｓ  ａｎｄ  Ｍｅｔｈｏｄｓ  ｉｎ  Ｐｈｙｓｉｃｓ  Ｒｅｓｅａｒｃｈ）、Ａ  ５４１（２００５）、４１２〜４２０において、エッジオンコンセプトの実施が概説されている。この実施では、エッジオンシリコンストリップ検出器の間に配置された薄いタングステンプレートが、散乱Ｘ線の背景を減らし、低線量で画像コントラストを改善する。
【０００５】
エッジオンシリコンストリップ検出器の実装は、米国特許第８，１８３，５３５号Ｂ２、マッツ・ダニエルソン（Ｍａｔｓ  Ｄａｎｉｅｌｓｓｏｎ）ら、“Ｘ線撮像用のシリコン検出器アセンブリ（Ｓｉｌｉｃｏｎ  ｄｅｔｅｃｔｏｒ  ａｓｓｅｍｂｌｙ  ｆｏｒ  ｘ−ｒａｙ  ｉｍａｇｉｎｇ）”、チェン・シュウ（Ｃｈｅｎｇ  Ｘｕ）ら、“光子計数スペクトルＣＴ用のセグメント化シリコンストリップ検出器のエネルギー分解能（Ｅｎｅｒｇｙ  ｒｅｓｏｌｕｔｉｏｎ  ｏｆ  ａ  ｓｅｇｍｅｎｔｅｄ  ｓｉｌｉｃｏｎ  ｓｔｒｉｐ  ｄｅｔｅｃｔｏｒ  ｆｏｒ  ｐｈｏｔｏｎ−ｃｏｕｎｔｉｎｇ  ｓｐｅｃｔｒａｌ  ＣＴ）”、物理学研究における核計器および方法（Ｎｕｃｌｅａｒ  Ｉｎｓｔｒｕｍｅｎｔｓ  ａｎｄ  Ｍｅｔｈｏｄｓ  ｉｎ  Ｐｈｙｓｉｃｓ  Ｒｅｓｅａｒｃｈ）、７１５（２０１３）、１１〜１７およびスジン・リウ（Ｘｕｅｊｉｎ  Ｌｉｕ）ら、“マルチビン光子計数スペクトルコンピューター断層撮影検出器用のスペクトル応答モデルとその応用（Ｓｐｅｃｔｒａｌ  ｒｅｓｐｏｎｓｅ  ｍｏｄｅｌ  ｆｏｒ  ａ  ｍｕｌｔｉｂｉｎ  ｐｈｏｔｏｎ−ｃｏｕｎｔｉｎｇ  ｓｐｅｃｔｒａｌ  ｃｏｍｐｕｔｅｄ  ｔｏｍｏｇｒａｐｈｙ  ｄｅｔｅｃｔｏｒ  ａｎｄ  ｉｔｓ  ａｐｐｌｉｃａｔｉｏｎｓ）”、医用画像ジャーナル（Ｊｏｕｒｎａｌ  ｏｆ  Ｍｅｄｉｃａｌ  Ｉｍａｇｉｎｇ）２（３）（２０１５）０３３５０２に、さらに説明されている。そして、説明されるように、各ストリップは、深度セグメントにさらに分割され、Ｘ線コンピュータ断層撮影などの、Ｘ線撮像の高フラックス適用下でのフロントエンド電子回路の負荷を軽減する。各深度セグメントで検出された光子変換信号は、深度セグメントの対応する電荷収集電極と、フロントエンド電子回路のチャネルでの入力とを接続するルーティングトレースを介して、フロントエンド電子回路の個々の処理チャネルに伝達される。チェン・シュウ（Ｃｈｅｎｇ  Ｘｕ）らにより説明された、“光子計数スペクトルＣＴ用のセグメント化シリコンストリップ検出器のエネルギー分解能（Ｅｎｅｒｇｙ  ｒｅｓｏｌｕｔｉｏｎ  ｏｆ  ａ  ｓｅｇｍｅｎｔｅｄ  ｓｉｌｉｃｏｎ  ｓｔｒｉｐ  ｄｅｔｅｃｔｏｒ  ｆｏｒ  ｐｈｏｔｏｎ−ｃｏｕｎｔｉｎｇ  ｓｐｅｃｔｒａｌ  ＣＴ）”、物理学研究における核計器および方法（Ｎｕｃｌｅａｒ  Ｉｎｓｔｒｕｍｅｎｔｓ  ａｎｄ  Ｍｅｔｈｏｄｓ  ｉｎ  Ｐｈｙｓｉｃｓ  Ｒｅｓｅａｒｃｈ）、７１５（２０１３）、１１〜１７には、２つの異なる金属層が、電荷収集電極用の１つの金属層と、ルーティングトレース用の他の層とを有するシリコン基板の電荷収集側に実装されている。マッツ・ダニエルソン（Ｍａｔｓ  Ｄａｎｉｅｌｓｓｏｎ）の、スウェーデン特許出願第９８０１６７７−７号には、放射線療法の監視のために電荷収集電極間に延びるルーティングトレースを有するシリコン検出器が記載されている。Ｅ．ベラウ（Ｅ．ＢＥＬＡＵ）ら、“シリコンストリップ検出器での電荷収集（Ｃｈａｒｇｅ  ｃｏｌｌｅｃｔｉｏｎ  ｉｎ  ｓｉｌｉｃｏｎ  ｓｔｒｉｐ  ｄｅｔｅｃｔｏｒｓ）”、物理学研究における核計器および方法（Ｎｕｃｌｅａｒ  Ｉｎｓｔｒｕｍｅｎｔｓ  ａｎｄ  Ｍｅｔｈｏｄｓ  ｉｎ  Ｐｈｙｓｉｃ���  Ｒｅｓｅａｒｃｈ）２１４（２−３）（１９８３）、２５３〜２６０は、電荷収集電極と同じ層にルーティングトレースを有する粒子物理学に使用される望遠鏡検出器を説明している。マッツ・ダニエルソン（Ｍａｔｓ  Ｄａｎｉｅｌｓｓｏｎ）ら、米国特許第８，１８３，５３５号Ｂ２の、コンプトン散乱が他のシリコン検出器に到達した結果としての散乱光子を部分的に止めるために、シリコン検出器のサブセットに取り付けられる“Ｘ線撮像用のシリコン検出器アセンブリ”では、薄くて重い金属シートが提案されている。
【０００６】
キャパシタンスは、検出器に関する最も重要なパラメータの１つであり、フロントエンド電子回路の電子ノイズのレベルに直接関連する。ノイズレベルは、任意の撮像検出器が満足のいく品質で画像を取得するために、可能な限り低くする必要がある。検出された光子が特定の時間間隔にわたって統合されるエネルギー統合検出器の場合、電子ノイズが読み出し信号に吸収され、結果として画質の低下をもたらす。光子計数検出器の場合、ノイズによって誘発される偽の計数を拒絶するには、最低エネルギー閾値を、ノイズフロアのレベルよりも高く設定する必要がある。したがって、新しい検出器を設計する場合、フロントエンド電子回路への入力容量を下げることは、重要なタスクである。
【０００７】
シリコン検出器などの半導体検出器の場合、片面シリコンストリップ検出器を特定の例とすると、次の２つの寄与が、主なキャパシタンス源であり、それは、電荷収集電極とシリコン基板の裏面との間のキャパシタンスである裏面キャパシタンス、および隣接する電荷収集電極間のキャパシタンスであるストリップ間キャパシタンスである。電荷収集電極とフロントエンド電子回路の入力とを接続するルーティングトレースを有する検出器の場合、トレースキャパシタンスも重要な役割を果たし、トレースキャパシタンスには、隣接するルーティングトレース間のキャパシタンスと、ルーティングトレースと電荷収集電極との間のキャパシタンスと、が含まれまる。Ｘ線に敏感な領域の範囲外では、シリコン基板は注入層の大きな領域によって覆われていることがあり、その上に延びるルーティングトレースが存在する場合、これもキャパシタンスに寄与する。
【０００８】
特に高エネルギーＸ線による撮像のための医療撮像用のエッジオンシリコン検出器に、大きな関心が寄せられている。しかし、深度セグメントの数が１よりも大きい場合、フロントエンド電子回路へのルーティングに関連して、問題が発生する。チェン・シュウ（Ｃｈｅｎｇ  Ｘｕ）ら、“光子計数スペクトルＣＴ用のセグメント化シリコンストリップ検出器のエネルギー分解能（Ｅｎｅｒｇｙ  ｒｅｓｏｌｕｔｉｏｎ  ｏｆ  ａ  ｓｅｇｍｅｎｔｅｄ  ｓｉｌｉｃｏｎ  ｓｔｒｉｐ  ｄｅｔｅｃｔｏｒ  ｆｏｒ  ｐｈｏｔｏｎ−ｃｏｕｎｔｉｎｇ  ｓｐｅｃｔｒａｌ  ＣＴ）”、物理学研究における核計器および方法（Ｎｕｃｌｅａｒ  Ｉｎｓｔｒｕｍｅｎｔｓ  ａｎｄ  Ｍｅｔｈｏｄｓ  ｉｎ  Ｐｈｙｓｉｃｓ  Ｒｅｓｅａｒｃｈ）、７１５（２０１３）、１１〜１７に、２つの金属層を有する設計が説明されているが、ルーティングトレースは、電荷収集金属電極のものとは異なる金属層上で動作しており、より高いキャパシタンスと実装の複雑さを示している。そして、２つの金属層間の絶縁体材料によって、より多くのデッドスペースが追加され、これは、幾何学的効率の損失をもたらしている。また、米国特許第８，１８３，５３５号Ｂ２、マッツ・ダニエルソン（Ｍａｔｓ  Ｄａｎｉｅｌｓｓｏｎ）ら、“Ｘ線撮像用のシリコン検出器アセンブリ（Ｓｉｌｉｃｏｎ  ｄｅｔｅｃｔｏｒ  ａｓｓｅｍｂｌｙ  ｆｏｒ  ｘ−ｒａｙ  ｉｍａｇｉｎｇ）”では、フロントエンド電極を、センサの領域またはセンサの上部に展開することが提案されているが、そうした場合、フロントエンド電子回路が、放射線にさらされ、フロントエンド電子回路も、スペースを取り、非常に高密度の梱包を不可能にする。したがって、実装の複雑さを低下させ、フロントエンド電子回路への最適なキャパシタンスで、ルーティングトレースをフロントエンド電子回路に導通する方法を提供することが望ましい。
【発明の概要】
【発明が解決しようとする課題】
【０００９】
提案技術は、電荷収集電極をフロントエンド電子回路の入力に接続するルーティングトレースを有する検出器に関連する、キャパシタンス関連の問題のいくつかを少なくとも軽減する、エッジオン半導体検出器を提供することを目的とする。
【００１０】
提案技術の特定の目的は、改善されたキャパシタンス特性を有する光子計数エッジオン半導体検出器を提供することである。特に、低いキャパシタンスを有する光子計数エッジオン半導体検出器を提供することである。
【００１１】
もう１つの目的は、改善されたキャパシタンス特性、特に低いキャパシタンス特性を有する光子計数エッジオン半導体検出器を製造する方法を提供することである。
【課題を解決するための手段】
【００１２】
提案技術の第１の態様によれば、エッジオン光子計数検出器が提供される。検出器は、Ｘ線源に対向するように構成された第１の端部と、入射Ｘ線の方向において、第１の端部の反対側にある第２の端部と、を備えた半導体基板を備える。半導体基板は、Ｎ≧２とするＮ個の深度セグメントを有する少なくとも１つのストリップを備える。深度セグメントのそれぞれが、電荷収集金属電極を備える。半導体基板は、また、ドープ領域と絶縁領域とを備えた電荷収集側を備える。電荷収集金属電極のそれぞれは、対応するドープ領域の上に配置され、絶縁領域上に配置された、それぞれのルーティングトレースに接続される。それぞれのルーティングトレースは、電荷収集金属電極から、第２の端部に配置されたフロントエンド電子回路に接続可能な読み出しパッドＥへと信号を伝達するように構成されている。
【００１３】
提案技術の第２の態様によれば、エッジオン検出器のための電荷収集面を製造するための方法が提供される。
【００１４】
方法は、半導体基板を供給するステップを含み、半導体基板は、Ｘ線源に対向するように構成された第１の端部と、第１の端部の反対側にある第２の端部と、を有する。方法は、また、電荷収集面と称される、半導体基板の表面に、ドープ領域を設けるステップを含み、ドープ領域は、第１の種類のドーピングを有する。方法は、また、ドープ領域が設けられていない第２の表面の領域に、絶縁層を設けるステップを含む。方法は、また、半導体基板の第２の端部に、読み出しパッドを配置するステップを含む。方法は、さらに、ドープ領域と、絶縁層とを備える電荷収集面の上に、単一金属層を成膜するステップを含む。方法は、さらに、単一金属層をパターニングして、ｉ）ドープ領域の上に、電荷収集金属電極を形成し、ｉｉ）絶縁層の上に、電荷収集金属電極を読み出しパッドと接続するルーティングトレースを形成するステップを含む。
【００１５】
提案技術の実施形態は、優れたキャパシタンス特性を有するエッジオン検出器を提供する。このような検出器は、フロントエンド電子回路でノイズレベルが減少することを確保し、これは、取得画像の質を高める。さらなる利点は、後のセクションを読むことにより、明らかとなる。
【図面の簡単な説明】
【００１６】
【図１】センサの一部の模式図。
【図２】センサの断面の模式図。
【図３】電荷収集電極およびルーティングトレースの幅を示す模式図。
【図４】ストリップピッチに対する電極幅の比率の関数として、キャパシタンスを示す図。
【図５】キャパシタンスの関数としてのノイズレベルを示す図。
【図６】２つの深度セグメントを有するセンサと、どのようにしてルーティングトレースが読み出しパッドに接続されているかとを示す模式図。
【図７】シリコン基板の底部領域の断面を示す模式図。
【図８ａ】完全なＰ＋注入部を有するセンサ底部における、ルーティング領域を示す模式図。
【図８ｂ】ルーティングトレースの下にＰ＋注入部がないセンサ底部における、ルーティング領域を示す模式図。
【図８ｃ】ストリップ状に注入されたＰ＋であるセンサ底部における、ルーティング領域を示す模式図。
【図９】台形形状のセンサの模式図。
【図１０】面取りされた角部を有するセンサの模式図。
【図１１】提案技術に係るエッジオン検出器を用いることが可能なＸ線撮像システムを示す図。
【図１２】提案技術に係るエッジオン検出器を用いることが可能なＸ線撮像システムを示す別の図。
【図１３】複数のストリップを有するエッジオン検出器を示す模式図。
【図１４】複数のストリップと複数の深度セグメントとを有するエッジオン検出器を示す模式図。
【図１５】どのようにしてルーティングトレースがエッジオン検出器上のフロントエンド電子回路に接続されるかを示す模式図。
【図１６】エッジオン検出器の電荷収集側を製造する方法を示すフロー図。
【発明を実施するための形態】
【００１７】
本発明は、改善されたキャパシタンス特性を有するエッジオン半導体ストリップ検出器を、提供することを目的とする。提供されるストリップ検出器は、４０ｋｅＶ〜２５０ｋｅＶのエネルギー範囲内でのＸ線撮像における使用に適している。この目的を達成するために、金属層を、検出器の電荷収集側に実装して、電荷収集電極と同じ金属層に延びる導電ルーティングトレースを得るようにしてもよい。さらに、ストリップ検出器に関連するキャパシタンスを減少させるための方法および方策が提供される。
【００１８】
提案技術の様々な実施形態を説明する前に、エッジオン半導体ストリップ検出器が用いられる技術の概要から始めるのが、有用であろう。このために、図１１を参照する。この非限定の例において、Ｘ線撮像システム１００は、基本的には、Ｘ線源１０と、Ｘ線検出システム２０と、関連する画像処理デバイス３０と、を備える。一般に、Ｘ線検出システム２０は、任意のＸ線光学素子により焦点を合わされ、物体または被験者あるいはその一部を通過した可能性がある、Ｘ線源１０からの放射を記録するように構成されている。Ｘ線検出システム２０は、適切なアナログ処理および読み出し電子部品（Ｘ線検出システム２０に一体化してもよい）を介して、画像処理デバイス３０に接続可能であり、画像処理デバイス３０による画像処理および／または画像再構築を可能にする。
【００１９】
図１２に示すように、Ｘ線撮像システム１００の別の例は、Ｘ線を放射するＸ線源１０と、物体を通過した後のＸ線を検出するＸ線検出システム２０と、検出器からの生電気信号を処理し、デジタル化するアナログ処理回路２５と、補正を適用する、測定データを一時保存する、またはフィルタリングするなどのさらなる処理動作を、測定データに対して実行することが可能なデジタル処理回路４０と、処理データを保存し、さらなる後処理および／または画像再構築を行うことが可能なコンピュータ５０と、を備える。
【００２０】
全体的な検出器を、Ｘ線検出システム２０とみなしてもよく、または、Ｘ線検出システム２０を、関連するアナログ処理回路２５と組み合わせてもよい。
【００２１】
デジタル処理回路４０および／またはコンピュータ５０を含むデジタル部は、Ｘ線検出器からの画像データに基づき画像再構築を行う、デジタル画像処理システム３０とみなしてもよい。画像処理システム３０は、よって、コンピュータ５０、または代替案としてデジタル処理回路４０とコンピュータ５０との複合システムとして、あるいは場合によっては、デジタル処理回路をさらに画像処理および／または再構築に専用のものとする場合は、デジタル処理回路４０自体として考えてもよい。
【００２２】
一般的に用いられるＸ線撮像システムの例は、コンピュータ断層撮影（ＣＴ）システムであり、このシステムは、Ｘ線のファンまたはコーンビームを生成するＸ線源と、患者または物体を透過したＸ線の部分を記録するための対向するＸ線検出システムと、を含んでもよい。Ｘ線源および検出システムは、通常、撮像される物体の周りを回転するガントリーに搭載される。
【００２３】
このため、図１２に示されるＸ線源１０と、Ｘ線検出システム２０とは、ＣＴシステムの一部として配置してもよく、例えば、ＣＴガントリーに搭載可能であってもよい。
【００２４】
Ｘ線撮像検出器に関する課題は、検出されたＸ線から最大の情報を抽出し、物体または被験者が密度、組成および構造に関して描写される、物体または被験者の画像に対する入力を供給することである。検出器として、フィルム画像を用いることが、なお一般的であるが、今日の検出器は、最も一般的には、デジタル画像を提供する。
【００２５】
提案技術は、一部は、半導体エッジオン検出器の特定の設計に関する。半導体エッジオン検出器は、任意の適切な半導体材料を備えてもよい。提案技術の特定の実施形態は、シリコンの検出器基板に関する。しかし、他の材料も可能である。光子計数Ｘ線検出器のための将来有望な材料は、テルル化カドミウム（ＣｄＴｅ）、テルル化亜鉛カドミウム（ＣＺＴ）およびシリコン（Ｓｉ）である。ＣｄＴｅおよびＣＺＴは、臨床ＣＴで用いられる高エネルギーＸ線の高い吸収効率のため、いくつかの光子計数スペクトルＣＴプロジェクトで採用されている。しかし、これらのプロジェクトは、ＣｄＴｅ／ＣＺＴのいくつかの欠点のため進行が遅い。ＣｄＴｅ／ＣＺＴは、低い電荷キャリア移動度を有し、これは、臨床診療で見られるものよりも、１０分の１のフラックスレートで、いくつかのパルスパイルアップを引き起こす。この問題を軽減する１つのやり方は、画素サイズを減少させることであるが、電荷共有およびＫエスケープの結果として、スペクトル歪みの増加をもたらす。また、ＣｄＴｅ／ＣＺＴは、電荷トラッピングを受け、これは、光子フラックスが特定レベルを上回ると、出力計数率の急激な降下を起こす極性化をもたらす。
【００２６】
対照的に、シリコンは、より高い電荷キャリア移動度を有し、極性化の問題もない。成熟した製造過程と、比較的低いコストも、その利点である。しかし、シリコンは、ＣｄＴｅ／ＣＺＴが持たない制限も有する。これに応じて、シリコンセンサは、その低い阻止能を補償するために、非常に厚くしなければならない。典型的には、シリコンセンサは、入射する光子のほとんどを吸収するために、数センチメートルの厚さを必要とするのに対し、ＣｄＴｅ／ＣＺＴは、数ミリメートルのみを必要とする。他方で、シリコンの長い減衰経路は、検出器を、以下に述べるように、異なる深度セグメントに分割することを可能にする。これは、一方で、シリコンベースの光子計数検出器が、ＣＴ内の高いフラックスを正しく処理することを可能にする。
【００２７】
図１３は、半導体検出モジュールの例を示す模式図を提供する。これは、センサ部２１を、検出素子または画素２２に分割した半導体検出モジュールの例であり、各検出素子（または画素）は、通常、主要な構成要素として、電荷収集電極を有するダイオードに基づく。Ｘ線は、半導体検出器のエッジから入る。図１６に見られるように、検出素子は、検出器の表面に沿って、個別のストリップ状に配置してもよい。
【００２８】
図１４は、別の例示的な実施形態に係る半導体検出モジュールの例を示す模式図である。この例では、半導体センサ部２１は、深度方向で、いわゆる深度セグメント２２に分割されており、再び、Ｘ線はエッジから入るものとしている。検出素子のそれぞれは、電荷収集電極と、電荷収集電極からの信号を、フロントエンド電子回路に伝達するように構成されている、対応するルーティングトレースと、を備えることに留意すべきである。通常、このような検出素子は、検出器の個別のＸ線検知サブ素子である。一般に、光子相互作用は、検出素子内で起こり、よって、生成される電荷は、検出素子の対応電極によって収集される。各検出素子は、典型的には、フレームの連続として、入射Ｘ線フラックスを測定する。フレームは、フレーム時間と呼ばれる特定の時間間隔内で測定されたデータである。
【００２９】
図１５は、別の例示的な実施形態に係る半導体検出モジュールの模式図である。ルーティングトレースＣは、検出器の電荷収集電極を、フロントエンド電子回路Ｖの入力に接続する。読み出しパッドは、図１５では開示されず、代わりに、ルーティングトレースを、検出器に取り付けられたフロントエンド電子回路または回路に、どのようにして接続するかを示している。読み出しパッドは、この図では、フロントエンド電子回路の下に配置されている。
【００３０】
検出器トポロジーに応じて、検出素子は、特に検出器がフラットパネル検出器である場合、画素に対応してもよい。深度セグメント化された検出器は、各ストリップが複数の深度セグメントを有する、複数の検出ストリップを有するものとみなしてもよい。このような深度セグメント化された検出器に関して、各深度セグメントは、特に深度セグメントのそれぞれが、それ自体の個別の電荷収集電極と関連する場合、個別の検出素子とみなしてもよい。
【００３１】
深度セグメント化された検出器の検出ストリップは、通常、一般的なフラットパネル検出器の画素に対応する。しかし、深度セグメント化された検出器を、個別の深度／検出素子に対応する各画素（時にはボクセルと称される）である、３次元画素アレイとみなすことも可能である。
【００３２】
エッジオン検出器を用いることが可能な包括的システムを説明したが、以下、改善されたキャパシタンス特性を提供する特定のエッジオン検出器を説明する。
【００３３】
提案技術は、半導体基板１０２を備えるエッジオン光子計数検出器を提供し、半導体基板１０２は、
・Ｘ線源に対向するように構成された第１の端部１１と、入射Ｘ線の方向において、第１の端部１１の反対側にある第２の端部１２と、
・Ｎ≧２とするＮ個の深度セグメントを有し、深度セグメントのそれぞれが、電荷収集金属電極１０４を備える、少なくとも１つのストリップと、
・ドープ領域１０７と絶縁領域１０６とを備えた電荷収集側と、を備える。電荷収集金属電極１０４のそれぞれは、対応するドープ領域１０７の上に配置され、絶縁領域１０６上に配置された、それぞれのルーティングトレース１０３に接続され、それぞれのルーティングトレース１０３は、電荷収集金属電極から、第２の端部に配置されたフロントエンド電子回路に接続可能な読み出しパッド１０５へと信号を伝達するように構成されている。
【００３４】
図１は、このような検出器の一部の例を示す模式図である。この実施形態では、半導体基板は、Ｎ型の結晶シリコンを含んでもよく、検出器は、検出器のエッジから衝突する入射Ｘ線１０１に対して、エッジオンで配向されてもよい。検出器の半導体基板１０２は、ストリップに分割され、各ストリップは、続いて、Ｘ線入射方向でもある深度方向内の複数の深度セグメントに分割される。各深度セグメントは、全体積がＸ線用の検出器として機能するように、完全に空乏化する必要がある、逆バイアスダイオードによって形成されてもよい。本実施形態において、ストリップ内の各深度セグメントは、ドープ領域１０７の上、例えばＰ＋注入部の上に金属コンタクトが成膜された電荷収集側に、個別の電荷収集電極を有し、ドープ領域１０７は、ルーティングトレース１０３を介して、関連するフロントエンド電子回路に接続されている。電荷収集電極の金属コンタクトは、図１では、符号１０４が付与されている。金属の電荷収集電極の左列用のルーティングトレースのみが、図１に示されている。フロントエンド電子回路の一例は、特定用途向け集積回路、ＡＳＩＣである。ＡＳＩＣは、対応する電荷収集電極にそれぞれ接続された、複数の信号処理チャネルを含む。本実施形態において、電荷収集電極からフロントエンド電子回路まで信号を伝達するために用いられるルーティングトレース１０３は、図１に示される電荷収集電極の間の領域に延びるようにして配置される。検出器の電荷収集側は、本実施形態においては、したがって、単一金属層として設けられる。この特定の特徴は、ルーティングトレースのための余分な層の使用を不要にする。単一金属層のみを有する注入部の利点としては、より低いキャパシタンス、より高い形状効率性、および実施の複雑さを低下させることが挙げられる。図１からは、また、フロントエンド電子回路の入力が、検出器上の読み出しパッド１０５に取り付けられることが分かる。これは、ワイヤボンディング、バンプボンディング、または他の任意のマルチチップモジュール技術によって行うことができる。好適な実施形態において、フロントエンド電子回路は、ルーティングトレースが集まる検出器の底部エッジ１２に取り付けられてもよい。
【００３５】
提案技術の特定の実施形態によれば、半導体基板が、シリコンを含む、エッジオン検出器が提供される。
【００３６】
提案技術の別の実施形態によれば、電荷収集金属電極１０４およびルーティングトレース１０３が、同じ金属から製造されたエッジオン検出器が提供される。すなわち、電荷収集金属電極１０４およびルーティングトレース１０３は、基板１０２の電荷収集側の単一金属層内に設けられる。電荷収集電極およびルーティングトレースに用いられる金属は、特定の実施形態において、アルミニウムであってもよい。
【００３７】
例として、提案技術に係るエッジオン検出器は、二酸化シリコンの絶縁領域１０６を備えてもよい。
【００３８】
図２は、提案技術の例示的な実施形態に係る半導体基板、例えばシリコン基板、１０２の断面を示す模式図である。断面は、２つのストリップを有するエッジオン検出器を示しており、各ストリップは、２つの電荷収集電極と、その間の２つのルーティングトレース１０３とを有する。電荷収集電極の金属コンタクト１０４は、例えば、ルーティングトレースと同じ金属層上に延びるようにして、Ｐ＋注入部上に形成されてもよい。薄い絶縁層、例えば二酸化シリコン層、１０６は、シリコン基板の表側でパシベーションとして用いられる。本実施形態において、バイアスが、Ｎ＋注入部を通して裏面コンタクト１０８から供給され、検出器を完全に空乏化する。図２は、単なる例示であり、検出器は、より多くの詳細を含んでもよく、例えば、電荷収集側により多くのパシベーション層を含んでもよいことを、認識すべきである。
【００３９】
幅狭の電荷収集電極は、キャパシタンスの観点から好適である。幅狭の電荷収集電極で得られる別の利点は、電荷収集電極間のルーティングトレースの適合を容易にすることである。
【００４０】
図３は、半導体基板、例えばシリコン基板、１０２の一部の模式図である。図３に示されているのは、図１の第３の深度セグメントの拡大図であり、電荷収集電極の金属コンタクト１０４と、ルーティングトレース１０３とが、同じ金属層で延びている。Ｐは、ストリップのピッチを表し、ＷＥは、電荷収集電極の幅を表し、ＷＴは、ルーティングトレースの幅を表すとすると、ストリップピッチに対する電極幅の比率は、次式により与えられる。
ＲＥ＝ＷＥ／Ｐ
【００４１】
ストリップピッチに対するルーティングトレース幅の比率は、次式により与えられる。
ＲＴ＝ＷＴ／Ｐ
【００４２】
提案技術の特定の実施形態によれば、ストリップの数は、少なくとも２つであり、電荷収集金属電極の幅寸法は、ストリップピッチに対する電荷収集金属電極幅の比率が０．８未満であり、キャパシタンスを減少させるような寸法である、エッジオン検出器が提供される。
【００４３】
図４は、厚さ０．６ｍｍのシリコン基板と、０．３７ｍｍのストリップピッチと、幅５μｍのルーティングトレースとを有する検出器のためのストリップピッチに対する、電極幅の比率の関数としてシミュレートされたキャパシタンスを示している。３つの深度セグメントは、それぞれ１０ｍｍ、１５ｍｍおよび２０ｍｍの深度セグメントの長さでシミュレートされている。その間に３０％の接着剤および７０％の空気を有する、シミュレートされた検出器の電荷収集側に対して２０μｍ離れた、散乱防止シートとしての別の金属表面、あるいは別の電極の表面がある。比率が０．８未満の場合、キャパシタンスは比率に対してほぼ線形に比例するが、比率が０．８よりも大きい場合、キャパシタンスの大幅な増加がある。この結果は、他のストリップピッチに関して確認されている。
【００４４】
提案技術のさらに別の実施形態によれば、ストリップの数は、少なくとも２つであり、ルーティングトレースの幅寸法は、ストリップピッチに対するルーティングトレースの幅の比率が０．０５未満であるような寸法である、エッジオン検出器が提供される。この実施形態は、改善されたキャパシタンス特性を有する、すなわち、減少されたキャパシタンスを示すエッジオン検出器を提供する。
【００４５】
図５は、検出器のノイズレベルと、検出器キャパシタンスとの間のほぼ線形の関係を示している。したがって、比率ＲＥは、好ましくは、キャパシタンスおよび信号対ノイズ比の観点からの電荷収集電極の幅に関して、０．８未満であると結論づけられる。さらに、比率ＲＴは、好ましくは、本実施形態におけるルーティングトレースの幅に関して、０．０５未満であると結論づけることができる。
【００４６】
より多くのルーティングトレースがその間で延びる、底部の深度セグメントに関して、隣接する電荷収集電極の間にルーティングトレースを適合させるために、より多くのスペースが必要とされる。ストリップピッチに対する、隣接する電荷収集電極の間の間隔の比率は、ＲＧ＝ＷＧ／Ｐとして定義されるが、この比率は、好ましくは、深度セグメントの数をＮ≧２として、０．０５×（Ｎ＋１）よりも大きくすべきである。
【００４７】
シリコンと二酸化シリコンの間の界面の露出した領域は、注入部カバーなしでは放射線に感応するため、電荷収集電極は、極度に細くできないことを認識すべきである。したがって、キャパシタンスと検出器の放射線耐性との間に、トレードオフがある。
【００４８】
開示されたエッジオン検出器の別の実施形態によれば、半導体基板１０２には、第２の端部に配置された読み出しパッドに隣接した領域において、ドープ領域が設けられる。図８ａは、この実施形態の模式図を提供する。読み出しパッドに隣接するドープ領域は、２０２で示され、一方で電荷収集電極が設けられるドープ領域を有する領域は、２０１で示される。ドープ領域は、この特定の図では、Ｐ＋ドープ領域である。これはしかし、単なる例であり、他の種類のドーピングを用いてもよい。
【００４９】
図１に示されるように、検出器の第２の端部において、ルーティングトレースは、読み出しパッドに接続されており、読み出しパッドは、その後、フロントエンド電子回路に接続されている。フロントエンド電子回路の入力に対するキャパシタンスを最小化するために、ルーティングトレースの長さを減少させ、ルーティングトレースをまばらに分散させるという必要条件がある。最後の電荷収集電極の端部で、検出器の大部分または検出器全体を覆うフロントエンド電子回路を有することが考えられる。しかし、フロントエンド電子回路の集積回路は、高速、低電力および低い製造コストのために、小型となる傾向があり、これは多くの場合、フロントエンド電子回路は、検出器の小さな部分しか覆うことができないことを意味する。小さな画素ピッチを有する検出器があり、この画素ピッチは、フロントエンド電子回路、例えば数十マイクロメートルの画素ピッチを有するマンモグラフィーの入力ピッチに相当する。このような検出器に対して、フロントエンド電子回路は、ルーティングトレースの最小長さを有し、よって最小のキャパシタンスを有する電荷収集電極に、非常に近接して接合することができる。しかし、大きな画素ピッチを有するいくつかのＸ線撮像検出器、例えばＸ線コンピュータ断層撮影もあり、ここでは、画素ピッチは、フロントエンド電子回路の入力ピッチよりもずっと大きい。このようなケースが、図６に示されており、ルーティングトレースは、検出器のＸ線検知部２０１のうちの一領域を占め、検出器の領域２０２内の読み出しパッドに集まり、扇形を形成する可能性が高い。ガードリング構造は、電荷収集側の特徴であり、この構造は、エッジ効果を最小化し、全てのストリップおよび深度セグメントに対して、定義された均質な電位の確保をもたらすために、特別に提供される。ガードリング構造は、図６に示されている。常にではないが、通常は、１つまたは複数のガードリングが、検出器のアクティブ部と検出器のエッジとの間に配置される。第１のリングは、特定の電位、通常はグランドに直接接続され、検出器のエッジに生成されるリーク電流のための排流を提供する。１つまたは複数の浮動リングがあり、電位を個別に適合させ、外部からの電圧効果を平滑にしてもよい。リングは、通常、ストリップおよび深度セグメントと同じ構造を、同じ種類の金属およびドーピングで有する。図６では、１つのリングの金属部分のみが示されている。
【００５０】
図７は、例示的な実施形態に係る、シリコン基板の読み出しパッドに隣接する領域の例示的な断面を示す模式図である。ルーティングトレースＣは、二酸化シリコンを含む絶縁層１０６の上を延びている。常にではないが、通常は、絶縁層１０６は、読み出しパッドに隣接する領域全体を覆う。請求される本発明の一実施形態においては、二酸化シリコンの下で、Ｎ型結晶シリコンを用いて、検出器のガードリングから延びるＰ＋注入部２０３は、通常、底部領域全体を覆うが、しかしこれは、ルーティングトレースと、二酸化シリコンの典型的な厚さを与えられたＰ＋注入部の層との間に、高いキャパシタンスを生じる。
【００５１】
開示されたエッジオン検出器の別の実施形態によれば、半導体基板Ｂには、第２の端部に配置された読み出しパッドに隣接する領域に、ドープ領域が設けられる。図８ａは、この実施形態の模式図を提供する。この実施形態においては、ドープ領域は、読み出しパッドに隣接する領域全体を覆う。ドープ領域は、この特定の図では、Ｐ＋ドープ領域である。しかしこれは、これは単なる例であり、他の種類のドーピングを用いてもよい。
【００５２】
別の実施形態は、読み出しパッドに隣接する領域に、絶縁領域がさらに設けられ、これにより、ドープ領域と絶縁領域とが配置されて、ルーティングトレースが絶縁領域上を読み出しパッドまで延びるようなパターンを形成する、エッジオン検出器を提供する。このようなパターンの特定の例が、図８ｂおよび図８ｃに与えられている。図８ｂでは、絶縁領域２０３の領域が、どのようにしてドープ領域２０４に囲まれているかを示している。不図示のルーティングトレース１０３は、絶縁領域の上に配置されることを意図している。図８ｃでは、絶縁領域を、どのようにして読み出しパッドに隣接する領域に配置して、ルーティングトレースを、扇状のやり方で読み出しパッドに接続し得るかを示している。
【００５３】
図８ａ〜図８ｃは、図６に示されるセンサのための注入層の異なる実施に対応する模式図であり、検出器の読み出しパッドに隣接する領域で延びる、ルーティングトレースからのキャパシタンスに対処する異なる方策を示している。Ｘ線検知部２０１は、電荷収集電極のＰ＋注入部、図２のＰ＋を含み、検出器の第２の端部に近い領域２０２も、Ｐ＋注入領域、図７のＰ＋を含む。
【００５４】
請求される本発明の一実施形態において、図８ａに示すように、非注入領域に囲まれる、注入層上の電荷収集電極の注入部がある。ガードリングの注入部から延びる注入領域は、センサの第２の端部の読み出しパッドに隣接する領域全体を覆い、これは結果として、本実施形態において、比較的高いキャパシタンスをもたらす。ガードリング構造の１つのリングのみが、図示されている。
【００５５】
請求される本発明の別の実施形態において、図８ｂに示すように、センサの底部領域で、注入領域は、ガードリングから、最も外側のトレースのみに近接してさらに延びており、これにより、２０３で示される、トレースの下の領域に対しては、注入部はない。電荷収集電極の近くに、長いストリップ注入領域２０４があり、センサのガードリングに接続されて、センサのガードリングに対する、センサの第２の端部の領域内で生成されたリーク電流をガイドし、センサの第２の端部の領域内で生じた障害がＸ線検知部に達することを防止する。本実施形態は、センサの第２の端部の領域内で延びるルーティングトレースにより誘発されるキャパシタンスを、少なくとも有するものとしている。
【００５６】
センサの第２の端部の領域内で、ルーティングトレースとＰ＋注入部との間で誘発されるキャパシタンスを減少させ、リーク電流、ブレークダウン電圧などの、センサの他の側面を、前の実施形態と比較して高信頼かつ制御下に保つために、別の実施形態が提供される。図８ｃは、読み出しパッドに隣接する領域内で、非注入領域２０６により分離されるＰ＋注入部２０５のストリップパターンを示す模式図である。Ｐ＋注入ストリップは、センサのガードリングに接続される。この例では、注入ストリップは、センサ深度方向に沿って電荷収集電極に対して平行であるが、注入ストリップは、他の方向、例えば、電荷収集電極に垂直、またはグリッドパターンを形成する両方向、あるいは他の任意のパターンに沿うこともできる。センサの第２の端部で読み出しパッドに隣接する領域内で、ルーティングトレースにより誘発されるキャパシタンスは、Ｐ＋注入部の領域を減少させることにより、相応に減少される。注入ストリップの幅をａで表し、非注入部間隔の幅をｂで表すと、キャパシタンスは、これにより、ほぼ、ｂ／（ａ＋ｂ）に減少させることができる。さらにキャパシタンスを減少させるために、本発明の特定の実施形態では、注入ストリップ間の非注入領域を、ルーティングトレースの経路を追うように配置することができ、これは、ルーティングトレースとＰ＋注入部との間のより少ない重複と、よってより少ないキャパシタンスとをもたらす。
【００５７】
１列のみの読み出しパッドを、上述の実施形態にて示したが、複数列の読み出しパッドも、当業者には明らかであろう。
【００５８】
提案技術は、また、半導体基板が、テーパ形状を有し、これにより、半導体基板の第１の端部１１が、第１の幅を有し、半導体基板の第２の端部１２が、第１の端部よりも大きな第２の幅を有する、エッジオン検出器を提供する。このようなエッジオン検出器は、電荷収集金属電極の少なくとも２つのストリップを備えた半導体基板を含んでもよく、ストリップは、電荷収集電極が、基板のテーパ形状に適合されたテーパパターン内の電荷収集側に設けられるように、互いに対して角度をなしている。
【００５９】
これらのような設計は、大型のセンサが利用される場合に、特に有用となり得る。図９に示されるように、設計の図が提供される。図９において、各個別の深度セグメントは、Ｘ線１０１の入射方向に沿って、Ｘ線源を指すように傾けて配置されることが分かる。センサの台形形状は、例示的な実施形態を形成する。このようなセンサの台形形状は、センサの四角形状と比べて最小のデッドスペースを有してセンサを並べて搭載することにより、検出器の幅を延ばすことを容易にするが、その理由は、Ｘ線源を指すように各センサを配置する必要もあるためである。しかし、大型のセンサの四角形状も、請求される本発明によってカバーされることを、認識すべきである。
【００６０】
提案技術は、また、基板の第２の端部が、少なくとも１つの面取り角部を備えた、エッジオン検出器を提供する。図１０は、１つの角部を取り除いてセンサの面取り形状を生成した、センサの別の例を示す模式図であり、このセンサは、最も近いセンサから誘発されるキャパシタンスを減少させ、かつ、回路のボンディング接続のためにより多くのスペースを割り当てることによって、フロントエンド電子回路の搭載も容易にする。フロントエンド電子回路を、ワイヤボンディング、フリップフロップ技術を用いたバンプボンディング、または他の任意のボンディング技術によりセンサに接続して、マルチチップモジュールを形成することができる。
【００６１】
上述したように、提案技術は、キャパシタンス特性を改善したエッジオン半導体ストリップ検出器を提供する。ストリップ検出器は、４０ｋｅＶ〜２５０ｋｅＶのエネルギー範囲内でのＸ線撮像における使用に適している。このような検出器の特定の特徴は、単一金属層を、検出器の電荷収集側に実装可能なことである。この単一層は、導電ルーティングトレースと、電荷収集電極とを備える。この特定の特徴は、改善されたキャパシタンス特性を有する検出器を提供する。提案技術は、したがって、このようなエッジオン検出器の電荷収集側を製造する方法を提供する。
【００６２】
このために、エッジオン検出器のための電荷収集面を製造するための方法が提供され、この方法は、
−  Ｘ線源に対向するように構成された第１の端部と、第１の端部の反対側の第２の端部と、を有する半導体基板１０２を供給するステップＳ１と、
−  電荷収集面と称される、半導体基板１０２の表面に、ドープ領域１０７を設けるステップＳ２と、
−  ドープ領域１０７が設けられていない第２の表面の領域の上に、絶縁層１０６を設けるステップＳ３と、
−  半導体基板の第２の端部に、読み出しパッド１０５を配置するステップＳ４と、
−  ドープ領域１０７と、絶縁層とを備える電荷収集面の上に、単一金属層を成膜するステップＳ５と、
−  単一金属層をパターニングして、
ｉ）  ドープ領域１０７の上に、電荷収集金属電極を形成し、
ｉｉ）  絶縁層１０６の上に、電荷収集金属電極を読み出しパッド１０５と接続するルーティングトレース１０３を形成するステップＳ６と、
を含む。
【００６３】
提案された方法は、図１６のフロー図に、模式的に示されている。
【００６４】
提案された方法の特定の実施形態によれば、単一金属層を成膜するステップＳ５は、物理蒸着法（ＰＶＤ）、めっき法および／または化学蒸着法（ＣＶＤ）を使用することを含む。
【００６５】
提案された方法の別の特定の実施形態によれば、単一金属層をパターニングするステップＳ６は、フォトリソグラフィの使用を含む。
【００６６】
提案技術のさらに別の実施形態は、半導体基板１０２を供給するステップＳ１は、シリコン基板を供給することを含む。
【００６７】
提案技術のさらに別の実施形態は、電荷収集面の上に、単一金属層を成膜するステップＳ５は、単一アルミニウム層を成膜することを含む方法を提供する。いくつかの金属層を、第１の金属層の上に成膜してもよいことに留意すべきである。例えば、提案された方法を行い、初回は、パターニングされてルーティングトレースと電荷収集電極とを形成した第１の金属層を有する電荷収集側を得、次いで、成膜ステップを１または複数回繰り返し、互いの上に配置された電荷収集電極とルーティングトレースとを形成するいくつかの金属層を得てもよい。
【００６８】
提案技術の任意の実施形態によれば、ドープ領域１０７が設けられていない第２の表面の領域上に、絶縁層１０６を設けるステップＳ３は、二酸化シリコン層を設けることを含む方法が提供される。
【００６９】
提案技術の特定の実施形態によれば、金属層をパターニングするステップＳ６は、電荷収集電極の少なくとも２つのストリップを形成することを含み、電荷収集電極のそれぞれは、ストリップピッチに対する電荷収集金属電極幅の比率が、０．８未満であるような幅寸法を有する方法が提供される。
【００７０】
提案技術の別の実施形態は、金属層をパターニングするステップＳ６は、ストリップピッチに対するルーティングトレース幅の比率が、０．０５未満であるような幅寸法を有するルーティングトレースを形成することをさらに含む方法を提供する。
【００７１】
提案技術は、また、上述の方法に従って製造された電荷収集面を備えるエッジオン検出器を提供する。
【００７２】
本開示に示される実施形態は、Ｎ型結晶シリコンによる例を示しているが、提案技術は、Ｎ＋ドープ電極を有するＰ型結晶シリコンにも適用できることを認識すべきである。センサ形状の変形は、当業者に対して直ちに明らかとなることを、認識すべきである。したがって、添付の特許請求の範囲は、例えば、センサの三角形形状または２つの面取りされた角部を有するセンサなど、すべてのこのような変形および修正を含むように、可能な限り広く解釈されることを意図している。加えて、深度セグメントの異なる数およびセグメント長さの異なる変更例が、請求される本発明の範囲に含まれる。
【００７３】
参考文献
・  Ｒ．ノヴォトニー（Ｒ．  Ｎｏｗｏｔｎｙ）、“医学および構造解析におけるＳｉマイクロストリップ検出器の応用（Ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  Ｓｉ−ｍｉｃｒｏｓｔｒｉｐ−ｄｅｔｅｃｔｏｒｓ  ｉｎ  ｍｅｄｉｃｉｎｅ  ａｎｄ  ｓｔｒｕｃｔｕｒａｌ  ａｎａｌｙｓｉｓ）”、物理学研究における核計器および方法（Ｎｕｃｌｅａｒ  Ｉｎｓｔｒｕｍｅｎｔｓ  ａｎｄ  Ｍｅｔｈｏｄｓ  ｉｎ  Ｐｈｙｓｉｃｓ  Ｒｅｓｅａｒｃｈ）２２６（１９８４）３４〜３９
・  米国特許第４，９３７，４５３号、ロバート・ネルソン（Ｒｏｂｅｒｔ  Ｎｅｌｓｏｎ）“放射線撮像用Ｘ線検出器（Ｘ−ｒａｙ  ｄｅｔｅｃｔｏｒ  ｆｏｒ  ｒａｄｉｏｇｒａｐｈｉｃ  ｉｍａｇｉｎｇ）”
・  米国特許第５，４３４，４１７号、デイビッド・ナイグレン（Ｄａｖｉｄ  Ｎｙｇｒｅｎ）“高解像度エネルギーに敏感なデジタルＸ線（Ｈｉｇｈ  ｒｅｓｏｌｕｔｉｏｎ  ｅｎｅｒｇｙ−ｓｅｎｓｉｔｉｖｅ  ｄｉｇｉｔａｌ  Ｘ−ｒａｙ）”
・  米国特許第７，２９１，８４１号Ｂ２、ロバート・ネルソン（Ｒｏｂｅｒｔ  Ｎｅｌｓｏｎ）ら、“核医学における強化されたＳＰＥＣＴ、ＰＥＴ、およびコンプトン散乱撮像のための装置およびシステム（Ｄｅｖｉｃｅ  ａｎｄ  ｓｙｓｔｅｍ  ｆｏｒ  ｅｎｈａｎｃｅｄ  ＳＰＥＣＴ，  ＰＥＴ，  ａｎｄ  Ｃｏｍｐｔｏｎ  ｓｃａｔｔｅｒ  ｉｍａｇｉｎｇ  ｉｎ  ｎｕｃｌｅａｒ  ｍｅｄｉｃｉｎｅ）”
・  ショウイチ・ヨシダ（Ｓｈｏｉｃｈｉ  Ｙｏｓｈｉｄａ）、タカシ・オオスギ（Ｔａｋａｓｈｉ  Ｏｈｓｕｇｉ）、“シリコンストリップ検出器のＸ線コンピュータ断層撮影への応用（Ａｐｐｌｉｃａｔｉｏｎ  ｏｆ  ｓｉｌｉｃｏｎ  ｓｔｒｉｐ  ｄｅｔｅｃｔｏｒｓ  ｔｏ  Ｘ−ｒａｙ  ｃｏｍｐｕｔｅｄ  ｔｏｍｏｇｒａｐｈｙ）”、物理学研究における核計器および方法（Ｎｕｃｌｅａｒ  Ｉｎｓｔｒｕｍｅｎｔｓ  ａｎｄ  Ｍｅｔｈｏｄｓ  ｉｎ  Ｐｈｙｓｉｃｓ  Ｒｅｓｅａｒｃｈ）、Ａ  ５４１（２００５）、４１２〜４２０
・  米国特許第８，１８３，５３５号Ｂ２、マッツ・ダニエルソン（Ｍａｔｓ  Ｄａｎｉｅｌｓｓｏｎ）ら、“Ｘ線撮像用のシリコン検出器アセンブリ（Ｓｉｌｉｃｏｎ  ｄｅｔｅｃｔｏｒ  ａｓｓｅｍｂｌｙ  ｆｏｒ  ｘ−ｒａｙ  ｉｍａｇｉｎｇ）”
・  チェン・シュウ（Ｃｈｅｎｇ  Ｘｕ）ら、“光子計数スペクトルＣＴ用のセグメント化シリコンストリップ検出器のエネルギー分解能（Ｅｎｅｒｇｙ  ｒｅｓｏｌｕｔｉｏｎ  ｏｆ  ａ  ｓｅｇｍｅｎｔｅｄ  ｓｉｌｉｃｏｎ  ｓｔｒｉｐ  ｄｅｔｅｃｔｏｒ  ｆｏｒ  ｐｈｏｔｏｎ−ｃｏｕｎｔｉｎｇ  ｓｐｅｃｔｒａｌ  ＣＴ）”、物理学研究における核計器および方法（Ｎｕｃｌｅａｒ  Ｉｎｓｔｒｕｍｅｎｔｓ  ａｎｄ  Ｍｅｔｈｏｄｓ  ｉｎ  Ｐｈｙｓｉｃｓ  Ｒｅｓｅａｒｃｈ）、Ａ７１５（２０１３）、１１〜１７
・  スジン・リウ（Ｘｕｅｊｉｎ  Ｌｉｕ）ら、“マルチビン光子計数スペクトルコンピューター断層撮影検出器用のスペクトル応答モデルとその応用（Ｓｐｅｃｔｒａｌ  ｒｅｓｐｏｎｓｅ  ｍｏｄｅｌ  ｆｏｒ  ａ  ｍｕｌｔｉｂｉｎ  ｐｈｏｔｏｎ−ｃｏｕｎｔｉｎｇ  ｓｐｅｃｔｒａｌ  ｃｏｍｐｕｔｅｄ  ｔｏｍｏｇｒａｐｈｙ  ｄｅｔｅｃｔｏｒ  ａｎｄ  ｉｔｓ  ａｐｐｌｉｃａｔｉｏｎｓ）”、医用画像ジャーナル（Ｊｏｕｒｎａｌ  ｏｆ  Ｍｅｄｉｃａｌ  Ｉｍａｇｉｎｇ）２（３）（２０１５）０３３５０２
・  スウェーデン特許出願第９８０１６７７−７号、マッツ・ダニエルソン（Ｍａｔｓ  Ｄａｎｉｅｌｓｓｏｎ）
・  “シリコンストリップ検出器での電荷収集（Ｃｈａｒｇｅ  ｃｏｌｌｅｃｔｉｏｎ  ｉｎ  ｓｉｌｉｃｏｎ  ｓｔｒｉｐ  ｄｅｔｅｃｔｏｒｓ）”、物理学研究における核計器および方法（Ｎｕｃｌｅａｒ  Ｉｎｓｔｒｕｍｅｎｔｓ  ａｎｄ  Ｍｅｔｈｏｄｓ  ｉｎ  Ｐｈｙｓｉｃｓ  Ｒｅｓｅａｒｃｈ）２１４（２−３）（１９８３）、２５３〜２６０
【図１】
2020521953.tif 000003
【図２】
2020521953.tif 000004
【図３】
2020521953.tif 000005
【図４】
2020521953.tif 000006
【図５】
2020521953.tif 000007
【図６】
2020521953.tif 000008
【図７】
2020521953.tif 000009
【図８ａ】
2020521953.tif 000010
【図８ｂ】
2020521953.tif 000011
【図８ｃ】
2020521953.tif 000012
【図９】
2020521953.tif 000013
【図１０】
2020521953.tif 000014
【図１１】
2020521953.tif 000015
【図１２】
2020521953.tif 000016
【図１３】
2020521953.tif 000017
【図１４】
2020521953.tif 000018
【図１５】
2020521953.tif 000019
【図１６】
2020521953.tif 000020
【手続補正書】
【提出日】令和2年1月16日(2020.1.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板を備えるエッジオン光子計数検出器であって、前記半導体基板は、
−  Ｘ線源に対向するように構成された第１の端部と、入射Ｘ線の方向において、前記第１の端部の反対側にある第２の端部と、
−  Ｎ≧２とするＮ個の深度セグメントを有し、前記深度セグメントのそれぞれが、電荷収集金属電極を備える、少なくとも１つのストリップと、
−  ドープ領域と絶縁領域とを備えた電荷収集側と、を備え
前記電荷収集金属電極のそれぞれは、対応するドープ領域の上に配置され、前記絶縁領域上に配置された、それぞれのルーティングトレースに接続され、それぞれの前記ルーティングトレースは、前記電荷収集金属電極から、前記第２の端部に配置されたフロントエンド電子回路に接続可能な読み出しパッドへと信号を伝達するように構成されている、エッジオン光子計数検出器。
【請求項２】
前記半導体基板はシリコンを含む、請求項１に記載のエッジオン検出器。
【請求項３】
前記電荷収集金属電極および前記ルーティングトレースは、同じ金属から製造される、請求項１または２に記載のエッジオン検出器。
【請求項４】
前記電荷収集金属電極および前記ルーティングトレースは、単一金属層内に設けられる、請求項３に記載のエッジオン検出器。
【請求項５】
前記金属はアルミニウムである、請求項４に記載のエッジオン検出器。
【請求項６】
前記絶縁領域は、二酸化シリコンの領域を備える、請求項１から５のいずれか１項に記載のエッジオン検出器。
【請求項７】
前記ストリップの数は、少なくとも２つであり、
前記電荷収集金属電極の幅寸法は、ストリップピッチに対する前記電荷収集金属電極幅の比率が０．８未満であり、キャパシタンスを減少させるような寸法である、請求項１から６のいずれか１項に記載のエッジオン検出器。
【請求項８】
前記ストリップの数は、少なくとも２つであり、
前記ルーティングトレースの幅寸法は、ストリップピッチに対する前記ルーティングトレース幅の比率が０．０５未満であり、キャパシタンスを減少させるような寸法である、請求項１から７のいずれか１項に記載のエッジオン検出器。
【請求項９】
前記半導体基板には、前記第２の端部に配置された前記読み出しパッドに隣接する領域内にドープ領域が設けられている、請求項１から８のいずれか１項に記載のエッジオン検出器。
【請求項１０】
前記読み出しパッドに隣接する前記領域に、絶縁領域がさらに設けられ、これにより、前記ドープ領域と前記絶縁領域とが配置されて、前記ルーティングトレースが前記絶縁領域上を前記読み出しパッドまで延びるようなパターンを形成する、請求項９に記載のエッジオン検出器。
【請求項１１】
前記半導体基板は、テーパ形状を有し、これにより、前記半導体基板の第１の端部は、第１の幅を有し、前記半導体基板の第２の端部は、前記第１の端部よりも大きな第２の幅を有する、請求項１から１０のいずれか１項に記載のエッジオン検出器。
【請求項１２】
前記半導体基板は、電荷収集金属電極の少なくとも２つのストリップを備え、前記ストリップは、前記電荷収集電極が、前記基板のテーパ形状に適合されたテーパパターン内の前記電荷収集側に設けられるように、互いに対して角度をなしている、請求項１１に記載のエッジオン検出器。
【請求項１３】
前記半導体基板の前記第２の端部は、少なくとも１つの面取り角部を備える、請求項１から１２のいずれか１項に記載のエッジオン検出器。
【請求項１４】
エッジオン検出器のための電荷収集面を製造するための方法であって、
−  Ｘ線源に対向するように構成された第１の端部と、前記第１の端部の反対側にある第２の端部と、を有する半導体基板を供給するステップ（Ｓ１）と、
−  電荷収集面と称される、前記半導体基板の表面に、ドープ領域を設けるステップ（Ｓ２）と、
−  ドープ領域が設けられていない第２の表面の領域に、絶縁層を設けるステップ（Ｓ３）と、
−  前記半導体基板の前記第２の端部に、読み出しパッドを配置するステップ（Ｓ４）と、
−  前記ドープ領域と、前記絶縁層とを備える前記電荷収集面の上に、単一金属層を成膜するステップ（Ｓ５）と、
−  前記単一金属層をパターニングして、
ｉ）前記ドープ領域の上に、電荷収集金属電極を形成し、
ｉｉ）前記絶縁層の上に、前記電荷収集金属電極を前記読み出しパッドと接続するルーティングトレースを形成するステップ（Ｓ６）と、
を含む方法。
【請求項１５】
半導体基板Ｂを供給する前記ステップ（Ｓ１）は、シリコン基板を供給することを含み、
前記電荷収集面の上に単一金属層を成膜する前記ステップ（Ｓ５）は、物理蒸着法（ＰＶＤ）、めっき法および／または化学蒸着法（ＣＶＤ）を使用して単一アルミニウム層を成膜することを含み、
前記単一金属層をパターニングするステップ（Ｓ６）は、フォトリソグラフィの使用を含む、請求項１４に記載の方法。
【請求項１６】
ドープ領域（Ｒ）が設けられていない前記第２の表面の領域に、絶縁層Ｆを設けるステップ（Ｓ３）は、二酸化シリコン層を設けることを含み、
前記金属層をパターニングする前記ステップ（Ｓ６）は、電荷収集電極の少なくとも２つのストリップを形成することを含み、前記電荷収集電極のそれぞれは、ストリップピッチに対する電荷収集金属電極幅の比率が、０．８未満であるような幅寸法を有する、請求項１４または１５に記載の方法。
【請求項１７】
前記金属層をパターニングする前記ステップ（Ｓ６）は、ストリップピッチに対するルーティングトレース幅の比率が、０．０５未満であるような幅寸法を有するルーティングトレースを形成することをさらに含む、請求項１６に記載の方法。
【国際調査報告】
2020521953.tif 000021
2020521953.tif 000022
2020521953.tif 000023
2020521953.tif 000024