(57)【要約】【課題】  パワートランジスタの出力端子からモータの励磁コイルの他端までの間に断線があるときにパワートランジスタが破壊されるのを防止することができるモータドライブ回路のパワートランジスタ保護回路、モータドライブ回路あるいは半導体装置を提供することにある。【解決手段】  この発明は、端子オープン検出回路と、断線検出回路と、駆動停止回路とを備え、その第１の発明は、パワートランジスタが駆動電流の出力動作をしているときに端子オープン検出回路が出力端子に接続されていない各励磁コイルの他方の端子あるいはこれが接続されているライン（いずれか一方）と、各励磁コイルに対応する出力端子あるいはこれが接続されているライン（いずれか他方）の間がオープン状態であるか否かを検出する。さらに断線検出として、端子オープン検出回路がオープン状態にないことを検出しかつその後にパオープン状態であることを検出する。その第２の発明は、パワートランジスタが駆動電流の出力動作をしているときに端子オープン検出回路がいずれか一方といずれか他方との間のオープン状態あるいは接続状態のいずれかを検出する。そして、断線検出として、端子オープン検出回路によるオープン状態あるいは接続状態のいずれかの検出に応じて複数回オープン状態が検出されたときに断線状態を検出する。【選択図】      図１【特許請求の範囲】
【請求項１】
出力端子を介してモータの励磁コイルに駆動電流を出力するパワートランジスタを複数の前記励磁コイルに対応して複数有するモータドライブ回路における前記パワートランジスタ保護回路において、
端子オープン検出回路と、断線検出回路と、駆動停止回路とを備え、
前記端子オープン検出回路は、前記出力端子に接続されていない各前記励磁コイルの他方の端子とこの他方の端子が接続されているラインとのいずれかの一方と前記他方の端子を持つ前記励磁コイルが接続されている前記出力端子あるいはこの出力端子が接続されているラインとのいずれかの他方との間に設けられかつ複数の前記パワートランジスタに対応してそれぞれ設けられ前記パワートランジスタが前記駆動電流の出力動作をしているときに前記いずれか一方と前記いずれか他方との間がオープン状態にあるか否かを検出するものであり、
前記断線検出回路は、前記端子オープン検出回路が前記いずれか一方と前記いずれか他方との間がオープン状態にないことを検出しかつその後にオープン状態にあることを検出したことにより断線状態を検出するものであり、
前記駆動停止回路は、この断線検出回路により断線状態が検出されたときに前記モータドライブ回路の駆動動作を停止させるパワートランジスタ保護回路。
【請求項２】
前記端子オープン検出回路は、前記いずれか一方と前記いずれか他方との間がオープン状態にあることあるいはオープン状態ないことのいずれかの一方の検出信号を発生し、前記断線検出回路は、複数の前記パワートランジスタのそれぞれに対応して複数設けられ、各前記断線検出回路は、自己に対応する前記パワートランジスタに対応して設けられた前記端子オープン検出回路から前記検出信号を受けて前記オープン状態にないことが検出された後にオープン状態にあることが検出されたときに断線状態と判定する請求項１記載のパワートランジスタ保護回路。
【請求項３】
前記端子オープン検出回路は、前記いずれか一方と前記いずれか他方との間の電圧を検出するものであり、前記検出信号は、前記オープン状態にないものとして前記接続状態を検出するものである請求項２記載のパワートランジスタ保護回路。
【請求項４】
前記断線検出信号は、前記パワートランジスタが前記駆動電流の出力動作をしているときにおいて前記検出信号を受けないことをもってその駆動電流の出力動作が終了した後に発生する請求項３記載のパワートランジスタ保護回路。
【請求項５】
各前記断線検出回路は、周期Ｔのクロックをｎカウント（ｎは２以上の整数）するカウンタを有し、前記検出信号に応じて前記カウンタがリセットされ、このリセットから前記カウンタがｎカウント終了するまでの期間がある前記駆動電流の出力から次に発生する前記駆動電流の出力までの期間よりも長く、前記カウンタのｎカウント終了信号が前記断線検出信号とされる請求項４記載のパワートランジスタ保護回路。
【請求項６】
前記断線検出信号は、複数回前記検出信号を受けないことをもって発生する請求項４記載のパワートランジスタ保護回路。
【請求項７】
各前記端子オープン検出回路は、前記いずれか一方と前記いずれか他方との間の電圧を比較する第１のコンパレータを有し、この第１のコンパレータにより前記検出信号を検出パルスとして発生し、各前記断線検出回路は、前記検出パルスを所定の基準電圧と比較する第２のコンパレータを有し、この第２のコンパレータの出力に応じて前記カウンタをリセットする信号を発生する請求項５記載のパワートランジスタ保護回路。
【請求項８】
前記駆動停止回路は、オアゲートとラッチ回路とを有し、各前記断線検出回路から得られる各前記断線検出信号をそれぞれ前記オアゲートで受けて前記ラッチ回路にラッチし、前記ラッチ回路の出力に応じて前記パワートランジスタを駆動する信号を停止させる請求項６記載のパワートランジスタ保護回路。
【請求項９】
前記パワートランジスタは、前記出力端子からシンクする駆動電流を出力電流として発生し、前記他方の端子は電源ラインに接続され、前記いずれか一方の電圧は、前記電源ラインの電圧を第１の抵抗分圧回路により分圧した電圧であって、その電圧値は、前記駆動電流が制限されるときの電圧値に近いものであり、前記いずれか他方の電圧は、前記出力端子の電圧を第２の抵抗分圧回路により分圧した電圧である請求項７記載の電流制限回路。
【請求項１０】
出力端子を介してモータの励磁コイルに駆動電流を出力するパワートランジスタを複数の前記励磁コイルに対応して複数有するモータドライブ回路における前記パワートランジスタ保護回路において、
端子オープン検出回路と、断線検出回路と、駆動停止回路とを備え、
前記端子オープン検出回路は、前記出力端子に接続されていない各前記励磁コイルの他方の端子とこの他方の端子が接続されているラインとのいずれかの一方と前記他方の端子を持つ前記励磁コイルが接続されている前記出力端子あるいはこの出力端子が接続されているラインとのいずれかの他方との間に設けられかつ複数の前記パワートランジスタに対応してそれぞれ設けられ前記パワートランジスタが前記駆動電流の出力動作をしているときに前記いずれか一方と前記いずれか他方との間のオープン状態あるいは接続状態のいずれかを検出するものであり、
前記断線検出回路は、前記端子オープン検出回路による前記オープン状態あるいは前記接続状態のいずれかの検出に応じて複数回前記オープン状態が検出されたときに断線状態を検出するものであり、
前記駆動停止回路は、この断線検出回路により断線状態が検出されたときに前記モータドライブ回路の駆動動作を停止させるパワートランジスタ保護回路。
【請求項１１】
前記断線検出回路は、連続して前記複数回オープン状態にあることにより前記断線状態とする請求項１０記載のパワートランジスタ保護回路。
【請求項１２】
請求項１〜１１のいずれかの項記載の前記パワートランジスタ保護回路を有する前記モータドライブ回路がＩＣ化され前記パワートランジスタの前記出力電流によりモータが駆動されるモータドライブ回路。
【請求項１３】
前記モータはステッピングモータである請求項１２記載のモータドライブ回路。
【請求項１４】
請求項１２または１３項記載のモータドライブ回路をＩＣ化した半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、モータドライブ回路のパワートランジスタ保護回路、モータドライブ回路および半導体装置に関し、詳しくは、ユニポーラ（半波）駆動のステッピングモータドライバにおいて、パワートランジスタの出力端子とモータの励磁コイルとの間が断線状態になっているときにパワートランジスタが破壊されるのを防止することができるようなモータドライブ回路のパワートランジスタ保護回路に関する。
【背景技術】
【０００２】
ユニポーラ駆動のステッピングモータドライバ（パルスモータドライバ）は、１相駆動、１相−２相駆動あるいは２相駆動等によりモータの固定子側を順次励磁することで、所定の回転角だけ突起形状の回転子を回転させる。
各固定子を励磁するための駆動電流を流すドライバは、電源ラインに接続され固定子に巻かれたコイル（励磁コイル）に対してこれに直列にパワートランジスタ（出力段トランジスタ）が各相対応にそれぞれ設けられていている。この各相対応に設けられたパワートランジスタが所定のタイミングでＯＮ／ＯＦＦされることで、固定子が順次励磁されてステッピングモータがドライブされる。
ある相のパワートランジスタがＯＮすると、その相の励磁コイルのインダクタンスとパワートランジスタ等のインピーダンスにより決定される所定の時定数の過渡現象でＯＮ期間の間順次駆動電流が増加していく。この増加量を所定値までに制限するために、パワートランジスタをＯＮさせてから所定の期間後にＯＦＦすることで、パワートランジスタに過電流が流れないように制御される。そのため、パワートランジスタは、通常、ＯＮ／ＯＦＦする“Ｈ”（ＨＩＧＨレベル），“Ｌ”（ＬＯＷレベル）の論理値パルスで各相がチョッピングによるパルス駆動される。【０００３】
このようなパルス駆動制御の１つとして、ＯＮ期間をタイマ回路で設定して制御するチョッパ制御の３相モータドライバとそのＩＧＢＴパワートランジスタの保護回路が公知である（特許文献１）。
【特許文献１】特開平１１−１１２３１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
前記のようなパワートランジスタの保護回路は、過電流保護回路や電流制限回路が一般的である。しかし、モータ駆動のドライバがＩＣ化されている場合には、出力端子にモータの励磁コイルの端子が接続されることから、出力端子とモータとの接続不良が発生し易い。また、モータ等では回転子があるので励磁コイルの断線等も発生する。
しかも、モータ駆動回路等では、ノイズや駆動状態などによってパワートランジスタの出力端子の１つが瞬間的にオープン状態になることがあって、端子のオープン状態を検出することで断線を検出しようとすると誤検出が発生し易く、モータドライブ回路の駆動動作に影響を与えて、実用的なものにはならない。したがって、この種の断線に対する保護回路は見受けられない。
ステッピングモータドライバにおいて、出力端子の１つに接続不良や励磁コイルの断線が発生したときにもモータの駆動は継続される。このとき、オープンとなった端子に接続される励磁コイルに逆起電力が発生しなくなるため、その分、他の励磁コイルに流れる電流が増加してドライバ全体として過負荷状態でモータの駆動が継続される。それによりパワートランジスタが破壊され、しいてはＩＣ自体が破壊されることになる。
この発明の目的は、このような従来技術の問題点を解決するものであり、パワートランジスタの出力端子からモータの励磁コイルの他端までの間に断線があるときにパワートランジスタが破壊されるのを防止することができるモータドライブ回路のパワートランジスタ保護回路、モータドライブ回路あるいは半導体装置を提供することにある。
【課題を解決するための手段】
【０００５】
このような目的を達成するための第１の発明のモータドライブ回路のパワートランジスタ保護回路、モータドライブ回路あるいは半導体装置の構成は、出力端子を介してモータの励磁コイルに駆動電流を出力するパワートランジスタを複数の励磁コイルに対応して複数有するモータドライブ回路におけるパワートランジスタ保護回路において、
端子オープン検出回路と、断線検出回路と、駆動停止回路とを備えるものである。
そして、端子オープン検出回路は、出力端子に接続されていない各励磁コイルの他方の端子とこの他方の端子が接続されているラインとのいずれかの一方と他方の端子を持つ励磁コイルが接続されている出力端子あるいはこの出力端子が接続されているラインとのいずれかの他方との間に設けられかつ複数のパワートランジスタに対応してそれぞれ設けられパワートランジスタが駆動電流の出力動作をしているときにいずれか一方といずれか他方との間がオープン状態にあるか否かを検出するものであり、
断線検出回路は、端子オープン検出回路がいずれか一方といずれか他方との間がオープン状態にないことを検出しかつその後にオープン状態にあることを検出したことにより断線状態のいずれかを検出するものであり、
駆動停止回路は、この断線検出回路により断線状態が検出されたときにモータドライブ回路の駆動動作を停止させるものである。
また、第２の発明は、前記の端子オープン検出回路がパワートランジスタが駆動電流の出力動作をしているときにいずれか一方といずれか他方との間のオープン状態あるいは接続状態を検出するものであり、
前記の断線検出回路が端子オープン検出回路によるオープン状態あるいは接続状態のいずれかの検出に応じて複数回オープン状態が検出されたときに断線状態を検出するものである。
【発明の効果】
【０００６】
このように、第１の発明は、パワートランジスタが駆動電流の出力動作をしているときに端子オープン検出回路が出力端子に接続されていない各励磁コイルの他方の端子あるいはこれが接続されているライン（いずれか一方）と、各励磁コイルに対応する出力端子あるいはこれが接続されているライン（いずれか他方）の間がオープン状態であるか否かを検出する。さらに断線検出として、端子オープン検出回路がオープン状態にないことを検出しかつその後にパオープン状態であることを検出する。
このように、第１の発明は、端子間がオープン状態にないことを先に検出しておき、その後に端子間がオープン状態にあることを検出することをパワートランジスタが駆動電流の出力動作ごとに行いオープン状態になっていなかった状態からオープン状態になる変化を検出する。また、第１の発明は、端子間がオープン状態にないこととオープン状態にあることとを検出条件とすることで実質的に後の駆動電流の出力時まで端子間のオープン状態が続くか否かを検出する。
一方、第２の発明は、パワートランジスタが駆動電流の出力動作をしているときに端子オープン検出回路がいずれか一方といずれか他方との間のオープン状態あるいは接続状態のいずれかを検出する。そして、断線検出として、端子オープン検出回路によるオープン状態あるいは接続状態のいずれかの検出に応じて複数回オープン状態が検出されたときに断線状態を検出する。
なお、以上の検出では、当然ながら、接続状態にないときにはオープン状態とされ、逆にオープン状態にないときには接続状態とされる。
これら複数の条件で断線状態を判定することで、断線の誤検出がなくなり、モータドライブ回路の駆動動作に影響を与えることなく、確実に断線を検出することができる。そこで、断線時にモータドライブ回路の駆動動作を停止させることができる。
しかも、パワートランジスタが駆動電流の出力動作をしているときに常時オープン状態あるいはオープン状態でないことの検出をし、この検出時には駆動電流がモータのコイルに流れている関係から瞬間的なノイズや駆動状態などの変化に影響され難い。特に、駆動電流の制限電流値に対応する電圧値に近いところでオープン状態にあるか否かを検出するようにすれば、瞬間的なノイズや瞬間的にオープン状態になることに対して影響され難い検出ができる。
その結果、パワートランジスタの出力端子からモータの励磁コイルの他端までの間に断線があるときにそれが即座に検出できるのでパワートランジスタが破壊されるのを防止することができる。
【発明を実施するための最良の形態】
【０００７】
図１は、この発明のモータドライブ回路のパワートランジスタ保護回路を適用した一実施例のユニポーラ駆動のステッピングモータドライバのブロック図、図２は、パワートランジスタ保護回路の動作のタイミングチャートである。
図１において、１０は、励磁コイルが４個のユニポーラ駆動のステッピングモータドライバＩＣである。これには、単相駆動回路１ａ，１ｂ、１ｃ，１ｄが設けられ、それぞれの出力端子２ａ，２ｂ、２ｃ，２ｄにはステッピングモータ１１の励磁コイル１１ａ，１１ｂ、１１ｃ，１１ｄがそれぞれ接続されている。
これら励磁コイル１１ａ，１１ｂ、１１ｃ，１１ｄは、電源（電池）１２の電源ライン１３に接続されてこれから電力供給を受ける。なお、各励磁コイル１１ａ，１１ｂ、１１ｃ，１１ｄには、それぞれフライホイールダイオードＤが並列に接続されている。
また、電源１２は、端子２ｅを介してＩＣ内部の電圧レギュレータ回路（ＲＥＧ）２に電力を供給して、ＲＥＧ２を介して内部電源ライン＋ＶDDに安定化した所定の電圧、例えば、３Ｖの電力を各種の内部回路に送出する。
単相駆動回路１ａ，１ｂ、１ｃ，１ｄは、それぞれ同一の回路で構成されているので、その詳細は単相駆動回路１ａのみに示す。以下、単相駆動回路１ａについて説明し、単相駆動回路１ｂ、１ｃ，１ｄは、同様であるのでその説明を割愛する。【０００８】
単相駆動回路１ａについて説明すると、ＮチャネルＭＯＳＦＥＴパワートランジスタ３と、パワートランジスタ保護回路４、電流制限回路５、そして基準電圧発生回路６とからなる。なお、説明の都合上、各単相駆動回路の電流制限回路５は、単相駆動回路１ａの点線枠の外に出してある。
パワートランジスタ３は、ドレインが出力端子２ａに接続され、出力端子２ａに励磁電流を出力する。パワートランジスタ３のソース側は、端子２ｆを介してＩＣ外部に取り付けられた出力電流検出用の抵抗Ｒsに接続され、これを介して接地されている。なお、出力端子２ａの出力電流は、この出力端子２ａに励磁コイル１１ａからシンクする電流となる。
パワートランジスタ保護回路４は、電池１２の電源ライン１２ａと出力端子２ａとのオープン状態を検出する端子オープン検出回路４ａと断線検出回路４ｂとからなる。
端子オープン検出回路４ａは、出力端子２ａと前記励磁コイル１１ａの電源ライン１３側の端子（他方の端子）との電圧を検出することでこれら端子間がオープン状態にあることを検出するものであって、抵抗分圧回路４４と抵抗分圧回路４５、そしてコンパレータ４６とからなる。抵抗分圧回路４４は、出力端子２ａとグランドＧＮＤとの間に接続され、た抵抗Ｒ1，Ｒ2からなる。抵抗分圧回路４５は、端子２ｉを介して電源ライン１３に一方が接続され、他方がグランドＧＮＤに接続された抵抗Ｒ3，Ｒ4からなる。
コンパレータ４６の（＋）入力は、抵抗分圧回路４４の抵抗の接続点に接続され、接続点の分圧電圧Ｖaを受ける。その（−）入力は、抵抗分圧回路４５の抵抗の接続点に接続され、接続点の分圧電圧Ｖbを受ける。ここで、パワートランジスタ３の出力が発生してそれが所定の駆動電流値になったときには、出力端子２ａがこの電流値に応じた電圧値になるので、Ｖa＞Ｖbとなる。このとき、コンパレータ４６の出力は“Ｈ”から“Ｌ”となる。すなわち、コンパレータ４６は、“Ｌ”のときに出力電流が発生していることを示す“Ｌ”有意の出力検出パルスを発生する（図２（ｄ）参照）。この出力検出パルスは、端子オープン検出回路４ａが出力端子２ａと励磁コイル１１ａの他方の端子とが接続状態にあることを示すために出力する検出信号である。逆に言えば、この出力検出パルスは、これら端子がオープン状態にないことを示している。したがって、パワートランジスタ３が駆動電流の出力動作をしているときにこの出力検出パルスが発生しないときにはこれら端子がオープン状態になっていることになる。
ここで、図２（ｄ）に示すように、分圧電圧Ｖbの電圧は、駆動電流の制限電流値に近い電圧値（５％〜２０％低いところ）に設定されている。このようにパワートランジスタ３が駆動電流の出力動作をしているときに出力端子端子２ａがオープン状態か否かの検出をし、さらにその駆動電流が制限電流値に対応する電圧値に近いときに端子がオープン状態か否かの検出をするようにすれば、駆動電流がモータのコイルに流れ続けている関係から端子オープン状態の検出がノイズや瞬間的にオープン状態に影響され難くなる。【０００９】
断線検出回路４ｂは、コンパレータ４ｃと８進カウンタ４ｄとからなり、８進カウンタ４ｄは、クロック発生回路１４から端子２ｈを介して送出されたクロックＣＬＫを受ける。コンパレータ４ｃの（＋）入力は、単相駆動回路１ａ，１ｂ、１ｃ，１ｄに共通に設けられた基準電圧発生回路６から比較基準電圧ＶRを受け、（−）入力は、端子オープン検出回路４ａから検出電圧信号を受ける。コンパレータ４ｃの出力は、８進カウンタ４ｄのリセット端子Ｒに接続されている。なお、基準電圧発生回路６は、レーザトリミング等によりその電圧調整が可能になっている。この電圧調整により、単相駆動回路１ａ，１ｂ、１ｃ，１ｄのそれぞれのコンパレータ４ｃがそれぞれにリセット信号を発生するようにその電圧ＶRが設定される。
なお、このリセット信号は、コンパレータ４６の“Ｈ”から“Ｌ”となり、次に“Ｈ”に変化したときにコンパレータ４ｃが“Ｈ”から“Ｌ”に立下がるときの立下がりトリガ信号が利用される。
断線検出回路４ｂは、端子オープン検出回路４ａから検出電圧信号を受けて、一定期間オープン状態が継続していることを８進カウンタ４ｄでクロックＣＬＫをカウントすることで断線の検出をする。すなわち、断線検出信号は、８進カウンタ４ｄがカウント終了（８カウントか、それ以上カウントアップすること）することで発生する。これによりパワートランジスタ３が駆動電流の出力動作をしていない期間に断線検出信号を発生する。これにより断線検出信号は、パワートランジスタ３の動作中のノイズに影響されないで済む。
ところで、パワートランジスタ３を駆動するゲート駆動パルスの周期ＴGは、ＴG＜８×Ｔであり、Ｔは、クロックＣＬＫの周期である。ここでは、周期ＴGは、例えば、８進カウンタ４ｄの６カウント（６×Ｔ）程度の周期に設定されている。
コンパレータ４ｃは、コンパレータ４６が“Ｌ”の出力検出パルスを発生したときにのみ、“Ｈ”の出力パルス（リセットパルス）を発生して８進カウンタ４ｄをリセットする。これにより８進カウンタ４ｄは、“０”からそのカウントをスタートさせる。８×Ｔより手前で次のゲート駆動パルスが発生するので、これにより、パワートランジスタ３の出力電流が発生する。これが発生する限りは、８進カウンタ４ｄはリセットされ続ける。その結果、８進カウンタ４ｄの８カウント終了信号は発生しない。【００１０】
ここで、電源ライン１３側の励磁コイル１１ａの端子から接続端子２ａまでの間で断線が発生したときには、抵抗分圧回路４４の分圧電圧がグランドＧＮＤ電位となるので、コンパレータ４６が発生する出力検出パルスは、たとえゲート駆動パルスが発生しても、パワートランジスタ３に出力電流が発生しない場合には“Ｈ”のままとなる（図４（ｅ）の後半波形参照）。そのため、コンパレータ４ｃの出力パルス（リセットパルス）は“Ｌ”のままとなり、８進カウンタ４ｄは、コンパレータ４ｃの出力パルスによってはリセットされない。その結果、パワートランジスタ３の出力電流が発生していないときには、８進カウンタ４ｄの８カウント終了信号が発生することになる。この８カウント終了信号が断線検出信号とされる。
４１は、駆動停止信号発生回路であって、オアゲート４２とラッチ回路４３とからなる。そして、単相駆動回路１ａ，１ｂ、１ｃ，１ｄの８進カウンタ４ｄの最終段の８カウント終了信号“Ｈ”を断線検出信号としてオアゲート４２を介してラッチ回路４３が受ける。これによりラッチ回路４３は、８カウント終了信号“Ｈ”を“１”を受けてこれの励磁コイル１１ａ〜１１ｄについての論理和信号をクロックＣＬＫに応じてラッチする。
断線検出信号（“１”）がラッチされたときには、ラッチ回路４３からこの“１”が駆動停止信号ＳＰとして相励磁信号生成回路９に加えられる。これにより相励磁信号生成回路９は、その動作を停止する。なお、ラッチ回路４３のリセット端子Ｒにリセット信号“１”が端子ＲＳを介して入力されると、ラッチ回路４３の値は、“０”クリアされる。このラッチ回路４３は、初期状態では、このリセット信号により“０”がセットされている。
そこで、電源ライン１３側の励磁コイル１１ａの端子から接続端子２ａまでの間で断線が発生したときには、８進カウンタ４ｄから８カウント終了信号（“Ｈ”）が断線検出信号として発生してラッチ回路４３に“１”がラッチされ、相励磁信号生成回路９の動作が停止する。これにより、ステッピングモータドライバＩＣ１０、特にパワートランジスタ３は破壊されないで済む。
ところで、断線検出信号は、８進カウンタ４ｄのオーバーフロー信号やキャリー信号を使用してもよい。【００１１】
電流制限回路５は、コンパレータ５ａ、そして、基準電圧発生回路５ｂとからなる。  コンパレータ５ａの（＋）入力端子は、端子２ｆと接続され、基準電圧発生回路５ｂは、ＩＣ外部に設けられ、端子２ｇを介してコンパレータ５ａの（−）入力端子に接続され、基準電圧ＶREFを（−）入力端子に加える。出力電流検出用の抵抗Ｒsの端子電圧（端子２ｆの電圧）をＶsとすると、パワートランジスタ３の駆動電流（出力電流）が増加して、電圧Ｖsが基準電圧ＶREFを越えるような出力電流がパワートランジスタ３に発生したとき、言い換えれば、出力電流が規定値になったときに、コンパレータ５ａは検出パルスＳを発生する。この検出パルスＳは、チョッピングパルス発生回路７に加えられて、“Ｈ”のチョッピングパルスＰをＯＦＦ（“Ｈ”から“Ｌ”）にするとともにＯＦＦタイマ回路８を駆動する。これによりパワートランジスタ３はＯＦＦになる（その動作については後述）。
チョッピングパルスＰの停止時間（“Ｌ”の期間）は、ＯＦＦ時間設定のＯＦＦタイマ回路８によりカウントされて、一定期間後、例えば、１５μsec後にチョッピングパルスＰが“Ｌ”から“Ｈ”となる。このチョッピングパルスＰは、例えば、３０μsec〜５０μsec程度の範囲で選択された期間の間“Ｈ”となるパルスである。すなわち、チョッピングパルスＰは、“Ｈ”のパルスが検出パルスＳに応じて“Ｌ”となり、一定時間後に“Ｈ”となることで、チョッピングパルスとして生成される。
その結果、電流制限回路５は、抵抗Ｒsの端子電圧Ｖsが電圧ＶREFを越えたときに駆動電流を停止させてパワートランジスタ３の出力電流を制限する。この点で電流制限回路５は、モータドライブ回路の過電流保護回路を兼ねるものとして設けられている。【００１２】
定常状態で“Ｈ”のチョッピングパルスＰは、相励磁信号生成回路９に送出されて、例えば、相励磁信号生成回路９においてアンドゲートにより単相駆動回路１ａのゲート駆動パルスの“Ｈ”とアンド論理が採られて、パワートランジスタ３のゲートに出力される（図２（ａ），（ｂ）参照）。そこで、パワートランジスタ３には、ゲート駆動パルスの“Ｈ”の期間、所定の周波数でこのトランジスタ３を遮断するチョッピングパルス（チョッピングパルスＰに対応）が相励磁信号生成回路９から加えられることになる。チョッピングパルスＰが“Ｌ”のときには、ゲート駆動パルスは“Ｌ”となり、パワートランジスタ３がＯＦＦにされて、ステッピングモータ１１の励磁コイル１１ａに対する駆動電流が停止する。
ここで、各励磁コイルにはフライホイールダイオードＤが並列に設けられているので、各励磁コイル１１ａ，１１ｂ、１１ｃ，１１ｄに流れるそれぞれの電流は、チョッピングパルスＰが“Ｌ”のＯＦＦ期間にはフライホイールダイオードＤを通して流れる。それは、チョッピングパルスＰによるＯＮ期間とＯＦＦ期間との関係で決定される平均的な電流となる。【００１３】
ここでは、チョッピングパルス発生回路７とＯＦＦタイマ回路８とは、単相駆動回路１ａ，１ｂ、１ｃ，１ｄに対応して共通に設けられていて、これら回路により各単相駆動回路１ａ，１ｂ、１ｃ，１ｄの励磁コイル駆動に対応してチョッピングパルスＰがそれぞれに生成され、相励磁信号生成回路９に送出される。
相励磁信号生成回路９は、各励磁コイルを単相駆動、１相−２相駆動、２相駆動等に応じて、単相駆動回路１ａ，１ｂ、１ｃ，１ｄの各パワートランジスタ３のゲート駆動パルスを所定のタイミングで生成する回路であって、“Ｈ”、“Ｌ”のゲート駆動パルスを発生する。さらに、駆動電流を制限するために各ゲートパルスの“Ｈ”の期間がそれぞれにそれぞれのチョッピングパルスＰによりチョッピングされる。なお、チョッピングパルスＰの周期は、クロックＣＬＫの周期よりも小さい。【００１４】
図２は、パワートランジスタ保護回路４の動作のタイミングチャートである。
図２（ａ）は、単相駆動回路１ａのゲート駆動パルスであり、これが“Ｈ”の期間の間、パワートランジスタ３がチョッピング駆動される。図２（ｂ）は、そのチョッピングパルスＰであり、これの“Ｈ”の期間の間、ステッピングモータ１１の励磁コイル１１ａに対して駆動電流が流れるので、出力端子２ａの出力電圧Ｖoutは、図２（ｃ）のようになる。
ここで、図２（ａ）のゲート駆動パルスに応じて単相駆動回路１ａのパワートランジスタ３が出力電流を発生しているとする。この場合、コンパレータ４６は、出力端子２ａの電圧に応じてこれを分圧した分圧電圧Ｖａが分圧電圧Ｖｂ（図２（ｄ）参照）を越えたときに“Ｈ”から“Ｌ”の出力となるので、図２（ｅ）に示すように、図２（ｃ）の出力端子２ａの電圧Ｖoutに応じて、その出力パルスは、“Ｈ”，“Ｌ”、“Ｈ”、“Ｌ”の出力検出パルスとなる。チョッピングパルスＰの周期は、クロックＣＬＫよりも小さいので、コンパレータ４６の、この出力検出パルス“Ｌ”の出力パルスに応じて、コンパレータ４ｃは、“Ｈ”の出力（リセットパルス）を発生して８進カウンタ４ｄをリセットする。これにより、ラッチ回路４３は、初期値“０”のままとなり、駆動停止信号ＳＰは発生することなく、相励磁信号生成回路９は動作し続ける。【００１５】
このとき発生しているコンパレータ４６の“Ｌ”の最後の出力検出パルスは、図２（ａ）のゲート駆動パルスが落ちる手間のチョッピングパルスＰに対応して発生している。そして次に発生するコンパレータ４６の“Ｌ”の出力検出パルスは、次のゲート駆動パルスが発生してその最初のチョッピングパルスＰに対応している。このときのコンパレータ４６の“Ｌ”の出力検出パルスの発生期間は、８進カウンタ４ｄが８クロック分カウントする期間８×Ｔより短い。したがって、電源ライン１３の側の励磁コイル１１ａの端子から接続端子２ａまでの間に断線がない限りは、相励磁信号生成回路９に対する駆動停止信号ＳＰはラッチ回路４３から発生しない。なお、８進カウンタ４ｄのカウント期間は、前記の最後の出力検出パルスから次の最初の出力検出パルスまで以上長い期間があればよい。
一方、ステッピングモータ１１との接続不良などにより電源ライン１３側の励磁コイル１１ａの端子から接続端子２ａまでの間に断線があるときには、ゲート駆動パルスに応じて単相駆動回路１ａのパワートランジスタ３が駆動されても出力電流を発生しない。そこで、図２（ｃ）に後半に示すように、出力端子２ａの電圧Ｖoutが発生しない。そのため分圧電圧ＶａはＶａ≒０Ｖになる。【００１６】
その結果、Ｖａ＜Ｖｂとなり、コンパレータ４６から発生する出力検出パルスが“Ｈ”のままとなる。これにより８進カウンタ４ｄはリセットされることなく、クロックＣＬＫをカウントする。そこで、次の出力電流が発生しなかったときには、コンパレータ４６から“Ｌ”の出力検出パルスが発生しないので、８進カウンタ４ｄから８カウント終了信号（“Ｈ”）が発生してそれがオアゲート４２を介してこれがラッチ回路４３に“１”としてラッチされる。これにより、相励磁信号生成回路９の動作が停止するので、ステッピングモータドライバＩＣ１０は破壊されないで済む。
この場合、８進カウンタ４ｄからの８カウント終了信号（断線検出信号）は、次の出力電流発生する期間において、コンパレータ４６から“Ｌ”の出力検出パルスが複数個分以上発生する期間以上の長さにするのが好ましい。そこで、ここでは、８進カウンタ４ｄの８カウント終了までの期間は、ここでは、各単相駆動回路１ａ，１ｂ、１ｃ，１ｄのそれぞれにおいて、それぞれのゲート駆動パルスの発生周期より長い値に設定している。それによりゲート駆動パルスの１周期分以上に渡って端子オープン状態が連続することを検出できる。
なお、オアゲート４２は、単相駆動回路１ａ，１ｂ、１ｃ，１ｄの８進カウンタ４ｄの最終段から得られる８カウント終了信号（断線検出信号）を論理和で受けるので、単相駆動回路１ａ，１ｂ、１ｃ，１ｄのいずれかの８進カウンタ４ｄにおいて８カウント終了信号（断線検出信号）が発生しても相励磁信号生成回路９の動作は停止する。【００１７】
前記の実施例では、８進カウンタ４ｄのリセットから８進カウンタ４ｄのカウント終了までの期間を８×Ｔとし、これに対してゲート駆動パルスの周期ＴGを６×Ｔとしている。そこで、端子オープン検出回路４ａの接続状態を示す検出信号が１回発生しなければ端子オープン検出信号が発生したものとして断線検出回路４ｂにより断線と判断される。
しかし、この発明では、例えば、８進カウンタ４ｄを１３進カウンタあるいはそれ以上のカウントをするカウンタとすることができる。この場合には、端子オープン検出回路４ａの接続状態を示す検出信号が連続して複数回発生しなければ、端子オープン検出信号が連続して複数回発生したものとし、このときに初めて断線検出回路４ｂが断線と判定する。これにより断線の判定をより確実にすることができる。
言い換えれば、この発明としては、カウンタ４ｄのリセットからカウント終了までの期間をゲート駆動パルスの周期ＴGに対してこれの２倍を超えるようにして断線判定をするようにしてもよい。
なお、断線検出回路４ｂは、端子オープン検出信号が連続的に検出されなくても複数回検出されることをもって断線と判定してもよい。【００１８】
ところで、実施例では、コンパレータ５ａは、単相駆動回路１ａ，１ｂ、１ｃ，１ｄにそれぞれ設けられる構成となっているが、コンパレータ５ａは、複数の単相駆動回路に共通に設けられていてもよい。この場合、例えば、単相駆動回路１ａ，１ｂのそれぞれのコンパレータ５ａと、単相駆動回路１ｃ，１ｄのそれぞれのコンパレータ５ａとに対して出力電流値の検出抵抗Ｒsをそれぞれに共通化してトータルで２個とすることができる。
また、実施例では、コンパレータ５は、２つの（＋）入力端子を持つもの１つでしているが、これは、コンパレータ５の内部回路をパラレルに２つのコンパレータで構成としてもよい。また、これは、（＋）入力端子と（−）入力端子がそれぞれある２つあるコンパレータを使用してもよい。
さらに、実施例では、断線検出信号をｎ進カウンタのカウント終了信号としているが、この発明は、カウンタのカウント終了信号による必要はない。この発明における断線検出信号は、端子オープン検出回路の検出信号を受けてこれを受けたときの駆動電流の出力に対してその次に発生する駆動電流の出力までの期間よりも後であればよい。
また、実施例のパワートランジスＴｒは、ＭＯＳＦＥＴトランジスタであるが、これは、バイポーラトランジスタであってもよいことはもちろんである。
さらに、実施例では、ユニポーラ駆動のステッピングモータドライバＩＣのモータ駆動回路について説明しているが、パワートランジスタの出力回路をプッシュ・プル動作の駆動回路として、バイポーラ駆動（正位相と逆位相の両波駆動）のステッピングモータドライバＩＣにこの発明を適用してもよいことはもちろんである。
【産業上の利用可能性】
【００１９】
以上説明してきたが、実施例では、チョッピングパルス発生回路７とＯＦＦタイマ回路８を介してパワートランジスタ３のＯＦＦ制御をしているが、パワートランジスタ３がＯＦＦされる構成であれば、チョッピングパルス発生回路７やＯＦＦタイマ回路８はこの発明にとって必ずしも必要な構成ではない。
さらに、実施例では、ステッピングモータドライバＩＣについて説明しているが、規定の電流値でパワートランジスタをＯＦＦして駆動電流を制限するような電流制限回路を有するドライブ回路であれば、どのような回路であってもこの発明は適用できる。
【図面の簡単な説明】
【００２０】
【図１】図１は、この発明のモータドライブ回路のパワートランジスタ保護回路を適用した一実施例のユニポーラ駆動のステッピングモータドライバのブロック図である。
【図２】図２は、パワートランジスタ保護回路の動作のタイミングチャートである。
【符号の説明】
【００２１】
１ａ，１ｂ、１ｃ，１ｄ…単相駆動回路、
２ａ，２ｂ、２ｃ，２ｄ…出力端子、
３…ＮチャネルＭＯＳＦＥＴパワートランジスタ、
４…パワートランジスタ保護回路、４ａ…端子オープン検出回路、
４ｂ…断線検出回路、４ｃ，４６…コンパレータ、
４ｄ…８進カウンタ、５…電流制限回路、
５ａ…コンパレータ、６…基準電圧発生回路、
７…チョッピングパルス発生回路、８…ＯＦＦタイマ回路、
９…相励磁信号生成回路、
１０…ステッピングモータドライバＩＣ、
１１ａ，１１ｂ、１１ｃ，１１ｄ…励磁コイル、
１２…電源、１３…クロック発生回路、１４…クロック発生回路、
４１…駆動停止信号発生回路、４２…オアゲート、
４３…ラッチ回路、４４，４５…抵抗分圧回路、
Ｒs…抵抗、Ｄ…フライホイールダイオード。
【図１】
2005067134.tif 000002
【図２】
2005067134.tif 000003
【国際調査報告】
2005067134.tif 000004
2005067134.tif 000005
2005067134.tif 000006
2005067134.tif 000007