【事件の表示】
　平成　７年特許願第３３０４２４号「ＰＬＬ回路」拒絶査定不服審判事件〔平成　９年　６月３０日出願公開、特開平　９−１７２３７０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成７年１２月１９日の出願であって、平成１４年４月１６日付で拒絶査定がなされ、これに対し、同年５月２３日に拒絶査定に対する審判請求がなされるとともに、同年６月２４日付で手続補正がなされたものである。 
　
２．平成１４年６月２４日付の手続補正（以下、「本件補正」という。）について
［補正却下の決定の結論］平成１４年６月２４日付の手続補正を却下する。
　
［理由］本件補正により、特許請求の範囲の請求項２は、「複数の制御用入力端子並びに第１及び第２制御用回路を持つ第１電圧制御発振器と、前記第１電圧制御発振器の発振周波数と第１基準周波数との位相差に応じた第１誤差信号を出力する第１位相検波器と、前記第１誤差信号を積分した信号を前記第１電圧制御発振器の少なくとも１つの制御用入力端子に与える第１低域通過フィルタとを具備し、前記第１電圧制御発振器の他の少なくとも１つの制御用入力端子には、前記第１電圧制御発振器のフリーラン周波数を制御するための第１制御信号が入力され、前記第１誤差信号を積分した信号が入力される前記第１制御用回路と前記第１制御信号が入力される前記第２制御用回路とのコンダクタンス比は、互いに異なり、第１電圧制御発振器は、リング状に接続される同一の複数のディレーセルを有することを特徴とするＰＬＬ回路。」と補正された。
　上記補正は、請求項１に記載した発明を特定するために必要な事項である「複数の制御用入力端子を持つ第１電圧制御発振器」について「複数の制御用入力端子並びに第１及び第２制御用回路を持つ第１電圧制御発振器」と限定し、さらに「第１電圧制御発振器」について「リング状に接続される同一の複数のディレーセルを有する」と限定するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の前記請求項２に記載された発明（以下、「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に適合するか）について以下に検討する。
　
（１）引用例　
　原査定の拒絶の理由に引用された国際公開第９２／７４２５号パンフレット（以下、「引用例」という。）には、以下の（イ）〜（ホ）の各記載が認められる。
（イ）「第１の位相固定ループ１０は、データパルス列ＳＩＮと発振出力Ｖ１との位相を比較し、その位相差検出信号を出力する位相比較器（ＰＣ）１２と、その検出信号に基づき次段の低域フィルタたるループフィルタ（ＬＰＦ）１６に対し充放電すべき電流を流すチャージポンプ１４とループフィルタ１６の出力たる制御電圧ＶＦ１の値により発振周波数ｆＯＳ１が制御される電圧制御型発振回路（ＶＣＯ１）１８を有している。」（明細書　第１頁第１７行〜第２４行、図４参照）
（ロ）「第１の位相固定ループ１０の電圧制御型発振回路１８の制御入力端子ａにはループフィルタ１６の出力ＶＦ１が印加されると共に、そのオフセット電圧（参照電圧）端子ｂには第２の位相固定ループ２０のループフィルタ２６の出力ＶＦ２が印加されている。」（明細書　第２頁第７〜第１１行、図４参照）
（ハ）「電圧制御型発振回路１８、２８は、図５に示すように、電圧電流変換回路（Ｖ／Ｉ）３２と電流周波数変換回路（Ｉ／Ｆ）回路３４とから構成されている。電圧電流変換回路３２は、制御入力端子ａへの印加電圧で電流制御されるＭＯＳトランジスタＴｒ１とオフセット電圧端子ｂへの印加電圧で電流制御されるＭＯＳトランジスタＴｒ２とを有する並列電流路と、これに直列接続された負荷ＭＯＳトランジスタＴｒ３と、負荷ＭＯＳトランジスタＴｒ３を入力側トランジスタとしカレントミラー回路を構成する出力側トランジスタＴｒ４と、このトランジスタＴｒ４に直列に接続された負荷ＭＯＳトランジスタＴｒ５とから構成されている。電流周波数変換回路（Ｉ／Ｆ）回路３４は周知のリングオシレータで、３段のインバータＩＮＶ１〜ＩＮＶ３を有している。」（明細書　第２頁第１４行〜第３頁第１行、図５参照）
（ニ）「今、第１の位相固定ループ１０におけるループフィルタ１６の出力たる制御電圧ＶＦ１が、ＶＤＤ／２であるならば（第１の位相固定ループ１０のロック状態）、制御電圧ＶＦ１で制御されトランジスタＴｒ１に流れる電流（制御電流）Ｉ１とオフセット電圧ＶＦ２で制御されトランジスタＴｒ２に流れる電流（オフセット電流）Ｉ２との加算電流（合流電流）Ｉが発生し、この加算電流Ｉに比例した電流が電流周波数変換回路３４へ供給される。即ち、電圧制御型発振回路１８の発振周波数ｆＯＳ１は制御電流Ｉ１とオフセット電流Ｉ２の和で決定される。制御電圧ＶＦ１は電源電圧ＶＤＤの１／２を基準として上下に振れるので、位相差のない（ロック状態）場合でも、中心周波数はＶＤＤ／２で決まる制御電流Ｉ１とオフセット電流Ｉ２の和で決定されている。」（明細書　第３頁第１２行〜第２４行）
（ホ）「上述の位相同期回路における電圧制御型発振回路１８、２８にあっては、その電圧周波数変換係数ＫＶが制御電流用のトランジスタＴｒ１とオフセット電流用のトランジスタＴｒ２の物理的寸法比により固定的であるため、電圧周波数変換係数ＫＶをデータ転送レートに連動することができない。」（明細書　第５頁第４行〜第８行）
　
　そうすると、上記引用例には、
「制御入力端子ａとオフセット電圧端子ｂを有する電圧電流変換回路３２と電流周波数変換回路３４を持つ電圧制御型発振回路１８と、データパルス列ＳＩＮと前記電圧制御型発振回路１８の発振出力Ｖ１との位相を比較し、その位相差検出信号を出力する位相比較器（ＰＣ）１２と、その検出信号に基づき次段の低域フィルタたるループフィルタ（ＬＰＦ）１６に対し充放電すべき電流を流すチャージポンプ１４と、制御電圧ＶＦ１を電圧制御型発振回路１８の制御入力端子ａに与える前記ループフィルタ（ＬＰＦ）１６とを具備し、前記電圧制御型発振回路１８の前記オフセット電圧端子ｂには、オフセット電圧ＶＦ２が入力され、前記電圧電流変換回路３２は、制御入力端子ａへの印加電圧（制御電圧ＶＦ１）で電流制御されるトランジスタＴｒ１とオフセット電圧端子ｂへの印加電圧（オフセット電圧ＶＦ２）で電流制御されるトランジスタＴｒ２とを有する並列電流路を有し、前記電流周波数変換回路３４はリングオシレータで、３段のインバータＩＮＶ１〜ＩＮＶ３を有している位相同期回路。」の発明（以下、「引用例記載の発明」という。）が記載されていると認められる。
　
（２）対比
　そこで、本願補正発明と上記引用例記載の発明とを対比すると、引用例記載の発明の「制御入力端子ａ」、「オフセット電圧端子ｂ」、「電圧制御発振器１８」、「データパルス列ＳＩＮ」、「発振出力Ｖ１」、「位相比較器（ＰＣ）１２と、その検出信号に基づき次段の帯域フィルタたるループフィルタ（ＬＰＦ）１６に対し充放電すべき電流を流すチャージポンプ１４」、「ループフィルタ（ＬＰＦ）１６」、「制御電圧ＶＦ１」及び「位相同期回路」のそれぞれは、本願補正発明の「少なくとも１つの制御用入力端子」、「他の少なくとも１つの制御用入力端子」、「第１電圧制御発振器」、「第１基準周波数」、「発振周波数」、「第１位相検波器」、「第１低域通過フィルタ」、「第１誤差信号を積分した信号」及び「ＰＬＬ回路」のそれぞれに相当するものであり、引用例には「制御電圧ＶＦ１で制御されトランジスタＴｒ１に流れる電流（制御電流）Ｉ１とオフセット電圧ＶＦ２で制御されトランジスタＴｒ２に流れる電流（オフセット電流）Ｉ２との加算電流（合流電流）Ｉが発生し、この加算電流Ｉに比例した電流が電流周波数変換回路３４へ供給される。即ち、電圧制御型発振回路１８の発振周波数ｆＯＳ１は制御電流Ｉ１とオフセット電流Ｉ２の和で決定される。制御電圧ＶＦ１は電源電圧ＶＤＤの１／２を基準として上下に振れるので、位相差のない（ロック状態）場合でも、中心周波数はＶＤＤ／２で決まる制御電流Ｉ１とオフセット電流Ｉ２の和で決定されている。」と記載されており、引用例記載の発明の「オフセット電圧ＶＦ２」は電圧制御型発振回路１８のフリーラン周波数を制御するものであるから、本願補正発明の「フリーラン周波数を制御するための第１制御信号」に相当するものと認められる。
　
　そうすると両者は、
「複数の制御用入力端子を持つ第１電圧制御発振器と、前記第１電圧制御発振器の発振周波数と第１基準周波数との位相差に応じた第１誤差信号を出力する第１位相検波器と、前記第１誤差信号を積分した信号を前記第１電圧制御発振器の少なくとも１つの制御用入力端子に与える第１低域通過フィルタとを具備し、前記第１電圧制御発振器の他の少なくとも１つの制御用入力端子には、前記第１電圧制御発振器のフリーラン周波数を制御するための第１制御信号が入力されるＰＬＬ回路」である点で一致し、以下の（ａ）、（ｂ）の各点で相違している。
　
（ａ）本願補正発明においては、第１電圧制御発振器が、第１及び第２制御用回路を持ち、第１誤差信号を積分した信号が入力される前記第１制御用回路と第１制御信号が入力される前記第２制御用回路とのコンダクタンス比は、互いに異なるのに対して、引用例記載の発明においては、第１電圧制御発振器の電圧電流変換回路３２が第１及び第２制御用回路を有することについて明確に記載されていない点。
（ｂ）本願補正発明においては、第１電圧制御発振器は、リング状に接続される同一の複数のディレーセルを有するのに対して、引用例記載の発明においては、そのような同一の複数のディレーセルについては明確に記載されていない点。
　
（３）判断
相違点（ａ）について、
　上記引用例には、「電圧制御型発振回路１８、２８は、図５に示すように、電圧電流変換回路（Ｖ／Ｉ）３２と電流周波数変換回路（Ｉ／Ｆ）回路３４とから構成されている。電圧電流変換回路３２は、制御入力端子ａへの印加電圧で電流制御されるＭＯＳトランジスタＴｒ１とオフセット電圧端子ｂへの印加電圧で電流制御されるＭＯＳトランジスタＴｒ２とを有する並列電流路」及び、「制御電圧ＶＦ１で制御されトランジスタＴｒ１に流れる電流（制御電流）Ｉ１とオフセット電圧ＶＦ２で制御されトランジスタＴｒ２に流れる電流（オフセット電流）Ｉ２との加算電流（合流電流）Ｉが発生し、この加算電流Ｉに比例した電流が電流周波数変換回路３４へ供給される。」と記載されている。　　
　そうすると、引用例記載の電圧電流変換回路の制御電圧ＶＦ１が入力されるＭＯＳトランジスタＴｒ１とオフセット電圧ＶＦ２が入力されるＭＯＳトランジスタＴｒ２とを有する並列電流路は、本願補正発明における第１誤差信号を積分した信号が入力される前記第１制御用回路と前記第１制御信号が入力される前記第２制御用回路に相当するものと認められる。
　したがって、引用例記載の発明においても、第１電圧制御発振器が、第１誤差信号を積分した信号が入力される前記第１制御用回路と第１制御信号が入力される前記第２制御用回路を持つ点で本願補正発明と実質的な差異はない。
　さらに、上記引用例には、「電圧制御型発振回路１８、２８にあっては、その電圧周波数変換係数ＫＶが制御電流用のトランジスタＴｒ１とオフセット電流用のトランジスタＴｒ２の物理的寸法比により固定的である」こと、即ち、制御電流用のトランジスタＴｒ１とオフセット電流用のトランジスタＴｒ２の物理的寸法比により電圧制御発振回路の電圧周波数変換係数ＫＶが決まることが示されているから、引用例記載の発明において上記電圧電流変換回路の並列電流路におけるトランジスタの物理的寸法等を互いに異なるようにすることで、第１制御用回路と第２制御用回路とのコンダクタンス比を互いに異なるものにすることは、当業者が適宜なし得ることにすぎない。
　
相違点（ｂ）について、
　引用例には、電流周波数変換回路（Ｉ／Ｆ）３４が３段のインバータＩＮＶ１〜ＩＮＶ３を有するリングオシレータからなることが記載されており、ＰＬＬ回路に使用されるリングオシレータがリング状に接続される同一の複数のディレーセルを有することは、本出願前周知（特開平６−４５８８２号公報、特開平５−１９１２２１号公報参照）であり、上記引用例記載の発明においても、前記周知事項を参酌して第１電圧制御発振器を、リング状に接続される同一の複数のディレーセルを有するものにすることは当業者が適宜なし得ることである。
　
　結局、上記の相違点は、格別なものではなく、また、上記相違点を総合的に検討しても奏される効果は当業者であれば予想し得る範囲内のものにすぎない。
　したがって、本願補正発明は、引用例及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができないものである。
　
（４）むすび
　以上のとおり、本件補正は、特許法第１７条の２第５項で準用する同法１２６条第４項の規定に違反するものであり、特許法第１５９条第１項で準用する同法第５３条第１項の規定により却下されるべきものである。　
　
３．本願発明について
　平成１４年６月２４日付の手続補正は上記のとおり却下されたので、本願の請求項２に係る発明（以下、「本願発明」という。）は、平成１４年３月１１日付け手続補正書によって補正された明細書の特許請求の範囲の請求項２に記載された事項により特定される、以下のとおりのものである。　
「複数の制御用入力端子を持つ第１電圧制御発振器と、前記第１電圧制御発振器の発振周波数と第１基準周波数との位相差に応じた第１誤差信号を出力する第１位相検波器と、前記第１誤差信号を積分した信号を前記第１電圧制御発振器の少なくとも１つの制御用入力端子に与える第１低域通過フィルタとを具備し、前記第１電圧制御発振器の他の少なくとも１つの制御用入力端子には、前記第１電圧制御発振器のフリーラン周波数を制御するための第１制御信号が入力され、前記第１誤差信号を積分した信号が入力される第１制御用回路と前記第１制御信号が入力される第２制御用回路とのコンダクタンス比は、互いに異なることを特徴とするＰＬＬ回路。」
　
（１）引用例
　原査定の拒絶の理由に引用された引用例、および、その記載事項は、前記「２．（１）」に記載したとおりである。
　
（２）対比・判断
　本願発明は、前記２．で検討した本願補正発明から「複数の制御用入力端子を持つ第１電圧制御発振器」についての限定を省いたものである。
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記「２．（３）」に記載したとおり、引用例及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例及び周知技術に基づいて、当業者が容易に発明をすることができたものである。
　
（３）むすび
　以上のとおり、本願発明は、引用例及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願はその余の請求項について論及するまでもなく、拒絶をすべきものである。
　よって、結論のとおり審決する。