【事件の表示】
　平成５年特許願第１７８３３５号「集積回路」拒絶査定不服審判事件〔平成７年４月７日出願公開、特開平７−　９２２３１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　本願は、平成５年７月１９日に出願されたものであって、平成１４年１月３０日付けで拒絶査定がなされ、同年２月５日にその謄本が発送され、平成１４年３月７日に拒絶査定不服審判の請求がなされ、平成１７年１月１１日付けで当審より拒絶の理由が通知され、同年３月２２日付けで意見書及び手続補正書が提出されたものである。
  　
第２　本願発明
　本願の特許請求の範囲の請求項１に係る発明（以下、「本願発明」という。）は、平成１３年５月２５日付けの手続補正書、平成１４年４月５日付けの手続補正書及び平成１７年３月２２日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲に記載されたつぎのとおりのものと認められる。
　
「【請求項１】　複数のフリップフロップを備えたデータ圧縮器からなるテスト回路が組み込まれた集積回路であって、前記フリップフロップは、前記集積回路内のバスと出力パッドとの間に接続され、前記集積回路のテストを行う際には、前記集積回路内のバス上の信号を取り込み、前記フリップフロップによる圧縮を行うと共に、前記フリップフロップに保持されたデータを前記出力パッドへ出力し、当該集積回路の外部のテスタに出力すると共に、前記集積回路の通常動作を行う際には、前記フリップフロップは、前記集積回路内のバス上の信号を保持し、圧縮を行うことなく、前記集積回路内のバスと前記出力パッドとを分離した状態で、そのまま前記出力パッドへ出力し、当該集積回路の外部のテスタに出力することを特徴とする集積回路。」
　
第３　特開平４−６９５８０号（以下、「刊行物１」という。）に記載された事項
　当審の平成１７年１月１１日付けの拒絶理由通知書において引用した刊行物１には、図面とともに以下の事項が記載されている。
　１　「［産業上の利用分野］　本発明は並列パタン圧縮器に関し、特にＬＳＩのテストに用いられ、入力及び出力バッファとしても、バウンダリ・スキャン用バッファとしても動作する並列パタン圧縮器に関するものである。［従来の技術］擬似乱数パタンを用いてＬＳＩの故障を診断するテスト機能をＬＳＩチップ上に組み込んだ組込自己テスト（ＢＩＳＴ・・・）を実現する際、従来は第７図に示すように、クロック信号入力端子を有するフリップフロップと、前記フリップフロップの内少なくとも２個のフリップフロップの出力を入力とする排他的論理和ゲートとから構成される並列パタン圧縮器を、テストレスポンスの圧縮用に追加していた。・・・［発明が解決しようとする課題］　上記のような従来の並列パタン圧縮器は、テストレスポンスの圧縮の機能しか具備していないため、ＬＳＩ内部回路の故障を診断するだけで、入出力バッファ回路や外部配線を含めたテストができない欠点を有している。本発明の目的は、同一のハードウェアで、並列パタン圧縮器としてもバウンダリ・スキャン用バッファとしても入出力バッファとしても動作し、同じ回路の規則的な繰り返しで実現することができる並列パタン圧縮器を提供することにある。」（第２頁左上欄第６行目〜右上欄第１６行目）
　２　「［作用］　本発明の並列パタン圧縮器は、セレクタ回路において、第１動作モード信号と第２動作モード信号との組み合わせによって３種の動作モード（並列パタン圧縮器、バウンダリ・スキャン、入出力バッファ）を作り、それに応じてフリップフロップへ入力を供給している。この手段によって、わずかなセレクタ回路の付加だけで、従来の並列パタン圧縮器を、並列パタン圧縮器、バウンダリ・スキャン用バッファ、およびチップの入出力バッファとして動作させることができる。」（第２頁右下欄第１７行目〜第３頁左上欄第７行目）
　３　「第１図は本発明の一実施例（請求項１）を示す回路図である。この実施例は、４ビット並列パタン圧縮器の例を示し、信号入力端子およびクロック入力端子を有する４個のフリップフロップ１１〜１４と；フリップフロップ１２〜１４の出力Ｄ６〜Ｄ８のそれぞれと入力データＤ１〜Ｄ３のそれぞれとを入力とし、そのいずれか一方もしくは排他的論理和を第１動作モード信号ｃ１と第２動作モード信号ｃ２とにより選択的にフリップフロップ１１〜１３の入力に供給するセレクタ２１〜２３と；フリップフロップ１１及び１２の出力Ｄ５及びＤ６を入力とし、擬似乱数データとしてそれらの排他的論理和を出力する排他的論理和ゲート３０と；その出力Ｄ１０、外部からの入力Ｄ０及び入力データＤ４を入力とし、Ｄ０およびＤ４のいずれか一方もしくはＤ１０及びＤ４の排他的論理和を第１動作モード信号ｃ１と第２動作モード信号ｃ２により選択的にフリップフロップ１４の入力に供給するセレクタ２５とから構成されている。」（第３頁左上欄第２０行目〜右上欄第１９行目）
　４　「第２図は第１図の並列パタン圧縮器の動作説明図である。本図を併用して第１図の並列パタン圧縮器の動作を説明する。第１動作モード信号ｃ１＝“０”のとき、各セレクタ２１〜２３は、対応する入力データＤ１〜Ｄ３をフリップフロップ１１〜１３にそれぞれ供給する。セレクタ２５は、入力データＤ４をフリップフロップ１４に供給する。各フリップフロップ１１〜１４は、第２図のように供給された値を出力する。即ち、入力または出力用バッファとして動作する。第１動作モード信号ｃ１＝“１”，第２動作モード信号ｃ２＝“１”のとき、各セレクタ２１，２２，２３は、対応する前段のフリップフロップ１２，１３，１４の出力Ｄ６，Ｄ７，Ｄ８を選択して、フリップフロップ１１，１２，１３にそれぞれ供給する。セレクタ２５は、外部からの入力Ｄ０をフリップフロップ１４に供給する。各フリップフロップ１１〜１４は、第２図のように供給された値を出力するので、本回路はバウンダリ・スキャン用バッファとして動作する。第１動作モード信号ｃ１＝“１”、第２動作モード信号ｃ２＝“０”のとき、各セレクタ２１，２２，２３は、対応する前段のフロップフロップ（当審注：フリップフロップの誤記と認める。）１２，１３，１４の出力Ｄ６，Ｄ７，Ｄ８と入力データＤ１，Ｄ２，Ｄ３との排他的論理和を、フリップフロップ１１，１２，１３にそれぞれ供給する。セレクタ２５は、排他的論理和ゲート３０の出力Ｄ１０と入力データＤ４との排他的論理和をフリップフロップ１４に供給する。各フリップフロップ１１〜１４は、第２図のように供給された値を出力するので、本回路は並列パタン圧縮器として動作する。」（第３頁右上欄第２０行目〜右下欄第１２行目）
　
第４　対比・判断
　１　本願発明と刊行物１に記載された発明との対比
　本願発明と刊行物１に記載された発明とを対比すると、刊行物１に記載された発明の「フリップフロップ１１〜１３」と「セレクタＤ１〜Ｄ３及びＤ４」と「排他的論理和ゲート３０」により構成された「並列パタン圧縮器」は、本願発明の「複数のフリップフロップを備えたデータ圧縮器」に相当する。
　そして、刊行物１に記載された発明の「並列パタン圧縮器」は、「ＬＳＩの故障を診断するテスト機能をＬＳＩチップ上に組み込んだ組み込み自己テストを実現する際」に用いられるものであるので、集積回路のテスト回路として組み込まれるものである。
　また、刊行物１に記載された発明の「フリップフロップ１１〜１４」は、「第１動作モード信号ｃ１＝“０”のとき対応する入力データＤ１〜Ｄ４をそれぞれ供給され、その値を」、Ｄ５〜Ｄ８として「出力する」ものであり、「第１動作モード信号ｃ１＝“１”，第２動作モード信号ｃ２＝“０”のとき」、各「フリップフロップ１１〜１４」は、それぞれ、入力Ｄ１〜Ｄ４の信号の圧縮を行うものである。
　したがって、本願発明と刊行物１に記載された発明とは、「複数のフリップフロップを備えたデータ圧縮器からなるテスト回路が組み込まれた集積回路であって、前記フリップフロップは、前記集積回路内の信号線と出力線の間に接続され、前記集積回路のテストを行う際には、前記集積回路内の信号線の信号を取り込み、前記フリップフロップによる圧縮を行うと共に、前記フリップフロップに保持されたデータを前記出力線に出力し、前記集積回路の通常動作を行う際には、前記フリップフロップは、前記集積回路内の信号線の信号を保持し、圧縮を行うことなく、前記集積回路内の信号線と前記出力線を分離した状態で、そのまま前記出力線へ出力することを特徴とする集積回路」である点で一致し、つぎの相違点Ａ及びＢで相違する。
　
相違点Ａ　本願発明が出力線として「出力パッド」を用い、「当該集積回路の外部のテスタに出力する」ものであるのに対して、刊行物１には、このような記載がない点
　
相違点Ｂ　本願発明が集積回路内の信号線として「集積回路内のバス」を用いるのに対して、刊行物１にはこのような記載がない点
　
　２　判断
　　（１）相違点Ａについて
　上記相違点Ａについて検討すると、刊行物１に記載された発明は、「第１動作モード信号ｃ１＝“０”のとき対応する入力データＤ１〜Ｄ４をそれぞれ供給され、その値を」、Ｄ５〜Ｄ８として「出力する」ものであり、この時、フリップフロップ１１〜１４はチップの入出力用バッファとして動作するものである。そして、出力用バッファの出力は、通常は、チップの出力パッドに接続されるものである。
　そして、テストの結果を分析するために、テスト結果のデータを、集積回路の外部端子を介して集積回路の外部のテスタに出力するようにすることは、通常行われている慣用技術にすぎず、刊行物１に記載された発明のＤ５〜Ｄ８から出力されるデータを、テスト結果を分析するために集積回路外のテスタに出力するようにすることは、当業者が容易に想到し得る程度のことである。
　請求人は、意見書において、刊行物１には、「集積回路内の並列パタン圧縮器が開示されているのみであり、この並列パタン圧縮器の出力Ｄ５−Ｄ８が、どこに出力されるのかの記載は全くなく、ましてや、この並列パタン圧縮器の出力Ｄ５−Ｄ８が、集積回路の外部のテスタに出力されるとの記載も示唆もない」旨主張しているが、上記に説示したように、フリップフロップ１１〜１４が入出力用バッファとして動作するものであるので、Ｄ５〜Ｄ８が通常、出力パッドに接続されることは明らかである。
　そして、テスト結果を分析するためにテスト結果のデータを集積回路の外部端子を介して集積回路の外部のテスタに出力することは、通常行われている慣用技術にすぎないことから、上記請求人の主張は採用することができない。
　　（２）相違点Ｂについて
　上記相違点Ｂについて検討すると、刊行物１に記載された発明の入力データＤ１〜Ｄ４は、テスト対象となるＬＳＩの内部回路からの出力であることは、当業者であれば容易に理解できることであり、ＬＳＩの内部回路からの出力をバスに接続することは周知であることから、刊行物１に記載された発明の入力データＤ１〜Ｄ４をバスに接続することは当業者が適宜なし得る程度のことである。
　　（３）そして、本願発明の効果は、刊行物１に記載された発明から当業者が予測し得る程度のものであって格別のものでもない。
　以上のことから、本願発明は、刊行物１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。
　
第５　むすび
　以上のとおりであるから、本願発明は、刊行物１に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり、審決する。