【事件の表示】
　平成　６年特許願第２０９８３２号「マイクロコンピュータ」拒絶査定不服審判事件〔平成　８年　３月２２日出願公開、特開平　８−　７７１３４〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．出願の経緯
　本願は、平成６年９月２日の出願であって、平成１５年１２月１６日付けで拒絶査定がなされ、これに対し、平成１６年２月５日に拒絶査定に対する審判請求がなされるとともに、平成１６年３月４日付けで手続補正がなされたものである。
２．平成１６年３月４日付けの手続補正についての補正却下の決定
　請求人は、平成１６年３月４日付けで手続補正書（以下、本件手続補正書という。）を提出し、明細書の補正を行っているところ、特許請求の範囲については、次のように補正している。
「【請求項１】　ユーザ用の動作モードであるユーザモードと、該ユーザモードとは異なるテスト用の動作モードであるテストモードとを有し、前記ユーザモード及び前記テストモードに対応した動作を行うマイクロコンピュータにおいて、
　禁止データ保持用のレジスタと、
　前記ユーザモードで動作中に命令により前記レジスタに禁止データを書き込み、この禁止データにより前記テストモードへの移行を禁止する禁止回路とを有すると共に、
　前記禁止回路が、禁止データ保持用の記憶回路を備え、電源投入後一度前記ユーザモードで動作を開始したときのみに、前記記憶回路に自動的に禁止データが保持される構成にし、この禁止データにより前記テストモードへの移行を禁止することを特徴とするマイクロコンピュータ。
　　【請求項２】　電気的に書き込み可能な不揮発性メモリを有し、該不揮発性メモリに対して少なくともプログラムの書き込み／ベリファイを行うための不揮発性メモリモードと、ユーザ用の動作モードであるユーザモードとに対応した動作を行うマイクロコンピュータにおいて、
　禁止データ保持用のレジスタと、
　前記ユーザモードで動作中に命令により前記レジスタに禁止データを書き込み、この禁止データにより前記不揮発性メモリモードへの移行を禁止する禁止回路とを有すると共に、
　前記禁止回路が、禁止データ保持用の記憶回路を備え、電源投入後一度前記ユーザモードで動作を開始したときのみに、前記記憶回路に自動的に禁止データが保持される構成にし、この禁止データにより前記不揮発性メモリモードへの移行を禁止することを特徴とするマイクロコンピュータ。」
　そこで、補正の適否について検討すると、補正された請求項１、２には、ユーザモードで動作中に命令により禁止データが書き込まれる禁止データ保持用のレジスタと、電源投入後一度ユーザモードで動作を開始したときのみに、自動的に禁止データが保持される禁止データ保持用の記憶回路の両方を備えることが記載されているが、そのようなことは、願書に最初に添付した明細書又は図面に記載されていない（願書に最初に添付した明細書又は図面には、禁止データ保持用のレジスタと禁止データ保持用の記憶回路のいずれか一方を備えることが記載されているにすぎない。）し、その点が願書に最初に添付した明細書又は図面の記載から自明なことでもない。
　してみると、その余を検討するまでもなく、上記補正は、特許法第１７条の２第２項の規定によって準用する第１７条第２項の規定に違反してなされたものである。
　よって、本件手続補正は、特許法第１５９条第１項で読み替えて準用する特許法第５３条第１項の規定により却下する。
３．本件発明
（本件発明の内容）
　本件手続補正書による補正は上記のとおり却下されたので、本願の請求項１乃至４に係る各発明は、平成１２年３月２４日付け、平成１４年１２月２７日付けの各手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１乃至４に記載されたとおりのものであるところ、請求項１に係る発明（以下、本件発明という。）は次のとおりのものである。
「ユーザ用の動作モードであるユーザモードと、該ユーザモードとは異なるテスト用の動作モードであるテストモードとを有し、前記ユーザモード及び前記テストモードに対応した動作を行うマイクロコンピュータにおいて、
　禁止データ保持用のレジスタを設け、
　前記ユーザモードで動作中に命令により前記レジスタに禁止データを書き込み、この禁止データにより前記テストモードへの移行を禁止することを特徴とするマイクロコンピュータ。」
（引用刊行物記載の発明）
　原査定の拒絶の理由に引用された特開平４−３７０８３９号公報（以下、刊行物１という。）には、テストモード設定回路を有するマイクロコンピュータに関する発明が記載されており、「【００１３】　図１は本発明の実施例に係るマイクロコンピュータのテストモード設定回路の回路図であって、同図中のＡはマイクロコンピュータに与えられるテストモード設定信号、Ｂ，Ｃ及びＤは第１〜第３のデータ信号であり、１は論理回路を組合せてなるデータパターン判別回路、２はインバータ回路、３及び４はトランジスタ、５はトランジスタ４に接続された出力端子、６はインバータ回路、８は２入力のＮＡＮＤ回路、９はインバータ回路、１０は立ち上がりラッチ式のＤタイプ・フリップフロップ回路である。該フリップフロップ回路１０は、Ｓ端子にリセット信号が、ＣＫ端子に第１のデータ信号Ｂが各々入力され、Ｄ端子は“Ｌ”レベルに固定されている。Ｑ端子の出力は、ＮＡＮＤ回路８の一方の入力としている。トランジスタ４に接続された出力端子５の出力形式は、Ｎチャンネル・オープンドレイン形式である。ただし、Ｐチャンネル・オープンドレイン形式でもよい。」、 「【００１５】　まず、リセット信号が与えられる初期状態では、該リセット信号によりフリップフロップ回路１０のＱ端子の出力が“Ｈ”レベルになり、ＮＡＮＤ回路８は非マスク状態となる。つまり、出力端子５の論理レベルがそのままテストモード設定信号Ａとして出力されるのである。一方、第３のデータ信号Ｄは通常“Ｈ”レベルとするので、第２のデータ信号Ｃの論理レベルの如何にかかわらずインバータ回路２の出力レベルは常に第１のデータ信号Ｂの論理レベルと一致し、出力端子５の論理レベルも第１のデータ信号Ｂの論理レベルと一致する。ただし、不図示のマイクロコンピュータにもリセット信号が与えられるので、第１のデータ信号Ｂの論理レベルが“Ｌ”レベルになってマイクロコンピュータに“Ｌ”レベルのテストモード設定信号Ａが与えられても、該マイクロコンピュータの動作がテストモードへ移行することはない。」、「【００１６】　例えば第３のデータ信号Ｄを“Ｈ”レベルとし、第１のデータ信号Ｂを“Ｌ”レベルとした設定パターンのデータ信号をデータパターン判別回路１に与えながらリセットを解除すると、マイクロコンピュータはリセットの解除と同時に従来同様にテストモードへ移行する。この際、データパターン判別回路１の出力がＮＡＮＤ回路８に“Ｌ”レベルのテストモード設定信号Ａを出力させるためのテストモード設定要求信号となるのである。」、「【００１７】　このテストモードの動作が完了した後、マイクロコンピュータの動作をテストモードから通常モードへ移行させるために第３のデータ信号Ｄを“Ｈ”レベルとしたままで第１のデータ信号Ｂを“Ｌ”レベルから“Ｈ”レベルに立ち上げると、フリップフロップ回路１０は該第１のデータ信号Ｂの変化を検知してＤ端子の論理レベルをラッチする。この結果、フリップフロップ回路１０のＱ端子の論理レベルが“Ｈ”レベルから“Ｌ”レベルへと変化する。フリップフロップ回路１０のＱ端子が“Ｌ”レベルになると、ＮＡＮＤ回路８はマスク状態となって、出力端子５の論理レベルの如何にかかわらず“Ｈ��レベルのテストモード設定信号Ａがマイクロコンピュータに与えられることになる。」、「【００１８】　つまり、第３のデータ信号Ｄを“Ｈ”レベルとしたままで第１のデータ信号Ｂを“Ｌ”レベルから“Ｈ”レベルに立ち上げる禁止パターンのデータ信号をデータパターン判別回路１に与えると、マイクロコンピュータの動作がテストモードから通常モードへ移行すると同時に、以後はフリップフロップ回路１０にリセット信号を与えないかぎりテストモードへの移行が禁止される。この状態では、データパターン判別回路１とＮＡＮＤ回路８との間にノイズの影響が発生して出力端子５の論理レベルが変化しても、該ノイズの影響がテストモード設定信号Ａに現れることはなく、従来のようなデータ信号の設定パターンに関する誤認識は生じない。また、フリップフロップ回路１０が“Ｌ”レベルの信号をラッチしている間は、第３のデータ信号Ｄを“Ｈ”レベルとし、第１のデータ信号Ｂを“Ｌ”レベルとした設定パターンのデータ信号がデータパターン判別回路１に仮に与えられても、ＮＡＮＤ回路８から“Ｌ”レベルのテストモード設定信号Ａが出力されることはなく、マイクロコンピュータのテストモードへの移行は禁止される。」と説明されている。
（対比）
　本件発明と上記刊行物１記載の発明とを対比すると、
(i)上記刊行物１記載の発明のマイクロコンピュータは、通常モードとテストモードを有し、夫々のモードに対応した動作を行っているところ、本件発明のマイクロコンピュータが、ユーザ用の動作モードであるユーザモードと、該ユーザモードとは異なるテスト用の動作モードであるテストモードとを有し、前記ユーザモード及び前記テストモードに対応した動作を行うとする点と軌を一にする。
(ii)上記刊行物１記載の発明には、フリップフロップ１０が設けられており、データ信号Ｂが“Ｌ”レベルから“Ｈ”レベルに立ち上げられて、マイクロコンピュータの動作がテストモードから通常モードへ移行すると、このデータ信号Ｂの変化を検知してフリップフロップ回路１０がＤ端子の論理レベルをラッチするようにし、以後はフリップフロップ回路１０にリセット信号を与えないかぎりテストモードへの移行を禁止するとしており、本件発明が、禁止データ保持用のレジスタを設け、このレジスタに禁止データを書き込み、この禁止データによりテストモードへの移行を禁止するとする点と実質的な差異はない。
　したがって、本件発明と上記刊行物１記載の発明とは、次の点で相違し、その余では一致する。
　レジスタへの禁止データの書き込みを、本件発明が、ユーザモードで動作中に命令により行なうとしているのに対し、上記刊行物１にはその点についての記載がない点
（相違点についての検討）
　しかるに、ユーザモードでの動作中に命令により禁止データをセットすることは本件出願前普通に知られたことである（必要ならば、例えば、特開平５−２８２８５号公報を参照されたい。）から、上記刊行物１記載の発明に適用し、ユーザモードでの動作中に命令により、フリップフロップ回路にＤ端子の論理レベルをラッチすることは、当業者が適宜なし得ることにすぎない。
（まとめ）
　したがって、本件発明は、上記刊行物１記載の発明に基づき、周知技術を参酌して、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。