(57)【要約】  半導体集積回路を実装可能な基板１の２以上の入力ポートに、外部から入力された光信号を電気信号に変換して出力ポートに出力可能な受光素子２ａが実装され、かつ、それら２以上の受光素子２ａは高さが一定に揃えられており、上記基板１の出力ポートには実装されている半導体集積回路の電気信号入力ポートが接続可能である。【特許請求の範囲】
【請求項１】
半導体集積回路を実装可能な基板であって、
入力された光信号を電気信号に変換して、実装されている半導体集積回路に出力可能な２以上の受光素子を有し、
前記２以上の受光素子の高さが互いに同一である光入力付基板。
【請求項２】
半導体集積回路を実装可能な基板であって、
入力された光信号を電気信号に変換して、実装されている半導体集積回路に出力可能な２以上の受光素子を有し、
前記２以上の受光素子の高さが互いに同一であり、かつ、それら２以上の受光素子の少なくとも１つに、入力された光を該受光素子の受光面に向けて収束させる機能を有する光学素子が設けられている光入力付基板。
【請求項３】
前記２以上の受光素子の全部又は一部に共通の電極パターンを有する請求項１記載の光入力付基板。
【請求項４】
前記２以上の受光素子の全部又は一部に共通の電極パターンを有する請求項２記載の光入力付基板。
【請求項５】
半導体集積回路を実装可能な基板であって、
実装されている半導体集積回路から出力された電気信号を光信号に変換して出力可能な２以上の発光素子を有し、
前記２以上の発光素子の高さが互いに同一である光出力付基板。
【請求項６】
半導体集積回路を実装可能な基板であって、
実装されている半導体集積回路から出力された電気信号を光信号に変換して出力可能な２以上の発光素子を有し、
前記２以上の発光素子の高さが互いに同一であり、かつ、それら２以上の発光素子の少なくとも１つに、該発光素子の発光面から出力された光を収束させる機能を有する光学素子が設けられている光出力付基板。
【請求項７】
前記２以上の発光素子の全部又は一部に共通の電極パターンを有する請求項５記載の光出力付基板。
【請求項８】
前記２以上の発光素子の全部又は一部に共通の電極パターンを有する請求項６記載の光出力付基板。
【請求項９】
半導体集積回路を実装可能な基板であって、
入力された光信号を電気信号に変換して、実装されている半導体集積回路に出力可能な２以上の受光素子と、
実装されている半導体集積回路から出力された電気信号を光信号に変換して出力可能な２以上の発光素子とを有し、
前記２以上の受光素子の高さが互いに同一であり、かつ、前記２以上の発光素子の高さが互いに同一である光入出力付基板。
【請求項１０】
前記２以上の受光素子の高さと、前記２以上の発光素子の高さとが互いに同一である請求項９記載の光入出力付基板。
【請求項１１】
前記受光素子と発光素子の双方または一方に、入射した光を収束させる機能を有する光学素子が設けられている請求項９記載の光入出力基板。
【請求項１２】
前記受光素子と発光素子の双方または一方に、入射した光を収束させる機能を有する光学素子が設けられている請求項１０記載の光入出力基板。
【請求項１３】
前記２以上の受光素子及び発光素子の全部又は一部に共通の電極パターンを有する請求項９記載の光入出力付基板。
【請求項１４】
前記２以上の受光素子及び発光素子の全部又は一部に共通の電極パターンを有する請求項１０記載の光入出力付基板。
【請求項１５】
前記２以上の受光素子及び発光素子の全部又は一部に共通の電極パターンを有する請求項１１記載の光入出力付基板。
【請求項１６】
前記２以上の受光素子及び発光素子の全部又は一部に共通の電極パターンを有する請求項１２記載の光入出力付基板。
【請求項１７】
前記受光素子を前記基板に固定している半田の融点と、前記発光素子を前記基板に固定している半田の融点とが異なる請求項９記載の光入出力付基板
。
【請求項１８】
請求項１記載の光入力付基板に半導体集積回路が実装され、その半導体集積回路の電気信号入力ポートに、前記光入力付基板が有する受光素子によって変換された電気信号が出力される光素子一体型半導体集積回路。
【請求項１９】
請求項５記載の光出力付基板に半導体集積回路が実装され、その半導体集積回路の電気信号出力ポートから出力された電気信号が、前記光出力付基板が有する発光素子によって光信号に変換されて出力される光素子一体型半導体集積回路。
【請求項２０】
請求項９記載の光入出力付基板に半導体集積回路が実装され、その半導体集積回路の電気信号入力ポートに、前記光入出力付基板が有する受光素子によって変換された電気信号が出力され、前記半導体集積回路の電気信号出力ポートから出力された電気信号が、前記光入出力付基板が有する発光素子によって光信号に変換されて出力される光素子一体型半導体集積回路。
【請求項２１】
入力された光信号を電気信号に変換する２以上の受光素子が実装された光入力付基板の製造方法であって、
受光素子アレイ中の必要な受光素子にのみバンプを形成する工程と、
前記バンプを用いて前記受光素子アレイを基板に実装することによって、前記バンプが形成された受光素子を前記基板の入力ポートに接続させる工程と、
前記入力ポートに接続された前記受光素子を保護膜で被覆する工程と、
前記保護膜によって被覆されていない不必要な受光素子を前記受光素子アレイから除去する工程と、
前記保護膜を除去する工程と、
を有する受光素子実装工程を含む光入力付基板の製造方法。
【請求項２２】
入力された電気信号を光信号に変換する２以上の発光素子が実装された光出力付基板の製造方法であって、
発光素子アレイ中の必要な発光素子のみを保護膜で被覆する工程と、
前記保護膜によって被覆されていない不必要な発光素子の機能部を除去する工程と、
前記保護膜を除去する工程と、
前記不必要な発光素子の機能部が除去された前記発光素子アレイを基板に実装し、前記必要な発光素子を前記基板の出力ポートに接続させる工程と、
を有する発光素子実装工程を含む光出力付基板の製造方法。
【請求項２３】
入力された電気信号を光信号に変換する２以上の発光素子が実装された光出力付基板の製造方法であって、
発光素子アレイ中の必要な発光素子のみを保護膜で被覆する工程と、
前記保護膜によって被覆されていない不必要な発光素子を素子基板ごと除去する工程と、
前記保護膜を除去する工程と、
前記不必要な発光素子が除去された前記発光素子アレイを基板に実装し、前記必要な発光素子を前記基板の出力ポートに接続させる工程と、
を有する発光素子実装工程を含む光出力付基板の製造方法。
【請求項２４】
受光素子と発光素子の双方が実装された光入出力付基板の製造方法であって、
受光素子アレイ中の必要な受光素子にのみバンプを形成する工程と、
前記バンプを用いて前記受光素子アレイを基板に実装することによって、前記バンプが形成された受光素子を前記基板の入力ポートに接続させる工程と、
前記入力ポートに接続された前記受光素子を保護膜で被覆する工程と、
前記保護膜によって被覆されていない不必要な受光素子を前記受光素子アレイから除去する工程と、
前記保護膜を除去する工程と、を有する受光素子実装工程と、
発光素子アレイ中の必要な発光素子のみを保護膜で被覆する工程と、
前記保護膜によって被覆されていない不必要な発光素子の機能部を除去する工程と、
前記保護膜を除去する工程と、
前記不必要な発光素子の機能部が除去された前記発光素子アレイを基板に実装し、前記必要な発光素子を前記基板の出力ポートに接続させる工程と、を有する発光素子実装工程と、
を含む光出力付基板の製造方法。
【請求項２５】
受光素子と発光素子の双方が実装された光入出力付基板の製造方法であって、
受光素子アレイ中の必要な受光素子にのみバンプを形成する工程と、
前記バンプを用いて前記受光素子アレイを基板に実装することによって、前記バンプが形成された受光素子を前記基板の入力ポートに接続させる工程と、
前記入力ポートに接続された前記受光素子を保護膜で被覆する工程と、
前記保護膜によって被覆されていない不必要な受光素子を前記受光素子アレイから除去する工程と、
前記保護膜を除去する工程と、を有する受光素子実装工程と、
発光素子アレイ中の必要な発光素子のみを保護膜で被覆する工程と、
前記保護膜によって被覆されていない不必要な発光素子を素子基板ごと除去する工程と、
前記保護膜を除去する工程と、
前記不必要な発光素子が除去された前記発光素子アレイを基板に実装し、前記必要な発光素子を前記基板の出力ポートに接続させる工程と、を有する発光素子実装工程と、
を含む光入出力付基板の製造方法。
【請求項２６】
前記受光素子アレイの素子基板をエッチングして薄膜化する工程を含む請求項２１記載の光入力付基板の製造方法。
【請求項２７】
前記発光素子アレイの素子基板をエッチングして薄膜化する工程を含む請求項２２記載の光出力付基板の製造方法。
【請求項２８】
前記発光素子アレイの素子基板をエッチングして薄膜化する工程を含む請求項２３記載の光出力付基板の製造方法。
【請求項２９】
前記受光素子アレイの素子基板と前記発光素子アレイの素子基板の双方または一方をエッチングして薄膜化する工程を含む請求項２４記載の光入出力付基板。
【請求項３０】
前記受光素子アレイの素子基板と前記発光素子アレイの素子基板の双方または一方をエッチングして薄膜化する工程を含む請求項２５記載の光入出力付基板。
【請求項３１】
前記受光素子アレイの素子基板をエッチングしてレンズ化する工程を含む請求項２１記載の光入力付基板の製造方法。
【請求項３２】
前記発光素子アレイの素子基板をエッチングしてレンズ化する工程を含む請求項２２記載の光出力付基板の製造方法。
【請求項３３】
前記受光素子アレイの素子基板と前記発光素子アレイの素子基板の双方または一方をエッチングしてレンズ化する工程を含む請求項２４記載の光入出力付基板の製造方法。
【請求項３４】
前記受光素子アレイの素子基板と前記発光素子アレイの素子基板の双方または一方をエッチングしてレンズ化する工程を含む請求項２５記載の光入出力付基板の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路（以下、「ＬＳＩ」と呼ぶ場合もある）に関するものである。
【背景技術】
【０００２】
ＬＳＩの処理速度の高速化はますます進展している。しかし、複数のＬＳＩ間を結ぶ電気配線の伝送能力には限界があると考えられている。そこで、高速伝送、長距離伝送が可能な上、電磁波ノイズの放射が少ないといった優位性を有する光信号を用いた伝送が注目されている。例えば、あるＬＳＩから出力された電気信号を光信号に変換して光配線で伝送し、他のＬＳＩに入力する前に電気信号に再変換すれば、電気信号のみを用いる場合に比べてより高速な伝送が可能になると考えられている。【０００３】
特開２０００１−３６１９７号公報には、電気配線によって接続された光素子とＬＳＩとが同一パッケージ内に集積された光電子集積素子が開示されている。この光電子集積素子では、ベースプレート上に電子集積素子ベアチップが固定され、そのベアチップに近接して配線手段を挟んで光素子が固定されている。ここで光素子は、面発光レーザアレイ、又は受光素子アレイであって、インナーリード上、又は電子集積素子に直接実装されている。また、電子集積素子の入出力ポートは、電子集積素子の周辺部にそれぞれ纏められており、入力ポートに対応して受光素子アレイが搭載され、出力ポートに対応して面発光レーザが搭載されている。より具体的には、電子集積素子に光素子が直接実装された形態では、光素子のパッドがそのパッドの配列に対応させた電子集積素子の入出力ポートに電気接続されている。また、電子集積素子と光素子とがインナーリードによって電気接続された形態では、電子集積素子が搭載されるパッドと、光素子アレイが搭載されるパッド（光素子アレイを搭載するために、光素子アレイのパッド配置に合わせてある）とを１対１で対応させたインナーリードを用いて電気接続している。【０００４】
しかしながら、特許文献１に開示されている従来技術は、インナーリードのような電気配線基板の入出力ポートが一箇所に纏められており、かつ、一定方向に規則的に並んで配置されていることを前提とした技術である。従って、電気配線基板の入出力ポートが複数存在し、しかも、それら入出力ポートがランダム（不規則）に配置されている場合には、１チャンネルの受光素子及び発光素子を目的の数だけ用意し、それら素子を電気配線基板の入出力ポートの位置に合わせて１つずつ実装しなくてはならない。しかし、複数の光素子を１つずつ実装すると、各光素子の受光面や発光面の高さが不揃いとなり、外部機器との光結合において損失が大きくなる。また、光素子の実装に長時間を要し、高コスト化を招くことにもなる。
【発明の開示】
【０００５】
本発明の目的の一つは、ランダムに配置された２以上の入力ポートに実装された受光素子の高さが一定である電気配線基板を提供することにある。
【０００６】
本発明の目的の他の一つは、ランダムに配置された２以上の出力ポートに実装された発光素子の高さが一定である電気配線基板を提供することにある。
【０００７】
本発明の目的の他の一つは、ランダムに配置された２以上の入力ポート及び出力ポートに実装された受光素子及び発光素子の高さが一定である電気配線基板を提供することにある。
【０００８】
本発明の目的の他の一つは、ランダムに配置された２以上の入力ポート及び出力ポートに設けられた受光素子及び発光素子の高さが全て一定である電気配線基板を提供することにある。
【０００９】
本発明の目的の他の一つは、上記電気配線基板をなるべく少ない製造工程によって低コストで製造する方法を提供することにある。
【００１０】
本発明の目的の他の一つは、上記電気配線基板に半導体集積回路が実装された光素子一体型半導体集積回路を提供することにある。
【００１１】
上記目的の少なくとも一つを達成する本発明の一つは、ＬＳＩを実装可能な基板であって、２以上の光素子が実装されおり、それら２以上の光素子の高さが一定に揃えられていることを特徴とする。ここで、上記光素子は、入力された光信号を電気信号に変換して、基板に実装されているＬＳＩに出力可能な受光素子とすることができる。また、実装されているＬＳＩから出力された電気信号を光信号に変換して外部に出力可能な発光素子とすることもできる。さらに、上記受光素子と発光素子の双方とすることもできる。
【００１２】
ここで、上記光素子が受光素子の場合、光素子の高さとは、受光素子が実装されている基板の表面（実装面）から、その受光素子の受光面までの距離を意味する。また、光素子が発光素子の場合、光素子の高さとは、発光素子が実装されている基板の表面（実装面）から、その発光素子の発光面までの距離を意味する。
【００１３】
上記基板に実装されている２以上の光素子間で電極パターンを共用することもできる。例えば、２以上の受光素子が実装されている場合、それら受光素子の全部又は一部で電極パターンを共用することができる。２以上の発光素子が実装されている場合、それら発光素子の全部又は一部で電極パターンを共用することもできる。さらに、受光素子及び発光素子の双方が実装されている場合、受光素子と発光素子の間で電極パターンを共用することもできる。
【００１４】
また、上記基板に実装されている２以上の光素子の少なくとも一つには、入射した光を収束させる作用を有する光学素子を設けることができる。例えば、光素子が受光素子である場合には、外部から入力された光をその受光素子の受光面に向けて収束させる作用を有するレンズを設けることができる。光素子が発光素子である場合には、その発光素子の発光面から出力された光をその光の入射面に向けて収束させる作用を有するレンズを設けることができる。
【００１５】
本発明の他の一つは、光信号の入力が可能な光素子一体型半導体集積回路であって、上記本発明の光入力付基板にＬＳＩが実装され、外部から入力された光信号が光入力付基板の受光素子によって電気信号に変換されてからＬＳＩの電気信号入力ポートへ出力されることを特徴とする。ここで、ＬＳＩの電気信号入力ポートが不規則に配列されている場合には、それら電気信号入力ポートを、規則的に配列されている光入力付基板の入力ポート（受光素子が実装されている）に配線することによって再配置することもできる。
【００１６】
本発明の他の一つは、光信号の出力が可能な光素子一体型半導体集積回路であって、上記本発明の光出力付基板にＬＳＩが実装され、実装されているＬＳＩから出力された電気信号が光出力付基板の発光素子によって光信号に変換されてから外部へ出力されることを特徴とする。ここで、ＬＳＩの電気信号出力ポートが不規則に配列されている場合には、それら電気信号出力ポートを、規則的に配列されている光出力付基板の出力ポート（発光素子が実装されている）に接続することによって再配置することもできる。
【００１７】
本発明の他の一つは、光信号の入出力が可能な光素子一体型半導体集積回路であって、上記本発明の光入出力付基板にＬＳＩが実装され、外部から入力された光信号が光入出力付基板の受光素子によって電気信号に変換されてからＬＳＩの電気信号入力ポートへ出力され、ＬＳＩから出力された電気信号が光入出力付基板の発光素子によって光信号に変換されてから外部へ出力されることを特徴とする。ここでも、不規則に配列されている半導体集積回路の電気信号入力ポートと電気信号出力ポートの双方または一方を上記と同様の方法によって再配置することができる。
【００１８】
本発明の他の一つは、本発明の光入力付基板、光出力付基板又は光入出力付基板を製造する方法であって、不必要な光素子を予め除去した光素子アレイを基板に実装することによって、２以上の光素子を基板に一括実装する光素子実装工程、又は、光素子アレイを基板に実装してから不必要な光素子を除去することによって２以上の光素子を基板に一括実装する光素子実装工程のいずれか一方または双方によって光素子を基板に実装することを特徴とする。ここでも、上記光素子は、受光素子又は発光素子又はこれらの組み合わせとすることができる。上記光素子が受光素子の場合、上記光素子アレイとは、複数の受光素子が素子基板上に形成された受光素子アレイを意味することは明らかである。また、光素子が発光素子の場合、上記光素子アレイとは、素子基板上に複数の発光素子が形成された発光素子アレイを意味することは明らかである。
【００１９】
本発明の光入力付基板、光出力付基板または光入出力付基板を製造する方法には、上記光素子アレイの素子基板をエッチングして薄膜化する工程や、素子基板をエッチングしてレンズ化する工程を含めることもできる。
【００２０】
上記特徴を有する本発明の光入力付基板、光出力付基板又は光入出力付基板では、実装されている２以上の受光素子と発光素子の双方または一方の高さが一定に揃っている。従って、この基板にＬＳＩを実装して光素子一体型半導体集積回路を製造すれば、高さが一定である発光素子と発光素子の双方または一方を備えた光素子一体型半導体集積回路を提供することができる。この光素子一体型半導体集積回路は、複数の光回路、例えば光ファイバや光導波路と光結合させることによって、高速、長距離かつ耐ノイズ性に優れた伝送を実現可能である。さらに、上記利用環境下において、受発光素子が光結合すべき光回路の結合部の高さを揃えておけば、全て受発光素子のチャンネルについて高効率な光結合が実現されるという効果が得られる。さらには、全チャンネルで高効率な光結合が実現されることによって、光信号の強度を有効に利用できるため、伝送可能距離のさらなる長距離化が可能になるといった効果が得られる。あるいは近距離の光伝送であっても、光結合効率が高いため、より高強度のまま光信号を伝送できるため、さらに耐ノイズ性が向上するといった効果が得られる。
【００２１】
また、上記特徴を有する本発明の製造方法によって、光入力付基板、光出力付基板又は光入出力付基板を製造すれば、２以上の光素子の高さを確実に、かつ、容易に揃えることができる。さらに、複数の光素子を１つずつ個別に順々に実装していく場合に比べて製造工程が少なくなり、低コスト化が図られる。かかる効果は実装される光素子の個数が多くなればなるほど、顕著なものとなる。
【図面の簡単な説明】
【００２２】
【図１Ａ】本発明の光入力付基板の一例を示す模式的平面図である。
【図１Ｂ】本発明の光入力付基板の一例を示す模式的断面図である。
【図１Ｃ】図１Ａ、図１Ｂに示す光入力付基板を用いた光素子一体型ＬＳＩを示す模式的断面図である。
【図２Ａ】図１Ａ、図１Ｂに示す光素子一体型ＬＳＩの製造工程の一つを示す模式図である。
【図２Ｂ】図２Ａに示す製造工程に続く工程を示す模式図である。
【図２Ｃ】図２Ｂに示す製造工程に続く工程を示す模式図である。
【図２Ｄ】図２Ｃに示す製造工程に続く工程を示す模式図である。
【図３Ａ】本発明の光出力付基板の一例を示す模式的平面図である。
【図３Ｂ】本発明の光出力付基板の一例を示す模式的断面図である。
【図３Ｃ】図３Ａ、図３Ｂに示す光出力付基板を用いた光素子一体型ＬＳＩを示す模式的断面図である。
【図４Ａ】図３Ａ、図３Ｂに示す光出力付基板の製造工程の一つを示す模式図である。
【図４Ｂ】図４Ａに示す製造工程に続く工程を示す模式図である。
【図４Ｃ】図４Ｂに示す製造工程に続く工程を示す模式図である。
【図４Ｄ】図４Ｃに示す製造工程に続く工程を示す模式図である。
【図４Ｅ】図４Ｄに示す製造工程に続く工程を示す模式図である。
【図５Ａ】本発明の光入出力付基板の一例を示す模式的平面図である。
【図５Ｂ】本発明の光入出力付基板の一例を示す模式的断面図である。
【図５Ｃ】図５Ａ、図５Ｂに示す光入出力付基板を用いた光素子一体型ＬＳＩを示す模式的断面図である。
【図５Ｄ】光素子一体型ＬＳＩの変形例を示す模式的断面図である。
【図６Ａ】図５Ａ、図５Ｂに示す光入出力付基板の製造工程の一つを示す模式図である。
【図６Ｂ】図６Ａに示す製造工程に続く工程を示す模式図である。
【図６Ｃ】図６Ｂに示す製造工程に続く工程を示す模式図である。
【図６Ｄ】図６Ｃに示す製造工程に続く工程を示す模式図である。
【図６Ｅ】図６Ｄに示す製造工程に続く工程を示す模式図である。
【図６Ｆ】図６Ｅに示す製造工程に続く工程を示す模式図である。
【図６Ｇ】図６Ｆに示す製造工程に続く工程を示す模式図である。
【図６Ｈ】図６Ｇに示す製造工程に続く工程を示す模式図である。
【図６Ｉ】図６Ｈに示す製造工程に続く工程を示す模式図である。
【図７Ａ】図５Ａ、図５Ｂに示す光入出力付基板の他の製造方法の工程を示す模式図である。
【図７Ｂ】図７Ａに示す製造工程に続く工程を示す模式図である。
【図７Ｃ】図７Ｂに示す製造工程に続く工程を示す模式図である。
【図７Ｄ】図７Ｃに示す製造工程に続く工程を示す模式図である。
【図７Ｅ】図７Ｄに示す製造工程に続く工程を示す模式図である。
【図７Ｆ】図７Ｅに示す製造工程に続く工程を示す模式図である。
【図７Ｇ】図７Ｆに示す製造工程に続く工程を示す模式図である。
【図７Ｈ】図７Ｇに示す製造工程に続く工程を示す模式図である。
【図７Ｉ】図７Ｈに示す製造工程に続く工程を示す模式図である。
【図８Ａ】図６Ｇに示す製造工程に代わる製造工程を示す模式図である。
【図８Ｂ】図６Hに示す製造工程に代わる製造工程を示す模式図である。
【図８Ｃ】図６Ｉに示す製造工程に代わる製造工程を示す模式図である。
【図９】光素子の設計上の実装位置と実際の実装位置との関係の一例を示す模式的平面図である。
【図１０Ａ】本発明の光入出力付基板の他例を示す模式的平面図である。
【図１０Ｂ】本発明の光入出力付基板の他例を示す模式的平面図である。
【図１０Ｃ】光素子の一例を示す模式的拡大断面図である。
【図１０Ｄ】光素子の他例を示す模式的拡大断面図である。
【図１１Ａ】本発明の光入出力付基板の他例を示す模式的断面図である。
【図１１Ｂ】本発明の光入出力付基板の他例を示す模式的断面図である。
【図１２】本発明の光入出力付基板の他例を示す模式的断面図である。
【図１３Ａ】本発明の光入出力付基板の他例を示す模式的断面図である。
【図１３Ｂ】図１３Ａの光入出力付基板の製造工程の一部を示す模式的断面図である。
【図１３Ｃ】図１３Ａの光入出力付基板を用いた光素子一体型ＬＳＩを示す模式的断面図である。
【図１４Ａ】本発明の光入出力付基板の他例を示す模式的平面図である。
【図１４Ｂ】本発明の光入出力付基板の他例を示す模式的断面図である。
【図１４Ｃ】図１４Ａ、図１４Ｂの光入出力付基板を用いた光素子一体型ＬＳＩを示す模式的断面図である。
【図１５Ａ】図１４Ａ、図１４Ｂに示す光入出力付基板の製造工程の一つを示す模式図である。
【図１５Ｂ】図１５Ａに示す製造工程に続く工程を示す模式図である。
【図１５Ｃ】図１５Ｂに示す製造工程に続く工程を示す模式図である。
【図１５Ｄ】図１５Ｃに示す製造工程に続く工程を示す模式図である。
【図１５Ｅ】図１５Ｄに示す製造工程に続く工程を示す模式図である。
【図１５Ｆ】図１５Ｅに示す製造工程に続く工程を示す模式図である。
【図１５Ｇ】図１５Ｆに示す製造工程に続く工程を示す模式図である。
【図１５Ｈ】図１５Ｇに示す製造工程に続く工程を示す模式図である。
【図１５Ｉ】図１５Ｈに示す製造工程に続く工程を示す模式図である。
【図１５Ｊ】図１５Ｉに示す製造工程に続く工程を示す模式図である。
【図１５Ｋ】図１５Ｊに示す製造工程に続く工程を示す模式図である。
【図１５Ｌ】図１５Ｋに示す製造工程に続く工程を示す模式図である。
【図１６Ａ】光入出力付基板の他例を示す模式的平面図である。
【図１６Ｂ】光入出力付基板の他例を示す模式的断面図である。
【図１７Ａ】従来の製造方法によって製造された光入出力付基板の一例を示す模式的平面図である。
【図１７Ｂ】従来の製造方法によって製造された光入出力付基板の一例を示す模式的断面図である。
【図１８Ａ】本発明の製造方法によって製造された光入出力付基板の一例を示す模式的平面図である。
【図１８Ｂ】本発明の製造方法によって製造された光入出力付基板の一例を示す模式的断面図である。
【図１９Ａ】本発明の光素子一体型ＬＳＩの製造工程の一つを示す模式図である。
【図１９Ｂ】図１９Ａに示す製造工程に続く工程を示す模式図である。
【図１９Ｃ】図１９Ｂに示す製造工程に続く工程を示す模式図である。
【図２０】本発明の光素子一体型ＬＳＩの他例を示す模式的断面図である。
【図２１】本発明の光入出力付基板の他例を示す模式的平面図である。
【図２２Ａ】本発明の光素子一体型ＬＳＩの他例を示す模式的断面図である。
【図２２Ｂ】本発明の光素子一体型ＬＳＩの他例を示す模式的断面図である。
【図２３Ａ】本発明の光素子一体型ＬＳＩの他例を示す模式的断面図である。
【図２３Ｂ】本発明の光素子一体型ＬＳＩの他例を示す模式的断面図である。
【図２４Ａ】本発明の光素子一体型ＬＳＩを光電気混載基板に実装した状態の模式的断面図である。
【図２４Ｂ】従来の光素子一体型ＬＳＩを光電気混載基板に実装した状態の模式的断面図である。
【発明を実施するための最良の形態】
【００２３】
（実施形態１）
以下、本発明の光出力付基板及び光素子一体型半導体集積回路（以下「光素子一体型ＬＳＩ」と呼ぶ場合もある）の一例を図面に基づいて詳細に説明する。図１Ａは本例の光出力付基板１Ａの構造概略を示す模式的平面図であり、図１Ｂは模式的断面図である。図１Ｃは本例の光素子一体型ＬＳＩ４４の構造概略を示す模式的断面図である。【００２４】
本例の光出力付基板１Ａでは、基板１の片面（本例では裏面）に形成されている出力ポート（不図示）に発光素子２ａが半田バンプ３によって電気接続されている。基板１の裏面には出力ポートが複数存在し、それら出力ポートは様々な位置にランダムに配置されており、各出力ポートに対して発光素子２ａが実装されている。発光素子２ａには、基板１の裏面側（図１Ｂの下方）に光を出力可能なものが用いられている。従って、基板１の出力ポートからオンオフの電気信号が出力されると、その電気信号は発光素子２ａに入力されて光信号に変換され、オンオフの光信号として下方に向けて出力される。【００２５】
本例の光素子一体型ＬＳＩ４４では、図１Ａ、図１Ｂに示す光出力付基板１ＡにＬＳＩ４が実装されている。さらに、ＬＳＩ４の電気信号出力ポート（不図示）は、基板１の入力ポート（不図示）に半田バンプ３によって電気接続されている。この結果、ＬＳＩ４と各発光素子２ａとは、光出力付基板１Ａの電気配線５を介して電気的に接続されている。従って、ＬＳＩ４の電気信号出力ポートからオンオフの電気信号が出力されると、出力された電気信号が光出力付基板１Ａの出力ポートから出力されて発光素子２ａに入力され、オンオフの光信号として出力される。【００２６】
図２Ａ〜図２Ｄに、図１Ａ、図１Ｂに示す光出力付基板１Ａの製造方法を示す。ここでは、出力ポートが８つある基板１を例にとって製造方法を説明するが、出力ポートの数が異なるときは、発光素子の数を適宜増減すればよい。【００２７】
図２Ａに示すように、素子基板上に発光素子２ａが４×４で配置された発光素子アレイ２を用意する。発光素子アレイ２を構成する複数の発光素子２ａのうち、必要な発光素子２ａのパッドに半田バンプ３を形成し、形成された半田バンプ３を用いて発光素子アレイ２と基板１とを電気接続する。ここで、必要な発光素子２ａとは、基板１の出力ポートに電気接続することを意図する発光素子２ａを意味する。従って、基板１の出力ポートに電気接続されない発光素子２ａは、基板１の上に載せられてはいるが、基板１に電気的に接続されてはいない。【００２８】
次に、図２Ｂに示すように、発光素子アレイ２のうち、必要な発光素子２ａのみを覆うように保護膜６を形成する。本例では、レジストの露光・現像等によりパターニングした保護膜６を用いた。【００２９】
次に、図２Ｃに示すように、不要な発光素子２ａをエッチングによって除去する。その後、図２Ｄに示すように、保護膜６を除去する。【００３０】
以上の工程によって、基板１の任意の位置に配置された複数の出力ポートに発光素子２ａがそれぞれ実装された光出力付基板１Ａが製造される。さらに、製造された光出力付基板１Ａの上にＬＳＩ４を搭載し、ＬＳＩ４の電気信号出力ポートと、基板１の入力ポートとを電気接続させれば、図１Ｃに示す光素子一体型ＬＳＩ４４が製造される。【００３１】
本例の製造方法では、複数の発光素子２ａからなる発光素子アレイ２を基板１に搭載した後、必要な発光素子２ａを残し、不必要な発光素子２ａを除去することを特徴する。従って、基板１の複数の出力ポートがランダムに配置されていても、全ての出力ポートに発光素子２ａが一括して実装された光出力付基板１Ａが得られる。この結果、発光素子２ａの実装工程が簡略になり、低コスト化に寄与する。さらに、発光素子アレイ２を構成する複数の発光素子２ａは、予め発光面の高さが揃えられているので、光出力付基板１Ａが備える複数の発光素子２ａの発光面は全て同一の高さとなる。ここで、光出力付基板１ＡにＬＳＩ４を実装してなる光素子一体型ＬＳＩ４４を光回路に光結合させて、外部のＬＳＩやメモリ等との間で光信号の送受信を行なおうとする場合、各光回路の光信号入射面は一定の高さに揃えられているのが通常である。従って、光出力付基板１Ａが備える複数の発光素子２ａの高さが一定であるということは、各発光素子２ａと、それが光結合する複数の光回路との間隔を、全チャンネルにおいて一定に保つことができ、全発光素子２ａと全光回路との間で高効率の光結合が実現されることを意味する。さらに、高効率の光結合が実現されることによって、各発光素子２ａからの出射光の大部分を光回路に入射させることができるため、より遠方まで光信号を伝送できたり、また短距離の伝送であっても、ノイズ耐性が強い伝送ができるという効果も得られる。尚、ここでは一つの製造方法について説明したが、以下で述べる別の製造方法を用いて図１Ａ、図１Ｂに示す光出力付基板１Ａを製造することもできる。また、以下に述べる製造方法によって製造された光出力付基板にＬＳＩを実装することによって、光素子一体型ＬＳＩを製造することもできる。【００３２】
（実施形態２）
以下、本発明の光入力付基板及び光素子一体型ＬＳＩの一例を図面に基づいて詳細に説明する。図３Ａは本例の光入力付基板１Ｂの構造概略を示す模式的平面図であり、図３Ｂは模式的断面図である。図３Ｃは本例の光素子一体型ＬＳＩ４４の構造概略を示す模式的断面図である。【００３３】
本例の光入力付基板１Ｂでは、基板１の片面（本例では裏面）に形成されている入力ポート（不図示）に受光素子７ａが半田バンプ３によって電気接続されている。基板１の裏面には入力ポートが複数存在し、それら入力ポートは様々な位置にランダムに配置されており、各入力ポートに対して受光素子７ａが実装されている。受光素子７ａには、基板１の裏面側（図３Ｂの下方）から入射した光を受光可能なものが用いられている。従って、外部からオンオフの光信号が入力されると、その光信号は受光素子７ａによって電気信号に変換され、オンオフの電気信号として基板１の入力ポートに出力される。【００３４】
本例の光素子一体型ＬＳＩ４４では、図３Ａ、図３Ｂに示す光入力付基板１ＢにＬＳＩ４が実装されている。さらに、ＬＳＩ４の電気信号入力ポート（不図示）は、基板１の出力ポート（不図示）に半田バンプ３によって電気接続されている。この結果、ＬＳＩ４と各受光素子７ａとは、光入力付基板１Ｂの電気配線５を介して電気的に接続されている。従って、外部からオンオフの光信号が入力されると、その光信号は受光素子７ａによって電気信号に変換され、オンオフの電気信号としてＬＳＩ４の電気信号入力ポートに出力される。【００３５】
図４Ａ〜図４Ｅに、図３Ａ、図３Ｂに示す光入力付基板１Ｂの製造方法を示す。ここでは、入力ポートが８つある基板１を例にとって製造方法を説明するが、入力ポートの数が異なるときは、受光素子の数を適宜増減すればよい。【００３６】
まず、図４Ａに示すように、素子基板８上に受光素子７ａが４×４で配置された受光素子アレイ７を用意する。次に図４Ｂに示すように、受光素子アレイ７を構成する複数の受光素子７ａのうち、必要な受光素子７ａのみを覆うように保護膜６を形成する。本例では、レジストの露光・現像等によりパターニングした保護膜６を用いた。ここで、必要な受光素子７ａとは、後に基板１の入力ポートに電気接続することを意図する受光素子７ａを意味する。【００３７】
次に図４Ｃに示すように、不要な受光素子７ａをエッチングにより除去する。但し、このエッチング工程では、不要な受光素子７ａの表面の機能部（光信号を受光し、受光した光信号を電気信号に変換して出力する機能を果たすために必要な部分）９のみをエッチングし、素子基板８はエッチングしないようにする。これは複数の受光素子７ａ全体の支持部として素子基板８を利用するためである。【００３８】
次に、保護膜６を除去することによって、必要な受光素子７ａのみが機能部９を有する受光素子アレイ７を得る。その後、図４Ｄに示すように、機能部９を有する各受光素子７ａのパッドに半田バンプ３を形成し、形成された半田バンプ３を用いて必要な受光素子７ａと基板１とを電気接続する。【００３９】
以上の工程によって、基板１の任意の位置に配置された複数の入力ポートに受光素子７ａがそれぞれ実装された光入力付基板１Ｂが製造される。さらに、製造された光入力付基板１Ｂの上にＬＳＩ４を搭載し、ＬＳＩ４の電気信号入力ポートと、基板１の出力ポートとを電気接続させれば、図３Ｃに示す光素子一体型ＬＳＩ４４が製造される。【００４０】
本例の製造方法では、不要な受光素子７ａの機能部９が予め除去された受光素子アレイ７を基板１に搭載し、その後、必要な受光素子７ａと基板１の入力ポートとを電気接続することを特徴する。従って、基板１の複数の入力ポートがランダムに配置されていても、全ての入力ポートに受光素子７ａが一括して実装された光出力付基板１Ｂが得られる。この結果、受光素子７ａの実装工程が簡略になり、低コスト化に寄与する。さらに、受光素子アレイ７を構成する複数の受光素子７ａは、予め受光面の高さが揃えられているので、光入力付基板１Ｂが備える複数の受光素子７ａの受光面は全て同一の高さとなる。ここで、光入力付基板１ＢにＬＳＩ４を実装してなる光素子一体型ＬＳＩ４４を光回路に光結合させて、外部のＬＳＩやメモリ等との間で光信号の送受信を行なおうとした場合、各光回路の光信号出射面は一定の高さに揃えられているのが通常である。従って、光入力付基板１Ｂに実装されている複数の受光素子７ａの高さが一定であるということは、各受光素子７ａと、それが光結合する複数の光回路との間隔を、全チャンネルにおいて一定に保つことができ、全受光素子７ａと全光回路との間で高効率の光結合が実現されることを意味する。さらに、高効率の光結合が実現されることによって、各光回路からの出射光の大部分が各受光素子７ａによって受光されるため、従来は受光することが困難、又は不可能であった微弱な光信号であっても受光可能となる。例えば、長距離伝送によって減衰してしまったような微弱な光信号であっても受光可能となる。また、受光素子７ａによって比較的光強度の強い光信号の大部分が受光されるため、ノイズ耐性が強い伝送が実現可能となる。後者の効果は、短距離伝送の場合に特に顕著である。【００４１】
（実施形態３）
以下、本発明の光入出力付基板及び光素子一体型ＬＳＩの一例を図面に基づいて詳細に説明する。図５Ａは、本例の光入出力付基板１Ｃの構造概略を示す模式的平面図であり、図５Ｂは模式的断面図である。図５Ｃは本例の光素子一体型ＬＳＩ４４を示す模式的断面図である。【００４２】
本例の光入出力付基板１Ｃでは、基板１の片面（本例では裏面）に形成されている出力ポート（不図示）に発光素子２ａが半田バンプ３によって電気接続され、入力ポート（不図示）に受光素子７ａが半田バンプ３によって電気接続されている。基板１の裏面には、出力ポート及び入力ポートが複数存在しており、それらポートは様々な位置にランダムに配置されている。【００４３】
発光素子２ａには、基板１の裏面側（図５Ｂの下方）に光を出力可能なものが用いられている。従って、基板１の出力ポートからオンオフの電気信号が出力されると、その電気信号は発光素子２ａに入力されて光信号に変換され、オンオフの光信号として下方に向けて出力される。【００４４】
受光素子７ａには、基板１の裏面側（図５Ｂの下方）から入射した光を受光可能なものが用いられている。従って、外部からオンオフの光信号が入力されると、その光信号は受光素子７ａによって電気信号に変換され、オンオフの電気信号として基板１の入力ポートに出力される。【００４５】
図６Ａ〜図６Ｉに、図５Ａ、図５Ｂに示す光入出力基板１Ｃの製造方法を示す。ここでは出力ポート及び入力ポートが、それぞれ８つずつ設けられている基板１を例にとって製造方法を説明するが、入出力ポートの数が異なるときは、発光素子及び受光素子数の数を適宜変更することができる。【００４６】
図６Ａに示すように、素子基板上に発光素子２ａが４×４で配置された発光素子アレイ２を用意する。発光素子アレイ２を構成している複数の発光素子２ａのうち、必要な発光素子２ａのパッドに半田バンプ３を形成し、形成された半田バンプ３を用いて発光素子アレイ２と基板１とを電気接続する。ここで、必要な発光素子２ａとは、基板１の出力ポートに電気接続することを意図する発光素子２ａを意味する。従って、基板１の出力ポートに電気接続されない発光素子２ａは、基板１の上に載せられてはいるが、基板１と電気的に接続されてはいない。また、必要な発光素子２ａを基板１に電気接続するために用いる半田バンプ３は、後に必要な受光素子７ａを電気接続するために用いる半田バンプ３よりも融点が高いものを用いる。この半田の使い分けによって、後に受光素子７ａを電気接続する工程において、発光素子２ａを接続している半田をとかさずに受光素子７ａを接続することができる。【００４７】
次に、図６Ｂに示すように、発光素子アレイ２のうち、必要な発光素子２ａのみを覆うように保護膜６を形成する。本例では、レジストの露光・現像等によりパターニングした保護膜６を用いた。【００４８】
次に、図６Ｃに示すように、不要な発光素子２ａをエッチングによって除去する。その後、図６Ｄに示すように、保護膜６を除去する。【００４９】
続いて、受光素子７ａの実装工程を図６Ｅ〜図６Ｉを参照しながら説明する。まず、図６Ｅに示すように、素子基板８上に受光素子７ａが４×４で配置された受光素子アレイ７を用意する。【００５０】
次に図６Ｆに示すように、受光素子アレイ７を構成する複数の受光素子７ａのうち、必要な受光素子７ａのみを覆うように保護膜６を形成する。本例では、レジストの露光・現像等によりパターニングした保護膜６を用いた。ここで、必要な受光素子７ａとは、後に基板１の入力ポートに電気接続することを意図する受光素子７ａを意味する。【００５１】
次に図６Ｇに示すように、不要な受光素子７ａをエッチングにより除去する。但し、このエッチング工程では、不要な受光素子７ａの表面の機能部９のみをエッチングし、素子基板８はエッチングしないようにする。これは複数の受光素子７ａ全体の支持部として素子基板８を利用するためである。【００５２】
次に、保護膜６を除去することによって、必要な受光素子７ａのみが機能部９を有する受光素子アレイ７を得る。その後、図６Ｈに示すように、機能部９を有する複数の受光素子７ａのパッドに半田バンプ３を形成し、形成された半田バンプ３を用いて必要な受光素子７ａと基板１とを電気接続する。【００５３】
最後に、図６Ｉに示すように、受光素子アレイ７の素子基板８をエッチングして除去する。【００５４】
ここで、発光素子アレイ２の１チャンネルの大きさをｚとし（図６Ｄ参照）、受光素子アレイ７の１チャンネルの大きさをｙとしたとき（図６Ｇ参照）、発光素子２ａと受光素子７ａが上記組み立て時に干渉し合わないように、ｚよりもｙを小さくしてある。もっとも、上記ｚを上記ｙよりも小さくすることによっても、発光素子２ａと受光素子７ａとの干渉を回避することができる。図７Ａ〜図７Ｉに、上記ｚを上記ｙよりも小さくすることによって、発光素子２ａと受光素子７ａとの干渉を回避した例を示す。【００５５】
これまでは、受光素子アレイを構成する複数の受光素子のうち、不要な受光素子の機能部のみを除去し、素子基板は残存させる製造方法について説明してきた。しかし、図８Ａ〜図８Ｃに示すように、不要な受光素子７ａを素子基板８ごとエッチングしてしまってもよい。この製造方法によれば、発光素子２ａと素子基板８との干渉を回避するために、先に実装される発光素子２ａの厚みを規制する必要はなくなる。尚、図８Ａ〜図８Ｃに示す工程は、図６Ｇ〜図６Ｉに示す工程に相当する。従って、図６Ａ〜図６Ｆに示す工程を実行し、その後に図８Ａ〜図８Ｃに示す工程を実行すれば、図５Ａ、図５Ｂに示す光入出力付基板１Ｃを製造することができる。【００５６】
以上の工程によって、基板１の任意の位置に配置された複数の入出力ポートに発光素子２ａ及び受光素子７ａがそれぞれ実装された光入出力付基板１Ｃが製造される。さらに、製造された光入出力付基板１Ｃの上にＬＳＩ４を搭載し、ＬＳＩ４の電気信号入力ポートと基板１の出力ポートを、ＬＳＩ４の電気信号出力ポートと基板１の入力ポートを、それぞれ電気接続させれば、図５Ｃに示す光素子一体型ＬＳＩ４４が製造される。【００５７】
本例の製造方法では、複数の発光素子２ａからなる発光素子アレイ２を基板１に搭載した後、必要な発光素子２ａを残し、不必要な発光素子２ａを除去するので、基板１の複数の出力ポートがランダムに配置されていても、全ての出力ポートに発光素子２ａを一括で実装できる。従って、発光素子２ａの実装工程が簡略になり、低コスト化に寄与する。さらに、発光素子アレイ２を構成する複数の発光素子２ａは、予め発光面の高さが揃えられているので、基板１の各出力ポートに実装された発光素子２ａの発光面は全て同一の高さとなる。ここで、光入出力付基板１ＣにＬＳＩ４を実装してなる光素子一体型ＬＳＩ４４を光回路に光結合させて、外部のＬＳＩやメモリ等との間で光信号の送受信を行なおうとした場合、各光回路の光信号入射面は一定の高さに揃えられているのが通常である。従って、基板１に実装されている複数の発光素子２ａの高さが一定であるということは、各発光素子２ａと、それが光結合する複数の光回路との間隔を、全チャンネルにおいて一定に保つことができ、全発光素子２ａと全光回路との間で高効率の光結合が実現されることを意味する。さらに、高効率の光結合が実現されることによって、各発光素子２ａからの出射光の大部分を光回路に入射させることができるため、伝送可能距離のさらなる長距離化が実現され、また短距離伝送であっても、ノイズ耐性が強い伝送ができるという効果も得られる。【００５８】
さらに本例の製造方法では、不要な受光素子７ａの機能部９が予め除去された受光素子アレイ７を基板１に搭載し、その後、必要な受光素子７ａと基板１の入力ポートとを電気接続する。従って、基板１の複数の入力ポートがランダムに配置されていても、全ての入力ポートに受光素子７ａを一括で実装できる。従って、受光素子７ａの実装工程が簡略になり、低コスト化に寄与する。さらに、受光素子アレイ７を構成する複数の受光素子７ａは、予め受光面の高さが揃えられているので、基板１の各入力ポートに実装された複数の受光素子７ａの受光面は全て同一の高さとなる。ここで、光入出力付基板１ＣにＬＳＩ４を実装してなる光素子一体型ＬＳＩ４４を光回路に光結合させて、外部のＬＳＩやメモリ等との間で光信号の送受信を行なおうとした場合、各光回路の光信号出射面は一定の高さに揃えられているのが通常である。従って、基板１に実装されている複数の受光素子７ａの高さが一定であるということは、各受光素子７ａと、それが光結合する複数の光回路との間隔を、全チャンネルにおいて一定に保つことができ、全受光素子７ａと全光回路との間で高効率の光結合が実現されることを意味する。さらに、高効率の光結合が実現されることによって、各光回路からの出射光の大部分が各受光素子７ａによって受光されるため、従来は受光することが困難、又は不可能であった微弱な光信号であっても受光可能となる。例えば、長距離伝送によって減衰してしまったような微弱な光信号であっても受光可能となる。また、受光素子７ａによって比較的光強度の強い光信号の大部分が受光されるため、ノイズ耐性が強い伝送が実現可能となる。後者の効果は、短距離伝送の場合に特に顕著である。【００５９】
総じて、本例の製造方法によって製造された光素子一体型ＬＳＩは、複数の発光素子及び受光素子の双方を備え、かつ、各発光素子及び各受光素子の高さが一定に揃っているので、発光側および受光側の全チャンネルにおいて光回路との高効率な光結合が実現されるという効果が得られ、送受信両方の光通信を良好な状況で行うことができるという効果が得られる。【００６０】
また、本例の製造方法のように、複数の発光素子及び受光素子を一括して実装した場合、次のような効果も得られる。図９は、本例の製造方法によって製造された光入出力付基板１Ｃの模式的平面図であるが、受光素子７ａの実際の実装位置は、所定の実装位置（図中に点線１５ａで示す）に対して上方向にずれている。また、発光素子２ａの実際の実装位置は、所定の実装位置（図中に点線１５ｂで示す）に対して左方向にずれている。しかし、複数の受光素子７ａ及び発光素子２ａは、両者とも一括で基板１に実装されたものである。従って、所定の実装位置に対する実際の実装位置のずれの方向と距離は、同種の光素子において同一である。すなわち、図９では、全ての受光素子７ａが所定の実装位置に対して上方向に同一距離だけずれている。また、全ての発光素子２ａが所定の実装位置に対して左方向に同一距離だけずれている。この場合、受光素子７ａに対応している複数のレンズ等（図示していない）の光部品全体を上方向にずらせば高効率に結合でき、発光素子２ａに対応している光部品全体を左方向にずらせば高効率に結合できる。【００６１】
以上のように、複数の受光素子及び発光素子が一括で基板に実装される本例の製造方法によって製造された光入出力付基板では、同種の複数の光素子の実装位置と、設計上の実装位置との間の位置ずれは、同種の複数の光素子において、同方向、かつ、同距離である。この結果、光素子が光結合すべき光回路の位置を光素子の位置ずれと同じ方向に同じ距離だけずらすことによって、同種の複数の光素子と光回路とを高効率で光結合させることができるという効果が生じる。但し、この効果は、同種の複数の光素子（図９の場合であれば、発光素子２ａと光回路との光結合、又は受光素子７ａと光回路との光結合のどちらか一方）に限定される。もちろん、異種の光素子のずれ方向とずれ量が同一であれば、両者について、光回路を高効率で結合させることができ、さらに良好な光通信を提供できる効果がある。【００６２】
さらに、最初の工程で光素子を実装するために用いる半田の融点を高くしておき、その次以降の工程で光素子を実装するために用いる半田の融点を順々に低くしていくことにより、前工程の半田付けに用いた半田が溶けない温度によって次工程の半田付けを実行することができる。その結果、全ての工程通じて、光素子を一旦半田で固定した後で、その半田が再び溶けることはなくなるため、光素子の位置がずれずに、当初の実装位置が保持されるという効果が得られる。具体的には、複数の発光素子を最初に実装し、次に複数の受光素子を実装する工程をとる場合には、発光素子の実装に用いる半田の融点を、受光素子の実装に用いる半田の融点よりも高くしておくことにより、発光素子を実装した後、受光素子を実装する際に、発光素子の実装に用いた半田が溶けることがない。よって、発光素子の位置はずれない。当然、受光素子の実装に用いる半田は溶けるため、受光素子を所定の実装位置に固定できる。このように、異なる融点を持つ半田を使い分けることによって、発光素子及び受光素子をそれぞれ所定位置に固定できるといった効果が得られる。【００６３】
また、図５Ｄに示すように、基板１と発光素子２ａ及び受光素子７ａとの間に、アンダーフィル樹脂１０を充填して、両者の接続強度を高めることもできる。アンダーフィル樹脂１０の充填工程は、上記製造工程中の好適な段階に追加することができる。【００６４】
（実施形態４）
図１０Ａ、図１０Ｂに本発明の光入出力付基板の他例を示す。図１０Ａに示す光入出力付基板１Ｃでは、隣接する受光素子７ａの一部が互いに繋がっている。受光素子アレイ７を構成する各受光素子７ａの電極パターンが一部で２以上のチャンネル間に跨っており、チャンネル間をまたぐ電極パターンを分断したくない場合には、図１０Ａに示すような構造とすることが望ましい。尚、図１０Ａには、受光素子７ａ同士がつながっている部分と分離されている部分の両者が存在する例を図示したが、発光素子に関しても同様である。また、図１０Ｂに示す光入出力付基板１Ｃでは、隣接する発光素子２ａ及び受光素子７ａの間に隙間が設けられ、光素子が各チャンネルごとに独立している。熱膨張の影響によって光素子に作用する応力をなるべく少なくしたい場合には、図１０Ｂに示すような構造とすることが望ましい。図１０Ｂに示すように、隣接する光素子間に隙間を設けて、隣接する光素子同士を分離しやすくするための方法の一例として、隣接する光素子の間に、図１０Ｃ又は図１０Ｄに示すような切り込み１２を入れておくことが考えられる。図１０Ｃ及び図１０Ｄは、光素子の断面を模式的に示しており、図１０Ｃでは光素子の片方の面に、図１０Ｄでは光素子の両側の面に切り込み１２が入れられている。【００６５】
以上述べたように、基板に実装されている光素子が複数個繋がった構造を採用することによって、隣接する光素子間で電極配線を共通化でき、配線レイアウトの自由度が増加し、さらには、半田を電極のどこに配置して実装するかについての自由度も増加するといった効果が得られる。また逆に、光素子を単チャンネルごとに分離した構造を採用することによって、構成単位の光素子の大きさを小さくすることができ、基板と光素子の熱膨張係数差に起因して光素子に加えられる応力を小さくできる効果が得られる。【００６６】
（実施形態５）
図１１Ａ及び図１１Ｂに、本発明の光入出力付基板の他例を示す。図１１Ａに示す光入出力付基板１Ｃでは、複数の受光素子７ａの高さが基板１に対して一定であり、又、複数の発光素子２ａの高さも基板１に対して一定である。しかし、発光素子２ａと受光素子７ｂの高さは異なっている。図１１Ａに示すような光入出力付基板１Ｃは、発光素子２ａを基板１に実装した後に、受光素子７ａを基板１に実装することによって製造可能である。この際、受光素子７ａの厚みを発光素子２ａの厚みよりも厚くしておくことにより、発光素子２ａと受光素子７ａとの干渉を避けて両者を実装することができる。【００６７】
図１１Ｂに示す光入出力付基板１Ｃでは、複数の受光素子７ａ及び発光素子２ａの高さが基板１に対して一定である。すなわち、全ての光素子の高さが同一とされている。図１１Ｂに示すような光入出力付基板１Ｃは、図１１Ａのような構造の光入出力付基板１Ｃを製造してから、厚みの厚い光素子（図１１Ａでは受光素子７ａ）を厚みの薄い光素子（図１１Ａでは発光素子２ａ）に合わせてエッチングすることによって製造可能である。【００６８】
尚、図１１Ａ、図１１Ｂに示すように、実装されている光素子の高さが揃っていることによる利点については、これまでに繰り返し説明しているので、ここでの説明は省略する。【００６９】
（実施形態６）
図１２に、本発明の光入出力付基板の他例を示す。図１２に示す光入出力付基板１Ｃでは、基板１に複数の発光素子２ａと受光素子７ａが半田バンプ３によって実装されており、それら発光素子２ａ及び受光素子７ａの近傍にヒートシンク１３が設けられている。ヒートシンク１３の材料としては、アルミ、銅、シリコンなど様々な材料を用いることができる。尚、ヒートシンク１３の材料が発光素子２ａ及び受光素子７ａに入出力する光の波長に対して光学的に透明である場合には問題はないが、透明ではない場合には、光路を確保するための窓１４を形成する必要がある。【００７０】
受光素子や発光素子といった光素子は温度が高くなると、常温時に比べて性能が低下することが知られている。しかし、本例の光入出力付基板１Ｃによれば、発光素子２ａ及び受光素子７ａの近傍に設けられたヒートシンク１３によって、発光素子２ａ及び受光素子７ａから発生する熱が放熱され、発光素子２ａ及び受光素子７ａを常温に近い温度で駆動することができる。この結果、発光素子２ａ及び受光素子７ａの性能が十分に発揮される。さらに、基板１の表面側にも同様のヒートシンクを設けることによって、放熱効果をより一層高めることができる。【００７１】
（実施形態７）
図１３Ａに、本発明の光入出力付基板の他例を示す。図１３Ａに示す光入出力付基板１Ｃでは、基板１の各出力ポートに発光素子２ａが実装され、各入力ポートに受光素子７ａが実装されている。さらに、実装された発光素子２ａの全部又は一部にはレンズ１６が集積化されている。レンズ１６の収束作用によって、発光素子２ａから出射された光の発散が抑制され、又はコリメートされて、結合対象の光学部品に対して高効率で光結合しやすくなる。また、必要であれば、受光素子７ａにもレンズを集積化することができる。受光素子７ａは、その高速化に伴って受光部の小型化が進んでおり、高効率な光結合を実現するためには、レンズの集積化が有効である。発光素子２ａや受光素子７ａにレンズを集積化させる方法としては、図１３Ｂに示すように、受光素子７ａが形成されている素子基板８を凸形状にエッチングする方法や、ポリマーを発光素子２ａや受光素子７ａに塗布後、硬化させてポリマーの表面張力を利用してレンズ形状にする方法等がある。【００７２】
以上のように、光素子にレンズを設けることによって、光素子から出射された光や光回路から出射された光の発散を抑制することができる。また、レンズなどの光学系の特性によっては平行光にすることもできる。その結果、光素子と光回路間の距離がある程度離れていても高効率な光結合が実現される。あるいは、受光素子の受光部の面積が小さい場合や、光回路の光伝播部（通常コアと呼ばれる）の大きさが小さい場合も、高効率な光結合が実現され、良好な光通信を提供できるという効果が得られる。【００７３】
図１３Ｃに、本発明の光素子一体型ＬＳＩの他例を示す。図１３Ｃに示す光素子一体型ＬＳＩ４４は、図１３Ａに示す光入出力付基板１Ｃに半田バンプ３を介してＬＳＩ４を実装したものである。実装された光素子一体型ＬＳＩ４４の電気信号入力ポートは基板１の出力ポートに電気接続され、光素子一体型ＬＳＩ４４の電気信号出力ポートは基板１の入力ポートに電気接続されている。【００７４】
（実施形態８）
図１４Ａ、図１４Ｂに、本発明の光入出力付基板の他例を示す。図１４Ａ、図１４Ｂに示す光入出力付基板１Ｃでは、基板１に複数の発光素子２ａと受光素子７ａが実装されている。ここでは基板１に出力ポートと、入力ポートが８つずつ設けられている場合を例にとって説明するが、入出力ポートの数が異なるときは、発光素子及び受光素子の数を適宜変更することができる。本例では、発光素子２ａ及び受光素子７ａが機能部を残して薄膜化されている。ここで、受光素子７ａの機能部とは前記した通りである。また、発光素子２ａの機能部とは、入力された電気信号を光信号に変換して、外部に出力する機能を果たすために必要な部分を意味する。【００７５】
上記のように、発光素子２ａ及び受光素子７ａを薄膜化することにより、これら光素子と光学的に結合する対象との間の距離を短くすることが可能となり、結合効率、位置ずれの許容量を向上させることができる。また、薄膜化により光素子の基板部分がなくなり、光が基板を透過する段階で生じるロスをなくすことができる。【００７６】
図１４Ｃに、本発明の光素子一体型ＬＳＩの他例を示す。図１４Ｃに示す光素子一体型ＬＳＩ４４は、図１４Ａ、図１４Ｂに示す光入出力付基板１Ｃに半田バンプ３を介してＬＳＩ４を実装したものである。実装されたＬＳＩ４の電気信号入力ポートは基板１の出力ポートに電気接続され、ＬＳＩ４の電気信号出力ポートは基板１の入力ポートに電気接続されている。【００７７】
図１５Ａ〜図１５Ｌに、図１４Ａ、図１４Ｂに示す光入出力付基板１Ｃの製造方法を示す。まず、図１５Ａに示すように、不図示の素子基板上に発光素子２ａが４×４で配置された発光素子アレイ２を用意する。この発光素子アレイ２のうち、必要な受光素子２ａのパッドにのみ半田バンプ３を形成し、形成した半田バンプ３を用いて発光素子アレイ２と基板１とを電気接続する。ここで必要な発光素子２ａとは、基板１の出力ポートに電気接続することを意図する受光素子２ａを意味する。【００７８】
次に、図１５Ｂに示すように、発光素子アレイ２のうち、必要な受光素子２のみを覆うように保護膜６を形成する。本例では、レジストの露光・現像等によりパターニングした保護膜６を用いた。【００７９】
次に、図１５Ｃに示すように、不要な発光素子２ａをエッチングにより除去する。その後、図１５Ｄに示すように、保護膜６を除去して、必要な位置にのみ発光素子２ａを実装する。【００８０】
次に、図１５Ｅに示すように、発光素子２ａが実装されていない基板１の表面を保護膜６で被覆した後、発光素子２ａの素子基板をエッチングすることによって、発光素子２ａを薄膜化する。その後、図１５Ｆに示すように、保護膜６を除去する。【００８１】
続いて、図１５Ｇに示すように、素子基板８上に４×４で受光素子７ａが配置された受光素子アレイ７を用意する。次に、図１５Ｈに示すように、必要な受光素子７ａのみを覆うように保護膜６を形成する。本例では、レジストの露光・現像等によりパターニングした保護膜６を用いた。ここで、必要な受光素子７ａとは、後に基板１に電気接続することを意図する受光素子７ａである。【００８２】
次に、図１５Ｉに示すように、不要な受光素子７ａをエッチングにより除去する。但し、ここでのエッチング工程では、受光素子７ａの表面をエッチングすると共に、素子基板８の表面を部分的にエッチングするが、素子基板８の全てをエッチングせず、一部を残すようにする。これは複数の受光素子７ａ全体の支持部として素子基板８を利用するためである。その後、保護膜６を除去して、必要な位置のみに受光素子７ａが残された受光素子アレイ７を得る。さらに、残されている複数の受光素子７ａのパッドに半田バンプ３を形成する。【００８３】
次に、図１５Ｊに示すように、既に発光素子２ａが実装されている基板１に、受光素子７ａが電気接続される入力ポートに連通する開口１７を設け、他の部分は保護膜６で被覆する。その後、図１５Ｋに示すように、受光素子アレイ７の各受光素子７ａが対応する開口１７に嵌め込まれるように、受光素子アレイ７を基板１に載せ、複数の受光素子７ａを一括して搭載する。【００８４】
次に、図１５Ｌに示すように、受光素子アレイ７の素子基板８をエッチングしてから、基板１側に設けられている保護膜６を除去する。【００８５】
他の製造方法として、発光素子アレイ２を構成する複数の発光素子２ａのうち、不要な発光素子２ａを最初に除去してから基板１の出力ポートに実装し、受光素子７ａについては上記と同様の方法で実装する方法を取ることもできる。【００８６】
以上述べた製造方法によって、薄膜化された光素子を備えた光入出力付基板１Ｃを製造することができる。また、製造された光入出力付基板１ＣにＬＳＩ４を実装すれば、図１４Ｃに示す光素子一体型ＬＳＩ４４が製造される。薄膜化された光素子を備えた光入出力付基板１Ｃによれば、光素子の機能部と、その機能部に光結合する光回路との間の距離を短くすることが出来るため、発光素子又は光回路から出射された光信号があまり広がらないうちに、光回路や受光素子に結合させることができ、光結合効率が高くなるという効果が得られる。【００８７】
（実施形態９）
図１６Ａ、図１６Ｂに、本発明の光入出力付基板の他例を示す。図１６Ａ、図１６Ｂに示す光入出力付基板１Ｃでは、基板１に５つの光素子が実装されている。このうち３つの光素子１８ａは基板１の左に寄った部分に纏まっており、これらを群１と呼ぶ。一方、残りの２つの光素子１８ｂは基板１のほぼ中央に纏まっており、これらを群２と呼ぶ。【００８８】
ここで、群１に属する３つの光素子１８ａは高さが一定であり、群２に属する２つの光素子１８ｂも高さは一定である。しかし、光素子１８ａは光素子１８ｂよりも高さが低い。従って、群１に属する光素子１８ａと光結合する光ファイバ等（不図示）の位置が、群２に属する光素子１８ｂと光結合する光ファイバ等（不図示）の位置よりも高い場合、群１に属する光素子１８ａの高さを群２に属する光素子１８ｂより低くしておくことによって、群１に属する光素子１８ａと光ファイバとの距離と、群２に属する光素子１８ｂと光ファイバとの距離とをほぼ同じ距離にして、平均的に高効率な光結合を実現することができる。【００８９】
以上のように、各群に属する光素子ごとに、光結合すべき光回路群の高さが異なる場合には、対応する光り回路群の高さに合わせて各群に属する光素子の高さを設定しておくことによって、各群に属する光素子と光回路との間でそれぞれ高効率な光結合が実現され、良好な光通信を提供できる効果が得られる。【００９０】
（実施形態１０）
図１７Ａ、図１７Ｂ及び図１８Ａ、図１８Ｂに、本発明の光入出力付基板の他例を示す。図１７Ａ、図１７Ｂに示す光入出力付基板１Ｃは、複数の光素子１８を個別に実装する従来の製造方法によって製造されたものである。図１８Ａ、図１８Ｂに示す光入出力付基板１Ｃは、複数の光素子１８を一括で実装する本発明の製造方法によって製造されたものである。図１７Ａ、図１７Ｂに示す光入出力付基板１Ｃでは、基板１の高さを基準とした場合、隣接する光素子１８間の高さのずれ１９は２μｍ程度であり、装置等の条件によっては高さのずれがそれ以上になる場合も多くある。一方、図１８Ａ、図１８Ｂに示す光入出力付基板１Ｃでは、隣接する光素子１８間の高さのずれ１９は０．５μｍ程度に抑えられている。上記２μｍのずれに対して、大幅に高さのずれが低減されていることがわかる。その理由として、本発明の製造方法では、複数の光素子からなる光素子アレイを搭載した後に不必要な光素子を除去することによって、複数の必要な光素子を一括実装するか、不要な光素子が予め除去された光素子アレイを搭載することによって、複数の必要な光素子を一括実装するからである。更なる効果として、複数の光素子を一括して実装すると、光素子を１つずつ実装する場合に比べて、実装に要する時間を短縮することができ、コストを低減することができる。また、その効果は実装される光素子の数が増えるほど大きくなる。【００９１】
（実施形態１１）
図１９Ａ〜図１９Ｃに、本発明の光入出力付基板の製造方法の他例を示す。図１９Ａに示すように、本例で使用されるＬＳＩ４は、４チャンネルの電気信号入力ポート２０と、４チャンネルの電気信号出力ポート２１とを有し、それら８チャンネルの入出力ポートが様々な配置にランダムに配置されている。そこで、本例の製造方法では、図１９Ｂに示すように、ＬＳＩ４を内層に不図示の電気配線が形成された基板１に半田を用いて実装し、ＬＳＩ４の電気信号入力ポート２０と、電気信号出力ポート２１を同図に示すように再配置する。具体的には、電気信号入力ポート２０をＬＳＩ４の右半分に、電気信号出力ポート２１をＬＳＩ４の左半分にそれぞれ纏めて配置し直す。次に、図１９Ｃに示すように、再配置された電気信号入力ポート２０に、受光素子７ａが２×４で形成された受光素子アレイ７を実装する。また、再配置された電気信号出力ポート２１に、発光素子２ａが２×４で形成された発光素子アレイ２を実装する。以上によって、ＬＳＩ４の各入出力ポートに受発光素子がそれぞれ実装され、外部との間で光信号のやり取りが可能となる。また、複数の発光素子２ａ及び受光素子７ａはそれぞれ一括で実装され、高さが揃っている。【００９２】
以上のように、バラバラに配置されていたＬＳＩの電気信号入出力ポートを基板の電気配線を用いて再配置することによって、電気信号入出力ポートが一箇所に纏められ、光素子アレイを搭載可能となる。この結果、複数の光素子を対応する複数のポートに一括して実装可能となり、製造工程が減り、低コスト化が実現される。また、光素子を個別に実装する場合と異なり、同種の光素子の高さを一定に揃えることができる。さらに、光素子と光結合する光回路も入力側と出力側とに分けることが可能になり、設計が容易となる。また、送信側と受信側とが分離されることによって、送受信間のクロストークが低減される効果も得られる。【００９３】
（実施形態１２）
図２０に、本発明の光素子一体型ＬＳＩの他例を示す。図２０に示す光素子一体型ＬＳＩ４４は、光入出力付基板１ＣにＬＳＩ４が実装されているという基本構成は、これまで説明してきた光素子一体型ＬＳＩと共通である。異なるのは、基板１に、ドライバＩＣ２２とアンプ２３とが実装されている点である。より具体的には、ＬＳＩ４の電気信号出力ポートがドライバＩＣ２２に電気接続され、ドライバＩＣ２２が発光素子２ａに電気接続されている。また、ＬＳＩ４の電気信号入力ポートがアンプ２３に電気接続され、アンプ２３が受光素子７ａに電気接続されている。【００９４】
光素子の種類によっては、ドライバＩＣやアンプを用いた方が良好な性能を発揮するものもある。例えば、ドライバＩＣを用いることによって、発光素子の発光量が大きくなる場合や、アンプを用いることによって、受光素子の出力信号（電気信号）がより大きく増幅される場合がある。従って、以上のような特性を有する光素子を用いる場合には、図２０に示すような構造を採用することが望ましい。【００９５】
（実施形態１３）
ＬＳＩの電気信号入出力ポートが互いに近接していると、入出力される信号間で電気的な干渉が発生し、信号が乱れることがある。従って、ＬＳＩの入出力ポートを離して、クロストークの低減を図ることがある。そこで、本発明の光入出力付基板１Ｃでは、入出力ポートが離れているＬＳＩに応対すべく、図２１に示すように、発光素子２ａと受光素子７ａとを一定距離以上離して基板１に実装することもできる。【００９６】
（実施形態１４）
図２２Ａ、図２２Ｂに、本発明の光素子一体型ＬＳＩの他例を示す。図２２Ａ、図２２Ｂに示す光素子一体型ＬＳＩ４４では、基板１の同一面上にＬＳＩ４、発光素子２ａ及び受光素子７ａが実装されている。また、ＬＳＩ４と発光素子２ａ及び受光素子７ａとは、基板１に形成された電気配線５によって電気的に接続されている。さらに、ＬＳＩ４等が実装されている基板１の面上には、光導波路２４も形成されており、発光素子２ａ及び受光素子７ａは、光導波路２４の端面に設けられた不図示のミラーを介して光導波路２４と光結合している。尚、図２２Ａ、図２２Ｂに示すＬＳＩ４の電気信号入出力ポートは、実施形態１１で説明した手法によって再配置されている。【００９７】
以上のように、基板に実装された光素子が光結合する光導波路を同基板の同一面に形成することによって、光素子と光導波路との間で高効率な光結合が実現されるという効果が得られる。【００９８】
図２３Ａ、図２３Ｂに示す光素子一体型ＬＳＩ４４では、基板１の一方の面にＬＳＩ４が実装され、他方の面に発光素子２ａ及び受光素子７ａが実装され、光導波路２４が形成されている。かかる構造によって、基板１の一方の面を主に電気配線を形成するための領域として利用し、他方の面を主に光配線を形成するための領域として利用できるので、高密度な実装を実現することができる。さらに、２つの発光素子２ａの出力光の波長を異ならせれば、同一の光導波路２４に２つの発光素子２ａを光結合させることができる。また、受光素子７ａが受光可能な光の波長を２つの受光素子間で異ならせることによって、２つの受光素子７ａを同一の光導波路２４に光結合させることもできる。これらにより、波長多重通信による大容量伝送が実現可能となる。尚、多重される波長数をさらに増やして、さらなる大容量伝送を実現することもできる。【００９９】
（実施形態１５）
図２４Ａ、図２４Ｂに、光導波路２４、光導波路端面ミラー２５及び電気配線が形成された光電気混載基板２６に、本発明の光素子一体型ＬＳＩ４４を実装した場合の断面構造を示す。ここで、光電気混載基板２０とは、光回路と電気回路の両方が設けられた基板を意味する。図２４Ａ、図２４Ｂには、光回路として光導波路２４を用いた例を示すが、その他の光回路として光ファイバを用いても良い。図２４Ａは、本発明の光素子一体型ＬＳＩ４４を光電気混載基板２６に実装した場合の断面構造を示す。一方、図２４Ｂは従来方法によって製造された光素子一体型ＬＳＩを光電気混載基板２６に実装した場合の断面構造を示す。【０１００】
図２４Ａに示す光素子一体型ＬＳＩ４４と、図２４Ｂに示す光素子一体型ＬＳＩとは、３チャンネル分の発光素子２ａと、１チャンネル分の受光素子７ａとが実装された基板１にＬＳＩ４が実装されてなる点で共通している。しかし、図２４Ａと図２４Ｂとを比較すれば明らかなように、複数の発光素子２ａ及び受光素子７ａが一括して基板１に実装された本発明の光素子一体型ＬＳＩ４４では、発光素子２ａ及び受光素子７ａの高さが一定に揃っている。一方、各チャンネルの発光素子２ａ及び受光素子７ａが１つずつ基板１に実装された図２４Ｂの光素子一体型ＬＳＩでは、各光素子間の高さにばらつきが生じている。【０１０１】
光電気混載基板２６は、その表面に光導波路２４と光導波路端面ミラー２５が形成され、更に電気配線（不図示）が形成されている。また、光素子一体型ＬＳＩ４４と光電気混載基板２６は、半田バンプ３を用いて電気接続され、光素子一体型ＬＳＩ４４の受発光部と光導波路端面ミラー２５は、Ｘ、Ｙ、Ｚ方向の位置を合わせることにより、光結合している。ここで、Ｘ方向は光電気混載基板２６の表面と平行な方向で、Ｙ方向は紙面に垂直な方向で、Ｚ方向は、光電気混載基板２６の表面に垂直な方向を示し、図２４Ａ、図２４ＢにはＸ、Ｚ方向の断面を示してある。光素子一体型ＬＳＩ４４の比較的低速な信号と、電源、グランドとは半田バンプ３を介して電気的に光電気混載基板２６との間でやり取りされ、高速な信号は発光素子２ａ及び受光素子７ａと光導波路２４とを用いてやり取りされる。【０１０２】
ここで、光素子一体型ＬＳＩ４４から出力される光信号を高効率、かつ全チャンネルについて同じ効率で光結合させるためには、発光素子２ａ及び受光素子７ａと、光導波路端面ミラー２５との相対位置が、それぞれのチャンネルで揃っている必要がある。【０１０３】
この点、複数の発光素子２ａ及び受光素子７ａの基板１に対する高さが一定である図２４Ａの光素子一体型ＬＳＩ４４を光電気混載基板２６に対して平行に、かつ、発光素子２ａ及び受光素子７ａと光導波路端面ミラー２５の光軸を合わせて近接搭載すれば、各発光素子２ａ及び受光素子７ａと光導波路端面ミラー２５との距離（Ｚ方向）は一定になる。従って、全チャンネルについて同一で高効率の光結合をとることができる。さらに、光素子一体型ＬＳＩ４４から出力される複数の光信号を高強度で、均一に光導波路２４に伝送することができ、全チャンネルにおいて、遠方まで光信号を伝送することができる。また、光信号の受信に関しても、均一に高効率で光導波路２４と結合できることにより、遠方より来た微弱な光信号を受信することができる効果がある。【０１０４】
一方、図２４Ｂの光素子一体型ＬＳＩのように、複数の発光素子２ａ及び受光素子７ａの基板１に対する高さが一定でない場合は、光素子一体型ＬＳＩを光電気混載基板２６に対して平行に実装したとしても、各発光素子２ａ及び受光素子７ａと光導波路端面ミラー２５との距離（Ｚ方向）は一定とはならず、両者の光結合にばらつきが生じる。その結果、光信号を伝送できる距離にばらつきが生じ、光結合効率が悪いチャンネルでは伝送距離が短くなるという問題が生じる。また、光信号を受信する場合でも、同様に結合効率が悪いチャンネルでは、光伝送距離が短くなる問題が生じる。
【図１Ａ】
2005067062.tif 000002
【図１Ｂ】
2005067062.tif 000003
【図１Ｃ】
2005067062.tif 000004
【図２Ａ】
2005067062.tif 000005
【図２Ｂ】
2005067062.tif 000006
【図２Ｃ】
2005067062.tif 000007
【図２Ｄ】
2005067062.tif 000008
【図３Ａ】
2005067062.tif 000009
【図３Ｂ】
2005067062.tif 000010
【図３Ｃ】
2005067062.tif 000011
【図４Ａ】
2005067062.tif 000012
【図４Ｂ】
2005067062.tif 000013
【図４Ｃ】
2005067062.tif 000014
【図４Ｄ】
2005067062.tif 000015
【図４Ｅ】
2005067062.tif 000016
【図５Ａ】
2005067062.tif 000017
【図５Ｂ】
2005067062.tif 000018
【図５Ｃ】
2005067062.tif 000019
【図５Ｄ】
2005067062.tif 000020
【図６Ａ】
2005067062.tif 000021
【図６Ｂ】
2005067062.tif 000022
【図６Ｃ】
2005067062.tif 000023
【図６Ｄ】
2005067062.tif 000024
【図６Ｅ】
2005067062.tif 000025
【図６Ｆ】
2005067062.tif 000026
【図６Ｇ】
2005067062.tif 000027
【図６Ｈ】
2005067062.tif 000028
【図６Ｉ】
2005067062.tif 000029
【図７Ａ】
2005067062.tif 000030
【図７Ｂ】
2005067062.tif 000031
【図７Ｃ】
2005067062.tif 000032
【図７Ｄ】
2005067062.tif 000033
【図７Ｅ】
2005067062.tif 000034
【図７Ｆ】
2005067062.tif 000035
【図７Ｇ】
2005067062.tif 000036
【図７Ｈ】
2005067062.tif 000037
【図７Ｉ】
2005067062.tif 000038
【図８Ａ】
2005067062.tif 000039
【図８Ｂ】
2005067062.tif 000040
【図８Ｃ】
2005067062.tif 000041
【図９】
2005067062.tif 000042
【図１０Ａ】
2005067062.tif 000043
【図１０Ｂ】
2005067062.tif 000044
【図１０Ｃ】
2005067062.tif 000045
【図１０Ｄ】
2005067062.tif 000046
【図１１Ａ】
2005067062.tif 000047
【図１１Ｂ】
2005067062.tif 000048
【図１２】
2005067062.tif 000049
【図１３Ａ】
2005067062.tif 000050
【図１３Ｂ】
2005067062.tif 000051
【図１３Ｃ】
2005067062.tif 000052
【図１４Ａ】
2005067062.tif 000053
【図１４Ｂ】
2005067062.tif 000054
【図１４Ｃ】
2005067062.tif 000055
【図１５Ａ】
2005067062.tif 000056
【図１５Ｂ】
2005067062.tif 000057
【図１５Ｃ】
2005067062.tif 000058
【図１５Ｄ】
2005067062.tif 000059
【図１５Ｅ】
2005067062.tif 000060
【図１５Ｆ】
2005067062.tif 000061
【図１５Ｇ】
2005067062.tif 000062
【図１５Ｈ】
2005067062.tif 000063
【図１５Ｉ】
2005067062.tif 000064
【図１５Ｊ】
2005067062.tif 000065
【図１５Ｋ】
2005067062.tif 000066
【図１５Ｌ】
2005067062.tif 000067
【図１６Ａ】
2005067062.tif 000068
【図１６Ｂ】
2005067062.tif 000069
【図１７Ａ】
2005067062.tif 000070
【図１７Ｂ】
2005067062.tif 000071
【図１８Ａ】
2005067062.tif 000072
【図１８Ｂ】
2005067062.tif 000073
【図１９Ａ】
2005067062.tif 000074
【図１９Ｂ】
2005067062.tif 000075
【図１９Ｃ】
2005067062.tif 000076
【図２０】
2005067062.tif 000077
【図２１】
2005067062.tif 000078
【図２２Ａ】
2005067062.tif 000079
【図２２Ｂ】
2005067062.tif 000080
【図２３Ａ】
2005067062.tif 000081
【図２３Ｂ】
2005067062.tif 000082
【図２４Ａ】
2005067062.tif 000083
【図２４Ｂ】
2005067062.tif 000084
【国際調査報告】
2005067062.tif 000085
2005067062.tif 000086
2005067062.tif 000087
2005067062.tif 000088
2005067062.tif 000089
2005067062.tif 000090
2005067062.tif 000091
2005067062.tif 000092