【事件の表示】
　平成　７年特許願第３２６７４４号「デジタルコンバーゼンス補正装置」拒絶査定不服審判事件〔平成　９年　６月２４日出願公開、特開平　９−１６８１６０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　【手続きの経緯】
　本願は、平成７年１２月１５日の出願であって、平成１５年２月４日付で拒絶査定がなされ、これに対し、同年３月１４日に拒絶査定に対する審判請求がなされるとともに、同日付で手続補正がなされたものである。
　　　　　
第２　【平成１５年３月１４日付の手続補正についての補正却下の決定】
《補正却下の決定の結論》
　平成１５年３月１４日付の手続補正を却下する。
《理由》
　１　［補正後の本願発明］
　本件補正により、特許請求の範囲の請求項１は、
「コンバーゼンス補正データが１６ビットのデジタルデータとして記憶されている補正データメモリと、前記補正データメモリからデジタル補正データを１６ビットのパラレルデータとして読み出すデータ読出手段と、前記補正データメモリから読み出された１６ビットのパラレルデジタルデータを１６ビット長のシリアルデータに変換するパラレル／シリアル変換器と、前記パラレル／シリアル変換器により１６ビット長のシリアルデータに変換されたデジタル補正データをアナログ補正波形に変換する１６ビット長のシリアルＤ／Ａコンバータとを備え、デジタルデータを用いてコンバーゼンス補正波形を出力する構成のデジタルコンバーゼンス補正装置において、アナログ補正波形に変換される前記デジタル補正データが、前記補正データ出力回路に配設された前記パラレル／シリアル変換器により、１６ビットのパラレルデジタルデータから１６ビット長のシリアルデータに変換され、１６ビット長のシリアルデータとして一本の信号ラインで前記１６ビット長のシリアルＤ／Ａコンバータに伝送されるようにしたことを特徴とするデジタルコンバーゼンス補正装置。」と補正された。
　上記補正は、請求項１に記載した発明を特定するために必要な事項である「デジタルデータ」について「１６ビットの」との限定を付加し、「読み出すデータ読出手段」について「１６ビットのパラレルデータとして」との限定を付加し、「デジタルデータをシリアルデータに変換するパラレル／シリアル変換器」を「１６ビットのパラレルデジタルデータを１６ビット長のシリアルデータに変換するパラレル／シリアル変換器」とし一部に限定を付加し、「シリアルデータに変換されたデジタル補正データをアナログ補正波形に変換するＤ／Ａ変換器」を「１６ビット長のシリアルデータに変換されたデジタル補正データをアナログ補正波形に変換する１６ビット長のシリアルＤ／Ａコンバータ」とし一部に限定を付加し、「補正データ出力回路にてデジタルデータを前記パラレル／シリアル変換器によりシリアルデータとし、前記補正データはシリアルデータとして一本の信号ラインによりシリアルＤ／Ａ変換器に伝送され、シリアルの前記Ｄ／Ａ変換器によりアナログ補正波形に変換する」を「アナログ補正波形に変換される前記デジタル補正データが、前記補正データ出力回路に配設された前記パラレル／シリアル変換器により、１６ビットのパラレルデジタルデータから１６ビット長のシリアルデータに変換され、１６ビット長のシリアルデータとして一本の信号ラインで前記１６ビット長のシリアルＤ／Ａコンバータに伝送されるようにした」とし一部に限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の前記請求項１に記載された発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるか（特許法第１７条の２第５項において準用する同法第１２６条第４項の規定に適合するか）について以下に検討する。　　　
　　　　　　　　　　　　　　　
　２　［引用例］　
　（１）原査定の拒絶の理由に引用された特開平３−２８５４８５号公報（以下「引用例１」という。）には、「ディジタルコンバーゼンス補正装置」（発明の名称）に関し、図面とともに次に掲げる事項アないしウが記載されている。
　　　ア　「〔産業上の利用分野〕
　本発明は、テレビジヨン受像機やデイスプレイ装置の陰極線管画面において、歪補正やコンバ−ゼンス補正を行うのに用いるデイジタルコンバ−ゼンス補正装置に関するものである。
〔従来の技術〕
　陰極線管画面を水平および垂直方向に分割したとき生じる、その交点位置をコンバ−ゼンス調整点として、それぞれの調整点におけるコンバ−ゼンス補正値を予め与えられてディジタル補正デ−タとして記憶するディジタルメモリを持ち、該メモリ内のディジタル補正デ−タを読みだして、ディジタル／アナログ変換器（Ｄ／Ａ変換器）によりアナログ信号に変換し、受像管に設けられたコンバ−ゼンスヨ−ク（ＣＹ）　を駆動してコンバ−ゼンス補正をするディジタルコンバ−ゼンス補正装置」（公報２頁右下欄１行〜１７行）
　　　イ　「所で受像管（陰極線管）は一つでも、或いは透写形テレビジョン受像機のように受像管が赤、緑、青の３個ある場合などでも、そこに取りつけられているコンバーゼンスヨーク（ＣＹ）が多数ある場合があり、そきときは、各コンバーゼンスヨークに対応したディジタル補正データをメモリから読み出した後、それぞれディジタル／アナログ変換器によりアナログ信号に変換して各コンバーゼンスヨークを駆動してコンバーゼンス補正を行つていた。
　しかしこのようにすると、駆動すべきコンバーゼンスヨークの数と同数のディジタル／アナログ変換器が必要であり、不経済であるという問題があつた。
　そこで、この点を解決するため、ディジタルメモリからそれぞれのコンバーゼンスヨークに対応したディジタル補正データを並列に読み出し、それらをマルチプレクサにより時間的に分割多重して直列のディジタル補正データとし、それをディジタル／アナログ変換器によつてアナログ信号に変換して各コンバーゼンスヨークを駆動するというディジタルコンバーゼンス補正装置が提案された。」（公報２頁右下欄２０行〜３頁右上欄２行）
　　　ウ　「以下、かかる従来のディジタルコンバーゼンス補正装置について説明する。
　 第８図は、かかる既提案にかかる従来のディジタルコンバーゼンス補正装置を３管式の投写形テレビジヨン受像機に適用した場合の構成例を示すブロック図である。同図において、１はラスタスキャンにおける水平ブランキングパルス（Ｈ，ＢＬＫ）の入力端子、２は垂直ブランキングパルス（Ｖ、ＢＬＫ）の入力端子である。３は、これらのパルスに同期したクロツクパルス（図示せず）、および水平同期パルス４、垂直同期パルス５を形成して出力する同期発生回路、６はメモリ８の読みだしアドレスを発生するＨアドレス発生回路、７は同じくＶアドレス発生回路である。
　１１，１２はそれぞれＲ（赤色）投射管１１１に設置され、かつＣＹ１０１に巻線された水平コンバーゼンスコイル９１および垂直コンバーゼンスコイル９２を駆動する信号となる補正値データ、１３，１４はＧ（緑色）投射管１１２の水平コンバーゼンスコイル９３および垂直コンバーゼンスコイル９４を駆動する信号となる補正値データ、１５，１６はＢ（青色）投射管１１３の水平コンバーゼンスコイル９５および垂直コンバーゼンスコイル９６を駆動する信号となる補正値データである。
　また、９は上記６つの補正デ−タを、６チャンネル時分割パルス発生回路１８で形成されたパルスにより時分割多重して出力するマルチプレクサ、１７は該マルチプレクサ９により、補正値データ１１〜１６を時分割多重することにより得られた多重データ値である。１０は多重されたディジタルデータをアナログ信号１９に変換するＤ／Ａ変換器、２１〜２６は多重されたアナログ信号をもとの個々の信号波形に変換して保持するサンプルホールド回路（Ｓ／Ｈ）、３０は該サンプルホールド回路を駆動する、互いに位相の異なるパルス３１〜３６を発生するサンプルホールドパルス発生回路、７１〜７６は補間用ローパスフィルタ（ＬＰＦ）、８１〜８６はＣＹを駆動するためのＣＹアンプである。」（公報３頁右上欄３行〜右下欄２行）
　　
　（２）同じく、引用された特開平２−２９１８６号公報（以下「引用例２」という。）には、「カラーＣＲＴ制御回路」（発明の名称）に関し、図面とともに次に掲げる事項が記載されている。
　「〔従来の技術〕
　第３図は従来のカラーＣＲＴ制御回路のブロック図である。カラー画像又は白黒画像の表示を指令し、またフレームメモリへのデータの書込み、読出しを指令する主制御部１はデータバスＤＢ１を介して表示制御プロセツサ２と接続されている。表示制御プロセツサ２はアドレスデータバスＡＤＢ１を介してバッファ３Ｒ，３Ｇ，３Ｂ及びアドレスラッチ４と接続されている。バッファ３Ｒ，３Ｇ，３Ｂは、データバスＤＢ２，ＤＢ３，ＤＢ４を各別に介して、赤に関するデータを書込むフレームメモリ５Ｒと、緑に関するデータを書込むフレームメモリ５Ｇと、青に関するデータを書込むフレームメモリ５Ｂと夫々接続されている。また前記アドレスラッチ４はアドレスバスＡＢ１を介してフレームメモリ５Ｒ，５Ｇ，５Ｂと共通に接続されている。フレームメモリ５Ｒ，５Ｇ，５Ｂの各出力データは、データバスＤＢ５、ＤＢ，ＤＢ７を各別に介して並列／直列変換器（以下Ｐ／Ｓ変換器という）６Ｒ，６Ｇ，６Ｂに各別に与えられている。またＰ／Ｓ変換器６Ｒ，６Ｇ，６Ｂの各出力データは、デジタル／アナログ変換器（以下Ｄ／Ａ変換器という）７Ｒ，７Ｇ，７Ｂに各別に与えられ、夫々のＤ／Ａ変換器７Ｒ，７Ｇ，７Ｂは赤，緑，青に関する各データＲ，Ｇ，Ｂを出力する。
　次にこのカラーＣＲＴ制御回路の動作を説明する。主制御部１からカラー画像を表示すべき信号を表示制御プロセツサ２に与え、また、そのデータの書込み、読出し信号をフレームメモリ５Ｒ，５Ｇ，５Ｂに夫々与えると、アドレスデータバスＡＤＢ１からバッファ３Ｒに赤に関するデータが、バッファ３Ｇに緑に関するデータが、バッファ３Ｂに青に関するデータが夫々与えられる。
　そしてバッファ３Ｒ，３Ｇ，３Ｂの出力データは、データバスＤＢ２，ＤＢ３，ＤＢ４を介してフレームメモリ５Ｒ，５Ｇ，５Ｂに各別に与えられる。一方、アドレスラッチ４に、アドレスデータバスＡＤＢ１からアドレス信号が与えられてラッチされ、ラッチしたアドレス信号はアドレスバスＡＢ１を介して前記フレームメモリ５Ｒ，５Ｇ，５Ｂに夫々与えられる。そして、フレームメモリ５Ｒ，５Ｇ，５Ｂは夫々に与えられたデータをアドレス信号及び書込み信号によりデータを書込み、読出し信号に応じてフレームメモリ５Ｒ，５Ｇ，５Ｂに書込まれているデータを読出して、そのデータをデータバスＤＢ５，ＤＢ６，ＤＢ７を各別に介してＰ／Ｓ変換器６Ｒ，６Ｇ，６Ｂに与える。それによりＰ／Ｓ変換器６Ｒ，６Ｇ，６Ｂは夫々、与えられたデータをシリアルに変換して１ビツト単位で順次Ｄ／Ａ変換器７Ｒ，７Ｇ，７Ｂに各別に与える。Ｄ／Ａ変換器７Ｒ，７Ｇ，７Ｂ夫々は、与えられたデジタルデータをアナログデータ変換し、赤，緑，青，３色のデータＲ，Ｇ，Ｂを夫々出力し、これらのデータＲ，Ｇ，Ｂに基づいてカラー画像を表示する。」（公報１頁右下欄１３行〜２頁左下欄３行）
　　　　　　　　　　　　　　　　
　３　［対比］
　本願補正発明と引用例１に記載の発明とを対比すると、次のことが認められる。
　（１）引用例１には、陰極線管画面を水平および垂直方向に分割したとき生じる交点位置をコンバーゼンス調整点として、それぞれの調整点におけるコンバーゼンス補正値を予め与えられてディジタル補正データとして記憶するディジタルメモリを持ち、該メモリ内のディジタル補正データを読み出して、ディジタル／アナログ変換器（Ｄ／Ａ変換器）によりアナログ信号に変換し、受像管に設けられたコンバーゼンスヨーク（ＣＹ）を駆動してコンバーゼンス補正をするディジタルコンバーゼンス補正装置が記載されており（引用例１の上記アの記載参照）、そのときコンバーゼンスヨークが多数ある場合には、各コンバーゼンスヨークに対応したディジタル補正データをメモリから読み出した後、それぞれディジタル／アナログ変換器によりアナログ信号に変換して各コンバーゼンスヨークを駆動してコンバーゼンス補正を行つていたが、駆動すべきコンバーゼンスヨークの数と同数のディジタル／アナログ変換器が必要であること、そのためディジタルメモリからそれぞれのコンバーゼンスヨークに対応したディジタル補正データを並列に読み出し、それらをマルチプレクサにより時間的に分割多重して直列のディジタル補正データとし、それをディジタル／アナログ変換器によつてアナログ信号に変換して各コンバーゼンスヨークを駆動するというディジタルコンバーゼンス補正装置が記載されており（引用例１の上記イ、ウの記載参照）、上記「ディジタルメモリ」が、本願補正発明でいう「補正データメモリ」に相当することは明らかであり、また上記「ディジタル／アナログ変換器（Ｄ／Ａ変換器）」が、“シリアル”のものか否かはともかくとして、「デジタル補正データをアナログ補正波形に変換するＤ／Ａコンバータ」といえる点では、本願補正発明と変わりがない。
　さらに引用例１に記載の発明も、ディジタルメモリからそれぞれのコンバーゼンスヨークに対応したディジタル補正データを並列に読み出すものであり、図８の記載も参照すると、ディジタルメモリからディジタル補正データをパラレルデータとして読み出すものといえる。すなわち、引用例１に記載の発明も、「前記補正データメモリからデジタル補正データをパラレルデータとして読み出すデータ読出手段」を有するものといえる。
　（２）引用例１の上記（１）で摘示した記載によれば、引用例１に記載の発明も「デジタルデータを用いてコンバーゼンス補正波形を出力する構成のデジタルコンバーゼンス補正装置において、アナログ補正波形に変換される前記デジタル補正データが、Ｄ／Ａコンバータに伝送されるようにしたことを特徴とするデジタルコンバーゼンス補正装置」を対象としている点でも、本願補正発明と変わりがない。
　　　　　　　　　　　　　　　　　　　　　　　　　　　　
　４　［一致点・相違点］
　以上の点（１）、（２）を踏まえると、本願補正発明と引用例１に記載された発明とは、
「コンバーゼンス補正データがデジタルデータとして記憶されている補正データメモリと、前記補正データメモリからデジタル補正データをパラレルデータとして読み出すデータ読出手段と、デジタル補正データをアナログ補正波形に変換するＤ／Ａコンバータとを備え、デジタルデータを用いてコンバーゼンス補正波形を出力する構成のデジタルコンバーゼンス補正装置において、アナログ補正波形に変換される前記デジタル補正データが、Ｄ／Ａコンバータに伝送されるようにしたことを特徴とするデジタルコンバーゼンス補正装置。」である点で一致し、次の点で相違する。
　相違点１
　本願補正発明では、補正データメモリに、「１６ビット」のデジタルデータが記憶されており、データ読出手段が、そのデジタルデータを「１６ビット」のパラレルデータとして読み出すものであるのに対して、引用例１に記載の発明は、デジタルデータのビット数については明記されていない点。
　相違点２
　本願補正発明は、「前記補正データメモリから読み出された１６ビットのパラレルデジタルデータを１６ビット長のシリアルデータに変換するパラレル／シリアル変換器」を有しているのに対して、引用例１に記載の発明は、そのようなパラレル／シリアル変換器を有していない点。
　相違点３
　Ｄ／Ａコンバータが、本願補正発明では、「前記パラレル／シリアル変換器により１６ビット長のシリアルデータに変換された」デジタル補正データをアナログ補正波形に変換する「１６ビット長のシリアル」Ｄ／Ａコンバータであるのに対して、引用例１に記載の発明は、それらのことが記載されていない点。
　相違点４
　本願補正発明は、「前記補正データ出力回路に配設された前記パラレル／シリアル変換器により、１６ビットのパラレルデジタルデータから１６ビット長のシリアルデータに変換され、１６ビット長のシリアルデータとして一本の信号ラインで前記１６ビット長のシリアル」Ｄ／Ａコンバータに伝送されるものであるのに対して、引用例１に記載の発明は、それらのことが記載されていない点。
　　　　　　
　５　［相違点の検討］
　そこで、上記各相違点について検討する。
　相違点１について
　デジタル信号処理装置において、１６ビット単位のデジタルデータで各デジタル信号処理を行うことは極く普通のことであり、引用例１に記載の発明において、デジタルメモリ内のデジタル補正データのビット数を「１６ビット」とし、データ読出手段が、その「１６ビット」のデジタル補正データを「１６ビット」のパラレルデータとして読み出すようになす程度のことは当業者が設計上適宜になし得ることといえる。
　相違点２、３について
　デジタル信号処理装置において、メモリからデジタルデータをパラレルデジタルデータとして読み出し、そのパラレルデジタルデータをパラレル／シリアル変換器でシリアルデータに変換して１ビット単位でシリアルＤ／Ａ変換器に与えアナログデータに変換することは引用例２にも記載されているように周知の事項であり（引用例２の上記記載参照）、そして、そのようなパラレルデジタルデータをシリアルデータに変換して１ビット単位でシリアルＤ／Ａ変換器に与えることによってデータ転送信号ラインを、１本とすることができることも自明のことといえる。
　してみれば、引用例１に記載の発明において、補正データメモリから読み出したパラレルデジタル補正データを、Ｄ／Ａ変換器でアナログ信号に変換する構成として、上記周知のようにパラレル／シリアル変換器でシリアルデータに変換し、その変換されたシリアルデジタルデータをシリアルＤ／Ａコンバータでアナログ補正波形に変換するようになすことによりＤ／Ａコンバータへの伝送線数を削減するようにする程度のことは当業者が適宜になし得ることといえ、その際、上記相違点１で検討したように、本願補正発明が、「１６ビット」のデジタルデータを採用することに伴い、パラレル／シリアル変換器、シリアルＤ／Ａコンバータを、それぞれ「１６ビット」対応のものとすること、すなわち、本願補正発明のように、「前記補正データメモリから読み出された１６ビットのパラレルデジタルデータを１６ビット長のシリアルデータに変換するパラレル／シリアル変換器と、前記パラレル／シリアル変換器により１６ビット長のシリアルデータに変換されたデジタル補正データをアナログ補正波形に変換する１６ビット長のシリアルＤ／Ａコンバータ」の構成を採用する程度のことは当業者が適宜になし得ることといえる。  
　　相違点４について
　上記相違点２、３でも検討したように、本願補正発明が、上記相違点２、３の構成を採用したことにより、パラレル／シリアル変換器からシリアルＤ／Ａコンバータには、１６ビット長のシリアルデータが一本の信号ラインで伝送されることは明らかである。すなわち、本願補正発明のように「前記補正データ出力回路に配設された前記パラレル／シリアル変換器により、１６ビットのパラレルデジタルデータから１６ビット長のシリアルデータに変換され、１６ビット長のシリアルデータとして一本の信号ラインで前記１６ビット長のシリアルＤ／Ａコンバータに伝送される」ように構成する程度のことも当業者が適宜になし得ることといえる。
　そして、本願補正発明の構成に基づく効果についてみても予測し得る範囲内のものであり、格別顕著なものがあるとはいえない。　　
　したがって、本願補正発明は、引用例１、２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許出願の際独立して特許を受けることができない。
　　　　　　　　　　　　　　　　　　　　　　　
　６　［むすび］
　以上のとおり、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に違反するものであり、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下されるべきものである。
　　　　　
第３　【本願発明について】
　平成１５年３月１４日付の手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下「本願発明」という。）は、平成１４年３月１日付手続補正書の特許請求の範囲の請求項１に記載された事項により特定される次のとおりのものである。
「【請求項１】　コンバーゼンス補正データがデジタルデータとして記憶されている補正データメモリと、前記補正データメモリからデジタル補正データを読み出すデータ読出手段と、前記補正データメモリから読み出されたデジタルデータをシリアルデータに変換するパラレル／シリアル変換器と、前記パラレル／シリアル変換器によりシリアルデータに変換されたデジタル補正データをアナログ補正波形に変換するＤ／Ａ変換器とを備え、デジタルデータを用いてコンバーゼンス補正波形を出力する構成のデジタルコンバーゼンス補正装置において、補正データ出力回路にてデジタルデータを前記パラレル／シリアル変換器によりシリアルデータとし、前記補正データはシリアルデータとして一本の信号ラインによりシリアルＤ／Ａ変換器に伝送され、
シリアルの前記Ｄ／Ａ変換器によりアナログ補正波形に変換することを特徴とするデジタルコンバーゼンス補正装置。」
　　　　　　　　　　
　１　［引用例］
　原査定の拒絶の理由に引用された引用例１、２には、前記第２の２に摘記したとおりの事項が記載されている。
　　
　２　［当審の判断］
　本願発明は、前記第２で検討した本願補正発明から「デジタルデータ」について「１６ビット」との構成を省いたものであり、また「データ読出手段」について「１６ビットのパラレルデータとして」との構成を省いたものであり、また「１６ビットのパラレルデジタルデータを１６ビット長のシリアルデータに変換するパラレル／シリアル変換器」を「デジタルデータをシリアルデータに変換するパラレル／シリアル変換器」とし構成の一部を省いたものであり、また「前記パラレル／シリアル変換器により１６ビット長のシリアルデータに変換されたデジタル補正データをアナログ補正波形に変換する１６ビット長のシリアルＤ／Ａコンバータ」を「前記パラレル／シリアル変換器によりシリアルデータに変換されたデジタル補正データをアナログ補正波形に変換するＤ／Ａ変換器」とし構成の一部を省いたものであり、さらに「アナログ補正波形に変換される前記デジタル補正データが、前記補正データ出力回路に配設された前記パラレル／シリアル変換器により、１６ビットのパラレルデジタルデータから１６ビット長のシリアルデータに変換され、１６ビット長のシリアルデータとして一本の信号ラインで前記１６ビット長のシリアルＤ／Ａコンバータに伝送されるようにした」を「補正データ出力回路にてデジタルデータを前記パラレル／シリアル変換器によりシリアルデータとし、前記補正データはシリアルデータとして一本の信号ラインによりシリアルＤ／Ａ変換器に伝送され、シリアルの前記Ｄ／Ａ変換器によりアナログ補正波形に変換する」とし構成の一部を省いたものである。
　そうすると、本願発明の構成要件をすべて含み、さらに他の構成要件を付加したものに相当する本願補正発明が、前記第２の５に記載したとおり、引用例１、２に記載された発明に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例１、２に記載された発明に基づいて、当業者が容易に発明をすることができたものである。　　　　　　　　　
　　　　　
　３　［むすび］
　以上のとおり、本願発明は、引用例１、２に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。