【事件の表示】
　平成　８年特許願第３３０４５２号「変調器」拒絶査定不服審判事件〔平成１０年　６月１９日出願公開、特開平１０−１６４１５８〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　第１．手続の経緯
　本願は、平成８年１１月２５日の出願であって、平成１６年９月３０日付けで審判請求がなされ、特許法第１７条の２第１項第３号の規定により、平成１６年１１月１日付けで手続補正がなされたものである。　
　
　第２．平成１６年１１月１日けの手続補正（以下、「本件補正」という。）について
　
　［補正却下の決定の結論］
　平成１６年１１月１日付けの手続補正を却下する。
　
　［理由］
　１．本件補正は、補正前特許請求の範囲の請求項１の記載を、　　
　【請求項１】
　「ディジタルデータであるベースバンド信号が入力される入力端子と、所定のディジタルフィルタリング処理を施された後の上記ベースバンド信号の様々なパターンに対応する変調波をディジタルデータ化した様々な波形データが予め記憶されている記憶手段と、上記入力端子から入力されたベースバンド信号を基にこれに対応する上記波形データを上記記憶手段から読み出すための読み出し信号を生成する読み出し手段と、上記記憶手段から読み出された上記波形データをアナログ化してこれを出力端子から出力させるデータ変換手段と、を具備する変調器。」、
　と補正することを含むものである。
　該補正は、補正前特許請求の範囲の請求項１の「ベースバンド信号」が「ディジタルデータ」であることを限定すると共に、補正前特許請求の範囲の請求項１の「フィルタリング処理」が「ディジタル」であることを限定するものであり、特許請求の範囲の減縮を目的とするものである。
　本件補正が、特許法第１７条の２第３項第２号に規定する、特許請求の範囲の減縮を目的とするものであるので、本件補正により補正された特許請求の範囲の請求項１に記載された発明が出願の際独立して特許を受けることができるのか否かについて、以下、検討する。
　
　２．特許法第２９条第２項についての検討
　（１）本件補正により補正された特許請求の範囲の請求項１に記載された発明（以下、「補正後の発明」という。）は、前記１．【請求項１】に記載のとおりのものである。 
　
　（２）引用例
　ア．原審拒絶理由において引用された特開平３−１０４３５７号公報（以下、「引用例１」という。）には、下記（ア）〜（ウ）の事項が記載されている。
　（ア）「〔産業上の利用分野〕
　本発明は通信装置の直交振幅変調（ＱＡＭ）を用いた多値多相位相変調器に関する。
〔従来の技術〕
　ＱＡＭを用いた多相位相変調（ＰＳＩＣ）方式とは互いに直交関係にある搬送波ｓｉｎ　ｗｔ，ｃｏｓ　ｗｔを独立に振幅変調し、これを合或して多相位相変調波を生或し、そのうち、選択された変調波を伝送するものであり、その一例であるＱＰＳＫを第１１図に示す。
　第１１図において、１１は伝送すべきＩチャネル（同期成分）、Ｑチャネル（直交成分）の２系列ディジタルデ−タを直並列変換する直並列変換器、であつて、たとえば２系列のそれぞれ７ビット（シンボル）の並列ディジタルデ−タを生或する。
　１２，１３はたとえばＲＯＭで構戊される波形整形のためのディジタルフィルタ、１４．１５は波形整形された各８ビットデ−タをＤ／Ａ変換するＤ／Ａ変換器である。Ｄ／Ａ変換器１４，１５によつてＤ／Ａ変換されたアナログ信号は低域フィルタ１６，１７に送出され、ここにおいて、Ｉ，Ｑ同振幅のベ−スバンド信号が生或される。ミキサ１８には、基準発振器２１からの搬送波信号（たとえばｓｉｎ　ｗｔ）とＩ系列のベ−スバンド信号とが入力されて、搬送波信号が振幅変調され、他方、ミキサ９には、基準発振器２１からの搬送波信号（たとえばｓｉｎ　ｗｔ）と直交する９０°移相器２２の出力である搬送波信号（たとえばｃｏｓ　ｗｔ）とＱ系列のベ−スバンド信号とが人力されて該搬送波信号が振幅変調される。これら９０°位相が異なる変調波はハイブリッド回路２０において合成され、４相変調波となる。なお、２３は４相変調波のうち所望の周波数帯域の変調波のみを選択して伝送する帯域フィルタである。
〔発明が解決しようとする課題〕
　しかしながら、上述の従来のＰＳＫ変調器においては、アナログ回路で変調を行うために、Ｉチャネル、Ｑチャネルのベ−スバンド信号の振幅及び搬送波の位相の調整が必要であるという課題があつた。
　したがって、本発明の目的は、ベ−スバンド信号の振幅及び搬送波の位相の調整を不要にした多値多相位相変調器を提供することにある。」（２頁左上欄１５行〜左下欄１８行）、
　（イ）「〔課題を解決するための手段〕
　上述の課題を解決するための手段は第１Ａ図、第１Ｂ図に示される。
　第１Ａ図においては、搬送波アドレス発生部は、一定のサンプリング周期のｍビットの搬送波アドレスを発生し、ＲＯＭ２はｍビットの搬送波アドレス及び時間的に連続するｎビットのデ−タ系列を入力アドレスとし、該入力アドレスに応じた多値多相ディジタル変調波を出力し、Ｄ／Ａ変換器３は該ＲＯＭ２の多値多相ディジタル変調波出力をＤ／Ａ変換する。このＲＯＭ２には、予め、前記時間的に連続するｎビットのデ−タ系列から２つの直交する振幅成分を演算し、該各２つの振幅成分にｍビットの搬送波アドレスによつて表わされる正弦波成分及び余弦波成分を乗算し、該２つの乗算結果を合或した演算値を、上述のｍビットの搬送波アドレス及び時間的に連続するｎビットのデ−タ系列を入力アドレスとして格納してあるものである。
　−−−
〔作　用〕
　第１Ａ図に示す手段によれば、変調波生或はディジタル的に行われ、ベ−スバンド信号の振幅調整用及び搬送波の位相調整用のアナログ回路は不要となる。」（２頁右下欄２行〜３頁左上欄８行）、
　（ウ）「〔実施例〕
　第２図は本発明に係る多値多相位相変調器の第１の実施例を示すブロック回路図である。第２図においては、直並列変換器１１、帯域フィルタ２３は第　図のものと同一である。この直並列変換器１１の出力周波数つまりシンボルデ−タのレ−トｆｓｙｍはたとえば１ＭＨｚである。また、１は周波数ｆｃ（たとえば２ＭＨｚ）の搬送波を発生するためのアドレス信号Ａ０〜Ａ２を発生する搬送波アドレス発生部であつて、基準発振器１Ａ及び分周器１Ｂよりなる。分周器ＩＢは、たとえばサンプリング数を８（＝２３）とするために、３ビットのアドレス信号Ａ０〜Ａ２を送出する。つまり、Ａ０は周波数４ｆｃ（＝　２２ｆｃ）で交互に“０”，“１”となり、Ａ１は周波数２ｆｃで交互に“０”，“１”となり、Ａ２は周波数ｆｃで交互に“０”，“１”となる。なお、この場合、サンプリング周波数ｆＳは４ｆｃである。
　ＲＯＭ２は、たとえばアクセスタイム１００ｎｓの１Ｍバイトの構或であり、その入力アドレスは、Ｉチャネルの７ビットのデ−タ系列、Ｑチャネル７ビットのデ−タ系列、及び搬送波アドレスＡ０，Ａ１，Ａ２の計１１ビットが与えられ、出力は８ビットで与えられる。すなわち、第１表に示す値が格納されている。
　　　　　　　　　　　　　第ｌ表
　−−−
　ＲＯＭ２の８ビットデ−タは、次のごとく予め演算されている。すなわち、Ｉチャネルの７ビットのデ−タ系列から振幅成分（同期成分）を演算し、また、Ｑチャネルの７ビットのデ−タ系列から振幅成分（直交成分）を演算し、次に、これら２つの直交する振幅成分に、第３図に示す搬送波アドレスＡ０，Ａ１，Ａ２によつて表わされる正弦波成分ｓｉｎ　ｗｔ及び余弦波成分ｃｏｓ　ｗｔを乗算し、さらに、これら２つの乗算結果を合或して各対応の記憶場所に格納されている。より簡単に説明すると、入力デ−タを、Ｉチャネルの１ビットのデ−タ、Ｑチャネルの１ビットのデ−タとすれば、第４図に示す演算することであり、−−−したがつて、この場合には、ＲＯＭ２には、第２表に示す値が格納されている。
　　　　　　　　　　　　　第２表
　−−−
ＲＯＭ２についてさらに第５図を参照して第２図の説明をする。第２図において、シンボルレ−トｆｓｙｍであるデ−タ系列は第５図（Ａ）に示す周波数スペクトラムを有し（１００％ル−トロ−ルオフ特性の場合）、他方、搬送波は周波数ｆｃであるので第５図（Ｂ）に示す周波数スペクトラムを有する。ＲＯＭ２は第５図（Ａ）に示す周波数スペクトラムを有するベ−スバンド信号と第５図（Ｂ）に示す周波数スペクトラムを有する搬送波との乗算は、これらのたたみ込み積分であるので、第５図（Ｃ）に示す周波数スペクトラムを有する。さらに、ＲＯＭ２のディジタル出力は、周波数１／ｆＳでサンプリングされた値であるので、第５図（Ｃ）の周波数スペクトルとサンプリングのスペクトラムのたたみ込みとなり、ＲＯＭ２のディジタル出力値は第５図（Ｄ）に示す周波数スペクトルを有することになる。
　このように、第５図（Ｄ）に示す周波数スペクトルを有する変調波出力がＲＯＭ２の出力すなわちＤ／Ａ変換器３の出力に得られるので、帯域フィルタ２３により所望の周波数成分のみが選択されることになる。」（３頁左上欄１１行〜４頁左上欄１７行）。
　
　ａ．前記記載事項において、第２図の多値多相位相変調器が直並列変換器１１の前に２つの入力端子及びＤ／Ａ変換器の後に出力端子を有することは自明の事項である。
　　
　前記記載事項、図面、表の記載並びに技術常識からみて、
　引用例１には、
　「Ｉチャンネルディジタルデータである信号とＱチャンネルディジタルデータである信号が入力される２つの入力線と、
　７ビットのＩチャンネルディジタルデータの信号と７ビットのＩチャンネルディジタルデータの信号の様様なパターンに対応する変調波を８ビットデータ化した様々な複数の演算値が予め記憶されているＲＯＭ２と、
　上記入力線から入力されたＩチャンネルディジタルデータである信号とＱチャンネルディジタルデータである信号を基にこれに対応する上記複数の演算値を上記ＲＯＭから読み出すための読み出しアドレス信号を生成する直並列変換器１１及び搬送波アドレス発生部と、
　上記ＲＯＭから読み出された上記複数の演算値をアナログ化してこれを出力線から出力させるＤ／Ａ変換器と、を具備する多値多相位相変調器。」を構成とする発明（以下、「引用例１に記載された発明」という。）が記載されている。
　
　イ．周知例１として示す、特開昭６３−１１４３４１号公報には、下記（ア）〜（カ）の事項が記載されている。
　
　（ア）「この位相が直角関係にあるキヤリヤ信号の変調は、直角振幅変調（ｑｕａｄｒａｔｕｒｅ　ａｍｐｌｉｔｕｄｅ　ｍｏｄｕｌａｔｉｏｎ、　ＱＡＭ）、位相シフトキ−イング（ｐｈａｓｅ　ｓｈｉｆｔ　ｋｅｙｉｎｇ、　ＰＫＳ）、振幅及び位相シフト　キ−イング（ａｍｐｌｉｔｕｄｅ　ａｎｄ　ｐｈａｓｅ　ｓｈｉｆｔ　ｋｅｙｉｎｇ、　ＡＰＳＫ）などさまざまな呼名を持つ。」（３頁右上欄７〜１３行）、
　（イ）「〔実施例の説明〕
　第１図はＱＡＭ変調を利用する一例としての通信システムの送信機内での本発明の使用を示す。第１図に示されるごとく、リ−ド１４０上のデジタル　デ−タ信号のビットは直列／並列コンバ−タ１４１を通じてバス１１１及び１１３に結合される。バス１１１及び１１３は各々複数の並列導線を含む。個々のバス内のこれらの導線の数は合成される変調フォ−マットに依存する。より具体的には、デジタル　シンボル当たりのビットの数に等しい。例えば、１６ＱＡＭ変調においては、通常それぞれＩレ−ル及びＱレ−ルとよばれるバス１１１及び１１３は、個々の変調されたキャリヤ信号が４つの別個の振幅レベル上の情報を運ぶため各々２つの導線を含む。従つて、個々のレ−ル上の１シンボル当たり２ビットが存在する。例えば、６４ＱＡＭ変調の場合は、情報がキャリヤ信号の８つの別個の振幅上を運ばれるため、個々のレ−ル上の１シンボル当たり３ビットが存在する。いずれの場合も、コンバ−タ１４１はリ−ド１４０上のデ−タ信号の一連のビットをバス１１１及び１１３内の結合された総リ−ド数に分配する。
　バス１１１及び１１３上に出現するデ−タ　ビットは、それぞれＩ及びＱとよばれるが、並列にデジタル　タップド遅延ライン１１２及び１１６に結合される。個々の遅延ラインは、ボ−速度クロツクＣＬＫによつてクロツクされるが、複数の遅延要素１１２−１から１１２−Ｎ及び１１６−１から１１６−Ｎを含む。これら遅延要素の個々は１ボ−、つまり、１シンボル期間Ｔの遅延を提供する。
　バス１１５−１から１１５−Ｎ及び１１７−１から１１７−Ｎはそれぞれ遅延ライン１１２及び１１６からの遅延されたビットをメモリ１１８に結合し、このメモリ　アドレスの所定の部分を構成する。任意の時間において、メモリ　アドレスのこの所定の部分はバス１１１及び１１３からの個々のバスからの１つのデジタル　シンボル及びこのデジタル　シンボルの前後の複数のデジタルシンボルを表わす一連のビットを含む。従つて、コンバ−タ１４１及び遅延ライン１１２及び１１６はリ−ド１４０上のデジタル信号を個々がＭ×Ｎビットから成る重複部分に配列する機能を持つ。
ここで、Ｍはレ−ル当たりのシンボル当たりのデ−タ　ビットの数に等しく、Ｎは個々の遅延ラインからのタップド　デ−タ　シンボルの数に等しい。ここに開示の実施態様においては、リ−ド１４０上のビットのシ−ケンスはランダムであるため、遅延ライン１１２及び１１６によつて提供されるメモリ　アドレスのこの部分もランダムであることに注意する。メモリ１１８に対する個々のアドレスの残りはバス１１９及び１３４上の信号を含む。
　１１２及び１１６によつて生成される個々のランダム　アドレスに対し、メモリ１１８はバス１２０上に少なくとも２つのデジタル表現を読み出す。個々のデジタル表現は振幅変調された直角関係のキャリヤ信号（ａｍｐｌｉｔｕｄｅ　ｍｏｄｕｌａｔｅｄ　ｑｕａｄｒａｔｕｒｅ−ｒｅｌａｔｅｄ　ｃａｒｒｉｅｒ　ｓｉｇｎａｌ　）の１つの異なるサンプルに対応する。ここで、個々のキャリヤの振幅は、時間的に互いに変位され、バス１１５及び１１７の異なる１つの上に出現する一連のデジタル　シンボルによつて重み付けされた、特定の形状にされたインパルス時間関数の複合（ｃｏｍｐｏｓｉｔｅ　ｏｆ　ｓｐｅｃｉｆｉｃａｌｌｙ−ｓｈａｐｅｄ　ｉｍｐｕｌｓｅ　ｔｉｍｅ　ｆｕｎｃｔｉｏｎｓ）によつて変調される。」（４頁右上欄５行〜５頁左上欄１０行）、
　（ウ）「第１図の実施態様によつ合成される信号はリ−ド２３７及び２３８上のそれぞれ関連するキャリヤ信号を掛けられた複合関数の総和である。このｆ（ｔ）とよばれる変調信号は以下によつて表わすことができる。
ｆ（ｔ）＝ａ（ｔ）ｃｏｓ２πｆｃｔ　＋ｂ（ｔ）ｓｉｎ２πｆｃｔ；
　　　　　　　　　　　　　　　　　　　　　　　　　　　　　　（１）
　ここで、ｆｃは発振器２２６の波形であり；ａ（ｔ）及びｂ（ｔ）はそれぞれリ−ド２３７及び２３８上の複合両側波帯である。
　信号ｆ（ｔ）は両側波帯信号であり、第６図に示される周波数スペクトルを持つ。
　本発明によると、ｆ（ｔ）の合成は任意のボ−期間においてそれぞれａ（ｔ）及びｂ　（ｔ）を複合波形ａ’（ｔ）及びｂ’（ｔ）によつて近似することによつて得られる。ここで、個々の複合波形はある与えられたボ−期間における重み付けされたインパルス　レスポンスと隣接ボ−期間からの重み付けされたあらかじめ決定された有限数のインパルス　レスポンスの総和である。典型的には、これら隣接ボ−期間は連続のこのある与えられたボ−期間の直前直後のボ−期間である。この近似は、フィルタ、インパルス　レスポンスの規模が時間とともに急速に減衰するため満足できる結果をを与える。」（６頁右上欄５行〜左下欄１０行）、
　（エ）「第１図に戻り、メモリ　ユニツト１１８は信号ｆ’（ｔ）のデジタル表現を生成する。
　ｆ’（ｔ）＝ａ’（ｔ）ｃｏｓ２πｆ’ｃｔ　＋ｂ’（ｔ）ｓｉｎ２πｆ’ｃｔ；                              　　　　　　　　　     （２）
　ここで、ａ’（ｔ）及びｂ’（ｔ）及はそれぞれ個々がｎボ−期間の後に切り捨てられ個々が関連するデ−タ　シンボルにて重み付けされた有限数の時間変位されたインパルス　レスポンスによつて形成される複合波形であり；
　ｆ′ｃｃはボ−速度のある有理倍数（ｒａｔｉｏｎａｌ　ｍｕｌｔｉｐｌｅ）である所定の周波数である。
個々のボ−期間において、バス１１５はメモリ１１８にこのボ−期間においてａ’（ｔ）を生成するために使用されるセツトのＮ個の２進符号デジタル　シンボルを供給し、バス１１７はメモリ１１８にｂ’（ｔ）を生成するために使用される他のセントのＮ個の２進デジタル　シンボルを供給する。
　個々のセツト内のデジタル　シンボルの数Ｎはフィルタ　インパルス　レスポンスがどこで切り捨てられるかによつて決定される。より具体的には、上の例においては、
　　Ｎ＝２ｎ＋１　　　　　　　　　　　　　（３）
である。ここで、２ｎは切り捨てされたインパルス　レスポンスが延びるボ−期間の数を表わす。
バス１１５及び１１７上に符号化されるセントのシンボルに対し、個々のボ−期間において、メモリ１１８は２つあるいはそれ以上の等間隔におかれた時間において、ａ’（ｔ）ｓｉｎ２πｆ’ｃｔ＋ｂ’（ｔ）ｃｏｓ２πｆ’ｃｔの値を読み出す。」（７頁左上欄６行〜右上欄１６行）、
　（オ）「第７図及び第８図はメモリ１１８内に格納されるデジタル表現がいかに決定されるかを示す。第７図及び第８図には、Ｎ＝５と想定した場合の一連のボ−期間７０１、７０２及び７０３に対して第１図の遅延ライン１１２及び１１６内に格納される一連デジタルシンボルを示す。バス１１１及び１１３上に出現するボ−期間７０１における現在のデジタル　シンボルがそれぞれａ０及びｂ０として表わされる。過去及び未来のシンボルはそれぞれ負及び正のサブスクリプトによつて表わされる。勿論、サブスクリプトの数値は現在伝送されているデジタル　シンボルに対する現在のボ−、つまり、シンボル期間における近似を示す。それぞれボ−期間から１及び２ボ一期間だけ後のボ−期間７０２及び７０３においては、現在のデジタル　シンボルはそれぞれａｌ、ｂｌ及びａ２、ｂ２である。
　第７図の波形ａ’（ｔ）は個々のボ−期間に個々が個々のボ−期間において遅延ライン１１２内に格納された５つのデジタル　デ−タ　シンボルによつて重み付けされた５つの変位され切り捨てされたレスポンスを重複することによつて生成される複合波形を示す。同様に、波形ｂ’（ｔ）は、この総和プロセスを個々のボ−期間において遅延ライン１１６内に格納されたデジタル　シンボルに対して遂行することによつて生成される複合波形を示す。ａ’（ｔ）ｃｏｓ２πｆ’ｃ＋ｂ’（ｔ）ｓｉｎ２πｆ’ｃｔの変調を合成するためには、これら積のナイキスト定理を満す総和をボ−期間ごとに所定の数の等間隔のサンプリング時間に対して決定することが必要である。個々のサンプリング時間に対するこの総和が次にメモリ１１８の異なる位置に格納される。
　第７図及び第８図においては、サンプリング速度＝７×ＣＬＫ、そしてｆ’ｃ＝５／２ＣＬＫと仮定される。サンプリング時間は７０５から７２５によつて表わされ、これら時間におけるｃｏｓ２πｆ’ｃｔ　を及びｓｉｎ２πｆ’ｃｔの値はそれぞれポイント７２６から７４６及び８１２から８３２によつて表わされる。」（８頁左上欄１１行〜左下欄１０行）、
　（カ）「 メモリ１１８から読み出されたデジタル表現はバス１２０上に出現し、Ｄ／Ａコンバ−タ１２１に結合されるが、コンバ−タ１２１はリ−ド１２２上にアナログ波形を生成する。」（９頁１１〜１４行）。
　
　ａ．前記（エ）の「ｆ’（ｔ）＝ａ’（ｔ）ｃｏｓ２πｆ’ｃｔ　＋ｂ’（ｔ）ｓｉｎ２πｆ’ｃｔ；    　　　　　　     （２）
　ここで、ａ’（ｔ）及びｂ’（ｔ）及はそれぞれ個々がｎボ−期間の後に切り捨てられ個々が関連するデ−タ　シンボルにて重み付けされた有限数の時間変位されたインパルス　レスポンスによつて形成される複合波形」の記載、前記（オ）の記載における「第７図の波形ａ’（ｔ）は個々のボ−期間に個々が個々のボ−期間において遅延ライン１１２内に格納された５つのデジタル　デ−タ　シンボルによつて重み付けされた５つの変位され切り捨てされたレスポンスを重複することによつて生成される複合波形を示す。同様に、波形ｂ’（ｔ）は、この総和プロセスを個々のボ−期間において遅延ライン１１６内に格納されたデジタル　シンボルに対して遂行することによつて生成される複合波形を示す。」の記載並びに前記（オ）の記載における「ａ’（ｔ）ｃｏｓ２πｆ’ｃ＋ｂ’（ｔ）ｓｉｎ２πｆ’ｃｔの変調を合成するためには、これら積のナイキスト定理を満す総和をボ−期間ごとに所定の数の等間隔のサンプリング時間に対して決定することが必要である。個々のサンプリング時間に対するこの総和が次にメモリ１１８の異なる位置に格納される。」の記載からみて、メモリ１１８には、ｆ’（ｔ）＝ａ’（ｔ）ｓｉｎ２πｆ’ｃｔ＋ｂ’（ｔ）ｃｏｓ２πｆ’ｃｔをサンプリング間隔ごとにディジタルデータ化した所定数のディジタル表現が記憶されるのであり、当業者の技術常識を考慮すると、メモリ１１８に、所定のディジタルフィルタリング処理を施された後の変調波をディジタルデータ化した所定数のディジタル表現と同等のものが予め記憶されることは、当業者に自明の事項である。
　ｂ．前記（イ）の記載においてデジタルデータ信号がディジタルデータであるベースバンド信号であることは当業者に自明のことである。
　
　前記記載事項、図面の記載並びに技術常識からみて、
　周知例１には、
　「ディジタルデータであるベースバンド信号が入力されるリード１４０と、所定のディジタルフィルタリング処理を施された後の上記ベースバンド信号の様々なパターンに対応する変調波をディジタルデータ化した様々な所定数のディジタル表現が予め記憶されているメモリと、上記リード１４０から入力されたベースバンド信号を基にこれに対応する上記所定数のディジタル表現を上記メモリから読み出すための読み出し信号を生成する直列／並列コンバータ、遅延ライン１１２、１１６、センタ周波数カウンタ及びサンプリングカウンタと、上記メモリから読み出された上記所定数のディジタル表現をアナログ化してこれをリード１２２から出力させるＤ／Ａコンバータとを具備する変調器。」（以下、「周知例１に記載された事項」という）が記載されている。
　上記周知例１に記載された事項の「リード１４０」、「リード１２２」は、各々、「入力線」、「出力線」といえ、周知例１に記載された事項の「所定数のディジタル表現」、「メモリ」、「直列／並列コンバータ、遅延ライン１１２、１１６、センタ周波数カウンタ及びサンプリングカウンタ」、「Ｄ／Ａコンバータ」は、各々、「波形データ」、「記憶手段」、「読み出し手段」、「データ変換手段」であるので、
　前記周知例１に記載された事項は、
　「ディジタルデータであるベースバンド信号が入力される入力線と、所定のディジタルフィルタリング処理を施された後の上記ベースバンド信号の様々なパターンに対応する変調波をディジタルデータ化した様々な波形データが予め記憶されている記憶手段と、上記入力線から入力されたベースバンド信号を基にこれに対応する上記波形データを上記記憶手段から読み出すための読み出し信号を生成する読み出し手段と、上記記憶手段から読み出された上記波形データをアナログ化してこれを出力線から出力させるデータ変換手段と、を具備する変調器。」というものである。
　
　ウ．周知例２として示す、特開昭６１−２３４１５３号公報には、　下記（ア）、（イ）の事項が記載されている。
 （ア）「第１図は、従来のアナログ処理で行なわれる４相位相変調器のブロツク構成である。図中１は入力シリアルデ−タをシリアル−パラレル変換する直並列変換器、２および３は送信スペクトル制御用ロ−ルオフフイルタ、４は搬送波または中間周波局発、５は９０°位相シフタ、６および７は平衡変調器、８は加算器、９は帯域制限フイルタである。これらの構成動作は一般によく知られているので説明を省く。
　第２図は本発明によるデイジタル変調器の一実施例の構成を示すブロック図で、第１図の１０で囲まれた部分の機能を行う部分である。１１および１２はｎ段のシフトレジスタであり、１３はカウンタ、１４はマルチプレクサ、１５は読出し専用メモリ（ＲＯＭ）、１６はＤ／Ａ変換器である。
　以下、第３図、第４図の波形図を用いて、本実施例の動作を説明する。
　第３図は、第１図の波形整形フィルタ２および３が持つべき単位インパルス応答を表わしたものであり、ここでｆＤとは入力デ−タのデ−タレ−トである。例えば変調すべき入力デ−タを６４．５Ｋｂｐｓとすれば、ｆＤはその半分の３２．２５Ｋｂｐｓとなる。
　−−−
　第４図は、第３図の時間拡大したものである。
　搬送波周波数ｆｃ（例えば５１６ＫＨｚ）の周期Ｔｃに対して動作サンプリング周期Ｔｓを周期Ｔｃの４分の１に設定する。すなわち搬送周波数ｆｃの４倍で標本化する。そしてさらに、これらのサンプリングポイントがＰ、Ｑ両相の時間応答が離散的に交互に並んでいるものと考え、Ｔｓの２倍の周期でＰ、Ｑ各々のサンプリング値を正負に置きかえる。この場合、搬送波Ｐ、Ｑは互に９０°位相差を持つからＰ相の出力が存在する（ゼロでない）時刻ではＱ相の出力はゼロとなり、またＱ相の出力が存在する時刻ではＰ相の出力はゼロとなる。しかもサンプリング周期は標本化定理（信号の最高周波数の２倍以上の標本化周波数を持つ）を満足している。」（２頁左下欄２行〜右下欄２０行）、
　（イ）「以上の原理を用いて、入力デ−タをＰチヤンネル、Ｑチヤンネルに直並列変換された両相デ−タがともにあるデ−タ長だけシフトレジスタ１１，１２に書き込まれる。読み出専用メモリ（ＲＯＭ）１５には、上記シフトレジスタ１１，１２のデ−タ−パタ−ンのあらゆる組み合わせについて上記で求められるフィルタ時間応答をサンプリング周期に従い時間的に重ねあわせて計算したものがあらかじめ書き込まれている。
　Ｐ，Ｑ２つのシフトレジスタ１１および１２の各々の状態をサンプリング周期Ｔｓの２倍の周期でＴｓだけシフトしたクロックに同期して、交互にマルチプレクサ１４より取り出す。入力デ−タのデ−タレ−トの周期に対してサンプリング周期Ｔｓは３２分の１であるからマルチプレクサ１４の出力は３２回同じ状態がＰ，Ｑ交互に合計６４回保持されている。このひとつの状態のビットパタ−ンに対して、カウンタ１３はデ−タレ−トの１６分の１の周期をもつクロツクＣＫを計数して、サンプリングポイントを決定する。
　従つて、マルチプレクサ１４より得られるビットパタ−ンとカウンタ１３よシ得られる計数情報からＲＯＭ１５内の情報に対応したアドレスを１対１で決めることが出来る。ＲＯＭ１５には上述の原理に基づいて計算したフィルタ時間応答のサンプリング値が格納されているために、この値を読み出すことにより、４相位相変調された波形の離散的に量子化された値を得ることが出来る。
　従つてこの値をＤ／Ａ変換器１６でＤ／Ａ変換することにより、動作サンプリング周波数の４倍の搬送波の位相変調された波形を得ることが出来る。」（３頁左上欄５行〜右上欄１６行）。
　　
　ａ．前記記載において入力データがディジタルデータであるベースバンド信号であることは当業者に自明のことである。
　
　前記記載事項及び図面並びに技術常識からみて、
　周知例２には、「ディジタルデータであるベースバンド信号が入力される入力線と、所定のフィルタ時間応答をサンプリング周期に従い重ねあわせ計算した後の上記ベースバンド信号の様様なパターンに対応する４相位相変調波をディジタルデータ化した様々な複数のサンプリング値が予め記憶されているＲＯＭと、上記入力線から入力された入力デ−タを基にこれに対応する上記複数のサンプリング値を上記ＲＯＭから読み出すための読み出し信号を生成する直並列変換器、Ｐチャンネルシフトレジスタ、Ｑチャンネルシフトレジスタ及びカウンタと、上記ＲＯＭから読み出された上記波形データをアナログ化してこれを出力線から出力させるＤ／Ａ変換器とを具備する変調器。」（以下、「周知例１に記載された事項」という）が記載されている。
　上記周知例２に記載された事項の「所定のフィルタ時間応答をサンプリング周期に従い重ねあわせ計算した後」、「複数のサンプリング値」、「ＲＯＭ」、「直並列変換器、Ｐチャンネルシフトレジスタ、Ｑチャンネルシフトレジスタ及びカウンタ」、「Ｄ／Ａコンバータ」は、各々、「ディジタルフィルタリング処理を施された後」、「波形データ」、「記憶手段」、「読み出し手段」、「データ変換手段」であるので、
　
　前記周知例２に記載された事項は、
　「ディジタルデータであるベースバンド信号が入力される入力線と、所定のディジタルフィルタリング処理を施された後の上記ベースバンド信号の様々なパターンに対応する変調波をディジタルデータ化した様々な波形データが予め記憶されている記憶手段と、上記入力線から入力されたベースバンド信号を基にこれに対応する上記波形データを上記記憶手段から読み出すための読み出し信号を生成する読み出し手段と、上記記憶手段から読み出された上記波形データをアナログ化してこれを出力線から出力させるデータ変換手段とを具備する変調器。」というものである。
　
　（３）対比・判断
　補正後の発明と引用例１に記載された発明とを対比すると、
　（ａ）引用例１に記載された発明の「Ｉチャンネルディジタルデータである信号とＱチャンネルディジタルデータである信号」は、引用例１では、該信号がベースバンド信号であることは自明のことであるから、補正後の発明の「ディジタルデータであるベースバンド信号」といえる。
　（ｂ）引用例１に記載された発明の「２つの入力線」と補正後の発明の「入力端子」とは、「入力部」で一致し、また、引用例１に記載された発明の「出力線」と補正後の発明の「出力端子」とは、「出力部」で一致しする。
　（ｃ）引用例１に記載された発明の「８ビットデータ化」は、補正後の発明の「ディジタルデータ化」といえる。
　（ｄ）引用例１に記載された発明の「複数の演算値」は、補正後の発明の「波形データ」である。
　（ｅ）引用例１に記載された発明の「ＲＯＭ」は、読み出し専用メモリのことであり、補正後の発明の「記憶手段」である。
　（ｆ）引用例１に記載された発明の「読み出しアドレス信号」、「直並列変換器１１及び搬送波アドレス発生部」は、各々、補正後の発明の「読み出し信号」、「読み出し手段」である。
　（ｇ）引用例１に記載された発明の「Ｄ／Ａ変換器」は、補正後の発明の「データ変換手段」である。
　（ｈ）引用例１に記載された発明の「多値多相位相変調器」は、補正後の発明の「変調器」である。
　そうしてみると、補正後の発明と引用例１に記載された発明とは、
　
　「ディジタルデータであるベースバン信号の入力部と、
　上記ベースバンド信号の様々なパターンに対応する変調波をディジタルデータ化した様々な波形データが予め記憶されている記憶手段と、
　上記入力部から入力されたベースバンド信号を基にこれに対応する上記波形データを上記記憶手段から読み出すための読み出し信号を生成する読み出し手段と、
　上記記憶手段から読み出された上記波形データをアナログ化してこれを出力部から出力させるデータ変換手段と、を具備する変調器。」、
である点で、一致し、
　（１）入力部、出力部について、各々、補正後の発明では「入力端子」、「出力端子」であるのに対し、引用例１に記載された発明では、「２つの入力線」、「出力線」である点、       
　（２）記憶手段の記憶する「上記ベースバンド信号の様々なパターンに対応する変調波をディジタルデータ化した様々な波形データ」について、補正後の発明が「所定のディジタルフィルタリング処理を施された後の上記ベースバンド信号の様々なパターンに対応する変調波をディジタルデータ化した様々な波形データ」であるのに対して、引用例１に記載された発明では「所定のディジタルフィルタリング処理を施された後の」であることが明記されていない点、で相違する。　
　
　次に、前記相違点（１）（２）について検討する。　　　　　　　　　　　　
　相違点（１）について、
　回路装置において入力部として入力端子、出力部として出力端子を設けることは周知であり、引用例１に記載された発明において「入力部」を「入力端子」、「出力部」を「出力端子」とすることは当業者が容易に成し得たことである。
　相違点（２）について、
　前記周知事項１、２に記載されているように、変調器において、「所定のディジタルフィルタリング処理を施された後の上記ベースバンド信号の様々なパターンに対応する変調波をディジタルデータ化した様々な波形データが予め記憶されている記憶手段」は、本願出願前より周知の技術であり、引用例１に記載された発明において、記憶手段の記憶する「上記ベースバンド信号の様々なパターンに対応する変調波をディジタルデータ化した様々な波形データ」について、「所定のディジタルフィルタリング処理を施された後の上記ベースバンド信号の様々なパターンに対応する変調波をディジタルデータ化した様々な、波形データ」とすることは当業者が容易に成し得たことである。
　
　そして、補正後の発明の効果も、前記引用例１に記載された発明及び前記周知技術から当業者が予想できる程度のものである。
　
　（４） よって、本件補正後の発明は、前記引用例１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができないものである。
　
　３．以上のとおり、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に違反するので、同法１５９条第１項で準用する同法第５３条第１項の規定により却下する。
　
　第３．本願発明について
　
　１．本願発明
　平成１６年１１月１日付けの手続補正は前記第２．の記載のとおり却下されたので、　平成１６年６月２４日付けで補正された明細書及び図面の記載からみて、その請求項１に係る発明（以下、「本願発明」という。）は、次のとおりのものである。
　
　【請求項１】
　「ベースバンド信号が入力される入力端子と、所定のフィルタリング処理を施された後の上記ベースバンド信号の様々なパターンに対応する変調波をディジタルデータ化した様々な波形データが予め記憶されている記憶手段と、上記入力端子から入力されたベースバンド信号を基にこれに対応する上記波形データを上記記憶手段から読み出すための読み出し信号を生成する読み出し手段と、上記記憶手段から読み出された上記波形データをアナログ化してこれを出力端子から出力させるデータ変換手段と、を具備する変調器。」
　
　２．引用例
　（１）原審拒絶理由で引用された引用例１、その記載事項及び「引用例１に記載された発明」は、前記「第２．２．（２）ア．」に記載したとおりである。
　
　（２）周知例１、２の記載事項は、各々「第２．２．（２）イ．」、「第２．２．（２）ウ．」のとおりである。　　
　
　３．対比・判断
　本願発明と引用例１に記載された発明とを対比すると、
　本願発明は、前記第２．で検討した補正後の発明の「ベースバンド信号」が「ディジタルデータ」であるとの限定を削除すると共に、「フィルタリング処理」について「ディジタル」との限定を削除したものである。
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要件を限定したものに相当する本件補正後の発明が、前記「第２．２．（３）」に記載したとおり、前記引用例１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、前記引用例１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものである。　
　
　４． むすび
　以上のとおりであるから、本願発明は、前記引用例１に記載された発明及び周知技術に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができないものである。
　よって、結論のとおり審決する。