【事件の表示】
　平成　６年特許願第１７４９５９号「ＡＣ型プラズマディスプレイ駆動用ＩＣ」拒絶査定不服審判事件〔平成　８年　２月１６日出願公開、特開平　８−　４６０５３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１、手続の経緯
　本願は、平成６年７月２７日の出願であって、平成１４年　７月１５日付けの最後の拒絶理由通知に対する平成１４年９月２４日付けでなされた手続補正は、平成１４年１１月２６日付けで補正却下されるとともに、同日付けで拒絶査定がなされ、これに対し、平成１５年１月６日に拒絶査定に対する審判請求がなされたものである。
　
２、本願発明
　平成１４年９月２４日付けの手続補正は上記のとおり却下されたので、本願請求項１ないし３に係る発明は、平成１４年５月１０日付けの手続補正により補正された特許請求の範囲の請求項１ないし３に記載されたとおりのものであると認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は、その請求項１に記載された、以下のとおりのものである。
　
「ＡＣ型プラズマディスプレイの走査側を駆動する多段ビットのＩＣにおいて、前記ＩＣが、ドライエッチングにより誘電体分離溝を形成したＳＯＩ基板からなる誘電体分離半導体基板上に形成されており、出力段の下アーム側デバイスがＭＯＳゲートを有するバイポーラデバイスであることを特徴とするＡＣ型プラズマディスプレイ駆動用ＩＣ。」
　
３、引用例
　文献１：特開平２−７８２７５号公報
　平成１４年　７月１５日付け拒絶理由通知に引用された本願の出願日前の平成２年３月１９日に頒布された特開平２−７８２７５号公報（以下、引用例１という。）には、第１図及び第７図とともに、次のとおり記載されている。
「〔作用〕
　接合分離構造内にソース接地で作られた導電変調型MOSデバイスでは、アイソレーシヨン領域（導電変調型MOSデバイスのボデイ領域）に流れる電流も有効なソース電流となるため、接合分離構造内でも、無効電流のないデバイスとして動作する。
〔実施例〕
　以下、本発明の実施例を図面により詳細に説明する。
　第１図は、本発明の第１の実施例の半導体装置である。本半導体装置の製造方法は以下のようになる。すなわち、Ｐ型基板２の上にＮ型エピタキシヤル層４を形成し、Ｐ型アイソレーシヨン拡散層５を形成する。次に、Ｐ型拡散層６を拡散し、ゲート酸化膜を形成後、多結晶シリコン層７をデポジシヨンし、ゲートを作る。その後、この多結晶シリコンゲートをマスクにして、Ｐ型拡散層８とＮ型拡散層10を形成する。最後にＰ型拡散層11を形成し、コンタクトホトエツチング工程終了後にアルミニウム電極13を形成する。
　本発明の半導体装置は、従来のソース接地型横型MOSトランジスタのドレイン領域内に、ドレイン領域とは反対導電型のアノード領域を設けた構造となつており、ソース端子S,ゲート端子G,ドレイン端子D,アノード端子Ａからなる導電変調型デバイスとなつている。Ｎ型ドレイン領域は、Ｐ形アイソレーシヨン領域と兼用して用いられているボデイ領域2,5,8に囲まれたソース接地構造となつているため、アノード領域からドレイン領域に注入されたホールが基板２に達しても、ソース電流として有効な電流となる。なお、Ｎ型拡散層６は、アノード・ソース間のパンチスルー耐圧向上と、アノードからのホールの注入量を抑制するために設けたもので、Ｎ型エピタキシヤル層４の濃度が低い場合に必要となる。」(第２頁右上欄第16行〜同頁右下欄第11行)
　「第７図は、本発明の第６の実施例を示す回路図である。本実施例では、通常のトーテム・ポール型出力回路の電流吸入用MOSトランジスタと、電流掃出用MOSトランジスタのゲート保護ダイオードを融合した部分をＮチヤネル導電変調型MOSデバイスM1で置き変えている。このため、従来の回路に比べ、回路の占有面積低減と電流吸込能力向上を図れる。導電変調型MOSデバイスM1としては、本発明の第１図から第５図に示したソース接地形の導電変調形MOSトランジスタを使用できる。」(第３頁右上欄第４〜14行)
「・・・・本実施例の回路は、EL（エレクトロルミネセンス）デイスプレイやプラズマデイスプレイ等のマトリツクス状負荷の行駆動回路や列駆動回路に適用することが可能である。」(第３頁右下欄第11〜14行)
　これらの記載より、引用例１には、
「プラズマディスプレイ等のマトリックス状負荷の行駆動回路または列駆動回路に適用されるトーテム・ポール型出力回路において、前記トーテム・ポール型出力回路が接合分離構造内に形成され、前記トーテム・ポール型出力回路の電流掃出用ＭＯＳトランジスタがＮチャネル導電変調型ＭＯＳデバイスである出力回路」
が記載されている。
　
文献２：特開平２−１７７４５４号公報
　平成１４年　７月１５日付け拒絶理由通知に引用された本願の出願日前の平成２年７月１０日に頒布された特開平２−１７７４５４号公報（以下、引用例２という。）には、第１Ａ図ないし第１Ｊ図、及び第２図とともに、次のとおり記載されている。
「・・・このパワー集積回路においては、確実な絶縁分離を得るために、各素子間の分離を絶縁体で行なう、いわゆる誘電体分離法を採用することが望ましい。それは、誘電体分離法がｐ−ｎ接合分離法と比較して、(1)漏れ電流を小さくすることができる；（２）耐圧をある程度以上大きくすることができる；（３）電圧印加の極性を考慮する必要がない、等の利点を有するためである。また、理想的な誘電体分離は各素子を電極接続部を除いて絶縁体で完全に包みこむことで達成される。」(第１頁右下欄第20行〜第２頁左上欄第10行)
「・・・その後例えばクラス１００以下の清浄な雰囲気中で、実質的に異物が混入しないように、これらの両シリコン基板１及び７の鏡面同士を密着させて、接着する。更に、この接着したシリコン基板１及び７を少量の酸素を含む窒素中で１１００℃、２時間の熱処理を行なって、２枚のシリコン基板１及び７を完全に一体化する。次に、強固に一体化したシリコン単結晶基板１の裏面より研磨、エッチング等で、前記凹所３中に形成したシリコン単結晶層４が露出するまで平坦化し、鏡面に仕上げる。その上に、シリコン酸化膜８を形成し、シリコン単結晶基板１とシリコン単結晶４の界面９上のシリコン酸化膜８の部分をフォトエッチングで選択的に取り除く（第１Ｅ図）。このようにパターニングしたシリコン酸化膜８をマスクとして公知の異方性エッチングにより、シリコン基板７と前記シリコン単結晶基板１の間にある絶縁膜６に達するまで、Ｖ字型の溝１０を形成した（第１Ｆ図）。次に、Ｖ字型の溝１０の側壁にボロンを不純物拡散することにより、ｐ＋型の高濃度拡散層１１を形成し、さらに横方向の絶縁分離のためのシリコン酸化膜１２を１μｍ形成した（第１Ｇ図）。そして、この絶縁分離のためのシリコン酸化膜１２を形成したＶ字型の溝１０が完全に埋め込まれるまで多結晶シリコン層１３を堆積し（第１Ｈ図）、研磨、エッチング等の平坦化処理を行なって、絶縁膜で完全に包み込まれた、誘電体分離基板を得た（第１Ｉ図）。この誘電体分離基板はボロンを２×１０14ｃｍ-3含む低不純物濃度のＰ−型の島領域１４とボロンを１×１０16ｃｍ-3含む高不純物濃度のｐ＋型の島領域１５をもつ。
　第１Ｊ図は、上記の方法で製造した誘電体分離基板に半導体素子を形成したもので、本発明の誘電体分離型半導体装置の一実施例を示す断面図である。低不純物濃度のＰ−型の島領域１４に高耐圧横型ゲート型バイポーラトランジスタＴ1が、また高不純物濃度のｐ＋型の島領域１５に低耐圧素子として２つのｎｐｎトランジスタＴ2及びＴ3を設けている。このｎｐｎトランジスタＴ2及びＴ3同士はジャンクション分離されている。」(第４頁右上欄第14行〜同頁右下欄第14行)
　「ｐ型の第１の半導体基板に形成した凹所にｎ型のシリコンをエピタキシャル成長させるか、あるいは第１の半導体基板としてをｎ型を用いて、この上に形成した凹所にｐ型のシリコンをエピタキシャル成長させれば、第２図に示すように、ｎ型シリコンの島領域２１とｐ型シリコンの島領域２２が形成される。これらの島領域２１と２２は、第１の半導体基板に形成した凹所に成長させたシリコンと第１の半導体基板の界面に設けた分離溝２３の側面に設けられたシリコン酸化膜２４により絶縁分離されている。分離溝２３はポリシリコン２５で埋められている。この分離溝２３はリアクティブイオンエッチングで掘られたトレンチ溝である。ｎ型シリコンの島領域２１にはｐチャンネル横型絶縁ゲート型バイポーラトランジスタが、ｐ型シリコンの島領域２２にはｎチャンネル横型絶縁ゲート型バイポーラトランジスタが作られている。」(第５頁左上欄第13行〜同頁右上欄第10行)
　
文献３：
　平成１４年　７月１５日付け拒絶理由通知に引用された本願の出願日前の平成３年１２月２日に頒布された特開平３−２６９５６８号公報（以下、引用例３という。）には、第４図、第６図及び第８図とともに次のとおり記載されている。
「［概要］
　ＡＣプラズマディスプレイ表示装置に係り、特にＸＹマトリクス形のＡＣプラズマディスプレイ表示装置に関し、」(第１頁右下欄第18行〜第２頁左上欄第１行)
「第４図にＡＣプラズマディスプレイパネル（以下、ＰＤＰと略記する）を用いた従来の表示装置の概要を示す。この装置は、大別して表示駆動ユニット１０１と、この表示駆動ユニット１０１を制御する表示制御ユニット１０２とからなる。
　表示制御ユニット１０２のインターフェース回路１０３にアドレスデータ制御信号が入力されると、表示アドレスバッファ１０４を介して表示駆動ユニット１０１のＹ駆動回路１０５に与えられる。Ｙ駆動回路１０５はアドレスデータによりＹマトリクス回路１０６を介して指定されるＰＤＰ１０７の複数（例えば、４００本）のＹ電極１０８を駆動する。ＰＤＰ１０７はＸ、Ｙ電極を備えた対向基板（ガラス）間に放電ガスを封入したもので、各基板Ｘ、Ｙ電極層と誘電体層が積層されていて、壁電荷を利用して発光表示が行われる公知のＡＣ形ＰＤＰである。一方、インターフェース回路１０３に入力されたアドレスデータ制御信号により表示制御ユニット１０２の表示制御回路１０９は表示駆動パルス発生器１１０をして表示駆動ユニット１０１のＸ駆動回路１１１に表示駆動パルスを供給せしめる。Ｘ駆動回路１１１はＸマトリクス回路１１２を介して指定されるＰＤＰ１０７の複数（例えば、６００本）のＸ電極１１３を駆動する。」(第２頁右上欄第９行〜同２頁左下欄第15行）
　「第６図に示すように、Ｙ電極をそれぞれＹ電極Ｙ1、Ｙ2とし、Ｘ電極をそれぞれＸ電極Ｘ1、Ｘ2として、各交点のＹ電極を放電セルＡ、Ｂ、Ｃ、Ｄとする。第７図は、Ｘ電極Ｘ1がデータ選択、Ｘ電極Ｘ2はデータ非選択、Ｙ電極Ｙ1はスキャン選択、Ｙ電極Ｙ2はスキャン非選択であるものとする。」(第３頁右上欄第20行〜同頁左下欄第６行)
「・・・ＡＣ型ＰＤＰにおいて、中間階調表示を行わせる場合がある。中間階調表示の方式としては各種の方法があるが、一般的な方法の１つとして１フレーム内の時間を分割して発光させる方法がある。第８図に、４ビット１６階調表示の例を示す。」(第３頁右下欄第２〜７行)
　
４、対比
　そこで、本願発明と引用例１に記載された発明(以下「引用例１発明」という。)とを対比すると、
　引用例１発明における「プラズマディスプレイ等のマトリックス状負荷の行駆動回路または列駆動回路に適用されるトーテム・ポール型出力回路」は、その製造方法に関する記載(第２頁左下欄第６〜16行)からみて、ＩＣとして形成されることは当業者にとって明らかであり、引用例１発明における「プラズマディスプレイ等のマトリックス状負荷の行駆動回路または列駆動回路に適用されるトーテム・ポール型出力回路」は、本願発明における「ＡＣ型プラズマディスプレイの走査側を駆動する多段ビットのＩＣにおいて、」当該ＩＣが用いられている技術と同じＩＣ技術の一種である「プラズマディスプレイを駆動するＩＣ」に相当するものである。引用例１の第７図を参照すると、引用例１発明における「電流掃出用ＭＯＳトランジスタ」は、出力端子のＧＮＤ側に設けられており、本願発明における「出力段の下アーム側デバイス」に相当し、引用例１発明における「Ｎチャネル導電変調型ＭＯＳデバイス」は、引用例１の第１図及び製造方法の記載された「Ｐ型拡散層６を拡散し、ゲート酸化膜を形成後、多結晶シリコン層７をデポジシヨンし、ゲートを作る。その後、この多結晶シリコンゲートをマスクにして、Ｐ型拡散層８とＮ型拡散層10を形成する。」(第２頁左下欄第10〜14行)によれば、いわゆるＭＯＳゲートを備えたデバイスであり、「導電変調デバイスとなっている。」(第２頁右下欄第１〜２行)という記載によれば、バイポーラデバイスの一種であることが当業者にとって明らかであるから、引用例１発明における「Ｎチャネル導電変調型ＭＯＳデバイス」は、本願発明における「ＭＯＳゲートを有するバイポーラデバイス」に相当する。
　そして、引用例１発明における「出力回路」が、その製造法によれば、ＩＣとして形成されるものであること、及び、「プラズマディスプレイ等のマトリックス状負荷の行駆動回路または列駆動回路に適用される」ことから見れば、プラズマディスプレイを駆動するためのＩＣ回路であることが明らかであるから、引用例１発明における「出力回路」は、本願発明における「プラズマディスプレイ駆動用ＩＣ」に相当するものである。
　よって、本願発明と引用例１発明は、
「プラズマディスプレイを駆動するＩＣにおいて、前記ＩＣが、出力段の下アーム側デバイスがＭＯＳゲートを有するバイポーラデバイスであることを特徴とするプラズマディスプレイ駆動用ＩＣ。」
である点で一致し、以下の点で相違する。
　
［相違点１］
　本願発明では、プラズマディスプレイ駆動用ＩＣが特に「ＡＣ型プラズマディスプレイの走査側を駆動する多段ビットのＩＣ」に特定されているのに対して、引用例１発明においては「プラズマディスプレイ等のマトリックス状負荷の行駆動回路または列駆動回路に適用される」ものである点
　
［相違点２］
　本願発明では、「ＩＣが、ドライエッチングにより誘電体分離溝を形成したＳＯＩ基板からなる誘電体分離半導体基板上に形成されて」いるのに対して、引用例１発明では、プラズマディスプレイを駆動する回路が「接合分離構造内に形成されて」いる点
　
５、判断
　上記相違点について以下に検討する。
［相違点１について］
　引用例３に記載された「４ビット１６階調表示」を行う「ＡＣプラズマディスプレイパネル」の「Ｘ駆動回路」、「Ｙ駆動回路」は、本願発明における「ＡＣ型プラズマディスプレイ駆動用ＩＣ」と同じ方式のプラズマディスプレイを駆動する回路であるから、「Ｘ駆動回路」、「Ｙ駆動回路」のいずれか一方が走査側を駆動する多段ビットの回路であることは明らかであり、「４ビット１６階調表示」を行う「ＡＣプラズマディスプレイパネル」自体が本願出願当時においてよく知られていたものであるから、引用例１発明における「プラズマディスプレイ等のマトリックス状負荷の行駆動回路または列駆動回路に適用されるトーテム・ポール型出力回路」を、特に、引用例３に記載された「４ビット１６階調表示」を行う「ＡＣプラズマディスプレイパネル」の「Ｘ駆動回路」又は「Ｙ駆動回路」とすることは、引用例１に記載された「プラズマディスプレイ等のマトリックス状負荷の行駆動回路または列駆動回路に適用されるトーテム・ポール型出力回路」が、行、列いずれの駆動回路にも適用可能であることを考慮すると、当業者が適宜なし得た事項である。
　
［相違点２について］
　引用例２には、「誘電体分離基板に半導体素子」として形成された「高耐圧横型ゲート型バイポーラトランジスタ」を備えた「パワー集積回路」において、「シリコン基板１及び７の鏡面同士を密着させて、接着」し、「２枚のシリコン基板１及び７を完全に一体化」した上で、「シリコン酸化膜８をマスクとして公知の異方性エッチングにより、シリコン基板７と前記シリコン単結晶基板１の間にある絶縁膜６に達するまで、Ｖ字型の溝１０を形成」、「この絶縁分離のためのシリコン酸化膜１２を形成したＶ字型の溝１０が完全に埋め込まれるまで多結晶シリコン層１３を堆積し（第１Ｈ図）」、「絶縁膜で完全に包み込まれた、誘電体分離基板」を得ることが記載されており(第４頁右上欄第16行〜同頁右下欄第１行)、また、別の実施例では、「分離溝２３はリアクティブイオンエッチングで掘られたトレンチ溝である。」と記載されており(第５頁右上欄第４〜５行)、ドライエッチングの一種であるリアクティブイオンエッチングを用いてＳＯＩ基板上に分離溝を作ることも可能であることが当業者にとっては自明であるから、引用例２には、「ドライエッチングにより誘電体分離溝を形成したＳＯＩ基板からなる誘電体分離半導体基板上に」、引用例１発明における「Ｎチャネル型導電変調型ＭＯＳデバイス」に相当する「高耐圧横型ゲート型バイポーラトランジスタ」を形成することが記載されている。一方、引用例１には、第２頁右下欄第２〜７行に記載されたように、接合分離基板に「ＭＯＳゲートを有するバイポーラデバイス」を形成することを発明の前提としてはいるが、出力段の下アーム側デバイスに相当する「電流掃出用ＭＯＳトランジタ」を「ＭＯＳゲートを有するバイポーラデバイス」に置き換えることは、接合分離、誘電体分離のいずれの基板構造を採用しても、技術的に可能であることは、当業者にとって自明であり、特に、引用例２の第２頁左上欄第４〜７行に記載されているように、一般的に誘電体分離は、個々の素子領域を完全に分離するので、回路設計に自由度が高いことも知られているので、引用例２に記載された様々な誘電体分離構造の有利な点を考慮して、出力段の下アーム側デバイスをＭＯＳゲートを有するバイポーラデバイスに採用する際に、誘電体分離法を用いることは当業者が適宜なし得た事項である。
　
　よって、本願発明は、上記引用例１、２及び３に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、本願発明は、特許法第２９条第２項の規定により特許を受けることができない。
　
６、むすび
　以上のとおりであるから、請求項２及び３に係る発明について検討するまでもなく、本願は拒絶されるべきものである。
　よって、結論のとおり審決する。