【手続補正書】
【提出日】平成29年12月28日(2017.12.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
点火コイル（１０）の一次巻線（１１）に接続されるスイッチング素子（２０）と、
該スイッチング素子の動作制御をする制御回路部（３）と、
該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子（４）とを備え、
上記スイッチング素子と上記保護素子とを同一の半導体チップ（２）に形成してあり、
上記保護素子として、抵抗からなり、直流電源（１３）から上記制御回路部への電流経路（８）上に配された保護抵抗（４R）を備え、
上記保護抵抗に、該保護抵抗の絶縁耐圧よりも低い降伏電圧を有する抵抗保護用ツェナーダイオード（５）が並列接続しており、該抵抗保護用ツェナーダイオードは、上記スイッチング素子及び上記保護抵抗と共に上記半導体チップに形成されている、イグナイタ（１）。
【請求項２】
点火コイル（１０）の一次巻線（１１）に接続されるスイッチング素子（２０）と、
該スイッチング素子の動作制御をする制御回路部（３）と、
該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子（４）とを備え、
上記スイッチング素子と上記保護素子とを同一の半導体チップ（２）に形成してあり、
上記保護素子として、抵抗からなり、直流電源（１３）から上記制御回路部への電流経路（８）上に配された保護抵抗（４R）を備え、
上記スイッチング素子はＩＧＢＴ（２０ｉ）であり、上記半導体チップは、素子分離用のフィールド酸化膜（２２）を備え、上記ＩＧＢＴのゲート電極（２３）及び上記保護抵抗はポリシリコンからなり、上記保護抵抗は上記フィールド酸化膜上に形成されており、
上記保護抵抗に、該保護抵抗の絶縁耐圧よりも低い降伏電圧を有する抵抗保護用ツェナーダイオードが並列接続しており、該抵抗保護用ツェナーダイオードは上記ポリシリコンからなり、かつ上記フィールド酸化膜上において上記保護抵抗に隣接する位置に形成されている、イグナイタ。
【請求項３】
点火コイル（１０）の一次巻線（１１）に接続されるスイッチング素子（２０）と、
該スイッチング素子の動作制御をする制御回路部（３）と、
該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子（４）とを備え、
上記スイッチング素子と上記保護素子とを同一の半導体チップ（２）に形成してあり、
上記保護素子として、抵抗からなり、直流電源（１３）から上記制御回路部への電流経路（８）上に配された保護抵抗（４R）を備え、
上記半導体チップを搭載した半導体チップ用リードフレーム（７ｓ）と、上記制御回路部を搭載した制御回路用リードフレーム（７ｃ）とをさらに備え、上記半導体チップ用リードフレームは上記制御回路用リードフレームよりも厚く形成されている、イグナイタ。
【請求項４】
点火コイル（１０）の一次巻線（１１）に接続されるスイッチング素子（２０）と、
該スイッチング素子の動作制御をする制御回路部（３）と、
該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子（４）とを備え、
上記スイッチング素子と上記保護素子とを同一の半導体チップ（２）に形成してあり、
上記保護素子として、上記制御回路部に加わる電圧を一定に保持する保護ツェナーダイオード（４Z）を備え、
直流電源から上記半導体チップに加えられる印加電圧（ＶS）を検出するための電圧検出用抵抗（６）と、上記印加電圧が予め定められた値より高くなった場合に上記スイッチング素子を強制的にオフする過電圧保護回路（３１）とを備える、イグナイタ。
【請求項５】
上記保護素子として、抵抗からなり、直流電源（１３）から上記制御回路部への電流経路（８）上に配された保護抵抗（４R）をさらに備える、請求項４に記載のイグナイタ。
【請求項６】
上記直流電源に並列接続されるコンデンサ（１６）を備える、請求項１、２、３、５のいずれか一項に記載のイグナイタ。
【請求項７】
上記スイッチング素子はＩＧＢＴ（２０ｉ）であり、上記半導体チップは、素子分離用のフィールド酸化膜（２２）を備え、上記ＩＧＢＴのゲート電極（２３）及び上記保護抵抗はポリシリコンからなり、上記保護抵抗は上記フィールド酸化膜上に形成されている、請求項１又は３に記載のイグナイタ。
【請求項８】
上記スイッチング素子はＩＧＢＴであり、上記半導体チップは、素子分離用のフィールド酸化膜を備え、上記ＩＧＢＴのゲート電極及び上記保護ツェナーダイオードはポリシリコンからなり、上記保護ツェナーダイオードは上記フィールド酸化膜上に形成されている、請求項４に記載のイグナイタ。
【請求項９】
上記半導体チップは、グランドに接続されたチップ内接地部（２８）を備え、上記保護ツェナーダイオードの低電位側端子（４８）を上記チップ内接地部に電気接続してある、請求項４又は８に記載のイグナイタ。
【請求項１０】
上記制御回路部は、グランドに接続された制御回路内接地部（３６）を備え、上記保護ツェナーダイオードの低電位側端子を上記制御回路内接地部に電気接続してある、請求項４又は８に記載のイグナイタ。
【請求項１１】
上記電圧検出用抵抗は上記半導体チップに形成されている、請求項４、８〜１０のいずれか一項に記載のイグナイタ。
【請求項１２】
上記電圧検出用抵抗は、上記半導体チップとは別体に設けられている、請求項４、８〜１０のいずれか一項に記載のイグナイタ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明の第１の態様は、点火コイル（１０）の一次巻線（１１）に接続されるスイッチング素子（２０）と、
該スイッチング素子の動作制御をする制御回路部（３）と、
該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子（４）とを備え、
上記スイッチング素子と上記保護素子とを同一の半導体チップ（２）に形成してあり、
上記保護素子として、抵抗からなり、直流電源（１３）から上記制御回路部への電流経路（８）上に配された保護抵抗（４R）を備え、
上記保護抵抗に、該保護抵抗の絶縁耐圧よりも低い降伏電圧を有する抵抗保護用ツェナーダイオード（５）が並列接続しており、該抵抗保護用ツェナーダイオードは、上記スイッチング素子及び上記保護抵抗と共に上記半導体チップに形成されている、イグナイタ（１）にある。
また、本発明の第２の態様は、点火コイル（１０）の一次巻線（１１）に接続されるスイッチング素子（２０）と、
該スイッチング素子の動作制御をする制御回路部（３）と、
該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子（４）とを備え、
上記スイッチング素子と上記保護素子とを同一の半導体チップ（２）に形成してあり、
上記保護素子として、抵抗からなり、直流電源（１３）から上記制御回路部への電流経路（８）上に配された保護抵抗（４R）を備え、
上記スイッチング素子はＩＧＢＴ（２０ｉ）であり、上記半導体チップは、素子分離用のフィールド酸化膜（２２）を備え、上記ＩＧＢＴのゲート電極（２３）及び上記保護抵抗はポリシリコンからなり、上記保護抵抗は上記フィールド酸化膜上に形成されており、
上記保護抵抗に、該保護抵抗の絶縁耐圧よりも低い降伏電圧を有する抵抗保護用ツェナーダイオードが並列接続しており、該抵抗保護用ツェナーダイオードは上記ポリシリコンからなり、かつ上記フィールド酸化膜上において上記保護抵抗に隣接する位置に形成されている、イグナイタにある。
また、本発明の第３の態様は、点火コイル（１０）の一次巻線（１１）に接続されるスイッチング素子（２０）と、
該スイッチング素子の動作制御をする制御回路部（３）と、
該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子（４）とを備え、
上記スイッチング素子と上記保護素子とを同一の半導体チップ（２）に形成してあり、
上記保護素子として、抵抗からなり、直流電源（１３）から上記制御回路部への電流経路（８）上に配された保護抵抗（４R）を備え、
上記半導体チップを搭載した半導体チップ用リードフレーム（７ｓ）と、上記制御回路部を搭載した制御回路用リードフレーム（７ｃ）とをさらに備え、上記半導体チップ用リードフレームは上記制御回路用リードフレームよりも厚く形成されている、イグナイタにある。
また、本発明の第４の態様は、点火コイル（１０）の一次巻線（１１）に接続されるスイッチング素子（２０）と、
該スイッチング素子の動作制御をする制御回路部（３）と、
該制御回路部に電気接続し、該制御回路部を電気的に保護する保護素子（４）とを備え、
上記スイッチング素子と上記保護素子とを同一の半導体チップ（２）に形成してあり、
上記保護素子として、上記制御回路部に加わる電圧を一定に保持する保護ツェナーダイオード（４Z）を備え、
直流電源から上記半導体チップに加えられる印加電圧（ＶS）を検出するための電圧検出用抵抗（６）と、上記印加電圧が予め定められた値より高くなった場合に上記スイッチング素子を強制的にオフする過電圧保護回路（３１）とを備える、イグナイタにある。