【事件の表示】
　平成　４年特許願第１９４０００号「半導体素子」拒絶査定不服審判事件〔平成　６年　２月１８日出願公開、特開平　６−　４５３２５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成４年７月２１日の出願であって、平成１３年１１月１４日付けで拒絶査定がなされ、これに対し、同年１２月２６日に拒絶査定に対する審判請求がなされ、その後、当審による平成１５年７月１４日付けで拒絶理由が通知され、その指定期間内である平成１５年９月９日付けで意見書及び補正書が提出されている。
　
２．本願の発明
　本願請求項１、２に係る発明は、平成１５年９月９日付け手続補正書によって補正された明細書の特許請求の範囲の請求項１、２に記載された次のとおりのものである。
　「【請求項１】　素子分離領域と素子形成領域が形成され、該素子形成領域上にはゲート酸化膜が形成され、前記素子分離領域及びゲート酸化膜上に配置される多結晶シリコン配線を有する半導体素子において、
　前記素子分離領域上の前記多結晶シリコン配線は、一端が前記素子形成領域上に形成され、他端が前記素子形成領域とは離間されて形成されており、この一端及び他端においてコンタクトを介して上層メタル配線と電気的に接続され、かつ、前記多結晶シリコン配線の面積が前記ゲート酸化膜上の電極配線の面積の１００倍以下になるように形成することを特徴とする半導体素子。
　　【請求項２】　素子分離領域と素子形成領域が形成され、該素子形成領域上にはゲート酸化膜が形成され、前記素子分離領域上に配置される多結晶シリコン配線を有する半導体素子において、
　前記多結晶シリコン配線は一端が前記素子形成領域近傍に形成され、他端が前記素子形成領域とは離間されて形成されており、この一端及び他端においてコンタクトを介して上層メタル配線と電気的に接続され、かつ、前記多結晶シリコン配線の一端と素子分離領域端との設計寸法間隔をゲート電極配線のパターニングの際の合わせずれも考慮して０．７μｍ以上になるように形成することを特徴とする半導体素子。」
　
３．拒絶理由通知の概要
　平成１５年７月１４日付けの拒絶理由の概要は、次のとおりである。
「１．本件出願の下記の請求項に係る発明は、その出願前日本国内または外国において頒布された下記の刊行物に記載された発明であるから、特許法第２９条第１項第３号に該当し、特許を受けることができない。
２．この出願の下記の請求項に係る発明は、その出願前日本国内において頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の属する技術の分野における通常の知識を有する者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
３．この出願は、明細書の記載が下記の点で、特許法第３６条第４項、第５項及び第６項に規定する要件を満たしていない。
　
　　　　　　　　　　　　　　　　　記
　
・理由１
・請求項１
・刊行物２
・備考
　請求項１は、「前記素子分離領域上の電極配線の面積が前記ゲート酸化膜上の電極配線の面積の１００倍以下になるように形成すること」を特徴としているが、刊行物２には、前記素子分離領域上の電極配線の面積（ＳＬ）とゲート酸化膜上の電極配線の面積（ＳＧ）の関係に相当するＳＬ／ＳＧを「２２」以下とすることが記載されており、請求項１の数値範囲内のものである。
　
・理由１
・請求項２
・刊行物１
・備考
　刊行物１の、例えば、第１頁右下欄第１０〜１５行の記載、第２頁左上欄第４〜１１行の記載、第２図の記載に注意のこと。
　刊行物１には、第２図に示すように、活性領域に対して充分な合わせ余裕Ａをとる必要がある旨が記載されており、請求項２の「０．７μｍ以上になるように形成すること」が、「・・・以上」の意味として無限大まで可能であることから、数値が一致する部分を有している蓋然性が高いものと認められる。
　
・理由２
・請求項１
・刊行物１、２
・備考
　請求項１は、「前記素子分離領域上の電極配線の面積が前記ゲート酸化膜上の電極配線の面積の１００倍以下になるように形成すること」を特徴としているが、刊行物１には、前記素子分離領域上の電極配線の面積が前記ゲート酸化膜上の電極配線の面積の１０００倍〜１００００倍以下になるように形成することに相当する記載が認められ、刊行物２には、前記素子分離領域上の電極配線の面積（ＳＬ）とゲート酸化膜上の電極配線の面積（ＳＧ）の関係に相当するＳＬ／ＳＧを「２２」（倍）以下とすることが記載されている。
　してみると、請求項１に記載の上記「１００倍以下」という数値は、刊行物１に示唆されている数値と刊行物２に記載されている数値の間の値であり、素子分離領域の絶縁膜の厚さ、ゲート酸化膜の厚さ等を考慮して、当業者が適宜設定できた程度のものと認められる。
　
・理由２
・請求項２
・刊行物１
・備考
　刊行物１の、例えば、第１頁右下欄第１０〜１５行の記載、第２頁左上欄第４〜１１行の記載、第２図の記載に注意のこと。
　刊行物１には、第２図に示すように、活性領域に対して充分な合わせ余裕Ａをとる必要がある旨が記載されており、請求項２に記載の「０．７μｍ以上になるように形成すること」が、「・・・以上」の意味として無限大まで可能であることから、数値が一致する部分を有しているものと認められる。
　また、パターニングの際の合わせずれは、露光装置等の精度に左右されるものであり、当業者の設計事項と認められるので、請求項２に記載の「０．７μｍ以上」という数値は、上記設計事項であるパターニングの際の合わせずれやゲート酸化膜の厚さ等を考慮して、当業者が適宜設定できた程度のことと認められる。
　
・理由３
ａ．請求項１に記載の、前記素子分離領域上の電極配線の面積が前記ゲート酸化膜上の電極配線の面積の１００倍以下になるように形成することとなる根拠を示す図３及びこの図に関する明細書中の記載において、素子の各種の条件（例えば、素子分離領域の絶縁膜の厚さ、ゲート酸化膜の厚さ、チャージアップ電圧の値等）が不明りょうであり、どのような条件の場合に上記の１００倍以下となるのかわからない（あらゆる条件の場合にすべて上記の１００倍以下となるとは考えにくい）。そして、結果的に、請求項１の記載も不明りょうとなっている。
ｂ．請求項１に記載の、「前記素子分離領域上の電極配線の面積が前記ゲート酸化膜上の電極配線の面積の１００倍以下になるように形成すること」は、０倍に近い小さな数値（例えば、０．００１倍）もその数値範囲に属していることになり、このような小さな数値の例は、実施例に記載されておらず、実際の半導体素子としての下限の値が、不明りょうと認められる。
　（なお、上記の数値が小さい場合には、ゲート絶縁膜の上部に形成される一般的なゲート電極のほとんどが、請求項１の技術範囲に入ってしまうおそれがある。）
ｃ．請求項２には、「電極配線」という記載があるが、この配線は電極とは関係がないため、その用語が不明りょうと認められる。
　（なお、用語を変更することにより、請求項１と請求項２とは、その主要部を同一とする発明ではなくなるおそれがあるので、特許法第３７条の要件についても、検討してください。）
ｄ．図６においては、素子の各種の条件（例えば、素子分離領域の絶縁膜の厚さ、ゲート酸化膜の厚さ、チャージアップ電圧の値等）が不明りょうであり、どのような条件の場合に素子分離領域上の多結晶シリコン配線と素子形成領域との間隔は０．１μｍよりも小さいと、ショート率が高くなるのかわからない（あらゆる条件の場合にすべて上記の間隔は０．１μｍよりも小さいと、ショート率が高くなるとは考えにくい）。
　
＜引用刊行物一覧＞
１．特開昭６１−３４９７６号公報
２．特開昭６１−１０４６６６号公報」
　
４．当審の判断
〔特許法第３６条第４項について〕
　本願の請求項１には、「前記多結晶シリコン配線の面積が前記ゲート酸化膜上の電極配線の面積の１００倍以下になるように形成する」と記載されているものの、素子分離領域の膜厚及び誘電率、ゲート酸化膜の膜厚及び誘電率、チャージアップ電圧の値等、その他の条件について何ら規定されていない。
　また、本願の発明の詳細な説明には、図２、３とともに、以下のとおり記載されている。
　「【００２０】
　その後、多結晶シリコンを成長させ、通常のホトリソエッチング技術を用いて、ゲート電極配線としての多結晶シリコンを所望の形状になるようパターニングして、多結晶シリコン配線５を形成する。この時、多結晶シリコン配線５がアクティブ領域３を含むので、図２に示すように、フィールド酸化膜２上の多結晶シリコン配線５の面積９が、ゲート酸化膜４上の多結晶シリコン配線５の面積１０の１００倍以下となるように形成する。ここで、７はコンタクト部、８はメタル配線である。
　　　【００２１】
　通常は、上記多結晶シリコン配線は、容量又はメタル配線下層の配線として用いる面積が２５０μｍ2 以上のゲート電極配線として用いる場合が多い。
　　　【００２２】
　図３は多結晶シリコン配線の素子分離領域上と素子形成領域上の面積比に対するゲート酸化膜の破壊（ショート）率を示す図であり、この図から明らかなように、２００倍を越える辺りから、ショートが発生している。ここではプロセス上の余裕を考慮して、１００倍を基準値として設定する。」
　「【００３１】
　【発明の効果】
　以上、詳細に説明したように、本発明によれば、素子分離領域に配線する際、その配線が素子形成領域に達する場合は、素子分離領域とゲート酸化膜上の配線の面積の比を１００倍以下とし・・・たので、工程中での配線（多結晶シリコン）のチャージアップによる基板とのショートを防ぐことができる。」
　ここで、ゲート酸化膜の破壊（ショート）率は、多結晶シリコン配線の素子分離領域上と素子形成領域上の面積比だけでなく、素子分離領域の膜厚及び誘電率、ゲート酸化膜の膜厚及び誘電率、チャージアップ電圧の値等にも依存するものであるが、発明の詳細な説明には、上記面積比以外の条件について何ら記載されておらず、また、上記面積比を規定するだけでは、必ずしも工程中での配線（多結晶シリコン）のチャージアップによる基板とのショートを防ぐことができるとはいえない。
　よって、本願の発明の詳細な説明には、上記面積比以外の条件について規定されていない請求項１に係る発明について、当業者が容易にその実施をすることができる程度に、その発明の目的、構成、効果が記載されているとはいえない。
　
　本願の請求項２には、「前記多結晶シリコン配線の一端と素子分離領域端との設計寸法間隔をゲート電極配線のパターニングの際の合わせずれも考慮して０．７μｍ以上になるように形成する」と記載されているものの、素子分離領域の膜厚及び誘電率、ゲート酸化膜の膜厚及び誘電率、チャージアップ電圧の値等、その他の条件について何ら規定されていない。
　また、本願の発明の詳細な説明には、図６、７とともに、以下のとおり記載されている。
「【００２６】
　なお、図６に示すように、シリコン基板上に実際に素子を形成した場合、素子分離領域上の多結晶シリコン配線と素子形成領域との間隔は０．１μｍよりも小さいと、ショート率が高く、それ以上の間隔であれば、ショートは生じないことがわかる。
　　　【００２７】
　しかし、実際の配線においては、ホトリソ工程での合わせズレを考慮しなければならない。
　　　【００２８】
　そこで、図７に示すように、回路設計の際に、多結晶シリコン配線と素子形成領域のゲート酸化膜の間隔を、０．７μｍ以上とすれば、ホトリソ工程での合わせズレが生じても、素子分離領域上の多結晶シリコン配線が、素子形成領域から０．１μｍ以内に形成されることはなくなり、ショートが生じることがない。」
「【００３１】
　【発明の効果】
　以上、詳細に説明したように、本発明によれば、素子分離領域に配線する際、・・・配線が素子形成領域に達しない場合には、配線と素子分離領域端の間隔を、０．７μｍ以上とするようにしたので、工程中での配線（多結晶シリコン）のチャージアップによる基板とのショートを防ぐことができる。」
　ここで、ゲート酸化膜のショート率は、多結晶シリコン配線の一端と素子分離領域端との設計寸法間隔だけでなく、素子分離領域の膜厚及び誘電率、ゲート酸化膜の膜厚及び誘電率、チャージアップ電圧の値等にも依存するものであるが、発明の詳細な説明には、上記設計寸法間隔以外の条件について何ら記載されておらず、また、上記設計寸法間隔を規定するだけでは、必ずしも工程中での配線（多結晶シリコン）のチャージアップによる基板とのショートを防ぐことができるとはいえない。
　よって、本願の発明の詳細な説明には、上記設計寸法間隔以外の条件について規定されていない請求項２に係る発明について、当業者が容易にその実施をすることができる程度に、その発明の目的、構成、効果が記載されているとはいえない。
　
５．むすび
　以上のとおり、本願は、その発明の詳細な説明の記載が、特許法第３６条第４項に規定する要件を満たしていない。
　したがって、本願は、その他の理由について判断するまでもなく、拒絶すべきものである。
　よって、結論のとおり審決する。