(57)【要約】  ＬＳＩ１の上に発光素子アレイ２を搭載し、搭載された発光素子アレイ２を構成する２以上の発光素子２のうち、必要な発光素子２ａを残し、不要な発光素子２ａを除去することによって、ＬＳＩ１にランダムに配置されている複数の出力ポートに発光素子を一括して実装する。【特許請求の範囲】
【請求項１】
半導体集積回路に入出力される電気信号を光信号に変換する２以上の光素子が前記半導体集積回路に実装されてなる光素子一体型半導体集積回路であって、
前記２以上の光素子の高さが同一である光素子一体型半導体集積回路。
【請求項２】
半導体集積回路に入出力される電気信号を光信号に変換する２以上の光素子が前記半導体集積回路に実装されてなる光素子一体型半導体集積回路であって、
前記２以上の光素子は２以上の群に分けられており、同一の群に属する光素子同士の高さは同一であるが、異なる群に属する光素子同士の高さは異なる光素子一体型半導体集積回路。
【請求項３】
前記２以上の光素子の一部を前記半導体集積回路に固定している半田の融点と、他の光素子を前記半導体集積回路に固定している半田の融点とが異なる請求項１記載の光素子一体型半導体集積回路。
【請求項４】
前記２以上の光素子の一部を前記半導体集積回路に固定している半田の融点と、他の光素子を前記半導体集積回路に固定している半田の融点とが異なる請求項２記載の光素子一体型半導体集積回路。
【請求項５】
不規則に配列された２以上の電気信号出力ポートを有する半導体集積回路と、
前記半導体集積回路の各電気信号出力ポートに接続され、対応する電気信号出力ポートから出力された電気信号を光信号に変換して外部に出力する２以上の発光素子とを有し、
前記電気信号出力ポートに接続されている前記２以上の発光素子は、発光面の高さが互いに同一である光素子一体型半導体集積回路。
【請求項６】
不規則に配列された２以上の電気信号入力ポートを有する半導体集積回路と、
前記半導体集積回路の各電気信号入力ポートに接続され、外部から入力された光信号を電気信号に変換して対応する電気信号入力ポートへ出力する２以上の受光素子とを有し、
前記電気信号入力ポートに接続されている前記２以上の受光素子は、受光面の高さが互いに同一である光素子一体型半導体集積回路。
【請求項７】
不規則に配列された２以上の電気信号出力ポートと、電気信号入力ポートとを有する半導体集積回路と、
前記半導体集積回路の各電気信号出力ポートに接続され、対応する電気信号出力ポートから出力された電気信号を光信号に変換して外部に出力する２以上の発光素子と、
前記半導体集積回路の各電気信号入力ポートに接続され、外部から入力された光信号を電気信号に変換して対応する電気信号入力ポートへ出力する２以上の受光素子とを有し、
前記電気信号出力ポートに接続されている前記２以上の発光素子は、発光面の高さが互いに同一であり、前記電気信号入力ポートに接続されている前記２以上の受光素子は、受光面の高さが互いに同一である光素子一体型半導体集積回路。
【請求項８】
前記電気信号出力ポートに接続されている前記発光素子の前記発光面の高さと、前記電気信号入力ポートに接続されている前記受光素子の前記受光面の高さとが互いに同一である請求項７記載の光素子一体型半導体集積回路。
【請求項９】
前記発光素子を前記半導体集積回路に固定している半田の融点と、前記受光素子を前記半導体集積回路に固定している半田の融点とが異なる請求項７記載の光素子一体型半導体集積回路。
【請求項１０】
前記発光素子の少なくとも１つには、発光面から出射された光を収束せる光学素子が設けられている請求項５記載の光素子一体型半導体集積回路。
【請求項１１】
前記発光素子の少なくとも１つには、発光面から出射された光を収束せる光学素子が設けられている請求項７記載の光素子一体型半導体集積回路。
【請求項１２】
前記受光素子の少なくとも１つには、外部から入力された光を前記受光面に向けて収束させる光学素子が設けられている請求項６記載の光素子一体型半導体集積回路。
【請求項１３】
前記受光素子の少なくとも１つには、外部から入力された光を前記受光面に向けて収束させる光学素子が設けられている請求項７記載の光素子一体型半導体集積回路。
【請求項１４】
前記２以上の発光素子又は受光素子に共通の電極パターンを有する請求項５記載の光素子一体型半導体集積回路。
【請求項１５】
前記２以上の発光素子又は受光素子に共通の電極パターンを有する請求項６記載の光素子一体型半導体集積回路。
【請求項１６】
前記２以上の発光素子又は受光素子に共通の電極パターンを有する請求項７記載の光素子一体型半導体集積回路。
【請求項１７】
半導体集積回路に入出力される電気信号を光信号に変換する２以上の光素子が前記半導体集積回路に実装されてなる光素子一体型半導体集積回路の製造方法であって、
光素子アレイ中の必要な光素子にバンプを形成する工程と、
前記バンプを用いて前記光素子アレイを前記半導体集積回路に実装して、前記必要な光素子を前記半導体集積回路に接続させる工程と、
前記半導体集積回路に接続された前記必要な光素子を保護膜で被覆する工程と、
前記保護膜によって被覆されていない不必要な光素子を前記光素子アレイから除去する工程と、
前記保護膜を除去する工程と、
を有する光素子実装工程を含む光素子一体型半導体集積回路の製造方法。
【請求項１８】
半導体集積回路に入出力される電気信号を光信号に変換する２以上の光素子が前記半導体集積回路に実装されてなる光素子一体型半導体集積回路の製造方法であって、
光素子アレイ中の必要な光素子を保護膜で被覆する工程と、
前記保護膜によって被覆されていない不必要な光素子の機能部を除去する工程と、
前記保護膜を除去する工程と、
前記不必要な光素子の機能部が除去された前記光素子アレイを前記半導体集積回路に実装し、前記必要な光素子を前記半導体集積回路に接続させる工程と、
を有する光素子実装工程を含む光素子一体型半導体集積回路の製造方法。
【請求項１９】
半導体集積回路に入出力される電気信号を光信号に変換する２以上の光素子が前記半導体集積回路に実装されてなる光素子一体型半導体集積回路の製造方法であって、
光素子アレイ中の必要な光素子にバンプを形成する工程と、
前記バンプを用いて前記光素子アレイを前記半導体集積回路に実装して、前記必要な光素子を前記半導体集積回路に接続させる工程と、
前記半導体集積回路に接続された前記必要な光素子を保護膜で被覆する工程と、
前記保護膜によって被覆されていない不必要な光素子を前記光素子アレイから除去する工程と、
前記保護膜を除去する工程と、を有する第１の光素子実装工程と、
光素子アレイ中の必要な光素子を保護膜で被覆する工程と、
前記保護膜によって被覆されていない不必要な光素子の機能部を除去する工程と、
前記保護膜を除去する工程と、
前記不必要な光素子の機能部が除去された前記光素子アレイを前記半導体集積回路に実装し、前記必要な光素子を前記半導体集積回路に接続させる工程と、を有する第２の光素子実装工程と、
を含む光素子一体型半導体集積回路の製造方法。
【請求項２０】
前記第１又は第２の光素子実装工程のいずれか一方によって発光素子を前記半導体集積回路に実装し、他方の光素子実装工程によって受光素子を前記半導体集積回路に実装する請求項１９記載の光素子一体型半導体集積回路の製造方法。
【請求項２１】
前記素子基板をエッチングして薄膜化する工程を含む請求項１７記載の光素子一体型半導体集積回路の製造方法。
【請求項２２】
前記素子基板をエッチングして薄膜化する工程を含む請求項１８記載の光素子一体型半導体集積回路の製造方法。
【請求項２３】
前記素子基板をエッチングして薄膜化する工程を含む請求項１９記載の光素子一体型半導体集積回路の製造方法。
【請求項２４】
前記素子基板をエッチングしてレンズ化する工程を含む請求項１７記載の光素子一体型半導体集積回路の製造方法。
【請求項２５】
前記素子基板をエッチングしてレンズ化する工程を含む請求項１８記載の光素子一体型半導体集積回路の製造方法。
【請求項２６】
前記素子基板をエッチングしてレンズ化する工程を含む請求項１９記載の光素子一体型半導体集積回路の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体集積回路（以下、「ＬＳＩ」と呼ぶ場合もある）と、その製造方法に関するものである。
【背景技術】
【０００２】
ＬＳＩの処理速度の高速化はますます進展している。しかし、複数のＬＳＩ間を結ぶ電気配線の伝送能力には限界があると考えられている。そこで、高速伝送、長距離伝送が可能な上、電磁波ノイズの放射が少ないといった優位性を有する光信号を用いた伝送が注目されている。例えば、あるＬＳＩから出力された電気信号を光信号に変換して光配線で伝送し、他のＬＳＩに入力する前に電気信号に再変換すれば、電気信号のみを用いる場合に比べてより高速な伝送が可能になると考えられている。【０００３】
特開２０００１−３６１９７号公報には、電気配線によって接続された光素子とＬＳＩとが同一パッケージ内に集積された光電子集積素子が開示されている。この光電子集積素子では、ベースプレート上に電子集積素子ベアチップが固定され、そのベアチップに近接して配線手段を挟んで光素子が固定されている。ここで光素子は、面発光レーザアレイ、又は受光素子アレイであって、インナーリード上、又は電子集積素子に直接実装されている。また、電子集積素子の入出力ポートは、電子集積素子の周辺部にそれぞれ纏められており、入力ポートに対応して受光素子アレイが搭載され、出力ポートに対応して面発光レーザが搭載されている。より具体的には、電子集積素子に光素子が直接実装された形態では、光素子のパッドがそのパッドの配列に対応させた電子集積素子の入出力ポートに電気接続されている。また、電子集積素子と光素子とがインナーリードによって電気接続された形態では、電子集積素子が搭載されるパッドと、光素子アレイが搭載されるパッド（光素子アレイを搭載するために、光素子アレイのパッド配置に合わせてある）とを１対１で対応させたインナーリードを用いて電気接続している。【０００４】
特開２０００−３３２３０１号公報には、ＬＳＩの周辺部に纏められた複数の入力ポートに対応して受光素子アレイが配置され、複数の出力ポートに対応して発光素子アレイが配置された半導体装置が開示されている。また、特開２０００−３３２３０１号公報には、ＬＳＩ、発光素子、受光素子などを個別に平面的に並べて基板に実装していたために、ＬＳＩの入出力を光に変換する部分が大型化するといった課題を解決するとの目的が記載されている。さらに、ＬＳＩチップに受光素子アレイ及び発光素子アレイを直接実装することによって、ＬＳＩの入出力を光に変換する部分の小型化が可能であるとも記載されている。【０００５】
しかしながら、上記公報等に開示されている従来技術は、ＬＳＩの入出力ポートが該ＬＳＩの周辺部において一定方向に並んで配置されていることを前提とした技術である。従って、ＬＳＩの入出力ポートが複数存在し、しかも、それら入出力ポートがランダム（不規則）に配置されている場合には、１チャンネルの受光素子及び発光素子を目的の数だけ用意し、それら素子をＬＳＩの入出力ポートの位置に合わせて１つずつ実装しなくてはならない。しかし、複数の光素子を１つずつ実装すると、各光素子の受光面や発光面の高さが不揃いとなり、外部機器との光結合において損失が大きくなる。また、光素子の実装に長時間を要し、高コスト化を招くことにもなる。
【発明の開示】
【０００６】
本発明の目的は、ランダムに配置されたＬＳＩの入力ポートのそれぞれに受光素子が設けられ、同じくランダムに配置されたＬＳＩの出力ポートのそれぞれに発光素子が設けられ、しかも、それら受光素子や発光素子の受光面や発光面の高さが揃っている光素子一体型半導体集積回路と、その製造方法を提供することにある。
【０００７】
上記目的の少なくとも一つを達成する本発明の光素子一体型ＬＳＩは、半導体集積回路に入出力される電気信号を光信号に変換する２以上の光素子が半導体集積回路に実装され、それら２以上の光素子の高さが同一とされている。この場合、２以上の光素子は、半導体集積回路の電気信号出力ポートから出力された電気信号を光信号に変換して外部に出力する発光素子、又は、外部から入力された光信号を電気信号に変換して半導体集積回路の電気信号入力ポートへ出力する受光素子、又は、それら発光素子と受光素子の組み合わせとすることができる。この場合、発光素子の高さとは、発光素子が実装されている半導体集積回路の表面（実装面）から、その発光素子の発光面までの距離を意味する。また、受光素子の高さが同一とは、受光素子が実装されている半導体集積回路の表面（実装面）から、その受光素子の受光面まで距離を意味する。
【０００８】
上記２以上の光素子が発光素子と受光素子の組み合わせである場合には、２以上の発光素子の高さと、２以上の受光素子の高さとをそれぞれ揃え、発光素子と受光素子の高さは異ならせることができる。もちろん、全ての発光素子と受光素子の高さを揃えることもできるし、一部の発光素子と受光素子の高さを揃えることもできる。
【０００９】
また、半導体集積回路に実装される２以上の光素子を２以上の群に分け、各群に属する光素子の高さを同一に揃えると共に、異なる群に属する光素子の高さを異ならせることもできる。ここでも、２以上の光素子は、上記発光素子、又は受光素子、又は発光素子と受光素子の組み合わせとすることができる。
【００１０】
また、半導体集積回路に実装される２以上の光素子には、入射した光を収束させる機能を有する光学素子（例えばレンズ）を設けることもできる。
【００１１】
また、半導体集積回路に実装される２以上の光素子の全部又は一部を電気的に導通させたり、逆に、各光素子を電気的に独立させたりすることもできる。
【００１２】
また、２以上の光素子を半導体集積回路に固定するために半田を用いる場合には、融点が異なる２種以上の半田を使い分けることができる。この際、実装される光素子の種類や上記群に応じて融点の異なる半田を使い分けることができる。
【００１３】
上記目的の少なくとも一つを達成する本発明の光素子一体型ＬＳＩの製造方法の一つは、素子基板に２以上の光素子が形成されてなる光素子アレイのうち、必要な光素子にバンプを形成する工程と、そのバンプを用いて光素子アレイを半導体集積回路に実装して、必要な光素子を半導体集積回路に接続させる工程と、半導体集積回路に接続された必要な光素子を保護膜で被覆する工程と、保護膜によって被覆されていない不必要な光素子を光素子アレイから除去する工程と、保護膜を除去する工程と、からなる光素子実装工程を含んでいる。
【００１４】
また、本発明の光素子一体型ＬＳＩの製造方法の他の一つは、素子基板に２以上の光素子が形成されてなる光素子アレイのうち、必要な光素子を保護膜で被覆する工程と、保護膜によって被覆されていない不必要な光素子の機能部を除去する工程と、保護膜を除去する工程と、不必要な光素子の機能部が除去された光素子アレイを半導体集積回路に実装し、必要な光素子を半導体集積回路に接続させる工程と、からなる光素子実装工程を含んでいる。
【００１５】
さらに、本発明の光素子一体型ＬＳＩの製造方法の他の一つは、上記２種類の光素子実装工程のいずれか一方によって発光素子を実装し、他方によって受光素子を実装する。
【００１６】
本発明の光素子一体型ＬＳＩの製造方法には、素子基板をエッチングして薄膜化する工程や素子基板をエッチングしてレンズ化する工程を含めることができる。
【００１７】
上記構成を有する本発明の光素子一体型ＬＳＩ及びその製造方法によれば、次のような効果を得ることができる。すなわち、ＬＳＩに複数の入出力ポートが存在し、かつ、それら入出力ポートが様々な位置に不規則に配置されている場合であっても、各入力ポートに同一高さの受光素子が実装され、各出力ポートには同一高さの発光素子が実装された光素子一体型ＬＳＩを提供することができる。この光素子一体型ＬＳＩは、複数の光回路、例えば光ファイバや光導波路と光結合させることによって、高速、長距離かつ耐ノイズ性に優れた伝送を実現可能である。さらに、上記利用環境下において、受発光素子が光結合すべき光回路の結合部の高さを揃えておくことによって、全て光素子のチャンネルについて高効率な光結合が実現されるという効果が得られる。さらには、全チャンネルで高効率な光結合が実現されることによって、光信号の強度を有効に使えるため、伝送可能距離のさらなる長距離化が可能になるといった効果が得られる。あるいは近距離の光伝送であっても、光結合効率が高いため、より高強度のまま光信号を伝送できるため、さらに耐ノイズ性が向上するといった効果が得られる。
【００１８】
また、複数の光素子が一括して実装されているので、複数の光素子を１つずつ個別に順々に実装していく場合に比べて製造工程が少なくなり、低コスト化が図られる。かかる効果は実装される光素子の個数が多くなればなるほど、顕著なものとなる。
【図面の簡単な説明】
【００１９】
【図１Ａ】本発明の光素子一体型ＬＳＩの一例を示す模式的平面図である。
【図１Ｂ】本発明の光素子一体型ＬＳＩの一例を示す模式的断面図である。
【図２Ａ】図２Ａ、図１Ａに示す光素子一体型ＬＳＩの製造工程の一つを示す模式図である。
【図２Ｂ】図２Ａに示す製造工程に続く工程を示す模式図である。
【図２Ｃ】図２Ｂに示す製造工程に続く工程を示す模式図である。
【図２Ｄ】図２Ｃに示す製造工程に続く工程を示す模式図である。
【図３Ａ】本発明の光素子一体型ＬＳＩの他例を示す模式的平面図である。
【図３Ｂ】本発明の光素子一体型ＬＳＩの他例を示す模式的断面図である。
【図４Ａ】図３Ａに示す光素子一体型ＬＳＩの製造工程の一つを示す模式図である。
【図４Ｂ】図４Ａに示す製造工程に続く工程を示す模式図である。
【図４Ｃ】図４Ｂに示す製造工程に続く工程を示す模式図である。
【図４Ｄ】図４Ｃに示す製造工程に続く工程を示す模式図である。
【図４Ｅ】図４Ｄに示す製造工程に続く工程を示す模式図である。
【図５Ａ】本発明の光素子一体型ＬＳＩの他例を示す模式的平面図である。
【図５Ｂ】本発明の光素子一体型ＬＳＩの他例を示す模式的断面図である。
【図５Ｃ】図５Ａ、図５Ｂに示す光素子一体型ＬＳＩの変形例を示す模式的断面図である。
【図６Ａ】図５Ａ、図５Ｂに示す光素子一体型ＬＳＩの製造工程の一つを示す模式図である。
【図６Ｂ】図６Ａに示す製造工程に続く工程を示す模式図である。
【図６Ｃ】図６Ｂに示す製造工程に続く工程を示す模式図である。
【図６Ｄ】図６Ｃに示す製造工程に続く工程を示す模式図である。
【図６Ｅ】図６Ｄに示す製造工程に続く工程を示す模式図である。
【図６Ｆ】図６Ｅに示す製造工程に続く工程を示す模式図である。
【図６Ｇ】図６Ｆに示す製造工程に続く工程を示す模式図である。
【図６Ｈ】図６Ｇに示す製造工程に続く工程を示す模式図である。
【図６Ｉ】図６Ｈに示す製造工程に続く工程を示す模式図である。
【図７Ａ】図５Ａ、図５Ｂに示す光素子一体型ＬＳＩの他の製造方法の工程の一つを示す模式図である。
【図７Ｂ】図７Ａに示す製造工程に続く工程を示す模式図である。
【図７Ｃ】図７Ｂに示す製造工程に続く工程を示す模式図である。
【図７Ｄ】図７Ｃに示す製造工程に続く工程を示す模式図である。
【図７Ｅ】図７Ｄに示す製造工程に続く工程を示す模式図である。
【図７Ｆ】図７Ｅに示す製造工程に続く工程を示す模式図である。
【図７Ｇ】図７Ｆに示す製造工程に続く工程を示す模式図である。
【図７Ｈ】図７Ｇに示す製造工程に続く工程を示す模式図である。
【図７Ｉ】図７Ｈに示す製造工程に続く工程を示す模式図である。
【図８Ａ】図６Ｇに示す製造工程に代わる工程を示す模式図である。
【図８Ｂ】図６Ｈに示す製造工程に代わる工程を示す模式図である。
【図８Ｃ】図６Ｉに示す製造工程に代わる工程を示す模式図である。
【図９】光素子の設計上の実装位置と実際の実装位置との関係の一例を示す模式的平面図である、
【図１０Ａ】本発明の光素子一体型ＬＳＩの他例を示す模式的平面図である。
【図１０Ｂ】本発明の光素子一体型ＬＳＩの他例を示す模式的平面図である。
【図１０Ｃ】光素子の一例を示す模式的拡大断面図である。
【図１０Ｄ】光素子の他例を示す模式的拡大断面図である。
【図１１Ａ】本発明の光素子一体型ＬＳＩの他例を示す模式的断面図である。
【図１１Ｂ】本発明の光素子一体型ＬＳＩの他例を示す模式的断面図である。
【図１２】本発明の光素子一体型ＬＳＩの他例を示す模式的断面図である。
【図１３Ａ】本発明の光素子一体型ＬＳＩの他例を示す模式的断面図である。
【図１３Ｂ】図１５Ａに示すＬＳＩの製造工程の一部を示す模式的断面図である。
【図１４Ａ】本発明の光素子一体型ＬＳＩの他例を示す模式的平面図である。
【図１４Ｂ】本発明の光素子一体型ＬＳＩの他例を示す模式的断面図である。
【図１５Ａ】図１４Ａ、図１４Ｂに示す光素子一体型ＬＳＩの製造工程の一つを示す模式図である。
【図１５Ｂ】図１５Ａに示す製造工程に続く工程を示す模式図である。
【図１５Ｃ】図１５Ｂに示す製造工程に続く工程を示す模式図である。
【図１５Ｄ】図１５Ｃに示す製造工程に続く工程を示す模式図である。
【図１５Ｅ】図１５Ｄに示す製造工程に続く工程を示す模式図である。
【図１５Ｆ】図１５Ｅに示す製造工程に続く工程を示す模式図である。
【図１５Ｇ】図１５Ｆに示す製造工程に続く工程を示す模式図である。
【図１５Ｈ】図１５Ｇに示す製造工程に続く工程を示す模式図である。
【図１５Ｉ】図１５Ｈに示す製造工程に続く工程を示す模式図である。
【図１５Ｊ】図１５Ｉに示す製造工程に続く工程を示す模式図である。
【図１５Ｋ】図１５Ｊに示す製造工程に続く工程を示す模式図である。
【図１５Ｌ】図１５Ｋに示す製造工程に続く工程を示す模式図である。
【図１６Ａ】本発明の光素子一体型ＬＳＩの他例を示す模式的平面図である。
【図１６Ｂ】本発明の光素子一体型ＬＳＩの他例を示す模式的断面図である。
【図１７Ａ】従来の製造方法によって製造された光素子一体型ＬＳＩの一例を示す模式的平面図である。
【図１７Ｂ】従来の製造方法によって製造された光素子一体型ＬＳＩの一例を示す模式的断面図である。
【図１８Ａ】本発明の製造方法によって製造された光素子一体型ＬＳＩの一例を示す模式的平面図である。
【図１８Ｂ】本発明の製造方法によって製造された光素子一体型ＬＳＩの一例を示す模式的断面図である。
【図１９Ａ】本発明の光素子一体型ＬＳＩが実装された光電気混載基板の模式的断面図である。
【図１９Ｂ】従来の光素子一体型ＬＳＩが実装された光電気混載基板の模式的断面図である。
【発明を実施するための最良の形態】
【００２０】
（実施形態１）
以下、本発明の光素子一体型半導体集積回路（以下「光素子一体型ＬＳＩ」と呼ぶ場合もある）の一例を図面に基づいて詳細に説明する。図１Ａは、本例の光素子一体型ＬＳＩの構造概略を示す模式的平面図であり、図１Ｂは模式的断面図である。本例の光素子一体型ＬＳＩでは、ＬＳＩ１の電気信号出力ポート（不図示）に発光素子２ａが半田バンプ３によって電気接続されている。上記電気信号出力ポートは複数存在し、それら電気信号出力ポートは様々な位置にランダムに配置されている。また、各電気信号出力ポートには、発光素子２ａが実装されている。発光素子２ａには、ＬＳＩ１の裏面側（図１Ｂの下方）に向けて光を出力可能なものが用いられている。従って、電気信号出力ポートからオンオフの電気信号が出力されると、その電気信号は発光素子２ａに入力されて光信号に変換され、オンオフの光信号として下方に向けて出力される。【００２１】
図２Ａ〜図２Ｄに、図１Ａ、図１Ｂに示す光素子一体型ＬＳＩの製造方法を示す。ここでは、電気信号出力ポートが８つあるＬＳＩ１を例にとって製造方法を説明するが、電気信号出力ポートの数が異なるときは、発光素子の数を適宜増減すればよい。【００２２】
図２Ａに示すように、素子基板上に発光素子２ａが４×４で配置された発光素子アレイ２を用意する。発光素子アレイ２を構成する複数の発光素子２ａのうち、必要な発光素子２ａのパッドに半田バンプ３を形成し、形成された半田バンプ３を用いて発光素子アレイ２とＬＳＩ１とを電気接続する。ここで、必要な発光素子２ａとは、ＬＳＩ１の電気信号出力ポートに実装することを意図する発光素子２ａを意味する。従って、ＬＳＩ１の電気信号出力ポートに実装されない発光素子２ａは、ＬＳＩ１の上に載せられてはいるが、ＬＳＩ１に電気接続されてはいない。【００２３】
次に、図２Ｂに示すように、発光素子アレイ２中の発光素子２ａのうち、必要な発光素子２ａのみが覆われるように保護膜４を形成する。本例では、レジストの露光・現像等によるパターニングによって保護膜４を形成した。【００２４】
次に、図２Ｃに示すように、不要な発光素子２ａをエッチングによって除去する。その後、図２Ｄに示すように、保護膜４を除去する。【００２５】
以上の工程によって、ＬＳＩ１の任意の位置に配置された複数の電気信号出力ポートに発光素子２ａがそれぞれ実装された光素子一体型ＬＳＩが製造される。本例の製造方法では、複数の発光素子２ａを有する発光素子アレイ２をＬＳＩ１に搭載した後、必要な発光素子２ａを残し、不必要な発光素子２ａを除去するので、ＬＳＩ１の複数の電気信号出力ポートがランダムに配置されていても、全ての電気信号出力ポートに発光素子２ａを一括して実装できる。従って、発光素子２ａの実装工程が簡略になり、低コスト化に寄与する。さらに、発光素子アレイ２を構成する複数の発光素子２ａの発光面の高さは予め揃えられているので、ＬＳＩ１の各電気信号出力ポートに実装された発光素子２ａの発光面は全て同一の高さとなる。ここで、光素子一体型ＬＳＩを光回路に光結合させて、外部のＬＳＩやメモリ等との間で光信号の送受信を行なおうとした場合、各光回路の光信号入射面は一定の高さに揃えられているのが通常である。従って、ＬＳＩ１に実装されている複数の発光素子２ａの高さが一定であるということは、各発光素子２ａと、それが光結合する複数の光回路との間隔を、全チャンネルにおいて一定に保つことができ、全発光素子２ａと全光回路との間で高効率の光結合が実現されることを意味する。さらに、高効率の光結合が実現されることによって、各発光素子２ａからの出射光の大部分を光回路に入射させることができるため、より遠方まで光信号を伝送できたり、また短距離の伝送であっても、ノイズ耐性が強い伝送ができるという効果も得られる。尚、ここでは一つの製造方法について説明したが、以下で述べる別の製造方法を用いて本発明の光素子一体型ＬＳＩを製造することもでき、その場合も上記と同様の作用効果が得られる。【００２６】
（実施形態２）
以下、本発明の光素子一体型ＬＳＩの他例を図面に基づいて詳細に説明する。図３は、本例の光素子一体型ＬＳＩの構造概略を示す模式的平面図であり、図３Ｂは模式的断面図である。本例の光素子一体型ＬＳＩでは、ＬＳＩ１の電気信号入力ポート（不図示）に受光素子５ａが半田バンプ３によって電気接続されている。上記電気信号入力ポートは複数存在し、それら電気信号入力ポートは様々な位置にランダムに配置されている。また、各電気信号入力ポートには受光素子５ａが実装されている。受光素子５ａには、ＬＳＩ１の裏面側（図３Ｂの下方）から入射した光を受光可能なものが用いられている。従って、外部からオンオフの光信号が入力されると、その光信号は受光素子５ａによって電気信号に変換され、オンオフの電気信号として電気信号入力ポートに出力される。【００２７】
図４Ａ〜図４Ｅに、図３Ａ、図３Ｂに示す光素子一体型ＬＳＩの製造方法を示す。ここでは、電気信号入力ポートが８つあるＬＳＩ１を例にとって製造方法を説明するが、電気信号入力ポートの数が異なるときは、受光素子の数を適宜増減すればよい。【００２８】
まず、図４Ａに示すように、素子基板７上に受光素子５ａが４×４で配置された受光素子アレイ５を用意する。次に図４Ｂに示すように、受光素子アレイ５を構成する複数の受光素子５ａのうち、必要な受光素子５ａのみが覆われるように保護膜４を形成する。本例では、レジストの露光・現像等によるパターニングによって保護膜４を形成した。ここで、必要な受光素子５ａとは、後にＬＳＩ１の電気信号入力ポートに実装することを意図する受光素子５ａを意味する。【００２９】
次に図４Ｃに示すように、不要な受光素子５ａをエッチングにより除去する。但し、このエッチング工程では、不要な受光素子５ａの表面にある機能部（光信号を受光し、受光した光信号を電気信号に変換して出力する機能を果たすために必要な部分）６のみをエッチングし、素子基板７はエッチングしない。これは複数の受光素子５ａ全体の支持部として素子基板７を利用するためである。【００３０】
次に、保護膜４を除去することによって、必要な受光素子５ａのみが機能部６を有する受光素子アレイ５を得る。その後、図４Ｄに示すように、機能部６を有する各受光素子５ａのパッドに半田バンプ３を形成し、形成された半田バンプ３を用いて必要な受光素子５ａとＬＳＩ１とを電気接続する。【００３１】
以上の工程によって、ＬＳＩ１の任意の位置に配置された複数の電気信号入力ポートに受光素子５ａがそれぞれ実装された光素子一体型ＬＳＩが製造される。本例の製造方法では、不要な受光素子５ａの機能部６が予め除去された受光素子アレイ５をＬＳＩ１に搭載し、その後、必要な受光素子５ａとＬＳＩ１の電気信号入力ポートとを電気接続する。従って、ＬＳＩ１の複数の電気信号入力ポートがランダムに配置されていても、全ての電気信号入力ポートに受光素子５ａを一括して実装できる。この結果、受光素子５ａの実装工程が簡略になり、低コスト化に寄与する。さらに、受光素子アレイ５を構成する複数の受光素子５ａは、予め受光面の高さが揃えられているので、ＬＳＩ１の各電気信号入力ポートに実装された複数の受光素子５ａの受光面は全て同一の高さとなる。ここで、光素子一体型ＬＳＩを光回路に光結合させて、外部のＬＳＩやメモリ等との間で光信号の送受信を行なおうとした場合、各光回路の光信号出射面は一定の高さに揃えられているのが通常である。従って、ＬＳＩ１に実装されている複数の受光素子５ａの高さが一定であるということは、各受光素子５ａと、それが光結合する複数の光回路との間隔を、全チャンネルにおいて一定に保つことができ、全受光素子５ａと全光回路との間で高効率の光結合が実現されることを意味する。さらに、高効率の光結合が実現されることによって、各光回路からの出射光の大部分が各受光素子５ａによって受光されるため、従来は受光することが困難、又は不可能であった微弱な光信号であっても受光可能となる。例えば、長距離伝送によって減衰してしまったような微弱な光信号であっても受光可能となる。また、受光素子５ａによって比較的光強度の強い光信号の大部分が受光されるため、ノイズ耐性が強い伝
送が実現可能となる。後者の効果は、短距離伝送の場合に特に顕著である。【００３２】
（実施形態３）
以下、本発明の光素子一体型ＬＳＩの他例を図面に基づいて詳細に説明する。図５Ａは、本例の光素子一体型ＬＳＩの構造概略を示す模式的平面図であり、図５Ｂは模式的断面図である。本例の光素子一体型ＬＳＩでは、ＬＳＩ１の電気信号出力ポート（不図示）に発光素子２ａが半田バンプ３によって電気接続され、電気信号入力ポート（不図示）に受光素子５ａが半田バンプ３によって電気接続されている。ＬＳＩ１の電気信号出力ポート及び電気信号入力ポートは複数存在しており、それらポートは様々な位置にランダムに配置されている。【００３３】
発光素子２ａには、ＬＳＩ１の裏面側（図５Ｂの下方）に向けて光を出力可能出なものが用いられている。従って、電気信号出力ポートからオンオフの電気信号が出力されると、その電気信号は発光素子２ａに入力されて光信号に変換され、オンオフの光信号として下方に向けて出力される。一方、受光素子５ａには、ＬＳＩ１の裏面側（図５Ｂの下方）から入射した光を受光可能なものが用いられている。従って、外部からオンオフの光信号が入力されると、その光信号は受光素子５ａによって電気信号に変換され、オンオフの電気信号として電気信号入力ポートに出力される。【００３４】
図６Ａ〜図６Ｄに、図５Ａ、図５Ｂに示す光素子一体型ＬＳＩの製造方法を示す。ここでは電気信号出力ポート及び電気信号入力ポートが、それぞれ８つずつ設けられているＬＳＩ１を例にとって製造方法を説明するが、ＬＳＩ１の入出力ポートの数が異なるときは、発光素子及び受光素子数の数を適宜変更することができる。【００３５】
図６Ａに示すように、素子基板上に発光素子２ａが４×４で配置された発光素子アレイ２を用意する。発光素子アレイ２を構成している複数の発光素子２ａのうち、必要な発光素子２ａのパッドに半田バンプ３を形成し、形成された半田バンプ３を用いて発光素子アレイ２とＬＳＩ１とを電気接続する。ここで、必要な発光素子２ａとは、ＬＳＩ１の電気信号出力ポートに実装される発光素子２ａのことを意味する。従って、ＬＳＩ１の電気信号出力ポートに実装されない発光素子２ａは、ＬＳＩ１の上に載せられてはいるが、ＬＳＩ１に電気接続されてはいない。また、必要な発光素子２ａをＬＳＩ１に電気接続するために用いる半田バンプ３は、後に受光素子５ａを電気接続するために用いる半田バンプ３よりも融点が高いものを用いる。この半田の使い分けによって、後に受光素子５ａを電気接続する工程において、発光素子２ａを接続している半田の溶解を回避することができる。【００３６】
次に、図６Ｂに示すように、発光素子アレイ２のうち、必要な発光素子２ａのみが覆われるように保護膜４を形成する。本例では、レジストの露光・現像等によるパターニングによって保護膜４を形成した。【００３７】
次に、図６Ｃに示すように、不要な発光素子２ａをエッチングによって除去する。その後、図６Ｄに示すように、保護膜４を除去する。【００３８】
続いて、受光素子５ａの実装工程を図6Ｅ〜図６Ｉを参照しながら説明する。まず、図６Ｅに示すように、素子基板７上に受光素子５ａが４×４で配置された受光素子アレイ５を用意する。【００３９】
次に図６Ｆに示すように、受光素子アレイ５を構成する複数の受光素子５ａのうち、必要な受光素子５ａのみが覆われるように保護膜４を形成する。本例では、レジストの露光・現像等によるパターニングによって保護膜４を形成した。ここで、必要な受光素子５ａとは、後にＬＳＩ１の電気信号入力ポートに実装することを意図する受光素子５ａを意味する。【００４０】
次に図６Ｇに示すように、不要な受光素子５ａをエッチングにより除去する。但し、このエッチング工程では、不要な受光素子５ａの表面にある機能部６のみをエッチングし、素子基板７はエッチングしない。これは複数の受光素子５ａ全体の支持部として素子基板７を利用するためである。【００４１】
次に、保護膜４を除去することによって、必要な受光素子５ａのみが機能部６を有する受光素子アレイ５を得る。その後、図６Ｈに示すように、機能部６を有する複数の受光素子５ａのパッドに半田バンプ３を形成し、形成された半田バンプ３を用いて必要な受光素子５ａとＬＳＩ１とを電気接続する。【００４２】
最後に、図６Ｉに示すように、受光素子アレイ５の素子基板７をエッチングして除去する。【００４３】
ここで、発光素子アレイ２の１チャンネルの大きさをｚとし（図６Ｄ参照）、受光素子アレイ５の１チャンネルの大きさをｙとしたとき（図６Ｇ参照）、発光素子２ａと受光素子５ａとが上記組み立て時に干渉し合わないように、ｚよりもｙを小さくしてある。もっとも、ｚをｙよりも小さくすることによっても、発光素子２ａと受光素子５ａとの干渉を回避することができる。図７Ａ〜図７Ｉに、ｚをｙよりも小さくして、発光素子２ａと受光素子５ａとの干渉を回避した例を示す。【００４４】
これまでは、受光素子アレイを構成する複数の受光素子のうち、不要な受光素子の機能部のみを除去し、素子基板は残存させる製造方法について説明してきた。しかし、図８Ａ〜図８Ｃに示すように、不要な受光素子５ａを素子基板７ごとエッチングしてしまってもよい。この製造方法によれば、発光素子２ａと素子基板７との干渉を回避するために、先に実装される発光素子２ａの厚みを規制する必要はなくなる。尚、図８Ａ〜図８Ｃに示す工程は、図６Ｇ〜図６Ｉに示す工程に相当する。従って、図６Ａ〜図６Ｆに示す工程を実行し、その後に図８Ａ〜図８Ｃに示す工程を実行すれば、図５Ａ、図５Ｂに示す光素子一体型ＬＳＩを製造することができる。【００４５】
以上の製造方法によって、ＬＳＩ１の任意の位置に配置された複数の電気信号出力ポート及び電気信号入力ポートに、発光素子２ａ及び受光素子５ａがそれぞれ実装された光素子一体型ＬＳＩが製造される。本例の製造方法では、複数の発光素子２ａからなる発光素子アレイ２をＬＳＩ１に搭載した後、必要な発光素子２ａを残し、不必要な発光素子２ａを除去する。従って、ＬＳＩ１の複数の電気信号出力ポートがランダムに配置されていても、全ての電気信号出力ポートに発光素子２ａが一括して実装される。この結果、発光素子２ａの実装工程が簡略になり、低コスト化に寄与する。さらに、発光素子アレイ２を構成する複数の発光素子２ａの発光面の高さは予め揃えられているので、ＬＳＩ１の各電気信号出力ポートに実装された発光素子２ａの発光面は全て同一の高さとなる。ここで、光素子一体型ＬＳＩを光回路に光結合させて、外部のＬＳＩやメモリ等との間で光信号の送受信を行なおうとした場合、各光回路の光信号入射面は一定の高さに揃えられているのが通常である。従って、ＬＳＩ１に実装されている複数の発光素子２ａの高さが一定であるということは、各発光素子２ａと、それが光結合する複数の光回路との間隔を、全チャンネルにおいて一定に保つことができ、全発光素子２ａと全光回路との間で高効率の光結合が実現されることを意味する。さらに、高効率の光結合が実現されることによって、各発光素子２ａからの出射光の大部分を光回路に入射させることができるため、伝送可能距離のさらなる長距離化が実現され、また短距離伝送であっても、ノイズ耐性が強い伝送ができるという効果も得られる。【００４６】
さらに本例の製造方法では、不要な受光素子５ａの機能部６が予め除去された受光素子アレイ５をＬＳＩ１に搭載し、その後、必要な受光素子５ａとＬＳＩ１の電気信号入力ポートとを電気接続する。従って、ＬＳＩ１の複数の電気信号入力ポートがランダムに配置されていても、全ての電気信号入力ポートに受光素子５ａが一括して実装される。従って、受光素子５ａの実装工程が簡略になり、低コスト化に寄与する。さらに、受光素子アレイ５を構成する複数の受光素子５ａの受光面の高さは予め揃えられているので、ＬＳＩ１の各電気信号入力ポートに実装された複数の受光素子５ａの受光面は全て同一の高さとなる。ここで、光素子一体型ＬＳＩを光回路に光結合させて、外部のＬＳＩやメモリ等との間で光信号の送受信を行なおうとした場合、各光回路の光信号出射面は一定の高さに揃えられているのが通常である。従って、ＬＳＩ１に実装されている複数の受光素子５ａの高さが一定であるということは、各受光素子５ａと、それが光結合する複数の光回路との間隔を、全チャンネルにおいて一定に保つことができ、全受光素子５ａと全光回路との間で高効率の光結合が実現されることを意味する。さらに、高効率の光結合が実現されることによって、各光回路からの出射光の大部分が各受光素子５ａによって受光されるため、従来は受光することが困難、又は不可能であった微弱な光信号であっても受光可能となる。例えば、長距離伝送によって減衰してしまったような微弱な光信号であっても受光可能となる。また、受光素子５ａによって比較的光強度の強い光信号の大部分が受光されるため、ノイズ耐性が強い伝送が実現可能となる。後者の効果は、短距離伝送の場合に特に顕著である。【００４７】
総じて、本例の製造方法によって製造された光素子一体型ＬＳＩは、発光素子及び受光素子の双方を備え、かつ、各発光素子及び各受光素子の高さが一定に揃っている。従って、発光側および受光側の全チャンネルにおいて光回路との高効率な光結合が実現されるという効果が得られ、送受信両方の光通信を良好な状況で行うことができるという効果が得られる。【００４８】
加えて、本例の製造方法のように、複数の発光素子及び受光素子を一括して実装した場合、次のような効果も得られる。図９は、本例の製造方法によって製造された光素子一体型ＬＳＩの模式的平面図である。受光素子５ａの実際の実装位置は、所定の実装位置（図中に点線１３ａで示す）に対して上方向にずれている。また、発光素子２ａの実際の実装位置は、所定の実装位置（図中に点線１３ｂで示す）に対して左方向にずれている。しかし、複数の受光素子５ａ及び発光素子２ａは、両者とも一括してＬＳＩ１に実装されたものである。従って、所定の実装位置に対する実際の実装位置のずれの方向と距離は、複数の素子間において同一である。すなわち、図９では、全ての受光素子５ａが所定の実装位置に対して上方向に同一距離だけずれている。また、全ての発光素子２ａが所定の実装位置に対して左方向に同一距離だけずれている。この場合、各受光素子５ａに対応しているレンズ等（不図示）の光部品全体を上方向にずらせば高効率な結合が実現される。また、各発光素子２ａに対応している光部品全体を左方向にずらせば高効率な結合が実現される。【００４９】
以上のように、複数の受光素子及び発光素子が一括してＬＳＩに実装される本例の製造方法によって製造された光素子一体型ＬＳＩでは、同種の複数の光素子の実際の実装位置と、設計上の実装位置との間の位置ずれは、全ての光素子について同方向、かつ、同距離である。この結果、光素子が光結合すべき光回路の位置を光素子の位置ずれと同じ方向に同じ距離だけずらすことによって、光素子と光回路とを高効率で光結合させることができる。但し、この効果は、同種の複数の光素子に限定される。図９に示す場合であれば、発光素子２ａと光回路との光結合、又は受光素子５ａと光回路との光結合のどちらか一方に限定される。もちろん、発光素子２ａと受光素子５ａとが同一方向に同一距離だけずれている場合には、全ての光素子と光回路とを高効率で結合させることができる。【００５０】
さらに、光素子の実装に用いる半田の融点を製造工程の進行に従って順々に低くしていくことによって、前工程の半田付けに用いた半田が溶けない温度によって次工程の半田付けを実行することができる。その結果、製造工程の途中で半田が溶解し、先に実装されている光素子の位置がずれるといった不都合が回避される。具体的には、複数の発光素子を最初に実装し、次に複数の受光素子を実装する場合には、発光素子を受光素子の実装に用いる半田よりも高融点の半田によって実装する。そうすれば、発光素子の実装後に受光素子を実装する際に、発光素子の実装に用いた半田が溶解することがない。よって、発光素子の位置がずれることはない。以上のように、融点の異なる半田を使い分けることによって、発光素子及び受光素子をそれぞれ所定位置に確実に固定することができる。【００５１】
また、図５Ｃに示すように、ＬＳＩ１と発光素子２ａ及び受光素子５ａとの間に、アンダーフィル樹脂８を充填して、両者の接続強度を高めることもできる。アンダーフィル樹脂８の充填工程は、上記製造工程中の任意の段階に追加することができる。【００５２】
（実施形態４）
図１０Ａ、図１０Ｂに本発明の光素子一体型ＬＳＩの他例を示す。図１０Ａに示す光素子一体型ＬＳＩでは、隣接する受光素子５ａの一部が互いに繋がっている。受光素子アレイ５を構成する各受光素子５ａの電極パターンの一部が２以上のチャンネル間に跨っており、チャンネル間をまたぐ電極パターンを分断したくない場合には、図１０Ａに示すような構造とすることが望ましい。尚、図１０Ａには、受光素子５ａ同士がつながっている部分と分離されている部分の両者が存在する例を図示したが、発光素子に関しても同様である。また、図１０Ｂに示す光素子一体型ＬＳＩでは、隣接する発光素子２ａ及び受光素子５ａの間に隙間が設けられ、光素子が各チャンネルごとに独立している。熱膨張の影響によって光素子に作用する応力をなるべく少なくしたい場合には、図１０Ｂに示すような構造とすることが望ましい。図１０Ｂに示すように、隣接する光素子間に隙間を設けて、隣接する光素子同士を分離しやすくするための方法の一例として、隣接する光素子の間に、図１０Ｃ又は図１０Ｄに示すような切り込み１０を入れておくことが考えられる。図１０Ｃ及び図１０Ｄは、光素子の断面を模式的に示しており、図１０Ｃでは光素子の片面に、図１０Ｄでは光素子の両面に切り込み１０が入れられている。【００５３】
上記のように、実装されている複数の光素子同士が互いに繋がった構造を採用することによって、隣接する光素子間で電極配線を共通化でき、配線レイアウトの自由度が増加する。さらに、半田を電極のどこに配置して実装するかについての自由度も増加する。逆に、光素子を単チャンネルごとに分離した構造を採用することによって、ＬＳＩと光素子との間の熱膨張係数差に起因して光素子に作用する応力を小さくすることができる。【００５４】
（実施形態５）
図１１Ａ、図１１Ｂに、本発明の光素子一体型ＬＳＩの他例を示す。図１１Ａに示す光素子一体型ＬＳＩでは、複数の受光素子５ａの高さがＬＳＩ１に対して一定であり、又、複数の発光素子２ａの高さもＬＳＩ１に対して一定である。しかし、発光素子２ａと受光素子５ｂの高さは異なっている。図１１Ａに示すような光素子一体型ＬＳＩは、発光素子２ａを先にＬＳＩ１に実装した後に、受光素子５ａをＬＳＩ１に実装することによって製造可能である。この際、受光素子５ａの厚みを発光素子２ａの厚みよりも厚くしておくことにより、発光素子２ａと受光素子５ａとの干渉を避けて両者を実装することができる。【００５５】
図１１Ｂに示す光素子一体型ＬＳＩでは、複数の受光素子５ａ及び発光素子２ａの高さがＬＳＩ１に対して一定である。すなわち、全ての光素子の高さが同一である。図１１Ｂに示すような光素子一体型ＬＳＩは、図１１Ａのような構造の光素子一体型ＬＳＩを製造してから、厚みの厚い光素子（図１１Ａでは受光素子５ａ）を厚みの薄い光素子（図１１Ａでは発光素子２ａ）に合わせてエッチングすることによって製造可能である。【００５６】
尚、図１１Ａ、図１１Ｂに示すように、実装されている光素子の高さが揃っていることによる利点については、これまでに繰り返し説明しているので、ここでの説明は省略する。【００５７】
（実施形態６）
本発明の光素子一体型ＬＳＩの他例を図１２に示す。図１２に示す光素子一体型ＬＳＩでは、ＬＳＩ１に複数の発光素子２ａと受光素子５ａが半田バンプ３によって実装されており、それら発光素子２ａ及び受光素子５ａの近傍にヒートシンク１１が設けられている。ヒートシンク１１の材料としては、アルミ、銅、シリコンなど様々な材料を用いることができる。尚、ヒートシンク１１の材料が発光素子２ａ及び受光素子５ａに入出力する光の波長に対して光学的に透明である場合には問題はないが、透明ではない場合には、光路を確保するための窓１２を形成する必要がある。【００５８】
受光素子や発光素子といった光素子は温度が高くなると、常温時に比べて性能が低下することが知られている。しかし、本例の光素子一体型ＬＳＩによれば、発光素子２ａ及び受光素子５ａの近傍に設けられたヒートシンク１１によって、発光素子２ａ及び受光素子５ａから発生する熱が放熱され、発光素子２ａ及び受光素子５ａを常温に近い温度で駆動することができる。この結果、発光素子２ａ及び受光素子５ａの性能が十分に発揮される。さらに、ＬＳＩ１側にも同様のヒートシンクを設けることによって、放熱効果をより一層高めることができる。【００５９】
（実施形態７）
本発明の光素子一体型ＬＳＩの他例を図１３Ａに示す。図１３Ａに示す光素子一体型ＬＳＩでは、複数の発光素子２ａ及び受光素子５ａがＬＳＩ１に実装されており、全部又は一部の発光素子２ａにはレンズ１４が集積化されている。レンズ１４の収束作用によって、発光素子２ａから出射された光の発散が抑制され、又はコリメートされて、結合対象の光学部品に対して高効率で入射しやすくなる。また、必要であれば、受光素子５ａにもレンズを集積化することができる。受光素子５ａは、その高速化に伴って受光部の小型化が進んでおり、高効率な光結合を実現するためには、レンズの集積化が有効である。発光素子２ａや受光素子５ａにレンズを集積化させる方法としては、図１３Ｂに示すように、受光素子５ａが形成されている素子基板７を凸形状にエッチングする方法や、ポリマーを発光素子２ａや受光素子５ａに塗布後、硬化させてポリマーの表面張力を利用してレンズ形状にする方法等がある。【００６０】
光素子にレンズを設けることによって、光素子から出射された光や光回路から出射された光の発散を抑制することができる。また、レンズなどの光学系の特性によっては平行光にすることもできる。その結果、光素子と光回路間の距離がある程度離れていても高効率な光結合が実現される。あるいは、受光素子の受光部の面積が小さい場合や、光回路の光伝播部（通常コアと呼ばれる）の大きさが小さい場合も、高効率な光結合が実現される。【００６１】
（実施形態８）
本発明の光素子一体型ＬＳＩの他例を図１４Ａ、図１４Ｂに示す。図１４Ａ、図１４Ｂに示す光素子一体型ＬＳＩでは、ＬＳＩ１に複数の発光素子２ａと受光素子５ａが実装されている。ここではＬＳＩ１に電気信号出力ポートと、電気信号入力ポートが８つずつ設けられている場合を例にとって説明するが、入出力ポートの数が異なるときは、発光素子及び受光素子の数を適宜変更することができる。発光素子２ａと受光素子５ａは、機能部を残して薄膜化されている。ここで、受光素子５ａの機能部とは前記した通りである。また、発光素子２ａの機能部とは、入力された電気信号を光信号に変換し、変換された光信号を出力する機能を果たすために必要な部分を意味する。【００６２】
上記のように、発光素子２ａ及び受光素子５ａを薄膜化することにより、これら光素子と光学的に結合する対象との間の距離を短くすることが可能となり、結合効率、位置ずれの許容量を向上させることができる。また、薄膜化により光素子の基板部分がなくなり、光が基板を透過する際に生じるロスをなくすことができる。【００６３】
図１５Ａ〜図１５Ｌに、図１４Ａ、図１４Ｂに示す光素子一体型ＬＳＩの製造方法を示す。まず、図１５Ａに示すように、不図示の素子基板上に発光素子２ａが４×４で配置された発光素子アレイ２を用意する。この発光素子アレイ２中の必要な発光素子２ａのパッドにのみ半田バンプ３を形成し、形成された半田バンプ３を用いて発光素子アレイ２とＬＳＩ１とを電気接続する。必要な発光素子２ａとは、ＬＳＩ１の電気信号出力ポートに実装することを意図する発光素子２ａを意味する。【００６４】
次に、図１５Ｂに示すように、半田バンプ３が形成された発光素子２ａのみが覆われるように保護膜４を形成する。本例では、レジストの露光・現像等によるパターニングによって保護膜４を形成した。【００６５】
次に、図１５Ｃに示すように、不要な発光素子２ａをエッチングにより除去する。その後、図１５Ｄに示すように、保護膜４を除去して、必要な位置にのみ発光素子２ａを実装する。【００６６】
次に、図１５Ｅに示すように、発光素子２ａが実装されていないＬＳＩ１の表面を保護膜４で被覆した後、発光素子２ａの素子基板をエッチングすることによって、発光素子２ａを薄膜化する。その後、図１５Ｆに示すように、保護膜４を除去する。【００６７】
続いて、図１５Ｇに示すように、素子基板７上に４×４で受光素子５ａが配置された受光素子アレイ５を用意する。次に、図１５Ｈに示すように、必要な受光素子５ａのみが覆われるように保護膜４を形成する。本例では、レジストの露光・現像等によるパターニングによって保護膜４を形成した。必要な受光素子５ａとは、後にＬＳＩ１に実装することを意図する受光素子５ａである。【００６８】
次に、図１５Ｉに示すように、不要な受光素子５ａをエッチングにより除去する。但し、ここでのエッチング工程では、受光素子５ａの表面をエッチングすると共に、素子基板７の表面を部分的にエッチングする。但し、素子基板７の全てをエッチングせず、一部を残す。これは複数の受光素子５ａ全体の支持部として素子基板７を利用するためである。その後、保護膜４を除去して、必要な位置のみに受光素子５ａが残された受光素子アレイ５を得る。さらに、残されている複数の受光素子５ａのパッドに半田バンプ３を形成する。【００６９】
次に、図１５Ｊに示すように、既に発光素子２ａが実装されているＬＳＩ１のパッドに、受光素子５ａが電気接続される電気信号入力ポートに連通する開口１５を設け、他の部分は保護膜４で被覆する。その後、図１５Ｋに示すように、受光素子アレイ５の各受光素子５ａが対応する開口１５に嵌め込まれるように、受光素子アレイ５をＬＳＩ１に載せ、複数の受光素子５ａを一括して搭載する。【００７０】
次に、図１５Ｌに示すように、受光素子アレイ５の素子基板７をエッチングしてから、ＬＳＩ１側に設けられている保護膜４を除去する。【００７１】
他の製造方法として、発光素子アレイ２を構成する複数の発光素子２ａのうち、不要な発光素子２ａを最初に除去してからＬＳＩ１の電気信号出力ポートに実装し、受光素子５ａは上記と同様の方法で実装する方法もある。【００７２】
以上述べた製造方法によって、薄膜化された光素子を備えた光素子一体型ＬＳＩを製造することができる。薄膜化された光素子を備えた光素子一体型ＬＳＩによれば、光素子の機能部と、その機能部に光結合する光回路との間の距離が短くなる。従って、発光素子又は光回路から出射された光信号が拡散する前に光回路や受光素子に入射し、光結合効率が高くなる。【００７３】
（実施形態９）
本発明の光素子一体型ＬＳＩの他例を図１６Ａ、図１６Ｂに示す。図１６Ａ、図１６Ｂに示す光素子一体型ＬＳＩでは、ＬＳＩ１に５つの光素子が実装されている。このうち３つの光素子１６ａはＬＳＩ１の左側に纏まっており、これらを群１と呼ぶ。一方、残りの２つの光素子１６ｂはＬＳＩ１のほぼ中央に纏まっており、これらを群２と呼ぶ。もっとも、群１と群２に属する光素子１６ａ及び１６ｂは同一の光素子である。【００７４】
群１に属する３つの光素子１６ａは高さが一定であり、群２に属する２つの光素子１６ｂも高さは一定である。しかし、光素子１６ａは光素子１６ｂよりも高さが低い。従って、群１に属する光素子１６ａと光結合する光ファイバ等（不図示）の位置が、群２に属する光素子１６ｂと光結合する光ファイバ等（不図示）の位置よりも高い場合、群１に属する光素子１６ａの高さを群２に属する光素子１６ｂよりも低くしておけば、群１に属する光素子１６ａと光ファイバとの距離と、群２に属する光素子１６ｂと光ファイバとの距離とがほぼ同じになる。この結果、光結合効率の平均化と高効率化が実現する。【００７５】
以上のように、各群に属する光素子ごとに光結合すべき光回路群の高さが異なる場合には、対応する光回路群の高さに合わせて各群に属する光素子の高さを設定しておくことによって、各群に属する光素子と光回路との間でそれぞれ高効率な光結合が実現され、良好な光通信が実現される。【００７６】
（実施形態１０）
図１７Ａ、図１７Ｂ及び図１８Ａ、図１８Ｂに、ＬＳＩ１に３つの光素子１６が実装された光素子一体型ＬＳＩを示す。このうち、図１７Ａ、図１７Ｂに示す光素子一体型ＬＳＩは、複数の光素子を個別に実装する従来の製造方法によって製造されたものである。一方、図１８Ａ、図１８Ｂに示す光素子一体型ＬＳＩは、複数の光素子を一括して実装する本発明の製造方法によって製造されたものである。図１７Ａ、図１７Ｂに示す光素子一体型ＬＳＩでは、ＬＳＩ１の高さを基準とした場合、隣接する光素子１６間の高さのずれ１７が２μｍ程度であり、装置等の条件によっては高さのずれがそれ以上になる場合も多くある。一方、図１８Ａ、図１８Ｂに示す光素子一体型ＬＳＩでは、隣接する光素子１６間の高さのずれ１７が０．５μｍ程度に抑えられている。高さのずれが大幅に低減されている理由は、本発明の製造方法では、複数の光素子からなる光素子アレイを搭載した後に、不必要な光素子を除去することによって、必要な光素子を一括実装するか、不要な光素子が予め除去された光素子アレイを搭載することによって、必要な光素子を一括実装しているからである。更なる効果として、複数の光素子を一括して実装すると、光素子を１つずつ実装する場合に比べて、実装に要する時間を短縮することができ、コストを低減することができる。また、その効果は実装される光素子の数が増えるほど大きくなる。【００７７】
（実施形態１１）
図１９Ａ、図１９Ｂに、光導波路１８、光導波路端面ミラー１９及び電気配線が形成された光電気混載基板２０に光素子一体型ＬＳＩを実装した場合の断面構造を示す。ここで、光電気混載基板２０とは、光回路と電気回路の両方が設けられた基板を意味する。図１９Ａ、図１９Ｂには、光回路として光導波路１８を用いた例を示すが、その他の光回路として光ファイバを用いても良い。図１９Ａは、本発明の光素子一体型ＬＳＩが実装された光電気混載基板２０の断面構造を示す。図１９Ｂは従来の光素子一体型ＬＳＩが実装された光電気混載基板２０の断面構造を示す。【００７８】
図１９Ａに示す光素子一体型ＬＳＩと、図１９Ｂに示す光素子一体型ＬＳＩとは、３チャンネル分の発光素子２ａと、１チャンネル分の受光素子５ａとがＬＳＩ１に実装されている点で共通している。しかし、図１９Ａと図１９Ｂとを比較すれば明らかなように、複数の発光素子２ａ及び受光素子５ａが一括して実装された本発明の光素子一体型ＬＳＩでは、発光素子２ａ及び受光素子５ａの高さが一定に揃っている。一方、１チャンネルずつの発光素子２ａ及び受光素子５ａが１つずつＬＳＩ１に実装された従来の光素子一体型ＬＳＩでは、各光素子間の高さにばらつきが生じている。【００７９】
光電気混載基板２０は、その表面に光導波路１８と光導波路端面ミラー１９が形成され、更に電気配線（不図示）が形成されている。また、光素子一体型ＬＳＩと光電気混載基板２０は、半田バンプ３を用いて電気接続され、光素子一体型ＬＳＩの受発光部と光導波路端面ミラー１９は、Ｘ、Ｙ、Ｚ方向の位置を合わせることにより、光結合している。ここで、Ｘ方向は光電気混載基板２０の表面と平行な方向で、Ｙ方向は紙面に垂直な方向で、Ｚ方向は、光電気混載基板２０の表面に垂直な方向を示す。図２３Ａ、図２３Ｂには、Ｘ、Ｚ方向の断面が示されている。比較的低速な信号は、半田バンプ３を介して光素子一体型ＬＳＩと光電気混載基板２０との間で入出力され、高速な信号は発光素子２ａ及び受光素子５ａと光導波路１８とを介して入出力される。【００８０】
ここで、光素子一体型ＬＳＩから出力される光信号を高効率、かつ全チャンネルについて同じ効率で光結合させるためには、各光素子と、光導波路端面ミラー１９との相対位置が、それぞれのチャンネルで揃っている必要がある。この点、ＬＳＩ１に対して複数の光素子の高さが一定である本発明の光素子一体型ＬＳＩを光電気混載基板２０に対して平行に、かつ、光素子と光導波路端面ミラー１９の光軸を合わせて搭載すれば、各光素子と光導波路端面ミラー１９との間の距離（Ｚ方向）が一定になる。従って、全チャンネルについて均一、かつ、高効率の光結合が実現される。さらに、光素子一体型ＬＳＩから出力される複数の光信号の強度が均一に向上するので、全チャンネルについて伝送距離が延びる。【００８１】
一方、図１９Ｂに示す従来の光素子一体型ＬＳＩのように、ＬＳＩ１に対して複数の光素子の高さが一定でない場合は、光素子一体型ＬＳＩを光電気混載基板２０に対して平行に実装したとしても、各光素子と光導波路端面ミラー１９との間の距離（Ｚ方向）が一定とはならず、光結合にばらつきが生じる。その結果、光信号の伝送可能距離にばらつきが生じ、光結合効率が悪いチャンネルでは伝送距離が短くなる。
【図１Ａ】
2005067061.tif 000002
【図１Ｂ】
2005067061.tif 000003
【図２Ａ】
2005067061.tif 000004
【図２Ｂ】
2005067061.tif 000005
【図２Ｃ】
2005067061.tif 000006
【図２Ｄ】
2005067061.tif 000007
【図３Ａ】
2005067061.tif 000008
【図３Ｂ】
2005067061.tif 000009
【図４Ａ】
2005067061.tif 000010
【図４Ｂ】
2005067061.tif 000011
【図４Ｃ】
2005067061.tif 000012
【図４Ｄ】
2005067061.tif 000013
【図４Ｅ】
2005067061.tif 000014
【図５Ａ】
2005067061.tif 000015
【図５Ｂ】
2005067061.tif 000016
【図５Ｃ】
2005067061.tif 000017
【図６Ａ】
2005067061.tif 000018
【図６Ｂ】
2005067061.tif 000019
【図６Ｃ】
2005067061.tif 000020
【図６Ｄ】
2005067061.tif 000021
【図６Ｅ】
2005067061.tif 000022
【図６Ｆ】
2005067061.tif 000023
【図６Ｇ】
2005067061.tif 000024
【図６Ｈ】
2005067061.tif 000025
【図６Ｉ】
2005067061.tif 000026
【図７Ａ】
2005067061.tif 000027
【図７Ｂ】
2005067061.tif 000028
【図７Ｃ】
2005067061.tif 000029
【図７Ｄ】
2005067061.tif 000030
【図７Ｅ】
2005067061.tif 000031
【図７Ｆ】
2005067061.tif 000032
【図７Ｇ】
2005067061.tif 000033
【図７Ｈ】
2005067061.tif 000034
【図７Ｉ】
2005067061.tif 000035
【図８Ａ】
2005067061.tif 000036
【図８Ｂ】
2005067061.tif 000037
【図８Ｃ】
2005067061.tif 000038
【図９】
2005067061.tif 000039
【図１０Ａ】
2005067061.tif 000040
【図１０Ｂ】
2005067061.tif 000041
【図１０Ｃ】
2005067061.tif 000042
【図１０Ｄ】
2005067061.tif 000043
【図１１Ａ】
2005067061.tif 000044
【図１１Ｂ】
2005067061.tif 000045
【図１２】
2005067061.tif 000046
【図１３Ａ】
2005067061.tif 000047
【図１３Ｂ】
2005067061.tif 000048
【図１４Ａ】
2005067061.tif 000049
【図１４Ｂ】
2005067061.tif 000050
【図１５Ａ】
2005067061.tif 000051
【図１５Ｂ】
2005067061.tif 000052
【図１５Ｃ】
2005067061.tif 000053
【図１５Ｄ】
2005067061.tif 000054
【図１５Ｅ】
2005067061.tif 000055
【図１５Ｆ】
2005067061.tif 000056
【図１５Ｇ】
2005067061.tif 000057
【図１５Ｈ】
2005067061.tif 000058
【図１５Ｉ】
2005067061.tif 000059
【図１５Ｊ】
2005067061.tif 000060
【図１５Ｋ】
2005067061.tif 000061
【図１５Ｌ】
2005067061.tif 000062
【図１６Ａ】
2005067061.tif 000063
【図１６Ｂ】
2005067061.tif 000064
【図１７Ａ】
2005067061.tif 000065
【図１７Ｂ】
2005067061.tif 000066
【図１８Ａ】
2005067061.tif 000067
【図１８Ｂ】
2005067061.tif 000068
【図１９Ａ】
2005067061.tif 000069
【図１９Ｂ】
2005067061.tif 000070
【国際調査報告】
2005067061.tif 000071
2005067061.tif 000072
2005067061.tif 000073
2005067061.tif 000074
2005067061.tif 000075
2005067061.tif 000076
2005067061.tif 000077
2005067061.tif 000078