【手続補正書】
【提出日】平成30年8月8日(2018.8.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
メモリ装置であって、
メモリと、
前記メモリ装置からメインのメモリ経路である第１通信経路を介して前記メモリ装置の外部へデータを通信するためのデータインターフェイスと、
前記メモリ装置から前記第１通信経路から分離されているシステム制御経路である第２通信経路を介して前記メモリ装置の外部へエラー情報を通信するためのエラーインターフェイスと、
前記メモリ装置の内部にあり、前記データインターフェイス、前記エラーインターフェイス、及び前記メモリに結合されたコントローラと、有し、
前記コントローラは、前記メモリから読み出されたデータのエラーを訂正して訂正されたデータを生成し、前記エラーを訂正することに応答してエラー情報を生成し、前記データインタフェイスを介して前記訂正されたデータを伝送し、前記エラーインタフェイスを介して前記エラー情報を伝送するエラー訂正コード（ＥＣＣ）エンジンと、
前記ＥＣＣエンジンに応答してエラー情報を記録するように構成されたＥＣＣコントローラと、を含むことを特徴とするメモリ装置。
【請求項２】
前記コントローラは、訂正不可エラーの検出に応答して前記データインターフェイスを通して伝達されるデータストローブ信号を調整することを特徴とする請求項１に記載のメモリ装置。
【請求項３】
前記コントローラは、前記訂正不可エラーを指示する信号を前記データストローブ信号と組み合わせることを特徴とする請求項２に記載のメモリ装置。
【請求項４】
前記コントローラは、前記訂正不可エラーの検出に応答して、前記訂正不可エラーに関するエラー情報を前記エラーインターフェイスを介して伝送することを特徴とする請求項２に記載のメモリ装置。
【請求項５】
前記第２通信経路は、前記第１通信経路に対する帯域外通信経路を含むことを特徴とする請求項１に記載のメモリ装置。
【請求項６】
前記第２通信経路は、少なくとも１つ以上の多様な通信リンクであるバス（Ｂｕｓ）を含むことを特徴とする請求項１に記載のメモリ装置。
【請求項７】
前記バスは、システム管理バス（ＳＭＢｕｓ）、Ｉ２Ｃバス（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｕｓ）、ＩＰＭＩバス（Ｉｎｔｅｌｌｉｇｅｎｔ  Ｐｌａｔｆｏｒｍ  Ｍａｎａｇｅｍｅｎｔ  Ｉｎｔｅｒｆａｃｅ  Ｂｕｓ）、又はＭｏｄｂｕｓを含むことを特徴とする請求項６に記載のメモリ装置。
【請求項８】
前記第２通信経路は、前記第１通信経路よりも実質的に低速であることを特徴とする請求項１に記載のメモリ装置。
【請求項９】
前記第１通信経路は第１のデータレートを含み、前記第２通信経路は第２のデータレートを含み、
前記第２のデータレートは、前記第１のデータレートの１／１０以下であることを特徴とする請求項１に記載のメモリ装置。
【請求項１０】
前記エラーインタフェイスは、エラー情報についてのポーリング（ｐｏｌｌｉｎｇ）を受信することができることを特徴とする請求項１に記載のメモリ装置。
【請求項１１】
前記コントローラは、前記エラーインタフェイスを介してエラー情報をプッシュ（ｐｕｓｈ）するようにさらに構成されることを特徴とする請求項１に記載のメモリ装置。
【請求項１２】
メモリモジュールであって、
前記メモリモジュールからメインのメモリ経路である第１通信経路を介して前記メモリモジュールの外部へデータを通信するためのデータインターフェイスと、
前記メモリモジュールから前記データインターフェイス及び前記第１経路とは分離（ｓｅｐａｒａｔｅ）しているシステム制御経路である第２通信経路を介してメモリモジュールの外部へエラー情報を通信するためのエラーインタフェイスと、
前記メモリモジュールの内部にある複数のメモリ装置と、を有し、
前記複数のメモリ装置は、データインターフェイスとエラーインターフェイスとに各々結合され、
前記複数のメモリ装置の各々は、データを格納するメモリと、
前記データインターフェイス、前記エラーインターフェイス、及び前記メモリ装置の前記メモリと結合されるコントローラと、を含み、
前記コントローラは、メモリから読み出されたデータのエラーを訂正して訂正されたデータを生成し、前記エラーを訂正することに応答してエラー情報を生成し、前記データインタフェイスを介して前記訂正されたデータを伝送し、前記エラーインタフェイスを介して前記エラー情報を伝送するエラー訂正コード（ＥＣＣ）エンジンと、
前記ＥＣＣエンジンに応答してエラー情報を記録するように構成されたＥＣＣコントローラと、を含むことを特徴とするメモリモジュール。
【請求項１３】
前記各々のメモリ装置の前記コントローラは、訂正不可エラーに応答してデータストローブ信号を調整するよう構成され、
前記データインターフェイスは、前記複数のメモリ装置からの複数の前記データストローブ信号に基づいてモジュールデータストローブ信号を伝送することを特徴とする請求項１２に記載のメモリモジュール。
【請求項１４】
前記第２経路は、前記第１経路に対する帯域外通信経路を含むことを特徴とする請求項１２に記載のメモリモジュール。
【請求項１５】
前記第２経路は、少なくとも１つ以上の多様な通信リンクであるバス（Ｂｕｓ）を含むことを特徴とする請求項１２に記載のメモリモジュール。
【請求項１６】
前記バスは、システム管理バス（ＳＭＢｕｓ）、Ｉ２Ｃバス（Ｉｎｔｅｒ−Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｂｕｓ）、ＩＰＭＩバス（Ｉｎｔｅｌｌｉｇｅｎｔ  Ｐｌａｔｆｏｒｍ  Ｍａｎａｇｅｍｅｎｔ  Ｉｎｔｅｒｆａｃｅ  Ｂｕｓ）、又はＭｏｄｂｕｓを含むことを特徴とする請求項１５に記載のメモリモジュール。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】メモリ装置及びメモリモジュール
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】
本発明はメモリシステムアーキテクチャに関し、さらに詳細にはエラー訂正を遂行するメモリ装置及びメモリモジュールに関する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
本発明は上記従来のメモリコントローラにおける問題点に鑑みてなされたものであって、本発明の目的は、エラー訂正を遂行しつつ低費用及び低電力特性を提供するメモリ装置及びメモリモジュールを提供することにある。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
上記目的を達成するためになされた本発明によるメモリ装置は、メモリ装置であって、メモリと、前記メモリ装置からメインのメモリ経路である第１通信経路を介して前記メモリ装置の外部へデータを通信するためのデータインターフェイスと、前記メモリ装置から前記第１通信経路から分離されているシステム制御経路である第２通信経路を介して前記メモリ装置の外部へエラー情報を通信するためのエラーインターフェイスと、前記メモリ装置の内部にあり、前記データインターフェイス、前記エラーインターフェイス、及び前記メモリに結合されたコントローラと、有し、前記コントローラは、前記メモリから読み出されたデータのエラーを訂正して訂正されたデータを生成し、前記エラーを訂正することに応答してエラー情報を生成し、前記データインタフェイスを介して前記訂正されたデータを伝送し、前記エラーインタフェイスを介して前記エラー情報を伝送するエラー訂正コード（ＥＣＣ）エンジンと、前記ＥＣＣエンジンに応答してエラー情報を記録するように構成されたＥＣＣコントローラと、を含むことを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】削除
【補正の内容】
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
上記目的を達成するためになされた本発明によるメモリモジュールは、メモリモジュールであって、前記メモリモジュールからメインのメモリ経路である第１通信経路を介して前記メモリモジュールの外部へデータを通信するためのデータインターフェイスと、前記メモリモジュールから前記データインターフェイス及び前記第１経路とは分離（ｓｅｐａｒａｔｅ）しているシステム制御経路である第２通信経路を介してメモリモジュールの外部へエラー情報を通信するためのエラーインタフェイスと、前記メモリモジュールの内部にある複数のメモリ装置と、を有し、前記複数のメモリ装置は、データインターフェイスとエラーインターフェイスとに各々結合され、前記複数のメモリ装置の各々は、データを格納するメモリと、前記データインターフェイス、前記エラーインターフェイス、及び前記メモリ装置の前記メモリと結合されるコントローラと、を含み、前記コントローラは、メモリから読み出されたデータのエラーを訂正して訂正されたデータを生成し、前記エラーを訂正することに応答してエラー情報を生成し、前記データインタフェイスを介して前記訂正されたデータを伝送し、前記エラーインタフェイスを介して前記エラー情報を伝送するエラー訂正コード（ＥＣＣ）エンジンと、前記ＥＣＣエンジンに応答してエラー情報を記録するように構成されたＥＣＣコントローラと、を含むことを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
本発明に係るメモリ装置及びメモリモジュールによれば、エラー訂正を遂行することを具現するのに必要である費用が低く、消費電力も減らすことができるメモリシステムを構成することができる。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
次に、本発明に係るメモリ装置及びメモリモジュールを実施するための形態の具体例を図面を参照しながら説明する。