【事件の表示】
　平成１１年特許願第　９３４０１号「空間フィルタ処理アーキテクチャ」拒絶査定不服審判事件〔平成１２年　２月１８日出願公開、特開２０００−　４８１９３、請求項の数（７）〕について、次のとおり審決する。
【結　論】
　原査定を取り消す。
　本願の発明は、特許すべきものとする。
【理　由】
１．手続きの経緯・本願発明
　本願は、平成１１年３月３１日（パリ条約による優先権主張１９９８年４月１日、米国）に出願したものであって、その請求項１〜７に係る発明は、平成１２年１１月１日付け、平成１３年１１月１５日付け、及び平成１４年４月３日付けの手続補正によって補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１〜７に記載されたとおりのものと認められるところ、請求項１〜７に係る発明は、次のとおりのものである。
　
　「【請求項１】何れの次元においても入力アレイ（２０１）より大きくなく、かつ、少なくとも１次元では前記入力アレイ（２０１）より小さいフィルタ処理係数（２２２）のフィルタアレイ（２２１）を通してフィルタリングされる、入力ピクセル値（２０２）の前記入力アレイ（２０１）として表されるピクセル化した入力画像の低レイテンシ空間フィルタ処理を実行するコンピュータにおける空間フィルタ処理装置であって、
  前記フィルタアレイ（２２１）における各フィルタ処理係数（２２２）が、この各フィルタ処理係数（２２２）とマッチする一つの固有の計算モジュール（４０２）を有し、この計算モジュールにマッチする前記フィルタ処理係数を格納する格納手段（４０３）を備えた複数の計算モジュール（４０２）と、
  更に同時に演算するよう配置された前記複数の計算モジュール（４０２）と、入力信号の一連の予め選択されたパッチ（Ｐｎ）として編成された入カピクセル値を含む入力信号に応答する前記複数の計算モジュール（４０２）であって、前記フィルタアレイ（２２１）が、前記入力アレイ（２０１）上の全ての可能な場所のうちの異なる場所にオーバレイされる場合に、前記バッチ（Ｐｎ）のそれぞれが、前記フィルタアレイ（２２１）によって覆われる前記入力ピクセル値（２０２）であり、前記パッチ（Ｐｎ）のそれぞれが、出力アレイ（２４０）における出力値（Ｏx）に指標付けされ、この出力アレイ（２４０）は、前記フィルタアレイ（２２１）による前記入力アレイ（２０１）に対するフィルタ処理を表わし、前記フィルタアレイ（２２１）が、前記入力ピクセル値（２０２）にオーバレイされる場合に、各バッチ（Ｐｎ）における前記入力ピクセル値（２０２）のそれぞれが、その上に現れる、対応するフィルタ処理係数（２２２）に更にタグ付けされる前記複数の計算モジュール（４０２）と、
  それぞれが、格納された前記フィルタ処理係数（２２２）と、対応するタグ付けされた入力ピクセル値（２０２）とを、該入力ピクセル値（２０２）の到着に応じて乗算する乗算器（５０３）を更に有する前記複数の計算モジュール（４０２）と、各バッチ（Ｐｎ）が搬送されると、この中の各人力ピクセル値（２０２）が、タグ付けされたフィルタ処理係数（２２２）とマッチする前記計算モジュール（４０２）に略同時に到達するように、バッチ（Ｐｎ）ごとに前記入力ピクセル値（２０２）を前記複数の計算モジュール（４０２）に撒送する搬送手段と、
  バッチ（Ｐｎ）ごとに、対応するタグ付けされた入力ピクセル値（２０２）と前記フィルタ処理係数（２２２）とを乗算した結果の前記計算モジュールの積を全て合計する、全ての計算モジュール（４０２）における前記乗算器（５０３）に応答する累算器であって、該累算器による選択されたバッチ（Ｐｎ）に関する全ての前記積の合計が、前記選択されたバッチ（Ｐｎ）の前記出力値（０x）である累算器とを備え、
  少なくともひとつの前記ピクセル値が複数回前記乗算器（５０３）に到着することを特徴とする空間フィルタ処理装置。
　
【請求項２】前記格納手段（４０３）が、プログラム可能であることを特徴とする請求項１に記載の空間フィルタ処理装置。
　
【請求項３】各計算モジュール（４０２）は、入力ピクセル値（２０２）の到着及び前記乗算器（５０３）への搬送を統制するフリップフロツプゲート（５０２）を更に備えることを特徴とする請求項１又は２に記載の空間フィルタ処理装置。
　
【請求項４】前記撒送手段が、連続的なバッチ（Ｐｎ）において、計算モジュール（４０２）への入力ピクセル値（２０２）の搬送を調整するＦＩＦＯ記憶装置（４０４）を備えることを特徴とする請求項１、２又は３に記載の空間フィルタ処理装畳。
　
【請求項５】出力値（０x）を、出力ストリームを表す出力信号に変換する手段と、下流のハードウェアに提供する前に前記出力信号をクリップ及び圧縮する手段と、
を更に備えることを特徴とする請求項１又は４に記載の空間フィルタ処理装置。
　
【請求項６】当該空間フィルタ処理装置が単一集積回路のチップ上で展開されることを特徴とする請求項１、２、３、４又は５に記載の空間フィルタ処理装置。
　
【請求項７】前記チップはＣＭＯＳチップであることを特徴とする請求項６に記載の空間フィルタ処理装畳。」
　
２．引用刊行物
（引用例１）
　原審が拒絶の理由で引用した引用例は、次のとおりのものである。
特開昭６３−２７３１７６号公報
特開平０５−２４４４１６号公報
特開平０９−０１６７４７号公報
特開平６３−０７９１８０号公報
（以下、「引用例１〜４」という。）
　
３．対比・判断
　請求項１に記載された発明と引用例１（特開昭６３−２７３１７６号公報）に記載された発明との対比・判断に先立って、請求項１に係る発明を解釈するに、
(i)先ず、特許請求の範囲の請求項１には、
　「前記フィルタアレイ（２２１）における各フィルタ処理係数（２２２）が、この各フィルタ処理係数（２２２）とマッチする一つの固有の計算モジュール（４０２）を有し、この計算モジュールにマッチする前記フィルタ処理係数を格納する格納手段（４０３）を備えた複数の計算モジュール（４０２）」
　との記載がなされており、この記載からみるに、請求項１に係る発明の空間フィルタ処理装置は、複数の計算モジュール（４０２）を有するものであって、それら各計算モジュール（４０２）は、フィルタアレイ（２２１）のそれぞれの位置（実施例では、横４×縦４＝１６の大きさである。）に一対一に対応して配置され、対応するフィルタ処理係数（２２２）を格納する格納手段（４０３）を備えているものであると解される。
(ii)次に、特許請求の範囲の請求項１には、
　「更に同時に演算するよう配置された前記複数の計算モジュール（４０２）と、入力信号の一連の予め選択されたパッチ（Ｐｎ）として編成された入カピクセル値を含む入力信号に応答する前記複数の計算モジュール（４０２）」
　との記載がなされており、この記載からみるに、空間フィルタ処理装置を構成する複数の計算モジュール（４０２）は、フィルタ処理演算を同時に並列処理するようにフィルタアレイ（２２１）の各位置に対応してそれぞれ配置されているものと解される。
(iii)次に、特許請求の範囲の請求項１には、
　「前記フィルタアレイ（２２１）が、前記入力ピクセル値（２０２）にオーバレイされる場合に、各パッチ（Ｐｎ）における前記入力ピクセル値（２０２）のそれぞれが、その上に現れる、対応するフィルタ処理係数（２２２）に更にタグ付けされる前記複数の計算モジュール（４０２）」
　との記載がなされており、この記載からみるに、
先に(i)で述べたように、請求項１に係る発明の複数の計算モジュール（４０２）は、フィルタアレイ（２２１）のそれぞれの位置に対応して一対一に配置されているものと解される。
(iv)次に、特許請求の範囲の請求項１には、
　「それぞれが、格納された前記フィルタ処理係数（２２２）と、対応するタグ付けされた入力ピクセル値（２０２）とを、該入力ピクセル値（２０２）の到着に応じて乗算する乗算器（５０３）を更に有する前記複数の計算モジュール（４０２）」
　との記載がなされており、この記載からみるに、各計算モジュール（４０２）は、それぞれフィルタ係数（２２２）を格納する格納手段（４０３）の他に、乗算器（５０３）をも有するものであると解される。
(v)次に、特許請求の範囲の請求項１には、
　「パッチ（Ｐｎ）ごとに、対応するタグ付けされた入力ピクセル値（２０２）と前記フィルタ処理係数（２２２）とを乗算した結果の前記計算モジュールの積を全て合計する、全ての計算モジュール（４０２）における前記乗算器（５０３）に応答する累算器であって、該累算器による選択されたパッチ（Ｐｎ）に関する全ての前記積の合計が、前記選択されたパッチ（Ｐｎ）の前記出力値（０x）である累算器」
　との記載がなされており、この記載からみるに、請求項１に係る発明の空間フィルタ処理装置は、複数の計算モジュール（４０２）が、各々、入力ピクセル値（２０２）とフィルタ処理係数（２２２）との乗算を各モジュール（４０２）の乗算器（５０３）で並列演算した演算結果の積を累算する累算器を有するものであると解される。
(vi)次に、特許請求の範囲の請求項１には、
「各パッチ（Ｐｎ）が搬送されると、この中の各人力ピクセル値（２０２）が、タグ付けされたフィルタ処理係数（２２２）とマッチする前記計算モジュール（４０２）に略同時に到達するように、パッチ（Ｐｎ）ごとに前記入力ピクセル値（２０２）を前記複数の計算モジュール（４０２）に撒送する搬送手段」
　との記載がなされており、この記載によれば、請求項１に係る発明の空間フィルタ処理装置は、各計算モジュール（４０２）に、入力ピクセル値（２０２）が同時に到着するように入力ピクセル値（２０２）を搬送する手段を有するものと解される。
　
（請求項１に係る発明について）
　請求項１に係る発明と引用例１に記載された発明とを対比すると、引用例１は、(1)空間フィルタ処理装置は、入力アレイすなわちパッチの各ピクセル位置に対応してそれぞれ配置される複数の計算モジュール（４０２）を有し、(2)また、空間フィルタ処理装置を構成する各計算モジュール（４０２）は、それぞれ、処理係数を格納する手段の他に乗算器（５０３）をも有し、(3)そして、各計算モジュール（４０２）は、入力ピクセル値（２０２）とフィルタ処理計数（２２２）との積演算を同時に並列処理し、その処理演算の結果である積を空間フィルタ処理装置の累算器に送出することについて開示しない。また、以上のことは、引用例２乃至４にもその開示がない。
　そして、請求項１に係る発明は、上記発明を特定する事項を有することにより、明細書記載の効果を奏するものであるから、請求項１に係る発明は、引用例１乃至４記載された発明であるとも、引用例１乃至４に記載された発明に基いて当業者が容易に発明をすることができた発明であるともいえない。
　
（請求項２〜７に係る発明について）
　請求項２〜７に係る発明は、請求項１に係る発明を引用するものであるから、前述した理由と同じ理由により、請求項２〜７に係る発明は、引用例１乃至４記載された発明であるとも、引用例１乃至４に記載された発明に基いて当業者が容易に発明をすることができた発明であるともいえない。
　
４．むすび
　以上のとおりであるから、原審の拒絶の理由及び証拠によっては、本件請求項１ないし７に係る発明が、引用例１ないし４に記載された発明及び周知技術とに基づいて当業者が容易に発明をすることができるとすることができない。
　また、他に本件請求項１ないし７に係る発明が、当業者が容易に発明をすることができるとの理由を発見しない。
　よって、結論のとおり審決する。