【事件の表示】
　平成１０年特許願第３３０３６６号「論理回路等価検証装置と記録媒体」拒絶査定不服審判事件〔平成１２年　６月　６日出願公開、特開２０００−１５５７６９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明
　本願は、平成１０年１１月２０日の出願であって、その請求項１に記載された発明は、特許請求の範囲の請求項１に記載された次のとおりのものである。（以下、「本願発明」という。）
　「【請求項１】論理的に等価であるかどうかの検証の対象となる複数の論理回路の回路情報を入力する論理回路入力手段と、前記論理回路入力手段によって入力された前記論理回路に含まれる回路素子を入力側から順に並び替える論理回路並び替え手段と、前記入力された論理回路の外部入力端子に対して添え数字を付加した論理変数を生成し外部入力端子に関連付ける論理変数生成手段と、前記論理回路並び替え手段によって並べられた回路素子を順に取り出す手段と、前記取り出した回路素子が論理ゲートの場合、前記論理ゲートに入力する回路素子に関連付けされた論理変数又は論理式を、前記論理ゲートに対応する論理演算子で結合することによって論理式を生成し、前記論理ゲートに関連付ける論理ゲート向け論理式生成手段と、前記取り出した回路素子がフリップフロップの場合、前記フリップフロップに入力する回路素子に関連付けされた論理変数または論理式中の論理変数の添え数字を１つ増加させることで新たな論理式を生成し、前記フリップフロップと前記新たな論理式を関連付けるフリップフロップ向け論理式生成手段と、前記取り出した回路素子が出力端子の場合、前記出力端子に入力する回路素子に関連付けられた論理変数又は論理式を前記出力端子に関連付ける出力端子向け論理式生成手段と、前記論理回路入力手段によって入力された前記検証の対象となる複数の論理回路の出力端子に対して、前記出力端子向け論理式生成手段によって生成された論理式から二分決定図を生成する二分決定図生成手段と、前記二分決定図生成手段によって生成された二分決定図を比較し論理等価性を判定する論理等価性判定手段と、を備えたことを特徴とする論理回路等価検証装置。」
　
２．引用例
（１）原査定の拒絶の理由に引用された松永裕介、外２名、”順序回路の簡単化手法について”、電子情報通信学会技術研究報告（ＶＬＤ９０−９７〜１１０）、電子情報通信学会、平成３年、Ｖｏｌ．９０、Ｎｏ．４２９、ｐ．７３〜８０（以下、「引用例１」という。）には、
　ア　「本稿では、単一のクロックに同期した順序回路を扱う簡単化手法について述べる．その概要は、変数に時刻を示すラベルを導入し、異なる時刻の変数を別々の変数とみなして許容関数を計算し、最後にこの許容関数を用いて回路変換を行なうというものである．回路の簡単化手法として、２分決定グラフ（Binary　Decision　Diagram:ＢＤＤと略記）を用いた組み合わせ回路簡単化手法を用いている．」（７３頁左欄、「１．初めに」）、
　イ　「＜Boolean network,synchronous network＞特定のテクノロジに依存／非依存の多段の組み合わせ論理回路を表現するネットワークをBoolean networkと呼ぶ．Boolean networkの各々のノードは外部入／出力端子および，中間変数を表している．各中間変数は機能（function：後述の論理関数と混同を避けるため本稿では機能という用語を用いる．但し，これは一般的でない）と呼ばれる論理式を持つ．これは，その中間変数の入力となっている変数（外部入力および他の中間変数）を用いてこの中間変数の出力の論理関数を表現したものである．例えば２つの入力a,bをとるANDゲートの機能はf=abとなる．」（７３頁右欄、「２．１用語の定義」）、「＜logic　function：論理関数＞Boolean network中の各ノードが実現する論理を外部入力変数の関数として表したものをここでは論理関数（logic　function）と呼ぶ．論理関数は２値出力の関数となる．」（７４頁左欄、「２．１用語の定義」）、
　ウ　「まず、ループを含まない順序回路の例として図２（ａ）の回路の簡単化を考える．ａ，ｂ，ｃ，ｅが外部入力，ｄ，ｆが外部出力となっている．従来手法では，この回路の記憶素子の前後を疑似入出力端子とみなすわけである．そのようにすると，この回路は簡単化が行えない．これに反し，本手法では記憶素子を含んだ回路全体を考えて回路の簡単化を行う．そのためにまず，回路各部の論理関数を外部入力によってのみ表す．ｎ５，ｎ６の論理はそれぞれ，ａ・ｃ，ａ・ｂとなる（・は論理積を表すものとする）．次にｎ７，ｎ８の論理を表すわけであるが，これらは，それぞれ１時刻前のｎ５，ｎ６の論理関数と等しいので，ａ１・ｃ１，ａ１・ｂ１と表される（ｘｎはｎ時刻前の変数ｘを表すものとする）．そこで，最後にｎ１０（＝ｆ）の論理関数はａ１・ｃ１・ａ１・ｂ１・ｅ＝ａ１・ｂ１・ｃ１・ｅと表せる．」（７６頁左欄〜右欄、「３．２許容関数を利用した手法」）が記載されている。
　これらの記載ア〜ウ及び図面図１〜図６によれば、引用例１には、順序回路の簡単化手法として、変数に時刻を示すラベルを導入し、異なる時刻の変数を別々の変数とみなし、論理関数を求め、記憶素子を含んだ回路全体を考えて回路の簡単化を行い、そのために、回路各部の論理関数を外部入力によってのみで表する発明（以下、「引用発明１」という。）が記載されている。
（２）原査定の拒絶の理由に引用された特開平３−１００８７０号公報（以下、「引用例２」という。）には、
　ア　「【請求項１】複数個の順序回路（１）の論理的な等価性を検証する方式であって、該検証対象の順序回路（１）を、フリップフロップ（FF）（10）と，組み合わせ回路（11）とに分割し、該分割した各フリップフロップ（FF）（10）と，組み合わせ回路（11）に対して、該順序回路（１）が動作するクロックの各時刻に対応して、グラフ（２）を用いた表現に変換し、該変換によって求められたグラフ（２）が、それぞれの順序回路（１）において、同じ形をしていることを判定して、該複数個の順序回路（１）の論理的な等価性を検証することを特徴とする順序回路の論理照合方式。」（１頁左下欄、特許請求の範囲）、
　イ　「本発明は上記従来の欠点に鑑み、複数個、例えば、２つの順序回路の論理的な等価性を検証するのに、該２つの順序回路をフリップフロップ（FF）と，組み合わせ回路に分解したとき、該フリップフロップ（FF）間の対応付けがとれないような順序回路に対しても、論理的な等価性の検証を行うことができる順序回路の論理照合方式を提供することを目的とするものである。」（２頁左下欄）、
　ウ　「第２図は本発明の一実施例を示した図であって、（ａ）は時刻０におけるグラフを示し、（ｂ），（ｃ）は時刻1,2におけるグラフを示していて、順序回路１をフリップフロップ（FF）10と，組み合わせ回路11とに分割し、該分割によって得られた組み合わせ回路11を外部出力を表す二分決定グラフ２に変換し、且つ、各入力，及び、フリップフロップ（FF）10に初期値を与えて、以降、各クロックが入力される時刻1,時刻2,・・に対応したグラフ２を生成し、該生成されたグラフ２に対して、各時刻毎の該外部出力を表すグラフ２が同じ形をしているかどうかを検証する手段が本発明を実施するのに必要な手段である。」（３頁右下欄）、
　エ　「先ず、第１図に示したように、順序回路１をフリップフロップ（FF）10と，組み合わせ回路11とに分割し、該分割によって得られた組み合わせ回路を外部出力を表す二分決定グラフ２に変換する。 次に、各回路、例えば、第１図（ａ）に示した順序回路の入力の初期状態（A0,B0,…）を設定し、フリップフロップ（FF）10の出力Ｆに対して、初期値（例えば、’0’）を設定する。 これにより、第２図（ａ）に示した、最初の状態におけるフリップフロップ（FF）10からの入力に対応するノードを含まないグラフを得ることができる。 続いて、上記最初（時刻０）の状態から１クロック経過した時刻１でのグラフを作成する。その為には、第１図（ｂ）に示したグラフが、第１図（ａ）に示した順序回路１をフリップフロップ（FF）10と，組み合わせ回路11とに分割した場合において、該フリップフロップ（FF）10を入力とした、該組み合わせ回路10の入出力の関係を表していて、該組み合わせ回路11の出力が、フリップフロップ（FF）10の入力となり、次のクロックでの該フリップフロップ（FF）10の出力になっていることに着目して、上記時刻０で得られたグラフ｛第２図（ａ）参照｝の入力を、次の時刻に与えられる入力に変更（A0→A1,B0→B1）して、フリップフロップ（FF）10に対応する部分を上記時刻０のグラフで置き換える。」（４頁左上欄〜右上欄）、
　オ　「但し、各異なる時刻における各入力A,B,…は異なるものとし、別々のノード（ノードA0,A1,A2…,B0,B1,B2…）で表現する。ここで、添字は時刻を表す。」（４頁右上欄）が記載されている。
　これらの記載ア〜オ及び図面第１図〜第３図によれば、引用例２には「複数個の順序回路（１）の論理的な等価性を検証する方式であって、各異なる時刻における各入力A,B,…は異なるものとし、別々のノード（ノードA0,A1,A2…,B0,B1,B2…）で表現するが、ここで、添字は時刻を表すものとし、該検証対象の順序回路（１）を、フリップフロップ（FF）（10）と，組み合わせ回路（11）とに分割し、該分割した各フリップフロップ（FF）（10）と，組み合わせ回路（11）に対して、該順序回路（１）が動作するクロックの各時刻に対応して、２分決定グラフ（２）を用いた表現に変換し、該変換によって求められた２分決定グラフ（２）が、それぞれの順序回路（１）において、同じ形をしていることを判定して、該複数個の順序回路（１）の論理的な等価性を検証することを特徴とする順序回路の論理照合方式の発明（以下、「引用発明２」という。）が記載されている。
（３）原査定の拒絶の理由に引用された特開平１０−２２８４９８号公報（以下、「引用例３」という。）には、回路情報、入力変数値等を入力する入力手段２，出力手段１９を備えた順序回路の等価状態判定装置の発明（以下、「引用発明３」という。）が記載されている。
（４）原査定の拒絶の理由に引用されたS. Malik, 外３名, Logic Verification using Binary Decision Diagrams in a Logic Synthesis Environment, ICCAD-88, IEEE, 昭和６３年, p.6〜9（以下、「引用例４」という。）には、２分決定グラフＢＤＤを用いた論理等価性を判定する方法の発明（以下、「引用発明４」という。）が記載されている。
　
３．対比
　そこで、本件発明と引用発明２とを対比すると、引用発明２の「順序回路（１）」、「組み合わせ回路（11）」、「２分決定グラフ」及び「論理的な等価性」は、本願発明の「論理回路」、「論理ゲート」、「二分決定図」及び「論理等価性」に相当し、引用発明２の「各入力A，B，・・・」は、論理関数を求める場合、論理変数となるものであるから、本願発明の「論理変数」に相当し、引用発明２の「複数個の順序回路（１）の論理的な等価性を検証することを特徴とする順序回路の論理照合方式」は、物の発明においては方式は装置と表現できるから、本願発明の「論理回路等価検証装置」に相当する。
　したがって、本願発明と引用発明２は、「論理的に等価であるかどうかの検証の対象となる複数の論理回路に対し、添え数字を付加した論理変数を利用し、論理回路から二分決定図を生成し、生成された二分決定図を比較し論理等価性を判定することを特徴とする論理回路等価検証装置。」の点で一致し、以下の点１〜３で相違する。
　相違点１
　本願発明は、「論理的に等価であるかどうかの検証の対象となる複数の論理回路の回路情報を入力する論理回路入力手段と、前記論理回路入力手段によって入力された前記論理回路に含まれる回路素子を入力側から順に並び替える論理回路並び替え手段と、前記論理回路並び替え手段によって並べられた回路素子を順に取り出す手段」を備えるのに対して、引用発明２では、それらの手段が備えられていると記載されていない点。
　相違点２
　本願発明は、「前記入力された論理回路の外部入力端子に対して添え数字を付加した論理変数を生成し外部入力端子に関連付ける論理変数生成手段と、前記取り出した回路素子が論理ゲートの場合、前記論理ゲートに入力する回路素子に関連付けされた論理変数又は論理式を、前記論理ゲートに対応する論理演算子で結合することによって論理式を生成し、前記論理ゲートに関連付ける論理ゲート向け論理式生成手段と、前記取り出した回路素子がフリップフロップの場合、前記フリップフロップに入力する回路素子に関連付けされた論理変数または論理式中の論理変数の添え数字を１つ増加させることで新たな論理式を生成し、前記フリップフロップと前記新たな論理式を関連付けるフリップフロップ向け論理式生成手段と、前記取り出した回路素子が出力端子の場合、前記出力端子に入力する回路素子に関連付けられた論理変数又は論理式を前記出力端子に関連付ける出力端子向け論理式生成手段」を備えるのに対して、引用発明２では、それらの構成が備えられておらず、各異なる時刻における各入力A,B,…は異なるものとし、別々のノード（ノードA0,A1,A2…,B0,B1,B2…）で表現する点。
　相違点３
　本願発明は、「前記論理回路入力手段によって入力された前記検証の対象となる複数の論理回路の出力端子に対して、前記出力端子向け論理式生成手段によって生成された論理式から二分決定図を生成する二分決定図生成手段と、前記二分決定図生成手段によって生成された二分決定図を比較し論理等価性を判定する論理等価性判定手段」を備えるとのに対して、引用発明２では、論理回路から二分決定図を生成し、生成された二分決定図を比較し論理等価性を判定することは記載されているが、二分決定図生成手段及び論理等価性判定手段が記載されていない点。
　
４．当審の判断
　以下、相違点１〜３について検討する。
　相違点１について
　論理回路を解析する技術分野において、解析の対象となる論理回路の回路情報は必須であるので、その回路情報を得るための入力手段を設けることは当然採用されるべき事項（引用発明３）である。また、論理回路を解析するために、論理回路に含まれる回路素子を入力側から順に並び替える処理及び並び替え手段によって並べられた回路素子を順に取り出す処理は周知な技術事項であり（特開平４−１０５１７２号公報（第２図及びその説明部分）、特開平１−２３７４７３号公報（第８図及びその説明部分））、そして、コンピュータを利用する分野において、個別の処理単位毎に、それぞれを「○○手段」と表現して、それらの手段により発明の構成を特定することは常套手段である。
　そうすると、引用発明２に、上記周知な技術事項及び常套手段を採用し、論理的に等価であるかどうかの検証の対象となる複数の論理回路の回路情報を入力する論理回路入力手段と、論理回路入力手段によって入力された論理回路に含まれる回路素子を入力側から順に並び替える論理回路並び替え手段と、論理回路並び替え手段によって並べられた回路素子を順に取り出す手段を備えさせることは、格別困難ではなく、当業者が容易に想到できたものである。
　相違点２について
　引用発明２と同一技術分野に属する引用発明１において、図２（ａ）を参照して、論理式生成処理（記載ウ）を検討する。最初に外部入力端子ついて、入力されたａ，ｂ，ｃ，ｅの論理変数が外部入力端子に関連付けられている。次に論理ゲートであるＡＮＤ回路素子ｇ１、ｇ２、ｇ３について、例えばＡＮＤ回路素子ｇ１は、入力する回路素子（外部端子ｎ１，ｎ２）に関連付けられた論理変数ｃ，ａを、ＡＮＤ回路素子に対応する論理演算子（論理積）で結合することによって論理式（ａ・ｃ）を生成し、論理ゲートに関連付けられている。更にフリップフロップｆｆ１、ｆｆ２について、例えばフリップフロップｆｆ１は、入力する回路素子（ＡＮＤ回路素子ｇ１）に関連付けられた論理式（ａ・ｃ）に１時刻前を表す添え数字をつけることで新たな論理式（ａ１・ｃ１）を関連付けられている。最後に出力端子ｄ、ｆについて、例えば出力端子ｆは、出力端子ｆに入力する回路素子ｇ３に関連付けられた論理式（ａ１・ｂ１・ｃ１・ｅ）を出力端子に関連付けている。また、ｘｎはｎ時刻前の変数ｘを表すものとするとされるから、右上の数字ｎはｎ時刻前の変数ｘを表す添え数字であることは明らかであり、入力されたａ，ｂ，ｃ，ｅは、その添え数字’０’の表記がないが、単に表記を省略しているものといえる。そして、フリップフロップは、１時刻遅延した状態を保持するから、この出力状態を表すには、入力の添え数字を１つ増加させることとなることは明らかである。
　そうすると、引用発明２に、引用発明１における論理式生成処理及び上記相違点１についてで挙げた常套手段を採用し、論理回路の外部入力端子に対して添え数字を付加した論理変数を生成し外部入力端子に関連付ける論理変数生成手段と、回路素子が論理ゲートの場合、前記論理ゲートに入力する回路素子に関連付けされた論理変数又は論理式を、前記論理ゲートに対応する論理演算子で結合することによって論理式を生成し、前記論理ゲートに関連付ける論理ゲート向け論理式生成手段と、回路素子がフリップフロップの場合、前記フリップフロップに入力する回路素子に関連付けされた論理変数または論理式中の論理変数の添え数字を１つ増加させることで新たな論理式を生成し、前記フリップフロップと前記新たな論理式を関連付けるフリップフロップ向け論理式生成手段と、回路素子が出力端子の場合、前記出力端子に入力する回路素子に関連付けられた論理変数又は論理式を前記出力端子に関連付ける出力端子向け論理式生成手段を備えさせることは、格別困難ではなく、当業者が容易に想到できたものである。
　相違点３について
　引用発明２には、論理回路から二分決定図を生成する処理、生成された二分決定図を比較し論理等価性を判定する処理を行うことは記載されており、論理回路から二分決定図を生成するとは、論理回路に基づく論理式から二分決定図を生成すること（引用発明４）が一般的である。
　してみると、引用発明２において、上記一般的事項及び相違点１についてで挙げた常套手段を採用し、「前記論理回路入力手段によって入力された前記検証の対象となる複数の論理回路の出力端子に対して、前記出力端子向け論理式生成手段によって生成された論理式から二分決定図を生成する二分決定図生成手段と、前記二分決定図生成手段によって生成された二分決定図を比較し論理等価性を判定する論理等価性判定手段」を備えさせることは、格別困難ではなく、当業者が容易に想到できたものである。
　
５．むすび
　したがって、本願発明は、引用例１〜４に記載された発明及び周知技術から当業者が容易に発明することができたものであり、特許法第２９条第２項の規定により特許を受けることができないから、他の請求項に係る発明について検討するまでもなく、本願は、拒絶されるべきものである。
　よって、結論のとおり審決する。