【手続補正書】
【提出日】平成30年8月1日(2018.8.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
光を電荷に変換する第１光電変換部と前記第１光電変換部に接続される第１回路部とを有する複数の第１画素と、
光を電荷に変換する第２光電変換部と前記第２光電変換部に接続される第２回路部とを有する複数の第２画素と、
複数の前記第１画素がそれぞれ有する前記第１光電変換部のうち、少なくとも第１方向と前記第１方向に交差する第２方向とにおいてそれぞれ配置される前記第１光電変換部に接続される前記第１回路部を制御するための第１制御信号が出力される第１制御線と、
複数の前記第２画素がそれぞれ有する前記第２光電変換部のうち、少なくとも前記第１方向と前記第２方向とにおいてそれぞれ配置される前記第２光電変換部に接続される前記第２回路部を制御するための第２制御信号が出力される前記第１制御線とは異なる第２制御線と、
を備える撮像素子。
【請求項２】
光を電荷に変換する複数の第１光電変換部と、
前記第１光電変換部ごとに接続される第１回路部と、
光を電荷に変換する複数の第２光電変換部と、
前記第２光電変換部ごとに接続される第２回路部と、
複数の前記第１光電変換部のうち、少なくとも第１方向と前記第１方向に交差する第２方向とにおいてそれぞれ配置される前記第１光電変換部に接続される前記第１回路部を制御するための第１制御信号が出力される第１制御線と、
複数の前記第２光電変換部のうち、少なくとも前記第１方向と前記第２方向とにおいてそれぞれ配置される前記第２光電変換部に接続される前記第２回路部を制御する第２制御信号が出力される第２制御線と、
を備える撮像素子。
【請求項３】
前記第１制御線は、少なくとも前記第１方向と前記第２方向とにおいてそれぞれ配置される前記第１光電変換部に接続される前記第１回路部に接続され、
前記第２制御線は、少なくとも前記第１方向と前記第２方向とにおいてそれぞれ配置される前記第２光電変換部に接続される前記第２回路部に接続される請求項１又は請求項２に記載の撮像素子。
【請求項４】
前記第１光電変換部は、光が入射される第１領域において前記第１方向と前記第２方向とに並んで配置され、
前記第２光電変換部は、光が入射される前記第１領域とは異なる第２領域において前記第１方向と前記第２方向とに並んで配置される請求項１から請求項３のいずれか一項に記載の撮像素子。
【請求項５】
前記第１制御線は、前記第１領域において配置される全ての前記第１光電変換部に接続される前記第１回路部に接続され、
前記第２制御線は、前記第２領域において配置される全ての前記第２光電変換部に接続される前記第２回路部に接続される請求項４に記載の撮像素子。
【請求項６】
前記第１回路部は、第１ゲート部を有する第１トランジスタを含み、
前記第２回路部は、第２ゲート部を有する第２トランジスタを含み、
前記第１制御線は、前記第１ゲート部に接続され、
前記第２制御線は、前記第２ゲート部に接続される請求項１から請求項５のいずれか一項に記載の撮像素子。
【請求項７】
前記第１トランジスタは、前記第１制御信号により前記第１光電変換部で変換された電荷を転送し、
前記第２トランジスタは、前記第２制御信号により前記第２光電変換部で変換された電荷を転送する請求項６に記載の撮像素子。
【請求項８】
前記第１トランジスタは、前記第１光電変換部からの電荷が転送される第１フローティングディフュージョンの電位を、前記第１制御信号によりリセットし、
前記第２回路部は、前記第２光電変換部からの電荷が転送される第２フローティングディフュージョンの電位を、前記第２制御信号によりリセットする請求項６に記載の撮像素子。
【請求項９】
前記第１トランジスタは、前記第１制御信号により前記第１光電変換部の電位をリセットし、
前記第２トランジスタは、前記第２制御信号により前記第２光電変換部の電位をリセットする請求項６に記載の撮像素子。
【請求項１０】
前記第２制御信号は、前記第１制御信号が前記第１制御線に出力されるタイミングとは異なるタイミングで前記第２制御線に出力される請求項１から請求項９のいずれか一項に記載の撮像素子。
【請求項１１】
前記第２制御線に前記第２制御信号の出力が開始されるタイミングは、前記第１制御線に前記第１制御信号の出力が開始されるタイミングとは異なる請求項１０に記載の撮像素子。
【請求項１２】
前記第１回路部に接続される第１出力線と、
前記第２回路部に接続される前記第１出力線とは異なる第２出力線と、
を備える請求項１から請求項１１のいずれか一項に記載の撮像素子。
【請求項１３】
前記第１出力線は、少なくとも前記第１方向と前記第２方向とにおいてそれぞれ配置される前記第１光電変換部に接続される前記第１回路部に接続され、
前記第２出力線は、少なくとも前記第１方向と前記第２方向とにおいてそれぞれ配置される前記第２光電変換部に接続される前記第２回路部に接続される請求項１２に記載の撮像素子。
【請求項１４】
前記第１出力線に接続され、前記第１出力線に電流を供給する第１電流源と、
前記第２出力線に接続され、前記第２出力線に電流を供給する第２電流源と、
を備える請求項１２又は請求項１３に記載の撮像素子。
【請求項１５】
前記第１出力線に接続され、前記第１出力線に出力された信号を処理する第１信号処理回路と、
前記第２出力線に接続され、前記第２出力線に出力された信号を処理する第２信号処理回路と、
を備える請求項１２から請求項１４のいずれか一項に記載の撮像素子。
【請求項１６】
前記第１信号処理回路は、アナログ信号をデジタル信号に変換するための第１変換回路を含み、
前記第２信号処理回路は、アナログ信号をデジタル信号に変換するための第２変換回路を含む請求項１５に記載の撮像素子。
【請求項１７】
請求項１から請求項１６のいずれか一項に記載の撮像素子と、
前記撮像素子に接続され、画像処理が行われる画像処理部と、
を備える撮像装置。
【請求項１８】
前記画像処理部で画像処理が施されたデータを記録部に記録させる記録制御部を備える請求項１７に記載の撮像装置。
【請求項１９】
前記画像処理部で画像処理が施されたデータに基づく画像を表示させる表示制御部を備える請求項１７又は請求項１８に記載の撮像装置。
【請求項２０】
被写体の輝度情報を算出する演算部と、
前記演算部により算出された前記輝度情報に基づいて前記撮像素子を駆動させる駆動部と、を備え、
前記駆動部は、前記第１制御線及び前記第２制御線に接続され、前記第１制御信号及び前記第２制御信号をそれぞれ出力する請求項１７から請求項１９のいずれか一項に記載の撮像装置。
【請求項２１】
前記撮像素子は、少なくとも前記第１光電変換部と前記第２光電変換部とを有する撮像チップと、前記撮像チップとは異なるチップであって前記撮像チップに電気的に接続されるチップとにより構成される請求項１７から請求項２０のいずれか一項に記載の撮像装置。
【請求項２２】
光を電荷に変換する第１光電変換部を有する複数の第１画素と、
光を電荷に変換する第２光電変換部を有する複数の第２画素と、
前記複数の第１画素に接続され、前記第１画素を制御するための第１制御信号が出力される第１制御線と、
前記複数の第２画素に接続され、前記第２画素を制御するための第２制御信号が出力される前記第１制御線とは異なる第２制御線と、を備え、
前記第１光電変換部は、光が入射される第１領域において第１方向と前記第１方向に交差する第２方向とにそれぞれ配置され、
前記第２光電変換部は、光が入射される第２領域において前記第１方向と前記第２方向とにそれぞれ配置される撮像素子。
【請求項２３】
複数の画素と、
前記複数の画素のうち、光を電荷に変換する第１光電変換部を有する複数の第１画素に接続され、前記第１画素を制御するための第１制御信号が出力される第１制御線と、
前記複数の画素のうち、光を電荷に変換する第２光電変換部を有する複数の第２画素に接続され、前記第２画素を制御するための第２制御信号が出力される前記第１制御線とは異なる第２制御線と、を備え、
前記第１光電変換部は、光が入射される第１領域において第１方向と前記第１方向に交差する第２方向とにそれぞれ配置され、
前記第２光電変換部は、光が入射される第２領域において前記第１方向と前記第２方向とにそれぞれ配置される撮像素子。
【請求項２４】
前記第１画素は、前記第１制御線に接続される第１回路部を有し、
前記第２画素は、前記第２制御線に接続される第２回路部を有する請求項２２又は請求項２３に記載の撮像素子。
【請求項２５】
前記第１回路部は、前記第１制御信号により前記第１光電変換部から電荷を転送するための第１転送部を有し、
前記第２回路部は、前記第２制御信号により前記第２光電変換部から電荷を転送するための第２転送部を有する請求項２４に記載の撮像素子。
【請求項２６】
前記第２制御信号は、前記第１制御信号が前記第１制御線に出力されるタイミングとは異なるタイミングで前記第２制御線に出力される請求項２２から請求項２５のいずれか一項に記載の撮像素子。
【請求項２７】
前記複数の第１画素に接続され、前記第１画素を制御するための第３制御信号が出力される第３制御線と、
前記複数の第２画素に接続され、前記第２画素を制御するための第４制御信号が出力される前記第３制御線とは異なる第４制御線と、を備え、
前記第１回路部は、前記第３制御線に接続され、前記第３制御信号により、前記第１光電変換部からの電荷が転送される第１フローティングディフュージョンの電位をリセットするための第１リセット部を有し、
前記第２回路部は、前記第４制御線に接続され、前記第４制御信号により、前記第２光電変換部からの電荷が転送される第２フローティングディフュージョンの電位をリセットするための第２リセット部を有する請求項２５に記載の撮像素子。
【請求項２８】
前記第４制御信号は、前記第３制御信号が前記第３制御線に出力されるタイミングとは異なるタイミングで前記第４制御線に出力される請求項２７に記載の撮像素子。
【請求項２９】
前記第１回路部は、前記第１制御信号により、前記第１光電変換部からの電荷が転送される第１フローティングディフュージョンの電位をリセットするための第１リセット部を有し、
前記第２回路部は、前記第２制御信号により、前記第２光電変換部からの電荷が転送される第２フローティングディフュージョンの電位をリセットするための第２リセット部を有する請求項２４に記載の撮像素子。
【請求項３０】
前記第２制御信号は、前記第１制御信号が前記第１制御線に出力されるタイミングとは異なるタイミングで前記第２制御線に出力される請求項２９に記載の撮像素子。
【請求項３１】
前記第２領域は、前記第１領域から前記第１方向側に位置する請求項２２から請求項３０のいずれか一項に記載の撮像素子。
【請求項３２】
前記第２領域は、前記第１領域から前記第２方向側に位置する請求項２２から請求項３０のいずれか一項に記載の撮像素子。
【請求項３３】
前記第１画素に接続され、前記第１光電変換部の電荷により生成される第１信号が出力される第１出力線と、
前記第２画素に接続され、前記第２光電変換部の電荷により生成される第２信号が出力される前記第１出力線とは異なる第２出力線と、
を備える請求項２２から請求項３２のいずれか一項に記載の撮像素子。
【請求項３４】
前記第１出力線に接続され、前記第１出力線に電流を供給する第１電流源回路と、
前記第２出力線に接続され、前記第２出力線に電流を供給する第２電流源回路と、
を備える請求項３３に記載の撮像素子。
【請求項３５】
前記第１出力線は、前記複数の第１画素に接続され、
前記第２出力線は、前記複数の第２画素に接続される請求項３３又は請求項３４に記載の撮像素子。
【請求項３６】
前記第１信号と前記第２信号とに信号処理を行う信号処理部を備える請求項３３から請求項３５のいずれか一項に記載の撮像素子。
【請求項３７】
前記信号処理部は、前記第１信号と前記第２信号とを増幅する増幅部を有する請求項３６に記載の撮像素子。
【請求項３８】
前記信号処理部は、前記第１信号と前記第２信号とをデジタル信号に変換するために用いられる変換部を有する請求項３６又は請求項３７に記載の撮像素子。
【請求項３９】
前記第１光電変換部及び前記第２光電変換部は、第１半導体チップに配置され、
前記変換部は、前記第１半導体チップとは異なる第２半導体チップに配置される請求項３８に記載の撮像素子。
【請求項４０】
前記第１半導体チップは、前記第２半導体チップに積層される請求項３９に記載の撮像素子。
【請求項４１】
前記変換部を用いてデジタル信号に変換された前記第１信号と、前記変換部を用いてデジタル信号に変換された前記第２信号と、を記憶する記憶部を備える請求項３８に記載の撮像素子。
【請求項４２】
前記第１光電変換部及び前記第２光電変換部は、第１半導体チップに配置され、
前記変換部は、前記第１半導体チップとは異なる第２半導体チップに配置され、
前記記憶部は、前記第１半導体チップ及び前記第２半導体チップとは異なる第３半導体チップに配置される請求項４１に記載の撮像素子。
【請求項４３】
前記第１半導体チップは、前記第３半導体チップに積層される請求項４２に記載の撮像素子。
【請求項４４】
前記信号処理部は、前記第１信号に信号処理を行う第１信号処理回路と、前記第２信号に信号処理を行う第２信号処理回路と、を有する請求項３６に記載の撮像素子。
【請求項４５】
前記第１信号処理回路は、前記第１信号を増幅する第１増幅回路を有し、
前記第２信号処理回路は、前記第２信号を増幅する第２増幅回路を有する請求項４４に記載の撮像素子。
【請求項４６】
前記第１信号処理回路は、前記第１信号をデジタル信号に変換するために用いられる第１変換回路を有し、
前記第２信号処理回路は、前記第２信号をデジタル信号に変換するために用いられる第２変換回路を有する請求項４４又は請求項４５に記載の撮像素子。
【請求項４７】
前記第１光電変換部及び前記第２光電変換部は、第１半導体チップに配置され、
前記第１変換回路及び前記第２変換回路は、前記第１半導体チップとは異なる第２半導体チップに配置される請求項４６に記載の撮像素子。
【請求項４８】
前記第１半導体チップは、前記第２半導体チップに積層される請求項４７に記載の撮像素子。
【請求項４９】
前記第１変換回路を用いてデジタル信号に変換された前記第１信号を記憶する第１記憶回路と、
前記第２変換回路を用いてデジタル信号に変換された前記第２信号を記憶する第２記憶回路と、
を備える請求項４６に記載の撮像素子。
【請求項５０】
前記第１光電変換部及び前記第２光電変換部は、第１半導体チップに配置され、
前記第１変換回路及び前記第２変換回路は、前記第１半導体チップとは異なる第２半導体チップに配置され、
前記第１記憶回路及び前記第２記憶回路は、前記第１半導体チップ及び前記第２半導体チップとは異なる第３半導体チップに配置される請求項４９に記載の撮像素子。
【請求項５１】
前記第１半導体チップは、前記第３半導体チップに積層される請求項５０に記載の撮像素子。
【請求項５２】
請求項２２から請求項５１のいずれか一項に記載の撮像素子を備える電子機器。
【請求項５３】
前記撮像素子で撮像された被写体の画像を表示する表示部を備える請求項５２に記載の電子機器。
【請求項５４】
前記撮像素子に接続され、画像処理が行われる画像処理部を備える請求項５２又は請求項５３に記載の電子機器。
【請求項５５】
前記画像処理部により画像処理が行われたデータを記録部に記録させる記録制御部を備える請求項５４に記載の電子機器。
【請求項５６】
前記画像処理部により画像処理が行われたデータに基づく画像を表示部に表示させる表示制御部を備える請求項５４又は請求項５５に記載の電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】撮像素子、撮像装置、および電子機器