【事件の表示】
　平成　５年特許願第２３２１８３号「プログラマブルロジックアレイ」拒絶査定不服審判事件〔平成　６年　８月２３日出願公開、特開平　６−２３７１６５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯、本願発明
　本願は、平成５年８月２６日（パリ条約による優先権主張１９９２年８月２７日、米国）の出願であって、その請求項１に係る発明（以下、「本願発明」という。）は、平成１４年２月７日付け、及び平成１５年１０月１６日付けの手続補正によって補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次の事項により特定されるものである。
「入力バスから論理変数を選定する手段と、
　前記選定された論理変数を、シリアルアクセス手段によってロードされダイナミックアクセスメモリーに格納された再プログラム可能なデータにより定義され、複数の中から選択された所定のブール関数に組み合わせる手段と、を有することを特徴とするプログラマブルロジックアレイ。」
　                                                   
第２．引用刊行物
１．引用刊行物に記載された事項
　これに対して、原審の拒絶理由に引用され、本願の出願の日前である昭和５９年９月１１日に頒布された特開昭５９−１６１１３０号公報（以下、「引用刊行物」という。）には、第１図ないし第５図とともに、以下の記載がある。
　「この発明はプログラム可能な論理アレイ（以下、ＰＬＡ）に関し、より特定的には、容易に再プログラムすることができるＰＬＡに関するものである。
　一般的に、ＰＬＡは複数のディジタル入力信号を受信しかつ複数のディジタル出力信号を発生する論理回路であり、ディジタル出力信号の各々は入力信号のプログラム可能な積和の組合せである。」（４頁左上欄１１行ないし１８ 行）、
　「この発明の他の長所は、必要に応じて容易にプログラムまたは再プログラム可能であり、かつ半導体チップ領域“不動産（ｒｅａｌ　ｅｓｔａｔｅ）”を減少させるＰＬＡの設計を提供することにある。」（４頁右下欄１６行ないし１９行）、
　「（９）ａ．　ｎ個の入力端子においてｎ個の入力信号を受信しかつｍ個のターム・ラインを有するように配置されたＡＮＤアレイを備え、ｎおよびｍは１よりも大きい整数であり、前記ＡＮＤアレイはｎ×ｍ個のセルを有し、各々のセルは、
　前記ターム・ラインの１つと基準電位との間で直列に結合された第１および第２のトランジスタ手段を含み、前記トランジスタ手段の各々は制御要素を有し、
　前記第１のトランジスタ手段の制御要素に結合された第１の電荷蓄積エレメントをさらに含み、
　前記ｎ個の入力端子の１つは前記第２のトランジスタ手段の制御要素に結合され、
　ｂ．　ｋ個の出力ラインを提供しかつ前記ターム・ラインによって前記ＡＮＤアレイに結合されたＯＲアレイをさらに備え、ｋは整数であり、前記ＯＲアレイはｍ×ｋ個のセルを有し、各々のセルは、
　前記出力ラインの１つと基準電位との間で直列に結合された第３および第４のトランジスタ手段を含み、前記トランジスタ手段の各々は制御要素を有し、
　前記第３のトランジスタ手段の制御要素に結合された第２の電荷蓄積エレメントをさらに含み、かつ、
　前記ｍ個のターム・ラインの１つは前記第４のトランジスタ手段の制御要素に結合された、再プログラム可能な論理アレイ。」（２頁左下欄７行ないし右下欄１４行）、
　「（１０）前記セルの各行のｍ番目のセルに結合された第１の入力端子と、プログラムデータを受信するように配置された第２の入力端子と、セルの各行の第１のセルに結合された出力端子と、マルチプレクサ選択信号を受信して前記第１および前記第２の入力端子間を選択するように配置されたセレクタ入力端子とを有するマルチプレクサ手段をさらに備えたことを特徴とする、特許請求の範囲第９項記載の再プログラム可能な論理アレイ。」（２頁右下欄１５行ないし３頁左上欄４行）、
　「（１１）前記ＡＮＤアレイのセルの第１行の前記マルチプレクサ手段の前記第２の入力端子は前記アレイのプログラムデータ入力端子に結合されることを特徴とする、特許請求の範囲第１０項記載の再プログラム可能な論理アレイ。」（３頁左上欄５行ないし９行）、
　「（１２）前記ＡＮＤおよび前記ＯＲアレイの双方の前記電荷蓄積エレメントのすべてに結合されるクロック信号源をさらに備えたことを特徴とする、特許請求の範囲第１１項記載の再プログラム可能な論理アレイ。」（３頁左上欄１０行ないし１４行）、
　「（１３）電荷蓄積エレメントの２行目から第（ｎ＋ｋ）行の前記マルチプレクサ手段の各々の前記第２の入力端子は、セルのすぐ前の先行する行の出力に結合され、このため、前記マルチプレクサ選択信号が一方の状態にある期間中に前記プログラムデータ入力端子に与えられた直列化されたデータをシフトすることによってかつ前記マルチプレクサ選択信号が第２の状態にある期間中にセルの各々の行の内部でプログラムデータを再循環することによって前記電荷蓄積エレメントのすべてがプログラムされることを特徴とする、特許請求の範囲第１２項記載の再プログラム可能な論理アレイ。」（３頁左上欄１５行ないし右上欄７行）、
　「まず図面、特に第１図を参照すると、この発明のプログラム可能な論理アレイ（ＰＬＡ）１０のブロック図が示されている。
　ＡＮＤアレイ　
　多数のプログラム・エレメント１２−１、１２−２、１２−３・・・１２−ｍ；１３−１、１３−２、１３−３・・・１３−ｍ；・・・ｎ−１、ｎ−２、ｎ−３・・・ｎ−ｍは、ｎ行およびｍ列からなるアレイにおいて構成されＰＬＡのＡＮＤアレイを形成する。
　・・・
　アドレス・ラインＡ１は、第１行のエレメント１２−１、１２−２、１２−３・・・１２−ｍの各々の第１の入力端子に結合される。同様の態様で、アドレス・ラインＡ２は、第２行のエレメント１３−１、１３−２、１３−３・・・１３−ｍの第１の入力端子に結合され、かつアドレス・ラインＡｎは、プログラム・エレメントの第ｎ行に結合される。　・・・
　第１列のプログラム・エレメント１２−１、１３−１・・・ｎ−１の各々の第２の出力は、ターム・ラインＴＬ−１に結合され、このターム・ラインは、抵抗Ｒ−１を介して電源＋Ｖに結合される。同様の態様で、第２列のエレメントの出力はターム・ラインＴＬ−２に結合され、第３列のエレメントはターム・ラインＴＬ−３に結合され、かつ、最後の列のエレメントはターム・ラインＴＬ−ｍに結合される。」（５頁右上欄１行ないし６頁左上欄５行）、
　「次に、第２図を参照すると、ＡＮＤアレイ（第１図）において用いられるマルチプレクサ１４−１およびプログラム・エレメント１２−１の概略図が示されている。・・・
　アドレス・ラインＡ１は、トランジスタＱ１５のゲート端子に結合され、このトランジスタＱ１５のソース端子はターム・ラインＴＬ−１に結合される。Ｑ１５のドレイン端子はＱ１４のソース端子に結合されかつＱ１４のドレイン端子はアース電位に結合される。」（６頁右上欄下から３行ないし７頁左上欄下から２行）、
　「第２図および第３図に描かれている回路の動作は、・・・
　時間ｔ３およびｔ５の間で波形５４によって表わされるように、インバータ３７の出力（ノードＱ）におけるハイレベル信号は、トランジスタＱ１４をオン状態に切換える。同時にハイレベル信号がアドレス・ラインＡ１上に存在すれば、ターム・ラインＴＬ−１はアース電位にプルダウンされる。」（７頁右上欄１４行ないし左下欄１４行）の記載がある。
　
２．引用刊行物に記載された発明
　これらの記載によれば引用刊行物には、
「ｎ個の入力端子においてｎ個の入力信号を受信しかつｍ個のターム・ラインを有するように配置されたＡＮＤアレイを備え、ｎおよびｍは１よりも大きい整数であり、前記ＡＮＤアレイはｎ×ｍ個のセルを有し、各々のセルは、前記ターム・ラインの１つと基準電位との間で直列に結合された第１および第２のトランジスタ手段を含み、前記トランジスタ手段の各々は制御要素を有し、前記第１のトランジスタ手段の制御要素に結合された第１の電荷蓄積エレメントをさらに含み、前記ｎ個の入力端子の１つは前記第２のトランジスタ手段の制御要素に結合され、
　ｋ個の出力ラインを提供しかつ前記ターム・ラインによって前記ＡＮＤアレイに結合されたＯＲアレイをさらに備え、ｋは整数であり、前記ＯＲアレイはｍ×ｋ個のセルを有し、各々のセルは、前記出力ラインの１つと基準電位との間で直列に結合された第３および第４のトランジスタ手段を含み、前記トランジスタ手段の各々は制御要素を有し、前記第３のトランジスタ手段の制御要素に結合された第２の電荷蓄積エレメントをさらに含み、かつ、前記ｍ個のターム・ラインの１つは前記第４のトランジスタ手段の制御要素に結合された再プログラム可能な論理アレイにおいて、
　前記セルの各行のｍ番目のセルに結合された第１の入力端子と、プログラムデータを受信するように配置された第２の入力端子と、セルの各行の第１のセルに結合された出力端子と、マルチプレクサ選択信号を受信して前記第１および前記第２の入力端子間を選択するように配置されたセレクタ入力端子とを有するマルチプレクサ手段をさらに備え、
　電荷蓄積エレメントの２行目から第（ｎ＋ｋ）行の前記マルチプレクサ手段の各々の前記第２の入力端子は、セルのすぐ前の先行する行の出力に結合され、このため、前記マルチプレクサ選択信号が一方の状態にある期間中に前記プログラムデータ入力端子に与えられた直列化されたデータをシフトすることによってかつ前記マルチプレクサ選択信号が第２の状態にある期間中にセルの各々の行の内部でプログラムデータを再循環することによって前記電荷蓄積エレメントのすべてがプログラムされる再プログラム可能な論理アレイ。」の発明（以下「引用発明」という。）が開示されているものと認められる。
　
 第３．対比・検討
１．本願発明と引用発明との対比
（１）プログラマブルロジックアレイに関して
　本願の明細書にはプログラマブルロジックアレイに関して「簡易なプログラマブルロジックアレイについて説明する。プログラマブルロジックアレイ（ＰＬＡ）を図１を参照して説明する。」（段落番号【０００２】）、「その他のプログラマブルロジックアレイに付いて説明する。図３の展開に加えて、他の方法が有効であり、より複雑な論理関数を満足することができる。例えば、図４に、プログラマブルなＯＲアレイに結合したプログラマブルなリードオンリーメモリー（ＰＲＯＭ）を図示している。 」（段落番号【０００６】）、「プログラマブルロジックアレイの他の実例は、図６において図解している如く、フィールドプログラマブルロジックアレイ、ＦＰＬＡ、である。」（段落番号【０００８】）、「プログラマブルロジックのさらに他の実例は、図７において図示している如く、プログラマブルアレイロジック（ＰＡＬ）である。」（段落番号【０００９】）、「さらに他のタイプのプログラマブルロジックは、電気的に消去可能でプログラム可能なメモリー（ＥＥＰＲＯＭ）の形態で、静的ランダムアクセスメモリー（ＲＡＭ）を使用するプログラマブルゲートアレイにおいて見出すことができる。」（段落番号【００１０】）、「本発明の目的は、プログラマブルアレイロジックの改良したタイプを提供することである。本発明の別の目的は、反復してプログラム可能なタイプのプログラマブルアレイロジックを提供することである。」（段落番号【００１２】）の記載があるところ、引用刊行物には、「この発明はプログラム可能な論理アレイ（以下、ＰＬＡ）に関し、より特定的には、容易に再プログラムすることができるＰＬＡに関するものである。」（４頁左上欄１１行ないし１４行）の記載があるから、引用発明の「再プログラム可能な論理アレイ」は、本願発明の「プログラマブルロジックアレイ」に相当することは明らかである。
　
（２）論理変数を選定する手段に関して
　引用発明の「ＡＮＤアレイ」は、アドレスラインに入力された入力信号（論理変数）を、マルチプレクサ手段に入力されるプログラムデータにより選定し、ターム・ラインに出力するものと認められるから、本願発明の「論理変数を選定する手段」に相当する。
　
（３）ダイナミックアクセスメモリーに関して
　本願の願書に最初に添付された明細書又は図面には「ダイナミックアクセスメモリー」の記載はないが、本願の明細書には、「ダイナミックアクセスメモリー」に似た表現として「前述のコンデンサーは、実際のコンデンサーであり、好適には、前述のＮＡＮＤゲートあるいはＥＸ−ＯＲゲートのいずれかの内部に包含されているＦＥＴのゲートキャパシタンスの形態を取ることができる。これらのキャパシタンスは電荷を漏洩し、その結果として定期的に電荷（チャージ）を加えなければ成らない。そのチャージは従来技術において公知である。これらのキャパシタンスはダイナミックシリアルアクセスメモリーに似ている。」（段落番号【００３１】）の記載があり、「これらのキャパシタンスはダイナミックシリアルアクセスメモリーに似ている。」の記載から想像して、本願発明の「ダイナミックアクセスメモリー」は「キャパシタンス」であると解すると、引用発明の「電荷蓄積エレメント」はキャパシタンスであることは明らかであるから、引用発明の「電荷蓄積エレメント」は本願発明でいうところの「ダイナミックアクセスメモリ」に相当する。
　
（３）ダイナミックアクセスメモリーに格納されるデータに関して
　引用発明は「・・・マルチプレクサ選択信号が第２の状態にある期間中にセルの各々の行の内部でプログラムデータを再循環することによって前記電荷蓄積エレメントのすべてがプログラムされる再プログラム可能な論理アレイ。」であり、引用発明の「電荷蓄積エレメント」はプログラムデータを再循環することによって「プログラム」され、そして「プログラムデータ」が「再プログラム可能」を意図していることは引用発明が「再プログラム可能な論理アレイ」であることから明らかであるから、引用発明の「電荷蓄積エレメント」には本願発明でいうところの「再プログラム可能なデータ」が格納されているといえる。
　
（５）シリアルアクセス手段によってロードされることに関して
　引用発明は「マルチプレクサ選択信号が一方の状態にある期間中に前記プログラムデータ入力端子に与えられた直列化されたデータをシフトすることによってかつ前記マルチプレクサ選択信号が第２の状態にある期間中にセルの各々の行の内部でプログラムデータを再循環することによって前記電荷蓄積エレメントのすべてがプログラムされる」ことから、引用発明には、本願発明でいうところの「シリアルアクセス手段によってロードされダイナミックアクセスメモリーに格納」するものといえる。
　
（６）選定された論理変数を、再プログラム可能なデータにより定義され、複数の中から選択された所定のブール関数に組み合わせる手段に関して
　引用発明の「再プログラム可能な論理アレイ」（プログラマブルロジックアレイ）は、「ＡＮＤアレイ」により選定された出力（選定された論理変数）を、再プログラム可能なプログラムデータによって所定のブール関数に組み合わせるといえるから、引用発明には、本願発明でいうところの「選定された論理変数を、シリアルアクセス手段によってロードされダイナミックアクセスメモリーに格納された再プログラム可能なデータにより定義」され、「所定のブール関数に組み合わせる手段」を備えているといえる。
　したがって、本願発明と引用発明とは以下の点で一致ないし相違する。
　
２．一致点
　論理変数を選定する手段と、前記選定された論理変数を、シリアルアクセス手段によってロードされダイナミックアクセスメモリーに格納された再プログラム可能なデータに基づいて、所定のブール関数に組み合わせる手段と、を有するプログラマブルロジックアレイ。
　
３．相違点
（１）相違点１
　本願発明は、入力バスから論理変数を選定するのに対して、引用発明はどこから論理変数を選定するのか明確でない点。
　
（２）相違点２
　所定のブール関数に組み合わせる手段に関して、本願発明は、再プログラム可能なデータにより定義され、複数の中から選択された所定のブール関数に組み合わせるのに対して、引用発明は、再プログラム可能なデータに基づいて、所定のブール関数に組み合わせる点。
　
４．相違点についての検討
（１）相違点１について
　プログラマブルロジックアレイの技術分野において、入力バスから論理変数を選定することは周知の技術（特開昭６３−８４３１７号公報、特開昭６４−８０１２８号公報、特開昭５９−４５７２２号公報）であるから、引用発明において、入力バスから論理変数を選定することは当業者であれば容易に想到し得ることである。
　
（２）相違点２について
　本願の願書に最初に添付した明細書又は図面には「再プログラム可能なデータにより定義され、複数の中から選択された所定のブール関数」の文言の記載がなく、また本願の願書に添付した明細書又は図面に「プログラム可能なデータにより定義され、複数の中から選択された所定のブール関数」の説明もないことから、本願発明の「プログラム可能なデータにより定義され、複数の中から選択された所定のブール関数」の技術的意味が明確ではないところ、引用発明の「再プログラム可能なデータに基づいて、所定のブール関数に組み合わせる」ことは、結果として、複数のブール関数の中から、再プログラムにより任意に所定のブール関数を選択することになるから、本願発明の「再プログラム可能なデータにより定義され、複数の中から選択された所定のブール関数に組み合わせる」こととの間に実質的な差異を見出すことができない。
　したがって、引用発明において「選定された論理変数を、シリアルアクセス手段によってロードされダイナミックアクセスメモリーに格納された再プログラム可能なデータに基づいて、所定のブール関数に組み合わせる手段」に代えて、「選定された論理変数を、シリアルアクセス手段によってロードされダイナミックアクセスメモリーに格納された再プログラム可能なデータにより定義され、複数の中から選択された所定のブール関数に組み合わせる手段」を採用することは当業者であれば適宜実施し得ることである。
　
第４．むすび
　したがって、本願発明は、引用刊行物に記載された発明、及び周知の技術に基いて当業者であれば容易に発明をすることができたものと認められるから特許法第２９条第２項の規定によって特許を受けることができない。
　よって、結論のとおり審決する。