【事件の表示】
　平成　９年特許願第１５２４４０号「不揮発性半導体記憶装置」拒絶査定不服審判事件〔平成１０年１２月２２日出願公開、特開平１０−３４０５９３〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１　手続の経緯
　
　本願は、平成９年６月１０日の出願であって、平成１３年７月３０日付けで拒絶査定がなされ、これに対し、同年９月６日に拒絶査定に対する審判請求がなされるとともに、同年１０月３日付けで手続補正がなされたものである。
　
第２　平成１３年１０月３日付けの手続補正についての補正却下の決定
　
［補正却下の決定の結論］
　平成１３年１０月３日付けの手続補正書を却下する。
　
［理由］
　
１　本願補正発明
　
　平成１３年１０月３日付けの手続補正（以下「本件補正」という。）により、特許請求の範囲の請求項１は、次のとおりに補正された。
　「ＣＰＵ（１０１）と、ポート（１０２）と、フラッシュＥＥＰＲＯＭ（１０３）と、電圧供給回路（１０４）とからなる半導体記憶装置において、前記フラッシュＥＥＰＲＯＭ（１０３）のメモリセルトランジスタのソース及びゲートに所定の電圧を印加してフローティングゲートから前記ソースに電荷を抜き取る消去動作時に、前記ゲートが接続されたワード線の電圧を外部から独立に可変的に制御するための入力端子（１１２，１１３）が設けられていることを特徴とする不揮発性半導体記憶装置。」
　
　上記補正は、本件補正前の請求項１に記載した発明を特定するために必要な事項である(1)「フラッシュ」について「フラッシュＥＥＰＲＯＭ」と限定を付加し、(2)「ワード線」について「前記ゲートが接続されたワード線」と限定を付加し、(3)「フラッシュメモリの消去時」について「前記フラッシュＥＥＰＲＯＭ（１０３）のメモリセルトランジスタのソース及びゲートに所定の電圧を印加してフローティングゲートから前記ソースに電荷を抜き取る消去動作時」と限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　
　そこで、本件補正後の前記請求項１に記載された発明（以下「本願補正発明」という。）が特許出願の際独立して特許を受けることができるものであるかについて以下に検討する。
　
２　引用例
　
　原査定の理由に引用された特開平２−１２３５９７号公報（以下「引用例１」という。）には、図面とともに、次の事項が記載されている。
（１）「電気的に書込み消去可能な不揮発性メモリにおいて、メモリセルと、前記メモリセルに電荷が注入されているとき及び注入されていないときにそのメモリセルのしきい値電圧を検出する手段と、検出されたしきい値電圧から書込み消去電圧を決定する手段とを有し、前記メモリセル特性に基づいて書込み消去電圧を変えることを特徴とする不揮発性メモリ。」（特許請求の範囲）
（２）「第１図に示すように、本実施例のＥＥＰＲＯＭはデータを記憶する第一のメモリセルアレイ１と、このメモリセルアレイ１にアクセスするためのアドレスを外部から受信し展開する列デコーダ２および行デコーダ３と、書込み消去要求等に基づき書込み消去電圧を選択する書込み消去電圧選択回路４と、前記第一のメモリセルアレイ１よりも小容量の第二のメモリセルアレイ５と、書込み要求１５および消去要求１６の論理をとるＯＲゲート６と、書込み消去電圧切換回路７および高電圧発生回路８と、比較回路９および比較値選択回路１０と、サンプリング電圧選択回路１１、読出し電圧発生回路１２およびサンプリング回路１３と、第一のメモリセルアレイ１に対する書込み消制御回路１４とで構成されている。」（第２頁右上欄第７行−左下欄第１行）
（３）「次に、かかるＥＥＰＲＯＭの各回路の機能を説明する。
　まず、書込み消去制御回路１４は書込み消去要求に基づき書込み要求１５あるいは消去要求１６が発行されると、列デコーダ２および行デコーダ３で示されるアドレスに対し、書込み消去電圧選択回路４で選択された書込み消去用電圧を印加する。この書込み消去電圧選択回路４は、書込み時には比較回路９からの補正信号１９に基づき、その補正信号１９に対応する書込み消去選択信号１８を書込み消去電圧切換回路７送出し、そこで選ばれた書込み電圧１７を書込み消去制御回路１４に供給する。また、サンプリング回路１３は、書込み要求１５が発行された時に、第二のメモリセルアレイ５の各メモリセルにおけりＯＮ電流を検出し、これを電圧に変換する。・・・一方、サンプリング電圧選択回路１１はサンプリング回路１３からのサンプリング電圧から任意のものを選択する・・・比較回路９はサンプリング電圧選択回路１１から選択されたサンプリング電圧と比較値選択回路１０からの基準電圧とを比較し、書込み消去電圧選択回路４に補正信号１９を出力する。上述した基準値を記憶している比較値選択回路１０はメモリセルの諸特性から得られたメモリセルのしきい値および書込み電圧に対する消去電圧の補正値が格納されており、比較回路９とのデータのやりとりを行なう回路である。更に、書込み消去電圧切換回路７は書込み消去電圧選択回路４からの書込み消去電圧選択信号１８から任意の書込み消去電圧１７を選択する回路であり、この切換回路７に接続された高電圧発生回路８は複数の書込み消去用電圧を発生する回路である。」（第２頁左下欄第１行−右下欄第２０行）
（４）「今、ＥＥＰＲＯＭにおいて書込み状態というのはメモリセルに対して電荷が注入されている状態であり、消去状態というのはメモリセルに電荷が注入されていない状態であると定義する。」（第３頁左上欄第６−９行）
（５）「消去時には比較回路９において、比較値選択回路１０から消去時における補正を加えてやり、実際の消去電圧を高電圧発生回路８からの複数の消去電圧から選択してやる。」（第３頁右下欄第３−７頁）
　上記記載事項（４）に記載されているように、引用例記載のＥＥＰＲＯＭは、消去状態をメモリセルに電荷が注入されてない状態としているので、消去動作時には、メモリセルトランジスタのソース及びゲートに所定の電圧を印加してフローティングゲートから前記ソースに電荷を抜き取っていることは、自明な事項である。
　したがって、引用例１には、次の発明が記載されているものと認める。（以下「引用例１記載発明」という。）
　「ＥＥＰＲＯＭからなる不揮発性メモリにおいて、前記ＥＥＰＲＯＭのメモリセルトランジスタのソース及びゲートに所定の電圧を印加してフローティングゲートから前記ソースに電荷を抜き取る消去動作時に、しきい値検出手段の検出結果に応じてメモリセルトランジスタに印加する消去電圧を可変的に制御する手段が設けられている不揮発性メモリ。」
　
　同じく原査定の理由に引用された特開平４−１６２２９６号公報（以下「引用例２」という。）には、図面とともに、次の事項が記載されている。
（６）「１．複数のメモリセルをアレイ状に配列して成り、情報の読出し／書込みを可能とするメモリセルアレイ部を備えた半導体記憶装置において、メモリセルのデータを読出すために上記メモリセルの制御ゲートに印加される電位を、当該装置の電源電圧とは独立して調整可能とするテストモードを実現する制御手段を含むことを特徴とする半導体記憶装置。
２．上記メモリセルアレイ部のワード線選択信号を生成するアドレスデコーダを有し、上記テストモードにおいて外部から供給される制御ゲート印加用電圧が、このアドレスデコーダを介して上記制御ゲートに供給され得る請求項１記載の半導体記憶装置」（特許請求の範囲）
（７）「第１図には本発明の一実施例である半導体記憶装置が示される。同図に示される半導体記憶装置は、特に制限されないが、フラッシュ型のＥＥＰＲＯＭとして、公知の半導体集積技術によりシリコンなどの一つの半導体基板に形成される。」（第３頁右下欄第４−８行）
（８）「テストモード制御回路２６は、外部から供給されるチップイネーブル信号／ＣＥ、アウトプットイネーブル信号／ＯＥ、書込みモード設定信号／ＰＧＭ、消去設定信号／ＥＥが全てイネーブル状態とされた場合に、テストイネーブル信号／ＴＥをアサートすることにより、メモリセルＭの制御ゲートに印加される電圧を、電源電圧ＶＣＣとは独立して調整可能とするテストモードを実現する。このテストモードは、テストイネーブル信号／ＴＥがロウレベルにアサートされてＰチャネルＭＯＳＦＥＴＱ２７がオンされることによって実現される。すなわち、ＭＯＳＦＥＴＱ２７はＶｐｐ端子２５に結合されており、このＶｐｐ端子に外部からメモリセルＭの制御ゲート印加用電圧Ｖｇｒが供給された場合にそれを行アドレスデコーダＸＤＣＲ経由でメモリセルＭの制御ゲートＧ１に読出し用電圧として印加する。この制御ゲート印加用電圧Ｖｇｒは、電源電圧Ｖｃｃとは別個のものとされ、本実施例に従えば、外部装置において独立して電圧調整が可能とされる。」（第４頁左下欄第１１行−右下欄第１０行）
　上記記載事項（８）によれば、メモリセルＭの制御ゲートＧ１に印加する電圧を制御するために、Ｖｐｐ端子に、制御ゲート印加用電圧Ｖｇｒを入力しているので、引用例２には、次の事項が記載されているものと認められる。
　「ゲートが接続されたワード線の電圧を、外部から独立に可変的に制御するための入力端子を設けること。」
　
３　対比
　
　本願補正発明と引用例１記載発明とを比較すると、引用例１記載発明の「不揮発性メモリ」は、本願補正発明の「不揮発性半導体記憶装置」に相当する。
　そして、フラッシュＥＥＰＲＯＭはＥＥＲＯＭの一種であるので、本願補正発明の「フラッシュＥＥＰＲＯＭ」と、引用例１記載発明の「ＥＥＰＲＯＭ」は、「ＥＥＰＲＯＭ」である点で一致する。
　また、本願補正発明の「ＣＰＵ（１０１）と、ポート（１０２）と、フラッシュＥＥＰＲＯＭ（１０３）と、電圧供給回路（１０４）とからなる半導体記憶装置」と、引用例記載発明の「ＥＥＰＲＯＭからなる不揮発性メモリ」は、「半導体記憶装置」である点で一致する。　
　更に、本願補正発明の「消去動作時に、ゲートが接続されたワード線の電圧」と、引用例記載発明の「消去動作時に、メモリセルトランジスタに印加する消去電圧」は、「消去動作時に、メモリセルトランジスタに印加する電圧」である点で一致する。
　したがって、本願補正発明と引用例１記載発明とは、
　「半導体記憶装置において、前記ＥＥＰＲＯＭのメモリセルトランジスタのソース及びゲートに所定の電圧を印加してフローティングゲートから前記ソースに電荷を抜き取る消去動作時に、前記メモリセルトランジスタに印加する電圧を可変的に制御することを特徴とする不揮発性半導体記憶装置。」である点で一致し、以下の点で相違する。
　（相違点１）
　本願補正発明は、「ＣＰＵ（１０１）と、ポート（１０２）と、フラッシュＥＥＰＲＯＭ（１０３）と、電圧供給回路（１０４）とからなる半導体記憶装置」であるのに対して、引用例１記載発明は、「ＥＥＰＲＯＭからなる不揮発性メモリ」である点。
　（相違点２）
　本願補正発明では、「ワード線の電圧を外部から独立に可変的に制御するための入力端子（１１２，１１３）が設けられている」のに対して、引用例１記載発明では、しきい値検出手段の検出結果に応じて、メモリセルトランジスタに印加する消去電圧を可変的に制御する手段を設けている点。
　
４　判断
　
　（相違点１について）
　ＣＰＵ、ポート、フラッシュＥＥＰＲＯＭと電源供給回路からなる半導体記憶装置は周知の事項であり（必要なら、特開平５−１２０５０１号公報等参照）、引用例１記載発明の不揮発性半導体記憶装置においても、ＥＥＰＲＯＭに換えてフラッシュＥＥＰＲＯＭを採用し、ＣＰＵ、ポート及び電源供給回路を設けることは、当業者が容易になし得ることである。
　（相違点２について）
　引用例２には、ゲートが接続されたワード線の電圧を、外部から独立に可変的に制御するための入力端子を設ける技術が記載されており、引用例１記載発明も、メモリセルトランジスタに印加する電圧を可変にするものであるから、メモリセルトランジスタに印加する電圧を可変にする手段として、引用例２に記載された技術を採用し、しきい値検出手段の検出結果に応じて、メモリセルトランジスタに印加する消去電圧を可変的に制御する手段に代えて、ワード線電圧を外部から独立に可変的に制御するための入力端子を設けて、相違点２に係る構成を得ることは当業者が容易になし得ることである。
　
　そして、本願補正発明の作用効果も、引用例１、引用例２から当業者が予測しうる程度のものであり、格別なものとはいえない。
　
　したがって、本願補正発明は、引用例１記載発明及び引用例２に記載された事項に基づいて、当業者が容易に発明をすることができたものであるので、特許法第２９条２項の規定により特許出願の際独立して特許を受けることができないものである。
　
５　むすび
　
　したがって、本件補正は、特許法第１７条の２第５項で準用する特許法第１２６条第４項の規定に違反するので、特許法第１５９条第１項で準用する特許法第５３条第１項の規定により却下すべきものである。
　
第３　本願発明について
　
１　本願発明
　
　平成１３年１０月３日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明（以下、「本願発明」という。）は、平成１２年９月２２日付け手続補正書の特許請求の範囲の請求項１に記載された事項により特定される以下のとおりのものである。
　「ＣＰＵ（１０１）と、ポート（１０２）と、フラッシュ（１０３）と、電圧供給回路（１０４）とからなる半導体記憶装置において、ワード線の電圧をフラッシュメモリの消去時に外部から独立に可変的に制御するための入力端子（１１２，１１３）が設けられていることを特徴とする不揮発性半導体記憶装置。」
　
２　引用例
　
　原査定の理由に引用された引用例、および、その記載事項は、前記第２の２に記載したとおりである。
　
３　対比・判断
　
　本願発明は、前記第２で検討した本願補正発明から(1)「フラッシュ」の限定事項である「ＥＥＰＲＯＭ」との構成を省き、(2)「ワード線」の限定事項である「前記ゲートが接続された」との構成を省き、(3)「フラッシュメモリの消去時」の限定事項である「前記フラッシュＥＥＰＲＯＭ（１０３）のメモリセルトランジスタのソース及びゲートに所定の電圧を印加してフローティングゲートから前記ソースに電荷を抜き取る」との構成を省いたものである。
　そうすると、本願発明の構成要件を全て含み、さらに他の構成要素を付加したものに相当する本願補正発明が、前記第２の３、４に記載したとおり、引用例１記載発明及び引用例２に記載された事項に基づいて、当業者が容易に発明をすることができたものであるから、本願発明も、同様の理由により、引用例１記載発明及び引用例２に記載された事項に基づいて当業者が容易に発明をすることができたものである。 
 　 
 ４　むすび 
　
　以上のとおり、本願発明は、引用例１記載発明及び引用例２に記載された事項に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることがきない。 
 　よって、結論のとおり審決する。