(57)【要約】入力されたデジタル画像信号を補正してデジタル補正信号を出力する信号処理部２０と、複数の画像出力端子１にそれぞれアナログ画像信号を出力するアナログ信号出力部３０と、アナログ信号出力部３０からのアナログ画像信号を順次選択する信号切替部４０と、信号切替部４０によって選択されたアナログ画像信号をデルタシグマ変調し、生成した１ビットデジタル変調信号を信号処理部２０にフィードバック入力するデルタシグマ変調器９とを備え、信号処理部２０は、アナログ信号出力部３０へ初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍを順次出力し、デルタシグマ変調器９から各初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍに対応する変調信号を受け取って補正データを算出することにより、超多ピン出力の表示駆動ＬＳＩにおける各出力端子間に非線形な電気的特性のばらつきが生じても、それを十分かつ精度良く補正することができるようにする。【特許請求の範囲】
【請求項１】
複数の出力端子を有し、当該複数の出力端子からアナログ信号を出力する表示装置の駆動装置であって、
上記複数の出力端子に対応するデジタル信号を入力して各デジタル信号を信号の大きさに応じた補正データによって補正したデジタル補正信号を出力する信号処理部と、
上記信号処理部から出力されるデジタル補正信号に基づいてアナログ信号を生成し上記複数の出力端子にそれぞれ出力するアナログ信号出力部と、
上記複数の出力端子に接続され、上記アナログ信号出力部からのアナログ信号を順次選択する信号切替部と、
上記信号切替部によって選択されたアナログ信号をデルタシグマ変調し、デルタシグマ変調された１ビットデジタル変調信号を上記信号処理部に出力するデルタシグマ変調部とを備え、
上記信号処理部は、複数段階の大きさの基準デジタル信号を上記アナログ信号出力部へ順次出力し、上記デルタシグマ変調部から上記基準デジタル信号に対応する１ビットデジタル変調信号を入力して復調するとともに、当該復調信号と上記基準デジタル信号とに基づいて上記補正データを算出する機能と、上記補正データに基づいて補正を行う機能とを有することを特徴とする表示装置の駆動装置。
【請求項２】
上記アナログ信号出力部は、上記複数の出力端子に対応するデジタル信号をそれぞれアナログ信号に変換する複数のＤ／Ａ変換器を備えて構成されることを特徴とする請求の範囲第１項に記載の表示装置の駆動装置。
【請求項３】
上記アナログ信号出力部は、上記複数の出力端子に対応するデジタル信号に基づいてそれぞれ階調電圧を出力する複数のアナログ信号切替器と、
上記複数のアナログ信号切替器に階調電圧を供給する階調電圧源とを備えて構成されることを特徴とする請求の範囲第１項に記載の表示装置の駆動装置。
【請求項４】
上記信号処理部は、上記複数段階の大きさの基準デジタル信号に対する上記復調信号に基づいて階調電圧補正用の補正データを算出するように構成され、
上記階調電圧源は、上記信号処理部により算出される上記階調電圧補正用の補正データに基づいて上記階調電圧を調整可能に構成されることを特徴とする請求の範囲第３項に記載の表示装置の駆動装置。
【請求項５】
上記信号処理部は、上記複数段階の大きさの基準デジタル信号に対する上記復調信号の変化に基づいて近似曲線を算出し、当該近似曲線に基づいて上記補正データを算出することを特徴とする請求の範囲第１項に記載の表示装置の駆動装置。
【請求項６】
上記信号処理部は、上記複数段階の大きさの基準デジタル信号に対する上記復調信号の変化に基づいて近似曲線を算出し、当該近似曲線に基づいて上記階調電圧補正用の補正データを算出することを特徴とする請求の範囲第４項に記載の表示装置の駆動装置。
【請求項７】
上記信号処理部は、上記複数段階の大きさの基準デジタル信号を複数回分出力することによって生成された複数回分の復調信号の平均値を用いて上記補正データを算出することを特徴とする請求の範囲第１項に記載の表示装置の駆動装置。
【請求項８】
上記補正データは、上記複数の出力端子に対応してそれぞれ算出することを特徴とする請求の範囲第１項に記載の表示装置の駆動装置。
【請求項９】
上記信号切替部は、トランジスタから成るスイッチまたはアナログメモリにより構成されることを特徴とする請求の範囲第１項に記載の表示装置の駆動装置。
【請求項１０】
上記デルタシグマ変調部は、クロック速度を設定変更可能に構成して成ることを特徴とする請求の範囲第１項に記載の表示装置の駆動装置。
【請求項１１】
上記デルタシグマ変調部からの１ビットデジタル変調信号を出力可能なデルタシグマ変調出力端子を備えたことを特徴とする請求の範囲第１項〜第１０項の何れか１項に記載の表示装置の駆動装置。
【請求項１２】
上記信号処理部、上記アナログ信号出力部、上記信号切替部および上記デルタシグマ変調部が同じ半導体ＩＣ上に構成されて成ることを特徴とする請求の範囲第１項〜第１１項の何れか１項に記載の表示装置の駆動装置。
【請求項１３】
請求の範囲第１項〜第１２項の何れか１項に記載の駆動装置を備えた表示装置。
【請求項１４】
複数の出力端子からアナログ信号を出力する駆動装置または当該駆動装置を備えた表示装置の検査方法であって、
上記駆動装置にテストパターンを入力するテストパターン入力工程と、
上記駆動装置の複数の出力端子に接続された信号切替器を順次に切り替えて、上記テストパターンに基づいて生成されたアナログ信号を順次取得するアナログ信号取得工程と、
上記アナログ信号取得工程で取得されたアナログ信号をデルタシグマ変調するデルタシグマ変調工程と、
上記デルタシグマ変調工程で生成された１ビットデジタル変調信号を検査端子から外部へ出力するデルタシグマ変調信号出力工程と、
上記検査端子から出力された１ビットデジタル変調信号を取得して検査または評価をする検査工程とを有することを特徴とする駆動装置または表示装置の検査方法。
【請求項１５】
上記テストパターン入力工程の後に、上記テストパターンを補正データによって補正する工程を含み、
上記アナログ信号取得工程では、上記補正データによって補正されたテストパターンに基づいて生成されたアナログ信号を取得することを特徴とする請求の範囲第１４項に記載の駆動装置または表示装置の検査方法。
【請求項１６】
前記テストパターン入力工程の前に、複数段階の大きさの基準デジタル信号を上記駆動装置に順次入力し、入力された基準デジタル信号に基づいて生成されるアナログ信号を上記信号切替器により順次取得し、上記アナログ信号をデルタシグマ変調して１ビットデジタル変調信号を取得し、上記複数段階の基準デジタル信号と上記１ビットデジタル変調信号の復調信号とに基づいて上記補正データを算出する工程を含むことを特徴とする請求の範囲第１５項に記載の駆動装置または表示装置の検査方法。
【発明の詳細な説明】
【技術分野】  本発明は、表示装置を駆動するＬＳＩ等のように多くのアナログ出力端子を有する駆動装置、当該駆動装置を用いた表示装置、並びに駆動装置または表示装置の検査方法に関するものである。
【背景技術】  液晶表示装置や有機ＥＬ表示装置、プラズマディスプレイ、表面電界ディスプレイ等の表示装置においては、画像データが駆動回路等の電子回路によって処理され、当該駆動回路が備える複数の出力端子から表示素子へと出力される。駆動回路の各出力端子に対応して配設された駆動トランジスタには少なからず電気的特性にばらつきがあるため、各出力端子から出力される信号値にはばらつきが生じる。
例えば、駆動トランジスタのばらつきはトランジスタ特性のミスマッチとして現れ、オフセット誤差やゲイン誤差として出現する。また、製造プロセスの変動により、回路特性の系統誤差が現れる。このようなばらつきを補正するために、種々の技術が提案されている（例えば、特許文献１〜３参照）。
【特許文献１】：特開２０００−３０７４２４号公報
【特許文献２】：特開２００２−３６６１１９号公報
【特許文献４】：特許第３１９９８２７号公報
特許文献１に記載の技術は、デジタル入力信号をアナログ出力信号に変換して表示素子側へ出力する電子回路に係るものである。この電子回路は、複数の出力端子にそれぞれ対応して、入力されたデジタル信号を記憶するラッチ回路と、オフセット補正データを記憶するメモリ回路と、デジタル入力信号にオフセット補正データを加算する加算回路と、加算回路からの出力信号をアナログ信号に変換するＤ／Ａコンバータとを備えている。
また、この特許文献１では、各Ｄ／Ａコンバータのオフセット量を測定し、そのオフセット量をオフセット補正データに変換する補正回路が別途設けられている。この補正回路は、各出力端子に対応するＤ／Ａコンバータのアナログ出力信号と補正回路が備えるＤ／Ａコンバータのアナログ出力信号とを比較する比較器と、比較器の出力データによってデジタルのオフセット補正データを発生するエンコーダ回路とを備えて構成されている。このように、各メモリ回路には、各出力端子に対応するＤ／Ａコンバータからの出力信号と、基準となるＤ／Ａコンバータからの出力信号との差がオフセット補正データとして記憶されるため、この補正データによって補正されたデジタル信号は、各出力端子においてレベルが揃ったものとなる。
特許文献２には、複数のアナログ回路に対して設けられた対照表によってばらつきを補正する回路が記載されている。この特許文献２に記載の技術は、液晶表示装置に関するものであり、表示制御装置内の映像信号制御回路は、表示制御装置へのアナログ入力信号をデジタル信号に変換するＡ／Ｄ変換器と、デジタル信号の信号処理を行う信号処理回路と、補正データを記憶する参照表と、参照表により補正されたデジタル信号をアナログ信号に変換するＤ／Ａ変換器とを備えている。なお、参照表およびＤ／Ａ変換器は相毎に設けられている。このように構成されているので、参照表によって相毎にばらつきを補正することができる。
特許文献３には、検査端子から出力される信号を用いて駆動回路への入力信号を補正する技術が開示されている。この技術によれば、あらかじめ種々のテストパターンの表示画像信号を駆動回路へ入力し、それに対応した出力信号を順次選択する。そして、順次に選択した信号を検査端子からＡ／Ｄ変換器へ出力し、Ａ／Ｄ変換器から出力されるデジタル信号をもとに求められた補正データをメモリ素子に記憶させる。この補正データにより駆動回路内への入力信号を補正することができる。
ところで、一般にトランジスタの電気的特性のばらつきは、半導体プロセスでインプラントされる不純物の数のばらつきや、エッチングの不均一性によるトランジスタサイズのばらつき、トランジスタのサイズを小さくすることによって生じるチャネル長変調効果に強く影響される。
図１９および図２０に基づいて、チャネル長Ｌの大きさの変化によるトランジスタ特性への影響について説明する。図１９（Ａ）に示すように、トランジスタのチャネル長Ｌが十分に大きいと、ドレイン−ソース間電圧ＶＤＳの大きさにかかわりなくドレイン電流ＩＤは略一定となる（実線）。しかし、トランジスタのチャネル長Ｌが小さくなると、チャネル長変調効果の影響が現れて、ドレイン−ソース間電圧ＶＤＳの大きさに比例してドレイン電流ＩＤが増大するようになる（破線）。この効果は、ゲート−ソース間電圧ＶＧＳが大きくなるにつれて増大する。
図１９（Ｂ）は、この特性をゲート−ソース間電圧ＶＧＳとドレイン電流ＩＤとの関係で表わしたものである。つまり、チャネル長Ｌが大きいときには、ゲート−ソース間電圧ＶＧＳが一定であればドレイン−ソース間電圧ＶＤＳの変化に関係なくドレイン電流ＩＤはほぼ一定となる。これに対して、チャネル長Ｌが小さくなると、ドレイン−ソース間電圧ＶＤＳの変化によってドレイン電流ＩＤが大きく変化するようになる。このため、チャネル長Ｌの小さいトランジスタを使用したオペアンプでは非線形効果が生じてくる。例えば、図２０（Ａ）に示すような電圧フォロア回路では、理想値に対して図２０（Ｂ）のような非線形性が生じてくる。図２０（Ｂ）に示すように、チャネル長Ｌが大きいときには入力電圧と出力電圧との関係が理想値と略一致するように線形なものとなるが、チャネル長Ｌが小さいときには非線形なものとなり、理想値からずれる。
このような非線形性の原因となるチャネル長変調効果は、チャネル長Ｌを大きくすることによって低減することができる。また、トランジスタに導入される不純物の数のばらつきは、統計的な揺らぎに影響されるため、トランジスタの面積を大きくすることで小さくすることができる。さらに、エッチングのばらつきもトランジスタの周長を長くすることで小さくすることができる。したがって、トランジスタの電気的特性のばらつきを小さくするためには、トランジスタのサイズを大きくすることが有効である。
そのため、一般に表示装置の駆動ＬＳＩに代表されるような画像信号を多ピン（端子）にて出力する半導体回路では、出力値のばらつきを抑えるためにサイズの大きなトランジスタを使用していた。特に、チャネル長Ｌを小さくするとチャネル長変調効果等の影響によりトランジスタの特性そのものが悪くなってしまうので、高精度のＬＣＤ駆動回路にはこれまでサイズの大きなトランジスタが使用されてきた。例えば、駆動回路が０．１８μｍプロセスであっても、チャネル長Ｌが４μｍ，チャネル幅Ｗが１００μｍ程度のサイズの大きな駆動トランジスタが使用される。また、駆動回路のＤ／Ａ変換器でも特性のばらつきを抑えるために、チャネル長Ｌが３μｍ程度のサイズの大きなトランジスタが通常使用される。
また、ソースフォロアのトランジスタの代わりにオペアンプで電圧フォロア回路を駆動回路内に形成する場合にも、特性のばらつきを抑えるために、サイズの大きなトランジスタを用いたオペアンプやＤ／Ａ変換器が使用される。また、アナログ信号切替器（マルチプレクサ）と階調電圧源とを用いて駆動回路を形成する場合には、階調電圧源の精度を高めるためにチャネル長Ｌの大きなトランジスタが使用される。なお、この場合、電圧降下（インピーダンス）を等しくするために、マルチプレクサは電源から使用されるトランジスタスイッチの数が同じになるように設計される。しかしながら、電源からの距離に比例した電圧降下やトランジスタのばらつきによる電圧降下のミスマッチは避けられない。
駆動ＬＳＩの超多ピン化、ＬＳＩ製造プロセスの微細化が進む中、ＬＳＩの中で使用するトランジスタのサイズの縮小化が求められており、同時にアナログ信号の精度も求められている。しかしながら、トランジスタのサイズを縮小化すると、上述のようにトランジスタ特性の劣化による回路の非線形化をもたらし、オフセット定数、ゲイン定数などを利用する線形補正だけでは、精度が確保できない。したがって、特許文献１に記載のようにオフセットばらつきのみを想定した線形補正では、サイズの小さいトランジスタを用いた場合に発生する非線形な特性のずれを十分に補正することができないという問題がある。
また、特許文献２に記載された補正の技術では、補正データの設定は表示画面を観察、評価しながら行われるので、人の目に頼るかまたは撮像装置のような大掛かりな装置が必要になるという不都合があった。
また、特許文献３に係る技術では、駆動ＬＳＩから出力されるアナログ信号をＡ／Ｄ変換器によってデジタル信号に変換して補正回路に入力している。しかし、このようにＡ／Ｄ変換器によって単純にアナログ値をデジタル値に変換すると、非常に多くの信号線が必要になり、回路規模が大きくなってしまうという問題を生じる。また、Ａ／Ｄ変換器および補正回路が駆動ＬＳＩの外部にあるので、駆動ＬＳＩから出力されＡ／Ｄ変換器に入力されるまでの間にアナログ信号にノイズ成分が入り易く、高精度な補正を行うことが難しいという問題もあった。
【発明の開示】
本発明は、このような問題を解決するために成されたものであり、超多ピン出力の表示駆動ＬＳＩにおいてサイズの小さなトランジスタを使用した場合でも、各出力端子間に生じる非線形な電気的特性のばらつきを十分に補正できるようにすることを目的とする。
また、本発明は、超多ピン出力の表示駆動ＬＳＩにおける各出力端子間に生じる非線形な電気的特性のばらつきを精度良く補正できるようにすることを目的とする。
また、本発明は、超多ピン出力の表示駆動ＬＳＩにおける各出力端子間に生じる非線形な電気的特性のばらつきを補正するための回路構成をできるだけ小さくできるようにすることを目的とする。
上記のような課題を解決するために、本発明による表示装置の駆動装置は、複数の出力端子に対応するデジタル信号を入力して各デジタル信号を信号の大きさに応じた補正データによって補正したデジタル補正信号を出力する信号処理部と、信号処理部から出力されるデジタル補正信号に基づいてアナログ信号を生成し複数の出力端子にそれぞれ出力するアナログ信号出力部と、複数の出力端子に接続され、アナログ信号出力部からのアナログ信号を順次選択する信号切替部と、信号切替部によって選択されたアナログ信号をデルタシグマ変調し、デルタシグマ変調された１ビットデジタル変調信号を信号処理部に出力するデルタシグマ変調部とを備え、信号処理部は、複数段階の大きさの基準デジタル信号をアナログ信号出力部へ順次出力し、デルタシグマ変調部から基準デジタル信号に対応する１ビットデジタル変調信号を入力して復調するとともに、当該復調信号と基準デジタル信号とに基づいて補正データを算出する機能と、当該補正データに基づいて補正を行う機能とを有する。
このように本発明では、複数段階の基準デジタル信号と、これから生成されるアナログ信号をデジタル化した複数段階のデジタル信号とに基づいて補正データを算出するので、オフセット定数やゲイン定数を用いた単なる線形補正と異なり、非線形な出力特性を取り入れた補正データを算出することができる。したがって、超多ピン出力の表示駆動ＬＳＩにおいてサイズの小さなトランジスタを使用した場合でも、これに起因して生じる非線形な電気的特性のばらつきを入力デジタル信号の大きさに応じて十分に補正することができる。
また、本発明ではデルタシグマ変調部を用いることにより、量子化ノイズを抑えて非常に高い精度で出力信号の測定を行うことができ、精度の高い補正データを生成することが可能となる。また、デルタシグマ変調部からの出力は、１本の出力端子からの１ビットデジタル変調信号であるので、配線数を少なくすることができ、装置を小型化することが可能となる。
また、信号処理部は、複数段階の大きさの基準デジタル信号に対する復調信号の変化に基づいて近似曲線を算出し、当該近似曲線に基づいて補正データを算出するように構成しても良い。このように構成すれば、入力デジタル信号の大きさに対する分解能が高くしかも正確な補正データが得られるので、より精度の高い補正を行うことが可能となる。
また、信号処理部は、複数段階の大きさの基準デジタル信号を複数回分出力することによって生成された複数の復調信号の平均値を用いて補正データを算出するように構成しても良い。このように構成すれば、基準デジタル信号を入力したときに測定される出力信号中に含まれるランダムノイズを少なくすることができ、さらに誤差の少ない補正データを算出することが可能となる。
また、補正データは、複数の出力端子に対応してそれぞれ生成するようにしても良い。通常、各出力端子に対応する回路の間にも電気的特性のばらつきがあるので、各出力端子に応じた補正データをそれぞれ算出することにより、より精度の高い補正をすることが可能となる。
また、デルタシグマ変調部は、クロック速度を設定変更可能に構成しても良い。このように構成すれば、要求される補正の精度に応じてクロック速度を変更することができる。例えば、クロック速度を大きくすることによって信号のＳ／Ｎ比を向上させることができる。これにより、単に出力端子からのアナログ出力信号をＡ／Ｄ変換器を介して補正信号処理回路にフィードバックする場合と比べて、生成する補正データの精度に自由度が生じ、適切な精度の補正データを算出することができる。
また、デルタシグマ変調部からの１ビットデジタル変調信号を出力可能なデルタシグマ変調出力端子を備えても良い。このように構成すれば、出力端子から出力すべきアナログ信号をデルタシグマ変調出力端子を介して外部で検出し、駆動装置の検査や評価を行うことが可能となる。このデルタシグマ変調出力端子から出力される信号は、１ビットデジタル変調信号であるので、アナログ信号を出力する場合と比べて、ノイズによって信号の精度が低下してしまう程度が低減される。また、１つのデルタシグマ変調部の出力は１本の配線で済むので、出力端子の数が非常に多い場合であっても、１本のデルタシグマ変調出力端子に接続することによって、出力信号の特性を検査・評価することができ、超多ピンに対応する複雑で高価なテストシステムは必要としない。また、１ビットデジタル変調信号を受ける検査装置側も、デジタル信号処理を行う簡易なデジタル型テスタとすることができ、アナログ型テスタを必要としない。
また、以上のように構成した駆動装置を同じ半導体ＩＣ上に形成しても良い。このように構成すれば、補正データを算出および記憶する信号処理部が駆動装置の内部に組み込まれることにより、ノイズが入り込み難い精度の高いデータを用いて補正データを算出することができ、補正の精度を向上させることができる。つまり、出力端子からの出力信号は、ワンチップ化された駆動装置内のみを通過し、外部配線を通過しない構成であるので、出力信号にノイズが入り込み難い。また、駆動装置の検査・評価についても、補正機能を有する信号処理部を含めて行うことが可能となり、別途補正機能を有する回路の検査等が必要なくなるので、全体として製造コストを低減することができる。
また、上述のような駆動装置を用いて表示装置を構成すれば好適である。このように構成すれば、上述のように高精度な補正データにより補正された出力信号によって表示駆動が行われることとなり、表示画像の品質を向上させることができる。また、駆動装置を組み込んだ状態で高精度な検査・評価を行うことも可能となる。さらに、表示装置に駆動装置を組付けた状態で補正が行われるので、表示装置全体の製造ばらつき、環境ばらつき、経年ばらつきを含めた補正を行うことができる。
以上のように、本発明によれば、サイズの小さなトランジスタを使用することにより超多ピン出力の表示駆動ＬＳＩにおける各出力端子間に非線形な電気的特性のばらつきが生じても、非線形誤差の補正を十分かつ精度良く行うことができ、ばらつきの小さな画像出力を得ることができるとともに、少数の出力端子からのデジタル信号によって電気的特性等の高精度な検査および評価を行うことができる。また、そのための回路構成もできるだけ小さくすることができる。
【図面の簡単な説明】  図１は、本実施形態による液晶表示装置の構成を示すブロック図である。
図２は、本実施形態の駆動装置が備える端子の構成を示す図である。
図３は、本実施形態による駆動装置の回路構成例を示すブロック図である。
図４は、本実施形態のデルタシグマ変調器への入力信号と出力信号との関係を示す図である。
図５は、補正データの生成時に補正信号処理回路により設定される初期出力データの構成例を示す図である。
図６は、補正データの生成時にデルタシグマ変調器により測定される測定データの構成例を示す図である。
図７は、補正データ記憶回路に記憶される補正データの構成例を示す図である。
図８は、補正データ記憶回路に記憶される補正データの他の構成例を示す図である。
図９は、本実施形態の補正信号処理回路および簡易テスタに内蔵されるデシメーションフィルタの構成例を示す図である。
図１０は、デルタシグマ変調器から出力される１ビットデジタル変調信号に対して補正信号処理回路によってデシメーション処理および平均化処理を行った結果の例を示す図である。
図１１は、補正データ記憶回路に記憶される近似曲線係数データの構成例を示す図である。
図１２は、本実施形態の駆動装置を有するウェーハの検査・評価を行う場合のテストシステムの構成例を示す図である。
図１３は、本実施形態の駆動装置を実装した液晶表示装置の検査・評価を行う場合のテストシステムの構成例を示す図である。
図１４は、本実施形態による駆動装置の他の回路構成例を示すブロック図である。
図１５は、本実施形態による駆動装置の更に別の回路構成例を示すブロック図である。
図１６は、階調電圧源を用いた駆動装置における補正データの生成時にデルタシグマ変調器により測定される測定データの構成例を示す図である。
図１７は、階調電圧源を用いた駆動装置における補正データ記憶回路に記憶されるグローバル補正用の補正データの構成例を示す図である。
図１８は、従来のテストシステムの構成を示す図である。
図１９は、チャネル長の大きさの変化によるトランジスタ特性への影響について説明するための図である。
図２０は、チャネル長の大きさの変化によるトランジスタ特性への影響について説明するための図である。
【発明を実施するための最良の形態】  以下、本発明の一実施形態を図面に基づいて説明する。図１は、本実施形態による液晶表示装置Ｓの構成を示すブロック図である。図１に示すように、本実施形態の液晶表示装置Ｓは、液晶パネル（液晶表示素子）５０と、液晶パネル５０による画像の表示を制御するコントローラ６０とを備えて構成されている。
液晶パネル５０は、マトリクス状に画素部が設けられた表示部５１と、走査信号線用の駆動装置（ゲートドライバＬＳＩ）５２と、画像信号線用の駆動装置（ソースドライバＬＳＩ）５３とを備えている。駆動装置５２，５３は、表示部５１と同一基板上に配設されている。表示部５１には、複数本の走査信号線５４と、この走査信号線５４と直交する複数本の画像信号線５５とが配設され、これらの交点にはそれぞれ画素部が設けられている。また、走査信号線５４、画像信号線５５の端部は、それぞれ駆動装置５２，５３の出力端子に接続されている。
コントローラ６０は、パーソナルコンピュータ等の外部装置から表示信号（画像信号）、クロック信号、タイミング信号、水平同期信号、垂直同期信号等を受信して、制御信号を駆動装置５２，５３へ出力するとともに、表示信号を駆動装置５３へ出力する。駆動装置５２，５３は、これらの信号に基づいて動作し、駆動装置５２による走査電極の駆動周期に合わせて駆動装置５３から液晶パネル５０の各画素部（パネル画素群）へアナログ画像信号を供給する。
図２は、駆動装置５３が備える端子の説明図である。図２に示すように、駆動装置５３は、外部のパネル画素群にアナログ画像信号を供給するための複数の画像出力端子１（１−１〜１−ｎ）と、アナログ画像信号をデルタシグマ変調して生成した１ビットデジタル変調信号を駆動装置５３の外部に出力するためのデルタシグマ変調出力端子（検査端子）２とを有している。
図３は、駆動装置５３の回路構成例を示すブロック図である。図３に示すように、駆動装置５３は、入力ラッチ回路８と、デルタシグマ変調器９と、信号処理部２０と、アナログ信号出力部３０と、信号切替部４０とを備えて構成されている。このような構成を有する駆動装置５３は、ワンチップＩＣとしてパッケージ化されている。
入力ラッチ回路８は、液晶パネル５０に表示されるデジタル画像信号やクロック信号を入力する。信号処理部２０は、入力ラッチ回路８から入力されるデジタル画像信号に対して補正処理を行う。この信号処理部２０は、補正データを記憶する補正データ記憶回路１０と、入力ラッチ回路８から供給されるデジタル画像信号を補正データによって補正してデジタル補正信号を出力する補正信号処理回路１１とから構成されている。
アナログ信号出力部３０は、信号処理部２０で生成されたデジタル補正信号を受け取って、このデジタル補正信号をアナログ信号に変換して画像出力端子１へ出力する。このアナログ信号出力部３０は、補正信号処理回路１１から出力されるデジタル補正信号を複数の画像出力端子１−１〜１−ｎに対応して記憶するラッチ回路６と、シフトレジスタ回路７と、ラッチ回路６からの出力信号をＤ／Ａ変換する複数のＤ／Ａ変換器５（５−１〜５−ｎ）と、このＤ／Ａ変換されたアナログ画像信号によって液晶パネル素子のデータ電極を駆動する複数の駆動トランジスタ４（４−１〜４−ｎ）とを備えて構成されている。なお、駆動トランジスタ４の代わりに、電圧フォロア回路を用いても良い。
上述の補正データ記憶回路１０に記憶される補正データは、駆動装置５３が内蔵する各トランジスタ（駆動トランジスタ４−１〜４−ｎやＤ／Ａ変換器５−１〜５−ｎのトランジスタなど）の電気的特性のばらつきや、表示部５１の電気的特性のばらつきを補正するためのものである。駆動装置５３自体の補正や検査を行う際に用いる補正データは、駆動回路５３内にある各トランジスタの電気的特性のばらつきによる誤差を補正するためのデータである。一方、駆動装置５３を液晶表示装置Ｓに実装した状態で補正や検査を行う際に用いる補正データは、駆動装置５３内にある各トランジスタの電気的特性のばらつきに加え、表示部５１内にあるＴＦＴトランジスタや容量の電気的特性のばらつきによる誤差を補正するためのデータである。このような補正データは、入力ラッチ回路８に入力されるデジタル画像信号に対して補正すべき補正量等により構成される。補正信号処理回路１１では、入力ラッチ回路８から供給されるデジタル画像信号の大きさ（画像信号の電圧値をデジタル化したものに相当）に対応付けられた補正量のデータを補正データ記憶回路１０から読み出して、デジタル画像信号から補正量を差し引くことによってデジタル補正信号を生成する。
アナログ信号出力部３０と画像出力端子１との間には信号切替部４０が接続されている。信号切替部４０は、各画像出力端子１−１〜１−ｎにそれぞれ対応して配設された複数のトランジスタ等によるアナログスイッチ３（３−１〜３−ｎ）から構成されている。そして、各アナログスイッチ３−１〜３−ｎは、デジタル補正信号のラッチ回路６への記憶動作と同期して順次作動し、アナログ信号出力部３０から各画像出力端子１−１〜１−ｎへと出力されるアナログ画像信号（各画像出力端子１−１〜１−ｎの電位）を順次選択してデルタシグマ変調器９へ出力する。
デルタシグマ変調器９は、積分器、比較器、１ビットＤ／Ａ変換器等を有して構成される。そして、信号切替部４０から順次に供給されるアナログ画像信号を所定のクロック速度でデルタシグマ変調し、得られた１ビットのデジタル変調信号を１本の出力端子から信号処理部２０およびデルタシグマ変調出力端子２へ出力する。
デルタシグマ変調器９のクロック間隔はナイキスト間隔よりも十分細かく、通常のＡ／Ｄ変換器と比べて信号帯域が非常に広くなっている。また、本実施形態のデルタシグマ変調器９は、外部制御端子１２から制御信号を入力することによってクロック速度を高速から低速（ただし、ナイキスト間隔より十分大きいものとする）の範囲で変更設定可能に構成されている。なお、デルタシグマ変調器９のクロック速度は、駆動装置５３の通常の動作時には、あらかじめ精度に合わせて設定された任意の値が用いられる。
図４は、デルタシグマ変調器９への入力信号と出力信号との関係を示す図である。図４（Ａ）において、入力信号は時間的に略直線状に変化するアナログ電圧である。この入力信号は、使用しているトランジスタのサイズが大きくて駆動装置５３や表示部５１に存在する電気的特性のばらつきが小さい場合、または、駆動装置５３や表示部５１に存在する電気的特性のばらつきが十分に補正された場合にデルタシグマ変調器９に入力される信号を示している。一方、図４（Ｂ）に示す入力信号は、使用しているトランジスタのサイズが小さくて駆動装置５３や表示部５１に電気的特性のばらつきが生じ、これによって非線形な特性を持つ場合を示している。
このように、デルタシグマ変調器９に歪みのない理想的な信号が入力された場合と、非線形的な歪みを有する信号が入力された場合とで、デルタシグマ変調器９から出力される１ビットデジタル変調信号は全く異なったものとなる。つまり、デルタシグマ変調器９によって非線形的な歪みに応じた１ビットデジタル変調信号を得ることができる。したがって、複数の画像出力端子１−１〜１−ｎから出力されるアナログ画像信号をデルタシグマ変調器９でデルタシグマ変調し、得られた１ビットデジタル変調信号を信号処理部２０へ供給することにより、後述するように各画像出力端子１−１〜１−ｎの出力値に応じた補正データを生成することができる。また、１ビットデジタル変調信号をデルタシグマ変調出力端子２から外部へ取り出すことにより、駆動装置５３や表示部５１の検査・評価を行うことが可能である。
なお、駆動装置５３は、駆動装置５３自体や駆動トランジスタ４、Ｄ／Ａ変換器５等の電気的特性のばらつきや異常（補正可能な範囲を超えている場合）に関するデータをコントローラ６０へ送ることもできる。すなわち、補正信号処理回路１１の出力はラッチ回路６に入力されているが、ラッチ回路６はコントローラ６０のデータバスへも接続されている。コントローラ６０は、このラッチ回路６から供給されるデータを使用して、画像出力端子１の電圧値を測定することができる。画像出力端子１に表示部５１を接続しておけば、表示部５１における電気的特性のばらつきや異常もコントローラ６０で測定することができる。
次に、上記のように構成した本実施形態による駆動装置５３の全体の動作について説明する。まず、コントローラ６０から供給されるデジタル画像信号およびクロック信号が入力ラッチ回路８へ入力され、記憶される。そして、入力ラッチ回路８に記憶されたデジタル画像信号は、クロック信号に同期して補正信号処理回路１１へ転送される。
補正信号処理回路１１では、補正データ記憶回路１０に記憶された補正データ（これの算出方法については後述する）によってデジタル画像信号の補正が各画像出力端子１−１〜１−ｎに対応して行われ、デジタル補正信号が生成される。シフトレジスタ回路７は、クロック信号と図示しないシフト開始信号とに基づいてラッチ回路６へパルスを順次出力する。このパルス出力に応じてデジタル補正信号はラッチ回路６に順次記憶され、各画像出力端子１−１〜１−ｎにそれぞれ対応して分配される。
そして、ラッチ回路６から出力されたデジタル補正信号は、Ｄ／Ａ変換器５−１〜５−ｎ、駆動トランジスタ４−１〜４−ｎを介してアナログ画像信号とされ、画像出力端子１−１〜１−ｎから表示部５１の各画素部へ出力される。通常動作時にデルタシグマ変調器９は動作しておらず、信号切替部４０のアナログスイッチ３−１〜３−ｎも全て非選択状態となっている。
一方、補正データを生成するときおよび駆動装置５３や表示部５１の検査・評価を行うときは、画像出力端子１−１〜１−ｎに出力されるアナログ画像信号は、信号切替部４０のアナログスイッチ３−１〜３−ｎによって順次選択され、デルタシグマ変調器９へ出力される。デルタシグマ変調器９では、信号切替部４０から順次に供給されるアナログ画像信号がデルタシグマ変調され、得られた１ビットのデジタル変調信号が信号処理部２０およびデルタシグマ変調出力端子２へ出力される。
次に、補正データの生成方法について説明する。電源投入時、補正データ記憶回路１０には補正データは全く記憶されていない。補正信号処理回路１１は、電源投入時の初期化過程において、図５に示すような一定の初期出力データＶｉｎｉｔ（Ｖｉｎｉｔ０〜Ｖｉｎｉｔｍ）を設定する。
図５は、初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍの構成例を示す図である。図５に示すように、基準デジタル信号としての初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍが、駆動装置５３へ入力されるデジタル画像信号の大きさ（電圧値）の範囲内で設定される。この初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍは適宜の大きさごとに複数段階の値が設定されている。なお、この初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍは、補正データ記憶回路１０にあらかじめ記憶しておいても良い。また、初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍの数および値の間隔等を、求める精度に応じて図示しない外部制御端子から任意に設定できるようにしても良い。
次に、補正信号処理回路１１は、基準デジタル信号として設定した初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍをアナログ信号出力部３０へ順次出力する。このとき、その基準デジタル信号はアナログ信号出力部３０においてアナログ信号に変換され、各駆動トランジスタ４−１〜４−ｎから各画像出力端子１−１〜１−ｎへと出力される。各駆動トランジスタ４−１〜４−ｎから出力されたアナログ信号は信号切替部４０により順次選択され、デルタシグマ変調器９に入力されてデルタシグマ変調される。そして、生成された１ビットデジタル変調信号が補正信号処理回路１１へ入力される。
補正信号処理回路１１はデシメーションフィルタを備えており、入力される１ビットデジタル変調信号に対してデシメーションの処理を行うことにより、所定ビット数のデジタル信号（画像出力端子１の出力電圧をデジタル化したものに相当）に復調する。デシメーションを行うことにより、量子化誤差を取り除くことができ、非常に高精度なデジタル電圧値を得ることができる。なお、このデシメーションフィルタは、例えば図９で示すようなＦＩＲフィルタにより構成される。デシメーションを行うための構成はこれに限定されず、ＤＳＰ（Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｏｒ）あるいはその他の構成とすることも可能である。
このように、補正信号処理回路１１がデルタシグマ変調器９から１ビットデジタル変調信号を受け取って復調を行うことにより、初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍの各値に対応した各画像出力端子１−１〜１−ｎの出力電圧値Ｄ（Ｄ１０〜  Ｄｎｍ）が測定される。
図６は、測定データＤ（Ｄ１０〜Ｄｎｍ）の構成例を示す図である。図６に示すように、測定データＤ１０〜Ｄｎｍは、補正信号処理回路１１から初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍを逐次アナログ信号出力部３０へ出力したときにデルタシグマ変調器９により各画像出力端子１−１〜１−ｎに対応して測定されるデジタル電圧値である。例えば、初期出力データＶｉｎｉｔ０をアナログ信号出力部３０へ出力したときにデルタシグマ変調器９により各画像出力端子１−１〜１−ｎに対応して測定されるデジタル電圧値がＤ１０〜Ｄｎ０、初期出力データＶｉｎｉｔｍをアナログ信号出力部３０へ出力したときにデルタシグマ変調器９により各画像出力端子１−１〜１−ｎに対応して測定されるデジタル電圧値がＤ１ｍ〜Ｄｎｍである。
なお、補正信号処理回路１１からアナログ信号出力部３０に初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍを複数回に渡って出力し、デルタシグマ変調器９により各画像出力端子１−１〜１−ｎに対応して測定されるデジタル電圧値をそれぞれ毎に平均化したものを測定データＤ１０〜Ｄｎｍとしても良い。例えば、測定データＤ１０に関しては、初期出力データＶｉｎｉｔ０を複数回出力することにより画像出力端子１−１の電圧値が複数回測定されるので、その平均値を測定データＤ１０とする。このように平均化処理を行うことにより、測定データＤ１０〜Ｄｎｍに駆動装置５３内のランダムノイズが乗ってしまう不都合を抑制することができる。
次に、補正信号処理回路１１は、初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍとこれらに対応する測定データＤ１０〜Ｄｎｍとの差をとることによって補正データＣ（Ｃ１０〜Ｃｎｍ）を生成し、これを補正データ記憶回路１０に記憶する。図７は、補正データＣ１０〜Ｃｎｍの構成例を示す図である。図７に示すように、補正データＣ１０〜Ｃｎｍは、各測定データＤ１０〜Ｄｎｍから対応する初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍを差し引いたデジタル電圧値に相当するものである。例えば、測定データＤ１０から初期出力データＶｉｎｉｔ０を差し引いたものが、駆動回路５３に初期出力データＶｉｎｉｔ０と同じ電圧のデジタル信号が入力されたときの画像出力端子１−１に対する補正量Ｃ１０となる。同様に、測定データＤｎｍから初期出力データＶｉｎｉｔｍを差し引いたものが、駆動回路５３に初期出力データＶｉｎｉｔｍと同じ電圧のデジタル信号が入力されたときの画像出力端子１−ｎに対する補正量Ｃｎｍとなる。
補正データＣは、初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍの変化に対する測定データＤ１０〜Ｄｎｍの変化をｋ次曲線（ｋは１以上（ｍ＋１）以下の任意の整数）で近似し、当該近似曲線から求めるようにしても良い。例えば、２次曲線（ｙ＝ａｘ２＋ｂｘ＋ｃ）で近似する場合を考える。この場合、例えば画像出力端子１−１における初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍの変化に対する測定データＤ１０〜Ｄｎｍの変化は、次の式で表すことができる。
Ｄ１０＝ａＶｉｎｉｔ０２＋ｂＶｉｎｉｔ０＋ｃ
Ｄ１１＝ａＶｉｎｉｔ１２＋ｂＶｉｎｉｔ１＋ｃ
・・・
Ｄ１ｍ＝ａＶｉｎｉｔｍ２＋ｂＶｉｎｉｔｍ＋ｃ
補正信号処理回路１１は、これら複数の式から３つの係数ａ，ｂ，ｃを求める。なお、初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍの変化に対する測定データＤ１０〜Ｄ１ｍの変化を２次曲線で近似し切れない場合は、３次曲線あるいはそれ以上のｋ次曲線で近似し、その係数を求める。
他の画像出力端子１−２〜１−ｎにおける初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍの変化に対する測定データＤ２０〜Ｄｎｍの変化についても、同様にしてｋ次曲線で近似し、その係数を求める。近似曲線の次数ｋは各画像出力端子１−１〜１−ｎごとに異ならせることが可能である。
補正信号処理回路１１は、各画像出力端子１−１〜１−ｎごとに近似曲線を求めたら、その近似曲線の式に複数段階の電圧値Ｖ０〜ＶＭを代入し、演算によって得られる近似値から当該電圧値Ｖ０〜ＶＭを差し引くことによって補正データＣ（Ｃ１０〜ＣｎＭ）を生成する。
図８は、このように近似曲線から求めた補正データＣ１０〜ＣｎＭの構成例を示す図である。図８に示すように、補正データＣ１０〜ＣｎＭは、測定データＤ１０〜Ｄｎｍをもとに近似曲線により求めた近似値から入力電圧値Ｖ０〜ＶＭを差し引いたデジタル電圧値に相当するものである。例えば、ｍ個の測定データＤ１０〜Ｄ１ｍより求めたＭ個の近似値から対応する入力電圧値Ｖ０〜ＶＭをそれぞれ差し引いたものが、駆動回路５３に電圧値Ｖ０〜ＶＭと同じ電圧のデジタル信号が入力されたときの画像出力端子１−１に対する補正量Ｃ１０〜Ｃ１Ｍとなる。同様に、ｍ個の測定データＤｎ０〜Ｄｎｍより求めたＭ個の近似値から対応する入力電圧値Ｖ０〜ＶＭをそれぞれ差し引いたものが、駆動回路５３に電圧値Ｖ０〜ＶＭと同じ電圧のデジタル信号が入力されたときの画像出力端子１−ｎに対する補正量Ｃｎ０〜ＣｎＭとなる。
なお、この場合の入力電圧値Ｖ０〜ＶＭも駆動装置５３へ入力されるデジタル画像信号の大きさ（電圧値）の範囲内で設定されるが、その数および間隔等は、求める精度に応じて図示しない外部制御端子から任意に設定することが可能である。ｍ＜Ｍとすることにより、補正データの分解能をより大きくすることができ、より高精度な補正ができるようになる。また、最初から初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍの数を多くすると測定に多くの時間がかかるが、初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍの数を少なくしてそれより多いＭ個の近似値を演算によって求めることにより、測定時間を短くすることができる。
図１０は、デルタシグマ変調器９から出力される１ビットデジタル変調信号に対して補正信号処理回路１１によってデシメーション処理および平均化処理を行った結果の例を示す図である。図１０において、デシメーション前の１ビットデジタル変調信号のサンプル点は、時間軸方向の点線で例示された各時点であり、デシメーション後のサンプル点は矢印で示された各時点である。
図中「×」で示される点は、図４（Ａ）に示すような理想的な線形入力信号に対するデルタシグマ変調信号をデシメーション処理および平均化処理した結果の電圧値である。これは、初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍの値に相当する。また、図中「○」で示される点は、図４（Ｂ）に示すような非線形な入力信号に対するデルタシグマ変調信号をデシメーション処理および平均化処理した結果の電圧値である。これは、例えば画像出力端子１−１に関する測定データＤ１０〜Ｄ１ｍの値に相当する。図１０中、線ａおよび線ｂは、それぞれ「×」、「○」で示される電圧値の変化を近似した近似曲線である。また、線ｃの長さは、デシメーション後の１つサンプル点における補正量に相当する。近似曲線を用いた場合、補正量をとるサンプル点は、必ずしも「×」の点に一致する必要はなく、任意の位置にとることが可能である（上述したようにｍ個より多いＭ個のサンプル点について補正データＣ１０〜Ｃ１Ｍを求めることが可能である）。
線ａは電気的特性のばらつきがない場合の出力電圧値の変化に相当するから、補正量はすべての入力電圧値に対して“０”である。これに対し、線ｂは非線形なばらつきを含んでいる。そこで、線ｃで表す補正量によって補正することにより、ばらつきによる出力電圧値の誤差を少なくすることができる。
上述のように、トランジスタのサイズを小さくすると各画像出力端子１−１〜１−ｎの出力電圧値には非線形なばらつきが生じるが、本実施形態のように複数段階の初期出力データＶｉｎｉｔ０〜Ｖｉｎｉｔｍを入力して補正データＣ（Ｃ１０〜ＣｎｍまたはＣ１０〜Ｃ１Ｍ）を求めることにより、オフセットとゲインのみによる線形補正よりも精度よく補正することが可能となる。
以上のような補正データの生成は、駆動装置５３を液晶表示装置Ｓに実装した状態でも行うことができる。この場合、駆動装置５３の画像出力端子１に接続される表示部５１が備えるＴＦＴトランジスタや容量の電気的特性のばらつきによる誤差も、画像出力端子１へのアナログ信号に反映されるので、この表示部５１のばらつきによる誤差も含めた形で補正データが生成される。
なお、ここでは補正データ記憶回路１０に補正データＣを記憶する例について説明したが、図１１のようにｋ次近似曲線の係数データＡを記憶し、デジタル画像信号の補正時にこの係数データＡを用いてｋ次近似曲線から補正データＣをその都度算出するようにしても良い。この場合、上述したように近似曲線の次数ｋは各画像出力端子１−１〜１−ｎごとに異ならせることが可能である。また、近似曲線の次数ｋは、図１０中「○」で示されるサンプル点間ごとに異ならせる（サンプル点間ごとに異なる近似曲線を用いる）ことも可能である。さらに、近似曲線として指数関数や対数関数を用いても良い。
また、補正データ記憶回路１０に記憶された補正データＣを用いて繰り返し補正をかけ、補正の程度を検証するようにしても良い。誤差が所定範囲内に収束していない場合に、収束できる範囲に精度を落とすか、異常信号を出力するようにすることも可能である。
この場合の検証処理では、初期出力データＶｉｎｉｔを入力したときに補正データＣを用いて求められた測定データＤに基づいて、初期出力データＶｉｎｉｔに対する補正量を更に算出し、既に生成されている補正データＣに新たに算出された補正量を加味して修正を行うことができる。このようにして求められた新たな補正データＣによる補正の程度が所定の収束範囲内に収束していない場合には、さらに補正データＣの修正を行うようにしても良い。
以上のように、通常は電源投入時、自動的に補正データの生成が実行される。補正データが生成された後の通常動作時は、デルタシグマ変調器９は動作しないように制御される。また、信号切替部４０のアナログスイッチ３−１〜３−ｎも全て非選択状態とされる。このとき、入力ラッチ回路８に入力されたデジタル画像信号は、補正データ記憶回路１０に記憶された補正データに基づいて補正信号処理回路１１により補正され、デジタル補正信号がラッチ回路６に出力される。そして、ラッチ回路６から出力されたデジタル補正信号がＤ／Ａ変換器５−１〜５−ｎへの入力データとなり、各画像出力端子１−１〜１−ｎへのアナログ画像信号の電圧値が最適な値に制御される。
次に、駆動装置５３および表示部５１の検査・評価方法について説明する。駆動装置５３自体の検査および評価を行う際には、駆動装置５３を液晶表示装置Ｓに実装していない状態で（画像出力端子１がオープンの状態で）行う。例えば、駆動装置５３のＬＳＩがウェーハ上に構成されている状態で、当該ウェーハの検査および評価を行う。
図１２は、ウェーハの検査・評価を行う場合のテストシステムの構成例を示す図である。図１２に示すテストシステムは、データ処理を行うパーソナルコンピュータ９０と、デジタル式の簡易テスタ９１と、プローブカード９２と、プローバ９３とを備えて構成されている。簡易テスタ９１は、例えば、デルタシグマ変調器９のクロック周期よりも測定ジッタの小さいデジタルオシロスコープまたはロジックアナライザで構成されている。
この簡易テスタ９１はデシメーションフィルタを備えており、デルタシグマ変調器９からデルタシグマ変調出力端子２を介して入力される１ビットデジタル変調信号に対してデシメーションの処理を行うことにより、所定ビット数のデジタル信号（画像出力端子１の出力電圧をデジタル化したものに相当）に復調する。デシメーションを行うことにより、量子化誤差を取り除くことができ、非常に高精度なデジタル電圧値を得ることができる。なお、このデシメーションフィルタは、例えば図９で示したようなＦＩＲフィルタにより構成される。デシメーションを行うための構成はこれに限定されず、ＤＳＰあるいはその他の構成とすることも可能である。
このように構成されたテストシステムを用いて駆動装置５３の検査・評価を行う場合には、プローブカード９２の針９２ａにはデルタシグマ変調出力端子２を含めた数本の端子が接続される。また、駆動回路５３内にある各トランジスタの電気的特性のばらつきによる誤差を補正するための補正データがあらかじめ生成され、補正データ記憶回路１０に書き込まれた状態となっている。
まず、駆動装置５３の入力ラッチ回路８を介して所定のテストパターンを入力する。入力ラッチ回路８に入力されたテストパターンのデジタル画像信号は、信号処理部１０において補正データによって補正された後、Ｄ／Ａ変換器５によってアナログ画像信号とされる。このアナログ画像信号は、駆動トランジスタ４および信号切替部４０を介してデルタシグマ変調器９に入力される。そして、ここで生成された１ビットデジタル変調信号がデルタシグマ変調出力端子２から簡易テスタ９１に出力される。なお、デルタシグマ変調出力端子２から出力されるデジタル信号は、駆動装置５３の仕様に応じてシリアルまたはパラレルで簡易テスタ９１に入力するように構成できる。
簡易テスタ９１では、デルタシグマ変調出力端子２から出力される１ビットデジタル変調信号をプローブカード９２を介して受け取ることができる。この簡易テスタ９１では、デルタシグマ変調出力端子２からプローブカード９２を介して入力した１ビットデジタル変調信号のパルス波形をディスプレイ上で観察できるように表示する。また、当該パルス波形に復調処理などのデジタル信号処理を施し、復調されたデジタル電圧値を測定する。
このとき、測定電圧値が本来出力すべき電圧値（テストパターンの電圧値）から所定値以上ずれている場合（補正データによって十分に補正し切れない場合）には、その駆動装置５３は不良品として判別される。また、測定電圧値がずれていたとしても、補正可能な範囲内のずれであれば、利用可能と判別される。デルタシグマ変調器９そのものの動作が不良の場合もあるが、この場合はデルタシグマ変調信号が出力されないか波形パルスが異常に乱れるので、この結果を観測することで不良として処理することが可能である。
ここで、以上のような本実施形態によるテストシステムと比較するために、従来のテストシステムについて説明する。図１８は、従来のテストシステムを簡略的に示す模式図である。この図１８は、ウェー上に構成された駆動ＬＳＩの検査・評価を行うためのテストシステムの構成例を示すものである。このテストシステムは、大きく分けてワークステーション１００、テスタ本体１０１、テストヘッド１０２、プローブカード１０３、プローバ１０４により構成されている。プローブカード１０３には、複数の針１０３ａが配設されている。
表示装置の駆動ＬＳＩに代表されるような画像信号を多ピンにて出力する半導体回路において、出力値の同時測定可能な個数は、プローブカード１０３の針１０３ａの個数に制限される。テスト価格は、ＬＳＩ１つ当たりのテスト時間に比例するため、針１０３ａの数以上にピン数が増大するとテスト価格も増大する。そのため、テスト価格を抑制するためには、多ピンの出力値を同時に測定する多ピン対応のテストシステムが必要となる。
図１８に示すテストシステムにおいて、駆動ＬＳＩの出力端子（ピン）数に応じた数の針１０３ａをプローブカード１０３に配設することにより、駆動ＬＳＩの１ピン毎に計測回路や信号出力回路が使用できるようになる。ただし、最近ではプローブカード１０３の針１０３ａが１０００ピンを越えるものもある。１０００ピンであれば、１０００ピン分の信号がテスタ本体１０１、テストヘッド１０２、プローブカード１０３の間でやり取りされる。そのため、このような多ピン対応のテストシステムは、非常に大がかりな構成となってしまう。
また、駆動ＬＳＩの多ピン化および微細化が進むと、出力端子間のピッチが更に狭まる。この場合、そのピッチに対応した針１０３ａを有するプローブカード１０３の作成が困難になるとともに、検査自体が難しくなり、検査の信頼性の低下を招くものとなる。また、駆動ＬＳＩの超微細なピンピッチに対応したプローブカード１０３が作れないとなると、１つの駆動ＬＳＩに対して複数回のテストを行う必要があり、テスト価格が増大してしまうことになる。
上述した特許文献３に記載の技術では、駆動ＬＳＩの複数の出力端子から出力される信号を、所定個の出力端子に対して１個の割合で設けられた検査端子から外部へ別途出力することも記載されている。この特許文献３によれば、１個の検査端子と所定個の出力端子との間にはそれぞれスイッチが配設され、出力端子に現れる画像信号をスイッチ回路によって順次選択して検査端子へ出力している。このように構成することにより、多数の出力端子の全てにプローブピンを当てることなく、検査端子から出力される画像信号によって検査を行うことができる。したがって、駆動ＬＳＩの超多ピン化にも対応することができる。
しかしながら、特許文献３に記載の技術は、検査端子からの出力信号がアナログ信号であるため、検査装置としてアナログテスタを用いなければならない。そのため、テストシステムが大がかりとなってしまうという問題がある。また、出力信号にノイズ成分が入り易く、高精度な検査・評価を行うことが難しいという問題もある。
これに対して、図１２に示す本実施形態の例では、従来のテストシステムで用いていたような多数の針を持つプローブカードを使用することなく、１個の駆動ＬＳＩ当たり非常に少ない数の針（この例の場合１０針）を有するプローブカード９２を用いて検査・評価を行うことができる。電気配線のショート／オープン、抵抗値、容量値、トランジスタ特性等の検査を、多数の画像出力端子１からの出力そのものではなく、１個のデルタシグマ変調出力端子２からの出力を利用して行うことができるからである。
このように、本実施形態によれば、１ビットのデジタル信号線で超多ピンのアナログ画像信号の検査・評価をすることができる。また、扱う信号がデジタル信号であるので、アナログ型のテスタも必要でなくなり、非常に簡略化された簡易テスタ９１とパーソナルコンピュータ９０とで検査・評価を行うことができるようになる。また、簡易テスタ９１に入力される検査信号がデジタル信号であるので、ノイズによる影響を受けにくく、高精度な検査・評価を行うことができる。
駆動装置５３の検査・評価は、当該駆動装置５３を液晶表示装置Ｓに実装した状態でも行うことができる。駆動装置５３を液晶表示装置Ｓに実装すると、駆動装置５３の画像出力端子１に接続される表示部５１が備えるＴＦＴトランジスタや容量の電気的特性のばらつきによる誤差もアナログ画像信号に反映される。したがって、このアナログ画像信号をデルタシグマ変調器９でデルタシグマ変調した１ビットデジタル変調信号を検査信号として取り出すことにより、表示部５１の検査・評価も併せて行うことができる。
図１３は、駆動装置５３を実装した液晶表示装置Ｓの検査・評価を行う場合のテストシステムの構成例を示す図である。液晶表示装置Ｓの検査・評価を行う場合は、駆動回路５３の補正データ記憶回路１０には、駆動装置５３内にある各トランジスタの電気的特性のばらつきに加え、表示部５１内にあるＴＦＴトランジスタや容量の電気的特性のばらつきによる誤差を補正するための補正データがあらかじめ生成されて記憶されている。
図１３に示すように、液晶表示装置Ｓの検査・評価も、簡易テスタ９１とパーソナルコンピュータ９０とを用いて行うことができる。簡易テスタ９１へは、入力ラッチ回路８にテストパターンを入力したときにデルタシグマ変調器９で生成される１ビットデジタル変調信号をデルタシグマ変調出力端子２から入力するだけでよい。このとき、簡易テスタ９１において１ビットデジタル変調信号に基づき測定される電圧値が本来出力すべき電圧値から所定値以上ずれている場合には、その液晶表示装置Ｓは不良品として判別される。また、測定電圧値がずれていたとしても、補正可能な範囲内のずれであれば、利用可能と判別される。
なお、図１３のように駆動装置５３を液晶表示装置Ｓに実装した状態において、例えば信号処理部２０でパルス信号を発生し、これをラッチ回路６、Ｄ／Ａ変換器５、駆動トランジスタ４を介して画像出力端子１に出力することで、表示部５１の画素容量を測定することもできる。画像出力端子１にパルス信号を与えてその過渡特性をデルタシグマ変調器９により測定することで、各画像出力端子１−１〜１−ｎに接続されている表示部５１内の容量と抵抗との積（時定数）のばらつきを測定することができる。この場合、測定したい時間間隔が短い場合はデルタシグマ変調器９のクロック速度を変化させる。
以上詳しく説明したように、本実施形態の駆動装置５３では、多数の画像出力端子１−１〜１−ｎから出力されるアナログ画像信号をデルタシグマ変調器９によって１ビットのデジタル変調信号に変換し、これを１本の配線によって補正信号処理回路１１およびデルタシグマ変調出力端子２に出力することができる。そのため、配線数が少なく製造コストが低減できるとともに、駆動装置５３を小型化することができる。
また、本実施形態によれば、デジタル画像信号の補正精度を向上させることもできる。すなわち、デルタシグマ変調器９は駆動装置５３と同じ半導体チップ内に実装されているので、アナログ信号が半導体チップの外部に出力されてＡ／Ｄ変換される場合と比べてノイズによって信号の精度が劣化してしまう不都合を低減することができる。
また、駆動装置５３の構成として、デルタシグマ変調器９の代わりに単にＡ／Ｄ変換器を配設して、そのデジタル出力を補正信号処理回路１１へ供給するように構成した場合には、補正信号処理回路１１にフィードバック入力されるデジタル画像信号の精度がＡ／Ｄ変換器の精度によって固定されてしまう。これに対して、本実施形態の駆動装置５３ではデルタシグマ変調器９を用いているので、Ａ／Ｄ変換器のビット数に限定されることなく、補正データの算出の自由度を高めることができる。また、デルタシグマ変調器９のクロック速度を設定変更可能に構成しているので、デルタシグマ変調器９のクロック速度を高速に設定することにより、時間分解能を上げて、１ビットデジタル変調信号のＳ／Ｎ比を向上させることが可能である。これにより、高精度の補正データを得ることができる。
また、本実施形態によれば、検査精度を向上させることもできる。すなわち、プローブカードの針は、デルタシグマ変調出力端子２を含めて数本程度の出力ピンに対応する数だけあれば良い。これにより、プローブピンのピッチを大きくとることが可能となり、デルタシグマ変調出力端子２に確実に接続することができる。また、デルタシグマ変調出力端子２から出力される信号はデジタル信号であるので、アナログ信号が出力される場合と比べてノイズによって信号の精度が低下してしまう不都合を低減して、高精度な検査・評価を行うことができる。
また、駆動装置５３の構成としてデルタシグマ変調器９を用い、かつ、クロック速度を設定変更可能に構成しているので、単にＡ／Ｄ変換器を用いた場合と異なりビット数に限定されず、高精度の検査信号を得ることができる。すなわち、デルタシグマ変調器９のクロック速度を変更することにより、検査精度に応じた１ビットデジタル変調信号を外部の検査装置で検出することが可能である。デルタシグマ変調器９のクロック速度を高速に設定することにより、時間分解能を上げて、検査信号のＳ／Ｎ比を向上させることが可能である。
さらに、本実施形態によれば、検査装置の構成を簡単にすることもできる。すなわち、上述したようにプローブカードの針は、デルタシグマ変調出力端子２を含めて数本程度の出力ピンに対応する数だけあれば良い。また、デルタシグマ変調出力端子２から出力される信号はデジタル信号であるので、信号の劣化やノイズに対する対策が簡易で済み、高価なアナログ型のテスタによって大がかりな検査装置を構成する必要もない。
なお、上記実施形態では、信号切替部４０としてトランジスタ等によるアナログスイッチ３を用いる例について説明したが、この例に限定されない。例えば、図１４に示すように信号切替部４０にアナログメモリ４１（４１−１〜４１−ｎ）を用いても良い。このようにしても、各画像出力端子１−１〜１−ｎから出力されるアナログ画像信号を選択的にデルタシグマ変調器９へ入力することができる。また、この場合にも、駆動トランジスタ４（４−１〜４−ｎ）の代わりに、電圧フォロア回路を用いることが可能である。
また、上記実施形態では、ラッチ回路６からの出力はＤ／Ａ変換器５および駆動トランジスタ４を介して画像出力端子１へ出力されていたが、この例に限定されない。例えば、図１５に示すように、階調電圧源３１に接続された複数のアナログ信号切替器（マルチプレクサ）３２（３２−１〜３２−ｎ）を介して画像出力端子１へアナログ画像信号を出力するように構成しても良い。
このように駆動装置５３を構成した場合、階調電圧源３１およびアナログ信号切替器３２を用いたＤ／Ａ変換は、以下のようにして行われる。すなわち、入力ラッチ回路８に入力されたデジタル画像信号は、補正信号処理回路２２へ転送され、ここで補正データ記憶回路２１内に記憶された補正データＣに基づいて補正が施された後、そのデジタル補正信号がラッチ回路６へ出力される。ラッチ回路６からは、各画像出力端子１−１〜１−ｎに対応してデジタル補正信号がアナログ信号切替器３２−１〜３２−ｎへ出力される。そして、そのデジタル補正信号に応じた値の階調電圧が階調電圧源３１からアナログ信号切替器３２−１〜３２−ｎに供給されて、画像出力端子１−１〜１−ｎへ出力される。
この図１５に示す例の場合、補正信号処理回路２２は、階調電圧源３１の各階調電圧Ｖ１〜Ｖｉのばらつきによる誤差を補正するための補正データと、各アナログ信号切替器３２−１〜３２−ｎのばらつきによる誤差を補正するための補正データとを生成し、補正データ記憶回路２１に記憶する。補正信号処理回路２２は、階調電圧Ｖ１〜Ｖｉのばらつきの補正（グローバル補正）を行うとともに、入力ラッチ回路８から供給されるデジタル画像信号に対して画像出力端子１−１〜１−ｎ間のばらつき補正（ミスマッチ補正）を行う。階調電圧源３１の補正を行うことにより、複数の画像出力端子１−１〜１−ｎに共通のずれとなる階調電圧Ｖ１〜Ｖｉのばらつきを補正することができる。
図１６は、駆動装置５３を図１５のように構成した場合に補正データを生成する際に求められる測定データの構成例を示す図である。図１６（Ａ）は、ミスマッチ補正を行うための補正データを生成する際にデルタシグマ変調器９によって測定される測定データＤ１０〜Ｄｎｍを示す。この測定データは、図６に示した測定データＤ１０〜Ｄｎｍと同様にして求める。
一方、図１６（Ｂ）は、グローバル補正を行うための補正データを生成する際にデルタシグマ変調器９によって測定される測定データＤ１１’〜Ｄ１ｉ’を示す。この図１６（Ｂ）に示すように、グローバル補正用の測定データＤ１１’〜Ｄ１ｉ’は、補正信号処理回路２２から基準デジタル信号として複数段階の初期出力データＶｇｒａｄ１〜  Ｖｇｒａｄｉ（階調電圧の理想値）を逐次アナログ信号出力部３０へ出力したときに、例えば画像出力端子１−１に出力されるアナログ信号をデルタシグマ変調器９によりデルタシグマ変調することによって測定されるデジタル電圧値である。なお、ここでは画像出力端子１−１を用いているが、他の画像出力端子１−２〜１−ｎを用いても良い。また、複数の画像出力端子１−１〜１−ｎを用いて測定したそれぞれの電圧値を平均化するようにしても良い。
補正信号処理回路２２は、図１６（Ａ）に示すミスマッチ補正用の測定データＤ１０〜Ｄｎｍに基づいて、近似曲線を求め、あるいは近似曲線を求めることなく、図７または図８のような補正データＣを算出する。また、図１６（Ｂ）に示すグローバル補正用の測定データＤ１１’〜Ｄ１ｉ’と初期出力データＶｇｒａｄ１〜Ｖｇｒａｄｉとの差をとることによって、図１７のような補正データＣ’を算出する。グローバル補正用の補正データＣ’についてもミスマッチ補正用の補正データＣと同様に、測定データＤ１１’〜Ｄ１ｉ’から近似曲線を求め、当該近似曲線に基づいて補正データＣ’を算出するようにしても良い。
これらの補正データＣ，Ｃ’は、グローバル補正用の補正データＣ’を先に求め、補正済みの階調電圧Ｖ１〜Ｖｉを用いてミスマッチ用の補正データＣを後から求めるのが好ましい。また、グローバル補正用の補正データＣ’の算出とミスマッチ用の補正データＣの算出とを繰り返し行うようにしても良い。このようにすれば、両補正データＣ，Ｃ’の精度を高めることができる。補正信号処理回路２２は、このようにして求めた補正データＣ，Ｃ’を補正データ記憶回路２１に記憶する。そして、記憶した補正データＣ’に基づいてグローバル補正を行うとともに、補正データＣに基づいてミスマッチ補正を行う。
また、上記実施形態では、デルタシグマ変調器９を通して出力される信号は、画像出力端子１から出力されるべきアナログ画像信号であったが、これに限定されない。すなわち、駆動装置５３に接続される他のアナログ回路から供給されるアナログ信号や、他のアナログ回路に出力されるべきアナログ信号を、デルタシグマ変調器９を介してデジタル信号として出力するように構成しても良い。
また、上記実施形態では電圧駆動型の液晶表示装置Ｓに適用する例について説明したが、電流駆動型の有機ＥＬ表示装置に適用することも可能である。その他、プラズマディスプレイ、表面電界ディスプレイなど他の表示装置に適用することも可能である。
その他、上記実施形態は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】  本発明は、液晶表示装置や有機ＥＬ表示装置、プラズマディスプレイ、表面電界ディスプレイ等の表示装置を駆動するＬＳＩ等のように多くのアナログ出力端子を有する駆動装置、当該駆動装置を用いた表示装置、並びに駆動装置または表示装置の検査方法に有用である。
【図１】
2005064586.tif 000002
【図２】
2005064586.tif 000003
【図３】
2005064586.tif 000004
【図４】
2005064586.tif 000005
【図５】
2005064586.tif 000006
【図６】
2005064586.tif 000007
【図７】
2005064586.tif 000008
【図８】
2005064586.tif 000009
【図９】
2005064586.tif 000010
【図１０】
2005064586.tif 000011
【図１１】
2005064586.tif 000012
【図１２】
2005064586.tif 000013
【図１３】
2005064586.tif 000014
【図１４】
2005064586.tif 000015
【図１５】
2005064586.tif 000016
【図１６】
2005064586.tif 000017
【図１７】
2005064586.tif 000018
【図１８】
2005064586.tif 000019
【図１９】
2005064586.tif 000020
【図２０】
2005064586.tif 000021
【国際調査報告】
2005064586.tif 000022
2005064586.tif 000023
2005064586.tif 000024
2005064586.tif 000025