【事件の表示】
　特許第２０２７９２９号に関する訂正審判事件について、次のとおり審決する。
【結　論】
　特許第２０２７９２９号に係る明細書を本件審判請求書に添付された訂正明細書のとおり訂正することを認める。
【理　由】
１．審判請求の要旨
　本件審判請求の要旨は、本件特許第２０２７９２９号（昭和５９年９月２６日出願、平成８年３月１９日設定登録、平成１６年９月２６日存続期間満了により権利抹消）の明細書（以下、「本件特許明細書」という。）を、本件審判請求書に添付した訂正明細書のとおりに訂正することを求めるものである。
　
２．訂正の内容
　訂正の内容は、以下のとおりである。
（１）訂正事項１
　本件特許明細書の特許請求の範囲の第１項の
「(1)　絶縁基板上に、少なくともゲート電極、ゲート絶縁膜、半導体薄膜、ソース電極、ドレイン電極からなる薄膜トランジスタを搭載し、外部取り出し端子を複数個有する薄膜トランジスタ装置において、
　前記外部取り出し端子間、または、前記端子とこれに近接して設けられた共通浮遊電極との間には、少なくともその一か所が、付加薄膜半導体からなる高圧保護用の２端子薄膜半導体素子に接続されており、
　前記２端子薄膜半導体素子は、前記付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた付加ゲート電極を有し、前記絶縁基板上に形成されていることを特徴とする薄膜トランジスタ装置。」を
「(1)　絶縁基板上に、少なくともゲート電極、ゲート絶縁膜、半導体薄膜、ソース電極、ドレイン電極からなる薄膜トランジスタを搭載し、外部取り出し端子を複数個有する薄膜トランジスタ装置において、
　前記外部取り出し端子間、または、前記端子とこれに近接して設けられた共通浮遊電極との間には、少なくともその一か所が、付加薄膜半導体からなる高圧保護用の２端子薄膜半導体素子に接続されており、前記２端子薄膜半導体素子は、前記付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた前記付加ゲート電極を有し、前記絶縁基板上に形成されており、また、前記付加ゲート電極は前記ゲート電極と同時に形成されており、前記付加ゲート絶縁膜は前記ゲート絶縁膜と同時に形成されており、前記付加薄膜半導体は前記半導体薄膜と同時に形成されていることを特徴とする薄膜トランジスタ装置。」
と訂正する。
　
３．当審の判断
　（１）訂正事項の整理
　訂正事項１について
　訂正事項１は、訂正前の第１項の記載のうち、
　「前記２端子薄膜半導体素子は、前記付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた付加ゲート電極を有し、前記絶縁基板上に形成されている」を、
　「前記２端子薄膜半導体素子は、前記付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた前記付加ゲート電極を有し、前記絶縁基板上に形成されており、」に訂正し（以下、「訂正事項１−１」という。）、
　「ことを特徴とする薄膜トランジスタ装置」の前に、「また、前記付加ゲート電極は前記ゲート電極と同時に形成されており、前記付加ゲート絶縁膜は前記ゲート絶縁膜と同時に形成されており、前記付加薄膜半導体は前記半導体薄膜と同時に形成されている」を追加するもの（「以下訂正事項１−２」という。）である。
　
　（２）訂正の可否
　（２−１）訂正の目的の適否
　　訂正事項１−１について
　　訂正事項１のうち、訂正事項１−１は、（ａ）「前記２端子薄膜半導体素子は、前記付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた付加ゲート電極を有し、前記絶縁基板上に形成されている」の末尾の記載、即ち、「形成されている」を「形成されており、」と訂正するとともに、（ｂ）「付加ゲート電極を有し」を「前記付加ゲート電極を有し」と訂正するものであって、（ａ）訂正前の特許請求の範囲第１項に記載された発明の構成を限定することを目的として、訂正前の「前記２端子薄膜半導体素子は、前記付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた付加ゲート電極を有し、前記絶縁基板上に形成されている」の後に、語句を追加するために、「形成されている」を「形成されており、」と訂正するとともに、（ｂ）「付加ゲート電極を有し」の「付加ゲート電極」の前に「前記」を追加するものであるから、明りょうでない記載の釈明に該当する。
　
　訂正事項１−２について
　訂正事項１のうち、訂正事項１−２は、「ことを特徴とする薄膜トランジスタ装置」の前に、「また、前記付加ゲート電極は前記ゲート電極と同時に形成されており、前記付加ゲート絶縁膜は前記ゲート絶縁膜と同時に形成されており、前記付加薄膜半導体は前記半導体薄膜と同時に形成されている」を追加するものであって、訂正事項１−２は、訂正前の特許請求の範囲第１項に記載される「ゲート電極、ゲート絶縁膜、半導体薄膜、ソース電極、ドレイン電極からなる薄膜トランジスタ」の「半導体薄膜」、「ゲート絶縁膜」及び「ゲート電極」と、訂正前の特許請求の範囲第１項に記載される「付加薄膜半導体からなる高圧保護用の２端子薄膜半導体素子」を構成する要素である「付加薄膜半導体」、「付加ゲート絶縁膜」及び、「付加ゲート電極」との関係について、「前記付加ゲート電極は前記ゲート電極と同時に形成されており、前記付加ゲート絶縁膜は前記ゲート絶縁膜と同時に形成されており、前記付加薄膜半導体は前記半導体薄膜と同時に形成されている」とし、前記薄膜トランジスタと前記２端子薄膜半導体素子との対応する構成要素がそれぞれ同時に形成されることを限定するものであるから、訂正事項１−２は、特許請求の範囲の減縮を目的とするものである。
　よって、訂正事項１は、明りょうでない記載の釈明及び特許請求の範囲の減縮を目的とするものであって、特許法第１２６条第１項ただし書き第１号及び第３号に適合する。
　
　（２−２）拡張又は変更の存否
　訂正事項１について
　訂正事項１のうち、訂正事項１−１は、明りょうでない記載の釈明を目的とするものであるから、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であることは明らかである。
　また、訂正事項１−２に関しては、本件特許明細書に、
「以下に図面に沿って本発明を詳述する。第１図ａは、本発明の１つのＴＦＴに適用した１実施例の平面図・・・である。第１図ｂは静電気保護２端子素子部、第１図ｃはＴＦＴ部の断面図を示す。ＴＦＴは、・・・いわゆる絶縁基板１上に形成され、ゲート電極２、ゲート絶縁膜３、半導体薄膜４、ソース電極５、ドレイン電極６から成る。本例では、ＴＦＴのソース、ゲート端子１５，１２の間に２端子素子を挿入した例を示した。２端子素子は、基板１の上のゲート絶縁膜３と同時に堆積された付加ゲート絶縁膜１３上に形成され、ＴＦＴの半導体薄膜４と同時に堆積された付加半導体薄膜１４と、ソース、ドレイン電極５，６と同時に設けられた第１主電極１０５，第２主電極１０６から成る。この例では、第２主電極１０６とゲート端子１２を短絡している。」（公告公報第４欄第１〜１９行参照）、
「第３図ａは、本発明に使用される２端子素子の実施例を、第３図ｂのＴＦＴの構造と対応して示す。ＴＦＴは逆スタガー構造例であり、基板１、ゲート電極２、ゲート絶縁膜３、半導体薄膜４、ソース、ドレイン電極５，６及び必要に応じ遮光膜も含む表面保護膜７から成る。このＴＦＴに対応し、同時作製可能な２端子素子は、ゲート電極２と同時に形成される付加ゲート電極１２、以下同様に付加ゲート絶縁膜１３、付加半導体薄膜１４、第１及び第２主電極１０５，１０６及び表面保護膜１７より成る。」（公告公報第５欄第１３〜２３行参照）及び、
「第７図ａとｂは、本発明をゲート電極が半導体薄膜の上方に位置するいわゆるスタガー形ＴＦＴ（第７図ｂ）と同時搭載可能な２端子素子（第７図ａ）の例である。第１図ｂ、第３図ａ・・・の各構造に対応する２端子素子が可能であるが、第７図ａには第４図に対応する構造例を示した。第７図ｂのスタガー形ＴＦＴは、基板１上の遮光膜３７、絶縁膜４７、ソース・ドレイン電極５，６、半導体薄膜４、ゲート絶縁膜３、ゲート電極２、必要に応じゲート電極２と同時に形成できるソース・ドレイン配線１５，１６から成っている。このＴＦＴに対応して第７図ａの２端子素子は、遮光膜３７と同時形成できる第１主電極延在部５７、以下同様に絶縁膜４７、第１及び第２主電極１０５，１０６、付加半導体薄膜１４、付加ゲート絶縁膜１３、付加ゲート電極１２から成り、付加ゲート電極１２と第２主電極１０６とが短絡され、必要により第１が第２主電極配線１１５，１１６が設けられている。」（公告公報第６欄第６〜２４行参照）と記載されており、
　訂正前の特許請求の範囲第１項に記載される「ゲート電極、ゲート絶縁膜、半導体薄膜、ソース電極、ドレイン電極からなる薄膜トランジスタ」の「半導体薄膜」、「ゲート絶縁膜」及び「ゲート電極」と、訂正前の特許請求の範囲第１項に記載される「付加薄膜半導体からなる高圧保護用の２端子薄膜半導体素子」を構成する要素である「付加薄膜半導体」、「付加ゲート絶縁膜」及び、「付加ゲート電極」との、それぞれ対応する構成要素である、「前記付加ゲート電極」と「前記ゲート電極」とが同時に形成され、「前記付加ゲート絶縁膜」と「前記ゲート絶縁膜」とが同時に形成され、「前記付加薄膜半導体」と「前記半導体薄膜」とが同時に形成されていることは、明らかであるから、「前記付加ゲート電極は前記ゲート電極と同時に形成されており、前記付加ゲート絶縁膜は前記ゲート絶縁膜と同時に形成されており、前記付加薄膜半導体は前記半導体薄膜と同時に形成されている」ことは、願書に添付した明細書又は図面に記載した事項の範囲内の訂正であることは明らかである。
　したがって、訂正事項１は、実質上特許請求の範囲を拡張し、又は変更するものではない。
　よって、訂正事項１は、特許法第１２６条第２項の規定に適合する。
　
　（２−３）独立特許要件
　（２−３−１）本件発明
　訂正後の特許請求の範囲の第１項に記載された発明は、訂正明細書の特許請求の範囲の第１項に記載された、以下のとおりのものである。
　「(1)　絶縁基板上に、少なくともゲート電極、ゲート絶縁膜、半導体薄膜、ソース電極、ドレイン電極からなる薄膜トランジスタを搭載し、外部取り出し端子を複数個有する薄膜トランジスタ装置において、
　前記外部取り出し端子間、または、前記端子とこれに近接して設けられた共通浮遊電極との間には、少なくともその一か所が、付加薄膜半導体からなる高圧保護用の２端子薄膜半導体素子に接続されており、前記２端子薄膜半導体素子は、前記付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた前記付加ゲート電極を有し、前記絶縁基板上に形成されており、また、前記付加ゲート電極は前記ゲート電極と同時に形成されており、前記付加ゲート絶縁膜は前記ゲート絶縁膜と同時に形成されており、前記付加薄膜半導体は前記半導体薄膜と同時に形成されていることを特徴とする薄膜トランジスタ装置。」
　
　（２−３−２）刊行物に記載された発明
　これに対して、本件特許出願前に頒布された刊行物である、平成５年１１月１８日に特許異議申立人佐藤光男が提出した甲第１号証（特開昭５９−９１４７９号公報）、甲第２号証（特開昭５８−１８００５４号公報）、甲第３号証（特開昭５６−１５３５８８号公報）及び甲第４号証（特開昭５９−１６６９８４号公報）にはそれぞれ以下の事項が記載されている。
　
　刊行物１．特開昭５９−９１４７９号公報（上記甲第１号証）
　刊行物１には、第１図及び第２図とともに以下の事項が記載されている。
「(1)　行信号及び列信号ラインの少なくても一方に信号入力端子を有するアクテイブマトリクス基板に於いて、液晶表示画面外部で隣合う信号ライン同士を交互に、導体及び半導体で接続することを特徴とするアクテイブマトリクス基板。」（特許請求の範囲第１項）
「本発明はかかる欠点を除去したものであり、その目的は、断線欠陥の修正時間短縮及び信頼性の向上である。更に測定時に於けるＴＦＴの静電保護である。以下実施例に基づいて本発明を詳しく説明する。
　本発明による第１の実施例を第２図１に示す。図中２０１〜２０７は第１図の１０１〜１０７と同様であり、２０７も同様に切断する。２０８は隣合う信号ライン間を接続する高抵抗の極めて細い導体又は半導体のヒューズであり、第２図から明らかなように、ｉ行目とｉ＋１行目の第１の端子間とｉ＋２行目の第２の端子間のように交互形成されている。例えば行信号ラインが多結晶シリコン、列信号ラインがＩＴＯで形成されていれば、２つの材料は共に高抵抗である為に、２０６のヒューズには最適であり、信号ラインのフォトニツチマスクス変更することにより同時に形成できる。更にヒューズは、中電圧（数Ｖ〜数十Ｖ）で溶断できるような幅である。」（第２頁右上欄第１８行〜同頁左下欄第１６行）
「・・・更に本実施例のヒューズが交互に信号ラインを接続している為に等価的に、信号ラインが一本の抵抗と考えられ、ヒューズを切断直前まで静電気保護が可能となる。」（第３頁右上欄第４〜８行）
　刊行物２．特開昭５８−１８００５４号公報（上記甲第２号証）
　刊行物２には、第４図とともに、以下の事項が記載されている。
「(1)　基板上に集積した薄膜スイッチング素子と各スイッチング素子に接続される透明な画素駆動電極（錫酸化物あるいはインジウム酸化物または錫酸化物とインジウム酸化物の混合物）により構成されるアクティブマトリックス画像表示装置において、該スイッチング素子から引き出される信号入力線の外部接続部を前記画素駆動電極と同じ材質で、同一工程で形成することを特徴とするマトリックス画像表示装置。
(2)　薄膜スイッチング素子は、薄膜シリコンで構成されており、スイッチング素子間の配線をＡｌで行ったマトリックス画像表示装置において、外部接続部を形成する透明電極とＡｌの配線を、上記スイッチング素子と同一工程で形成した薄膜シリコン配線を介して接続することを特徴とする請求範囲(1)項のマトリックス画像表示装置。」（特許請求の範囲第１項及び第２項）
「・・・端子部への引き出しは途中で画素の駆動電極と同一な透明導電膜に接続し透明導電膜により外部接続用のパターンを形成する。・・・」（第２頁右上欄第１８〜２０行）
「次に別の具体例を第４図・・・に示す。第４図の実施例では、前述のマトリックス内の配線材であるＡｌから引き出し部の中間で透明導電膜に接続する場合にプロセス条件によってはこのＡｌと透明導電膜がオーミックなコンタクト特性を示さない場合があるため、Ａｌと透明導電膜の間に薄膜シリコンを挿入する方法である。この時のＡｌと薄膜シリコン、薄膜シリコンと透明導電膜のコンタクト特性はオーミックの状態で安定していることが確認されている。」（第２頁右下欄第３〜１２行）
　刊行物３．特開昭５６−１５３５８８号公報（上記甲第３号証）
　刊行物３には、第３図とともに以下の事項が記載されている。
　「第３図に示される記憶装置では、前記対をなす各アドレスバスＡ，ａの両端部に形成された４箇所のヒューズ部６，７，８，９のそれぞれ前記短絡されていない側と接地電位点との間にダイオード２６，２７，２８，２９を形成したものであり、これら各ダイオード２６，２７，２８，２９は前記アドレスバス駆動回路５から出力される走査信号に対して逆バイアス状態となるように、すなわちアノードが接地電位点側となるように形成されている。」（第４頁左下欄第１５行〜同頁右下欄第５行）
　刊行物４．特開昭５９−１６６９８４号公報（上記甲第４号証）
　刊行物４には、第５図とともに以下の事項が記載されている。
「(1)　Ｍｏｓ型トランジスタを有する単位素子がマトリクス状に配列され、これらトランジスタのゲート線並びにソース線（あるいはドレイン線）が格子状に配線されている第１基板の外周部に、上記ゲート線並びにソース線（あるいはドレイン線）のリード電極を形成する工程、上記第１基板に液晶配向処理を行う工程、上記第１基板と透明導電膜を有する第２基板とで液晶を狭持する工程、ならびに少なくとも上記液晶配向処理工程中は上記ゲート線並びにソース線（あるいはドレイン線）を短絡接地する工程を施すマトリクス型液晶表示装置の製造方法。」（特許請求の範囲第１項）
「(3)　ゲート線並びにソース線（あるいはドレイン線）の短絡接地は第１基板の外周部にゲート線並びにソース線（あるいはドレイン線）を短絡したショートリングを設けて行うことを特徴とする特許請求の範囲第１項または第２項記載のマトリクス型液晶表示装置の製造方法。」（特許請求の範囲第３項）
「以下、この発明の一実施例を図について説明する。第５図はこの発明にかかわるマトリクス型液晶表示装置の部分構成図で、図において、(15)は第１基板(7)の外周部に設けられたゲート線(1)ならびにソース線(2)のリード電極、(16)はゲート線(1)ならびにソース線(2)を短絡したショートリングで、第１基板(7)の外周部に形成されたものである。」（第２頁左下欄第１１〜１７行）
　
　（２−３−３）本件発明と刊行物に記載された発明との対比・判断
　各刊行物には、ＴＦＴの静電対策のために半導体ヒューズあるいはダイオードを用いる技術、または、静電保護の手段としてＴＦＴのゲート線、ソース線などを接地する方法など、本件発明の課題と共通する課題を解決するための関連技術についての記載は見られるものの、静電気等の高電圧に対するＴＦＴの保護機構として、ＴＦＴと同様な構造の保護素子を形成する点については記載も示唆もされておらず、結局、本件訂正前の特許請求の範囲第１項にも記載される構成である、「前記外部取り出し端子間、または、前記端子とこれに近接して設けられた共通浮遊電極との間には、少なくともその一か所が、付加薄膜半導体からなる高圧保護用の２端子薄膜半導体素子に接続されており、前記２端子薄膜半導体素子は、前記付加薄膜半導体の表面に付加ゲート絶縁膜を介して設けられた前記付加ゲート電極を有し、前記絶縁基板上に形成されて」いる点は、各刊行物に記載も示唆もされていない。
　したがって、上記構成を備えた「薄膜トランジスタ装置」に更に、「前記付加ゲート電極は前記ゲート電極と同時に形成されており、前記付加ゲート絶縁膜は前記ゲート絶縁膜と同時に形成されており、前記付加薄膜半導体は前記半導体薄膜と同時に形成されている」という限定的構成を訂正により追加した、訂正後の特許請求の範囲第１項に記載された発明は、上記刊行物１ないし４に記載された発明に基づいて当業者が容易に発明をすることができたものでないことは明らかである。
　さらに、他に特許出願の際独立して特許を受けることができないとする理由を発見しないから、本件訂正は特許法第１２６条第３項の規定に適合する。
　
４．むすび
　以上のとおりであるから、本件訂正は、特許法第１２６条第１項ただし書き第１号及び第３号に掲げる事項を目的とし、かつ同条第２項及び第３項の規定に適合する。
　よって、結論のとおり審決する。