【事件の表示】
　平成　８年特許願第２９３０６９号「マイクロプロセッサ」拒絶査定不服審判事件〔平成１０年　４月２４日出願公開、特開平１０−１０５３９６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成８年１０月１日の出願であって、その請求項１に係る発明は、平成１５年３月２４日付けの手続補正書により補正された明細書及び図面の記載からみて、特許請求の範囲の請求項１に記載された次の通りのものと認める。（以下、「本願発明」という。）
　
「機械語命令を実行するマイクロプロセッサにおいて、機械語命令種類ごとにその命令用の演算回路を専用化させて作り命令を実行する専用型演算回路方式を特徴とするマイクロプロセッサ。」
　
２．引用例
（１）これに対して、当審における、平成１６年１１月５日付けで通知した拒絶の理由に引用した本願の出願の日前の平成２年７月１６日に頒布された刊行物である特開平２−１８１８２１号公報（以下「引用文献１」という。）には、以下の事項が記載されている。
　
（ア）「（２）演算の対象となるオペランドデータをアドレスデータとして入力するアドレス入力端子と、そのアドレスで指定された領域に予め演算結果を記憶した記憶領域と、オペランドデータに応じた演算結果を出力する出力端子と、装置の選択または非選択を行う選択端子を具備した記憶装置によって構成されたことを特徴とする演算装置。
（３）請求項（２）に記載の演算装置を少なくとも２つ以上含み、かつこれらの演算装置の選択装置と、オペランドが記憶されている記憶装置の選択装置と、演算結果を記憶するレジスタの選択を具備したことを特徴とする演算装置。」（第１頁左下欄第１２行〜右下欄第３行）
　
（イ）「この発明にかかる演算装置は、演算の対象となるオペランドデータをアドレスデータとして入力するアドレス入力端子と、そのアドレスで指定された領域に予め演算結果を記憶した記憶領域と、オペランドデータに応じた演算結果を出力する出力端子とを具備したものである。」（第２頁右下欄第１０行〜１５行）
　
（ウ）「この発明は、加減乗除などの基本的な演算結果を、各々の専用の演算装置１０の記憶装置１１にあらかじめ記憶させておき、オペランドをそのままこの演算装置１０のアドレス入力端子１２に入力することによって、記憶内容を呼び出し、出力端子１３より解を得るものである。」（第３頁右上欄第８行〜１３行）
　
（エ）「第３図はこの発明の第３実施例であって、第１の実施例に示した記憶装置１１を、複数個組み込んだ汎用的な演算装置１０を簡単に図式化したブロック図である。ここに、１は演算命令（インストラクション）をマイクロコード（記憶装置１１の選択信号とオペランドデータの選択信号）に符号化するデコーダ、４は演算されるデータ（オペランド）のレジスタ、１１は第１図，第２図の実施例に示したと同様の記憶装置で、乗算用あるいは除算用などの専用のものである。これらの記憶装置１１は、デコーダ１が出力するマイクロコード（選択信号）を選択端子１４に受けて動作状態にはいる（選択される）ことになる。
　この発明の第３の実施例は上記のような構成になっているので、インストラクションがデコーダ１に入力されると、ここで選択信号に翻訳されて目的とする記憶装置１１とレジスタ４内のデータを選択する。選択信号を受けた記憶装置１１は、レジスタ４から送り込まれるデータをアドレス入力端子１２に受けて、演算結果をレジスタ４に返送して演算を終了する。」（第３頁右下欄第１３行〜第４頁左上欄第１３行）
　
　上記（エ）によると、引用文献１のものでは、演算命令がデコーダによりマイクロコードに符号化されていることから、当該演算命令が機械語命令であることは自明である。
　また、上記（ウ）及び（エ）によると、演算装置１０は、マイクロコードの信号により制御される記憶装置から構成されており、演算命令に専用の演算を実行しているから、専用型演算方式を採用しているといえる。
　
　よって、上記（ア）乃至（エ）の事項を勘案すると、引用文献１には、
　機械語命令を実行する演算装置において、機械語命令毎にその命令用の演算を実行する記憶装置を専用化させて作り命令を実行する専用型演算方式を特徴とする演算装置（以下、「引用文献１記載の発明」という。）が記載されている。
　
（２）本願の出願の日前の昭和５１年２月１７日に頒布された刊行物である特開昭５１−１９９４９号公報（以下「引用文献２」という。）には、以下の事項が記載されている。
　
（ア）「演算命令を解読して処理を実行して行くデータ処理において、上記解読された演算命令を該演算命令を実行するための複数の基本演算命令に分解しかつ該基本演算命令を指示するコマンドを発生するコマンド発生手段をもつ命令制御部，および上記コマンドを解読するデコーダをそなえ該コマンドにしたがって上記基本演算命令の１つを実行して行く演算部を夫々独立した構成として構成せしめ，上記命令制御部と上記演算部との間の通信をコマンドの送受によって実行せしめるようにしたことを特徴とするデータ処理装置。」（特許請求の範囲）
　
（イ）「図は本発明のデータ処理装置の一実施例構成を示す。図中，１は命令制御部，２は演算部を表わしている。そして命令制御部１における３は演算命令解読デコーダ，４はフロー・カウンタで該フロー・カウンタによって後述のコマンド発生部を制御するもの，５はコマンド発生部で，上記解読結果と上記フロー・カウンタ４からの制御によって基本演算命令を指示するコマンドを発生するものを表わす。また演算部２において，６はコマンド解読デコーダ，７は基本演算処理部，８は入力レジスタ，９はデータ・チェック回路部，１０は加算処理部，１１は減算処理部，１２は乗算部，１３は除算部，１４は比較部，１５はノー・オペレーションによるスルー処理部，１６は出力レジスタを表わしている。」（第２頁左上欄第１６行〜右上欄第１０行）
　
（ウ）「命令制御部１から発せられたコマンドは演算部２に伝送され、コマンド解読デコーダ６によって解読される。そして演算部２は該解読結果に応じ基本演算処理部７を制御して指定された演算を実行し，該コマンドに対応した演算が終了するとコマンド終了信号を命令制御部１に送出する。」（第２頁左下欄第３行〜８行）
　
　上記（ウ）によると、引用文献２のものでは、コマンドの解読結果に基づいて各演算処理部（１０、１１、１２、１３及び１５）の演算が制御されているから、各演算処理部は、記憶装置を用いない演算回路で構成されていることは自明である。
　
　よって、上記（ア）乃至（ウ）の事項を参照すると、引用文献２には、
　デコーダ６と、演算回路である加算処理部１０，減算処理部１１，乗算部１２，除算部１３，比較部１４及びスルー処理部１５を備えた基本演算処理部７とを備えたデータ処理装置（以下、「引用文献２記載の発明」という。）が記載されている。
　
（３）本願の出願の日前の昭和６３年４月１２日に頒布された刊行物である特開昭６３−８１５３５号公報（以下「引用文献３」という。）には、以下の事項が記載されている。
　
（ア）「１．リンクメモリ，命令メモリ，オペランドメモリ，分配回路および複数の演算種別対応の演算サブモジュールを少なくとも備えるようにして構成されるデータフロー制御装置において、命令メモリからの準命令パケットを分配回路を介し、演算サブモジュール対応に該モジュール前段に設けられ、且つ一時的待合せ機能を有するオペランドメモリに入力されるべくなした構成を特徴とするデータフロー制御装置。」（特許請求の範囲）
　
（イ）「［産業上の利用分野］
本発明は、デ−タ駆動形データフロー制御装置に係り、特に命令の発火検出を演算種別毎に行うことによって、演算種別毎の並列実行性が十分引き出されるようにしたデータフロー制御装置に関するものである。」（第１頁左下欄第１５〜２０行）
　
（ウ）「［実施例］
以下、第１図により本発明を説明する。第１図は本発明によるデータフロー制御装置の一例での概要構成を示したものである。図示の如く第２図に示すものに実質的に異なるところは、命令メモリ２からの準命令パケットは演算部３内の分配回路４でその命令種別が識別されたうえ演算サブモジュール６ａ〜６ｃ対応に設けられた、一時的待合せ機能具備のオペランドメモリ５ａ〜５ｃにて演算のオペランド対となるト−クンが探索されるようになっていることである。オペランドメモリ５ａ〜５ｃでは演算種別対応の発火検出、一時待合せを行うわけであり、発火した命令はその命令対応の演算サブモジュールで演算され演算結果は結果パケットとしてリンクメモリ１に送出されるようになっているものである。」（第３頁右上欄第５行〜２０行）
　
　以上を勘案すると、引用文献３には
　命令メモリ、分配回路、及び、複数の演算種別に専門化した複数の演算サブモジユ−ルを備え、命令メモリに記憶された命令を、分配回路により対応する演算モジュールに分配して実行するデータフロー制御装置（以下、「引用文献３記載の発明」という。）が記載されている。
　
（４）本願の出願の日前の平成５年９月３日に頒布された刊行物である特開平５−２２４９１６号公報（以下「引用文献４」という。）には、以下の事項が記載されている。
　
（ア）「【産業上の利用分野】本発明は集積回路マイクロプロセッサの機械語命令を解読する命令デコード装置に関するものである。さらに詳しくは、本発明は簡単な回路構成によって処理速度の向上を達成可能な命令デコード装置に関するものである。」
　
（イ）「【００１５】図１は、本発明の一実施例に係る集積回路マイクロプロセッサにおける命令デコード装置を中心にして示す概略ブロック図である。本例における集積回路マイクロプロセッサとしては、例えば、ＣＭＯＳプロセスを利用した外部１６ビット、内部３２ビット構成のものを採用することができる。図において、１は主記憶装置であり、機械語プログラムが格納されている。この主記憶装置１は、１６ビット構成の外部バス２を介して、命令フェッチ装置に接続している。この命令フェッチ装置３は、主記憶装置１内に格納されているプログラムから機械語命令を読み出し、読み出した機械語命令を命令デコード装置４に供給する。この命令フェッチ装置３は一般的に使用されている構成のものを用いることができる。命令デコード装置４に供給された機械語命令は、ここでデコードされてデコード済み命令が生成される。このデコード済み命令は、命令実行装置５に供給され、ここで実行される。」
　
　以上を勘案すると、引用文献４には、
　主記憶装置１に記憶されている機械語プログラムから機械語命令を読み出し、読み出した機械語命令を命令デコード装置４に供給し、デコード済み命令は、命令実行装置５で実行される集積回路マイクロプロセッサ（以下、「引用文献４記載の発明」という。）が記載されている。
　
３．対比・判断
（１）対比
　本願発明と引用文献１記載の発明とを対比すると、引用文献１記載の発明の「演算装置」は、種々のデータに対してデータ処理を行うものであるから、データ処理装置である点で本願発明の「マイクロプロセッサ」と一致する。
　また、引用文献１記載の発明において、記憶装置は、機械語命令ごとにその命令用の演算を実行するために専用に作成された手段であるから、機械語命令ごとにその命令用の演算手段を専用化させて作り命令を実行する専用型演算方式を採用している点で、本願発明と一致している。
　さらに、本願発明と、引用文献１記載の発明とは、機械語命令に対応するように演算手段が作成されている点で一致している。
　したがって、両者は以下の点で一致し、以下の各点で相違する。
　
＜一致点＞
　機械語命令を実行するデータ処理装置において、機械語命令に対応するようにその命令用の演算手段を専用化させて作り命令を実行する専用型演算方式を特徴とするデータ処理装置。
　
＜相違点＞
（ア）演算手段が、
　本願発明では、演算回路であるのに対し、
　引用文献１記載の発明では、記憶装置である点。
（イ）演算手段が、
　本願発明では、命令種類ごとに専用化したものであるのに対し、
　引用文献１記載の発明では、命令ごとに専用化したものである点。
（ウ）データ処理装置が、
　本願発明では、マイクロプロセッサであるのに対し、
　引用文献１記載の発明では演算装置である点。
　
（２）判断
Ａ．相違点（ア）について、
　引用文献２記載の発明のごとく、演算回路を演算命令ごとに専用に設けることは周知技術であるから、引用文献１記載の発明において、記憶装置にかえて演算回路を用いて演算手段を構成した専用型演算回路方式を採用することに格別な困難性はない。また、本願発明において、「演算回路」の構成は具体的には何ら特定されていないから、引用文献１記載の発明において、演算回路を採用した場合において、その演算回路の構成は、本願発明と何ら差異はない。
　
Ｂ．相違点（イ）について、
　引用文献３記載の発明のごとく、命令種類ごとに専用化した演算サブモジュールを有したデータ処理装置は公知のものであるから、引用文献１記載の発明において、演算手段を、命令に対応したものにかえて命令種類に対応したものとすることに格別な困難性はない。実際、本願の出願の日前の平成５年６月１１日に頒布された刊行物である特開平５−１４３３３７号公報の第２頁右欄第２−１１行に、「【従来の技術】並列処理が行われるコンピュータシステムでは、命令処理部は命令処理ブロックとして構成され、特に命令処理ユニットが機能を互いに異にする複数種類の専用の命令処理ユニットを含んでいる場合には、命令処理ブロックの制御部を成す命令制御部は、メモリに格納された命令データをフェッチし、この命令データをデコードした後、命令処理ブロックに配された複数の命令処理ユニットからその命令に最も適した機能を有する一つの命令処理ユニットを選択し、これに当該命令を割り当てる。」と記載されていることからして、命令種類ごとにその命令用の演算回路を専門化させて作り命令を実行する専用型演算回路方式は、出願時において周知のものであったといえることを加味しても、当該相違点のみをもっては本願発明の進歩性は認められない。
　
Ｃ．相違点（ウ）について、
　引用文献４記載の発明のごとく、機械語命令を読み出し実行する制御装置をマイクロプロセッサにより構成することは、本願の出願時においては通常の構成であるから、引用文献１記載の演算装置を、マイクロプロセッサとして構成することは、当業者が容易に想到することができたものである。
　
（３）審判請求人の主張について、
　審判請求人は、平成１３年６月１９日付けの請求の理由及び平成１５年３月２４日付けの意見書において、以下のように主張している。
　
（ア）本願発明のマイクロプロセッサは、次の特徴的構成を持つ。
　「実行される機械語命令を解読する解読手段と、機械語命令種類ごとに専用に設けられた演算回路による演算手段と、機械語命令に対応する専用の演算回路に機械語命令解読結果と機械語命令内容を分配し実行を制御する分配制御手段。」
　
　また、審判請求人は、平成１５年３月２４日付けの意見書において、以下のように主張している。
　
（イ）以上のように、本願発明は、機械語命令を解読する解読手段、機械語命令種類ごとにその機械語命令の演算を行うのに最も適した回路構成で作られた専用演算回路を持つ演算手段、専用演算回路へのデータの分配及び演算の制御を行う分配制御手段を備え、個々の機械語命令の実行速度の向上を図るマイクロプロセッサに関するものである。
　
　さらに、審判請求人は、平成１３年６月１９日付けの請求の理由において、以下のように主張している。
　
（ウ）このような構成を採用したことにより、機械語命令種類ごとに最適な最短経路の演算回路を作ることができ、全ての機械語命令を必要最小限の実行フェーズで実行でき、また、機械語命令種類ごとに演算回路が交換されることから演算回路からの発熱を押さえることができ、このため、演算回路制御用のクロックの周波数を共用型演算回路方式に比べ格段に高めることが可能となることからマイクロプロセッサの命令の実行速度を向上させることができるという顕著な作用効果を奏するものである。
　
（エ）本願発明の実行する機械語命令の百数十種類の全ての命令種類に対し専用の演算回路を設けることとは大きく異なるものである。
　
　以下、上記主張について検討する。
　
（Ａ）主張（ア）について、
　審判請求人が主張する特徴的構成である「実行される機械語命令を解読する解読手段と、機械語命令種類ごとに専用に設けられた演算回路による演算手段と、機械語命令に対応する専用の演算回路に機械語命令解読結果と機械語命令内容を分配し実行を制御する分配制御手段。」は、請求項１に記載したものではなく、本願発明の技術的構成として認められないから、当該主張（ア）は採用することができない。
　
（Ｂ）主張（イ）について、
　主張（イ）において、「分配制御手段」及び「その機械語命令の演算を行うのに最も適した回路構成で作られた専用演算回路を持つ演算手段」に係る主張は、請求項１に記載したものではないので採用することができない。また、命令のデコード結果を、命令に専用の演算回路に分配して演算を実行することは、上記引用文献１−３のいずれにも共通した構成であり、実行速度の高速化は、当該構成により必然的に導き出せるものであるから、仮に審判請求人の当該主張を是認したとしても、そのことのみにより本願発明の進歩性が認められることはない。
　
（Ｃ）主張（ウ）について、
　請求項１には、「演算回路」の構成が具体的に特定されていないので、主張（ウ）において、「最短経路の演算回路を作ることができ」ること、「全ての機械語命令を必要最小限の実行フェーズで実行でき」ること、「演算回路からの発熱を押さえることができ」ること、「演算回路制御用のクロックの周波数を共用型演算回路方式に比べ格段に高めることが可能となること」という効果は、いずれも請求項１の記載から導き出すことができないから、主張（ウ）における「マイクロプロセッサの命令の実行速度を向上させることができるという顕著な作用効果を奏する」という効果も、当然に採用することができない。よって、当該主張（ウ）も採用することができない。
　
（Ｄ）主張（エ）について、
　請求項１には、「機械語命令種類」としてどのようなものがあるのか、及び、どの程度の種類があるのかについて具体的に特定されていない。また、出願時における技術常識を参酌しても、世の中に存在するマイクロプロセッサが必ずしも百数十種類の機械語命令を実行できるように構成されているわけではないから、請求項１に記載の「マイクロプロセッサ」及び「機械語命令種類ごと」のみからは、技術常識を参酌したとしても、「機械語命令種類」が百数十種類あり、この全てに対して演算回路が専用化されていると請求項１に係る発明を解釈することはできない。よって、当該主張（エ）も採用することができない。
　
４．むすび
　したがって、本願発明は、引用文献１乃至引用文献３記載の発明に基づいて、当業者が容易に発明することができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。