【事件の表示】
　平成１１年特許願第３７０８０２号「積層コンデンサ、デカップリングコンデンサの接続構造および配線基板」拒絶査定不服審判事件〔平成１３年　７月　６日出願公開、特開２００１−１８５４４２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１１年１２月２７日の出願であって、平成１４年１１月１９日付けで拒絶査定がなされ、これに対し、同年１２月２６日に拒絶査定に対する審判請求がなされたものであり、その後、当審から平成１６年１０月２８日付けで拒絶理由通知がなされ、これに対し、同年１２月２７日に意見書が提出されたものである。
　
２．本願発明
　本願の請求項１ないし８に係る発明は、平成１６年１２月２７日付けの手続補正書で補正された明細書及び図面からみて、その特許請求の範囲の請求項１ないし８に記載された事項により特定されるとおりの「積層コンデンサ、デカップリングコンデンサの接続構造および配線基板」であると認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は、次のとおりである。
　「【請求項１】　マイクロプロセッシングユニットのＭＰＵチップに電源を供給する電源回路に接続されるデカップリングコンデンサとして用いられる積層コンデンサであって、
　積層される複数の誘電体層を含むコンデンサ本体を備え、
　前記コンデンサ本体の内部には、特定の前記誘電体層を介して互いに対向する少なくとも１対の第１および第２の内部電極が設けられ、
　前記コンデンサ本体の内部には、さらに、前記第２の内部電極に対して電気的に絶縁されかつ前記第１の内部電極に電気的に接続された状態で、特定の前記誘電体層を貫通する複数の第１の貫通導体、および、前記第１の内部電極に対して電気的に絶縁されかつ前記第２の内部電極に電気的に接続された状態で、前記コンデンサ本体を貫通する複数の第２の貫通導体がそれぞれ設けられ、
　前記第１および第２の貫通導体は、前記内部電極を流れる電流によって誘起される磁界を互いに相殺するように配置され、
　前記第２の貫通導体は、２×１０−３ｍｍ２以上の断面積を有し、
　さらに、複数の前記第１の貫通導体にそれぞれ電気的に接続された状態で、個々の前記第１の貫通導体にそれぞれ対応するように設けられる、複数の第１の外部端子電極と、複数の前記第２の貫通導体にそれぞれ電気的に接続された状態で、個々の前記第２の貫通導体にそれぞれ対応するように設けられる、複数の第２の外部端子電極とを備え、
　前記第１および第２の外部端子電極の各々は、前記コンデンサ本体の、前記内部電極と平行に延びる第１の主面上および前記第１の主面に対向する第２の主面上の双方に位置されていて、
　前記第１の外部端子電極は、前記ＭＰＵチップに電源を供給するために用いられ、前記第２の外部端子電極は、グラウンド接続するために用いられる、
積層コンデンサ。」
　
３．引用例
（引用例１）
　当審において平成１６年１０月２８日付けで通知した拒絶理由に引用した、本願の出願日前に頒布された刊行物である特開平７−２３５６３２号公報（以下「引用例１」という。）には、図１、２、４とともに、次のとおり記載されている。
「【００２１】
【実施例】以下、図面を用いて、本発明によるコンデンサモジュール、および、このコンデンサモジュールを使用した電子回路装置の実施例を詳細に説明する。
＜実施例１＞まず始めに、本発明による、電源系のインピーダンスを、広い周波数帯域にわたり、低く維持する電子回路装置（以下、ＬＳＩと称する）と組合せて使用するコンデンサモジュールおよび信号通過モジュールの構成について説明する。
（１）コンデンサモジュールの構成
図１は、本発明によるバイパスコンデンサの一実施例であるコンデンサモジュールの構成を示す側断面図である。
【００２２】また、図２は、コンデンサモジュールに用いられる電極のパターンを示すパターン図であり、それぞれ、同図（Ａ）は、コンデンサモジュールと他の回路素子との接続を行なう接続パッド、同図（Ｂ）は、コンデンサを構成するための第１の電極、同図（Ｃ）は、コンデンサを構成するための第２の電極のパターンを示している。
【００２３】図１に示したように、コンデンサモジュール４１は、誘電体５５の上下両面に、半田ボール等により他の回路素子との接続を行なう為の、図２（Ａ）で示したパターン有する半田ボール接続パッド５１を設け、誘電体５５の内部には、スルーホール５２と５２ａを設け、上下面の半田ボール接続パッド５１を接続すると同時に、図２（Ｂ）および図２（Ｃ）で示したパターン有する、コンデンサ電極である第１のコンデンサ電極５３と第２のコンデンサ電極５４を配設し、それぞれ、第１のコンデンサ電極５３はスルーホール５２に、第２のコンデンサ電極５４はスルーホール５２ａに接続する構成とした。この２種の第１のコンデンサ電極５３と第２のコンデンサ電極５４が誘電体５５を挟んで対向して、コンデンサを形成する。誘電体５５には、所望の容量が得られる誘電率の材質を用い、また、コンデンサ電極の層数も同様に決める。ここでは、比誘電率５０００のチタン酸バリュームセラミックを用い、誘電体層の厚さを２５μｍとし、６層の電極を用いて、１０ｎＦの容量を得た。」（段落番号【００２１】−【００２３】）
「【００２９】電子回路装置は、ＬＳＩ２と、コンデンサモジュール４１および信号通過モジュール４２と、図示してない配線基板３を介して、他の回路素子との接続を行なう再配線基板４３とから成り、これらが半田ボールにより接続されて構成されるものである。より詳細に説明すると、ＬＳＩ２は、シリコンチップ２２と、シリコンチップ２２の各電極と半田ボール２３で電気的に接続される通過基板４６と、パッケージキャップ２６とで構成した。なお、通過基板４６内部には、上下面の電極を接続するスルーホール４７があり、下面の電極は半田ボール４５により、実施例１で示したような、コンデンサモジュール４１あるいは信号通過モジュール４２が接続され、シリコンチップ２２への給電や、外部回路との信号送受信を行なうものである。コンデンサモジュール４１あるいは信号通過モジュール４２の上面の電極は、半田ボール４５により、ＬＳＩ２に接続され、下面の電極は半田ボール４４により再配線基板４３に接続される。・・・
【００３０】本実施例では、コンデンサモジュール４１および信号通過モジュール４２を、図４（Ｂ）の水平断面図で示すように、タイルを貼るように市松模様に交互に、シリコンチップ２２と垂直方向から見て、重なる位置にだけ、再配線基板４３上に配置した。コンデンサモジュール４１の電極には、シリコンチップ２２と再配線基板４３の内部にある電源配線とグラウンド配線（いずれも図示せず）が接続される。また、信号通過モジュール４２の電極には、シリコンチップ２２と再配線基板４３の信号配線が、必要に応じてグラウンド配線などとともに接続される。すなわち、シリコンチップ２２と再配線基板４３の電源およびグラウンドならびに信号用の電極が、それぞれ接続可能となるように配置した。」（段落番号【００２９】−【００３０】）
　
　よって、引用例１には、
「電子回路装置のシリコンチップへの給電を行う電源配線に接続されるバイパスコンデンサとして用いられるコンデンサモジュールであって、
　積層される複数の誘電体層を含む誘電体を備え、
　前記誘電体の内部には、複数のスルーホール５２とスルーホール５２ａを設け、上下面の半田ボール接続パッドを接続すると同時に、コンデンサ電極である第１のコンデンサ電極と第２のコンデンサ電極を配設し、
　前記第１のコンデンサ電極は前記スルーホール５２に、前記第２のコンデンサ電極は前記スルーホール５２ａに接続する構成とし、
　前記コンデンサモジュールの電極には、前記電源配線とグラウンド配線が接続される、
コンデンサモジュール。」が記載されている。
　
（引用例２）
　当審において平成１６年１０月２８日付けで通知した拒絶理由に引用した、本願の出願日前に頒布された刊行物である特開平１１−３１７４９０号公報（以下「引用例２」という。）には、図４とともに、次のとおり記載されている。
「【０００１】
【発明の属する技術分野】本発明は、半導体素子と、半導体素子を搭載し、かつコンデンサ素子を具備する基板からなる半導体素子搭載基板に関するものである。
【０００２】
【従来の技術】ＣＭＯＳ回路における大規模集積回路半導体素子(ＬＳＩ)では、多数の回路が同時にオン・オフするため、素子としての電流変動が大きくなり、また更に信号伝播の高速化により過渡的な電源電圧の変動が増加し、回路の動作マージンを大きく減少させている。
【０００３】近年の回路集積度の増大と回路の信号伝播の高速化の大幅な進展にともない、回路動作におけるノイズマージンが少なくなり、誤動作を生じ易いレベルになってきている。
【０００４】このため、ＬＳＩの近傍に、数百ｎFから数十μF程度の容量を有するコンデンサ素子を配設し、コンデンサ素子をＬＳＩ駆動用の電源配線に接続することにより、前記ノイズを吸収させて誤動作を防止することが行われている。
【０００５】そして、例えば、大形電子計算機の中央演算用回路基板や、その他の電子装置用回路板等では、数十個のＬＳＩチップ或いはＬＳＩチップを搭載した数十個のパッケージ基板を多層配線回路板上に配設し、各ＬＳＩチップの駆動用電源配線にコンデンサ素子を接続するよう、ＬＳＩチップ或いはＬＳＩチップを搭載したパッケージ基板の搭載領域外に配線を引き出し、多数のコンデンサ素子とＬＳＩチップとを多層配線回路板上に搭載し、ＬＳＩチップの駆動用電源配線にコンデンサ素子を接続していた。」（段落番号【０００１】−【０００５】）
「【００９０】〈実施形態４〉図４に、本発明の半導体素子搭載基板１の他の実施形態の断面を示す。
【００９１】実施形態４の半導体素子搭載基板１は、図４に示すように、実施形態３の半導体素子搭載基板１と同様に構成される。
【００９２】実施形態４における配線基板３では、配線基板３のうちの図示しない回路板と接続される側の端子が、配線基板内の信号配線に結線される端子群８Ａと、駆動用電源配線に結線される端子群８Ｂとに分けられるよう、配線基板３内の多層配線が構成される。端子群８Ｂは、窪み５内の露出面に配設される。端子群８Ｂにはコンデンサ素子４が接続される。
【００９３】実施形態４の配線基板３は、実施形態３と同様にして形成されるが、上記のように配設される端子は実施形態３と異なる。
【００９４】また、実施形態４では、コンデンサ素子４の相対する２面（表裏面）にそれぞれ端子が配設され、一方の面の端子は配線基板３に接続される。
【００９５】また、実施形態４では、配線基板３の窪み５の深さがコンデンサ素子４の搭載高さとおよそ同一であり、半導体素子搭載基板１が図示しない回路板に搭載される際、配線基板３の端子群８Ａが回路板に接続されると共に、コンデンサ素子４に配設された端子群８Ｃも回路板に接続される。コンデンサ素子４は、例えば、図４の黒く塗りつぶした端子間を接続してコンデンサとして作用する。
【００９６】尚、実施形態４における半導体素子搭載基板１の組立ては、実施形態３と同様にして行われる。
【００９７】実施形態４においては、半導体素子の駆動用電源は、図示しない回路板から直接コンデンサ素子を経て配線基板３の数ｍｍの配線経路を通り、半導体素子２に至る。
【００９８】また、半導体素子から発生する高周波信号は、配線基板３を経て回路板に至る。」（段落番号【００９０】−【００９８】）
　
（引用例３）
　当審において平成１６年１０月２８日付けで通知した拒絶理由に引用した、本願の出願日前に頒布された刊行物である特開平７−２０１６５１号公報（以下「引用例３」という。）には、図１ないし５とともに、次のとおり記載されている。
「【００２３】
【実施例】以下、本発明に係る積層コンデンサの実施例を図面に基づいて説明する。ここでは４層の内部電極が形成されている場合について説明する。図１、図２及び図３は実施例に係る積層コンデンサを示した斜視図、底面図及び分解斜視図である。図中１１、２１、３１、４１、５１はチタン酸バリウム等の高誘電率材料を用いて形成された誘電体板を示しており、誘電体板１１〜５１の所定箇所には複数個の貫通孔１１ａ、２１ａ、３１ａ、４１ａ、５１ａが形成されている。誘電体板１１〜４１の各上面の周囲一定幅を除く部分に、誘電体との同時焼成が可能なＰｂ、Ｐｔ、Ａｇ、Ｐｄ−Ａｇ等からなる金属ペーストを用いて内部電極１２、２２、３２、４２が形成されている。これら誘電体板１１〜５１及び内部電極１２〜４２が順次交互に積層されることにより積層体１５が形成されている。積層体１５の表裏両主面には誘電体との同時焼成が可能なＰｂ、Ｐｔ、Ａｇ、Ｐｄ−Ａｇ等からなる金属ペーストを用いて外部電極５６及び外部電極１６が形成されている。そして、同極性を有する外部電極１６及び一層おきの内部電極１２、３２が貫通孔１１ａ〜３１ａに充填された柱状端子１３により接続され、他の同極性を有する外部電極５６及び一層おきの内部電極２２、４２が貫通孔２１ａ〜５１ａに充填された柱状端子１４により接続されている。これら柱状端子１３、１４は導電性を有し、かつ誘電体との同時焼成が可能なＰｂ、Ｐｔ、Ａｇ、Ｐｄ−Ａｇ等からなる金属ペーストを用いて形成されており、内部電極１２〜４２を流れる電流による電磁界が相殺する箇所に配設されている。また、内部電極２２、４２には柱状端子１４が接続されないためのくり抜き部２２ａ、４２ａが形成され、内部電極１２、３２には柱状端子１３が接続されないためのくり抜き部１２ａ、３２ａが形成されており、これら積層体１５及び外部電極１６、５６を含んで積層コンデンサ１０は構成されている。
【００２４】このような構成の積層コンデンサ１０を作製するには、まずガラス系焼結助剤を添加したチタン酸バリウムの粉末に分散剤、有機バインダ、可塑剤を添加して混練した後、（ドクターブレード）法により厚さが約５０μｍのシート状に成形し、誘電体シートを得る。
【００２５】次に、焼き上がり寸法が例えば縦が１５ｍｍ、横が１５ｍｍとなるような大きさに誘電体シートを切断した後、誘電体シート３枚に、図３に示した貫通孔２１ａと同様の配置となるように複数個の貫通孔をそれぞれ形成し、さらに誘電体シート３枚の一主面の、図３に示した内部電極２２の形成部分と同様の部分、つまり周囲一定幅及び異極性の柱状端子１３、１４が接続されないためのくり抜き部２２ａを除く部分にメタルマスク
を用いたスクリーン印刷法により内部電極パターンをそれぞれ形成すると同時に、全ての貫通孔内に金属ペーストとして例えばＰｄ−Ａｇペーストを充填する。
【００２６】この後、内部電極パターンを上面にした３枚の誘電体シートを１枚ずつ１８０°回転させながら順次積層する。
【００２７】次に、別の誘電体シート２枚に、図３に示した貫通孔５１ａの配置と同様の配置となるように複数個の貫通孔をそれぞれ形成し、さらに誘電体シート２枚の一主面の全面にメタルマスクを用いたスクリーン印刷法により外部電極パターンをそれぞれ形成すると同時に、全ての貫通孔内に前記金属ペーストを充填し、さらにこの誘電体シート１枚の他の主面の周囲一定幅を除く部分にメタルマスクを用いたスクリーン印刷法により内部電極パターンを形成する。この後、積層された誘電体シートの上に、外部電極パターンのみが形成された誘電体シートを、外部電極パターンを上面にすると共に貫通孔の位置が積層された誘電体シート上面の周囲にくり抜き部が形成されていない貫通孔の位置と一致するように積層し、さらにこの積層された誘電体シートの下に、外部電極パターン及び内部電極パターンが形成された誘電体シートを、内部電極パターンを上面にすると共に貫通孔が最上層の誘電体シートにおける貫通孔の位置を１８０°回転させた位置にくるように積層し、積層誘電体シートを形成する。この時、貫通孔及び内部電極パターンは、内部電極１２〜４２を流れる電流による電磁界が互いに相殺する箇所に柱状端子１３、１４が配設されるように形成されている。
【００２８】次に、積層誘電体シートを１２５０℃の大気中で焼成して積層コンデンサ１０を作製する。
【００２９】図４は実施例に係る積層コンデンサ１０において、内部電極１２の極性が＋である場合の内部電極１２を流れる電流の方向を示した模式図であり、図５は内部電極２２の極性が−である場合の内部電極２２を流れる電流の方向を示した模式図である。
【００３０】図４及び図５から明らかなように実施例に係る積層コンデンサ１０では、内部電極１２、２２を流れる電流は全体として＋から−に流れており、・・・このように、柱状端子１３、１４の配置を幾何学的に考慮することにより電流の向きを分散させて電流の電磁界を相殺する。」（段落番号【００２３】−【００３０】）
　
４．対比・判断
　本願発明と引用例１に記載された発明（以下、「引用発明」という。）を対比する。
（１）引用発明の「コンデンサモジュール」、「グランド」は、それぞれ、本願発明の「積層コンデンサ」、「グラウンド」に相当する。
（２）引用発明の「積層される複数の誘電体層を含む誘電体」、「第１のコンデンサ電極」、「第２のコンデンサ電極」、「複数のスルーホール５２」及び「複数のスルーホール５２ａ」が、コンデンサ本体を構成することは明らかである。
（３）引用例１には、「誘電体５５には、所望の容量が得られる誘電率の材質を用い、また、コンデンサ電極の層数も同様に決める。ここでは、比誘電率５０００のチタン酸バリュームセラミックを用い、誘電体層の厚さを２５μｍとし、６層の電極を用いて、１０ｎＦの容量を得た。」（段落番号【００２３】参照）と記載されているから、引用発明において、コンデンサ本体を構成する「誘電体」の内部には、特定の「誘電体層」を介して互いに対向する少なくとも１対の第１および第２のコンデンサ電極が設けられていることは明らかである。
（４）引用発明において、「コンデンサモジュールの電極」に、電源配線とグラウンド配線を接続するには、「スルーホール５２」と接触する「接続パッド」と「スルーホール５２ａ」と接触する「接続パッド」に、それぞれ電源配線とグラウンド配線を接続するのは自明の事項であるから、引用発明の「スルーホール５２」と接続する「半田ボール接続パッド」は、本願発明の「第１の外部端子電極」に相当し、引用発明の「スルーホール５２ａ」と接続する「半田ボール接続パッド」は、本願発明の「第２の外部端子電極」に相当し、また、引用発明の「スルーホール５２」、「スルーホール５２ａ」、「第１のコンデンサ電極」、「第２のコンデンサ電極」は、それぞれ、本願発明の「第１の貫通導体」、「第２の貫通導体」、「第１の内部電極」、「第２の内部電極」に相当し、さらに、引用発明において、「スルーホール５２ａ」と接続する「半田ボール接続パッド」は、「シリコンチップ」に電源を供給するために用いられ、「スルーホール５２ａ」と接触する「接続パッド」は、グラウンド接続するために用いられることは明らかである。
（５）引用発明の「第１のコンデンサ電極」は、「スルーホール５２」接続され、また、「第２のコンデンサ電極」は、「スルーホール５２ａ」に接続されており、「第１のコンデンサ電極」と「第２のコンデンサ電極」は接続されていないから、引用発明において、コンデンサ本体を構成する「誘電体」の内部には、「第２のコンデンサ電極」に対して電気的に絶縁されかつ「第１のコンデンサ電極」に電気的に接続された状態で、特定の「誘電体層」に貫通する複数の「スルーホール５２」、および、「第１のコンデンサ電極」に対して電気的に絶縁されかつ「第２のコンデンサ電極」に電気的に接続された状態で、特定の「誘電体層」に貫通する複数の「スルーホール５２ａ」がそれぞれ設けられていることは明らかである。
（６）引用発明において、コンデンサ本体を構成する「誘電体」の上下面には、「複数のスルーホール５２」と「複数のスルーホール５２ａ」のそれぞれに接続するように、複数の「半田ボール接続パッド」が設けられているから、引用発明は、「複数のスルーホール５２」にそれぞれ電気的に接続された状態で、個々の「スルーホール５２」にそれぞれ対応するように設けられる、「複数の半田ボール接続パッド」と、「複数のスルーホール５２ａ」それぞれ電気的に接続された状態で、個々の「スルーホール５２ａ」にそれぞれ対応するように設けられる、複数の「半田ボール接続パッド」を備えていることは明らかである。
（７）引用例１の図１の記載から、複数の「半田ボール接続パッド」の各々は、コンデンサ本体を構成する「誘電体」の、「第１のコンデンサ電極」及び「第２のコンデンサ電極」と平行に延びる第１の主面上および前記第１の主面に対向する第２の主面上の双方に位置されていることは明らかである。
　
　よって、両者は、「積層コンデンサであって、
　積層される複数の誘電体層を含むコンデンサ本体を備え、
　前記コンデンサ本体の内部には、特定の前記誘電体層を介して互いに対向する少なくとも１対の第１および第２の内部電極が設けられ、
　前記コンデンサ本体の内部には、さらに、前記第２の内部電極に対して電気的に絶縁されかつ前記第１の内部電極に電気的に接続された状態で、特定の前記誘電体層を貫通する複数の第１の貫通導体、および、前記第１の内部電極に対して電気的に絶縁されかつ前記第２の内部電極に電気的に接続された状態で、前記コンデンサ本体を貫通する複数の第２の貫通導体がそれぞれ設けられ、
　さらに、複数の前記第１の貫通導体にそれぞれ電気的に接続された状態で、個々の前記第１の貫通導体にそれぞれ対応するように設けられる、複数の第１の外部端子電極と、複数の前記第２の貫通導体にそれぞれ電気的に接続された状態で、個々の前記第２の貫通導体にそれぞれ対応するように設けられる、複数の第２の外部端子電極とを備え、
　前記第１および第２の外部端子電極の各々は、前記コンデンサ本体の、前記内部電極と平行に延びる第１の主面上および前記第１の主面に対向する第２の主面上の双方に位置されている、
積層コンデンサ。」である点で一致し、以下の点で相違する。
　
（相違点１）
　本願発明では、「積層コンデンサ」が、「マイクロプロセッシングユニットのＭＰＵチップに電源を供給する電源回路に接続されるデカップリングコンデンサとして用いられ」ているのに対して、引用発明では、「電子回路装置のシリコンチップへの給電を行う電源配線に接続されるバイパスコンデンサとして用いられ」ている点。
（相違点２）
　本願発明では、「前記第１および第２の貫通導体は、前記内部電極を流れる電流によって誘起される磁界を互いに相殺するように配置され」ているのに対して、引用発明では、そのような配置となっているか不明である点。
（相違点３）
　本願発明では、「前記第２の貫通導体は、２×１０−３ｍｍ２以上の断面積を有し」ているのに対し、引用発明では、そのような数値限定について規定されていない点。
（相違点４）
　本願発明では、「前記第１の外部端子電極は、前記ＭＰＵチップに電源を供給するために用いられ、前記第２の外部端子電極は、グラウンド接続するために用いられ」ているのに対して、引用発明では、「前記コンデンサモジュールの電極には、電源配線とグランド配線が接続され」ている点。
　
　以下、上記相違点について検討する。
（相違点１、４）
　引用例２には、中央演算用回路基板のＬＳＩチップの駆動用電源配線にコンデンサ素子を接続すること（段落番号【０００５】参照）が記載されており、中央演算用回路基板のＬＳＩチップが、マイクロプロセッシングユニットのＭＰＵチップに相当することは明らかである。
　また、一般の電子回路技術において、ＬＳＩチップにおけるノイズ防止対策として、ＬＳＩチップに電源を供給する電源回路とグランド間にバイパスコンデンサやデカップリングコンデンサを接続することは、本願出願前より周知慣用の技術にすぎない。
　したがって、引用発明において、「電子回路装置のシリコンチップ」としてマイクロプロセッシングユニットのＭＰＵチップを用い、かつ、「コンデンサモジュールの電極」に、電源配線とグランド配線を接続することによりデカップリングコンデンサとして用いること、すなわち、コンデンサモジュールをマイクロプロセッシングユニットのＭＰＵチップに電源を供給する電源回路に接続されるデカップリングコンデンサとして用い、かつ、「スルーホール５２」に接続される「半田ボール接続パッド」をＭＰＵチップに電源を供給するために用い、「スルーホール５２ａ」に接続される「半田ボール接続パッド」をグラウンド接続するために用いることは、当業者であれば必要に応じて適宜実施し得るものである。
　
（相違点２）
　引用例３に記載されている積層コンデンサの柱状端子の配置、及び柱状端子と内部電極との接続関係は、引用発明の「スルーホール」の配置、及び、「スルーホール」と第１および第２コンデンサ電極」との接続関係と同じであり、また、引用発明の「スルーホール５２」と「スルーホール５２ａ」には、それぞれ電源配線とグラウンド配線が接続されているから、「スルーホール５２」を流れる電流と「スルーホール５２ａ」を流れる電流は、互いに逆方向になっているものと認められる。
　そして、引用例３には、「図４及び図５から明らかなように実施例に係る積層コンデンサ１０では、内部電極１２、２２を流れる電流は全体として＋から−に流れており、・・・このように、柱状端子１３、１４の配置を幾何学的に考慮することにより電流の向きを分散させて電流の電磁界を相殺する。」（段落番号【００３０】参照）と記載されている。
　したがって、引用発明の「スルーホール５２」と「スルーホール５２ａ」は、コンデンサ電極を流れる電流によって誘起される磁界を互いに相殺するように配置されているとするのが相当であるから、この点が本願発明と引用発明との相違点を構成するとはいえない。
　
（相違点３）
　一般の積層コンデンサ技術において、貫通導体の断面積を大きくするとＥＳＬが小さくなると共に電流容量が大きくなることは、当業者であれば容易に予測し得るものであり、また、積層コンデンサのＥＳＬや電流容量は、貫通導体の断面積だけでなく、例えば、貫通導体の材料によっても変わるものであり、さらに、２×１０−３ｍｍ２なる数値に何ら臨界的な意味を見出すことはできないから、引用発明における「コンデンサモジュール」のグランドに接続されるスルーホールの断面積を、２×１０−３ｍｍ２以上とすることは、当業者であれば適宜設定し得る程度の設計事項に過ぎない。
　
　したがって、本願発明は、当業者が引用例１ないし３に記載された発明に基づいて容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　
５．むすび
　以上のとおりであるから、本願は、請求項２ないし８に係る発明について検討するまでもなく、特許法第２９条第２項の規定により特許を受けることができないものである。
　よって、結論のとおりに審決する。