(57)【要約】低周波の低雑音特性が求められる受信系のミキサ回路において、バイパス電流源（４１）を、ＩＦ出力端子（３３）とＲＦトランジスタ（１１）のドレイン端子との間に、ＬＯトランジスタ（２１）と並列に接続し、バイパス電流源（４２）を、ＩＦ出力端子（３４）とＲＦトランジスタ（１１）のドレイン端子との間に、ＬＯトランジスタ（２２）と並列に接続したことにより、ＲＦトランジスタ（１１）に流れるバイアス電流を小さくすることなく、ＬＯトランジスタ（２１，２２）に流れる電流を小さくすることができる。これにより、ミキサの利得を低減させることなく、ＬＯトランジスタ（２１，２２）から発生するフリッカ雑音を低減させることができ、低周波におけるＮＦ特性を改善できる低周波雑音特性に優れたミキサ回路を提供する。【特許請求の範囲】
【請求項１】
電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるミキサと、
前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、
前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、
前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上のバイパス電流供給部と、を備えた、
ことを特徴とするミキサ回路。
【請求項２】
請求項１に記載のミキサ回路において、
前記バイパス電流供給部は、前記ＬＯ信号処理部と並列に接続される、
ことを特徴とするミキサ回路。
【請求項３】
請求項１に記載のミキサ回路において、
前記バイパス電流供給部は、前記ＲＦ信号処理部のみにバイアス電流を追加供給する、
ことを特徴とするミキサ回路。
【請求項４】
請求項１に記載のミキサ回路において、
前記バイパス電流供給部は、ＲＦ信号処理部のみにバイアス電流を追加供給する第一のバイパス電流源と、ＩＦ信号出力負荷部のみにバイアス電流を追加供給する第二のバイパス電流源と、を備えた、
ことを特徴とするミキサ回路。
【請求項５】
電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるシングルバランスドミキサと、
前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、
前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、
前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上のバイパス電流供給部とを備え、
前記ＩＦ信号出力負荷部は、一方の端子が電源に、他方の端子が第一のＩＦ出力端子に接続された第一の負荷抵抗と、一方の端子が電源に、他方の端子が第二のＩＦ出力端子に接続された第二の負荷抵抗とを備え、
前記ＲＦ信号処理部は、ソース端子がグランドに接地されたＲＦトランジスタを備え、
前記ＬＯ信号処理部は、ソース端子が前記ＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子に接続された第一のＬＯトランジスタと、ソース端子が前記ＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第二のＬＯトランジスタと、を備えた、
ことを特徴とするミキサ回路。
【請求項６】
請求項５に記載のミキサ回路において、
前記バイパス電流供給部は、
前記第一のＩＦ出力端子と前記ＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続された第一のバイパス電流源と、
前記第二のＩＦ出力端子と前記ＲＦトランジスタのドレイン端子との間に前記第二のＬＯトランジスタと並列に接続された第二のバイパス電流源と、を備えた、
ことを特徴とするミキサ回路。
【請求項７】
請求項５に記載のミキサ回路において、
前記バイパス電流供給部は、電源と前記ＲＦトランジスタのドレイン端子との間に接続された、前記ＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源を備えた、
ことを特徴とするミキサ回路。
【請求項８】
請求項５に記載のミキサ回路において、
前記バイパス電流供給部は、
電源と前記ＲＦトランジスタのドレイン端子との間に接続された、前記ＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、
前記第一のＩＦ出力端子とグランドとの間に接続された、前記第一の負荷抵抗のみにバイアス電流を追加供給する第二のバイパス電流源と、
前記第二のＩＦ出力端子とグランドとの間に接続された、前記第二の負荷抵抗のみにバイアス電流を追加供給する第三のバイパス電流源と、を備えた、
ことを特徴とするミキサ回路。
【請求項９】
電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるダブルバランスドミキサと、
前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、
前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、
前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上の第一のバイパス電流供給部とを備え、
前記ＩＦ信号出力負荷部は、一方の端子が電源に接続され、他方の端子が第一のＩＦ出力端子に接続された第一の負荷抵抗と、一方の端子が電源に接続され、他方の端子が第二のＩＦ出力端子に接続された第二の負荷抵抗とを備え、
前記ＲＦ信号処理部は、ソース端子がグランドに接地された第一のＲＦトランジスタ、及び第二のＲＦトランジスタを備え、
前記ＬＯ信号処理部は、ソース端子が前記第一のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子接続された第一のＬＯトランジスタと、ソース端子が前記第一のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第二のＬＯトランジスタと、ソース端子が前記第二のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子に接続された第三のＬＯトランジスタと、ソース端子が前記第二のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第四のＬＯトランジスタと、を備えた、
ことを特徴とするミキサ回路。
【請求項１０】
請求項９に記載のミキサ回路において、
前記バイパス電流供給部は、
前記第一のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続された第一のバイパス電流源と、
前記第二のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第二のＬＯトランジスタと並列に接続された第二のバイパス電流源と、
前記第一のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第三のＬＯトランジスタと並列に接続された第三のバイパス電流源と、
前記第二のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第四のＬＯトランジスタと並列に接続された第四のバイパス電流源と、を備えた、
ことを特徴とするミキサ回路。
【請求項１１】
請求項９に記載のミキサ回路において、
前記バイパス電流供給部は、
前記第一のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続された第一のバイパス電流源と、
前記第二のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第四のＬＯトランジスタと並列に接続された第二のバイパス電流源と、を備えた、
ことを特徴とするミキサ回路。
【請求項１２】
請求項９に記載のミキサ回路において、
前記バイパス電流供給部は、
電源と前記第一のＲＦトランジスタのドレイン端子との間に接続された、前記第一のＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、
電源と前記第二のＲＦトランジスタのドレイン端子との間に接続された、前記第二のＲＦトランジスタのみにバイアス電流を追加供給する第二のバイパス電流源と、を備えた、
ことを特徴とするミキサ回路。
【請求項１３】
請求項９に記載のミキサ回路において、
前記バイパス電流供給部は、
電源と前記第一のＲＦトランジスタのドレイン端子との間に接続された、前記第一のＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、
電源と前記第二のＲＦトランジスタのドレイン端子との間に接続された、前記第二のＲＦトランジスタのみにバイアス電流を追加供給する第二のバイパス電流源と、
前記第一のＩＦ出力端子とグランドとの間に接続された、前記第一の負荷抵抗のみにバイアス電流を追加供給する第三のバイパス電流源と、
前記第二のＩＦ出力端子とグランドとの間に接続された、前記第二の負荷抵抗のみにバイアス電流を追加供給する第四のバイパス電流源と、を備えた、
ことを特徴とするミキサ回路。
【請求項１４】
請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、
前記第一ないし第四のバイパス電流源は、
バイアス電圧出力端子を有するバイアス回路と、
ゲート端子が前記バイアス電圧出力端子に接続された電流源トランジスタと、を備えた
ことを特徴とするミキサ回路。
【請求項１５】
請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、
前記ミキサ，前記シングルバランスドミキサ，前記ダブルバランスドミキサは、ＭＯＳトランジスタにより構成される、
ことを特徴とするミキサ回路。
【請求項１６】
請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、
前記ミキサ回路は、ダイレクトコンバージョン方式の受信システム、あるいはＬｏｗ−ＩＦ方式の受信システムに用いられる、
ことを特徴とするミキサ回路。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、特に低周波の低雑音特性が求められるダイレクトコンバージョン方式やＬｏｗ−ＩＦ方式等を用いた無線通信装置における、受信系のミキサ回路に関するものである。
【背景技術】
【０００２】  無線通信機器の受信方式には、スーパーヘテロダイン方式、ダイレクトコンバージョン方式、Ｌｏｗ−ＩＦ方式等がある。現在、最も主流の受信方式はスーパーヘテロダイン方式であるが、近年、ダイレクトコンバージョン方式やＬｏｗ−ＩＦ方式が注目されつつある。【０００３】  図１６に一般的なダイレクトコンバージョン受信機のブロック図を示す。
ダイレクトコンバージョン受信機は、ＩＦ帯を介さずに、ＲＦ帯からＤＣまで周波数変換を行うものであり、以下のように動作する。アンテナ２０１から入力された高周波信号をバンドパスフィルタ（以下ＢＰＦ）２０２にてフィルタリングし、高周波増幅器（以下ＬＮＡ）２０３により信号増幅を行った高周波信号を、２つの経路に分けてミキサ２０４ａ，２０４ｂに入力する。９０°位相器２０７において、ＰＬＬ２０８からの信号を互いに９０°位相の異なるＬＯ信号とし、このＬＯ信号を用いてミキサ２０４ａ，２０４ｂにて周波数変換する。そして、ミキサ２０４ａ，２０４ｂからの信号を、ローパスフィルタ２０５ａ，２０５ｂを通過させ、ＶＧＡ２０６ａ，２０６ｂにより所望の振幅まで増幅し、出力信号を得る。【０００４】  ダイレクトコンバージョン方式では、一つのミキサにより、ＲＦ帯からＤＣまでＩＦ帯を介さずに周波数変換を行うため、システム構成が簡単になる。その上、スーパーヘテロダイン方式で問題となるイメージ混信が生じないので、ＢＰＦの数を大幅に削減できる。従って、低コスト化への貢献度が非常に高い。【０００５】  以上のように、ダイレクトコンバージョン方式は、理想的な受信方式であるが、以下のような問題点がある。
その問題点とは、ベースバンド帯がＤＣであるため、スーパーヘテロダイン方式と比べ、フリッカ雑音の影響を非常に受けやすいということである。特に、フリッカ雑音が、バイポーラ等の高周波デバイスと比べ１００倍から１０００倍程度大きいといわれるＭＯＳデバイスを用いた場合には、非常に大きな問題となる（例えば、非特許文献１）。【０００６】  このことを具体的に示すために、例えば、図１７のようなＬＮＡ２０３とミキサ２０４ａとが縦続接続されてなる系における雑音指数について説明する。【０００７】  ＬＮＡ２０３単体の利得Ｇｌｎａ、雑音指数ＮＦｌｎａがそれぞれＧｌｎａ＝２０ｄＢ，ＮＦｌｎａ＝５ｄＢ一定、ミキサ２０４ａ単体の雑音指数ＮＦｍｉｘが図１８のように低周波で周波数に逆比例するフリッカ雑音特性（ＮＦｍｉｘ＝１５ｄＢ＠１０ＭＨｚ，ＮＦｍｉｘ＝４５ｄＢ＠１ｋＨｚ）を有している場合、フリスの式から、系全体の雑音指数ＮＦａｌｌは、１０ＭＨｚでＮＦａｌｌ＝５．４ｄＢ、１ｋＨｚでＮＦａｌｌ＝２５ｄＢとなる。つまり、ＩＦ信号周波数が高い場合におけるＮＦａｌｌは、ほぼＮＦｌｎａで決定されるのに対し、ＩＦ信号周波数が低い場合におけるＮＦａｌｌは、ほぼＮＦｍｉｘ−Ｇｌｎａで決定され、ＮＦｍｉｘに強く依存する。【０００８】  従って、ダイレクトコンバージョン方式やＬｏｗ−ＩＦ方式を用いた受信機では、ミキサの低周波雑音により、システム全体の受信感度が大きく劣化する。【０００９】  次に、ミキサの低周波雑音特性について、以下、より具体的に説明する。なお、現在主流のミキサとして、シングルバランスドミキサとダブルバランスドミキサとがあるが、動作には大差がないため、シングルバランスドミキサにて両者を代表し、説明する。【００１０】  図１９に、従来のミキサ回路の回路図を示す。ミキサコア部の基本構成はシングルバランスドミキサである。また、１１はＲＦトランジスタ、２１，２２は第一、第二のＬＯ（ローカル）トランジスタ、３３，３４は第一、第二のＩＦ出力端子、３１，３２は第一、第二の負荷抵抗、５０はＲＦ信号供給器、６０はＬＯ信号供給器、ＶＤＤは電源、ＧＮＤはグランドである。【００１１】  ここで、通常、ＲＦ信号供給器５０は、アンテナ等であり、例えば、図１６におけるアンテナ２０１、ＢＰＦ２０２、ＬＮＡ２０３に相当する。また、通常、ＬＯ信号供給器６０は、ＰＬＬ等であり、例えば、図１６におけるＰＬＬ２０８、９０°位相器２０７に相当する。【００１２】  まず、ミキサ回路の基本動作について説明する。
ＲＦ信号供給器５０から供給されるＲＦ信号は、ＲＦトランジスタ１１に入力され、電圧信号から電流信号に変換される。【００１３】  一方、ＬＯ信号供給器６０から供給される差動のＬＯ信号は、それぞれ第一、第二のＬＯトランジスタ２１，２２に入力され、第一、第二のＬＯトランジスタ２１，２２はＬＯ信号の周波数でスイッチ動作を繰り返す。【００１４】  これらのスイッチ動作している第一、第二のＬＯトランジスタ２１，２２に電流変換されたＲＦ信号が入力されると、ＲＦ信号とＬＯ信号とが乗算される。これにより、ＲＦ信号は周波数変換され、ＩＦ信号となり、第一、第二の負荷抵抗３１，３２で電圧変換されることにより、第一、第二のＩＦ出力端子３３，３４から電圧のＩＦ信号をとりだすことができる。【００１５】  次に、従来のミキサ回路における雑音特性について説明する。
図２０は、第一、第二のＩＦ出力端子３３，３４における、ＩＦ周波数に対する第一、第二のＬＯトランジスタ２１，２２のフリッカ雑音の雑音占有率をあらわしたものである。図２０に示すように、１ＭＨｚ以下の周波数では、出力雑音の７０％以上が、第一、第二のＬＯトランジスタ２１，２２のフリッカ雑音となる。従って、低周波における雑音特性を改善するためには、第一、第二のＬＯトランジスタ２１，２２のフリッカ雑音を抑制することが最も効果的である。【００１６】  なお、図２０の第一、第二のＬＯトランジスタ２１，２２のフリッカ雑音占有率特性、及び、以降に示す雑音指数特性のグラフは、全て標準的なスパイス（Ｓｉｍｕｌａｔｉｏｎ  Ｐｒｏｇｒａｍ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｅｍｐｈａｓｉｓ、ＳＰＩＣＥ）によるシミュレーションの結果である。【００１７】次に、従来のミキサ回路における第一、第二のＬＯトランジスタ２１，２２のフリッカ雑音について、より定量的に説明する。【００１８】  まず、第一、第二のＬＯトランジスタ２１，２２のゲート端子における雑音Ｖｎ２は数１で与えられることが知られている。
【数１】
2005053149.tif 000002
【００１９】  ただし、Ｃｏｘ、Ｗ、Ｌはそれぞれ第一、第二のＬＯトランジスタ２１，２２のゲート酸化膜容量、チャネル幅、チャネル長であり、ｆは周波数、ｋｆはフリッカ係数である。【００２０】  Ｖｎは第一、第二のＬＯトランジスタ２１，２２のトランスコンダクタンスｇｍＬＯにより電流変換され、さらに第一、第二の負荷抵抗３１，３２により電圧変換されて第一、第二のＩＦ出力端子３３，３４にあらわれる。従って、第一、第二のＩＦ出力端子３３，３４にあらわれる第一、第二のＬＯトランジスタ２１，２２の出力雑音Ｖｎｏ２は数２のようになる。
【数２】
2005053149.tif 000003
ここで、Ｒは第一、第二の負荷抵抗３１，３２の抵抗値、αは定数である。【００２１】  従って、入力換算雑音Ｖｎｉ２は、出力雑音Ｖｎｏ２を電力利得β・ｇｍＲＦ２・Ｒ２で割ることにより得られ、数３で与えられる。
【数３】
2005053149.tif 000004
ただし、ｇｍＲＦはＲＦトランジスタ１１のトランスコンダクタンス、βは定数である。【００２２】  さらに、入力換算雑音Ｖｎｉ２を５０Ω系の雑音指数ＮＦで表現すると、数４のようになる。
【数４】
2005053149.tif 000005
ただし、ｋはボルツマン定数、Ｔは絶対温度、γ＝α／βである。
ここで、従来技術として、ミキサ回路の低周波におけるＮＦ特性改善手段には、以下のようなものがある。【００２３】  第一の従来技術は、第一、第二のＬＯトランジスタ２１，２２のトランジスタサイズを大きくすることである。フリッカ雑音は、数１に示すように第一、第二のＬＯトランジスタ２１，２２のＬＷ積に逆比例する。従って、第一、第二のＬＯトランジスタ２１，２２のトランジスタサイズすなわちＬＷ積を大きくすることにより、数４に従ってＮＦ特性を改善することができる。【００２４】  第二の従来技術は、ミキサ回路の利得を大きくすることである。そのためには、ＲＦトランジスタ１１のトランスコンダクタンスｇｍＲＦを大きくする必要があり、ＲＦトランジスタ１１のＷ／Ｌ比を大きくすること、あるいは、ＲＦトランジスタ１１のバイアス電流を大きくすることで実現できる。これにより、入力換算雑音を小さくすることができ、その結果、数４に従ってＮＦ特性を改善することができる。【００２５】  第三の従来技術は、第一、第二の負荷抵抗３１，３２のサイズを最適化することである。低周波における出力雑音が、第一、第二の負荷抵抗３１，３２のフリッカ雑音と抵抗熱雑音とによって支配的な場合、第一、第二の負荷抵抗３１，３２のサイズを調整することにより、抵抗熱雑音とフリッカ雑音との割合を最適化し、低周波におけるＮＦ特性を改善することができる（例えば、特許文献１）。
【特許文献１】特開２００３−１５８４２５号公報（第１−６頁、図１）
【非特許文献１】伊藤信之、「ＲＦ  ＣＭＯＳ回路設計技術」、株式会社トリケップス、２００２年６月、Ｐ．９−２３
【発明の開示】
【発明が解決しようとする課題】
【００２６】  しかしながら、上記従来技術におけるミキサ回路の低周波雑音特性改善手法には、それぞれ、以下のような問題がある。
第一の従来技術に関しては、ＬＷ積を大きくすると、第一、第二のＬＯトランジスタ２１，２２が完全なスイッチ動作をできなくなるため、利得が低減する。また、第一、第二のＬＯトランジスタ２１，２２の寄生容量が大きくなるためＲＦ，ＬＯの各信号の周波数特性が劣化する。従って、ＬＷ積をあまり大きな値にすることはできない。【００２７】  第二の従来技術に関しては、ＲＦトランジスタ１１のＷ／Ｌ比を大きくすると、歪特性やＲＦ信号の周波数特性が劣化する。従って、Ｗ／Ｌ比をあまり大きな値にすることはできない。【００２８】  また、バイアス電流については、図１９の回路構成から明らかなように、ＲＦトランジスタ１１のバイアス電流の半分が第一、第二のＬＯトランジスタ２１，２２のバイアス電流となるので、バイアス電流を大きくすることによりｇｍＲＦを大きくしても、それに比例してｇｍＬＯも大きくなるため、結局ＮＦを小さくすることはできない。【００２９】  第三の従来技術に関しては、低周波雑音特性に優れたバイポーラ等の高周波デバイスを用いた場合にはある程度有効であるが、ＭＯＳデバイスを用いた場合には第一、第二のＬＯトランジスタ２１，２２のフリッカ雑音の割合が大きく、あまり有効でない。また、第一、第二の負荷抵抗３１，３２のサイズを非常に大きくする必要があり、回路面積、ＩＦ信号の周波数特性等にも問題がある。【００３０】  以上のように、従来のミキサ回路では、低周波雑音を効果的に低減させる方法がなく、特にダイレクトコンバージョン方式やＬｏｗ−ＩＦ方式を用いた受信システムにおいて、良好な受信感度が得られないという問題があった。【００３１】  本発明は、上記のような従来の問題点を解決するためになされたもので、低周波雑音特性に優れたミキサ回路を提供するものである。
【課題を解決するための手段】
【００３２】  上記従来の課題を解決するために、本発明の請求項１にかかるミキサ回路は、電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるミキサと、前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上のバイパス電流供給部と、を備えたことを特徴とする。【００３３】  本発明の請求項２にかかるミキサ回路は、請求項１に記載のミキサ回路において、前記バイパス電流供給部は、前記ＬＯ信号処理部と並列に接続される、ことを特徴とする。【００３４】  本発明の請求項３にかかるミキサ回路は、請求項１に記載のミキサ回路において、前記バイパス電流供給部は、前記ＲＦ信号処理部のみにバイアス電流を追加供給する、ことを特徴とする。【００３５】  本発明の請求項４にかかるミキサ回路は、請求項１に記載のミキサ回路において、前記バイパス電流供給部は、ＲＦ信号処理部のみにバイアス電流を追加供給する第一のバイパス電流源と、ＩＦ信号出力負荷部のみにバイアス電流を追加供給する第二のバイパス電流源と、を備えたことを特徴とする。【００３６】  本発明の請求項５にかかるミキサ回路は、電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるシングルバランスドミキサと、前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上のバイパス電流供給部とを備え、前記ＩＦ信号出力負荷部は、一方の端子が電源に、他方の端子が第一のＩＦ出力端子に接続された第一の負荷抵抗と、一方の端子が電源に、他方の端子が第二のＩＦ出力端子に接続された第二の負荷抵抗とを備え、前記ＲＦ信号処理部は、ソース端子がグランドに接地されたＲＦトランジスタを備え、前記ＬＯ信号処理部は、ソース端子が前記ＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子に接続された第一のＬＯトランジスタと、ソース端子が前記ＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第二のＬＯトランジスタと、を備えたことを特徴とする。【００３７】  本発明の請求項６にかかるミキサ回路は、請求項５に記載のミキサ回路において、前記バイパス電流供給部は、前記第一のＩＦ出力端子と前記ＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続された第一のバイパス電流源と、前記第二のＩＦ出力端子と前記ＲＦトランジスタのドレイン端子との間に前記第二のＬＯトランジスタと並列に接続された第二のバイパス電流源と、を備えたことを特徴とする。【００３８】  本発明の請求項７にかかるミキサ回路は、請求項５に記載のミキサ回路において、前記バイパス電流供給部は、電源と前記ＲＦトランジスタのドレイン端子との間に接続された、前記ＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源を、備えたことを特徴とする。【００３９】  ��発明の請求項８にかかるミキサ回路は、請求項５に記載のミキサ回路において、前記バイパス電流供給部は、電源と前記ＲＦトランジスタのドレイン端子との間に接続された、前記ＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、前記第一のＩＦ出力端子とグランドとの間に接続された、前記第一の負荷抵抗のみにバイアス電流を追加供給する第二のバイパス電流源と、前記第二のＩＦ出力端子とグランドとの間に接続された、前記第二の負荷抵抗のみにバイアス電流を追加供給する第三のバイパス電流源と、を備えたことを特徴とする。【００４０】  本発明の請求項９にかかるミキサ回路は、電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるダブルバランスドミキサと、前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上の第一のバイパス電流供給部とを備え、前記ＩＦ信号出力負荷部は、一方の端子が電源に接続され、他方の端子が第一のＩＦ出力端子に接続された第一の負荷抵抗と、一方の端子が電源に接続され、他方の端子が第二のＩＦ出力端子に接続された第二の負荷抵抗とを備え、前記ＲＦ信号処理部は、ソース端子がグランドに接地された第一のＲＦトランジスタ、及び第二のＲＦトランジスタを備え、前記ＬＯ信号処理部は、ソース端子が前記第一のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子に接続された第一のＬＯトランジスタと、ソース端子が前記第一のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第二のＬＯトランジスタと、ソース端子が前記第二のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子に接続された第三のＬＯトランジスタと、ソース端子が前記第二のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第四のＬＯトランジスタと、を備えたことを特徴とする。【００４１】  本発明の請求項１０にかかるミキサ回路は、請求項９に記載のミキサ回路において、前記バイパス電流供給部は、前記第一のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続された第一のバイパス電流源と、前記第二のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第二のＬＯトランジスタと並列に接続された第二のバイパス電流源と、前記第一のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第三のＬＯトランジスタと並列に接続された第三のバイパス電流源と、前記第二のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第四のＬＯトランジスタと並列に接続された第四のバイパス電流源と、を備えたことを特徴とする。【００４２】  本発明の請求項１１にかかるミキサ回路は、請求項９に記載のミキサ回路において、前記バイパス電流供給部は、前記第一のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接��される第一のバイパス電流源と、前記第二のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第四のＬＯトランジスタと並列に接続される第二のバイパス電流源と、を備えたことを特徴とする。【００４３】  本発明の請求項１２にかかるミキサ回路は、請求項９に記載のミキサ回路において、前記バイパス電流供給部は、電源と前記第一のＲＦトランジスタのドレイン端子との間に接続された、前記第一のＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、電源と前記第二のＲＦトランジスタのドレイン端子との間に接続された、前記第二のＲＦトランジスタのみにバイアス電流を追加供給する第二のバイパス電流源と、を備えたことを特徴とする。【００４４】  本発明の請求項１３にかかるミキサ回路は、請求項９に記載のミキサ回路において、前記バイパス電流供給部は、電源と前記第一のＲＦトランジスタのドレイン端子との間に接続された、前記第一のＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、電源と前記第二のＲＦトランジスタのドレイン端子との間に接続された、前記第二のＲＦトランジスタのみにバイアス電流を追加供給する第二のバイパス電流源と、前記第一のＩＦ出力端子とグランドとの間に接続された、前記第一の負荷抵抗のみにバイアス電流を追加供給する第三のバイパス電流源と、前記第二のＩＦ出力端子とグランドとの間に接続された、前記第二の負荷抵抗のみにバイアス電流を追加供給する第四のバイパス電流源と、を備えたことを特徴とする。【００４５】  本発明の請求項１４にかかるミキサ回路は、請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、前記第一ないし第四のバイパス電流源は、バイアス電圧出力端子を有するバイアス回路と、ゲート端子が前記バイアス電圧出力端子に接続された電流源トランジスタと、を備えたことを特徴とする。【００４６】  本発明の請求項１５にかかるミキサ回路は、請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、前記ミキサ，前記シングルバランスドミキサ，前記ダブルバランスドミキサは、ＭＯＳトランジスタにより構成される、ことを特徴とする。【００４７】  本発明の請求項１６にかかるミキサ回路は、請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、前記ミキサ回路は、ダイレクトコンバージョン方式の受信システム、あるいはＬｏｗ−ＩＦ方式の受信システムに用いられる、ことを特徴とする。
【発明の効果】
【００４８】  本発明の請求項１にかかるミキサ回路によれば、電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるミキサと、前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上のバイパス電流供給部と、を備えたものとしたので、利得を低減させることなく、ＬＯ信号処理部から発生するフリッカ雑音を低減することにより、低周波における雑音特性を改善することができる。【００４９】  本発明の請求項２にかかるミキサ回路によれば、請求項１に記載のミキサ回路において、前記バイパス電流供給部は、前記ＬＯ信号処理部と並列に接続されるものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。【００５０】  本発明の請求項３にかかるミキサ回路によれば、請求項１に記載のミキサ回路において、前記バイパス電流供給部は、前記ＲＦ信号処理部のみにバイアス電流を追加供給するものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。【００５１】  本発明の請求項４にかかるミキサ回路によれば、請求項１に記載のミキサ回路において、前記バイパス電流供給部は、ＲＦ信号処理部のみにバイアス電流を追加供給する第一のバイパス電流源と、ＩＦ信号出力負荷部のみにバイアス電流を追加供給する第二のバイパス電流源と、を備えたものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。【００５２】  本発明の請求項５にかかるミキサ回路によれば、電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるシングルバランスドミキサと、前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上のバイパス電流供給部とを備え、前記ＩＦ信号出力負荷部は、一方の端子が電源に、他方の端子が第一のＩＦ出力端子に接続された第一の負荷抵抗と、一方の端子が電源に、他方の端子が第二のＩＦ出力端子に接続された第二の負荷抵抗とを備え、前記ＲＦ信号処理部は、ソース端子がグランドに接地されたＲＦトランジスタを備え、前記ＬＯ信号処理部は、ソース端子が前記ＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子に接続された第一のＬＯトランジスタと、ソース端子が前記ＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第二のＬＯトランジスタと、を備えたものとしたので、利得を低減させることなく、ＬＯ信号処理部から発生するフリッカ雑音を低減することにより、低周波における雑音特性を改善することができる。【００５３】  本発明の請求項６にかかるミキサ回路によれば、請求項５に記載のミキサ回路において、前記バイパス電流供給部は、前記第一のＩＦ出力端子と前記ＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続された第一のバイパス電流源と、前記第二のＩＦ出力端子と前記ＲＦトランジスタのドレイン端子との間に前記第二のＬＯトランジスタと並列に接続された第二のバイパス電流源と、を備えたものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。【００５４】  本発明の請求項７にかかるミキサ回路によれば、請求項５に記載のミキサ回路において、前記バイパス電流供給部は、電源と前記ＲＦトランジスタのドレイン端子との間に接続された、前記ＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源を、備えたものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。【００５５】  本発明の請求項８にかかるミキサ回路によれば、請求項５に記載のミキサ回路において、前記バイパス電流供給部は、電源と前記ＲＦトランジスタのドレイン端子との間に接続された、前記ＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、前記第一のＩＦ出力端子とグランドとの間に接続された、前記第一の負荷抵抗のみにバイアス電流を追加供給する第二のバイパス電流源と、前記第二のＩＦ出力端子とグランドとの間に接続された、前記第二の負荷抵抗のみにバイアス電流を追加供給する第三のバイパス電流源と、を備えたものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。【００５６】  本発明の請求項９にかかるミキサ回路によれば、電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるダブルバランスドミキサと、前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上の第一のバイパス電流供給部とを備え、前記ＩＦ信号出力負荷部は、一方の端子が電源に接続され、他方の端子が第一のＩＦ出力端子に接続され第一の負荷抵抗と、一方の端子が電源に接続され、他方の端子が第二のＩＦ出力端子に接続され第二の負荷抵抗とを備え、前記ＲＦ信号処理部は、ソース端子がグランドに接地された第一のＲＦトランジスタ、及び第二のＲＦトランジスタを備え、前記ＬＯ信号処理部は、ソース端子が前記第一のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子に接続された第一のＬＯトランジスタと、ソース端子が前記第一のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第二のＬＯトランジスタと、ソース端子が前記第二のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子に接続された第三のＬＯトランジスタと、ソース端子が前記第二のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第四のＬＯトランジスタと、を備えたものとしたので、利得を低減させることなく、ＬＯ信号処理部から発生するフリッカ雑音を低減することにより、低周波における雑音特性を改善することができる。【００５７】  本発明の請求項１０にかかるミキサ回路によれば、請求項９に記載のミキサ回路において、前記バイパス電流供給部は、前記第一のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続された第一のバイパス電流源と、前記第二のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第二のＬＯトランジスタと並列に接続された第二のバイパス電流源と、前記第一のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第三のＬＯトランジスタと並列に接続された第三のバイパス電流源と、前記第二のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第四のＬＯトランジスタと並列に接続された第四のバイパス電流源と、を備えたものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。【００５８】  本発明の請求項１１にかかるミキサ回路によれば、請求項９に記載のミキサ回路において、前記バイパス電流供給部は、前記第一のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続された第一のバイパス電流源と、前記第二のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第四のＬＯトランジスタと並列に接続された第二のバイパス電流源と、を備えたものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。【００５９】  本発明の請求項１２にかかるミキサ回路によれば、請求項９に記載のミキサ回路において、前記バイパス電流供給部は、電源と前記第一のＲＦトランジスタのドレイン端子との間に接続された、前記第一のＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、電源と前記第二のＲＦトランジスタのドレイン端子との間に接続された、前記第二のＲＦトランジスタのみにバイアス電流を追加供給する第二のバイパス電流源と、を備えたものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。【００６０】  本発明の請求項１３にかかるミキサ回路によれば、請求項９に記載のミキサ回路において、前記バイパス電流供給部は、電源と前記第一のＲＦトランジスタのドレイン端子との間に接続された、前記第一のＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、電源と前記第二のＲＦトランジスタのドレイン端子との間に接続された、前記第二のＲＦトランジスタのみにバイアス電流を追加供給する第二のバイパス電流源���、前記第一のＩＦ出力端子とグランドとの間に接続された、前記第一の負荷抵抗のみにバイアス電流を追加供給する第三のバイパス電流源と、前記第二のＩＦ出力端子とグランドとの間に接続された、前記第二の負荷抵抗のみにバイアス電流を追加供給する第四のバイパス電流源と、を備えたものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。【００６１】  本発明の請求項１４にかかるミキサ回路によれば、請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、前記第一ないし第四のバイパス電流源は、バイアス電圧出力端子を有するバイアス回路と、ゲート端子が前記バイアス電圧出力端子に接続された電流源トランジスタと、を備えたものとしたので、バイアス電流を生成することができる。【００６２】  本発明の請求項１５にかかるミキサ回路によれば、請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、前記ミキサ，前記シングルバランスドミキサ，前記ダブルバランスドミキサは、ＭＯＳトランジスタにより構成されるもの、としたので、ＭＯＳトランジスタを用い、低周波雑音特性の良好なミキサ回路を得ることができる。【００６３】  本発明の請求項１６にかかるミキサ回路によれば、請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、前記ミキサ回路は、ダイレクトコンバージョン方式の受信システム、あるいはＬｏｗ−ＩＦ方式の受信システムに用いられるものとしたので、低周波雑音特性の良好な、ダイレクトコンバージョン方式の受信システムや、Ｌｏｗ−ＩＦ方式の受信システムを得ることができる。
【図面の簡単な説明】
【００６４】
【図１】図１は、本発明の実施の形態１によるミキサ回路の構成を示す回路図である。
【図２】図２は、バイパス電流源構成を示す回路図である。
【図３】図３は、本発明の実施の形態１によるミキサ回路の効果を示す特性図である。
【図４】図４は、本発明の実施の形態２によるミキサ回路の構成を示す回路図である。
【図５】図５は、本発明の実施の形態２によるミキサ回路の効果を示す特性図である。
【図６】図６は、本発明の実施の形態３によるミキサ回路の構成を示す回路図である。
【図７】図７は、本発明の実施の形態３によるミキサ回路の効果を示す特性図である。
【図８】図８は、本発明の実施の形態４によるミキサ回路の構成を示す回路図である。
【図９】図９は、本発明の実施の形態４によるミキサ回路の効果を示す特性図である。
【図１０】図１０は、本発明の実施の形態４によるミキサ回路の、別の構成を示す回路図である。
【図１１】図１１は、本発明の実施の形態４によるミキサ回路の効果を示す特性図である。
【図１２】図１２は、本発明の実施の形態５によるミキサ回路の構成を示す回路図である。
【図１３】図１３は、本発明の実施の形態５によるミキサ回路の効果を示す特性図である。
【図１４】図１４は、本発明の実施の形態６によるミキサ回路の構成を示す回路図である。
【図１５】図１５は、本発明の実施の形態６によるミキサ回路の効果を示す特性図である。
【図１６】図１６は、一般的なダイレクトコンバージョン受信機の構成を示すブロック図である。
【図１７】図１７は、ミキサの低周波雑音の影響を説明するためのブロック図である。
【図１８】図１８は、ミキサの低周波雑音の影響を説明するための、ミキサのＮＦ特性図である。
【図１９】図１９は、従来のミキサ回路の構成を示す回路図である。
【図２０】図２０は、従来のミキサ回路におけるＬＯトランジスタのフリッカ雑音占有率を表す特性図である。
【符号の説明】
【００６５】１０，１１０  ＲＦ信号処理部
１１，１１１，１１２  ＲＦトランジスタ
２０，１２０  ＬＯ信号処理部
２１，１２１  第一のＬＯトランジスタ
２２，１２２  第二のＬＯトランジスタ
１２３  第三のＬＯトランジスタ
１２４  第四のＬＯトランジスタ
３０，１３０  ＩＦ信号出力負荷部
３１，１３１  第一の負荷抵抗
３２，１３２  第二の負荷抵抗
３３，１３３  第一のＩＦ出力端子
３４，１３４  第二のＩＦ出力端子
４１，４５，１４１，１４５  第一のバイパス電流源
４２，４６，１４２，１４６  第二のバイパス電流源
４７，１４３，１４７  第三のバイパス電流源
１４４，１４８  第四のバイパス電流源
４３  バイアス回路
４４  電流源トランジスタ
５０，１５０  ＲＦ信号供給器
６０，１６０  ＬＯ信号供給器
ＶＤＤ  電源
ＧＮＤ  グランド
２０１  アンテナ
２０２  ＢＰＦ
２０３  ＬＮＡ
２０４ａ，２０４ｂ  ミキサ
２０５ａ，２０５ｂ  ＬＰＦ
２０６ａ，２０６ｂ  ＶＧＡ
２０７  ９０°位相器
２０８  ＰＬＬ
２０９  Ｉ出力端子
２１０  Ｑ出力端子
２１１  ＲＦ信号入力端子
２１２  ＩＦ信号出力端子
【発明を実施するための最良の形態】
【００６６】  以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１によるミキサ回路の構成を示す回路図である。【００６７】  図１に示すように、本実施の形態１によるミキサ回路は、ミキサコア部の基本構成がシングルバランスドミキサで構成されたものであり、電源ＶＤＤとグランドＧＮＤとの間に、ＩＦ信号出力負荷部３０と、ＬＯ信号処理部２０と、ＲＦ信号処理部１０とが縦続接続されてなるシングルバランスドミキサと、ＲＦ信号処理部１０にＲＦ信号を供給するためのＲＦ信号供給器５０と、ＬＯ信号処理部２０にＬＯ信号を供給するためのＬＯ信号供給器６０と、ＬＯ信号処理部２０と並列に接続され、ＬＯ信号処理部２０のバイアス電流をバイパスする第一、第二のバイパス電流源４１，４２と、を備えている。【００６８】  ＩＦ信号出力負荷部３０は、一方の端子が電源ＶＤＤに、他方の端子が第一のＩＦ出力端子３３に接続される第一の負荷抵抗３１と、一方の端子が電源ＶＤＤに、他方の端子が第二のＩＦ出力端子３４に接続される第二の負荷抵抗３２と、を備えている。【００６９】  ＲＦ信号処理部１０は、ソース端子がグランドＧＮＤに接地されたＲＦトランジスタ１１よりなる。【００７０】  ＬＯ信号処理部２０は、ソース端子がＲＦトランジスタ１１のドレイン端子に、ドレイン端子が第一のＩＦ出力端子３３に接続された第一のＬＯトランジスタ２１と、ソース端子がＲＦトランジスタ１１のドレイン端子に、ドレイン端子が第二のＩＦ出力端子３４に接続された第二のＬＯトランジスタ２２と、を備えている。【００７１】  第一のバイパス電流源４１は、第一のＩＦ出力端子３３とＲＦトランジスタ１１のドレイン端子との間に第一のＬＯトランジスタ２１と並列に接続されており、第二のバイパス電流源４２は、第二のＩＦ出力端子３４とＲＦトランジスタ１１のドレイン端子との間に第二のＬＯトランジスタ２２と並列に接続されている。これら第一、第二のバイパス電流源４１，４２は、例えば、図２に示すように、バイアス回路４３と電流源トランジスタ４４とを備えたもの、とすることができる。これら第一、第二のバイパス電流源４１，４２は、請求項６に記述したバイパス電流供給部に含まれるものである。【００７２】  なお、本実施の形態１は、第一、第二のバイパス電流源４１，４２の構成を限定するものではなく、定電流源特性を実現する全ての素子、及び回路によりバイパス電流を生成するようにしてもよい。【００７３】  以上のようにミキサコア部の基本構成がシングルバランスドミキサとされる本実施の形態１のミキサ回路について、以下、その動作を説明する。【００７４】  ＲＦ信号供給器５０から供給されるＲＦ信号は、ＲＦトランジスタ１１に入力され、電圧信号から電流信号に変換される。【００７５】  一方、ＬＯ信号供給器６０から供給される差動のＬＯ信号は、それぞれ第一、第二のＬＯトランジスタ２１，２２に入力され、第一、第二のＬＯトランジスタ２１，２２はＬＯ信号の周波数でスイッチ動作を繰り返す。【００７６】  これらのスイッチ動作している第一、第二のＬＯトランジスタ２１，２２に、電流変換されたＲＦ信号が入力されると、ＲＦ信号とＬＯ信号とが乗算される。これにより、ＲＦ信号は周波数変換され、ＩＦ信号となり、このＩＦ信号を第一、第���の負荷抵抗３１，３２によって電圧変換することにより、第一、第二のＩＦ出力端子３３，３４から電圧のＩＦ信号をとりだすことができる。【００７７】  この時、第一のバイパス電流源４１は、第一のＬＯトランジスタ２１に流れるバイアス電流を小さくし、第一のＬＯトランジスタ２１から発生するフリッカ雑音を抑制する。同様に、第二のバイパス電流源４２は、第二のＬＯトランジスタ２２に流れるバイアス電流を小さくし、第二のＬＯトランジスタ２２から発生するフリッカ雑音を抑制する。【００７８】  次に、本実施の形態１のミキサ回路によるフリッカ雑音の抑制効果について、従来のミキサ回路と比較しながら説明する。【００７９】  図３は、本実施の形態１によるミキサ回路の効果を説明するためのＮＦ特性図である。これは、ＲＦトランジスタ１１に２ｍＡのバイアス電流を供給し、ＬＯ信号供給器６０から周波数１ＧＨｚ、振幅１ＶのＬＯ信号を供給し、第一、第二のバイパス電流源４１，４２それぞれの電流値ＩｂをＩｂ＝１ｍＡとした場合において、第一、第二のＩＦ出力端子３３，３４におけるＮＦ特性をプロットしたものである。ただし、従来のミキサ回路との比較のため、第一、第二のバイパス電流源４１，４２を備えない場合のＮＦ特性も示した。【００８０】  従来の、バイパス電流源を備えないミキサ回路では、ＲＦトランジスタ１１に流れるバイアス電流の半分が、第一、第二のＬＯトランジスタ２１，２２のそれぞれに、該ＬＯトランジスタのバイアス電流として供給されていた。これに対して、本実施の形態１のミキサ回路では、図１のように、第一、第二のＬＯトランジスタ２１，２２に第一、第二のバイパス電流源４１，４２を接続したことにより、ＲＦトランジスタ１１に流れるバイアス電流を小さくすることなく、第一、第二のＬＯトランジスタ２１，２２に流れるバイアス電流を小さくすることができる。すなわち、数４のｇｍＲＦを小さくすることなく、ｇｍＬＯを小さくすることができ、ＮＦ特性を改善することができる。例えば、図３に示すように、１ｋＨｚにおけるＮＦを、従来に比べ約１０ｄＢ改善することができる。【００８１】  以上のように、本実施の形態１によるミキサ回路によれば、第一のＬＯトランジスタ２１と並列に第一のバイパス電流源４１を、第二のＬＯトランジスタ２２と並列に第二のバイパス電流源４２を、それぞれ接続したので、ＲＦトランジスタ１１に流れるバイアス電流を小さくすることなく、第一、第二のＬＯトランジスタ２１，２２に流れるバイアス電流を小さくすることができ、低周波におけるＮＦ特性を改善することができる。【００８２】  なお、本実施の形態１においては、ミキサコア部の基本構成をシングルバランスドミキサとしたが、本発明はミキサコア部の基本構成を限定するものではなく、これは、デュアルゲートミキサなどであってもよい。【００８３】  また、本実施の形態１は、シングルバランスドミキサをＭＯＳトランジスタによる構成としたが、これに限らず、バイポーラトランジスタ、ＧａＡｓのＭＥＳＦＥＴ等による構成でもよい。【００８４】  （実施の形態２）
図４は、本発明の実施の形態２によるミキサ回路の構成を示す回路図である。なお、図４において、図１と同一または相当する部分には同一符号を付して、詳細な説明を省略する。【００８５】  図４に示すように、本実施の形態２によるミキサ回路は、ＲＦトランジスタ１１のみにバイアス電流を追加供給するように、第一のバイパス電流源４５を、電源ＶＤＤとＲＦトランジスタ１１のドレイン端子との間に接続したものである。この第一のバイパス電流源４５は、請求項７に記述したバイパス電流供給部に含まれるものである。【００８６】  第一のバイパス電流源４５は、例えば、図２に示すように、バイアス回路４３と電流源トランジスタ４４とを備えたもの、としてもよい。また、定電流源特性を実現する全ての素子、及び回路によりバイパス電流を生成するようにしてもよい。【００８７】  以上のようにミキサコア部の基本構成がシングルバランスドミキサで構成された本実施の形態２のミキサ回路について、以下、その動作を説明する。【００８８】  ＲＦ信号供給器５０から供給されるＲＦ信号は、ＲＦトランジスタ１１に入力され、電圧信号から電流信号に変換される。【００８９】  一方、ＬＯ信号供給器６０から供給される差動のＬＯ信号は、それぞれ第一、第二のＬＯトランジスタ２１，２２に入力され、第一、第二のＬＯトランジスタ２１，２２はＬＯ信号の周波数でスイッチ動作を繰り返す。【００９０】  これらのスイッチ動作している第一、第二のＬＯトランジスタ２１，２２に電流変換されたＲＦ信号が入力されると、ＲＦ信号とＬＯ信号とが乗算される。これにより、ＲＦ信号は周波数変換され、ＩＦ信号となり、第一、第二の負荷抵抗３１，３２で電圧変換されることにより、第一、第二のＩＦ出力端子３３，３４から電圧のＩＦ信号をとりだすことができる。【００９１】  この時、バイパス電流源４５は、第一、第二のＬＯトランジスタ２１，２２に流れるバイアス電流を小さくし、第一、第二のＬＯトランジスタ２１，２２から発生するフリッカ雑音を抑制する。【００９２】  次に、本実施の形態２のミキサ回路によるフリッカ雑音の抑制効果について、従来のミキサ回路と比較しながら説明する。
図５は、本実施の形態２によるミキサ回路の効果を説明するためのＮＦ特性図である。これは、ＲＦトランジスタ１１に２ｍＡのバイアス電流を供給し、ＬＯ信号供給器６０から周波数１ＧＨｚ、振幅１ＶのＬＯ信号を供給し、第一のバイパス電流源４５の電流値ＩｂをＩｂ＝２ｍＡとした場合において、第一、第二のＩＦ出力端子３３，３４におけるＮＦ特性をプロットしたものである。ただし、従来のミキサ回路との比較のため、第一のバイパス電流源４５を備えない場合のＮＦ特性も示した。【００９３】  従来の、バイパス電流源を備えないミキサ回路では、ＲＦトランジスタ１１に流れるバイアス電流の半分が、第一、第二のＬＯトランジスタ２１，２２のそれぞれに、該ＬＯトランジスタのバイアス電流として供給されていた。これに対して、本実施の形態２のミキサ回路では、図４のように、電源ＶＤＤとＲＦトランジスタ１１との間に第一のバイパス電流源４５を接続することにより、ＲＦトランジスタ１１に流れるバイアス電流を小さくすることなく、第一、第二のＬＯトランジスタ２１，２２に流れるバイアス電流を小さくすることができる。すなわち、数４のｇｍＲＦを小さくすることなく、ｇｍＬＯを小さくすることができ、ＮＦ特性を改善することができる。例えば、図５に示すように１ｋＨｚにおけるＮＦを、従来に比べ約５ｄＢ改善することができる。【００９４】  以上のように、本実施の形態２によるミキサ回路によれば、ＲＦトランジスタ１１のみにバイアス電流を追加供給するように、第一のバイパス電流源４５を、電源ＶＤＤとＲＦトランジスタ１１のドレイン端子間に接続したので、ＲＦトランジスタ１１に流れるバイアス電流を小さくすることなく、第一、第二のＬＯトランジスタ２１，２２に流れるバイアス電流を小さくすることができ、低周波におけるＮＦ特性を改善することができる。【００９５】  なお、本実施の形態２においては、ミキサコア部の基本構成をシングルバランスドミキサとしたが、本発明はミキサコア部の基本構成を限定するものではなく、これは、デュアルゲートミキサなどであってもよい。【００９６】  また、本実施の形態２は、シングルバランスドミキサをＭＯＳトランジスタによる構成としたが、これに限らず、バイポーラトランジスタ、ＧａＡｓのＭＥＳＦＥＴ等による構成でもよい。【００９７】  （実施の形態３）
図６は、本発明の実施の形態３によるミキサ回路の構成を示す回路図である。なお、図６において、図４と同一または相当する部分には同一符号を付して、詳細な説明を省略する。【００９８】  図６に示すように、本実施の形態３によるミキサ回路は、実施の形態２によるミキサ回路が、ＲＦ信号供給器５０のみにバイアス電流を追加供給する第一のバイパス電流源４５を備えているのに加えて、さらに、第一のＩＦ出力端子３３とグランドＧＮＤとの間に接続され、第一の負荷抵抗３１のみにバイアス電流を追加供給する第二のバイパス電流源４６と、第二のＩＦ出力端子３４とグランドＧＮＤとの間に接続され、第二の負荷抵抗３２のみにバイアス電流を追加供給する第三のバイパス電流源４７と、を備えている。これら第一〜第三のバイパス電流源４５〜４７は、請求項８に記述したバイパス電流供給部に含まれるものである。【００９９】  第二、第三のバイパス電流源４６，４７は、例えば、図２に示すように、バイアス回路４３と電流源トランジスタ４４とを備えたもの、としてもよい。また、定電流源特性を実現する全ての素子、及び回路によりバイパス電流を生成するようにしてもよい。【０１００】  以上のようにミキサコア部の基本構成がシングルバランスドミキサで構成された本実施の形態３のミキサ回路について、以下、その動作を説明する。
ＲＦ信号供給器５０から供給されるＲＦ信号は、ＲＦトランジスタ１１に入力され、電圧信号から電流信号に変換される。【０１０１】  一方、ＬＯ信号供給器６０から供給される差動のＬＯ信号は、それぞれ第一、第二のＬＯトランジスタ２１，２２に入力され、第一、第二のＬＯトランジスタ２１，２２はＬＯ信号の周波数でスイッチ動作を繰り返す。【０１０２】  これらのスイッチ動作している第一、第二のＬＯトランジスタ２１，２２に電流変換されたＲＦ信号が入力されると、ＲＦ信号とＬＯ信号とが乗算される。これにより、ＲＦ信号は周波数変換され、ＩＦ信号となり、第一、第二の負荷抵抗３１，３２で電圧変換されることにより、第一、第二のＩＦ出力端子３３，３４から電圧のＩＦ信号をとりだすことができる。【０１０３】  この時、第一のバイパス電流源４５及び、第二、第三のバイパス電流源４６，４７は、第一、第二のＬＯトランジスタ２１，２２に流れるバイアス電流を小さくし、第一、第二のＬＯトランジスタ２１，２２から発生するフリッカ雑音を抑制する。【０１０４】  次に、本実施の形態３のミキサ回路によるフリッカ雑音の抑制効果について、従来のミキサ回路と比較しながら説明する。【０１０５】  図７は、本実施の形態３によるミキサ回路の効果を説明するためのＮＦ特性図である。これは、ＲＦトランジスタ１１に２ｍＡのバイアス電流を供給し、ＬＯ信号供給器６０から周波数１ＧＨｚ、振幅１ＶのＬＯ信号を供給し、バイパス電流源４５の電流値ＩｂをＩｂ＝２ｍＡとし、第二、第三のバイパス電流源４６，４７の電流値Ｉｂ／２をＩｂ／２＝１ｍＡとした場合において、第一、第二のＩＦ出力端子３３，３４におけるＮＦ特性をプロットしたものである。ただし、従来のミキサ回路との比較のため、第一のバイパス電流源４５及び第二、第三のバイパス電流源４６，４７を備えない場合のＮＦ特性も示した。【０１０６】  従来の、バイパス電流源を備えないミキサ回路では、第一のバイパス電流源４５及び第二、第三のバイパス電流源４６，４７を備えないため、ＲＦトランジスタ１１に流れるバイアス電流の半分が、第一、第二のＬＯトランジスタ２１，２２のそれぞれに、該ＬＯトランジスタのバイアス電流として供給されていた。これに対して、本実施の形態３のミキサ回路では、図６のように、第一のバイパス電流源４５及び第二、第三のバイパス電流源４６，４７を接続したことにより、ＲＦトランジスタ１１に流れるバイアス電流を小さくすることなく、第一、第二のＬＯトランジスタ２１，２２に流れるバイアス電流を小さくすることができる。すなわち、数４のｇｍＲＦを小さくすることなく、ｇｍＬＯを小さくすることができ、ＮＦ特性を改善することができる。例えば、図７に示すように１ｋＨｚにおけるＮＦを従来に比べ、約１０ｄＢ改善することができる。【０１０７】  以上のように、本実施の形態３によるミキサ回路によれば、電源ＶＤＤとＲＦトランジスタ１１のドレイン端子間の第一のバイパス電流源４５に加えて、第一のＩＦ出力端子３３とグランドＧＮＤ間に第二のバイパス電流源４６を、第二のＩＦ出力端子３４とグランドＧＮＤ間に第三のバイパス電流源４７を、備えたので、ＲＦトランジスタ１１に流れるバイアス電流を小さ���することなく、第一、第二のＬＯトランジスタ２１，２２に流れるバイアス電流を小さくすることができ、低周波におけるＮＦ特性を改善することができる。【０１０８】  なお、本実施の形態３においては、ミキサコア部の基本構成をシングルバランスドミキサとしたが、本発明はミキサコア部の基本構成を限定するものではなく、これは、デュアルゲートミキサなどであってもよい。【０１０９】  また、本実施の形態３は、シングルバランスドミキサをＭＯＳトランジスタによる構成としたが、これに限らず、バイポーラトランジスタ、ＧａＡｓのＭＥＳＦＥＴ等による構成でもよい。【０１１０】  さらに、本実施の形態３では、第一のバイパス電流源４５および第二、第三のバイパス電流源４６，４７の電流値を、それぞれＩｂ＝２ｍＡ，Ｉｂ／２＝１ｍＡとしたが、これは、任意の電流値であってもよい。【０１１１】  （実施の形態４）
図８は、本発明の実施の形態４によるミキサ回路の構成を示す回路図である。
図８に示すように、本実施の形態４によるミキサ回路は、ミキサコア部の基本構成がダブルバランスドミキサで構成されたものであり、電源ＶＤＤとグランドＧＮＤとの間に、ＩＦ信号出力負荷部１３０と、ＬＯ信号処理部１２０と、ＲＦ信号処理部１１０とが縦続接続されてなるダブルバランスドミキサと、ＲＦ信号処理部１１０にＲＦ信号を供給するためのＲＦ信号供給器１５０と、ＬＯ信号処理部１２０にＬＯ信号を供給するためのＬＯ信号供給器１６０と、ＬＯ信号処理部１２０の第一〜第四のＬＯトランジスタ１２１〜１２４とそれぞれ並列に接続され、ＬＯ信号処理部１２０のバイアス電流をバイパスする第一〜第四のバイパス電流源１４１〜１４４と、を備えている。【０１１２】  ＩＦ信号出力負荷部１３０は、一方の端子が電源ＶＤＤに、他方の端子が第一のＩＦ出力端子１３３に接続された第一の負荷抵抗１３１と、一方の端子が電源ＶＤＤに、他方の端子が第二のＩＦ出力端子１３４に接続された第二の負荷抵抗１３２と、を備えている。【０１１３】  ＲＦ信号処理部１１０は、ソース端子がグランドＧＮＤに接地された第一、第二のＲＦトランジスタ１１１，１１２よりなる。【０１１４】  ＬＯ信号処理部１２０は、ソース端子が第一のＲＦトランジスタ１１１のドレイン端子に、ドレイン端子が第一のＩＦ出力端子１３３に接続された第一のＬＯトランジスタ１２１と、ソース端子が第一のＲＦトランジスタ１１１のドレイン端子に、ドレイン端子が第二のＩＦ出力端子１３４に接続された第二のＬＯトランジスタ１２２と、ソース端子が第二のＲＦトランジスタ１１２のドレイン端子に、ドレイン端子が第三のＩＦ出力端子１３３に接続された第三のＬＯトランジスタ１２３と、ソース端子が第二のＲＦトランジスタ１１２のドレイン端子に、ドレイン端子が第四のＩＦ出力端子１３４に接続された第四のＬＯトランジスタ１２４と、を備えている。【０１１５】  第一のバイパス電流源１４１は、第一のＩＦ出力端子１３３と第一のＲＦトランジスタ１１１のドレイン端子との間に第一のＬＯトランジスタ１２１と並列に接続されており、第二のバイパス電流源１４２は、第二のＩＦ出力端子１３４と第一のＲＦトランジスタ１１１のドレイン端子との間に第二のＬＯトランジスタ１２２と並列に接続されている。また、第三のバイパス電流源１４３は、第一のＩＦ出力端子１３３と第二のＲＦトランジスタ１１２のドレイン端子との間に第三のＬＯトランジスタ１２３と並列に接続されており、第四のバイパス電流源１４４は、第二のＩＦ出力端子１３４と第二のＲＦトランジスタ１１２のドレイン端子との間に、第四のＬＯトランジスタ１２４と並列に接続されている。また、これら第一〜第四のバイパス電流源１４１〜１４４は、請求項１０に記述したバイパス電流供給部に含まれるものである。【０１１６】  これら第一〜第四のバイパス電流源１４１〜１４４は、例えば、図２に示すように、バイアス回路４３と電流源トランジスタ４４とを備えたもの、としてもよい。また、定電流源特性を実現する全ての素子、及び回路によりバイパス電流を生成するようにしてもよい。【０１１７】  以上のようにミキサコア部の基本構成がダブルバランスドミキサで構成された本実施の形態４のミキサ回路について、以下、その動作を説明する。【０１１８】  ＲＦ信号供給器１５０から供給されるＲＦ信号は、第一、第二のＲＦトランジスタ１１１，１１２に入力され、電圧信号から電流信号に変換される。【０１１９】  一方、ＬＯ信号供給器１６０から供給される差動のＬＯ信号のうち一方は、第一、第四のＬＯトランジスタ１２１，１２４に入力され、他方は第二、第三のＬＯトランジスタ１２２，１２３に入力される。すると第一、第四のＬＯトランジスタ１２１，１２４、及び第二、第三のＬＯトランジスタ１２２，１２３は、ＬＯ信号の周波数でスイッチ動作を繰り返す。【０１２０】  これらのスイッチ動作している第一、第四のＬＯトランジスタ１２１，１２４、及び第二、第三のＬＯトランジスタ１２２，１２３に電流変換されたＲＦ信号が入力されると、ＲＦ信号とＬＯ信号が乗算される。これにより、ＲＦ信号は周波数変換され、ＩＦ信号となり、第一、第二の負荷抵抗１３１，１３２で電圧変換されることにより、第一、第二のＩＦ出力端子１３３，１３４から電圧のＩＦ信号をとりだすことができる。【０１２１】  この時、バイパス電流源１４１は、第一のＬＯトランジスタ１２１に流れるバイアス電流を小さくし、第一のＬＯトランジスタ１２１から発生するフリッカ雑音を抑制する。同様に、第二〜第四のバイパス電流源１４２〜１４４は、第二〜第四のＬＯトランジスタ１２２〜１２４に流れるバイアス電流を小さくし、第二〜第四のＬＯトランジスタ１２２〜１２４から発生するフリッカ雑音を抑制する。【０１２２】  次に、本実施の形態４のミキサ回路によるフリッカ雑音の抑制効果について、従来のミキサ回路と比較しながら説明する。【０１２３】  図９は、本実施の形態４によるミキサ回路の効果を説明するためのＮＦ特性図である。これは、第一〜第二のＲＦトランジスタ１１１，１１２に１ｍＡのバイアス電流を供給し、ＬＯ信号供給器１６０から周波数１ＧＨｚ、振幅１ＶのＬＯ信号を供給し、第一〜第四のバイパス電流源１４１〜１４４の各々の電流値ＩｂをＩｂ＝１／２ｍＡとした場合において、第一、第二のＩＦ出力端子１３３，１３４におけるＮＦ特性をプロットしたものである。ただし、従来のミキサ回路との比較のため、第一〜第四のバイパス電流源１４１〜１４４を備えない場合のＮＦ特性も示した。【０１２４】  従来の、バイパス電流源を備えないミキサ回路では、ＲＦトランジスタに流れるバイアス電流の半分がそれぞれのＬＯトランジスタのバイアス電流として供給されていた。これに対して、本実施の形態４のミキサ回路では、図８のように、第一〜第四のＬＯトランジスタ１２１〜１２４に第一〜第四のバイパス電流源１４１〜１４４を接続したことにより、第一、第二のＲＦトランジスタ１１１，１１２に流れるバイアス電流を小さくすることなく、第一〜第四のＬＯトランジスタ１２１〜１２４に流れるバイアス電流を小さくすることができる。すなわち、数４のｇｍＲＦを小さくすることなく、ｇｍＬＯを小さくすることができ、ＮＦ特性を改善することができる。例えば、図９に示すように１ｋＨｚにおけるＮＦを従来に比べ、約５ｄＢ改善することができる。【０１２５】  以上のように本実施の形態４によるミキサ回路によれば、第一��ＬＯトランジスタ１２１と並列に第一のバイパス電流源１４１を、第二のＬＯトランジスタ１２２と並列に第二のバイパス電流源１４２を、第三のＬＯトランジスタ１２３と並列に第三のバイパス電流源１４３を、第四のＬＯトランジスタ１２４と並列に第四のバイパス電流源１４４を、それぞれ接続したので、第一、第二のＲＦトランジスタ１１１，１１２に流れるバイアス電流を小さくすることなく、第一〜第四のＬＯトランジスタ１２１〜１２４に流れるバイアス電流を小さくすることができ、低周波におけるＮＦ特性を改善することができる。【０１２６】  なお、本実施の形態４においては、第一〜第四のＬＯトランジスタ１２１〜１２４と並列に第一〜第四のバイパス電流源１４１〜１４４を接続したが、第一、第四のＬＯトランジスタ１２１，１２４と並列にバイパス電流源を接続するようにしても良い。すなわち、図１０に示したように、第一のＩＦ出力端子１３３と第一のＲＦトランジスタ１１１のドレイン端子との間に第一のＬＯトランジスタ１２１と並列に第一のバイパス電流源１４１を接続し、第二のＩＦ出力端子１３４と第二のＲＦトランジスタ１１２のドレイン端子との間に第四のＬＯトランジスタ１２４と並列に第四のバイパス電流源１４４を接続しても、第一、第二のＲＦトランジスタ１１１，１１２に流れるバイアス電流を小さくすることなく、第一〜第四のＬＯトランジスタ１２１〜１２４に流れるバイアス電流を小さくすることができ、低周波におけるＮＦ特性を改善する効果が得られる。例えば、第一、第二のＲＦトランジスタ１１１，１１２に１ｍＡのバイアス電流を供給し、ＬＯ信号供給器１６０から周波数１ＧＨｚ、振幅１ＶのＬＯ信号を供給し、第一、第四のバイパス電流源１４１，１４４の電流値ＩｂをＩｂ＝１ｍＡとした場合、図１１に示すように、１ｋＨｚにおいて、第一、第二のＩＦ出力端子１３３，１３４のＮＦを、従来に比べ約５ｄＢ改善することができる。【０１２７】  また、本実施の形態４においては、ミキサコア部の基本構成をダブルバランスドミキサとしたが、本発明はミキサコア部の基本構成を限定するものではなく、これは、デュアルゲートミキサなどであってもよい。【０１２８】  さらに、本実施の形態４は、ダブルバランスドミキサをＭＯＳトランジスタによる構成としたが、これに限らず、バイポーラトランジスタ、ＧａＡｓのＭＥＳＦＥＴ等による構成でもよい。【０１２９】  （実施の形態５）
図１２は、本発明の実施の形態５によるミキサ回路の構成を示す回路図である。なお、図１２において、図８と同一または相当する部分には同一符号を付して、詳細な説明を省略する。【０１３０】  図１２に示すように、本実施の形態５によるミキサ回路は、第一、第二のＲＦトランジスタ１１１，１１２のみにバイアス電流を追加供給するように、第一のバイパス電流源１４５を、電源ＶＤＤと第一のＲＦトランジスタ１１１のドレイン端子との間に、第二のバイパス電流源１４６を、電源ＶＤＤと第二のＲＦトランジスタ１１２のドレイン端子との間に、それぞれ接続したものである。これら第一、第二のバイパス電流源１４５，１４６は、請求項１２に記述したバイパス電流供給部に含まれるものである。【０１３１】  第一、第二のバイパス電流源１４５，１４６は、例えば、図２に示すように、バイアス回路４３と電流源トランジスタ４４とを備えたもの、としてもよい。また、定電流源特性を実現する全ての素子、及び回路によりバイパス電流を生成するようにしてもよい。【０１３２】  以上のようにミキサコア部の基本構成がダブルバランスドミキサで構成された本実施の形態５のミキサ回路について、以下、その動作を説明する。【０１３３】  ＲＦ信号供給器１５０から供給される差動のＲＦ信号は、第一、第二のＲＦトランジスタ１１１，１１２に入力され、電圧信号から電流信号に変換される。【０１３４】  一方、ＬＯ信号供給器１６０から供給される差動のＬＯ信号のうち一方は、第一、第四の第ＬＯトランジスタ１２１，１２４に入力され、他方は第二、第三のＬＯトランジスタ１２２，１２３に入力される。すると第一、第四のＬＯトランジスタ１２１，１２４、及び第二、第三のＬＯトランジスタ１２２，１２３は、ＬＯ信号の周波数でスイッチ動作を繰り返す。【０１３５】  これらのスイッチ動作している第一、第四のＬＯトランジスタ１２１，１２４、及び第二、第三のＬＯトランジスタ１２２，１２３に電流変換されたＲＦ信号が入力されると、ＲＦ信号とＬＯ信号が乗算される。これにより、ＲＦ信号は周波数変換され、ＩＦ信号となり、第一、第二の負荷抵抗１３１，１３２で電圧変換されることにより、第一、第二のＩＦ出力端子１３３，１３４から電圧のＩＦ信号をとりだすことができる。【０１３６】  この時、第一のバイパス電流源１４５は、第一、第二のＬＯトランジスタ１２１，１２２に流れるバイアス電流を小さくし、第一、第二のＬＯトランジスタ１２１，１２２から発生するフリッカ雑音を抑制する。同様に、第二のバイパス電流源１４６は、第三、第四のＬＯトランジスタ１２３，１２４に流れるバイアス電流を小さくし、第三、第四のＬＯトランジスタ１２３，１２４から発生するフリッカ雑音を抑制する。【０１３７】  次に、本実施の形態５のミキサ回路によるフリッカ雑音の抑制効果について、従来のミキサ回路と比較しながら説明する。【０１３８】  図１３は、本実施の形態５によるミキサ回路の効果を説明するためのＮＦ特性図である。これは、第一、第二のＲＦトランジスタ１１１，１１２に１ｍＡのバイアス電流を供給し、ＬＯ信号供給器１６０から周波数１ＧＨｚ、振幅１ＶのＬＯ信号を供給し、第一、第二のバイパス電流源１４５，１４６の電流値ＩｂをＩｂ＝１ｍＡとした場合において、第一、第二のＩＦ出力端子１３３，１３４におけるＮＦ特性をプロットしたものである。ただし、従来のミキサ回路との比較のため、第一、第二のバイパス電流源１４５，１４６を備えない場合のＮＦ特性も示した。【０１３９】  従来の、バイパス電流源を備えないミキサ回路では、ＲＦトランジスタに流れるバイアス電流の半分がそれぞれのＬＯトランジスタのバイアス電流として供給されていた。これに対して、本実施の形態５のミキサ回路では、図１２のように、電源ＶＤＤと第一、第二のＲＦトランジスタ１１１，１１２との間に第一、第二のバイパス電流源１４５，１４６を接続することにより、第一、第二のＲＦトランジスタ１１１，１１２に流れるバイアス電流を小さくすることなく、第一〜第四のＬＯトランジスタ１２１〜１２４に流れるバイアス電流を小さくすることができる。すなわち、数４のｇｍＲＦを小さくすることなく、ｇｍＬＯを小さくすることができ、ＮＦ特性を改善することができる。例えば、図１３に示すように１ｋＨｚにおけるＮＦを従来に比べ、約４ｄＢ改善することができる。【０１４０】  以上のように、本実施の形態５によるミキサ回路によれば、第一、第二のＲＦトランジスタ１１１，１１２のみにバイアス電流を追加供給するように、第一のバイパス電流源１４５を、電源ＶＤＤと第一のＲＦトランジスタ１１１のドレイン端子間に、第二のバイパス電流源１４６を、電源ＶＤＤと第二のＲＦトランジスタ１１２のドレイン端子間に、それぞれ接続したので、第一、第二のＲＦトランジスタ１１１，１１２に流れるバイアス電流を小さくすることなく、第一〜第四のＬＯトランジスタ１２１〜１２４に流れるバイアス電流を小さくすることができ、低周波におけるＮＦ特性を改善することができる。【０１４１】  なお、本実施の形態５においては、ミキサコア部の基本構成をダブルバランスドミキサとしたが、本発明はミキサコア部の基本構成を限定するものではなく、これは、デュアルゲートミキサなどであってもよい。【０１４２】  また、本実施の形態５は、ダブルバランスドミキサをＭＯＳトランジスタによる構成としたが、これに限らず、バイポーラトランジスタ、ＧａＡｓのＭＥＳＦＥＴ等による構成でもよい。【０１４３】  （実施の形態６）
図１４は、本発明の実施の形態６によるミキサ回路の構成を示す回路図である。なお、図１４において、図１２と同一または相当する部分には同一符号を付して、詳細な説明を省略する。【０１４４】  図１４に示すように、本実施の形態３によるミキサ回路は、実施の形態５によるミキサ回路が第一、第二のＲＦトランジスタ１１１、１１２のみにバイアス電流を追加供給する第一、第二のバイアス電流源１４５、１４６を備えているのに加えて、第一のＩＦ出力端子１３３とグランドＧＮＤとの間に接続され、第一の負荷抵抗１３１のみにバイアス電流を追加供給する第三のバイパス電流源１４７と、第二のＩＦ出力端子１３４とグランドＧＮＤとの間に接続され、第二の負荷抵抗１３２のみにバイアス電流を追加供給する第四のバイパス電流源１４８と、を備えている。これら第一〜第四のバイパス電流源１４５〜１４８は、請求項１３に記述したバイパス電流供給部に含まれるものである。【０１４５】  第三、第四のバイパス電流源１４７，１４８は、例えば、図２に示すように、バイアス回路４３と電流源トランジスタ４４とを備えたもの、としてもよい。また、定電流源特性を実現する全ての素子、及び回路によりバイパス電流を生成するようにしてもよい。【０１４６】  以上のようにミキサコア部の基本構成がダブルバランスドミキサで構成された本実施の形態６のミキサ回路について、以下、その動作を説明する。【０１４７】  ＲＦ信号供給器１５０から供給される差動のＲＦ信号は、第一、第二のＲＦトランジスタ１１１，１１２に入力され、電圧信号から電流信号に変換される。【０１４８】  一方、ＬＯ信号供給器１６０から供給される差動のＬＯ信号のうち一方は、第一、第四のＬＯトランジスタ１２１，１２４に入力され、他方は第二、第三のＬＯトランジスタ１２２，１２３に入力される。すると第一、第四のＬＯトランジスタ１２１，１２４、及び第二、第三のＬＯトランジスタ１２２，１２３は、ＬＯ信号の周波数でスイッチ動作を繰り返す。【０１４９】  これらのスイッチ動作している第一、第四のＬＯトランジスタ１２１，１２４、及び第二、第三のＬＯトランジスタ１２２，１２３に電流変換されたＲＦ信号が入力されると、ＲＦ信号とＬＯ信号が乗算される。これにより、ＲＦ信号は周波数変換され、ＩＦ信号となり、第一、第二の負荷抵抗１３１，１３２で電圧変換されることにより、第一、第二のＩＦ出力端子１３３，１３４から電圧のＩＦ信号をとりだすことができる。【０１５０】  この時、第一のバイパス電流源１４５および第三のバイパス電流源１４７は、第一、第二のＬＯトランジスタ１２１，１２２に流れるバイアス電流を小さくし、第一、第二のＬＯトランジスタ１２１，１２２から発生するフリッカ雑音を抑制する。同様に、第二のバイパス電流源１４６および第四のバイパス電流源１４８は、第三、第四のＬＯトランジスタ１２３，１２４に流れるバイアス電流を小さくし、第三、第四のＬＯトランジスタ１２３，１２４から発生するフリッカ雑音を抑制する。【０１５１】  次に、本実施の形態６のミキサ回路によるフリッカ雑音の抑制効果について、従来のミキサ回路と比較しながら説明する。
図１５は、本実施の形態６によるミキサ回路の効果を説明するためのＮＦ特性図である。これは、第一、第二のＲＦトランジスタ１１１，１１２に１ｍＡのバイアス電流を供給し、ＬＯ信号供給器１６０から周波数１ＧＨｚ、振幅１ＶのＬＯ信号を供給し、第一、第二のバイパス電流源１４５，１４６及び第三、第四のバイパス電流源１４７，１４８の電流値ＩｂをＩｂ＝１ｍＡとした場合において、第一、第二のＩＦ出力端子１３３，１３４におけるＮＦ特性をプロットしたものである。ただし、従来のミキサ回路との比較のため、第一、第二のバイパス電流源１４５，１４６及び第三、第四のバイパス電流源１４７，１４８を備えない場合のＮＦ特性も示した。【０１５２】  従来のバイパス電流源を備えないミキサ回路では、第一、第二のバイパス電流源及び第三、第四のバイパス電流源を備えないため、ＲＦトランジスタに流れるバイアス電流の半分がそれぞれのＬＯトランジスタのバイアス電流として供給されていた。これに対して、本実施の形態６のミキサ回路では、図１４のように、第一、第二のバイパス電流源１４５，１４６及び第三、第四のバイパス電流源１４７，１４８を接続したことにより、第一、第二のＲＦトランジスタ１１１，１１２に流れるバイアス電流を小さくすることなく、第一〜第四のＬＯトランジスタ１２１〜１２４に流れるバイアス電流を小さくすることができる。すなわち、数４のｇｍＲＦを小さくすることなく、ｇｍＬＯを小さくすることができ、ＮＦ特性を改善することができる。例えば、図１５に示すように１ｋＨｚにおけるＮＦを従来に比べ、約５ｄＢ改善することができる。【０１５３】  以上のように、本実施の形態６によるミキサ回路によれば、電源ＶＤＤと第一、第二のＲＦトランジスタ１１１，１１２のドレイン端子間の第一、第二のバイパス電流源１４５，１４６に加えて、第一のＩＦ出力端子１３３とグランドＧＮＤ間に第三のバイパス電流源１４７を、第二のＩＦ出力端子１３４とグランドＧＮＤ間に第四のバイパス電流源１４８を、備えたので、第一、第二のＲＦトランジスタ１１１，１１２に流れるバイアス電流を小さくすることなく、第一〜第四のＬＯトランジスタ１２１〜１２４に流れるバイアス電流を小さくすることができ、低周波におけるＮＦ特性を改善することができる。【０１５４】  なお、本実施の形態６においては、ミキサコア部の基本構成をダブルバランスドミキサとしたが、本発明はミキサコア部の基本構成を限定するものではなく、これは、デュアルゲートミキサなどであってもよい。【０１５５】  また、本実施の形態６は、ダブルバランスドミキサをＭＯＳトランジスタによる構成としたが、これに限らず、バイポーラトランジスタ、ＧａＡｓのＭＥＳＦＥＴ等による構成でもよい。【０１５６】  さらに、本実施の形態６では、第一、第二のバイパス電流源１４５，１４６の電流値と、第三、第四のバイパス電流源１４７，１４８の電流値とを、それぞれＩｂ＝１ｍＡとしたが、これは、任意の電流値であってもよい。
【産業上の利用可能性】
【０１５７】  本発明にかかるミキサ回路は、優れた低周波雑音特性を有し、ダイレクトコンバージョン方式やＬｏｗ−ＩＦ方式などを用いた無線通信システムのダウンコンバートミキサとして有用である。
【図１】
2005053149.tif 000006
【図２】
2005053149.tif 000007
【図３】
2005053149.tif 000008
【図４】
2005053149.tif 000009
【図５】
2005053149.tif 000010
【図６】
2005053149.tif 000011
【図７】
2005053149.tif 000012
【図８】
2005053149.tif 000013
【図９】
2005053149.tif 000014
【図１０】
2005053149.tif 000015
【図１１】
2005053149.tif 000016
【図１２】
2005053149.tif 000017
【図１３】
2005053149.tif 000018
【図１４】
2005053149.tif 000019
【図１５】
2005053149.tif 000020
【図１６】
2005053149.tif 000021
【図１７】
2005053149.tif 000022
【図１８】
2005053149.tif 000023
【図１９】
2005053149.tif 000024
【図２０】
2005053149.tif 000025
【手続補正書】
【提出日】平成18年5月26日(2006.5.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるミキサと、
前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、
前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、
前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上のバイパス電流供給部と、を備えた、
ことを特徴とするミキサ回路。
【請求項２】
請求項１に記載のミキサ回路において、
前記バイパス電流供給部は、前記ＬＯ信号処理部と並列に接続される、
ことを特徴とするミキサ回路。
【請求項３】
請求項１に記載のミキサ回路において、
前記バイパス電流供給部は、前記ＲＦ信号処理部のみにバイアス電流を追加供給する、
ことを特徴とするミキサ回路。
【請求項４】
請求項１に記載のミキサ回路において、
前記バイパス電流供給部は、ＲＦ信号処理部のみにバイアス電流を追加供給する第一のバイパス電流源と、ＩＦ信号出力負荷部のみにバイアス電流を追加供給する第二のバイパス電流源と、を備えた、
ことを特徴とするミキサ回路。
【請求項５】
電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるシングルバランスドミキサと、
前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、
前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、
前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上のバイパス電流供給部とを備え、
前記ＩＦ信号出力負荷部は、一方の端子が電源に、他方の端子が第一のＩＦ出力端子に接続された第一の負荷抵抗と、一方の端子が電源に、他方の端子が第二のＩＦ出力端子に接続された第二の負荷抵抗とを備え、
前記ＲＦ信号処理部は、ソース端子がグランドに接地されたＲＦトランジスタを備え、
前記ＬＯ信号処理部は、ソース端子が前記ＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子に接続された第一のＬＯトランジスタと、ソース端子が前記ＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第二のＬＯトランジスタと、を備えた、
ことを特徴とするミキサ回路。
【請求項６】
請求項５に記載のミキサ回路において、
前記バイパス電流供給部は、
前記第一のＩＦ出力端子と前記ＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続された第一のバイパス電流源と、
前記第二のＩＦ出力端子と前記ＲＦトランジスタのドレイン端子との間に前記第二のＬＯトランジスタと並列に接続された第二のバイパス電流源と、を備えた、
ことを特徴とするミキサ回路。
【請求項７】
請求項５に記載のミキサ回路において、
前記バイパス電流供給部は、電源と前記ＲＦトランジスタのドレイン端子との間に接続された、前記ＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源を備えた、
ことを特徴とするミキサ回路。
【請求項８】
請求項５に記載のミキサ回路において、
前記バイパス電流供給部は、
電源と前記ＲＦトランジスタのドレイン端子との間に接続された、前記ＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、
前記第一のＩＦ出力端子とグランドとの間に接続された、前記第一の負荷抵抗のみにバイアス電流を追加供給する第二のバイパス電流源と、
前記第二のＩＦ出力端子とグランドとの間に接続された、前記第二の負荷抵抗のみにバイアス電流を追加供給する第三のバイパス電流源と、を備えた、
ことを特徴とするミキサ回路。
【請求項９】
電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるダブルバランスドミキサと、
前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、
前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、
前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上の第一のバイパス電流供給部とを備え、
前記ＩＦ信号出力負荷部は、一方の端子が電源に接続され、他方の端子が第一のＩＦ出力端子に接続された第一の負荷抵抗と、一方の端子が電源に接続され、他方の端子が第二のＩＦ出力端子に接続された第二の負荷抵抗とを備え、
前記ＲＦ信号処理部は、ソース端子がグランドに接地された第一のＲＦトランジスタ、及び第二のＲＦトランジスタを備え、
前記ＬＯ信号処理部は、ソース端子が前記第一のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子接続された第一のＬＯトランジスタと、ソース端子が前記第一のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第二のＬＯトランジスタと、ソース端子が前記第二のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子に接続された第三のＬＯトランジスタと、ソース端子が前記第二のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第四のＬＯトランジスタと、を備えた、
ことを特徴とするミキサ回路。
【請求項１０】
請求項９に記載のミキサ回路において、
前記バイパス電流供給部は、
前記第一のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続された第一のバイパス電流源と、
前記第二のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第二のＬＯトランジスタと並列に接続された第二のバイパス電流源と、
前記第一のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第三のＬＯトランジスタと並列に接続された第三のバイパス電流源と、
前記第二のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第四のＬＯトランジスタと並列に接続された第四のバイパス電流源と、を備えた、
ことを特徴とするミキサ回路。
【請求項１１】
請求項９に記載のミキサ回路において、
前記バイパス電流供給部は、
前記第一のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続された第一のバイパス電流源と、
前記第二のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第四のＬＯトランジスタと並列に接続された第二のバイパス電流源と、を備えた、
ことを特徴とするミキサ回路。
【請求項１２】
請求項９に記載のミキサ回路において、
前記バイパス電流供給部は、
電源と前記第一のＲＦトランジスタのドレイン端子との間に接続された、前記第一のＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、
電源と前記第二のＲＦトランジスタのドレイン端子との間に接続された、前記第二のＲＦトランジスタのみにバイアス電流を追加供給する第二のバイパス電流源と、を備えた、
ことを特徴とするミキサ回路。
【請求項１３】
請求項９に記載のミキサ回路において、
前記バイパス電流供給部は、
電源と前記第一のＲＦトランジスタのドレイン端子との間に接続された、前記第一のＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、
電源と前記第二のＲＦトランジスタのドレイン端子との間に接続された、前記第二のＲＦトランジスタのみにバイアス電流を追加供給する第二のバイパス電流源と、
前記第一のＩＦ出力端子とグランドとの間に接続された、前記第一の負荷抵抗のみにバイアス電流を追加供給する第三のバイパス電流源と、
前記第二のＩＦ出力端子とグランドとの間に接続された、前記第二の負荷抵抗のみにバイアス電流を追加供給する第四のバイパス電流源と、を備えた、
ことを特徴とするミキサ回路。
【請求項１４】
請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、
前記第一ないし第四のバイパス電流源は、
バイアス電圧出力端子を有するバイアス回路と、
ゲート端子が前記バイアス電圧出力端子に接続された電流源トランジスタと、を備えた、
ことを特徴とするミキサ回路。
【請求項１５】
請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、
前記ミキサ，前記シングルバランスドミキサ，前記ダブルバランスドミキサは、ＭＯＳトランジスタにより構成される、
ことを特徴とするミキサ回路。
【請求項１６】
請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、
前記ミキサ回路は、ダイレクトコンバージョン方式の受信システム、あるいはＬｏｗ−ＩＦ方式の受信システムに用いられる、
ことを特徴とするミキサ回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、特に低周波の低雑音特性が求められるダイレクトコンバージョン方式やＬｏｗ−ＩＦ方式等を用いた無線通信装置における、受信系のミキサ回路に関するものである。
【背景技術】
【０００２】
無線通信機器の受信方式には、スーパーヘテロダイン方式、ダイレクトコンバージョン方式、Ｌｏｗ−ＩＦ方式等がある。現在、最も主流の受信方式はスーパーへテロダイン方式であるが、近年、ダイレクトコンバージョン方式やＬｏｗ−ＩＦ方式が注目されつつある。
【０００３】
図１６に一般的なダイレクトコンバージョン受信機のブロック図を示す。
ダイレクトコンバージョン受信機は、ＩＦ帯を介さずに、ＲＦ帯からＤＣまで周波数変換を行うものであり、以下のように動作する。アンテナ２０１から入力された高周波信号をバンドパスフィルタ（以下ＢＰＦ）２０２にてフィルタリングし、高周波増幅器（以下ＬＮＡ）２０３により信号増幅を行った高周波信号を、２つの経路に分けてミキサ２０４ａ，２０４ｂに入力する。９０°位相器２０７において、ＰＬＬ２０８からの信号を互いに９０°位相の異なるＬＯ信号とし、このＬＯ信号を用いてミキサ２０４ａ，２０４ｂにて周波数変換する。そして、ミキサ２０４ａ，２０４ｂからの信号を、ローパスフィルタ２０５ａ，２０５ｂを通過させ、ＶＧＡ２０６ａ，２０６ｂにより所望の振幅まで増幅し、出力信号を得る。
【０００４】
ダイレクトコンバージョン方式では、一つのミキサにより、ＲＦ帯からＤＣまでＩＦ帯を介さずに周波数変換を行うため、システム構成が簡単になる。その上、スーパーヘテロダイン方式で問題となるイメージ混信が生じないので、ＢＰＦの数を大幅に削減できる。従って、低コスト化への貢献度が非常に高い。
【０００５】
以上のように、ダイレクトコンバージョン方式は、理想的な受信方式であるが、以下のような問題点がある。
その問題点とは、ベースバンド帯がＤＣであるため、スーパーへテロダイン方式と比べ、フリッカ雑音の影響を非常に受けやすいということである。特に、フリッカ雑音が、バイポーラ等の高周波デバイスと比べ１００倍から１０００倍程度大きいといわれるＭＯＳデバイスを用いた場合には、非常に大きな問題となる（例えば、非特許文献１）。
【０００６】
このことを具体的に示すために、例えば、図１７のようなＬＮＡ２０３とミキサ２０４ａとが縦続接続されてなる系における雑音指数について説明する。
【０００７】
ＬＮＡ２０３単体の利得Ｇｌｎａ、雑音指数ＮＦｌｎａがそれぞれＧｌｎａ＝２０ｄＢ，ＮＦｌｎａ＝５ｄＢ一定、ミキサ２０４ａ単体の雑音指数ＮＦｍｉｘが図１８のように低周波で周波数に逆比例するフリッカ雑音特性（ＮＦｍｉｘ＝１５ｄＢ＠１０ＭＨｚ，ＮＦｍｉｘ＝４５ｄＢ＠１ｋＨｚ）を有している場合、フリスの式から、系全体の雑音指数ＮＦａｌｌは、１０ＭＨｚでＮＦａｌｌ＝５．４ｄＢ、１ｋＨｚでＮＦａｌｌ＝２５ｄＢとなる。つまり、ＩＦ信号周波数が高い場合におけるＮＦａｌｌは、ほぼＮＦｌｎａで決定されるのに対し、ＩＦ信号周波数が低い場合におけるＮＦａｌｌは、ほぼＮＦｍｉｘ−Ｇｌｎａで決定され、ＮＦｍｉｘに強く依存する。
【０００８】
従って、ダイレクトコンバージョン方式やＬｏｗ−ＩＦ方式を用いた受信機では、ミキサの低周波雑音により、システム全体の受信感度が大きく劣化する。
【０００９】
次に、ミキサの低周波雑音特性について、以下、より具体的に説明する。なお、現在主流のミキサとして、シングルバランスドミキサとダブルバランスドミキサとがあるが、動作には大差がないため、シングルバランスドミキサにて両者を代表し、説明する。
【００１０】
図１９に、従来のミキサ回路の回路図を示す。ミキサコア部の基本構成はシングルバランスドミキサである。また、１１はＲＦトランジスタ、２１，２２は第一、第二のＬＯ（ローカル）トランジスタ、３３，３４は第一、第二のＩＦ出力端子、３１，３２は第一、第二の負荷抵抗、５０はＲＦ信号供給器、６０はＬＯ信号供給器、ＶＤＤは電源、ＧＮＤはグランドである。
【００１１】
ここで、通常、ＲＦ信号供給器５０は、アンテナ等であり、例えば、図１６におけるアンテナ２０１、ＢＰＦ２０２、ＬＮＡ２０３に相当する。また、通常、ＬＯ信号供給器６０は、ＰＬＬ等であり、例えば、図１６におけるＰＬＬ２０８、９０°位相器２０７に相当する。
【００１２】
まず、ミキサ回路の基本動作について説明する。
ＲＦ信号供給器５０から供給されるＲＦ信号は、ＲＦトランジスタ１１に入力され、電圧信号から電流信号に変換される。
【００１３】
一方、ＬＯ信号供給器６０から供給される差動のＬＯ信号は、それぞれ第一、第二のＬＯトランジスタ２１，２２に入力され、第一、第二のＬＯトランジスタ２１，２２はＬＯ信号の周波数でスイッチ動作を繰り返す。
【００１４】
これらのスイッチ動作している第一、第二のＬＯトランジスタ２１，２２に電流変換されたＲＦ信号が入力されると、ＲＦ信号とＬＯ信号とが乗算される。これにより、ＲＦ信号は周波数変換され、ＩＦ信号となり、第一、第二の負荷抵抗３１，３２で電圧変換されることにより、第一、第二のＩＦ出力端子３３，３４から電圧のＩＦ信号をとりだすことができる。
【００１５】
次に、従来のミキサ回路における雑音特性について説明する。
図２０は、第一、第二のＩＦ出力端子３３，３４における、ＩＦ周波数に対する第一、第二のＬＯトランジスタ２１，２２のフリッカ雑音の雑音占有率をあらわしたものである。図２０に示すように、１ＭＨｚ以下の周波数では、出力雑音の７０％以上が、第一、第二のＬＯトランジスタ２１，２２のフリッカ雑音となる。従って、低周波における雑音特性を改善するためには、第一、第二のＬＯトランジスタ２１，２２のフリッカ雑音を抑制することが最も効果的である。
【００１６】
なお、図２０の第一、第二のＬＯトランジスタ２１，２２のフリッカ雑音占有率特性、及び、以降に示す雑音指数特性のグラフは、全て標準的なスパイス（Ｓｉｍｕｌａｔｉｏｎ  Ｐｒｏｇｒａｍ  ｗｉｔｈ  Ｉｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ  Ｅｍｐｈａｓｉｓ、ＳＰＩＣＥ）によるシミュレーションの結果である。
【００１７】
次に、従来のミキサ回路における第一、第二のＬＯトランジスタ２１，２２のフリッカ雑音について、より定量的に説明する。
【００１８】
まず、第一、第二のＬＯトランジスタ２１，２２のゲート端子における雑音Ｖｎ2は数１で与えられることが知られている。
【００１９】
【数１】
2005053149.tif 000026
【００２０】
ただし、Ｃｏｘ、Ｗ、Ｌはそれぞれ第一、第二のＬＯトランジスタ２１，２２のゲート酸化膜容量、チャネル幅、チャネル長であり、ｆは周波数、ｋｆはフリッカ係数である。
【００２１】
Ｖｎは第一、第二のＬＯトランジスタ２１，２２のトランスコンダクタンスｇｍＬＯにより電流変換され、さらに第一、第二の負荷抵抗３１，３２により電圧変換されて第一、第二のＩＦ出力端子３３，３４にあらわれる。従って、第一、第二のＩＦ出力端子３３，３４にあらわれる第一、第二のＬＯトランジスタ２１，２２の出力雑音Ｖｎｏ2は数２のようになる。
【００２２】
【数２】
2005053149.tif 000027
【００２３】
ここで、Ｒは第一、第二の負荷抵抗３１，３２の抵抗値、αは定数である。
従って、入力換算雑音Ｖｎｉ2は、出力雑音Ｖｎｏ2を電力利得β・ｇｍＲＦ2・Ｒ2で割ることにより得られ、数３で与えられる。
【００２４】
【数３】
2005053149.tif 000028
【００２５】
ただし、ｇｍＲＦはＲＦトランジスタ１１のトランスコンダクタンス、βは定数である。
【００２６】
さらに、入力換算雑音Ｖｎｉ2を５０Ω系の雑音指数ＮＦで表現すると、数４のようになる。
【００２７】
【数４】
2005053149.tif 000029
【００２８】
ただし、ｋはボルツマン定数、Ｔは絶対温度、γ＝α／βである。
ここで、従来技術として、ミキサ回路の低周波におけるＮＦ特性改善手段には、以下のようなものがある。
【００２９】
第一の従来技術は、第一、第二のＬＯトランジスタ２１，２２のトランジスタサイズを大きくすることである。フリッカ雑音は、数１に示すように第一、第二のＬＯトランジスタ２１，２２のＬＷ積に逆比例する。従って、第一、第二のＬＯトランジスタ２１，２２のトランジスタサイズすなわちＬＷ積を大きくすることにより、数４に従ってＮＦ特性を改善することができる。
【００３０】
第二の従来技術は、ミキサ回路の利得を大きくすることである。そのためには、ＲＦトランジスタ１１のトランスコンダクタンスｇｍＲＦを大きくする必要があり、ＲＦトランジスタ１１のＷ／Ｌ比を大きくすること、あるいは、ＲＦトランジスタ１１のバイアス電流を大きくすることで実現できる。これにより、入力換算雑音を小さくすることができ、その結果、数４に従ってＮＦ特性を改善することができる。
【００３１】
第三の従来技術は、第一、第二の負荷抵抗３１，３２のサイズを最適化することである。低周波における出力雑音が、第一、第二の負荷抵抗３１，３２のフリッカ雑音と抵抗熱雑音とによって支配的な場合、第一、第二の負荷抵抗３１，３２のサイズを調整することにより、抵抗熱雑音とフリッカ雑音との割合を最適化し、低周波におけるＮＦ特性を改善することができる（例えば、特許文献１）。
【特許文献１】特開２００３−１５８４２５号公報（第１−６頁、図１）
【非特許文献１】伊藤信之、「ＲＦ  ＣＭＯＳ回路設計技術」、株式会社トリケップス、２００２年６月、Ｐ．９−２３
【発明の開示】
【発明が解決しようとする課題】
【００３２】
しかしながら、上記従来技術におけるミキサ回路の低周波雑音特性改善手法には、それぞれ、以下のような問題がある。
第一の従来技術に関しては、ＬＷ積を大きくすると、第一、第二のＬＯトランジスタ２１，２２が完全なスイッチ動作をできなくなるため、利得が低減する。また、第一、第二のＬＯトランジスタ２１，２２の寄生容量が大きくなるためＲＦ，ＬＯの各信号の周波数特性が劣化する。従って、ＬＷ積をあまり大きな値にすることはできない。
【００３３】
第二の従来技術に関しては、ＲＦトランジスタ１１のＷ／Ｌ比を大きくすると、歪特性やＲＦ信号の周波数特性が劣化する。従って、Ｗ／Ｌ比をあまり大きな値にすることはできない。
【００３４】
また、バイアス電流については、図１９の回路構成から明らかなように、ＲＦトランジスタ１１のバイアス電流の半分が第一、第二のＬＯトランジスタ２１，２２のバイアス電流となるので、バイアス電流を大きくすることによりｇｍＲＦを大きくしても、それに比例してｇｍＬＯも大きくなるため、結局ＮＦを小さくすることはできない。
【００３５】
第三の従来技術に関しては、低周波雑音特性に優れたバイポーラ等の高周波デバイスを用いた場合にはある程度有効であるが、ＭＯＳデバイスを用いた場合には第一、第二のＬＯトランジスタ２１，２２のフリッカ雑音の割合が大きく、あまり有効でない。また、第一、第二の負荷抵抗３１，３２のサイズを非常に大きくする必要があり、回路面積、ＩＦ信号の周波数特性等にも問題がある。
【００３６】
以上のように、従来のミキサ回路では、低周波雑音を効果的に低減させる方法がなく、特にダイレクトコンバージョン方式やＬｏｗ−ＩＦ方式を用いた受信システムにおいて、良好な受信感度が得られないという問題があった。
【００３７】
本発明は、上記のような従来の問題点を解決するためになされたもので、低周波雑音特性に優れたミキサ回路を提供するものである。
【課題を解決するための手段】
【００３８】
上記従来の課題を解決するために、本発明の請求項１にかかるミキサ回路は、電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるミキサと、前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上のバイパス電流供給部と、を備えたことを特徴とする。
【００３９】
本発明の請求項２にかかるミキサ回路は、請求項１に記載のミキサ回路において、前記バイパス電流供給部は、前記ＬＯ信号処理部と並列に接続される、ことを特徴とする。
【００４０】
本発明の請求項３にかかるミキサ回路は、請求項１に記載のミキサ回路において、前記バイパス電流供給部は、前記ＲＦ信号処理部のみにバイアス電流を追加供給する、ことを特徴とする。
【００４１】
本発明の請求項４にかかるミキサ回路は、請求項１に記載のミキサ回路において、前記バイパス電流供給部は、ＲＦ信号処理部のみにバイアス電流を追加供給する第一のバイパス電流源と、ＩＦ信号出力負荷部のみにバイアス電流を追加供給する第二のバイパス電流源と、を備えたことを特徴とする。
【００４２】
本発明の請求項５にかかるミキサ回路は、電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるシングルバランスドミキサと、前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上のバイパス電流供給部とを備え、前記ＩＦ信号出力負荷部は、一方の端子が電源に、他方の端子が第一のＩＦ出力端子に接続された第一の負荷抵抗と、一方の端子が電源に、他方の端子が第二のＩＦ出力端子に接続された第二の負荷抵抗とを備え、前記ＲＦ信号処理部は、ソース端子がグランドに接地されたＲＦトランジスタを備え、前記ＬＯ信号処理部は、ソース端子が前記ＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子に接続された第一のＬＯトランジスタと、ソース端子が前記ＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第二のＬＯトランジスタと、を備えたことを特徴とする。
【００４３】
本発明の請求項６にかかるミキサ回路は、請求項５に記載のミキサ回路において、前記バイパス電流供給部は、前記第一のＩＦ出力端子と前記ＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続された第一のバイパス電流源と、前記第二のＩＦ出力端子と前記ＲＦトランジスタのドレイン端子との間に前記第二のＬＯトランジスタと並列に接続された第二のバイパス電流源と、を備えたことを特徴とする。
【００４４】
本発明の請求項７にかかるミキサ回路は、請求項５に記載のミキサ回路において、前記バイパス電流供給部は、電源と前記ＲＦトランジスタのドレイン端子との間に接続された、前記ＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源を、備えたことを特徴とする。
【００４５】
本発明の請求項８にかかるミキサ回路は、請求項５に記載のミキサ回路において、前記バイパス電流供給部は、電源と前記ＲＦトランジスタのドレイン端子との間に接続された、前記ＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、前記第一のＩＦ出力端子とグランドとの間に接続された、前記第一の負荷抵抗のみにバイアス電流を追加供給する第二のバイパス電流源と、前記第二のＩＦ出力端子とグランドとの間に接続された、前記第二の負荷抵抗のみにバイアス電流を追加供給する第三のバイパス電流源と、を備えたことを特徴とする。
【００４６】
本発明の請求項９にかかるミキサ回路は、電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるダブルバランスドミキサと、前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上の第一のバイパス電流供給部とを備え、前記ＩＦ信号出力負荷部は、一方の端子が電源に接続され、他方の端子が第一のＩＦ出力端子に接続された第一の負荷抵抗と、一方の端子が電源に接続され、他方の端子が第二のＩＦ出力端子に接続された第二の負荷抵抗とを備え、前記ＲＦ信号処理部は、ソース端子がグランドに接地された第一のＲＦトランジスタ、及び第二のＲＦトランジスタを備え、前記ＬＯ信号処理部は、ソース端子が前記第一のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子に接続された第一のＬＯトランジスタと、ソース端子が前記第一のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第二のＬＯトランジスタと、ソース端子が前記第二のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子に接続された第三のＬＯトランジスタと、ソース端子が前記第二のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第四のＬＯトランジスタと、を備えたことを特徴とする。
【００４７】
本発明の請求項１０にかかるミキサ回路は、請求項９に記載のミキサ回路において、前記バイパス電流供給部は、前記第一のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続された第一のバイパス電流源と、前記第二のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第二のＬＯトランジスタと並列に接続された第二のバイパス電流源と、前記第一のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第三のＬＯトランジスタと並列に接続された第三のバイパス電流源と、前記第二のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第四のＬＯトランジスタと並列に接続された第四のバイパス電流源と、を備えたことを特徴とする。
【００４８】
本発明の請求項１１にかかるミキサ回路は、請求項９に記載のミキサ回路において、前記バイパス電流供給部は、前記第一のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続される第一のバイパス電流源と、前記第二のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第四のＬＯトランジスタと並列に接続される第二のバイパス電流源と、を備えたことを特徴とする。
【００４９】
本発明の請求項１２にかかるミキサ回路は、請求項９に記載のミキサ回路において、前記バイパス電流供給部は、電源と前記第一のＲＦトランジスタのドレイン端子との間に接続された、前記第一のＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、電源と前記第二のＲＦトランジスタのドレイン端子との間に接続された、前記第二のＲＦトランジスタのみにバイアス電流を追加供給する第二のバイパス電流源と、を備えたことを特徴とする。
【００５０】
本発明の請求項１３にかかるミキサ回路は、請求項９に記載のミキサ回路において、前記バイパス電流供給部は、電源と前記第一のＲＦトランジスタのドレイン端子との間に接続された、前記第一のＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、電源と前記第二のＲＦトランジスタのドレイン端子との間に接続された、前記第二のＲＦトランジスタのみにバイアス電流を追加供給する第二のバイパス電流源と、前記第一のＩＦ出力端子とグランドとの間に接続された、前記第一の負荷抵抗のみにバイアス電流を追加供給する第三のバイパス電流源と、前記第二のＩＦ出力端子とグランドとの間に接続された、前記第二の負荷抵抗のみにバイアス電流を追加供給する第四のバイパス電流源と、を備えたことを特徴とする。
【００５１】
本発明の請求項１４にかかるミキサ回路は、請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、前記第一ないし第四のバイパス電流源は、バイアス電圧出力端子を有するバイアス回路と、ゲート端子が前記バイアス電圧出力端子に接続された電流源トランジスタと、を備えたことを特徴とする。
【００５２】
本発明の請求項１５にかかるミキサ回路は、請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、前記ミキサ，前記シングルバランスドミキサ，前記ダブルバランスドミキサは、ＭＯＳトランジスタにより構成される、ことを特徴とする。
【００５３】
本発明の請求項１６にかかるミキサ回路は、請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、前記ミキサ回路は、ダイレクトコンバージョン方式の受信システム、あるいはＬｏｗ−ＩＦ方式の受信システムに用いられる、ことを特徴とする。
【発明の効果】
【００５４】
本発明の請求項１にかかるミキサ回路によれば、電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるミキサと、前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上のバイパス電流供給部と、を備えたものとしたので、利得を低減させることなく、ＬＯ信号処理部から発生するフリッカ雑音を低減することにより、低周波における雑音特性を改善することができる。
【００５５】
本発明の請求項２にかかるミキサ回路によれば、請求項１に記載のミキサ回路において、前記バイパス電流供給部は、前記ＬＯ信号処理部と並列に接続されるものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。
【００５６】
本発明の請求項３にかかるミキサ回路によれば、請求項１に記載のミキサ回路において、前記バイパス電流供給部は、前記ＲＦ信号処理部のみにバイアス電流を追加供給するものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。
【００５７】
本発明の請求項４にかかるミキサ回路によれば、請求項１に記載のミキサ回路において、前記バイパス電流供給部は、ＲＦ信号処理部のみにバイアス電流を追加供給する第一のバイパス電流源と、ＩＦ信号出力負荷部のみにバイアス電流を追加供給する第二のバイパス電流源と、を備えたものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。
【００５８】
本発明の請求項５にかかるミキサ回路によれば、電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるシングルバランスドミキサと、前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上のバイパス電流供給部とを備え、前記ＩＦ信号出力負荷部は、一方の端子が電源に、他方の端子が第一のＩＦ出力端子に接続された第一の負荷抵抗と、一方の端子が電源に、他方の端子が第二のＩＦ出力端子に接続された第二の負荷抵抗とを備え、前記ＲＦ信号処理部は、ソース端子がグランドに接地されたＲＦトランジスタを備え、前記ＬＯ信号処理部は、ソース端子が前記ＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子に接続された第一のＬＯトランジスタと、ソース端子が前記ＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第二のＬＯトランジスタと、を備えたものとしたので、利得を低減させることなく、ＬＯ信号処理部から発生するフリッカ雑音を低減することにより、低周波における雑音特性を改善することができる。
【００５９】
本発明の請求項６にかかるミキサ回路によれば、請求項５に記載のミキサ回路において、前記バイパス電流供給部は、前記第一のＩＦ出力端子と前記ＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続された第一のバイパス電流源と、前記第二のＩＦ出力端子と前記ＲＦトランジスタのドレイン端子との間に前記第二のＬＯトランジスタと並列に接続された第二のバイパス電流源と、を備えたものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。
【００６０】
本発明の請求項７にかかるミキサ回路によれば、請求項５に記載のミキサ回路において、前記バイパス電流供給部は、電源と前記ＲＦトランジスタのドレイン端子との間に接続された、前記ＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源を、備えたものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。
【００６１】
本発明の請求項８にかかるミキサ回路によれば、請求項５に記載のミキサ回路において、前記バイパス電流供給部は、電源と前記ＲＦトランジスタのドレイン端子との間に接続された、前記ＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、前記第一のＩＦ出力端子とグランドとの間に接続された、前記第一の負荷抵抗のみにバイアス電流を追加供給する第二のバイパス電流源と、前記第二のＩＦ出力端子とグランドとの間に接続された、前記第二の負荷抵抗のみにバイアス電流を追加供給する第三のバイパス電流源と、を備えたものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。
【００６２】
本発明の請求項９にかかるミキサ回路によれば、電源とグランドとの間に、ＩＦ信号出力負荷部と、ＬＯ信号処理部と、ＲＦ信号処理部とが縦続接続されてなるダブルバランスドミキサと、前記ＲＦ信号処理部にＲＦ信号を供給するためのＲＦ信号供給器と、前記ＬＯ信号処理部にＬＯ信号を供給するためのＬＯ信号供給器と、前記ＬＯ信号処理部のバイアス電流をバイパスする、少なくとも１つ以上の第一のバイパス電流供給部とを備え、前記ＩＦ信号出力負荷部は、一方の端子が電源に接続され、他方の端子が第一のＩＦ出力端子に接続され第一の負荷抵抗と、一方の端子が電源に接続され、他方の端子が第二のＩＦ出力端子に接続され第二の負荷抵抗とを備え、前記ＲＦ信号処理部は、ソース端子がグランドに接地された第一のＲＦトランジスタ、及び第二のＲＦトランジスタを備え、前記ＬＯ信号処理部は、ソース端子が前記第一のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子に接続された第一のＬＯトランジスタと、ソース端子が前記第一のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第二のＬＯトランジスタと、ソース端子が前記第二のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第一のＩＦ出力端子に接続された第三のＬＯトランジスタと、ソース端子が前記第二のＲＦトランジスタのドレイン端子に、ドレイン端子が前記第二のＩＦ出力端子に接続された第四のＬＯトランジスタと、を備えたものとしたので、利得を低減させることなく、ＬＯ信号処理部から発生するフリッカ雑音を低減することにより、低周波における雑音特性を改善することができる。
【００６３】
本発明の請求項１０にかかるミキサ回路によれば、請求項９に記載のミキサ回路において、前記バイパス電流供給部は、前記第一のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続された第一のバイパス電流源と、前記第二のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第二のＬＯトランジスタと並列に接続された第二のバイパス電流源と、前記第一のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第三のＬＯトランジスタと並列に接続された第三のバイパス電流源と、前記第二のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第四のＬＯトランジスタと並列に接続された第四のバイパス電流源と、を備えたものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。
【００６４】
本発明の請求項１１にかかるミキサ回路によれば、請求項９に記載のミキサ回路において、前記バイパス電流供給部は、前記第一のＩＦ出力端子と前記第一のＲＦトランジスタのドレイン端子との間に前記第一のＬＯトランジスタと並列に接続された第一のバイパス電流源と、前記第二のＩＦ出力端子と前記第二のＲＦトランジスタのドレイン端子との間に前記第四のＬＯトランジスタと並列に接続された第二のバイパス電流源と、を備えたものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。
【００６５】
本発明の請求項１２にかかるミキサ回路によれば、請求項９に記載のミキサ回路において、前記バイパス電流供給部は、電源と前記第一のＲＦトランジスタのドレイン端子との間に接続された、前記第一のＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、電源と前記第二のＲＦトランジスタのドレイン端子との間に接続された、前記第二のＲＦトランジスタのみにバイアス電流を追加供給する第二のバイパス電流源と、を備えたものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。
【００６６】
本発明の請求項１３にかかるミキサ回路によれば、請求項９に記載のミキサ回路において、前記バイパス電流供給部は、電源と前記第一のＲＦトランジスタのドレイン端子との間に接続された、前記第一のＲＦトランジスタのみにバイアス電流を追加供給する第一のバイパス電流源と、電源と前記第二のＲＦトランジスタのドレイン端子との間に接続された、前記第二のＲＦトランジスタのみにバイアス電流を追加供給する第二のバイパス電流源と、前記第一のＩＦ出力端子とグランドとの間に接続された、前記第一の負荷抵抗のみにバイアス電流を追加供給する第三のバイパス電流源と、前記第二のＩＦ出力端子とグランドとの間に接続された、前記第二の負荷抵抗のみにバイアス電流を追加供給する第四のバイパス電流源と、を備えたものとしたので、ＲＦ信号処理部のバイアス電流を小さくすることなく、ＬＯ信号処理部のバイアス電流を小さくすることができ、その結果、ＮＦを小さくすることができる。
【００６７】
本発明の請求項１４にかかるミキサ回路によれば、請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、前記第一ないし第四のバイパス電流源は、バイアス電圧出力端子を有するバイアス回路と、ゲート端子が前記バイアス電圧出力端子に接続された電流源トランジスタと、を備えたものとしたので、バイアス電流を生成することができる。
【００６８】
本発明の請求項１５にかかるミキサ回路によれば、請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、前記ミキサ，前記シングルバランスドミキサ，前記ダブルバランスドミキサは、ＭＯＳトランジスタにより構成されるもの、としたので、ＭＯＳトランジスタを用い、低周波雑音特性の良好なミキサ回路を得ることができる。
【００６９】
本発明の請求項１６にかかるミキサ回路によれば、請求項１、請求項５、請求項９のいずれかに記載のミキサ回路において、前記ミキサ回路は、ダイレクトコンバージョン方式の受信システム、あるいはＬｏｗ−ＩＦ方式の受信システムに用いられるものとしたので、低周波雑音特性の良好な、ダイレクトコンバージョン方式の受信システムや、Ｌｏｗ−ＩＦ方式の受信システムを得ることができる。
【発明を実施するための最良の形態】
【００７０】
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１は、本発明の実施の形態１によるミキサ回路の構成を示す回路図である。
【００７１】
図１に示すように、本実施の形態１によるミキサ回路は、ミキサコア部の基本構成がシングルバランスドミキサで構成されたものであり、電源ＶＤＤとグランドＧＮＤとの間に、ＩＦ信号出力負荷部３０と、ＬＯ信号処理部２０と、ＲＦ信号処理部１０とが縦続接続されてなるシングルバランスドミキサと、ＲＦ信号処理部１０にＲＦ信号を供給するためのＲＦ信号供給器５０と、ＬＯ信号処理部２０にＬＯ信号を供給するためのＬＯ信号供給器６０と、ＬＯ信号処理部２０と並列に接続され、ＬＯ信号処理部２０のバイアス電流をバイパスする第一、第二のバイパス電流源４１，４２と、を備えている。
【００７２】
ＩＦ信号出力負荷部３０は、一方の端子が電源ＶＤＤに、他方の端子が第一のＩＦ出力端子３３に接続される第一の負荷抵抗３１と、一方の端子が電源ＶＤＤに、他方の端子が第二のＩＦ出力端子３４に接続される第二の負荷抵抗３２と、を備えている。
【００７３】
ＲＦ信号処理部１０は、ソース端子がグランドＧＮＤに接地されたＲＦトランジスタ１１よりなる。
【００７４】
ＬＯ信号処理部２０は、ソース端子がＲＦトランジスタ１１のドレイン端子に、ドレイン端子が第一のＩＦ出力端子３３に接続された第一のＬＯトランジスタ２１と、ソース端子がＲＦトランジスタ１１のドレイン端子に、ドレイン端子が第二のＩＦ出力端子３４に接続された第二のＬＯトランジスタ２２と、を備えている。
【００７５】
第一のバイパス電流源４１は、第一のＩＦ出力端子３３とＲＦトランジスタ１１のドレイン端子との間に第一のＬＯトランジスタ２１と並列に接続されており、第二のバイパス電流源４２は、第二のＩＦ出力端子３４とＲＦトランジスタ１１のドレイン端子との間に第二のＬＯトランジスタ２２と並列に接続されている。これら第一、第二のバイパス電流源４１，４２は、例えば、図２に示すように、バイアス回路４３と電流源トランジスタ４４とを備えたもの、とすることができる。これら第一、第二のバイパス電流源４１，４２は、請求項６に記述したバイパス電流供給部に含まれるものである。
【００７６】
なお、本実施の形態１は、第一、第二のバイパス電流源４１，４２の構成を限定するものではなく、定電流源特性を実現する全ての素子、及び回路によりバイパス電流を生成するようにしてもよい。
【００７７】
以上のようにミキサコア部の基本構成がシングルバランスドミキサとされる本実施の形態１のミキサ回路について、以下、その動作を説明する。
【００７８】
ＲＦ信号供給器５０から供給されるＲＦ信号は、ＲＦトランジスタ１１に入力され、電圧信号から電流信号に変換される。
【００７９】
一方、ＬＯ信号供給器６０から供給される差動のＬＯ信号は、それぞれ第一、第二のＬＯトランジスタ２１，２２に入力され、第一、第二のＬＯトランジスタ２１，２２はＬＯ信号の周波数でスイッチ動作を繰り返す。
【００８０】
これらのスイッチ動作している第一、第二のＬＯトランジスタ２１，２２に、電流変換されたＲＦ信号が入力されると、ＲＦ信号とＬＯ信号とが乗算される。これにより、ＲＦ信号は周波数変換され、ＩＦ信号となり、このＩＦ信号を第一、第二の負荷抵抗３１，３２によって電圧変換することにより、第一、第二のＩＦ出力端子３３，３４から電圧のＩＦ信号をとりだすことができる。
【００８１】
この時、第一のバイパス電流源４１は、第一のＬＯトランジスタ２１に流れるバイアス電流を小さくし、第一のＬＯトランジスタ２１から発生するフリッカ雑音を抑制する。同様に、第二のバイパス電流源４２は、第二のＬＯトランジスタ２２に流れるバイアス電流を小さくし、第二のＬＯトランジスタ２２から発生するフリッカ雑音を抑制する。
【００８２】
次に、本実施の形態１のミキサ回路によるフリッカ雑音の抑制効果について、従来のミキサ回路と比較しながら説明する。
【００８３】
図３は、本実施の形態１によるミキサ回路の効果を説明するためのＮＦ特性図である。これは、ＲＦトランジスタ１１に２ｍＡのバイアス電流を供給し、ＬＯ信号供給器６０から周波数１ＧＨｚ、振幅１ＶのＬＯ信号を供給し、第一、第二のバイパス電流源４１，４２それぞれの電流値ＩｂをＩｂ＝１ｍＡとした場合において、第一、第二のＩＦ出力端子３３，３４におけるＮＦ特性をプロットしたものである。ただし、従来のミキサ回路との比較のため、第一、第二のバイパス電流源４１，４２を備えない場合のＮＦ特性も示した。
【００８４】
従来の、バイパス電流源を備えないミキサ回路では、ＲＦトランジスタ１１に流れるバイアス電流の半分が、第一、第二のＬＯトランジスタ２１，２２のそれぞれに、該ＬＯトランジスタのバイアス電流として供給されていた。これに対して、本実施の形態１のミキサ回路では、図１のように、第一、第二のＬＯトランジスタ２１，２２に第一、第二のバイパス電流源４１，４２を接続したことにより、ＲＦトランジスタ１１に流れるバイアス電流を小さくすることなく、第一、第二のＬＯトランジスタ２１，２２に流れるバイアス電流を小さくすることができる。すなわち、数４のｇｍＲＦを小さくすることなく、ｇｍＬＯを小さくすることができ、ＮＦ特性を改善することができる。例えば、図３に示すように、１ｋＨｚにおけるＮＦを、従来に比べ約１０ｄＢ改善することができる。
【００８５】
以上のように、本実施の形態１によるミキサ回路によれば、第一のＬＯトランジスタ２１と並列に第一のバイパス電流源４１を、第二のＬＯトランジスタ２２と並列に第二のバイパス電流源４２を、それぞれ接続したので、ＲＦトランジスタ１１に流れるバイアス電流を小さくすることなく、第一、第二のＬＯトランジスタ２１，２２に流れるバイアス電流を小さくすることができ、低周波におけるＮＦ特性を改善することができる。
【００８６】
なお、本実施の形態１においては、ミキサコア部の基本構成をシングルバランスドミキサとしたが、本発明はミキサコア部の基本構成を限定するものではなく、これは、デュアルゲートミキサなどであってもよい。
【００８７】
また、本実施の形態１は、シングルバランスドミキサをＭＯＳトランジスタによる構成としたが、これに限らず、バイポーラトランジスタ、ＧａＡｓのＭＥＳＦＥＴ等による構成でもよい。
【００８８】
（実施の形態２）
図４は、本発明の実施の形態２によるミキサ回路の構成を示す回路図である。なお、図４において、図１と同一または相当する部分には同一符号を付して、詳細な説明を省略する。
【００８９】
図４に示すように、本実施の形態２によるミキサ回路は、ＲＦトランジスタ１１のみにバイアス電流を追加供給するように、第一のバイパス電流源４５を、電源ＶＤＤとＲＦトランジスタ１１のドレイン端子との間に接続したものである。この第一のバイパス電流源４５は、請求項７に記述したバイパス電流供給部に含まれるものである。
【００９０】
第一のバイパス電流源４５は、例えば、図２に示すように、バイアス回路４３と電流源トランジスタ４４とを備えたもの、としてもよい。また、定電流源特性を実現する全ての素子、及び回路によりバイパス電流を生成するようにしてもよい。
【００９１】
以上のようにミキサコア部の基本構成がシングルバランスドミキサで構成された本実施の形態２のミキサ回路について、以下、その動作を説明する。
【００９２】
ＲＦ信号供給器５０から供給されるＲＦ信号は、ＲＦトランジスタ１１に入力され、電圧信号から電流信号に変換される。
【００９３】
一方、ＬＯ信号供給器６０から供給される差動のＬＯ信号は、それぞれ第一、第二のＬＯトランジスタ２１，２２に入力され、第一、第二のＬＯトランジスタ２１，２２はＬＯ信号の周波数でスイッチ動作を繰り返す。
【００９４】
これらのスイッチ動作している第一、第二のＬＯトランジスタ２１，２２に電流変換されたＲＦ信号が入力されると、ＲＦ信号とＬＯ信号とが乗算される。これにより、ＲＦ信号は周波数変換され、ＩＦ信号となり、第一、第二の負荷抵抗３１，３２で電圧変換されることにより、第一、第二のＩＦ出力端子３３，３４から電圧のＩＦ信号をとりだすことができる。
【００９５】
この時、バイパス電流源４５は、第一、第二のＬＯトランジスタ２１，２２に流れるバイアス電流を小さくし、第一、第二のＬＯトランジスタ２１，２２から発生するフリッカ雑音を抑制する。
【００９６】
次に、本実施の形態２のミキサ回路によるフリッカ雑音の抑制効果について、従来のミキサ回路と比較しながら説明する。
図５は、本実施の形態２によるミキサ回路の効果を説明するためのＮＦ特性図である。これは、ＲＦトランジスタ１１に２ｍＡのバイアス電流を供給し、ＬＯ信号供給器６０から周波数１ＧＨｚ、振幅１ＶのＬＯ信号を供給し、第一のバイパス電流源４５の電流値ＩｂをＩｂ＝２ｍＡとした場合において、第一、第二のＩＦ出力端子３３，３４におけるＮＦ特性をプロットしたものである。ただし、従来のミキサ回路との比較のため、第一のバイパス電流源４５を備えない場合のＮＦ特性も示した。
【００９７】
従来の、バイパス電流源を備えないミキサ回路では、ＲＦトランジスタ１１に流れるバイアス電流の半分が、第一、第二のＬＯトランジスタ２１，２２のそれぞれに、該ＬＯトランジスタのバイアス電流として供給されていた。これに対して、本実施の形態２のミキサ回路では、図４のように、電源ＶＤＤとＲＦトランジスタ１１との間に第一のバイパス電流源４５を接続することにより、ＲＦトランジスタ１１に流れるバイアス電流を小さくすることなく、第一、第二のＬＯトランジスタ２１，２２に流れるバイアス電流を小さくすることができる。すなわち、数４のｇｍＲＦを小さくすることなく、ｇｍＬＯを小さくすることができ、ＮＦ特性を改善することができる。例えば、図５に示すように１ｋＨｚにおけるＮＦを、従来に比べ約５ｄＢ改善することができる。
【００９８】
以上のように、本実施の形態２によるミキサ回路によれば、ＲＦトランジスタ１１のみにバイアス電流を追加供給するように、第一のバイパス電流源４５を、電源ＶＤＤとＲＦトランジスタ１１のドレイン端子間に接続したので、ＲＦトランジスタ１１に流れるバイアス電流を小さくすることなく、第一、第二のＬＯトランジスタ２１，２２に流れるバイアス電流を小さくすることができ、低周波におけるＮＦ特性を改善することができる。
【００９９】
なお、本実施の形態２においては、ミキサコア部の基本構成をシングルバランスドミキサとしたが、本発明はミキサコア部の基本構成を限定するものではなく、これは、デュアルゲートミキサなどであってもよい。
【０１００】
また、本実施の形態２は、シングルバランスドミキサをＭＯＳトランジスタによる構成としたが、これに限らず、バイポーラトランジスタ、ＧａＡｓのＭＥＳＦＥＴ等による構成でもよい。
【０１０１】
（実施の形態３）
図６は、本発明の実施の形態３によるミキサ回路の構成を示す回路図である。なお、図６において、図４と同一または相当する部分には同一符号を付して、詳細な説明を省略する。
【０１０２】
図６に示すように、本実施の形態３によるミキサ回路は、実施の形態２によるミキサ回路が、ＲＦトランジスタ１１のみにバイアス電流を追加供給する第一のバイパス電流源４５を備えているのに加えて、さらに、第一のＩＦ出力端子３３とグランドＧＮＤとの間に接続され、第一の負荷抵抗３１のみにバイアス電流を追加供給する第二のバイパス電流源４６と、第二のＩＦ出力端子３４とグランドＧＮＤとの間に接続され、第二の負荷抵抗３２のみにバイアス電流を追加供給する第三のバイパス電流源４７と、を備えている。これら第一〜第三のバイパス電流源４５〜４７は、請求項８に記述したバイパス電流供給部に含まれるものである。
【０１０３】
第二、第三のバイパス電流源４６，４７は、例えば、図２に示すように、バイアス回路４３と電流源トランジスタ４４とを備えたもの、としてもよい。また、定電流源特性を実現する全ての素子、及び回路によりバイパス電流を生成するようにしてもよい。
【０１０４】
以上のようにミキサコア部の基本構成がシングルバランスドミキサで構成された本実施の形態３のミキサ回路について、以下、その動作を説明する。
ＲＦ信号供給器５０から供給されるＲＦ信号は、ＲＦトランジスタ１１に入力され、電圧信号から電流信号に変換される。
【０１０５】
一方、ＬＯ信号供給器６０から供給される差動のＬＯ信号は、それぞれ第一、第二のＬＯトランジスタ２１，２２に入力され、第一、第二のＬＯトランジスタ２１，２２はＬＯ信号の周波数でスイッチ動作を繰り返す。
【０１０６】
これらのスイッチ動作している第一、第二のＬＯトランジスタ２１，２２に電流変換されたＲＦ信号が入力されると、ＲＦ信号とＬＯ信号とが乗算される。これにより、ＲＦ信号は周波数変換され、ＩＦ信号となり、第一、第二の負荷抵抗３１，３２で電圧変換されることにより、第一、第二のＩＦ出力端子３３，３４から電圧のＩＦ信号をとりだすことができる。
【０１０７】
この時、第一のバイパス電流源４５及び、第二、第三のバイパス電流源４６，４７は、第一、第二のＬＯトランジスタ２１，２２に流れるバイアス電流を小さくし、第一、第二のＬＯトランジスタ２１，２２から発生するフリッカ雑音を抑制する。
【０１０８】
次に、本実施の形態３のミキサ回路によるフリッカ雑音の抑制効果について、従来のミキサ回路と比較しながら説明する。
【０１０９】
図７は、本実施の形態３によるミキサ回路の効果を説明するためのＮＦ特性図である。これは、ＲＦトランジスタ１１に２ｍＡのバイアス電流を供給し、ＬＯ信号供給器６０から周波数１ＧＨｚ、振幅１ＶのＬＯ信号を供給し、バイパス電流源４５の電流値ＩｂをＩｂ＝２ｍＡとし、第二、第三のバイパス電流源４６，４７の電流値Ｉｂ／２をＩｂ／２＝１ｍＡとした場合において、第一、第二のＩＦ出力端子３３，３４におけるＮＦ特性をプロットしたものである。ただし、従来のミキサ回路との比較のため、第一のバイパス電流源４５及び第二、第三のバイパス電流源４６，４７を備えない場合のＮＦ特性も示した。
【０１１０】
従来の、バイパス電流源を備えないミキサ回路では、第一のバイパス電流源４５及び第二、第三のバイパス電流源４６，４７を備えないため、ＲＦトランジスタ１１に流れるバイアス電流の半分が、第一、第二のＬＯトランジスタ２１，２２のそれぞれに、該ＬＯトランジスタのバイアス電流として供給されていた。これに対して、本実施の形態３のミキサ回路では、図６のように、第一のバイパス電流源４５及び第二、第三のバイパス電流源４６，４７を接続したことにより、ＲＦトランジスタ１１に流れるバイアス電流を小さくすることなく、第一、第二のＬＯトランジスタ２１，２２に流れるバイアス電流を小さくすることができる。すなわち、数４のｇｍＲＦを小さくすることなく、ｇｍＬＯを小さくすることができ、ＮＦ特性を改善することができる。例えば、図７に示すように１ｋＨｚにおけるＮＦを従来に比べ、約１０ｄＢ改善することができる。
【０１１１】
以上のように、本実施の形態３によるミキサ回路によれば、電源ＶＤＤとＲＦトランジスタ１１のドレイン端子間の第一のバイパス電流源４５に加えて、第一のＩＦ出力端子３３とグランドＧＮＤ間に第二のバイパス電流源４６を、第二のＩＦ出力端子３４とグランドＧＮＤ間に第三のバイパス電流源４７を、備えたので、ＲＦトランジスタ１１に流れるバイアス電流を小さくすることなく、第一、第二のＬＯトランジスタ２１，２２に流れるバイアス電流を小さくすることができ、低周波におけるＮＦ特性を改善することができる。
【０１１２】
なお、本実施の形態３においては、ミキサコア部の基本構成をシングルバランスドミキサとしたが、本発明はミキサコア部の基本構成を限定するものではなく、これは、デュアルゲートミキサなどであってもよい。
【０１１３】
また、本実施の形態３は、シングルバランスドミキサをＭＯＳトランジスタによる構成としたが、これに限らず、バイポーラトランジスタ、ＧａＡｓのＭＥＳＦＥＴ等による構成でもよい。
【０１１４】
さらに、本実施の形態３では、第一のバイパス電流源４５および第二、第三のバイパス電流源４６，４７の電流値を、それぞれＩｂ＝２ｍＡ，Ｉｂ／２＝１ｍＡとしたが、これは、任意の電流値であってもよい。
【０１１５】
（実施の形態４）
図８は、本発明の実施の形態４によるミキサ回路の構成を示す回路図である。
図８に示すように、本実施の形態４によるミキサ回路は、ミキサコア部の基本構成がダブルバランスドミキサで構成されたものであり、電源ＶＤＤとグランドＧＮＤとの間に、ＩＦ信号出力負荷部１３０と、ＬＯ信号処理部１２０と、ＲＦ信号処理部１１０とが縦続接続されてなるダブルバランスドミキサと、ＲＦ信号処理部１１０にＲＦ信号を供給するためのＲＦ信号供給器１５０と、ＬＯ信号処理部１２０にＬＯ信号を供給するためのＬＯ信号供給器１６０と、ＬＯ信号処理部１２０の第一〜第四のＬＯトランジスタ１２１〜１２４とそれぞれ並列に接続され、ＬＯ信号処理部１２０のバイアス電流をバイパスする第一〜第四のバイパス電流源１４１〜１４４と、を備えている。
【０１１６】
ＩＦ信号出力負荷部１３０は、一方の端子が電源ＶＤＤに、他方の端子が第一のＩＦ出力端子１３３に接続された第一の負荷抵抗１３１と、一方の端子が電源ＶＤＤに、他方の端子が第二のＩＦ出力端子１３４に接続された第二の負荷抵抗１３２と、を備えている。
【０１１７】
ＲＦ信号処理部１１０は、ソース端子がグランドＧＮＤに接地された第一、第二のＲＦトランジスタ１１１，１１２よりなる。
【０１１８】
ＬＯ信号処理部１２０は、ソース端子が第一のＲＦトランジスタ１１１のドレイン端子に、ドレイン端子が第一のＩＦ出力端子１３３に接続された第一のＬＯトランジスタ１２１と、ソース端子が第一のＲＦトランジスタ１１１のドレイン端子に、ドレイン端子が第二のＩＦ出力端子１３４に接続された第二のＬＯトランジスタ１２２と、ソース端子が第二のＲＦトランジスタ１１２のドレイン端子に、ドレイン端子が第一のＩＦ出力端子１３３に接続された第三のＬＯトランジスタ１２３と、ソース端子が第二のＲＦトランジスタ１１２のドレイン端子に、ドレイン端子が第二のＩＦ出力端子１３４に接続された第四のＬＯトランジスタ１２４と、を備えている。
【０１１９】
第一のバイパス電流源１４１は、第一のＩＦ出力端子１３３と第一のＲＦトランジスタ１１１のドレイン端子との間に第一のＬＯトランジスタ１２１と並列に接続されており、第二のバイパス電流源１４２は、第二のＩＦ出力端子１３４と第一のＲＦトランジスタ１１１のドレイン端子との間に第二のＬＯトランジスタ１２２と並列に接続されている。また、第三のバイパス電流源１４３は、第一のＩＦ出力端子１３３と第二のＲＦトランジスタ１１２のドレイン端子との間に第三のＬＯトランジスタ１２３と並列に接続されており、第四のバイパス電流源１４４は、第二のＩＦ出力端子１３４と第二のＲＦトランジスタ１１２のドレイン端子との間に、第四のＬＯトランジスタ１２４と並列に接続されている。また、これら第一〜第四のバイパス電流源１４１〜１４４は、請求項１０に記述したバイパス電流供給部に含まれるものである。
【０１２０】
これら第一〜第四のバイパス電流源１４１〜１４４は、例えば、図２に示すように、バイアス回路４３と電流源トランジスタ４４とを備えたもの、としてもよい。また、定電流源特性を実現する全ての素子、及び回路によりバイパス電流を生成するようにしてもよい。
【０１２１】
以上のようにミキサコア部の基本構成がダブルバランスドミキサで構成された本実施の形態４のミキサ回路について、以下、その動作を説明する。
【０１２２】
ＲＦ信号供給器１５０から供給されるＲＦ信号は、第一、第二のＲＦトランジスタ１１１，１１２に入力され、電圧信号から電流信号に変換される。
【０１２３】
一方、ＬＯ信号供給器１６０から供給される差動のＬＯ信号のうち一方は、第一、第四のＬＯトランジスタ１２１，１２４に入力され、他方は第二、第三のＬＯトランジスタ１２２，１２３に入力される。すると第一、第四のＬＯトランジスタ１２１，１２４、及び第二、第三のＬＯトランジスタ１２２，１２３は、ＬＯ信号の周波数でスイッチ動作を繰り返す。
【０１２４】
これらのスイッチ動作している第一、第四のＬＯトランジスタ１２１，１２４、及び第二、第三のＬＯトランジスタ１２２，１２３に電流変換されたＲＦ信号が入力されると、ＲＦ信号とＬＯ信号が乗算される。これにより、ＲＦ信号は周波数変換され、ＩＦ信号となり、第一、第二の負荷抵抗１３１，１３２で電圧変換されることにより、第一、第二のＩＦ出力端子１３３，１３４から電圧のＩＦ信号をとりだすことができる。
【０１２５】
この時、バイパス電流源１４１は、第一のＬＯトランジスタ１２１に流れるバイアス電流を小さくし、第一のＬＯトランジスタ１２１から発生するフリッカ雑音を抑制する。同様に、第二〜第四のバイパス電流源１４２〜１４４は、第二〜第四のＬＯトランジスタ１２２〜１２４に流れるバイアス電流を小さくし、第二〜第四のＬＯトランジスタ１２２〜１２４から発生するフリッカ雑音を抑制する。
【０１２６】
次に、本実施の形態４のミキサ回路によるフリッカ雑音の抑制効果について、従来のミキサ回路と比較しながら説明する。
【０１２７】
図９は、本実施の形態４によるミキサ回路の効果を説明するためのＮＦ特性図である。これは、第一〜第二のＲＦトランジスタ１１１，１１２に１ｍＡのバイアス電流を供給し、ＬＯ信号供給器１６０から周波数１ＧＨｚ、振幅１ＶのＬＯ信号を供給し、第一〜第四のバイパス電流源１４１〜１４４の各々の電流値ＩｂをＩｂ＝１／２ｍＡとした場合において、第一、第二のＩＦ出力端子１３３，１３４におけるＮＦ特性をプロットしたものである。ただし、従来のミキサ回路との比較のため、第一〜第四のバイパス電流源１４１〜１４４を備えない場合のＮＦ特性も示した。
【０１２８】
従来の、バイパス電流源を備えないミキサ回路では、ＲＦトランジスタに流れるバイアス電流の半分がそれぞれのＬＯトランジスタのバイアス電流として供給されていた。これに対して、本実施の形態４のミキサ回路では、図８のように、第一〜第四のＬＯトランジスタ１２１〜１２４に第一〜第四のバイパス電流源１４１〜１４４を接続したことにより、第一、第二のＲＦトランジスタ１１１，１１２に流れるバイアス電流を小さくすることなく、第一〜第四のＬＯトランジスタ１２１〜１２４に流れるバイアス電流を小さくすることができる。すなわち、数４のｇｍＲＦを小さくすることなく、ｇｍＬＯを小さくすることができ、ＮＦ特性を改善することができる。例えば、図９に示すように１ｋＨｚにおけるＮＦを従来に比べ、約５ｄＢ改善することができる。
【０１２９】
以上のように本実施の形態４によるミキサ回路によれば、第一のＬＯトランジスタ１２１と並列に第一のバイパス電流源１４１を、第二のＬＯトランジスタ１２２と並列に第二のバイパス電流源１４２を、第三のＬＯトランジスタ１２３と並列に第三のバイパス電流源１４３を、第四のＬＯトランジスタ１２４と並列に第四のバイパス電流源１４４を、それぞれ接続したので、第一、第二のＲＦトランジスタ１１１，１１２に流れるバイアス電流を小さくすることなく、第一〜第四のＬＯトランジスタ１２１〜１２４に流れるバイアス電流を小さくすることができ、低周波におけるＮＦ特性を改善することができる。
【０１３０】
なお、本実施の形態４においては、第一〜第四のＬＯトランジスタ１２１〜１２４と並列に第一〜第四のバイパス電流源１４１〜１４４を接続したが、第一、第四のＬＯトランジスタ１２１，１２４と並列にバイパス電流源を接続するようにしても良い。すなわち、図１０に示したように、第一のＩＦ出力端子１３３と第一のＲＦトランジスタ１１１のドレイン端子との間に第一のＬＯトランジスタ１２１と並列に第一のバイパス電流源１４１を接続し、第二のＩＦ出力端子１３４と第二のＲＦトランジスタ１１２のドレイン端子との間に第四のＬＯトランジスタ１２４と並列に第四のバイパス電流源１４４を接続しても、第一、第二のＲＦトランジスタ１１１，１１２に流れるバイアス電流を小さくすることなく、第一〜第四のＬＯトランジスタ１２１〜１２４に流れるバイアス電流を小さくすることができ、低周波におけるＮＦ特性を改善する効果が得られる。例えば、第一、第二のＲＦトランジスタ１１１，１１２に１ｍＡのバイアス電流を供給し、ＬＯ信号供給器１６０から周波数１ＧＨｚ、振幅１ＶのＬＯ信号を供給し、第一、第四のバイパス電流源１４１，１４４の電流値ＩｂをＩｂ＝１ｍＡとした場合、図１１に示すように、１ｋＨｚにおいて、第一、第二のＩＦ出力端子１３３，１３４のＮＦを、従来に比べ約５ｄＢ改善することができる。
【０１３１】
また、本実施の形態４においては、ミキサコア部の基本構成をダブルバランスドミキサとしたが、本発明はミキサコア部の基本構成を限定するものではなく、これは、デュアルゲートミキサなどであってもよい。
【０１３２】
さらに、本実施の形態４は、ダブルバランスドミキサをＭＯＳトランジスタによる構成としたが、これに限らず、バイポーラトランジスタ、ＧａＡｓのＭＥＳＦＥＴ等による構成でもよい。
【０１３３】
（実施の形態５）
図１２は、本発明の実施の形態５によるミキサ回路の構成を示す回路図である。なお、図１２において、図８と同一または相当する部分には同一符号を付して、詳細な説明を省略する。
【０１３４】
図１２に示すように、本実施の形態５によるミキサ回路は、第一、第二のＲＦトランジスタ１１１，１１２のみにバイアス電流を追加供給するように、第一のバイパス電流源１４５を、電源ＶＤＤと第一のＲＦトランジスタ１１１のドレイン端子との間に、第二のバイパス電流源１４６を、電源ＶＤＤと第二のＲＦトランジスタ１１２のドレイン端子との間に、それぞれ接続したものである。これら第一、第二のバイパス電流源１４５，１４６は、請求項１２に記述したバイパス電流供給部に含まれるものである。
【０１３５】
第一、第二のバイパス電流源１４５，１４６は、例えば、図２に示すように、バイアス回路４３と電流源トランジスタ４４とを備えたもの、としてもよい。また、定電流源特性を実現する全ての素子、及び回路によりバイパス電流を生成するようにしてもよい。
【０１３６】
以上のようにミキサコア部の基本構成がダブルバランスドミキサで構成された本実施の形態５のミキサ回路について、以下、その動作を説明する。
【０１３７】
ＲＦ信号供給器１５０から供給される差動のＲＦ信号は、第一、第二のＲＦトランジスタ１１１，１１２に入力され、電圧信号から電流信号に変換される。
【０１３８】
一方、ＬＯ信号供給器１６０から供給される差動のＬＯ信号のうち一方は、第一、第四のＬＯトランジスタ１２１，１２４に入力され、他方は第二、第三のＬＯトランジスタ１２２，１２３に入力される。すると第一、第四のＬＯトランジスタ１２１，１２４、及び第二、第三のＬＯトランジスタ１２２，１２３は、ＬＯ信号の周波数でスイッチ動作を繰り返す。
【０１３９】
これらのスイッチ動作している第一、第四のＬＯトランジスタ１２１，１２４、及び第二、第三のＬＯトランジスタ１２２，１２３に電流変換されたＲＦ信号が入力されると、ＲＦ信号とＬＯ信号が乗算される。これにより、ＲＦ信号は周波数変換され、ＩＦ信号となり、第一、第二の負荷抵抗１３１，１３２で電圧変換されることにより、第一、第二のＩＦ出力端子１３３，１３４から電圧のＩＦ信号をとりだすことができる。
【０１４０】
この時、第一のバイパス電流源１４５は、第一、第二のＬＯトランジスタ１２１，１２２に流れるバイアス電流を小さくし、第一、第二のＬＯトランジスタ１２１，１２２から発生するフリッカ雑音を抑制する。同様に、第二のバイパス電流源１４６は、第三、第四のＬＯトランジスタ１２３，１２４に流れるバイアス電流を小さくし、第三、第四のＬＯトランジスタ１２３，１２４から発生するフリッカ雑音を抑制する。
【０１４１】
次に、本実施の形態５のミキサ回路によるフリッカ雑音の抑制効果について、従来のミキサ回路と比較しながら説明する。
【０１４２】
図１３は、本実施の形態５によるミキサ回路の効果を説明するためのＮＦ特性図である。これは、第一、第二のＲＦトランジスタ１１１，１１２に１ｍＡのバイアス電流を供給し、ＬＯ信号供給器１６０から周波数１ＧＨｚ、振幅１ＶのＬＯ信号を供給し、第一、第二のバイパス電流源１４５，１４６の電流値ＩｂをＩｂ＝１ｍＡとした場合において、第一、第二のＩＦ出力端子１３３，１３４におけるＮＦ特性をプロットしたものである。ただし、従来のミキサ回路との比較のため、第一、第二のバイパス電流源１４５，１４６を備えない場合のＮＦ特性も示した。
【０１４３】
従来の、バイパス電流源を備えないミキサ回路では、ＲＦトランジスタに流れるバイアス電流の半分がそれぞれのＬＯトランジスタのバイアス電流として供給されていた。これに対して、本実施の形態５のミキサ回路では、図１２のように、電源ＶＤＤと第一、第二のＲＦトランジスタ１１１，１１２との間に第一、第二のバイパス電流源１４５，１４６を接続することにより、第一、第二のＲＦトランジスタ１１１，１１２に流れるバイアス電流を小さくすることなく、第一〜第四のＬＯトランジスタ１２１〜１２４に流れるバイアス電流を小さくすることができる。すなわち、数４のｇｍＲＦを小さくすることなく、ｇｍＬＯを小さくすることができ、ＮＦ特性を改善することができる。例えば、図１３に示すように１ｋＨｚにおけるＮＦを従来に比べ、約４ｄＢ改善することができる。
【０１４４】
以上のように、本実施の形態５によるミキサ回路によれば、第一、第二のＲＦトランジスタ１１１，１１２のみにバイアス電流を追加供給するように、第一のバイパス電流源１４５を、電源ＶＤＤと第一のＲＦトランジスタ１１１のドレイン端子間に、第二のバイパス電流源１４６を、電源ＶＤＤと第二のＲＦトランジスタ１１２のドレイン端子間に、それぞれ接続したので、第一、第二のＲＦトランジスタ１１１，１１２に流れるバイアス電流を小さくすることなく、第一〜第四のＬＯトランジスタ１２１〜１２４に流れるバイアス電流を小さくすることができ、低周波におけるＮＦ特性を改善することができる。
【０１４５】
なお、本実施の形態５においては、ミキサコア部の基本構成をダブルバランスドミキサとしたが、本発明はミキサコア部の基本構成を限定するものではなく、これは、デュアルゲートミキサなどであってもよい。
【０１４６】
また、本実施の形態５は、ダブルバランスドミキサをＭＯＳトランジスタによる構成としたが、これに限らず、バイポーラトランジスタ、ＧａＡｓのＭＥＳＦＥＴ等による構成でもよい。
【０１４７】
（実施の形態６）
図１４は、本発明の実施の形態６によるミキサ回路の構成を示す回路図である。なお、図１４において、図１２と同一または相当する部分には同一符号を付して、詳細な説明を省略する。
【０１４８】
図１４に示すように、本実施の形態６によるミキサ回路は、実施の形態５によるミキサ回路が第一、第二のＲＦトランジスタ１１１、１１２のみにバイアス電流を追加供給する第一、第二のバイパス電流源１４５、１４６を備えているのに加えて、第一のＩＦ出力端子１３３とグランドＧＮＤとの間に接続され、第一の負荷抵抗１３１のみにバイアス電流を追加供給する第三のバイパス電流源１４７と、第二のＩＦ出力端子１３４とグランドＧＮＤとの間に接続され、第二の負荷抵抗１３２のみにバイアス電流を追加供給する第四のバイパス電流源１４８と、を備えている。これら第一〜第四のバイパス電流源１４５〜１４８は、請求項１３に記述したバイパス電流供給部に含まれるものである。
【０１４９】
第三、第四のバイパス電流源１４７，１４８は、例えば、図２に示すように、バイアス回路４３と電流源トランジスタ４４とを備えたもの、としてもよい。また、定電流源特性を実現する全ての素子、及び回路によりバイパス電流を生成するようにしてもよい。
【０１５０】
以上のようにミキサコア部の基本構成がダブルバランスドミキサで構成された本実施の形態６のミキサ回路について、以下、その動作を説明する。
【０１５１】
ＲＦ信号供給器１５０から供給される差動のＲＦ信号は、第一、第二のＲＦトランジスタ１１１，１１２に入力され、電圧信号から電流信号に変換される。
【０１５２】
一方、ＬＯ信号供給器１６０から供給される差動のＬＯ信号のうち一方は、第一、第四のＬＯトランジスタ１２１，１２４に入力され、他方は第二、第三のＬＯトランジスタ１２２，１２３に入力される。すると第一、第四のＬＯトランジスタ１２１，１２４、及び第二、第三のＬＯトランジスタ１２２，１２３は、ＬＯ信号の周波数でスイッチ動作を繰り返す。
【０１５３】
これらのスイッチ動作している第一、第四のＬＯトランジスタ１２１，１２４、及び第二、第三のＬＯトランジスタ１２２，１２３に電流変換されたＲＦ信号が入力されると、ＲＦ信号とＬＯ信号が乗算される。これにより、ＲＦ信号は周波数変換され、ＩＦ信号となり、第一、第二の負荷抵抗１３１，１３２で電圧変換されることにより、第一、第二のＩＦ出力端子１３３，１３４から電圧のＩＦ信号をとりだすことができる。
【０１５４】
この時、第一のバイパス電流源１４５および第三のバイパス電流源１４７は、第一、第二のＬＯトランジスタ１２１，１２２に流れるバイアス電流を小さくし、第一、第二のＬＯトランジスタ１２１，１２２から発生するフリッカ雑音を抑制する。同様に、第二のバイパス電流源１４６および第四のバイパス電流源１４８は、第三、第四のＬＯトランジスタ１２３，１２４に流れるバイアス電流を小さくし、第三、第四のＬＯトランジスタ１２３，１２４から発生するフリッカ雑音を抑制する。
【０１５５】
次に、本実施の形態６のミキサ回路によるフリッカ雑音の抑制効果について、従来のミキサ回路と比較しながら説明する。
図１５は、本実施の形態６によるミキサ回路の効果を説明するためのＮＦ特性図である。これは、第一、第二のＲＦトランジスタ１１１，１１２に１ｍＡのバイアス電流を供給し、ＬＯ信号供給器１６０から周波数１ＧＨｚ、振幅１ＶのＬＯ信号を供給し、第一、第二のバイパス電流源１４５，１４６及び第三、第四のバイパス電流源１４７，１４８の電流値ＩｂをＩｂ＝１ｍＡとした場合において、第一、第二のＩＦ出力端子１３３，１３４におけるＮＦ特性をプロットしたものである。ただし、従来のミキサ回路との比較のため、第一、第二のバイパス電流源１４５，１４６及び第三、第四のバイパス電流源１４７，１４８を備えない場合のＮＦ特性も示した。
【０１５６】
従来のバイパス電流源を備えないミキサ回路では、第一、第二のバイパス電流源及び第三、第四のバイパス電流源を備えないため、ＲＦトランジスタに流れるバイアス電流の半分がそれぞれのＬＯトランジスタのバイアス電流として供給されていた。これに対して、本実施の形態６のミキサ回路では、図１４のように、第一、第二のバイパス電流源１４５，１４６及び第三、第四のバイパス電流源１４７，１４８を接続したことにより、第一、第二のＲＦトランジスタ１１１，１１２に流れるバイアス電流を小さくすることなく、第一〜第四のＬＯトランジスタ１２１〜１２４に流れるバイアス電流を小さくすることができる。すなわち、数４のｇｍＲＦを小さくすることなく、ｇｍＬＯを小さくすることができ、ＮＦ特性を改善することができる。例えば、図１５に示すように１ｋＨｚにおけるＮＦを従来に比べ、約５ｄＢ改善することができる。
【０１５７】
以上のように、本実施の形態６によるミキサ回路によれば、電源ＶＤＤと第一、第二のＲＦトランジスタ１１１，１１２のドレイン端子間の第一、第二のバイパス電流源１４５，１４６に加えて、第一のＩＦ出力端子１３３とグランドＧＮＤ間に第三のバイパス電流源１４７を、第二のＩＦ出力端子１３４とグランドＧＮＤ間に第四のバイパス電流源１４８を、備えたので、第一、第二のＲＦトランジスタ１１１，１１２に流れるバイアス電流を小さくすることなく、第一〜第四のＬＯトランジスタ１２１〜１２４に流れるバイアス電流を小さくすることができ、低周波におけるＮＦ特性を改善することができる。
【０１５８】
なお、本実施の形態６においては、ミキサコア部の基本構成をダブルバランスドミキサとしたが、本発明はミキサコア部の基本構成を限定するものではなく、これは、デュアルゲートミキサなどであってもよい。
【０１５９】
また、本実施の形態６は、ダブルバランスドミキサをＭＯＳトランジスタによる構成としたが、これに限らず、バイポーラトランジスタ、ＧａＡｓのＭＥＳＦＥＴ等による構成でもよい。
【０１６０】
さらに、本実施の形態６では、第一、第二のバイパス電流源１４５，１４６の電流値と、第三、第四のバイパス電流源１４７，１４８の電流値とを、それぞれＩｂ＝１ｍＡとしたが、これは、任意の電流値であってもよい。
【産業上の利用可能性】
【０１６１】
本発明にかかるミキサ回路は、優れた低周波雑音特性を有し、ダイレクトコンバージョン方式やＬｏｗ−ＩＦ方式などを用いた無線通信システムのダウンコンバートミキサとして有用である。
【図面の簡単な説明】
【０１６２】
【図１】図１は、本発明の実施の形態１によるミキサ回路の構成を示す回路図である。
【図２】図２は、バイパス電流源構成を示す回路図である。
【図３】図３は、本発明の実施の形態１によるミキサ回路の効果を示す特性図である。
【図４】図４は、本発明の実施の形態２によるミキサ回路の構成を示す回路図である。
【図５】図５は、本発明の実施の形態２によるミキサ回路の効果を示す特性図である。
【図６】図６は、本発明の実施の形態３によるミキサ回路の構成を示す回路図である。
【図７】図７は、本発明の実施の形態３によるミキサ回路の効果を示す特性図である。
【図８】図８は、本発明の実施の形態４によるミキサ回路の構成を示す回路図である。
【図９】図９は、本発明の実施の形態４によるミキサ回路の効果を示す特性図である。
【図１０】図１０は、本発明の実施の形態４によるミキサ回路の、別の構成を示す回路図である。
【図１１】図１１は、本発明の実施の形態４によるミキサ回路の効果を示す、別の特性図である。
【図１２】図１２は、本発明の実施の形態５によるミキサ回路の構成を示す回路図である。
【図１３】図１３は、本発明の実施の形態５によるミキサ回路の効果を示す特性図である。
【図１４】図１４は、本発明の実施の形態６によるミキサ回路の構成を示す回路図である。
【図１５】図１５は、本発明の実施の形態６によるミキサ回路の効果を示す特性図である。
【図１６】図１６は、一般的なダイレクトコンバージョン受信機の構成を示すブロック図である。
【図１７】図１７は、ミキサの低周波雑音の影響を説明するためのブロック図である。
【図１８】図１８は、ミキサの低周波雑音の影響を説明するための、ミキサのＮＦ特性図である。
【図１９】図１９は、従来のミキサ回路の構成を示す回路図である。
【図２０】図２０は、従来のミキサ回路におけるＬＯトランジスタのフリッカ雑音占有率を表す特性図である。
【符号の説明】
【０１６３】
１０，１１０  ＲＦ信号処理部
１１，１１１，１１２  ＲＦトランジスタ
２０，１２０  ＬＯ信号処理部
２１，１２１  第一のＬＯトランジスタ
２２，１２２  第二のＬＯトランジスタ
１２３  第三のＬＯトランジスタ
１２４  第四のＬＯトランジスタ
３０，１３０  ＩＦ信号出力負荷部
３１，１３１  第一の負荷抵抗
３２，１３２  第二の負荷抵抗
３３，１３３  第一のＩＦ出力端子
３４，１３４  第二のＩＦ出力端子
４１，４５，１４１，１４５  第一のバイパス電流源
４２，４６，１４２，１４６  第二のバイパス電流源
４７，１４３，１４７  第三のバイパス電流源
１４４，１４８  第四のバイパス電流源
４３  バイアス回路
４４  電流源トランジスタ
５０，１５０  ＲＦ信号供給器
６０，１６０  ＬＯ信号供給器
ＶＤＤ  電源
ＧＮＤ  グランド
２０１  アンテナ
２０２  ＢＰＦ
２０３  ＬＮＡ
２０４ａ，２０４ｂ  ミキサ
２０５ａ，２０５ｂ  ＬＰＦ
２０６ａ，２０６ｂ  ＶＧＡ
２０７  ９０°位相器
２０８  ＰＬＬ
２０９  Ｉ出力端子
２１０  Ｑ出力端子
２１１  ＲＦ信号入力端子
２１２  ＩＦ信号出力端子
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2005053149.tif 000030
【図２】
2005053149.tif 000031
【図３】
2005053149.tif 000032
【図４】
2005053149.tif 000033
【図５】
2005053149.tif 000034
【図６】
2005053149.tif 000035
【図７】
2005053149.tif 000036
【図８】
2005053149.tif 000037
【図９】
2005053149.tif 000038
【図１０】
2005053149.tif 000039
【図１１】
2005053149.tif 000040
【図１２】
2005053149.tif 000041
【図１３】
2005053149.tif 000042
【図１４】
2005053149.tif 000043
【図１５】
2005053149.tif 000044
【図１６】
2005053149.tif 000045
【図１７】
2005053149.tif 000046
【図１８】
2005053149.tif 000047
【図１９】
2005053149.tif 000048
【図２０】
2005053149.tif 000049
【国際調査報告】
2005053149.tif 000050
2005053149.tif 000051
2005053149.tif 000052
2005053149.tif 000053