【事件の表示】
　平成１０年特許願第２１０９４４号「集積回路用保護装置」拒絶査定不服審判事件〔平成１２年　２月１８日出願公開、特開２０００−　５０４８６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
第１．手続の経緯
　本件出願は、平成１０年７月２７日の出願であって、平成１５年３月２６日付けで拒絶理由が通知され、同年５月２７日に意見書とともに手続補正がなされ、同年６月１２日付けで拒絶査定がなされた。その後、同年７月１６日に前記拒絶査定に対する審判の請求がなされたものである。
　
第２．本願発明について
　本件出願の請求項１ないし８に係る発明は、平成１５年５月２７日付けの手続補正書により補正された明細書、及び出願当初の図面の記載からみて、その明細書の特許請求の範囲の請求項１ないし８に記載された事項により特定されるとおりのものと認められるところ、その請求項１に係る発明（以下「本願発明」という）は、次のとおりである。
　
「オン状態になることにより半導体集積回路の電源端子と外部信号端子との間を導通させる半導体スイッチング素子と、
　前記電源端子と前記外部信号端子との間に接続され、当該外部信号端子に正極性のサージ電圧が印加されると順方向に導通する整流素子を含んで構成されると共に、前記外部信号端子に負極性のサージ電圧が印加されると前記半導体スイッチング素子をオン状態にするスイッチング素子制御回路とを備え、
　前記半導体スイッチング素子及び前記スイッチング素子制御回路を構成する各素子は、ＳＯＩ基板上に互いにトレンチ分離によって絶縁された状態で形成されていることを特徴とする集積回路用保護装置。」
　
第３．引用文献
　１．原査定の拒絶の理由に引用された 本願の出願前に頒布された刊行物である特開平７−５８２８６号公報（以下「引用文献」という。）には、以下の記載がある。
　
　　　ａ．「【産業上の利用分野】この発明は、半導体装置の、入力端子または出力端子と、Ｖdd端子またはＶss端子とに接続されたサージ耐量の大きな保護回路に関する。」（段落【０００１】）
　　　ｂ．「図１３は、本発明の第６実施例の断面構造を示す図である。図１４は第６実施例の平面図を示し、図１５は第６実施例の等価回路図である。この実施例は、出力保護回路を構成するＣＭＯＳＦＥＴにおけるｐチャンネルＭＯＳＦＥＴ部分を示している。」（段落【００３５】）
　　　ｃ．「次に図１３と図１５によって等価回路を説明する。ｐ+形領域６０２をドレイン、ｐ+形領域６０３をソース、ゲート電極６０６をゲートとするｐチャンネルＭＯＳＦＥＴ６１３が形成される。ＦＥＴ６１３のドレインは出力端子に接続され、ＦＥＴ６１３のソースはＶdd端子に接続されている。またＦＥＴ６１３のゲートは内部回路に接続される。ＦＥＴ６１３のドレインにはバイポーラトランジスタ６１１のコレクタが接続され、ＦＥＴ６１３のソースにはバイポーラトランジスタ６１１のエミッタが接続されている。バイポーラトランジスタ６１１のエミッタ・ベース間には抵抗６１２が接続され、バイポーラトランジスタ６１１のベース・コレクタ間にはダイオード６１０が接続されている。」（段落【００３７】）
　　　ｄ．「次に、図１３、図１４、及び図１５によって、出力端子・Ｖdd端子間に印加されるサージに対する保護動作を説明する。
（Ａ）サージの極性が、Ｖdd端子に対して出力端子が負となる場合；ダイオード６１０が降伏する。ダイオード６１０の降伏電流が抵抗６１２を流れることによって、ｐｎｐトランジスタ６１１がターンオンする。サージ電流は、Ｖdd端子からダイオード６１０またはｐｎｐトランジスタ６１１を経て出力端子へ流れる。」（段落【００３８】）
　　　ｅ．「（Ｂ）サージの極性が、Ｖdd端子に対して出力端子が正となる場合；ダイオード６１０が順バイアスされるとともに、ｐｎｐトランジスタ６１１の逆トランジスタがターンオンする。サージ電流は出力端子からダイオード６１０またはｐｎｐトランジスタ６１１の逆トランジスタを経てＶdd端子へ達する。」（段落【００３９】）
　　　ｆ．「なお本実施例のｎチャンネルＭＯＳＦＥＴのドレインを入力端子に、ゲートとソースをＶss端子に接続すれば、入力端子とＶss端子間に印加されたサージに対する保護効果がある。また本実施例のｎチャンネルＭＯＳＦＥＴと同様の構造のｐチャンネルＭＯＳＦＥＴのドレインを入力端子に、ゲートとソースをＶdd端子に接続すれば、入力端子とＶdd端子間に印加されたサージに対する保護効果がある。」（段落【００２４】）
　
　２．以上の記載及び図面の記載から、引用文献には次の発明が記載されていると認められる。
　
「オン状態になることにより半導体装置のＶｄｄ端子と出力端子との間を導通させるｐｎｐトランジスタ６１１と、
　前記Ｖｄｄ端子と前記出力端子との間に接続され、当該出力端子に正の極性のサージが印加されると順方向に導通するダイオード６１０を含んで構成されると共に、前記出力端子に負の極性のサージが印加されると前記ｐｎｐトランジスタ６１１をオン状態にするダイオード６１０と抵抗６１２とからなる回路とを備えた半導体装置の保護回路。」（以下「引用発明」という）
　
第４．対比
　
　本願発明と引用発明とを対比すると、後者の「Ｖｄｄ端子」、「ｐｎｐトランジスタ６１１」、「正の極性のサージ」、「負の極性のサージ」、「ダイオード６１０と抵抗６１２とからなる回路」、「保護回路」は、それぞれ前者の「電源端子」、「半導体スイッチング素子」、「正極性のサージ電圧」、「負極性のサージ電圧」、「スイッチング素子制御回路」、「保護装置」に相当する。また、本願明細書の段落【００４９】には、「外部信号端子は入力端子に限らず、出力端子、或いは入出力端子であっても良い。」との記載があることから、後者の「出力端子」は、前者の「外部信号端子」に相当する。また、後者の「半導体装置」と前者の「半導体集積回路」は、半導体回路である点で共通する。
　
　したがって、両者は
［一致点］
「オン状態になることにより半導体回路の電源端子と外部信号端子との間を導通させる半導体スイッチング素子と、
　前記電源端子と前記外部信号端子との間に接続され、当該外部信号端子に正極性のサージ電圧が印加されると順方向に導通する整流素子を含んで構成されると共に、前記外部信号端子に負極性のサージ電圧が印加されると前記半導体スイッチング素子をオン状態にするスイッチング素子制御回路とを備えた半導体回路用保護装置。」
で一致し、次の点で相違する。
　
［相違点１］
　前者の半導体回路が、「半導体集積回路」であり、保護装置が「集積回路用」であるのに対し、後者の半導体回路が集積回路かどうか不明であり、保護装置が集積回路用かどうか不明な点。
［相違点２］
　前者は、「前記半導体スイッチング素子及び前記スイッチング素子制御回路を構成する各素子は、ＳＯＩ基板上に互いにトレンチ分離によって絶縁された状態で形成されている」との構成を備えているのに対し、後者はそのような構成を備えていない点。
　
第５．判断
　１．上記相違点１について検討する。
　　半導体回路又は装置として集積回路は周知である。したがって、引用発明において半導体装置を半導体集積回路とし、保護回路を集積回路用保護装置とすることは、当業者が適宜なし得る設計事項に過ぎない。
　
　２．上記相違点２について検討する。
　　半導体回路又は装置の技術分野において、ＳＯＩ基板が用いられた半導体装置であって、トレンチ分離により素子間の分離を行うことは、以下に示すように従来周知の技術（以下「周知技術」という）である。
　
　　ア．特開平９−９８０７５号公報には、「それぞれのブロック（回路）１〜４は、図３，４に示したように、シリコン基板３０（半導体基板）上においてシリコン酸化膜（絶縁膜）３１，３４に囲まれ絶縁分離された島状シリコン領域に、それぞれ形成されている。つまり、シリコン基板３０の上に埋め込みシリコン酸化膜３１を介してＰ型シリコン層３２が形成され、このシリコン層３２にはトレンチ３３が形成されるとともに、トレンチ３３内にはシリコン酸化膜３４およびポリシリコン層３５が配置されている。このシリコン酸化膜３１，３４により囲まれた領域が島状シリコン領域（ＳＯＩ領域；Ｓilicon  Ｏn Ｉnsulator  領域）となっている。さらに、図３においてはＳＯＩ領域にＰチャネルＬＤＭＯＳトランジスタを形成した場合を示し、図４においてはＳＯＩ領域にＰチャネル高耐圧ＭＯＳトランジスタを形成した場合を示す。」（段落【００１９】、併せて図３及び４も参照のこと）との記載がある。
　　イ．特開平１０−１４４８９４号公報には、「図１９を参照して、ｎ- シリコン基板１の表面上には、埋込酸化膜７を介在してＳＯＩ層９が形成されている。このＳＯＩ層９には、ｎ−ｃｈＩＧＢＴをはじめとする高耐圧パワーデバイスと、ＣＭＯＳ（Complementaly Metal Oxide Semiconductor ）トランジスタをはじめとする制御用ＩＣ部と、それらを絶縁するトレンチ分離とが形成されている。
　ｎ−ｃｈＩＧＢＴは、ＳＯＩ層９に形成されたｎ- ドリフト領域９ａと、ｎバッファ領域１９と、ｐ+ 領域２０と、ｐウェル２１と、ｐ+ 領域２３と、ｎ+ 領域２５と、電極層２７、２９とを有している。
　またｎＭＯＳトランジスタは、ｐウェル３１内に形成された１対のｎ+ ソース／ドレイン領域３３と、その１対のソース／ドレイン領域にはさまれる領域上にゲート絶縁層を介在して形成されたゲート電極層３７とを有している。
　またｐＭＯＳトランジスタは、ｎウェル３９内に形成された１対のｐ+ ソース／ドレイン領域４１と、その１対のソース／ドレイン領域にはさまれる領域上にゲート絶縁層を介在して形成されたゲート電極層４３とを有している。
　また各素子を電気的に分離するためのトレンチ分離は、ＳＯＩ層９に設けられた溝１１と、その溝１１の内壁を覆う埋込酸化膜１３と、溝１１内を埋込む埋込層１５とから形成されている。」（段落【０００９】−【００１３】、併せて図１９も参照のこと）との記載がある。
　　ウ．特開平５−３２６６８７号公報には、「【従来の技術】ＳＯＩ構造半導体装置に於いては、そのＳＯＩ基板と共にトレンチ分離やウエル分離を併用することで、素子間分離を完全に行うことができ、ノイズの低減や素子の微細化を促進することが可能である。」（段落【０００２】）との記載がある。
　
　引用発明と周知技術は、共に半導体回路又は装置の技術分野に属するものであるから、引用発明に周知技術の適用を試みることは、当業者の通常の創作能力の発揮に過ぎない。また、保護回路に限らず様々な用途の回路を形成する上で、ＳＯＩ基板上に互いにトレンチ分離によって絶縁された状態の素子を回路の要素として利用可能であることは、当業者にとって技術常識であるところ、引用発明に周知技術を適用できないとする特段の事由は見当たらない。
　したがって、引用発明に前記周知技術を適用し、電気的絶縁状態を確実にすべく各素子を互いにトレンチ分離によって絶縁し、上記相違点に係る本願発明の構成とすることは当業者が容易になし得たものである。
　なお、引用文献の図７や１３などに記載されたものは、引用発明の保護回路の一実施例に過ぎないものであって、この一実施例に周知技術を適用しなければならないものではない。
　
　３．また、本願発明を全体としてみても、引用発明及び周知技術から予測される以上の格別の効果を奏するものでもない。
　
第６．むすび
　以上のとおり、本願発明は、引用文献に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　よって、結論のとおり審決する。