(57)【要約】第１の性能に合わされた第１のアナログ回路（５３）と、上記第１のアナログ回路と協働することで上記第１の性能より高い第２の性能を実現する第２のアナログ回路（５５）とを有し、第１の性能が要求される場合には第１のアナログ回路を動作させるとともに第２のアナログ回路への電源供給を遮断し、第２の性能が要求される場合には第１のアナログ回路及び第２のアナログ回路をともに動作させるようにして、第１のアナログ回路を共有することにより回路規模の増大を抑制しながらも、要求される性能に応じて回路特性を適切に切り替えることができるようにする。【特許請求の範囲】
【請求項１】
回路特性が第１の性能に合わされた第１のアナログ回路と、
上記第１のアナログ回路と協働することで、上記第１の性能より高い第２の性能を実現するとともに、上記第１の性能が要求される場合には電源供給が遮断される第２のアナログ回路とを有することを特徴とする半導体装置。
【請求項２】
第１の性能が要求された場合には、上記第２のアナログ回路への電源供給を遮断し、上記第２の性能が要求された場合には、上記第２のアナログ回路に電源を供給する電源制御回路をさらに有することを特徴とする請求項１記載の半導体装置。
【請求項３】
上記アナログ回路は、フィルターであることを特徴とする請求項１記載の半導体装置。
【請求項４】
上記第１のアナログ回路は、第１のフィルターであり、
上記第２のアナログ回路は、上記第１のフィルターの出力端子に入力端子が接続可能な第２のフィルターであることを特徴とする請求項３に記載の半導体装置。
【請求項５】
要求される性能に応じて、上記フィルターのカットオフ周波数を調整するカットオフ調整回路を有することを特徴とする請求項３記載の半導体装置。
【請求項６】
上記アナログ回路は、ＡＤ変換器であることを特徴とする請求項１記載の半導体装置。
【請求項７】
上記第１のアナログ回路は、第１のＡＤ変換器であり、
上記第２のアナログ回路は、上記第１のＡＤ変換器に直列接続された第２のＡＤ変換器であることを特徴とする請求項６記載の半導体装置。
【請求項８】
上記アナログ回路は、ＤＡ変換器であることを特徴とする請求項１記載の半導体装置。
【請求項９】
上記第１のアナログ回路は、第１のＤＡ変換器であり、
上記第２のアナログ回路は、上記第１のＤＡ変換器の出力に共通接続された第２のＤＡ変換器であることを特徴とする請求項８記載の半導体装置。
【請求項１０】
上記アナログ回路は、フィルター、ＡＤ変換器及びＤＡ変換器を有し、
上記フィルターは、直列接続可能な第１のフィルターと第２のフィルターとからなり、
上記ＡＤ変換器は、直列接続された第１のＡＤ変換器と第２のＡＤ変換器とからなり、
上記ＤＡ変換器は、出力が共通接続された第１のＤＡ変換器と第２のＤＡ変換器とからなり、
上記第１の性能が要求される場合には、上記第２のアナログフィルター、上記第２のＡＤ変換器、及び上記第２のＤＡ変換器への電源供給が遮断されることを特徴とする請求項１記載の半導体装置。
【請求項１１】
第１の性能が要求される第１の無線方式の信号と、上記第１の性能より高い第２の性能が要求される第２の無線方式の信号との双方の信号の受信に使用される半導体装置であって、
回路特性が上記第１の性能に合わされた第１のアナログ回路と、
上記第１のアナログ回路と協働することで、上記第２の性能を実現する第２のアナログ回路と、
上記第１の無線方式の信号を受信する場合には、上記第２のアナログ回路への電源供給を遮断し、上記第２の無線方式の信号を受信する場合には、上記第２のアナログ回路に電源を供給する電源制御回路とを有することを特徴とする半導体装置。
【請求項１２】
上記アナログ回路は、フィルター、ＡＤ変換器及びＤＡ変換器の少なくとも１つを含むことを特徴とする請求項１１記載の半導体装置。
【請求項１３】
無線通信における受信側に使用される半導体装置であって、
第１の性能を有する第１のアナログ回路と、
上記第１のアナログ回路と協働することで、上記第１の性能より高い性能を実現する第２のアナログ回路と、
上記無線通信における受信信号の品質に応じて、上記第１のアナログ回路に電源を供給するとともに上記第２のアナログ回路への電源供給を遮断する第１の状態と、上記第１のアナログ回路及び上記第２のアナログ回路の双方に電源を供給する第２の状態とを切り替え可能な電源制御回路とを有することを特徴とする半導体装置。
【請求項１４】
上記アナログ回路は、フィルター及びＡＤ変換器の少なくとも１つを含むことを特徴とする請求項１３記載の半導体装置。
【請求項１５】
回路特性が第１の性能に合わされ、無線通信に係る信号処理を行う第１のアナログ回路と、
上記第１のアナログ回路と協働することで、上記第１の性能より高い第２の性能にて無線通信に係る信号処理を行うとともに、上記第１の性能が要求される場合には電源供給が遮断される第２のアナログ回路とを有することを特徴とする無線端末装置。
【請求項１６】
高周波信号処理する高周波部と、アナログ信号処理するアナログ処理部と、ベースバンド信号処理するベースバンド処理部とを有する無線通信機器であって、
上記アナログ処理部は、回路特性が第１の性能を有する第１のアナログ回路と、
上記第１のアナログ回路と協働することで、上記第１の性能より高い第２の性能を実現するとともに、上記第１の性能が要求される場合には電源供給が遮断される第２のアナログ回路とを有することを特徴とする無線通信機器。
【発明の詳細な説明】
【技術分野】  本発明は、半導体装置、無線端末装置及び無線通信機器に関し、特に、回路特性が切り替え可能な半導体装置、無線端末装置及び無線通信機器に関する。
【背景技術】  従来のデジタル無線端末は、一般に図８に示すように、ＲＦ部８０、ＡＦＥ（Ａｎａｌｏｇ  Ｆｒｏｎｔ  Ｅｎｄ）部９０、及びＤＢＢ（Ｄｉｇｉｔａｌ  Ｂａｓｅ  Ｂａｎｄ）部１００で構成される。ＲＦ部８０は、アンテナ８１と、ミキサーやパワーアンプ等をそれぞれ含む送信アンプ部８２及び受信アンプ部８３と、共用回路８４とを有する。
また、信号をアナログ−デジタルの相互に変換するＡＦＥ部９０は、受信部と送信部とからなり、受信用フィルター９１と、受信用のＡＤＣ（アナログ−デジタル変換器）９２と、送信用のＤＡＣ（デジタル−アナログ変換器）９３と、送信用フィルター９４とを有する。デジタル信号処理を行うＤＢＢ部１００は信号処理部１０１を有する。
図７に示した無線端末において、アンテナ８１にて受信されたアナログ信号は、受信アンプ部８３で増幅等された後、受信用フィルター９１にてフィルター処理が施される。さらに、フィルター処理されたアナログ信号は、ＡＤＣ９２によりデジタル信号に変換され、信号処理部１０１に供給される。
また、信号処理部１０１より出力された送信するデジタル信号は、ＤＡＣ９３によりアナログ信号に変換された後、送信用フィルター９４にてフィルター処理が施される。さらに、送信アンプで増幅等の所定の処理が行われた後、アンテナ８１を介して送信される。
ここで、２つの無線方式に対応する無線端末を構成する場合、１つの無線方式に対応する図８に示した回路を、図９に示すように２つ並列に並べて構成するのが一般的である。なお、図９において、図８に示したブロック等と同一の機能を有するブロック等には同一の符号を付している。図９においては、ＲＦ−Ａ８０、ＡＦＥ−Ａ９０、及びＡＦＥ−Ａ９０に接続される信号処理部１０１が１つの無線方式に対応し、ＲＦ−Ｂ８０、ＡＦＥ−Ｂ９０、及びＡＦＥ−Ｂ９０に接続される信号処理部１０１が他の１つの無線方式に対応する。
また、複数の無線方式に対応する無線端末の構成として、無線方式に応じて広帯域フィルターと低帯域フィルターを切り替えるもの（例えば、特開平１０−２２４２４３号公報（特許文献１）参照）、デジタルフィルターのサンプリング周波数を変更することでバンド幅を変更するもの（例えば、特表２００２−５００４９０号公報（特許文献２）参照）、及びソフトウェア切り替えによりフィルターを変更しバンド幅を変更するもの（例えば、特開２０００−１３２７９号公報（特許文献３）参照）等があった。
しかしながら、図９に示したように構成した場合には、無線端末を構成する部品点数が非常に多くなり、部品実装に必要な面積が増大して無線端末の小型化が困難になる。また、製造に要するコスト（部品コスト等）も高くなる。
上記図９に示した構成に対し、部品点数の削減及び無線端末の小型化を図る方法として、ＡＦＥ部やＤＢＢ部を２つの無線方式で共通化する構成が考えられる。しかしながら、無線方式に応じて要求される特性（送受信フィルターの減衰特性、ＡＤＣ及びＤＡＣの動作周波数や分解性能等）が異なるので、ＡＦＥ部を共有する場合には、無線方式の中で最も高い仕様に合わせたフィルター、ＡＤＣ、及びＤＡＣを用いる必要がある。
そのため、回路を共有化した場合には、実際に動作する無線方式によっては必要以上の性能で動作することとなり、電力を浪費してしまう。また、フィルターの減衰特性も選択する無線方式によっては不十分となる場合があり、無線方式によっては更なるデジタルフィルター処理が必要となり電力を浪費してしまう。
【特許文献１】    特開平１０−２２４２４３号公報
【特許文献２】    特表２００２−５００４９０号公報
【特許文献３】    特開２０００−１３２７９号公報
【発明の開示】
本発明は、このような事情に鑑みてなされたものであり、回路規模の増大を抑制しながらも、通信環境に応じて回路特性を適切に切り替えることができるようにすることを目的とする。
本発明の半導体装置は、回路特性が第１の性能に合わされた第１のアナログ回路と、上記第１のアナログ回路と協働することで、上記第１の性能より高い第２の性能を実現する第２のアナログ回路とを有し、上記第１の性能が要求される場合には上記第２のアナログ回路への電源供給を遮断する。
本発明によれば、上記第１のアナログ回路を動作させるとともに上記第２のアナログ回路への電源供給を遮断して上記第１の性能が実現され、上記第１のアナログ回路及び第２のアナログ回路をともに動作させることで上記第２の性能が実現される。したがって、第１のアナログ回路を共有することにより、回路規模の増大を抑制しながらも、要求される性能に応じて回路特性を適切に切り替えることができる。また、要求される性能に応じて、動作させる必要がないアナログ回路への電源供給を遮断することにより消費電力を削減することができる。
また、無線方式に応じて、第１の無線方式の場合には上記第１のアナログ回路を動作させるとともに上記第２のアナログ回路への電源供給を遮断し、第２の無線方式の場合には上記第１のアナログ回路及び第２のアナログ回路をともに動作させるようにしても良い。このようにした場合には、無線方式に応じて要求される性能に合うように回路特性を適切に切り替えることができる。
また、無線通信における受信信号の品質に応じて、上記第１のアナログ回路を動作させるとともに上記第２のアナログ回路への電源供給を遮断する状態と、上記第１のアナログ回路及び第２のアナログ回路をともに動作させる状態とを切り替えるようにしても良い。このようにした場合には、回路特性を適切に切り替え、受信信号の品質を向上させることができる。
【図面の簡単な説明】  図１は、本発明の第１の実施形態による半導体装置を適用した無線端末装置の構成例を示すブロック図である。
図２は、異なる無線方式にて要求されるフィルター減衰特性の一例を示す図である。
図３は、第１の実施形態におけるフィルターの構成例を示すブロック図である。
図４は、図３に示したフィルターの動作原理を概念的に示す図である。
図５は、第１の実施形態におけるＡＤ変換器の構成例を示すブロック図である。
図６は、第１の実施形態におけるＤＡ変換器の構成例を示すブロック図である。
図７は、第２の実施形態におけるフィルターの減衰特性の一例を示す図である。
図８は、従来の無線端末の構成を示すブロック図である。
図９は、従来の２つの無線方式に対応した無線端末の構成を示すブロック図である。
【発明を実施するための最良の形態】  以下、本発明の実施形態を図面に基づいて説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態による半導体装置を適用した無線端末装置の構成例を示すブロック図である。第１の実施形態における無線端末装置は、複数の無線方式（以下の説明では２つとする）に対応し、動作する無線方式に応じて回路特性を切り替えるものである。
図１に示すように、第１の実施形態における無線端末装置は、第１の無線方式のＲＦ（Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）部（ＲＦ−Ａ）１０、第２の無線方式のＲＦ部（ＲＦ−Ｂ）２０、ＡＦＥ（Ａｎａｌｏｇ  Ｆｒｏｎｔ  Ｅｎｄ）部３０、ＤＢＢ（Ｄｉｇｉｔａｌ  Ｂａｓｅ  Ｂａｎｄ）部４０、及びスイッチＳＷ１、ＳＷ２を有する。
ＲＦ−Ａ１０は、アンテナ１１、ミキサーやパワーアンプ等をそれぞれ含み信号の増幅等を行う送信アンプ部１２と受信アンプ部１３、及び共用回路１４を有する。ＲＦ−Ｂ２０は、ＲＦ−Ａ１０と同様に構成され、アンテナ２１、送信アンプ部２２、受信アンプ部２３、及び共用回路２４を有する。ＲＦ−Ａ１０、ＲＦ−Ｂ２０は、高周波信号処理等を行う。
ＡＦＥ部３０は、受信部と送信部とからなり、入力される信号をアナログ信号−デジタル信号の相互に変換する。受信部は、ＲＦ部１０、２０から入力されるアナログ信号にフィルター処理を施す受信用フィルター３１と、フィルター処理されたアナログ信号をデジタル信号に変換する受信用のＡＤ変換器（アナログ−デジタル変換器、ＡＤＣ）３２を有する。また、送信部は、ＤＢＢ部４０から入力されるデジタル信号をアナログ信号に変換する送信用のＤＡ変換器（デジタル−アナログ変換器、ＤＡＣ）３３と、ＤＡ変換して得られたアナログ信号にフィルター処理を施す送信用フィルター３４を有する。
ここで、詳細は後述するが受信用フィルター３１、ＡＤＣ３２、ＤＡＣ３３、及び送信用フィルター３４は、ＤＢＢ部４０から供給される制御信号ＣＴＬに基づいて、回路特性（フィルター３１、３４の減衰特性、ＡＤＣ３２やＤＡＣ３３の分解性能等）が選択された無線方式に適した回路特性に切り替え可能なように構成されている。
ＤＢＢ部４０は、信号処理部４１を有しており、ベースバンド信号処理等のデジタル信号処理を行う。信号処理部４１は、選択された無線方式に応じて制御信号ＣＴＬを出力する。また、信号処理部４１は、入力されるデジタル信号を用いて所定のデジタル信号処理を行ったり、デジタル信号処理等により得られるデジタル信号を出力したりする。
次に、第１の実施形態における無線端末装置の動作について説明する。
まず、ＤＢＢ４０は、選択された無線方式に応じて制御信号ＣＴＬをＡＦＥ部３０に出力する。また、ＤＢＢ４０は、第１の無線方式を選択した場合には、ＲＦ−Ａ１０とＡＦＥ部３０との間で信号の入出力が可能となるようにスイッチＳＷ１、ＳＷ２を制御する。同様に、ＤＢＢ４０は、第２の無線方式を選択した場合には、ＲＦ−Ｂ２０とＡＦＥ部３０との間で信号の入出力が可能となるようにスイッチＳＷ１、ＳＷ２を制御する。
なお、以下では第１の無線方式が選択された場合を一例として説明するが、第２の無線方式が選択された場合は、ＲＦ−Ｂ２０が用いられる点が異なるだけで同様である。
アンテナ１１にて受信されたアナログ信号は、受信アンプ部１３で増幅され、スイッチＳＷ１を介して受信用フィルター３１に供給される。受信用フィルター３１に供給されたアナログ信号は、受信用フィルター３１にてフィルター処理が施された後、ＡＤＣ３２にてアナログ信号からデジタル信号に変換され、信号処理部４１に供給される。
また、信号処理部４１より出力されたデジタル信号はＤＡＣ３３に供給される。ＤＡＣ３３に供給されたデジタル信号は、ＤＡＣ３３にてデジタル信号からアナログ信号に変換された後、送信用フィルター３４にてフィルター処理が施される。フィルター処理された信号は、スイッチＳＷ２を介して送信アンプ１２に供給され、送信アンプ１２で増幅等の所定の処理が行われた後、アンテナ１１を介して送信される。
次に、ＡＦＥ部３０が有するフィルター３１、３４、ＡＤＣ３２、ＤＡＣ３３について具体的に説明する。
＜フィルター３１、３４＞
まず、フィルター３１、３４について説明する。
本実施形態における２つの無線方式においては、図２に示すようなフィルターの減衰特性がそれぞれ要求されているとする。すなわち、第１の無線方式では実線ＲＡにて示されるように、カットオフ周波数（Ｆｃ）が７ＭＨｚである５次フィルター（ローパスフィルター）が要求され、第２の無線方式では点線ＲＢにて示されるように、カットオフ周波数が２．５ＭＨｚである２次フィルター（ローパスフィルター）が要求されている。なお、図２において、横軸は周波数であり、縦軸は減衰特性である。
ここで、一般に高次のフィルターは、低次のフィルターよりも消費電力が大きい。消費電力を削減する点からすれば、第２の無線方式の２次フィルターが優れているが、第２の無線方式のフィルターを用いると、第１の無線方式にて必要な周波数の信号が遮断されてしまう。一方、第１の無線方式の５次フィルターを用いると、第２の無線方式が選択された際に余分な電力を消費することになる。
そこで本実施形態では、図３に示すようにフィルター３１、３４を２次特性フィルターと３次特性フィルターとで構成する。そして、第１の無線方式が選択された場合には２次特性フィルターと３次特性フィルターとをともに使用するように制御し、第２の無線方式が選択された場合には２次特性フィルターのみを使用するように制御する。
ここで、例えば１次フィルターの入力をＶｉｎとすると、出力Ｖｏｕｔ１は
Ｖｏｕｔ１＝（１／（ｓＲＣ））×Ｖｉｎ
で表される。さらに、この出力を同じ１次フィルターに入力すると、その出力Ｖｏｕｔ２は、
Ｖｏｕｔ２＝（１／（ｓＲＣ））×Ｖｏｕｔ１＝（１／（ｓＲＣ））×（１／（ｓＲＣ））×Ｖｉｎ
となり、２次の特性が得られる。つまり、１次フィルターをｎ段直列に接続することでｎ次の特性のフィルターを構成することができる。したがって、直列に接続された２次特性フィルターと３次特性フィルターをともに使用することで、２次＋３次＝５次特性のフィルターを実現することができる。
図３は、フィルター３１の構成例を示す図である。
図３において、５１はフィルター３１の入力ノードである。５２は低スペック側のフィルター部であり、２次特性フィルター（アナログフィルター）５３と、制御信号ＣＴＬに基づいてカットオフ周波数を調整するカットオフ周波数（Ｆｃ）調整回路５４とを有する。５５は３次特性フィルター（アナログフィルター）であり、５６は制御信号ＣＴＬに応じて３次特性フィルター５５に電源を供給するか否かを切り替える電源制御回路である。
また、ＳＷ３は制御信号ＣＴＬに応じて制御されるスイッチであり、２次特性フィルター５３のフィルター出力を、３次特性フィルター５５またはバイパスラインＢＬに選択的に供給するためのものである。ＳＷ４は制御信号ＣＴＬに応じて制御されるスイッチであり、バイパスラインＢＬを介した２次特性フィルター５３のフィルター出力または３次特性フィルター５５のフィルター出力を選択的に出力ノード５７に供給するためのものである。
なお、２次特性フィルター５３は、２つの１次フィルターを直列接続して構成するようにしても良い。３次特性フィルター５５は、２つの１次フィルターを直列接続して構成するようにしても良いし、１次フィルターと２次フィルターとを直列接続して構成するようにしても良い。また、２次特性フィルター５３及び３次特性フィルター５５は、オペアンプフィルターであっても良いし、Ｇｍ−Ｃフィルターであっても良い。
図４は、図３に示したフィルターの動作原理を説明するための図である。なお、図４においては、説明を簡単にするためにフィルターの次数については考慮していない。
図４において、電源ＶＤＤに接続された差動アンプＡＭＰ１の正入力は、一端が入力端子ＩＮに接続された可変抵抗Ｒ１の他端に接続され、正出力はスイッチＳＷＡの第１端子に接続される。
差動アンプＡＭＰ１の正入力と可変抵抗Ｒ１の他端との相互接続点には、容量Ｃ１の一端、可変抵抗Ｒ２の一端、及びスイッチＳＷＣの第１端子が接続される。また、差動アンプＡＭＰ１の正出力とスイッチＳＷＡの第１端子との相互接続点には、容量Ｃ１の他端及び可変抵抗Ｒ２の他端が接続される。
上述のように接続された差動アンプＡＭＰ１、容量Ｃ１、及び可変抵抗Ｒ２により前段のフィルター回路が構成され、これが図３に示した２次特性フィルター５３に相当する。また、可変抵抗Ｒ２がカットオフ周波数調整回路５４に相当し、可変抵抗Ｒ２の抵抗値を制御することでカットオフ周波数が調整される。
また、制御信号ＳＣがゲートに供給されるＭＯＳトランジスタＴ１（Ｐチャネル型、Ｎチャネル型は問わない。）を介して電源ＶＤＤに接続された差動アンプＡＭＰ２の正入力は、スイッチＳＷＡの第３端子に接続され、正出力はスイッチＳＷＢの第３端子に接続される。
差動アンプＡＭＰ２の正入力とスイッチＳＷＡの第３端子との相互接続点には、容量Ｃ２の一端及び抵抗Ｒ３の一端が接続され、差動アンプＡＭＰ２の正出力とスイッチＳＷＢの第３端子との相互接続点には、容量Ｃ２の他端及び抵抗Ｒ３の他端が接続される。
ここで、上述したのと同様に差動アンプＡＭＰ２、容量Ｃ２、及び抵抗Ｒ３により後段のフィルター回路が構成され、これが図３に示した３次特性フィルター５５に相当し、トランジスタＴ１が電源制御回路５６に相当する。
スイッチＳＷＡの第２端子はバイパスラインＢＬの一端に接続され、スイッチＳＷＢの第２端子はバイパスラインＢＬの他端に接続される。スイッチＳＷＢの第１端子は出力端子ＯＵＴに接続される。また、抵抗Ｒ４の一端はスイッチＳＷＣの第２端子に接続され、他端はスイッチＳＷＤを介してスイッチＳＷＢの第１端子に接続される。
なお、図４においては、差動アンプＡＭＰ１、ＡＭＰ２の正入力側及び正出力側の回路のみを図示しているが、負入力側及び負出力側についても同様に構成される。
図４に示した回路において、差動アンプＡＭＰ１、容量Ｃ１、及び可変抵抗Ｒ２により構成される前段のフィルター回路のみを動作させる場合には、スイッチＳＷＡ、ＳＷＢは第１端子と第２端子が接続されるようにし、スイッチＳＷＣ、ＳＷＤは開くように制御する。これにより、入力端子Ｖｉｎより入力された信号は、前段のフィルター回路でフィルター処理が施された後、バイパスラインＢＬを介して出力端子ＯＵＴより出力される。
また、このとき制御信号ＳＣによりトランジスタＴ１をオフ状態にする。これにより、差動アンプＡＭＰ２、容量Ｃ２、及び抵抗Ｒ３により構成される後段のフィルター回路は、電源が供給されなくなり、電力の消費を防止することができる。
一方、前段のフィルター回路に加え、後段のフィルター回路を動作させる場合には、スイッチＳＷＡ、ＳＷＢは第１端子と第３端子が接続されるようにし、スイッチＳＷＣ、ＳＷＤは閉じるように制御する。また、このとき制御信号ＳＣによりトランジスタＴ１をオン状態にし、後段のフィルター回路に電源を供給する。これにより、入力端子Ｖｉｎより入力された信号は、前段のフィルター回路でフィルター処理が施された後、さらに後段のフィルター回路でフィルター処理が施される。そして、後段のフィルター回路でフィルター処理された信号は、出力端子ＯＵＴより出力されるとともに、抵抗Ｒ４を介して前段のフィルター回路に帰還される。
図３に戻り、図３に示したフィルター３１の動作について説明する。
まず、第１の無線方式（フィルターの減衰特性は５次特性）が選択された場合には、信号処理部４１から供給される制御信号ＣＴＬに基づいて、２次特性フィルター５３の出力と３次特性フィルター５５の入力とがスイッチＳＷ３を介して接続され、３次特性フィルター５５の出力と出力ノード５７とがスイッチＳＷ４を介して接続される。また、電源制御回路５６は、第１の無線方式が選択された旨を示す制御信号ＣＴＬに応じて、３次特性フィルター５５に電源を供給する。
これにより、入力ノード５１から入力された信号は、２次特性フィルター５３及び３次特性フィルター５５により順次フィルタ処理が施され、すなわち５次特性フィルターと同様のフィルター処理が施され出力ノード５７より出力される。なお、このときカットオフ周波数調整回路５４によりカットオフ周波数が適宜制御される。
一方、第２の無線方式（フィルターの減衰特性は２次特性）が選択された場合には、信号処理部４１から供給される制御信号ＣＴＬに基づいて、２次特性フィルター５３の出力とバイパスラインＢＬの一端とがスイッチＳＷ３を介して接続され、バイパスラインＢＬの他端と出力ノード５７とがスイッチＳＷ４を介して接続される。また、電源制御回路５６は、第２の無線方式が選択された旨を示す制御信号ＣＴＬに応じて、３次特性フィルター５５への電源供給を遮断する。
これにより、入力ノード５１から入力された信号は、２次特性フィルター５３によりフィルタ処理が施された後、バイパスラインＢＬを介して出力ノード５７より出力される。なお、このときもカットオフ周波数調整回路５４によりカットオフ周波数が適宜制御される。
以上のように、高い５次特性のフィルターが要求される場合には、２次特性フィルター５３及び３次特性フィルター５５の双方を動作させ、低い２次特性のフィルターが要求される場合には、２次特性フィルター５３のみを動作させ、３次特性フィルター５５への電源供給を遮断する。これにより、２つの無線方式で２次特性フィルター５３を共用することで回路規模の増大を抑制することができるとともに、無線方式に応じてフィルターの減衰特性を適切に切り替えることができる。また、無線方式に応じて３次特性フィルター５５への電源供給を遮断することで、電力の浪費を防止することができ、消費電力を削減することができる。
＜ＡＤＣ３２＞
次に、ＡＤＣ３２について説明する。
以下の説明では、第１の無線方式では１０ビットの性能が要求され、第２の無線方式では８ビットの性能が要求されているものとする。
図５は、パイプライン方式を採用したＡＤＣ３２の構成例を示す図である。
図５に示すように、ＡＤＣ３２は、１．５ビットのＡＤ変換回路６０−ｉ（ｉは添え字であり、ｉ＝１、２、…、１０）と、ＡＤ変換回路６０−ｉ（ｉ＝２〜９）にそれぞれ対応して設けられた加算回路６１−ｊ（ｊは添え字であり、ｊ＝１、２、…、９）と、電源制御回路６２とを有する。
ＡＤ変換回路６０−ｉは従属接続され、基準電圧と入力された入力電圧とを比較してデジタルデータ（１ビット）を決定して対応する加算回路６１−ｊに出力するとともに、残差信号を次段に接続されたＡＤ変換回路６０−ｉに出力する。加算回路６１−ｊも従属接続され、前段の加算回路６１−ｊからのデジタルデータを適宜ビットシフトしてＡＤ変換回路６０−ｉから供給されたデジタルデータを加算し、加算結果を次段に接続された加算回路６１−ｊに出力する。また、電源制御回路６２は、制御信号ＣＴＬに応じてＡＤ変換回路６０−９、６０−１０に電源を供給するか否かを切り替える。
次に、ＡＤＣ３２の動作について説明する。
第１の無線方式（１０ビット）が選択された場合には、電源制御回路６２は、信号処理部４１から供給される第１の無線方式が選択された旨を示す制御信号ＣＴＬに応じて、ＡＤ変換回路６０−９、６０−１０に電源を供給する。すなわち、すべてのＡＤ変換回路６０−１〜６０−１０に電源が供給される。
ＡＤ変換回路６０−１は、入力されるアナログ信号ＡＩの電圧と基準電圧とを比較してデジタルデータの最上位ビット（ＭＳＢ）の値を決定し加算回路６１−１に出力する。また、ＡＤ変換回路６０−１は、残差信号をＡＤ変換回路６０−２に出力する。
続いて、ＡＤ変換回路６０−２は、ＡＤ変換回路６０−１からの残差信号の電圧と基準電圧とを比較してデジタルデータの最上位側から２桁目のビットの値を決定し加算回路６１−１に出力するとともに、残差信号をＡＤ変換回路６０−２に出力する。加算回路６１−１は、ＡＤ変換回路６０−１からの出力をビットシフトし、これにＡＤ変換回路６０−２からの出力を加算し、演算結果を加算回路６１−２に出力する。
以降、同様にしてＡＤ変換回路６０−ｉによるデジタルデータ値の決定、及び加算回路６１−ｊによる加算演算を最終段まで順次行う。これにより、入力されたアナログ信号ＡＩは、１０ビットのデジタルデータに変換され、その値が加算回路６１−９からデジタル信号ＤＯ１０として出力される。
一方、第２の無線方式（８ビット）が選択された場合には、電源制御回路６２は、信号処理部４１から供給される第２の無線方式が選択された旨を示す制御信号ＣＴＬに応じて、ＡＤ変換回路６０−９、６０−１０への電源を遮断する。
そして、上述した第１の無線方式が選択された場合と同様にして、ＡＤ変換回路６０−１〜６０−８によるデジタルデータ値の決定、及び加算回路６１−１〜６１−７による加算演算を順次行う。これにより、入力されたアナログ信号ＡＩは、８ビットのデジタルデータに変換され、その値が加算回路６１−７からデジタル信号ＤＯ８として出力される。
以上のように、高い分解性能（１０ビット）が要求される場合には、すべてのＡＤ変換回路６０−１（８ビット分に対応するＡＤ変換回路６０−１〜６０−８及びそれに直列接続された２ビット分に対応するＡＤ変換回路６０−９、６０−１０）を動作させ、低い分解性能（８ビット）が要求される場合には、ＡＤ変換回路６０−１〜６０−８を動作させ、ＡＤ変換回路６０−９、６０−１０への電源供給を遮断する。これにより、低い分解性能が要求された際に動作させるＡＤ変換回路６０−１〜６０−８を２つの無線方式で共用し回路規模の増大を抑制することができる。また、無線方式に応じて分解性能を適切に切り替えることができるとともに、電力の浪費を防止し消費電力を削減することができる。
なお、図５においては、１．５ビットのＡＤ変換回路を用いてＡＤＣ３２を構成するようにしているが、１．５ビットのＡＤ変換回路に限らず、使用用途（消費電力、変換時間等）に応じて２．５ビットのＡＤ変換回路や３．５ビットのＡＤ変換回路を用いて構成するようにしても良い。また、ビット数の異なるＡＤ変換回路を混在させてＡＤＣ３２を構成するようにしても良い。
＜ＤＡＣ３３＞
次に、ＤＡＣ３２について説明する。
以下の説明では、第１の無線方式では１３ビットの性能が要求され、第２の無線方式では１１ビットの性能が要求されているものとする。
図６は、電流加算型のＤＡＣ３３の構成例を示す図である。
図６に示すように、ＤＡＣ３３は、電流源７０−ｋ（ｋは添え字であり、ｋ＝１、２、…、１３）と、電流源７０−ｋにそれぞれ対応して設けられた２端子スイッチ７１−ｋと、Ｉ／Ｖ（電流−電圧）変換回路７３と、ゲイン制御回路７４と、入力回路７２と、電源制御回路７５とを有する。
電流源７０−ｋは、Ｉａ×２−（ｋ−１）の電流をそれぞれ供給する。スイッチ７１−ｋは、一方の端子が電流源７０−ｋに対して接続され、他方の端子がＩ／Ｖ変換回路７３に共通接続される。Ｉ／Ｖ変換回路７３は、スイッチ７１−ｋを介して電流源７０−ｋから供給される電流を電圧に変換して出力する。このＩ／Ｖ変換回路７３のゲイン制御は、制御信号ＣＴＬに応じてゲイン制御回路７４により行われる。
入力回路７２は、入力されるデジタル信号ＤＩに基づいてスイッチ７１−ｋの開閉制御を行う。例えば、入力されるデジタル信号の最下位ビット（ＬＳＢ）の値が“１”のときにはスイッチ７１−１３を閉じ、“０”のときにはスイッチ７１−１３を開くように制御を行う。同様に、例えば入力されるデジタル信号の下位側から１０ビット目の値が“１”のときにはスイッチ７１−４を閉じ、“０”のときにはスイッチ７１−４を開くように制御を行う。
また、電源制御回路７５は、電流源７０−１、７０−２に電源を供給するか否かを切り替える。具体的には、第１の無線方式（１３ビット）が選択された場合には、電源制御回路７５は、信号処理部４１から供給される第１の無線方式が選択された旨を示す制御信号ＣＴＬに応じて、電流源７０−１、７０−２に電源を供給する。一方、第２の無線方式（１１ビット）が選択された場合には、電源制御回路６２は、電流源７０−１、７０−２への電源を遮断する。
上述のように構成することで、入力されるデジタル信号ＤＩに基づいてスイッチ７１−ｋが開閉制御され、デジタル信号ＤＩに応じた電流がＩ／Ｖ変換回路７３に供給される。そして、Ｉ／Ｖ変換回路７３にて電流−電圧変換が行われ、デジタル信号ＤＩの値に応じた電圧のアナログ信号ＡＯが出力される。このとき、選択された無線方式に応じて電流源７０−１、７０−２への電源供給を遮断する。
これにより、低い性能（８ビット）が要求された際に動作させる電流源７０−３〜７０−１２を２つの無線方式で共用し回路規模の増大を抑制することができる。また、無線方式に応じて回路特性を適切に切り替えることができるとともに、電力の浪費を防止し消費電力を削減することができる。
以上、説明したように第１の実施形態によれば、フィルター３１、３４、ＡＤＣ３２、及びＤＡＣ３３において、第２の無線方式で通信を行う際に動作させるアナログ回路の一部を、第１の無線方式で通信を行う際に動作させるアナログ回路と共有することで、回路面積の増大を抑制しながらも、無線方式に応じて回路特性を適切に切り替えることができ、例えば無線端末装置を容易に小型化することができる。また、第１の無線方式で通信を行う際には、第２の無線方式で通信を行う際にのみ動作させる回路部分への電源供給を遮断することで消費電力を削減することができる。
なお、上述した説明では、ユーザにより無線方式が選択されるものとしているが、例えば待ち受け時に自動的に無線方式を切り替えてそれぞれの通信環境を確認することにより、ユーザが意識しなくとも通信環境に応じて最適な無線方式を自動的に切り替えることが可能である。
また、上述した説明では、２つの無線方式の場合を一例として説明したが、本発明は２つの無線方式に限らず、複数の無線方式に対応させる場合でも適用可能である。
（第２の実施形態）
次に、第２の実施形態について説明する。
本発明の第２の実施形態による半導体装置を適用した無線端末装置は、通信環境（受信信号の品質等）に応じて回路特性を切り替えるものである。なお、本発明の第２の実施形態における無線端末装置の全体構成は、ＲＦ部を１つだけ有する点が異なるだけで第１の実施形態における無線端末装置と同様であるので説明は省略する。
無線端末装置は、そのおかれた通信環境に応じて通信特性が変化する。例えば、基地局から近い比較的電波環境が良好な地域もあれば、逆に基地局から遠い地域のように電波環境が悪い地域もある。電波環境が悪い地域では、通信に係る所望の信号レベルが低下し、電波環境が良好な地域と比較して受信信号におけるノイズの部分が大きくなり、受信信号の品質が低下する。状況によっては、チャネル切断という事態を招いてしまうこともある。
そこで、本発明の第２の実施形態では、無線端末装置に対して、例えば図７において点線ＲＢ’で示すような４次特性フィルターの減衰特性が要求され、またＡＤＣ３２の分解能として６ビットが要求される場合、予め、図７において実線ＲＡ’で示すようなカットオフ周波数（Ｆｃ）が変動しないように調整された４次よりも高次の減衰特性を有するフィルター（例えば５次特性のフィルター）によりフィルター３１を構成するとともに、６ビットよりも分解能が高い（ビット数が多い）ＡＤＣ（例えば、８ビットの分解能を有するＡＤＣ）によりＡＤＣ３２を構成する。
なお、フィルター３１及びＡＤＣ３２は、上述した第１の実施形態と同様に構成すれば良い。すなわち、フィルター３１は、４次特性フィルターと１次特性フィルターとを直列接続可能なようにし、ＡＤＣ３２は、６ビット分のＡＤ変換回路と２ビット分のＡＤ変換回路とを直列接続可能なようにすれば良い。
そして通常時には、フィルター３１は４次特性フィルターを動作させ、ＡＤＣ３２は６ビット分のＡＤ変換回路のみを動作させる。また、このとき、フィルター３１において５次目の部分に対応する１次フィルター、及びＡＤＣ３２において７、８ビット目の部分に対応する２ビット分のＡＤ変換回路は、電力の浪費を防止するために電源の供給が遮断される。
一方、通信環境の悪化等により受信信号の品質が低下した場合には、フィルター３１は、４次特性フィルターと１次特性フィルターとをともに動作させる。つまり、フィルター３１を５次特性のフィルターとし、フィルターの減衰特性が急峻になるようにする。このようにして、その他の信号、例えば他ユーザの信号等による干渉を防止し、ノイズを小さくすることにより、受信信号の品質を向上させることができる。
また、ＡＤＣ３２は、８ビット分のすべてのＡＤ変換回路を動作させる。これにより、ＡＤＣ３２の分解能を高くし、通常時は廃棄していた部分の情報（本実施形態では７、８ビット目の情報）を活用することにより、受信信号の品質を向上させることができる。
ここで、受信信号の品質の低下は、受信信号の信号レベル、ＢＥＲ（Ｂｉｔ  Ｅｒｒｏｒ  Ｒａｔｅ）、あるいはＳ／Ｎ比（Ｓｉｇｎａｌ  ｔｏ  Ｎｏｉｓｅ  ｒａｔｉｏ）を測定することにより検出可能である。なお、受信信号の信号レベルは図１に示したＲＦ部の受信アンプ部で検出でき、ＢＥＲは誤り訂正復号機能を有するＤＢＢ部で検出でき、Ｓ／Ｎ比はＲＦ部で検出することができる。
以上、説明したように第２の実施形態によれば、受信信号の品質に応じてフィルター３１の次数（フィルターの減衰特性）、及びＡＤＣ３２の分解能を必要最小限に適応的に制御することで、回路特性を切り替えて受信信号の品質を向上させ、通信環境の悪い状態でも安定した通信を行うことができる。また、受信信号の品質に応じて、フィルター３１及びＡＤＣ３２内の動作させる必要がない回路への電源供給を遮断することで消費電力を削減することができる。例えば、バッテリで動作する無線端末装置の場合には、通話時間や待ち受け時間を増大させることができる。
なお、上述した第１及び第２の実施形態にて説明したフィルター３１、３４、ＡＤＣ３２、及びＤＡＣ３３の構成は一例であり、フィルター３１、３４の次数や、ＡＤＣ３２及びＤＡＣ３３の分解性能は任意である。これらの性能値は、対応させる無線方式や通信環境等に応じて適宜決定し、それに合わせてフィルター３１、３４、ＡＤＣ３２、及びＤＡＣ３３を上述した説明と同様にして構成すれば良い。
また、上記実施形態は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【産業上の利用可能性】  以上のように、本発明によれば、第１の性能に合わされた第１のアナログ回路を動作させるとともに、上記第１のアナログ回路と協働することで上記第１の性能より高い第２の性能を実現する第２のアナログ回路への電源供給を遮断して上記第１の性能を実現し、上記第１のアナログ回路及び第２のアナログ回路をともに動作させることで上記第２の性能を実現する。これにより、第１のアナログ回路を共有することで回路規模の増大を抑制しながらも、要求される性能に応じて回路特性を適切に切り替えることができ、容易に小型化することができる。また、動作させる必要がないアナログ回路への電源供給を遮断することで消費電力を削減することができる。
【図１】
2005046054.tif 000002
【図２】
2005046054.tif 000003
【図３】
2005046054.tif 000004
【図４】
2005046054.tif 000005
【図５】
2005046054.tif 000006
【図６】
2005046054.tif 000007
【図７】
2005046054.tif 000008
【図８】
2005046054.tif 000009
【図９】
2005046054.tif 000010
【手続補正書】
【提出日】平成18年5月22日(2006.5.22)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
回路特性が第１の性能に合わされた第１のアナログ回路と、
上記第１のアナログ回路と協働することで、上記第１の性能より高い第２の性能を実現するとともに、上記第１の性能が要求される場合には電源供給が遮断される第２のアナログ回路とを有することを特徴とする半導体装置。
【請求項２】
第１の性能が要求された場合には、上記第２のアナログ回路への電源供給を遮断し、上記第２の性能が要求された場合には、上記第２のアナログ回路に電源を供給する電源制御回路をさらに有することを特徴とする請求項１記載の半導体装置。
【請求項３】
上記アナログ回路は、フィルターであることを特徴とする請求項１記載の半導体装置。
【請求項４】
上記アナログ回路は、ＡＤ変換器であることを特徴とする請求項１記載の半導体装置。
【請求項５】
上記アナログ回路は、ＤＡ変換器であることを特徴とする請求項１記載の半導体装置。
【請求項６】
上記アナログ回路は、フィルター、ＡＤ変換器及びＤＡ変換器を有し、
上記フィルターは、直列接続可能な第１のフィルターと第２のフィルターとからなり、
上記ＡＤ変換器は、直列接続された第１のＡＤ変換器と第２のＡＤ変換器とからなり、
上記ＤＡ変換器は、出力が共通接続された第１のＤＡ変換器と第２のＤＡ変換器とからなり、
上記第１の性能が要求される場合には、上記第２のアナログフィルター、上記第２のＡＤ変換器、及び上記第２のＤＡ変換器への電源供給が遮断されることを特徴とする請求項１記載の半導体装置。
【請求項７】
第１の性能が要求される第１の無線方式の信号と、上記第１の性能より高い第２の性能が要求される第２の無線方式の信号との双方の信号の受信に使用される半導体装置であって、
回路特性が上記第１の性能に合わされた第１のアナログ回路と、
上記第１のアナログ回路と協働することで、上記第２の性能を実現する第２のアナログ回路と、
上記第１の無線方式の信号を受信する場合には、上記第２のアナログ回路への電源供給を遮断し、上記第２の無線方式の信号を受信する場合には、上記第２のアナログ回路に電源を供給する電源制御回路とを有することを特徴とする半導体装置。
【請求項８】
無線通信における受信側に使用される半導体装置であって、
第１の性能を有する第１のアナログ回路と、
上記第１のアナログ回路と協働することで、上記第１の性能より高い性能を実現する第２のアナログ回路と、
上記無線通信における受信信号の品質に応じて、上記第１のアナログ回路に電源を供給するとともに上記第２のアナログ回路への電源供給を遮断する第１の状態と、上記第１のアナログ回路及び上記第２のアナログ回路の双方に電源を供給する第２の状態とを切り替え可能な電源制御回路とを有することを特徴とする半導体装置。
【請求項９】
回路特性が第１の性能に合わされ、無線通信に係る信号処理を行う第１のアナログ回路と、
上記第１のアナログ回路と協働することで、上記第１の性能より高い第２の性能にて無線通信に係る信号処理を行うとともに、上記第１の性能が要求される場合には電源供給が遮断される第２のアナログ回路とを有することを特徴とする無線端末装置。
【請求項１０】
高周波信号処理する高周波部と、アナログ信号処理するアナログ処理部と、ベースバンド信号処理するベースバンド処理部とを有する無線通信機器であって、
上記アナログ処理部は、回路特性が第１の性能を有する第１のアナログ回路と、
上記第１のアナログ回路と協働することで、上記第１の性能より高い第２の性能を実現するとともに、上記第１の性能が要求される場合には電源供給が遮断される第２のアナログ回路とを有することを特徴とする無線通信機器。
【国際調査報告】
2005046054.tif 000011
2005046054.tif 000012
2005046054.tif 000013
2005046054.tif 000014