(57)【要約】【課題】  規定電流値検出のための外付け基準電圧発生回路が故障したときに過電流の発生を防止してパワートランジスタを保護しかつドライバＩＣとして継続使用できる電流制限回路およびモータドライブ回路を提供することにある。【解決手段】  この発明は、出力電流検出回路がパワートランジスタに直列に設けられ、コンパレータと第１の基準電圧発生回路と第２の基準電圧発生回路とを有し、パワートランジスタの出力電流が所定の規定値に達したときに出力電流検出回路から得られるその検出信号と第１の基準電圧発生回路から得られる第１の基準電圧とに応じてコンパレータがパワートランジスタの駆動を所定期間停止させるための制御信号を発生し、パワートランジスタの出力電流が規定値を越えた所定値になったときに出力電流検出回路から得られるその検出信号と第２の基準電圧発生回路から得られる第２の基準電圧とに応じてコンパレータが制御信号を発生するものであって、第１の基準電圧発生回路がＩＣに外付けされ、第２の基準電圧発生回路がＩＣに内蔵されているものである。【選択図】      図１【特許請求の範囲】
【請求項１】
電流出力のパワートランジスタと、出力電流検出回路とを備えるＩＣにおける電流制限回路において、
前記出力電流検出回路は、前記パワートランジスタに直列に設けられ、
コンパレータと第１の基準電圧発生回路と第２の基準電圧発生回路とを有し、
前記パワートランジスタの出力電流が所定の規定値に達したときに前記出力電流検出回路から得られるその検出信号と前記第１の基準電圧発生回路から得られる第１の基準電圧とに応じて前記コンパレータが前記パワートランジスタの駆動を所定期間停止させるための制御信号を発生し、前記パワートランジスタの出力電流が前記規定値を越えた所定値になったときに前記出力電流検出回路から得られるその検出信号と前記第２の基準電圧発生回路から得られる第２の基準電圧とに応じて前記コンパレータが前記制御信号を発生するものであって、前記第１の基準電圧発生回路が前記ＩＣに外付けされ、前記第２の基準電圧発生回路が前記ＩＣに内蔵されている電流制限回路。
【請求項２】
前記第２の基準電圧は、前記パワートランジスタがドライバとして動作を継続しても問題の生じない範囲に設定されている請求項１記載の電流制限回路。
【請求項３】
前記パワートランジスタの出力電流はモータをドライブする電流として出力される請求項２記載の電流制限回路。
【請求項４】
前記出力電流は、前記パワートランジスタが電流を出力する出力端子からシンクする駆動電流である請求項３記載の電流制限回路。
【請求項５】
前記所定値は、前記規定値の電流値に対して３％〜１０％程度高い範囲であり、前記出力電流検出回路は、前記ＩＣの所定の端子を介して外付けされた抵抗を有し、この抵抗に発生する端子電圧を前記検出信号とする請求項４記載の過電流保護回路。
【請求項６】
さらに、チョッピングパルス発生回路とタイマ回路とを有し、前記所定期間は一定期間であって、前記タイマ回路は、前記制御信号を受けて前記一定期間を計測するものであって、前記チョッピングパルス発生回路は、前記タイマ回路により設定された前記一定期間置きにパルスを発生し、このパルスに応じて前記パワートランジスタのＯＮ／ＯＦＦが制御される請求項５記載の過電流保護回路。
【請求項７】
請求項１〜６のいずれか記載の前記電流制限回路を有する前記ＩＣの前記パワートランジスタからの前記出力電流によりモータを駆動するモータドライブ回路。
【請求項８】
前記モータがステッピングモータである請求項７記載のモータドライブ回路。
【発明の詳細な説明】
【技術分野】
【０００１】
この発明は、電流制限回路およびモータドライブ回路に関し、詳しくは、ユニポーラ（半波）駆動のステッピングモータドライバＩＣにおいて、規定電流値（制限電流値）検出のための外付け基準電圧発生回路が故障したときに過電流の発生を防止してパワートランジスタを保護しかつドライバＩＣとして継続使用できるようにすることが可能な電流制限回路に関する。
【背景技術】
【０００２】
ユニポーラ駆動のステッピングモータドライバ（パルスモータドライバ）は、１相駆動、１相−２相駆動あるいは２相駆動等によりモータの固定子側を順次励磁することで、所定の回転角だけ突起形状の回転子を回転させる。
各固定子を励磁するための駆動電流を流すドライバは、電源ラインに接続され固定子に巻かれたコイル（励磁コイル）に対してこれに直列にパワートランジスタ（出力段トランジスタ）が各相対応にそれぞれ設けられていている。この各相対応に設けられたパワートランジスタが所定のタイミングでＯＮ／ＯＦＦされることで、固定子が順次励磁されてステッピングモータがドライブされる。
ある相のパワートランジスタがＯＮすると、その相の励磁コイルのインダクタンスとパワートランジスタ等のインピーダンスにより決定される所定の時定数の過渡現象でＯＮ期間の間順次駆動電流が増加していく。この増加量を所定値までに制限するために、パワートランジスタをＯＮさせてから所定の期間後にＯＦＦすることで、パワートランジスタに過電流が流れないように制御される。そのため、パワートランジスタは、通常、ＯＮ／ＯＦＦする“Ｈ”（ＨＩＧＨレベル），“Ｌ”（ＬＯＷレベル）の論理値パルスで各相がチョッピングによるパルス駆動される。【０００３】
このようなパルス駆動制御の１つとして、ＯＮ期間をタイマ回路で設定して制御するチョッパ制御の３相モータドライバとそのＩＧＢＴパワートランジスタの保護回路が公知である（特許文献１）。
この特許文献１（特開平１１−１１２３１３号）に示されているように、この種のドライバの過電流保護回路は、出力電流を検出する電流検出回路とパワートランジスタの駆動を停止する過電流検出回路とで構成される。電流検出回路は、通常、パワートランジスタに直列に設けられている。過電流検出回路は、出力段パワートランジスタの出力電流値が所定値以上の過電流になったときに得られる電流検出回路からの検出信号に応じて動作して出力電流値を制限する。
【特許文献１】特開平１１−１１２３１３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
電流制限回路は、通常、コンパレータにより電流検出回路からの検出電圧信号と基準電圧とを比較して基準電圧を越えたときにパワートランジスタの駆動を停止する。基準電圧を発生する回路が故障すると、電流制限回路がはたらかなくなり、パワートランジスタが破壊される問題がある。そのため、過電流保護回路が別途必要になる。
前記の電流制限回路による規定電流値（制限電流値）検出のための基準電圧発生回路は、ドライバＩＣに外付けされる。それは、パワートランジスタの特性のばらつきに応じて規定電流値検出電圧にばらつきが発生するからであり、この電圧を外付けにより調整することで制限する電流値を設計仕様に適合するような値に調整する必要があるからである。
そのため、ＩＣ内部の回路よりもこの外付け回路の接続不良、断線などが発生し易く、それにより、この基準電圧入力端子がオープンとなると、電流制限回路がはたらかなくなってパワートランジスタがＯＮ状態となる。別途設けられる過電流保護回路は、このＯＮ状態のときに流れる出力電流の過電流を検出することになるが、通常、過電流保護回路は、ドライバＩＣとしての動作を停止させるために継続的にドライバとして使用できなくなる。特に、モータドライブ回路等のドライバにあっては、単に、基準電圧を発生する回路の故障だけでドライバが動作しなくなり、モータも動作しなくなる。そのため、ときには、機構あるいは装置全体が無駄になってしまう問題がある。
この発明の目的は、このような従来技術の問題点を解決するものであり、規定電流値検出のための外付け基準電圧発生回路が故障したときに過電流の発生を防止してパワートランジスタを保護しかつドライバＩＣとして継続使用できる電流制限回路あるいはモータドライブ回路を提供することにある。
【課題を解決するための手段】
【０００５】
このような目的を達成するためのこの発明の電流制限回路あるいはモータドライブ回路の構成は、出力電流検出回路がパワートランジスタに直列に設けられ、コンパレータと第１の基準電圧発生回路と第２の基準電圧発生回路とを有し、パワートランジスタの出力電流が所定の規定値に達したときに出力電流検出回路から得られるその検出信号と第１の基準電圧発生回路から得られる第１の基準電圧とに応じてコンパレータがパワートランジスタの駆動を所定期間停止させるための制御信号を発生し、パワートランジスタの出力電流が規定値を越えた所定値になったときに出力電流検出回路から得られるその検出信号と第２の基準電圧発生回路から得られる第２の基準電圧とに応じてコンパレータが制御信号を発生するものであって、第１の基準電圧発生回路がＩＣに外付けされ、第２の基準電圧発生回路がＩＣに内蔵されているものである。
【発明の効果】
【０００６】
この発明にあっては、第２の基準電圧発生回路がＩＣに内蔵されているので、規定電流値検出のための第１の基準電圧発生回路が故障したときに第２の基準電圧発生回路により電流制限がかかり、過電流を防止してパワートランジスタを保護することができる。
ＩＣに内蔵されている第２の基準電圧発生回路は、外付け部品ではないので、接続不良、断線などはほとんど発生しない。したがって、確実にこのＩＣが保護され、しかも、前記の所定値をドライバＩＣとして継続動作することに問題のないような、第１の基準電圧より少し高い値に設定しておけば、ドライバＩＣとしての動作に差し障りがない。
したがって、外部の取り付け部品の第１の基準電圧発生回路を取り替えなくてもドライバとしてこのＩＣを継続して使用することが可能になる。
なお、第１の基準電圧発生回路が発生すべき電圧は、その接続端子を介して発生すべき電圧がチェックできるようにしておけば容易に判断がつくので、第１の基準電圧発生回路を取り替えて正常の動作状態に戻すことも容易である。
この場合の第１の基準電圧発生回路の発生すべき電圧は、第２の基準電圧発生回路の電圧から得ることが容易にできる。【０００７】
ここでの規定電流値は、過電流保護ではなくモータ駆動回路をチョッピング駆動するときにに電流値をある電流値以下に制限する制限電流値（設計値）に対応するものである。この点、第２の基準電圧発生回路の電圧は、過電流保護と電流制限とを兼ね備えるものである。過電流保護回路は、本来ＩＣとしての破壊を防止するために設けられるものであるが、ここでは、第２の基準電圧発生回路の電圧を第１の基準電圧発生回路の電圧による制限電流値に近いところに設定して第１の基準電圧発生回路の電圧による電流制限動作ができなくなったときに電流制限回路として動作させる。
なお、制限電流値に近いところとは、外付けされる第１の基準電圧発生回路の電圧の製品ばらつきの上限値より上であって、パワートランジスタの最大定格電流値か、それよりも下であればよい。
すなわち、第２の基準電圧発生回路の電圧による制限電流値は、このときの規定電流値を越えた電流値であるが、パワートランジスタがモータ駆動動作を継続しても問題の生じない範囲にある。例えば、これは、電流制限を行う電流値に対して３％〜１０％程度高い範囲が好ましい。
その結果、基準電圧を発生する回路の故障だけでドライバが動作しなくなったり、例えば、モータが動作しなくなったりすることがなく、機構あるいは装置全体が無駄になってしまう欠点を防止することができる。
【発明を実施するための最良の形態】
【０００８】
図１は、この発明の電流制限回路を適用した一実施例のユニポーラ駆動のステッピングモータドライバの単相駆動回路を中心としたブロック図、図２は、その電流制限回路におけるコンパレータの回路図である。
図１において、１０は、励磁コイルが４個のユニポーラ駆動のステッピングモータドライバＩＣである。これには、電流出力回路１ａ，１ｂ、１ｃ，１ｄが設けられ、それぞれがステッピングモータ１１の励磁コイル１１ａ，１１ｂ、１１ｃ，１１ｄにそれぞれ接続され、各励磁コイル１１ａ，１１ｂ、１１ｃ，１１ｄには、それぞれフライホイールダイオードＤが並列に接続されている。
電流出力回路１ａ，１ｂ、１ｃ，１ｄは、それぞれ同一の回路で構成されているので、その詳細を電流出力回路１ａのみに示す。以下、電流出力回路１ａについて説明し、電流出力回路１ｂ、１ｃ，１ｄは、同様であるのでその説明を割愛する。なお、１２は、電源である。【０００９】
電流出力回路１ａは、ＮチャネルＭＯＳＦＥＴパワートランジスタＴｒを有していて、パワートランジスタＴｒは、ドレインが出力端子２ａに接続され、出力端子２ａに励磁電流を出力する。パワートランジスＴｒのソースは、端子２ｅを介してＩＣ外部に取り付けられた出力電流検出用の抵抗Ｒsに接続され、これを介して接地されている。なお、出力端子２ａの出力電流は、この出力端子２ａに励磁コイル１１ａからシンクする電流となる。  電流制限回路３は、×２倍増幅のアンプ４と、コンパレータ５、第１の基準電圧発生回路６ａ、そして第２の基準電流発生回路６ｂとからなる。
アンプ４は、端子２ｅとコンパレータ５の（−）入力端子との間に接続されている。基準電圧発生回路６ａは、端子２ｃを介してコンパレータ５の（＋）入力端子に接続され、ＩＣ外部に設けられている。これにより、基準電圧発生回路６ａは基準電圧ＶREFをコンパレータ５の（＋）入力端子に加える。一方、基準電圧発生回路６ｂは、ＩＣ内部に設けられていて、コンパレータ５の（＋）入力端子に接続され、基準電圧ＶR（ただしＶR＞ＶREF）をコンパレータ５の（＋）入力端子に加える。
なお、基準電圧ＶRは、ステッピングモータドライバＩＣ１０がこれを基準電圧として動作したときに支障のない、基準電圧ＶREFより少し高い電圧である。
この基準電圧ＶRは、前記したように基準電圧ＶREFによる制限電流値に近いところにある。設計上において電流制限を行う電流値に対して３％〜１０％程度高い範囲のいずれかで制限電流がかかるような電圧である。それは、外付けされる基準電圧発生回路６ａの基準電圧ＶREFにおける製品ばらつきの上限値より上であって、パワートランジスタの最大定格電流値か、それよりも下であればよい。【００１０】
ここで、出力電流検出用の抵抗Ｒsの端子電圧をＶsとすると、パワートランジスＴｒの出力電流が増加して、電圧Ｖsが基準電圧ＶREFを越えるような駆動電流（出力電流）がパワートランジスＴｒに発生したとき、言い換えれば、出力電流が規定値（制限電流値）になったときに、コンパレータ５の出力は、“Ｈ”から“Ｌ”に変わり、検出パルスＳ（“Ｌ”有意）を発生する。この検出パルスＳは、内部遅延回路７に加えられて遅延されて立下がりトリガー信号とされ、ＲＳ−フリップフロップ（データラッチ回路）８のクロック端子ＣＬＫに入力される。このときにはすでに、ＲＳ−フリップフロップのＤ端子には遅延しない検出パルスＳ（“Ｌ”）の１ビットデータが加えられている。そこで、遅延したトリガー信号によりこの“Ｌ”がラッチされる。
その結果、ＲＳ−フリップフロップ８の出力が“Ｌ”となって、この出力は、アンドゲート９に加えられる。
アンドゲート９には、相励磁信号Ｇ（“Ｈ”）が相励磁信号生成回路（図示せず）から加えられていて、ＲＳ−フリップフロップ８の出力が“Ｌ”となることで、そのゲートが閉じられる。その結果、パワートランジスＴｒのゲートに加えられる相励磁信号Ｇ（“Ｈ”）が阻止されて、このときパワートランジスＴｒはＯＦＦになる。パワートランジスＴｒがＯＦＦになると、電圧Ｖsがグランド電位になり、コンパレータ５の出力（検出パルスＳ）は、“Ｌ”から“Ｈ”に戻り、検出パルスＳが停止する。
したがって、ここでは、検出パルスＳは、パワートランジスＴｒをＯＦＦにする制御信号になっている。【００１１】
一方、検出パルスＳ（“Ｌ”）は、タイマ回路７ａにも加えられ、一定時間後にＲＳ−フリップフロップ８にチョッピングパルスを発生させる。すなわち、パワートランジスＴｒがＯＦＦになった後の一定時間後にタイマ回路７ａを介して内部遅延回路７にインバータ７ｂを介してパルスＰ（“Ｈ”）が加えられる。さらに、パルスＰ（“Ｈ”）は、ＲＳ−フリップフロップ８のＤ端子に遅延なしに加えられる。
内部遅延回路７は、このパルスＰの立上がりに対して立下がりトリガパルスを発生する。これにより、このパルスＰの“Ｈ”の期間には、ＲＳ−フリップフロップ８に“Ｈ”、すなわち“１”がラッチされて、ＲＳ−フリップフロップ８は、タイマ回路７ａのタイムカウントに応じた休止期間を持つチョッピングパルスをＱ出力に発生する。その結果、アンドゲート９のゲートが開く。そこで、相励磁信号Ｇ（“Ｈ”）とのアンド条件が成立してパワートランジスタＴｒにより駆動電流が励磁コイル１１ａに流され、その電流が増加していく。これが規定値（制限電流値）に達すると、コンパレータ５の出力は、“Ｈ”から“Ｌ”に変わり、検出パルスＳを発生する。これにより、パワートランジスＴｒがまたＯＦＦになる。
以上の繰り返しにより、相励磁信号Ｇ（“Ｈ”）がパワートランジスＴｒのゲートに加えられている駆動期間にパワートランジスＴｒがチョッピング駆動され、相励磁信号Ｇの発生タイミングに応じて励磁コイル１１ａに駆動電流が流される。
なお、タイマ回路７ａは、“Ｈ”のチョッピングパルスＰを一定時間“Ｌ”に落とすものであって、検出パルスＳを受けないときには“Ｈ”のチョッピングパルスＰを発生させてＲＳ−フリップフロップ８に“１”をセットし、ゲート９を開状態に保持する。そこで、相励磁信号Ｇ（“Ｈ”）が発生したときにはアンド条件が成立してパワートランジスタＴｒにより駆動電流が励磁コイル１１ａに流され、前記のような動作が相励磁信号Ｇの発生に応じて開始される。
これにより、電流制限回路３は、抵抗Ｒsによる端子２ｃの電圧Ｖsが基準電圧ＶREFを越えたときに、すなわち、パワートランジスＴｒの出力電流が規定電流値になったときに駆動電流を停止させてパワートランジスＴｒの出力電流を制限する。この点で電流制限回路３は、過電流保護回路を兼ねるものとして設けられている。【００１２】
ここで、基準電圧発生回路６ａが故障しあるいは端子２ｆとの接続不良などにより端子２ｆに基準電圧ＶREFが発生しなくなったとする。
このときには、パワートランジスＴｒの出力電流が増加して、電圧Ｖsが基準電圧ＶREFを越える。そこで、電圧Ｖsが基準電圧ＶRを越えるような出力電流がパワートランジスＴｒに発生したときには、言い換えれば、出力電流が規定値以上の所定値になったときには、コンパレータ５の出力は、“Ｈ”から“Ｌ”に変わる検出パルスＳ（“Ｌ”有意）をここでも発生する。
すなわち、コンパレータの比較基準電圧が基準電圧発生回路６ａの基準電圧ＶREFから基準電圧発生回路６ｂの基準電圧ＶRに換わって前記の動作が継続的に行われる。これによりドライバとしてステッピングモータドライバＩＣ１０は、動作を継続することができる。【００１３】
図２は、コンパレータ５の具体的な回路図であって、コンパレータ５は、ＰＮＰトランジスタＱ1，Ｑ2からなる差動増幅器５０を有している。この差動増幅器５０に対して、トランジスタＱ1のベースには、これに接続されたＰＮＰトランジスタＱ3，Ｑ4が並列に設けられている。ＰＮＰトランジスタＱ3，Ｑ4は、それぞれエミッタ側がトランジスタＱ1のベースに、コレクタ側が接地されている。
トランジスタＱ2のベースには、これに接続されたＰＮＰトランジスタＱ5が並列に設けられている。トランジスタＱ5のエミッタは、トランジスタＱ2のベースに接続され、コレクタ側が接地され、そのベースには、×２倍増幅のアンプ４から電流検出信号を受ける。
トランジスタＱ3のベースと端子２ｆとの間には基準電圧発生回路６ａが設けられ、トランジスタＱ4のベースとグランドＧＮＤとの間には基準電圧発生回路６ｂが設けられている。
５１〜５３は、それぞれ各トランジスタＱ1〜Ｑ5を動作させるための電流源であり、各トランジスタのエミッタと電源ライン＋ＶDDとの間に設けられている。ＮＰＮトランジスタＱ6，Ｑ7は、カレントミラー回路であって差動増幅器５０のアクティブ負荷回路としてトランジスタＱ1，Ｑ2の下流に設けられ、エミッタ側が接地されている。
ＮＰＮトランジスタＱ8，Ｑ9は、出力段トランジスタであって、それぞれのエミッタ側はグランドＧＮＤに接続され、トランジスタＱ8のコレクタは、電流源５４を介して電源ライン＋ＶDDに接続され、トランジスタＱ6のコレクタからベースに出力を受ける。トランジスタＱ9のコレクタは、負荷抵抗Ｒを介して電源ライン＋ＶDDに接続され、トランジスタＱ8のコレクタからそのベースに出力を受けて、検出パルスＰをそのコレクタに発生する。  【００１４】
ところで、第１の基準電圧発生回路６ａの発生すべき電圧は、端子２ｆを介して発生すべき電圧をチェックできるようにしておけば容易に判断がつくので、第１の基準電圧発生回路６ａを取り替えて正常の動作状態に戻すことが容易である。
この場合の第１の基準電圧発生回路６ａの発生すべき電圧は、第２の基準電圧発生回路６ｂの電圧か、これより所定値低い電圧として発生させることができる。そのため、第１の基準電圧発生回路６ａの接続端子（端子２ｆ）に第２の基準電圧発生回路６ｂの電圧が出力されるような回路構成であった方がよい。図２の端子２ｆは、このような例になっている。そして、第２の基準電圧発生回路６ｂの電圧が第２の基準電圧発生回路６ｂの基準電圧ＶREFより１Ｖｆ（ベース−エミッタ間順方向降下電圧）以上高い場合には、第１の基準電圧発生回路６ａが端子２ｆに接続されている限り、トランジスタＱ4はＯＦＦになっている。【００１５】
ここで、基準電圧発生回路６ａの基準電圧ＶREFにより制限されるパワートランジスＴｒの出力電流の規定値を２．６Ａとすると、基準電圧発生回路６ｂの電圧ＶRにより制限されるパワートランジスＴｒの出力電流を２．７Ａ程度（＝２．６×１．０３８）に設定され、動作として支障を来さない値になっている。電流制限回路の動作としての回路関係も変更はない。なお、パワートランジスＴｒの最大定格電流は、３．０Ａ（＞２．６Ａ）であるとする。
その結果、基準電圧発生回路６ａが故障して基準電圧ＶREFがコンパレータ５に送出されない状態であっても、基準電圧ＶREFより少し高い値ＶRに設定されてドライバＩＣとしての動作に差し障りがなく、継続してドライバとして使用可能である。【００１６】
ところで、実施例では、コンパレータ５は、電流出力回路１ａ，１ｂ、１ｃ，１ｄにそれぞれ設けられる構成となっているが、コンパレータ５は、複数の電力出力回路に共通に設けられていてもよい。この場合、例えば、電流出力回路１ａ，１ｂのそれぞれのコンパレータ５と、電流出力回路１ｃ，１ｄのそれぞれのコンパレータ５ｂとに対して出力電流値の検出抵抗Ｒsをそれぞれに共通化してトータルで２個とすることができる。
また、実施例のパワートランジスＴｒは、ＭＯＳＦＥＴトランジスタであるが、これは、バイポーラトランジスタであってもよいことはもちろんである。
さらに、実施例では、ユニポーラ駆動のステッピングモータドライバＩＣのモータ駆動回路について説明しているが、パワートランジスタの出力回路をプッシュ・プル動作の駆動回路として、バイポーラ駆動（正位相と逆位相の量は駆動）のステッピングモータドライバＩＣにこの発明を適用してもよいことはもちろんである。
【産業上の利用可能性】
【００１７】
以上説明してきたが、実施例では、内部遅延回路７と、ＲＳ−フリップフロップ（データラッチ回路）８、アンドゲート９、そしてＯＦＦタイマ回路７ａを介してパワートランジスＴｒのＯＮ／ＯＦＦ制御をしているが、パワートランジスＴｒがＯＦＦされる構成であれば、これら回路はこの発明にとって必ずしも必要な構成ではない。
また、実施例では、コンパレータ５は、２つの（＋）入力端子を持つもの１つでしているが、これは、コンパレータ５の内部回路をパラレルに２つのコンパレータで構成としてもよい。また、これは、（＋）入力端子と（−）入力端子がそれぞれある２つあるコンパレータを使用してもよい。
さらに、実施例では、ステッピングモータドライバＩＣについて説明しているが、規定の電流値でパワートランジスタをＯＦＦして駆動電流を制限するような電流制限回路あるいは過電流保護回路を有するドライブ回路であれば、どのような回路であってもこの発明は適用できる。
【図面の簡単な説明】
【００１８】
【図１】図１は、この発明の電流制限回路を適用した一実施例のユニポーラ駆動のステッピングモータドライバの単相駆動回路を中心としたブロック図である。
【図２】図２は、その電流制限回路におけるコンパレータの回路図である。
【符号の説明】
【００１９】
１ａ，１ｂ、１ｃ，１ｄ…電流出力回路、
２ａ，２ｂ、２ｃ，２ｄ…出力端子、
３…電流制限回路、４…×２倍増幅のアンプ、
５…コンパレータ、６ａ…第１の基準電圧発生回路、
６ｂ…第２の基準電流発生回路、
７…内部遅延回路、７ａ…タイマ回路、７ｂ…インバータ、
８…ＲＳ−フリップフロップ（データラッチ回路）、
９…アンドゲート、
１０…ステッピングモータドライバＩＣ、
１１ａ，１１ｂ、１１ｃ，１１ｄ…励磁コイル、
１２…電源、
Ｒs…抵抗、Ｔｒ…ＮチャネルＭＯＳＦＥＴパワートランジスタ、
Ｑ1〜Ｑ9…バイポーラトランジスタ、Ｄ…フライホイールダイオード。
【図１】
2005067136.tif 000002
【図２】
2005067136.tif 000003
【国際調査報告】
2005067136.tif 000004
2005067136.tif 000005