【手続補正書】
【提出日】平成30年2月2日(2018.2.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１表示領域及び第２表示領域を有する表示パネルと、
第１スケーラ回路と、
第２スケーラ回路と、
元画像のうちの第１分割画像の画素データである第１分割画像画素データを前記第１スケーラ回路に供給し、前記元画像のうちの第２分割画像の画素データである第２分割画像画素データを前記第２スケーラ回路に供給するように構成された画素データ分配部と、
駆動回路部
とを具備し、
前記画素データ分配部は、前記第２分割画像のうちの前記第１分割画像に隣接する部分の画素に対応する第１境界画素データを前記第１スケーラ回路に供給し、
前記画素データ分配部は、前記第１分割画像のうちの前記第２分割画像に隣接する部分の画素に対応する第２境界画素データを前記第２スケーラ回路に供給し、
前記第１スケーラ回路は、前記第１分割画像画素データと前記第１境界画素データとに対してスケーリング処理を行って第１拡大画像画素データを生成し、
前記第２スケーラ回路は、前記第２分割画像画素データと前記第２境界画素データとに対してスケーリング処理を行って第２拡大画像画素データを生成し、
前記駆動回路部は、前記第１拡大画像画素データに応答して前記第１表示領域に設けられた画素を駆動し、前記第２拡大画像画素データに応答して前記第２表示領域に設けられた画素を駆動する
表示装置。
【請求項２】
請求項１に記載の表示装置であって、
更に、
前記画素データ分配部は、
前記第１分割画像画素データを記憶する第１メモリ部と、
前記第２分割画像画素データを記憶する第２メモリ部と、
メモリアクセス部
とを具備し、
前記メモリアクセス部は、前記第１メモリ部から前記第１分割画像画素データを受け取り、前記第２メモリ部に記憶されている前記第２分割画像画素データから前記第１境界画素データを取り出し、受け取った前記第１分割画像画素データと取り出した前記第１境界画素データとを前記第１スケーラ回路に供給するように構成された
表示装置。
【請求項３】
請求項２に記載の表示装置であって、
前記メモリアクセス部は、前記第２メモリ部から前記第２分割画像画素データを受け取り、前記第１メモリ部に記憶されている前記第１分割画像画素データから前記第２境界画素データを取り出し、受け取った前記第２分割画像画素データと取り出した前記第２境界画素データとを前記第２スケーラ回路に供給するように構成された
表示装置。
【請求項４】
請求項１に記載の表示装置であって、
前記画素データ分配部は、
第１メモリと、
第２メモリと、
外部から前記第１分割画像画素データと前記第２分割画像画素データとを受け取り、受け取った前記第１分割画像画素データと前記第２分割画像画素データから取り出した前記第１境界画素データとを第１メモリに格納し、且つ、受け取った前記第２分割画像画素データと前記第１分割画像画素データから取り出した前記第２境界画素データとを第２メモリに格納するように構成されたインターフェース部
とを具備し、
前記第１メモリに格納された前記第１分割画像画素データと前記第１境界画素データとが、前記第１メモリから前記第１スケーラ回路に供給され、
前記第２メモリに格納された前記第２分割画像画素データと前記第２境界画素データとが、前記第２メモリから前記第２スケーラ回路に供給される
表示装置。
【請求項５】
第１スケーラ回路と、
第２スケーラ回路と、
元画像のうちの第１分割画像の画素データである第１分割画像画素データを前記第１スケーラ回路に供給し、前記元画像のうちの第２分割画像の画素データである第２分割画像画素データを前記第２スケーラ回路に供給するように構成された画素データ分配部と、
第１表示領域と第２表示領域とを有する表示パネルを駆動する駆動回路部
とを具備し、
前記画素データ分配部は、前記第２分割画像のうちの前記第１分割画像に隣接する部分の画素に対応する第１境界画素データを前記第１スケーラ回路に供給し、
前記画素データ分配部は、前記第１分割画像のうちの前記第２分割画像に隣接する部分の画素に対応する第２境界画素データを前記第２スケーラ回路に供給し、
前記第１スケーラ回路は、前記第１分割画像画素データと前記第１境界画素データとに対してスケーリング処理を行って第１拡大画像画素データを生成し、
前記第２スケーラ回路は、前記第２分割画像画素データと前記第２境界画素データとに対してスケーリング処理を行って第２拡大画像画素データを生成し、
前記駆動回路部は、前記第１拡大画像画素データに応答して前記第１表示領域に設けられた画素を駆動し、前記第２拡大画像画素データに応答して前記第２表示領域に設けられた画素を駆動する
表示パネルドライバ。
【請求項６】
請求項５に記載の表示パネルドライバであって、
更に、
前記画素データ分配部は、
前記第１分割画像画素データを記憶する第１メモリ部と、
前記第２分割画像画素データを記憶する第２メモリ部と、
メモリアクセス部
とを具備し、
前記メモリアクセス部は、前記第１メモリ部から前記第１分割画像画素データを受け取り、前記第２メモリ部に記憶されている前記第２分割画像画素データから前記第１境界画素データを取り出し、受け取った前記第１分割画像画素データと取り出した前記第１境界画素データとを前記第１スケーラ回路に供給するように構成された
表示パネルドライバ。
【請求項７】
請求項６に記載の表示パネルドライバであって、
前記メモリアクセス部は、前記第２メモリ部から前記第２分割画像画素データを受け取り、前記第１メモリ部に記憶されている前記第１分割画像画素データから前記第２境界画素データを取り出し、受け取った前記第２分割画像画素データと取り出した前記第２境界画素データとを前記第２スケーラ回路に供給するように構成された
表示パネルドライバ。
【請求項８】
請求項７に記載の表示パネルドライバであって、
前記メモリアクセス部は、
第１ラッチ部と、
前記第１メモリ部から前記第１分割画像画素データを受け取り、前記第１分割画像画素データから取り出した前記第２境界画素データを前記第１ラッチ部に出力する第１セレクタと、
第２ラッチ部と、
前記第２メモリ部から前記第２分割画像画素データを受け取り、前記第２分割画像画素データから取り出した前記第１境界画素データを前記第２ラッチ部に出力する第２セレクタ
とを備え、
前記第１セレクタは、前記第１境界画素データを前記第２ラッチ部から受け取り、前記第１分割画像画素データと前記第２ラッチ部から受け取った前記第１境界画素データとを前記第１スケーラ回路に供給し、
前記第２セレクタは、前記第２境界画素データを前記第１ラッチ部から受け取り、前記第２分割画像画素データと前記第１ラッチ部から受け取った前記第２境界画素データとを前記第２スケーラ回路に供給する
表示パネルドライバ。
【請求項９】
請求項５に記載の表示パネルドライバであって、
前記画素データ分配部は、
第１メモリと、
第２メモリと、
外部から前記第１分割画像画素データと前記第２分割画像画素データとを受け取り、受け取った前記第１分割画像画素データと前記第２分割画像画素データから取り出した前記第１境界画素データとを第１メモリに格納し、且つ、受け取った前記第２分割画像画素データと前記第１分割画像画素データから取り出した前記第２境界画素データとを第２メモリに格納するように構成されたインターフェース部
とを具備し、
前記第１メモリに格納された前記第１分割画像画素データと前記第１境界画素データとが、前記第１メモリから前記第１スケーラ回路に供給され、
前記第２メモリに格納された前記第２分割画像画素データと前記第２境界画素データとが、前記第２メモリから前記第２スケーラ回路に供給される
表示パネルドライバ。
【請求項１０】
請求項５乃至９のいずれかに記載の表示パネルドライバであって、
前記第１拡大画像画素データは、前記第２表示領域に設けられた画素の駆動に使用されず、
前記第２拡大画像画素データは、前記第１表示領域に設けられた画素の駆動に使用されない
表示パネルドライバ。
【請求項１１】
元画像のうちの第１分割画像の画素データである第１分割画像画素データと、前記元画像のうちの第２分割画像の前記第１分割画像に隣接する部分の画素に対応する第１境界画素データとを第１スケーラ回路に供給するステップと、
前記第２分割画像の画素データである第２分割画像画素データと、前記第１分割画像の前記第２分割画像に隣接する部分の画素に対応する第２境界画素データとを第２スケーラ回路に供給するステップと、
前記第１スケーラ回路によって前記第１分割画像画素データと前記第１境界画素データとに対してスケーリング処理を行って第１拡大画像画素データを生成するステップと、
前記第２スケーラ回路によって前記第２分割画像画素データと前記第２境界画素データとに対してスケーリング処理を行って第２拡大画像画素データを生成するステップと、
前記第１拡大画像画素データに応答して表示パネルの第１表示領域に設けられた画素を駆動するステップと、
前記第２拡大画像画素データに応答して前記表示パネルの第２表示領域に設けられた画素を駆動するステップ
とを含む
表示パネルの駆動方法。