【手続補正書】
【提出日】平成29年12月8日(2017.12.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の導電型の半導体層と、
前記半導体層に配設された複数の円柱形誘電体領域であって、
前記円柱形誘電体領域が、前記半導体層の上面から下方に縦方向に延在し、前記円柱形誘電体領域のうちの隣接している前記円柱形誘電体領域が、前記半導体層の第１の幅をもつ狭い領域により共通の直径方向の軸に沿って横方向に分離され、
前記円柱形誘電体領域のそれぞれが、前記円柱形誘電体領域内の中心に配設された円柱形導電性フィールドプレート部材を有し、前記円柱形導電性フィールドプレート部材が、前記上面から下方に前記円柱形誘電体領域の底部付近まで前記縦方向に延在し、前記円柱形誘電体領域が、前記円柱形導電性フィールドプレート部材を前記狭い領域から横方向に分離する、
前記複数の円柱形誘電体領域と、
前記狭い領域の上面に配設された前記第１の導電型のソース領域と、
前記半導体層の下方に配設された前記第１の導電型のドレイン領域と、
を備えた縦型パワートランジスタ装置であって、
前記縦型パワートランジスタ装置のセルが、三つ組の隣接している前記円柱形誘電体領域を三角形構成で備え、誘電体により充填された溝が、前記三つ組の前記隣接している円柱形誘電体領域の間に形成された、
前記縦型パワートランジスタ装置。
【請求項２】
前記円柱形誘電体領域の横幅が、前記円柱形導電性フィールドプレート部材を前記狭い領域から分離し、前記横幅が、前記円柱形導電性フィールドプレート部材の厚さに沿ったすべての位置で実質的に同じである、請求項１の縦型パワートランジスタ装置。
【請求項３】
第２の導電型の本体領域をさらに備え、前記本体領域が、前記ソース領域を前記狭い領域の下部から分離し、前記下部が、ドリフト領域を含む、請求項１の縦型パワートランジスタ装置。
【請求項４】
前記円柱形誘電体領域のそれぞれが、さらに、前記円柱形誘電体領域内において前記狭い領域と前記円柱形導電性フィールドプレート部材との間に配設されたゲート部材を含む、請求項３の縦型パワートランジスタ装置。
【請求項５】
前記ゲート部材が、プレーナ構造ゲート部材である、請求項４の縦型パワートランジスタ装置。
【請求項６】
前記円柱形導電性フィールドプレート部材のそれぞれが、多結晶シリコンを含む、請求項１の縦型パワートランジスタ装置。
【請求項７】
基板をさらに備え、前記半導体層が、前記基板に配設されたエピタキシャル層を含む、請求項１の縦型パワートランジスタ装置。
【請求項８】
前記基板が、前記第１の導電型である、請求項１の縦型パワートランジスタ装置。
【請求項９】
前記基板が、第２の導電型である、請求項１の縦型パワートランジスタ装置。
【請求項１０】
前記第１の導電型が、ｎ型を含む、請求項１の縦型パワートランジスタ装置。
【請求項１１】
前記円柱形誘電体領域のそれぞれが、前記ドレイン領域内へと下方に延在する、請求項１の縦型パワートランジスタ装置。
【請求項１２】
前記ドリフト領域のドーピング濃度が、前記本体領域付近から下方に前記ドリフト領域の底部付近まで変化している、請求項３の縦型パワートランジスタ装置。
【請求項１３】
前記ドリフト領域が、ドーピング分布に濃度勾配のあるエピタキシャル層を有する、請求項３の縦型パワートランジスタ装置。
【請求項１４】
前記ドーピング濃度が、前記ドリフト領域の前記底部付近で最も高い、請求項１２の縦型パワートランジスタ装置。
【請求項１５】
基板と、
前記基板に配設された三角形配置で並ぶ円柱形誘電体領域の配列であって、
前記円柱形誘電体領域のそれぞれが、半導体層の上面から下方に縦方向に延在し、前記円柱形誘電体領域のうちの隣接している前記円柱形誘電体領域が、前記基板の第１の幅をもつ狭い領域により、共通の直径方向の軸に沿って横方向に分離されており、
前記円柱形誘電体領域のそれぞれが、前記円柱形誘電体領域の中心に配設された円柱形導電性フィールドプレート部材を有し、前記円柱形導電性フィールドプレート部材が、前記上面から下方に前記円柱形誘電体領域の底部付近まで縦方向に延在し、前記円柱形誘電体領域が、前記円柱形導電性フィールドプレート部材を前記狭い領域から横方向に分離する、前記円柱形誘電体領域の配列と、
前記狭い領域の上面に配設されたソースと、
前記基板の底部に配設されたドレインと、
を備えた高電圧トランジスタであって、
前記高電圧トランジスタのセルが、三つ組の隣接している前記円柱形誘電体領域を三角形構成で備え、誘電体により充填された溝が、前記三つ組の前記隣接している円柱形誘電体領域の間に形成された、
前記高電圧トランジスタ。
【請求項１６】
前記ソースを前記狭い領域の下部から分離する本体領域をさらに備え、前記下部がドリフト領域を有する、請求項１５の高電圧トランジスタ。
【請求項１７】
前記円柱形誘電体領域のそれぞれが、さらに、前記円柱形誘電体領域内において前記狭い領域と前記円柱形導電性フィールドプレート部材との間に配設されたゲート部材を含む、請求項１５の高電圧トランジスタ。
【請求項１８】
前記ゲート部材が、プレーナ構造ゲート部材である、請求項１７の高電圧トランジスタ。
【請求項１９】
前記円柱形誘電体領域のそれぞれが、酸化物を含む、請求項１５の高電圧トランジスタ。
【請求項２０】
前記第１の幅が、約１マイクロメートルから２マイクロメートル幅の範囲である、請求項１５の高電圧トランジスタ。
【請求項２１】
前記狭い領域のドーピング濃度が、約１×１０１５／ｃｍ３から約１×１０１７／ｃｍ３の範囲である、請求項１５の高電圧トランジスタ。
【請求項２２】
前記円柱形誘電体領域のそれぞれが、前記ドレイン内へと下方に延在する、請求項１５の高電圧トランジスタ。
【請求項２３】
第１の導電型の半導体基板に、前記半導体基板の狭い領域により横方向に分離された第１および第２の円柱形溝を形成することであって、前記円柱形溝のそれぞれが、前記半導体基板の上面から下方に縦方向に延在する、前記第１および第２の円柱形溝を形成することと、
前記円柱形溝のそれぞれの少なくとも一部に誘電体材料を充填することと、
前記第１および第２の円柱形溝の前記誘電体材料に、それぞれ導電性材料の第１および第２の円柱形フィールドプレートを形成することであって、前記第１および第２の円柱形フィールドプレートのそれぞれが、前記第１および第２の円柱形溝のそれぞれの中心に位置し、前記第１および第２の円柱形フィールドプレートのそれぞれが、前記半導体基板の前記上面付近から下方に前記第１および第２の円柱形溝のそれぞれの底部付近まで縦方向に延在する、前記第１および第２の円柱形フィールドプレートを形成することと、
前記狭い領域の上部にソース領域および本体領域を形成することであって、前記ソース領域が、前記第１の導電型であり、前記本体領域が、前記第１の導電型とは逆の第２の導電型であり、前記本体領域が、前記ソース領域を前記狭い領域の下部から分離し、前記狭い領域の前記下部が、ドリフト領域を有する、前記ソース領域および前記本体領域を形成することと、
前記本体領域に隣接した前記誘電体材料に埋設されたゲートを形成することであって、前記ゲートが、前記本体領域および前記第１および第２の円柱形フィールドプレートから絶縁されている、前記ゲートを形成することと、
を含む、方法。
【請求項２４】
前記狭い領域の底部に前記第１の導電型のドレイン領域を形成することであって、前記ドレイン領域が前記ドリフト領域に接続される、前記ドレイン領域を形成することと、
前記ソース領域に接続されたソース電極を形成することと、
前記基板に接続されたドレイン電極を形成することと、
をさらに含む、請求項２３の方法。
【請求項２５】
前記誘電体材料が酸化物を含む、請求項２３の方法。
【請求項２６】
前記第１の導電型がｎ型である、請求項２３の方法。