(57)【要約】ＬＳＩを許容範囲外の周波数で動作させることへの対抗手段として、基準クロックを発生させ、それをカウントすることによって検知する周波数センサがある。しかしながら、この手法では、消費電力、および回路規模の増大を招くという問題点があった。  そこで、本発明では、抵抗素子（１３）と容量（１４）とを設け、容量（１４）への充放電時間によって周波数を検知することで、消費電流、および回路規模の小さい周波数センサが実現できる。また、複数の抵抗、および容量から構成し、各々にスイッチを接続することで、製造後に時定数を調節することができ、製造バラツキを抑えることが可能となる。さらに、周波数センサ自身が正常に動作するか否かの自己診断回路を設けることによって、信頼性の高い周波数センサを提供することができる。【特許請求の範囲】
【請求項１】
入力クロック信号が所定の状態のときに、容量に充電する充電部と、
前記入力クロック信号が前記所定の状態の反転状態のときに、抵抗を介して前記容量を放電する放電部とを備え、
前記容量の端子信号によって前記入力クロック信号の周波数を検出する、
ことを特徴とする周波数センサ。
【請求項２】
請求項１に記載の周波数センサにおいて、
前記充電部と前記放電部とは互いに反対導電型のＭＯＳトランジスタからなる、
ことを特徴とする周波数センサ。
【請求項３】
ゲートに入力クロック信号が入力されソースが第１の電源電位に接続された第１導電型の第１のＭＯＳトランジスタと、
ゲートに入力クロック信号が入力されソースが第２の電源電位に接続された第２導電型の第２のＭＯＳトランジスタと、
前記第１および第２のＭＯＳトランジスタのドレイン間に接続された抵抗と、
前記第２のＭＯＳトランジスタのドレインと前記第２の電源電位との間に接続された容量とを備え、
前記容量と前記抵抗との接続ノードの端子信号によって前記入力クロック信号の周波数を検出する、
ことを特徴とする周波数センサ。
【請求項４】
請求項３に記載の周波数センサにおいて、
入力が前記容量と前記抵抗との接続ノードに接続されたインバータと、
ゲートが前記インバータの出力に、ドレインが前記インバータの入力に、ソースが前記第２の電源電位にそれぞれ接続された第２導電型の第３のＭＯＳトランジスタとをさらに備え、
前記容量と前記抵抗との接続ノードの端子信号に代えて前記インバータの出力信号によって前記入力クロック信号の周波数を検出する、
ことを特徴とする周波数センサ。
【請求項５】
請求項１または３に記載の周波数センサにおいて、
前記抵抗に代えて、抵抗を有効にするか無効にするかを切り替えるスイッチを有するスイッチ付き抵抗を有する抵抗ブロックを設けた、
ことを特徴とする周波数センサ。
【請求項６】
請求項１または３に記載の周波数センサにおいて、
前記容量に代えて、容量を有効にするか無効にするかを切り替えるスイッチを有するスイッチ付き容量を有する容量ブロックを設けた、
ことを特徴とする周波数センサ。
【請求項７】
請求項５に記載の周波数センサにおいて、
前記スイッチはヒューズから構成される、
ことを特徴とする周波数センサ。
【請求項８】
請求項６に記載の周波数センサにおいて、
前記スイッチはヒューズから構成される、
ことを特徴とする周波数センサ。
【請求項９】
請求項５に記載の周波数センサにおいて、
前記スイッチは、不揮発性メモリに格納されたデータによってＯＮ／ＯＦＦが設定される、
ことを特徴とする周波数センサ。
【請求項１０】
請求項６に記載の周波数センサにおいて、
前記スイッチは、不揮発性メモリに格納されたデータによってＯＮ／ＯＦＦが設定される、
ことを特徴とする周波数センサ。
【請求項１１】
請求項１または３に記載の周波数センサを２つ備え、
一方の周波数センサには前記クロック信号が、他方の周波数センサには前記クロック信号の反転信号が、それぞれ入力される、
ことを特徴とする周波数センサ。
【請求項１２】
請求項１または３に記載の周波数センサにおいて、
当該周波数センサが正常動作するか否かを検査する自己診断部を備えた、
ことを特徴とする周波数センサ。
【請求項１３】
請求項１２記載の周波数センサにおいて、
前記自己診断部は、
前記入力クロック信号から高周波を発生する高周波発生回路と、
前記周波数センサに入力する信号を、前記入力クロック信号と前記高周波発生回路から出力される高周波クロック信号との間で切り替える切り替え部と、
前記周波数センサの検知信号を検出して前記周波数センサが正常動作するか否かを判定する判定回路とを有する、
ことを特徴とする周波数センサ。
【請求項１４】
請求項１２に記載の周波数センサにおいて、
前記自己診断部は、
前記入力クロック信号から低周波を発生する低周波発生回路と、
前記周波数センサに入力する信号を、前記入力クロック信号と前記低周波発生回路から出力される低周波クロック信号との間で切り替える切り替え部と、
前記周波数センサの検知信号を検出して前記周波数センサが正常動作するか否かを判定する判定回路とを有する、
ことを特徴とする周波数センサ。
【請求項１５】
請求項１または３に記載の周波数センサと、
前記入力クロック信号が入力され、前記周波数センサの検知信号に応じて動作が制御される半導体装置本体とを備えた、
ことを特徴とする半導体装置。
【請求項１６】
請求項１５に記載の半導体装置において、
前記半導体装置本体は、前記検知信号によりリセットされる、
ことを特徴とする半導体装置。
【請求項１７】
請求項１５に記載の半導体装置において、
前記半導体装置本体は、前記検知信号により動作を停止する、
ことを特徴とする半導体装置。
【請求項１８】
請求項１５に記載の半導体装置において、
前記半導体装置本体は、前記検知信号により、記憶している機密を要するデータを消去あるいは破壊する、
ことを特徴とする半導体装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、ＩＣカードなど高セキュリティが要求される装置の不正解析防止に使用可能な周波数センサ、および該センサを有する半導体装置に関するものである。
【背景技術】
【０００２】  近年、半導体集積回路の進歩は目覚しく、チップ内に搭載可能な情報処理機能やデータは飛躍的に増大してきている。しかしながら、ＩＣチップを搭載するＩＣカードなど、データ等の機密を要する半導体装置においては、そのセキュリティが確保されることがこの種の半導体装置の本格的な普及を図る上で重要である。【０００３】  即ち、この種のセキュリティが要求されるＬＳＩに対し、許容範囲外の周波数を入力して動作させ、機密情報の漏出などをされることは大きな脅威である。このような脅威に対抗する手段として、入力クロック信号等の周波数を検知する周波数センサが重要となってきている（例えば、特許文献１、特許文献２参照）。【０００４】  以下に従来の周波数センサの一例について説明する。
図１７および図１８は、従来の周波数センサおよびその信号波形を示す図である。
図において、この周波数センサは、エッジ検出回路１７１、ｎビットカウンタ（ｎは２以上の整数）１７２、および状態記憶装置１７３を有する。
基準クロック信号１７４はｎビットカウンタ１７２および状態記憶装置１７３に入力される。クロック入力信号１７５はエッジ検出回路１７１に入力される。また、エッジ検出出力信号１７６は前記エッジ検出回路１７１から状態記憶装置１７３に出力される。リセット信号１７７はエッジ検出回路１７１、ｎビットカウンタ１７２、および状態記憶装置１７３に入力される。状態リセット信号１７８はｎビットカウンタ１７２から状態記憶装置１７３に出力される。【０００５】  以上のように構成された周波数センサについて、図１７および図１８を用いて、以下にその動作を説明する。【０００６】  まず、この周波数センサが搭載されたシステムの許容周波数範囲の限界値をＦｍｉｎ，Ｆｍａｘとすると、１周期の許容時間はＴｍｉｎ＝１／Ｆｍｉｎ以内、Ｔｍａｘ＝１／Ｆｍａｘ以上、即ち、ｎビットカウンタ１７２のカウント値はｎＬ以内、ｎＨ以上（ｎＬ＞ｎＨ）となる。【０００７】  エッジ検出回路１７１は、クロック入力信号１７５の立ち上がりエッジを検出する。ｎビットカウンタ１７２は、リセット信号１７７でリセットされ、基準クロック信号１７４の立ち上がりエッジで″１″ずつカウントアップする。状態記憶装置１７３は、カウント値がｎＬに達するか否かをチェックし、まだの場合は基準クロック信号１７４の立ち上がりエッジでカウントアップを続ける。カウントアップを続けることでカウント値がｎＬに達した場合は、Ｔｍｉｎより大きいことを意味する。即ち、周波数はＦｍｉｎより小さいため、ｎビットカウンタ１７２は状態リセット信号１７８を出力し、これにより、状態記憶装置１７３は低周波数検知信号ＬＦ＿Ａｌａｒｍを出力する。カウント値がｎＬまで達していないがクロック入力信号１７５の立ち上がりエッジが検出された場合、状態記憶装置１７３はカウント値がｎＨより小さいか否かをチェックする。カウント値がｎＨより大きい場合は、許容周波数範囲であることを意味し、ｎビットカウンタ１７２はリセットされる。カウント値がｎＨより小さい場合は、クロック入力信号１７５は許容周波数よりも高周波数であることを意味し、状態記憶装置１７３は高周波数検知信号ＨＦ＿Ａｌａｒｍを出力する。そして、リセット信号１７７によって、最初の処理から繰り返される。【０００８】  以上のように、基準クロックを発生し、それをカウンタによってカウントしていくことによって、クロック入力信号が許容周波数範囲内であるか否かを検知する。
なお、検知周波数の設定変更はｎＨとｎＬの値を変更することにより行う。
【特許文献１】欧州特許第１１３６８３０号明細書（第２−４頁、第１−４図）
【特許文献２】特開平９−１６２８１号公報（第５−８頁、第１−２図）
【発明の開示】
【発明が解決しようとする課題】
【０００９】  しかしながら、上記従来の周波数センサでは、高周波数の検知周波数の設定を変更できるようにするため、基準クロック信号の周波数の設定を入力クロック信号の周波数よりも十分高くする必要がある。例えば、基準クロック信号は入力クロック信号の最大周波数仕様の１０倍の周波数に設定する必要がある。このように基準クロック信号の周波数を高くすることは、消費電力の増大を招くため問題である。また、基準クロック信号の周波数を高くすると、低周波数の検知を行うためにカウンタのカウンタ数を大きくする必要などが生じ、回路規模の増大を招き問題である。【００１０】  本発明は上記のような従来のものの問題点を解決するためになされたもので、消費電流、および回路規模の小さい周波数センサ、およびこのような周波数センサを有する半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１１】  そこで本発明の周波数センサでは、基準クロック信号を用いるのではなく、容量と抵抗とを有し、容量への充放電時間によって周波数の検知を行う構成とした。【００１２】  即ち、本発明の請求項１に係る周波数センサは、入力クロック信号が所定の状態のときに、容量に充電する充電部と、前記入力クロック信号が前記所定の状態の反転状態のときに、抵抗を介して前記容量を放電する放電部とを備え、前記容量の端子信号によって前記入力クロック信号の周波数を検出することを特徴とするものである。【００１３】  本発明の請求項１に係る周波数センサは、上述のように構成することで、入力クロック信号が容量を充，放電し、その容量と抵抗とで決まる時定数が入力クロック信号の周波数を反映するため、入力クロック信号より高周波数のクロック信号を別途用いることなく、入力クロック信号の周波数の検知が可能となる。【００１４】  また、本発明の請求項２に係る周波数センサは、請求項１に記載の周波数センサにおいて、前記充電部と前記放電部とは互いに反対導電型のＭＯＳトランジスタからなることを特徴とするものである。【００１５】  本発明の請求項２に係る周波数センサは、上述のように構成することで、抵抗，容量および２つのＭＯＳトランジスタによるごく小回路規模の構成により、入力クロック信号のみでその周波数の検知が可能となる。【００１６】  また、本発明の請求項３に係る周波数センサは、ゲートに入力クロック信号が入力されソースが第１の電源電位に接続された第１導電型の第１のＭＯＳトランジスタと、ゲートに入力クロック信号が入力されソースが第２の電源電位に接続された第２導電型の第２のＭＯＳトランジスタと、前記第１および第２のＭＯＳトランジスタのドレイン間に接続された抵抗と、前記第２のＭＯＳトランジスタのドレインと前記第２の電源電位との間に接続された容量とを備え、前記容量と前記抵抗との接続ノードの端子信号によって前記入力クロック信号の周波数を検出することを特徴とするものである。【００１７】  本発明の請求項３に係る周波数センサは、上述のように構成することで、入力クロック信号のみでその周波数の検知が可能となる。【００１８】  また、本発明の請求項４に係る周波数センサは、請求項３に記載の周波数センサにおいて、入力が前記容量と前記抵抗との接続ノードに接続されたインバータと、ゲートが前記インバータの出力に、ドレインが前記インバータの入力に、ソースが前記第２の電源電位にそれぞれ接続された第２導電型の第３のＭＯＳトランジスタとをさらに備え、前記容量と前記抵抗との接続ノードの端子信号に代えて前記インバータの出力信号によって前記入力クロック信号の周波数を検出することを特徴とするものである。【００１９】  本発明の請求項４に係る周波数センサは、上述のように構成することで、インバータと第３のＭＯＳトランジスタとが容量と抵抗との接続ノードの端子信号の変化を加速するので、周波数の検知に要する時間の短縮が可能となる。【００２０】  また、本発明の請求項５に係る周波数センサは、請求項１または３に記載の周波数センサにおいて、前記抵抗に代えて、抵抗を有効にするか無効にするかを切り替えるスイッチを有するスイッチ付き抵���を有する抵抗ブロックを設けたことを特徴とするものである。【００２１】  本発明の請求項５に係る周波数センサは、上述のように構成することで、抵抗値の調節が可能となり、時定数の変更が容易に可能となる。【００２２】  また、本発明の請求項６に係る周波数センサは、請求項１または３に記載の周波数センサにおいて、前記容量に代えて、容量を有効にするか無効にするかを切り替えるスイッチを有するスイッチ付き容量を有する容量ブロックを設けたことを特徴とするものである。【００２３】  本発明の請求項６に係る周波数センサは、上述のように構成することで、容量の調節が可能となり、時定数の変更が容易に可能となる。【００２４】  また、本発明の請求項７に係る周波数センサは、請求項５に記載の周波数センサにおいて、前記スイッチはヒューズから構成されることを特徴とするものである。【００２５】  本発明の請求項７に係る周波数センサは、上述のように構成することで、所要の時定数を実現するためのスイッチの設定を、ヒューズを切断することで固定できる。【００２６】  また、本発明の請求項８に係る周波数センサは、請求項６に記載の周波数センサにおいて、前記スイッチはヒューズから構成されることを特徴とするものである。【００２７】  本発明の請求項８に係る周波数センサは、上述のように構成することで、所要の時定数を実現するためのスイッチの設定を、ヒューズを切断することで固定できる。【００２８】  また、本発明の請求項９に係る周波数センサは、請求項５に記載の周波数センサにおいて、前記スイッチは、不揮発性メモリに格納されたデータによってＯＮ／ＯＦＦが設定されることを特徴とするものである。【００２９】  本発明の請求項９に係る周波数センサは、上述のように構成することで、所要の時定数を実現するためのスイッチの設定を、データを変更することで容易に変更できる。【００３０】  また、本発明の請求項１０に係る周波数センサは、請求項６に記載の周波数センサにおいて、前記スイッチは、不揮発性メモリに格納されたデータによってＯＮ／ＯＦＦが設定されることを特徴とするものである。【００３１】  本発明の請求項１０に係る周波数センサは、上述のように構成することで、所要の時定数を実現するためのスイッチの設定を、データを変更することで容易に変更できる。【００３２】  また、本発明の請求項１１に係る周波数センサは、請求項１または３に記載の周波数センサを２つ備え、一方の周波数センサには前記クロック信号が、他方の周波数センサには前記クロック信号の反転信号が、それぞれ入力されることを特徴とするものである。【００３３】  本発明の請求項１１に係る周波数センサは、上述のように構成することで、前記クロック信号のＨｉｇｈ期間およびＬｏｗ期間がともに許容範囲より高い周波数である旨、もしくは低い周波数である旨を検出することが可能となる。【００３４】  また、本発明の請求項１２に係る周波数センサは、請求項１または３に記載の周波数センサにおいて、当該周波数センサが正常動作するか否かを検査する自己診断部を備えたことを特徴とするものである。【００３５】  本発明の請求項１２に係る周波数センサは、上述のように構成することで、周波数センサが正常���作しているか否かを自己診断することが可能となる。【００３６】  また、本発明の請求項１３に係る周波数センサは、請求項１２記載の周波数センサにおいて、前記自己診断部は、前記入力クロック信号から高周波を発生する高周波発生回路と、前記周波数センサに入力する信号を、前記入力クロック信号と前記高周波発生回路から出力される高周波クロック信号との間で切り替える切り替え部と、前記周波数センサの検知信号を検出して前記周波数センサが正常動作するか否かを判定する判定回路とを有することを特徴とするものである。【００３７】  本発明の請求項１３に係る周波数センサは、上述のように構成することで、自己診断部内部で高周波信号を発生し、周波数センサが正常動作しているか否かを自己診断することが可能となる。【００３８】  また、本発明の請求項１４に係る周波数センサは、請求項１２に記載の周波数センサにおいて、前記自己診断部は、前記入力クロック信号から低周波を発生する低周波発生回路と、前記周波数センサに入力する信号を、前記入力クロック信号と前記低周波発生回路から出力される低周波クロック信号との間で切り替える切り替え部と、前記周波数センサの検知信号を検出して前記周波数センサが正常動作するか否かを判定する判定回路とを有することを特徴とするものである。【００３９】  本発明の請求項１４に係る周波数センサは、上述のように構成することで、自己診断部内部で低周波信号を発生し、周波数センサが正常動作しているか否かを自己診断することが可能となる。【００４０】  また、本発明の請求項１５に係る半導体装置は、請求項１または３に記載の周波数センサと、前記入力クロック信号が入力され、前記周波数センサの検知信号に応じて動作が制御される半導体装置本体とを備えたことを特徴とするものである。【００４１】  本発明の請求項１５に係る半導体装置は、上述のように構成することで、半導体装置に入力されるクロック信号の周波数を検知することが可能となる。【００４２】  また、本発明の請求項１６に係る半導体装置は、請求項１５に記載の半導体装置において、前記半導体装置本体は、前記検知信号によりリセットされることを特徴とするものである。【００４３】  本発明の請求項１６に係る半導体装置は、上述のように構成することで、半導体装置に入力されるクロック信号が許容周波数から外れた場合に、自動的にリセットがかかり、セキュリティを高めることが可能となる。【００４４】  また、本発明の請求項１７に係る半導体装置は、請求項１５に記載の半導体装置において、前記半導体装置本体は、前記検知信号により動作を停止することを特徴とするものである。【００４５】  本発明の請求項１７に係る半導体装置は、上述のように構成することで、半導体装置に入力されるクロック信号が許容周波数から外れた場合に、自動的に動作を停止し、セキュリティを高めることが可能となる。【００４６】  また、本発明の請求項１８に係る半導体装置は、請求項１５に記載の半導体装置において、前記半導体装置本体は、前記検知信号により、記憶している機密を要するデータを消去あるいは破壊することを特徴とするものである。【００４７】  本発明の請求項１８に係る半導体装置は、上述のように構���することで、半導体装置に入力されるクロック信号が許容周波数から外れた場合に、自動的に機密を要するデータを消去あるいは破壊し、セキュリティを高めることが可能となる。
【発明の効果】
【００４８】  本発明の周波数センサは、上記構成によって、回路規模の小さい周波数センサを実現することが可能となる。
また、時定数を製造後に切り替えることができるスイッチを設けることで、製造バラツキの少ない周波数センサおよび半導体装置を提供することが可能となる。
さらに、周波数センサ自身が正常に動作するか否かの自己診断回路を設けることで、信頼性の高い周波数センサおよび半導体装置を提供することが可能となる。
【図面の簡単な説明】
【００４９】
【図１】図１は、本発明の実施例１に係る周波数センサを有する半導体装置を示す図である。
【図２】図２は、本発明の実施例１に係る周波数センサの信号タイミングを示す図である。
【図３】図３は、本発明の実施例２に係る周波数センサを有する半導体装置を示す図である。
【図４】図４は、本発明の実施例２に係る周波数センサの信号タイミングを示す図である。
【図５（ａ）】図５（ａ）は、本発明の実施例３に係る周波数センサを有する半導体装置を示す図である。
【図５（ｂ）】図５（ｂ）は、本発明の実施例３に係る周波数センサを有する半導体装置を示す図である。
【図６】図６は、本発明の実施例３に係る周波数センサの抵抗ブロックを説明する図である。
【図７】図７は、本発明の実施例３に係る周波数センサの容量ブロックを説明する図である。
【図８】図８は、本発明の実施例４に係る周波数センサの抵抗ブロックを説明する図である。
【図９】図９は、本発明の実施例４に係る周波数センサの容量ブロックを説明する図である。
【図１０】図１０は、本発明の実施例５に係る周波数センサの抵抗ブロックを説明する図である。
【図１１】図１１は、本発明の実施例５に係る周波数センサの容量ブロックを説明する図である。
【図１２（ａ）】図１２（ａ）は、本発明の実施例６に係る周波数センサを有する半導体装置を示す図である。
【図１２（ｂ）】図１２（ｂ）は、本発明の実施例６に係る周波数センサを有する半導体装置を示す図である。
【図１３】図１３は、本発明の実施例７に係る周波数センサを示す図である。
【図１４】図１４は、本発明の実施例７に係る周波数センサの信号タイミングを示す図である。
【図１５】図１５は、本発明の実施例８に係る周波数センサを示す図である。
【図１６】図１６は、本発明の実施例８に係る周波数センサの信号タイミングを示す図である。
【図１７】図１７は、従来の周波数センサを示す図である。
【図１８】図１８は、従来の周波数センサの信号タイミングを示す図である。
【符号の説明】
【００５０】  １１  クロック信号入力端子
１２  高周波数検知信号出力端子
１３  抵抗素子
１４  容量
１５  インバータ
１６  Ｐチャネル型ＭＯＳトランジスタ
１７、１８  Ｎチャネル型ＭＯＳトランジスタ
３１  クロック信号入力端子
３２  低周波数検知信号出力端子
３３  抵抗素子
３４  容量
３５  インバータ
３６  Ｐチャネル型ＭＯＳトランジスタ
３７、３８  Ｎチャネル型ＭＯＳトランジスタ
３９  インバータ
５１  クロック信号入力端子
５２  高周波数検知信号出力端子
５３  抵抗ブロック
５４  容量ブロック
５５  インバータ
５６  Ｐチャネル型ＭＯＳトランジスタ
５７、５８  Ｎチャネル型ＭＯＳトランジスタ
１００  半導体装置
１００ａ  半導体装置本体
１００ｂ、１００ｃ、１００ｄ  周波数センサ
１００ｘ、１００ｙ  結果判定回路
１０１ａ、１０３ｂ  不揮発性メモリ
１０２ａ、１０３ｂ  デコーダ
１０３ａ、１０３ｂ、１０３ｃ、…、１０３ｎ  スイッチ切替信号
１０４ａ、１０４ｂ、１０４ｃ、…、１０４ｎ  スイッチ切替信号
１２１  クロック信号入力端子
１２２  インバータ
１２３  クロック反転信号
１２４  Ｈｉｇｈ側高周波数センサ
１２５  Ｈｉｇｈ側高周波数検知信号
１２６  Ｌｏｗ側高周波数センサ
１２７  Ｌｏｗ側高周波数検知信号
１２８  ＮＡＮＤゲート
１２９  高周波数検知信号出力端子
１３０  セルフテスト回路
１３０ａ  高周波数発生回路
１３１  クロック信号入力端子
１３２  遅延回路
１３３、１３５  インバータ
１３４  ＮＡＮＤゲート
１３６  セルフテストモード信号入力端子
１３７  セレクタ
１３８  高周波数センサ
１３９  結果判定回路
１３１０  判定信号出力端子
１４４  Ｈｉｇｈ側低周波数センサ
１４６  Ｌｏｗ側低周波数センサ
１５０  セルフテスト回路
１５０ａ  低周波数発生回路
１５１  クロック信号入力端子
１５２  分周回路
１５３  セルフテストモード信号入力端子
１５４  セレクタ
１５５  低周波数センサ
１５６  結果判定回路
１５７  判定信号出力端子
２００  コントローラ
３００  半導体装置リーダ／ライタ
５３１、５３１１ａ、５３１１ｂ、５３１１ｃ、…、５３１１ｎ  抵抗素子
５３１ａ、５３１ｂ、５３１ｃ、…、５３１ｎ  スイッチ付き抵抗素子
５３１２ａ、５３１２ｂ、５３１２ｃ、…、５３１２ｎ  スイッチ
５４１１ａ、５４１１ｂ、５４１１ｃ、…、５４１１ｎ  容量
５４１ａ、５４１ｂ、５４１ｃ、…、５４１ｎ  スイッチ付き容量
５４１２ａ、５４１２ｂ、５４１２ｃ、…、５４１２ｎ  スイッチ
５３２、５３２１ａ、５３２１ｂ、５３２１ｃ、…、５３２１ｎ  抵抗素子
５３２ａ、５３２ｂ、５３２ｃ、…、５３２ｎ  ヒューズ付き抵抗素子
５４２２ａ、５４２２ｂ、５４２２ｃ、…、５４２２ｎ  ヒューズ
５４２ａ、５４２ｂ、５４２ｃ、…、５４２ｎ  ヒューズ付き容量
５４２１ａ、５４２１ｂ、５４２１ｃ、…、５４２１ｎ  容量
５３３、５３３１ａ、５３３１ｂ、５３３１ｃ…、５３３１ｎ  抵抗素子
５３３ａ、５３３ｂ、５３３ｃ…、５３３ｎ  スイッチ付き抵抗素子
５３３２ａ、５３３２ｂ、５３３２ｃ…、５３３２ｎ  スイッチ
５４３、５４３１ａ、５４３１ｂ、５４３１ｃ…、５４３１ｎ  容量
５４３ａ、５４３ｂ、５４３ｃ…、５４３ｎ  スイッチ付き容量
５４３２ａ、５４３２ｂ、５４３２ｃ…、５４３２ｎ  スイッチ
ＣＬＫ  クロック信号
ＶＤＤ  電源電圧
ＧＮＤ  接地電圧
ＯＵＴ１  高周波数検知信号
ＯＵＴ２  低周波数検知信号
ＴＥＳＴ  セルフテストモード信号
ＲＥＳＵＬＴ  判定信号
１７１  エッジ検出回路
１７２  ｎビットカウンタ
１７３  状態記憶装置
１７４  基準クロック信号
１７５  クロック入力信号
１７６    エッジ検出出力信号
１７７  リセット信号
１７８  状態リセット信号
【発明を実施するための最良の形態】
【００５１】  以下、本発明の実施の形態を、図面を参照しながら説明する。
【実施例１】
【００５２】  図１は、本発明の実施例１に係る周波数センサを内蔵した半導体装置を示す図である。
図において、半導体装置１００は、半導体装置本体１００ａ、周波数センサ１００ｂ、および結果判定回路１００ｘを有する。
周波数センサ１００ｂは、抵抗素子１３、容量１４、インバータ１５、充電部あるいは第１導電型の第１のＭＯＳトランジスタとしてのＰチャネル型ＭＯＳトランジスタ１６、放電部あるいは第２導電型の第２のＭＯＳトランジスタとしてのＮチャネル型ＭＯＳトランジスタ１７、第２導電型の第３のＭＯＳトランジスタとしてのＮチャネル型ＭＯＳトランジスタ１８を有する。【００５３】  クロック信号入力端子１１はＩＣカード等のセキュリティが要求される半導体装置１００にクロック信号ＣＬＫを入力するためのものである。高周波数検知信号出力端子１２はこの周波数センサ１００ｂからの高周波数検知信号ＯＵＴ１を出力するためのものである。結果判定回路１００ｘはこの高周波数検知信号ＯＵＴ１が半導体装置に本来の入力クロック信号よりも高周波数のクロック信号が入力された旨を示す場合を判定し、半導体装置本体１００ａを制御するためのものである。【００５４】  インバータ１５は出力側が高周波数検知信号出力端子１２に接続されている。容量１４は一端が接地されている。Ｐチャネル型ＭＯＳトランジスタ１６のドレイン、抵抗素子１３の一端、容量１４の他端、インバータ１５の入力側、およびＮチャネル型ＭＯＳトランジスタ１８のドレインは、容量の端子信号あるいは容量と抵抗との接続ノードとしてのＡ１点において互いに接続されている。また、Ｐチャネル型ＭＯＳトランジスタ１６はソースが第１の電源電位としての電源電圧ＶＤＤ、ゲートがクロック信号入力端子１１に接続されている。Ｎチャネル型ＭＯＳトランジスタ１７はソースが第２の電源電位としての接地電位ＧＮＤに、ドレインが抵抗素子１３の他端に、ゲートがクロック信号入力端子１１に接続されている。Ｎチャネル型ＭＯＳトランジスタ１８はソースが接地電位に、ゲートがインバータ１５の出力側に接続されている。また、半導体装置本体１００ａにはクロック信号入力端子１１からのクロック信号ＣＬＫが入力されている。【００５５】  以上のように構成された本実施例１による周波数センサについて、以下、その動作を図２のタイミングチャートを参照しながら説明する。【００５６】  クロック入力信号ＣＬＫが所定の状態であるＬｏｗになるとき、充電部として機能するＰチャネル型ＭＯＳトランジスタ１６はＯＮ、放電部として機能するＮチャネル型ＭＯＳトランジスタ１７はＯＦＦし、容量１４が充電される。【００５７】  クロック信号ＣＬＫが所定の状態の反転状態であるＨｉｇｈになると、充電部として機能するＰチャネル型ＭＯＳトランジスタ１６はＯＦＦ、放電部として機能するＮチャネル型ＭＯＳトランジスタ１７はＯＮし、容量１４は放電する。このとき、Ａ１点の電位はＶＤＤ＊ｅｘｐ（−ｔ／ＲＣ）に従って徐々に降下していく。但し、Ｒは抵抗素子１３の値、Ｃは容量１４の値であり、＊は乗算を表わす。インバータ１５とＮチャネル型ＭＯＳトランジスタ１８とはＡ１点の電位の降下を加速する。ここで許容された周波数に応じて下限レベルＬを設定しておく。この設定は抵抗素子１３の値Ｒ、および容量１４の値Ｃを設定することで可能である。【００５８】  図２に示すように、クロック信号１１が許容された周波数である場合、Ａ１点の電位は下限レベルＬを越えて低下し、これによって、高周波数検知信号ＯＵＴ１は正常を示すＨｉｇｈを出力する。許容された周波数より高い場合、Ａ１点の電位は下限レベルを越えないため、異常を示すＬｏｗが出力される。【００５９】  また、この高周波数検知信号ＯＵＴ１としてＬｏｗが出力されると、結果判定回路１００ｘはこれを判定して半導体装置本体１００ａのリセット，動作の停止，あるいは機密を要するデータの消去や破壊を行う。【００６０】  以上のように、本実施例１による周波数センサは、許容された周波数より高い場合には、高周波数検知信号出力端子１２から異常を示すＬｏｗを出力する。これによって、基準クロック信号を用いることなく許容範囲外の高周波数が入力されたことを検知することが可能となる。【００６１】  また、本実施例１による半導体装置は、許容範囲外の高周波数のクロック信号が入力されると、結果判定回路１００ｘによりこれを判定して半導体装置本体１００ａのリセット，動作の停止，あるいは機密を要するデータの消去や破壊を行うように構成しておくことにより、セキュリティの高い半導体装置を実現することが可能となる。
【実施例２】
【００６２】  図３は、本発明の実施例２に係る周波数センサを内蔵する半導体装置を示す図である。
図において、半導体装置１００は、半導体装置本体１００ａ、周波数センサ１００ｃ、および結果判定回路１００ｙを有する。【００６３】  この周波数センサ１００ｃは、図１の周波数センサ１００ｂと同様の構成にインバータ３９を付加したものである。即ち、周波数センサ１００ｃは、抵抗素子３３、容量３４、インバータ３５および３９、充電部あるいは第１導電型の第１のＭＯＳトランジスタとして機能するＰチャネル型ＭＯＳトランジスタ３６、放電部あるいは第２導電型の第２のＭＯＳトランジスタとして機能するＮチャネル型ＭＯＳトランジスタ３７、第２導電型の第３のＭＯＳトランジスタとして機能するＮチャネル型ＭＯＳトランジスタ３８を有する。【００６４】  クロック信号入力端子３１はＩＣカード等のセキュリティが要求される半導体装置１００にクロック信号ＣＬＫを入力するためのものである。低周波数検知信号出力端子３２はこの周波数センサ１００ｃからの低周波数検知信号ＯＵＴ２を出力するためのものである。結果判定回路１００ｙはこの低周波数検知信号ＯＵＴ２が半導体装置に本来の入力クロック信号よりも低周波数のクロック信号が入力された旨を示す場合を判定し、半導体装置本体１００ａを制御するためのものである。【００６５】  インバータ３５は出力側がインバータ３９の入力側に接続されている。容量３４は一端が接地されている。Ｐチャネル型ＭＯＳトランジスタ３６のドレイン、抵抗素子３３の一端、容量３４の他端、インバータ３５の入力側、およびＮチャネル型ＭＯＳトランジスタ３８のドレインは、容量の端子信号あるいは容量と抵抗との接続ノードとしてのＡ２点において接続されている。また、Ｐチャネル型ＭＯＳトランジスタ３６はソースが第１の電源電位としての電源電圧ＶＤＤに、ゲートがクロック信号入力端子３１に接続されている。Ｎチャネル型ＭＯＳトランジスタ３７はソースが第２の電源電位としての接地電位ＧＮＤに、ドレインが抵抗素子３３の他端に、ゲートがクロック信号入力端子３１に接続されている。Ｎチャネル型ＭＯＳトランジスタ３８はソースが接地電位に、ゲートがインバータ３５の出力側に接続されている。さらに、インバータ３９は入力側がインバータ３５の出力側に接続され、出力側が低周波数検知信号出力端子３２に接続されている。また、半導体装置本体１００ａにはクロック信号入力端子３１からのクロック信号ＣＬＫが入力されている。【００６６】  以上のように構成された本実施例２による周波数センサについて、以下、その動作を図４のタイミングチャートを参照しながら説明する。【００６７】  クロック入力信号３１がＬｏｗのとき、充電部として機能するＰチャネル型ＭＯＳトランジスタ３６はＯＮ、放電部として機能するＮチャネル型ＭＯＳトランジスタ３７はＯＦＦし、容量３４が充電される。【００６８】  クロック信号３１がＨｉｇｈになると、充電部として機能するＰチャネル型ＭＯＳトランジスタ３６はＯＦＦ、放電部として機能するＮチャネル型ＭＯＳトランジスタ３７はＯＮし、容量３４は放電する。このとき、Ａ２点の電位はＶＤＤ＊ｅｘｐ（−ｔ／ＲＣ）に従って徐々に降下していく。但し、Ｒは抵抗素子３３の値、Ｃは容量３４の値であり、＊は乗算を表わす。インバータ３５とＮチャネル型ＭＯＳトランジスタ３８とはその降下を加速する。ここで許容された周波数に応じて下限レベルＬを設定しておく。この設定は抵抗素子３３の値Ｒ、および容量３４の値Ｃを設定することで可能である。【００６９】  図４に示すように、クロック信号３１が許容された周波数である場合、Ａ２点は下限レベルを越える前に、クロック入力信号３１からＬｏｗが入力されることによって、容量の充電が開始される。このとき、低周波数検知信号ＯＵＴ２は正常を示すＨｉｇｈを出力する。許容された周波数より低い場合、Ａ２点の電位は下限レベルＬを越えるため、異常を示すＬｏｗが出力される。【００７０】  また、この低周波数検知信号ＯＵＴ２としてＬｏｗが出力されると、結果判定回路１００ｙはこれを判定して、半導体装置本体１００ａのリセット，動作の停止，あるいは機密を要するデータの消去や破壊を行う。【００７１】  以上のように、本実施例２による周波数センサは、許容された周波数より低い場合には、低周波数検知信号出力端子３２から異常を示すＬｏｗを出力する。これによって、基準クロック信号を用いることなく許容範囲外の低周波数が入力されたことを検知することが可能となる。【００７２】  また、本実施例２による半導体装置は、許容範囲外の低周波数のクロック信号が入力されると、結果判定回路１００ｙによりこれを判定して半導体装置本体のリセット，動作の停止，あるいは機密を要するデータの消去や破壊を行うように構成しておくことにより、セキュリティの高い半導体装置を実現することが可能となる。
【実施例３】
【００７３】  図５（ａ），図５（ｂ），図６および図７は、本発明の実施例３に係る周波数センサを内蔵する半導体装置を示す図である。
図において、半導体装置１００は、半導体装置本体１００ａ、周波数センサ１００ｄおよび結果判定回路１００ｘを有する。【００７４】  周波数センサ１００ｄは図１の周波数センサ１００ｂにおける抵抗素子１３および容量１４を抵抗ブロック５３および容量ブロック５４に置き換えたものに相当する。即ち、周波数センサ１００ｄは、抵抗ブロック５３、容量ブロック５４、インバータ５５、充電部あるいは第１導電型の第１のＭＯＳトランジスタとして機能するＰチャネル型ＭＯＳトランジスタ５６、放電部あるいは第２導電型の第２のＭＯＳトランジスタとして機能するＮチャネル型ＭＯＳトランジスタ５７、第２導電型の第３のＭＯＳトランジスタとして機能するＮチャネル型ＭＯＳトランジスタ５８を有する。【００７５】  クロック信号入力端子５１はＩＣカード等のセキュリティが要求される半導体装置１００にクロック信号ＣＬＫを入力するためのものである。高周波数検知信号出力端子５２はこの周波数センサからの高周波数検知信号ＯＵＴ１を出力するためのものである。結果判定回路１００ｘはこの高周波数検知信号ＯＵＴ１が半導体装置に本来の入力クロック信号よりも高周波数のクロック信号が入力された旨を示す場合を判定し、半導体装置本体１００ａを制御するためのものである。【００７６】  インバータ５５は出力側が高周波数検知信号出力端子５２に接続されている。容量ブロック５４は一端が接地されている。Ｐチャネル型ＭＯＳトランジスタ５６のドレイン、抵抗ブロック５３の一端、容量ブロック５４の他端、インバータ５５の入力側、およびＰチャネル型ＭＯＳトランジスタ５８のドレインは、Ａ１点において互いに接続されている。【００７７】  また、Ｐチャネル型ＭＯＳトランジスタ５６はソースが第１の電源電位としての電源電圧ＶＤＤに、ゲートがクロック信号入力端子５１に接続されている。Ｎチャネル型ＭＯＳトランジスタ５７はソースが第２の電源電位としての接地電位ＧＮＤに、ドレインが抵抗ブロック５３の他端に、ゲートがクロック信号入力端子５１に接続されている。Ｎチャネル型ＭＯＳトランジスタ５８はソースが接地電位に、ゲートがインバータ５５の出力側に接続されている。【００７８】  図６は図５（ａ）における抵抗ブロック５３の構成図である。図において、抵抗ブロック５３は、抵抗素子５３１１ａ，５３１１ｂ，５３１１ｃ，…，５３１１ｎの両端にスイッチ５３１２ａ，５３１２ｂ，５３１２ｃ，…，５３１２ｎがそれぞれ接続されたスイッチ付き抵抗素子５３１ａ，５３１ｂ，５３１ｃ，…，５３１ｎと、スイッチを持たない抵抗素子５３１とが互いに直列接続されて構成されている。【００７９】  図７は図５（ａ）における容量ブロック５４の構成図である。図において、容量ブロック５４は、容量５４１１ａ，５４１１ｂ，５４１１ｃ，…，５４１１ｎとスイッチ５４１２ａ，５４１２ｂ，５４１２ｃ，…，５４１２ｎとをそれぞれ直列接続することで構成されたスイッチ付き容量５４１ａ，５４１ｂ，５４１ｃ，…，５４１ｎをＡ１点と接地電位ＧＮＤとの間に互いに並列接続することで構成されている。【００８０】  以上のように構成された本実施例３の周波数センサは、実施例１，２における抵抗素子および容量を、上���のような構成を有する抵抗ブロックおよび容量ブロックに置き換えたものに相当する。従って、その動作は実施例１，２と同様である。【００８１】  以下ではこの抵抗ブロックおよび容量ブロックの抵抗値および容量値の調整について説明する。【００８２】  図６におけるスイッチ付き抵抗素子５３１ａ、５３１ｂ、５３１ｃ、…、５３１ｎは、各抵抗素子の両端に切断用のスイッチが接続されており、これをＯＮ／ＯＦＦすることによって抵抗の切断・接続の切替えが可能である。スイッチがＯＮ状態で抵抗切断、ＯＦＦ状態で抵抗接続となる。スイッチは個々に設定することが可能であり、また、抵抗素子はそれぞれ別々の抵抗値を持つことが可能である。これによって、抵抗ブロック５３の抵抗値調節が可能である。【００８３】  一例を示すと、スイッチ付き抵抗素子５３１ａの抵抗値が１０ｋΩ、５３１ｂの抵抗値が５ｋΩ、５３１ｃ〜５３１ｎまでの抵抗値が各々４ｋΩであり、すべてのスイッチがＯＮ状態の場合、全体の抵抗値を１５ｋΩ増やしたいときには、スイッチ付き抵抗素子５３１ａと５３１ｂのスイッチをＯＦＦすればよい。【００８４】  また、図７におけるスイッチ付き容量５４１ａ、５４１ｂ、５４１ｃ、…、５４１ｎは、各容量の一端に切断用のスイッチが接続されており、これをＯＮ／ＯＦＦすることによって容量の切断・接続の切替えが可能である。スイッチがＯＮ状態で容量接続、ＯＦＦ状態で容量切断となる。スイッチは個々に設定することが可能であり、また、容量はそれぞれ別々の値を持つことが可能である。これによって、容量ブロック５４の容量調節が可能である。【００８５】  例えば、スイッチ付き容量５４１ａの容量が１５ｆＦ、５４１ｂの容量が２０ｆＦ、５４１ｃ〜５４１ｎまでの容量が各々４０ｆＦであり、すべてのスイッチがＯＮ状態の場合、全体の容量を３５ｆＦ減らしたいときには、スイッチ付き容量５４１ａと５４１ｂのスイッチをＯＦＦすればよい。【００８６】  以上のように、本実施例３の周波数センサは、抵抗ブロック５３内のスイッチ付き抵抗素子５３１ａ、５３１ｂ、５３１ｃ、…、５３１ｎ、および容量ブロック５４内のスイッチ付き容量５４１ａ、５４１ｂ、５４１ｃ、…、５４１ｎのスイッチをＯＮ／ＯＦＦ切替えすることによって、設計後に時定数を調節できる。従って、実施例１と同様の効果に加え、周波数センサ、あるいはこれを内蔵する半導体装置の製造バラツキを抑えることが可能となる。【００８７】  なお、図５（ｂ）に示すように、実施例２における抵抗素子および容量を抵抗ブロックおよび容量ブロックに置き換えるようにしてもよい。【００８８】  この場合、図番が７０番台に変わっているだけで、実施例２と同様の構成を有し、実施例２と同様の効果に加え、周波数センサ、およびこれを内蔵する半導体装置の製造バラツキを抑えることが可能となる。
【実施例４】
【００８９】  図８および図９は、本発明の実施例４に係る周波数センサにおける抵抗ブロック５３、容量ブロック５４の構成図である。
図において、この抵抗ブロック５３および容量ブロック５４は図６および図７のスイッチ付き抵抗素子およびスイッチ付き容量を、ヒューズ付き抵抗素子およびヒューズ付き容量に置き換えたものに相当する。【００９０】  図８において、抵抗ブロック５３は、抵抗素子５３２１ａ，５３２１ｂ，５３２１ｃ，…，５３２１ｎの両端にヒューズ５３２２ａ，５３２２ｂ，５３２２ｃ，…，５３２２ｎがそれぞれ接続されたヒューズ付き抵抗素子５３２ａ，５３２ｂ，５３２ｃ，…，５３２ｎと、ヒューズを持たない抵抗素子５３２とが互いに直列接続されて構成されている。【００９１】  また、図９において、容量ブロック５４は、容量５４２１ａ，５４２１ｂ，５４２１ｃ，…，５４２１ｎとヒューズ５４２２ａ，５４２２ｂ，５４２２ｃ，…，５４２２ｎとをそれぞれ直列接続することで構成されたヒューズ付き容量５４２ａ，５４２ｂ，５４２ｃ，…，５４２ｎを、Ａ１点と接地電位ＧＮＤとの間に互いに並列接続することで構成されている。【００９２】  本実施例４の周波数センサは、実施例１，２における抵抗素子および容量を、上述のような構成を有する抵抗ブロックおよび容量ブロックに置き換えたものに相当する。従って、その動作は実施例１，２と同様である。【００９３】  以下ではこの抵抗ブロックおよび容量ブロックの抵抗値および容量値の調整について説明する。【００９４】  図８におけるヒューズ付き抵抗素子５３２ａ、５３２ｂ、５３２ｃ、…、５３２ｎは、各抵抗素子の両端にヒューズが接続されており、必要に応じてレーザカッターなどで切断することで抵抗接続が可能となる。ヒューズは個々に切断することが可能であり、また、抵抗素子はそれぞれ別々の抵抗値を持つことが可能である。これによって、抵抗ブロック５３の抵抗調節が可能である。【００９５】  一例を示すと、ヒューズ付き抵抗素子５３２ａの抵抗値が１０ｋΩ、５３２ｂの抵抗値が５ｋΩ、５３２ｃ〜５３２ｎまでの抵抗値が各々４ｋΩであり、すべてのヒューズが接続状態の場合、全体の抵抗値を１５ｋΩ増やしたいときには、ヒューズ付き抵抗素子５３２ａと５３２ｂのヒューズを切断すればよい。【００９６】  また、図９におけるヒューズ付き容量５４２ａ、５４２ｂ、５４２ｃ、…、５４２ｎは、各容量の一端にヒューズが接続されており、必要に応じてレーザカッターなどで切断することで容量の切断が可能となる。ヒューズは個々に切断することが可能であり、また、容量はそれぞれ別々の値を持つことが可能である。これによって、容量ブロック５４の容量調節が可能である。【００９７】  例えば、ヒューズ付き容量５４２ａの容量が１５ｆＦ、５４２ｂの容量が２０ｆＦ、５４２ｃ〜５４２ｎまでの容量が各々４０ｆＦであり、すべてのヒューズが接続状態の場合、全体の容量を３５ｆＦ減らしたいときには、ヒューズ付き容量５４２ａと５４２ｂのヒューズを切断すればよい。【００９８】  以上のように、本実施例４の周波数センサは、実施例１，２の効果に加え、時定数を増やしたいときにはヒューズ付き抵抗素子５３２ａ、５３２ｂ、５３２ｃ、…、５３２ｎのヒューズを切断し、時定数を減らしたいときにはヒューズ付き容量５４２ａ、５４２ｂ、５４２ｃ、…、５４２ｎのヒューズを切���することによって、設計後に時定数を調節でき、周波数センサあるいはこれを内蔵する半導体装置の製造バラツキを抑えることが可能となる。
【実施例５】
【００９９】  図１０および図１１は、本発明の実施例５に係る周波数センサの抵抗ブロック５３および容量ブロック５４を示す図である。
同図において、実施例３の周波数センサと同じ構成要素には同じ符号を付している。この抵抗ブロック５３および容量ブロック５４は図６および図７のスイッチ付き抵抗素子およびスイッチ付き容量におけるスイッチを、トランジスタによるスイッチに置き換えたものに相当する。【０１００】  図１０において、抵抗ブロック５３は、抵抗素子５３３１ａ，５３３１ｂ，５３３１ｃ，…，５３３１ｎの両端にＮチャネル型ＭＯＳトランジスタから構成されるスイッチ５３３２ａ，５３３２ｂ，５３３２ｃ，…，５３３２ｎがそれぞれ接続されたスイッチ付き抵抗素子５３３ａ，５３３ｂ，５３３ｃ，…，５３３ｎと、スイッチを持たない抵抗素子５３３とが互いに直列接続されて構成されている。また、これらスイッチ５３３２ａ，５３３２ｂ，５３３２ｃ，…，５３３２ｎは不揮発性メモリ１０１ａに記憶されたデータをデコーダ１０２ａによりデコードした結果をゲートに入力することにより、そのオン，オフが制御される。【０１０１】  また、図１１において、容量ブロック５４は、容量５４３１ａ，５４３１ｂ，５４３１ｃ，…，５４３１ｎとスイッチ５４３２ａ，５４３２ｂ，５４３２ｃ，…，５４３２ｎとをそれぞれ直列接続することで構成されたスイッチ付き容量５４３ａ，５４３ｂ，５４３ｃ，…，５４３ｎをＡ１点と接地電位ＧＮＤとの間に互いに並列接続することで構成されている。また、これらスイッチ５４３２ａ，５４３２ｂ，５４３２ｃ，…，５４３２ｎは不揮発性メモリ１０１ｂに記憶されたデータをデコーダ１０２ｂによりデコードした結果をゲートに入力することにより、そのオン，オフが制御される。【０１０２】  本実施例５の周波数センサは、実施例１，２における抵抗素子および容量を、上述のような構成を有する抵抗ブロックおよび容量ブロックに置き換えたものに相当する。従って、その動作は実施例１，２と同様である。【０１０３】  以下ではこの抵抗ブロックおよび容量ブロックの抵抗値および容量値の調整について説明する。【０１０４】  まず、図１０におけるスイッチ付き抵抗素子５３３ａ、５３３ｂ、５３３ｃ、…、５３３ｎの各スイッチを切替えるためのトリミングデータを予め求めておく。この値は周波数センサあるいはこれが内蔵された半導体装置の製造後のバラツキを反映したものであり、これを不揮発性メモリ１０１ａに格納しておく。このトリミングデータは、半導体装置のスタートアップルーチン等において不揮発性メモリ１０１ａから読み出されデコーダ１０２ａに転送される。デコーダ１０２ａからは、スイッチ切替信号１０３ａ、１０３ｂ、１０３ｃ、…、１０３ｎが出力され、この信号がＨｉｇｈのときはスイッチがＯＮ、ＬｏｗのときはスイッチがＯＦＦとなる。【０１０５】  これによって、本発明の実施例３と同様に抵抗値の調節が可能となる。また、図１１における容量に関しても、同様の調節が可能となる。【０１０６】  以上のように、本実施例５の周波数センサは、実施例１，２の効果に加え、不揮発性メモリ１０１ａおよび１０１ｂにそれぞれ格納された、抵抗ブロック５３内のスイッチ付き抵抗素子５３３ａ、５３３ｂ、５３３ｃ、…、５３３ｎ、および容量ブロック５４内のスイッチ付き容量５４３ａ、５４３ｂ、５４３ｃ���…、５４３ｎのスイッチを切替えるトリミングデータによって、設計後に時定数を調節でき、周波数センサあるいはこれを内蔵する半導体装置の製造バラツキを抑えることが可能となる。【０１０７】  なお、本発明の実施例５において、Ｎチャネル型ＭＯＳトランジスタに代えてＰチャネル型ＭＯＳトランジスタを用いてもよい。この場合は、デコーダからのスイッチ切替信号１０３ａ、１０３ｂ、１０３ｃ、…、１０３ｎおよび１０４ａ、１０４ｂ、１０４ｃ、…、１０４ｎを、Ｎチャネル型ＭＯＳトランジスタの場合の反転信号とすることで、同様の動作が可能である。【０１０８】  また、Ｎチャネル型ＭＯＳトランジスタに代えて、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタとを並列に接続した双方向トランスファゲートを用いてもよい。この場合は、Ｎチャネル型ＭＯＳトランジスタのゲートにはデコーダからのスイッチ切替信号を、Ｐチャネル型ＭＯＳトランジスタにはこのスイッチ切替信号の反転信号をそれぞれ入力することで、同様の動作が可能である。
【実施例６】
【０１０９】  図１２（ａ），図１２（ｂ）は、本発明の実施例６に係る周波数センサを内蔵する半導体装置を示す図である。
図１２（ａ）において、半導体装置１００は、半導体装置本体１００ａ、周波数センサ１００ｆおよび結果判定回路１００ｘを有する。【０１１０】  周波数センサ１００ｆは、Ｈｉｇｈ側高周波数センサ１２４、Ｌｏｗ側高周波数センサ１２６、インバータ１２２、ＮＡＮＤゲート１２８を有する。【０１１１】  クロック信号入力端子１２１はＩＣカード等のセキュリティが要求される半導体装置１００にクロック信号ＣＬＫを入力するためのものである。高周波数検知信号出力端子１２９はこの周波数センサ１００ｅからの高周波数検知信号ＯＵＴ１を出力するためのものである。クロック入力信号ＣＬＫはＨｉｇｈ側高周波数センサ１２４およびインバータ１２２に入力される。インバータ１２２はクロック信号ＣＬＫを反転したクロック反転信号１２３をＬｏｗ側高周波数センサ１２６に出力する。Ｈｉｇｈ側高周波数センサ１２４はＨｉｇｈ側高周波数検知信号１２５を、Ｌｏｗ側高周波数センサ１２６はＬｏｗ側高周波数検知信号１２７をそれぞれ出力する。ＮＡＮＤゲート１２８は、Ｈｉｇｈ側高周波数検知信号１２５とＬｏｗ側高周波数検知信号１２７とのＮＡＮＤを高周波数検知信号ＯＵＴ１として出力する。【０１１２】  以上のように構成された本実施例６の周波数センサについて、以下、その動作を説明する。【０１１３】  Ｈｉｇｈ側高周波数センサ１２４は、本発明の実施例１の周波数センサ１００ｂと同様の構成となっており、クロック入力信号ＣＬＫのＨｉｇｈ期間が許容範囲より短い高周波数の場合にＨｉｇｈ側高周波数検知信号１２５から異常を示すＬｏｗを出力する。【０１１４】  また、Ｌｏｗ側高周波数センサ１２６の構成も本発明の実施例１の周波数センサ１００ｂと同様の構成を有し、クロック反転信号１２３がＨｉｇｈ期間、即ち、クロック信号ＣＬＫのＬｏｗ期間が許容範囲より短い高周波数の場合に、Ｌｏｗ側高周波数検知信号１２７から異常を示すＬｏｗを出力する。【０１１５】  Ｈｉｇｈ側高周波数検知信号１２５、またはＬｏｗ側高周波数検知信号１２７のいずれかから異常を示すＬｏｗが出力されると、ＮＡＮＤゲート１２８からは異常を示すＨｉｇｈが高周波数検知信号ＯＵＴ１として出力される。【０１１６】  以上のように、本実施例６の周波数センサは、クロック信号ＣＬＫのＨｉｇｈ期間、Ｌｏｗ期間の両方の高周波数異常検知が可能となる。【０１１７】  また、本実施例６の半導体装置は、この高周波数異常検知信号が出力されると、結果判定回路１００ｘによりこれを判定して半導体装置本体のリセット，動作の停止，あるいは機密を要するデータの消去や破壊を行うように構成しておくことにより、セキュリティの高い半導体装置を実現することが可能となる。【０１１８】  なお、図１２（ｂ）に示すように、Ｈｉｇｈ側高周波数センサおよびＬｏｗ側高周波数センサをそれぞれ本発明の実施例２の周波数センサ１００ｃと同様の構成であるＨｉｇｈ側低周波数センサ１４４、Ｌｏｗ側低周波数センサ１４６とすることで、クロック入力信号のＨｉｇｈ期間、Ｌｏｗ期間の両方の低周波数異常検知が可能となる。【０１１９】  また、この図１２（ｂ）に示す半導体装置は、この低周波数異常検知信号が出力されると、結果判定回路１００ｙにより���れを判定して半導体装置本体のリセット，動作の停止，あるいは機密を要するデータの消去や破壊を行うように構成しておくことにより、セキュリティの高い半導体装置を実現することが可能となる。
【実施例７】
【０１２０】  図１３および図１４は、本発明の実施例７に係る半導体装置を示す図である。
図１３において、半導体装置１００は、半導体装置１００ａ，高周波数センサ１３８，セルフテスト回路１３０およびコントローラ２００を有する。【０１２１】  高周波数センサは実施例１，３，５と同様の構成を有する。
セルフテスト回路１３０は、高周波発生回路１３０ａ、切り替え部としてのセレクタ１３７、および結果判定回路１３９を有する。【０１２２】  高周波発生回路１３０ａは、クロック信号入力端子１３１から入力されるクロック信号ＣＬＫを遅延する遅延回路１３２、遅延回路１３２の出力信号を反転するインバータ１３３、インバータ１３３の出力信号Ｃ１とクロック信号ＣＬＫとが入力されるＮＡＮＤゲート１３４、ＮＡＮＤゲート１３４の出力信号ＸＯＵＴを反転するインバータ１３５とを有する。【０１２３】  セレクタ１３７はセルフテストモード信号入力端子１３６より入力されるセルフテストモード信号ＴＥＳＴに応じて、クロック信号ＣＬＫまたは高周波発生回路１３０ａの出力信号ＯＵＴのいずれかを選択する。高周波数センサ１３８はセレクタの出力信号Ｂ１を入力とする。結果判定回路１３９はその出力信号ＲＥＳＵＬＴを判定信号出力端子１３１０および半導体装置本体１００ａに出力する。【０１２４】  コントローラ２００は半導体装置本体１００ａにより制御されるとともに、セルフテストモード信号ＴＥＳＴを発生する。クロック信号ＣＬＫは、半導体装置本体１００ａおよびコントローラ２００にも供給される。【０１２５】  半導体装置リーダ／ライタ３００は半導体装置１００にクロック信号を供給するとともに、半導体装置１００との間でデータのやりとりを行う。【０１２６】  以上のように構成された本実施例７の周波数センサについて、以下、その動作を説明する。【０１２７】  セルフテストを実行するとき、コントローラ２００からセルフテストモード信号ＴＥＳＴとしてＨｉｇｈが出力される。このとき、信号ＯＵＴがセレクタ１３７から出力される。ここで、信号ＯＵＴはクロック信号ＣＬＫと、クロック信号ＣＬＫを遅延処理させたのち反転した信号Ｃ１との論理積ＸＯＵＴの反転信号となる。この出力信号ＯＵＴは、高周波数センサ１３８の許容周波数よりも高周波数、即ちＨｉｇｈの期間が短い。このため、出力信号ＯＵＴが高周波数センサ１３８へ入力されると、センサ自身が正常動作するときは、結果判定回路１３９へ異常を示す信号を出力する。また、センサ自身が故障しているときは正常を示す信号を出力する。これによって、結果判定回路１３９からは正常または異常を示す判定信号ＲＥＳＵＬＴが出力される。【０１２８】  この時、コントローラ２００はセルフテストモード信号ＴＥＳＴとしてＨｉｇｈを出力した旨を半導体装置本体１００ａに通知し、半導体装置本体１００ａはこれを結果判定回路１３９の異常である旨の出力信号とともに半導体装置リーダ／ライタ３００に通知する。上述のように、テストモード状態における異常，正常はその逆を意味しているので、半導体装置リーダ／ライタ３００は、半導体装置１００がセルフテスト状態であり、かつ異常である旨が結果判定回路１３９より通知されているとき、この半導体装置１００の高周波数センサ１３８は正常である旨を、図示しない表示器等に文字表示を行うこと等で通知する。逆にセルフテスト状態において結果判定回路１３９が正常である旨を出力する場合、半導体装置リーダ／ライタ３００は、高周波数センサ１３８が故障している旨を、文字表示等で通知する。【０１２９】  また、セルフテストを実行しないときには、セルフテストモード信号ＴＥＳＴとしてＬｏｗが出力される。セレクタ１３７からクロック信号ＣＬＫが出力され、これによって、通常動作時に使用するクロック信号ＣＬＫが高周波数センサ１３８に入力され、それに応じた結果が結果判定回路１３９から出力される。【０１３０】  この場合、実施例１で述べたように、通常動作時に高周波数センサ１３８より結果判定回路１３９に異常を示すＬｏｗが出力された場合、結果判定回路１３９はこれを判定し、半導体装置本体１００ａにそのリセット，動作の停止，あるいはデータの消去や破壊を行う制御信号を、その判定信号ＲＥＳＵＬＴとして出力する。【０１３１】  以上のように、本実施例７の周波数センサは、実施例１，３，５の効果に加え、許可された周波数より高い周波数を生成する遅延回路１３２によって、高周波数センサ自身が正常か故障かを自己診断することが可能となる。これによって、信頼性の高い周波数センサあるいはこれを内蔵する半導体装置を提供することができる。
【実施例８】
【０１３２】  図１５および図１６は、本発明の実施例８に係る周波数センサを示す図である。
この実施例８における周波数センサは、実施例７における高周波数センサ１３８および高周波発生回路１３０ａに代えて、低周波数センサ１５５および低周波発生回路１５０ａを設けたものである。【０１３３】  低周波数センサは実施例２，４，６と同様の構成を有する。
分周回路１５２は、低周波数センサ１５５で検知されるようにクロック信号１５１を分周する。【０１３４】  この実施例８のブロック構成は実施例７と同様である。
以上のように構成された本実施例８の周波数センサについて、以下、その動作を説明する。【０１３５】  この実施例８の動作も実施例７の動作と同様である。即ち、セルフテストを実行するとき、コントローラ２００からセルフテストモード信号ＴＥＳＴとしてＨｉｇｈが出力される。このとき、分周回路１５２によって分周されたクロック信号ＣＬＫがセレクタ１５４から出力される。この出力信号は、低周波数センサ１５５へ入力され、センサ自身が正常動作するときは、結果判定回路１５６へ異常を示す信号を出力する。また、センサ自身が故障しているときは正常を示す信号を出力する。これによって、結果判定回路１５６からは正常または異常を示す判定信号ＲＥＳＵＬＴが出力される。半導体装置本体１００ａからのテストモードである旨の信号およびこの判定信号ＲＥＳＵＬＴにより、半導体装置リーダ／ライタ３００は周波数センサが正常か故障かを表示する。【０１３６】  また、セルフテストを実行しないときには、セルフテストモード信号ＴＥＳＴとしてＬｏｗが出力され、セレクタ１５４からクロック信号ＣＬＫが出力される。これによって、通常動作時には使用するクロック信号が低周波数センサ１５５に入力され、それに応じた結果が結果判定回路１５６から出力される。【０１３７】  この場合、実施例２で述べたように、通常動作時に低周波数センサ１５５より結果判定回路１５６に異常を示すＬｏｗが出力された場合、結果判定回路１５６はこれを判定して、半導体装置本体１００ａにそのリセット，動作の停止，あるいはデータの消去や破壊を行う制御信号を、その判定信号ＲＥＳＵＬＴとして出力する。【０１３８】  以上のように、本実施例８の周波数センサは、実施例２，４，６の効果に加え、許可された周波数より低い周波数を生成する分周回路１５２によって、低周波数センサ自身が正常か故障かを自己診断することが可能となる。これによって、信頼性の高い周波数センサあるいはこれを内蔵する半導体装置を提供することができる。【０１３９】  なお、上記実施例１ないし３では、第２導電型の第３のＭＯＳトランジスタおよびインバータによりＡ１点およびＡ２点の電位の変化を加速するようにしたが、これら第２導電型の第３のＭＯＳトランジスタおよびインバータを省略することも可能である。【０１４０】  また、上記実施例３ないし５では、抵抗ブロックはスイッチ付き抵抗素子を互いに直列接続し、容量ブロックはスイッチ付き容量を互いに並列接続したものを示したが、これら以外の回路網により構成してもよい。【０１４１】  さらに、上記実施例１ないし８では、周波数センサと半導体装置本体とに入力クロック信号を直接供給するようにしたが、消費電力の増加が目立たない範囲であれば、いずれか一方あるいは両方に、入力クロック信号を周波数逓倍あるいは分周したものを入力するようにしてもよい。【０１４２】  また、上記実施例１ないし８では、半導体装置に周波数センサを内蔵するものとしたが、周波数センサは外付けとしてもよい。【０１４３】  さらに、上記実施例１ないし８では、半導体装置はＩＣカードやＬＳＩであるとしたが、記憶あるいは書き込まれたデータに秘匿性が要求されるものであれば、これら以外の半導体装置であってもよい。【０１４４】  また、上記実施例５では抵抗ブロックと容量ブロックとは専用の不揮発性メモリおよびデコーダによりそれぞれのスイッチ切替信号を発生するようにしたが、これらは共通の不揮発性メモリおよびデコーダにより発生するようにしてもよい。【０１４５】  また、これら不揮発性メモリおよびデコーダは半導体装置本体内，周波数センサ内，セルフテスト回路内のいずれに搭載してもよく、半導体装置リーダ／ライタ等、半導体装置外に搭載してもよい。【０１４６】  さらに、上記実施例７および８では、セルフテスト回路内に高周波発生回路および低周波発生回路の一方のみを設けたものを示したが、これらを共に設けるようにしてもよい。【０１４７】  また、高周波数発生回路や低周波数発生回路は上記実施例７および８に示した構成以外の構成としてもよい。【０１４８】  また、上記実施例７および８では、コントローラ２００によりセルフテストモード信号ＴＥＳＴを発生するようにしたが、半導体装置本体１００ａ等、コントローラ２００以外の装置によりこれを発生するようにしてもよい。【０１４９】  また、半導体装置と接続される外部装置の一例として半導体装置リーダ／ライタを示したが、これはＡＴＭ，自動改札機等、他の装置であってもよい。【０１５０】  また、上記実施例１ないし８では、クロック信号ＣＬＫ，セルフテストモード信号ＴＥＳＴ，高周波数検知信号ＯＵＴ１，低周波数検知信号ＯＵＴ２，判定信号ＲＥＳＵＬＴの入力あるいは出力は端子を介して行うようにしたが、端子の代わりにノードを介して行うようにしてもよい。【０１５１】  また、これらの端子やノードは半導体装置のＩＣチップの周縁に設けたものであってもよいし、半導体装置を保護するパッケージから突出するように設けたピンであってもよい。【０１５２】  さらに、周波数センサを半導体装置内に設けたものを示したが、半導体装置の外部に設けるようにしてもよい。
【産業上の利用可能性】
【０１５３】  以上のように、本発明に係る周波数センサおよび半導体装置は、ＩＣカードなどの機密を要するデータのセキュリティを高める用途に好適である。
【図１】
2005085882.tif 000002
【図２】
2005085882.tif 000003
【図３】
2005085882.tif 000004
【図４】
2005085882.tif 000005
【図５（ａ）】
2005085882.tif 000006
【図５（ｂ）】
2005085882.tif 000007
【図６】
2005085882.tif 000008
【図７】
2005085882.tif 000009
【図８】
2005085882.tif 000010
【図９】
2005085882.tif 000011
【図１０】
2005085882.tif 000012
【図１１】
2005085882.tif 000013
【図１２（ａ）】
2005085882.tif 000014
【図１２（ｂ）】
2005085882.tif 000015
【図１３】
2005085882.tif 000016
【図１４】
2005085882.tif 000017
【図１５】
2005085882.tif 000018
【図１６】
2005085882.tif 000019
【図１７】
2005085882.tif 000020
【図１８】
2005085882.tif 000021
【手続補正書】
【提出日】平成18年1月10日(2006.1.10)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】請求の範囲
【請求項１】ゲートに入力クロック信号が入力されソースが第１の電源電位に接続された第１導電型の第１のＭＯＳトランジスタと、
ゲートに入力クロック信号が入力されソースが第２の電源電位に接続された第２導電型の第２のＭＯＳトランジスタと、
前記第１および第２のＭＯＳトランジスタのドレイン間に接続された抵抗と、
前記第１のＭＯＳトランジスタのドレインと前記第２の電源電位との間に接続された容量と、
入力が前記容量と前記抵抗との接続ノードに接続されたインバータと、
ゲートが前記インバータの出力に、ドレインが前記インバータの入力に、ソースが前記第２の電源電位にそれぞれ接続された第２導電型の第３のＭＯＳトランジスタとを備え、
前記インバータの出力信号によって前記入力クロック信号の周波数を検出する、ことを特徴とする周波数センサ。
【請求項２】請求項１に記載の周波数センサにおいて、
前記抵抗に代えて、抵抗を有効にするか無効にするかを切り替えるスイッチを有するスイッチ付き抵抗を有する抵抗ブロックを設けた、
ことを特徴とする周波数センサ。
【請求項３】請求項１に記載の周波数センサにおいて、
前記容量に代えて、容量を有効にするか無効にするかを切り替えるスイッチを有するスイッチ付き容量を有する容量ブロックを設けた、
ことを特徴とする周波数センサ。
【請求項４】請求項２に記載の周波数センサにおいて、
前記スイッチはヒューズから構成される、
ことを特徴とする周波数センサ。
【請求項５】請求項３に記載の周波数センサにおいて、
前記スイッチはヒューズから構成される、
ことを特徴とする周波数センサ。
【請求項６】請求項２に記載の周波数センサにおいて、
前記スイッチは、不揮発性メモリに格納されたデータによってＯＮ／ＯＦＦが設定される、
ことを特徴とする周波数センサ。
【請求項７】請求項３に記載の周波数センサにおいて、
前記スイッチは、不揮発性メモリに格納されたデータによってＯＮ／ＯＦＦが設定される、
ことを特徴とする周波数センサ。
【請求項８】請求項１に記載の周波数センサを２つ備え、
一方の周波数センサには前記クロック信号が、他方の周波数センサには前記クロック信号の反転信号が、それぞれ入力される、
ことを特徴とする周波数センサ。
【請求項９】請求項１に記載の周波数センサにおいて、
当該周波数センサが正常動作するか否かを検査する自己診断部を備えた、
ことを特徴とする周波数センサ。
【請求項１０】請求項９に記載の周波数センサにおいて、
前記自己診断部は、
該自己診断部内に設けられ、前記入力クロック信号から高周波を発生する高周波発生回路と、
前記周波数センサに入力する信号を、前記入力クロック信号と前記高周波発生回路から出力される高周波クロック信号との間で切り替える切り替え部と、
前記周波数センサの検知信号を検出して前記周波数センサが正常動作するか否かを判定する判定回路とを有する、
ことを特徴とする周波数センサ。
【請求項１１】請求項９に記載の周波数センサにおいて、
前記自己診断部は、
該自己診断部内に設けられ、前記入力クロック信号から低周波を発生する低周波発生回路と、
前記周波数センサに入力する信号を、前記入力クロック信号と前記低周波発生回路から出力される低周波クロック信号との間で切り替える切り替え部と、
前記周波数センサの検知信号を検出して前記周波数センサが正常動作するか否かを判定する判定回路とを有する、
ことを特徴とする周波数センサ。
【請求項１２】請求項１に記載の周波数センサと、
前記入力クロック信号が入力され、前記周波数センサの検知信号に応じて動作が制御される半導体装置本体とを備えた、
ことを特徴とする周波数センサ。
【請求項１３】請求項１２に記載の半導体装置において、
前記半導体装置本体は、
前記検知信号によりリセットされることを特徴とする、
ことを特徴とする周波数センサ。
【請求項１４】請求項１２に記載の半導体装置において、
前記半導体装置本体は、
前記検知信号により動作を停止する、
ことを特徴とする周波数センサ。
【請求項１５】請求項１２に記載の半導体装置において、
前記半導体装置本体は、前記検知信号により、記憶している機密を要するデータを消去あるいは破壊する、
ことを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】
ク信号の周波数を高くすると、低周波数の検知を行うためにカウンタのカウンタ数を大きくする必要などが生じ、回路規模の増大を招き問題である。
［００１０］  本発明は上記のような従来のものの問題点を解決するためになされたもので、消費電流、および回路規模の小さい周波数センサ、およびこのような周波数センサを有する半導体装置を提供することを目的としている。
【課題を解決するための手段】
［００１１］  そこで本発明の周波数センサでは、基準クロック信号を用いるのではなく、容量と抵抗とを有し、容量への充放電時間によって周波数の検知を行う構成とした。
［００１２］
［００１３］
［００１４］
［００１５］
［００１６］
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
［００１７］
［００１８］  即ち、本発明の請求項１に係る周波数センサは、ゲートに入力クロック信号が入力されソースが第１の電源電位に接続された第１導電型の第１のＭＯＳトランジスタと、ゲートに入力クロック信号が入力されソースが第２の電源電位に接続された第２導電型の第２のＭＯＳトランジスタと、前記第１および第２のＭＯＳトランジスタのドレイン間に接続された抵抗と、前記第１のＭＯＳトランジスタのドレインと前記第２の電源電位との間に接続された容量と、入力が前記容量と前記抵抗との接続ノードに接続されたインバータと、ゲートが前記インバータの出力に、ドレインが前記インバータの入力に、ソースが前記第２の電源電位にそれぞれ接続された第２導電型の第３のＭＯＳトランジスタとを備え、前記インバータの出力信号によって前記入力クロック信号の周波数を検出することを特徴とするものである。
［００１９］  本発明の請求項１に係る周波数センサは、上述のように構成することで、入力クロック信号のみでその周波数の検知が可能となる。また、インバータと第３のＭＯＳトランジスタとが容量と抵抗との接続ノードの端子信号の変化を加速するので、周波数の検知に要する時間の短縮が可能となる。
［００２０］また、本発明の請求項２に係る周波数センサは、請求項１に記載の周波数センサにおいて、前記抵抗に代えて、抵抗を有効にするか無効にするかを切り替えるスイッチを有するスイッチ付き抵抗を有する抵抗ブロックを設けたことを特徴とするものである。
［００２１］  本発明の請求項２に係る周波数センサは、上述のように構成することで、抵抗値の調節が可能となり、時定数の変更が容易に可能となる。
［００２２］  また、本発明の請求項３に係る周波数センサは、請求項１に記載の周波数センサにおいて、前記容量に代えて、容量を有効にするか無効にするかを切り替えるスイッチを有するスイッチ付き容量を有する容量ブロックを設けたことを特徴とするものである。
［００２３］  本発明の請求項３に係る周波数センサは、上述のように構成することで、容量の調節が可能となり、時定数の変更が容易に可能となる。
［００２４］  また、本発明の請求項４に係る周波数センサは、請求項２に記載の周波数センサにおいて、前記スイッチはヒューズから構成されることを特徴とするものである。
［００２５］  本発明の請求項４に係る周波数センサは、上述のように構成することで、所要の時定数を実現するためのスイッチの設定を、ヒューズを切断することで固定できる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
［００２６］  また、本発明の請求項５に係る周波数センサは、請求項３に記載の周波数センサにおいて、前記スイッチはヒューズから構成されることを特徴とするものである。
［００２７］  本発明の請求項５に係る周波数センサは、上述のように構成することで、所要の時定数を実現するためのスイッチの設定を、ヒューズを切断することで固定できる。
［００２８］  また、本発明の請求項６に係る周波数センサは、請求項２に記載の周波数センサにおいて、前記スイッチは、不揮発性メモリに格納されたデータによってＯＮ／ＯＦＦが設定されることを特徴とするものである。
［００２９］  本発明の請求項６に係る周波数センサは、上述のように構成することで、所要の時定数を実現するためのスイッチの設定を、データを変更することで容易に変更できる。
［００３０］  また、本発明の請求項７に係る周波数センサは、請求項３に記載の周波数センサにおいて、前記スイッチは、不揮発性メモリに格納されたデータによってＯＮ／ＯＦＦが設定されることを特徴とするものである。
［００３１］  本発明の請求項７に係る周波数センサは、上述のように構成することで、所要の時定数を実現するためのスイッチの設定を、データを変更することで容易に変更できる。
［００３２］  また、本発明の請求項８に係る周波数センサは、請求項１に記載の周波数センサを２つ備え、一方の周波数センサには前記クロック信号が、他方の周波数センサには前記クロック信号の反転信号が、それぞれ入力されることを特徴とするものである。
［００３３］  本発明の請求項８に係る周波数センサは、上述のように構成することで、前記クロック信号のＨｉｇｈ期間およびＬｏｗ期間がともに許容範囲より高い周波数である旨、もしくは低い周波数である旨を検出することが可能となる。
［００３４］  また、本発明の請求項９に係る周波数センサは、請求項１に記載の周波数センサにおいて、当該周波数センサが正常動作するか否かを検査する自己診断部を備えたことを特徴とするものである。
［００３５］  本発明の請求項９に係る周波数センサは、上述のように構成することで、周波数センサが正常動作しているか否かを自己診断することが可能となる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
［００３６］  また、本発明の請求項１０に係る周波数センサは、請求項９記載の周波数センサにおいて、前記自己診断部は、該自己診断部内に設けられ、前記入力クロック信号から高周波を発生する高周波発生回路と、前記周波数センサに入力する信号を、前記入力クロック信号と前記高周波発生回路から出力される高周波クロック信号との間で切り替える切り替え部と、前記周波数センサの検知信号を検出して前記周波数センサが正常動作するか否かを判定する判定回路とを有することを特徴とするものである。
［００３７］  本発明の請求項１０に係る周波数センサは、上述のように構成することで、自己診断部内部で高周波信号を発生し、周波数センサが正常動作しているか否かを自己診断することが可能となる。
［００３８］  また、本発明の請求項１１に係る周波数センサは、請求項９に記載の周波数センサにおいて、前記自己診断部は、該自己診断部内に設けられ、前記入力クロック信号から低周波を発生する低周波発生回路と、前記周波数センサに入力する信号を、前記入力クロック信号と前記低周波発生回路から出力される低周波クロック信号との間で切り替える切り替え部と、前記周波数センサの検知信号を検出して前記周波数センサが正常動作するか否かを判定する判定回路とを有することを特徴とするものである。
［００３９］  本発明の請求項１１に係る周波数センサは、上述のように構成することで、自己診断部内部で低周波信号を発生し、周波数センサが正常動作しているか否かを自己診断することが可能となる。
［００４０］  また、本発明の請求項１２に係る半導体装置は、請求項１に記載の周波数センサと、前記入力クロック信号が入力され、前記周波数センサの検知信号に応じて動作が制御される半導体装置本体とを備えたことを特徴とするものである。
［００４１］  本発明の請求項１２に係る半導体装置は、上述のように構成することで、半導体装置に入力されるクロック信号の周波数を検知することが可能となる。
［００４２］  また、本発明の請求項１３に係る半導体装置は、請求項１２に記載の半導体装置において、前記半導体装置本体は、前記検知信号によりリセットされることを特徴とするものである。
［００４３］  本発明の請求項１３に係る半導体装置は、上述のように構成することで、半導体装置に入力されるクロック信号が許容周波数から外れた場合に、自動的にリセットがか
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
かり、セキュリティを高めることが可能となる。
［００４４］  また、本発明の請求項１４に係る半導体装置は、請求項１２に記載の半導体装置において、前記半導体装置本体は、前記検知信号により動作を停止することを特徴とするものである。
［００４５］  本発明の請求項１４に係る半導体装置は、上述のように構成することで、半導体装置に入力されるクロック信号が許容周波数から外れた場合に、自動的に動作を停止し、セキュリティを高めることが可能となる。
［００４６］  また、本発明の請求項１５に係る半導体装置は、請求項１２に記載の半導体装置において、前記半導体装置本体は、前記検知信号により、記憶している機密を要するデータを消去あるいは破壊することを特徴とするものである。
［００４７］  本発明の請求項１５に係る半導体装置は、上述のように構成することで、半導体装置に入力されるクロック信号が許容周波数から外れた場合に、自動的に機密を要するデータを消去あるいは破壊し、セキュリティを高めることが可能となる。
【発明の効果】
［００４８］  本発明の周波数センサは、上記構成によって、回路規模の小さい周波数センサを実現することが可能となる。
また、時定数を製造後に切り替えることができるスイッチを設けることで、製造バラツキの少ない周波数センサおよび半導体装置を提供することが可能となる。
さらに、周波数センサ自身が正常に動作するか否かの自己診断回路を設けることで、信頼性の高い周波数センサおよび半導体装置を提供することが可能となる。
【図面の簡単な説明】
［００４９］［図１］図１は、本発明の実施例１に係る周波数センサを有する半導体装置を示す図である。
［図２］図２は、本発明の実施例１に係る周波数センサの信号タイミングを示す図である。
［図３］図３は、本発明の実施例２に係る周波数センサを有する半導体装置を示す図である。
［図４］図４は、本発明の実施例２に係る周波数センサの信号タイミングを示す図である
【手続補正書】
【提出日】平成18年9月8日(2006.9.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ゲートに入力クロック信号が入力されソースが第１の電源電位に接続された第１導電型の第１のＭＯＳトランジスタと、
ゲートに入力クロック信号が入力されソースが第２の電源電位に接続された第２導電型の第２のＭＯＳトランジスタと、
前記第１および第２のＭＯＳトランジスタのドレイン間に接続された抵抗と、
前記第１のＭＯＳトランジスタのドレインと前記第２の電源電位との間に接続された容量と、
入力が前記容量と前記抵抗との接続ノードに接続されたインバータと、
ゲートが前記インバータの出力に、ドレインが前記インバータの入力に、ソースが前記第２の電源電位にそれぞれ接続された第２導電型の第３のＭＯＳトランジスタとを備え、
前記インバータの出力信号によって前記入力クロック信号の周波数を検出する、ことを特徴とする周波数センサ。
【請求項２】
請求項１に記載の周波数センサにおいて、
前記抵抗に代えて、抵抗を有効にするか無効にするかを切り替えるスイッチを有するスイッチ付き抵抗を有する抵抗ブロックを設けた、
ことを特徴とする周波数センサ。
【請求項３】
請求項１に記載の周波数センサにおいて、
前記容量に代えて、容量を有効にするか無効にするかを切り替えるスイッチを有するスイッチ付き容量を有する容量ブロックを設けた、
ことを特徴とする周波数センサ。
【請求項４】
請求項２に記載の周波数センサにおいて、
前記スイッチはヒューズから構成される、
ことを特徴とする周波数センサ。
【請求項５】
請求項３に記載の周波数センサにおいて、
前記スイッチはヒューズから構成される、
ことを特徴とする周波数センサ。
【請求項６】
請求項２に記載の周波数センサにおいて、
前記スイッチは、不揮発性メモリに格納されたデータによってＯＮ／ＯＦＦが設定される、
ことを特徴とする周波数センサ。
【請求項７】
請求項３に記載の周波数センサにおいて、
前記スイッチは、不揮発性メモリに格納されたデータによってＯＮ／ＯＦＦが設定される、
ことを特徴とする周波数センサ。
【請求項８】
請求項１に記載の周波数センサを２つ備え、
一方の周波数センサには前記クロック信号が、他方の周波数センサには前記クロック信号の反転信号が、それぞれ入力される、
ことを特徴とする周波数センサ。
【請求項９】
請求項１に記載の周波数センサにおいて、
当該周波数センサが正常動作するか否かを検査する自己診断部を備えた、
ことを特徴とする周波数センサ。
【請求項１０】
請求項９に記載の周波数センサにおいて、
前記自己診断部は、
該自己診断部内に設けられ、前記入力クロック信号から高周波を発生する高周波発生回路と、
前記周波数センサに入力する信号を、前記入力クロック信号と前記高周波発生回路から出力される高周波クロック信号との間で切り替える切り替え部と、
前記周波数センサの検知信号を検出して前記周波数センサが正常動作するか否かを判定する判定回路とを有する、
ことを特徴とする周波数センサ。
【請求項１１】
請求項９に記載の周波数センサにおいて、
前記自己診断部は、
該自己診断部内に設けられ、前記入力クロック信号から低周波を発生する低周波発生回路と、
前記周波数センサに入力する信号を、前記入力クロック信号と前記低周波発生回路から出力される低周波クロック信号との間で切り替える切り替え部と、
前記周波数センサの検知信号を検出して前記周波数センサが正常動作するか否かを判定する判定回路とを有する、
ことを特徴とする周波数センサ。
【請求項１２】
請求項１に記載の周波数センサと、
前記入力クロック信号が入力され、前記周波数センサの検知信号に応じて動作が制御される半導体装置本体とを備えた、
ことを特徴とする半導体装置。
【請求項１３】
請求項１２に記載の半導体装置において、
前記半導体装置本体は、
前記検知信号によりリセットされることを特徴とする、
ことを特徴とする半導体装置。
【請求項１４】
請求項１２に記載の半導体装置において、
前記半導体装置本体は、
前記検知信号により動作を停止する、
ことを特徴とする半導体装置。
【請求項１５】
請求項１２に記載の半導体装置において、
前記半導体装置本体は、前記検知信号により、記憶している機密を要するデータを消去あるいは破壊する、
ことを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＩＣカードなど高セキュリティが要求される装置の不正解析防止に使用可能な周波数センサ、および該センサを有する半導体装置に関するものである。
【背景技術】
【０００２】
近年、半導体集積回路の進歩は目覚しく、チップ内に搭載可能な情報処理機能やデータは飛躍的に増大してきている。しかしながら、ＩＣチップを搭載するＩＣカードなど、データ等の機密を要する半導体装置においては、そのセキュリティが確保されることがこの種の半導体装置の本格的な普及を図る上で重要である。
【０００３】
即ち、この種のセキュリティが要求されるLSIに対し、許容範囲外の周波数を入力して動作させ、機密情報の漏出などをされることは大きな脅威である。このような脅威に対抗する手段として、入力クロック信号等の周波数を検知する周波数センサが重要となってきている（例えば、特許文献１、特許文献２参照）。
【０００４】
以下に従来の周波数センサの一例について説明する。
図１７および図１８は、従来の周波数センサおよびその信号波形を示す図である。
図において、この周波数センサは、エッジ検出回路１７１、ｎビットカウンタ（ｎは２以上の整数）１７２、および状態記憶装置１７３を有する。
基準クロック信号１７４はｎビットカウンタ１７２および状態記憶装置１７３に入力される。クロック入力信号１７５はエッジ検出回路１７１に入力される。また、エッジ検出出力信号１７６は前記エッジ検出回路１７１から状態記憶装置１７３に出力される。リセット信号１７７はエッジ検出回路１７１、ｎビットカウンタ１７２、および状態記憶装置１７３に入力される。状態リセット信号１７８はｎビットカウンタ１７２から状態記憶装置１７３に出力される。
【０００５】
以上のように構成された周波数センサについて、図１７および図１８を用いて、以下にその動作を説明する。
【０００６】
まず、この周波数センサが搭載されたシステムの許容周波数範囲の限界値をＦｍｉｎ, Ｆｍａｘとすると、１周期の許容時間はＴｍｉｎ＝１／Ｆｍｉｎ以内、Ｔｍａｘ＝１／Ｆｍａｘ以上、即ち、ｎビットカウンタ１７２のカウント値はｎＬ以内、ｎＨ以上（ｎＬ＞ｎＨ）となる。
【０００７】
エッジ検出回路１７１は、クロック入力信号１７５の立ち上がりエッジを検出する。nビットカウンタ１７２は、リセット信号１７７でリセットされ、基準クロック信号１７４の立ち上がりエッジで"１"ずつカウントアップする。状態記憶装置１７３は、カウント値がnLに達するか否かをチェックし、まだの場合は基準クロック信号１７４の立ち上がりエッジでカウントアップを続ける。カウントアップを続けることでカウント値がnLに達した場合は、Tminより大きいことを意味する。即ち、周波数はFminより小さいため、nビットカウンタ１７２は状態リセット信号１７８を出力し、これにより、状態記憶装置１７３は低周波数検知信号ＬＦ＿Ａｌａｒｍを出力する。カウント値がｎＬまで達していないがクロック入力信号１７５の立ち上がりエッジが検出された場合、状態記憶装置１７３はカウント値がｎＨより小さいか否かをチェックする。カウント値がｎＨより大きい場合は、許容周波数範囲であることを意味し、ｎビットカウンタ１７２はリセットされる。カウント値がnHより小さい場合は、クロック入力信号１７５は許容周波数よりも高周波数であることを意味し、状態記憶装置１７３は高周波数検知信号ＨＦ＿Ａｌａｒｍを出力する。そして、リセット信号１７７によって、最初の処理から繰り返される。
【０００８】
以上のように、基準クロックを発生し、それをカウンタによってカウントしていくことによって、クロック入力信号が許容周波数範囲内であるか否かを検知する。
なお、検知周波数の設定変更はnHとnLの値を変更することにより行う。
【特許文献１】欧州特許第１１３６８３０号明細書（第２−４頁、第１−４図）
【特許文献２】特開平９−１６２８１号公報（第５−８頁、第１−２図）
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、上記従来の周波数センサでは、高周波数の検知周波数の設定を変更できるようにするため、基準クロック信号の周波数の設定を入力クロック信号の周波数よりも十分高くする必要がある。例えば、基準クロック信号は入力クロック信号の最大周波数仕様の１０倍の周波数に設定する必要がある。このように基準クロック信号の周波数を高くすることは、消費電力の増大を招くため問題である。また、基準クロック信号の周波数を高くすると、低周波数の検知を行うためにカウンタのカウンタ数を大きくする必要などが生じ、回路規模の増大を招き問題である。
【００１０】
本発明は上記のような従来のものの問題点を解決するためになされたもので、消費電流、および回路規模の小さい周波数センサ、およびこのような周波数センサを有する半導体装置を提供することを目的としている。
【課題を解決するための手段】
【００１１】
そこで本発明の周波数センサでは、基準クロック信号を用いるのではなく、容量と抵抗とを有し、容量への充放電時間によって周波数の検知を行う構成とした。
【００１２】
即ち、本発明の請求項１に係る周波数センサは、ゲートに入力クロック信号が入力されソースが第１の電源電位に接続された第１導電型の第１のＭＯＳトランジスタと、ゲートに入力クロック信号が入力されソースが第２の電源電位に接続された第２導電型の第２のＭＯＳトランジスタと、前記第１および第２のＭＯＳトランジスタのドレイン間に接続された抵抗と、前記第１のＭＯＳトランジスタのドレインと前記第２の電源電位との間に接続された容量と、入力が前記容量と前記抵抗との接続ノードに接続されたインバータと、ゲートが前記インバータの出力に、ドレインが前記インバータの入力に、ソースが前記第２の電源電位にそれぞれ接続された第２導電型の第３のＭＯＳトランジスタとを備え、前記インバータの出力信号によって前記入力クロック信号の周波数を検出することを特徴とするものである。
【００１３】
本発明の請求項１に係る周波数センサは、上述のように構成することで、入力クロック信号のみでその周波数の検知が可能となる。また、インバータと第３のＭＯＳトランジスタとが容量と抵抗との接続ノードの端子信号の変化を加速するので、周波数の検知に要する時間の短縮が可能となる。
【００１４】
また、本発明の請求項２に係る周波数センサは、請求項１に記載の周波数センサにおいて、前記抵抗に代えて、抵抗を有効にするか無効にするかを切り替えるスイッチを有するスイッチ付き抵抗を有する抵抗ブロックを設けたことを特徴とするものである。
【００１５】
本発明の請求項２に係る周波数センサは、上述のように構成することで、抵抗値の調節が可能となり、時定数の変更が容易に可能となる。
【００１６】
また、本発明の請求項３に係る周波数センサは、請求項１に記載の周波数センサにおいて、前記容量に代えて、容量を有効にするか無効にするかを切り替えるスイッチを有するスイッチ付き容量を有する容量ブロックを設けたことを特徴とするものである。
【００１７】
本発明の請求項３に係る周波数センサは、上述のように構成することで、容量の調節が可能となり、時定数の変更が容易に可能となる。
【００１８】
また、本発明の請求項４に係る周波数センサは、請求項２に記載の周波数センサにおいて、前記スイッチはヒューズから構成されることを特徴とするものである。
【００１９】
本発明の請求項４に係る周波数センサは、上述のように構成することで、所要の時定数を実現するためのスイッチの設定を、ヒューズを切断することで固定できる。
【００２０】
また、本発明の請求項５に係る周波数センサは、請求項３に記載の周波数センサにおいて、前記スイッチはヒューズから構成されることを特徴とするものである。
【００２１】
本発明の請求項５に係る周波数センサは、上述のように構成することで、所要の時定数を実現するためのスイッチの設定を、ヒューズを切断することで固定できる。
【００２２】
また、本発明の請求項６に係る周波数センサは、請求項２に記載の周波数センサにおいて、前記スイッチは、不揮発性メモリに格納されたデータによってＯＮ／ＯＦＦが設定されることを特徴とするものである。
【００２３】
本発明の請求項６に係る周波数センサは、上述のように構成することで、所要の時定数を実現するためのスイッチの設定を、データを変更することで容易に変更できる。
【００２４】
また、本発明の請求項７に係る周波数センサは、請求項３に記載の周波数センサにおいて、前記スイッチは、不揮発性メモリに格納されたデータによってＯＮ／ＯＦＦが設定されることを特徴とするものである。
【００２５】
本発明の請求項７に係る周波数センサは、上述のように構成することで、所要の時定数を実現するためのスイッチの設定を、データを変更することで容易に変更できる。
【００２６】
また、本発明の請求項８に係る周波数センサは、請求項１に記載の周波数センサを２つ備え、一方の周波数センサには前記クロック信号が、他方の周波数センサには前記クロック信号の反転信号が、それぞれ入力されることを特徴とするものである。
【００２７】
本発明の請求項８に係る周波数センサは、上述のように構成することで、前記クロック信号のＨｉｇｈ期間およびＬｏｗ期間がともに許容範囲より高い周波数である旨、もしくは低い周波数である旨を検出することが可能となる。
【００２８】
また、本発明の請求項９に係る周波数センサは、請求項１に記載の周波数センサにおいて、当該周波数センサが正常動作するか否かを検査する自己診断部を備えたことを特徴とするものである。
【００２９】
本発明の請求項９に係る周波数センサは、上述のように構成することで、周波数センサが正常動作しているか否かを自己診断することが可能となる。
【００３０】
また、本発明の請求項１０に係る周波数センサは、請求項９記載の周波数センサにおいて、前記自己診断部は、該自己診断部内に設けられ、前記入力クロック信号から高周波を発生する高周波発生回路と、前記周波数センサに入力する信号を、前記入力クロック信号と前記高周波発生回路から出力される高周波クロック信号との間で切り替える切り替え部と、前記周波数センサの検知信号を検出して前記周波数センサが正常動作するか否かを判定する判定回路とを有することを特徴とするものである。
【００３１】
本発明の請求項１０に係る周波数センサは、上述のように構成することで、自己診断部内部で高周波信号を発生し、周波数センサが正常動作しているか否かを自己診断することが可能となる。
【００３２】
また、本発明の請求項１１に係る周波数センサは、請求項９に記載の周波数センサにおいて、前記自己診断部は、該自己診断部内に設けられ、前記入力クロック信号から低周波を発生する低周波発生回路と、前記周波数センサに入力する信号を、前記入力クロック信号と前記低周波発生回路から出力される低周波クロック信号との間で切り替える切り替え部と、前記周波数センサの検知信号を検出して前記周波数センサが正常動作するか否かを判定する判定回路とを有することを特徴とするものである。
【００３３】
本発明の請求項１１に係る周波数センサは、上述のように構成することで、自己診断部内部で低周波信号を発生し、周波数センサが正常動作しているか否かを自己診断することが可能となる。
【００３４】
また、本発明の請求項１２に係る半導体装置は、請求項１に記載の周波数センサと、前記入力クロック信号が入力され、前記周波数センサの検知信号に応じて動作が制御される半導体装置本体とを備えたことを特徴とするものである。
【００３５】
本発明の請求項１２に係る半導体装置は、上述のように構成することで、半導体装置に入力されるクロック信号の周波数を検知することが可能となる。
【００３６】
また、本発明の請求項１３に係る半導体装置は、請求項１２に記載の半導体装置において、前記半導体装置本体は、前記検知信号によりリセットされることを特徴とするものである。
【００３７】
本発明の請求項１３に係る半導体装置は、上述のように構成することで、半導体装置に入力されるクロック信号が許容周波数から外れた場合に、自動的にリセットがかかり、セキュリティを高めることが可能となる。
【００３８】
また、本発明の請求項１４に係る半導体装置は、請求項１２に記載の半導体装置において、前記半導体装置本体は、前記検知信号により動作を停止することを特徴とするものである。
【００３９】
本発明の請求項１４に係る半導体装置は、上述のように構成することで、半導体装置に入力されるクロック信号が許容周波数から外れた場合に、自動的に動作を停止し、セキュリティを高めることが可能となる。
【００４０】
また、本発明の請求項１５に係る半導体装置は、請求項１２に記載の半導体装置において、前記半導体装置本体は、前記検知信号により、記憶している機密を要するデータを消去あるいは破壊することを特徴とするものである。
【００４１】
本発明の請求項１５に係る半導体装置は、上述のように構成することで、半導体装置に入力されるクロック信号が許容周波数から外れた場合に、自動的に機密を要するデータを消去あるいは破壊し、セキュリティを高めることが可能となる。
【発明の効果】
【００４２】
本発明の周波数センサは、上記構成によって、回路規模の小さい周波数センサを実現することが可能となる。
また、時定数を製造後に切り替えることができるスイッチを設けることで、製造バラツキの少ない周波数センサおよび半導体装置を提供することが可能となる。
さらに、周波数センサ自身が正常に動作するか否かの自己診断回路を設けることで、信頼性の高い周波数センサおよび半導体装置を提供することが可能となる。
【発明を実施するための最良の形態】
【００４３】
以下、本発明の実施の形態を、図面を参照しながら説明する。
【実施例１】
【００４４】
図１は、本発明の実施例１に係る周波数センサを内蔵した半導体装置を示す図である。
図において、半導体装置１００は、半導体装置本体１００ａ、周波数センサ１００ｂ、および結果判定回路１００ｘを有する。
周波数センサ１００ｂは、抵抗素子１３、容量１４、インバータ１５、充電部あるいは第１導電型の第１のＭＯＳトランジスタとしてのＰチャネル型ＭＯＳトランジスタ１６、放電部あるいは第２導電型の第２のＭＯＳトランジスタとしてのＮチャネル型ＭＯＳトランジスタ１７、第２導電型の第３のＭＯＳトランジスタとしてのＮチャネル型ＭＯＳトランジスタ１８を有する。
【００４５】
クロック信号入力端子１１はＩＣカード等のセキュリティが要求される半導体装置１００にクロック信号ＣＬＫを入力するためのものである。高周波数検知信号出力端子１２はこの周波数センサ１００ｂからの高周波数検知信号ＯＵＴ１を出力するためのものである。結果判定回路１００ｘはこの高周波数検知信号ＯＵＴ１が半導体装置に本来の入力クロック信号よりも高周波数のクロック信号が入力された旨を示す場合を判定し、半導体装置本体１００ａを制御するためのものである。
【００４６】
インバータ１５は出力側が高周波数検知信号出力端子１２に接続されている。容量１４は一端が接地されている。Ｐチャネル型ＭＯＳトランジスタ１６のドレイン、抵抗素子１３の一端、容量１４の他端、インバータ１５の入力側、およびＮチャネル型ＭＯＳトランジスタ１８のドレインは、容量の端子信号あるいは容量と抵抗との接続ノードとしてのＡ１点において互いに接続されている。また、Ｐチャネル型ＭＯＳトランジスタ１６はソースが第１の電源電位としての電源電圧ＶＤＤ、ゲートがクロック信号入力端子１１に接続されている。Ｎチャネル型ＭＯＳトランジスタ１７はソースが第２の電源電位としての接地電位ＧＮＤに、ドレインが抵抗素子１３の他端に、ゲートがクロック信号入力端子１１に接続されている。Ｎチャネル型ＭＯＳトランジスタ１８はソースが接地電位に、ゲートがインバータ１５の出力側に接続されている。また、半導体装置本体１００ａにはクロック信号入力端子１１からのクロック信号ＣＬＫが入力されている。
【００４７】
以上のように構成された本実施例１による周波数センサについて、以下、その動作を図２のタイミングチャートを参照しながら説明する。
【００４８】
クロック入力信号ＣＬＫが所定の状態であるＬｏｗになるとき、充電部として機能するＰチャネル型ＭＯＳトランジスタ１６はＯＮ、放電部として機能するＮチャネル型ＭＯＳトランジスタ１７はＯＦＦし、容量１４が充電される。
【００４９】
クロック信号ＣＬＫが所定の状態の反転状態であるＨｉｇｈになると、充電部として機能するＰチャネル型ＭＯＳトランジスタ１６はＯＦＦ、放電部として機能するＮチャネル型ＭＯＳトランジスタ１７はＯＮし、容量１４は放電する。このとき、Ａ１点の電位はＶＤＤ＊ｅｘｐ（−ｔ／ＲＣ）に従って徐々に降下していく。但し、Ｒは抵抗素子１３の値、Ｃは容量１４の値であり、＊は乗算を表わす。インバータ１５とＮチャネル型ＭＯＳトランジスタ１８とはＡ１点の電位の降下を加速する。ここで許容された周波数に応じて下限レベルＬを設定しておく。この設定は抵抗素子１３の値Ｒ、および容量１４の値Ｃを設定することで可能である。
【００５０】
図２に示すように、クロック信号１１が許容された周波数である場合、Ａ１点の電位は下限レベルＬを越えて低下し、これによって、高周波数検知信号ＯＵＴ１は正常を示すＨｉｇｈを出力する。許容された周波数より高い場合、Ａ１点の電位は下限レベルを越えないため、異常を示すＬｏｗが出力される。
【００５１】
また、この高周波数検知信号ＯＵＴ１としてＬｏｗが出力されると、結果判定回路１００ｘはこれを判定して半導体装置本体１００ａのリセット，動作の停止，あるいは機密を要するデータの消去や破壊を行う。
【００５２】
以上のように、本実施例１による周波数センサは、許容された周波数より高い場合には、高周波数検知信号出力端子１２から異常を示すＬｏｗを出力する。これによって、基準クロック信号を用いることなく許容範囲外の高周波数が入力されたことを検知することが可能となる。
【００５３】
また、本実施例１による半導体装置は、許容範囲外の高周波数のクロック信号が入力されると、結果判定回路１００ｘによりこれを判定して半導体装置本体１００ａのリセット，動作の停止，あるいは機密を要するデータの消去や破壊を行うように構成しておくことにより、セキュリティの高い半導体装置を実現することが可能となる。
【実施例２】
【００５４】
図３は、本発明の実施例２に係る周波数センサを内蔵する半導体装置を示す図である。
図において、半導体装置１００は、半導体装置本体１００ａ、周波数センサ１００ｃ、および結果判定回路１００ｙを有する。
【００５５】
この周波数センサ１００ｃは、図１の周波数センサ１００ｂと同様の構成にインバータ３９を付加したものである。即ち、周波数センサ１００ｃは、抵抗素子３３、容量３４、インバータ３５および３９、充電部あるいは第１導電型の第１のＭＯＳトランジスタとして機能するＰチャネル型ＭＯＳトランジスタ３６、放電部あるいは第２導電型の第２のＭＯＳトランジスタとして機能するＮチャネル型ＭＯＳトランジスタ３７、第２導電型の第３のＭＯＳトランジスタとして機能するＮチャネル型ＭＯＳトランジスタ３８を有する。
【００５６】
クロック信号入力端子３１はＩＣカード等のセキュリティが要求される半導体装置１００にクロック信号ＣＬＫを入力するためのものである。低周波数検知信号出力端子３２はこの周波数センサ１００ｃからの低周波数検知信号ＯＵＴ２を出力するためのものである。結果判定回路１００ｙはこの低周波数検知信号ＯＵＴ２が半導体装置に本来の入力クロック信号よりも低周波数のクロック信号が入力された旨を示す場合を判定し、半導体装置本体１００ａを制御するためのものである。
【００５７】
インバータ３５は出力側がインバータ３９の入力側に接続されている。容量３４は一端が接地されている。Ｐチャネル型ＭＯＳトランジスタ３６のドレイン、抵抗素子３３の一端、容量３４の他端、インバータ３５の入力側、およびＮチャネル型ＭＯＳトランジスタ３８のドレインは、容量の端子信号あるいは容量と抵抗との接続ノードとしてのＡ２点において接続されている。また、Ｐチャネル型ＭＯＳトランジスタ３６はソースが第１の電源電位としての電源電圧ＶＤＤに、ゲートがクロック信号入力端子３１に接続されている。Ｎチャネル型ＭＯＳトランジスタ３７はソースが第２の電源電位としての接地電位ＧＮＤに、ドレインが抵抗素子３３の他端に、ゲートがクロック信号入力端子３１に接続されている。Ｎチャネル型ＭＯＳトランジスタ３８はソースが接地電位に、ゲートがインバータ３５の出力側に接続されている。さらに、インバータ３９は入力側がインバータ３５の出力側に接続され、出力側が低周波数検知信号出力端子３２に接続されている。また、半導体装置本体１００ａにはクロック信号入力端子３１からのクロック信号ＣＬＫが入力されている。
【００５８】
以上のように構成された本実施例２による周波数センサについて、以下、その動作を図４のタイミングチャートを参照しながら説明する。
【００５９】
クロック入力信号３１がＬｏｗの時、充電部として機能するＰチャネル型ＭＯＳトランジスタ３６はＯＮ、放電部として機能するＮチャネル型ＭＯＳトランジスタ３７はＯＦＦし、容量３４が充電される。
【００６０】
クロック信号３１がＨｉｇｈになると、充電部として機能するＰチャネル型ＭＯＳトランジスタ３６はＯＦＦ、放電部として機能するＮチャネル型ＭＯＳトランジスタ３７はＯＮし、容量３４は放電する。このとき、Ａ２点の電位はＶＤＤ＊ｅｘｐ（−ｔ／ＲＣ）に従って徐々に降下していく。但し、Ｒは抵抗素子３３の値、Ｃは容量３４の値であり、＊は乗算を表わす。インバータ３５とＮチャネル型ＭＯＳトランジスタ３８とはその降下を加速する。ここで許容された周波数に応じて下限レベルＬを設定しておく。この設定は抵抗素子３３の値Ｒ、および容量３４の値Ｃを設定することで可能である。
【００６１】
図４に示すように、クロック信号３１が許容された周波数である場合、Ａ２点は下限レベルを越える前に、クロック入力信号３１からＬｏｗが入力されることによって、容量の充電が開始される。このとき、低周波数検知信号ＯＵＴ２は正常を示すＨｉｇｈを出力する。許容された周波数より低い場合、Ａ２点の電位は下限レベルＬを越えるため、異常を示すＬｏｗが出力される。
【００６２】
また、この低周波数検知信号ＯＵＴ２としてＬｏｗが出力されると、結果判定回路１００ｙはこれを判定して、半導体装置本体１００ａのリセット，動作の停止，あるいは機密を要するデータの消去や破壊を行う。
【００６３】
以上のように、本実施例２による周波数センサは、許容された周波数より低い場合には、低周波数検知信号出力端子３２から異常を示すＬｏｗを出力する。これによって、基準クロック信号を用いることなく許容範囲外の低周波数が入力されたことを検知することが可能となる。
【００６４】
また、本実施例２による半導体装置は、許容範囲外の低周波数のクロック信号が入力されると、結果判定回路１００ｙによりこれを判定して半導体装置本体のリセット，動作の停止，あるいは機密を要するデータの消去や破壊を行うように構成しておくことにより、セキュリティの高い半導体装置を実現することが可能となる。
【実施例３】
【００６５】
図５（ａ），図５（ｂ），図６および図７は、本発明の実施例３に係る周波数センサを内蔵する半導体装置を示す図である。
図において、半導体装置１００は、半導体装置本体１００ａ、周波数センサ１００ｄおよび結果判定回路１００ｘを有する。
【００６６】
周波数センサ１００ｄは図１の周波数センサ１００ｂにおける抵抗素子１３および容量１４を抵抗ブロック５３および容量ブロック５４に置き換えたものに相当する。即ち、周波数センサ１００ｄは、抵抗ブロック５３、容量ブロック５４、インバータ５５、充電部あるいは第１導電型の第１のＭＯＳトランジスタとして機能するＰチャネル型ＭＯＳトランジスタ５６、放電部あるいは第２導電型の第２のＭＯＳトランジスタとして機能するＮチャネル型ＭＯＳトランジスタ５７、第２導電型の第３のＭＯＳトランジスタとして機能するＮチャネル型ＭＯＳトランジスタ５８を有する。
【００６７】
クロック信号入力端子５１はＩＣカード等のセキュリティが要求される半導体装置１００にクロック信号ＣＬＫを入力するためのものである。高周波数検知信号出力端子５２はこの周波数センサからの高周波数検知信号ＯＵＴ１を出力するためのものである。結果判定回路１００ｘはこの高周波数検知信号ＯＵＴ１が半導体装置に本来の入力クロック信号よりも高周波数のクロック信号が入力された旨を示す場合を判定し、半導体装置本体１００ａを制御するためのものである。
【００６８】
インバータ５５は出力側が高周波数検知信号出力端子５２に接続されている。容量ブロック５４は一端が接地されている。Ｐチャネル型ＭＯＳトランジスタ５６のドレイン、抵抗ブロック５３の一端、容量ブロック５４の他端、インバータ５５の入力側、およびＰチャネル型ＭＯＳトランジスタ５８のドレインは、Ａ１点において互いに接続されている。
【００６９】
また、Ｐチャネル型ＭＯＳトランジスタ５６はソースが第１の電源電位としての電源電圧ＶＤＤに、ゲートがクロック信号入力端子５１に接続されている。Ｎチャネル型ＭＯＳトランジスタ５７はソースが第２の電源電位としての接地電位ＧＮＤに、ドレインが抵抗ブロック５３の他端に、ゲートがクロック信号入力端子５１に接続されている。Ｎチャネル型ＭＯＳトランジスタ５８はソースが接地電位に、ゲートがインバータ５５の出力側に接続されている。
【００７０】
図６は図５（ａ）における抵抗ブロック５３の構成図である。図において、抵抗ブロック５３は、抵抗素子５３１１ａ，５３１１ｂ，５３１１ｃ，…，５３１１ｎの両端にスイッチ５３１２ａ，５３１２ｂ，５３１２ｃ，…，５３１２ｎがそれぞれ接続されたスイッチ付き抵抗素子５３１ａ，５３１ｂ，５３１ｃ，…，５３１ｎと、スイッチを持たない抵抗素子５３１とが互いに直列接続されて構成されている。
【００７１】
図７は図５（ａ）における容量ブロック５４の構成図である。図において、容量ブロック５４は、容量５４１１ａ，５４１１ｂ，５４１１ｃ，…，５４１１ｎとスイッチ５４１２ａ，５４１２ｂ，５４１２ｃ，…，５４１２ｎとをそれぞれ直列接続することで構成されたスイッチ付き容量５４１ａ，５４１ｂ，５４１ｃ，…，５４１ｎをＡ１点と接地電位ＧＮＤとの間に互いに並列接続することで構成されている。
【００７２】
以上のように構成された本実施例３の周波数センサは、実施例１，２における抵抗素子および容量を、上述のような構成を有する抵抗ブロックおよび容量ブロックに置き換えたものに相当する。従って、その動作は実施例１，２と同様である。
【００７３】
以下ではこの抵抗ブロックおよび容量ブロックの抵抗値および容量値の調整について説明する。
【００７４】
図６におけるスイッチ付き抵抗素子５３１ａ、５３１ｂ、５３１ｃ、…、５３１ｎは、各抵抗素子の両端に切断用のスイッチが接続されており、これをＯＮ／ＯＦＦすることによって抵抗の切断・接続の切替えが可能である。スイッチがＯＮ状態で抵抗切断、ＯＦＦ状態で抵抗接続となる。スイッチは個々に設定することが可能であり、また、抵抗素子はそれぞれ別々の抵抗値を持つことが可能である。これによって、抵抗ブロック５３の抵抗値調節が可能である。
【００７５】
一例を示すと、スイッチ付き抵抗素子５３１ａの抵抗値が１０ｋΩ、５３１ｂの抵抗値が５ｋΩ、５３１ｃ〜５３１ｎまでの抵抗値が各々４ｋΩであり、すべてのスイッチがＯＮ状態の場合、全体の抵抗値を１５ｋΩ増やしたいときには、スイッチ付き抵抗素子５３１ａと５３１ｂのスイッチをＯＦＦすればよい。
【００７６】
また、図７におけるスイッチ付き容量５４１ａ、５４１ｂ、５４１ｃ、…、５４１ｎは、各容量の一端に切断用のスイッチが接続されており、これをＯＮ／ＯＦＦすることによって容量の切断・接続の切替えが可能である。スイッチがＯＮ状態で容量接続、ＯＦＦ状態で容量切断となる。スイッチは個々に設定することが可能であり、また、容量はそれぞれ別々の値を持つことが可能である。これによって、容量ブロック５４の容量調節が可能である。
【００７７】
例えば、スイッチ付き容量５４１ａの容量が１５ｆＦ、５４１ｂの容量が２０ｆＦ、５４１ｃ〜５４１ｎまでの容量が各々４０ｆＦであり、すべてのスイッチがＯＮ状態の場合、全体の容量を３５ｆＦ減らしたいときには、スイッチ付き容量５４１ａと５４１ｂのスイッチをＯＦＦすればよい。
【００７８】
以上のように、本実施例３の周波数センサは、抵抗ブロック５３内のスイッチ付き抵抗素子５３１ａ、５３１ｂ、５３１ｃ、…、５３１ｎ、および容量ブロック５４内のスイッチ付き容量５４１ａ、５４１ｂ、５４１ｃ、…、５４１ｎのスイッチをＯＮ／ＯＦＦ切替えすることによって、設計後に時定数を調節できる。従って、実施例１と同様の効果に加え、周波数センサ、あるいはこれを内蔵する半導体装置の製造バラツキを抑えることが可能となる。
【００７９】
なお、図５（ｂ）に示すように、実施例２における抵抗素子および容量を抵抗ブロックおよび容量ブロックに置き換えるようにしてもよい。
【００８０】
この場合、図番が７０番台に変わっているだけで、実施例２と同様の構成を有し、実施例２と同様の効果に加え、周波数センサ、およびこれを内蔵する半導体装置の製造バラツキを抑えることが可能となる。
【実施例４】
【００８１】
図８および図９は、本発明の実施例４に係る周波数センサにおける抵抗ブロック５３、容量ブロック５４の構成図である。
図において、この抵抗ブロック５３および容量ブロック５４は図６および図７のスイッチ付き抵抗素子およびスイッチ付き容量を、ヒューズ付き抵抗素子およびヒューズ付き容量に置き換えたものに相当する。
【００８２】
図８において、抵抗ブロック５３は、抵抗素子５３２１ａ，５３２１ｂ，５３２１ｃ，…，５３２１ｎの両端にヒューズ５３２２ａ，５３２２ｂ，５３２２ｃ，…，５３２２ｎがそれぞれ接続されたヒューズ付き抵抗素子５３２ａ，５３２ｂ，５３２ｃ，…，５３２ｎと、ヒューズを持たない抵抗素子５３２とが互いに直列接続されて構成されている。
【００８３】
また、図９において、容量ブロック５４は、容量５４２１ａ，５４２１ｂ，５４２１ｃ，…，５４２１ｎとヒューズ５４２２ａ，５４２２ｂ，５４２２ｃ，…，５４２２ｎとをそれぞれ直列接続することで構成されたヒューズ付き容量５４２ａ，５４２ｂ，５４２ｃ，…，５４２ｎを、Ａ１点と接地電位ＧＮＤとの間に互いに並列接続することで構成されている。
【００８４】
本実施例４の周波数センサは、実施例１，２における抵抗素子および容量を、上述のような構成を有する抵抗ブロックおよび容量ブロックに置き換えたものに相当する。従って、その動作は実施例１，２と同様である。
【００８５】
以下ではこの抵抗ブロックおよび容量ブロックの抵抗値および容量値の調整について説明する。
【００８６】
図８におけるヒューズ付き抵抗素子５３２ａ、５３２ｂ、５３２ｃ、…、５３２ｎは、各抵抗素子の両端にヒューズが接続されており、必要に応じてレーザカッターなどで切断することで抵抗接続が可能となる。ヒューズは個々に切断することが可能であり、また、抵抗素子はそれぞれ別々の抵抗値を持つことが可能である。これによって、抵抗ブロック５３の抵抗調節が可能である。
【００８７】
一例を示すと、ヒューズ付き抵抗素子５３２ａの抵抗値が１０ｋΩ、５３２ｂの抵抗値が５ｋΩ、５３２ｃ〜５３２ｎまでの抵抗値が各々４ｋΩであり、すべてのヒューズが接続状態の場合、全体の抵抗値を１５ｋΩ増やしたいときには、ヒューズ付き抵抗素子５３２ａと５３２ｂのヒューズを切断すればよい。
【００８８】
また、図９におけるヒューズ付き容量５４２ａ、５４２ｂ、５４２ｃ、…、５４２ｎは、各容量の一端にヒューズが接続されており、必要に応じてレーザカッターなどで切断することで容量の切断が可能となる。ヒューズは個々に切断することが可能であり、また、容量はそれぞれ別々の値を持つことが可能である。これによって、容量ブロック５４の容量調節が可能である。
【００８９】
例えば、ヒューズ付き容量５４２ａの容量が１５ｆＦ、５４２ｂの容量が２０ｆＦ、５４２ｃ〜５４２ｎまでの容量が各々４０ｆＦであり、すべてのヒューズが接続状態の場合、全体の容量を３５ｆＦ減らしたいときには、ヒューズ付き容量５４２ａと５４２ｂのヒューズを切断すればよい。
【００９０】
以上のように、本実施例４の周波数センサは、実施例１，２の効果に加え、時定数を増やしたいときにはヒューズ付き抵抗素子５３２ａ、５３２ｂ、５３２ｃ、…、５３２ｎのヒューズを切断し、時定数を減らしたいときにはヒューズ付き容量５４２ａ、５４２ｂ、５４２ｃ、…、５４２ｎのヒューズを切断することによって、設計後に時定数を調節でき、周波数センサあるいはこれを内蔵する半導体装置の製造バラツキを抑えることが可能となる。
【実施例５】
【００９１】
図１０および図１１は、本発明の実施例５に係る周波数センサの抵抗ブロック５３および容量ブロック５４を示す図である。
同図において、実施例３の周波数センサと同じ構成要素には同じ符号を付している。この抵抗ブロック５３および容量ブロック５４は図６および図７のスイッチ付き抵抗素子およびスイッチ付き容量におけるスイッチを、トランジスタによるスイッチに置き換えたものに相当する。
【００９２】
図１０において、抵抗ブロック５３は、抵抗素子５３３１ａ，５３３１ｂ，５３３１ｃ，…，５３３１ｎの両端にＮチャネル型ＭＯＳトランジスタから構成されるスイッチ５３３２ａ，５３３２ｂ，５３３２ｃ，…，５３３２ｎがそれぞれ接続されたスイッチ付き抵抗素子５３３ａ，５３３ｂ，５３３ｃ，…，５３３ｎと、スイッチを持たない抵抗素子５３３とが互いに直列接続されて構成されている。また、これらスイッチ５３３２ａ，５３３２ｂ，５３３２ｃ，…，５３３２ｎは不揮発性メモリ１０１ａに記憶されたデータをデコーダ１０２ａによりデコードした結果をゲートに入力することにより、そのオン，オフが制御される。
【００９３】
また、図１１において、容量ブロック５４は、容量５４３１ａ，５４３１ｂ，５４３１ｃ，…，５４３１ｎとスイッチ５４３２ａ，５４３２ｂ，５４３２ｃ，…，５４３２ｎとをそれぞれ直列接続することで構成されたスイッチ付き容量５４３ａ，５４３ｂ，５４３ｃ，…，５４３ｎをＡ１点と接地電位ＧＮＤとの間に互いに並列接続することで構成されている。また、これらスイッチ５４３２ａ，５４３２ｂ，５４３２ｃ，…，５４３２ｎは不揮発性メモリ１０１ｂに記憶されたデータをデコーダ１０２ｂによりデコードした結果をゲートに入力することにより、そのオン，オフが制御される。
【００９４】
本実施例５の周波数センサは、実施例１，２における抵抗素子および容量を、上述のような構成を有する抵抗ブロックおよび容量ブロックに置き換えたものに相当する。従って、その動作は実施例１，２と同様である。
【００９５】
以下ではこの抵抗ブロックおよび容量ブロックの抵抗値および容量値の調整について説明する。
【００９６】
まず、図１０におけるスイッチ付き抵抗素子５３３ａ、５３３ｂ、５３３ｃ、…、５３３ｎの各スイッチを切替えるためのトリミングデータを予め求めておく。この値は周波数センサあるいはこれが内蔵された半導体装置の製造後のバラツキを反映したものであり、これを不揮発性メモリ１０１ａに格納しておく。このトリミングデータは、半導体装置のスタートアップルーチン等において不揮発性メモリ１０１ａから読み出されデコーダ１０２ａに転送される。デコーダ１０２ａからは、スイッチ切替信号１０３ａ、１０３ｂ、１０３ｃ、…、１０３ｎが出力され、この信号がＨｉｇｈの時はスイッチがＯＮ、Ｌｏｗの時はスイッチがＯＦＦとなる。
【００９７】
これによって、本発明の実施例３と同様に抵抗値の調節が可能となる。また、図１１における容量に関しても、同様の調節が可能となる。
【００９８】
以上のように、本実施例５の周波数センサは、実施例１，２の効果に加え、不揮発性メモリ１０１ａおよび１０１ｂにそれぞれ格納された、抵抗ブロック５３内のスイッチ付き抵抗素子５３３ａ、５３３ｂ、５３３ｃ、…、５３３ｎ、および容量ブロック５４内のスイッチ付き容量５４３ａ、５４３ｂ、５４３ｃ、…、５４３ｎのスイッチを切替えるトリミングデータによって、設計後に時定数を調節でき、周波数センサあるいはこれを内蔵する半導体装置の製造バラツキを抑えることが可能となる。
【００９９】
なお、本発明の実施例５において、Ｎチャネル型ＭＯＳトランジスタに代えてＰチャネル型ＭＯＳトランジスタを用いてもよい。この場合は、デコーダからのスイッチ切替信号１０３ａ、１０３ｂ、１０３ｃ、…、１０３ｎおよび１０４ａ、１０４ｂ、１０４ｃ、…、１０４ｎを、Ｎチャネル型ＭＯＳトランジスタの場合の反転信号とすることで、同様の動作が可能である。
【０１００】
また、Ｎチャネル型ＭＯＳトランジスタに代えて、Ｎチャネル型ＭＯＳトランジスタとＰチャネル型ＭＯＳトランジスタとを並列に接続した双方向トランスファゲートを用いてもよい。この場合は、Ｎチャネル型ＭＯＳトランジスタのゲートにはデコーダからのスイッチ切替信号を、Ｐチャネル型ＭＯＳトランジスタにはこのスイッチ切替信号の反転信号をそれぞれ入力することで、同様の動作が可能である。
【実施例６】
【０１０１】
図１２（ａ），図１２（ｂ）は、本発明の実施例６に係る周波数センサを内蔵する半導体装置を示す図である。
図１２（ａ）において、半導体装置１００は、半導体装置本体１００ａ、周波数センサ１００ｆおよび結果判定回路１００ｘを有する。
【０１０２】
周波数センサ１００ｆは、Ｈｉｇｈ側高周波数センサ１２４、Ｌｏｗ側高周波数センサ１２６、インバータ１２２、ＮＡＮＤゲート１２８を有する。
【０１０３】
クロック信号入力端子１２１はＩＣカード等のセキュリティが要求される半導体装置１００にクロック信号ＣＬＫを入力するためのものである。高周波数検知信号出力端子１２９はこの周波数センサ１００ｅからの高周波数検知信号ＯＵＴ１を出力するためのものである。クロック入力信号ＣＬＫはＨｉｇｈ側高周波数センサ１２４およびインバータ１２２に入力される。インバータ１２２はクロック信号ＣＬＫを反転したクロック反転信号１２３をＬｏｗ側高周波数センサ１２６に出力する。Ｈｉｇｈ側高周波数センサ１２４はＨｉｇｈ側高周波数検知信号１２５を、Ｌｏｗ側高周波数センサ１２６はＬｏｗ側高周波数検知信号１２７をそれぞれ出力する。ＮＡＮＤゲート１２８は、Ｈｉｇｈ側高周波数検知信号１２５とＬｏｗ側高周波数検知信号１２７とのＮＡＮＤを高周波数検知信号ＯＵＴ１として出力する。
【０１０４】
以上のように構成された本実施例６の周波数センサについて、以下、その動作を説明する。
【０１０５】
Ｈｉｇｈ側高周波数センサ１２４は、本発明の実施例１の周波数センサ１００ｂと同様の構成となっており、クロック入力信号ＣＬＫのＨｉｇｈ期間が許容範囲より短い高周波数の場合にＨｉｇｈ側高周波数検知信号１２５から異常を示すＬｏｗを出力する。
【０１０６】
また、Ｌｏｗ側高周波数センサ１２６の構成も本発明の実施例１の周波数センサ１００ｂと同様の構成を有し、クロック反転信号１２３がＨｉｇｈ期間、即ち、クロック信号ＣＬＫのＬｏｗ期間が許容範囲より短い高周波数の場合に、Ｌｏｗ側高周波数検知信号１２７から異常を示すＬｏｗを出力する。
【０１０７】
Ｈｉｇｈ側高周波数検知信号１２５、またはＬｏｗ側高周波数検知信号１２７のいずれかから異常を示すＬｏｗが出力されると、ＮＡＮＤゲート１２８からは異常を示すＨｉｇｈが高周波数検知信号ＯＵＴ１として出力される。
【０１０８】
以上のように、本実施例６の周波数センサは、クロック信号ＣＬＫのＨｉｇｈ期間、Ｌｏｗ期間の両方の高周波数異常検知が可能となる。
【０１０９】
また、本実施例６の半導体装置は、この高周波数異常検知信号が出力されると、結果判定回路１００ｘによりこれを判定して半導体装置本体のリセット，動作の停止，あるいは機密を要するデータの消去や破壊を行うように構成しておくことにより、セキュリティの高い半導体装置を実現することが可能となる。
【０１１０】
なお、図１２（ｂ）に示すように、Ｈｉｇｈ側高周波数センサおよびＬｏｗ側高周波数センサをそれぞれ本発明の実施例２の周波数センサ１００ｃと同様の構成であるＨｉｇｈ側低周波数センサ１４４、Ｌｏｗ側低周波数センサ１４６とすることで、クロック入力信号のＨｉｇｈ期間、Ｌｏｗ期間の両方の低周波数異常検知が可能となる。
【０１１１】
また、この図１２（ｂ）に示す半導体装置は、この低周波数異常検知信号が出力されると、結果判定回路１００ｙによりこれを判定して半導体装置本体のリセット，動作の停止，あるいは機密を要するデータの消去や破壊を行うように構成しておくことにより、セキュリティの高い半導体装置を実現することが可能となる。
【実施例７】
【０１１２】
図１３および図１４は、本発明の実施例７に係る半導体装置を示す図である。
図１３において、半導体装置１００は、半導体装置１００ａ，高周波数センサ１３８，セルフテスト回路１３０およびコントローラ２００を有する。
【０１１３】
高周波数センサは実施例１，３，５と同様の構成を有する。
セルフテスト回路１３０は、高周波発生回路１３０ａ、切り替え部としてのセレクタ１３７、および結果判定回路１３９を有する。
【０１１４】
高周波発生回路１３０ａは、クロック信号入力端子１３１から入力されるクロック信号ＣＬＫを遅延する遅延回路１３２、遅延回路１３２の出力信号を反転するインバータ１３３、インバータ１３３の出力信号Ｃ１とクロック信号ＣＬＫとが入力されるＮＡＮＤゲート１３４、ＮＡＮＤゲート１３４の出力信号ＸＯＵＴを反転するインバータ１３５とを有する。
【０１１５】
セレクタ１３７はセルフテストモード信号入力端子１３６より入力されるセルフテストモード信号ＴＥＳＴに応じて、クロック信号ＣＬＫまたは高周波発生回路１３０ａの出力信号ＯＵＴのいずれかを選択する。高周波数センサ１３８はセレクタの出力信号Ｂ１を入力とする。結果判定回路１３９はその出力信号ＲＥＳＵＬＴを判定信号出力端子１３１０および半導体装置本体１００ａに出力する。
【０１１６】
コントローラ２００は半導体装置本体１００ａにより制御されるとともに、セルフテストモード信号ＴＥＳＴを発生する。クロック信号ＣＬＫは、半導体装置本体１００ａおよびコントローラ２００にも供給される。
【０１１７】
半導体装置リーダ／ライタ３００は半導体装置１００にクロック信号を供給するとともに、半導体装置１００との間でデータのやりとりを行う。
【０１１８】
以上のように構成された本実施例７の周波数センサについて、以下、その動作を説明する。
【０１１９】
セルフテストを実行するとき、コントローラ２００からセルフテストモード信号ＴＥＳＴとしてＨｉｇｈが出力される。このとき、信号ＯＵＴがセレクタ１３７から出力される。ここで、信号ＯＵＴはクロック信号ＣＬＫと、クロック信号ＣＬＫを遅延処理させたのち反転した信号Ｃ１との論理積ＸＯＵＴの反転信号となる。この出力信号ＯＵＴは、高周波数センサ１３８の許容周波数よりも高周波数、即ちＨｉｇｈの期間が短い。このため、出力信号ＯＵＴが高周波数センサ１３８へ入力されると、センサ自身が正常動作するときは、結果判定回路１３９へ異常を示す信号を出力する。また、センサ自身が故障しているときは正常を示す信号を出力する。これによって、結果判定回路１３９からは正常または異常を示す判定信号ＲＥＳＵＬＴが出力される。
【０１２０】
この時、コントローラ２００はセルフテストモード信号ＴＥＳＴとしてＨｉｇｈを出力した旨を半導体装置本体１００ａに通知し、半導体装置本体１００ａはこれを結果判定回路１３９の異常である旨の出力信号とともに半導体装置リーダ／ライタ３００に通知する。上述のように、テストモード状態における異常，正常はその逆を意味しているので、半導体装置リーダ／ライタ３００は、半導体装置１００がセルフテスト状態であり、かつ異常である旨が結果判定回路１３９より通知されているとき、この半導体装置１００の高周波数センサ１３８は正常である旨を、図示しない表示器等に文字表示を行うこと等で通知する。逆にセルフテスト状態において結果判定回路１３９が正常である旨を出力する場合、半導体装置リーダ／ライタ３００は、高周波数センサ１３８が故障している旨を、文字表示等で通知する。
【０１２１】
また、セルフテストを実行しないときには、セルフテストモード信号ＴＥＳＴとしてＬｏｗが出力される。セレクタ１３７からクロック信号ＣＬＫが出力され、これによって、通常動作時に使用するクロック信号ＣＬＫが高周波数センサ１３８に入力され、それに応じた結果が結果判定回路１３９から出力される。
【０１２２】
この場合、実施例１で述べたように、通常動作時に高周波数センサ１３８より結果判定回路１３９に異常を示すＬｏｗが出力された場合、結果判定回路１３９はこれを判定し、半導体装置本体１００ａにそのリセット，動作の停止，あるいはデータの消去や破壊を行う制御信号を、その判定信号ＲＥＳＵＬＴとして出力する。
【０１２３】
以上のように、本実施例７の周波数センサは、実施例１，３，５の効果に加え、許可された周波数より高い周波数を生成する遅延回路１３２によって、高周波数センサ自身が正常か故障かを自己診断することが可能となる。これによって、信頼性の高い周波数センサあるいはこれを内蔵する半導体装置を提供することができる。
【実施例８】
【０１２４】
図１５および図１６は、本発明の実施例８に係る周波数センサを示す図である。
この実施例８における周波数センサは、実施例７における高周波数センサ１３８および高周波発生回路１３０ａに代えて、低周波数センサ１５５および低周波発生回路１５０ａを設けたものである。
【０１２５】
低周波数センサは実施例２，４，６と同様の構成を有する。
分周回路１５２は、低周波数センサ１５５で検知されるようにクロック信号１５１を分周する。
【０１２６】
この実施例８のブロック構成は実施例７と同様である。
以上のように構成された本実施例８の周波数センサについて、以下、その動作を説明する。
【０１２７】
この実施例８の動作も実施例７の動作と同様である。即ち、セルフテストを実行するとき、コントローラ２００からセルフテストモード信号ＴＥＳＴとしてＨｉｇｈが出力される。このとき、分周回路１５２によって分周されたクロック信号ＣＬＫがセレクタ１５４から出力される。この出力信号は、低周波数センサ１５５へ入力され、センサ自身が正常動作するときは、結果判定回路１５６へ異常を示す信号を出力する。また、センサ自身が故障しているときは正常を示す信号を出力する。これによって、結果判定回路１５６からは正常または異常を示す判定信号ＲＥＳＵＬＴが出力される。半導体装置本体１００ａからのテストモードである旨の信号およびこの判定信号ＲＥＳＵＬＴにより、半導体装置リーダ／ライタ３００は周波数センサが正常か故障かを表示する。
【０１２８】
また、セルフテストを実行しないときには、セルフテストモード信号ＴＥＳＴとしてＬｏｗが出力され、セレクタ１５４からクロック信号ＣＬＫが出力される。これによって、通常動作時には使用するクロック信号が低周波数センサ１５５に入力され、それに応じた結果が結果判定回路１５６から出力される。
【０１２９】
この場合、実施例２で述べたように、通常動作時に低周波数センサ１５５より結果判定回路１５６に異常を示すＬｏｗが出力された場合、結果判定回路１５６はこれを判定して、半導体装置本体１００ａにそのリセット，動作の停止，あるいはデータの消去や破壊を行う制御信号を、その判定信号ＲＥＳＵＬＴとして出力する。
【０１３０】
以上のように、本実施例８の周波数センサは、実施例２，４，６の効果に加え、許可された周波数より低い周波数を生成する分周回路１５２によって、低周波数センサ自身が正常か故障かを自己診断することが可能となる。これによって、信頼性の高い周波数センサあるいはこれを内蔵する半導体装置を提供することができる。
【０１３１】
なお、上記実施例１ないし３では、第２導電型の第３のＭＯＳトランジスタおよびインバータによりＡ１点およびＡ２点の電位の変化を加速するようにしたが、これら第２導電型の第３のＭＯＳトランジスタおよびインバータを省略することも可能である。
【０１３２】
また、上記実施例３ないし５では、抵抗ブロックはスイッチ付き抵抗素子を互いに直列接続し、容量ブロックはスイッチ付き容量を互いに並列接続したものを示したが、これら以外の回路網により構成してもよい。
【０１３３】
さらに、上記実施例１ないし８では、周波数センサと半導体装置本体とに入力クロック信号を直接供給するようにしたが、消費電力の増加が目立たない範囲であれば、いずれか一方あるいは両方に、入力クロック信号を周波数逓倍あるいは分周したものを入力するようにしてもよい。
【０１３４】
また、上記実施例１ないし８では、半導体装置に周波数センサを内蔵するものとしたが、周波数センサは外付けとしてもよい。
【０１３５】
さらに、上記実施例１ないし８では、半導体装置はＩＣカードやLSIであるとしたが、記憶あるいは書き込まれたデータに秘匿性が要求されるものであれば、これら以外の半導体装置であってもよい。
【０１３６】
また、上記実施例５では抵抗ブロックと容量ブロックとは専用の不揮発性メモリおよびデコーダによりそれぞれのスイッチ切替信号を発生するようにしたが、これらは共通の不揮発性メモリおよびデコーダにより発生するようにしてもよい。
【０１３７】
また、これら不揮発性メモリおよびデコーダは半導体装置本体内，周波数センサ内，セルフテスト回路内のいずれに搭載してもよく、半導体装置リーダ／ライタ等、半導体装置外に搭載してもよい。
【０１３８】
さらに、上記実施例７および８では、セルフテスト回路内に高周波発生回路および低周波発生回路の一方のみを設けたものを示したが、これらを共に設けるようにしてもよい。
【０１３９】
また、高周波数発生回路や低周波数発生回路は上記実施例７および８に示した構成以外の構成としてもよい。
【０１４０】
また、上記実施例７および８では、コントローラ２００によりセルフテストモード信号ＴＥＳＴを発生するようにしたが、半導体装置本体１００ａ等、コントローラ２００以外の装置によりこれを発生するようにしてもよい。
【０１４１】
また、半導体装置と接続される外部装置の一例として半導体装置リーダ／ライタを示したが、これはＡＴＭ，自動改札機等、他の装置であってもよい。
【０１４２】
また、上記実施例１ないし８では、クロック信号ＣＬＫ，セルフテストモード信号ＴＥＳＴ，高周波数検知信号ＯＵＴ１，低周波数検知信号ＯＵＴ２，判定信号ＲＥＳＵＬＴの入力あるいは出力は端子を介して行うようにしたが、端子の代わりにノードを介して行うようにしてもよい。
【０１４３】
また、これらの端子やノードは半導体装置のＩＣチップの周縁に設けたものであってもよいし、半導体装置を保護するパッケージから突出するように設けたピンであってもよい。
【０１４４】
さらに、周波数センサを半導体装置内に設けたものを示したが、半導体装置の外部に設けるようにしてもよい。
【産業上の利用可能性】
【０１４５】
以上のように、本発明に係る周波数センサおよび半導体装置は、ＩＣカードなどの機密を要するデータのセキュリティを高める用途に好適である。 
【図面の簡単な説明】
【０１４６】
【図１】図１は、本発明の実施例１に係る周波数センサを有する半導体装置を示す図である。
【図２】図２は、本発明の実施例１に係る周波数センサの信号タイミングを示す図である。
【図３】図３は、本発明の実施例２に係る周波数センサを有する半導体装置を示す図である。
【図４】図４は、本発明の実施例２に係る周波数センサの信号タイミングを示す図である。
【図５（ａ）】図５（ａ）は、本発明の実施例３に係る周波数センサを有する半導体装置を示す図である。
【図５（ｂ）】図５（ｂ）は、本発明の実施例３に係る周波数センサを有する半導体装置を示す図である。
【図６】図６は、本発明の実施例３に係る周波数センサの抵抗ブロックを説明する図である。
【図７】図７は、本発明の実施例３に係る周波数センサの容量ブロックを説明する図である。
【図８】図８は、本発明の実施例４に係る周波数センサの抵抗ブロックを説明する図である。
【図９】図９は、本発明の実施例４に係る周波数センサの容量ブロックを説明する図である。
【図１０】図１０は、本発明の実施例５に係る周波数センサの抵抗ブロックを説明する図である。
【図１１】図１１は、本発明の実施例５に係る周波数センサの容量ブロックを説明する図である。
【図１２（ａ）】図１２（ａ）は、本発明の実施例６に係る周波数センサを有する半導体装置を示す図である。
【図１２（ｂ）】図１２（ｂ）は、本発明の実施例６に係る周波数センサを有する半導体装置を示す図である。
【図１３】図１３は、本発明の実施例７に係る周波数センサを示す図である。
【図１４】図１４は、本発明の実施例７に係る周波数センサの信号タイミングを示す図である。
【図１５】図１５は、本発明の実施例８に係る周波数センサを示す図である。
【図１６】図１６は、本発明の実施例８に係る周波数センサの信号タイミングを示す図である。
【図１７】図１７は、従来の周波数センサを示す図である。
【図１８】図１８は、従来の周波数センサの信号タイミングを示す図である。
【符号の説明】
【０１４７】
１１    クロック信号入力端子
１２    高周波数検知信号出力端子
１３    抵抗素子
１４    容量
１５    インバータ
１６    Ｐチャネル型ＭＯＳトランジスタ
１７、１８    Ｎチャネル型ＭＯＳトランジスタ
３１    クロック信号入力端子
３２    低周波数検知信号出力端子
３３    抵抗素子
３４    容量
３５    インバータ
３６    Ｐチャネル型ＭＯＳトランジスタ
３７、３８    Ｎチャネル型ＭＯＳトランジスタ
３９    インバータ
５１    クロック信号入力端子
５２    高周波数検知信号出力端子
５３    抵抗ブロック
５４    容量ブロック
５５    インバータ
５６    Ｐチャネル型ＭＯＳトランジスタ
５７、５８    Ｎチャネル型ＭＯＳトランジスタ
１００     半導体装置
１００ａ     半導体装置本体
１００ｂ、１００ｃ、１００ｄ    周波数センサ
１００ｘ、１００ｙ    結果判定回路
１０１ａ、１０３ｂ    不揮発性メモリ
１０２ａ、１０３ｂ    デコーダ
１０３ａ、１０３ｂ、１０３ｃ、…、１０３ｎ    スイッチ切替信号
１０４ａ、１０４ｂ、１０４ｃ、…、１０４ｎ    スイッチ切替信号
１２１    クロック信号入力端子
１２２    インバータ
１２３    クロック反転信号
１２４    Ｈｉｇｈ側高周波数センサ
１２５    Ｈｉｇｈ側高周波数検知信号
１２６    Ｌｏｗ側高周波数センサ
１２７    Ｌｏｗ側高周波数検知信号
１２８    ＮＡＮＤゲート
１２９    高周波数検知信号出力端子
１３０    セルフテスト回路
１３０ａ     高周波数発生回路
１３１    クロック信号入力端子
１３２    遅延回路
１３３、１３５    インバータ
１３４    ＮＡＮＤゲート
１３６    セルフテストモード信号入力端子
１３７    セレクタ
１３８    高周波数センサ
１３９    結果判定回路
１３１０    判定信号出力端子
１４４    Ｈｉｇｈ側低周波数センサ
１４６    Ｌｏｗ側低周波数センサ
１５０    セルフテスト回路
１５０ａ     低周波数発生回路
１５１    クロック信号入力端子
１５２    分周回路
１５３    セルフテストモード信号入力端子
１５４    セレクタ
１５５    低周波数センサ
１５６    結果判定回路
１５７    判定信号出力端子
２００    コントローラ
３００    半導体装置リーダ／ライタ
５３１、５３１１ａ、５３１１ｂ、５３１１ｃ、…、５３１１ｎ    抵抗素子
５３１ａ、５３１ｂ、５３１ｃ、…、５３１ｎ    スイッチ付き抵抗素子
５３１２ａ、５３１２ｂ、５３１２ｃ、…、５３１２ｎ    スイッチ
５４１１ａ、５４１１ｂ、５４１１ｃ、…、５４１１ｎ    容量
５４１ａ、５４１ｂ、５４１ｃ、…、５４１ｎ    スイッチ付き容量
５４１２ａ、５４１２ｂ、５４１２ｃ、…、５４１２ｎ    スイッチ
５３２、５３２１ａ、５３２１ｂ、５３２１ｃ、…、５３２１ｎ    抵抗素子
５３２ａ、５３２ｂ、５３２ｃ、…、５３２ｎ    ヒューズ付き抵抗素子
５４２２ａ、５４２２ｂ、５４２２ｃ、…、５４２２ｎ    ヒューズ
５４２ａ、５４２ｂ、５４２ｃ、…、５４２ｎ    ヒューズ付き容量
５４２１ａ、５４２１ｂ、５４２１ｃ、…、５４２１ｎ    容量
５３３、５３３１ａ、５３３１ｂ、５３３１ｃ…、５３３１ｎ    抵抗素子
５３３ａ、５３３ｂ、５３３ｃ…、５３３ｎ    スイッチ付き抵抗素子
５３３２ａ、５３３２ｂ、５３３２ｃ…、５３３２ｎ    スイッチ
５４３、５４３１ａ、５４３１ｂ、５４３１ｃ…、５４３１ｎ    容量
５４３ａ、５４３ｂ、５４３ｃ…、５４３ｎ    スイッチ付き容量
５４３２ａ、５４３２ｂ、５４３２ｃ…、５４３２ｎ    スイッチ
ＣＬＫ    クロック信号
ＶＤＤ     電源電圧
ＧＮＤ     接地電圧
ＯＵＴ１    高周波数検知信号
ＯＵＴ２    低周波数検知信号
ＴＥＳＴ      セルフテストモード信号
ＲＥＳＵＬＴ    判定信号
１７１    エッジ検出回路
１７２    ｎビットカウンタ
１７３    状態記憶装置
１７４    基準クロック信号
１７５    クロック入力信号
１７６    エッジ検出出力信号
１７７    リセット信号
１７８    状態リセット信号
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2005085882.tif 000022
【図２】
2005085882.tif 000023
【図３】
2005085882.tif 000024
【図４】
2005085882.tif 000025
【図５（ａ）】
2005085882.tif 000026
【図５（ｂ）】
2005085882.tif 000027
【図６】
2005085882.tif 000028
【図７】
2005085882.tif 000029
【図８】
2005085882.tif 000030
【図９】
2005085882.tif 000031
【図１０】
2005085882.tif 000032
【図１１】
2005085882.tif 000033
【図１２（ａ）】
2005085882.tif 000034
【図１２（ｂ）】
2005085882.tif 000035
【図１３】
2005085882.tif 000036
【図１４】
2005085882.tif 000037
【図１５】
2005085882.tif 000038
【図１６】
2005085882.tif 000039
【図１７】
2005085882.tif 000040
【図１８】
2005085882.tif 000041
【国際調査報告】
2005085882.tif 000042
2005085882.tif 000043
2005085882.tif 000044
2005085882.tif 000045