【事件の表示】
　特願２０００−１７２９４９「半導体素子及び光半導体素子」拒絶査定不服審判事件〔平成１４年　１月１８日出願公開、特開２００２−　１６２８７〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、特許法第４１条に基づく優先権主張を伴う平成１２年６月９日（優先日：平成１２年４月２８日、出願番号：２０００−１２９４４９号）の出願であって、平成１５年４月３日付けで拒絶査定がなされ、これに対し、同年５月１５日に審判請求がなされるとともに同日付けで手続補正がなされたものである。
　
２．平成１５年５月１５日付け手続補正についての補正却下の決定
［補正却下の決定の結論］
　平成１５年５月１５日付け手続補正を却下する。
　
［理由］
（１）補正後の請求項１に記載された発明
　本件補正は、特許請求の範囲の請求項１を次のとおりに補正するものである。
　
「ＧａＡｓ系半導体層と、
ＧａＡｓ系半導体層上に形成され、２ａｔ％から８ａｔ％のＩＩＩ族のＢ，Ａｌ，Ｇａ又はＩｎのうち少なくとも一種類をドーパントとして含む、直流アーク放電型イオンプレーティング法によって作製されたＺｎＯ層であって、前記ＧａＡｓ系半導体層とオーミック接触する透明電極であることを特徴とするＺｎＯ層とを有する半導体素子。」
　
　上記補正は、請求項１に記載した発明を特定するために必要な事項である「イオンプレーティング法」について、「直流アーク放電型」であるとの限定を付加し、また「ＺｎＯ層」について、「ＧａＡｓ系半導体層とオーミック接触する透明電極である」との限定を付加するものであって、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とするものに該当する。
　そこで、本件補正後の請求項１に記載された発明（以下、「本願補正発明」という。）が特許出願の際に独立して特許を受けることが出来るものであるか（平成１５年改正前特許法１７条の２第５項において準用する同法第１２６条第４項の規定に適合するか）について以下に検討する。
　
（２）引用例
　原査定の拒絶の理由に引用された特開平７−３０７４９０号公報（以下、刊行物１という。）には、次のア）〜エ）の事項が記載されている。
ア）「【０００２】【従来の技術】　・・・半導体光電素子は、・・・発光面や受光面側の電極は、発光や受光を阻害しないようにする必要があり、そのための一手段として、ＺｎＯを主成分とした透明で導電率の高い膜を設けることが考えられている。」（【０００２】段落）
イ）「【０００３】【発明が解決しようとしする課題】　しかしながら、上記ＺｎＯ膜をスパッタリング等によって半導体表面に形成した場合、両者間のコンタクト抵抗が高く、必ずしも実用的では無かった。図５は、半導体光電素子に広く用いられているＧａＡｓ半導体にＺｎＯ膜を形成した場合の電流−電圧特性の一例で、５０ｍＡの電流を流すのに約３．６Ｖ程度の電圧を必要とし、１．６Ｖ程度の電圧で動作させたい発光ダイオードなどには適用できない。
【０００４】　本発明は以上の事情を背景として為されたもので、その目的とするところは、半導体とＺｎＯ膜との間のコンタクト抵抗を低減することにある。」（【０００３】−【０００４】段落）
ウ）「【０００７】　図１は、半導体光電素子として面発光型発光ダイオード１０の構造を説明する図で、ｐ−ＧａＡｓ基板１２上には、・・・半導体多層膜反射鏡１４、Ｐ−ＡｌＧａＡｓクラッド層１６、ｐ−ＧａＡｓ活性層１８、ｎ−ＡｌＧａＡｓクラッド層２０、およびｎ−ＧａＡｓキャップ層２２が、それぞれ所定の膜厚で順次積層されている。キャップ層２２の上には、透明で導電率の高いＡｌをドープしたＺｎＯ膜２４が設けられているとともに、そのＡｌをドープしたＺｎＯ膜２４上の一部と基板１２の下面にはそれぞれ金属電極２６、２８が取り付けられている。ＡｌをドープしたＺｎＯ膜２４はスパッタリングによってキャップ層２２上に形成されているとともに、その成膜後に、酸素分圧が１００ｐｐｍ程度の窒素雰囲気下で８００℃に５分間保持してアニールされている。・・・」（【０００７】段落）
エ）「【０００９】　・・・しかも、このＡｌをドープしたＺｎＯ膜２４は、成膜後にアニールが施されているため、キャップ層２２との間のコンタクト抵抗が低く、例えば５０ｍＡの電流を流す場合の電圧降下は０．１Ｖ程度であり、１．６Ｖ程度の電圧で面発光型発光ダイオード１０を良好に動作させることができる。
【００１０】　上記アニールによるコンタクト抵抗低減の効果を明らかにするため、ＧａＡｓ半導体にＡｌをドープしたＺｎＯ膜を形成して電流−電圧特性を調べた。・・・
【００１１】　図３は、上記試験結果を示す図で、５０ｍＡの電流を流すのに必要な電圧は約０．１Ｖであった。・・・これらの結果からＡｌをドープしたＺｎＯ膜４２を形成した後にアニールを施せば、ＧａＡｓ半導体４０との間のコンタクト抵抗が大幅に低減されることが判る。」（【０００９】−【００１１】段落）
　
　これらの記載事項によると、刊行物１には、
「ＧａＡｓ半導体層と、
ＧａＡｓ半導体層上に形成され、ＡｌをドープしたＺｎＯ膜であって、前記ＧａＡｓ半導体層とコンタクト抵抗が大幅に低減された接触をする、電極部に設けた透明で導電率の高いＺｎＯ膜を有する半導体光電素子。」の発明（以下、「引用発明Ａ」という。）が記載されている。
　
　また、刊行物１には、上記引用発明Ａにかかる実施例（「試験例」）への「適用」及び「変更」として、下記オ）の事項が記載されている。
オ）「【００１４】　さらに、上記試験例ではＡｌをドープしたＺｎＯ膜について説明したが、このほかＢ、Ｇａ、ＩｎおよびＹなどをドープした場合にも適用でき、また、その成膜方法についても適宜変更できる。」
　
　さらに特開平８−３７３５号公報（以下、刊行物２という）には、下記カ）〜ケ）の事項が記載されている。
カ）「【０００３】　・・・また、図４は従来の電子ビーム蒸着法を用いた成膜装置の概略を示す構成図である。
【０００４】　電子ビーム蒸着は、・・・ＩＴＯ，ＺｎＯなどの酸化物を蒸着するのに用いられている。・・・」（【０００３】−【０００４】段落）
キ）「【０００９】【作用】　本発明の薄膜作製方法においては、アーク放電を用いたイオンプレーティング成膜法で、且つ基板温度が２００℃以下で成膜が行われ、作製された膜の表面が平滑になる。」（【０００９】段落）
ク）「【００１２】　上記の装置は、・・・直流電源５により高電圧を与えて放電させる。」（【００１２】段落）
ケ）「【００１６】　このように、アーク放電を使ったイオンプレーティング成膜法で、且つ基板温度を２００℃以下にして作製した薄膜は、表面が平滑で特性が優れているため、例えば光学膜の一種であるバンドパスフィルタに使用すれば、エッジがシャープな光学特性が得られ、各種のミラー（・・・）に使えば、反射された像は乱れのない高品位な像が得られる。
【００１７】　また、電子デバイス（例えば集積回路）に使用すれば、従来のスパッタリング法では得られないシャープなエッチングパターンが得られる。
【００１８】　また、液晶ディスプレーに使用される透明電極（ＳＴＮ：Super Twisted Nematic 用）に使用すれば、セルギャップが狭い液晶ディスプレーでもショートや凸部への電界の集中がなく、欠陥の少ない高品位な画像が得られる。更に、凹凸のある透明電極に比べ膜が緻密になり、同じ膜厚でもより低抵抗な電極が得られる。
【００１９】【発明の効果】　以上のように、本発明によれば、アーク放電を用いたイオンプレーティング成膜法で、且つ基板温度を２００℃以下で成膜するようにしたので、表面が平滑な薄膜が得られ、各種光学膜や機能膜として特性の優れたものが得られるという効果がある。」（【００１６】−【００１９】段落）
　
（３）対比
　本願補正発明と上記引用発明Ａとを比較する。
　引用発明Ａの「半導体光電素子」及び「ＧａＡｓ半導体層」はそれぞれ本願補正発明の「半導体素子」及び「ＧａＡｓ系半導体層」に相当し、また引用発明Ａの「ＧａＡｓ系半導体層と接触する、電極部に設けた透明で導電率の高いＺｎＯ膜」は、本願補正発明の「ＧａＡｓ系半導体層と接触する透明電極であるＺｎＯ層」に相当する。なお、本願補正発明ではＺｎＯ層と前記ＧａＡｓ系半導体層との接触が「オーミック」接触であるとされているが、引用発明ＡではＺｎＯ膜とＧａＡｓ半導体との間の接触がコンタクト抵抗が大幅に低減されたものであることの記載があり、これは即ち「オーミック」接触を意味するものであるから、この点で両者は相違するものではない。
したがって、両者は、
「ＧａＡｓ系半導体層と、
ＧａＡｓ系半導体層上に形成され、ＩＩＩ族のＡｌをドーパントとして含むＺｎＯ層であって、前記ＧａＡｓ系半導体層とオーミック接触する透明電極であるＺｎＯ層とを有する半導体素子。」
である点で一致し、次の点で相違する。
［相違点１］
　本願補正発明ではＡｌ含有量を「２ａｔ％から８ａｔ％」と規定しているのに対し、引用発明Ａでは数値範囲は記載がない点。
　
［相違点２］
　本願補正発明ではＺｎＯ層は「直流アーク放電型イオンプレーティング法」によって作製されたものであるのに対し、引用発明Ａには同法の記載はない点。
　
（４）判断
　上記相違点について検討する。
［相違点１について］
　ドーパントの含有量に関して、特開昭５５−１３３７０３号公報に、アルミニウム、ガリウム、インジウム等の３価金属を添加するにあたりその添加を「８ａｔｍ％以下」とすること、また「８ａｔｍ％以上の添加ではかえって高抵抗になり不適当」なことが開示され、また特開平２−１８１３０４号公報に、Ｇａの添加について「０．４〜８原子％好ましくは２〜４原子％」のときに低抵抗率が得られたことが開示され、またその図５にＧａの含有量（原子％）と抵抗率の関係のグラフ（含有量が小さすぎても大きすぎても抵抗率上昇）が開示されており、本願補正発明の「２ａｔ％から８ａｔ％」という数値限定は当業者にとって周知技術を勘案して適宜なし得る程度の限定に過ぎない。
　したがって、相違点１にかかる本願補正発明の構成は、刊行物１及び周知技術より当業者が容易に想到し得るものである。
　
［相違点２について］
　刊行物２には、上記（２）カ）〜ク）に摘記したように、ＺｎＯを含めた酸化物の薄膜の成膜に直流アーク放電型イオンプレーティング法を採用することが記載されており、また上記（２）ケ）に摘記したように各種の光学膜・機能膜がその対象になることが記載されている。よって、ＺｎＯ透明電極膜（層）を該直流アーク放電型イオンプレーティング法の対象と想到することは当業者にとり格別の困難性がない。
　なお、前記特開昭５５−１３３７０３号公報及び特開平２−１８１３０４号公報に開示されているように、ＺｎＯ層透明電極を作製するにあたりイオンプレーティング法自体は当業者にとり周知技術である。また、刊行物１の引用発明Ａにかかる実施例（［試験例］）は「直流アーク放電型イオンプレーティング法」を用いたものではないが、刊行物１には、上記（２）オ）で摘記したように、該実施例（［試験例］）に対し「その成膜方法についても適宜変更できる」と記載され、他の成膜方法の適用を示唆しており、いずれにしても上記判断が正当であることが理解できる。
　したがって、相違点２にかかる本願補正発明の構成は、刊行物２及び周知技術より当業者が容易に想到し得るものである。
　
　なお請求人は、平成１５年５月１５日付け審判請求書の「（３）」において、本願補正発明は直流アーク放電型のイオンプレーティング法を採用することにより、刊行物１記載の技術や周知技術（直流アーク放電型でないイオンプレーティング法）によるよりも良質のＺｎＯ膜を得、かつまたＺｎＯ層とＧａＡｓ系半導体層との界面における接合状態を良好にすることができ、その結果としてオーミック接触を得る旨を主張するが、このような直流アーク放電型のイオンプレーティング法を採用した効果についての請求人の主張が採用できるとしても、上記［相違点２について］で述べたように、ＺｎＯ酸化物等の薄膜の成膜に直流アーク放電型のイオンプレーティング法を適用することが刊行物２に開示されている以上、上記効果は刊行物２から当業者が予測できる程度のものである。
　
　このように、相違点１及び２にかかる本願補正発明の構成は、刊行物１、２及び周知技術に基づき当業者が容易に想到し得る程度のものである、また、それによる作用効果も当業者が予測できる範囲のものである。
　したがって、本願補正発明は、刊行物１乃び２に記載の発明及び周知技術に基づき当業者が容易に発明することが出来たものであるから、特許法第２９条第２項の規定により、特許出願の際独立して特許を受けることができるものとは認められない。
　
（５）むすび
　以上のとおり、本件補正は、平成１５年改正前特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に違反するものであり、特許法第１５９条第１項で読み替えて準用する特許法第５３条第１項の規定により却下すべきものである。
　
３．本願発明について
（１）本願発明
　平成１５年５月１５日付けの手続補正は上記のとおり却下されたので、本願の請求項１に係る発明は、平成１５年３月４日付け手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１に記載された次のとおりのものと認める。（以下、「本願発明」という。）
「ＧａＡｓ系半導体層と、
ＧａＡｓ系半導体層上に形成され、２ａｔ％から８ａｔ％のＩＩＩ族のＢ，Ａｌ，Ｇａ又はＩｎのうち少なくとも一種類をドーパントとして含む、イオンプレーティング法によって作製されたＺｎＯ層とを有する半導体素子。」
　
（２）引用例
　原査定の拒絶の理由に引用された刊行物１の記載事項について前記２．（２）ア）〜エ）で摘記したとおり、刊行物１には、
「ＧａＡｓ半導体層と、
ＧａＡｓ半導体層上に形成され、ＡｌをドープしたＺｎＯ膜とを有する半導体光電素子。」の発明（以下、「引用発明Ｂ」という。）が記載されている。
　
（３）対比
　本願発明と上記引用発明Ｂとを比較する。
　引用発明Ｂの「半導体光電素子」及び「ＧａＡｓ半導体層」はそれぞれ本願発明の「半導体素子」及び「ＧａＡｓ系半導体層」に相当し、また引用発明Ｂの「ＺｎＯ膜」は、本願発明の「ＺｎＯ層」に相当する。
したがって、両者は、
　「ＧａＡｓ系半導体層と、
ＧａＡｓ系半導体層上に形成され、ＩＩＩ族のＡｌをドーパントとして含むＺｎＯ層とを有する半導体素子。」
である点で一致し、次の点で相違する。
　
［相違点ａ］
　本願発明ではＡｌ含有量を「２ａｔ％から８ａｔ％」と規定しているのに対し、引用発明Ｂでは数値範囲は記載がない点。
　
［相違点ｂ］
　本願発明ではＺｎＯ層は「イオンプレーティング法」によって作製されたとされているのに対し、引用発明Ｂには同法にて作製されることの記載はない点。
　
（４）判断
　上記相違点について検討する。
［相違点ａについて］
　本相違点は上記２．（３）で述べた相違点１と同様のものであり、上記２．（４）の［相違点１について］で述べたのと同じく、特開昭５５−１３３７０３号公報に、３価金属の添加について「８ａｔｍ％以下」とすること、「８ａｔｍ％以上の添加ではかえって高抵抗になり不適当」なことが開示され、また特開平２−１８１３０４号公報に、Ｇａの添加について「０．４〜８原子％好ましくは２〜４原子％」のときに低抵抗率が得られ、含有量が小さすぎても大きすぎても抵抗率が上昇する（図５のグラフ）ことが開示されており、本願発明の「２ａｔ％から８ａｔ％」という数値限定は当業者にとって周知技術を勘案して適宜なし得る程度の限定に過ぎない。
　したがって、相違点ａにかかる本願発明の構成は、刊行物１及び周知技術より当業者が容易に想到し得るものである。
　
［相違点ｂについて］
　前記特開昭５５−１３３７０３号公報及び特開平２−１８１３０４号公報に開示されているように、ＺｎＯ膜（層）電極を作製するにあたりイオンプレーティング法を採用することは当業者にとり周知のことであるから、本願発明のＺｎＯ層をイオンプレーティング法の対象と想到することは当業者にとり格別の困難性がない。
　なお、刊行物１の引用発明Ｂにかかる実施例（［試験例］）は「イオンプレーティング法」を用いたものではないが、刊行物１には、上記（２）オ）で摘記したように、該実施例（［試験例］）に対し「その成膜方法についても適宜変更できる」と記載され、他の成膜方法の適用を示唆しており、上記判断が正当であることが理解できる。
　したがって、相違点ｂにかかる本願発明の構成は、周知技術より当業者が導き得るものである。
　
　このように、相違点ａ及びｂにかかる本願発明の構成は、刊行物１に記載された発明及び周知技術に基づき当業者が容易に想到し得る程度のものである、また、それによる作用効果も当業者が予測できる範囲のものである。
　
（５）むすび
　以上のとおり、本願発明は、刊行物１に記載された発明及び周知技術に基づいて、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　よって、結論のとおり審決する。