【事件の表示】
　平成１０年特許願第２７３０４２号「薄膜トランジスタ」拒絶査定不服審判事件〔平成１２年　４月　７日出願公開、特開２０００−１０１０９１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成１０年９月２８日の出願であって、平成１５年４月２５日付けで拒絶査定がなされ、これに対し、同年５月２６日に拒絶査定に対する審判請求がなされるとともに、同日付けで手続補正がなされたものである。
　
２．平成１５年５月２６日付けの手続補正について
　
[補正却下の決定の結論]
　平成１５年５月２６日付けの手続補正を却下する。
　
[理由]
（１）補正の内容
　平成１５年５月２６日付けの手続補正（以下、「本件補正」という。）の内容は、平成１５年３月２４日付けで補正された特許請求の範囲を次のとおりに補正する（以下、補正前の請求項１を「補正前請求項１」、補正後の請求項１を「補正後請求項１」という。）とともに、発明の詳細な説明を補正するものである。
「【請求項１】　ゲート電極と、該ゲート電極上のゲート絶縁膜と、該ゲート絶縁膜上の半導体薄膜と、該半導体薄膜上にｎ＋半導体薄膜を介して形成されたソースおよびドレイン電極とを備え、該ソースおよびドレイン電極を下層の透明導電膜と上層のメタル膜の二層構造の積層膜とし、前記半導体薄膜の一部とその部分に対応するｎ＋半導体薄膜とを該ｎ＋半導体薄膜側からエッチング除去しバックチャネルエッチング型として形成した薄膜トランジスタにおいて、前記ソースおよびドレイン電極の積層膜の二層のパターンをずらすとともにテーパとし、エッチング除去した部分を含めパッシベーション膜を上層膜として形成することにより、パッシベーション膜のテーパ状のカバレッジを向上させ特性の劣化を防止したことを特徴とする薄膜トランジスタ。
　【請求項２】　請求項１記載の薄膜トランジスタにおいて、多段階のエッチング工程を用いることにより、前記ソースおよびドレイン電極の積層膜の二層のパターンをずらすことを特徴とする薄膜トランジスタ。」
　
（２）本件補正についての検討
　
（２−１）補正事項の整理
【補正事項１】
　補正前請求項１を次のように補正する。
「ゲート電極と、該ゲート電極上のゲート絶縁膜と、該ゲート絶縁膜上の半導体薄膜と、該半導体薄膜上にｎ＋半導体薄膜を介して形成されたソースおよびドレイン電極とを備え、該ソースおよびドレイン電極を下層の透明導電膜と上層のメタル膜の二層構造の積層膜とし、前記半導体薄膜の一部とその部分に対応するｎ＋半導体薄膜とを該ｎ＋半導体薄膜側からエッチング除去しバックチャネルエッチング型として形成した薄膜トランジスタにおいて、前記ソースおよびドレイン電極の積層膜の二層のパターンをずらすとともにテーパとし、エッチング除去した部分を含めパッシベーション膜を上層膜として形成することにより、パッシベーション膜のテーパ状のカバレッジを向上させ特性の劣化を防止したことを特徴とする薄膜トランジスタ。」
【補正事項２】
　明細書の００１２段落を変更する。
【補正事項３】
　明細書の００２５段落を変更する。
　
（２−２）補正の目的の適否及び新規事項の有無について
【補正事項１について】
　補正事項１は、「エッチング除去した部分を含めパッシベーション膜を上層膜として形成することにより、パッシベーション膜のカバレッジを向上させ特性の劣化を防止したこと」（補正前請求項１）を、「エッチング除去した部分を含めパッシベーション膜を上層膜として形成することにより、パッシベーション膜のテーパ状のカバレッジを向上させ特性の劣化を防止したこと」（補正後請求項１）とするものであり、「エッチング除去した部分」に対応する領域における「パッシベーション膜」の被覆状態を限定するものであるから、特許請求の範囲の減縮を目的とするものである。
　また、前記「テーパ状」とは、「図１に示されるように順テーパ状態とな」ること（００２４段落）をいうものと認められるから、この補正は願書に最初に添付した明細書又は図面に記載した事項の範囲内におけるものである。
【補正事項２について】
　補正事項２は、発明の詳細な説明の記載内容を、補正事項１に整合させるものであるから、明りょうでない記載の釈明を目的とするものである。
【補正事項３について】
　補正事項３は、「本発明の方法により」という記載を、請求項に係る発明のカテゴリーに整合させて、「本発明の薄膜トランジスタにより」と補正するものであるから、明りょうでない記載の釈明を目的とするものである。
　
　したがって、本件補正は、特許法第１７条の２第４項に規定される事項を目的とするものであり、かつ、同条第３項の規定に適合するものである。
　
（２−３）独立特許要件について
　
（２−３−１）本件補正後の発明
　本件補正後の本願の請求項１及び２に係る発明は、その特許請求の範囲の請求項１及び２に記載された事項により特定されるとおりのものであるところ、請求項１に係る発明（以下、「本願補正発明」という。）は、前記２．（１）のとおりのものである。
　
（２−３−２）引用例
　原査定の拒絶の理由に引用された、本願出願前に頒布された刊行物である特開平１−９１４６７号公報（以下、「引用例１」という。）には、第１図及び第６図とともに、次のとおり記載されている。
「１．絶縁基板上に複数の画素電極を配し、該画素電極の近傍に薄膜トランジスタを配してなる薄膜トランジスタ基板において、ソースライン、ソース電極、及びドレイン電極の一部ないしは全部が２種類以上の導電層から形成されかつその２種類以上の導電層の上側の導電層がそれよりも下側にある導電層よりも小さいパターン形状を有することを特徴とする薄膜トランジスタ基板。
２．上記の複数の電極の近傍にある個々の薄膜トランジスタのソース電極とドレイン電極を構成する２種類以上の導電層のうち、上側にある導電層のパターンがチャネルの長さ方向に対して下側の導電層よりも後退した形状を有することを特徴とする特許請求の範囲第１項記載の薄膜トランジスタ基板。」（特許請求の範囲）
「以下、本発明を図面に従って詳細に説明する。第１図は本発明の基本構成図であり、第１図の(b) は第１図(a) に示す平面図のAA′面の断面図である。１は透明絶縁基板、２はゲート電極、３は層間絶縁膜兼ゲート絶縁膜（以下単にゲート絶縁膜という。）、４は半導体層、５は接合部での非線形特性を線形特性にし、オフ時の電流を押える等の電気的特性を改善する目的で設けるコンタクト形成層である。６′は１層目のソース電極、６は２層目のソース電極（以下、１層目のソース電極６′と２層目のソース電極を総称してソース電極6+6'と書くことがある。）、尚ソース電極6+6'は１列に並んだ複数のTFT のソース電極を結線しているソースライン６″に接続されている。
　７′は１層目のドレイン電極、７は２層目のドレイン電極（以下１層目のドレイン電極７′と２層目のドレイン電極７を総称してドレイン電極7+7'と書くことがある。）である。
　８は画素電極であり、ドレイン電極7+7'に接続され液晶層にドレイン電極7+7'からの電圧を与えるためのものである。９はソース電極6+6'の端面、10はドレイン電極7+7'の端面である。
　また、ｃは１層目のソース電極６′と１層目ドレイン電極７′間の距離であり、トランジスタの特性を決定するチャンネルサイズを表わす。
　・・・コンタクト形成層５はn+a-Si等が一般的に使用される。
　第１図に示す本発明の構造は、逆スタガー構造を有し、半導体層とゲート絶縁膜３上に１層目のソース電極６′及び１層目のドレイン電極７′が形成され、更に１層目のソース電極６′上にかかる電極６′よりパターン形状の小さな２層目ソース電極６を１層目のドレイン電極７′上にかかる電極７′よりパターン形状の小さな２層目のソース電極７を形成する。」（第２頁右下欄第４行〜第３頁右上欄第６行）（なお、「２層目のソース電極７」は「２層目のドレイン電極７」の誤記である。）
「尚、コンタクト形成層５及び１層目のソース電極６′、１層目のドレイン電極７′は同パターンで１回のパターニングで形成可能であり、パターンのずれをなくことは可能であるが、２回のパターニングにそれぞれ別個に形成する場合は、コンタクト形成層５のパターンの寸法をかかる両電極のパターンの寸法より多少大きくすればよい。」（第３頁右下欄第１７行〜第４頁左上欄第４行）
「・・・第６図に前記半導体層４上に遮光層11を形成した断面図を示す。・・・12は絶縁層である。
　前記遮光層11は・・・一般的に導電性金属であるので、ソース電極6+6'及びドレイン電極7+7'の遮光層11に面する端面９及び10とがかかる遮光層11と間に該両電極同志の短絡を防ぐために絶縁層12を設ける必要がある。」（第４頁左上欄第１３行〜同頁右上欄第５行）
「〔作用〕
　本発明のTFT のソース電極とドレイン電極の２層構造において、かかる１層目の電極のパターンサイズが２層目の電極より大きいので、・・・前記構造の為１層目と２層目の端面が階段上になっているため、かかる端面を絶縁層で覆っても該絶縁層が急激な段差がない・・・」（第４頁右下欄第７〜１７行）
「〔実施例〕
　・・・該ガラス基板上にCrを1000Å蒸着し、パターンニングしてゲート電極とゲートラインを兼ねる構造のパターンを形成した。つぎにプラズマCVD 法によってゲート絶縁膜としてのSiON膜、半導体層としてのa-Si層、及び接合特性改善のためのコンタクト形成層であるn+a-Si層を３層連続的に堆積した。・・・この後n+a-Si層及びa-Si層を島状にパターニングして半導体層を形成した。次いで１層目のソース電極及び１層目のドレイレ電極をCrを使用して膜厚1000Åにして蒸着し、さらに続けて２層目のソース電極及び２層目のドレイン電極をAlを使用して膜厚3000Åにして蒸着した。続いて２度目の電極、１層目の電極を続けてパターニングした。
　前記本発明の構造の如くかかる１層目の電極のパターンは２層目の電極のパターンより大きくした。・・・該TFT のソース電極、半導体層、ドレイン電極の上側に第６図に示す如くプラズマCVD 法によって絶縁膜としてSiON膜4000Åを形成し、更にその上側に材質Alの遮光層を蒸着により形成した。」（第４頁右下欄第１９行〜第５頁右上欄第８行）
　
　以上の記載事項によれば、引用例１には、次の発明（以下、「引用発明」という。）が記載されている。
「ゲート電極と、前記ゲート電極上のゲート絶縁膜と、前記ゲート絶縁膜上の半導体層と、前記半導体層上にｎ＋ａ−Ｓｉからなるコンタクト形成層を介して形成されたソース電極及びドレイン電極とを備え、前記ソース電極及びドレイン電極を、Ｃｒからなる１層目のソース電極及び１層目のドレイン電極と、Ａｌからなる２層目のソース電極及び２層目のドレイン電極とで構成し、前記コンタクト形成層を前記１層目のソース電極及び前記１層目のドレイン電極と同パターンのパターニングで形成した薄膜トランジスタにおいて、
　前記１層目のソース電極上に、前記１層目のソース電極よりパターン形状の小さな前記２層目のソース電極を、前記１層目のドレイン電極上に、前記１層目のドレイン電極よりパターン形状の小さな前記２層目のドレイン電極７を、それぞれ形成して、前記１層目のソース電極及び前記１層目のドレイン電極と前記２層目のソース電極及び前記２層目のドレイン電極の端面を階段状にし、
　前記ソース電極上、前記半導体層上、及び前記ドレイン電極上に絶縁層を形成し、前記絶縁層上に遮光層を形成したことを特徴とする薄膜トランジスタ。」
　
　また、原査定の拒絶の理由に引用された、本願出願前に頒布された刊行物である特開昭６１−４２９６１号公報（以下、「引用例２」という。）には、第２図とともに、次のとおり記載されている。
「・・・第２図は逆スタガー型と呼ばれるＴＦＴの断面図を示し、(1)は透明絶縁基板、(2)はゲート電極及びゲートバス配線となる第１の金属層、(3)はゲート絶縁層、(4)は非単結晶シリコン半導体層である。(6)(7)はドレイン、ソース電極及びソースバス配線となる第２の金属層で、アルミニウムで形成されている。(8)は例えばインジウムと錫の合金薄膜よりなる透明電極層であり、非単結晶シリコン半導体層(4)とドレイン、ソース電極(6)(7)の間にはさまれ、液晶画像表示板の絵素電極を兼ねる。(9)はリン等をドープし価電子制御したｎ型の非単結晶シリコンであり、チャンネルを形成する半導体層(4)とドレイン、ソース電極(6)(7)とのオーミック接続を得るために介在する。透明電極層(8)の上にバス配線として用いないドレイン電極(6)を残しても残さなくとも抵抗的には問題にならない。開口率の面からバス配線以外はアルミ配線を残さない方がよいが、非単結晶シリコン半導体層(4)等による段差をカバーするという理由から透明電極層(8)の上にドレイン電極(6)を残す二層構造が望ましい。」（第３頁右上欄第１行〜同頁左下欄第１行）
　
（２−３−３）対比・検討
　本願補正発明と引用発明とを比較すると、引用発明の「半導体層」及び「ｎ＋ａ−Ｓｉからなるコンタクト形成層」は、本願補正発明の「半導体薄膜」及び「ｎ＋半導体薄膜」に、それぞれ相当する。
　引用発明の「前記ソース電極及びドレイン電極を、Ｃｒからなる１層目のソース電極及び１層目のドレイン電極と、Ａｌからなる２層目のソース電極及び２層目のドレイン電極とで構成」することは、Ｃｒからなる電極が導電膜であることは明らかであるから、本願補正発明の「該ソースおよびドレイン電極を下層の」「導電膜と上層のメタル膜の二層構造の積層膜と」することに相当するとともに、引用発明の「前記１層目のソース電極上に、前記１層目のソース電極よりパターン形状の小さな前記２層目のソース電極を、前記１層目のドレイン電極上に、前記１層目のドレイン電極よりパターン形状の小さな前記２層目のドレイン電極７を、それぞれ形成」することは、本願補正発明の「前記ソースおよびドレイン電極の積層膜の二層のパターンをずらす」ことに相当する。
　引用発明の「前記コンタクト形成層を前記１層目のソース電極及び前記１層目のドレイン電極と同パターンのパターニングで形成した」ことは、本願補正発明の「前記半導体薄膜の一部」「の部分に対応するｎ＋半導体薄膜」を「エッチング除去し」たことに相当する。
　また、本願補正発明の「エッチング除去した部分」とは、「前記半導体薄膜の一部とその部分に対応するｎ＋半導体薄膜とを該ｎ＋半導体薄膜側からエッチング除去し」たことにより、「半導体薄膜」が露出している領域であると認められるから、引用発明の「前記ソース電極上、前記半導体層上、及び前記ドレイン電極上に絶縁層を形成し」た部分の「半導体層上」は、本願補正発明の「エッチング除去した部分」に相当し、本願補正発明の「パッシベーション膜」も絶縁層の一種であるので、引用発明の「前記ソース電極上、前記半導体層上、及びドレイン電極上に絶縁層を形成」することは、本願補正発明の「エッチング除去した部分を含めパッシベーション膜を上層膜として形成する」ことに対応する。
　よって、本願補正発明と引用発明とは、
「ゲート電極と、該ゲート電極上のゲート絶縁膜と、該ゲート絶縁膜上の半導体薄膜と、該半導体薄膜上にｎ＋半導体薄膜を介して形成されたソースおよびドレイン電極とを備え、該ソースおよびドレイン電極を下層の導電膜と上層のメタル膜の二層構造の積層膜とし、前記ｎ＋半導体薄膜をエッチング除去して形成した薄膜トランジスタにおいて、前記ソースおよびドレイン電極の積層膜の二層のパターンをずらし、エッチング除去した部分を含め絶縁層を形成したことを特徴とする薄膜トランジスタ。」
である点で一致し、次の点で相違する。
　
【相違点１】
　本願補正発明においては、「該ソースおよびドレイン電極を下層の透明導電膜と上層のメタル膜の二層構造の積層膜とし」ているのに対して、引用発明においては、「前記ソース電極及びドレイン電極を、Ｃｒからなる１層目のソース電極及び１層目のドレイン電極と、Ａｌからなる２層目のソース電極及び２層目のドレイン電極とで構成し」ている点。
　
【相違点２】
　本願補正発明においては、「前記半導体薄膜の一部とその部分に対応するｎ＋半導体薄膜とを該ｎ＋半導体薄膜側からエッチング除去しバックチャネルエッチング型として形成した」のに対して、引用発明においては、「前記コンタクト形成層を前記１層目のソース電極及び前記１層目のドレイン電極と同パターンのパターニングで形成した」点。
　
【相違点３】
　本願補正発明においては、「前記ソースおよびドレイン電極の積層膜の二層のパターンをずらすとともにテーパとし」ているのに対して、引用発明においては、「前記１層目のソース電極上に、前記１層目のソース電極よりパターン形状の小さな前記２層目のソース電極を、前記１層目のドレイン電極上に、前記１層目のドレイン電極よりパターン形状の小さな前記２層目のドレイン電極７を、それぞれ形成して、前記１層目のソース電極及び前記１層目のドレイン電極と前記２層目のソース電極及び前記２層目のドレイン電極の端面を階段状にし」ている点。
　
【相違点４】
　本願補正発明においては、「エッチング除去した部分を含めパッシベーション膜を上層膜として形成することにより、パッシベーション膜のテーパ状のカバレッジを向上させ特性の劣化を防止した」のに対して、引用発明においては、「前記ソース電極上、前記半導体層上、及びドレイン電極上に絶縁層を形成し、前記絶縁層上に遮光層を形成した」点。
　
　以下、各相違点について検討する。
【相違点１について】
　逆スタガ型の薄膜トランジスタ（ＴＦＴ）において、ソース電極及びドレイン電極を、半導体層側から透明電極層と金属層とを積層して構成することは、引用例２に記載されており（第３頁右上欄第１行〜左下欄第１行参照）、この電極構造を引用発明に用いて、Ｃｒからなる１層目のソース電極及びドレイン電極を透明導電膜で構成するように変更することは、当業者が適宜なし得たものである。
　
【相違点２について】
　本願補正発明と引用発明とは、ともにｎ＋半導体薄膜（コンタクト形成層）をエッチング除去したものであるが、本願補正発明においては、さらに半導体薄膜の一部も前記ｎ＋半導体薄膜側からエッチング除去し、バックチャネルエッチング型としている。
　しかし、逆スタガ型の薄膜トランジスタにおいて、半導体薄膜の一部をエッチング除去してバックチャネルエッチング型とすることは、特開昭６３−３１１６８号公報（第１図とその説明の箇所を参照。）、特開平６−７７４８３号公報（明細書及び図面の全体を参照。）及び、ＳＥＭＩスタンダードＦＰＤテクノロジー部会編、カラーＴＦＴ液晶ディスプレイ、１９９６年７月２０日初版、共立出版株式会社、ｐ．１２０−ｐ．１２１（図２．８３（１）とその説明の箇所を参照。）に記載されているように、当該技術分野において周知の技術的事項であるから、引用発明において、本願補正発明の「半導体薄膜」に相当する「半導体層」の一部を、本願補正発明の「ｎ＋半導体薄膜」に相当する「コンタクト形成層」の側からエッチング除去してバックチャネルエッチング型とすることも、当業者が適宜なし得たものである。
　
【相違点３について】
　本願補正発明における「前記ソースおよびドレン電極の積層膜の二層のパターンをずらすとともにテーパとし」の「テーパとし」ということに関し、本願の明細書及び図面を参照すると、００１１段落には、「ソースおよびドレイン電極並びに配線となるＴａ，Ｃｒ，Ｔｉ，ＩＴＯ膜等のソース二層構造において、その二層のパターンをずらすことにより、パッシベーション膜のカバレッジを向上させる。もしくは、ソース並びにドレイン電極並びに配線となるＴａ，Ｃｒ，Ｔｉ，ＩＴＯ膜等の積層膜を低テーパにすることにより、パッシベーション膜のカバレッジを向上させるという手段を採用する。」という記載があるが、「二層のパターンをずらすこと」と「積層膜を低テーパにすること」とは、「もしくは」で接続される並列の関係にあり、かつ、明細書及び図面の他の箇所に「積層膜を低テーパにすること」に関する具体的な記載を見いだすことはできない。
　よって、「前記ソースおよびドレン電極の積層膜の二層のパターンをずらすとともにテーパとし」とは、図１に示されるように、ソースおよびドレイン電極の積層膜の二層のパターンをずらして、それらの端面を階段状にしたことを指すものと認定する。
　そうすると、引用発明においても、「前記１層目のソース電極上に、前記１層目のソース電極よりパターン形状の小さな前記２層目のソース電極を、前記１層目のドレイン電極上に、前記１層目のドレイン電極よりパターン形状の小さな前記２層目のドレイン電極７を、それぞれ形成して、前記１層目のソース電極及び前記１層目のドレイン電極と前記２層目のソース電極及び前記２層目のドレイン電極の端面を階段状にし」ているから、相違点３は、単なる表現上の相違であって、実質的な相違点ではない。
　
【相違点４について】
　引用発明は、「遮光層」を有しており、「絶縁層」は、ソース電極及びドレイン電極と「遮光層」との短絡を防止するために設けられるものであって、本願補正発明の「上層膜」としての「パッシベーション膜」ではない。
　しかし、逆スタガ型の薄膜トランジスタを液晶表示装置に用いるにあたり、上部からの入射光に対する遮光は、対向基板に設けられたブラックマトリックスにより行うことが、本願出願前に頒布された刊行物である、松本正一編著、液晶ディスプレイ技術−アクティブマトリクスＬＣＤ−、１９９６年１１月８日初版、産業図書株式会社、ｐ．５５−ｐ．５９（以下、「周知例１」という。）（特に、第５７頁を参照。）及び、ＳＥＭＩスタンダードＦＰＤテクノロジー部会編、カラーＴＦＴ液晶ディスプレイ、１９９６年７月２０日初版、共立出版株式会社、ｐ．１３３−ｐ．１３５（特に、図３．１とその説明の箇所を参照。）に記載されているように、当該技術分野における慣用手段であり、また、薄膜トランジスタを上層膜としての保護膜（パッシベーション膜）で覆うことも、上記周知例１（特に、図２．２とその説明の箇所を参照。）に記載されているように、当該技術分野における慣用手段であるから、引用発明における「遮光層」の機能をブラックマトリックスに置き換えて、これを排するとともに、「絶縁層」を、単にソース電極、半導体層及びドレイン電極の部分を覆って、ソース電極及びドレイン電極と「遮光層」との短絡を防止するためのものに代えて、上層膜としてのパッシベーション膜として設けることは、当業者が適宜なし得た単なる設計変更にすぎない。
　また、本願補正発明における「パッシベーション膜のテーパ状のカバレッジを向上させ」の「テーパ状」とは、明細書の００２４段落に記載されるように「保護膜（パッシベーション膜）８０の形状に従来技術に現れたハング状態が生じることがなくなり、図１に示されるように順テーパ状態とな」ることであり、図１を参照すれば、この「順テーパ状態」とは、「パッシベーション膜」が、階段状に端部がずらされて形成されたソースおよびドレイン電極の前記階段状の形状を反映するように形成されて、カバレッジが向上している状態を指すものと認められる。
　そうすると、引用発明においても、「前記１層目のソース電極及び前記１層目のドレイン電極と前記２層目のソース電極及び前記２層目のドレイン電極の端面を階段状にし」ており、本願補正発明の「パッシベーション膜」に対応する「絶縁層」は、この端面を階段状にするようにずらされて形成されているソース電極及びドレイン電極の階段状の形状を反映して「急激な段差がない」（引用例１の第４頁右下欄第１７行を参照。）ように形成されているから、この点において、本願補正発明と引用発明との間に実質的な構成上の差異はない。
　さらに、本願補正発明における「特性の劣化を防止した」とは、例えば明細書の００２５段落に記載されるような、パッシベーション膜の形状に起因する「ＴＦＴのオン電流の低下を防止すること」を指すものと認められるが、パッシベーション膜がハング状態になることによってＴＦＴのオン電流が低下するという課題認識の有無に関わらず、ＴＦＴ部を覆う絶縁層に急激な段差を生じさせないこと、すなわち、該絶縁層のカバレッジを向上させることは、当業者が通常考慮する事項であり、「ＴＦＴのオン電流の低下を防止すること」という効果は、ＴＦＴ部を覆う絶縁層のカバレッジを向上させた結果、必然的にもたらされるものにすぎない。
　
　したがって、本願補正発明は、引用例１、２に記載された発明及び周知の技術的事項から、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　
（２−４）むすび
　前記（２−３）に記載したとおり、本願補正発明は、特許出願の際独立して特許を受けることができるものではないから、本件補正は、特許法第１７条の２第５項で準用する同法第１２６条第４項の規定に適合しないものである。
　したがって、本件補正は、特許法第１５９条第１項で準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明について
　
（３−１）本願発明の認定
　平成１５年５月２６日付けの手続補正は前記２．のとおり却下されたので、本願の請求項に係る発明は、平成１５年３月２４日付け手続補正書の特許請求の範囲の請求項１及び２に記載された事項により特定されるものであるところ、その請求項１に係る発明（以下、「本願発明」という。）は、次のとおりである。
「ゲート電極と、該ゲート電極上のゲート絶縁膜と、該ゲート絶縁膜上の半導体薄膜と、該半導体薄膜上にｎ＋半導体薄膜を介して形成されたソースおよびドレイン電極とを備え、該ソースおよびドレイン電極を下層の透明導電膜と上層のメタル膜の二層構造の積層膜とし、前記半導体薄膜の一部とその部分に対応するｎ＋半導体薄膜とを該ｎ＋半導体薄膜側からエッチング除去しバックチャネルエッチング型として形成した薄膜トランジスタにおいて、前記ソースおよびドレイン電極の積層膜の二層のパターンをずらすとともにテーパとし、エッチング除去した部分を含めパッシベーション膜を上層膜として形成することにより、パッシベーション膜のカバレッジを向上させ特性の劣化を防止したことを特徴とする薄膜トランジスタ。」
　
（３−２）引用例
　これに対して、引用例１、２には、前記（２−３−２）に示すとおりの記載があり、これによれば、引用例１には、前記（２−３−２）に示すとおりの引用発明が記載されている。
　
（３−３）対比・検討
　本願発明と引用発明とを比較すると、引用発明の「半導体層」及び「ｎ＋ａ−Ｓｉからなるコンタクト形成層」は、本願発明の「半導体薄膜」及び「ｎ＋半導体薄膜」に、それぞれ相当する。
　引用発明の「前記ソース電極及びドレイン電極を、Ｃｒからなる１層目のソース電極及び１層目のドレイン電極と、Ａｌからなる２層目のソース電極及び２層目のドレイン電極とで構成」することは、Ｃｒからなる電極が導電膜であることは明らかであるから、本願発明の「該ソースおよびドレイン電極を下層の」「導電膜と上層のメタル膜の二層構造の積層膜と」することに相当するとともに、引用発明の「前記１層目のソース電極上に、前記１層目のソース電極よりパターン形状の小さな前記２層目のソース電極を、前記１層目のドレイン電極上に、前記１層目のドレイン電極よりパターン形状の小さな前記２層目のドレイン電極７を、それぞれ形成」することは、本願発明の「前記ソースおよびドレイン電極の積層膜の二層のパターンをずらす」ことに相当する。
　引用発明の「前記コンタクト形成層を前記１層目のソース電極及び前記１層目のドレイン電極と同パターンのパターニングで形成した」ことは、本願発明の「前記半導体薄膜の一部」「の部分に対応するｎ＋半導体薄膜」を「エッチング除去し」たことに相当する。
　また、本願発明の「エッチング除去した部分」とは、「前記半導体薄膜の一部とその部分に対応するｎ＋半導体薄膜とを該ｎ＋半導体薄膜側からエッチング除去し」たことにより、「半導体薄膜」が露出している領域であると認められるから、引用発明の「前記ソース電極上、前記半導体層上、及び前記ドレイン電極上に絶縁層を形成し」た部分の「半導体層上」は、本願発明の「エッチング除去した部分」に相当し、本願発明の「パッシベーション膜」も絶縁層の一種であるので、引用発明の「前記ソース電極上、前記半導体層上、及びドレイン電極上に絶縁層を形成」することは、本願発明の「エッチング除去した部分を含めパッシベーション膜を上層膜として形成する」ことに対応する。
　よって、本願発明と引用発明とは、
「ゲート電極と、該ゲート電極上のゲート絶縁膜と、該ゲート絶縁膜上の半導体薄膜と、該半導体薄膜上にｎ＋半導体薄膜を介して形成されたソースおよびドレイン電極とを備え、該ソースおよびドレイン電極を下層の導電膜と上層のメタル膜の二層構造の積層膜とし、前記ｎ＋半導体薄膜をエッチング除去して形成した薄膜トランジスタにおいて、前記ソースおよびドレイン電極の積層膜の二層のパターンをずらし、エッチング除去した部分を含め絶縁層を形成したことを特徴とする薄膜トランジスタ。」
である点で一致し、次の点で相違する。
　
【相違点１】
　本願発明においては、「該ソースおよびドレイン電極を下層の透明導電膜と上層のメタル膜の二層構造の積層膜とし」ているのに対して、引用発明においては、「前記ソース電極及びドレイン電極を、Ｃｒからなる１層目のソース電極及び１層目のドレイン電極と、Ａｌからなる２層目のソース電極及び２層目のドレイン電極とで構成し」ている点。
　
【相違点２】
　本願発明においては、「前記半導体薄膜の一部とその部分に対応するｎ＋半導体薄膜とを該ｎ＋半導体薄膜側からエッチング除去しバックチャネルエッチング型として形成した」のに対して、引用発明においては、「前記コンタクト形成層を前記１層目のソース電極及び前記１層目のドレイン電極と同パターンのパターニングで形成した」点。
　
【相違点３】
　本願発明においては、「前記ソースおよびドレイン電極の積層膜の二層のパターンをずらすとともにテーパとし」ているのに対して、引用発明においては、「前記１層目のソース電極上に、前記１層目のソース電極よりパターン形状の小さな前記２層目のソース電極を、前記１層目のドレイン電極上に、前記１層目のドレイン電極よりパターン形状の小さな前記２層目のドレイン電極７を、それぞれ形成して、前記１層目のソース電極及び前記１層目のドレイン電極と前記２層目のソース電極及び前記２層目のドレイン電極の端面を階段状にし」ている点。
　
【相違点４】
　本願発明においては、「エッチング除去した部分を含めパッシベーション膜を上層膜として形成することにより、パッシベーション膜のカバレッジを向上させ特性の劣化を防止した」のに対して、引用発明においては、「前記ソース電極上、前記半導体層上、及びドレイン電極上に絶縁層を形成し、前記絶縁層上に遮光層を形成した」点。
　
　以下、各相違点について検討する。
【相違点１について】
　逆スタガ型の薄膜トランジスタ（ＴＦＴ）において、ソース電極及びドレイン電極を、半導体層側から透明電極層と金属層とを積層して構成することは、引用例２に記載されており（第３頁右上欄第１行〜左下欄第１行参照）、この電極構造を引用発明に用いて、Ｃｒからなる１層目のソース電極及びドレイン電極を透明導電膜で構成するように変更することは、当業者が適宜なし得たものである。
　
【相違点２について】
　本願発明と引用発明とは、ともにｎ＋半導体薄膜（コンタクト形成層）をエッチング除去したものであるが、本願発明においては、さらに半導体薄膜の一部も前記ｎ＋半導体薄膜側からエッチング除去し、バックチャネルエッチング型としている。
　しかし、逆スタガ型の薄膜トランジスタにおいて、半導体薄膜の一部をエッチング除去してバックチャネルエッチング型とすることは、特開昭６３−３１１６８号公報（第１図とその説明の箇所を参照。）、特開平６−７７４８３号公報（明細書及び図面の全体を参照。）及び、ＳＥＭＩスタンダードＦＰＤテクノロジー部会編、カラーＴＦＴ液晶ディスプレイ、１９９６年７月２０日初版、共立出版株式会社、ｐ．１２０−ｐ．１２１（図２．８３（１）とその説明の箇所を参照。）に記載されているように、当該技術分野において周知の技術的事項であるから、引用発明において、本願発明の「半導体薄膜」に相当する「半導体層」の一部を、本願発明の「ｎ＋半導体薄膜」に相当する「コンタクト形成層」の側からエッチング除去してバックチャネルエッチング型とすることも、当業者が適宜なし得たものである。
　
【相違点３について】
　本願発明における「前記ソースおよびドレン電極の積層膜の二層のパターンをずらすとともにテーパとし」の「テーパとし」ということに関し、本願の明細書及び図面を参照すると、００１１段落には、「ソースおよびドレイン電極並びに配線となるＴａ，Ｃｒ，Ｔｉ，ＩＴＯ膜等のソース二層構造において、その二層のパターンをずらすことにより、パッシベーション膜のカバレッジを向上させる。もしくは、ソース並びにドレイン電極並びに配線となるＴａ，Ｃｒ，Ｔｉ，ＩＴＯ膜等の積層膜を低テーパにすることにより、パッシベーション膜のカバレッジを向上させるという手段を採用する。」という記載があるが、「二層のパターンをずらすこと」と「積層膜を低テーパにすること」とは、「もしくは」で接続される並列の関係にあり、かつ、明細書及び図面の他の箇所に「積層膜を低テーパにすること」に関する具体的な記載を見いだすことはできない。
　よって、「前記ソースおよびドレン電極の積層膜の二層のパターンをずらすとともにテーパとし」とは、図１に示されるように、ソースおよびドレイン電極の積層膜の二層のパターンをずらして、それらの端面を階段状にしたことを指すものと認定する。
　そうすると、引用発明においても、「前記１層目のソース電極上に、前記１層目のソース電極よりパターン形状の小さな前記２層目のソース電極を、前記１層目のドレイン電極上に、前記１層目のドレイン電極よりパターン形状の小さな前記２層目のドレイン電極７を、それぞれ形成して、前記１層目のソース電極及び前記１層目のドレイン電極と前記２層目のソース電極及び前記２層目のドレイン電極の端面を階段状にし」ているから、相違点３は、単なる表現上の相違であって、実質的な相違点ではない。
　
【相違点４について】
　引用発明は、「遮光層」を有しており、「絶縁層」は、ソース電極及びドレイン電極と「遮光層」との短絡を防止するために設けられるものであって、本願発明の「上層膜」としての「パッシベーション膜」ではない。
　しかし、逆スタガ型の薄膜トランジスタを液晶表示装置に用いるにあたり、上部からの入射光に対する遮光は、対向基板に設けられたブラックマトリックスにより行うことが、本願出願前に頒布された刊行物である、松本正一編著、液晶ディスプレイ技術−アクティブマトリクスＬＣＤ−、１９９６年１１月８日初版、産業図書株式会社、ｐ．５５−ｐ．５９（以下、「周知例１」という。）（特に、第５７頁を参照。）及び、ＳＥＭＩスタンダードＦＰＤテクノロジー部会編、カラーＴＦＴ液晶ディスプレイ、１９９６年７月２０日初版、共立出版株式会社、ｐ．１３３−ｐ．１３５（特に、図３．１とその説明の箇所を参照。）に記載されているように、当該技術分野における慣用手段であり、また、薄膜トランジスタを上層膜としての保護膜（パッシベーション膜）で覆うことも、上記周知例１（特に、図２．２とその説明の箇所を参照。）に記載されているように、当該技術分野における慣用手段であるから、引用発明における「遮光層」の機能をブラックマトリックスに置き換えて、これを排するとともに、「絶縁層」を、単にソース電極、半導体層及びドレイン電極の部分を覆って、ソース電極及びドレイン電極と「遮光層」との短絡を防止するためのものに代えて、上層膜としてのパッシベーション膜として設けることは、当業者が適宜なし得た単なる設計変更にすぎない。
　また、本願発明における「パッシベーション膜のカバレッジを向上させ」ることの具体的な態様は、明細書の００２４段落に記載されるように「保護膜（パッシベーション膜）８０の形状に従来技術に現れたハング状態が生じることがなくなり、図１に示されるように順テーパ状態とな」ることであり、図１を参照すれば、「パッシベーション膜」が、階段状に端部がずらされて形成されたソースおよびドレイン電極の前記階段状の形状を反映するように形成されている状態であると認められる。
　そうすると、引用発明においても、「前記１層目のソース電極及び前記１層目のドレイン電極と前記２層目のソース電極及び前記２層目のドレイン電極の端面を階段状にし」ており、本願発明の「パッシベーション膜」に対応する「絶縁層」は、この端面を階段状にするようにずらされて形成されているソース電極及びドレイン電極の階段状の形状を反映して「急激な段差がない」（引用例１の第４頁右下欄第１７行を参照。）ように形成されているから、この点において、本願発明と引用発明との間に実質的な構成上の差異はない。
　さらに、本願発明における「特性の劣化を防止した」とは、例えば明細書の００２５段落に記載されるような、パッシベーション膜の形状に起因する「ＴＦＴのオン電流の低下を防止すること」を指すものと認められるが、パッシベーション膜がハング状態になることによってＴＦＴのオン電流が低下するという課題認識の有無に関わらず、ＴＦＴ部を覆う絶縁層に急激な段差を生じさせないこと、すなわち、該絶縁層のカバレッジを向上させることは、当業者が通常考慮する事項であり、「ＴＦＴのオン電流の低下を防止すること」という効果は、ＴＦＴ部を覆う絶縁層のカバレッジを向上させた結果、必然的にもたらされるものにすぎない。
　
　したがって、本願発明は、引用例１、２に記載された発明及び周知の技術的事項から、当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができない。
　
４．むすび
　以上のとおりであるから、本願は、請求項２に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおりに審決する。