(57)【要約】本発明は、電気絶縁層（２、２ｂ）で被覆された半導体基板（１）に形成された無線周波数回路（Ｌ）内を伝播している無線周波数信号の高調波歪及び／又は相互変調歪を最小化するための方法であって、入力信号又は出力信号のパワーの関数として前記歪を表している曲線が所与のパワー（ＰＤｉｐ）の付近に谷を示す、方法において、前記方法が、無線周波数回路の所与の動作パワーに向けて前記谷を移動させるために選択した電位差（ＶＧＢ）を、無線周波数回路（Ｌ）と半導体基板（１）との間に印加するステップを含むことを特徴とする、方法に関する。【選択図】  図８Ａ
2020521353.tif 000002
【特許請求の範囲】
【請求項１】
電気絶縁層（２、２ｂ）で被覆された半導体基板（１）に形成された無線周波数回路（Ｌ）内を伝播している無線周波数信号の高調波歪及び／又は相互変調歪を最小化するための方法であって、入力信号又は出力信号のパワーの関数として前記歪を表している曲線が所与のパワー（ＰＤｉｐ）の付近に谷を示す、方法において、
前記方法が、前記無線周波数回路の所与の動作パワーに向けて前記谷を移動させるために選択した電位差（ＶＧＢ）を、前記無線周波数回路（Ｌ）と前記半導体基板（１）との間に、印加するステップを含むことを特徴とする、方法。
【請求項２】
前記電位差（ＶＧＢ）が、次式、Ｖｐｋ＝｜ＶＧＢ−ＶＦＢ｜に従うように選択され、ここでＶｐｋが前記無線周波数信号のピーク電圧であり、ＶＦＢがフラットバンド電圧である、請求項１に記載の方法。
【請求項３】
前記半導体基板（１）が、５００Ω．ｃｍよりも大きい電気抵抗率を有する、請求項１又は２に記載の方法。
【請求項４】
多結晶シリコン層（３）が、前記半導体基板（１）と前記電気絶縁層（２、２ｂ）との間に配置される、請求項３に記載の方法。
【請求項５】
追加の電気絶縁層（２ａ）が、前記半導体基板（１）と前記多結晶シリコン層（３）との間に配置される、請求項４に記載の方法。
【請求項６】
前記半導体基板（１）が、シリコンから作られる、請求項１〜５のいずれか一項に記載の方法。
【請求項７】
前記無線周波数回路の前記動作パワーに応じて前記半導体基板（１）と前記無線周波数回路との間に印加されている前記電位差（ＶＧＢ）を調節するステップを含む、請求項１〜６のいずれか一項に記載の方法。
【請求項８】
前記無線周波数回路の温度を測定するステップと、前記測定した温度に応じて前記半導体基板（１）と前記無線周波数回路との間に印加されている前記電位差（ＶＧＢ）を調節するステップとをさらに含む、請求項１〜７のいずれか一項に記載の方法。
【請求項９】
前記信号の前記歪を表している前記曲線が、前記入力信号の前記パワーの関数又は前記出力信号の基本成分の前記パワーの関数としての前記入力信号の又は前記出力信号の第２高調波の又は第３高調波の発生のレベルの曲線である、請求項１〜８のいずれか一項に記載の方法。
【請求項１０】
電気絶縁層（２、２ｂ）で被覆された半導体基板（１）に形成された無線周波数回路（Ｌ）と、
前記半導体基板（１）に電気的に接続されたコンタクト（４）と、
前記コンタクトと前記無線周波数回路との間に電位差（ＶＧＢ）を印加するための手段と、
を備えた無線周波数デバイスにおいて、
前記印加手段が、前記無線周波数回路の所与の動作パワーに向けて、入力信号又は出力信号のパワーの関数として前記回路内を伝播している無線周波数信号の高調波歪及び／又は相互変調歪を表している曲線において所与のパワー（ＰＤｉｐ）の付近に谷を移動させるために選択した前記電位差（ＶＧＢ）を印加するように構成されることを特徴とする、無線周波数デバイス。
【請求項１１】
前記電位差（ＶＧＢ）を印加するための前記手段が、電圧発生装置と、前記無線周波数回路の前記動作パワーに応じて前記発生装置の電圧を調節するように構成された電圧制御モジュールとを備える、請求項１０に記載の無線周波数デバイス。
【請求項１２】
前記半導体基板が、５００Ω．ｃｍよりも大きい電気抵抗率を有する、請求項１０又は１１に記載の無線周波数デバイス。
【請求項１３】
多結晶シリコン層（３）が、前記半導体基板（１）と前記電気絶縁層（２、２ｂ）との間に配置される、請求項１２に記載の無線周波数デバイス。
【請求項１４】
追加の電気絶縁層（２ａ）が、前記半導体基板（１）と前記多結晶シリコン層（３）との間に配置される、請求項１３に記載の無線周波数デバイス。
【請求項１５】
前記半導体基板（１）が、シリコンから作られる、請求項１０〜１４のいずれか一項に記載の無線周波数デバイス。
【請求項１６】
前記電位差（ＶＧＢ）を印加するための前記手段に結合された温度センサをさらに備え、前記手段が前記センサにより測定された前記温度に応じて前記電位差を調節するように構成される、請求項１０〜１５のいずれか一項に記載の無線周波数デバイス。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、無線周波数回路における信号の高調波歪及び／又は相互変調歪を最小化するための方法に関する。
【背景技術】
【０００２】
半導体基板に形成された無線周波数（ＲＦ）回路は、前記基板を形成している材料の非直線性（ｎｏｎ−ｌｉｎｅａｒｉｔｙ）といった難点がある。
【０００３】
この非直線性は、基板の材料と無線周波数回路内を伝送される信号との間に相互作用を引き起こし、この相互作用が高調波歪及び／又は相互変調歪（ＩＭＤ）に反映される。
【０００４】
無線周波数回路の最適な性能のために、基板の直線性を最大化することが、これゆえ求められている。
【０００５】
この点で、電気通信の分野においては、代を追うごとに規格が、ますます厳しくなってきている。
【０００６】
無線周波数用途では、シリコン・オン・インシュレータ（ＳＯＩ）タイプの基板を使用することが知られており、この基板は、表面から底部へ、例えばシリコンから作られている電導性薄層、電気絶縁層及び高い電気抵抗率を有するシリコンキャリア基板を含む。
【０００７】
本文書では、「高い抵抗率」は、５００Ω．ｃｍよりも高い、好ましくは１０００Ω．ｃｍよりも高い、又はさらに高い電気抵抗率を意味することが理解される。
【０００８】
したがって、図１Ａは、ＳＯＩに形成された無線周波数回路の斜視図を図示し、ＳＯＩのキャリア基板が高い電気抵抗率を有するシリコン基板１である。前記基板は、例えば酸化シリコン（ＳｉＯ２）から作られた電気絶縁層２で被覆される。信号を伝えるものである金属配線Ｌが、電気絶縁層２の上に形成される。電気絶縁層２の上に位置するＳＯＩの半導体薄層は、配線Ｌを堆積させるために少なくとも局所的に除去されており、これゆえ、図１Ａでは又は本明細書において後で説明する図１Ｂ及び図１Ｃでは見られない。
【０００９】
しかしながら、このような基板の直線性は、ある種の用途にとって非常に制限されたままである。
【００１０】
また、電気絶縁層の下に位置する電荷トラップ層を有するＳＯＩ基板が開発されてきている。これらの基板は、無線周波数用途の分野では、「トラップリッチ」という用語を使用して通常呼ばれる。
【００１１】
したがって、図１Ｂは、高い電気抵抗率を有するシリコン基板１、多結晶シリコン層３、例えば酸化シリコンから作られた電気絶縁層２、及び信号を伝えるものである金属配線Ｌを順次備えている無線周波数回路の斜視図を図示している。多結晶シリコン層３は、電気絶縁層の下に存在する電荷がトラップされ得る粒界の存在によって電荷トラッピング機能を実行する。
【００１２】
図１Ｃは、「ダブルＢＯＸ」（又は「ダブル埋め込み酸化物」）構造と名付けられた、すなわち、高い電気抵抗率を有するシリコン基板１、（例えば、酸化シリコンから作られた）第１の電気絶縁層２ａ、多結晶シリコン層３、（例えば、酸化シリコンから作られた）第２の電気絶縁層２ｂ、及び信号を伝えるものである金属配線Ｌを順次備えているものを有する無線周波数回路の斜視図を図示している。
【００１３】
「トラップリッチ」タイプの基板が無線周波数用途において良い結果を与えるとはいえ、回路性能に関する要求事項が増加することで、寄生高調波の発生を最小化するためのさらなる手段を開発することが必要になる。
【発明の概要】
【００１４】
本発明の一目的は、これゆえ無線周波数回路が上に形成される基板の非直線性により生じる高調波歪及び／又は相互変調歪を低減することを可能にする無線周波数回路を制御するための方法を設計することである。
【００１５】
この目的を達成するために、本発明は、電気絶縁層で被覆された半導体基板に形成された無線周波数回路内を伝播している無線周波数信号の高調波歪及び／又は相互変調歪を最小化するための方法であって、入力信号又は出力信号のパワーの関数として前記歪を表している曲線が所与のパワーの付近に谷を示す、方法において、前記方法が、無線周波数回路の所与の動作パワーに向けて前記谷を移動させるために選択した電位差を、無線周波数回路と半導体基板との間に、印加するステップを含むことを特徴とする、方法を提案する。
【００１６】
前記電位差が、次式、Ｖｐｋ＝｜ＶＧＢ−ＶＦＢ｜に従うように選択され、ここでＶｐｋが無線周波数信号のピーク電圧であり、ＶＦＢが金属（無線周波数回路の半導体配線）−絶縁体−半導体構造のフラットバンド電圧であることが、特に有利である。
【００１７】
一実施形態によれば、半導体基板が、５００Ω．ｃｍよりも大きい電気抵抗率を有する。
【００１８】
一実施形態によれば、多結晶シリコン層が、半導体基板と電気絶縁層との間に配置される。
【００１９】
任意選択で、追加の電気絶縁層が、半導体基板と多結晶シリコン層との間に配置されてもよい。
【００２０】
一実施形態によれば、半導体基板が、シリコンから作られる。
【００２１】
本発明の一実施形態によれば、方法は、無線周波数回路の動作パワーに応じて半導体基板と無線周波数回路との間に印加されている電位差を調節するステップを含む。
【００２２】
方法は、無線周波数回路の温度を測定するステップと、測定した温度に応じて半導体基板と無線周波数回路との間に印加している電位差を調節するステップとをさらに含むことができることが有利である。
【００２３】
信号の歪を表している曲線が、典型的には、入力信号のパワーの関数又は出力信号の基本成分のパワーの関数としての入力信号の又は出力信号の第２高調波又は第３高調波の発生のレベルの曲線である。
【００２４】
本発明の別の主題は、高調波歪及び／又は相互変調歪が最小化されることが可能である無線周波数デバイスに関する。
【００２５】
前記デバイスは、
電気絶縁層で被覆された半導体基板に形成された無線周波数回路と、
半導体基板に電気的に接続されたコンタクトと、
前記コンタクトと無線周波数回路との間に電位差を印加するための手段と
を備えたデバイスにおいて、
前記デバイスは、前記印加手段が、前記無線周波数回路の所与の動作パワーに向けて、入力信号又は出力信号のパワーの関数として前記回路内を伝播している無線周波数信号の高調波歪及び／又は相互変調歪を表している曲線において所与のパワーの付近に谷を移動させるために選択した前記電位差を印加するように構成されることを特徴とする。
【００２６】
一実施形態によれば、電位差を印加するための前記手段が、電圧発生装置と、無線周波数回路の動作パワーに応じて前記発生装置の電圧を調節するように構成された電圧制御モジュールとを備える。
【００２７】
一実施形態によれば、半導体基板が、５００Ω．ｃｍよりも大きい電気抵抗率を有する。
【００２８】
一実施形態によれば、多結晶シリコン層が、半導体基板と電気絶縁層との間に配置される。
【００２９】
任意選択で、追加の電気絶縁層が、半導体基板と多結晶シリコン層との間に配置される。
【００３０】
一実施形態によれば、半導体基板が、シリコンから作られる。
【００３１】
デバイスは、電位差を印加するための手段に結合された温度センサをさらに備えることができ、前記手段が前記センサによって測定された温度に応じて前記電位差を調節するように構成される。
【００３２】
本発明の他の利点及び特徴は、添付した図面を参照して、下記の詳細な説明から明らかになる。
【図面の簡単な説明】
【００３３】
【図１Ａ】高い電気抵抗率を有するＳＯＩ基板に形成した無線周波数回路の斜視図である。
【図１Ｂ】「トラップリッチ」タイプのＳＯＩ基板に形成した無線周波数回路の斜視図である。
【図１Ｃ】「ダブルＢＯＸ」タイプの「トラップリッチ」ＳＯＩに形成した無線周波数回路の斜視図である。
【図２】基板と無線周波数回路との間に印加される様々な電位差に関して、標準抵抗率を有するシリコン基板について、（ｄＢｍでの）出力信号の第１高調波のレベルの関数としての（ｄＢｍでの）第３高調波の発生のレベルの曲線を示す図である。
【図３】高い抵抗率を有するシリコンキャリア基板を用いる「トラップリッチ」ＳＯＩ基板について、（ｄＢｍでの）入力信号の第１高調波のレベルの関数としての（ｄＢｍでの）第２高調波の発生のレベルの曲線を示す図である。
【図４】信号のピーク電圧の関数として金属−絶縁体−半導体構造のフラットバンド電圧を得るために、半導体基板と無線周波数回路との間に印加されるべき電圧の様々な構成を示す図である。
【図５】第１の高調波のレベルの関数として第２の高調波の発生のレベルの谷の位置を調節することによって与えられる性能最適化の原理を示す図である。
【図６】半導体基板と無線周波数回路との間の印加される様々な電位差に関して、高い抵抗率を有するシリコンキャリア基板を用いるＳＯＩ基板について、（ｄＢｍでの）出力信号の第１高調波のレベルの関数としての（ｄＢｍでの）第２高調波の発生のレベルの曲線を示す図である。
【図７Ａ】６０°の温度及び９０℃で、０．４μｍの厚さを有する電気絶縁層の下に多結晶シリコン層を有している「トラップリッチ」ＳＯＩ基板についての第１高調波のレベルの関数としての第２高調波の発生のレベルの曲線を示す図である。
【図７Ｂ】６０°の温度及び９０℃で、１．７μｍの厚さを有する電気絶縁層の下に多結晶シリコン層を有している「トラップリッチ」ＳＯＩ基板についての第１高調波のレベルの関数としての第２高調波の発生のレベルの曲線を示す図である。
【図８Ａ】高い抵抗率を有するシリコンキャリア基板を用いるＳＯＩ基板に適用される発明の実施形態を図示する図である。
【図８Ｂ】「トラップリッチ」ＳＯＩ基板に適用される発明の実施形態を図示する図である。
【図８Ｃ】「トラップリッチダブルＢＯＸ」ＳＯＩ基板に適用される発明の実施形態を図示する図である。
【００３４】
図を読みやすくするために、基板を形成している様々な層は、必ずしも一定の縮尺比率で示されてはいない。
【発明を実施するための形態】
【００３５】
本発明は、電気絶縁層で被覆したある種の半導体基板を用いて、入力信号のある種のパワーについての高調波の発生のレベル又は相互変調のレベルの局所的な低下の観測に基づいている。
【００３６】
「高調波の発生のレベル」という用語は、本文書では、無線周波数回路の出力のところで測定し、ｄＢｍで表した所与の高調波のパワーを意味するように理解される。このパワーは、入力信号（「イン（ｉｎ）」という表記がその時には使用される）又は出力信号（「アウト（ｏｕｔ）」という表記がその時には使用される）の基本成分のパワーに対して表されることがある。
【００３７】
以降の説明では、第２高調波（ＨＤ２と記す）の発生のレベルについてしばしば考察されるが、本発明は、より高次の発生した高調波、例えば第３高調波（ＨＤ３と記す）のレベル、又は相互変調のレベルでさえ考察がさらに実施されることもある。一般的な方法では、これらのレベルは、基板の非直線性を表す。
【００３８】
以降の説明では、概して、酸化シリコンの層で被覆した高い抵抗率を有するシリコン基板に行われる例が示されるが、本発明は、より一般的に、電気絶縁層で被覆した半導体基板に当てはまる。概して、これらの半導体基板は、電気絶縁層の上に電導性配線を堆積させるために半導体薄層が少なくとも局所的に除去される（電子部品を形成するために基板の他の領域では半導体薄層が保たれることがある）ＳＯＩ基板に属する。代替として、電気絶縁層は、ＳＯＩ基板が形成されることなく、高い抵抗率を有する又は標準的な抵抗率を有する半導体基板の酸化により形成されてもよい。
【００３９】
第３高調波の発生のレベルの低下が、図２に見られ、図２は、シリコン基板と無線周波数回路との間に印加された様々な電位差ＶＧＢに関して、標準的な電気抵抗率（例えば、１０Ω．ｃｍ程度の上記の高い抵抗率よりも低い）を有しているシリコン基板を備えているＳＯＩに形成された無線周波数回路に関する。
【００４０】
第２高調波の発生のレベルの低下が、図３にさらに見られ、図３は、「トラップリッチ」ＳＯＩ基板の高い電気抵抗率を有するシリコン基板と無線周波数回路との間に印加される所与の電位差ＶＧＢに関して、高い電気抵抗率を有するシリコン基板を備えているＳＯＩに形成された無線周波数回路に関する。
【００４１】
図２及び図３は、第１高調波、すなわち、これもまたｄＢｍで表した、入力信号の基本成分のレベルの関数として、ｄＢｍで表した、それぞれ出力信号の第３高調波及び第２高調波の発生のレベルを示している。
【００４２】
ｄＢｍでのパワーＰｉｎ及びＰｏｕｔが、ｄＢｍでの導電性配線の損失に対応している間隔だけ単純にオフセットされていることが思い出される。例えば、損失が基本成分の周波数において全配線にわたり３ｄＢｍであり、谷がＰｉｎから＋２０ｄＢｍのところで曲線Ｐｉｎ対ＨＤ２において観察される場合には、この谷は、曲線Ｐｏｕｔ＿Ｈ１対ＨＤ２においてＰｏｕｔ＿Ｈ１から＋１７ｄＢｍのところに位置する。
【００４３】
これらの曲線が、パワーＰｉｎの所与の範囲において意味のある振幅をともなう谷を有し、この範囲が、小さな幅であり、図３ではＰＤｉｐと記した値の付近で高いパワー値に一般に位置することが見られる。
【００４４】
この谷の存在は、このパワー範囲では、第３高調波、それぞれ第２高調波の発生のレベルは、曲線が実質的に直線のままであった場合よりも実質的に低いことを驚くことに暗に意味している。
【００４５】
本発明者らは、Ｖｐｋで記した無線周波数信号のピーク振幅がＶＦＢで記したフラットバンド電圧に達する又は超える状況に対応している入力パワーを介してこの谷の位置を説明する。この谷は、これゆえ、信号振幅
【数１】
2020521353.tif 000003
と関係し、次式
【数２】
2020521353.tif 000004
これゆえ、
【数３】
2020521353.tif 000005
により表された、ワットでのパワーのレベルＰＤｉｐに現れる。
【００４６】
ここでＺＲＥＦはシステムの基準インピーダンス（一般に５０オーム）であり、ＶＧＢは無線周波数回路と半導体基板との間に印加される電位差であり、そしてＶＦＢは半導体−絶縁体−金属構造のフラットバンド電圧である。この電圧は、逃亡領域でも蓄積領域でもない、電気絶縁層の下の半導体基板の状態を特徴付ける。この状態では、金属のフェルミレベル、絶縁体のフェルミレベル及び半導体材料のフェルミレベルが一直線に整列している。
【００４７】
谷は、このように、上記の式に従うように、適切な電位差ＶＧＢを印加することによってパワーの所望のレベルのところに位置することができる。
【００４８】
図４（ａ）〜図４（ｄ）に図示したように、電圧Ｖｐｋ及びＶＦＢの位置に応じて、様々な状況が存在する。
【００４９】
いずれにせよ、この式
【数４】
2020521353.tif 000006
に従うこと、又は最低限この式に近づけることを可能にする電位差ＶＧＢを規定することが可能である。
【００５０】
ｄＢ／ｍｍで表される導電性配線に沿った減衰があり得ることが注目される。数ミリメートルの配線に沿った高い抵抗率を有する基板のＶｐｋの点からの損失は、このように２倍になることがある。
【００５１】
このようなケースでは、上のように単一の値Ｖｐｋを考えることの代わりに、端子Ｖｐｋ＿ｉｎ及びＶｐｋ＿ｏｕｔ、
【数５】
2020521353.tif 000007
を区別することが可能である。
【００５２】
特に、考察がＰｏｕｔのＨ１の関数としてＰｏｕｔのＨＤ２の曲線に行われ、そして谷ＰＤｉｐがある出力パワー点（ＰｏｕｔのＨ１）のところに位置するときには、考えるべきＶｐｋの値は、Ｖｐｋ＿ｏｕｔである。
【００５３】
図３のケースでは、無線周波数回路が悪い品質、すなわち、多結晶シリコン層が部分的に再結晶化したものである「トラップリッチ」タイプのＳＯＩ基板に形成されることが注目される。谷現象は、基板の振る舞いがその時には高い抵抗率を有するシリコン基板の振る舞いと似ているという事実にあると考えられる。
【００５４】
本発明者らは、これゆえ、発生する歪項又は相互変調項を最小化するために、高調波歪及び相互変調歪が所望の動作パワーに対して谷の位置を設計すること及び／又は調節することを可能にするので、高調波歪及び／又は相互変調歪を最小化するために上に述べた現象を利用する。
【００５５】
したがって、図５に見られるように、上に述べた谷を持っていない、第１の基板に対応する直線Ａが、谷を持っている第２の基板の曲線Ｂと比較される場合には、入力信号の与えられたパワーに関して、第２高調波の発生のレベルが第１の曲線で達する値より低い天井値に達することが観察される。
【００５６】
図示した例では、２０ｄＢｍに対応している入力信号のパワーＰｉｎに関して、第２高調波の発生のレベルは、第１の基板に対して−８０ｄＢｍであり、そして第２の基板に対してはせいぜい−９５ｄＢｍである。したがって、入力信号の第１高調波のレベルが谷に対応している範囲内である場合には、第２の基板で１５ｄＢｍ近くの利得がある。
【００５７】
電位差ＶＧＢを調節することは、歪曲線の谷が入力信号のパワーに対応する範囲内へと移動することを可能にする。
【００５８】
図６は、様々な印加した電位差ＶＧＢに関して、（ｄＢｍでの）出力信号の第１高調波のレベルの関数として（ｄＢｍでの）第２高調波の発生のレベルの曲線を示している。
【００５９】
この図に見られるように、ＶＧＢを変えることは、谷を有意に移動させることを可能にする。
【００６０】
一実施形態によれば、電位差ＶＧＢは固定される。
【００６１】
別の実施形態によれば、歪曲線の谷が無線周波数回路の与えられた動作パワーに常に対応していることを確実にするために、無線周波数回路の動作中には、電位差ＶＧＢが絶えず調節され、前記パワーは、特に、入力信号の最大パワー、又は当業者により選択されたもう１つのパワー値であってもよい。
【００６２】
この目的のために、無線周波数デバイスは、入力信号のパワーＰｉｎに対する電位差ＶＧＢをサーボ制御するためのループを備える。
【００６３】
半導体基板の及び電気絶縁層の設計が、フラットバンド電圧ＶＦＢを調節することを可能にすることがあることが注目される。したがって、例えば、電圧ＶＦＢは、電気絶縁層内の電荷の量を変更することによって変更されてもよい。電圧ＶＦＢは、半導体基板をドーピングすることによっても変更されてもよいが、この解は、特に、ドーパントが半導体基板の電気抵抗率の低下をもたらすことがあり、それゆえその非直線的な性質の振幅をもたらすことがあるという事実を与えられると、高い抵抗率を有する基板のケースでは好ましくない。
【００６４】
また、測定は、歪曲線に谷の出現についての無線周波数回路の温度の効果を証明している。
【００６５】
したがって、図７Ａ及び図７Ｂは、６０°の温度及び９０℃において、電気絶縁層の下に、０．４μｍの厚さ（図７Ａ）及び１．７μｍの厚さ（図７Ｂ）を有する多結晶シリコン層を有する「トラップリッチ」ＳＯＩ基板についての第１高調波のレベルの関数としての第２高調波の発生のレベルの曲線を示している。
【００６６】
曲線は、６０℃の温度に対して実質的に直線的である。
【００６７】
９０℃の温度に関して、谷が図７Ａの曲線では認められ、一方、図７Ｂの曲線は、実質的に直線のままである。
【００６８】
図７Ａは、第２高調波の発生のレベルにおける谷の出現の温度の効果をこれゆえ証明している。この効果は、温度が電荷キャリアを発生させ、この電荷キャリアは、厚さが小さい多結晶シリコンの粒界に対応しているトラップを埋めるという事実により説明されるように見られる。このことの結果は、高いパワーＰｉｎに関して、「トラップリッチ」ＳＯＩ基板が高い抵抗率を有する基板のように振る舞い、それゆえ、フラットバンド現象に敏感になることである。
【００６９】
電位差ＶＧＢは、それゆえ、無線周波数回路について想像される動作温度で有利に規定されることがある。
【００７０】
温度に応じて谷の移動を制御するためにこの観察を利用することもさらに可能である。
【００７１】
したがって、無線周波数回路の又はその直ぐ周囲の温度を検知することを可能にする温度センサのおかげで、谷が常に無線周波数回路の動作パワー範囲（例えば信号の最大パワー）内にあることを確実にするために、電位差ＶＧＢを制御するために測定した温度を考慮に入れることが可能である。
【００７２】
このような温度センサは、例えば、論文、Deng F, He Y, Li B, et al. Design ofan Embedded CMOS Temperature Sensor for Passive RFID Tag Chips. Passaro VMN,ed. Sensors (Basle, Switzerland). 2015;15(5):11442-11453.doi:10.3390/s150511442に記載されているタイプのものであってもよい。
【００７３】
実際に、本発明は、下記のように実施されてもよい。
【００７４】
それ自体知られている方法で、無線周波数回路が設計され、これは、半導体基板及び無線周波数回路が上に形成される電気絶縁層を設計することを一般にともなっている。
【００７５】
この設計から、金属−絶縁体−半導体構造のフラットバンド電圧を導き出すことが可能である。
【００７６】
適切な場合には、フラットバンド電圧を変更するように選択することが可能であり、これは例えば、電気絶縁層内の電荷の量を変更することをともなっている。
【００７７】
また、目標とするパワーＰｉｎ及び関連するピーク電圧Ｖｐｋの知識を用いて、式Ｖｐｋ＝｜ＶＧＢ−ＶＦＢ｜から、無線周波数回路と半導体基板との間に印加すべき電位差ＶＧＢの値を導き出すことが可能である。
【００７８】
この電位差は、様々な方法で印加されることがある。一般に、このことは、電圧を制御するためのモジュールに結合されることが有利である電圧発生装置を必要とし、このモジュールは、無線周波数回路の動作パワーに応じて前記発生装置の電圧を調節するように構成される。前記電圧発生装置は、無線周波数回路に電力を与えるための装置から分離されている。また、コンタクトは、前記基板に基準電位を印加するために、半導体基板に電気的に接続されなければならない。
【００７９】
図８Ａは、図１Ａにおけるように、高い抵抗率を有するシリコン基板を備えているＳＯＩに関し、図１Ａの参照符号が、図８Ａにより取り入れられている。このケースでは、電導性材料から作られそして基板１の背面に（すなわち、誘電体層２の反対側に）設置されたバックゲート層４は、２つの横の導電性配線のように接地される。中央導電性配線は、その部分に関して電位ＶＧＢに設定される。代替として、中央導電性配線が接地されることがあり、そして他の電極（横の導電性配線及びバックゲート層）が電位−ＶＧＢに設定されることがある。
【００８０】
図８Ｂは、図１Ｂにおけるように、電気絶縁層の下に多結晶シリコン層を備えている「トラップリッチ」ＳＯＩに関し、図１Ｂの参照符号が、図８Ｂにより取り入れられている。このケースでは、基板１の背面に（すなわち、誘電体層２の反対側に）設置された電導性バックゲート層４が、２つの横の導電性配線のように接地される。中央導電性配線は、その部分に関して電位ＶＧＢに設定される。代替として、中央導電性配線が接地されることがあり、そして他の電極（横の導電性配線及びバックゲート層）が電位−ＶＧＢに設定されることがある。
【００８１】
図８Ｃは、図１Ｃにおけるように、２つの電気絶縁層同士の間に多結晶シリコン層を備えている「トラップリッチダブルＢＯＸ」ＳＯＩに関し、図１Ｃの参照符号が、図８Ｃにより取り入れられている。このケースでは、基板１の背面に（すなわち、誘電体層２ｂの反対側に）設置された電導性バックゲート層４が、２つの横の導電性配線のように接地される。中央導電性配線が、その部分に関して電位ＶＧＢに設定される。代替として、中央導電性配線が接地されることがあり、そして他の電極（横の導電性配線及びバックゲート層）が電位−ＶＧＢに設定されることがある。
【００８２】
電位差ＶＧＢを印加することを可能にするために半導体基板の背面にバックゲート層を設けることが不可欠ではないことが注目される。基準電位は、表面から電気絶縁層を通り半導体基板にまで延びているビアなどの当業者には知られているいずれかの他の手段によって、半導体基板に設定されてもよい。
【００８３】
参考
Deng F, He Y, Li B, et al. Design of an Embedded CMOSTemperature Sensor for Passive RFID Tag Chips. Passaro VMN, ed. Sensors (Basle,Switzerland). 2015;15(5):11442-11453. doi:10.3390/s150511442
【図１Ａ】
2020521353.tif 000008
【図１Ｂ】
2020521353.tif 000009
【図１Ｃ】
2020521353.tif 000010
【図２】
2020521353.tif 000011
【図３】
2020521353.tif 000012
【図４（ａ）】
2020521353.tif 000013
【図４（ｂ）】
2020521353.tif 000014
【図４（ｃ）】
2020521353.tif 000015
【図４（ｄ）】
2020521353.tif 000016
【図５】
2020521353.tif 000017
【図６】
2020521353.tif 000018
【図７Ａ】
2020521353.tif 000019
【図７Ｂ】
2020521353.tif 000020
【図８Ａ】
2020521353.tif 000021
【図８Ｂ】
2020521353.tif 000022
【図８Ｃ】
2020521353.tif 000023
【国際調査報告】
2020521353.tif 000024
2020521353.tif 000025