(57)【要約】本発明の電界効果トランジスタ（１００）は、基板（１０１）上に形成されたゲート電極（１０２）と、ゲート電極（１０２）上に形成されたゲート絶縁層（１０３）と、ゲート絶縁層（１０３）上に形成されたソース電極（１０６，１０９）およびドレイン電極（１０４）と、ソース電極（１０６，１０９）およびドレイン電極（１０４）に接触して、それらの間に形成されたカーボンナノチューブを含むｎ型半導体層（１０８）と、ｎ型半導体層（１０８）上に形成されカーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層（１１０）とを含む。半導体保護層（１１０）形成と同時にＣＮＴの半導体特性転化を行うことで、工程を簡便なものとする。これにより、空気中でも安定なＣＮＴ−ＦＥＴ回路を提供できる。【特許請求の範囲】
【請求項１】
基板上に形成されたゲート電極と、
前記ゲート電極上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、
前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｎ型半導体層と、
前記ｎ型半導体層上に形成された、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層と、
を含む電界効果トランジスタ。
【請求項２】
前記ｎ型改質ポリマーは、イミン系窒素含有ポリマーである請求項１に記載の電界効果トランジスタ。
【請求項３】
前記イミン系窒素含有ポリマーは、ポリアルキレンイミンである請求項２に記載の電界効果トランジスタ。
【請求項４】
前記ポリアルキレンイミンは、ポリエチレンイミン、ポリプロピレンイミン及びポリブチレンイミンから選ばれる少なくとも一つである請求項３に記載の電界効果トランジスタ。
【請求項５】
前記ｎ型改質ポリマー層上に、さらに樹脂保護膜が形成されている請求項１に記載の電界効果トランジスタ。
【請求項６】
前記ｎ型改質ポリマーは、インクジェット法によって形成されている請求項１に記載の電界効果トランジスタ。
【請求項７】
基板と、前記基板上に形成されたｎ型電界効果トランジスタとｐ型電界効果トランジスタとを有する電気素子アレイであって、
前記ｎ型電界効果トランジスタは、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｎ型半導体層と、前記ｎ型半導体層上に形成された、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層とを有し、
前記ｐ型電界効果トランジスタは、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｐ型半導体層とを有する電気素子アレイ。
【請求項８】
前記ｎ型改質ポリマーは、イミン系窒素含有ポリマーである請求項７に記載の電界効果トランジスタ。
【請求項９】
前記イミン系窒素含有ポリマーは、ポリアルキレンイミンである請求項８に記載の電界効果トランジスタ。
【請求項１０】
前記ポリアルキレンイミンは、ポリエチレンイミン、ポリプロピレンイミン及びポリブチレンイミンから選ばれる少なくとも一つである請求項９に記載の電界効果トランジスタ。
【請求項１１】
前記ｎ型改質ポリマー層上に、さらに樹脂保護膜が形成されている請求項７に記載の電界効果トランジスタ。
【請求項１２】
前記ｎ型改質ポリマーは、インクジェット法によって形成されている請求項７に記載の電界効果トランジスタ。
【請求項１３】
前記ｐ型半導体層上に、イミン系窒素非含有ポリマーよりなる保護層が形成されている請求項７に記載の電気素子アレイ。
【請求項１４】
前記イミン系窒素非含有ポリマーは、アクリル樹脂、エポキシ樹脂、ポリオレフィン、ポリエステル、ポリカーボネート、ポリスチレン、ポリアクリロニトリル、ポリフッ化ビニリデン、ポリシアン化ビニリデン、ポリビニルアルコールから選ばれる少なくとも一つである請求項１３に記載の電気素子アレイ。
【請求項１５】
前記ｎ型改質ポリマー及び前記イミン系窒素非含有ポリマーは、インクジェット法によって形成されている請求項１３に記載の電気素子アレイ。
【請求項１６】
基板上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上にソース電極およびドレイン電極を形成する工程と、
前記ゲート絶縁層上であって前記ソース電極とドレイン電極との間に、カーボンナノチューブを含む半導体層を形成する工程と、
前記半導体層上に前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層をインクジェット法により吐出して形成する工程と、
を含む電界効果トランジスタの製造方法。
【請求項１７】
前記ｎ型改質ポリマーは、イミン系窒素含有ポリマーである請求項１６に記載の電界効果トランジスタの製造方法。
【請求項１８】
前記イミン系窒素含有ポリマーは、ポリアルキレンイミンである請求項１７に記載の電界効果トランジスタの製造方法。
【請求項１９】
前記ポリアルキレンイミンは、ポリエチレンイミン、ポリプロピレンイミン及びポリブチレンイミンから選ばれる少なくとも一つである請求項１８に記載の電界効果トランジスタの製造方法。
【請求項２０】
基板上にｎ型電界効果トランジスタとｐ型電界効果トランジスタとを有する電気素子アレイの製造方法であって、
基板上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上にソース電極およびドレイン電極を形成する工程と、
前記ゲート絶縁層上であって前記ソース電極とドレイン電極との間に、カーボンナノチューブを含む半導体層を形成する工程と、
前記半導体層のうちｎ型とすべき半導体層上にのみ、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層をインクジェット法により吐出して形成する工程と、
を含む電気素子アレイの製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、電界効果トランジスタ（ＦＥＴ）又は薄膜トランジスタ（ＴＦＴ）に関して、特に、カーボンナノチューブを含んだ半導体層を使用したＦＥＴ及び電気素子アレイに関する。
【背景技術】
【０００２】  現在、フラットパネルディスプレイ分野で使用されている電界効果トランジスタ（ＦＥＴ）又は薄膜トランジスタ（ＴＦＴ）は、チャネルとして働く半導体をはさんで分離したソース電極とドレイン電極との間のスイッチングを、ゲート電極にかける電圧によって制御している。現在実用化されているＴＦＴデバイスは、アモルファスシリコン（ａ−Ｓｉ）や低温ポリシリコンを半導体とし、酸化シリコンや窒化シリコンをゲート絶縁層として使用している。これらの技術を基盤としたディスプレイなどのデバイスを作製するためには、高温での製造プロセスが多く必要とされている。【０００３】  一方で、フラットパネルディスプレイの技術発展の中、基板の軽量化、機械的柔軟性、耐衝撃性又は省資源に対する要求も出てきている。しかし、基板としてこれらに有用なプラスチック板や樹脂フィルムを、２００℃を越える処理温度での製造工程で使用するには制約がある。【０００４】  近年、半導体の性質を示す有機材料を利用する有機半導体電界効果トランジスタ（有機ＦＥＴ）も研究されている。有機材料を用いることで、従来のａ−Ｓｉや低温ポリシリコンを用いた場合と比較してさらに低温のプロセスで薄膜デバイスを作製することが可能となり、シリコン系を用いたプロセスで必要とされる高コストの設備を準備せずに製造できることが期待される。また、高温工程なしに製造できるようになると、機械的フレキシビリティがあるプラスチック板や樹脂フィルムなどを基板として使用するのも容易となり、シートライクな、又はペーパーライクなディスプレイや携帯機器などの実現可能性もある。【０００５】  ペンタセンなどの低分子系有機半導体を用いた有機ＦＥＴの場合、低温ポリシリコン系半導体層に比べてチャネルのキャリア移動度が小さく、約０．１〜３ｃｍ２／Ｖｓの値が得られている（例えば、非特許文献１）。しかし、結晶粒界が増えたり結晶性が低下したりするとキャリア移動度は小さくなり、ＴＦＴとして実用的利用ができなくなる。【０００６】  これに対して、炭素から作製された導電性が非常に良好で強靭な性質を有するナノ構造からなるカーボンナノチューブ（ＣＮＴ）を半導体層に用いたＦＥＴ（ＣＮＴ−ＦＥＴ）も報告されている。ＣＮＴ−ＦＥＴは、チャネルのキャリア移動度が大きく、約１０００〜１５００ｃｍ２／Ｖｓ程度の値を得ている（例えば、非特許文献５）。ＣＮＴのキャリア移動度が大きいという性質を利用して、特許文献１ではＣＮＴをＦＥＴに利用することが提案されている。【０００７】  ＣＮＴ−ＦＥＴは、空気に一旦さらした状態ではｐ型特性を示すことが知られている。また、真空加熱処理をしたりアルカリ金属処理をしたりすればｎ型にできるが、酸素や水分と触れるとｐ型に戻ってしまう（非特許文献２）。しかし、非特許文献３には、ポリエチレンイミンなどのイミン系ポリマーでＣＮＴを処理すると、大気中でも安定なｎ型ＣＮＴ−ＦＥＴを作製できると提案されている。【０００８】  ＣＮＴをＦＥＴの半導体として用いる際には、ｐ型及びｎ型の双方を同一基板上に作製できると回路設計上都合が良い。非特許文献４には、ひとつの基板上にｐ型とｎ型のＣＮＴを配置し論理否定回路（ＮＯＴゲイト）を作製する２通りの���法が提案されている。非特許文献４に提案されている作製方法のひとつは、ＣＮＴを基板上の所定の位置に配置して作製された回路に対し、ｎ型とすべきＦＥＴを光リソグラフ樹脂でパターン付け保護した後、２００℃、１０時間真空加熱処理を行い、一旦、すべてのＣＮＴ−ＦＥＴをｎ型とし、次いで、１０−３Ｔｏｒｒの酸素に３分間接触させ、樹脂で保護されていないＦＥＴをｐ型とし、ＮＯＴゲイトを作製するものである。非特許文献４に提案されている別の作製方法は、ＣＮＴを基板上の所定の位置に配置して作製された回路に対し、ｐ型とすべきＦＥＴを光リソグラフ樹脂でパターン付け保護した後、カリウムを蒸着して樹脂で保護されていないＦＥＴをｎ型とし、ＮＯＴゲイトを作製するものである。
［特許文献１］特開２００３−１７５０３号公報
［非特許文献１］Ｃ．Ｄ．Ｄｉｍｉｔｒａｋｏｐｏｕｌｏｓら，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．８０、ｐｐ．２５０１−２５０８，（１９９６）
［非特許文献２］Ｖ．Ｄｅｒｙｃｋｅら，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．８０，ｐｐ．２７７３−２７７５，（２００２）
［非特許文献３］Ｍｏｏｎｓｕｂ  Ｓｈｉｍら，Ｊ．Ａｍ．Ｃｈｅｍ．Ｓｏｃ．１２３，ｐｐ．１１５１２−１１５１３，（２００１）
［非特許文献４］Ｖ．Ｄｅｒｙｃｋｅら，Ｎａｎｏ  Ｌｅｔｔ．１，ｐｐ．４５３−４５６，（２００１）
［非特許文献５］Ｓ．Ｒｏｓｅｎｂｌａｔｔら，Ｎａｎｏ  Ｌｅｔｔ．２，ｐｐ．８６９−８７２，（２００２）【０００９】  上述のように、同一基板上にｐ型とｎ型のＣＮＴ−ＦＥＴを含んだ回路を作製する際には、非特許文献４で提案されているように光リソグラフなどでのパターン付け保護という複雑な工程に加えて、ｐ型／ｎ型の特性転換という工程が必要となる。さらに、カリウムなどの金属でＣＮＴをｎ型とする場合には、ソース電極とドレイン電極との間の漏れ電流を小さくするために、カリウムの蒸着量を制御する必要も生じる。また、非特許文献４には述べられていないが、光リソグラフパターン付け保護の後カリウムでｎ型へ特性変換する場合に、大気からの保護被覆が必要となることは、非特許文献２から明らかである。この様に、同一基板上にｐ型とｎ型のＣＮＴ−ＦＥＴを含んだ回路を製造するための従来の方法では、ｎ型ＣＮＴを作製するために長時間真空加熱という時間のかかる工程を経るか、カリウムなどの金属を用いた場合に漏れ電流を小さくするための工夫が必要とされ、加えて、パターニング、特性転化、封止という全体を通すと複雑な工程を必要とするなどの課題を有していた。
【発明の開示】
【００１０】  本発明は、この従来の課題を解決するもので、従来よりも簡便な工程で同一基板上にｐ型とｎ型のＣＮＴ−ＦＥＴを含んだ回路を製造でき、空気中でも安定な電界効果トランジスタ及び電気素子アレイを提供する。
【００１１】  本発明の電界効果トランジスタは、基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｎ型半導体層と、前記ｎ型半導体層上に形成された、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層とを有する。
【００１２】  また本願発明の電気素子アレイは、基板と、前記基板上に形成されたｎ型電界効果トランジスタとｐ型電界効果トランジスタとを有する電気素子アレイであって、前記ｎ型電界効果トランジスタは、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｎ型半導体層と、前記ｎ型半導体層上に形成された、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層とを有し、前記ｐ型電界効果トランジスタは、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｐ型半導体層とを有する。
【００１３】  また本発明の電界効果トランジスタの製造方法は、基板上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にソース電極およびドレイン電極を形成する工程と、前記ゲート絶縁層上であって前記ソース電極とドレイン電極との間に、カーボンナノチューブを含む半導体層を形成する工程と、前記半導体層上に前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層をインクジェット法により吐出して形成する工程とを有する。
【００１４】  また本発明の電気素子アレイの製造方法は、基板上にｎ型電界効果トランジスタとｐ型電界効果トランジスタとを有する電気素子アレイの製造方法であって、基板上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にソース電極およびドレイン電極を形成する工程と、前記ゲート絶縁層上であって前記ソース電極とドレイン電極との間に、カーボンナノチューブを含む半導体層を形成する工程と、前記半導体層のうちｎ型とすべき半導体層上にのみ、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層をインクジェット法により吐出して形成する工程とを有する。
【図面の簡単な説明】
【００１５】［図１Ａ］図１Ａは本発明の実施例１における電界効果トランジスタの断面図。
［図１Ｂ］図１Ｂは図１Ａで構成される電気回路図。
［図２］図２は本発明の実施例１における電界効果トランジスタの製造工程の概念図。
［図３］図３は本発明の実施例２における電界効果トランジスタの断面図。
［図４］図４は従来例１に示した電界効果トランジスタの製造工程の概念図。
［図５］図５は従来例２に示した電界効果トランジスタの製造工程の概念図。
【発明を実施するための最良の形態】
【００１６】  本発明の電界効果トランジスタは、基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｎ型半導体層と、前記ｎ型半導体層上に形成された、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層とを有する。これにより、空気中においてもｎ型半導体層はｐ型に反転することがなく、空気中においても安定なトランジスタ特性が得られる。【００１７】  前記ｎ型改質ポリマーは、イミン系窒素含有ポリマーであることが好ましい。前記イミン系窒素含有ポリマーとしては、ポリアルキレンイミンが好ましい。とくにポリエチレンイミン、ポリプロピレンイミン及びポリブチレンイミンから選ばれる少なくとも一つであることが好ましい。【００１８】  前記ｎ型半導体層の上に、さらに樹脂保護膜が形成されていてもよい。これにより空気中の湿度の影響を防ぎ耐久性を向上できる。【００１９】  前記ｎ型改質ポリマーは、インクジェット法によって形成するのが好ましい。溶媒に溶解したポリマーをインクジェット法により塗布することにより、微細な領域に正確に塗布できる。【００２０】  また本願発明の電気素子アレイは、基板と、前記基板上に形成されたｎ型電界効果トランジスタとｐ型電界効果トランジスタとを有する電気素子アレイであって、前記ｎ型電界効果トランジスタは、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｎ型半導体層と、前記ｎ型半導体層上に形成された、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層とを有し、前記ｐ型電界効果トランジスタは、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｐ型半導体層とを有する。これにより、空気中においてもｎ型半導体層はｐ型に反転することがなく、ｐ型半導体層はそのままｐ型を維持するため、空気中においても安定なトランジスタ特性が得られる。【００２１】  前記ｎ型改質ポリマーは、イミン系窒素含有ポリマーであることが好ましい。前記イミン系窒素含有ポリマーとしては、ポリアルキレンイミンが好ましい。とくにポリエチレンイミン、ポリプロピレンイミン及びポリブチレンイミンから選ばれる少なくとも一つであることが好ましい。【００２２】  前記ｎ型半導体層の上に、さらに樹脂保護膜が形成されていてもよい。これにより空気中の湿度の影響を防ぎ耐久性を向上できる。【００２３】  前記ｎ型改質ポリマーは、インクジェット法によって形成するのが好ましい。溶媒に溶解したポリマーをインクジェット法により塗布することにより、微細な領域に正確に塗布できる��【００２４】  前記ｐ型半導体層上にはイミン系窒素非含有ポリマーを形成することが好ましい。イミン系窒素非含有ポリマーとしては、例えばポリメチルメタクリレート（ＰＭＭＡ）等のアクリル樹脂、エポキシ樹脂、ポリオレフィン、ポリエステル、ポリカーボネート、ポリスチレン、ポリアクリロニトリル、ポリフッ化ビニリデン、ポリシアン化ビニリデン、ポリビニルアルコールなどや、ゲート絶縁膜に使用可能な樹脂などを用いることができる。また、ＣＮＴと電荷移動錯体を形成しＣＮＴをｐ型にする樹脂でも良い。【００２５】  前記ｐ型半導体層の上に、さらに樹脂保護膜が形成されていてもよい。これにより空気中の湿度の影響を防ぎ耐久性を向上できる。【００２６】  前記ｎ型改質ポリマー及びイミン系窒素非含有ポリマーは、インクジェット法によって形成するのが好ましい。溶媒に溶解したポリマーをインクジェット法により塗布することにより、微細な領域に正確に塗布できる。【００２７】  また本発明の電界効果トランジスタの製造方法は、基板上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にソース電極およびドレイン電極を形成する工程と、前記ゲート絶縁層上であって前記ソース電極とドレイン電極との間に、カーボンナノチューブを含む半導体層を形成する工程と、前記半導体層上に前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層をインクジェット法により吐出して形成する工程とを有する。これにより、ｎ型のＣＮＴ−ＦＥＴを従来より簡便に精度良く製造でき、空気中でも安定なＣＮＴ−ＦＥＴ回路を提供できる。【００２８】  また本発明の電気素子アレイの製造方法は、基板上にｎ型電界効果トランジスタとｐ型電界効果トランジスタとを有する電気素子アレイの製造方法であって、基板上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にソース電極およびドレイン電極を形成する工程と、前記ゲート絶縁層上であって前記ソース電極とドレイン電極との間に、カーボンナノチューブを含む半導体層を形成する工程と、前記半導体層のうちｎ型とすべき半導体層上にのみ、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層をインクジェット法により吐出して形成する工程とを有する。これにより、同一基板上にｐ型とｎ型のＣＮＴ−ＦＥＴを含んだ回路を従来より簡便に製造でき、空気中でも安定なＣＮＴ−ＦＥＴ回路を提供できる。また、両半導体層を形成するのに高温を必要としないので、樹脂基板を使用することもできる。【００２９】  なお、以上に述べた各手段又は構成は、本発明の趣旨を逸脱しない限り、互いに組み合わせることが可能である。【００３０】  以下、本発明の実施例及び比較例について説明する。
【実施例１】
【００３１】  以下、本発明の実施例１として、一組のｎ型ＦＥＴとｐ型ＦＥＴとからなるＮＯＴゲイトを含む電気素子アレイを作製する場合を例に図を用いて説明する。図１Ａは、本発明の実施例１における電界効果トランジスタで構成した回路例（ＮＯＴゲイト）の概念断面図である。図１Ｂはその回路図である。図１Ａにおいて、１０１は基板であり、１０２は回路内のｐ型及びｎ型ＦＥＴのゲート電極であり、ＮＯＴゲイトの入力となる。ゲート電極１０２に入力した電圧は、ｐ型半導体層１０５及びｎ型半導体層１０８をスイッチングし、正電源電極１０６又は負電源電極１０９のいずれかの電圧を出力電極１０４に出力する。ｐ型半導体層及びｎ型半導体層はカーボンナノチューブ（ＣＮＴ）を用いた。ゲート電極１０２は、他の電極や半導体層とゲート絶縁層１０３により絶縁されている。ｐ型半導体層１０５上には、ポリメチルメタクリレートからなるｐ型半導体保護層１０７が形成されており、ｎ型半導体層１０８上には、ポリエチレンイミンからなるｎ型半導体保護層１１０が形成されている。【００３２】  なお、ｐ型半導体層１０５を含むｐ型ＦＥＴにおいて、そのゲート電極、ソース電極、ドレイン電極は、それぞれゲート電極１０２、ソース電極１０６（又は１０４）、ドレイン電極１０４（又は１０６）である。また、ｎ型半導体層１０８を含むｎ型ＦＥＴにおいて、そのゲート電極、ソース電極、ドレイン電極は、それぞれゲート電極１０２、ソース電極１０９（又は１０４）、ドレイン電極１０４（又は１０９）である。【００３３】  次に、図１Ａ、ＢのＮＯＴゲートの製造方法を、図２Ａ〜Ｃとともに説明する。まず、図１Ａに示す基板１０１上にゲート電極１０２のパターンを形成し、その上にゲート絶縁膜１０３を形成した。そしてゲート絶縁膜１０３上に、正電源電極１０６、負電源電極１０９、出力電極１０４のパターンを形成した。ゲート絶縁膜１０３は、耐電圧が不足しない範囲で薄い方が好ましいが、作製の都合上、本例では１００ｎｍの厚さのＳｉＯ２とした。正・負電源電極と出力電極との間隔は、作製の都合上、本例では１μｍとしたが、パターンが作製できるのなら任意に設定できる。また、出力電極の幅は配線の都合上、本例では５０μｍとしたが、より細くしてもＦＥＴは動作する。基板１０１としては厚さ０．５ｍｍのポリイミドを用いた。ゲート、正電源、負電源の各電極としては、ＣＮＴと接触する部分の厚さが薄くなるようにして厚さ０．７〜１μｍの金を用いた。【００３４】  次に、ＣＮＴを溶剤中に分散したものを、正電源電極１０６、負電源電極１０９、出力電極１０４のパターンが形成された基板の全面に塗布し乾燥した。本実施例では、溶剤としてジクロロメタンを選択したが、ＣＮＴが分散できれば他の溶剤も使用できる。また、本実施例では濃度を２質量％としたが、この濃度も電極上にＣＮＴが配置される濃度であれば任意に選択できる。ＣＮＴの分散は、超音波洗浄機で５分間超音波をかけることで行った。このようにして、正電源電極１０６、負電源電極１０９、出力電極１０４のそれぞれの間に、半導体（ＣＮＴ）層１０５、１０８を配置した状態とした（図２Ａ）。なお、図２Ａにおいて、正電源電極１０６と出力電極１０４との���、及び負電源電極１０９と出力電極１０４との間以外にもＣＮＴが形成されているが省略している。省略されたＣＮＴについては、電極間の距離が大きいため、実質的に半導体層としては作用しない。また、各電極間の配線についても省略している。【００３５】  次に、ｐ型半導体保護剤としてのポリメチルメタクリレート（ＰＭＭＡ；平均分子量４万６千〜９万３千）をトルエンに７質量％溶解したインクと、ｎ型半導体保護剤としてｎ型改質ポリマーであるポリエチレンイミン（平均分子量１万）をメタノールに６質量％溶解したインクを用意し、インクジェット法を用いてｐ型半導体保護層４０４とｎ型半導体保護層４０５とを塗り分けた（図２Ｂ）。ｐ型半導体保護層４０４とｎ型半導体保護層４０５は、どちらも、直径約２０〜４０μｍのほぼ円形状であった。このとき、ポリエチレンイミンの一部は半導体（ＣＮＴ）層に浸透し、ｎ型半導体保護層を形成すると同時に半導体（ＣＮＴ）層のｎ型への特性転化も行われる。したがって、特に特性転化のための工程を設ける必要はない。ｐ型半導体保護層とｎ型半導体保護層とも、乾燥後に６〜８μｍ程度の厚さとなった。また、本実施例では半導体保護剤を位置選択的に塗布する簡便な方法としてインクジェット法を用いたが、他の選択的塗布が可能な方法を用いても同様に作製可能である。本実施例は、半導体保護層形成と同時にＣＮＴの半導体特性転化を行うことで、工程を簡便にできる。最後に、素子全体の保護のための保護層４０３を設け、ＣＮＴ−ＦＥＴで構成された回路を得た（図２Ｃ）。保護層４０３には、パッシベーション膜用光硬化性ポリイミド樹脂（旭化成エレクトロニクス株式会社製商品名“パイメル”）を用い、厚さ３０〜１００μｍとした。【００３６】  得られたＮＯＴゲイトに対し、正電源電極１０６に＋２．４Ｖ、負電源電極１０９に−２．４Ｖを印加した。入力電極１０２に＋４Ｖを印加したところ、出力電極１０４の電圧は、−１．６Ｖとなり、また、入力電極に−４Ｖを印加したところ、出力電極の電圧は＋１．６Ｖと、入出力の極性が反転し、論理否定演算ができた。なお、入力電圧の絶対値に対して出力電圧の絶対値が小さいのは、本実施例のゲート絶縁膜を厚く設定したためである。【００３７】  ＮＯＴゲイト回路が正負入力に対し正常に動作することから、回路を構成するＣＮＴ−ＦＥＴのｐ型とｎ型の双方とも動作していることが分かり、半導体保護層４０４と４０５によりｐ型とｎ型のＣＮＴ−ＦＥＴを特性づけられたのが分かる。仮に、回路を構成する二つのＣＮＴ−ＦＥＴの極性が同じ場合、入力のひとつの極性に対しては正常動作するが、逆極性に対しては出力が、ほぼ０Ｖとなるからである。【００３８】  本実施例１では、ＮＯＴゲイトを回路例としたが、同一基板上にｐ型とｎ型のＣＮＴ−ＦＥＴを含んだ空気中でも安定な回路を簡便に製造でき、ＮＯＴゲイトに限定されるものでなく、論理否定の他に論理和や論理積、それらを組み合わせたのと等価な論理回路のほかに、スイッチング回路としてマトリクス型パネルに組み込んだ表示回路の一部や、情報記録や情報読み出し回路などにも利用できる。本実施例は、単一基板上に多くのＦＥＴ素子を設置する場合に特に好ましい製造方法であるので、��れらの回路を作製する際にとりわけ有効である。【００３９】  本実施例１では、ＰＭＭＡをｐ型ＣＮＴ−ＦＥＴの半導体保護層として用いたが、このＰＭＭＡは極性決定には寄与していないので省略し、保護層４０３で兼用することも可能である。但し、保護層４０３を積層する際の機械的・熱的な半導体へのストレスや、素子の使用・保存時の機械的・熱的なストレスから保護するために、極性決定に寄与しなくとも半導体保護層を設け緩衝作用を利用する方が好ましい。【００４０】  なお、本実施例では空気中で取り扱われたｐ型のＣＮＴを用いたのでＰＭＭＡをｐ型ＣＮＴ−ＦＥＴの保護層として用いたが、真空加熱処理やアルカリ金属・アルカリ土類金属処理、イミンやイミドなどの含窒素官能基での処理などでｎ型としたＣＮＴを用いて作製する場合には、ＰＭＭＡはｎ型ＣＮＴ−ＦＥＴの保護層として用い得るのは、ＰＭＭＡが極性決定に寄与しないからである。【００４１】  なお、本実施例では、ＰＭＭＡをｐ型半導体保護層として用いたが、極性決定に寄与しない樹脂であれば同様の効果がある。例えば、ポリカーボネート、ポリスチレン、ポリアクリロニトリル、ポリフッ化ビニリデン、ポリシアン化ビニリデン、ポリビニルアルコールなどや、ゲート絶縁膜に使用可能な樹脂などを用いることができる。また、ＣＮＴと電荷移動錯体を形成しＣＮＴをｐ型にする樹脂でも、ｐ型半導体保護層となる。【００４２】  なお、本実施例では、ＣＮＴをｎ型半導体に特性転化する半導体保護層としてポリエチレンイミン［−（ＣＨ２−Ｃ（ＣＨ＝ＮＨ）Ｈ）ｎ−］（但し、ｎは重合度を示す。）を用いたが、他のイミン系樹脂でも使用可能である。イミン系樹脂では、ポリエチレンイミンは大量に生産されているので入手が容易なので好ましいが、例えばポリプロピレンイミンやポリブチレンイミンなどのポリアルキレンイミンや他のイミン系樹脂も使用できる。【００４３】  なお、本実施例では保護層４０３を設けたが、保護層４０３は存在しなくてもＦＥＴ動作が可能である。そのため、回路以外の構成物もある素子内に回路を構成する場合には、保護層４０３を省略し、素子全体の保護措置で補うのも可能である。素子外部・素子内部からの機械的な作用、素子構成要素間の熱膨張率の差異などの熱的な作用、環境から浸入したり素子構成時に含まれる化学物質による作用などからＦＥＴが劣化するのを防ぐために保護層４０３を設けるのが好ましい。【００４４】  なお、本実施例では、基板としてポリイミドを用いたが、ポリエチレンテレフタレートやポリブチレンテレフタレートなどのポリエステルやその他のフレキシブル基板を用いることも可能であるし、ガラスやシリコンなどフレキシブルでないものを基板として用いるのは可能である。本実施例は、素子が形成されれば基板の材質について左右されるものではない。【００４５】  なお、本実施例では、電極として金を用いたが、基板との密着性を向上させるためにチタンなど他金属との積層構造とすることも可能であるし、クロムやコバルト、ニッケルなど金以外の金属を電極として用いるのも可能である。また、金属に限らずポリチオフェンやポリピロールなどの導電性高分子やＴＴＦ−ＴＣＮＱなどの電荷移動錯体も用いることも可能である。また、各電極の材質をそれぞれ異なるものとすること、半導体と電極との界面接合向上のために別の材料層を設けること、電極の厚さなど、本実施例の主旨を左右するものではない。【００４６】  なお、本実施例のＣＮＴ−ＦＥＴは、ゲート絶縁層と、ゲート絶縁層と接触して設けた半導体層と、ゲート絶縁層と接触するが半導体層とは接触しないゲート電極と、半導体層の少なくとも一方の側に接触してゲート電極を挟むようにして設けたソース電極とドレイン電極と、を含む電界効果トランジスタであって、ゲート電極を基板上に設けたボトムゲート型の電界効果トランジスタで説明したが、ゲート電極を半導体層に対し基板とは反対側に設けたトップゲート型の電界効果トランジスタとしても、同様に実施可能であり、電極配置について左右されるものでない。
【実施例２】
【００４７】  ｐ型半導体層とｎ型半導体層とそれらの保護層以外は実施例１と同様にした。すなわち、基板１０１上にゲート電極１０２のパターンを形成し、ゲート電極１０２上にゲート絶縁層１０３を形成した。そしてゲート絶縁層１０３上に、出力電極１０４と正電源電極１０６と負電源電極１０９を作成した。その後、図３に示すように、ポリメチルメタクリレート（ＰＭＭＡ；平均分子量４万６千〜９万３千）をトルエンに１質量％溶解したインクと、ポリエチレンイミン（平均分子量１万）をメタノールに１．５質量％溶解したインクを用意し、インクジェット法を用いてｐ型半導体接触層１１２（ＰＭＭＡ層）とｎ型半導体接触層１１３（ポリエチレンイミン層）とを塗り分けた。これらのポリマーを塗布した後、未乾燥状態のうちにＣＮＴを落下させポリマー内に一部又は全部を押し込み、ｐ型ＣＮＴ−ＦＥＴ半導体層（１１２が該当）と、ｎ型に特性転化したＣＮＴ−ＦＥＴ半導体層（１１３が該当）を形成した。ｐ型半導体層とｎ型半導体層はどちらも、直径約２０〜４０μｍのほぼ円形状であった。このとき、ｎ型半導体層はＣＮＴをポリエチレンイミンに接触させると同時にｎ型への特性転化も行われるので、特に、特性転化工程を必要としなかった。ｐ型半導体層とｎ型半導体層とも、乾燥後に０．３〜２μｍの厚さとなった。【００４８】  次に、素子全体の保護のための保護層４０３を設け、ＣＮＴ−ＦＥＴで構成された回路を得た。保護層４０３には、パッシベーション膜用光硬化性ポリイミド樹脂（旭化成エレクトロニクス株式会社製商品名“パイメル”）を用い、厚さ３０〜１００μｍとした。【００４９】  得られた電界効果トランジスタ１００は実施例１と同様に正常な動作を示した。【００５０】  （比較例１）
以下、比較例として従来の作製方法を図４Ａ−Ｃに従って説明する。この方法は、非特許文献４に提案の方法に基づいている。【００５１】  実施例１と同様にして基板上にゲート電極、ゲート絶縁体、半導体（ＣＮＴ）層２０１を設けた状態とした（図４Ａ）。次に、ＣＮＴ２０１上にレジスト剤としてＰＭＭＡを塗布し、露光・硬化・除去し、ドーパント対策用保護マスク２０２を設けた（図４Ｂ）。なお、保護マスク２０２はｎ型とするＣＮＴ−ＦＥＴに対して設置した。続いて真空中で２００℃、１０時間放置し、すべてのＣＮＴをｐ型からｎ型に特性転化させた。さらに、真空から空気中に出し、ドーパント対策用保護マスク２０２で保護されていないＣＮＴをｎ型からｐ型へ特性転化させた。この場合のドーパントは、空気中の酸素が相当する。【００５２】  次に、ｐ型とｎ型のＣＮＴ−ＦＥＴが配置された回路を得た後、保護層２０３を設けた（図４Ｃ）。【００５３】  このように、比較例１は実施例１〜２と比較して特性転化を２度行うために工程数が多くなった。実施例１〜２においては、保護マスクを作製する工程で特性転化も同時に行われることに対して、比較例１のｎ型へ転化する工程は、比較的時間がかかる。これらの点から、実施例１〜２の方が、同一基板上にｐ型とｎ型のＣＮＴ−ＦＥＴを含んだ回路を比較例１よりも簡便に製造できることがわかる。【００５４】  （比較例２）
以下、比較例２として比較例１と異なる従来の作製方法を図５Ａ−Ｃに従って説明する。この方法は、非特許文献４に提案の方法に基づいている。【００５５】  実施例１と同様にして基板上に電極、絶縁体、半導体（ＣＮＴ）３０１を設けた状態とした（図５Ａ）。次に、ＣＮＴ３０１上にレジスト剤としてＰＭＭＡを塗布し、露光・硬化・除去し、ドーパント対策用保護マスク３０２を設けた（図５Ｂ）。なお、保護マスク３０２は比較例１と異なり、ｐ型とするＣＮＴ−ＦＥＴに対して設置した。つづいて、真空中でカリウムを蒸着しｐ型からｎ型に特性転化した。ここで、保護マスク３０２が設けてあるＦＥＴについては、ｐ型のまま特性が維持された。なお、本比較例では非特許文献４にしたがってカリウムをドーパントとして用いたが、他のアルカリ金属やカルシウムなどを使用しても同様である。なお、ドーパントである金属を多量に蒸着すると、ドーパント金属に電流が流れてＣＮＴ−ＦＥＴのＯＦＦ電流が大きくなってしまう原因となる。そのため、ドーパントの蒸着量を最小限としなければならない。【００５６】  以上のようにして、ｐ型とｎ型のＣＮＴ−ＦＥＴが配置された回路を得た後、保護層３０３を設けた（図５Ｃ）。このように、比較例２は比較例１よりも特性転化工程を短縮できるが、実施例１〜２と比較すると特性転化を行うために工程数が多い。実施例１〜２においては、保護マスクを作製する工程で特性転化も同時に行われるからである。また比較例２のｎ型へ転化する工程では、アルカリ金属やカルシウムなど空気中で取り扱えない化合物を用いるが、実施例１〜２で用いる化合物は、空気中でも取り扱える。これらの点から、実施例１〜２の方が、同一基板上にｐ型とｎ型のＣＮＴ−ＦＥＴを含んだ回路を比較例２よりも簡便に製造できることがわかる。
【産業上の利用可能性】
【００５７】  本発明は、種々の電子機器に応用でき、スイッチング素子や駆動回路や制御回路などを使用したペーパーライク又はシート状などのディスプレイ、半導体回路装置を使用した携帯機器、無線ＩＣタグなどの使い捨て機器、記録機器又は他の電子機器、その他の産業分野に利用することができ、その産業上の利用可能性は非常に広く且つ大きい。
2005057665.tif 000002
【図２】
2005057665.tif 000003
【図３】
2005057665.tif 000004
【図４】
2005057665.tif 000005
【図５】
2005057665.tif 000006
【手続補正書】
【提出日】平成17年9月16日(2005.9.16)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に形成されたゲート電極と、
前記ゲート電極上に形成されたゲート絶縁層と、
前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、
前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｎ型半導体層と、
前記ｎ型半導体層上に形成された、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層と、
を含む電界効果トランジスタ。
【請求項２】
前記ｎ型改質ポリマーは、イミン系窒素含有ポリマーである請求項１に記載の電界効果トランジスタ。
【請求項３】
前記イミン系窒素含有ポリマーは、ポリアルキレンイミンである請求項２に記載の電界効果トランジスタ。
【請求項４】
前記ポリアルキレンイミンは、ポリエチレンイミン、ポリプロピレンイミン及びポリブチレンイミンから選ばれる少なくとも一つである請求項３に記載の電界効果トランジスタ。
【請求項５】
前記ｎ型改質ポリマー層上に、さらに樹脂保護膜が形成されている請求項１に記載の電界効果トランジスタ。
【請求項６】
前記ｎ型改質ポリマーは、インクジェット法によって形成されている請求項１に記載の電界効果トランジスタ。
【請求項７】
基板と、前記基板上に形成されたｎ型電界効果トランジスタとｐ型電界効果トランジスタとを有する電気素子アレイであって、
前記ｎ型電界効果トランジスタは、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｎ型半導体層と、前記ｎ型半導体層上に形成された、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層とを有し、
前記ｐ型電界効果トランジスタは、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｐ型半導体層とを有する電気素子アレイ。
【請求項８】
前記ｎ型改質ポリマーは、イミン系窒素含有ポリマーである請求項７に記載の電界効果トランジスタ。
【請求項９】
前記イミン系窒素含有ポリマーは、ポリアルキレンイミンである請求項８に記載の電界効果トランジスタ。
【請求項１０】
前記ポリアルキレンイミンは、ポリエチレンイミン、ポリプロピレンイミン及びポリブチレンイミンから選ばれる少なくとも一つである請求項９に記載の電界効果トランジスタ。
【請求項１１】
前記ｎ型改質ポリマー層上に、さらに樹脂保護膜が形成されている請求項７に記載の電界効果トランジスタ。
【請求項１２】
前記ｎ型改質ポリマーは、インクジェット法によって形成されている請求項７に記載の電界効果トランジスタ。
【請求項１３】
前記ｐ型半導体層上に、イミン系窒素非含有ポリマーよりなる保護層が形成されている請求項７に記載の電気素子アレイ。
【請求項１４】
前記イミン系窒素非含有ポリマーは、アクリル樹脂、エポキシ樹脂、ポリオレフィン、ポリエステル、ポリカーボネート、ポリスチレン、ポリアクリロニトリル、ポリフッ化ビニリデン、ポリシアン化ビニリデン、ポリビニルアルコールから選ばれる少なくとも一つである請求項１３に記載の電気素子アレイ。
【請求項１５】
前記ｎ型改質ポリマー及び前記イミン系窒素非含有ポリマーは、インクジェット法によって形成されている請求項１３に記載の電気素子アレイ。
【請求項１６】
基板上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上にソース電極およびドレイン電極を形成する工程と、
前記ゲート絶縁層上であって前記ソース電極とドレイン電極との間に、カーボンナノチューブを含む半導体層を形成する工程と、
前記半導体層上に前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層をインクジェット法により吐出して形成する工程と、
を含む電界効果トランジスタの製造方法。
【請求項１７】
前記ｎ型改質ポリマーは、イミン系窒素含有ポリマーである請求項１６に記載の電界効果トランジスタの製造方法。
【請求項１８】
前記イミン系窒素含有ポリマーは、ポリアルキレンイミンである請求項１７に記載の電界効果トランジスタの製造方法。
【請求項１９】
前記ポリアルキレンイミンは、ポリエチレンイミン、ポリプロピレンイミン及びポリブチレンイミンから選ばれる少なくとも一つである請求項１８に記載の電界効果トランジスタの製造方法。
【請求項２０】
基板上にｎ型電界効果トランジスタとｐ型電界効果トランジスタとを有する電気素子アレイの製造方法であって、
基板上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上にソース電極およびドレイン電極を形成する工程と、
前記ゲート絶縁層上であって前記ソース電極とドレイン電極との間に、カーボンナノチューブを含む半導体層を形成する工程と、
前記半導体層のうちｎ型とすべき半導体層上にのみ、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層をインクジェット法により吐出して形成する工程と、
を含む電気素子アレイの製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】      明細書
【発明の名称】  電界効果トランジスタ及び電気素子アレイ、並びにそれらの製造方法
【技術分野】
本発明は、電界効果トランジスタ（ＦＥＴ）又は薄膜トランジスタ（ＴＦＴ）に関して、特に、カーボンナノチューブを含んだ半導体層を使用したＦＥＴ及び電気素子アレイに関する。
【背景技術】
現在、フラットパネルディスプレイ分野で使用されている電界効果トランジスタ（ＦＥＴ）又は薄膜トランジスタ（ＴＦＴ）は、チャネルとして働く半導体をはさんで分離したソース電極とドレイン電極との間のスイッチングを、ゲート電極にかける電圧によって制御している。現在実用化されているＴＦＴデバイスは、アモルファスシリコン（ａ−Ｓｉ）や低温ポリシリコンを半導体とし、酸化シリコンや窒化シリコンをゲート絶縁層として使用している。これらの技術を基盤としたディスプレイなどのデバイスを作製するためには、高温での製造プロセスが多く必要とされている。
一方で、フラットパネルディスプレイの技術発展の中、基板の軽量化、機械的柔軟性、耐衝撃性又は省資源に対する要求も出てきている。しかし、基板としてこれらに有用なプラスチック板や樹脂フィルムを、２００℃を越える処理温度での製造工程で使用するには制約がある。
近年、半導体の性質を示す有機材料を利用する有機半導体電界効果トランジスタ（有機ＦＥＴ）も研究されている。有機材料を用いることで、従来のａ−Ｓｉや低温ポリシリコンを用いた場合と比較してさらに低温のプロセスで薄膜デバイスを作製することが可能となり、シリコン系を用いたプロセスで必要とされる高コストの設備を準備せずに製造できることが期待される。また、高温工程なしに製造できるようになると、機械的フレキシビリティがあるプラスチック板や樹脂フィルムなどを基板として使用するのも容易となり、シートライクな、又はペーパーライクなディスプレイや携帯機器などの実現可能性もある。
ペンタセンなどの低分子系有機半導体を用いた有機ＦＥＴの場合、低温ポリシリコン系半導体層に比べてチャネルのキャリア移動度が小さく、約０．１〜３ｃｍ2／Ｖｓの値が得られている（例えば、非特許文献１）。しかし、結晶粒界が増えたり結晶性が低下したりするとキャリア移動度は小さくなり、ＴＦＴとして実用的利用ができなくなる。
これに対して、炭素から作製された導電性が非常に良好で強靱な性質を有するナノ構造からなるカーボンナノチューブ（ＣＮＴ）を半導体層に用いたＦＥＴ（ＣＮＴ−ＦＥＴ）も報告されている。ＣＮＴ−ＦＥＴは、チャネルのキャリア移動度が大きく、約１０００〜１５００ｃｍ2／Ｖｓ程度の値を得ている（例えば、非特許文献５）。ＣＮＴのキャリア移動度が大きいという性質を利用して、特許文献１ではＣＮＴをＦＥＴに利用することが提案されている。
ＣＮＴ−ＦＥＴは、空気に一旦さらした状態ではｐ型特性を示すことが知られている。また、真空加熱処理をしたりアルカリ金属処理をしたりすればｎ型にできるが、酸素や水分と触れるとｐ型に戻ってしまう（非特許文献２）。しかし、非特許文献３には、ポリエチレンイミンなどのイミン系ポリマーでＣＮＴを処理すると、大気中でも安定なｎ型ＣＮＴ−ＦＥＴを作製できると提案されている。
ＣＮＴをＦＥＴの半導体として用いる際には、ｐ型及びｎ型の双方を同一基板上に作製できると回路設計上都合が良い。非特許文献４には、ひとつの基板上にｐ型とｎ型のＣＮＴを配置し論理否定回路（ＮＯＴゲイト）を作製する２通りの方法が提案されている。非特許文献４に提案されている作製方法のひとつは、ＣＮＴを基板上の所定の位置に配置して作製された回路に対し、ｎ型とすべきＦＥＴを光リソグラフ樹脂でパターン付け保護した後、２００℃、１０時間真空加熱処理を行い、一旦、すべてのＣＮＴ−ＦＥＴをｎ型とし、次いで、１０-3Ｔｏｒｒの酸素に３分間接触させ、樹脂で保護されていないＦＥＴをｐ型とし、ＮＯＴゲイトを作製するものである。非特許文献４に提案されている別の作製方法は、ＣＮＴを基板上の所定の位置に配置して作製された回路に対し、ｐ型とすべきＦＥＴを光リソグラフ樹脂でパターン付け保護した後、カリウムを蒸着して樹脂で保護されていないＦＥＴをｎ型とし、ＮＯＴゲイトを作製するものである。
【特許文献１】特開２００３−１７５０３号公報
【非特許文献１】C.D.Dimitrakopoulosら,J. Appl. Phys. 80、 pp.2501-2508,(1996)
【非特許文献２】V.Deryckeら,Appl. Phys. Lett. 80, pp.2773-2775,(2002)
【非特許文献３】Moonsub Shimら,J. Am. Chem. Soc. 123, pp.11512-11513,(2001)
【非特許文献４】V.Deryckeら,Nano Lett. 1, pp.453-456,(2001)
【非特許文献５】S.Rosenblattら,Nano Lett. 2, pp.869-872,(2002)
【特許文献１】
【発明の開示】
【発明が解決しようとする課題】
上述のように、同一基板上にｐ型とｎ型のＣＮＴ−ＦＥＴを含んだ回路を作製する際には、非特許文献４で提案されているように光リソグラフなどでのパターン付け保護という複雑な工程に加えて、ｐ型／ｎ型の特性転換という工程が必要となる。さらに、カリウムなどの金属でＣＮＴをｎ型とする場合には、ソース電極とドレイン電極との間の漏れ電流を小さくするために、カリウムの蒸着量を制御する必要も生じる。また、非特許文献４には述べられていないが、光リソグラフパターン付け保護の後カリウムでｎ型へ特性変換する場合に、大気からの保護被覆が必要となることは、非特許文献２から明らかである。この様に、同一基板上にｐ型とｎ型のＣＮＴ−ＦＥＴを含んだ回路を製造するための従来の方法では、ｎ型ＣＮＴを作製するために長時間真空加熱という時間のかかる工程を経るか、カリウムなどの金属を用いた場合に漏れ電流を小さくするための工夫が必要とされ、加えて、パターニング、特性転化、封止という全体を通すと複雑な工程を必要とするなどの課題を有していた。
本発明は、この従来の課題を解決するもので、従来よりも簡便な工程で同一基板上にｐ型とｎ型のＣＮＴ−ＦＥＴを含んだ回路を製造でき、空気中でも安定な電界効果トランジスタ及び電気素子アレイを提供する。
【課題を解決するための手段】
本発明の電界効果トランジスタは、基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｎ型半導体層と、前記ｎ型半導体層上に形成された、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層とを有する。
また本願発明の電気素子アレイは、基板と、前記基板上に形成されたｎ型電界効果トランジスタとｐ型電界効果トランジスタとを有する電気素子アレイであって、前記ｎ型電界効果トランジスタは、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｎ型半導体層と、前記ｎ型半導体層上に形成された、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層とを有し、前記ｐ型電界効果トランジスタは、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｐ型半導体層とを有する。
また本発明の電界効果トランジスタの製造方法は、基板上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にソース電極およびドレイン電極を形成する工程と、前記ゲート絶縁層上であって前記ソース電極とドレイン電極との間に、カーボンナノチューブを含む半導体層を形成する工程と、前記半導体層上に前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層をインクジェット法により吐出して形成する工程とを有する。
また本発明の電気素子アレイの製造方法は、基板上にｎ型電界効果トランジスタとｐ型電界効果トランジスタとを有する電気素子アレイの製造方法であって、基板上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にソース電極およびドレイン電極を形成する工程と、前記ゲート絶縁層上であって前記ソース電極とドレイン電極との間に、カーボンナノチューブを含む半導体層を形成する工程と、前記半導体層のうちｎ型とすべき半導体層上にのみ、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層をインクジェット法により吐出して形成する工程とを有する。
【発明の効果】
本発明の電界効果トランジスタは、基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｎ型半導体層と、前記ｎ型半導体層上に形成された、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層とを有する。これにより、空気中においてもｎ型半導体層はｐ型に反転することがなく、空気中においても安定なトランジスタ特性が得られる。
【発明を実施するための最良の形態】
前記ｎ型改質ポリマーは、イミン系窒素含有ポリマーであることが好ましい。前記イミン系窒素含有ポリマーとしては、ポリアルキレンイミンが好ましい。とくにポリエチレンイミン、ポリプロピレンイミン及びポリブチレンイミンから選ばれる少なくとも一つであることが好ましい。
前記ｎ型半導体層の上に、さらに樹脂保護膜が形成されていてもよい。これにより空気中の湿度の影響を防ぎ耐久性を向上できる。
前記ｎ型改質ポリマーは、インクジェット法によって形成するのが好ましい。溶媒に溶解したポリマーをインクジェット法により塗布することにより、微細な領域に正確に塗布できる。
また本願発明の電気素子アレイは、基板と、前記基板上に形成されたｎ型電界効果トランジスタとｐ型電界効果トランジスタとを有する電気素子アレイであって、前記ｎ型電界効果トランジスタは、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｎ型半導体層と、前記ｎ型半導体層上に形成された、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層とを有し、前記ｐ型電界効果トランジスタは、前記基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁層と、前記ゲート絶縁層上に形成されたソース電極およびドレイン電極と、前記ソース電極およびドレイン電極に接触して、それらの間に形成されたカーボンナノチューブを含むｐ型半導体層とを有する。これにより、空気中においてもｎ型半導体層はｐ型に反転することがなく、ｐ型半導体層はそのままｐ型を維持するため、空気中においても安定なトランジスタ特性が得られる。
前記ｎ型改質ポリマーは、イミン系窒素含有ポリマーであることが好ましい。前記イミン系窒素含有ポリマーとしては、ポリアルキレンイミンが好ましい。とくにポリエチレンイミン、ポリプロピレンイミン及びポリブチレンイミンから選ばれる少なくとも一つであることが好ましい。
前記ｎ型半導体層の上に、さらに樹脂保護膜が形成されていてもよい。これにより空気中の湿度の影響を防ぎ耐久性を向上できる。
前記ｎ型改質ポリマーは、インクジェット法によって形成するのが好ましい。溶媒に溶解したポリマーをインクジェット法により塗布することにより、微細な領域に正確に塗布できる。
前記ｐ型半導体層上にはイミン系窒素非含有ポリマーを形成することが好ましい。イミン系窒素非含有ポリマーとしては、例えばポリメチルメタクリレート（ＰＭＭＡ）等のアクリル樹脂、エポキシ樹脂、ポリオレフィン、ポリエステル、ポリカーボネート、ポリスチレン、ポリアクリロニトリル、ポリフッ化ビニリデン、ポリシアン化ビニリデン、ポリビニルアルコールなどや、ゲート絶縁膜に使用可能な樹脂などを用いることができる。また、ＣＮＴと電荷移動錯体を形成しＣＮＴをｐ型にする樹脂でも良い。
前記ｐ型半導体層の上に、さらに樹脂保護膜が形成されていてもよい。これにより空気中の湿度の影響を防ぎ耐久性を向上できる。
前記ｎ型改質ポリマー及びイミン系窒素非含有ポリマーは、インクジェット法によって形成するのが好ましい。溶媒に溶解したポリマーをインクジェット法により塗布することにより、微細な領域に正確に塗布できる。
また本発明の電界効果トランジスタの製造方法は、基板上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にソース電極およびドレイン電極を形成する工程と、前記ゲート絶縁層上であって前記ソース電極とドレイン電極との間に、カーボンナノチューブを含む半導体層を形成する工程と、前記半導体層上に前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層をインクジェット法により吐出して形成する工程とを有する。これにより、ｎ型のＣＮＴ−ＦＥＴを従来より簡便に精度良く製造でき、空気中でも安定なＣＮＴ−ＦＥＴ回路を提供できる。
また本発明の電気素子アレイの製造方法は、基板上にｎ型電界効果トランジスタとｐ型電界効果トランジスタとを有する電気素子アレイの製造方法であって、基板上にゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁層を形成する工程と、前記ゲート絶縁層上にソース電極およびドレイン電極を形成する工程と、前記ゲート絶縁層上であって前記ソース電極とドレイン電極との間に、カーボンナノチューブを含む半導体層を形成する工程と、前記半導体層のうちｎ型とすべき半導体層上にのみ、前記カーボンナノチューブが本来有するｐ型をｎ型に極性転換して固定するためのｎ型改質ポリマー層をインクジェット法により吐出して形成する工程とを有する。これにより、同一基板上にｐ型とｎ型のＣＮＴ−ＦＥＴを含んだ回路を従来より簡便に製造でき、空気中でも安定なＣＮＴ−ＦＥＴ回路を提供できる。また、両半導体層を形成するのに高温を必要としないので、樹脂基板を使用することもできる。
なお、以上に述べた各手段又は構成は、本発明の趣旨を逸脱しない限り、互いに組み合わせることが可能である。
【実施例】
以下、本発明の実施例及び比較例について説明する。
（実施例１）
以下、本発明の実施例１として、一組のｎ型ＦＥＴとｐ型ＦＥＴとからなるＮＯＴゲイトを含む電気素子アレイを作製する場合を例に図を用いて説明する。図１Ａは、本発明の実施例１における電界効果トランジスタで構成した回路例（ＮＯＴゲイト）の概念断面図である。図１Ｂはその回路図である。図１Ａにおいて、１０１は基板であり、１０２は回路内のｐ型及びｎ型ＦＥＴのゲート電極であり、ＮＯＴゲイトの入力となる。ゲート電極１０２に入力した電圧は、ｐ型半導体層１０５及びｎ型半導体層１０８をスイッチングし、正電源電極１０６又は負電源電極１０９のいずれかの電圧を出力電極１０４に出力する。ｐ型半導体層及びｎ型半導体層はカーボンナノチューブ（ＣＮＴ）を用いた。ゲート電極１０２は、他の電極や半導体層とゲート絶縁層１０３により絶縁されている。ｐ型半導体層１０５上には、ポリメチルメタクリレートからなるｐ型半導体保護層１０７が形成されており、ｎ型半導体層１０８上には、ポリエチレンイミンからなるｎ型半導体保護層１１０が形成されている。
なお、ｐ型半導体層１０５を含むｐ型ＦＥＴにおいて、そのゲート電極、ソース電極、ドレイン電極は、それぞれゲート電極１０２、ソース電極１０６（又は１０４）、ドレイン電極１０４（又は１０６）である。また、ｎ型半導体層１０８を含むｎ型ＦＥＴにおいて、そのゲート電極、ソース電極、ドレイン電極は、それぞれゲート電極１０２、ソース電極１０９（又は１０４）、ドレイン電極１０４（又は１０９）である。
次に、図１Ａ、ＢのＮＯＴゲートの製造方法を、図２Ａ〜Ｃとともに説明する。まず、図１Ａに示す基板１０１上にゲート電極１０２のパターンを形成し、その上にゲート絶縁膜１０３を形成した。そしてゲート絶縁膜１０３上に、正電源電極１０６、負電源電極１０９、出力電極１０４のパターンを形成した。ゲート絶縁膜１０３は、耐電圧が不足しない範囲で薄い方が好ましいが、作製の都合上、本例では１００ｎｍの厚さのＳｉＯ2とした。正・負電源電極と出力電極との間隔は、作製の都合上、本例では１μｍとしたが、パターンが作製できるのなら任意に設定できる。また、出力電極の幅は配線の都合上、本例では５０μｍとしたが、より細くしてもＦＥＴは動作する。基板１０１としては厚さ０．５ｍｍのポリイミドを用いた。ゲート、正電源、負電源の各電極としては、ＣＮＴと接触する部分の厚さが薄くなるようにして厚さ０．７〜１μｍの金を用いた。
次に、ＣＮＴを溶剤中に分散したものを、正電源電極１０６、負電源電極１０９、出力電極１０４のパターンが形成された基板の全面に塗布し乾燥した。本実施例では、溶剤としてジクロロメタンを選択したが、ＣＮＴが分散できれば他の溶剤も使用できる。また、本実施例では濃度を２質量％としたが、この濃度も電極上にＣＮＴが配置される濃度であれば任意に選択できる。ＣＮＴの分散は、超音波洗浄機で５分間超音波をかけることで行った。このようにして、正電源電極１０６、負電源電極１０９、出力電極１０４のそれぞれの間に、半導体（ＣＮＴ）層１０５、１０８を配置した状態とした（図２Ａ）。なお、図２Ａにおいて、正電源電極１０６と出力電極１０４との間、及び負電源電極１０９と出力電極１０４との間以外にもＣＮＴが形成されているが省略している。省略されたＣＮＴについては、電極間の距離が大きいため、実質的に半導体層としては作用しない。また、各電極間の配線についても省略している。
次に、ｐ型半導体保護剤としてのポリメチルメタクリレート（ＰＭＭＡ；平均分子量４万６千〜９万３千）をトルエンに７質量％溶解したインクと、ｎ型半導体保護剤としてｎ型改質ポリマーであるポリエチレンイミン（平均分子量１万）をメタノールに６質量％溶解したインクを用意し、インクジェット法を用いてｐ型半導体保護層４０４とｎ型半導体保護層４０５とを塗り分けた（図２Ｂ）。ｐ型半導体保護層４０４とｎ型半導体保護層４０５は、どちらも、直径約２０〜４０μｍのほぼ円形状であった。このとき、ポリエチレンイミンの一部は半導体（ＣＮＴ）層に浸透し、ｎ型半導体保護層を形成すると同時に半導体（ＣＮＴ）層のｎ型への特性転化も行われる。したがって、特に特性転化のための工程を設ける必要はない。ｐ型半導体保護層とｎ型半導体保護層とも、乾燥後に６〜８μｍ程度の厚さとなった。また、本実施例では半導体保護剤を位置選択的に塗布する簡便な方法としてインクジェット法を用いたが、他の選択的塗布が可能な方法を用いても同様に作製可能である。本実施例は、半導体保護層形成と同時にＣＮＴの半導体特性転化を行うことで、工程を簡便にできる。最後に、素子全体の保護のための保護層４０３を設け、ＣＮＴ−ＦＥＴで構成された回路を得た（図２Ｃ）。保護層４０３には、パッシベーション膜用光硬化性ポリイミド樹脂（旭化成エレクトロニクス株式会社製商品名“パイメル”）を用い、厚さ３０〜１００μｍとした。
得られたＮＯＴゲイトに対し、正電源電極１０６に＋２．４Ｖ、負電源電極１０９に−２．４Ｖを印加した。入力電極１０２に＋４Ｖを印加したところ、出力電極１０４の電圧は、−１．６Ｖとなり、また、入力電極に−４Ｖを印加したところ、出力電極の電圧は＋１．６Ｖと、入出力の極性が反転し、論理否定演算ができた。なお、入力電圧の絶対値に対して出力電圧の絶対値が小さいのは、本実施例のゲート絶縁膜を厚く設定したためである。
ＮＯＴゲイト回路が正負入力に対し正常に動作することから、回路を構成するＣＮＴ−ＦＥＴのｐ型とｎ型の双方とも動作していることが分かり、半導体保護層４０４と４０５によりｐ型とｎ型のＣＮＴ−ＦＥＴを特性づけられたのが分かる。仮に、回路を構成する二つのＣＮＴ−ＦＥＴの極性が同じ場合、入力のひとつの極性に対しては正常動作するが、逆極性に対しては出力が、ほぼ０Ｖとなるからである。
本実施例１では、ＮＯＴゲイトを回路例としたが、同一基板上にｐ型とｎ型のＣＮＴ−ＦＥＴを含んだ空気中でも安定な回路を簡便に製造でき、ＮＯＴゲイトに限定されるものでなく、論理否定の他に論理和や論理積、それらを組み合わせたのと等価な論理回路のほかに、スイッチング回路としてマトリクス型パネルに組み込んだ表示回路の一部や、情報記録や情報読み出し回路などにも利用できる。本実施例は、単一基板上に多くのＦＥＴ素子を設置する場合に特に好ましい製造方法であるので、これらの回路を作製する際にとりわけ有効である。
本実施例１では、ＰＭＭＡをｐ型ＣＮＴ−ＦＥＴの半導体保護層として用いたが、このＰＭＭＡは極性決定には寄与していないので省略し、保護層４０３で兼用することも可能である。但し、保護層４０３を積層する際の機械的・熱的な半導体へのストレスや、素子の使用・保存時の機械的・熱的なストレスから保護するために、極性決定に寄与しなくとも半導体保護層を設け緩衝作用を利用する方が好ましい。
なお、本実施例では空気中で取り扱われたｐ型のＣＮＴを用いたのでＰＭＭＡをｐ型ＣＮＴ−ＦＥＴの保護層として用いたが、真空加熱処理やアルカリ金属・アルカリ土類金属処理、イミンやイミドなどの含窒素官能基での処理などでｎ型としたＣＮＴを用いて作製する場合には、ＰＭＭＡはｎ型ＣＮＴ−ＦＥＴの保護層として用い得るのは、ＰＭＭＡが極性決定に寄与しないからである。
なお、本実施例では、ＰＭＭＡをｐ型半導体保護層として用いたが、極性決定に寄与しない樹脂であれば同様の効果がある。例えば、ポリカーボネート、ポリスチレン、ポリアクリロニトリル、ポリフッ化ビニリデン、ポリシアン化ビニリデン、ポリビニルアルコールなどや、ゲート絶縁膜に使用可能な樹脂などを用いることができる。また、ＣＮＴと電荷移動錯体を形成しＣＮＴをｐ型にする樹脂でも、ｐ型半導体保護層となる。
なお、本実施例では、ＣＮＴをｎ型半導体に特性転化する半導体保護層としてポリエチレンイミン［−（ＣＨ2−Ｃ（ＣＨ＝ＮＨ）Ｈ）n−］（但し、ｎは重合度を示す。）を用いたが、他のイミン系樹脂でも使用可能である。イミン系樹脂では、ポリエチレンイミンは大量に生産されているので入手が容易なので好ましいが、例えばポリプロピレンイミンやポリブチレンイミンなどのポリアルキレンイミンや他のイミン系樹脂も使用できる。
なお、本実施例では保護層４０３を設けたが、保護層４０３は存在しなくてもＦＥＴ動作が可能である。そのため、回路以外の構成物もある素子内に回路を構成する場合には、保護層４０３を省略し、素子全体の保護措置で補うのも可能である。素子外部・素子内部からの機械的な作用、素子構成要素間の熱膨張率の差異などの熱的な作用、環境から浸入したり素子構成時に含まれる化学物質による作用などからＦＥＴが劣化するのを防ぐために保護層４０３を設けるのが好ましい。
なお、本実施例では、基板としてポリイミドを用いたが、ポリエチレンテレフタレートやポリブチレンテレフタレートなどのポリエステルやその他のフレキシブル基板を用いることも可能であるし、ガラスやシリコンなどフレキシブルでないものを基板として用いるのは可能である。本実施例は、素子が形成されれば基板の材質について左右されるものではない。
なお、本実施例では、電極として金を用いたが、基板との密着性を向上させるためにチタンなど他金属との積層構造とすることも可能であるし、クロムやコバルト、ニッケルなど金以外の金属を電極として用いるのも可能である。また、金属に限らずポリチオフェンやポリピロールなどの導電性高分子やＴＴＦ−ＴＣＮＱなどの電荷移動錯体も用いることも可能である。また、各電極の材質をそれぞれ異なるものとすること、半導体と電極との界面接合向上のために別の材料層を設けること、電極の厚さなど、本実施例の主旨を左右するものではない。
なお、本実施例のＣＮＴ−ＦＥＴは、ゲート絶縁層と、ゲート絶縁層と接触して設けた半導体層と、ゲート絶縁層と接触するが半導体層とは接触しないゲート電極と、半導体層の少なくとも一方の側に接触してゲート電極を挟むようにして設けたソース電極とドレイン電極と、を含む電界効果トランジスタであって、ゲート電極を基板上に設けたボトムゲート型の電界効果トランジスタで説明したが、ゲート電極を半導体層に対し基板とは反対側に設けたトップゲート型の電界効果トランジスタとしても、同様に実施可能であり、電極配置について左右されるものでない。
（実施例２）
ｐ型半導体層とｎ型半導体層とそれらの保護層以外は実施例１と同様にした。すなわち、基板１０１上にゲート電極１０２のパターンを形成し、ゲート電極１０２上にゲート絶縁層１０３を形成した。そしてゲート絶縁層１０３上に、出力電極１０４と正電源電極１０６と負電源電極１０９を作成した。その後、図３に示すように、ポリメチルメタクリレート（ＰＭＭＡ；平均分子量４万６千〜９万３千）をトルエンに１質量％溶解したインクと、ポリエチレンイミン（平均分子量１万）をメタノールに１．５質量％溶解したインクを用意し、インクジェット法を用いてｐ型半導体接触層１１２（ＰＭＭＡ層）とｎ型半導体接触層１１３（ポリエチレンイミン層）とを塗り分けた。これらのポリマーを塗布した後、未乾燥状態のうちにＣＮＴを落下させポリマー内に一部又は全部を押し込み、ｐ型ＣＮＴ−ＦＥＴ半導体層（１１２が該当）と、ｎ型に特性転化したＣＮＴ−ＦＥＴ半導体層（１１３が該当）を形成した。ｐ型半導体層とｎ型半導体層はどちらも、直径約２０〜４０μｍのほぼ円形状であった。このとき、ｎ型半導体層はＣＮＴをポリエチレンイミンに接触させると同時にｎ型への特性転化も行われるので、特に、特性転化工程を必要としなかった。ｐ型半導体層とｎ型半導体層とも、乾燥後に０．３〜２μｍの厚さとなった。
次に、素子全体の保護のための保護層４０３を設け、ＣＮＴ−ＦＥＴで構成された回路を得た。保護層４０３には、パッシベーション膜用光硬化性ポリイミド樹脂（旭化成エレクトロニクス株式会社製商品名“パイメル”）を用い、厚さ３０〜１００μｍとした。
得られた電界効果トランジスタ１００は実施例１と同様に正常な動作を示した。
（比較例１）
以下、比較例として従来の作製方法を図４Ａ−Ｃに従って説明する。この方法は、非特許文献４に提案の方法に基づいている。
実施例１と同様にして基板上にゲート電極、ゲート絶縁体、半導体（ＣＮＴ）層２０１を設けた状態とした（図４Ａ）。次に、ＣＮＴ２０１上にレジスト剤としてＰＭＭＡを塗布し、露光・硬化・除去し、ドーパント対策用保護マスク２０２を設けた（図４Ｂ）。なお、保護マスク２０２はｎ型とするＣＮＴ−ＦＥＴに対して設置した。続いて真空中で２００℃、１０時間放置し、すべてのＣＮＴをｐ型からｎ型に特性転化させた。さらに、真空から空気中に出し、ドーパント対策用保護マスク２０２で保護されていないＣＮＴをｎ型からｐ型へ特性転化させた。この場合のドーパントは、空気中の酸素が相当する。
次に、ｐ型とｎ型のＣＮＴ−ＦＥＴが配置された回路を得た後、保護層２０３を設けた（図４Ｃ）。
このように、比較例１は実施例１〜２と比較して特性転化を２度行うために工程数が多くなった。実施例１〜２においては、保護マスクを作製する工程で特性転化も同時に行われることに対して、比較例１のｎ型へ転化する工程は、比較的時間がかかる。これらの点から、実施例１〜２の方が、同一基板上にｐ型とｎ型のＣＮＴ−ＦＥＴを含んだ回路を比較例１よりも簡便に製造できることがわかる。
（比較例２）
以下、比較例２として比較例１と異なる従来の作製方法を図５Ａ−Ｃに従って説明する。この方法は、非特許文献４に提案の方法に基づいている。
実施例１と同様にして基板上に電極、絶縁体、半導体（ＣＮＴ）３０１を設けた状態とした（図５Ａ）。次に、ＣＮＴ３０１上にレジスト剤としてＰＭＭＡを塗布し、露光・硬化・除去し、ドーパント対策用保護マスク３０２を設けた（図５Ｂ）。なお、保護マスク３０２は比較例１と異なり、ｐ型とするＣＮＴ−ＦＥＴに対して設置した。つづいて、真空中でカリウムを蒸着しｐ型からｎ型に特性転化した。ここで、保護マスク３０２が設けてあるＦＥＴについては、ｐ型のまま特性が維持された。なお、本比較例では非特許文献４にしたがってカリウムをドーパントとして用いたが、他のアルカリ金属やカルシウムなどを使用しても同様である。なお、ドーパントである金属を多量に蒸着すると、ドーパント金属に電流が流れてＣＮＴ−ＦＥＴのＯＦＦ電流が大きくなってしまう原因となる。そのため、ドーパントの蒸着量を最小限としなければならない。
以上のようにして、ｐ型とｎ型のＣＮＴ−ＦＥＴが配置された回路を得た後、保護層３０３を設けた（図５Ｃ）。このように、比較例２は比較例１よりも特性転化工程を短縮できるが、実施例１〜２と比較すると特性転化を行うために工程数が多い。実施例１〜２においては、保護マスクを作製する工程で特性転化も同時に行われるからである。また比較例２のｎ型へ転化する工程では、アルカリ金属やカルシウムなど空気中で取り扱えない化合物を用いるが、実施例１〜２で用いる化合物は、空気中でも取り扱える。これらの点から、実施例１〜２の方が、同一基板上にｐ型とｎ型のＣＮＴ−ＦＥＴを含んだ回路を比較例２よりも簡便に製造できることがわかる。
【産業上の利用可能性】
本発明は、種々の電子機器に応用でき、スイッチング素子や駆動回路や制御回路などを使用したペーパーライク又はシート状などのディスプレイ、半導体回路装置を使用した携帯機器、無線ＩＣタグなどの使い捨て機器、記録機器又は他の電子機器、その他の産業分野に利用することができ、その産業上の利用可能性は非常に広く且つ大きい。
【図面の簡単な説明】
【図１Ａ】図１Ａは本発明の実施例１における電界効果トランジスタの断面図。
【図１Ｂ】図１Ｂは図１Ａで構成される電気回路図。
【図２】図２は本発明の実施例１における電界効果トランジスタの製造工程の概念図。
【図３】図３は本発明の実施例２における電界効果トランジスタの断面図。
【図４】図４は従来例１に示した電界効果トランジスタの製造工程の概念図。
【図５】図５は従来例２に示した電界効果トランジスタの製造工程の概念図。
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正の内容】
【図１】
2005057665.tif 000007
【図２】
2005057665.tif 000008
【図３】
2005057665.tif 000009
【図４】
2005057665.tif 000010
【図５】
2005057665.tif 000011
【国際調査報告】
2005057665.tif 000012
2005057665.tif 000013
2005057665.tif 000014