【手続補正書】
【提出日】平成30年11月5日(2018.11.5)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
集積回路におけるルーティング回路網であって、前記ルーティング回路網は、
第１の複数のルーティングラインを有する垂直チャンネルと、
第２の複数のルーティングラインを有する水平チャンネルと、
第１の複数の論理要素を有する第１の論理領域と、
前記第１の論理領域に隣接する第２の論理領域であって、第２の複数の論理要素を有する第２の論理領域と、
前記第１および第２の複数のルーティングラインのうちのルーティングライン以外のルーティングラインを介して、前記垂直チャンネルと前記水平チャンネルと前記第１の複数の論理要素の入力と前記第２の複数の論理要素の出力とに結合されている単一レベル選択回路スイッチアレイと、
追加の単一レベル選択回路スイッチアレイであって、前記単一レベル選択回路スイッチアレイは、前記第１の複数のルーティングラインの第１の部分と前記第２の複数のルーティングラインの第１の部分とにさらに結合されており、前記追加の単一レベル選択回路スイッチアレイは、前記第１の複数のルーティングラインの第２の部分と前記第２の複数のルーティングラインの第２の部分とに結合されている、追加の単一レベル選択回路スイッチアレイと
を含む、ルーティング回路網。
【請求項２】
前記単一レベル選択回路スイッチアレイは、前記第１の複数の論理要素の出力にさらに結合されている、請求項１に記載のルーティング回路網。
【請求項３】
前記単一レベル選択回路スイッチアレイは、抵抗スイッチアレイを含む、請求項１に記載のルーティング回路網。
【請求項４】
前記抵抗スイッチアレイは、前記抵抗スイッチアレイのいずれかの入力を前記抵抗スイッチアレイのいずれかの出力に選択的に接続する、請求項３に記載のルーティング回路網。
【請求項５】
前記追加の単一レベル選択回路スイッチアレイは、前記第１の複数の論理要素と前記第２の複数の論理要素とにさらに結合されている、請求項１に記載のルーティング回路網。
【請求項６】
前記第１の複数のルーティングラインの前記第１の部分のいくつかのルーティングラインは、前記第１の複数のルーティングラインの前記第２の部分に含まれており、前記第２の複数のルーティングラインの前記第１の部分のいくつかのルーティングラインは、前記第２の複数のルーティングラインの前記第２の部分に含まれている、請求項５に記載のルーティング回路網。
【請求項７】
集積回路におけるルーティング回路網であって、前記ルーティング回路網は、
第１の複数のルーティングラインを有する垂直チャンネルと、
第２の複数のルーティングラインを有する水平チャンネルと、
第１の複数の論理要素を有する第１の論理領域と、
前記第１の論理領域に隣接する第２の論理領域であって、第２の複数の論理要素を有する第２の論理領域と、
前記垂直チャンネルと前記水平チャンネルと前記第１の複数の論理要素の入力とに結合されている抵抗スイッチアレイであって、前記抵抗スイッチアレイの抵抗スイッチ要素は、前記集積回路上の構成ランダムアクセスメモリおよびパストランジスタスイッチのプログラム可能な要素によって占められるよりも前記集積回路の要素ごとにより小さなダイスペースを占める、抵抗スイッチアレイと、
追加の抵抗スイッチアレイであって、前記第１の複数のルーティングラインの一部は、前記抵抗スイッチアレイおよび前記追加の抵抗スイッチアレイの両方に結合されている、追加の抵抗スイッチアレイと
を含む、ルーティング回路網。
【請求項８】
前記抵抗スイッチアレイは、前記第１の複数の論理要素の出力にさらに結合されている、請求項７に記載のルーティング回路網。
【請求項９】
追加の抵抗スイッチアレイをさらに含み、前記追加の抵抗スイッチアレイは、前記第１の複数のルーティングラインの第１の部分と前記第２の複数のルーティングラインの第１の部分とにさらに結合されており、前記追加の抵抗スイッチアレイは、前記第１の複数のルーティングラインの第２の部分と第２の複数のルーティングラインの第２の部分とに結合されている、請求項７に記載のルーティング回路網。
【請求項１０】
前記追加の抵抗スイッチアレイは、前記第１の複数の論理要素と前記第２の複数の論理要素とにさらに結合されている、請求項９に記載のルーティング回路網。
【請求項１１】
前記第１の複数のルーティングラインの前記第１の部分のいくつかのルーティングラインは、前記第１の複数のルーティングラインの前記第２の部分に含まれており、前記第２の複数のルーティングラインの前記第１の部分のいくつかのルーティングラインは、前記第２の複数のルーティングラインの前記第２の部分に含まれている、請求項１０に記載のルーティング回路網。
【請求項１２】
抵抗スイッチのアレイをプログラムするためのプログラミング回路網であって、前記プログラミング回路網は、
第１のローカル領域電力バッファに結合された第１の複数のローカル列プログラミングドライバーであって、前記第１のローカル領域電力バッファは、前記第１の複数のローカル列ドライバーのうちの各ローカル列プログラミングドライバーに電力供給電圧を提供し、前記第１の複数のローカル列プログラミングドライバーのうちの１つのローカル列プログラミングドライバーは、第１の複数の抵抗スイッチに結合された第１の列ラインを駆動する、第１の複数のローカル列プログラミングドライバーと、
第２のローカル領域電力バッファに結合された第２の複数のローカル列プログラミングドライバーであって、前記第２のローカル領域電力バッファは、前記第２の複数のローカルプログラミング列ドライバーのうちの各ローカル列ドライバーに供給電圧を提供し、前記第２の複数のローカル列プログラミングドライバーのうちの１つのローカル列プログラミングドライバーは、第２の複数の抵抗スイッチに結合された第２の列ラインを駆動する、第２の複数のローカル列プログラミングドライバーと
を含む、プログラミング回路網。
【請求項１３】
複数の列アドレスレジスタをさらに含み、前記複数の列アドレスレジスタのうちの１つのアドレスレジスタは、前記第１の複数のローカル列プログラミングドライバーのうちの１つのローカル列プログラミングドライバーと、前記第２の複数のローカル列プログラミングドライバーのうちの１つのローカル列プログラミングドライバーとに結合されている、請求項１２に記載のプログラミング回路網。
【請求項１４】
前記ローカル列プログラミングドライバーは、電圧ソースドライバーを含み、前記プログラミング回路網は、複数の行プログラミングドライバーをさらに含み、前記複数の行プログラミングドライバーのうちの１つの行プログラミングドライバーは、行プログラミングデータ信号に応答して、選択された列における抵抗スイッチをプログラムする行ラインに結合されている、請求項１３に記載のプログラミング回路網。
【請求項１５】
前記行プログラミングドライバーは、電圧ソースドライバーを含む、請求項１４に記載のプログラミング回路網。
【請求項１６】
前記電圧ソースドライバーは、グラウンドへの接続を含む、請求項１５に記載のプログラミング回路網。
【請求項１７】
前記行プログラミングドライバーは、電流ソースドライバーを含む、請求項１４に記載のプログラミング回路網。
【請求項１８】
前記電流ソースドライバーは、オンにプログラムされている抵抗スイッチにわたる電圧差をプログラミング電圧レベルに制限する、請求項１７に記載のプログラミング回路網。
【請求項１９】
前記電流ソースドライバーは、電流ソースイネイブルトランジスタに結合されており、前記電流ソースイネイブルトランジスタは、行プログラミング信号がハイである場合に、前記行プログラミングドライバーに結合された前記行ライン上を電流が流れることを可能にする、請求項１８に記載のプログラミング回路網。