Podtech/llm-jp-corpus-v4-ja_patent huggingface dataset:
【手続補正書】
【提出日】平成30年8月29日(2018.8.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
記録媒体からコンテンツを読み出して再生する再生装置であって、
前記記録媒体には、
標準輝度範囲よりも輝度範囲の広い高輝度範囲のビデオストリームと、
前記高輝度範囲の字幕ストリームと、
前記コンテンツの再生制御情報が格納される、管理領域を含むプレイリストファイルとが記録され、
前記管理領域には、前記高輝度範囲のビデオストリーム及び前記高輝度範囲の字幕ストリームを組み合わせて再生することが指定された第一再生制御情報が格納され、
前記記録媒体には、さらに、ビデオストリームに含まれる独立して復号可能なピクチャの位置を示すマップ情報が格納されるマップ領域を含む、管理情報ファイルが記録され、
前記マップ領域には、前記高輝度範囲のビデオストリームに含まれる独立して復号可能なピクチャの前記高輝度範囲のビデオストリーム内の位置を示す第一マップ情報が格納され、
前記プレイリストファイルには、さらに、前記高輝度範囲のビデオストリームに重畳して同期再生されるサブストリームに関する前記再生制御情報が格納されるサブプレイリスト領域を含み、
前記サブプレイリスト領域には、前記高輝度範囲のビデオストリームの輝度範囲を拡張するための前記サブストリームである拡張ビデオストリームに関する第二再生制御情報が格納され、
前記マップ領域には、前記第一マップ情報に加え、前記拡張ビデオストリームに含まれる独立して復号可能なピクチャの前記拡張ビデオストリーム内の位置を示す第二マップ情報が格納され、
前記再生装置は、前記コンテンツを前記高輝度範囲よりも拡張された輝度範囲のコンテンツとして再生する場合、
前記第一再生制御情報及び前記第一マップ情報に基づいて、前記高輝度範囲のビデオストリーム及び前記高輝度範囲の字幕ストリームを、及び、
前記第二再生制御情報及び前記第二マップ情報に基づいて、前記拡張ビデオストリームを、
読み出して再生する、映像再生部を備える
再生装置。
【請求項２】
記録媒体からコンテンツを読み出して再生する再生方法であって、
前記記録媒体には、
標準輝度範囲よりも輝度範囲の広い高輝度範囲のビデオストリームと、
前記高輝度範囲の字幕ストリームと、
前記コンテンツの再生制御情報が格納される、管理領域を含むプレイリストファイルとが記録され、
前記管理領域には、前記高輝度範囲のビデオストリーム及び前記高輝度範囲の字幕ストリームを組み合わせて再生することが指定された第一再生制御情報が格納され、
前記記録媒体には、さらに、ビデオストリームに含まれる独立して復号可能なピクチャの位置を示すマップ情報が格納されるマップ領域を含む、管理情報ファイルが記録され、
前記マップ領域には、前記高輝度範囲のビデオストリームに含まれる独立して復号可能なピクチャの前記高輝度範囲のビデオストリーム内の位置を示す第一マップ情報が格納され、
前記プレイリストファイルには、さらに、前記高輝度範囲のビデオストリームに重畳して同期再生されるサブストリームに関する前記再生制御情報が格納されるサブプレイリスト領域を含み、
前記サブプレイリスト領域には、前記高輝度範囲のビデオストリームの輝度範囲を拡張するための前記サブストリームである拡張ビデオストリームに関する第二再生制御情報が格納され、
前記マップ領域には、前記第一マップ情報に加え、前記拡張ビデオストリームに含まれる独立して復号可能なピクチャの前記拡張ビデオストリーム内の位置を示す第二マップ情報が格納され、
前記再生方法は、前記コンテンツを前記高輝度範囲よりも拡張された輝度範囲のコンテンツとして再生する場合、
前記第一再生制御情報及び前記第一マップ情報に基づいて、前記高輝度範囲のビデオストリーム及び前記高輝度範囲の字幕ストリームを、及び、
前記第二再生制御情報及び前記第二マップ情報に基づいて、前記拡張ビデオストリームを、
読み出して再生する
再生方法。 
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】再生装置、および再生方法
【手続補正書】
【提出日】平成30年7月25日(2018.7.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
バイポーラ特性を有する可変抵抗素子であるメモリスタ（Ｇ11〜Ｇ33）を記憶素子として、前記記憶素子を格子状に結合してなる記憶部（２）と、
この記憶部にバイアス電圧を印加する電圧印加部（３）と、
前記記憶部にデータとしての抵抗値を低減させる書き込み，前記抵抗値を増大させる消去及び読み出しを行うため、前記電圧印加部を制御する制御部（４）と、
前記メモリスタを介して流れる電流を電圧に変換して出力する複数のＩ／Ｖ変換増幅回路（５）とを備え、
前記制御部は、前記記憶部の選択素子にデータの書き込み，消去及び読み出しを行う際に、非選択素子に対するディスターブを低減するように、前記電圧印加部を介して印加するバイアス電圧をそれぞれ変化させ、
前記データの書き込みを行う際に、基準電圧をＶREF，書き込み電圧をＶSETとすると、
選択素子の一端が接続されるラインには電圧（ＶREF＋ＶSET／２）を、他端が接続されるラインには電圧（ＶREF−ＶSET／２）をそれぞれ印加させ、
その他のラインの一端側には電圧（ＶREF−ＶSET／４）を、他端側には電圧（ＶREF＋ＶSET／４）をそれぞれ印加させるニューラルネットワーク回路。
【請求項２】
前記制御部は、前記データの消去を行う際に、基準電圧をＶREF，消去電圧をＶRESETとすると、
選択素子の一端が接続されるラインには電圧（ＶREF−ＶRESET／２）を、他端が接続されるラインには電圧（ＶREF＋ＶRESET／２）をそれぞれ印加させ、
その他のラインには、それぞれ基準電圧ＶREFを印加させる請求項１記載のニューラルネットワーク回路。
【請求項３】
前記制御部は、前記記憶部にバイアス電圧を印加する際に、前記Ｉ／Ｖ変換増幅回路が有している帰還抵抗（Ｒf）を短絡することで、ボルテージフォロワとして動作させる請求項１又は２記載のニューラルネットワーク回路。
【請求項４】
前記電圧印加部は、入力データ中の１ビットにより出力電圧の極性が設定可能であるＤ／Ａコンバータで構成され、
前記制御部は、前記Ｄ／Ａコンバータに入力するデータをバレルシフトさせて前記バイアス電圧を生成する請求１から３の何れか一項に記載のニューラルネットワーク回路。
【請求項５】
前記制御部は、前記データの読み出しを行う際に、基準電圧をＶREF，読み出し電圧をＶREADとすると、
選択素子の一端が接続されるラインには電圧（ＶREF−ＶREAD）を、他端が接続されるラインには基準電圧ＶREFを印加させ、
その他のラインには、それぞれ基準電圧ＶREFを印加させる請求項１から４の何れか一項に記載のニューラルネットワーク回路。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
具体的には、制御部は、データの書き込みを行う際に、選択素子の一端が接続されるラインには電圧（ＶREF＋ＶSET／２）を、他端が接続されるラインには電圧（ＶREF−ＶSET／２）をそれぞれ印加させ、その他のラインの一端側には電圧（ＶREF−ＶSET／４）を、他端側には電圧（ＶREF＋ＶSET／４）をそれぞれ印加させる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
請求項２記載のニューラルネットワーク回路によれば、制御部は、データの消去を行う際に、選択素子の一端が接続されるラインには電圧（ＶREF−ＶRESET／２）を、他端が接続されるラインには電圧（ＶREF＋ＶRESET／２）をそれぞれ印加させ、その他のラインには、それぞれ基準電圧ＶREFを印加させる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
請求項５記載のニューラルネットワーク回路によれば、制御部は、データの読み出しを行う際に、選択素子の一端が接続されるラインには電圧（ＶREF−ＶREAD）を、他端が接続されるラインには基準電圧ＶREFを印加させ、その他のラインには、それぞれ基準電圧ＶREFを印加させる。
【手続補正書】
【提出日】平成30年4月2日(2018.4.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
政府が国民１人１人に付与したユニークな番号である個人番号について、ユーザから個人番号の申告を受け付けた組織から、ユーザの個人番号の登録要求が入力された場合に、前記個人番号とは異なる仮番号と前記個人番号とを対応づけて記憶装置に記憶させる番号登録部と、
ユーザの個人番号に対応づけられた仮番号を、前記組織へ通知するための処理を実行する仮番号通知部と、
前記組織において作成された、行政機関に対するユーザの申請データであって、ユーザの個人番号を設定すべき箇所に仮番号が設定された仮の申請データの入力を受け付ける申請データ受付部と、
前記仮の申請データに設定された仮番号を、その仮番号に対応づけられた個人番号へ変更することにより、前記仮の申請データを正式な申請データへ変換する変換部と、
を備えることを特徴とする個人番号管理装置。
【請求項２】
前記組織は、ユーザを雇用する企業、または、ユーザを顧客とする金融機関である請求項１に記載の個人番号管理装置。
【請求項３】
前記番号登録部は、ユーザの個人番号に加えて、ユーザの被扶養者の個人番号を指定する登録要求が入力された場合に、ユーザの被扶養者の個人番号と、ユーザの被扶養者の仮番号とを対応づけて前記記憶装置にさらに記憶させ、
前記仮番号通知部は、ユーザの被扶養者の仮番号を前記組織へさらに通知し、
前記変換部は、前記仮の申請データに設定されたユーザの被扶養者の仮番号を、その仮番号に対応づけられた個人番号へ変更することを特徴とする請求項１または２に記載の個人番号管理装置。
【請求項４】
組織情報提供部をさらに備え、
前記番号登録部は、登録要求元の組織の情報をユーザの仮番号と対応づけて前記記憶装置に記憶させ、
前記組織情報提供部は、特定の仮番号を指定した照会要求が入力された場合に、前記特定の仮番号と対応づけられた組織の情報を所定の装置へ出力することを特徴とする請求項１から３のいずれかに記載の個人番号管理装置。
【請求項５】
組織情報提供部をさらに備え、
前記番号登録部は、ユーザの個人番号に対応する仮番号として、登録要求元の組織ごとに異なる仮番号を決定し、登録要求元の組織の情報と仮番号の１つ以上の組み合わせを、ユーザの個人番号と対応づけて前記記憶装置に記憶させ、
前記組織情報提供部は、特定の仮番号を指定した照会要求が入力された場合に、前記特定の仮番号と対応づけられた組織の情報を所定の装置へ出力することを特徴とする請求項１から３のいずれかに記載の個人番号管理装置。
【請求項６】
コンピュータが実行する方法であって、
政府が国民１人１人に付与したユニークな番号である個人番号について、ユーザから個人番号の申告を受け付けた組織から、ユーザの個人番号の登録要求が入力された場合に、前記個人番号とは異なる仮番号と前記個人番号とを対応づけて記憶装置に記憶させるステップと、
ユーザの個人番号に対応づけられた仮番号を、前記組織へ通知するための処理を実行するステップと、
前記組織において作成された、行政機関に対するユーザの申請データであって、ユーザの個人番号を設定すべき箇所に仮番号が設定された仮の申請データの入力を受け付けるステップと、
前記仮の申請データに設定された仮番号を、その仮番号に対応づけられた個人番号へ変更することにより、前記仮の申請データを正式な申請データへ変換するステップと、
を備えることを特徴とする個人番号管理方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】個人番号管理装置および個人番号管理方法
【手続補正書】
【提出日】平成30年2月28日(2018.2.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の取り外し可能なメモリ、第２の取り外し可能なメモリ、第３の取り外し可能なメモリを備える電気回路であって、
複数のニューロン回路及び少なくとも１つのシナプスを有するニューロプロセッサチップと、ここで、前記少なくとも１つのシナプスは、一対のニューロン回路を接続する、
前記少なくとも１つのシナプスの荷重（ω１．．．Ｐ）を格納する前記ニューロプロセッサチップに接続された前記第１の取り外し可能なメモリと、を備え、前記荷重（ω１．．．Ｐ）は、少なくとも部分的に、前記ニューロプロセッサチップの機能を定義し、
前記第１の取り外し可能なメモリは、前記ニューロプロセッサチップの外部にあり、かつインタフェース回路を介して前記ニューロプロセッサチップに接続され、
前記インタフェース回路は、前記ニューロプロセッサチップから前記第１の取り外し可能なメモリに及び前記第１の取り外し可能なメモリから前記ニューロプロセッサチップに前記荷重（ω１．．．Ｐ）を搬送し、
前記ニューロプロセッサチップによって訓練された前記荷重（ω１．．．Ｐ）が前記第１の取り外し可能なメモリに完全に格納された時点で、前記訓練された荷重（ω１．．．Ｐ）は、他のニューロプロセッサチップに接続された前記第２の他の取り外し可能なメモリ内に前記他のニューロプロセッサチップによって模写及び格納され、
前記他のニューロプロセッサチップは、少なくとも部分的に、前記他のニューロプロセッサチップによって模写及び格納された、前記訓練された荷重（ω１．．．Ｐ）に基づいて前記ニューロプロセッサチップの前記機能を実行し、
前記第１の取り外し可能なメモリは、前記第１の取り外し可能なメモリに格納された前記荷重（ω１．．．Ｐ）と異なる荷重（ω１．．．Ｐ）を格納する前記第３の他の取り外し可能なメモリと交換され、
前記異なる荷重（ω１．．．Ｐ）は、少なくとも部分的に、前記ニューロプロセッサチップの他の機能を定義し、
前記ニューロプロセッサチップは、前記荷重（ω１．．．Ｐ）の少なくとも一部を格納するためのローカルメモリを備える、電気回路。
【請求項２】
前記第１の取り外し可能なメモリ、前記第２の取り外し可能なメモリ、前記第３の取り外し可能なメモリの各々は、非揮発性メモリデバイスを備える請求項１に記載の電気回路。
【請求項３】
第１の取り外し可能なメモリ、第２の取り外し可能なメモリ、第３の取り外し可能なメモリを用いてニューラルシステムを実装するための方法であって、
ニューロプロセッサチップに前記第１の取り外し可能なメモリを接続することと、
前記第１の取り外し可能なメモリに少なくとも１つのシナプスの荷重（ω１．．．Ｐ）を格納することと、を備え、シナプスは、ニューロプロセッサチップの複数のニューロン回路のうちの２つを接続し、前記荷重（ω１．．．Ｐ）は、少なくとも部分的に、前記ニューロプロセッサチップの機能を定義し、前記第１の取り外し可能なメモリは、前記ニューロプロセッサチップの外部にあり、かつインタフェース回路を介して前記ニューロプロセッサチップに接続される
前記方法は、
前記インタフェース回路を介して、前記ニューロプロセッサチップから前記第１の取り外し可能なメモリに、及び前記第１の取り外し可能なメモリから前記ニューロプロセッサチップに、前記荷重（ω１．．．Ｐ）を転送することと、
前記ニューロプロセッサチップによって訓練された前記荷重（ω１．．．Ｐ）が前記第１の取り外し可能なメモリに完全に格納された時点で、前記訓練された荷重（ω１．．．Ｐ）を、他のニューロプロセッサチップに接続された前記第２の他の取り外し可能なメモリ内に前記他のニューロプロセッサチップによって模写することと、をさらに備え、
前記他のニューロプロセッサチップは、少なくとも部分的に、前記他のニューロプロセッサチップによって模写及び格納された、前記訓練された荷重（ω１．．．Ｐ）に基づいて前記ニューロプロセッサチップの前記機能を実行し、
前記第１の取り外し可能なメモリに格納された前記荷重（ω１．．．Ｐ）と異なる荷重（ω１．．．Ｐ）を格納する前記第３の他の取り外し可能なメモリと前記第１の取り外し可能なメモリを交換することをさらに備え、前記異なる荷重（ω１．．．Ｐ）は、少なくとも部分的に、前記ニューロプロセッサチップの他の機能を定義し、
前記ニューロプロセッサチップ内のローカルメモリに前記荷重（ω１．．．Ｐ）の少なくとも一部を格納することをさらに備える、方法。
【請求項４】
前記第１の取り外し可能なメモリ、前記第２の取り外し可能なメモリ、前記第３の取り外し可能なメモリの各々は、非揮発性メモリデバイスを備える請求項３に記載の方法。
【請求項５】
実行されたときにコンピュータに、請求項３〜４のいずれか一項に記載の方法のステップを実行させるためのコードを備える、コンピュータプログラム。
【手続補正書】
【提出日】平成30年2月23日(2018.2.23)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プロセッサと、キャッシュメモリと、記憶デバイスとを備え、外部デバイスに接続されるストレージ装置において、
前記キャッシュメモリへの入出力を管理する圧縮コントローラと、を備え、
前記プロセッサは、外部デバイスに認識される第１の仮想ボリュームと、前記記憶デバイスに対応する第２の仮想ボリュームと、を作成し、
前記圧縮コントローラは、第１の仮想ボリュームに対応する第１の論理記憶空間と、前記第２の仮想ボリュームに対応する第２の論理記憶空間と、を作成し、
前記第１の仮想ボリュームに、前記外部デバイスから圧縮前ライトデータのライト要求を受信した場合に、
前記プロセッサは、前記圧縮コントローラに、前記圧縮前ライトデータと、当該ライトデータにかかる前記第１の仮想ボリュームに対応する第１の論理記憶空間のアドレスと、前記第２の論理記憶空間のアドレスと、を対応付け、
前記圧縮コントローラは、受信した前記圧縮前ライトデータを圧縮して圧縮済ライトデータを前記キャッシュメモリに格納するとともに、前記格納した圧縮済ライトデータと、前記第１の論理記憶空間のアドレス及び前記第２の論理記憶空間のアドレスとを対応付ける
ことを特徴とするストレージ装置。
【請求項２】
請求項１記載のストレージ装置において、
前記圧縮コントローラは、前記キャッシュメモリに格納した圧縮済ライトデータを、圧縮状態と伸長状態とを選択して読み出し可能なことを特徴とするストレージ装置。
【請求項３】
請求項２記載のストレージ装置において、
前記圧縮コントローラは、
前記第１の論理記憶空間のアドレスとともにリード要求を受信した場合には、前記キャッシュメモリに格納された圧縮済データを伸長して前記プロセッサに送信し、
前記第２の論理記憶空間のアドレスとともにリード要求を受信した場合には、前記キャッシュメモリに格納された圧縮済データを圧縮状態で前記プロセッサに送信する
ことを特徴とするストレージ装置。
【請求項４】
請求項２記載のストレージ装置において、
前記プロセッサは、前記キャッシュメモリに格納した圧縮済ライトデータを読み出して、前記記憶デバイスに格納することを特徴とするストレージ装置。
【請求項５】
請求項１記載のストレージ装置において、
前記圧縮コントローラは、前記圧縮済ライトデータに基づいて、パリティを生成し、前記圧縮済ライトデータとともに前記キャッシュメモリに格納することを特徴とするストレージ装置。
【請求項６】
請求項１記載のストレージ装置において、
前記第１の仮想ボリュームに、前記外部デバイスから圧縮前ライトデータのライト要求を受信した場合に、
前記プロセッサは、
前記キャッシュ装置に、前記圧縮前ライトデータと、当該ライトデータにかかる前記第１の仮想ボリュームに対応する第１の論理記憶空間のアドレスと、を送信するとともに、前記外部デバイスに、前記ライト要求にかかる処理を完了した通知を送信し、
前記キャッシュメモリに格納された圧縮済みライトデータが所定量以上になった場合に、前記第１の論理記憶空間のアドレスに対応する前記第２の論理記憶空間のアドレスを決定して前記キャッシュ装置に送信し、前記キャッシュメモリに格納した圧縮済ライトデータを読み出して、前記記憶デバイスに格納する
ことを特徴とするストレージ装置。
【請求項７】
プロセッサと、キャッシュメモリと、を備え、第１のデバイス及び第２のデバイスに接続される情報処理装置において、
前記キャッシュメモリへの入出力を管理するコントローラと、を備え、
前記圧縮コントローラは、第１のデバイスに対応する第１の論理記憶空間と、前記第２のデバイスに対応する第２の論理記憶空間と、を作成し、
前記第１の論理記憶空間に、前記外部デバイスから圧縮前ライトデータを受信した場合に、
前記プロセッサは、前記圧縮コントローラに、前記圧縮前ライトデータと、当該ライトデータにかかる前記第１の仮想ボリュームに対応する第１の論理記憶空間のアドレスと、前記第２の論理記憶空間のアドレスと、を対応付け、
前記圧縮コントローラは、受信した前記圧縮前ライトデータを圧縮して圧縮済ライトデータを前記キャッシュメモリに格納するとともに、前記格納した圧縮済ライトデータと、前記第１の論理記憶空間のアドレス及び前記第２の論理記憶空間のアドレスとを対応付ける
ことを特徴とする情報処理装置。
【請求項８】
プロセッサと、キャッシュメモリと、記憶デバイスとを備え、外部デバイスに接続されるストレージ装置における処理方法において、
前記ストレージ装置は、前記キャッシュメモリへの入出力を管理する圧縮コントローラと、を備え、
前記プロセッサは、外部デバイスに認識される第１の仮想ボリュームと、前記記憶デバイスに対応する第２の仮想ボリュームと、を作成し、
前記圧縮コントローラは、第１の仮想ボリュームに対応する第１の論理記憶空間と、前記第２の仮想ボリュームに対応する第２の論理記憶空間と、を作成し、
前記第１の仮想ボリュームに、前記外部デバイスから圧縮前ライトデータのライト要求を受信した場合に、
前記プロセッサは、前記圧縮コントローラに、前記圧縮前ライトデータと、当該ライトデータにかかる前記第１の仮想ボリュームに対応する第１の論理記憶空間のアドレスと、前記第２の論理記憶空間のアドレスと、を対応付け、
前記圧縮コントローラは、受信した前記圧縮前ライトデータを圧縮して圧縮済ライトデータを前記キャッシュメモリに格納するとともに、前記格納した圧縮済ライトデータと、前記第１の論理記憶空間のアドレス及び前記第２の論理記憶空間のアドレスとを対応付ける
ことを特徴とするストレージ装置における処理方法。
【請求項９】
プロセッサと、キャッシュメモリと、を備え、第１のデバイス及び第２のデバイスに接続される情報処理装置における処理方法において、
前記情報処理装置は、キャッシュメモリへの入出力を管理する圧縮コントローラと、を備え、
前記圧縮コントローラは、第１のデバイスに対応する第１の論理記憶空間と、前記第２のデバイスに対応する第２の論理記憶空間と、を作成し、
前記第１の論理記憶空間に、前記第１のデバイスから圧縮前ライトデータを受信した場合に、
前記プロセッサは、前記圧縮コントローラに、前記圧縮前ライトデータと、当該ライトデータにかかる前記第１の仮想ボリュームに対応する第１の論理記憶空間のアドレスと、前記第２の論理記憶空間のアドレスと、を対応付け、
前記圧縮コントローラは、受信した前記圧縮前ライトデータを圧縮して圧縮済ライトデータを前記キャッシュメモリに格納するとともに、前記格納した圧縮済ライトデータと、前記第１の論理記憶空間のアドレス及び前記第２の論理記憶空間のアドレスとを対応付ける
ことを特徴とする情報処理装置における処理方法。
【手続補正書】
【提出日】平成30年1月12日(2018.1.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
単結晶ＳｉＣ基板と、多結晶ＳｉＣ基板と、を備える半導体基板であって、
前記単結晶ＳｉＣ基板と前記多結晶ＳｉＣ基板とが界面層を介して接合しており、
前記界面層は、母体結晶であるＳｉＣを構成する炭素およびシリコン、及びＳｉＣの固溶限を超える濃度の特定元素を含んだ、母体結晶と異なる構造を有する複合材料であり、
前記特定元素は、窒素（Ｎ）、リン（Ｐ）、ボロン（Ｂ）、アルミニウム（Ａｌ）、シリコン（Ｓｉ）、炭素（Ｃ）の少なくとも何れか１つであることを特徴とする半導体基板。
【請求項２】
単結晶ＳｉＣ基板と、多結晶ＳｉＣ基板と、を備える半導体基板であって、
前記単結晶ＳｉＣ基板と前記多結晶ＳｉＣ基板とが界面層を介して接合しており、
前記界面層は炭素およびシリコンを含んだ複合材料であり、
前記界面層は、１×１０２１（ａｔｏｍｓ／ｃｍ３）以上のシリコン（Ｓｉ）原子を含んでおり、
前記複合材料の元素の組成比において、シリコンの割合が炭素よりも多いことを特徴とする半導体基板。
【請求項３】
単結晶ＳｉＣ基板と、多結晶ＳｉＣ基板と、を備える半導体基板であって、
前記単結晶ＳｉＣ基板と前記多結晶ＳｉＣ基板とが界面層を介して接合しており、
前記界面層は炭素およびシリコンを含んだ複合材料であり、
前記界面層は、１×１０２１（ａｔｏｍｓ／ｃｍ３）以上の炭素（Ｃ）原子を含んでおり、
前記複合材料の元素の組成比において、炭素の割合がシリコンよりも多いことを特徴とする半導体基板。
【請求項４】
前記界面層の厚さは０．２５ナノメートル以上であることを特徴とする請求項１〜３の何れか１項に記載の半導体基板。
【請求項５】
前記界面層は炭素、シリコンおよび窒素を含んだ複合材料であることを特徴とする請求項１〜４の何れか１項に記載の半導体基板。
【請求項６】
前記界面層は、炭素、シリコンおよびリンを含んだ複合材料であることを特徴とする請求項１〜５の何れか１項に記載の半導体基板。
【請求項７】
前記界面層は１×１０２２（ａｔｏｍｓ／ｃｍ３）以上の前記シリコン原子を含んでいることを特徴とする請求項２に記載の半導体基板。
【請求項８】
前記界面層の元素の組成比において、前記シリコン原子の比率は１０（ａｔｏｍｉｃ％）以上であることを特徴とする請求項２または７に記載の半導体基板。
【請求項９】
前記界面層は１×１０２２（ａｔｏｍｓ／ｃｍ３）以上の前記炭素原子を含んでいることを特徴とする請求項３に記載の半導体基板。
【請求項１０】
前記界面層の元素の組成比において、前記炭素原子の比率は１０（ａｔｏｍｉｃ％）以上であることを特徴とする請求項３または９に記載の半導体基板。
【請求項１１】
前記単結晶ＳｉＣ基板は、４Ｈ−ＳｉＣであることを特徴とする請求項１〜１０の何れか１項に記載の半導体基板。
【請求項１２】
前記多結晶ＳｉＣ基板は、３Ｃ−ＳｉＣであることを特徴とする請求項１〜１１の何れか１項に記載の半導体基板。
【手続補正書】
【提出日】平成30年8月29日(2018.8.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
電池モジュールと、
前記電池モジュールを収容する筐体と、
前記筐体に設けられた開口を閉塞する板状の蓋体と、
前記開口の周縁部と前記蓋体との間に配置され、前記開口の周縁部と前記蓋体とにより圧縮されることで弾性変形してシール性を発揮するシール部材と、を備え、
前記蓋体は、前記筐体に固定された固定部と、前記固定部から前記周縁部に至るように延在する延在部と、を有し、
前記延在部は、前記筐体内の圧力の上昇に応じて、前記固定部を起点として前記周縁部から離間するように変形することにより前記開口を可逆的に開放し、
前記シール部材は、前記筐体または前記蓋体に接着され、前記延在部が変形前の状態に戻ったときには、前記開口の周縁部と前記蓋体とにより改めて圧縮される、電池パック。
【請求項２】
前記筐体と前記蓋体との間に配置され、前記シール部材の圧縮率を規定するスペーサを更に備える、請求項１に記載の電池パック。
【請求項３】
前記スペーサは、前記筐体と前記固定部との間に配置され、前記固定部とともに前記筐体に固定されている、請求項２に記載の電池パック。
【請求項４】
前記シール部材は、前記周縁部に接着されている、請求項１〜３のいずれか一項に記載の電池パック。
【請求項５】
前記シール部材は、前記蓋体の周縁に沿って前記蓋体に接着されている、請求項１〜３のいずれか一項に記載の電池パック。
【請求項６】
前記筐体には、２つの前記開口が設けられ、
前記蓋体は、前記筐体のうち、２つの前記開口の間に位置する部分に固定されている１つの前記固定部と、２つの前記開口のそれぞれを可逆的に開放する２つの前記延在部と、を有する、請求項１〜５のいずれか一項に記載の電池パック。
【手続補正書】
【提出日】平成30年8月7日(2018.8.7)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体基板（１０）と、前記半導体基板の表面（１０ａ）及び裏面（１０ｂ）に配置された電極と、を備え、縦型の半導体素子が形成されたセル領域（１２）と、前記半導体基板の厚さ方向と直交する平面で前記セル領域を囲んでいる外周領域（１４）と、が形成された半導体装置であって、
前記半導体基板は、
前記セル領域の前記表面における表層に形成された表側半導体層（２６，２８，３０）と、
前記外周領域の前記表面における表層に形成され、耐圧を向上するための耐圧向上部（４０）と、
前記セル領域及び前記外周領域の前記裏面における表層に形成された裏側半導体層（３２，３４，３８）と、
前記セル領域における前記表側半導体層と前記裏側半導体層との間、及び、前記外周領域における前記耐圧向上部と前記裏側半導体層との間に形成されたドリフト層（３６）と、を有し、
前記外周領域では、前記セル領域に対して、前記ドリフト層が前記裏面側に突出しており、
前記裏側半導体層と前記ドリフト層との境界面では、前記外周領域における前記ドリフト層の突出により形成された段差部分（３６ａ）が曲面形状をなし、
前記段差部分は、前記外周領域における前記セル領域との境界とは距離をおいて前記セル領域の内部に形成されている半導体装置。
【請求項２】
前記セル領域は、前記厚さ方向と直交する平面において、前記外周領域と隣接して環状に形成されたセル外側領域（１２ａ）と、前記セル外側領域に囲まれているセル内側領域（１２ｂ）と、を有し、
前記セル内側領域の前記表側半導体層は、前記半導体素子として機能し、
前記セル外側領域の前記表側半導体層は、前記半導体素子として機能しない請求項１に記載の半導体装置。
【請求項３】
前記半導体素子は、ＩＧＢＴ素子であり、
前記セル内側領域の前記表側半導体層には、エミッタ領域が形成されていることにより前記ＩＧＢＴ素子として機能し、
前記セル外側領域の前記表側半導体層には、前記エミッタ領域が形成されておらず、前記ＩＧＢＴ素子として機能しない請求項２に記載の半導体装置。
【請求項４】
前記半導体素子は、ＩＧＢＴ素子であり、
前記裏側半導体層は、前記裏面に露出するコレクタ層と、前記コレクタ層と前記ドリフト層との間に形成されたフィールドストップ層と、を有し、
前記フィールドストップ層と前記ドリフト層側との境界面では、前記段差部分が曲面形状をなしている請求項１〜３のいずれか１項に記載の半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
本発明のひとつは、
半導体基板（１０）と、半導体基板の表面（１０ａ）及び裏面（１０ｂ）に配置された電極と、を備え、縦型の半導体素子が形成されたセル領域（１２）と、半導体基板の厚さ方向と直交する平面でセル領域を囲んでいる外周領域（１４）と、が形成された半導体装置であって、
半導体基板は、
セル領域の表面に形成された表側半導体層（２６，２８，３０）と、
外周領域の表面に形成され、耐圧を向上するための耐圧向上部（４０）と、
セル領域及び外周領域の裏面に形成された裏側半導体層（３２，３４，３８）と、
セル領域における表側半導体層と裏側半導体層との間、及び、外周領域における耐圧向上部と裏側半導体層との間に形成されたドリフト層（３６）と、を有し、
外周領域では、セル領域に対して、ドリフト層が裏面側に突出しており、
裏側半導体層とドリフト層との境界面では、外周領域におけるドリフト層の突出により形成された段差部分（３６ａ）が曲面形状をなし、
段差部分は、外周領域におけるセル領域との境界とは距離をおいてセル領域の内部に形成されている。
【手続補正書】
【提出日】平成30年8月8日(2018.8.8)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
少なくとも一部に、予め抵抗率が設定された抵抗体（２３）を有し、
２つの電極（２００）の間を架橋して、前記抵抗体による電圧降下を検出することにより前記電極の間に流れる電流の電流値を検出するためのボンディングワイヤ（３０）が接続されるシャント抵抗器であって、
前記電極に電気的に接続される一対の接続部（１０）と、
前記抵抗体を含み、一方の前記接続部から他方の前記接続部へ延設され、２つの前記接続部の間を架橋する架橋部（２０）と、を備え、
前記ボンディングワイヤが接続される一面を正面視して撮影された場合に、仮想線分（Ｌ）が定義可能なマーク（４０ａ，４０ｂ，４１，４２）を有し、
前記仮想線分が前記架橋部の延設方向に対して斜めとなるように、前記マークが設けられているシャント抵抗器。
【請求項２】
少なくとも一部に、予め抵抗率が設定された抵抗体（２３）を有し、
２つの電極（２００）の間を架橋して、前記抵抗体による電圧降下を検出することにより前記電極の間に流れる電流の電流値を検出するためのボンディングワイヤ（３０）が接続されるシャント抵抗器であって、
前記電極に電気的に接続される一対の接続部（１０）と、
前記抵抗体を含み、一方の前記接続部から他方の前記接続部へ延設され、２つの前記接続部の間を架橋する架橋部（２０）と、を備え、
前記ボンディングワイヤが接続される一面を正面視して撮影された場合に、仮想線分（Ｌ）が定義可能なマーク（４０ａ，４０ｂ，４１，４２）を有し、
前記仮想線分が前記架橋部の延設方向に直交する方向において前記抵抗体の中央からずれた位置で前記延設方向に平行となるように、前記マークが設けられているシャント抵抗器。
【請求項３】
前記マークは前記ボンディングワイヤが接続される面と同一の面に形成される請求項１又は請求項２に記載のシャント抵抗器。
【請求項４】
前記ボンディングワイヤは前記架橋部にボンディングされ、前記マークは前記架橋部に形成される請求項３に記載のシャント抵抗器。
【請求項５】
前記マーク（４０ａ，４０ｂ）は点状であり、撮影時に少なくとも２点が検出可能にされ、前記２点を結ぶ直線により前記仮想線分が定義される請求項１〜４のいずれか１項に記載のシャント抵抗器。
【請求項６】
前記仮想線分を定義する２点の前記マークは、前記抵抗体を挟む位置に形成される請求項５に記載のシャント抵抗器。
【請求項７】
前記マーク（４１，４２）は直線部を含む形状をなし、前記直線部に沿うエッジにより前記仮想線分が定義される請求項１〜４のいずれか１項に記載のシャント抵抗器。
【請求項８】
前記マーク（４１）は帯状であり、前記直線部としての帯の長手方向に沿うエッジにより前記仮想線分が定義される請求項７に記載のシャント抵抗器。
【請求項９】
前記マークは孔部である請求項１〜８のいずれか１項に記載のシャント抵抗器。
【請求項１０】
少なくとも一部に、予め抵抗率（２３）が設定された抵抗体を有し、
２つの電極（２００）の間を架橋して、前記抵抗体による電圧降下を検出することにより前記電極の間に流れる電流の電流値を検出するためのボンディングワイヤ（３０）が接続されるシャント抵抗器の実装方法であって、
前記シャント抵抗器は、
前記電極に電気的に接続される一対の接続部（１０）と、
前記抵抗体を含み、一方の前記接続部から他方の前記接続部へ延設され、２つの前記接続部の間を架橋する架橋部（２０）と、を備え、
前記ボンディングワイヤが接続される一面を正面視して撮影された場合に、仮想線分（Ｌ）が定義可能なマーク（４０ａ，４０ｂ，４１，４２）を有し、
前記仮想線分が前記架橋部の延設方向に対して斜めとなるように、前記マークが設けられたものであり、
前記シャント抵抗器に固定された前記仮想線分と、予め規定された直線との角度差θを検出し、
前記角度差θに応じて前記ボンディングワイヤの接続位置を補正するシャント抵抗器の実装方法。
【請求項１１】
少なくとも一部に、予め抵抗率（２３）が設定された抵抗体を有し、
２つの電極（２００）の間を架橋して、前記抵抗体による電圧降下を検出することにより前記電極の間に流れる電流の電流値を検出するためのボンディングワイヤ（３０）が接続されるシャント抵抗器の実装方法であって、
前記シャント抵抗器は、
前記電極に電気的に接続される一対の接続部（１０）と、
前記抵抗体を含み、一方の前記接続部から他方の前記接続部へ延設され、２つの前記接続部の間を架橋する架橋部（２０）と、を備え、
前記ボンディングワイヤが接続される一面を正面視して撮影された場合に、仮想線分（Ｌ）が定義可能なマーク（４０ａ，４０ｂ，４１，４２）を有し、
前記仮想線分が前記架橋部の延設方向に直交する方向において前記抵抗体の中央からずれた位置で前記延設方向に平行となるように、前記マークが設けられたものであり、
前記シャント抵抗器に固定された前記仮想線分と、予め規定された直線との角度差θを検出し、
前記角度差θに応じて前記ボンディングワイヤの接続位置を補正するシャント抵抗器の実装方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
上記目的を達成するために、本発明は、少なくとも一部に、予め抵抗率（２３）が設定された抵抗体を有し、２つの電極（２００）の間を架橋して記抵抗体による電圧降下を検出することにより電極の間に流れる電流の電流値を検出するためのボンディングワイヤ（３０）が接続されるシャント抵抗器であって、電極に電気的に接続される一対の接続部（１０）と、抵抗体を含み、一方の接続部から他方の接続部へ延設され、２つの接続部の間を架橋する架橋部（２０）と、を備え、ボンディングワイヤが接続される一面を正面視して撮影された場合に、仮想線分（Ｌ）が定義可能なマーク（４０ａ，４０ｂ，４１，４２）を有し、仮想線分が架橋部の延設方向に対して斜めとなるように、マークが設けられている。
【手続補正書】
【提出日】平成29年12月27日(2017.12.27)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板処理システム用の基板サポートであって、
ベースプレートと、
前記ベースプレート上に配置されたセラミック層であって、前記セラミック層は、下面と、基板を支持するように構成された上面と、前記セラミック層の周縁の周りで前記下面から前記上面まで広がる側壁と、を有し、第１材料を含む、セラミック層と、
前記ベースプレートと前記セラミック層との間に設けられた接着層と、
前記セラミック層の前記側壁上に形成された保護層であって、前記第１材料とは異なる第２材料を含む保護層と、
を備える、基板サポート。
【請求項２】
請求項１に記載の基板サポートであって、
前記第２材料は、非アルミナ系材料である、基板サポート。
【請求項３】
請求項１に記載の基板サポートであって、
前記第２材料は、酸化イットリウム溶射皮膜である、基板サポート。
【請求項４】
請求項１に記載の基板サポートであって、
前記第２材料は、前記第１材料よりも高い耐プラズマ性を有する、基板サポート。
【請求項５】
請求項１に記載の基板サポートであって、
前記保護層の厚さは、０．００５インチ（０．１２７ｍｍ）〜０．０１０インチ（０．２５４ｍｍ）の間である、基板サポート。
【請求項６】
請求項１に記載の基板サポートであって、
前記保護層は、前記下面に隣接した前記側壁の下縁から、前記上面に隣接した前記側壁の上縁まで広がっている、基板サポート。
【請求項７】
請求項１に記載の基板サポートであって、
前記保護層は、前記下面に隣接した前記側壁の下縁から、前記上面に隣接した前記側壁の上縁から所定の距離まで広がっている、基板サポート。
【請求項８】
請求項７に記載の基板サポートであって、
前記所定の距離は、前記上縁から少なくとも０．００１インチ（０．０２５ｍｍ）である、基板サポート。
【請求項９】
請求項１に記載の基板サポートであって、
前記上面に隣接した前記側壁の上縁は、面取りされている、基板サポート。
【請求項１０】
請求項１に記載の基板サポートであって、
前記下面に隣接した前記側壁の下縁および前記上面に隣接した前記側壁の上縁の少なくとも一方において、前記保護層の厚さが漸減している、基板サポート。
【請求項１１】
請求項１０に記載の基板サポートであって、
前記保護層の前記厚さは、０．００５インチ（０．１２７ｍｍ）〜０．０１０インチ（０．２５４ｍｍ）の間から０．００１インチ（０．０２５ｍｍ）まで漸減している、基板サポート。
【請求項１２】
請求項１に記載の基板サポートであって、
前記ベースプレートと前記セラミック層の前記下面との間で前記接着層の周縁の周りに配置された保護シールをさらに備え、前記保護シールは、前記セラミック層の前記下面上には及んでいない、基板サポート。
【請求項１３】
基板処理システム用の基板サポートを形成する方法であって、前記方法は、
ベースプレートを準備することと、
前記ベースプレート上に接着層を堆積させることと、
前記ベースプレート上にセラミック層を配置することと、を含み、前記セラミック層は、下面と、基板を支持するように構成された上面と、前記セラミック層の周縁の周りで前記下面から前記上面まで広がる側壁と、を有し、前記セラミック層は、第１材料を含み、
前記方法は、
前記第１材料とは異なる第２材料を含む保護層を、前記セラミック層の前記側壁上に形成することと、
前記セラミック層の前記側壁を研磨することと、
前記セラミック層の前記側壁を酸エッチングすること、のうちの少なくとも１つを含む方法。
【請求項１４】
請求項１３に記載の方法であって、
前記第２材料は、非アルミナ系材料である、方法。
【請求項１５】
請求項１３に記載の方法であって、
前記保護層を形成することは、前記セラミック層の前記側壁に酸化イットリウム溶射皮膜を施すことを含む、方法。
【請求項１６】
請求項１３に記載の方法であって、
前記第２材料は、前記第１材料よりも高い耐プラズマ性を有する、方法。
【請求項１７】
請求項１３に記載の方法であって、
前記セラミック層の前記側壁を研磨することは、３０マイクロインチ（０．７６マイクロメートル）未満の表面粗さまで前記側壁を研磨することを含む、方法。
【請求項１８】
請求項１３に記載の方法であって、
前記セラミック層の前記側壁を研磨することは、１０マイクロインチ（０．２５マイクロメートル）未満の表面粗さまで前記側壁を研磨することを含む、方法。
【請求項１９】
請求項１３に記載の方法であって、
前記セラミック層の前記側壁を酸エッチングすることは、前記側壁のガラス相材料の外側部分を除去するために、前記側壁を酸エッチングすることを含む、方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３２
【補正方法】変更
【補正の内容】
【００３２】
セラミック層１１２内に配置された熱制御素子（ＴＣＥ）１４４のような複数の加熱素子に、温度コントローラ１４２を接続してよい。例えば、加熱素子１４４は、限定するものではないが、マルチゾーン加熱プレートの個々のゾーンに対応するマクロ加熱素子、および／またはマルチゾーン加熱プレートの複数のゾーンにわたって配置されるマイクロ加熱素子アレイを含み得る。温度コントローラ１４２は、基板サポート１０６および基板１０８の温度を制御するように、複数の加熱素子１４４を制御するために用いてよい。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００４０
【補正方法】変更
【補正の内容】
【００４０】
保護層２２８は、側壁２２４の下縁２３２から側壁２２４の上縁２３６まで広がっている。一例では、保護層２２８は、完全に上縁２３６まで及ぶことなく、図示のように、上縁２３６から公称距離（例えば、１ミル、すなわち０．００１インチ）で終端している。これにより、上縁２３６での保護層２２８と、セラミック層２０４の上面にクランプされた基板との間の接触を防いでいる。同様に、保護層２２８は、セラミック層２０４の下には及んでおらず、これにより、下縁２３２での保護層２２８と、シール２２０との間の接触を防いでいる。このようにして、保護層２２８の損傷が回避される場合がある。一方、いくつかの例では、保護層２２８は、図２Ｃに示すように、上縁２３６まで、かつ／またはセラミック層２０４の下面２４０上まで、完全に及んでいてよい。側壁２２４の上縁２３６は、図示のように、面取りされていてよい。いくつかの例では、保護層２２８の厚さは、下縁２３２および／または上縁２３６付近で漸減していてよい。単なる例として、保護層２２８の厚さは、５〜１０ミルの間の厚さから、上縁２３６における１ミルの厚さまで漸減していてよい。
【手続補正４】
【補正対象書類名】図面
【補正対象項目名】図３
【補正方法】変更
【補正の内容】
【図３】
2018014491.tif 000001
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正の内容】
【図４】
2018014491.tif 000002
【手続補正６】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正の内容】
【図５】
2018014491.tif 000003
【手続補正書】
【提出日】平成30年2月7日(2018.2.7)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００５１
【補正方法】変更
【補正の内容】
【００５１】
図８は、実施例１の変形例１に係る圧電薄膜共振器の共振領域の断面図である。図８のように、圧電膜１４は、下部電極１２と第２領域１４ｂとの間に下部電極１２に接する第３領域１４ｃを有する。第３領域１４ｃは、他の元素が添加されていないＡｌＮ膜（すなわち、ノンドープＡｌＮ膜）からなる。第３領域１４ｃは、第１領域１４ａ及び第２領域１４ｂのＡｌＮ膜を形成する前に、窒素を含む雰囲気下で、アルミニウムターゲットを用いたスパッタリング法によって形成することができる。その他の構成は、実施例１と同じであるため説明を省略する。
【手続補正書】
【提出日】平成29年12月28日(2017.12.28)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基材と、基材にある外側ポリマーコーティングとを含む製造物品であって、
前記外側ポリマーコーティングは、疎油性グラフト接合ポリマーを含み、
前記疎油性グラフト接合ポリマーは、架橋フルオロエラストマー基と、前記架橋フルオロエラストマー基にグラフト接合したペルフッ素化ポリエーテルとを含み、
前記架橋フルオロエラストマー基は、アミノ官能基化されたシランで架橋され、
前記アミノ官能基化されたシランは、アミノアルキルシランで変性されたポリシロキサンを含む、
製造物品。
【請求項２】
前記疎油性グラフト接合ポリマーが、式Ｉのポリマー単位を含む化合物を含み、
【化１】
2015137364.tif 000001
式中、ＦＥは、フルオロエラストマー基であり；
ＰＦＰＥは、ペルフッ素化ポリエーテル基であり；
Ｌは、リンカーであり；
ｍ、ｎおよびｏは、独立して、１〜１０の整数であり；
それぞれの場合のＲ１およびＲ２は、独立して、置換または非置換のＣ１−Ｃ６アルキルであり；
Ｒ３およびＲ４は、独立して、場合によりフッ素化されていてもよいＣ１−Ｃ６アルキルまたは場合によりフッ素化されていてもよいＣ１−Ｃ６アルコキシである、
請求項１に記載の製造物品。
【請求項３】
前記ペルフッ素化ポリエーテル基は、末端がアルコキシシランであるペルフッ素化ポリエーテル基である、請求項２に記載の製造物品。
【請求項４】
前記基材は、前記外側ポリマーコーティングがその上に形成される表面を含み、
前記表面が、ガラス表面、金属表面、プラスチック表面、セラミック表面及び布地表面からなる群から選択される、
請求項１に記載の製造物品。
【請求項５】
前記基材は、電子機器、繊維製品、ガラス物品、自動車備品又は家庭用器具の一部である、
請求項１に記載の製造物品。
【請求項６】
製造物品を製造するプロセスであって、
フルオロエラストマーをアミノ官能基化されたシランで架橋する工程と、
末端がアルコキシシランのペルフッ素化ポリエーテルを、その架橋フルオロエラストマーにグラフト接合して疎油性グラフト接合ポリマーを作製する工程と、
前記疎油性グラフト接合ポリマーの層を、基材表面に堆積する工程と、
前記層を硬化させ、疎油性グラフト接合ポリマーコーティングを形成する工程と、を含み、
前記アミノ官能基化されたシランは、アミノアルキルシランで変性されたポリシロキサンを含む、プロセス。
【請求項７】
前記疎油性グラフト接合ポリマーが、式Ｉのポリマー単位を含む最終構造を有し、
【化２】
2015137364.tif 000002
式中、ＦＥは、フルオロエラストマー基であり；
ＰＦＰＥは、ペルフッ素化ポリエーテル基であり；
Ｌは、リンカーであり；
ｍ、ｎおよびｏは、独立して、１〜１０の整数であり；
それぞれの場合のＲ１およびＲ２は、独立して、置換または非置換のＣ１−Ｃ６アルキルであり；
Ｒ３およびＲ４は、独立して、場合によりフッ素化されていてもよいＣ１−Ｃ６アルキルまたは場合によりフッ素化されていてもよいＣ１−Ｃ６アルコキシである、
請求項６に記載のプロセス。
【請求項８】
前記架橋する工程が、末端がアルコキシシランであるペルフッ素化ポリエーテルの存在下で行われる、請求項６に記載のプロセス。
【請求項９】
前記アミノ官能基化されたシランと前記末端がアルコキシシランであるペルフッ素化ポリエーテルの比率が０．５：１〜３：１の範囲にある、請求項８に記載のプロセス。
【請求項１０】
前記フルオロエラストマーに対する前記アミノ官能基化されたシランの量が２ｐｐｈ〜１０ｐｐｈの範囲にある、請求項９に記載のプロセス。
【請求項１１】
表面と、表面にあるポリマーコーティングとを含み、ポリマーコーティングが、式Ｉのポリマー単位を含む化合物を含み、
【化３】
2015137364.tif 000003
式中、ＦＥは、フルオロエラストマー基であり；
ＰＦＰＥは、ペルフッ素化ポリエーテル基であり；
Ｌは、リンカーであり；
ｍおよびｏは、独立して、３〜８の整数であり；
ｎは、１〜１０の整数であり、
それぞれの場合のＲ１およびＲ２は、独立して、置換または非置換のＣ１−Ｃ６アルキルであり；
Ｒ３およびＲ４は、独立して、場合によりフッ素化されていてもよいＣ１−Ｃ６アルキルまたは場合によりフッ素化されていてもよいＣ１−Ｃ６アルコキシである、製造物品。
【請求項１２】
Ｌは、ペルフッ素化ポリエーテルの末端ヒドロキシル官能基に共有結合可能な官能基中の末端にＣ１−Ｃ６アルキルを含む、請求項１１に記載の製造物品。
【請求項１３】
フルオロエラストマー（ＦＥ）基は、フッ化ビニリデン、テトラフルオロエチレン、ヘキサフルオロプロピレン、ペルフルオロメチルビニルエーテルおよびこれらの組み合わせからなる群から選択されるモノマー単位を含むポリマーである、請求項１１に記載の製造物品。
【請求項１４】
フルオロエラストマー（ＦＥ）基は、フッ素含有量が少なくとも６５％である、請求項１１に記載の製造物品。
【請求項１５】
フルオロエラストマー（ＦＥ）基は、ゲル浸透クロマトグラフィーによって測定される場合、分子量が５０，０００〜７００，０００ダルトンの範囲である、請求項１１に記載の製造物品。
【請求項１６】
ペルフッ素化ポリエーテル（ＰＦＰＥ）は、平均分子量が１，５００ダルトン〜２，５００ダルトンの範囲である末端がアルコキシシランのペルフッ素化ポリエーテルである、請求項１１に記載の製造物品。
【請求項１７】
ポリマーコーティングは、ヘキサデカン接触角が少なくとも５０度であり、ヘキサデカンすべり角が３０度未満であり、ポリマーコーティングは、２９０℃、３５０ｐｓｉで熱的に安定である、請求項１１に記載の製造物品。
【請求項１８】
製造物品は、電子機器である、請求項１１に記載の製造物品。
【請求項１９】
表面は、ガラス表面、金属表面、プラスチック表面、セラミック表面および繊維製品表面からなる群から選択される、請求項１１に記載の製造物品。
【請求項２０】
製造物品は、繊維製品、ガラス物品、自動車備品または家庭用器具である、請求項１１に記載の製造物品。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】製造物品または製造物品の製造プロセス
【手続補正書】
【提出日】平成30年9月10日(2018.9.10)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正の内容】
【発明の名称】半導体装置
【手続補正２】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１の導電膜と、
前記第１の導電膜上の第１の絶縁膜と、
前記第１の絶縁膜上の第１の酸化物半導体膜と、
前記第１の酸化物半導体膜上の第２の酸化物半導体膜と、
前記第２の酸化物半導体膜上の第２の導電膜及び第３の導電膜と、
前記第２の酸化物半導体膜上、前記第２の導電膜上、及び前記第３の導電膜上の第３の酸化物半導体膜と、
前記第３の酸化物半導体膜上の第２の絶縁膜と、
前記第２の絶縁膜上の第４の導電膜と、を有し、
前記第２の導電膜及び前記第３の導電膜は、前記第２の酸化物半導体膜に電気的に接続され、
前記第４の導電膜は、開口部を介して前記第１の導電膜に電気的に接続され、
前記第３の酸化物半導体膜は、前記開口部において前記第４の導電膜と接する領域を有する半導体装置。
【請求項２】
第１の導電膜と、
前記第１の導電膜上の第１の絶縁膜と、
前記第１の絶縁膜上の第１の酸化物半導体膜と、
前記第１の酸化物半導体膜上の第２の酸化物半導体膜と、
前記第２の酸化物半導体膜上の第１の膜及び第２の膜と、
前記第１の膜上の第２の導電膜と、
前記第２の膜上の第３の導電膜と、
前記第２の酸化物半導体膜上、前記第２の導電膜上、及び前記第３の導電膜上の第３の酸化物半導体膜と、
前記第３の酸化物半導体膜上の第２の絶縁膜と、
前記第２の絶縁膜上の第４の導電膜と、を有し、
前記第２の導電膜及び前記第３の導電膜は、前記第２の酸化物半導体膜に電気的に接続され、
前記第４の導電膜は、開口部を介して前記第１の導電膜に電気的に接続され、
前記第３の酸化物半導体膜は、前記開口部において前記第４の導電膜と接する領域を有する半導体装置。
【請求項３】
請求項１または請求項２において、
前記第１の膜、及び前記第２の膜は、酸化物半導体を含む半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第１の酸化物半導体膜、前記第２の酸化物半導体膜、及び前記第３の酸化物半導体膜は、Ｉｎ、Ｇａ、及びＺｎを含む半導体装置。