【事件の表示】
　平成　７年特許願第３１６５７０号「プログラマブルコントローラ」拒絶査定不服審判事件〔平成　９年　６月２０日出願公開、特開平　９−１６０６１１〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成７年１２月５日の出願であって、平成１４年１０月７日付けで拒絶査定がなされ、平成１４年１１月１４日に拒絶査定に対する審判請求がされるとともに、平成１４年１２月１６日付けで明細書の手続補正がなされたものである。
　
２．平成１４年１２月１６日付けの手続補正についての補正却下の決定
［補正却下の決定の結論］　　　　
　平成１４年１２月１６日付けの手続補正を却下する。
　
［理由］
（１）補正後の特許請求の範囲の記載
　平成１４年１２月１６日付けの手続補正（以下「本件補正」という。）により、本願の明細書における特許請求の範囲は、
「【請求項１】
　順序づけられた複数の回路単位の処理より構成されるシーケンスプログラムを記憶したメモリと、
　前記メモリに記憶されたシーケンスプログラム中の各回路単位の処理を前記順序に従った順番でサイクリックに実行するプロセッサとを備えたプログラマブルコントローラであって、
　前記メモリには、前記シーケンスプログラムを構成する各回路単位の処理が各回路単位毎に読み出し可能に記憶されていると共に、対応する回路単位の処理に関連付けて、回路単位の処理の変更許可を表す変更許可コード、及び回路の機能を表す回路名称を含む回路情報コードが読み出し可能に記憶されていることを特徴とするプログラマブルコントローラ。
【請求項２】
　請求項１記載のプログラマブルコントローラであって、
　各回路単位毎の前記回路情報コードには、当該回路単位の処理の実行／不実行の情報、及び／又は当該回路単位の処理の実行時間間隔の情報を含み、
　前記回路情報コードに、回路単位の処理の実行／不実行の情報が含まれている場合、前記プロセッサは、前記メモリに記憶されたシーケンスプログラム中の各回路単位の処理を前記順序に従った順番でサイクリックに処理する際に、対応する前記回路情報コードのうちの実行／不実行の情報が不実行を表している回路単位の処理については、その実行をスキップし、
　前記回路情報コードに、回路単位の処理の実行時間間隔の情報が含まれている場合、前記プロセッサは、前記メモリに記憶されたシーケンスプログラム中の各回路単位の処理単を前記順序に従った順番でサイクリックに処理する際に、対応する前記回路情報コードのうちの実行時間間隔で当該回路単位の処理を実行すること特徴とするプログラマブルコントローラ。」
と補正された。
　
（２）補正前の特許請求の範囲の記載
　一方、補正前の明細書である、平成１４年５月１３日付けの手続補正により補正された明細書における特許請求の範囲の記載は、次のとおりである。
「【請求項１】
　順序づけられた複数の処理単位より構成されるシーケンスプログラムを記憶したメモリと、
　前記メモリに記憶されたシーケンスプログラム中の各処理単位を前記順序に従った順番でサイクリックに実行するプロセッサとを備えたプログラマブルコントローラであって、
　前記メモリは、記憶したシーケンスプログラムを構成する各処理単位毎に設けられた、対応する処理単位の実行の属性を定義する情報を記憶し、
　前記プロセッサは、前記メモリに記憶されたシーケンスプログラム中の各処理単位を前記順序に従った順番でサイクリックに処理する際に、対応する情報が定義している属性に従って、該属性が示す実行時間間隔で当該処理単位の実行を制御すること特徴とするプログラマブルコントローラ。
【請求項２】
　請求項１記載のプログラマブルコントローラであって、
　前記処理単位の実行の属性は、当該処理単位の実行/不実行を表す属性を含み、
　前記プロセッサは、前記メモリに記憶されたシーケンスプログラム中の各処理単位を前記順序に従った順番でサイクリックに処理する際に、対応する情報が定義する属性が不実行を表している処理単位については、その実行をスキップすることを特徴とするプログラマブルコントローラ。」
　
（３）補正の適否の判断
  上記補正が、審判請求時における特許請求の範囲の補正についての特許法第１７条の２第４項の規定に適合するかについて、検討する。
　
　ア．補正後の特許請求の範囲の請求項１が対応する補正前の請求項は、請求項１又は２しかありえないところ、補正前の請求項１及び２においては、「メモリは、処理単位の実行の属性を定義する情報を記憶し、プロセッサは、対応する情報が定義している属性に従って、該属性が示す実行時間間隔で当該処理単位の実行を制御する」ことを、発明を特定する事項としている。
　ところが、補正後の請求項１においては、この発明を特定する事項が除かれており、代わりに、「メモリに、回路単位の処理の変更許可を表す変更許可コード、及び回路の機能を表す回路名称を含む回路情報コードが記憶されている」ことが特定されている。
　
　イ．上記の発明の特定事項が除かれたということは、この点においては、特許請求の範囲を拡張するものであり、この補正は、発明を特定する事項をさらに限定する、いわゆる限定的減縮に該当しないものである。
 
　 ウ．したがって、このような補正は、特許法第１７条の２第４項第２号の特許請求の範囲の減縮を目的とする補正に該当しない。
　また、このような補正が、同項第１号の請求項の削除、３号の誤記の訂正、４号の明りょうでない記載の釈明を目的とする補正のいずれにも該当しないことも明らかである。
　
（４）むすび
　以上のとおり、本件補正は、特許法第１７条の２第４項の規定に違反するものであり、同法第１５９条第１項で準用する同法第５３条第１項の規定により却下されるべきものである。
　なお、敢えて、補正後の請求項１に係る発明（以下「補正後発明」という。）について検討すると、補正後発明と後記の引用発明とは、後者における「処理単位（シーケンス・プログラム・ブロック）」が前者における「回路単位」に相当することから、前者が、「メモリには、対応する回路単位の処理に関連付けて、回路単位の処理の変更許可を表す変更許可コード、及び回路の機能を表す回路名称を含む回路情報コードが読み出し可能に記憶」している点においてのみ、両者は相違しているところ、プログラムの各単位の変更を禁止するか否かの情報を設けることは、例えば、特開平２−１２６３０２号公報、特開平３−６７３０６号公報にも示されるように周知であり、また、プログラム単位に名称等を設定することは例を挙げるまでもなく周知の事項であることから、補正後発明は、引用発明及び周知技術に基づいて容易に発明をすることができたものであると認められる。
　したがって、仮に、本件補正が、特許請求の範囲の限定的減縮に該当する場合であったとしても、特許法第１７条の２第５項により準用する平成１５年改正前の同法第１２６条第４項の規定に違反するものであり、同法第１５９条第１項で準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明について
（１）本願発明
　以上のとおり、平成１４年１２月１６日付けの手続補正は却下されたため、本願の請求項１及び２に係る発明は、平成１４年５月１３日付けの手続補正書により補正された明細書及び出願当初の図面の記載からみて、その明細書の特許請求の範囲の請求項１及び２に記載されたとおりのものと認められるところ、その請求項１に係る発明（以下「本願発明」という。）は、上記のとおり（補正前の特許請求の範囲の請求項１）である。
　
（２）−１．引用文献１
　ア．原査定の拒絶の理由に引用された、本願の出願前に頒布された刊行物である特開昭５５−６９８７３号公報（昭和５５年５月２６日公開。以下「引用文献１」という。）には、次の事項が記載されている。
　
　（ア）「本発明はスケジュール制御を行うことができるプログラマブル・ロジック・コントローラ（以下ＰＬＣと略称する）に関する。」（１頁左下欄１３〜１５行）
　
　（イ）「ここで中央演算処理装置はメモリ２１に格納されたシーケンス・プログラム・ブロック２１０，２１１・・・２１Ｎをブロック０，ブロック１，・・・ブロックＮの順に順次に実行するものとする。そして２２は上記ブロック０のシーケンス・プログラム・ブロック２１０を除く残りのブロック１，ブロック２・・・ブロックＮのシーケンス・プログラム・・・ブロック２１１，２１２・・・２１Ｎの実行及び不実行を制御するフラッグを有する制御デバイステーブルである。すなわちブロック０のシーケンス・プログラム・・・ブロック２１０はプログラムの先頭に位置し、かつ常時サイクリックに実行される。そしてブロック１，ブロック２・・・ブロックＮのシーケンス・プログラム・ブロック２１１，２１２・・・２１Ｎについては上記制御デバイステーブル２２の各ビットに対応して当該ビットの内容に応じて実行、不実行を決定する。この場合、たとえば制御デバイステーブル２２の内容が“１”に該当するブロックは実行し、“０”に該当するブロックは不実行とすればよい。」（２頁左上欄１６行〜右上欄１６行）
　
　イ．ここで、シーケンス・プログラム・ブロックは、順序づけられた複数の処理単位であるといえる。
　
　ウ．以上から、引用文献１には，次のとおりの発明が記載されていると認められる。
　「順序づけられた複数の処理単位より構成されるシーケンスプログラムを記憶したメモリ２１と、
　前記メモリ２１に記憶されたシーケンスプログラム中の各処理単位を前記順序に従った順番でサイクリックに実行する中央演算処理装置とを備えたプログラマブル・ロジック・コントローラであって、
　制御デバイステーブルには、記憶したシーケンスプログラムを構成する各処理単位毎に設けられた、対応する処理単位の実行に関する情報であるフラッグを有し、
　前記中央演算処理装置は、前記メモリ２１に記憶されたシーケンスプログラム中の各処理単位を前記順序に従った順番でサイクリックに処理する際に、対応する情報であるフラッグに従って、当該処理単位の実行、不実行を制御するプログラマブル・ロジック・コントローラ。」（以下「引用発明」という。）　
（２）−２．引用文献２
　ア．原査定の拒絶の理由に引用された、本願の出願前に頒布された刊行物である特開平４−３３２００２号公報（平成４年１１月１９日公開。以下「引用文献２」という。）には、次の事項が記載されている。
　
　（ア）「この発明は、制御プログラム等の制御情報を変更するロード機構を有するプログラマブル制御装置に関するものである。」（段落【０００１】）
　
　（イ）「また、図９は各プログラムＩＤごとに持つ起動管理テーブルの構成例であり、たとえば、一定時間間隔で該当制御プログラムを起動する場合にその時間間隔を指定する起動周期や、ある制御プログラムの実行が完了したときに該制御プログラムを起動する場合に指定する前実行プログラムＩＤ等で構成される。」（段落【００１４】）
　
　イ．以上から、引用文献２には、次の技術事項が記載されていると認められる。
「プログラマブルコントローラにおいて、プログラム単位に、起動、実行の時間間隔を設定する情報を設けること。」
　
（３）対比
  本願発明と引用発明とを対比すると、後者における「メモリ２１」、「中央演算処理装置」、「プログラマブル・ロジック・コントローラ」は、それぞれ、前者における「メモリ」、「プロセッサ」、「プログラマブルコントローラ」に相当し、また、後者において、処理単位の実行に関する情報を有する制御デバイステーブルの格納場所は不明であるが、当該情報が、いずれかの場所に記憶されていることに変わりはないから、
両発明は、
「順序づけられた複数の処理単位より構成されるシーケンスプログラムを記憶したメモリと、
　前記メモリに記憶されたシーケンスプログラム中の各処理単位を前記順序に従った順番でサイクリックに実行するプロセッサとを備えたプログラマブルコントローラであって、
　記憶したシーケンスプログラムを構成する各処理単位毎に設けられた、対応する処理単位の実行に関する情報を記憶し、
　前記プロセッサは、前記メモリに記憶されたシーケンスプログラム中の各処理単位を前記順序に従った順番でサイクリックに処理する際に、対応する情報に従って、当該処理単位の実行を制御するプログラマブルコントローラ。」
である点で一致し、次の点で相違する。
　
（相違点）
　本願発明においては、処理単位の実行に関する情報は、対応する処理単位の実行の属性を定義するもので、その属性に従って、その属性が示す実行時間間隔で処理単位の実行が制御されるものであって、メモリに記憶されているのに対し、引用発明においては、処理単位の実行に関する情報は、当該処理単位の実行、不実行を制御するもので、また、当該情報の記憶場所は不明である点。
　
（４）判断
  ア．上記相違点について検討する。
　　引用発明においては、処理単位の実行に関する情報は、実行、不実行を制御するためのもので、本願発明のように、処理単位の実行時間間隔を制御するものではない。
　しかし、引用文献２には、引用発明及び本願発明と同じプログラマブルコントローラにおいて、プログラム単位に、起動、実行の時間間隔を設定する情報を設けることが記載されている。
　また、処理単位の実行に関する情報を、処理単位のシーケンスプログラムを記憶するメモリに記憶するか、別途に記憶するかは、単なる設計的事項に過ぎないものである。
　
　イ．そうすると、相違点に係る本願発明の構成とすることは、当業者が容易に想到することができたものと認められる。
　　
　ウ．また、本願発明を全体として検討しても、引用発明、引用文献２に記載の技術及び周知技術から予測される以上の格別の効果を奏するとも認めることができない。
　
（５）むすび
　以上のとおり、本願発明は，引用発明、引用文献２に記載の発明及び周知の技術に基づいて容易に発明をすることができたものと認められ、特許法第２９条第２項の規定により特許を受けることができないものであるから、他の請求項に係る発明について検討するまでもなく、本願を特許することはできない。
　よって，結論のとおり審決する。