【手続補正書】
【提出日】平成30年11月2日(2018.11.2)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
プログラム可能な論理チップのコンフィギュレーションを変更する方法であって、
当該プログラム可能な論理チップのソースコンフィギュレーションを読み込むことにより、当該ソースコンフィギュレーションの論理記述が少なくとも部分的に利用可能になっており、
ターゲットコンフィギュレーションの論理記述を作成し、前記作成では、
前記ソースコンフィギュレーションの前記論理記述から、１つ以上の論理素子及び／又は接続素子を変更し、１つ以上の論理素子を前記ターゲットコンフィギュレーションに追加し、対応付け情報に基づき、複数のトランジションポイントを決定し、前記複数のトランジションポイントは、ターゲットコンフィギュレーション及びソースコンフィギュレーションに設けられている複数の論理素子を備え、前記複数の論理素子は、レジスタ及びドライバを含み、
前記ソースコンフィギュレーションの未だ利用していない論理素子をフリーであるとマーキングし、
当該フリーであるとマーキングした前記論理素子に、前記ターゲットコンフィギュレーションの前記１つ以上の追加された論理素子をプレースメント設定し、
前記１つ以上の追加された論理素子を、利用していない接続素子を介して前記トランジションポイントに接続し、
前記ターゲットコンフィギュレーションの前記論理記述から、変更したビットストリームを作成し、
当該変更したビットストリームを前記プログラム可能な論理チップに書き込む、
ことを特徴とする方法。
【請求項２】
１つ以上の論理素子を変更する前記ステップは、前記１つ以上の論理素子の削除が含まれ、前記ソースコンフィギュレーションの前記１つ以上の論理素子は、前記ターゲットコンフィギュレーションにおいて利用されない、
請求項１に記載の方法。
【請求項３】
出力側がトランジションポイントの入力側だけに接続されている、前記ソースコンフィギュレーションの前記削除された論理素子をフリーであるとマーキングし、
前記フリーであるとマーキングした論理素子に対応する前記接続素子を利用していないとマーキングする、
請求項２に記載の方法。
【請求項４】
前のステップにおいてフリーであるとマーキングした複数の論理素子の１つ以上の入力側だけに出力側が接続されているすべての論理素子を同様にフリーであると再帰的にマーキングし、
対応する前記接続素子を利用していないとマーキングする、
請求項３に記載の方法。
【請求項５】
あらかじめ設定したリージョンのすべての論理素子を、前記ソースコンフィギュレーションの１つ以上の置き換えられた論理素子だけ、又はトランジションポイントの入力側だけ、フリーであるとマーキングし、
対応する前記接続素子を、利用していないとマーキングし、
あらかじめ設定された前記リージョンにおける削除されなかった論理素子を新たにプレースメント設定して、利用していない接続素子に接続する、
請求項３又は４に記載の方法。
【請求項６】
前記ソースコンフィギュレーションに使用されておりかつ前記あらかじめ設定したリージョン内の複数の論理素子のうちの１つで終端する複数の前記接続素子を、少なくとも、前記あらかじめ設定したリージョン外のつぎに接続される論理素子まで、利用していないとマーキングする、
請求項５に記載の方法。
【請求項７】
ソースコンフィギュレーションの読み込みの前記ステップには、ビットストリームを読み込むことと、当該ビットストリームの少なくとも１つの部分を、論理記述に変換することと、が含まれており、
当該変換を、前記プログラム可能な論理チップのアーキテクチャ情報に基づいて行う、
請求項１から６までのいずれか１項に記載の方法。
【請求項８】
前記変更したビットストリームを前記ターゲットコンフィギュレーションに基づいて作成し、
当該作成を、
前記ビットストリームにおける位置と、前記プログラム可能な論理チップにおける論理素子又は接続素子との間の関係を形成し、前記論理素子又は前記接続素子は、変更されており、元々のビットストリームを、対応する複数の位置において変更する、ことによって行う、
請求項１から７までのいずれか１項に記載の方法。
【請求項９】
前記変更したビットストリームを前記ターゲットコンフィギュレーションに基づいて作成し、
当該作成を、
前記ターゲットコンフィギュレーションのプレースメント設定したネットリストを新しい完全なビットストリームに変換する、ことによって行う、
請求項１から７までのいずれか１項に記載の方法。
【請求項１０】
変更される論理機能は、前記ターゲットコンフィギュレーションにおけるトランジションポイントに適用され、少なくとも１つの信号伝搬時間を求めて、１つ以上の閾値と比較し、
少なくとも１つの求めた信号伝搬時間が、前記閾値を上回るか又はあらかじめ設定した区間外にある場合に、警告及び／又は前記ターゲットコンフィギュレーションのプレースメント設定したネットリストの変更を行う、
請求項１から９までのいずれか１項に記載の方法。
【請求項１１】
前記ターゲットコンフィギュレーションには少なくとも１つの第１マルチプレクサが含まれており、当該第１マルチプレクサは、トランジションポイントの直前に配置されており、
前記ターゲットコンフィギュレーションに追加されるすべての論理素子は、前記第１マルチプレクサのただ１つの入力側を含む複数の新たな信号路に配置されている、
請求項１から１０までのいずれか１項に記載の方法。
【請求項１２】
複数の前記新しい信号路には前記プログラム可能な論理チップの少なくとも１つのインタフェースピンが含まれており、当該少なくとも１つのインタフェースピンには、前記プログラム可能な論理チップのデバッギングインタフェースが割り当てられている、
請求項１１に記載の方法。
【請求項１３】
前記ターゲットコンフィギュレーションは、トランジションポイントの直後に配置されている少なくとも１つの第２マルチプレクサを有しており、
当該第２マルチプレクサは、論理素子の少なくとも１つの入力側に接続されている、
請求項１から１２までのいずれか１項に記載の方法。
【請求項１４】
前記ターゲットコンフィギュレーションには少なくとも１つの付加的なレジスタが含まれており、
前記レジスタの出力側は、インタフェースピンに接続されており、当該インタフェースピンは前記プログラム可能な論理チップのデバッギングインタフェースに割り当てられている、
請求項１から１３までのいずれか１項に記載の方法。
【請求項１５】
制御装置を適合化するステップをさらに含み、
前記該制御装置には、制御機能を実行するように構成されたプログラム可能な論理チップが含まれている、
請求項１から１４までのいずれ１項に記載の方法。
【請求項１６】
プログラム可能な論理チップを書き込むためのプログラミング装置であって、
プロセッサ及びプログラミング命令を通信するためのプログラミングインタフェースを有しており、前記命令によって、
当該プログラム可能な論理チップのソースコンフィギュレーションを読み込むことにより、当該ソースコンフィギュレーションの論理記述が少なくとも部分的に利用可能になっており、
ターゲットコンフィギュレーションの論理記述を作成し、前記作成では、
前記ソースコンフィギュレーションの前記論理記述から、１つ以上の論理素子及び／又は接続素子を変更し、１つ以上の論理素子を前記ターゲットコンフィギュレーションに追加し、対応付け情報に基づき、複数のトランジションポイントを決定し、前記複数のトランジションポイントは、ターゲットコンフィギュレーション及びソースコンフィギュレーションに設けられている複数の論理素子を備え、前記複数の論理素子は、レジスタ及びドライバを含み、
前記ソースコンフィギュレーションの未だ利用していない論理素子をフリーであるとマーキングし、
当該フリーであるとマーキングした前記論理素子に、前記ターゲットコンフィギュレーションの前記１つ以上の追加された論理素子をプレースメント設定し、
前記１つ以上の追加された論理素子を、利用していない接続素子を介して前記トランジションポイントに接続し、
前記ターゲットコンフィギュレーションの前記論理記述から、変更したビットストリームを作成し、
当該変更したビットストリームを前記プログラム可能な論理チップに書き込む、
ことを特徴とするプログラミング装置。
【請求項１７】
非一時的なコンピュータ読み出し可能な記憶媒体を有するコンピュータプログラムであって、
前記記憶媒体には複数の命令が埋め込まれており、前記命令によって、
当該プログラム可能な論理チップのソースコンフィギュレーションを読み込むことにより、当該ソースコンフィギュレーションの論理記述が少なくとも部分的に利用可能になっており、
ターゲットコンフィギュレーションの論理記述を作成し、前記作成では、
前記ソースコンフィギュレーションの前記論理記述から、１つ以上の論理素子及び／又は接続素子を変更し、１つ以上の論理素子を前記ターゲットコンフィギュレーションに追加し、対応付け情報に基づき、複数のトランジションポイントを決定し、前記複数のトランジションポイントは、ターゲットコンフィギュレーション及びソースコンフィギュレーションに設けられている複数の論理素子を備え、前記複数の論理素子は、レジスタ及びドライバを含み、
前記ソースコンフィギュレーションの未だ利用していない論理素子をフリーであるとマーキングし、
当該フリーであるとマーキングした前記論理素子に、前記ターゲットコンフィギュレーションの前記１つ以上の追加された論理素子をプレースメント設定し、
前記１つ以上の追加された論理素子を、利用していない接続素子を介して前記トランジションポイントに接続し、
前記ターゲットコンフィギュレーションの前記論理記述から、変更したビットストリームを作成し、
当該変更したビットストリームを前記プログラム可能な論理チップに書き込む、
ことを特徴とするコンピュータプログラム製品。