(57)【要約】  本開示は、絶縁破壊の低減を支援しまた検出器素子の信頼性を改善し得る伝導性の遮蔽電極又は遮蔽電極層を含む検出器素子に向けられる。検出器素子は、少なくとも２つの電極と半導体層とを支持する基板層を含む。遮蔽電極層は、２つの電極のうちの少なくとも１つに隣接して堆積又はパターン化される。【選択図】図５ａ
2020521318.tif 000002
【特許請求の範囲】
【請求項１】
デジタル撮像システムに関する検出器素子であって、
第１電極と、
第２電極と、
前記第１及び第２電極間に配置された半導体層と、
前記第１及び第２電極のうちの１つに隣接する少なくとも１つの伝導性の遮蔽電極と、
を備える検出器素子。
【請求項２】
少なくとも１つのブロッキング層をさらに備える請求項１に記載の検出器素子。
【請求項３】
基板層をさらに備える請求項１に記載の検出器素子。
【請求項４】
前記遮蔽電極は、前記基板層に隣接する請求項３に記載の検出器素子。
【請求項５】
前記遮蔽電極は、前記基板層から離れる請求項３に記載の検出器素子。
【請求項６】
前記遮蔽電極は、透明である請求項５に記載の検出器素子。
【請求項７】
前記遮蔽電極は、前記第１及び第２電極のうちの少なくとも１つの近く又は周りの電解を形作る請求項１に記載の検出器素子。
【請求項８】
前記遮蔽電極層は、前記第１及び第２電極が水平に間隔を空けられるときに前記第１及び第２電極間の電解を形作る請求項１に記載の検出器素子。
【請求項９】
前記遮蔽電極は、前記基板層の幅を伸ばす請求項３に記載の検出器素子。
【請求項１０】
前記遮蔽電極は、伝導材料から作成される請求項１に記載の検出器素子。
【請求項１１】
前記伝導材料は、アルミニウム、クロム、モリブデン又は酸化インジウムスズである請求項１０に記載の検出器素子。
【請求項１２】
前記半導体層は、アモルファスシリコン、金属酸化物、ポリシリコン、有機半導体材料のうちの少なくとも１つから作成される請求項１に記載の検出器素子。
【請求項１３】
前記ブロッキング層は、ポリイミド、ベンゾシクロブタン（ＢＣＢ）、パリレン、ポリスチレン又はポリシロキサンのうちの少なくとも１つから作成される請求項１２に記載の検出器素子。
【請求項１４】
前記検出器素子は、金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子である請求項１に記載の検出器素子。
【請求項１５】
反射防止層をさらに備える請求項２に記載の検出器素子。
【請求項１６】
前記ブロッキング層は、絶縁ブロッキング層、オーミックブロッキング層、ショットキーブロッキング層である請求項２に記載の検出器素子。
【発明の詳細な説明】
【技術分野】
【０００１】
関連出願の相互参照
この出願は、２０１７年５月９日に出願された米国仮出願第６２／５０３，４０８号の優先権を主張する。
【０００２】
本開示は、概して、デジタル画像システムに関し、より詳細には、デジタル画像システムにおける放射線検出のための装置に関する。
【背景技術】
【０００３】
従来、Ｘ線診断プロセスは、ハロゲン化銀フィルムにＸ線画像パターンを記録する。これらのシステムは、作用する（impinging）Ｘ線放射の最初の均一なパターンを調査対象の物体に向け、Ｘ線放射の変調パターンをＸ線放射増感スクリーンを用いて遮断し、ハロゲン化銀フィルムに増大パターンを記録し、潜在パターンをＸ線写真と呼ばれる永続的な可視画像に化学的に変換する。
【０００４】
Ｘ線写真は、Ｘ線の画像を電荷の変調パターンとして直接捕捉するために、放射線に敏感な材料の層を使用することによって生成される。入射Ｘ線放射の強度に応じて、画素領域内のＸ線放射によって電気的又は光学的に生成された電荷は、別々の固体状態放射線センサの規則的に配置されたアレイを使用して量子化される。
【０００５】
近年、大面積ディスプレイで使用されるアクティブマトリックス技術を含む、デジタル放射線用の大面積で、フラットパネルのデジタルＸ線撮像装置が急速に開発されている。アクティブマトリックスは、大面積に適合する半導体材料で作られた薄膜トランジスタ（ＴＦＴ）の２次元配列（その各素子は画素と呼ばれる）を含む。フラットパネルＸ線検出器を作成するために、直接的なアプローチ又は間接的なアプローチの２つの一般的なアプローチがある。
【０００６】
直接的なアプローチは、Ｘ線から電荷への変換層としてのアクティブマトリックスに直接的に結合された厚い光伝導体膜（例えば、アモルファスセレン）を主に使用する。間接的なアプローチでは、蛍光スクリーン又はシンチレータ（例えば、ＣｓＩ、ＧｄＯＳなど）が、Ｘ線を光の光子に変換し、その後、アクティブマトリックスアレイ上のＴＦＴで作成された追加の画素レベルの光センサを使用して電荷に変換する。
【０００７】
縦型フォトダイオードの製造の際に鍵となる課題は、ＴＦＴ製造プロセス、特に、厚いアモルファスシリコン層、特殊なｐ型ドープ接触層、及び光学的なクロストークを防ぐための複雑な反応性イオンエッチング（ＲＩＥ）側壁エッチングプロセスに必要な変更である。これらの課題は、製造歩留まりを低下させ、製造コストを押し上げる。横型ＭＳＭ光伝導体の製造の際のカギとなる課題は、より高い電界での高い暗電流と、不均一な電界による光応答の不均一性とを含む。加えて、横型ＭＳＭ光伝導体はスペース効率が悪く、低い実効量子効率（ＥＱＥ）を引き起こす。これらの問題の各々は、撮像装置の性能を低下させる。これが、今日の業界において大面積デジタルＸ線撮像のためにＭＳＭデバイスが使用されない主な理由である。
【０００８】
したがって、デジタル撮像システムにおける放射線検出のための新規な方法及び装置が提供される。
【発明の概要】
【０００９】
本開示の一態様では、第１電極と；第２電極と; 第１電極と第２電極との間に配置される半導体層と；第１及び第２電極のうちの１つに隣接する導電性遮蔽電極層と、を含むデジタル撮像システムのための検出器素子が提供される。
【００１０】
別の態様では、検出器素子は少なくとも１つの絶縁ブロッキング層をさらに含む。さらに別の態様では、検出器素子は基板層をさらに含む。一実施形態では、遮蔽電極層は基板層に隣接している。別の実施形態では、遮蔽電極層は基板層から離れて配置される。更なる実施形態では、遮蔽電極が基板層から離れて配置されるとき、遮蔽電極層は透明である。
【００１１】
別の態様では、遮蔽電極層は、第１及び第２電極のうちの少なくとも１つをＸ線放射から遮蔽するように形作られる。別の実施形態では、遮蔽電極層は、第１及び第２電極が水平方向に間隔を空けられたときに、第１及び第２電極間の空間を遮蔽するように形作られる。更なる態様では、遮蔽電極は基板層の幅を伸ばす。さらに別の態様では、遮蔽電極は、導電性材料から製造され、導電性材料は、アルミニウム、クロム、モリブデン、又は酸化インジウムスズであり得る。
【００１２】
さらに別の態様では、半導体層は、アモルファスシリコン、金属酸化物、ポリシリコン、及び有機半導体材料のうちの少なくとも１つから製造される。別の態様では、ブロッキング層は、ポリイミド、ベンゾシクロブタン（ＢＣＢ）、パリレン、ポリスチレン、及びポリシロキサンの少なくとも１つから製造される。別の態様では、検出器素子は、金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子である。さらに別の態様では、検出器素子は反射防止層をさらに含む。
【図面の簡単な説明】
【００１３】
【図１】図１は、放射線撮像環境の概略的な図を例示する。
【図２】図２は、２次元アクティブマトリックス撮像アレイ構造を例示する。
【図３】図３は、画素回路を例示する。
【図４ａ】図４ａは、既知の金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図４ｂ】図４ｂは、既知の金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図４ｃ】図４ｃは、既知の金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ａ】図５ａは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｂ】図５ｂは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｃ】図５ｃは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｄ】図５ｄは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｅ】図５ｅは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｆ】図５ｆは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｇ】図５ｇは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｈ】図５ｈは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｉ】図５ｉは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｊ】図５ｊは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｋ】図５ｋは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｌ】図５ｌは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｍ】図５ｍは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｎ】図５ｎは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｏ】図５ｏは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｐ】図５ｐは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｑ】図５ｑは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｒ】図５ｒは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｓ】図５ｓは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｔ】図５ｔは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｕ】図５ｕは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｖ】図５ｖは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｗ】図５ｗは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｘ】図５ｘは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｙ】図５ｙは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ｚ】図５ｚは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ａａ】図５ａａは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図５ａｂ】図５ａｂは、遮蔽電極層を有する金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子の断面を例示する。
【図６】図６は、本開示のボトムゲート及びトップゲート薄膜トランジスタ（ＴＦＴ）構成の断面図である。
【図７】図７は、遮蔽電極を有する撮像装置の概略断面図である。
【発明を実施するための形態】
【００１４】
ここで、添付の図面を参照して、本開示の実施形態をただの一例として説明する。
【００１５】
本開示は、デジタル撮像システムにおける放射線検出のための装置に関する。本装置は、金属−絶縁体−半導体−絶縁体−金属（ＭＩＳＩＭ）検出器素子などの検出器素子と、遮蔽又は遮蔽電極又は電極層と、を含む光伝導素子を含み得る。別の実施形態では、検出器素子は、放射線撮像システムのための読出回路素子と統合される。
【００１６】
図１は、放射線撮像環境の概略的な図を例示する。示されるように、Ｘ線源１０は、放射線検出器システム（ＲＤＳ：radiography detector system）１４による撮像のために物体１２、例えば患者の手に向かって送信されるＸ線ビーム又はＸ線１１を生成する。Ｘ線の結果はコンピュータ１６上で見られ得る。間接撮像システムとして見られ得る現在の実施形態では、放射線検出器システム１４はシンチレータ１５を含む。直接撮像システムでは、Ｘ線１１は放射線検出器システム１４内で電荷を生成し、シンチレータ１５の必要性はない。
【００１７】
一部の放射線検出器システム１４については、Ｘ線源１０と作用するＸ線ビーム１１をサンプリングしている放射線検出器システム１４との間の正しいタイミングを得るために同期ハードウェア１８が必要である。本開示では、放射線検出器システム１４は、物体１２の撮像を達成するためにアクティブマトリックス技術に基づく大面積のフラットパネル検出器を含む。
【００１８】
概して、撮像される物体１２は、放射線源１０と放射線検出器システム１４との間に位置付けられる。物体１２を通過するＸ線１１は、放射線検出器システム１４と相互作用する。間接イメージングでは、Ｘ線１１は、蛍光体スクリーン又は構造化ヨウ化セシウム（Ｃｓｌ）、オキシ硫化ガドリニウム（ＧＯＳ）、又は酸化タングステン（ＣａＷＯ４）などのシンチレータ１５を通過するときに、光子を生成する。次いで、これらの間接的に生成された光子は、放射線検出器システム１４内でさらに電荷を生成する。
【００１９】
図２は、放射線検出器システム１４の概略図である。ＲＤＳ１４は、入射Ｘ線によって直接的又は間接的に生成された電荷が感知されて蓄積される画素素子の２次元マトリックスを有するアクティブマトリックス画素アレイ２０を含む。各画素の蓄積された電荷にアクセスするために、ゲート線２１は、典型的に、各アクティブマトリックス画素アレイ２０の列の端部で電荷増幅器２４に結合されたデータ線２３に対して、１行の全ての画素にその蓄積された電荷を出力させる行切替制御部２２によって連続的に駆動される。電荷増幅器２４は、画素電荷データをアナログ／デジタル変換器（Ａ／Ｄ）２６に送り、アナログ信号がデジタル表現に変換される。次いで、デジタル表現はメモリ２８に格納され、制御ロジック２９によって決定された時間でのコンピュータ１６への送信を待つ。また、電荷増幅器は、増幅機能に加えて多重化機能を実行し得る。
【００２０】
図３は、図２において説明されたアクティブマトリックス画素アレイ２０内の１つの画素のための画素レベル回路の一実施形態の概略図である。アクティブマトリックス画素アレイ２０は、典型的に、複数の画素を含む。各画素内には、入射光子を吸収して電荷を生成する２端子ＭＩＳＩＭ検出器素子３０がある。２端子の選択的なコンデンサ３２が変換された電荷を蓄積し、読出回路素子、通常では３電極薄膜トランジスタ（ＴＦＴ）スイッチ３４が画素から電荷を移動させる。ＭＩＳＩＭ検出器素子３０の一方の電極はアクティブマトリックス画素アレイ２０の他の画素と共有される高電位バイアス端子３３に接続され、コンデンサ３２の一方の電極は同様にアクティブマトリックス画素アレイ２０内の他の画素と共有される低電位接地端子３５に接続される。ＴＦＴスイッチ３４のドレイン電極は、ＭＩＳＩＭ検出器３０の第２電極及びコンデンサ３２の第２端子に接続される。ＴＦＴ３４のソース電極は、図２において説明された複数のデータ線２３の１つに結合される画素データ線３６に接続される。ＴＦＴ３４のゲート電極は、複数のゲート線２１の１つに結合される画素ゲート線３８に接続される。
【００２１】
図４ａを参照すると、電極が互い違いに配置された既知のＭＩＳＩＭ検出器素子３０の第１実施形態の概略図が示される。検出器素子３０は、光学反射防止層４９が堆積された基板層４０を含む。第１接触又は電極層４２は、反射防止層４９の上に堆積又はパターン化される。第１ブロッキング層４６は、第１電極４２を覆う（encapsulate）反射防止層４９の基板層４０の上に堆積される。半導体又は半導体層４４は、第１ブロッキング層４６の上に堆積され、半導体層４４の上に第２ブロッキング層４７が堆積される。見て分かるように、第１及び第２ブロッキング層４６及び４７は、半導体層４４の互いに反対側の表面に配置される。
【００２２】
第２ブロッキング層４７の上に第２電極４８が堆積又はパターン化される。図４ａに示すように、第１及び第２電極は、半導体層４４の反対側に見られ得る。いくつかの実施形態では、反射防止層４９は選択的であり、ＭＩＳＩＭ検出器素子３０の動作には必要というわけではない。しかし、間接的な変換撮像では、反射防止層４９は、光子が吸収される半導体層４４に衝突する光子の割合を増加させることにより性能を向上させる。図４ａに見られるように、選択的な反射防止層４９は、ＭＩＳＩＭ検出器素子３０に対するシンチレータの配置又は両方の場所に基づいて、ＭＩＳＩＭ検出器素子３０の上部又はＭＩＳＩＭ検出器素子３０の底部に配置され得る。
【００２３】
図４ａに見られるように、第１及び第２電極は、半導体層４４に垂直な面内で互いに対して互い違い（staggered）になっている。換言すれば、図４ａの垂直検出器に関して、第１電極は第２電極から水平に間隔をあけられ、垂直面内で第２電極と重ならない。好ましい実施形態では、第１及び第２電極は互いに重ならない。ブロッキング層４６及び４７のいずれか１つは、ブロッキング層及び反射防止層としての２つの機能を果たし得る。
【００２４】
本実施形態では、第１及び第２接触のうちの１つは、第１及び第２ブロッキング層のいずれか又は両方に結合される。より高い暗電流及びより低いＥＱＥが許容されるいくつかの実施形態では、第１及び第２ブロッキング層４６及び４７のいずれか又は両方が、オーミック及び／又はショットキー接触で置き換えられ得る。Ｘ線デジタル撮像に加えて、ＭＩＳＩＭ検出器素子の他の応用は、生体指紋認証撮像（biometric fingerprint imaging）、タッチディスプレイ及びジェスチャディスプレイを含む。生体指紋認証撮像では、ＭＩＳＩＭ検出器素子が、マルチスペクトル撮像のために、光波長だけでなく近赤外（６００−９００ｎｍ）を感知できる必要があるであろう。これは、半導体が光とともに赤外線波長を吸収できるように、半導体層４４の厚さを変えることにより達成され得る。代替的には、半導体層４４は、シリコンナノワイヤ、量子ドット、又は他の適切な無機若しくは有機半導体材料など、赤外線に対して向上した感度を有する材料で置き換えられ得る。タッチ又はジェスチャディスプレイの場合、ＭＩＳＩＭ検出器素子は簡単な製造プロセスを持ち、好ましい実施形態では大面積の薄膜エレクトロニクス処理と直接的な互換性があるため、ＭＩＳＩＭ検出器素子は、高性能、高費用対効果の表示センサ画素部を得るために薄膜ＬＣＤ、ＯＬＥＤ及びＬＥＤディスプレイに直接統合され得る。
【００２５】
図４ｂを参照すると、下部電極構成のＭＩＳＩＭ検出器素子３０の第２実施形態の概略図が示される。検出器素子３０は、その上に第１及び第２電極４２及び４８がそれぞれ堆積又はパターン化された基板層４０を含む。第１ブロッキング層４６は、第１電極４２及び第２電極４８の少なくとも１つを覆う基板層４０の上に堆積される。半導体層４４は、第１ブロッキング層４６の上に堆積され、選択的な反射防止層４９が半導体層４４の上に堆積される。
【００２６】
図４ｃは、下部電極構成のＭＩＳＩＭ検出器３０の第３の実施形態の断面図を示す。この実施形態では、基板層４０は、反射防止層４９、半導体層４４、光ブロッキング層、並びに電極４２及び電極４８を含む一対のパターン化された接触電極層を支持する。
【００２７】
図４ａ、４ｂ及び４ｃの実施形態と同様に、電極４２及び電極４８のいずれかがバイアス又はスイッチ３４（図３）に接続されるために選択され得る。
【００２８】
図４ａの実施形態と同様に、電極は、水平面と垂直面の両方で互いに対して互い違いになっていることがわかる。再び、いくつかの実施形態では、より高い暗電流及びより低いＥＱＥが許容される場合、ブロッキング層のいずれか又は両方は選択的であるか、オーミック及び／又はショットキー接触で置き換えられ得る。
【００２９】
暗電流は、検出器のダイナミックレンジ及び画質を低下させ、（電極４２又は電極４８として見られる）バイアス接触に印加される電界に応じるため、従来のＭＳＭ検出器の鍵となる問題である。半導体層４４上で作用する光子から生成された電子キャリアの電荷分離には、大きな電界が必要である。暗電流を減らしている間に光電流が高レベルに維持され得る場合、又は代替的には、暗電流を増加させることなく電荷分離効率とそれに対応する光電流を増加させるためにより高い電位がバイアス接触（電極４２又は電極４８）に印加され得る場合、より大きなダイナミックレンジ、より高いコントラスト、より高い量子効率、より良いデジタル画像に相当する、より大きな光対暗電流比が可能である。電極４８及び電極４２の接触のためのオーミック又はショットキー接触は、これまで、高感度の医療用Ｘ線撮像の適用に必要な暗電流密度（約１０ｐＡ／ｍｍ２以下）を達成できなかった。しかし、それほど厳密ではない適用（例えば、生体指紋認証スキャン又はタッチセンシング分野）に関して、オーミック及びショットキー接触で十分であり得る。
【００３０】
本開示の一態様では、本開示は、（ショットキー接触のオーミックの代わりに）ブロッキング層と結合された互い違いのＭＩＳＩＭ接触アーキテクチャを使用し、同時に、（１）半導体層に作用する光子がない場合に暗電流を低減し、（２）光子が半導体層に作用するときに高い光電流を可能にする。
【００３１】
これら２つの目標を達成するために、ブロッキング層４６及び４７の材料は、半導体層との低トラップ密度界面を提供し、バイアス及び感知電極から半導体層への電荷キャリアの注入を防止又は低減し（例えば、広いバンドギャップを有する）、印加バイアス及びブロッキング層４６の厚さが暗伝導度と半導体層４４の厚さ、印加された電気バイアス及び材料特性にも応じる半導体層４４の光導電性との両方を考慮して選択又は最適化される場合、デバイス動作中にソフトな（soft）（可逆の）絶縁破壊（breakdown）において繰り返し動作できるような絶縁耐力を有するために、慎重に選択される。
【００３２】
光子が半導体層４４に作用し、それにより半導体層４４の抵抗率を低下させると、ブロッキング層４６はソフトな（すなわち可逆の）絶縁破壊モードで動作し、バイアス部４８及び感知接触（又は電極）４２からブロッキング層４６を介して半導体層４４に至る垂直伝導経路を可能にする。ソフトな絶縁破壊で動作することは、ブロッキング層４６を介した伝導を可能にし、バイアス部４８と検知部４２の接触注入電流を制限することで低暗電流を維持しながら、応答時間の課題を克服し得る。厚すぎるブロッキング層４６又は高すぎる絶縁破壊強度を持つブロッキング層４６を使用することは、不十分な結果を生じ得る。又は、代替的には、互換性のない（incompatible）ブロッキング層４６の材料の選択は、半導体層４４との不十分な界面をもたらし、トラップ及び欠陥がＭＩＳＩＭ検出器３０の量子効率の低下を引き起こし得る。
【００３３】
実験では、４５０ｎｍのアモルファスシリコン半導体層４４を使用すると、２００ｎｍのポリイミドのブロッキング層４６で良好に機能することがわかった。この組み合わせは、緑色の光に対して高いＥＱＥ（６５％以上）を有する界面をもたらす。代替的には、青色光のために高い外部量子効率が必要な場合、同じアモルファスシリコンとポリイミド材料の組み合わせに対して、半導体層４４の厚さを減らす必要があり、それに対応してブロッキング層の厚さ４６を再最適化する必要があり得る。半導体層４４がアモルファスシリコンからＩＧＺＯ（酸化インジウムガリウム亜鉛）のような金属酸化物若しくはシリコン、ポリシリコン又は有機半導体に変更された場合、それらは全て異なる材料特性及び吸収係数を有し、ブロッキング層の材料（界面の目的）、適用される厚さ及び最大バイアス電圧の選択は、製造前に計算によって再検討又は再最適化され得る。ポリイミドの代替品は、ベンゾシクロブタン（ＢＺＢ又はシクロテン）、パリレン、ポリスチレン、ポリシロキサン及び他の関連材料などを含むが、これらに限定されない。アモルファスシリコンナイトライドなどの選択的な反射防止層が入射光子の経路で直接的に半導体層の上で使用される場合、ＥＱＥをさらなる改善が可能となる。
【００３４】
さらに、ブロッキング層４６をパターン化し、バイアス部４８と感知部４２の両方の接触に絶縁接触を使用するか、又は代替的に１つの接触のみに絶縁接触を使用することが可能である（例えば、バイアス接触４８及び使用されるバイアスに依存する感知部４２の接触のいずれかに関して）。また、適用要件に応じて、オーミック及びショットキー接触が使用され得ることを理解されたい。
【００３５】
また、（例えば、バイアス部４８若しくは感知部４２の接触又はブロッキング層４６の）パターニングプロセスは、パターニングプロセス中に空気及び化学物質にさらされるため、半導体層４４の界面を潜在的に劣化させ得る。しかし、典型的には、図４ａから４ｃに示すように、バイアス部４８と感知部４２との両方の接触を横切るブロッキング層は、欠陥及びトラップ（trap）を減らすとともに、半導体層４４を覆うことによって高い量子効率を維持することで、半導体層４４との界面を改善する。代替的な実施形態では、慎重な半導体処理が行われる場合、バイアス部４８及び感知部４２の接触の一方のみが絶縁されるＭＩＳＩＭ検出器素子が用いられ得る。
【００３６】
さらに、前述のように、バイアス部４８及び感知部４２の接触は、光子の吸収と移動が水平（横方向）に保たれるように水平距離だけ離れている限り、半導体４４の層の両側にそれぞれ１つずつなど、様々な位置に配置され得る。さらに、バイアス部４８と感知部４２との接触が透明な材料を使用して作られている場合、上部電極と下部電極との両方の構成は、どちらの方向からの光子も等しく検出することができる。透明材料は、アルミニウム、モリブデン、クロム、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウムガリウム亜鉛（ＩＧＺＯ）、及びポリ（３，４−エチレンジオキシチオフェン）ポリスチレンスルホネート（ＰＥＤＯＴ：ＰＳＳ）を含むが、これらに限定されない。
【００３７】
他の実施形態では、（１）低いセンサ静電容量（高い画素ダイナミックレンジを必要とする用途については困難な場合がある）及び（２）隣接するスイッチング又は他の関連するノイズ源によるセンサ出力電流の不安定性又は不均一性を改善するために、画素トランジスタ及び回路（低信号の適用については困難な場合がある）、遮蔽電極又は電極層は、検出器又は検出器素子内に統合される。遮蔽電極は、絶縁破壊を低減し、光検出器の信頼性を改善するのを支援することができる。別の実施形態では、遮蔽又は遮蔽電極は、個々の電極の近傍若しくは周囲、及び／又は検出器素子の電極の対の間で電界を形成するように設計される。１つの遮蔽電極は、電極間で生成される全ての電界のために使用され得るか、又は遮蔽電極と生成される電界との間で1：1の関係にあり得ることが理解される。また、遮蔽電極と電極間の電界との間の他の比率が考慮される。典型的に絶縁体のように振る舞うブロッキング層とは異なり、遮蔽電極は導電性である。遮蔽電極層は、アルミニウム、クロム、モリブデン、及び酸化インジウムスズを含むが、これらに限定されず、様々な材料から作成され得る。図５の概略図は、様々な光検出器の設計を有する遮蔽電極の多くの実装を提供する。
【００３８】
図５ａを参照すると、遮蔽電極４１を有する下部電極構成のＭＩＳＩＭ検出器の第１実施形態の概略図が示される。遮蔽電極又は電極層の使用は、現在のシステムを超える更なる利点を提供する。まず、遮蔽電極は、感知電極に隣接して配置されると追加の画素容量を提供し（実施に応じて４８又は４２）、画素の暗電流を安定した低いレベルに安定させ、画素出力信号電流を増加させ、バイアス電極（４２若しくは４８）又は感知電極（４２若しくは４８）の端部の電界を変更することによりＥＱＥを高める。
【００３９】
図５ａに示されるように、検出器は、遮蔽電極層４１が堆積される基板層４０を含む。遮蔽電極４１の上には、遮蔽電極層４１を覆い得るブロッキング層４３がある。次いで、一対の電極４２及び４８が、ブロッキング層４３の上に堆積又はパターン化される。一対の電極は、互いに水平に間隔を開けられるように見られ得る。本実施形態では、電極４２及び電極４８を覆う第１ブロッキング層４３の上に第２ブロッキング層４６が堆積又はパターン化される。半導体若しくは半導体層４４は第２ブロッキング層４６の上に堆積され、次いで、半導体層４４の上に選択的な反射防止層４９が堆積され得る。
【００４０】
基板４０と同じ幅を有するように示されているが、遮蔽電極４１は、ＭＩＳＩＭ素子３０の全ての領域を覆う必要はなく、電極４２と電極４８との間に、又は電極４２及び４８の全体又は一部分を覆うようにパターン化され得る。遮蔽電極４１の配置は、用途、必要な画素容量、暗電流及びＥＱＥのレベルに依存する。
【００４１】
図５ｂから５ａｂには、上部電極、下部電極、及び／又はマルチセンサＭＩＳＩＭ、並びに互い違いのＭＩＳＩＭセンサを含む様々なＭＩＳＩＭ画素アーキテクチャが、センサ性能の向上のために組み込まれる遮蔽電極とともに示される。
【００４２】
図５ｂでは、遮蔽電極は、基板層４０から離れて配置される。図５ｂの実施形態では、遮蔽電極４１と基板層４０との間に、選択的な反射防止層４９、半導体層４４、一対の遮断層、並びに２つの電極４２及び４８がある。
【００４３】
図５ｃでは、遮蔽電極４１は、基板層の上に配置され、２つの水平方向に間隔を空けられた電極４２及び４８の間の空間と同じ幅になるように設計される。図５ｄでは、遮蔽電極４１は、基板層４０の上に配置され、基板と電極４２との間に直接的にある。図５ｅでは、遮蔽電極４１は、基板層４０の上に配置され、基板と電極４８との間に直接的にある。
【００４４】
図５ｆの実施形態を参照すると、遮蔽電極は、基板層４０の上に配置され、電極４２及び４８の両方を遮蔽する。
【００４５】
図５ｇを参照すると、現在の実施形態では透明であり得る遮蔽電極４１は、反射防止層４９と基板層４０から離れたブロッキング層４３との間に配置される。図５ｈの実施形態では、遮蔽電極４１は、基板層の上に配置される。検出器３０は、複数のブロッキング層４３及び４６、半導体層４４、反射防止層４９、並びに電極４２及び４８と共に更なる電極層６０を含み得る。
【００４６】
図５ｉを参照すると、電極は、一対の感知部（６２及び６６）並びに一対のバイアス電極（６４及び６８）として実装され得る。この実施形態では、遮蔽電極４１は、基板の上に配置され、一対の感知電極およびバイアス電極のそれぞれを遮蔽する。図５ｊの実施形態では、遮蔽電極は、基板層４０から離れて配置されるが、それでもなお、一対の感知電極及びバイアス電極を遮蔽する。図５ｋを参照すると、その実施形態は、一方が基板層４０に隣接し、他方が基板層４０から離れている一対の遮蔽電極４１を含む。図５ｌの実施形態では、遮蔽電極は、基板層４０に隣接して配置され、３つの電極（２つの感知電極６２及び６６並びに１つのバイアス電極６４）を遮蔽する。図５ｍの実施形態では、遮蔽電極４１（好ましくは透明）は、基板層４０から離れて配置され、３つの電極を遮蔽する。図５ｎは、３電極実装のデュアル遮蔽電極の実施形態を示す。
【００４７】
図５ｏから５ａｂの実施形態では、少なくとも１つの遮蔽電極がどのように検出器内に統合され得るかのさらなる例が示される。図５ｘの実施形態では、検出器は、遮蔽電極に隣接する選択的な反射防止コーティングをさらに含み得る。また、反射防止コーティングは、基材層の両側に適用され得る。
【００４８】
図６ａは、ボトムゲートの逆スタガ型（inverted staggered）薄膜トランジスタ（ＴＦＴ）構造を示す。基板５０（例えば、ガラス又はプラスチック）は、パターン化されたゲート電極５２を含み、その後にゲート絶縁体５４、半導体層５６、並びにソース５８及びドレイン５９の接触を画定するパターン化された接触層を含む。図５ｂは、層が逆の構成になっているトップゲートの逆スタガ型ＴＦＴ構造を示す。両者は、今日のディスプレイ業界で使用されるアモルファスシリコンＴＦＴの実施である。当業者に理解されるように、ＣＭＯＳ（相補型金属酸化物半導体）、ＩＧＺＯ、及びポリシリコントランジスタについて同様の断面を描き得る。
【００４９】
図７は、ＭＩＳＩＭ−遮蔽電極を有するＴＦＴ撮像装置に関する、ある潜在的なプロセス断面図である。示される断面は、ボトムゲートＴＦＴを使用する下部電極ＭＩＳＩＭに関する。当業者に理解されるように、この実施は、図６で説明した様々なＴＦＴアーキテクチャと組み合わせて、図５ａ〜５ａｂに示すＭＩＳＩＭの他の潜在的な変形の全てに拡大縮小（scale）され得る。
【００５０】
前の記述では、説明の目的で、実施形態の完全な理解を提供するために多くの詳細が述べられる。しかしながら、これらの特定の詳細が必要とされない可能性があることは、当業者に明らかであろう。他の例では、理解を不明瞭にしないために、周知の構造がブロック図の形式で示され得る。例えば、本明細書に記載された実施形態の素子がソフトウェアルーチン、ハードウェア回路、ファームウェア、又はそれらの組み合わせとして実施されるかどうかに関する特定の詳細は提供されない。
【００５１】
本開示の実施形態又はその構成要素は、機械可読媒体（コンピュータ可読媒体、プロセッサ可読媒体、又はそれらに組み込まれたコンピュータ可読プログラムコードを有するコンピュータ使用可能媒体とも呼ばれる）に格納されたコンピュータプログラム製品として提供又は表され得る。機械可読媒体は、ディスケット、コンパクトディスク読取専用メモリ（ＣＤ−ＲＯＭ）、メモリデバイス（揮発性又は不揮発性）又は同様の記憶機構を含む、磁気、光学又は電気の記憶媒体を含む任意の適切な有形の非一時的な媒体であり得る。機械可読媒体は、命令、コードシーケンス、構成情報、又は他のデータの様々な組を含むことができ、実行されると、プロセッサ又はコントローラに本開示の実施形態の方法のステップを実行させる。また、当業者は、記載された実装形態を実装するのに必要な他の命令及び動作が機械可読媒体に記憶され得ることを理解するであろう。機械可読媒体に記憶された命令は、プロセッサ、コントローラ又は他の適切な処理デバイスによって実行され、記載されたタスクを実行するための回路とインターフェースを取り得る。
【００５２】
上述の実施形態は、単なる例であることを意図する。変更、修正及び変形は、添付の特許請求の範囲によってのみ定義される範囲から逸脱することなく、特定の実施形態に対して当業者によって実施され得る。
【図１】
2020521318.tif 000003
【図２】
2020521318.tif 000004
【図３】
2020521318.tif 000005
【図４ａ】
2020521318.tif 000006
【図４ｂ】
2020521318.tif 000007
【図４ｃ】
2020521318.tif 000008
【図５ａ】
2020521318.tif 000009
【図５ｂ】
2020521318.tif 000010
【図５ｃ】
2020521318.tif 000011
【図５ｄ】
2020521318.tif 000012
【図５ｅ】
2020521318.tif 000013
【図５ｆ】
2020521318.tif 000014
【図５ｇ】
2020521318.tif 000015
【図５ｈ】
2020521318.tif 000016
【図５ｉ】
2020521318.tif 000017
【図５ｊ】
2020521318.tif 000018
【図５ｋ】
2020521318.tif 000019
【図５ｌ】
2020521318.tif 000020
【図５ｍ】
2020521318.tif 000021
【図５ｎ】
2020521318.tif 000022
【図５ｏ】
2020521318.tif 000023
【図５ｐ】
2020521318.tif 000024
【図５ｑ】
2020521318.tif 000025
【図５ｒ】
2020521318.tif 000026
【図５ｓ】
2020521318.tif 000027
【図５ｔ】
2020521318.tif 000028
【図５ｕ】
2020521318.tif 000029
【図５ｖ】
2020521318.tif 000030
【図５ｗ】
2020521318.tif 000031
【図５ｘ】
2020521318.tif 000032
【図５ｙ】
2020521318.tif 000033
【図５ｚ】
2020521318.tif 000034
【図５ａａ】
2020521318.tif 000035
【図５ａｂ】
2020521318.tif 000036
【図６ａ】
2020521318.tif 000037
【図６ｂ】
2020521318.tif 000038
【図７】
2020521318.tif 000039
【国際調査報告】
2020521318.tif 000040
2020521318.tif 000041