【事件の表示】
　特許第３３２３０７４号に関する訂正審判事件について、次のとおり審決する。
【結　論】
　特許第３３２３０７４号に係る明細書を本件審判請求書に添付された訂正明細書のとおり訂正することを認める。
【理　由】
［１］手続の経緯
　本件特許第３３２３０７４号に係る発明についての出願は、平成８年８月２８日に特許出願され、平成１４年６月２８日にその請求項１〜４に係る発明について特許の設定登録がなされ、その後、平成１５年３月７日付で雨山範子より特許異議の申立てがなされ、取消理由が通知され、平成１６年８月１１日付で「特許第３３２３０７４号の請求項１、３に係る特許を取り消す。同請求項２、４に係る特許を維持する。」との異議決定がなされた。
　本件請求人は、これを不服として平成１６年９月２８日に東京高等裁判所に当該請求項１、３に係る決定の取り消しを求める訴（平成１６年（行ケ）第４２８号）を提起し、現在同裁判所にて係属中であるところ、平成１６年１０月１９日に訂正審判（訂正２００４−３９２３６号）を請求した。
　その後、訂正拒絶理由通知がなされ、本件請求人は、先の訂正審判（訂正２００４−３９２３６号）を取り下げ、上記取消決定に対する訴えの提起があった日（平成１６年９月２８日）から起算して９０日の期間内である平成１６年１２月２４日に再度本件訂正審判を請求したものである。
　　
［２］請求の要旨
　本件審判の請求の要旨は、特許第３３２３０７４号の明細書を本件審判請求書に添付された全文訂正明細書のとおりに、即ち、次の訂正事項ａ〜ｄのとおりに訂正することを求めるものである。
（１）訂正事項ａ
　本件特許明細書の特許請求の範囲の請求項１に「接続パッドを具備した配線基板において」とあるのを、「接続パッドを具備し、半導体素子が搭載される配線基板において」に訂正する。
（２）訂正事項ｂ
  同請求項１に「熱膨張係数が６ｐｐｍ／℃以上の金属酸化物」とあるのを、「熱膨張係数が６ｐｐｍ／℃以上のフォルステライト、ペタライト、ネフェリン、クォーツ、クリストバライト、アルミナ、ワラストナイトの群から選ばれる少なくとも１種の金属酸化物」に訂正する。
（３）訂正事項ｃ
　同請求項１に「熱膨張係数が８〜１８ｐｐｍ／℃の焼結体」とあるのを、「熱膨張係数が１０．５〜１８ｐｐｍ／℃の焼結体」に訂正する。
（４）訂正事項ｄ
　本件特許明細書の段落【００１４】に「即ち、本発明は、絶縁基板と、メタライズ配線層と、外部電気回路基板にロウ材によって接続するための接続パッドを具備した配線基板、あるいはメタライズ配線層と、外部電気回路基板にロウ材によって接続するための接続パッドが配設された絶縁基板と、蓋体と、半導体素子を収納するためのキャビティを具備する半導体素子収納用パッケージにおいて、前記絶縁基板を、ＢａＯを１０重量％以上と、Ｂ２Ｏ３、ＳｉＯ２のうちの少なくとも１種を含有するガラス粉末を２０〜８０体積％と、４０〜４００℃における熱膨張係数が６ｐｐｍ／℃以上の金属酸化物を含むフィラーを８０〜２０体積％の割合で含む成形体を焼成して得られた４０〜４００℃における熱膨張係数が８〜１８ｐｐｍ／℃の焼結体によって構成したものである。」とあるのを、「即ち、本発明は、絶縁基板と、メタライズ配線層と、外部電気回路基板にロウ材によって接続するための接続パッドを具備し、半導体素子が搭載される配線基板において、前記絶縁基板を、ＢａＯを１０重量％以上と、Ｂ２Ｏ３、ＳｉＯ２のうちの少なくとも１種を含有するガラス粉末を２０〜８０体積％と、４０〜４００℃における熱膨張係数が６ｐｐｍ／℃以上のフォルステライト、ペタライト、ネフェリン、クォーツ、ウリストバライト、アルミナ、ワラストナイトの群から選ばれる少なくとも１種の金属酸化物を含むフィラーを８０〜２０体積％の割合で含む成形体を焼成して得られた４０〜４００℃における熱膨張係数が１０．５〜１８ｐｐｍ／℃の焼結体によって構成したものである。
　また、メタライズ配線層と、外部電気回路基板にロウ材によって接続するための接続パッドが配設された絶縁基板と、蓋体と、半導体素子を収納するためのキャビティを具備する半導体素子収納用パッケージにおいて、前記絶縁基板を、ＢａＯを１０重量％以上と、Ｂ２Ｏ３、ＳｉＯ２のうちの少なくとも１種を含有するガラス粉末を２０〜８０体積％と、４０〜４００℃における熱膨張係数が６ｐｐｍ／℃以上の金属酸化物を含むフィラーを８０〜２０体積％の割合で含む成形体を焼成して得られた４０〜４００℃における熱膨張係数が８〜１８ｐｐｍ／℃の焼結体によって構成したものである。」に訂正する。
　なお、訂正事項ｄについて、審判請求書第３頁１２〜２２行では「本件特許明細書の段落番号【００１４】に・・・を具備し、半導体素子が搭載される配線基板、・・・とある」と述べているが、本件特許明細書の実際の段落【００１４】には「・・・を具備した配線基板、・・・」と記載されており、審判請求書の当該箇所の「・・・を具備し、半導体素子が搭載される配線基板、・・・とある」は誤記と認められるので、上記のとおりのものとして認定した。
　　
［３］当審の判断
［３−１］特許法第１２６条第１項ただし書き、同条第３項、及び同条第４項の要件について
（１）訂正事項ａは、本件特許明細書の特許請求の範囲の請求項１に記載され、同請求項３にも引用される「配線基板」について、「半導体素子が搭載される」という限定事項を付加して「半導体素子が搭載される配線基板」に限定するものであるから、特許請求の範囲の減縮を目的とするものに該当する。
　そして、当該訂正は、本件特許明細書の段落【０００７】の「配線基板や半導体素子収納用パッケージに半導体素子を収容し、しかる後、プリント基板などに実装」、及び同段落【００１６】、【００１７】の「図１及び図２は、本発明におけるＢＧＡ型の半導体素子収納用パッケージとその実装構造の一実施例を示す図であり、このパッケージは、絶縁基板の表面あるいは内部にメタライズ配線層が配設された、いわゆる配線基板を基礎的構造とするものであり、・・・・・半導体素子収納用パッケージＡは、絶縁基板１と蓋体２とメタライズ配線層３と接続端子４により構成され、絶縁基板１及び蓋体２は半導体素子５を内部に気密に収容するためのキャビティ６を形成する。そして、キャビティ６内にて半導体素子５はガラス、樹脂等の接着剤を介して絶縁基板１に接着固定される。」との記載に基づくものである。
　訂正事項ｂは、本件特許明細書の特許請求の範囲の請求項１に記載されている「熱膨張係数が６ｐｐｍ／℃以上の金属酸化物」について、「フォルステライト、ペタライト、ネフェリン、クォーツ、クリストバライト、アルミナ、ワラストナイトの群から選ばれる少なくとも１種」という限定事項を付加して「熱膨張係数が６ｐｐｍ／℃以上のフォルステライト、ペタライト、ネフェリン、クォーツ、クリストバライト、アルミナ、ワラストナイトの群から選ばれる少なくとも１種の金属化合物」に限定するものであるから、特許請求の範囲の減縮を目的とするものに該当する。
　そして、当該訂正は、本件特許明細書の段落【００４０】に「このような熱膨張係数が６ｐｐｍ／℃以上の結晶相としては、クリストバライト（ＳｉＯ２）、クォーツ（ＳｉＯ２）、トリジマイト（ＳｉＯ２）、フォルステライト（２ＭｇＯ・ＳｉＯ２）、スピネル（ＭｇＯ・Ａｌ２Ｏ３）、ウォラストナイト（ＣａＯ・ＳｉＯ２）、モンティセラナイト（ＣａＯ・ＭｇＯ・ＳｉＯ２）、ネフェリン（Ｎａ２Ｏ・Ａｌ２Ｏ３・ＳｉＯ２）、リチウムシリケート（Ｌｉ２Ｏ・ＳｉＯ２）、ジオプサイド（ＣａＯ・ＭｇＯ・２ＳｉＯ２）、メルビナイト（３ＣａＯ・ＭｇＯ・２ＳｉＯ２）、アケルマイト（２ＣａＯ・ＭｇＯ・２ＳｉＯ２）、マグネシア（ＭｇＯ）、アルミナ（Ａｌ２Ｏ３）、ネフェリン（Ｎａ２Ｏ・Ａｌ２Ｏ３・２ＳｉＯ２）、ひすい（Ｎａ２Ｏ・Ａｌ２Ｏ３・４ＳｉＯ２）、カーネギアイト（Ｎａ２Ｏ・Ａｌ２Ｏ３・２ＳｉＯ２）、エンスタタイト（ＭｇＯ・ＳｉＯ２）、ホウ酸マグネシウム（２ＭｇＯ・Ｂ２Ｏ３）、セルシアン（ＢａＯ・Ａｌ２Ｏ３・２ＳｉＯ２）、Ｂ２Ｏ３・２ＭｇＯ・２ＳｉＯ２、ガーナイト（ＺｎＯ・Ａｌ２Ｏ３）、ペタライト（ＬｉＡｌＳｉ４Ｏ１０）の群から選ばれる少なくとも１種以上が挙げられる。」と記載され、また同段落【００５０】の表１に、フィラーとして、フォルステライト、ペタライト、ネフェリン、クォーツ、クリストバライト、アルミナ、ワラストナイトを用いた例が開示されていることに基づくものである。
　訂正事項ｃは、本件特許明細書の特許請求の範囲の請求項１に記載されている「熱膨張係数が８〜１８ｐｐｍ／℃の焼結体」の「８〜１８ｐｐｍ／℃」を「１０．５〜１８ｐｐｍ／℃」に減縮するものであるから、特許請求の範囲の減縮を目的とするものに該当する。
　そして、当該訂正は、本件特許明細書の段落【００５０】の表１に、資料Ｎｏ．１３の熱膨張係数が１０．５ｐｐｍ／℃の焼結体からなる配線基板を用いた例が開示され、そして、該資料Ｎｏ．１３を含め、フォルステライト、ペタライト、ネフェリン、クォーツ、クリストバライト、アルミナ、又はワラストナイトの少なくとも１種をフィラーとする、熱膨張係数が１０．５〜１８ｐｐｍ／℃の焼結体からなる種々の配線基板を用いた例が開示されていることに基づくものである。
　したがって、訂正事項ａ、ｂ、ｃはいずれも、特許請求の範囲の減縮を目的とする訂正に該当し、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内のものであり、また、実質上特許請求の範囲を拡張し、又は変更するものではない。
　　
（２）訂正事項ｄは、上記訂正事項ａ、ｂ、ｃに基づく訂正後の特許請求の範囲の記載と整合するように、発明の詳細な説明の記載を訂正するものであるから、明りょうでない記載の釈明を目的とするものに該当し、願書に添付した明細書、特許請求の範囲又は図面に記載した事項の範囲内のものであり、また、実質上特許請求の範囲を拡張し、又は変更するものではない。
　　
［３−２］特許法第１２６条第５項の要件（独立特許要件）について
（１）本件訂正明細書の請求項１〜４に係る発明
　本件訂正明細書の請求項１〜４に係る発明（以下、「訂正発明１」〜「訂正発明４」という。）は、審判請求書に添付された全文訂正明細書の特許請求の範囲の請求項１〜４に記載された事項によって特定される次のとおりのものである。
「【請求項１】絶縁基板と、メタライズ配線層と、外部電気回路基板にロウ材によって接続するための接続パッドを具備し、半導体素子が搭載される配線基板において、前記絶縁基板が、ＢａＯを１０重量％以上と、Ｂ２Ｏ３、ＳｉＯ２のうちの少なくとも１種を含有するガラス粉末を２０〜８０体積％と、４０〜４００℃における熱膨張係数が６ｐｐｍ／℃以上のフォルステライト、ペタライト、ネフェリン、クォーツ、クリストバライト、アルミナ、ワラストナイトの群から選ばれる少なくとも１種の金属酸化物を含むフィラーを８０〜２０体積％の割合で含む成形体を焼成して得られた４０〜４００℃における熱膨張係数が１０．５〜１８ｐｐｍ／℃の焼結体からなることを特徴とする配線基板。
【請求項２】メタライズ配線層と、外部電気回路基板にロウ材によって接続するための接続パッドが配設された絶縁基板と、蓋体と、半導体素子を収納するためのキャビティを具備する半導体素子収納用パッケージにおいて、前記絶縁基板が、ＢａＯを１０重量％以上と、Ｂ２Ｏ３、ＳｉＯ２のうちの少なくとも１種を含有するガラス粉末を２０〜８０体積％と、４０〜４００℃における熱膨張係数が６ｐｐｍ／℃以上の金属酸化物を含むフィラーを８０〜２０体積％の割合で含む成形体を焼成して得られた４０〜４００℃における熱膨張係数が８〜１８ｐｐｍ／℃の焼結体からなることを特徴とする半導体素子収納用パッケージ。
【請求項３】少なくとも有機樹脂を含む絶縁体の表面に配線導体が被着形成された外部電気回路基板上に、請求項１記載の配線基板の前記接続パッドを前記配線導体にロウ材を介して実装してなることを特徴とする実装構造。
【請求項４】少なくとも有機樹脂を含む絶縁体の表面に配線導体が被着形成された外部電気回路基板上に、請求項２記載の半導体素子収納用パッケージの前記接続パッドを前記配線導体にロウ材を介して実装してなることを特徴とする実装構造。」
　　
（２）引用刊行物に記載された発明
　先の特許異議の決定においては、本件請求項１、３に係る発明は、本件出願前に頒布された下記の引用刊行物２に記載された発明、及び同じく頒布された下記の引用刊行物４〜７に記載された本件出願前周知の事項に基づいて当業者が容易に発明をすることができたものであるとされ、また、先の訂正審判（訂正２００４−３９２３６号）の訂正取消理由通知においては、本件請求項１、３に係る発明は、同じく頒布された下記の引用刊行物１〜３に記載された発明に基づいて当業者が容易に発明をすることができたものであるとされたものである。
　そして、下記の引用刊行物１〜７には、それぞれ以下の事項が記載されている。 
引用刊行物１；特開昭６２−１３６８６５号公報 
引用刊行物２；特公平４−１２６３９号公報（特許異議申立書の甲第１号証）
引用刊行物３；特開昭５９−１６２１６９号公報 
引用刊行物４：特開平８−９７３３１号公報（同上甲第２号証）
引用刊行物５：特開平６−１６９０２６号公報 
引用刊行物６：特開平２−８３９６３号公報 
引用刊行物７：特開平８−１２５０５０号公報 
  　 
（２−１）引用刊行物１（特開昭６２−１３６８６５号公報）には、第１〜８図が示されるとともに、 
「１．フリップチップ接続方式によりＳｉチップをセラミックのキャリヤ基板にはんだ付されており、チップとキャリヤ基板間隙が樹脂で充填され、該キャリヤ基板のスルーホール導体を通して設けられたキャリヤ基板裏側の端子を多層基板にはんだ付してなる構造で、該チップ裏面を熱伝導媒体である金属又はセラミックスを通して空冷・液冷してなるモジュール実装構造。 
・・・・・・・・・・・・・・・・・・・・
３．特許請求の範囲第１項又は第２項において、キャリヤ基板は多層板に近い熱膨張係数を有するモジュール実装構造。」（特許請求の範囲第１項、同第３項）、 
「キャリヤ基板は多層板の熱膨張係数の±３０％以下が好ましい。」（第２頁左下欄４〜５行）、 
「多層基板と熱膨張係数を一致させた曲げ剛性の大なるキャリヤ基板を用いることにより、多層板とキャリヤ基板間のはんだ接続部に問題になるような熱応力が生じないようにした。」（第２頁左下欄１７〜２０行）、 
「第３図は、・・・（ａ）はＡｌ２Ｏ３７基板に１０mm□チップ１をはんだ付３した構造（裸チップ）で、（ｂ）はＡｌ２Ｏ３キャリヤ基板２上にチップをはんだ付した後、チップとキャリヤ基板間隙に樹脂４を充填後、該キャリヤ基板をＡｌ２Ｏ３多層基板７上に低温はんだ６で搭載した構造である。」（第２頁右下欄９〜１６行）、 
「（ｂ）構造において、キャリヤ用基板と多層基板は共にＡｌ２Ｏ３を用いたが、多層基板の熱膨張係数に合ったもの、もしくは近いものをキャリヤ基板として用いることにより、キャリヤ基板と多層基板とのはんだ接合部６には熱疲労が生じない構造とした。」（第３頁左上欄２〜７行）、 
「［発明の効果］本発明によれば、熱膨張係数の大きい多層基板（α＝１０〜１５×１０−６／℃）に対しても大型チップの高信頼搭載を可能にする。従って、低誘電率の有機多層基板（例えばテフロン系）に対しても搭載が可能である。」（第５頁左下欄１５〜２０行）が記載されている。 
 　　 
（２−２）引用刊行物２（特公平４−１２６３９号公報）には、 
「１．セラミック絶縁板と、銅、銀、金又はこれらの合金の導体パターンが交互に積層されたセラミック多層配線回路板において、前記セラミック絶縁板は、石英ガラス、石英、クリストバライト及びトリジマイトのうちの少なくとも２種の熱膨張係数の異なる物質を１０〜７０重量％含み、残部がガラスからなり、かつ比誘電率が４．０〜６．０で、熱膨張係数が３．２×１０−６〜１０．３×１０−６／℃であることを特徴とするセラミック多層配線回路板。」（特許請求の範囲）、 
「セラミックス絶縁板はその組成が決まると熱膨張係数もほぼ決るのが一般的である。本発明では結晶形の異なる酸化ケイ素を２種類以上混合し、低融点のガラスで焼結したセラミックスであるため、セラミックスの熱膨張係数を室温から４００℃の範囲をとると１×１０−６／℃〜２０×１０−６／℃まで任意に制御することが可能である。これは酸化ケイ素の結晶形により熱膨張係数が異なることによるためである。例えば、石英ガラスの熱膨張係数は０．５×１０−６／℃、石英のそれは１２〜１５×１０−６／℃、クリストバライトのそれは２００℃までは１０×１０−６／℃であるが、２００℃付近でα−クリストバライトがβ−クリストバライトに相転移する際の異常熱膨張を加えると室温から４００℃までの熱膨張係数は２３×１０−６／℃になる。トリジマイトもαとβの転移を加えると２３×１０−６／℃の熱膨張係数をもつ。・・・このため、結晶形の異なる酸化ケイ素を２種類以上混合することによってセラミックス絶縁板の熱膨張係数を任意に調整することができる。」（第２頁第４欄５〜３５行）、
「次に本発明の最終目的であるセラミック多層配線回路板を作製する工程を説明する。まず、酸化ケイ素の２種類以上の粉末とガラス粉末を所定の混合割合で秤取し、結合剤、可塑剤及び溶剤とを混合してスラリを作製する。・・・スラリはポリエステル樹脂フィルムの上にドクターブレード法により０．１〜１．０ｍｍの厚さに流し出される。溶剤を乾燥除去することにより所定の厚さのグリーンセラミックシートが得られる。グリーンシートはパンチ法、ドリル法などにより所定の位置に所定の径の穴があけられ、さらに、穴の部分に銀、銅、金又はそれらの合金の導体ペーストが印刷され、配線導体の層間接線用のスルーホール導体部（第１図中２で示す）になる。グリーンシートの表面には所定の配線による導体（第１図中１で示す）パターンが印刷される。スルーホールと導体パターンが形成されたグリーンシートは（セラミックス、第１図中３で示す）多層の積層された後、焼成される。・・・・・以上のような工程を通して、スルーホール導体と層間に導体配線をもつセラミック多層配線回路板が製造される。」（第５欄第２４行〜第６欄第２６行、第１図）が記載されており、 
　また、第４頁の第２表には、ＢａＯを１０重量％以上と、Ｂ２Ｏ３、ＳｉＯ２のうちの少なくとも１種を含有する組成の低融点ガラス（Ｎｏ．４〜７）が示されるとともに、第４〜６頁の第３表には、該低融点ガラス粉末を２０〜８０体積％と、４０〜４００℃における熱膨張係数が６ｐｐｍ／℃以上の金属酸化物を含むフィラーを８０〜２０体積％の割合で含む成形体を焼成して得られた、４０〜４００℃における熱膨張係数が８〜１０．３×１０−６／℃のセラミック絶縁板（Ｎｏ．２０、２２、４６、４７、５１〜５３）が、発明の実施例として示されている。 
 　　 
（２−３）引用刊行物３（特開昭５９−１６２１６９号公報 ）には、 
「４．セラミック層と、導体パターンとが交互に積層され、該導体パターンはセラミック層にあけられたスルーホール内に埋込まれた導体で接続しているセラミック多層配線板において、該セラミック層材料として、無機材料フィラーと低融点ガラスとを焼結したものからなり、その焼結温度は１０００℃以下であり、かつその熱膨張係数が４０〜１２０×１０−７／℃の範囲内のものであるセラミックスを使用したことを特徴とする多層配線板。」（特許請求の範囲第４項）、 
「本発明の目的は、低温すなわち７５０〜１０００℃のオーダーの温度において焼成可能であり、また、比抵抗率の小さい銀、銅、金及び同種のものとの熱膨張係数の差が少なく、同時焼成が可能なセラミックス及びそれを使用した多層配線板を提供することにある。」（第２頁右上欄５〜１０行）、 
「実施例４ 
　低融点ガラス組成：ＳｉＯ２を１５〜３０％、Ａｌ２Ｏ３を１０〜２０％、Ｂ２Ｏ３を３０〜５０％、ＢａＯを２０〜２５％・・・
　クリストバライト：低融点ガラス＝４０部：６０部の組成において、・・・焼成できた。このセラミックスの熱膨張係数は、７５〜１００×１０−７／℃で、・・・クリストバライト：低融点ガラス＝５０部：５０部の組成においては、・・・焼成できた。このセラミックスの熱膨張係数は、７０〜１００×１０−７／℃で・・・これらのセラミックスは、熱膨張係数が比較的大きく、比誘電率が５．０以下で良好であるため、配線回路板用セラミックスとして有効である。」（第５頁右下欄６行〜第６頁左上欄１０行）、 
「実施例８ 
　フィラーとして用いる無機材料として、熱膨張係数の大きいベリリヤ、コランダム、マグネシア、安定化ジルコニア、トリア、ステアタイト、フォルステライト、スピネル及びジルコン磁器等がある。これらの無機材料をフィラーとして用い、上記実施例１〜７と同様な方法でセラミック材料及び積層板を作成した。上記実施例中の３種類の低融点ガラスを用いてセラミックスを作成し、熱膨張係数を測定したが、大きな差がないため、ここでは、低融点ガラス材料の代表として、ＳｉＯ２を３５〜５０％、Ａｌ２Ｏ３を５〜１５％、Ｂ２Ｏ３を２５〜４０％、ＢａＯを７．５〜１５％、Ｎａ２Ｏ＋Ｋ２Ｏを０．１％以下について得られた代表データを表１に示す。‥‥‥‥‥ここでフィラーとして使用した無機材料の熱膨張係数が大きいために、クリストバライトを使用したのと同等若しくはそれ以上の熱膨張係数を示しており、銀及び銅との適合性もよいことから、配線回路用セラミック基板材料として有効である。」（第６頁右下欄３行〜第７頁右上欄６行）が記載されており、 
　また、第７頁の表１には、上記低融点ガラス材料に対してマグネシア、安定化ジルコニアをフィラー材料として使用した際に、熱膨張係数が８０〜１２０×１０−７／℃（Ｎｏ．３）、７０〜１１０×１０−７／℃（Ｎｏ．４）であったことが示されている。 
　　
（２−４）引用刊行物４（特開平８−９７３３１号公報）には、
「図１は、本発明をＢＧＡ構造に適用した一実施例の半導体パッケージの構成を示す断面図である。同図に示す半導体パッケージ１は、セラミックス基板２の上面２ａに、ＬＳＩやパワーＩＣ等の半導体素子３が搭載されていると共に、表面配線層４が形成されており、かつセラミックス基板２の下面２ｂには、入出力端子として半田バンプ５が接合形成されている。」（段落【００２１】、図１）、 
「なお、セラミックス基板２の半導体素子３が搭載されている上面２ａは、放熱部材を兼ねる断面コ字状の封止部材１０、例えば窒化アルミニウム製封止部材によって覆われており、搭載された半導体素子３は、封止部材１０によって気密封止されている。封止部材１０は、コ字状断面の凸状外縁部１０ａの端面がセラミックス基板２の半導体素子搭載面２ａに当接され、かつ凹状部１０ｂ内に半導体素子３が収容されるように接合されており、この凹状部１０ｂが半導体パッケージのキャビティの役割を果たしている。セラミックス基板２と封止部材１０との接合は、Au-Sn半田、Pb-Sn半田、封止ガラス１１等により行われる。」（段落【００２９】）が記載されている。
　　 
（２−５）引用刊行物５（特開平６−１６９０２６号公報）には、
「本実施例のチップキャリヤ１は、ムライトなどのセラミック材料からなるパッケージ基板２の主面の電極３上に半田バンプ４を介してフェイスダウンボンディングした半導体チップ５をキャップ６で気密封止したパッケージ構造を有している。」（段落【００１５】、図１）、 
「また、パッケージ基板２の下面側の電極３には、チップキャリヤ１をモジュール基板などに実装する際の外部端子となる半田バンプ１１が接合される。」（段落【００２１】）が記載されている。
　　
（２−６）引用刊行物６（特開平２−８３９６３号公報 ）には、 
「低誘電率有機多層基板上のチップ、もしくは、チップキャリア搭載域に形成された多端子と、表裏面を導通させた低膨張低誘電率の複数個に分離された各々のセラミックス基板の多端子とをはんだ付けし、前記低誘電率有機多層基板および前記セラミックス基板の間隙を樹脂で充填接着して、一体化し、前記セラミックス基板上に前記チップもしくは前記チップキャリアを搭載することを特徴とする有機無機複合多層基板。」（特許請求の範囲第１項）が記載されている。
　　
（２−７）引用刊行物７（特開平８−１２５０５０号公報）には、 
「【従来の技術】従来の中空キャビティを有する半導体装置の例を図９及び図１０に示す。図９は従来例の断面図、図１０は中空キャビティをキャップにより封止した状態を示す平面図である。図において、１は半導体素子、２は半導体素子１を搭載するパッケージ本体、３は半導体素子１をパッケージ本体２に固定するための接着剤、４は配線パターン、５は半導体素子１の電極と配線パターン４とを電気的に接続する金属細線、６は金属細線５及び配線パターン４を通して半導体素子１と電気的に接続された外部電極である。また図において、７は半導体素子１を搭載するためにパッケージ本体に形成されたキャビティ、８はキャップ９を載置するための段差を有する掘込部、９は掘込部８の段差に載置されキャビティ７を封止するためのキャップ、１０は掘込部８とキャップ９の間に充填されキャビティ７を密閉するための封止樹脂である。」（段落【０００２】、図９、図１０）が記載されている。 
 　　 
（３）対比・判断 
（３−１）訂正発明１、３について 
　上記（２−１）の摘記事項を総合すると、引用刊行物１には、「セラミックのキャリヤ基板を貫通するスルーホール導体と、多層基板にはんだ付するための端子が該基板裏側の該スルーホール導体下端に設けられ、Ｓｉチップがはんだ付されて搭載されるセラミックのキャリヤ基板、及び同キャリヤ基板の多層基板への実装構造において、該キャリヤ基板は、多層基板に近い熱膨張係数を有するセラミック、好ましくは多層基板の熱膨張係数の±３０％以下のセラミックで構成し、熱膨張係数を多層基板のそれと一致させることにより、熱膨張係数の大きい多層基板（α＝１０〜１５×１０−６／℃）に対しても、従って、低誘電率の有機多層基板（例えばテフロン系）に対しても搭載を可能とし、多層基板とキャリヤ基板間のはんだ接続部に問題になるような熱応力、熱疲労が生じないようにしたもの」（以下、「引用発明」という。）が記載されている。 
　そこで、訂正発明１と引用発明とを対比すると、引用発明の「セラミックのキャリヤ基板」、「スルーホール導体」、「多層基板にはんだ付するための端子」、「Ｓｉチップがはんだ付されて搭載される」はそれぞれ、訂正発明１の「絶縁基板」、「メタライズ配線層」、「外部電気回路基板にロウ材によって接続するための接続パッド」、「半導体素子が搭載される」に相当し、また、引用発明の「セラミックのキャリヤ基板」と「スルーホール導体」と「多層基板にはんだ付するための端子」を合わせて、訂正発明１の「配線基板」に相当する。更にまた、引用発明の「キャリヤ基板は、多層基板に近い熱膨張係数を有するセラミック、好ましくは多層基板の熱膨張係数の±３０％以下のセラミックで構成し、熱膨張係数を多層基板のそれと一致させることにより、熱膨張係数の大きい多層基板（α＝１０〜１５×１０−６／℃）に対しても、従って、低誘電率の有機多層基板（例えばテフロン系）に対しても搭載を可能とし、多層基板とキャリヤ基板間のはんだ接続部に問題になるような熱応力、熱疲労が生じないようにした」は、絶縁基板であるセラミックのキャリヤ基板の熱膨張係数を、その実装された状態で加熱又は冷却されて変動する温度範囲において、多層基板の熱膨張係数（α＝１０〜１５×１０−６／℃）に±３０％以下の差で一致させることを意味しており、セラミックのキャリヤ基板が、成形体を焼成して得られることは自明の事項であり、４０〜４００℃は、セラミックのキャリヤ基板の実装された状態において、加熱又は冷却されて頻繁に変動する温度範囲であるといえるから、訂正発明１の「絶縁基板が・・・成形体を焼成して得られた４０〜４００℃における熱膨張係数が１０．５〜１８ｐｐｍ／℃の焼結体からなる」に相当する。 
　そうすると、両者は、「絶縁基板と、メタライズ配線層と、外部電気回路基板にロウ材によって接続するための接続パッドを具備し、半導体素子が搭載される配線基板において、前記絶縁基板が、成形体を焼成して得られた４０〜４００℃における熱膨張係数が１０．５〜１８ｐｐｍ／℃の焼結体からなる配線基板」で一致し、下記（イ）の点で相違する。
（イ）訂正発明１では、絶縁基板が、ＢａＯを１０重量％以上と、Ｂ２Ｏ３、ＳｉＯ２のうちの少なくとも１種を含有するガラス粉末を２０〜８０体積％と、４０〜４００℃における熱膨張係数が６ｐｐｍ／℃以上のフォルステライト、ペタライト、ネフェリン、クォーツ、クリストバライト、アルミナ、ワラストナイトの群から選ばれる少なくとも１種の金属化合物を含むフィラーを８０〜２０体積％の割合で含む成形体を焼成して得られる焼結体であるのに対して、引用発明では、絶縁基板を焼成する材料の組成が示されていない点。　 
　そこで、相違点（イ）について以下検討するに、引用刊行物２、４〜７には、熱膨張係数が１０．５〜１８ｐｐｍ／℃の配線基板の絶縁体を焼成する材料組成については記載されておらず、また、引用刊行物３には、ＢａＯを１０重量％以上と、Ｂ２Ｏ３、ＳｉＯ２のうちの少なくとも１種を含有するガラス粉末と金属酸化物のフィラーとを含む材料を焼成して、熱膨張係数が１０．５〜１２ｐｐｍ／℃の多層配線板の絶縁体とすることが記載されているものの、該材料組成中に、フォルステライト、ペタライト、ネフェリン、クォーツ、クリストバライト、アルミナ、ワラストナイトをフィラーとして用いるものは記載されていない。
　してみると、引用刊行物１〜７に記載された発明をいかに組み合わせても、上記相違点（イ）に係る訂正発明１の発明特定事項である、４０〜４００℃における熱膨張係数が１０．５〜１２ｐｐｍ／℃の絶縁基板を焼成する材料として、フォルステライト、ペタライト、ネフェリン、クォーツ、クリストバライト、アルミナ、ワラストナイトを含む組成のものを用いることを導き出すことはできない。
　また、訂正発明３は、訂正発明１を引用することにより、訂正発明１と同じく、その配線基板についての上記相違点（イ）に係る発明特定事項を具備するものであるが、同発明特定事項が、引用刊行物１〜７に記載された発明をいかに組み合わせても導き出すことができないことは、上述したとおりである。
　そして、訂正発明１、３は、上記相違点（イ）に係る発明特定事項である、４０〜４００℃における熱膨張係数が１０．５〜１２ｐｐｍ／℃の絶縁基板を焼成する上記組成を具備することにより、外部電気回路基板との熱膨張係数の差に起因する応力発生を抑制し、パッケージと外部電気回路とを長期間にわたり正確、かつ強固に電気的接続させることが可能となり、半導体回路素子の大型化による多ピン化に十分対応できる信頼性の高いパッケージの実装構造を実現でき、銅などのメタライズとの同時焼成が可能であるため、高品質で且つ安価な配線基板及び半導体素子収納用パッケージを提供できるという、本件訂正明細書に記載された効果を奏したものと認められる。
　したがって、訂正発明１、３は、引用刊行物１〜７に記載された発明に基づいて当業者が容易に発明をすることができた発明とすることはできない。
 　 
（３−２）訂正発明２、４について 
　訂正発明２は、絶縁基板と、蓋体と、半導体素子を収納するためのキャビティを具備する半導体素子収納用パッケージにおいて、該絶縁基板が８〜１８ｐｐｍ／℃の焼結体からなる点を発明特定事項とするものであり、また、訂正発明２を引用する訂正発明４も、訂正発明２と同じく上記発明特定事項を具備するものである。
　これに対して、引用刊行物１には、上記（３−１）で述べたとおりの引用発明が記載されている。
　しかしながら、上記（２−１）に摘記した事項によれば、引用発明におけるキャリヤ基板、及び同キャリヤ基板の多層基板への実装構造において、同キャリヤ基板は、半導体素子収納用パッケージの半導体素子を収納するためのキャビティを蓋体とともに形成するものではなく、かかるキャビティを形成する構造にできることを示唆する記載も見当たらない。
　一方、引用刊行物２、３には、ＢａＯを１０重量％以上と、Ｂ２Ｏ３、ＳｉＯ２のうちの少なくとも１種を含有するガラス粉末と金属酸化物のフィラーとを含む材料を焼成して、熱膨張係数が８〜１２ｐｐｍ／℃の多層配線板の絶縁体とすることが記載されているものの、該多層配線板を、半導体素子収納用パッケージの半導体素子を収納するためのキャビティを形成する基板に用いることは、記載も示唆もされていない。また、引用刊行物４〜７には、基板と蓋体により半導体素子を収納するキャビティを形成した半導体素子収納用パッケージが記載されているものの、該基板に熱膨張係数が８〜１８ｐｐｍ／℃の焼結体を用いることは、記載も示唆もされていない。
　してみると、訂正発明２、４の上記発明特定事項は、引用刊行物１〜７のいずれにも記載されていない。また、引用発明におけるキャリヤ基板、又は引用刊行物２、３に記載される多層配線板を、引用刊行物４〜７に記載されるような半導体素子を収納するためのキャビティを形成する基板に構成することを動機付ける記載も見当たらないので、引用刊行物１〜７の記載から、上記発明特定事項を導き出すことはできない。
　そして、訂正発明２、４は、上記発明特定事項を具備することにより、外部電気回路基板との熱膨張係数の差に起因する応力発生を抑制し、パッケージと外部電気回路とを長期間にわたり正確、かつ強固に電気的接続させることが可能となり、半導体回路素子の大型化による多ピン化に十分対応できる信頼性の高いパッケージの実装構造を実現でき、銅などのメタライズとの同時焼成が可能であるため、高品質で且つ安価な半導体素子収納用パッケージを提供できるという、本件訂正明細書に記載された効果を奏したものと認められる。
　したがって、訂正発明２、４は、引用刊行物１〜７に記載された発明に基づいて当業者が容易に発明をすることができた発明とすることはできない。
 　 
（４）また、訂正発明１〜４を、特許出願の際独立して特許を受けることができるものではないとすべき他の理由も発見できない。
　したがって、訂正発明１〜４は、特許出願の際独立して特許を受けることができない発明とすることはできない。
　　
［４］むすび
　以上のとおり、本件審判の請求は、特許法第１２６条第１項ただし書き各号に掲げる事項を目的とし、かつ、同条第３項から第５項までの規定に適合する。
　よって、結論のとおり審決する。