【事件の表示】
　平成　９年特許願第　６１２０２号「半導体装置及びその製造方法」拒絶査定不服審判事件〔平成１０年　９月２５日出願公開、特開平１０−２５６５５６〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯
　本願は、平成９年３月１４日の出願であって、平成１５年３月２６日付けで拒絶査定がなされ、これに対し、同年５月１日に拒絶査定に対する審判請求がなされるとともに、同年６月２日付けで手続補正がなされたものである。
　
２．平成１５年６月２日付けの手続補正（以下、「本件補正」という。）について
［補正却下の決定の結論］
　　平成１５年６月２日付けの手続補正を却下する。
［理由］
（１）本件補正の内容
　本件補正の内容は、特許請求の範囲を次のとおりに補正するものである。
　「【請求項１】　絶縁膜上に半導体層を有する半導体装置において、
　前記半導体層内に形成されたソース及びドレインと、
　前記ソース及びドレインに挟まれたチャネル領域と、
　前記ソース及びドレインと前記チャネル領域の下部に、前記チャネル領域と一体的に形成され、前記チャネル領域の膜厚を含む膜厚が前記ソース及びドレインの少なくとも一方よりも厚いボディ領域と、
　前記チャネル領域のチャネル幅方向の一端に前記ボディ領域に接続されるように前記絶縁膜上に形成され、前記ボディ領域の膜厚よりも薄い膜厚を有するボディ引き出し領域とを具備したことを特徴とする半導体装置。
　　【請求項２】　絶縁膜上に半導体層を有する半導体装置において、
　前記半導体層内に形成されたトランジスタのゲート電極と、
　前記ゲート電極の下部に形成されたボディ領域と、
　前記ゲート電極のゲート幅方向に平行に、前記ボディ領域の一端に接続され、前記ボディ領域の膜厚よりも膜厚の薄いボディ引き出し領域が形成されていることを特徴とする半導体装置。
　　【請求項３】　半導体基板上に形成された絶縁膜と、
　前記絶縁膜内の上部付近に形成されたゲート電極と、
　前記絶縁膜の上部にゲート絶縁膜を介して形成された半導体層と、
　前記半導体層内に設けられたソース・ドレイン領域と、
　前記ソース・ドレイン領域の間に配置され、その下面が前記ソースと前記ドレインの下面とほぼ同一平面内になるように形成されたチャネル領域と、
　前記チャネル領域の上部に前記チャネル領域と一体的に形成され、前記ソースと前記ドレインの少なくとも一方よりもその上面の高さが高くなるように形成され、前記チャネル領域にボディ電位を与えるボディ電極部と、を具備することを特徴とする半導体装置。
　　【請求項４】　請求項１から請求項３のいずれか１項に記載の半導体装置において、前記絶縁膜とは材質の異なる絶縁膜、導体、窒化膜のいずれかを前記絶縁膜中またはその表面少なくとも一層、又は多結晶シリコン層を前記絶縁膜中に少なくとも一層更に具備することを特徴とする半導体装置。
　　【請求項５】　請求項４に記載の半導体装置において、前記半導体装置によって、ＭＯＳＦＥＴを形成することを特徴とする半導体装置。
　　【請求項６】　請求項４に記載の半導体装置において、前記半導体装置によって、電界効果トランジスタを形成することを特徴とする半導体装置。」
　
（２）補正前の特許請求の範囲の記載
　一方、補正前の明細書である、平成１５年２月２４日付け手続補正書により補正された特許請求の範囲の記載は、以下のとおりである。
　「【請求項１】　絶縁膜上に半導体層を有する半導体装置において、
　前記半導体層内に形成されたソースとドレインの少なくとも一方よりも厚い膜厚を有するボディ領域と、
　前記ボディ領域よりも薄い膜厚を有するボディ引き出し領域とを具備したことを特徴とする半導体装置。
　　【請求項２】　絶縁膜上に半導体層を有する半導体装置において、
　前記半導体層内に形成されたトランジスタのゲート電極と、前記ゲート電極のゲート幅方向に平行にボディ領域よりも膜厚の薄いボディ引き出し領域が形成されていることを特徴とする半導体装置。
　　【請求項３】　絶縁膜上に半導体層を有する半導体装置において、
　ゲート電極として使用する配線材をボディに電位を与えるコンタクト領域に接続したことを特徴とする半導体装置。
　　【請求項４】　絶縁膜上に半導体層を有する半導体装置において、
　前記絶縁膜上に形成されたゲート電極と、
　絶縁膜を介して前記ゲート電極上の前記半導体層内に設けられたソース・ドレイン領域と、
　前記ソース・ドレイン領域の間に配置されたチャネル領域に接続され、前記ソースと前記ドレインの少なくとも一方よりもその高さが高く形成され、チャネル領域にボディ電位を与えるボディ電極部と、
を具備することを特徴とする半導体装置。」
　
（３）本件補正についての検討
  本件補正は、請求項の数を４から６に増加する補正を含むものである。
　そして、請求項の数を増加するこの補正は、特許請求の範囲の減縮を目的としたものとは認められない。
　また、本件補正は、請求項の削除、誤記の訂正、あるいは、明りょうでない記載の釈明のいずれを目的としたものともいえない。
　
（４）むすび
　以上のとおり、本件補正は、特許法第１７条の２第４項第１号ないし第４号に規定される事項を目的とするものに該当しないから、特許法第１５９条第１項で準用する同法第５３条第１項の規定により却下されるべきものである。
　
３．本願発明について
（１）本願発明
　平成１５年６月２日付けの手続補正は上記２．のとおり却下されたから、本願の請求項１ないし４に係る発明は、平成１５年２月２４日付けの手続補正書により補正された明細書及び図面の記載からみて、その特許請求の範囲の請求項１ないし４に記載された事項により特定されるとおりのものであって、本願の請求項４に係る発明（以下、同項記載の発明を「本願発明」という。）は、その特許請求の範囲の請求項４に記載された事項により特定される、以下のとおりのものである。
　「【請求項４】　絶縁膜上に半導体層を有する半導体装置において、
　前記絶縁膜上に形成されたゲート電極と、
　絶縁膜を介して前記ゲート電極上の前記半導体層内に設けられたソース・ドレイン領域と、
　前記ソース・ドレイン領域の間に配置されたチャネル領域に接続され、前記ソースと前記ドレインの少なくとも一方よりもその高さが高く形成され、チャネル領域にボディ電位を与えるボディ電極部と、
を具備することを特徴とする半導体装置。」
　
（２）引用例
　これに対して、原査定において拒絶の理由に引用された、本願出願前に頒布された刊行物である特開昭６２−２６８１６３号公報（以下、「引用例１」という。）には、第１図及び第２図とともに、次のとおり記載されている。
　「本発明の製造方法についてｎチャネルのMOS(Metal Oxide Semiconductor)型半導体装置の実施例に基づき説明する。
　第２図(a),(b),(c),(d),(e),(f)は本製造方法の主要工程を示した模式的断面図である。図中、５はチャネル部、６はソース・ドレイン拡散層、８は石英基板、９はモリブデンゲート電極、10はゲートSiO2膜、11はシリコン膜、12はポジ形レジスト膜、13は層間SiO2膜、14はネガ形レジスト膜、15は多結晶シリコン膜、16はアルミ配線層である。
　まず第２図(a)に示すように、石英基板８上にモリブデンゲート電極９のパターンとゲートSiO2膜10と活性層に対するシリコン膜11のパターンを順次形成し、次いでシリコン膜11にボロンを100KeVで５×1012cm-2注入した後、ポジ形レジスト膜12を塗布する。ここでモリブデンゲート電極９とゲートSiO2膜10とはCVD法により厚さがそれぞれ4000Å,400Åに形成する。またシリコン膜11は厚さが4000Åであり、CVD法により形成した多結晶シリコン膜をレーザーアニールで単結晶化することにより形成する。またポジ形レジスト膜12はMP-1400-27で厚さが1.0μmである。
　次に第２図(b)に示すように、前記石英基板８の裏面から露光・現像することによって下層のモリブデンゲート電極９と同じポジ形レジスト膜12のパターンを形成し、次いでこれをマスクにしてシリコン膜11中にリンを60KeVで５×101５cm-2注入することによりｎ+型のソース・ドレイン拡散層６を形成する。ここで露光に用いた光源は350Wの高圧水銀ランプで波長は4360Åである。従ってこの波長であれば基板表面のポジ形レジスト膜12を露光するのに充分な光が裏面から石英基板８とゲートSiO2膜10とシリコン膜11を透過するが、モリブデンゲート電極９は透過しない。尚本工程によりシリコン膜11においてソース・ドレイン拡散層６と分離してｐ型のチャネル部５が形成される。
　次に第２図(c)に示すように、前記ポジ形レジスト膜12のパターンを剥離した後、ソース・ドレイン拡散層６上に層間SiO2膜13を形成しネガ形レジスト膜14を塗布する。ここで層間SiO2膜13はCVD法を用いて厚さ5000Åに形成する。またネガ形レジスト膜14はOMR-85で厚さが1.0μmである。
　次に第２図(d)に示すように、前記石英基板８の裏面から露光・現像することによって下層のモリブデンゲート電極９に対して反転したネガ形レジスト膜14のパターンを形成し、次いでこのパターンをマスクにして下層の層間SiO2膜13をその下層のチャネル部５が露出するまでエッチングする。ここで露光に用いた光源は350Wの高圧水銀ランプで、その波長は4360Åである。この波長であれば前述と同様に基板表面のネガ形レジスト膜14を露光するのに充分な光が裏面から石英基板８とゲートSiO2膜10とシリコン膜11を透過するがモリブデンゲート電極９は透過しない。
　次に第２図(e)に示すように、前記ネガ形レジスト膜14を剥離した後、多結晶シリコン膜15を形成しボロンを60KeVで５×101５cm-2注入し、次いで前記ポジ形レジストと前記光源を用いて通常の基板表面からの露光・現像工程によりポジ形レジスト膜パターンを形成し、次いでこれをマスクにして多結晶シリコン膜15をエッチングしてチャネル部５上にチャネル部５とオーミック接続した多結晶シリコン膜15のパターンを形成する。ここで多結晶シリコン膜15はCVD法を用いて厚さ5000Åに形成する。
　最後に第２図(f)に示すように、層間SiO2膜13を形成した後、上述と同じ要領で通常の露光・現像工程によりポジ形レジスト膜パターンを形成し、次いでこれをマスクにして層間SiO2膜13をエッチングしてモリブデンゲート電極９とソース・ドレイン拡散層６と多結晶シリコン膜15に対するコンタクト穴を形成し、次いでアルミ配線層16を形成した後、上述と同じ要領で通常の露光・現像工程によりポジ形レジスト膜パターンを形成し、次いでこれをマスクにしてアルミ配線層16をエッチングしてモリブデンゲート電極９とソース・ドレイン拡散層６と多結晶シリコン膜15に対するアルミ配線層16パターンを形成する。ここで層間SiO2膜13は厚さが5000ÅでありCVD法により形成する。またアルミ配線層16は蒸着法により厚さ１μmに形成する。」（第４頁左上欄第１８行〜第５頁左上欄第１８行）
　「以上のように本発明のMIS型半導体装置によればゲート電極とソース・ドレイン拡散層とチャネル部にそれぞれ独立に外部電極をとることができ、・・・SOI構造のMIS型半導体装置を形成することができる効果を有する。」（第５頁右下欄第７〜１２行）
　
　また、引用例１の第１図には、層間絶縁膜中に埋め込まれたゲート電極と、このゲート電極上にゲート絶縁膜を介して形成されたチャネル部及びソース・ドレイン拡散層が示されている。
　
　よって、引用例１には、
「石英基板上にシリコン膜を有するMOS型半導体装置において、
　前記石英基板上に形成されたモリブデンゲート電極と、
　ゲートSiO2膜を介して前記モリブデンゲート電極上の前記シリコン膜内に設けられたソース・ドレイン拡散層と、
　チャネル部とオーミック接続した多結晶シリコン膜と、
を具備することを特徴とするMOS型半導体装置。」
が記載されている。
　
（３）対比・判断
　本願発明と引用例１に記載された発明（以下、「引用発明」という。）を対比すると、引用発明の「シリコン膜」が半導体層であることは明らかであるから、引用発明の「シリコン膜」は、本願発明の「半導体層」に相当し、引用発明の「ゲートSiO2膜」が絶縁膜であることは明らかであるから、引用発明の「ゲートSiO2膜」は、本願発明の「絶縁膜」に相当する。
　また、引用発明の「モリブデンゲート電極」、「ソース・ドレイン拡散層」、「チャネル部」、「MOS型半導体装置」は、それぞれ、本願発明の「ゲート電極」、「ソース・ドレイン領域」、「チャンネル領域」、「半導体装置」に相当する。
　よって、両者は、
「半導体層を有する半導体装置において、
　ゲート電極と、
　絶縁膜を介して前記ゲート電極上の前記半導体層内に設けられたソース・ドレイン領域と、
　前記ソース・ドレイン領域の間に配置されたチャネル領域とを
を具備することを特徴とする半導体装置。」
である点で一致し、以下の点で相違する。
　相違点１
　本願発明では、絶縁膜上に半導体層を有し、かつ、前記絶縁膜上にゲート電極が形成されているのに対して、引用発明では、石英基板上にシリコン膜を有し、かつ、前記石英基板上にモリブデンゲート電極が形成されている点。
　相違点２
　本願発明では、「ソース・ドレイン領域の間に配置されたチャネル領域に接続され、前記ソースと前記ドレインの少なくとも一方よりもその高さが高く形成され、チャネル領域にボディ電位を与えるボディ電極部」を具備しているのに対して、引用発明では、上記構成について記載されていない点。
　
　相違点についての検討
（相違点１について）
　引用例１の第１図には、層間絶縁膜中に埋め込まれたゲート電極と、このゲート電極上にゲート絶縁膜を介して形成されたチャネル部及びソース・ドレイン拡散層が示されており、この記載から、ゲート電極の下部には層間絶縁膜の一部が存在しており、また、チャネル部及びソース・ドレイン拡散層が、半導体層からなっていることは明らかであるから、引用例１には、絶縁膜上にゲート電極及び半導体層を形成したMOS型半導体装置が記載されているといえる。
　したがって、引用発明において、石英基板にモリブデンゲート電極及びシリコン膜を形成することに代えて、絶縁膜上にモリブデンゲート電極及びシリコン膜を形成すること、すなわち、絶縁膜上にシリコン膜を有し、かつ、絶縁膜上にゲート電極を形成することは、当業者であれば容易に想到し得るものである。
（相違点２について）
　引用例１には、「本発明のMIS型半導体装置によればゲート電極とソース・ドレイン拡散層とチャネル部にそれぞれ独立に外部電極をとることができ」（第５頁右下欄第７〜９行参照）と記載されているから、引用発明の「チャネル部とオーミック接続した多結晶シリコン膜」は、「チャネル部」に電位を与えるためのものであることは明らかであり、この電位が本願発明の「ボディ電位」に相当し、さらに、この「多結晶シリコン膜」は、「ソース・ドレイン拡散層」の間に配置された「チャンネル部」に接続され、かつ、「ソース・ドレイン拡散層」よりもその高さが高く形成されることも、引用例１の第２図(f)の記載から明らかである。
　したがって、引用発明の「チャネル部とオーミック接続した多結晶シリコン膜」は、本願発明の「ソース・ドレイン領域の間に配置されたチャネル領域に接続され、前記ソースと前記ドレインの少なくとも一方よりもその高さが高く形成され、チャネル領域にボディ電位を与えるボディ電極部」に相当するから、この点が、本願発明と引用発明との実質的な相違点を構成するものとはいえない。
　よって、本願発明は、引用例１に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　
　なお、本願発明の「ボディ電極部」が「ボディ
領域
領域
領域
　
（４）むすび
　以上のとおりであるから、本願は、請求項１ないし３に係る発明について検討するまでもなく、拒絶されるべきものである。
　よって、結論のとおりに審決する。