【手続補正書】
【提出日】平成29年12月12日(2017.12.12)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
基板上に形成された薄膜トランジスタと、
前記薄膜トランジスタのゲート電極に接続されたゲート配線と、
前記薄膜トランジスタのドレイン電極に接続された画素電極と、
前記薄膜トランジスタのソース電極に接続されたソース配線と、
を備え、
前記薄膜トランジスタは、
前記基板上に形成された前記ゲート電極と、
前記ゲート電極を覆うように形成された第１の絶縁膜と、
前記第１の絶縁膜上の前記ゲート電極と重なる位置に形成された酸化物半導体から成るチャネル層と、
前記チャネル層上に形成された第２の絶縁膜と、
前記第２の絶縁膜を覆うように形成された第３の絶縁膜と、
前記第３の絶縁膜上に形成されたソース電極、ドレイン電極とを備え、
前記ソース電極および前記ドレイン電極は、それぞれ前記第２の絶縁膜および前記第３の絶縁膜を貫通するコンタクトホールを通して、前記チャネル層に接続しており、
前記ソース配線の下には、前記チャネル層と同層において当該チャネル層と離間して設けられた酸化物半導体膜、および、前記第２の絶縁膜と同層において当該第２の絶縁膜と離間して設けられた絶縁膜が配置されている
ことを特徴とする薄膜トランジスタ基板。
【請求項２】
前記ソース電極および前記ドレイン電極は、前記画素電極と同層の透明導電膜を用いて形成されている
請求項１に記載の薄膜トランジスタ基板。
【請求項３】
前記ソース配線は、前記第２の絶縁膜と同層の絶縁膜上に形成されており、
前記ソース電極は、前記第３の絶縁膜を貫通するコンタクトホールを通して、前記ソース配線に接続している
請求項１または請求項２に記載の薄膜トランジスタ基板。
【請求項４】
前記ソース配線の幅は、その下の前記酸化物半導体膜および前記第２の絶縁膜と同層の絶縁膜の幅よりも狭い
請求項１から請求項３のいずれか一項に記載の薄膜トランジスタ基板。
【請求項５】
前記ゲート電極と同層の導電膜で形成された共通配線と、
前記画素電極を覆うように形成された第４の絶縁膜と、
前記第４の絶縁膜上の前記画素電極と重なる位置に形成された共通電極とを備え、
前記共通電極は、前記第１の絶縁膜および前記第３の絶縁膜および第４の絶縁膜を貫通するコンタクトホールを通して前記共通配線に接続している
請求項１から請求項４のいずれか一項に記載の薄膜トランジスタ基板。
【請求項６】
薄膜トランジスタ基板の製造方法であって、
第１の導電膜より形成されたゲート電極を覆うように第１の絶縁膜からなるゲート絶縁膜が形成された基板を用意する工程と、
前記基板の前記ゲート絶縁膜上に、半導体膜、第２の絶縁膜および第２の導電膜をこの順に積層した積層膜を形成する工程と、
薄膜トランジスタのチャネル層の形成領域である第１領域およびソース配線の形成領域である第２領域の前記積層膜の上に、フォトレジストパターンを形成する工程と、
前記フォトレジストパターンにより前記半導体膜をパターニングし、前記ゲート絶縁膜上に前記チャネル層を形成するとともに、前記第２領域の前記積層膜をパターニングし、前記第２の導電膜よりなる前記ソース配線と、前記ソース配線の下に配置され前記第２の絶縁膜および前記半導体膜よりなる積層パターンとを形成する工程と、
前記チャネル層に接続されるソース電極およびドレイン電極と、前記ドレイン電極に接続される画素電極とを形成する工程と、
を備える
ことを特徴とする薄膜トランジスタ基板の製造方法。
【請求項７】
前記フォトレジストパターンを形成する工程は、
ハーフ露光を用いて、前記第２領域の方が前記第１領域よりも厚いフォトレジストパターンを形成する工程、
を含み、
前記チャネル層、前記ソース配線および前記積層パターンを形成する工程は、
前記フォトレジストパターンをマスクにするエッチングにより、前記積層膜をパターニングする工程と、
前記フォトレジストパターンを薄膜化して前記第１領域の前記フォトレジストパターンを除去し、前記第２領域に残存する前記フォトレジストパターンをマスクにするエッチングにより前記第２の導電膜をパターニングして前記ソース配線を形成する工程と、
を含む、
請求項６に記載の薄膜トランジスタ基板の製造方法。
【請求項８】
前記ゲート電極の形成と同時に、基板上に前記第１の導電膜を用いて共通配線を形成する工程と、
前記ソース電極および前記ドレイン電極の形成と同時に前記画素電極を形成する工程と、
前記画素電極を覆うように第３の絶縁膜を形成する工程と、
前記第１の絶縁膜および前記第３の絶縁膜を貫通して前記共通配線に達するコンタクトホールを形成する工程と、
前記第３の絶縁膜の上に、前記コンタクトホールを通して前記共通配線に接続し、スリットを有する共通電極を、前記画素電極と重なる位置に形成する工程と、
をさらに備える
請求項６または請求項７に記載の薄膜トランジスタ基板の製造方法。
【請求項９】
前記画素電極および前記共通電極は、透明導電膜である
請求項８に記載の薄膜トランジスタ基板の製造方法。
【請求項１０】
薄膜トランジスタ基板の製造方法であって、
第１の導電膜より形成されたゲート電極を覆うように第１の絶縁膜からなるゲート絶縁膜が形成された基板を用意する工程と、
前記基板の前記ゲート絶縁膜上に、半導体膜、第２の絶縁膜および第２の導電膜をこの順に積層して形成する工程と、
前記半導体膜をパターニングし、前記ゲート絶縁膜上にチャネル層を形成する工程と、
前記チャネル層に接続されるソース電極およびドレイン電極と、前記ドレイン電極に接続される画素電極とを形成する工程と、
を含む、
薄膜トランジスタ基板の製造方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００２２
【補正方法】変更
【補正の内容】
【００２２】
本発明に係る薄膜トランジスタ基板は、基板上に形成された薄膜トランジスタと、薄膜トランジスタのゲート電極に接続されたゲート配線と、前記薄膜トランジスタのドレイン電極に接続された画素電極と、薄膜トランジスタのソース電極に接続されたソース配線と、を備え、前記薄膜トランジスタは、前記基板上に形成された前記ゲート電極と、前記ゲート電極を覆うように形成された第１の絶縁膜と、前記第１の絶縁膜上の前記ゲート電極と重なる位置に形成された酸化物半導体から成るチャネル層と、前記チャネル層上に形成された第２の絶縁膜と、前記第２の絶縁膜を覆うように形成された第３の絶縁膜と、前記第３の絶縁膜上に形成されたソース電極、ドレイン電極とを備え、前記ソース電極および前記ドレイン電極は、それぞれ前記第２の絶縁膜および前記第３の絶縁膜を貫通するコンタクトホールを通して、前記チャネル層に接続しており、前記ソース配線の下には、前記チャネル層と同層において当該チャネル層と離間して設けられた酸化物半導体膜、および、前記第２の絶縁膜と同層において当該第２の絶縁膜と離間して設けられた絶縁膜が配置されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００５９
【補正方法】変更
【補正の内容】
【００５９】
液晶表示パネルの組み立ての際は、完成したＴＦＴ基板の表面に配向膜やスペーサを形成する。配向膜は、液晶を配列させるための膜であり、ポリイミド等で構成される。また、別途作製したカラーフィルタや配向膜を備えた対向基板を、本実施の形態のＴＦＴ基板と貼り合わせる。このときスペーサによってＴＦＴ基板と対向基板との間に隙間が形成され、その隙間に液晶層を形成して封止することによって、ＴＮモードの液晶表示パネルが形成される。最後に、液晶表示パネルの外側に偏光板、位相差板およびバックライトユニット等を配設することによって液晶表示装置が完成する。