【事件の表示】
　平成　８年特許願第２０３８３３号「マイクロプロセッサシステム」拒絶査定不服審判事件〔平成１０年　２月２０日出願公開、特開平１０−　５１５６２〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
　１．手続の経緯
　本願は、平成８年８月１日の出願であって、平成１４年１月２４日付けで審判請求がなされ、特許法第１７条の２第１項第３号の規定により、平成１４年２月２５日付けで手続補正がなされたものである。　
　
　２．平成１４年２月２５日付けの手続補正について
　
　平成１４年２月２５日付けの手続補正は、補正前特許請求の範囲の請求項１を削除するものであるので、特許法第１７条の２第４項第１号に規定する請求項の削除を目的とするものであり、また、当該補正は願書に最初に添付した明細書又は図面に記載した事項の範囲内でなされている。
　よって、当該補正は特許法第１７条の２第４項の規定に整合しているので、当該補正を認める。　
　
　３．本願発明
　前記２．で記載したように平成１４年２月２５日付けの手続補正が認められたので、当該手続補正により補正された明細書および図面の記載からみて、その請求項１に係る発明（以下、「本願発明」という。）は、次のとおりのものである。
　【請求項１】
　「複数のプログラムをマルチタスク方式で走らせるマイクロプロセッサと、電源投入時及び電圧低下時にリセット信号を発生する電源オン電圧低下検出回路と、マイクロプロセッサからのクリア信号のタイムアウトを検出しリセット信号を出力するウォッチドッグ回路と、回線からのシリアル信号をパラレル信号に又はその逆の変換をする直列／並列変換回路と、複数の回路からのリセット信号を受けてマイクロプロセッサにリセット信号を出力するオア回路と、変復調回路とベル検出回路と回線捕捉スイッチとからなるモデム部とを具備する本体装置からなるマイクロプロセッサシステムにおいて、
　前記ベル検出回路が公衆回線からの着信信号であるベル信号を検出して発生する検出信号をｎ回カウントし、かつ、ｎ回になったらリセット信号を発生するベル信号ｎ回検出回路を備え、そして、該リセット信号を前記マイクロプロセッサに入力させて遠隔から初期リセットを行うとともに、前記ベル信号ｎ回検出回路に上記マイクロプロセッサから出力されたリセット信号発生を禁止する信号を入力して、マイクロプロセッサ自身がリセット信号の発生を制御することを特徴とするマイクロプロセッサシステム。」
　
　４．引用例
　ア．原審拒絶理由で引用された特開平７−２１２４８９号公報（以下、「引用例１」という。）には、下記（ア）〜（ウ）の事項が記載されている。
　
　（ア）「【００１６】本発明は、以下に示すように、様々な態様で実施可能である。まず、本発明のモデム制御装置は、交換回線用モデム４０と分離する形で構成してもよいし、交換回線用モデム４０の一機能として交換回線用モデム４０と一体となる形で構成してもよい。
【００１７】そして、交換回線用モデム４０の電源のＯＦＦ／ＯＮは、交換回線用モデム４０の電源と接続されるリレーを開閉することで行ってもよい。さらに、リセット回路４１は、交換回線用モデム４０がＣＰＵ（CentralProcessingUnit；中央演算処理装置）を中心に構成される場合は当該ＣＰＵをリセットする回路として構成すればよい。　　　　　　　　　　　　　　　　【００１８】次に、本発明における「交換回線」とは、３個以上の通信路が交換機に接続されており、交換機の接続動作により２カ所以上の相手との通信が可能な回線をいう。従って、交換機を介さずに特定の相手だけ通信するために敷設される専用回線とは区別される。交換回線の例としては、電話回線等がある。なお、本発明における交換回線は、公衆回線と同義である。
【００１９】「交換回線用モデム」とは、交換回線と接続し、データ通信を行うモデムをいう。「呼出信号」とは、発信側と着信側間の接続を確立するために送出される信号をいう。例えば、電話回線ではダイヤル送出信号が呼出信号に該当する。
【００２０】「リンガ」とは、着信を音響的に知らせるものをいい、例えば、発振回路とサウンダを組み合わせて構成される。着側が電話機の場合に多く利用されている。」（３頁、段落【００１６】〜【００２０】）、
　（イ）「【００２４】なお、前記交換機７０ａ、７０ｂは、複数台のモデムあるいは本発明のモデム制御装置を接続するようにしてもよいことは勿論である。また、交換機７０ａ、７０ｂは、より多数の交換機を経由して接続される場合が一般的であるが、説明の簡略化のため、図３〜図５においては二台の交換機で代表されている。
（モデム）次に、実施例１〜３のモデムに共通する内部構成について説明する。図６はモデムの構成ブロック図である。図から明らかなように、モデムには、ＤＴＥインタフェース４３、モデム部４４、制御部４５、ＮＣＵ部４６、モニタスピーカ４７、電源部４８が備えられている。
【００２５】前記ＤＴＥインタフェース４３は、ＤＴＥ６０をＲＳ−２３２Ｃ信号線を介して接続する。このＤＴＥインタフェース４３は、モデム部４４、ＮＣＵ部４６に接続される。
【００２６】前記モデム部４４は、ＤＴＥ６０及び交換回線５０からのデータを変調・復調する。このモデム部４４は、ＤＴＥインタフェース４３、制御部４５、ＮＣＵ部４６、電源部４８に接続される。
【００２７】前記制御部４５は、ＮＣＵ部４６やモデム部４４の動作や信号の制御を行う。前記ＮＣＵ部４６は、フックオン／オフ制御、発信制御（ダイヤリング、リンガ、アンサーバックトーンの検出等）、データ通信／通話モードの切り替えを行う。このＮＣＵ部４６は、ＤＴＥインタフェース４３、モデム部４４、制御部４５、電源部４８に接続される。
【００２８】前記モニタスピーカ４７は、回路の状態をモニタする。このモニタスピーカ４７は、ＮＣＵ部４６に接続される。前記電源部４８は、モデム部４４、制御部４５、ＮＣＵ部４６に電源を供給する。」（４頁、段落【００２４】〜【００２８】）、
　（ウ）「（実施例２）実施例２の構成について説明する。図４は実施例２の構成ブロック図である。
【００３４】なお、以下の説明においては、前記実施例１と相違する部分についてのみ説明することとし、同一態様部分には同一符号を付して説明を省略する。実施例２のモデム４０ｃには、外部からリセット信号を入力して、このモデム４０ｃのＣＰＵ（中央演算処理装置）をリセットするＣＰＵリセット回路４１が設けられている。
【００３５】そして、モデム制御装置１００において、リセット手段としての制御部２０は、リンガ検出手段１１とベルカウンタ１２に接続され、リンガ検出部１１によりリンガ発生が検出されるとベルカウンタ１２を参照してリンガが鳴った回数を計数し、この回数が所定数を越えた場合に、ＣＰＵリセット回路４１にリセット信号を出力することで、モデム４０ｃをリセットする。
【００３６】次に、実施例２の作用を説明する。
　なお、モデム４０ｃが正常に動作する場合の信号シーケンスについては、前記したステップ７０１〜７２５と同様であるので、ここでは説明を省略する。
【００３７】次に、着側のモデム４０ｃが呼出信号に応答しない障害が発生した場合の信号シーケンスについて説明する。
：ＤＴＥ６０ａは、モデム４０ａにＥＲ＿ＯＮ信号を送る（ステップ８０１）。また、ＤＴＥ６０ａは、モデム４０ａにダイヤルの指示を行う（ステップ８０２）。
：次に、モデム４０ａは、交換機７０ａにダイヤル送出信号を送り、モデム４０ｃが接続する交換回線５０を呼び出す（ステップ８０３）。このとき、モデム制御装置１００は、リンガ検出部１１によりリンガを検出するとともに（ステップ８０４）、ベルカウンタ１２によりカウンタを更新する（ステップ８０５）。
：ここで、モデム４０ｃに障害が発生したとする（ステップ８０６）。
：すると、障害発生検出手段１０により、ベルカウンタ１２が所定数回以上鳴ることから、障害が発生したことが検出される（ステップ８０７）。
：次に、制御部２０が、ＣＰＵリセット回路４１にリセット信号を出力することで、モデム４０ｃをリセットする（ステップ８０８）。そして、ベルカウンタ１２をクリアする（ステップ８０９）。
：そして、モデム４０ｃは、ＤＴＥ６０ｃにＣＩ＿ＯＮ信号を送る（ステップ８１０）。なお、この後は、ステップ７０８以下同様に行われるので、説明を省略する。」（５頁８欄２行〜３行及び段落【００３４】〜【００３７】）。
　   
　ａ．前記（ア）の段落【００１６】には、「本発明のモデム制御装置は、−−−交換回線用モデム４０の一機能として交換回線用モデム４０と一体となる形で構成してもよい。」と記載されており、モデム制御装置をモデムの一部とすることも記載されている。
　ｂ．ＮＣＵ（網制御装置）が回線を閉結、解放する回線捕捉スイッチを有することは当業者の技術常識であり、前記（イ）の記載のＮＣＵ部４６が「回線捕捉スイッチ」を有することは記載されているに等しい事項である。　　　　
　前記記載事項、図面の記載並びに技術常識からみて、
　引用例１には、
　「ＣＰＵを中心として構成される、制御部４５とモデム部４４とＮＣＵ部４６の回線捕捉スイッチとリンガ検出部１１を有するモデムを具備する装置からなるシステムにおいて、
　前記リンガ検出部１１が公衆回線からの着信信号であるベル信号を検出して発生する検出信号を所定数回カウントし、かつ、所定数回になったらリセット信号を発生するベルカウンタ１２及び制御装置２０を備え、そして、該リセット信号をＣＰＵリセット回路を介して前記ＣＰＵに入力して遠隔から初期リセットを行うシステム」、
を構成とする発明（以下、「引用例１に記載された発明」という。）が記載されている。
　
　イ．例えば、原審において、周知例として引用された 実願昭５７−９８３１９号の明細書及び図面を撮影したマイクロフィルム（以下、「周知例１」という。実開昭５９−６２５４号公報参照）の第２頁８行〜４頁７行の記載事項、図面の記載並びに技術常識を勘案すると、
　周知例１には、「電源投入時、復電時にリセット信号を発生する電源検出回路と、中央処理装置からの定期的動作を示す信号のタイムアウトを検出しリセット信号を出力するウォッチ・ドッグ・タイマー回路と、複数の回路からのリセット信号を受けて中央処理装置にリセット信号を出力するオア回路からなるリセット回路」（以下、「周知例１の記載事項」という。）が記載されている。
　そして、周知例１の記載事項の「復電時」は「電源電圧の低下に関連した時」といえるものであり、周知例１の記載事項の「中央処理装置」は「プロセッサ」であり、周知例１の記載事項の「定期的動作を示す信号」、「ウォッチ・ドッグ・タイマー回路」は、各々、「クリア信号」、「ウォッチドッグ回路」であるから、
　周知例１の記載事項は、
　「電源投入時、電源電圧の低下に関連した時にリセット信号を発生する電源検出回路と、プロセッサからのクリア信号のタイムアウトを検出しリセット信号を出力するウォッチドッグ回路と、複数の回路からのリセット信号を受けてプロセッサにリセット信号を出力するオア回路からなるリセット回路」というものである。
　
　（３）対比・判断
　本願発明と引用例１に記載された発明とを対比すると、
（ａ）引用例１に記載された発明の「モデム部」、「モデム」、「リンガ検出部１１」は、各々、本願発明の「変復調回路」、「モデム部」、「ベル検出回路」に相当する。　
（ｂ）引用例１に記載された発明の「ＣＰＵを中心として構成される、制御部４５とモデム部４４とＮＣＵ部４６の回線捕捉スイッチとリンガ検出部１１とを有するモデムを具備する装置からなるシステム」と本願発明の「複数のプログラムをマルチタスク方式で走らせるマイクロプロセッサと、電源投入時及び電圧低下時にリセット信号を発生する電源オン電圧低下検出回路と、マイクロプロセッサからのクリア信号のタイムアウトを検出しリセット信号を出力するウォッチドッグ回路と、回線からのシリアル信号をパラレル信号に又はその逆の変換をする直列／並列変換回路と、複数の回路からのリセット信号を受けてマイクロプロセッサにリセット信号を出力するオア回路と、変復調回路とベル検出回路と回線捕捉スイッチとからなるモデム部とを具備する本体装置からなるマイクロプロセッサシステム」とは、
　・該引用例１に記載された発明の記載において、技術常識を考慮すると、少なくともモデムの制御装置４５はＣＰＵによって構成されることは当業者に自明のことであり、前記引用例１に記載された発明のモデムが、モデムの制御部４５を構成するＣＰＵと、モデム部４４とＮＣＵ部４６の回線捕捉スイッチとリンガ検出部１１を有していることは自明の事項である、
　そうすると、
　・引用例１に記載された発明の、該モデムの「制御部４５」と本願発明の「複数のプログラムをマルチタスク方式で走らせるマイクロプロセッサ」とは、「プロセッサ」で一致し、
　・引用例１に記載された発明の「モデム部４４とＮＣＵ部４６の回線捕捉スイッチとリンガ検出部１１とを有するモデム」は、前記（ａ）を考慮して本願発明の「変復調回路とベル検出回路と回線捕捉スイッチとからなるモデム部」であり、
　・本願発明の「本体装置」は「装置」であり、「マイクロプロセッサシステム」は「システム」である、
　から、
「プロセッサと、変復調回路とベル検出回路と回線捕捉スイッチとからなるモデム部とを具備する装置からなるシステム」で一致する。
　
　（ｃ）引用例１に記載された発明の「所定数」、「ベルカウンタ及び制御装置２０」は、各々本願発明の「ｎ」、「ベル信号ｎ回検出回路」に相当する。
  （ｄ）引用例１に記載された発明「該リセット信号をＣＰＵリセット回路を介して前記ＣＰＵに入力」は、本願発明の「該リセット信号を前記ＣＰＵに入力」である。
　　
　そうしてみると、本願発明と引用例１に記載された発明とは、
　「プロセッサと、変復調回路とベル検出回路と回線捕捉スイッチとからなるモデム部とを具備する装置からなるシステムにおいて、
　前記ベル検出回路が公衆回線からの着信信号であるベル信号を検出して発生する検出信号をｎ回カウントし、かつ、ｎ回になったらリセット信号を発生するベル信号ｎ回検出回路を備え、そして、該リセット信号を前記マイクロプロセッサに入力させて遠隔から初期リセットを行うシステム。」、
である点において一致し、
　
　（１）「プロセッサ」が、各々、本願発明では「複数のプログラムをマルチタスク方式で走らせるマイクロプロセッサ」であるのに対し、引用例１に記載された発明では、「モデムの制御部４５を構成するＣＰＵ」である点、
　（２）「システム」、「装置」が、本願発明では、各々、「マイクロプロセッサシステム」、「本体装置」であるのに対し、引用例１に記載された発明では、このような構成がない点、　
　（３）「システム」が、本願発明が、さらに「電源投入時及び電圧低下時にリセット信号を発生する電源オン電圧低下検出回路と、マイクロプロセッサからのクリア信号のタイムアウトを検出しリセット信号を出力するウォッチドッグ回路と、回線からのシリアル信号をパラレル信号に又はその逆の変換をする直列／並列変換回路と、複数の回路からのリセット信号を受けてマイクロプロセッサにリセット信号を出力するオア回路と」を有するのに対し、引用例１に記載された発明では、このような構成がない点、
　（４）本願発明が、さらに「前記ベル信号ｎ回検出回路に上記マイクロプロセッサから出力されたリセット信号発生を禁止する信号を入力して、マイクロプロセッサ自身がリセット信号の発生を制御する」のに対し、引用例１に記載された発明には、このような構成がない点、
　で相違する。
　
　次に前記相違点（１）〜（４）について検討する。　　　　　　　　　　　　　　　
　相違点（１）、（２）について、
　複数のプログラムをマルチタスク方式で走らせるマイクロプロセッサは本願出願前より周知（以下、「周知技術４」という。）であり、引用例１に記載された発明において、ＣＰＵを、複数のプログラムをマルチタスク方式で走らせるマイクロプロセッサで構成することは当業者が容易に成し得たことであり（相違点（１））、また、引用例１に記載された発明において「システム」を「マイクロプロセッサシステム」とすることは当業者が容易に成し得たことである。そして、引用例１に記載された発明の「装置」もモデムを本体とする装置であるから「本体装置」と呼ぶことは当業者が容易に成し得る程度の事項である（相違点（２））。
　
　相違点（３）について、
　例えば、周知例１に記載されているように、「電源投入時、電源電圧の低下に関連した時にリセット信号を発生する電源検出回路と、プロセッサからのクリア信号のタイムアウトを検出しリセット信号を出力するウォッチドッグ回路と、複数の回路からのリセット信号を受けてプロセッサにリセット信号を出力するオア回路からなるリセット回路」は本願出願前より周知の技術（以下、「周知技術１」という。）であり、また、電源電圧低下時にリセット信号を発生してプロセッサをリセットすることは本願出願前より周知慣用技術（以下、「周知慣用技術１」という。例えば、特開昭６２−２５６０１３号公報１頁右下欄１５行〜２頁左上欄８行、特開昭６４−７２１４号公報１頁右下欄５行〜１０行、参照）であり、また、伝送装置において、回線からのシリアル信号をパラレル信号に又はその逆の変換をする直列／並列変換回路を持たせることは本願出願前より周知慣用技術（以下、「周知慣用技術２」という。）であるから、これら技術を、引用例１に記載された発明の「システム」に適用し、引用例１に記載された発明の「システム」が、さらに「電源投入時及び電圧低下時にリセット信号を発生する電源オン電圧低下検出回路と、マイクロプロセッサからのクリア信号のタイムアウトを検出しリセット信号を出力するウォッチドッグ回路と、回線からのシリアル信号をパラレル信号に又はその逆の変換をする直列／並列変換回路と、複数の回路からのリセット信号を受けてマイクロプロセッサにリセット信号を出力するオア回路」を有するように構成することは当業者が容易に成し得る程度の事項である。
　
　相違点（４）について、
　モデムの技術において、モデムが自己診断を行う機能を有することは周知の事項である（以下、「周知技術２」という。例えば、特開平３−３０５５４号公報特に１頁右下欄１０行〜２頁右上欄９行、特開昭５８−１０７７４８号公報、参照）。そして、モデムの診断中においては、モデムが使用できないのであるから、回線を閉結する必要がないのは当然のことであるところ、引用例１に記載された発明において、ＣＰＵにモデム自己診断機能を付加し、モデムの自己診断を行うような場合、診断中に着信があると、ベル検出回数が所定数になってリセット信号が発生してＣＰＵがリセットされてしまい、モデムの内部診断ができなくなるので、リンガ検出によるリセット信号を禁止する必要があることは当業者が容易に類推し得る事項である。また、プロセッサの処理に支障あるリセット信号のプロセッサへの入力を禁止するため、リセット信号の出力を、プロセッサからのリセット信号の出力を禁止する信号により禁止して、プロセッサ自身がリセット信号の出力を制御することは本願出願前周知（以下、「周知技術３」という。例えば、特開昭６２−２５６０１３号公報、特に２頁左下欄１８行〜３頁左上欄１２行、特開昭６３−２３８６１０号公報、特に２頁右下欄１３行〜３頁左上欄３行、参照）であるので、引用例１に記載された発明において、「前記ベル信号ｎ回検出回路に上記マイクロプロセッサから出力されたリセット信号発生を禁止する信号を入力して、マイクロプロセッサ自身がリセット信号の発生を制御する」ことは当業者が容易に成し得たことである。　
　
　そして、本願発明の効果も、前記引用例１に記載された発明及び前記周知技術１〜４、前記周知慣用技術１、２に基づいて当業者が予想できる範囲のものであり、格別なものではない。
　
　４． むすび
　以上のとおりであるから、本願発明は、前記引用例１に記載された発明及び前記周知技術１〜４、前記周知慣用技術１、２に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により、特許を受けることができないものである。
　よって、結論のとおり審決する。