【手続補正書】
【提出日】平成30年8月29日(2018.8.29)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
パッケージベース基板と、
前記パッケージベース基板上に付着される少なくとも１つの第１半導体チップと、
前記少なくとも１つの第１半導体チップと隣接するように、前記パッケージベース基板上に付着され、複数の第２半導体チップが積層された少なくとも１つの積層半導体チップ構造体と、を有し、
前記少なくとも１つの積層半導体チップ構造体の貫通電極領域は、前記少なくとも１つの第１半導体チップと対向する、少なくとも１つの積層半導体チップ構造体の１辺に沿って垂直積層された複数の貫通電極を含み、
前記少なくとも１つの第１半導体チップは前記複数の貫通電極に隣接し、
前記複数の貫通電極は前記第１半導体チップからの熱を放出するように配置されることを特徴とする半導体パッケージ。
【請求項２】
前記複数の貫通電極と前記少なくとも１つの積層半導体チップ構造体の１辺に対向する前記少なくとも１つの第１半導体チップの側面を覆い包むが、前記少なくとも１つの第１半導体チップの上面及び前記少なくとも１つの積層半導体チップ構造体の上面を覆わないように、前記パッケージベース基板上に形成されるパッケージモールディング層をさらに有し、
前記少なくとも１つの第１半導体チップの上面、及び前記少なくとも１つの積層半導体チップ構造体の上面は、同一レベルの高さであることを特徴とする請求項１に記載の半導体パッケージ。
【請求項３】
熱伝達物質層（ＴＩＭ）を挟み、前記少なくとも１つの第１半導体チップ、及び前記少なくとも１つの積層半導体チップ構造体上に付着される放熱部材をさらに有することを特徴とする請求項２に記載の半導体パッケージ。
【請求項４】
前記複数の第２半導体チップのうち最上端の半導体チップに形成された前記複数の貫通電極は、前記熱伝達物質層と接することを特徴とする請求項３に記載の半導体パッケージ。
【請求項５】
前記少なくとも１つの第１半導体チップと対向する、前記積層半導体チップ構造体の１辺に隣接するように配置される第２貫通電極領域をさらに有することを特徴とする請求項１に記載の半導体パッケージ。
【請求項６】
前記少なくとも１つの積層半導体チップ構造体は、第１積層半導体チップ構造体及び第２積層半導体チップ構造体を含み、
前記第１積層半導体チップ構造体及び第２積層半導体チップ構造体それぞれの１辺は、前記少なくとも１つの第１半導体チップの互いに対向する２辺とそれぞれ対向することを特徴とする請求項１に記載の半導体パッケージ。
【請求項７】
前記少なくとも１つの第１半導体チップは、ＭＰＵ（ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ  ｕｎｉｔ）またはＧＰＵ（ｇｒａｐｈｉｃｓ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）であることを特徴とする請求項１に記載の半導体パッケージ。
【請求項８】
前記複数の第２半導体チップは、メモリ半導体チップを含むことを特徴とする請求項１に記載の半導体パッケージ。
【請求項９】
前記複数の第２半導体チップは、ロジック半導体チップ、及び前記ロジック半導体チップ上に積層される複数のメモリ半導体チップからなることを特徴とする請求項１に記載の半導体パッケージ。
【請求項１０】
前記少なくとも１つの第１半導体チップは、前記複数の第２半導体チップのそれぞれより単位面積当たり発熱量が多いことを特徴とする請求項１に記載の半導体パッケージ。
【請求項１１】
パッケージベース基板と、
前記パッケージベース基板上に付着され、単一の半導体チップである第１半導体チップと、
前記第１半導体チップと隣接するように、前記パッケージベース基板上に付着され、それぞれが複数の貫通電極が形成された貫通電極領域を含む複数の第２半導体チップが積層され、前記第１半導体チップの上面と積層された第２半導体チップの最上面の半導体チップの上面とが実質的に同一面である少なくとも１つの積層半導体チップ構造体と、
前記第１半導体チップ、及び前記少なくとも１つの積層半導体チップ構造体それぞれの側面を覆い包むように、前記パッケージベース基板上に形成されるパッケージモールディング層と、
熱伝達物質層（ＴＩＭ）を挟み、前記第１半導体チップ上、及び前記少なくとも１つの積層半導体チップ構造体上に付着される放熱部材と、を有し、
前記貫通電極領域は、
前記少なくとも１つの第１半導体チップの１辺と対向する、前記少なくとも１つの積層半導体チップ構造体の１辺に隣接するように配置されることを特徴とする半導体パッケージ。
【請求項１２】
前記貫通電極領域は、前記少なくとも１つの積層半導体チップ構造体の互いに対向する２辺に隣接するように配置され、
前記第１半導体チップは、第１サブ半導体パッケージ及び第２サブ半導体パッケージを含むことを特徴とする請求項１１に記載の半導体パッケージ。
【請求項１３】
前記熱伝達物質層は、
前記第１半導体チップの上面、及び前記複数の第２半導体チップのうち最上端の半導体
チップの上面と接することを特徴とする請求項１１に記載の半導体パッケージ。
【請求項１４】
パッケージベース基板と、
前記パッケージベース基板上に付着される第１半導体チップと、
前記第１半導体チップと隣接するように、前記パッケージベース基板上に付着され、複数の貫通電極を介して電気的に接続されるように垂直積層された複数の第２半導体チップと、
前記第１半導体チップの側面、及び前記複数の第２半導体チップの側面を覆い包むように、前記パッケージベース基板上に形成されるパッケージモールディング層と、
前記パッケージモールディング層の上に付着される放熱部材と、を有し、
前記複数の貫通電極は、第１半導体チップの最外側縁に対向する前記複数の垂直積層された第２半導体チップの最外側縁に隣接して配置されたシリコン貫通ビア内に設けられて第１半導体チップからの熱を放出するように配置されることを特徴とする半導体パッケージ。
【請求項１５】
前記複数の貫通電極は、
前記第１半導体チップと対向する前記複数の第２半導体チップの１辺に沿って配置されることを特徴とする請求項１４に記載の半導体パッケージ。
【請求項１６】
前記パッケージモールディング層は、
前記パッケージベース基板から同一レベルの高さである前記第１半導体チップの上面と、前記複数の第２半導体チップのうち最上端の半導体チップの上面とを覆わず、
前記放熱部材は、熱伝達物質層を挟み、前記第１半導体チップ上、及び前記複数の第２半導体チップ上に付着されることを特徴とする請求項１４に記載の半導体パッケージ。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】
上記技術的課題を達成するためになされた本発明による半導体パッケージは、パッケージベース基板と、前記パッケージベース基板上に付着される少なくとも１つの第１半導体チップと、前記少なくとも１つの第１半導体チップと隣接するように、前記パッケージベース基板上に付着され、複数の第２半導体チップが積層された少なくとも１つの積層半導体チップ構造体と、を有し、前記少なくとも１つの積層半導体チップ構造体の貫通電極領域は、前記少なくとも１つの第１半導体チップと対向する、少なくとも１つの積層半導体チップ構造体の１辺に沿って垂直積層された複数の貫通電極を含み、前記少なくとも１つの第１半導体チップは前記複数の貫通電極に隣接し、前記複数の貫通電極は前記第１半導体チップからの熱を放出するように配置されることを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】
前記複数の貫通電極と前記少なくとも１つの積層半導体チップ構造体の１辺に対向する前記少なくとも１つの第１半導体チップの側面を覆い包むが、前記少なくとも１つの第１半導体チップの上面及び前記少なくとも１つの積層半導体チップ構造体の上面を覆わないように、前記パッケージベース基板上に形成されるパッケージモールディング層をさらに有し、前記少なくとも１つの第１半導体チップの上面、及び前記少なくとも１つの積層半導体チップ構造体の上面は、同一レベルの高さであることが好ましい。
前記半導体パッケージは、熱伝達物質層（ＴＩＭ：ｔｈｅｒｍａｌ  ｉｎｔｅｒｆａｃｅ  ｍａｔｅｒｉａｌ）を挟み、前記少なくとも１つの第１半導体チップ、及び前記少なくとも１つの積層半導体チップ構造体上に付着される放熱部材をさらに有することが好ましい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正の内容】
【０００６】
前記複数の第２半導体チップのうち最上端の半導体チップに形成された前記複数の貫通電極は、前記熱伝達物質層と接することが好ましい。
前記少なくとも１つの第１半導体チップと対向する、前記積層半導体チップ構造体の１辺に隣接するように配置される第２貫通電極領域をさらに有することが好ましい。
前記少なくとも１つの積層半導体チップ構造体は、第１積層半導体チップ構造体及び第２積層半導体チップ構造体を含み、前記第１積層半導体チップ構造体及び第２積層半導体チップ構造体それぞれの１辺は、前記少なくとも１つの第１半導体チップの互いに対向する２辺とそれぞれ対向することが好ましい。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】削除
【補正の内容】
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正の内容】
【０００８】
前記少なくとも１つの第１半導体チップは、ＭＰＵ（ｍｉｃｒｏｐｒｏｃｅｓｓｏｒ  ｕｎｉｔ）またはＧＰＵ（ｇｒａｐｈｉｃｓ  ｐｒｏｃｅｓｓｉｎｇ  ｕｎｉｔ）であることが好ましい。
前記複数の第２半導体チップは、メモリ半導体チップを含むことが好ましい。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
前記複数の第２半導体チップは、ロジック半導体チップ、及び前記ロジック半導体チップ上に積層される複数のメモリ半導体チップからなることが好ましい。
前記少なくとも１つの第１半導体チップは、前記複数の第２半導体チップのそれぞれより単位面積当たり発熱量が多いことが好ましい。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
本発明による半導体パッケージは、パッケージベース基板と、前記パッケージベース基板上に付着され、単一の半導体チップである第１半導体チップと、前記第１半導体チップと隣接するように、前記パッケージベース基板上に付着され、それぞれが複数の貫通電極が形成された貫通電極領域を含む複数の第２半導体チップが積層され、前記第１半導体チップの上面と積層された第２半導体チップの最上面の半導体チップの上面とが実質的に同一面である少なくとも１つの積層半導体チップ構造体と、前記第１半導体チップ、及び前記少なくとも１つの積層半導体チップ構造体それぞれの側面を覆い包むように、前記パッケージベース基板上に形成されるパッケージモールディング層と、熱伝達物質層（ＴＩＭ）を挟み、前記第１半導体チップ上、及び前記少なくとも１つの積層半導体チップ構造体上に付着される放熱部材とを有し、前記貫通電極領域は、前記少なくとも１つの第１半導体チップの１辺と対向する、前記少なくとも１つの積層半導体チップ構造体の１辺に隣接するように配置されることを特徴とする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
前記貫通電極領域は、前記少なくとも１つの積層半導体チップ構造体の互いに対向する２辺に隣接するように配置され、前記第１半導体チップは、第１サブ半導体パッケージ及び第２サブ半導体パッケージを含むことが好ましい。
【手続補正１０】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正の内容】
【００１２】
前記熱伝達物質層は、前記第１半導体チップの上面、及び前記複数の第２半導体チップのうち最上端の半導体チップの上面と接することが好ましい。
【手続補正１１】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正の内容】
【００１３】
本発明による半導体パッケージは、パッケージベース基板と、前記パッケージベース基板上に付着される第１半導体チップと、前記第１半導体チップと隣接するように、前記パッケージベース基板上に付着され、複数の貫通電極を介して電気的に接続されるように垂直積層された複数の第２半導体チップと、前記第１半導体チップの側面、及び前記複数の第２半導体チップの側面を覆い包むように、前記パッケージベース基板上に形成されるパッケージモールディング層と、前記パッケージモールディング層上に付着される放熱部材と、を有し、前記複数の貫通電極は、第１半導体チップの最外側縁に対向する前記複数の垂直積層された第２半導体チップの最外側縁に隣接して配置されたシリコン貫通ビア内に設けられて第１半導体チップからの熱を放出するように配置されることを特徴とする。
【手続補正１２】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正の内容】
【００１４】
前記複数の貫通電極は、前記第１半導体チップと対向する前記複数の第２半導体チップの１辺に沿って配置されることが好ましい。
前記パッケージモールディング層は、前記パッケージベース基板から同一レベルの高さである前記第１半導体チップの上面と、前記複数の第２半導体チップのうち最上端の半導体チップの上面とを覆わず、前記放熱部材は、熱伝達物質層を挟み、前記第１半導体チップ上、及び前記複数の第２半導体チップ上に付着されることが好ましい。