【手続補正書】
【提出日】平成30年5月25日(2018.5.25)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
半導体装置は、
第１の入力端子と、
第２の入力端子と、
サンプルホールド回路を有するＡ／Ｄ変換部と、
前記第１の入力端子と前記Ａ／Ｄ変換部とを接続する第１の入力チャネルと、
前記第２の入力端子と前記Ａ／Ｄ変換部とを接続する第２の入力チャネルと、
前記第１の入力端子に入力される信号を前記サンプルホールド回路でサンプリングするとき、前記第２の入力チャネルを前記第２の入力端子および前記Ａ／Ｄ変換部から分離し、前記第２の入力チャネルをチャージまたはディスチャージする制御部と、
を備える。
【請求項２】
前記請求項１の半導体装置において、さらに、
前記第１の入力チャネルの出力と前記第２の入力チャネルの出力と前記サンプルホールド回路の入力とを接続する出力信号線と、
前記出力信号線をチャージするチャージ部と、
前記出力信号線をディスチャージするディスチャージ部と、
を備える。
【請求項３】
請求項２の半導体装置において、
前記第１の入力チャネルは、
前記第１の入力端子を第１の入力信号線に接続する第１の入力信号選択スイッチと、
前記第１の入力信号線を前記出力信号線に接続する第１のスイッチと、
を備え、
前記第２の入力チャネルは、
前記第２の入力端子を第２の入力信号線に接続する第２の入力信号選択スイッチと、
前記第２の入力信号線を前記出力信号線に接続する第２のスイッチと、
を備える。
【請求項４】
請求項３の半導体装置において、
前記チャージ部は、
前記出力信号線に電源線を接続する第１のチャージスイッチと、
前記第１の入力信号線に電源線を接続する第１のチャージ制御スイッチと、
前記第２の入力信号線に電源線を接続する第２のチャージ制御スイッチと、
を備え、
前記ディスチャージ部は、
前記出力信号線に接地線を接続する第１のディスチャージスイッチと、
前記第１の入力信号線に接地線を接続する第１のディスチャージ制御スイッチと、
前記第２の入力信号線に接地線を接続する第２のディスチャージ制御スイッチと、
を備える。
【請求項５】
請求項３の半導体装置において、
前記第１の入力チャネルは、さらに、
前記第１のスイッチの一端と接続される第１のアンプと、
前記第１のアンプの出力を前記第１のスイッチの他端に接続する第１のアンプスイッチと、
を備え、
前記第２の入力チャネルは、さらに、
前記第２のスイッチの一端と接続される第２のアンプと、
前記第２のアンプの出力を前記第２のスイッチの他端に接続する第２のアンプスイッチと、
を備える。
【請求項６】
請求項３の半導体装置において、
前記第１の入力チャネルは、さらに、
前記第１のスイッチを前記出力信号線に接続する第１のバイパススイッチと、
前記第１のバイパススイッチの一端に接続される第１のサンプルホールド回路と、
前記第１のサンプルホールド回路の出力を前記第１のバイパススイッチの他端に接続する第１のサンプルホールドスイッチと、
を備え、
前記第２の入力チャネルは、さらに、
前記第２のスイッチを前記出力信号線に接続する第２のバイパススイッチと、
前記第２のバイパススイッチの一端に接続される第２のサンプルホールド回路と、
前記第２のサンプルホールド回路の出力を前記第２のバイパススイッチの他端に接続する第２のサンプルホールドスイッチと、
を備える。
【請求項７】
請求項３の半導体装置において、さらに、
前記第１の入力信号線を中間信号線に接続する第１のアンプスイッチと、
前記第２の入力信号線を前記中間信号線に接続する第２のアンプスイッチと、
前記中間信号線に接続される共通アンプと、
前記共通アンプを前記出力信号線に接続する共通スイッチと、
を備える。
【請求項８】
請求項７の半導体装置において、さらに、
前記中間信号線に電源線を接続する第２のチャージスイッチと、
前記中間信号線に接地線を接続する第２のディスチャージスイッチと、
を備える。
【請求項９】
請求項１の半導体装置において、さらに、
前記Ａ／Ｄ変換部の変換結果と所定値とを比較して断線を判定する判定部を備える。
【請求項１０】
請求項９の半導体装置において、さらに、
前記所定値を格納するレジスタと、
前記レジスタに前記所定値を設定するＣＰＵと、
を備える。
【請求項１１】
半導体装置は、
第１の入力端子と、
前記第１の入力端子に接続される第１の入力信号選択スイッチと、
前記第１の入力信号選択スイッチに接続される第１の入力信号線と、
前記第１の入力信号線に接続される入力部と、
前記入力部に接続される出力信号線と、
前記出力信号線に接続されるＡ／Ｄ変換部と、
を備え、
前記入力部は、
前記第１の入力信号線に接続される第１の寄生容量と、
前記第１の入力信号線に電源線を接続する第１のチャージ制御スイッチと、
前記第１の入力信号線に接地線を接続する第１のディスチャージ制御スイッチと、
前記第１の入力信号線に前記出力信号線を接続する第１のスイッチと、
前記出力信号線に接続される寄生容量と、
前記出力信号線に電源線を接続するチャージスイッチと、
前記出力信号線に接地線を接続するディスチャージスイッチと、
を備える。
【請求項１２】
請求項１１の半導体装置において、
前記入力部は、さらに、
第２の入力端子と、
前記第２の入力端子に接続される第２の入力信号選択スイッチと、
前記第２の入力信号選択スイッチに接続される第２の入力信号線と、
前記第２の入力信号線に接続される第２の寄生容量と、
前記第２の入力信号線に電源線を接続する第２のチャージ制御スイッチと、
前記第２の入力信号線に接地線を接続する第２のディスチャージ制御スイッチと、
前記第２の入力信号線に前記出力信号線を接続する第２のスイッチと、
を備える。
【請求項１３】
請求項１２の半導体装置において、
前記入力部は、さらに、
前記第１のスイッチの一端と接続される第１のアンプと、
前記第１のアンプの出力を前記第１のスイッチの他端に接続する第１のアンプスイッチと、
前記第２のスイッチの一端と接続される第２のアンプと、
前記第２のアンプの出力を前記第２のスイッチの他端に接続する第２のアンプスイッチと、
を備える。
【請求項１４】
請求項１３の半導体装置において、
前記入力部は、さらに、
前記第１のスイッチを前記出力信号線に接続する第１のバイパススイッチと、
前記第１のバイパススイッチの一端に接続される第１のサンプルホールド回路と、
前記第１のサンプルホールド回路の出力を前記第１のバイパススイッチの他端に接続する第１のサンプルホールドスイッチと、
前記第２のスイッチを前記出力信号線に接続する第２のバイパススイッチと、
前記第２のバイパススイッチの一端に接続される第２のサンプルホールド回路と、
前記第２のサンプルホールド回路の出力を前記第２のバイパススイッチの他端に接続する第２のサンプルホールドスイッチと、
を備える。
【請求項１５】
請求項１３の半導体装置において、
前記入力部は、さらに、
前記第１の入力信号線を中間信号線に接続する第１のアンプスイッチと、
前記第２の入力信号線を前記中間信号線に接続する第２のアンプスイッチと、
前記中間信号線に接続される共通アンプと、
前記共通アンプを前記出力信号線に接続する共通スイッチと、
を備える。
【請求項１６】
請求項１５の半導体装置において、
前記入力部は、さらに、
前記中間信号線に電源線を接続する第２のチャージスイッチと、
前記中間信号線に接地線を接続する第２のディスチャージスイッチと、
を備える。
【請求項１７】
請求項１１の半導体装置において、さらに、
前記Ａ／Ｄ変換部の変換結果と所定値とを比較して断線を判定する判定部を備える。
【請求項１８】
請求項１７の半導体装置において、さらに、
前記所定値を格納するレジスタと、
前記レジスタに前記所定値を設定するＣＰＵと、
を備える。