(57)【要約】クラスタ又は物理ブロック等の所定の記憶単位に対応した書き込み完了フラグを記憶する書き込み完了フラグテーブル１０５を不揮発性の制御メモリ１０６に格納する。そして所定の記憶単位へのデータ書き込みが完了したことを検出し、書き込み完了フラグテーブル１０５上の対応する記憶単位のアドレスに書き込み完了フラグを書き込む。こうすればデータが正常に書き込まれたことが確認できる。主記憶メモリの書き込み単位のページに書き込みの完了を示すフラグを書き込めない場合も書き込みの信頼性を向上できる。【特許請求の範囲】
【請求項１】
第１の記憶容量のデータ領域と管理領域から成る複数の記憶容量単位で構成された記憶領域を有する不揮発性の主記憶メモリと、
前記主記憶メモリのアドレス管理情報を記憶するアドレス管理情報記憶部と、
前記主記憶メモリに対して第２の記憶容量単位毎に設けられ、データ書き込みが完了したときに立てられる書き込み完了フラグから成る書き込み完了フラグテーブルを記憶する不揮発性の制御メモリと、
ホストからデータ読み書き指示に応じて前記主記憶メモリに対してデータの読み書き制御を行うと共に、前記アドレス管理情報記憶部及び前記制御メモリの更新制御を行う制御部と、を備えた半導体メモリ装置。
【請求項２】
前記第２の記憶容量単位はクラスタサイズであり、
前記制御メモリは、ホストのファイルシステムで規定されたクラスタサイズ毎に１ビット以上の書き込み完了フラグから成る書き込み完了フラグテーブルを記録する請求項１記載の半導体メモリ装置。
【請求項３】
前記第２の記憶容量単位はセクタサイズであり、
前記制御メモリは、ホストのファイルシステムで規定されたセクタサイズ毎に１ビット以上の書き込み完了フラグから成る書き込み完了フラグテーブルを記録する請求項１記載の半導体メモリ装置。
【請求項４】
前記第２の記憶容量単位は物理ブロックサイズとし、
前記制御メモリは、前記主記憶メモリのＮ個（Ｎは１以上の整数）の物理ブロックの容量毎に１ビット以上の書き込み完了フラグから成る書き込み完了フラグテーブルを記録する請求項１記載の半導体メモリ装置。
【請求項５】
前記制御メモリは、書き込み速度が前記主記憶メモリより速い請求項１記載の半導体メモリ装置。
【請求項６】
前記制御部は、予め記憶された第２の記憶容量単位に基づき、初期化時もしくは工場出荷時に、書き込み完了フラグテーブルのメモリマップを構成する請求項１記載の半導体メモリ装置。
【請求項７】
前記制御部は、ホストから転送された第２の記憶容量単位に基づき、初期化時もしくは工場出荷時に、書き込み完了フラグテーブルのメモリマップを構成する請求項１記載の半導体メモリ装置。
【請求項８】
前記主記憶メモリは、多値型のＮＡＮＤフラッシュメモリである請求項１記載の半導体メモリ装置。
【請求項９】
前記アドレス管理情報記憶部は、前記主記憶メモリの記憶容量単位毎の状態を記憶する物理領域管理テーブルと、ホストのファイルシステムで規定されるアドレスと前記主記憶メモリの記憶容量単位のアドレスを変換するアドレス変換テーブルとを有する請求項１記載の半導体メモリ装置。
【請求項１０】
前記制御メモリは、強誘電体メモリ（ＦｅＲＡＭ）である請求項１記載の半導体メモリ装置。
【請求項１１】
前記制御メモリは、磁性記録式随時書き込み読み出しメモリ（ＭＲＡＭ）である請求項１記載の半導体メモリ装置。
【請求項１２】
前記制御メモリは、オボニックユニファイドメモリ（ＯＵＭ）である請求項１記載の半導体メモリ装置。
【請求項１３】
前記制御メモリは、レジスタンスＲＡＭ（ＲＲＡＭ）である請求項１記載の半導体メモリ装置。
【発明の詳細な説明】
【技術分野】
【０００１】  本発明は、半導体を使用したメモリ装置に関し、詳しくは主記憶用の半導体メモリとして不揮発性のメモリを用いた半導体メモリ装置に関するものである。
【背景技術】
【０００２】  半導体メモリ装置の中で、ＳＤメモリカードやコンパクトフラッシュ（登録商標）等のメモリカードは小型サイズであるので、デジタルスチルカメラ等のポータブル機器の着脱可能なメモリ装置として実用に供されている。【０００３】  実用に供されている半導体メモリ装置は、通常内部に不揮発性メモリであるフラッシュメモリと、その制御回路であるコントローラＬＳＩが内蔵されている。近年、半導体メモリ装置における大容量化のニーズの高まりに伴い、不揮発性メモリチップ自体も大容量が進みつつある。また実装技術の進歩により半導体メモリ装置に実装される不揮発性メモリのチップ数も増加し、半導体メモリ装置としてのメモリ空間として１ＧＢを超えるものが実用化されている。【０００４】  フラッシュメモリにおけるアドレス管理情報の管理方法として、大別して２通りの方法がある。第１の方法は、メモリカードのメモリ領域全体、あるいはメモリ領域全体を所定数に分割した領域毎に、その領域全体に対応するアドレス管理情報をまとめて所定ブロックに記憶させる方法である。このアドレス管理方法は集中型アドレス管理方法と呼ばれる。【０００５】  第２の方法は、物理ブロックを構成している所定ページ（セクタ）にデータを書き込む際に、管理情報、即ち当該データが有効であるかどうか等を表すステータス情報や論理アドレスをそのページが含まれる物理ブロックの冗長領域に書き込む。そして電源投入時において各物理ブロックに分散して書き込まれた管理情報を読み出して、メモリにアドレス管理テーブルを構築する方法である。この方法を分散型アドレス管理方法という。本発明は分散型アドレス管理方法を前提とするものである。【０００６】  次に分散型アドレス管理方法による半導体メモリ装置の主記憶メモリの一例について説明する。主記憶メモリとして４Ｇビット、即ち５１２Ｍバイトの容量を持つものとする。主記憶メモリ１１は図１に示すように、複数の物理ブロック、例えばＰＢ０〜ＰＢ２０４７までの２０４８の物理ブロックによって構成される。各物理ブロックのデータ容量は２５６ｋＢ（バイト）とする。この主記憶メモリは、二値のＮＡＮＤフラッシュメモリとする。【０００７】  図２は１つの物理ブロックを示した説明図である。この例では各物理ブロックはページ０〜ページ１２７までの１２８ページから構成される。各ページは、セクタ０〜セクタ３までの４セクタのデータ領域と管理領域（ＭＲ）とから構成される。１セクタは５１２Ｂの容量を有し、各ページは計２０４８Ｂのデータ領域を有する。管理領域は６４Ｂの容量を有する。管理領域内にはそのデータの有効や無効を示す状態コード、書き込み完了フラグ、誤り訂正のためのＥＣＣコード等が含まれる。ＥＣＣコードはそのデータ領域内で１乃至２ビットのエラー訂正機能を有する。この主記憶メモリは二値のＮＡＮＤフラッシュメモリであるため、ページ単位のみならす、ページ中のセクタのみ、又はセクタの一部の管理領域のみを独立して書き込むことができる。【０００８】  さて、図３は１クラスタ（１６ｋＢ）分のデータの書き込み又は書き換えを示したタイムチャートである。この例では１つの物理ブロックのページ０〜ページ７にデータを書き込む。この書���込み時間Ｔ１は例えば数ｍ秒である。そしてページ７の書き込みが完了した直後に、図２のページ７の管理領域ＭＲに書き込み完了フラグを書き込む。この書き込み時間Ｔ２は例えば２００〜３００μ秒である。又書き換えをする場合には、ページ０〜７の書き込みに加えて、他のブロックの既に書かれているデータを新しい物理ブロックにコピーする処理を行う。この書き換え時間をＴ３とする。この後に有効な各クラスタの最終ページであるページ７，１５，・・・１２７に書き込み完了フラグを書き込む（Ｔ２）。【０００９】  こうすることにより書き込み完了フラグを主記憶メモリに書き込む時間は必要となるが、電源遮断が起きた場合においても、電源遮断後の電源投入時にこの管理領域中の書き込み完了フラグが書き込まれているかどうかで、データの書き込みが成功したか失敗したかを判別することができる。書き込み完了フラグが立てられたページを含むクラスタ又はブロックについては、確実なデータが記録されたものとして取り扱うことができ、信頼性が向上する。（特許文献１参照）
【特許文献１】特開２００３−１５９２９号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】  さて最近、１つのメモリセルで２を超える論理状態をとることができるメモリセル、即ち多値のフラッシュメモリとして、多値のＮＡＮＤフラッシュメモリが注目されている。多値のフラッシュメモリは低コストで大容量化できる品種であるが、書き込み単位であるページに対して分割書き込みができない。即ちページのある領域部分にデータを書き込んだ後に、消去することなく同一ページの別の領域にデータを書き込むことができない。このような制約があるため、主記憶メモリに多値のＮＡＮＤフラッシュメモリを用いると、従来のようにデータを書き込んだ後に、書き込んだページの管理領域に書き込み完了フラグを書き込むことができない。【００１１】  書き込み完了フラグを書き込まなければ書き込み速度が速くなるが、信頼性が低下することとなり、このため電源遮断対策が困難になる。従って信頼性を確保するためには、データの書き込み先とは異なる物理領域に書き込み完了フラグ領域を設けて、そこに書き込み完了フラグを書き込む必要がある。【００１２】  しかし、別の物理領域を設けるとすると、主記憶メモリの容量として５１２ＭＢ（バイト）を使用する場合、数式（１）により３２ｋ個の書き込み完了フラグを書き込める領域を確保する必要がある。
５１２ＭＢ÷１６ｋＢ＝３２ｋ個・・・（１）
しかし、書き込み単位であるページの分割書き込みができないので、書き込み完了フラグを１ビットとしても、その１ビット用に１ページ（２ｋＢ）分の容量を確保する必要がある。従って、数式（２）により書き込み完了フラグ用に充てる物理ブロックの容量は６４ＭＢとなる。
３２ｋ個×２ｋＢ＝６４ＭＢ・・・（２）
そのため主記憶メモリにおいてデータを記憶させるための使用可能領域が大幅に減ってしまうという問題が生じる。【００１３】  本発明は、不揮発性メモリを主記憶メモリとし、分散型の管理方法を用いる半導体メモリ装置において、信頼性を高く保ちつつ高速に書き込みができるようにすることを解決すべき課題とする。
【課題を解決するための手段】
【００１４】  本発明による半導体メモリ装置は、第１の記憶容量のデータ領域とデータ管理領域から成る複数の記憶容量単位で構成された記憶領域を有する不揮発性の主記憶メモリと、前記主記憶メモリのアドレス管理情報を記憶するアドレス管理情報記憶部と、前記主記憶メモリに対して第２の記憶容量単位毎に設けられ、データ書き込みが完了したときに立てられる書き込み完了フラグから成る書き込み完了フラグテーブルを記憶する不揮発性の制御メモリと、ホストからデータ読み書き指示に応じて前記主記憶メモリに対してデータの読み書き制御を行うと共に、前記アドレス管理情報記憶部及び前記制御メモリの更新制御を行う制御部と、を備えたものである。【００１５】  ここで前記第２の記憶容量単位はクラスタサイズであり、前記制御メモリは、ホストのファイルシステムで規定されたクラスタサイズ毎に１ビット以上の書き込み完了フラグから成る書き込み完了フラグテーブルを記録するようにしてもよい。【００１６】  ここで前記第２の記憶容量単位はセクタサイズであり、前記制御メモリは、ホストのファイルシステムで規定されたセクタサイズ毎に１ビット以上の書き込み完了フラグから成る書き込み完了フラグテーブルを記録するようにしてもよい。【００１７】  前記第２の記憶容量単位は物理ブロックサイズとし、前記制御メモリは、前記主記憶メモリのＮ個（Ｎは１以上の整数）の物理ブロックの容量毎に１ビット以上の書き込み完了フラグから成る書き込み完了フラグテーブルを記録するようにしてもよい。【００１８】  前記制御メモリは、書き込み速度が前記主記憶メモリより速いものとしてもよい。【００１９】  前記制御部は、予め記憶された第２の記憶容量単位に基づき、初期化時もしくは工場出荷時に、書き込み完了フラグテーブルのメモリマップを構成するようにしてもよい。【００２０】  前記制御部は、ホストから転送された第２の記憶容量単位に基づき、初期化時もしくは工場出荷時に、書き込み完了フラグテーブルのメモリマップを構成するようにしてもよい。【００２１】  前記主記憶メモリは、多値型のＮＡＮＤフラッシュメモリとしてもよい。【００２２】  前記アドレス管理情報記憶部は、前記主記憶メモリの記憶容量単位毎の状態を記憶する物理領域管理テーブルと、ホストのファイルシステムで規定されるアドレスと前記主記憶メモリの記憶容量単位のアドレスを変換するアドレス変換テーブルとを有するようにしてもよい。【００２３】  ここで前記制御メモリは、強誘電体メモリ（ＦｅＲＡＭ）、磁性記録式随時書き込み読み出しメモリ（ＭＲＡＭ）、オボニックユニファイドメモリ（ＯＵＭ）、レジスタンスＲＡＭ（ＲＲＡＭ）としてもよい。
【発明の効果】
【００２４】  本発明では主記憶メモリへのデータの書き込みに対応して、制御メモリに書き込み完了フラグを書き込むようにした。そのため主記憶メモリへのデータ書き込み中に電源遮断が起きても、その直後の電源投入時に制御メモリの対応する書き込み完了フラグの有無を調べることにより、電源遮断前にデータが正しく書き込めたかどうかを判断することができる。また制御メモリは、１バイト単位以下での書き込み速度が主記憶メモリより速い書き込み速度のメモリを用いることにより、従来の半導体メモリ装置よりも高速な書き込み処理が実現できる。
【図面の簡単な説明】
【００２５】
【図１】図１は従来の半導体メモリ装置の主記憶メモリの構成を示す図である。
【図２】図２は従来の主記憶メモリの物理ブロックの構成を示す図である。
【図３】図３は従来の１クラスタ分の書き込み及び書き換えを示したタイムチャートである。
【図４】図４は本発明の実施の形態における半導体メモリ装置の全体構成図である。
【図５】図５は本実施の形態における物理ブロックの説明図である。
【図６】図６は本実施の形態における論理アドレスフォーマットの説明図である。
【図７】図７は本実施の形態における書き込み完了フラグテーブルの説明図である。
【図８】図８は本実施の形態におけるアドレス変換テーブルの説明図である。
【図９】図９は本実施の形態における物理管理領域テーブルの説明図である。
【図１０】図１０は本実施の形態における１クラスタ分の書き込み又は書き換えを示したタイムチャートである。
【図１１】図１１は本実施の形態における１クラスタの分書き換え動作を示した説明図である。
【図１２】図１２は他の実施の形態における書き込み完了フラグテーブルの説明図である。
【符号の説明】
【００２６】  １００  ホスト
１０２  制御部
１０３  ＲＡＭ
１０４  ＲＯＭ
１０５  書き込み完了フラグテーブル
１０６  制御メモリ
１０７  メモリアクセス部
１０８  アドレス変換テーブル
１０９  物理領域管理テーブル
１１０  アドレス管理情報記憶部
１１１  メモリコントローラ
１１２  主記憶メモリ
【発明を実施するための最良の形態】
【００２７】  本発明の実施の形態による半導体メモリ装置について、図面を参照しつつ説明する。図４は、本実施の形態における半導体メモリ装置の全体構成図である。半導体メモリ装置はメモリコントローラ１１１及び主記憶用の不揮発性メモリ（以下、単に主記憶メモリという）１１２により構成される。ホスト１００は、メモリコントローラ１１１を介して主記憶メモリ１１２にユーザデータ（以下、データという）の読み書き命令及び読み書きアドレスとデータとを転送するアクセス装置である。メモリコントローラ１１１は、ホストＩ／Ｆ１０１、制御部１０２、ＲＡＭ１０３、ＲＯＭ１０４、制御用不揮発性メモリ（以下、単に制御メモリという）１０６、メモリアクセス部１０７、アドレス管理情報記憶部１１０を含んで構成される。【００２８】  次に主記憶メモリ１１２について説明する。この実施の形態においては、主記憶メモリ１１２は４Ｇビット、即ち５１２Ｍバイトの容量を持つ。主記憶メモリ１１２は図１に示すように、複数の物理ブロック、例えばＰＢ０〜ＰＢ２０４７までの２０４８の物理ブロックによって構成される。各物理ブロックのデータ容量は２５６ｋＢ（バイト）とする。この主記憶メモリ１１２は、多値のＮＡＮＤフラッシュメモリとする。【００２９】  図５は本実施の形態における物理ブロックを示した説明図である。各物理ブロックはページ０〜ページ１２７までの１２８ページから構成される。各ページは、セクタ０〜セクタ３までの４セクタのデータ領域と管理領域（ＭＲ）とから構成される。１セクタは５１２Ｂの容量を有し、各ページは２０４８Ｂの容量のデータ領域を有する。ここでは１ページ分のデータ容量単位を第１の容量単位とし、その容量単位に対応して管理領域を有する。管理領域は６４Ｂの容量を有する。管理領域内にはそのデータの有効や無効を示す状態コード、誤り訂正のためのＥＣＣコードが含まれるが、書き込み完了フラグは含まれていない。この主記憶メモリ１１２は多値のＮＡＮＤフラッシュメモリであるため、ページ単位でのみ書き込みが可能であり、ページ中のセクタのみ、又はセクタの一部の管理領域のみを独立して書き込むことができない。【００３０】  図６は本実施の形態における論理アドレスフォーマットを示した説明図である。図６において下位ビットから順に、セクタナンバー、ページナンバー、論理ブロックナンバー（ＬＢＮ）であり、論理ブロックナンバーに対応する１１ビット分がアドレス変換の対象、即ちアドレス変換テーブル１０８のアドレスに相当する。なおホスト１００のファイルシステムで規定されるセクタサイズを５１２Ｂ、クラスタサイズを１６ｋＢとすると、クラスタナンバーのＬＳＢは論理アドレスフォーマットのビットｂ５に対応する。【００３１】  制御部１０２はメモリコントローラ１１１内の全体制御、ホスト１００からのデータ読み書き指示に応じてメモリアクセス部１０７に対しデータの読み書き制御を行うと共に、アドレス管理情報記憶部１１０と制御メモリ１０６の更新制御を行うものであり、ＣＰＵを含んで構成される。ＲＡＭ１０３は制御部１０２のワーク用のＲＡＭである。ＲＯＭ１０４は制御部１０２が実行するプログラムを格納したＲＯＭである。制御メモリ１０６��書き込み完了フラグテーブル１０５を記憶する不揮発性メモリである。制御メモリ１０６は、１ビット単位又は１バイト単位以下での書き込み速度が主記憶メモリ１１２より速いものであることが好ましい。制御メモリ１０６は、例えば強誘電体メモリ（ＦｅＲＡＭ）、磁気記録式随時書込読出メモリ（ＭＲＡＭ）、オボニックユニファイドメモリ（ＯＵＭ）、又はレジスタンスＲＡＭ（ＲＲＡＭ）を用いることができる。ここでは制御メモリ１０６としてＦｅＲＡＭを使用する。一般のフラッシュメモリと比較してＦｅＲＡＭは、オーバーライトが可能、即ち書換時に消去等が不要であり、少容量、例えば１ビット又は１バイト単位での書き込み速度が速いという利点がある。【００３２】  制御メモリ１０６の書き込み完了フラグテーブル１０５は、ホスト１００が転送したデータを主記憶メモリ１１２に書き込んだ直後に、対応する論理アドレスに書き込み完了フラグを書き込むためのテーブルである。【００３３】  図７は本実施の形態における書き込み完了フラグテーブル１０５を示す説明図である。書き込み完了フラグは第２の記憶容量単位毎に立てられ、その単位への書き込みを示すものであり、図７は第２の記憶容量単位、ここでは１クラスタ（１６ｋＢ）、即ち８ページ毎にフラグを書き込む場合を示す。即ち書き込み完了フラグがクラスタ単位で記録されているので、１つの論理ブロックに対応する書き込み完了フラグは２バイト分ある。この場合、書き込み完了フラグテーブル１０５、即ち制御メモリ１０６は４ｋＢの容量である。３２ｋクラスタ分の書き込み完了フラグ（１ビット）はバイト０のｂ０から順番にクラスタ順に配列させる。そして対応するクラスタのデータが主記憶メモリ１１２に書き込まれた直後に、対応するビットに値「１」を書き込むものとする。【００３４】  次にメモリコントローラ１１１内のメモリアクセス部１０７は、主記憶メモリ１１２の読み書き及び消去制御を行うアクセス部である。【００３５】  次にアドレス管理情報記憶部１１０は、アドレス変換テーブル１０８と物理領域管理テーブル１０９を一時記憶するメモリである。このメモリはＲＡＭ等の揮発性メモリでも不揮発性メモリでも良い。【００３６】  図８は本実施の形態におけるアドレス変換テーブル１０８の説明図である。アドレス変換テーブル１０８はホスト１００が転送した論理アドレスを、主記憶メモリ１１２内の物理アドレスに変換するテーブルである。図８において、そのアドレスはホスト１００が指定した論理アドレスの論理ブロックナンバー（ＬＢＮ）に対応し、アドレス変換テーブル１０８内には当該アドレスに対する物理ブロックナンバー（ＰＢＮ）が記憶されている。【００３７】  図９は本実施の形態における物理管理領域テーブル１０９の説明図である。物理領域管理テーブル１０９は主記憶メモリ１１２内の物理領域、例えば消去単位である物理ブロックの状態を記憶するテーブルである。物理ブロックの状態とは、例えば有効データが書き込まれているどうか等を示すものである。図９において物理領域管理テーブル１０９のアドレスは、主記憶メモリ１１２の各物理ブロックナンバーＰＳＮに対応し、各物理ブロックの状態を記憶する。２進数で値「００」は有効なデータ��記憶されている有効ブロックを示す。値「１１」は消去済みブロック又はデータが書き込まれているが不要である無効ブロックを示す。値「１０」はメモリセル上のソリッドエラー等により使用できなくなった不良ブロックを示す。【００３８】  まず、本半導体メモリ装置の出荷直後における主記憶メモリ１１２や各種テーブルの内容について説明する。なお簡単のため、主記憶メモリ１１２内のシステム領域については説明を省略し、通常領域、即ちユーザがデータを読み書きする領域についてのみ説明する。制御部１０２は、ＲＯＭ１０４や主記憶メモリ１１２等に予め記憶された所定の記憶容量単位に基づき、初期化時もしくは工場出荷時に、書き込み完了フラグテーブルのメモリマップを構成する。この場合はクラスタ単位に図７に示すように書き込み完了フラグテーブル１０５のメモリマップを構成する。初期化時若しくは工場出荷時には、書き込み完了フラグテーブル１０５は全ビット、値「０」となっている。【００３９】  また主記憶メモリ１１２の良ブロックは全て消去された状態となっている。物理領域管理テーブル１０９の良ブロックは無効ブロック状態、２進数で「１１」となり、初期不良ブロックは不良ブロック、２進数で「１０」となっている。アドレス変換テーブル１０８は全ビット、値「０」となっている。因みにどんな値をとっても差し支えない。【００４０】  この半導体メモリ装置の動作について説明する。この実施の形態による半導体メモリ装置は、分散型のアドレス管理方法をとるため、電源投入時には主記憶メモリ１１２の各物理ブロックの管理領域に保持されている管理情報を読み出す。そしてアドレス管理情報記憶部１１０に２つのテーブル１０８，１０９を構成する。【００４１】  次に、１クラスタの書き込み毎に書き込み完了フラグを記憶する場合について説明する。ホスト１００からの読み書き等のコマンド受付状態に入った後、ホスト１００から任意の論理アドレスへの書き込み指示がなされる。なお通常ホスト１００はクラスタ単位で書き込む場合が多いので、以降クラスタ単位での書き込みについて説明する。【００４２】  図１０（Ａ）は本実施の形態における１クラスタ分の書き込みを示したタイムチャートである。ホスト１００はメモリコントローラ１１１に任意のクラスタの書き込み指示及び対応する論理アドレスを転送する。ホスト１００から任意のクラスタの書き込み命令が転送されると、そのクラスタが含まれる論理ブロックに対応する２バイト分の書き込み完了フラグのビットをリセットし、値「０」とする。制御部１０２は物理領域管理テーブル１０９の０番地側から降順に無効ブロックをサーチし、最初に見つかった無効ブロックを書き込み対象ブロックとし、主記憶メモリ１１２のその物理ブロックを消去した後に送られてきたデータを書き込む。この書き込み時間Ｔ１１は数ｍｓである。【００４３】  図１０において主記憶メモリ１１２からフィードバックされるビジー信号（Ｒ／Ｂ信号）の立ち上がりに基づき、一連の書き込み動作が完了した時刻ｔ１の直後の時刻ｔ２に、制御部１０２は書き込み完了フラグテーブル１０５の対応するビットに値「１」を書き込む。制御メモリ１０６にＦｅＲＡＭを用いているので、この書き込み時��Ｔ１２は１００ｎｓ程度である。【００４４】  一方書き込み対象となるクラスタを含む論理ブロックナンバーに対応する物理ブロックが有効ブロックとなっていれば、その論理ブロックの他のページにデータが既に書き込まれていると判断する。図１１は１クラスタ分の書き換えを示した説明図である。図１１において、物理ブロックＰＢｉはページ０〜ページ１２７に全てデータが書き込まれている物理ブロックとする。この物理ブロックＰＢｉの１クラスタ分、ページ０〜７を書き換える場合について説明する。物理ブロックＰＢｊは書き換えのために用意された新たな物理ブロックであり、無効なデータが書き込まれている物理ブロックとする。この場合には書き込む対象となる物理ブロックＰＢｊのページ０〜７に１クラスタ分の新たなデータを書き込む。続いて既存の物理ブロックＰＢｉのページ８〜１２７までの１２０ページ分を物理ブロックＰＢｊにコピーする。このとき書き込み完了フラグは、残りのページのコピーが必要か否かを制御部１０２が判断するために用いられる。【００４５】  図１０（Ｂ）においてＴ２１は主記憶メモリ１１２のページ０〜７への書き込み時間であり、これは例えば数ｍ秒である。そしてこの終了後にページ８〜１２７までの１２０ページ分のコピーを行う。この書き込み時間Ｔ２２は例えば数十ｍ秒である。制御部１０２は主記憶メモリ１１２からフィードバックされるビジー信号（Ｒ／Ｂ）の立上りに基づき、一連の書き込み動作が終了した時刻ｔ３の直後の時刻ｔ４に書き込み完了フラグを書き込み完了フラグテーブル１０５に書き込む。この書き込み時間Ｔ２３は１００ｎｓ程度である。このフラグの書き込みは１２７ページ分の全ての物理ブロックに書き込みがなされているため、各クラスタに相当するビットに１を立てて書き込み完了フラグとする。【００４６】  以上のように書き込み完了フラグテーブル１０５を不揮発性メモリ上に、クラスタに対応したビット配列にマッピングし、一連の書き込み動作が完了した後に書き込み完了フラグを書き込み完了フラグテーブル１０５に書き込むようにした。このため、データの書き込み中において電源遮断等が発生しても、電源遮断後の初期化時に制御部１０２が書き込み完了フラグテーブル１０５の内容を調べることにより、正常にデータが書かれたかどうかを判別することができる。【００４７】  次に電源投入時に書き込み完了フラグを用いて書き込みの信頼性を確認する処理について説明する。まず制御部１０２は物理領域管理テーブル１０９を検索し、有効な物理ブロックを調べる。そしてアドレス変換テーブル１０９より有効な物理ブロックアドレスに対応する有効な論理ブロックアドレスを検索する。次いで有効な論理ブロックに対応する書き込み完了フラグテーブル１０５を調べる。このとき書き込み完了フラグがクラスタ単位で記録されているので、１つの論理ブロックに対応する書き込み完了フラグは２バイト分ある。そこで上位のバイト（バイト０）から２バイトづつ論理ブロックアドレス０，１，２・・・の順に書き込み完了フラグテーブル１０５を検索する。そして有効な論理ブロックアドレスに対応する書き込み完了フラグテーブルの２バイトの組が全て「０」の場合には、その論理ブロックはデータが書き込まれている最中に電源遮断が生じて正しくデータが書き込まれていない可能性があると判断する。この場合はその論理ブロックは無効な論理ブロックとする。即ちアドレス変換テーブル１０８に基づいて対応する物理ブロックアドレスを調べ、物理領域管理テーブル１０９の物理ブロックの状態を無効状態とする。【００４８】  こうすれば書き込み単位であるページに分割書き込みできない不揮発性メモリを主記憶メモリ１１２として使用した場合においても、データとしての使用可能領域を大幅に削減することなく、簡単な回路構成で信頼性の高い半導体メモリ装置を提供できる。【００４９】  また書き込み完了フラグテーブル１０５を、ＦｅＲＡＭのような少容量（少なくとも１ビット〜１バイト）での書き込み速度が速い不揮発性メモリに備えることとすれば、書き込み完了フラグの書き込み時間を短縮でき、全体の書き込み速度を向上させることができる。【００５０】  なお、本実施の形態においては、書き込み完了フラグを記録する第２の記憶容量単位は図７に示すようにクラスタ単位としたが、図１２に示すように物理ブロック（２５６ｋＢ）単位とし、この単位で書き込み完了フラグを書き込むようにしてもよい。また第２の記憶容量単位をセクタ単位やページ単位としてこの単位で書き込み完了フラグを書き込むようにしてもよい。【００５１】  また本実施の形態では、不揮発性の主記憶メモリ１１２として、多値のＮＡＮＤフラッシュメモリを用いているが、主記憶メモリとして二値型のＮＡＮＤフラッシュメモリやＡＧＡＮＤ型フラッシュメモリを用いてもよい。又フラッシュメモリ以外の不揮発性メモリを用いてもよい。また主記憶メモリ１１２は、複数の不揮発性メモリチップを内蔵してもよい。【００５２】  本実施の形態では、予め記憶された記憶容量単位に基づき初期化時もしくは工場出荷時に書き込み完了フラグテーブルのメモリマップを構成している。これに代えて、所定の記憶容量単位の値をホストが転送し、書き込み完了フラグテーブルの構成を決定するようにしてもよい。
【産業上の利用可能性】
【００５３】  本発明にかかる半導体メモリ装置は、特に大容量の不揮発性メモリを主記憶メモリとして用いたメモリ装置において、簡単な回路で高信頼性と高速処理化を図ることができる。このため、半導体メモリ装置を使用した機器、例えば静止画記録再生装置や動画記録再生装置、あるいは携帯電話等の種々の機器において有益である。
【図１】
2005083573.tif 000002
【図２】
2005083573.tif 000003
【図３】
2005083573.tif 000004
【図４】
2005083573.tif 000005
【図５】
2005083573.tif 000006
【図６】
2005083573.tif 000007
【図７】
2005083573.tif 000008
【図８】
2005083573.tif 000009
【図９】
2005083573.tif 000010
【図１０】
2005083573.tif 000011
【図１１】
2005083573.tif 000012
【図１２】
2005083573.tif 000013
【手続補正書】
【提出日】平成17年6月3日(2005.6.3)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【書類名】請求の範囲
【請求項１】第１の記憶容量のデータ領域と管理領域から成る複数の記憶容量単位で構成された記憶領域を有する不揮発性の主記憶メモリと、
前記主記憶メモリのアドレス管理情報を記憶するアドレス管理情報記憶部と、
前記第１の記憶容量より小さい第２の記憶容量単位毎に設けられ、対応する前記主記憶メモリに対してデータの書き込みが完了したときに立てられる書き込み完了フラグから成る書き込み完了フラグテーブルを記憶する不揮発性の制御メモリと、
ホストからデータ読み書き指示に応じて前記主記憶メモリに対してデータの読み書き制御を行うと共に、前記アドレス管理情報記憶部及び前記制御メモリの更新制御を行う制御部と、を備えた半導体メモリ装置。
【請求項２】前記第２の記憶容量単位はクラスタサイズであり、
前記制御メモリは、ホストのファイルシステムで規定されたクラスタサイズ毎に１ビット以上の書き込み完了フラグから成る書き込み完了フラグテーブルを記録する請求項１記載の半導体メモリ装置。
【請求項３】前記第２の記憶容量単位はセクタサイズであり、
前記制御メモリは、ホストのファイルシステムで規定されたセクタサイズ毎に１ビット以上の書き込み完了フラグから成る書き込み完了フラグテーブルを記録する請求項１記載の半導体メモリ装置。
【請求項４】（削除）
【請求項５】前記制御メモリは、書き込み速度が前記主記憶メモリより速い請求項１記載の半導体メモリ装置。
【請求項６】前記制御部は、予め記憶された第２の記憶容量単位に基づき、初期化時もしくは工場出荷時に、書き込み完了フラグテーブルのメモリマップを構成する請求項１記載の半導体メモリ装置。
【請求項７】前記制御部は、ホストから転送された第２の記憶容量単位に基づき、初期化時もしくは工場出荷時に、書き込み完了フラグテーブルのメモリマップを構成する請求項１記載の半導体メモリ装置。
【請求項８】前記主記憶メモリは、多値型のＮＡＮＤフラッシュメモリである請求項１記載の半導体メモリ装置。
【請求項９】前記アドレス管理情報記憶部は、前記主記憶メモリの記憶容量単位毎の状態を記憶する物理領域管理テーブルと、ホストのファイルシステムで規定されるアドレスと前記主記憶メモリの記憶容量単位のアドレスを変換するアドレス変換テーブルとを有する請求項１記載の半導体メモリ装置。
【請求項１０】前記制御メモリは、強誘電体メモリ（ＦｅＲＡＭ）である請求項１記載の半導体メモリ装置。
【請求項１１】前記制御メモリは、磁性記録式随時書き込み読み出しメモリ（ＭＲＡＭ）である請求項１記載の半導体メモリ装置。
【請求項１２】前記制御メモリは、オボニックユニファイドメモリ（ＯＵＭ）である請求項１記載の半導体メモリ装置。
【請求項１３】前記制御メモリは、レジスタンスＲＡＭ（ＲＲＡＭ）である請求項１記載の半導体メモリ装置。
【国際調査報告】
2005083573.tif 000014
2005083573.tif 000015