(57)【要約】【課題】画素駆動回路、その駆動方法及びトランジスタのレイアウト構造を提供する。【解決手段】画素駆動回路は、蓄積コンデンサと、第１スイッチングトランジスタと、第２スイッチングトランジスタと、第３スイッチングトランジスタと、第４スイッチングトランジスタと、第５スイッチングトランジスタと、第６スイッチングトランジスタと、第７スイッチングトランジスタと、第１駆動トランジスタと、第２駆動トランジスタと、有機発光ダイオードとを含む。トランジスタのレイアウト構造は、回路ノードと、回路ノードに接続され第１の活性層、第２の活性層及び第３の活性層活性層を有する活性層と、第１の活性層に接続された第１のソースと、第２の活性層に接続されたドレインと、第３の活性層に接続された第２のソースと、第１の活性層、第２の活性層及び第３の活性層にそれぞれ対応する第１のゲートと、第２のゲートと、第３のゲートと、を含み、第１のゲートと、第２のゲートと、第３のゲートからなるゲートパターンは、回路ノード及び活性層の上方に位置する。【選択図】図１
2020507799.tif 000002
【特許請求の範囲】
【請求項１】
第１電圧源に接続された第１端と、第２端とを有する蓄積コンデンサと、
蓄積コンデンサの第２端に接続された第１端と、基準電圧を受信するための第２端と、第１制御信号を受信するための制御端とを有する第１スイッチングトランジスタと、
データ信号を受信するための第１端と、第２端と、第２制御信号を受信するための制御端とを有する第２スイッチングトランジスタと、
第１端と、第１スイッチングトランジスタの第１端に接続された第２端と、第２制御信号を受信するための制御端とを有する第３スイッチングトランジスタと、
第２スイッチングトランジスタの第２端に接続された第１端と、第２端と、蓄積コンデンサの第２端に接続された制御端とを有する第４スイッチングトランジスタと、
有機発光ダイオードのアノード端に接続された第１端と、基準電圧を受信するための第２端と、第３制御信号を受信するための制御端とを有する第５スイッチングトランジスタと、
第１電圧源に接続された第１端と、第２端と、駆動信号を受信するための制御端とを有する第６スイッチングトランジスタと、
第６スイッチングトランジスタの第２端に接続された第１端と、第４スイッチングトランジスタの第２端に接続された第２端と、蓄積コンデンサの第２端に接続された制御端とを有する第１駆動トランジスタと、
第４スイッチングトランジスタの第２端に接続された第１端と、第３スイッチングトランジスタの第１端に接続された第２端と、蓄積コンデンサの第２端に接続された制御端とを有する第２駆動トランジスタと、
第２駆動トランジスタの第２端に接続された第１端と、有機発光ダイオードのアノード端に接続された第２端と、駆動信号を受信するための制御端とを有する第７スイッチングトランジスタと、
アノード端と、第２電圧源に接続されたカソード端とを有する有機発光ダイオードと、を含むことを特徴とする画素駆動回路。
【請求項２】
前記第１駆動トランジスタの幅と長さの比Ｗ１／Ｌ１、前記第２駆動トランジスタの幅と長さの比Ｗ２／Ｌ２、及び前記第４スイッチングトランジスタの幅と長さの比Ｗ３／Ｌ３は、
Ｗ１は前記第１駆動トランジスタの幅を指し、Ｌ１は前記第１駆動トランジスタの長さを指し、Ｗ２は前記第２駆動トランジスタの幅を指し、Ｌ２は前記第２駆動トランジスタの長さを指し、Ｗ３は前記第４スイッチングトランジスタの幅を指し、Ｌ３は前記第４スイッチングトランジスタの長さを指す関係を満たすことを特徴とする請求項１に記載の画素駆動回路。
Ｗ１＝Ｗ２＝Ｗ３、Ｌ１／Ｌ２＝１、Ｌ３＜Ｌ２、或いは、
Ｗ１＝Ｗ２＝Ｗ３、Ｌ１／Ｌ２＞１、Ｌ３＜Ｌ２、或いは、
Ｗ１＝Ｗ２＝Ｗ３、Ｌ１／Ｌ２＜１、Ｌ３＜Ｌ２、或いは、
Ｗ１＝Ｗ２＜Ｗ３、Ｌ１／Ｌ２＝１又はＬ１／Ｌ２＞１又はＬ１／Ｌ２＜１、Ｌ３＜Ｌ２、或いは、
Ｗ１＝Ｗ２＞Ｗ３、Ｌ１／Ｌ２＝１又はＬ１／Ｌ２＞１又はＬ１／Ｌ２＜１、Ｌ３＜Ｌ２
【請求項３】
前記基準電圧と前記第２電圧源によって供給される電圧の電位が等しいかまたは前記基準電圧は独立した電圧源であることを特徴とする請求項１に記載の画素駆動回路。
【請求項４】
第１スイッチングトランジスタの制御端が第１制御信号を受信してオンし、第４スイッチングトランジスタ、第１駆動トランジスタ及び第２駆動トランジスタの制御端を基準電圧に初期化する第１のステップと、
第２スイッチングトランジスタ及び第３スイッチングトランジスタの制御端が第２制御信号を受信してオンし、データ信号Ｖｄａｔａを蓄積コンデンサの第２端に供給する第２のステップと、
第５スイッチングトランジスタの制御端が第３制御信号を受信してオンし、有機発光ダイオードのアノード端を基準電圧に逆に初期化する第３のステップと、
第６スイッチングトランジスタ及び第７スイッチングトランジスタの制御端が駆動信号を受信してオンし、前記有機発光ダイオードが発光を開始する第４のステップと、を含むことを特徴とする画素駆動回路の駆動方法。
【請求項５】
前記第２のステップにおいて、前記第４スイッチングトランジスタ、前記第１駆動トランジスタ及び前記第２駆動トランジスタの制御端の電圧は、
2020507799.tif 000011
に達し、Ｖｔｈ２が前記第２駆動トランジスタの閾値電圧であることを特徴とする請求項４に記載の画素駆動回路の駆動方法。
【請求項６】
前記第４のステップにおいて、前記有機発光ダイオードに流れる電流は、
2020507799.tif 000012
であり、Ｕが前記第１駆動トランジスタ及び前記第２駆動トランジスタの移動度であり、Ｃｏｘが前記第１駆動トランジスタ及び前記第２駆動トランジスタのゲート絶縁層の単位面積当たりの容量であることを特徴とする請求項６に記載の画素駆動回路の駆動方法。
【請求項７】
請求項１〜５のいずれか１項に記載の画素駆動回路を含むことを特徴とするアレイ基板。
【請求項８】
請求項９に記載のアレイ基板を含むことを特徴とする表示装置。
【請求項９】
回路ノードと、
前記回路ノードに接続され、第１の活性層と、第２の活性層と、第３の活性層とを有する活性層と、
前記第１の活性層に接続された第１のソースと、
前記第２の活性層に接続されたドレインと、
前記第３の活性層に接続された第２のソースと、
前記第１の活性層、前記第２の活性層及び前記第３の活性層にそれぞれ対応する第１のゲートと、第２のゲートと、第３のゲートと、を含み、
前記第１のゲートと、前記第２のゲートと、前記第３のゲートからなるゲートパターンは、前記回路ノード及び前記活性層の上方に位置することを特徴とするトランジスタのレイアウト構造。
【請求項１０】
前記第１の活性層と前記第３の活性層は逆Ｕ型構造を構成し、前記第２の活性層は逆Ｌ型構造を構成し、或いは、
前記第１の活性層と前記第２の活性層は
2020507799.tif 000013
型構造を構成し、前記第３の活性層は逆Ｌ型構造を構成し、或いは、
前記第１の活性層と前記第２の活性層はｎ型構造を構成し、前記第３の活性層は逆Ｌ型構造を構成し、或いは、
前記第１のゲート、前記第２のゲート及び前記第３のゲートからなるゲートパターンは、方形又は多角形であることを特徴とする請求項９に記載のトランジスタのレイアウト構造。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示技術の分野に関し、特に、画素駆動回路、その駆動方法及びトランジスタのレイアウト構造に関する。
【背景技術】
【０００２】
アクティブマトリックス有機ＥＬ（Ａｃｔｉｖｅ  Ｍａｔｒｉｘ  Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ，ＡＭＯＬＥＤ）ディスプレイは、ディスプレイの研究分野におけるホットスポットの１つである。液晶ディスプレイと比較して、有機発光ダイオード（Ｏｒｇａｎｉｃ  Ｌｉｇｈｔ  Ｅｍｉｔｔｉｎｇ  Ｄｉｏｄｅ，ＯＬＥＤ）は、低消費電力、低製造コスト、自発光、広視野角及び高速応答性等の利点を有する。
【０００３】
ＡＭＯＬＥＤディスプレイ製品の場合、画素の明るさは、有機発光ダイオードに流れる電流の大きさによって決定され、電流の大きさは、画素駆動回路の駆動用薄膜トランジスタによって制御される。ディスプレイの輝度が同じ場合、ディスプレイの画素密度（Ｐｉｘｅｌｓ  Ｐｅｒ  Ｉｎｃｈ，ＰＰＩ）が増加するにつれて、各画素に必要な電流が小さくなるため、画素駆動回路における駆動用薄膜トランジスタのチャネルの幅と長さの比（Ｗ／Ｌ）を小さくする必要がある。駆動用薄膜トランジスタのチャネルの幅が製造工程によって制限されるため、通常、チャネルの長さを増加させることにより、駆動用薄膜トランジスタのチャネルの幅／長さ比（Ｗ／Ｌ）を小さくして、有機発光ダイオードの電流を減少させる。しかしながら、高ＰＰＩ、高解像度及び高リフレッシュレートがＡＭＯＬＥＤディスプレイ製品の開発動向であるが、高解像度及び高リフレッシュレートは、各画素行の充電時間を短縮するため、画素駆動用薄膜トランジスタのゲートの充電率に影響を与える。したがって、充電率を高めるためには、薄膜トランジスタのチャネルの幅と長さとの比をより大きくする必要がある。
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ＡＭＯＬＥＤディスプレイ技術の発展につれて、画素駆動用薄膜トランジスタのチャネルの幅と長さの比は、有機発光ダイオードの電流を減少させること、画素駆動用薄膜トランジスタのゲートの充電率を増加させること、という２つの要求を両立することが困難である。
【０００５】
また、ＡＭＯＬＥＤディスプレイ製品では、画素駆動回路内の駆動用薄膜トランジスタの数が多く、レイアウト設計において占有面積又は占有スペースが大きいため、高画素密度（Ｐｉｘｅｌｓ  Ｐｅｒ  Ｉｎｃｈ、ＰＰＩ）の製品設計に影響を及ぼす。
【０００６】
本発明の１つの目的は、従来の画素駆動用薄膜トランジスタのチャネルの幅と長さの比により有機発光ダイオードの電流の減少と、画素駆動用薄膜トランジスタのゲートの充電率の増加の２つの要求を両立することが困難であるという問題を解決するための画素駆動回路及びその駆動方法を提供することにある。
【０００７】
本発明の他の目的は、従来の画素駆動回路内の駆動用薄膜トランジスタの数が多く、レイアウト設計において占有面積又は占有スペースが大きく、高画素密度の製品設計に影響を及ぼすという問題を解決するためのトランジスタのレイアウト構造を提供することにある。
【課題を解決するための手段】
【０００８】
本発明に係る画素駆動回路は、第１電圧源に接続された第１端、及び第２端を有する蓄積コンデンサと、蓄積コンデンサの第２端に接続された第１端、基準電圧を受信するための第２端、及び第１制御信号を受信するための制御端を有する第１スイッチングトランジスタと、データ信号を受信するための第１端、第２端、及び第２制御信号を受信するための制御端を有する第２スイッチングトランジスタと、第１端、第１スイッチングトランジスタの第１端に接続された第２端、及び第２制御信号を受信するための制御端を有する第３スイッチングトランジスタと、第２スイッチングトランジスタの第２端に接続された第１端、第２端、及び蓄積コンデンサの第２端に接続された制御端を有する第４スイッチングトランジスタと、有機発光ダイオードのアノード端に接続された第１端、基準電圧を受信するための第２端、及び第３制御信号を受信するための制御端を有する第５スイッチングトランジスタと、第１電圧源に接続された第１端、第２端、及び駆動信号を受信するための制御端を有する第６スイッチングトランジスタと、第６スイッチングトランジスタの第２端に接続された第１端、第４スイッチングトランジスタの第２端に接続された第２端、及び蓄積コンデンサの第２端に接続された制御端を有する第１駆動トランジスタと、第４スイッチングトランジスタの第２端に接続された第１端、第３スイッチングトランジスタの第１端に接続された第２端、及び蓄積コンデンサの第２端に接続された制御端を有する第２駆動トランジスタと、第２駆動トランジスタの第２端に接続された第１端、有機発光ダイオードのアノード端に接続された第２端、及び駆動信号を受信するための制御端を有する第７スイッチングトランジスタと、アノード端及び第２電圧源に接続されたカソード端を有する有機発光ダイオードと、を含む。
【０００９】
一実施形態において、前記第１駆動トランジスタの幅と長さの比Ｗ１／Ｌ１、前記第２駆動トランジスタの幅と長さの比Ｗ２／Ｌ２、及び前記第４スイッチングトランジスタの幅と長さの比Ｗ３／Ｌ３は、以下の関係を満たす。
Ｗ１＝Ｗ２＝Ｗ３、Ｌ１／Ｌ２＝１、Ｌ３＜Ｌ２、或いは、
Ｗ１＝Ｗ２＝Ｗ３、Ｌ１／Ｌ２＞１、Ｌ３＜Ｌ２、或いは、
Ｗ１＝Ｗ２＝Ｗ３、Ｌ１／Ｌ２＜１、Ｌ３＜Ｌ２、或いは、
Ｗ１＝Ｗ２＜Ｗ３、Ｌ１／Ｌ２＝１又はＬ１／Ｌ２＞１又はＬ１／Ｌ２＜１、Ｌ３＜Ｌ２、或いは、
Ｗ１＝Ｗ２＞Ｗ３、Ｌ１／Ｌ２＝１又はＬ１／Ｌ２＞１又はＬ１／Ｌ２＜１、Ｌ３＜Ｌ２。
【００１０】
一実施形態において、前記基準電圧と前記第２電圧源によって供給される電圧の電位が等しい。
【００１１】
一実施形態において、前記基準電圧は独立した電圧源である。
【００１２】
一実施形態において、前記第１スイッチングトランジスタ〜前記第７スイッチングトランジスタ、前記第１駆動トランジスタ、及び前記第２駆動トランジスタは、全て同じチャネルタイプを有する。
【００１３】
本発明に係る画素駆動回路の駆動方法は、第１スイッチングトランジスタの制御端が第１制御信号を受信してオンし、第４スイッチングトランジスタ、第１駆動トランジスタ及び第２駆動トランジスタの制御端を基準電圧に初期化する第１のステップと、第２スイッチングトランジスタ及び第３スイッチングトランジスタの制御端が第２制御信号を受信してオンし、データ信号Ｖｄａｔａを蓄積コンデンサの第２端に供給する第２のステップと、第５スイッチングトランジスタの制御端が第３制御信号を受信してオンし、有機発光ダイオードのアノード端を基準電圧に逆に初期化する第３のステップと、第６スイッチングトランジスタ及び第７スイッチングトランジスタの制御端が駆動信号を受信してオンし、前記有機発光ダイオードが発光を開始する第４のステップと、を含む。
【００１４】
一実施形態において、前記第２のステップにおいて、前記第４スイッチングトランジスタ、前記第１駆動トランジスタ及び前記第２駆動トランジスタの制御端の電圧は、
2020507799.tif 000003
に達し、Ｖｔｈ２が第２駆動トランジスタの閾値電圧である。
【００１５】
一実施形態において、前記第４のステップにおいて、前記有機発光ダイオードに流れる電流は、
2020507799.tif 000004
であり、Ｕが前記第１駆動トランジスタ及び前記第２駆動トランジスタの移動度であり、Ｃｏｘが前記第１駆動トランジスタ及び前記第２駆動トランジスタのゲート絶縁層の単位面積当たりの容量である。
【００１６】
本発明に係るアレイ基板は、上述した画素駆動回路を含む。
【００１７】
本発明に係る表示装置は、上述したアレイ基板を含む。
【００１８】
本発明に係るトランジスタのレイアウト構造は、回路ノードと、前記回路ノードに接続され、第１の活性層、第２の活性層及び第３の活性層を有する活性層と、前記第１の活性層に接続された第１のソースと、前記第２の活性層に接続されたドレインと、前記第３の活性層に接続された第２のソースと、前記第１の活性層、前記第２の活性層及び前記第３の活性層にそれぞれ対応する第１のゲートと、第２のゲートと、第３のゲートと、を含み、前記第１のゲートと、前記第２のゲートと、前記第３のゲートからなるゲートパターンは、前記回路ノード及び前記活性層の上方に位置する。
【００１９】
一実施形態において、前記第１の活性層と前記第３の活性層は逆Ｕ型構造を構成し、前記第２の活性層は逆Ｌ型構造を構成する。
【００２０】
一実施形態において、前記第１の活性層と前記第２の活性層は
2020507799.tif 000005
型構造を構成し、前記第３の活性層は逆Ｌ型構造を構成する。
【００２１】
一実施形態において、前記第１の活性層と前記第２の活性層はｎ型構造を構成し、前記第３の活性層は逆Ｌ型構造を構成する。
【００２２】
一実施形態において、前記第１のゲート、前記第２のゲート及び前記第３のゲートからなるゲートパターンは、方形又は多角形である。
【発明の効果】
【００２３】
本発明に係る画素駆動回路及びその駆動方法は、直列接続された第１駆動トランジスタ及び第２駆動トランジスタにより有機発光ダイオードを駆動することで、画素が充電される場合、画素駆動回路は、直列接続された第２駆動トランジスタ及び第４スイッチングトランジスタの閾値電圧を補償することができる。その結果、有機発光ダイオードの電流を減少させること、画素駆動用薄膜トランジスタのゲートの充電率を増加させること、という２つの要求を満たすことができる。
【００２４】
本発明に係るトランジスタのレイアウト構造は、３つのトランジスタのゲートが同一パターンを構成し、２つのトランジスタのドレインと第３トランジスタのソースとの接続によって形成される回路ノードがゲートパターンの下に位置することにより、３つのトランジスタのレイアウト面積を縮小し、レイアウト設計の難易度を低減し、適用範囲を向上させることができる。
【図面の簡単な説明】
【００２５】
【図１】本発明の一実施形態に係る画素駆動回路の概略構成図である。
【図２】本発明の一実施形態に係る画素駆動回路の駆動方法の概略フローチャートである。
【図３】本発明の一実施形態に係る画素駆動回路の信号タイミング状態を示す概略図である。
【図４】本発明の一実施形態に係る画素駆動回路の電流の流れを示す概略構成図である。
【図５】本発明の一実施形態に係る画素駆動回路の電流の流れを示す概略構成図である。
【図６】本発明の一実施形態に係る画素駆動回路の電流の流れを示す概略構成図である。
【図７】本発明の一実施形態に係る画素駆動回路の電流の流れを示す概略構成図である。
【図８】発明の一実施形態に係るトランジスタのレイアウト構造を示す概略図である。
【図９】本発明の一実施形態に係るトランジスタのレイアウト構造を示す他の概略図である。
【図１０】本発明の一実施形態によるトランジスタのレイアウト構造を示す別の概略図である。
【発明を実施するための形態】
【００２６】
本発明の目的、技術手段及び利点をより明らかにするために、以下、図面を参照しながら、本発明の実施形態をさらに詳細に説明する。
【００２７】
以下、図面を参照して、本発明を実施するための様々な実施形態を説明するが、要素を示すために「モジュール」、「部材」又は「ユニット」などの接尾辞を使用することは、本発明を容易にするための説明にすぎず、それ自体は特定の意味を持たない。
【００２８】
本発明の全ての実施形態に用いられるスイッチングトランジスタ及び駆動トランジスタは、薄膜トランジスタ、電界効果トランジスタ、又はこれらと同等の特性を有する他の素子であってもよい。ここで用いられるスイッチングトランジスタのソース及びドレインが対称的であるため、ソースとドレインは交換可能である。本発明の実施形態では、トランジスタのゲート以外の２つの電極を区別するために、一方の電極をソース、他方の電極をドレインと呼ぶ。図示の形態によれば、トランジスタの制御端はゲートであり、第１端はソースであり、第２端はドレインである。また、本発明の実施形態に用いられるスイッチングトランジスタは、Ｐ型スイッチングトランジスタとＮ型スイッチングトランジスタの２種類を含む。ここで、Ｐ型スイッチングトランジスタは、ゲートがローレベルのときにオンし、ゲートがハイレベルのときにオフし、Ｎ型スイッチングトランジスタは、ゲートがハイレベルのときにオンし、ゲートがローレベルのときにオフする。
【００２９】
なお、図示の画素駆動回路のスイッチングトランジスタ及び駆動トランジスタは、全てＰチャネルトランジスタである。当業者であれば、本発明の画素駆動回路を全てＮチャネルトランジスタである画素駆動回路に容易に変更できる。
【００３０】
図１に示すように、本発明に係る画素駆動回路は、第１電圧源ＥＬＶＤＤに接続された第１端、及び第２端を有する蓄積コンデンサＣｓｔと、蓄積コンデンサＣｓｔの第２端に接続された第１端、基準電圧Ｖｒｅｆを受信するための第２端、及び第１制御信号Ｓ１を受信するための制御端を有する第１スイッチングトランジスタＴ１と、データ信号を受信するための第１端、第２端、及び第２制御信号Ｓ２を受信するための制御端を有する第２スイッチングトランジスタＴ２と、第１端、第１スイッチングトランジスタＴ１の第１端に接続された第２端、及び第２制御信号Ｓ２を受信するための制御端を有する第３スイッチングトランジスタＴ３と、第２スイッチングトランジスタＴ２の第２端に接続された第１端、第２端、及び蓄積コンデンサＣｓｔの第２端に接続された制御端を有する第４スイッチングトランジスタＴ４と、有機発光ダイオードＬ１のアノード端に接続された第１端、基準電圧Ｖｒｅｆを受信するための第２端、及び第３制御信号Ｓ３を受信するための制御端を有する第５スイッチングトランジスタＴ５と、第１電圧源ＥＬＶＤＤに接続された第１端、第２端、及び駆動信号を受信するための制御端を有する第６スイッチングトランジスタＴ６と、第６スイッチングトランジスタＴ６の第２端に接続された第１端、第４スイッチングトランジスタＴ４の第２端に接続された第２端、及び蓄積コンデンサＣｓｔの第２端に接続された制御端を有する第１駆動トランジスタＤ１と、第４スイッチングトランジスタＴ４の第２端に接続された第１端、第３スイッチングトランジスタＴ３の第１端に接続された第２端、及び蓄積コンデンサＣｓｔの第２端に接続された制御端を有する第２駆動トランジスタＤ２と、第２駆動トランジスタＤ２の第２端に接続された第１端、有機発光ダイオードＬ１のアノード端に接続された第２端、及び駆動信号ＥＭを受信するための制御端を有する第７スイッチングトランジスタＴ７と、アノード端、及び第２電圧源ＥＬＶＳＳに接続されたカソード端を有する有機発光ダイオードＬ１と、を含む。
【００３１】
本実施形態において、第１駆動トランジスタＤ１の幅と長さの比Ｗ１／Ｌ１、第２駆動トランジスタＤ２の幅と長さの比Ｗ２／Ｌ２、及び第４スイッチングトランジスタＴ４の幅と長さの比Ｗ３／Ｌ３は、以下の関係を満たす。
Ｗ１＝Ｗ２＝Ｗ３、Ｌ１／Ｌ２＝１、Ｌ３＜Ｌ２、或いは、
Ｗ１＝Ｗ２＝Ｗ３、Ｌ１／Ｌ２＞１、Ｌ３＜Ｌ２、或いは、
Ｗ１＝Ｗ２＝Ｗ３、Ｌ１／Ｌ２＜１、Ｌ３＜Ｌ２、或いは、
Ｗ１＝Ｗ２＜Ｗ３、Ｌ１／Ｌ２＝１又はＬ１／Ｌ２＞１又はＬ１／Ｌ２＜１、Ｌ３＜Ｌ２、或いは、
Ｗ１＝Ｗ２＞Ｗ３、Ｌ１／Ｌ２＝１又はＬ１／Ｌ２＞１又はＬ１／Ｌ２＜１、Ｌ３＜Ｌ２。
【００３２】
なお、第１駆動トランジスタＤ１の幅と長さの比Ｗ１／Ｌ１、第２駆動トランジスタＤ２の幅と長さの比Ｗ２／Ｌ２、第４スイッチングトランジスタＴ４の幅と長さの比Ｗ３／Ｌ３は、上記に列挙したものに限定されない。本発明の実施形態の画素駆動回路によって設計されたＤ１、Ｄ２、及びＴ４の幅と長さの比は、全て本発明の保護範囲内に含まれる。
【００３３】
本実施形態において、第１スイッチングトランジスタＴ１〜第７スイッチングトランジスタＴ７、第１駆動トランジスタＤ１、及び第２駆動トランジスタＤ２は、全て同じチャネルタイプを有する。
【００３４】
一実施形態において、基準電圧Ｖｒｅｆと第２電圧源ＥＬＶＳＳによって供給される電圧の電位が等しい。
【００３５】
一実施形態において、基準電圧Ｖｒｅｆは独立した電圧源であってもよい。
【００３６】
本発明の実施形態に係る画素駆動回路は、直列接続された第１駆動トランジスタ及び第２駆動トランジスタにより有機発光ダイオードを駆動することで、画素が充電される場合、画素駆動回路は、直列接続された第２駆動トランジスタ及び第４スイッチングトランジスタの閾値電圧を補償することができる。その結果、有機発光ダイオードの電流を減少させること、画素駆動用薄膜トランジスタのゲートの充電率を増加させること、という２つの要求を満たすことができる。
【００３７】
図２に示すように、本実施形態に係る画素駆動回路の駆動方法は、以下のステップを含む。
【００３８】
第１のステップにおいて、第１スイッチングトランジスタＴ１の制御端が第１制御信号Ｓ１を受信してオンし、第４スイッチングトランジスタＴ４、第１駆動トランジスタＤ１及び第２駆動トランジスタＤ２の制御端を基準電圧Ｖｒｅｆに初期化する。
【００３９】
第２のステップにおいて、第２スイッチングトランジスタＴ２及び第３スイッチングトランジスタＴ３の制御端が第２制御信号Ｓ２を受信してオンし、データ信号Ｖｄａｔａを蓄積コンデンサＣｓｔの第２端に供給する。
本実施例において、第４スイッチングトランジスタＴ４、第１駆動トランジスタＤ１及び第２駆動トランジスタＤ２の制御端の電圧は
2020507799.tif 000006
に達し、ここで、Ｖｔｈ２が第２駆動トランジスタＤ２の閾値電圧である。
【００４０】
第３のステップにおいて、第５スイッチングトランジスタＴ５の制御端が第３制御信号Ｓ３を受信してオンし、有機発光ダイオードＬ１のアノード端を基準電圧Ｖｒｅｆに逆に初期化する。
【００４１】
第４のステップにおいて、第６スイッチングトランジスタＴ６及び第７スイッチングトランジスタＴ７の制御端が駆動信号を受信してオンし、有機発光ダイオードＬ１が発光を開始する。
【００４２】
本実施形態において、有機発光ダイオードに流れる電流は、
2020507799.tif 000007
であり、Ｕが第１駆動トランジスタＤ１及び第２駆動トランジスタＤ２の移動度であり、Ｃｏｘが第１駆動トランジスタＤ１及び第２駆動トランジスタＤ２のゲート絶縁層の単位面積当たりの容量である。
【００４３】
例示として、図３〜図７を併せて参照しながら、以下説明する。
【００４４】
ｔ１の間に、第１制御信号Ｓ１がローレベルであり、第２制御信号Ｓ２、第３制御信号Ｓ３及び駆動信号ＥＭがハイレベルである。このとき、第１スイッチングトランジスタＴ１の制御端がローレベルである第１制御信号Ｓ１を受信してオンし、第４スイッチングトランジスタＴ４、第１駆動トランジスタＤ１及び第２駆動トランジスタＤ２の制御端は、基準電圧Ｖｒｅｆに初期化される。電流の流れの方向は、図４の点線で示されている。
【００４５】
ｔ２の間に、第２制御信号Ｓ２がローレベルであり、第１制御信号Ｓ１、第３制御信号Ｓ３及び駆動信号ＥＭがハイレベルである。このとき、第２スイッチングトランジスタＴ２及び第３スイッチングトランジスタＴ３の制御端がローレベルである第２制御信号Ｓ２を受信してオンし、データ信号Ｖｄａｔａは、蓄積コンデンサＣｓｔの第２端に供給される。電流の流れの方向は、図５の点線で示されている。なお、このとき、第２駆動トランジスタＤ２及び第４スイッチングトランジスタＴ４は、幅と長さの比がＷ／（Ｌ２＋Ｌ３）であるトランジスタとみなすことができる。比較的に短い充電時間ｔ２の間に、Ｐ点の電圧は、
2020507799.tif 000008
になるように比較的迅速に書き込まれることができる。ここで、Ｖｔｈ2は第２駆動トランジスタＤ２の閾値電圧である。この場合、第２駆動トランジスタＤ２及び第４スイッチングトランジスタＴ４からなるトランジスタの閾値電圧は、主に第２駆動トランジスタＤ２によって決定される。
【００４６】
ｔ３の間に、第３制御信号Ｓ３がローレベルであり、第１制御信号Ｓ１、第２制御信号Ｓ２及び駆動信号ＥＭがハイレベルである。このとき、第５スイッチングトランジスタＴ５の制御端がローレベルである第３制御信号を受信してオンし、有機発光ダイオードＬ１のアノード端は、基準電圧Ｖｒｅｆに逆に初期化される。電流の流れの方向は、図６の点線で示されている。
【００４７】
ｔ４の間に、駆動信号ＥＭがローレベルであり、第１制御信号Ｓ１、第２制御信号Ｓ２及び第３制御信号Ｓ３がハイレベルである。このとき、第６スイッチングトランジスタＴ６及び第７スイッチングトランジスタＴ７の制御端がローレベルである駆動信号を受信してオンし、有機発光ダイオードＬ１が発光し始める。電流の流れの方向は、図７の点線で示されている。なお、このとき、第１駆動トランジスタＤ１と第２駆動トランジスタＤ２とが直列接続され、ゲート同士が接続されているので、幅と長さの比がＷ／（Ｌ１＋Ｌ２）であるトランジスタとみなすことができる。このトランジスタは飽和領域で動作し、Ｖｔｈは、主に第２駆動トランジスタＤ２のＶｔｈ2によって決定されるため、飽和領域の電流算出式によれば、有機発光ダイオードに流れる電流は、
2020507799.tif 000009
である。ここで、Ｕが第１駆動トランジスタＤ１及び第２駆動トランジスタＤ２の移動度であり、Ｃｏｘが第１駆動トランジスタＤ１及び第２駆動トランジスタＤ２のゲート絶縁層の単位面積当たりの容量である。
【００４８】
本発明の実施形態に係る画素駆動回路の駆動方法は、直列接続された第１駆動トランジスタ及び第２駆動トランジスタにより有機発光ダイオードを駆動することで、画素が充電される場合、画素駆動回路は、直列接続された第２駆動トランジスタ及び第４スイッチングトランジスタの閾値電圧を補償することができる。その結果、有機発光ダイオードの電流を減少させること、画素駆動用薄膜トランジスタのゲートの充電率を増加させること、という２つの要求を満たすことができる。
【００４９】
本発明の実施形態に係るアレイ基板は、列に沿って配列された複数のデータ信号線と、行に沿って配列された複数の制御信号線及び駆動信号線と、データ信号線と制御信号線とが交差する位置にマトリクス状に配置した複数の画素と、を含み、画素は、上述した画素駆動回路を含む。
【００５０】
本発明の実施形態に係るアレイ基板は、直列接続された第１駆動トランジスタ及び第２駆動トランジスタにより有機発光ダイオードを駆動することで、画素が充電される場合、画素駆動回路は、直列接続された第２駆動トランジスタ及び第４スイッチングトランジスタの閾値電圧を補償することができる。その結果、有機発光ダイオードの電流を減少させること、画素駆動用薄膜トランジスタのゲートの充電率を増加させること、という２つの要求を満たすことができる。
【００５１】
本発明の実施形態に係る表示装置は、上述したアレイ基板を含む。また、表示装置は、電子ペーパー、携帯電話、テレビ、デジタルフォトフレーム等の表示装置であってもよい。
【００５２】
本発明の実施形態に係る表示装置は、直列接続された第１駆動トランジスタ及び第２駆動トランジスタにより有機発光ダイオードを駆動することで、画素が充電される場合、画素駆動回路は、直列接続された第２駆動トランジスタ及び第４スイッチングトランジスタの閾値電圧を補償することができる。その結果、有機発光ダイオードの電流を減少させること、画素駆動用薄膜トランジスタのゲートの充電率を増加させること、という２つの要求を満たすことができる。
【００５３】
図８〜図１０に示すように、本実施形態に係るトランジスタのレイアウト構造は、回路ノード１０と、回路ノード１０に接続された活性層とを含む。
【００５４】
本実施形態において、活性層は、第１の活性層２１、第２の活性層２２及び第３の活性層２３を有する。
【００５５】
図８に示すように、一実施形態において、第１の活性層２１と第３の活性層２３は逆Ｕ型構造を構成し、第２の活性層２２は逆Ｌ型構造を構成する。
【００５６】
図９に示すように、一実施形態において、第１の活性層２１と第２の活性層２２は
2020507799.tif 000010
型構造を構成し、第３の活性層２３は逆Ｌ型構造を構成する。
【００５７】
図１０に示すように、一実施形態において、第１の活性層２１と第２の活性層２２はｎ型構造を構成し、第３の活性層２３は逆Ｌ型構造を構成する。
【００５８】
第１の活性層２１には第１のソース３１が接続され、第２の活性層２２にはドレイン３２が接続され、第３の活性層２３には第２のソース３３が接続される。
【００５９】
レイアウト構造は、第１の活性層２１、第２の活性層２２及び第３の活性層２３にそれぞれ対応する第１のゲート、第２のゲート及び第３のゲートを含む。第１のゲートと、第２のゲートと、第３のゲートからなるゲートパターン４０は、回路ノード１０及び活性層の上方に位置する。
【００６０】
図８〜図１０に示すように、本実施形態において、ゲートパターン４０は、正方形又は長方形のような方形であり、４つ以上の線分を連続的に連結して形成された平面パターンである多角形であってもよい。
【００６１】
図８を再び参照すると、ゲートパターン４０によって覆われた活性層はチャネル領域である。第１の活性層２１のゲートパターン４０によって覆われた活性層（図中の点線枠）は、第１チャネル２１１であり、第２の活性層２２のゲートパターン４０によって覆われた活性層（図中の点線枠）は、第２チャネル２２１であり、第３の活性層２３のゲートパターン４０に覆われた活性層（図中の点線枠）は、第３チャネル２３１である。
【００６２】
第１のソース３１、第１の活性層２１及び回路ノード１０は、電流を流すチャネルを形成し、第２のソース３３、第３の活性層２３及び回路ノード１０は、電流を流すチャネルを形成し、回路ノード１０、第２の活性層２２及びドレイン３２は、電流を流すチャネルを形成することができる。したがって、そのレイアウト構造は、３つのトランジスタからなるレイアウトに相当する。即ち、２つのトランジスタのドレインと３つ目のトランジスタのソースとが接続されて回路ノードが形成され、３つのトランジスタのゲート同士が接続される。
【００６３】
なお、本発明の実施形態に係るトランジスタのレイアウト構造は、ボトムゲート構造のトランジスタに限らず、トップゲート構造のトランジスタにも適用可能である。
【００６４】
トップゲート構造とトランジスタのボトムゲート構造の製造プロセスは異なる。トップゲート構造の製造プロセスは、以下の通りである。
Ｓ１：バッファ層、活性層を堆積し、活性層をパターニングする。
Ｓ２：ゲート絶縁層、ゲート金属層を堆積し、ゲート金属層をパターニングする。
Ｓ３：トランジスタのソースとドレインをＰ＋ドーピングする。
ボトムゲート構造の製造プロセスは、以下の通りである。
Ｓ１０：バッファ層、ゲート金属層を堆積し、ゲート金属層をパターニングする。
Ｓ１１：ゲート絶縁層、活性層を堆積し、活性層をパターニングする。
Ｓ１２：ドーピングバリア層をコーティングしてパターニングし、ＴＦＴのソースとドレインをＰ＋ドーピングする。
Ｓ１３：ゲートバリア層を剥離する。
【００６５】
本発明の実施形態に係るトランジスタのレイアウト構造は、３つのトランジスタのゲートが同一パターンを構成し、２つのトランジスタのドレインと第３トランジスタのソースとの接続によって形成される回路ノードがゲートパターンの下に位置することに相当する。これにより、３つのトランジスタのレイアウト面積を縮小し、レイアウト設計の難易度を低減し、適用範囲を向上させることができる。
【００６６】
本発明の一実施形態において、画素駆動回路は、第１駆動トランジスタと、第２駆動トランジスタと、スイッチングトランジスタとを含む。第１駆動トランジスタと第２駆動トランジスタとスイッチングトランジスタとが構成するレイアウト構造は、上述したレイアウト構造である。
【００６７】
本実施形態において、第１駆動トランジスタの幅と長さの比Ｗ１／Ｌ１、第２駆動トランジスタの幅と長さの比Ｗ２／Ｌ２、及びスイッチングトランジスタの幅と長さの比Ｗ３／Ｌ３は、以下の関係を満たす。
Ｗ１＝Ｗ２＝Ｗ３、Ｌ１／Ｌ２＝１、Ｌ３＜Ｌ２、或いは、
Ｗ１＝Ｗ２＝Ｗ３、Ｌ１／Ｌ２＞１、Ｌ３＜Ｌ２、或いは、
Ｗ１＝Ｗ２＝Ｗ３、Ｌ１／Ｌ２＜１、Ｌ３＜Ｌ２、或いは、
Ｗ１＝Ｗ２＜Ｗ３、Ｌ１／Ｌ２＝１又はＬ１／Ｌ２＞１又はＬ１／Ｌ２＜１、Ｌ３＜Ｌ２、或いは、
Ｗ１＝Ｗ２＞Ｗ３、Ｌ１／Ｌ２＝１又はＬ１／Ｌ２＞１又はＬ１／Ｌ２＜１、Ｌ３＜Ｌ２。
【００６８】
なお、第１駆動トランジスタの幅と長さの比Ｗ１／Ｌ１、第２駆動トランジスタの幅と長さの比Ｗ２／Ｌ２、スイッチングトランジスタの幅と長さの比Ｗ３／Ｌ３は、上記に列挙したものに限定されない。本発明の実施形態の画素駆動回路によって設計された幅と長さの比は、全て本発明の保護範囲内に含まれるべきである。
【００６９】
例示として、図１を参照する。図１の画素駆動回路は、第１駆動トランジスタＤ１、第２駆動トランジスタＤ２及び第４スイッチングトランジスタＴ４（図中の点線枠）を含む。第１駆動トランジスタＤ１の第２端（ドレイン）と、第４スイッチングトランジスタＴ４の第２端（ドレイン）と、第２駆動トランジスタＤ２の第１端（ソース）が回路ノードを形成するように接続される。第１駆動トランジスタＤ１のゲートと、第２駆動トランジスタＤ２のゲートと、第４スイッチングトランジスタＴ４のゲートとが接続される。そのレイアウト構造は、上述の通りである。
【００７０】
本発明の実施形態に係る画素駆動回路は、３つのトランジスタのゲートが同一パターンを構成し、２つのトランジスタのドレインと第３トランジスタのソースとの接続によって形成される回路ノードがゲートパターンの下に位置することにより、３つのトランジスタのレイアウト面積を縮小し、レイアウト設計の難易度を低減し、適用範囲を向上させることができる。
【００７１】
本発明に係るアレイ基板は、列に沿って配列されたデータ信号線と、行に沿って配列された複数の制御信号線及び駆動信号線と、データ信号線と制御信号線とが交差する位置にマトリクス状に配置した複数の画素と、を含み、画素は、上述した画素駆動回路を含む。
【００７２】
本発明の実施形態に係るアレイ基板は、３つのトランジスタのゲートが同一パターンを構成し、２つのトランジスタのドレインと第３トランジスタのソースとの接続によって形成される回路ノードがゲートパターンの下に位置することにより、３つのトランジスタのレイアウト面積を縮小し、レイアウト設計の難易度を低減し、適用範囲を向上させることができる。
【００７３】
本発明に係る表示装置は、上述したアレイ基板を含む。また、表示装置は、電子ペーパー、携帯電話、テレビ、デジタルフォトフレーム等の表示装置であってもよい。
【００７４】
本発明の実施形態に係る表示装置は、３つのトランジスタのゲートが同一パターンを構成し、２つのトランジスタのドレインと第３トランジスタのソースとの接続によって形成される回路ノードがゲートパターンの下に位置することにより、３つのトランジスタのレイアウト面積を縮小し、レイアウト設計の難易度を低減し、適用範囲を向上させることができる。
【００７５】
以上、本発明の好適な実施形態について説明したが、本発明は、上記実施形態に限定されるものではない。本発明にあっては種々の変形が可能であって、かかる変形は、特許請求の範囲内に含まれる変形である限り本発明の保護範囲に含まれる。
【産業上の利用可能性】
【００７６】
本発明に係る画素駆動回路及びその駆動方法は、直列接続された第１駆動トランジスタ及び第２駆動トランジスタにより有機発光ダイオードを駆動することで、画素が充電される場合、画素駆動回路は、直列接続された第２駆動トランジスタ及び第４スイッチングトランジスタの閾値電圧を補償することができる。その結果、有機発光ダイオードの電流を減少させること、画素駆動用薄膜トランジスタのゲートの充電率を増加させること、という２つの要求を満たすことができる。
【００７７】
本発明に係るトランジスタのレイアウト構造は、３つのトランジスタのゲートが同一パターンを構成し、２つのトランジスタのドレインと第３トランジスタのソースとの接続によって形成される回路ノードがゲートパターンの下に位置することにより、３つのトランジスタのレイアウト面積を縮小し、レイアウト設計の難易度を低減し、適用範囲を向上させることができる。
【符号の説明】
【００７８】
１０  回路ノード
２１  第１の活性層
２２  第２の活性層
２３  第３の活性層
３１  第１のソース
３２  ドレイン
３３  第２のソース
４０  ゲートパターン
Ｃｓｔ  蓄積コンデンサ
Ｄ１  第１駆動トランジスタ
Ｄ２  第２駆動トランジスタ
ＥＬＶＤＤ  第１電圧源
ＥＬＶＳＳ  第２電圧源
ＥＭ  駆動信号
Ｌ１  有機発光ダイオード
Ｓ１  第１制御信号
Ｓ２  第２制御信号
Ｓ３  第３制御信号
Ｔ１  第１スイッチングトランジスタ
Ｔ２  第２スイッチングトランジスタ
Ｔ３  第３スイッチングトランジスタ
Ｔ４  第４スイッチングトランジスタ
Ｔ５  第５スイッチングトランジスタ
Ｔ６  第６スイッチングトランジスタ
Ｔ７  第７スイッチングトランジスタ
Ｖｒｅｆ  基準電圧
Ｖｄａｔａ  データ信号
【図１】
2020507799.tif 000014
【図２】
2020507799.tif 000015
【図３】
2020507799.tif 000016
【図４】
2020507799.tif 000017
【図５】
2020507799.tif 000018
【図６】
2020507799.tif 000019
【図７】
2020507799.tif 000020
【図８】
2020507799.tif 000021
【図９】
2020507799.tif 000022
【図１０】
2020507799.tif 000023
【国際調査報告】
2020507799.tif 000024
2020507799.tif 000025
2020507799.tif 000026
2020507799.tif 000027