【手続補正書】
【提出日】平成30年2月1日(2018.2.1)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
第１及び第２のｐチャネル型シリコントランジスタと、
第１、第２、第５乃至第８のｎチャネル型シリコントランジスタと、
第１乃至第４の酸化物半導体トランジスタと、
高電位電源線と、接地電位電源線と、低電位電源線と、出力信号線と、反転出力信号線と、入力信号線と、反転入力信号線と、を有し、
前記第１のｐチャネル型シリコントランジスタのソースまたはドレインの一方は、前記高電位電源線と電気的に接続され、
前記第１のｐチャネル型シリコントランジスタのソースまたはドレインの他方は、前記反転出力信号線と電気的に接続され、
前記第１のｐチャネル型シリコントランジスタのゲートは、前記第６のｎチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第２のｐチャネル型シリコントランジスタのソースまたはドレインの一方は、前記高電位電源線と電気的に接続され、
前記第２のｐチャネル型シリコントランジスタのソースまたはドレインの他方は、前記出力信号線と電気的に接続され、
前記第２のｐチャネル型シリコントランジスタのゲートは、前記第５のｎチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１のｎチャネル型シリコントランジスタのソースまたはドレインの一方は、前記反転出力信号線と電気的に接続され、
前記第１のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第３の酸化物半導体トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１のｎチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第２のｎチャネル型シリコントランジスタのソースまたはドレインの一方は、前記出力信号線と電気的に接続され、
前記第２のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第４の酸化物半導体トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第２のｎチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第５のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第５のｎチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第６のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第６のｎチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第７のｎチャネル型シリコントランジスタのソースまたはドレインの一方は、前記第１のｐチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第７のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記出力信号線と電気的に接続され、
前記第７のｎチャネル型シリコントランジスタのゲートは、前記高電位電源線と電気的に接続され、
前記第８のｎチャネル型シリコントランジスタのソースまたはドレインの一方は、前記第２のｐチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第８のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記反転出力信号線と電気的に接続され、
前記第８のｎチャネル型シリコントランジスタのゲートは、前記高電位電源線と電気的に接続され、
前記第１の酸化物半導体トランジスタのソースまたはドレインの一方は、前記入力信号線と電気的に接続され、
前記第１の酸化物半導体トランジスタのソースまたはドレインの他方は、前記第３の酸化物半導体トランジスタのゲートと電気的に接続され、
前記第１の酸化物半導体トランジスタのゲートは、前記低電位電源線と電気的に接続され、
前記第２の酸化物半導体トランジスタのソースまたはドレインの一方は、前記反転入力信号線と電気的に接続され、
前記第２の酸化物半導体トランジスタのソースまたはドレインの他方は、前記第４の酸化物半導体トランジスタのゲートと電気的に接続され、
前記第２の酸化物半導体トランジスタのゲートは、前記低電位電源線と電気的に接続され、
前記第３の酸化物半導体トランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第４の酸化物半導体トランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続されていることを特徴とするレベルシフタ回路。
【請求項２】
第１及び第２のｐチャネル型シリコントランジスタと、
第１、第２、第５、第６のｎチャネル型シリコントランジスタと、
第１乃至第４の酸化物半導体トランジスタと、
第１及び第２の抵抗素子と、
高電位電源線と、接地電位電源線と、低電位電源線と、出力信号線と、反転出力信号線と、入力信号線と、反転入力信号線と、を有し、
前記第１のｐチャネル型シリコントランジスタのソースまたはドレインの一方は、前記高電位電源線と電気的に接続され、
前記第１のｐチャネル型シリコントランジスタのソースまたはドレインの他方は、前記反転出力信号線と電気的に接続され、
前記第１のｐチャネル型シリコントランジスタのゲートは、前記第６のｎチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第２のｐチャネル型シリコントランジスタのソースまたはドレインの一方は、前記高電位電源線と電気的に接続され、
前記第２のｐチャネル型シリコントランジスタのソースまたはドレインの他方は、前記出力信号線と電気的に接続され、
前記第２のｐチャネル型シリコントランジスタのゲートは、前記第５のｎチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１のｎチャネル型シリコントランジスタのソースまたはドレインの一方は、前記反転出力信号線と電気的に接続され、
前記第１のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第３の酸化物半導体トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１のｎチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第２のｎチャネル型シリコントランジスタのソースまたはドレインの一方は、前記出力信号線と電気的に接続され、
前記第２のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第４の酸化物半導体トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第２のｎチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第５のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第５のｎチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第６のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第６のｎチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第１の酸化物半導体トランジスタのソースまたはドレインの一方は、前記入力信号線と電気的に接続され、
前記第１の酸化物半導体トランジスタのソースまたはドレインの他方は、前記第３の酸化物半導体トランジスタのゲートと電気的に接続され、
前記第１の酸化物半導体トランジスタのゲートは、前記低電位電源線と電気的に接続され、
前記第２の酸化物半導体トランジスタのソースまたはドレインの一方は、前記反転入力信号線と電気的に接続され、
前記第２の酸化物半導体トランジスタのソースまたはドレインの他方は、前記第４の酸化物半導体トランジスタのゲートと電気的に接続され、
前記第２の酸化物半導体トランジスタのゲートは、前記低電位電源線と電気的に接続され、
前記第３の酸化物半導体トランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第４の酸化物半導体トランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第１の抵抗素子の第１の端子は、前記第１のｐチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第１の抵抗素子の第２の端子は、前記出力信号線と電気的に接続され、
前記第２の抵抗素子の第１の端子は、前記第２のｐチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第２の抵抗素子の第２の端子は、前記反転出力信号線と電気的に接続されていることを特徴とするレベルシフタ回路。
【請求項３】
第１乃至第４のｐチャネル型シリコントランジスタと、
第１乃至第４のｎチャネル型シリコントランジスタと、
第１乃至第４の酸化物半導体トランジスタと、
高電位電源線と、接地電位電源線と、低電位電源線と、出力信号線と、反転出力信号線と、入力信号線と、反転入力信号線と、を有し、
前記第１のｐチャネル型シリコントランジスタのソースまたはドレインの一方は、前記高電位電源線と電気的に接続され、
前記第１のｐチャネル型シリコントランジスタのソースまたはドレインの他方は、前記反転出力信号線と電気的に接続され、
前記第１のｐチャネル型シリコントランジスタのゲートは、前記第４のｐチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第２のｐチャネル型シリコントランジスタのソースまたはドレインの一方は、前記高電位電源線と電気的に接続され、
前記第２のｐチャネル型シリコントランジスタのソースまたはドレインの他方は、前記出力信号線と電気的に接続され、
前記第２のｐチャネル型シリコントランジスタのゲートは、前記第３のｐチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第３のｐチャネル型シリコントランジスタのソースまたはドレインの一方は、前記反転出力信号線と電気的に接続され、
前記第３のｐチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第３のｐチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第３のｐチャネル型シリコントランジスタのゲートは、前記第３のｎチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第４のｐチャネル型シリコントランジスタのソースまたはドレインの一方は、前記出力信号線と電気的に接続され、
前記第４のｐチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第４のｐチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第４のｐチャネル型シリコントランジスタのゲートは、前記第４のｎチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１のｎチャネル型シリコントランジスタのソースまたはドレインの一方は、前記反転出力信号線と電気的に接続され、
前記第１のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第３の酸化物半導体トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１のｎチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第２のｎチャネル型シリコントランジスタのソースまたはドレインの一方は、前記出力信号線と電気的に接続され、
前記第２のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第４の酸化物半導体トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第２のｎチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第３のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第３のｎチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第４のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第４のｎチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第１の酸化物半導体トランジスタのソースまたはドレインの一方は、前記入力信号線と電気的に接続され、
前記第１の酸化物半導体トランジスタのソースまたはドレインの他方は、前記第３の酸化物半導体トランジスタのゲートと電気的に接続され、
前記第１の酸化物半導体トランジスタのゲートは、前記低電位電源線と電気的に接続され、
前記第２の酸化物半導体トランジスタのソースまたはドレインの一方は、前記反転入力信号線と電気的に接続され、
前記第２の酸化物半導体トランジスタのソースまたはドレインの他方は、前記第４の酸化物半導体トランジスタのゲートと電気的に接続され、
前記第２の酸化物半導体トランジスタのゲートは、前記低電位電源線と電気的に接続され、
前記第３の酸化物半導体トランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第４の酸化物半導体トランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続されていることを特徴とするレベルシフタ回路。
【請求項４】
第１乃至第４のｐチャネル型シリコントランジスタと、
第１乃至第８のｎチャネル型シリコントランジスタと、
第１乃至第４の酸化物半導体トランジスタと、
高電位電源線と、接地電位電源線と、低電位電源線と、出力信号線と、反転出力信号線と、入力信号線と、反転入力信号線と、を有し、
前記第１のｐチャネル型シリコントランジスタのソースまたはドレインの一方は、前記高電位電源線と電気的に接続され、
前記第１のｐチャネル型シリコントランジスタのソースまたはドレインの他方は、前記反転出力信号線と電気的に接続され、
前記第１のｐチャネル型シリコントランジスタのゲートは、前記第６のｎチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第２のｐチャネル型シリコントランジスタのソースまたはドレインの一方は、前記高電位電源線と電気的に接続され、
前記第２のｐチャネル型シリコントランジスタのソースまたはドレインの他方は、前記出力信号線と電気的に接続され、
前記第２のｐチャネル型シリコントランジスタのゲートは、前記第５のｎチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第３のｐチャネル型シリコントランジスタのソースまたはドレインの一方は、前記反転出力信号線と電気的に接続され、
前記第３のｐチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第３のｐチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第３のｐチャネル型シリコントランジスタのゲートは、前記第３のｎチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第４のｐチャネル型シリコントランジスタのソースまたはドレインの一方は、前記出力信号線と電気的に接続され、
前記第４のｐチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第４のｐチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第４のｐチャネル型シリコントランジスタのゲートは、前記第４のｎチャネル型シリコントランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１のｎチャネル型シリコントランジスタのソースまたはドレインの一方は、前記反転出力信号線と電気的に接続され、
前記第１のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第３の酸化物半導体トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第１のｎチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第２のｎチャネル型シリコントランジスタのソースまたはドレインの一方は、前記出力信号線と電気的に接続され、
前記第２のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第４の酸化物半導体トランジスタのソースまたはドレインの一方と電気的に接続され、
前記第２のｎチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第３のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第３のｎチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第４のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第４のｎチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第５のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第５のｎチャネル型シリコントランジスタのゲートは、前記入力信号線と電気的に接続され、
前記第６のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第６のｎチャネル型シリコントランジスタのゲートは、前記反転入力信号線と電気的に接続され、
前記第７のｎチャネル型シリコントランジスタのソースまたはドレインの一方は、前記第１のｐチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第７のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第４のｐチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第７のｎチャネル型シリコントランジスタのゲートは、前記高電位電源線と電気的に接続され、
前記第８のｎチャネル型シリコントランジスタのソースまたはドレインの一方は、前記第２のｐチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第８のｎチャネル型シリコントランジスタのソースまたはドレインの他方は、前記第３のｐチャネル型シリコントランジスタのゲートと電気的に接続され、
前記第８のｎチャネル型シリコントランジスタのゲートは、前記高電位電源線と電気的に接続され、
前記第１の酸化物半導体トランジスタのソースまたはドレインの一方は、前記入力信号線と電気的に接続され、
前記第１の酸化物半導体トランジスタのソースまたはドレインの他方は、前記第３の酸化物半導体トランジスタのゲートと電気的に接続され、
前記第１の酸化物半導体トランジスタのゲートは、前記低電位電源線と電気的に接続され、
前記第２の酸化物半導体トランジスタのソースまたはドレインの一方は、前記反転入力信号線と電気的に接続され、
前記第２の酸化物半導体トランジスタのソースまたはドレインの他方は、前記第４の酸化物半導体トランジスタのゲートと電気的に接続され、
前記第２の酸化物半導体トランジスタのゲートは、前記低電位電源線と電気的に接続され、
前記第３の酸化物半導体トランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続され、
前記第４の酸化物半導体トランジスタのソースまたはドレインの他方は、前記接地電位電源線と電気的に接続されている、ことを特徴とするレベルシフタ回路。