【事件の表示】
　特許第３４１３７５４号に関する訂正審判事件について、次のとおり審決する。
【結　論】
　特許第３４１３７５４号に係る明細書を本件審判請求書に添付された訂正明細書のとおり訂正することを認める。
【理　由】
１．手続の経緯
（１）特許出願：平成９年５月２３日
（２）特許権の設定登録：平成１５年４月４日
（３）特許公報の発行：平成１５年６月９日
（４）特許異議の申立て：平成１５年１２月９日（異議２００３−７２９８８号）
（５）取消理由通知：平成１６年４月２７日
（６）意見書の提出：平成１６年７月１２日
（７）特許異議の決定（取消決定）：平成１７年１月１９日
（８）高等裁判所への出訴：平成１７年３月４日（平成１７年行ケ第１０３８７号）
（９）本件訂正審判の請求：平成１７年５月３０日
　
２．訂正の内容
　本件訂正審判において請求人が求めている訂正の内容は、次のとおりである。
（１）訂正事項ａ
　特許請求の範囲の請求項１を、次のとおりに訂正する。
「【請求項１】　
全波整流器と；
　
この全波整流器の出力を平滑する平滑コンデンサと；
　
平滑コンデンサに対して並列に接続された
の直列回路
　直列に接続されたインダクタおよびコンデンサの共振回路を有し、この共振回路の共振によりＮチャネルのトランジスタのゲートおよびＰチャネルのトランジスタのゲートに交互に電圧を印加してこのインバータ回路のＮチャネルのトランジスタおよびＰチャネルのトランジスタを制御する制御手段と；
　
平滑コンデンサの一端とＮチャネルのトランジスタのゲートおよびＰチャネルのトランジスタのゲートとの間に接続された抵抗およびＰチャネルのトランジスタのドレイン、ソース間に接続された抵抗を有し、これらの抵抗を介してＮチャネルのトランジスタのゲートおよびＰチャネルのトランジスタのゲートに電圧を印加する起動回路と；
　を具備したことを特徴とする電源装置。」
　
（２）訂正事項ｂ
　請求項５を削除する。
　
（３）訂正事項ｃ
　請求項６ないし１０を１ずつ繰り上げて請求項５ないし９とするとともに、それに伴い、各請求項において従属する請求項を１ずつ繰り上げる。
　
（４）訂正事項ｄ
　発明の詳細な説明において、段落【０００８】の【課題を解決するための手段】の記載を、次のように訂正する。
「【課題を解決するための手段】
　請求項１記載の電源装置は、
全波整流器と；この全波整流器の出力を平滑する平滑コンデンサと；平滑コンデンサに対して並列に接続された
の直列回路
平滑コンデンサの一端とＮチャネルのトランジスタのゲートおよびＰチャネルのトランジスタのゲートとの間に接続された抵抗およびＰチャネルのトランジスタのドレイン、ソース間に接続された抵抗を有し、これらの抵抗を介してＮチャネルのトランジスタのゲートおよびＰチャネルのトランジスタのゲートに電圧を印加する起動回路と
　
（５）訂正事項ｅ
　発明の詳細な説明において、段落【０００９】の記載を、次のように訂正する。
「また、全波整流器の出力を平滑コンデンサで平滑し、起動回路の起動用の抵抗を介してインバータ回路のＮチャネルのトランジスタおよびＰチャネルのトランジスタに電圧を印加して起動する。」
　
（６）訂正事項ｆ
　発明の詳細な説明において、段落【０００９】ないし段落【００１１】の記載を段落【００１０】ないし段落【００１２】に繰り下げる。
　
（７）訂正事項ｇ
　発明の詳細な説明において、段落【００１３】ないし段落【００１７】の「請求項６記載の」ないし「請求項１０記載の」の記載をそれぞれ「請求項５記載の」ないし「請求項９記載の」に訂正するとともに、段落【００１３】の「請求項１ないし５いずれか一記載の」の記載を「請求項１ないし４いずれか一記載の」に、段落【００１４】及び【００１５】の「請求項１ないし６いずれか一記載の」の記載を「請求項１ないし５いずれか一記載の」に、段落【００１６】の「請求項８記載の」の記載を「請求項７記載の」に、段落【００１７】の「請求項７ないし９いずれか一記載の」の記載を「請求項６ないし８いずれか一記載の」に訂正する。
　
（８）訂正事項ｈ
　発明の詳細な説明において、段落【００４６】の「共振回路の共振によりによりＮチャネルの」を「共振回路の共振によりＮチャネルの」に訂正する。
　
（９）訂正事項ｉ
　発明の詳細な説明において、段落【００４７】の記載を、次のように訂正する。
「また、全波整流器の出力を平滑コンデンサで平滑し、起動回路の起動用の抵抗を介してインバータ回路のＮチャネルのトランジスタおよびＰチャネルのトランジスタに電圧を印加して起動できる。」
　
（１０）訂正事項ｊ
　発明の詳細な説明において、段落【００４７】ないし段落【００４９】の記載を段落【００４８】ないし段落【００５０】に繰り下げる。
　
（１１）訂正事項ｋ
　発明の詳細な説明において、段落【００５１】ないし段落【００５５】の「請求項６記載の」ないし「請求項１０記載の」の記載をそれぞれ「請求項５記載の」ないし「請求項９記載の」に訂正するとともに、段落【００５１】の「請求項１ないし５いずれか一記載の」の記載を「請求項１ないし４いずれか一記載の」に、段落【００５２】及び【００５３】の「請求項１ないし６いずれか一記載の」の記載を「請求項１ないし５いずれか一記載の」に、段落【００５４】の「請求項８記載の」の記載を「請求項７記載の」に、段落【００５５】の「請求項７ないし９いずれか一記載の」の記載を「請求項６ないし８いずれか一記載の」に訂正する。
　
３．訂正の目的の適否、新規事項の有無及び拡張・変更の存否について
　上記２．（１）の訂正事項ａは、特許請求の範囲の請求項１を、登録時の請求項１に請求項５を追加し、さらに発明特定事項に限定を付加したものであるから、特許請求の範囲の減縮を目的とするものに該当する。そして、この訂正は、登録時の明細書の段落【００３５】、【００３８】及び【図１】などの記載によれば、新規事項の追加に該当せず、かつ、特許請求の範囲を実質的に拡張・変更するものでもない。
　また、上記２．（２）ないし（１１）の訂正事項ｂないしｋは、上記２．（１）の特許請求の範囲の請求項１に係る訂正に整合させるためのものであって、明りょうでない記載の釈明を目的とするものに該当し、新規事項の追加に該当せず、かつ、特許請求の範囲を実質的に拡張・変更するものでもない。
　したがって、本件訂正は、特許法第１２６条第１項ただし書き第１号及び第３号ならびに同条第３項及び第４項に適合する。
　
４．独立特許要件について
　前述のように本件特許請求の範囲に係る訂正は、特許法第１２６条第１項ただし書き第１号に規定された特許請求の範囲の減縮を目的とするものに該当するから、訂正後の特許請求の範囲の請求項１ないし９に係る発明（以下、「本件訂正発明１」ないし「本件訂正発明９」という。）が、出願の際独立して特許を受けることができるものであるか否かについて検討する。
　
（１）本件訂正発明１ないし９
　本件訂正発明１ないし９は、本件訂正審判請求書に添付された訂正明細書の特許請求の範囲の請求項１ないし９に記載されている事項により特定される、以下のとおりのものであると認められる。
　
「【請求項１】
全波整流器と；
　
この全波整流器の出力を平滑する平滑コンデンサと；
　
平滑コンデンサに対して並列に接続された
の直列回路
　直列に接続されたインダクタおよびコンデンサの共振回路を有し、この共振回路の共振によりＮチャネルのトランジスタのゲートおよびＰチャネルのトランジスタのゲートに交互に電圧を印加してこのインバータ回路のＮチャネルのトランジスタおよびＰチャネルのトランジスタを制御する制御手段と；
　
平滑コンデンサの一端とＮチャネルのトランジスタのゲートおよびＰチャネルのトランジスタのゲートとの間に接続された抵抗およびＰチャネルのトランジスタのドレイン、ソース間に接続された抵抗を有し、これらの抵抗を介してＮチャネルのトランジスタのゲートおよびＰチャネルのトランジスタのゲートに電圧を印加する起動回路と；
を具備したことを特徴とする電源装置。
【請求項２】　Ｎチャネルのトランジスタは、高電位側に位置する
　ことを特徴とする請求項１記載の電源装置。
【請求項３】　インバータ回路に接続されたバラストチョークを備え、
　制御手段は、このバラストチョークに磁気的に接続された二次巻線を有し、
　この二次巻線に誘起された電圧で共振回路のインダクタおよびコンデンサが共振してＮチャネルのトランジスタおよびＰチャネルのトランジスタを駆動する
　ことを特徴とする請求項１または２記載の電源装置。
【請求項４】　トランジスタは、ＭＯＳ型電界効果トランジスタおよびＩＧＢＴのいずれかである
　ことを特徴とする請求項１ないし３いずれか一記載の電源装置。
【請求項
５
　ことを特徴とする請求項１ないし
４
【請求項
６
５
　この電源装置により点灯される蛍光ランプと；
　を具備したことを特徴とする蛍光ランプ装置。
【請求項
７
　この基体に収容される請求項１ないし
５
　基体に取り付けられインバータにより点灯される蛍光ランプと；
　を具備したことを特徴とする蛍光ランプ装置。
【請求項
８
７
【請求項
９
６
８
　蛍光ランプ装置が取り付けられる器具本体と；
　を具備したことを特徴とする照明装置。」
　
（２）引用刊行物
（２−１）引用例１
　平成１７年１月１９日付けの異議の決定において引用した特開昭６３−３１０５９７号公報（以下、「引用例１」という。）には、図面と共に以下の記載がある。
ａ．「本発明の目的は従来の変換器における欠点を除去すると共に、回路に必要とされる部品を最少に減らすように適切に接続配置した直流−交流変換器を提供することにある。
　本発明は、冒頭にて述べた種類の直流−交流変換器において、前記第２スイッチング素子の制御回路が前記第１スイッチング素子の制御回路に接続した整流素子に接続される電圧測定点を有することを特徴とする。
　第２スイッチング素子の制御回路は主制御回路として機能し、かつ第２スイッチング素子の制御回路は補助制御回路として機能する。第２スイッチング素子の瞬時導通状態は斯かる補助制御回路にて整流素子を介して固定される。第１スイッチング素子は、第２スイッチング素子の制御回路の電圧値に基いて第２スイッチング素子の導通状態とは反対の導通状態に持たされる。」（２頁下段左欄４−２０行。）
　
ｂ．「さらに、従来の変換器と比較するに、回路に必要とされる電気部品の数も少なくて済む。さらにまた、（例えば「表面取付デバイス」技法により）部品の集積化が一層実用的となる。これにより、一般的な照明目的用の白熱ランプに取って替わるコンパクトな放電ランプに変換器を首尾良く使用することができる。」（２頁下段右欄６−１２行。）
　
ｃ．「第２図における第１図の素子と同一素子を示すものには同一符号を付して示してある。１２及び１３は直流電圧源（２２０Ｖ、５０Ｈｚ）に接続する入力端子を示す。入力端子１２を抵抗１４を介してダイオードブリッジ１５の入力端子に接続する。ブリッジ１５の２つの入力端子はコンデンサ１６によって相互接続する。抵抗１４とコンデンサ１６は入力フィルタを構成する。ブリッジ１５の出力端子を平滑コンデンサ１７によって相互接続する。」（３頁下段右欄１１−１９行。）
　
ｄ．「コイル１９はコイル５における補助巻線２１を介してコイル５に電気的に接続する。」（４頁上段右欄４−５行。）
　
ｅ．「変換器は始動回路も具えており、この始動回路は抵抗３３と３４の接続点と、第２スイッチング素子７の制御電極との間に配置する抵抗３１と二方向性のブレークダウン素子（ダイアック）３２との直列回路で構成する。抵抗３３と３４との接続点と、前記接続点Ａとの間にはコンデンサ３５も接続する。」（４頁下段左欄３−９行。）
　
ｆ．「本発明による変換器はつぎのように作動する。端子１２及び１３を給電幹線（２２０Ｖ，５０Ｈｚ）に接続すれば、コンデンサ１７はダイオードブリッジ１５を介して充電される。これによりコンデンサ４及び１１もコイル１８を経て充電される。始動コンデンサ３５も回路１８，３３，３５及びＡ、Ｄを経て充電される。コンデンサ３５の電圧が回路素子３２のスレッショールド電圧に達すると、この素子３２が導通して、これは回路素子３１を介して第２半導体スイッチング素子７を導通させる。」（４頁下段左欄１４行−同右欄３行。）
　
ｇ．「第１スイッチング素子６を導通させる制御信号はコンデンサ４及び１１の電圧によって直接供給される。コイル１９とコンデンサ２０（ＬＣ発振回路）によって周波数が極めて正確に決定される直流電圧が点ＰとＡとの間のコンデンサ２０の両端間に発生する。この直流電圧に応答して第２スイッチング素子７をスイッチ・オフさせることができる。電流が依然コイル５を経て流れている間は第１スイッチング素子６にフリーホイール電流が流れて第２スイッチング素子７はスイッチ・オフされる。従って、点Ａの電位は点Ｄにおける電位と同じとなる。点Ｐにおける電圧が点Ａにおける電圧に対して負となる場合に、補助トランジスタ２２の制御が整流素子１０を介してオフセットされ、この補助トランジスタ２２はターン・オフする。しかし、点ＰとＡとの間の電圧差が再び零となるや歪や補助トランジスタ２２はターン・オンし、第１スイッチング素子６は非導通となる。ついで第２スイッチング素子７が再び導通し、このような状態が繰返えされる。従って、点Ｐの電圧は第２スイッチング素子７の制御回路９にて測定され、この測定電圧は第１スイッチング素子６を導通させる時点を決定する。」（４頁下段右欄７行−５頁上段左欄９行。）
　
ｈ．「ＭＯＳＴ−ＦＥＴ６：タイプＢＳＴ７８
ＭＯＳＴ−ＦＥＴ７：タイプＢＳＴ７８」（５頁上段右欄３−４行。）
　
　上記引用例１の記載によれば少なくとも以下のことが明らかである。
　
ア．上記ａないしｈ及び図面から、引用例１の第２半導体スイッチング素子７及び第１半導体スイッチング素子６の実施例として、それぞれ同一タイプ（タイプＢＳＴ７８）のＭＯＳＴ−ＦＥＴ７及びＭＯＳＴ−ＦＥＴ６が記載され、これら２つのＭＯＳＴ−ＦＥＴはトランジスタであって、この２つのトランジスタをスイッチング素子とした回路は、ハーフブリッジ型のインバータ回路を成すといえる。
　
イ．上記ａ、ｇから、上記２つのスイッチング素子のうち、ＭＯＳＴ−ＦＥＴ６は、少なくとも、補助トランジスタ２２及び整流素子１０よりなる制御回路８（補助制御回路）により制御されるものであるといえる。
　
ウ．上記ｇ及び第２図から、少なくとも制御回路９および補助制御回路８は、直列に接続されたインダクタ（コイル１９）およびコンデンサ（コンデンサ２０）の共振回路（ＬＣ発振回路）を有し、この共振回路の共振により前記同一タイプより成るＭＯＳＴ−ＦＥＴ７のゲート及び（整流素子１０と補助トランジスタ２２等により構成される）補助制御回路８によりＭＯＳＴ−ＦＥＴ６のゲートに交互に電圧を印加して前記インバータ回路のＭＯＳＴ−ＦＥＴ７およびＭＯＳＴ−ＦＥＴ６を制御する制御手段であるといえる。
　
エ．引用例１の直流−交流変換器は、その全体として電源装置を構成するといえる。
　
オ．上記ｅ、ｆ及び第２図から、電源装置（直流−交流変換器）は、全波整流器（ダイオードブリッジ１５）と、この全波整流器の出力を平滑化するとともにインバータ回路のＭＯＳＴ−ＦＥＴ７およびＭＯＳＴ−ＦＥＴ６の直列回路が並列に接続された平滑コンデンサ（平滑コンデンサ１７）と、この平滑コンデンサの一端に接続された起動用の抵抗（抵抗３３）を有し、少なくとも起動用の抵抗を介してインバータ回路のＭＯＳＴ−ＦＥＴ７に電圧を印加する起動回路（始動回路）とを具備する。
　
　以上のことから、引用例１には、自明の事項も含め少なくとも次の発明（以下、「引用発明１」という。）が記載されているものと認められる。
　
「全波整流器（ダイオードブリッジ１５）と、
　この全波整流器の出力を平滑する平滑コンデンサ１７と、
　平滑コンデンサに対して並列に接続された同一タイプのＭＯＳＴ−ＦＥＴ７からなるトランジスタおよび補助制御回路８により制御されるＭＯＳＴ−ＦＥＴ６からなるトランジスタの直列回路をスイッチング素子としたハーフブリッジ型のインバータ回路と、
　直列に接続されたインダクタ（コイル１９）およびコンデンサ（コンデンサ２０）の共振回路を有し、この共振回路の共振によりＭＯＳＴ−ＦＥＴ７からなるトランジスタのゲートおよび補助制御回路８を介してＭＯＳＴ−ＦＥＴ６からなるトランジスタのゲートに交互に電圧を印加してこのインバータ回路のＭＯＳＴ−ＦＥＴ７からなるトランジスタおよびＭＯＳＴ−ＦＥＴ６からなるトランジスタを制御する制御手段（制御回路９および補助制御回路８）と、
　平滑コンデンサの一端とブレークダウン素子（ダイアック）３２と抵抗３１を介してＭＯＳＴ−ＦＥＴ７からなるトランジスタのゲートとの間に接続された起動用の抵抗（抵抗３３）を有し、少なくとも該起動用の抵抗を介してインバータ回路のＭＯＳＴ−ＦＥＴ７に電圧を印加する起動回路（始動回路）と、
を具備したことを特徴とする電源装置。」
　
（２−２）引用例２
　同じく平成１７年１月１９日付けの異議の決定において引用した特開昭６３−７３８８４号公報（以下、「引用例２」という。）には、図面と共に以下の記載がある。
ａ．「ＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴの各ゲート端子及び各ソース端子を接続し、該ゲート端子及びソース端子間に正、負のゲート電圧を加えるゲート駆動回路を備えて構成したことを特徴とするパワーＭＯＳＦＥＴによるインバータ回路。」（特許請求の範囲）
　
ｂ．「〔従来の技術〕
　従来この種のインバータ回路として第４図のものが知られている。この従来構造は２個のＮチャンネルＭＯＳＦＥＴ５１・５２と２組の互いに絶縁されたゲート駆動回路５３・５４とで構成されている。
　〔発明が解決しようとする問題点〕
　この回路構成の場合素子のターンオフ遅れやゲートパルスの伝達遅れに伴いスイッチング時に上下の素子が同時導通するアーム短絡が生じ、素子の定格を脅かし、スイッチング損失を増大させるなどの不都合を生じる。
　この短絡防止対策として第５図の如くアームを構成する上下の素子の制御パルスに一定のデッドタイムを設ける方法がある。
　しかしながらこの方法の場合、素子のターンオフ時間は負荷電流の大きさや温度条件により変化し、またゲートドライブ回路の影響も受けるため十分な余裕をとってデッドタイムを設定する必要がある。
　またデッドタイムを持たせることはゲート駆動回路を複雑にするとともにインバータの出力波形の精度を低下し、素子の利用率の低下や制御系の不安定現象を生じさせることがあるという不都合を有している。」（１頁下段左欄２０行−２頁上段左欄８行。）
　
ｃ．「〔作用〕
　ＮチャンネルＭＯＳＦＥＴとＰチャンネルＭＯＳＦＥＴの両ゲート端子間及び両ソース端子間の電圧は同一となり、同時導通は起こり得ず、スイッチング過渡時のアーム短絡は回避される。」（２頁上段右欄１８行−同下段左欄２行。）
　
ｄ．「〔実施例〕
　第１図乃至第３図は本発明の実施例を示し、１はＮチャンネルＭＯＳＦＥＴ、２は同一定格のＰチャンネルＭＯＳＦＥＴであって、各ゲート端子３，４を直結している。
　５はゲート駆動回路である。
　第３図は、第１図の回路を１００〔Ｖ〕の直流電源に接続し、ゲート端子３・４間とすでに直結されているソース端子間を第２図の正、負のゲート電圧で駆動して無負荷運転したとき得られた波形である。
　すなわち第３図から、大きなピーク電流や素子電圧の上昇は生ぜず、短絡現象の起こっていないことが理解される。」（２頁下段左欄３−２０行。）
　
ｅ．「〔発明の効果〕
　本発明は上述の如く、スイッチング過渡時の電源短絡を回避でき、このためパワーＭＯＳＦＥＴ固有の高速スイッチング性能を充分に活用でき、高周波大電力のスイッチングが容易にできるとともにゲート駆動回路も一組でよく部品点数の減少や装置の小型、軽量化を図ることができ、かつゲートとソース間を直接駆動するため電源や負荷条件に関係なくスイッチングでき、電力変換回路への適用が可能となる。」（２頁下段右欄５−１８行）
　
　上記引用例２の記載によれば少なくとも以下のことが明らかである。
ア．そのＮチャンネルＭＯＳＦＥＴ１及びＰチャンネルＭＯＳＦＥＴ２はＭＯＳ型電界効果トランジスタ、即ちトランジスタである。
　
イ．第１図の回路は、前記トランジスタを主スイッチング素子としたハーフブリッジ型のインバータ回路である。また、それが電力変換回路へ適用された場合に電源装置として利用できることは当業者に自明である。
　
　以上のことから、引用例２には、自明の事項も含め少なくとも次の発明（以下、「引用発明２」という。）が記載されているものと認められる。
　
「ＮチャンネルのトランジスタおよびＰチャンネルのトランジスタを主スイッチング素子としたハーフブリッジ型のインバータ回路と、
　（第２図の正、負のゲート電圧を発生する）駆動回路を有し、この駆動回路の駆動によりＮのチャンネルのトランジスタのゲートおよびＰチャンネルのトランジスタのゲートに交互に電圧を印加してこのインバータ回路のＮチャンネルのトランジスタおよびＰチャンネルのトランジスタを制御する制御手段と、
を具備したことを特徴とする電源装置。」
　
（３）本件訂正発明１と引用発明１との対比
　上記本件訂正発明１（前者）と引用発明１（後者）とを以下に対比する。
　前者の「ＮチャネルのトランジスタおよびＰチャネルのトランジスタ」も、後者の「同一タイプのＭＯＳＴ−ＦＥＴ７からなるトランジスタおよび補助制御回路８により制御されるＭＯＳＴ−ＦＥＴ６からなるトランジスタ」も、共に少なくともそれらをハーフブリッジ型のインバータ回路のスイッチング素子とした「２つのトランジスタ」であるといえる。
　また、前者の制御手段が「共振回路の共振によりＮチャネルのトランジスタのゲートおよびＰチャネルのトランジスタのゲートに交互に電圧を印加してこのインバータ回路のＮチャネルのトランジスタおよびＰチャネルのトランジスタを制御する」ことも、また、後者の制御手段が「共振回路の共振によりＭＯＳＴ−ＦＥＴ７からなるトランジスタのゲートおよび補助制御回路８を介してＭＯＳＴ−ＦＥＴ６からなるトランジスタのゲートに交互に電圧を印加してこのインバータ回路のＭＯＳＴ−ＦＥＴ７からなるトランジスタおよびＭＯＳＴ−ＦＥＴ６からなるトランジスタを制御する」ことも、共に少なくとも「共振回路の共振により２つのトランジスタのゲートに交互に電圧を印加してこのインバータ回路の２つのトランジスタを制御する」ことであるといえる。
　また、前者の起動回路が「平滑コンデンサの一端とＮチャネルのトランジスタのゲートおよびＰチャネルのトランジスタのゲートとの間に接続された抵抗およびＰチャネルのトランジスタのドレイン、ソース間に接続された抵抗を有し、これらの抵抗を介してＮチャネルのトランジスタのゲートおよびＰチャネルのトランジスタのゲートに電圧を印加する」ことも、後者の起動回路が「平滑コンデンサの一端とブレークダウン素子（ダイアック）３２と抵抗３１を介してＭＯＳＴ−ＦＥＴ７からなるトランジスタのゲートとの間に接続された起動用の抵抗（抵抗３３）を有し、少なくとも起動用の抵抗を介してインバータ回路のＭＯＳＴ−ＦＥＴ７に電圧を印加する」ことも、共に少なくとも「平滑コンデンサの一端と少なくとも一方のトランジスタのゲートとの間に接続された抵抗を有し、少なくとも該抵抗を介してインバータ回路のトランジスタに電圧を印加する」ことであるといえる。
　以上のことから、本件訂正発明１と引用発明１とは以下の一致点及び相違点を有している。
（一致点）
「２つのトランジスタをスイッチング素子としたハーフブリッジ型のインバータ回路と、；直列に接続されたインダクタおよびコンデンサの共振回路を有し、この共振回路の共振により２つのトランジスタのゲートに交互に電圧を印加してこのインバータ回路の２つのトランジスタを制御する制御手段と；平滑コンデンサの一端と少なくとも一方のトランジスタのゲートに接続された抵抗を有し、少なくとも該抵抗を介してインバータ回路のトランジスタに電圧を印加する起動回路と；を具備したことを特徴とする電源装置。」
（相違点１）
　ハーフブリッジ型のインバータ回路のスイッチング素子として、本件訂正発明はＮチャネルのトランジスタおよびＰチャネルのトランジスタを主スイッチング素子としたものであるのに対し、引用発明１は同一タイプのＭＯＳＴ−ＦＥＴ７からなるトランジスタおよび補助制御回路８により制御されるＭＯＳＴ−ＦＥＴ６からなるトランジスタをスイッチング素子としたものであり、そのことに伴って、本件訂正発明１の制御手段は共振回路の共振によりＮチャネルのトランジスタのゲートおよびＰチャネルのトランジスタのゲートに交互に電圧を印加してこのインバータ回路のＮチャネルのトランジスタおよびＰチャネルのトランジスタを制御するのに対し、引用発明１の制御手段は共振回路の共振によりＭＯＳＴ−ＦＥＴ７からなるトランジスタのゲートおよび補助制御回路８を介してＭＯＳＴ−ＦＥＴ６からなるトランジスタのゲートに交互に電圧を印加してこのインバータ回路のＭＯＳＴ−ＦＥＴ７からなるトランジスタおよびＭＯＳＴ−ＦＥＴ６からなるトランジスタを制御する点。
（相違点２）
　起動回路に関して、本件訂正発明１は平滑コンデンサの一端とＮチャネルのトランジスタのゲートおよびＰチャネルのトランジスタのゲートとの間に接続された抵抗およびＰチャネルのトランジスタのドレイン、ソース間に接続された抵抗を有し、これらの抵抗を介してＮチャネルのトランジスタのゲートおよびＰチャネルのトランジスタのゲートに電圧を印加するのに対し、引用発明１は平滑コンデンサの一端とブレークダウン素子（ダイアック）３２と抵抗３１を介してＭＯＳＴ−ＦＥＴ７からなるトランジスタのゲートとの間に接続された起動用の抵抗（抵抗３３）を有し、少なくとも起動用の抵抗を介してインバータ回路のＭＯＳＴ−ＦＥＴ７に電圧を印加する点。
　
（４）本件訂正発明１についての判断
（相違点１）について
　上記（２−２）において示したように、引用例２には引用発明２が記載されている。この引用発明２は、ハーフブリッジ型のインバータ回路のスイッチング素子として、ＮチャンネルのトランジスタおよびＰチャンネルのトランジスタをスイッチング素子としたものであるから、引用発明１のハーフブリッジ型のスイッチング素子として、同一タイプのＭＯＳＴ−ＦＥＴ７からなるトランジスタおよび補助制御回路８により制御されるＭＯＳＴ−ＦＥＴ６からなるトランジスタに替えて、この引用発明２のＮチャネルのトランジスタおよびＰチャネルのトランジスタを適用して本件訂正発明１の前記相違点１に係る発明特定事項を想到することは、その適用により本件訂正発明１の前記発明特定事項が自動的（必然的）に得られ、また、前記適用を阻害すべき特段の事情も認められない以上、当業者が適宜容易になし得た程度のものであり、その効果も前記適用により当然に予測されるものにすぎない。
　
（相違点２）について
　本件訂正発明１も引用発明１も共に「起動回路」を備えているものの、その具体的構成は異なる。
　すなわち、本件訂正発明１の起動回路は、平滑コンデンサの一端とＮチャネルのトランジスタのゲートおよびＰチャネルのトランジスタのゲートとの間に接続された抵抗およびＰチャネルのトランジスタのドレイン、ソース間に接続された抵抗を有し、これらの抵抗を介してＮチャネルのトランジスタのゲートおよびＰチャネルのトランジスタのゲートに電圧を印加するのに対し、引用例１の起動回路は、起動抵抗のほかにブレークダウン素子（ダイアック）３２を備え、本件訂正発明１とは異なる構成となっており、このため、本件訂正発明１の起動回路と作用・機能において相違することは明らかである。　
　しかも、引用例１全体の記載をみても、本件訂正発明１の起動回路の構成を示唆する事項は何ら見あたらない。
　また、引用発明２は、「起動回路」を有していない。
　したがって、本件訂正発明１の相違点２に係る構成については、引用例１及び２のいずれにも記載されておらず、また、当業者が容易に想到し得たものとすることはできないから、本件訂正発明が引用例１及び２に記載された発明に基づいて、当業者が容易になし得たものとすることはできない。
　
（５）本件訂正発明２ないし９についての判断
　本件訂正発明２ないし９は、本件訂正発明１において、その構成を更に限定したものに相当するから、（４）で述べたと同様な理由により、引用例１、２に記載された発明に基いて、当業者が容易に発明をすることができたとは認められない。
　
（６）独立特許要件についてのむすび
　他に本件訂正発明１ないし９が特許出願の際独立して特許を受けることができないとする理由も見当たらない。
　したがって、本件訂正発明１ないし９が特許出願の際独立して特許を受けることができないものとすることはできないから、本件訂正は、特許法第１２６条第５項の規定に適合する。
　
５．むすび
　以上のとおり、本件訂正審判の請求は、特許法第１２６条第１項ただし書き及び同条第３項〜第５項の規定に適合する。
　よって結論のとおり審決する。