【事件の表示】
　平成　７年特許願第　５１５２９号「電子機器」拒絶査定不服審判事件〔平成　８年　９月２７日出願公開、特開平　８−２４８９２５〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続きの経緯・本願発明
  本願は、平成７年３月１０日の出願であって、平成１３年７月３０日付けで手続補正がなされたが、同年９月４日付けで拒絶査定がなされ、これに対して、同年１０月１１日に拒絶査定に対する審判請求がなされたものである。
　本願の請求項１〜３に係る発明は、平成１３年７月３０日付け手続補正書により補正された明細書の特許請求の範囲の請求項１〜３に記載された次のとおりのものと認める。
  【請求項１】
　第１のフレーム周波数の表示データを出力するインターフェース部と、
第１のフレーム周波数の表示データを第１のフレーム周波数よりも高く、かつ、第１のフレーム周波数の非整数倍の第２のフレーム周波数の表示データに変換して出力する周波数変換回路と、
上記第２のフレーム周波数の表示データを表示する単純マトリクス方式の液晶表示装置とを備え、
  上記周波数変換回路は、フレームメモリー、書き込みアドレス発生回路、読み出しアドレス発生回路、マルチプレクサ回路を備えるとともに、
　上記書き込みアドレス発生回路が、上記第１のフレーム周波数のタイミングに基づいて、上記フレームメモリーにおける表示データを書き込むべき書き込みアドレスを指定する書き込み用アドレス信号を出力し、
　上記読み出しアドレス発生回路が、上記単純マトリクス方式の液晶表示装置において画面にゴーストやちらつきのない高品位画像の表示が可能になるような上記第２のフレーム周波数のタイミングに基づいて、上記フレームメモリーにおける読み出すべき表示データの読み出しアドレスを指定する読み出しアドレス信号を出力し、
　上記マルチプレクサ回路が、書き込み時には上記フレームメモリーに上記書き込み用アドレス信号が入力されるように、一方、読み出し時には上記読み出し用アドレス信号が入力されるように、上記フレームメモリーに入力されるアドレス信号を切り替えることを特徴とする電子機器。
　【請求項２】
　第１のフレーム周波数の表示データを表示するアクティブマトリクス方式の液晶表示装置またはＣＲＴ表示装置が備えられていることを特徴とする請求項１記載の電子機器。
　【請求項３】
　上記周波数変換回路は、２つのフレームメモリーを備え、該２つのフレームメリーを書き込みの１フレーム毎に書き込み用と読み出し用とに切り替えることを特徴とする請求項１または２記載の電子機器。
２．引用例
  これに対して、原査定の拒絶の理由に引用された、本願出願前に頒布された刊行物である特開平５−１１７２０号公報（以下、「引用例」という。）には、次の事項が記載されている。
ａ．【産業上の利用分野】本発明は、ＣＲＴ（陰極線管ディスプレイ）のための表示タイミングにて動作可能なフラットパネル形ディスプレイを備えた表示システムに関する。
【０００２】
【従来の技術】パーソナルコンピュータの分野では従来のディスクトップに代わり、小型、軽量、携帯に便利なラップトップが普及してきた。この種パーソナルコンピュータは、その特質上ディスプレイデバイスとして、液晶表示器（ＬＣＤ）、プラズマ表示器（ＰＤＰ）等のフラットパネルディスプレイが使用される。この種パーソナルコンピュータでは、フラットパネルディスプレイ、例えばＬＣＤはその表示タイミングがＣＲＴの表示タイミングと大きく異なるため、ＬＣＤ専用の表示制御回路を用いることによって対応していた。そのタイミングの一例を示すと以下のようになる。
ＣＲＴ；
　　　　水平同期（ＨＳＹＮＣ）　３１．７８マイクロ秒　　３１．４６ＫＨｚ
　　　　垂直同期（ＶＳＹＮＣ）　１６．６８マイクロ秒　　５９．９５Ｈｚ
ＬＣＤ；
　　　　水平同期（ＬＰ）　　　　５２．１１１マイクロ秒　１９．１９ＫＨｚ
　　　　垂直同期（ｆｐ）　　　　１２．５１１マイクロ秒　７９．９４Ｈｚ 
（２ページ左欄２１行〜４２行）
ｂ．従来例では表示制御回路をフラットパネル用の表示タイミングで動作させる必要があるため、ソフトウェア的な互換性上の問題があった。また、ＣＲＴとフラットパネルディスプレイとの同時表示は不可能であった。
【０００４】本発明は上記事情に鑑みてなされたものであり、ＣＲＴディスプレイの表示タイミングでフラットパネルディスプレイを動作可能にした表示システムを提供することを目的とする。
（２ページ左欄５０行〜右欄８行）
ｃ．ＬＣＤパネル自体をＣＲＴのタイミングで動かすことはできないので、フレームバッファメモリに一度データを蓄えて、それをあらためて読み出しＬＣＤパネル上に表示する構成とする。このため、一時的に表示データを蓄えるためのフレームバッファメモリと、ＣＲＴ用のタイミングで入力される表示データをフレームバッファメモリに書き込む回路と、フレームバッファメモリからＬＣＤパネル用の表示タイミングに従ってデータを読み出す回路と、この読み出されたデータを表示するＬＣＤパネルとを設けることにより、ＣＲＴの表示タイミングで動作するＬＣＤパネルを用いた表示装置を実現する。
（２ページ右欄２８行〜３９行）
ｄ．図１は本発明の実施例を示すブロック図である。図に於いて、符号１はパーソナルコンピュータ本体であり、表示データを生成する他、表示に必要な同期信号等を出力する。符号２はデータ書き込み制御回路であり、パーソナルコンピュータ本体１からＣＲＴ用のタイミングで出力された表示データをフレームバッファメモリ３に書き込む制御を行う。符号３はフレームバッファメモリであり、書き込み制御回路２によって書かれたデータを蓄え、読み出し制御回路４によってそのデータが読み出される。符号４は読み出し制御回路であり、フレームバッファメモリ３からＬＣＤ用のタイミングでデータを読み出し、それをＬＣＤパネル５に出力する。符号５はＬＣＤパネルであり、読み出し制御回路４から送られたデータを表示する。符号６はＣＲＴ（ＣＲＴディスプレイ）であり、パーソナルコンピュータ本体１から送られたデータを表示する。
（３ページ左欄８行〜２３行）
ｅ．図１において、パーソナルコンピュータ本体１から送られたデータはＣＲＴ用のタイミングで出力される。書き込み制御回路２は、そのタイミングに従って、データをフレームバッファメモリ３に書き込む。一方、読み出し制御回路４はフレームバッファメモリ３からデータを読み出す。読み出しのタイミングはＬＣＤパネル用のタイミングに合わせている。読み出されたデータは、ＬＣＤパネル５に送られて表示される。このとき、書き込みと読み出しは、独立に並行して行われる。
（３ページ右欄４０行〜４８行）
ｆ．このような、並行動作を実現するための手段としては、高速のＳＲＡＭ（スタティックＲＡＭ）を時間分割して使用する方法、デュアルポートメモリを用いて、完全に同時に使用する方法、フレームバッファメモリを複数面用意して、空いている方を使用する等の方式が考えられる。これらの手段は、本特許の方式の本質には関わらない。使用できるメモリディバイスの種類・性能・コストなどで適宜選択することが可能である。
（４ページ２行〜９行）
　引用例には、上記の引用例記載事項ａ〜ｅ及び図１の記載から、ＬＣＤはその表示タイミングがＣＲＴの表示タイミングと大きく異なるため、ＬＣＤパネル自体をＣＲＴのタイミングで動かすことはできないので、フレームバッファメモリに一度データを蓄えて、それをあらためて読み出しＬＣＤパネル上に表示するようにして、ＣＲＴディスプレイとＬＣＤパネルの同時表示を可能とすること、及び、図１で示される実施例においては、ＣＲＴ用の表示タイミングでパーソナルコンピュータ本体１が表示データを出力し、出力された表示データを、ＣＲＴ用の表示タイミングに従って、書き込み制御回路２により、フレームバッファメモリ３に書き込み、ＬＣＤパネル用の表示タイミングに合わせて、読み出し制御回路４により、フレームバッファメモリ３から読み出し、読み出されたデータはＬＣＤパネル５に送られて表示される表示システムが記載されているものと認められる。
  以上の記載から、引用例には以下の発明（以下、「引用発明」という。）が、記載されているものと認められる。
　ＣＲＴ用の表示タイミングで表示データを出力するパーソナルコンピュータ本体１と、その表示タイミングがＣＲＴ用の表示タイミングと異なるＬＣＤパネル用の表示タイミングで表示データを表示するＬＣＤパネル５と、フレームバッファメモリ３，書き込み制御回路２，読み出し制御回路４を備え、書き込み制御回路２が、出力された表示データを、ＣＲＴ用の表示タイミングに基づいてフレームバッファメモリ３に書き込み、読み出し制御回路４が、ＣＲＴ用の表示タイミングとは異なるＬＣＤパネル用の表示タイミングに基づいて、フレームバッファメモリ３から表示データを読み出し、ＬＣＤパネル５に出力する表示システム。
３．対比
　請求項１に係る発明（以下、「本願発明」という。）と上記引用発明とを対比する。
　引用発明は、ＬＣＤパネル自体をＣＲＴのタイミングで動かすことはできないので、フレームバッファメモリに一度データを蓄えて、それをあらためて読み出しＬＣＤパネル上に表示する構成としており、フレームバッファメモリへの書き込み制御は、フレームバッファメモリに書き込む表示データの表示タイミング（ＣＲＴ用の表示タイミング）に基づいて行われ、読み出し制御は、フレームバッファメモリから読み出すＬＣＤパネル用の表示データの、フレームバッファメモリに書き込む表示データの表示タイミングとは異なる表示タイミングに基づいて行われており、一方、本願発明のフレームメモリーへの書き込みは、フレームメモリーに書き込む表示データの表示タイミングに基づいて行われ、読み出し制御は、フレームメモリーから読み出す液晶表示装置用の表示データの、フレームメモリーに書き込む表示データの表示タイミングとは異なる表示タイミングに基づいて行われているから、引用発明のフレームバッファメモリ、ＬＣＤパネルは、本願発明のフレームメモリー、液晶表示装置にそれぞれ相当する。
　引用発明において、フレームバッファメモリーに対する表示データの書き込み、読み出しのタイミングについて用いられる、「ＣＲＴ用の表示タイミング」 、「ＬＣＤパネル用の表示タイミング」は、フレームバッファメモリーに対する書き込み、読み出しタイミングを規定するものであるから、本願発明の第１、第２のフレーム周波数のタイミングに相当する。また、引用発明のパーソナルコンピュータ本体１は、ＣＲＴ用の表示タイミングで表示データを出力するものであるが、上記のようにＣＲＴ用の表示タイミングが、第１のフレーム周波数のタイミングに相当することから、本願発明のインターフェース部に相当する。また、引用発明のフレームバッファメモリ、書き込み制御回路、読み出し制御回路についてみると、パーソナルコンピュータ本体から出力されたＣＲＴ用の表示データをＣＲＴ用の表示タイミングでフレームバッファメモリに書き込み、ＬＣＤパネル用の表示タイミングでフレームバッファメモリから読み出して、ＬＣＤパネル用の表示データとして出力するものであるから、これらは、本願発明の周波数変換回路に相当する。さらに、引用発明の表示システムは、本願発明のインターフェース部に相当するパーソナルコンピュータ本体１、周波数変換回路に相当するフレームバッファメモリ、書き込み制御回路、読み出し制御回路、及び、液晶表示装置に相当するＬＣＤパネルを有しているのであるから、本願発明の「電子機器」に相当するものである。
　したがって、両者は、表示タイミングの異なる表示装置でそれぞれに適した表示タイミングで表示を行うために、
　第１のフレーム周波数の表示データを出力するインターフェース部と、第１のフレーム周波数の表示データを第１のフレーム周波数の周波数とは異なる第２のフレーム周波数の表示データに変換して出力する周波数変換回路と、第２のフレーム周波数の表示データを表示する液晶表示装置とを備え、上記周波数変換回路は、フレームメモリーと、上記第１のフレーム周波数のタイミングに基づいて、上記フレームメモリーに表示データを書き込み、上記第２のフレーム周波数のタイミングに基づいて、上記フレームメモリーから表示データを読み出す制御回路を備えたことを特徴とする電子機器
　の点の構成で一致し、以下の点で相違する。
［相違点１］　　
　本願発明では、液晶表示装置として単純マトリックス方式の液晶表示装置を採用するとともに、第１のフレーム周波数よりも高く、かつ、第１のフレーム周波数の非整数倍の第２のフレーム周波数のタイミングで読み出しを行っているのに対し、引用発明では、ＬＣＤパネル（液晶表示装置に相当）の方式、第２のフレーム周波数に関するこのような限定がない点。
［相違点２］
　周波数変換回路が、本願発明では、フレームメモリー、書き込みアドレス発生回路、読み出しアドレス発生回路、フレームメモリーへ入力される書き込み用アドレスと読み出し用アドレスを切り替えるマルチプレクサ回路を設けているのに対し、引用発明では、アドレス発生回路に関する明示がなく、また、マルチプレクサ回路を有していない点。
４．判断
　上記各相違点について検討する。
 ［相違点１］について
  単純マトリックス方式の液晶表示装置は、フレーム周波数を液晶の応答速度に対して相対的に高くすれば、フリッカが低減されるが、その一方で、フレーム周波数を高くするほどクロストークの影響も大きくなるため、フレーム周波数を必要以上に高く設定することも望ましくないというその特性とともに従来周知のものである。（例えば、特開平５−５３５４３号公報参照）
　したがって、引用発明において、単純マトリックス方式の液晶表示装置を採用することは、単純マトリックス方式の液晶表示装置がその特性とともに従来周知であり、その採用による効果も、単純マトリックス方式の液晶表示装置の有する周知の特性から予想し得る範囲のものにすぎないから、格別の推考力を要したものとは認められない。
　また、単純マトリックス方式の液晶表示装置において、高品位画像の表示が可能となるように選定されたフレーム周波数が、第１のフレーム周波数の非整数倍に相当するのであれば、第２のフレーム周波数をそのような値とすることは当然のことであって、この点にも格別の特徴は特に認められない。 
「相違点２」について
　フレームメモリーに対する書き込み、読み出しに当たって、アドレス指定が必要となることは技術常識であり、引用発明においても、フレームバッファメモリーに対する書き込みアドレス、読み込みアドレスの指定がなされていることは明らかであるから、引用発明の書き込み制御回路、読み出し制御回路は、書き込みアドレス発生回路、読み出しアドレス発生回路を有しているものと認められる。
  また、フレームメモリーへ入力される書き込み用アドレスと読み出し用アドレスを切り替えるマルチプレクサ回路を設ける点は、従来周知の事項であり（必要なら、特開昭６２−２３６２８５号公報、特に従来例として提示されている第５図及び関連する説明中の書き込みアドレスＷＡＤ、読み出しアドレスＲＡＤ、マルチプレクサ５８Ａの構成の点、特開昭６２−２７２７７８号公報、特に、表示メモリ１，２、マルチプレクサ１，２、ライト用アドレスバス３、リード用アドレスバス４の構成の点、等参照。）、また、上記「２．引用例」の項で指摘した引用例記載事項ｆに「このような、並行動作を実現するための手段としては、高速のＳＲＡＭ（スタティックＲＡＭ）を時間分割して使用する方法、デュアルポートメモリを用いて、完全に同時に使用する方法、フレームバッファメモリを複数面用意して、空いている方を使用する等の方式が考えられる。これらの手段は、本特許の方式の本質には関わらない。使用できるメモリディバイスの種類・性能・コストなどで適宜選択することが可能である。」との記載があり、フレームバッファメモリーを時分割で書き込みと、読み出しに使用したり、フレームバッファメモリーを複数面用意して書き込みと読み出しを交互に行ったりすることが示唆されており、マルチプレクサ回路を用いてフレームメモリーへ入力される書き込み用アドレスと読み出し用アドレスを切り替える構成を採用することは、当業者が格別の推考力を要したものとは認められない。
  そして、本願発明による効果も、引用例及び周知事項から当業者が容易に予測しうる範囲のものにすぎない。
 ５．むすび
  したがって、本願発明は、引用例に記載された発明及び周知事項に基づいて当業者が容易に発明をすることができたものであり、特許法第２９条第２項の規定により特許を受けることができない。
  そして、請求項１に係る発明（「本願発明」）が、特許を受けることができないものであるから、請求項２及び請求項３に係る発明について審理するまでもなく、本願は拒絶すべきものである。
　よって、結論のとおり審決する。