(57)【要約】  シリコン基板（１０１）上に、ＲＴＯ法によりシリコン酸化物からなる下地層（１０３）を形成する。このとき、下地層（１０３）の膜厚を１．５ｎｍ以上とする。次に、下地層（１０３）上に、ＣＶＤ法によりハフニウム窒化物を０．５乃至１．０ｎｍの厚さに堆積させ、金属化合物層（１０４）とする。次に、水素雰囲気中において熱処理を施し、金属化合物層（１０４）から下地層（１０３）中にハフニウム元素を拡散させてシリケート化させ、ゲート絶縁膜（１０６）を形成する。その後、酸化雰囲気中において熱処理を行う。このとき、シリコン基板（１０１）とゲート絶縁膜（１０６）との界面には、ハフニウム元素が到達しないようにする。
2005038929.tif 000002
【特許請求の範囲】
【請求項１】
ゲート電極と基板とを電気的に絶縁するゲート絶縁膜を備えた半導体装置の製造方法であって、前記基板上にシリコンを含有する下地層を形成する下地層形成工程と、前記下地層上に金属化合物からなる金属化合物層を堆積させる金属化合物層堆積工程と、前記下地層及び前記金属化合物層を熱処理することにより、前記下地層及び前記金属化合物層からゲート絶縁膜を形成するゲート絶縁膜形成工程と、を有することを特徴とする半導体装置の製造方法。
【請求項２】
前記ゲート絶縁膜形成工程において、前記下地層と前記基板との界面には、前記金属化合物層に含まれる金属元素を拡散させないことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記ゲート絶縁膜形成工程において、前記金属化合物層の表面が露出した状態で、前記下地層及び前記金属化合物層を熱処理することを特徴とする請求項１又は２に記載の半導体装置の製造方法。
【請求項４】
前記基板には、シリコン基板、ゲルマニウム基板、又はシリコンとゲルマニウムとからなる半導体基板を用いることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置の製造方法。
【請求項５】
前記ゲート絶縁膜形成工程の後に、ゲート電極を形成する工程を有することを特徴とする請求項１乃至４のいずれか１項に記載の半導体装置の製造方法。
【請求項６】
前記ゲート絶縁膜形成工程は、前記下地層中に前記金属化合物層に含まれる金属元素を拡散させる工程であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記ゲート絶縁膜形成工程は、前記金属化合物層中に前記下地層に含まれるシリコン元素を拡散させる工程であることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置の製造方法。
【請求項８】
前記下地層は、シリコン酸化物又はシリコン酸窒化物からなることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置の製造方法。
【請求項９】
前記下地層の膜厚は、１．０ｎｍ以上であることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置の製造方法。
【請求項１０】
前記下地層の膜厚は、１．５ｎｍ以上であることを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
前記金属化合物層は、Ｚｒ、Ｈｆ、Ｔａ、Ａｌ、Ｔｉ、Ｎｂ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕからなる群から選択された１種又は２種以上の金属元素を含有することを特徴とする請求項１乃至１０のいずれか１項に記載の半導体装置の製造方法。
【請求項１２】
前記金属化合物は、前記金属元素と酸素とを含む金属酸化物又は前記金属元素と窒素とを含む金属窒化物であることを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記金属酸化物は、前記金属元素と酸素のみからなる化合物、前記金属元素と酸素と窒素とからなる金属酸窒化物、前記金属元素と酸素とシリコンとからなる金属珪素酸化物、前記金属元素と酸素と窒素とシリコンとからなる金属珪素酸窒化物、アルミニウム以外の前記金属元素と酸素とアルミニウムとからなる金属アルミニウム酸化物、又は、アルミニウム以外の前記金属元素とアルミニウムと酸素と窒素とからなる金属アルミニウム酸窒化物であることを特徴とする請求項１２に記載の半導体の製造方法。
【請求項１４】
前記金属化合物層が前記金属酸化物からなり、前記金属化合物層の膜厚が２．０ｎｍ以下であることを特徴とする請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１５】
前記金属化合物層の膜厚が１．５ｎｍ以下であることを特徴とする請求項１４に記載の半導体装置の製造方法。
【請求項１６】
前記金属化合物層の膜厚が０．５ｎｍ以上であることを特徴とする請求項１４又は１５に記載の半導体装置の製造方法。
【請求項１７】
前記金属化合物層が前記金属酸化物からなり、前記下地層の膜厚に対する前記金属化合物層の膜厚の比の値が１．５以下であることを特徴とする請求項１２乃至１６のいずれか１項に記載の半導体装置の製造方法。
【請求項１８】
前記膜厚の比の値が１．０以下であることを特徴とする請求項１７に記載の半導体装置の製造方法。
【請求項１９】
前記金属化合物層が前記金属酸化物からなり、前記金属化合物層の組成は、化学量論組成から酸素が欠損した組成であることを特徴とする請求項１２乃至１８のいずれか１項に記載の半導体装置の製造方法。
【請求項２０】
前記ゲート絶縁膜形成工程において、熱処理時の酸化反応によって前記金属化合物層からなる前記ゲート絶縁膜中の欠損している酸素を補償することを特徴とする請求項１９に記載の半導体装置の製造方法。
【請求項２１】
前記金属酸化物が、前記金属珪素酸化物、前記金属珪素酸窒化物、前記金属アルミニウム酸化物又は前記金属アルミニウム酸窒化物であり、前記金属酸化物におけるシリコン及びアルミニウムのうち少なくとも一方の含有率が、前記金属酸化物から酸素及び窒素を除いたものに対して２０乃至４０原子％であることを特徴とする請求項１３乃至２０のいずれか１項に記載の半導体装置の製造方法。
【請求項２２】
前記金属化合物層が前記金属窒化物であり、前記金属化合物層の膜厚が１．０ｎｍ以下であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項２３】
前記金属化合物層の膜厚が０．６ｎｍ以下であることを特徴とする請求項２２に記載の半導体装置の製造方法。
【請求項２４】
前記ゲート絶縁膜の酸化膜換算膜厚が、金属化合物層堆積工程前の前記下地層の酸化膜換算膜厚に比べて薄くなることを特徴とする請求項１乃至２３のいずれか１項に記載の半導体装置の製造方法。
【請求項２５】
前記金属化合物層堆積工程は、前記下地層上に、前記金属化合物として、ハフニウム窒化物を１．０ｎｍ以下の膜厚に堆積させる工程であることを特徴とする請求項１乃至２４のいずれか１項に記載の半導体装置の製造方法。
【請求項２６】
前記金属化合物層堆積工程は、前記下地層上に、前記金属化合物として、ハフニウム珪素酸化物又はハフニウム珪素酸窒化物を１．５ｎｍ以下の膜厚に堆積させる工程であることを特徴とする請求項１乃至２４のいずれか１項に記載の半導体装置の製造方法。
【請求項２７】
前記ゲート絶縁膜形成工程は、前記金属化合物層を構成する金属化合物の結晶化温度よりも低温で熱処理する低温熱処理工程を有することを特徴とする請求項１乃至２６のいずれか１項に記載の半導体装置の製造方法。
【請求項２８】
前記ゲート絶縁膜形成工程は、前記低温熱処理工程の後に、前記結晶化温度よりも高温で熱処理する高温熱処理工程を有することを特徴とする請求項２７に記載の半導体装置の製造方法。
【請求項２９】
前記ゲート絶縁膜形成工程において、熱処理の少なくとも一部を還元性雰囲気中において行うことを特徴とする請求項１乃至２８のいずれか１項に記載の半導体装置の製造方法。
【請求項３０】
前記還元性雰囲気が水素雰囲気又はアンモニア雰囲気であることを特徴とする請求項２９に記載の半導体装置の製造方法。
【請求項３１】
前記ゲート絶縁膜形成工程において、前記金属化合物層の最上部の組成が前記金属化合物層堆積工程後の組成と異なるまで熱処理することを特徴とする請求項１乃至３０のいずれか１項に記載の半導体装置の製造方法。
【請求項３２】
前記ゲート絶縁膜形成工程において、前記金属化合物層に前記下地層と未反応の領域を残留させ、この未反応の領域を剥離する未反応領域剥離工程をさらに有することを特徴とする請求項１乃至３０のいずれか１項に記載の半導体装置の製造方法。
【請求項３３】
前記未反応領域剥離工程は、フッ酸溶液又はアンモニア過酸化水素水溶液を用いて前記未反応の領域を剥離する工程であることを特徴とする請求項３２に記載の半導体装置の製造方法。
【請求項３４】
前記未反応領域剥離工程の後に、さらに熱処理を行う工程を有することを特徴とする請求項３２又は３３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高誘電率薄膜を備えた半導体装置の製造方法に関し、特に、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を構成するゲート絶縁膜の高性能化及び低消費電力化を図った半導体装置の製造方法に関する。
【背景技術】
【０００２】
従来より、シリコン基板とゲート電極との間にゲート絶縁膜が形成された半導体装置、例えば、ＭＯＳＦＥＴを備えた半導体装置が知られている。シリコン酸化膜は、プロセス上の安定性及び絶縁特性が優れているため、ＭＯＳＦＥＴのゲート絶縁膜を形成する材料として広く使用されている。近時の半導体装置の素子微細化に伴って、ゲート絶縁膜の薄層化が進んでおり、ゲート長が１００ｎｍ以下のデバイスにおいては、スケーリング則の要請から、ゲート絶縁膜であるシリコン酸化膜の厚さが１．５ｎｍ以下であることが必要となっている。【０００３】
ＭＯＳＦＥＴにこのような極薄のゲート絶縁膜を使用する場合、ゲートバイアス電圧を印加したときにゲート絶縁膜を貫通して流れるトンネル電流が、ソース・ドレイン電流に対して無視できない値となる。このため、ＭＯＳＦＥＴの高性能化及び低消費電力化を図るために、実効的なゲート絶縁膜の膜厚を薄くし、且つトンネル電流をデバイス設計上の許容値内に抑えるための研究開発が進められている。【０００４】
その研究開発の１つとして、シリコン酸化膜に窒素を添加してシリコン酸窒化膜とすることにより、純粋なシリコン酸化膜に比べて誘電率を増加させ、ゲート絶縁膜の物理的な膜厚を薄層化することなしに、実効的（電気的）な膜厚を減少させる方法が挙げられる。このようなシリコン酸窒化膜は、例えば、シリコン基板表面にシリコン酸化膜を形成した後、アンモニア（ＮＨ３）等の窒素を含有したガス中で高温熱処理することにより、シリコン酸化膜に窒素を導入して形成される。【０００５】
しかしながら、このようなガス雰囲気中での熱処理では、窒素がシリコン酸化膜とシリコン基板との界面に偏析し、界面電気特性が劣化するという問題が生じる。上述のシリコン酸化膜の場合には、シリコン基板とシリコン酸化膜との間で、界面ラフネス及び欠陥密度が少ない良質な接合を実現することが可能である。これに対して、上述の手段でシリコン酸窒化膜を作製した場合には、界面に窒素が偏析することにより、界面ラフネスが増大し、界面欠陥密度が増加する。【０００６】
また、シリコン酸窒化膜を形成する他の方法として、シリコン酸化膜を窒素プラズマに曝し、表面側を選択的に窒化する技術が検討されている。この技術をプラズマ窒化技術という。このプラズマ窒化技術によれば、シリコン基板とシリコン酸窒化膜との界面の窒素濃度を低く抑えることが可能であり、上述の界面偏析窒素に起因する電気特性の劣化を抑制することができる。【０００７】
しかしながら、純粋なシリコン窒化膜の比誘電率もシリコン酸化膜の２倍程度であるため、シリコン酸窒化膜の比誘電率はシリコン酸化膜の比誘電率の２倍以下である。従って、シリコン酸化膜に窒素を添加することによる高誘電率化には限界があり、比誘電率が１０以上のゲート絶縁膜を形成することは、原理的に不可能である。【０００８】
更に、素子の微細化が進んだ世代の技術として、シリコン酸化膜及びシリコン酸窒化膜の替わりに、比誘電率が１０以上の金属酸化物からなる薄膜材料、又は、これらの薄膜材料とシリコンとの複合材料であるシリケート薄膜材料を、ゲート絶縁膜に使用する試みがなされている。このような高誘電率材料には、Ａｌ２Ｏ３、ＺｒＯ２、ＨｆＯ２及びＹ２Ｏ３等の希土類元素酸化物、並びに、Ｌａ２Ｏ３等のランタノイド系希土類元素の酸化物が候補材料として検討されている。これらの高誘電率材料からなる膜をゲート絶縁膜に使用することにより、ゲート長を短くしても、ゲート絶縁膜の膜厚を、スケーリング則に則ったゲート絶縁膜容量を保持しつつトンネル電流を許容範囲内に抑制可能な膜厚にすることができる。【０００９】
なお、ゲート絶縁膜の種類によらず、ゲート絶縁膜材料がシリコン酸化膜であると仮定して、ゲート容量から逆算して得られる絶縁膜の電気的な膜厚をシリコン酸化膜換算膜厚（ＥＯＴ；Equivalent Oxide Thickness）という。即ち、絶縁膜の比誘電率をεｈ、シリコン酸化膜の比誘電率をεｏとし、絶縁膜の厚さをｄｈとしたとき、シリコン酸化膜換算膜厚ｄｅは、下記数式１で表される。【００１０】
【数１】
2005038929.tif 000003
【００１１】
上記数式１は、ゲート絶縁膜に、シリコン酸化膜の比誘電率εｏに比べて大きな誘電率εｈをもった材料を用いた場合には、シリコン酸化膜換算膜厚は、このゲート絶縁膜の膜厚よりも薄いシリコン酸化膜と同等になることを示している。なお、シリコン酸化膜の比誘電率εｏは３．９程度である。そのため、例えば、εｈ＝３９の高誘電率材料からなる膜は、その物理膜厚を１５ｎｍにしても、シリコン酸化膜換算膜厚（電気膜厚）が１．５ｎｍになり、ゲート絶縁膜の容量値を膜厚が１．５ｎｍのシリコン酸化膜と同等に保ちつつ、トンネル電流を著しく低減することができる。【００１２】
次に、このような金属酸化物又はシリケートからなるゲート絶縁膜の特徴を述べる。先ず、ＺｒＯ２及びＨｆＯ２等の金属酸化物をゲート絶縁膜の材料として使用した場合には、高い比誘電率を実現することができる。一方、これらの金属酸化物にシリコンが混入したシリケート材料をゲート絶縁膜の材料として使用した場合には、比誘電率は金属酸化膜からなるゲート絶縁膜よりも低下するものの、熱安定性が向上すると共に、金属酸化物をシリコン基板上に直接接合した場合と比べて、界面の電気特性を改善できる。【００１３】
上述の如く、次世代のＭＯＳＦＥＴの開発においては、金属酸化物又はシリケートからなる高誘電率薄膜をゲート絶縁膜として使用することが検討されており、シリコン基板の表面上に高誘電率薄膜を堆積する方法としては、各種の原料ガスを用いたＣＶＤ（Chemical Vapor Deposition）法、又はＣＶＤ成長を原子層単位で制御したＡＬＣＶＤ（Atomic Layer CVD）法等が検討されている。【００１４】
上述の高誘電率ゲート絶縁膜を開発する初期段階においては、最適な材料の探索を目的として、スパッタリング及び反応性スパッタリング並びに分子線蒸着（Molecular Beam Deposition）等の物理蒸着法が用いられてきた。そして、生産展開を視野に入れた段階の開発研究においては、ＣＶＤ法又はＡＬＣＶＤ法による成膜が主流となっている。【００１５】
これらのゲート絶縁膜の成膜手法については、シリコン基板の表面に直接高誘電率膜を堆積する技術が報告されている。また、成長初期の反応制御及び高誘電率薄膜とシリコン基板との界面の熱安定性を改善することを目的として、界面に極薄（通常１ｎｍ未満）のシリコン酸化膜を挿入する技術が報告されている。この技術においては、シリコン基板表面に極薄のシリコン酸化膜を形成した後に、各種の成膜方法で高誘電率薄膜を堆積する。【００１６】
これらのゲート絶縁膜の成膜手法における共通点は、シリコン基板の表面に、その組成が化学量論的な組成（又は酸素濃度に過不足のないシリケート組成）と一致した高誘電率膜を堆積させることである。特に、ゲート絶縁膜中の酸素欠損等の構造欠陥は、電気特性を劣化させ、リーク電流を増大させる原因となる。【００１７】
これまで、上述の薄膜堆積法により作製した種々の高誘電率膜について、その特性が検討されてきた。この中で、次世代ＭＯＳＦＥＴの開発に向けての最も大きな技術課題は、界面電気特性の改善である。つまり、上述のシリコン酸窒化膜の場合と同様に、高誘電率薄膜とシリコン基板との界面欠陥密度は、シリコン酸化膜とシリコン基板との界面欠陥密度に比べて１０乃至１００倍程度高い。そのため、捕獲されたチャージによる移動度の劣化が顕著になり、ＭＯＳＦＥＴの電流駆動能力が低下し、ゲート絶縁膜を薄膜化した効果が相殺されてしまう。【００１８】
界面電気特性を改善する方法としては、高誘電率膜とシリコン基板との界面にシリコン酸化膜を界面酸化層として挿入する方法が検討されている。この場合、電気特性を決定する界面構造は、高誘電率薄膜の作製方法と深い関係がある。例えば、ＣＶＤ法又はスパッタリング法によりシリコン基板表面に高誘電率薄膜を直接堆積させるときに、成膜時に酸化剤を導入した場合及び成膜装置内に多量の残留酸素が存在する場合には、薄膜堆積と同時にシリコン基板の酸化が進行し、シリコン酸化膜を主成分とした界面層が形成される。このため、これらの界面層の成長と高誘電率薄膜とは相互に独立に制御することが困難であり、界面電気特性を最適化した構造を独立に設計することができない。【００１９】
一方、意図的にシリコン酸化膜を界面酸化層として挿入する手段としては、（１）シリコン基板の表面に極薄のシリコン酸化膜を形成し、その後高誘電率膜を堆積させる方法（例えば、特許文献１等参照）、（２）高誘電率薄膜を堆積させ、その後熱処理を施してシリコン酸化膜を成長させる方法、（３）シリコン基板表面にシリコン酸化膜を形成し、その後このシリコン酸化膜内に少なくとも一種類の金属をイオン注入し、熱処理によりこの金属をシリコン酸化膜内に拡散させる方法（例えば、特許文献２等参照）が知られている。【００２０】
【特許文献１】特開２００２−２８９８４４号公報
【特許文献２】特開２００２−３１４０７４号公報
【発明の開示】
【発明が解決しようとする課題】
【００２１】
しかしながら、上述の従来の技術には、以下に示すような問題点がある。上記（１）の方法においては、シリコン酸化膜が界面熱安定性を向上させる効果があるが、シリコン酸化膜の比誘電率が低いため、シリコン基板表面に形成する初期シリコン酸化膜の膜厚を０．６ｎｍ以下と極めて薄くすることが必要となり、膜厚の制御が困難である。また、この方法においては、シリコン酸化膜が極めて薄いため、シリコン酸化膜上に高誘電率薄膜を堆積する工程において、下地のシリコン酸化膜が変質する場合があり、初期シリコン酸化膜とシリコン基板との界面特性が劣化する場合がある。【００２２】
また、上記（２）の方法は、高誘電率膜中を酸素が容易に拡散して界面層を形成する現象を利用したものである。しかしながら、この方法においては、熱処理工程において高誘電率膜中の金属元素が界面層中に拡散する場合があり、この場合には、電気特性が優れた理想的なシリコン酸化膜とシリコン基板との界面を形成することができない。【００２３】
更に、上記（３）の方法は、シリコン酸化膜内に金属をイオン注入する際に欠陥が生じやすく、また、熱処理時に金属元素の拡散を制御できない。【００２４】
このように、高誘電率ゲート絶縁膜の界面電気特性を向上させるためには、良質のシリコン酸化膜とシリコン基板との界面を保持しつつ、膜質が優れた高誘電率薄膜を形成することが必要である。しかしながら、従来の技術においては、界面層であるシリコン酸化膜の形成工程と高誘電率膜堆積工程とを分離して制御することが困難であるため、良好な界面状態と良質な高誘電率膜とを両立させることができないという問題点がある。【００２５】
本発明はかかる問題点に鑑みてなされたものであって、シリコン基板上に高誘電率のゲート絶縁膜を形成する半導体装置の製造方法において、ゲート絶縁膜とシリコン基板との界面に良質のシリコン酸化物／シリコン界面を形成してゲート絶縁膜とシリコン基板との界面の電気特性の改善を図ることができると共に、良質な高誘電率膜を形成できる半導体装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００２６】
本発明に係る半導体装置の製造方法は、ゲート電極と基板とを電気的に絶縁するゲート絶縁膜を備えた半導体装置の製造方法であって、前記基板上にシリコンを含有する下地層を形成する下地層形成工程と、前記下地層上に金属化合物からなる金属化合物層を堆積させる金属化合物層堆積工程と、前記下地層及び前記金属化合物層を熱処理することにより、前記下地層及び前記金属化合物層からゲート絶縁膜を形成するゲート絶縁膜形成工程と、を有することを特徴とする。【００２７】
本発明においては、基板上にシリコンを含有する下地層を形成し、この下地層の表面側から金属化合物層に含まれる金属を導入してゲート絶縁膜を形成する。これにより、ゲート絶縁膜とシリコン基板との界面において良質なシリコン酸化物／シリコン界面保持したまま、良質なゲート絶縁膜を得ることができる。【００２８】
また、前記ゲート絶縁膜形成工程において、前記下地層と前記基板との界面には、前記金属化合物層に含まれる金属元素を拡散させないことが好ましい。【００２９】
更に、前記ゲート絶縁膜形成工程において、前記金属化合物層の表面が露出した状態で、前記下地層及び前記金属化合物層を熱処理することが好ましい。【００３０】
更にまた、前記基板には、シリコン基板、ゲルマニウム基板、又はシリコンとゲルマニウムとからなる半導体基板を用いてもよい。【００３１】
更にまた、本発明に係る半導体装置の製造方法は、前記ゲート絶縁膜形成工程の後に、ゲート電極を形成する工程を有していてもよい。【００３２】
更にまた、前記ゲート絶縁膜形成工程は、前記下地層中に前記金属化合物層に含まれる金属元素を拡散させる工程であってもよく、前記金属化合物層中に前記下地層に含まれるシリコン元素を拡散させる工程であってもよい。【００３３】
更にまた、前記下地層は、シリコン酸化物又はシリコン酸窒化物からなることが好ましい。【００３４】
更にまた、前記下地層の膜厚は、１．０ｎｍ以上であることが好ましく、１．５ｎｍ以上であることがより好ましい。【００３５】
前記金属化合物層は、Ｚｒ、Ｈｆ、Ｔａ、Ａｌ、Ｔｉ、Ｎｂ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕからなる群から選択された１種又は２種以上の金属元素を含有してもよい。このとき、前記金属化合物は、前記金属元素と酸素とを含む金属酸化物又は前記金属元素と窒素とを含む金属窒化物であってもよく、具体的には、前記金属酸化物は、前記金属元素と酸素のみからなる化合物、前記金属元素と酸素と窒素とからなる金属酸窒化物、前記金属元素と酸素とシリコンとからなる金属珪素酸化物、前記金属元素と酸素と窒素とシリコンとからなる金属珪素酸窒化物、アルミニウム以外の前記金属元素と酸素とアルミニウムとからなる金属アルミニウム酸化物、又は、アルミニウム以外の前記金属元素とアルミニウムと酸素と窒素とからなる金属アルミニウム酸窒化物であってもよい。【００３６】
前記金属化合物層が前記金属酸化物からなる場合において、前記金属化合物層の膜厚が２．０ｎｍ以下であることが好ましく、１．５ｎｍ以下であることがより好ましい。このとき、前記金属化合物層の膜厚が０．５ｎｍ以上であることが好ましい。【００３７】
前記金属化合物層が前記金属酸化物からなる場合において、前記下地層の膜厚に対する前記金属化合物層の膜厚の比（金属化合物層の膜厚／下地層の膜厚）の値が１．５以下であることが好ましく、１．０以下であることがより好ましい。【００３８】
前記金属化合物層が前記金属酸化物からなり、前記金属化合物層の組成は、化学量論組成から酸素が欠損した組成であることが好ましく、この場合、前記ゲート絶縁膜形成工程において、熱処理時の酸化反応によって前記金属化合物層からなる前記ゲート絶縁膜中の欠損している酸素を補償することが好ましい。【００３９】
前記金属酸化物が、前記金属珪素酸化物、前記金属珪素酸窒化物、前記金属アルミニウム酸化物又は前記金属アルミニウム酸窒化物であり、前記金属酸化物におけるシリコン及びアルミニウムのうち少なくとも一方の含有率が、前記金属酸化物から酸素及び窒素を除いたものに対して２０乃至４０原子％であることが好ましい。【００４０】
前記金属化合物層が前記金属窒化物である場合において、前記金属化合物層の膜厚が１．０ｎｍ以下であることが好ましく、０．６ｎｍ以下であることがより好ましい。【００４１】
本発明に係る半導体装置の製造方法においては、前記ゲート絶縁膜の酸化膜換算膜厚が、金属化合物層堆積工程前の前記下地層の酸化膜換算膜厚に比べて薄くなることが好ましい。【００４２】
前記金属化合物層堆積工程は、前記下地層上に、前記金属化合物として、ハフニウム窒化物を１．０ｎｍ以下の膜厚に堆積させる工程であってもよく、又は、ハフニウム珪素酸化物若しくはハフニウム珪素酸窒化物を１．５ｎｍ以下の膜厚に堆積させる工程であってもよい。【００４３】
前記ゲート絶縁膜形成工程は、前記金属化合物層を構成する金属化合物の結晶化温度よりも低温で熱処理する低温熱処理工程を有することが好ましく、このとき、前記低温熱処理工程の後に、前記結晶化温度よりも高温で熱処理する高温熱処理工程を有することがより好ましい。【００４４】
前記ゲート絶縁膜形成工程において、熱処理の少なくとも一部を還元性雰囲気中において行うことが好ましい。このとき、前記還元性雰囲気が水素雰囲気又はアンモニア雰囲気であってもよい。【００４５】
前記ゲート絶縁膜形成工程において、前記金属化合物層の最上部の組成が前記金属化合物層堆積工程後の組成と異なるまで熱処理することが好ましい。又は、前記ゲート絶縁膜形成工程において、前記金属化合物層に前記下地層と未反応の領域を残留させる場合は、この未反応の領域を剥離する未反応領域剥離工程をさらに有することが好ましい。この未反応領域剥離工程は、フッ酸溶液又はアンモニア過酸化水素水溶液を用いて前記未反応の領域を剥離する工程であってもよい。また、前記未反応領域剥離工程の後に、さらに熱処理を行う工程を有することが好ましい。
【発明の効果】
【００４６】
本発明によれば、成膜条件を最適化することにより、ゲート絶縁膜とシリコン基板との界面に良質のシリコン酸化膜／シリコン界面を保存した構造を形成することができる。そのため、高誘電率のゲート絶縁膜の実用化において課題となっていた界面電気特性の改善を図ることができる。【００４７】
また、本発明においては、シリコン酸化膜中への金属拡散の条件を独立に制御することで、シリコン酸化膜の表面側のみに金属元素を拡散させ、シリコン酸化膜／シリコン基板界面には金属元素が到達しない条件の最適化が容易となり、優れた界面電気特性を有した高誘電率のゲート絶縁膜の形成が可能となる。
【図面の簡単な説明】
【００４８】
【図１】（ａ）乃至（ｄ）は、本発明の第１の実施形態に係る半導体装置の製造方法におけるゲート絶縁膜の形成工程をその工程順に示す断面図である。
【図２】本実施形態によって製造された半導体装置を示す断面図、及び、横軸に金属元素濃度をとり、縦軸にゲート絶縁膜の厚さ方向の位置をとって、ゲート絶縁膜中の金属元素濃度分布を示すグラフ図である。
【図３】（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法をその工程順に示す断面図である。
【図４】（ａ）乃至（ｃ）は、第１実施例に係る半導体装置の製造方法をその工程順に示す断面図である。
【図５】（ａ）及び（ｂ）は、横軸に熱拡散処理前のＨｆＳｉＯ膜の膜厚をとり、縦軸にヒステリシスをとって、ＨｆＳｉＯからなるゲート絶縁膜を備えたＭＯＳＦＥＴの特性を示すグラフ図であり、（ａ）はＮ型ＭＯＳＦＥＴの特性を示し、（ｂ）はＰ型ＭＯＳＦＥＴの特性を示す。
【図６】（ａ）及び（ｂ）は、横軸に熱拡散処理前のＨｆＳｉＯ膜の膜厚をとり、縦軸にトランジスタのオン電流（Ｉｏｎ）を反転容量で規格化した値の割合をとって、ＨｆＳｉＯからなるゲート絶縁膜を備えたＭＯＳＦＥＴの特性を示すグラフ図であり、（ａ）はＮ型ＭＯＳＦＥＴの特性を示し、（ｂ）はＰ型ＭＯＳＦＥＴの特性を示す。
【図７】（ａ）乃至（ｄ）は、本第５実施例に係る半導体装置の製造方法をその工程順に示す断面図である。
【符号の説明】
【００４９】
１０１、４０１、７０１；シリコン基板
１０２；表面終端水素
１０３、４０２、７０２；下地層
１０４；金属化合物層
１０６、４０６、７０４；ゲート絶縁膜
１０６ａ；シリコン酸化膜領域
１０６ｂ；シリケート領域
１０６ｃ；金属リッチ層
１０７；ゲート電極
１０８；未反応金属化合物層
４０３、７０３；ハフニウムシリケート（ＨｆＳｉＯ）膜
４０４；Ｈｆリッチ領域
４０５；Ｓｉリッチ領域
７０５；未反応ＨｆＳｉＯ領域
【発明を実施するための最良の形態】
【００５０】
以下、本発明の実施形態について添付の図面を参照して具体的に説明する。先ず、本発明の第１の実施形態について説明する。図１（ａ）乃至（ｄ）は、本実施形態に係る半導体装置の製造方法におけるゲート絶縁膜の形成工程をその工程順に示す断面図であり、図２は、本実施形態によって製造された半導体装置を示す断面図、及び、横軸に金属元素濃度をとり、縦軸にゲート絶縁膜の厚さ方向の位置をとって、ゲート絶縁膜中の金属元素濃度分布を示すグラフ図である。【００５１】
先ず、図１（ａ）に示すように、シリコンからなるシリコン基板１０１を用意する。そして、このシリコン基板１０１について、フッ酸溶液を用いたウエットエッチング等を行う。これにより、シリコン基板１０１の表面に形成されている酸化膜等を洗浄し、除去する。また、この洗浄により、シリコン基板１０１の表面に表面終端水素１０２があらわれるようにする。なお、図１（ａ）においては、水素原子を「Ｈ」の記号で示している。このように、シリコン基板１０１の表面を洗浄することにより、後述する工程によって、シリコン基板１０１上に高品質な下地層１０３（図１（ｂ）参照）を形成することができる。【００５２】
次に、洗浄後のシリコン基板１０１上に、例えば、ＲＴＯ（Rapid Thermal Oxidation；急速熱酸化）法により、シリコン酸化物からなる下地層１０３を形成する（下地層形成工程）。なお、下地層１０３は、シリコン酸化膜中に微量（数％）の窒素を導入したシリコン酸窒化物により形成してもよい。この場合には、界面に窒素が偏析しないようなラジカル窒化プロセスによって、シリコン酸化膜の表面を選択的に窒化することが好ましい。【００５３】
このとき、下地層１０３の膜厚は、例えば、従来の界面挿入層（通常０．６ｎｍ以下）よりも厚く設定する。具体的には、最終的に必要となる電気膜厚（シリコン酸化膜換算膜厚）と同程度又はそれ以上の膜厚とすることが好ましい。なお、シリコン酸化膜換算膜厚は、上記数式１により定義される。通常の高誘電率絶縁膜の成膜においては、酸化膜換算膜厚を低減するために、初期の下地シリコン酸化膜の膜厚を薄くすることが求められる。しかしながら、本発明の後述するゲート絶縁膜形成工程において、下地層１０３中に金属元素が拡散して高誘電率化することを考慮し、かつ良質な下地層１０３とシリコン基板１０１との界面を保持するために、下地層１０３の物理膜厚は、例えば１．０ｎｍ以上、好ましくは１．５ｎｍ以上とする。【００５４】
次に、図１（ｃ）に示すように、下地層１０３上に金属化合物層１０４をＣＶＤ法又はスパッタリング法により堆積する（金属化合物層堆積工程）。この金属化合物層１０４を形成する金属化合物には、金属酸化物、金属酸窒化物、金属シリケート、金属アルミネート、金属窒化物が挙げられる。これらの金属化合物は、後述するゲート絶縁膜形成工程における熱処理によって、金属元素を下地層１０３中に拡散させて、下地層１０３の一部、特にシリコン基板１０１との界面部分以外の下地層１０３の上層部分を、シリケートに変換した高誘電率のゲート絶縁膜１０６とするものである。【００５５】
なお、本発明において金属化合物とは、金属元素と酸素を含む金属酸化物、及び金属元素と窒素を含む金属窒化物を含む。また、金属酸化物は、金属元素と酸素のみからなる化合物、金属元素と酸素と窒素とからなる金属酸窒化物、金属元素と酸素とシリコンとからなる金属珪素酸化物、金属元素と酸素と窒素とシリコンとからなる金属珪素酸窒化物、アルミニウム以外の金属元素と酸素とアルミニウムとからなる金属アルミニウム酸化物、及び、アルミニウム以外の金属元素とアルミニウムと酸素と窒素とからなる金属アルミニウム酸窒化物を含む。以下において、単純に金属酸化物と呼ぶ場合には、金属元素と酸素のみからなる化合物を示す。また、金属珪素酸化物及び金属珪素酸窒化物を総称して金属シリケートという。更に、金属アルミニウム酸化物及び金属アルミニウム酸窒化物を総称して金属アルミネートという。この金属化合物は、好ましくは、酸素、窒素等を含んでおり、金属のみからなる化合物を含まない。【００５６】
具体的には、金属化合物層１０４に含まれる金属元素としては、Ｚｒ、Ｈｆ、Ｔａ、Ａｌ、Ｔｉ及びＮｂ、希土類元素であるＳｃ及びＹ、ランタノイド系元素のＬａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕからなる群から選択される１種又は２種以上の金属元素が挙げられる。これらの金属元素の全てについて、本発明で提案する半導体装置の製造方法、即ち、高誘電率のゲート絶縁膜の形成方法を適用することが可能である。上述の如く、これらの金属元素を含む金属化合物層１０４は、各種の原料ガスを用いたＣＶＤ法又はスパッタリング法により形成することができる。【００５７】
なお、金属化合物層１０４に含まれる金属元素の物性の違いによって、下地層１０３への金属拡散速度に違いが生じる。従って、上述の各金属元素について金属供給量と拡散条件とを最適化する必要がある。【００５８】
金属化合物層１０４の物理膜厚は、金属酸化物、金属酸窒化物、金属シリケート又は金属アルミネートを用いる場合においては、比較的薄く、例えば２．０ｎｍ以下、好ましくは１．５ｎｍ以下とし、０．５ｎｍ以上とする。具体的には、金属化合物層１０４をハフニウム窒化物により形成し、その物理膜厚を１．０ｎｍ以下とすることが好ましい。又は、金属化合物層１０４をハフニウム珪素酸化物若しくはハフニウム珪素酸窒化物により形成し、その物理膜厚を１．５ｎｍ以下とすることが好ましい。そして、下地層１０３及び金属化合物層１０４の膜厚は、金属化合物層１０４を金属酸化物、金属酸窒化物、金属シリケート又は金属アルミネートにより形成した場合において、下地層１０３の膜厚に対する金属化合物層１０４の膜厚の比の値、即ち、比（金属化合物層１０４の膜厚／下地層１０３の膜厚）で表される膜厚比の値を、１．５以下とすることが好ましく、１．０以下とすることがより好ましい。また、金属化合物層１０４の組成は、化学量論比よりも酸素が不足した組成とすることが好ましい。これは、後述するように、金属の拡散速度を高くするためである。【００５９】
次に、図１（ｄ）に示すように、還元性雰囲気中において、下地層１０３及び金属化合物層１０４に対して熱処理を行う。これにより、金属化合物層１０４が金属拡散源となり、金属化合物層１０４から下地層１０３に金属元素が拡散してシリケート化し、ゲート絶縁膜１０６が形成される（ゲート絶縁膜形成工程）。なお、還元性雰囲気は、例えば、水素雰囲気又はアンモニア雰囲気とする。【００６０】
還元性雰囲気中において熱処理を行うことにより、金属拡散中に金属化合物層１０４から酸素原子が奪われるため、金属化合物層１０４に酸素欠損が生じ、下地層１０３への金属拡散が促進される。この結果、金属化合物層１０４から下地層１０３への金属元素の拡散を効果的に行うことができる。【００６１】
このとき、熱処理温度としては、金属化合物層１０４を構成する金属化合物（金属酸化物、金属酸窒化物、金属シリケート、金属アルミネート又は金属窒化物）の結晶化温度よりも低い温度で実施することが好ましい。これは、高温で熱処理を施し、金属拡散させた場合には、金属化合物層１０４と下地層１０３とのシリケート反応が進行すると共に、金属化合物層１０４の上部の結晶化が進行し、下地層１０３への金属拡散が抑制されるだけでなく、面内の均一性が低下する場合があるためである。そして、上述の如く結晶化温度未満の比較的低温で金属の拡散を目的とした熱処理を行った後、膜質の改善を目的として、結晶化温度以上の温度で高温熱処理を行う。【００６２】
本実施形態においては、上述の熱処理は、金属化合物層１０４と下地層１０３とのシリケート反応を十分に進行させ、金属化合物層１０４全体に下地層１０３に含まれるシリコン原子が拡散して、金層化合物層１０４の最上部の組成が金属化合物層１０４の堆積時の組成と異なるまで行う。【００６３】
その後、ゲート絶縁膜１０６の表面が露出した状態で、酸素雰囲気中において熱処理を施す。これにより、界面反応によって形成された金属シリケート膜（ゲート絶縁膜１０６）中の酸素欠損を補うことができる。【００６４】
上述の如く、還元性雰囲気中の熱処理及び酸化性雰囲気中での熱処理は、ゲート電極形成前の金属化合物層表面が露出した状態で実施することが望ましい。特に、ゲート絶縁膜１０６中に酸素欠損が残存すると、その電気特性は著しく劣化する。従って、堆積時の金属化合物層１０４の組成を、化学量論比によって決まる組成よりも酸素が不足した組成とする場合、及び還元性雰囲気中での熱処理を行った場合は、上述の酸化性雰囲気中での熱処理は、金属化合物層１０４の表面が露出した状態で、気相中からの酸素供給によって膜中の酸素欠損が補償される工程とすることが必須である。【００６５】
また、酸化性雰囲気中での熱処理条件を適切に設定することで、基板界面の酸化反応を数オングストローム程度に抑制しつつ、ゲート絶縁膜中の酸素欠損を十分に低減することができる。このように、シリコンを含有する下地層１０３中へ金属元素を拡散させるプロセス条件を最適化することにより、金属化合物層１０４から拡散する金属元素が、下地層１０３とシリコン基板１０１との界面に到達しないようにすることができる。即ち、下地層１０３とシリコン基板１０１との界面には、金属化合物層１０４に含まれる金属元素は拡散しない。【００６６】
次に、図２に示すように、ゲート絶縁膜１０６上にゲート電極１０７を形成する。その後、ゲート電極１０７をマスクとして、シリコン基板１０１の表面に不純物イオンを注入し、ソース領域及びドレイン領域を形成する。これにより、シリコン基板１０１の表面にＭＯＳＦＥＴを作製する。この結果、ＭＯＳＦＥＴを備えた半導体装置を製造することができる。【００６７】
本実施形態により製造された半導体装置においては、ゲート電極１０７とシリコン基板１０１とを電気的に絶縁するゲート絶縁膜１０６が形成されている。そして、ゲート絶縁膜１０６において、シリコン基板１０１との界面付近は、金属元素を含まないシリコン酸化膜領域１０６ａとなり、ゲート絶縁膜１０６とシリコン基板１０１との界面は、初期の下地層１０３形成直後と同様の良質な界面構造が保持される。【００６８】
そして、ゲート絶縁膜１０６の最表面部分はシリコンをほとんど含まない金属リッチ領域１０６ｃとなる。そして、シリコン酸化膜領域１０６ａと金属リッチ領域１０６ｃとの間が、シリケート反応が進行したシリケート領域１０６ｂとなる。この結果、ゲート絶縁膜１０６全体としては、金属濃度は上部に行くほど連続的に高くなり、シリコン濃度は下部に行くほど連続的に高くなる。即ち、図２に示すように、このゲート絶縁膜１０６中の金属元素の分布は、シリコン基板１０１側から順に、シリコン酸化膜領域１０６ａ＜シリケート領域１０６ｂ＜金属リッチ領域１０６ｃとなる。但し、シリコン酸化膜領域１０６ａ、シリケート領域１０６ｂ、金属リッチ領域１０６ｃの各領域間には、明確な界面は形成されず、組成変化は連続的なものとなる。【００６９】
このように、本実施形態に係る半導体装置の製造方法においては、シリコン基板１０１の表面にシリコンを含む下地層（酸化膜または酸窒化膜）１０３を形成し（下地層形成工程）、下地層１０３の表面上に金属供給源又は金属拡散源として金属化合物からなる金属化合物層１０４を堆積させ（金属化合物層堆積工程）、下地層１０３及び金属化合物層１０４を熱処理することにより下地層１０３と金属化合物層１０４とからゲート絶縁膜１０６を形成する（ゲート絶縁膜形成工程）。このゲート絶縁膜形成工程は、金属化合物１０４から下地層１０３に金属元素を拡散することによって、ゲート絶縁膜１０６を形成するものである。なお、本明細書における「上下」という表現は、半導体装置の製造過程における上下を示す。【００７０】
本実施形態においては、図１（ｃ）に示す工程において下地層１０３上に金属化合物層１０４を形成し、その後、図１（ｄ）に示す工程において熱処理を施すことにより、金属化合物層１０４中の金属を下地層１０３へ拡散させて、シリケート薄膜からなるゲート絶縁膜１０６を形成することができる。これにより、ゲート絶縁膜１０６を高誘電率化することができる。そして、金属化合物層１０４と下地層１０３とを最適な条件で十分に反応させることにより、シリケート膜からなるゲート絶縁膜１０６の電気膜厚（上記数式１参照）を、初期の下地層１０３の電気膜厚（酸化膜換算膜厚）よりも薄くすることができる。【００７１】
また、前述の如く、従来の技術においては、ゲート絶縁膜として高誘電率膜を形成する場合には、膜厚が１．０ｎｍ以下である極薄の下地酸化膜を形成する必要があり、下地酸化膜の膜厚の制御が困難であった。これに対して、本実施形態においては、下地層１０３を厚く形成することができるため、プロセス設計が容易になる。【００７２】
更に、本実施形態によれば、従来の技術、例えば、シリコン酸化膜に金属元素を直接イオン注入することによりゲート絶縁膜を形成する技術と比較して、シリコン基板１０１とシリコンを含む下地層１０３との間に良質の界面を形成することができ、シリコン基板とゲート絶縁膜との界面の電気特性を改善することができる。また、ゲート絶縁膜１０６に欠陥が入りにくくなる。更に、熱処理時に金属元素の拡散距離を制御することができ、良質なゲート絶縁膜１０６を形成することができる。更にまた、本実施形態においては、シリケートからなる高誘電率のゲート絶縁膜をシリコン基板１０１上に直接堆積させるのではなく、下地層１０３と金属化合物層１０４との界面反応によって形成した高品質なシリケート膜をゲート絶縁膜１０６として用いている。このゲート絶縁膜１０６は、誘電率が高く、膜厚を極めて薄くすることができる。このように、本実施形態は、シリコン酸化膜に金属元素を直接イオン注入する従来の技術と比較して、数多くの利点がある。【００７３】
なお、本実施形態において、金属化合物層１０４内において、下地層１０３と未反応な領域が残された場合には、膜質が劣る未反応金属酸化物領域となり、ゲート絶縁膜としての特性が劣化する。一方、ゲート絶縁膜１０６の物理膜厚を厚くしてリーク電流を低減するためには、金属化合物層１０４の物理膜厚を厚くする方が有利である。従って、金属拡散源となる金属化合物層１０４はリーク低減効果を確保しつつ、かつ下地層１０３と完全にシリケート反応が進む程度の膜厚であることが望ましい。なお、上述の各実施形態において示した金属化合物層１０４を構成する金属化合物のうち、金属酸化物、金属酸窒化物、金属シリケート及び金属アルミネートを用いた場合には、膜厚は上述の通りである。【００７４】
また、金属化合物層１０４の材料には金属窒化物を使用してもよい。この場合は、金属化合物層１０４の物理膜厚は１．０ｎｍ以下とすることが好ましく、０．６ｎｍ以下とすることがより好ましい。【００７５】
次に、本発明の第２の実施形態について説明する。図３（ａ）及び（ｂ）は本実施形態に係る半導体装置の製造方法をその工程順に示す断面図である。本実施形態において、シリコン基板上に下地層及び金属化合物層を形成する工程は、前述の第１の実施形態と同様である。即ち、図１（ａ）乃至（ｃ）に示すように、シリコン基板１０１をフッ酸溶液によりウエットエッチングを行い、ＲＴＯによりシリコン基板１０１の表面を酸化して下地層１０３を形成し、その後、例えばＣＶＤ法により金属化合物層１０４を形成する。【００７６】
次に、下地層１０３と金属化合物層１０４とを反応させるための熱処理を行う。このとき、本実施形態においては、図３（ａ）に示すように、下地層１０３と金属化合物層１０４との反応が不完全であり、下地層１０３と金属化合物層１０４とが反応して形成されたシリケート層からなるゲート絶縁膜１０６上に、金属化合物層１０４が未反応なまま残留する。この金属化合物層１０４における未反応部分を、未反応金属化合物層１０８とする。【００７７】
このように、未反応金属化合物層１０８が残留すると、ゲート絶縁膜１０６の特性劣化を引き起こす。このため、本実施形態においては、図３（ｂ）に示すように、未反応金属化合物層１０８を剥離し、金属化合物層１０４のうち、下地層１０３との界面反応でシリケート化された部分のみを、ゲート絶縁膜１０６として使用する。この未反応金属化合物層１０８の剥離工程は、例えばウエットエッチングにより行う。このウエットエッチングには、例えば、希フッ酸溶液又はアンモニア過酸化水素水溶液をベースとした溶液を用いることができる。【００７８】
このようにして、未反応金属化合物層１０８を剥離した後、追加の熱処理を施してもよい。この追加の熱処理により、ゲート絶縁膜１０６の電気特性を改善することができる。本実施形態における上記以外の構成、作用及び効果は、前述の第１の実施形態と同様である。【００７９】
なお、上述の各実施形態においては、前述の如く、金属化合物層１０４に用いられる金属化合物は、化学量論組成から酸素が欠損した組成であることが好ましい。金属化合物が多量の酸素欠損を多く含む場合には、金属元素の拡散反応がより速やかに進行するからである。但し、金属化合物層１０４に用いられる金属化合物が化学量論組成を満たし、膜中の酸素欠損が少ない場合においても、高温で熱処理を施すか、又は低温で長時間の熱処理を施すことにより、下地層１０３中への金属の拡散を促進することができる。【００８０】
また、金属化合物層１０４に含まれる金属化合物として、金属シリケート又は金属アルミネートを用いた場合には、金属拡散源としての効果を得るために、金属化合物層１０４中のシリコン（珪素）又はアルミニウム濃度が２０〜４０原子％であることが望ましい。この原子％の単位は、各金属化合物における酸素及び窒素を除いた全ての原子の数を１００％としたときに、シリコン原子又はアルミニウム原子の占める割合を示す。なお、以下において原子％の単位を用いる場合も同様とする。【００８１】
更に、上述のように種々の方法により高誘電率のゲート絶縁膜１０６を形成した後に、このゲート絶縁膜中に窒素を導入してもよい。この窒化工程としては、例えば、アンモニア雰囲気中における熱処理、窒素プラズマ処理等が挙げられる。これにより、ゲート絶縁膜１０６の耐熱性を向上させることができる。【００８２】
更にまた、上述の各実施形態においては、ゲート絶縁膜形成工程における熱処理により、金属化合物層１０４が金属拡散源となり、金属化合物層１０４から下地層１０３に金属元素が拡散される形態について説明した。しかしながら、本発明の半導体装置の製造方法はこれに限定されず、ゲート絶縁膜形成工程における熱処理により、例えば、シリコン元素を含有する下地層１０３がシリコン拡散源となり、下地層１０３から金属化合物層１０４にシリコン元素が拡散される形態としてもよい。【００８３】
更にまた、ゲート電極１０７を形成する工程は、ゲート絶縁膜１０６を形成する熱処理の後に設けることが好ましい。更にまた、上述の各実施形態では、シリコン基板上に半導体装置を製造する工程を示したが、シリコン基板に代えてゲルマニウム基板、又はシリコンとゲルマニウムとからなる半導体基板を用いることも可能である。
【実施例】
【００８４】
（第１実施例）
以下、本発明の実施例の効果について、その特許請求の範囲から外れる比較例と比較して具体的に説明する。先ず、第１実施例について説明する。図４（ａ）乃至（ｃ）は、本第１実施例に係る半導体装置の製造方法をその工程順に示す断面図である。本第１実施例においては、ＨｆＳｉＯ（ハフニウムシリケート）膜からなる高品質のゲート絶縁膜４０６を形成する。【００８５】
先ず、図４（ａ）に示すように、シリコン基板４０１を洗浄した後、膜厚が０．６乃至１．８ｎｍのシリコン熱酸化膜又はシリコン熱酸窒化膜を形成して下地層４０２とした。このとき、下地層４０２の膜厚が相互に異なる複数の試料を作製した。次に、図４（ｂ）に示すように、下地層４０２の表面上に、ＭＯＣＶＤ法によって金属化合物層となるＨｆＳｉＯ膜４０３を堆積させた。このとき、Ｈｆ原料ガスとしてはＨＴＢ（Tertiary Butoxy Hafnium）を、Ｓｉ原料としてはシラン又はジシランを用い、物理膜厚が１．５乃至３．０ｎｍのＨｆＳｉＯ膜４０３を堆積させた。そして、ＨｆＳｉＯ膜４０３の膜厚を相互に異ならせて、複数の試料を作製した。【００８６】
その後、図４（ｃ）に示すように、アンモニア雰囲気中及び酸素雰囲気中において、温度が６００乃至８００℃の熱処理を行い、下地層４０２とＣＶＤにより堆積させたＨｆＳｉＯ膜４０３との界面反応（金属拡散反応）を促進することにより、ＨｆＳｉＯからなるゲート絶縁膜４０６を形成した。このゲート絶縁膜４０６においては、上部が、Ｈｆ濃度が高いＨｆリッチ領域４０４となり、下部、即ちシリコン基板４０１側が、Ｓｉ濃度が高いＳｉリッチ領域４０５となった。【００８７】
その後、ゲート絶縁膜４０６上に、ポリシリコンからなるゲート電極（図示せず）を形成し、イオンを注入し、活性化アニール等の通常のトランジスタ製造工程を経てＮ型ＭＯＳＦＥＴ及びＰ型ＭＯＳＦＥＴを作製した。なお、これらの製造工程は、従来公知の工程と同様であるため、詳細な記載を省略する。【００８８】
これらの条件で作製したＨｆＳｉＯからなるゲート絶縁膜４０６は、酸化膜換算膜厚が１．５乃至１．９ｎｍであった。また、このＨｆＳｉＯからなるゲート絶縁膜４０６のリーク電流は、従来のシリコン酸化膜に対して約２〜３．５桁程度低くなった。【００８９】
次に、上述の如く作製したＭＯＳＦＥＴについて、ゲート容量―ゲート電圧（Ｃ−Ｖ）特性に見られるヒステリシスを測定した。図５（ａ）及び（ｂ）は、横軸に熱拡散処理前のＨｆＳｉＯ膜４０３の膜厚をとり、縦軸にヒステリシスをとって、ＨｆＳｉＯからなるゲート絶縁膜を備えたＭＯＳＦＥＴの特性を示すグラフ図であり、（ａ）はＮ型ＭＯＳＦＥＴの特性を示し、（ｂ）はＰ型ＭＯＳＦＥＴの特性を示す。図５（ａ）及び（ｂ）には、ヒステリシスの測定結果を、種々の下地層４０２の膜厚及び初期ＨｆＳｉＯ膜４０３の膜厚についてまとめた結果である。なお、図５（ａ）及び（ｂ）中において、下地層４０２として、シリコン熱酸化膜を用いた場合には「ＲＴＯ」として示し、シリコン酸窒化膜を用いた場合には「ＳｉＯＮ」として示した。また、「ＲＴＯ」又は「ＳｉＯＮ」の表記の後に、下地層４０２の膜厚を示した。これは、後述する図６においても同様である。【００９０】
なお、Ｃ−Ｖ測定時の電圧スイープ幅（ＶＧＳｗｅｅｐとして示す。）を１．２Ｖから２．５Ｖまで変化させた。ヒステリシスの増加は電圧印加時にゲート絶縁膜中に電荷が捕獲される現象に対応し、ヒステリシスが顕著なゲート絶縁膜においては、トランジスタの特性が低下する。【００９１】
図５（ａ）及び（ｂ）に示すように、電圧スイープ幅（ＶＧＳｗｅｅｐ）を高くすると、ヒステリシスが発生した。また、各成膜条件について見ると、初期のＨｆＳｉＯ膜４０３の膜厚が薄くなるに従ってヒステリシスが減少し、特性が改善することがわかった。【００９２】
図５（ａ）に示すように、Ｎ型ＭＯＳＦＥＴにおいては、電圧スイープ幅が１．２Ｖの場合、ＨｆＳｉＯ膜４０３の膜厚が２．０ｎｍ以下の条件でヒステリシスが数ｍＶ以下となり、ＨｆＳｉＯ膜４０３の膜厚が１．５ｎｍの条件ではスイープ幅を１．８Ｖとした測定条件でもヒステリシスが数ｍＶ以下となった。同様の傾向は、図５（ｂ）に示すＰ型ＭＯＳＦＥＴにおいても認められた。【００９３】
以上より、ヒステリシスを抑制するためには、ＨｆＳｉＯ膜４０３の膜厚を２．０ｎｍ以下に、好ましくは１．５ｎｍ以下にすればよく、これにより、トランジスタ特性を改善できることを確認した。また、ヒステリシス抑制のためには、ＨｆＳｉＯ膜４０３の膜厚を薄くすることが有効であるが、０．５ｎｍ未満とした場合には、リーク電流低減の効果が激減する（１桁未満となる）ため、ＨｆＳｉＯ膜４０３の堆積厚を０．５ｎｍ以上とする必要があった。【００９４】
一方、ＨｆＳｉＯ膜４０３の膜厚が同じであっても、下地層４０２の膜厚が厚くなるに従って各電圧スイープ条件でのヒステリシスが減少した。図５（ｂ）に示すＰ型ＭＯＳＦＥＴにおいては、そのヒステリシスの差異は顕著であり、下地層４０２の膜厚が１．６ｎｍ及び１．８ｎｍの場合はヒステリシスが小さいが、下地層４０２の膜厚が１．４ｎｍとなると急激にヒステリシスが増加した。下地層４０２の膜厚が０．６ｎｍではさらにヒステリシスが大きくなった。なお、下地層４０２の膜厚が０．６ｎｍの測定結果は図５（ａ）及び（ｂ）中にはプロットしていない。これらの結果から、トランジスタ特性向上のためには、下地層４０２の膜厚は１．０ｎｍ以上とすることが必要であり、好ましくは、１．５ｎｍ以上である。【００９５】
図６（ａ）及び（ｂ）は、横軸に熱拡散処理前のＨｆＳｉＯ膜４０３の膜厚をとり、縦軸にトランジスタのオン電流（Ｉｏｎ）を反転容量で規格化した値の割合をとって、ＨｆＳｉＯからなるゲート絶縁膜を備えたＭＯＳＦＥＴの特性を示すグラフ図であり、（ａ）はＮ型ＭＯＳＦＥＴの特性を示し、（ｂ）はＰ型ＭＯＳＦＥＴの特性を示す。なお、図６（ａ）及び（ｂ）の縦軸は、参照用のＳｉＯＮゲート絶縁膜を備えたトランジスタのオン電流の大きさを１００とし、これを基準として本第１実施例における各サンプルのオン電流の大きさを規格化した値の割合（％）を示すものである。【００９６】
図６（ａ）及び（ｂ）に示すように、ＨｆＳｉＯ膜４０３が薄くなるに従ってトランジスタの特性が向上した。具体的には、Ｎ型ＭＯＳＦＥＴでもＨｆＳｉＯ膜４０３の膜厚を２．０ｎｍ以下とすることでＳｉＯＮ膜をゲート絶縁膜としたトランジスタの９０％程度の特性を実現しており、ＨｆＳｉＯ膜４０３の膜厚が１．５ｎｍのときに、最も優れた特性が得られた。また、下地層４０２の膜厚依存性に関しても、下地層４０２の膜厚が１．５ｎｍ以上になると、オン電流が著しく増加した。【００９７】
次に、これらの特性改善が見られた成膜条件の試料について、熱処理前後の表面組成をＸ線光電子分光（ＸＰＳ）法で調べた。その結果、下地層４０２とＨｆＳｉＯ膜４０３との間で界面シリケート反応が進行し、即ち、ＨｆＳｉＯ膜４０３から下地層４０２への金属の拡散が進行し、最表層のＨｆＳｉＯ組成が変化してＳｉ濃度が増加していることを確認した。つまり、金属拡散源であるＨｆＳｉＯ層４０３が２．０ｎｍ以下、好ましくは１．５ｎｍ以下の場合に、下地層４０２との反応が十分に進行し、未反応領域が残されないことが明らかとなった。【００９８】
また、トランジスタの製造時にはドーパント活性化のための熱処理（通常、１０００℃以上の温度）を行うため、下地層４０２への金属の拡散がさらに進む。このときにシリコン基板４０１まで多量の金属元素が拡散しない条件、即ち、ゲート絶縁膜４０６とシリコン基板４０１との界面にシリコン酸化膜からなる層が残存する条件は、熱処理前の下地層４０２の膜厚が１．０ｎｍ以上、好ましくは１．５ｎｍ以上であった。【００９９】
（第２実施例）
前述の第１実施例においては、下地層４０２として、主として物理膜厚が０．６乃至１．８ｎｍのシリコン熱酸化膜を作製したが、本第２実施例においては、下地層４０２としてシリコン酸窒化膜を作製した。【０１００】
第１実施例と同様に、シリコン基板４０１を洗浄した後、シリコン熱酸化膜を形成した。これらのシリコン酸化膜を窒素プラズマに曝すことにより、シリコン熱酸化膜中に約５％の窒素を導入してシリコン酸窒化膜である下地層４０２を形成した。その後、第１実施例と同様の条件でＨｆＳｉＯ層４０３を堆積させ、熱処理を施して、高誘電率のゲート絶縁膜４０６を作製した。【０１０１】
これらのゲート絶縁膜４０６を用いて試作したＭＯＳＦＥＴの特性を評価した結果、酸化膜換算膜厚は窒素を導入しない下地層４０２を用いた場合に比べて平均で約０．０５ｎｍ薄くなった。さらにＣ−Ｖ特性のヒステリシスおよびＩｏｎ特性は窒素導入で差異が見られず、図５（ａ）及び（ｂ）並びに図６（ａ）及び（ｂ）に示したものと同様の結果が得られた。【０１０２】
（第３実施例）
前述の第１実施例と同様の工程により、シリコン酸化膜からなる下地層４０２上に金属拡散源としてＳｉ濃度が３０原子％のＨｆＳｉＯ膜４０３をＣＶＤ法により成膜した。断面ＴＥＭによる構造解析の結果、このＨｆＳｉＯ膜４０３を形成するＨｆＳｉＯは、８００℃以下の熱処理では結晶化しないが、１０００℃の熱処理では結晶化するものであることを確認した。【０１０３】
本第３実施例においては、シリコン熱酸化膜からなる下地層４０２上にＨｆＳｉＯ膜４０３を堆積させた後、アンモニア又は水素雰囲気中において６００℃の温度に３０乃至６０分間保持する長時間熱処理を行い、その後、１０００℃の温度に１秒間保持する短時間熱処理を実施した。【０１０４】
このアニール条件を採用したデバイスについて界面準位密度を評価した結果、８００℃で処理を施した第１実施例の結果に比べて、欠陥密度を３０％低減することができた。【０１０５】
上述の第１乃至第３実施例では、金属拡散源としてＨｆＳｉＯ膜４０３を用いたが、本発明では、ゲート絶縁膜４０６としてのシリケート膜を構成する金属元素として、Ｚｒ、Ｈｆ、Ｔａ、Ａｌ、Ｔｉ、Ｎｂ、Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕのいずれか１つ以上の元素を金属拡散源として用いても高品質ゲート絶縁膜の作製が可能であった。なお、金属化合物層にＡｌ元素を含有する場合には、ゲート絶縁膜は金属アルミネートとなる。また、シリコン（Ｓｉ）元素を含有したシリケート膜に代えて、上述の金属元素と酸素のみから構成される金属酸化物膜を金属供給源として用いることも可能である。【０１０６】
（第４実施例）
本第４実施例においては、金属拡散源としてＨｆ窒化物（ＨｆＮ）膜を金属化合物層として用いた。シリコン基板を洗浄した後に、熱酸化処理を施し、下地層として物理膜厚が１．８ｎｍのシリコン熱酸化膜を形成した。このシリコン熱酸化膜の表面に反応性スパッタリング法によりＨｆＮ膜を０．５ｎｍ又は１．０ｎｍ堆積した。ＨｆＮ膜の形成は、ターゲットとして金属Ｈｆターゲットを使用し、スパッタガス（反応ガス）としてアルゴンと窒素の混合ガスと使用して成膜した。その後、酸素雰囲気中で温度が５００℃の熱処理を施すことにより、ＨｆＮ膜に酸素を供給するのと同時に、下地層にＨｆ金属元素を拡散させた。次に、窒素雰囲気中において８００℃の温度で熱処理を施し、下地層への金属拡散及び膜の緻密化を促進させた。その後、さらに熱処理を行うことにより、窒素の大部分は膜外に放出され、最終的なＨｆＳｉＯＮ膜中の窒素濃度は５％前後となった。その後、このＨｆＳｉＯＮ膜をゲート絶縁膜としたＭＯＳＦＥＴを作製した。【０１０７】
このようにして形成したＭＯＳＦＥＴについて、酸化膜換算膜厚を評価した。その結果、ＨｆＮ膜厚が０．５ｎｍの条件では酸化膜換算膜厚が１．６ｎｍ、ＨｆＮ膜厚が１．０ｎｍの条件では酸化膜換算膜厚が１．８ｎｍとなった。特に、ＨｆＮ膜厚が０．５ｎｍの条件の結果においては、Ｈｆ金属元素が下地層中に拡散したことにより高誘電率化が進んだため、初期のシリコン熱酸化膜の電気膜厚（酸化膜換算膜厚）よりも熱処理後におけるＨｆＳｉＯＮ膜の酸化膜換算膜厚の方が薄くなった。【０１０８】
これらのデバイスについて、ＨｆＳｉＯＮからなるゲート絶縁膜とシリコン基板との界面に存在する電気的欠陥（界面欠陥密度）、及びデバイス動作に伴う閾値電圧シフトから見積った素子寿命（絶縁膜信頼性）を評価した。その結果、ＨｆＮ膜厚を０．５ｎｍとして作製したデバイスにおいては、ＨｆＮ膜厚を１．０ｎｍとして作製したものと比較して界面欠陥密度を１／２未満に低減でき、また素子寿命（信頼性）を１０倍以上に改善できた。さらに、トランジスタの動作電圧内での容量−電圧特性（Ｃ−Ｖ特性）のヒステリシスを５ｍＶ以下とすることができた。【０１０９】
従って、デバイス設計上、リーク電流低減を優先する場合には、ＨｆＮ膜の堆積膜厚を１．０ｎｍ程度としたシリケート成膜が効果的であり、デバイス信頼性を優先する場合には、ＨｆＮの堆積膜厚を０．５ｎｍとすることが有効であることがわかった。【０１１０】
（第５実施例）
上述の第１乃至第４実施例のように、金属拡散源となる金属化合物層４０３が金属酸化物、金属酸窒化物、金属シリケート又は金属アルミネートからなる場合には、物理膜厚を２．０ｎｍ以下、好ましくは１．５ｎｍ以下に設定することにより、金属化合物層４０３に下地層４０２との未反応部分を残さないようにできた。また、金属化合物層４０３が金属窒化物からなる場合には、物理膜厚を１．０ｎｍ以下、好ましくは０．６ｎｍ以下に設定することにより、金属化合物層４０３に下地層４０２との未反応部分を残さないようにできた。従って、このような条件において、電気特性に優れたゲート絶縁膜４０６を作製することができた。これに対して、本第５実施例においては、金属拡散源として厚いＨｆＳｉＯ膜を形成し、熱処理後に、ＨｆＳｉＯ膜の未反応領域を剥離する製造方法を採用した。図７（ａ）乃至（ｄ）は、本第５実施例に係る半導体装置の製造方法をその工程順に示す断面図である。【０１１１】
先ず、図７（ａ）に示すように、シリコン基板７０１上に物理膜厚が１．８ｎｍのシリコン熱酸化膜を形成し、下地層７０２とした。次に、図７（ｂ）に示すように、この下地層７０２上に、ＣＶＤ法により、物理膜厚が４．０ｎｍのＨｆＳｉＯ膜７０３を堆積させた。【０１１２】
次に、図７（ｃ）に示すように、窒素雰囲気中で温度が９００℃の熱処理を行い、界面シリケート反応を進行させてゲート絶縁膜７０４を形成した。このとき、ＨｆＳｉＯ膜７０３の下部は、シリコン熱酸化膜からなる下地層７０２と反応してシリケート化し、ゲート絶縁膜７０４となったが、ＨｆＳｉＯ膜７０３の上部は反応せずに残存した。以下、この残存部分を未反応ＨｆＳｉＯ領域７０５という。この未反応ＨｆＳｉＯ領域７０５の物理膜厚は３ｎｍであった。【０１１３】
次に、図７（ｄ）に示すように、希釈フッ酸溶液又はアンモニア過酸化水素水溶液を用いたウエットエッチングにより、未反応ＨｆＳｉＯ領域７０５を剥離して除去した。次に、ゲート絶縁膜７０４の膜質改善を目的として、希釈酸素雰囲気中において、温度が８５０℃、時間が３０秒間の熱処理を施した。【０１１４】
次に、未反応ＨｆＳｉＯ領域７０５を剥離する前の絶縁膜、及び未反応ＨｆＳｉＯ領域７０５を剥離し熱処理を施した後のゲート絶縁膜７０４について、Ｃ−Ｖ測定からヒステリシス幅を比較した。【０１１５】
その結果、未反応ＨｆＳｉＯ領域７０５が残存したＨｆＳｉＯ膜においては、ヒステリシスが約１００ｍＶであった。一方、未反応ＨｆＳｉＯ領域７０５を剥離したゲート絶縁膜７０６においては、ヒステリシスが５ｍＶ程度であった。このように、電気的欠陥（電荷トラップ）が多く存在する未反応ＨｆＳｉＯ領域７０５を除去することにより、上述の第１乃至第４実施例で示したような、電気特性が優れたゲート絶縁膜７０４を形成することができた。【０１１６】
なお、本発明は、上述の各実施形態及び実施例に限定されず、本発明の技術思想の範囲内において、各実施形態及び実施例が適宜変更され得ることは明らかである。また、上記構成部材の数、位置、形状等は上述の各実施形態及び実施例に限定されず、本発明を実施する上で好適な数、位置、形状等にすることができる。
【産業上の利用可能性】
【０１１７】
本発明は、ゲート絶縁膜を備えた半導体装置の製造方法に好適に利用することができる。
【図１】
2005038929.tif 000004
【図２】
2005038929.tif 000005
【図３】
2005038929.tif 000006
【図４】
2005038929.tif 000007
【図５】
2005038929.tif 000008
【図６】
2005038929.tif 000009
【図７】
2005038929.tif 000010
【国際調査報告】
2005038929.tif 000011
2005038929.tif 000012
2005038929.tif 000013
2005038929.tif 000014
2005038929.tif 000015
2005038929.tif 000016
2005038929.tif 000017
2005038929.tif 000018