【事件の表示】
　平成　６年特許願第１０７０７７号「半導体装置の製造方法」拒絶査定不服審判事件〔平成　７年１２月　８日出願公開、特開平　７−３２１３０９〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯・本願発明
　本願は、平成６年５月２０日の出願であって、平成１５年６月１６日付けで拒絶査定がなされ、これに対し、同年８月６日に拒絶査定に対する審判請求がなされたものであり、その請求項に係る発明は、平成１４年４月１９日付けの手続補正書で補正された明細書及び図面からみて、その特許請求の範囲の請求項１及び２に記載されたとおりの「半導体装置の製造方法」であると認められるところ、その請求項１に係る発明（以下、「本願発明」という。）は、次のとおりである。
　「【請求項１】
　半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
　少なくとも前記ゲート電極をマスクにし、前記ゲート電極の両側の前記半導体基板に第１導電型の第１の不純物を導入して第１の低濃度不純物領域を形成する工程と、
　前記半導体基板の表面を酸化し、前記ゲート電極の底部の両側からその内部に入り込むバーズビークを有する酸化膜を形成する工程と、
　少なくとも前記ゲート電極をマスクにし、前記半導体基板に第１導電型の第２の不純物を導入して前記バーズビークの下に第１導電型の第２の低濃度不純物領域を形成する工程と、
　前記ゲート電極の両側にサイドウォールを形成する工程と、
　前記ゲート電極及び前記サイドウォールをマスクにし、前記半導体基板に第１導電型の第３の不純物を導入して一対の高濃度不純物領域を形成する工程とを有することを特徴とする半導体装置の製造方法。」
　
２．引用例
　これに対して、原査定において拒絶の理由に引用された、本願の出願日前に頒布された刊行物である特開昭６１−２１０６７３号公報（以下「引用例１」という。）は、「ＭＩＳ型半導体装置」（発明の名称）に関する発明であって、第１図ないし第３図とともに、次のとおり記載されている。
　「以下、本発明をｎチャンネルＭＯＳＩＣに適用した例について第１図〜第４図の製造方法を併記して説明する。
　まず、ｐ型シリコン基板１に、選択酸化によりフィールド酸化膜２を形成した後、熱酸化処理を施して該フィールド酸化膜２で分離された島状の基板１領域表面に厚さ２５０Ａ°のゲート酸化膜３を形成した。つづいて、全面に厚さ４０００Ａ°の多結晶シリコン膜を堆積し、ＰＯＣｌ３の雰囲気中でリン拡散を行なって該多結晶シリコン膜にリンをドープし低抵抗化させた後、フォトエッチング技術によりパターニングしてゲート電極４を形成した。ひきつづき、ゲート電極４をマスクとしてリンを加速電圧３５ＫｅＶ、ドーズ量２×１０１５cm−２の条件でイオン注入し、活性化して基板１表面にゲート電極４に対して自己整合的にｎ−型拡散領域（第１拡散領域）５１，５２を形成した（第１図図示）。
　次いで、熱酸化処理を施して多結晶シリコンからなるゲート電極４の上面及び側面に厚さ１０００Ａ゜の酸化膜（第１の壁体）６を形成した。つづいて、ゲート電極４及び酸化膜６をマスクとして拡散係数の比較的小さい砒素を加速電圧３５ＫｅＶ、ドーズ量１×１０１４cm−２の条件でイオン注入し、活性化して基板１表面にゲート電極４側面の酸化膜６に対して自己整合的に前記拡散領域５１，５２より高濃度のｎ型拡散領域７１，７２を形成した（第２図図示）。
　次いで、全面に厚さ２０００Ａ°のＳｉＯ２膜を堆積し、反応性イオンエッチング法により全面エッチングを行なってゲート電極４側面に対応する酸化膜６にＳｉＯ２からなる第２の壁体８を形成した。つづいて、ゲート電極４、酸化膜６及び第２の壁体８をマスクとして砒素を加速電圧４０ＫｅＶ、ドーズ量５×１０１５cm−２の条件でイオン注入し、活性化して基板１表面に第２の壁体８に対して自己整合的にｎ型拡散領域７１，７２より高濃度のｎ＋型拡散領域（第３拡散領域）９１，９２を形成した。この工程によりｎ−型拡散領域５１、ｎ型拡散領域７１及びｎ＋型拡散領域９１からなるソース領域１０が形成されると共に、ｎ−型拡散領域５２、ｎ型拡散領域７２及びｎ＋型拡散領域９２からなるドレイン領域１１が形成された（第３図図示）。」（第２頁右上欄第１８行〜第３頁左上欄第２行）
　
　よって、引用例１には、
「ｐ型シリコン基板上にゲート酸化膜を介してゲート電極を形成する工程と、
　前記ゲート電極をマスクにし、前記ｐ型シリコン基板にリンをイオン注入してｎ−型拡散領域を形成する工程と、
　熱酸化処理を施して、前記ゲート電極の上面及び側面に酸化膜を形成する工程と、
　前記ゲート電極及び前記ゲート電極の上面及び側面に形成された酸化膜をマスクにし、前記ｐ型シリコン基板に砒素をイオン注入してｎ型拡散領域を形成する工程と、
　前記ゲート電極側面に対応する酸化膜に第２の壁体を形成する工程と、
　前記ゲート電極及び前記第２の壁体をマスクにし、前記ｐ型シリコン基板に砒素をイオン注入してｎ＋型拡散領域を形成する工程とを有することを特徴とするＭＩＳ型半導体装置の製造方法。」が記載されている。
　
４．対比・判断
　本願発明と引用例１に記載された発明（以下、「引用発明」という。）を対比する。
（１）引用発明の「ｐ型シリコン基板」、「第２の壁体」、「ＭＩＳ型半導体装置」は、それぞれ、本願発明の「半導体基板」、「サイドウォール」、「半導体装置」に相当する。
（２）引用発明において、「ゲート酸化膜」は、ゲート絶縁膜として機能することは明らかであるから、引用発明の「ゲート酸化膜」は、本願発明の「ゲート絶縁膜」に相当する。
（３）引用発明の「リン」は、ｎ型不純物であるから、本願発明の「第１導電型の第１の不純物」に相当し、また、一般に「ｎ−」が低濃度であることは周知であるから、引用発明の「ｎ−型拡散領域」は、本願発明の「第１の低濃度不純物領域」に相当する。
　そして、引用発明において、「ｎ−型拡散領域」が、「ゲート電極」の両側の「ｐ型シリコン基板」に形成されることは、引用例１の第１図の記載から明らかであり、さらに、引用発明の「前記ゲート電極をマスクにし、前記ｐ型シリコン基板にリンをイオン注入して」の「前記ゲート電極をマスクにし」及び「イオン注入して」は、それぞれ、本願発明の「少なくとも前記ゲート電極をマスクにし、・・・前記半導体基板に第１導電型の第１の不純物を導入して」の「少なくとも前記ゲート電極をマスクにし」及び「導入して」に包含されるものである。
　したがって、引用発明の「前記ゲート電極をマスクにし、前記ｐ型シリコン基板にリンをイオン注入してｎ−型拡散領域を形成する工程」は、本願発明の「少なくとも前記ゲート電極をマスクにし、前記ゲート電極の両側の前記半導体基板に第１導電型の第１の不純物を導入して第１の低濃度不純物領域を形成する工程」に相当する。
（４）引用発明の「ｎ型拡散領域」を形成するための「砒素」は、ｎ型不純物であるから、引用発明の「第１導電型の第２の不純物」に相当し、また、一般に「ｎ」が「ｎ＋」より低濃度であることは周知であるから、引用発明の「ｎ型拡散領域」は、本願発明の「第１導電型の第２の低濃度不純物領域」に相当する。
　そして、引用発明の「前記ゲート電極及び前記ゲート電極の上面及び側面に形成された酸化膜をマスクにし、前記ｐ型シリコン基板に砒素をイオン注入して」の「前記ゲート電極及び前記ゲート電極の上面及び側面に形成された酸化膜をマスクにし」及び「イオン注入して」は、それぞれ、本願発明の「少なくとも前記ゲート電極をマスクにし、前記半導体基板に第１導電型の第２の不純物を導入して」の「少なくとも前記ゲート電極をマスクにし」及び「導入して」に包含されるものである。
　したがって、引用発明の「前記ゲート電極及び前記ゲート電極の上面及び側面に形成された酸化膜をマスクにし、前記ｐ型シリコン基板に砒素をイオン注入してｎ型拡散領域を形成する工程」は、本願発明の「少なくとも前記ゲート電極をマスクにし、前記半導体基板に第１導電型の第２の不純物を導入して」「第１導電型の第２の低濃度不純物領域を形成する工程」に相当する。
（５）引用発明において、「第２の壁体」が、「ゲート電極」の両側に形成されることは、引用例１の第３図から明らかである。
（６）引用発明の「ｎ＋型拡散領域」を形成するための「砒素」は、ｎ型不純物であるから、本願発明の「第１導電型の第３の不純物」に相当し、また、一般に「ｎ＋」が高濃度であることは周知であるから、引用発明の「ｎ＋型拡散領域」は、本願発明の「高濃度不純物領域」に相当する。
　そして、引用発明において、「ｎ＋型拡散領域」が一対形成されることは、引用例１の第３図の記載から明らかである。
　したがって、引用発明の「前記ゲート電極及び前記第２の壁体をマスクにし、前記ｐ型シリコン基板に砒素をイオン注入してｎ＋型拡散領域を形成する工程」は、本願発明の「前記ゲート電極及び前記サイドウォールをマスクにし、前記半導体基板に第１導電型の第３の不純物を導入して一対の高濃度不純物領域を形成する工程」に相当する。
　
　よって、両者は、「半導体基板上にゲート絶縁膜を介してゲート電極を形成する工程と、
　少なくとも前記ゲート電極をマスクにし、前記ゲート電極の両側の前記半導体基板に第１導電型の第１の不純物を導入して第１の低濃度不純物領域を形成する工程と、
　少なくとも前記ゲート電極をマスクにし、前記半導体基板に第１導電型の第２の不純物を導入して第１導電型の第２の低濃度不純物領域を形成する工程と、
　前記ゲート電極の両側にサイドウォールを形成する工程と、
　前記ゲート電極及び前記サイドウォールをマスクにし、前記半導体基板に第１導電型の第３の不純物を導入して一対の高濃度不純物領域を形成する工程とを有することを特徴とする半導体装置の製造方法。」である点で一致し、以下の点で相違する。
　
（相違点１）
　本願発明では、「前記半導体基板の表面を酸化し、前記ゲート電極の底部の両側からその内部に入り込むバーズビークを有する酸化膜を形成」しているのに対し、引用発明は、「熱酸化処理を施して、前記ゲート電極の上面及び側面に酸化膜を形成」している点。
　
（相違点２）
　本願発明では、「バーズビークの下に第１導電型の第２の低濃度不純物領域を形成」しているのに対して、引用発明は、バーズビークの下に「ｎ型拡散領域」が形成されることが記載されていない点。
　
　以下、上記相違点について検討する。
（相違点１）
　一般の半導体装置製造技術において、低濃度不純物領域を形成した後に、半導体基板の表面を酸化し、ゲート電極の底部の両面からその内部に入り込むバーズビークを有する酸化膜を形成することは、例えば、平成１４年１月２８日付けの拒絶理由通知書において引用された特開昭５８−２１５０７４号公報、特開昭６２−４５１７６号公報、特開昭６２−１４０４６４号公報等に記載されているように、本願出願前より周知の技術（以下、「周知技術」という。）であるから、引用発明における「第１の低濃度不純物領域」形成後の「熱酸化処理」において、「ゲート電極の上面及び側面に酸化膜を形成」するとともに、ｐ型シリコン基板の表面を酸化し、ゲート電極の底部の両側からその内部に入り込むバーズビークを有する酸化膜を形成するように、「熱酸化処理」を行うことは、当業者が容易になし得るものである。
　
（相違点２）
　上記（相違点１）において検討したように、引用発明における「第１の低濃度不純物領域」形成後の「熱酸化処理」において、「ゲート電極の上面及び側面に酸化膜を形成」するとともに、ｐ型シリコン基板の表面を酸化し、ゲート電極の底部の両側からその内部に入り込むバーズビークを有する酸化膜を形成するように、「熱酸化処理」を行うことは、当業者が容易になし得るものであるから、引用発明のその後の工程で、「前記ゲート電極及び前記ゲート電極の上面及び側面に形成された酸化膜をマスクにし、前記ｐ型シリコン基板に砒素をイオン注入してｎ型拡散領域を形成する」と、この「ｎ型拡散領域」が、バーズビークの下に形成されることは明らかであるから、この点も相違点１と同様に、当業者が容易になし得るものである。
　
　したがって、本願発明は、当業者が引用例１に記載された発明及び上記周知技術に基づいて容易に発明をすることができたものであるので、特許法第２９条第２項の規定により特許を受けることができない。
　
５．むすび
　以上のとおりであるから、本願は、請求項２に係る発明について検討するまでもなく、特許法第２９条第２項の規定により特許を受けることができないものである。
　よって、結論のとおりに審決する。