【事件の表示】
　平成１１年特許願第７９７３１号「光ディスク再生装置の制御回路」拒絶査定不服審判事件〔平成１２年１０月６日出願公開、特開２０００−２７６８３０〕について、次のとおり審決する。
【結　論】
　本件審判の請求は、成り立たない。
【理　由】
１．手続の経緯、本願発明
　本願は、平成１１年３月２４日の特許出願であって、その請求項１から５に係る発明は、平成１７年６月１５日付け手続補正書により補正された明細書の、特許請求の範囲の請求項１から５に記載された事項により特定されるとおりのものであると認められるところ、請求項１に係る発明（以下、「本願発明」という）は、次のとおりである。
　
「【請求項１】
　光ディスクから読み出したデータを一時保存するリフレッシュが不要の第１のメモリと、該第１のメモリが保存したデータを読み出して所定の処理を行う第１の信号処理部とを有するデジタル信号処理回路、
　該デジタル信号処理回路の出力したデータを一時保存するリフレッシュを要する第２のメモリに接続され所定クロックに従って該第２のメモリを制御するメモリ制御回路と、該第２のメモリが保存したデータを読み出して少なくとも読みとりエラーを検出して誤り訂正を行う第２の信号処理部とを有するＣＤ−ＲＯＭデコーダ
を有する光ディスク再生装置の制御回路において、
　光ディスクからデータを読み出す際、前記第１の信号処理部は前記第１のメモリに記憶された所定データを読み出して前記所定の処理を行い、
　電源を切らないままで処理動作を一時的に停止するスリープモードに移行する際、前記第２のメモリに記憶された所定データを前記第１のメモリに転送し、スリープモード時には前記クロックを停止し、
　スリープモードから復帰する際、前記第１のメモリに記憶された前記所定データを前記第２のメモリに転送することを特徴とする光ディスク再生装置の制御回路。」
　
　
２．引用例
（１）第１引用例
　これに対し、当審における拒絶理由通知（平成１７年４月１４日付け）で引用した、本願出願前に頒布された刊行物である特開平１１−２５６１５号公報（以下、「第１引用例」という）には、図面とともに以下の技術事項が記載されている。
（ａ）
「【０００１】
【発明の属する技術分野】本発明は、一般的にはＣＤ−ＲＯＭドライブ用の制御回路に関し、特には信号のデコード動作を実行する作業用メモリ空間を提供するためにＤＲＡＭを使用したＣＤ−ＲＯＭドライブの主制御回路に関する。更に特定すれば、本発明は、アクセス頻度を低減したＤＲＡＭ作業用メモリによってシステム全体の性能を改善し、システム全体を１チップＩＣとして実現することでコスト削減できるＣＤ−ＲＯＭドライブ用の主制御回路に関する。」
（ｂ）
「【０００６】従来のＣＤ−ＲＯＭドライブに使用されているデジタル電子制御回路は、２つのチップに分離されたＩＣチップセットを備えている。２つの内の１つは、読出し制御ＩＣであり、他方は信号デコードＩＣである。読出し制御ＩＣは、デインタリブ（ｄｅ−ｉｎｔｅｒｌｅａｖｉｎｇ）動作用のデータ処理空間として使用される約２Ｋバイトのメモリ空間の内部ＳＲＡＭを含んでいる。これに対し、信号デコーダは、動作中のメモリキャッシュを実行するために外部ＤＲＡＭを制御する。」
（ｃ）
「【０００８】本発明を説明するために、従来のＣＤ−ＲＯＭの電気制御回路の構成が以下で大まかに検証される。図１は従来のＣＤ−ＲＯＭドライブのデジタル制御電子回路の回路構成を示すブロック図である。このブロック図に示されるように、この回路は、読出しアクセス制御器１２０と、信号デコーダ１３０と、ＲＦ（高周波）増幅器１１０と、ＤＲＡＭ１４０とを備える。これらの回路要素は組織化され、ワイヤネットワークで接続される。レーザピックアップヘッド１０３とディスクスピンドルモータ１０２が図示され、このドライブに含まれている。これらは、読出しアクセス制御器１２０によって制御されるドライブ機構の光学的および電気的な機構部品である。
【０００９】従来の技術では、図１の回路要素は、それぞれが分離したＩＣチップとして実現され得る。例えば、１つの制御電気回路に組み立てる前に、ＤＲＡＭ１４０は独立したメモリＩＣチップであり得る。同様に、ＲＦ増幅器１１０は独立したＲＦ用ＩＣであり、また読出しアクセス制御器１２０と信号デコーダ１３０は互いに物理的に独立している。
【００１０】図１の回路構成の場合、ＣＤ−ＲＯＭにアクセスするパーソナルコンピュータシステムのようなホストコンピュータシステムに接続された従来のＣＤ−ＲＯＭドライブの動作は以下のようになる。スピンドルモータ１０２はＣＤ−ＲＯＭディスク１０１を回転させ、またレーザピックアップヘッド１０３はディスク１０１の表面に微小ピットの形態で形成された記録データを検索する。ヘッド１０３でピックアップされたデータはそれから接続線４を介してＲＦ増幅器１１０に中継される。増幅の後に、データの部分は、接続線５を介して読出しアクセス制御器１２０内のＤＳＰ（デジタル信号処理器）１２１に送られる。ＤＳＰ１２１は受信データを処理し、その入手したデータに基いて接続線７を介してディスクスピンドルモータ１０２を制御し、その回転速度を適切な値に維持する。一方、ＤＳＰ１２１は接続線６を介してレーザピックアップヘッド１０３を制御し、ビームの十分なフォーカシングとヘッドの適切なトラッキングを達成するために、ドライブ機構全体を精密に調整する。
【００１１】サーボ制御のために接続線５を介してＤＳＰ１２１に送られることに加えて、ＲＦ信号は更に、ＥＦＭ（８対１４変調符号化）符号のデコードを実行するために、読出しアクセス制御器１２０の復調器１２２に送られる。ＥＦＭ復調器１２２では、デジタル信号がＲＦ信号から抽出され、そしてＩＥＣ（国際電気技術委員会）９０８基準の規定に従って復調される。ＥＦＭ復調の結果得られるものは、バイト単位に配列されたデータ信号であり、これはリードソロモン符号をデコードするために、ＣＩＲＣ（クロスインタリブ・リードソロモン）デコーダ１２３に送られる。
【００１２】ＣＩＲＣデコーダ１２３はまた、デインタリブ動作と同様にＩＥＣ９０８基準に従って誤り検出および訂正（ＥＤＣ）を実行する。入力データを受信したときにデインタリブを実行するため、およびデータバッファとして作用するため、ＣＩＲＣデコーダ１２３は、動作過程の全期間にわたり作業に十分なメモリ空間を組み込んだ回路構成を有している必要がある。このメモリ空間は、図面に示されているように、通常２ＫバイトのＳＲＡＭ１２４である。
【００１３】誤り検出およびデインタリブ処理の後に、データはシリアル出力ユニット１２５においてシリアルに変換され、それから次の処理回路、即ち信号デコーダ１３０に接続線２６を介して伝達される。
【００１４】信号デコーダ１３０は、内部のＲＳＰＣ（リードソロモン・プロダクトライク符号）デコーダ１３２を使用して、ＩＳＯ／ＩＥＣ１０１４９基準の規定に従った誤り検出および訂正を行う。これは、接続線２６を介して信号デコーダ１３０が受信したシリアルデータに対し、ＲＳＰＣデコーダ１３２が動作を実行することによって行われる。それから、信号デコーダ１３０のＥＤＣ発生ユニット１３４は、データブロックに関してデータ誤り検出を実行する。もし何らかの誤りが検出されると、訂正処理が起動され、訂正される。ＥＤＣ発生ユニット１３４による処理の後に、データはＣＤ−ＲＯＭドライブのＩＤＥまたはＳＣＳＩインターフェースに中継され、それからインターフェースユニット１３３の制御下にあるバス１５０に伝達される。かくして、データはバス１５０上においてホストコンピュータシステムによって受信可能になる。
【００１５】このような従来のＣＤ−ＲＯＭドライブにおいて、読出しアクセス制御器１２０と信号処理器１３０との間の違いの１つは、信号処理器１３０がその動作のためにキャッシュメモリを使用する必要がある点である。ＣＤ−ＲＯＭドライブのデータアクセス速度がより高速化されると、データデコード用の演算動作におけるデータキャッシュ体系は必要不可欠のものになる。ところが、キャッシュメモリにおけるキャッシュヒット率は、キャッシュメモリの大きさに直接関係する。換言すれば、あまりにも小さいキャッシュ領域では、意味のあるヒット率を達成することは不可能である。２ＫバイトのＳＲＡＭメモリ空間が信号処理器１３０用の有用なキャッシュ空間を提供するには実質的に小さ過ぎるという理由から、結果的にＤＲＡＭ１４０のような外部メモリの追加が必要になる。この場合、ＥＤＣ発生ユニット１３４、ＲＳＰＣユニット１３２およびインターフェース制御ユニット１３３を含む全てのユニットは、それらの対応する小容量の内部ＳＲＡＭの代わりに、外部ＤＲＡＭ１４０を作業空間として利用する。読出しアクセス制御器１２０はそれ自体の小容量のＳＲＡＭ１２４を備えている。」
　
　上記記載事項及び図面の記載を総合勘案すると、上記第１引用例には、次の発明（以下、「引用発明」という）が記載されているとすることができる。
「ヘッド１０３でピックアップされたデータをＲＦ増幅器１１０で増幅して読出しアクセス制御器１２０に送り、
　読出しアクセス制御器１２０で、ＲＦ信号はＥＦＭ（８対１４変調符号化）符号のデコードを実行するために、ＥＦＭ復調器１２２に送られてデジタル信号が抽出、復調され、その結果、バイト単位に配列されたデータ信号を得て、これをリードソロモン符号をデコードするために、動作過程の全期間にわたり作業に十分なメモリ空間として通常２ＫバイトのＳＲＡＭ１２４を組み込んだ回路構成を有するＣＩＲＣ（クロスインタリブ・リードソロモン）デコーダ１２３に送り、誤り検出およびデインタリブ処理を行い、
　その後に、データはシリアル出力ユニット１２５においてシリアルに変換され、それから次の処理回路、即ち信号デコーダ１３０に接続線２６を介して伝達され、
　信号デコーダ１３０では、内部のＲＳＰＣ（リードソロモン・プロダクトライク符号）デコーダ１３２を使用して、誤り検出および訂正を行い、又、ＥＤＣ発生ユニット１３４は、データブロックに関してデータ誤り検出を実行し、
　又、信号デコーダ１３０では、ＥＤＣ発生ユニット１３４、ＲＳＰＣユニット１３２およびインターフェース制御ユニット１３３を含む全てのユニットは、外部ＤＲＡＭ１４０を作業空間として利用する、
　ＣＤ−ＲＯＭドライブ用の制御回路。」
　
（２）第２引用例
　また、同じく、上記拒絶理由通知で引用した、本願出願前に頒布された刊行物である特開平８−２５５４０９号公報（以下、「第２引用例」という）には、図面とともに以下の技術事項が記載されている。
（ｄ）
「【０００１】
【産業上の利用分野】本発明は、例えば、コンピュータシステムの外部記憶装置として利用される光ディスク装置（光磁気ディスク装置を含む）等のディスク装置に関する。」
（ｅ）
「【００３３】
【作用】以下、本発明の作用を図１に基づいて説明する。　ディスク装置２Ａは、ＭＰＵ１１の制御により、一定時間ホストコンピュータ１からのアクセスがない場合、自動的に低消費電力モード（以下「スリープモード」と記す）に移行する。このスリープモードにはスリープモード１とスリープモード２があり、スリープモード１は、スピンドルモータの回転数やクロック周波数を半分程度に落として消費電力を抑制するモードであり、ディスク装置に対してリード／ライトが可能である。
【００３４】前記スリープモード１ではアクセス時間が倍になるが、瞬時にリード／ライトが可能な状態になる上に、消費電力を半分程度に落とすことができる。また、連続してリード／ライト要求がきた場合は、スピンドルモータの回転数やクロック周波数を通常の状態に戻す（この時のモードをスリープモード０とする）。
【００３５】　スリープモード２は、スピンドルモータの回転を停止し、ＭＰＵ１１、ＳＣＳＩコントローラ２３など、最低限の部分に対してクロックを供給する。ホストコンピュータ１からのアクセスが発生してからリード／ライト可能な状態になるのに、１０数秒〜数１０秒程度を要するが消費電力は１／３〜１／１０程度にまで落とすことができる。なお、スリープモード１とスリープモード２の切り換えは、ＭＰＵ１１がタイマ２５を使用して時間監視を行うことにより行われる。
【００３６】ＭＰＵ１１は、例えば、１０分程度ホストコンピュータ１からのアクセスがない場合、スリープモード１に移行させる。この時、ＭＰＵ１１の制御によりスピンドルモータの回転やクロック周波数を半分程度に落とす。この場合、スピンドルモータの回転数とクロック周波数には相関関係があるので、リード／ライト可能な状態を維持するには限界がある。
【００３７】また、ホストコンピュータ１から受信したデータを一時格納するためのＤＲＡＭバッファ２４は、リフレッシュサイクルにも限界周期があるので、ＤＲＡＭバッファ２４の種類に応じて限界まで落とす。なお、ＤＲＡＭバッファ２４とＭＰＵ１１のクロック周波数は個別に設定できるようにしてある。　
【００３８】更に、２０分程度の間ホストコンピュータ１からのアクセスがない場合、ＭＰＵ１１はスリープモード２へ移行させる。この場合、最低限界のインターフェース応答（ＳＣＳＩ応答）を保証するため、ＭＰＵ１１、ＳＣＳＩコントローラ２３のクロック周波数はスリープモード１のままとする。
【００３９】スリープモード２では、ＤＲＡＭバッファ２４のデータを保持するために、ＭＰＵ１１は、ＤＲＡＭバッファ２４のデータをデータ圧縮／伸長回路２６により圧縮して一時ＳＲＡＭ２７に退避する。その後、ＤＳＰ２８やＤＲＡＭバッファ２４等のインターフェース応答に直接関係ない部分に供給するクロックは停止する。」
（ｆ）
「【００５２】(4) ：ＤＲＡＭバッファ２４は、ＭＰＵ１１がアクセスするメモリ（ダイナミックＲＡＭ）であり、ＳＣＳＩコントローラ２３を介して受信したデータ等を一時格納しておくためのメモリである。また、ＤＲＡＭバッファ２４は、ＭＰＵ１１がワーク用メモリとしても使用する。このＤＲＡＭバッファ２４は所定の周期でリフレッシュする必要があり、この処理をＭＰＵ１１の制御で行っている。
【００５３】(5) ：ＳＲＡＭ２７は、ＭＰＵ１１がアクセスするメモリ（スタティックＲＡＭ）であり、ＤＲＡＭバッファ２４のデータを退避するために使用する。」
（ｇ）
「【００６６】前記スリープモード２では、ＤＲＡＭバッファ２４のデータを保持するために、ＤＲＡＭバッファ２４のデータをデータ圧縮／伸長回路２６へ送り圧縮して一時ＳＲＡＭ２７に退避する。その後、ＤＳＰ２８やＤＲＡＭバッファ２４等のＳＣＳＩ応答に直接関係ない部分に供給するクロックは停止する。
【００６７】なお、スリープモード２の状態で、ＳＣＳＩアクセスがあった場合は、その内容に応じてモード１に戻すか、通常時のモードであるモード０に戻すかをＭＰＵ１１が判断して実行する。」
（ｈ）
「【００７７】(3) ：スリープモード０の処理は、ＭＰＵ１１が次のマル１（当審注：原文は丸付き数字、以下同様）〜マル５の順序で実行する。
マル１：スリープモード０の情報をセーブする。マル２：スピンドルモータの回転数を元に戻す。マル３：全てのクロックを元に戻す。マル４：ＤＲＡＭバッファ２４のリフレッシュサイクルを元に戻す。マル５：ＳＲＡＭ２７のデータをデータ圧縮／伸長回路２６により伸長しＤＲＡＭバッファ２４に復元する。」
　
　上記記載事項及び図面の記載を総合勘案すると、上記第２引用例には、次の発明が記載されているとすることができる。
「光ディスク装置において、
　リフレッシュ不要なスタティックＲＡＭ（ＳＲＡＭ２７）と、
　ＭＰＵ１１がアクセスし、またワーク用メモリとしても使用する、所定の周期でリフレッシュする必要があるＤＲＡＭバッファ２４とを備え、
スリープモードに移行する際、ＤＲＡＭバッファ２４のデータを一時ＳＲＡＭ２７に退避し、その後、ＤＳＰ２８やＤＲＡＭバッファ２４等のインターフェース応答に直接関係ない部分に供給するクロックは停止し、
　通常時のモードであるモード０に戻す際には、ＳＲＡＭ２７のデータをＤＲＡＭバッファ２４に復元する
　光ディスク装置。」
　
　
３．対　比
　本願発明と引用発明とを対比する。
　引用発明における「ＳＲＡＭ１２４」は、本願発明における「第１のメモリ」に相当する。
　引用発明における「ＣＩＲＣ（クロスインタリブ・リードソロモン）デコーダ１２３」 は、「作業に十分なメモリ空間として通常２ＫバイトのＳＲＡＭ１２４を組み込んだ回路構成を有する」ものであるから、本願発明における「第１の信号処理部」に相当し、したがって、上記ＣＩＲＣデコーダ１２３を含む「読出しアクセス制御器１２０」は、本願発明における「デジタル信号処理回路」に相当する。また、「光ディスクからデータを読み出す際、前記第１の信号処理部は前記第１のメモリに記憶された所定データを読み出して前記所定の処理を行」う点でも一致している。
　引用発明では、「データは・・・信号デコーダ１３０に伝達され」、「信号デコーダでは・・・全てのユニットは、外部ＤＲＡＭ１４０を作業空間として利用する」のであるから、引用発明における「外部ＤＲＡＭ１４０」は、本願発明における「第２のメモリ」に相当する
　引用発明の信号デコーダ１３０に含まれる「ＲＳＰＣユニット１３２」及び「ＥＤＣ発生ユニット１３４」は、データ乃至はデータブロックに関して誤りの検出訂正等を行うものであるから、本願発明における「第２の信号処理部」に相当する。引用発明では、特に「メモリ制御回路」に相当する回路構成は明示されていないが、信号デコーダ１３０では、「ＥＤＣ発生ユニット１３４、ＲＳＰＣユニット１３２およびインターフェース制御ユニット１３３を含む全てのユニットは、外部ＤＲＡＭ１４０を作業空間として利用する」もので、図１を参照してもそれぞれのユニットがＤＲＡＭ１４０に直接またはインターフェース制御ユニット１３３とＤＲＡＭ１４０を接続するバス上により接続されているのであるから、それぞれのユニット、または「インターフェース制御ユニット１３３」が「メモリ制御回路」に相当する回路を有するか乃至は当該回路相当の機能を有していると理解するのが相当である。したがって、引用発明の信号デコーダ１３０は、本願発明の「ＣＤ−ＲＯＭデコーダ」に相当する。
　引用発明における「ＣＤ−ＲＯＭドライブ」 は、本願発明の「光ディスク再生装置」に相当する。
　
　すると、本願発明と引用発明とは次の点で一致する。
　一致点
「光ディスクから読み出したデータを一時保存するリフレッシュが不要の第１のメモリと、該第１のメモリが保存したデータを読み出して所定の処理を行う第１の信号処理部とを有するデジタル信号処理回路、
　該デジタル信号処理回路の出力したデータを一時保存するリフレッシュを要する第２のメモリに接続され所定クロックに従って該第２のメモリを制御するメモリ制御回路と、該第２のメモリが保存したデータを読み出して少なくとも読みとりエラーを検出して誤り訂正を行う第２の信号処理部とを有するＣＤ−ＲＯＭデコーダ
を有する光ディスク再生装置の制御回路において、
　光ディスクからデータを読み出す際、前記第１の信号処理部は前記第１のメモリに記憶された所定データを読み出して前記所定の処理を行う、
　光ディスク再生装置の制御回路。」
　
　一方、次の点で相違する。
　相違点
　本願発明においては、
「電源を切らないままで処理動作を一時的に停止するスリープモードに移行する際、前記第２のメモリに記憶された所定データを前記第１のメモリに転送し、スリープモード時には前記クロックを停止し、
　スリープモードから復帰する際、前記第１のメモリに記憶された前記所定データを前記第２のメモリに転送する」
のに対し、引用発明においては、特にそのようには記載されていない点。
　
　
４．判　断
　そこで、上記相違点について検討する。
　上記「２．（２）第２引用例」で検討したように、第２引用例には、スリープモードに移行する際に、ＤＲＡＭバッファ２４に記憶されたデータをＳＲＡＭ２７に退避すなわち転送し、クロックを停止し、スリープモードから通常時のモードに戻す、すなわち復帰の際には、ＳＲＡＭ２７のデータをＤＲＡＭバッファ２４に復元すなわち転送することが開示されている。
　第２引用例は、引用発明同様、コンピュータの外部記憶装置として光ディスク装置を使用することを前提とするものであるから、スリープモードに関しては互いに共通する技術課題であるとすることができるから、引用発明に第２引用例に開示されたスリープモードへの移行に関する技術事項を適用し、スリープモードに移行する際には「ＤＲＡＭ１４０（第２のメモリに相当）に記憶された所定データをＳＲＡＭ１２４（第１のメモリに相当）に転送」するとともに、復帰の際にはその逆に転送するように制御することは当業者が容易に想到しうるものである。
　なお、審判請求人は、前記拒絶理由通知に対する平成１７年６月１５日付け意見書において、第２引用例のＳＲＡＭ２７は、通常の動作モード時に信号処理用の一時メモリとして共用することが開示されていない点で本願発明と相違する旨、主張しているが、ＳＲＡＭを通常の動作モード時に信号処理用の一時メモリとして使用する回路構成は引用発明が備えている技術事項にすぎない。また、スリープモード時には、光ディスクからのデータの供給が止まり、読出しアクセス制御器１２０はその機能を一時停止し、ＳＲＡＭ１２４も、いわば遊休状態となることは当業者にとって自明な事項にすぎないから、引用発明に第２引用例に開示されたスリープモードへの移行に関する技術事項を適用するに際して、あらためて別途ＳＲＡＭを設けることが無駄であることは当業者であれば直ちに想到する程度の事項であって、ＳＲＡＭ１２４をスリープモード時のデータ退避に使用することに格別の困難な事情は見出せない。
　
　
５．むすび
　以上のとおり、本願の請求項１に係る発明は、第１引用例及び第２引用例に記載された発明に基づいて当業者が容易に発明をすることができたものであるから、特許法第２９条第２項の規定により特許を受けることができない。
　したがって、本願はその余の請求項について論及するまでもなく、拒絶すべきものである。
　
　よって、結論のとおり審決する。