(57)【特許請求の範囲】
【請求項１】
トランスの１次巻線の電流をオン、オフするメインスイッチ素子と、該トランスの２次巻線に直列に接続される整流スイッチ素子と、前記２次巻線及び前記整流スイッチ素子の直列回路に対して並列に接続されるフライホイールスイッチ素子とを備えるフォワードコンバータであって、前記フライホイールスイッチ素子にチョークコイルを介して並列に接続される負荷に直流出力を供給する同期整流型ＤＣ−ＤＣコンバータにおいて、
前記整流スイッチ素子の最大オン時間を制限するオン時間制限回路を設けるとともに、前記トランスに補助巻線を設け、該補助巻線に誘起するフライバック電圧が既定値を超えたときに前記フライホイールスイッチ素子をオフにする保護回路を設けており、
前記整流スイッチ素子がＦＥＴであり、前記オン時間制限回路は、インピーダンス素子を通して前記チョークコイルの両端の電圧で充電されるコンデンサと、該コンデンサの端子電圧が所定値以上でオンとなる第１のトランジスタとを有し、該第１のトランジスタで前記整流スイッチ素子としてのＦＥＴのゲート、ソース間の電圧をローレベルとして当該ＦＥＴをオフにするものであって、正常動作時の前記整流スイッチ素子のスイッチング動作を妨げないものであり、
前記フライホイールスイッチ素子がＦＥＴであり、前記保護回路は、前記フライバック電圧が印加される定電圧ダイオードと、該定電圧ダイオードの降伏時にオンとなる第２のトランジスタとを有し、該第２のトランジスタを前記フライホイールスイッチ素子としてのＦＥＴのゲート、ソース間に接続してなり、正常動作時の前記フライバック電圧では前記定電圧ダイオードは降伏しないことを特徴とする同期整流型ＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のＤＣ−ＤＣコンバータを並列運転しても、破損する恐れのない同期整流型ＤＣ−ＤＣコンバータに関する。
【０００２】
【従来の技術】
従来、電子機器等の負荷に対し、ほぼ一定の直流電力を供給するＤＣ−ＤＣコンバータが知られている。図４は従来の同期整流型ＤＣ−ＤＣコンバータを複数用いた回路構成を示す。この場合、同一回路の同期整流型ＤＣ−ＤＣコンバータ１が複数個並列接続されているので、そのうちの１つについて説明する。
【０００３】
図４において、Ｔ１はトランス、Ｍ１１はメインスイッチ素子としてのＭＯＳ−ＦＥＴであり、トランスＴ１は１次巻線Ｎ１１、２次巻線Ｎ２１及び補助巻線Ｎ２２を有している。トランスＴ１の１次巻線Ｎ１１、２次巻線Ｎ２１及び補助巻線Ｎ２２にそれぞれ誘起する電圧ＶＮ１１，ＶＮ２１及びＶＮ２２の位相関係は図中矢印の通りである。直流入力端子１０とアース端子１１（ＧＮＤ）間に直流電源１３からの直流電圧Ｖinが供給され、前記１次巻線Ｎ１及びＭＯＳ−ＦＥＴ Ｍ１１の直列回路が、それらの直流入力端子１０とアース端子１１間に接続されている。また、直流入力端子１０とアース端子１１間にコンデンサＣ１１が接続されている。
【０００４】
前記ＭＯＳ−ＦＥＴ Ｍ１１のゲートには図示しない制御回路からの駆動信号が印加され、これによりＭＯＳ−ＦＥＴ Ｍ１１はスイッチング動作（オン、オフ動作）を行う。
【０００５】
ＤＣ−ＤＣコンバータ１はフォワードコンバータであり、トランスＴ１の２次巻線Ｎ２１に接続されている整流平滑回路は、２次巻線Ｎ２１に直列に接続される整流スイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ２１と、２次巻線Ｎ２１及び前記ＭＯＳ−ＦＥＴ Ｍ２１の直列回路に対して並列に接続されるフライホイールスイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ２２と、平滑用チョークコイルＬ２１と、平滑用コンデンサＣ２１とを備え、コンデンサＣ２１の両端の電圧が直流出力電圧＋Ｖoutとして正側出力端子２０、負側出力端子２１間に出力されるようになっている。この出力端子２０，２１間には負荷が接続される。前記ＭＯＳ−ＦＥＴ Ｍ２１のゲートと正側出力端子２０間には抵抗Ｒ２１が接続され、ＭＯＳ−ＦＥＴ Ｍ２２のゲート、ソース間に補助巻線Ｎ２２の誘起電圧が抵抗Ｒ２２を介し印加されている。
【０００６】
図４の同期整流型ＤＣ−ＤＣコンバータ１において、１次巻線Ｎ１１、２次巻線Ｎ２１及び補助巻線Ｎ２２にそれぞれ誘起する電圧ＶＮ１１，ＶＮ２１及びＶＮ２２が図示の矢印の反対極性のとき、ＭＯＳ−ＦＥＴ Ｍ２１がオン、ＭＯＳ−ＦＥＴ Ｍ２２はオフ、電圧ＶＮ１１，ＶＮ２１及びＶＮ２２が図示の矢印の極性のとき、ＭＯＳ−ＦＥＴ Ｍ２１がオフ、ＭＯＳ−ＦＥＴ Ｍ２２はオンとなり、２次巻線Ｎ２１の誘起電圧を整流、平滑した直流出力が出力端子２０，２１間に得られる。
【０００７】
【発明が解決しようとする課題】
ところで、図４の従来回路の場合、１つの同期整流型ＤＣ−ＤＣコンバータ１のメインスイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ１１のスイッチング動作が何らかの原因で停止した場合、他の同期整流型ＤＣ−ＤＣコンバータの直流出力も負荷に共通に供給されているため、他の正常に動作している同期整流型ＤＣ−ＤＣコンバータ１から正側出力端子２０、負側出力端子２１よりトランスＴ１の２次側に電流が流れ込み、自励発振現象を引き起こしてＭＯＳ−ＦＥＴ Ｍ２１，ＭＯＳ−ＦＥＴ Ｍ２２に大電流が流れて破損する恐れがある。
【０００８】
本発明は、上記の点に鑑み、複数のＤＣ−ＤＣコンバータを並列運転した場合でもスイッチ素子が破損する恐れがなく、信頼性の向上を図った同期整流型ＤＣ−ＤＣコンバータを提供することを目的とする。
【０００９】
本発明のその他の目的や新規な特徴は後述の実施の形態において明らかにする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明は、トランスの１次巻線の電流をオン、オフするメインスイッチ素子と、該トランスの２次巻線に直列に接続される整流スイッチ素子と、前記２次巻線及び前記整流スイッチ素子の直列回路に対して並列に接続されるフライホイールスイッチ素子とを備えるフォワードコンバータであって、前記フライホイールスイッチ素子にチョークコイルを介して並列に接続される負荷に直流出力を供給する同期整流型ＤＣ−ＤＣコンバータにおいて、
前記整流スイッチ素子の最大オン時間を制限するオン時間制限回路を設けるとともに、前記トランスに補助巻線を設け、該補助巻線に誘起するフライバック電圧が既定値を超えたときに前記フライホイールスイッチ素子をオフにする保護回路を設けており、
前記整流スイッチ素子がＦＥＴであり、前記オン時間制限回路は、インピーダンス素子を通して前記チョークコイルの両端の電圧で充電されるコンデンサと、該コンデンサの端子電圧が所定値以上でオンとなる第１のトランジスタとを有し、該第１のトランジスタで前記整流スイッチ素子としてのＦＥＴのゲート、ソース間の電圧をローレベルとして当該ＦＥＴをオフにするものであって、正常動作時の前記整流スイッチ素子のスイッチング動作を妨げないものであり、
前記フライホイールスイッチ素子がＦＥＴであり、前記保護回路は、前記フライバック電圧が印加される定電圧ダイオードと、該定電圧ダイオードの降伏時にオンとなる第２のトランジスタとを有し、該第２のトランジスタを前記フライホイールスイッチ素子としてのＦＥＴのゲート、ソース間に接続してなり、正常動作時の前記フライバック電圧では前記定電圧ダイオードは降伏しないことを特徴としている。
【００１３】
【発明の実施の形態】
以下、本発明に係る同期整流型ＤＣ−ＤＣコンバータの実施の形態を図面に従って説明する。
【００１４】
図１は本発明の基本構成を示す第１の実施の形態であって、同期整流型ＤＣ−ＤＣコンバータを複数有する回路構成を示す。この場合、複数の同一回路構成の同期整流型ＤＣ−ＤＣコンバータ２の入力側が同一直流電源１３に接続され、出力側が同一の負荷に接続されているので、１つの同期整流型ＤＣ−ＤＣコンバータ２について内部回路構成を説明する。
【００１５】
前記同期整流型ＤＣ−ＤＣコンバータ２において、整流スイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ２１のゲート、ソース間にはオン時間制限回路３が接続され、フライホイールスイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ２２のゲート、ソース間には保護回路４が接続されている。
【００１６】
ここで、オン時間制限回路３はＭＯＳ−ＦＥＴ Ｍ２１のオン時間の最大値を制限するものであり、その最大値は正常動作時のＭＯＳ−ＦＥＴ Ｍ２１のオン動作を妨げないように、正常動作時のＭＯＳ−ＦＥＴ Ｍ２１のオン時間よりも多少長く、かつＭＯＳ−ＦＥＴ Ｍ２１が破損しない時間に設定されている。
【００１７】
また、保護回路４は、比較器（演算増幅器）４１を有し、該比較器４１の一方の入力端（非反転入力端）に基準電圧Ｖrefが印加され、他方の入力端（反転入力端）はトランスＴ１の補助巻線Ｎ２２に誘起したフライバック電圧が印加される。
【００１８】
なお、その他の構成は前述の図４の従来回路の同期整流型ＤＣ−ＤＣコンバータと同様であり、同一又は相当部分に同一符号を付して説明を省略する。
【００１９】
この第１の実施の形態において、同期整流型ＤＣ−ＤＣコンバータ２が正常に動作しているときは、１次巻線Ｎ１１、２次巻線Ｎ２１及び補助巻線Ｎ２２にそれぞれ誘起する電圧ＶＮ１１，ＶＮ２１及びＶＮ２２が図示の矢印の反対極性のとき、ＭＯＳ−ＦＥＴ Ｍ２１がオン、ＭＯＳ−ＦＥＴ Ｍ２２はオフとなり、電圧ＶＮ１１，ＶＮ２１及びＶＮ２２が図示の矢印の極性のとき、ＭＯＳ−ＦＥＴＭ２１がオフ、ＭＯＳ−ＦＥＴ Ｍ２２はオンとなり、２次巻線Ｎ２１の誘起電圧を整流、平滑した直流出力が出力端子２０，２１間に得られる。この正常動作時には、オン時間制限回路３及び保護回路４はＭＯＳ−ＦＥＴ Ｍ２１，Ｍ２２の正常時のスイッチング動作を妨げない。保護回路４では正常動作時に補助巻線Ｎ２２に誘起するフライバック電圧よりも基準電圧Ｖrefを高く設定しておくことで、比較器４１の出力をハイインピーダンスに維持し、保護回路４がＭＯＳ−ＦＥＴ Ｍ２２のスイッチング動作に影響を及ぼさない。オン時間制限回路３においても正常動作時にはＭＯＳ−ＦＥＴ Ｍ２１のスイッチング動作に影響を及ぼさない回路構成とする。
【００２０】
一方、異常が発生して１つの同期整流型ＤＣ−ＤＣコンバータ２のメインスイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ１１のスイッチング動作が停止した場合、他の同期整流型ＤＣ−ＤＣコンバータの直流出力も負荷に共通に供給されているため、他の正常に動作している同期整流型ＤＣ−ＤＣコンバータ１から正側出力端子２０、負側出力端子２１よりトランスＴ１の２次側に電流が流れ込むが、仮に自励発振現象を引き起こしたとしても整流スイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ２１はオン時間制限回路３にてオン時間の最大値が制限されるので破損しない。また、保護回路４が設けてあるため、自励発振で補助巻線Ｎ２２に誘起するフライバック電圧が基準電圧Ｖrefよりも高くなる現象が発生すると、比較器４１の出力がローインピーダンス（ローレベル）となり、ＭＯＳ−ＦＥＴ Ｍ２２のゲート、ソース間電圧を実質的に零としてＭＯＳ−ＦＥＴ Ｍ２２を強制的にオフにし、ＭＯＳ−ＦＥＴ Ｍ２２を保護して破損を防止する。
【００２１】
この第１の実施の形態によれば、複数の同期整流型ＤＣ−ＤＣコンバータ２を並列運転した場合において、いずれかの同期整流型ＤＣ−ＤＣコンバータに異常が発生しても、異常が発生した同期整流型ＤＣ−ＤＣコンバータ内の整流スイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ２１やフライホイールスイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ２２が大電流により破損する問題を回避でき、ひいては、信頼性の向上を図ることができる。
【００２２】
図２は本発明の第２の実施の形態であって、同期整流型ＤＣ−ＤＣコンバータの具体的な回路構成を示す。なお、図示は省略するが、同一負荷に図２の同期整流型ＤＣ−ＤＣコンバータが並列に複数接続されている。
【００２３】
図２において、整流スイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ２１のゲートと正側出力端子２０側間にはインピーダンス素子Ｚ０が接続され、前記ゲートとソース間にダイオードＤ２１が接続されている。
【００２４】
オン時間制限回路３は、チョークコイルＬ２１の両端の電圧によりインピーダンス素子Ｚ３１を通して充電されるコンデンサＣ３１と、該コンデンサＣ３１の端子電圧が所定値以上でオンとなる第１のトランジスタＱ３１と、トランジスタＱ３１のコレクタと前記整流スイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ２１のゲートとを接続するダイオードＤ３１とを有している。
【００２５】
前記フライホイールスイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ２２のゲート、ソース間にはインピーダンス素子Ｚ１を介してトランスＴ１の補助巻線Ｎ２２が接続されている。
【００２６】
保護回路４は、定電圧ダイオードＤＺ４１、抵抗Ｒ４１及び抵抗Ｒ４２の直列回路と、第２のトランジスタＱ４１とを有し、定電圧ダイオードＤＺ４１、抵抗Ｒ４１及び抵抗Ｒ４２の直列回路が前記補助巻線Ｎ２２に並列に接続されて、補助巻線Ｎ２２に誘起したフライバック電圧が印加されるようになっている。トランジスタＱ４１のベースは、抵抗Ｒ４１，４２の接続点に接続され、コレクタ、エミッタはＭＯＳ−ＦＥＴ Ｍ２２のゲート、ソース間に接続されている。
【００２７】
なお、その他の構成は前述の第１の実施の形態と同様であり、同一又は相当部分に同一符号を付して説明を省略する。
【００２８】
図３（Ａ）は図２の同期整流型ＤＣ−ＤＣコンバータ２内のインピーダンス素子Ｚ０の具体例であり、インピーダンス素子Ｚ０は抵抗、コンデンサ又は複合インピーダンス（抵抗、コンデンサの直列又は並列回路、さらには抵抗とコンデンサとの直列回路において抵抗にダイオードを並列に設けたもの等）である。
【００２９】
図３（Ｂ）は図２の同期整流型ＤＣ−ＤＣコンバータ２内のインピーダンス素子Ｚ１の具体例であり、インピーダンス素子Ｚ１は抵抗、コンデンサ又は複合インピーダンス（抵抗、コンデンサの直列又は並列回路、さらには抵抗とコンデンサとの直列回路において抵抗にダイオードを並列に設けたもの等）である。
【００３０】
図３（Ｃ）は図２の同期整流型ＤＣ−ＤＣコンバータ２のオン時間制限回路３内のインピーダンス素子Ｚ３１の具体例であり、インピーダンス素子Ｚ３１は抵抗又は複合インピーダンス（抵抗とダイオードの直列回路を逆並列に接続したもの、さらには抵抗とダイオードの直列回路に抵抗を並列に設けたもの、ダイオードとして定電圧ダイオードを用いたもの等）である。
【００３１】
この第２の実施の形態において、同期整流型ＤＣ−ＤＣコンバータ２が正常に動作しているときは、整流スイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ２１がオンになって時間制限回路３内のコンデンサＣ３１の端子電圧がインピーダンス素子Ｚ３１を通し充電されて上昇するが、十分上昇する前にＭＯＳ−ＦＥＴ Ｍ２１がオフに変わるため、第１のトランジスタＱ３１はオフ（ハイインピーダンス）を維持している。従って、オン時間制限回路３が整流スイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ２１のスイッチング動作を妨げることはない。
【００３２】
また、トランスＴ１の補助巻線Ｎ２２に誘起するフライバック電圧は、保護回路４内の定電圧ダイオードＤＺ４１のツェナー電圧よりも低いため、第２のトランジスタＱ４１もオフ（ハイインピーダンス）を維持し、保護回路４がフライホイールスイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ２２のスイッチング動作を妨げることはない。
【００３３】
一方、異常が発生して１つの同期整流型ＤＣ−ＤＣコンバータ２のメインスイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ１１のスイッチング動作が停止した場合、整流スイッチ素子としてのＭＯＳ−ＦＥＴ Ｍ２１のオン時間が正常時よりも長くなる危険性があるが、その場合にはコンデンサＣ３１の端子電圧が上昇して第１のトランジスタＱ３１がオンに変わり、ＭＯＳ−ＦＥＴ Ｍ２１のゲート、ソース間の電圧を実質的に零（ローレベル）にしてＭＯＳ−ＦＥＴ Ｍ２１をオフにし、破損を防止する。
【００３４】
また、補助巻線Ｎ２２に誘起するフライバック電圧が定電圧ダイオードＤＺ４１のツェナー電圧を超え、定電圧ダイオードＤＺ４１が降伏し、第２のトランジスタＱ４１がオンとなってフライホイールスイッチ素子としてのＭＯＳ−ＦＥＴＭ２２のゲート、ソース間の電圧を実質的に零（ローレベル）にしてＭＯＳ−ＦＥＴ Ｍ２２をオフにし、破損を防止する。
【００３５】
なお、上記第１及び第２の実施の形態は複数の同期整流型ＤＣ−ＤＣコンバータが直流電源及び負荷を共通にして並列に接続されているが、一部の同期整流型ＤＣ−ＤＣコンバータの代わりに所要供給電圧を負荷に供給可能な直流電源を用いた場合にも本発明は適用可能である。
【００３６】
以上本発明の実施の形態について説明してきたが、本発明はこれに限定されることなく請求項の記載の範囲内において各種の変形、変更が可能なことは当業者には自明であろう。
【００３７】
【発明の効果】
以上説明したように、本発明に係る同期整流型ＤＣ−ＤＣコンバータによれば、トランスの１次巻線の電流をオン、オフするメインスイッチ素子と、該トランスの２次巻線に直列に接続される整流スイッチ素子と、前記２次巻線及び前記整流スイッチの直列回路に対して並列に接続されるフライホイールスイッチ素子とを備える構成において、前記整流スイッチ素子の最大オン時間を制限するオン時間制限回路を設けるとともに、前記トランスに補助巻線を設け、該補助巻線に誘起するフライバック電圧が既定値を超えたときに前記フライホイールスイッチ素子をオフにする保護回路を設けたことにより、複数のＤＣ−ＤＣコンバータを並列運転した場合でも各スイッチ素子が破損する恐れがなく、信頼性の向上が可能である。
【図面の簡単な説明】
【図１】本発明の基本構成を示す第１の実施の形態であって、同期整流型ＤＣ−ＤＣコンバータを複数並列配置した回路構成を示す回路図である。
【図２】本発明の第２の実施の形態であって、同期整流型ＤＣ−ＤＣコンバータの具体的な回路構成を示す回路図である。
【図３】第２の実施の形態における各インピーダンス素子の具体例を示す回路図である。
【図４】従来の同期整流型ＤＣ−ＤＣコンバータを複数並列配置した回路構成を示す回路図である。
【符号の説明】
１，２  同期整流型ＤＣ−ＤＣコンバータ
３  オン時間制限回路
４  保護回路
１０  直流入力端子
１１  アース端子
１３  直流電源
２０  正側出力端子
２１  負側出力端子
４１  比較器
Ｃ１１，Ｃ２１，Ｃ３１  コンデンサ
Ｄ２１，Ｄ３１  ダイオード
ＤＺ４１  定電圧ダイオード
Ｌ２１  チョークコイル
Ｍ１１  メインスイッチ素子としてのＭＯＳ−ＦＥＴ
Ｍ２１  整流スイッチ素子としてのＭＯＳ−ＦＥＴ
Ｍ２２  フライホイールスイッチ素子としてのＭＯＳ−ＦＥＴ
Ｑ３１，Ｑ４１  トランジスタ
Ｒ２１，Ｒ２２，Ｒ４１，Ｒ４２  抵抗
Ｔ１  トランス
Ｎ１１  １次巻線
Ｎ２１  ２次巻線
Ｎ２２  補助巻線
Ｚ０，Ｚ１，Ｚ３１  インピーダンス素子
【図１】
0003757260.tif 000002
【図２】
0003757260.tif 000003
【図３】
0003757260.tif 000004
【図４】
0003757260.tif 000005