(57)【特許請求の範囲】
【請求項１】
基準信号を発生する基準発振器と、前記基準信号を分周し同期信号を生成する第１の可変分周器と、発振信号を分周し入力信号を生成する第２の可変分周器と、前記同期信号と前記入力信号を入力し両者の位相差を出力する位相比較回路と、前記位相比較回路の出力を入力し信号を濾波するループフィルタと、前記ループフィルタの出力を入力とする電圧制御発振器とからなる位相同期回路であって、
前記位相比較回路は、前記同期信号を入力とする第１のｍ逓倍器と、前記第１のｍ逓倍器の出力を入力とする第１のトグル−フリップフロップと、前記入力信号を入力とする第２のｍ逓倍器と、前記第２のｍ逓倍器の出力を入力とする第２のトグル−フリップフロップと、前記第１のトグル−フリップフロップの出力と前記第２のトグル−フリップフロップの出力を入力とする第１の位相比較器と、前記第１のトグル−フリップフロップの出力信号を反転する第１のインバータの出力と前記第２のトグル−フリップフロップの出力信号を反転する第２のインバータの出力を入力とする第２の位相比較器と、前記第１の位相比較器の出力と前記第２の位相比較器の出力を入力とする合成器と、前記合成器の出力を入力とするチャージポンプ回路と
を有することを特徴とする位相同期回路。
【請求項２】
前記位相比較回路は、前記同期信号を入力とする第１のトグル−フリップフロップと、前記第１のトグル−フリップフロップの出力を入力とする第１の矩形波―三角波変換回路と、前記入力信号を入力とする第２のトグル−フリップフロップと、前記第２のトグル−フリップフロップの出力を入力とする第２の矩形波―三角波変換回路と、前記第１の矩形波―三角波変換回路の出力と前記第２の矩形波―三角波変換回路の出力を入力とする第１の閾値検出形位相比較器と、前記第１の矩形波―三角波変換回路の出力を反転する第１のインバータの出力と前記第２の矩形波―三角波変換回路の出力を反転する第２のインバータの出力を入力とする第２の閾値検出形位相比較器と、前記第１の閾値検出形位相比較器の出力と前記第２の閾値検出形位相比較器の出力を入力とする合成器と、前記合成器の出力を入力とするチャージポンプ回路と
を有することを特徴とする請求項１に記載の位相同期回路。
【請求項３】
前記位相比較回路は、前記同期信号を入力とする第１のトグル−フリップフロップと、前記第１のトグル−フリップフロップの出力を入力とする第１の波形整形用フィルタと、前記入力信号を入力とする第２のトグル−フリップフロップと、前記第２のトグル−フリップフロップの出力を入力とする第２の波形整形用フィルタと、前記第１の波形整形用フィルタの出力と前記第２の波形整形用フィルタの出力を入力とする第１の閾値検出形位相比較器と、前記第１の波形整形用フィルタの出力を反転する第１のインバータの出力と前記第２の波形整形用フィルタの出力を反転する第２のインバータの出力を入力とする第２の閾値検出形位相比較器と、前記第１の閾値検出形位相比較器の出力と前記第２の閾値検出形位相比較器の出力を入力とする合成器と、前記合成器の出力を入力とするチャージポンプ回路と
を有することを特徴とする請求項１に記載の位相同期回路。
【請求項４】
前記チャージポンプ回路の出力を入力とする閾値変更データの生成回路を更に有し、
前記閾値検出形位相比較器は、前記閾値変更データの生成回路の出力を入力とする
ことを特徴とする請求項２または３に記載の位相同期回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、周波数シンセサイザに関し、特に周波数シンセサイザに用いる位相同期回路に関するものである。
【０００２】
【従来の技術】
図１２は、例えば「Frequnecy Synthesizers Theory and Design」（V.Manassewitsch著 John Wiley & Sons、pp.51）などに示された位相同期ループ（ＰＬＬ）を含む従来の周波数シンセサイザの構成例である。図１２において、１は基準発振器、２および３は可変分周器、４は位相比較回路、５はループフィルタ、６は電圧制御発振器（ＶＣＯ）、７は分周器制御回路である。
【０００３】
次に動作を説明する。図１２の周波数シンセサイザにおいて、基準信号を発生する基準発振器１の出力信号ｄ5（ｔ）を可変分周器２に入力する。この可変分周器２では、分周器制御回路７の出力信号に応じた分周数で出力信号ｄ5（ｔ）を分周し、可変分周器２の出力信号ｄ1（ｔ）を同期信号として位相比較回路４に入力する。また発振信号を発生するＶＣＯ６の出力信号ｄ4（ｔ）を可変分周器３に入力する。この可変分周器３では、分周器制御回路７の出力信号に応じた分周数で出力信号ｄ4（ｔ）を分周し、可変分周器３の出力信号ｄ2（ｔ）を入力信号として位相比較回路４に入力する。この位相比較回路４では、入力された同期信号ｄ1（ｔ）と入力信号ｄ2（ｔ）の位相差を出力信号ｄ3（ｔ）としてループフィルタ５に出力する。ループフィルタ５で濾波された信号ｄ3（ｔ）はＶＣＯ６に入力され、ＶＣＯ６を所望の周波数に収束させる。
【０００４】
図１３は、例えば特開平５−１１０４２７号公報などに示された従来の位相比較回路４の構成例である。図１３において、８および９はインバータ、１０および１１は位相比較器、１２は合成器、１４はチャージポンプ回路である。
【０００５】
次に動作を説明する。図１３の位相比較回路において、同期信号ｄ1（ｔ）と入力信号ｄ2（ｔ）とを第１の位相比較器１０に入力する。また同期信号ｄ1（ｔ）を反転する第１のインバータ８の出力信号と入力信号ｄ2（ｔ）を反転する第２のインバータ９の出力信号を第２の位相比較器１１に入力する。第１の位相比較器１０および第２の位相比較器１１では、それぞれ入力された２つの信号の位相差を検出する。そして第１の位相比較器１０の出力と第２の位相比較器１１の出力信号を合成器１２に入力する。合成器１２の出力信号をチャージポンプ回路１４に入力し、チャージポンプ回路１４から位相比較回路４の出力信号ｄ3（ｔ）を出力する。
【０００６】
図１４に、この従来の位相比較器４の動作を説明するためのタイミング波形を示す。図１４において、波形７１は、同期信号ｄ1（ｔ）、波形７２は、第１のインバータ８による同期信号ｄ1（ｔ）の反転信号、波形７３は、入力信号ｄ2（ｔ）、波形７４は、第２のインバータ９による入力信号ｄ2（ｔ）の反転信号、波形７５は、第１の位相比較器１０の出力信号、波形７６は、第２の位相比較器１１の出力信号、波形７７は、合成器１２の出力信号ｄ3（ｔ）をそれぞれ示す。この説明では、位相比較器において、信号の立ち下がりエッジを検出するものとしている。信号の立ち上がりエッジを検出するものでも同等の結果が得られる。
【０００７】
図１４に示すように、位相比較のタイミングを同期信号ｄ1（ｔ）の立ち上がりエッジと立ち下がりエッジの両エッジとした場合、チャージポンプ回路１４からの出力信号ｄ3（ｔ）の周期は、同期信号ｄ1（ｔ）の周期の半分（１／（２・ｆ1））となる。すなわち、同じ時間内で位相の補正回数が２倍となる。よって、周波数シンセサイザのロックアップ時間の短縮化を図ることができる。
【０００８】
また、図１５に示すように、位相比較のタイミングを同期信号ｄ1（ｔ）の立ち上がりエッジまたは立ち下がりエッジのみとした場合、チャージポンプ回路１４の出力信号（周波数ｆ1）に起因するスプリアスの所望波に対する離調周波数ｆspはｉ・ｆ1（ｉ＝１、２、３、・・・）である。図１４に示すように位相比較のタイミングを両エッジとすることで、チャージポンプ回路１４の出力信号の周波数は２・ｆ1となる。よってｆspは２・ｉ・ｆ1（ｉ＝１、２、３、・・・）となる。「Frequnecy Synthesizers Theory and Design」（V.Manassewitsch著 John Wiley & Sons、pp.316）には、ｆspが２倍になると、ＰＬＬによりスプリアスを６〜９ｄＢ抑圧できると記述されている。すなわち、位相比較のタイミングを両エッジとすることで、スプリアスを抑圧できる効果がある。
【０００９】
【発明が解決しようとする課題】
可変分周器２の出力信号（同期信号）および可変分周器３の出力信号（入力信号）は、設定する分周数によっては、デューティ比が５０％とならない場合がある。この場合、図１３に示す従来の位相比較回路４の出力信号ｄ3（ｔ）は、例えば図１６に示す波形７７のような波形となり、位相同期回路の出力周波数が収束しなくなるという問題点があった。
【００１０】
本発明は上記のような課題を解決するためになされたもので、同期信号または入力信号のデューティ比が５０％ではなくても、高速かつ安定に出力周波数の変更を可能とする位相同期回路を実現することを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係る位相同期回路は、基準信号を発生する基準発振器と、基準信号を分周し同期信号を生成する第１の可変分周器と、発振信号を分周し入力信号を生成する第２の可変分周器と、同期信号と入力信号を入力し両者の位相差を出力する位相比較回路と、位相比較回路の出力を入力し信号を濾波するループフィルタと、ループフィルタの出力を入力とする電圧制御発振器とからなる位相同期回路であって、位相比較回路は、同期信号を入力とする第１のｍ逓倍器と、第１のｍ逓倍器の出力を入力とする第１のトグル−フリップフロップと、入力信号を入力とする第２のｍ逓倍器と、第２のｍ逓倍器の出力を入力とする第２のトグル−フリップフロップと、第１のトグル−フリップフロップの出力と第２のトグル−フリップフロップの出力を入力とする第１の位相比較器と、第１のトグル−フリップフロップの出力信号を反転する第１のインバータの出力と第２のトグル−フリップフロップの出力信号を反転する第２のインバータの出力を入力とする第２の位相比較器と、第１の位相比較器の出力と第２の位相比較器の出力を入力とする合成器と、合成器の出力を入力とするチャージポンプ回路とを有する。
【００１２】
また、位相比較回路は、同期信号を入力とする第１のトグル−フリップフロップと、第１のトグル−フリップフロップの出力を入力とする第１の矩形波―三角波変換回路と、入力信号を入力とする第２のトグル−フリップフロップと、第２のトグル−フリップフロップの出力を入力とする第２の矩形波―三角波変換回路と、第１の矩形波―三角波変換回路の出力と第２の矩形波―三角波変換回路の出力を入力とする第１の閾値検出形位相比較器と、第１の矩形波―三角波変換回路の出力を反転する第１のインバータの出力と第２の矩形波―三角波変換回路の出力を反転する第２のインバータの出力を入力とする第２の閾値検出形位相比較器と、第１の閾値検出形位相比較器の出力と第２の閾値検出形位相比較器の出力を入力とする合成器と、合成器の出力を入力とするチャージポンプ回路とを有する。
【００１３】
また、位相比較回路は、同期信号を入力とする第１のトグル−フリップフロップと、第１のトグル−フリップフロップの出力を入力とする第１の波形整形用フィルタと、入力信号を入力とする第２のトグル−フリップフロップと、第２のトグル−フリップフロップの出力を入力とする第２の波形整形用フィルタと、第１の波形整形用フィルタの出力と第２の波形整形用フィルタの出力を入力とする第１の閾値検出形位相比較器と、第１の波形整形用フィルタの出力を反転する第１のインバータの出力と第２の波形整形用フィルタの出力を反転する第２のインバータの出力を入力とする第２の閾値検出形位相比較器と、第１の閾値検出形位相比較器の出力と第２の閾値検出形位相比較器の出力を入力とする合成器と、合成器の出力を入力とするチャージポンプ回路とを有する。
【００１４】
また、チャージポンプ回路の出力を入力とする閾値変更データの生成回路を更に有し、閾値検出形位相比較器は、閾値変更データの生成回路の出力を入力とする。
【００１５】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
【００１６】
実施の形態１．
図１はこの発明の実施の形態１による位相同期回路を示す構成図である。図１において、１は基準発振器、２および３は可変分周器、４は位相比較回路、５はループフィルタ、６は電圧制御発振器（ＶＣＯ）、７は分周器制御回路である。
【００１７】
また、８および９は第１および第２のインバータ、１０および１１は第１および第２の位相比較器、１２は合成器、１４はチャージポンプ回路である。
【００１８】
さらに、２２および２３は第１および第２のトグル−フリップフロップ（以下Ｔ−ＦＦとする）、２４および２５は第１および第２のｍ逓倍器、ｆ1は同期信号ｄ1（ｔ）の周波数、ｆ2は入力信号ｄ2（ｔ）の周波数である。
【００１９】
実施の形態１では、位相比較回路４への入力信号（同期信号と入力信号）のデューティ比が５０％ではなくても、高速に、位相同期回路の出力周波数の変更が可能となる手段を示す。なお、本発明の構成による周波数シンセサイザにおいては、第１のＴ−ＦＦ２２、第２のＴ−ＦＦ２３、第１のｍ逓倍器２４および第２のｍ逓倍器２５を除けば、図１２に示す従来の位相比較回路の構成と同じである。
【００２０】
次に動作を説明する。図１の位相比較回路４において、例えばデューティ比が５０％ではない同期信号ｄ1（ｔ）を第１のｍ逓倍器２４に入力する。第１のｍ逓倍器２４では、同期信号ｄ1（ｔ）の周波数をｍ逓倍した出力信号（周波数ｍ・ｆ1）を第１のＴ−ＦＦ２２に入力する。
【００２１】
第１のＴ−ＦＦ２２では、入力された信号の立ち上がりエッジ毎に、第１のＴ−ＦＦ２２の出力信号の論理レベルを反転する。すなわち、出力信号の論理レベルがＨｉｇｈの場合はＬｏｗに、Ｌｏｗの場合はＨｉｇｈに切り換わる。これより第１のＴ−ＦＦ２２の出力信号の論理レベルがＨｉｇｈとなる時間は入力信号の１周期分であり、論理レベルがＬｏｗとなる時間も入力信号の１周期分である。よって、第１のＴ−ＦＦ２２の出力信号のデューティ比は５０％となる。また、第１のＴ−ＦＦ２２の出力信号の周波数は、第１のＴ−ＦＦ２２の入力信号の周波数の半分（ｍ・ｆ1／２）となる。
【００２２】
同様に、デューティ比が５０％ではない入力信号ｄ2（ｔ）を第２のｍ逓倍器２５に入力し、第２のｍ逓倍器２５の出力を第２のＴ−ＦＦ２３に入力することで、デューティ比が５０％の入力信号を得る。
【００２３】
第１の位相比較器１０では、第１のＴ−ＦＦ２２の出力信号と第２のＴ−ＦＦ２３の出力信号の位相差を出力信号として出力する。同様に第２の位相比較器１１では、第１のＴ−ＦＦ２２の出力信号を反転する第１のインバータ８の出力信号と、第２のＴ−ＦＦ２３の出力信号を反転する第２のインバータ９の出力信号の位相差を出力信号として出力する。合成器１２では第１の位相比較器１０の出力信号および第２の位相比較器１１の出力信号を合成し、チャージポンプ回路１４を介して位相比較回路４の外部に出力する。
【００２４】
図２に本実施の形態の位相比較回路の動作を示す信号波形を示す。ここでは、ｍ逓倍器の逓倍数ｍを２として説明を行っている。図２において、波形１０１は、同期信号、波形１０２は、第１のｍ逓倍器２４の出力信号、波形１０３は、第１のＴ−ＦＦ２２の出力信号、波形１０４は、同期信号を反転する第１のインバータ８の出力信号、波形１０５は、入力信号、波形１０６は、入力信号を反転する第２のインバータ９の出力信号、波形１０７は、第１の位相比較器１０の出力信号、波形１０８は、第２の位相比較器１１の出力信号、波形１０９は、合成器１２の出力信号をそれぞれ示す。
【００２５】
図２に示したように、ｍ逓倍器およびＴ−ＦＦを用いることにより、チャージポンプ回路１４からの出力信号ｄ3（ｔ）の周期は、同期信号ｄ1（ｔ）の周期の１／ｍとなる。すなわち、同じ時間内で位相の補正回数がｍ倍となる。よって、周波数シンセサイザのロックアップ時間の更なる短縮化を図ることができる。
【００２６】
また、同期信号または入力信号のデューティ比が５０％以外であっても、本実施の形態の位相比較回路内において信号のデューティ比を５０％に変更するため、安定にロックアップが実現できる。
【００２７】
図３に位相比較回路４の出力信号のスペクトルを示す。ｍ逓倍器およびＴ−ＦＦを用いることで、ｆspをｍ・ｉ・ｆ1（ｍ＞２、ｉ＝１、２、３、・・・）に広げることができる。すなわち、本実施の形態の位相比較回路を用いることで、スプリアスを従来の位相同期回路より抑圧できる効果がある。
【００２８】
実施の形態２．
図４はこの発明の実施の形態２による位相比較回路を示す構成図である。図において、実施の形態１と同一の符号については同一または相当部分については説明は省略する。２６および２７は第１および第２の矩形波−三角波変換回路、２８および２９は第１および第２の閾値検出形位相比較回路である。
【００２９】
実施の形態１では、Ｔ−ＦＦおよびｍ逓倍器を用いることで、高速なロックアップが可能であることを示した。この実施の形態２では、高速なロックアップが可能である別構成の位相比較回路について示す。
【００３０】
次に動作を説明する。図４の位相比較回路４において、例えばデューティ比が５０％ではない同期信号ｄ1（ｔ）（周波数ｆ1）を第１のＴ−ＦＦ２２に入力する。この第１のＴ−ＦＦ２２の出力信号はデューティ比５０％の矩形波であり、出力信号の周波数はｆ1／２となる。
【００３１】
第１の矩形波−三角波変換回路２６では、矩形波である第１のＴ−ＦＦ２２の出力信号を三角波形の信号に変換する。この第１の矩形波−三角波変換回路２６の出力信号の周波数は入力信号の周波数と同じｆ1／２である。
【００３２】
同様に、デューティ比が５０％ではない入力信号ｄ2（ｔ）を第２のＴ−ＦＦ２３に入力し、第２のＴ−ＦＦ２３の出力を第２の矩形波−三角波変換回路２７に入力することで、デューティ比が５０％の三角波形の信号を得る。
【００３３】
第１の閾値検出形位相比較器２８では、第１の閾値検出形位相比較器２８への入力信号の立ち上がりおよび立ち下がりにおいて閾値を検出することで、第１の矩形波−三角波変換回路２６の出力信号と第２の矩形波−三角波変換回路２７の出力信号の位相差を求め、この位相差を第１の閾値検出形位相比較器２８の出力信号として出力する。この閾値は複数であってもよく、第１の閾値検出形位相比較器２８の内部に保存している。なお、この閾値を外部のメモリに保存してあってもよい。
【００３４】
同様に第２の閾値検出形位相比較器２９では、第１の矩形波−三角波変換回路２６の出力信号を反転する第１のインバータ８の出力信号と、第２の矩形波−三角波変換回路２７の出力信号を反転する第２のインバータ９の出力信号の位相差を出力信号として出力する。合成器１２では第１の閾値検出形位相比較器２８および第２の閾値検出形位相比較器２９の出力信号を合成し、チャージポンプ回路１４を介して位相比較回路４の外部に出力する。
【００３５】
本実施の形態の位相比較回路の動作を示す信号波形を図５に示す。ここでは、閾値検出形位相比較器における閾値の数ｎは２（立ち上がり中に１回、立ち下がり中に１回）としている。図５において、波形１１１は、第１の矩形波−三角波変換回路２６の出力信号、波形１１２は、第１の矩形波−三角波変換回路２６の出力信号を反転する第１のインバータ８の出力信号、波形１１３は、第２の矩形波−三角波変換回路２７の出力信号、波形１１４は、第２の矩形波−三角波変換回路２７の出力信号を反転する第２のインバータ９の出力信号、波形１１５は、第１の閾値検出形位相比較器２８の出力信号、波形１１６は、第２の閾値検出形位相比較器２９の出力信号、波形１１７は、合成器１２の出力信号をそれぞれ示す。
【００３６】
図５に示したように、Ｔ−ＦＦ、矩形波−三角波変換回路および閾値検出形位相比較器を用いることにより、チャージポンプ回路１４からの出力信号ｄ3（ｔ）の周期は、同期信号ｄ1（ｔ）の周期の１／ｎとなる。すなわち、同じ時間内で位相の補正回数がｎ倍となる。よって、周波数シンセサイザのロックアップ時間の更なる短縮化を図ることができる。
【００３７】
また、同期信号または入力信号のデューティ比が５０％以外であっても、本実施の形態の位相比較回路内において信号のデューティ比を５０％に変更するため、安定にロックアップが実現できる。
【００３８】
図６に位相比較回路４の出力信号のスペクトルを示す。Ｔ−ＦＦ、矩形波−三角波変換回路および閾値検出形位相比較器を用いることで、ｆspをｎ・ｉ・ｆ1（ｎ＞２、ｉ＝１、２、３、・・・）に広げることができる。すなわち、本実施の形態の位相比較回路を用いることで、スプリアスを従来の位相同期回路より抑圧できる効果がある。
【００３９】
実施の形態３．
図７はこの発明の実施の形態３による位相比較回路を示す構成図である。図において、実施の形態１および実施の形態２と同一の符号については同一または相当部分については説明は省略する。３０および３１は第１および第２の波形整形用フィルタである。
【００４０】
実施の形態２では、Ｔ−ＦＦおよび閾値検出形位相比較器を用いることで、高速なロックアップが可能であることを示した。この実施の形態３では、高速なロックアップが可能である別構成の位相比較回路について示す。
【００４１】
次に動作を説明する。図７の位相比較回路において、例えばデューティ比が５０％ではない同期信号ｄ1（ｔ）（周波数ｆ1）を第１のＴ−ＦＦ２２に入力する。この第１のＴ−ＦＦ２２の出力信号はデューティ比５０％の矩形波であり、出力信号の周波数はｆ1／２となる。
【００４２】
第１の波形整形用フィルタ３０では、矩形波である第１のＴ−ＦＦ２２の出力信号を角のない曲線波形の信号に変換する。この第１の波形整形用フィルタ３０の出力信号の周波数は入力信号の周波数と同じｆ1／２である。
【００４３】
同様に、デューティ比が５０％ではない入力信号ｄ2（ｔ）を第２のＴ−ＦＦ２３に入力し、第２のＴ−ＦＦ２３の出力を第２の波形整形用フィルタ３１に入力することで、デューティ比が５０％の曲線波形の信号を得る。
【００４４】
第１の閾値検出形位相比較器２８では、第１の波形整形用フィルタ３０の出力信号と第２の波形整形用フィルタ３１の出力信号の位相差を求め、この位相差を第１の閾値検出形位相比較器２８の出力信号として出力する。この閾値は複数であってもよく、第１の閾値検出形位相比較器２８の内部に保存している。なお、この閾値を外部のメモリに保存してあってもよい。
【００４５】
同様に、第２の閾値検出形位相比較器２９では、第１の波形整形用フィルタ３０の出力を反転する第１のインバータ８の出力信号と、第２の波形整形用フィルタ３１の出力を反転する第２のインバータ９の出力信号の位相差を出力信号として出力する。合成器１２では第１の閾値検出形位相比較器２８および第２の閾値検出形位相比較器２９の出力を合成し、チャージポンプ回路１４を介して位相比較回路４の外部に出力する。
【００４６】
図８に本実施の形態の位相比較回路の動作を示す信号波形を示す。ここでは、閾値検出形位相比較器における閾値の数ｎは２（立ち上がり中に１回、立ち下がり中に１回）としている。図８において、波形１２１は、第１の波形整形用フィルタ３０の出力信号、波形１２２は、第１の波形整形用フィルタ３０の出力信号を反転する第１のインバータ８の出力信号、波形１２３は、第２の波形整形用フィルタ３１の出力信号、波形１２４は、第２の波形整形用フィルタ３１の出力信号を反転する第２のインバータ９の出力信号、波形１２５は、第１の閾値検出形位相比較器２８の出力信号、波形１２６は、第２の閾値検出形位相比較器２９の出力信号、波形１２７は、合成器１２の出力信号をそれぞれ示す
【００４７】
図８に示したように、Ｔ−ＦＦ、フィルタおよび閾値検出形位相比較器を用いることにより、チャージポンプ回路１４からの出力信号ｄ3（ｔ）の周期は、同期信号ｄ1（ｔ）の周期の１／ｎとなる。すなわち、同じ時間内で位相の補正回数がｎ倍となる。よって、周波数シンセサイザのロックアップ時間の更なる短縮化を図ることができる。
【００４８】
また、同期信号または入力信号のデューティ比が５０％以外であっても、本実施の形態の位相比較回路内において信号のデューティ比を５０％に変更するため、安定にロックアップが実現できる。
【００４９】
Ｔ−ＦＦ、フィルタおよび閾値検出形位相比較器を用いることで、実施の形態２と同様、図６に示すようにｆspをｎ・ｉ・ｆ1（ｎ＞２、ｉ＝１、２、３、・・・）に広げることができる。すなわち、本実施の形態の位相比較回路を用いることで、スプリアスを従来の位相同期回路より抑圧できる効果がある。
【００５０】
実施の形態２では、矩形波−三角波変換回路を用いていたが、アクティブ回路であるため、電流を消費する。実施の形態３では、パッシブな波形整形用フィルタを用いるため、電流を消費しない。よって、実施の形態３は実施の形態２と比較して、位相比較回路の低電流化を図ることができる。
【００５１】
実施の形態４．
図９はこの発明の実施の形態４による位相比較回路を示す構成図である。図において、実施の形態３と同一の符号については同一または相当部分については説明は省略する。３２は閾値変更データの生成回路である。
【００５２】
上述の実施の形態２および実施の形態３では、閾値検出形位相比較器の閾値は時間に対して固定の値であった。この実施の形態４では、閾値を時間毎に変更する構成の位相比較回路について示す。
【００５３】
次に動作を説明する。図９の位相比較回路において、閾値変更データの生成回路３２から、閾値検出形位相比較器の閾値を微小に変更する閾値変更データを出力し、第１の閾値検出形位相比較器２８および第２の閾値検出形位相比較器２９に入力する。
【００５４】
閾値検出形位相器２８では、閾値変更データの生成回路３２の出力信号を閾値検出形位相器の内部に保存している閾値に加算または減算する。そして変更された閾値における、第１の波形整形用フィルタ３０の出力と第２の波形整形用フィルタ３１の出力の位相差を求め、この位相差を第１の閾値検出形位相比較器２８の出力信号として出力する。
【００５５】
閾値検出形位相器２９においても同様に、閾値変更データの生成回路３２の出力信号で変更された閾値を用いて、第１の波形整形用フィルタ３０の出力信号を反転する第１のインバータ８の出力と第２の波形整形用フィルタ３１の出力信号を反転する第２のインバータ９の出力の位相差を求め、この位相差を第２の閾値検出形位相比較器２９の出力信号として出力する。そして合成器１２では第１の閾値検出形位相比較器２８および第２の閾値検出形位相比較器２９の出力信号を合成し、チャージポンプ回路１４を介して位相比較回路４の外部に出力する。
【００５６】
図１０に本実施の形態の位相比較回路の動作を示す信号波形を示す。ここでは、閾値検出形位相比較器における閾値の数ｎは２（立ち上がり中に１回、立ち下がり中に１回）としている。図１０において、波形１３１は、第１の波形整形用フィルタ３０の出力信号、波形１３２は、第１の波形整形用フィルタ３０の出力を反転する第１のインバータ８の出力信号、波形１３３は、第２の波形整形用フィルタ３１の出力信号、波形１３４は、第２の波形整形用フィルタ３１の出力を反転する第２のインバータ９の出力信号、波形１３５は、第１の閾値検出形位相比較器２８の出力信号、波形１３６は、第２の閾値検出形位相比較器２９の出力信号、波形１３７は、合成器１２の出力信号をそれぞれ示す。
【００５７】
図１０に示したように、閾値の値を微小に変更することで、チャージポンプ回路１４からの出力信号ｄ3（ｔ）の周期も、微小に変更する。
【００５８】
図１１に位相比較回路４の出力信号のスペクトルを示す。閾値の値を微小に変更する閾値変更データの生成回路３２の出力信号を閾値検出形位相比較器に入力することで、ｆspを微小に変更することができる。従って、スプリアスの電力がｆsp周辺に分散するため低レベルとなる。すなわち、本実施の形態の位相比較回路を用いることで、スプリアスを従来の位相同期回路より抑圧できる効果がある。
【００５９】
【発明の効果】
この発明に係る位相同期回路は、基準信号を発生する基準発振器と、基準信号を分周し同期信号を生成する第１の可変分周器と、発振信号を分周し入力信号を生成する第２の可変分周器と、同期信号と入力信号を入力し両者の位相差を出力する位相比較回路と、位相比較回路の出力を入力し信号を濾波するループフィルタと、ループフィルタの出力を入力とする電圧制御発振器とからなる位相同期回路であって、位相比較回路は、同期信号を入力とする第１のｍ逓倍器と、第１のｍ逓倍器の出力を入力とする第１のトグル−フリップフロップと、入力信号を入力とする第２のｍ逓倍器と、第２のｍ逓倍器の出力を入力とする第２のトグル−フリップフロップと、第１のトグル−フリップフロップの出力と第２のトグル−フリップフロップの出力を入力とする第１の位相比較器と、第１のトグル−フリップフロップの出力信号を反転する第１のインバータの出力と第２のトグル−フリップフロップの出力信号を反転する第２のインバータの出力を入力とする第２の位相比較器と、第１の位相比較器の出力と第２の位相比較器の出力を入力とする合成器と、合成器の出力を入力とするチャージポンプ回路とを有する。
そのため、ｍ逓倍器およびトグル−フリップフロップを用いることにより、チャージポンプ回路からの出力信号の周期は、同期信号の周期の１／ｍとなる。すなわち、同じ時間内で位相の補正回数がｍ倍となる。よって、周波数シンセサイザのロックアップ時間の更なる短縮化を図ることができる。
また、同期信号または入力信号のデューティ比が５０％以外であっても、位相比較回路内において信号のデューティ比を５０％に変更するため、安定にロックアップが実現できる。
さらに、ｍ逓倍器およびトグル−フリップフロップを用いることで、離調周波数を広げることができる。すなわち、スプリアスを従来の位相同期回路より抑圧できる効果がある。
【００６０】
また、位相比較回路は、同期信号を入力とする第１のトグル−フリップフロップと、第１のトグル−フリップフロップの出力を入力とする第１の矩形波―三角波変換回路と、入力信号を入力とする第２のトグル−フリップフロップと、第２のトグル−フリップフロップの出力を入力とする第２の矩形波―三角波変換回路と、第１の矩形波―三角波変換回路の出力と第２の矩形波―三角波変換回路の出力を入力とする第１の閾値検出形位相比較器と、第１の矩形波―三角波変換回路の出力を反転する第１のインバータの出力と第２の矩形波―三角波変換回路の出力を反転する第２のインバータの出力を入力とする第２の閾値検出形位相比較器と、第１の閾値検出形位相比較器の出力と第２の閾値検出形位相比較器の出力を入力とする合成器と、合成器の出力を入力とするチャージポンプ回路とを有する。
そのため、トグル−フリップフロップ、矩形波−三角波変換回路および閾値検出形位相比較器を用いることにより、チャージポンプ回路からの出力信号の周期は、同期信号の周期の１／ｎとなる。すなわち、同じ時間内で位相の補正回数がｎ倍となる。よって、周波数シンセサイザのロックアップ時間の更なる短縮化を図ることができる。
さらに、トグル−フリップフロップ、矩形波−三角波変換回路および閾値検出形位相比較器を用いることで、離調周波数を広げることができる。すなわち、スプリアスを従来の位相同期回路より抑圧できる効果がある。
【００６１】
また、位相比較回路は、同期信号を入力とする第１のトグル−フリップフロップと、第１のトグル−フリップフロップの出力を入力とする第１の波形整形用フィルタと、入力信号を入力とする第２のトグル−フリップフロップと、第２のトグル−フリップフロップの出力を入力とする第２の波形整形用フィルタと、第１の波形整形用フィルタの出力と第２の波形整形用フィルタの出力を入力とする第１の閾値検出形位相比較器と、第１の波形整形用フィルタの出力を反転する第１のインバータの出力と第２の波形整形用フィルタの出力を反転する第２のインバータの出力を入力とする第２の閾値検出形位相比較器と、第１の閾値検出形位相比較器の出力と第２の閾値検出形位相比較器の出力を入力とする合成器と、合成器の出力を入力とするチャージポンプ回路とを有する。
そのため、トグル−フリップフロップ、波形整形用フィルタおよび閾値検出形位相比較器を用いることにより、チャージポンプ回路からの出力信号の周期は、同期信号の周期の１／ｎとなる。すなわち、同じ時間内で位相の補正回数がｎ倍となる。よって、周波数シンセサイザのロックアップ時間の更なる短縮化を図ることができる。
また、トグル−フリップフロップ、波形整形用フィルタおよび閾値検出形位相比較器を用いることで、離調周波数を広げることができる。すなわち、スプリアスを従来の位相同期回路より抑圧できる効果がある。
さらに、パッシブな波形整形用フィルタを用いるため、電流を消費しない。よって、位相比較回路の低電流化を図ることができる。
【００６２】
また、チャージポンプ回路の出力を入力とする閾値変更データの生成回路を更に有し、閾値検出形位相比較器は、閾値変更データの生成回路の出力を入力とする。
そのため、閾値の値を微小に変更する閾値変更データの生成回路の出力信号を閾値検出形位相比較器に入力することで、離調周波数を微小に変更することができる。従って、スプリアスの電力が離調周波数周辺に分散するため低レベルとなる。すなわち、スプリアスを従来の位相同期回路より抑圧できる効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による位相同期回路を示す構成図である。
【図２】  実施の形態１の位相比較回路の動作を示す信号波形を示す図である。
【図３】  実施の形態１の位相比較回路の出力信号のスペクトルを示す図である。
【図４】  この発明の実施の形態２による位相比較回路を示す構成図である。
【図５】  実施の形態２の位相比較回路の動作を示す信号波形を示す図である。
【図６】  実施の形態２の位相比較回路の出力信号のスペクトルを示す図である。
【図７】  この発明の実施の形態３による位相比較回路を示す構成図である。
【図８】  実施の形態３の位相比較回路の動作を示す信号波形を示す図である。
【図９】  この発明の実施の形態４による位相比較回路を示す構成図である。
【図１０】  実施の形態４の位相比較回路の動作を示す信号波形を示す図である。
【図１１】  実施の形態４の位相比較回路の出力信号のスペクトルを示す図である。
【図１２】  位相同期ループを含む従来の周波数シンセサイザの構成例である。
【図１３】  従来の位相比較回路の構成例である。
【図１４】  従来の位相比較器の動作を説明するためのタイミング波形を示す図である。
【図１５】  可変分周器の出力信号（同期信号）および可変分周器の出力信号（入力信号）のスペクトルを示す図である。
【図１６】  位相同期回路の出力周波数が収束しなくなる様子を説明するタイミング波形を示す図である。
【符号の説明】
１  基準発振器、２  第１の可変分周器、３  第２の可変分周器、４  位相比較回路、５  ループフィルタ、６  電圧制御発振器、７  分周器制御回路、８  第１のインバータ、９  第２のインバータ、１０  第１の位相比較器、１１  第２の位相比較器、１２  合成器、１４  チャージポンプ回路、２２  第１のトグル−フリップフロップ、２３  第２のトグル−フリップフロップ、２４  第１のｍ逓倍器、２５  第２のｍ逓倍器、２６  第１の矩形波―三角波変換回路、２７第２の矩形波―三角波変換回路、２８  第１の閾値検出形位相比較器、２９  第２の閾値検出形位相比較器、３０  第１の波形整形用フィルタ、３１  第２の波形整形用フィルタ。
【図１】
0003798253.tif 000002
【図２】
0003798253.tif 000003
【図３】
0003798253.tif 000004
【図４】
0003798253.tif 000005
【図５】
0003798253.tif 000006
【図６】
0003798253.tif 000007
【図７】
0003798253.tif 000008
【図８】
0003798253.tif 000009
【図９】
0003798253.tif 000010
【図１０】
0003798253.tif 000011
【図１１】
0003798253.tif 000012
【図１２】
0003798253.tif 000013
【図１３】
0003798253.tif 000014
【図１４】
0003798253.tif 000015
【図１５】
0003798253.tif 000016
【図１６】
0003798253.tif 000017