(57)【特許請求の範囲】
【請求項１】
冗長モードで少なくとも二つのチャンネルを使用する伝送システムであって、
ブロックで伝送されるべき情報を受ける入力アクセスと、前記チャンネルに接続され、前記伝送されるべき情報を放送する出力アクセスと、前記アクセスのうちの一つに関係し、前記伝送されるべき情報を遅延させる第１の伝送遅延素子とを有する送信装置と、
前記チャンネルから情報信号を受けるアクセスと、種々のチャンネルの品質を測定する測定回路と、前記チャンネルのうちの一つを選択するスイッチング回路と、前記スイッチング回路に接続されて、伝送される情報信号を供給する出力アクセスとを有する受信装置と、
別の出力アクセスに関係した第２の伝送遅延素子と、
該遅延素子各々に関係した遅延制御手段と、
前記受信装置から前記送信装置に通じる戻りチャンネルと、
前記品質を測定する測定回路によって得られた品質測定量の関数として前記戻りチャンネルによって該遅延制御手段を制御する遅延判定回路とを備え、
前記品質測定量は、二つの積分器γ0,0 及びγ’0,0に基づいて設定されるインパルスノイズの判定に基づくものであり、
前記積分器は、所定の積分区間に亘って観察された同時に誤りのあるブロックの数の、誤りのあるブロックの総数に対する割合を計算することによりインパルスノイズの存在を検出するため使用されることを特徴とするシステム。
【請求項２】
前記遅延素子は可変であり、かつ、前記遅延判定回路は前記遅延の持続時間を定めることを特徴とする請求項１記載のシステム。
【請求項３】
前記測定回路は性能の標示を生成し、かつ、前記遅延判定回路は、前記遅延素子の種々の値の種々の性能の向上を予測し、かくして、印加されるべき遅延の最適な値を判定するため使用される一連の積分器Ｃk,l を更に有することを特徴とする請求項2記載のシステム。
【請求項４】
前記ブロックが固定した持続時間を有する場合に、前記可変的な遅延素子は、値が１ブロックの持続時間に等しい刻み幅で変化することを特徴とする請求項2又は3記載のシステム。
【請求項５】
請求項１乃至4のうちいずれか１項記載のシステムに適した送信装置であって、
伝送されるべき情報を受ける入力アクセスと、チャンネルに接続され、前記伝送されるべき情報を放送する出力アクセスと、前記アクセスのうちの一つに関係し、前記伝送されるべき情報を遅延させる第１の伝送遅延素子と、
他の出力アクセスに関係した第２の伝送遅延素子と、
戻りチャンネルにおいて受信器によって生成される品質測定量の関数として制御される前記遅延素子の一つずつに関係した遅延制御手段とを備え、
前記品質測定量は、二つの積分器γ0,0 及びγ’0,0に基づいて設定されるインパルスノイズの判定に基づくものであり、
前記積分器は、所定の積分区間に亘って観察された同時に誤りのあるブロックの数の、誤りのあるブロックの総数に対する割合を計算することによりインパルスノイズの存在を検出するため使用されることを特徴とする送信装置。
【請求項６】
請求項１乃至4のうちいずれか１項記載のシステムに適した少なくとも２つのチャンネルによって情報信号を受信する受信装置であって、
前記チャンネルから前記情報信号を受信するアクセスと、
種々のチャンネルの品質を測定する測定回路と、
前記チャンネルのうちの少なくとも一つを選択するスイッチング回路と、
該スイッチング回路に接続され、伝送情報信号を生成する出力アクセスと、
前記品質の測定量を送信装置に送信するうえでの、戻りチャンネルに対するアクセスとを備え、
前記品質の測定量は、二つの積分器γ0,0 及びγ’0,0に基づいて設定されるインパルスノイズの判定に基づくものであり、
前記積分器は、所定の積分区間に亘って観察された同時に誤りのあるブロックの数の、誤りのあるブロックの総数に対する割合を計算することによりインパルスノイズの存在を検出するため使用されることを特徴とする受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、伝送されるべき情報を受ける入力アクセスと、上記チャンネルに接続され、上記伝送されるべき情報を放送する出力アクセスと、上記アクセスの中の一つに関係し、上記伝送されるべき情報を遅延させる第１の伝送遅延素子とを有する送信装置と；上記チャンネルから情報の信号を受けるアクセスと、種々のチャンネルの品質を測定する測定回路と、上記チャンネルの中の一つを選択するネットワーク回路とを有する受信装置とからなる、冗長モードで少なくとも二つのチャンネルを使用する伝送システムに係る。
【０００２】
上記システムは、誤りを防止することにより良い伝送品質を確保し、かつ、妨害に対するある種の不感能力が得られることが望まれる遠隔通信分野で重要な応用がある。
【０００３】
【従来の技術】
米国特許第３，４０９，８７５号明細書には、上記タイプのシステムが開示されている。この周知の技術によれば、遅延Ｔを発生する遅延素子は、送信装置の出力アクセスの中の一つに常に接続され、一方、受信装置の出力アクセスは、チャンネルの中の一つに接続されている。品質測定回路は、比較によって二つのチャンネルから到来する信号を解析し、不一致が通知されると直ぐに、受信装置の出力アクセスは、一定の時間間隔Ｔの間、予備チャンネルとして機能する別のチャンネルに接続される。かくして、Ｔよりも短い時間間隔内に集中し、同時にチャンネルに影響を与える妨害が、効率的に抑えられる。
【０００４】
【発明が解決しようとする課題】
しかし、チャンネルが可変的な遅延を発生するとき、一致回路を用いて情報の品質を解析することは不可能になるため、チャンネルによって伝送された信号に対し遅延を予測できないので、上記従来のシステムは不適当である。更に、上記システムは、予備チャンネルが出力アクセスに接続されたとき、予備チャンネルに発生する誤りを除去しない。
【０００５】
従って、本発明は、上記欠点のない上記タイプのシステムの提供を目的とする。
【０００６】
【課題を解決するための手段】
本発明のシステムは、送信装置側に、伝送されるべき情報をブロックに分割する分割回路と、各ブロックに誤り検出コードを割り当てる割り当て回路とが設けられ、受信装置側に、誤りブロックの標示を生成する誤りコード解析回路が設けられていることを特徴とする。
【０００７】
【発明の実施の形態】
以下、本発明の実施例を参照して、本発明の上記及び他の面を示し、説明する。
図１には、伝送されるべき情報を受けるアクセス５と、同じ伝送情報をチャンネルＣＨＡ及びＣＨＢに発生する二つのアクセス７Ａ及び７Ｂとを有する送信装置１により構成された本発明のシステムが表わされている。チャンネルＣＨＢの経路に挿入された遅延素子８は、このチャンネル上の情報ストリームを間隔Ｔ遅延させる。
【０００８】
上記システムは、チャンネルＣＨＡ及びＣＨＢから到来した伝送された情報を受けるアクセス１１Ａ及び１１Ｂを有する受信装置１０を更に有する。上記システムは、遅延素子８によって発生された遅延を復元する受信遅延素子１２と、入力が伝送された情報ストリームを受け、その測定値に応じて出力アクセス２０に接続されるチャンネルを判定する品質測定回路１５とを更に有する。この目的のため、回路１５はスイッチング装置２２に影響を与える。
【０００９】
本発明によれば、図１に示された伝送システムは、送信装置内に誤り検出コードを挿入するコード挿入回路３０を有し、品質測定回路１５は、その入力がチャンネルＣＨＡ及びＣＨＢからの情報ストリームをアクセス１１Ａ及び１１Ｂを介して受ける二つの誤りコード解析回路３２及び３３から構成されている。検出された誤りに応じて、制御回路３５は、スイッチング回路２２を動かすことにより、どちらのチャンネルを出力アクセス２０に接続すべきであるかを判定する。回路３０は、アクセス５上に受けられた情報に基づいてブロックを形成する分割回路４０と、分割回路４０によって生成された各ブロックに関係した循環冗長コードを形成する計算回路４２とにより構成される。ブロックの先頭を示す信号が出力４３に現れる。
【００１０】
図２は、アクセス５から到来した伝送されるべき情報ストリームに検出コードが挿入される方法を表わしている。例えば、連続した情報として表わされた伝送されるべき情報が同図の（Ａ）に概略的に示されている。情報はブロック：ＢＬ（ｉ），ＢＬ（ｉ＋１），ＢＬ（ｉ＋２），ＢＬ（ｉ＋３）．．．に分割される。上記各ブロックには、夫々、循環冗長コードＣＲＣ（ｉ−１），ＣＲＣ（ｉ），ＣＲＣ（ｉ＋１），ＣＲＣ（ｉ＋２）．．．が割り当てられる。受信端でこの循環冗長コードを計算し、既に伝送されたコードと比較することにより、少なくとも一つの誤りを含むブロックが容易に検出される。
【００１１】
かくして、本発明の配置によれば、間隔Ｔよりも短い時間間隔中に、チャンネルＣＨＡ及びＣＨＢのエラーパケットを誘起したパルスの形式の妨害に対する保護が保証されるだけではなく、誤りのない情報を伝送するチャンネルを判定し、不必要な複雑化を伴うことなく、１ブロックずつの形式で受信装置の出力から引き出すことが可能である。
【００１２】
図３には本発明の第２の実施例の伝送システムが示されている。図１の素子と共通した素子は、同様の参照用文字が付けされている。図３のシステムは、Ａ側とＢ側の間で情報ストリームの交換が可能になる双方向回線の周囲に形成されている。Ａ側から伝送されるべき情報ストリームはアクセス５に供給され、Ｂ側から伝送されるべき情報ストリームはアクセス５’に供給される。夫々の側で受信された情報ストリームは、Ｂ側に対しアクセス２０に与えられ、Ａ側に対しアクセス２０’に与えられる。Ａ側とＢ側は、Ａ側からＢ側に送る向きのチャンネルＣＨＡ及びＣＨＢと、逆向きのチャンネルＣＨＡ’及びＣＨＢ’とによって接続されている。本発明の範囲を逸脱することなく、Ａ側からＢ側に情報ストリームを伝送するあらゆる種類のチャンネルを利用し得る。例えば、同一タイプのチャンネルを使用しなくてもよい。しかし、記載された例の範囲内では、説明を容易にするため、全ての送信装置及び受信装置は、同一構造を有すると仮定する。
【００１３】
チャンネルＣＨＡ及びＣＨＢは、Ａ側の一部を形成する送信装置１００を、Ｂ側の一部を形成する受信装置１１０に接続する。チャンネルＣＨＡ’及びＣＨＢ’は、Ｂ側の第２の送信装置２００を、Ａ側の第２の受信装置２１０に接続する。特に、ある構成の場合、チャンネルＣＨＡ及びＣＨＢは、図１のシステムの使用によって得られる所望の効果を補償し得るネットワーク１１２を使用することに注意する必要がある。その一例として、例えば、各チャンネルが、（例えば、ＨＤＳＬ区画のような）銅線の伝送区画Ｓ１と、（ＶＣ１２のような）ＳＤＨタイプのネットワーク１１２からなる伝送区画Ｓ２と、第２の銅線の伝送区画Ｓ３（ＨＤＳＬ）とにより形成された一連の区画に分割された２Ｍビット／秒のレートを有する回線が当てはまる。同期ネットワーク１１２が、チャンネルＣＨＢに対しチャンネルＣＨＡを遅延させることにより、図１に示されたように送信装置１００によってチャンネルＣＨＢ上に発生させられた遅延を補償するならば、二つのチャンネルは、第２の区画Ｓ３の始めに位相が合わされる（又は略合わされる）。このことは、最適な遅延Ｔと、同期ネットワークによって得られた遅延の差とが典型的に同じ大きさのオーダー、即ち、数ミリ秒のオーダーを有するとき補償を行うことによって一層確実になる。かくして、第２の区画Ｓ３（ＨＤＳＬ）においてパルスの形式をなすノイズによって生じた誤りをマスクできない。
【００１４】
上記問題を解決するため、本発明によれば、図３に示したシステムにおいて、遅延素子２１２及び２１４が送信装置１００に配置され、遅延素子２１２及び２１４は、スイッチ回路の形で表され、上記遅延素子を短絡、或いは、短絡しない抑止コントローラ２２２及び２２４を夫々有する。上記遅延素子２１２及び２１４は、夫々、チャンネルによる遅延を可能にさせる変調回路２２６及び２２８を介して、チャンネルＣＨＡ及びＣＨＢに接続される。抑止制御回路２３０は上記短絡回路を制御する。上記短絡回路を有効にするため、回路２３０は、受信装置１１０で処理され、チャンネルＣＨＡ’及びＣＨＢ’から形成された戻りチャンネルによって伝送された抑止情報信号ＣＴによって制御される。上記抑止情報信号は、特に、チャンネルＣＨＡ及びＣＨＢによって伝送された情報ストリームの位相偏移に基づいて、遅延判定回路２３５によって形成される。上記位相偏移の値は、二つの入力がチャンネルＣＨＡ及びＣＨＢによって伝送された情報ストリームを受信する位相偏移測定回路２５０により測定される。遅延判定回路２３５は、マルチプレクサ２５５に送られるべき抑止情報信号を出力２３６に発生し、マルチプレクサ２５５は、上記情報をアクセス５’からの伝送されるべき情報と多重化するので、上記情報は送信装置２００によってチャンネルＣＨＡ’及びＣＨＢ’を介してＡ側の抑止制御回路２３０に伝送される。
【００１５】
上記情報信号ＣＴを判定するため、各チャンネルによって伝送された情報ストリームの間に存在する位相を最初に測定する必要がある。従って、コード番号ＮＢＬ（ｉ），ＮＢＬ（ｉ＋１），ＮＢＬ（ｉ＋２），ＮＢＬ（ｉ＋３）．．．は、分割回路によって処理された各ブロックに割り当てられる。上記コード番号は、出力４３上の信号をカウントするモジューロ−Ｎのカウンタ２５８から得られる。上記番号は、マルチプレクサ２６０によって、伝送されるべき情報の中に挿入される。次に、計算回路４２は、マルチプレクサ２６０の出力上の全ての情報信号に対し誤り訂正コードを計算する。これは、チャンネルＣＨＡ’及びＣＨＢ’上の情報信号の構造を表わす図４を参照することにより分かる。対称的な双方向伝送の場合、標示されたブロックは、装置２００と装置２１０の間の情報の交換に関係する。非対称の伝送が有る場合、情報信号ＣＴは別々に構成してもよい。位相偏移測定回路２５０は、二つのチャンネルＣＨＡ及びＣＨＢ上の同じブロック番号の出現の間の時間差を測定することによって位相偏移を判定する。
【００１６】
図５には受信装置１１０が詳細に示されている。同図において、最初に、受信装置１１０は、回路２２６及び２２８の動作とは逆の動作を行い、チャンネルＣＨＡ及びＣＨＢに夫々割り当てられた二つの復調回路３０１及び３０２からなる。同図には、誤りコード解析回路３２及び３３がより詳細に表わされている。回路３２は、誤りコード計算回路３１０と、回路３１０によって計算されたコードを、回路４２によって計算されデマルチプレクサ３２０の出力に再現された伝送されたコードと比較するコード比較回路３１１とからなる。デマルチプレクサ３２０は、有効なデータであるブロックＢＬ（ｉ）を可変遅延素子３２５に供給し、ブロック番号ＮＢＬ（ｉ）を回路２５０に供給する。ブロックの状態が誤りのある状態であるかどうかを判定する回路３１１の出力上の比較情報は、素子３２５と同一のセル数を有する第２の可変遅延素子３３３に供給される。素子３２５の出力上の情報ストリームは、スイッチング回路２２に供給される前に、遅延素子３３５によって対照的に遅延させられる。同一の素子は、チャンネルＢに対し有ることが分かる。従って、素子：３５０，３５１，３６０，３６５，３７３，３７５は、素子：３１０，３１１，３２０，３２５，３３３，３３５と比較される。
【００１７】
回路３９０は、デマルチプレクサ３２０及び３６０によって復元された信号に応じてブロックの先頭を示す信号Ｈ’ｂｌを出力３９１に発生する。上記信号は、素子３２５及び３６５上の位相補正されたブロックに対応する。かかる位相補正は、素子３２５及び３６５によって発生させられるべき遅延と、素子３３３及び３７３によって発生させられるべき遅延とを判定する回路２５０によって得られるので、情報ストリームは遅延素子３３５及び３７５の入力で位相が合わされている。
【００１８】
チャンネルＣＨＢに遅延が発生させられた場合を想定する。以下の点：
−ＴA は回路２２６の入力と回路３０１の出力との間のチャンネルＣＨＡの伝送時間を表わし、
−ＴB は回路２２８の入力と回路３０２の出力との間のチャンネルＣＨＢの伝送時間を表わすことに注意すると、回路２５０は、ＴA ＋Ｔ1 ＝Ｔ＋ＴB ＋Ｔ2 であり、かつ、Ｔ2 はできるだけ小さくなるように、素子３２５及び３３３に供給されるべき遅延Ｔ1 と素子３６５及び３７３に供給されるべき遅延Ｔ2 とを決定する。Ｎ’がＮ／２の整数部に一致するとき、｜Ｔ＋ＴB −ＴA ｜≦Ｎ’である限り、位相補正を行うことができる。
【００１９】
遅延素子３３５及び３７５は、ブロックが遅延素子３３５及び３３７を出る前に、制御回路３５にブロックの状態を判定する時間を残しておく。
冗長チャンネルのスイッチング問題に関し、欧州特許ＥＰ第０４５４２９号明細書及び欧州特許ＥＰ第０４５４２４６号明細書を引用することに注意が必要である。
【００２０】
遅延判定回路２３５は、上記の如く、遅延素子２１２又は２１４が位相偏移の測定量に応じて短絡するかどうかを判定する。これにより、送信装置１００に送られる情報ＣＴが形成される。
例えば、送信装置１で遅延Ｔを有する遅延したチャンネルＣＨＢが、最終的に、回路２５０で測定された遅延に関し、チャンネルＣＨＡに対し高々Ｔの遅延しかないならば、区画Ｓ２の伝送ネットワークは、送信装置１により発生した遅延を補償する。この場合、遅延判定回路２３５は、素子２１４を抑止し、素子２１２を作動する命令を送出する。それ以外の場合、遅延判定回路２３５は、素子２１４を抑止し、素子２１２を作動する命令を保持する。
【００２１】
遅延Ｔの印加の選択は、一方で、マスクしたいエラーパケットと、他方で、対照的に最短の実現可能な伝送遅延が課される双方向回線のサービスの仕様との間の妥協から得られる。その上、インパルスノイズの存在は、分散ネットワークのあるライン上だけに通知される。必要な場合に限り遅延を発生させるため、実行段階及び回線検定段階中に、インパルスノイズに対する測定に進むことが可能である。しかし、かかる測定の実行のコストは非常に高い。更に、パルスの形のノイズは、１日のある期間だけに現れる電磁作用から発生する。ユーザの応用によって、伝送遅延の偶然の変化を除去できるならば、インパルスノイズが存在する期間に限り遅延を適用することが望ましい。
【００２２】
図６に概略的に表わされた遅延判定回路２３５の一実施例によれば、遅延Ｔを抑止又は作動する命令が適当なチャンネルに送られるように、インパルスノイズの存在の検出によって遅延が印加される自動制御を使用することが可能になる。インパスルの存在は、積分区間Ｔi に亘って、同時に誤りのあるブロックの割合を誤りのあるブロックの総数と比較することにより検出され、大きい割合はインパルスノイズの存在を示している。
【００２３】
回路３１１から得られるＥＡ（ｔ）で表わされたチャンネルＣＨＡに受信されたブロックの状態と、回路３５１から得られるＥＢ（ｔ）で表わされたチャンネルＣＨＢに受信されたブロックの状態は、図６にγ0,0 （ｔ）及びγ’0,0 （ｔ）で示された以下の二つの積分器の入力パラメータとして使用される。
−  ブロックに誤りのあるとき、ブロックの状態は値“１”を有するという規則に従って、γ0,0 （ｔ）は、“論理和”ゲート４００によって行われ、状態ＥＡ（ｔ）及びＥＢ（ｔ）に基づいて計算された演算から得られた“１”の個数をカウントする。
−  γ’0,0 （ｔ）は、ゲート４０２によって行われる“排他的論理和”関数を使用する。
【００２４】
かくして、各積分器によって得られた値は、時点ｔで以下の式：
【００２５】
【数１】
0003798845.tif 000002
【００２６】
のように表わされ、式中、．は論理和を表わし、
【００２７】
【外１】
0003798845.tif 000003
【００２８】
γ0,0 （ｔ）は、区画Ｓ3 内で同時に誤りのあるブロックの数を測定する。
積分の区間Ｔi は、受信装置の構成的パラメータである。その間隔が長い程、遅延判定回路２３５が遅延Ｔを作動又は抑止する頻度が低下し、一方、値Ｔの変化によって、回路２５０が二つのチャンネルＣＨＡ及びＣＨＢを同相に戻すため必要な時間間隔中に伝送サービスの中断が発生する。
【００２９】
時点ｔで、Ｔi の間で同時に誤りのあるブロックの割合Ｐｅ（ｔ）は以下の式：
【００３０】
【数２】
0003798845.tif 000004
【００３１】
によって生成される。
最初に、遅延Ｔが抑止されるべきチャンネルがチャンネルＣＨＡとＣＨＢの間で選択され、かつ、積分器が“０”に初期化される間隔Ｔi の初期化段階後、積分器は遅延Ｔを作動するか、又は、抑止するかを決めるため以下の方法に従って使用される。
【００３２】
インパルスノイズの影響が閾値Ｒｉより下に留まる限り、遅延判定回路２３５は、遅延Ｔを強制的に０にする。Ｐｅ（ｔ）＜Ｒｉである限り、この条件が照合される。Ｒｉは受信装置１１０の構造的パラメータである。
閾値Ｒｉが越えられたとき、遅延判定回路２３５は、Ｐｅが再度Ｒｉよりも小さくなるまで、遅延を値Ｔで固定する。上記方法によれば、Ｂ側の受信装置１１０が回線のユーザによって観察された伝送性能を表わす値（Ｔｉ，Ｒｉ）を有するよう設計されたとき、最適な形で遅延Ｔを作動し得るようになる。同一の方法は、装置２００と２０１によって形成された組に適当である。
【００３３】
クック(J.W. Cook) による“アクセスネットワークの広帯域インパルス性ノイズの研究(Wideband impulsive noise survey of the access network) ”、ＢＴテクノロジー  ジャーナル、第１１巻、第３号（１９９３年７月発行）に記載された電話の分散ネットワークの回線上のインパルスノイズの統計的な調査によれば、大部分のエラーパケットは、２ｍｓ未満の間隔を有することが示されている。ブロックの間隔が１ｍｓであるＩＴＵ勧告Ｇ７０４に準拠して作られた２Ｍビット／秒のサービスの伝搬用のＨＤＳＬ伝送の特別な場合、最適な遅延の選択は、この結果として１乃至３ｍｓの間にある。
【００３４】
図７には、送信端に供給されるべき遅延の値の選択を自動制御するため用いられる手段が設けられた本発明のシステムの別の実施例が示されている。上記システムにおいて、遅延素子２１２はチャンネルＣＨＡに遅延素子２１２1 ．．．２１２M の縦続接続によって形成され、遅延素子２１４はチャンネルＣＨＢに遅延素子２１４1 ．．．２１４M の縦続接続によって形成される。上記各素子は、ブロックの間隔に一致する遅延τを発生する。かくして、素子２１２及び２１４にって発生された遅延は、τの刻み幅で０からＭτに変化する。Ｍτはエラーキャンセル機能の最大許容遅延に対応する。
【００３５】
この原理は、遅延が１、２、３．．．のブロックの間隔毎に減少させられた場合に、どのような性能の改善が得られるかを予測することである。上記予測によって満足できる結果が得られない場合、予測機構は、１、２、３．．．のブロックの時間間隔毎に遅延を増加させる影響を調べる。この機構の精度は、夫々のフレームのブロックの寸法よりも大きく、エラーパケットの長さよりも小さい。上記機構は、図６に示した回路２３５に匹敵する図８に示した遅延判定回路４３５によって、以下の方法で実現される。上記方法は、以下に説明する積分器によって発生された情報ストリームを特に考慮した回路４５５によって行われる。
【００３６】
ＥＡk （ｔ）で示されたチャンネルＣＨＡ上の受信ブロックの状態は、比較器３１１から得られ、素子３３３を通過し、Ｍ個のセルからなるシフトレジスタ４１０を通過する。ＥＢk （ｔ）で示されたチャンネルＣＨＢ上の受信ブロックの状態は、比較器３５１から得られ、素子３７３を通過し、レジスタ４１０と同じサイズからなるシフトレジスタ４２０を通過する。上記レジスタは、図５に示された回路３９０によって生成された信号Ｈ’ｂｌと同期してシフトされる。
【００３７】
セル内に格納された値は、図８に表わされた一連の一致積分器のＣk,1 （ｔ）及びＣ’k,1 （ｔ）として示された入力パラメータとして使用され、上記パラメータは時点ｔに以下の式：
【００３８】
【数３】
0003798845.tif 000005
【００３９】
及び
【００４０】
【数４】
0003798845.tif 000006
【００４１】
によって表わされる。
積分のアンサンブルは、時点ｔで値ｍτを有し、チャンネルＣＨＢが伝送モードであるとき、適用されると考えられる遅延Ｔの最適な値を決めるため以下の方法で使用される。
インパルスノイズの影響が閾値Ｒｉよりも小さい限り、回路４３５は遅延Ｔを強制的に０にする。区画Ｓ１のインパルスノイズを考慮して得られ、ＰE （ｔ）と関連した以下のＰ’E （ｔ）：
【００４２】
【数５】
0003798845.tif 000007
【００４３】
がＲｉよりも小さい場合に、この条件は照合される。閾値Ｒｉが越えられたとき：
Ｒｄ．ＣM-k,M （ｔ）≦ＣM,M （ｔ）であるような１とｍの間の最大の整数ｋを探す。
かかるｋが存在する場合、回路４３５はＴを間隔ｋτだけ減少させる命令を送出する。
【００４４】
ｋが存在しない場合、Ｒｃ．ＣM,M-k （ｔ）≦ＣM,M （ｔ）であるような１とＭ−ｍの間の最小の整数ｋを探す。Ｒｄ及びＲｃは受信装置の構造的パラメータである。
上記最小の整数ｋが存在する場合、回路４３５はＴを間隔ｋτだけ減少させる命令を送出する。
【００４５】
上記最小の整数ｋが存在しない場合、閾値Ｒｄの検出を再開する。
存在しなければ、閾値Ｒｉの検出を再開する。
上記方法によれば、送信装置１００と受信装置１１０の集団が、回線のユーザによって観察される伝送性能を表わす値（Ｔｉ，Ｒｉ，Ｒｄ，Ｒｃ）を有するよう設計されている点で、遅延Ｔの最適な調整が得られる。このような方法は、送信装置２００と受信装置２１０の集合にも明らかに適当である。
【図面の簡単な説明】
【図１】本発明の伝送システムの第１の実施例の構成図である。
【図２】本発明の第１の面に従って構成された伝送されるべき情報の説明図である。
【図３】本発明の伝送システムの第２の好ましい実施例の構成図である。
【図４】本発明の第２の好ましい実施例による伝送されるべき情報の構造の説明図である。
【図５】図３の伝送システムの一部を形成する受信装置の詳細構成図である。
【図６】本発明の伝送システムの一部を形成する遅延判定回路の一実施例の構成図である。
【図７】本発明の伝送システムの他の実施例の構成図である。
【図８】図７に示された伝送システムの一部を形成する遅延判定回路の一実施例の構成図である。
【符号の説明】
１，１００，２００    送信装置
５，５’，７Ａ，７Ｂ，１１Ａ，１１Ｂ，２０，２０’    アクセス
８，１２，２１２，２１４    遅延素子
１０，１１０，２１０    受信装置
１５    品質測定回路
２２    スイッチング装置
３０    コード挿入回路
３２，３３    誤りコード解析回路
３５    制御回路
４０    分割回路
４２    計算回路
４３，２３６，３９１    出力
１１２    ネットワーク
２１２，２１４    抑止コントローラ
２２６，２２８    変調回路
２３０    短絡回路
２３５，４３５    遅延判定回路
２５０    位相偏移測定回路
２５５，２６０    マルチプレクサ
２５８    カウンタ
３０１，３０２    復調回路
３１１，３５１    比較器
３２０，３６０    デマルチプレクサ
３２５，３３３，３６５，３７３    可変遅延素子
３９０，４５５    回路
４００    論理和ゲート
４０２    排他的論理和ゲート
４１０，４２０    シフトレジスタ
ＣＨＡ，ＣＨＢ，ＣＨＡ’，ＣＨＢ’    チャンネル
Ｓ１，Ｓ２，Ｓ３    伝送区画
【図１】
0003798845.tif 000008
【図２】
0003798845.tif 000009
【図３】
0003798845.tif 000010
【図４】
0003798845.tif 000011
【図５】
0003798845.tif 000012
【図６】
0003798845.tif 000013
【図７】
0003798845.tif 000014
【図８】
0003798845.tif 000015