(57)【特許請求の範囲】
【請求項１】
電極パターンを有する基板に半導体素子を配設する素子配設工程と、
前記半導体素子と前記電極パターンとを電気的に接続する接続工程と、
前記電極パターン上に配線孔を有するマスクを形成し、前記配線孔に導電材を導入して配線を形成する配線形成工程と、
前記マスクを除去した後、前記基板の前記半導体素子と前記配線の形成された面に前記配線の一部が外部に露出するように樹脂形成を行う樹脂形成工程を実施することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法に係り、特に複数の半導体装置を積層して三次元構造として実装密度の向上を図るのに最適な半導体装置の製造方法に関する。
【０００２】
電子機器の小型化、軽量化、薄型化に伴い、電子機器に使用される半導体装置にも小型化、薄型化が要求されている。このような要求に対処すべく、半導体装置のパッケージは、４方向に端子がガルウィング状に延出した表面実装用のＱＦＰから、パッケージの底面に外部接続端子をエリアアレイ状に配置したＢＧＡ（ボールグリッドアレイ）型パッケージあるいはＣＳＰ（チップサイズパッケージ）へと移行してきている。
【０００３】
このような半導体パッケージにおいて、半導体チップを配線基板（インターポーザ）に実装し、インターポーザにより半導体チップの周囲に外部接続用端子を配置したいわゆるファンアウト型のパッケージが多く使用されている。
【０００４】
【従来の技術】
図１８は従来のファンアウト型の半導体装置の断面図である。図１８において、半導体装置１は大略すると基板２、半導体チップ４、半田ボール６、及び封止樹脂８等により構成されている。ここで、インターポーザは、基板２、電極パターン１０、ボンディングパッド１２により構成され、外部の電極と半導体チップとを電気的に導通させるために用いられる。
【０００５】
基板２は、例えばポリイミド樹脂、セラミック樹脂、ガラスエポキシ樹脂等により形成されており、その表面２ａには半導体チップ４が搭載されると共に、電極パターン１０が形成される。半導体チップ４は、フェイスアップの状態でＤＢ材（ボンディング材）５により基板２に固定されている。電極パターン１０は、基板２に銅膜を形成した後、エッチング等により所定のパターンに形成したものである。また、電極パターン１０は、図示しない配線パターンにより電気的に接続されている。
【０００６】
電極パターン１０は、一部をボンディングパッド１２と一体化されている。このボンディングパッド１２と半導体チップ４の電極とは、ワイヤ１４により接続されている。これにより、半導体チップ４と電極パターン１０、ボンディングパッド１２はワイヤ１４及び配線パターンを介して電気的に接続された構成となっている。また、基板２の半導体チップ４が接続された面２ａは、半導体チップ４、ワイヤ１４、ボンディングパッド５等を保護するためにエポキシ系樹脂等よりなる封止樹脂８により封止されている。
【０００７】
更に、また、基板２の電極パターン１０と対向する位置には、基板２を貫通する孔部１６が形成されている。この孔部１６は、基板２に対してレーザ加工、ドリル加工、もしくは金型加工等を実施することにより形成されていた。
【０００８】
一方、基板２の裏面２ｂには、半田ボール６が配設されている。この半田ボール６は、前記した孔部１６の形成位置に配設されており、この孔部１６を介して電極パターン１０に接合された構成とされている。即ち、半田ボール６は電極パターンに接合することにより、基板２に固定された構成とされている。
【０００９】
上記のように、半導体装置１にインターポーザを用いたパッケージ構造が主流となってきているが、更に半導体装置の高密度化が進み、半導体チップを含めたパッケージの実装面積が縮小されつつある。よって、半導体装置のパッケージサイズが縮小され、パッケージ構造の二次元的な縮小はほぼ限界に達しているものと考えられる。従って、半導体装置の小型化を実現するためには、三次元的（スタック）に実装することが必要とされる。三次元的な実装方法において、樹脂パッケージの上面に接続用の電極を設けた半導体装置等が提供されている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記のように樹脂パッケージの上面に接続用の電極を設けるためには、樹脂パッケージを回避して配線しなければならず、樹脂パッケージの上面に接続用の電極を引き出すのは困難である。例えば、樹脂パッケージを形成後に、インターポーザに設けられた外部端子と接続した配線を、樹脂パッケージを回避するように半導体装置の外周表面を迂回して上面に配設すると、配線が露出すると共に、配線が切れ易くなり、半導体装置の信頼性に欠ける。また、このような電極の配設では、配線が長くなることによりインピーダンスが大きくなり、半導体装置の高速化を妨げてしまう。
【００１１】
本発明は上述の課題に鑑みてなされたものであり、半導体装置のパッケージを簡単な構造で形成し、積層して一体化することにより三次元構造の実装密度の向上を図ることのできる半導体装置の製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上述の目的を達成するために、請求項１記載の発明に係る半導体装置の製造方法は、
電極パターンを有する基板に半導体素子を配設する素子配設工程と、
前記半導体素子と前記電極パターンとを電気的に接続する接続工程と、
前記電極パターン上に配線孔を有するマスクを形成し、前記配線孔に導電材を導入して配線を形成する配線形成工程と、
前記マスクを除去した後、前記基板の前記半導体素子と前記配線の形成された面に前記配線の一部が外部に露出するように樹脂形成を行う樹脂形成工程を実施することを特徴とする。
【００２２】
上記の各手段は、次のように作用する。
【００３１】
請求項１記載の発明によれば、電極パターン上に配線孔を有するマスクを形成し、この配線孔に導電材を導入して配線を形成した後に基板の半導体素子と配線の形成された面に樹脂で封止することにより、複数の同型の半導体装置における積層が可能となる。
【００３３】
【発明の実施の形態】
以下、図面を参照して本発明における実施の形態を詳細に説明する。
【００３４】
図１は本発明の第１実施例による半導体装置の断面図である。図１に示した半導体装置２０は、ワイヤボンディング接続されたファンアウト型の半導体装置である。以下に示す図１〜１７において、図１８に示した構成部品と同じ部品には同じ符号を付し、その説明は省略する。
【００３５】
図１において、半導体装置２０は大略すると基板２、半導体チップ４、半田ボール６、及び封止樹脂８、ポスト１８等により構成されている。
【００３６】
ポスト１８は、封止樹脂８内に配設され、一端を電極パターン１０に接続され、他端を封止樹脂８の外周表面８ａから露出するように配設されている。ポスト１８の一端は、電極パターン１０に接続されることにより、半田ボール６と電気的に接続される。ポスト１８の他端は、封止樹脂８の外周表面８ａから露出するように配設されることにより、他の同型の半導体装置の外部端子と接続することが可能となる。即ち、ポスト１８により効率的に半導体装置を積層して一体化することができ、三次元構造の実装密度の向上を図ることができる。また、配線を樹脂内に設けることにより、最短の配線を配設することができ、簡単なパッケージ構造の半導体装置を提供することができる。
【００３７】
一方、ポスト１８は、マスク等で形成されたポスト孔部２２に、例えば高速Ｃｕメッキ法を用いて形成される。ポスト１８が形成された後、封止樹脂８が形成される。上記半導体装置の製造工程について以下に詳述する。
【００３８】
図２、図３は、本発明の第１実施例による半導体装置の第１製造工程を説明するための図である。図２に示す半導体装置の基板２において、ポスト孔部２２を電極パターン１０に接し、封止樹脂８を形成した時と同じ厚さとなるようにマスク２３により形成する。ポスト孔部２２には、図３に示すように、高速Ｃｕメッキ法等によりポスト１８が形成される。ポスト１８が形成された後、半導体装置に金型２４、２５を配設し、封止樹脂８を金型２４の上部から充填することにより、図１に示すような半導体装置２０が製造される。
【００３９】
図４、図５は、本発明の第１実施例による半導体装置の第２製造工程を説明するための図である。図４に示す半導体装置において、基板２の半導体チップ４が設けられた面に金型２６及び金型２７を配設し、封止樹脂８を金型２６の上部から充填する。金型２６に設けられたポスト形成部２９により、図５に示すように封止樹脂８にポスト孔部２２が形成される。ポスト孔部２２には、高速Ｃｕメッキ法等によりポスト１８が形成され、図１に示すような半導体装置２０を製造することができる。
【００４０】
尚、ポスト１８の形成は、高速Ｃｕメッキ法に限らず、ＣＶＤ（Chemical  Vapor  Deposition）法、スパッタリング法等でも可能である。また、ポスト１８は、封止樹脂８でポスト孔部２２を形成した後、ポスト孔部２２に半田ボール及び半田ペーストを埋めることにより形成することも可能である。
【００４１】
図６は、本発明の第２実施例による半導体装置の断面図である。図６に示す半導体装置２０ａは、上記図２、３及び図４、５で示した製造工程により形成され、形成されたポスト１８の封止樹脂８の外周表面に露出する一端に、外部端子として半田ボール６ａを配設する。このように、ポスト１８に半田ボール６ａを設けることにより、半導体装置の実装の信頼性を向上させることができる。
【００４２】
図７は、本発明の第３実施例による半導体装置の断面図である。図７に示す半導体装置２０ｂは、ポスト１８ａ、１８ｂが配設されている。ポスト１８ａは、図２、３に示す第１製造工程で形成され、封止樹脂８の表面８ａより低い高さに形成される。ポスト１８ａが形成された後、図４に示すポスト形成部を有する金型を配設し、封止樹脂８を充填すると、図７のポスト孔部３０が形成される。このポスト孔部３０へ高速Ｃｕメッキ等を行うことにより、ポスト１８ｂを形成することができる。ポスト１８ａ、１８ｂは、ポスト１８ａ、１８ｂの断面積がそれぞれ異なるように形成される。これにより、両方のポストのインピーダンスが小さくなるように形成することができるため、半導体装置の高速化を図ることができる。また、図７に示すようにポスト１８ｂがポスト１８ａの断面積より小さく、ポスト１８ａの形成された後にポスト１８ｂが半田ペースト埋め等で形成される場合、ポスト１８ｂの形成時間を大幅に短縮できる。また、ポスト１８ａと電極パッド１０に接続する断面積を大きくできるため、半導体装置の信頼性を向上させることができる。
【００４３】
図８は、本発明の第３実施例の変形例による半導体装置の断面図である。図８に示す半導体装置２０ｃは、図７に示す半導体装置２０ｂのポスト１８ｂに、半田ボール６ｂを配設したものである。このように、ポスト１８ｂの封止樹脂８の外周表面に露出する一端に、外部端子として半田ボール６ｂを設けることにより、半導体装置の実装の信頼性を向上させることができる。また、ポスト１８ａをあらかじめＣｕメッキ等で形成し、高さを確保しておくことにより、半田ペーストの穴埋めを実施することなくボール搭載工程が半田ボール搭載のみで可能となる。
【００４４】
図９は、本発明の第４実施例による半導体装置の断面図である。図９に示す半導体装置２０ｄは、ポスト１８ｃの一端を半導体チップ４の表面の所定位置と接続させ、他端を封止樹脂８の外周表面に露出するように配設する。ポスト１８ｃは、高速Ｃｕメッキ法等により形成する。このように、半導体チップ４の表面にポスト１８ｃを配設することにより、ポスト１８ｃの配設位置の自由度を向上させることができる。尚、ポスト１８ｃと半導体チップ４との接続は、図示しない半導体チップ４に形成された配線により行われる。
【００４５】
図１０は、本発明の第４実施例の変形例による半導体装置の断面図である。図１０に示す半導体装置２０ｅは、図９に示す半導体装置２０ｄのポスト１８ｃ上に半田ボール６ｃを配設したものである。このように、ポスト１８ｃに半田ボール６ｃを設けることにより、半導体装置の実装の信頼性を向上させることができる。なお、図９、図１０に示すようなポストの配設方法はファンアウト構造及びファンイン構造のいずれに対しても対応が可能である。
【００４６】
図１１は、本発明の第５実施例による半導体装置ユニットの断面図である。図１１に示す半導体装置ユニット２０ｆでは、図１に示す複数の半導体装置２０を積層し、ユニット化した構造としている。半導体装置２０の半田ボール６とポスト１８の接続面３２との接続により、複数の半導体装置２０を重ねて実装することができる。例えば、ＤＲＡＭ、フラッシュメモリ等のメモリＩＣの半導体素子を小さな実装面積で大容量化する場合に有効な方法である。
【００４７】
図１２は、本発明の第６実施例による半導体装置ユニットの断面図である。図１２に示す半導体装置ユニット２０ｇでは、接合部３５により積層型のパッケージとシールド材３４とを接続している。このシールド材３４は半導体装置のバンプ１８ｃと接続されている。また、バンプ１８ｃと電気的に接続される半田ボール６ｄは接地されているため、シールド材３４は外部からのノイズ及び内部から発生するノイズをシールドする。従って、半導体装置ユニット２０ｇに影響するノイズを減らすことができ、信頼性を向上させることができる。また、積層型パッケージの半導体装置ではなく、単一パッケージの半導体装置にシールド材を設けることも可能である。
【００４８】
図１３は、本発明の第７実施例による半導体装置の断面図である。図１３に示す半導体装置２０ｈでは、接合部３８によりポスト１８とアンテナ３６とを接続している。図１４に示すようにアンテナ３６では、２つの接合部３８が配線で接続されている。このように、半導体装置２０ｈのポスト１８にアンテナ３６を接続することにより、ＩＣカードや道路交通システム（ＩＴＳ：Intelligent  Transport  System）等における無線信号の送受信を行うことができる。
【００４９】
図１５は、本発明の第８実施例による半導体装置の断面図である。図１５の半導体装置２０ｉは、図１に示す半導体装置２０にチップ部品４０を配設している。チップ部品４０は、半導体装置２０ｉの封止樹脂８から露出するポスト１８に接続される。このように、チップ部品をポスト１８に接続することにより、半導体装置の機能性、汎用性を向上させることができる。
【００５０】
図１６は、本発明の第９実施例による半導体装置の断面図である。図１６に示す半導体装置２０ｊは、半田ボール６と電気的に接続されるポスト１８と半導体チップ４上にポスト１８ｃが形成されている。また、この半導体装置では、接合部４４によりポスト１８、１８ｃとヒートシンク４２とを接続している。このように、ヒートシンク４２を設けることで、半導体装置２０ｊで発生した熱を放出することができ、半導体装置の温度上昇を押えることができる。
【００５１】
図１７は、本発明の第１０実施例による半導体装置の断面図である。図１７に示す半導体装置２０ｋは、半導体チップ４上に半田ボール６ｅが形成され、半田ボール６ｅを挟んで半導体チップ４ａが配設されている。半導体チップ４ａの背面を封止樹脂８から露出するように配設し、この半導体チップ４ａの背面とヒートシンク４２を接続させる。これにより、半導体装置で発生した熱を効率的に放出することができる。尚、半導体チップ４ａは必ずしも電気的に機能させる必要はなく、半導体装置の熱抵抗を低減させるためのダミー素子を搭載してもよい。
【００５２】
（付記１）    半導体素子と、
外部と接続する外部端子と、
前記半導体素子を第１の面に搭載し、前記第１の面と反対側の面に外部端子を設け、前記半導体素子と前記外部端子とを電気的に接続するインターポーザと、
該インターポーザの第１の面を封止する樹脂とを有する半導体装置であって、
前記外部端子と電気的に接続する第１の接続部と、前記樹脂の外周表面に露出する第２の接続部とを有し、前記樹脂に内設されている配線を有することを特徴とする半導体装置。
【００５３】
（付記２）  半導体素子と、
外部と接続する外部端子と、
前記半導体素子を第１の面に搭載し、前記第１の面と反対側の面に外部端子を設け、前記半導体素子と前記外部端子とを電気的に接続するインターポーザと、
該インターポーザの第１の面を封止する樹脂とを有する半導体装置であって、
前記半導体素子と電気的に接続する第１の接続部と、前記樹脂の外周表面に露出する第２の接続部とを有し、前記樹脂に内設されると共に前記半導体素子の表面上に配設された配線を有することを特徴とする半導体装置。
【００５４】
（付記３）  付記１又は２記載の半導体装置であって、
前記第１の接続部と第２の接続部との断面積が異なることを特徴とする半導体装置。
【００５５】
（付記４）  付記１乃至３いずれか一項記載の半導体装置であって、
前記第２の接続部にバンプを形成することを特徴とする半導体装置。
【００５６】
（付記５）  付記１乃至４いずれか一項記載の半導体装置であって、
複数の前記半導体装置のそれぞれを積層固定することを特徴とする半導体装置。
【００５７】
（付記６）付記１乃至５いずれか一項記載の半導体装置であって、
前記第２の接続部にシールド材を載置することを特徴とする半導体装置。
【００５８】
（付記７）  付記１乃至５いずれか一項記載の半導体装置であって、
前記第２の接続部にアンテナを載置することを特徴とする半導体装置。
【００５９】
（付記８）  付記１乃至５いずれか一項記載の半導体装置であって、
前記第２の接続部に電子部品を載置することを特徴とする半導体装置。
【００６０】
（付記９）  付記１乃至５いずれか一項記載の半導体装置であって、
前記第２の接続部にヒートシンクを載置することを特徴とする半導体装置。
【００６１】
（付記１０）  付記１乃至３いずれか一項記載の半導体装置であって、
前記半導体素子に他の半導体素子の第１の面を接続させ、前記他の半導体素子の第２の面及び第２の接続部にヒートシンクを載置することを特徴とする半導体装置。
【００６２】
（付記１１）  電極パターンを有する基板に半導体素子を配設する素子配設工程と、
前記半導体素子と前記電極パターンとを電気的に接続する接続工程と、
前記電極パターン上に配線孔を有するマスクを形成し、前記配線孔に導電材を導入して配線を形成する配線形成工程と、
前記マスクを除去した後、前記基板の前記半導体素子と前記配線の形成された面に前記配線の一部が外部に露出するように樹脂形成を行う樹脂形成工程を実施することを特徴とする半導体装置の製造方法。
【００６３】
（付記１２）  電極パターンを有する基板に半導体素子を配設する素子配設工程と、
前記半導体素子と前記電極パターンとを電気的に接続する接続工程と、
前記電極パターン上に配線がを形成されるよう前記基板の前記半導体素子の配設面に樹脂を形成する樹脂形成工程と、
前記配線孔に導電材を導入することにより、前記樹脂内に配線を形成する配線形成工程を実施することを特徴とする半導体装置の製造方法。
【００６４】
【発明の効果】
以上説明したように、請求項１記載の発明によれば、電極パターン上に配線孔を有するマスクを形成し、この配線孔に導電材を導入して配線を形成した後に基板の半導体素子と配線の形成された面に樹脂で封止することにより、複数の同型の半導体装置における積層が可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施例による半導体装置の断面図である。
【図２】本発明の第１実施例による半導体装置の第１製造工程を説明するための図である。
【図３】本発明の第１実施例による半導体装置の第１製造工程を説明するための図である。
【図４】本発明の第１実施例による半導体装置の第２製造工程を説明するための図である。
【図５】本発明の第１実施例による半導体装置の第２製造工程を説明するための図である。
【図６】本発明の第２実施例による半導体装置の断面図である。
【図７】本発明の第３実施例による半導体装置の断面図である。
【図８】本発明の第３実施例の変形例による半導体装置の断面図である。
【図９】本発明の第４実施例による半導体装置の断面図である。
【図１０】本発明の第４実施例の変形例による半導体装置の断面図である。
【図１１】本発明の第５実施例による半導体装置ユニットの断面図である。
【図１２】本発明の第６実施例による半導体装置ユニットの断面図である。
【図１３】本発明の第７実施例による半導体装置の断面図である。
【図１４】本発明の第７実施例による半導体装置に配設されたアンテナの断面図である。
【図１５】本発明の第８実施例による半導体装置の断面図である。
【図１６】本発明の第９実施例による半導体装置の断面図である。
【図１７】本発明の第１０実施例による半導体装置の断面図である。
【図１８】従来のファンアウト型の半導体装置の断面図である。
【符号の説明】
１、２０、２０ａ〜２０ｅ、２０ｈ〜２０ｋ    半導体装置
２    基板
４、４ａ    半導体チップ
５    ＤＢ材
６、６ａ〜６ｅ    半田ボール
８    封止樹脂
１０    電極パターン
１２    ボンディングパッド
１４    ワイヤ
１６    孔部
１８、１８ａ〜１８ｃ    ポスト
２０ｆ、２０ｇ    半導体装置ユニット
２２、３０    ポスト孔部
２３    マスク
２４、２５、２６、２７    金型
２９    ポスト形成部
３２    接続面
３４    シールド材
３５、３８、４４    接続部
３６    アンテナ
４０    チップ部品
４２    ヒートシンク
【図１】
0003798620.tif 000002
【図２】
0003798620.tif 000003
【図３】
0003798620.tif 000004
【図４】
0003798620.tif 000005
【図５】
0003798620.tif 000006
【図６】
0003798620.tif 000007
【図７】
0003798620.tif 000008
【図８】
0003798620.tif 000009
【図９】
0003798620.tif 000010
【図１０】
0003798620.tif 000011
【図１１】
0003798620.tif 000012
【図１２】
0003798620.tif 000013
【図１３】
0003798620.tif 000014
【図１４】
0003798620.tif 000015
【図１５】
0003798620.tif 000016
【図１６】
0003798620.tif 000017
【図１７】
0003798620.tif 000018
【図１８】
0003798620.tif 000019