(57)【要約】本発明は、他の絶縁膜を除去することなく犠牲膜を除去する薄膜構造体の製造方法を提供することを主たる目的とする。そして、上記目的を達成するために、配線（４５）の表面を開口するアンカーホール（５２）を形成するに際し、犠牲膜（５１）に対して２つのエッチング工程を採用する。第１のエッチング工程では犠牲膜（５１）を残置しつつ、配線（４５）の上方で犠牲膜（５１）を異方性あるドライエッチングで部分的に除去する。第２のエッチング工程では配線（４５）の上方で残置した犠牲膜（５１）を等方性あるウェットエッチングで除去する。
2003015183.tif 000002
【特許請求の範囲】
【請求項１】
（ａ）第１絶縁膜（３３）上に配線（４３，４５）を選択的に形成する工程と、
（ｂ）前記配線を選択的に露出する孔部（４７ｃ）を有する第２絶縁膜（４７）を、前記配線上及び前記第１絶縁膜上に形成する工程と、
（ｃ）前記第２絶縁膜上に犠牲膜（５１）を形成する工程と、
（ｄ）異方性エッチングを採用し、前記犠牲膜が前記第１絶縁膜側に残存する凹部（５１ｃ）を形成する第１エッチング工程と、
（ｅ）等方性エッチングを採用し、前記凹部の前記第１絶縁膜側に残存した前記犠牲膜を除去して、前記配線を露出するアンカーホール（５２）を形成する第２エッチング工程と、
（ｆ）前記アンカーホール及び前記犠牲膜上に導電材料で薄膜層（５３）を形成する工程と、
（ｇ）前記犠牲膜をエッチングにて除去する工程と、
を備える薄膜構造体の製造方法。
【請求項２】
前記工程（ｄ）の異方性エッチングとしてドライエッチングを採用する、請求の範囲第１項記載の薄膜構造体の製造方法。
【請求項３】
前記第２絶縁膜（４７）は前記配線（４５）の表面の縁部（４５ａ）を覆う、請求の範囲第１項記載の薄膜構造体の製造方法。
【請求項４】
前記工程（ｅ）において、前記第２絶縁膜よりも前記犠牲膜についてのエッチングレートが高いエッチャントを用いたエッチングを行う、請求の範囲第３項記載の薄膜構造体の製造方法。
【請求項５】
前記第１絶縁膜（３３）及び前記犠牲膜（５１）は酸化膜を用いて形成され、前記第２絶縁膜（４７）は窒化膜を用いて形成される、請求の範囲第４項記載の薄膜構造体の製造方法。
【請求項６】
前記配線（４３，４５）はドープトポリシリコンを用いて形成される、請求の範囲第１項記載の薄膜構造体の製造方法。
【請求項７】
前記薄膜層（５３）はドープトポリシリコンを用いて形成される、請求の範囲第１項記載の薄膜構造体の製造方法。
【請求項８】
前記工程（ｆ）の後、前記工程（ｇ）の前に、
（ｈ）前記薄膜層（５３）をパターニングする工程
を更に備える、請求の範囲第１項記載の薄膜構造体の製造方法。
【請求項９】
前記工程（ｅ）はマスクを用いないで前記犠牲膜に対するエッチングを行う、請求の範囲第１項記載の薄膜構造体の製造方法。
【発明の詳細な説明】
技術分野
本発明は、半導体加工技術を用いて形成される薄膜構造体の製造方法に関する。
背景技術
図１５は、従来の薄膜構造体の製造方法によって形成された薄膜構造体１０１の断面図である。薄膜構造体１０１は、支持部１０３と、支持部１０３によって支持される浮遊部１０５とを備え、導電材料を用いて基板１０７上に形成されている。浮遊部１０５は、基板１０７と所定間隔をあけて配置され、支持部１０３の上部から外方に張り出している。
基板１０７は、基板本体１１１と、第１絶縁膜１１３と、配線１１５と、第２絶縁膜１１７とを備えている。第１絶縁膜１１３は基板本体１１１上に形成される。第１絶縁膜１１３の表面には配線１１５が設けられ、第１絶縁膜１１３の表面と配線１１５の表面はほぼ段差無く平坦化されている。第２絶縁膜１１７は配線１１５及び第１絶縁膜１１３の表面及び側面を覆う。但し第２絶縁膜１１７は配線１１５の表面において開口する孔部１１７ａを有しており、ここにおいて配線１１５の表面を選択的に露出させている。配線１１５上には、孔部１１７ａを介して支持部１０３が形成されている。
図１０乃至図１４は、従来の薄膜構造体の製造工程を順に示す断面図である。まず基板１０７が用意される。但し、この段階では基板１０７において第２絶縁膜１１７は孔部１１７ａを有していない。そして図１１に示すように、第２絶縁膜１１７に孔部１１７ａを開けて配線１１５の表面を選択的に露出させる。
次に選択的に露出した配線１１５の表面上及び第２絶縁膜１１７上に、犠牲膜１２１を成膜する。これにより図１２に示される構造が得られる。そして犠牲膜１２１の表面側からドライエッチングを行い、犠牲膜１２１に開口１２１ａを、第２絶縁膜１１７に孔部１１７ａを、それぞれ開けてアンカーホール１２２を形成し、配線１１５の表面を選択的に露出させる。これにより図１３に示される構造が得られる。
続いて図１４に示すように、犠牲膜１２１上、アンカーホール１２２を介して露出した基板１０７上に、導電材料を用いて薄膜層１２３を形成する。
その後、薄膜層１２３を選択的に除去し、これによってパターニングされた薄膜層１２３の残留部分が薄膜構造体１０１を形成する。続いて犠牲膜１２１が除去されて図１５に示す構造が得られる。薄膜層１２３の残留部分のうち、アンカーホール１２２内に嵌まり込んでいる部分が支持部１０３となり、犠牲膜１２１上に位置していた部分が浮遊部１０５となる。
このような従来の製造方法において、犠牲膜１２１はエッチングによって除去され易い材料で形成することが望ましく、例えばシリコン酸化膜が採用される。一方、基板本体１１１には、微細加工が容易な半導体加工技術を用いるべく、シリコン基板が採用される。そしてシリコン基板上に第１絶縁膜１１３を容易に形成するため、第１絶縁膜１１３にも犠牲膜１２１と同様にシリコン酸化膜が採用される。
犠牲膜１２１をエッチングによって除去する際に、第１絶縁膜１１３もエッチングされてしまわないように、第２絶縁膜１１７にはシリコン酸化膜のエッチングに対してエッチングされにくく、かつ加工が容易な材料、例えばシリコン窒化膜が採用される。
しかしながら、アンカーホール１２２を形成するのにドライエッチングを用いていたため、ドライエッチングの位置がずれると、第２絶縁膜１１７は第１絶縁膜１１３を充分に覆えない可能性があった。図１６は断面図であり、アンカーホール１２２が図中左側にずれて開口された後に、薄膜層１２３を形成し、更に薄膜層１２３をパターニングした状態を示している。アンカーホール１２２の位置ずれにより、位置Ｑにおいて、配線１１５の上方では第２絶縁膜１１７が除去される。従って位置Ｑにおいて第１絶縁膜１１３は第２の絶縁膜１１７によって覆われない可能性がある。
図１６に示された構造に対し、犠牲膜１２１のエッチングを行うと、これに採用されるエッチャントは、アンカーホール１２２を充填する薄膜層１２３と、第２の絶縁膜１１７との間に滲入し、第１の絶縁膜１１３に到達してしまう可能性が高くなる。特に第２の絶縁膜１１７をシリコン窒化膜を用いて形成した場合には、その残留応力が引っ張り方向であり、配線１１５の側面から第２の絶縁膜１１７が剥離し易くなる。この剥離は犠牲膜１２１のためのエッチャントが第１の絶縁膜１１３に到達して第１の絶縁膜１１３をエッチングする可能性を高めることになる。
かかる問題に対処するためには、位置ずれについてのマージンを大きく取るべく、アンカーホール１２２を配線１１５の寸法よりも小さくすることも考えられる。しかしアンカーホール１２２の寸法を小さくすると、これを充填する薄膜層１２３と配線１１５との接触抵抗を大きくすることになり、電気的特性上で望ましくない。
また、配線１１５を露出させるドライエッチングを行うと、図１３に示されるように、犠牲膜１２１には角１２２ａが生じる。角１２２ａはアンカーホール１２２を形成するのに用いられるドライエッチングの異方性が高い程、より顕著に発生する。そして図１４に示されるようにアンカーホール１２２を充填し、かつ犠牲膜１２１を覆う薄膜層１２３が形成される。従って図１５に示されるように、薄膜構造体１０１には支持部１０３と浮遊部１０５との間に入角１３１が生じる。入角１３１には応力が集中し、薄膜構造体１０１の強度を損なう可能性を高める。
発明の開示
本発明は、他の絶縁膜を除去することなく犠牲膜を除去する薄膜構造体の製造方法を提供することを目的とする。また入角の発生を防ぎ、強度の高い薄膜構造体を製造することができる薄膜構造体の製造方法を提供することをも目的とする。
本発明にかかる薄膜構造体の製造方法の第１の態様は、（ａ）第１絶縁膜（３３）上に配線（４３，４５）を選択的に形成する工程と、（ｂ）前記配線を選択的に露出する孔部（４７ｃ）を有する第２絶縁膜（４７）を、前記配線上及び前記第１絶縁膜上に形成する工程と、（ｃ）前記第２絶縁膜上に犠牲膜（５１）を形成する工程と、（ｄ）異方性エッチングを採用し、前記犠牲膜が前記第１絶縁膜側に残存する凹部（５１ｃ）を形成する第１エッチング工程と、（ｅ）等方性エッチングを採用し、前記凹部の前記第１絶縁膜側に残存した前記犠牲膜を除去して、前記配線を露出するアンカーホール（５２）を形成する第２エッチング工程と、（ｆ）前記アンカーホール及び前記犠牲膜上に導電材料で薄膜層（５３）を形成する工程と、（ｇ）前記犠牲膜をエッチングにて除去する工程と、を備える。
例えば第１のエッチング工程（ｄ）においてはドライエッチングが採用される。
第１の態様によれば、第１のエッチング工程（ｄ）において異方性エッチングを採用するので、犠牲膜が厚くてもアンカーホールの径及び配線に対するアンカーホールの位置を正確にすることが容易である。また第２のエッチング工程（ｅ）において等方性エッチングを用いるので、第１のエッチング工程において形成され得る犠牲膜の角を除去することができる。これにより、入角がなく、強度の高い薄膜構造体を製造することができる。
本発明にかかる薄膜構造体の製造方法の第２の態様は、第１の態様にかかる薄膜構造体の製造方法であって、前記第２絶縁膜（４７）は前記配線（４５）の表面の縁部（４５ａ）を覆う。
第２の態様によれば、工程（ｇ）において犠牲膜を除去しても、そのエッチャントが第２絶縁膜と第１絶縁膜との間に滲入する可能性を低減できる。よって第１絶縁膜までもエッチングされる可能性も低減される。
本発明にかかる薄膜構造体の製造方法の第３の態様は、第２の態様にかかる薄膜構造体の製造方法であって、前記工程（ｅ）において、前記第２絶縁膜よりも前記犠牲膜についてのエッチングレートが高いエッチャントを用いたエッチングを行う。例えば前記第１絶縁膜（３３）及び前記犠牲膜（５１）は酸化膜を用いて形成され、前記第２絶縁膜（４７）は窒化膜を用いて形成される、
第３の態様によれば、アンカーホールを形成すべき位置がずれても、第２絶縁膜が不要にエッチングされる可能性を低減できる。よって工程（ｇ）において犠牲膜を除去しても、第１絶縁膜までもエッチングされる可能性も低減される。
本発明において、例えば前記配線（４３，４５）はドープトポリシリコンを用いて形成される。また例えば前記薄膜層（５３）はドープトポリシリコンを用いて形成される。
また本発明において、前記工程（ｆ）の後、前記工程（ｇ）の前に、（ｈ）前記薄膜層（５３）をパターニングする工程を更に備えてもよい。
また本発明において、前記工程（ｅ）はマスクを用いないで前記犠牲膜に対するエッチングを行うことができる。
この発明の目的、特徴、局面、及び利点は、以下の詳細な説明と添付図面とによって、より明白となる。
発明を実施するための最良の形態
図１は、本発明にかかる薄膜構造体の製造方法が適用可能な、半導体加速度センサ１００の要部の構成を示す平面図である。また図２は、図１のＡ−Ａ断面図である。半導体加速度センサ１００は、センサ基板である基板１と、その基板１の上方（図１において紙面手前側）に形成され、加速度を検出する機能を有するセンサ部３とを備えている。
図１に示されるように、センサ部３は可動の質量体２１と、複数の固定構造２３と、複数の梁２５とを備えている。質量体２１、固定構造２３及び梁２５は、本発明の薄膜構造体に相当しており、導電材料、例えばポリシリコンに不純物、例えばリンがドープされてなるドープドポリシリコンを用いて形成されている。
質量体２１は、検出すべき加速度の方向Ｂに対して垂直な方向Ｃに沿って延びる複数の可動電極部２１ａを有している。固定構造２３は方向Ｃに沿って延設される固定電極部２３ａと、固定電極部２３ａを支持する支持部２３ｂとを備えている。固定電極部２３ａは方向Ｂに沿って互いに所定間隔をあけて設けられている。複数の固定構造２３はその支持部２３ｂによって配線４３，４５のいずれかに接続される。しかし本発明の適用は、固定構造２３が配線４３，４５のいずれに接続されるかに依存しない。
図２に示されるように、固定電極部２３ａは基板１から所定間隔Ｄをあけて配置されて浮遊する。支持部２３ｂは基板１に、より具体的には位置Ａ−Ａでは配線４５に接続されている。可動電極部２１ａも固定電極部２３ａと同様にして、基板１と所定間隔をあけて配置される。
梁２５は質量体２１と一体に形成され、基板１の上方に質量体２１を懸架する。各梁２５は、基板１から上方へ突出する支持部２５ａと、質量体２１の方向Ｂに関する端縁に設けられたバネ部２５ｃと、支持部２５ａとバネ部２５ｃとを結合する結合部２５ｂとを備えている。バネ部２５ｃは少なくとも方向Ｂに沿って弾性的に撓み変形する。これにより、質量体２１は方向Ｂに沿って復元力を有しつつ移動することができる。支持部２５ａの一方は、その下方において配線４１と接続されている。
固定電極部２３ａと可動電極部２１ａとは、方向Ｂに関して間隔をあけて交互に配置される。加速度センサ１００に方向Ｂに沿った加速度が印加されると、質量体２１が移動し、可動電極部２１ａと固定電極部２３ａとの距離が変化する。従って可動電極部２１ａと固定電極部２３ａとが作る静電容量を配線４１，４３，４５を用いて外部から測定することにより、印加された加速度を検出することができる。
基板１は、図２に示されるように、基板本体３１と、酸化膜３３と、配線４３，４５と、窒化膜４７とを備えている。また図１に示されるように配線４１をも備えている。酸化膜３３は基板本体３１上に設けられる。酸化膜３３の表面は平坦であり、配線４１，４３，４５は酸化膜３３上に形成される。例えば酸化膜３３の表面と配線４１，４３，４５の表面とは同一平面上に設定される。
窒化膜４７は配線４１，４３，４５及び酸化膜３３のそれぞれの表面及び側面を覆う。但し窒化膜４７は孔部４７ａ，４７ｂ，４７ｃを有しており、それぞれにおいて配線４１，４３，４５の表面を選択的に露出させている。図２には孔部４７ｃを介して支持部２３ｂが配線４５に接続されている様子が図示されている。
同様にして孔部４７ａ，４７ｂを介して支持部２５ａ、支持部２３ｂが配線４１，４３にそれぞれ接続されている。なお、配線４１はセンサ部３の下方においては広く露出して形成されている。
図３乃至図９は半導体加速度センサ１０１を製造する方法を工程順に示す断面図であり、図１の位置Ａ−Ａに相当する位置の断面を示している。
まず、基板本体３１を準備し、その上に酸化膜３３を形成する。例えば基板本体３１は半導体たるシリコンを用いて形成され、酸化膜３３は基板本体３１の熱酸化によって形成される。配線４１，４３，４５は、例えば以下の工程によって形成することができる。まず配線４１，４３，４５を形成すべき領域において酸化膜３３に凹部を設ける。当該凹部の深さ程度の厚さの導電材料、例えばドープドポリシリコンを成膜し、凹部の幅よりも狭くパターニングする。これらの処理により、残置するドープドポリシリコンが配線４１，４３，４５となり、これらが選択的に酸化膜３３上に形成される。次に酸化膜３３及び配線４１，４３，４５上に窒化膜４７を形成し、図３に示された構造を得る。但し位置Ａ−Ａには配線４１が存在しないので、配線４１は図３乃至図８には現れていない。
次に窒化膜４７をエッチングにて選択的に除去し、窒化膜４７に孔部４７ｃを形成し、図４に示された構造を得る。後述する理由により、孔部４７ｃは配線４５の表面の縁部４５ａを覆うことが望ましい。孔部４７ａ，４７ｂも同様にして形成することができる。
孔部４７ｃを介して露出する配線４５の表面上、及び窒化膜４７上に犠牲膜５１を形成し、図５に示された構造を得る。犠牲膜５１は、例えば酸化膜、ＰＳＧ（ｐｈｏｓｐｈｏ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）膜またはＢＰＳＧ（ｂｏｒｏ−ｐｈｏｓｐｈｏ  ｓｉｌｉｃａｔｅ  ｇｌａｓｓ）膜を用いて形成される。
続いて、支持部２５ａ，２３ｂを形成すべき位置において、犠牲膜５１に対してドライエッチングを施し、その一部を選択的に除去する。位置Ａ−Ａでは配線４５に接続されるべき支持部２３ｂが形成されるので、図６においては配線４３の上方ではなく、配線４５の上方において凹部５１ｃが形成される。凹部５１ｃの下方（酸化膜３３側）には犠牲膜５１が厚さｄ（＞０）で残存している。即ち本発明において犠牲膜５１に対するドライエッチングは、犠牲膜５１を残存させて終了する。このようなドライエッチングはパターニングされたレジスト（図示せず）をマスクとして用い、エッチング時間を制御することにより実行することができる。上記ドライエッチングにより凹部５１ｃの周囲には角５１ｂが生じる。角５１ｂは、上記ドライエッチングの異方性が高い程、より顕著に発生する。
次に凹部５１ｃの下方に残置した犠牲膜５１に対してウェットエッチングを行う。例えば当該ウェットエッチングは、凹部５１ｃにおいて開口するパターニングされたレジスト（図示せず）をマスクとして用いて行う。これにより、図７に示されるように配線４５が露出するアンカーホール５２が開口される。孔部４７ａ，４７ｂにおいても同様にしてアンカーホールが形成される。
上記ウェットエッチングの際、そのオーバーエッチングにより、角５１ｂも除去される。角５１ｂは、このウェットエッチングの等方性が高い程、より顕著に除去できる。犠牲膜５１は、例えば酸化膜で形成されるので、窒化膜よりも酸化膜についてのエッチングレートが高いエッチャントを採用したウェットエッチングを行うことが望ましい。これにより、凹部５１ｃの下方に残存した犠牲膜５１を除去するマスクに位置ずれが生じても、窒化膜４７へとオーバーエッチングが進むことを回避できる。
あるいは、当該ウェットエッチングは、マスクを用いずに行ってもよい。凹部５１ｃの下方に残存する犠牲膜５１の膜厚は、その他の位置の犠牲膜５１の膜厚よりも薄いので、アンカーホール５２が形成されても、配線４５の上方以外では犠牲膜５１を残置させることができるからである。
続いて、図８に示すように、残存する犠牲膜５１、アンカーホール５２を介して露出した基板１上に薄膜層５３を形成する。例えば薄膜層５３の膜厚は、犠牲膜５１の膜厚よりも厚い。この場合、アンカーホール５２は薄膜層５３で充填されている。
続いて、図９に示されるように薄膜層５３が選択的に除去されてパターニングされ、薄膜層５３の残留している部分によって質量体２１、梁２５及び固定電極２３が形成される。かかる目的のため、薄膜層５３は導電材料、例えばドープドポリシリコンを用いて形成される。アンカーホール５２内に嵌まり込んでいる部分の薄膜層５３が支持部２３ｂとなり、犠牲膜５１上に位置している部分の薄膜層５３が固定電極部２３ａとなる。支持部２５ａ、質量体２１、バネ部２５ｃ、結合部２５ｂも同様にして薄膜層５３から形成される。
その後、犠牲膜５１が除去されて、図１及び図２に示す構造が得られる。
以上のように、本発明によれば、例えば位置Ａ−Ａにおいてアンカーホール５２を開口して配線４５を露出させるに際し第１及び第２のエッチング工程を用いる。即ち第１のエッチング工程としてドライエッチングを採用し、犠牲膜５１が下方（酸化膜３３側）に残存する凹部５１ｃを形成する（図６）。この際、異方性の高いドライエッチングを採用すれば、犠牲膜５１が厚くてもアンカーホール５２の径及び配線４５に対するアンカーホール５２の位置を正確にすることが容易である。
第２のエッチング工程として凹部５１ｃの下方に残存した犠牲膜５１を除去する。これにより、窒化膜４７に予め開口された孔部４７ｃと相まってアンカーホール５２が形成される（図７）。第１のエッチング工程において形成され得る角５１ｂは、第２のエッチング工程において等方性の高いウェットエッチングを採用することにより除去することができる。
第２のエッチング工程において、窒化膜よりも酸化膜についてのエッチングレートが高いエッチャントを採用できる。従って第２のエッチング工程においてエッチング位置がずれても、窒化膜４７がオーバーエッチングされる可能性は著しく低くできる。しかも孔部４７ｃは配線４５の表面の縁部４５ａを覆うことにより、犠牲膜５１を除去するエッチングの際（図９、図２）に、そのエッチャントが窒化膜４７と酸化膜３３との間に滲入する可能性を著しく小さくできる。即ち、犠牲膜５１を除去するエッチングによって酸化膜３３までもエッチングする可能性も著しく小さくなる。
更に、第２のエッチング工程において角５１ｂが除去されるので、背景技術で紹介された入角１３１が薄膜構造体に形成されることもない。これにより、強度の高い薄膜構造体を製造することができる。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【図面の簡単な説明】
図１は、本発明にかかる薄膜構造体の製造方法が適用可能な、半導体加速度センサの要部の構成を示す平面図である。
図２は、図１のＡ−Ａ断面図である。
図３乃至図９は、図２に示す構造の製造工程を示す断面図である。
図１０乃至図１４は、従来の薄膜構造体の製造工程を順に示す断面図である。
図１５は、従来の薄膜構造体の製造方法によって形成された薄膜構造体の断面図である。
図１６は、従来の薄膜構造体の製造方法の問題点を示す断面図である。
【図１】
2003015183.tif 000003
【図２】
2003015183.tif 000004
【図３】
2003015183.tif 000005
【図４】
2003015183.tif 000006
【図５】
2003015183.tif 000007
【図６】
2003015183.tif 000008
【図７】
2003015183.tif 000009
【図８】
2003015183.tif 000010
【図９】
2003015183.tif 000011
【図１０】
2003015183.tif 000012
【図１１】
2003015183.tif 000013
【図１２】
2003015183.tif 000014
【図１３】
2003015183.tif 000015
【図１４】
2003015183.tif 000016
【図１５】
2003015183.tif 000017
【図１６】
2003015183.tif 000018
【国際調査報告】
2003015183.tif 000019
2003015183.tif 000020
2003015183.tif 000021
2003015183.tif 000022