(57)【特許請求の範囲】
【請求項１】
複数段からなるシフトレジスタであって、前記シフトレジスタの各段は、
第１または第２の電圧信号の入力に応じて、電流路の一端から供給された所定の電圧を電流路の他端に出力する第１のトランジスタと、
前記第１のトランジスタの電流路の他端から出力された所定の電圧に応じて、電流路の一端から入力された第３または第４の電圧信号を、電流路の他端に当該段の出力電圧信号として出力する第２のトランジスタと、
前記第３または第４の電圧信号のレベルが反転された反転電圧信号の入力に応じて、前記第２のトランジスタから出力された出力電圧信号を排出させる第３のトランジスタと、
ゲートが前記第１のトランジスタの前記電流路の他端に接続され、前記第１のトランジスタの前記電流路の他端から出力された前記所定の電圧に応じて前記第２のトランジスタとともにオン状態となって、電流路の一端に入力された前記反転電圧信号を前記第３のトランジスタのゲートへ出力する第４のトランジスタと、
を備えることを特徴とするシフトレジスタ。
【請求項２】
前記第４のトランジスタは、第１のトランジスタの前記電流路の他端から出力された所定の電圧に応じて前記反転電圧信号を出力する、
ことを特徴とする請求項１に記載のシフトレジスタ。
【請求項３】
奇数段において、前記第１のトランジスタには前記第１の電圧信号が入力され、
偶数段において、前記第１のトランジスタには前記第２の電圧信号が入力される、
ことを特徴とする請求項１又は２に記載のシフトレジスタ。
【請求項４】
奇数段において、前記第２のトランジスタの電流路の一端には前記第３の電圧信号が入力され、前記第４のトランジスタには前記第３の電圧信号のレベルが反転された反転信号が入力され、
偶数段において、前記第２のトランジスタの電流路の一端には前記第４の電圧信号が入力され、前記第４のトランジスタには前記第４の電圧信号のレベルが反転された反転信号が入力される、
ことを特徴とする請求項１乃至３のいずれか１項に記載のシフトレジスタ。
【請求項５】
前記第３のトランジスタと前記第４のトランジスタとの間にプルアップ用の抵抗素子を設けた、
ことを特徴とする請求項１乃至４のいずれか１項に記載のシフトレジスタ。
【請求項６】
前記第１乃至第４のトランジスタは同一チャネル型の薄膜トランジスタである、
ことを特徴とする請求項１乃至５のいずれか１項に記載のシフトレジスタ。
【請求項７】
前記第１のトランジスタの電流路の他端から出力された所定の電圧に応じて前記第３または第４の電圧信号を前記第２のトランジスタの電流路の一端に供給する、前記第２のトランジスタよりも寄生容量が小さい第５のトランジスタを備える
ことを特徴とする請求項１乃至６のいずれか１項に記載のシフトレジスタ。
【請求項８】
前記第２のトランジスタと前記第５のトランジスタとの間にプルダウン用の抵抗素子を設けた、
ことを特徴とする請求項７に記載のシフトレジスタ。
【請求項９】
前記第１のトランジスタは、電流路の他端から所定の電圧を前記第２のトランジスタに出力するトランジスタと、前記第４のトランジスタに出力するトランジスタとから構成される、
ことを特徴とする請求項１乃至８のいずれか１項に記載のシフトレジスタ。
【請求項１０】
前記第１のトランジスタは、電流路の他端から所定の電圧を前記第２のトランジスタに出力するトランジスタと、前記第５のトランジスタに出力するトランジスタとから構成される
ことを特徴とする請求項７又は８に記載のシフトレジスタ。
【請求項１１】
複数の画素を有する素子と、各段から出力電圧信号を順次出力して前記素子が有する複数の画素を順次走査するシフトレジスタとを備え、
前記シフトレジスタの各段は、
第１または第２の電圧信号の入力に応じて、電流路の一端から供給された所定の電圧を電流路の他端に出力する第１のトランジスタと、
前記第１のトランジスタの電流路の他端から出力された所定の電圧に応じて、電流路の一端から入力された第３または第４の電圧信号を、電流路の他端に当該段の出力電圧信号として出力する第２のトランジスタと、
前記第３または第４の電圧信号のレベルが反転された反転電圧信号の入力に応じて、前記第２のトランジスタから出力された出力電圧信号を排出させる第３のトランジスタと、
ゲートが前記第１のトランジスタの前記電流路の他端に接続され、前記第１のトランジスタの前記電流路の他端から出力された前記所定の電圧に応じて前記第２のトランジスタとともにオン状態となって、電流路の一端に入力された前記反転電圧信号を前記第３のトランジスタのゲートへ出力する第４のトランジスタと、を備える、
ことを特徴とする電子装置。
【請求項１２】
前記第１乃至第４のトランジスタは同一チャネル型の薄膜トランジスタである、
ことを特徴とする請求項１１に記載の電子装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示装置や撮像装置のドライバとして好適なシフトレジスタ及びシフトレジスタを有する電子装置に関する。
【０００２】
【従来の技術】
液晶表示素子などの、複数の画素がマトリクス状に形成された表示素子を線順次で走査するためのゲートドライバは、一般に、前段の信号を次段に順次伝達する多段のシフトレジスタによって構成されている。シフトレジスタの段間で出力信号を伝達させるためには、一般に、各段に制御信号を供給しなければならない。
【０００３】
ところで、このような表示素子には高精細化が要請されており、これに伴ってシフトレジスタの段数を大きくしなければならない。シフトレジスタの段数が多くなると、信号のシフトのための制御信号によってこれらの段全体で消費される電力が大きくなってしまうため、消費電力を如何にして低減するかが問題となっている。
【０００４】
【発明が解決しようとする課題】
本発明の第１の目的は、小さい消費電力で出力信号を順にシフトさせていくことができるシフトレジスタを提供することにある。
【０００５】
本発明の第２の目的は、小さい消費電力で出力信号を順にシフトさせていくことができるシフトレジスタを有する電子装置を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点にかかるシフトレジスタは、
複数段からなるシフトレジスタであって、前記シフトレジスタの各段は、
第１または第２の電圧信号の入力に応じて、電流路の一端から供給された所定の電圧を電流路の他端に出力する第１のトランジスタと、
前記第１のトランジスタの電流路の他端から出力された所定の電圧に応じて、電流路の一端から入力された第３または第４の電圧信号を、電流路の他端に当該段の出力電圧信号として出力する第２のトランジスタと、
前記第３または第４の電圧信号のレベルが反転された反転電圧信号の入力に応じて、前記第２のトランジスタから出力された出力電圧信号を排出させる第３のトランジスタと、
ゲートが前記第１のトランジスタの前記電流路の他端に接続され、前記第１のトランジスタの前記電流路の他端から出力された前記所定の電圧に応じて前記第２のトランジスタとともにオン状態となって、電流路の一端に入力された前記反転電圧信号を前記第３のトランジスタのゲートへ出力する第４のトランジスタと、
を備えることを特徴とする。
【０００７】
したがって、第４のトランジスタが第２のトランジスタの反転電圧信号の入力を制御するので、反転電圧信号の入力により生じる消費電力を低減することができる。
【０００８】
上記シフトレジスタにおいて、前記第４のトランジスタが第１のトランジスタの前記電流路の他端から出力された所定の電圧に応じて前記反転電圧信号を出力するように設定すれば、上記所定の電圧が入力された段の第２のトランジスタにのみ反転電圧信号を出力することができる。
【０００９】
上記シフトレジスタは、前記第３のトランジスタと前記第４のトランジスタとの間にプルアップ用の抵抗素子を設けたり、前記第１のトランジスタの電流路の他端から出力された所定の電圧に応じて前記第３または第４の電圧信号を前記第２のトランジスタの電流路の一端に供給する、前記第２のトランジスタよりも寄生容量が小さい第５のトランジスタを備えた場合、前記第２のトランジスタと前記第５のトランジスタとの間にプルダウン用の抵抗素子を設けたものとしてもよい。
【００１０】
これにより第２のトランジスタまたは第４のトランジスタへの信号電圧のフローティングを防止することができる。
【００１１】
また、第１乃至第４のトランジスタは同一チャネル型の薄膜トランジスタであってもよい。
【００１２】
このため、全てｎチャネル型或いは全てｐチャネル型の薄膜トランジスタで構成されるので同一プロセスで一括して製造できるという効果を得ることができる。
【００１３】
さらに、上記シフトレジスタは、前記第１のトランジスタの電流路の他端から出力された所定の電圧に応じて前記第３または第４の電圧信号を前記第２のトランジスタの電流路の一端に供給する、前記第２のトランジスタよりも寄生容量が小さい第５のトランジスタを備えれば、第１のトランジスタでの消費電力を抑えることができ、シフトレジスタ全体としてより消費電力を低減することができる。
【００１４】
前記第１のトランジスタは、電流路の他端から所定の電圧を前記第２のトランジスタに出力するトランジスタと、前記第４のトランジスタに出力するトランジスタとから構成されていてもよい。この場合、第２のトランジスタに入力される信号電位と第４のトランジスタに入力される信号電位とがこれらのトランジスタの寄生容量等により変位しても互いに干渉することが防止できる。
【００１５】
前記第１のトランジスタは、電流路の他端から所定の電圧を前記第２のトランジスタに出力するトランジスタと、前記第５のトランジスタに出力するトランジスタとから構成されるものとしてもよい。この場合も、上記と同様の効果を得ることができる。
【００１６】
上記目的を達成するため、本発明の第２の観点にかかる電子装置は、
複数の画素を有する素子と、各段から出力電圧信号を順次出力して前記素子が有する複数の画素を順次走査するシフトレジスタとを備え、
前記シフトレジスタの各段は、
第１または第２の電圧信号の入力に応じて、電流路の一端から供給された所定の電圧を電流路の他端に出力する第１のトランジスタと、
前記第１のトランジスタの電流路の他端から出力された所定の電圧に応じて、電流路の一端から入力された第３または第４の電圧信号を、電流路の他端に当該段の出力電圧信号として出力する第２のトランジスタと、
前記第３または第４の電圧信号のレベルが反転された反転電圧信号の入力に応じて、前記第２のトランジスタから出力された出力電圧信号を排出させる第３のトランジスタと、
ゲートが前記第１のトランジスタの前記電流路の他端に接続され、前記第１のトランジスタの前記電流路の他端から出力された前記所定の電圧に応じて前記第２のトランジスタとともにオン状態となって、電流路の一端に入力された前記反転電圧信号を前記第３のトランジスタのゲートへ出力する第４のトランジスタと、を備える、
ことを特徴とする。
【００１７】
上記電子装置では、第４のトランジスタが第２のトランジスタの反転電圧信号の入力を制御するので、反転電圧信号の入力により生じる消費電力を低減することができる。
【００１８】
また、例えばアクティブマトリクス型液晶表示装置のスイッチング素子を走査するシフトレジスタの場合、スイッチング素子のオン時の電位とオフ時の電位との差は十数Ｖ以上が望ましく、半導体層の上下にそれぞれゲート絶縁膜を介して一対のゲートが設けられたスイッチング素子を兼ねたフォトトランジスタを走査する場合では３０Ｖ以上が望ましいが、このような電子装置の第１乃至第４のトランジスタに同一チャネル型の薄膜トランジスタを適用すると、出力電圧信号の電圧の最大値と最小値と差を３０Ｖ以上にすることができ、またバッファを介することなく液晶表示装置やフォトセンサのシフトレジスタに利用することが可能になる。このように出力する信号の電位差が大きいほど、信号が入力されたトランジスタでの消費電力は大きくなるが、第４のトランジスタが信号の入力を制御するので選択されていない第２のトランジスタでの消費電力が制限することができる点で特に有効である。また、全てｎチャネル型或いは全てｐチャネル型の薄膜トランジスタで構成されるので同一プロセスで一括して製造できるという利点も持ち合わせている。
【００１９】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態について説明する。
【００２０】
［第１の実施の形態］
図１は、この実施の形態にかかるデジタルスチルカメラを示す図である。図１（ａ）の外観構成図に示すように、このデジタルスチルカメラは、カメラ本体部１と、レンズユニット部２とから構成されている。
【００２１】
カメラ本体部１は、その正面に液晶表示装置１７と、モード設定キー１４ａとを備える。モード設定キー１２ａは、スライド操作することによって、画像を撮影し、後述する画像メモリに記録するための撮影モードと、記録された画像を再生して表示する再生モードとの切り換えを行うためのキーである。液晶表示装置１７は、後述するように、撮影モードと再生モードとのそれぞれにおいて、画像を表示する。
【００２２】
カメラ本体部１は、また、その上面に電源キー１Ａと、シャッターキー１４ｂと、「＋」キー１４ｃと、「−」キー１４ｄと、シリアル入出力端子１Ｂとを備える。電源キー１Ａは、スライド操作することによって、デジタルスチルカメラの電源をオン／オフするためのキーである。
【００２３】
シャッターキー１４ｂは、押し下げ操作することによって、撮影モード時に画像の記録を指示すると共に、再生モード時に選択内容の決定を指示するためのキーである。「＋」キー１４ｃ及び「−」キー１４ｄは、再生モード時に画像メモリに記録されている画像を選択したり、記録／再生時の条件設定のために用いられるキーである。シリアル入出力端子１Ｂは、パーソナルコンピュータやプリンタなどの外部の機器との間で情報を送受信するためのケーブルを挿入するための端子である。
【００２４】
レンズユニット部２は、図の背面側に、撮影すべき画像を結像するレンズを備える。レンズユニット部２は、カメラ本体部１に結合されている軸を中心として上下方向に３６０°回動可能に取り付けられている。
【００２５】
図１（ｂ）に、このデジタルスチルカメラの概略的な回路構成を示す。図１（ｂ）のブロック図に示すように、このデジタルスチルカメラは、バス１０を介して互いに接続されたＣＰＵ（Central Processing Unit）１１と、ＲＯＭ（Read Only Memory）１２と、ＲＡＭ（Random Access Memory）１３と、入力部１４と、ＣＣＤ（Charge Coupled Device）撮像装置１５と、画像メモリ１６と、液晶表示装置（ＬＣＤ）１７と、通信インタフェース（Ｉ／Ｆ）１８とを備える。
【００２６】
ＣＰＵ１１は、画像を撮影し、撮影した画像を表示するため、入力部１４からの入力に従ってＲＯＭ１２に記憶されているプログラムを実行することにより所定の演算を行ったり、デジタルスチルカメラ内の各部を制御する。ＲＯＭ１２は、ＣＰＵ１１が実行するプログラムや、固定的なデータを記憶している。ＲＡＭ１３は、ＣＰＵ１１のワークエリアとして使用される。
【００２７】
入力部１４は、前述したモード設定キー１４ａ、シャッターキー１４ｂ、「＋」キー１４ｃ、「−」キー１４ｄを備えており、これらのキーがスライドまたは押し下げされるときに、所定の制御信号をＣＰＵ１１に送る。
【００２８】
ＣＣＤ撮像装置１５は、マトリクス状に配置された複数の撮像画素がレンズユニット部２が有するレンズによって結像された光を受光し、各画素における光の強度によって電荷を蓄積するＣＣＤと、これを読み出すドライバとから構成されている。モード設定キー１４ａが撮像モードに設定されているときに、ＣＣＤ撮像装置１５が捕らえている画像は、ＣＰＵ１１によって所定の処理が施され、画像メモリ１６および／または液晶表示装置１７に送られる。
【００２９】
画像メモリ１６は、フラッシュメモリなどのデータの消去が可能な不揮発性の記憶媒体によって構成され、撮影モードにおいて入力部１４からシャッターキー１４ｂの押下がＣＰＵ１１に伝えられたときに、ＣＣＤ撮像装置１５が捕らえている画像を記録するメモリである。画像メモリ１６に記録されている画像は、再生モードにおいて入力部１４からの入力に従って読み出され、バス１０を介して液晶表示装置１７に送られる。
【００３０】
液晶表示装置１７は、このデジタルスチルカメラのモードが撮影モードに設定されているときは、ＣＣＤ撮像装置１５が捕らえている画像またはシャッターキー１４ｂの押下時の画像を表示し、再生モードに設定されているときは、入力部１４からの入力によって指定された画像メモリ１６に蓄積されている画像を表示する。表示すべき画像に対応する画像データは、バス１０を介して液晶表示装置１７に入力される。液晶表示装置１７の詳細な構成については、後述する。
【００３１】
通信インタフェース１８は、例えば、シリアル入出力端子１Ｂに接続されたケーブルを介して行うパーソナルコンピュータやプリンタなどの外部の機器との情報の送受信を、制御する。
【００３２】
図２は、このデジタルスチルカメラに適用されている液晶表示装置１７の構成を示すブロック図である。図示するように、この液晶表示装置１７は、液晶表示素子１０１と、ゲートドライバ１０２と、データドライバ１０３と、コントローラ１０４とから構成されている。
【００３３】
液晶表示素子１０１は、一対の基板間に液晶を封入したもので、その一方の基板上には、複数の画素電極がマトリクス状に形成されており、画素間の行方向にはｎ本のゲートラインＧＬ１〜ＧＬｎが、画素間の列方向には複数本のデータラインＤＬが伸延して形成されている。また、第１基板上には、各画素電極に対応して、ゲートがゲートラインＧＬ１〜ＧＬｎに、ドレインがデータラインＤＬに、ソースが画素電極にそれぞれ接続されたアクティブ素子としてのＴＦＴ（Thin
Film Transistor）１０１ａが形成されている。
【００３４】
液晶表示素子１０１の他方の基板には、第１基板上の複数の画素電極のそれぞれに対向し、接地電位が印加されている共通電極が形成されている。そして、第１基板上の画素電極と、第２基板上の共通電極と、その間の液晶とによって、図１に等価回路で示す画素容量１０１ｂが形成される。そして、画素容量１０１ｂに保持されている電圧によって、その間の液晶の配向状態を変化させることにより、画像が表示される。
【００３５】
ゲートドライバ１０２は、コントローラ１０４からの制御信号Ｇｃｎｔに従って、ゲートラインＧＬ１〜ＧＬｎを順次選択して所定の電圧を出力し、行毎にＴＦＴ１０１ａをオンしていく。ゲートドライバ１０２については、さらに詳しく後述する。
【００３６】
データドライバ１０３は、コントローラ１０４から供給された画像データＩＭＧを順次蓄積し、１行分の画像データＩＭＧを蓄積したところで、コントローラ１０４からの制御信号ｃｎｔに従って、蓄積した画像データＩＭＧに対応する電圧のデータ信号を液晶表示素子１０１のデータラインＤＬ上に出力する。
【００３７】
コントローラ１０４は、バス１０から受け取った画像を内部のフレームメモリ１０４ｆｍに展開し、フレームメモリ１０４ｆｍに展開した画像を順次読み出して、画像データＩＭＧとしてデータドライバ１０３に供給する。コントローラ１０４は、また、ゲートドライバ１０２の動作をスタートさせるためのｓｔａｒｔ信号ＩＮ、ゲートドライバ１０２の動作を制御するための制御信号Ｇｃｎｔ（詳細は後述）、及びデータドライバ１０３の動作を制御するための制御信号Ｄｃｎｔを生成し、それぞれ所定のタイミングで出力する。
【００３８】
図３は、図２のゲートドライバ１０２の構成を示す図である。図３は、ｎが偶数の場合のものを示している。図示するように、このゲートドライバ１０２は、ゲートラインＧＬ１〜ＧＬｎの本数と同じ、ｎ個の段ＲＳ１（１）〜ＲＳ１（ｎ）から構成されている。
【００３９】
コントローラ１０４からの制御信号として、奇数番目の段ＲＳ１（１），ＲＳ１（３），・・・，ＲＳ１（ｎ−１）には、信号φ１、ＣＫ１、¬ＣＫ１（¬は、論理否定を表す。以下、同じ）が供給されている。偶数番目の段ＲＳ１（２），ＲＳ２（４），・・・，ＲＳ２（ｎ）には、信号φ２、¬ＣＫ１、ＣＫ１が供給されている。
【００４０】
また、１番目の段ＲＳ１（１）には、コントローラ１０４からスタート信号ＩＮが供給される。２番目以降の段ＲＳ１（２）〜ＲＳ１（ｎ）には、それぞれの前段ＲＳ１（１）〜ＲＳ（ｎ−１）からの出力信号ＯＵＴ１〜ＯＵＴｎ−１が供給される。また、各段ＲＳ１（１）〜ＲＳ１（ｎ）の出力信号ＯＵＴ１〜ＯＵＴｎは、それぞれ液晶表示素子１０１のゲートラインＧＬ１〜ＧＬｎに出力される。
【００４１】
次に、ゲートドライバ１０２の各段ＲＳ１（１）〜ＲＳ１（ｎ）のそれぞれの構成について、図４の回路構成図を参照して説明する。ここでは、１番目の段ＲＳ１（１）を例として説明する。
【００４２】
図４に示すように、１番目の段ＲＳ１（１）は、基本構成としての６つのｎチャネルＭＯＳ型電界効果薄膜トランジスタ（以下、ｎ−ＭＯＳという）２０１〜２０６と、付加構成としての４つのｎ−ＭＯＳ３０１、３０２、４０１、４０２とを備えている。ｎ−ＭＯＳ２０１〜２０６、３０１、３０２、４０１、４０２は、アモルファスシリコン又はポリシリコンからなり、ソース、ドレイン電極にそれぞれ接続された半導体層が、窒化シリコンからなるゲート絶縁膜を介してゲート電極と対向している構造になっている。
【００４３】
これらｎ−ＭＯＳ２０１〜２０６、３０１、３０２、４０１、４０２は、ゲート電極に電圧が供給される毎に、ゲート電極とソース、ドレイン電極との間のゲート絶縁膜等の容量Ｃｇに電荷がチャージされ、チャージされた分の電力が消費されることになり、またドレイン電極に電圧が供給される毎に、容量Ｃｇより小さいがドレイン電極とゲート電極とのゲート絶縁膜等の容量Ｃｄに電荷がチャージされ、チャージされた分の電力が消費される。
【００４４】
まず、基本構成について説明する。ｎ−ＭＯＳ２０１のゲートには、信号φ１が供給され、ドレインには、スタート信号ＩＮが供給される。ｎ−ＭＯＳ２０１のゲートにハイレベルの信号φ１が供給されてｎ−ＭＯＳ２０１がオンしたときに、ハイレベルのスタート信号ＩＮが供給されるとドレイン−ソース間に電流が流れることによって、ｎ−ＭＯＳ２０１のソースとｎ−ＭＯＳ２０２、２０５のゲートとの間の配線にそれぞれ形成されている配線容量Ｃ２、Ｃ５に電荷がチャージされる。配線容量Ｃ２、Ｃ５は、ｎ−ＭＯＳ２０２、２０５のゲート絶縁膜も含む。配線容量Ｃ２、Ｃ５は、ｎ−ＭＯＳ２０１がオフした後、次にハイレベルの信号φ１がゲートに供給されてオンするまで、電荷が蓄積された状態に保持され、その電位がハイレベルに保持される。
【００４５】
ｎ−ＭＯＳ２０３のゲートとドレインとには、基準電圧Ｖｄｄが供給されている。これにより、ｎ−ＭＯＳ２０３は、常にオン状態となっている。ｎ−ＭＯＳ２０３は、基準電圧Ｖｄｄを分圧する負荷としての機能を有する。
【００４６】
ｎ−ＭＯＳ２０２は、配線容量Ｃ２に電荷がチャージされていないとき、オフ状態となり、ｎ−ＭＯＳ２０３を介して供給された基準電圧Ｖｄｄにより配線容量Ｃ６に電荷をチャージさせる。また、ｎ−ＭＯＳ２０２は、配線容量Ｃ２に電荷がチャージされ、オン状態となったときに、ドレイン−ソース間に貫通電流を流させる。ここで、ｎ−ＭＯＳ２０２、２０３は、いわゆるＥＥ型構成となっているため、ｎ−ＭＯＳ２０３が完全なオフ抵抗とならないことで配線容量Ｃ６に蓄積された電荷が完全にディスチャージされないことがあるが、ｎ−ＭＯＳ２０６の閾値電圧Ｖｔｈよりも十分に低い電圧となる。
【００４７】
ｎ−ＭＯＳ２０５のドレインには、ｎ−ＭＯＳ３０１を介して信号ＣＫ１が供給される。信号ＣＫ１がハイレベルのときには、ｎ−ＭＯＳ３０２を介してｎ−ＭＯＳ２０４のゲートに供給される信号¬ＣＫ１がローレベルであるため、２番目の段ＲＳ１（２）との間に形成されている配線容量Ｃ１（図３参照）に電荷がチャージされると共に、１番目の段ＲＳ１（１）からハイレベルの選択信号ＯＵＴ１が液晶表示素子１０１のゲートラインＧＬ１に出力されることとなる。
【００４８】
信号φ１が再びハイレベルとならず、ローレベルである間は、ｎ−ＭＯＳ２０１はオフ状態であるので、配線容量Ｃ５は、スタート信号ＩＮにより電荷がチャージされた状態に保持される。ｎ−ＭＯＳ２０５は、ハイレベルの選択信号ＯＵＴ１の出力によって、ゲートとドレインまたはソースとの間の蓄積容量が増大する。これにより、ｎ−ＭＯＳ２０５のゲート電圧は、そのドレイン−ソース間を流れる電流が飽和するまで、徐々にチャージアップされる。
【００４９】
すなわち、ｎ−ＭＯＳ２０５のゲート電圧の上昇に伴って、出力される選択信号ＯＵＴ１の電位が上昇していき、さらにゲート電圧が上昇してｎ−ＭＯＳ２０５が完全オン抵抗となると、ｎ−ＭＯＳ２０５のドレインに供給された信号ＣＫ１の電圧レベルがほとんど減衰することなく、そのまま選択信号ＯＵＴ１のレベルとしてゲートラインＧＬ１に出力されることとなる。また、ハイレベルの選択信号ＯＵＴ１が出力されている間に信号φ２がハイレベルとなると、２番目の段ＲＳ１（２）において、配線容量Ｃ２、Ｃ５に電荷がチャージされる。
【００５０】
信号ＣＫ１がローレベルになったときには、信号¬ＣＫ１はハイレベルとなって、ｎ−ＭＯＳ２０４のゲートに供給される。これにより、ｎ−ＭＯＳ２０４がオン状態となり、２番目の段ＲＳ（２）との間に形成されている配線容量Ｃ１に蓄積されている電荷がディスチャージされて、選択信号ＯＵＴ１の電位がローレベルとなる。
【００５１】
ここで、ｎ−ＭＯＳ２０４、２０５は、いわゆるＥＥ構成とはしておらず、１番目の段ＲＳ（１）から出力される選択信号ＯＵＴ１がハイレベルとなるときには、ｎ−ＭＯＳ２０５をほぼ完全なオン抵抗とし、ｎ−ＭＯＳ２０４をほぼ完全なオフ抵抗とすることができる。このため、ｎ−ＭＯＳ３０１を介してｎ−ＭＯＳ２０５のゲートに供給される信号ＣＫ１のハイレベルの電圧を、ほぼそのまま選択信号ＯＵＴ１の電圧として出力することができる。
【００５２】
次に、付加構成について説明する。ｎ−ＭＯＳ３０１、３０２は、それぞれｎ−ＭＯＳ２０１を介してハイレベルのスタート信号ＩＮが供給されると、その間の配線容量ＣＣ１、ＣＣ２に電荷がチャージされる。配線容量ＣＣ１、ＣＣ２にチャージされた電荷によってゲート電位がハイレベルになると、ｎ−ＭＯＳ３０１、３０２がそれぞれオンし、信号ＣＫ１、信号¬ＣＫ１をそれぞれｎ−ＭＯＳ２０５、２０４に供給させる。一方、ｎ−ＭＯＳ２０１を介してハイレベルのスタート信号ＩＮが供給されない場合には、ｎ−ＭＯＳ３０１、３０２はオフしたままで、信号ＣＫ１、信号¬ＣＫ１のｎ−ＭＯＳ２０５、２０４への供給を遮断する。
【００５３】
ここで、ｎ−ＭＯＳ３０１、３０２は、それぞれゲートとドレインとの間の容量が、ｎ−ＭＯＳ２０５のゲートとドレインとの間の容量、ｎ−ＭＯＳ２０４のゲートの容量よりも小さくなるようなトランジスタによって構成されており、コントローラ１０４からは、信号ＣＫ１又は¬ＣＫ１が常に供給される容量は、ｎ−ＭＯＳ３０１、３０２となる。このようにｎ−ＭＯＳ３０２は、ｎ−ＭＯＳ２０４のゲートの容量へのチャージを制御しているので、ｎ−ＭＯＳ２０４のゲートの容量で消費される電力を抑制することができ、ｎ−ＭＯＳ３０１は、ｎ−ＭＯＳ２０５のドレインの容量へのチャージを制御しているので、ｎ−ＭＯＳ２０５のドレインの容量で消費される電力を抑制することができる。
【００５４】
ｎ−ＭＯＳ４０１は、ｎ−ＭＯＳ３０１とｎ−ＭＯＳ２０５との間のドレイン電位がフローティングにならないようにするプルダウン用のトランジスタであり、回路動作を直流的に安定させるために挿入されている。ｎ−ＭＯＳ４０２は、ｎ−ＭＯＳ３０２とｎ−ＭＯＳ２０４との間のゲート電位がフローティングにならないようにするプルアップ用のトランジスタであり、回路動作を直流的に安定させるために挿入されている。
【００５５】
なお、ゲートドライバ１０２の１番目を除く奇数番目の段ＲＳ１（ｋ）（ｋ：３，５，・・・，ｎ−１）の構成は、ｎ−ＭＯＳ２０１のドレインに供給されるスタート信号ＩＮを前段ＲＳ１（ｋ−１）から出力された選択信号ＯＵＴｋ−１に置き換えれば、１番目の段ＲＳ１（１）の構成と同じである。
【００５６】
また、ゲートドライバ１０２の偶数番目の段ＲＳ１（ｋ）（ｋ：２，４，・・・，ｎ）の構成は、ｎ−ＭＯＳ２０１のゲートに供給される信号φ１を信号φ２に、ｎ−ＭＯＳ２０１のドレインに供給されるスタート信号ＩＮを前段ＲＳ１（ｋ−１）から出力された選択信号ＯＵＴｋ−１に、ｎ−ＭＯＳ３０１を介してｎ−ＭＯＳ２０５のドレインに供給される信号ＣＫ１を¬ＣＫ１に、ｎ−ＭＯＳ３０２を介してｎ−ＭＯＳ２０４のゲートに供給される信号¬ＣＫ１を信号ＣＫ１にそれぞれ置き換えれば、１番目の段ＲＳ１（１）の構成と同じである。
【００５７】
以下、この実施の形態にかかるデジタルスチルカメラの動作について説明する。ユーザは、モード設定キー１４ａを操作して、このデジタルスチルカメラの動作モードを撮影モードと再生モードとのいずれか所望のものに設定する。デジタルスチルカメラの内部の回路は、モード設定キー１４ａによる動作モードの設定が撮影モードであるか再生モードであるかによって、それぞれ次のように動作する。
【００５８】
まず、撮影モードの場合、レンズユニット部２に配されているレンズで結像された画像が、ＣＣＤ撮像装置１５によって撮影される。ＣＰＵ１１は、ＣＣＤ撮像装置１５が現在捕らえている画像に対してガンマ補正などの所定の処理を行って、画像データとして順次バス１０を介して液晶表示装置１７に供給する。
【００５９】
また、ユーザによってシャッターキー１４ｂが押し下げ操作され、その旨の入力が入力部１４から伝えられると、ＣＰＵ１１は、そのときにＣＣＤ撮像装置１５によって捕らえられている画像をＲＡＭ１３に一旦記憶させ、所定の圧縮処理を施して画像メモリ１６に記憶させる。これと共に、ＣＰＵ１１は、ＲＡＭ１３に一旦記憶させた画像に所定の処理を施した画像データをバス１０を介して液晶表示装置１７に供給する。
【００６０】
次に、再生モードの場合、ユーザは、「＋」キー１４ｃまたは「−」キー１４ｄを操作して、画像メモリ１６に記録されている画像を選択する。「＋」キー１４ｃまたは「−」キー１４ｄの入力が入力部１４から伝えられると、ＣＰＵ１１は、キー操作に対応する画像メモリ１６中の画像に対して、ＲＡＭ１３をワークエリアとして所定の伸長処理を施し、伸長した画像データをバス１０を介して液晶表示装置１７に供給する。
【００６１】
そして、撮影モードと再生モードとのいずれの場合においても、バス１０から液晶表示装置１７に画像データが入力されると、コントローラ１０４は、この画像データをフレームメモリ１０４ｆｍに展開する。また、コントローラ１０４は、所定のタイミング信号に基づいて制御信号Ｇｃｎｔ、Ｄｃｎｔを生成し、それぞれゲートドライバ１０２、データドライバ１０３に供給する。
【００６２】
ゲートドライバ１０２は、コントローラ１０４から供給された制御信号Ｇｃｎｔに従って、液晶表示素子１０１のゲートラインＧＬ１〜ＧＬｎを順次選択して、それぞれ所定の電圧を出力していく。図５は、制御信号Ｇｃｎｔによって制御されるゲートドライバ１０２の動作を示すタイミングチャートである。
【００６３】
タイミングＴ０からＴ１の間、ハイレベルのスタート信号ＩＮがコントローラ１０４から１番目の段ＲＳ１（１）のｎ−ＭＯＳ２０１のドレインに供給される。次に、タイミングＴ０からＴ１の間の一定の期間、信号φ１が立ち上がると、奇数番目の段ＲＳ１（１），ＲＳ１（３），・・・，ＲＳ（ｎ−１）のｎ−ＭＯＳ２０１をオンする。
【００６４】
これにより、ｎ−ＭＯＳ２０１のドレイン−ソース間に電流が流れ、１番目の段ＲＳ１（１）の配線容量Ｃ２、Ｃ５、ＣＣ１、ＣＣ２に電荷がチャージされる。配線容量Ｃ２、Ｃ５、ＣＣ１、ＣＣ２の電位がハイレベルになったことに伴い、ゲートの電位がハイレベルとなったｎ−ＭＯＳ２０２、２０５、３０１、３０２がそれぞれオンする。
【００６５】
ｎ−ＭＯＳ２０２がオンするまでは、１番目の段ＲＳ１（１）の配線容量Ｃ６の電位は、ｎ−ＭＯＳ２０２のゲートにハイレベルの電圧が印加されていないことから、ｎ−ＭＯＳ２０３を介して供給されている基準電圧Ｖｄｄによってハイレベルとなっている。ここで、ｎ−ＭＯＳ２０２がオンしたことによって、配線容量Ｃ６に蓄積されている電荷がグラウンドにディスチャージされる。これにより、１番目の段ＲＳ１（１）のｎ−ＭＯＳ２０６は、そのゲート電位がローレベルとなることで、オフする。
【００６６】
また、このとき１番目の段ＲＳ１（１）のｎ−ＭＯＳ２０４は、そのゲートの電位もハイレベルであるので、オンしている。このように、１番目の段ＲＳ１（１）の配線容量Ｃ２、Ｃ５、ＣＣ１、ＣＣ２の電位がハイレベル、配線容量Ｃ６の電位がローレベルとなっている状態は、タイミングＴ２からＴ３の間で次に信号φ１が立ち上がって、１番目の段ＲＳ１（１）のｎ−ＭＯＳ２０１を介して配線容量Ｃ２、Ｃ５、ＣＣ１、ＣＣ２に蓄積されている電荷がディスチャージされるまで続く。なお、ｎ−ＭＯＳ４０１、４０２で消費される電力は、容量ＣＣ１、ＣＣ２がチャージされるとき及びディスチャージされるときに発生するが、各段で１垂直期間１Ｖにチャージ及びディスチャージは２度しかないので、ｎ−ＭＯＳ４０１、４０２の消費電力は小さくてよい。
【００６７】
次に、タイミングＴ１において、信号ＣＫ１がハイレベルとなる。１番目の段ＲＳ１（１）においては、ｎ−ＭＯＳ２０４がオフになり、ｎ−ＭＯＳ３０１がオン、ｎ−ＭＯＳ２０５がオン、ｎ−ＭＯＳ２０６がオフとなっていることから、１番目の段ＲＳ１（１）からハイレベルの選択信号ＯＵＴ１が、液晶表示素子１０１の第１行のゲートラインＧＬ１に出力される。ここで、信号ＣＫ１のハイレベルの電圧をＶＨとすると、１番目の段ＲＳ１（１）のｎ−ＭＯＳ３０１、２０５のドレイン−ソース間電流は飽和されて、ほとんど減衰されずに電圧ＶＨのレベルで選択信号ＯＵＴ１として出力される。
【００６８】
タイミングＴ２において、信号ＣＫ１がローレベルに変化すると、これと同時に信号¬ＣＫ１がハイレベルに変化する。このとき、１番目の段ＲＳ１（１）では、ｎ−ＭＯＳ３０２がオンしていることから、ｎ−ＭＯＳ２０４は、ゲート電位がハイレベルとなることで、オンする。これにより、ｎ−ＭＯＳ２０５のソースから出力される信号のレベルがローレベルになると共に、２番目の段ＲＳ１（２）との間に形成されている配線容量Ｃ１に蓄積された電荷がｎ−ＭＯＳ２０４を介してディスチャージされ、選択信号ＯＵＴ１のレベルがローレベルに変化する。
【００６９】
なお、タイミングＴ０からＴ１の間で、信号φ１が立ち上がっても、他の奇数番目の段ＲＳ１（３），ＲＳ１（５），・・・，ＲＳ（ｎ−１）のｎ−ＭＯＳ２０１のドレインには、ハイレベルの信号が供給されていない。このため、奇数番目の段ＲＳ１（３），ＲＳ１（５），・・・，ＲＳ（ｎ−１）の配線容量Ｃ２、Ｃ５、ＣＣ１、ＣＣ２に電荷がチャージされることはなく、これらの段から出力される選択信号ＯＵＴ３，ＯＵＴ５，・・・，ＯＵＴｎ−１は、ローレベルのままである。
【００７０】
さらに、タイミングＴ０からＴ１の間は、信号φ２も立ち上がることがなく、偶数番目の段ＲＳ１（２），ＲＳ１（４），・・・，ＲＳ１（ｎ）では、ｎ−ＭＯＳ２０１のゲートにハイレベルの電圧が印加されないので、これらの段から出力される選択信号ＯＵＴ２、ＯＵＴ４，・・・，ＯＵＴｎもローレベルのままである。
【００７１】
また、タイミングＴ１からＴ２の間、１番目の段ＲＳ１（１）から出力されている選択信号ＯＵＴ１は、次の段である２番目の段ＲＳ１（２）のｎ−ＭＯＳ２０１のドレインに供給されている。次に、タイミングＴ１からＴ２の間の一定の期間、信号φ２が立ち上がると、偶数番目の段ＲＳ１（２），ＲＳ１（４），・・・，ＲＳ（ｎ）のｎ−ＭＯＳ２０１をオンする。
【００７２】
これにより、ｎ−ＭＯＳ２０１のドレイン−ソース間に電流が流れ、２番目の段ＲＳ１（２）の配線容量Ｃ２、Ｃ５、ＣＣ１、ＣＣ２に電荷がチャージされる。配線容量Ｃ２、Ｃ５、ＣＣ１、ＣＣ２の電位がハイレベルになったことに伴い、ゲートの電位がハイレベルとなった段ＲＳ１（２）のｎ−ＭＯＳ２０２、２０５、３０１、３０２がそれぞれオンする。
【００７３】
段ＲＳ１（２）のｎ−ＭＯＳ２０２がオンするまでは、２番目の段ＲＳ１（２）の配線容量Ｃ６の電位は、段ＲＳ１（２）のｎ−ＭＯＳ２０２のゲートにハイレベルの電圧が印加されていないことから、段ＲＳ１（２）のｎ−ＭＯＳ２０３を介して供給されている基準電圧Ｖｄｄによってハイレベルとなっている。ここで、段ＲＳ１（２）のｎ−ＭＯＳ２０２がオンしたことによって、段ＲＳ１（２）の配線容量Ｃ６に蓄積されている電荷がグラウンドにディスチャージされる。これにより、２番目の段ＲＳ１（２）のｎ−ＭＯＳ２０６は、そのゲート電位がローレベルとなることで、オフする。
【００７４】
また、このとき２番目の段ＲＳ１（２）のｎ−ＭＯＳ２０４は、そのゲートの電位もハイレベルであるので、オンしている。このように、２番目の段ＲＳ１（２）の配線容量Ｃ２、Ｃ５、ＣＣ１、ＣＣ２の電位がハイレベル、配線容量Ｃ６の電位がローレベルとなっている状態は、タイミングＴ３からＴ４の間で次に信号φ２が立ち上がって、２番目の段ＲＳ１（２）のｎ−ＭＯＳ２０１、１番目の段ＲＳ（１）のｎ−ＭＯＳ２０６を介して配線容量Ｃ２、Ｃ５、ＣＣ１、ＣＣ２に蓄積されている電荷がディスチャージされるまで続く。
【００７５】
次に、タイミングＴ２において、信号¬ＣＫ１がハイレベルとなる。２番目の段ＲＳ１（２）においては、ｎ−ＭＯＳ２０４がオフになり、ｎ−ＭＯＳ３０１がオン、ｎ−ＭＯＳ２０５がオン、ｎ−ＭＯＳ２０６がオフとなっていることから、２番目の段ＲＳ１（２）からハイレベルの選択信号ＯＵＴ２が、液晶表示素子１０１の第２行のゲートラインＧＬ２に出力される。ここで、信号¬ＣＫ１のハイレベルの電圧をＶＨとすると、２番目の段ＲＳ１（２）のｎ−ＭＯＳ３０１、２０５のドレイン−ソース間電流は飽和されて、ほとんど減衰されずに電圧ＶＨのレベルで選択信号ＯＵＴ２として出力される。
【００７６】
タイミングＴ３において、信号¬ＣＫ１がローレベルに変化すると、これと同時に信号ＣＫ１がハイレベルに変化する。このとき、２番目の段ＲＳ１（２）では、ｎ−ＭＯＳ３０２がオンしていることから、ｎ−ＭＯＳ２０４は、ゲート電位がハイレベルとなることで、オンする。これにより、ｎ−ＭＯＳ２０５のソースから出力される信号のレベルがローレベルになると共に、３番目の段ＲＳ１（３）との間に形成されている配線容量Ｃ１に蓄積された電荷がｎ−ＭＯＳ２０４を介してディスチャージされ、選択信号ＯＵＴ２のレベルがローレベルに変化する。
【００７７】
なお、タイミングＴ１からＴ２の間で、信号φ２が立ち上がっても、他の偶数番目の段ＲＳ１（４），ＲＳ１（６），・・・，ＲＳ（ｎ）のｎ−ＭＯＳ２０１のドレインには、ハイレベルの信号が供給されていない。このため、他の偶数番目の段ＲＳ１（４），ＲＳ１（６），・・・，ＲＳ（ｎ）の配線容量Ｃ２、Ｃ５、ＣＣ１、ＣＣ２に電荷がチャージされることはなく、これらの段から出力される選択信号ＯＵＴ４，ＯＵＴ６，・・・，ＯＵＴｎは、ローレベルのままである。
【００７８】
さらに、タイミングＴ１からＴ２の間は、信号φ１も立ち上がることがなく、奇数番目の段ＲＳ１（１），ＲＳ１（３），・・・，ＲＳ１（ｎ−１）では、ｎ−ＭＯＳ２０１のゲートにハイレベルの電圧が印加されないので、これらの段から出力される選択信号ＯＵＴ１、ＯＵＴ３，・・・，ＯＵＴｎ−１もローレベルのままである。
【００７９】
以下、同様にして３番目以降の段ＲＳ１（３）〜ＲＳ１（ｎ）も順次動作し、タイミングＴ３からＴ（ｎ＋１）の間、ゲートドライバ１０２から液晶表示素子１０１のゲートラインＧＬ３〜ＧＬｎに選択信号ＯＵＴ３〜ＯＵＴｎが順次出力される。また、次の垂直期間においても、タイミングＴ０で同様にしてコントローラ１０４からスタート信号ＩＮが１番目の段ＲＳ１（１）のｎ−ＭＯＳ２０１のドレインに供給され、同様の処理が繰り返される。
【００８０】
第ｒ番目の段ＲＳ１（ｒ）において、選択信号ＯＵＴｒの出力後タイミングＴ（ｒ＋１）からＴ（ｒ＋２）の間に容量ＣＣ１及びＣＣ２はディスチャージされるので、タイミングＴ０からＴ（ｒ−１）の間、並びにタイミングＴ（ｒ＋２）からＴ０の間、第ｒ番目の段ＲＳ１（ｒ）のｎ−ＭＯＳ２０４のゲート、ｎ−ＭＯＳ２０５のドレインには、信号信号ＣＫ１又は信号¬ＣＫ１は供給されない。
【００８１】
ｎ−ＭＯＳ３０２が設けられたゲートドライバ１０２は、ｎ−ＭＯＳ３０２が設けられていないゲートドライバに比べて、信号ＣＫ１又は信号¬ＣＫ１が出力される毎に、ｎ−ＭＯＳ２０４が１個当たり、ｎ／２・Ｃｇ・Ｖｃｋ２・ｆ／２（ｎは段数、Ｖｃｋは、信号ＣＫ１又は信号¬ＣＫ１の電圧値、ｆはクロック周波数）だけゲート容量Ｃｇで消費される電力を抑制することができる。ｎ−ＭＯＳトランジスタの容量は、ゲート容量の割合が高いので、各段のｎ−ＭＯＳ３０２で信号ＣＫ１又は信号¬ＣＫ１の入力毎に消費される電力はｎ−ＭＯＳ２０４の消費電力より小さい。またｎ−ＭＯＳ３０１は、ｎ−ＭＯＳ２０５より小さい構造であり、容量も小さく設定されているのでこの間におけるｎ−ＭＯＳ２０５の消費電力を低減することができる。このように各段でｎ−ＭＯＳ３０１、３０２のゲートのオン、オフは１垂直期間１Ｖにそれぞれ１度ずつしかないのでゲートドライバ１０２全体として大幅に消費電力を低減することができる。
【００８２】
上記のようにゲートドライバ１０２が液晶表示素子１０１のゲートラインＧＬ１〜ＧＬｎを順次選択している間、コントローラ１０４は、ゲートラインＧＬ１〜ＧＬｎのそれぞれの選択期間よりも実質的に１水平期間１Ｈ分前に対応する画像信号ＩＭＧをフレームメモリ１０４ｆｍから読み出して、データドライバ１０３に供給する。そして、データドライバ１０３は、ゲートドライバ１０２によって対応するゲートラインＧＬ１〜ＧＬｎが選択されているタイミングで、コントローラ１０４から取り込んだ１行分の画像信号ＩＭＧに対応する表示信号をデータラインＤＬに出力する。
【００８３】
これにより、ゲートラインＧＬ１〜ＧＬｎの選択によってオンされているＴＦＴ１０１ａを介して、画素容量１０１ｂに表示信号が書き込まれる。書き込まれた表示信号は、当該ゲートラインＧＬ１〜ＧＬｎが次の垂直期間において選択されるまでの間、保持されることとなる。各画素容量１０１ｂでは、電極間の液晶が保持されている表示信号に従ってその配向状態を変化させ、これにより液晶表示素子１０１を透過する光の量が画素毎に変化し、画像が液晶表示素子１０１上に表示される。
【００８４】
以上のような動作によって、撮影モードに設定されているときは、レンズユニット部２のレンズによって結像され、ＣＣＤ撮像素子１５で撮影された画像が、カメラ本体部１の正面に配置されている液晶表示装置１７に表示されることとなる。一方、再生モードに設定されているときは、画像メモリ１６に記録されている画像のうちで選択されたものが、カメラ本体部１の正面に配置されている液晶表示装置１７に表示されることとなる。
【００８５】
以上説明したように、この実施の形態にかかるデジタルスチルカメラで適用されているゲートドライバ１０２によれば、各段ＲＳ１（１）〜ＲＳ１（ｎ）から出力される選択信号ＯＵＴ１〜ＯＵＴｎのレベルは、信号ＣＫ１または¬ＣＫ１のほぼそのままとすることができ、後段になっても減衰することがない。特に、適用されている液晶表示素子１０１のゲートラインＧＬ１〜ＧＬｎの本数が多く、ゲートドライバ１０４の段数が多くなる場合において、顕著な効果が表れる。
【００８６】
ここで、この実施の形態におけるゲートドライバ１０２に関する関連技術について説明する。図６は、関連技術のゲートドライバの１段分の構成を示す図である。関連技術のゲートドライバは、各段の構成が図６に示すものとなる他、全体の構成は、図３に示したものと同様である。
【００８７】
図６に示すように、このゲートドライバの各段は、基本構成としてのｎ−ＭＯＳ２０１〜２０６のみで構成されている。ｎ−ＭＯＳ２０４のゲートとｎ−ＭＯＳ２０５のドレインとが、それぞれ直接コントローラ１０４に接続されていることとなり、信号ＣＫ１を¬ＣＫ１が常に入力される容量は各段のｎ−ＭＯＳ２０４、２０５となる。
【００８８】
コントローラ１０４からハイレベルの信号ＣＫ１が、この関連技術のゲートドライバに供給された場合、ｎ−ＭＯＳ２０５に電荷がチャージされる。信号ＣＫ１がローレベルに変化すると、この電荷がディスチャージされる。このようにｎ−ＭＯＳ２０５において充放電される電荷の量は、上記したｎ−ＭＯＳ３０１において充放電される電荷の量よりも大きい。
【００８９】
また、コントローラ１０４からハイレベルの信号¬ＣＫ１が、この関連技術のゲートドライバに供給された場合、ｎ−ＭＯＳ２０４に電荷がチャージされる。信号¬ＣＫ１がローレベルに変化すると、この電荷がディスチャージされる。ｎ−ＭＯＳトランジスタの容量は、ゲート容量の割合が高いので、このようにｎ−ＭＯＳ２０４において充放電される電荷の量は、上記したｎ−ＭＯＳ３０２において充放電される電荷の量よりも大きい。
【００９０】
従って、信号ＣＫ１、¬ＣＫ１の入力によりｎ−ＭＯＳ２０５、２０４における充放電で消費される電力をそれぞれＸ１、Ｘ２、ｎ−ＭＯＳ３０１、３０２における充放電で消費される電力をそれぞれＹ１、Ｙ２とした場合、この実施の形態のゲートドライバ１０２において１垂直期間１Ｖに消費される電力と、関連技術のゲートドライバにおいて１垂直期間１Ｖに消費される電力との差Ｄは、ほぼ数式１によって与えることができる。
【００９１】
【数１】
Ｄ＝｛（Ｘ１−Ｙ１）＋（Ｘ２−Ｙ２）｝×ｎ×（ｎ／２）
この式から分かるように、特にｎ−ＭＯＳ２０５、２０４に容量の大きいＭＯＳ型電界効果トランジスタを使用する場合には、この実施の形態によるゲートドライバ１０２は、関連技術のゲートドライバに比べて消費電力の低減の観点から大きな効果を得ることができる。
【００９２】
［第２の実施の形態］
この実施の形態にかかるデジタルスチルカメラの構成は、第１の実施の形態のものとほぼ同じである。但し、ゲートドライバ１０２の構成と、コントローラ１０４からゲートドライバ１０２に供給される制御信号Ｇｃｎｔのみが、第１の実施の形態のものと異なる。
【００９３】
図７は、この実施の形態におけるゲートドライバ１０２の構成を示す図である。図示するように、このゲートドライバ１０２も、第１の実施の形態と同様に、ｎ個の段ＲＳ２（１）〜ＲＳ２（ｎ）から構成されているが、偶数番目の段ＲＳ２（２），ＲＳ２（４），・・・，ＲＳ２（ｎ）には、コントローラ１０４からの制御信号Ｇｃｎｔとして、信号¬ＣＫ１、ＣＫ１の代わりに信号ＣＫ２、¬ＣＫ２が供給されている。
【００９４】
なお、この実施の形態でのゲートドライバ１０２の各段ＲＳ２（１）〜ＲＳ２（ｎ）の構成は、偶数番目の段ＲＳ２（２），ＲＳ２（４），・・・，ＲＳ２（ｎ）において、ｎ−ＭＯＳ３０１のドレインに信号¬ＣＫ１の代わりに信号ＣＫ２が、ｎ−ＭＯＳ３０２のドレインに信号ＣＫ１の代わりに信号¬ＣＫ２が供給される他は、第１の実施の形態のものと同じである。
【００９５】
以下、この実施の形態にかかるデジタルスチルカメラの動作について、説明する。このデジタルスチルカメラにおいては、ゲートドライバ１０２の動作が第１の実施の形態のものと異なり、ゲートラインＧＬ１〜ＧＬｎのそれぞれの選択期間が短くなっている。また、データドライバ１０３からデータラインＤＬに行毎の画像データが出力される期間も、選択期間に合わせて短くなっている。
【００９６】
図８は、この実施の形態におけるゲートドライバ１０２の動作を示すタイミングチャートである。この実施の形態において、ゲートドライバ１０２の動作は、偶数番目の段ＲＳ２（２），ＲＳ２（４），・・・，ＲＳ２（ｎ）に供給される信号¬ＣＫ１を信号ＣＫ２に、信号ＣＫ１を信号¬ＣＫ２に置き換えれば、図５のタイミングチャートを参照して説明した第１の実施の形態のものとほぼ同様に考えることができる。但し、次の点で第１の実施の形態のものと異なる。
【００９７】
例えば、タイミングＴ’１からＴ’２の間において、信号ＣＫ１がハイレベルとなっている期間が１水平期間１Ｈに達しておらず、１番目の段ＲＳ２（１）から出力される選択信号ＯＵＴ１がハイレベルとなる期間も、信号ＣＫ１がハイレベルとなっている期間に限られる。他の奇数番目の段ＲＳ２（３），ＲＳ２（５），・・・，ＲＳ２（ｎ−１）においても、同様である。
【００９８】
また、タイミングＴ’２からＴ’３の間において、信号ＣＫ２がハイレベルとなっている期間が１水平期間１Ｈに達しておらず、２番目の段ＲＳ２（２）から出力される選択信号ＯＵＴ２がハイレベルとなる期間も、信号ＣＫ２がハイレベルとなっている期間に限られる。他の偶数番目の段ＲＳ２（４），ＲＳ２（６），・・・，ＲＳ２（ｎ）においても、同様である。
【００９９】
なお、この実施の形態にかかるデジタルスチルカメラにおいて、ゲートドライバ１０２以外の動作は、データドライバ１０３が蓄積した画像信号ＩＭＧに対応する１行分の表示信号をデータラインＤＬに出力する期間が、ゲートドライバ１０２からゲートラインＧＬ１〜ＧＬｎのそれぞれにハイレベルの選択信号ＯＵＴ１〜ＯＵＴｎが出力されている期間（選択期間）に合わせて短くなっていること以外は、第１の実施の形態で説明したデジタルスチルカメラのものと実質的に同一である。
【０１００】
以上説明したように、この実施の形態にかかるデジタルスチルカメラに適用されているゲートドライバ１０２によれば、信号ＣＫ１、ＣＫ２をハイレベルにする期間を任意に設定することによって、ゲートラインＧＬ１〜ＧＬｎのそれぞれにハイレベルの選択信号ＯＵＴ１〜ＯＵＴｎが出力されている期間を、１水平期間よりも短い任意の期間とすることができる。
【０１０１】
また、この実施の形態でも第１の実施の形態と同様に、適用されているゲートドライバ１０２から出力される選択信号ＯＵＴ１〜ＯＵＴｎのレベルが後段になっても減衰しないという効果が得られる。
【０１０２】
また、この実施の形態でも第１の実施の形態と同様に、図６に示した関連技術のゲートドライバに対して消費電力を小さくするという効果を得ることができる。
【０１０３】
［第３の実施の形態］
この実施の形態にかかるデジタルスチルカメラの構成は、第１の実施の形態のものとほぼ同じである。但し、ゲートドライバ１０２の構成と、コントローラ１０４からゲートドライバ１０２に供給される制御信号Ｇｃｎｔのみが、第１の実施の形態のものと異なる。制御信号Ｇｃｎｔとしてどのような信号が供給されるかは、レンズユニット部２のカメラ本体部１に対する角度によって決定される。
【０１０４】
図９は、この実施の形態におけるゲートドライバ１０２の構成を示す図である。図示するように、このゲートドライバ１０２も、ゲートラインＧＬ１〜ＧＬｎの本数と同じ、ｎ個の段ＲＳ３（１）〜ＲＳ３（ｎ）から構成されている。
【０１０５】
このゲートドライバ１０２では、コントローラ１０４からの制御信号Ｇｃｎｔとして、奇数番目の段ＲＳ３（１），ＲＳ３（３），・・・，ＲＳ３（ｎ−１）には、第１の実施の形態のものに加えてさらに信号φ４が供給されている。偶数番目の段ＲＳ３（２），ＲＳ３（４），・・・，ＲＳ３（ｎ）には、第１の実施の形態のものに加えてさらに信号φ３が供給されている。
【０１０６】
また、最後のｎ番目の段ＲＳ３（ｎ）にも、コントローラ１０４からスタート信号ＩＮが供給される。ｎ−１番目までの段ＲＳ３（１）〜ＲＳ３（ｎ−１）には、それぞれの後段ＲＳ３（２）〜ＲＳ３（ｎ）からの出力信号ＯＵＴ２〜ＯＵＴｎがさらに供給される。
【０１０７】
次に、ゲートドライバ１０２の各段ＲＳ３（１）〜ＲＳ３（ｎ）のそれぞれの構成について、図１０の回路構成図を参照して説明する。ここでは、１番目の段ＲＳ３（１）を例として説明する。
【０１０８】
図１０に示すように、この実施の形態でのゲートドライバ１０２の１番目の段ＲＳ３（１）は、第１の実施の形態で説明した基本構成のｎ−ＭＯＳ２０１〜２０６と、付加構成のｎ−ＭＯＳ３０１、３０２、４０１、４０２に加えて、さらに基本構成として含まれるｎ−ＭＯＳ２０７を有している。
【０１０９】
ｎ−ＭＯＳ２０７のゲートには、信号φ４が供給され、ドレインには、後段である２番目の段ＲＳ３（２）から出力された選択信号ＯＵＴ２が供給される。ｎ−ＭＯＳ２０７のゲートにハイレベルの信号φ４が供給されてｎ−ＭＯＳ２０７がオンしたときに、２段目ＲＳ３（２）からハイレベルの選択信号ＯＵＴ２が供給されるとドレイン−ソース間に電流が流れることによっても、段ＲＳ３（１）の配線容量Ｃ２、Ｃ５、ＣＣ１、ＣＣ２に電荷がチャージされる。
【０１１０】
すなわち、ｎ−ＭＯＳ２０７は、そのゲートにハイレベルの信号φ４が供給されるによって、１番目の段ＲＳ３（１）内の他のｎ−ＭＯＳ２０２〜２０６を、ｎ−ＭＯＳ２０１のゲートにハイレベルの信号φ１が供給された場合と同様に動作させる。また、ｎ−ＭＯＳ２０７は、２番目の段ＲＳ３（２）（後段）からの選択信号ＯＵＴ２によって配線容量Ｃ２、Ｃ５、ＣＣ１、ＣＣ２に電荷をチャージさせることにより、ゲートドライバ１０２の選択方向を逆方向にする機能を有する。ここで、コントローラ１０４から供給される信号φ１（または信号φ２）と信号φ４（または信号φ３）とは、いずれか一方のみがハイレベルとなるようになっている。
【０１１１】
なお、ゲートドライバ１０２の１番目を除く奇数番目の段ＲＳ３（ｋ）（ｋ：３，５，・・・，ｎ−１）の構成は、ｎ−ＭＯＳ２０１のドレインに供給されるスタート信号ＩＮを前段ＲＳ３（ｋ−１）から出力された選択信号ＯＵＴｋ−１に置き換えれば、１番目の段ＲＳ３（１）の構成と同じである。
【０１１２】
また、ゲートドライバ１０２のｎ番目の段ＲＳ３（ｎ）の構成は、ｎ−ＭＯＳ２０１のゲートに供給される信号φ１を信号φ２に、ｎ−ＭＯＳ２０１のドレインに供給されるスタート信号ＩＮを前段ＲＳ３（ｎ−１）から出力された選択信号ＯＵＴｎ−１に、ｎ−ＭＯＳ２０７のゲートに供給される信号φ４を信号φ３に、ｎ−ＭＯＳ２０７のドレインに供給される前段からの選択信号ＯＵＴｎ＋１をスタート信号ＩＮに、ｎ−ＭＯＳ３０１を介してｎ−ＭＯＳ２０５のドレインに供給される信号ＣＫ１を信号¬ＣＫ１に、ｎ−ＭＯＳ３０２を介してｎ−ＭＯＳ２０４のゲートに供給される信号¬ＣＫ１を信号ＣＫ１にそれぞれ置き換えれば、１番目の段ＲＳ３（１）の構成と同じである。
【０１１３】
また、ゲートドライバ１０２のｎ番目を除く偶数番目の段ＲＳ３（ｋ）（ｋ：２，４，・・・，ｎ−２）の構成は、ｎ−ＭＯＳ２０１のゲートに供給される信号φ１を信号φ２に、ｎ−ＭＯＳ２０１のドレインに供給されるスタート信号ＩＮを前段ＲＳ３（ｋ−１）から出力された選択信号ＯＵＴｋ−１に、ｎ−ＭＯＳ２０７のゲートに供給される信号φ４を信号φ３に、ｎ−ＭＯＳ３０１を介してｎ−ＭＯＳ２０５のドレインに供給される信号ＣＫ１を信号¬ＣＫ１に、ｎ−ＭＯＳ３０２を介してｎ−ＭＯＳ２０４のゲートに供給される信号¬ＣＫ１を信号ＣＫ１にそれぞれ置き換えれば、１番目の段ＲＳ３（１）の構成と同じである。
【０１１４】
以下、この実施の形態にかかるデジタルスチルカメラの動作について、説明する。このデジタルスチルカメラにおいては、ゲートドライバ１０２の動作が第１の実施の形態のものと異なり、モード設定キー１４ａを撮影モードに設定しているときに、レンズユニット部２のカメラ本体部１に対する角度に従って順方向と逆方向とのいずれかに動作する。
【０１１５】
すなわち、レンズユニット部２に配置されているレンズを、カメラ本体部１に配置されている液晶表示装置１７と反対の方向に向けたときは、ゲートドライバ１０２は、制御信号Ｇｃｎｔに従って順方向で動作してゲートラインＧＬ１〜ＧＬｎを順次選択する。一方、レンズを液晶表示装置１７と同じ方向に向けたときは、ゲートドライバ１０２は、制御信号Ｇｃｎｔに従って逆方向で動作してゲートラインＧＬｎ〜ＧＬ１を順次選択する。
【０１１６】
まず、ゲートドライバ１０２の順方向の動作について、図１１のタイミングチャートを参照して説明する。図示するように、信号φ３、φ４は、常にローレベルとなっており、各段ＲＳ３（１）〜ＲＳ３（ｎ）において、ｎ−ＭＯＳ２０７は、常にオフされている。このため、この実施の形態でのゲートドライバ１０２の動作は、図５に示した第１の実施の形態のものと実質的に同一となる。
【０１１７】
次に、ゲートドライバ１０２の逆方向の動作について、図１２のタイミングチャートを参照して説明する。図示するように、信号φ１、φ２は、常にローレベルとなっており、各段ＲＳ３（１）〜ＲＳ３（ｎ）において、ｎ−ＭＯＳ２０１は、常にオフされている。また、信号φ３がハイレベルとなるタイミングと、信号φ４がハイレベルとなるタイミングは、順方向動作における信号φ１、φ２と同様に、互い違いである。さらに、コントローラ１０４から出力される制御信号Ｇｃｎｔに含まれる信号ＣＫ１、¬ＣＫ１のレベルは、順方向動作の場合とは反転している。
【０１１８】
タイミングＴ０からＴ１の間、ハイレベルのスタート信号ＩＮがコントローラ１０４からｎ番目の段ＲＳ３（ｎ）のｎ−ＭＯＳ２０７のドレインに供給される。この間において信号φ３がハイレベルになると、ｎ番目の段のｎ−ＭＯＳ２０７がオンすることで、ｎ番目の段ＲＳ３（ｎ）の配線容量Ｃ２、Ｃ５、ＣＣ１、ＣＣ２に電荷がチャージされて、これらの電位レベルがハイレベルとなる。この後タイミングＴ１までの間で、ｎ番目の段ＲＳ３（ｎ）内のｎ−ＭＯＳ２０２、２０４、２０５、２０６、３０１、３０２は、第１の実施の形態で説明したのと同様に動作する。
【０１１９】
次に、タイミングＴ１からＴ２までで信号¬ＣＫ１がハイレベルになっている間、ｎ番目の段ＲＳ３（ｎ）からハイレベルの選択信号ＯＵＴｎがｎ番目のゲートラインＧＬｎに出力される。また、ｎ番目の段ＲＳ３（ｎ）から出力されたハイレベルの選択信号ＯＵＴｎは、この間においてｎ−１番目の段ＲＳ３（ｎ−１）のｎ−ＭＯＳ２０７のドレインに供給される。
【０１２０】
タイミングＴ１からＴ２までの間において信号φ４がハイレベルになると、ｎ−１番目の段のｎ−ＭＯＳ２０７がオンすることで、段ＲＳ３（ｎ−１）の配線容量Ｃ２、Ｃ５、ＣＣ１、ＣＣ２に電荷がチャージされて、これらの電位レベルがハイレベルとなる。この後タイミングＴ２までの間で、ｎ−１番目の段ＲＳ３（ｎ−１）内のｎ−ＭＯＳ２０２、２０４、２０５、２０６、３０１、３０２は、第１の実施の形態で説明したのと同様に動作する。
【０１２１】
次に、タイミングＴ２からタイミングＴ３までで信号ＣＫ１がハイレベルになっている間、ｎ−１番目の段ＲＳ３（ｎ−１）からハイレベルの選択信号ＯＵＴｎ−１がｎ−１番目のゲートラインＧＬｎ−１に出力される。また、ｎ−１番目の段ＲＳ３（ｎ−１）から出力されたハイレベルの選択信号ＯＵＴｎ−１は、この間においてｎ−２番目の段ＲＳ３（ｎ−２）のｎ−ＭＯＳ２０７のドレインに供給される。
【０１２２】
以降、同様の動作を繰り返すことによって、１水平期間毎にＯＵＴｎ，ＯＵＴｎ−１，・・・，ＯＵＴ３，ＯＵＴ２，ＯＵＴ１の順にハイレベルになっていき、液晶表示素子１０１のゲートラインＧＬｎ，ＧＬｎ−１，・・・，ＧＬ３，ＧＬ２、ＧＬ１が順に選択される。
【０１２３】
なお、タイミングＴ０からＴ１の間において、ハイレベルのスタート信号ＩＮは、１番目の段ＲＳ３（１）のｎ−ＭＯＳ２０１のドレインにも供給される。しかし、この間の期間において１番目の段ＲＳ３（１）のｎ−ＭＯＳ２０１のゲートに供給される信号φ１はハイレベルにならないため、１番目の段ＲＳ３（１）の配線容量Ｃ２、Ｃ５、ＣＣ１、ＣＣ２に電荷がチャージされることはなく、１番目の段ＲＳ３（１）からハイレベルの選択信号ＯＵＴ１が出力されることはない。
【０１２４】
１番目の段ＲＳ３（１）の配線容量Ｃ２、Ｃ５、ＣＣ１、ＣＣ２は、タイミングＴ（ｎ−１）からＴｎの間でハイレベルとなる信号φ４によってオンしたｎ−ＭＯＳ２０７を介して２番目の段ＲＳ３（２）からの選択信号ＯＵＴ２が供給されたときに電荷がチャージされる。そして、タイミングＴｎからＴ（ｎ＋１）までの信号ＣＫ１がハイレベルになっているときに、１番目の段ＲＳ３（１）からハイレベルの選択信号ＯＵＴ１が第１行のゲートラインＧＬ１に出力される。
【０１２５】
以下、この実施の形態にかかるデジタルスチルカメラの動作について、具体例を示して説明する。ここでは、モード設定キー１４ａを撮影モードに設定している場合を例として説明する。
【０１２６】
まず、図１３（ａ）に示すように、撮影者から見て正面側にある被写体１０００の画像を撮影する場合の、デジタルスチルカメラの動作について説明する。この場合、撮影者は、レンズユニット部２のレンズ２ａをカメラ本体部１の液晶表示装置１７と同じ側、すなわち、カメラ本体部１をレンズユニット部２に対してほぼ０°になるように回動させて、被写体１０００の画像を撮影する。このとき、図１３（ａ）に示すように、液晶表示素子１０１の画素Ｐ（１，１）〜Ｐ（ｎ，ｍ）の配置は本来の上下左右方向と一致しており、ＣＰＵ１１は、液晶表示装置１７のコントローラ１０４に対して、順方向でゲートドライバ１０２を動作させるように指示を送る。
【０１２７】
また、この状態におけるレンズユニット部２の配置も本来の上下左右方向と一致している。ここで、ＣＣＤ撮像装置１５が有するＣＣＤの面に結像された画像の上下左右方向が反転していないとした場合、図１３（ａ）の左から右に水平に、上から下に垂直にＣＣＤが走査され、各画素の画像データがＣＣＤ撮像装置１５からＣＰＵ１１に送られる。ＣＰＵ１１によって所定の処理が施された画像データも、この順番でバス１０を介して液晶表示装置１７に送られる。
【０１２８】
液晶表示装置１７では、コントローラ１０４がバス１０から受け取った画像を一旦フレームメモリ１０４ｆｍに展開し、制御信号Ｇｃｎｔ、Ｄｃｎｔの出力タイミングに合わせてこの順番で画像データＩＭＧをデータドライバ１０３に供給する。データドライバ１０３は、上から下の方向で画像データＩＭＧを取り込んでいき、１行分ずつデータラインＤＬに出力する。
【０１２９】
一方、ゲートドライバ１０２は、コントローラ１０４からの制御信号Ｇｃｎｔに従って、図１３（ｂ）に示すように、ゲートラインＧＬ１，ＧＬ２，・・・，ＧＬｎの順にハイレベルの選択信号ＯＵＴ１，ＯＵＴ２，・・・，ＯＵＴｎを出力していく。このような動作により、液晶表示素子１０１が駆動され、図１３（ｂ）に示すように、被写体１０００と同一方向の画像（ＣＣＤ撮像装置１５が撮影した画像と同一方向の画像）が表示される。
【０１３０】
次に、図１４（ａ）に示すように、デジタルスチルカメラから見て撮影者の側にある被写体１０００の画像を撮影する場合の、デジタルスチルカメラの動作について説明する。この場合、撮影者は、レンズユニット部２のレンズ２ａをカメラ本体部１の液晶表示装置１７と反対側、すなわち、カメラ本体部１をレンズユニット部２に対してほぼ１８０°になるように回動させて、被写体１０００の画像を撮影する。このとき、図１４（ａ）に示すように、液晶表示素子１０１の画素Ｐ（１，１）〜Ｐ（ｎ，ｍ）の配置は本来の上下方向と反転しており、ＣＰＵ１１は、液晶表示装置１７のコントローラ１０４に対して、逆方向でゲートドライバ１０２を動作させるように指示を送る。
【０１３１】
これに対して、この状態におけるレンズユニット部２の配置は、本来の上下左右方向と一致している。ここで、ＣＣＤ撮像装置１５が有するＣＣＤの面に結像された画像の上下左右方向が反転していないとした場合、図１４（ａ）の右から左に水平に、下から上に垂直にＣＣＤが走査され、各画素の画像データがＣＣＤ撮像装置１５からＣＰＵ１１に送られる。ＣＰＵ１１によって所定の処理が施された画像データも、この順番でバス１０を介して液晶表示装置１７に送られる。
【０１３２】
液晶表示装置１７では、コントローラ１０４がバス１０から受け取った画像を一旦フレームメモリ１０４ｆｍに展開し、制御信号Ｇｃｎｔ、Ｄｃｎｔの出力タイミングに合わせてこの順番で画像データＩＭＧをデータドライバ１０３に供給する。データドライバ１０３は、下から上の方向で画像データＩＭＧを取り込んでいき、１行分ずつデータラインＤＬに出力する。
【０１３３】
一方、ゲートドライバ１０２は、コントローラ１０４からの制御信号Ｇｃｎｔに従って、図１４（ｂ）に示すように、ゲートラインＧＬｎ，ＧＬｎ−１，・・・，ＧＬ１の順にハイレベルの選択信号ＯＵＴｎ，ＯＵＴｎ−１，・・・，ＯＵＴ１を出力していく。このような動作により、液晶表示素子１０１が駆動され、図１３（ｂ）に示すように、被写体１０００と同一方向の画像（ＣＣＤ撮像装置１５が撮影した画像を上下反転した画像）が表示される。
【０１３４】
以上説明したように、この実施の形態にかかるデジタルスチルカメラに適用されているゲートドライバ１０２では、コントローラ１０４から供給する信号を制御するだけで、液晶表示素子１０１のゲートラインＧＬ１〜ＧＬｎにハイレベルの選択信号ＯＵＴ１〜ＯＵＴｎを出力していく方向を、正順と逆順とのいずれにもすることができる。このため、フレームメモリ１０４ｆｍからの画像の読み出しに複雑な制御を行わなくても、液晶表示素子１０１上に上下反転した画像を表示することができる。このため、カメラ本体部１をレンズユニット部２に対して回動させて撮影を行う場合に、容易な制御で鏡面表示した撮影者に分かり易い画像を表示することができる。
【０１３５】
また、この実施の形態でも第１の実施の形態と同様に、適用されているゲートドライバ１０２から出力される選択信号ＯＵＴ１〜ＯＵＴｎのレベルが後段になっても減衰しないという効果が得られる。
【０１３６】
また、この実施の形態でも第１の実施の形態と同様に、図６に示した関連技術のゲートドライバに対して消費電力を小さくするという効果を得ることができる。
【０１３７】
［実施の形態の変形］
本発明は、上記の第１〜第３の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な、上記の実施の形態の変形態様について説明する。
【０１３８】
Ｉ．ゲートドライバ１０２の各段の構成に関する変形例
ゲートドライバ１０２の各段は、上記の第１〜第３の実施の形態に示した構成に限られるものではない。以下、変形例におけるゲートドライバ１０２の各段の構成について、それぞれ図１５〜図４３を参照して説明する。
【０１３９】
図１５に示すように、図４で示したｎ−ＭＯＳ４０２は、プルアップ用の抵抗素子４１２に変えてもよい。図４の場合、ｎ−ＭＯＳ２０４のゲートに入力する電位は、ｎ−ＭＯＳ４０２のゲート容量のためにＶｄｄ−Ｖｔｈ（Ｖｔｈ：ｎ−ＭＯＳ４０２の閾値電圧）までしか上げることができないのに対して、ｎ−ＭＯＳ２０４のゲート電位をほぼ電源電圧Ｖｄｄまで上げることができるようになる。
【０１４０】
さらに、図１６に示すように、図４で示したｎ−ＭＯＳ４０１は、プルダウン用の抵抗素子４１１に変えてもよい。
【０１４１】
さらに、図１７に示すように、図４で示したｎ−ＭＯＳ４０１、４０２などのプルアップ、プルダウン用の素子を、付加構成として挿入しない構成とすることもできる。この場合、直流的な動作安定性という観点からは図４で示したものよりも劣るが、ｎ−ＭＯＳ４０１、４０２の消費される電力が不要になる。また、図１７の回路構成とした場合には、図４の場合よりも回路規模を小さくすることができる。
【０１４２】
また、図１８に示すように、ゲートに信号φ１またはφ２、ドレインにスタート信号ＩＮ（１番目の段）または前の段から出力された選択信号ＯＵＴｋ−１（２番目以降の段）が供給されるｎ−ＭＯＳ３１１をさらに付加構成として含むものとしてもよい。この場合、ｎ−ＭＯＳ２０１のソースは、ｎ−ＭＯＳ３０１、３０２のゲートに接続されず、ｎ−ＭＯＳ３１１のソースがｎ−ＭＯＳ３０１及びｎ−ＭＯＳ３０２のゲートに接続され、それぞれの間の配線に配線容量ＣＣ１、ＣＣ２が形成されることとなる。
【０１４３】
このように、ｎ−ＭＯＳ２０２、２０５のゲートと、ｎ−ＭＯＳ３０１、３０２のゲートとに、スタート信号ＩＮまたは前の段からの選択信号ＯＵＴｋ−１を分けて供給することにより、ｎ−ＭＯＳ２０２、２０５とｎ−ＭＯＳ３０１、３０２の相互干渉を防ぎ、回路の動作安定性を高めることができる。
【０１４４】
この場合においても、図１９に示すように、ｎ−ＭＯＳ４０２をプルアップ用の抵抗素子４１２に変えることができる。また、図２０に示すように、ｎ−ＭＯＳ４０１をプルダウン用の抵抗素子４１１に変えることができる。さらに、図２１に示すように、プルアップ、プルダウン用の素子を各段の付加構成として含まないものとすることもできる。
【０１４５】
また、図２２に示すように、ゲートに信号φ１またはφ２、ドレインにスタート信号ＩＮ（１番目の段）または前の段から出力された選択信号ＯＵＴｋ−１（２番目以降の段）が供給されるｎ−ＭＯＳ３２１、３２２をさらに付加構成として含むものとしてもよい。この場合、ｎ−ＭＯＳ２０１のソースは、ｎ−ＭＯＳ３０１、３０２のゲートに接続されず、ｎ−ＭＯＳ３２１のソースがｎ−ＭＯＳ３０１のゲートに接続されて配線容量ＣＣ１が形成され、ｎ−ＭＯＳ３２２のソースがｎ−ＭＯＳ３０２のゲートに接続されて配線容量ＣＣ２が形成されることとなる。
【０１４６】
このように、ｎ−ＭＯＳ２０２、２０５のゲートと、ｎ−ＭＯＳ３０１のゲートと、３０２のゲートとに、スタート信号ＩＮまたは前の段からの選択信号ＯＵＴｋ−１を分けて供給することにより、ｎ−ＭＯＳ２０２、２０５とｎ−ＭＯＳ３０１、３０２の相互干渉を防ぎ、回路の動作安定性を高めることができる。
【０１４７】
この場合においても、図２３に示すように、ｎ−ＭＯＳ４０２をプルアップ用の抵抗素子４１２に変えることができる。また、図２４に示すように、ｎ−ＭＯＳ４０１をプルダウン用の抵抗素子４１１に変えることができる。さらに、図２５に示すように、プルアップ、プルダウン用の素子を各段の付加構成として含まないものとすることもできる。
【０１４８】
また、図２６に示すように、図４で示したｎ−ＭＯＳ３０１、４０１がなく、コントローラ１０４から供給された信号ＣＫ１（奇数番目の段）または信号¬ＣＫ１（偶数番目の段）が、ｎ−ＭＯＳ２０５のドレインに直接供給されるものとしてもよい。この場合でも、ｎ−ＭＯＳ２０４の消費電力とｎ−ＭＯＳ３０２の消費電力との差の分だけは、ゲートドライバ１０２全体として消費電力を低減させることができる。
【０１４９】
この場合においても、図２７に示すように、ｎ−ＭＯＳ４０２をプルアップ用の抵抗素子４１２に変えることができる。さらに、図２８に示すように、プルアップ用の素子を各段の付加構成として含まないものとすることもできる。
【０１５０】
さらに、図２９に示すように、ゲートに信号φ１またはφ２、ドレインにスタート信号ＩＮ（１番目の段）または前の段から出力された選択信号ＯＵＴｋ−１（２番目以降の段）が供給されるｎ−ＭＯＳ３１１をさらに付加構成として含むものとしてもよい。この場合、ｎ−ＭＯＳ２０１のソースは、ｎ−ＭＯＳ３０２のゲートに接続されず、ｎ−ＭＯＳ３１１のソースがｎ−ＭＯＳ３０２のゲートに接続されて配線容量ＣＣ２が形成されることとなる。
【０１５１】
このように、ｎ−ＭＯＳ２０２、２０５のゲートと、ｎ−ＭＯＳ３０２のゲートとに、スタート信号ＩＮまたは前の段からの選択信号ＯＵＴｋ−１を分けて供給することにより、ｎ−ＭＯＳ２０２、２０５とｎ−ＭＯＳ３０２の相互干渉を防ぎ、回路の動作安定性を高めることができる。
【０１５２】
この場合においても、図３０に示すように、ｎ−ＭＯＳ４０２をプルアップ用の抵抗素子４１２に変えることができる。さらに、図３１に示すように、プルアップ用の素子を各段の付加構成として含まないものとすることもできる。
【０１５３】
また、図３２に示すように、図４で示したｎ−ＭＯＳ３０２、４０２がなく、コントローラ１０４から供給された信号¬ＣＫ１（奇数番目の段）または信号ＣＫ１（偶数番目の段）が、ｎ−ＭＯＳ２０４のゲートに直接供給されるものとしてもよい。この場合でも、ｎ−ＭＯＳ２０５の消費電力とｎ−ＭＯＳ３０１の消費電力との差の分だけは、ゲートドライバ１０２全体として消費電力を低減させることができる。
【０１５４】
この場合においても、図３３に示すように、ｎ−ＭＯＳ４０１をプルダウン用の抵抗素子４１１に変えることができる。さらに、図３４に示すように、プルダウン用の素子を各段の構成要素として含まないものとすることもできる。
【０１５５】
さらに、図３５に示すように、主要構成としてｎ−ＭＯＳ２０４を含まず、奇数番目の段であれば信号φ１の他に信号ＣＫ１が、偶数番目の段であれば信号φ２の他に信号¬ＣＫ１がコントローラ１０４から供給される構成とすることもできる。この場合、水平期間の切り換わりタイミングにおいて信号ＣＫ１または信号¬ＣＫ１がローレベルに変化することで、出力される選択信号ＯＵＴｋのレベルをローレベルに変化させることができる。
【０１５６】
この場合においても、図３６に示すように、ｎ−ＭＯＳ４０１をプルダウン用の抵抗素子４１１に変えることができる。さらに、図３７に示すように、プルダウン用の素子を各段の構成要素として含まないものとすることもできる。
【０１５７】
さらに、図３８に示すように、ゲートに信号φ１またはφ２、ドレインにスタート信号ＩＮ（１番目の段）または前の段から出力された選択信号ＯＵＴｋ−１（２番目以降の段）が供給されるｎ−ＭＯＳ３１１をさらに付加構成として含むものとしてもよい。この場合、ｎ−ＭＯＳ２０１のソースは、ｎ−ＭＯＳ３０１のゲートに接続されず、ｎ−ＭＯＳ３１１のソースがｎ−ＭＯＳ３０１のゲートに接続されて配線容量ＣＣ１が形成されることとなる。
【０１５８】
このように、ｎ−ＭＯＳ２０２、２０５のゲートと、ｎ−ＭＯＳ３０１のゲートとに、スタート信号ＩＮまたは前の段からの選択信号ＯＵＴｋ−１を分けて供給することにより、ｎ−ＭＯＳ２０２、２０５とｎ−ＭＯＳ３０１の相互干渉を防ぎ、回路の動作安定性を高めることができる。
【０１５９】
この場合においても、図３９に示すように、ｎ−ＭＯＳ４０１をプルダウン用の抵抗素子４１１に変えることができる。さらに、図４０に示すように、プルダウン用の素子を各段の構成要素として含まないものとすることもできる。
【０１６０】
また、図４１に示すように、図３５に示した場合と同様に主要構成としてｎ−ＭＯＳ２０４を含まず、奇数番目の段であれば信号φ１の他に信号ＣＫ１が、偶数番目の段であれば信号φ２の他に信号¬ＣＫ１がコントローラ１０４から供給される構成とすることもできる。
【０１６１】
この場合においても、図４２に示すように、ｎ−ＭＯＳ４０１をプルダウン用の抵抗素子４１１に変えることができる。さらに、図４３に示すように、プルダウン用の素子を各段の構成要素として含まないものとすることもできる。
【０１６２】
さらに、各段が図１５〜図４３で示した変形例の構成を有するゲートドライバに対しても、第２の実施の形態と同様に、奇数番目の段に信号ＣＫ１、¬ＣＫ１を、偶数番目の段に信号ＣＫ２、¬ＣＫ２を供給して、選択信号ＯＵＴ１〜ＯＵＴｎが出力される期間を調整することも可能である。
【０１６３】
さらに、各段が図１５〜図４３で示した構成を有するゲートドライバに対しても、各段にｎ−ＭＯＳ２０７を付加して、第３の実施の形態の場合と同様に、双方向にシフト可能なゲートドライバを構成することが可能である。ここで、上記した変形例のうちでｎ−ＭＯＳ３１１、３２１、３２２を有する構成のものの場合、後の段からの選択信号ＯＵＴｋ＋１（ｎ−１番目の段まで）またはスタート信号ＩＮ（ｎ番目の段）がドレインに供給され、信号φ３（偶数番目の段）または信号φ４（奇数番目の段）がゲートに供給され、ソースがｎ−ＭＯＳ３０１及び／または３０２に接続されているｎ−ＭＯＳをさらに付加構成として有するものとすればよい。
【０１６４】
また、上記の第１〜第３の実施の形態、及び図１５〜図４３で示したｎ−ＭＯＳ２０３は、ゲートドライバ１０２全体で共通のものとしてもよい。すなわち、ゲートドライバ１０２内に、ゲートとドレインとに基準電圧Ｖｄｄが供給され、ソースが各段のｎ−ＭＯＳ２０４のドレインに接続されたｎ−ＭＯＳを１つだけ設けるものとしてもよい。また、ｎ−ＭＯＳ２０３は、各段毎に個別の、或いはゲートドライバ１０２全体としてトランジスタ以外の共通の抵抗素子に置き換えることができる。
【０１６５】
上記の第１〜第３の実施の形態、及び図１５〜図４３で示したｎ−ＭＯＳ３０１、３０２、４０１、４０２は、ゲートドライバ１０２内の奇数番目の段同士で共通のものとし、偶数番目の段同士で共通のものとしてもよい。この場合、ｎ−ＭＯＳ２０３（またはこれを置き換えた抵抗素子）をゲートドライバ１０２で共通のものとした場合には、ｎ−ＭＯＳ４０１、３０２、抵抗素子４１１、４１２を奇数番目の段同士、偶数番目の段同士で共通のものとしてもよい。
【０１６６】
上記の第１〜第３の実施の形態、及び図１５〜図４３で示した変形例では、ゲートドライバ１０２の各段ＲＳ１（ｋ）、ＲＳ２（ｋ）、ＲＳ３（ｋ）（ｋ：１〜ｎの整数）には、ｎチャネルＭＯＳ型電界効果トランジスタを用いていたが、制御信号の極性を反転することにより、ｐチャネルＭＯＳ型電界効果トランジスタを用いることもできる。この場合、出力される選択信号ＯＵＴ１〜ＯＵＴｎの極性も負極性となる。さらには、ＭＯＳ型以外の電界効果トランジスタを用いてもよい。
【０１６７】
ＩＩ．その他の変形例
上記の第１〜第３の実施の形態では、ゲートドライバ１０２を、液晶表示素子１０１のゲートラインＧＬ１〜ＧＬｎを順次選択して所定の電圧を供給するために使用した場合について説明した。しかしながら、上記構成のゲートドライバ１０２は、有機ＥＬ表示素子などの他のマトリクス状に表示画素が形成された表示素子、さらにはマトリクス状に撮像画素が形成された撮像素子を走査するためにも使用することができる。
【０１６８】
上記の第１〜第３の実施の形態では、デジタルスチルカメラが有する液晶表示装置１７において、液晶表示素子１０１を駆動するためのゲートドライバ１０２に本発明を適用した場合について説明した。しかしながら、上記のゲートドライバ１０２と同一の構成であっても、他の用途に使用するシフトレジスタとして使用することができる。例えば、半導体層の上下にそれぞれゲート絶縁膜を介して一対のゲートが設けられたスイッチング素子を兼ねたフォトトランジスタの一方のゲートに信号を出力するシフトレジスタとしても適用することができる。
【０１６９】
【発明の効果】
以上説明したように、本発明によれば、小さい消費電力で、信号レベルを減衰させることなく出力信号をシフトさせていくことができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかるデジタルスチルカメラを示す図であり、（ａ）は外観構成図、（ｂ）は概略の回路ブロック図である。
【図２】図１の液晶表示装置の構成を示す図である。
【図３】図２のゲートドライバの構成を示す図である。
【図４】本発明の第１の実施の形態において、ゲートドライバの１段分の構成を示す図である。
【図５】本発明の第１の実施の形態にかかるゲートドライバの動作を示すタイミングチャートである。
【図６】関連技術にかかるゲートドライバの１段分の構成を示す図である。
【図７】本発明の第２の実施の形態におけるゲートドライバの構成を示す図である。
【図８】本発明の第２の実施の形態におけるゲートドライバの動作を示すタイミングチャートである。
【図９】本発明の第３の実施の形態におけるゲートドライバの構成を示す図である。
【図１０】本発明の第３の実施の形態において、ゲートドライバの１段分の構成を示す図である。
【図１１】本発明の第３の実施の形態におけるゲートドライバの順方向動作を示すタイミングチャートである。
【図１２】本発明の第３の実施の形態におけるゲートドライバの逆方向動作を示すタイミングチャートである。
【図１３】本発明の第３の実施の形態にかかるデジタルスチルカメラの動作を説明する図である。
【図１４】本発明の第３の実施の形態にかかるデジタルスチルカメラの動作を説明する図である。
【図１５】ゲートドライバの１段分の他の構成を示す図である。
【図１６】ゲートドライバの１段分の他の構成を示す図である。
【図１７】ゲートドライバの１段分の他の構成を示す図である。
【図１８】ゲートドライバの１段分の他の構成を示す図である。
【図１９】ゲートドライバの１段分の他の構成を示す図である。
【図２０】ゲートドライバの１段分の他の構成を示す図である。
【図２１】ゲートドライバの１段分の他の構成を示す図である。
【図２２】ゲートドライバの１段分の他の構成を示す図である。
【図２３】ゲートドライバの１段分の他の構成を示す図である。
【図２４】ゲートドライバの１段分の他の構成を示す図である。
【図２５】ゲートドライバの１段分の他の構成を示す図である。
【図２６】ゲートドライバの１段分の他の構成を示す図である。
【図２７】ゲートドライバの１段分の他の構成を示す図である。
【図２８】ゲートドライバの１段分の他の構成を示す図である。
【図２９】ゲートドライバの１段分の他の構成を示す図である。
【図３０】ゲートドライバの１段分の他の構成を示す図である。
【図３１】ゲートドライバの１段分の他の構成を示す図である。
【図３２】ゲートドライバの１段分の他の構成を示す図である。
【図３３】ゲートドライバの１段分の他の構成を示す図である。
【図３４】ゲートドライバの１段分の他の構成を示す図である。
【図３５】ゲートドライバの１段分の他の構成を示す図である。
【図３６】ゲートドライバの１段分の他の構成を示す図である。
【図３７】ゲートドライバの１段分の他の構成を示す図である。
【図３８】ゲートドライバの１段分の他の構成を示す図である。
【図３９】ゲートドライバの１段分の他の構成を示す図である。
【図４０】ゲートドライバの１段分の他の構成を示す図である。
【図４１】ゲートドライバの１段分の他の構成を示す図である。
【図４２】ゲートドライバの１段分の他の構成を示す図である。
【図４３】ゲートドライバの１段分の他の構成を示す図である。
【符号の説明】
１・・・カメラ本体部、２・・・レンズユニット部、１０・・・バス、１１・・・ＣＰＵ、１２・・・ＲＯＭ、１３・・・ＲＡＭ、１４・・・入力部、１５・・・ＣＣＤ撮像装置、１６・・・画像メモリ、１７・・・液晶表示装置、１８・・・通信インタフェース、１Ａ・・・電源キー、１Ｂ・・・シリアル入出力端子、１４ａ・・・モード設定キー、１４ｂ・・・シャッターキー、１４ｃ・・・「＋」キー、１４ｄ・・・「−」キー、２ａ・・・レンズ、１０１・・・液晶表示素子、１０１ａ・・・ＴＦＴ、１０１ｂ・・・画素容量、１０２・・・ゲートドライバ、１０３・・・データドライバ、１０４・・・コントローラ、１０４ｆｍ・・・フレームメモリ、２０１〜２０７・・・ｎチャネルＭＯＳ型電界効果トランジスタ（主要構成）、３０１、３０２、３１１、３２１、３２２、４０１、４０２・・・ｎチャネルＭＯＳ型電界効果トランジスタ（付加構成）、４１１，４１２・・・抵抗素子、ＧＬ１〜ＧＬｎ・・・ゲートライン、ＤＬ・・・データライン
【図１】
0003823614.tif 000002
【図２】
0003823614.tif 000003
【図３】
0003823614.tif 000004
【図４】
0003823614.tif 000005
【図５】
0003823614.tif 000006
【図６】
0003823614.tif 000007
【図７】
0003823614.tif 000008
【図８】
0003823614.tif 000009
【図９】
0003823614.tif 000010
【図１０】
0003823614.tif 000011
【図１１】
0003823614.tif 000012
【図１２】
0003823614.tif 000013
【図１３】
0003823614.tif 000014
【図１４】
0003823614.tif 000015
【図１５】
0003823614.tif 000016
【図１６】
0003823614.tif 000017
【図１７】
0003823614.tif 000018
【図１８】
0003823614.tif 000019
【図１９】
0003823614.tif 000020
【図２０】
0003823614.tif 000021
【図２１】
0003823614.tif 000022
【図２２】
0003823614.tif 000023
【図２３】
0003823614.tif 000024
【図２４】
0003823614.tif 000025
【図２５】
0003823614.tif 000026
【図２６】
0003823614.tif 000027
【図２７】
0003823614.tif 000028
【図２８】
0003823614.tif 000029
【図２９】
0003823614.tif 000030
【図３０】
0003823614.tif 000031
【図３１】
0003823614.tif 000032
【図３２】
0003823614.tif 000033
【図３３】
0003823614.tif 000034
【図３４】
0003823614.tif 000035
【図３５】
0003823614.tif 000036
【図３６】
0003823614.tif 000037
【図３７】
0003823614.tif 000038
【図３８】
0003823614.tif 000039
【図３９】
0003823614.tif 000040
【図４０】
0003823614.tif 000041
【図４１】
0003823614.tif 000042
【図４２】
0003823614.tif 000043
【図４３】
0003823614.tif 000044