(57)【特許請求の範囲】
【請求項１】
センサから入力された電気信号に対応する粗調用の設定値と微調用の設定値とを出力するマイクロプロセッサと、
入力された一方の設定値に対応するデューティ比のパルス波を出力する少なくとも１つのＰＷＭ回路と、
それぞれの前記パルス波を平滑し直流電圧に変換するローパスフィルタと、
入力された他方の設定値に対応するアナログ電圧を出力する少なくとも１つのＤ／Ａ変換器と、
それぞれの前記Ｄ／Ａ変換器の出力を減衰させる減衰部と、
前記ローパスフィルタの出力と前記減衰部の出力とを加算し、この加算された電圧に対応する電流値を出力する２線式電圧電流変換器とを備え、
前記減衰部は、前記Ｄ／Ａ変換器の出力を分圧し抵抗からなる分圧器と、その分圧した電圧に基づき出力しＯＰアンプで構成されたバッファとを備え、
前記ＰＷＭ回路は、前記粗調用の設定値を入力し、
前記Ｄ／Ａ変換器は、前記微調用の設定値を入力する
ことを特徴とする電流出力伝送器。
【請求項２】
前記Ｄ／Ａ変換器は、重み抵抗型またはラダー抵抗型または重み定電流型または抵抗回路網型のデジタルアナログ変換器である
ことを特徴とする請求項１記載の電流出力伝送器。
【請求項３】
前記Ｄ／Ａ変換器は、前記マイクロプロセッサに内蔵されたデジタルアナログ変換器である
ことを特徴とする請求項１記載の電流出力伝送器。
【請求項４】
前記ローパスフィルタの出力に直列接続された抵抗と前記減衰部の出力に直列に接続された抵抗とは同じ抵抗値である
ことを特徴とする請求項２記載の電流出力伝送器。
【請求項５】
前記ローパスフィルタの出力と前記減衰部の出力との比を２の乗数倍にした
ことを特徴とする請求項１記載の電流出力伝送器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、構成が簡単でありかつ高速応答が可能なデジタルアナログ変換器に関し、特に消費電力が制限される電流出力伝送器に用いて好適なデジタルアナログ変換器とそれを用いた２線式伝送器に関するものである。
【０００２】
【従来の技術】
図４に物理量を周波数や電圧などの電気信号に変換するセンサ（図示せず）から信号を受けて４〜２０ｍＡ等の電流信号に変換して出力する２線式伝送器の構成を示す。図４において、センサからの信号Ｓはマイクロプロセッサ４１に入力される。マイクロプロセッサ４１はこの信号Ｓを設定値Ｄ（０≦Ｄ≦１）に変換してＰＷＭ回路（パルス幅変調方式のデジタルオナログ変換器）５１に出力する。
【０００３】
ＰＷＭ回路５１は入力された設定値Ｄに応じたデューティ比を有するパルス信号をバッファ６１に出力する。バッファ６１はこのパルス信号を基準電圧Ｖｒｅｆの振幅を有するパルス波に変換し、ローパスフィルタ７１に出力する。ローパスフィルタ７１はこのパルス波を平滑して直流信号に変換し、２線式電圧電流変換器８１に出力する。
【０００４】
２線式電圧電流変換器８１は入力すなわちローパスフィルタ７１の出力に比例する電流Ｉｏを出力する。抵抗Ｒ１〜Ｒ３の抵抗値を同じＲ１〜Ｒ３とし、基準電圧Ｖｒｅｆの電圧値を同じＶｒｅｆとすると、出力電流Ｉｏは、
Io=D×Vref×R2／(R1×R3)
になる。このようにして、物理量を電流信号に変換して出力する。
【０００５】
図５に２線式伝送器の他の例を示す。センサ（図示せず）からの電気信号Ｓはマイクロプロセッサ４２に入力される。マイクロプロセッサ４２はこの電気信号Ｓの値に応じて粗調設定値Ｄ１（０≦Ｄ１≦１）をＰＷＭ回路Ａ５２に、微調設定値Ｄ２（０≦Ｄ２≦１）をＰＷＭ回路Ｂ５３に出力する。
【０００６】
ＰＷＭ回路Ａ５２およびＰＷＭ回路Ｂ５３は図４実施例と同じようにその入力設定値に応じたデューティ比のパルス波をバッファ６２，６３に出力し、バッファ６２，６３はその振幅を基準電圧Ｖｒｅｆに整形してローパスフィルタ７２，７３に出力する。ローパスフィルタ７２，７３の出力は２線式電圧電流変換器８２で加算され、電流値に変換されて出力される。
【０００７】
粗調設定値Ｄ１に対応する出力電流の値をＩｏ１、微調設定値Ｄ２に対応する出力電流の値をＩｏ２とすると、出力電流値Ｉｏは、
Io＝Io1＋Io2
で表される。また、
Io1＝D1×R2×Vref／(R1×R3)
Io2＝D2×R2×Vref／(R1×R4)
で表される。Ｒ１〜Ｒ４は抵抗Ｒ１〜Ｒ４の抵抗値、Ｖｒｅｆは基準電圧Ｖｒｅｆの電圧値である。
【０００８】
また、出力電流の粗調成分Ｉｏ１と微調整分Ｉｏ２の割合は、
Io1／Io2＝R4／R3
になる。すなわち、粗調成分と微調整分の割合はＲ４とＲ３の比で決定される。例えば、粗調成分の設定値Ｄ１に８ビット、微調整分の設定値Ｄ２に８ビットを割り当て、Ｒ４／Ｒ３＝２５６とすると、１６ビットの分解能を得ることができる。
【０００９】
この２線式伝送器はＰＷＭ回路を２つ用いているので、その出力パルス波の周期を短くすることができる。そのため、ローパスフィルタ７２，７３の時定数を小さくすることができるので、図４の２線式伝送器よりも応答性を早くすることができるという特徴がある。
【００１０】
【発明が解決しようとする課題】
しかしながら、このような２線式伝送器には次のような課題があった。
【００１１】
図４の伝送器では、ローパスフィルタ７１の時定数をＰＷＭ回路５１の出力パルス波の周期よりかなり大きな値に設定しなければならないために、応答性が悪くなるという課題があった。
【００１２】
パルス波の周期を短くすればローパスフィルタ７１の時定数を小さくすることができるが、ＰＷＭ回路５１のクロック周波数を高くしなければならない。しかしながら、クロック周波数を高くすると消費電力が増加する。そのため、消費電力を小さく押さえなければならない２線式伝送器では実現が困難であるという課題もあった。
【００１３】
図５の２線式伝送器は、図４の２線式伝送器に比べて応答性を良くすることができるが、分解能を高くするためには抵抗Ｒ３とＲ４の比を大きくしなければならない。そのため、抵抗Ｒ４の抵抗値が高くなり、抵抗器の信頼性が低下し、またプリント基板に実装したときに漏れ電流の影響で精度が悪くなってしまうという課題があった。
【００１４】
従って本発明が解決しようとする課題は、応答性を良くすることができ、かつ精度の低下がないデジタルアナログ変換器およびそれを用いた電流出力伝送器を提供することにある。
【００１５】
【課題を解決するための手段】
このような課題を解決する本発明は以下のとおりである。
（１）センサから入力された電気信号に対応する粗調用の設定値と微調用の設定値とを出力するマイクロプロセッサと、入力された一方の設定値に対応するデューティ比のパルス波を出力する少なくとも１つのＰＷＭ回路と、それぞれの前記パルス波を平滑し直流電圧に変換するローパスフィルタと、入力された他方の設定値に対応するアナログ電圧を出力する少なくとも１つのＤ／Ａ変換器と、それぞれの前記Ｄ／Ａ変換器の出力を減衰させる減衰部と、前記ローパスフィルタの出力と前記減衰部の出力とを加算し、この加算された電圧に対応する電流値を出力する２線式電圧電流変換器とを備え、前記減衰部は、前記Ｄ／Ａ変換器の出力を分圧し抵抗からなる分圧器と、その分圧した電圧に基づき出力しＯＰアンプで構成されたバッファとを備え、前記ＰＷＭ回路は、前記粗調用の設定値を入力し、前記Ｄ／Ａ変換器は、前記微調用の設定値を入力することを特徴とする電流出力伝送器。
（２）前記Ｄ／Ａ変換器は、重み抵抗型またはラダー抵抗型または重み定電流型または抵抗回路網型のデジタルアナログ変換器であることを特徴とする（１）記載の電流出力伝送器。
（３）前記Ｄ／Ａ変換器は、前記マイクロプロセッサに内蔵されたデジタルアナログ変換器である
ことを特徴とする（１）記載の電流出力伝送器。
（４）前記ローパスフィルタの出力に直列接続された抵抗と前記減衰部の出力に直列に接続された抵抗とは同じ抵抗値であることを特徴とする（２）記載の電流出力伝送器。
（５）前記ローパスフィルタの出力と前記減衰部の出力との比を２の乗数倍にしたことを特徴とする（１）記載の電流出力伝送器。
また、本発明の実施例は、異なる最小出力値を有する複数のデジタルアナログ変換部１，５２を有し、この複数のデジタルアナログ変換部１，５２にアナログ値に変換すべきデジタル値に関連する値を入力し、複数のデジタルアナログ変換部１，５２のアナログ出力を加算して出力する構成のデジタルアナログ変換器であって、デジタルアナログ変換部の少なくとも１つをパルス幅変調方式のデジタルアナログ変換器５２で構成し、他のデジタルアナログ変換部を変換速度が速いデジタルアナログ変換器１１で構成するようにしたものである。応答速度を早くすることができる。
【００１６】
さらに、本発明の実施例は、前記変換速度が早いデジタルアナログ変換器は重み抵抗型またはラダー抵抗型または重み定電流型または抵抗回路網型のデジタルアナログ変換器であることを特徴としたものである。
【００１７】
また、本発明の実施例は、複数のデジタルアナログ変換部１，５２のうち最小出力値が最大のデジタルアナログ変換部を除いたデジタルアナログ変換部１は、デジタル値をアナログ信号に変換するＤ／Ａ変換回路１１と、このＤ／Ａ変換回路１１の出力を減衰させる減衰部１２とから構成されることを特徴としたものである。精度低下がなくなる。
【００１８】
さらに、本発明の実施例は、最小出力値が最大のデジタルアナログ変換部５２およびＤ／Ａ変換回路１１はほぼ同じ最小出力値を持つようにし、減衰部１２の減衰率を調整することにより、デジタルアナログ変換部１、５２の最小出力値を異ならせるようにしたものである。構成が簡単になる。
【００１９】
また、本発明の実施例は、複数のデジタルアナログ変換部５２、１のうち、最小出力値が最大のデジタルアナログ変換部５２をパルス幅変調方式のデジタルアナログ変換器とし、他のデジタルアナログ変換部１を変換速度が速いデジタルアナログ変換器としたものである。応答性をよくすることができる。
【００２０】
さらに、本発明の実施例は、複数のデジタルアナログ変換部５２，１の最小出力値の比率を２の乗数倍に設定したものである。設定値算出の剰余算が不要になる。
【００２１】
また、本発明の実施例は、異なる最小出力値を有する複数のデジタルアナログ変換部１，５２を有し、この複数のデジタルアナログ変換部１，５２に物理量を変換したデジタル値に関連する値を入力し、この複数のデジタルアナログ変換部１，５２のアナログ出力を加算して電流信号に変換して出力する電流出力伝送器であって、デジタルアナログ変換部１，５２の少なくとも１つをパルス幅変調方式のデジタルアナログ変換器５２で構成し、他のデジタルアナログ変換部１を変換速度が速いデジタルアナログ変換器で構成するようにしたものである。応答性が早くなる。
【００２２】
さらに、本発明の実施例は、変換速度が早いデジタルアナログ変換器１は、重み抵抗型またはラダー抵抗型または重み定電流型または抵抗回路網型のデジタルアナログ変換器であることを特徴としたものである。
【００２３】
また、本発明の実施例は、変換速度が速いデジタルアナログ変換器１１は、マイクロプロセッサに内蔵されたデジタルアナログ変換器であることを特徴としたものである。構成が簡単になる。
【００２４】
さらに、本発明の実施例は、複数のデジタルアナログ変換部１，５２のうち最小出力値が最大のデジタルアナログ変換部５２を除いたデジタルアナログ変換部は、デジタル値をアナログ信号に変換するＤ／Ａ変換回路１１と、このＤ／Ａ変換回路１１の出力を減衰させる減衰部１２とから構成されることを特徴としたものである。応答速度を早くすることができる。
【００２５】
また、本発明の実施例は、最小出力値が最大のデジタルアナログ変換部５２およびＤ／Ａ変換回路１１はほぼ同じ最小出力値を
持つようにし、減衰部１２の減衰率を調整することにより、デジタルアナログ変換部１の最小出力値を異ならせるようにしたものである。精度の低下がなくなる。
【００２６】
さらに、本発明の実施例は、複数のデジタルアナログ変換部１、５２のうち、最小出力値が最大のデジタルアナログ変換部５２をパルス幅変調方式のデジタルアナログ変換器とし、他のデジタルアナログ変換部１を変換速度が速いデジタルアナログ変換器としたものである。
【００２７】
また、本発明の実施例は、複数のデジタルアナログ変換部１，５２の最小出力値の比率を２の乗数倍に設定したものである。設定値を求めるための剰余算が不要になる。
【００２８】
【発明の実施の形態】
以下に、図に基づいて本発明を詳細に説明する。
図１は本発明に係る２線式伝送器の一実施例を示す構成図である。なお、図５と同じ要素には同一符号を付し、説明を省略する。図１において、マイクロプロセッサ４２はセンサ（図示せず）から入力された電気信号Ｓに対応する粗調用の設定値Ｄ１および微徴用の設定値Ｄ２を出力する。
【００２９】
ＰＷＭ回路５２は入力された粗調用設定値Ｄ１に対応するデューティ比を有するパルス波を出力する。このパルス波はバッファ６２でその振幅を基準電圧Ｖｒｅｆの大きさに整形される。整形されたパルス波はローパスフィルタ７２で平滑され、直流電圧に変換される。
【００３０】
１１はＤ／Ａ変換器であり、微調用設定値Ｄ２が入力されてこの設定値に対応するアナログ電圧を出力する。このＤ／Ａ変換器１１には抵抗回路網型、重み抵抗型、ラダー抵抗型、重み定電流型など、比較的変換速度の早いデジタルアナログ変換器を用いる。あるいはマイクロプロセッサ４２に内蔵されているデジタルアナログ変換器を用いてもよい。
【００３１】
１２は減衰部であり、Ｄ／Ａ変換器１１の出力を減衰させる。すなわち、抵抗Ｒ５とＲ６からなる分圧器でＤ／Ａ変換器の出力を分圧し、その分圧した電圧をＯＰアンプＡｍｐで構成されたバッファを通して出力する。Ｄ／Ａ変換器１１と減衰器１２でデジタルアナログ変換部１を構成している。デジタルアナログ変換部１の出力は２線式電圧電流変換器８２で加算され、この加算された電圧に対応する電流値Ｉｏが出力される。
【００３２】
次に、この実施例の動作を説明する。２線式電圧電流変換器８２の出力電流値をＩｏ、粗調設定値Ｄ１に対応する出力電流値をＩｏ１、微調設定値Ｄ２に対応する出力電流値をＩｏ２とすると、
Io＝Io1＋Io2  ・・・・・・・・・・・・・・  （１）
になる。
【００３３】
また、Ｉｏ１、Ｉｏ２は下記（２）、（３）式で表される。
Io1＝D1×(R2／R1)×Vref／R3  ・・・・・・  （２）
Io2＝D2×(R2／R1)×Vref×Dec／R4  ・・・  （３）
但し、Ｄｅｃは減衰器１２の減衰率であり、
Dec＝R6／(R5＋R6)  ・・・・・・・・・・・  （４）
で表される。従って、出力電流Ｉｏに占める粗調成分Ｉｏ１と微調整分Ｉｏ２の比は下記（５）式で与えられる。
Io2／Io1＝(R3／R4)×R6／(R5＋R6)  ・・・・・・（５）
【００３４】
この（３）式から、抵抗Ｒ５とＲ６の分圧比を変えることにより、微調成分と粗調成分の比を任意に設定することができる。この場合、抵抗Ｒ３とＲ４は同じ抵抗値を用いることもできる。また、抵抗Ｒ５とＲ６の抵抗値は他の要素の影響を受けないので、減衰率を大きくしてもこれらの抵抗の抵抗値はそれほど大きな値を用いる必要はない。
【００３５】
図２に具体的な設定例を示す。この例はＶｒｅｆ＝２．５Ｖ、Ｒ１＝１００Ω、Ｒ２＝Ｒ３＝Ｒ６＝１００ＫΩ、Ｒ４＝Ｒ５＝１ＭΩとした場合である。また、Ｄ１とＤ２の設定値はいずれも０〜２５５とする。
【００３６】
ＰＷＭ回路５２による粗調設定値Ｄ１の最大出力は、前記（１）式にそれぞれの値を代入して計算すると、
最大出力＝2.5V×(100KΩ／100Ω)×(1／100KΩ)＝25ｍＡ
になる。また、最小出力すなわち分解能は
最小出力＝最大出力／255＝98.04μＡ
になる。
【００３７】
Ｄ／Ａ変換器１１による微調設定値Ｄ２の最大出力は、同様にして
最大出力＝2.5Ｖ×(100KΩ／100Ω)×(100KΩ／(1MΩ＋100KΩ))×
(1／1MΩ)＝227.27μＡ
になる。また、最小出力すなわち分解能は
最小出力＝227.27μＡ／255＝0.8878μＡ
である。
【００３８】
また、微調設定値Ｄ２を１１０とすると、それに対応する出力電流Ｉｏ２は９７．６６μＡになる。この値は粗調設定値Ｄ１の分解能の値に近いので、微調設定値を０から１１０まで変化するようにすると、微調設定値がフルスケールになると粗調設定値が１増加する関係が得られる。
【００３９】
このような粗調設定値Ｄ１、微調設定値Ｄ２を設定するためには、下記の手順によって行う。
（１）出力したい電流値を図２のＰＷＭ回路の最小出力値で除算する。
（２）（１）の余りを図２のＤ／Ａ変換器の最小出力値で除算する。
（３）（１）の商をＤ１としてＰＷＭ回路５２に設定する。
（４）（２）の商をＤ２としてＤ／Ａ変換器１１に設定する。
【００４０】
すなわち、剰余算を２回行わなければならない。２線式伝送器では低消費電力が要求されるので、ＣＰＵのクロック周波数を高くすることが困難である。そのため、この２回の剰余算を演算するために時間がかかり、応答時間が遅くなってしまうという欠点がある。
【００４１】
そのため、粗調成分の出力電流と微調成分の出力電流の比を２のｎ乗（ｎは整数）になるように調整する。例えば、出力電流のフルスケールに対して１６ビットの整数（符号成分を除くと１５ビット）を対応させ、センサが検出する物理量を０〜７ＦＦＦＨの値に変換し、微調設定値Ｄ２に７ビット、粗調設定値Ｄ１に８ビットを割り当てる。この場合、微調設定値がフルスケール（＝１２８）になったときに粗調設定値が１増加する関係が得られればよい。
【００４２】
粗調成分の出力電流Ｉｏ１と微調成分の出力電流Ｉｏ２の比は前記（５）式で与えられるので、
Io2／Io1＝(R3／R4)×R6／(R5＋R6)＝1／128  ・・・・  （６）
になるように抵抗Ｒ３〜Ｒ６の値を決定すればよい。
【００４３】
図１実施例と同様にＲ１＝１００Ω、Ｒ２＝Ｒ３＝１００ＫΩとすると、Ｒ４＝３３０ＫΩ＋４７０ＫΩ、Ｒ５＝１５０ＫΩ、Ｒ６＝１０ＫΩとすれば、上式を満たすことが出来る。これらの抵抗値は汎用のＥ２４系列に含まれているので、簡単に入手することができる。
【００４４】
前記（１）〜（４）式を整理すると、出力電流Ｉｏは、
0003849562.tif 000002
になる。この式に前記（６）式およびＲ１＝１００Ω、Ｒ２＝Ｒ３＝１００ＫΩを代入すると、
Io＝(Vref／100)×(D1＋D2／128)
になる。
【００４５】
すなわち、上位８ビットを粗調設定値Ｄ１に設定し、下位７ビットを微調設定値Ｄ２にセットすればよいことがわかる。このようにすると、時間のかかる剰余算を行わなくてもよいので、応答性を高めることができる。
【００４６】
図３に本発明の他の実施例を示す。この実施例はデジタルアナログ変換部を３つ用いたものである。図３において、４３は信号処理回路中のマイクロプロセッサであり、センサ（図示せず）の出力Ｓを（ｎ１＋ｎ２＋ｎ３）ビットの値に変換する。
【００４７】
要素１〜要素３は図１のＰＷＭ回路５２あるいはデジタルアナログ変換部１であり、マイクロプロセッサ４３が変換した値が入力される。すなわち、要素１には下位ｎ３ビットが、要素２には中位ｎ２が、要素３には上位ｎ１ビットがそれぞれ設定値として入力される。要素１〜要素３はこの入力された設定値をアナログ信号に変換して出力する。
【００４８】
２１は減衰部であり、要素１の出力を１／２ｎ２＋ｎ３に減衰する。２２は減衰部であり、要素２の出力を１／２ｎ２に減衰する。３は加算部であり、減衰部２１，２２および要素３の出力を加算し、また必要であれば電流信号に変換して出力する。
【００４９】
なお、これらの実施例ではデジタルアナログ変換部を２つあるいは３つ使用したが、４つ以上使用するようにしてもよい。また、図１実施例では２線式伝送器の例で説明したが、３線式あるいは４線式の伝送器に用いることもできる。
【００５０】
【発明の効果】
以上説明したことから明らかなように、本発明によれば、次の効果が期待できる。
本発明の実施例は、異なる最小出力値を有する複数のデジタルアナログ変換部１，５２を有し、この複数のデジタルアナログ変換部１，５２にアナログ値に変換すべきデジタル値に関連する値を入力し、複数のデジタルアナログ変換部１，５２のアナログ出力を加算して出力する構成のデジタルアナログ変換器であって、デジタルアナログ変換部の少なくとも１つをパルス幅変調方式のデジタルアナログ変換器５２で構成し、他のデジタルアナログ変換部を変換速度が速いデジタルアナログ変換器１１で構成するようにした。
【００５１】
デジタルアナログ変換部を２個以上用いて変換するようにしたので、パルス変調方式のデジタルアナログ変換器の出力パルスの周期を短くすることができるので、応答速度を早くすることができるという効果がある。また、構成が簡単なパルス変調方式のデジタルアナログ変換器も併用するようにしたので、構成が複雑にならないという効果もある。
【００５２】
また、本発明の実施例は、前記変換速度が早いデジタルアナログ変換器は重み抵抗型またはラダー抵抗型または重み定電流型または抵抗回路網型のデジタルアナログ変換器であることを特徴とした。構成が比較的簡単でかつ変換速度が速いデジタルアナログ変換器を用いることができるという効果がある。
【００５３】
さらに、本発明の実施例は、複数のデジタルアナログ変換部１，５２のうち最小出力値が最大のデジタルアナログ変換部を除いたデジタルアナログ変換部１は、デジタル値をアナログ信号に変換するＤ／Ａ変換回路１１と、このＤ／Ａ変換回路１１の出力を減衰させる減衰部１２とから構成されることを特徴とした。
【００５４】
減衰部で減衰させるために高抵抗を用いる必要がないので、漏れ電流による精度低下がなく、かつ信頼性が低下しないという効果がある。
【００５５】
また、本発明の実施例は、最小出力値が最大のデジタルアナログ変換部５２およびＤ／Ａ変換回路１１はほぼ同じ最小出力値を持つようにし、減衰部１２の減衰率を調整することにより、デジタルアナログ変換部１、５２の最小出力値を異ならせるようにした。
【００５６】
デジタルアナログ変換部に同じ基準電圧を用いることができるなど、構成が簡単になるという効果がある。また、簡単に任意の減衰率を得ることができるという効果がある。
【００５７】
さらに、本発明の実施例は、複数のデジタルアナログ変換部５２、１のうち、最小出力値が最大のデジタルアナログ変換部５２をパルス幅変調方式のデジタルアナログ変換器とし、他のデジタルアナログ変換部１を変換速度が速いデジタルアナログ変換器とした。
【００５８】
下位側に変換速度の速いデジタルアナログ変換器を用いるようにしたので、細かい変動を高速で捕らえることができるという効果がある。
【００５９】
また、本発明の実施例は、複数のデジタルアナログ変換部５２，１の最小出力値の比率を２の乗数倍に設定した。データのビットを分割して各デジタルアナログ変換部に分配するだけでよく、設定値算出の剰余算が不要になるので、高速応答が可能になるという効果がある。
【００６０】
さらに、本発明の実施例は、異なる最小出力値を有する複数のデジタルアナログ変換部１，５２を有し、この複数のデジタルアナログ変換部１，５２に物理量を変換したデジタル値に関連する値を入力し、この複数のデジタルアナログ変換部１，５２のアナログ出力を加算して電流信号に変換して出力する電流出力伝送器であって、デジタルアナログ変換部１，５２の少なくとも１つをパルス幅変調方式のデジタルアナログ変換器５２で構成し、他のデジタルアナログ変換部１を変換速度が速いデジタルアナログ変換器で構成するようにした。
【００６１】
デジタルアナログ変換部を２個以上用いて変換するようにしたので、パルス変調方式のデジタルアナログ変換器の出力パルスの周期を短くすることができるので、応答速度を早くすることができるという効果がある。また、構成が簡単なパルス変調方式のデジタルアナログ変換器を併用するようにしたので、構成が複雑にならないという効果もある。
【００６２】
また、本発明の実施例は、変換速度が早いデジタルアナログ変換器１は、重み抵抗型またはラダー抵抗型または重み定電流型または抵抗回路網型のデジタルアナログ変換器であることを特徴とした。構成が比較的簡単でかつ変換速度が速いデジタルアナログ変換器を用いることができるという効果がある。
【００６３】
さらに、本発明の実施例は、変換速度が速いデジタルアナログ変換器１１は、マイクロプロセッサに内蔵されたデジタルアナログ変換器であることを特徴とした。個別のデジタルアナログ変換器が不要なため、構成が簡単になるという効果がある。
【００６４】
また、本発明の実施例は、複数のデジタルアナログ変換部１，５２のうち最小出力値が最大のデジタルアナログ変換部５２を除いたデジタルアナログ変換部は、デジタル値をアナログ信号に変換するＤ／Ａ変換回路１１と、このＤ／Ａ変換回路１１の出力を減衰させる減衰部１２とから構成されることを特徴とした。
【００６５】
減衰部で減衰させるために高抵抗を用いる必要がないので、漏れ電流による精度低下がなく、かつ信頼性が低下しないという効果がある。
【００６６】
さらに、本発明の実施例は、最小出力値が最大のデジタルアナログ変換部５２およびＤ／Ａ変換回路１１はほぼ同じ最小出力値を持つようにし、減衰部１２の減衰率を調整することにより、デジタルアナログ変換部１の最小出力値を異ならせるようにした。
【００６７】
デジタルアナログ変換部に同じ基準電圧を用いることができるなど、構成が簡単になるという効果がある。また、簡単に任意の減衰率を得ることができるという効果がある。
【００６８】
また、本発明の実施例は、複数のデジタルアナログ変換部１、５２のうち、最小出力値が最大のデジタルアナログ変換部５２をパルス幅変調方式のデジタルアナログ変換器とし、他のデジタルアナログ変換部１を変換速度が速いデジタルアナログ変換器とした。
【００６９】
下位側に変換速度の速いデジタルアナログ変換器を用いるようにしたので、細かい変動を高速で捕らえることができるという効果がある。
【００７０】
さらに、本発明の実施例は、複数のデジタルアナログ変換部１，５２の最小出力値の比率を２の乗数倍に設定した。データのビットを分割して各デジタルアナログ変換部に分配するだけ出よく、設定値算出の剰余算が不要になるので、高速応答が可能になるという効果がある。
【図面の簡単な説明】
【図１】本発明の一実施例を示す構成図である。
【図２】各デジタルアナログ変換部の設定の一例を示す表である。
【図３】本発明の他の実施例を示す構成図である。
【図４】従来の２線式伝送器の構成図である。
【図５】従来の２線式伝送器の構成図である。
【符号の説明】
１  デジタルアナログ変換部
１１  Ｄ／Ａ変換回路
１２、２１、２２  減衰部
３  加算部
４２、４３  マイクロプロセッサ
５２  ＰＷＭ回路
７２  ローパスフィルタ
８２  ２線式電圧電流変換器
【図１】
0003849562.tif 000003
【図２】
0003849562.tif 000004
【図３】
0003849562.tif 000005
【図４】
0003849562.tif 000006
【図５】
0003849562.tif 000007