(57)【要約】所定の距離を保って配置された二つ以上の電極５，６を備え、作動時には前記電極間５，６で電位差を有し、前記電極間５，６には外部に通じる隙間９を有し、前記隙間９には撥水膜１０が形成されているセラミック電子部品とする。これにより、電極５，６間を結ぶ隙間９内に水蒸気が吸着せず、導通パスが形成されるのを防止し、イオンマイグレーションの発生しない電子部品が得られる。
2002082480.tif 000002
【特許請求の範囲】
【請求項１】
所定の距離を保って配置された二つ以上の電極を備え、作動時には前記電極間で電位差を有し、前記電極間には外部に通じる隙間を有するセラミック電子部品であって、前記隙間には撥水膜が形成されていることを特徴とするセラミック電子部品。
【請求項２】
前記撥水膜により、前記電極間の電気的パスを防止した請求項１に記載の電子部品。
【請求項３】
前記隙間が、細孔及び欠陥から選ばれる少なくとも一つである請求項１に記載の電子部品。
【請求項４】
前記撥水膜が前記二つ以上の電極間の隙間内にのみ形成されている請求項２に記載の電子部品。
【請求項５】
前記撥水膜はカップリング剤分子の残基からなり、膜厚が１ｎｍ以上隙間を詰まらせる程度以下である請求項１に記載の電子部品。
【請求項６】
前記カップリング剤分子は、セラミック基材と共有結合している請求項５に記載の電子部品。
【請求項７】
前記カップリング剤分子は、その一部にフルオロアルキル基を含む請求項５に記載の電子部品。
【請求項８】
前記フルオロアルキル基を含むカップリング剤分子が下記の一般式（化１）で表されるパーフルオロアルキル  アルキル  シランの残基である請求項７に記載の電子部品。
2002082480.tif 000009
（ただし、ｎは０または整数、Ｒはアルキレン基、Ｓｉまたは酸素原子を含む置換基）
【請求項９】
前記フルオロアルキル基を含むカップリング剤分子が、ポリマー化している請求項７に記載の電子部品。
【請求項１０】
セラミックスが、印刷された後に焼結、シート成形された後に焼結、蒸着及びスパッタから選ばれる少なくとも一つにより形成されている請求項１に記載の電子部品。
【請求項１１】
前記二つ以上の電極がセラミックの内部に埋め込まれているかまたは表面に一体化されている請求項１に記載の電子部品。
【請求項１２】
前記電子部品が、基材上に厚膜形成されたセラミック層と少なくとも二つ以上の電極を具備する厚膜セラミック電子部品である請求項１に記載の電子部品。
【請求項１３】
前記電子部品が、セラミック素体と少なくとも二つ以上の導通回路を具備する複合インダクタ部品である請求項１に記載の電子部品。
【請求項１４】
前記複合インダクタ部品の空隙率が２％以上３０％以下の範囲である請求項１３に記載の電子部品。
【請求項１５】
電子部品が、電極とセラミック層が交互に積層された積層セラミックコンデンサ、バリスタ、半導体コンデンサ、セラミックサーミスタ、インダクタアレイ、コモンモードチョークコイル、マイクロトランス、及び作動時に電位差を有する２つ以上の電極を有するセラミック電子機能ユニットを内蔵するセラミック電子基板から選ばれる少なくとも一つである請求項１に記載の電子部品。
【請求項１６】
所定の距離を保って配置された二つ以上の電極を備え、作動時には前記電極間で電位差を有し、前記電極間には外部に通じる隙間を有するセラミック電子部品の製造方法であって、前記隙間にフッ素を含むカップリング剤を接触させ、乾燥後、加熱処理することを特徴とするセラミック電子部品の製造方法。
【請求項１７】
前記カップリング剤が、フルオロアルキル基を含む下記の一般式（化２）で表されるパーフルオロアルキル  アルキル  シランである請求項１６に記載の方法。
2002082480.tif 000010
（ただし、ｎは０または整数、Ｒはアルキレン基、Ｓｉまたは酸素原子を含む置換基、Ｙはアルキル基の置換基、ＯＡはアルコキシ基、ｑは０，１または２）
【請求項１８】
前記加熱処理条件が、温度１００〜２００℃、時間５〜６０分の範囲である請求項１６に記載の方法。
【請求項１９】
前記加熱処理により、前記一般式（化２）で表されるパーフルオロアルキル  アルキル  シランの脱アルコール反応を起こさせる請求項１６に記載の方法。
【請求項２０】
前記隙間にフッ素を含むカップリング剤を接触させる方法が、蒸気接触、常圧浸漬、減圧浸漬、減圧−加圧浸漬及びスプレーコーティングから選ばれる少なくとも一つの方法である請求項１６に記載の方法。
【請求項２１】
前記カップリング剤を溶媒で希釈して用いる請求項１６に記載の方法。
【発明の詳細な説明】
技術分野
本発明は、チップインダクタ、セラミックコンデンサおよびインダクタ−キャパシタ（ＬＣ）複合部品等のセラミック電子部品とその製造方法に関するものである。
背景技術
近年、電子機器の小型化、携帯化にともない、これらに収容される各種電子部品の軽薄短小化の要望が高まっている。それとともに、電子機器が使用される環境も多様となり、その使用環境に対する高信頼性の要望も高まってきている。
この様な背景の中で、セラミック電子部品において、従来から、高湿下におけるイオンマイグレーションの問題があった。
セラミック電子部品は、ミクロンオーダーまたはサブミクロンオーダーの粒子を焼結して得られるため、その焼結体表面および内部に多くの細孔、すなわちポアを有しているものがある。そのため、セラミック電子部品を高湿下に放置すると、セラミック焼結体表面と通じる焼結体内部のオープンポアには、水蒸気が侵入し、十分細いポアでは毛管凝縮により、水蒸気が結露する。それらのオープンポアの中には、セラミック層を挟むように設けられた電極間を貫通するオープン貫通ポアも存在する。このオープン貫通ポア内で結露した水滴が電極間をつないだ状態、つまり、結露水により導通パスを形成した状態で電極間に電圧がかかった場合、Ａｇ電極に代表される電極金属がイオン化し、イオンマイグレーションが生じる。イオンマイグレーションが生じると、例えば、セラミックコンデンサでは、電極間の絶縁抵抗が低くなり、電気特性劣化の原因となる。このような問題は、オープンポアを有するものばかりでなく、外部から電極間に通じる空間（欠陥）部を有する部品でも同様に発生する。
そこで、このイオンマイグレーションを抑制するために、従来は、セラミック焼結体を合成樹脂で全面被覆する手法、または、セラミック焼結体表面の全てのポアを合成樹脂やガラスで塞ぐ手法が取られてきた。
しかしながら、セラミック焼結体を合成樹脂で全面被覆しても、水蒸気のオープン貫通ポア内への侵入速度を抑制するだけで、長時間高湿下に放置しておくと、水蒸気は合成樹脂内を拡散していき、オープン貫通ポア内へ侵入した水蒸気は、毛管凝縮により結露する。この現象は高温高湿下で加速され結露が起こりやすくなる。この結露した水滴が電極間に導電パスを形成し、イオンマイグレーションを生じ、セラミック電子部品の電気特性変動を引き起こしていた。
一方、セラミック焼結体表面の全てのポアを塞ぐために合成樹脂を使用する場合は、樹脂と溶剤を混合した液をセラミック焼結体に含浸させた後、硬化させる手法が取られるのに対して、ガラスを使用する場合は、ガラスペーストを印刷、焼き付ける手法が取られる。これらの手法を取る場合、合成樹脂の架橋または硬化、あるいはガラスの溶融焼結時の体積収縮を考慮すると、全てのポアを塞ぐことは非常に困難である。仮に塞ぐことができても、ポア内の空間全てを満たすことは不可能で、隙間が残ったり、ポアに膜が被覆された状態になる。この場合、隙間を介して、あるいは被覆膜を拡散、透過して、水蒸気がセラミック焼結体内部のポアに侵入し、長時間高湿下に放置すれば、内部で結露して電極間に導通パスを形成し、イオンマイグレーションが生じることがあった。
また、ポア内の空間に隙間を残さないように合成樹脂やガラスを形成するために、セラミック焼結体へ含浸させる溶液の合成樹脂成分やガラスペーストのガラス成分の濃度を高くする方法も採用される。しかし、溶液およびガラスペーストの濃度を高くすると粘度が高くなり、溶液およびガラスペーストをセラミック焼結体表面の全てのポアに含浸させることが非常に困難となる。また、仮に、セラミック焼結体表面の全てのポア内に溶液を行き渡らせたとしても、焼結体内部のポア内にまで溶液を行き渡らせることは不可能である。合成樹脂でセラミック焼結体表面の全てのポアを塞ぐだけでは、上述したように、水蒸気は合成樹脂中を拡散して、セラミック焼結体内部に侵入してしまう。そして、イオンマイグレーションが生じ、電気特性変動が生じていた。また、ガラスで全面を完全に覆えば水分の拡散侵入は防げるが、ガラス焼け付き時にセラミックへのガラスの拡散が起こり、特性変化することから、構成上使用できない場合が多い。
発明の開示
本発明は、従来の問題を解決するため、長時間高湿下に放置しても、イオンマイグレーションの発生を防止し、それによる電気特性の劣化を防止したセラミック電子部品を提供することを目的とする。
前記目的を達成するため、本発明のセラミック電子部品は、所定の距離を保って配置された二つ以上の電極を備え、作動時には前記電極間で電位差を有し、前記電極間には外部に通じる隙間を有するセラミック電子部品であって、前記隙間には撥水膜が形成されていることを特徴とする。
次に本発明のセラミック電子部品の製造方法は、所定の距離を保って配置された二つ以上の電極を備え、作動時には前記電極間で電位差を有し、前記電極間には外部に通じる隙間を有するセラミック電子部品の製造方法であって、前記隙間にフッ素を含むカップリング剤を接触させ、乾燥後、加熱処理することを特徴とする。
本発明によれば、通常の高湿による毛管凝縮が電極間を通じて発生することがなく、たとえ温度差により結露が強制的に発生しても電極間に水のパス、すなわち、イオン移動できる導通パスが形成されないため、イオンマイグレーションを防止することができる。
発明を実施するための最良の形態
本発明においては、前記撥水膜は、二つ以上の電極間のみに形成してもよいし、セラミック焼結体の内部の隙間内全体に形成してもよい。二つ以上の電極間のみに形成する場合は、例えば後に述べるカップリング剤を含む溶液に電子部品を浸漬し、その後表層部のカップリング剤を溶液で洗浄して除去し、その後乾燥、加熱処理することにより形成できる。またセラミック焼結体の内部の隙間内全体に形成する場合は、前記の表層部の洗浄工程を省略する。
前記撥水膜はカップリング剤分子の残基からなり、膜厚が１ｎｍ以上隙間内部を詰まらせる程度以下であることが好ましい。撥水処理がされていれば、水分によるマイグレーションは改善される。前記カップリング剤分子は、セラミック基材と共有結合していることが好ましい。共有結合していれば、化学的にも長期間安定して撥水性を保持できる。
また、前記カップリング剤分子は、その一部にフルオロアルキル基を含むことが好ましい。例えば、下記の一般式（化１）で表されるパーフルオロアルキル  アルキル  シランの残基であることが好ましい。
2002082480.tif 000003
（ただし、ｎは０または整数、Ｒはアルキレン基、Ｓｉまたは酸素原子を含む置換基）
前記フルオロアルキル基を含むカップリング剤分子は、単分子で基材と結合していてもよいが、ポリマー化していることが好ましい。ポリマー化していれば、緻密性が高くなり、撥水効果も高いからである。
セラミック電子部品は微細化、小型化が進んでおり、ミクロな欠陥が発生し易いが、本発明の撥水膜を形成することにより、前記欠陥を改善できる。例えば、セラミック成形体が印刷により形成され焼結されている電子部品にも応用できる。また、セラミックがシートにより成形され、電極層と交互に積層形成され焼結された電子部品にも応用できる。また、セラミック層が蒸着やスパッタなどにより形成されている電子部品にも応用できる。また、前記二つ以上の電極がセラミック焼結体の内部に埋め込まれているかまたは表面に一体化されている電子部品にも応用できる。また、前記電子部品は、基材上に厚膜形成されたセラミック層と少なくとも二つ以上の電極を具備する厚膜セラミック電子部品であってもよい。さらに、前記電子部品は、セラミック焼結体と少なくとも二つ以上の導通回路を具備する複合インダクタ部品であってもよい。さらに、積層セラミックコンデンサ、バリスタ、半導体コンデンサ、セラミックサーミスタ、インダクタアレイ、コモンモードチョークコイル、マイクロトランス、及びこれらの少なくとも一つを内蔵したセラミック電子基板であってもよい。
次に本発明方法においては、前記カップリング剤が、フルオロアルキル基を含む下記の一般式（化２）で表されるパーフルオロアルキル  アルキル  シランであることが好ましい。
2002082480.tif 000004
（ただし、ｎは０または整数、Ｒはアルキレン基、Ｓｉまたは酸素原子を含む置換基、Ｙはアルキル基の置換基、ＯＡはアルコキシ基、ｑは０，１または２）
前記一般式（化２）の化合物が例えばＣＦ３−ＣＨ２−Ｏ−（ＣＨ２）１５−Ｓｉ（ＯＣＨ３）３（化３）の場合を説明する。電子部品がセラミック基材の場合は、通常酸化物で形成されており、表面には活性水素が存在しているので、これらの基材の隙間に（化３）化合物を接触させ加熱すると、脱アルコール反応が起き、ＣＦ３−ＣＨ２−Ｏ−（ＣＨ２）１５−Ｓｉ（Ｏ−）３（化４）の形で基材に共有結合する。−Ｓｉ（Ｏ−）３の部分は、分子どおしで架橋する場合もある。したがってポリマー化もしやすい。
前記加熱処理条件は、温度１００〜２００℃、時間５〜６０分の範囲が好ましい。
また前記隙間にフッ素を含むカップリング剤を接触させる方法は、例えば、蒸気接触、常圧浸漬、減圧浸漬、減圧−加圧浸漬、スプレーコーティング等、いかなる方法であってもよい。また前記カップリング剤を溶媒で希釈して用いるのが、実用上は好ましい。
前記一般式（化２）で表されるパーフルオロアルキル  アルキル  シランとしては、下記の化合物から選ばれる少なくとも一つであることが好ましい。
（１）ＣＦ３（ＣＦ２）５（ＣＨ２）２Ｓｉ（ＯＣＨ３）３
（２）ＣＦ３（ＣＦ２）７（ＣＨ２）２Ｓｉ（ＯＣＨ３）３
（３）ＣＦ３ＣＨ２Ｏ（ＣＨ２）１５Ｓｉ（ＯＣＨ３）３
（４）ＣＦ３（ＣＨ２）２Ｓｉ（ＣＨ３）２（ＣＨ２）１５Ｓｉ（ＯＣＨ３）３
（５）ＣＦ３（ＣＦ２）３（ＣＨ２）２Ｓｉ（ＣＨ３）２（ＣＨ２）９Ｓｉ（ＯＣＨ３）３
（６）ＣＦ３ＣＯＯ（ＣＨ２）１５Ｓｉ（ＯＣＨ３）３
（７）ＣＦ３（ＣＦ２）５（ＣＨ２）２Ｓｉ（ＯＣ２Ｈ５）３
（８）ＣＦ３（ＣＦ２）７（ＣＨ２）２Ｓｉ（ＣＨ３）２（ＣＨ２）９Ｓｉ（ＯＣ２Ｈ５）３
（９）ＣＦ３（ＣＦ２）７（ＣＨ２）２Ｓｉ（ＣＨ３）２（ＣＨ２）６Ｓｉ（ＯＣ２Ｈ５）３
（１０）ＣＦ３（ＣＦ２）７（ＣＨ２）２Ｓｉ（ＯＣ２Ｈ５）３
（１１）ＣＦ３ＣＨ２Ｏ（ＣＨ２）１５Ｓｉ（ＯＣ２Ｈ５）３
（１２）ＣＦ３ＣＯＯ（ＣＨ２）１５Ｓｉ（ＯＣ２Ｈ５）３
以下、本発明の実施の形態について図面を参照しながら説明する。
実施の形態１
図３に、アルミナ基板上に形成された厚膜セラミックコンデンサ１の断面模式図を示す。２はアルミナ基板、３は裏面電極、４はスルーホール、５は表面電極（下面電極）、６は上面電極、７は誘電体層である。誘電体層７内部には、セラミックの焼結ネットワーク８と、セラミック焼結体表面に通じ、かつ、下面電極５と上面電極６との間を貫通しているオープン貫通ポア９が存在する。
以上のように構成されたアルミナ基板上の厚膜セラミックコンデンサについて、以下にその製造方法を図面を参照しながら説明する。図４Ａ〜Ｄは、アルミナ基板上の厚膜セラミックコンデンサの製造方法を示す製造工程図である。最初に、図４Ａに示すようにスルーホール４’を設けたアルミナ基板２上にＡｇを主成分とするペーストをスクリーン印刷し、熱処理することにより、厚さ５μｍの裏面電極３を形成する。この時、同時にスルーホール４’中にもＡｇが充填され、電極４が形成される。次に、図４Ｂに示すように裏面電極３を印刷した逆面にＡｇを主成分とするペーストをスクリーン印刷し、熱処理することにより、厚さ５μｍの表面電極（下面電極）５を形成する。次に、図４Ｃに示すように誘電体ペースト７’をスクリーン印刷し、乾燥させる。次に、乾燥させた誘電体ペーストの上からＡｇ、Ｐｄを主成分とするペーストをスクリーン印刷し、熱処理することにより、厚さ５μｍの上面電極６と、下面電極５と上面電極６との間の厚みが３０μｍの誘電体層７を形成する。以上の工程により、図４Ｄに示すような厚膜セラミックコンデンサ１が得られる。
以上のように製造された厚膜セラミックコンデンサでは、電極として、Ａｇを用いているために、誘電体層７形成時の焼成温度をＡｇの溶融温度以上に上げることができない。そのため、誘電体層７の焼結が進まず、誘電体層７内部には粒子同士が焼結して網状にネットワークを形成した焼結ネットワーク８とオープン貫通ポア９が存在することとなる。
図１及び図２は、本発明のセラミック電子部品の一形態における厚膜セラミックコンデンサ１の断面模式図である。図１では、誘電体層７内の全てのオープン貫通ポア９のセラミック表面に撥水膜１０を形成している。図２では、下面電極５と上面電極６とを結ぶ全てのオープン貫通ポア９のセラミック表面の少なくとも一部に撥水膜１０を形成している。
図１に示すような厚膜セラミックコンデンサの撥水膜の具体的な成膜方法を以下に例示する。最初に、厚膜セラミックコンデンサ１とシランカップリング剤を溶解したシランカップリング溶液を準備する。次に、厚膜セラミックコンデンサをシランカップリング溶液中に浸漬し、外部から超音波振動を加えることにより、誘電体層７内部のオープン貫通ポア９にシランカップリング溶液を行き渡らせる。次に、厚膜セラミックコンデンサ１をシランカップリング溶液中から引き上げ、数分間室温で自然乾燥を行った後、熱処理して、シランカップリング剤の縮合反応を促進させる。この反応は、親水性の表面で進行するため、上記シランカップリング剤に由来する疎水基は、オープン貫通ポア９のセラミック表面に固定される。こうして、図示したように、シランカップリング剤の脱分子反応により、撥水膜１０がオープン貫通ポア９のセラミック表面に形成される。この撥水膜１０は、化学吸着により形成された単分子相当の膜になる。
また、図２に示すような厚膜セラミックコンデンサの撥水膜の具体的な成膜方法を以下に例示する。厚膜セラミックコンデンサ１とシランカップリング剤を溶解したシランカップリング溶液を準備する。次に、厚膜セラミックコンデンサ１をシランカップリング溶液中に浸漬し、外部から超音波振動を加えることにより、誘電体層７内部のオープン貫通ポア９にシランカップリング溶液を行き渡らせる。次に、厚膜セラミックコンデンサ１をシランカップリング溶液中から引き上げる。次に、シランカップリング剤が溶解可能な溶液で、上面電極６近傍部分のシランカップリング剤を洗浄除去する。次に、数分間室温で自然乾燥を行った後、熱処理して、シランカップリング剤の縮合反応を促進させる。
以上の方法により上面電極６と下面電極５の間を結ぶ全てのオープン貫通ポア９の少なくとも一部に必ず撥水された部分を形成することができ、電圧がかかった際のイオン移動を防止することができる。図２において、上面電極６近傍部分を洗浄除去したのは、その後、製品化の際に上面電極６および誘電体層７の被覆層の密着性や電極部分のめっき阻害を防止するためである。
なお、本発明の撥水処理によるイオンマイグレーション抑制作用は、電極種としてイオン化しうる金属を用いた電子部品に対して何にでも効果があるが、特に、Ａｇ、Ｃｕ、ＡｇＰｄを用いた電極を含む電子部品に対して有効に作用する。
以下に、図１および図２に示すような上面電極６と下面電極５との間のオープン貫通ポア９のセラミック表面に撥水膜１０を形成した場合の実施例について説明する。
実施例１
撥水剤としてフッ素系カップリング剤である下記式（化３）の化合物を準備した。
2002082480.tif 000005
次に、前記化合物をイソプロピルアルコールで１重量％に希釈し、シランカップリング溶液とした。次に、上述したように図４Ｄに示す厚膜セラミックコンデンサをシランカップリング溶液に浸漬し、超音波振動（１００Ｗ、４５ｋＨｚ）を１０分間加えた。次に、厚膜セラミックコンデンサをシランカップリング溶液から引き上げ、１０分間室温で自然乾燥した後、１５０℃で３０分間熱処理してシランカップリング剤の縮合反応を促進させた。
実施例２
実施例１と同様の手順で、超音波振動（１００Ｗ、４５ｋＨｚ）を１０分間加え、厚膜セラミックコンデンサをシランカップリング溶液から引き上げた後、イソプロピルアルコールで上面電極近傍のシランカップリング剤を洗浄除去した。次に、１０分間室温で自然乾燥した後、１５０℃で３０分間熱処理してシランカップリング剤の縮合反応を促進させた。
比較例１
図３に比較例１として用いた厚膜セラミックコンデンサの断面模式図を示す。撥水処理は行っていない。
比較例２
図５に比較例２として用いた厚膜セラミックコンデンサの断面模式図を示す。１１は厚膜セラミックコンデンサ、１２はフェノール樹脂である。最初に、図４Ｄに示す厚膜セラミックコンデンサとフェノール樹脂を準備した。次に、厚膜セラミックコンデンサを全面被覆するようにフェノール樹脂をスクリーン印刷した。次に、１５０℃で熱処理することにより、フェノール樹脂を硬化させ、厚膜セラミックコンデンサ上に、約１５μｍのフェノール樹脂層を形成した。
比較例３
図６に比較例３として用いた厚膜セラミックコンデンサの断面模式図を示す。１３は厚膜セラミックコンデンサ、１４はシリコン樹脂である。最初に、図４Ｄに示す厚膜セラミックコンデンサとシリコン樹脂希釈液（シリコンオイルで５倍希釈）を準備した。次に、厚膜セラミックコンデンサをシリコン樹脂希釈液中に浸漬し、超音波振動（１００Ｗ、４５ｋＨｚ）を１０分間加えた。次に、厚膜セラミックコンデンサをシリコン樹脂希釈液中から引き上げ、３００℃で１時間熱処理することにより、厚膜セラミックコンデンサ表面部分のポアを塞いだ。
実施例１、実施例２、比較例１、比較例２、比較例３でそれぞれ作製した厚膜セラミックコンデンサ各３０個を温度６０℃、相対湿度９５％の雰囲気下で、上面電極６と下面電極５との間に５Ｖを約５００時間印加した後の上面電極６と下面電極５との間の絶縁抵抗値を測定した。試験前には１０１０Ω以上であった絶縁抵抗が１０８以下となった場合を絶縁抵抗劣化とみなした。劣化個数の割合を表１に示す。
2002082480.tif 000006
表１から分かるように、撥水処理を行わなかった比較例１では、かなりの確率で絶縁抵抗劣化が生じている。比較例２として、フェノール樹脂で厚膜セラミックコンデンサ表面を全面被覆したものでは、絶縁抵抗劣化に対して一応の効果が確認されたが、全ての劣化を抑制することはできなかった。この原因としては、仮に、完全にフェノール樹脂が厚膜セラミックコンデンサ表面を覆っていても、水蒸気はフェノール樹脂内を拡散していくため、長時間後にはオープン貫通ポア内に侵入し、毛管凝縮により、結露するためであると考えられる。また、比較例３として、厚膜セラミックコンデンサ表面のポアにシリコン樹脂を含浸し、ポアを塞いだものでは、絶縁抵抗劣化に対して、かなりの効果が確認できたが、全ての劣化を抑制することはできなかった。この場合も、比較例２と同様に、厚膜セラミックコンデンサ表面部分のポアをシリコン樹脂で塞いでも水蒸気はシリコン樹脂中を拡散していき誘電体層内部のオープン貫通ポアに侵入し、結露したと考えられる。また、表面部分のポアを完全に塞ぐためにシリコン樹脂希釈液の濃度を高濃度にしたため、誘電体層内部のオープン貫通ポアまではシリコン樹脂希釈液が浸透しなかったと考えられる。
一方、実施例１および実施例２の撥水膜を形成したものに関しては、絶縁抵抗劣化を完全に防止することができた。この構成においては、シランカップリング剤を非常に低濃度に希釈しているために、シランカップリング溶液が誘電体層内部のオープン貫通ポアにまで容易に浸透していき、誘電体層内部のオープン貫通ポアのセラミック表面に撥水膜を形成する。また、撥水膜は空間的にオープン貫通ポアを塞ぐのではなく、オープン貫通ポア内のセラミック表面で、同電位にない電極間に毛管凝縮による導通パスが形成されるのを防止するだけでよい。つまり、オープン貫通ポア内に空隙を生じている状態でも、その役割を十分に果たす。
以上の理由により、この構成がイオンマイグレーションに対して、有効な手法であると考えられる。
実施の形態２
図１２に、積層セラミックコンデンサ４１の断面模式図を示す。４２は誘電体層、４３は内部電極、４４は外部電極である。積層セラミックコンデンサは、一般的に、シート成形により作製した誘電体シートとスクリーン印刷により作製した内部電極を交互に積層し、一体焼成した後、外部電極を形成して得られる。
以上のように製造された積層セラミックコンデンサでは、その焼成がかなりの高温で行われるため、誘電体層が緻密化され、焼結不足による隙間はほとんど存在しない。しかし、焼成前の誘電体層シートにごみなどが混入している場合、焼成後その部分には、隙間（欠陥）が存在することとなる。
図１３は、本発明のセラミック電子部品の一形態における積層セラミックコンデンサの拡大断面図である。誘電体層４２中の内部電極４３ａと４３ｂとの間をつなぐオープン貫通ポア９のセラミック表面に撥水膜１０を形成している。
以下に、図１３に示すような内部電極４３ａと４３ｂとの間をつなぐオープン貫通ポア９のセラミック表面に撥水膜１０を形成した場合の実施例について説明する。
実施例３
積層セラミックコンデンサ（定格電圧：６．３Ｖ、誘電体層厚み：３μｍ、内部電極Ｎｉ製）と撥水剤としてフッ素系カップリング剤である前記式（化３）の化合物を準備した。次に、前記化合物をイソプロピルアルコールで１重量％に希釈し、シランカップリング溶液とした。次に、図１１に示すような減圧加圧含浸装置２９を準備した。次に、この減圧加圧含浸装置２９内のバスケット３０に積層セラミックコンデンサを、容器３１にシランカップリング溶液３２を入れた。次に、減圧加圧含浸装置２９内を減圧（０．１Ｔｏｒｒ）にして、シランカップリング溶液３２内および積層セラミックコンデンサ内部に残存しているガスを排除した。ガスの排除は、２０分間行った。次に、減圧状態で、積層セラミックコンデンサをバスケット３０ごとシランカップリング溶液３２中に１０分間浸漬した。次に、Ｎ２ガスで減圧加圧含浸装置２９内を常圧に戻し、さらに、加圧（５ｋｇｆ／ｃｍ２）状態で３０分間放置した。次に、減圧加圧含浸装置２９内を常圧に戻し、バスケット３０をシランカップリング溶液３２から引き上げた。次に、積層セラミックコンデンサをバスケット３０から取り出し、１０分間室温で自然乾燥した後、１５０℃で３０分間熱処理してシランカップリング剤の縮合反応を促進させた。
実施例４
積層セラミックコンデンサ（定格電圧：６．３Ｖ、誘電体層厚み：３μｍ、内部電極Ｎｉ製）と撥水剤としてフッ素系カップリング剤である前記式（化３）の化合物を準備した。次に、積層セラミックコンデンサと前記化合物を同一容器内にいれ、容器内を１００℃に加熱し、３０分間放置した。この加熱により、シランカップリング剤は蒸気となり、積層セラミックコンデンサ内部のオープン貫通ポアにまで侵入していく。次に、積層セラミックコンデンサを容器から取り出し、１０分間室温で自然乾燥した後、１５０℃で３０分間熱処理してシランカップリング剤の縮合反応を促進させた。
比較例４
撥水処理を行わない点を除いては、実施例３及び実施例４と同様の積層セラミックコンデンサを用いた。
比較例５
実施の形態１の実施例１で行った撥水処理と同様の手順で、積層セラミックコンデンサに撥水処理を施した。
実施例３、実施例４、比較例４、比較例５で作製した積層セラミックコンデンサ各３０個を温度８５℃、相対湿度８５％の雰囲気下で、２４Ｖを５００時間印加した後の絶縁抵抗値を測定した。試験前には１０９Ω以上であった絶縁抵抗が１０６Ω以下となった場合を絶縁抵抗劣化とみなした。劣化個数の割り合いを表２に示す。
2002082480.tif 000007
表２から分かるように、撥水処理を行わなかった比較例４では、絶縁抵抗劣化が生じている。また、超音波振動によって撥水処理を行った比較例５においても、絶縁抵抗劣化が生じている。この原因としては、積層セラミックコンデンサの誘電体層は非常に緻密に焼成されているために、超音波振動を加えるだけでは、シランカップリング溶液が誘電体層内部の欠陥にまで行き渡らなかったためと、考えられる。一方、減圧加圧含浸を行った実施例３および蒸気含浸を行った実施例４では絶縁抵抗劣化は生じていない。比較例４および比較例５において、絶縁抵抗劣化が生じた試料を解析したところ、欠陥部にマイグレーションによる金属部が存在した。一方、実施例３および実施例４では、欠陥部は存在したが、その中に金属は確認されなかった。このことから、本発明は、積層セラミックコンデンサのように非常に緻密に焼結したセラミック電子部品においても、その内部に欠陥部分が存在する場合、マイグレーション防止に有効に作用する。
実施の形態３
図７に、複合インダクタ部品の外観斜視図を示す。複合インダクタ部品２１は、フェライト焼結体２２と外部電極２３ａ、２３ｂ、２３ｃ、２３ｄとで構成されている。
図８に、複合インダクタ部品の分解斜視図を示す（外部電極２３ａ、２３ｂ、２３ｃ、２３ｄは図示せず）。２４は第１のフェライトシート、２５ａ、２５ｂ、２５ｃ、２５ｄは内部導体、２６は導電剤を充填したスルーホール、２７は第２のフェライトシートである。内部導体２５ａと２５ｂ、２５ｃと２５ｄは、それぞれ導電剤を充填したスルーホール２６によって電気的に接続されている。導通回路２５ａ−２６−２５ｂ、２５ｃ−２６−２５ｄとの間には電気的な接続はない。内部導体２５ａ、２５ｂ、２５ｃ、２５ｄは、各々、図７における外部電極２３ａ、２３ｂ、２３ｃ、２３ｄに電気的に接続されている。
以上のように構成された複合インダクタ部品について、以下にその製造方法を図面を参照しながら説明する。
図９Ａ〜Ｅは、複合インダクタ部品の製造方法を示す製造工程図である。最初に、図９Ａに示すようにフェライト粉体と樹脂を主成分とするスラリーからドクターブレード法により、第１のフェライトシート２４を複数枚作製する。次に、図９Ｂに示すように、第１のフェライトシート２４の中央部に穴開け加工をしてスルーホール２６を形成し、このスルーホール２６にＡｇ等の導電材料を充填してなる第２のフェライトシート２７を作製する。次に、図９Ｃに示すように、Ａｇペースト印刷またはＡｇめっきにより、内部導体２５を形成する。この内部導体２５は中央から外側に向かって渦巻き状に形成され、かつその先端を第２のフェライトシート２７の一方の端縁まで延ばして形成されている。以上のように作製した第１のフェライトシート２４と第２のフェライトシート２７と内部導体２５を図８の構成となるように積層し、図９Ｄに示すようなフェライト積層体２８を作製する。この時、内部導体２５ａと２５ｂ、２５ｃと２５ｄは、第２のフェライトシート２７の導電材料を充填したスルーホール２６を介して内部側端縁が接続されるように重ね合わせられている。導通回路２５ａ−２６−２５ｂと２５ｃ−２６−２５ｄとの間には、電気的接続はない。次に、フェライト積層体２８を内部導体２５のＡｇが溶融しない温度で焼成することにより、フェライト焼結体（図示せず）を得る。次に図９Ｅに示すようにフェライト焼結体の端面に内部導体２５ａ、２５ｂ、２５ｃ、２５ｄと接続するようにＡｇペーストを塗布し、熱処理を行うことにより、外部電極２３ａ、２３ｂ、２３ｃ、２３ｄを形成する。次に、外部電極２３ａ、２３ｂ、２３ｃ、２３ｄ上に順次、Ｎｉめっき、Ｓｎめっきを施し、複合インダクタ部品２１を得る。複合インダクタ部品の場合、焼成の際にフェライトと内部導体との間に生じる残留応力が完成品の電気特性を劣化させるため、焼成条件は制限され、フェライト焼結体内部にはオープン貫通ポア９が存在することとなる。
複合インダクタ部品において所望の電気特性が得られる空隙率は、２〜３０％である。
図１０は、本発明のセラミック電子部品の一形態における複合インダクタ部品であり、図７の複合インダクタ部品をＩ−Ｉで切断した際のフェライト焼結体２２中央部分の断面拡大図である。フェライト焼結体２２中の内部導体２５ｂと２５ｃとをつなぐオープン貫通ポア９のセラミック表面に撥水膜１０を形成している。
図１０に示すような複合インダクタ部品の撥水膜の具体的な成膜方法を以下に例示する。最初に、複合インダクタ部品２１とシランカップリング剤を準備し、蒸気含浸を行い、フェライト焼結体２２内部のオープン貫通ポア９にシランカップリング剤を行き渡らせる。次に、複合インダクタ部品２１を数分間室温で自然乾燥を行った後、熱処理して、シランカップリング剤の縮合反応を促進させ、オープン貫通ポア９のセラミック表面に撥水膜１０を形成する。
以下に、図１０に示すような導通回路２５ａ−２６−２５ｂと２５ｃ−２６−２５ｄとの間のオープン貫通ポア９のセラミック表面に撥水膜１０を形成した場合の実施例について説明する。
実施例５
実施の形態２の実施例３で行った撥水処理と同様の手順で、複合インダクタ部品に撥水処理を施した。
実施例６
実施の形態２の実施例４で行った撥水処理と同様の手順で、複合インダクタ部品に撥水処理を施した。
比較例６
撥水処理を行わない点を除いては、実施例５と同様の複合インダクタ部品を用いた。
比較例７
実施の形態１の実施例１で行った撥水処理と同様の手順で、複合インダクタ部品に撥水処理を施した。
実施例５、実施例６、比較例６、比較例７、でそれぞれ作製した複合インダクタ部品の各３０個を温度６０℃、相対湿度９５％の雰囲気下で、導通回路２５ａ−２６−２５ｂと２５ｃ−２６−２５ｄとの間に５Ｖを１００時間印加した後の導通回路２５ａ−２６−２５ｂと２５ｃ−２６−２５ｄとの間の絶縁抵抗値を測定した。試験前には１０９Ω以上であった絶縁抵抗が１０４Ω以下となった場合を絶縁抵抗劣化とみなした。劣化個数の割り合いを表３に示す。
2002082480.tif 000008
表３から分かるように、撥水処理を行わなかった比較例６では、かなりの確率で絶縁抵抗劣化が生じている。比較例７として、シランカップリング溶液中に浸漬し、超音波振動を加えただけのものでも、絶縁抵抗劣化が生じている。この原因は、以下のように考えられる。発明者らは、前記厚膜セラミックコンデンサに比べて、複合インダクタ部品はセラミック部分が緻密であることをＳＥＭ観察で確認した。そのため、シランカップリング溶液中に浸漬し、超音波振動を加えるだけでは、フェライト焼結体内部の全てのオープン貫通ポアにシランカップリング溶液を行き渡らせることができず、撥水膜が形成されていないオープン貫通ポアが存在するようになる。
これに対し、実施例５及び実施例６の方法で撥水処理を行った複合インダクタ部品では、絶縁抵抗劣化は生じておらず、これらの場合は、全てのオープン貫通ポアのセラミック表面の少なくとも一部に撥水膜が形成されていると考えられる。
上記、実施例の他に、インダクタアレイ、コモンモードチョークコイル、マイクロトランス、バリスタ、半導体コンデンサ、セラミックサーミスタおよびこれらを内蔵したセラミック電子基板においても、同様な効果が得られることを確認した。
産業上の利用の可能性
以上説明したように本発明によれば、電極間に撥水膜を形成することにより、毛管凝縮水による導通パスが形成されるのを防止し、それに伴うイオンマイグレーションの発生を防止し、高湿下でも絶縁抵抗劣化の起こらないセラミック電子部品およびその製造方法を提供することができる。
【図面の簡単な説明】
図１は本発明の一実施の形態の撥水膜をセラミック焼結体の全体に形成したアルミナ基板上の厚膜セラミックコンデンサの断面模式図である。
図２は本発明の一実施の形態の構造を示すアルミナ基板上の厚膜セラミックコンデンサの断面模式図である。
図３は同、アルミナ基板上の厚膜セラミックコンデンサの断面模式図である。
図４Ａ〜図４Ｄは同、アルミナ基板上の厚膜セラミックコンデンサの製造方法を示す工程断面模式図である。
図５はアルミナ基板上の厚膜セラミックコンデンサにフェノール樹脂を被覆した比較例２の断面模式図である。
図６はアルミナ基板上の厚膜セラミックコンデンサの表面部分のポアをシリコン樹脂で塞いだ比較例３の断面模式図である。
図７は本発明の実施例５で用いた複合インダクタ部品の外観斜視図である。
図８は同、複合インダクタ部品の分解斜視図である。
図９Ａ〜図９Ｅは同、複合インダクタ部品の製造方法を示す工程模式図である。
図１０は図７の複合インダクタ部品のＩ−Ｉ線の断面図である。
図１１は本発明の実施例３および実施例５で用いた複合インダクタ部品の減圧加圧含浸装置の模式図である。
図１２は本発明の一実施例で用いた積層セラミックコンデンサの断面模式図である。
図１３は本発明の一実施の形態の構造を示す積層セラミックコンデンサの断面拡大図である。
【図１】
2002082480.tif 000011
【図２】
2002082480.tif 000012
【図３】
2002082480.tif 000013
【図４Ａ】
2002082480.tif 000014
【図４Ｂ】
2002082480.tif 000015
【図４Ｃ】
2002082480.tif 000016
【図４Ｄ】
2002082480.tif 000017
【図５】
2002082480.tif 000018
【図６】
2002082480.tif 000019
【図７】
2002082480.tif 000020
【図８】
2002082480.tif 000021
【図９Ａ】
2002082480.tif 000022
【図９Ｂ】
2002082480.tif 000023
【図９Ｃ】
2002082480.tif 000024
【図９Ｄ】
2002082480.tif 000025
【図９Ｅ】
2002082480.tif 000026
【図１０】
2002082480.tif 000027
【図１１】
2002082480.tif 000028
【図１２】
2002082480.tif 000029
【図１３】
2002082480.tif 000030
【国際調査報告】
2002082480.tif 000031
2002082480.tif 000032