(57)【特許請求の範囲】
【請求項１】
基板に対して実装する端子となる所定数の枠状端子部及び所定数の柱状端子部が肉薄部を介して連結されて形成された外部端子部に、前記枠状端子部及び柱状端子部に対応する端子接続部を有すると共に、搭載する半導体チップと電気的接続を行うための接続部が前記枠状端子部の上方に位置されるように形成されたパターン層を有するパターン部が接続される工程と、
前記パターン部上に前記半導体チップを搭載して前記パターン層の接続部との電気的接続を行う工程と、
前記外部端子部を露出させ、前記半導体チップを樹脂により封止する工程と、露出された前記外部端子部における前記枠状端子部と前記柱状端子部との連結状態及び前記各柱状端子部間の連結状態を分離させる工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
基板に対して実装する端子となる所定数の枠状端子部及び所定数の柱状端子部が肉薄部により連結されて形成された外部端子部の一方面上に、前記枠状端子部の一部、及び全部の前記柱状端子部の面を表出させて絶縁層を形成する工程と、
前記絶縁層上に、前記枠状端子部の一部及び柱状端子部の面に接触すると共に、搭載する半導体チップとの電気的接続を行うための接続部をパターニングした導体金属のパターン層を形成する工程と、
前記パターン層上に、前記接続部を表出させる開口部を形成した上部絶縁層を形成する工程と、
前記上部絶縁層上に、前記半導体チップを搭載して前記パターン層の接続部との電気的接続を行う工程と、
前記外部端子部を露出させ、前記半導体チップを樹脂により封止する工程と、
露出された前記外部端子部における前記枠状端子部と前記柱状端子部との連結状態及び前記各柱状端子部間の連結状態を分離させる工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１又は２記載の外部端子部は、所定の金属導体板の一方面に、前記枠状端子部及び柱状端子部となるパターンのレジストを塗布すると共に、その反対面全面にレジストを塗布する工程と、
前記一方面をハーフエッチングして前記枠状端子部と前記柱状端子部とを肉薄状態で連結して形成する工程と、
前記レジストを剥離する工程と、
により形成されることを特徴とする半導体装置の製造方法。
【請求項４】
請求項３記載の外部端子部の連結部分を突き上げにより前記枠状端子部及び柱状端子部を両面で突出させた形状に形成することを特徴とする半導体装置の製造方法。
【請求項５】
請求項１又は２記載の外部端子部は、所定の金属導体板の両面より押圧する塑性加工により、前記枠状端子部及び柱状端子部を両面で突出させて肉薄で連結状態に形成することを特徴とする半導体装置の製造方法。
【請求項６】
請求項１記載のパターン部は、絶縁性フィルム上に前記接続部を表出させる開口部を形成して前記パターン層となる金属箔を貼着し、フォトエッチングにより前記接続部及び前記端子接続部を形成することを特徴とする半導体装置の製造方法。
【請求項７】
請求項１記載のパターン部は、金属導体板に打ち抜き又はエッチングにより前記接続部を表出させる開口部を形成して前記パターン層となる金属箔を貼着し、フォトエッチングにより前記接続部及び前記端子接続部を形成することを特徴とする半導体装置の製造方法。
【請求項８】
請求項１又は２記載の外部端子部は、２枚の金属導体板のそれぞれの一方面に、前記枠状端子部及び柱状端子部を肉薄で連結形成するための凹部がハーフエッチングにより形成され、それぞれの金属導体板を接合して、少なくとも一方面に前記枠状端子部及び柱状端子部となる突出部分を形成することを特徴とする半導体装置の製造方法。
【請求項９】
請求項１又は２記載の外部端子部は、前記枠状端子部となる金属線枠及び前記柱状端子部となる金属球が形成され、前記金属線枠及び金属球を、金属導体板にハーフエッチングにより形成した溝及び凹部に嵌合して取り付けて形成することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項１又は２記載の柱状端子部は、前記肉薄部より上部における断面積が前記肉薄部より下部における断面積より小さくなるよう形成したことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、外部端子を平面上で格子状に配列させた半導体装置の製造方法に関する。
【０００２】
近年、電子機器の小型、薄型化及び高速、高機能化へのニーズが高まる中で、構成する主要品の一つである半導体装置においても小型化、高密度、高機能化が要求されている。そのため、半導体装置はその外形をＱＦＰ(Quad Flat Package)，ＱＴＰ(Quad Tape-carrier Package)等からＢＧＡ(Ball Grid Array)，ＴＡＢ(Tape Automated Bonding)接続技術を用いたミニ又はマイクロ（μ）ＢＧＡに移行してきている。
【０００３】
そこで、半導体装置の小型形状に伴う信頼性や電気的特性の向上が望まれている。
【０００４】
【従来の技術】
図３３に、従来のμＢＧＡパッケージの半導体装置の構成図を示す。図３３（Ａ）は断面図、図３３（Ｂ）は平面図である。
【０００５】
図３３（Ａ），（Ｂ）に示す半導体装置１１は、半導体チップ１２上にはパッド１３が所定数形成されており、半導体チップ１２のパッド１３以外の部分に弾力性のある接着剤１４が形成されている。また、半導体チップ１２の周囲側面には接着剤１５ａにより保護又は放熱のための金属等の枠部１６が取り付けられ、枠部１６上にも接着剤１５ｂが形成されている。
【０００６】
一方、ポリイミド（ＰＩ）等の樹脂フィルム１７上には銅箔のパターン１８が取着されており、パターン１８は外部パッド１８ａとそれより延出されるリード１８ｂにより構成されて、ＴＣ（Ｔａｐｅ  Ｃａｒｒｉｅｒ）が構成される。また、樹脂フィルム１７には外部パッド１８に対応する部分に孔１９が形成されており、孔１９内に外部パッド１８ａと接触する金又ははんだのボール電極２０が格子配列で形成される。例えば、ボール電極２０のピッチは0.5 mmに配列される。このボール電極２０が外部端子となる。
【０００７】
この樹脂フィルム１７が上述の接着剤１４，１５ｂ上に取着される。そして、パターン１８から延出されるリード１８ｂと半導体チップ１２のパッド１３とが融着等により接続され、この部分がエポキシ等の樹脂１５ｃにより封止される。
【０００８】
このように、半導体装置１１は、チップサイズに近い大きさでボール電極２０を備えるμＢＧＡパッケージ構造で形成される。
【０００９】
ところで、上記半導体装置１１は、その平面サイズが半導体チップ１２のサイズ又は端子数及び端子ピッチより決定される。
【００１０】
すなわち、端子数と端子ピッチから決定される面積が半導体チップ１２の面積を超えない場合には、半導体チップ１２上に形成されるパッド１３が格子配列された外部端子の外側に配設されることから半導体装置１１の平面サイズが決定される。
【００１１】
また、端子数及び端子ピッチから決定される面積が半導体チップ１２の面積を超える場合には、パッド１３は必ずしも外部端子の外側にならず、格子配列される外部端の面積により半導体装置１１の平面サイズが決定される。
【００１２】
【発明が解決しようとする課題】
しかし、上述のような半導体装置１１は、半導体チップ１２と外部端子との接続がＴＡＢ技術であることから一品一様となって汎用性がないという問題がある。
【００１３】
また、半導体チップ１２上に総ての外部端子を集中させることは、例えば、３２４ピン以上の端子数でパッド１３のピッチが８０μm 以下の場合に外部端子のピッチを0.4 mm以下にする必要があり実装が困難となる。一方、外部端子ピッチを0.5 mm以上にすることは半導体チップ１２のサイズを大きくする必要がありトータルコストの高騰を招くという問題がある。
【００１４】
更に、外部端子（バンプ電極２０）の形成においてめっき処理が施されることから、コスト高を招くという問題がある。また、半導体チップ１２の一部分が露出した状態となって、信頼性を低下させるという問題がある。
【００１５】
そこで、本発明は、上記課題に鑑みなされたもので、低コスト化を図ると共に、信頼性及び電気特性の向上を図る半導体装置の製造方法を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記課題を解決するために本発明では、下記の手段を講じたことを特徴とするものである。
【００１７】
請求項１記載の発明では、
基板に対して実装する端子となる所定数の枠状端子部及び所定数の柱状端子部が肉薄状態で連結されて形成された外部端子部に、前記枠状端子部及び柱状端子部に対応する端子接続部を有すると共に、搭載する半導体チップと電気的接続を行うための接続部が前記枠状端子部の上方に位置されるように形成されたパターン層を有するパターン部が接続される工程と、
前記パターン部上に前記半導体チップを搭載して前記パターン層の接続部との電気的接続を行う工程と、前記外部端子部を露出させ、前記半導体チップを樹脂により封止する工程と、
露出された前記外部端子部における前記枠状端子部と前記柱状端子部との連結状態を分離させる工程とを含んで半導体装置の製造方法を構成することを特徴とするものである。
【００１８】
また、請求項２記載の発明では、
基板に対して実装する端子となる所定数の枠状端子部及び所定数の柱状端子部が肉薄状態で連結されて形成された外部端子部の一方面上に、前記枠状端子部の一部、及び全部の前記柱状端子部の面を表出させて絶縁層を形成する工程と、
前記絶縁層上に、前記枠状端子部の一部及び柱状端子部の面に接触すると共に、搭載する半導体チップとの電気的接続を行うための接続部をパターニングした導体金属のパターン層を形成する工程と、
前記パターン層上に、前記接続部を表出させる開口部を形成した上部絶縁層を形成する工程と、
前記上部絶縁層上に、前記半導体チップを搭載して前記パターン層の接続部との電気的接続を行う工程と、
前記外部端子部を露出させ、前記半導体チップを樹脂により封止する工程と、露出された前記外部端子部における前記枠状端子部と前記柱状端子部との連結状態を分離させる工程とを含んで半導体装置の製造方法を構成することを特徴とするものである。
【００１９】
また、請求項３記載の発明では、
前記請求項１又は２の外部端子部は、所定の金属導体板の一方面に、前記枠状端子部及び柱状端子部となるパターンのレジストを塗布すると共に、その反対面全面にレジストを塗布する工程と、前記一方面をハーフエッチングして前記枠状端子部と前記柱状端子部とを肉薄状態で連結して形成する工程と、前記レジストを剥離する工程とにより形成されることを特徴とするものである。
【００２０】
また、請求項４記載の発明では、
前記請求項３記載の外部端子部の連結部分を突き上げにより前記枠状端子部及び柱状端子部を両面で突出させた形状に形成することを特徴とするものである。
【００２１】
また、請求項５記載の発明では、
前記請求項１又は２記載の外部端子部は、所定の金属導体板の両面より押圧する塑性加工により、前記枠状端子部及び柱状端子部を両面で突出させて肉薄で連結状態に形成することを特徴とするものである。
【００２２】
また、請求項６記載の発明では、
前記請求項１記載のパターン部は、絶縁性フィルム上に前記接続部を表出させる開口部を形成して前記パターン層となる金属箔を貼着し、フォトエッチングにより前記接続部及び前記端子接続部を形成することを特徴とするものである。
【００２３】
また、請求項７記載の発明では、
前記請求項１記載のパターン部は、金属導体板に打ち抜き又はエッチングにより前記接続部を表出させる開口部を形成して前記パターン層となる金属箔を貼着し、フォトエッチングにより前記接続部及び前記端子接続部を形成することを特徴とするものである。
【００２４】
また、請求項８記載の発明では、
前記請求項１又は２の外部端子部は、２枚の金属導体板のそれぞれの一方面に、前記枠状端子部及び柱状端子部を肉薄で連結形成するための凹部がハーフエッチングにより形成され、それぞれの金属導体板を接合して、少なくとも一方面に前記枠状端子部及び柱状端子部となる突出部分を形成することを特徴とするものである。
【００２５】
また、請求項９記載の発明では、
前記請求項１又は２の外部端子部は、前記枠状端子部となる金属線枠及び前記柱状端子部となる金属球が形成され、前記金属線枠及び金属球を、金属導体板にハーフエッチングにより形成した溝及び凹部に嵌合して取り付けて形成することを特徴とするものである。
【００２６】
また、請求項１０記載の発明では、
前記請求項１又は２記載の柱状端子部は、前記肉薄部より上部における断面積が前記肉薄部より下部における断面積より小さくなるよう形成したことを特徴とするものである。
【００２７】
上記の各手段は下記のように作用する。
【００２８】
請求項１，６乃至９記載の発明では、枠状端子部と柱状端子部とを肉薄で連結状態とした外部端子部に、絶縁性フィルム又は金属導体板に金属箔を貼着してパターニングし、所定のめっき処理されたパターン部を絶縁性接着剤で貼着すると共に、端子接触部分をめっき処理し、半導体チップ搭載後に樹脂封止して枠状端子部と柱状端子部との連結状態を分離させる。これにより、汎用性を有して異なるチップサイズでも低コストで製造することが可能となる。
【００２９】
また、請求項２記載の発明では、枠状端子部と柱状端子部とが肉薄状態で連結された外部端子部上に、絶縁層を介してパターン層を形成し、パターン層上に上部絶縁層を形成して半導体チップを搭載し、樹脂封止後に枠状端子部と柱状端子部の連結状態を分離させる。これにより、汎用性を有して異なるチップサイズでも低コストで製造することが可能となる。
【００３０】
また、請求項３乃至５記載の発明では、外部端子部を、ハーフエッチング後に連結部分を突き上げ、又は金属導体板を両面より押圧して塑性加工して肉薄の連結部分を形成する。これにより、両面で突出させた枠状端子部及び柱状端子部を容易に形成することが可能となる。
【００３１】
また、請求項１０記載の発明では、肉薄部より上部における断面積が肉薄部より下部における断面積より小さくなるよう柱状端子部を形成したことにより、肉薄部をエッチングにより除去した状態において、柱状端子部の上部部分と下部部分の断面積を略等しくすることができ、柱状端子部の形状を良好なものとすることができる。
【００３２】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００３３】
図１に、本発明の第１実施例の構成図を示す。図１（Ａ）は離面からの全体斜視図、図１（Ｂ）はその断面図である。
【００３４】
図１（Ａ），（Ｂ）に示す半導体装置２１は、図１（Ａ）において、パッケージ２２がモールド樹脂で形成された樹脂領域２３と端子領域２４とで構成される。端子領域２４はフレキシブルのＰＷＢ（プリントワイヤリングボード）で形成されたパターン部２５と外部端子部２６とで構成される。
【００３５】
外部端子部２６は、銅等の金属導体で形成されるもので、平面上外側に枠状端子部２７が形成され、枠状端子部２７の内領域に樹脂２３ａでそれぞれ絶縁された所定数（例えば３２４本）の柱状端子部２８が格子状に配列される。この枠状端子部２７は、後述するワイヤボンディングを行う場合のベースになると共に、電源パターン又は接地パターンとしての機能を持たせることにより、耐ノイズ性を向上させることができる。
【００３６】
図１（Ｂ）において、パターン部２５は、絶縁フィルム又は金属フレームのベース層３１と銅箔等で形成されたパターン層３２とが例えばエポキシ系の絶縁層３３を介在させて構成され、ベース層３１の中央部分に半導体チップ４１が銀ペースト等の接着剤４２により搭載される。パターン層３２は、柱状端子部２８に対応する端子接続部３２ａとワイヤ接続部３２ｂがそれぞれ形成される。
【００３７】
ベース層３１には半導体チップ４１の外側周辺の位置に開口部３４が形成されてパターン層３２のワイヤ接続部がそれぞれ表われ、半導体チップ４１の外周側に形成されたパッドとワイヤ４３によりそれぞれ電気的に接続されている（図２において説明する）。
【００３８】
そして、パターン部２５のパターン層３２と端子領域２４の外部端子部２６（枠状端子部２７）とが例えばエポキシ系の接着剤又は絶縁フィルムの絶縁層３５を介在させて固着されている。このとき、パターン層３２の端子接続部３２ａと外部端子部２６の柱状端子部２８とが当接状態でめっき３６により電気的に接続された状態になっている。尚、露出している外部端子部２６の枠状端子部２７と柱状端子部２８との表面には所定のめっき処理が施されている（後述する）。
ここで、図２に、図１の一部切截の説明図を示す。図２（Ａ）は一部切截の斜視図、図２（Ａ）はワイヤボンディング部分の拡大図である。
【００３９】
図２（Ａ）において、図１において説明したように、ベース層３１の中央部分に半導体チップ４１が搭載され、その周辺に開口部３４より表われるパターン層３２のワイヤ接続部３２ｂとワイヤ４３により電気的に接続されている。
【００４０】
図２（Ｂ）に示すように、半導体チップ４１上にはパッド４１ａが、ベース層３１の開口部３４に対して同位置で前後２列に形成されている。また、開口部３４より表われるパターン層３２のワイヤ接続部３２ｂの端部はワイヤボンディング用の大きさで千鳥状に配列されて形成される。
【００４１】
そして、開口部３４に近いパッド４１ａと、半導体チップ４１に近いワイヤ接続部３２ｂとがワイヤ４３ａで電気的接続が行われる。また開口部３４より遠いパッド４１ａと、半導体チップ４１より遠いワイヤ接続部３２ｂとがワイヤ４３ｂにより、ワイヤ４３ａのループより高さの高い形状ループで電気的接続が行われる。これにより、ワイヤ４３ａ，４３ｂ間の接触が防止されて配線密度を向上させることができる。
【００４２】
次に、図３に、図１のパターン部形成の製造工程図を示す。図３（Ａ）はパターン部２５のベースが絶縁フィルム（ＰＩ）の場合、図３（Ｂ）は金属フレーム（銅系又はスズ・ニッケル系）の場合を示したものである。
【００４３】
図３（Ａ）において、先ずベース層３１となるポリイミド（ＰＩ）フィルムが用意され（ステップ（Ｓ）１）、ワイヤ接続部３２ｂを表わすための開口部３４がプレスによる打ち抜きにより形成される（Ｓ２）。
【００４４】
続いて、ＰＩフィルム上に例えばエポキシ系の絶縁性の接着剤（絶縁層３３となる）が塗布され（Ｓ３）、パターン層３２となる銅箔が貼着される（Ｓ４）。その後、銅箔貼着面に所定のレジスト塗布を行い（Ｓ５）、所定パターン形成の露光を行う（Ｓ６）、露光後、露光を行った面（片面）の化学研磨であるエッチングを行い（Ｓ７）、その後レジスト剥離を行う（Ｓ８）。
【００４５】
これにより、ベース層３１の開口部３４よりパターン層３２のワイヤ接続部３２ｂが表われるもので、ここにワイヤボンディングのためのめっき処理（金、銀またはパラジウム）が行われるものである（Ｓ９）。
【００４６】
一方、図３（Ｂ）において、ベース層３１を金属フレームで構成する場合には、先ず、銅系又は鉄・ニッケル系の金属フレームが用意され（Ｓ１１）、ワイヤ接続部３２ｂを表わすための開口部３４がプレス又はエッチングにより形成される（Ｓ１２）。ここで、ベースが銅系の場合には、ベース上にＳｎＮｉのめっき処理が行われる（Ｓ１３ａ）。
【００４７】
開口部３４の形成後、又は銅系ベース上へのめっき処理後、絶縁層３３となるエポキシ系の絶縁性の接着剤が塗布され（Ｓ１３）、パターン層３２となる銅箔が貼着される（Ｓ１４）。その後、銅箔貼着面に所定パターンに応じたレジストが塗布され（Ｓ１５）、パターン形成の露光を行う（Ｓ１６）。
【００４８】
露光後、露光を行った面（片面）のエッチングを行い（Ｓ１７）、エッチングされなかった部分のレジスト剥離を行う（Ｓ１８）。そして、ベース層３１の開口部３４より表われたパターン層３２のワイヤ接続部３２ｂにワイヤボンディングのためのめっき処理（金、銀又はパラジウム）が行われるものである（Ｓ１９）。
【００４９】
次に、図４に、図１の外部端子部の製造工程図を示す。図４はエッチングにより外部端子部を形成する場合を示している。図４において、先ず例えば銅板が用意され（Ｓ２１）、パターン部２５との接続面に上記枠状端子部２７及び柱状端子部２８を形成するパターンでレジストが塗布されると共に（Ｓ２２）、パターン部接続面の裏面全面にレジストが塗布される（Ｓ２３）。
【００５０】
そして、両面エッチングを行い（Ｓ２４）、エッチング後に両面のレジスト剥離を行う（Ｓ２５）。この場合、パターン部接続面のエッチングはいわゆるハーフエッチング状態で枠状端子部２７と柱状端子部２８とは肉薄で連結された状態となる。
【００５１】
ここで、図５に、図４の外部端子部の後加工の製造説明図を示す。又、図６に、図４の外部端子部の他の形状の製造説明図を示す。
【００５２】
図５（Ａ）において、図４により形成した外部端子部２６は、パターン部接続面に柱状端子部２８となる突起２８ａが形成されており、その反対面はエッチング処理されない状態の平面形状である。
【００５３】
この外部端子部２６を、ポンチ５１ａ及びダイス５１ｂで構成されるプレス５１の、そのパターン部接続面を平坦なポンチ５１ａとし、反対面を突起２８間の谷部分に対応する突部５１ｂ1 が形成されたダイス５１ｂ側とするように位置させる。
【００５４】
そして、プレス５１のスタンピングにより、図５（Ｂ）に示すように柱状端子部２８を、その反対面でも突出させた形状とするものである。また隣接する各柱状端子部２８の間には肉薄部２９が介在しており、この肉薄部２９により各柱状端子部２８は連接された構成となっている。
【００５５】
また、図６（Ａ）は、図５（Ａ）のような突起２８ａが形成された外部端子部２６ではなく、銅板２６ａが用意され、これと共に突部５１ａ1及び５１ｂ2が対向して形成されたポンチ５１ａ及びダイス５１ｂ間に位置させる。
【００５６】
そして、プレス５１のスタンピングにより、図６（Ｂ）に示すように外部端子部２６の両面で柱状端子部２８を突出させて形成されるものである。この場合、どちらの面をパターン部接続面としてもよい。また、このプレス５１のスタンピングにより、肉薄部２９も一括的に形成される。
【００５７】
また、図７〜図９に、図４の外部端子部の他の形状の製造説明図を示す。
【００５８】
図７（Ａ）において、２枚の金属導体板（例えば銅合金）が用いられて、共にハーフエッチングにより所定数の凹部２６ｂ3を形成した金属導体板２６ｂ1，２６ｂ2が形成される。
【００５９】
これらを、図７（Ｂ）に示すように、金属導体板２６ｂ1の凹部２６ｂ3が形成されていない面に、金属導体板２６ｂ2の凹部２６ｂ3の形成されている面を重ね合わせ、超音波等によって接合して外部端子部２６を形成したものである。
【００６０】
この外部端子部２６は、凹部２６ｂ3が形成されていない面を露出させて樹脂封止した後にエッチングすることにより、後述する図１１（Ｂ）に示すような枠状端子部２７及び柱状端子部２８が肉薄の連結状態で形成されるものである。
【００６１】
また、図８（Ａ）に示す上述の図７（Ａ）で形成された２枚の金属導体板２６ｂ1，２６ｂ2を、図８（Ｂ）に示すように凹部２６ｂ3が形成されていない面同士を超音波等により接合して、外部端子部２６の両面で、かつ枠状端子部２７内で、柱状端子部２８を肉薄部２９を介して連結した状態で突出させたものである。この場合においても、図６と同様に何れの面をパターン部接続面としてもよい。
【００６２】
続いて、図９（Ａ）は、後に枠状端子部２７となるはんだ、すず等の材料で環状の金属線枠（厚さが柱状端子部２７の厚さと同等）２７ａと、柱状端子部２８となるはんだ、すずなどの金属球（径が柱状端子部２８の厚さと同等）２８ａが用意されると共に、例えば銅合金の金属導体板にハーフエッチングにより溝（金属線枠２７ａに対応）２６ｃ1と溝２６ｃ1の内側に凹部（金属球２８ａに対応）２６ｃ2 が形成された金属板２６ｃが用意される。
【００６３】
これを、図９（Ｂ）に示すように、溝２６ｃ1に金属線枠２７ａを嵌合させ、凹部２６ｃ2に金属球２８ａを嵌合させて加熱することで融着接合させたものである。すなわち、金属線枠２７ａの枠状端子部２７と金属球２８ａの柱状端子部２８が肉薄の連結状態で形成されるものである。
【００６４】
この外部端子部２６は、金属線枠２７ａと金属球２８ａが取り付けられていない面を露出させて樹脂封止した後にエッチングして金属導体板２６ｃを完全に除去することにより、後述する図１１（Ｂ）に示すような枠状端子部２７及び柱状端子部２８が形成されるものである。
【００６５】
続いて、図１０に、第１実施例のチップボンディングの製造工程図を示す。図１０において、上述のように形成されたパターン部２５と外部端子部２６とを、端子接続部３２ａと対応する柱状端子部２８とを突き合わせて絶縁層３５となる接着剤（例えばエポキシ系の熱硬化性樹脂）又は絶縁性フィルムにより貼着する（Ｓ３１）。
【００６６】
続いて、外部端子部２６側より銅でめっき処理を行うことによりめっき３６を形成して当該端子接続部３２ａと柱状端子部２８との電気的接続を行う（Ｓ３２）。
【００６７】
その後、パターン部２５に接着剤４２を介して半導体チップ４１を搭載し（Ｓ３３）、半導体チップ４１のパッド４１ａと開口部３４より表われるワイヤ接続部３２ｂとをワイヤ４３ａ，４３ｂによりボンディングする（Ｓ３４，図２（Ｂ）参照）。
【００６８】
そして、外部端子部２６の枠状端子部２７と柱状端子部２８を露出させて半導体チップ４１側を樹脂モールド又は樹脂ポッティングを行い、樹脂２３ａにより樹脂領域２４が形成される（Ｓ３５）。この状態が図１１（Ａ）に示される。
【００６９】
そこで、図１１に、第１実施例の最終工程の製造説明図を示す。図１１（Ａ）が図７に示す工程で形成されたもので、この状態では外部端子部２６における枠状端子部２７と柱状端子部２８とが導通状態となっている。
【００７０】
そこで、図１１（Ｂ）に示すように、露出した外部端子部２６の面のエッチングを樹脂２３ａの面まで行い、肉薄部２９を除去することにより枠状端子部２７と柱状端子部２８とを分離する。そして、分離した枠状端子部２７と柱状端子部２８とにはんだ、金、銀、錫、パラジウム等の基板実装可能なめっき処理を施すものである。
【００７１】
尚、パターン部２５及び外部端子部２６が連設状態で形成される場合に、連設状態でパッケージングやエッチング、めっき等の種々の工程の最後に個々の半導体装置２１Aに切り離されるものである。
【００７２】
このように、端子領域２４を半導体チップ４１の底面側に配置してその底部に外部端子部を配設し、また端子領域２４と半導体チップ４１の電気的接続をＴＡＢ技術ではなくワイヤ接続していることから、半導体チップ４１のサイズやパッド４１ａのレイアウトの制約を受けず、パッケージの汎用化を図ることができる。
【００７３】
また、格子配列の外部端子（柱状端子部２８）の形成を、外部端子部２６で未完成状態の全端子導通で樹脂領域２３の形成後に追加工により端子形成することから、安価かつ確実に行うことができると共に、半導体チップ４１の保護に樹脂を適用することができる。
【００７４】
更に、外部端子部２６に枠状端子部２７が設けられており、ワイヤボンディング時のベースにさせると共に、電源又はグランドとしての端子役割をさせて電源又はグランドをまとめて見掛け上の端子数が減少させることができ、耐ノイズ性を向上させることができる。
【００７５】
次に、図１２に第１実施例の他のパッケージ形状の外観図を示す。図１２（Ａ）に示す半導体装置２１B は、外部端子部２６の外周で例えば４つに分割した枠状端子部２７ａ1〜２７ａ4を形成したもので、他の構成は図１と同様である。
【００７６】
このように、枠状端子部２７ａ1〜２７ａ4を複数（役割に応じて適宜数を設定）に分割させることで電源やグランドのそれぞれの役割をもたせることができ、また適宜必要な信号系の役割を持たせることができるものである。
【００７７】
また、図１２（Ｂ）に示す半導体装置２１Cは、図１の枠状端子部２７を、外周に形成した第１の枠状端子部２７ａと、柱状端子部２８内で環状に形成した第２の枠状端子部２７ｂとで構成したもので、他の構成は図１と同様である。これによっても、電源、グランド等の役割をもたせることができ、耐ノイズ性を向上させることができる。
【００７８】
更に、図１２（Ｃ）に示す半導体装置２１D は、図１２（Ｂ）の第２の枠状端子部２７ｂを更に４つに分割させた第２の枠状端子部２７ａ1〜２７ａ4を形成したもので、同様に耐ノイズ性を向上させることができると共に、電源、グランド等の分担のレイアウトの自由性を向上させることができるものである。尚、図１２（Ａ）と図１２（Ｃ）を組み合わせた形状としてもよい。
【００７９】
次に、図１３に、本発明の第２実施例の構成図を示す。図１３（Ａ）は外観図、図１３（Ｂ）は断面図である。図１３（Ａ），（Ｂ）に示す半導体装置２１E は、図１に示す半導体装置２１Aのパターン部２５の構成を異ならせ、外部端子部２６との接続を蒸着により行ったものである。尚、第１実施例と同一の構成部分には同一符号を付して説明を省略する。
【００８０】
図１３（Ａ），（Ｂ）において、半導体装置２１Eは、パッケージ２２が樹脂領域２３と端子領域２４とで構成されることは、図１と同様である。樹脂領域２３は、同様に半導体チップ４１を保護する樹脂２３ａで形成される。
【００８１】
端子領域２４は、パターン部２５A と外部端子部２６で構成されて、外部端子部２６は外周の枠状端子部２７とその内側に格子状に配列された柱状端子部２８とで構成される。枠状端子部２７と柱状端子部２８とは第１の絶縁層５１ａで絶縁されると共に、第２の絶縁層５１ｂが枠状端子部２７上及び柱状端子部２８を表出させて第１の絶縁層５１ａ上に形成されている。
【００８２】
また、枠状端子部２７上方の第２の絶縁層５１ｂ上と、表出された柱状端子部２８の面上とにパターニングされたパターン層５２がアルミニウム等の蒸着により形成される。このとき、枠状端子部２７上方のパターン層５２には図２（Ｂ）に示すようなワイヤ接続部５２ａが形成される。このパターン層５２の柱状端子部２８面との接続部分が第１実施例における端子接続部となる。
【００８３】
このパターン層５２上には上部絶縁層である第３の絶縁層５３が形成され、上記ワイヤ接続部５２ａ部分に開口部５３ａが形成される。第３の絶縁層５３上には接着剤４２により半導体チップ４１が搭載される。半導体チップ４１上には、図２（Ｂ）に示すように前後２列のパッド４１ａが形成されており、ワイヤ４３（４３ａ，４３ｂ）により異なる高さで接触を回避させてパターン層５２のワイヤ接続部５２ａと電気的接続されている。また、パッド４１ａのうち、電源用又はグランド用のパッド４１ａと枠状端子部２７とワイヤ４３により電気的に接続される。
【００８４】
この半導体チップ４１を保護するように、樹脂２３ａで封止されて第３の絶縁層５３上で樹脂領域２３を形成している。このような半導体装置２１Eにおける外部端子部２６の製造は図４〜図６と同様である。
【００８５】
そこで、図１４に、第２実施例のパターン層の形成の製造説明図を示す。上記図４〜図６により形成された外部端子部２６は、図１４（Ａ）に示すように枠状端子部２７と柱状端子部２８とは導通状態のもので、その一方面における枠状端子部２７と柱状端子部２８間の凹部分に第１の絶縁層５１ａとして粉末ガラス若しくはガラスペースト、又はエポキシ系の樹脂を充填する。
【００８６】
そして、図１４（Ｂ）に示すように、柱状端子部２８を露出させて第１の絶縁層５１ａと同一のガラス又は樹脂を形成して第２の絶縁層５１ｂとする。
【００８７】
ここで、図１４（Ａ），（Ｂ）は第１及び第２の絶縁層５１ａ，５１ｂを順次堆積させた場合を示しているが、全面にガラスを溶融させて柱状端子部２８の表面を露出させて第１の絶縁層５１ａとし、ＣＶＤ（化学気相成長）法により柱状端子部２８の表面を露出させた状態でＳｉＯｎ（酸化シリコン）を被覆して第２の絶縁層５１ｂとしてもよい。また、同様に、全面に樹脂を充填して第１の絶縁層５１ａとし、柱状端子部２８の表面を露出させた後、プリント印刷等により露出面以外の部分に樹脂で被覆して第２の絶縁層５１ｂとしてもよい。
【００８８】
続いて、図１４（Ｃ）に示すように、第２の絶縁層５１ｂ及び柱状端子部２８に露出面上に所定パターンのマスクを用いて、例えばアルミニウムを蒸着し、その後金やパラジウム等のワイヤ接続可能な金属でめっき処理を行ってパターン層５２を形成する。この場合、全面にアルミニウムの蒸着した後フォトエッチングによりパターンを形成し、上述のようなめっき処理を行ってもよい。
【００８９】
そして、図１４（Ｄ）に示すように、枠状端子部２７の内側範囲で開口部５３ａが形成された第３の絶縁層５３として絶縁性フィルムを形成し、又はＣＶＤによりＳｉＯｎ層を形成し、又はプリント印刷により樹脂ペーストを塗布することにより形成する。
【００９０】
続いて、図１５に、第２実施例の最終工程の断面図を示す。図１５（Ａ）は、図１４（Ａ）〜（Ｄ）において形成されたパターン部２５上に半導体チップ４１が接着剤（例えば銀ペースト）４２により搭載され、図２（Ａ），（Ｂ）に示すようにワイヤ４３（４３ａ，４３ｂ）によりパッド４１ａとワイヤ接続部５２ａとが電気的接続が行われる。その後、端子領域２４の上方で半導体チップ４１を樹脂２３ａにより封止して樹脂領域２３を形成したものである。
【００９１】
そして、図１５（Ｂ）に示すように、外部端子部２６の底面のエッチングを行い、肉薄部２９を除去することにより枠状端子部２７と柱状端子部２８とを分離する。そして、その表面を基板実装可能にするために、はんだ、金、銀、錫、パラジウム等でめっき処理を施すものである。
【００９２】
尚、パターン部２５A 及び外部端子部２６が連設状態で形成される場合に、連設状態でパッケージングやエッチング、めっき等の種々の工程の最後に個々の半導体装置２１Eに切り離されるものである。
【００９３】
また、外部端子部２６は、図１２（Ａ）〜（Ｃ）に示すように、外周で分割し、又は外周と共に柱状端子部２８内に環状若しくは適宜分割して形成することで、電源やグランド等の役割を持たせて耐ノイズ性を向上させることもできるものである。
【００９４】
更に、肉薄部２９をエッチングにより除去するに際し、図１６（Ａ）に示すように予め柱状端子部２８の形状を肉薄部２９より上部における断面積が肉薄部２９より下部における断面積より小さくなるよう形成しておくことにより、肉薄部２９をエッチングにより除去した状態において、図１６（Ｂ）に示すように柱状端子部２８の上部部分と下部部分の断面積を略等しくすることができ、柱状端子部２８の形状を良好なものとすることができる。
【００９５】
続いて、本発明の第１参考例である半導体装置６０について説明する。図１７は、本発明の第１参考例である半導体装置６０の断面図である。半導体装置６０は、大略すると半導体チップ６１，リード体６２，封止樹脂（パッケージ）６３，及びソルダーレジスト（絶縁部材）６４等により構成されている。
【００９６】
半導体チップ６１は、本参考例ではワイヤ６５によりリード体６２に電気的に接続されている。リード体６２は、半導体チップ６１の外側方向に延出するリード部６６と、このリード部６６に対して略直角下方向に延出する外部接続端子部６７とにより構成されており、リード部６６と外部接続端子部６７とは一体的な構成となっている。
【００９７】
また、リード部６６は、ニッケル（Ｎｉ），アルミニウム（Ａｌ），或いはチタン（Ｔｉ）等よりなる内層６６ａの上部に金（Ａｕ），銀（Ａｇ），或いはパラジウム（Ｐｄ）等よりなる外層６６ｂが形成された構成とされている。
【００９８】
また、外部接続端子部６７は、柱状形状を有する柱状端子部６８と、この柱状端子部６８の下方端部に形成された端子端部６９とにより構成されている。柱状端子部６８は銅（Ｃｕ）により形成されており、また端子端部６９はニッケル（Ｎｉ），アルミニウム（Ａｌ），或いはチタン（Ｔｉ）等よりなる内層６９ａの下部に金（Ａｕ），銀（Ａｇ），或いはパラジウム（Ｐｄ）等よりなる外層６９ｂが形成された構成とされている。
【００９９】
後述するように、柱状端子部６８はアルカリ系エッチャント（エッチング液）により所定の形状に成形されるが、柱状端子部６８を挟んで配設されるリード部６６及び端子端部６９はアルカリ系エッチャントに対して溶解しない材料が選定されている。従って、エッチング処理により柱状端子部６８を形成する際、リード部６６及び端子端部６９をレジストとして用いることが可能となる。
【０１００】
封止樹脂６３は例えばエポキシ系の樹脂であり、半導体チップ６１の下面及びリード部６６の下面を露出した状態で、半導体チップ６１，リード部６６，及びワイヤ６５を封止した構成とされている。この封止樹脂６３は、例えばモールド金型を用いて樹脂モールドすることにより形成される。
【０１０１】
また、ソルダーレジスト６４は電気的絶縁材（例えば、絶縁性樹脂等）よりなり、少なくとも半導体チップ６１の下面及びリード部６６の下面を被覆するよう配設されている。また、前記したように外部接続端子部６７は下方に延出した構成とされているため、外部接続端子部６７はソルダーレジスト６４を貫通して下方に延出する。
【０１０２】
更に、外部接続端子部６７のソルダーレジスト６４を貫通して下方に延出した部分には、例えば無電解めっきによりＡｕ膜或いは半田膜（以下、外装膜７０という）が形成されている。前記したように、半導体チップ６１の下面及びリード部６６の下面は電気的絶縁材よりなるソルダーレジスト６４が配設されているため、外装膜７０を無電解めっきにより外部接続端子部６７に形成しても、外装膜７０が半導体チップ６１及びリード部６６に付着するようなことはない。
【０１０３】
上記構成とされた半導体装置６０は、前記したようにリード体６２が半導体チップ６１の外側方向に延出するリード部６６と、このリード部６６に対して略直角下方向に延出する外部接続端子部６７とにより構成されている。このため、外部接続端子部６７の配設位置はリード部６６の延出長により決定されることになるが、リード部６６の延出長は自由度を持って設定することができる。よって、半導体チップ６１の大きさに規制されずに外部接続端子部６７の配設位置を設定することが可能となり汎用性を向上させることができる。
【０１０４】
また、リード部６６と外部接続端子部６７とが一体的に形成されているため、リード部６６と外部接続端子部６７とを電気的に接続するためにビアホールの形成或いは配線の引き回しを行うことは不要となり、よって半導体装置６０のコスト低減を図ることができる。
【０１０５】
続いて、上記構成とされた半導体装置６０の製造方法について、図１８乃至図２０を用いて説明する。尚、図１７で示した半導体装置６０の構成と対応する部分については同一符号を附して説明する。
【０１０６】
半導体装置６０は、リードフレーム形成工程，半導体チップ搭載工程，封止樹脂配設工程，基板除去工程，絶縁部材配設工程，及び外装工程の各工程を実施することにより製造される。以下、各工程について詳述する。
【０１０７】
リードフレーム形成工程は、柱状端子部６８となる基板７１にリード部６６及び端子端部６９を形成してリードフレーム７２を形成する固定であり、図１８（Ａ）〜（Ｆ）に示す処理がこれに該当する。リードフレーム７２を形成するには、先ず図１８（Ａ）に示すように基板７１を用意する。この基板７１は、例えば厚さが１００μｍである銅板である。この基板７１の上面及び下面には、図１８（Ｂ）に示すようにフォトレジスト材７３，７４が所定の膜厚で塗布される。
【０１０８】
続いて、このフォトレジスト材７３，７４に対して両面露光及び現像等を行うことにより、図１８（Ｃ）に示すようにリード部６６の形成位置及び端子端部６９の形成位置に対応する部位のフォトレジスト材７３，７４を除去して開口７５，７６を形成する。次に、この開口部７５，７６内にめっき法を用いてリード部６６及び端子端部６９を形成する。
【０１０９】
具体的には、先ず厚さ約５μｍとなるまでＮｉめっき（Ａｌ，Ｔｉでもよい）を行い内層６６ａ，６９ａを形成し、続いてこの内層６６ａ，６９ａの上部に厚さ約０．１μｍとなるまでＡｕめっき（Ａｇ，Ｐｄでもよい）を行う。図１８（Ｄ）は、各開口７５，７６内にリード部６６及び端子端部６９が形成された状態を示している。
【０１１０】
上記のように基板７１の両面所定位置にリード部６６及び端子端部６９が形成されると、図１８（Ｅ）に示されるようにフォトレジスト材７３，７４は除去され、リード部６６及び端子端部６９のみが基板７１に配設された状態となる。また、この状態の基板７１は、図２９に示されるように、１枚の基板７１に複数個分（図２９には２個分を示している）の半導体装置６０に対応するリード部６６及び端子端部６９を形成している。
【０１１１】
続いて、上記のように複数個分の半導体装置６０に対応するリード部６６及び端子端部６９が形成された基板７１を１個分の半導体装置６０の領域毎に分割する。図２９に示す例では、図中一点鎖線で示す位置で基板７１を分割する。これにより、１個分の半導体装置６０に対応した基板７１（この１個分の半導体装置６０に対応した基板７１をリードフレーム７２という）が形成される。
【０１１２】
このように、リードフレーム形成工程において１枚の基板７１に複数個の半導体装置に対応するリード部６６及び端子端部６９を形成し、その後に１個分の半導体装置６０の領域毎に基板７１を分割しリードフレーム７２を形成することにより、１枚の基板７１からリードフレーム７２を多数個取りすることが可能となり、効率良くかつ精度良くリードフレーム７２を形成することができる。
【０１１３】
また、上記のように１枚の基板７１を複数個のリードフレーム７２に分割する処理はプレス加工を用いて行うが、この際に位置決め用ガイドホール７７及び素子間スロットル（図示せず）も一括的に形成する。これにより、位置決め用ガイドホール７７及び素子間スロットルを別個に形成する（例えば、エッチング等により形成す）構成に比べて、リードフレーム形成工程を簡単化することができる。以上のようにして形成されたリードフレーム７２を図１８（Ｆ）に示す。
【０１１４】
上記したリードフレーム形成工程を実施することによりリードフレーム７２が形成されると、続いて半導体チップ搭載工程が実施される。この半導体チップ搭載工程は、リードフレーム７２の基板上面の所定位置に半導体チップ６１を搭載すると共に、この半導体チップ６１と前記リード部６６とを電気的に接続する処理を行う工程であり、図１８（Ｇ）に示される。
【０１１５】
半導体チップ搭載工程では、先ずリードフレーム７２の半導体チップ６１が搭載される所定位置に、後述するアルカリ系エッチャントに溶解する材料（例えば、ポリビニールアルコール等）よりなる可溶性絶縁材７８を塗布し、この可溶性絶縁材７８を接着剤として半導体チップ６１をリードフレーム７２の上面に固定する。続いて、半導体チップ６１とリード部６６との間にワイヤボンディング法を用いて金線等のワイヤ６５を配設する。この際、リード部６６はＮｉ等よりなる内層６６ａの上部にＡｕ等よりなる外層６６ｂが形成されており、かつワイヤ６５はワイヤと同一材料により形成された外層６６ｂに接続されるため、ワイヤ６５とリード部６６との接続を良好に行うことができる。
【０１１６】
上記のように半導体チップ搭載工程を実施し、リードフレーム７２に半導体チップ６１を搭載すると共にワイヤ６５を配設すると、続いて封止樹脂配設工程が実施される。封止樹脂配設工程は、半導体チップ６１及びリード部６６を封止樹脂６３により封止する工程であり、図１９（Ｈ）に示される。本参考例においては、モールド金型を用いて封止樹脂６３をモールド形成する方法を用いている。これにより、半導体チップ６１及びリード部６６の底面を除く部分及びワイヤ６５は封止樹脂６３内に封止され保護された状態となる。尚、封止樹脂６３の材料としては、例えばエポキシ樹脂が選定されている。
【０１１７】
上記のように封止樹脂配設工程が実施され封止樹脂６３が配設されると、続いて基板除去工程が実施される。基板除去工程は、端子端部６９の配設位置を残し基板７１及び可溶性絶縁材７８を除去する工程である。
【０１１８】
この基板除去工程では、図１９（Ｈ）に示される半導体装置組立体８０をアルカリ系エッチャント（エッチング液）が充填されたエッチング槽に浸漬し、Ｃｕにより形成された基板７１をエッチングにより除去する。このエッチング処理の際、前記したようにリード部６６及び端子端部６９はアルカリ系エッチャントに対して溶解しない材料（具体的材料は前述した通り）が選定されている。このため、エッチング処理により柱状端子部６８を形成する際、リード部６６及び端子端部６９をレジストとして用いることが可能となる。
【０１１９】
従って、上記のエッチング処理により、リード部６６と端子端部６９とに挟まれた部分を除き基板７１はアルカリ系エッチャントにより溶解され除去される。基板除去工程が終了した状態を図１９（Ｉ）に示す。同図に示されるように、エッチング処理を実施しても基板７１のリード部６６と端子端部６９とに挟まれた部分は残存し、よってリード部６６と端子端部６９との間に柱状端子部６８が形成される。
【０１２０】
これにより、外側方向に延出するリード部６６と、柱状端子部６８及び端子端部６９とにより構成されリード部６６に対し直角下方に延出する外部接続端子部６７とにより構成されるリード体６２が形成される。また、前記したように可溶性絶縁材７８もエッチング処理により除去されるため、基板除去工程が終了した状態において、半導体チップ６１及びリード部６６（外部接続端子部６７の形成位置を除く）の底面は封止樹脂６３から露出した状態となっている。
【０１２１】
上記のように基板除去工程が実施され所定部分以外の基板７１が除去されると、続いて絶縁部材配設工程が実施される。この絶縁部材配設工程は、前記した基板除去工程を行うことにより露出された半導体チップ６１の下面及びリード部６６の下面を、外部接続端子部を除きソルダーレジスト６４（絶縁部材）で被覆する工程であり、図１９（Ｊ）に示される。
【０１２２】
この絶縁部材配設工程では、ソルダーレジスト６４として粘性の低い液状絶縁部材８１を用い、この液状絶縁部材８１を図１９（Ｊ）に示されるようにポッティングノズル８２を用いてポッティングした後スピナー等を用いて所定の膜厚にコートするか、或いは塗布することによりソルダーレジスト６４を形成する構成としている。
【０１２３】
上記のように、絶縁部材配設工程においてソルダーレジスト６４の基材として粘性の低い液状絶縁部材８１を用い、この液状絶縁部材８１をポッティング或いは塗布する方法を用いることにより、絶縁部材配設工程の簡単化を図ることができる。これは、外部接続端子部６７がリード部６６より直角下方に延出した（即ち、突出した）構成となっていることに起因する。
【０１２４】
仮に、外部接続端子部６７がＬＧＡ(Land Grid Array) 構造の半導体装置のように平坦な（突出量の小さい）構成であるとすると、液状絶縁部材を単にポッティング或いは塗布する方法では、外部接続端子部は液状絶縁部材に覆われてしまい、ソルダーレジスト内に埋設され接続端子として機能しなくなってしまう。よって、このＬＧＡ構造において液状絶縁部材を用いようとした場合、外部接続端子部には絶縁部材が付着しないようマスキング等の処理が必要となる。
【０１２５】
これに対し、本参考例の如く外部接続端子部６７がリード部６６より直角下方に延出した構成では、液状絶縁部材８１をポッティング或いは塗布しても外部接続端子部６７は液状絶縁部材８１（ソルダーレジスト６４）を貫通して突出するため、上記したようなマスキング等の処理は不要となる。よって、絶縁部材配設工程の簡単化を図ることができる。図２０（Ｋ）は、ソルダーレジスト６４が形成された状態を示している。
【０１２６】
上記のように絶縁部材配設工程が実施されソルダーレジスト６４が形成されると、続いて外装工程が実施される。この外装工程は、ソルダーレジスト６４から突出した外部接続端子部６７の表面に外装膜７０を形成する工程である。具体的には、外部接続端子部６７のソルダーレジスト６４を貫通して下方に延出した部分には、例えば無電解めっきによりＡｕ或いは半田をめっきすることにより外装膜７０を形成する。この際、前記したように半導体チップ６１の下面及びリード部６６の下面は電気的絶縁材よりなるソルダーレジスト６４が配設されているため、外装膜７０を無電解めっきにより外部接続端子部６７に形成しても、外装膜７０が半導体チップ６１及びリード部６６に付着するようなことはない。
【０１２７】
以上説明してきた各工程を実施することにより、図１７に示される半導体装置６０が製造される。上記した製造方法では、予めリードフレーム形成工程においてリードフレーム７２を形成し、このリードフレーム７２を基材として半導体装置６０の製造を行うため、効率良くかつ高精度に半導体装置６０を製造することができる。
【０１２８】
また、半導体チップ搭載工程において半導体チップ６１はリードフレーム７２の所定位置に可溶性絶縁材７８を用いて搭載され、かつ基板除去工程において可溶性絶縁材７８は除去されるため、半導体チップ６１の下面は露出された構成となる。従って、半導体チップ６１の下面はソルダーレジスト６４と接触する構成となり、放熱特性を向上させることができる。
【０１２９】
更に、絶縁部材配設工程を実施した後に外部接続端子部６７の表面に外装膜７０を形成する外装工程を実施するため、リード部６６及び半導体チップ６１に外装膜７０が付着して隣接するリード部間及び半導体チップ６１とリード部６６との間が外装膜７０により短絡することを確実に防止することができる。
【０１３０】
続いて、本発明の第２参考例である半導体装置９０について説明する。図２１は、本発明の第２参考例である半導体装置９０の断面図である。尚、図２１において、図１７に示した第１参考例に係る半導体装置６０と同一構成については、同一符号を附してその説明を省略する。
【０１３１】
本参考例に係る半導体装置９０は、第１参考例に係る半導体装置６０が半導体チップ６１をリードフレーム７２に搭載するのに可溶性絶縁部材７８を用いたのに対し、不可溶性絶縁材９１を用いて半導体チップ６１をリードフレーム７２に搭載したことを第１の特徴とする。従って、基板７１をアルカリ系エッチャントによりエッチング処理しても不可溶性絶縁材９１は溶解することはなく、図示されるように半導体チップ６１の下部には不可溶性絶縁材９１が残存した構成とされている。
【０１３２】
また、本参考例に係る半導体装置９０は、上記の如く半導体チップ６１の下部に配設された不可溶性絶縁材９１の下部にも外部接続端子部９２（以下、この外部接続端子部９２を内周端子部９２という）を形成したことを第２の特徴とするものである。従って、本参考例に係る半導体装置９０では、半導体チップ６１の外周部に外部接続端子部６７が配設されると共に、半導体チップ６１の内周部には内周端子部９２が配設された構成となる。即ち、半導体チップ６１の内周部及び外周部の双方に上記端子部６７，９２が配設された構成となる。
【０１３３】
上記のように、半導体チップ６１の下部に不可溶性絶縁材９１が残存する構成とすることにより、この不可溶性絶縁材９１の下部（即ち、半導体チップ６１の下部）に内周端子部９２を配設することが可能となる。図２１に示す参考例の半導体装置９０では、内周端子部９２を半導体チップ６１で発生する熱を放熱する放熱部材として用いている。
【０１３４】
この構成とすることにより、半導体チップ６１で発生した熱は内周端子部９２を介して放熱される。特に、内周端子部９２は外部接続端子部６７と同一の構成とされており、放熱性の良好なＣｕより形成される柱状端子部６８の下部にＮｉ膜及びＡｕ膜等よりなる端子端部６９が配設された構成であるため、半導体チップ６１で発生した熱を効率よく放熱することができる。また、内周端子部９２にリード部を接続させた構成とすることにより、内周端子部９２を信号端子或いは電源端子として用いることも可能であり、この構成とした場合には多ピン化を実現でき、半導体装置９０の高密度化を図ることができる。
【０１３５】
続いて、上記構成とされた半導体装置９０の製造方法について、図２２及び図２３を用いて説明する。尚、図２１で示した半導体装置９０の構成と対応する部分については同一符号を附して説明する。また、図１８乃至図２０を用いて説明した半導体装置６０の製造方法と異なる点を重点的に説明し、同一処理についてはその説明を省略する。
【０１３６】
半導体装置９０も、リードフレーム形成工程，半導体チップ搭載工程，封止樹脂配設工程，基板除去工程，絶縁部材配設工程，及び外装工程の各工程を実施することにより製造される。
【０１３７】
図２２（Ａ）〜（Ｆ）はリードフレーム形成工程を示している。本参考例に係るリードフレーム形成工程において前記した製造方法と異なる点は、図２２（Ｃ）において、フォトレジスト材７３，７４に対して両面露光及び現像等を行うことにより開口を形成する際、リード部６６の形成位置及び端子端部６９の形成位置に開口７５，７６を形成するのに加え、内周端子部９２の形成位置にも開口９３を形成する点である。
【０１３８】
この内周端子部９２の形成位置に形成された開口９３には、端子端部６９の形成位置に形成された開口７６と同様にＮｉめっき（Ａｌ，Ｔｉでもよい）を行い内層６９ａを形成し、続いてこの内層６９ａの上部にＡｕめっき（Ａｇ，Ｐｄでもよい）を行い、内周端子部９２を形成する。即ち、内周端子部９２用の端子端部６９の形成は、外部接続端子６７用の端子端部６９の形成と同時に行われる。図２２（Ｄ）は、リード部６６及び端子端部６９が形成された状態を示している。
【０１３９】
上記のように基板７１の両面所定位置にリード部６６及び端子端部６９が形成されると、図２２（Ｅ）に示されるようにフォトレジスト材７３，７４は除去され、続いて基板７１を１個分の半導体装置９０の領域毎に分割することにより、図２２（Ｆ）に示されるリードフレーム９４が形成される。
【０１４０】
このように、リードフレーム形成工程において、内周端子部９２用の端子端部６９の形成と、外部接続端子６７用の端子端部６９の形成とは同時に行われるため、内周端子部９２を設ける構成としてもリードフレーム形成工程が複雑になるようなことはない。
【０１４１】
上記したリードフレーム形成工程を実施することによりリードフレーム９４が形成されると、続いて半導体チップ搭載工程が実施される。この半導体チップ搭載工程では、リードフレーム９４の半導体チップ６１が搭載される所定位置に、基板７１の材料であるＣｕを溶解するアルカリ系エッチャントでは溶解しない材料（例えば、エポキシ樹脂等）よりなる不可溶性絶縁材９１を塗布し、この不可溶性絶縁材９１を接着剤として半導体チップ６１をリードフレーム７２の上面に固定することを特徴とする。図２２（Ｇ）は、半導体チップ搭載工程が終了した状態を示している。
【０１４２】
上記のように半導体チップ搭載工程が実施されると封止樹脂配設工程が実施され、図２３（Ｈ）に示されるように封止樹脂６３が配設される。この封止樹脂配設工程が終了すると、続いて基板除去工程が実施される。
【０１４３】
この基板除去工程では、図２３（Ｈ）に示される半導体装置組立体９５をアルカリ系エッチャント（エッチング液）が充填されたエッチング槽に浸漬し、Ｃｕにより形成された基板７１をエッチングにより除去する。このエッチング処理の際、前記したようにリード部６６及び端子端部６９はアルカリ系エッチャントに対して溶解しない材料が選定されている。このため、エッチング処理により柱状端子部６８を形成する際、リード部６６及び端子端部６９をレジストとして用いることが可能となる。
【０１４４】
従って、上記のエッチング処理により、リード部６６と端子端部６９とに挟まれた部分を除き基板７１はアルカリ系エッチャントにより溶解され除去される。基板除去工程が終了した状態を図２３（Ｉ）に示す。同図に示されるように、エッチング処理を実施しても基板７１のリード部６６と端子端部６９とに挟まれた部分は残存し、よってリード部６６と端子端部６９との間に柱状端子部６８が形成される。
【０１４５】
また、前記したように不可溶性絶縁材９１は基板７１を溶解するアルカリ系エッチャントでは溶解されない材料により形成されているため、上記のエッチング処理を実施しても除去されず半導体チップ６１の下部に残存する。
【０１４６】
これにより、外側方向に延出するリード部６６と、柱状端子部６８及び端子端部６９とにより構成されリード部６６に対し直角下方に延出する外部接続端子部６７とにより構成されるリード体６２が形成されると共に、不可溶性絶縁材９１の下部（即ち、半導体チップ６１の内周部）には内周端子部９２が形成される。この内周端子部９２と半導体チップ６１とは不可溶性絶縁材９１により電気的に絶縁されているため、内周端子部９２が半導体チップ６１と短絡してしまうことはない。
【０１４７】
尚、本参考例においても基板除去工程が終了した状態において、半導体チップ６１及びリード部６６（外部接続端子部６７の形成位置を除く）の底面は封止樹脂６３から露出した状態となっている。
【０１４８】
上記のように基板除去工程が実施され所定部分以外の基板７１が除去されると絶縁部材配設工程が実施され、図２３（Ｊ）に示されるように半導体チップ６１の下面及びリード部６６の下面にソルダーレジスト６４が配設される。ソルダーレジスト６４が配設されると、続いて外装工程が実施されソルダーレジスト６４から突出した外部接続端子部６７の表面に外装膜７０を形成し、図２１に示される半導体装置９０が製造される。
【０１４９】
以上説明してきた各工程を実施することにより、図２１に示される半導体装置９０が製造される。上記した製造方法によれば、図１８乃至図２０を用いて説明した製造方法と同様に、予めリードフレーム形成工程においてリードフレーム９４を形成し、このリードフレーム９４を基材として半導体装置６０の製造を行うため、効率良くかつ高精度に半導体装置６０を製造することができる。
【０１５０】
また、絶縁部材配設工程を実施した後に外部接続端子部６７の表面に外装膜７０を形成する外装工程を実施するため、リード部６６及び半導体チップ６１に外装膜７０が付着して隣接するリード部間及び半導体チップ６１とリード部６６との間が外装膜７０により短絡することを確実に防止することができる。
【０１５１】
これに加えて、本参考例に係る製造方法では、半導体チップ搭載工程において半導体チップ６１はリードフレーム９４の所定位置に不可溶性絶縁材９１を用いて搭載され、かつ基板除去工程において不可溶性絶縁材９１はエッチングにより除去されず残存するため、この不可溶性絶縁材９１の下部（即ち、半導体チップ６１の下部）に半導体チップで発生する熱を放熱する内周端子部９２（放熱部材）、或いは外部接続端子部を配設することが可能となる。
【０１５２】
続いて、本発明の第３参考例である半導体装置１００について説明する。図２４は、本発明の第３参考例である半導体装置９０の断面図である。尚、図２４において、図１７に示した第１参考例に係る半導体装置６０と同一構成については、同一符号を附してその説明を省略する。
【０１５３】
本参考例に係る半導体装置９０は、第１参考例に係る半導体装置６０が半導体チップ６１とリード部６６を接続するのにワイヤ６５を用いていたのに対し、半導体チップ６１とリード部６６を接続するのにバンプ１０１を用いフリップチップボンディングを行う構成としたことを特徴とする。
【０１５４】
このように、フリップチップボンディング法を用いて半導体チップ６１とリード部６６とをバンプ１０１により直接接続する構成とすることにより、接続部における電気的特性（例えば、インピーダンス特性）を向上することができ、またワイヤボンディング法に比べて高密度化を図れるため、多ピン化に対応することができる。
続いて、上記構成とされた半導体装置１００の製造方法について、図２５及び図２６を用いて説明する。尚、図２４で示した半導体装置１００の構成と対応する部分については同一符号を附して説明する。また、図１８乃至図２０を用いて説明した半導体装置６０の製造方法と異なる点を重点的に説明し、同一処理についてはその説明を省略する。
【０１５５】
本参考例に係る半導体装置１００も、リードフレーム形成工程，半導体チップ搭載工程，封止樹脂配設工程，基板除去工程，絶縁部材配設工程，及び外装工程の各工程を実施することにより製造される。
【０１５６】
図２５（Ａ）〜（Ｆ）はリードフレーム形成工程を示している。本参考例に係るリードフレーム形成工程において前記した製造方法と異なる点は、図２５（Ｃ）において、フォトレジスト材７３，７４に対して両面露光及び現像等を行うことにより開口を形成する際、リード部６６の形成位置に対応する開口１０２を半導体チップ６１の下部にまで延出するよう長く形成した点である。
【０１５７】
この開口１０２には、端子端部６９の形成位置に形成された開口７６と同様にＮｉめっき（Ａｌ，Ｔｉでもよい）を行い内層６９ａを形成し、続いてこの内層６９ａの上部にＡｕめっき（Ａｇ，Ｐｄでもよい）を行い内周端子部９２を形成する。
【０１５８】
上記のように基板７１の両面所定位置にリード部６６及び端子端部６９が形成されると、図２５（Ｅ）に示されるようにフォトレジスト材７３，７４は除去され、続いて基板７１を１個分の半導体装置９０の領域毎に分割することにより、図２５（Ｆ）に示されるリードフレーム７２が形成される。
【０１５９】
このように、リードフレーム形成工程において、リード部６６の長さ及び形状は任意に設定することが可能であり、よってフリップチップボンディング法にも容易に対応することができる。
【０１６０】
上記したリードフレーム形成工程を実施することによりリードフレーム７２が形成されると、続いて半導体チップ搭載工程が実施される。この半導体チップ搭載工程では、予め半導体チップ６１の電極パッド或いはリード部６６の所定位置にバンプ１０１（半田バンプ或いは金バンプ等）を形成しておき、半導体チップ６１をリード部６６にフェイスダウンした上で加熱処理することにより半導体チップ６１をリード部６６に接合する。このフリップチップボンディング法を用いることにより、前述したように電気的特性及び高密度化を図ることができる。図２５（Ｇ）は半導体チップ搭載工程が終了した状態を示している。
【０１６１】
尚、図２５及び図２６に示す参考例では図示されていないが、前記した各実施例及び参考例に係る製造方法のように、半導体チップ６１の下部に可溶性絶縁材或いは不可溶性絶縁材を塗布する構成としてもよい。この可溶性絶縁材或いは不可溶性絶縁材を塗布した構成における効果は、前述した通りである。
【０１６２】
上記のように半導体チップ搭載工程が実施されると封止樹脂配設工程が実施され、図２６（Ｈ）に示されるように封止樹脂６３が配設される。この封止樹脂配設工程が終了すると、続いて基板除去工程が実施される。
【０１６３】
この基板除去工程では、図２６（Ｈ）に示される半導体装置組立体１０３をアルカリ系エッチャント（エッチング液）が充填されたエッチング槽に浸漬し、Ｃｕにより形成された基板７１をエッチングにより除去する。このエッチング処理により、リード部６６と端子端部６９とに挟まれた部分を除き基板７１はアルカリ系エッチャントにより溶解され除去される。図２６（Ｉ）は、基板除去工程が終了した状態を示している。
【０１６４】
上記のように基板除去工程が実施され所定部分以外の基板７１が除去されると絶縁部材配設工程が実施され、図２６（Ｊ）に示されるように半導体チップ６１の下面及びリード部６６の下面にソルダーレジスト６４が配設される。ソルダーレジスト６４が配設されると、続いて外装工程が実施されソルダーレジスト６４から突出した外部接続端子部６７の表面に外装膜７０を形成し、図２４に示される半導体装置９０が製造される。
【０１６５】
続いて、上記した半導体装置の製造工程の内、リードフレーム形成工程の変形例について図２７及び図２８を用いて説明する。
【０１６６】
図２７は、リードフレーム形成工程の第１の変形例を示している。前記したリードフレーム形成工程では、リード部６６及び端子端部６９を形成するのにフォトレジスト材７３，７４を配設し、これに所定の開口７５，７６を形成することによりリード部６６及び端子端部６９を所定位置に所定形状で形成する方法が行われていた。
【０１６７】
これに対し本変形例では、フォトレジスト材７３，７４に代えてメタルマスクを用いたことを特徴とするものである。具体的には、図２７（Ａ）に示されるように、予めリード部６６の形成位置に開口１０７が形成された上面用メタルマスク１０５と、端子端部６９の形成位置に開口１０８が形成された下面用メタルマスク１０６を用意する。
【０１６８】
続いて、図２７（Ｂ）に示されるように、上面用メタルマスク１０５と下面用メタルマスク１０６を基板７１に装着する。この際、上面用メタルマスク１０５と下面用メタルマスク１０６は高精度に位置決めされた上で基板７１に装着される。
【０１６９】
上記のように各メタルマスク１０５，１０６が基板７１に装着されると、基板７１は蒸着装置（或いはスパッタ装置）にセットされ、上記各開口１０７，１０８内にＮｉ，Ａｌ，或いはＴｉが先ず蒸着法により膜形成されて内層６６ａ，６９ａが形成され、続いてこの内層６６ａ，６９ａの上部にＡｕ、Ａｇ，或いはＰｄが蒸着法により膜形成されて外層６６ｂ，６９ｂが形成される。
【０１７０】
これにより、図２７（Ｃ）に示されるように、各メタルマスク１０５，１０６の各開口１０７，１０８内にリード部６６及び端子端部６９が形成される。また、その後に各メタルマスク１０５，１０６を基板７１から取り外すことにより、図２７（Ｄ）に示されるように、基板７１の所定位置にリード部６６及び端子端部６９が形成される。
【０１７１】
上記した第１変形例によれば、蒸着法（或いはスパッタリング法）を用いてリード部６６及び端子端部６９を形成することが可能となる。また、各メタルマスク１０５，１０６は予め開口１０７，１０８が形成されてるいため、フォトレジスト材７３，７４を用いる場合に実施する露光，現像等の処理が不要となり、リードフレーム形成工程の簡単化を図ることができる。
【０１７２】
図２８は、リードフレーム形成工程の第２の変形例を示している。前記した各リードフレーム形成工程では、リード部６６及び端子端部６９を形成するのに、先ず基板７１にフォトレジスト材７３，７４を配設し、これに所定の開口７５，７６を形成した後にリード部６６及び端子端部６９となる内層６６ａ，６９ａ及び外層６６ｂ，６９ｂを形成する方法が行われていた。
【０１７３】
これに対し本変形例では、先ず基板７１にリード部６６及び端子端部６９となる内層膜１１０及び外層膜１１１を基板全面に形成し、その後にフォトレジスト材１１２，１１３を配設する構成としたことを特徴とするものである。
【０１７４】
具体的には図２８（Ａ）に示される基板７１に、先ず図２８（Ｂ）に示されるように、基板７１の上面及び下面の全面にわたり内層膜１１０及び外層膜１１１を形成する。この内層膜１１０及び外層膜１１１の形成は、めっき法を用いても、また蒸着法（スパッタリング法）を用いてもよい。
【０１７５】
続いて、内層膜１１０及び外層膜１１１が形成された基板７１にフォトレジスト材１１２，１１３を配設し、このフォトレジスト材１１２，１１３に露光，現像処理等を実施することによりリード部６６の形成位置及び端子端部６９の形成位置のみにフォトレジスト材１１２，１１３を残存させる。図２８（Ｃ）は、以上の処理が終了した状態を示している。
【０１７６】
続いて、内層膜１１０及び外層膜１１１を共に溶解するエチャント（エッチング液）を用いて内層膜１１０及び外層膜１１１をエッチング処理する。この際、フォトレジスト材１１２，１１３に被覆された部分における内層膜１１０及び外層膜１１１はエッチングされないため、図２８（Ｄ）に示されるように基板７１の所定位置にリード部６６及び端子端部６９が形成される。
【０１７７】
そして、その後にリード部６６及び端子端部６９の上部に残存しているフォトレジスト材１１２，１１３を除去することにより、図２８（Ｅ）に示されるように、基板７１の所定位置にリード部６６及び端子端部６９のみが形成された状態となる。
【０１７８】
上記した第２変形例によっても蒸着法（或いはスパッタリング法）を用いてリード部６６及び端子端部６９を形成することが可能となる。また、フォトレジスト材１１２，１１３に関する工程は、前記した各製造方法に係る工程と同一であるため、第２変形例を採用しても徒に製造工程が複雑になるようなことはない。
【０１７９】
続いて、上記した半導体装置の製造工程の内、封止樹脂配設工程の変形例について説明する。
【０１８０】
図３０は、封止樹脂配設工程の変形例を示している。前記した封止樹脂配設工程では、封止樹脂６３を形成するのにモールド金型を用いるモールド法が用いられていた。しかるに、このモールド法ではモールド金型を製造するのに金型コストが高く、延いては半導体装置の製品コストが上昇してしまう。そこで、本変形例ではモールド金型を用いないポッティング法により封止樹脂１１６を形成することを特徴とするものである。
【０１８１】
本変形例においては、先ずリードフレーム形成工程において、基板７１上で封止樹脂１１６が配設される所定領域の境界部に樹脂止め部１１５を一体的に形成する。この樹脂止め部１１５は、基板７１の上部に突出した突起であり、例えばプレス加工或いは切削加工等により形成される。
【０１８２】
続いて、前記したと同様なリードフレーム形成工程及び半導体チップ搭載工程を実施することにより、図３０（Ｂ）に示すように、基板７１に半導体チップ６１，ワイヤ６５，リード部６６，端子端部６９等を配設する。尚、図３０に示す例では、半導体チップ６１の下部に可溶性絶縁部材７８が配設されている。
【０１８３】
続いて実施される封止樹脂配設工程では、図３０（Ｃ）に示されるように、ポッティングにより封止樹脂１１６を形成する。この際、上記のようにリードフレーム形成工程において基板７１には樹脂止め部１１５が形成されているため、封止樹脂配設工程において封止樹脂１１６をポッティングしても樹脂止め部１１５よりも外部に樹脂が漏出することを防止できる。
【０１８４】
これにより、ポッティング法を用いて封止樹脂１１６を形成することが可能となる。また、ポッティング法による封止樹脂１１６の形成は、モールド処理と異なり金型を必要としないため封止樹脂配設工程の簡単化及び製品コストの低減を図ることができる。
【０１８５】
上記のようにポッティング法により封止樹脂１１６が形成されると、続いて基板除去工程が実施される。基板除去工程では、基板７１に対してエッチング処理が実施され、リード部６６と端子端部６９に挟まれた部分を除き基板７１が除去され、図３０（Ｄ）に示されるように外部接続端子部６７が形成される。この際、上記のように樹脂止め部１１５は基板７１と一体的な構成とされているため、基板除去工程において樹脂止め部１１５はエッチング処理により除去される。
【０１８６】
続いて、絶縁部材配設工程が実施されることによりソルターレジスト６４が形成され、更に外装工程を実施することにより外部接続端子部６７の表面に外装膜７０が形成され、図３０（Ｅ）に示される半導体装置１２０が形成される。この半導体装置１２０は、基板除去工程において樹脂止め部１１５がエッチング処理により除去されているため、完成した状態において樹脂止め部１１５は残存しない。よって、樹脂止め部１１５が邪魔になったり、また樹脂止め部１１５により半導体装置１２０が大型化してしまうことを防止することができる。
【０１８７】
続いて、上記した半導体装置の製造工程の内、基板除去工程の変形例について説明する。
【０１８８】
図３１は、基板除去工程の変形例を示している。前記した基板除去工程では、基板７１をエッチングして柱状端子部６８を形成するのに、切欠等が形成されない板状の端子端部６９をレジストとして用いていた。このため、エッチング処理において基板７１をオーバーエッチングした場合には、図３１（Ｃ）に示されるように、端子端部６９が柱状端子部６８より側方に延出し鍔状に残存しリード形状が不良となってしまう。
【０１８９】
そこで、本参考例ではエッチング処理後に端子端部６９が鍔状に残ることを防止するために、エッチング液を用いて基板７１を溶解する前に端子端部６９に外部接続端子部６７（柱状端子部６８）の断面形状に対応した切欠部１２５を形成しておくことを特徴とするものである。
【０１９０】
図３１（Ａ）は、この切欠部１２５が形成された端子端部６９を拡大して示している。同図に示されるように、切欠部１２５は端子端部６９を貫通して形成されており、その形成位置はエッチングにより形成しようとする柱状端子部６８の形状（図中、破線で示す）に対応するよう選定されている。
【０１９１】
この切欠部１２５の形成は、前記したリードフレーム形成工程において、図１８（Ｃ）で示す工程において、切欠部１２５の形成位置にフォトレジスト７４を残すことにより容易に形成することができる。また、図１８（Ａ）〜（Ｆ）に示すリードフレーム形成工程を実施した後に、レーザ加工装置等を用いて端子端部６９に切欠部１２５を形成する方法を用いてもよい。
【０１９２】
切欠部１２５が形成された端子端部６９を具備する基板７１に対しエッチング処理を行うと、基板７１に対するエッチングが端子端部６９に形成された切欠部１２５まで進まない状態においては、端子端部６９の切欠部１２５より外周部分（以下、外周部６９-1という）は基板７１に固定された状態を維持する。
【０１９３】
しかるに、基板７１に対するエッチングが端子端部６９に形成された切欠部１２５まで進むと、図３１（Ｂ）に示されるように端子端部６９の切欠部１２５より外周に位置する外周部６９-1は基板７１及び端子端部６９から脱落する。
【０１９４】
よって本変形例によれば、エッチング処理後に端子端部６９が柱状端子部６８から鍔状に延出することを防止することができ、良好なリード形状を実現することができる。
【０１９５】
続いて、上記した半導体装置の製造工程の内、外装工程の変形例について説明する。
【０１９６】
図３２は、外装工程の変形例を示している。前記した外装工程では、外装膜７０を外部接続端子部６７の表面に配設するのに電界めっきを用いていた。これに対し、本変形例ではディンプルプレート１３０を用いて外装膜７０を形成することを特徴とするものである。以下、本変形例に係る外装工程の具体的処理について説明する。
【０１９７】
外装膜７０を形成するには、先ず外部接続端子部６７に対応した位置にディンプル部１３１が形成されたディンプルプレート１３０を用意する。このディンプルプレート１３０は、例えばセラミック或いは金属等により形成されており、またディンプル部１３１は半球状の凹部とされている。
【０１９８】
続いて、上記構成とされたディンプルプレート１３０に形成さたれディンプル部１３１に半田ペースト１３２を充填する。この半田ペースト１３２のディンプル部１３１への充填は、厚膜印刷技術を利用してスキージ等を用いて行う。また、各ディンプル部１３１の形状は等しく形成されているため、各ディンプル部１３１に充填される半田ペースト１３２の量も等しくなる。図３２（Ａ）は、ディンプル部１３１に半田ペースト１３２を充填した状態を示している。
【０１９９】
続いて、半田ペースト１３２が充填されたディンプル部１３１内に、図３２（Ｂ）に示されるように、外部接続端子部６７を挿入する。そして、外部接続端子部６７をディンプル部１３１内に挿入した状態を維持しつつ、半導体装置組立体１３３をディンプルプレート１３０と共にリフロー炉に入れ加熱処理を行う。これにより、図３２（Ｃ）に示されるように、外部接続端子部６７の表面に外装膜７０となる半田を形成することができる。
【０２００】
上記のように、外装工程においてディンプルプレート１３０のディンプル部１３１に半田ペースト１３２を充填した上で外部接続端子部６７を挿入し、この外部接続端子部６７をディンプル部１３１内に挿入した状態で加熱処理を行い、外装膜７０となる半田を外部接続端子部６７の表面に形成することにより、外装工程の簡単化を図ることができる。
【０２０１】
即ち、従来のディンプルプレートを用いた外装工程は、ディンプルプレートのディンプル部に半田ペーストを充填した後に１回目の加熱処理を行いディンプル部内に半田ボールを形成し、続いて２回目の加熱処理を行い形成された半田ボールを外部接続端子部に配設することが行われていた。
【０２０２】
これに対し本変形例に係る外装工程では、外部接続端子部６７を半田ペースト１３２が充填されたディンプル部１３１内に挿入した状態のままで加熱処理を行い半田を外部接続端子部６７に配設するため加熱処理を実施する回数を少なくすることができ、よって外装工程の簡単化を図ることができる。
【０２０３】
【発明の効果】
上述したように本発明によれば、下記の種々の効果を実現することができる。
【０２０４】
請求項１，６乃至９記載の発明によれば、枠状端子部と柱状端子部とを肉薄で連結状態とした外部端子部に、絶縁性フィルム又は金属導体板に金属箔を貼着してパターニングし、所定のめっき処理されたパターン部を絶縁性接着剤で貼着すると共に、端子接触部分をめっき処理し、半導体チップ搭載後に樹脂封止して枠状端子部と柱状端子部との連結状態を分離させることにより、汎用性を有して異なるチップサイズでも低コストで製造することができる。
【０２０５】
また、請求項２記載の発明によれば、枠状端子部と柱状端子部とが肉薄状態で連結された外部端子部上に、絶縁層を介してパターン層を形成し、パターン層上に上部絶縁層を形成して半導体チップを搭載し、樹脂封止後に枠状端子部と柱状端子部の連結状態を分離させることにより、汎用性を有して異なるチップサイズでも低コストで製造することができる。
【０２０６】
また、請求項３乃至５記載の発明によれば、外部端子部を、ハーフエッチング後に連結部分を突き上げ、又は金属導体板を両面より押圧して塑性加工して肉薄の連結部分を形成することにより、両面で突出させた枠状端子部及び柱状端子部を容易に形成することができる。
【０２０７】
また、請求項１０記載の発明では、肉薄部より上部における断面積が肉薄部より下部における断面積より小さくなるよう柱状端子部を形成したことにより、肉薄部をエッチングにより除去した状態において、柱状端子部の上部部分と下部部分の断面積を略等しくすることができ、柱状端子部の形状を良好なものとすることができる。
【図面の簡単な説明】
【図１】  本発明の第１実施例の構成図である。
【図２】  図１の一部切截の説明図である。
【図３】  図１のパターン部形成の製造工程図である。
【図４】  図１の外部端子部の製造工程図である。
【図５】  図４の外部端子部の後加工製造説明図である。
【図６】  図４の外部端子部の他の形状の製造説明図（１）である。
【図７】  図４の外部端子部の他の形状の製造説明図（２）である。
【図８】  図４の外部端子部の他の形状の製造説明図（３）である。
【図９】  図４の外部端子部の他の形状の製造説明図（４）である。
【図１０】  第１実施例のチップボンディングの製造説明図である。
【図１１】  第１実施例の最終工程の製造説明図である。
【図１２】  第１実施例の他のパッケージ形状の外観図である。
【図１３】  本発明の第２実施例の構成図である。
【図１４】  第２実施例のパターン部の形成の製造説明図である。
【図１５】  第２実施例の最終工程の断面図である。
【図１６】  柱状端子部の他の形成方法を説明するための図である。
【図１７】  本発明の第１参考例の構成図である。
【図１８】  本発明の第１参考例に係る半導体装置の製造方法を説明するための図である（その１）。
【図１９】  本発明の第１参考例に係る半導体装置の製造方法を説明するための図である）その２）。
【図２０】  本発明の第１参考例に係る半導体装置の製造方法を説明するための図である（その３）。
【図２１】  本発明の第２参考例の構成図である。
【図２２】  本発明の第２参考例に係る半導体装置の製造方法を説明するための図である（その１）。
【図２３】  本発明の第２参考例に係る半導体装置の製造方法を説明するための図である（その２）。
【図２４】  本発明の第３参考例の構成図である。
【図２５】  本発明の第３参考例に係る半導体装置の製造方法を説明するための図である（その１）。
【図２６】  本発明の第３参考例に係る半導体装置の製造方法を説明するための図である（その２）。
【図２７】  リードフレーム形成工程の第１の変形例を説明するための図である。
【図２８】  リードフレーム形成工程の第２の変形例を説明するための図である。
【図２９】  １枚の基板からリードフレームを多数個取りする構成を説明するための図である。
【図３０】  封止樹脂配設工程の変形例を説明するための図である。
【図３１】  基板除去工程の変形例を説明するための図である。
【図３２】  外装工程の変形例を説明するための図である。
【図３３】  従来のμＢＧＡパッケージの半導体装置の構成図である。
【符号の説明】
２１A 〜２１E ，６０，９０，１００，１２０  半導体装置
２２  パッケージ
２３  樹脂領域
２４  端子領域
２５  パターン部
２６  外部端子部
２７  枠状端子部
２８，６８  柱状端子部
３１  ベース層
３２  パターン層
３２ａ  端子接続部
３２ｂ  ワイヤ接続部
３３，３５  絶縁層
３４  開口部
３６  めっき
４１，６１  半導体チップ
４２  接着剤
４３，６５  ワイヤ
５１ａ  第１の絶縁層
５１ｂ  第２の絶縁層
５２  パターン層
５２ａ  ワイヤ接続部
５３  第３の絶縁層
５３ａ  開口部
６２  リード体
６３，１１６  封止樹脂
６４  ソルダーレジスト
６６  リード部
６７  外部接続端子部
６９  端子端部
７０  外装膜
７１  基板
７２，９４  リードフレーム
７３，７４，１１２，１１３  フォトレジスト材
７５，７６，９３，１０２，１０７，１０８  開口
７８  可溶性絶縁材
８１  液状絶縁部材
９１  不可溶性絶縁材
９２  内周端子部
１０１  バンプ
１０５  上面用メタルマスク
１０６  下面用メタルマスク
１１０  内層膜
１１１  外層膜
１１５  樹脂止め部
１２５  切欠部
１３０  ディンプルプレート
１３１  ディンプル部
１３２  半田ペースト
【図１】
0003798765.tif 000002
【図２】
0003798765.tif 000003
【図３】
0003798765.tif 000004
【図４】
0003798765.tif 000005
【図５】
0003798765.tif 000006
【図６】
0003798765.tif 000007
【図７】
0003798765.tif 000008
【図８】
0003798765.tif 000009
【図９】
0003798765.tif 000010
【図１０】
0003798765.tif 000011
【図１１】
0003798765.tif 000012
【図１２】
0003798765.tif 000013
【図１３】
0003798765.tif 000014
【図１４】
0003798765.tif 000015
【図１５】
0003798765.tif 000016
【図１６】
0003798765.tif 000017
【図１７】
0003798765.tif 000018
【図１８】
0003798765.tif 000019
【図１９】
0003798765.tif 000020
【図２０】
0003798765.tif 000021
【図２１】
0003798765.tif 000022
【図２２】
0003798765.tif 000023
【図２３】
0003798765.tif 000024
【図２４】
0003798765.tif 000025
【図２５】
0003798765.tif 000026
【図２６】
0003798765.tif 000027
【図２７】
0003798765.tif 000028
【図２８】
0003798765.tif 000029
【図２９】
0003798765.tif 000030
【図３０】
0003798765.tif 000031
【図３１】
0003798765.tif 000032
【図３２】
0003798765.tif 000033
【図３３】
0003798765.tif 000034