(57)【特許請求の範囲】
【請求項１】
少なくとも、外部磁界に応じて磁化回転する自由層と、固定層と、該固定層の磁化を固定する反強磁性層と、上記自由層と固定層との間に介在される非磁性層とが積層された積層構造部を有し、
該積層構造部に対し、そのほぼ積層方向をセンス電流の通電方向とする巨大磁気抵抗効果素子であって、
上記積層構造部の自由層がフラックスガイド層と磁気的に結合したフラックスガイド構造を有し、上記フラックスガイド層内または／および該フラックスガイド層の上記自由層とは反対側の面に、上記センス電流の通路を横切って微細通電領域を分散形成する通電規制層が配置され、磁気抵抗効果素子の面積抵抗が４０ｍΩ・μｍ２を超え７００ｍΩ・μｍ２以下とされたことを特徴とする磁気抵抗効果素子。
【請求項２】
請求項１に記載の磁気抵抗効果素子にあって、上記積層構造部の構成層間の界面以外の位置に、上記センス電流の通路を横切って微細通電領域を分散形成する通電規制層が配置されたことを特徴とする磁気抵抗効果素子。
【請求項３】
上記積層構造部の通電規制層は、上記自由層内、該自由層の上記非磁性層との接合面とは反対側の面、上記固定層を構成する強磁性層内、上記反強磁性層内、該反強磁性層の上記固定層との接合面とは反対側の面の、いずれか１つ以上に配置されることを特徴とする請求項２に記載の磁気抵抗効果素子。
【請求項４】
上記通電規制層の上記微細通電領域がピンホールもしくは網状領域であることを特徴とする請求項１、２または３に記載の磁気抵抗効果素子。
【請求項５】
磁気抵抗効果素子を具備する磁気抵抗効果型磁気センサであって、
上記磁気抵抗効果素子は、少なくとも、外部磁界に応じて磁化回転する自由層と、固定層と、該固定層の磁化を固定する反強磁性層と、上記自由層と固定層との間に介在される非磁性層とが積層された積層構造部を有し、該積層構造部に対し、そのほぼ積層方向をセンス電流の通電方向とする巨大磁気抵抗効果素子であって、
上記積層構造部の自由層がフラックスガイド層と磁気的に結合したフラックスガイド構造を有し、上記フラックスガイド層内または／および該フラックスガイド層の上記自由層とは反対側の面に、上記センス電流の通路を横切って微細通電領域を分散形成する通電規制層が配置され、上記磁気抵抗効果素子の面積抵抗が４０ｍΩ・μｍ２を超え７００ｍΩ・μｍ２以下とされたことを特徴とする磁気抵抗効果型磁気センサ。
【請求項６】
請求項５に記載の磁気抵抗効果型磁気センサにあって、上記積層構造部の構成層間の界面以外の位置に、上記センス電流の通路を横切って微細通電領域を分散形成する通電規制層が配置されたことを特徴とする磁気抵抗効果型磁気センサ。
【請求項７】
上記積層構造部の通電規制層は、上記自由層内、該自由層の上記非磁性層との接合面とは反対側の面、上記固定層を構成する強磁性層内、上記反強磁性層内、該反強磁性層の上記固定層との接合面とは反対側の面の、いずれか１つ以上に配置されることを特徴とする請求項６に記載の磁気抵抗効果型磁気センサ。
【請求項８】
上記通電規制層の上記微細通電領域がピンホールもしくは網状領域であることを特徴とする請求項５、６または７に記載の磁気抵抗効果型磁気センサ。
【請求項９】
第１および第２の磁気シールド間に、磁気抵抗効果素子が配置されてなる磁気抵抗効果型磁気ヘッドであって、
上記磁気抵抗効果素子が、少なくとも、外部磁界に応じて磁化回転する自由層と、固定層と、該固定層の磁化を固定する反強磁性層と、上記自由層と固定層との間に介在される非磁性層とが積層された積層構造部を有し、該積層構造部に対し、そのほぼ積層方向をセンス電流の通電方向とする巨大磁気抵抗効果素子であって、
上記積層構造部の自由層がフラックスガイド層と磁気的に結合したフラックスガイド構造を有し、上記フラックスガイド層内または／および該フラックスガイド層の上記自由層とは反対側の面に、上記センス電流の通路を横切って微細通電領域を分散形成する通電規制層が配置され、上記磁気抵抗効果素子の面積抵抗が４０ｍΩ・μｍ２を超え７００ｍΩ・μｍ２以下とされたことを特徴とする磁気抵抗効果型磁気ヘッド。
【請求項１０】
請求項９に記載の磁気抵抗効果型磁気ヘッドにあって、上記積層構造部の構成層間の界面以外の位置に、上記センス電流の通路を横切って微細通電領域を分散形成する通電規制層が配置されたことを特徴とする磁気抵抗効果型磁気ヘッド。
【請求項１１】
上記積層構造部の通電規制層は、上記自由層内、該自由層の上記非磁性層との接合面とは反対側の面、上記固定層を構成する強磁性層内、上記反強磁性層内、該反強磁性層の上記固定層との接合面とは反対側の面の、いずれか１つ以上に配置されることを特徴とする請求項１０に記載の磁気抵抗効果型磁気ヘッド。
【請求項１２】
上記通電規制層の上記微細通電領域がピンホールもしくは網状領域であることを特徴とする請求項９、１０または１１に記載の磁気抵抗効果型磁気ヘッド。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、特に、いわゆるスピンバルブ構成による巨大磁気抵抗効果（ＧＭＲ効果）による磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッドに係わる。
【０００２】
【従来の技術】
磁気抵抗効果素子による磁気センサや、これを感磁部とする磁気ヘッドは、大きな線形密度で、例えば磁気記録媒体からの記録信号磁界を読み取る変換器として、広く一般に用いられている。
従来の通常一般の磁気抵抗効果素子は、その抵抗が、素子の磁化方向と素子中を流れるセンス電流の通電方向とのなす角度の余弦の２乗に比例して変化する異方性磁気抵抗効果を利用するものである。
【０００３】
これに対し、最近では、センス電流の流れている素子の抵抗変化が、非磁性層を介する磁性層間での伝導電子のスピン依存性と異層界面でのスピン依存性散乱により発生する、ＧＭＲ効果、なかんずくスピンバルブ効果による磁気抵抗効果を用いた磁気抵抗効果素子が用いられる方向にある。
このスピンバルブ効果による磁気抵抗効果を用いた磁気抵抗効果素子（以下ＳＶ型ＧＭＲ素子という）は、異方性磁気抵抗効果におけるよりも抵抗変化が大きく、感度の高い磁気センサ、磁気ヘッドを構成することができる。
【０００４】
ところで、磁気記録媒体における記録密度が、５０Ｇｂ／ｉｎｃｈ2 程度までの記録密度においては、センス電流を薄膜面内方向とするいわゆるＣＩＰ（Current In-Plane) 構成を採ることができるが、更に高記録密度化されて、例えば１００Ｇｂ／ｉｎｃｈ2 が要求されてくると、トラック幅が０．１μｍ程度が要求され、この場合、ＣＩＰ構成では、現在の素子作製におけるパターニング技術として最新のドライプロセスを利用しても、このような素子の形成に限界があること、また、ＣＩＰ構成では、低抵抗化の必要性から電流通路の断面積を大きくする必要があって、狭小なトラック幅とすることに限界がある。
【０００５】
これに対してＳＶ型ＧＭＲ素子において、その膜面に対して垂直方向にセンス電流を通ずるＣＰＰ（Current Perpendicular to Plane：面垂直通電) 構成によるＧＭＲ素子の提案がなされている。
ＣＰＰ型のＭＲ素子としては、トンネル電流を利用したＴＭＲ素子が検討され、最近ではスピンバルブ素子あるいは多層膜型素子についての検討がなされている（例えば特表平１１−５０９９５６号，特開２０００−３０２２２号，特開２０００−２２８００４号，第２４回日本応用磁気学会講演概要集２０００，ｐ．４２７）。
【０００６】
【発明が解決しようとする課題】
上述したようにＣＰＰ構成のＭＲ素子は、膜面に垂直方向にセンス電流の通電を行うものであることから、従来の膜面に沿う方向を通電方向とするＣＩＰ構成のスピンバルブの膜構成への適用では充分な感度が得られない。これは、ＣＩＰにおいては、そのセンス電流が、主としてスピンバルブ型の膜構成における電気伝導層や、その界面に平行に流れることによって、その際に起こるスピン依存散乱による抵抗変化を利用しているのに対して、ＣＰＰ構成とするときは、膜面に垂直方向を通電方向とすることからこの効果が有効に働かないことに因る。
【０００７】
これに対してスピンバルブ構成における自由層を厚くすると、抵抗変化が改善されるという報告がある（上記日本応用磁気学会講演概要集参照）。
しかしながら、伝導電子がスピンを保存できる距離には限界があることから、自由層を厚くすることによる改善を充分に図ることができない。
更に、磁気ヘッドとしての感度を上げるには、自由層の飽和磁化Ｍｓと膜厚ｔの積、Ｍｓ×ｔの値を小さくする必要があることから、自由層の膜厚を大きくすることのみでは、現状では本質的な解決策となっていない。
【０００８】
本発明は、ＣＰＰ構成において、素子抵抗の増加を図って感度の高い磁気抵抗効果素子を提供するものであり、これによって、例えば長時間の動画処理への適用に対する高記録密度化、記録，再生ビットの微小化、したがってこの微小領域からの信号の読み出しを高感度に行うことができる磁気抵抗効果型磁気センサ、磁気抵抗効果型磁気ヘッド、更に磁気メモリ（ＭＲＡＭ：Magnetical Random Access Memory)用電磁変換素子すなわちメモリ素子を提供するに至った。
【０００９】
本発明による磁気抵抗効果素子は、少なくとも、外部磁界に応じて磁化回転する自由層と、固定層と、該固定層の磁化を固定する反強磁性層と、上記自由層と固定層との間に介在される非磁性層とが積層された積層構造部を有し、この積層構造部に対し、そのほぼ積層方向をセンス電流の通電方向とするＣＰＰ型のいわゆるスピンバルブ型の巨大磁気抵抗効果素子（ＳＶＧＭＲ素子）であって、上記積層構造部の自由層がフラックスガイド層と磁気的に結合したフラックスガイド構造を有し、上記フラックスガイド層内または／および該フラックスガイド層の上記自由層とは反対側の面に、上記センス電流の通路を横切って微細通電領域を分散形成する通電規制層が配置され、磁気抵抗効果素子の面積抵抗が４０ｍΩ・μｍ２を超え７００ｍΩ・μｍ２以下とされたことを特徴とする。
【００１０】
この通電規制層の配置位置は、具体的には上述した積層構造部の各構成膜間の界面以外、すなわち積層構造部の積層方向の両主面、あるいは、自由層、固定層、反強磁性層内にこれら層面に沿って通電通路の全域に渡って配置する。
【００１１】
また、本発明による磁気抵抗効果型磁気センサは、上述した本発明による磁気抵抗効果素子を具備する構成とするものである。
【００１２】
また、本発明による磁気抵抗効果型磁気ヘッドは、その感磁部として上述した本発明による磁気抵抗効果素子を具備する構成を有するものである。
【００１３】
更に、本発明による磁気メモリは、ビット線と、ワード線と、これらビット線とワード線の交差点に対応して配置されたメモリ素子とを有し、そのメモリ素子が、上述した本発明による磁気抵抗効果素子を具備する構成とするものである。
【００１４】
本発明によるＣＰＰ型のＳＶ型ＧＭＲは、抵抗変化率を保持しつつ、ＣＰＰ型構成において、素子抵抗を十分高めることができ、抵抗変化量の向上、感度の向上が図られたものである。
【００１５】
【発明の実施の形態】
先ず、本発明による磁気抵抗効果素子について説明する。
この磁気抵抗効果素子は、前述したように、ＣＰＰ型のＳＶ型ＧＭＲであり、少なくとも、外部磁界に応じて磁化回転する自由層と、固定層と、この固定層の磁化を固定する反強磁性層と、自由層と固定層との間に介在される非磁性層とが積層された積層構造部において、センス電流の通電通路を横切って例えばピンホールあるいはいわばこれとは逆パターンの網状の微細通電領域を分散形成する通電規制層が配置された構成とするものである。
また、自由層と磁気的に結合してフラックスガイド層を配置する場合は、このフラックスガイド層内または／およびフラックスガイド層の自由層とは反対側の面に、同様にセンス電流の通電通路を横切って例えばピンホールあるいはいわばこれとは逆パターンの網状の微細通電領域を分散形成する通電規制層を配置することができる。
【００１６】
この通電規制層の配置層数は、１以上例えば複数層配置することができるが、実際には通電規制層の総和が大きくなり過ぎると、例えば磁気抵抗効果型磁気ヘッドへの適用が困難となる。
ＣＰＰ型ＧＭＲ素子の素子抵抗としては、通常の素子の使用上の制限から実際には７００ｍΩ・μｍ2 以下とする。
【００１７】
この本発明によるＳＶ型ＧＭＲ素子の実施形態例を、図１〜図４を参照して説明する。これら図１〜図４において各Ａ図は、本発明実施形態の対象となるＳＶ型ＧＭＲの基本的構成を示す図で、各Ｂ図は、この構成において、通電規制層Ｓの位置を模式的に示したものである。したがって、各Ｂ図において、全通電規制層Ｓの配置を必要とするものではなく、いずれか１層以上を配置するものとする。
【００１８】
図１Ａは、いわゆるボトム型構成による場合を例示したものであり、この場合、第１の電極３１上に、それぞれ導電性を有する反強磁性層１、固定層２、非磁性層３、自由層４との積層構造部１０が形成され、自由層４上に第２の電極３２が配置された構成を有するＳＶ型ＧＭＲ素子を示す。
本発明においては、例えばこの構成によるＳＶ型ＧＭＲ素子において、図１Ｂで示すように、この積層構造部１０の両主面、すなわち図１Ｂにおいて反強磁性層１の下面と、自由層４の上面とに、通電規制層Ｓ01およびＳ02を配置することができる。また、各反強磁性層１、固定層２、自由層４内に、層面の全域に沿って通電規制層Ｓ1 ，Ｓ2 ，Ｓ4 を配置することができる。
【００１９】
また、図２に示す実施形態においては、図２Ａに示すように、図１における固定層２が、２層の強磁性層２１および２２が、非磁性介在層２３を介して積層された積層フェリ磁性層構造、いわゆるシンセティック構成とした場合で、この場合は、強磁性層２１および２２内に、通電規制層Ｓ21, Ｓ22を配置することができる。
【００２０】
図３に示す実施形態においては、図３Ａに示すように、自由層４を共通とする第１の反強磁性層１ａ、第１の固定層２ａ、第１の非磁性層３ａと自由層４とによるいわゆるボトム型ＳＶ型ＧＭＲによる第１の積層構造部１０ａと、この上に形成した第２の非磁性層３ｂ、第２の固定層２ｂ、第２の反強磁性層１ｂが積層されたトップ型ＳＶ型ＧＭＲによる第２の積層構造部１０ｂとが積層されたいわゆるデュアル型構成とした場合である。
この場合においても、積層構造部１０ａおよび１０ｂの第１および第２の反強磁性層１ａおよび１ｂの各固定層２ａおよび２ｂとの界面とは反対側の下面および上面に通電規制層Ｓ01およびＳ02を配置することができると共に、各第１および第２の反強磁性層１ａおよび１ｂに通電規制層Ｓ1aおよびＳ1b、第１および第２の固定層２ａおよび２ｂに通電規制層Ｓ2aおよびＳ2bを配置することができる。
【００２１】
また、図４に示す実施形態においては、図３で示したデュアル型構成において、その第１および第２の固定層２ａおよび２ｂを、それぞれ２層の強磁性層２１ａ，２２ａ、および２１ｂ，２２ｂが、非磁性介在層２３ａおよび２３ｂを介して積層されたシンセティック構成とした場合で、この場合は、図４Ｂに示すように、固定層２ａおよび２ｂの各強磁性層２１ａ，２２ａ、および２１ｂ，２２ｂ内に通電規制層Ｓ21a ，Ｓ22a 、およびＳ21b ，Ｓ22b を配置することができる。
【００２２】
上述した各例において、第１および第２の電極３１および３２間に、センス電流の通電を行ってＣＰＰ構成とするものである。
尚、図２〜図４において、図１と対応する部分には同一符号を付して重複説明を省略する。
【００２３】
更に、本発明ＳＶ型ＧＭＲ素子、あるいはこれを感磁部として用いた磁気抵抗効果型磁気センサ、磁気抵抗効果型磁気ヘッドにおいて、導電性のフラックスガイド層を有するフラックスガイド構造とすることができる。
この場合の実施形態を、図５〜図８に例示する。
【００２４】
このフラックスガイド構造においては、自由層にフラックスガイド層８１を磁気的に結合させ、このフラックスガイド層８１の前方端を、検出磁界が導入される前方面８０、すなわち例えば磁気抵抗効果型磁気ヘッドにおいて、磁気記録媒体との対接面、あるいは例えば浮上型磁気ヘッドにおいてはそのＡＢＳ（Air Bearing Surface)となる前方面に臨ませる構成とする。
【００２５】
このフラックスガイド構造によれば、磁気抵抗効果素子本体の積層構造部１０，１０ａ，１０ｂを、前方面８０から後退させた位置に配置して、フラックスガイド層８１によって検出磁界を自由層に導入させる構成とすることから、磁気抵抗効果素子本体が、例えば磁気記録媒体との接触による摩耗、あるいは摩擦熱による寿命の低下や、ノイズの発生を回避できるものである。
【００２６】
図５に示した例では、相対向する第１および第２の磁気シールド兼電極４１および４２間に、図１Ｂで説明したＳＶ型ＧＭＲ素子本体の積層構造部１０を、前方面８０より奥行き方向に後退させて配置し、この積層構造部１０の自由層４の少なくとも一部上、例えば全面上に跨がってフラックスガイド層８１が形成され、その前方端を前方面８０に臨ましめて検出信号磁界を、このフラックスガイド層８１を通じて自由層４に導入させる構造とした場合である。
【００２７】
この場合においては、フラックスガイド層８１中または／およびフラックスガイド層８１の自由層４とは反対側の面に、図１Ｂと同様の構造に、フラックスガイド層８１中にセンス電流の通電路を全面的に横切る通電規制層Ｓf ，Ｓf0を配置することができる。
そして、この場合、積層構造部１０にセンス電流の通電がなされるように、フラックスガイド層８１と第２の磁気シールド兼電極４２との間に積層構造部１０上に対応する部分に第２の電極３２を限定的に介在させる。
第１および第２の磁気シールド兼電極４１および４２間の他部には、Ａｌ2 Ｏ3 、ＳｉＯ2 等の絶縁層５２が充填される。
図５において、図１Ｂと対応する部分には同一符号を付して重複説明を省略する。
【００２８】
また、図６に示した例では、相対向する第１および第２の磁気シールド兼電極４１および４２間に、図２Ｂで説明したシンセティック構造の積層構造部１０を、前方面８０より奥行き方向に後退させて配置し、この積層構造部１０の自由層４の少なくとも一部上例えば全面上に跨がって、フラックスガイド８１が形成され、その前方端を前方面８０に臨ましめて検出信号磁界を、このフラックスガイド層８１を通じて自由層４に導入させる構成とした場合である。
図６において、図２Ｂと対応する部分には同一符号を付して重複説明を省略する。
【００２９】
また、図７に示した例では、相対向する第１および第２の磁気シールド兼電極４１および４２間に、図３Ｂで説明した積層構造部１０ａおよび１０ bによるデュアル型構成とした場合であるが、この場合においては各積層構造部１０ａおよび１０ｂにそれぞれ第１および第２の自由層４ａおよび４ｂが設けられた構造とされ、両者間にフラックスガイド層８１を配置した構造とした場合である。
【００３０】
この場合、第１および第２の非磁性層との界面とは反対側のフラックスガイド層８１側に、センス電極の通電路を全面的に横切って通電規制層ＳfaおよびＳfbを設けることができる。また、フラックスガイド層８１中に、センス電流の通電路を全面的に横切って通電規制層Ｓf を設けることができる。
【００３１】
また、図８に示した例では、相対向する第１および第２の磁気シールド兼電極４１および４２間に、図４Ｂで説明したシンセティック構造の積層構造部１０ａおよび１０ｂ構成によるデュアル型構成とした場合である。
図８において、図３Ｂと対応する部分には同一符号を付して重複説明を省略する。
【００３２】
そして、図１１に模式的に示すように、例えば上述した図１〜図４による各積層構造部を有するＧＭＲ素子２０に対して、その自由層に検出磁界が与えられない状態（以下無磁界状態という）で検出磁界方向と交叉するの磁化状態を設定するための安定化バイアスを与えるための例えば着磁のなされる硬磁性層５０を、ＧＭＲ素子２０を挟んで配置する。
尚、図５〜図８で説明したフラックスガイド構造においては、ＧＭＲ素子とこれに結合されたフラックスガイド層とを含んでその両側に同様の例えば硬磁性層５０が配置される。
【００３３】
また、固定層２，２ａ，２ｂとこれと強磁性交換結合する反強磁性層１，１ａ，１ｂの磁化のむきは、上述した自由層における無磁界状態での磁化の向きと交叉する同一向きに設定される。
そして、積層構造部に、その積層方向に、センス電流Ｉｓおよびバイアス磁界とは直交（交叉）する方向に検出磁界が印加され、この検出外部磁界による抵抗変化を、センス電流によって電気的出力として取り出す。
【００３４】
通電規制層Ｓは、例えば絶縁性材料を厚さ４Å程度という原子層オーダの薄膜絶縁層によって形成することによって図９に模式的平面図を示すように、薄膜の言わば欠陥によるピンホールの発生による微細通電領域９０が分散形成された構成とすることができる。
あるいは、Ａｌ等の導電性材料層の極薄の薄膜を形成し、これを酸化例えば陽極酸化することによって欠陥によるピンホールの発生による微細通電領域９０を形成することかできる。
【００３５】
上述の図９の例では、通電規制層Ｓが、ピンホールを微細通電領域９０とした場合であるが、言わばこれとは逆パターンとすることができる。例えば、図１０に模式的平面図を示すように、絶縁材もしくは高抵抗材を極薄にスパッタ等によって被着させ、その被着面に対するいわゆる濡れ性による凝縮被着を発生させて材料層を分散点在する層として形成することによって網状の微細通電領域９０を形成することができる。
【００３６】
この通電規制層Ｓの構成材料は、例えばＡｌ、Ｍｇ、Ｃｕ、Ｓｉ、Ｔｉ、Ｗ、Ｔａ、Ｒｕ、ＣｏＦｅ、ＮｉＦｅ合金、Ｃｒ合金、Ｙ、Ｚｒ、Ｖ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ａｇ、Ｒｈ、Ｉｒ、希土類合金等によって構成するとか、あるいはこれらの酸化物、窒化物、炭化物、ホウ化物、ケイ化物のいずれか、あるいは複数の合金，混合層等によって構成することができる。
また、微細通電領域の面積率は５０％以下とすることが望ましい。
【００３７】
上述した本発明による各ＳＶ型ＧＭＲにおける反強磁性層１，１ａ，１ｂは、ＰｔＭｎ，ＮｉＭｎ，ＰｄＰｔＭｎ，Ｉｒ−Ｍｎ，Ｒｈ−Ｍｎ，Ｆｅ−Ｍｎ，Ｎｉ酸化物，Ｃｏ酸化物，Ｆｅ酸化物等によって構成することができる。
【００３８】
また、固定層２の強磁性層は、例えばＣｏ，Ｆｅ，Ｎｉやこれら２以上の合金による強磁性層、もしくは異なる組成の組み合わせ例えばＦｅとＣｒの各強磁性層によることができる。
【００３９】
自由層４は、例えばＣｏＦｅ膜、ＮｉＦｅ膜、ＣｏＦｅＢ膜、あるいはこれらの積層膜例えばＣｏＦｅ／ＮｉＦｅ、またはＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅ構成とすることによってより大きなＭＲ比と軟磁気特性を実現することができる。
【００４０】
また、非磁性層３、３ａ、３ｂ、積層フェリ磁性層構造とする非磁性介在層２３，２３ａ，２３ｂ等非磁性層は、例えばＣｕ，Ａｕ，Ａｇ，Ｐｔや、Ｃｕ−Ｎｉ，Ｃｕ−Ａｇ，Ｒｕ，Ｃｒ，Ｒｈ，Ｉｒによって構成することができる。
【００４１】
図１１は、本発明による磁気センサあるいは磁気ヘッドの模式的斜視図で、上述した本発明による磁気抵抗効果素子、すなわちＳＶ型のＧＭＲ素子２０を挟んでその両側に、積層構造部１０の自由層４の安定化、すなわち外部からの検出磁界が印加されない状態で、自由層４の磁化の向きが、検出磁界の方向と交叉する方向に設定するための安定化用バイアス磁界を印加する着磁された硬磁性層５０が配置され、積層構造部１０の積層方向にセンス電流Ｉｓを通電する構成とされる。
【００４２】
そして、積層構造部１０に対して、センス電流Ｉｓおよびバイアス磁界と垂直方向に外部磁界すなわち検出磁界Ｈが印加され、この外部磁界による抵抗変化をセンス電流によって電気的出力として取り出す。
【００４３】
また、本発明による磁気抵抗効果型磁気ヘッドは、例えば図１２に斜視図を示すように、アルチック（ＡｌＴｉＣ）等による基板５１上に、磁気シールド兼電極層４２が形成され、この上に、例えば図１１で説明したように、ＧＭＲ素子２０とその両側に、安定化バイアス印加用の硬磁性層５０が配置され、この上に磁気シールド兼電極層４２が配置される。磁気シールド兼電極層４１および４２間には、例えばＡｌ2 Ｏ3 等の絶縁層５２が充填されて成る。
この構成において、両磁気シールド兼電極層４１および４２間に、センス電流Ｉｓを通電する。すなわちＧＭＲ素子２０の積層方向に沿ってセンス電流Ｉｓを通電する。
【００４４】
図１２の例では、その感磁部すなわちＧＭＲ素子２０を、磁気記録媒体との対接ないしは対向面となる前方面８０、例えば浮上型磁気ヘッドにおいてはそのＡＢＳ（Air Bearing Surface)に臨んで配置形成した場合である。
【００４５】
これに対し、図１３に斜視図を示す例では、前述したフラックスガイド構造とした場合で、ＧＭＲ素子２０を前方面８０から奥行き方向に後退した位置に配置し、このＧＭＲ素子２０の前方に磁気的に結合するフラックスガイド層８１を配置し、その前方端を、前方面８０に臨んで配置する構成として、磁気記録媒体からの記録情報による磁界を導入する構成とした場合である。
【００４６】
そして、このような磁束ガイド構造とすることによって、ＧＭＲ素子２０が、直接前方面８０に臨む場合における摩擦熱、摩耗等を回避でき、信頼性を高めることができる。
【００４７】
この磁束ガイドは、軟磁性の例えばＣｏＦｅ膜、ＮｉＦｅ膜、ＣｏＦｅＢ膜、あるいはこれらの積層膜例えばＣｏＦｅ／ＮｉＦｅ、またはＣｏＦｅ／ＮｉＦｅ／ＣｏＦｅ、あるいはＣｏ−Ａｌ−Ｏ、またはＦｅ−Ａｌ−Ｏなどの高透磁率グラニュラー材料によって構成することができる。
【００４８】
また、図１２および図１３においては、磁気シールド兼電極層２３および２４を用いた構成を示したが、電極と磁気シールド層とを別構成にして重ね合わせた構成とすることもできる。
【００４９】
また、この磁気ヘッドは再生磁気ヘッドであることから磁気記録再生ヘッドを構成する場合には、図１２および図１３の第２の磁気シールド兼電極層上に、例えば従来周知の磁気誘導型の薄膜記録ヘッドを積層形成して記録再生ヘッドを構成することができる。
【００５０】
図１４は、本発明のＣＰＰ型のＧＭＲ素子用いて構成した本発明による磁気メモリの６０の一実施形態の一例の概略構成を示す斜視図であり、図１５は、その回路構成を示す。
この磁気メモリ６０は、ワード線（ＷＬ）６１とビット線（ＢＬ）６２の交差点に対応してメモリセルが配置され、このメモリセルが多数マトリクス状に配置されて構成される。
メモリセルは、ＣＰＰ型ＧＭＲ素子６３と非晶質シリコン膜から成るダイオード６４とを有する。これらＣＰＰ型ＧＭＲ素子６３およびダイオード６４は直列に配置され、ＣＰＰ型ＧＭＲ素子６３がワード線６１に接続され、ダイオード６４がビット線６２に接続されている。ダイオード６４により規制されて、ＣＰＰ型ＧＭＲ素子６３を流れる電流Ｉｓがワード線６１からビット線６２に向かうように流れる。
【００５１】
この構成により、ワード線６１を流れる電流ＩW による電流磁場とビット線６２を流れる電流ＩB による電流磁場との合成磁場により、ＣＰＰ型ＧＭＲ素子６３の磁化自由層の磁化の向きを反転させて、この磁化の向きを１または０という情報として記録することができる。
【００５２】
一方、記録された情報の読み出しは、巨大磁気抵抗効果を利用してＣＰＰ型ＧＭＲ素子６３を流れるセンス電流ＩS の大きさから磁化自由層の磁化の向き即ち情報の内容を読み取るようにする。
選択されたメモリセルにはワード線６１とビット線６２の両方の電流磁場が印加されることにより磁化自由層の磁化の向きが反転するが、選択されないメモリセルにはワード線６１あるいはビット線６２のいずれか一方の電流磁場が印加されるだけで磁化の向きが反転するには至らない。これにより、選択されたメモリセルにのみ記録を行うことができる。
【００５３】
次に、本発明によるＧＭＲ素子の実施例を挙げて説明する。
〔実施例１〕
この実施例においては、図２Ａで示したシンセティック構成によるＳＶ型ＧＭＲ素子を基本構成とし、その第１の電極３１上に、厚さ５ｎｍのＴａによる下地層（図示せず）を形成し、この上に積層構造部１０を形成し、更に、この上に同様に厚さ５ｎｍのＴａによる保護層（図示せず）を配置した構成で、その膜構成は、Ｔａ５／ＰｔＭｎ２０／ＣｏＦｅ２／Ｒｕ０．９／ＣｏＦｅ２／Ｃｕ３／ＣｏＮｉＦｅ６／Ｔａ５（この表記方法は、各層の構成材料の積層状態を示し、記号／は各層の界面を示す。また、各数値は各層の厚さ（ｎｍ）を表示したものであり、以下同様の表記方法をとる。）とした（下記表１の試料１）。
【００５４】
そして、この基本構成において、自由層４上にのみ、通電規制層Ｓを配置した場合、すなわち図２Ｂで示した通電規制層Ｓ02のみを配置した場合で、この通電規制層Ｓ02を厚さ１ｎｍのＣｏ72Ｆｅ8 Ｂ20（添字数字は原子％）によって構成した。
すなわち、この例では、それぞれ厚さ３００ｎｍのＣｕによる第１および第２電極３１および３２間に、Ｔａ５／ＰｔＭｎ２０／ＣｏＦｅ２／Ｒｕ０．９／ＣｏＦｅ２／Ｃｕ３／ＣｏＮｉＦｅ６／Ａｌ−Ｏ  ０．４／Ｔａ５の積層構造（下記表１の試料２）とした場合である。
【００５５】
この構成による積層構造部１０を、１０ｋＯｅの磁場中で、２７０℃で４時間のアニールを施した。
この積層構造部の両面に、厚さ３００ｎｍの電極層を成膜した。
そして、このＧＭＲ素子を、０．１μｍ×０．１μｍサイズにパターニングした。
【００５６】
〔実施例２〜４〕
これら実施例２〜４においては、実施例１における構成と同様の構成によるのの、その通電規制層Ｓ02の構成を、厚さ０．５ｎｍのＭｇ−Ｏ（下記表１の試料３）、厚さ１ｎｍのＡｇ−Ｏ（下記表１の試料４）、厚さ１ｎｍのＹ−Ｏ（下記表１の試料５）とした。
【００５７】
〔実施例５〕
この実施例においては、上述した図２の構造による試料１の構成において、その第１の反強磁性層１下に、通電規制層Ｓ01として、厚さ０．４ｎｍにＡｌ−Ｏを形成した（下記表１の試料６）。
【００５８】
〔実施例６〕
この実施例においては、上述した図２の構造による試料１の構成において、厚さ２ｎｍの強磁性層２２の中央部に通電規制層Ｓ22として厚さ０．４ｎｍのＡｌ−Ｏを形成した（下記表１の試料７）。
〔実施例７〕
この実施例においては、上述した図２の構造による試料１の構成において、厚さ２ｎｍの強磁性層２１の中央部に通電規制層Ｓ21として厚さ０．４ｎｍのＡｌ−Ｏを形成した（下記表１の試料８）。
【００５９】
表１に、上述した各試料１〜８についての、素子抵抗、抵抗変化量の測定結  果を示す。
【００６０】
【表１】
0003849460.tif 000002
【００６１】
表１によって明らかなように、本発明による試料２〜１６は、試料１の通電規制層を設けない場合に比し格段に抵抗変化量が増大していることが分かる。
したがって、この抵抗変化量の大きい本発明によるＳＶ型ＧＭＲ素子を用いて、磁気センサ、磁気抵抗効果型磁気ヘッドを構成するときは、外部磁界の検出を、大きな検出出力ないしは再生出力として取り出すことができる。
また、磁気メモリを構成するときは、安定して、確実な動作を行うことができる。
【００６２】
磁気ヘッドを設計するに際して必要なこととして、抵抗の変化量ｄＲが大きいことが挙げられる。このｄＲを向上させるには、ＳＶ型ＧＭＲ素子の抵抗を高めるか、ＭＲ比を増加させるかである。
【００６３】
通電規制層を挿入すると、ＭＲ比（ｄＲ／Ｒ）が低下することなく、通電規制層が挿入されないＳＶ型ＧＭＲ素子と、そのＭＲ比は同等の値を示した。したがって、通電規制層を挿入することによって素子抵抗の増加を図った分、ｄＲ値が増加する結果となった。
【００６４】
この通電規制層は、前述したように１層以上例えば複数層、挿入することができるが、前述した実施例におけるように、０．１μｍ×０／１μｍのサイズにおいては、通電規制層の厚さの総和が５ｎｍ以上となると素子抵抗が大きくなり過ぎて、必要センス電流を通電したときの発熱が大くなって、磁気抵抗効果が低下し、ノイズも大きくなってくることから、例えばこのサイズでは７０Ω以下、すなわち７０Ω×０．１μｍ×０．１μｍ＝０．７Ω・μｍ2 以下が望ましい。
【００６５】
上述したように、本発明によるＣＰＰ型のＳＶ型ＧＭＲは、ＣＰＰ型構成とするにも拘わらず素子の抵抗を高めたことができるものであり、抵抗変化率を保持したまま、抵抗変化量の向上が図られた。
【００６６】
尚、本発明による磁気抵抗効果素子、磁気抵抗効果型磁気センサ、磁気抵抗効果型磁気ヘッド、および磁気メモリは、上述した例に限定されるものではなく、使用目的、使用態様に応じて、本発明構成において、種々の変形変更を行い得ることはいうまでもない。
【００６７】
【発明の効果】
本発明によれば、磁気抵抗効果素子をＣＰＰ構成とする場合の、素子抵抗の減少を補償し得、高い素子抵抗を得ることができるようにして抵抗変化量を高めたことから、例えば長時間の動画処理への適用に対する高記録密度化、記録，再生ビットの微小化、したがってこの微小領域からの信号の読み出しを高感度に行うことができる磁気抵抗効果素子、磁気抵抗効果型磁気センサ、磁気抵抗効果型磁気ヘッドを構成することができるものである。
【００６８】
また、磁気メモリにおいても、高密度および高精度化を図ることができるものである。
【図面の簡単な説明】
【図１】ＡおよびＢは、磁気抵抗効果素子の一構成図およびこの構成における本発明の実施形態の構成図である。
【図２】ＡおよびＢは、磁気抵抗効果素子の一構成図およびこの構成における本発明の実施形態の構成図である。
【図３】ＡおよびＢは、磁気抵抗効果素子の一構成図およびこの構成における本発明の実施形態の構成図である。
【図４】ＡおよびＢは、磁気抵抗効果素子の一構成図およびこの構成における本発明の実施形態の構成図である。
【図５】本発明による磁気抵抗効果素子、磁気抵抗効果型磁気センサないしは磁気抵抗効果型磁気ヘッドの一実施形態の構成図である。
【図６】本発明による磁気抵抗効果素子、磁気抵抗効果型磁気センサないしは磁気抵抗効果型磁気ヘッドの一実施形態の構成図である。
【図７】本発明による磁気抵抗効果素子、磁気抵抗効果型磁気センサないしは磁気抵抗効果型磁気ヘッドの一実施形態の構成図である。
【図８】本発明による磁気抵抗効果素子、磁気抵抗効果型磁気センサないしは磁気抵抗効果型磁気ヘッドの一実施形態の構成図である。
【図９】本発明における通電規制層の一例の模式的平面図である。
【図１０】本発明における通電規制層の他の一例の模式的平面図である。
【図１１】本発明による磁気センサないしは磁気ヘッドの概略断面図である。
【図１２】本発明による磁気センサないしは磁気ヘッドの他の一例の概略断面図である。
【図１３】本発明による磁気センサないしは磁気ヘッドの他の一例の概略断面図である。
【図１４】本発明による磁気メモリの概略構成を示す斜視図である。
【図１５】本発明による磁気メモリの回路構成の概略図である。
【符号の説明】
１・・・反強磁性層、１ａ・・・第１の反強磁性層、１ｂ・・・第２の反強磁性層、２・・・固定層、２ａ・・・第１の固定層、２ｂ・・・第２の固定層、３・・・非磁性層、４・・・自由層、３・・・非磁性層、３ａ・・・第１の非磁性層、３ｂ・・・第２の非磁性層、２０・・・ＧＭＲ素子、２１，２２，２１ａ，２２ａ，２１ｂ，２２ｂ・・・強磁性層、２３，２３ａ，２３ｂ・・・非磁性介在層、３１・・・第１の電極、３２・・・第２の電極、４１・・・第１の磁気シールド兼電極、４２・・・第２の磁気シールド兼電極、５１・・・基板、５２・・・絶縁層、６０・・・  薄膜磁気メモリ、６１・・・ワード線、６２・・・ビット線、６３・・・ＣＰＰ型ＧＭＲ素子、６４・・・ダイオード、８０・・・前方面、８１・・・フラックスガイド層、９０・・・微細通電領域、Ｓ01，Ｓ02，Ｓ1 ，Ｓ2 ，Ｓ2a，Ｓ2b，Ｓ4 ，Ｓ21, Ｓ21a ，Ｓ21b,Ｓ21b ，Ｓ22，Ｓ22a およびＳ22b ，Ｓf,Ｓfa, Ｓfb，Ｓf0・・・通電規制層、
【図１】
0003849460.tif 000003
【図２】
0003849460.tif 000004
【図３】
0003849460.tif 000005
【図４】
0003849460.tif 000006
【図５】
0003849460.tif 000007
【図６】
0003849460.tif 000008
【図７】
0003849460.tif 000009
【図８】
0003849460.tif 000010
【図９】
0003849460.tif 000011
【図１０】
0003849460.tif 000012
【図１１】
0003849460.tif 000013
【図１２】
0003849460.tif 000014
【図１３】
0003849460.tif 000015
【図１４】
0003849460.tif 000016
【図１５】
0003849460.tif 000017