(57)【特許請求の範囲】
【請求項１】
差動信号を受ける入力ノード対と、
第１の出力ノード対と、
前記入力ノード対の一方と他方との間の電圧に応じた差動電流を前記第１の出力ノード対に出力する電圧電流変換器と、
前記第１の出力ノード対の一方と他方との間に直列に接続された複数の第１の抵抗と、
電源電圧を受ける電源ノードと前記第１の出力ノード対の一方との間に接続された第１の電流源と、
前記電源ノードと前記第１の出力ノード対の他方との間に接続された第２の電流源と、
前記第１の出力ノード対の電圧を受ける第２の出力ノード対と、
第３の出力ノード対と、
前記複数の第１の抵抗の相互接続ノードのうち一の相互接続ノードと前記第３の出力ノード対の一方とを接続し、前記複数の第１の抵抗の相互接続ノードのうち他の一の相互接続ノードと前記第３の出力ノード対の他方とを接続するスイッチ回路とを備える
ことを特徴とする可変ゲインアンプ。
【請求項２】
請求項１において、
前記電圧電流変換器は、
前記第１の出力ノード対の一方にドレイン機能端子が接続され、前記入力ノード対の一方の電圧をゲート機能端子に受ける第１のトランジスタと、
前記第１のトランジスタのソース機能端子と接地電圧を受ける接地ノードとの間に接続される第３の電流源と、
前記第１の出力ノード対の他方にドレイン機能端子が接続され、前記入力ノード対の他方の電圧をゲート機能端子に受ける第２のトランジスタと、
前記第２のトランジスタのソース機能端子と前記接地ノードとの間に接続される第４の電流源と、
前記第１のトランジスタのソース機能端子と前記第２のトランジスタのソース機能端子との間に接続された第２の抵抗とを含む
ことを特徴とする可変ゲインアンプ。
【請求項３】
請求項１において、
前記電圧電流変換器は、
接地電圧を受ける接地ノードにソース機能端子が接続され、前記入力ノード対の一方の電圧をゲート機能端子に受ける第１のトランジスタと、
前記接地ノードにソース機能端子が接続され、前記入力ノード対の他方の電圧をゲート機能端子に受ける第２のトランジスタと、
前記第１の出力ノード対の一方にドレイン機能端子が接続され、前記第１のトランジスタのドレイン機能端子にソース機能端子が接続され、所定のバイアスをゲート機能端子に受ける第３のトランジスタと、
前記第１の出力ノード対の他方にドレイン機能端子が接続され、前記第２のトランジスタのドレイン機能端子にソース機能端子が接続され、所定のバイアスをゲート機能端子に受ける第４のトランジスタとを含む
ことを特徴とする可変ゲインアンプ。
【請求項４】
請求項１において、
前記スイッチ回路は、
前記複数の第１の抵抗の相互接続ノードに対応して設けられ、各々が対応する相互接続ノードと前記第３の出力ノード対の一方または他方とを接続または非接続にする複数の第１のスイッチ素子を含む
ことを特徴とする可変ゲインアンプ。
【請求項５】
請求項４において、
前記第１の出力ノード対の一方と前記第２の出力ノード対の一方との間に接続された導通状態の第２のスイッチ素子と、
前記第１の出力ノード対の他方と前記第２の出力ノード対の他方との間に接続された導通状態の第３のスイッチ素子とをさらに備える
ことを特徴とする可変ゲインアンプ。
【請求項６】
請求項１において、
前記第２の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続された第１のキャパシタと、
前記第２の出力ノード対の他方と前記接地ノードとの間に接続された第２のキャパシタとをさらに備える
ことを特徴とする可変ゲインアンプ。
【請求項７】
請求項１において、
前記第３の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続された第１のキャパシタと、
前記第３の出力ノード対の他方と前記接地ノードとの間に接続された第２のキャパシタとをさらに備える
ことを特徴とする可変ゲインアンプ。
【請求項８】
複数のトランスコンダクタと、
前記複数のトランスコンダクタに対応して設けられ、対応するトランスコンダクタの出力ノードと接地電圧を受ける接地ノードとの間に各々が接続された複数のキャパシタとを有するＧＭＣフィルタ回路であって、
請求項１に記載の可変ゲインアンプをさらに備え、
前記複数のトランスコンダクタは、
前記可変ゲインアンプの第２の出力ノード対の電圧を入力に受ける第１のトランスコンダクタと、
前記可変ゲインアンプの第３の出力ノード対の電圧を入力に受ける第２のトランスコンダクタとを含む
ことを特徴とするフィルタ回路。
【請求項９】
請求項８において、
前記可変ゲインアンプの入力ノード対の一方は、前記フィルタ回路への差動入力信号の一方を受け、
前記可変ゲインアンプの入力ノード対の他方は、前記フィルタ回路への差動入力信号の他方を受ける
ことを特徴とするフィルタ回路。
【請求項１０】
請求項８において、
前記複数のトランスコンダクタは、第３のトランスコンダクタを含み、
前記可変ゲインアンプの入力ノード対の一方は、前記第３のトランスコンダクタの差動出力信号の一方を受け、
前記可変ゲインアンプの入力ノード対の他方は、前記第３のトランスコンダクタの差動出力信号の他方を受ける
ことを特徴とするフィルタ回路。
【請求項１１】
差動信号を受ける入力ノード対と、
第１の出力ノード対と、
前記入力ノード対の一方と他方との間の電圧に応じた差動電流を前記第１の出力ノード対に出力する電圧電流変換器と、
前記第１の出力ノード対の一方と他方との間に直列に接続された複数の第１の抵抗と、
電源電圧を受ける電源ノードと前記第１の出力ノード対の一方との間に接続された第１の電流源と、
前記電源ノードと前記第１の出力ノード対の他方との間に接続された第２の電流源と、
前記第１の出力ノード対の電圧を受ける第２の出力ノード対と、
複数の第３の出力ノード対と、
前記複数の第３の出力ノード対に対応して設けられた複数のスイッチ回路とを備え、
前記複数のスイッチ回路の各々は、
対応する第３の出力ノード対の一方と  前記複数の第１の抵抗の相互接続ノードのうち一の相互接続ノードとを接続し、対応する第３の出力ノード対の他方と  前記複数の第１の抵抗の相互接続ノードのうち他の一の相互接続ノードとを接続する
ことを特徴とする可変ゲインアンプ。
【請求項１２】
請求項１１において、
前記電圧電流変換器は、
前記第１の出力ノード対の一方にドレイン機能端子が接続され、前記入力ノード対の一方の電圧をゲート機能端子に受ける第１のトランジスタと、
前記第１のトランジスタのソース機能端子と接地電圧を受ける接地ノードとの間に接続される第３の電流源と、
前記第１の出力ノード対の他方にドレイン機能端子が接続され、前記入力ノード対の他方の電圧をゲート機能端子に受ける第２のトランジスタと、
前記第２のトランジスタのソース機能端子と前記接地ノードとの間に接続される第４の電流源と、
前記第１のトランジスタのソース機能端子と前記第２のトランジスタのソース機能端子との間に接続された第２の抵抗とを含む
ことを特徴とする可変ゲインアンプ。
【請求項１３】
請求項１１において、
前記電圧電流変換器は、
接地電圧を受ける接地ノードにソース機能端子が接続され、前記入力ノード対の一方の電圧をゲート機能端子に受ける第１のトランジスタと、
前記接地ノードにソース機能端子が接続され、前記入力ノード対の他方の電圧をゲート機能端子に受ける第２のトランジスタと、
前記第１の出力ノード対の一方にドレイン機能端子が接続され、前記第１のトランジスタのドレイン機能端子にソース機能端子が接続され、所定のバイアスをゲート機能端子に受ける第３のトランジスタと、
前記第１の出力ノード対の他方にドレイン機能端子が接続され、前記第２のトランジスタのドレイン機能端子にソース機能端子が接続され、所定のバイアスをゲート機能端子に受ける第４のトランジスタとを含む
ことを特徴とする可変ゲインアンプ。
【請求項１４】
請求項１１において、
前記複数のスイッチ回路の各々は、
前記複数の第１の抵抗の相互接続ノードに対応して設けられた複数の第１のスイッチ素子を含み、
前記複数の第１のスイッチ素子は、
対応する第３の出力ノード対の一方または他方と  対応する相互接続ノードとを接続または非接続にする
ことを特徴とする可変ゲインアンプ。
【請求項１５】
請求項１４において、
前記第１の出力ノード対の一方と前記第２の出力ノード対の一方との間に接続された導通状態の第２のスイッチ素子と、
前記第１の出力ノード対の他方と前記第２の出力ノード対の他方との間に接続された導通状態の第３のスイッチ素子とをさらに備える
ことを特徴とする可変ゲインアンプ。
【請求項１６】
請求項１１において、
前記第２の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続された第１のキャパシタと、
前記第２の出力ノード対の他方と前記接地ノードとの間に接続された第２のキャパシタとをさらに備える
ことを特徴とする可変ゲインアンプ。
【請求項１７】
請求項１１において、
前記複数の第３の出力ノード対の一方に対応して設けられた複数の第１のキャパシタと、
前記複数の第３の出力ノード対の他方に対応して設けられた複数の第２のキャパシタとをさらに備え、
前記複数の第１のキャパシタの各々は、対応する第３の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続され、
前記複数の第２のキャパシタの各々は、対応する第３の出力ノードの他方と前記接地ノードとの間に接続される
ことを特徴とする可変ゲインアンプ。
【請求項１８】
複数のトランスコンダクタと、
前記複数のトランスコンダクタに対応して設けられ、対応するトランスコンダクタの出力ノードと接地電圧を受ける接地ノードとの間に各々が接続された複数のキャパシタとを有するＧＭＣフィルタ回路であって、
請求項１１に記載の可変ゲインアンプをさらに備え、
前記複数のトランスコンダクタは、
前記可変ゲインアンプの第２の出力ノード対の電圧を入力に受ける第１のトランスコンダクタと、
前記可変ゲインアンプの複数の第３の出力ノード対に対応する複数の第２のトランスコンダクタとを含み、
前記複数の第２のトランスコンダクタの各々は、
前記可変ゲインアンプの複数の第３の出力ノード対のうち対応する第３の出力ノード対の電圧を入力に受ける
ことを特徴とするフィルタ回路。
【請求項１９】
請求項１８において、
前記可変ゲインアンプの入力ノード対の一方は、前記フィルタ回路への差動入力信号の一方を受け、
前記可変ゲインアンプの入力ノード対の他方は、前記フィルタ回路への差動入力信号の他方を受ける
ことを特徴とするフィルタ回路。
【請求項２０】
請求項１８において、
前記複数のトランスコンダクタは、第３のトランスコンダクタを含み、
前記可変ゲインアンプの入力ノード対の一方は、前記第３のトランスコンダクタの差動出力信号の一方を受け、
前記可変ゲインアンプの入力ノード対の他方は、前記第３のトランスコンダクタの差動出力信号の他方を受ける
ことを特徴とするフィルタ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は可変ゲインアンプおよびフィルタ回路に関し、さらに詳しくは、１入力−多出力の可変ゲインアンプおよびこれを備えたフィルタ回路に関する。
【０００２】
【従来の技術】
ＤＶＤ用等のＲｅａｄ  Ｃｈａｎｎｅｌシステムでは、ディスクからの生の信号を波形整形することによって信号を正しく読み取る技術が使用されている。この波形整形は、フィルタの零点の位置を調整することによって実現される場合が多い。このため、Ｒｅａｄ  Ｃｈａｎｎｅｌシステムに用いられる波形整形用のフィルタには、ディスクからの信号に合わせて最適に波形整形を行うアダプティブな波形整形機能を持つことが求められる。アダプティブな波形整形を実現するために、フィルタは零点の位置を可変にできるような調整機能を持つ必要がある。
【０００３】
図１０は、零点の位置を調整することができる従来の２次バイカッドＧＭＣフィルタの構成を示すブロック図である。図１０に示すバイカッドＧＭＣフィルタは、トランスコンダクタ７１，７２と、キャパシタ７３，７４と、アンプ７５，７６とを備える。アンプ７５，７６は、零点の位置を調整するためのアンプである。アンプ７５は入力信号Ｖｉｎを増幅せずに（×１倍）そのままトランスコンダクタ７１へ出力する。アンプ７６は入力信号ＶｉｎをＡ倍に増幅してトランスコンダクタ７２へ出力する。キャパシタ７３，７４の容量をＣ１，Ｃ２、フィルタの出力をＶｏｕｔとすると図１０に示すＧＭＣフィルタの伝達関数は、
【数１】
0003859572.tif 000002
となる。ここでｓはラプラス変数である。また、フィルタの零点は、
ｇｍ／（Ｃ１×Ａ）
となる。したがって、アンプ７６のゲインＡを調整することによってフィルタの零点の位置を調整することができる。
【０００４】
なお、ここでは１次の零点を生成する場合について説明した。２次以上の零点を生成する場合には、図１０に示したバイカッドＧＭＣフィルタが縦続接続される。
【０００５】
【発明が解決しようとする課題】
図１０に示したＧＭＣフィルタに用いられるアンプ７５，７６には、フィルタの帯域内で位相回転やゲインの劣化が少ない理想特性を持つことが要求されるため、高速な動作が必要とされる。そのためアンプ７５，７６の消費電力や回路面積が大きくなりがちである。
【０００６】
また、フィルタの入力信号Ｖｉｎはアンプ７５，７６によって分岐されてトランスコンダクタ７１，７２に入力される。アンプ７５からの信号とアンプ７６からの信号との遅延時間差は理想的にはゼロであることが望ましい。これらの信号間に遅延時間差がある場合には伝達関数はもはや（数１）に示したような形にはならず理想特性からずれてしまう。とくに群遅延特性のずれは甚大となる。図１０に示したアンプ７５とアンプ７６とではゲインが異なるため信号遅延時間もずれやすい。この結果、フィルタの群遅延誤差が大きくなりやすい。
【０００７】
この発明の目的は、回路面積を小さくすることができる可変ゲインアンプを提供することである。
【０００８】
この発明のもう１つの目的は、群遅延誤差を小さくすることができるフィルタ回路を提供することである。
【０００９】
【課題を解決するための手段および発明の効果】
この発明の１つの局面に従うと、可変ゲインアンプは、入力ノード対と、第１の出力ノード対と、電圧電流変換器と、複数の第１の抵抗と、第１の電流源と、第２の電流源と、第２の出力ノード対と、第３の出力ノード対と、スイッチ回路とを備える。
【００１０】
入力ノード対は差動信号を受ける。電圧電流変換器は、入力ノード対の一方と他方との間の電圧に応じた差動電流を第１の出力ノード対に出力する。複数の第１の抵抗は、第１の出力ノード対の一方と他方との間に直列に接続される。第１の電流源は、電源電圧を受ける電源ノードと第１の出力ノード対の一方との間に接続される。第２の電流源は、電源ノードと第１の出力ノード対の他方との間に接続される。第２の出力ノード対は、第１の出力ノード対の電圧を受ける。スイッチ回路は、複数の第１の抵抗の相互接続ノードのうち一の相互接続ノードと第３の出力ノード対の一方とを接続し、複数の第１の抵抗の相互接続ノードのうち他の一の相互接続ノードと第３の出力ノード対の他方とを接続する。
【００１１】
上記可変ゲインアンプでは、入力ノード対に与えられる差動信号が所定のゲイン（第１のゲイン）で増幅されて第２の出力ノード対から出力される。また、複数の第１の抵抗の相互接続ノードのうちスイッチ回路によって第３の出力ノード対に接続される一の相互接続ノードと他の一の相互接続ノードとの間の抵抗値に応じたゲイン（第２のゲイン）で上記差動信号が増幅されて第３の出力ノード対から出力される。スイッチ回路によって第３の出力ノード対に接続される一の相互接続ノードと他の一の相互接続ノードとを変えることによって第２のゲインを変えることができる。このように上記可変ゲインアンプは、第１のゲインのアンプと第２のゲイン（可変）のアンプとの２つの機能を兼ね備えている。したがって、第１のゲインのアンプと第２のゲインのアンプとを別個に設けた場合と比べて回路面積を小さくすることができる。これにより消費電力を小さくすることができる。
【００１２】
また、第２の出力ノード対の電圧は複数の第１の抵抗の両端電圧であり、第３の出力ノード対の電圧は複数の第１の抵抗の中間電圧であるため、第２の出力ノード対の電圧の位相と第３の出力ノード対の電圧の位相とがそろっている。したがって、第１のゲインのアンプと第２のゲインのアンプとを別個に設けた場合と比べると、入力ノード対から第２の出力ノード対へのパスの信号遅延と入力ノード対から第３の出力ノード対へのパスの信号遅延との差が小さくなる。
【００１３】
好ましくは、上記電圧電流変換器は、第１のトランジスタと、第２のトランジスタと、第３の電流源と、第４の電流源と、第２の抵抗とを含む。
【００１４】
第１のトランジスタは、第１の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続され、入力ノード対の一方の電圧をゲート機能端子に受ける。第２のトランジスタは、第１の出力ノード対の他方と接地ノードとの間に接続され、入力ノード対の他方の電圧をゲート機能端子に受ける。第３の電流源は、第１の出力ノード対の一方と接地ノードとの間に第１のトランジスタと直列に接続され、第１のトランジスタにバイアス電流を供給する。第４の電流源は、第１の出力ノード対の他方と接地ノードとの間に第２のトランジスタと直列に接続され、第２のトランジスタにバイアス電流を供給する。第２の抵抗は、第１のトランジスタのソース機能端子と第２のトランジスタのソース機能端子との間に接続される。
【００１５】
ここでゲート機能端子は、第１および第２のトランジスタがＭＯＳトランジスタの場合にはゲートに相当し、第１および第２のトランジスタがバイポーラトランジスタの場合にはベースに相当する。ドレイン機能端子は、第１および第２のトランジスタがＭＯＳトランジスタの場合にはドレインに相当し、第１および第２のトランジスタがバイポーラトランジスタの場合にはコレクタに相当する。ソース機能端子は、第１および第２のトランジスタがＭＯＳトランジスタの場合にはソースに相当し、第１および第２のトランジスタがバイポーラトランジスタの場合にはエミッタに相当する。ゲート機能端子、ドレイン機能端子、ソース機能端子の意味は、これ以降においても同様である。
【００１６】
上記可変ゲインアンプでは、電流電圧変換器の出力電流／入力電圧の比が第２の抵抗で定まる。電圧電流変換器からの出力電流は複数の第１の抵抗によって電圧に再変換される。したがって、入力ノード対と第２の出力ノード対との間のゲイン（第１のゲイン）をほぼ第１の抵抗と第２の抵抗との比で決めることができる。また、複数の第１の抵抗の相互接続ノードのうちスイッチ回路によって第３の出力ノード対に接続される一の相互接続ノードと他の一の相互接続ノードとの間の抵抗値と第２の抵抗の抵抗値との比に応じたゲイン（第２のゲイン）で上記差動信号が増幅されて第３の出力ノード対から出力される。このため、ゲイン調整のための特別な回路を必要としない。この結果、回路規模を小さくすることができる。
【００１７】
好ましくは、上記電圧電流変換器は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタとを含む。
【００１８】
第１のトランジスタは、第１の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続され、入力ノード対の一方の電圧をゲート機能端子に受ける。第２のトランジスタは、第１の出力ノード対の他方と接地ノードとの間に接続され、入力ノード対の他方の電圧をゲート機能端子に受ける。第３のトランジスタは、第１の出力ノード対の一方と接地ノードとの間に第１のトランジスタと直列に接続され、所定のバイアスをゲート機能端子に受ける。第４のトランジスタは、第１の出力ノード対の他方と接地ノードとの間に第２のトランジスタと直列に接続され、所定のバイアスをゲート機能端子に受ける。
【００１９】
上記可変ゲインアンプでは、電流電圧変換器が優れた線形性を持つという優位性が発揮される。このため広いダイナミックレンジを有することができ、大振幅の信号でも扱うことが可能になる。また、第３および第４のトランジスタのゲート機能端子に与えるバイアスの値を変えることによっても可変ゲインアンプのゲインを可変にできる。
【００２０】
好ましくは、上記スイッチ回路は複数の第１のスイッチ素子を含む。複数の第１のスイッチ素子は、複数の第１の抵抗の相互接続ノードに対応して設けられる。複数の第１のスイッチ素子の各々は、対応する相互接続ノードと第３の出力ノード対の一方または他方とを接続／非接続にする。
【００２１】
上記可変ゲインアンプでは、複数の第１の抵抗の相互接続ノードのうち第３の出力ノード対の一方に接続すべき一の相互接続ノードに対応する第１のスイッチ素子がオンになり、当該一の相互接続ノードと第３の出力ノード対の一方とが接続される。また、複数の第１の抵抗の相互接続ノードのうち第３の出力ノード対の他方に接続すべき他の一の相互接続ノードに対応する第１のスイッチ素子がオンになり、当該他の一の相互接続ノードと第３の出力ノード対の他方とが接続される。
【００２２】
好ましくは、上記可変ゲインアンプは、第２のスイッチ素子と、第３のスイッチ素子とをさらに備える。第２のスイッチ素子は、第１の出力ノード対の一方と第２の出力ノード対の一方との間に導通状態で接続される。第３のスイッチ素子は、第１の出力ノード対の他方と第２の出力ノード対の他方との間に導通状態で接続される。
【００２３】
上記可変ゲインアンプでは、第２のスイッチ素子と第３のスイッチ素子とを設けたため、第２の出力ノード対の負荷と第３の出力ノード対の負荷との差を小さくすることができる。これにより、入力ノード対から第２の出力ノード対へのパスの信号遅延と入力ノード対から第３の出力ノード対へのパスの信号遅延との差をさらに小さくすることができる。
【００２４】
好ましくは、上記可変ゲインアンプは、第１のキャパシタと、第２のキャパシタとをさらに備える。第１のキャパシタは、第２の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続される。第２のキャパシタは、第２の出力ノード対の他方と接地ノードとの間に接続される。
【００２５】
好ましくは、上記可変ゲインアンプは、第１のキャパシタと、第２のキャパシタとをさらに備える。第１のキャパシタは、第３の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続される。第２のキャパシタは、第３の出力ノード対の他方と接地ノードとの間に接続される。
【００２６】
上記可変ゲインアンプでは、第１のキャパシタと第２のキャパシタとを設けたため、第２の出力ノード対に接続される負荷容量と第３の出力ノード対に接続される負荷容量との差を小さくすることができる。これにより、入力ノード対から第２の出力ノード対へのパスの信号遅延と入力ノード対から第３の出力ノード対へのパスの信号遅延との差をさらに小さくすることができる。
【００２７】
この発明のもう１つの局面に従うと、フィルタ回路は、複数のトランスコンダクタと複数のキャパシタとを有するＧＭＣフィルタ回路である。複数のキャパシタは複数のトランスコンダクタに対応して設けらる。複数のキャパシタの各々は、対応するトランスコンダクタの出力ノードと接地電圧を受ける接地ノードとの間に接続される。上記フィルタ回路は、上記可変ゲインアンプをさらに備える。上記複数のトランスコンダクタは、第１のトランスコンダクタと、第２のトランスコンダクタとを含む。第１のトランスコンダクタは、上記可変ゲインアンプの第２の出力ノード対の電圧を入力に受ける。第２のトランスコンダクタは、上記可変ゲインアンプの第３の出力ノード対の電圧を入力に受ける。
【００２８】
上記フィルタ回路では、零点の位置を調整するためのアンプとして上記可変ゲインアンプを用いているため、従来のフィルタ回路と比べて回路面積を小さくすることができる。
【００２９】
また、上記可変ゲインアンプでは、入力ノード対から第２の出力ノード対へのパスの信号遅延と入力ノード対から第３の出力ノード対へのパスの信号遅延との差が小さい。したがって、フィルタの特性劣化、とくに群遅延劣化を小さく抑えることができる。
【００３０】
好ましくは、上記可変ゲインアンプの入力ノード対の一方は、上記フィルタ回路への差動入力信号の一方を受ける。上記可変ゲインアンプの入力ノード対の他方は、上記フィルタ回路への差動入力信号の他方を受ける。
【００３１】
好ましくは、上記複数のトランスコンダクタは、第３のトランスコンダクタを含む。上記可変ゲインアンプの入力ノード対の一方は、第３のトランスコンダクタの差動出力信号の一方を受ける。上記可変ゲインアンプの入力ノード対の他方は、第３のトランスコンダクタの差動出力信号の他方を受ける。
【００３２】
この発明のさらにもう１つの局面に従うと、可変ゲインアンプは、入力ノード対と、第１の出力ノード対と、電圧電流変換器と、複数の第１の抵抗と、第１の電流源と、第２の電流源と、第２の出力ノード対と、複数の第３の出力ノード対と、複数のスイッチ回路とを備える。
【００３３】
入力ノード対は差動信号を受ける。電圧電流変換器は、入力ノード対の一方と他方との間の電圧に応じた差動電流を第１の出力ノード対に出力する。複数の第１の抵抗は、第１の出力ノード対の一方と他方との間に直列に接続される。第１の電流源は、電源電圧を受ける電源ノードと第１の出力ノード対の一方との間に接続される。第２の電流源は、電源ノードと第１の出力ノード対の他方との間に接続される。第２の出力ノード対は、第１の出力ノード対の電圧を受ける。複数のスイッチ回路は、複数の第３の出力ノード対に対応して設けられる。複数のスイッチ回路の各々は、対応する第３の出力ノード対の一方と  複数の第１の抵抗の相互接続ノードのうち一の相互接続ノードとを接続し、対応する第３の出力ノード対の他方と  複数の第１の抵抗の相互接続ノードのうち他の一の相互接続ノードとを接続する。
【００３４】
上記可変ゲインアンプでは、入力ノード対に与えられる差動信号が所定のゲイン（第１のゲイン）で増幅されて第２の出力ノード対から出力される。また、複数の第１の抵抗の相互接続ノードのうち各スイッチ回路に対応する第３の出力ノード対に当該スイッチ回路によって接続される一の相互接続ノードと他の一の相互接続ノードとの間の抵抗値に応じたゲイン（第２のゲイン）で上記差動信号が増幅され、当該スイッチ回路に対応する第３の出力ノード対から出力される。各スイッチ回路によって対応する第３の出力ノード対に接続される一の相互接続ノードおよび／または他の一の相互接続ノードを変えることによって第２のゲインを変えることができる。このように上記可変ゲインアンプは、第１のゲインのアンプと第２ゲイン（可変）の複数のアンプとの機能を兼ね備えている。したがって、第１のゲインのアンプと第２のゲインの複数のアンプとをそれぞれ別個に設けた場合と比べて回路面積を小さくすることができる。これにより消費電力を小さくすることができる。
【００３５】
また、第２の出力ノード対の電圧は複数の第１の抵抗の両端電圧であり、複数の第３の出力ノード対の電圧は複数の第１の抵抗の中間電圧であるため、第２の出力ノード対の電圧の位相と複数の第３の出力ノード対の電圧の位相とがそろっている。したがって、第１のゲインのアンプと第２のゲインの複数のアンプとをそれぞれ別個に設けた場合と比べると、入力ノード対から第２の出力ノード対へのパスおよび入力ノード対から複数の第３の出力ノード対の各々へのパスにおける信号遅延の差が小さくなる。
【００３６】
好ましくは、上記電圧電流変換器は、第１のトランジスタと、第２のトランジスタと、第３の電流源と、第４の電流源と、第２の抵抗とを含む。
【００３７】
第１のトランジスタは、第１の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続され、入力ノード対の一方の電圧をゲート機能端子に受ける。第２のトランジスタは、第１の出力ノード対の他方と接地ノードとの間に接続され、入力ノード対の他方の電圧をゲート機能端子に受ける。第３の電流源は、第１の出力ノード対の一方と接地ノードとの間に第１のトランジスタと直列に接続され、第１のトランジスタにバイアス電流を供給する。第４の電流源は、第１の出力ノード対の他方と接地ノードとの間に第２のトランジスタと直列に接続され、第２のトランジスタにバイアス電流を供給する。第２の抵抗は、第１のトランジスタのソース機能端子と第２のトランジスタのソース機能端子との間に接続される。
【００３８】
好ましくは、上記電圧電流変換器は、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタとを含む。
【００３９】
第１のトランジスタは、第１の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続され、入力ノード対の一方の電圧をゲート機能端子に受ける。第２のトランジスタは、第１の出力ノード対の他方と接地ノードとの間に接続され、入力ノード対の他方の電圧をゲート機能端子に受ける。第３のトランジスタは、第１の出力ノード対の一方と接地ノードとの間に第１のトランジスタと直列に接続され、所定のバイアスをゲート機能端子に受ける。第４のトランジスタは、第１の出力ノード対の他方と接地ノードとの間に第２のトランジスタと直列に接続され、所定のバイアスをゲート機能端子に受ける。
【００４０】
好ましくは、上記複数のスイッチ回路の各々は、複数の第１のスイッチ素子を含む。複数の第１のスイッチ素子は、複数の第１の抵抗の相互接続ノードに対応して設けられる。複数の第１のスイッチ素子の各々は、対応する第３の出力ノード対の一方または他方と  対応する相互接続ノードとを接続／非接続にする。
【００４１】
上記可変ゲインアンプにおける各スイッチ回路では、複数の第１の抵抗の相互接続ノードのうち当該スイッチ回路に対応する第３の出力ノード対の一方に接続すべき一の相互接続ノードに対応する第１のスイッチ素子がオンになり、当該一の相互接続ノードと当該第３の出力ノード対の一方とが接続される。また、上記第３の出力ノード対の他方に接続すべき他の一の相互接続ノードに対応する第１のスイッチ素子がオンになり、当該他の一の相互接続ノードと上記第３の出力ノード対の他方とが接続される。
【００４２】
好ましくは、上記可変ゲインアンプは、第２のスイッチ素子と、第３のスイッチ素子とをさらに備える。第２のスイッチ素子は、第１の出力ノード対の一方と第２の出力ノード対の一方との間に導通状態で接続される。第３のスイッチ素子は、第１の出力ノード対の他方と第２の出力ノード対の他方との間に導通状態で接続される。
【００４３】
上記可変ゲインアンプでは、第２のスイッチ素子と第３のスイッチ素子とを設けたため、第２の出力ノード対の負荷と複数の第３の出力ノード対の各々の負荷との差を小さくすることができる。これにより、入力ノード対から第２の出力ノード対へのパスの信号遅延と入力ノード対から複数の第３の出力ノード対の各々へのパスの信号遅延との差をさらに小さくすることができる。
【００４４】
好ましくは、上記可変ゲインアンプは、第１のキャパシタと、第２のキャパシタとをさらに備える。第１のキャパシタは、第２の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続される。第２のキャパシタは、第２の出力ノード対の他方と接地ノードとの間に接続される。
【００４５】
好ましくは、上記可変ゲインアンプは、複数の第１のキャパシタと、複数の第２のキャパシタとをさらに備える。複数の第１のキャパシタは、複数の第３の出力ノード対の一方に対応して設けられる。複数の第２のキャパシタは、複数の第３の出力ノード対の他方に対応して設けられる。複数の第１のキャパシタの各々は、対応する第３の出力ノード対の一方と接地電圧を受ける接地ノードとの間に接続される。複数の第２のキャパシタの各々は、対応する第３の出力ノードの他方と接地ノードとの間に接続される。
【００４６】
上記可変ゲインアンプでは、第１のキャパシタと第２のキャパシタとを設けたため、第２の出力ノード対に接続される負荷容量と第３の出力ノード対に接続される負荷容量との差を小さくすることができる。これにより、入力ノード対から第２の出力ノード対へのパスの信号遅延と入力ノード対から第３の出力ノード対へのパスの信号遅延との差をさらに小さくすることができる。
【００４７】
この発明のさらにもう１つの局面に従うと、フィルタ回路は、複数のトランスコンダクタと複数のキャパシタとを有するＧＭＣフィルタ回路である。複数のキャパシタは、複数のトランスコンダクタに対応して設けられる。複数のキャパシタの各々は、対応するトランスコンダクタの出力ノードと接地電圧を受ける接地ノードとの間に接続される。上記フィルタ回路は、上記可変ゲインアンプをさらに備える。複数のトランスコンダクタは、第１のトランスコンダクタと、複数の第２のトランスコンダクタとを含む。第１のトランスコンダクタは、上記可変ゲインアンプの第２の出力ノード対の電圧を入力に受ける。複数の第２のトランスコンダクタは、上記可変ゲインアンプの複数の第３の出力ノード対に対応する。複数の第２のトランスコンダクタの各々は、上記可変ゲインアンプの複数の第３の出力ノード対のうち対応する第３の出力ノード対の電圧を入力に受ける。
【００４８】
上記フィルタ回路では、零点の位置を調整するためのアンプとして上記可変ゲインアンプを用いているため、従来のフィルタ回路と比べて回路面積を小さくすることができる。
【００４９】
また、上記可変ゲインアンプでは、入力ノード対から第２の出力ノード対へのパスおよび入力ノード対から複数の第３の出力ノード対の各々へのパスにおける信号遅延の差が小さい。したがって、フィルタの特性劣化、とくに群遅延劣化を小さく抑えることができる。
【００５０】
好ましくは、上記可変ゲインアンプの入力ノード対の一方は、上記フィルタ回路への差動入力信号の一方を受ける。上記可変ゲインアンプの入力ノード対の他方は、上記フィルタ回路への差動入力信号の他方を受ける。
【００５１】
好ましくは、上記複数のトランスコンダクタは、第３のトランスコンダクタを含む。上記可変ゲインアンプの入力ノード対の一方は、第３のトランスコンダクタの差動出力信号の一方を受ける。上記可変ゲインアンプの入力ノード対の他方は、第３のトランスコンダクタの差動出力信号の他方を受ける。
【００５２】
【発明の実施の形態】
以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付し、その説明は繰り返さない。
【００５３】
（第１の実施形態）
＜可変ゲインアンプの構成＞
第１の実施形態による可変ゲインアンプの構成を図１に示す。図１に示す可変ゲインアンプは１入力−２出力のアンプである。また、この可変ゲインアンプは差動構成であり、入力出力ともに正負双方の信号を持っている。図１に示す可変ゲインアンプは、電圧電流変換器１００と、電流源３，５と、抵抗８〜１４と、スイッチ素子ＳＷ１〜ＳＷ６と、入力ノード対（Ｎ３，Ｎ４）と、出力ノード対（Ｎ０１，Ｎ０２），（Ｎ１１，Ｎ１２），（Ｎ２１，Ｎ２２）とを備える。
【００５４】
入力ノード対（Ｎ３，Ｎ４）には差動入力信号（Ｖｉｎ＋，Ｖｉｎ−）が与えられる。
【００５５】
電圧電流変換器１００は、入力ノードＮ３と入力ノードＮ４との間の電圧に応じた差動電流を出力ノード対（Ｎ０１，Ｎ０２）に出力する。
【００５６】
抵抗８〜１４は、出力ノードＮ０２と出力ノードＮ０１との間に直列に接続される。抵抗８〜１４の直列抵抗値はＲ２である。
【００５７】
電流源３は、電源ノードＮ１と出力ノードＮ０２との間に接続される。電源ノードＮ１は電源電圧を受ける。電流源５は、電源ノードＮ１と出力ノードＮ０１との間に接続される。
【００５８】
出力ノード対（Ｎ１１，Ｎ１２）は出力ノード対（Ｎ０１，Ｎ０２）の電圧を受ける。出力ノード対（Ｎ１１，Ｎ１２）の電圧は差動出力信号（Ｖ１＋，Ｖ１−）として出力される。
【００５９】
スイッチ素子ＳＷ１は、抵抗８，９の相互接続ノードＮ１０１と出力ノードＮ２２との間に接続され、制御信号Ｓ１に応答してオン／オフする。スイッチ素子ＳＷ２は、抵抗９，１０の相互接続ノードＮ１０２と出力ノードＮ２２との間に接続され、制御信号Ｓ２に応答してオン／オフする。スイッチ素子ＳＷ３は、抵抗１０，１１の相互接続ノードＮ１０３と出力ノードＮ２２との間に接続され、制御信号Ｓ３に応答してオン／オフする。スイッチ素子ＳＷ４は、抵抗１１，１２の相互接続ノードＮ１０４と出力ノードＮ２１との間に接続され、制御信号Ｓ３に応答してオン／オフする。スイッチ素子ＳＷ５は、抵抗１２，１３の相互接続ノードＮ１０５と出力ノードＮ２１との間に接続され、制御信号Ｓ２に応答してオン／オフする。スイッチ素子ＳＷ６は、抵抗１３，１４の相互接続ノードＮ１０６と出力ノードＮ２１との間に接続され、制御信号Ｓ１に応答してオン／オフする。スイッチ素子ＳＷ１−ＳＷ６によってスイッチ回路が構成される。
【００６０】
出力ノード対（Ｎ２１，Ｎ２２）の電圧は差動出力信号（Ｖ２＋，Ｖ２−）として出力される。
【００６１】
＜可変ゲインアンプの動作＞
次に、以上のように構成された可変ゲインアンプの動作について説明する。
【００６２】
入力ノード対（Ｎ３，Ｎ４）に入力された差動信号（Ｖｉｎ＋，Ｖｉｎ−）は内部の回路で増幅され、出力ノード対（Ｎ１１，Ｎ１２）および（Ｎ２１，Ｎ２２）から出力される。
【００６３】
電圧電流変換器１００は、入力ノード対（Ｎ３，Ｎ４）にかかる電圧（Ｖｉｎ＋，Ｖｉｎ−）をそれに比例する電流に変換する。この電流は、抵抗列８〜１４へと流入され、ここで再び電流から電圧へ変換される。
【００６４】
このような簡単な仕組みで回路は動作する。結果として抵抗列８〜１４の両端に印加される電圧Ｖ１は、
0003859572.tif 000003
となる。ここで、ＧＭは電圧電流変換器１００の電圧電流変換比であり、Ｒ２は抵抗８〜１４の直列抵抗値である。
【００６５】
Ｒ２×ＧＭの値が１となるようにすれば（式１１）は、ゲインが１の増幅器の入出力関係を表す式となる。すなわち、入力ノード対（Ｎ３，Ｎ４）と出力ノード対（Ｎ１１，Ｎ１２）との関係ではゲインが１のアンプとなる。
【００６６】
出力ノードＮ２１は、スイッチ素子ＳＷ４〜ＳＷ６を介して相互接続ノードＮ１０４〜Ｎ１０６に接続される。また、出力ノードＮ２２は、スイッチ素子ＳＷ１〜ＳＷ３を介して相互接続ノードＮ１０１〜Ｎ１０３に接続される。スイッチ素子（ＳＷ１，ＳＷ６），（ＳＷ２，ＳＷ５），（ＳＷ３，ＳＷ４）はそれぞれ対になっており制御信号Ｓ１〜Ｓ３に応答してオン／オフする。制御信号Ｓ１〜Ｓ３のうちのいずれか１つが活性化され、対応する２つのスイッチ素子がオンになる。これにより、相互接続ノードＮ１０４〜Ｎ１０６のうち１つと出力ノードＮ２１とが接続され、相互接続ノードＮ１０１〜Ｎ１０３のうち１つと出力ノードＮ２２とが接続される。たとえば制御信号Ｓ１を活性化し制御信号Ｓ２，Ｓ３を不活性化したときには、スイッチ素子ＳＷ１，ＳＷ６がオンになり、スイッチ素子ＳＷ２〜ＳＷ５がオフになる。この結果、相互接続ノードＮ１０６と出力ノードＮ２１とが接続され、相互接続ノードＮ１０１と出力ノードＮ２２とが接続される。相互接続ノードＮ１０２〜Ｎ１０５と出力ノードＮ２２，Ｎ２１とは非接続状態である。そして出力ノード対（Ｎ２１，Ｎ２２）に接続された相互接続ノードの電圧が差動出力信号（Ｖ２＋，Ｖ２−）として出力される。この仕組みにより、
（Ｖ２＋）−（Ｖ２−）＝｛（Ｖ１＋）−（Ｖ１−）｝×Ｒ３／Ｒ２・・・（式１２）
となる。
【００６７】
ここで、Ｒ３は、出力ノード対（Ｎ２１，Ｎ２２）に接続された相互接続ノード間の抵抗値であり、制御信号Ｓ１〜Ｓ３のうち活性化される制御信号に応じて変わる。たとえば、上述のとおり制御信号Ｓ１を活性化し制御信号Ｓ２，Ｓ３を不活性化したときには相互接続ノードＮ１０６，Ｎ１０１が出力ノードＮ２１，Ｎ２２に接続される。したがって、このときのＲ３の値は相互接続ノードＮ１０１と相互接続ノードＮ１０６との間の抵抗９〜１３の直列抵抗値となる。
【００６８】
ここで再び、Ｒ２×ＧＭの値が１となるようにすると、出力ノード対（Ｎ２１，Ｎ２２）は、ゲインがＲ３／Ｒ２（＝Ａ）のアンプの出力となる。そしてＲ３の値は、スイッチ素子ＳＷ１〜ＳＷ６のオン／オフを制御することによってデジタル的に制御可能である。つまり出力ノード対（Ｎ２１，Ｎ２２）は、デジタル的にゲインＡを変えることができる可変ゲインアンプの出力となる。
【００６９】
以上のように、図１に示した可変ゲインアンプは非常に簡単な構成であり、かつ、１倍のゲインのアンプとゲインをデジタル的に制御できる可変ゲインアンプとの２つの機能を兼ね備えている。
【００７０】
＜電圧電流変換器１００の例１＞
電圧電流変換器１００の一例を図２に示す。図２に示す電圧電流変換器１００は、ＮチャネルＭＯＳトランジスタ１，２と、電流源４，６と、抵抗７とを備える。
【００７１】
ＮチャネルＭＯＳトランジスタ１および電流源４は、出力ノードＮ０２と接地ノードＮ２との間に直列に接続される。接地ノードＮ２は接地電圧を受ける。ＮチャネルＭＯＳトランジスタ１のゲートには、入力ノードＮ３に与えられる信号（Ｖｉｎ＋）が与えられる。電流源４は、ＮチャネルＭＯＳトランジスタ１にバイアス電流を供給する。
【００７２】
ＮチャネルＭＯＳトランジスタ２および電流源６は、出力ノードＮ０１と接地ノードＮ２との間に直列に接続される。ＮチャネルＭＯＳトランジスタ２のゲートには、入力ノードＮ４に与えられる信号（Ｖｉｎ−）が与えられる。電流源６は、ＮチャネルＭＯＳトランジスタ２にバイアス電流を供給する。
【００７３】
抵抗７は、ＮチャネルＭＯＳトランジスタ１のソースとＮチャネルＭＯＳトランジスタ２のソースとの間に接続される。抵抗７は抵抗値Ｒ１を有する。
【００７４】
ＮチャネルＭＯＳトランジスタ１，２はソースフォロワの役割を果たしており、入力ノード対（Ｎ３，Ｎ４）にかかる電圧（Ｖｉｎ＋，Ｖｉｎ−）をそのまま抵抗７の両端に印加する。抵抗７の両端に印加された電圧は抵抗７の抵抗値Ｒ１によって電流に変換され、ＮチャネルＭＯＳトランジスタ１，２を通過して出力ノード対（Ｎ０１，Ｎ０２）から出力される。電流電圧変換比ＧＭは、
ＧＭ＝１／（Ｒ１＋２／ｇｍ）・・・（式１３）
となる。ここで、ｇｍはＮチャネルＭＯＳトランジスタ１，２のｇｍ値である。したがって、抵抗列８〜１４の両端に印可される電圧Ｖ１は、
0003859572.tif 000004
となる。ここでＲ１は抵抗７の抵抗値、Ｒ２は抵抗８〜１４の直列抵抗値である。Ｒ２／（Ｒ１＋２／ｇｍ）の値が１となるようにすれば（式１４）は、ゲインが１の増幅器の入出力関係を表す式となる。すなわち、入力ノード対（Ｎ３，Ｎ４）と出力ノード対（Ｎ１１，Ｎ１２）との関係ではゲインが１のアンプとなる。また、式１２に示したように、出力ノード対（Ｎ２１，Ｎ２２）は、ゲインがＲ３／Ｒ２（＝Ａ）のアンプの出力となる。
【００７５】
＜電圧電流変換器１００の例２＞
電圧電流変換器１００の別の一例を図３に示す。図３に示す電圧電流変換器１００は、ＮチャネルＭＯＳトランジスタ１０１〜１０４を備える。
【００７６】
ＮチャネルＭＯＳトランジスタ１０１，１０３は、出力ノードＮ０２と接地ノードＮ２との間に直列に接続される。ＮチャネルＭＯＳトランジスタ１０１のゲートには、入力ノードＮ３に与えられる信号（Ｖｉｎ＋）が与えられる。ＮチャネルＭＯＳトランジスタ１０３のゲートには所定のバイアスＶｂが与えられる。
【００７７】
ＮチャネルＭＯＳトランジスタ１０２，１０４は、出力ノードＮ０１と接地ノードＮ２との間に直列に接続される。ＮチャネルＭＯＳトランジスタ１０２のゲートには、入力ノードＮ４に与えられる信号（Ｖｉｎ−）が与えられる。ＮチャネルＭＯＳトランジスタ１０４のゲートには所定のバイアスＶｂが与えられる。
【００７８】
この電圧電流変換器１００においては、ＮチャネルＭＯＳトランジスタ１０１，１０２は非飽和領域で動作する。電圧電流変換器１００のおよその電圧電流変換比ＧＭは、
ＧＭ＝ｇｍ２×Ｖｄｓ・・・（式１５）
で与えられる。ここで、ｇｍ２は、ＮチャネルＭＯＳトランジスタ１０１，１０２のトランスコンダクタンスである。Ｖｄｓは、ＮチャネルＭＯＳトランジスタ１０１，１０２のドレインソース間電圧である。式１５に示すように、Ｖｄｓの値を変えることによりＧＭの値を変えることができる。
【００７９】
ＮチャネルＭＯＳトランジスタ１０３，１０４はソースフォロワの役割を果たしており、バイアスＶｂからおよそ閾値電圧分下げた電圧にＮチャネルＭＯＳトランジスタ１０１，１０２のドレイン電圧を固定する。したがって、バイアスＶｂの値を変えることによりＶｄｓを変えることができる。この結果、バイアスＶｂの値を変えることによりＧＭ値を変えることができる。
【００８０】
抵抗列８〜１４の両端に印可される電圧Ｖ１は、
0003859572.tif 000005
となる。Ｒ２／（ｇｍ２×Ｖｄｓ）の値が１となるようにすれば（式１６）は、ゲインが１の増幅器の入出力関係を表す式となる。すなわち、入力ノード対（Ｎ３，Ｎ４）と出力ノード対（Ｎ１１，Ｎ１２）との関係ではゲインが１のアンプとなる。また、式１２に示したように、出力ノード対（Ｎ２１，Ｎ２２）は、ゲインがＲ３／Ｒ２（＝Ａ）のアンプの出力となる。
【００８１】
＜ＧＭＣフィルタへの適用例＞
図４は、図１に示した可変ゲインアンプを備えた２次バイカッドＧＭＣフィルタの構成を示すブロック図である。なお、図４では図示を簡単にするためシングル構成の回路として示しているけれども、実際には各配線はプラス（＋）側およびマイナス（−）側の信号から構成される１対の差動信号を表している。図４に示すＧＭＣフィルタは、可変ゲインアンプ２１と、トランスコンダクタ７１，７２と、キャパシタ７３，７４とを備える。可変ゲインアンプ２１は、図１に示した可変ゲインアンプであり、差動入力信号Ｖｉｎを１倍した差動出力信号Ｖ１とＡ倍（Ａ＝Ｒ３／Ｒ２）した差動出力信号Ｖ２とを出力する。トランスコンダクタ７１，７２は多入力のトランスコンダクタであり、各入力端子に入力される電圧に比例する電流の和をとり出力する。トランスコンダクタ７１は、可変ゲインアンプ２１からの出力電圧Ｖ１をｇｍ倍したものとフィルタの出力電圧Ｖｏｕｔをｇｍ倍したものとの和の電流値の電流を出力する。キャパシタ７３は、トランスコンダクタ７１の出力ノードと接地ノードとの間に接続される。トランスコンダクタ７１の出力電流はキャパシタ７３を充放電することによって電圧に変換される。トランスコンダクタ７２は、トランスコンダクタ７１の出力電圧をｇｍ倍したものと可変ゲインアンプ２１からの出力電圧Ｖ２をｇｍ倍したものとフィルタの出力電圧Ｖｏｕｔをｇｍ倍したものとの和の電流値の電流を出力する。キャパシタ７４は、トランスコンダクタ７２の出力ノードと接地ノードとの間に接続される。トランスコンダクタ７２の出力電流はキャパシタ７４を充放電することによって電圧に変換される。トランスコンダクタ７２の出力電圧がフィルタの出力電圧Ｖｏｕｔとなる。
【００８２】
図１に示した可変ゲインアンプを使用すれば、従来の２次バイカッドＧＭＣフィルタ（図１０）を図４に示すような簡易な構成で実現できる。図４に示すＧＭＣフィルタの伝達関数は（数１）に示したものと完全に一致し、図１０に示した従来のＧＭＣフィルタと同一特性を実現する。
【００８３】
＜効果＞
この発明の第１の実施形態による可変ゲインアンプによれば以下のような効果が得られる。
【００８４】
すなわち、１倍のゲインのアンプとしての機能とゲインをデジタル的に制御できる可変ゲインアンプとしての機能との２つの機能を兼ね備えているため、これら２つのアンプを別個に設けた場合と比べて回路面積を小さくすることができる。この結果消費電力を小さくすることができる。
【００８５】
また、式１２に示したように、入力ノード対（Ｎ３，Ｎ４）と出力ノード対（Ｎ２１，Ｎ２２）との間のゲイン（可変）がＲ３／Ｒ２の比で決まるため、当該ゲインの調整が簡単である。
【００８６】
また、出力ノード対（Ｎ１１，Ｎ１２）からの出力電圧（Ｖ１＋，Ｖ１−）および出力ノード対（Ｎ２１，Ｎ２２）からの出力電圧（Ｖ２＋，Ｖ２−）は抵抗列８〜１４の両端電圧および中間電圧であるため互いに位相がそろっている。したがって、１倍のゲインのアンプと可変ゲインアンプとを別個に設けた場合と比べて、入力ノード対（Ｎ３，Ｎ４）から出力ノード対（Ｎ１１，Ｎ１２）へのパスの信号遅延と入力ノード対（Ｎ３，Ｎ４）から出力ノード対（Ｎ２１，Ｎ２２）へのパスの信号遅延との差が小さくなる。ゆえに、第１の実施形態による可変ゲインアンプを用いたＧＭＣフィルタでは、図１０に示した従来のＧＭＣフィルタに比べてフィルタの特性劣化、とくに群遅延劣化を小さく抑えることができる。
【００８７】
ゲインをデジタル的に制御できるため、この可変ゲインアンプを用いたＧＭＣフィルタは、後段に接続されるデジタルリードチャネルブロックとのインターフェースがよい。
【００８８】
図２に示した電圧電流変換器１００を用いた場合には、入力ノード対（Ｎ３，Ｎ４）と出力ノード対（Ｎ１１，Ｎ１２）との間のゲインがＲ２／（Ｒ１＋２／ｇｍ）できまる。Ｒ１に対して２／ｇｍが十分小さければ、本式はＲ２／Ｒ１と近似できる。これは、入力ノード対（Ｎ３，Ｎ４）と出力ノード対（Ｎ１１，Ｎ１２）との間のゲインが抵抗比により調整できることを意味する。したがって、余分なゲイン調整のしくみを設けることなく、入力ノード対（Ｎ３，Ｎ４）と出力ノード対（Ｎ１１，Ｎ１２）との間のゲインを設定することができる。なお、入力ノード対（Ｎ３，Ｎ４）と出力ノード対（Ｎ２１，Ｎ２２）との間のゲインについては上述のようにＲ３／Ｒ２の比で決まるため、当該ゲインの調整が簡単にできる。
【００８９】
図３に示した電圧電流変換器１００を用いた場合には、電圧電流変換器１００の線形性が非常に高いという特徴により、可変ゲインアンプのダイナミックレンジを拡大できる。また、バイアスＶｂの値を変えることによりＧＭの値を可変にできるため、入力ノード対（Ｎ３，Ｎ４）と出力ノード対（Ｎ１１，Ｎ１２）との間のゲインも可変にできる。
【００９０】
＜変形例＞
なお、ここでは入力差動対としてＮチャネルＭＯＳトランジスタ（１，２），（１０１，１０２）を用いたけれどもこれに代えてＰチャネルＭＯＳトランジスタあるいはバイポーラトランジスタを用いてもよい。
【００９１】
また、電流源３〜６は、１つのＭＯＳトランジスタで構成される単純な回路でも、複数のＭＯＳトランジスタを縦積みにしたカスコード型の回路でも、さらには、定電流性を向上した別種の電流源でもよい。
【００９２】
また、電流源３〜６の電流量をコモンモードフィードバック回路によって安定させることによって出力ノード対（Ｎ１１，Ｎ１２），（Ｎ２１，Ｎ２２）の中心電圧を一定に保つようにしてもよい。
【００９３】
また、スイッチ素子ＳＷ１〜ＳＷ６は、ＮチャネルＭＯＳトランジスタまたはＰチャネルＭＯＳトランジスタのような単純なスイッチでもＣＭＯＳスイッチでもよい。
【００９４】
また、ここでは出力ノードＮ０２と出力ノードＮ０１との間に７個の抵抗８〜１４を設け、これに応じて６個のスイッチ素子ＳＷ１〜ＳＷ６を設けた。ノードＮ０２とノードＮ０１との間に設ける抵抗およびこれに応じて設けられるスイッチ素子の数はこれに限られず、ゲインの調整の幅などに応じて適宜変更してもよい。
【００９５】
また、ここでは第１の実施形態による可変ゲインアンプを２次バイカッドＧＭＣフィルタへ適用した例を示したけれども他の構成のＧＭＣフィルタに適用した場合にも同様の効果を得ることができる。
【００９６】
（第２の実施形態）
第２の実施形態による可変ゲインアンプの構成を図５に示す。図５に示す可変ゲインアンプは、図１に示した可変ゲインアンプの構成に加えてさらにスイッチ素子ＳＷ３１，ＳＷ３２を備える。スイッチ素子ＳＷ３１は、出力ノードＮ０１と出力ノードＮ１１との間にＯＮ状態（導通状態）で接続される。スイッチ素子ＳＷ３２は、出力ノードＮ０２と出力ノードＮ１２との間にＯＮ状態（導通状態）で接続される。なお、ここでは図２に示した電圧電流変換器１００を用いている。
【００９７】
図１に示した可変ゲインアンプでは、入力ノード対（Ｎ３，Ｎ４）から出力ノード対（Ｎ２１，Ｎ２２）へのパスにはスイッチ素子ＳＷ１〜ＳＷ６が入っているけれども入力ノード対（Ｎ３，Ｎ４）から出力ノード対（Ｎ１１，Ｎ１２）へのパスにはスイッチ素子が入っていない。通常、スイッチ素子はトランジスタで構成される回路であり、ＯＮ状態であっても寄生抵抗、寄生容量を持つ。したがって、スイッチ素子の有無によって信号遅延差が発生する。しかし、図５に示した可変ゲインアンプでは入力ノード対（Ｎ３，Ｎ４）から出力ノード対（Ｎ１１，Ｎ１２）へのパスにもＯＮ状態のスイッチ素子ＳＷ３１，ＳＷ３２を挿入しているため、スイッチ素子の有無による信号遅延差を抑えることができる。
【００９８】
図６は、信号遅延差をさらに小さくした可変ゲインアンプの構成を示す図である。図６に示す可変ゲインアンプは、図５に示した可変ゲインアンプの構成に加えてさらにキャパシタ４１，４２を備える。キャパシタ４１は、出力ノードＮ１１と接地ノードＮ２との間に接続される。キャパシタ４２は、出力ノードＮ１２と接地ノードＮ２との間に接続される。この可変ゲインアンプでは、出力ノード対（Ｎ１１，Ｎ１２）に接続される負荷容量と出力ノード対（Ｎ２１，Ｎ２２）に接続される負荷容量との差に起因して生ずる信号遅延差がキャパシタ４１，４２によって補償されるため、信号遅延差をさらに小さくすることができる。
【００９９】
なお、図６に示した可変ゲインアンプでは出力ノード対（Ｎ１１，Ｎ１２）の寄生容量のほうが出力ノード対（Ｎ２１，Ｎ２２）の寄生容量よりも小さいと仮定しているため出力ノード対（Ｎ１１，Ｎ１２）にキャパシタ４１，４２を接続したが、逆に出力ノード対（Ｎ２１，Ｎ２２）の寄生容量のほうが出力ノード対（Ｎ１１，Ｎ１２）の寄生容量よりも小さい場合には出力ノード対（Ｎ２１，Ｎ２２）と接地ノードＮ２との間にキャパシタを接続すればよい。
【０１００】
（第３の実施形態）
＜可変ゲインアンプの構成＞
第３の実施形態による可変ゲインアンプの構成を図７に示す。図７に示す可変ゲインアンプは１入力−３出力のアンプである。図７に示す可変ゲインアンプは、図１に示した可変ゲインアンプの構成に加えてさらに出力ノード対（Ｎ３１，Ｎ３２）と、スイッチ回路５１とを備える。なお、ここでは図２に示した電圧電流変換器１００を用いている。
【０１０１】
スイッチ回路５１は、スイッチ素子ＳＷ１１〜ＳＷ１６を含む。スイッチ素子ＳＷ１１は、抵抗８，９の相互接続ノードＮ１０１と出力ノードＮ３２との間に接続され、制御信号Ｓ１１に応答してオン／オフする。スイッチ素子ＳＷ１２は、抵抗９，１０の相互接続ノードＮ１０２と出力ノードＮ３２との間に接続され、制御信号Ｓ１２に応答してオン／オフする。スイッチ素子ＳＷ１３は、抵抗１０，１１の相互接続ノードＮ１０３と出力ノードＮ３２との間に接続され、制御信号Ｓ１３に応答してオン／オフする。スイッチ素子ＳＷ１４は、抵抗１１，１２の相互接続ノードＮ１０４と出力ノードＮ３１との間に接続され、制御信号Ｓ１３に応答してオン／オフする。スイッチ素子ＳＷ１５は、抵抗１２，１３の相互接続ノードＮ１０５と出力ノードＮ３１との間に接続され、制御信号Ｓ１２に応答してオン／オフする。スイッチ素子ＳＷ１６は、抵抗１３，１４の相互接続ノードＮ１０６と出力ノードＮ３１との間に接続され、制御信号Ｓ１１に応答してオン／オフする。
【０１０２】
出力ノード対（Ｎ３１，Ｎ３２）の電圧は差動出力信号（Ｖ３＋，Ｖ３−）として出力される。
【０１０３】
＜可変ゲインアンプの動作＞
第１の実施形態と同様にして図７に示す可変ゲインアンプにおいても入力ノード対（Ｎ３，Ｎ４）と出力ノード対（Ｎ１１，Ｎ１２）との関係ではゲインが１のアンプとなり、入力ノード対（Ｎ３，Ｎ４）と出力ノード対（Ｎ２１，Ｎ２２）との関係ではデジタル的にゲインを変えることができる可変ゲインアンプとなる。
【０１０４】
出力ノードＮ３１は、スイッチ素子ＳＷ１４〜ＳＷ１６を介して相互接続ノードＮ１０４〜Ｎ１０６に接続される。また、出力ノードＮ３２は、スイッチ素子ＳＷ１１〜ＳＷ１３を介して相互接続ノードＮ１０１〜Ｎ１０３に接続される。スイッチ素子（ＳＷ１１，ＳＷ１６），（ＳＷ１２，ＳＷ１５），（ＳＷ１３，ＳＷ１４）はそれぞれ対になっており制御信号Ｓ１１〜Ｓ１３に応答してオン／オフする。制御信号Ｓ１１〜Ｓ１３のうちのいずれか１つが活性化され、対応する２つのスイッチ素子がオンになる。これにより、相互接続ノードＮ１０４〜Ｎ１０６のうち１つと出力ノードＮ３１とが接続され、相互接続ノードＮ１０１〜Ｎ１０３のうち１つと出力ノードＮ３２とが接続される。そして出力ノード対（Ｎ３１，Ｎ３２）に接続された相互接続ノードの電圧が差動出力信号（Ｖ３＋，Ｖ３−）として出力される。この仕組みにより、
（Ｖ３＋）−（Ｖ３−）＝｛（Ｖ１＋）−（Ｖ１−）｝×Ｒ４／Ｒ２・・・（式１７）
となる。Ｒ４は、出力ノード対（Ｎ３１，Ｎ３２）に接続された相互接続ノード間の抵抗値であり、制御信号Ｓ１１〜Ｓ１３のうち活性化される制御信号に応じて変わる。
【０１０５】
ここで再び、Ｒ２／（Ｒ１＋２／ｇｍ）の値が１となるようにすると、出力ノード対（Ｎ３１，Ｎ３２）は、ゲインがＲ４／Ｒ２（＝Ｂ）のアンプの出力となる。そしてＲ４の値は、スイッチ素子ＳＷ１１〜ＳＷ１６のオン／オフを制御することによってデジタル的に制御可能である。つまり出力ノード対（Ｎ３１，Ｎ３２）は、デジタル的にゲインＢを変えることができる可変ゲインアンプの出力となる。制御信号Ｓ１１〜Ｓ１３は、制御信号Ｓ１〜Ｓ３とは独立に制御されるため、図７に示した可変ゲインアンプでは差動入力信号（Ｖｉｎ＋，Ｖｉｎ−）と差動出力信号（Ｖ２＋，Ｖ２−）との間のゲインＡと差動入力信号（Ｖｉｎ＋，Ｖｉｎ−）と差動出力信号（Ｖ３＋，Ｖ３−）との間のゲインＢとを独立に制御することができる。
【０１０６】
以上のように、図７に示した可変ゲインアンプは、１倍のゲインのアンプとゲインＡをデジタル的に制御できる可変ゲインアンプとゲインＢをデジタル的に制御できる可変ゲインアンプとの３つの機能を兼ね備えている。
【０１０７】
なお、ここでは１入力−３出力の可変ゲインアンプについて説明した。出力ノード対（Ｎ３１，Ｎ３２）およびスイッチ回路５１と同様の出力ノード対およびスイッチ回路をさらに設けることにより４以上の出力の可変ゲインアンプを実現することができる。
【０１０８】
＜ＧＭＣフィルタへの適用例＞
図８は、図７に示した可変ゲインアンプを備えた梯子形ＧＭＣフィルタ（の一部）の構成を示すブロック図である。なお、図８では説明を簡単にするためシングル構成の回路としているけれども実際には各配線はプラス（＋）側およびマイナス（−）側の信号から構成される１対の差動信号を表している。図８に示すＧＭＣフィルタは、可変ゲインアンプ６０と、トランスコンダクタ６１〜６３と、キャパシタ６４〜６６とを備える。図８ではＧＭＣフィルタの後段部を省略している。実際にはトランスコンダクタおよびキャパシタが図８に示した前段部と同様に接続されている。
【０１０９】
可変ゲインアンプ６０は、図７に示した可変ゲインアンプであり、差動入力信号Ｖｉｎを１倍した差動出力信号Ｖ１とＡ倍（Ａ＝Ｒ３／Ｒ２）した差動出力信号Ｖ２とＢ倍（Ｂ＝Ｒ４／Ｒ２）した差動出力信号Ｖ３とを出力する。
【０１１０】
トランスコンダクタ６１〜６３は多入力のトランスコンダクタであり、各入力端子に入力される電圧に比例する電流の和をとり出力する。トランスコンダクタ６１は、可変ゲインアンプ６０からの出力電圧Ｖ１をｇｍ倍したものとトランスコンダクタ６２の出力電圧をｇｍ倍したものとの和の電流値の電流を出力する。キャパシタ６４は、トランスコンダクタ６１の出力ノードと接地ノードとの間に接続される。トランスコンダクタ６１の出力電流はキャパシタ６４を充放電することによって電圧に変換される。トランスコンダクタ６２は、トランスコンダクタ６１の出力電圧をｇｍ倍したものと可変ゲインアンプ６０からの出力電圧Ｖ２をｇｍ倍したものとトランスコンダクタ６３の出力電圧をｇｍ倍したものとの和の電流値の電流を出力する。キャパシタ６５は、トランスコンダクタ６２の出力ノードと接地ノードとの間に接続される。トランスコンダクタ６２の出力電流はキャパシタ６５を充放電することによって電圧に変換される。トランスコンダクタ６３は、トランスコンダクタ６２の出力電圧をｇｍ倍したものと可変ゲインアンプ６０からの出力電圧Ｖ３をｇｍ倍したものと後段のトランスコンダクタ（図示せず）の出力電圧をｇｍ倍したものとの和の電流値の電流を出力する。キャパシタ６６は、トランスコンダクタ６３の出力ノードと接地ノードとの間に接続される。トランスコンダクタ６３の出力電流はキャパシタ６６を充放電することによって電圧に変換される。
【０１１１】
図８に示したＧＭＣフィルタでは、入力信号Ｖｉｎを可変ゲインアンプ６０で受け、異なるゲインで増幅した信号Ｖ１〜Ｖ３を生成し、それぞれを異なるトランスコンダクタ６１〜６３へと入力している。これにより、フィルタの伝達関数は分子に２次の伝達関数を持ち、０次、１次、２次の係数は可変ゲインアンプ６０のゲインにより任意に設定することができる。これによって、さらに多様な波形整形が可能となる。このような機能を実現するためには従来のＧＭＣフィルタでは３個のアンプを必要とするが、図８に示したＧＭＣフィルタでは１個の可変ゲインアンプ６０で実現することができる。一般にＮ出力の可変ゲインアンプを用いれば、（Ｎ−１）次の分子を持つ伝達関数が構成でき、それぞれの次数の係数を任意に設定することができる。このような機能を実現するためには従来のＧＭＣフィルタではＮ個のアンプを必要とするが、本発明による可変ゲインアンプを用いれば１個の可変ゲインアンプで実現することができる。
【０１１２】
＜効果＞
第３の実施形態による可変ゲインアンプによれば、第１の実施形態による可変ゲインアンプにより得られる効果と同様の効果が得られる。
【０１１３】
さらに、第２の実施形態で説明したように出力ノード対（Ｎ１１，Ｎ１２）にスイッチ素子を挿入したり、出力ノード対（Ｎ１１，Ｎ１２），（Ｎ２１，Ｎ２２），（Ｎ３１，Ｎ３２）に接続される負荷容量を均一にするために所定の出力ノード対に容量を配置したりすることによって、複数の出力信号（Ｖ１＋，Ｖ１−）〜（Ｖ３＋，Ｖ３−）の信号遅延をさらに精度よく合わせることができる。これにより、この可変ゲインアンプを用いて波形整形用のフィルタを実現した際のフィルタ特性の劣化、とくに群遅延の劣化を極めて少なく抑えることができる。
【０１１４】
＜変形例＞
なお、ここでは図２に示した電圧電流変換器１００を用いたが、図３に示した電圧電流変換器１００を用いてもよい。
【０１１５】
また、ここでは入力差動対としてＮチャネルＭＯＳトランジスタ１，２を用いたけれどもこれに代えてＰチャネルＭＯＳトランジスタあるいはバイポーラトランジスタを用いてもよい。
【０１１６】
また、電流源３〜６は、１つのＭＯＳトランジスタで構成される単純な回路でも、複数のＭＯＳトランジスタを縦積みにしたカスコード型の回路でも、さらには、定電流性を向上した別種の電流源でもよい。
【０１１７】
また、電流源３〜６の電流量をコモンモードフィードバック回路によって安定させることによって出力ノード対（Ｎ１１，Ｎ１２），（Ｎ２１，Ｎ２２），（Ｎ３１，Ｎ３２）の中心電圧を一定に保つようにしてもよい。
【０１１８】
また、スイッチ素子ＳＷ１〜ＳＷ６，ＳＷ１１〜ＳＷ１６は、ＮチャネルＭＯＳトランジスタまたはＰチャネルＭＯＳトランジスタのような単純なスイッチでもＣＭＯＳスイッチでもよい。
【０１１９】
また、ここでは出力ノードＮ０２と出力ノードＮ０１との間に７個の抵抗８〜１４を設け、これに応じてそれぞれ６個のスイッチ素子ＳＷ１〜ＳＷ６，ＳＷ１１〜ＳＷ１６を設けた。ノードＮ０２とノードＮ０１との間に設ける抵抗およびこれに応じて設けられるスイッチ素子の数はこれに限られず、ゲインの調整の幅などに応じて適宜変更してもよい。
【０１２０】
また、図８に示したＧＭＣフィルタは、図７に示した可変ゲインアンプを適用したＧＭＣフィルタの一例であり、他の構成のＧＭＣフィルタに適用しても同様の効果を得ることができる。たとえば、図９に示すような構成のＧＭＣフィルタにも適用することができる。図９に示すＧＭＣフィルタでは、図１に示した可変ゲインアンプ２１ａ，２１ｂと図７に示した可変ゲインアンプ６０との双方が適用されている。図４および図８に示したＧＭＣフィルタではフィルタの入力段に可変ゲインアンプが設けられていたが、図９に示すＧＭＣフィルタではフィルタの入力段だけでなくフィルタの途中の段にも可変ゲインアンプが設けられている。可変ゲインアンプ２１ａは、ＧＭＣフィルタへの差動入力信号ＶｉｎをＮチャネルＭＯＳトランジスタ１，２のゲートに受け、可変ゲインアンプ２１ｂ，６０は、ＧＭＣフィルタを構成するあるトランスコンダクタの差動出力信号をＮチャネルＭＯＳトランジスタ１，２のゲートに受ける（ここでは、図２に示した電圧電流変換器１００を用いた場合を例にしている。）。
【図面の簡単な説明】
【図１】  第１の実施形態による可変ゲインアンプの構成を示す図である。
【図２】  図１に示した電圧電流変換器の一例を示す図である。
【図３】  図１に示した電圧電流変換器の別の一例を示す図である。
【図４】  図１に示した可変ゲインアンプを備えた２次バイカッドＧＭＣフィルタの構成を示すブロック図である。
【図５】  第２の実施形態による可変ゲインアンプの構成を示す図である。
【図６】  信号遅延差をさらに小さくした可変ゲインアンプの構成を示す図である。
【図７】  第３の実施形態による可変ゲインアンプの構成を示す図である。
【図８】  図７に示した可変ゲインアンプを備えた梯子型ＧＭＣフィルタの構成を示すブロック図である。
【図９】  図１および図７に示した可変ゲインアンプを備えたＧＭＣフィルタの構成を示すブロック図である。
【図１０】  従来の２次バイカッドＧＭＣフィルタの構成を示すブロック図である。
【符号の説明】
１００  電圧電流変換器
３，５  電流源（第１，第２の電流源）
８〜１４  抵抗（第１の抵抗）
Ｎ１０１〜Ｎ１０６  相互接続ノード
ＳＷ１〜ＳＷ６  スイッチ素子（第１のスイッチ素子）
（Ｎ０１，Ｎ０２）〜（Ｎ２１，Ｎ２２）  出力ノード対（第１〜第３の出力ノード対）
【図１】
0003859572.tif 000006
【図２】
0003859572.tif 000007
【図３】
0003859572.tif 000008
【図４】
0003859572.tif 000009
【図５】
0003859572.tif 000010
【図６】
0003859572.tif 000011
【図７】
0003859572.tif 000012
【図８】
0003859572.tif 000013
【図９】
0003859572.tif 000014
【図１０】
0003859572.tif 000015