(57)【特許請求の範囲】
【請求項１】
第１の幅を有する導電領域と、
前記導電領域を露出させる貫通孔が形成され、前記導電領域上に形成された層間絶縁膜と、
前記貫通孔上に位置する領域に前記第１の幅より大きな第２の幅を有する開口部が形成され、前記層間絶縁膜上に形成された被覆膜と、
前記開口部上に位置する領域に形成された配線層と、
前記導電領域と前記配線層とを電気的に接続し、前記貫通孔の内部に形成された導電体膜とを備える半導体装置。
【請求項２】
前記導電領域が半導体基板の主表面に形成されている、請求項１に記載の半導体装置。
【請求項３】
前記配線層が、被覆膜上に形成された絶縁膜中に埋込まれており、前記絶縁膜の上部表面と前記配線層の上部表面とがほぼ同一平面上にある、請求項１または２に記載の半導体装置。
【請求項４】
前記配線層の延びる方向に対してほぼ垂直方向における前記開口部の幅は、前記配線層の幅より大きい、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項５】
前記配線層の幅は、前記配線層の延びる方向に対してほぼ垂直方向における前記開口部の幅より大きい、請求項１〜３のいずれか１項に記載の半導体装置。
【請求項６】
前記開口部の平面形状がほぼ正方形状である、請求項５に記載の半導体装置。
【請求項７】
前記配線層の幅と、前記配線層の延びる方向に対してほぼ平行方向における前記開口部の幅とがほぼ等しい、請求項１〜４のいずれか１項に記載の半導体装置。
【請求項８】
前記配線層の表面には、バリアメタル層が形成されている、請求項１〜７のいずれか１項に記載の半導体装置。
【請求項９】
前記バリアメタル層は、高融点金属、高融点金属の窒化物、高融点金属とシリコンの窒化物、２種類以上の高融点金属を含む合金、２種類以上の高融点金属を含む合金の窒化物からなる群から選択される少なくとも１つを含む、請求項８に記載の半導体装置。
【請求項１０】
前記配線層および導電体膜は、Ｃｕ、Ｃｕ合金、Ａｌ、Ａｌ合金、Ａｇ、Ａｇ合金、Ａｕ、Ｗ、ＷＮ、ＴｉＮ、ＴｉＷＮ、Ｔａ、ＴａＮ、ドープトポリシリコンからなる群から選択される少なくとも１つを含む、請求項１〜９のいずれか１項に記載の半導体装置。
【請求項１１】
前記被覆膜はＳｉＮ、ＳｉＯＮ、フッ素を含有するＳｉＮ、フッ素を含有するＳｉＯＮ、Ａｌ2Ｏ3、フッ素を含有するＡｌ2Ｏ3から選択される少なくとも１つを含む、請求項１〜１０のいずれか１項に記載の半導体装置。
【請求項１２】
第１の幅を有する導電領域を形成する工程と、
前記導電領域上に層間絶縁膜を形成する工程と、
前記層間絶縁膜上に、前記導電領域上に位置する領域において前記第１の幅より大きい第２の幅を有する開口部を備える被覆膜を形成する工程と、
前記導電領域上に位置する領域において、前記層間絶縁膜をエッチングにより除去することにより、前記導電領域を露出させるように貫通孔を形成する工程と、
前記貫通孔の内部に導電体膜を形成する工程と、
前記導電体膜を介して、前記導電領域と電気的に接続する配線層を形成する工程とを備える、半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、より特定的には、接続部を有する多層配線構造を備える半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
ＬＳＩなどの半導体装置の高集積化に伴って、この半導体装置において用いられる配線に対する寸法精度の向上、多層配線構造における平坦性の確保、さらにはプロセスコスト低減のための工程の簡略化といった要求はますます厳しくなってきている。そこで、最近、配線を加工してから層間絶縁膜を堆積した後、平坦化する従来の配線形成方法とは全く異なる概念として、埋込型配線プロセス（以下ダマシン法と呼ぶ）が提案され、注目されている。このダマシン法では、まず絶縁膜に配線を形成するための溝を形成する。この溝を配線となる銅などの金属で埋込み、さらに溝以外の部分に形成された金属膜を化学機械研磨法（以下ＣＭＰ法と呼ぶ）などの方法により除去する。
【０００３】
このダマシン法を用いることにより、従来の配線形成工程において必要であったアルミニウムの高アスペクト加工および高アスペクト比での絶縁膜埋込が不要になる。この結果、多層配線構造において容易に層間絶縁膜を平坦化できるというようなメリットが得られる。
【０００４】
さらに、デュアルダマシン法（dual damascene法）と呼ばれる方法が、Symposium on VLSI Technology of Technical Papers, pp. ３１−３２(1997)に開示されている。このデュアルダマシン法では、まず、上記のように配線を形成するための溝と、他の配線層との接続孔を１回のエッチング工程にて形成する。この溝および接続孔を金属などの導電体膜で１回の成膜プロセスにより埋込む。その後、溝以外の領域に形成された導電体膜をＣＭＰ法などを用いて除去する。このようなデュアルダマシン法を用いることにより、半導体装置の製造工程数をさらに削減することができる。
【０００５】
まず、上記文献に基づき、デュアルダマシン法を用いて形成された配線構造を有する従来の半導体装置の製造方法について簡単に図２１〜２５を参照して説明する。
【０００６】
まず、図２１に示すように、半導体基板（図示せず）上に形成された酸化膜１０１に、配線用の溝を形成し、この溝に銅などの金属を埋込むことにより、幅Ｗ１を有する下層配線１０２を形成する。第１の層間絶縁膜１０１と下層配線１０２との上にシリコン酸化膜からなる第２の層間絶縁膜１０３を形成する。第２の層間絶縁膜１０３の膜厚は約0.8 μｍである。第2 の層間絶縁膜１０３上にシリコン窒化膜からなるエッチングストッパ層１０４を形成する。エッチングストッパ層１０４に、後述する貫通孔１０９（図２３参照）を形成するための開口部１０８を形成する。エッチングストッパ層１０４の膜厚は約０．２μｍである。ここで、開口部１０８の幅Ｗ２は、下層配線１０２の幅Ｗ１と同等となるよう設定される。
【０００７】
次に、図２２に示すように、エッチングストッパ層１０４上にシリコン酸化膜からなる第３の層間絶縁膜１０５を形成する。第３の層間絶縁膜１０５の膜厚は約０．９μｍである。
【０００８】
次に、第３の層間絶縁膜１０５上にレジストパターン（図示せず）を形成する。このレジストパターンをマスクとして用いて、異方性エッチングにより第３の層間絶縁膜１０５の一部を除去することにより、第２の配線を埋込むための溝１０６ａ〜１０６ｄを図２３に示すように形成する。この際、溝１０６ｂ〜１０６ｄを形成するためのエッチングは、エッチングストッパ層１０４において停止する。しかし、溝１０６ａの下に位置する領域には、エッチングストッパ層１０４の開口部１０８が形成されているため、エッチングが停止することなく、第２の層間絶縁膜１０３の一部も除去する。このように、第２の層間絶縁膜１０３において、貫通孔１０９が形成される。貫通孔１０９の底部においては、下層配線１０２の上部表面が露出している。このようにして、配線１０７ａ〜１０７ｄ（図２５参照）を埋込むための溝１０６ａ〜１０６ｄを形成するエッチングにおいて、貫通孔１０９をも連続して形成することができる。その後、レジストパターンを除去する。
【０００９】
次に、溝１０６ａ〜１０６ｄと貫通孔１０９との内部に、Ｔｉ膜とＴｉＮ膜（図示せず）を形成する。そして、図２４に示すように、溝１０６ａ〜１０６ｄと貫通孔１０９との内部および第３の層間絶縁膜１０５ａ〜１０５ｃ上に銅などの金属膜１０７を堆積する。
【００１０】
次に、第３の層間絶縁膜１０５ａ〜１０５ｃ上に位置する金属膜１０７をＣＭＰ法により除去することにより、図２５に示すように、配線１０７ａ〜１０７ｄを形成する。
【００１１】
このようにして、従来、デュアルダマシン法を用いて形成された配線構造を有する半導体装置は製造されていた。
【００１２】
【発明が解決しようとする課題】
図２１〜図２５に示した従来のデュアルダマシン法では、図２１を参照して、エッチングストッパ層１０４に形成される開口部１０８の幅Ｗ２は、下層配線１０２の幅Ｗ１、あるいは配線１０７ａ（図２５参照）の幅と同等もしくはこれらの配線の幅よりも小さくなるように設定されていた。このため、エッチングストッパ層１０４に形成される開口部１０８の水平方向における位置が下層配線１０２もしくは配線１０７ａの水平方向の位置とずれるような場合に、図２６に示すように、貫通孔１０９の平面積が設計当初予定していた面積よりも小さくなることがあった。そして、このようにエッチングストッパ層１０４の開口部１０８の位置が下層配線１０２もしくは配線１０７ａの位置とずれた場合には、図２３に示すエッチング工程において、貫通孔１０９が下層配線１０２の上部表面にまで到達しない、あるいは到達してもその貫通孔１０９の底部において露出する下層配線１０２の上部表面の面積が小さくなるといった場合があった。この結果、下層配線１０２と配線１０７ａとの良好なコンタクト抵抗が得られないといった問題が発生していた。
【００１３】
また、従来、エッチングストッパ層１０４に形成される開口部１０８の位置がずれる場合には、図２６に示すように、貫通孔１０９の平面形状が長方形となり、その開口部１０８の位置ずれ量に従って、貫通孔１０９の平面形状も変化していた。ここで、図２６は、図２５に示した半導体装置の平面図であり、図２６中の線分９００−９００における断面図が図２５に対応する。通常、異方性エッチングにおいては、円形や正方形の平面形状を有する開口部を形成する場合に比べて、長方形の平面形状を有する開口部を形成する場合の方がエッチングの制御は困難である。このため、図２３に示した、貫通孔１０９を形成するエッチングを精度よく制御することができず、貫通孔１０９が下層配線１０２に到達しない、あるいはオーバーエッチングによって下層配線１０２もしくはその他の構造に損傷を与えるといった問題が発生していた。
【００１４】
また、半導体装置の微細化に伴い、図２７に示すように、貫通孔１０９の平面積が小さくなっていくと、エッチング速度の変化の割合が大きくなる。ここで、図２７は、貫通孔の平面積とエッチング速度との関係を示すグラフである。このため、従来より小さい平面積を有する貫通孔１０９を形成する際、貫通孔１０９の平面積の変動によりエッチング速度が変動し、その結果、エッチングの制御精度が悪化していた。これにより、貫通孔１０９の開口不良などが発生し、半導体装置の動作不良などの原因となっていた。
【００１５】
本発明は、このような課題を解決するためになされたものであり、本発明の１つの目的は、十分な面積を有するコンタクトホールを備え、高い信頼性を有する半導体装置を提供することである。
【００１６】
本発明のもう１つの目的は、十分な面積を有するコンタクトホールを備え、高い信頼性を有する半導体装置の製造方法を提供することである。
【００１７】
【課題を解決するための手段】
この発明に従った半導体装置は、導電領域と、層間絶縁膜と、被覆膜と、配線層と、導電体膜とを備える。導電領域は第１の幅を有する。層間絶縁膜は導電領域上に形成されている。層間絶縁膜には、導電領域を露出させる貫通孔が形成されている。被覆膜は層間絶縁膜上に形成されている。被覆膜には、貫通孔上に第１の幅より大きな第２の幅を有する開口部が形成されている。配線層は、開口部上に位置する領域に形成されている。導電体膜は、貫通孔の内部に形成され、導電領域と配線層とを電気的に接続している。
【００１８】
このため、請求項１に記載の発明では、開口部の第２の幅を導電領域の第１の幅より大きくすることにより、半導体装置の製造工程において、被覆膜に形成された開口部の位置がずれるような場合にも、被覆膜が貫通孔を形成すべき領域に形成されることを防止できる。このため、貫通孔を形成するためのエッチング工程などにおいて、被覆膜の存在に起因して、貫通孔の平面形状が所定の形状にならず、貫通孔の平面積が小さくなる、あるいは貫通孔が開口しないといった問題の発生を防止できる。これにより、十分な平面積を有する貫通孔を形成することができる。このため、貫通孔の平面積が小さくなり、コンタクト抵抗が設定値からずれることや、貫通孔が開口しないことに起因する配線間の接続不良により、半導体装置が誤動作するといったことを防止できる。この結果、高い信頼性を有する半導体装置を得ることができる。
【００１９】
また、このように開口部が第１の幅より大きな第２の幅を有することにより、貫通孔の平面積および平面形状に影響を与えないように、被覆膜に開口部を形成する際の位置精度の余裕を従来より大きくすることができる。これにより、より容易に十分な大きさの貫通孔を形成することができる。このため、貫通孔の平面積が小さくなり、コンタクト抵抗が設定値からずれることや、貫通孔が開口しないことに起因する配線間の接続不良により、半導体装置が誤動作するといったことを防止できる。この結果、高い信頼性を有する半導体装置を得ることができる。
【００２１】
上記半導体装置では、導電領域が半導体基板の主表面に形成されていてもよい。
【００２２】
上記半導体装置では、配線層が被覆膜上に形成された絶縁膜中に埋込まれており、絶縁膜の上部表面と配線層の上部表面とがほぼ同一平面上にあってもよい。
【００２３】
このため、本発明では、この半導体装置の製造工程において、絶縁膜に配線層が埋込まれる溝を形成する工程と、層間絶縁膜に貫通孔を形成する工程とを同一のエッチング工程により連続して行なう場合に、溝を形成するためのエッチング工程でのエッチングストッパ層として、被覆膜を利用できる。また、同時に、貫通孔を形成するためのエッチング工程においては、被覆膜の存在に起因し、貫通孔の平面積が小さくなることや貫通孔の平面形状が所定の形状とならないといった問題が発生することを防止できる。この結果、製造工程を簡略化し、かつ、十分な平面積を有する貫通孔を備える信頼性の高い半導体装置を容易に得ることができる。
【００２４】
上記半導体装置では、配線層の延びる方向に対してほぼ垂直方向における開口部の幅は、配線層の幅より大きくてもよい。
【００２５】
このため、本発明では、開口部の幅を配線層の幅より大きくすることにより、半導体装置の製造工程において、被覆膜に形成される開口部の位置がずれるような場合にも、被覆膜が貫通孔を形成すべき領域に形成されることを防止できる。このため、貫通孔を形成するためのエッチング工程において、被覆膜の存在に起因して、貫通孔の平面形状が所定の形状にならず、貫通孔の平面積が小さくなる、あるいは貫通孔が開口しないといった問題の発生を防止できる。これにより、十分な平面積を有する貫通孔を確実に形成することができる。このため、貫通孔の平面積が小さくなり、コンタクト抵抗が設定値からずれることや、貫通孔が開口しないことに起因する配線間の接続不良により、半導体装置が誤動作するといったことを防止できる。この結果、高い信頼性を有する半導体装置を得ることができる。
【００２６】
また、このように、開口部が配線層の幅より大きな幅を有することにより、貫通孔の平面積および平面形状に影響を与えないように被覆膜上に開口部を形成する際に、従来と比べて開口部の位置精度の余裕を大きくすることができる。これにより、より容易に十分な大きさの貫通孔を形成することができる。この結果、貫通孔の開口不良などに起因する半導体装置の動作不良を防止でき、信頼性の高い半導体装置を得ることができる。
【００２７】
上記半導体装置では、配線層の幅が、配線層の延びる方向に対してほぼ垂直方向における開口部の幅より大きくてもよい。
【００２８】
このため、本発明では、開口部の全面を覆うように、配線層を形成できる。これにより、半導体装置の製造工程において、被覆膜を貫通孔形成のためのエッチングマスクとして用い、被覆膜における開口部の平面形状と同様の平面形状を有する貫通孔を形成することが可能となる。この結果、第１の幅より大きい第２の幅を有する貫通孔を形成することができる。このため、十分な平面積を有する貫通孔を容易に形成することができる。その結果、高い信頼性を有する半導体装置を得ることができる。
【００２９】
上記半導体装置では、開口部の平面形状がほぼ正方形状であってもよい。
【００３０】
このため、本発明では、被覆膜をエッチングマスクとして用いたエッチングにより貫通孔を形成する場合に、貫通孔の平面形状をほぼ正方形状とすることができる。このように、平面形状がほぼ正方形状である貫通孔を形成するエッチングは、その平面形状が長方形となるような従来のエッチングよりもより精度よく制御することが可能となる。
【００３１】
また、貫通孔の平面形状がほぼ正方形状となり、開口部の平面形状と同様となるので、従来のように半導体装置の製造工程における開口部の位置ずれに起因して、貫通孔の平面形状がさまざまなサイズの長方形となることを防止できる。このため、貫通孔を形成するためのエッチングの制御をより容易に行なうことが可能となる。この結果、十分な大きさの平面積を有する貫通孔を容易に形成することができる。これにより、貫通孔の開口不良などに起因する半導体装置の動作不良などを防止でき、より高い信頼性を有する半導体装置を容易に得ることができる。また、貫通孔のサイズが微細になるほど、貫通孔のサイズの変化に対するエッチング速度の変化の割合は大きくなる。このため、貫通孔のサイズが微細になるほど、貫通孔の平面形状のサイズを所定の大きさに揃えることにより、エッチング速度が変動することを防止し、エッチングを精度よく制御できるという本発明の効果が顕著になる。
【００３２】
上記半導体装置では、配線層の幅と、配線層の延びる方向に対してほぼ平行方向における開口部の幅とがほぼ等しくてもよい。
【００３３】
このため、本発明では、貫通孔を形成するためのエッチング工程におけるエッチングマスクとして被覆膜を用いる場合、配線層の延びる方向に対してほぼ平行方向における貫通孔の幅を、配線層の幅とほぼ同一にすることができる。そして、配線層の延びる方向に対して、ほぼ垂直方向における貫通孔の幅を配線層の幅とほぼ同じにすれば、貫通孔の平面形状を正方形状とすることが可能となる。この場合、貫通孔が長方形である従来と比較して、貫通孔を形成するためのエッチングを精度よく制御することが可能となる。
【００３４】
上記半導体装置では、配線層の表面にバリアメタル層が形成されていてもよい。
【００３５】
上記半導体装置では、バリアメタル層が、高融点金属、高融点金属の窒化物、高融点金属とシリコンの窒化物、２種類以上の高融点金属を含む合金、２種類以上の高融点金属を含む合金の窒化物からなる群から選択される少なくとも１つを含んでいてもよい。
【００３６】
上記半導体装置では、配線層および導電体膜が、Ｃｕ、 Ｃｕ合金、Ａｌ、Ａｌ合金、Ａｇ、Ａｇ合金、Ａｕ、Ｗ、ＷＮ、ＴｉＮ、ＴｉＷＮ、Ｔａ、ＴａＮ、ドープトポリシリコンからなる群から選択される少なくとも１つを含んでいてもよい。
【００３７】
上記半導体装置では、被覆膜がＳｉＮ、ＳｉＯＮ、フッ素を含有するＳｉＮ、フッ素を含有するＳｉＯＮ、Ａｌ2Ｏ3、フッ素を含有するＡｌ2Ｏ3から選択される少なくとも１つを含んでいてもよい。
【００３８】
この発明に従った半導体装置の製造方法では、第１の幅を有する導電領域を形成する。導電領域上に層間絶縁膜を形成する。層間絶縁膜上に、導電領域上に位置する領域において第１の幅より大きい第２の幅を有する開口部を備える被覆膜を形成する。導電領域上に位置する領域において、層間絶縁膜をエッチングにより除去することにより、導電領域を露出させるように貫通孔を形成する。貫通孔の内部に導電体膜を形成する。導電体膜を介して導電領域と電気的に接続する配線層を形成する。
【００３９】
このため、本発明では、開口部の第２の幅を導電領域の第１の幅より大きくすることにより、被覆膜に形成される開口部の位置がずれるような場合にも、被覆膜が貫通孔を形成すべき領域に形成されることを防止できる。このため、貫通孔を形成するためのエッチング工程において、被覆膜の存在に起因して貫通孔の平面形状が所定の形状にならず、貫通孔の平面積が小さくなる、あるいは貫通孔が開口しないといった問題の発生を防止できる。これにより、十分な平面積を有する貫通孔を確実かつ容易に形成することができる。このため、貫通孔の開口不良などに起因して半導体装置が誤動作するといった問題の発生を防止できる。この結果、高い信頼性を有する半導体装置を容易に得ることができる。
【００４０】
また、このように開口部が第１の幅より大きな第２の幅を有するので、貫通孔の平面積および平面形状に影響を与えないように、被覆膜に開口部を形成する際の位置精度の余裕を従来より大きくすることができる。これにより、より容易に、十分な大きさの貫通孔を形成することができる。この結果、貫通孔の開口不良などに起因して半導体装置の動作不良が発生することを容易に防止できる。これにより、高い信頼性を有する半導体装置を容易に得ることができる。
【００４１】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態について説明する。
【００４２】
（実施の形態１）
図１は、本発明の実施の形態１による半導体装置を説明するための平面図である。そして、図２は、図１に示した線分１００−１００における断面を示した断面図である。図１および図２を参照して、本発明の実施の形態１による半導体装置を説明する。
【００４３】
図２を参照して、本発明の実施の形態１による半導体装置は、第１〜第３の層間絶縁膜１、３、５ａ〜５ｃと、下層配線２と、エッチングストッパ層４と、配線７ａ〜７ｄとを備える。第１の層間絶縁膜１は、半導体基板（図示せず）上に形成されている。下層配線２は、第１の層間絶縁膜１に形成された配線用の溝に銅などの金属を埋込むことにより形成されている。第１の層間絶縁膜１と下層配線２との上に第２の層間絶縁膜３が形成されている。第２の層間絶縁膜３上にはシリコン窒化膜からなるエッチングストッパ層４が形成されている。エッチングストッパ層４には開口部８が形成されている。
【００４４】
この開口部８の平面形状は、図１に示すように、四角形状をしているが、円形状でもよい。開口部８の平面形状を円形状にすることにより、開口部８を形成するためのエッチングの制御をより精度よく行なうことが可能となる。また、開口部８の平面形状を円形状にすることにより、開口部８の内部に形成するバリアメタルのカバレッジを改善する、あるいは開口部８での金属膜の埋め込みを容易にする、などの効果が得られる。
【００４５】
また、開口部８の幅Ｗ２は、下層配線２の幅Ｗ１よりも大きい。エッチングストッパ層４上には第３の層間絶縁膜５ａ〜５ｃが形成されている。第３の層間絶縁膜５ａ〜５ｃに形成された配線用の溝６ａ〜６ｄに銅などの金属を埋込むことにより、配線７ａ〜７ｄが形成されている。そして、配線７ａは、貫通孔９の内部に形成された銅などの金属膜によって、下層配線２と電気的に接続している。
【００４６】
ここで、エッチングストッパ層４の開口部８の幅Ｗ２を、下層配線２の幅Ｗ１より大きくすることにより、貫通孔９の側壁とエッチングストッパ層４の開口部８の側壁との間の距離を十分大きくすることができる。これにより、半導体装置の製造工程において、エッチングストッパ層４の開口部８の位置がずれるような場合にも、エッチングストッパ層４が貫通孔９を形成する領域に形成されることを防止できる。このため、貫通孔９を形成するためのエッチング工程において、エッチングストッパ層４の存在に起因して、貫通孔９の平面形状が所定の形状にならず、貫通孔９の平面積が小さくなる、あるいは、貫通孔９が開口しないといった問題の発生を防止できる。これにより、十分な平面積を有する貫通孔９を形成することができる。このため、貫通孔９の上記のような不良に起因して、下層配線２と配線７ａとの間の接続ができず、その結果半導体装置が誤動作するといったことを防止できる。この結果、高い信頼性を有する半導体装置を得ることができる。
【００４７】
また、このように開口部８が下層配線２の幅Ｗ１より大きな幅Ｗ２を有することにより、ある程度エッチングストッパ層４の開口部８の位置がずれるような場合にも、貫通孔９とエッチングストッパ層４との間の距離を十分大きくすることができる。これにより、貫通孔９の平面積および平面形状に影響を与えないようにエッチングストッパ層４に開口部８を形成する際の位置精度の余裕を従来より大きくすることができる。これにより、より容易に十分な大きさの貫通孔９を形成することができる。この結果、貫通孔９が開口不良を起こすといったことに起因して、半導体装置が動作不良を起こすという問題の発生をより容易に防止できる。これにより、信頼性の高い半導体装置を得ることができる。
【００４８】
また、配線７ａ〜７ｄが埋込まれる溝６ａ〜６ｄを形成する工程と、第２の層間絶縁膜３に貫通孔９を形成する工程とを同一のエッチング工程により連続して行なう場合に、溝６ａ〜６ｄを形成するためのエッチング工程でのエッチングストッパとしてエッチングストッパ層４を利用できる。また、同時に、貫通孔９を形成するためのエッチング工程においては、エッチングストッパ層４の存在に起因し、貫通孔９の平面積が小さくなることや貫通孔９の平面形状が所定の形状にならないといった問題が発生することを防止できる。この結果、製造工程を簡略化し、かつ、十分な平面積を有する貫通孔を備える信頼性の高い半導体装置を容易に得ることができる。
【００４９】
図３〜６は、図２に示した本発明の実施の形態１による半導体装置の製造工程を説明するための断面図である。以下、図３〜６を参照して、本発明の実施の形態１による半導体装置の製造工程を説明する。
【００５０】
まず、図３に示すように、シリコン酸化膜などからなる第１の層間絶縁膜１の表面に幅Ｗ１の溝を形成する。この溝にドープトポリシリコンや銅などの金属からなる導電体を埋込むことにより、下層配線２を形成する。第１の層間絶縁膜１と下層配線２との上に第２の層間絶縁膜３を形成する。第２の層間絶縁膜３は、０．５〜１．５μｍ程度の膜厚を有する。第２の層間絶縁膜３としては、一般にプラズマＴＥＯＳ膜、プラズマＳｉＯ2 膜が用いられる。しかし最近では、ＳｉＯ2 に比べて比誘電率の低いフッ素添加ＳｉＯ2 膜、ＳＯＧ膜、ポリマーも用いられている。このような低誘電率の材料を用いる場合、ＳｉＯ2 膜と積層されて用いられる場合もある。このように、比誘電率の低い材料を用いることで配線間の容量を低減することができ、配線のＲＣ遅延の発生を抑制することができる。
【００５１】
またこのとき、下層配線２の材料が銅のように内部に酸化が進行するような材料である場合には、この下層配線２上に酸化防止膜を形成する必要がある。この酸化防止膜としてはＳｉＮ膜などの絶縁膜や金属膜が用いられる。
【００５２】
次に、第２の層間絶縁膜３上にエッチングストッパ層４を形成する。エッチングストッパ層４としてはプラズマＣＶＤ法により形成されたＳｉＮ膜が用いられる。また、ＳｉＮ以外にＳｉＯＮ、Ａｌ2 Ｏ3 を用いることもできる。ここで、このようなエッチングストッパ層４に用いられる材料の比誘電率はＳｉＯ2 の比誘電率より高い値を示す。そこで、この比誘電率を低下させるために、フッ素を含有するＳｉＮ、フッ素を含有するＳｉＯＮ、フッ素を含有するＡｌ2 Ｏ3 を用いても良い。この結果、配線間の容量を低減することができる。これらの材料の比誘電率を表１に示す。
【００５３】
【表１】
0003798908.tif 000002
【００５４】
エッチングストッパ層４の膜厚は、後述する溝６ａ〜６ｄ（図２参照）および貫通孔９（図２参照）を形成する際のエッチング工程における、このエッチングストッパ層４の第２の層間絶縁膜２に対する選択比によって決まる。たとえば、第２の層間絶縁膜３にプラズマＴＥＯＳ、エッチングストッパ層４にプラズマＳｉＮを用いた場合、エッチングストッパ層４の膜厚は５０〜２０ｎｍ程度である。この場合のエッチング条件の例を表２に示す。
【００５５】
【表２】
0003798908.tif 000003
【００５６】
また、層間絶縁膜として用いる各種材料のエッチング速度を表３に、エッチングストッパ層４に用いる各種材料のエッチング速度およびプラズマＴＥＯＳに対する選択比を表４に示す。
【００５７】
【表３】
0003798908.tif 000004
【００５８】
【表４】
0003798908.tif 000005
【００５９】
また、第２の層間絶縁膜３としてポリマーを用いた場合、エッチングストッパ層４にはプラズマＴＥＯＳ、プラズマＳｉＯ2 、フッ素添加ＳｉＯ2 、ＳＯＧなどを用いることができる。この場合に、第２の層間絶縁膜３を構成するポリマーのエッチングガスとしてＡｒ／Ｏ2 を用いれば、エッチングストッパ層４に対するポリマーの選択比をほぼ無限大にすることができる。このエッチング工程の条件の例を表５に示す。
【００６０】
【表５】
0003798908.tif 000006
【００６１】
次に、エッチングストッパ層４に開口部８を形成する。開口部８の幅Ｗ２は、下層配線２の幅Ｗ１よりも大きく設定されている。
【００６２】
このため、貫通孔９とエッチングストッパ層４との間の距離を十分大きくすることができる。これにより、この開口部８の形成位置がずれたような場合にも、エッチングストッパ層４が貫通孔９を形成する領域に形成されることを防止できる。このため、貫通孔９を形成するためのエッチング工程において、エッチングストッパ層４の存在に起因して貫通孔が所定の形状にならず、貫通孔９の平面積が小さくなる、あるいは下層配線２とのコンタクト面積が小さくなる、あるいは貫通孔９が開口しないなどの問題の発生を防止できる。
【００６３】
また、開口部８の幅Ｗ２を大きくすることにより、ある程度開口部８の形成位置がずれるような場合にも貫通孔９とエッチングストッパ層４との間の距離を十分大きくすることができる。このため、開口部８を形成する際の位置精度の余裕を従来と比べて大きくすることができる。
【００６４】
ただし、開口部８の幅Ｗ２を大きくしすぎると、隣接する配線７ｂ〜７ｄ（図２参照）のためのエッチングストッパ層４がなくなることになるため、開口部の８の幅Ｗ２をある程度の大きさ以下にする必要がある。たとえば、開口部８の幅Ｗ２は、（配線７ａ〜７ｄの間の距離）＋（配線７ａ〜７ｄの配線幅）−２×（マージン）という値を超えて大きくしないようにすることが必要である。このような考え方に基づいて、要求されているコンタクト面積を得るために必要な開口部８の幅Ｗ２の設定範囲例を表６に示す。
【００６５】
【表６】
0003798908.tif 000007
【００６６】
次に、図４に示すように、エッチングストッパ層４と開口部８との上に第３の層間絶縁膜５を形成する。この第３の層間絶縁膜５の膜厚は配線７ａ〜７ｄの高さに対応し、その膜厚は０．３〜２．０μｍ程度である。
【００６７】
次に、第３の層間絶縁膜５上にレジストパターン（図示せず）を形成する。このレジストパターンをマスクとして用いて、第３および第２の層間絶縁膜５、３の一部を除去することにより、図５に示すように、溝６ａ〜６ｄと貫通孔９とを形成する。このように、エッチングストッパ層４に開口部８が形成されている領域では、エッチングが第２の層間絶縁膜３にまで進行し、貫通孔９を形成する。貫通孔９の底部においては、下層配線２の表面が露出している。このエッチング工程においては、貫通孔９が形成されている間も、溝６ｂ〜６ｄの底部ではエッチングストッパ層４がエッチングされ続けている。そして、この際溝６ａ〜６ｄの底部においてエッチングストッパ層４が除去されてしまわないためには、第２および第３の層間絶縁膜３、５のエッチングストッパ層４に対する選択比を大きくする必要がある。
【００６８】
また、溝６ａ〜６ｄの幅は配線の用途により異なり、多層配線構造を有する半導体装置においては、各層毎あるいは同じ層内部においても配線によってその幅が異なる値となる。通常、半導体装置の製造工程を考える場合に、同一層の内部において形成される配線については最も細い配線幅を有するものについて考えるのが現実的である。そして、この配線の最小幅としては、０．１８〜１μｍ程度の値が用いられる。また、このような配線を形成するための溝のアスペクト比は１〜２程度である。以後、配線７ａ〜７ｄの幅は上記のような０．１８〜１μｍ程度とした場合について説明する。
【００６９】
次に、図６に示すように、溝６ａ〜６ｄおよび貫通孔９の内部に配線材料である導電体膜７を形成する。まず、溝６ａ〜６ｄおよび貫通孔９の内部にバリアメタル層としてＴｉＮ、ＷＮ、ＴａＮなど（図示せず）を形成する。次に、このバリアメタル層上に配線材料として銅を成膜する。
【００７０】
ここで、バリアメタル層の形成方法としては、ＰＶＤ法（Physical Vapor Deposition 法）とＣＶＤ法（Chemical Vapor Deposition 法）とが挙げられる。ＰＶＤ法としては通常のスパッタ法以外に、基板に入射する粒子の方向性を改善したコリメーションスパッタ、ロングスロースパッタ、ＩＭＰ法（Ionized Metal Plasma法、たとえばPeijun Ding, et al, VMIC Conference pp. 87-92 (1997)に開示されている）などを用いても良い。また、銅の成膜方法としては、ＰＶＤ法、ＣＶＤ法およびめっき法が挙げられる。ＰＶＤ法を用いた場合には、ＰＶＤ法により形成される膜のカバレッジがあまり良くないため、一般に溝の内部において空孔などを形成することなく銅を成膜することは難しい。このため、銅の成膜時に基板温度を高くする、銅を成膜した後高温で銅をリフローさせる、あるいはこれらの方法と方向性を改善したスパッタとを併用するなどの手法によって、アスペクト比１．５程度の溝まで銅を埋込むことができる。
【００７１】
一方、ＣＶＤ法およびめっき法を用いた場合には、良好な埋込特性が得られる。
【００７２】
ここで、スパッタ法を用いた場合の各種材料ごとの成膜条件を表７に示す。
【００７３】
【表７】
0003798908.tif 000008
【００７４】
また、ＣＶＤ法を用いた場合の各種材料ごとの成膜条件を表８に示す。
【００７５】
【表８】
0003798908.tif 000009
【００７６】
また、めっき法を用いて銅を成膜する際の条件を表９に示す。
【００７７】
【表９】
0003798908.tif 000010
【００７８】
ここで、バリアメタル層に要求される性質としては、良好な密着性および拡散防止能力が挙げられる。このような要請を満たす材料としては、上記した材料以外に、Ｃｒ、Ｔａ、Ｗなどの高融点金属、ＣｒＮ、ＭｏＮなどの高融点金属の窒化物、ＴｉＳｉＮ、ＷＳｉＮ、ＴａＳｉＮなどの高融点金属とシリコンの窒化物、ＴｉＷなどの２種類以上の高融点金属からなる合金、ＴｉＷＮなどの２種類以上の高融点金属からなる合金の窒化物を用いてもよい。
【００７９】
また、配線７ａ〜７ｄの材料としては、電気抵抗の低いＣｕ、Ａｇ、Ａｕ、Ａｌ合金（ＡｌＣｕ、ＡｌＳｉＣｕなど）、耐熱性に優れたドープトポリシリコン、Ｗ、ＷＮ、ＴｉＮ、ＴｉＷＮ、ＴａＮなどのような高融点金属あるいはその化合物を用いてもよい。ここで、高融点金属あるいはその化合物を用いる場合には、上記したバリアメタル層と同じ材料によって配線７ａ〜７ｄを形成すると、製造工程数を削減することができる。
【００８０】
次に、導電体膜７のうち、第３の層間絶縁膜５ａ〜５ｃの上部に形成された部分をＣＭＰ法により除去する。このようにして、図２に示した構造を得ることができる。ここで、ＣＭＰ法に用いるスラリーとしては、たとえばロデール社のＱＣＴＴ１０１０とＨ２０２の混合液を用いることができる。また、このＣＭＰ法において用いるパッドとしては、ロデール社のＩＣ１０００／ＳＵＢＡ４００の積層パッドを用いることができる。
【００８１】
ここで、上記に説明したプロセスを繰返すことによってさらに多くの層を有す多層配線構造を形成することができる。
【００８２】
このようにして形成した多層配線構造の貫通孔９におけるビア抵抗の値を従来の半導体装置における多層配線構造の貫通孔におけるビア抵抗の値とともに表１０に示す。
【００８３】
【表１０】
0003798908.tif 000011
【００８４】
図７は、本発明の実施の形態１による半導体装置の第１の変形例を示す平面図である。図７を参照して、本発明の実施の形態１による半導体装置の第１の変形例は、基本的には図１に示した本発明の実施の形態１による半導体装置と同様の構造を備える。ただし、この図７に示した第１変形例では、配線７ａが下層配線２の延びる方向に対してほぼ垂直方向に延びるように形成されている。そのため、図７における線分２００−２００での断面は、図８に示すようになる。図８は、図７の線分２００−２００における断面を示す断面図である。図８を参照して、本発明の実施の形態１による半導体装置の第１の変形例は、基本的には図２に示した本発明の実施の形態１による半導体装置と同様の構造を備えるが、貫通孔９の幅とエッチングストッパ層４の開口部８の幅Ｗ２とがほぼ同一となっている。これは、この第１の変形例の製造工程において、貫通孔９を形成するためのエッチングにおけるエッチングマスクとして、エッチングストッパ層４の開口部８を利用しているためである。このように、開口部８を貫通孔９を形成するためのエッチングにおけるエッチングマスクとして利用するので、十分な平面積を有する貫通孔９を容易に形成することができる。
なお、図１および２に示した本発明の実施の形態１による半導体装置においても、開口部８は貫通孔９を形成するためのエッチングにおけるエッチングマスクとして利用されており、同様の効果を得ている。
【００８５】
図９は、本発明の実施の形態１による半導体装置の第２の変形例を示した断面図である。図９を参照して、本発明の実施の形態１による半導体装置の第２の変形例は、基本的には図２に示した本発明の実施の形態１による半導体装置と同様の構造を備える。ただし、この図９に示した第２の変形例では、貫通孔９は半導体基板１０の主表面に形成された導電領域としての不純物領域１１上に形成されている。そして、エッチングストッパ層４の開口部８の幅Ｗ２が、不純物領域１１の幅Ｗ６より大きく設定されているので、図２に示した本発明の実施の形態１による半導体装置と同様の効果を得ることができる。
【００８６】
また、図７〜図９に示した本発明の実施の形態１による半導体装置の第１および第２の変形例は、基本的に図３〜図６に示した本発明の実施の形態１による半導体装置の製造工程と同様の工程により形成することができる。
【００８７】
（実施の形態２）
図１０は、本発明の実施の形態２による半導体装置を示す平面図であり、図１１は、図１０の線分１００−１００における断面図である。図１０および１１を参照して、本発明の実施の形態２による半導体装置は、基本的には図１および２に示した本発明の実施の形態１による半導体装置と同様の構造を備える。ただし、図１０および１１に示した本発明の実施の形態２による半導体装置では、エッチングストッパ層４の開口部８の幅Ｗ４を、下層配線２の幅より大きく、かつ配線７ａの幅Ｗ３よりも大きくしている。
【００８８】
これにより、配線７ａを形成するための溝６ａと貫通孔９とを同じエッチング工程において連続して形成する場合には、溝６ａの幅と貫通孔９の幅とがほぼ同じになる。このため、貫通孔９の幅よりも開口部８の幅Ｗ４は大きくなる。これにより、貫通孔９の側壁とエッチングストッパ層４の開口部８の側壁との間の距離を十分大きくすることができる。そのため、開口部８の形成位置がずれるような場合にも、エッチングストッパ層４が貫通孔９を形成すべき領域に形成されることを防止できる。このため、貫通孔９を形成するためのエッチング工程において、エッチングストッパ層４の存在に起因して、貫通孔９が所定の形状にならず、貫通孔９の平面積が小さくなる、あるいは貫通孔９が開口しないといった問題の発生を防止できる。これにより、十分な平面積を有する貫通孔９を確実に形成することができる。この結果、高い信頼性を有する半導体装置を得ることができる。
【００８９】
また、開口部８の幅Ｗ４が配線７ａの幅Ｗ３よりも大きいので、本発明の実施の形態１と同様に開口部８を形成する際の位置精度の余裕を従来と比べて大きくすることができる。この結果、より容易に十分な大きさの貫通孔９を備える半導体装置を得ることができる。
【００９０】
図１２は、本発明の実施の形態２による半導体装置の変形例を示した平面図である。また、図１３は、図１２の線分３００−３００における断面を示した断面図である。
【００９１】
図１２および１３を参照して、本発明の実施の形態２による半導体装置の変形例は、基本的には図１０および１１に示した本発明の実施の形態２による半導体装置と同様の構造を備える。ただし、この図１２および１３に示した本発明の実施の形態２による半導体装置の変形例では、配線７ａが下層配線２とほぼ直交する方向に延びるように形成されている。そして、配線７ａの幅Ｗ３よりも、開口部８の幅Ｗ４が大きくなるように設定されているので、図１０および１１に示した本発明の実施の形態２と同様の効果を得ることができる。
【００９２】
（実施の形態３）
図１４は、本発明の実施の形態３による半導体装置を示す平面図である。図１４を参照して、本発明の実施の形態３による半導体装置は、基本的には図７に示した本発明の実施の形態１による半導体装置の第１の変形例と同様の構造を備える。ただし、この本発明の実施の形態３による半導体装置では、下層配線２の幅Ｗ１よりも、エッチングストッパ層（図示せず）の開口部８の下層配線２の延びる方向とほぼ直交する方向における幅Ｗ２が大きくなるように設定されているとともに、配線７ａの幅Ｗ３よりも、この配線７ａの延びる方向とほぼ直交する方向における開口部８の幅Ｗ４が大きくなるように設定されている。このため、この本発明の実施の形態３による半導体装置では、本発明の実施の形態１による効果と本発明の実施の形態２による効果との両方の効果を得ることができる。
【００９３】
ここで、図１４の線分２００−２００における断面は、図８に示した本発明の実施の形態１による半導体装置の第１の変形例の断面図と実質的に同一となる。また、図１４の線分３００−３００における断面は、図１３に示した本発明の実施の形態２による半導体装置の変形例の断面図と実質的に同一となる。
【００９４】
また、本発明の実施の形態３による半導体装置は、本発明の実施の形態１による半導体装置とほぼ同様の製造工程によって得ることができる。
【００９５】
（実施の形態４）
図１５は、本発明の実施の形態４による半導体装置の平面図である。また、図１６は、図１５の線分４００−４００における断面図である。
【００９６】
図１５を参照して、本発明の実施の形態４による半導体装置は、基本的には図１に示した本発明の実施の形態１と同様の構造を備える。ただし、この本発明の実施の形態４による半導体装置では、配線７ａの幅Ｗ３が、配線７ａの延びる方向とほぼ垂直方向における開口部８の幅Ｗ２よりも大きくなるとともに、配線７ａが延びる方向に対してほぼ垂直方向およびほぼ平行方向における開口部８の幅Ｗ２およびＷ５が実質的に同一の値に設定されている。この結果、開口部８の平面形状は、ほぼ正方形状となっている。
【００９７】
このため、本発明の実施の形態４による半導体装置では、配線７ａを、開口部８の全面を覆うように形成できる。これにより、半導体装置の製造工程において、デュアルダマシン法を用いる場合に、エッチングストッパ層４（図１６参照）を貫通孔９（図１６参照）の形成のためのエッチング工程においてエッチングマスクとして用いることができる。これにより、開口部８の平面形状と実質的に同じ平面形状を有する貫通孔９を形成することが可能となる。この結果、下層配線２の幅Ｗ１よりも大きい幅Ｗ２を有する貫通孔９を形成することができる。このため、十分な平面積を有する貫通孔９を容易に形成することができ、その結果、高い信頼性を有する半導体装置を得ることができる。
【００９８】
また、ほぼ正方形状を有する開口部８をエッチングマスクとして用いて、貫通孔９を形成することができるので、貫通孔９の平面形状が長方形状となるような従来のエッチング工程よりもよりエッチングの制御精度を向上させることができる。
【００９９】
また、貫通孔９の平面形状が開口部８の平面形状と実質的に同一である正方形状となるので、従来のように半導体装置の製造工程における開口部８の位置ずれに起因して、貫通孔９の平面形状がさまざまなサイズの長方形となることを防止できる。このため、貫通孔９の形成のためのエッチング工程の制御をより容易に行なうことができる。この結果、十分大きな平面積を有する貫通孔９を容易に形成することができる。
【０１００】
図１７は、本発明の実施の形態４による半導体装置の変形例を示した平面図である。また、図１８は、図１７の線分５００−５００における断面を示した断面図である。図１７および１８を参照して、本発明の実施の形態４による半導体装置の変形例は、基本的には図１５および１６に示した本発明の実施の形態４による半導体装置と同様の構造を備える。ただし、この変形例では、下層配線２の延びる方向に対してほぼ垂直方向に延びるように配線７ａが形成されている。そして、本発明の実施の形態４による半導体装置と同様に、配線７ａの幅Ｗ３は、配線７ａの延びる方向とほぼ垂直方向における開口部８の幅Ｗ５よりも大きくなるように設定されているので、図１５および１６に示した本発明の実施の形態４による半導体装置と同様の効果を得ることができる。
【０１０１】
（実施の形態５）
図１９は、本発明の実施の形態５による半導体装置の平面図である。図１９を参照して、本発明の実施の形態５による半導体装置は、基本的には図１に示した本発明の実施の形態１による半導体装置と同様の構造を備える。また、図１９の線分６００−６００における断面は、基本的には図２に示した本発明の実施の形態１による半導体装置の断面と同様である。ただし、この実施の形態５による半導体装置では、配線７ａの幅Ｗ３よりも、配線７ａが延びる方向とほぼ垂直方向における開口部８の幅Ｗ２が大きくなるように設定されるとともに、配線７ａの延びる方向とほぼ平行方向における開口部８の幅Ｗ５が、配線７ａの幅Ｗ３と実質的に同一になるように設定されている。このため、貫通孔９の平面形状はほぼ正方形状となる。
【０１０２】
このため、貫通孔９を形成するためのエッチング工程におけるエッチングマスクとしてエッチングストッパ層（図示せず）を用いる場合に、図１９に示すように貫通孔９の平面形状をほぼ正方形状とすることができるので、この貫通孔９を形成するためのエッチングを、貫通孔９が長方形であるような従来よりも精度よく制御することが可能となる。
【０１０３】
図２０は、図１９に示した本発明の実施の形態５による半導体装置の変形例を示した平面図である。図２０を参照して、本発明の実施の形態５による半導体装置の変形例は、基本的には図１９に示した半導体装置と同様の構造を備える。また、図２０の線分７００−７００における断面は、基本的には図８に示した本発明の実施の形態１による半導体装置の第１の変形例の断面と同様である。ただし、この変形例では、配線７ａが、下層配線２の延びる方向とほぼ垂直方向に延びるように形成されている。そして、この本発明の実施の形態５による半導体装置の変形例においても、配線７ａの幅Ｗ３よりも、配線７ａの延びる方向とほぼ垂直方向における開口部８の幅Ｗ５が大きくなるように設定されるとともに、配線７ａが延びる方向とほぼ平行方向における開口部８の幅Ｗ２が配線７ａの幅Ｗ３とほぼ同一となるように設定されているので、貫通孔９の平面形状はほぼ正方形状となっている。そして、この場合にも、図１９に示した本発明の実施の形態５による半導体装置と同様の効果が得られる。
【０１０４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【０１０５】
【発明の効果】
以上のように、本発明によれば、エッチングストッパ層に形成される開口部の幅を、エッチングストッパ層より下に形成されている配線などの導電領域の幅よりも大きく形成するので、多層配線構造を備える半導体装置において、十分な面積を有するコンタクトホールを備えかつ高い信頼性を有する半導体装置を提供することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１による半導体装置の平面図である。
【図２】  図１の線分１００−１００における断面図である。
【図３】  図２に示した本発明の実施の形態１による半導体装置の製造工程の第１工程を説明するための断面図である。
【図４】  図２に示した本発明の実施の形態１による半導体装置の製造工程の第２工程を説明するための断面図である。
【図５】  図２に示した本発明の実施の形態１による半導体装置の製造工程の第３工程を説明するための断面図である。
【図６】  図２に示した本発明の実施の形態１による半導体装置の製造工程の第４工程を説明するための断面図である。
【図７】  本発明の実施の形態１による半導体装置の第１の変形例を示した平面図である。
【図８】  図７の線分２００−２００における断面図である。
【図９】  本発明の実施の形態１による半導体装置の第２の変形例を示した断面図である。
【図１０】  本発明の実施の形態２による半導体装置の平面図である。
【図１１】  図１０の線分１００−１００における断面図である。
【図１２】  本発明の実施の形態２による半導体装置の変形例を示した平面図である。
【図１３】  図１２の線分３００−３００における断面図である。
【図１４】  本発明の実施の形態３による半導体装置の平面図である。
【図１５】  本発明の実施の形態４による半導体装置の平面図である。
【図１６】  図１５の線分４００−４００における断面図である。
【図１７】  本発明の実施の形態４による半導体装置の変形例を示した平面図である。
【図１８】  図１７の線分５００−５００における断面図である。
【図１９】  本発明の実施の形態５による半導体装置の平面図である。
【図２０】  本発明の実施の形態５による半導体装置の変形例を示した平面図である。
【図２１】  従来の半導体装置の製造工程の第１工程を説明するための断面図である。
【図２２】  従来の半導体装置の製造工程の第２工程を説明するための断面図である。
【図２３】  従来の半導体装置の製造工程の第３工程を説明するための断面図である。
【図２４】  従来の半導体装置の製造工程の第４工程を説明するための断面図である。
【図２５】  従来の半導体装置の製造工程の第５工程を説明するための断面図である。
【図２６】  従来の半導体装置の平面図である。
【図２７】  半導体装置の貫通孔の平面積とエッチング速度との関係を示すグラフである。
【符号の説明】
１，３，５  層間絶縁膜、２  下層配線、４  エッチングストッパ層、６ａ〜６ｄ  溝、７  導電体膜、７ａ〜７ｄ  配線、８  エッチングストッパ層の開口部、９  貫通孔、１０  半導体基板、１１  不純物領域。
【図１】
0003798908.tif 000012
【図２】
0003798908.tif 000013
【図３】
0003798908.tif 000014
【図４】
0003798908.tif 000015
【図５】
0003798908.tif 000016
【図６】
0003798908.tif 000017
【図７】
0003798908.tif 000018
【図８】
0003798908.tif 000019
【図９】
0003798908.tif 000020
【図１０】
0003798908.tif 000021
【図１１】
0003798908.tif 000022
【図１２】
0003798908.tif 000023
【図１３】
0003798908.tif 000024
【図１４】
0003798908.tif 000025
【図１５】
0003798908.tif 000026
【図１６】
0003798908.tif 000027
【図１７】
0003798908.tif 000028
【図１８】
0003798908.tif 000029
【図１９】
0003798908.tif 000030
【図２０】
0003798908.tif 000031
【図２１】
0003798908.tif 000032
【図２２】
0003798908.tif 000033
【図２３】
0003798908.tif 000034
【図２４】
0003798908.tif 000035
【図２５】
0003798908.tif 000036
【図２６】
0003798908.tif 000037
【図２７】
0003798908.tif 000038