(57)【特許請求の範囲】
【請求項１】
制御電圧発生回路により一定電流を流して複数の被駆動素子を駆動する駆動回路において、
前記被駆動素子のオン・オフ信号を出力する出力端を備え、複数の被駆動素子の各々に対応して設けられた前段回路と、
前記制御電圧発生回路の出力に接続されるゲート端子と、電源に接続されるソース端子と、該制御電圧発生回路の出力により設定された電流を前記被駆動素子へ流すドレーン端子とを備え、複数の被駆動素子の各々に対応して設けられた第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタと直列に接続され、前記前段回路の出力端に接続されるゲート端子と、前記第１のＭＯＳトランジスタのドレーン端子と接続されるソース端子と、前記被駆動素子に接続されるドレーン端子とを備え、複数の被駆動素子の各々に対応して設けられ該前段回路のオン・オフ信号の出力に基づいて対応する被駆動素子をオン、オフ制御する第２のＭＯＳトランジスタとを具備し、
前記第１のＭＯＳトランジスタのゲート長は大きく設定され、前記第２のＭＯＳトランジスタのゲート長は小さく設定されていることを特徴とする駆動回路。
【請求項２】
制御電圧発生回路により一定電流を流して複数の被駆動素子を駆動する駆動回路において、
電源に接続される第１端と、被駆動素子と接続される第２端と、該被駆動素子のオン・オフ信号を入力する第３端とを備え、第１端と第３端との間に寄生容量が持たれ、複数の被駆動素子の各々に対応して設けられた駆動素子と、
電源に接続される第１端と、前記被駆動素子のオン・オフ信号を出力する第２端と、第２端を介して受け入れた電流を前記制御電圧発生回路の出力に流す第３端とを備え、複数の被駆動素子の各々に対応して設けられた前段回路と、
前記駆動素子の第３端に一端が接続され、前記前段回路の第２端に他端が接続される抵抗とを具備することを特徴とする駆動回路。
【請求項３】
制御電圧発生回路により一定電流を流して複数の被駆動素子を駆動する駆動回路において、
電源に接続される第１端と、被駆動素子と接続される第２端と、該被駆動素子のオン・オフ信号を入力する第３端とを備え、複数の被駆動素子の各々に対応して設けられた駆動素子と、
電源に接続される第１端と、前記被駆動素子のオン・オフ信号を出力する第２端と、前記制御電圧発生回路の出力に接続される第３端とを備え、複数の被駆動素子の各々に対応して設けられた前段回路と、
前記複数の前段回路から前記制御電圧発生回路側に引き抜く電流に定電流特性を持たせたことを特徴とする駆動回路。
【請求項４】
電源に接続される第１端と、前記前段回路の入力端に接続される第２端と、前記制御電圧発生回路の出力端に接続される第３端とを備えたプリバッファ回路を設け、該プリバッファ回路の第３端の電位は前記制御電圧発生回路の出力電位に応じて決定される請求項４記載の駆動回路。
【請求項５】
制御電圧発生回路により一定電流を流して複数のＬＥＤ素子を駆動する駆動回路を備えたＬＥＤヘッドにおいて、
前記ＬＥＤ素子のオン・オフ信号を出力する出力端を備え、複数のＬＥＤ素子の各々に対応して設けられた前段回路と、
前記制御電圧発生回路の出力に接続されるゲート端子と、電源に接続されるソース端子と、該制御電圧発生回路の出力により設定された電流を前記ＬＥＤ素子へ流すドレーン端子とを備え、複数のＬＥＤ素子の各々に対応して設けられた第１のＭＯＳトランジスタと、
前記第１のＭＯＳトランジスタと直列に接続され、前記前段回路の出力端に接続されるゲート端子と、前記第１のＭＯＳトランジスタのドレーン端子と接続されるソース端子と、前記ＬＥＤ素子に接続されるドレーン端子とを備え、複数のＬＥＤ素子の各々に対応して設けられ該前段回路のオン・オフ信号の出力に基づいて対応するＬＥＤ素子をオン、オフ制御する第２のＭＯＳトランジスタとを具備し、
前記第１のＭＯＳトランジスタのゲート長は大きく設定され、前記第２のＭＯＳトランジスタのゲート長は小さく設定されていることを特徴とするＬＥＤヘッド。
【請求項６】
制御電圧発生回路により一定電流を流して複数のＬＥＤ素子を駆動する駆動回路を備えたＬＥＤヘッドにおいて、
電源に接続される第１端と、該ＬＥＤ素子と接続される第２端と、該ＬＥＤ素子のオン・オフ信号を入力する第３端とを備え、第１端と第３端との間に寄生容量が持たれ、複数のＬＥＤ素子の各々に対応して設けられた駆動素子と、
電源に接続される第１端と、該ＬＥＤ素子のオン・オフ信号を出力する第２端と、第２端を介して受け入れた電流を前記制御電圧発生回路の出力に流す第３端とを備え、複数のＬＥＤ素子の各々に対応して設けられた前段回路と、
前記駆動素子の第３端に一端が接続され、前記前段回路の第２端に他端が接続される抵抗とを具備することを特徴とするＬＥＤヘッド。
【請求項７】
制御電圧発生回路により一定電流を流して複数のＬＥＤ素子を駆動する駆動回路を備えたＬＥＤヘッドにおいて、
電源に接続される第１端と、該ＬＥＤ素子と接続される第２端と、該ＬＥＤ素子のオン・オフ信号を入力する第３端とを備え、複数のＬＥＤ素子の各々に対応して設けられた駆動素子と、
電源に接続される第１端と、前記ＬＥＤ素子のオン・オフ信号を出力する第２端と、前記制御電圧発生回路の出力に接続される第３端とを備え、複数のＬＥＤ素子の各々に対応して設けられた前段回路と、
前記複数の前段回路から前記制御電圧発生回路側に引き抜く電流に定電流特性を持たせたことを特徴とするＬＥＤヘッド。
【請求項８】
前記ＬＥＤヘッドを搭載した請求項５に記載のプリンタ。
【請求項９】
前記ＬＥＤヘッドを搭載した請求項６に記載のプリンタ。
【請求項１０】
前記ＬＥＤヘッドを搭載した請求項７に記載のプリンタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の被駆動素子、例えば、電子写真プリンタにおける光源としてのＬＥＤの群、サーマルプリンタにおける発熱抵抗体の列、あるいは表示装置における表示素子の列を選択的に駆動する駆動回路並びにＬＥＤヘッド及びプリンタに関する。
【０００２】
【従来の技術】
従来、例えば電子写真プリンタにおいては、帯電した感光ドラムの表面に対して印刷データに応じて選択的に光を照射して該表面に静電潜像を形成し、この静電潜像にトナーを付着させて現像を行い、これにより得られたトナー像を用紙に転写することにより印刷を行うようになっている。以下、従来の駆動回路として電子写真プリンタにおけるそれについて図面にしたがって説明する。
【０００３】
図１５は従来の電子写真プリンタにおける制御回路のブロック図、図１６は従来の電子写真プリンタのタイムチャートである。
図１５において、印刷制御部１は、マイクロプロセッサ、ＲＯＭ、ＲＡＭ、入出力ポート、タイマ等によって構成され、プリンタの印刷部の内部に配設される。印刷制御部１は、図示しない上位コントローラからの制御信号ＳＧ１、ビデオ信号（ドットマップデータを一次元的に配列したもの）ＳＧ２等によってプリンタ全体をシーケンス制御し、印刷動作を行う。
【０００４】
制御信号ＳＧ１によって印刷指示を受信すると、印刷制御部１はまず、定着器温度センサ２３によってヒータ２２ａを内蔵した定着器２２が使用可能な温度範囲にあるか否かを検出し、この温度範囲になければヒータ２２ａを加熱して使用可能な温度まで定着器２２を加熱する。次に印刷制御部１は、現像、転写プロセス用モータ（ＰＭ）３をドライバ２を介して回転させ、同時にチャージ信号ＳＧＣによって帯電用電圧電源２５をオンにし、現像器２７の帯電を行う。
【０００５】
そして、セットされている図示しない用紙の有無および種類が用紙残量センサ８、用紙サイズセンサ９によって検出され、用紙に合った用紙送りが開始される。ここで、用紙送りモータ（ＰＭ）５はドライバ４を介して双方向に回転可能であり、最初に逆回転させて、用紙吸入口センサ６が検知するまで、セットされた用紙を予め設定された量だけ送る。続いて、用紙送りモータ５を正回転させて用紙をプリンタ内部の印刷機構部に搬送する。
【０００６】
印刷制御部１は、用紙が印刷可能な位置まで搬送された時点において、上位コントローラに対してタイミング信号ＳＧ３（主走査同期信号、副走査同期信号を含む）を送信し、ビデオ信号ＳＧ２を受信する。上位コントローラにおいて頁毎に編集され、印刷制御部１によって受信されたビデオ信号ＳＧ２は、印刷データ信号ＨＤ−ＤＡＴＡとしてＬＥＤヘッド１９に転送される。ＬＥＤヘッド１９はそれぞれ１ドット（ピクセル）の印刷のために設けられたＬＥＤを複数個線状に配列したものである。
【０００７】
そして印刷制御部１は、１ライン分のビデオ信号を受信すると、ＬＥＤヘッド１９にラッチ信号ＨＤ−ＬＯＡＤを送信し、印刷データ信号ＨＤ−ＤＡＴＡをＬＥＤヘッド１９内に保持させる。また印刷制御部１は、上位コントローラから次のビデオ信号ＳＧ２を受信している最中においても、ＬＥＤヘッド１９に保持した印刷データ信号ＨＤ−ＤＡＴＡについて印刷することができる。なおＨＤ−ＣＬＫは印刷データ信号ＨＤ−ＤＡＴＡをＬＥＤヘッド１９に送信するためのクロック信号である。
【０００８】
ビデオ信号ＳＧ２の送受信は、印刷ライン毎に行われる。ＬＥＤヘッド１９によって印刷される情報は、マイナス電位に帯電された図示しない感光ドラム上において電位の上昇したドットとして潜像化される。そして現像部２７において、マイナス電位に帯電された画像形成用のトナーが、電気的に吸引力によって各ドットに吸引され、トナー像が形成される。
【０００９】
その後トナー像は転写部２８に送られる、一方、転写信号ＳＧ４によってプラス電位の転写用高圧電源２６がオンになり、転写器２８は感光ドラムと転写器２８との間隙を通過する用紙上にトナー像を転写する。
【００１０】
転写されたトナー像を有する用紙は、ヒータ２２ａを内蔵する定着器２２に当接して搬送され、定着器２２の熱によって用紙にトナー像が定着される。トナー像が定着された用紙は更に搬送されて、プリンタの印刷機構部から用紙排出口センサ７を通過してプリンタ外部に排出される。
【００１１】
印刷制御部１は、用紙サイズセンサ９、用紙吸入口センサ６の検知に対応して、用紙が転写器２８を通過している間だけ転写用高圧電源２６からの電圧を転写器２８に印加する。そして、印刷が終了し、用紙が用紙排出口センサ７を通過すると、帯電用高圧電源２５による現像器２７への電圧の印刷を終了し、同時に現像、転写プロセス用モータ３の回転を停止させる。
さらに印刷を行う場合には上記の動作を繰り返す。
【００１２】
次に、ＬＥＤヘッド１９について説明する。図１７は従来のＬＥＤヘッドの構造を示す図である。図に示すように、印刷データ信号ＨＤ−ＤＡＴＡはクロック信号ＨＤ−ＣＬＫと共にＬＥＤヘッド１９に入力され、例えば、Ａ４サイズの用紙に印刷可能であり１インチ当たり６００ドットの解像度を持ったプリンタにおいては、４９９２ドット分のビットデータがフリップフロップ回路ＦＦ1 、ＦＦ2 、…、ＦＦ4992から成るシフトレジスタに順次転送される。次に、ラッチ信号ＨＤ−ＬＯＡＤがＬＥＤヘッド１９に入力され、上記ビットデータは各ラッチ回路ＬＴ1 、ＬＴ2 、…、ＬＴ4992にラッチされる。続いて、ビットデータと印刷駆動信号ＨＤ−ＳＴＢ−Ｎとによって、発光素子ＬＤ1 、ＬＤ2 、…、ＬＤ4992のうち、Ｈｉｇｈ（高）レベルであるドットデータに対応するものが点灯される。なおＧ0 はインバータ回路で、Ｇ1 、Ｇ2 、…、Ｇ4992はプリバッファ回路、Ｔｒ1 、Ｔｒ2 、…、Ｔｒ4992はスイッチ素子、ＶDDは電源である。
【００１３】
図１７のＬＥＤヘッドを使用するプリンタにおいては、ＬＥＤヘッド１９のすべての発光素子ＬＤ1 、ＬＤ2 、…、ＬＤ4992が印刷駆動信号ＨＤ−ＳＴＢ−Ｎにより同時に、同一の時間駆動されるので、各発光素子ＬＤ1 、ＬＤ2 、…、ＬＤ4992毎に配設されたスイッチ素子Ｔｒ1 、Ｔｒ2 、…、Ｔｒ4992や発光素子ＬＤ1 、ＬＤ2 、…、ＬＤ4992などの特性にばらつきがあると各印刷ドットごとの発光強度にもばらつきが発生する。その結果、感光ドラム上に形成される静電潜像の各ドットの大きさに差を生じ、実際に印刷される画像の各ドットの大きさにも差が生じることになる。
【００１４】
図１８はＬＥＤヘッドの構成を示す図である。図１８において、ＬＥＤアレイ（ＣＨＰ１等）にはそれぞれ１９２個のＬＥＤ素子が集積されており、各ＬＥＤ素子とドライバＩＣの出力端子とはワイヤボンディングにより接続されている。この例では、ドライバＩＣ１チップ当り１９２個のＬＥＤ素子が駆動でき、これらのチップが２６個分カスケードに接続され、外部から入力される印刷データをシリアルに転送できるようになっている。
【００１５】
図１９は図１７におけるプリバッファ回路（Ｇ1 、Ｇ2 、…、Ｇ4992）とその周辺回路との接続関係を示す回路図である。ここでは代表してドット１に関する回路のみを示す。図１９において、破線により囲まれた部分がプリバッファ回路Ｇ1 を示し、プリバッファ回路Ｇ1 には、アンド回路ＡＤ１、ＰチャネルＭＯＳトランジスタＴＰ１、ＮチャネルＭＯＳトランジスタＴＮ１が設けられている。一点鎖線で囲まれる部分は制御電圧発生回路２０９であり、これはドライバＩＣ１チップ毎に設けられている。
【００１６】
制御電圧発生回路２０９には、演算増幅器１００、ＰチャネルＭＯＳトランジスタ１０１、抵抗Ｒｒｅｆが設けられている。演算増幅器１００の出力は、そのドライバＩＣチップ内のすべてのプリバッファ回路に接続され、具体的にはプリバッファ回路Ｇ1 内のＮチャネルＭＯＳトランジスタＴＮ１のソース端子に接続されている。ＰチャネルＭＯＳトランジスタ１０１は、図１７に示すスイッチ素子Ｔｒ1 、Ｔｒ2 、…、Ｔｒ4992とゲート長が等しいサイズになるように構成されている。また演算増幅器１００の入力端子には、図示しない基準電圧回路から発生される基準電圧ＶREF が接続される。演算増幅器１００、ＰチャネルＭＯＳトランジスタ１０１、抵抗Ｒｒｅｆによる回路でフィードバック制御回路を構成しており、抵抗Ｒｒｅｆに流れる電流、即ちＰチャネルＭＯＳトランジスタ１０１に流れる電流はＶＤＤ電圧によらず、基準電圧ＶREF と抵抗Ｒｒｅｆの値のみにより決定される構成となっている。
【００１７】
【発明が解決しようとする課題】
本出願人は先に、チップ間の光量のばらつきおよびドット間の光量のばらつきをともに補償する回路を備えた駆動装置を提案した（特願平８−１７６８２４号）。さらに、印刷動作に伴うＬＥＤアレイチップそれぞれの温度上昇の差によるＬＥＤの発光パワーの変動を補償する回路を備えた駆動装置を提案した（特願平９−１４５０３１号）。しかしながらこれらの駆動装置においては、１つずつのＬＥＤの発光パワーのばらつきはなくなったが、使用の状態によってはまだ僅かながら使用中に印刷濃度等が不均一になることがあることがわかった。
【００１８】
研究の結果、印刷濃度が不均一になる現象はＬＥＤ駆動回路を構成するドライバＩＣチップ毎の同時駆動ドット数に依存しており、１チップ当り１ドットのみを駆動した場合の露光エネルギー量と、１チップ内で多数のドットを同時に駆動した場合の各ドットの平均露光エネルギー量とが相違していることによることが分かった。即ち、１チップ当り１ドットのみを駆動した場合と同時に多数ドットを駆動した場合とでは、ＬＥＤ駆動電流の立ち上がり時間に変動を生じており、これが実質的な駆動時間の変化となって現れ、これが感光ドラム上の露光エネルギー量の変動となり、ドットを形成するトナー径が変化するためであることが分かった。
【００１９】
図２０はＬＥＤ駆動電流の立ち上がり時間の変動を示すタイムチャートであり、ＬＥＤ駆動がオンされた後、再びオフ状態となる場合のＬＥＤの駆動電流波形を示す実測データである。
【００２０】
図２０において、上段の波形はＬＥＤヘッドのストローブ信号（印刷駆動信号）ＨＤ−ＳＴＢ−Ｎであり、下段の波形はドライバＩＣにおける１つのドットにおけるＬＥＤ駆動電流値の波形であり、着目しているドライバＩＣにおいて同時に駆動されるドット数を、１、８、３２、９６、１９２と順次変化させたときの着目しているドットの駆動電流の立ち上がり、立ち下がりの波形を示す。
【００２１】
図から分かるように、ドライバＩＣ１チップ当りの駆動ドット数が１ドットの場合に対して、同時駆動ドット数が多くなるに従って、駆動電流の立ち上がり時間が増加する傾向がある。また、駆動電流の立ち下がり時間については、同時駆動ドット数による顕著な差は見られない。即ち、ドライバＩＣ１チップ当りの同時駆動ドット数が増加すると、実質的な駆動時間が減少し、各ドットの露光エネルギー量が変化することになる。
【００２２】
上記の現象を究明する過程で明らかになった点は次の通りである。
図１９において、ＬＥＤを駆動するために、シフトレジスタに「１」のデータを転送し、それをラッチ回路ＬＴ１にラッチさせる。次いでストローブ信号ＨＤ−ＳＴＢ−Ｎがアサートされると、インバータ回路Ｇ0 により正論理信号とされてアンド回路ＡＤ１に入力され、この出力がＴＰ１とＴＮ１とで構成されるインバータ回路により論理反転されることにより、その出力はＨｉｇｈレベルからＬｏｗレベルへと遷移する。スイッチ素子Ｔｒ１のゲート電位は、制御電圧発生回路２０９の出力であるＶｃｏｎｔｒｏｌに等しい電位まで下降する。これによりスイッチ素子Ｔｒ１はオンする。
【００２３】
このとき、図１９にＩ1 で示す電流が流れる。この電流Ｉ1 は、主にスイッチ素子Ｔｒ１のゲートとＩＣチップのサブストレート間の静電容量、即ち、ソース・ゲート間容量の充電電流であり、この電流Ｉ1 が電源ＶＤＤからスイッチ素子Ｔｒ１のゲートを介して演算増幅器１００の出力端子に流れ込むことになる。この電流Ｉ1 は、ドライバＩＣの１チップ当りの同時駆動ドット数が少ない場合にはほとんど無視できる程度であるが、同時駆動ドット数が多くなると演算増幅器１００の出力端子に多量に流れ込むことになり、演算増幅回路１００の出力シンク電流の制限からスイッチ素子Ｔｒ１のゲート・ソース間容量の充電にはある程度の時間を要するようになる。
【００２４】
一方、スイッチ素子Ｔｒ１がオン状態からオフ状態へと変化する場合を考える。この場合、ストローブ信号ＨＤ−ＳＴＢ−Ｎはアサート状態からネゲート状態へと遷移している。これによりアンド回路ＡＤ１の出力は、ＨｉｇｈレベルからＬｏｗレベルへと変化して、ＴＰ１とＴＮ１とで構成されるインバータ回路の出力も、制御電圧発生回路２０９の出力であるＶｃｏｎｔｒｏｌに等しい電位から電源ＶＤＤにほぼ等しい電位まで上昇する。このとき、図中にＩ0 で示すように、ゲート・ソース間容量の放電電流が流れる。
【００２５】
ここで重要なことは、ＬＥＤ駆動をオンする場合のスイッチ素子Ｔｒ１のゲート充電電流は演算増幅器１００に集中して流れ込むのに対して、ＬＥＤ駆動をオフする場合におけるスイッチ素子Ｔｒ１のゲート放電電流は各ドット毎に設けられたＰチャネルＭＯＳトランジスタＴＰ１を介して各ドットに独立に分散して流れるという点である。
【００２６】
換言すれば、ＬＥＤ駆動電流の遷移時間は、ＬＥＤ駆動オンする場合には同時駆動ドット数の影響を大きく受けるのに対して、ＬＥＤ駆動オフする場合には同時駆動ドット数の影響はほとんど受けないということである。
【００２７】
【課題を解決するための手段】
前記課題を解決するために、本発明が講じた第１の解決手段は、制御電圧発生回路により一定電流を流して複数の被駆動素子を駆動する駆動回路において、被駆動素子のオン・オフ信号を出力する出力端を備え、複数の被駆動素子の各々に対応して設けられた前段回路と、制御電圧発生回路の出力に接続されるゲート端子と、電源に接続されるソース端子と、制御電圧発生回路の出力により設定された電流を被駆動素子へ流すドレーン端子とを備え、複数の駆動素子の各々に対応して設けられた第１のＭＯＳトランジスタと、第１のＭＯＳトランジスタと直列に接続され、前段回路の出力端に接続されるゲート端子と、第１のＭＯＳトランジスタのドレーン端子と接続されるソース端子と、被駆動素子に接続されるドレーン端子とを備え、複数の被駆動素子の各々に対応して設けられ前段回路のオン・オフ信号の出力に基づいて対応する被駆動素子をオン、オフ制御する第２のＭＯＳトランジスタとを具備し、第１のＭＯＳトランジスタのゲート長は大きく設定され、第２のＭＯＳトランジスタのゲート長は小さく設定されているとを具備したことを特徴とする。
【００２８】
また第２の解決手段は、制御電圧発生回路により一定電流を流して複数の被駆動素子を駆動する駆動回路において、電源に接続される第１端と、被駆動素子と接続される第２端と、被駆動素子のオン・オフ信号を入力する第３端とを備え、第１端と第３端との間に寄生容量が持たれ、複数の被駆動素子の各々に対応して設けられた駆動素子と、電源に接続される第１端と、被駆動素子のオン・オフ信号を出力する第２端と、第２端を介して受け入れた電流を前記制御電圧発生回路の出力に流す第３端とを備え、複数の被駆動素子の各々に対応して設けられた前段回路と、駆動素子の第３端に一端が接続され、前段回路の第２端に他端が接続される抵抗とをとを具備したことを特徴とするものである。
さらに別の解決手段として、前記前段回路から制御電圧発生回路に引き抜く電流に定電流特性を持たせるようにしてもよい。
【００２９】
【発明の実施の形態】
以下に本発明の実施の形態を図面を参照しながら詳細に説明する。なお、各図面に共通する要素には同一の符号を付す。図１は本発明に係る第１の実施の形態における駆動回路の要部を示す回路図、図２は第１の実施の形態のＬＥＤヘッドの内部構成を示すブロック図である。まず図２によりＬＥＤヘッドの内部構成を説明する。
【００３０】
図２において、本実施の形態のＬＥＤヘッド１９には、１９２個の発光素子（ＬＥＤ）が配列されたＬＥＤアレイチップ（以下ＬＥＤアレイという）２０１とそれに対応するドライバＩＣ２０２がそれぞれ２６個配設され、その他に基準電圧発生回路２０３を有する。各ドライバＩＣ２０２は同一の回路により構成され、その内部には、シフトレジスタ２０４、ラッチ回路２０５、インバータ回路２０６、アンド回路２０７、ＬＥＤ駆動回路２０８および制御電圧発生回路２０９が設けられている。
【００３１】
シフトレジスタ２０４は、１９２個のフリップフロップ回路より構成され、印刷データ（ＨＤ−ＤＡＴＡ信号）をクロック信号（ＨＤ−ＣＬＫ）に同期させてシフト入力させるものである。ラッチ回路２０５は、シフトレジスタ２０４の出力信号をラッチ信号（ＨＤ−ＬＯＡＤ）によりラッチする。インバータ回路２０６は、負論理信号であるストローブ信号（ＨＤ−ＳＴＢ−Ｎ）を論理反転させるもので、アンド回路２０７は、ラッチ回路２０５とインバータ回路２０６との出力信号を入力して論理積をとる。ＬＥＤ駆動回路２０８は、アンド回路２０７の出力により電源ＶＤＤから駆動電流をＬＥＤアレイ２０１に供給する。また制御電圧発生回路２０９は、ＬＥＤ駆動回路２０８に対して駆動電流が一定となるよように指令電圧を出力する。なお、印刷データ（ＨＤ−ＤＡＴＡ信号）、クロック信号（ＨＤ−ＣＬＫ）、ラッチ信号（ＨＤ−ＬＯＡＤ）、ストローブ信号（ＨＤ−ＳＴＢ−Ｎの各信号は、印刷動作時に図７に示す印刷制御部１から送られる。
【００３２】
図１において、一点鎖線で囲まれる部分は図２で示した制御電圧発生回路２０９で、二点鎖線で囲まれる部分はＬＥＤ駆動回路２０８を示す。ＬＥＤ駆動回路２０８には、ＰチャネルＭＯＳトランジスタＴＰ１とＮチャネルＭＯＳトランジスタＴＮ１、およびＰチャネルＭＯＳトランジスタＭ１、Ｍ２とが設けられている。ＰチャネルＭＯＳトランジスタＴＰ１のソース端子は電源ＶＤＤに接続され、ＰチャネルＭＯＳトランジスタＴＰ１のドレ−ン端子とゲート端子はＮチャネルＭＯＳトランジスタＴＮ１のドレ−ン端子とゲート端子にそれぞれ接続されている。ＮチャネルＭＯＳトランジスタＴＮ１のソース端子はグランドに接続されている。ＰチャネルＭＯＳトランジスタＴＰ１とＮチャネルＭＯＳトランジスタＴＮ１とでインバータ回路を構成している。
【００３３】
またＰチャネルＭＯＳトランジスタＭ１のソース端子は電源ＶＤＤに接続され、ＰチャネルＭＯＳトランジスタＭ１のドレーン端子はＰチャネルＭＯＳトランジスタＭ２のソース端子に接続されている。ＰチャネルＭＯＳトランジスタＭ２のドレーン端子は図示しない出力パッドを介して発光素子ＬＤ１のアノードに接続される。ＰチャネルＭＯＳトランジスタＭ１のゲート端子は制御電圧発生回路２０９の出力端子（演算増幅器１００の出力端子）に接続されている。またＰチャネルＭＯＳトランジスタＭ２のゲート端子は、ＰチャネルＭＯＳトランジスタＴＰ１とＮチャネルＭＯＳトランジスタＴＮ１とで構成されるインバータ回路の出力に接続されている。発光素子ＬＤ１のカソード端子はグランドに接続されている。
【００３４】
制御電圧発生回路２０９には、前述した従来技術のものと同様に、演算増幅器１００、ＰチャネルＭＯＳトランジスタ１０１、抵抗Ｒｒｅｆが設けられている。演算増幅器１００の出力は、上述のように、ＰチャネルＭＯＳトランジスタＭ１のゲート端子に接続されている。ＰチャネルＭＯＳトランジスタ１０１のゲート長はＰチャネルＭＯＳトランジスタＭ１のゲート長さと等しく設定されている。ＰチャネルＭＯＳトランジスタ１０１とＰチャネルＭＯＳトランジスタＭ１とは、ソース電位とゲート電位が等しくされ、いわゆるカレントミラー回路を構成している。これにより、発光素子ＬＤ１の駆動電流は、基準電流であるＩｒｅｆと比例関係が保たれ、発光素子ＬＤ１には基準電圧であるＶREF の値に応じた駆動電流が流れることになる。演算増幅器１００の入力端子に入力される基準電圧ＶREF は図２に示す基準電圧発生回路２０３から出力される。
【００３５】
発光素子ＬＤ１を駆動する場合において、発光素子ＬＤ１の順方向電圧の変化に対して発光素子の駆動電流が変動することは望ましくない。このため駆動回路の出力インピーダンスを大きく構成して、その定電流特性を改善する目的で、電流制限トランジスタとしてのＰチャネルＭＯＳトランジスタＭ１のゲート長は比較的大きめに設定される。一方、発光素子の駆動電流は所定の値であることを要するので、同時にＰチャネルＭＯＳトランジスタＭ１のゲート幅も大きめに設定されることになる。これらゲート長とゲート幅をともに大きく設定しなければならないことから、ＰチャネルＭＯＳトランジスタＭ１のゲート配線面積は比較的大きなものとなり、ゲート・ソース間容量が増大することになる。このことから、従来技術においては課題の項で述べたようなＬＥＤ駆動時間の立ち上がり時間の問題が発生していたわけである。
【００３６】
一方、ＰチャネルＭＯＳトランジスタＭ２は単なるスイッチ素子としての働きをする。スイッチングトランジスタとしてのＰチャネルＭＯＳトランジスタＭ２のゲート長は、半導体製造プロセスで許容される最小寸法としてよく、ゲート配線面積、即ち、ゲート容量は微小なものにできるので、スイッチングは高速に行うことが可能である。さらにその充放電電流は、ＰチャネルＭＯＳトランジスタＭ２に対応して設けられているＰチャネルＭＯＳトランジスタＴＰ１とＮチャネルＭＯＳトランジスタＴＮ１とによって流れるので、同時駆動ドット数が多くなっても、ＰチャネルＭＯＳトランジスタＭ２のスイッチング時間が大きく変動するというような不具合は発生しない。
【００３７】
図３はＰチャネルＭＯＳトランジスタＭ１とＰチャネルＭＯＳトランジスタＭ２の構造を簡略化して示す説明図である。図３において、Ｎ型半導体基板３０１にＰ型不純物領域３０２を形成し、そのＰ型不純物領域３０２に金属層からなる配線層３０３、３０４を接続する。配線層３０３は図１に示す電源ＶＤＤに接続され、配線層３０４は発光素子ＬＤ１に接続される。またＮ型半導体基板３０１には絶縁酸化膜からなる絶縁層３０５を介してゲート電極３０６、３０７が配設される。
【００３８】
ゲート電極３０６はＰチャネルＭＯＳトランジスタＭ１のゲート端子を構成し、ゲート長を大きくしてある。またゲート電極３０７はＰチャネルＭＯＳトランジスタＭ２のゲート端子を構成し、ゲート長を小さくしてある。配線層３０３およびゲート電極３０６、３０７はガラス層からなる絶縁層３０８に覆われている。電流制御用トランジスタＭ１とスイッチング用トランジスタＭ２を図３のようにゲート電極を並べて配設することにより、配設面積を小さめにすることができる。
【００３９】
図１において、ＰチャネルＭＯＳトランジスタＭ１のゲート電位Ｖｃｏｎｔｒｏｌはほぼ一定に保たれており、ＬＥＤの駆動オン／オフの場合にもゲート端子への充放電電流は発生しない。このため制御電圧発生回路２０９の演算増幅器１００の出力端子へのシンク電流も発生しないので、ＬＥＤの同時駆動ドット数によって駆動オン時の電流波形立ち上がり時間の変動という問題は発生しないのである。
【００４０】
図４は第１の実施の形態におけるＬＥＤ駆動電流を示すタイムチャートであり、ＬＥＤ駆動がオンされた後、再びオフ状態にされる場合のＬＥＤの駆動電流波形の実測データを示す。図４において、上段の波形はＬＥＤヘッドのストローブ信号ＨＤ−ＳＴＢ−Ｎであり、下段の波形はドライバＩＣにおける１つのドットにおけるＬＥＤ駆動電流値の波形であり、着目しているドライバＩＣにおいて同時に駆動されるドット数を、１、８、３２、９６、１９２と順次変化させたときの着目しているドットの駆動電流の立ち上がり、立ち下がりの波形を示す。
【００４１】
図から分かるように、ドライバＩＣ１チップ当りの駆動ドット数が１ドットの場合に対して、同時駆動ドット数が多くなるに従って、駆動電流の立ち上がり時間は僅かに増加するのみで、従来技術において見られたような大きな増加傾向は見られない。また、駆動電流の立ち下がり時間についても、同時駆動ドット数による顕著な差は見られない。
【００４２】
以上のように第１の実施の形態では、直列接続した２つのＰチャネルＭＯＳトランジスタＭ１、Ｍ２によりＬＥＤを駆動するようにし、一方のＰチャネルＭＯＳトランジスタＭ１でＬＥＤの駆動電流値を決定する定電流源の働きをさせ、他方のＰチャネルＭＯＳトランジスタＭ２でＬＥＤ駆動電流のオン／オフを行うスイッチ素子としての働きをさせるようにした。前者のＰチャネルＭＯＳトランジスタＭ１の動作は完全に静的であり、同時に駆動されるドット数がいかなる数であっても、その動作は影響を受けない。また後者のＰチャネルＭＯＳトランジスタＭ２の駆動は、各ドット毎に独立した回路によって行われるので、同時に駆動されるドット数の多寡による過渡特性への影響はほとんど無視することができる。
【００４３】
このように２つのトランジスタＭ１、Ｍ２で機能を分担するようにしたので、同時に駆動されるドット数の多寡による駆動電流波形の立ち上がり時間の変動という現象は解消される。
【００４４】
次に本発明の第２の実施の形態を説明する。図５は第２の実施の形態の駆動回路を示す回路図である。図５において、ＬＥＤ駆動回路２０８には、ＰチャネルＭＯＳトランジスタＴＰ１とＮチャネルＭＯＳトランジスタＴＮ１とで構成されるインバータ回路の出力端子が抵抗Ｒｐを介してＰチャネルＭＯＳトランジスタＴｒ１のゲート端子に接続されている。その他の構成は前述した従来の回路構成と同様である。
【００４５】
次に第２の実施の形態の動作を説明する。ここではＬＥＤ駆動がオンされた後、再びオフ状態とされるまでの動作を説明する。
ＬＥＤを駆動するために図２に示すシフトレジスタ２０４に「１」のデータを転送し、それをラッチ回路ＬＴ１にラッチさせる。次いでストローブ信号ＨＤ−ＳＴＢ−Ｎがアサートされると、インバータ回路２０６により正論理信号とされてアンド回路２０７に入力され、この出力がＴＰ１とＴＮ１とで構成されるインバータ回路により論理反転されることにより、その出力はＨｉｇｈレベルからＬｏｗレベルへと遷移する。これによりＰチャネルＭＯＳトランジスタＴｒ１はオンし、ＰチャネルＭＯＳトランジスタＴｒ１のゲート電位は、制御電圧発生回路２０９の出力であるＶｃｏｎｔｒｏｌに等しい電位まで下降する。
【００４６】
このとき、図５にＩ1 で示す電流が流れる。この電流Ｉ1 は、主にＰチャネルＭＯＳトランジスタＴｒ１のゲートとＩＣチップのサブストレート間の静電容量、即ち、ソース・ゲート間容量の充電電流であり、この電流Ｉ1 が電源ＶＤＤからＰチャネルＭＯＳトランジスタＴｒ１のゲートおよび５００Ω〜５ＫΩ程度の電流制限抵抗Ｒｐを介して演算増幅器１００の出力端子に流れ込むことになる。この電流Ｉ1 は、電流制限抵抗Ｒｐの働きにより充電電流が十分小さい値となるように電流制限されているので、ドライバＩＣ１チップ当りの同時駆動ドット数が少ない場合にはもちろん、同時駆動ドット数が多くなった場合でも、演算増幅器１００の出力シンク電流の制限を満足するように充電電流を制限する。
【００４７】
このため、ゲート・ソース間容量の充電にはある程度の時間を要するものの、ドライバＩＣ１チップ当りの同時駆動ドット数の多寡によらず、その充電時間はほとんど同じ値となる。これによりＬＥＤ駆動電流の立ち上がり時間もまた、ドライバＩＣ１チップ当りの同時駆動ドット数への依存性をほとんど無視し得る程度に軽減することができる。
【００４８】
一方、ＰチャネルＭＯＳトランジスタＴｒ１がオン状態からオフ状態へと変化する場合を考える。この場合、ストローブ信号ＨＤ−ＳＴＢ−Ｎはアサート状態からネゲート状態へと遷移している。これによりアンド回路２０７の出力は、ＨｉｇｈレベルからＬｏｗレベルへと変化して、ＴＰ１とＴＮ１とで構成されるインバータ回路の出力も、制御電圧発生回路２０９の出力であるＶｃｏｎｔｒｏｌに等しい電位から電源ＶＤＤにほぼ等しい電位まで上昇する。このとき、図中にＩ0 で示すように、ゲート・ソース間容量の放電電流が流れる。
【００４９】
この場合においても、放電電流Ｉ0 は電流制限抵抗Ｒｐの働きにより電流制限されることになるが、各ドット毎に独立した回路構成であるので、同時駆動されるドット数の多寡によってゲート・ソース間容量の放電電流Ｉ0 が大きく変動することはない。
【００５０】
この結果、ＬＥＤ駆動電流の遷移時間は、ＬＥＤ駆動オフする場合はもちろんのこと、ＬＥＤ駆動オンする場合にも同時駆動されるドット数の影響はほとんどなくなる。
【００５１】
図６は第２の実施の形態におけるＬＥＤ駆動電流を示すタイムチャートで、ＬＥＤ駆動がオンされた後、再びオフ状態とされる場合のＬＥＤ駆動電流波形の実測値を示す。図４と同様に、上段の波形はＬＥＤヘッドのストローブ信号ＨＤ−ＳＴＢ−Ｎであり、下段の波形はドライバＩＣにおける１つのドットにおけるＬＥＤ駆動電流値の波形であり、着目しているドライバＩＣにおいて同時に駆動されるドット数を、１、８、３２、９６、１９２と順次変化させたときの着目しているドットの駆動電流の立ち上がり、立ち下がりの波形を示す。
【００５２】
図から分かるように、ドライバＩＣ１チップ当りの駆動ドット数が１ドットの場合に対して、同時駆動ドット数が多くなるに従って、駆動電流の立ち上がり時間は僅かに増加する傾向があるが、従来技術において見られたような大きな増加傾向は見られない。また、駆動電流の立ち下がり時間についても、同時駆動ドット数による顕著な差は見られない。
【００５３】
以上のように第２の実施の形態では、ＬＥＤを駆動するためのＰチャネルＭＯＳトランジスタＴｒ１とこれを駆動するプリバッファ回路（インバータ回路）とを抵抗Ｒｐを介して接続し、この抵抗ＲｐにＰチャネルＭＯＳトランジスタＴｒ１のゲート・ソース間容量を充電するときの電流制限抵抗の働きをさせるようにしたので、ドライバＩＣの同時駆動ドット数が多くなる場合でも、演算増幅器１００の出力シンク電流の制限を満足できる程度まで充電電流を制限できることが可能になる。このように、ドライバＩＣの同時駆動ドット数の多寡により駆動電流波形の立ち上がり時間が変動する現象を実用上充分な程度まで軽減することができる。
【００５４】
次に本発明の第３の実施の形態を説明する。図７は第３の実施の形態の駆動回路を示す回路図である。図７において、ＬＥＤ駆動回路２０８には、ＰチャネルＭＯＳトランジスタＴＰ１とＮチャネルＭＯＳトランジスタＴＮ１とで構成されるインバータ回路が設けられ、インバータ回路の出力端子は駆動素子のＰチャネルＭＯＳトランジスタＴｒ１のゲート端子に接続されている。ＮチャネルＭＯＳトランジスタＴＮ１は、一端がＴｒ１のゲート端子に接続され、他端が制御電圧発生回路２０９の演算増幅器１００の出力端子に接続されている。ＮチャネルＭＯＳトランジスタＴＮ１は、ゲート長を大きめに設定されて飽和電流範囲を広くとり、定電流源としての特性を持っている。またＰチャネルＭＯＳトランジスタＴｒ１のソース端子は電源ＶＤＤに接続され、そのドレーン端子はドライバＩＣ２０２の出力パッド３１０を介してＬＥＤ素子ＬＤ１のアノードに接続されている。
【００５５】
図８は制御電圧発生回路内の演算増幅器を示す回路図である。図８において、符号３２０は抵抗を示し、符号３２１乃至３２３はＰチャネルＭＯＳトランジスタを示し、符号３２４乃至３２８はＮチャネルＭＯＳトランジスタを示し、符号３２９はコンデンサを示す。抵抗３２０はＮチャネルＭＯＳトランジスタ３２４と直列接続され、ＮチャネルＭＯＳトランジスタ３２５、３２６のゲート電位ＶB を作成するバイアス電圧発生回路を構成している。
【００５６】
またＮチャネルＭＯＳトランジスタ３２７、３２８、３２５およびＰチャネルＭＯＳトランジスタ３２１、３２２とで差動増幅回路を構成し、ＮチャネルＭＯＳトランジスタ３２８のゲート端子が演算増幅回路１００の非反転入力端子（＋入力端子）、ＮチャネルＭＯＳトランジスタ３２７のゲート端子が演算増幅回路１００の反転入力端子（−入力端子）となっている。またＰチャネルＭＯＳトランジスタ３２３とＮチャネルＭＯＳトランジスタ３２６とで増幅回路を構成し、両者の接続ノードが演算増幅回路１００の出力端子となっている。
その他の構成は従来の回路構成と同様である。
【００５７】
図９はＮチャネルＭＯＳトランジスタＴＮ１の特性を示すグラフである。図９において、縦軸はドレーン電流ＩD を示し、横軸はソース・ドレーン間電圧ＶDSを示し、ゲート・ソース間電圧ＶGSを一定にした条件のもとでの静特性を示している。
【００５８】
ここでＮチャネルＭＯＳトランジスタＴＮ１のゲート長と電流との関係について説明する。図９において、点線はＶDS＝ＶGS−Ｖｔを示す。ここでＶｔはしきい値電圧である。この点線の右側は飽和領域である。飽和領域におけるドレーン電流ＩD は次式で表すことができる。即ち、
【００５９】
【数１】
0003732345.tif 000002
【００６０】
ここでＷはゲート幅を示し、Ｌはゲート長を示し、βは定数を示す。
【００６１】
式１から分かるように、ドレーン電流ＩD は、ＮチャネルＭＯＳトランジスタＴＮ１のゲート長Ｌに反比例しており、ＴＮ１のゲート長Ｌを大きくすることによりドレーン電流ＩD を制限することができる。
【００６２】
図１０はＴＮ１のゲート長Ｌを変えた場合のドレーン電流ＩD の実測値を示すグラフである。図１０ではゲート・ソース間電圧ＶGSを１．６Ｖで一定にしている。図１０において、曲線ａはゲート長Ｌを１μｍにした場合のドレーン電流を示し、曲線ｂはゲート長Ｌを５μｍにした場合のドレーン電流を示す。このようにゲート長Ｌを大きくすることにより、ドレーン電流を制限することができる。
【００６３】
次に第３の実施の形態の動作を説明する。ここではＬＥＤ駆動がなされ、ストローブ信号ＨＤ−ＳＴＢ−Ｎがハイレベルからローレベルとなって、再びハイレベルになる場合の動作を説明する。
【００６４】
図７において、ＬＥＤ駆動する前においてはＬＥＤ駆動用のＰチャネルＭＯＳトランジスタＴｒ１は、オフ状態になっており、そのゲート・ソース間電圧はほとんどゼロになっている。ストローブ信号ＨＤ−ＳＴＢ−ＮがＨｉｇｈレベルかたＬｏｗレベルになると、インバータ回路２０６の出力端子はＬｏｗからＨｉｇｈとなる。一方印刷データはオンであるので、ラッチ回路ＬＴ１の出力はＨｉｇｈレベルである。このためアンド回路２０７の出力信号はＬｏｗからＨｉｇｈレベルに遷移する。
【００６５】
このときＰチャネルＭＯＳトランジスタＴＰ１はオンからオフとなり、ＮチャネルＭＯＳトランジスタＴＮ１は遮断状態からほぼ一定の電流Ｉ1 を流す状態へと遷移する。これによりＰチャネルＭＯＳトランジスタＴｒ１はオン状態へと遷移を始め、そのゲート・ソース間容量はほぼ一定の電流Ｉ1 で充電されることになる。このとき、ドライバＩＣ２０２の全ドット（１９２ドット）が同時に駆動される場合には、各駆動回路において上述の動作が行なわれ、１９２個のＴＮ１から電流Ｉ1 が制御電圧発生回路２０９の演算増幅器１００の出力端子へ流入する。このため図８に示す演算増幅器１００の出力トランジスタ３２６の駆動能力が大きくできるように図８に示す電流Ｉ3 を大きくしておくことが必要である。
【００６６】
図７において、典型的な使用条件においては、ＶＤＤ電圧は５Ｖであり、ＬＥＤを駆動するＰチャネルＭＯＳトランジスタＴｒ１を駆動するために、そのゲート・ソース間に印加される電圧ＶGSは約１．６Ｖ程度である。それ故、制御電圧発生回路２０９の出力であるＶｃｏｎｔｒｏｌ電位はＶＤＤからＶGSに減じた約３．４Ｖとなっている。Ｖｃｏｎｔｒｏｌ電位はＶＤＤ電圧の増減に応じて上下するものであるが、ＶＤＤからＶｃｏｎｔｒｏｌを減じた電圧が約１．６ＶのＶGSを保持し続けるように、演算増幅器１００の作用により制御される。
【００６７】
いまＬＥＤ駆動のためにアンド回路２０７の出力はＨｉｇｈレベルであり、その出力電圧はほぼＶＤＤに等しい。またＮチャネルＭＯＳトランジスタＴＮ１のソース電圧はＶｃｏｎｔｒｏｌであるので、ＮチャネルＭＯＳトランジスタＴＮ１に印加されるゲート・ソース間電圧ＶGSもまた、ＶＤＤからＶｃｏｎｔｒｏｌを減じた約１．６Ｖとなって、電源電圧に依存しない一定の電圧となる。
【００６８】
ＬＥＤの駆動開始時に、ＮチャネルＭＯＳトランジスタＴＮ１にはこの一定の電圧ＶGSが印加される。図９は電圧ＶGSが一定の場合におけるＮチャネルＭＯＳトランジスタＴＮ１のソース・ドレーン間電圧ＶDSとドレーン電流ＩD との関係を示す。図９において、ＮチャネルＭＯＳトランジスタＴＮ１の電圧ＶDSがＶ1 のとき、ＴＮ１に流れる電流はＩ1 であり、この電流によりＰチャネルＭＯＳトランジスタＴｒ１のゲート・ソース間容量が充電される。そしてこのことによりＴｒ１のゲート・ソース間電圧ＶGSが増大していく。それに応じてＮチャネルＭＯＳトランジスタＴＮ１のソース・ドレーン間電圧ＶDSが減少していき、図９に示す静特性曲線上を矢印で示すようにＡ点からＢ点を経由し、最終的にＣ点に至ることになり、ＬＥＤ駆動開始時の過渡状態のほとんどの期間において電流Ｉ1 に近い値の電流で、ＰチャネルＭＯＳトランジスタＴｒ１のゲート・ソース間容量が充電されることになる。
【００６９】
第３の実施の形態においては、ＮチャネルＭＯＳトランジスタＴＮ１のゲート長を大きくして充電電流を電流Ｉ1 に制限しているので、ドライバＩＣ２０２の全ドット（１９２ドット）を同時に駆動する場合でも、演算増幅器１００の出力端子にはたかだか（１９２×Ｉ1 ）の電流が流入するだけである。これを勘案して図８に示す演算増幅器１００の電流Ｉ3 を決定することは容易である。
【００７０】
図１９に示す従来のＮチャネルＭＯＳトランジスタＴＮ１は定電流特性を備えておらず、そのためＰチャネルＭＯＳトランジスタＴｒ１の駆動に伴い、そのゲート・ソース間容量の充電が発生する場合において、この充電電流を制限するものは各素子間を接続する配線の微小な配線抵抗のみである。当然の帰結として充電電流は大きなピーク値を持つものであって、さらに多数の（最も多い場合には１９２個の）トランジスタを駆動する場合には、このピーク電流のほぼ１９２倍の電流が演算増幅器１００へ流入していたのである。
【００７１】
図１１は第３の実施の形態におけるＬＥＤ駆動電流を示すタイムチャートであり、ＬＥＤ駆動がオンされた後、再びオフ状態とされる場合の駆動電流波形を示す実測値である。上段の波形はＬＥＤヘッドのストローブ信号ＨＤ−ＳＴＢ−Ｎであり、下段の波形はドライバＩＣにおける１つのドットのＬＥＤ駆動電流値の波形であり、着目しているドライバＩＣにおいて同時に駆動されるドット数を、１、８、３２、９６、１９２と順次変化させたときの着目しているドットの駆動電流の立ち上がり、立ち下がりの波形を示す。
【００７２】
図から分かるように、ドライバＩＣ１チップ当りの駆動ドット数が１ドットの場合に対して、同時駆動ドット数が多くなるに従って、駆動電流の立ち上がり時間は僅かに増加する傾向があるが、従来技術において見られたような大きな増加傾向は見られない。また、駆動電流の立ち下がり時間についても、同時駆動ドット数による顕著な差は見られない。
【００７３】
以上のように第３の実施の形態では、ＬＥＤを駆動するためのＰチャネルＭＯＳトランジスタＴｒ１を駆動するプリバッファ回路（インバータ回路）として、スイッチ素子と定電流源との組み合わせからなる回路とし、定電流源は、ＬＥＤ駆動用トランジスタの駆動開始時におけるゲート・ソース間容量の充電電流を制限する働きをする。この定電流源の働きにより、ＬＥＤ駆動用トランジスタの駆動開始時におけるゲート・ソース間容量の充電電流は、演算増幅器の出力流し込み電流よりも十分に小さい値とすることができるので、ドライバＩＣの同時駆動ドット数が多くなる場合でも、演算増幅器１００の出力シンク電流の制限を満足できる程度まで充電電流を制限できることが可能になる。このように、ドライバＩＣの同時駆動ドット数の多寡により駆動電流波形の立ち上がり時間が変動する現象を実用上充分な程度まで軽減することができる。
【００７４】
次に本発明の第４の実施の形態を説明する。図１２は第４の実施の形態の駆動回路を示す回路図である。図１２において、ＬＥＤ駆動回路２０８には、ＰチャネルＭＯＳトランジスタＴＰ１とＮチャネルＭＯＳトランジスタＴＮ１とで構成されるインバータ回路の前段に、ＰチャネルＭＯＳトランジスタＴＰ０とＮチャネルＭＯＳトランジスタＴＮ０とで構成されるインバータ回路を配置している。そしてＮチャネルＭＯＳトランジスタＴＮ０のソース電位をＮチャネルＭＯＳトランジスタＴＮ１と同じく演算増幅器１００の出力端子電位Ｖｃｏｎｔｒｏｌとしている。
【００７５】
またＰチャネルＭＯＳトランジスタＴＰ０とＮチャネルＭＯＳトランジスタＴＮ０とで構成されるインバータ回路の前段にはナンド回路ＮＤ１を配置し、ラッチ回路ＬＴ１およびインバータ２０６の出力が入力されるようになっている。その他の構成は第３の実施の形態と同様である。即ち、本実施の形態においても、第３の実施の形態と同様に、ＰチャネルＭＯＳトランジスタＴＰ１とＮチャネルＭＯＳトランジスタＴＮ１のディメンジョンを適切に選択して、定電流特性が得られるものとする。
【００７６】
ところで、ＬＥＤ駆動オフ時における駆動用トランジスタＴｒ１のゲート放電電流Ｉ0 は、各ドット毎に設けられたスイッチ素子（ＴＰ１）を介して各ドット独立に分散して流れるので、ＬＥＤ電流の立下がり時間が小さくてすむ反面、ＬＥＤ駆動に伴う大きな電流を短時間のうちに遮断することになるので、大きなノイズ電圧を生じ、これにより最悪の場合にはドライバＩＣが破壊されるおそれもあった。
【００７７】
以下図面を用いて説明する。図１３において、ＬＥＤ駆動オフ時の電流立ち下がり時間をΔｔとすると、この時間内にＬＥＤ駆動のための電流が一気に遮断されるので、このときの電流変化をΔｉとし、ＬＥＤヘッド構成するために不可避的に発生してしまうリードインダクタンスをＬとすると、このとき発生するノイズ電圧ΔＶは、ΔＶ＝Ｌ×（Δｉ／Δｔ）として表される。即ち、ＬＥＤ駆動オフ時の電流立ち下がり時間Δｔが小さいほど、大きなノイズ電圧が発生することになる。
第４の実施の形態はＬＥＤ駆動オフ時の上記問題をも解決しようとするものである。
【００７８】
次に第４の実施の形態の動作を説明する。ここではＬＥＤ駆動がなされ、ストローブ信号ＨＤ−ＳＴＢ−Ｎがハイレベルからローレベルとなって、再びハイレベルになる場合の動作を説明する。
【００７９】
図１２において、ＬＥＤ駆動する前においてはＬＥＤ駆動用のＰチャネルＭＯＳトランジスタＴｒ１は、オフ状態になっており、そのゲート・ソース間電圧はほとんどゼロになっている。ストローブ信号ＨＤ−ＳＴＢ−ＮがＨｉｇｈレベルからＬｏｗレベルになると、インバータ回路２０６の出力端子はＬｏｗからＨｉｇｈとなる。一方印刷データはオンであるので、ラッチ回路ＬＴ１の出力はＨｉｇｈレベルである。このためナンド回路ＮＤ１の出力信号はＨｉｇｈからＬｏｗレベルに遷移する。
【００８０】
この出力がＰチャネルＭＯＳトランジスタＴＰ０とＮチャネルＭＯＳトランジスタＴＮ０で構成されるインバータ回路により論理反転され、このインバータ回路の出力はＬｏｗレベルからＨｉｇｈレベルとなる。次いでこの出力がＰチャネルＭＯＳトランジスタＴＰ１とＮチャネルＭＯＳトランジスタＴＮ１で構成されるインバータ回路により論理反転され、このインバータ回路の出力はＨｉｇｈからＬｏｗレベルに遷移する。このことにより駆動用トランジスタＴｒ１のゲート電位は、ほぼＶｃｏｎｔｒｏｌに等しい電位まで下降する。
【００８１】
このとき図１２に示すようにほぼ一定の電流Ｉ1 が流れる。この電流は主に駆動用トランジスタＴｒ１のゲートとＩＣチップのサブストレート間の静電容量、即ちソース・ゲート間容量の充電電流であり、この電流が電源ＶＤＤから駆動用トランジスタＴｒ１のゲート及びＮチャネルＭＯＳトランジスタＴＮ１を介して制御電圧発生回路２０９の演算増幅器１００の出力端子へ流入する。
【００８２】
上記第３の実施の形態で説明したように、ＮチャネルＭＯＳトランジスタＴＮ１に定電流特性を持たせることにより、演算増幅器１００の出力端子へ流入する電流を制限することができる。これによりドライバＩＣの同時駆動ドット数の多寡により駆動電流波形の立ち上がり時間が変動する現象を実用上充分な程度まで軽減することができる。
【００８３】
次に駆動用トランジスタＴｒ１がオンからオフ状態へと変化する場合について説明する。このときストローブ信号ＨＤ−ＳＴＢ−Ｎはアサート状態からネゲート状態へと遷移している。これによりナンド回路ＮＤ１の出力信号はＬｏｗからＨｉｇｈレベルに遷移し、この出力がＰチャネルＭＯＳトランジスタＴＰ０とＮチャネルＭＯＳトランジスタＴＮ０で構成されるインバータ回路により論理反転され、このインバータ回路の出力はＨｉｇｈレベルからＬｏｗレベルとなる。次いでこの出力がＰチャネルＭＯＳトランジスタＴＰ１とＮチャネルＭＯＳトランジスタＴＮ１で構成されるインバータ回路により論理反転され、このインバータ回路の出力はＬｏｗからＨｉｇｈレベルに遷移する。このことにより駆動用トランジスタＴｒ１のゲート電位は、ほぼＶｃｏｎｔｒｏｌに等しい電位から電源電圧ＶＤＤに等しい電位まで上昇する。
【００８４】
このとき、ＰチャネルＭＯＳトランジスタＴＰ０とＮチャネルＭＯＳトランジスタＴＮ０で構成されるインバータ回路と、次段のＰチャネルＭＯＳトランジスタＴＰ１とＮチャネルＭＯＳトランジスタＴＮ１で構成されるインバータ回路とは、電源電圧ＶＤＤと演算増幅器１００の出力端子電位Ｖｃｏｎｔｒｏｌとの差の電位で動作しており、この電圧は電源電圧ＶＤＤに依存しないで決まるほぼ一定の電圧となっている。
【００８５】
このときの電圧は、ＬＥＤ駆動がオフするときのＰチャネルＭＯＳトランジスタＴＰ０とＮチャネルＭＯＳトランジスタＴＮ０で構成されるインバータ回路の出力がＬｏｗレベルのときの出力電圧に相当し、次段のＰチャネルＭＯＳトランジスタＴＰ１に印加されるゲート・ソース間電圧と等しいものであって、電源電圧ＶＤＤに依存しないで決まるほぼ一定の電圧値（第３の実施の形態の具体例では約１．６Ｖ）である。
【００８６】
この電圧値はまた、ＬＥＤ駆動用ＰチャネルＭＯＳトランジスタＴｒ１が動作している時に、そのゲート・ソース間に印加される電圧と等しい。
ＬＥＤ駆動のオフ時においてＰチャネルＭＯＳトランジスタＴｒ１のゲート・ソース間容量を放電するとき、ＰチャネルＭＯＳトランジスタＴＰ１のゲート・ソース間に印加される電圧は前述した１．６Ｖ程度と小さいものであり、その飽和特性によって決まる定電流にて放電することができる。
【００８７】
このとき、図１２における矢印Ｉ0 で示される方向に、ＬＥＤ駆動用ＰチャネルＭＯＳトランジスタＴｒ１のゲート・ソース間容量の放電電流が流れることになるが、この電流Ｉ0 はＰチャネルＭＯＳトランジスタＴＰ１のディメンジョンにより決定され、電源電圧ＶＤＤに依存しないで決めることができる。
【００８８】
この場合においても、同時駆動されるドットの多寡によってゲート・ソース間容量の放電時間が大きく変動することはなく、放電電流Ｉ0 はＰチャネルＭＯＳトランジスタＴＰ１の働きにより電流制限されるので、Ｔｒ１のゲート・ソース間容量の放電電流を制限した効果として、ＬＥＤ駆動オフ時の電流波形の立ち下がり時間をある程度大きくすることができるようになる。この結果、ＬＥＤ駆動オフ時に発生するノイズ電圧を低減することが可能になる。またＬＥＤ駆動オフ時の電流波形の立ち下がり時間は、ＬＥＤ駆動オン時の電流波形立上がり時間とは独立に設定することができる。
【００８９】
図１４は第４の実施の形態におけるＬＥＤ駆動電流を示すタイムチャートであり、ＬＥＤ駆動がオンされた後、再びオフ状態とされる場合の駆動電流波形を示す実測値を示す。この例では、ＬＥＤヘッドを、その長手方向に４つのブロックに分割して、各ブロック毎のストローブ信号をＨＤ−ＳＴＢ１−ＮからＨＤ−ＳＴＢ４−Ｎまでの４本の信号線としている。上段の波形はＬＥＤヘッドのストローブ信号ＨＤ−ＳＴＢ１−ＮからＨＤ−ＳＴＢ４−Ｎまでの４本の信号線の波形を示し、下段の波形はドライバＩＣ（いまの場合、１個のドライバＩＣにおいて１９２個のＬＥＤ素子の駆動を分担する構成となっている。）の着目しているドット（いまの場合、４つに分割された各ブロックのうちから選んだ任意の１ドット）におけるＬＥＤ駆動電流値の波形であり、それぞれのドットに対応する駆動電流の立ち上がり、立ち下がりの波形を示す。
【００９０】
図より明らかな様に、ＬＥＤ駆動オフ時における電流波形の立ち下がり時間Ｔｆは、図１３に示す従来技術に較べて大きくなっており、これによりＬＥＤ駆動オフ時に発生するノイズ電圧を低減することが可能である。また駆動電流の立上がり時間Ｔｒは、ＬＥＤ駆動オフ時における電流波形の立ち下がり時間Ｔｆに較べて大きく設定されており、図に示されるように、各ブロック間での駆動オン／オフの切り替わり時刻ａ点、ｂ点、ｃ点で隣接する２ブロックが短時間同時に駆動される現象を防止している。
【００９１】
以上のように第４の実施の形態によれば、ＬＥＤ駆動用のＰチャネルＭＯＳトランジスタＴｒ１を駆動するプリバッファ回路（ＰチャネルＭＯＳトランジスタＴＰ１とＮチャネルＭＯＳトランジスタＴＮ１で構成されるインバータ回路）の前段にさらに同様の構成を有するプリバッファ回路を設け、複数段からなるプリバッファ回路をもつ構成とし、複数段のプリバッファ回路のグランド電位を演算増幅器の出力電位とする。
【００９２】
即ち、前段のプリバッファは後段のプリバッファを駆動し、後段のプリバッファはＬＥＤ駆動用トランジスタを駆動する。後段のプリバッファのＮチャネルＭＯＳトランジスタは、ＬＥＤ駆動素子であるＰチャネルＭＯＳトランジスタＴｒ１のゲート・ソース間容量を充電するときの電流制限素子の働きをする。また後段のプリバッファのＰチャネルＭＯＳトランジスタは、ＬＥＤ駆動素子であるＰチャネルＭＯＳトランジスタＴｒ１のゲート・ソース間容量を放電するときの電流制限素子としての働きをする。
【００９３】
そのため、ドライバＩＣの同時駆動ドット数が多くなる場合でも演算増幅器の出力シンク電流の制限を満足できる程度まで充電電流を制限することができるとともに、ＬＥＤ駆動オフ時の電流波形の立ち下がり時間Ｔｆを適切に設定することにより、発生するノイズ電圧を低減することが可能である。
【００９４】
さらに、ＬＥＤ駆動オン時の電流波形の立上がり時間Ｔｒを、Ｔｒ＞Ｔｆに設定することにより、４本のストローブ信号に対応して時分割に駆動される、ＬＥＤヘッド内の隣接するブロック間で発生する短時間の同時駆動現象を防止することが可能である。ＬＥＤヘッド内の隣接するブロック間で発生する短時間の同時駆動現象が発生すると、ＬＥＤヘッドの駆動電流波形に大きなピーク値を生じ、それを搭載するプリンタの電源装置の容量増加、即ち電源装置の大型化およびコストアップになるが、第４の実施の形態ではこうした問題を未然に防止することができる。
【００９５】
上記各実施の形態では、駆動回路として電子写真プリンタにおけるＬＥＤ駆動回路を例にして説明したが、本発明は、サーマルプリンタにおける発熱抵抗体、表示装置における表示素子の列を駆動する回路にも適用可能である。
【００９６】
【発明の効果】
以上詳細に説明したように本発明では、直列接続した２つのＰチャネルＭＯＳトランジスタＭ１、Ｍ２によりＬＥＤを駆動するようにし、一方のＰチャネルＭＯＳトランジスタＭ１でＬＥＤの駆動電流値を決定する定電流源の働きをさせ、他方のＰチャネルＭＯＳトランジスタＭ２でＬＥＤ駆動電流のオン／オフを行うスイッチ素子としての働きをさせるようにしたことにより、駆動電流値を決定するＰチャネルＭＯＳトランジスタＭ１が、同時駆動ドット数の影響を受けないようにしたので、同時に駆動されるドット数の多寡による駆動電流波形の立ち上がり時間の変動という現象は解消される。
【００９７】
また、ＬＥＤを駆動するためのＰチャネルＭＯＳトランジスタＴｒ１とこれを駆動するプリバッファ回路（インバータ回路）とを抵抗Ｒｐを介して接続し、この抵抗ＲｐにＰチャネルＭＯＳトランジスタＴｒ１のゲート・ソース間容量を充電するときの電流制限抵抗の働きをさせるようにしたので、またはＬＥＤを駆動するためのＰチャネルＭＯＳトランジスタＴｒ１を駆動するプリバッファ回路をスイッチ素子と定電流源との組み合わせからなる回路とし、ＬＥＤ駆動開始時におけるＰチャネルＭＯＳトランジスタＴｒ１のゲート・ソース間容量の充電電流を制限する働きをさせるようにしたので、ドライバＩＣの同時駆動ドット数が多くなる場合でも、演算増幅器１００の出力シンク電流の制限を満足できる程度まで充電電流を制限できることが可能になり、ドライバＩＣの同時駆動ドット数の多寡により駆動電流波形の立ち上がり時間が変動する現象を実用上充分な程度まで軽減することができる。
【図面の簡単な説明】
【図１】本発明に係る第１の実施の形態の駆動回路の要部を示す回路図である。
【図２】第１の実施の形態のＬＥＤヘッドの内部構成を示すブロック図である。
【図３】ＰチャネルＭＯＳトランジスタＭ１、Ｍ２の構造を示す説明図である。
【図４】第１の実施の形態におけるＬＥＤ駆動電流を示すタイムチャートである。
【図５】第２の実施の形態の駆動回路を示す回路図である。
【図６】第２の実施の形態におけるＬＥＤ駆動電流を示すタイムチャートである。
【図７】第３の実施の形態の駆動回路を示す回路図である。
【図８】演算増幅回路を示す回路図である。
【図９】ＮチャネルＭＯＳトランジスタの特性を示すグラフである。
【図１０】ＮチャネルＭＯＳトランジスタのゲート長を変えた場合のドレーン電流を示すグラフである。
【図１１】第３の実施の形態におけるＬＥＤ駆動電流を示すタイムチャートである。
【図１２】第４の実施の形態の駆動回路を示す回路図である。
【図１３】電流立ち下がり時間を示すタイムチャートである。
【図１４】第４の実施の形態におけるＬＥＤ駆動電流を示すタイムチャートである。
【図１５】電子写真プリンタにおける制御回路のブロック図である。
【図１６】従来の電子写真プリンタのタイムチャートである。
【図１７】従来のＬＥＤヘッドの構造を示す図である。
【図１８】ＬＥＤヘッドの構成を示す図である。
【図１９】プリバッファ回路とその周辺回路を示す回路図である。
【図２０】ＬＥＤ駆動電流の立ち上がり時間の変動を示すタイムチャートである。
【符号の説明】
２０１  ＬＥＤアレイ
２０８  ＬＥＤ駆動回路
２０９  制御電圧発生回路
Ｍ１、Ｍ２  ＰチャネルＭＯＳトランジスタ
ＴＰ１  ＰチャネルＭＯＳトランジスタ
ＴＮ１  ＮチャネルＭＯＳトランジスタ
ＬＤ１  発光素子
【図１】
0003732345.tif 000003
【図２】
0003732345.tif 000004
【図３】
0003732345.tif 000005
【図４】
0003732345.tif 000006
【図５】
0003732345.tif 000007
【図６】
0003732345.tif 000008
【図７】
0003732345.tif 000009
【図８】
0003732345.tif 000010
【図９】
0003732345.tif 000011
【図１０】
0003732345.tif 000012
【図１１】
0003732345.tif 000013
【図１２】
0003732345.tif 000014
【図１３】
0003732345.tif 000015
【図１４】
0003732345.tif 000016
【図１５】
0003732345.tif 000017
【図１６】
0003732345.tif 000018
【図１７】
0003732345.tif 000019
【図１８】
0003732345.tif 000020
【図１９】
0003732345.tif 000021
【図２０】
0003732345.tif 000022