(57)【特許請求の範囲】
【請求項１】
基板の一方の面に設けられ、検査すべき半導体素子の電極パッドに接触されるプローブと、上記基板の他方の面に設けられ、上記プローブからの電気信号を外部に伝達する外部接続電極と、上記プローブと上記外部接続電極とを上記基板に形成された貫通孔を介して電気的に接続する配線とを有する半導体素子検査装置において、
上記基板に形成された貫通孔における、上記基板の一方面側の開口部又は上記基板の他方面側の開口部のうち、開口面積が小さい開口部は、矩形を組みあわせて、３つ以上の突状部を有する形状であり、上記基板の一方面側及び他方面側の少なくとも一方に、上記突状部のそれぞれを包囲して形成される３つ以上の両面接続用配線部であって、これら両面接続用配線部のそれぞれは、互いに電気的に分離されて、上記配線に接続されることを特徴とする半導体素子検査装置。
【請求項２】
請求項１記載の半導体素子検査装置において、上記開口面積が小さい開口部は、凸型形状、十字型形状又はＨ型形状であることを特徴とする半導体素子検査装置。
【請求項３】
半導体素子を検査する半導体素子検査装置の半導体素子検査基板において、
矩形を組みあわせて、３つ以上の突状部を有する形状の開口部を有する貫通孔が形成された基板と、
上記基板の一方の面に設けられ、検査すべき半導体素子の電極パッドに接触されるプローブと、
上記基板の他方の面に設けられ、上記プローブからの電気信号を外部に伝達する外部接続電極と、
上記基板の一方の面と他方の面とを貫通する貫通孔を介して電気的に接続する配線と、
上記基板の一方面側及び他方面側の少なくとも一方に、上記貫通孔開口部の突状部のそれぞれを包囲して形成され、互いに電気的に分離されて、上記配線に接続される３つ以上の両面接続用配線部と、
を備えることを特徴とする半導体素子検査基板。
【請求項４】
請求項３載の半導体素子検査基板において、上記貫通孔の開口部は、凸型形状、十字型形状又はＨ型形状であることを特徴とする半導体素子検査基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を検査する検査装置に係り、プロービング検査およびバーンイン検査など半導体素子製造工程における半導体素子の電気的特性を効率的に検査する半導体素子検査装置に関する。
【０００２】
【従来の技術】
ＩＣやＬＳＩなどにおける半導体素子の製造工程は、シリコンウエハ表面に集積回路を形成するまでのいわゆる前工程と、このシリコンウエハを個別のチップに分離して樹脂やセラミック等で封止するまでのいわゆる後工程とに大別される。
【０００３】
これらの半導体素子では前工程中の所定の段階において、各回路の電気的特性検査が行われ、チップ単位で良品、不良品の判定が行われる。
【０００４】
電気的特性検査は各回路間の導通の良否を判別するプロービング検査と、１５０℃程度の高温中で熱的、電気的ストレスを回路に付与して不良を加速選別するバーンイン検査と、最終的に高周波を用いて検査を行う選別検査とに大きく分別することができる。
【０００５】
特に、高周波を用いて行われる選別検査では高速デバイスの検査を超高周波を用いて行う高速動作の検査方式が望まれている。
【０００６】
上述した各種の検査方法においては、検査装置と被検ウエハもしくは被検チップおよび外部の検査システムの基本的な接続手段は同様である。
【０００７】
つまり、検査装置には個々に導電性を有する微細なプローブが形成されており、被検ウェハもしくは被検チップ上に数十ないし百数十μｍピッチでパターニングされた、数十ないし百数十μｍ角、厚さ１μｍ程度の個々のアルミニウム合金もしくはその他合金電極パッドに対して、上記プローブが機械的に押圧される。
【０００８】
また、検査装置には外部の検査システムに接続する外部接続電極が形成されており、上記プローブと外部電極とを接続するための配線がプローブから外部電極に到るまで形成されている。検査装置と外部検査システムとの接続は、外部検査システムの電極ピンを検査装置の外部接続電極に機械的に押圧して接触させる手段を用いる。
【０００９】
上述した半導体素子検査装置の一例としては、本発明者等が先に提案している特開平１１−２７４２５１号公報に記載された技術がある。この公報記載の技術は、シリコンをエッチングすることにより、シリコン基板上にプローブ、梁、貫通孔を一体型で形成し、プローブと外部電極とを接続する配線は、プローブから貫通孔を介して外部接続電極に到る配線により接続される。
【００１０】
【発明が解決しようとする課題】
ところで、被検ウエハのパッド数増加に伴い、プローブ数および貫通孔数が増加する傾向にあるが、機械的な手法で貫通孔を形成したのでは、形成可能な数に限界がある。
このため、異方性エッチングを用いて貫通孔が形成されている。
【００１１】
しかしながら、異方性エッチングを用いて単に貫通孔を形成すると、貫通孔の形状は四角錐状となってしまい、この四角錐の頂点付近がシリコン基板一方の面側の開口部となり、開口面積は極小とならざるをえない。
【００１２】
このため、異方性エッチングを用いて形成された貫通孔を介して基板の表裏面に渡る導電配線を形成すると、上記極小開口部分に形成される配線の抵抗値が大となるばかりか、断線の可能性も大となる。
【００１３】
配線の抵抗値の増大及び断線を防止するため、形成した貫通孔に導電体を充満させることも考えられる。
【００１４】
しかしながら、貫通孔に導電体を充満させるためには、製造工程が複雑となり、製造時間が長くなってしまうため、望ましいものではない。
【００１５】
したがって、導電性配線の抵抗値の増大及び断線を抑制する他の手段が望まれている。
【００１６】
本発明の目的は、基板の両面を電気的に導通させるための貫通孔を介して形成される配線の抵抗が小さく、かつ断線を抑制可能な半導体素子検査装置を実現することである。
【００１７】
【課題を解決するための手段】
上記目的を達成するために、本発明は次のように構成される。
（１）基板の一方の面に設けられ、検査すべき半導体素子の電極パッドに接触されるプローブと、上記基板の他方の面に設けられ、上記プローブからの電気信号を外部に伝達する外部接続電極と、上記プローブと上記外部接続電極とを上記基板に形成された貫通孔を介して電気的に接続する配線とを有する半導体素子検査装置において、上記基板に形成された貫通孔における、上記基板の一方面側の開口部又は上記基板の他方面側の開口部のうち、開口面積が小さい開口部は、矩形を組みあわせて、３つ以上の突状部を有する形状であり、上記基板の一方面側及び他方面側の少なくとも一方に、上記突状部のそれぞれを包囲して形成される３つ以上の両面接続用配線部であって、これら両面接続用配線部のそれぞれは、互いに電気的に分離されて、上記配線に接続される。
【００２１】
（２）好ましくは、上記（１）において、上記開口面積が小さい開口部は、凸型形状、十字型形状又はＨ型形状である。
【００２３】
（３）半導体素子を検査する半導体素子検査装置の半導体素子検査基板において、矩形を組みあわせて、３つ以上の突状部を有する形状の開口部を有する貫通孔が形成された基板と、上記基板の一方の面に設けられ、検査すべき半導体素子の電極パッドに接触されるプローブと、上記基板の他方の面に設けられ、上記プローブからの電気信号を外部に伝達する外部接続電極と、上記基板の一方の面と他方の面とを貫通する貫通孔を介して電気的に接続する配線と、上記基板の一方面側及び他方面側の少なくとも一方に、上記貫通孔開口部の突状部のそれぞれを包囲して形成され、互いに電気的に分離されて、上記配線に接続される３つ以上の両面接続用配線部とを備える。
【００２４】
（４）好ましくは、上記（３）において、上記貫通孔の開口部は、凸型形状、十字型形状又はＨ型形状である。
【００２５】
両面接続用配線部の形成により、貫通孔開口部（底部）近辺においての配線の断線を抑制することができ、かつ貫通孔開口部周囲からの配線の接続（引き出し）が容易となり、配線の抵抗値を低減することが可能となる。
【００２６】
したがって、本発明によれば、基板の両面を電気的に導通させるための貫通孔を介して形成される配線の抵抗が小さく、かつ断線を抑制可能な半導体素子検査装置及び半導体検査基板を実現することができる。
【００２７】
また、貫通孔の形状を凸型、十字型、Ｈ型とすれば、貫通孔サイズを小さくでき、かつ半導体素子検査基板のサイズを小さくすることができる。
【００２８】
【発明実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
図１は、本発明が適用される半導体素子検査装置の全体概略断面図である。この検査装置は、プロービング検査工程、バーンイン検査工程及び選別検査工程で用いられる。
【００２９】
図１において、半導体素子検査装置１の、単一のシリコン基板（半導体素子検査基板）１１は、エッチングされ、被検体３に対向する面にプローブ１１１群が形成されている。
【００３０】
プローブ１１１群の各先端には被検体３と外部装置との導通を得るための配線２２１が、ウエハプロセス技術を用いて形成されている。そして、配線２２１は半導体素子検査基板１１に設けられた貫通孔１３を介してプローブ１１１群が形成された面とは反対側の面まで延長して形成され、上記反対側の面に形成された外部接続電極２２２に電気的に接続されている。
【００３１】
半導体素子検査基板１１の外部接続電極２２２が形成された面には第１基板４が接合されている。この第１基板４は、半導体素子検査基板１１の平坦性確保、補強の目的で用いられている。
【００３２】
第１基板４の半導体素子検査基板１１に接合される面の他方面には、エラストマ５が設けられており、このエラストマ５を介して第２基板６が設けられている。この第２基板６は、一般的には、多層の導通配線が展開されたガラスエポキシ多層プリント基板が用いられる。
【００３３】
エラストマ５は、半導体素子検査基板１１のプローブ１１１群を形成した面が被検体３の面に対して、傾斜している場合、その向きを被検体３に倣わせること、および被検体３と半導体素子検査基板１１との押し付け量のばらつきに伴う荷重バラツキを低減させる目的で用いられる。
【００３４】
また、エラストマ５にはヤング率が小さく、ゴム弾性挙動を示すエラストマが用いられる。または、エラストマ５にはコイル状ばねを用いても良い。
【００３５】
第２基板６には導通構造体７が形成され、この導通構造体７は、被検体３と第２基板６とを、半導体素子検査基板１１のプローブ１１１、配線２２１、外部接続電極２２２を介して導通させるために用いられる。
【００３６】
導通構造体７は、例えば、スプリング付きコンタクトプローブ、又は、はんだボールが用いられる。
【００３７】
次に、本発明の第１の実施形態による半導体素子検査装置１の検査基板１１の構成について説明する。
【００３８】
図２は、本発明の第１の実施形態による半導体検査装置１の検査基板１１におけるプローブ１１１を形成した面の平面図である。図３は、図２の底面図である。図４は、図２及び図３のＸ−Ｘ線に沿った断面図である。
【００３９】
図２に示すように、半導体素子検査基板１１は、シリコン基板を加工して、両端支持梁用溝開口部１１２１を形成する。また、図３および図４に示すように、シリコン基板を加工して、両端支持梁用溝１１２２を形成することにより、両端支持梁１１２を形成する。そして、図２及び図４に示すように、両端支持梁１１２の上に凸状のプローブ１１１を形成する。
【００４０】
また、図２〜図４に示すように、シリコン基板を加工して、貫通孔１１３を形成する。さらに、図３及び図４に示すように、配線プロセスにより、シリコン基板のプローブ１１１が形成された面とは反対側の面に外部接続電極２２２を形成する。この外部接続電極２２２の形成と共に、図２〜図４に示すように、外部接続電極２２２と貫通孔１１３とプローブ１１１とを配線２２１により接続する。
【００４１】
また、図２〜図４に示すように、貫通孔底部１１３１（四角錐状の貫通孔の頂点側の開口部）の周囲長より長い周囲長を有する両面接続用配線パターン２２３を、貫通孔１１３の内面側であって、貫通孔底部１１３１との境界部分を含む領域に形成するとともに、シリコン基板のプローブ１１１が形成される面側であって、貫通孔底部１１３１の周囲にも形成する（貫通孔底部１１３１を包囲して形成する）。これにより、シリコン基板の両面の電気的導通が行われる。
【００４２】
つまり、例えば、（１００）シリコン基板の厚みが５００μｍで、四角形状の貫通孔底部の一辺が５０μｍであり、同じく四角形状の貫通孔上部（四角錐状の貫通孔の底辺側の開口部）の一辺が７６０μｍとすると、四角形状の開口部のうち、一辺の長さが２００μｍ以下の領域を形成するシリコン基板の内面の全ての領域に両面接続用配線パターン２２３を形成する。
【００４３】
この内面接続用配線パターン２２３が本発明の第１の実施形態における最も特徴とするところである。
【００４４】
この両面接続用配線パターン２２３と外部接続電極２２２とが配線２２１により接続される。そして、両面接続用配線パターン２２３とプローブ１１１とが配線２２１により接続される。
【００４５】
この両面接続用配線パターン２２３により、貫通孔底部１１３１を介してより広い部分でシリコン基板の両面側の配線２２１と接続することが可能となる。したがって、配線２２１の全体の抵抗値増加を減少することができるとともに、貫通孔底部１１３１近辺における配線２２１の断線を抑制することができる。
【００４６】
次に、図５及び図６を用いて、本発明の第１の実施形態における半導体素子検査装置の検査基板の製造方法について説明する。
【００４７】
図５は本発明の第１の実施形態による半導体素子検査装置における検査基板の製造方法の工程図である。
なお、図５に示したＸＸは、図２及び図３におけるＸ−Ｘ線に沿った断面を示し、図５のＹＹは、図２及び図３におけるＹ−Ｙ線に沿った断面を示す。
【００４８】
図５において、シリコン基板１１をエッチングにより、両端支持梁用開口部１１２１、両端支持梁用溝１１２２、貫通孔１１３のようにエッチング量の異なるパターンを形成する場合には、シリコン基板１１上にマスクを重ねて形成する。そして、それぞれのエッチング量に適合するように、エッチング後、所定のマスクを除去し、さらにエッチングを進行し、各エッチング量に差分を持たせる方法がある。本発明においても、このような方法により、各部のエッチング量に差を持たせることができる。
【００４９】
図５の（イ）に示すように、プローブ１１１を形成したシリコン基板１１上に、第１層マスク８１を形成し、両端支持梁用開口部１１２１を形成し、その上に第２層マスク８２を配置して、両端支持梁用溝１１２２のパターンを形成する。そして、さらに、第２層マスク８２の上に形成された第３層マスク８３によって、貫通孔１３のパターンを形成する。
なお、第１層マスク８１、第２層マスク８２、第３層マスク８３の材料としては、酸化シリコン、窒化シリコン、もしくはポリシリコン等が用いられる。
【００５０】
次に、図５の（ロ）に示すように、貫通孔１１３と両端支持梁用溝１１２２との深さ差分をエッチングして形成する。
【００５１】
続いて、図５の（ハ）に示すように、第３層マスク８３を除去する。
次に、図５の（ニ）に示すように、両端支持梁１１２の厚さ分を残してエッチングし、貫通孔１１３を形成するためのエッチングも行う。
【００５２】
続いて、図５の（ホ）に示すように、第２層マスク８２を除去する。
次に、図５の（ヘ）に示すように、両端支持梁１１２をエッチングにより形成する。
そして、図５の（ト）に示すように、第１層マスク８１を除去する。その後、シリコン基板１１上に絶縁層を作成する。
【００５３】
図５に示した工程によりシリコン基板１１の形状が形成され、これに配線処理等が行われる。
【００５４】
次に、図６を用いて、配線形成プロセスについて説明する。なお、図５と同様に、ＸＸは、図２及び図３におけるＸ−Ｘ線に沿った断面を示し、ＹＹは、図２及び図３におけるＹ−Ｙ線に沿った断面を示す。
【００５５】
まず、図６の（イ）に示すように、スパッタリング、蒸着、ＣＶＤ法等により、金属膜２をシリコン基板１１の両面に形成する。
【００５６】
次に、図６の（ロ）に示すように、フォトリソエッチングにより、配線２２１、外部接続電極２２２および両面接続用配線パターン２２３を形成する。
【００５７】
次に、図６の（ハ）に示すように、配線抵抗の低減、プローブ１１１の寿命強度のため、電解めっき、無電解めっき等でめっき金属膜２２を、配線２２１、外部接続電極２２２及び両面接続用配線パターン２２３に積層する。
【００５８】
次に、図６の（ニ）に示すように、保護膜２３を形成し、被検体等と接触するプローブ１１１及び外部接続電極２２２以外の配線を外部からの不純物、水分の付着から保護する。
以上のようにして本発明における半導体素子検査装置の検査基板が製造される。
【００５９】
本発明の第１の実施形態における特徴は、上述したように、貫通孔底部１１３１に到る貫通孔内面側に両面接続用配線パターン２２３を形成した点である。この両面接続用配線パターン２２３の形成により、貫通孔底部１１３１近辺においての断線を抑制することができ、かつ貫通孔底部１３１周囲からの配線２２１の引き出しが容易となり、配線の抵抗値を低減することが可能となる。
【００６０】
したがって、本発明の第１の実施形態によれば、基板の両面を電気的に導通させるための貫通孔を介して形成される配線の抵抗が小さく、かつ断線を抑制可能な半導体素子検査装置を実現することができる。
【００６１】
さらに、この半導体素子検査装置の半導体素子検査基板を実現することができる。
【００６２】
次に、図７、図８を用いて、本発明の第２の実施形態による半導体素子検査装置１の検査基板１１について説明する。なお、この第２の実施形態は、貫通孔の底部の形状を３つの凸部を有する凸型形状とするものである。この凸型貫通孔は異方性エッチングにより形成される四角錐形状の孔を組みあわせて形成することができる。
【００６３】
図７は、本発明の第２の実施形態による凸型貫通孔を形成した半導体素子検査装置における検査基板１１のプローブを形成した面の平面図である。また、図８は、図７に示した検査基板１１の底面図である。なお、図７及び図８において、図２及び図３と同一符号は、同一部分を示している。
【００６４】
図７に示すように、半導体素子検査基板１１は、シリコン基板に両端支持梁用開口部１１２１を形成し、また、図８に示すように、シリコン基板を加工して、両端支持梁用溝１１２２を形成することにより、両端支持梁１１２を形成する。
【００６５】
そして、図７に示すように、両端支持梁１１２の上に凸状のプローブ１１１を形成する。
【００６６】
さらに、図７及び図８に示すように、シリコン基板を加工して、凸型貫通孔１１４を形成する。そして、配線プロセスにより、外部接続電極２２２を形成すると共に、外部接続電極２２２と凸型貫通孔１１４とプローブ１１１とを配線２２１により接続する。
【００６７】
また、凸型貫通孔１１４における貫通孔底部（シリコン基板のプローブ１１１が形成される面側における凸型貫通孔１１４の開口部）１１４１近辺に両面接続用配線パターン２２３を形成する。この両面接続用配線パターン２２３は、貫通孔底部１１４１の一つの突部に対してこの突部を囲む凹型形状が、凸型貫通孔１１４の内面側と、シリコン基板のプローブ１１１が形成される面側の凸型貫通孔１１４の周囲に形成され、シリコン基板の両面の電気的導通が行われる。
【００６８】
この第２の実施形態による凸型貫通孔１１４が形成された半導体素子検査基板１１の形成プロセスは、貫通孔が凸型形状であることを除外して上記に示した図５および図６と同様である。したがって、その詳細な説明は省略する。
【００６９】
本発明の第２の実施形態における半導体素子検査装置の特徴は、貫通孔の形状を凸型として、両面接続用配線パターン２２３を各矩形部（３つの各突部）に形成した点である。
【００７０】
貫通孔を凸型とすることで、貫通孔１１４の凸状底部の各凸部の周辺に形成された両面接続用配線パターン２２３に、３本の配線２２１を接続して、この配線２２１により、プローブ１１１から外部接続電極２２２までを接続することが可能である。
【００７１】
したがって、この第２の実施形態における半導体素子検査装置によれば、第１の実施形態と同様な効果を得ることができる他、一つの貫通孔から３本の配線２２１を接続することが可能となり、３本の配線についてそれぞれ、貫通孔を形成する場合と比較して、貫通孔サイズを小さくすることができる。
【００７２】
例えば、厚さ５００μｍの（１００）シリコン基板を用いて、異方性エッチングにより、凸型貫通孔１１４を形成する場合、凸型貫通孔底部１１４１を１００μｍ×１５０μｍとしたとき、凸型貫通孔開口部１４２は８８０μｍ×９１０μｍとなる。
【００７３】
四角型貫通孔では配線一本当たり５．７６×１０５μｍ２／本であるのに対し、凸型貫通孔では配線一本当たり２．６７×１０５μｍ２／本となり、貫通孔サイズを小さく形成することが可能である。
【００７４】
これにより、被検ウエハのパッド数増加に対応することが可能となる。
【００７５】
次に、図９、図１０を用いて、本発明の第３の実施形態による十字型貫通孔について説明する。この十字型貫通孔は、上述した凸型貫通孔と同様に、異方性エッチングを用いて形成される四角錐形状の孔を組みあわせて形成することができる。
【００７６】
図９は、本発明の第３の実施形態による十字型貫通孔を形成した半導体素子検査装置の検査基板のプローブを形成した面の平面図である。また、図１０は、図９の底面図である。なお、図９及び図１０において、図２、図３と同一符号は、同一部分を示している。
【００７７】
図９に示すように、半導体素子検査基板１１は、シリコン基板に両端支持梁用溝開口部１１２１を形成し、両端支持梁用溝１１２２を形成することにより、両端支持梁１１２を形成する。
【００７８】
また、両端支持梁１１２の上に凸状のプローブ１１１を形成する。そして、図９及び図１０に示すように、シリコン基板を加工して、十字型貫通孔１１５を形成する。
【００７９】
さらに、図９及び図１０に示すように、配線プロセスにより、外部接続電極２２２を形成すると共に、外部接続電極２２２と十字型貫通孔１１５とプローブ１１１とを配線２２１により接続する。
【００８０】
また、十字型貫通孔１１５の貫通孔底部１１５１に両面接続用配線パターン２２３を形成する。両面接続用配線パターン２２３は、貫通孔底部１１５１の一つの突部に対してこの突部を囲む凹型形状が、十字型貫通孔１１５の内面側と、シリコン基板のプローブ１１１が形成される面側の十字型貫通孔１１５の周囲に形成され、シリコン基板の両面の電気的導通が行われる。
【００８１】
この第３の実施形態による十字型貫通孔１１５を用いた半導体素子検査基板１１の形成プロセスは、貫通孔が十字型形状であることを除外して上記に示した図５および図６と同様である。したがって、その詳細な説明は省略する。
【００８２】
本発明の第３の実施形態における半導体素子検査装置の特徴は、貫通孔の形状を４つの突部を有する十字型として、両面接続用配線パターン２２３を各矩形部（４つの各突部）に形成した点である。十字型貫通孔１１５とすることで、４本の配線２２１をプローブ１１１から外部接続電極２２２まで接続することが可能である。
【００８３】
したがって、この第３の実施形態における半導体素子検査装置によれば、第１の実施形態と同様な効果を得ることができる他、一つの貫通孔から４本の配線２２１を接続することが可能となり、４本の配線についてそれぞれ、貫通孔を形成する場合と比較して、貫通孔サイズを小さくすることができる。
【００８４】
例えば、厚さ５００μｍの（１００）シリコン基板を用いて、異方性エッチングにより、十字型貫通孔１１５を形成する場合、貫通孔底部１１５１を１５０マμｍ×１５０μｍとした場合、貫通孔開口部１１５２は９１０μｍ×９１０μｍとなる。
【００８５】
四角型貫通孔では配線一本当たり５．７６×１０５μｍ２／本であるのに対し、十字型貫通孔では配線一本当たり２．０７×１０５μｍ２／本となり、４本の配線についてそれぞれ、貫通孔を形成する場合と比較して、貫通孔サイズを小さく形成することが可能である。
【００８６】
これにより、被検ウエハのパッド数増加に対応することが可能となる。
【００８７】
次に、図１１、図１２を用いて、本発明の第４の実施形態によるＨ型貫通孔について説明する。このＨ型貫通孔は、上述した凸型貫通孔と同様に、異方性エッチングを用いて形成される四角錐形状の孔を組みあわせて形成することができる。
【００８８】
図１１は、本発明の第４の実施形態によるＨ型貫通孔を形成した半導体素子検査装置の検査基板のプローブを形成した面の平面図である。また、図１２は、図１１の底面図である。なお、図１０及び図１１において、図２、図３と同一符号は、同一部分を示している。
【００８９】
図１１に示すように、半導体素子検査基板１１は、シリコン基板に両端支持梁用溝開口部１１２１を形成し、両端支持梁用溝１１２２を形成することにより、両端支持梁１１２を形成する。
【００９０】
また、両端支持梁１１２の上に凸状のプローブ１１１を形成する。そして、図１１及び図１２に示すように、シリコン基板を加工して、Ｈ型貫通孔１１６を形成する。
【００９１】
さらに、図１１及び図１２に示すように、配線プロセスにより、外部接続電極２２２を形成すると共に、外部接続電極２２２とＨ型貫通孔１１６とプローブ１１１とを配線２２１により接続する。
【００９２】
また、Ｈ型貫通孔１１６のＨ型貫通孔底部１１６１に両面接続用配線パターン２２３を形成する。両面接続用配線パターン２２３は、貫通孔底部１１６１の一つの突部に対してこの突部を囲む凹型形状が、Ｈ型貫通孔１１６の内面側と、シリコン基板のプローブ１１１が形成される面側のＨ型貫通孔１１６の周囲に形成され、シリコン基板の両面の電気的導通が行われる。
【００９３】
この第４の実施形態によるＨ型貫通孔１１６を用いた半導体素子検査基板１１の形成プロセスは、貫通孔がＨ型形状であることを除外して上記に示した図５および図６と同様である。
【００９４】
本発明の第４の実施形態における半導体素子検査装置の特徴は、貫通孔の形状を４つの突部を有するＨ型として、両面接続用配線パターン２２３を各矩形部に形成した点である。Ｈ型貫通孔１１６とすることで、４本の配線２２１をプローブ１１１から外部接続電極２２２まで接続することが可能である。
【００９５】
したがって、この第３の実施形態における半導体素子検査装置によれば、第１の実施形態と同様な効果を得ることができる他、一つの貫通孔から４本の配線２２１を接続することが可能となり、４本の配線についてそれぞれ、貫通孔を形成する場合と比較して、貫通孔サイズを小さくすることができる。
【００９６】
例えば、厚さ５００μｍの（１００）シリコン基板を用いて、異方性エッチングにより、Ｈ型貫通孔１１６を形成する場合、貫通孔底部１１６１を１５０μｍ×１５０μｍとした場合、貫通孔開口部１１６１は９１０μｍ×９１０μｍとなる。
【００９７】
四角型貫通孔では配線一本当たり５．７６×１０５μｍ２／本であるのに対し、Ｈ型貫通孔では配線一本当たり２．０７×１０５μｍ２／本となり、４本の配線についてそれぞれ、貫通孔を形成する場合と比較して、貫通孔サイズを小さく形成することが可能である。
【００９８】
これにより、被検ウエハのパッド数増加に対応することが可能となる。
【００９９】
なお、上述した本発明の実施形態である半導体素子検査装置を用いた半導体素子の製造方法は次の工程を備えている。
【０１００】
すなわち、ウエハ上に多数の素子を形成する素子形成工程と、複数の素子が形成されたウエハをプロービング検査（導通検査）するプロービング検査工程と、複数の素子が形成されたウエハをバーンイン検査（熱負荷検査）するバーンイン検査工程とを備えている。以下、各工程毎にその詳細を説明する。
【０１０１】
素子形成工程は、単結晶Ｓｉインゴットを薄くスライスして表面を鏡面研磨したウエハに対して、製造する素子の仕様毎に多数の単位工程を経て行われる。その詳細については省略するが、一般的な素子形成工程は、ウエハ基板のＰ型、Ｎ型形成工程、素子分離工程、ゲート形成工程、ソース／ドレイン形成工程、配線工程、保護膜形成工程などである。
【０１０２】
ウエハ基板のＰ型、Ｎ型形成工程はウエハ表面にＢ、Ｐを打ち込み、後に拡散により、表面上で引き延ばすものである。素子分離工程は上記の表面にＳｉ酸化膜を形成し、領域選択のための窒化膜パターニングを施し、パターニングされない部分の酸化膜を選択的に成長させることにより、個々を微細素子により分離するものである。
【０１０３】
ゲート形成工程は、上記の各素子間に厚さ数ｎｍのゲート酸化膜を形成し、その上部にポリＳｉをＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により堆積した後、所定寸法に加工し電極を形成するものである。
【０１０４】
ソース／ドレイン工程は、ゲート電極形成後にＰやＢなどの不純物をイオン打ち込みし、活性化アニールによってソース／ドレイン拡散層を形成するものである。
【０１０５】
配線工程はＡｌ配線や層間絶縁膜を積み重ねることにより、上記で分離した各素子を電気的につなぎ合わせる工程である。保護膜形成工程は上記のようにして形成された微細素子への外部からの不純物や水分の進入を阻止したり、後に回路をパッケージする際の機械的ストレスを緩和させるために行う工程であり、回路表面に保護膜を形成する工程である。
【０１０６】
プロービング検査工程は、素子形成工程で形成した各素子の電気信号の導通を検査する工程であり、通常、プローブ装置を用いて各プローブを回路中の電極パッドに一つずつ接触することにより行う。
【０１０７】
バーンイン検査工程は、回路に熱的、電気的ストレスを付与して不良を加速選別する検査工程である。この工程もプロービング検査と同様の方法によって電極パッドに各プローブを接触させる。
【０１０８】
選別検査工程は、回路に高周波信号を印加して、素子形成工程で形成した各素子の性能について検査する工程である。この工程もプロービング検査およびバーンイン検査と同様の方法によって電極パッドに各プローブを接触させる。
【０１０９】
なお、上述した実施形態においては、貫通孔１１３における、基板１１の一方面側の開口部及び他方面側の開口部のうち、開口面積が小さい開口部に接する領域の上記基板の一方面側及び他方面側の両方に、開口面積が小さい開口部を包囲して両面接続用配線部（パターン）２２３を形成するように構成したが、開口面積が小さい開口部に接する領域の基板１１の一方面側及び他方面側の少なくとも一方に、開口面積が小さい開口部を包囲して両面接続用配線部２２３を形成しても本発明の効果を得ることができる。
【０１１０】
【発明の効果】
本発明によれば、基板の両面を電気的に導通させるための貫通孔を介して形成される配線の抵抗が小さく、かつ断線を抑制可能な半導体素子検査装置及びこれに用いられる検査基板を実現することができる。
【０１１１】
つまり、半導体素子検査装置において、両面接続用配線パターンの形成により、貫通孔底部における配線の抵抗値の増加を防止できるとともに、断線を抑制することができる。さらに、貫通孔底部周囲からの配線の引き出しが容易となる。
【０１１２】
また、貫通孔の形状を凸型、十字型、Ｈ型とすることで貫通孔開口部の大きさを小さくでき、被検ウエハのパッド数増加に対応することが可能となる。
【図面の簡単な説明】
【図１】本発明が適用される半導体素子検査装置の全体概略断面図である。
【図２】本発明の第１の実施形態による半導体検査装置の検査基板におけるプローブを形成した面の平面図である。
【図３】図２に示した検査基板の底面図である。
【図４】図２及び図３のＸ−Ｘ線に沿った断面図である。
【図５】本発明の第１の実施形態による半導体素子検査装置における検査基板の製造方法の工程図である。
【図６】本発明の第１の実施形態による半導体素子検査装置における検査基板の配線プロセスを示す図である。
【図７】本発明の第２の実施形態による半導体素子検査装置における検査基板のプローブを形成した面の平面図である。
【図８】図７に示した検査基板の底面図である。
【図９】本発明の第３の実施形態による半導体素子検査装置の検査基板の平面図である。
【図１０】図９に示した検査基板の底面図である。
【図１１】本発明の第４の実施形態による半導体素子検査装置の検査基板の平面図である。
【図１２】図１１に示した検査基板の底面図である。
【符号の説明】
１                半導体素子検査装置
２                金属膜
４                第１基板
５                エラストマ
６                第２基板
７                導通構造体
１１              検査基板
２２              めっき金属膜
２３              保護膜
８１              第１層マスク
８２              第２層マスク
８３              第３層マスク
１１１            プローブ
１１２            両端支持梁
１１３            貫通孔
１１４            凸型貫通孔
１１５            十字型貫通孔
１１６            Ｈ型貫通孔
２２１            配線
２２２            外部接続電極
２２３            両面接続用配線パターン
１１２１          両端支持梁用開口部
１１２２          両端支持梁溝
１１３１          貫通孔底部
１１３２          貫通孔開口部
１１４１          凸型貫通孔底部
１１４２          凸型貫通孔開口部
１１５１          十字型貫通孔底部
１１５２          十字型貫通孔開口部
１１６１          Ｈ型貫通孔底部
１１６２          Ｈ型貫通孔開口部
【図１】
0003784334.tif 000002
【図２】
0003784334.tif 000003
【図３】
0003784334.tif 000004
【図４】
0003784334.tif 000005
【図５】
0003784334.tif 000006
【図６】
0003784334.tif 000007
【図７】
0003784334.tif 000008
【図８】
0003784334.tif 000009
【図９】
0003784334.tif 000010
【図１０】
0003784334.tif 000011
【図１１】
0003784334.tif 000012
【図１２】
0003784334.tif 000013