(57)【特許請求の範囲】
【請求項１】
サーミスタ素体と、
前記サーミスタ素体の両端に形成された第１，第２の外部電極と、
前記サーミスタ素体内において、先端間が所定距離を隔てて対向された第１，第２の内部電極とを備え、第１，第２の内部電極が、それぞれ、第１，第２の外部電極に電気的に接続されており、
サーミスタ素体内に埋設されており、第１及び第２の外部電極の何れにも電気的に接続されていない中間電極をさらに備え、
前記サーミスタ素体内における前記中間電極が設けられた高さ位置と同じ高さ位置には、前記内部電極は配置されておらず、
前記第１，第２の外部電極間の距離をＥ1、前記第１，第２の内部電極の先端間の対向距離をＥ2としたときに、Ｅ1≦Ｅ2とされていることを特徴とする、サーミスタ。
【請求項２】
前記第１の外部電極の先端と、第２の外部電極に接続されている第２の内部電極の先端との間の距離をＥ4、前記第２の外部電極の先端と、前記第１の外部電極に電気的に接続されている第１の内部電極の先端との間の距離をＥ5としたき、Ｅ1＜Ｅ4かつＥ1＜Ｅ5とされていることを特徴とする、請求項１に記載のサーミスタ。
【請求項３】
前記第１，第２の内部電極と中間電極との間のサーミスタ素体層の厚みをＥ6、前記中間電極のサーミスタ素体の端部側の端縁と、該端縁に近いサーミスタ素体の端部との間の距離をＥ7としたときに、Ｅ6＜Ｅ7とされている、請求項１または２に記載のサーミスタ。
【請求項４】
前記中間電極が複数の中間電極部に分割されており、中間電極部間の対向距離をＥ3としたときに、Ｅ3＜Ｅ1とされている、請求項１〜３の何れかに記載のサーミスタ。
【請求項５】
第１，第２の内部電極が、サーミスタ素体内の異なる高さ位置にそれぞれ、複数枚形成されている、請求項１〜４の何れかに記載のサーミスタ。
【請求項６】
複数の中間電極を有し、複数の中間電極がサーミスタ素体内の異なる高さ位置に形成されている、請求項１〜５の何れかに記載のサーミスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、温度の検出、あるいは回路や電子部品の特性の温度による変化を補償するのに用いられるサーミスタに関し、より詳細には、サーミスタ素体内に内部電極を有し、表面実装可能なようにサーミスタ素体両端に外部電極が形成されているサーミスタの改良に関する。
【０００２】
【従来の技術】
特開平４−１３０７０２号公報には、抵抗値のばらつきを低減し得るチップ型サーミスタが開示されている。このチップ型サーミスタを、図１０に示す。チップ型サーミスタ５１は、サーミスタ素体５２内に、内部電極５３，５４を配置した構造を有する。内部電極５３，５４は、互いの先端が距離Ｄ1 を介して隔てられ、対向されている。内部電極５３，５４は、それぞれ、サーミスタ素体５２の両端に形成された外部電極５５，５６に電気的に接続されている。ここでは、内部電極５３，５４間の距離Ｄ1 を一定にし得るので、外部電極５５，５６の精度を考慮せずとも抵抗値のばらつきを低減し得るとされている。
【０００３】
特開平５−２４３００７号公報には、内部電極間の重なり面積のばらつきが生じ難い積層サーミスタが開示されている。この積層サーミスタを図１１に示す。積層サーミスタ６１では、サーミスタ素体６２の両端に外部電極６３，６４が形成されている。また、内部電極６５，６６がサーミスタ素体６２内に形成されており、内部電極６５，６６は、それぞれ、外部電極６３，６４に電気的に接続されている。内部電極６５，６６にサーミスタ素体層を介して重なり合うように、中間電極６７が形成されている。中間電極６７は、外部電極６３，６４に接続されていない。
【０００４】
また、特開平４−２６１００１号公報には、サーミスタの抵抗値を低くし得る構造として、図１２に示すサーミスタが開示されている。このサーミスタ７１では、サーミスタ素体７２内に内部電極７３が埋設されており、サーミスタ素体７２の両端に外部電極７４，７５が形成されている。内部電極７３は、外部電極７４，７５に電気的に接続されていない。
【０００５】
【発明が解決しようとする課題】
特開平４−１３０７０２号公報に記載のチップ型サーミスタ５１では、抵抗値のばらつきを低減し得るものの、内部電極５３，５４がサーミスタ素体５２の端面５２ａ，５２ｂに引き出されて外部電極５５，５６と電気的に接続されている。従って、外部電極５５，５６を例えばメッキにより形成しようとした場合、メッキ液が内部電極５３，５４の端面５２ａ，５２ｂに引き出されている部分からサーミスタ素体５２内に侵入し、特性を劣化させるという問題があった。
【０００６】
また、チップ型サーミスタ５１をプリント回路基板などに実装する際の半田フラックスが、同じく内部電極５３，５４の端面５２ａ，５２ｂに引き出されている部分からサーミスタ素体５２の内部に侵入し、信頼性を劣化させることもあった。また、耐湿性が十分でなく、経時により特性が変化しがちであった。
【０００７】
図１１に示した積層サーミスタ６１においても、内部電極６５，６６がサーミスタ素体６２の端面６２ａ，６２ｂに引き出されているので、チップ型サーミスタ５１と同様の問題があった。
【０００８】
また、外部電極６３，６４間の距離をＥ1 、外部電極６３の先端と、他方の外部電極６４に接続された内部電極６６の先端との間の距離をＥ4 、同様に外部電極６４の先端と他方の内部電極６５の先端との間の距離をＥ5 とすると、Ｅ1 ＞Ｅ4 かつＥ1 ＞Ｅ5 であり、外部電極６３，６４の寸法がばらつくと、Ｅ4 ，Ｅ5 間による抵抗のばらつきが大きくなるという問題があった。
【０００９】
他方、特開平４−２６１００１号公報に記載のサーミスタ７１では、内部電極７３が外部電極７４，７５に電気的に接続されておらず、サーミスタ素体７２内に埋設されている。従って、上記のような問題は生じ難い。しかしながら、マザーのサーミスタ素体からサーミスタ素体７２を切り出すに際しての寸法ばらつきにより、内部電極７３の位置が横方向に変動せざるを得ない。そのため、得られたサーミスタ７１では、抵抗値のばらつきが大きいという問題があった。
【００１０】
本発明の目的は、湿気、メッキ液またはフラックス等のサーミスタ素体内への侵入による特性の劣化が生じ難く、かつサーミスタ素体の寸法や電極の寸法などの影響による抵抗値のばらつきが生じ難い、サーミスタを提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に記載の発明に係るサーミスタは、サーミスタ素体と、前記サーミスタ素体の両端に形成された第１，第２の外部電極と、前記サーミスタ素体内において、先端間が所定距離を隔てて対向された第１，第２の内部電極とを備え、第１，第２の内部電極が、それぞれ、第１，第２の外部電極に電気的に接続されており、サーミスタ素体内に埋設されており、第１及び第２の外部電極の何れにも電気的に接続されていない中間電極をさらに備え、前記サーミスタ素体内における前記中間電極が設けられた高さ位置と同じ高さ位置には、前記内部電極は配置されておらず、前記第１，第２の外部電極間の距離をＥ1、前記第１，第２の内部電極の先端間の対向距離をＥ2としたときに、Ｅ1≦Ｅ2とされていることを特徴とする。
【００１２】
また、本発明の特定的な局面では、請求項２に記載のように、前記第１の外部電極の先端と、第２の外部電極に接続されている第２の内部電極の先端との間の距離をＥ4 、前記第２の外部電極の先端と、前記第１の外部電極に電気的に接続されている第１の内部電極の先端との間の距離をＥ5 としたき、Ｅ1 ＜Ｅ4 かつＥ1 ＜Ｅ5 とされている。
【００１３】
また、本発明の他の特定的な局面によれば、請求項３に記載のように、前記第１，第２の内部電極と中間電極との間のサーミスタ素体層の厚みをＥ6 、前記中間電極のサーミスタ素体の端部側の端縁と、該端縁に近いサーミスタ素体の端部との間の距離をＥ7 としたときに、Ｅ6 ＜Ｅ7 とされている。
【００１４】
さらに、本発明の他の特定的な局面によれば、請求項４に記載のように、前記中間電極が複数の中間電極部に分割されており、中間電極部間の対向距離をＥ3 としたときに、Ｅ3 ＜Ｅ1 とされている。
【００１５】
なお、本発明においては、上記第１，第２の内部電極は、サーミスタ素体内の異なる高さ位置にそれぞれ、複数枚形成されていてもよい。
また、本発明においては、中間電極が複数枚形成されていてもよく、この場合、複数の中間電極はサーミスタ素体内の異なる高さ位置に形成され得る。
【００１６】
【発明の実施の形態】
以下、図面を参照しつつ本発明の非限定的な実施例を挙げることにより、本発明を明らかにする。
【００１７】
（第１の実施例）
図１は、本発明の第１の実施例に係るチップ型サーミスタを示す縦断面図であり、図２はその平面断面図である。
【００１８】
チップ型サーミスタ１は、負の抵抗温度特性を有する負特性サーミスタである。このチップ型サーミスタ１は、直方体状のサーミスタ素体２を用いて構成されている。
【００１９】
サーミスタ素体２は、負の抵抗温度特性を示す半導体サーミスタ材料により構成されている。サーミスタ素体２の両端面２ａ，２ｂを覆うように、さらに端面２ａ，２ｂを結ぶサーミスタ素体２の上面、下面及び両側面に至るように、第１，第２の外部電極３，４がそれぞれ形成されている。
【００２０】
第１の外部電極３及び第２の外部電極４間の距離をＥ1 とする。この距離Ｅ1 は、第１，第２の外部電極間の最も近接している部分の距離をいうものとする。図１では、外部電極３，４のサーミスタ素体２の上面に至っている部分間の距離がＥ1 とされている。
【００２１】
外部電極３，４は、サーミスタ素体２の外表面に導電ペーストを塗布し、焼き付けることにより、あるいは蒸着、メッキ、スパッタリング等の適宜の導電膜形成方法により形成することができる。好ましくは、導電ペーストの塗布、焼き付けにより形成された導電膜の上に、ＳｎやＰｂなどの半田付け性に優れた金属膜がメッキ法により形成されて、外部電極３，４が形成される。
【００２２】
サーミスタ素体２内には、第１，第２の内部電極５，６が形成されている。第１，第２の内部電極５，６は、それぞれ、端面２ａ，２ｂからサーミスタ素体２の内側に向かって延ばされている。本実施例では、内部電極５，６は、サーミスタ素体２内の同一高さ位置の平面内に形成されており、互いの先端が距離Ｅ2 を隔てて対向されている。
【００２３】
内部電極５は、端面２ａに引き出されており、かつ外部電極３に電気的に接続されている。内部電極６は、端面２ｂに引き出されており、外部電極４に電気的に接続されている。
【００２４】
また、内部電極５，６の下方には、厚みＥ6 のサーミスタ素体層を介して部分的に重なり合うように中間電極７が形成されている。本実施例では、中間電極７は、２つに分割されており、中間電極部７ａ，７ｂを有する。中間電極部７ａと、中間電極部７ｂとは、距離Ｅ3 を隔てて配置されている。中間電極部７ａが第１の内部電極５にサーミスタ素体層を介して部分的に重なり合っており、他方、中間電極部７ｂがサーミスタ素体層を介して第２の内部電極６に部分的に重なり合っている。
【００２５】
なお、中間電極７は、サーミスタ素体２内に埋設されており、従って外部電極３，４には電気的に接続されていない。
第１，第２の内部電極５，６及び中間電極７は、Ａｇ−Ｐｄ合金などの適宜の導電性材料で構成し得る。
【００２６】
また、第１，第２の内部電極５，６及び中間電極７を有するサーミスタ素体２については、周知の積層セラミック電子部品の製造技術を用いて得ることができる。
【００２７】
この製造方法の一例を説明する。まず、負の抵抗温度特性を示す半導体セラミック材料に、有機バインダ、分散剤及び表面活性剤を混合し、セラミックスラリーを得、該セラミックスラリーを用い、セラミックグリーンシートを成形する。このセラミックグリーンシートを所定の平面形状を有するように打抜き、しかる後、上面に第１，第２の内部電極５，６を形成するためにＡｇ−Ｐｄペーストを印刷したものを第１のグリーンシートとする。また、上記と同様にして得た他のセラミックグリーンシート上に、中間電極部７ａ，７ｂを形成するために同じくＡｇ−Ｐｄペーストを印刷したものを第２のグリーンシートとする。
【００２８】
上記第１，第２のセラミックグリーンシートを第１のセラミックグリーンシートが上方に位置するように積層し、さらに上下に導電ペーストが印刷されていないセラミックグリーンシートを適宜の枚数積層し、厚み方向にプレスし、積層体を得る。この積層体を焼成し、サーミスタ素体２を得る。
【００２９】
上記サーミスタ素体２の両端面２ａ，２ｂに、Ａｇペーストを塗布し、焼き付け、Ａｇ膜を形成する。しかる後、Ａｇ膜上に、Ｎｉ及びＳｎを順次電解メッキし、外部電極３，４を形成する。
【００３０】
本実施例のチップ型サーミスタ１の特徴は、第１，第２の外部電極３，４間の距離Ｅ1 が、第１，第２の内部電極５，６間の対向距離Ｅ2 以下とされていることにあり、それによって抵抗値のばらつきが低減されると共にメッキ液の侵入、経時による湿気の侵入等による特性の変動が抑制される。この点については、具体的な実験例に基づき後述する。
【００３１】
（第２の実施例）
図３は、本発明の第２の実施例のチップ型サーミスタ１１を示す縦断面図であり、第１の実施例に係るチップ型サーミスタ１について示した図１に相当する図である。第２の実施例のチップ型サーミスタ１１は、第２の内部電極６Ａが、第１の内部電極５と異なる高さ位置に形成されていることを除いては、チップ型サーミスタ１と同様に構成されている。従って、同一部分については、同一の参照番号を付することにより、チップ型サーミスタ１についての説明を援用することとする。
【００３２】
図３に示すように、第２の内部電極６Ａは、中間電極部７ｂの下方において厚みＥ6 のサーミスタ素体層を介して中間電極部７ｂと部分的に対向されている。言い換えれば、第１，第２の内部電極５，６Ａ間の中間高さ位置に、中間電極７を構成している中間電極部７ａ，７ｂが配置されている。
【００３３】
チップ型サーミスタ１１においても、第１，第２の内部電極間の対向距離Ｅ2 を、外部電極３，４間の距離Ｅ1 以上とすることにより、第１の実施例のチップ型サーミスタ１と同様に、抵抗値のばらつきの低減を図りつつ、メッキ液や湿気の侵入等による特性の変動を抑制することができる。
【００３４】
なお、本発明における第１，第２の内部電極間の対向距離Ｅ2 とは、内部電極の先端間の対向距離を示し、従って、例えば図３に示すように、内部電極５の先端と内部電極６Ａの先端との間の水平方向に沿った距離をいうものとする。
【００３５】
（第１，第２の実施例のチップ型サーミスタの評価）
第１，第２の実施例に係るチップ型サーミスタ１，１１の評価を、以下の要領で行った。
【００３６】
サーミスタ素体２としては、Ｍｎ、Ｎｉ、Ｃｏ、Ｆｅなどの複数の遷移金属酸化物からなるサーミスタ材料を用い、サーミスタ素体２の寸法は１．６ｍｍ×０．８ｍｍ×０．８ｍｍとし、第１，第２の外部電極３，４間の距離Ｅ1 ＝０．８ｍｍ、第１，第２の内部電極間の対向距離Ｅ2 ＝１．０ｍｍ、中間電極部７ａ，７ｂ間の距離Ｅ3 ＝０．２ｍｍとし、内部電極及び中間電極の幅Ｗは、何れも０．４ｍｍとした。また、第１，第２の内部電極５，６，６Ａと中間電極７との間のサーミスタ素体層の厚みＥ6 は０．０４０ｍｍとした。外部電極については、Ａｇペーストの塗布・焼き付け後に、Ｎｉ層及びＳｎ層を電解メッキ法により積層形成することにより構成した。
【００３７】
比較のために、図１１に示した従来のチップ型サーミスタ６１を用意した。この場合、第１，第２の実施例のチップ型サーミスタ１，１１と同様のサーミスタ素体及び外部電極を用い、ただし、内部電極６５，６６間の対向距離Ｅ2 は０．２ｍｍとした。
【００３８】
評価方法は、以下の通りである。
▲１▼メッキ前後の初期特性…外部電極３，４の形成に際してのＮｉ及びＳｎの電解メッキの前とメッキ後の抵抗値Ｒ25（２５℃の抵抗値）、そのばらつきＲ3CV 、Ｂ定数Ｂ25/50 、Ｂ定数Ｂ25/50 のばらつきＢ3CV を測定した。結果をメッキ前後の変化率と共に、下記の表１に示す。
【００３９】
▲２▼信頼性評価…ａ）高温放置試験、ｂ）湿中放置試験、ｃ）低温放置試験、ｄ）ヒートサイクル試験及びｅ）湿中通電試験を、それぞれ、上記メッキ前及びメッキ後のサーミスタについて行い、メッキ前後のＲ25を測定した。このＲ25の値と共に、メッキ前後の変化率を下記の表１に示す。
【００４０】
ａ）高温放置試験；サーミスタ素体を１２５℃の温度に１０００時間放置した。
ｂ）湿中放置試験；サーミスタを相対湿度９５％ＲＨ、温度６０℃の恒温室に１０００時間放置した。
【００４１】
ｃ）低温放置試験；−５５℃の恒温室にサーミスタ素体を１０００時間放置した。
ｄ）ヒートサイクル試験；サーミスタ素体を−５５℃の温度に３０分維持し、しかる後１２５℃の温度まで加熱し、１２５℃の温度に３０分放置し、しかる後冷却し、再度−５５℃の温度まで冷却する工程を１サイクルとし、このヒートサイクルを１００回繰り返した。
【００４２】
ｅ）湿中通電試験；相対湿度９５％ＲＨ、温度４０℃においてサーミスタに１ｍＡの電流を１０００時間通電した。
【００４３】
【表１】
0003823484.tif 000002
【００４４】
表１から明らかなように、第１，第２の実施例のチップ型サーミスタでは、メッキ前後の抵抗値の変化率が、比較のために用意したチップ型サーミスタに比べて大幅に小さくなっていることがわかる。
【００４５】
また、信頼性評価においても、比較のために用意したチップ型サーミスタに比べて、第１，第２の実施例のチップ型サーミスタ１，１１は、高温放置試験、湿中放置試験、低温放置試験、ヒートサイクル試験及び湿中通電試験の何れにおいても良好な結果を示すことがわかる。
【００４６】
ＮｉＳｎメッキでは、メッキ液として硫酸溶液が用いられ、他方、Ａｇペーストの塗布・焼き付けにより形成された電極膜がポーラスであるため、メッキ液が浸透し易い。従って、従来のチップ型サーミスタ６１では、このメッキ液のサーミスタ素体６２内への侵入により特性のばらつきや、信頼性評価における特性の劣化が生じているものと思われる。
【００４７】
これに対して、第１，第２の実施例のチップ型サーミスタでは、距離Ｅ2 が距離Ｅ1 以上とされているため、すなわち内部電極の長さが比較的小さいため、そのメッキ液の侵入による特性の劣化が抑制され、抵抗値のばらつき及び信頼性評価における特性の劣化が抑制されているものと思われる。
【００４８】
また、サーミスタ１を得るにあたって、距離Ｅ1 ，距離Ｅ2 を種々変化させ、その他の点は第１の実施例のチップ型サーミスタ１と同様にして種々のサーミスタを作製し、評価した。結果を下記の表２に示す。表２においては、初期値ばらつきＲ3CV は、メッキ前のサーミスタの２５℃における抵抗値のばらつきを示し、メッキによる加工変化ΔＲは、メッキ前後の２５℃における抵抗値の変化を示し、信頼性評価は、上述した第１，第２の実施例のサーミスタにおいて行った信頼性評価における高温放置試験及び湿中通電試験と同様にして行ったものである。
【００４９】
【表２】
0003823484.tif 000003
【００５０】
また、表２の結果から、Ｅ2 −Ｅ1 とサーミスタの抵抗値の初期値のばらつきとの関係を求めた。結果を表３に示す。
【００５１】
【表３】
0003823484.tif 000004
【００５２】
さらに、上述した距離Ｅ3 を第１の実施例において変化させた場合の抵抗値の初期値Ｒ25、そのばらつきＲ3CV 及び信頼性評価結果を表４に示す。
【００５３】
【表４】
0003823484.tif 000005
【００５４】
表２及び表３から明らかなように、Ｅ2 −Ｅ1 を０以上、すなわち、Ｅ1 ≦Ｅ2 とすることにより、抵抗値の初期値のばらつきを５．３％以下と小さくすることができ、かつ信頼性評価においても良好な結果の得られることがわかる。
【００５５】
さらに、表４から明らかなように、中間電極部間の距離Ｅ3 を変化させると、抵抗値のばらつきや信頼性評価における特性の変動をもたらすことなく、抵抗値の初期値Ｒ25を調整し得ることがわかる。すなわち、第１，第２の実施例のチップ型サーミスタ１，１１では、中間電極部７ａ，７ｂ間の距離を調整することにより、抵抗値のばらつきの低減及び信頼性の向上を図りつつ所望の抵抗値のサーミスタを提供し得ることがわかる。
【００５６】
（変形例）
本発明のサーミスタは、図４〜図９に示すように、種々変形し得る。
図４に示すサーミスタ２１では、サーミスタ素体２内に第１，第２の内部電極及び中間電極が、それぞれ、複数形成されている。すなわち、第１の実施例における第１，第２の内部電極５，６が、それぞれ、３枚配置されており、かつ中間電極部７ａ，７ｂからなる中間電極７についても、２層にわたり形成されている。
【００５７】
また、図５は、第２の実施例のチップ型サーミスタ１１の変形例に相当し、ここでは、中間電極部７ａ，７ｂを有する中間電極７が３層にわたり形成されている。
【００５８】
また、図１に示したチップ型サーミスタ１では、中間電極７が、端面２ａ，２ｂを結ぶ方向に分割されて中間電極部７ａ，７ｂが形成されていたが、図６に示すように、端面２ａ，２ｂを結ぶ方向と直交する方法、すなわち側面２ｃ，２ｄを結ぶ方向に中間電極７を分割し、中間電極部７ｃ，７ｄを形成してもよい。この場合には、中間電極部７ｃ，７ｄ間の距離Ｅ3 は、図６に示されているように、側面２ｃ，２ｄに沿う方向における中間電極部７ｃ，７ｄ間の距離をいうものとする。
【００５９】
また、図１〜図６に示した例では、中間電極部７ａ，７ｂは、サーミスタ素体２内において同一平面内に構成されていたが、図７に示すように、中間電極部７ａ，７ｂはサーミスタ素体２内において異なる高さ位置に形成されていてもよい。この場合、中間電極部７ａ，７ｂ間の対向距離Ｅ3 は、図７に示すように水平方向に沿った中間電極部７ａ，７ｂ間の距離をいうものとする。
【００６０】
また、図１〜図７に示した例では、中間電極が、２つの中間電極部７ａ，７ｂに分割されていたが、中間電極は、３以上の中間電極部を有するように分割されていてもよい。また、図８に示すように、第１，第２の内部電極５，６にサーミスタ素体層を介して部分的に重なり合う中間電極として、複数の中間電極部に分割されていない中間電極８を形成してもよい。図８に示すチップ型サーミスタ３１においても、第１，第２の外部電極間の距離をＥ1 、第１，第２の内部電極５，６の先端間の対向距離をＥ2 としたときに、Ｅ1 ≦Ｅ2 とされているので、第１の実施例のチップ型サーミスタ１と同様に、抵抗値のばらつきを抑制することができ、かつメッキ液の侵入や湿気の侵入に起因する特性の劣化を防止することが可能とされている。
【００６１】
また、図９に示すように、複数の中間電極８，８をサーミスタ素体２内に配置してもよい。なお、図９に示す変形例では、第１，第２の内部電極５，６Ａは、異なる高さ位置に形成されている。
【００６２】
（好ましい変形例）
好ましくは、第１の外部電極３の先端と、第２の外部電極４に接続されている第２の内部電極６，６Ａの先端との間の距離をＥ4 、第２の外部電極４の先端と、第１の外部電極３に電気的に接続されている第１の内部電極５の先端との間の距離をＥ5 としたとき、Ｅ1 ＜Ｅ4 かつＥ1 ＜Ｅ5 とされる。このように、Ｅ1 ＜Ｅ4 及びＥ1 ＜Ｅ5 の条件を満たすことにより、第１，第２の内部電極５，６の長さが相対的に短くなり、第１の内部電極５及び第２の外部電極４間並びに第２の内部電極６及び第１の外部電極３間の抵抗値に起因する抵抗値のばらつきを効果的に抑制することができる。
【００６３】
また、好ましくは、第１，第２の内部電極５，６と中間電極７，８との間のサーミスタ素体層の厚みがＥ6 であり、中間電極７，８のサーミスタ素体２の端面２ａもしくは２ｂ側の端縁と該端縁に近いサーミスタ素体の端面２ａもしくは２ｂとの間の距離をＥ7 としたときに、Ｅ6 ＜Ｅ7 とされる。このように、Ｅ6 ＜Ｅ7 とすることにより、中間電極７，８と外部電極３，４との間の抵抗値に起因する抵抗値のばらつきを抑制することができる。
【００６４】
また、中間電極７が複数に分割されて複数の中間電極部７ａ，７ｂが形成されている場合、好ましくは、分割されている中間電極部間の間隔Ｅ3 の合計をＥ3'としたとき、Ｅ3 ＜Ｅ1 ≦Ｅ2 とされ、それによって電位集中が防止でき、許容電流量を大きくすることができる。
【００６５】
【発明の効果】
請求項１に記載の発明によれば、サーミスタ素体の両端に第１，第２の外部電極が形成されており、サーミスタ素体内に第１，第２の外部電極とそれぞれ電気的に接続されており、かつ先端間が所定距離を隔てて対向された第１，第２の内部電極と、第１，第２の外部電極の何れにも電気的に接続されていない中間電極とを備えるサーミスタにおいて、第１，第２の内部電極の先端間の対向距離Ｅ2 が第１，第２の外部電極間の距離Ｅ1 以上とされているので、第１，第２の内部電極の長さが相対的に短く、従って、メッキ液の侵入や湿気の侵入に起因する特性の変動を抑制することができ、かつ抵抗値のばらつきを低減することが可能となる。従って、請求項１に記載の発明によれば、第１，第２の外部電極の少なくとも１つの層をメッキ法により形成した場合であっても、初期抵抗値のばらつきが少ないだけでなく、周囲の環境や経時による特性の劣化の生じ難いサーミスタを提供することが可能となる。
【００６６】
請求項２に記載の発明では、第１の外部電極の先端と第２の外部電極に接続されている第２の内部電極の先端との間の距離をＥ4 、第２の外部電極の先端と、第１の内部電極の先端との間の距離をＥ5 としたときに、Ｅ1 ＜Ｅ4 かつＥ1 ＜Ｅ5 とされているので、第１，第２の内部電極と、相手側の電位に接続される外部電極との間の抵抗に起因する抵抗値のばらつきを抑制することができ、より一層抵抗値のばらつきの少ないサーミスタを提供し得る。
【００６７】
請求項３に記載の発明では、第１，第２の内部電極と中間電極との間のサーミスタ素体層の厚みをＥ6 、中間電極のサーミスタ素体の端部側の端縁と、該端縁に近いサーミスタ素体の端部との間の距離をＥ7 としたときに、Ｅ6 ＜Ｅ7 とされているので、中間電極と外部電極との間の抵抗に起因する抵抗値のばらつきを抑制することができ、より一層抵抗値のばらつきの少ないサーミスタを提供することができる。
【００６８】
請求項４に記載の発明では、複数の中間電極部を有する構成において、中間電極部間の対向距離の合計をＥ3 としたときに、Ｅ3 ＜Ｅ1 とされているので、信頼性が向上し、抵抗ばらつきを小さくすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るチップ型サーミスタを示す縦断面図。
【図２】図１に示したチップ型サーミスタの平面断面図。
【図３】第２の実施例に係るチップ型サーミスタを示す縦断面図。
【図４】第１の実施例のチップ型サーミスタの変形例を示す縦断面図。
【図５】第２の実施例のチップ型サーミスタの変形例を示す縦断面図。
【図６】第１の実施例のチップ型サーミスタの変形例を説明するための平面断面図。
【図７】第２の実施例のチップ型サーミスタの変形例を示す縦断面図。
【図８】第１の実施例のチップ型サーミスタのさらに他の変形例を示す縦断面図。
【図９】第２の実施例のチップ型サーミスタのさらに他の変形例を示す縦断面図。
【図１０】従来の積層サーミスタを示す断面図。
【図１１】従来のチップ型サーミスタの一例を示す縦断面図。
【図１２】従来のチップ型サーミスタの他の例を示す縦断面図。
【符号の説明】
１…チップ型サーミスタ
２…サーミスタ素体
２ａ，２ｂ…端面
３，４…第１，第２の外部電極
５，６…第１，第２の内部電極
６Ａ…第２の内部電極
７ａ，７ｂ…中間電極部
７ｃ，７ｄ…中間電極部
８…中間電極
１１…チップ型サーミスタ
２１…チップ型サーミスタ
【図１】
0003823484.tif 000006
【図２】
0003823484.tif 000007
【図３】
0003823484.tif 000008
【図４】
0003823484.tif 000009
【図５】
0003823484.tif 000010
【図６】
0003823484.tif 000011
【図７】
0003823484.tif 000012
【図８】
0003823484.tif 000013
【図９】
0003823484.tif 000014
【図１０】
0003823484.tif 000015
【図１１】
0003823484.tif 000016
【図１２】
0003823484.tif 000017