(57)【特許請求の範囲】
【請求項１】
基板上に多結晶性の半導体膜を形成する工程と、
上記半導体膜の表面を平坦化する工程と、
上記半導体膜の平坦化された表面上に、電荷阻止層を形成する工程とを含むことを特徴とする光又は放射線検出素子の製造方法。
【請求項２】
上記電荷阻止層上に電極層を形成することを特徴とする請求項１に記載の光又は放射線検出素子の製造方法。
【請求項３】
半導体膜の表面を平坦化する工程において、該半導体膜の表面にセラミック粒子を吹き付けることを特徴とする請求項１または２に記載の光又は放射線検出素子の製造方法。
【請求項４】
半導体膜の表面を平坦化する工程において、該半導体膜の表面を研磨することを特徴とする請求項１または２に記載の光又は放射線検出素子。
【請求項５】
上記半導体膜は、ＣｄＴｅまたはＣｄＺｎＴｅからなることを特徴とする請求項１または２に記載の光又は放射線検出素子の製造方法。
【請求項６】
上記電荷阻止層は、Ｎ型の半導体層であることを特徴とする請求項１から５のいずれか１項に記載の光又は放射線検出素子の製造方法。
【請求項７】
上記Ｎ型の半導体層は、ＣｄＳからなることを特徴とする請求項６に記載の光又は放射線検出素子の製造方法。
【請求項８】
上記基板は、ガラス又はセラミックからなることを特徴とする請求項１から７のいずれか１項に記載の光又は放射線検出素子の製造方法。
【請求項９】
上記多結晶性の半導体膜は、ＭＯＣＶＤ法、近接昇華法、ペースト印刷・焼成法のうちのいずれかの成膜方法によって形成されることを特徴とする請求項１から８のいずれか１項に記載の光又は放射線検出素子の製造方法。
【請求項１０】
格子状に配列する電極配線、該電極配線の各格子点近傍に設けられたスイッチング素子、および該スイッチング素子を介して上記電極配線に接続されている画素電極を含む電荷蓄積容量からなる画素配列層を備えたアクティブマトリクス基板と、
支持基板上に第１の電極層および光導電性を有する半導体膜がこの順に設けられた対向基板と、
上記アクティブマトリクス基板の画素配列層が形成されている側の面と、上記対向基板の半導体膜が形成されている側の面とを対面させて、上記アクティブマトリクス基板の画素電極と上記対向基板の半導体膜とを電気的に接続する導電性接続材と、を備えた二次元画像検出器の製造方法であって、
上記支持基板上に第１の電極層を形成する工程と、
上記第１の電極層上に多結晶性の半導体膜を形成する工程と、
上記半導体膜の表面を平坦化する工程と、
上記半導体膜の平坦化された表面上に、電荷阻止層を形成する工程とを含むことを特徴とする二次元画像検出器の製造方法。
【請求項１１】
上記電荷阻止層上に第２の電極層を形成することを特徴とする請求項１０に記載の二次元画像検出器の製造方法。
【請求項１２】
半導体膜の表面を平坦化する工程において、該半導体膜の表面にセラミック粒子を吹き付けることを特徴とする請求項１０または１１に記載の二次元画像検出器の製造方法。
【請求項１３】
半導体膜の表面を平坦化する工程において、該半導体膜の表面を研磨することを特徴とする請求項１０または１１に記載の二次元画像検出器の製造方法。
【請求項１４】
上記半導体膜は、ＣｄＴｅまたはＣｄＺｎＴｅからなることを特徴とする請求項１０から１３のいずれか１項に記載の二次元画像検出器の製造方法。
【請求項１５】
上記電荷阻止層は、Ｎ型の半導体層であることを特徴とする請求項１０から１４のいずれか１項に記載の二次元画像検出器の製造方法。
【請求項１６】
上記Ｎ型の半導体層は、ＣｄＳからなることを特徴とする請求項１５に記載の光又は検出素子の製造方法。
【請求項１７】
上記支持基板は、ガラス又はセラミックからなることを特徴とする請求項１０から１６のいずれか１項に記載の二次元画像検出器の製造方法。
【請求項１８】
上記多結晶性の半導体膜は、ＭＯＣＶＤ法、近接昇華法、ペースト印刷・焼成法のうちのいずれかの成膜方法によって形成されることを特徴とする請求項１０から１７のいずれか１項に記載の二次元画像検出器の製造方法。
【請求項１９】
請求項１０から１８のいずれか１項に記載の二次元画像検出器の製造方法によって製造される二次元画像検出器であって、光または放射線の検出を行うものであることを特徴とする二次元画像検出器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体膜を用いた、光又は放射線検出素子あるいは二次元画像検出器の製造方法に関するものである。
【０００２】
【従来の技術】
従来から、放射線により画像を検出する放射線二次元画像検出器として、Ｘ線を感知して電荷（電子−正孔）を発生する半導体センサ（光又は放射線検出素子）を二次元状に配置し、これら半導体センサにそれぞれ電気スイッチを設けて、各行毎に電気スイッチを順次オンにして各列毎にこれら半導体センサの電荷を読み出すものが知られている。このような放射線二次元画像検出器については、例えば、特開平６−３４２０９８号公報等に具体的な構造や原理が記載されている。
【０００３】
以下、上記従来の放射線二次元画像検出器の構成と原理について説明する。図６は、上記従来の放射線二次元画像検出器の構造を模式的に示した図である。また図７は、上記放射線二次元画像検出器の１画素当たりの構造を模式的に示す断面図である。
【０００４】
ガラス基板５１上にＸＹマトリクス状の電極配線（ゲート電極５２とデータ電極５３）、薄膜トランジスタ（以降、ＴＦＴと称する。）５４、電荷蓄積容量（Ｃｓ）５５等が形成されたアクティブマトリクス基板と、該アクティブマトリクス基板上のほぼ全面に形成された光導電層（半導体層）５６、誘電体層５７、上部電極５８によって構成されている。
【０００５】
上記光導電層５６には、Ｘ線等の放射線の照射により電荷（電子−正孔）が発生する半導体材料が用いられる。上記文献によれば、この半導体材料として、暗抵抗が高く、Ｘ線照射に対して良好な光導電特性を示すアモルファスセレニウム（ａ−Ｓｅ）が用いられている。該光導電層（ａ−Ｓｅ）５６は、真空蒸着法によって３００〜６００μｍの厚みで形成されている。
【０００６】
また、上記アクティブマトリクス基板には、液晶表示装置を製造する過程で形成されるアクティブマトリクス基板を流用することが可能である。例えば、アクティブマトリクス型液晶表示装置（ＡＭＬＣＤ）に用いられるアクティブマトリクス基板は、アモルファスシリコン（ａ−Ｓｉ）やポリシリコン（ｐ−Ｓｉ）によって形成された薄膜トランジスタ（ＴＦＴ）や、ＸＹマトリクス状の電極、電荷蓄積容量（Ｃｓ）を備えた構造になっているので、若干の設計変更を行うだけで、放射線二次元検出器用のアクティブマトリクス基板として利用することが容易である。
【０００７】
次に、上記のような構造の放射線二次元画像検出器の動作原理について説明する。ａ−Ｓｅ膜等からなる光導電層５６に放射線が照射されると、該光導電層５６内に電荷（電子−正孔）が発生する。図６、および図７に示すように、光導電層５６と電荷蓄積容量（Ｃｓ）５５とは電気的に直列に接続されているので、上部電極５８と電荷蓄積容量電極（Ｃｓ電極）５９間に電圧を印加しておくと、光導電層５６で発生した電荷（電子−正孔）がそれぞれ＋電極側と−電極側に移動し、その結果電荷蓄積容量（Ｃｓ）５５に電荷が蓄積される仕組みになっている。上記電荷蓄積容量（Ｃｓ）５５は、電荷蓄積容量電極（Ｃｓ電極）５９と画素電極６０とを備えている。
【０００８】
上記の作用で、電荷蓄積容量（Ｃｓ）５５に蓄積された電荷は、ゲート電極Ｇ1 、Ｇ2 、Ｇ3 、…、Ｇn の入力信号によってＴＦＴ５４をオープン状態にすることで、データ電極Ｓ1 、Ｓ2 、Ｓ3 、…、Ｓn により外部に取り出すことが可能である。電極配線（ゲート電極５２とデータ電極５３）、ＴＦＴ５４、電荷蓄積容量（Ｃｓ）５５等は、すべてＸＹマトリクス状に設けられているため、ゲート電極Ｇ1 、Ｇ2 、Ｇ3 、…、Ｇn に入力する信号を線順次に走査することで、二次元的にＸ線の画像情報を得ることが可能となる。
【０００９】
なお、上記放射線二次元画像検出器は、使用する光導電層５６がＸ線等の放射線に対する光導電性だけでなく、可視光や赤外光に対しても光導電性を示す場合は、可視光や赤外光の二次元画像検出器としても作用する。
【００１０】
【発明が解決しようとする課題】
上記従来の二次元検出器では、光導電層に用いられるａ−Ｓｅが、蒸着法によってアクティブマトリクス基板上に直接成膜された構造になっている。このような構造の場合、次のような問題が生じる。
【００１１】
（１）仮に、光導電層として、ａ−Ｓｅの代わりに他の半導体材料を使用しようとした場合、アクティブマトリクス基板の耐熱性の問題で使用できる半導体材料が制限される。例えば、ａ−Ｓｅに比べてＸ線に対する感度向上が期待できるＣｄＴｅやＣｄＺｎＴｅの多結晶膜は、大面積成膜に適したＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法、近接昇華法、ペースト印刷・焼成法などで成膜すると、４００℃以上の成膜温度が必要になる。これに対して、一般にアクティブマトリクス基板に形成されているスイッチング素子には、半導体層として約３００℃程度で成膜されたａ−Ｓｉが用いられているため、該ＴＦＴの耐熱温度は約３００℃である。従って、アクティブマトリクス基板上にＣｄＴｅやＣｄＺｎＴｅの多結晶膜を直接成膜することは困難である。
【００１２】
（２）一般に、アクティブマトリクス基板は、半導体の微細加工プロセス（フォトリソグラフィ）を繰り返し用いることによって製造されており、当然ながらプロセスが長くなるほど歩留まりが低下する。上記従来のような構造の場合、アクティブマトリクス基板上に、更に電荷阻止層、光導電層、上部電極などを追加形成している。従って、この追加形成のプロセスで不良が発生すると、トータルでの歩留まりが急激に悪化する。
【００１３】
そこで、上記２点の問題を解決する手段として、アクティブマトリクス基板と、光導電層を含む対向基板（光又は放射線検出素子）とを予め別に形成した後、両基板を導電性接続材で貼り合わせて接続する方法が考えられる。こうすることにより、光導電層である半導体層の成膜温度の制限が緩和されるとともに、良品同士のアクティブマトリクス基板と対向基板とをそれぞれ組み合わせることで、歩留まりの悪化を防ぐことが可能になる。
【００１４】
なお、導電性接続材に、異方導電性材料、または画素毎に独立してパターン配置された導電性材料を用いることで、アクティブマトリクス基板上に多数配置されている画素が、接続面に対して法線方向にのみ導通を得ることができる。これにより、接続面内での隣接画素同士の電気的クロストークを防ぐことができる。
【００１５】
上記異方導電性材料としては、接着剤（バインダー樹脂）に導電粒子を分散させた、いわゆる異方導電性接着剤が適当である。該異方導電性接着剤に用いられる導電粒子としては、Ｎｉ（ニッケル）などの金属粒子、Ｎｉなどの金属にＡｕ（金）メッキを施した金属粒子、カーボン粒子、プラスチック粒子にＡｕ／Ｎｉメッキを施した金属膜被覆プラスチック粒子、ＩＴＯ（Indium Tin Oxide）などの透明導電粒子、Ｎｉ粒子をポリウレタンに混合させた導電粒子複合プラスチック等が使用できる。また、該異方導電性接着剤に用いることができる接着剤は、熱硬化型、光硬化型、または熱可塑型のものである。
【００１６】
また、画素毎に独立してパターン配置された導電性材料としては、フォトリソグラフィ技術により画素電極上のみにパターン配置できる、導電性が付与された感光性樹脂や、スクリーン印刷により画素電極上のみにパターン配置できる導電性接着剤、さらにはハンダバンプなどが使用できる。
【００１７】
ところが、上記のごとく、アクティブマトリクス基板と、光導電性を有する半導体層（光導電層）を含む対向基板（光又は放射線検出素子）とを予め別に形成しておき、その後両基板を導電性接続材で貼り合せて接続する構造の二次元画像検出器を作成する場合、以下のような問題が生じる。
【００１８】
図８は、アクティブマトリクス基板６１と、光導電性を有する半導体層（光導電層）６６を含む対向基板（光又は放射線検出素子）６２とが予め別々に形成された後、両基板が導電性接続材６９により貼り合わされて接続さている構成の二次元画像検出器において、一画素あたりの構造を模式的に示している断面図である。
【００１９】
上記二次元画像検出器において、半導体層６６を含む対向基板（光又は放射線検出素子）６２の構成は、支持基板６３上のほぼ全面に、上部電極６４、必要に応じて第１の電荷阻止層６５、光導電性を有する半導体層６６、必要に応じて第２の電荷阻止層６７、接続電極６８が順に形成されている。
【００２０】
このうち、第１の電荷阻止層６５および第２の電荷阻止層６７は、半導体層６６の暗電流（リーク電流）を低減させる目的のものであるので、必要に応じて設けると良い。また上記接続電極６８は、各画素毎に電荷を収集する目的のものである。
【００２１】
ここで、半導体層６６として、前述のＣｄＴｅやＣｄＺｎＴｅといった多結晶の半導体膜を用いる場合、Ｘ線の吸収効率を考慮すれば、該半導体層６６の膜厚（層厚）を数百μｍに設計する必要がある。ところが、多結晶のＣｄＴｅを数百μｍの厚みで成膜すると、表面にランダムな凹凸が発生することが判明した。この現象は、ＣｄＴｅやＣｄＺｎＴｅの成膜を、ＭＯＣＶＤ法、近接昇華法、ペースト印刷・焼成法の何れの成膜方法を用いたとしても観察されるものである。
【００２２】
以上のように、半導体層６６の表面に凹凸が存在すると、次の（ａ）〜（ｃ）の３点の問題が発生する。
【００２３】
（ａ）半導体層６６と第２の電荷阻止層６７との界面で理想的な接合状態が得られず、充分な電荷阻止効果が得られない。すなわち、半導体層６６と第２の電荷阻止層６７との接合（例えばＰＩＮ接合、ショットキー接合、ＭｌＳ（Metal Insulator Semiconductor ）接合、ヘテロ接合）によって電荷阻止効果を得ようとしても、半導体層６６表面の凹凸面上に第２の電荷阻止層６７を形成する為、半導体層６６の凸部分の頂部などでは第２の電荷阻止層６７が上手く形成されず、その部分でリークが発生し充分な電荷阻止効果を得ることができない。
【００２４】
（ｂ）アクティブマトリクス基板６１と対向基板６２とを貼り合せる際、半導体層６６表面の凹凸に沿って対向基板６２表面の接続電極６８の表面にも凹凸が存在する為、接続電極６８と導電性接続材６９との接触不良が発生しやすい。
【００２５】
例えば、導電性接続材６９として異方導電性接着剤を用いる場合、接続電極６８の凹部分に導電粒子が埋もれてしまうため導電粒子が充分に偏平されず、導通不良や信頼性の劣化が発生し易い。
【００２６】
また、導電性接続材６９として画素毎にパターニングされた導電性材料（例えば感光性樹脂）を用いる場合、接続電極６８と導電性接続材６９との間隙に気泡が巻き込まれやすく、信頼性の劣化が発生しやすい。さらに、この場合導電性接続材６９はパターニングにより画素毎に独立配置される必要があるが、貼り合わせ工程時に接続電極６８表面の凹凸形状の影響で導電性接続材６９のパターン形状にバラツキが発生しやすく、隣接画素同士の導電性接続材６９が互いに接触しやすくなる。
【００２７】
（ｃ）電荷収集の役割を果たす接続電極６８を、半導体層６６上に形成された第２の電荷阻止層６７上、あるいは半導体層６６上（第２の電荷阻止層６７が設けられていない場合）に形成する場合、半導体層６６表面の形状が凸凹であると接続電極６８の微細加工を行うことが困難である。
【００２８】
一方、ＣｄＴｅやＣｄＺｎＴｅの多結晶膜は、二次元画像検出器以外のデバイス、例えば光検出素子の一例である太陽電池にも使用される。松下技報（Matsushita Technical Journal），Vol.44，No.4，pp.477-480，(1998)に、ＣｄＳ／ＣｄＴｅ薄膜太陽電池の作成例が報告されている。
【００２９】
簡単に、上記ＣｄＳ／ＣｄＴｅ薄膜太陽電池の製造工程を説明すれば、ＩＴＯからなる透明電極上にＭＯＣＶＤ法によりＣｄＳ薄膜を形成した後、近接昇華法によって、結晶粒径が約３μｍのＣｄＴｅ多結晶膜を約６μｍの厚みで形成する。更に熱処理によりＣｄＴｅの結晶粒径を約５μｍに成長させた後、ＣｄＴｅ膜上に上部電極としてカーボンなどの導電ペーストを印刷塗布することで太陽電池が完成する。
【００３０】
このとき、ＣｄＴｅ膜の表面には、５μｍ程度の結晶粒の形状を反映して、凹部分と凸部分との高低差が３μｍ（±１．５μｍ）程度の凹凸が存在する場合がある。その上に導電ペーストを印刷すれば、表面の凹凸の影響により印刷不良が発生しやすくなるといった問題が生じる。
【００３１】
本発明は上記のような問題に鑑みてなされたもので、凹凸が存在する半導体膜表面を平坦化することにより、効果的な電荷阻止効果の向上および信頼性の劣化の抑制を実現する光又は放射線検出素子、更にこの光又は放射線検出素子を応用した二次元画像検出器の製造方法を提供することを課題とする。
【００３２】
【課題を解決するための手段】
上記の課題を解決するために、本発明の光又は放射線検出素子の製造方法は、基板上に半導体膜を形成する工程と、上記半導体膜の表面を平坦化する工程と、上記半導体膜上に、電荷阻止層または電極層を形成する工程とを含むことを特徴としている。
【００３３】
上記の方法によれば、基板上に半導体膜を形成し、その後該半導体膜の表面を平坦化してから、該半導体膜上に電荷阻止層または電極層を形成する。従って、該半導体膜上に電荷阻止層または電極層を形成する際、該半導体膜表面には凹凸がほとんど存在せず、平坦な状態となっている。
【００３４】
これにより、半導体膜上に電荷阻止層を形成する場合、半導体膜と電荷阻止層との界面で理想的な接続状態を得ることができる。従って、界面における半導体膜と電荷阻止層とのリークの発生を抑制することができ、効果的な電荷阻止効果を得ることができる。また、半導体膜上に電荷阻止層、または電極層を形成する場合、該半導体膜表面が平坦化されているので、該電荷阻止層または該電極層の微細加工を容易に行うことができる。
【００３５】
本発明の光又は放射線検出素子の製造方法は、上記の課題を解決するために、上記の光又は放射線検出素子の製造方法において、上記電極層は、二次元マトリクス状に複数形成されることを特徴としている。
【００３６】
上記の方法によれば、電極層が二次元マトリクス状に複数形成されている。これにより、二次元画素検出器に用いられる光又は放射線検出素子を製造することができる。
【００３７】
本発明の光又は放射線検出素子の製造方法は、上記の課題を解決するために、上記の光又は放射線検出素子の製造方法において、半導体膜の表面を平坦化する工程において、該半導体膜の表面にセラミック粒子を吹き付けることを特徴としている。
【００３８】
一般的に、ワークとなる基板に対してセラミック粒子を吹き付ける方法は、基板の表面に意図的にランダムな凹凸を形成する目的で使用されている。従って、上記の方法のように、予め表面に凹凸が存在する半導体膜に対してセラミック粒子を吹き付けることで、逆に半導体膜表面の平坦性を向上させることができる。このようにセラミック粒子を吹き付ける方法は非常に簡便であるので、簡単な装置で半導体膜表面の平坦化を実現することができる。
【００３９】
これにより、大面積の基板に形成された半導体膜に対しても、容易にその表面の平坦化を実現することができる。
【００４０】
なお、ここで記されているセラミック粒子とは、固体物質から形成される金属以外の粒子を総称したものである。
【００４１】
本発明の光又は放射線検出素子の製造方法は、上記の課題を解決するために、上記の光又は放射線検出素子の製造方法において、半導体膜の表面を平坦化する工程において、該半導体膜の表面を研磨することを特徴としている。
【００４２】
上記の方法によれば、半導体膜の表面を研磨することにより、該半導体膜の表面の平坦性を向上させる。従って、半導体膜表面に特異的な突起や、巨視的な表面うねりがある場合でも平坦化することができる。また、例えば、化学研磨液を併用したＣＭＰ（Chemical Mechanical Polish）技術を用いれば、研磨時に半導体膜内に与えるストレスを最小限に抑えながら、平坦化処理を行うことができる。
【００４３】
これにより、半導体膜表面の形状にかかわらず、完全に該半導体膜の表面を平坦化することができる。
【００４４】
本発明の光又は放射線検出素子の製造方法は、上記の課題を解決するために、上記の光又は放射線検出素子の製造方法において、上記半導体膜は、ＣｄＴｅまたはＣｄＺｎＴｅからなる多結晶膜であることを特徴としている。
【００４５】
上記の方法によれば、半導体膜が、Ｘ線等の放射線に対して感度が優れているＣｄＴｅまたはＣｄＺｎＴｅからなる多結晶膜により形成されている。
【００４６】
これにより、Ｘ線等の放射線に対する感度の優れた放射線検出素子や、高効率の光検出素子（例えば太陽電池）を提供することができる。
【００４７】
本発明の二次元画像検出器の製造方法は、上記の課題を解決するために、格子状に配列する電極配線、該電極配線の各格子点近傍に設けられたスイッチング素子、および該スイッチング素子を介して上記電極配線に接続されている画素電極を含む電荷蓄積容量からなる画素配列層を備えたアクティブマトリクス基板と、支持基板上に第１の電極層および光導電性を有する半導体膜がこの順に設けられた対向基板と、上記アクティブマトリクス基板の画素配列層、および上記対向基板の半導体膜を対面させて、これら両基板を電気的に接続する導電性接続材とを備えた二次元画像検出器の製造方法であって、上記支持基板上に第１の電極層を形成する工程と、上記第１の電極層上に半導体膜を形成する工程と、上記半導体膜の表面を平坦化する工程と、上記半導体膜上に、電荷阻止層または第２の電極層を形成する工程とを含むことを特徴としている。
【００４８】
上記の方法によれば、画素配列層を備えたアクティブマトリクス基板と、光導電性を有する半導体膜を備えた対向基板とが別々に形成され、その後、これら両基板が導電性接続材により電気的に接続される。該対向基板は、支持基板上に第１の電極層、半導体膜がこの順に形成され、その後、該半導体膜の表面が平坦化されてから、該半導体膜上に電荷阻止層または第２の電極層が形成されて完成する。従って、該半導体膜上に電荷阻止層または第２の電極層を形成する際、該半導体膜表面には凹凸がほとんど存在せず、平坦な状態となっている。
【００４９】
これにより、半導体膜上に電荷阻止層を形成する場合、半導体膜と電荷阻止層との界面で理想的な接続状態を得ることができるので、界面における半導体膜と電荷阻止層とのリークの発生を抑制することができ、効果的な電荷阻止効果を得ることができる。また、半導体膜上に電荷阻止層、または電荷収集の役割を果たす第２の電極層を形成する場合、該半導体膜表面が平坦化されているので、該電荷阻止層、または該第２の電極層の微細加工を容易に行うことができる。
【００５０】
本発明の二次元画像検出器の製造方法は、上記の課題を解決するために、上記の二次元画像検出器の製造方法における、半導体膜の表面を平坦化する工程において、該半導体膜の表面にセラミック粒子を吹き付けることを特徴としている。
【００５１】
一般的に、ワークとなる基板に対してセラミック粒子を吹き付ける方法は、基板の表面に意図的にランダムな凹凸を形成する目的で使用されている。従って、上記の方法のように、表面に凹凸が存在する半導体膜にセラミック粒子を吹き付けることで、逆に半導体膜の平坦性を向上させることができる。このようにセラミック粒子を吹き付ける方法は非常に簡便であるので、簡単な装置で、二次元画像検出器を構成している半導体膜の表面の平坦化を実現することができる。
【００５２】
これにより、二次元画像検出器における半導体膜が、大面積の支持基板上に形成される場合であっても、容易にその表面を平坦化することができる。
【００５３】
なお、ここで記されているセラミック粒子とは、固体物質から形成される金属以外の粒子を総称したものである。
【００５４】
本発明の二次元画像検出器の製造方法は、上記の課題を解決するために、上記の二次元画像検出器の製造方法における、半導体膜の表面を平坦化する工程において、該半導体膜の表面を研磨することを特徴としている。
【００５５】
上記の方法によれば、半導体膜の表面を研磨することにより、該半導体膜の表面の平坦性を向上させる。従って、半導体膜表面に特異的な突起や、巨視的な表面うねりがある場合でも、平坦化することができる。また、例えば、化学研磨液を併用したＣＭＰ（Chemical Mechanical Polish）技術を用いれば、研磨時に半導体膜内に与えるストレスを最小限に抑えながら、半導体膜に対して平坦化処理を施すことができる。
【００５６】
これにより、二次元画像検出器を構成している半導体膜表面の形状にかかわらず、完全に該半導体膜の表面を平坦化することができる。
【００５７】
本発明の二次元画像検出器の製造方法は、上記の課題を解決するために、上記の二次元画像検出器の製造方法において、上記半導体膜は、ＣｄＴｅまたはＣｄＺｎＴｅからなる多結晶膜であることを特徴としている。
【００５８】
上記の方法によれば、二次元画像検出器を構成している半導体膜が、Ｘ線等の放射線に対して感度が優れているＣｄＴｅまたはＣｄＺｎＴｅからなる多結晶膜により形成されている。
【００５９】
これにより、Ｘ線等の放射線に対する感度の優れた二次元画像検出器を提供することができる。
【００６０】
【発明の実施の形態】
〔実施の形態１〕
本発明の第１の実施の形態について、図１ないし図４に基づいて説明すれば、以下のとおりである。
【００６１】
図１は、本実施の形態に係る二次元画像検出器の製造方法によって製造される二次元画像検出器の構成を示す断面図である。ただし、外部に付加すべき駆動回路、データ読み出し回路などは省略されている。
【００６２】
二次元画像検出器の全体の面積は、およそ４０ｃｍ×５０ｃｍであり、１５０μｍピッチで画素がマトリクス状に配列されたものである。アクティブマトリクス基板１上には、後述する電荷蓄積容量を構成している画素電極３、スイッチング素子である薄膜トランジスタ（以降、ＴＦＴと称する。）４、マトリクス状に配された電極配線（図示せず）などが形成されている。
【００６３】
また対向基板２には、上部電極（図示せず）、必要に応じて設けられる第１の電荷阻止層（図示せず）、光導電性を有する半導体層（半導体膜）（図示せず）、必要に応じて設けられる第２の電荷阻止層（図示せず）、接続電極５などが形成されている。
【００６４】
本実施の形態に係る二次元画像検出器は、上記アクティブマトリクス基板１と上記対向基板２とが、画素毎にパターン配置された導電性接続材６で電気的および機械的に接続されることにより構成されている。
【００６５】
図２は、上記二次元画像検出器における単位画素当りの構成を示す断面図である。以下、図２を用いて、アクティブマトリクス基板１および対向基板２の構成についてそれぞれ詳細に説明する。
【００６６】
本実施の形態におけるアクティブマトリクス基板１は、液晶表示装置を製造する過程で形成されるアクティブマトリクス基板と同じプロセスで形成することが可能である。ガラス基板７上にＸＹマトリクス状の電極配線（ゲート電極８とデータ電極９）、ＴＦＴ４、電荷蓄積容量（Ｃｓ）１０等が形成されている。
【００６７】
ガラス基板７には、無アルカリガラス基板（例えばコーニング社製♯７０５９や♯１７３７）を用い、その上にＴａ（タンタル）、Ａｌ（アルミニウム）、Ｍｏ（モリブテン）等の金属膜からなるゲート電極８を形成する。ゲート電極８は、上記金属膜をスパッタ蒸着で約４０００Åの厚さに成膜した後、所望の形状にパターニングすることにより形成される。この時同時に、電荷蓄積容量（Ｃｓ）１０を構成している電荷蓄積容量電極（Ｃｓ電極）１１も形成しておく。
【００６８】
次にＳｉＮｘ（窒化シリコン）やＳｉＯｘ（酸化シリコン）をＣＶＤ（Chemical Vapor Deposition ）法で厚さ約３５００Åに成膜して、絶縁層１２を形成する。該絶縁膜１２は、ゲート絶縁膜および電荷蓄積容量（Ｃｓ）１０の誘電体として作用する。なお、該絶縁膜１２には、ＳｉＮｘやＳｉＯｘだけでなく、ゲート電極８および電荷蓄積容量電極（Ｃｓ電極）１１を陽極酸化した陽極酸化膜が併用される場合もある。
【００６９】
次に、ＴＦＴ４のチャネル部となるａ−Ｓｉ膜（ｉ層）１３と、データ電極９および後述するドレイン電極と上記ａ−Ｓｉ膜（ｉ層）１３とのコンタクトを図るａ−Ｓｉ膜（ｎ+ 層）１４とを、ＣＶＤ法で各々約１０００Å厚、約４００Å厚に成膜した後、所望の形状にパターニングして形成する。
【００７０】
次に、Ｔａ、Ａｌ、Ｔｉ（チタン）等の金属膜からなるデータ電極９とドレイン電極としても兼用される画素電極３とが形成される。上記データ電極９および画素電極３は、上記金属膜をスパッタ蒸着で約４０００Å厚に成膜した後、所望の形状にパターニングされて形成される。なお、画素電極３とドレイン電極とを別々に形成しても良く、画素電極３にＩＴＯ（Indiumu Tin Oxide ）などの透明電極を使用することも可能である。
【００７１】
更にその後、画素電極３の開口部以外の領域を絶縁保護する目的で絶縁保護膜１５を形成する。該絶縁保護膜１５は、ＳｉＮｘやＳｉＯｘの絶縁膜をＣＶＤ法で約６０００Å厚に成膜した後、所望の形状にパターニングすることにより形成される。また、該絶縁保護膜１５には、無機膜の他にアクリルやポリイミド等の有機膜を使用することも可能である。
【００７２】
以上のように、アクティブマトリクス基板１が形成される。なお、ここでは、ＴＦＴ４として、アモルファスシリコン（ａ−Ｓｉ）を用いた逆スタガ構造のＴＦＴ素子を用いたが、これに限定されるものではなく、ポリシリコン（ｐ−Ｓｉ）を用いても良いし、スタガ構造にしても良い。
【００７３】
一方、対向基板２は、支持基板（基板）１６として、Ｘ線に対して透過性を有するガラス、セラミック等の基板が用いられる。ここでは、Ｘ線と可視光との両方に対して透過性の優れた、厚み０．７〜１．１ｍｍのガラス基板が用いられている。このようなガラス基板であれば、４０〜１００ｋｅＶのＸ線をほとんど透過することができる。
【００７４】
次に、該支持基板１６の一方側の面のほぼ全体に、ＩＴＯ、Ａｕ（金）等の導電膜からなる上部電極（第１の電極層）１７が形成される。但し、可視光により画像を検出する二次元画像検出器とする場合は、上記上部電極１７には、可視光に対して透過性を有するＩＴＯ電極を用いる必要がある。
【００７５】
次に、上記上部電極１７上のほぼ全面に、第１の電荷阻止層１８として、例えばＺｎＴｅなどからなるｐ型の半導体層が形成される。さらにその上に、光導電性を有するｉ型の半導体により半導体層１９が形成される。この光導電性を有する半導体層１９は、ＣｄＴｅやＣｄＺｎＴｅの多結晶膜をＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）法を用いて約数百μｍの厚みで形成することにより形成される。なお、ＣｄＴｅやＣｄＺｎＴｅの多結晶膜の成膜方法としては、ＭＯＣＶＤ法の他に、近接昇華法、ペースト印刷・焼成法などを用いることができる。
【００７６】
この時、上記半導体層１９の表面には、ランダムな凹凸が発生する。そこで、次に半導体層１９表面の凹凸の平坦化処理を行う。この平坦化処理の方法については、後で詳細に説明する。
【００７７】
その後、第２の電荷阻止層（電荷阻止層）２０として、例えばＣｄＳなどからなるｎ型の半導体層を形成した後、ＩＴＯ、Ａｕ、Ｐｔ（白金）などからなる接続電極（電極層、第２の電極層）５を形成する。このとき、第２の電荷阻止層２０と接続電極５とは、隣接画素間のリークを防ぐために、画素単位で独立するようにパターン形成される。該接続電極５は、各画素毎に電荷を収集する目的で形成されているものである。なお、対向基板２における２１は絶縁保護膜である。
【００７８】
上記のような構造の対向基板２は、第１の電荷阻止層（ｐ型の半導体層）１８と第２の電荷阻止層（ｎ型の半導体層）２０とに、光導電性を有するｉ型の半導体層１９が挟まれた構造、すなわちＰｌＮ接合型の阻止型フォトダイオード構造を有している。従って、Ｘ線が照射されない時の暗電流が低減され、Ｓ／Ｎ比（Ｘ線に対する感度）の優れたセンサ特性を示すことができる。
【００７９】
なお、第１の電荷阻止層１８や第２の電荷阻止層２０の存在の是非、あるいは材料や構造は限定されるものではなく、必要に応じて種々の材料や組み合わせが可能である。例えば、ＰｌＮ接合の他にも、ショットキー接合、ＭｌＳ（Metal Insulator Semiconductor ）接合などが可能である。さらに、要求される特性に応じて、第１の電荷阻止層１８または第２の電荷阻止層２０の一方、あるいは両者を省略することも可能である。
【００８０】
そして上述のプロセスで製造されたアクティブマトリクス基板１または対向基板２の一方に、画素単位毎に独立するように導電性接続材６がパターン形成される。該導電性接続材６は、感光性樹脂に導電性顔料が分散された樹脂材料を用いることで、フォトグラフィ技術によってパターン形成が可能となる。
【００８１】
そして、両基板１，２を貼り合わせて熱圧着処理を施して、該両基板１，２を電気的および機械的に接続することにより、二次元画像検出器が完成する。両基板１，２を接続する導電性接続材６には、上述の感光性樹脂の他に、スクリーン印刷によってパターン配置できる導電性接着剤、さらにはハンダバンプなどを使用することができる。
【００８２】
また、上記導電性接続材６として、接着剤（バインダー樹脂）に導電粒子を分散させた、いわゆる異方導電性接着剤を使用することも可能である。異方導電性接着剤の場合は、それ自身が導電性の異方性を有している。従って、画素単位毎にパターン形成しなくても、隣接画素間の絶縁性を保ちながら、アクティブマトリクス基板１の画素電極３と対向基板２の接続電極５との導通を得ることが可能である。
【００８３】
以上のようにして得られた二次元画像検出器は、格子状に配された電極配線（ゲート電極８およびデータ電極９）、各格子点毎に設けられた複数のＴＦＴ４、および該ＴＦＴ４とそれぞれ接続された複数の画素電極３が具備されたアクティブマトリクス基板１と、光導電性を有する半導体層１９がほぼ全面に具備された対向基板２とが、電気的および機械的に接続されて構成されている。
【００８４】
従って、アクティブマトリクス基板１の耐熱温度以上の成膜温度が要求される半導体材料であっても、アクティブマトリクス基板１上に直接成膜しないので、容易に二次元画像検出器の半導体層１９として使用することが可能になる。
【００８５】
この結果、ＭＯＣＶＤ法、近接昇華法、ペースト印刷・焼成法などの成膜手段により、４００℃以上の成膜温度で成膜された多結晶性のＣｄＴｅやＣｄＺｎＴｅを、半導体層１９の材料として用いることができる。これにより、半導体層１９としてａ−Ｓｅを用いた二次元画像検出器に比べてＸ線に対する感度が向上し、動画に対応する画像データ、すなわち３３ｍｓｅｃ／ｆｒａｍｅのレートで画像データを得ることが可能となる。
【００８６】
次に、上述した二次元画像検出器の対向基板２に具備されている半導体層１９表面の平坦化方法について詳細に説明する。
【００８７】
上述のようにＣｄＴｅ、ＣｄＺｎＴｅからなる多結晶性の半導体層１９は、ＭＯＣＶＤ法、近接昇華法、ペースト印刷・焼成法などによって成膜することが可能である。しかし、該半導体層１９を数百μｍの厚みになるよう成膜すると、膜表面全体に凹凸が無数に発生するといった現象が見られる。
【００８８】
例えば、図３は、ＭＯＣＶＤ法によって成膜されたＣｄＴｅ多結晶膜表面の凹凸を示す写真である。粒径数μｍのＣｄＴｅ結晶粒が、膜表面にランダムに存在している様子が確認される。この現象は、ＭＯＣＶＤ法に限らず、近接昇華法やペースト焼成法によってＣｄＴｅやＣｄＺｎＴｅの成膜を行った場合でも、同様に観察されるものである。
【００８９】
そこで本実施の形態では、図４に示すように、成膜後の半導体層１９表面にセラミック粒子（砥粒）２３を吹き付けることによって表面の平坦化を試みた。図に示すように、半導体層１９が略全面に形成された対向基板２に対し、砥粒吐出ノズル２２を用いてセラミック粒子２３が吹き付けられる。砥粒吐出ノズル２２は、セラミック粒子２３を噴射しながら、一定の周期でＸ方向に高速往復移動を繰り返している。さらに、図のように対向基板２をＹ方向に移動させることで、半導体層１９全表面の平坦化処理を行うことができる。
【００９０】
以上のような、半導体層１９の表面の平坦化方法は、単に半導体層１９の表面にセラミック粒子を吹き付けるだけであるため非常に簡便で、半導体層１９が大面積基板上に形成された場合でも、適用することができるというメリットを有する。
【００９１】
なお、ここで記されている「セラミック粒子２３」とは、固体物質から形成される金属以外の粒子を総称したものを指し、Ａｌ2 Ｏ3 以外にも、ＳｉＣ、Ｂ4 Ｃ、ＢＮ、ダイヤモンドなど各種の研磨粒子を用いる事が可能である。また各種研磨粒子をブレンドしたものを用いることも可能である。さらに、水などの溶液中にセラミック粒子２３を分散させた状態で、ワークに吹き付けることも可能である。
【００９２】
また、半導体層１９の表面に特異的な突起や、巨視的な表面うねりが存在する場合は、予め別の研磨方法で粗削りを行った後、上述した平坦化方法を用いて、半導体層１９表面の平坦化を行うことも可能である。
【００９３】
なお、半導体層１９の平坦化方法としては、上述のようにセラミック粒子２３を半導体層１９表面に吹き付ける方法以外にも、従来の一般的な研磨方法を用いることもできる。すなわち、砥石またはラッピングシート、砥粒が分散された研磨液、またはランダムな突起を有する布性のシートなどを用いて、半導体層１９表面を研磨することも可能である。この従来の研磨方法を用いれば、半導体層１９表面に特異的な突起や巨視的な表面うねりがある場合でも、完全に平坦化することが可能になる。
【００９４】
また、化学研磨液を併用したＣＭＰ（Chemical Mechanical Polish）技術を用いれば、半導体層１９内に与えるストレスを最小限に抑えつつ、表面の平坦化を行うことも可能となり、さらに究極には、半導体ウエハレベル並みの平坦化も可能となる。
【００９５】
以下、上述の二次元画像検出器における半導体層１９表面の平坦化処理による、３つの効果について説明する。
【００９６】
第１に、半導体層１９の表面平坦化処理工程を導入することで、対向基板２内の半導体層１９と第２の電荷阻止層２０との界面でリークが発生しにくくなる。従来は、半導体層１９表面の凹凸の影響で、数ｎＡ／ｍｍ2 のリーク電流が発生する場合があったが、半導体層１９の表面平坦化処理工程の導入により表面が平坦化されるので、リーク電流を安定して数十ｐＡ／ｍｍ2 のレベルに低減でき、センサ特性のＳ／Ｎ比および信頼性を飛躍的に向上させることが可能となる。
【００９７】
第２に、アクティブマトリクス基板１と対向基板２とを導電性接続材６で貼り合わせる工程で、導電性接続材６として画素毎にパターン配置された導電性材料（例えば感光性樹脂）を用いる場合、接続電極５と導電性接続材６との間隙に気泡が巻き込まれにくくなる。この結果、接続不良および、信頼性の劣化を抑制することができる。さらに、各画素毎に設けられる導電性接続材６のパターン形状にバラツキが発生せず、隣接画素同士の導電性接続材６の接触を防ぐことができる。また、接続電極５の平坦性が良いため、導電性接続材６として異方導電性接着剤を用いた場合にも、同様の効果を奏する。
【００９８】
第３に、電荷収集の役割を果たす電極層である接続電極５や、半導体層１９上の第２の電荷阻止層２０を画素単位に独立するようパターン形成する場合、該半導体層１９が平坦であるので、接続電極５や電荷阻止層２０も平坦となる。従って、該接続電極５上に微細加工を容易に行うことができる。
【００９９】
以上のように、上述した半導体層１９の表面平坦化処理を二次元画像検出器の製造工程に導入することで、二次元画像検出器の性能や信頼性を向上させることが可能となる。
【０１００】
〔実施の形態２〕
本発明の第２の実施の形態について、図５に基づいて説明すれば以下のとおりである。なお、前記した実施の形態１で説明した構成と同様の機能を有する構成については同一の番号を付記し、その説明を省略する。
【０１０１】
実施の形態１で説明した半導体層１９の平坦化処理方法は、二次元画像検出器の製造に限らず他のデバイスの製造方法にも有効に適用することが出来る。その一例として、上記半導体層１９の平坦化処理方法を太陽電池の製造に応用した例について説明する。図５は、ＣｄＳ／ＣｄＴｅ接合を用いた太陽電池の構成を示す断面図であり、これを参考に太陽電池の製造プロセスを説明する。
【０１０２】
先ずガラス基板（例えばコーニング社製♯１７３７）（基板）３１上に透明電極３２であるＩＴＯやＳｎＯ2 を形成する。その後、該透明電極３２上にＭＯＣＶＤ法によってＣｄＳ薄膜３３を約数μｍの厚みで形成する。更にその上に近接昇華法を用いてＣｄＴｅ膜（半導体膜）３４を厚み約十μｍで形成する。その後、ＣｄＣｌ2 水溶液を塗布して熱処理を施すことで、ＣｄＴｅ結晶が約数μｍの粒径に成長する。
【０１０３】
この時のＣｄＴｅ膜３４表面には、ＣｄＴｅ結晶粒の影響を受けて粒径の大きさ程度の凹凸が生じる事がある。そこで、成膜後のＣｄＴｅ膜３４表面に対して、平坦化処理を施す。平坦化処理の基本的な方法は、実施の形態１で示した方法と同様である。すなわち、ＣｄＴｅ膜３４表面にセラミック粒子を吹き付けることにより、ＣｄＴｅ膜３４の表面を平坦化する。
【０１０４】
これにより、ＣｄＴｅ膜３４表面の凹凸が低減されて、平坦性が増すことが確認された。ただし、このようにセラミック粒子を吹き付けることによって、ＣｄＴｅ膜３４の平均膜厚が減少するので、この減少分を成膜時に予め考慮しておく必要がある。
【０１０５】
その後、ＣｄＴｅ膜３４表面に、カーボンペーストをスクリーン印刷及び焼成することにより、Ｃ電極（電極層）３５が形成される。さらに、ＣｄＴｅ膜３４およびＣ電極３５の表面に、Ａｇペーストをスクリーン印刷及び焼成することにより、Ａｇ電極（電極層）３６が形成される。これら、Ｃ電極３５およびＡｇ電極３６は、上部電極として作用する。
【０１０６】
以上のようにして、太陽電池の基本構造が完成する。従って、ＣｄＴｅ膜３４内の多結晶粒径を数μｍ程度に保ったまま、ＣｄＴｅ膜３４表面の平坦化が可能となる。このため、ＣｄＴｅ膜３４表面にペースト印刷などで、上部電極であるＣ電極３５およびＡｇ電極３６を形成しても、ＣｄＴｅ膜３４表面の凹凸に起因する印刷不良の発生を減らすことが可能になる。
【０１０７】
また、上述した平坦化方法は大面積の半導体膜に対しても適しているため、大面積のガラス基板上に太陽電池を形成する場合にも問題なく適応できる。ただし、ＣｄＴｅ膜３４の平坦化処理方法はこれに限定されるわけではなく、実施の形態１と同様に従来の研磨方法を用いることも当然可能である。
【０１０８】
ところで、本発明に係る光又は放射線検出素子や二次元画像検出器の製造方法は、実施の形態１および２で説明したデバイスに限定して用いられるものではなく、半導体膜を用いた他の光又は放射線検出素子や二次元画像検出器の製造方法にも適用できることは言うまでもない。例えば、赤外線センサの製造プロセスなどにも適用可能である。
【０１０９】
適用可能な半導体膜の材料としても、上述してきたＣｄＴｅやＣｄＺｎＴｅに限定されるものではなく、II−VI族化合物半導体、III −Ｖ族化合物半導体、ＩＶ族半導体などに広く適用でき、その中でも特に多結晶性の半導体膜表面の凹凸の平坦化が必要とされる際に極めて有効である。
【０１１０】
【発明の効果】
以上のように、本発明の光又は放射線検出素子の製造方法は、基板上に半導体膜を形成する工程と、上記半導体膜の表面を平坦化する工程と、上記半導体膜上に、電荷阻止層または電極層を形成する工程とを含む方法である。
【０１１１】
これにより、半導体膜上に電荷阻止層を形成する場合、半導体膜と電荷阻止層との界面で理想的な接続状態を得ることができる。従って、界面における半導体膜と電荷阻止層とのリークの発生を抑制することができ、効果的な電荷阻止効果を得ることができるという効果を奏する。また、半導体膜上に電荷阻止層、または電極層を形成する場合、該半導体膜表面が平坦化されているので、該電荷阻止層、または該電極層の微細加工を容易に行うことができるという効果を奏する。
【０１１２】
本発明の光又は放射線検出素子の製造方法は、上記電極層が、二次元マトリクス状に複数形成される方法である。
【０１１３】
これにより、上記の効果に加えて、二次元画素検出器に用いられる光又は放射線検出素子を製造することができるという効果を奏する。
【０１１４】
本発明の光又は放射線検出素子の製造方法は、半導体膜の表面を平坦化する工程において、該半導体膜の表面にセラミック粒子を吹き付ける方法である。
【０１１５】
これにより、上記の効果に加えて、大面積の基板に形成された半導体膜に対しても、容易にその表面の平坦化を実現することができるという効果を奏する。
【０１１６】
本発明の光又は放射線検出素子の製造方法は、半導体膜の表面を平坦化する工程において、該半導体膜の表面を研磨する方法である。
【０１１７】
これにより、上記の効果に加えて、半導体膜表面の形状にかかわらず、完全に該半導体膜の表面を平坦化することができるという効果を奏する。
【０１１８】
本発明の光又は放射線検出素子の製造方法は、上記半導体膜が、ＣｄＴｅまたはＣｄＺｎＴｅからなる多結晶膜である方法である。
【０１１９】
これにより、上記の効果に加えて、Ｘ線等の放射線に対する感度の優れた放射線検出素子や、高効率の光検出素子（例えば太陽電池）を提供することができるという効果を奏する。
【０１２０】
本発明の二次元画像検出器の製造方法は、格子状に配列する電極配線、該電極配線の各格子点近傍に設けられたスイッチング素子、および該スイッチング素子を介して上記電極配線に接続されている画素電極を含む電荷蓄積容量からなる画素配列層を備えたアクティブマトリクス基板と、支持基板上に第１の電極層および光導電性を有する半導体膜がこの順に設けられた対向基板と、上記アクティブマトリクス基板の画素配列層、および上記対向基板の半導体膜を対面させて、これら両基板を電気的に接続する導電性接続材とを備えた二次元画像検出器の製造方法であって、上記支持基板上に第１の電極層を形成する工程と、上記第１の電極層上に半導体膜を形成する工程と、上記半導体膜の表面を平坦化する工程と、上記半導体膜上に、電荷阻止層または第２の電極層を形成する工程とを含む方法である。
【０１２１】
これにより、半導体膜上に電荷阻止層を形成する場合、半導体膜と電荷阻止層との界面で理想的な接続状態を得ることができるので、界面における半導体膜と電荷阻止層とのリークの発生を抑制することができ、効果的な電荷阻止効果を得ることができるという効果を奏する。また、半導体膜上に電荷阻止層、または電荷収集の役割を果たす第２の電極層を形成する場合、該半導体膜表面が平坦化されているので、該電荷阻止層、または該第２の電極層の微細加工を容易に行うことができるという効果を奏する。
【０１２２】
本発明の二次元画像検出器の製造方法は、半導体膜の表面を平坦化する工程において、該半導体膜の表面にセラミック粒子を吹き付ける方法である。
【０１２３】
これにより、上記の効果に加えて、二次元画像検出器における半導体膜が、大面積の支持基板上に形成される場合であっても、容易にその表面を平坦化することができるという効果を奏する。
【０１２４】
本発明の二次元画像検出器の製造方法は、半導体膜の表面を平坦化する工程において、該半導体膜の表面を研磨する方法である。
【０１２５】
これにより、上記の効果に加えて、二次元画像検出器を構成している半導体膜表面の形状にかかわらず、完全に該半導体膜の表面を平坦化することができるという効果を奏する。
【０１２６】
本発明の二次元画像検出器の製造方法は、上記半導体膜は、ＣｄＴｅまたはＣｄＺｎＴｅからなる多結晶膜である方法である。
【０１２７】
これにより、上記の効果に加えて、Ｘ線等の放射線に対する感度の優れた二次元画像検出器を提供することができるという効果を奏する。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態における二次元画像検出器の構成を示す断面図である。
【図２】  上記二次元画像検出器において、単位画素当たりの構成を示す断面図である。
【図３】  ＭＯＣＶＤ法によって成膜されたＣｄＴｅ多結晶膜表面の凹凸示す写真である。
【図４】  半導体層表面の平坦化方法を示す説明図である。
【図５】  本発明の第２の実施の形態におけるＣｄＳ／ＣｄＴｅ接合を用いた太陽電池の構成を概略的に示す断面図である。
【図６】  従来の二次元画像検出器の構成を模式的に示した斜視図である。
【図７】  上記二次元画像検出器の単位画素当たりの構成を模式的に示した断面図である。
【図８】  他の従来の二次元画像検出器の単位画素当たりの構成を、模式的に示した断面図である。
【符号の説明】
１    アクティブマトリクス基板
２    対向基板
３    画素電極
４    薄膜トランジスタ（ＴＦＴ）（スイッチング素子）
５    接続電極（電極層、第２の電極層）
６    導電性接続材
８    ゲート電極（電極配線）
９    データ電極（電極配線）
１０    電荷蓄積容量
１６    支持基板（基板）
１７    上部電極（第１の電極層）
１８    第１の電荷阻止層
１９    半導体層（半導体膜）
２０    第２の電荷阻止層（電荷阻止層）
２３    セラミック粒子
３１    ガラス基板（基板）
３４    ＣｄＴｅ膜（半導体膜）
３５    Ｃ電極（電極層）
３６    Ａｇ電極（電極層）
【図１】
0003792433.tif 000002
【図２】
0003792433.tif 000003
【図３】
0003792433.tif 000004
【図４】
0003792433.tif 000005
【図５】
0003792433.tif 000006
【図６】
0003792433.tif 000007
【図７】
0003792433.tif 000008
【図８】
0003792433.tif 000009