(57)【特許請求の範囲】
【請求項１】
下部電極膜上に、積層面に垂直な方向に電流が流れる磁気抵抗効果積層体を形成し、該形成した磁気抵抗効果積層体及び前記下部電極膜上に絶縁膜を積層し、前記積層した絶縁膜を前記磁気抵抗効果積層体の少なくとも上表面が露出する手前までガスクラスタイオンビームを用いて平坦化し、該平坦化した絶縁膜を前記磁気抵抗効果積層体の少なくとも上表面が露出するまで２ｎｍ／ｍｉｎ以下の低エッチングレートの低レートイオンビームエッチングによって平坦化し、該平坦化した絶縁膜及び該磁気抵抗効果積層体上に上部電極膜を形成することを特徴とする磁気抵抗効果素子を有する薄膜磁気ヘッドの製造方法。
【請求項２】
前記下部電極膜上に磁気抵抗効果多層膜を積層し、該積層した磁気抵抗効果多層膜上にマスクを形成して該磁気抵抗効果多層膜をパターニングした後、前記マスクを除去することによって、前記磁気抵抗効果積層体を形成することを特徴とする請求項１に記載の製造方法。
【請求項３】
前記下部電極膜上に磁気抵抗効果多層膜を積層し、該積層した磁気抵抗効果多層膜上にマスクを形成して該磁気抵抗効果多層膜をパターニングした後、前記マスクを該磁気抵抗効果積層体のキャップ層として使用することによって、前記磁気抵抗効果積層体を形成することを特徴とする請求項１に記載の製造方法。
【請求項４】
前記平坦化を、さらに、積層面に対し低角度でビームが入射する低角度イオンビームエッチングとによって行うことを特徴とする請求項１から３のいずれか１項に記載の製造方法。
【請求項５】
前記低角度イオンビームエッチングにおける入射ビームと積層面とのなす角度が、０〜４０度であることを特徴とする請求項４に記載の製造方法。
【請求項６】
前記平坦化を、平坦化処理時間を管理して終了することを特徴とする請求項１から５のいずれか１項に記載の製造方法。
【請求項７】
前記平坦化を、終点検出することにより終了することを特徴とする請求項１から５のいずれか１項に記載の製造方法。
【請求項８】
前記終点検出を、２次イオン質量分析器を用いて行うことを特徴とする請求項７に記載の製造方法。
【請求項９】
前記磁気抵抗効果積層体が、トンネル磁気抵抗効果積層体であることを特徴とする請求項１から８のいずれか１項に記載の製造方法。
【請求項１０】
前記磁気抵抗効果積層体が、垂直方向電流通過型巨大磁気抵抗効果積層体であることを特徴とする請求項１から８のいずれか１項に記載の製造方法。
【請求項１１】
前記磁気抵抗効果積層体が、フリー層に対する磁化方向を規定するバイアス層を含んだトンネル磁気抵抗効果積層体であることを特徴とする請求項１から８のいずれか１項に記載の製造方法。
【請求項１２】
前記磁気抵抗効果積層体が、フリー層に対する磁化方向を規定するバイアス層を含んだ垂直方向電流通過型巨大磁気抵抗効果積層体であることを特徴とする請求項１から８のいずれか１項に記載の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁気記録媒体等の磁界強度を信号として読み出しを行う磁気抵抗効果（ＭＲ）素子を有する薄膜磁気ヘッドの製造方法に関する。
【０００２】
【従来の技術】
ハードディスクドライブ（ＨＤＤ）の大容量小型化に伴い、高感度かつ高出力の薄膜磁気ヘッドが要求されている。この要求に答えるべく、現行製品である巨大磁気抵抗効果（ＧＭＲ）素子を有するＧＭＲヘッドの懸命な特性改善が進んでおり、一方では、ＧＭＲヘッドの２倍以上の抵抗変化率が期待できるトンネル磁気抵抗効果(ＴＭＲ)素子を有するＴＭＲヘッドの開発も精力的に行われている。
【０００３】
ＴＭＲヘッドと一般的なＧＭＲヘッドとでは、センス電流が流れる方向の違いからヘッド構造が互いに異なっている。一般的なＧＭＲヘッドのように、積層面（膜面）に対して平行にセンス電流を流すヘッド構造をＣＩＰ（ＣｕｒｒｅｎｔＩｎ Ｐｌａｎｅ）構造と、ＴＭＲヘッドのように膜面に対して垂直にセンス電流を流すヘッド構造をＣＰＰ（Ｃｕｒｒｅｎｔ Ｐｅｒｐｅｎｄｉｃｕｌａｒ ｔｏ Ｐｌａｎｅ）構造とそれぞれ呼んでいる。
【０００４】
近年、ＣＩＰ構造ではなく、ＣＰＰ構造を有するＧＭＲヘッドが開発されている。例えば、特開平５−２７５７６９号公報には、このようなＣＰＰ構造のＧＭＲヘッドが記載されている。また、特開平４−３６０００９号公報、特開平５−９００２６号公報、特開平９−１２９４４５号公報には、非磁性層（Ｃｕ、Ａｇ、Ａｕ等）を介して積層された複数の磁性層による反強磁性結合型磁性多層膜を有するＣＰＰ構造のＧＭＲヘッドが記載されている。
【０００５】
最近のＣＰＰ構造のＧＭＲヘッドとしては、ＣＩＰ構造のＧＭＲヘッドの場合と同様のスピンバルブ磁性多層膜（スペキュラー型磁性多層膜、デュアルスピンバルブ型磁性多層膜を含む）を有するものも検討されている。
【０００６】
このようなＣＰＰ構造のＧＭＲヘッドやＴＭＲヘッドを形成する場合、従来はリフトオフ法やコンタクトホール法等が用いられていた。
【０００７】
図１は、リフトオフ法によってＣＰＰ構造のＧＭＲヘッドを形成する一部工程を示す断面図である。
【０００８】
同図（Ａ）に示すように、まず、図示しない基板上に形成された絶縁膜１０上に、下部電極膜１１及びＭＲ多層膜１２´を順次積層する。
【０００９】
次いで、同図（Ｂ）に示すように、その上に２層のフォトレジストパターン１３を形成し、同図（Ｃ）に示すように、イオンミリングによってＭＲ多層膜１２´をパターニングしてＭＲ多層体１２を得る。
【００１０】
次いで、同図（Ｄ）に示すように絶縁膜１４´を成膜し、同図（Ｅ）に示すようにフォトレジストパターン１３を剥離して、即ち、リフトオフによって絶縁膜１４を得る。
【００１１】
その後、同図（Ｆ）に示すように、その上に上部電極膜１５を成膜する。
【００１２】
図２は、コンタクトホール法によってＣＰＰ構造のＧＭＲヘッドを形成する一部工程を示す断面図である。
【００１３】
同図（Ａ）に示すように、まず、図示しない基板上に形成された絶縁膜２０上に、下部電極膜２１及びＭＲ多層膜２２´を順次積層する。
【００１４】
次いで、同図（Ｂ）に示すように、その上にフォトレジストパターン２３を形成し、同図（Ｃ）に示すように、イオンミリングによってＭＲ多層膜２２´をパターニングしてＭＲ多層体２２を得る。
【００１５】
次いで、同図（Ｄ）に示すように、フォトレジストパターン２３を剥離した後、絶縁膜２４´を成膜する。
【００１６】
次いで、同図（Ｅ）に示すように、コンタクトホールに対応する開口２６ａを有するフォトレジストパターン２６を絶縁膜２４´上に形成する。
【００１７】
次いで、同図（Ｆ）に示すように、絶縁膜２４´のイオンミリングを行ってＭＲ多層体２２上にコンタクトホール２４ａを有する絶縁膜２４を得た後、このフォトレジストパターン２６を剥離する。
【００１８】
その後、同図（Ｇ）に示すように、その上に上部電極膜２５を成膜する。
【００１９】
【発明が解決しようとする課題】
図１に示すリフトオフ法においては、２層のフォトレジストパターン１３の段差部分の側壁に絶縁膜１４´が付着し、その段差部分をまたいで絶縁膜１４´がつながらないようにする必要がある。このため、通常は、２層のフォトレジストパターンを用いてひさし状のアンダーカットを形成するなどによりリフトオフ性を向上させている。
【００２０】
しかしながら、フォトレジストパターン１３のアンダーカット量が少ないと、２層のフォトレジストパターン１３の基部１３ａの側壁に絶縁膜が堆積し、リフトオフ後のフォトレジストパターン１３が存在した位置周辺部に不要な堆積物であるバリが発生する。アンダーカット量を増やすことで、このようなバリの発生は抑えられるが、アンダーカット部分である基部１３ａのレジスト幅が著しく細くなり、パターン崩れ等の発生する恐れがある。
【００２１】
また、図１（Ｅ）に示すように、アンダーカット部分に回りこんだ絶縁膜１４がＭＲ多層体１２の上面にオーバーラップし、トラック幅が不明確になることから、トラック幅の微細化に限度が生ずる。リフトオフ法でのオーバーラップはおよそ１００ｎｍであるため、最近のＴＭＲ素子、ＧＭＲ素子のように、トラック幅が２００ｎｍ以下、例えば１００ｎｍのレベルになってくると、もはやＧＭＲ素子、ＴＭＲ素子としての機能は全く期待できない。
【００２２】
図２に示すコンタクトホール法においては、レジストパターンに関する２回のフォトプロセスが行われるため、これによって生ずるアライメントずれから発生するオーバーラップがおおよそ３０ｎｍ程度となる。これは、リフトオフ法の場合と同様に、到底無視できる程度の大きさではない。
【００２３】
一般に、ＴＭＲ素子、ＧＭＲ素子のＭＲ多層体においては、フリー層はそのＭＲ多層体の中ほどに位置し、その幅がトラック幅を規定している。そのため、ＭＲ多層体を従来のフォトレジストをマスクとして、イオンミリングで形成した場合、そのＭＲ多層体のすそが広がってしまい、実効トラック幅の増大を招く。理想的には、ＭＲ多層体の側壁は、基板面に対して垂直であることが望ましく、これを実現する方法としてはハードマスクを用いたイオンミリングや、反応性イオンエッチング（ＲＩＥ）法等が存在する。しかしながら、これらはいずれも、原理的にリフトオフ法には利用することができない。
【００２４】
以上述べたように、従来技術によると、トラック幅が２００ｎｍ以下のＣＰＰ構造のＧＭＲヘッドやＴＭＲヘッドを実現することは極めて困難であり、これらを回避しうる新規手法を確立することが求められている。
【００２５】
従って、本発明の目的は、トラック幅が２００ｎｍ以下であり積層面に垂直方向に電流が流れるＭＲ素子を容易に製造することができる、ＭＲ素子を有する薄膜磁気ヘッドの製造方法を提供することにある。
【００２６】
【課題を解決するための手段】
本発明によれば、下部電極膜上に、積層面に垂直方向に電流が流れるＭＲ積層体を形成し、形成したＭＲ積層体及び下部電極膜上に絶縁膜を積層し、積層した絶縁膜をＭＲ積層体の少なくとも上表面が露出する手前までガスクラスタイオンビーム（ＧＣＩＢ）を用いて平坦化し、平坦化した絶縁膜をＭＲ積層体の少なくとも上表面が露出するまで２ｎｍ／ｍｉｎ以下の低エッチングレートの低レートイオンビームエッチング（低レートＩＢＥ）によって平坦化し、平坦化した絶縁膜及ＭＲ積層体上に上部電極膜を形成するＭＲ素子を有する薄膜磁気ヘッドの製造方法が提供される。
【００２７】
リフトオフ法ではなく、ＭＲ積層体及び下部電極膜上に絶縁膜を積層し、ＭＲ積層体の少なくとも上表面が露出するまで積層した絶縁膜をＧＣＩＢを用いた処理と、低エッチングレートの低レートＩＢＥとによって平坦化することにより、ＭＲ積層体及びその回りの絶縁膜を形成している。
【００２８】
この手法を用いると、逆テーパを有しない通常のストレートなレジストパターンを用いることが可能なため、リフトオフ法を用いて形成した場合より微細なＭＲ積層体を形成することが可能となる。
【００２９】
また、ＭＲ積層体をミリングする時にすそ引きが発生するのを低減できるＲＩＥやハードマスク等が活用できるため、ＭＲ積層体の形状の改善にも大きく寄与することができる。
【００３０】
さらに、絶縁膜のバリやオーバーラップ等の発生は起こり得ず、より厳密なトラック幅の定義が可能となるので、トラック幅が２００ｎｍ以下であり積層面に垂直方向に電流が流れるＭＲ素子を容易に製造することができる。
【００３１】
下部電極膜上にＭＲ多層膜を積層し、積層したＭＲ多層膜上にマスクを形成してこのＭＲ多層膜をパターニングした後、このマスクを除去することによって、ＭＲ積層体を形成することが好ましい。
【００３２】
下部電極膜上にＭＲ多層膜を積層し、積層したＭＲ多層膜上にマスクを形成してこのＭＲ多層膜をパターニングした後、このマスクをＭＲ積層体のキャップ層として使用して、ＭＲ積層体を形成することも好ましい。
【００３３】
平坦化を、さらに、積層面に対し低角度でビームが入射する低角度イオンビームエッチング（低角度ＩＢＥ）とによって行うことが好ましい。
【００３６】
低角度ＩＢＥにおける入射ビームと積層面とのなす角度が、０〜４０度であることが好ましい。
【００３９】
平坦化を、平坦化処理時間を管理して終了すること及び／又は終点検出することにより終了することが好ましい。この終点検出を、２次イオン質量分析器（ＳＩＭＳ）を用いて行うことがより好ましい。
【００４０】
ＭＲ積層体が、ＴＭＲ積層体であるか、ＣＰＰ構造のＧＭＲ積層体であるか、又はフリー層に対する磁化方向を規定するバイアス層を含んだＴＭＲ積層体若しくはＣＰＰ構造のＧＭＲ積層体であることが好ましい。
【００４１】
【発明の実施の形態】
図３ａは、本発明の一実施形態としてＴＭＲヘッド又はＣＰＰ構造を有するＧＭＲヘッドを形成する一部工程を示す断面図である。
【００４２】
まず、同図（Ａ）に示すように、図示しない基板上に形成された絶縁膜３０上に、磁気シールド膜を兼用する下部電極膜３１及びＭＲ多層膜３２´を順次積層する。
【００４３】
次いで、同図（Ｂ）に示すように、その上にストレート形状の側壁を有するフォトレジストパターン３３を形成する。
【００４４】
次いで、同図（Ｃ）に示すように、このフォトレジストパターン３３をマスクとして用いたＩＢＥ、ＲＩＥ、反応性イオンビームエッチング（ＲＩＢＥ）又はスパッタリングにより、３５〜５５ｎｍ程度の膜厚のＭＲ多層膜３２´をパターニングし、その上表面がジャンクションとなるＭＲ多層体３２を得る。
【００４５】
このＭＲ多層体３２は、ＴＭＲ多層体、ＣＰＰ構造のＧＭＲ多層体、フリー層に対する磁化方向を規定するバイアス層を含んだＴＭＲ積層体若しくはＣＰＰ構造のＧＭＲ積層体、反強磁性結合型磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体、スペキュラー型スピンバルブ磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体、又はデュアルスピンバルブ型磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体等で例えば構成されている。
【００４６】
次いで、同図（Ｄ）に示すように、マスクであるフォトレジストパターン３３を除去した後、ジャンクション部が凸状となった５０〜１００ｎｍ程度の膜厚の例えばＡｌ２Ｏ３又はＳｉＯ２等の絶縁膜３４´を全面に成膜する。この絶縁膜３４´の膜厚は、確実な絶縁を行うため、ＭＲ多層体３２の膜厚と同等かそれより厚くすることが望ましい。
【００４７】
その後、同図（Ｅ）に示すように、積層面に対し低角度でビームが入射する低角度ＩＢＥを行ってＭＲ多層体３２の少なくとも上表面（ジャンクション）が露出するまで絶縁膜３４´を平坦化し、即ちＭＲ多層体３２の頭出しを行い、絶縁膜３４を得る。
【００４８】
この場合の低角度ＩＢＥとは、入射イオンビームと積層面とのなす角度が、０〜４０度であることが好ましい。４０度より大きい角度となると平坦化が困難となる。また、入射イオンビームと積層面とのなす角度は、０〜３０度であることがより好ましく、０〜２０度であることが最も好ましい。平坦化の終了は、平坦化処理時間を管理することによって制御しても良いし、例えばＳＩＭＳを用いて終点検出を行って制御しても良い。なお、ＳＩＭＳを用いて終点検出を行う場合、ＭＲ多層体３２の面積が非常に小さいため、終点検出用膜をあらかじめ積層しておくと検出が容易となる。即ち、絶縁膜３４´を成膜する際にＭＲ多層体３２と同じかやや低い高さまで成膜し、その上に非常に薄い、例えばＣｏ、Ｍｎ、Ｔｉ、Ｔａ、Ｃｒ等からなる終点検出用膜を設けた後、再び絶縁膜３４´を成膜するようにすれば、ＳＩＭＳによる検出が容易となる。
【００４９】
低角度ＩＢＥの一実施例として、そのエッチング条件は以下の通りである、
ビームの入射角度：      ２０度
加速電圧：              ３００Ｖ
ビーム電流：            ０．３５ｍＡ／ｃｍ２
Ａｒガス圧：            ２．４×１０−４Ｔｏｒｒ
基板温度：              ３０℃
エッチング時間：        約１５分。
【００５０】
その後、同図（Ｆ）に示すように、この平坦化された絶縁膜３４及びＭＲ多層体３２上に磁気シールド膜を兼用する上部電極膜３５を成膜する。
【００５１】
フォトレジストパターン３３の代わりにハードマスクを用いても良い。導電性のハードマスクを用いた場合、そのハードマスクを除去することなく残しておき、ＭＲ積層体３２のキャップ層として使用しても良い。
【００５２】
図３ｂは図３ａの実施形態における実際の平坦化工程をより詳しく示す断面図である。
【００５３】
同図(Ａ)〜(Ｃ)に示すように、本実施形態においては、絶縁膜３４を平坦化した際に、実際にはＭＲ多層体３２のキャップ層３２ｆの上部がエッチングされ、その部分に、ＭＲ多層体３２の幅(ジャンクション幅)の数％の高さを有するキャップ層による山形の凸部３２ｆ´が形成される。従って、ＭＲ多層体３２のキャップ層３２ｆとしては、この凸部３２ｆ´の高さより厚い層を積層しておくことが望ましい。
【００５４】
図４ａはこのようにして形成されたＴＭＲヘッドの層構造の一例を概略的に示す断面図である。
【００５５】
同図に示すように、絶縁膜３０上に磁気シールド膜を兼用する下部電極膜３１が約２０００ｎｍの膜厚に積層され、その上に、０〜約２０ｎｍの膜厚の下地層３２ａと、約１０〜２０ｎｍの膜厚のピン層３２ｂと、約５〜６ｎｍの膜厚のピンド層３２ｃと、約１ｎｍの膜厚のトンネルバリア層３２ｄと、約４〜６ｎｍの膜厚のフリー層３２ｅと、約５〜１０ｎｍの膜厚のキャップ層３２ｆとが順次積層されてなるＭＲ積層体３２が形成され、その上に磁気シールド膜を兼用する上部電極膜３５が約２０００ｎｍの膜厚に積層される。絶縁膜３４は、ＭＲ積層体３２の周囲を取り囲むように形成される。なお、０ｎｍの膜厚の下地層３２ａとは、この下地層が無い場合に相当している。
【００５６】
ＣＰＰ構造を有するＧＭＲヘッドの場合は、トンネルバリア層３２ｄの部分に約２〜５ｎｍの膜厚の非磁性金属層が形成されることを除いて、他の構成はＴＭＲヘッドの場合と同様である。
【００５７】
キャップ層３２ｆは、タンタル、ロジウム、ルテニウム、オスミウム、タングステン、パラジウム、白金及び金のうちの一種又はその一種を含む合金からなることが好ましい。
【００５８】
図４ｂは、ＴＭＲヘッドの層構造の他の例を概略的に示す断面図である。
【００５９】
この例は、ＴＭＲ積層体がフリー層に対する磁化方向を規定するバイアス層を含む場合である。同図に示すように、絶縁膜３０上に磁気シールド膜を兼用する下部電極膜３１が約２０００ｎｍの膜厚に積層され、その上に、０〜約２０ｎｍの膜厚の下地層３２ａと、約１０〜２０ｎｍの膜厚のピン層３２ｂと、約５〜６ｎｍの膜厚のピンド層３２ｃと、約１ｎｍの膜厚のトンネルバリア層３２ｄと、約４〜６ｎｍの膜厚のフリー層３２ｅと、約０．１〜３ｎｍの膜厚の非磁性金属層３２ｇと、約１０ｎｍの膜厚の反強磁性層３２ｈと、約５〜１０ｎｍの膜厚のキャップ層３２ｆとが順次積層されてなるＭＲ積層体３２が形成され、その上に磁気シールド膜を兼用する上部電極膜３５が約２０００ｎｍの膜厚に積層される。絶縁膜３４は、ＭＲ積層体３２の周囲を取り囲むように形成される。なお、０ｎｍの膜厚の下地層３２ａとは、この下地層が無い場合に相当している。
【００６０】
ＣＰＰ構造を有するＧＭＲヘッドの場合は、トンネルバリア層３２ｄの部分に約２〜５ｎｍの膜厚の非磁性金属層が形成されることを除いて、他の構成はＴＭＲヘッドの場合と同様である。
【００６１】
このように本実施形態によれば、ＭＲ積層体３２及び下部電極膜３１上に絶縁膜３４´を積層し、低角度ＩＢＥによってＭＲ積層体３２の少なくとも上表面が露出するまでこの絶縁膜３４´を平坦化することにより、ＭＲ積層体３２及びその回りの絶縁膜３４を形成している。
【００６２】
この手法を用いると、逆テーパを有しない通常のストレートなレジストパターン又はハードマスクを用いることが可能なため、リフトオフ法を用いて形成した場合より微細なＭＲ積層体を形成することが可能となる。また、ＭＲ積層体３２をミリングする時にすそ引きが発生するのを低減できるＲＩＥやハードマスク等が活用できるため、ＭＲ積層体３２の形状の改善にも大きく寄与することができる。さらに、絶縁膜３４のバリやオーバーラップ等の発生は起こり得ず、より厳密なトラック幅の定義が可能となるので、トラック幅が２００ｎｍ以下のＭＲ素子を容易に製造することができる。実際、トラック幅が１００ｎｍの良好な出力特性を有するＴＭＲ素子を製造することができた。
【００６３】
図５は、本発明の他の実施形態としてＴＭＲヘッド又はＣＰＰ構造を有するＧＭＲヘッドを形成する一部工程を示す断面図である。
【００６４】
まず、同図（Ａ）に示すように、図示しない基板上に形成された絶縁膜５０上に、磁気シールド膜を兼用する下部電極膜５１及びＭＲ多層膜５２´を順次積層する。
【００６５】
次いで、同図（Ｂ）に示すように、その上にストレート形状の側壁を有するフォトレジストパターン５３を形成する。
【００６６】
次いで、同図（Ｃ）に示すように、このフォトレジストパターン５３をマスクとして用いたＩＢＥ、ＲＩＥ、ＲＩＢＥ又はスパッタリングにより、ＭＲ多層膜５２´をパターニングし、その上表面がジャンクションとなるＭＲ多層体５２を得る。
【００６７】
このＭＲ多層体５２は、ＴＭＲ多層体、ＣＰＰ構造のＧＭＲ多層体、フリー層に対する磁化方向を規定するバイアス層を含んだＴＭＲ積層体若しくはＣＰＰ構造のＧＭＲ積層体、反強磁性結合型磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体、スペキュラー型スピンバルブ磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体、又はデュアルスピンバルブ型磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体等で例えば構成されている。
【００６８】
次いで、同図（Ｄ）に示すように、マスクであるフォトレジストパターン５３を除去した後、ジャンクション部が凸状となった絶縁膜５４´´を全面に成膜する。この絶縁膜５４´´の膜厚は、確実な絶縁を行うため、ＭＲ多層体５２の膜厚と同等かそれより厚くすることが望ましい。
【００６９】
その後、同図（Ｅ）に示すように、積層面に対し低角度でビームが入射する低角度ＩＢＥを行ってＭＲ多層体５２の少なくとも上表面（ジャンクション）が露出する手前まで絶縁膜５４´´を平坦化し、絶縁膜５４´を得る。
【００７０】
この場合の低角度ＩＢＥとは、入射イオンビームと積層面とのなす角度が、０〜４０度であることが好ましい。４０度より大きい角度となると平坦化が困難となる。また、入射イオンビームと積層面とのなす角度は、０〜３０度であることがより好ましく、０〜２０度であることが最も好ましい。平坦化の終了は、平坦化処理時間を管理することによって制御する。
【００７１】
低角度ＩＢＥの一実施例として、そのエッチング条件は以下の通りである、
ビームの入射角度：      ２０度
加速電圧：              ３００Ｖ
ビーム電流：            ０．３５ｍＡ／ｃｍ２
Ａｒガス圧：            ２．４×１０−４Ｔｏｒｒ
基板温度：              ３０℃
エッチング時間：        約１２分。
【００７２】
次いで、同図（Ｆ）に示すように、低エッチングレート（ＳｉＯ２をエッチングする際のエッチングレートが２ｎｍ／ｍｉｎ以下）の低レートＩＢＥを行ってＭＲ多層体５２の少なくとも上表面（ジャンクション）が露出するまで絶縁膜５４´を平坦化し、即ちＭＲ多層体５２の頭出しを行い、絶縁膜５４を得る。平坦化の終了は、平坦化処理時間を管理することによって制御しても良いが、例えばＳＩＭＳを用いて容易に終点検出を行うことが望ましい。なお、ＳＩＭＳを用いて終点検出を行う場合、ＭＲ多層体５２の面積が非常に小さいため、終点検出用膜をあらかじめ積層しておくと検出が容易となる。即ち、絶縁膜５４´´を成膜する際にＭＲ多層体５２と同じかやや低い高さまで成膜し、その上に非常に薄い終点検出用膜を設けた後、再び絶縁膜５４´´を成膜するようにすれば、ＳＩＭＳによる検出が容易となる。
【００７３】
低レートＩＢＥの一実施例として、そのエッチング条件は以下の通りである、
ビームの入射角度：      ９０度
加速電圧：              ２５０Ｖ
ビーム電流：            ０．１ｍＡ／ｃｍ２
Ａｒガス圧：            ２×１０−４Ｔｏｒｒ
基板温度：              ５０℃
エッチング時間：        約１０分。
【００７４】
その後、同図（Ｇ）に示すように、この平坦化された絶縁膜５４及びＭＲ多層体５２上に磁気シールド膜を兼用する上部電極膜５５を成膜する。
【００７５】
フォトレジストパターン５３の代わりにハードマスクを用いても良い。導電性のハードマスクを用いた場合、そのハードマスクを除去することなく残しておき、ＭＲ積層体５２のキャップ層として使用しても良い。
【００７６】
本実施形態における各膜、各層の膜厚、構成材料等は図３ａの実施形態の場合と同様である。また、ＭＲ積層体５２の構造も図３ａの実施形態の場合と同様である。
【００７７】
本実施形態によれば、ＭＲ積層体５２及び下部電極膜５１上に絶縁膜５４´´を積層し、低角度ＩＢＥによって絶縁膜５４´´をある程度の深さまで平坦化し、その後、ＳＩＭＳによる終点検出を用いた低レートＩＢＥによってＭＲ積層体５２の少なくとも上表面が露出するまで絶縁膜５４´を平坦化することにより、ＭＲ積層体５２及びその回りの絶縁膜５４を形成している。
【００７８】
この手法を用いると、逆テーパを有しない通常のストレートなレジストパターン又はハードマスクを用いることが可能なため、リフトオフ法を用いて形成した場合より微細なＭＲ積層体を形成することが可能となる。また、ＭＲ積層体５２をミリングする時にすそ引きが発生するのを低減できるＲＩＥやハードマスク等が活用できるため、ＭＲ積層体５２の形状の改善にも大きく寄与することができる。さらに、絶縁膜５４のバリやオーバーラップ等の発生は起こり得ず、より厳密なトラック幅の定義が可能となるので、トラック幅が２００ｎｍ以下のＭＲ素子を容易に製造することができる。実際、トラック幅が１００ｎｍの良好な出力特性を有するＴＭＲ素子を製造することができた。
【００７９】
加えて、本実施形態によれば、低レートＩＢＥとＳＩＭＳによる終点検出を行うことによってＭＲ多層体５２の頭出しを行っているため、平坦化処理の終了時点を非常に容易にかつ正確に制御することができる。
【００８０】
図６は、本発明のさらに他の実施形態としてＴＭＲヘッド又はＣＰＰ構造を有するＧＭＲヘッドを形成する一部工程を示す断面図である。
【００８１】
まず、同図（Ａ）に示すように、図示しない基板上に形成された絶縁膜６０上に、磁気シールド膜を兼用する下部電極膜６１及びＭＲ多層膜６２´を順次積層する。
【００８２】
次いで、同図（Ｂ）に示すように、その上にストレート形状の側壁を有するフォトレジストパターン６３を形成する。
【００８３】
次いで、同図（Ｃ）に示すように、このフォトレジストパターン６３をマスクとして用いたＩＢＥ、ＲＩＥ、ＲＩＢＥ又はスパッタリングにより、ＭＲ多層膜６２´をパターニングし、その上表面がジャンクションとなるＭＲ多層体６２を得る。
【００８４】
このＭＲ多層体６２は、ＴＭＲ多層体、ＣＰＰ構造のＧＭＲ多層体、フリー層に対する磁化方向を規定するバイアス層を含んだＴＭＲ積層体若しくはＣＰＰ構造のＧＭＲ積層体、反強磁性結合型磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体、スペキュラー型スピンバルブ磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体、又はデュアルスピンバルブ型磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体等で例えば構成されている。
【００８５】
次いで、同図（Ｄ）に示すように、マスクであるフォトレジストパターン６３を除去した後、ジャンクション部が凸状となった絶縁膜６４´´を全面に成膜する。この絶縁膜６４´´の膜厚は、確実な絶縁を行うため、ＭＲ多層体６２の膜厚と同等かそれより厚くすることが望ましい。
【００８６】
その後、同図（Ｅ）に示すように、ＧＣＩＢを用いた平坦化処理を行ってＭＲ多層体６２の少なくとも上表面（ジャンクション）が露出する手前まで絶縁膜６４´´を平坦化し、絶縁膜６４´を得る。
【００８７】
この場合のＧＣＩＢを用いた平坦化処理とは、例えばＡｒ等のガスを高真空中に射出して急速に冷却することによってそのガスのクラスタを作成し、このクラスタ状態のガスを対象物表面にぶつけてその表面の平坦化を行うものである。平坦化の終了は、平坦化処理時間を管理することによって制御する。
【００８８】
ＧＣＩＢを用いた平坦化の一実施例として、その条件は以下の通りである、
加速電圧：              １５ｋＶ
ドーズ量：              １×１０１６ｉｏｎｓ／ｃｍ２。
【００８９】
次いで、同図（Ｆ）に示すように、低エッチングレート（ＳｉＯ２をエッチングする際のエッチングレートが２ｎｍ／ｍｉｎ以下）の低レートＩＢＥを行ってＭＲ多層体６２の少なくとも上表面（ジャンクション）が露出するまで絶縁膜６４´を平坦化し、即ちＭＲ多層体６２の頭出しを行い、絶縁膜６４を得る。平坦化の終了は、平坦化処理時間を管理することによって制御しても良いが、例えばＳＩＭＳを用いて容易に終点検出を行うことが望ましい。なお、ＳＩＭＳを用いて終点検出を行う場合、ＭＲ多層体６２の面積が非常に小さいため、終点検出用膜をあらかじめ積層しておくと検出が容易となる。即ち、絶縁膜６４´´を成膜する際にＭＲ多層体６２と同じかやや低い高さまで成膜し、その上に非常に薄い終点検出用膜を設けた後、再び絶縁膜６４´´を成膜するようにすれば、ＳＩＭＳによる検出が容易となる。
【００９０】
低レートＩＢＥの一実施例として、そのエッチング条件は以下の通りである、
ビームの入射角度：      ９０度
加速電圧：              ２５０Ｖ
ビーム電流：            ０．１ｍＡ／ｃｍ２
Ａｒガス圧：            ２×１０−４Ｔｏｒｒ
基板温度：              ５０℃
エッチング時間：        約１５分。
【００９１】
その後、同図（Ｇ）に示すように、この平坦化された絶縁膜６４及びＭＲ多層体６２上に磁気シールド膜を兼用する上部電極膜６５を成膜する。
【００９２】
フォトレジストパターン６３の代わりにハードマスクを用いても良い。導電性のハードマスクを用いた場合、そのハードマスクを除去することなく残しておき、ＭＲ積層体６２のキャップ層として使用しても良い。
【００９３】
本実施形態における各膜、各層の膜厚、構成材料等は図３ａの実施形態の場合と同様である。また、ＭＲ積層体６２の構造も図３ａの実施形態の場合と同様である。
【００９４】
本実施形態によれば、ＭＲ積層体６２及び下部電極膜６１上に絶縁膜６４´´を積層し、ＧＣＩＢを用いた平坦化によって絶縁膜６４´´をある程度の深さまで平坦化し、その後、ＳＩＭＳによる終点検出を用いた低レートＩＢＥによってＭＲ積層体６２の少なくとも上表面が露出するまで絶縁膜６４´を平坦化することにより、ＭＲ積層体６２及びその回りの絶縁膜６４を形成している。
【００９５】
この手法を用いると、逆テーパを有しない通常のストレートなレジストパターン又はハードマスクを用いることが可能なため、リフトオフ法を用いて形成した場合より微細なＭＲ積層体を形成することが可能となる。また、ＭＲ積層体６２をミリングする時にすそ引きが発生するのを低減できるＲＩＥやハードマスク等が活用できるため、ＭＲ積層体６２の形状の改善にも大きく寄与することができる。さらに、絶縁膜６４のバリやオーバーラップ等の発生は起こり得ず、より厳密なトラック幅の定義が可能となるので、トラック幅が２００ｎｍ以下のＭＲ素子を容易に製造することができる。実際、トラック幅が１００ｎｍの良好な出力特性を有するＴＭＲ素子を製造することができた。
【００９６】
加えて、本実施形態によれば、低レートＩＢＥとＳＩＭＳによる終点検出を行うことによってＭＲ多層体６２の頭出しを行っているため、平坦化処理の終了時点を非常に容易にかつ正確に制御することができる。なお、ＧＣＩＢのエッチングレートは非常に遅いため、ＧＣＩＢのみで平坦化及び頭出しを行うことは現実的ではない。
【００９７】
図７は、本発明のまたさらに他の実施形態としてＴＭＲヘッド又はＣＰＰ構造を有するＧＭＲヘッドを形成する一部工程を示す断面図である。
【００９８】
まず、同図（Ａ）に示すように、図示しない基板上に形成された絶縁膜７０上に、磁気シールド膜を兼用する下部電極膜７１及びＭＲ多層膜７２´を順次積層する。
【００９９】
次いで、同図（Ｂ）に示すように、その上にストレート形状の側壁を有するフォトレジストパターン７３を形成する。
【０１００】
次いで、同図（Ｃ）に示すように、このフォトレジストパターン７３をマスクとして用いたＩＢＥ、ＲＩＥ、ＲＩＢＥ又はスパッタリングにより、ＭＲ多層膜７２´をパターニングし、その上表面がジャンクションとなるＭＲ多層体７２を得る。
【０１０１】
このＭＲ多層体７２は、ＴＭＲ多層体、ＣＰＰ構造のＧＭＲ多層体、フリー層に対する磁化方向を規定するバイアス層を含んだＴＭＲ積層体若しくはＣＰＰ構造のＧＭＲ積層体、反強磁性結合型磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体、スペキュラー型スピンバルブ磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体、又はデュアルスピンバルブ型磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体等で例えば構成されている。
【０１０２】
次いで、同図（Ｄ）に示すように、マスクであるフォトレジストパターン７３を除去した後、ジャンクション部が凸状となった絶縁膜７４´´´を全面に成膜する。この絶縁膜７４´´´の膜厚は、確実な絶縁を行うため、ＭＲ多層体７２の膜厚と同等かそれより厚くすることが望ましい。
【０１０３】
その後、同図（Ｅ）に示すように、積層面に対し低角度でビームが入射する低角度ＩＢＥを行ってある程度絶縁膜７４´´´を平坦化し、絶縁膜７４´´を得る。
【０１０４】
この場合の低角度ＩＢＥとは、入射イオンビームと積層面とのなす角度が、０〜４０度であることが好ましい。４０度より大きい角度となると平坦化が困難となる。また、入射イオンビームと積層面とのなす角度は、０〜３０度であることがより好ましく、０〜２０度であることが最も好ましい。平坦化の終了は、平坦化処理時間を管理することによって制御する。
【０１０５】
低角度ＩＢＥの一実施例として、そのエッチング条件は以下の通りである、
ビームの入射角度：      ２０度
加速電圧：              ３００Ｖ
ビーム電流：            ０．３５ｍＡ／ｃｍ２
Ａｒガス圧：            ２．４×１０−４Ｔｏｒｒ
基板温度：              ３０℃
エッチング時間：        約１２分。
【０１０６】
その後、同図（Ｆ）に示すように、ＧＣＩＢを用いた平坦化処理を行ってＭＲ多層体７２の少なくとも上表面（ジャンクション）が露出する手前まで絶縁膜７４´´を平坦化し、絶縁膜７４´を得る。
【０１０７】
この場合のＧＣＩＢを用いた平坦化処理とは、例えばＡｒ等のガスを高真空中に射出して急速に冷却することによってそのガスのクラスタを作成し、このクラスタ状態のガスを対象物表面にぶつけてその表面の平坦化を行うものである。平坦化の終了は、平坦化処理時間を管理することによって制御する。
【０１０８】
ＧＣＩＢを用いた平坦化の一実施例として、その条件は以下の通りである、
加速電圧：              １５ｋＶ
ドーズ量：              １×１０１６ｉｏｎｓ／ｃｍ２。
【０１０９】
次いで、同図（Ｇ）に示すように、低エッチングレート（ＳｉＯ２をエッチングする際のエッチングレートが２ｎｍ／ｍｉｎ以下）の低レートＩＢＥを行ってＭＲ多層体７２の少なくとも上表面（ジャンクション）が露出するまで絶縁膜７４´を平坦化し、即ちＭＲ多層体７２の頭出しを行い、絶縁膜７４を得る。平坦化の終了は、平坦化処理時間を管理することによって制御しても良いが、例えばＳＩＭＳを用いて容易に終点検出を行うことが望ましい。なお、ＳＩＭＳを用いて終点検出を行う場合、ＭＲ多層体７２の面積が非常に小さいため、終点検出用膜をあらかじめ積層しておくと検出が容易となる。即ち、絶縁膜７４´´´を成膜する際にＭＲ多層体７２と同じかやや低い高さまで成膜し、その上に非常に薄い終点検出用膜を設けた後、再び絶縁膜７４´´´を成膜するようにすれば、ＳＩＭＳによる検出が容易となる。
【０１１０】
低レートＩＢＥの一実施例として、そのエッチング条件は以下の通りである、
ビームの入射角度：      ９０度
加速電圧：              ２５０Ｖ
ビーム電流：            ０．１ｍＡ／ｃｍ２
Ａｒガス圧：            ２×１０−４Ｔｏｒｒ
基板温度：              ５０℃
エッチング時間：        約１５分。
【０１１１】
その後、同図（Ｈ）に示すように、この平坦化された絶縁膜７４及びＭＲ多層体７２上に磁気シールド膜を兼用する上部電極膜７５を成膜する。
【０１１２】
フォトレジストパターン７３の代わりにハードマスクを用いても良い。導電性のハードマスクを用いた場合、そのハードマスクを除去することなく残しておき、ＭＲ積層体７２のキャップ層として使用しても良い。
【０１１３】
本実施形態における各膜、各層の膜厚、構成材料等は図３ａの実施形態の場合と同様である。また、ＭＲ積層体７２の構造も図３ａの実施形態の場合と同様である。
【０１１４】
本実施形態によれば、ＭＲ積層体７２及び下部電極膜７１上に絶縁膜７４´´´を積層し、低角度ＩＢＥ及びＧＣＩＢを用いた平坦化によって絶縁膜７４´´´をある程度の深さまで平坦化し、その後、ＳＩＭＳによる終点検出を用いた低レートＩＢＥによってＭＲ積層体７２の少なくとも上表面が露出するまで絶縁膜７４´を平坦化することにより、ＭＲ積層体７２及びその回りの絶縁膜７４を形成している。
【０１１５】
この手法を用いると、逆テーパを有しない通常のストレートなレジストパターン又はハードマスクを用いることが可能なため、リフトオフ法を用いて形成した場合より微細なＭＲ積層体を形成することが可能となる。また、ＭＲ積層体７２をミリングする時にすそ引きが発生するのを低減できるＲＩＥやハードマスク等が活用できるため、ＭＲ積層体７２の形状の改善にも大きく寄与することができる。さらに、絶縁膜７４のバリやオーバーラップ等の発生は起こり得ず、より厳密なトラック幅の定義が可能となるので、トラック幅が２００ｎｍ以下のＭＲ素子を容易に製造することができる。実際、トラック幅が１００ｎｍの良好な出力特性を有するＴＭＲ素子を製造することができた。
【０１１６】
加えて、本実施形態によれば、低レートＩＢＥとＳＩＭＳによる終点検出を行うことによってＭＲ多層体７２の頭出しを行っているため、平坦化処理の終了時点を非常に容易にかつ正確に制御することができる。なお、ＧＣＩＢのエッチングレートは非常に遅いため、ＧＣＩＢのみで平坦化及び頭出しを行うことは現実的ではない。
【０１１７】
図８は、本発明のさらに他の実施形態としてＴＭＲヘッド又はＣＰＰ構造を有するＧＭＲヘッドを形成する一部工程を示す断面図である。
【０１１８】
まず、同図（Ａ）に示すように、図示しない基板上に形成された絶縁膜８０上に、磁気シールド膜を兼用する下部電極膜８１及びＭＲ多層膜８２´を順次積層する。
【０１１９】
次いで、同図（Ｂ）に示すように、その上にストレート形状の側壁を有するフォトレジストパターン８３を形成する。
【０１２０】
次いで、同図（Ｃ）に示すように、このフォトレジストパターン８３をマスクとして用いたＩＢＥ、ＲＩＥ、ＲＩＢＥ又はスパッタリングにより、ＭＲ多層膜８２´をパターニングし、その上表面がジャンクションとなるＭＲ多層体８２を得る。
【０１２１】
このＭＲ多層体８２は、ＴＭＲ多層体、ＣＰＰ構造のＧＭＲ多層体、フリー層に対する磁化方向を規定するバイアス層を含んだＴＭＲ積層体若しくはＣＰＰ構造のＧＭＲ積層体、反強磁性結合型磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体、スペキュラー型スピンバルブ磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体、又はデュアルスピンバルブ型磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体等で例えば構成されている。
【０１２２】
次いで、同図（Ｄ）に示すように、マスクであるフォトレジストパターン８３を除去した後、ジャンクション部が凸状となった絶縁膜８４´を全面に成膜する。この絶縁膜８４´の膜厚は、確実な絶縁を行うため、ＭＲ多層体８２の膜厚と同等かそれより厚くすることが望ましい。
【０１２３】
その後、同図（Ｅ）に示すように、精密ＣＭＰを行ってＭＲ多層体８２の少なくとも上表面（ジャンクション）が露出するまで絶縁膜８４´を平坦化し、即ちＭＲ多層体８２の頭出しを行い、絶縁膜８４を得る。
【０１２４】
この場合の精密ＣＭＰとは、通常のＣＭＰ処理よりも極めて精密に制御された精密ＣＭＰ処理である。精密ＣＭＰ処理は、精度の良い制御を可能にするために研磨レートが５０ｎｍ／ｍｉｎ以下、好ましくは２０ｎｍ／ｍｉｎ以下、より好ましくは１０ｎｍ／ｍｉｎ以下の低研磨レートでありかつ低残段差のドライ又はウェットのＣＭＰである。研磨レートが５０ｎｍ／ｍｉｎを超えると高精度の制御が困難となる。
【０１２５】
そのためには、コロイダルシリカ、酸化セリウム、コランダム、窒化ボロン、ダイアモンド、酸化クロム、酸化鉄、フュームドシリカ、アルミナ及びゼオライトのうちの一種又はその一種を含む混合物からなる、平均粒径が１００ｎｍ以下、好ましくは５０ｎｍ以下、より好ましくは１０ｎｍ以下のスラリーを使用する。スラリーの平均粒径が１００ｎｍを超えると高精度の制御が困難となる。定板の回転速度は、１ｒｐｍ〜１００００ｒｐｍである。この回転速度が１ｒｐｍ未満の場合は、研磨速度が遅くなりすぎて生産性が悪くなる。また、回転速度が１００００ｒｐｍを超えると高精度の制御が困難となる。
【０１２６】
この平坦化の終了は、平坦化処理時間を管理することによって行う。
【０１２７】
その後、同図（Ｆ）に示すように、この平坦化された絶縁膜８４及びＭＲ多層体８２上に磁気シールド膜を兼用する上部電極膜８５を成膜する。
【０１２８】
フォトレジストパターン８３の代わりにハードマスクを用いても良い。導電性のハードマスクを用いた場合、そのハードマスクを除去することなく残しておき、ＭＲ積層体８２のキャップ層として使用しても良い。
【０１２９】
本実施形態における各膜、各層の膜厚、構成材料等は図３ａの実施形態の場合と同様である。また、ＭＲ積層体８２の構造も図３ａの実施形態の場合と同様である。
【０１３０】
本実施形態によれば、ＭＲ積層体８２及び下部電極膜８１上に絶縁膜８４´を積層し、精密ＣＭＰによる平坦化によってＭＲ積層体８２の少なくとも上表面が露出するまで絶縁膜８４´を平坦化することにより、ＭＲ積層体８２及びその回りの絶縁膜８４を形成している。
【０１３１】
この手法を用いると、逆テーパを有しない通常のストレートなレジストパターン又はハードマスクを用いることが可能なため、リフトオフ法を用いて形成した場合より微細なＭＲ積層体を形成することが可能となる。また、ＭＲ積層体８２をミリングする時にすそ引きが発生するのを低減できるＲＩＥやハードマスク等が活用できるため、ＭＲ積層体８２の形状の改善にも大きく寄与することができる。さらに、絶縁膜８４のバリやオーバーラップ等の発生は起こり得ず、より厳密なトラック幅の定義が可能となるので、トラック幅が２００ｎｍ以下のＭＲ素子を容易に製造することができる。実際、トラック幅が１００ｎｍの良好な出力特性を有するＴＭＲ素子を製造することができた。
【０１３２】
さらに、絶縁膜８４´を成膜後、ＭＲ積層体８２周辺に凹みが生じ、ここに入り込んだ上部電極膜を通る磁界がＭＲ積層体８２に侵入し、ＭＲ特性を悪化させる一因となるが、本実施形態によれば、ＣＭＰを用いることでその凹部が解消されるのでＭＲ特性の向上も期待できる。
【０１３３】
図９は、本発明のさらに他の実施形態としてＴＭＲヘッド又はＣＰＰ構造を有するＧＭＲヘッドを形成する一部工程を示す断面図である。
【０１３４】
まず、同図（Ａ）に示すように、図示しない基板上に形成された絶縁膜９０上に、磁気シールド膜を兼用する下部電極膜９１及びＭＲ多層膜９２´を順次積層する。
【０１３５】
次いで、同図（Ｂ）に示すように、その上にストレート形状の側壁を有するフォトレジストパターン９３を形成する。
【０１３６】
次いで、同図（Ｃ）に示すように、このフォトレジストパターン９３をマスクとして用いたＩＢＥ、ＲＩＥ、ＲＩＢＥ又はスパッタリングにより、ＭＲ多層膜９２´をパターニングし、その上表面がジャンクションとなるＭＲ多層体９２を得る。
【０１３７】
このＭＲ多層体９２は、ＴＭＲ多層体、ＣＰＰ構造のＧＭＲ多層体、フリー層に対する磁化方向を規定するバイアス層を含んだＴＭＲ積層体若しくはＣＰＰ構造のＧＭＲ積層体、反強磁性結合型磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体、スペキュラー型スピンバルブ磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体、又はデュアルスピンバルブ型磁性多層膜を有するＣＰＰ構造のＧＭＲ多層体等で例えば構成されている。
【０１３８】
次いで、同図（Ｄ）に示すように、マスクであるフォトレジストパターン９３を除去した後、ジャンクション部が凸状となった絶縁膜９４´´を全面に成膜する。この絶縁膜９４´´の膜厚は、確実な絶縁を行うため、ＭＲ多層体９２の膜厚と同等かそれより厚くすることが望ましい。
【０１３９】
次いで、同図（Ｅ）に示すように、コンタクトホールに対応する開口９６ａを有するフォトレジストパターン９６を絶縁膜９４´´上に形成する。
【０１４０】
次いで、同図（Ｆ）に示すように、このフォトレジストパターン９６をマスクとして用いて絶縁膜９４´´のイオンミリングを行い、ＭＲ多層体９２上にコンタクトホール９４ａ´を有するの絶縁膜９４´を得た後、このフォトレジストパターン９６を剥離する。
【０１４１】
その後、同図（Ｇ）に示すように、精密ＣＭＰを行ってＭＲ多層体９２の少なくとも上表面（ジャンクション）が露出するまで絶縁膜９４´を平坦化し、即ちＭＲ多層体９２の頭出しを行い、絶縁膜９４を得る。
【０１４２】
この場合の精密ＣＭＰとは、通常のＣＭＰ処理よりも極めて精密に制御された精密ＣＭＰ処理である。精密ＣＭＰ処理は、精度の良い制御を可能にするために研磨レートが５０ｎｍ／ｍｉｎ以下、好ましくは２０ｎｍ／ｍｉｎ以下、より好ましくは１０ｎｍ／ｍｉｎ以下の低研磨レートでありかつ低残段差のドライ又はウェットのＣＭＰである。研磨レートが５０ｎｍ／ｍｉｎを超えると高精度の制御が困難となる。
【０１４３】
そのためには、コロイダルシリカ、酸化セリウム、コランダム、窒化ボロン、ダイアモンド、酸化クロム、酸化鉄、フュームドシリカ、アルミナ及びゼオライトのうちの一種又はその一種を含む混合物からなる、平均粒径が１００ｎｍ以下、好ましくは５０ｎｍ以下、より好ましくは１０ｎｍ以下のスラリーを使用する。スラリーの平均粒径が１００ｎｍを超えると高精度の制御が困難となる。定板の回転速度は、１ｒｐｍ〜１００００ｒｐｍである。この回転速度が１ｒｐｍ未満の場合は、研磨速度が遅くなりすぎて生産性が悪くなる。また、回転速度が１００００ｒｐｍを超えると高精度の制御が困難となる。
【０１４４】
この平坦化の終了は、平坦化処理時間を管理することによって行う。
【０１４５】
その後、同図（Ｈ）に示すように、この平坦化された絶縁膜９４及びＭＲ多層体９２上に磁気シールド膜を兼用する上部電極膜９５を成膜する。
【０１４６】
フォトレジストパターン９３の代わりにハードマスクを用いても良い。導電性のハードマスクを用いた場合、そのハードマスクを除去することなく残しておき、ＭＲ積層体９２のキャップ層として使用しても良い。
【０１４７】
本実施形態における各膜、各層の膜厚、構成材料等は図３ａの実施形態の場合と同様である。また、ＭＲ積層体９２の構造も図３ａの実施形態の場合と同様である。
【０１４８】
本実施形態によれば、ＭＲ積層体９２及び下部電極膜９１上に絶縁膜９４´´積層し、この絶縁膜９４´´上にコンタクトホールを形成した後、精密ＣＭＰによる平坦化によってＭＲ積層体８２の少なくとも上表面が露出するまで絶縁膜９４´を平坦化することにより、ＭＲ積層体９２及びその回りの絶縁膜９４を形成している。
【０１４９】
この手法を用いると、逆テーパを有しない通常のストレートなレジストパターン又はハードマスクを用いることが可能なため、リフトオフ法を用いて形成した場合より微細なＭＲ積層体を形成することが可能となる。また、ＭＲ積層体９２をミリングする時にすそ引きが発生するのを低減できるＲＩＥやハードマスク等が活用できるため、ＭＲ積層体９２の形状の改善にも大きく寄与することができる。さらに、絶縁膜９４のバリやオーバーラップ等の発生は起こり得ず、より厳密なトラック幅の定義が可能となるので、トラック幅が２００ｎｍ以下のＭＲ素子を容易に製造することができる。実際、トラック幅が１００ｎｍの良好な出力特性を有するＴＭＲ素子を製造することができた。
【０１５０】
さらに、絶縁膜９４´を成膜後、ＭＲ積層体９２周辺に凹みが生じ、ここに入り込んだ上部電極膜を通る磁界がＭＲ積層体９２に侵入し、ＭＲ特性を悪化させる一因となるが、本実施形態によれば、ＣＭＰを用いることでその凹部が解消されるのでＭＲ特性の向上も期待できる。
【０１５１】
一般に、ＣＭＰによって研磨される絶縁膜の凸部が互いに異なるサイズからなる場合、研磨条件がよりシビアなものとなり、凹部に入っている絶縁膜がフラットとならず凹状となるディッシングや絶縁膜が薄くなるシニングの発生原因となる。これを防ぐため、異なる径のコンタクトホールによって凸部中央を異なる大きさに抜ききる形でフォトミリングを行う。その結果、ミリング後の凸部サイズが規格化されるため、ＣＭＰ研磨条件のマージンを稼ぐことが可能となる。
【０１５２】
本実施形態は、いわゆるコンタクトホール方式と一部同様のプロセスを経るが、その後、ＣＭＰで研磨することにより、ＭＲ多層体９２の上表面にオーバーラヅプする絶縁膜を完全除去するところに大きな違いがある。
【０１５３】
以上述べた実施形態は全て本発明を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様及び変更態様で実施することができる。従って本発明の範囲は特許請求の範囲及びその均等範囲によってのみ規定されるものである。
【０１５４】
【発明の効果】
以上詳細に説明したように本発明によれば、リフトオフ法ではなく、ＭＲ積層体及び下部電極膜上に絶縁膜を積層し、ＭＲ積層体の少なくとも上表面が露出するまで積層した絶縁膜をＧＣＩＢを用いた処理と、低エッチングレートの低レートＩＢＥとによって平坦化することにより、ＭＲ積層体及びその回りの絶縁膜を形成している。
【０１５５】
この手法を用いると、逆テーパを有しない通常のストレートなレジストパターンを用いることが可能なため、リフトオフ法を用いて形成した場合より微細なＭＲ積層体を形成することが可能となる。また、ＭＲ積層体をミリングする時にすそ引きが発生するのを低減できるＲＩＥやハードマスク等が活用できるため、ＭＲ積層体の形状の改善にも大きく寄与することができる。さらに、絶縁膜のバリやオーバーラップ等の発生は起こり得ず、より厳密なトラック幅の定義が可能となるので、トラック幅が２００ｎｍ以下であり積層面に垂直方向に電流が流れるＭＲ素子を容易に製造することができる。
【図面の簡単な説明】
【図１】リフトオフ法によってＣＰＰ構造のＧＭＲヘッドを形成する一部工程を示す断面図である。
【図２】コンタクトホール法によってＣＰＰ構造のＧＭＲヘッドを形成する一部工程を示す断面図である。
【図３ａ】本発明の一実施形態としてＴＭＲヘッド又はＣＰＰ構造を有するＧＭＲヘッドを形成する一部工程を示す断面図である。
【図３ｂ】図３ａの実施形態における実際の平坦化工程をより詳しく示す断面図である。
【図４ａ】図３ａの実施形態によって形成されたＴＭＲヘッドの層構造の一例を概略的に示す断面図である。
【図４ｂ】図３ａの実施形態によって形成されたＴＭＲヘッドの層構造の他の例を概略的に示す断面図である。
【図５】本発明の他の実施形態としてＴＭＲヘッド又はＣＰＰ構造を有するＧＭＲヘッドを形成する一部工程を示す断面図である。
【図６】本発明のさらに他の実施形態としてＴＭＲヘッド又はＣＰＰ構造を有するＧＭＲヘッドを形成する一部工程を示す断面図である。
【図７】本発明のまたさらに他の実施形態としてＴＭＲヘッド又はＣＰＰ構造を有するＧＭＲヘッドを形成する一部工程を示す断面図である。
【図８】本発明のさらに他の実施形態としてＴＭＲヘッド又はＣＰＰ構造を有するＧＭＲヘッドを形成する一部工程を示す断面図である。
【図９】本発明のさらに他の実施形態としてＴＭＲヘッド又はＣＰＰ構造を有するＧＭＲヘッドを形成する一部工程を示す断面図である。
【符号の説明】
１０、１４、１４´、２０、２４、２４´、３０、３４、３４´、５０、５４、５４´、５４´´、６０、６４、６４´、６４´´、７０、７４、７４´、７４´´、８０、８４、８４´、９０、９４、９４´、９４´´  絶縁膜
１１、２１、３１、５１、６１、７１、８１、９１  下部電極膜
１２、２２、３２、５２、６２、７２、８２、９２  ＭＲ多層体
１２´、２２´、３２´、５２´、６２´、７２´、８２´、９２´  ＭＲ多層膜
１３、２３、２６、３３、５３、６３、７３、８３、９３、９６  フォトレジストパターン
１３ａ  基部
１５、２５、３５、５５、６５、７５、８５、９５  上部電極膜
２４ａ、９４ａ  コンタクトホール
２６ａ、９６ａ  開口
３２ａ  下地層
３２ｂ  ピン層
３２ｃ  ピンド層
３２ｄ  トンネルバリア層
３２ｅ  フリー層
３２ｆ  キャップ層
３２ｇ  非磁性金属層
３２ｈ  反強磁性層
【図１】
0003823882.tif 000002
【図２】
0003823882.tif 000003
【図３ａ】
0003823882.tif 000004
【図３ｂ】
0003823882.tif 000005
【図４ａ】
0003823882.tif 000006
【図４ｂ】
0003823882.tif 000007
【図５】
0003823882.tif 000008
【図６】
0003823882.tif 000009
【図７】
0003823882.tif 000010
【図８】
0003823882.tif 000011
【図９】
0003823882.tif 000012