(57)【要約】半導体基板１上に、下部電極８、絶縁性金属酸化物よりなる容量絶縁膜９及び上部電極１０から構成される容量素子１１が形成されている。容量素子１１を覆うように形成された保護絶縁膜１２の上に第１の配線層１４が形成されている。第１の配線層１４を覆うように第１の層間絶縁膜１５が形成されている。容量素子１１と重なるように設けられ且つ水素の拡散を防止するバリア膜１６を介して、第１の層間絶縁膜１５上に第２の層間絶縁膜１７が形成されている。第２の層間絶縁膜１７上に第２の配線層１９が形成されている。第１の層間絶縁膜１５における水素の含有率は第２の層間絶縁膜１７における水素の含有率よりも低い。
2002056382.tif 000002
【特許請求の範囲】
【請求項１】
半導体基板上に順次形成された、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子と、
前記半導体基板上に前記容量素子を覆うように形成された保護膜と、
前記保護膜の上に形成された第１の配線層と、
前記保護膜の上に前記第１の配線層を覆うように形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように形成されており、水素の拡散を防止するバリア膜と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜の上に形成された第２の配線層とを備え、
前記第１の層間絶縁膜における水素の含有率は前記第２の層間絶縁膜における水素の含有率よりも低いことを特徴とする半導体装置。
【請求項２】
請求項１において、
前記バリア膜は水分の拡散を防止し、
前記第１の層間絶縁膜における水分の含有率は前記第２の層間絶縁膜における水分の含有率よりも低いことを特徴とする半導体装置。
【請求項３】
請求項１において、
前記バリア膜は、チタン膜、酸化チタン膜、タンタル膜、酸化タンタル膜、アルミナ膜、窒化珪素膜、窒化酸化珪素膜、窒化チタンアルミニウム膜、及び、チタンとアルミニウムとの合金膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置。
【請求項４】
請求項１において、
前記容量絶縁膜は、ビスマス層状のペロブスカイト型結晶構造を有する強誘電体膜、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３膜（但し０≦ｘ≦１）、（Ｂａ１−ｙＳｒｙ）ＴｉＯ３膜（但し０≦ｙ≦１）、Ｔａ２Ｏ５膜、Ａｌ２Ｏ３膜、及び、Ｌａ２Ｏ３膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置。
【請求項５】
請求項１において、
前記半導体基板上に形成されており、前記容量素子と共にメモリセルアレイを構成するトランジスタをさらに備え、
前記バリア膜は前記メモリセルアレイの配置領域の全体と重なるように形成されていることを特徴とする半導体装置。
【請求項６】
請求項５において、
前記容量素子は、前記トランジスタを含む前記半導体基板上に絶縁膜を介して設けられており、
前記第１の配線層は、前記上部電極に達するように前記保護膜に設けられた第１のコンタクトホールと、前記トランジスタに達するように前記保護膜及び絶縁膜に設けられた第２のコンタクトホールとを介して、前記容量素子と前記トランジスタとを電気的に接続することを特徴とする半導体装置。
【請求項７】
請求項５において、
前記容量素子は、前記トランジスタを含む前記半導体基板上に絶縁膜を介して設けられており、
前記絶縁膜には、前記下部電極と前記トランジスタとを接続するプラグが設けられ、それによって前記容量素子と前記トランジスタとが電気的に接続することを特徴とする半導体装置。
【請求項８】
請求項１において、
前記バリア膜は、前記下部電極及び上部電極のうちのいずれか一方と重なるように形成されていることを特徴とする半導体装置。
【請求項９】
請求項１において、
前記第１の層間絶縁膜及び第２の層間絶縁膜のそれぞれにおける前記バリア膜が形成されていない領域に前記第１の配線層に達するように形成されたビアホールをさらに備え、
前記第２の配線層は前記ビアホールを介して前記第１の配線層と電気的に接続することを特徴とする半導体装置。
【請求項１０】
半導体基板上に順次形成された、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子と、
前記半導体基板上に前記容量素子を覆うように形成された保護膜と、
前記保護膜の上に形成された第１の配線層と、
前記保護膜の上に前記第１の配線層を覆うように形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように形成されており、水分の拡散を防止するバリア膜と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜の上に形成された第２の配線層とを備え、
前記第１の層間絶縁膜における水分の含有率は前記第２の層間絶縁膜における水分の含有率よりも低いことを特徴とする半導体装置。
【請求項１１】
請求項１０において、
前記バリア膜は、チタン膜、酸化チタン膜、タンタル膜、酸化タンタル膜、アルミナ膜、窒化珪素膜、窒化酸化珪素膜、窒化チタンアルミニウム膜、及び、チタンとアルミニウムとの合金膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置。
【請求項１２】
請求項１０において、
前記容量絶縁膜は、ビスマス層状のペロブスカイト型結晶構造を有する強誘電体膜、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３膜（但し０≦ｘ≦１）、（Ｂａ１−ｙＳｒｙ）ＴｉＯ３膜（但し０≦ｙ≦１）、Ｔａ２Ｏ５膜、Ａｌ２Ｏ３膜、及び、Ｌａ２Ｏ３膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置。
【請求項１３】
請求項１０において、
前記半導体基板上に形成されており、前記容量素子と共にメモリセルアレイを構成するトランジスタをさらに備え、
前記バリア膜は前記メモリセルアレイの配置領域の全体と重なるように形成されていることを特徴とする半導体装置。
【請求項１４】
請求項１３において、
前記容量素子は、前記トランジスタを含む前記半導体基板上に絶縁膜を介して設けられており、
前記第１の配線層は、前記上部電極に達するように前記保護膜に設けられた第１のコンタクトホールと、前記トランジスタに達するように前記保護膜及び絶縁膜に設けられた第２のコンタクトホールとを介して、前記容量素子と前記トランジスタとを電気的に接続することを特徴とする半導体装置。
【請求項１５】
請求項１３において、
前記容量素子は、前記トランジスタを含む前記半導体基板上に絶縁膜を介して設けられており、
前記絶縁膜には、前記下部電極と前記トランジスタとを接続するプラグが設けられ、それによって前記容量素子と前記トランジスタとが電気的に接続することを特徴とする半導体装置。
【請求項１６】
請求項１０において、
前記バリア膜は、前記下部電極及び上部電極のうちのいずれか一方と重なるように形成されていることを特徴とする半導体装置。
【請求項１７】
請求項１０において、
前記第１の層間絶縁膜及び第２の層間絶縁膜のそれぞれにおける前記バリア膜が形成されていない領域に前記第１の配線層に達するように形成されたビアホールをさらに備え、
前記第２の配線層は前記ビアホールを介して前記第１の配線層と電気的に接続することを特徴とする半導体装置。
【請求項１８】
半導体基板上に順次形成された、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子と、
前記半導体基板上に前記容量素子を覆うように形成された保護膜と、
前記保護膜の上に形成された第１の配線層と、
前記保護膜の上に前記第１の配線層を覆うように形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように形成されており、水素の拡散を防止するバリア膜と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜の上に形成された第２の配線層とを備え、
前記第１の層間絶縁膜は、熱ＣＶＤ法により形成された酸化珪素膜であり、
前記第２の層間絶縁膜は、プラズマＣＶＤ法により形成された酸化珪素膜、及び、プラズマＣＶＤ法により形成された弗化酸化珪素膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置。
【請求項１９】
半導体基板上に順次形成された、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子と、
前記半導体基板上に前記容量素子を覆うように形成された保護膜と、
前記保護膜の上に形成された第１の配線層と、
前記保護膜の上に前記第１の配線層を覆うように形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように形成されており、水分の拡散を防止するバリア膜と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜の上に形成された第２の配線層とを備え、
前記第１の層間絶縁膜は、熱ＣＶＤ法により形成された酸化珪素膜であり、
前記第２の層間絶縁膜は、オゾンとＴＥＯＳとの反応により形成された酸化珪素膜、及び、ＳＯＧ膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置。
【請求項２０】
半導体基板上に、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を形成する工程と、
前記半導体基板上に前記容量素子を覆うように保護膜を形成する工程と、
前記保護膜の上に第１の配線層を形成する工程と、
前記保護膜の上に前記第１の配線層を覆うように第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように、水素の拡散を防止するバリア膜を形成する工程と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜の上に第２の配線層を形成する工程とを備え、
前記第１の層間絶縁膜における水素の含有率は前記第２の層間絶縁膜における水素の含有率よりも低いことを特徴とする半導体装置の製造方法。
【請求項２１】
請求項２０において、
前記バリア膜は水分の拡散を防止し、
前記第１の層間絶縁膜における水分の含有率は前記第２の層間絶縁膜における水分の含有率よりも低いことを特徴とする半導体装置の製造方法。
【請求項２２】
請求項２０において、
前記バリア膜は、チタン膜、酸化チタン膜、タンタル膜、酸化タンタル膜、アルミナ膜、窒化珪素膜、窒化酸化珪素膜、窒化チタンアルミニウム膜、及び、チタンとアルミニウムとの合金膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置の製造方法。
【請求項２３】
請求項２０において、
前記容量絶縁膜は、ビスマス層状のペロブスカイト型結晶構造を有する強誘電体膜、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３膜（但し０≦ｘ≦１）、（Ｂａ１−ｙＳｒｙ）ＴｉＯ３膜（但し０≦ｙ≦１）、Ｔａ２Ｏ５膜、Ａｌ２Ｏ３膜、及び、Ｌａ２Ｏ３膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置の製造方法。
【請求項２４】
請求項２０において、
前記容量素子を形成する工程よりも前に、前記半導体基板上に、前記容量素子と共にメモリセルアレイを構成するトランジスタを形成する工程をさらに備え、
前記バリア膜を形成する工程は、前記メモリセルアレイの配置領域の全体と重なるように前記バリア膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２５】
請求項２４において、
前記容量素子は、前記トランジスタを含む前記半導体基板上に絶縁膜を介して設けられており、
前記保護膜を形成する工程と前記第１の配線層を形成する工程との間に、前記保護膜に前記上部電極に達するように第１のコンタクトホールを形成すると共に前記保護膜及び絶縁膜に前記トランジスタに達するように第２のコンタクトホールを形成する工程をさらに備え、
前記第１の配線層を形成する工程は、前記第１のコンタクトホール及び第２のコンタクトホールが埋まるように前記第１の配線層を形成し、それによって前記容量素子と前記トランジスタとを電気的に接続する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２６】
請求項２４において、
前記容量素子は、前記トランジスタを含む前記半導体基板上に絶縁膜を介して設けられており、
前記容量素子を形成する工程よりも前に、前記絶縁膜にプラグを前記トランジスタと接続するように形成する工程をさらに備え、
前記容量素子を形成する工程は、前記プラグと接続するように前記下部電極を形成し、それによって前記容量素子と前記トランジスタとを電気的に接続する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２７】
請求項２０において、
前記バリア膜を形成する工程は、前記下部電極及び上部電極のうちのいずれか一方と重なるように前記バリア膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２８】
請求項２０において、
前記第２の層間絶縁膜を形成する工程と前記第２の配線層を形成する工程との間に、前記第１の層間絶縁膜及び第２の層間絶縁膜のそれぞれにおける前記バリア膜が形成されていない領域に前記第１の配線層に達するようにビアホールを形成する工程をさらに備え、
前記第２の配線層を形成する工程は、前記ビアホールが埋まるように前記第２の配線層を形成し、それによって前記第１の配線層と前記第２の配線層とを電気的に接続する工程を含むことを特徴とする半導体装置の製造方法。
【請求項２９】
半導体基板上に、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を形成する工程と、
前記半導体基板上に前記容量素子を覆うように保護膜を形成する工程と、
前記保護膜の上に第１の配線層を形成する工程と、
前記保護膜の上に前記第１の配線層を覆うように第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように、水分の拡散を防止するバリア膜を形成する工程と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜の上に第２の配線層を形成する工程とを備え、
前記第１の層間絶縁膜における水分の含有率は前記第２の層間絶縁膜における水分の含有率よりも低いことを特徴とする半導体装置の製造方法。
【請求項３０】
請求項２９において、
前記バリア膜は、チタン膜、酸化チタン膜、タンタル膜、酸化タンタル膜、アルミナ膜、窒化珪素膜、窒化酸化珪素膜、窒化チタンアルミニウム膜、及び、チタンとアルミニウムとの合金膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置の製造方法。
【請求項３１】
請求項２９において、
前記容量絶縁膜は、ビスマス層状のペロブスカイト型結晶構造を有する強誘電体膜、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３膜（但し０≦ｘ≦１）、（Ｂａ１−ｙＳｒｙ）ＴｉＯ３膜（但し０≦ｙ≦１）、Ｔａ２Ｏ５膜、Ａｌ２Ｏ３膜、及び、Ｌａ２Ｏ３膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置の製造方法。
【請求項３２】
請求項２９において、
前記容量素子を形成する工程よりも前に、前記半導体基板上に、前記容量素子と共にメモリセルアレイを構成するトランジスタを形成する工程をさらに備え、
前記バリア膜を形成する工程は、前記メモリセルアレイの配置領域の全体と重なるように前記バリア膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項３３】
請求項３２において、
前記容量素子は、前記トランジスタを含む前記半導体基板上に絶縁膜を介して設けられており、
前記保護膜を形成する工程と前記第１の配線層を形成する工程との間に、前記保護膜に前記上部電極に達するように第１のコンタクトホールを形成すると共に前記保護膜及び絶縁膜に前記トランジスタに達するように第２のコンタクトホールを形成する工程をさらに備え、
前記第１の配線層を形成する工程は、前記第１のコンタクトホール及び第２のコンタクトホールが埋まるように前記第１の配線層を形成し、それによって前記容量素子と前記トランジスタとを電気的に接続する工程を含むことを特徴とする半導体装置の製造方法。
【請求項３４】
請求項３２において、
前記容量素子は、前記トランジスタを含む前記半導体基板上に絶縁膜を介して設けられており、
前記容量素子を形成する工程よりも前に、前記絶縁膜にプラグを前記トランジスタと接続するように形成する工程をさらに備え、
前記容量素子を形成する工程は、前記プラグと接続するように前記下部電極を形成し、それによって前記容量素子と前記トランジスタとを電気的に接続する工程を含むことを特徴とする半導体装置の製造方法。
【請求項３５】
請求項２９において、
前記バリア膜を形成する工程は、前記下部電極及び上部電極のうちのいずれか一方と重なるように前記バリア膜を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項３６】
請求項２９において、
前記第２の層間絶縁膜を形成する工程と前記第２の配線層を形成する工程との間に、前記第１の層間絶縁膜及び第２の層間絶縁膜のそれぞれにおける前記バリア膜が形成されていない領域に前記第１の配線層に達するようにビアホールを形成する工程をさらに備え、
前記第２の配線層を形成する工程は、前記ビアホールが埋まるように前記第２の配線層を形成し、それによって前記第１の配線層と前記第２の配線層とを電気的に接続する工程を含むことを特徴とする半導体装置の製造方法。
【請求項３７】
半導体基板上に、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を形成する工程と、
前記半導体基板上に前記容量素子を覆うように保護膜を形成する工程と、
前記保護膜の上に第１の配線層を形成する工程と、
前記保護膜の上に前記第１の配線層を覆うように第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように、水素の拡散を防止するバリア膜を形成する工程と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜の上に第２の配線層を形成する工程とを備え、
前記第１の層間絶縁膜は、熱ＣＶＤ法により形成された酸化珪素膜であり、
前記第２の層間絶縁膜は、プラズマＣＶＤ法により形成された酸化珪素膜、及び、プラズマＣＶＤ法により形成された弗化酸化珪素膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置の製造方法。
【請求項３８】
半導体基板上に、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を形成する工程と、
前記半導体基板上に前記容量素子を覆うように保護膜を形成する工程と、
前記保護膜の上に第１の配線層を形成する工程と、
前記保護膜の上に前記第１の配線層を覆うように第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように、水分の拡散を防止するバリア膜を形成する工程と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜の上に第２の配線層を形成する工程とを備え、
前記第１の層間絶縁膜は、熱ＣＶＤ法により形成された酸化珪素膜であり、
前記第２の層間絶縁膜は、オゾンとＴＥＯＳとの反応により形成された酸化珪素膜、及び、ＳＯＧ膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
技術分野
本発明は、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を備えた半導体装置に関する。
背景技術
近年、デジタル技術の進展に伴って大容量のデータを処理又は保存する傾向が推進されている中で電子機器が一段と高度化されてきている。その結果、電子機器に使用される半導体装置や該半導体装置に搭載される半導体素子の微細化が急速に進んできている。それに伴ってダイナミックＲＡＭ（Ｒａｎｄｏｍ　Ａｃｃｅｓｓ　Ｍｅｍｏｒｙ）の高集積化を実現するために、容量素子の容量絶縁膜として従来の珪素酸化物又は珪素窒化物の代わりに高誘電率を有する誘電体（以下、高誘電体と称する）を用いる技術に関する研究開発が広く行なわれている。また、従来にない低電圧動作と高速の書き込み及び読み出しとを可能にする不揮発性ＲＡＭの実用化を目指して、自発分極特性を有する強誘電体に関する研究開発が盛んに行なわれている。尚、高誘電体及び強誘電体はいずれも絶縁性金属酸化物である。
不揮発性ＲＡＭ等の半導体記憶装置を実現するための最重要課題は、容量素子をその特性が劣化しないようにＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ　Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）集積回路に集積化できるようにする製造プロセスを開発することである。このような製造プロセスの開発においては、製造プロセス中に発生する水素又は水分による容量絶縁膜の還元反応、つまり高誘電体又は強誘電体の還元反応に起因して生じる容量素子の特性劣化を抑制することが最も困難な課題である。
容量絶縁膜の還元反応に起因する容量素子の特性劣化が配線層を形成する前の工程で起こった場合には、酸素雰囲気中での６５０℃以上の高温アニール（以下、高温酸素アニールと称する）を用いて容量絶縁膜を再度酸化することにより、容量素子の特性を回復することができる。しかし、配線層の形成後においては、アルミニウム等に代表される配線材料の耐熱限界のために熱処理温度の上限が４５０℃程度となるので、高温酸素アニールを用いた酸化処理は利用できない。従って、配線層の形成後に発生する水素又は水分による容量絶縁膜の還元反応を防止して容量素子の特性劣化を抑制するためには、水素又は水分が容量絶縁膜を構成する絶縁性金属酸化物に到達できないようにすることが必須となる。
以下、従来の半導体装置、具体的には、特開平１０−３２１８１１号公報に開示されている半導体装置について、図面を参照しながら説明する。
図１０は従来の半導体装置の断面図である。
図１０に示すように、半導体基板１０１における素子分離絶縁膜１０２により囲まれた領域（以下、素子領域と称する）にゲート絶縁膜１０３を介してゲート電極１０４が形成されている。ゲート電極１０４の両側面にサイドウォール１０５が形成されていると共に、半導体基板１０１の素子領域にソース領域又はドレイン領域となる不純物拡散層１０６が形成されている。
ゲート電極１０４及び不純物拡散層１０６等から構成されるトランジスタが集積化された半導体基板１０１の全面を覆うように第１の保護絶縁膜１０７が形成されている。第１の保護絶縁膜１０７の上に、下部電極１０８、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３（但し０≦ｘ≦１）よりなる容量絶縁膜１０９、及び上部電極１１０から構成される容量素子１１１が形成されている。また、第１の保護絶縁膜１０７の上に容量素子１１１を覆うように第２の保護絶縁膜１１２が形成されている。第２の保護絶縁膜１１２に第１のコンタクトホール１１３Ａが上部電極１１０に達するように形成されていると共に、第１の保護絶縁膜１０７及び第２の保護絶縁膜１１２に第２のコンタクトホール１１３Ｂが不純物拡散層１０６に達するように形成されている。第１のコンタクトホール１１３Ａ及び第２のコンタクトホール１１３Ｂを含む第２の保護絶縁膜１１２の上に相互接続層１１４が形成されている。すなわち、相互接続層１１４はその一部分が第１のコンタクトホール１１３Ａ及び第２のコンタクトホール１１３Ｂに埋め込まれており、それによって容量素子１１１と前述のトランジスタ（具体的にはソース領域又はドレイン領域となる不純物拡散層１０６）とが電気的に接続する。また、第２の保護絶縁膜１１２の上に相互接続層１１４を覆うように第３の保護絶縁膜１１５が形成されている。
第１の保護絶縁膜１０７、第２の保護絶縁膜１１２及び第３の保護絶縁膜１１５に複数の第３のコンタクトホール１１６がそれぞれ不純物拡散層１０６に達するように形成されている。各第３のコンタクトホール１１６を含む第３の保護絶縁膜１１５の上に第１の配線層１１７が形成されている。すなわち、第１の配線層１１７はその一部分が各第３のコンタクトホール１１６に埋め込まれており、それによって前述のトランジスタと第１の配線層１１７とが電気的に接続する。
第１の配線層１１７が形成された半導体基板１０１の上に全面に亘って第１の層間絶縁膜１１８が形成されている。第１の層間絶縁膜１１８はプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）法により形成された酸化珪素膜又はスピンオングラス（ＳＯＧ）法により形成されたＳＯＧ膜等であって、その上面は平坦化されている。第１の層間絶縁膜１１８の上に全面に亘って、水素又は水分の拡散を防止する水素バリア層１１９が形成されていると共に、水素バリア層１１９の上に全面に亘って第２の層間絶縁膜１２０が形成されている。第１の層間絶縁膜１１８、水素バリア層１１９及び第２の層間絶縁膜１２０に、第１の配線層１１７の所定の部分に達するビアホール１２１が形成されている。ビアホール１２１は第２の層間絶縁膜１２０、水素バリア層１１９及び第１の層間絶縁膜１１８に対して順次エッチングを行なうことにより形成される。ビアホール１２１を含む第２の層間絶縁膜１２０の上に第２の配線層１２２が形成されている。すなわち、第２の配線層１２２はその一部分がビアホール１２１に埋め込まれており、それによって第１の配線層１１７と第２の配線層１２２とが電気的に接続する。
図１０に示す従来の半導体装置においては、第１の配線層１１７上の第１の層間絶縁膜１１８の上に水素バリア層１１９を介して第２の層間絶縁膜１２０が形成されているため、第２の層間絶縁膜１２０の形成工程以降に発生する水素又は水分による容量絶縁膜１０９の還元反応を抑制できる。
しかしながら、本件発明者らは、図１０に示す従来の半導体装置によっては次に説明する２つの課題を解決できないことを見出した。第１の課題は、第１の層間絶縁膜１１８の成膜中に発生する水素によって容量絶縁膜１０９の還元反応つまり容量素子１１１の特性劣化が生じることである。第２の課題は、第１の層間絶縁膜１１８の形成後に第１の層間絶縁膜１１８中の水分が時間の経過と共に拡散して容量素子１１１まで到達し、それによって容量素子１１１の特性劣化が生じることである。尚、第１の層間絶縁膜１１８の下側には第１の配線層１１７が形成されているため、第１の層間絶縁膜１１８の形成後に高温酸素アニールを用いた酸化処理を行なうことによって容量素子１１１の特性を回復することはできない。
図１１（ａ）、（ｂ）は前述の第１及び第２の課題をそれぞれ説明するための図である。
第１の層間絶縁膜１１８として、例えば、プラズマＣＶＤ法により形成された酸化珪素膜１１８Ａを用いる場合、水素を含んだシラン又はオルト珪酸テトラエチル（ＴＥＯＳ）等が酸化珪素膜１１８Ａの原料として用いられるため、図１１（ａ）に示すように、プラズマ中に大量に発生する水素イオン又は水素ラジカルが容量素子１１１まで到達する。その結果、容量絶縁膜１０９を構成する高誘電体又は強誘電体が還元されて容量素子１１１の特性が劣化してしまう。
また、第１の層間絶縁膜１１８として、例えば、ＳＯＧ法又はオゾンとＴＥＯＳとの反応により形成された酸化珪素膜１１８Ｂを用いる場合、図１１（ｂ）に示すように、酸化珪素膜１１８Ｂ中には大量の水分つまりＯＨ基が含まれており、該ＯＨ基が時間の経過とともに容量素子１１１まで到達する。その結果、容量絶縁膜１０９を構成する高誘電体又は強誘電体が還元されて容量素子１１１の特性が劣化してしまう。尚、前述の経時変化に起因して容量素子１１１に到達するＯＨ基とは別に、第１の層間絶縁膜１１８の成膜後に４００℃以上の熱処理が施された場合にもＯＨ基が容量素子１１１まで容易に到達してしまい、それによって容量素子１１１の特性劣化が引き起こされる。
すなわち、従来の半導体装置においては、絶縁性金属酸化物よりなる容量絶縁膜の還元反応に起因する容量素子の特性劣化を防止できず、そのために優れた特性を有する半導体装置を実現することができなかった。
発明の開示
前記に鑑み、本発明は、配線層形成後の高温酸素アニールを使用できない状態において絶縁性金属酸化物よりなる容量絶縁膜が還元されることを防止し、それによって容量素子の特性を向上させることを目的とする。
前記の目的を達成するために、本発明に係る第１の半導体装置は、半導体基板上に順次形成された、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子と、半導体基板上に容量素子を覆うように形成された保護膜と、保護膜の上に形成された第１の配線層と、保護膜の上に第１の配線層を覆うように形成された第１の層間絶縁膜と、第１の層間絶縁膜の上に容量素子の少なくとも一部分と重なるように形成されており、水素の拡散を防止するバリア膜と、第１の層間絶縁膜の上及びバリア膜の上に形成された第２の層間絶縁膜と、第２の層間絶縁膜の上に形成された第２の配線層とを備え、第１の層間絶縁膜における水素の含有率は第２の層間絶縁膜における水素の含有率よりも低い。
第１の半導体装置によると、絶縁性金属酸化物よりなる容量絶縁膜を有する容量素子の形成後に設けられた第１の配線層の上に、水素の含有率が低い第１の層間絶縁膜が形成されている。すなわち、第１の層間絶縁膜に含まれる水素（第１の層間絶縁膜の成膜時に発生する水素イオン又は水素ラジカルを含む）が少ないので、該水素に起因する容量絶縁膜の還元反応を抑制できる。また、容量素子と重なるように形成されており且つ水素の拡散を防止するバリア膜を介して、第２の層間絶縁膜が第１の層間絶縁膜の上に形成されている。このため、第２の層間絶縁膜に含まれる水素（第２の層間絶縁膜の成膜時に発生する水素イオン又は水素ラジカルを含む）が容量素子に侵入して容量絶縁膜が還元されることがない。同様に、第２の層間絶縁膜の形成後の製造プロセスで発生する水素によって容量絶縁膜が還元されることもない。従って、第１の配線層の形成後の高温酸素アニールを使用できない状態において容量絶縁膜が還元されることを防止でき、それによって容量素子の特性を向上させることができる。
第１の半導体装置において、バリア膜は水分の拡散を防止し、第１の層間絶縁膜における水分の含有率は第２の層間絶縁膜における水分の含有率よりも低いことが好ましい。
このようにすると、第１の層間絶縁膜に含まれる水分つまりＯＨ基が少ないので、該ＯＨ基に起因する容量絶縁膜の還元反応を抑制できる。また、容量素子と重なるように形成されており且つ水分の拡散を防止するバリア膜を介して、第２の層間絶縁膜が第１の層間絶縁膜の上に形成されている。このため、第２の層間絶縁膜に含まれる水分が容量素子に侵入して容量絶縁膜が還元されることがないと共に、第２の層間絶縁膜の形成後の製造プロセスで発生する水分によって容量絶縁膜が還元されることもない。従って、容量絶縁膜が還元されることをより確実に防止でき、それによって容量素子の特性をより確実に向上させることができる。
第１の半導体装置において、バリア膜は、チタン膜、酸化チタン膜、タンタル膜、酸化タンタル膜、アルミナ膜、窒化珪素膜、窒化酸化珪素膜、窒化チタンアルミニウム膜、及びチタンとアルミニウムとの合金膜のうちの少なくとも１つの膜を有していることが好ましい。
このようにすると、第２の層間絶縁膜に含まれる水素、又は第２の層間絶縁膜の形成後の製造プロセスで発生する水素が容量素子に侵入することがないので、容量絶縁膜の還元反応に起因する容量素子の特性劣化を確実に防止できる。
第１の半導体装置において、容量絶縁膜は、ビスマス層状のペロブスカイト型結晶構造を有する強誘電体膜、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３膜（但し０≦ｘ≦１）、（Ｂａ１−ｙＳｒｙ）ＴｉＯ３膜（但し０≦ｙ≦１）、Ｔａ２Ｏ５膜、Ａｌ２Ｏ３膜及びＬａ２Ｏ３膜のうちの少なくとも１つの膜を有していることが好ましい。
このようにすると、信頼性に優れた高誘電体膜又は強誘電体膜を容量絶縁膜として用いた容量素子を実現できる。
第１の半導体装置において、半導体基板上に形成されており、容量素子と共にメモリセルアレイを構成するトランジスタをさらに備え、バリア膜はメモリセルアレイの配置領域の全体と重なるように形成されていることが好ましい。
このようにすると、第２の層間絶縁膜に含まれる水素等が容量素子に侵入することがないので、容量絶縁膜の還元反応に起因する容量素子の特性劣化を確実に防止できる。
また、トランジスタを備えている場合、容量素子は、トランジスタを含む半導体基板上に絶縁膜を介して設けられており、第１の配線層は、上部電極に達するように保護膜に設けられた第１のコンタクトホールと、トランジスタに達するように保護膜及び絶縁膜に設けられた第２のコンタクトホールとを介して、容量素子とトランジスタとを電気的に接続していてもよい。すなわち、容量素子はプレーナ型であってもよい。
また、トランジスタを備えている場合、容量素子は、トランジスタを含む半導体基板上に絶縁膜を介して設けられており、絶縁膜には、下部電極とトランジスタとを接続するプラグが設けられ、それによって容量素子とトランジスタとが電気的に接続されていてもよい。すなわち、容量素子はスタック型であってもよい。
第１の半導体装置において、バリア膜は下部電極及び上部電極のうちのいずれか一方と重なるように形成されていることが好ましい。
このようにすると、第２の層間絶縁膜に含まれる水素等が容量素子に侵入することがないので、容量絶縁膜の還元反応に起因する容量素子の特性劣化を確実に防止できる。
第１の半導体装置において、第１の層間絶縁膜及び第２の層間絶縁膜のそれぞれにおけるバリア膜が形成されていない領域に第１の配線層に達するように形成されたビアホールをさらに備え、第２の配線層はビアホールを介して第１の配線層と電気的に接続することが好ましい。
このようにすると、バリア膜が導電性を有する場合にも、バリア膜と多層配線との短絡を防止できる。
本発明に係る第２の半導体装置は、半導体基板上に順次形成された、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子と、半導体基板上に容量素子を覆うように形成された保護膜と、保護膜の上に形成された第１の配線層と、保護膜の上に第１の配線層を覆うように形成された第１の層間絶縁膜と、第１の層間絶縁膜の上に容量素子の少なくとも一部分と重なるように形成されており、水分の拡散を防止するバリア膜と、第１の層間絶縁膜の上及びバリア膜の上に形成された第２の層間絶縁膜と、第２の層間絶縁膜の上に形成された第２の配線層とを備え、第１の層間絶縁膜における水分の含有率は第２の層間絶縁膜における水分の含有率よりも低い。
第２の半導体装置によると、絶縁性金属酸化物よりなる容量絶縁膜を有する容量素子の形成後に設けられた第１の配線層の上に、水分の含有率が低い第１の層間絶縁膜が形成されている。すなわち、第１の層間絶縁膜に含まれる水分つまりＯＨ基が少ないので、該ＯＨ基が時間の経過とともに容量素子まで到達して容量絶縁膜を構成する絶縁性金属酸化物を還元すること、つまりＯＨ基に起因する容量絶縁膜の還元反応を抑制できる。また、容量素子と重なるように形成されており且つ水分の拡散を防止するバリア膜を介して、第２の層間絶縁膜が第１の層間絶縁膜の上に形成されている。このため、第２の層間絶縁膜に含まれる水分が容量素子に侵入して容量絶縁膜が還元されることがない。同様に、第２の層間絶縁膜の形成後の製造プロセスで発生する水分によって容量絶縁膜が還元されることもない。従って、第１の配線層の形成後の高温酸素アニールを使用できない状態において容量絶縁膜が還元されることを防止でき、それによって容量素子の特性を向上させることができる。
第２の半導体装置において、バリア膜は、チタン膜、酸化チタン膜、タンタル膜、酸化タンタル膜、アルミナ膜、窒化珪素膜、窒化酸化珪素膜、窒化チタンアルミニウム膜、及びチタンとアルミニウムとの合金膜のうちの少なくとも１つの膜を有していることが好ましい。
このようにすると、第２の層間絶縁膜に含まれる水分、又は第２の層間絶縁膜の形成後の製造プロセスで発生する水分が容量素子に侵入することがないので、容量絶縁膜の還元反応に起因する容量素子の特性劣化を確実に防止できる。
第２の半導体装置において、容量絶縁膜は、ビスマス層状のペロブスカイト型結晶構造を有する強誘電体膜、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３膜（但し０≦ｘ≦１）、（Ｂａ１−ｙＳｒｙ）ＴｉＯ３膜（但し０≦ｙ≦１）、Ｔａ２Ｏ５膜、Ａｌ２Ｏ３膜及びＬａ２Ｏ３膜のうちの少なくとも１つの膜を有していることが好ましい。
このようにすると、信頼性に優れた高誘電体膜又は強誘電体膜を容量絶縁膜として用いた容量素子を実現できる。
第２の半導体装置において、半導体基板上に形成されており、容量素子と共にメモリセルアレイを構成するトランジスタをさらに備え、バリア膜はメモリセルアレイの配置領域の全体と重なるように形成されていることが好ましい。
このようにすると、第２の層間絶縁膜中に含まれる水分等が容量素子に侵入することがないので、容量絶縁膜の還元反応に起因する容量素子の特性劣化を確実に防止できる。
また、トランジスタを備えている場合、容量素子は、トランジスタを含む半導体基板上に絶縁膜を介して設けられており、第１の配線層は、上部電極に達するように保護膜に設けられた第１のコンタクトホールと、トランジスタに達するように保護膜及び絶縁膜に設けられた第２のコンタクトホールとを介して、容量素子とトランジスタとを電気的に接続していてもよい。すなわち、容量素子はプレーナ型であってもよい。
また、トランジスタを備えている場合、容量素子は、トランジスタを含む半導体基板上に絶縁膜を介して設けられており、絶縁膜には、下部電極とトランジスタとを接続するプラグが設けられ、それによって容量素子とトランジスタとが電気的に接続されていてもよい。すなわち、容量素子はスタック型であってもよい。
第２の半導体装置において、バリア膜は下部電極及び上部電極のうちのいずれか一方と重なるように形成されていることが好ましい。
このようにすると、第２の層間絶縁膜に含まれる水分等が容量素子に侵入することがないので、容量絶縁膜の還元反応に起因する容量素子の特性劣化を確実に防止できる。
第２の半導体装置において、第１の層間絶縁膜及び第２の層間絶縁膜のそれぞれにおけるバリア膜が形成されていない領域に第１の配線層に達するように形成されたビアホールをさらに備え、第２の配線層はビアホールを介して第１の配線層と電気的に接続することが好ましい。
このようにすると、バリア膜が導電性を有する場合にも、バリア膜と多層配線との短絡を防止できる。
本発明に係る第３の半導体装置は、半導体基板上に順次形成された、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子と、半導体基板上に容量素子を覆うように形成された保護膜と、保護膜の上に形成された第１の配線層と、保護膜の上に第１の配線層を覆うように形成された第１の層間絶縁膜と、第１の層間絶縁膜の上に容量素子の少なくとも一部分と重なるように形成されており、水素の拡散を防止するバリア膜と、第１の層間絶縁膜の上及びバリア膜の上に形成された第２の層間絶縁膜と、第２の層間絶縁膜の上に形成された第２の配線層とを備え、第１の層間絶縁膜は、熱ＣＶＤ法により形成された酸化珪素膜であり、第２の層間絶縁膜は、プラズマＣＶＤ法により形成された酸化珪素膜、及び、プラズマＣＶＤ法により形成された弗化酸化珪素膜のうちの少なくとも１つの膜を有している。
第３の半導体装置によると、絶縁性金属酸化物よりなる容量絶縁膜を有する容量素子の形成後に設けられた第１の配線層の上に、熱ＣＶＤ法により形成された酸化珪素膜からなる第１の層間絶縁膜が形成されている。このため、第１の層間絶縁膜に含まれる水素（第１の層間絶縁膜の成膜時に発生する水素イオン又は水素ラジカルを含む）が少ないので、該水素に起因する容量絶縁膜の還元反応を抑制できる。また、容量素子と重なるように形成されており且つ水素の拡散を防止するバリア膜を介して、第２の層間絶縁膜が第１の層間絶縁膜の上に形成されている。このため、第２の層間絶縁膜に含まれる水素（第２の層間絶縁膜の成膜時に発生する水素イオン又は水素ラジカルを含む）が容量素子に侵入して容量絶縁膜が還元されることがない。同様に、第２の層間絶縁膜の形成後の製造プロセスで発生する水素によって容量絶縁膜が還元されることもない。従って、第１の配線層の形成後の高温酸素アニールを使用できない状態において容量絶縁膜が還元されることを防止でき、それによって容量素子の特性を向上させることができる。
また、第３の半導体装置によると、第２の層間絶縁膜は、プラズマＣＶＤ法により形成された酸化珪素膜又は弗化酸化珪素膜からなるため、第２の層間絶縁膜の平坦化を容易に実現できるので、第２の配線層の形成工程及びその後の工程を簡単化できる。
本発明に係る第４の半導体装置は、半導体基板上に順次形成された、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子と、半導体基板上に容量素子を覆うように形成された保護膜と、保護膜の上に形成された第１の配線層と、保護膜の上に第１の配線層を覆うように形成された第１の層間絶縁膜と、第１の層間絶縁膜の上に容量素子の少なくとも一部分と重なるように形成されており、水分の拡散を防止するバリア膜と、第１の層間絶縁膜の上及びバリア膜の上に形成された第２の層間絶縁膜と、第２の層間絶縁膜の上に形成された第２の配線層とを備え、第１の層間絶縁膜は、熱ＣＶＤ法により形成された酸化珪素膜であり、第２の層間絶縁膜は、オゾンとＴＥＯＳとの反応により形成された酸化珪素膜、及び、ＳＯＧ膜のうちの少なくとも１つの膜を有している。
第４の半導体装置によると、絶縁性金属酸化物よりなる容量絶縁膜を有する容量素子の形成後に設けられた第１の配線層の上に、熱ＣＶＤ法により形成された酸化珪素膜からなる第１の層間絶縁膜が形成されている。すなわち、第１の層間絶縁膜に含まれる水分つまりＯＨ基が少ないので、該ＯＨ基に起因する容量絶縁膜の還元反応を抑制できる。また、容量素子と重なるように形成されており且つ水分の拡散を防止するバリア膜を介して、第２の層間絶縁膜が第１の層間絶縁膜の上に形成されている。このため、第２の層間絶縁膜に含まれる水分が容量素子に侵入して容量絶縁膜が還元されることがない。同様に、第２の層間絶縁膜の形成後の製造プロセスで発生する水分によって容量絶縁膜が還元されることもない。従って、第１の配線層の形成後の高温酸素アニールを使用できない状態において容量絶縁膜が還元されることを防止でき、それによって容量素子の特性を向上させることができる。
また、第４の半導体装置によると、第２の層間絶縁膜は、オゾンとＴＥＯＳとの反応により形成された酸化珪素膜、又はＳＯＧ膜からなるため、第２の層間絶縁膜の平坦化を容易に実現できるので、第２の配線層の形成工程及びその後の工程を簡単化できる。
本発明に係る第１の半導体装置の製造方法は、半導体基板上に、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を形成する工程と、半導体基板上に容量素子を覆うように保護膜を形成する工程と、保護膜の上に第１の配線層を形成する工程と、保護膜の上に第１の配線層を覆うように第１の層間絶縁膜を形成する工程と、第１の層間絶縁膜の上に容量素子の少なくとも一部分と重なるように、水素の拡散を防止するバリア膜を形成する工程と、第１の層間絶縁膜の上及びバリア膜の上に第２の層間絶縁膜を形成する工程と、第２の層間絶縁膜の上に第２の配線層を形成する工程とを備え、第１の層間絶縁膜における水素の含有率は第２の層間絶縁膜における水素の含有率よりも低い。
第１の半導体装置の製造方法によると、絶縁性金属酸化物よりなる容量絶縁膜を有する容量素子の形成後に設けられた第１の配線層の上に、水素の含有率が低い第１の層間絶縁膜を形成する。すなわち、第１の層間絶縁膜に含まれる水素（第１の層間絶縁膜の成膜時に発生する水素イオン又は水素ラジカルを含む）が少ないので、該水素に起因する容量絶縁膜の還元反応を抑制できる。また、容量素子と重なるように形成されており且つ水素の拡散を防止するバリア膜を介して、第２の層間絶縁膜を第１の層間絶縁膜の上に形成する。このため、第２の層間絶縁膜に含まれる水素（第２の層間絶縁膜の成膜時に発生する水素イオン又は水素ラジカルを含む）が容量素子に侵入して容量絶縁膜が還元されることがない。同様に、第２の層間絶縁膜の形成後の製造プロセスで発生する水素によって容量絶縁膜が還元されることもない。従って、第１の配線層の形成後の高温酸素アニールを使用できない状態において容量絶縁膜が還元されることを防止でき、それによって容量素子の特性を向上させることができる。
第１の半導体装置の製造方法において、バリア膜は水分の拡散を防止し、第１の層間絶縁膜における水分の含有率は第２の層間絶縁膜における水分の含有率よりも低いことが好ましい。
このようにすると、第１の層間絶縁膜に含まれる水分つまりＯＨ基が少ないので、該ＯＨ基に起因する容量絶縁膜の還元反応を抑制できる。また、容量素子と重なるように形成されており且つ水分の拡散を防止するバリア膜を介して、第２の層間絶縁膜を第１の層間絶縁膜の上に形成する。このため、第２の層間絶縁膜に含まれる水分が容量素子に侵入して容量絶縁膜が還元されることがないと共に、第２の層間絶縁膜の形成後の製造プロセスで発生する水分によって容量絶縁膜が還元されることもない。従って、容量絶縁膜が還元されることをより確実に防止でき、それによって容量素子の特性をより確実に向上させることができる。
第１の半導体装置の製造方法において、バリア膜は、チタン膜、酸化チタン膜、タンタル膳、酸化タンタル膜、アルミナ膜、窒化珪素膜、窒化酸化珪素膜、窒化チタンアルミニウム膜、及びチタンとアルミニウムとの合金膜のうちの少なくとも１つの膜を有していることが好ましい。
このようにすると、第２の層間絶縁膜に含まれる水素、又は第２の層間絶縁膜の形成後の製造プロセスで発生する水素が容量素子に侵入することがないので、容量絶縁膜の還元反応に起因する容量素子の特性劣化を確実に防止できる。
第１の半導体装置の製造方法において、容量絶縁膜は、ビスマス層状のペロブスカイト型結晶構造を有する強誘電体膜、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３膜（但し０≦ｘ≦１）、（Ｂａ１−ｙＳｒｙ）ＴｉＯ３膜（但し０≦ｙ≦１）、Ｔａ２Ｏ５膜、Ａｌ２Ｏ３膜及びＬａ２Ｏ３膜のうちの少なくとも１つの膜を有していることが好ましい。
このようにすると、信頼性に優れた高誘電体膜又は強誘電体膜を容量絶縁膜として用いた容量素子を実現できる。
第１の半導体装置の製造方法において、容量素子を形成する工程よりも前に、半導体基板上に、容量素子と共にメモリセルアレイを構成するトランジスタを形成する工程をさらに備え、バリア膜を形成する工程は、メモリセルアレイの配置領域の全体と重なるようにバリア膜を形成する工程を含むことが好ましい。
このようにすると、第２の層間絶縁膜に含まれる水素等が容量素子に侵入することがないので、容量絶縁膜の還元反応に起因する容量素子の特性劣化を確実に防止できる。
また、トランジスタを形成する工程を備えている場合、容量素子はプレーナ型であってもよい。具体的には、容量素子は、トランジスタを含む半導体基板上に絶縁膜を介して設けられている。また、保護膜を形成する工程と第１の配線層を形成する工程との間に、保護膜に上部電極に達するように第１のコンタクトホールを形成すると共に保護膜及び絶縁膜にトランジスタに達するように第２のコンタクトホールを形成する工程を備えている。さらに、第１の配線層を形成する工程は、第１のコンタクトホール及び第２のコンタクトホールが埋まるように第１の配線層を形成し、それによって容量素子とトランジスタとを電気的に接続する工程を含む。
また、トランジスタを形成する工程を備えている場合、容量素子はスタック型であってもよい。具体的には、容量素子は、トランジスタを含む半導体基板上に絶縁膜を介して設けられている。また、容量素子を形成する工程よりも前に、絶縁膜にプラグをトランジスタと接続するように形成する工程を備えている。さらに、容量素子を形成する工程は、プラグと接続するように下部電極を形成し、それによって容量素子とトランジスタとを電気的に接続する工程を含む。
第１の半導体装置の製造方法において、バリア膜を形成する工程は、下部電極及び上部電極のうちのいずれか一方と重なるようにバリア膜を形成する工程を含むことが好ましい。
このようにすると、第２の層間絶縁膜に含まれる水素等が容量素子に侵入することがないので、容量絶縁膜の還元反応に起因する容量素子の特性劣化を確実に防止できる。
第１の半導体装置の製造方法において、第２の層間絶縁膜を形成する工程と第２の配線層を形成する工程との間に、第１の層間絶縁膜及び第２の層間絶縁膜のそれぞれにおけるバリア膜が形成されていない領域に第１の配線層に達するようにビアホールを形成する工程をさらに備え、第２の配線層を形成する工程は、ビアホールが埋まるように第２の配線層を形成し、それによって第１の配線層と第２の配線層とを電気的に接続する工程を含むことが好ましい。
このようにすると、バリア膜が導電性を有する場合にも、バリア膜と多層配線との短絡を防止できる。
本発明に係る第２の半導体装置の製造方法は、半導体基板上に、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を形成する工程と、半導体基板上に容量素子を覆うように保護膜を形成する工程と、保護膜の上に第１の配線層を形成する工程と、保護膜の上に第１の配線層を覆うように第１の層間絶縁膜を形成する工程と、第１の層間絶縁膜の上に容量素子の少なくとも一部分と重なるように、水分の拡散を防止するバリア膜を形成する工程と、第１の層間絶縁膜の上及びバリア膜の上に第２の層間絶縁膜を形成する工程と、第２の層間絶縁膜の上に第２の配線層を形成する工程とを備え、第１の層間絶縁膜における水分の含有率は第２の層間絶縁膜における水分の含有率よりも低い。
第２の半導体装置の製造方法によると、絶縁性金属酸化物よりなる容量絶縁膜を有する容量素子の形成後に設けられた第１の配線層の上に、水分の含有率が低い第１の層間絶縁膜を形成する。すなわち、第１の層間絶縁膜に含まれる水分つまりＯＨ基が少ないので、該ＯＨ基が時間の経過とともに容量素子まで到達して容量絶縁膜を構成する絶縁性金属酸化物を還元すること、つまりＯＨ基に起因する容量絶縁膜の還元反応を抑制できる。また、容量素子と重なるように形成されており且つ水分の拡散を防止するバリア膜を介して、第２の層間絶縁膜を第１の層間絶縁膜の上に形成する。このため、第２の層間絶縁膜に含まれる水分が容量素子に侵入して容量絶縁膜が還元されることがない。同様に、第２の層間絶縁膜の形成後の製造プロセスで発生する水分によって容量絶縁膜が還元されることもない。従って、第１の配線層の形成後の高温酸素アニールを使用できない状態において容量絶縁膜が還元されることを防止でき、それによって容量素子の特性を向上させることができる。
第２の半導体装置の製造方法において、バリア膜は、チタン膜、酸化チタン膜、タンタル膜、酸化タンタル膜、アルミナ膜、窒化珪素膜、窒化酸化珪素膜、窒化チタンアルミニウム膜、及びチタンとアルミニウムとの合金膜のうちの少なくとも１つの膜を有していることが好ましい。
このようにすると、第２の層間絶縁膜に含まれる水分、又は第２の層間絶縁膜の形成後の製造プロセスで発生する水分が容量素子に侵入することがないので、容量絶縁膜の還元反応に起因する容量素子の特性劣化を確実に防止できる。
第２の半導体装置の製造方法において、容量絶縁膜は、ビスマス層状のペロブスカイト型結晶構造を有する強誘電体膜、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３膜（但し０≦ｘ≦１）、（Ｂａ１−ｙＳｒｙ）ＴｉＯ３膜（但し０≦ｙ≦１）、Ｔａ２Ｏ５膜、Ａｌ２Ｏ３膜及びＬａ２Ｏ３膜のうちの少なくとも１つの膜を有していることが好ましい。
このようにすると、信頼性に優れた高誘電体膜又は強誘電体膜を容量絶縁膜として用いた容量素子を実現できる。
第２の半導体装置の製造方法において、容量素子を形成する工程よりも前に、半導体基板上に、容量素子と共にメモリセルアレイを構成するトランジスタを形成する工程をさらに備え、バリア膜を形成する工程は、メモリセルアレイの配置領域の全体と重なるようにバリア膜を形成する工程を含むことが好ましい。
このようにすると、第２の層間絶縁膜に含まれる水分等が容量素子に侵入することがないので、容量絶縁膜の還元反応に起因する容量素子の特性劣化を確実に防止できる。
また、トランジスタを形成する工程を備えている場合、容量素子はプレーナ型であってもよい。具体的には、容量素子は、トランジスタを含む半導体基板上に絶縁膜を介して設けられている。また、保護膜を形成する工程と第１の配線層を形成する工程との間に、保護膜に上部電極に達するように第１のコンタクトホールを形成すると共に保護膜及び絶縁膜にトランジスタに達するように第２のコンタクトホールを形成する工程を備えている。さらに、第１の配線層を形成する工程は、第１のコンタクトホール及び第２のコンタクトホールが埋まるように第１の配線層を形成し、それによって容量素子とトランジスタとを電気的に接続する工程を含む。
また、トランジスタを形成する工程を備えている場合、容量素子はスタック型であってもよい。具体的には、容量素子は、トランジスタを含む半導体基板上に絶縁膜を介して設けられている。また、容量素子を形成する工程よりも前に、絶縁膜にプラグをトランジスタと接続するように形成する工程を備えている。さらに、容量素子を形成する工程は、プラグと接続するように下部電極を形成し、それによって容量素子とトランジスタとを電気的に接続する工程を含む。
第２の半導体装置の製造方法において、バリア膜を形成する工程は、下部電極及び上部電極のうちのいずれか一方と重なるようにバリア膜を形成する工程を含むことが好ましい。
このようにすると、第２の層間絶縁膜に含まれる水分等が容量素子に侵入することがないので、容量絶縁膜の還元反応に起因する容量素子の特性劣化を確実に防止できる。
第２の半導体装置の製造方法において、第２の層間絶縁膜を形成する工程と第２の配線層を形成する工程との間に、第１の層間絶縁膜及び第２の層間絶縁膜のそれぞれにおけるバリア膜が形成されていない領域に第１の配線層に達するようにビアホールを形成する工程をさらに備え、第２の配線層を形成する工程は、ビアホールが埋まるように第２の配線層を形成し、それによって第１の配線層と第２の配線層とを電気的に接続する工程を含むことが好ましい。
このようにすると、バリア膜が導電性を有する場合にも、バリア膜と多層配線との短絡を防止できる。
本発明に係る第３の半導体装置の製造方法は、半導体基板上に、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を形成する工程と、半導体基板上に容量素子を覆うように保護膜を形成する工程と、保護膜の上に第１の配線層を形成する工程と、保護膜の上に第１の配線層を覆うように第１の層間絶縁膜を形成する工程と、第１の層間絶縁膜の上に容量素子の少なくとも一部分と重なるように、水素の拡散を防止するバリア膜を形成する工程と、第１の層間絶縁膜の上及びバリア膜の上に第２の層間絶縁膜を形成する工程と、第２の層間絶縁膜の上に第２の配線層を形成する工程とを備え、第１の層間絶縁膜は、熱ＣＶＤ法により形成された酸化珪素膜であり、第２の層間絶縁膜は、プラズマＣＶＤ法により形成された酸化珪素膜、及び、プラズマＣＶＤ法により形成された弗化酸化珪素膜のうちの少なくとも１つの膜を有している。
第３の半導体装置の製造方法によると、絶縁性金属酸化物よりなる容量絶縁膜を有する容量素子の形成後に設けられた第１の配線層の上に、熱ＣＶＤ法により形成された酸化珪素膜からなる第１の層間絶縁膜を形成する。このため、第１の層間絶縁膜に含まれる水素（第１の層間絶縁膜の成膜時に発生する水素イオン又は水素ラジカルを含む）が少ないので、該水素に起因する容量絶縁膜の還元反応を抑制できる。また、容量素子と重なるように形成されており且つ水素の拡散を防止するバリア膜を介して、第２の層間絶縁膜を第１の層間絶縁膜の上に形成する。このため、第２の層間絶縁膜に含まれる水素（第２の層間絶縁膜の成膜時に発生する水素イオン又は水素ラジカルを含む）が容量素子に侵入して容量絶縁膜が還元されることがない。同様に、第２の層間絶縁膜の形成後の製造プロセスで発生する水素によって容量絶縁膜が還元されることもない。従って、第１の配線層の形成後の高温酸素アニールを使用できない状態において容量絶縁膜が還元されることを防止でき、それによって容量素子の特性を向上させることができる。
また、第３の半導体装置の製造方法によると、第２の層間絶縁膜は、プラズマＣＶＤ法により形成された酸化珪素膜又は弗化酸化珪素膜からなるため、第２の層間絶縁膜の平坦化を容易に実現できるので、第２の配線層の形成工程及びその後の工程を簡単化できる。
本発明に係る第４の半導体装置の製造方法は、半導体基板上に、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を形成する工程と、半導体基板上に容量素子を覆うように保護膜を形成する工程と、保護膜の上に第１の配線層を形成する工程と、保護膜の上に第１の配線層を覆うように第１の層間絶縁膜を形成する工程と、第１の層間絶縁膜の上に容量素子の少なくとも一部分と重なるように、水分の拡散を防止するバリア膜を形成する工程と、第１の層間絶縁膜の上及びバリア膜の上に第２の層間絶縁膜を形成する工程と、第２の層間絶縁膜の上に第２の配線層を形成する工程とを備え、第１の層間絶縁膜は、熱ＣＶＤ法により形成された酸化珪素膜であり、第２の層間絶縁膜は、オゾンとＴＥＯＳとの反応により形成された酸化珪素膜、及び、ＳＯＧ膜のうちの少なくとも１つの膜を有している。
第４の半導体装置の製造方法によると、絶縁性金属酸化物よりなる容量絶縁膜を有する容量素子の形成後に設けられた第１の配線層の上に、熱ＣＶＤ法により形成された酸化珪素膜からなる第１の層間絶縁膜を形成する。すなわち、第１の層間絶縁膜に含まれる水分つまりＯＨ基が少ないので、該ＯＨ基に起因する容量絶縁膜の還元反応を抑制できる。また、容量素子と重なるように形成されており且つ水分の拡散を防止するバリア膜を介して、第２の層間絶縁膜を第１の層間絶縁膜の上に形成する。このため、第２の層間絶縁膜に含まれる水分が容量素子に侵入して容量絶縁膜が還元されることがない。同様に、第２の層間絶縁膜の形成後の製造プロセスで発生する水分によって容量絶縁膜が還元されることもない。従って、第１の配線層の形成後の高温酸素アニールを使用できない状態において容量絶縁膜が還元されることを防止でき、それによって容量素子の特性を向上させることができる。
また、第４の半導体装置の製造方法によると、第２の層間絶縁膜は、オゾンとＴＥＯＳとの反応により形成された酸化珪素膜、又はＳＯＧ膜からなるため、第２の層間絶縁膜の平坦化を容易に実現できるので、第２の配線層の形成工程及びその後の工程を簡単化できる。
発明を実施するための最良の形態
第１の実施形態
以下、本発明の第１の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
図１（ａ）、（ｂ）、図２（ａ）、（ｂ）及び図３は、第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図１（ａ）に示すように、半導体基板１上に素子分離絶縁膜２を設けることによって素子形成領域を区画した後、該素子形成領域の上にゲート絶縁膜３を介してゲート電極４を形成する。その後、ゲート電極４の両側面に絶縁性のサイドウォール５を形成すると共に、素子形成領域の半導体基板１にソース領域又はドレイン領域となる不純物拡散層６を形成する。その後、ゲート電極４及び不純物拡散層６等から構成されるトランジスタ（スイッチングトランジスタ）が設けられた半導体基板１の上に全面に亘って第１の保護絶縁膜７を形成する。
次に、図１（ｂ）に示すように、第１の保護絶縁膜７の上に、下部電極８、絶縁性金属酸化物よりなる容量絶縁膜９、及び上部電極１０から構成される容量素子１１を形成する。具体的には、第１の保護絶縁膜７の上に、上層側から例えば白金膜及び酸化チタン膜が積層された下部電極形成用導電膜を形成する。その後、下部電極形成用導電膜の上に、例えばＳｒＢｉ２（Ｔａ１−ｚＮｂｚ）２Ｏ９（但し０≦ｚ≦１）等の絶縁性金属酸化物からなる膜厚１００〜２５０ｎｍ程度の容量絶縁膜形成用絶縁膜を形成する。ＳｒＢｉ２（Ｔａ１−ｚＮｂｚ）２Ｏ９は、ビスマス層状のペロブスカイト型結晶構造を有する強誘電体である。その後、容量絶縁膜形成用絶縁膜の上に、上層側から例えばチタン膜（又は窒化チタン膜）及び白金膜が積層された上部電極形成用導電膜を形成する。次に、上部電極形成領域を覆うマスクパターンを用いて上部電極形成用導電膜に対してドライエッチングを行なって上部電極１０を形成する。続いて、下部電極形成領域を覆うマスクパターンを用いて容量絶縁膜形成用絶縁膜及び下部電極形成用導電膜に対して順次ドライエッチングを行なって容量絶縁膜９及び下部電極８を形成し、これによって容量素子１１の形成を完了する。
尚、第１の実施形態においては、一組の容量素子１１及びスイッチングトランジスタから構成されるメモリセルが半導体基板１上に集積化されており、それによってメモリセルアレイが構成されているものとする。
次に、図２（ａ）に示すように、第１の保護絶縁膜７の上に容量素子１１を覆うように第２の保護絶縁膜１２を形成する。その後、第２の保護絶縁膜１２に第１のコンタクトホール１３Ａを上部電極１０に達するように形成すると共に、第１の保護絶縁膜７及び第２の保護絶縁膜１２に第２のコンタクトホール１３Ｂをスイッチングトランジスタの不純物拡散層６に達するように形成する。その後、第２の保護絶縁膜１２の上に全面に亘って、上層側から例えば窒化チタン膜、アルミニウム膜、窒化チタン膜及びチタン膜が積層された第１配線層形成用導電膜を、第１及び第２のコンタクトホール１３Ａ及び１３Ｂが埋まるように形成する。その後、第１配線層形成領域を覆うマスクパターンを用いて第１配線層形成用導電膜に対してドライエッチングを行なって第１の配線層１４を形成する。このとき、第１の配線層１４はその一部分が第１のコンタクトホール１３Ａ及び第２のコンタクトホール１３Ｂに埋め込まれており、それによって容量素子１１とスイッチングトランジスタとが電気的に接続すると共にスイッチングトランジスタ同士が電気的に接続する。すなわち、容量素子１１はプレーナ型の構造を有している。
次に、図２（ｂ）に示すように、第２の保護絶縁膜１２の上に第１の配線層１４を覆うように膜厚５０〜３００ｎｍ程度の第１の層間絶縁膜１５を形成する。第１の層間絶縁膜１５としては、水素の含有率（層間絶縁膜の単位体積当たりの全質量に含まれている水素の質量の割合）が低い絶縁膜、例えば熱ＣＶＤ法により形成された酸化珪素膜を用いる。具体的には、シラン、酸素及び一酸化二窒素（Ｎ２Ｏ）を主原料として、基板温度を４００℃程度に設定した状態で熱ＣＶＤ法を用いることによって第１の層間絶縁膜１５を形成する。その後、第１の層間絶縁膜１５の上に、水素の拡散を防止する膜厚５０〜２００ｎｍ程度のバリア膜１６を、容量素子１１の全体又は一部分と重なるように形成する。バリア膜１６としては例えばチタン膜又は窒化チタン膜等を用いる。
次に、図３に示すように、第１の層間絶縁膜１５の上及びバリア膜１６の上に、膜厚６００〜１５００ｎｍ程度の第２の層間絶縁膜１７を形成した後、第２の層間絶縁膜１７の上面を平坦化する。第２の層間絶縁膜１７としては、平坦化を容易に実現できる絶縁膜、例えばプラズマＣＶＤ法により形成された酸化珪素膜又は弗化酸化珪素膜等を用いる。このとき、第２の層間絶縁膜１７における水素の含有率は第１の層間絶縁膜１５における水素の含有率よりも高い。その後、第１の層間絶縁膜１５及び第２の層間絶縁膜１７のそれぞれにおけるバリア膜１６が形成されていない領域に、第１の配線層１４の所定の部分に達するビアホール１８を形成する。その後、ビアホール１８を含む第２の層間絶縁膜１７の上に、上層側から例えば窒化チタン膜、アルミニウム膜及びチタン膜が積層された第２配線層形成用導電膜を形成する。その後、第２配線層形成領域を覆うマスクパターンを用いて第２配線層形成用導電膜に対してドライエッチングを行なって第２の配線層１９を形成する。このとき、第２の配線層１９はその一部分がビアホール１８に埋め込まれており、それによって第１の配線層１４と第２の配線層１９とが電気的に接続する。尚、ビアホール１８のアスペクト比（ホール深さ／ホール直径）が１以上の場合、ビアホール１８にタングステンプラグを形成してもよい。
以上に説明したように、第１の実施形態によると、絶縁性金属酸化物よりなる容量絶縁膜９を有する容量素子１１の形成後に設けられた第１の配線層１４の上に、水素の含有率が低い第１の層間絶縁膜１５、具体的には熱ＣＶＤ法により形成された酸化珪素膜からなる第１の層間絶縁膜１５が形成されている。すなわち、第１の層間絶縁膜１５に含まれる水素（第１の層間絶縁膜１５の成膜時に発生する水素イオン又は水素ラジカルを含む）が少ないので、該水素に起因する容量絶縁膜９の還元反応を抑制できる。また、容量素子１１と重なるように形成されており且つ水素の拡散を防止するバリア膜１６を介して、第２の層間絶縁膜１７が第１の層間絶縁膜１５の上に形成されている。このため、第２の層間絶縁膜１７に含まれる水素（第２の層間絶縁膜１７の成膜時に発生する水素イオン又は水素ラジカルを含む）が容量素子１１に侵入して容量絶縁膜９が還元されることがない。同様に、第２の層間絶縁膜１７の形成後の製造プロセスで発生する水素によって容量絶縁膜９が還元されることもない。従って、第１の配線層１４の形成後の高温酸素アニールを使用できない状態において容量絶縁膜９が還元されることを防止でき、それによって容量素子１１の特性を向上させることができる。
また、第１の実施形態によると、第２の層間絶縁膜１７が、プラズマＣＶＤ法により形成された酸化珪素膜又は弗化酸化珪素膜からなるため、第２の層間絶縁膜１７の平坦化を容易に実現できるので、第２の配線層１９の形成工程及びその後の工程を簡単化できる。
ここで、第１の実施形態に係る半導体装置（以下、単に実施例と称することもある）と、図１０に示す従来の半導体装置（以下、従来例と称することもある）との間で、容量素子の特性、具体的には容量素子の残留分極を比較した結果について図４を参照しながら説明する。尚、図４において、黒丸は実施例における容量素子の残留分極を示し、白四角は従来例における容量素子の残留分極を示す。
図４に示すように、従来例においては、第１の配線層１１７の形成直後における容量素子１１１の残留分極は１５μＣ／ｃｍ２であり、装置完成後における容量素子１１１の残留分極は４μＣ／ｃｍ２である。それに対して、実施例においては、第１の配線層１４の形成直後における容量素子１１の残留分極は１５μＣ／ｃｍ２であり、装置完成後における容量素子１１の残留分極は１４．７μＣ／ｃｍ２である。
すなわち、従来例においては第１の配線層１１７の形成後に容量素子１１１の特性が著しく劣化しており、特性ばらつきも拡大している。これは、容量素子１１１に侵入した水素又は水分によって容量絶縁膜１０９が還元され、その結果、容量素子１１１の特性劣化が生じているためであると考えられる。
一方、実施例においては第１の配線層１４の形成後に容量素子１１の特性劣化はほとんど見られず、特性ばらつきも小さく抑制されている。これは、次の理由によるものと考えられる。すなわち、実施例においては、第１の層間絶縁膜１５として、熱ＣＶＤ法により形成された酸化珪素膜を用いている。このため、プラズマを使用することなく第１の層間絶縁膜１５を形成できるので、第１の層間絶縁膜１５の成膜時に活性な水素イオン又は水素ラジカルが発生することがない。また、成膜された第１の層間絶縁膜１５中に含まれる水分が非常に少なくなる。従って、水素又は水分による容量絶縁膜９の還元反応がほぼ完全に抑制される。
尚、第１の実施形態において、第１の層間絶縁膜１５における水素の含有率が、第２の層間絶縁膜１７における水素の含有率より低かったが、これに代えて、第１の層間絶縁膜１５の単位体積当たりに含まれる水素の質量が、第２の層間絶縁膜１７の単位体積当たりに含まれる水素の質量より低くてもよい。
また、第１の実施形態において、バリア膜１６は水分の拡散を防止し、第１の層間絶縁膜１５における水分の含有率（又は第１の層間絶縁膜１５の単位体積当たりに含まれる水分の質量）は第２の層間絶縁膜１７における水分の含有率（又は第２の層間絶縁膜１７の単位体積当たりに含まれる水分の質量）よりも低いことが好ましい。
このようにすると、第１の層間絶縁膜１５に含まれる水分つまりＯＨ基が少ないので、該ＯＨ基に起因する容量絶縁膜９の還元反応を抑制できる。また、容量素子１１と重なるように形成されており且つ水分の拡散を防止するバリア膜１６を介して第２の層間絶縁膜１７が第１の層間絶縁膜１５の上に形成されている。このため、第２の層間絶縁膜１７に含まれる水分が容量素子１１に侵入して容量絶縁膜９が還元されることがないと共に、第２の層間絶縁膜１７の形成後の製造プロセスで発生する水分によって容量絶縁膜９が還元されることもない。従って、容量絶縁膜９が還元されることをより確実に防止でき、それによって容量素子１１の特性をより確実に向上させることができる。
また、第１の実施形態において、第１の層間絶縁膜１５として、熱ＣＶＤ法により形成された酸化珪素膜を用いたが、これに限られず、水素の含有率（又は単位体積当たりに含まれる水素の質量）が低い他の絶縁膜を用いてもよい。
また、第１の実施形態において、第２の層間絶縁膜１７として、プラズマＣＶＤ法により形成された酸化珪素膜又は弗化酸化珪素膜を用いたが、これに限られず、平坦化を容易に実現できる他の絶縁膜を用いてもよい。
また、第１の実施形態において、バリア膜１６は、チタン膜、酸化チタン膜、タンタル膜、酸化タンタル膜、アルミナ膜、窒化珪素膜、窒化酸化珪素膜、窒化チタンアルミニウム膜、及びチタンとアルミニウムとの合金膜等のうちの少なくとも１つの膜を有していることが好ましい。このようにすると、第２の層間絶縁膜１７に含まれる水素、又は第２の層間絶縁膜１７の形成後の製造プロセスで発生する水素が容量素子１１に侵入することがないので、容量絶縁膜９の還元反応に起因する容量素子１１の特性劣化を確実に防止できる。
また、第１の実施形態において、容量絶縁膜９は、ビスマス層状のペロブスカイト型結晶構造を有する強誘電体膜（例えばＳｒＢｉ２（Ｔａ１−ｚＮｂｚ）２Ｏ９膜（但し０≦ｚ≦１）等）、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３膜（但し０≦ｘ≦１）、（Ｂａ１−ｙＳｒｙ）ＴｉＯ３膜（但し０≦ｙ≦１）、Ｔａ２Ｏ５膜、Ａｌ２Ｏ３膜及びＬａ２Ｏ３膜等のうちの少なくとも１つの膜を有していることが好ましい。このようにすると、信頼性に優れた高誘電体膜又は強誘電体膜を容量絶縁膜９として用いた容量素子１１を実現できる。
また、第１の実施形態において、第１の配線層１４に達しており且つ第２の配線層１９の一部が埋め込まれるビアホール１８は、第１の層間絶縁膜１５及び第２の層間絶縁膜１７のそれぞれにおけるバリア膜１６が形成されていない領域に設けられることが好ましい。このようにすると、バリア膜１６が導電性材料から構成されている場合にも、バリア膜１６と多層配線との短絡を防止できる。
以下、第１の実施形態に係る半導体装置におけるバリア膜１６の主な配置方法について図面を参照しながら説明する。
図５（ａ）〜（ｃ）はそれぞれバリア膜１６を上方から見た様子を簡単化して示している。
例えば図５（ａ）に示すように、半導体基板１上におけるメモリセルアレイの配置領域１ａの全体と重なるようにバリア膜１６を配置してもよい。また、図５（ｂ）に示すように、メモリセルのセルプレート線となる下部電極８の全体と重なるようにバリア膜１６を配置してもよい。また、図５（ｃ）に示すように、メモリセルのストレージノードとなる上部電極１０のそれぞれと重なるようにバリア膜１６を配置してもよい。図５（ａ）〜（ｃ）のいずれかに示すようにバリア膜１６を配置することによって、第２の層間絶縁膜１７の形成工程又はその後の製造プロセスで水素が容量素子１１に侵入する事態を確実に回避でき、それによって容量素子１１の特性を向上させることができる。但し、第１の実施形態においてバリア膜１６の配置方法は図５（ａ）〜（ｃ）に示す方法に限定されるものではない。
第２の実施形態
以下、本発明の第２の実施形態に係る半導体装置及びその製造方法について図面を参照しながら説明する。
図６（ａ）〜（ｃ）、図７（ａ）、（ｂ）及び図８（ａ）、（ｂ）は、第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
まず、図６（ａ）に示すように、半導体基板５１上に素子分離絶縁膜５２を設けることによって素子形成領域を区画した後、該素子形成領域の上にゲート絶縁膜５３を介してゲート電極５４を形成する。その後、ゲート電極５４の両側面に絶縁性のサイドウォール５５を形成すると共に、素子形成領域の半導体基板５１にソース領域又はドレイン領域となる不純物拡散層５６を形成する。その後、ゲート電極５４及び不純物拡散層５６等から構成されるトランジスタ（スイッチングトランジスタ）が設けられた半導体基板５１の上に全面に亘って第１の保護絶縁膜５７を形成する。
次に、図６（ｂ）に示すように、第１の保護絶縁膜５７に第１のコンタクトホール５８を、スイッチングトランジスタの不純物拡散層５６に達するように形成する。その後、第１の保護絶縁膜５７の上に全面に亘って、タングステン又はポリシリコンからなる導電膜を、第１のコンタクトホール５８が完全に埋まるように形成する。その後、該導電膜における第１のコンタクトホール５８の外側の部分を、エッチバック法又は化学的機械的研磨法（ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）法）により除去して、スイッチングトランジスタの不純物拡散層５６と接続するコンタクトプラグ５９を形成する。
次に、コンタクトプラグ５９の上を含む第１の保護絶縁膜５７の上に、上層側から例えば白金膜、酸化イリジウム膜、イリジウム膜、窒化チタンアルミニウム膜及びチタン膜が積層された下部電極形成用導電膜を形成する。その後、下部電極形成領域を覆うマスクパターンを用いて下部電極形成用導電膜に対してドライエッチングを行なって、図６（ｃ）に示すように、コンタクトプラグ５９と接続する下部電極６０を形成する。
次に、第１の保護絶縁膜５７の上に、例えばＳｒＢｉ２（Ｔａ１−ｚＮｂｚ）２Ｏ９（但し０≦ｚ≦１）等の絶縁性金属酸化物からなる膜厚１００〜２５０ｎｍ程度の容量絶縁膜形成用絶縁膜を、下部電極６０の上面及び側面が覆われるように形成する。ＳｒＢｉ２（Ｔａ１−ｚＮｂｚ）２Ｏ９は、ビスマス層状のペロブスカイト型結晶構造を有する強誘電体である。その後、容量絶縁膜形成用絶縁膜の上に、白金からなる上部電極形成用導電膜を形成する。続いて、上部電極形成領域を覆うマスクパターンを用いて上部電極形成用導電膜及び容量絶縁膜形成用絶縁膜に対して順次ドライエッチングを行なって、図７（ａ）に示すように、下部電極６０の上面及び側面を覆う容量絶縁膜６１を形成すると共に容量絶縁膜６１の上面を覆う上部電極６２を形成する。これにより、下部電極６０、容量絶縁膜６１及び上部電極６２から構成される容量素子６３が完成する。容量素子６３は、下部電極６０と接続するコンタクトプラグ５９を介してスイッチングトランジスタと電気的に接続される。すなわち、容量素子６３はスタック型の構造を有している。
尚、第２の実施形態においては、一組の容量素子６３及びスイッチングトランジスタから構成されるメモリセルが半導体基板５１上に集積化されており、それによってメモリセルアレイが構成されているものとする。
次に、図７（ｂ）に示すように、第１の保護絶縁膜５７の上に容量素子６３を覆うように第２の保護絶縁膜６４を形成する。その後、第１の保護絶縁膜５７及び第２の保護絶縁膜６４に第２のコンタクトホール６５をスイッチングトランジスタの不純物拡散層５６に達するように形成する。その後、第２の保護絶縁膜６４の上に全面に亘って、上層側から例えば窒化チタン膜、アルミニウム膜、窒化チタン膜及びチタン膜が積層された第１配線層形成用導電膜を、第２のコンタクトホール６５が埋まるように形成する。その後、第１配線層形成領域を覆うマスクパターンを用いて第１配線層形成用導電膜に対してドライエッチングを行なって第１の配線層６６を形成する。このとき、第１の配線層６６はその一部分が第２のコンタクトホール６５に埋め込まれており、それによってスイッチングトランジスタ同士が電気的に接続する。
次に、図８（ａ）に示すように、第２の保護絶縁膜６４の上に第１の配線層６６を覆うように膜厚５０〜３００ｎｍ程度の第１の層間絶縁膜６７を形成する。第１の層間絶縁膜６７としては、水分の含有率（層間絶縁膜の単位体積当たりの全質量に含まれている水分の質量の割合）が低い絶縁膜、例えば熱ＣＶＤ法により形成された酸化珪素膜を用いる。具体的には、シラン、酸素及び一酸化二窒素（Ｎ２Ｏ）を主原料として、基板温度を４００℃程度に設定した状態で熱ＣＶＤ法を用いることによって第１の層間絶縁膜６７を形成する。その後、第１の層間絶縁膜６７の上に、水分の拡散を防止する膜厚５０〜２００ｎｍ程度のバリア膜６８を、容量素子６３の全体又は一部分と重なるように形成する。バリア膜６８としては例えばチタン膜又は窒化チタン膜等を用いる。
次に、図８（ｂ）に示すように、第１の層間絶縁膜６７の上及びバリア膜６８の上に、膜厚６００〜１５００ｎｍ程度の第２の層間絶縁膜６９を形成した後、第２の層間絶縁膜６９の上面を平坦化する。第２の層間絶縁膜６９としては、平坦化を容易に実現できる絶縁膜、例えばオゾンとＴＥＯＳとの化学反応により形成された酸化珪素膜、又はＳＯＧ法により形成されたＳＯＧ膜等を用いる。このとき、第２の層間絶縁膜６９における水分の含有率は第１の層間絶縁膜６７における水分の含有率よりも高い。その後、第１の層間絶縁膜６７及び第２の層間絶縁膜６９のそれぞれにおけるバリア膜６８が形成されていない領域に、第１の配線層６６の所定の部分に達するビアホール７０を形成する。その後、ビアホール７０を含む第２の層間絶縁膜６９の上に、上層側から例えば窒化チタン膜、アルミニウム膜及びチタン膜が積層された第２配線層形成用導電膜を形成する。その後、第２配線層形成領域を覆うマスクパターンを用いて第２配線層形成用導電膜に対してドライエッチングを行なって第２の配線層７１を形成する。このとき、第２の配線層７１はその一部分がビアホール７０に埋め込まれており、それによって第１の配線層６６と第２の配線層７１とが電気的に接続する。尚、ビアホール７０のアスペクト比が１以上の場合、ビアホール７０にタングステンプラグを形成してもよい。
以上に説明したように、第２の実施形態によると、絶縁性金属酸化物よりなる容量絶縁膜６１を有する容量素子６３の形成後に設けられた第１の配線層６６の上に、水分の含有率が低い第１の層間絶縁膜６７、具体的には熱ＣＶＤ法により形成された酸化珪素膜からなる第１の層間絶縁膜６７が形成されている。すなわち、第１の層間絶縁膜６７に含まれる水分つまりＯＨ基が少ないので、該ＯＨ基が時間の経過とともに容量素子６３まで到達して容量絶縁膜６１を構成する絶縁性金属酸化物を還元すること、つまりＯＨ基に起因する容量絶縁膜６１の還元反応を抑制できる。また、容量素子６３と重なるように形成されており且つ水分の拡散を防止するバリア膜６８を介して、第２の層間絶縁膜６９が第１の層間絶縁膜６７の上に形成されている。このため、第２の層間絶縁膜６９に含まれる水分が容量素子６３に侵入して容量絶縁膜６１が還元されることがない。同様に、第２の層間絶縁膜６９の形成後の製造プロセスで発生する水分によって容量絶縁膜６１が還元されることもない。従って、第１の配線層６６の形成後の高温酸素アニールを使用できない状態において容量絶縁膜６１が還元されることを防止でき、それによって容量素子６３の特性を向上させることができる。
また、第２の実施形態によると、第２の層間絶縁膜６９が、オゾンとＴＥＯＳとの反応により形成された酸化珪素膜、又はＳＯＧ膜からなるため、第２の層間絶縁膜６９の平坦化を容易に実現できるので、第２の配線層７１の形成工程及びその後の工程を簡単化できる。
ここで、第２の実施形態に係る半導体装置と、図１０に示す従来の半導体装置との間で、容量素子の特性、具体的には容量素子の残留分極を比較したところ、第１の実施形態と同様に、図４に示すような結果が得られた。具体的には、第２の実施形態においては第１の配線層６６の形成後に容量素子６３の特性劣化はほとんど見られず、特性ばらつきも小さく抑制された。すなわち、第２の実施形態においても、第１の層間絶縁膜６７として、熱ＣＶＤ法により形成された酸化珪素膜を用いている。このため、プラズマを使用することなく第１の層間絶縁膜６７を形成できるので、第１の層間絶縁膜６７の成膜時に活性な水素イオン又は水素ラジカルが発生することがない。また、成膜された第１の層間絶縁膜６７中に含まれる水分が非常に少なくなる。従って、水素又は水分による容量絶縁膜６１の還元反応がほぼ完全に抑制される。
尚、第２の実施形態において、第１の層間絶縁膜６７における水分の含有率が、第２の層間絶縁膜６９における水分の含有率より低かったが、これに代えて、第１の層間絶縁膜６７の単位体積当たりに含まれる水分の質量が、第２の層間絶縁膜６９の単位体積当たりに含まれる水分の質量より低くてもよい。
また、第２の実施形態において、バリア膜６８は水素の拡散を防止し、第１の層間絶縁膜６７における水素の含有率（又は第１の層間絶縁膜６７の単位体積当たりに含まれる水素の質量）は第２の層間絶縁膜６９における水素の含有率（又は第２の層間絶縁膜６９の単位体積当たりに含まれる水素の質量）よりも低いことが好ましい。
このようにすると、第１の層間絶縁膜６７に含まれる水素（第１の層間絶縁膜６７の成膜時に発生する水素イオン又は水素ラジカルを含む）が少ないので、該水素に起因する容量絶縁膜６１の還元反応を抑制できる。また、容量素子６３と重なるように形成されており且つ水素の拡散を防止するバリア膜６８を介して、第２の層間絶縁膜６９が第１の層間絶縁膜６７の上に形成されている。このため、第２の層間絶縁膜６９に含まれる水素（第２の層間絶縁膜６９の成膜時に発生する水素イオン又は水素ラジカルを含む）が容量素子６３に侵入して容量絶縁膜６１が還元されることがないと共に、第２の層間絶縁膜６９の形成後の製造プロセスで発生する水素によって容量絶縁膜６１が還元されることもない。従って、容量絶縁膜６１が還元されることをより確実に防止でき、それによって容量素子６３の特性をより確実に向上させることができる。
また、第２の実施形態において、第１の層間絶縁膜６７として、熱ＣＶＤ法により形成された酸化珪素膜を用いたが、これに限られず、水分の含有率（又は単位体積当たりに含まれる水分の質量）が低い他の絶縁膜を用いてもよい。
また、第２の実施形態において、第２の層間絶縁膜６９として、オゾンとＴＥＯＳとの化学反応により形成された酸化珪素膜、又はＳＯＧ法により形成されたＳＯＧ膜を用いたが、これに限られず、平坦化を容易に実現できる他の絶縁膜を用いてもよい。
また、第２の実施形態において、バリア膜６８は、チタン膜、酸化チタン膜、タンタル膜、酸化タンタル膜、アルミナ膜、窒化珪素膜、窒化酸化珪素膜、窒化チタンアルミニウム膜、及びチタンとアルミニウムとの合金膜等のうちの少なくとも１つの膜を有していることが好ましい。このようにすると、第２の層間絶縁膜６９に含まれる水分、又は第２の層間絶縁膜６９の形成後の製造プロセスで発生する水分が容量素子６３に侵入することがないので、容量絶縁膜６１の還元反応に起因する容量素子６３の特性劣化を確実に防止できる。
また、第２の実施形態において、容量絶縁膜６１は、ビスマス層状のペロブスカイト型結晶構造を有する強誘電体膜（例えばＳｒＢｉ２（Ｔａ１−ｚＮｂｚ）２Ｏ９膜（但し０≦ｚ≦１）等）、Ｐｂ（Ｚｒ１−ｘＴｉｘ）Ｏ３膜（但し０≦ｘ≦１）、（Ｂａ１−ｙＳｒｙ）ＴｉＯ３膜（但し０≦ｙ≦１）、Ｔａ２Ｏ５膜、Ａｌ２Ｏ３膜及びＬａ２Ｏ３膜等のうちの少なくとも１つの膜を有していることが好ましい。このようにすると、信頼性に優れた高誘電体膜又は強誘電体膜を容量絶縁膜６１として用いた容量素子６３を実現できる。
また、第２の実施形態において、第１の配線層６６に達しており且つ第２の配線層７１の一部が埋め込まれるビアホール７０は、第１の層間絶縁膜６７及び第２の層間絶縁膜６９のそれぞれにおけるバリア膜６８が形成されていない領域に設けられることが好ましい。このようにすると、バリア膜６８が導電性材料から構成されている場合にも、バリア膜６８と多層配線との短絡を防止できる。
以下、第２の実施形態に係る半導体装置におけるバリア膜６８の主な配置方法について図９（ａ）〜（ｃ）を参照しながら説明する。
図９（ａ）〜（ｃ）はそれぞれバリア膜６８を上方から見た様子を簡単化して示している。
例えば図９（ａ）に示すように、半導体基板５１上におけるメモリセルアレイの配置領域５１ａの全体と重なるようにバリア膜６８を配置してもよい。また、図９（ｂ）に示すように、メモリセルのセルプレート線となる上部電極６２の全体と重なるようにバリア膜６８を配置してもよい。さらには、図９（ｃ）に示すように、メモリセルのストレージノードとなる下部電極６０のそれぞれと重なるようにバリア膜６８を配置してもよい。図９（ａ）〜（ｃ）のいずれかに示すようにバリア膜６８を配置することによって、第２の層間絶縁膜６９の形成工程又はその後の製造プロセスで水分が容量素子６３に侵入する事態を確実に回避でき、それによって容量素子６３の特性を向上させることができる。但し、第２の実施形態においてバリア膜６８の配置方法は図９（ａ）〜（ｃ）に示す方法に限定されるものではない。
【図面の簡単な説明】
図１（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
図２（ａ）及び（ｂ）は本発明の第１の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
図３は本発明の第１の実施形態に係る半導体装置の製造方法の一工程を示す断面図である。
図４は本発明の第１の実施形態に係る半導体装置における容量素子の残留分極と、従来の半導体装置における容量素子の残留分極とを比較した結果を示す図である。
図５（ａ）〜（ｃ）はそれぞれ本発明の第１の実施形態に係る半導体装置におけるバリア膜の配置方法を示す図である。
図６（ａ）〜（ｃ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
図７（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
図８（ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法の各工程を示す断面図である。
図９（ａ）〜（ｃ）はそれぞれ本発明の第２の実施形態に係る半導体装置におけるバリア膜の配置方法を示す図である。
図１０は従来の半導体装置の断面図である。
図１１（ａ）は従来の半導体装置における第１の課題を説明するための図であり、図１１（ｂ）は従来の半導体装置における第２の課題を説明するための図である。
【図１（ａ）】
2002056382.tif 000003
【図１（ｂ）】
2002056382.tif 000004
【図２（ａ）】
2002056382.tif 000005
【図２（ｂ）】
2002056382.tif 000006
【図３】
2002056382.tif 000007
【図４】
2002056382.tif 000008
【図５（ａ）】
2002056382.tif 000009
【図５（ｂ）】
2002056382.tif 000010
【図５（ｃ）】
2002056382.tif 000011
【図６（ａ）】
2002056382.tif 000012
【図６（ｂ）】
2002056382.tif 000013
【図６（ｃ）】
2002056382.tif 000014
【図７（ａ）】
2002056382.tif 000015
【図７（ｂ）】
2002056382.tif 000016
【図８（ａ）】
2002056382.tif 000017
【図８（ｂ）】
2002056382.tif 000018
【図９（ａ）】
2002056382.tif 000019
【図９（ｂ）】
2002056382.tif 000020
【図９（ｃ）】
2002056382.tif 000021
【図１０】
2002056382.tif 000022
【図１１（ａ）】
2002056382.tif 000023
【図１１（ｂ）】
2002056382.tif 000024
【手続補正書】
【提出日】平成14年8月9日(2002.8.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
半導体基板上に順次形成された、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子と、
前記半導体基板上に前記容量素子を覆うように形成された保護膜と、
前記保護膜の上に形成された第１の配線層と、
前記保護膜の上に前記第１の配線層を覆うように形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように形成されており、水素の拡散を防止するバリア膜と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に平坦な形状に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜の上に形成された第２の配線層とを備え、
前記第１の層間絶縁膜における水素の含有率は前記第２の層間絶縁膜における水素の含有率よりも低いことを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】
半導体基板上に順次形成された、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子と、
前記半導体基板上に前記容量素子を覆うように形成された保護膜と、
前記保護膜の上に形成された第１の配線層と、
前記保護膜の上に前記第１の配線層を覆うように形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように形成されており、水分の拡散を防止するバリア膜と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に平坦な形状に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜の上に形成された第２の配線層とを備え、
前記第１の層間絶縁膜における水分の含有率は前記第２の層間絶縁膜における水分の含有率よりも低いことを特徴とする半導体装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項１８
【補正方法】変更
【補正の内容】
【請求項１８】
半導体基板上に順次形成された、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子と、
前記半導体基板上に前記容量素子を覆うように形成された保護膜と、
前記保護膜の上に形成された第１の配線層と、
前記保護膜の上に前記第１の配線層を覆うように形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように形成されており、水素の拡散を防止するバリア膜と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に平坦な形状に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜の上に形成された第２の配線層とを備え、
前記第１の層間絶縁膜は、熱ＣＶＤ法により形成された酸化珪素膜であり、
前記第２の層間絶縁膜は、プラズマＣＶＤ法により形成された酸化珪素膜、及び、プラズマＣＶＤ法により形成された弗化酸化珪素膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項１９
【補正方法】変更
【補正の内容】
【請求項１９】
半導体基板上に順次形成された、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子と、
前記半導体基板上に前記容量素子を覆うように形成された保護膜と、
前記保護膜の上に形成された第１の配線層と、
前記保護膜の上に前記第１の配線層を覆うように形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように形成されており、水分の拡散を防止するバリア膜と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に平坦な形状に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜の上に形成された第２の配線層とを備え、
前記第１の層間絶縁膜は、熱ＣＶＤ法により形成された酸化珪素膜であり、
前記第２の層間絶縁膜は、オゾンとＴＥＯＳとの反応により形成された酸化珪素膜、及び、ＳＯＧ膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】請求項２０
【補正方法】変更
【補正の内容】
【請求項２０】
半導体基板上に、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を形成する工程と、
前記半導体基板上に前記容量素子を覆うように保護膜を形成する工程と、
前記保護膜の上に第１の配線層を形成する工程と、
前記保護膜の上に前記第１の配線層を覆うように第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように、水素の拡散を防止するバリア膜を形成する工程と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜を平坦化する工程と、
前記第２の層間絶縁膜の上に第２の配線層を形成する工程とを備え、
前記第１の層間絶縁膜における水素の含有率は前記第２の層間絶縁膜における水素の含有率よりも低いことを特徴とする半導体装置の製造方法。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】請求項２９
【補正方法】変更
【補正の内容】
【請求項２９】
半導体基板上に、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を形成する工程と、
前記半導体基板上に前記容量素子を覆うように保護膜を形成する工程と、
前記保護膜の上に第１の配線層を形成する工程と、
前記保護膜の上に前記第１の配線層を覆うように第１の層間絶縁膜を形成する工程と、
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】請求項３７
【補正方法】変更
【補正の内容】
【請求項３７】
半導体基板上に、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を形成する工程と、
前記半導体基板上に前記容量素子を覆うように保護膜を形成する工程と、
前記保護膜の上に第１の配線層を形成する工程と、
前記保護膜の上に前記第１の配線層を覆うように第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように、水素の拡散を防止するバリア膜を形成する工程と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜を平坦化する工程と、
前記第２の層間絶縁膜の上に第２の配線層を形成する工程とを備え、
前記第１の層間絶縁膜は、熱ＣＶＤ法により形成された酸化珪素膜であり、
前記第２の層間絶縁膜は、プラズマＣＶＤ法により形成された酸化珪素膜、及び、プラズマＣＶＤ法により形成された弗化酸化珪素膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置の製造方法。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】請求項３８
【補正方法】変更
【補正の内容】
【請求項３８】
半導体基板上に、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を形成する工程と、
前記半導体基板上に前記容量素子を覆うように保護膜を形成する工程と、
前記保護膜の上に第１の配線層を形成する工程と、
前記保護膜の上に前記第１の配線層を覆うように第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように、水分の拡散を防止するバリア膜を形成する工程と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜を平坦化する工程と、
前記第２の層間絶縁膜の上に第２の配線層を形成する工程とを備え、
前記第１の層間絶縁膜は、熱ＣＶＤ法により形成された酸化珪素膜であり、
前記第２の層間絶縁膜は、オゾンとＴＥＯＳとの反応により形成された酸化珪素膜、及び、ＳＯＧ膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置の製造方法。
【手続補正書】
【提出日】平成14年8月9日(2002.8.9)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】請求項１
【補正方法】変更
【補正の内容】
【請求項１】
半導体基板上に順次形成された、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子と、
前記半導体基板上に前記容量素子を覆うように形成された保護膜と、
前記保護膜の上に形成された第１の配線層と、
前記保護膜の上に前記第１の配線層を覆うように形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように形成されており、水素の拡散を防止するバリア膜と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に平坦な形状に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜の上に形成された第２の配線層とを備え、
前記第１の層間絶縁膜における水素の含有率は前記第２の層間絶縁膜における水素の含有率よりも低いことを特徴とする半導体装置。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】請求項１０
【補正方法】変更
【補正の内容】
【請求項１０】
半導体基板上に順次形成された、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子と、
前記半導体基板上に前記容量素子を覆うように形成された保護膜と、
前記保護膜の上に形成された第１の配線層と、
前記保護膜の上に前記第１の配線層を覆うように形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように形成されており、水分の拡散を防止するバリア膜と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に平坦な形状に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜の上に形成された第２の配線層とを備え、
前記第１の層間絶縁膜における水分の含有率は前記第２の層間絶縁膜における水分の含有率よりも低いことを特徴とする半導体装置。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】請求項１８
【補正方法】変更
【補正の内容】
【請求項１８】
半導体基板上に順次形成された、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子と、
前記半導体基板上に前記容量素子を覆うように形成された保護膜と、
前記保護膜の上に形成された第１の配線層と、
前記保護膜の上に前記第１の配線層を覆うように形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように形成されており、水素の拡散を防止するバリア膜と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に平坦な形状に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜の上に形成された第２の配線層とを備え、
前記第１の層間絶縁膜は、熱ＣＶＤ法により形成された酸化珪素膜であり、
前記第２の層間絶縁膜は、プラズマＣＶＤ法により形成された酸化珪素膜、及び、プラズマＣＶＤ法により形成された弗化酸化珪素膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】請求項１９
【補正方法】変更
【補正の内容】
【請求項１９】
半導体基板上に順次形成された、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子と、
前記半導体基板上に前記容量素子を覆うように形成された保護膜と、
前記保護膜の上に形成された第１の配線層と、
前記保護膜の上に前記第１の配線層を覆うように形成された第１の層間絶縁膜と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように形成されており、水分の拡散を防止するバリア膜と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に平坦な形状に形成された第２の層間絶縁膜と、
前記第２の層間絶縁膜の上に形成された第２の配線層とを備え、
前記第１の層間絶縁膜は、熱ＣＶＤ法により形成された酸化珪素膜であり、
前記第２の層間絶縁膜は、オゾンとＴＥＯＳとの反応により形成された酸化珪素膜、及び、ＳＯＧ膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】請求項２０
【補正方法】変更
【補正の内容】
【請求項２０】
半導体基板上に、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を形成する工程と、
前記半導体基板上に前記容量素子を覆うように保護膜を形成する工程と、
前記保護膜の上に第１の配線層を形成する工程と、
前記保護膜の上に前記第１の配線層を覆うように第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように、水素の拡散を防止するバリア膜を形成する工程と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜を平坦化する工程と、
前記第２の層間絶縁膜の上に第２の配線層を形成する工程とを備え、
前記第１の層間絶縁膜における水素の含有率は前記第２の層間絶縁膜における水素の含有率よりも低いことを特徴とする半導体装置の製造方法。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】請求項２９
【補正方法】変更
【補正の内容】
【請求項２９】
半導体基板上に、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を形成する工程と、
前記半導体基板上に前記容量素子を覆うように保護膜を形成する工程と、
前記保護膜の上に第１の配線層を形成する工程と、
前記保護膜の上に前記第１の配線層を覆うように第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように、水分の拡散を防止するバリア膜を形成する工程と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜を平坦化する工程と、
前記第２の層間絶縁膜の上に第２の配線層を形成する工程とを備え、
前記第１の層間絶縁膜における水分の含有率は前記第２の層間絶縁膜における水分の含有率よりも低いことを特徴とする半導体装置の製造方法。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】請求項３７
【補正方法】変更
【補正の内容】
【請求項３７】
半導体基板上に、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を形成する工程と、
前記半導体基板上に前記容量素子を覆うように保護膜を形成する工程と、
前記保護膜の上に第１の配線層を形成する工程と、
前記保護膜の上に前記第１の配線層を覆うように第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように、水素の拡散を防止するバリア膜を形成する工程と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜を平坦化する工程と、
前記第２の層間絶縁膜の上に第２の配線層を形成する工程とを備え、
前記第１の層間絶縁膜は、熱ＣＶＤ法により形成された酸化珪素膜であり、
前記第２の層間絶縁膜は、プラズマＣＶＤ法により形成された酸化珪素膜、及び、プラズマＣＶＤ法により形成された弗化酸化珪素膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置の製造方法。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】請求項３８
【補正方法】変更
【補正の内容】
【請求項３８】
半導体基板上に、下部電極、絶縁性金属酸化物よりなる容量絶縁膜、及び上部電極から構成される容量素子を形成する工程と、
前記半導体基板上に前記容量素子を覆うように保護膜を形成する工程と、
前記保護膜の上に第１の配線層を形成する工程と、
前記保護膜の上に前記第１の配線層を覆うように第１の層間絶縁膜を形成する工程と、
前記第１の層間絶縁膜の上に前記容量素子の少なくとも一部分と重なるように、水分の拡散を防止するバリア膜を形成する工程と、
前記第１の層間絶縁膜の上及び前記バリア膜の上に第２の層間絶縁膜を形成する工程と、
前記第２の層間絶縁膜を平坦化する工程と、
前記第２の層間絶縁膜の上に第２の配線層を形成する工程とを備え、
前記第１の層間絶縁膜は、熱ＣＶＤ法により形成された酸化珪素膜であり、
前記第２の層間絶縁膜は、オゾンとＴＥＯＳとの反応により形成された酸化珪素膜、及び、ＳＯＧ膜のうちの少なくとも１つの膜を有していることを特徴とする半導体装置の製造方法。
【国際調査報告】
2002056382.tif 000025
2002056382.tif 000026
2002056382.tif 000027
2002056382.tif 000028