(57)【特許請求の範囲】
【請求項１】
チップ状の半導体素子を回路基板上にバンプを介して導電接続する半導体装置の実装方法において、
前記半導体素子の底面とこれに対向する前記回路基板の上面の双方に前記バンプを形成し、
前記バンプは、底部側に大径部、先端側に小径部を有する、凸型の断面形状であり、
前記小径部の高さは前記大径部の高さよりも大きく、
前記半導体素子側の前記バンプと前記回路基板側の前記バンプとが、前記大径部と前記小径部が接触せずに、交互に配置された配置関係で前記半導体素子を前記回路基板上へ実装する
ことを特徴とする半導体装置の実装方法。
【請求項２】
前記半導体素子と前記回路基板との実装方法において、
前記半導体素子を前記回路基板上へ、接合剤を介して実装する
ことを特徴とする請求項１に記載の半導体装置の実装方法。
【請求項３】
前記バンプは、ワイヤボンディングの途中でワイヤを切断し、
前記ワイヤから切断されたバンプの先端をレベリングすることにより形成されることを特徴とする請求項１に記載の半導体装置の実装方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の実装方法に関し、更に詳しくは、フェイスダウンボンディング法による回路基板へのフリップチップの実装方法に関する。
【０００２】
【従来の技術】
近年の半導体装置の実装技術では、高密度、高信頼性、信号伝達距離の短縮化等を図る観点から、フリップチップのフェイスダウンボンディング方法が提案、実用化されている。この方法は、例えば図７および図８に示すように、チップ状の半導体素子（以下、半導体チップという）１の底面に単列、複数列あるいはマトリックス状（面配列）に配列された複数の電極部２にバンプ３を形成し、このバンプ３を対向する回路基板４上の電極部５へ接合剤６を用いて接合し、半導体チップ１と回路基板４とを電気的に接続する方法である。なお、図７では半導体チップ１の底面を上方にして示している。
【０００３】
バンプ３は、電極部２にボールボンディングあるいはワイヤボンディングと同様な手法で、金ワイヤをキャピラリで押し潰した後、ワイヤを切断することにより形成される。接合剤６は非導電性の熱硬化性樹脂（例えばエポキシ樹脂）で予め回路基板４上に塗布されており、接合時はバンプ３を回路基板４の電極部５に圧接させながら接合剤６を加熱して硬化させる。
【０００４】
以上のように、従来では半導体チップ１側にバンプ３を形成し、これを回路基板４の電極部５と位置合わせを行い、フェイスダウン方式で半導体チップ１を実装している。しかしながら、この方法では、バンプピッチが２００μｍ→１５０μｍ→１０５μｍ→８５μｍ→５０μｍとファイン化（狭ピッチ化）するとき、特に１００μｍ以下の場合はバンプ形成時にキャピラリ隣接条件とボールシェアの接合強度条件によりバンプピッチのファイン化が困難であるといった問題がある。すなわち、バンプピッチが狭いとバンプ同士が接触してしまい、又、バンプサイズを極端に小さくしてファイン化を図ればバンプシェア強度が低下してしまい、信頼性が損なわれる。
【０００５】
【発明が解決しようとする課題】
本発明は上述の問題に鑑みてなされ、バンプピッチのファイン化、バンプ接合強度の向上を図ることができる半導体装置の実装方法を提供することを課題とする。
【０００６】
【課題を解決するための手段】
以上の課題を解決するに当たり、本発明は、半導体素子の底面とこれに対向する回路基板の上面の双方に前記バンプを形成し、バンプは、底部側に大径部、先端側に小径部を有する、凸型の断面形状であり、小径部の高さは大径部の高さよりも大きく、半導体素子側のバンプと回路基板側のバンプとが、大径部と小径部が接触せずに、交互に配置された配置関係で半導体素子を回路基板上へ実装する。これにより、半導体素子側のバンプ間の隙間を、回路基板側のバンプの小径部が介入するだけの隙間を残して形成すればよいので、バンプサイズを極端に小さくすることなく従来よりも更なるファインピッチのバンプ接続を可能とする。また一方、従来のバンプピッチにおいても、バンプサイズをより大きくすることができるので、応力に強くなり、ボールシェア強度を向上させて信頼性を高めることができる。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【０００８】
図１から図６は、本発明の実施の形態を示している。図１は本実施の形態における半導体チップ１１の底面を示しており、図示するように半導体チップ１１の底面の周縁部に交互に配列された例えばアルミニウムから成る電極部１２ａ、１２ｂのうち一方の電極部１２ａに、後述する形状の金で成るバンプ１３Ａが形成されている。一方、図２は本実施の形態における回路基板１４を示しており、図示するように半導体チップ１１の電極部１２ａ、１２ｂに対応して交互に配列された例えばアルミニウムから成る電極部１５ａ、１５ｂのうち一方の電極部１５ａに、半導体チップ１１側と同一構成のバンプ１３Ｂが形成されている。
【０００９】
次にバンプ１３Ａ、１３Ｂの詳細について、図３を参照して説明する。図は半導体チップ１１の底面に設けられるバンプ１３Ａを示しているが、回路基板１４側に設けられるバンプ１３Ｂも同様に構成されるものとする。
【００１０】
本実施の形態におけるバンプ１３Ａは、電極部１２ａに対し、キャピラリ１８を使用したワイヤボンディング時の途中で金（Ａｕ）ワイヤを引き千切り、その先端をレベリングすることにより形成され、電極部１２ａ側の底部に大径部１３１、先端側に小径部１３２を有している。この小径部１３２の高さｈは大径部１３１の高さＨよりも大きく形成されている。本実施の形態では、電極部１２ａ、１２ｂはそれぞれ交互に配置されることにより、バンプ１３Ａ間に電極部１２ｂが位置する。
【００１１】
回路基板１４側のバンプ１３Ｂも上述と同様に構成されるとともに、その電極部１５ａ、１５ｂもまたそれぞれ交互に配置されることにより、バンプ１３Ｂ間に電極部１５ｂが位置する。このとき、半導体チップ１１側のバンプ１３Ａが形成されていない位置にバンプ１３Ｂが配置されるように構成する。
【００１２】
また、電極部１２ｂ、１５ｂは、それぞれバンプ１３Ｂ、１３Ａの小径部１３２と接続できるだけの面積があれば十分であるので、他方の電極部１２ａ、１５ａの面積よりも小さく形成されている。
【００１３】
次に、半導体チップ１１と回路基板１４との実装方法について説明すると、図４及び図５を参照して、半導体チップ１１の底面と回路基板１４の表面とを対向させ（図４Ａ）、半導体チップ１１側のバンプ１３Ａの小径部１３２を回路基板１４の電極部１５ｂに接続するともに、回路基板１４側のバンプ１３Ｂの小径部１３２を半導体チップ１１の電極部１２ｂに接続し（図４Ｂ）、バンプ１３Ａ間にバンプ１３Ｂが介入する配置関係となるように、半導体チップ１１を回路基板１４へ実装する。ここで本実施の形態では、図示するようにバンプ１３Ａとバンプ１３Ｂとが交互に配置されるよう構成される。なお、回路基板１４上には非導電性の熱硬化性樹脂（例えばエポキシ樹脂）から成る接合剤１６が予め塗布され、これは実装時、半導体チップ１１を回路基板１４に圧接しながら加熱され硬化する。
【００１４】
以上の構成および作用から、以下のような効果を得ることができる。
【００１５】
すなわち、本実施の形態によれば、半導体素子１１側のバンプ１３Ａ間の隙間を、回路基板１４側のバンプ１３Ｂの小径部１３２が介入するだけの隙間を残して形成すればよいので、図６Ｂに示す従来のバンプピッチＰ’（バンプ３とバンプ３との配置間隔）よりも、図６Ａに示すようにバンプピッチＰを小さくすることができる。このとき、バンプ小径部１３２の高さｈを大径部１３１の高さＨよりも高くしているので、実装時、半導体チップ１１側のバンプ大径部１３１と回路基板１４側のバンプ大径部１３１とが接触することはない。したがって、バンプサイズを極端に縮小することなく、換言すれば信頼性を維持したまま、バンプを配列させて接続することができ、従来よりもファインピッチの実装が可能となる。
【００１６】
また、バンプを従来のバンプピッチＰ’で配列しても、バンプサイズをより大きくすることができるので、半導体チップ１１と回路基板１４との熱膨張係数の違いで生じる応力に強くなり、ボールシェア強度を向上させて信頼性を高めることができる。
【００１７】
以上、本発明の実施の形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
【００１８】
例えば以上の実施の形態では、バンプ１３Ａ、１３Ｂの形状を凸型としたが、例えば円錐台形状のように、底部に対して先端が小径となる形状のバンプでもよい。
【００１９】
また、以上の実施の形態では、バンプ１３Ａの配列を半導体チップ１１の周縁部に沿った単列としたが、複数列あるいはマトリックス状（面配列）のバンプ配列にも、本発明は適用可能であることは言うまでもない。
【００２０】
更に、以上の実施の形態では、半導体チップ１１側のバンプ１３Ａと回路基板１４側のバンプ１３Ｂとが実装時、交互に配列される配置関係となるように構成したが、必要に応じて配置の構成を変更することも可能である。例えば、回路基板側のバンプ数を半導体チップ側のバンプ数よりも少なくして、半導体チップ側のバンプ間の任意の位置に回路基板側のバンプを介入させる配置関係としてもよい。
【００２１】
【発明の効果】
以上述べたように、本発明の半導体装置の実装方法によれば、バンプサイズを極端に小さくすることなく従来よりも更なるファインピッチのバンプ接続が可能となる。また一方、従来のバンプピッチにおいても、バンプサイズをより大きくすることができるので、応力に強くなり、ボールシェア強度を向上させて信頼性を高めることができる。
【００２２】
また、請求項１の発明によれば、半導体素子側のバンプと回路基板側のバンプとを接触させることなく確実に実装することができる。
【００２３】
更に、請求項３の発明により、半導体素子側および回路基板側へのバンプ形成を容易に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態における半導体チップ側のバンプ配列を示す半導体チップの裏面図である。
【図２】同回路基板側のバンプ配列を示す回路基板の要部の平面図である。
【図３】同半導体チップ／回路基板のバンプ形状の詳細を示す側断面図である。
【図４】同半導体チップと回路基板との実装方法を示す側断面図であり、Ａは実装前、Ｂは実装後を示している。
【図５】同実装後の半導体チップと回路基板とを示す斜視図である。
【図６】本発明の実施の形態による実装方法で実装したバンプピッチと、従来の実装方法で実装したバンプピッチとを示す側面図であり、Ａは本発明を、Ｂは従来例を示している。
【図７】従来の半導体チップのバンプ配列を示す側断面図である。
【図８】従来の実装後の半導体チップと回路基板とを示す側断面図である。
【符号の説明】
１１……半導体チップ、１２ａ、１２ｂ、１５ａ、１５ｂ……電極部、１３Ａ、１３Ｂ……バンプ、１４……回路基板、１６……接合剤、１３１……大径部、１３２……小径部、Ｈ……大径部の高さ、ｈ……小径部の高さ。
【図１】
0003777840.tif 000002
【図２】
0003777840.tif 000003
【図３】
0003777840.tif 000004
【図４】
0003777840.tif 000005
【図５】
0003777840.tif 000006
【図６】
0003777840.tif 000007
【図７】
0003777840.tif 000008
【図８】
0003777840.tif 000009