(57)【特許請求の範囲】
【請求項１】
樹脂粉末を含み、この樹脂粉末が吸水する状況で用いられる導電性ペーストであって、
溶剤およびバインダを含む、５〜１８重量％の有機ビヒクルと、
粒径範囲が０．１〜５０μｍであり、かつ球状または粒状の形態を有する、８０〜９３重量％の導電性金属粉末と、
前記樹脂粉末として、粒径範囲が０．１〜５０μｍであり、かつポリプロピレンからなる、２〜１０重量％の樹脂粉末と
を含むことを特徴とする、導電性ペースト。
【請求項２】
前記導電性金属粉末は、銅粉末である、請求項１に記載の導電性ペースト。
【請求項３】
前記溶剤は、テルピネオール系溶剤である、請求項１または２に記載の導電性ペースト。
【請求項４】
ビアホール導体を形成しているセラミックグリーンシートを含む複数の積層されたセラミックグリーンシートをもって構成される生の積層体を作製する工程と、
前記ビアホール導体によって外部端子電極を形成するため、生の前記積層体の前記ビアホール導体が位置する部分を、水を使用するダイシングソーを用いて分断することによって、分断面に前記ビアホール導体の一部を露出させる工程と、
前記分断面に前記ビアホール導体の一部を露出させている生の前記積層体を焼結させるように焼成する工程とを備え、
前記ビアホール導体を形成するための導電性ペーストとして、
溶剤およびバインダを含む、５〜１８重量％の有機ビヒクルと、
粒径範囲が０．１〜５０μｍであり、かつ球状または粒状の形態を有する、８０〜９３重量％の導電性金属粉末と、
粒径範囲が０．１〜５０μｍであり、かつポリプロピレンからなる、２〜１０重量％の樹脂粉末と
を含む、導電性ペーストを用いることを特徴とする、積層セラミック電子部品の製造方法。
【請求項５】
前記導電性金属粉末は、銅粉末である、請求項４に記載の導電性ペースト。
【請求項６】
前記溶剤は、テルピネオール系溶剤である、請求項４または５に記載の導電性ペースト。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法に関するもので、特に、ビアホール導体を形成するのに適した導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
この発明にとって興味ある従来技術として、特開平１１−３２９８９５号公報に記載されたものがある。
【０００３】
この公報には、積層セラミック電子部品の製造方法が開示され、基本的には、集合電子部品を作製した上で、これを所定の切断線に沿って切断することによって複数の積層セラミック電子部品を取り出すようにすることが記載されている。
【０００４】
より詳細には、外部端子電極となるビアホール導体を形成しているセラミックグリーンシートとこのようなビアホール導体を形成していないセラミックグリーンシートとを積層することによって、生の積層体を作製し、ビアホール導体を分断するように、生の積層体に溝を形成し、それによって、ビアホール導体の一部を溝の内面上に露出させ、次いで、この生の積層体を焼結させるように焼成し、その後、焼結後の積層体を、溝に沿って分割することによって、ビアホール導体の一部をもって外部端子電極が与えられた積層セラミック電子部品を取り出すことが行なわれる。
【０００５】
この従来技術によれば、その配置ピッチを細かくしても、外部端子電極を容易に形成することができ、溝に沿う分割前の集合電子部品の状態にある焼結後の積層体の段階で、個々の積層セラミック電子部品の特性測定を行なうことができる。
【０００６】
他方、特開平１０−１７２３４５号公報には、ビアホール導体を形成するために有利に用いられる導電性ペーストが記載されている。この導電性ペーストは、そこに含まれる溶剤に不溶な結晶セルロースのような樹脂からなる樹脂粉末が添加されており、これによって、焼成時にビアホール導体の亀裂やその周囲のセラミック部分の割れなどが生じず、導通信頼性が高く、半田付け性およびめっき付与性に優れた、ビアホール導体を形成することができる、とされている。
【０００７】
【発明が解決しようとする課題】
しかしながら、特開平１０−３２９８９５号公報に記載された積層セラミック電子部品の製造方法において、ビアホール導体を形成するための導電性ペーストとして、特開平１０−１７２３４５号公報に記載されたものを用いたとしても、ビアホール導体の一部をもって外部端子電極を与えるため、ビアホール導体の一部を露出させるように、生の積層体に、ビアホール導体を分断する溝を形成する工程を実施するに際して、ダイシングソーを用いた場合、ビアホール導体を形成するための導電性ペースト中に存在する樹脂粉末が吸水することにより、体積膨張し、ビアホール導体の形態が崩れる、という問題が生じることがある。ダイシングソーを適用するとき、通常、水をかけることが行なわれるためである。
【０００８】
そこで、この発明の目的は、上述したような問題を解決し得る導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法を提供しようとすることである。
【０００９】
【課題を解決するための手段】
この発明に係る導電性ペーストは、樹脂粉末を含み、この樹脂粉末が吸水する状況で用いられる導電性ペーストであって、上述した技術的課題を解決するため、溶剤およびバインダを含む、５〜１８重量％の有機ビヒクルと、粒径範囲が０．１〜５０μｍであり、かつ球状または粒状の形態を有する、８０〜９３重量％の導電性金属粉末と、上記樹脂粉末として、粒径範囲が０. １〜５０μｍであり、かつポリプロピレンからなる、２〜１０重量％の樹脂粉末とを含むことを特徴としている。
【００１０】
上述した導電性金属粉末として、たとえば、銅粉末が用いられる。
【００１１】
また、上述した溶剤は、テルピネオール系溶剤であることが好ましい。
【００１２】
この発明に係る導電性ペーストは、前述したようなビアホール導体を形成するために用いられるだけでなく、他の用途にも向けることができる。
【００１４】
この発明は、また、ビアホール導体を形成しているセラミックグリーンシートを含む複数の積層されたセラミックグリーンシートをもって構成される生の積層体を作製する工程と、ビアホール導体によって外部端子電極を形成するため、生の積層体のビアホール導体が位置する部分を、水を使用するダイシングソーを用いて分断することによって、分断面にビアホール導体の一部を露出させる工程と、分断面にビアホール導体の一部を露出させている生の積層体を焼結させるように焼成する工程とを備える積層セラミック電子部品の製造方法にも向けられ、この製造方法において、ビアホール導体を形成するための導電性ペーストとして、上述したようなこの発明に係る導電性ペーストを用いることを特徴としている。
【００１５】
【発明の実施の形態】
図１は、この発明の一実施形態による製造方法によって得られた積層セラミック電子部品１の外観を示す斜視図である。積層セラミック電子部品１は、図示したチップ状の形態で適宜の回路基板上に実装されるが、図１では、このような回路基板側に向けられる面を上方に向けた状態で、積層セラミック電子部品１が図示されている。
【００１６】
積層セラミック電子部品１は、導体膜またはビアホール導体のような内部配線導体を内部に形成した状態で、複数のセラミック層を積層してなる積層体チップ２を備えている。積層体チップ２のたとえば４つの側面の各々には、積層体チップ２の外表面に露出する外部端子電極３が形成されている。これら外部端子電極３は、図示しないが、上述した内部配線導体のいずれかに電気的に接続されている。
【００１７】
このような積層セラミック電子部品１は、次のような製造方法によって製造される。
【００１８】
まず、図２に示すような生のマザー積層体４が作製される。マザー積層体４は、所定の分割線５に沿って分割することにより、複数の積層セラミック電子部品１を与えるもので、分割線５によって区画される各領域に個々の積層セラミック電子部品１のための内部配線導体（図示せず。）を分布させながら、複数のマザーセラミックグリーンシート６および７が積層されてなるものである。
【００１９】
マザー積層体４の図２における比較的上部に位置するマザーセラミックグリーンシート６には、ビアホール導体８が、分割線５に沿う分割によって分断される位置に設けられている。このビアホール導体８は、その一部をもって、図１に示した外部端子電極３を与えるためのものである。
【００２０】
上述したマザー積層体４を得るため、たとえば、以下のような工程が実施される。
【００２１】
まず、ドクターブレード法などにより、シート成形を行なうことによって、マザーセラミックグリーンシート６および７を得る。これらマザーセラミックグリーンシート６および７のうち、比較的上部に位置するマザーセラミックグリーンシート６には、ビアホール導体８を設けるための貫通孔がパンチング等によって形成される。
【００２２】
また、図２では図示されないが、内部配線導体としての導体膜間を電気的に接続するビアホール導体を設けるため、マザーセラミックグリーンシート６および７の特定のものには、同様の方法により、貫通孔が形成される。
【００２３】
次に、マザーセラミックグリーンシート６および７の特定のものの上には、内部配線導体としての導体膜が導電性ペーストの印刷により形成される。このとき、前述した貫通孔に導電性ペーストが充填される。これら導電性ペーストは、次いで、乾燥される。
【００２４】
なお、貫通孔への導電性ペーストの充填と導体膜のための導電性ペーストの印刷とは、別の工程をもって実施されてもよい。
【００２５】
また、外部端子電極３となるビアホール導体８を形成するための導電性ペーストの組成については後述するが、このビアホール導体８を形成するための導電性ペーストと内部配線導体としてのビアホール導体を形成するための導電性ペーストとは、互いに異なる組成を有していてもよい。
【００２６】
次に、上述したようなマザーセラミックグリーンシート６および７が積層され、プレスされる。これによって、生のマザー積層体４が得られる。このマザー積層体４において、複数のマザーセラミックグリーンシート６の各々に設けられたビアホール導体８は、厚み方向に整列した状態となっている。
【００２７】
次に、図３に示すように、生のマザー積層体４のビアホール導体８が位置する部分に、ビアホール導体８が分断されるように、分割線５（図２参照）に沿って溝９が形成される。この溝９の形成によって、ビアホール導体８の一部が溝９の内面上に露出する状態となる。また、溝９によって囲まれた個々の積層セラミック電子部品１となるべき部分は、互いに他のものに対して電気的に独立した状態となる。
【００２８】
上述した溝９の形成には、ダイサーが用いられ、ダイサーによる溝９の形成時には、水がかけられる。
【００２９】
なお、溝９の底面とそれに対向するマザー積層体４の下面とには、それぞれ、スリット１０および１１が設けられてもよい。また、スリット１０および１１は、いずれか一方が省略されてもよい。
【００３０】
図３において、内部配線導体としてのいくつかの導体膜１２および１３が図示されている。また、導体膜１２がビアホール導体８に電気的に接続されている状態も図示されている。
【００３１】
次に、生の積層体４を焼結させるため、焼成工程が実施される。その後、必要に応じて、焼結後のマザー積層体４の表面に、導体膜および抵抗体膜が形成され、また、オーバーコートが施され、またソルダーレジストが付与される。また、必要に応じて、ビアホール導体８の一部をもって与えられた外部端子電極３や導体膜にめっきが施される。
【００３２】
以上の工程を終えたとき、マザー積層体４に含まれる複数の積層セラミック電子部品１は、互いに他のものに対して電気的に独立しているので、溝９によって分断されたビアホール導体８の各部分によって与えられた外部端子電極３を介して、個々の積層セラミック電子部品１の特性を測定することができる。
【００３３】
このように、特性が測定された後、良品と判定された積層セラミック電子部品１上には、必要に応じて、複合化のための他の電子部品が実装される。
【００３４】
次に、マザー積層体４は、分割線５（図２）すなわち溝９（図３）に沿って分割される。この分割は、マザー積層体４を溝９に沿って割ることによって容易に達成され、前述したスリット１０および１１は、このような分割をより容易にする。
【００３５】
このようにして、マザー積層体４から、図１に示すような積層セラミック電子部品１が取り出される。この積層セラミック電子部品１の外部端子電極３は、ビアホール導体８の一部をもって与えられたものである。
【００３６】
なお、外部端子電極３を与えるためのビアホール導体８は、図示の実施形態では、断面が円形とされたが、四角形等の他の形状に変更されてもよい。また、外部端子電極を、より広い面積で露出させるようにするため、１つの外部端子電極を、断面の一部が互いに重なり合った複数のビアホール導体つまり横長のビアホール導体によって与えるようにしてもよい。
【００３７】
また、個々の積層セラミック電子部品１の特性測定の能率性や、個々の積層セラミック電子部品１に関連して実施される導体膜や抵抗体膜の形成またはめっき等の能率性を考慮しないならば、生のマザー積層体４の段階で、分割線５に沿う分割を行ない、分割後の積層体チップ２（図１参照）の状態で焼成工程を実施するようにしてもよい。
【００３８】
また、ビアホール導体８を形成するため、積層前のマザーセラミックグリーンシート６の各々に設けられた貫通孔に導電性ペーストを充填するようにしても、あるいは、複数のマザーセラミックグリーンシート６が積層された状態で、直列する貫通孔内に一挙に導電性ペーストを充填するようにしてもよい。
【００３９】
また、上述した実施形態では、図３に示すように、溝９は、１つの積層セラミック電子部品１となるべき部分を取り囲みかつ連続的に延びるように形成されたが、単に、ビアホール導体８が位置する部分においてのみ断続的に形成されてもよい。この場合、溝は、貫通孔によって与えられてもよい。
【００４０】
また、図示の実施形態では、積層セラミック電子部品１を製造するため、マザー積層体４を作製し、これを分割することによって複数の積層セラミック電子部品１を取り出すようにしたが、単に１つの積層セラミック電子部品１を得るための積層体を作製し、この積層体に形成されたビアホール導体が位置する部分に、溝を形成し、溝を通る分割線に沿って分割することによって、積層体の周囲部分を除去し、その結果、単に１つの積層セラミック電子部品１を取り出すようにしてもよい。
【００４１】
以上のような製造方法において、外部端子電極３となるビアホール導体８を形成するための導電性ペーストとして、溶剤およびバインダを含む、５〜１８重量％の有機ビヒクルと、粒径範囲が０．１〜５０μｍであり、かつ球状または粒状の形態を有する、８０〜９３重量％の導電性金属粉末と、粒径範囲が０．１〜５０μｍである、２〜１０重量％の樹脂粉末としてのポリプロピレン粉末とを含むものが用いられる。
【００４２】
これによって、ダイシングソーを適用しながら、生のマザー積層体４のビアホール導体８が位置する部分を分断するように溝９を形成しようとするとき、ビアホール導体８を形成するための乾燥後の導電性ペースト中に存在するポリプロピレンからなる樹脂粉末が吸水しにくく、そのため、体積膨張による導電性ペーストの形態の崩れを防止することができる。
【００４３】
また、焼成工程において、この樹脂粉末が導電性金属粉末の焼結収縮を遅らせ、そのため、焼成後の導電性金属焼結体に亀裂が生じたり、その周囲のセラミック部分に割れが生じたりすることを抑制することができる。
【００４４】
また、樹脂粉末は、焼成の過程で分解して消失するため、このビアホール導体８によって与えられた外部端子電極３の半田付け性やめっき付与性を優れたものとすることができる。
【００４５】
前述したように、導電性ペーストにおいて、球状または粒状の導電性金属粉末を用いるようにしたのは、このように球状または粒状の導電性金属を用いることにより、貫通孔内での導電性金属粉末の充填性が向上するためである。
【００４６】
また、導電性金属粉末の粒径を０．１〜５０μｍの範囲としたのは、粒径が０．１μｍ未満になると、導電性ペーストの粘度が増大するとともに、導電性金属粉末として卑金属粉末を用いた場合には、金属粉末の表面が酸化されやすく、導通抵抗特性が劣化しやすくなるためであり、他方、粒径が５０μｍを超えると、スクリーン印刷法を用いるのに適さなくなるからである。
【００４７】
また、導電性金属粉末の含有量を８０〜９３重量％としたのは、含有量が８０重量％未満になると、貫通孔内での導電性金属粉末の充填密度が不十分になるためであり、他方、含有量が９３重量％を超えると、固形分量が多くなりすぎて、ペースト化するのが困難になるためである。
【００４８】
また、導電性ペーストにおいて、ポリプロピレン粉末の粒径を０．１〜５０μｍとしたのは、粒径が０．１μｍ未満になると、導電性ペーストの粘度が増大するためであり、他方、粒径が５０μｍを超えると、スクリーン印刷法を用いるのに適さなくなるためである。
【００４９】
なお、この樹脂粉末についても、充填性を向上させる見地からすれば、球状または粒状のものを用いることが好ましいが、その含有量が比較的少ないこともあり、偏平なフレーク状のものなどを用いることもできる。
【００５０】
また、この樹脂粉末の含有量を２〜１０重量％としたのは、含有量が２重量％未満の場合、ビアホール導体８の分断後の外部端子電極３内にある導電性金属焼結体に亀裂が生じやすいためであり、他方、１０重量％を超えると、外部端子電極３の内部に空洞が多数発生しやすく、導通抵抗特性が劣化しやすくなるとともに、半田付け性およびめっき付与性が劣化しやすくなるためである。
【００５１】
また、導電性ペーストにおいて、有機ビヒクルとしては、通常、厚膜形成用の導電性ペーストに用いられる種々の有機ビヒクルを用いることができ、マザーセラミックグリーンシート６において用いられるバインダとの組み合わせを考慮して、適当な有機ビヒクルを選択することが好ましい。なお、好ましい有機ビヒクルの例として、有機バインダであるエチルセルロース樹脂をテルピネオール系の溶剤に溶解したものを挙げることができる。
【００５２】
前述した導電性金属粉末としては、たとえば、銅粉末を有利に用いることができる。なお、銅粉末のほか、導電性金属粉末としては、場合によっては、銅化合物、ニッケルなどの卑金属もしくはその合金、金、銀、白金、パラジウムなどの貴金属もしくはその合金からなる粉末を用いることもできる。
【００５４】
また、この発明に係る導電性ペーストは、前述したような外部端子電極３となるビアホール導体８を形成するために用いるといった特定的な用途に向けられるとき、特に有利であるが、他の用途に向けられてもよい。たとえば、この導電性ペーストは、積層セラミック電子部品における配線導体としての導体膜やビアホール導体を形成するために用いることも、積層セラミック電子部品以外の電子部品において導体膜等を形成するために用いることもできる。
【００５６】
以下に、この発明に係る導電性ペーストの効果を確認するために実施した実験例について説明する。なお、言うまでもないが、この実験例において用いたセラミックまたはバインダ等の種類や、多層セラミック基板の構造などについては、一例にすぎず、この発明の範囲内において、種々の変形を加えたり、種々の代替を施したりすることができる。
【００５７】
【実験例】
まず、セラミック材料として、ＢａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 系のガラス複合材料の粉末を準備した。次いで、この粉末に、有機バインダとしてのポリビニルブチラールおよび有機溶剤としてのトルエンを加えて混練し、原料スラリーを得た。そして、この原料スラリーをドクターブレード法によりシート状に成形し、セラミックグリーンシートを作製した。次いで、このセラミックグリーンシートに、パンチングによって、ビアホール導体のための貫通孔を形成した。
【００５８】
他方、粒径範囲が０．１〜５０μｍであり、かつ球状の銅粉末と、粒径範囲が０．１〜５０μｍの樹脂粉末と、エチルセルロース系樹脂をテルピネオール系溶剤に溶解した有機ビヒクルとを用意した。そして、これら銅粉末、樹脂粉末および有機ビヒクルを、表１に示す組成となるように、３本ロールミルによって混練し、試料１〜１１の各々に係る導電性ペーストを作製した。
【００５９】
なお、表１において、試料１〜１０については、樹脂粉末としてポリプロピレン粉末を用い、試料１１については、樹脂粉末として結晶セルロース粉末を用いた。
【００６０】
【表１】
0003757771.tif 000002
【００６１】
次に、先に作製したセラミックグリーンシートに形成されたビアホール導体のための貫通孔に、スクリーン印刷法を用いて、各試料に係る導電性ペーストを充填し、乾燥させた後、同じくスクリーン印刷法により、配線導体としての導体膜をセラミックグリーンシート上に形成した。
【００６２】
次に、上述の複数のセラミックグリーンシートを積層し、プレスすることによって、生の積層体を作製した。そして、この生の積層体のビアホール導体が位置する部分に、ダイシングソーを用いて、ビアホール導体を分断するように溝を形成し、この溝の形成によって、溝の内面上にビアホール導体の一部を露出させた。また、この溝の底面とそれに対向する積層体の下面とに、それぞれ、スリットを設けた。
【００６３】
次いで、上述の生の積層体を、窒素雰囲気中において、９８０℃の温度で１〜２時間焼成し、それによって焼結された積層体を得た。そして、この積層体を溶剤で脱脂処理し、それによって、前述のようにビアホール導体の分断により与えられた外部端子電極および他の導体膜の表面の油分および酸化膜を除去した後、パラジウム溶液による活性化処理を行ない、次いで、無電解ニッケルめっきを施した。
【００６４】
次に、このようにして得られたマザーの状態にある積層体を、溝に沿って分割し、それによって、互いに独立した複数の積層セラミック電子部品を得た。
【００６５】
以上のような積層セラミック電子部品の完成後または製造工程の途中において、表１に示すようないくつかの項目について評価した。
【００６６】
表１において、「ダイシング時のビアホール導体の崩れ」については、ダイシングソーを用いて、ビアホール導体を分断するように溝を形成した後の試料について、分断されたビアホール導体の形態を観察することにより、その崩れの有無を評価したものである。
【００６７】
「外部端子電極の亀裂」は、ビアホール導体によって与えられた焼結後の外部端子電極の断面を露出させるように、得られた積層セラミック電子部品を切断し、この外部端子電極の断面を実体顕微鏡によって観察することにより、導電性金属焼結体の亀裂の有無を評価したものである。
【００６８】
「セラミックの割れ」は、上述の「外部端子電極の亀裂」の場合と同様、外部端子電極近傍のセラミック部分の断面を実体顕微鏡で観察することによって、セラミック部分の割れの有無を評価したものである。
【００６９】
「めっき付与性」は、ビアホール導体を分断して与えられた外部端子電極の表面に形成された無電解めっき膜の表面を走査型電子顕微鏡で観察することによって評価したものである。
【００７０】
「半田付け性」は、同じく外部端子電極の表面に対して半田付けを実施し、その半田付け状態を評価したものである。
【００７１】
表１において、試料番号に＊を付したものは、この発明の範囲外の比較例に相当する。
【００７２】
表１を参照して、試料９のように、銅粉末の含有量が９３重量％を超えると、ペースト化することができず、特性を評価することができなかった。
【００７３】
また、試料１０のように、銅粉末の含有量が８０重量％を下回る場合には、ダイシング時のビアホール導体の形態の崩れが生じるとともに、外部端子電極の亀裂が生じるばかりでなく、貫通孔への導電性ペーストの充填が不十分となった。また、めっき付与性および半田付け性に関しても、それほど良好な結果が得られなかった。
【００７４】
また、試料１および２のように、樹脂粉末すなわちポリプロピレン粉末の含有量が２重量％を下回る場合には、外部端子電極に亀裂の発生が認められた。
【００７５】
他方、試料８のように、樹脂粉末すなわちポリプロピレン粉末の含有量が１０重量％を超える場合には、外部端子電極に亀裂の発生が認められるばかりでなく、空洞が認められ、また、めっき付与性および半田付け性が悪いという結果が得られた。
【００７６】
また、試料１１のように、樹脂粉末として、結晶セルロース粉末を用いた場合には、ダイシング時に樹脂粉末が吸水することにより体積膨張し、ビアホール導体の形態の崩れが生じてしまうという結果を招いた。
【００７７】
これらに対して、試料３〜７のように、樹脂粉末としてポリプロピレン粉末を用いながら、銅粉末が８０〜９３重量％、樹脂粉末が２〜１０重量％および有機ビヒクルが５〜１８重量％の各範囲内にある場合には、ダイシング時にビアホール導体のための導電性ペーストの形態が崩れることがなく、焼成後において、外部端子電極に亀裂が生じたり、セラミックに割れが生じたりせず、しかも、外部端子電極において、優れためっき付与性および半田付け性を与えることができた。
【００７８】
これは、樹脂粉末として、導電性ペースト中の溶剤に不溶であり、かつ吸水性の小さいポリプロピレン粉末を導電性ペースト中に所定量含有させたことによるものであり、これによって、ビアホール導体のための貫通孔への導電性ペーストの充填性を向上させるとともに、吸水による体積膨張を生じさせず、焼成時には、導電性金属粉末の焼結による収縮を遅らせて、亀裂の発生およびセラミックの割れを抑制し、かつ、焼成後には、この樹脂粉末が分解し、消失して、めっき付与性および半田付け性に悪影響を及ぼさないようにすることができる。
【００７９】
【発明の効果】
以上のように、この発明に係る導電性ペーストによれば、溶剤に不溶であり、かつ吸水性の小さいポリプロピレンからなる樹脂粉末を所定の割合で含有しているので、以下のような効果が奏される。
【００８０】
ビアホール導体を形成するために、この導電性ペーストを用いると、ビアホール導体のための貫通孔への導電性ペーストの充填性を向上させることができ、したがって、貫通孔への導電性ペーストの充填不良による不都合の発生を防止することができる。
【００８１】
この導電性ペーストを、外部端子電極となるビアホール導体を形成するために用いると、ダイシングソーを適用して、生の積層体のビアホール導体が位置する部分を分断しようとするとき、ビアホール導体となるべき導電性ペーストの形態が崩れることがなくなる。また、焼成時に、樹脂粉末が、導電性金属粉末の焼結による収縮を遅らせ、焼成後の導電性金属焼結体に亀裂が発生することを抑制するとともに、ビアホール導体近傍のセラミック部分に割れが発生することを抑制することができる。
【００８２】
導電性ペーストに含まれる樹脂粉末は、焼成後には、分解し、消失するので、導電性ペーストによって与えられた導体のめっき付与性や半田付け性に悪影響を及ぼすことはない。
【００８３】
これらのことから、この導電性ペーストを用いることによって、導通信頼性が高く、めっき付与性や半田付け性に優れた導体を得ることができる。
【００８４】
特に、積層セラミック電子部品の外部端子電極を形成するため、この導電性ペーストを用いてビアホール導体を形成し、生の積層体のビアホール導体が位置する部分を分断することによって、分断面にビアホール導体の一部を露出させ、この露出したビアホール導体の一部をもって外部端子電極を与えるようにすれば、この外部端子電極についての導通信頼性を高いものとすることができるとともに、積層セラミック電子部品を効率良く製造することができる。
【００８５】
導電性ペーストに含まれる導電性金属粉末として、銅粉末が用いられると、比抵抗が小さく、マイグレーションが発生しにくい導体を比較的安価で得ることができる。
【００８６】
また、溶剤に不溶であり、かつ吸水性の小さい樹脂粉末として、ポリプロピレン粉末を用いるので、この発明の効果を確実に奏させることができ、たとえば良好な電気的特性を有する外部端子電極のような導体を有する積層セラミック電子部品を確実に製造することが可能になる。
【図面の簡単な説明】
【図１】この発明の一実施形態による製造方法によって得られた積層セラミック電子部品１の外観を示す斜視図である。
【図２】図１に示した積層セラミック電子部品１を得るために作製されるマザー積層体４を示す斜視図である。
【図３】図２に示したマザー積層体４に溝９を形成した状態を示す拡大斜視図である。
【符号の説明】
１  積層セラミック電子部品
２  積層体チップ
３  外部端子電極
４  マザー積層体
５  分割線
６，７  マザーセラミックグリーンシート
８  ビアホール導体
９  溝
【図１】
0003757771.tif 000003
【図２】
0003757771.tif 000004
【図３】
0003757771.tif 000005