(57)【特許請求の範囲】
【請求項１】
表面に配線が形成された基板と、
該基板上に搭載され前記配線と接続される半導体素子と、
前記半導体素子を覆うように前記基板上に配置され、かつ、接地電位が供給される導電性のキャップと、
前記基板の表裏を貫通する貫通孔を介して前記配線に接続され、かつ、前記基板の裏面に形成された外部端子と、
前記導電性のキャップに接続され、前記基板に形成された貫通穴を介して前記基板裏面に突出するとともに、前記接地電位が供給される突出部とを有することを特徴とする半導体装置。
【請求項２】
前記基板裏面から露出した前記突出部は、前記外部端子の高さよりも低いことを特徴とする請求項１項記載の半導体装置。
【請求項３】
前記突出部は前記基板の中心から見て均等に配置されることを特徴とする請求項１項記載の半導体装置。
【請求項４】
前記突出部は前記基板の周囲に設けられ、前記外部端子は前記突出部の内側に形成されることを特徴とする請求項１項記載の半導体装置。
【請求項５】
表面に配線が形成された基板と、
該基板上に搭載され前記配線と接続される半導体素子と、
前記半導体素子を覆うように前記基板上に配置され、かつ、接地電位が供給される導電性のキャップと、
前記基板の表裏を貫通する貫通孔を介して前記配線に接続され、かつ、前記基板の裏面に形成された外部端子と、
前記外部端子のうち前記接地電位が供給される前記外部端子は前記基板の中心から見て均等に配置されることを特徴とする半導体装置。
【請求項６】
表面に配線が形成された基板と、
該基板上に搭載され前記配線と接続される半導体素子と、
前記半導体素子を覆うように前記基板上に配置され、かつ、接地電位が供給される導電性のキャップと、
前記基板の表裏を貫通する貫通孔を介して前記配線に接続され、かつ、前記基板の裏面に形成された外部端子と、
前記外部端子は複数の列状に形成されており、そのうちの最外周に位置する前記外部端子には前記接地電位が供給されることを特徴とする半導体装置。
【請求項７】
その表面に形成された配線と、
前記表面の周囲に形成された導電層と、
表面と裏面との間に形成された導電性の中間層と、
表面と裏面とを貫通し前記導電性の中間層と接続される第１の複数の貫通孔と、
前記導電性の中間層と接続されない第２の複数の貫通孔とを有する基板と、
信号を入力あるいは出力するための複数の信号電極と接地電位が供給される複数の接地電極とを少なくとも含む、前記配線に接続される複数の電極を有する半導体素子と、
前記半導体素子を覆う、前記導電層に接続された導電性のキャップと、
前記導電層に接続され、かつ、前記接地電極と前記第１の複数の貫通孔を介して接続される複数の第１の外部電極と、
前記信号電極と前記第２の複数の貫通孔を介して接続される複数の第２の外部電極とを有し、
前記導電性のキャップには前記第１の外部電極及び前記導電層を介して前記接地電位が供給されることを特徴とする半導体装置。
【請求項８】
前記第１の複数の外部電極は、前記基板の中心から見て均等に配置されることを特徴とする請求項７項記載の半導体装置。
【請求項９】
前記第１の複数の外部電極は、前記基板の端部近傍に他の外部電極を囲むように配置されること特徴とする請求項７項記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に、小型エリアアレイパッケージの構造に関するものである。
【０００２】
【従来の技術】
従来の一般的な小型エリアアレイパッケージは、銅箔またはタングステン等の金属材料により配線を施した有機材基板またはセラミック材の基板上に、半田や金等のバンプ２を介して半導体チップを搭載し、この半導体チップと基板との間隙にエポキシ系の液状樹脂を充填した後、基板の下面に半田ボール等の外部端子を格子状に配置した構造となっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記した従来の小型エリアアレイパッケージの構造では、半導体チップの裏面、及び配線を施した基板が露出しているため、デバイスの動作時に発生する電磁波が外部に放出され易く、近接する他のデバイスの電磁波障害の原因となったり、逆に、他のデバイスからの電磁波の影響も受け易いため、強力な電磁波を発生するデバイスの近傍に設置された場合には、誤動作するという問題点があった。
【０００４】
本発明は、上記問題点を除去し、外部への電磁波の放射や、外部からの電磁波による誤動作を防止することができる半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕半導体装置において、金属製のキャップを基板の半導体チップ搭載面側に被せ、前記金属製のキャップを前記基板のシールリング、スルーホール、最外周の外部端子を介してマザーボードのグランドと接続するようにしたものである。
【０００６】
〔２〕半導体装置において、パッケージ支持ピンを設けた金属製のキャップを基板の半導体チップ搭載面側に被せ、前記基板のシールリング部に設けた貫通穴から前記基板の裏面に突出させた前記金属製のキャップの支持ピンを介してマザーボードのグランドと接続するようにしたものである。
〔３〕上記〔２〕の半導体装置において、前記支持ピンの長さを前記基板の外部端子の高さよりも低く設定するようにしたものである。
【０００７】
〔４〕半導体装置において、表面に配線が形成された基板と、この基板上に搭載され前記配線と接続される半導体素子と、接地電位に接続された前記半導体素子を覆う金属製のキャップとを設けるようにしたものである。
〔５〕上記〔４〕記載の半導体装置において、前記金属製のキャップは、前記基板に形成されたスルーホールを介して前記基板裏面に形成された接地電位と接続される電極に接続されるようにしたものである。
【０００８】
〔６〕上記〔４〕記載の半導体装置において、前記金属製のキャップは、前記基板に形成された貫通穴を介して基板裏面に突出する突出部を有し、この突出部が接地電位に接続されるようにしたものである。
〔７〕上記〔５〕又は〔６〕記載の半導体装置において、前記金属製のキャップが絶縁材を介して前記半導体素子と接着されるようにしたものである。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について図１、図２を参照しながら詳細に説明する。
図１は本発明の第１実施形態を示す小型エリアアレイパッケージの断面図、図２（ａ）は半導体素子を電極パッドの形成されている面から見た平面図、図２（ｂ）は基板の半導体素子搭載面の平面図、図２（ｃ）は基板の外部電極形成面の平面図、図３はシールリング部分の拡大図である。
【００１０】
図１および図２において、有機材からなる基板１の表面には銅箔により配線３が形成されている。基板の材料としては有機材やセラミック等が一般的に用いられるが、基板が有機材の場合は、銅箔を基板全面に貼り付けてそれをエッチングすることにより半導体素子と接続するためのパッド２を含む配線３を形成する。
【００１１】
配線３を形成する際のエッチングにおいて、図３（ａ）に示すように基板１の外周にもシールリング４として銅箔を残す。シールリング４は、基板１に形成されたスルーホール５ａおよび基板１の裏面に形成された配線７ａを介してグランドと接続される外部端子を形成するためのパッド６ａに接続されている。このスルーホール５ａ内は、図３（ｂ）に示すように、エポキシ樹脂充填材１１により充填してもよい。さらに、シールリング４は、半導体素子のグランドに接続される電極に対応する基板上のパッドと基板表面において配線３ａを介して接続されている。
【００１２】
基板上に形成された配線３は、スルーホール５および基板の裏面に形成された配線７を介して外部端子を形成するためのパッド６に接続されている。
これら、配線３、７を含む基板１の表面および裏面は、パッド２、６およびシールリング４をそれぞれ露出させた状態で、ソルダレジスト８により覆われている。
【００１３】
基板１表面には、バンプ電極１０を介して半導体素子１２が搭載されている。この半導体素子１２の表面には、図示しない回路素子と、この回路素子に接続される電極パッド１３とが形成されており、この電極パッド１３と基板１の表面に設けられたパッド２とがバンプ電極１０を介して接続される。また、半導体素子１２のバンプ電極１０が形成された面と基板１との間には、エポキシ系の樹脂１４が充填されている。
【００１４】
基板１上には、半導体素子１２を覆うための金属製のキャップ１５が設けられている。このキャップ１５は、基板１上に形成されているシールリング４とハンダや異方性導電接着剤などの導電性材料１６を介して基板１と接続されている。また、この接続は、シームウエルド（溶接）により行うことも可能である。
【００１５】
キャップ１５を形成する際に、このキャップ１５と半導体素子１２とは、絶縁接着剤１７により接続される。
基板の裏面に形成された、外部端子を形成するためのパッド６には、半田ボール等の外部端子１８が形成されている。ここで、最外周の外部端子１８ａは、基板１の表面に設けられたシールリング４とスルーホール５ａを介して電気的に接続されており、図示しないマザーボードに実装する際に、マザーボード側のグランドを供給する配線に接続する。
【００１６】
以上のように、第１実施例によれば、金属製のキャップと電気的に接続された最外周の外部端子をマザーボードのグランドを供給する配線と接続することにより、半導体素子及び基板の上面を覆っている金属製のキャップがグランド電位となり、見かけ上、パッケージが電気的に外部からシールドされた構造となる。このため、デバイスの動作時に内部から発生する電磁波や、外部から侵入してくる電磁波は金属製のキャップにより遮蔽されるので、電磁波の放出及び侵入による機器の誤動作を低減することができる。
【００１７】
更に、半導体素子と金属製のキャップとを接続する絶縁接着剤として高熱伝導性の材料を用いると、半導体チップからの熱の放熱性の向上（パッケージとしての熱抵抗の低減）も期待することができる。
【００１８】
また、基板の材料を有機材に代えてセラミック材を用いることも可能であり、その場合は、銅箔をエッチングすることにより形成していた配線に代えて図３（ｃ）に示すように銅やタングステン等の導電性ペースト１９を印刷することにより配線を形成し、スルーホール５ａ内もこの導電性ペーストを充填すればよい。
【００１９】
次に、本発明の第２実施形態について説明する。
図４は本発明の第２実施形態を示す小型エリアアレイパッケージの断面図である。なお、図４において、第１実施形態と同一構成を示す箇所には、同一の符号を付し、その説明を省略する。
【００２０】
この第２実施形態では、金属製のキャップ１５の基板１と接合する面の４コーナーに支持ピン（突出部）２０を設け、基板１の表面の外周シールリング４のコーナー部に設けられた貫通穴２１を通して、基板１の裏面（外部端子搭載面）に露出させ、マザーボードの実装時に基板１から露出した支持ピンをマザーボード側のグランドを供給する配線と接続する。
【００２１】
なお、支持ピン２０の長さは、基板１の裏面に露出した部分が外部端子１８の高さよりも低くなるように設定する（支持ピンの長さは、使用する外部端子１８の径及びフラックス等の種類により異なる）。この場合も、基板１と金属製のキャップ１５との接合及び半導体素子１２と金属製のキャップ１５との接合は、第１実施例と同じ方法を用いる。
【００２２】
したがって、小型エリアアレイパッケージに金属製のキャップ１５を被せ、その金属製のキャップ１５に設けられた支持ピン２０を介してマザーボードのグランドと接続することにより、電磁波の放出及び外部からの電磁波の侵入を低減することが可能となる。
【００２３】
また、基板１の裏面に突出させた支持ピン２０の長さを外部端子１８の高さよりも低く設定することにより、マザーボード実装時の外部端子１８の溶解によるパッケージの沈み込み量の調整が可能となる。
【００２４】
このような構成とした場合、金属製のキャップに設けた支持ピンをマザーボードのグランドと接続することにより、半導体素子及び基板の上面を覆っている金属製のキャップがグランド電位となり、見かけ上、パッケージが電気的に外部からシールドされた構造となる。このため、デバイスの動作時に内部から発生する電磁波や、外部から侵入してくる電磁波は金属製のキャップにより遮蔽されるので、電磁波の放出及び侵入による機器の誤動作を低減することができる。
【００２５】
更に、金属製のキャップが高熱伝導性の絶縁接着剤を介して、半導体チップと接合されていることにより、半導体チップからの放熱性の向上（パッケージとしての熱抵抗の低減）を図ることができる。
【００２６】
また、基板の裏面に突出させた支持ピンの長さを外部端子の高さよりも低く設定することにより、マザーボード実装時の外部端子の溶解によるパッケージの沈み込み量の調整が可能となり、マザーボード実装時のパッケージの過度の沈み込みを防止することができ、実装後のフラックス洗浄性、及びマザーボードとの接続信頼性の向上を図ることができる。
【００２７】
次に、図５、図６（ａ）〜（ｃ）を用いて本発明の第３実施形態を説明する。なお、第１実施形態と同一構成を示す箇所には、同一の符号を付し、その説明を省略する。
図５は第３実施形態の断面図であり、その間に導電層により形成された中間層３１が設けられた多層基板３０により形成されている点で第１実施形態と相違している。
【００２８】
図６（ａ）は半導体素子１２を搭載する側から見た多層基板３０の平面図、図６（ｂ）は中間層３１を示す平面図、図６（ｃ）は外部電極形成面から見た多層基板３０の平面図をそれぞれ示している。
【００２９】
多層基板３０には、銅箔またはタングステン等の金属材料からなる中間層３１が設けられている。この中間層３１は、スルーホール３４およびバンプ電極３３を介して半導体素子１２のグランドパッド３２と接続されている。
【００３０】
また、中間層３１は、スルーホール５ａを介して基板上に形成されるシールリング４およびグランドに接続される外部端子１８ａと接続されている。
【００３１】
また、グランド以外の入出力などの信号が供給される外部電極１８は、スルーホール５を介して半導体素子の対応する電極に接続される。グランドと接続しないスルーホール５の周囲には中間層３１との間に隙間が設けられており、スルーホール５と中間層３１とは接触しないようになっている。
【００３２】
このように、中間層３１を設けることにより、半導体素子１２は、金属製のキャップおよび中間層によって外部と電気的に遮断され、より高いシールド効果が期待できる。
【００３３】
また、グランドに接続される外部端子１８ａを多層基板１の中心から見て均等になるように配置した場合、図７の矢印で示すように多層基板３０内に設けた中間層３１での電流分布が均一となり、グランド用の外部端子１８ａと接続されたキャップ１５を含めたパッケージ内のグランドのインピーダンスが安定するという効果が期待できる。
【００３４】
さらに、多層基板３０の最外周に配置される外部端子を全てグランドに接続される外部端子１８ａとした場合、中間層３１における電流分布がさらに均一になるとともに、外部端子１８の最外周をグランドで囲んだ状態となるので、外部端子を含めたシールド効果が期待できる。
【００３５】
また、この第３実施形態においても、第２実施形態で説明したものと同様に、キャップに支持ピンを設けて、基板のコーナー部に設けた貫通孔を通してもよい。その場合、第２実施形態と同様に、マザーボード実装時の外部端子の溶解によるパッケージの沈み込み量の調整が可能となり、マザーボード実装時のパッケージの過度の沈み込みを防止することができ、実装後のフラックス洗浄性、及びマザーボードとの接続信頼性の向上を図ることができる。
【００３６】
【発明の効果】
以上、詳細に説明したように、本発明によれば、金属製のキャップと電気的に接続された最外周の外部端子をマザーボードのグランドと接続することにより、基板の上面を覆っている金属製のキャップがグランド電位となり、見かけ上、パッケージが電気的に外部からシールドされた構造となる。
このため、デバイスの動作時に内部から発生する電磁波や、外部から侵入してくる電磁波は金属製のキャップにより遮蔽されるので、電磁波の放出及び侵入による機器の誤動作を低減することができる。
【００３７】
更に、金属製のキャップを高熱伝導性の絶縁接着剤を介して、半導体チップと接合させた場合、半導体チップからの熱の放熱性の向上（パッケージとしての熱抵抗の低減）を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態を示す半導体装置の断面図である。
【図２】本発明の第１実施形態を示す半導体装置の平面図である。
【図３】本発明の第１実施形態を示す半導体装置の部分拡大図である。
【図４】本発明の第２実施形態を示す半導体装置の断面図である。
【図５】本発明の第３実施形態を示す半導体装置の断面図である。
【図６】本発明の第３実施形態を示す半導体装置の平面図である。
【図７】本発明の第３実施形態を示す半導体装置の平面図である。
【符号の説明】
１    基板
２    パッド
３    配線
４    シールリング
５    スルーホール
６    パッド
７    配線
８    ソルダレジスト
１０    バンプ電極
１１    エポキシ樹脂充填材
１２    半導体素子
１３    電極パッド
１５    金属製のキャップ
１６    導電性材料
１７    絶縁接着剤
１８    外部端子
【図１】
0003834426.tif 000002
【図２】
0003834426.tif 000003
【図３】
0003834426.tif 000004
【図４】
0003834426.tif 000005
【図５】
0003834426.tif 000006
【図６】
0003834426.tif 000007
【図７】
0003834426.tif 000008