(57)【要約】本発明は、表面に突出部のない犠牲膜を用いて薄膜構造体を作成することができ、それによって強度および信頼性の高い薄膜構造体を作成することができる薄膜構造体の製造方法を提供することを目的とする。そして、上記目的を達成するために、犠牲膜が所定値よりも大きな膜厚で形成された後、その犠牲膜の表面が削られることにより、犠牲膜の表面が平坦化されるとともに犠牲膜の膜厚が所定値に調節される。これによって、基板（１）表面の凹凸の影響が除去され、犠牲膜の表面が平坦化される。そして、その犠牲膜を用いて、半導体加速度センサの質量体（３）、梁（７）および固定電極（５）が作成される。
2003001608.tif 000002
【特許請求の範囲】
【請求項１】
基板（１）上に形成される支持部（２３ｂ，２５ａ）と、
前記支持部と一体に形成され、前記支持部によって支持され、前記基板と所定間隔をあけて配置される浮遊部（２１，２３ａ，２５ｂ，２５ｃ）と、
を備える薄膜構造体の製造方法において、
犠牲膜（５１）を前記基板上に前記所定間隔に対応する所定値よりも大きな膜厚で形成する工程と、
前記犠牲膜の表面を平坦化する工程と、
前記支持部を形成すべき前記犠牲膜の部分を選択的に除去してアンカーホール部（５１ａ）を形成する工程と、
前記犠牲膜上および前記アンカーホール部を介して露出した前記基板上に、薄膜層（５３）を形成する工程と、
前記薄膜層を選択的に除去してパターニングし、残留した前記薄膜層の部分により前記薄膜構造体（２１，２３，２５）を形成する工程と、
前記犠牲膜を除去する工程と、
を備えることを特徴とする薄膜構造体の製造方法。
【請求項２】
前記犠牲膜の表面を平坦化する工程において、
前記犠牲膜の表面を削ることを特徴とする請求の範囲１記載の薄膜構造体の製造方法。
【請求項３】
前記犠牲膜の表面を平坦化する工程において、
前記犠牲膜の前記膜厚を、前記所定値に等しい値に調節することを特徴とする請求の範囲２記載の薄膜構造体の製造方法。
【請求項４】
前記薄膜層を形成する工程において、
前記薄膜層を平坦化後の前記犠牲膜の前記膜厚よりも大きな膜厚で形成することを特徴とする請求の範囲３記載の薄膜構造体の製造方法。
【請求項５】
前記基板は、
前記基板の表面から突出して形成された配線（４１，４３，４５）を備え、
前記支持部および前記浮遊部は、導電材料によって形成され、
前記支持部は、前記配線上に形成され、前記配線と電気的に接続されることを特徴とする請求の範囲１記載の薄膜構造体の製造方法。
【請求項６】
基板（１）の表面に形成された配線（４１，４３，４５）上に形成され、その配線と電気的に接続される導電性の支持部（２３ｂ，２５ａ）と、
前記支持部によって支持され、前記基板と所定間隔をあけて配置される導電性の浮遊部（２１，２３ａ，２５ｂ，２５ｃ）と、
を備える薄膜構造体の製造方法において、
前記配線のうちの少なくとも前記支持部の下方に配置される部分に対応する前記基板の表面に、前記配線の膜厚以上の深さの溝（３３ａ）を形成する工程と、
前記溝が形成された前記基板の前記表面に前記配線を形成する工程と、
前記配線の表面および前記基板の前記表面を覆う犠牲膜（５１）を形成する工程と、
前記支持部を形成すべき前記犠牲膜の部分を選択的に除去してアンカーホール部（５１ａ）を形成する工程と、
前記犠牲膜上および前記アンカーホール部を介して露出した前記基板上に、導電材料によって薄膜層（５３）を形成する工程と、
前記薄膜層を選択的に除去してパターニングし、残留した前記薄膜層の部分により前記薄膜構造体（２１，２３，２５）を形成する工程と、
前記犠牲膜を除去する工程と、
を備えることを特徴とする薄膜構造体の製造方法。
【請求項７】
前記薄膜層を形成する工程において、
前記薄膜層を前記犠牲膜の前記膜厚よりも大きな膜厚で形成することを特徴とする請求の範囲６記載の薄膜構造体の製造方法。
【請求項８】
前記溝の前記深さは、前記配線の膜厚と等しく設定されることを特徴とする請求の範囲７記載の薄膜構造体の製造方法。
【請求項９】
前記配線を形成する工程は、
前記溝が形成された前記基板上に、前記配線と同一の材料により前記溝の前記深さと同一の膜厚で導電膜（５５）を形成する工程と、
前記導電膜のうちの前記溝の側縁部から所定の隙間寸法（Ｆ）だけ前記溝の内側に位置する部分（５５ａ）以外の部分を除去するように前記導電膜をパターニングすることにより、残留している前記部分によって前記配線を形成する工程と、
を備えていることを特徴とする請求の範囲８記載の薄膜構造体の製造方法。
【請求項１０】
前記薄膜構造体は、
加速度センサに備えられる加速度の検出を行う機能を有するセンサ部（３）の少なくとも一部を構成することを特徴とする請求の範囲１または６記載の薄膜構造体の製造方法。
【請求項１１】
前記支持部（２３ｂ）の外周部のうちの少なくとも一部分は、前記配線（４３，４５）の外縁部の上方に位置し、
前記浮遊部（２３ａ）は、前記支持部の前記一部分から張り出し、前記配線の外縁部から離反する方向に延びていることを特徴とする請求項５または９記載の薄膜構造体の製造方法。
【発明の詳細な説明】
技術分野
本発明は、半導体加工技術を用いて形成される薄膜構造体の製造方法に関する。
背景技術
図１３は、従来の薄膜構造体の製造方法によって形成された薄膜構造体の断面図である。図１３に示すように、この薄膜構造体１０１は、支持部１０３と、その支持部１０３によって支持される浮遊部１０５とを備え、導電材料により基板１０７上に形成されている。浮遊部１０５は、基板１０７と所定間隔をあけて配置され、支持部１０３の上部から外方に張り出している。
基板１０７は、基板本体１１１と、その基板本体１１１上に形成される第１の絶縁膜１１３と、その絶縁膜１１３上に選択的に形成される配線１１５と、その配線１１５の表面および絶縁膜１１３の表面を選択的に覆う第２の絶縁膜１１７とを備えている。
絶縁膜１１３の表面は平坦であり、配線１１５がその表面から突出して形成されている。この配線１１５上には、その配線１１５の一部を覆うように支持部１０３が形成されている。これに対応して、絶縁膜１１７の支持部１０３が設けられる部分には、孔部１１７ａが設けられており、この孔部１１７ａを介して支持部１０３が配線１１５に接続されている。絶縁膜１１７の膜厚は、この絶縁膜１１７の外縁部の影響により基板１０７の表面に生じる段差が実質的に無視できる程度に薄く設定されている。
従来の薄膜構造体の製造方法では、このような構成の基板１０７上に、まず図１４に示すように犠牲膜１２１が形成される。続いて、犠牲膜１２１の支持部１０３が形成される部分が選択的に除去されて、図１５に示すようにアンカーホール部１２１ａが形成される。
続いて、犠牲膜１２１の表面およびアンカーホール部１２１ａを介して露出した基板１０７の表面上に、図１６に示すように導電材料によって薄膜層１２３が形成される。
続いて、薄膜層１２３が選択的に除去されてパターニングされ、その薄膜層１２３の残留している部分によって薄膜構造体１０１が形成される。このとき、その残留している部分のうちのアンカーホール部１２１ａ内に嵌まり込んでいる部分が支持部１０３となり、犠牲膜１２１上に位置している部分が浮遊部１０５となる。続いて、犠牲膜１２１が除去されて、図１３に示す構造が得られる。
このような従来の製造方法では、図１４に示す状態において、犠牲膜１２１の表面１２２に、基板１０７の配線１１５の影響により突出部１２２ａが生じている。この突出部１２２ａを有する犠牲膜１２１を用いて薄膜構造体１０１が作成されるため、下記のような問題が生じる。
この突出部１２２ａは、配線１１５の外縁部の上方において、配線１１５の外方に向かうに従って基板１０７へと近づく傾斜部Ｈを有している。一方、支持部１０３の太さに関しては、太すぎると省スペース化が図れず、また細すぎると薄膜構造体１０１と配線１１５との電気的接続状態が不良になるという制約がある。また、配線１１５の幅に関しても、その配置位置および使用目的によっては省スペース化のために細くする必要がある。このため、配線１１５の幅が細く設定されているような場合には、支持部１０３が、図１３に示すように配線１１５の幅とほぼ等しい太さで、配線１１５上に形成されることとなる。これに対応して、アンカーホール部１２１ａも配線１１５の幅とほぼ等しい開口幅で、配線１１５上に形成されることとなる。これによって、図１５に示すように犠牲膜１２１のアンカーホール部１２１ａの周辺部１２１ｂに、傾斜部Ｈの少なくとも一部が残留する。
この周辺部１２１ｂの表面形状は、薄膜構造体１０１の形状に反映され、薄膜構造体１０１の周辺部１２１に対応する部分、より具体的には支持部１０３と浮遊部１０５との結合部分に、図１３に示すようにくびれ部１３１が生じる。このため、衝撃等によって薄膜構造体１０１がくびれ部１３１にて破損するおそれがあり、薄膜構造体１０１の強度および信頼性が損なわれるおそれがある。
発明の開示
本発明は、上記のような問題点を解決し、表面に突出部のない犠牲膜を用いて薄膜構造体を作成することができ、それによって強度および信頼性の高い薄膜構造体を作成することができる薄膜構造体の製造方法を提供することを目的とする。
本発明に係る薄膜構造体の製造方法の第１の態様では、基板（１）上に形成される支持部（２３ｂ，２５ａ）と、前記支持部と一体に形成され、前記支持部によって支持され、前記基板と所定間隔をあけて配置される浮遊部（２１，２３ａ，２５ｂ，２５ｃ）と、を備える薄膜構造体の製造方法において、犠牲膜（５１）を前記基板上に前記所定間隔に対応する所定値よりも大きな膜厚で形成する工程と、前記犠牲膜の表面を平坦化する工程と、前記支持部を形成すべき前記犠牲膜の部分を選択的に除去してアンカーホール部（５１ａ）を形成する工程と、前記犠牲膜上および前記アンカーホール部を介して露出した前記基板上に、薄膜層（５３）を形成する工程と、前記薄膜層を選択的に除去してパターニングし、残留した前記薄膜層の部分により前記薄膜構造体（２１，２３，２５）を形成する工程と、前記犠牲膜を除去する工程と、を備えるようになっている。
この態様によれば、犠牲膜を所定値よりも大きな膜厚で形成した後、犠牲膜の表面を平坦化するため、基板表面の凹凸の影響を除去して、犠牲膜の表面を平坦化することができる。その結果、表面の平坦な犠牲膜を用いて薄膜構造体を作成することができるため、犠牲膜の表面の凹凸の影響によって薄膜構造体に不所望なくびれが生じるのを防止することができ、薄膜構造体の強度および信頼性の向上が図れる。
本発明に係る薄膜構造体の製造方法の第２の態様では、前記犠牲膜の表面を平坦化する工程において、前記犠牲膜の表面を削るようになっている。
本発明に係る薄膜構造体の製造方法の第３の態様では、前記犠牲膜の表面を平坦化する工程において、前記犠牲膜の前記膜厚を、前記所定値に等しい値に調節するようになっている。
本発明に係る薄膜構造体の製造方法の第４の態様では、前記薄膜層を形成する工程において、前記薄膜層を平坦化後の前記犠牲膜の前記膜厚よりも大きな膜厚で形成するようになっている。
この態様によれば、薄膜層の膜厚が平坦化後の犠牲膜の膜厚よりも大きいため、薄膜層によってアンカーホール部内を埋め尽くすことができる。これによって、犠牲膜のアンカーホール部の開口部におけるエッジの影響によって、そのエッジに対応する薄膜構造体の部分の肉厚が薄くなって強度が低下するのを防止することができる。
本発明に係る薄膜構造体の製造方法の第５の態様では、前記基板は、前記基板の表面から突出して形成された配線（４１，４３，４５）を備え、前記支持部および前記浮遊部は、導電材料によって形成され、前記支持部は、前記配線上に形成され、前記配線と電気的に接続されるようになっている。
この態様によれば、基板上の配線の影響を除去して犠牲膜の表面の平坦化が図れるため、前述の従来技術のように薄膜構造体の支持部と浮遊部との結合部分にくびれ部が生じるのを防止することができる。
本発明に係る薄膜構造体の製造方法の第６の態様では、基板（１）の表面に形成された配線（４１，４３，４５）上に形成され、その配線と電気的に接続される導電性の支持部（２３ｂ，２５ａ）と、前記支持部によって支持され、前記基板と所定間隔をあけて配置される導電性の浮遊部（２１，２３ａ，２５ｂ，２５ｃ）と、を備える薄膜構造体の製造方法において、前記配線のうちの少なくとも前記支持部の下方に配置される部分に対応する前記基板の表面に、前記配線の膜厚以上の深さの溝（３３ａ）を形成する工程と、前記溝が形成された前記基板の前記表面に前記配線を形成する工程と、前記配線の表面および前記基板の前記表面を覆う犠牲膜（５１）を形成する工程と、前記支持部を形成すべき前記犠牲膜の部分を選択的に除去してアンカーホール部（５１ａ）を形成する工程と、前記犠牲膜上および前記アンカーホール部を介して露出した前記基板上に、導電材料によって薄膜層（５３）を形成する工程と、前記薄膜層を選択的に除去してパターニングし、残留した前記薄膜層の部分により前記薄膜構造体（２１，２３，２５）を形成する工程と、前記犠牲膜を除去する工程と、を備えるようになっている。
この態様によれば、配線の少なくとも支持部が設けられる部分が、基板の表面に設けられた配線の膜厚以上の深さを有する溝内に埋め込まれているため、支持部を設ける部分において、基板の表面に突出部が生じるのを防止することができる。その結果、犠牲膜に対する複雑な処理、例えば平坦化処理を行わなくとも、支持部を設ける部分において突出部のない表面を有する犠牲膜を形成することができる。そして、この犠牲膜を用いて薄膜構造体を作成することにより、前述の従来技術のように薄膜構造体の支持部と浮遊部との結合部分にくびれ部が生じるのを防止することができ、その結果薄膜構造体の強度および信頼性の向上が図れる。
本発明に係る薄膜構造体の製造方法の第７の態様では、前記薄膜層を形成する工程において、前記薄膜層を前記犠牲膜の前記膜厚よりも大きな膜厚で形成するようになっている。
この態様によれば、薄膜層の膜厚が犠牲膜の膜厚よりも大きいため、薄膜層によってアンカーホール部内を埋め尽くすことができる。これによって、犠牲膜のアンカーホール部の開口部におけるエッジの影響によって、そのエッジに対応する薄膜構造体の部分の肉厚が薄くなって強度が低下するのを防止することができる。
本発明に係る薄膜構造体の製造方法の第８の態様では、前記溝の前記深さは、前記配線の膜厚と等しく設定されるようになっている。
この態様によれば、溝の深さが配線の膜厚と等しく設定されているため、支持部を設ける部分において、特に平坦化処理を行わなくとも基板の表面を平坦化することができる。
本発明に係る薄膜構造体の製造方法の第９の態様では、前記配線を形成する工程は、前記溝が形成された前記基板上に、前記配線と同一の材料により前記溝の前記深さと同一の膜厚で導電膜（５５）を形成する工程と、前記導電膜のうちの前記溝の側縁部から所定の隙間寸法（Ｆ）だけ前記溝の内側に位置する部分（５５ａ）以外の部分を除去するように前記導電膜をパターニングすることにより、残留している前記部分によって前記配線を形成する工程と、を備えるようになっている。
この態様によれば、基板上に形成された導電膜のうちの溝の側縁部から所定の隙間寸法だけ溝の内側に位置する部分を残してそれ以外の部分を除去し、その導電膜の残留している部分によって配線を形成するため、均一な膜厚で配線を形成することができ、これによって基板表面をより平坦にして犠牲膜の表面をさらに平坦化することができる。
本発明に係る薄膜構造体の製造方法の第１０の態様では、前記薄膜構造体は、加速度センサに備えられる加速度の検出を行う機能を有するセンサ部（３）の少なくとも一部を構成するようになっている。
この態様によれば、衝撃、例えば加速度センサを落下させ際に生じる衝撃に対するセンサ部の耐性を向上させることができ、加速度センサの強度および信頼性の向上が図れる。
本発明に係る薄膜構造体の製造方法の第１１の態様では、前記支持部（２３ｂ）の外周部のうちの少なくとも一部分は、前記配線（４３，４５）の外縁部の上方に位置し、前記浮遊部（２３ａ）は、前記支持部の前記一部分から張り出し、前記配線の外縁部から離反する方向に延びるようになっている。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
発明を実施するための最良の形態
１．実施の形態１
図１および図２に示すように、本発明の実施の形態１に係る薄膜構造体の製造方法が適用される半導体加速度センサは、センサ基板である基板１と、その基板１上に形成され、加速度を検出する機能を有するセンサ部３とを備えている。
センサ部３は、図１に示すように、可動電極として機能する質量体２１と、複数の固定電極２３と、複数の梁２５とを備えている。質量体２１、固定電極２３および梁２５は、本発明の薄膜構造体に相当しており、導電材料、例えばポリシリコンに不純物、例えばリンがドープされてなるドープドポリシリコンによって形成されている。
質量体２１は、基板１と所定間隔Ｄをあけて配置され、検出すべき加速度の方向Ｂに対して垂直な方向Ｃに沿って延びる複数の可動電極部２１ａを有している。梁２５は、質量体２１と一体に形成され、基板１上において質量体２１を復元力を有して方向Ｂに移動可能に懸架する機能を有する。各梁２５は、基板１上から突出する支持部２５ａと、その支持部２５ａとの結合部２５ｂと、その結合部２５ｂと質量体２１の方向Ｂに関する端縁との間に設けられるバネ部２５ｃとを備えている。このバネ部２５ｃが弾性的に撓み変形することにより、結合部２５ｂと質量体２１との間の方向Ｂに沿った距離を拡大、縮小させる。
このような質量体２１および梁２５の構成のうち、質量体２１および梁２５のバネ部２５ｃおよび結合部２５ｂが、本発明に係る薄膜構造体の浮遊部に相当している。
各固定電極２３は、方向Ｂに互いに所定間隔をあけて、方向Ｃに沿って設けられている。また、固定電極２３は、基板１から所定間隔Ｄをあけて配置される浮遊部たる固定電極部２３ｂと、その固定電極部２３ａを支持する支持部２３ｂとを備えている。
このような各固定電極２３の固定電極部２３ｂと質量体２１の可動電極部２１ａとは、方向Ｂに関して間隔をあけて交互に配置され、コンデンサを構成している。そして、可動電極部２１ａの移動により生じるそのコンデンサの容量変化に基づいて加速度が検出される。
基板１は、図１および図２に示すように、半導体、例えばシリコンによって形成された基板本体３１と、基板本体３１上に形成された第１の絶縁膜たる酸化膜３３と、酸化膜３３上に選択的に形成された複数の配線４１，４３，４５と、配線４１，４３，４５の表面および酸化膜３３の表面を選択的に覆う第２の絶縁膜たる窒化膜４７とを備えている。
配線４１は、基板１上の質量体２１と対向する対向領域において基板１上に露出した状態で配置される露出部４１ａと、支持部２５ａの下方に配置されて支持部２５ａと電気的に接続されるコンタクト部４１ｂとを備えている。配線４３，４５は、固定電極２３からの信号を取り出すためのものであり、そのコンタクト部４３ａ，４５ａを介して各固定電極２３に接続される。
これに対応して、窒化膜４７には、窓あけ部４７ａおよび孔部４７ｂ，４７ｃが設けられている。窓あけ部４７ａを介して配線４１の露出部４１ａが基板１上に露出するとともに、コンタクト部４１ａが支持部２５ａと電気的に接続される。孔部４７ｂ，４７ｃを介して、配線４３，４５のコンタクト部４３ａ，４５ａが固定電極２３と電気的に接続される。
このような半導体加速度センサにおいて、本実施の形態では、配線４１，４３，４５が、酸化膜３３の平坦な表面上に突出して形成されている。また、窒化膜４７の膜厚はその外縁部の影響により基板１の表面に生じる段差は実質的に無視できる程度に薄く設定されている。よって、基板１の表面の配線４１，４３，４５が設けられた部分が、配線４１，４３，４５の膜厚分だけ他の部分よりも上方に突出している。
また、この支持部２５ａ，２３ｂの太さに関しては、太すぎると省スペース化が図れず、また細すぎると梁２５を介した質量体２１と配線４１との電気接続状態および固定電極２３と配線４３，４５との電気的接続状態が不良になるという制約がある。一方、配線４３，４５は、省スペース化のために細く線状に設けられる。このため、固定電極２３の支持部２３ｂは、配線４３，４５の幅とほぼ等しい太さで、配線４３，４５上に形成されている。その結果、支持部２３ｂの外周部の少なくとも一部分は、配線４３，４５の外縁部の上方に位置している。また、固定電極部２３ａは、その一部分から張り出し、配線４３，４５の外縁部から離反する方向に細長く棒状に延びている。なお、質量体２１および梁２５は、配線４１の外縁部に囲まれる領域上に形成されている。
このような半導体加速度センサ１の構成に対応して、本実施の形態では、以下のような製造方法により質量体２１、梁２５および固定電極２３を作成する。
まず、図３に示すように、基板１上に犠牲膜５１を形成する。このとき、犠牲膜５１の膜厚Ｅが、基板１と質量体２１および固定電極部２３ａとの間の間隔Ｄの約２倍の値に設定される。犠牲膜５１は、例えば酸化膜、ＰＳＧまたはＢＰＳＧによって形成される。
続いて、犠牲膜５１の表面を削るエッチバックが行われ、これによって、図４に示すように犠牲膜５１の表面が平坦化されるとともに犠牲膜５１の膜厚Ｅが間隔Ｄに等しい値に調節される。
続いて、支持部２５ａ，２３ｂを形成すべき犠牲膜５１の部分が選択的に除去されてアンカーホール部５１ａが形成される。これによって図５に示す構造が得られる。このとき、アンカーホール部５１ａの底部では、窒化膜４７の窓あけ部４７ａおよび孔部４７ｂ，４７ｃを介して配線４１，４３，４５のコンタクト部４１ｂ，４３ａ，４５ａが露出されている。
続いて、図６に示すように、残留している犠牲膜５１上およびアンカーホール部５１ａを介して露出した基板１上に、導電材料、例えばドープドポリシリコンによって薄膜層５３が形成される。この薄膜層５３の膜厚は、平坦化後の犠牲膜５３の膜厚Ｅよりも大きな値に設定される。その結果、アンカーホール部５１ａ内が薄膜層５３によって埋め尽くされる。
続いて、薄膜層５３が選択的に除去されてパターニングされ、その薄膜層５３の残留している部分によって質量体２１、梁２５および固定電極２３が形成される。このとき、その残留している部分のうちのアンカーホール部５１ａ内に嵌まり込んでいる部分が支持部２５ａ，２３ｂとなり、犠牲膜５１上に位置している部分が質量体２１、バネ部２５ｃ、結合部２５ｂおよび固定電極部２３ａとなる。続いて、犠牲膜５１が除去されて、図１および図２に示す構造が得られる。
以上のように、本実施の形態によれば、犠牲膜５１を所定値よりも大きな膜厚Ｅで形成した後、その犠牲膜５１の表面を削ることにより、犠牲膜５１の表面を平坦化するとともに犠牲膜５１の膜厚Ｅを所定値に調節するため、基板１表面の凹凸の影響を除去して、犠牲膜５１の表面を平坦化することができる。その結果、表面の平坦な犠牲膜５１を用いて質量体２１、梁２５および固定電極２３を作成することができるため、犠牲膜５１の表面の凹凸の影響によって質量体２１、梁２５および固定電極２３に不所望なくびれが生じるのを防止することができ、センサ部３の強度および信頼性の向上が図れる。
特に、固定電極２３は、支持部２３ｂと固定電極部２３ａとの結合部分にて、配線４３，４５の外縁部をまたぐように形成されているため、従来の製造方法により固定電極２３を作成した場合には、固定電極部２３ａと支持部２３ｂとの結合部分にくびれ部が生じ、固定電極２３の耐衝撃性が低下する。しかし、本実施の形態に係る製造方法によれば、そのようなくびれ部が生じることなく、固定電極２３を作成でき、固定電極２３の耐衝撃性の向上が図れる。
また、薄膜層５３の膜厚が平坦化後の犠牲膜５１の膜厚Ｅよりも大きく設定されているため、薄膜層５３によってアンカーホール部５１ａ内を埋め尽くすことができる。これによって、犠牲膜５１のアンカーホール部５１ａの開口部におけるエッジの影響によって、そのエッジに対応する梁２５および固定電極２３の部分の肉厚が薄くなって強度が低下するのを防止することができる。
２．実施の形態２
本実施の形態に係る薄膜構造体の製造方法を用いて作成された半導体加速度センサが前述の図１および図２に示す半導体加速度センサと実質的に異なる点は、実質的に配線４１，４３，４５を基板１の表面に埋め込んだ点のみである。本実施の形態に係る製造方法が適用される半導体加速度センサと、図１および図２に示す半導体加速度センサとの間で互いに対応する構成部分には、同一の参照符号を付し、その部分の説明を省略する。
本実施の形態に係る製造方法では、配線４１，４３，４５を基板１の表面に埋め込むことによって基板１の表面を平坦化し、その基板１上に犠牲膜５１を形成することによって、特別な処理、例えばエッチバックを行うことなく、平坦な表面を有する犠牲膜５１を得ている。図７ないし図１２に基づいて、その詳細な内容を説明する。図７は半導体加速度センサが完成した状態を示している。なお、図７ないし図１２では、配線４１，４３，４５のうちの配線４３が作成される部分のみを図示することとした。
まず、基板本体３１上に酸化膜３３が形成され、続いてその酸化膜３３の表面における配線４１，４３，４５に対応する部分に溝３３ａが形成される。これにより図８に示す構造が得られる。
続いて、配線４１，４３，４５を形成するための導電膜５５が酸化膜３３上に形成される。その結果、図９に示す構造が得られる。この導電膜５５の材質は、配線４１，４３，４５と同一であり、その膜厚は溝３３ａの深さと同一に設定されている。
続いて、図示しないマスクパターンを用いて導電膜５５が選択的に除去されてパターニングされる。このパターニングによって、溝３３ａの側縁部３３ｂから所定の隙間寸法Ｆだけ溝３３ａの内側に位置する導電膜５５の部分５５ａ以外の部分が除去される。これによって、図１０に示す構造が得られる。この残留した部分５５ａによって配線４１，４３，４５が形成される。このとき、配線４１，４３，４５の表面と酸化膜３３の表面とは、同一平面上に位置している。
このように、側縁部３３ｂから溝３３ａの内側に隙間寸法Ｆだけ余裕を取って配線４１，４３，４５を形成することにより、表面が平坦で均一な膜厚の配線４１，４３，４５を形成することができる。隙間寸法Ｆの値は、０．５μｍ以下、例えば０．３μｍに設定されている。このとき、配線４１，４３，４５の周縁部と溝３３ａの側縁部３３ｂとの間に寸法Ｆの隙間５７が生じている。
なお、配線４１，４３，４５の影響により基板１の表面に突出部が生じるのを防止すれば十分な効果が得られる場合には、溝３３ａの深さを配線４１，４３，４５の膜厚よりも大きく設定してもよい。この場合、配線４１，４３，４５の表面は、酸化膜３３の表面よりも下方に位置することとなるが、こうすることによって、配線４１，４３，４５の影響により基板１の表面に突出部が生じるのを防止できる。
続いて、配線４１，４３，４５を覆うように基板１の表面全域にわたって窒化膜４７が形成される。これによって、図１１に示す構造が得られる。このとき、隙間５７内は窒化膜４７によって満たされた状態となる。続いて、図示しないマスクパターンを用いて窒化膜４７が選択的に除去され、これによって窓あけ部４７ａおよび孔部４７ｂ，４７ｃが形成される。
ここで、窒化膜４７の膜厚は、その外縁部の影響により基板１の表面に生じる段差が無視できる程度に薄く、かつ均一に設定されている。このため、基板１の表面は実質的に平坦な状態となっている。
続いて、このように形成された基板１上に、図１２に示すように犠牲膜５１が膜厚Ｇで形成される。この膜厚Ｇは、間隔Ｄに対応した所定値に設定される。ここで、基板１の表面が実質的に平坦であるため、特別な処理、例えばエッチバックを行わなくとも、犠牲膜５１の表面は平坦になっている。
これより後の工程については、前述の図５および図６に示す工程と同様であるため、簡単に説明する。上記のように犠牲膜５１が形成されると、支持部２５ａ，２３ｂを形成すべき犠牲膜５１の部分が選択的に除去されてアンカーホール部５１ａが形成される。続いて、残留している犠牲膜５１上およびアンカーホール部５１ａを介して露出した基板１上に、導電材料、例えばドープドポリシリコンによって薄膜層５３が形成される。続いて、薄膜層５３が選択的に除去されてパターニングされ、その薄膜層５３の残留している部分によって質量体２１、梁２５および固定電極２３が形成される。このとき、その残留している部分のうちのアンカーホール部５１ａ内に嵌まり込んでいる部分が支持部２５ａ，２３ｂとなり、犠牲膜５１上に位置している部分が質量体２１、バネ部２５ｃ、結合部２５ｂおよび固定電極部２３ａとなる。続いて、犠牲膜５１が除去されて、図７に示す構造が得られる。
以上のように、本実施の形態によれば、配線４１，４３，４５が、基板１の表面に設けられた配線４１，４３，４５の膜厚と同一の深さを有する溝３３ａ内に埋め込まれているため、基板１の表面を平坦化することができ、その結果、犠牲膜５１に対する複雑な平坦化処理を行わなくとも、平坦な表面を有する犠牲膜５１を形成することができる。そして、この犠牲膜５１を用いて質量体２１、梁２５および固定電極２３を作成することにより、前述の実施の形態１と同様な効果が得られる。
特に本実施の形態では、溝３３ａの側縁部３３ｂから溝３３ａの内側に隙間寸法Ｆだけ余裕を取って配線４１，４３，４５を形成することにより、表面が平坦で均一な膜厚の配線４１，４３，４５を形成することができ、これによって均一な膜厚で窒化膜４７を形成しても、基板１表面をより平坦にして犠牲膜５１の表面をさらに平坦化することができる。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【図面の簡単な説明】
図１は、本発明の実施の形態１に係る薄膜構造体の製造方法が適用される半導体加速度センサの要部の構成を示す平面図である。
図２は、図１のＡ−Ａ断面図である。
図３ないし図６は、図２に示す構造の製造工程を示す断面図である。
図７は、本発明の実施の形態２に係る薄膜構造体の製造方法が図１の加速度センサに適応された場合における図１のＡ−Ａ断面図である。
図８ないし図１２は、図７に示す構造の製造工程を示す図である。
図１３は、従来の薄膜構造体の製造方法によって形成される薄膜構造体の構成を示す断面図である。
図１４ないし図１６は、図１３に示す薄膜構造体の製造工程を示す断面図である。
【図１】
2003001608.tif 000003
【図２】
2003001608.tif 000004
【図３】
2003001608.tif 000005
【図４】
2003001608.tif 000006
【図５】
2003001608.tif 000007
【図６】
2003001608.tif 000008
【図７】
2003001608.tif 000009
【図８】
2003001608.tif 000010
【図９】
2003001608.tif 000011
【図１０】
2003001608.tif 000012
【図１１】
2003001608.tif 000013
【図１２】
2003001608.tif 000014
【図１３】
2003001608.tif 000015
【図１４】
2003001608.tif 000016
【図１５】
2003001608.tif 000017
【図１６】
2003001608.tif 000018
【国際調査報告】
2003001608.tif 000019
2003001608.tif 000020
2003001608.tif 000021
2003001608.tif 000022