(57)【特許請求の範囲】
【請求項１】
パワー半導体素子を内部に収納する外装ケースにインサート成型され、第１ボンディング領域を有し、外部から前記パワー半導体素子に主電流を入力するための第１外部端子と、
少なくとも前記第１外部端子の一部に対向させて前記外装ケースにインサート成型され、第２ボンディング領域を有し、前記パワー半導体素子から外部に前記主電流を出力するための第２外部端子と、
一端が前記第１ボンディング領域に電気的に接続され、他端が前記パワー半導体素子に直接的に又は間接的に電気的に接続された第１ボンディングワイヤと、
一端が前記第２ボンディング領域に電気的に接続され、前記第１ボンディングワイヤに沿って他端が前記パワー半導体素子に直接的に又は間接的に電気的に接続された第２ボンディングワイヤと
を備え、前記第１外部端子に前記第２外部端子の少なくとも一部を重複して配設させたことを特徴とするパワー半導体モジュール。
【請求項２】
パワー半導体素子を内部に収納する外装ケースにインサート成型され、第１ボンディング領域を有し、外部から前記パワー半導体素子に主電流を入力するための第１外部端子と、
少なくとも前記第１外部端子の一部に対向させて前記外装ケースにインサート成型され、第２ボンディング領域を有し、前記パワー半導体素子から外部に前記主電流を出力するための第２外部端子と、
一端が前記第１ボンディング領域に電気的に接続され、他端が前記パワー半導体素子に直接的に又は間接的に電気的に接続された第１ボンディングワイヤと、
一端が前記第２ボンディング領域に電気的に接続され、前記第１ボンディングワイヤに沿って他端が前記パワー半導体素子に直接的に又は間接的に電気的に接続された第２ボンディングワイヤ
とを備え、
前記第１外部端子は複数に分割され、この複数に分割された前記第１外部端子はそれぞれ前記第１外部端子よりも低いインダクタンスを有する第１外部結線バスバーにより電気的に並列接続され、
前記第２外部端子は複数に分割され、この複数に分割された前記第２外部端子はそれぞれ前記第２外部端子よりも低いインダクタンスを有する第２外部結線バスバーにより電気的に並列接続された
ことを特徴とするパワー半導体モジュール。
【請求項３】
前記第１外部端子に前記第２外部端子の少なくとも一部を重複して配設させたことを特徴とする請求項２に記載のパワー半導体モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パワー半導体モジュールに関し、パッケージ内にマウントされたパワー半導体素子とパッケージ外との間で主電流の入力、出力のそれぞれを行うための外部端子を有するパワー半導体モジュールに関する。
【０００２】
【従来の技術】
パワー半導体モジュールは例えばモータの回転制御に使用されている。この種のパワー半導体モジュールは、放熱板を兼ねたベース板上にパワー半導体素子（半導体チップ）をマウントした回路基板を取り付け、パワー半導体素子及び回路基板を樹脂ケースで被覆するパッケージ構造を備えている。パワー半導体モジュールの外部から入力される主電流は外部端子（外部電極）、回路基板の配線パターンのそれぞれを通してパワー半導体素子のボンディングパッドに入力されている。逆に、パワー半導体素子のボンディングパッドから出力される主電流は、回路基板の配線パターン、外部端子のそれぞれを通してパワー半導体モジュールの外部に出力されている。外部端子はパッケージの樹脂ケースの上蓋部分に装着される場合が一般的で、この外部端子の一端側は回路基板の配線パターンに半田で電気的かつ機械的に接続されており、外部端子の他端側はパッケージの外部に導出されている。
【０００３】
ところが、パワー半導体モジュールにおいては、パワー半導体素子のスイッチング動作による発熱量が大きいので、回路基板、外部端子のそれぞれの熱膨張係数の違いから半田接合部に温度サイクルによる繰り返し応力が生じ、この半田接合部が剥離してしまうという技術的課題があった。
【０００４】
実開平１−１５７４４５号公報、特開平５−２１６７４号公報、特開平４−３３６４５４号公報のそれぞれにはこのような技術的課題を解決することができる発明が開示されている。すなわち、これらの公開公報に開示された発明は、外部端子に例えばS字形状のベンド部を設け、このベンド部で温度サイクルに起因する繰り返し応力を緩和し又吸収させることにより、半田接合部の剥離を防止することができるものである。
【０００５】
一方、特開平９−１７２１３９号公報、特開平９−２２９７３号公報のそれぞれには同様に上記技術的課題を解決することができる発明が開示されており、これらの公開公報に開示された発明は、パッケージの樹脂ケースに外部端子を装着し、この外部端子を回路基板に半田接合せずに外部端子と回路基板の配線パターンとの間をボンディングワイヤで電気的に接続することにより、ボンディングワイヤで応力を緩和させるものである。
【０００６】
【発明が解決しようとする課題】
しかしながら、前述の公開公報に開示された発明においては、以下の点について配慮がなされていなかった。
【０００７】
第１に、実開平１−１５７４４５号公報、特開平５−２１６７４号公報、特開平４−３３６４５４号公報のそれぞれに開示された、パワー半導体モジュールの外部端子にベンド部を設ける発明においては、隣接する外部端子の一部を互いに向かい合わせ主電流が互いに逆方向に流れることを利用して相互インダクタンスを増加させる手段を併せ持たせてはいるものの、ベンド部の採用で逆に主電流経路長が長くなってしまうので、配線インダクタンスが増大してしまう。この主電流経路のインダクタンスの増大はスイッチング時のサージ電圧（逆起電力）が大きくなり、パワー半導体素子の誤動作や破壊を招いてしまうという問題点があった。
【０００８】
第２に、同一公開公報に開示された発明に係るパワー半導体モジュールにおいては、回路基板の配線パターンに半田接合を行う接合領域を確保するために、外部端子の一端側は折り曲げられ回路パターンに面接触できるような形状で形成されている。このため、外部端子の一端側と回路パターンとの接合面積が大きくなってしまうので、高密度で外部端子を配設することができず、パッケージサイズが大型になってしまうという問題点があった。
【０００９】
第３に、特開平９−１７２１３９号公報、特開平９−２２９７３号公報のそれぞれに開示された、パワー半導体モジュールの外部端子と回路基板の配線パターンとの間をボンディングワイヤで接続する発明においては、ボンディングワイヤを自由に引き回すことができるので、外部端子の配置自由度があり、主電流経路長を短くすることができる利点がある。しかしながら、特開平９−１７２１３９号公報に開示された発明においては、樹脂ケースの上蓋に外部端子挿入穴を形成し、この外部端子挿入穴に外部端子を挿入させ装着させており、特開平９−２２９７３号公報に開示された発明においては、樹脂ケースに沿って外部端子を成型して予め樹脂ケースに埋設させていたナットに外部端子を固定したりしなくてはならないので、それぞれの公開公報に開示された発明においてはいずれもパッケージ構造が複雑になるばかりか、製造プロセス（組立プロセス）が複雑になってしまうという問題点があった。
【００１０】
第４に、特開平９−１７２１３９号公報に開示された発明に係るパワー半導体モジュールにおいては、外部端子に対向させてダミー電極板を配設することにより外部端子のインダクタンスを減少させているが、充分な渦電流を発生させることができず、相互インダクタンスを期待どおり増加させることができないという問題点があった。さらに、特開平９−２２９７３号公報に開示された発明に係るパワー半導体モジュールにおいては、隣接する外部端子の一部を互いに対向させて外部端子間の相互インダクタンスを増加させているが、前述のように外部端子を樹脂ケースに固定するパッケージ構造が複雑で、しかも製造プロセスが複雑になってしまうという問題点があった。
【００１１】
本発明は上記課題を解決するためになされたものである。従って、本発明の第１の目的は、温度サイクルで発生する外部端子の接続不良を防止することにより電気的信頼性を向上させることができ、さらに主電流経路のインダクタンスを減少させることによりパワー半導体素子のスイッチング時のサージ電圧を減少させてパワー半導体素子の誤動作や破壊を防止することができるパワー半導体モジュールを提供することである。
【００１２】
さらに、本発明の第２の目的は、本発明の第１の目的を達成しつつ、パッケージ内の外部端子の占有面積を減少させることによりパッケージサイズの小型化を実現することができるパワー半導体モジュールを提供することである。
【００１３】
さらに、本発明の第３の目的は、本発明の第１の目的又は第２の目的を達成しつつ、１つの外部端子あたりのサージ電圧の上昇を抑制させることにより、より一層パワー半導体素子の誤動作や破壊を防止することができるパワー半導体モジュールを提供することである。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の特徴は、パワー半導体モジュールにおいて、パワー半導体素子を内部に収納する外装ケースにインサート成型され、第１ボンディング領域を有し、外部からパワー半導体素子に主電流を入力するための第１外部端子と、少なくとも第１外部端子の一部に対向させて外装ケースにインサート成型され、第２ボンディング領域を有し、パワー半導体素子から外部に主電流を出力するための第２外部端子と、一端が第１ボンディング領域に電気的に接続され、他端がパワー半導体素子に直接的に又は間接的に電気的に接続された第１ボンディングワイヤと、一端が第２ボンディング領域に電気的に接続され、第１ボンディングワイヤに沿って他端がパワー半導体素子に直接的に又は間接的に電気的に接続された第２ボンディングワイヤとを備え、さらに第１外部端子に第２外部端子の少なくとも一部を重複させて配設させた（外部端子を多段構造とした）ことである。ここで、「第２外部端子の少なくとも一部」とは、第２外部端子の一部並びに全部を含む意で使用される。又、「外装ケースにインサート成型された第１外部端子及び第２外部端子」とは、好ましくは樹脂材料で形成される外装ケース内部に一体的に成型された第１外部端子及び第２外部端子という意で使用される。「少なくとも第１外部端子の一部に対向させた第２外部端子」とは、互いに逆方向に主電流が流れる第１外部端子と第２外部端子との間で相互インダクタンスを増加させることができるように、少なくとも第１外部端子に対向させて第２外部端子を配設するという意で使用される。ここで、「少なくとも第１外部端子の一部」とは、第１外部端子の一部又は第１外部端子の実質的に全部が第２外部端子の一部に対向する場合、第１外部端子の一部又は第１外部端子の実質的に全部が第２外部端子の実質的に全部に対向する場合のいずれもが含まれる。第１外部端子の第１ボンディング領域、第２外部端子の第２ボンディング領域はいずれもボンディングを容易に実施することができるように平坦な領域で形成されており、この双方の平坦な領域を互いに対向配置させることが好ましい。
【００１５】
さらに、本発明の第１の特徴に係るパワー半導体モジュールにおいて、「第１ボンディングワイヤに沿う第２ボンディングワイヤ」とは、互いに逆方向に主電流が流れる第１ボンディングワイヤと第２ボンディングワイヤとの間で相互インダクタンスを増加させることができるように、少なくとも第１ボンディングワイヤの一部に並んで少なくとも第２ボンディングワイヤの一部が配設されるという意で使用される。「第１ボンディングワイヤ又は第２ボンディングワイヤの他端がパワー半導体素子に直接的に電気的に接続された」とは、ボンディングワイヤの他端がパワー半導体素子のボンディングパッドに直接ボンディングされる意で使用される。また、「第１ボンディングワイヤ又は第２ボンディングワイヤの他端がパワー半導体素子に間接的に電気的に接続された」とは、ボンディングワイヤの他端がパワー半導体素子をマウントした回路基板の配線パターンに直接ボンディングされ、この回路基板の配線パターンを通してボンディングワイヤの他端がパワー半導体素子のボンディングバッドに電気的に接続される意で使用される。
【００１６】
このように構成される本発明の第１の特徴に係るパワー半導体モジュールにおいては、外部とパワー半導体素子との間の主電流経路を第１外部端子及び第１ボンディングワイヤ、又は第２外部端子及び第２ボンディングワイヤで構成し、第１ボンディングワイヤ、第２ボンディングワイヤのそれぞれで温度サイクルにより生じる応力を減少（或いは吸収）させることができるので、外部端子の電気的な接続不良を防止することができる。さらに、第１ボンディングワイヤ又は第２ボンディングワイヤで応力を減少させることができる結果、第１外部端子、第２外部端子のそれぞれに応力緩和用ベンド部を備える必要がなくなり、第１外部端子、第２外部端子のそれぞれの主電流経路長を短縮させることができるので、第１外部端子、第２外部端子のそれぞれのインダクタンスを減少させることができる。さらに、少なくとも第１外部端子の一部に第２外部端子を対向させ、第１外部端子、第２外部端子のそれぞれに互いに逆方向になるように主電流を流すことができるので、第１外部端子と第２外部端子との間の相互インダクタンスを増加させることができる。さらに、第１ボンディングワイヤに沿って第２ボンディングワイヤを形成し、第１ボンディングワイヤ、第２ボンディングワイヤのそれぞれに互いに逆方向になるように主電流を流すことができるので、第１ボンディングワイヤと第２ボンディングワイヤとの間の相互インダクタンスを増加させることができる。さらに、第１外部端子、第２外部端子のそれぞれを外装ケースにインサート成型させているので、第１外部端子及び第２外部端子の外装ケースへの装着構造、すなわちパッケージ構造を簡易にすることができる。さらに、第１外部端子の少なくとも一部に第２外部端子を対向させて別途ダミー電源板を必要としないので、インダクタンスを減少させるための部品点数を削減することができ、パッケージ構造を簡易にすることができる。さらに、第１外部端子、第２外部端子のそれぞれには比較的占有面積の大きな半田接合領域がなくなり、比較的占有面積の小さなボンディング領域を備えればよいので、さらにパワー半導体素子を回路基板にマウントする場合にはこの回路基板に外部端子接続用の半田接合領域がなくなり、比較的占有面積の小さなボンディング領域を備えればよいので、高密度な外部端子の配列を実現することができ、パッケージサイズを小型化することができる。
【００１７】
更に、本発明の第１の特徴に係るパワー半導体モジュールにおいて、第１外部端子、第２外部端子のそれぞれには互いに逆方向の主電流を流すので、第１外部端子と第２外部端子との間には絶縁体が配設されることが好ましい。
【００１８】
このように構成される本発明の第１の特徴に係るパワー半導体モジュールにおいては、第１外部端子の占有面積内の高さ方向の空間を利用して第２外部端子の少なくとも一部を配設させることができるので、パッケージ内の外部端子の占有面積を減少させることができ、パッケージサイズを小型化することができる。
【００１９】
本発明の第２の特徴は、パワー半導体素子を内部に収納する外装ケースにインサート成型され、第１ボンディング領域を有し、外部からパワー半導体素子に主電流を入力するための第１外部端子と、少なくとも第１外部端子の一部に対向させて外装ケースにインサート成型され、第２ボンディング領域を有し、パワー半導体素子から外部に主電流を出力するための第２外部端子と、一端が第１ボンディング領域に電気的に接続され、他端がパワー半導体素子に直接的に又は間接的に電気的に接続された第１ボンディングワイヤと、一端が第２ボンディング領域に電気的に接続され、第１ボンディングワイヤに沿って他端がパワー半導体素子に直接的に又は間接的に電気的に接続された第２ボンディングワイヤとを備えるパワー半導体モジュールにおいて、第１外部端子を複数に分割し、この複数に分割された第１外部端子をそれぞれ第１外部端子よりも低いインダクタンスを有する第１外部結線バスバーにより電気的に並列接続し、第２外部端子を複数に分割し、この複数に分割された第２外部端子をそれぞれ第２外部端子よりも低いインダクタンスを有する第２外部結線バスバーにより電気的に並列接続したことである。
【００２０】
このように構成される本発明の第２の特徴に係るパワー半導体モジュールにおいては、第１外部端子を複数に分割し、第２外部端子を複数に分割したので、１つの外部端子あたりのサージ電圧の上昇を抑制させることができ、より一層パワー半導体素子の誤動作や破壊を防止することができる。
【００２１】
上記の本発明の第１及び第２の特徴における「パワー半導体素子」としては、パワーバイポーラトランジスタ(BJT)、絶縁ゲート型バイポーラトランジスタ(IGBT)、パワーMOSFET、ゲートターンオフ(GTO)サイリスタ、電力用静電誘導トランジスタ(SIT)、静電誘導サイリスタ(SIサイリスタ）等種々の半導体素子が適用可能である。また、エミッタ・スイッチド・サイリスタ(EST)等のMOS複合デバイスを、本発明の「パワー半導体素子」として適用してもかまわない。
【００２２】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。図９は本発明の実施の形態に係る直流モータの制御システムを示すブロック回路図である。図９に示すように、本発明の実施の形態に係る直流モータの制御システムは、直流モータＭと、この直流モータＭを駆動するための直流電源ＤＣと、直流モータＭの正転動作並びに逆転動作を行うための４個のスイッチング素子１〜４とを備えている。
【００２３】
スイッチング素子１は、外部の直流電源ＤＣからの主電流を入力するための外部端子Ｄ１及びスイッチング素子１を通して外部に主電流を出力するための外部端子Ｓ１を備えている。同様に、スイッチング素子３は、直流電源ＤＣからの主電流を入力するための外部端子Ｄ３及びスイッチング素子３を通して外部に主電流を出力するための外部端子Ｓ３を備えている。また、スイッチング素子２は、スイッチング素子３から直流モータＭを通して主電流を入力するための外部端子Ｄ２及びスイッチング素子２を通して外部の直流電源ＤＣに主電流を出力するための外部端子Ｓ２を備えている。同様に、スイッチング素子４は、スイッチング素子１から直流モータＭを通して主電流を入力するための外部端子Ｄ４及びスイッチング素子４を通して外部の直流電源ＤＣに主電流を出力するための外部端子Ｓ４を備えている。
【００２４】
スイッチング素子１の外部端子Ｄ１、スイッチング素子３の外部端子Ｄ３のそれぞれは電気的に並列接続され、スイッチング素子２の外部端子Ｓ２、スイッチング素子４の外部端子Ｓ４のそれぞれは同様に電気的に並列接続されている。スイッチング素子１の外部端子Ｓ１とスイッチング素子２の外部端子Ｄ２との間は同一電位であり、共通の外部端子Ｓ１／Ｄ２として使用されている。同様に、スイッチング素子３の外部端子Ｓ３とスイッチング素子４の外部端子Ｄ４との間は同一電位であり、共通の外部端子Ｓ３／Ｄ４として使用されている。この外部端子Ｓ１／Ｄ２とＳ３／Ｄ４との間に直流モータＭが電気的に直列に挿入されている。
【００２５】
本発明の実施の形態においては、スイッチング素子１及び２を１つのパワー半導体モジュールＭ１で構成し、スイッチング素子３及び４を他の１つのパワー半導体モジュールＭ２で構成している。
【００２６】
図８は本発明の実施の形態に係るパワー半導体モジュールのブロック回路図である。図８に示すように、パワー半導体モジュールＭ１は、このモジュール内で要求される電流容量に合わせるために、スイッチング素子１Ａ及び１Ｂで形成されたスイッチング素子１と、スイッチング素子２Ａ及び２Ｂで形成されるスイッチング素子２とで構成されている。スイッチング素子１Ａ、１Ｂにはそれぞれ同一電位が印加される（実際には電気的に並列接続される）外部端子Ｄ１及び外部端子Ｓ１（共通の外部端子Ｓ１／Ｄ２）を備えている。同様に、スイッチング素子２Ａ、２Ｂにはそれぞれ同一電位が印加される（実際には電気的に並列接続される）外部端子Ｄ２（共通の外部端子Ｓ１／Ｄ２）及び外部端子Ｓ２を備えている。なお、図示並びに説明はしないが、他のパワー半導体モジュールＭ２は、基本的にはパワー半導体モジュールＭ１と同様の構造を備えている。
【００２７】
ここで、直流モータＭの制御システムの回転制御動作を説明する。図９において、直流モータＭの正転制御は、図示しない駆動制御回路によりスイッチング素子１及び４を導通状態（オン状態）に、スイッチング素子２及び３を非導通状態（オフ状態）にすることで行われる。この状態により、直流電源ＤＣからの主電流ｉ１は外部端子Ｄ１、スイッチング素子１、外部端子Ｓ１、直流モータＭ、外部端子Ｄ４、スイッチング素子４、外部端子Ｓ４の順に流れ、直流モータＭを正転させることができる。
【００２８】
一方、直流モータＭの逆転制御は、駆動制御回路によりスイッチング素子２及び３を導通状態（オン状態）に、スイッチング素子１及び４を非導通状態（オフ状態）にすることで行われる。この状態により、直流電源ＤＣからの主電流ｉ２は外部端子Ｄ３、スイッチング素子３、外部端子Ｓ３、直流モータＭ、外部端子Ｄ２、スイッチング素子２、外部端子Ｓ２の順に流れ、直流モータＭを逆転させることができる。
【００２９】
次に、前述のパワー半導体モジュールＭ１の詳細な構造を説明する。なお、パワー半導体モジュールＭ２は基本的にはパワー半導体モジュールＭ１と同様の構造を備えているので、ここでの説明は省略する。図２は本発明の実施の形態に係るパワー半導体モジュールＭ１の封止蓋を取り除いた状態の平面構成図、図３は図２に示すパワー半導体モジュールＭ１のＦ３−Ｆ３切断線で切った断面構成図、図４は図２に示すパワー半導体モジュールＭ１のＦ４−Ｆ４切断線（Ｆ３−Ｆ３切断線と同一切断線）で切ったパッケージ自体の断面構成図である。
【００３０】
図２乃至図４に示すように、パワー半導体モジュールＭ１は、パワー半導体素子１１，１２，２１及び２２を内部に収納する外装ケース３１にインサート成型され、ボンディング領域７１を有し、外部からパワー半導体素子１１，１２のそれぞれに主電流ｉ１を入力するための外部端子（主電流用外部端子）Ｄ１と、少なくとも外部端子Ｄ１の一部に対向させて外装ケース３１にインサート成型され、ボンディング領域６１を有し、パワー半導体素子１１，１２のそれぞれから外部に主電流ｉ１を出力するための外部端子（主電流用外部端子）Ｓ１（Ｓ１／Ｄ２）と、一端が外部端子Ｄ１のボンディング領域７１に電気的に接続され、他端がパワー半導体素子１１，１２のそれぞれに間接的に電気的に接続されたボンディングワイヤ５２と、一端がボンディング領域６１に電気的に接続され、ボンディングワイヤ５２に沿って他端がパワー半導体素子１１，１２のそれぞれに間接的に電気的に接続されたボンディングワイヤ５１とを備えている。さらに、パワー半導体モジュールＭ１は、パワー半導体素子１１，１２，２１及び２２を内部に収納する外装ケース３１にインサート成型され、ボンディング領域６１を有し、外部からパワー半導体素子２１，２２のそれぞれに主電流ｉ２を入力するための外部端子（主電流用外部端子）Ｄ２（Ｓ１／Ｄ２）と、少なくとも外部端子Ｄ２の一部に対向させて外装ケース３１にインサート成型され、ボンディング領域７１を有し、パワー半導体素子２１，２２のそれぞれから外部に主電流ｉ２を出力するための外部端子（主電流用外部端子）Ｓ２と、一端が外部端子Ｄ２のボンディング領域６１に電気的に接続され、他端がパワー半導体素子２１，２２のそれぞれに間接的に電気的に接続されたボンディングワイヤ５１と、一端がボンディング領域７１に電気的に接続され、ボンディングワイヤ５１に沿って他端がパワー半導体素子２１，２２のそれぞれに間接的に電気的に接続されたボンディングワイヤ５２とを備えている。
【００３１】
パワー半導体モジュールＭ１のパッケージは、ベース板３０と、このベース板３０上の周辺部分に取り付けられた前述の外装ケース３１と、ベース板３０及び外装ケース３１で形成される内部空間を封止するように外装ケース３１の上側に取り付けられた封止蓋３３とを備えている。
【００３２】
ベース板３０はパワー半導体素子１１，１２，２１及び２２のスイッチング動作で発生する熱をパッケージ外部に放出するための放熱板を兼ねており、例えば熱伝達性の良好な銅（Cu）板で形成されることが好ましい。
【００３３】
図２及び図３に示すように、ベース板３０上の中央部分には回路基板４０が取り付けられており、この回路基板４０上にはパワー半導体素子１１，１２，２１及び２２がマウントされている。本発明の実施の形態に係る回路基板４０は、例えば、アルミナ(Al２O３)、窒化アルミニウム（AlN）等のセラミックス材料で形成された絶縁基板４２と、この絶縁基板４２の表面上に例えばメタライズ層として形成された配線パターン４１と、絶縁基板４２の裏面上に例えばメタライズ層として形成された裏面配線パターン４３と、図示しないが絶縁基板４２の厚さ方向に形成され配線パターン４１と裏面配線パターン４３との間を電気的に接続するスルーホール配線とを備えている。回路基板４０はベース板３０上に接着体４６、例えば半田により取り付けられ固定されている。
【００３４】
本発明の実施の形態において、パワー半導体素子１１，１２，２１及び２２のそれぞれは、例えば単結晶シリコンチップに形成されたバイポーラトランジスタ（BJT)で構成されている。すなわち、パワートランジスタ（パワーBJT）の場合には、パワーBJTの第１及び第２の主電極間、即ち、コレクタ電極とエミッタ電極との間に主電流（コレクタ−エミッタ間電流）ｉ１又はｉ２が流れ、この主電流ｉ１又はｉ２の流れは図示しない駆動制御回路から入力されるベース電流により制御されるようになっている。
【００３５】
パワー半導体素子１１は前述の図８に示すスイッチング素子１Ａに対応し、パワー半導体素子１２はスイッチング素子１Ｂに対応し、パワー半導体素子２１はスイッチング素子２Ａに対応し、そしてパワー半導体素子２２はスイッチング素子２Ｂに対応するようになっている。パワー半導体素子１１，１２，２１及び２２のそれぞれは回路基板４０の所定の配線パターン４１上に接着体４５、例えば半田により電気的にかつ機械的に接続されている。
【００３６】
さらに、パワー半導体素子１１の近傍の配線パターン４１上（パワー半導体素子１１がマウントされた同一配線パターン４１上）にはダイオード素子１５がマウントされている。ダイオード素子１５は、パワー半導体素子１１の第１及び第２の主電極間に、例えばパワーBJTのコレクタ電極とエミッタ電極との間（主電極間）に、電気的に並列にかつ逆方向に挿入されており、保護素子として使用される。同様に、パワー半導体素子１２の近傍の配線パターン４１上にはダイオード素子１６がマウントされ、パワー半導体素子２１の近傍の配線パターン４１上にはダイオード素子２５がマウントされ、パワー半導体素子２２の近傍の配線パターン４１上にはダイオード素子２６がマウントされている。これらのダイオード素子１５，１６，２５及び２６のそれぞれには例えば単結晶シリコンからなるフリーホイールダイオードを使用することが好ましい。
【００３７】
外装ケース３１はパワー半導体素子１１，１２，２１及び２２、ダイオード素子１５，１６，２５及び２６、回路基板４０のそれぞれの周囲を取り囲む枠体として形成されており、この外装ケース３１には前述のように外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれがインサート成型されている。すなわち、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれは外装ケース３１を成型する際にこの外装ケース３１内部に一体的に作り込まれる。外装ケース３１は例えば樹脂、詳細にはポリフェニレン・サルファイド（PPS:polyphenylenesulfide）樹脂等で形成されることが好ましい。
【００３８】
図１は本発明の実施の形態に係るパワー半導体モジュールＭ１の外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２部分の拡大斜視図である。さらに図５（Ａ）は外部端子Ｓ１／Ｄ２の正面図、図５（Ｂ）は外部端子Ｓ１／Ｄ２の上面図、図５（Ｃ）は外部端子Ｓ１／Ｄ２の側面図、図６（Ａ）は外部端子Ｄ１又はＳ２の正面図、図６（Ｂ）は外部端子Ｄ１又はＳ２の上面図、図６（Ｃ）は外部端子Ｄ１又はＳ２の側面図である。
【００３９】
図１、図５（Ａ）乃至図５（Ｃ）に示すように、外部端子Ｓ１／Ｄ２は、回路基板４０の回路パターン４１の表面と実質的に平行になるような平坦面を有する板状のボンディング領域６１と、ボンディング領域６１に一体に形成され、ボンディング領域６１の中央部分から上方にパッケージ外部まで（封止蓋３３よりも高く）引き伸ばされた板状の導出部６２と、導出部６２の上部に配設された貫通穴６３とを備えている。ボンディング領域６１、導出部６２のそれぞれは、一枚の板材を双方の輪郭に沿って切断加工したものをボンディング領域６１と導出部６２とでL字型形状になるように成型されたものである。外部端子Ｓ１／Ｄ２のうち導出部６２の下側が外装ケース３１にインサート成型される。外部端子Ｓ１／Ｄ２には例えば電気伝導性の良好な銅（Cu)板を使用することができ、この銅（Cu)板の表面にはボンダビリティを向上させるためのニッケル(Ni)めっき層が形成されている。
【００４０】
一方、図１、図６（Ａ）乃至図６（Ｃ）に示すように、外部端子Ｄ１、Ｓ２のそれぞれは、外部端子Ｓ１／Ｄ２と同様に、回路基板４０の回路パターン４１の表面と実質的に平行になるような平坦面を有する板状のボンディング領域７１と、ボンディング領域７１に一体に形成され、ボンディング領域７１の一端部分から上方にパッケージ外部まで（封止蓋３３よりも高く）引き伸ばされた板状の導出部７２と、導出部７２の上部に配設された貫通穴７３とを備えている。ボンディング領域７１、導出部７２のそれぞれは、一枚の板材を双方の輪郭に沿って切断加工したものをボンディング領域７１と導出部７２とでL字型形状になるように成型されたものである。外部端子Ｄ１、Ｓ２のそれぞれの導出部７２の下側が外装ケース３１にインサート成型される。外部端子Ｄ１、Ｓ２にはいずれにも例えば電気伝導性の良好な銅（Cu)板を使用することができ、この銅（Cu)板の表面にはボンダビリティを向上させるためのニッケル(Ni)めっき層が形成されている。
【００４１】
外部端子Ｄ１のボンディング領域７１は外部端子Ｓ１／Ｄ２のボンディング領域６１の一端側の約半分（図１中、右側半分）の領域上に双方のボンディング領域７１と６１とが対向するように配設されている。すなわち、外部端子Ｄ１のボンディング領域７１と外部端子Ｓ１／Ｄ２のボンディング領域６１とは双方を重複させて配設させた多段構造で構成されている。外部端子Ｄ１に流れる主電流ｉ１は外部端子Ｓ１／Ｄ２に流れる主電流ｉ１に対して逆方向になるように設定されており、外部端子Ｄ１と外部端子Ｓ１／Ｄ２との間の相互インダクタンスＺ１を増加させることができるようになっている。同様に、外部端子Ｓ２のボンディング領域７１は外部端子Ｓ１／Ｄ２のボンディング領域６１の他端側の約半分（図１中、左側半分）の領域上に双方のボンディング領域７１と６１とが対向するように配設されている（多段構造で構成されている）。外部端子Ｓ２に流れる主電流ｉ２は外部端子Ｓ１／Ｄ２に流れる主電流ｉ２に対して逆方向になるように設定されており、外部端子Ｓ２と外部端子Ｓ１／Ｄ２との間の相互インダクタンスＺ１を増加させることができるようになっている。
【００４２】
外部端子Ｄ１のボンディング領域７１と外部端子Ｓ１／Ｄ２のボンディング領域６１との間、外部端子Ｓ２のボンディング領域７１と外部端子Ｓ１／Ｄ２のボンディング領域６１との間には、図３及び図４に示すように、絶縁体３２が配設され、双方の間は電気的に絶縁されている。絶縁体３２には、例えばポリブチレン・テレフタレート（PBT:polybutylene terephthalate）、PPS等の絶縁性樹脂を実用的に使用することができる。
【００４３】
なお、本発明に係るパワー半導体モジュールＭ１においては、外部端子Ｄ１のボンディング領域７１及び導出部７２と外部端子Ｓ１／Ｄ２のボンディング領域６１及び導出部６２との間の実質的に全域を対向させ、外部端子Ｓ２のボンディング領域７１及び導出部７２と外部端子Ｓ１／Ｄ２のボンディング領域６１及び導出部６２との間の実質的に全域を対向させて、最大限に相互インダクタンスＺ１を増加させるように構成することができる。
【００４４】
図２、図３及び図４に示すように、外部端子Ｄ１は複数（本発明の実施の形態においては２個）に分割されており、スイッチング素子１Ａ（パワー半導体素子１１）の外部端子Ｄ１、スイッチング素子１Ｂ（パワー半導体素子１２）の外部端子Ｄ１のそれぞれとして互いに対向する位置（図２中、上下に、図３中、左右に）配設されている。同様に、外部端子Ｓ１／Ｄ２は複数に分割されており、スイッチング素子１Ａ（パワー半導体素子１１）の外部端子Ｓ１又はスイッチング素子２Ａ（パワー半導体素子２１）の外部端子Ｄ２、スイッチング素子１Ｂ（パワー半導体素子１２）の外部端子Ｓ１又はスイッチング素子２Ｂ（パワー半導体素子２２）の外部端子Ｄ２のそれぞれとして互いに対向する位置（図２中、上下に、図３中、左右に）配設されている。外部端子Ｓ２は複数に分割されており、スイッチング素子２Ａ（パワー半導体素子２１）の外部端子Ｓ２、スイッチング素子２Ｂ（パワー半導体素子２２）の外部端子Ｓ２のそれぞれとして互いに対向する位置（図２中、上下に、図３中、左右に）配設されている。
【００４５】
この分割された複数の外部端子Ｄ１のそれぞれの導出部７２の上側は封止蓋３３上でこの封止蓋３３の上面に沿って折り曲げられ（成型され）、それぞれ折り曲げられた導出部７２はそれに比べて低いインダクタンスを有する外部結線バスバー５５により電気的に接続されている。同様に、分割された複数の外部端子Ｓ１／Ｄ２のそれぞれの導出部６２の上側は封止蓋３３上でこの封止蓋３３の上面に沿って折り曲げられ、それぞれ折り曲げられた導出部６２はそれに比べて低いインダクタンスを有する外部結線バスバー５５により電気的に接続されている。さらに、分割された複数の外部端子Ｓ２のそれぞれの導出部７２の上側は封止蓋３３上でこの封止蓋３３の上面に沿って折り曲げられ、それぞれ折り曲げられた導出部７２はそれに比べて低いインダクタンスを有する外部結線バスバー５５により電気的に接続されている。
【００４６】
外部端子Ｓ１／Ｄ２のボンディング領域６１と回路基板４０の配線パターン４１との間はボンディングワイヤ５１で電気的に接続されており、外部端子Ｓ１／Ｄ２はこのボンディングワイヤ５１、配線パターン４１のそれぞれを通してパワー半導体素子１１，１２，２１及び２２のそれぞれのボンディングパッド（図示しない）に電気的に接続されている。つまり、外部端子Ｓ１／Ｄ２とパワー半導体素子１１，１２，２１及び２２のそれぞれとの間の主電流経路はボンディングワイヤ５１及び配線パターン４１により確保されている。同様に、外部端子Ｄ１のボンディング領域７１と回路基板４０の配線パターン４１との間はボンディングワイヤ５２で電気的に接続されており、外部端子Ｄ１はこのボンディングワイヤ５２、配線パターン４１のそれぞれを通してパワー半導体素子１１，１２のそれぞれのボンディングパッドに電気的に接続されている。外部端子Ｄ１とパワー半導体素子１１，１２のそれぞれとの間の主電流経路はボンディングワイヤ５２及び配線パターン４１により確保されている。外部端子Ｓ２のボンディング領域７１と回路基板４０の配線パターン４１との間はボンディングワイヤ５２で電気的に接続されており、外部端子Ｓ２はこのボンディングワイヤ５２、配線パターン４１のそれぞれを通してパワー半導体素子２１，２２のそれぞれのボンディングパッドに電気的に接続されている。外部端子Ｓ２とパワー半導体素子２１，２２のそれぞれとの間の主電流経路はボンディングワイヤ５２及び配線パターン４１により確保されている。
【００４７】
外部端子Ｓ１／Ｄ２のボンディング領域６１に接続されたボンディングワイヤ５１に対して、外部端子Ｄ１のボンディング領域７２に接続されたボンディングワイヤ５２は、相互インダクタンスＺ２を増加させることができるように、ほぼ平行な軌跡を有するように配設されている。同様に、外部端子Ｓ１／Ｄ２のボンディング領域６１に接続されたボンディングワイヤ５１に対して、外部端子Ｓ２のボンディング領域７２に接続されたボンディングワイヤ５２は、相互インダクタンスＺ２’を増加させることができるように、ほぼ平行な軌跡を有するように配設されている。ボンディングワイヤ５１、５２そして前述したボンディングワイヤ５０には例えばアルミニウム（Al）ワイヤを実用的に使用することができる。
【００４８】
さらに、図２乃至図４、図７（Ａ）、図７（Ｂ）及び図７（Ｃ）に示すように、パワー半導体モジュールＭ１の外装ケース３１には駆動回路接続用外部端子Ｇ１〜Ｇ３がインサート成型されている。図７（Ａ）は本発明の実施の形態に係る外部端子Ｇ１〜Ｇ３の正面図、図７（Ｂ）は外部端子Ｇ１〜Ｇ３の上面図、図７（Ｃ）は外部端子Ｇ１〜Ｇ３の側面図である。基本的には、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれと同様な構造を備えており、外部端子Ｇ１〜Ｇ３のそれぞれはボンディング領域８１及び導出部８２を備えている。外部端子Ｇ１〜Ｇ３のそれぞれはボンディングワイヤ５０及び回路基板４０の配線パターン４１を通してパワー半導体素子１１，１２，２１及び２２のいずれかのボンディングパッドに電気的に接続されており、パワーBJTの制御信号を供給するようになっている。
【００４９】
このように構成される本発明の実施の形態に係るパワー半導体モジュールＭ１においては、以下のような効果を得ることができる。
【００５０】
（１）外部とパワー半導体素子１１，１２のそれぞれとの間の主電流経路を外部端子Ｄ１及びボンディングワイヤ５２で、外部とパワー半導体素子１１，１２，２１及び２２のそれぞれとの間の主電流経路を外部端子Ｓ１／Ｄ２及びボンディングワイヤ５１で、外部とパワー半導体素子２１，２２のそれぞれとの間の主電流経路を外部端子Ｓ２及びボンディングワイヤ５２で各々確保し、ボンディングワイヤ５１、５２のそれぞれで温度サイクルにより生じる応力を減少（或いは吸収）させることができ、半田接合部の剥離の要因を根本的になくすことができるので、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれの電気的な接続不良をなくすことができる。
【００５１】
（２）ボンディングワイヤ５１、５２のそれぞれで応力を減少させることができる結果、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれに応力緩和用ベンド部を備える必要がなくなり、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれの主電流経路長を短くすることができるので、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれのインダクタンスを減少させることができる。
【００５２】
（３）外部端子Ｓ１／Ｄ２に外部端子Ｄ１、Ｓ２のそれぞれを対向させ、外部端子Ｓ１／Ｄ２に流れる主電流と外部端子Ｄ１、Ｓ２のそれぞれに流れる主電流とを逆方向にすることができるので、外部端子Ｓ１／Ｄ２と外部端子Ｄ１、Ｓ２のそれぞれとの間の相互インダクタンスを増加させることができる。
【００５３】
（４）ボンディングワイヤ５１に沿ってボンディングワイヤ５２を形成し、ボンディングワイヤ５１、５２のそれぞれに互いに逆方向になるように主電流を流すことができるので、ボンディングワイヤ５１、５２のそれぞれの間の相互インダクタンスを増加させることができる。
【００５４】
（５）外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれを外装ケース３１にインサート成型させたので、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれの外装ケース３１への装着構造、すなわちパッケージ構造を簡易にすることができる。
【００５５】
（６）外部端子Ｓ１／Ｄ２のボンディング領域６１に外部端子Ｄ１、Ｓ２のそれぞれのボンディング領域７１を対向させて別途ダミー電源板を必要としないので、インダクタンスを減少するための部品点数を削減することができ、パッケージ構造を簡易にすることができる。
【００５６】
（７）外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれには比較的占有面積の大きな半田接合領域がなくなり、比較的占有面積の小さなボンディング領域６１、７１を備えればよいので、さらにパワー半導体素子１１，１２，２１及び２２のそれぞれを回路基板４０にマウントする場合にはこの回路基板４０に外部端子接続用の半田接合領域がなくなり、比較的占有面積の小さなボンディング領域（配線パターン４１）を備えればよいので、高密度な外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２の配列を実現することができ、パッケージサイズを小型化することができる。
【００５７】
（８）外部端子Ｓ１／Ｄ２の占有面積内の高さ方向の空間を利用して外部端子Ｄ１、Ｓ２のそれぞれを配設させることができるので、パッケージ内の外部端子Ｄ１、Ｓ１／Ｄ２及びＳ２の占有面積を減少させることができ、パッケージサイズを小型化することができる。
【００５８】
（９）外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれを複数に分割したので、分割された１つの外部端子あたりのサージ電圧の上昇を抑制させることができ、より一層パワー半導体素子１１，１２，２１及び２２の誤動作や破壊を防止することができる。
【００５９】
次に、前述のパワー半導体モジュールＭ１の製造方法（組立方法）を簡単に説明する。図１０（Ａ）、図１０（Ｂ）、図１１（Ａ）、図１１（Ｂ）及び図１２は本発明の実施の形態に係るパワー半導体モジュールＭ１の製造方法を説明するための工程断面図である。
【００６０】
（イ）まず、図１０（Ａ）に示すように、回路基板４０の配線パターン４１上にパワー半導体素子２１，２２、ダイオード素子２５，２６のそれぞれをマウントする。なお、図面においてはパワー半導体素子１１，１２、ダイオード素子１５，１６のそれぞれは示されていないが、前述の図２に示すようにこれらの素子は同様にマウントされる。これらの素子のマウントには接着体４５が使用される。
【００６１】
（ロ）次に、図１０（Ｂ）に示すように、ベース板３０上の中央部分に、図１０（Ａ）において複数の素子をマウントした回路基板４０を取り付ける。回路基板４０の取り付けには接着体４６が使用される。
【００６２】
（ハ）そして、図１１（Ａ）に示すように、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２、外部端子Ｇ１〜Ｇ３のそれぞれがインサート成型された外装ケース３１をベース板３０上の周辺部分に取り付ける。外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２、外部端子Ｇ１〜Ｇ３のそれぞれは外装ケース３１に予めインサート成型されているで、外装ケース３１をベース板３０に取り付けた段階でベース板３０への外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２、外部端子Ｇ１〜Ｇ３のそれぞれの装着を完了させることができる。
【００６３】
（ニ）その後、図１１（Ｂ）に示すように、外部端子Ｓ１／Ｄ２と回路基板４０の配線パターン４１との間にボンディングワイヤ５１を、外部端子Ｄ１と配線パターン４１との間にボンディングワイヤ５２を、外部端子Ｓ１と配線パターン４１との間にボンディングワイヤ５２を、外部端子Ｇ１〜Ｇ３のそれぞれと配線パターン４１との間にボンディングワイヤ５０を、配線パターン４１とパワー半導体素子１１，１２，２１及び２２、ダイオード素子１５，１６，２５及び２６のそれぞれとの間にボンディングワイヤ５０をそれぞれボンディングする。
【００６４】
（ホ）そして、外装ケース３１の上部に封止蓋３３を取り付け、図１２に示すように外部端子Ｄ１、Ｓ２のそれぞれの導出部７２の上側、外部端子Ｓ１／Ｄ２の導出部６２の上側をそれぞれ折り曲げる。
【００６５】
（へ）最後に、前述の図３及び図４に示すように、外部結線バスバー５５を取り付けることにより、本発明の実施の形態に係るパワー半導体モジュールＭ１が完成する。
【００６６】
このような本発明の実施の形態に係るパワー半導体モジュールＭ１の製造方法においては、以下の効果を得ることができる。
【００６７】
（１）外部端子Ｄ１、Ｓ１／Ｄ２及びＳ２を予め外装ケース３１にインサート成型しているので、ベース板３０上の周辺部に外装ケース３１を取り付けた段階でパッケージに外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２を装着することができる。すなわち、ベース板３０上の中央部分にパワー半導体素子１１，１２，２１及び２２をマウントし、ベース板３上の周辺部に外装ケース３１を取り付けると同時に外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２を装着し、この後にボンディングワイヤ５０〜５２をボンディングすることができるので、外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２の取り付けに伴うボンディングワイヤ５０〜５２の変形や切断を防止することができる。
【００６８】
（２）外部端子Ｄ１、Ｓ１／Ｄ２及びＳ２を外装ケース３１にインサート成型した段階で双方の位置合わせを高い精度で行うことができるので、ベース板３０と外装ケース３１との位置合わせを行うことでベース板３０、外装ケース３１及び外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２の３つの部品の位置合わせを同時に行うことができ、位置合わせ回数を減少させて位置合わせ精度を向上させることができる。
【００６９】
（３）ベース板３０に外装ケース３１を取り付けることにより、ベース板３０、外装ケース３１及び外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２の組み立てを行うことができるので、製造工程数を削減することができ、製造を容易に行うことができる。
【００７０】
（４）外装ケース３１に外部端子Ｄ１、Ｓ１／Ｄ２、Ｓ２のそれぞれがインサート成型されているので、外部端子を取り付ける際に別途位置決めを行うための治具が必要でなくなる。
【００７１】
なお、上記の実施の形態の開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
【００７２】
例えば、上記の実施の形態は直流モータの制御システムに組み込まれたパワー半導体モジュールについて説明したが、本発明は交流モータの制御システムに組み込まれるパワー半導体モジュールに応用することができる。そしてより、一般的には、モータの制御システム以外のインバータやコンバータ等の種々の電力制御システムにも適用可能である。
【００７３】
さらに、上記の実施の形態の説明においては、パワー半導体素子は、便宜上パワーBJTであるとして例示したが、パワーBJTの代わりにGTOサイリスタを用いても良い。或いは、これらの電流駆動型のパワー半導体素子の代わりに、パワーMOSFET、IGBT、パワ−SIT、SIサイリスタやMOS複合デバイス等の電圧駆動型のパワー半導体素子を用いても良い。ノーマリオフ型のパワーSIT（BSIT)やSIサイリスタでは、バイアス条件により電流駆動型でも、電圧駆動型でも動作させることが可能である。また、半導体材料は、シリコン(Si)に限られず、炭化珪素(SiC)やガリウム砒素(GaAs)等他の半導体材料が使用できることは勿論である。
【００７４】
さらに、上記の実施の形態の説明においては、パワー半導体モジュールの外部端子を回路基板の配線パターンを介在させて間接的にパワー半導体素子のボンディングパッドに接続したが、外部端子とパワー半導体素子のボンディングパッドとの間を直接的にボンディングワイヤで接続してもよい。
【００７５】
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。従って、本発明の技術的範囲は上記の妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
【００７６】
【発明の効果】
本発明は、第１に、温度サイクルで発生する外部端子の接続不良を防止することにより電気的信頼性を向上させることができ、さらに主電流経路のインダクタンスを減少させ、パッケージ内の外部端子の占有面積を減少させることにより、パワー半導体素子のスイッチング時のサージ電圧を減少させてパワー半導体素子の誤動作や破壊を防止すると同時に、パッケージサイズの小型化を実現することができるパワー半導体モジュールを提供することことができる。
【００７７】
さらに、本発明は、第２に、温度サイクルで発生する外部端子の接続不良を防止することにより電気的信頼性を向上させることができ、さらに主電流経路のインダクタンスを減少させ、１つの外部端子あたりのサージ電圧の上昇を抑制することにより、より一層パワー半導体素子の誤動作や破壊を防止することができるパワー半導体モジュールを提供することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態に係るパワー半導体モジュールの外部端子部分の拡大斜視図である。
【図２】  本発明の実施の形態に係るパワー半導体モジュールの封止蓋を取り除いた状態の平面構成図である。
【図３】  本発明の実施の形態に係るパワー半導体モジュールの断面構成図（Ｆ３−Ｆ３切断線で切った断面構成図）である。
【図４】  本発明の実施の形態に係るパワー半導体モジュールのパッケージ自体の断面構成図（Ｆ４−Ｆ４切断線で切った断面構成図）である。
【図５】  （Ａ）は本発明の実施の形態に係るパワー半導体モジュールの外部端子の正面図、（Ｂ）はこの外部端子の上面図、（Ｃ）はこの外部端子の側面図である。
【図６】  （Ａ）は本発明の実施の形態に係るパワー半導体モジュールの外部端子の正面図、（Ｂ）はこの外部端子の上面図、（Ｃ）はこの外部端子の側面図である。
【図７】  （Ａ）は本発明の実施の形態に係るパワー半導体モジュールの外部端子の正面図、（Ｂ）はこの外部端子の上面図、（Ｃ）この外部端子の側面図である。
【図８】  本発明の実施の形態に係るパワー半導体モジュールのブロック回路図である。
【図９】  本発明の実施の形態に係る直流モータの制御システムを示すブロック回路図である。
【図１０】  （Ａ）、（Ｂ）はいずれも本発明の実施の形態に係るパワー半導体モジュールの製造方法を説明するための工程断面図（その１）である。
【図１１】  （Ａ）、（Ｂ）はいずれも本発明の実施の形態に係るパワー半導体モジュールの製造方法を説明するための工程断面図（その２）である。
【図１２】  本発明の実施の形態に係るパワー半導体モジュールの製造方法を説明するための工程断面図（その３）である。
【符号の説明】
１〜４，１Ａ，１Ｂ，２Ａ，２Ｂ  スイッチング素子
Ｍ１，Ｍ２  パワー半導体モジュール
１１，１２，２１，２２  パワー半導体素子
１５，１６，２５，２６  ダイオード素子
３０  ベース板
３１  外装ケース
３２  絶縁体
３３  封止蓋
４０  回路基板
４１  配線パターン
４２  絶縁基板
４３  裏面配線パターン
４５，４６  接着体
５０〜５２  ボンディングワイヤ
５５  外部結線バスバー
６１，７１，８１  ボンディング領域
６２，７２，８２  導出部
Ｄ１〜Ｄ４，Ｓ１〜Ｓ４，Ｇ１〜Ｇ３  外部端子
【図１】
0003798184.tif 000002
【図２】
0003798184.tif 000003
【図３】
0003798184.tif 000004
【図４】
0003798184.tif 000005
【図５】
0003798184.tif 000006
【図６】
0003798184.tif 000007
【図７】
0003798184.tif 000008
【図８】
0003798184.tif 000009
【図９】
0003798184.tif 000010
【図１０】
0003798184.tif 000011
【図１１】
0003798184.tif 000012
【図１２】
0003798184.tif 000013