(57)【特許請求の範囲】
【請求項１】
半導体基板上にエピタキシャル成長され、III族原子層面内におけるＩｎとＧａの配列が規則的で自然超格子を構成している第１の層と、前記第１の層上に形成され、自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっている第２の層とを有するＩｎＧａＰ層と、
前記ＩｎＧａＰ層上にエピタキシャル成長された前記ＩｎＧａＰ層と同一導電型の半導体層と
を有することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記半導体基板上に形成されたチャネル層と、前記チャネル層上に形成された前記ＩｎＧａＰ層により構成された電子供給層と、前記電子供給層上に形成された前記半導体層により構成されたキャップ層とにより電界効果トランジスタが構成されている
ことを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記ＩｎＧａＰ層は、不純物が平面的に添加されたプレーナードープ領域を有する
ことを特徴とする半導体装置。
【請求項４】
請求項２又は３記載の半導体装置において、
前記チャネル層は、ＧａＡｓ層又はＩｎＧａＡｓ層により形成されている
ことを特徴とする半導体装置。
【請求項５】
請求項１記載の半導体装置において、
前記半導体基板上に形成されたコレクタ層と、前記コレクタ層上に形成されたベース層と、前記ベース層上に形成された前記ＩｎＧａＰ層により構成されたエミッタ層と、前記ＩｎＧａＰ層上に形成された前記半導体層により構成されたキャップ層とによりヘテロバイポーラトランジスタが構成されている
ことを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか１項に記載の半導体装置において、
前記半導体層は、ＧａＡｓ層、ＡｌＧａＡｓ層又はＩｎＧａＡｓ層により形成されている
ことを特徴とする半導体装置。
【請求項７】
半導体基板上にエピタキシャル成長され、自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっている第１のＩｎＧａＰ層と、
前記第１のＩｎＧａＰ層上にエピタキシャル成長され、自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっており、前記第１のＩｎＧａＰ層とはＩｎの組成が異なる第２のＩｎＧａＰ層と、
前記第２のＩｎＧａＰ層上にエピタキシャル成長され、前記第１のＩｎＧａＰ層及び前記第２のＩｎＧａＰ層と同一導電型の半導体層と
を有することを特徴とする半導体装置。
【請求項８】
半導体基板上に、III族原子層面内におけるＩｎとＧａの配列が規則的で自然超格子を構成しているＩｎＧａＰ層を成長し、前記ＩｎＧａＰ層を短時間アニールすることにより、自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっているＩｎＧａＰ層を形成する工程を有する
ことを特徴とする半導体装置の製造方法。
【請求項９】
半導体基板上に、第１の温度による有機金属化学気相成長法より第１の半導体層をエピタキシャル成長する工程と、
前記第１の半導体層上に、前記第１の温度より低い第２の温度による有機金属化学気相成長法より自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっているＩｎＧａＰ層をエピタキシャル成長する工程と、
前記ＩｎＧａＰ層上に、前記第１の温度にほぼ等しい第３の温度による有機金属化学気相成長法により第２の半導体層をエピタキシャル成長する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項１０】
請求項９記載の半導体装置の製造方法において、
前記第１の温度及び前記第３の温度は、６５０〜７００℃であり、
前記第２の温度は、５００〜６００℃である
ことを特徴とする半導体装置の製造方法。
【請求項１１】
半導体基板上に、有機金属化学気相成長法により、第１の半導体層と、III族原子層面内におけるＩｎとＧａの配列が規則的で自然超格子を構成しているＩｎＧａＰ層と、第２の半導体層とをエピタキシャル成長する工程と、
前記ＩｎＧａＰ層を短時間アニールし、自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっているＩｎＧａＰ層に転換する工程と
を有することを特徴とする半導体装置の製造方法。
【請求項１２】
請求項９乃至１１のいずれか１項に記載の半導体装置の製造方法において、
前記ＩｎＧａＰ層に、プレーナードープを行う工程を更に有する
ことを特徴とする半導体装置の製造方法。
【請求項１３】
請求項９乃至１２のいずれか１項に記載の半導体装置の製造方法において、
前記第１の半導体層は、ＧａＡｓ層、ＩｎＧａＡｓ層又はIII族原子層面内におけるＩｎとＧａの配列が規則的で自然超格子を構成しているＩｎＧａＰ層であり、
前記第２の半導体層は、ＧａＡｓ層、ＡｌＧａＡｓ層又はＩｎＧａＡｓ層である
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＩｎＧａＰは、ＧａＡｓ上にエピタキシャル成長が可能であり、また、ＧａＡｓよりも大きなエネルギーバンドギャップを有していることから、これら特性を利用して様々なデバイスに応用されている。
例えば、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）においては、チャネル層に電子を供給するための電子供給層として利用されており、また、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Hetero-junction Bipolar Transistor）においては、広いバンドギャップが要求されるエミッタ層として利用されている。
【０００３】
また、ＩｎＧａＰは、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓなどのＡｓ元素を含む化合物半導体層に対して優れたエッチング選択性を有しており、選択的な加工が要求される構造を有する半導体装置などに広く用いられている。
例えば、特許第２５８１４５２号明細書には、ＧａＡｓ層又はＩｎＧａＡｓ層よりなるチャネル層上に、ＩｎＧａＰ層よりなる電子供給層を有する半導体装置が開示されている。特許第２５８１４５２号明細書に記載の半導体装置について、図１０を用いて説明する。
【０００４】
半絶縁性ＧａＡｓ基板１００上には、ＧａＡｓ又はＡｌＧａＡｓよりなるバッファ層１０２が形成されている。バッファ層１０２上には、ｎ形不純物が添加されたＡｌＧａＡｓよりなる電子供給層１０４が形成されている。電子供給層１０４上には、ＧａＡｓ又はＩｎＧａＡｓよりなるチャネル層１０６が形成されている。チャネル層１０６上には、ＩｎＧａＰよりなる電子供給層１０８が形成されている。電子供給層１０８上には、ＡｌＧａＡｓよりなるコンタクト下層１１０と、ＩｎＧａＰよりなるコンタクト中間層１１２と、ＧａＡｓよりなるコンタクト上層１１４とが形成されている。コンタクト層１１０、１１２、１１４には、電子供給層１０８に達するリセス領域１１６が設けられており、露出した電子供給層１０８上にはゲート電極１１８が形成されている。コンタクト上層１１４上には、ソース電極１２０及びドレイン電極１２２が形成されている。
【０００５】
このように、特許第２５８１４５２号明細書に記載の半導体装置では、電子供給層１０８として、チャネル層１０６よりも広いバンドギャップを有し、コンタクト下層１１０を構成するＡｌＧａＡｓに対して優れたエッチング選択性を有するＩｎＧａＰを用いることにより、高性能で且つ均一性や再現性に優れたＨＥＭＴを構成していた。
【０００６】
【発明が解決しようとする課題】
しかしながら、ＩｎＧａＰ層上にＡｌＧａＡｓ層やＧａＡｓ層などを形成する従来の半導体装置の構造では、ＩｎＧａＰ層とＡｌＧａＡｓ層、ＧａＡｓ層との界面における抵抗が大きくソース抵抗を増加させる要因となっていることが、本願発明者によって新たに見出された。特に、ゲート耐圧を向上させるべく電子供給層１０８の中間部分にドープ層を設けるプレーナードープ法を採用した構造の半導体装置においてその影響が顕著であった。
【０００７】
また、ＩｎＧａＰ層とＡｌＧａＡｓ層やＧａＡｓ層との界面においてこのように抵抗が増加する原因については明らかにされておらず、原因の究明が求められていた。
本発明の目的は、ＩｎＧａＰ層とその上層に形成した半導体層との界面におけるコンタクト抵抗を低減しうる半導体装置及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的は、半導体基板上にエピタキシャル成長され、III族原子層面内におけるＩｎとＧａの配列が規則的で自然超格子を構成している第１の層と、前記第１の層上に形成され、自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっている第２の層とを有するＩｎＧａＰ層と、前記ＩｎＧａＰ層上にエピタキシャル成長された前記ＩｎＧａＰ層と同一導電型の半導体層とを有することを特徴とする半導体装置によって達成される。ＩｎＧａＰ層上に半導体層を形成する場合に、下地のＩｎＧａＰ層の自然超格子を破壊すれば、ＩｎＧａＰ層と半導体層との界面におけるトラップを低減することができる。これにより、ＩｎＧａＰ層と半導体層との間のコンタクト抵抗を低減することができる。ＩｎＧａＰ層と半導体層との間のコンタクト抵抗を低減するためには、少なくともＩｎＧａＰ層と半導体層との界面近傍に、自然超格子を破壊したＩｎＧａＰ層を設けることが有効である。
【００１０】
また、上記の半導体装置において、前記半導体基板上に形成されたチャネル層と、前記チャネル層上に形成された前記ＩｎＧａＰ層により構成された電子供給層と、前記電子供給層上に形成された前記半導体層により構成されたキャップ層とにより電界効果トランジスタが構成されていることが望ましい。自然超格子を破壊したＩｎＧａＰ層は、ＨＥＭＴの電子供給層に適用することができる。自然超格子を破壊したＩｎＧａＰ層をＨＥＭＴの電子供給層に適用すれば、ソース抵抗を低減することができる。また、チャネル抵抗を低減することもできる。
【００１１】
また、上記の半導体装置において、前記ＩｎＧａＰ層は、不純物が平面的に添加されたプレーナードープ領域を有することが望ましい。プレーナードープ法により電子供給層にドーピングされたＨＥＭＴでは、自然超格子を破壊したＩｎＧａＰ層をＨＥＭＴの電子供給層に適用することがソース抵抗を低減するうえで極めて有効である。
【００１２】
また、上記の半導体装置において、前記チャネル層は、ＧａＡｓ層又はＩｎＧａＡｓ層により形成されていることが望ましい。
また、上記の半導体装置において、前記半導体基板上に形成されたコレクタ層と、前記コレクタ層上に形成されたベース層と、前記ベース層上に形成された前記ＩｎＧａＰ層により構成されたエミッタ層と、前記ＩｎＧａＰ層上に形成された前記半導体層により構成されたキャップ層とによりヘテロバイポーラトランジスタが構成されていることが望ましい。自然超格子を破壊したＩｎＧａＰ層は、ＨＢＴのエミッタ層に適用することができる。自然超格子を破壊したＩｎＧａＰ層をエミッタ層に適用すれば、エミッタ層とエミッタキャップ層との間のコンタクト抵抗を低減することができる。
【００１３】
また、上記の半導体装置において、前記半導体層は、ＧａＡｓ層、ＡｌＧａＡｓ層又はＩｎＧａＡｓ層により形成されていることが望ましい。
また、上記目的は、半導体基板上にエピタキシャル成長され、自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっている第１のＩｎＧａＰ層と、前記第１のＩｎＧａＰ層上にエピタキシャル成長され、自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっており、前記第１のＩｎＧａＰ層とはＩｎの組成が異なる第２のＩｎＧａＰ層と、前記第２のＩｎＧａＰ層上にエピタキシャル成長され、前記第１のＩｎＧａＰ層及び前記第２のＩｎＧａＰ層と同一導電型の半導体層とを有することを特徴とする半導体装置によっても達成される。ＩｎＧａＰ層上に半導体層を形成する場合に、下地のＩｎＧａＰ層の自然超格子を破壊すれば、ＩｎＧａＰ層と半導体層との界面におけるトラップを低減することができる。これにより、ＩｎＧａＰ層と半導体層との間のコンタクト抵抗を低減することができる。
また、上記目的は、半導体基板上に、III族原子層面内におけるＩｎとＧａの配列が規則的で自然超格子を構成しているＩｎＧａＰ層を成長し、前記ＩｎＧａＰ層を短時間アニールすることにより、自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっているＩｎＧａＰ層を形成する工程を有することを特徴とする半導体装置の製造方法によっても達成される。自然超格子が破壊されたＩｎＧａＰ層を形成すれば、この上層に堆積する半導体層との間のコンタクト抵抗を低減することができる。
【００１６】
また、上記目的は、半導体基板上に、第１の温度による有機金属化学気相成長法より第１の半導体層をエピタキシャル成長する工程と、前記第１の半導体層上に、前記第１の温度より低い第２の温度による有機金属化学気相成長法より自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっているＩｎＧａＰ層をエピタキシャル成長する工程と、前記ＩｎＧａＰ層上に、前記第１の温度にほぼ等しい第３の温度による有機金属化学気相成長法により第２の半導体層をエピタキシャル成長する工程とを有することを特徴とする半導体装置の製造方法によっても達成される。
【００１７】
また、上記の半導体装置の製造方法において、前記第１の温度及び前記第３の温度は、６５０〜７００℃であり、前記第２の温度は、５００〜６００℃であることが望ましい。
また、上記目的は、半導体基板上に、有機金属化学気相成長法により、第１の半導体層と、III族原子層面内におけるＩｎとＧａの配列が規則的で自然超格子を構成しているＩｎＧａＰ層と、第２の半導体層とをエピタキシャル成長する工程と、前記ＩｎＧａＰ層を短時間アニールし、自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっているＩｎＧａＰ層に転換する工程とを有することを特徴とする半導体装置の製造方法によっても達成される。
【００１８】
また、上記の半導体装置の製造方法において、前記ＩｎＧａＰ層に、プレーナードープを行う工程を更に有することが望ましい。
また、上記の半導体装置の製造方法において、前記第１の半導体層は、ＧａＡｓ層、ＩｎＧａＡｓ層又はIII族原子層面内におけるＩｎとＧａの配列が規則的で自然超格子を構成しているＩｎＧａＰ層であり、前記第２の半導体層は、ＧａＡｓ層、ＡｌＧａＡｓ層又はＩｎＧａＡｓ層であることが望ましい。
【００１９】
【発明の実施の形態】
本発明は、本願発明者が初めて見出した現象に基づくものである。
すなわち、本願発明者は、ＩｎＧａＰ層上に、ＡｌＧａＡｓ層やＧａＡｓ層等を形成した場合の界面における抵抗の増加がＩｎＧａＰ層の有する自然超格子に原因するものであり、ＩｎＧａＰ層の有する自然超格子を破壊することによって界面抵抗の増加を緩和できること初めて見出した。
【００２０】
通常用いられている化合物半導体層の成長方法、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相成長）法により堆積したＩｎＧａＰ層は、図１（ａ）に示すように、III族原子（Ｉｎ及びＧａ）からなる原子層と、Ｖ族原子（Ｐ）からなる原子層とが交互に積層されてなり、且つ、III族原子からなるIII族原子層面内では、ＩｎとＧａとが交互に配置するように配列されている（以下、このような結晶配列を自然超格子と呼ぶ）。このように自然超格子が形成されるのは、成膜過程ではこのような配列が最も安定なためである。
【００２１】
しかしながら、このように形成した自然超格子を有するＩｎＧａＰ層上に、例えばＩｎを含まないＧａＡｓ層を堆積しようとすると、ＩｎＧａＰの格子周期ではＩｎが配置されるべきサイト（図中、「Ｉｎ面」と表す）にはＧａが配置されにくくなり（図１（ｂ）参照）、結果として成長したＧａＡｓ層とＩｎＧａＰ層との界面にストレスを与えてトラップを誘起し、ひいては界面における抵抗の増加をもたらすこととなる。
【００２２】
かかる観点から本願発明者が鋭意検討を行った結果、自然超格子をもたないＩｎＧａＰ層を形成することにより、ＩｎＧａＰ層とＡｌＧａＡｓ層やＧａＡｓ層などとの間のトラップが低減され、界面における抵抗の増加を抑制できることが判った。そして、自然超格子をもたないＩｎＧａＰ層は、例えばＩｎＧａＰ層を低温（約６００℃以下）で成長することにより形成することができ、或いは、成長後に短時間アニールなどを行って自然超格子を破壊することにより形成できることが判った。
【００２３】
以下、実施形態に従って本発明を具体的に説明する。
［第１実施形態］
本発明の第１実施形態による半導体装置及びその製造方法について図２乃至図７を用いて説明する。
図２は本実施形態による半導体装置の構造を示す概略断面図、図３は本実施形態による半導体装置におけるソース抵抗とＰＬ発光波長との関係を示すグラフ、図４は本実施形態による半導体装置におけるチャネル層のシート抵抗と閾値電圧の関係を示すグラフ、図５及び図６は本実施形態による半導体装置の製造方法を示す工程断面図、図７は本実施形態による半導体装置の製造方法における成膜温度の変化を示すグラフである。
【００２４】
はじめに、本実施形態による半導体装置の構造について図２を用いて説明する。本実施形態では、本発明を、電子供給層にＩｎＧａＰ層を用いたＨＥＭＴに適用した一例について説明する。
半絶縁性ＧａＡｓ基板１０上には、膜厚約６００ｎｍのＧａＡｓ層よりなるバッファ層１２が形成されている。バッファ層１２上には、膜厚約１４ｎｍのＩｎ0.2Ｇａ0.8Ａｓ層よりなるチャネル層１４が形成されている。チャネル層１４上には、ＩｎＧａＰよりなる電子供給層２０が形成されている。電子供給層２０は、膜厚約２．５ｎｍのＩｎ0.3Ｇａ0.7Ｐ層１６と、膜厚約１５．５ｎｍのＩｎ0.5Ｇａ0.5Ｐ層１８とからなり、チャネル層１４からの距離がほぼ５ｎｍとなる位置のＩｎ0.5Ｇａ0.5Ｐ層１８にはＳｉが８×１０18ｃｍ-3の濃度でプレーナードープされている。また、ＩｎＧａＰ層１６、１８は、自然超格子をもたない無秩序配列の結晶構造を有している。なお、本明細書において、無秩序配列の結晶構造とはIII族原子層の面内におけるＩｎとＧａの配列が不規則であることを意味するものとし（図中、"disordered"と表す）、自然超格子を有するＩｎＧａＰ（図中、"ordered"と表す）と区別することとする。電子供給層２０上には、膜厚約７０ｎｍ、電子濃度４×１０18ｃｍ-3のｎ−ＧａＡｓ層よりなるコンタクト層２２が形成されている。コンタクト層２２には、電子供給層２０に達するリセス領域２４が設けられており、露出した電子供給層２０上にはゲート電極３０が形成されている。コンタクト上層２２上には、ソース電極２６及びドレイン電極２８が形成されている。
【００２５】
このように、本実施形態による半導体装置は、チャネル層１４上に形成された電子供給層２０が、自然超格子を有さない無秩序配列の結晶構造を有するＩｎＧａＰ層により形成されていることに特徴がある。無秩序配列の結晶構造を有するＩｎＧａＰ層を電子供給層２０に適用することにより、電子供給層２０上に形成するＧａＡｓコンタクト層２２との界面におけるキャリア濃度の低下を防止することができ、これにより、ソース抵抗を減少することができる。
【００２６】
図３は、ソース抵抗とＰＬ発光波長との関係を示すグラフである。図中、縦軸がソース抵抗を表し、横軸が７７ＫにおけるＩｎＧａＰの発光波長を示したものである。ＩｎＧａＰ結晶は、発光波長が約６４６ｎｍのときに自然超格子を有しており、発光波長が短くなるほどに自然超格子の破壊が進行していることを表し、発光波長が約６２０ｎｍのときにほぼ完全な無秩序配列となっていることを表す。
【００２７】
図３に示すように、ＩｎＧａＰの発光波長が短くなるほどにソース抵抗が低減しており、すなわち、ＩｎＧａＰ層１６、１８の結晶構造を無秩序配列に近づけるほどにソース抵抗を減少することができることが判る。
本実施形態による半導体装置では、Ｉｎ0.5Ｇａ0.5Ｐ層１８とチャネル層との間に、組成比が異なるＩｎ0.3Ｇａ0.7Ｐ層を設けているが、これは以下に示す理由によるものである。
【００２８】
ＧａＡｓと格子整合するＩｎＧａＰ層は、Ｉｎの組成が約０．５のとき、すなわちＩｎ0.5Ｇａ0.5Ｐの場合である。しかしながら、Ｉｎ0.5Ｇａ0.5Ｐ層をチャネル層１４であるＩｎ0.2Ｇａ0.8Ａｓ層の上に直接堆積すると、チャネル層中におけるキャリアの移動度が低下することがあった。これは、Ｉｎ0.5Ｇａ0.5Ｐ層中のＰやドーパントであるＳｉが、Ｉｎ0.2Ｇａ0.8Ａｓ層の有する結晶歪みによってＩｎ0.2Ｇａ0.8Ａｓ層中に拡散するためと考えられている。そこで、本実施形態による半導体装置では、Ｉｎ0.2Ｇａ0.8Ａｓ層１４の有する結晶歪みと逆方向の結晶歪みを有するＩｎ0.3Ｇａ0.7Ｐ層１６をＩｎ0.5Ｇａ0.5Ｐ層１８とＩｎ0.2Ｇａ0.8Ａｓ層１４との間に挿入し、Ｐ、Ｓｉの拡散を抑制することとしている。
【００２９】
また、電子供給層２０に無秩序配列の結晶構造を有するＩｎＧａＰ層を適用することにより、チャネル層のシート抵抗を低減することもできる。
図４は、チャネル層１４のシート抵抗Ｒsと閾値電圧Ｖthとの関係を示すグラフである。
図示するように、自然超格子を有するＩｎＧａＰ層により電子供給層２０を形成した場合（Ordered）と比較して、無秩序配列の結晶構造のＩｎＧａＰ層により電子供給層２０を形成した場合（Disordered）には、チャネル層１４のシート抵抗を大幅に低減することができた。
【００３０】
自然超格子をもたないＩｎＧａＰ層により電子供給層２０を形成することによりチャネル層１４のシート抵抗を低減できるメカニズムについては明らかではないが、ＩｎＧａＰ層中の結晶歪みの低減や、ＩｎＧａＰのバンドギャップの変化によるものと考えられる。
すなわち、電子供給層２０に無秩序配列の結晶構造を導入することによりＩｎＧａＰ層内の格子歪みを更に低減できるので、自然超格子を有するＩｎＧａＰ層により電子供給層を形成した場合と比較して、無秩序配列の結晶構造のＩｎＧａＰ層により電子供給層２０を形成した場合では、上述したようなＰやＳｉの拡散が更に抑制され、チャネル層１４のシート抵抗に与える影響を低減できるものと考えられる。
【００３１】
また、無秩序配列の結晶構造を有するＩｎＧａＰは、自然超格子を有するＩｎＧａＰよりもエネルギーバンドギャップが広いため、チャネル層１４中における電子の閉じ込め効果がより顕著となり、チャネル抵抗が減少していることも考えられる。
このように、電子供給層２０に無秩序配列の結晶構造のＩｎＧａＰ層を適用することにより、コンタクト層２２と電子供給層２０との間の縦方向抵抗（ソース抵抗）を低減できるとともに、チャネル層１４の横方向抵抗をも低減することができる。
【００３２】
次に、本実施形態による半導体装置の製造方法について図５乃至図７を用いて説明する。
まず、面方位（１００）、オフセット角２゜の半絶縁性ＧａＡｓ基板１０上に、例えばＭＯＣＶＤ法により、膜厚約６００ｎｍのＧａＡｓ層よりなるバッファ層１２と、膜厚約１４ｎｍのＩｎ0.2Ｇａ0.8Ａｓ層よりなるチャネル層１４と、膜厚約２．５ｎｍのＩｎ0.3Ｇａ0.7Ｐ層１６と、膜厚約１５．５ｎｍのＩｎ0.5Ｇａ0.5Ｐ層１８と、膜厚約７０ｎｍ、電子濃度４×１０18ｃｍ-3のｎ−ＧａＡｓ層よりなるコンタクト層２２とを順次成長する（図５（ａ））。
【００３３】
この際、Ｉｎ0.2Ｇａ0.8Ａｓ層からの距離がほぼ５ｎｍとなる位置のＩｎ0.5Ｇａ0.5Ｐ層１８に、Ｓｉのプレーナードープを行う。プレーナードープは、III族原料の供給を一時停止し、すなわちＩｎ0.2Ｇａ0.8Ａｓ層の成長を一時停止した状態で、Ｓｉを含む原料ガスを反応炉に供給することにより行う。例えば、ピーク濃度が８×１０18ｃｍ-3、拡散後の半値幅が約５ｎｍとなるようにＩｎ0.2Ｇａ0.8Ａｓ層中にＳｉを導入する。なお、プレーナードープは、不純物のドーピング範囲を約１０ｎｍ以下、ドープ量を５×１０17〜１×１０19ｃｍ-3、チャネル層１４とドーピング位置までの距離を約２〜１０ｎｍとすることが望ましい。
【００３４】
結晶成長を行う反応炉としては、例えば減圧横型炉を使用し、III族原料として例えばＴＭＧ、ＴＥＧ、ＴＭＩを、Ｖ族原料として例えばＡｓＨ3、ＰＨ3を使用する。成長圧力は、例えば７６Ｔｏｒｒとする。
ここで、本実施形態による半導体装置の製造方法は、電子供給層２０となるＩｎＧａＰ層１６、１８の成長温度を、約６００℃以下まで低温化することに特徴がある。
【００３５】
従来の半導体装置の製造方法では、バッファ層１４の成長からコンタクト層２２の成長までの間、成長温度はほぼ一定温度に保たれていた。これは、成膜の再現性等の要求から、一定温度に保っていた方が優れていると考えられていたためである。このため、従来の半導体装置の製造方法においては、バッファ層１２、チャネル層１４、電子供給層２０、コンタクト層２２の成長は、６５０〜７００℃の間の一定温度によって行われていた。
【００３６】
６５０〜７００℃程度の温度により成膜が行われていたのは、従来の半導体装置ではＩｎＧａＰ層を使用する場合であっても、エッチングストッパ膜としてＡｌＧａＡｓ層が採用されることがあり、ＡｌＧａＡｓの結晶性を保持するために高温成長が必須であったからである。そして、製造過程における温度変更工程を入れる無駄を省くため、ＩｎＧａＰ層を含めてすべての層を高温で成長していた。また、バッファ層１２を低温で成長した場合、膜中に酸素が混入してトラップを形成するため、デバイスの高周波特性の劣化を引き起こすなどの問題があり、バッファ層１２の成長は低温では行われていなかった。
【００３７】
これに対し、本実施形態による半導体装置においてＩｎＧａＰ層１６、１８の低温成長を行うのは、約６００℃以下の温度、望ましくは約５５０℃の温度においてＩｎＧａＰを成長すると、自然超格子が形成されず、自然超格子をもたない無秩序配列の結晶構造を有するＩｎＧａＰ層１６、１８を形成することができるからである。一方、成膜温度が５００℃よりも低くなると膜中にカーボンが多量に混入して結晶性の劣化が顕著となるので、ＩｎＧａＰ層１６、１８の成長は、５００〜６００℃の温度範囲で行うことが望ましい。
【００３８】
そこで、本実施形態による半導体装置の製造方法では、バッファ層１２、チャネル層１４を従来の半導体装置の製造方法と同様の温度である６５０〜７００℃で成長した後、ＩｎＧａＰ層１６、１８を５５０℃程度の低温において成長し、その後、従来の半導体装置の製造方法と同様の温度である６５０〜７００℃でコンタクト層２２を成長している（図７参照）。
【００３９】
なお、ＩｎＧａＰ層１６、１８以外の層をも低温で成長することも考えられるが、上述の通りバッファ層１２を低温で成長することは望ましくないこと、ＡｌＧａＡｓ層を採用する場合のプロセス整合性等を考慮すると、本実施形態に示すようにＩｎＧａＰ層１６、１８のみを低温で成長することが望ましいと考えられる。但し、本発明による上述の効果は、ＩｎＧａＰ層を低温で成長することにより達成することができるので、上述した課題が半導体装置の特性に影響を与えない場合や、他の手段により解決し得るような場合には、必ずしもＩｎＧａＰ層の成長温度と異なる温度で成長する必要はない。
【００４０】
このようにしてＩｎＧａＰ層１６、１８を成長することにより、この上層に成長するコンタクト層２２との界面にはトラップが誘起されず、コンタクト領域における縦方向抵抗が増加することを防止し、また、チャネル層１４のシート抵抗の増加を抑制することができる。
次いで、コンタクト層２２に、ＩｎＧａＰ層１８に達するリセス領域２４を形成する（図５（ｂ））。リセス領域２４は、後工程でゲート電極３０を形成するための領域に相当する。
【００４１】
続いて、例えばＡｕＧｅ／Ｎｉ膜を堆積してパターニングし、リセス領域２４の両側のコンタクト層２２上に形成されたソース電極２６、ドレイン電極２８及びリセス領域２４内の電子供給層２０上に形成されたゲート電極３０とを形成する（図６）。
なお、電子ビーム描画プロセスを用い、ゲート長０．１５μｍのトランジスタを形成したところ、ソース−ドレイン間電圧１Ｖにおけるｋ値が約９５０ｍＡ／Ｖ／ｍｍ2、チャネルコンダクタンスｇmが約６８０ｍＳ／ｍｍである半導体装置を得ることができた。ｋ値が６００ｍＡ／Ｖ／ｍｍ2、チャネルコンダクタンスｇmが約３５０ｍＳ／ｍｍである従来の半導体装置と比較して、その特性を大幅に向上することができた。
【００４２】
このように、本実施形態によれば、電界効果トランジスタの電子供給層２０を無秩序配列の結晶構造のＩｎＧａＰ層１６、１８により形成するので、コンタクト層２２と電子供給層２０との間の縦方向抵抗を低減できるとともに、チャネル層１４の横方向抵抗をも低減することができる。
なお、上記実施形態では、無秩序配列の結晶構造を有するＩｎＧａＰ層１６、１８を、低温成長することにより形成したが、他の方法によって形成することもできる。例えば、バッファ層１２、チャネル層１４、電子供給層２０、コンタクト層２２を成長した後、８００℃、１０秒程度の短時間アニール（ＲＴＡ：Rapid Thermal Annealing）を行うことによっても電子供給層２０を構成するＩｎＧａＰ層１６、１８の自然超格子を破壊することができる。また、成膜過程における基板の俯角を変えることによっても無秩序配列の結晶構造を有するＩｎＧａＰ層を形成することができる。
【００４３】
また、上記実施形態では、コンタクト部の縦方向抵抗の低減と、チャネル抵抗の低減との双方を目的とし、電子供給層２０を構成するすべての層を無秩序配列の結晶構造を有するＩｎＧａＰ層により形成したが、少なくとも電子供給層２０とコンタクト層２２との界面近傍に無秩序配列の結晶構造を有するＩｎＧａＰ層を形成すれば、コンタクト部の縦方向抵抗を低減する効果を得ることができる。
【００４４】
したがって、例えば図８に示すように、電子供給層２０を、膜厚約２．５ｎｍの自然超格子を有するＩｎ0.3Ｇａ0.7Ｐ層３２と、膜厚約５．５ｎｍの自然超格子を有するＩｎ0.5Ｇａ0.5Ｐ層３４と、膜厚約１０ｎｍの自然超格子を破壊したＩｎ0.5Ｇａ0.5Ｐ層３６とによって構成することにより、コンタクト部の縦方向抵抗を低減することができる。
【００４５】
［第２実施形態］
本発明の第２実施形態による半導体装置及びその製造方法について図９を用いて説明する。
図９は本実施形態による半導体装置の構造を示す概略断面図である。
第１実施形態による半導体装置及びその製造方法では、本発明を電子供給層にＩｎＧａＰ層を用いたＨＥＭＴに適用した例を示したが、他のデバイスにも適用することができる。本実施形態では、本発明をＨＢＴに適用した一例について説明する。
【００４６】
半絶縁性ＧａＡｓ基板４０上には、膜厚約４００ｎｍのｉ−ＧａＡｓ層４２と、膜厚約３００ｎｍ、ドナー濃度約１×１０18ｃｍ-3のｎ−ＧａＡｓよりなるサブコレクタ層４４と、膜厚約５００ｎｍ、ドナー濃度約１×１０16ｃｍ-3のｎ−ＧａＡｓよりなるコレクタ層４６と、膜厚約１００ｎｍ、アクセプタ濃度約３×１０19ｃｍ-3のｐ−ＧａＡｓよりなるベース層４８と、膜厚約２００ｎｍ、ドナー濃度約５×１０17ｃｍ-3のｎ−ＩｎＧａＰよりなるエミッタ層５０と、膜厚約５０ｎｍ、ドナー濃度約１×１０18ｃｍ-3のｎ−ＧａＡｓ層５２と、膜厚約５０ｎｍ、ドナー濃度約３×１０19ｃｍ-3のｎ−ＩｎＧａＡｓ層５４とが順次積層されている。ｎ−ＩｎＧａＡｓ層５４上には、エミッタ電極６２が形成されている。ｎ−ＧａＡｓ層５２及びｎ−ＩｎＧａＡｓ層５４は、エミッタ層５０とエミッタ電極６２との間の直列抵抗を減らすためのエミッタキャップ層５６である。
【００４７】
ベース層４８及びコレクタ層４６は、同一のメサ形状にパターニングされており、露出したサブコレクタ層４４上にはコレクタ電極５８が形成されている。
エミッタ層５０及びエミッタキャップ層５６は、同一のメサ形状にパターニングされており、露出したベース層４８上には、ベース電極６０が形成されている。
【００４８】
ここで、本実施形態による半導体装置は、エミッタ層５０を構成するｎ−ＩｎＧａＰ層が、無秩序配列の結晶構造を有するＩｎＧａＰ層により構成されていることに特徴がある。
エミッタ層５０をこのように無秩序配列の結晶構造を有するＩｎＧａＰ層により形成することにより、上層に形成するｎ−ＧａＡｓ層５２との界面において、ストレスによるトラップが誘起されることを防止することができるので、エミッタ層５０とエミッタキャップ層５６との間の抵抗を低減することができる。
【００４９】
なお、無秩序配列の結晶構造を有するＩｎＧａＰ層は、第１実施形態による半導体装置の製造方法と同様にして、低温で成長するか、或いは、ＲＴＡにより自然超格子を破壊することによって形成することができる。
このように、本実施形態によれば、ＩｎＧａＰ層よりなるエミッタ層５０を有するＨＢＴにおいて、エミッタ層５０を無秩序配列の結晶構造を有するＩｎＧａＰ層により構成するので、エミッタ層５０とエミッタキャップ層５６との間のコンタクト抵抗を低減することができる。
【００５０】
なお、上記第１実施形態では本発明をＨＥＭＴに適用した例を、第２実施形態では本発明をＨＢＴに適用した例を示したが、他のデバイスであっても適用することができる。
本発明は、ＩｎＧａＰ層の有する自然超格子に起因するトラップの影響による抵抗の低減を主目的とするものであり、ＩｎＧａＰ層上に、ＩｎＧａＰ層と電気的に接続される半導体層、例えばＧａＡｓ層、ＡｌＧａＡｓ層、ＩｎＧａＡｓ層を有する半導体装置に広く適用することができる。
【００５１】
【発明の効果】
以上の通り、本発明によれば、半導体基板上にエピタキシャル成長され、III族原子層面内におけるＩｎとＧａの配列が規則的で自然超格子を構成している第１の層と、第１の層上に形成され、自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっている第２の層とを有するＩｎＧａＰ層と、ＩｎＧａＰ層上にエピタキシャル成長されたＩｎＧａＰ層と同一導電型の半導体層とにより半導体装置を構成するので、ＩｎＧａＰ層と半導体層との界面におけるトラップを低減することができる。これにより、ＩｎＧａＰ層と半導体層との間のコンタクト抵抗を低減することができる。ＩｎＧａＰ層と半導体層との間のコンタクト抵抗を低減するためには、少なくともＩｎＧａＰ層と半導体層との界面近傍に、自然超格子を破壊したＩｎＧａＰ層を設けることが有効である。
【００５３】
また、半導体基板上に形成されたチャネル層と、チャネル層上に形成されたＩｎＧａＰ層により構成された電子供給層と、電子供給層上に形成された半導体層により構成されたキャップ層とにより電界効果トランジスタを構成すれば、電界効果トランジスタのソース抵抗を低減することができる。また、チャネル抵抗を低減することもできる。
【００５４】
また、半導体基板上に形成されたコレクタ層と、コレクタ層上に形成されたベース層と、ベース層上に形成されたＩｎＧａＰ層により構成されたエミッタ層と、ＩｎＧａＰ層上に形成された半導体層により構成されたキャップ層とによりヘテロバイポーラトランジスタを構成すれば、エミッタ層とエミッタキャップ層との間のコンタクト抵抗を低減することができる。
また、半導体基板上にエピタキシャル成長され、自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっている第１のＩｎＧａＰ層と、第１のＩｎＧａＰ層上にエピタキシャル成長され、自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっており、第１のＩｎＧａＰ層とはＩｎの組成が異なる第２のＩｎＧａＰ層と、第２のＩｎＧａＰ層上にエピタキシャル成長され、第１のＩｎＧａＰ層及び第２のＩｎＧａＰ層と同一導電型の半導体層とにより半導体装置を構成するので、ＩｎＧａＰ層と半導体層との界面におけるトラップを低減することができる。これにより、ＩｎＧａＰ層と半導体層との間のコンタクト抵抗を低減することができる。
【００５５】
また、III族原子層面内におけるＩｎとＧａの配列が規則的で自然超格子を構成しているＩｎＧａＰ層を成長し、前記ＩｎＧａＰ層を短時間アニールすることにより、自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっているＩｎＧａＰ層を形成する工程を有する半導体装置の製造方法によりＩｎＧａＰ層を形成すれば、このＩｎＧａＰ層に堆積する半導体層との間のコンタクト抵抗を低減することができる。
【００５６】
また、半導体基板上に、第１の温度による有機金属化学気相成長法より第１の半導体層をエピタキシャル成長する工程と、第１の半導体層上に、第１の温度より低い第２の温度による有機金属化学気相成長法より自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっているＩｎＧａＰ層をエピタキシャル成長する工程と、ＩｎＧａＰ層上に、第１の温度にほぼ等しい第３の温度による有機金属化学気相成長法により第２の半導体層をエピタキシャル成長する工程とにより半導体装置を製造することにより、ＩｎＧａＰ層と第２の半導体層との間のコンタクト抵抗が小さい半導体装置を製造することができる。
【００５７】
また、半導体基板上に、有機金属化学気相成長法により、第１の半導体層と、III族原子層面内におけるＩｎとＧａの配列が規則的で自然超格子を構成しているＩｎＧａＰ層と、第２の半導体層とをエピタキシャル成長する工程と、前記ＩｎＧａＰ層を短時間アニールし、自然超格子が破壊されてIII族原子層面内におけるＩｎとＧａの配列が不規則となっているＩｎＧａＰ層に転換する工程とにより半導体装置を製造方法することによっても、ＩｎＧａＰ層と第２の半導体層との間のコンタクト抵抗が小さい半導体装置を製造することができる。
【図面の簡単な説明】
【図１】ＩｎＧａＰの自然超格子を説明する図である。
【図２】本発明の第１実施形態による半導体装置の構造を示す概略断面図である。
【図３】本発明の第１実施形態による半導体装置におけるソース抵抗とＰＬ発光波長との関係を示すグラフである。
【図４】本発明の第１実施形態による半導体装置におけるチャネル層のシート抵抗と閾値電圧の関係を示すグラフである。
【図５】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その１）である。
【図６】本発明の第１実施形態による半導体装置の製造方法を示す工程断面図（その２）である。
【図７】本発明の第１実施形態による半導体装置の製造方法における成膜温度の変化を示すグラフである。
【図８】第１実施形態の変形例による半導体装置の構造を示す概略断面図である。
【図９】本発明の第２実施形態による半導体装置の構造を示す概略断面図である。
【図１０】従来の半導体装置の構造を示す概略断面図である。
【符号の説明】
１０…半絶縁性ＧａＡｓ基板
１２…バッファ層
１４…チャネル層
１６…Ｉｎ0.3Ｇａ0.7Ｐ層
１８…Ｉｎ0.5Ｇａ0.5Ｐ層
２０…電子供給層
２２…コンタクト層
２４…リセス領域
２６…ソース電極
２８…ドレイン電極
３０…ゲート電極
３２…Ｉｎ0.3Ｇａ0.7Ｐ層
３４…Ｉｎ0.5Ｇａ0.5Ｐ層（自然超格子）
３６…Ｉｎ0.5Ｇａ0.5Ｐ層（無秩序配列）
４０…半絶縁性ＧａＡｓ基板
４２…ｉ−ＧａＡｓ層
４４…サブコレクタ層
４６…コレクタ層
４８…ベース層
５０…エミッタ層
５２…ｎ−ＧａＡｓ層
５４…ｎ−ＡｌＧａＡｓ層
５６…エミッタキャップ層
５８…コレクタ電極
６０…ベース電極
６２…エミッタ電極
１００…半絶縁性ＧａＡｓ基板
１０２…バッファ層
１０４…電子供給層
１０６…チャネル層
１０８…電子供給層
１１０…コンタクト下層
１１２…コンタクト中間層
１１４…コンタクト上層
１１６…リセス領域
１１８…ゲート電極
１２０…ソース電極
１２２…ドレイン電極
【図１】
0003792390.tif 000002
【図２】
0003792390.tif 000003
【図３】
0003792390.tif 000004
【図４】
0003792390.tif 000005
【図５】
0003792390.tif 000006
【図６】
0003792390.tif 000007
【図７】
0003792390.tif 000008
【図８】
0003792390.tif 000009
【図９】
0003792390.tif 000010
【図１０】
0003792390.tif 000011