(57)【特許請求の範囲】
【請求項１】
正母線と負母線の間において直列に接続された少なくとも２つのスイッチング素子が上下方向に積層され、上側のスイッチング素子の裏面電極と下側のスイッチング素子の表面電極とが電気的に導通するように接合されており、前記上下方向と直交する一方向において前記上側のスイッチング素子と前記下側のスイッチング素子のそれぞれの一側の側面が揃い、その一側の側面と対向するそれぞれの他側の側面がずれて、前記下側のスイッチング素子の表面側に前記上側のスイッチング素子と積層されていない領域が露出しており、その領域に前記下側のスイッチング素子の複数の電極パッドが形成されていることを特徴とするインバータ装置。
【請求項２】
前記上側のスイッチング素子の裏面電極と前記下側のスイッチング素子の表面電極は、ろう付けにより接合されていることを特徴とする請求項１に記載のインバータ装置。
【請求項３】
前記上側のスイッチング素子の裏面電極と前記下側のスイッチング素子の表面電極は、板状電極を挟んで接合されていることを特徴とする請求項１に記載のインバータ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流電圧を交流電圧に変換するインバータ装置に関する。
【０００２】
【従来の技術】
従来、この種のインバータ装置においては、特開平７−１２３７３８号公報に示されるように、直列接続された複数のスイッチング素子を平面配置して、それぞれの端子をブスバーにて電気接続するようにしている。
【０００３】
【発明が解決しようとする課題】
しかしながら、このように複数のスイッチング素子を平面配置した場合には、体格が大きくならざるを得ないという問題がある。
本発明は上記問題に鑑みたもので、インバータ装置の小型化を図ることを目的とする。
【０００４】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明においては、正母線と負母線の間において直列に接続された少なくとも２つのスイッチング素子が上下方向に積層され、上側のスイッチング素子の裏面電極と下側のスイッチング素子の表面電極とが電気的に導通するように接合されており、前記上下方向と直交する一方向において前記上側のスイッチング素子と前記下側のスイッチング素子のそれぞれの一側の側面が揃い、その一側の側面と対向するそれぞれの他側の側面がずれて、前記下側のスイッチング素子の表面側に前記上側のスイッチング素子と積層されていない領域が露出しており、その領域に前記下側のスイッチング素子の複数の電極パッドが形成されていることを特徴としている。
【０００５】
このような積層構造とすることによって、インバータ装置の小型化を図ることができる。また、下側のスイッチング素子の表面側で上側のスイッチング素子と積層されていない領域に電極パッドを形成しているから、積層構造とした場合であっても下側のスイッチング素子上において電極取り出しを行うことができる。
【０００６】
なお、上側のスイッチング素子の裏面電極と下側のスイッチング素子の表面電極は、請求項２に記載の発明のように、ろう付けにより接合することができる。また、請求項３に記載の発明のように、板状電極を挟んで接合するようにすれば、スイッチング素子の放熱を良好に行うことができる。
【０００７】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。
図１に、マルチレベル電力変換器として４レベルインバータを用いた場合の部分的な電気結線図を示す。
図において、直流電圧源１と並列に、コンデンサ２、３、４が直列接続されている。また、インバータの正母線５と負母線６の間には、Ｕ相のインバータアーム１０が設けられている。このインバータアーム１０は、複数の半導体スイッチング素子（縦方向に電流が流れる縦型のパワーＭＯＳトランジスタ）１１ａ〜１１ｆと、逆並列ダイオード（フライホイールダイオード）１２ａ〜１２ｆと、出力電圧レベルを変えるときの電流経路を形成するダイオード１３ａ〜１３ｄにより構成されている。ここで、スイッチング素子１１ａ〜１１ｃは上アームを構成し、スイッチング素子１１ｄ〜１１ｆは下アームを構成している。また、図示しないが、Ｖ相、Ｗ相のインバータアームも、Ｕ相と同様の構成で、コンデンサ２〜４を共通使用して、正母線５と負母線６の間にそれぞれ設けられている。
【０００８】
このような構成において、Ｕ相、Ｖ相、Ｗ相のインバータアームにおける各スイッチング素子をオンオフ制御することにより、直流電圧源１の直流電圧を交流電圧に変換して、図示しない負荷例えば３相交流電動機を駆動する。
本実施形態では、上記した上アームを構成するスイッチング素子１１ａ〜１１ｃと、下アームを構成するスイッチング素子１１ｄ〜１１ｆを、それぞれ積層して１モジュール化した構造としている。図２に、上アームを構成するスイッチング素子１１ａ〜１１ｃを積層した構造の模式的な外観構成を示す。
【０００９】
図に示すように、スイッチング素子１１ａからスイッチング素子１１ｃに向けてチップサイズが順次小さくなっており、それらを積層したときに、スイッチング素子１１ａ、１１ｂ、１１ｃのゲート電極パッド１０１、１１１、１２１とソース電極パッド１０２、１１２、１２２のそれぞれが重ならないようになっている。すなわち、スイッチング素子１１ａ、１１ｂ、１１ｃを階段状に積層して、それぞれの表面（スイッチング素子１１ａ、１１ｂについては、上側のスイッチング素子と積層されていない領域の表面）にゲート電極パッド、ソース電極パッドが形成されるようになっている。これらのゲート電極パッド、ソース電極パッドは、ワイヤボンディングによって、外部と電気接続される。なお、各スイッチング素子の表面側には表面電極をなすソース電極が形成されているが、ゲート電極パッドおよびソース電極パッドは、ソース電極上に形成された図示しない保護膜の上に形成されている。
【００１０】
図３に、スイッチング素子１１ａ〜１１ｃを積層した部分の断面構成を示す。スイッチング素子１１ａ、１１ｂ、１１ｃは、図に示すように、表面電極としてソース電極１０３、１１３、１２３が形成され、裏面電極としてドレイン電極１０４、１１４、１２４が形成されたものであって、それぞれは縦方向に電流が流れる周知の縦型ＭＯＳトランジタを構成している。そして、スイッチング素子１１ａのソース電極１０３とスイッチング素子１１ｂのドレイン電極１１４の間、およびスイッチング素子１１ｂのソース電極１１３とスイッチング素子１１ｃのドレイン電極１２４の間は、ろう付けによってそれぞれ接合されている。
【００１１】
このような積層構造とすることによって、スイッチング素子１１ａからスイッチング素子１１ｃの方向に電流を流すようにすることができる。
また、下アームを構成するスイッチング素子１１ｄ〜１１ｆについても、上アームを構成するスイッチング素子１１ａ〜１１ｃと同様に、積層した構造になっている。
【００１２】
このように複数のスイッチング素子を積層構造として１モジュール化することにより、低損失、低ノイズで小型のインバータ装置とすることができる。
なお、上記した実施形態においては、スイッチング素子１１ａのソース電極１０３とスイッチング素子１１ｂのドレイン電極１１４の間、およびスイッチング素子１１ｂのソース電極１１３とスイッチング素子１１ｃのドレイン電極１２４の間を直接ろう付けにて接合するものを示したが、図４に示すように、それぞれの間に金属の板状電極１３０、１３１を挟み、ろう付けによって接合するようにしてもよい。この場合、パワー素子であるスイッチング素子の放熱を良好にすることができる。
【００１３】
また、上記実した施形態においては、４レベルインバータに適用した場合の構成について説明したが、３レベルインバータ、あるいは５レベル以上のインバータにおいても、上記と同様の積層構造とすることができる。
【図面の簡単な説明】
【図１】４レベルインバータの部分的な電気結線図である。
【図２】上アームを構成するスイッチング素子１１ａ〜１１ｃを積層した構造の模式的な外観図である。
【図３】スイッチング素子１１ａ〜１１ｃを積層した部分の断面構成を示す図である。
【図４】他の実施形態を示す図である。
【符号の説明】
１…直流電圧源、２〜４…コンデンサ、５…正母線、６…負母線、
１０…インバータアーム、１１ａ〜１１ｆ…スイッチング素子、
１２ａ〜１２ｆ…逆並列ダイオード、１３ａ〜１３ｄ…ダイオード、
１０１、１１１、１２１…ゲート電極パッド、
１０２、１１２、１２２…ソース電極パッド、
１０３、１１３、１２３…表面電極としてのソース電極、
１０４、１１４、１２４…裏面電極としてドレイン電極。
【図１】
0003777755.tif 000002
【図２】
0003777755.tif 000003
【図３】
0003777755.tif 000004
【図４】
0003777755.tif 000005