【手続補正書】
【提出日】平成30年10月26日(2018.10.26)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
各々が、発光素子および画素回路を含み、行列状に配置された複数の画素と、
行方向に延在し、前記発光素子に流れる電流を供給するための複数の電源線と
を備え、
複数の前記電源線は、複数の画素行ごとに１本ずつ配置され、
複数の前記画素回路は、列方向に不等間隔で配置され、
複数の前記画素回路の列方向の間隙は、前記電源線と対向する箇所で相対的に広く、前記電源線以外の配線と対向する箇所で相対的に狭くなっており、
複数の前記発光素子は、各前記発光素子の発光領域が列方向に等間隔となるように形成されている
表示パネル。
【請求項２】
各画素は、行方向に並んで配置された複数のサブ画素によって構成された表示画素に含まれる前記サブ画素であり、
複数の前記電源線は、複数のサブ画素行ごとに１本ずつ配置されている
請求項１に記載の表示パネル。
【請求項３】
各画素は、２×２以上の行列で配置された複数のサブ画素によって構成された表示画素に含まれる前記サブ画素であり、
複数の前記電源線は、表示画素行に含まれる複数のサブ画素行ごとに１本ずつ配置されている
請求項１に記載の表示パネル。
【請求項４】
複数の前記発光素子は、列方向に等間隔に配置されている
請求項１ないし請求項３のいずれか一項に記載の表示パネル。
【請求項５】
複数の前記発光素子は、列方向に不等間隔に配置されている
請求項１ないし請求項３のいずれか一項に記載の表示パネル。
【請求項６】
前記発光素子と、前記画素回路との間に、前記発光素子と、前記画素回路とのカップリングを阻害するシールド層をさらに備えた
請求項１ないし請求項５のいずれか一項に記載の表示パネル。
【請求項７】
表示パネルと、
前記表示パネルを駆動する駆動回路と
を備え、
前記表示パネルは、
各々が、発光素子および画素回路を含み、行列状に配置された複数の画素と、
行方向に延在し、前記発光素子に流れる電流を供給するための複数の電源線と
を有し、
複数の前記電源線は、複数の画素行ごとに１本ずつ配置され、
複数の前記画素回路は、列方向に不等間隔で配置され、
複数の前記画素回路の列方向の間隙は、前記電源線と対向する箇所で相対的に広く、前記電源線以外の配線と対向する箇所で相対的に狭くなっており、
複数の前記発光素子は、各前記発光素子の発光領域が列方向に等間隔となるように形成されている
表示装置。
【請求項８】
表示装置を備え、
前記表示装置は、
表示パネルと、
前記表示パネルを駆動する駆動回路と
を有し、
前記表示パネルは、
各々が、発光素子および画素回路を含み、行列状に配置された複数の画素と、
行方向に延在し、前記発光素子に流れる電流を供給するための複数の電源線と
を有し、
複数の前記電源線は、複数の画素行ごとに１本ずつ配置され、
複数の前記画素回路は、列方向に不等間隔で配置され、
複数の前記画素回路の列方向の間隙は、前記電源線と対向する箇所で相対的に広く、前記電源線以外の配線と対向する箇所で相対的に狭くなっており、
複数の前記発光素子は、各前記発光素子の発光領域が列方向に等間隔となるように形成されている
電子機器。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００７
【補正方法】変更
【補正の内容】
【０００７】
本技術の表示パネルは、各々が、発光素子および画素回路を含み、行列状に配置された複数の画素と、行方向に延在し、発光素子に流れる電流を供給するための複数の電源線とを備えている。複数の電源線は、複数の画素行ごとに１本ずつ配置されている。複数の画素回路は、列方向に不等間隔で配置されている。複数の画素回路の列方向の間隙は、電源線と対向する箇所で相対的に広く、電源線以外の配線と対向する箇所で相対的に狭くなっている。複数の発光素子は、各発光素子の発光領域が列方向に等間隔となるように形成されている。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００２４
【補正方法】変更
【補正の内容】
【００２４】
書込トランジスタＴｒ２は、駆動トランジスタＴｒ１のゲートに対する、映像信号Ｄｉｎに対応した信号電圧Ｖｓｉｇの印加を制御する。具体的には、書込トランジスタＴｒ２は、信号線ＤＴＬの電圧をサンプリングするとともに、サンプリングにより得られた電圧を駆動トランジスタＴｒ１のゲートに書き込む。駆動トランジスタＴｒ１は、有機ＥＬ素子１４に直列に接続されている。駆動トランジスタＴｒ１は、有機ＥＬ素子１４を駆動する。駆動トランジスタＴｒ１は、書込トランジスタＴｒ２によってサンプリングされた電圧の大きさに応じて有機ＥＬ素子１４に流れる電流を制御する。保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間に所定の電圧（ゲート−ソース間電圧Ｖｇｓ）を保持するものである。以下では、「ゲート−ソース間電圧Ｖｇｓ」との記載は、特別な説明の無い場合には、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを指す。保持容量Ｃｓは、駆動トランジスタＴｒ１のゲート−ソース間電圧Ｖｇｓを一定に保持する役割を有する。なお、画素回路１３は、上述の２Ｔｒ１Ｃの回路に対して各種容量やトランジスタを付加した回路構成となっていてもよいし、上述の２Ｔｒ１Ｃの回路構成とは異なる回路構成となっていてもよい。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００４６
【補正方法】変更
【補正の内容】
【００４６】
（補正準備期間）
次に、コントローラ２０およびドライバ３０は、閾値補正の準備を行う。具体的には、電源線ＤＳＬの電圧がＶｓｓとなっており、かつ信号線ＤＴＬの電圧がＶｏｆｓとなっている間に、ライトスキャナ３２は、制御信号に応じて、走査線ＷＳＬの電圧をＶｏｆｆからＶｏｎに上げる（時刻Ｔ２）。すると、ゲート電圧ＶｇがＶｏｆｓまで下がる。このとき、ゲート−ソース間電圧Ｖｇｓは、閾値電圧Ｖｔｈよりも高くなっており、駆動トランジスタＴｒ１はオンしている。その後、ライトスキャナ３２は、制御信号に応じて、走査線ＷＳＬの電圧をＶｏｎからＶｏｆｆに下げる（時刻Ｔ３）。これにより、水平セレクタ３１が、他のサブ画素行に含まれる各サブ画素１２のために、信号線ＤＴＬの電圧を変位させたとしても、ゲート電圧Ｖｇは変動しない。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００６１
【補正方法】変更
【補正の内容】
【００６１】
一方、本実施の形態では、電源線ＤＳＬを削減することにより生じた隙間を、画素間の間隙を狭めることによりなくした際に、列方向に隣接する２つの発光領域１４Ａの間隙Ｄ２が等間隔となるよう、複数の有機ＥＬ素子１４が形成されている。つまり、本実施の形態では、サブ画素１２間の間隙Ｄ３が狭められた結果、複数の画素回路１３が、列方向において、不等間隔で配置されている一方で、列方向に隣接する２つの発光領域１４Ａの間隙Ｄ２が等間隔となっている。これにより、列方向の精細度が間隙Ｄ２によって決定される。さらに、間隙Ｄ２は、電源線ＤＳＬの本数を削減する前の間隙Ｄ１よりも狭くなっている。従って、列方向の精細度が、電源線ＤＳＬの本数を削減する前の精細度よりも高くなっている。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００７１
【補正方法】変更
【補正の内容】
【００７１】
また、本変形例では、上記実施の形態と同様、電源線ＤＳＬを削減することにより生じた隙間を、画素間の間隙を狭めることによりなくした際に、列方向に隣接する２つの発光領域１４Ａの間隙Ｄ２が等間隔となるよう、複数の有機ＥＬ素子１４が形成されている。つまり、本変形例では、サブ画素１２間の間隙Ｄ３が狭められた結果、複数の画素回路１３が、列方向において、不等間隔で配置されている一方で、列方向に隣接する２つの発光領域１４Ａの間隙Ｄ２が等間隔となっている。これにより、列方向の精細度が間隙Ｄ２によって決定される。さらに、間隙Ｄ２は、電源線ＤＳＬの本数を削減する前の間隙Ｄ１よりも狭くなっている。従って、列方向の精細度が、電源線ＤＳＬの本数を削減する前の精細度よりも高くなっている。
【手続補正７】
【補正対象書類名】図面
【補正対象項目名】図１２
【補正方法】変更
【補正の内容】
【図１２】
2017090752.tif 000001
【手続補正８】
【補正対象書類名】図面
【補正対象項目名】図１３
【補正方法】変更
【補正の内容】
【図１３】
2017090752.tif 000002
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図１４
【補正方法】変更
【補正の内容】
【図１４】
2017090752.tif 000003