(57)【特許請求の範囲】
【請求項１】
入力信号を受け取りそして出力端子に電流を発生するために第１供給電圧と第２供給電圧との間で動作する回路において、
入力信号を受け取る入力端子を有し、制御信号を発生する制御回路と、
上記制御信号に応答して所定周期中に電流を発生する手段とを備え、
上記所定の周期は、上記入力信号のエッジレートに逆比例し、
電流を発生する上記手段は、上記制御回路に接続されたベースと、上記第１の供給電圧及び第２の供給電圧の一方に接続された第１の導通電極とを有するバイポーラトランジスタを備え、
上記制御回路は、入力端子に接続された第１の導通電極と、上記バイポーラトランジスタのベースに接続された第２の導通電極と、電圧端子に接続された制御電極とを有する第１のＮＭＯＳトランジスタと；上記バイポーラトランジスタのベースに接続された第１の導通電極と、上記第２の供給電圧に接続された第２の導通電極と、入力端子に接続された制御電極とを有する第２のＮＭＯＳトランジスタとを備え、
上記入力端子に接続された入力と、上記電圧端子に接続された出力とを有するインバータを更に備え、
上記電圧端子は、外部電圧信号を受け取ることを特徴とする回路。
【請求項２】
入力信号を受け取りそして出力端子に電流を発生するために第１供給電圧と第２供給電圧との間で動作する回路において、
入力信号を受け取る入力端子を有し、制御信号を発生する制御回路と、
上記制御信号に応答して所定周期中に電流を発生する手段とを備え、
上記所定の周期は、上記入力信号のエッジレートに逆比例し、
電流を発生する上記手段は、上記制御回路に接続されたベースと、上記第１の供給電圧及び第２の供給電圧の一方に接続された第１の導通電極とを有するバイポーラトランジスタを備え、
上記制御回路は、入力端子に接続された第１の導通電極と、上記バイポーラトランジスタのベースに接続された第２の導通電極と、電圧端子に接続された制御電極とを有するＮＭＯＳトランジスタと；上記バイポーラトランジスタのベースと第２の供給電圧との間に接続された抵抗器とを備え、
上記入力端子に接続された入力と、上記電圧端子に接続された出力とを有するインバータを更に備え、
上記電圧端子は、外部電圧信号を受け取ることを特徴とする回路。
【請求項３】
入力信号を受け取りそして出力端子に電流を発生するために第１供給電圧と第２供給電圧との間で動作する回路において、
入力信号を受け取る入力端子を有し、制御信号を発生する制御回路と、
上記制御信号に応答して所定周期中に電流を発生する手段とを備え、
上記所定の周期は、上記入力信号のエッジレートに逆比例し、
電流を発生する上記手段は、上記制御回路に接続されたベースと、上記第１の供給電圧及び第２の供給電圧の一方に接続された第１の導通電極とを有するバイポーラトランジスタを備え、
上記制御回路は、入力端子に接続された第１の導通電極と、上記バイポーラトランジスタのベースに接続された第２の導通電極と、電圧端子に接続された制御電極とを有する第１のＮＭＯＳトランジスタと；上記バイポーラトランジスタのベースに接続された第１の導通電極と、上記第２の供給電圧に接続された第２の導通電極と、第１の供給電圧に接続された制御電極とを有する第２のＮＭＯＳトランジスタとを備え、
上記入力端子に接続された入力と、上記電圧端子に接続された出力とを有するインバータを更に備え、
上記電圧端子は、外部電圧信号を受け取ることを特徴とする回路。
【請求項４】
入力信号を受け取りそして出力端子に電流を発生するために第１供給電圧と第２供給電圧との間で動作する回路において、
入力信号を受け取る入力端子を有し、制御信号を発生する制御回路と、
上記制御信号に応答して所定周期中に電流を発生する手段とを備え、
上記所定の周期は、上記入力信号のエッジレートに逆比例し、
電流を発生する上記手段は、上記制御回路に接続されたベースと、上記第１の供給電圧及び第２の供給電圧の一方に接続された第１の導通電極とを有するバイポーラトランジスタを備え、
上記制御回路は、上記第１の供給電圧に接続された第１の導通電極と、上記バイポーラトランジスタのベースに接続された第２の導通電極と、入力端子に接続された制御電極とを有する第１のＰＭＯＳトランジスタと；上記バイポーラトランジスタのベースに接続された第１の導通電極と、入力端子に接続された第２の導通電極と、電圧端子に接続された制御電極とを有する第２のＰＭＯＳトランジスタとを備え、
上記入力端子に接続された入力と、上記電圧端子に接続された出力とを有するインバータを更に備え、
上記電圧端子は、外部電圧信号を受け取ることを特徴とする回路。
【発明の詳細な説明】
発明の分野
本発明は、電流ワンショット回路に係り、より詳細には、ＢｉＣＭＯＳの電流ワンショット回路に係る。
先行技術の説明
従来の電流ワンショット回路が図１に示されている。このワンショット回路１００は、入力端子１０と、キャパシタＣ１と、抵抗Ｒ１と、バイポーラトランジスタＱ１とを備えている。トランジスタＱ１のコレクタは、第１の供給電圧ＶCCに接続され、そしてトランジスタＱ１のエミッタは、第２の供給電圧１４、例えば、接地点に接続される。抵抗Ｒ１は、第２の供給電圧１４とトランジスタＱ１のベースとの間でキャパシタＣ１に直列に接続される。キャパシタＣ１は、抵抗Ｒ１と入力電圧端子１０との間に接続される。静的な状態のもとでは、トランジスタＱ１のベースは、抵抗Ｒ１を経て接地へと保持される。しかしながら、入力電圧Ｖinが低−高遷移を生じると、トランジスタＱ１のベース電圧がキャパシタＣ１を経てプルアップされる。トランジスタＱ１のベースを約0.7ボルトにプルアップするに充分な程度に且つ充分な速さでＶinが上昇する場合に、トランジスタＱ１がオンになり、そのコレクタを経て電流を引っ張る。トランジスタＱ１は、抵抗Ｒ１がベース電圧を約0.7ボルト以下に放電するまでオンに保持される。従って、トランジスタＱ１は、Ｖinの各低−高遷移の間に電流「ワンショット」を与える。
上記の電流ワンショット回路には多数の問題が関連している。第１に、電流ワンショットの時間巾を制御するＲＣ時定数が直線的でない。実際に、入力電圧に対する電流時間巾の関係は、逆の非直線的関係であり、エッジのレートが短いほど、ワンショット時間巾が長くなる。又、ＲＣをベースとする電流ワンショット回路は、相当量のシリコンを必要とする。従って、あまりシリコンを必要とせず且つ入力信号と共に直線的に変化するような電流ワンショット回路を提供することが要望される。
発明の要旨
本発明の目的は、ＢｉＣＭＯＳ電流ワンショット回路を提供することである。本発明の別の目的は、従来の電流ワンショット回路よりもシリコンを使用しない電流ワンショット回路を提供することである。
本発明の更に別の目的は、入力電圧に比例的に追従する電流ワンショット回路を提供することである。
本発明の好ましい実施形態においては、入力端子とバイポーラトランジスタのベースとの間に電流路を選択的に与え、バイポーラトランジスタに電流を選択的に導通させるためのＭＯＳトランジスタネットワークを備えた電流ワンショット回路が提供される。
本発明の他の目的及び効果は、一部分は自明でありそして一部分は以下の説明から明らかとなろう。
従って、本発明は、以下に述べる構造において例示される構造の特徴、素子の組み合わせ及び部品の配列を含み、そして本発明の範囲は、請求の範囲に規定される。
【図面の簡単な説明】
以下、添付図面を参照し、本発明の好ましい実施形態を詳細に説明する。
図１は、公知の電流ワンショット回路を示す図である。
図２は、本発明の第１の実施形態の電流ワンショット回路を示す図である。
図３は、本発明の第２の実施形態の電流ワンショット回路を示す図である。
図４は、本発明の第３の実施形態の電流ワンショット回路を示す図である。
図５は、本発明の第４の実施形態の電流ワンショット回路を示す図である。
図６は、本発明の第５の実施形態の電流ワンショット回路を示す図である。
好ましい実施形態の詳細な説明
電流ワンショット回路２００を示す図２について説明する。このワンショット回路２００は、入力端子２０２と、インバータＵ１と、ＮＭＯＳトランジスタＮ１及びＮ２と、バイポーラトランジスタＱ２とを含む。入力端子２０２は、インバータＵ１の入力及びトランジスタＮ２の制御電極に接続される。トランジスタＮ１は、入力端子２０２に接続された第１の導通電極と、トランジスタＱ２のベースに接続された第２の導通電極と、インバータＵ１の出力に接続された制御電極とを有している。トランジスタＮ２は、トランジスタＱ２のベースに接続された第１の導通電極と、第２の供給電圧２１４、例えば、接地点に接続された第２の導通電極とを有する。トランジスタＱ２は、第２の供給電圧２１４に接続されたエミッタと、出力端子２１６に接続されたコレクタとを有する。静的な環境においてＶinが高又は低であるときには、トランジスタＱ２のベースが各々トランジスタＮ２及びＮ１を接地点へ放電される。Ｖinが高であるときは、トランジスタＮ１がオフであり、インバータＵ１の出力が低であり、そしてトランジスタＮ２はオンである。Ｖinが論理低レベルのときには、トランジスタＮ１がオンであり、インバータＵ１の出力が高であり、そしてトランジスタＮ２はオフである。Ｖinが低−高遷移を受けるときには、トランジスタＮ１が入力端子２０２からトランジスタＱ２のベースへの導通路を与える。Ｖinが約０．７ボルトであるときには、トランジスタＱ２がターンオンし始め、トランジスタＱ２のベースの電圧は、接地よりダイオード降下だけ高くクランプされる。Ｖinがその低−高遷移を続けると、両トランジスタＮ１及びＮ２（ＶinがＮＭＯＳのスレッシュホールド電圧を越えるや否やターンオンし始める）が更に電流を導通する。トランジスタＮ１及びＮ２のサイズは、所望の割合の電流がＱ２のベースの入るようにセットされる。好ましい実施形態では、トランジスタＮ１は、トランジスタＮ２よりも一般的に大きい。
ＶinがインバータＵ１のスレッシュホールド電圧を越えると、インバータＵ１の出力が低レベルになり、トランジスタＮ１をターンオフする。次いで、トランジスタＮ２がＱ２のベースを接地へと放電し、トランジスタＱ２をオフにする。従って、この低−高遷移の間に、トランジスタＱ２は、ワンショット電流を発生する。
本発明の別の実施形態が図３に示されている。電流ワンショット回路３００はＶinの高−低遷移の間に動作する。電流ワンショット回路３００は、入力端子３０２と、ＰＭＯＳトランジスタＰ１及びＰ２と、インバータＵ２と、バイポーラトランジスタＱ３とを備えている。入力端子３０２は、インバータＵ２の入力及びトランジスタＰ１の制御電極に接続される。トランジスタＰ１は、第１の供給電圧ＶCCに接続された第１の導通電極と、トランジスタＱ３のベースに接続された第２の導通電極とを有する。トランジスタＰ２は、トランジスタＱ３のベースに接続された第１の導通電極と、入力端子３０２に接続された第２の導通電極とを有する。トランジスタＱ３は、第１の供給電圧ＶCCに接続されたエミッタと、出力端子３１６に接続されたコレクタとを有する。
静的な環境において、Ｖinが低又は高であるときに、トランジスタＱ３のベースがＶCCに保持され、オフとなる。Ｖinが高であるときには、トランジスタＰ１がオフであり、インバータＵ２の出力が低であり、そしてトランジスタＰ２がオンとなって、トランジスタＱ２のベースに入力電圧Ｖinを出現させる。Ｖinが低であるときには、トランジスタＰ１がオンであり、インバータＵ２の出力が高であり、そしてトランジスタＰ２がオフとなり、トランジスタＱ３のベースにＶCCを出現させる。
Ｖinが高−低遷移を開始するときには、トランジスタＰ２が入力端子３０２とトランジスタＱ３のベースとの間に導電路を形成する。Ｑ３は、Ｖin＝ＶCC−0.7のときにターンオンし始め、そしてトランジスタＱ３のベースの電圧はＶCCよりダイオード降下だけ低くクランプされる。Ｖinがその遷移を続けると、トランジスタＰ１及びＰ２はそれ以上電流を導通し続けない。というのは、トランジスタＰ１は、Ｖinがそのスレッシュホールド電圧より下がったときにターンオンし始めるからである。
ＶinがインバータＵ２のスレッシュホールドより下がると、インバータＵ２の出力が高レベルになり、トランジスタＰ２をターンオフする。トランジスタＰ１はターンオンのままとなり、トランジスタＱ３のベースをＶCCへと放電し、トランジスタＱ３をターンオフする。従って、この高−低遷移の間には、トランジスタＱ３がワンショット電流を発生する。
本発明の第３の実施形態の電流ワンショット回路を示す図４を説明する。この電流ワンショット回路４００は、本質的に図２の回路と同じであるが、抵抗Ｒ２がトランジスタＮ２と置き換えられ、トランジスタＱ３のベースプルオフを与える。
同様に、図５は、電流ワンショット回路５００を示し、これは、図２の回路と本質的に同じであるが、トランジスタＮ２の制御電極が第１の供給電圧ＶCCに直結され、Ｑ３のベースプルオフを与える。
図６に示す電流ワンショット回路６００は、図２のワンショット回路と本質的に同じであるが、トランジスタＮ１の制御電極は、外部電圧端子６１０に接続されて、外部電圧信号Ｖextを受け取る。
かくて、上記した本発明の目的が効果的に達成された。本発明の精神及び範囲から逸脱せずに上記構造において多数の変更がなされ得るから、添付図面に示して上記で述べた全ての事柄は、本発明を単に例示するものに過ぎず、本発明を何らこれに限定するものではないことを理解されたい。
以上に述べた本発明の一般的及び特定の全ての特徴、並びに言語の問題としてそれらに包含されると言える本発明の範囲の全ての表現は、以下の請求の範囲に網羅されるものと理解されたい。
【図１】
0003847787.tif 000002
【図２】
0003847787.tif 000003
【図３】
0003847787.tif 000004
【図４】
0003847787.tif 000005
【図５】
0003847787.tif 000006
【図６】
0003847787.tif 000007