(57)【特許請求の範囲】
【請求項１】
複数のデータ線と、複数の走査線と、前記データ線と前記走査線に電気的に接続されたスイッチング素子と、前記スイッチング素子に電気的に接続された画素電極とを有する電気光学装置の駆動回路であって、
画像信号を供給する複数の画像信号線と、
前記複数の画像信号線に供給される画像信号をサンプリングして前記複数のデータ線のそれぞれに供給する複数のサンプリングスイッチと、
前記画像信号線と前記サンプリングスイッチとを接続する中継配線と、
前記複数のサンプリングスイッチのうちｎ個（ｎは２以上の整数）のサンプリングスイッチからなるブロック毎に共通に転送信号を出力するシフトレジスタと、
前記シフトレジスタの出力端から前記転送信号が入力される第１バッファ回路と、
各前記第１バッファ回路の出力端に並列に接続された複数の第２バッファ回路とを有し、
前記第１バッファ回路と前記第２バッファ回路とを接続する出力線は前記画像信号線を交差した後に分岐されて前記複数の第２バッファ回路に並列に接続され、各前記第２バッファ回路から供給されるサンプリング制御信号は前記第２バッファ回路に接続されたサンプリング制御信号線を介して前記サンプリングスイッチのゲートに供給されることを特徴とする電気光学装置の駆動回路。
【請求項２】
１つの前記ブロック内のｎ個のサンプリングスイッチの各々のゲートは、互いに異なる第２バッファ回路に接続されてなることを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項３】
前記ブロック内の複数のサンプリングスイッチのゲートは１つの第２バッファ回路に接続されてなることを特徴とする請求項１に記載の電気光学装置の駆動回路。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の電気光学装置の駆動回路を備えた電気光学装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型の電気光学装置等に用いられる駆動回路の構成に関する。詳しくは、複数の画像信号線からの画像信号を同時にサンプリングして複数のデータ線に同時書き込みを行なう電気光学装置の駆動回路及び電気光学装置に関する。
【０００２】
【従来の技術】
例えば、電気光学装置の一例として、アクティブマトリクス型の液晶装置では、複数の走査線と、複数のデータ線と、各走査線と各データ線に接続された薄膜トランジスタ等からなるスイッチング素子とスイッチング素子に接続された画素電極とからなる画素とを有している。一走査線に複数接続された薄膜トランジスタ等のスイッチング素子を介して、各画素の液晶層に画像信号を書き込む動作を、点順次駆動により実施している。
【０００３】
このようなアクティブマトリクス型の液晶装置では、上述の点順次駆動のために、データ線ごとに設けられたサンプリングスイッチを点順次駆動の速度で順次スイッチングさせ、画像信号をサンプリングする必要がある。このとき、サンプリングスイッチのスイッチング特性が入力画像信号の周波数に対して十分に追従できないという問題が生ずる。一般にドライバ回路を画素と同時に作り込むドライバー内蔵の表示装置の場合は、外付けドライバを用いた表示装置の場合に比べてサンプリング用薄膜トランジスタの駆動能力が低く、その問題がより顕著となる。また、多数の画素を有する高精細な表示装置の場合は、入力画像信号の周波数が高くなることから、上記問題がより顕著となる。
【０００４】
このため、図１３に示す液晶装置のように、画像信号を例えば６つのシリアル−パラレル信号に変換し、１画素あたりのデータ長を長くして、液晶装置に入力される信号周波数を低くする技術が開示されている。このシリアル−パラレル変換により、例えばサンプリングスイッチとしての薄膜トランジスタの周波数特性が十分でなくても、１画素あたりのデータ長を長くして、解像度を高くできる。
【０００５】
図１３の液晶装置では、シフトレジスタ４００からの出力を受けるバッファ１２４には、それぞれ６つのサンプリングスイッチ１２１が接続され、これら６つのサンプリングスイッチ１２１を同時に切替可能に構成されている。そして、６つずつサンプリングスイッチ１２１を同時にオンさせることにより、画像信号線１１５に供給される画像信号ＶＩＤ１−ＶＩＤ６を６本の相隣接するデータ線６に同時に出力するようにしている。このような構成を採ることにより、サンプリングスイッチ１２１によるサンプリングの間隔を長くすることができ、薄膜トランジスタをサンプリングスイッチとして使用することも容易となる。
【０００６】
【発明が解決しようとする課題】
しかしながら、図１３の構成を採用した場合、液晶装置の画像にゴーストが発生しやすいという問題がある。一般に、サンプリングスイッチとデータ線の結合構造は周波数特性が悪い。また、サンプリングスイッチを制御するサンプリング制御信号の位相がばらつく。これらの原因により、本来書き込むべき画像信号がそのブロックだけでなく１ブロック先の画素にも書き込まれてしまい、ゴーストが発生してしまうのである。つまり、同時にサンプリング制御信号が供給されるサンプリングスイッチの数が多いために、本来その時間にサンプリングしなければならないばずが、それよりもずれた時間でサンプリングしてしまい、ゴーストを引き起こすことになるのである。特に、同時に駆動されるサンプリングスイッチの本数が６本、１２本、あるいは２４本等増えると、同時に駆動されるブロック全体への影響も大きくなる。
【０００７】
そこで、本発明は、ゴースト等の発生がない良好な表示画像を得ることができる電気光学装置の駆動回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の電気光学装置の駆動回路は、上記課題を解決するため、複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線に接続されたスイッチング素子と、前記スイッチング素子に接続された画素電極とを有する電気光学装置の駆動回路であって、画像信号を供給する複数の画像信号線と、前記複数の画像信号線に供給される画像信号をサンプリングして前記各データ線に供給する複数のサンプリングスイッチと、複数のサンプリングスイッチからなるブロック毎に共通に転送信号を出力するシフトレジスタと、前記シフトレジスタの出力端に接続された第１バッファ回路と、各前記第１バッファ回路の出力端に並列に接続された複数の第２バッファ回路とを有し、前記複数の第２バッファ回路の出力端の夫々は前記ブロック内のサンプリングスイッチに接続されてなることを特徴とする。
【０００９】
本発明の電気光学装置の駆動回路によれば、サンプリング制御信号手段は、前記ブロック毎に共通に設けられた第１バッファ回路と、各第１バッファ回路に接続された複数の第２バッファ回路とを有し、前記複数の第２バッファ回路の出力が前記ブロック内の複数のサンプリングスイッチに供給されてなる。
【００１０】
したがって、バッファ回路がサンプリングスイッチのブロック毎に共通に接続されているだけの場合と比較して、ブロック内のいくつかのサンプリングスイッチに分割接続されたバッファ回路を介してサンプリングスイッチを駆動する場合の負荷が軽くなるため、バッファ回路の出力側にノイズが混入しにくくなり、サンプリングスイッチに供給されるサンプリング信号の波形の乱れを抑制することができる。このため、サンプリング制御信号の波形の乱れに起因するデータ線の電圧変動を効果的に抑制することができ、ゴースト等の画質劣化を招かない電気光学装置を実現できる。
【００１１】
また、共通にサンプリング制御信号が供給されるサンプリングスイッチは、各々異なるバッファ回路の出力端に接続されているから、異なるサンプリングスイッチ間のサンプリング制御信号の伝播を大幅に減少させることができる。このため、例えばサンプリングスイッチに形成された容量等に起因して、サンプリングスイッチがオンしたときなどにサンプリング制御信号にノイズが混入したとしても、そのノイズが他のサンプリングスイッチのサンプリング制御信号に伝播することが効果的に防止される。したがって、電気光学装置にはゴーストの極めて少ない、あるいはゴーストのない画像を表示することができる。
【００１２】
本発明の電気光学装置の駆動回路は、１つのブロック内の複数のサンプリングスイッチの各々は、異なる第２バッファ回路に接続されてなることを特徴とする。
【００１３】
この態様によれば、各サンプリングスイッチには、それぞれのサンプリングスイッチごとに独立して設けられた第２バッファ回路を介してサンプリング制御信号が入力される。このため、サンプリングスイッチを駆動する場合の負荷が極めて軽くなるため、第２バッファ回路の出力側にノイズが混入しにくくなり、サンプリング制御信号の波形の乱れを著しく抑制することができる。したがって、電気光学装置を精度よく駆動することができる。
【００１４】
また、各サンプリングスイッチにサンプリング制御信号を供給するサンプリング制御信号は、各々異なる第２バッファ回路の出力端に接続されているから、異なるサンプリングスイッチのサンプリング制御信号間における信号の伝播を大幅に減少させることができ、あるいはこのような信号の伝播を消滅させることができる。このため、サンプリング制御信号線間にノイズが混入したとしても、そのノイズが他のサンプリングスイッチのサンプリング制御信号線に伝播することが効果的に防止される。したがって、電気光学装置にはゴーストの極めて少ない、あるいはゴーストのない画像を表示することができる。
【００１５】
本発明による電気光学装置の駆動回路の一態様では、１つのブロック内の複数のサンプリングスイッチは１つの第２バッファ回路に接続されてなることを特徴とする。
【００１６】
この態様によれば、１つの第２バッファ回路に複数のサンプリングスイッチが接続されるので、第２バッファ回路の総数がいたずらに増加することを防止でき、スペースを有効活用することができる。
【００１７】
本発明による電気光学装置の駆動回路の一態様では、前記インピーダンス変換器としてインバータを用いる。
【００１８】
この態様によれば、インバータの出力側のインピーダンスを低くすることができるので、サンプリング制御信号線にノイズが混入しにくくなり、各要素に供給されるサンプリング制御信号線の波形の乱れを効果的に抑制することができる。
【００１９】
本発明による電気光学装置の駆動回路に二態様では、複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線に接続されたスイッチング素子と、前記スイッチング素子に接続された画素電極とを有する電気光学装置の駆動回路であって、画像信号を供給する複数の画像信号線と、前記複数の画像信号線に供給される画像信号をサンプリングして前記各データ線に供給する複数のサンプリングスイッチと、複数のサンプリングスイッチからなるブロック毎に共通に転送信号を出力するシフトレジスタと、前記シフトレジスタの出力端に並列に接続された複数のバッファ回路とを有し、前記複数のバッファ回路の出力端の夫々は前記ブロック内のサンプリングスイッチに接続されてなることを特徴とする。
【００２０】
本発明のこの態様によれば、バッファ回路がサンプリングスイッチのブロック毎に共通に接続されているだけの場合と比較して、ブロック内のいくつかのサンプリングスイッチに分割接続されたバッファ回路を介してサンプリングスイッチを駆動する場合の負荷が軽くなるため、バッファ回路の出力側にノイズが混入しにくくなり、サンプリングスイッチに供給されるサンプリング信号の波形の乱れを抑制することができる。このため、サンプリング制御信号の波形の乱れに起因するデータ線の電圧変動を効果的に抑制することができ、ゴースト等の画質劣化を招かない電気光学装置を実現できる。
【００２１】
また、共通にサンプリング制御信号が供給されるサンプリングスイッチは、各々異なるバッファ回路の出力端に接続されているから、異なるサンプリングスイッチ間のサンプリング制御信号の伝播を大幅に減少させることができる。このため、例えばサンプリングスイッチに形成された容量等に起因して、サンプリングスイッチがオンしたときなどにサンプリング制御信号にノイズが混入したとしても、そのノイズが他のサンプリングスイッチのサンプリング制御信号に伝播することが効果的に防止される。したがって、電気光学装置にはゴーストの極めて少ない、あるいはゴーストのない画像を表示することができる。
【００２２】
本発明の電気光学装置の駆動回路は、複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線に接続されたスイッチング素子と、前記スイッチング素子に接続された画素電極とを有する電気光学装置の駆動回路であって、画像信号を供給する複数の画像信号線と、前記複数の画像信号線に供給される画像信号をサンプリングして前記各データ線に供給するサンプリングスイッチと、前記画像信号線と前記サンプリングスイッチとを接続する中継配線と、複数のサンプリングスイッチからなるブロック毎に共通に転送信号を出力するシフトレジスタと、前記シフトレジスタの出力端に接続された第１バッファ回路と、各前記第１バッファ回路の出力端に並列に接続された複数の第２バッファ回路とを有し、前記複数の第２バッファ回路と前記サンプリングスイッチとを接続するサンプリング制御信号線は、前記中継配線の間隙に沿って画像信号線を交差してなることを特徴とする。
【００２３】
本発明のこの態様によれば、バッファ回路がサンプリングスイッチのブロック毎に共通に接続されているだけの場合と比較して、ブロック内のいくつかのサンプリングスイッチに分割接続されたバッファ回路を介してサンプリングスイッチを駆動する場合の負荷が軽くなるため、バッファ回路の出力側にノイズが混入しにくくなり、サンプリングスイッチに供給されるサンプリング信号の波形の乱れを抑制することができる。このため、サンプリング制御信号の波形の乱れに起因するデータ線の電圧変動を効果的に抑制することができ、ゴースト等の画質劣化を招かない電気光学装置を実現できる。
【００２４】
また、共通にサンプリング制御信号が供給されるサンプリングスイッチは、各々異なるバッファ回路の出力端に接続されているから、異なるサンプリングスイッチ間のサンプリング制御信号の伝播を大幅に減少させることができる。このため、例えばサンプリングスイッチに形成された容量等に起因して、サンプリングスイッチがオンしたときなどにサンプリング制御信号にノイズが混入したとしても、そのノイズが他のサンプリングスイッチのサンプリング制御信号に伝播することが効果的に防止される。したがって、電気光学装置にはゴーストの極めて少ない、あるいはゴーストのない画像を表示することができる。
【００２５】
本発明の電気光学装置の駆動回路は、複数のデータ線と、複数の走査線と、前記データ線と前記走査線に電気的に接続されたスイッチング素子と、前記スイッチング素子に電気的に接続された画素電極とを有する電気光学装置の駆動回路であって、画像信号を供給する複数の画像信号線と、前記複数の画像信号線に供給される画像信号をサンプリングして前記複数のデータ線のそれぞれに供給する複数のサンプリングスイッチと、前記画像信号線と前記サンプリングスイッチとを接続する中継配線と、前記複数のサンプリングスイッチのうちｎ個（ｎは２以上の整数）のサンプリングスイッチからなるブロック毎に共通に転送信号を出力するシフトレジスタと、前記シフトレジスタの出力端から前記転送信号が入力される第１バッファ回路と、各前記第１バッファ回路の出力端に並列に接続された複数の第２バッファ回路とを有し、前記第１バッファ回路と前記第２バッファ回路とを接続する出力線は前記画像信号線を交差した後に分岐されて前記複数の第２バッファ回路に並列に接続され、各前記第２バッファ回路から供給されるサンプリング制御信号は前記第２バッファ回路に接続されたサンプリング制御信号線を介して前記サンプリングスイッチのゲートに供給されることを特徴とする。
【００２６】
本発明のこの態様によれば、第１バッファ回路と第２バッファ回路とを接続する出力線が画像信号線を交差し、交差した後に第２バッファ回路が設けられているため、サンプリング制御信号が画像信号による影響を抑えることができるとともに、配線に引き回しをより短くすることができる。
本発明の電気光学装置の駆動回路において、１つの前記ブロック内のｎ個のサンプリングスイッチの各々のゲートは、互いに異なる第２バッファ回路に接続されてなることを特徴とする。
【００２７】
この態様によれば、各サンプリングスイッチには、それぞれのサンプリングスイッチごとに独立して設けられた第２バッファ回路を介してサンプリング制御信号が入力される。このため、サンプリングスイッチを駆動する場合の負荷が極めて軽くなるため、第２バッファ回路の出力側にノイズが混入しにくくなり、サンプリング制御信号の波形の乱れを著しく抑制することができる。したがって、電気光学装置を精度よく駆動することができる。
【００２８】
また、各サンプリングスイッチにサンプリング制御信号を供給するサンプリング制御信号は、各々異なる第２バッファ回路の出力端に接続されているから、異なるサンプリングスイッチのサンプリング制御信号間における信号の伝播を大幅に減少させることができ、あるいはこのような信号の伝播を消滅させることができる。このため、サンプリング制御信号線間にノイズが混入したとしても、そのノイズが他のサンプリングスイッチのサンプリング制御信号線に伝播することが効果的に防止される。したがって、電気光学装置にはゴーストの極めて少ない、あるいはゴーストのない画像を表示することができる。
【００２９】
本発明の電気光学装置の駆動回路において、前記ブロック内の複数のサンプリングスイッチのゲートは１つの第２バッファ回路に接続されてなることを特徴とする。
【００３０】
この態様によれば、１つの第２バッファ回路に複数のサンプリングスイッチが接続されるので、第２バッファ回路の総数がいたずらに増加することを防止でき、スペースを有効活用することができる。
【００３１】
本発明の電気光学装置の駆動回路は、複数のデータ線と、複数の走査線と、前記各データ線と前記各走査線に接続されたスイッチング素子と、前記スイッチング素子に接続された画素電極とを有する電気光学装置の駆動回路であって、画像信号を供給する複数の画像信号線と、前記複数の画像信号線に供給される画像信号をサンプリングして前記各データ線に供給する複数のサンプリングスイッチと、複数のサンプリングスイッチからなるブロック毎に共通に転送信号を出力するシフトレジスタと、前記シフトレジスタの出力端に並列に接続されたバッファ回路とを有し、前記シフトレジスタの出力端と前記バッファ回路とを接続する出力線は前記画像信号線を交差した後に複数に分岐して前記複数のバッファ回路に並列に接続され、前記複数のバッファ回路から供給されるサンプリング制御信号をサンプリング制御信号線を介して前記サンプリングスイッチに供給することを特徴とする。
【００３２】
本発明のこの態様によれば、シフトレジスタの出力端とバッファ回路とを接続する出力線が画像信号線を交差し、交差した後にバッファ回路が設けられているため、サンプリング制御信号への画像信号のノイズの影響を抑えることができるとともに、配線に引き回しをより短くすることができる。
【００３３】
【発明の実施の形態】
−第１実施形態−
以下、図１〜図４を用いて、本発明による電気光学装置の駆動回路をアクティブマトリクス型液晶装置に適用した第１実施形態について説明する。
【００３４】
図１は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。
【００３５】
図１において、本実施形態による液晶装置の画像表示領域１１０ａを構成するマトリクス状に形成された複数の画素は、画素電極９と画素電極９を制御するためのスイッチング素子として、例えば薄膜トランジスタ（以下、ＴＦＴと称す。）３０とがマトリクス状に複数形成されており、画像信号が供給されるデータ線６が当該ＴＦＴ３０のソースに電気的に接続されている。
【００３６】
本実施形態では特に、データ線６に書き込まれる画像信号Ｓ１、Ｓ２、…、Ｓｎは、当該液晶装置に画像信号Ｓ１、Ｓ２、…、Ｓｎを供給する画像信号処理回路内のシリアル−パラレル変換回路によって予めｎ（ｎは２以上の整数）個にシリアル−パラレル変換されており、相隣接するｎ本のデータ線６からなるブロック毎に、シリアル−パラレル変換された画像信号を同時に供給するように構成されている。シリアル−パラレル変換数については一般には、ドット周波数が相対的に低いか或いは後述のサンプリングスイッチにおけるサンプリング能力が相対的に高ければ、例えば３相展開、６相展開等のように小さく設定してもよい。逆に、ドット周波数が相対的に高いか或いはサンプリング能力が相対的に低ければ、例えば１２相展開、２４相展開等のように大きく設定してもよい。尚、このシリアル−パラレル変換（相展開）数としては、カラー画像信号が３つの色（赤、青、黄）に係る信号からなることとの関係から、３の倍数であると、ＮＴＳＣ表示やＰＡＬ表示等のビデオ表示をする際に制御や回路を簡易化する上で好ましい。また、近時のＸＧＡ方式、ＳＸＧＡ方式、ＥＷＳ方式等の高ドット周波数の場合には、既存のＴＦＴ製造技術に鑑みれば、例えば１２相展開、２４相展開等のようにシリアル−パラレル変換数を大きく設定するのが好ましい。
【００３７】
また、ＴＦＴ３０のゲートに走査線３が電気的に接続されており、所定のタイミングで、走査線３にパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９は、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６から供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９を介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９と対向電極との間に形成される液晶容量と並列に蓄積容量（図示せず）を付加する。例えば、画素電極９の電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量により保持される。これにより、保持特性は更に改善され、コントラスト比の高い液晶装置が実現できる。
【００３８】
次に、本実施形態の液晶装置の駆動回路を説明する。上述のように走査線、データ線等が設けられた画像表示領域１１０ａと共に、該画像表示領域１１０ａの周辺のＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４及びサンプリングスイッチ１２１等の駆動回路が設けられている。
【００３９】
走査線駆動回路１０４は、外部の画像信号処理回路から供給される画像信号の垂直同期信号に応じた所定タイミングで、走査線３に対して走査信号Ｇ１、Ｇ２、…Ｇｍをパルス的に線順次で供給する。
【００４０】
データ線駆動回路１０１は、走査線駆動回路１０４が走査線３に走査信号を送るのに合わせて、サンプリング制御信号線４０を介してサンプリング制御信号Ｘ１、Ｘ２・・・Ｘｎをサンプリングスイッチ１２１に供給する。サンプリングスイッチ１２１は、このサンプリング制御信号に応じて、画像信号線１１５に供給される画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングしてデータ線６に供給する。本実施形態では、画像信号が６相にシリアル−パラレル変換されているため、相隣接する６本のデータ線６に接続されたサンプリングスイッチ１２１には、共通のサンプリング制御信号が供給されて同時にオン状態とされ、画像信号線１１５から中継配線８０を介して画像信号ＶＩＤ１〜ＶＩＤ６がこの６本のデータ線に同時に供給される。
【００４１】
次に、データ線駆動回路１０１及びサンプリングスイッチ１２１に関してより詳細な構成についてその動作と共に説明する。
【００４２】
データ線駆動回路１０１は、転送信号を順次出力するシフトレジスタ回路４００と、順次出力された転送信号をサンプリング制御信号として出力するためのバッファ回路２００とを備えて構成されている。シフトレジスタ回路４００は、直列接続された複数段の遅延型フリップフロップ回路等からなるラッチ回路１２３で構成されており、画像信号ＶＩＤ１〜ＶＩＤ６の水平同期信号に同期したスタートパルスＳＰが外部の画像信号処理回路から入力されると、先ず左端段のラッチ回路１２３ａが基準クロック信号（及びその反転クロック信号）に基づいて転送動作を開始する。
【００４３】
このようにラッチ回路１２３からの転送信号ＯＵＴ１、ＯＵＴ２、…、ＯＵＴｎは、バッファ回路２００を介してサンプリング制御信号として、サンプリングスイッチ１２１に出力される。バッファ回路２００は、直列接続された第１バッファ回路１２４と第２バッファ回路１２５との２段からなり、バッファ回路２００を介してサンプリング制御信号がブロック毎に同時にサンプリングスイッチ１２１に供給される。
次に、バッファ回路２００に含まれる第１バッファ回路１２４及び第２バッファ回路１２５の具体的な構成について説明する。
【００４４】
図１に示されるように、シフトレジスタ回路４００の各ラッチ回路１２３はそれぞれ第１バッファ回路１２４に接続され、さらに第１バッファ回路１２４はそれぞれ６つの第２バッファ回路１２５に直列に接続されている。すなわち、第１番目のバッファ回路１２４ａには第１〜第６番目の第２バッファ回路１２５が、第２番目の第１バッファ回路１２４ｂには第７〜１２番目の第２バッファ回路１２５がそれぞれ接続されている。
【００４５】
また、第１番目の第２バッファ回路１２５ａの出力端は相隣接する６本のサンプリング制御信号線４０を介して第１番目の６つのサンプリングスイッチ１２１に、第２番目の第２バッファ回路１２４ｂの出力端は次の相隣接する６本のサンプリング制御信号線４０を介して第２番目の６つのサンプリングスイッチ１２１にそれぞれ接続される。以下同様にして、第（Ｎ＋１）番目の第２バッファ回路１２５の出力端は第（Ｎ＋１）番目のサンプリングスイッチ１２１に、それぞれ接続される。
【００４６】
上記サンプリングスイッチ１２１の各々は、例えば電界効果トランジスタ等の半導体素子により構成することができる。サンプリングスイッチ１２１として、例えば電界効果トランジスタを用いる場合には、ゲートにはサンプリング制御信号線４０が接続され、ソースには中継配線８０を介して画像信号線１１５に接続され、ドレインにはデータ線６に接続されるように構成されている。
【００４７】
上記第１バッファ回路１２４および第２バッファ回路１２５はインピーダンス変換器として機能し、いずれも入力インピーダンスが高く、かつ出力インピーダンスが低くされている。
【００４８】
上記第２バッファ回路１２５はサンプリングスイッチ１２１を駆動するために必要な電流供給能力を備えなければならない。例えばサンプリングスイッチ１２１として電界効果トランジスタを用い、第２バッファ回路１２５の出力端にゲート端子が接続される場合には、第２バッファ回路１２５には等価的に容量負荷が接続されることとなるので、容量負荷に対して十分な速度で充放電を行うための電流供給能力が必要となる。
【００４９】
また、第１バッファ１２４回路は入力端が並列に接続された６つのバッファ回路を駆動するのに必要な電流供給能力を備えなければならない。すなわち、第１バッファ回路１２４には出力端に６つの第２バッファ回路１２５が接続されるので、この負荷に対して十分な速度で充放電を行うための電流供給能力が必要となる。なお、第１バッファ回路１２４を設けなくても、シフトレジスタ４００に第２バッファ回路１２５を直接駆動できる能力がある場合には、第１バッファ回路１２４を取り除き、シフトレジスタ４００の出力端を直接第２バッファ回路１２５に接続するようにしてもよい。
【００５０】
第１バッファ１２４回路あるいは第２バッファ回路１２５として、例えば図２（ａ）に示すような、相補型トランジスタによるインバータＩｎｖを２段重ねた回路を用いることができる。また、例えば図２（ｂ）に示す回路を用いることができる。後段のインピーダンスを前段のインピーダンスよりも低くできる回路であれば、広くインピーダンス変換器として使用することができる。
【００５１】
インバータを用いる場合には、入出力の信号が反転するため、駆動回路全体としての論理が整合するように、必要に応じて回路に変更を加えなければならない。なお、図１の第１バッファ回路１２４および第２バッファ回路１２５の両者にインバータを用いる場合には、他の部分に変更を加えなくても、第１実施形態と同様の動作を確保することができる。
【００５２】
上記の構成を有する液晶装置１００には、図３に示す表示情報処理回路６００からの画像信号がシリアル−パラレルに変換されて出力される。この表示情報処理回路６００は、液晶装置１００から分離された外付け回路（ＩＣ）として設けられていてもよい。この表示情報処理回路６００には、一本の画像信号ＶＩＤが入力される。そして、表示情報処理回路６００は画像信号ＶＩＤの画像情報を６つのシリアル−パラレル変換信号に展開し、これらの信号を画像信号ＶＩＤ１〜ＶＩＤ６として出力する。
【００５３】
（画素領域の構成）
次に上述の等価回路により構成されたＴＦＴアレイ基板１０の画素の構成について、図４を参照して説明する。
【００５４】
図４（ａ）は、データ線、走査線、画素電極が形成されたＴＦＴアレイ基板１０の隣接した画素群の平面図である。図４（ｂ）は、図４（ａ）のＣ−Ｃ’断面図である。
【００５５】
図４（ａ）及び図４（ｂ）において、各画素は、マトリクス状に複数の透明な画素電極９と各画素電極９に接続されたスイッチング素子の一例である画素スイッチング用ＴＦＴ３０とにより構成されている。画素電極９の縦横の境界に各々沿ってデータ線６、走査線３及び容量線３'が設けられており、データ線６を構成する第１導電層は、アルミニウム、クロム等の金属からなり、第１層間絶縁膜４に形成されたコンタクトホール５ａを介してＴＦＴ３０のアモルファスシリコン膜やポリシリコン膜等からなる半導体層１ａのうち後述のソース領域１ｄに電気的接続されている。画素電極９は、第１層間絶縁膜４及び第２層間絶縁膜７に形成されたコンタクトホール８を介して薄膜トランジスタ３０の半導体層１ａのうち後述のドレイン領域１ｅに電気的接続されている。また、ゲート絶縁膜２を介して半導体層１ａのうちのチャネル形成用領域１ａ’（図２中右下りの斜線の領域）に対向するように走査線３が配置されている。走査線３を構成する第２導電層はアルミニウム、クロムのような金属で形成する場合もあるが、製造工程において６００℃以上の高温にさらされる場合はポリシリコンで形成する場合がある。蓄積容量は、画素スイッチング用ＴＦＴ３０の半導体層１aから延設された第１蓄積容量電極１ｆを一方の電極とし、ゲート絶縁膜２と同時に形成された絶縁膜を誘電体膜とし、走査線３と同時に形成された容量線３'を他方の電極（第２蓄積容量電極）として構成されている。このような構成を採れば、薄膜で緻密なゲート絶縁膜２を誘電体とすることで、第１蓄積容量電極１ｆと第２蓄積容量電極３'の重なり面積が小さくても、十分な蓄積容量が得られるため、画素の高開口率化や微細化が容易に実現することができる。
【００５６】
画素電極９の上側には、図４（ｂ）に示すようにラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９は例えば、ＩＴＯ（Indium  Tin  Oxide）膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００５７】
他方、対向基板２０には、その全面に渡って対向電極２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。更に、画素スイッチング用ＴＦＴ３０や液晶のディスクリネーションが発生する領域を覆うように非光透過性の金属膜、金属合金膜、或いは黒色有機膜等により遮光膜２３を設けても良い。これにより、コントラスト比の高い画像表示を実現することができる。遮光膜２３はＴＦＴアレイ基板１０に設けるようにしても良い。このような構成を採れば、ＴＦＴアレイ基板１０と対向基板２０を貼り合わせる際の精度を考慮する必要がないため、透過率のばらつかない液晶装置１００を安定して提供することができる。
【００５８】
上記の構成を有するＴＦＴアレイ基板１０と、対向基板２０との間には、電気光学物質としての液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９からの電界が印加されていない状態で配向膜により所定の配向状態を採る。
【００５９】
ここで、一般には、半導体層１ａのチャネル形成用領域１ａ’、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ等を形成するアモルファスシリコン膜あるいはポリシリコン膜は、光が入射すると光電変換効果により光電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化するが、第１実施形態では、走査線３を上側から覆うようにデータ線６がＡｌ（アルミニウム）等の遮光性の金属薄膜から形成されているので、少なくとも半導体層１ａのチャネル形成用領域１ａ’及びソース側ＬＤＤ（Lightly  Doped  Drain）領域１ｂ、ドレイン側ＬＤＤ領域１ｃへの投射光（即ち、図３で上側からの光）の入射を効果的に防ぐことが出来る。また、ＴＦＴ３０の下側に、層間絶縁膜を介して、少なくとも半導体層１ａのチャネル形成用領域１ａ’及びＬＤＤ領域１ｂ、１ｃを覆うように遮光膜（図示せず）を設ければ戻り光（即ち、図４（ｂ）で下側からの光）の入射を効果的に防ぐことが出来る。
【００６０】
次に、図５を用いてサンプリングスイッチのレイアウトについて説明する。共通にサンプリング制御信号が供給されるサンプリングスイッチ１２１のブロック毎に第１バッファ回路１２４と第１バッファ回路１２４に接続された複数の第２バッファ１２５が設けられており、第１バッファ回路１２４と第２バッファ回路１２５とを接続する６つの分岐配線である第１配線４１が第１導電層で形成されている。そして、第１配線４１はパラレルに６つに分岐して第２バッファ回路１２５に接続され、第２バッファ回路１２５の出力信号（サンプリング制御信号）が、サンプリング制御信号線４０を介してサンプリングスイッチ１２１のゲート電極に入力されるように構成されている。サンプリング制御信号線４０は画像信号線に交差する第２配線４２と、第２配線４２からさらに延長された第３配線４３と、サンプリングスイッチのゲート電極となる第４配線４８からなる。
【００６１】
図５に示されるように、第２バッファ１２５の出力端子に接続された第２配線４２及び第３配線４３は、画像信号線１１５に接続された中継配線８０と平行に設けられ、また第２配線４２及び第３配線４３と中継配線８０とは１配線ずつ交互に配置されている。画像信号線１１５はデータ線６と同様に第１導電層により形成されているため、サンプリング制御信号線４０を構成する第２配線４２は第１導電層とは別層、例えば走査線３と同様に第２導電層で形成するとよい。またサンプリング制御信号線４０のうち画像信号線１１５に交差しない第３配線４３は、上述のように第１導電層及び第２導電層の２層構造にしてコンタクトホール４４、４５を介して接続すれば、さらに低抵抗化される。
【００６２】
サンプリングスイッチ１２１毎に独立したバッファ回路１２５を用いているので、サンプリング制御信号線４０のインピーダンスを低くすることができる。このため、サンプリングスイッチ１２１を安定してスイッチングさせることができ、よって表示画像の画質を向上させることができる。
【００６３】
次に、第１実施形態の駆動回路の動作について説明する。画像信号ＶＩＤは液晶装置１００の各画素に対応するデータが時系列的に並んだアナログ信号であり、図３に示すように、表示情報処理回路６００はドットクロックＤＣを基準クロックとして画像信号ＶＩＤをサンプリングする。そして、この画像情報を画像信号ＶＩＤのサンプリング周期よりも長いデータ長の６本の画像信号ＶＩＤ1〜ＶＩＤ６にシリアル−パラレル変換する。すなわち、表示情報処理回路６００は画像信号ＶＩＤの画像情報のデータ長を伸張する機能と、シリアルな画像信号ＶＩＤをパラレルな信号に変換する機能とを備えるものである。
【００６４】
画像信号線１１５に出力される画像信号ＶＩＤ１〜ＶＩＤ６は、画像信号ＶＩＤの連続する６画素分のデータを、順番にドットクロックＤＣの６周期分のデータ長に伸張したものである。この６画素分の画像信号の先頭はいずれも６画素目のデータの先頭に位置しており、それぞれの画像信号ＶＩＤ１〜ＶＩＤ６は同一のタイミングで出力される。
【００６５】
図６では、画像信号ＶＩＤの個々の画素データに順番に画素番号（１〜１８）を付すとともに、画像信号ＶＩＤ１〜ＶＩＤ６に変換した元の画素データの画像番号を付しており、これにより両者の対応関係を示している。画素番号１〜６の画素データが画像信号ＶＩＤ１〜ＶＩＤ６として出力されるドットクロックＤＣ６周期分の期間では、シフトレジスタ４００が出力信号ＯＵＴ１を出力する。次いで、画素番号７〜１２の画素データがＶＩＤ１〜ＶＩＤ６として出力されるドットクロックＤＣ６周期分の期間では、シフトレジスタ４００から出力信号ＯＵＴ２が出力される。このように、シフトレジスタ４００は、新たなシリアル−パラレル変換信号が出力されるドットクロックＤＣ６周期分の期間において、出力信号ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，…を順次出力する。
【００６６】
シフトレジスタ４００のラッチ回路１２３ａから第１バッファ回路１２４に出力信号ＯＵＴ１が出力されると、バッファ回路１２４の出力が立ち上がり、これによって、第２バッファ回路１２５は６本のサンプリング制御信号線４０に同時にサンプリング制御信号を出力する。６本のサンプリング制御信号線４０に供給されるサンプリング制御信号Ｘ１〜Ｘ６は、６つのサンプリングスイッチ１２１に供給される。
【００６７】
サンプリングスイッチ１２１に供給されるサンプリング制御信号に応じて、画像信号線１１５に供給される画像信号ＶＩＤ１〜ＶＩＤ６は、それぞれデータ線６に供給される。例えば第１番目の走査線３と、上記データ線６とに接続された６つの画素のＴＦＴ３０を介して、画素電極９に書き込みが行われる。このように、６本のデータ線６と、１本の走査線３とによって選択された６つの画素（画素番号１〜６）について、同時に書き込みが行われる。
【００６８】
次いで、シフトレジスタ４００のラッチ回路１２３ｂから第１バッファ回路１２４ｂに出力信号ＯＵＴ２が出力されると、第１バッファ回路１２４ｂの出力が立ち上がり、これによって、６つの第２バッファ回路１２５は６本の相隣接するサンプリング制御信号線４０に同時にサンプリング制御信号を出力し、６つのサンプリングスイッチ１２１をオンさせる。このため、６本のデータ線６と、上記の１本の走査線３とによって選択された次の６つの画素（画素番号７〜１２）について、同時に書き込みが行われる。
【００６９】
以下同様にして、シフトレジスタ４００からの出力信号によって、順次６つずつサンプリングスイッチ１２１がオンし、６画素ずつの書き込みが実行される。このようにして、第１番目の走査線３の全画素について書き込みを行うことができる。第２番目以降の走査線３のすべてについて順次走査信号を出力しながら上記動作を繰り返すことにより、１フレームの画像が形成される。
【００７０】
第１実施形態では、サンプリングスイッチ１２１のそれぞれに対して第２バッファ回路１２５を設け、１つの第１バッファ回路１２４によって６つの第２バッファ回路１２５を駆動するようにしている。つまり、１つのブロック内のサンプリングスイッチ１２１はそれぞれ異なる第２バッファ回路１２５に接続されている。このため、第２バッファ回路１２５はそれぞれ１つのサンプリングスイッチ１２１のみを駆動すればよく、その負荷が軽いものとなる。
【００７１】
また、同時にサンプリング信号が出力される６本のサンプリング制御信号線４０は互いに６つの第２バッファ回路１２５を介して接続されることになるが、第２バッファ回路１２５は出力側の信号が入力側にほとんど影響を与えないという性質を有するので、第２バッファ回路１２５の入力端が出力端の影響を受けて変動することはない。このため、いずれかのサンプリング制御信号線４０の信号は、第２バッファ回路１２５の入力側の電圧にほとんど影響を与えることはない。なお、第２バッファ回路１２５の入力側には第１バッファ回路１２４の出力端が接続されており、そのインピーダンスは低くされているから、なおさら第２バッファ回路１２５の入力端の電圧は変動しにくい。
【００７２】
このため、例えばサンプリング制御信号線４０に何らかの原因でノイズが混入しても、そのノイズの影響を受けて第２バッファ回路１２５の入力側の電圧が変動し、これによりサンプリング制御信号線４０の全体が第２バッファ回路１２５によって駆動され揺さぶられるということはない。同様に、サンプリング制御信号線４０のいずれかにノイズが混入したとしても、これによって他のサンプリング制御信号線が第２バッファ回路１２５によって揺さぶられることはない。
【００７３】
また、第２バッファ回路１２５の出力側は低インピーダンスとされているから、画像信号線１１５から供給される画像信号ＶＩＤ１〜ＶＩＤ６やデータ線６に供給されるデータ信号Ｓ１、Ｓ２…、あるいは各部のノイズ等が、容量結合を介して直接サンプリング制御信号線４０に入るということもほとんどない。
【００７４】
このように、第１実施形態では、各サンプリング制御信号線４０毎に第２バッファ回路１２５を設けているので、各種ノイズがサンプリング制御信号線４０に混入しにくく、サンプリング信号の純度を高く維持することができる。このため、第１実施形態の駆動回路によれば、ゴースト等が発生せず、良好な表示画像を得ることができるものである。
【００７５】
本発明による駆動回路は、従来の駆動回路におけるゴースト現象の発生原因の解析に基づいて、発明されたものである。以下、本発明による駆動回路の作用効果を明らかにするため、図１３を用いて従来の駆動回路におけるゴースト発生の機構等について説明する。
【００７６】
図１３の駆動回路では、６つのサンプリングスイッチ１２１からなるブロック毎に、同時にサンプリング制御信号が供給される６本のサンプリング制御信号線４０は共通に１つのバッファ回路１２４に接続されている。一方、１つのブロック内のサンプリング制御信号線４０と画像信号線１１５、およびサンプリング制御信号線４０、データ線６は、それぞれサンプリングスイッチ1２１に形成される容量（例えばサンプリングスイッチ１２１として電界効果トランジスタを用いる場合には、そのゲート・ソース間容量、ゲート・ドレイン間容量等）を介して結合された状態にある。
【００７７】
このため、例えば、サンプリングスイッチ１２１のオンに伴ってデータ線６の電圧が急激に変動すると、その変動に見合った成分（微分波形）が上記容量を介してサンプリング制御信号線４０に回り込みノイズとなる。ところが、１つのブロック内のサンプリング制御信号線４０は共通に接続されているので、例えば１つのサンプリング制御信号線４０に侵入したノイズは、さらにブロック内の他のサンプリング制御信号線４０にも容易に伝播する。上記のように、サンプリングスイッチ１２１が同時にオンしたときにサンプリング制御信号線４０に現れるノイズはデータ線６の変動幅に依存し、その変動幅はそのときの画像信号（電圧値）に依存するから、結局サンプリング制御信号線４０に重畳されるノイズ成分は画像信号の電圧値と相関があることになる。
【００７８】
このような現象は、サンプリング制御信号線４０のいずれかから他のサンプリング制御信号線への影響についてもそのまま当てはまる。したがって、サンプリング制御信号線４０の電圧は、画素電極９への書き込み時における画像信号線１１５の電圧に応じて変動し、しかもサンプリング制御信号線４０の変動は互いに同期したものとなることが判る。
【００７９】
そしてサンプリング制御信号線４０の電圧変動は、ブロック内のサンプリングスイッチ１２１を介してデータ線６の電圧を変動させる。例えば、サンプリングスイッチ１２１として電界効果トランジスタ等を用いる場合には、サンプリング制御信号線４０に接続されたゲート電圧の変動にともなって、その素子の特性に従いドレイン電圧が変動するので、データ線６の電圧がすべて変動する。
【００８０】
このように、サンプリング制御信号線４０の電圧は、画素電極９への書き込み時における画像信号線１１５全体の電圧の影響を受けて変化し、その変化がデータ線６全体の電圧を変動させる。すなわち、データ線６はサンプリングスイッチ１２１によって直接接続されることのない、他の画像信号線の電圧値の影響を受けて変動するので、画像にゴーストを生じさせることになる。
【００８１】
また、例えばサンプリング制御信号線４０は共通のバッファ回路１２４に接続されているので、第１実施形態におけるサンプリング制御信号線４０とは異なり、引き回しが長くならざるを得ない。このため、サンプリング制御信号線４０はサンプリングスイッチ1２１の近くでインピーダンスが上昇しやすく、比較的ノイズの飛びつきが多くなる。このため、上記のようなゴーストがより発生しやすい状況となる。
【００８２】
このように従来の駆動回路では、データ線６の電圧が本来そのデータ線６とは無関係の画像信号の影響を受けて変動し、また、サンプリング制御信号線４０に比較的ノイズが乗りやすいため、ゴーストの全くない、良好な画像を得ることは困難である。
【００８３】
これに対して、第１実施形態の駆動回路では、各サンプリングスイッチ１２１毎に第２バッファ回路１２５を用意し、第２バッファ回路１２５を介してサンプリングスイッチ１２１をスイッチングしている。このため、異なるサンプリング制御信号線４０の間には必ず第２バッファ１２５が挿入されることとなり、異なるサンプリング制御信号線４０間の結合をほぼ完全に遮断することができる。
【００８４】
すなわち、第１の実施の形態の駆動回路では、例えば１つのサンプリング制御信号線４０にノイズが侵入したとしても、そのノイズは別のサンプリング制御信号線４０には伝播しないので、データ線６の電圧が変動することはない。
【００８５】
また、サンプリング制御信号線４０の各々に第２バッファ１２５の出力端が接続されているので、サンプリング制御信号線４０の配線の引き回しを短くすることができ、そのインピーダンスの上昇が抑えられる。このため、サンプリング制御信号線４０にノイズが飛びつきにくい。
【００８６】
したがって、第１の実施の形態の駆動回路では、従来の駆動装置に見られるようなゴーストが発生せず、良好な表示画像を得ることができる。
【００８７】
−第２実施形態−
以下、図７を用いて、本発明による電気光学装置の駆動回路の第２実施形態について説明する。第２実施形態では、サンプリング制御信号のパルスの形状を第１実施形態と異なるものとしている。なお、第１実施形態と同一の構成要素についてはその説明を省略する。
【００８８】
第１実施形態では、サンプリング制御信号のパルス幅はシリアル−パラレル変換信号と同一のパルス幅（ドットクロックＤＣ６周期分）に設定されている（図２）が、第２実施形態では、図６に示すようにサンプリング制御信号線４０に出力されるサンプリング信号のパルス幅を、画像信号線１１５の画像信号ＶＩＤ１〜ＶＩＤ６のパルス幅よりも小さくして、サンプリング制御信号Ｘ１〜Ｘ６、Ｘ７〜Ｘ１２、Ｘ１３〜Ｘ１８、…のパルスを画像信号の立ち上がりと立ち下がりの間に位置させている。
【００８９】
このように、サンプリング信号のパルスを画像信号の立ち上がりおよび立ち下がりに重ならない期間に設定すれば、画像信号が安定している期間に書き込みを実行できる。したがって、高精度の信号をデータ線６に供給することができ、より一層良好な画像を得ることができる。
【００９０】
なお、図７ではサンプリング制御信号のパルス幅をドットクロックＤＣ４周期分の幅としているが、サンプリング制御信号のパルス幅は液晶層５０に対する書き込みが可能な範囲で適宜選択することができる。
【００９１】
−第３実施形態−
以下、図８を用いて本発明による電気光学装置の駆動回路の第３実施形態について説明する。図８は第３実施形態の等価回路図である。なお、第１実施形態と同一の構成要素については、同一符号を付してその説明を省略する。
【００９２】
第３実施形態では、図８に示すように、シフトレジスタ４００の出力端にそれぞれ接続された各第１バッファ回路１２４の出力端には、それぞれ３つの第２バッファ回路１２５が接続されている。また、各第２バッファ回路１２５には、それぞれ２つのサンプリングスイッチ１２１が接続されている。
【００９３】
次に図９を用いて第３実施形態のレイアウトについて説明する。
【００９４】
サンプリング制御信号線１２１は、第２バッファ１２５回路の出力端子からサンプリングスイッチ１２１に向けて、中継配線８０と平行に交差された第２配線４２と、第２配線４２に接続されてさらに延設された第３配線４３と、画像信号線１１５と平行に延設された接続配線４５と、各サンプリングスイッチ１２１の各ゲート電極から引き出され、接続配線４５と接続された第４配線４８とからなる。第２配線４２と第２配線に接続された第３配線４３の間隙には２本の中継配線８０が第２配線４２及び第３配線４３に平行に延設されている。さらに、第３配線４３はコンタクトホール４７を介して接続配線４６に接続され、接続配線４６は中継配線８０に交差するように延設されている。また、第３配線４３はコンタクトホール４４と４５の間は第１導電層と第２導電層の二重配線となっている。接続配線４５は第１導電層からなり、サンプリングスイッチ１２１に接続されるように櫛型に延長された第４配線４８とコンタクトホール４７を介して接続されている。
【００９５】
第３実施形態では、隣り合った２つのサンプリングスイッチ1２１に入力される２つのサンプリング制御信号線４０が互いに共通に第２バッファ回路１２５に接続されている。従って、図１３に示す従来の駆動回路と比較すればバッファ回路１２５の負荷が軽いため、バッファ回路１２５の出力側にはノイズが混入しにくく、したがって、サンプリング制御信号の変動を良好に抑制することができる。このため、データ線の信号の精度を高めることができ、よって良好が画像を得ることができる。
【００９６】
また、２つ以上離れたデータ線６間への影響はバッファ回路１２５によって排除されるため、画面上で像が二重に表示されているようには認識し難く、事実上、ゴーストを排除することができる。
【００９７】
第３実施形態では、１つの第２バッファ回路１２５から２つのサンプリングスイッチにサンプリング制御信号を供給するようにしているが、１つのバッファ回路から３つ以上のサンプリングスイッチにサンプリング制御信号を供給するようにしてもよい。
【００９８】
−第４実施形態−
以下、図１０を用いて本発明による電気光学装置の駆動回路の第４実施形態について説明する。図１０は第４実施形態の等価回路図である。なお、第１実施形態と同一の構成要素については、同一符号を付してその説明を省略する。
【００９９】
第４実施形態では、図１０に示すように、第１バッファ回路１２４と第２バッファ回路１２５とを互いに画像信号線１１５を隔てて配置し、第１バッファ回路１２４からの出力線である第１配線を第２バッファ回路１２５の側で分岐させている。つまり、第１バッファ回路に接続された第１配線は画像信号線１１５と交差するように延設し、交差した後に分岐して複数の第２バッファ回路に並列に接続されている。
【０１００】
このようなレイアウトを採用することにより、第４実施形態では第２バッファ１２５の出力線に該当するサンプリング制御信号線４０の配線の引き回しをより一層短くすることができ、また、画像信号線１１５からサンプリング制御信号線４０へのノイズの飛びつきを避けることができる。尚、実施形態１で説明したように、本実施形態においても第１バッファ回路１２４を設けなくても、シトレジスタ４００に大２バッファ回路１２５を直接駆動できる能力がある場合には、第１バッファ回路１２４を取り除き、シフトレジスタ４００の出力端を直接第２バッファ回路１２５に接続するようにしても良い。
【０１０１】
（液晶表示装置の全体レイアウト）
以下、図１１および図１２を用いて、本発明が適用されるアクティブマトリクス型の液晶表示装置の全体レイアウトについて第１の実施の形態の場合を例に挙げて説明する。
【０１０２】
図１１において、ＴＦＴアレイ基板１０の上には、シール材１５２がその縁に沿って設けられており、その内側に並行して、額縁としての遮光膜１５３が設けられている。シール材１５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。シフトレジスタ４００、第１及び第２バッファ回路１２４，１２５はデータ線駆動回路１０１に含まれる。走査線駆動回路１０４に供給される走査信号遅延が問題にならないのならば、図１に示すように走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画像表示領域ＤＡの一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータラインは画像表示領域ＤＡの反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域ＤＡの両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられており、更に、額縁としての遮光膜１５３の下に隠れてサンプリング回路１２１を設けるようにすると、データ線駆動回路１０１のレイアウト領域を拡張することができるため、大規模回路の内蔵や液晶装置１００の小型化が実現できる。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１２に示すように、図１１に示したシール材１５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材１５２によりＴＦＴアレイ基板１０に固着され、内部に液晶５０が封入される。
【０１０３】
以上、図１〜図１２を参照して説明した各実施の形態における液晶装置のＴＦＴアレイ基板１０上には更に、製造途中や出荷時の当該液晶装置の品質、欠陥等を検査するための検査回路等を形成してもよい。また、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１０４】
上記実施の形態では、ＴＦＴを用いて各画素を駆動してもよいし、あるいはＴＦＴ以外の、例えばＴＦＤ（薄膜ダイオード）等のアクティブ素子を用いることも可能であり、さらに液晶装置をパッシブマトリクス型の液晶装置として構成することも可能である。また、シリコン基板にスイッチング素子を形成してなる表示装置の駆動回路にも適用可能である。さらに、本発明は液晶装置以外の電気光学装置についても、広く適用することができる。
【０１０５】
（電子機器）
次に、以上詳細に説明した電気光学装置の一例として液晶装置１００を備えた電子機器の実施の形態について図１４から図１６を参照して説明する。
【０１０６】
先ず図１４に、このように液晶装置１００を備えた電子機器の概略構成を示す。
【０１０７】
図１４において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１００を構成する液晶装置用基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１０８】
次に図１５から図１６に、このように構成された電子機器の具体例を各々示す。
【０１０９】
図１５において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４が液晶装置用基板上に搭載された液晶装置１００を含む液晶表示モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【０１１０】
図１６において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶装置１００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【０１１１】
以上図１５から図１６を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１４に示した電子機器の例として挙げられる。
【０１１２】
以上説明したように、本実施の形態によれば、製造効率が高く高品位の画像表示が可能な液晶装置を備えた各種の電子機器を実現できる。
【０１１３】
【発明の効果】
以上に説明したように、本発明によれば前記シフトレジスタの出力端に接続された第１バッファ回路と、前記第１バッファ回路の出力端に各々接続された複数の第２バッファ回路とを有し、前記複数の第２バッファ回路の出力端は前記ブロック内のサンプリングスイッチに接続されているので、サンプリング制御信号の波形の乱れを良好に抑制できるとともに、サンプリング制御信号線を介してのノイズの侵入を防ぐことができる。したがってゴーストの極めて少ない、あるいはゴーストのない、良好な画像を得ることができる。
【図面の簡単な説明】
【図１】第１実施形態の電気光学装置の駆動回路を示す等価回路図。
【図２】インピーダンス変換器の回路を示す図であり、（ａ）はバッファ回路を示す等価回路図、（ｂ）はインバータの回路を示す等価回路図。
【図３】表示情報処理回路および液晶装置の接続関係を示す図。
【図４】本発明の第１実施形態の画素群の平面図であり、（ｂ）は図４（ａ）のＣ−Ｃ’断面図。
【図５】第１実施形態の駆動回路のレイアウトを示す図。
【図６】第１実施形態の電気光学装置の駆動回路の動作を示すタイミングチャート。
【図７】第２実施形態の電気光学装置の駆動回路の動作を示すタイミングチャート。
【図８】第３実施形態の駆動回路の等価回路図。
【図９】第３実施形態の電気光学装置の駆動回路のレイアウト図。
【図１０】第４実施形態の電気光学装置の等価回路図。
【図１１】電気光学装置全体構成を示す平面図。
【図１２】図１０のＨ−Ｈ’線における断面図。
【図１３】従来の電気光学装置の駆動回路を示す等価回路図。
【図１４】本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１５】電子機器の一例として液晶プロジェクタを示す断面図である。
【図１６】電子機器の他の例としてパーソナルコンピュータを示す正面図である。
【符号の説明】
１００      液晶装置
１０１      走査線駆動回路
１２１      サンプリングスイッチ
４００      シフトレジスタ
１２４      第１バッファ回路
１２５      第２バッファ回路
１１５      画像信号線
【図１】
0003757646.tif 000002
【図２】
0003757646.tif 000003
【図３】
0003757646.tif 000004
【図４】
0003757646.tif 000005
【図５】
0003757646.tif 000006
【図６】
0003757646.tif 000007
【図７】
0003757646.tif 000008
【図８】
0003757646.tif 000009
【図９】
0003757646.tif 000010
【図１０】
0003757646.tif 000011
【図１１】
0003757646.tif 000012
【図１２】
0003757646.tif 000013
【図１３】
0003757646.tif 000014
【図１４】
0003757646.tif 000015
【図１５】
0003757646.tif 000016
【図１６】
0003757646.tif 000017