(57)【特許請求の範囲】
【請求項１】
直流電源から誘導性負荷への電源供給経路に設けられ、該電源供給経路を第１駆動信号に応じて導通・遮断する第１スイッチング素子と、
該第１スイッチング素子のオフ時に遮断される電源供給経路の両端電圧が第１クランプ電圧以上になるのを防止するクランプ手段と、
を備えると共に、前記誘導性負荷に並列接続された電流経路上に、
該電流経路を第２駆動信号に応じて導通・遮断する第２スイッチング素子と、
該第２スイッチング素子がオン状態であるとき、前記第１スイッチング素子がターンオフした際に前記誘導性負荷の第１スイッチング素子側に生じる電圧によって当該電流経路に電流が流れるのを許容する整流手段と、
を備え、前記第２スイッチング素子をオンすることにより、前記第１スイッチング素子がターンオフしたときの前記電源供給経路の両端電圧を前記第１クランプ電圧よりも低い第２クランプ電圧に切り換え可能な誘導性負荷の駆動装置において、
前記第２スイッチング素子を、第１出力端子が前記誘導性負荷の第１スイッチング素子側に接続され、第２出力端子が前記整流手段を介して前記誘導性負荷の直流電源側に接続されたＭＯＳＦＥＴから構成し、
該ＭＯＳＦＥＴの制御端子に、前記第２駆動信号として前記ＭＯＳＦＥＴをオンする電圧信号が入力されると、該電圧信号により前記ＭＯＳＦＥＴがオンする一方向にのみ電流を流して、前記ＭＯＳＦＥＴの制御端子と前記各出力端子との間に形成された容量を充電する充電手段を接続し、
該充電手段には、前記第１スイッチング素子がオン状態であるときに前記電圧信号を入力するよう構成してなることを特徴とする誘導性負荷の駆動装置。
【請求項２】
前記ＭＯＳＦＥＴの制御端子に、前記第２駆動信号として前記ＭＯＳＦＥＴをオフするための電圧信号が入力されると、前記ＭＯＳＦＥＴの容量に蓄積された電荷を放電させる放電手段を接続してなることを特徴とする請求項１記載の誘導性負荷の駆動装置。
【請求項３】
前記クランプ手段の機能は、前記第１スイッチング素子の耐圧にて前記電源供給経路の両端電圧が第１クランプ電圧以上になるのを防止するよう、前記第１スイッチング素子にて実現されることを特徴とする請求項１又は請求項２に記載の誘導性負荷の駆動装置。
【請求項４】
前記第１スイッチング素子は前記誘導性負荷から前記直流電源の低電位側に至る電源供給経路上に設けられ、前記第２スイッチング素子はｎチャネルＭＯＳＦＥＴであることを特徴とする請求項１〜請求項３いずれか記載の誘導性負荷の駆動装置。
【請求項５】
前記第１スイッチング素子は前記直流電源の高電位側から前記誘導性負荷に至る電源供給経路上に設けられ、前記第２スイッチング素子はｐチャネルＭＯＳＦＥＴであることを特徴とする請求項１〜請求項３いずれか記載の誘導性負荷の駆動装置。
【請求項６】
前記充電手段は、前記第２駆動信号の入力端子と前記ＭＯＳＦＥＴの制御端子との間に設けられた整流素子からなることを特徴とする請求項１〜請求項５いずれか記載の誘導性負荷の駆動装置。
【請求項７】
前記充電手段は、前記直流電源と前記ＭＯＳＦＥＴの制御端子との間に設けられた第３スイッチング素子を備え、第２駆動信号として前記ＭＯＳＦＥＴをオンするための電圧信号が入力されると、該第３スイッチング素子を介して前記一方向に電流を流すことを特徴とする請求項１〜請求項５いずれか記載の誘導性負荷の駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電磁弁やモータ等の誘導性負荷を通電制御するのに使用される誘導性負荷の駆動装置に関する。
【０００２】
【従来の技術】
従来より、この種の駆動装置として、例えば図５に示すものが知られている。
図５の駆動装置は、直流電源ＢＴから誘導性負荷Ｌへの電源供給経路上に、ローサイドスイッチとしてＮＰＮトランジスタＴｒ50を備え、ＮＰＮトランジスタＴｒ50を駆動回路５０から出力される駆動信号によりオン／オフさせて、誘導性負荷Ｌの通電／非通電を切り換えるようにされている。尚、直流電源ＢＴの低電位側の端子Ｔｃに接続されたＮＰＮトランジスタＴｒ50のエミッタと、ＮＰＮトランジスタＴｒ50のベースとの間には、バイアス電流を流すための抵抗Ｒ50が設けられており、駆動回路５０は、外部から入力される制御信号Ｓ１と基準電圧Ｖ１とを比較器５０ａにより比較し、制御信号Ｓ１が基準電圧Ｖ１以上であるとき、比較器５０ａから抵抗Ｒ54を介してハイレベルの駆動信号を出力することにより、ＮＰＮトランジスタＴｒ50をオンさせる。
【０００３】
また、ＮＰＮトランジスタＴｒ50をオフして誘導性負荷Ｌへの通電を遮断する際、駆動信号をローレベルにしてＮＰＮトランジスタＴｒ50をそのままオフさせると、誘導性負荷Ｌに蓄積された磁気エネルギによって、誘導性負荷ＬのＮＰＮトランジスタＴｒ50側の端子Ｔｂに高電圧が発生する。このため、ＮＰＮトランジスタＴｒ50のベースと、コレクタが接続された端子Ｔｂとの間には、ツェナーダイオードＺＤ50が設けられ、駆動信号によりＮＰＮトランジスタＴｒ50がターンオフした際には、ツェナーダイオードＺＤ50を介してＮＰＮトランジスタＴｒ50を動作させ、負荷電流ｉL を、誘導性負荷Ｌの駆動時と同じ電流経路Ａで流すようにされている。
【０００４】
ところで、このときの端子Ｔｂ−Ｔｃ間電圧Ｖb-c は、ツェナーダイオードＺＤ50の降伏電圧ＶZD50と、ＮＰＮトランジスタＴｒ50のベース−エミッタ間電圧ＶBE50とで決定される所定電圧（＝ＶZD50＋ＶBE50）にクランプされ、誘導性負荷Ｌには、蓄積された磁気エネルギにより発生する電圧がこのクランプ電圧に低下するまで負荷電流ｉL が流れる。従って、負荷電流ｉL を制御するに当たって、このクランプ電圧（換言すればツェナーダイオードＺＤの降伏電圧ＶZD50）を大きく設定しておけば、誘導性負荷Ｌの通電遮断後に負荷電流ｉL を速やかに低減させることができ、逆に、クランプ電圧を小さく設定しておけば負荷電流ｉL をゆっくりと低減させることができる。つまり、クランプ電圧によって、誘導性負荷Ｌの通電遮断後の負荷電流ｉL の立下がり特性を調整できる。
【０００５】
一方、図５に示す駆動装置には、こうした負荷電流ｉL の立下がり特性を決定するクランプ電圧を２段階に切り換えることができるようにするために、ツェナーダイオードＺＤ50からなるクランプ手段とは別に、誘導性負荷Ｌの一端が接続された直流電源ＢＴの高電位側端子Ｔａと、誘導性負荷Ｌの他端が接続された端子Ｔｂとの間に電流経路を形成し、この電流経路上に、端子Ｔｂから端子Ｔａ側に電流が流れるのを許容するダイオードＤ52と、この電流経路を導通・遮断するＰＮＰトランジスタＴｒ52とを設けている。尚、ＰＮＰトランジスタＴｒ52は、コレクタが端子Ｔａに、エミッタがダイオードＤ52を介して端子Ｔｂに接続されており、エミッタ−ベース間には、バイアス電流を流すための抵抗Ｒ52が接続されている。
【０００６】
つまり、このように誘導性負荷Ｌに対して並列に、ダイオードＤ52とＰＮＰトランジスタＴｒ52とからなる直列回路を設けた場合、ＰＮＰトランジスタＴｒ52をオン状態に保持しておけば、ＮＰＮトランジスタＴｒ50のオン時には負荷電流ｉL が電流経路Ａで流れるものの、ＮＰＮトランジスタＴｒ50がターンオフすると、端子Ｔｂの電位が端子Ｔａの電位よりも高くなるため、ダイオードＤ52及びＰＮＰトランジスタＴｒ52を通る電流経路Ｂで、負荷電流ｉL が流れることになる。そして、このときの端子Ｔｂ−Ｔｃ間電圧（つまりクランプ電圧）は、ＰＮＰトランジスタＴｒ52のコレクタ−エミッタ間電圧ＶCE52と、ダイオードＤ52の順方向降下電圧ＶD52 と、直流電源ＢＴの電源電圧ＶB とで決定される所定電圧（＝ＶB ＋ＶCE52＋ＶD52 ）となり、ツェナーダイオードＺＤ50のクランプ手段によって実現可能なクランプ電圧よりも低くなる。
【０００７】
そこで図５の駆動装置では、比較器５２ａと、ＰＮＰトランジスタＴｒ52のベースにコレクタが接続され、エミッタが端子Ｔｃに接続されたＮＰＮトランジスタＴｒ54とからなる駆動回路５２を用いて、外部から入力される制御信号Ｓ２が基準電圧Ｖ２以上であるときにＮＰＮトランジスタＴｒ54，延いてはＰＮＰトランジスタＴｒ52をオン状態にすることにより、ＮＰＮトランジスタＴｒ50のターンオフ後の負荷電流ｉL の電流経路を、電流経路Ａから電流経路Ｂに切り換えることができるようにされている。
【０００８】
この結果、図５に示した駆動装置を用いれば、例えば、誘導性負荷Ｌとして電磁弁を駆動する場合、電磁弁の開弁開始時には負荷電流ｉL として大電流を流して、電磁弁を速やかに開弁させ、その後、負荷電流ｉL を開弁状態保持用の電流に制御して電磁弁の開弁状態を保持する、といった制御を良好に行うことができる。つまり、電磁弁の開弁開始時には、ＰＮＰトランジスタＴｒ52をオフ状態に保持してクランプ電圧を高くすることにより、ＮＰＮトランジスタＴｒ50をオンして電磁弁に開弁用の大電流を流してから、トランジスタＴｒ50をオフして負荷電流ｉL が保持用の電流に低下するまでの時間を短くし、その後、ＮＰＮトランジスタＴｒ50をオン／オフさせて負荷電流ｉL を開弁状態保持用の電流に制御（所謂ＰＷＭ制御）する際には、ＰＮＰトランジスタＴｒ52をオン状態に保持してクランプ電圧を低くすることにより、ＮＰＮトランジスタＴｒ50オフ後の電流変化を抑制して、開弁状態保持用の負荷電流ｉL を安定させる、といったことが可能となる。
【０００９】
【発明が解決しようとする課題】
以上のように、図５に示した従来の駆動装置によれば、駆動回路５２から出力される駆動信号を制御信号Ｓ２により外部から制御して、ＰＮＰトランジスタＴｒ52のオン・オフ状態を切り換えることにより、ＮＰＮトランジスタＴｒ50ターンオフ後の端子Ｔｂ−Ｔｃ間電圧（クランプ電圧）、延いては負荷電流ｉL の立下がり特性を、２段階に切り換えることができる。しかし、従来では、こうしたクランプ電圧の切り換えのために、ＰＮＰトランジスタを用いていたことから、次のような問題があった。
【００１０】
即ち、例えば、ＰＮＰトランジスタを半導体集積回路の基板に形成する際には、製造のし易さ等から、通常、ラテラル構造のＰＮＰトランジスタを形成するようにされているが、ラテラル構造のＰＮＰトランジスタは電流能力が少ないことから、上記のように誘導性負荷Ｌの電流経路形成用として使用するには、ＰＮＰトランジスタのチップ面積を大きくしなければならず、コスト増加となる。一方、コストを抑えるために、ＰＮＰトランジスタのサイズを小さくすると、ＰＮＰトランジスタに電流を充分流すことができないため、ＰＮＰトランジスタでの損失が大きくなり、発熱等の問題が生じてしまう。
【００１１】
本発明は、こうした問題に鑑みなされたもので、クランプ電圧切換用のスイッチング素子にＭＯＳＦＥＴを利用することにより、回路の低損失化を図り、しかも、ＭＯＳＦＥＴの駆動のために専用の電源を設けることなく、簡単な回路構成にて実現できるようにした誘導性負荷の駆動装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
かかる目的を達成するためになされた請求項１に記載の誘導性負荷の駆動装置においては、図１（ａ）又は（ｂ）に例示する如く、直流電源ＢＴから誘導性負荷Ｌへの電源供給経路に設けられ、この電源供給経路を第１駆動信号に応じて導通・遮断する第１スイッチング素子２と、該第１スイッチング素子のオフ時に遮断される電源供給経路の両端が第１クランプ電圧以上になるのを防止するクランプ手段４とを備えると共に、誘導性負荷Ｌに並列接続された電流経路上に、この電流経路を第２駆動信号に応じて導通・遮断する第２スイッチング素子６と、第２スイッチング素子６がオン状態であるとき、第１スイッチング素子２がターンオフした際に誘導性負荷Ｌの第１スイッチング素子側（端子Ｔｂ）に生じる電圧によって当該電流経路に電流が流れるのを許容する整流手段８と、を備える。
【００１３】
従って、本発明の駆動装置によれば、図５に示した従来の駆動装置と同様、第２スイッチング素子６をオン状態にしておくことにより、第１スイッチング素子がターンオフしたときの電源供給経路の両端電圧を、第１クランプ電圧よりも低い第２クランプ電圧に切り換えることができる。
【００１４】
また本発明の駆動装置においては、クランプ電圧切換用の第２スイッチング素子６が、第１出力端子（例えばドレイン）が誘導性負荷Ｌの第１スイッチング素子側（端子Ｔｂ）に接続され、第２出力端子（例えばソース）が整流手段８を介して誘導性負荷Ｌの直流電源側（端子Ｔａ又はＴｃ）に接続されたＭＯＳＦＥＴから構成される。そして、このＭＯＳＦＥＴの制御端子（即ちゲート）には、第２駆動信号としてＭＯＳＦＥＴをオンする電圧信号が入力されると、この電圧信号によりＭＯＳＦＥＴがオンする一方向にのみ電流を流して、ＭＯＳＦＥＴの制御端子と各出力端子との間（即ちゲート−ソース間或いはゲート−ドレイン間）に形成された容量を充電する充電手段１０が接続され、この充電手段１０には、第１スイッチング素子２がオン状態であるときに電圧信号が入力される。
【００１５】
このため、本発明によれば、第２スイッチング素子６によってクランプ電圧を切り換えることができるだけでなく、第２スイッチング素子６をＭＯＳＦＥＴで構成することにより、第２スイッチング素子６のオン時に生じる電流損失を低減して、駆動装置の低損失化を図ることができ、しかも、第２スイッチング素子６にＭＯＳＦＥＴを用いているにも関わらず、極めて簡単な回路構成で実現できる。以下、この理由を説明する。
【００１６】
まず、本発明のように第２スイッチング素子６としてＭＯＳＦＥＴを用いた場合、第２スイッチング素子６をオンするには、ＭＯＳＦＥＴのゲート電位を、ソース電位に対して所定のしきい値電圧ＶTH以上の電位差を有するように制御する必要がある。例えば、図１（ａ）に示すように第２スイッチング素子６にｎチャネルＭＯＳＦＥＴを使用した場合には、ゲート電位をソース電位よりもしきい値電圧ＶTH分以上高くする必要があり、図１（ｂ）に示すように第２スイッチング素子６にｐチャネルＭＯＳＦＥＴを使用した場合には、ゲート電位をソース電位よりもしきい値電圧ＶTH分以上低くする必要がある。
【００１７】
このため、ＭＯＳＦＥＴの駆動系を、入力端子Ｔ２に入力された第２駆動信号（電圧）をＭＯＳＦＥＴのゲートに直接印加するように構成した場合には、ＭＯＳＦＥＴをオンさせるために、第２駆動信号を、直流電源ＢＴの高電位側電位（端子Ｔａの電位）に整流手段８の電圧降下分とＭＯＳＦＥＴのしきい値電圧分とを加えた電位よりも高い電圧信号にするか（ＭＯＳＦＥＴがｎチャネルの場合）、或いは直流電源ＢＴの低電位側電位（端子Ｔｃの電位）から整流手段８の電圧降下分とＭＯＳＦＥＴのしきい値電圧分とを減じた電位よりも更に低い電圧信号にする（ＭＯＳＦＥＴがｐチャネルの場合）必要があり、このためには、電源電圧昇圧用の回路が別途必要になる。
【００１８】
しかし、本発明の駆動装置では、ＭＯＳＦＥＴの制御端子（ゲート）に充電手段１０が接続されている。このため、第１スイッチング素子２がオン状態で、ＭＯＳＦＥＴの第１出力端子が第１スイッチング素子２を介して直流電源ＢＴの低電位側（又は高電位側）に接続されているときに、直流電源ＢＴの低電位側よりも高い電圧信号（又は直流電源ＢＴの高電位側電位よりも低い電圧信号）を充電手段１０に入力すれば、この電圧信号により、充電手段１０にＭＯＳＦＥＴをオンする方向に電流が流れて、ＭＯＳＦＥＴの制御端子と第１出力端子との間の容量が充電される。また、ＭＯＳＦＥＴがオフ状態であれば、整流手段８に電流が流れず、第１スイッチング素子２の第２出力端子は、整流手段８によって直流電源ＢＴと完全に遮断されていることから、ＭＯＳＦＥＴの制御端子と第２出力端子との間の容量にも同様の電荷が蓄積される。従って、第１出力端子が第１スイッチング素子２を介して接続される直流電源ＢＴの低電位側電位よりもＭＯＳＦＥＴのしきい値電圧分以上高い電圧信号（又は直流電源ＢＴの高電位側電位よりもＭＯＳＦＥＴのしきい値電圧分以上低い電圧信号）を、ＭＯＳＦＥＴをオンするための電圧信号として、充電手段１０に入力すれば、ＭＯＳＦＥＴのゲート−ソース間がしきい値電圧以上となって、ＭＯＳＦＥＴがオンすることになる。
【００１９】
またこのようにＭＯＳＦＥＴが一旦オンすると、その後、第１スイッチング素子２がターンオフして、第１出力端子側の電位が上昇（又は下降）したとしても、制御端子の電位もそれに応じて変化するので、ＭＯＳＦＥＴのゲート−ソース間電圧は保持され、ＭＯＳＦＥＴはオン状態に保持される。
【００２０】
従って、本発明によれば、ＭＯＳＦＥＴをオンするための電圧信号として、直流電源ＢＴの高電位側よりも高い信号或いは直流電源ＢＴの低電位側よりも低い信号を生成する必要はなく、ＭＯＳＦＥＴの駆動系を簡単に構成できるようになるのである。尚、上記制御端子と出力端子との間の容量は、端子間の寄生容量を含むものである。
【００２１】
また本発明の駆動装置によれば、クランプ電圧切換用の第２スイッチング素子６にＭＯＳＦＥＴを使用していることから、例えば、駆動装置を半導体集積回路内に組み込むような場合には、第２スイッチング素子としてＰＮＰトランジスタを用いた従来装置のように、第２スイッチング素子に流れる電流を確保するためにそのチップ面積を大きくする必要はない。従って、本発明によれば、駆動装置のＩＣ化を容易に実現できるという効果もある。
【００２２】
ところで、請求項１に記載の装置において、ＭＯＳＦＥＴを一旦オンさせて、クランプ電圧を第１クランプ電圧よりも低い第２クランプ電圧に切り換えた後、再び、クランプ電圧を第１クランプ電圧に切り換えるには、ＭＯＳＦＥＴの制御端子と各出力端子との間の容量に蓄積された電荷を放電させて、ＭＯＳＦＥＴをオフ状態にする必要がある。
【００２３】
このため、誘導性負荷Ｌの通電制御中に、クランプ電圧を第１クランプ電圧から第２クランプ電圧又はその逆方向へと交互に切り替えれるようにするには、図１（ａ），（ｂ）に点線で示すように、ＭＯＳＦＥＴの制御端子に、第２駆動信号としてＭＯＳＦＥＴをオフするための電圧信号が入力されると、ＭＯＳＦＥＴの容量に蓄積された電荷を放電させる放電手段１２を接続することが望ましい（請求項２）。
【００２４】
つまりこのように構成すれば、第２駆動信号としてＭＯＳＦＥＴをオフするための電圧信号が入力されると、放電手段１２がＭＯＳＦＥＴの容量に蓄積された電荷を放電させて、ＭＯＳＦＥＴを速やかにオフ状態にすることができ、誘導性負荷の通電制御中であっても、第１クランプ電圧と第２クランプ電圧との間でクランプ電圧を交互に切り替えることが可能になる。
【００２５】
また、図１（ａ），（ｂ）において、クランプ手段４は、第１スイッチング素子２への第１駆動信号の入力端子Ｔ１と端子Ｔｂとの間に設けられているが、端子Ｔｂ−Ｔｃ間に直接設けるようにしてもよい。つまり、クランプ手段４を端子Ｔ１−Ｔｂ間に設けるようにすれば、図５に示した従来の駆動装置と同様、誘導性負荷Ｌの通電遮断時に、端子Ｔｂに発生した正又は負の高電圧によって第１スイッチング素子２をオンさせ、端子Ｔｂ−Ｔｃ間のクランプ電圧を所定の第１クランプ電圧にすることができるが、端子Ｔｂ−Ｔｃ間に、直接、ツェナーダイオード等からなるクランプ手段を設けるようにしても、クランプ電圧を所定の第１クランプ電圧にすることができる。
【００２６】
また、クランプ手段４としては、必ずしも、第１スイッチング２とは別に構成する必要はなく、請求項３に記載のように、クランプ手段４としての機能を、第１スイッチング素子にて実現するようにしてもよい。つまり、第１スイッチング素子２は、通常、トランジスタを用いて構成されることから、その耐圧を第１クランプ電圧とすれば、第１スイッチング素子２の耐圧にて、端子Ｔｂ−端子Ｔｃ間の電圧を第１クランプ電圧にクランプさせることができる。そして、このようにすれば、クランプ手段４としての機能を実現するために、ツェナーダイオード等の回路素子を設ける必要がないため、装置構成を簡単にすることができる。
【００２７】
また次に、本発明におけるクランプ電圧切換用の第２スイッチング素子６としては、請求項４に記載のように、第１スイッチング素子２が誘導性負荷Ｌから直流電源ＢＴの低電位側（端子Ｔｃ）に至る電源供給経路上に所謂ローサイドスイッチとして設けられている場合には、ｎチャネルＭＯＳＦＥＴを使用すればよく（図１（ａ）参照）、請求項５に記載のように、第１スイッチング素子２が直流電源ＢＴの高電位側（端子Ｔａ）から誘導性負荷Ｌに至る電源供給経路上に所謂ハイサイドスイッチとして設けられている場合には、ｐチャネルＭＯＳＦＥＴを使用すればよい（図１（ｂ）参照）。
【００２８】
尚、図１（ａ），（ｂ）に示す駆動装置におけるクランプ電圧切換動作は、夫々、以下のようになる。
即ち、第２スイッチング素子６にｎチャネルＭＯＳＦＥＴを用いた図１（ａ）の駆動装置においては、第１スイッチング素子２がオン状態であれば、ｎチャネルＭＯＳＦＥＴの第１出力端子であるドレインは、第１スイッチング素子２を介して端子Ｔｃ，延いては直流電源ＢＴの低電位側に接続され、その電位は、直流電源ＢＴの低電位側電位と略同じになる。またｎチャネルＭＯＳＦＥＴの出力端子間（即ちドレイン−ソース間）には、寄生ダイオードが形成されることから、第２出力端子であるソースの電位も、直流電源ＢＴの低電位側電位と略同じになる。従って、第２駆動信号として、直流電源ＢＴの低電位側電位よりもｎチャネルＭＯＳＦＥＴのしきい値電圧ＶTH分以上高いハイレベルの電圧信号を入力すれば、第１スイッチング素子２のオン時に、充電手段１０を介してｎチャネルＭＯＳＦＥＴの制御端子（即ちゲート）側に電流が流れ込み、ゲート電位がソース電位よりもしきい値ＶTH分以上高くなって、ｎチャネルＭＯＳＦＥＴがオンすることになる。そして、このようにｎチャネルＭＯＳＦＥＴが一旦オンすると、容量にｎチャネルＭＯＳＦＥＴをオンするための電荷が蓄積されているので、その後、第１スイッチング素子２がターンオフして、ｎチャネルＭＯＳＦＥＴのドレイン電位が上昇しても、これに応じてゲート電位も上昇し、ｎチャネルＭＯＳＦＥＴのオン状態は保持される。また、ｎチャネルＭＯＳＦＥＴをオフする際には、第２駆動信号として、上記ハイレベルの電圧信号よりも低いローレベルの電圧信号（例えば直流電源ＢＴの低電位側と同じ電位の信号）を入力すれば、充電手段１０を介してゲート側に電流が流れ込むことはなく、しかも放電手段１２によって容量に蓄積された電荷が放電されるので、ｎチャネルＭＯＳＦＥＴは速やかにオフ状態となる。
【００２９】
一方、第２スイッチング素子６にｐチャネルＭＯＳＦＥＴを用いた図１（ｂ）の駆動装置においては、第１スイッチング素子２がオン状態であれば、ｐチャネルＭＯＳＦＥＴの第１出力端子であるドレインは、第１スイッチング素子２を介して端子Ｔａ，延いては直流電源ＢＴの高電位側に接続され、その電位は、直流電源ＢＴの高電位側電位と略同じになる。またｐチャネルＭＯＳＦＥＴの出力端子間（即ちドレイン−ソース間）には、寄生ダイオードが形成されることから、第２出力端子であるソースの電位も、直流電源ＢＴの高電位側電位と略同じになる。従って、第２駆動信号として、直流電源ＢＴの高電位側電位よりもｐチャネルＭＯＳＦＥＴのしきい値電圧ＶTH分以上低いローレベルの電圧信号を入力すれば、第１スイッチング素子２のオン時に、充電手段１０を介してｐチャネルＭＯＳＦＥＴの制御端子（即ちゲート）側から電流が流れ出し、ゲート電位がソース電位よりもしきい値ＶTH分以上低くなって、ｐチャネルＭＯＳＦＥＴがオンすることになる。そして、このようにｐチャネルＭＯＳＦＥＴが一旦オンすると、容量にｐチャネルＭＯＳＦＥＴをオンするための電荷が蓄積されているので、その後、第１スイッチング素子２がターンオフして、ｐチャネルＭＯＳＦＥＴのドレイン電位が低下しても、これに応じてゲート電位も低下し、ｐチャネルＭＯＳＦＥＴのオン状態は保持される。また、ｐチャネルＭＯＳＦＥＴをオフする際には、第２駆動信号として上記ローレベルの電圧信号よりも高いハイレベルの電圧信号（例えば直流電源ＢＴの高電位側と同じ電位の信号）を入力すれば、充電手段１０を介してゲートから電流が流れ出すことはなく、しかも放電手段１２によって容量に蓄積された電荷が放電されるので、ｐチャネルＭＯＳＦＥＴは速やかにオフ状態となる。
【００３０】
また、上記のようにＭＯＳＦＥＴをオンさせるためにＭＯＳＦＥＴの容量を充電する充電手段１０としては、請求項６に記載のように、第２駆動信号の入力端子とＭＯＳＦＥＴの制御端子（ゲート）との間に直接整流素子を設けるようにしてもよく、或いは、請求項７に記載のように、直流電源ＢＴとＭＯＳＦＥＴの制御端子（ゲート）との間に第３スイッチング素子を設け、第２駆動信号としてＭＯＳＦＥＴをオンする電圧信号が入力された場合に、この第３スイッチング素子を介して、ＭＯＳＦＥＴをオンする一方向に（つまり、直流電源ＢＴの高電位側からゲート側、或いはゲート側から直流電源ＢＴの低電位側へと）電流を流すようにしてもよい。
【００３１】
【発明の実施の形態】
以下に本発明の実施例を図面に基づき説明する。
図２は本発明が適用された第１実施例の誘導性負荷の駆動装置の構成を表す。図２に示す如く、本実施例の駆動装置は、第１スイッチング素子として、直流電源ＢＴから誘導性負荷Ｌへの電源供給経路上に設けられたｎチャネルＭＯＳＦＥＴ２０（以下単にＦＥＴ２０という）を備える。このＦＥＴ２０のソースは、端子Ｔｃを介して直流電源ＢＴの低電位側に接続され、ドレインは、端子Ｔｂを介して誘導性負荷Ｌの一端に接続されている。従って、ＦＥＴ２０は、オン状態であるときに誘導性負荷Ｌから端子Ｔｃに至る電流経路Ａで負荷電流ｉL を流す、ローサイドスイッチとして機能する。
【００３２】
また、ＦＥＴ２０のゲートには、駆動回路２２が接続されており、駆動回路２２は、図５に示した駆動回路５０と同様、外部から入力される制御信号Ｓ１と基準電圧Ｖ１とを比較器２２ａにより比較し、制御信号Ｓ１が基準電圧Ｖ１以上であるとき、比較器２２ａから抵抗等のインピーダンス素子Ｚ22を介してハイレベルの駆動信号を出力することにより、ＦＥＴ２０をオンさせる。そして、ＦＥＴ２０のゲート−ドレイン間には、クランプ手段としてのクランプ回路２４が接続されており、クランプ回路２４は、端子Ｔｂ−Ｔｃ間電圧Ｖb-c を第１クランプ電圧以下にクランプする。
【００３３】
即ち、クランプ回路２４は、アノードがＦＥＴ２０のドレインに接続されたダイオードＤ24と、カソードがダイオードＤ24のカソードに接続され、アノードがＦＥＴ２０のゲートに接続されたツェナーダイオードＺＤ24とから構成されており、端子Ｔｂ−Ｔｃ間電圧が、ツェナーダイオードＺＤ24の降伏電圧ＶZD24とダイオードＤ２２の順方向降下電圧ＶD24 とＦＥＴ２０のしきい値電圧ＶTH20とで決定される第１クランプ電圧（＝ＶZD24＋ＶD24 ＋ＶTH20）以上になると、ＦＥＴ２０を動作させて、誘導性負荷Ｌの駆動時と同じ電流経路Ａにて負荷電流ｉL を流すことにより、端子Ｔｂ−Ｔｃ間を第１クランプ電圧以下にクランプする。
【００３４】
尚、ＦＥＴ２０のゲート−ソース間には、ＦＥＴ２０がノイズ等により誤動作するのを防止し、ＦＥＴ２０の動作を安定させるために、抵抗，定電流源等からなるインピーダンス素子Ｚ20が設けられている。但し、このインピーダンス素子Ｚ20や、上述した駆動回路２２内のインピーダンス素子Ｚ22は必須のものではなく、省略することもできる。
【００３５】
一方、誘導性負荷Ｌと直流電源ＢＴの高電位側との接続点に接続された端子Ｔａと、端子Ｔｂとの間には、整流手段としてのダイオードＤ30と、第２スイッチング素子としてのｎチャネルＭＯＳＦＥＴ３０（以下単にＦＥＴ３０という）との直列回路が接続されている。そして、ダイオードＤ30のカソードは端子Ｔａに接続され、アノードはＦＥＴ３０のソースに接続され、ＦＥＴ３０のドレインは端子Ｔｂに接続されている。従って、ＦＥＴ３０がオン状態であれば、端子Ｔｂの電位が端子Ｔａの電位よりも高くなったときに、端子Ｔｂ側から端子Ｔａ側へと電流を流す電流経路Ｂが形成される。
【００３６】
次に、ＦＥＴ３０のゲートは、抵抗等からなるインピーダンス素子Ｚ30，ダイオードＤ32，及び抵抗等からなるインピーダンス素子Ｚ32を介して、駆動回路３２に接続されている。駆動回路３２は、比較器３２ａにより外部から入力された制御信号Ｓ２と基準電圧Ｖ２とを比較し、制御信号Ｓ２が基準電圧Ｖ２以上であるとき、ハイレベルの駆動信号を出力する。また、ダイオードＤ32は、本発明の充電手段（詳しくは請求項６に記載の整流素子）に相当するものであり、アノードがインピーダンス素子Ｚ32を介して駆動回路３２の出力端に接続され、カソードがインピーダンス素子Ｚ30を介してＦＥＴ３０のゲートに接続されている。従って、ダイオードＤ32は、ＦＥＴ２０がオン状態で、端子Ｔｂ，延いてはＦＥＴ３０のゲート電位が低いときに、駆動回路３２からハイレベルの駆動信号が出力されると、ＦＥＴ３０のゲートに電流を流し込み、ＦＥＴ３０のゲート−ソース間及びゲート−ドレイン間に形成された寄生容量Ｃ１，Ｃ２を充電する。
【００３７】
また更に、ダイオードＤ32のカソードとインピーダンス素子Ｚ30との接続点には、放電手段としての放電回路３４が接続されている。放電回路３４は、駆動回路３２からローレベルの駆動信号が出力されているときに、ＦＥＴ３０の寄生容量Ｃ１，Ｃ２に蓄積された電荷を放電させるためのものであり、コレクタが抵抗等のインピーダンス素子Ｚ34を介して上記接続点に接続され、エミッタが端子Ｔｃに接続され、ベースが抵抗等のインピーダンス素子Ｚ36を介して端子Ｔａに接続されたＮＰＮトランジスタＴｒ34と、コレクタがＮＰＮトランジスタＴｒ34のベースに接続され、エミッタが端子Ｔｃに接続され、ベースが抵抗等のインピーダンス素子Ｚ38を介して駆動回路３２の出力端に接続されたＮＰＮトランジスタＴｒ36とから構成されている。
【００３８】
このため、放電回路３４においては、駆動回路３２から出力された駆動信号がローレベルであれば、ＮＰＮトランジスタＴｒ36がオフ、ＮＰＮトランジスタＴｒ34がオンして、ＦＥＴ３０のゲートからインピーダンス素子Ｚ30，Ｚ34，ＮＰＮトランジスタＴｒ34を介して端子Ｔｃに至る放電経路を形成し、逆に、駆動回路３２からの駆動信号がハイレベルであれば、ＮＰＮトランジスタＴｒ36がオン、ＮＰＮトランジスタＴｒ34がオフして、放電経路を遮断する。従って、駆動回路３２からローレベルの駆動信号が出力されると、ＦＥＴ３０の寄生容量に蓄積された電荷が放電されて、ＦＥＴ３０がオフすることになる。
【００３９】
次に本実施例の駆動装置を用いて誘導性負荷Ｌの一つである電磁弁を開閉制御する場合を例とり、駆動装置の動作を図３に示すタイムチャートに沿って説明する。尚、図３において、ｉA は、負荷電流ｉL の内、ＦＥＴ２０にて形成される電流経路Ａに流れる電流を表し、ｉB は、同じく負過電流ｉL の内、ＦＥＴ３０及びダイオードＤ30にて形成される電流経路Ｂに流れる電流を表す。
【００４０】
前述のように、電磁弁の開閉制御では、その開弁開始時には電磁弁に大電流を流して速やかに開弁させ、その後、開弁状態を保持するために開弁時よりも小さい定電流を流すようにすればよい。
そこで、まず、図３に示すように、駆動回路２２に対して基準電圧Ｖ１よりも高いハイレベルの制御信号Ｓ１を入力して、駆動回路２２からハイレベルの駆動信号を出力させ、ＦＥＴ２０をオンさせる（時点ｔ１）。尚、このとき駆動回路３２には基準電圧Ｖ２よりも低いローレベルの制御信号Ｓ２を入力して、駆動回路３２の出力（駆動信号）をローレベルにし、ＦＥＴ３０をオフしておく。
【００４１】
すると、誘導性負荷Ｌには、電流経路Ａにて負荷電流ｉL が流れはじめ、その電流量は、誘導性負荷Ｌのインダクタンス等で決定される時定数で増大する。そこで、負荷電流ｉL が電磁弁の開弁に必要な所定電流量となるタイミングで、制御信号Ｓ１を基準電圧Ｖ１よりも低いローレベルに切り換え、ＦＥＴ２０をオフさせる（時点ｔ２）。
【００４２】
このようにＦＥＴ２０がターンオフすると、誘導性負荷Ｌに蓄積された磁気エネルギによって、誘導性負荷ＬのＦＥＴ２０側（つまり端子Ｔｂ）電位，換言すれば端子Ｔｂ−Ｔｃ間電圧Ｖb-c が上昇する。そして、現時点では、ＦＥＴ３０がオフ状態であるので、クランプ回路２４が動作し、この電圧Ｖb-c が第１クランプ電圧以下になるように、ＦＥＴ２０を介して負荷電流ｉL を流し続ける。この結果、誘導性負荷Ｌに蓄積された磁気エネルギが放出され、負荷電流ｉL は除々に減少する。
【００４３】
次に、このように負過電流ｉL が減少し、その電流量が電磁弁の開弁状態を保持するのに必要な電流量（保持電流）に達すると、制御信号Ｓ１を再びハイレベルにして、駆動回路２２からハイレベルの駆動信号を出力させ、ＦＥＴ２０をオンさせる（時点ｔ３）。そして、その後は、負過電流ｉL を保持電流に制御すべく、制御信号Ｓ１のレベルを周期的に切り換え、ＦＥＴ２０を周期的にオン・オフさせる周知のＰＷＭ制御に移行する。
【００４４】
また、こうしたＰＷＭ制御に入ると、同時に、制御信号Ｓ２を基準電圧Ｖ２よりも高いハイレベルにして、駆動回路３２からハイレベルの駆動信号を出力させる。尚、これは、ＦＥＴ２０がターンオフしたときの端子Ｔｂ−Ｔｃ間電圧Ｖb-c を、クランプ回路２４で設定される第１クランプ電圧よりも低い第２クランプ電圧にして、ＦＥＴ２０ターンオフ後の負荷電流ｉL の変化（立下がり）を小さくし、ＰＷＭ制御による負荷電流ｉL の変化を抑えるためである。
【００４５】
即ち、時点ｔ３で、制御信号Ｓ１と共に制御信号Ｓ２をハイレベルに切り換え、駆動回路３２からハイレベルの駆動信号を出力すれば、ＦＥＴ２０がオン状態となるので、ダイオードＤ32を介して駆動回路３２からＦＥＴ３０のゲート側に電流が流れ、寄生容量Ｃ１，Ｃ２にＦＥＴ３０をオンするための電荷が充電され、ＦＥＴ３０はオン状態となる。また、このようにＦＥＴ３０が一旦オンすると、その後のＰＷＭ制御によってＦＥＴ２０がオフし、端子Ｔｂの電位が上昇しても、寄生容量Ｃ１，Ｃ２に蓄積された電荷によって、ＦＥＴ３０のゲート電位も上昇し、ＦＥＴ２０のオン状態が継続される。
【００４６】
この結果、ＦＥＴ３０がターンオフし、端子Ｔｂの電位が上昇すると、ＦＥＴ３０，ダイオードＤ30を通る電流経路Ｂで端子Ｔｂから端子Ｔａに負荷電流ｉL が流れ、端子Ｔｂ−Ｔｃ間電圧Ｖb-c は、直流電源ＢＴの電源電圧ＶB と、ダイオードＤ30の順方向降下電圧ＶD30 と、ＦＥＴ３０のオン抵抗（ドレイン−ソース間抵抗）ＲON30と、負荷電流ｉL とで決定される、第１クランプ電圧よりも低い第２クランプ電圧（＝ＶB ＋ＶD30 ＋ＲON30×ｉL ）にクランプされる。従って、ＰＷＭ制御開始後の負荷電流ｉL の立下がりは、誘導性負荷Ｌの駆動開始後（電磁弁開弁後）の立下がりに比べて緩やかとなり、負荷電流ｉL は安定する。
【００４７】
次に電磁弁を閉弁させる際には、制御信号Ｓ１，Ｓ２を共にローレベルに切り換え、駆動回路２２，３２から出力される駆動信号を共にローレベルとし、この状態を保持する（時点ｔ４）。つまり、駆動回路２２からの駆動信号をローレベルにすることにより、ＦＥＴ２０をオフさせ、また、駆動回路３２からの駆動信号もローレベルにすることにより、ＦＥＴ３０の寄生容量Ｃ１，Ｃ２に蓄積された電荷を放電回路３４を介して放電させて、ＦＥＴ３０をオフさせる。そして、このように各ＦＥＴ２０，３０をオフさせると、その直後には、誘導性負荷Ｌに蓄積された磁気エネルギにより端子Ｔｂの電位が上昇するので、クランプ回路２４が動作し、ＦＥＴ２０を介して負荷電流ｉL を流すが、その後は負荷電流ｉL が０になり、端子Ｔｂ−Ｔｃ間電圧Ｖb-c は直流電源ＢＴの電源電圧ＶB になる。
【００４８】
以上のように、本実施例の誘導性負荷の駆動装置においては、クランプ電圧切換用の第２スイッチング素子として、ｎチャネルＭＯＳＦＥＴ３０を使用していることから、電流損失の少ない駆動装置を実現できる。また本実施例では、クランプ電圧切換用の第２スイッチング素子としてｎチャネルＭＯＳＦＥＴ３０を使用しているにも関わらず、ｎチャネルＭＯＳＦＥＴ３０をオンするために、直流電源ＢＴの高電位側電位よりも高い電位の駆動信号を用いる必要がないため、ｎチャネルＭＯＳＦＥＴ３０をオンするために特別な昇圧回路を設けることなく実現でき、回路構成を簡単にすることができる。
【００４９】
尚、ＭＯＳＦＥＴ３０の寄生容量Ｃ１，Ｃ２だけではＭＯＳＦＥＴ３０をＯＮさせるだけの電荷を蓄積できない場合には、別途、ＭＯＳＦＥＴ３０のゲート−ソース間，ゲート−ドレイン間に容量を設けるようにしてもよい。
また、例えば、本実施例の駆動装置を半導体集積回路内に組み込みＩＣ化する場合には、第２スイッチング素子としてＰＮＰトランジスタを用いた従来装置のように、第２スイッチング素子に流す電流量を確保するためにチップ面積を大きくする必要がなく、駆動装置のＩＣ化を容易に図ることができる。特に、本実施例では、通電制御用の第１スイッチング素子にも、クランプ電圧切換用の第２スイッチング素子と同じｎチャネルＭＯＳＦＥＴ２０を用いており、また駆動回路２２，３２を構成する比較器２２ａ，３２ａについても、ｎチャネルＭＯＳＦＥＴにて構成できることから、駆動装置のＩＣ化を極めて簡単に実現できる。
【００５０】
但し、本実施例の駆動装置は、ＩＣ化を図ることなく、上記各構成要素を個別部品で構成するようにしても、従来装置に比べて、構成が簡単で且つ損失が少ない駆動装置を実現できることはいうまでもない。
尚、本実施例の駆動装置を半導体集積回路にて実現する場合、上記各インピーダンス素子Ｚ20，Ｚ22，Ｚ30，Ｚ32，Ｚ34，Ｚ36，Ｚ38を拡散抵抗にて構成すれば製造が容易になるが、第２スイッチング素子を構成するｎチャネルＭＯＳＦＥＴ３０のゲートに接続されるインピーダンス素子Ｚ30については、薄膜抵抗にて構成することが望ましい。これは、ｎチャネルＭＯＳＦＥＴ３０のゲートに接続されるインピーダンス素子を拡散抵抗にて構成すると、ｎチャネルＭＯＳＦＥＴ３０のゲートと基板のグランドとの間に寄生容量が形成されることになり、この寄生容量によって、ｎチャネルＭＯＳＦＥＴ３０がオンし難くなるからである。
【００５１】
ここで、上記実施例では、第２スイッチング素子としてのＦＥＴ３０をオン状態に保持するための充電手段として、駆動回路３２の出力端とＦＥＴ３０のゲートとの間に設けた整流素子（詳しくはダイオードＤ32）を用いるものとして説明したが、充電手段としては、駆動回路３２からの駆動信号がハイレベルであるとき、ＦＥＴ２０がオンした際に、ＦＥＴ３０のゲートに電流を流し込んで、ゲート電位をＦＥＴ３０をオンさせることができればよいことから、直流電源ＢＴから電源供給を受けてＦＥＴ３０のゲートに電流を流し込むように構成することもできる。
【００５２】
以下、このように構成した駆動装置を、本発明の第２実施例として、図４を用いて説明する。尚、本実施例の駆動装置は、図２に示した第１実施例の駆動装置に対して、ＦＥＴ３０の駆動系を変更したものであり、それ以外は、第１実施例と略同様であるので、以下の説明においては、上記第１実施例と異なる部分についてのみ説明し、第１実施例と同じ部分については、図４において同一符号を付し、説明は省略する。
【００５３】
図４に示す如く、本実施例の駆動装置においては、駆動回路３２からＦＥＴ３０のゲートに至る経路上に、定電流源４２，４４と、ＮＰＮトランジスタＴｒ40，Ｔｒ42，Ｔｒ44，Ｔｒ46と、ダイオードＤ40と、抵抗等のインピーダンス素子Ｚ40とからなる充放電回路４０が設けられている。
【００５４】
充放電回路４０において、ＮＰＮトランジスタＴｒ40のコレクタは、端子Ｔａを介して直流電源ＢＴの高電位側に接続され、エミッタはダイオードＤ40を介して、一端がＦＥＴ３０のゲートに接続されたインピーダンス素子Ｚ30の他端に接続されている。このため、ＮＰＮトランジスタＴｒ40がオン状態であれば、ＦＥＴ２０のオン時に、直流電源ＢＴから、ＮＰＮトランジスタＴｒ40，ダイオードＤ40，インピーダンス素子Ｚ30を介して、ＦＥＴ３０のゲートに電流が流れ込み、ＦＥＴ３０がオンすると共に、その寄生容量Ｃ１，Ｃ２が充電されることになる。従って、本実施例では、ＮＰＮトランジスタＴｒ40とダイオードＤ40とが充電手段として機能し、ＮＰＮトランジスタＴｒ40は、請求項７に記載の第３スイッチング素子に相当することになる。尚、ダイオードＤ40は、ＦＥＴ３０側からの電流の逆流を防止するものであるが、ＮＰＮトランジスタＴｒ40の耐圧が充分大きければ、ＮＰＮトランジスタＴｒ40だけで逆流を防止でき、ダイオードＤ40を省略できる。
【００５５】
一方、ダイオードＤ40とインピーダンス素子Ｚ30との接続点には、ＮＰＮトランジスタＴｒ46のコレクタが接続され、ＮＰＮトランジスタＴｒ46のエミッタは、端子Ｔｃを介して直流電源ＢＴの低電位側に接続されている。従って、ＮＰＮトランジスタＴｒ46がオンすれば、第１実施例と同様に放電経路が形成されて、ＦＥＴ３０の寄生容量Ｃ１，Ｃ２に蓄積された電荷が放電され、ＦＥＴ３０がオフすることになる。尚、インピーダンス素子Ｚ40は、ＮＰＮトランジスタＴｒ46のベース−エミッタ間に設けられている。
【００５６】
また、駆動回路３２の出力端には、ＮＰＮトランジスタＴｒ42のベースが接続されており、ＮＰＮトランジスタＴｒ42のコレクタは、直流電源ＢＴから電源供給を受けて定電流を流す定電流源４２に接続され、エミッタは端子Ｔｃに接続されている。また、このＮＰＮトランジスタＴｒ42のコレクタには、ＮＰＮトランジスタＴｒ44のベースが接続され、ＮＰＮトランジスタＴｒ44のコレクタは、直流電源ＢＴから電源供給を受けて定電流を流す定電流源４４に接続されると共に、ＮＰＮトランジスタＴｒ40のベースに接続され、エミッタは、ＮＰＮトランジスタＴｒ46のベースに接続されている。
【００５７】
このように構成された充放電回路４０においては、駆動回路３２からの駆動信号がハイレベルになると、ＮＰＮトランジスタＴｒ42がオン，ＮＰＮトランジスタＴｒ44がオフすることから、充電用のＮＰＮトランジスタＴｒ40がオン状態となり、放電用のＮＰＮトランジスタＴｒ46がオフ状態となる。また、駆動回路３２からの駆動信号がローレベルになると、ＮＰＮトランジスタＴｒ42がオフ，ＮＰＮトランジスタＴｒ44がオンすることから、放電用のＮＰＮトランジスタＴｒ46がオン状態となり、充電用のＮＰＮトランジスタＴｒ40がオフ状態となる。
【００５８】
このため、本実施例の駆動装置においても、第１実施例と同様、駆動回路３２からハイレベルの駆動信号を出力させれば、ＦＥＴ３０をオンさせることができ、駆動回路３２からローレベルの駆動信号を出力させれば、ＦＥＴ３０をオフさせることができる。従って、本実施例の駆動装置においても、第１実施例と同様の効果を得ることができる。
【００５９】
尚、図４から明らかな如く、本実施例の駆動装置は、駆動回路２２，３２に基準電圧として同一の電圧Ｖｏを入力するように構成した点、及び、クランプ回路２４をダイオードＤ24と３個のツェナーダイオードＺＤａ〜ＺＤｃとから構成した点が、第１実施例と異なるが、その動作は第１実施例の駆動装置と全く同様である。
【００６０】
以上、本発明の実施例について説明したが、本発明は上記実施例に限定されるものではなく、種々の態様を採ることができる。
例えば、上記各実施例では、誘導性負荷Ｌの通電制御用の第１スイッチング素子をｎチャネルＭＯＳＦＥＴにて構成したが、第１スイッチング素子としては、例えばＮＰＮトランジスタ等、駆動装置の製造或いは動作に影響を与えることのないスイッチング素子であれば使用することができる。また、上記各実施例では、クランプ回路２４を、電流方向制限用のダイオードとクランプ電圧設定用のツェナーダイオードとの直列回路にて構成し、これをＦＥＴ２０のゲート−ドレイン間に接続したが、クランプ手段としては、端子Ｔｂ−Ｔｃ間を第１クランプ電圧以下に保持できれば他のクランプ回路でもよく、また、端子Ｔｂ−Ｔｃ間に直接設けるようにしてもよい。また、上記各実施例では、ＦＥＴ３０のオン時の電流方向を規制する整流手段や、充電手段を構成する整流素子に、ダイオードを用いるものとして説明したが、これら各部は、電流方向を一方向に規制できるものであればよい。また次に、上記各実施例では、ＦＥＴ３０の寄生容量Ｃ１，Ｃ２に電荷を充放電する経路上にインピーダンス素子Ｚ30（第１実施例では、更にＺ32，Ｚ34）を設けているが、これは充放電時の電流量を制限するためであり、省略することもできる。
【図面の簡単な説明】
【図１】  本発明の誘導性負荷の駆動装置の構成を例示するブロック図である。
【図２】  第１実施例の誘導性負荷の駆動装置の構成を表す電気回路図である。
【図３】  第１実施例の駆動装置の動作の一例を表すタイムチャートである。
【図４】  第２実施例の誘導性負荷の駆動装置の構成を表す電気回路図である。
【図５】  従来の誘導性負荷の駆動装置の構成を表す電気回路図である。
【符号の説明】
２…第１スイッチング素子    ４…クランプ手段    ８…整流手段
６…第２スイッチング素子（ＭＯＳＦＥＴ）    １０…充電手段
１２…放電手段    ＢＴ…直流電源    Ｌ…誘導性負荷
２０，３０…ｎチャネルＭＯＳＦＥＴ    ２４…クランプ回路
Ｄ30，Ｄ32…ダイオード    ３４…放電回路    ４０…充放電回路
【図１】
0003849276.tif 000002
【図２】
0003849276.tif 000003
【図３】
0003849276.tif 000004
【図４】
0003849276.tif 000005
【図５】
0003849276.tif 000006