(57)【特許請求の範囲】
【請求項１】
リチウムイオン電池からなるリチウムイオン電源と、
リチウムイオン電源と負荷に直列に接続された放電制御ＦＥＴと、
該放電制御ＦＥＴを制御するＦＥＴ制御回路と、
リチウムイオン電源の過放電を検出する過放電検出回路、及び、過電流を検出する過電流検出回路と、を有し、
過放電検出回路により過放電が検出されたとき、または過電流検出回路により過電流が検出されたとき、放電制御ＦＥＴがＯＦＦされるリチウムイオン電源装置であって、
ＯＲ回路を介して、過放電検出回路及び前記過電流検出回路から放電制御ＦＥＴをＯＦＦさせる信号が入力され、該信号を遅延時間だけ遅延させて、ＦＥＴ制御回路に出力する遅延回路であって、該遅延時間を過放電検出時の方が過電流検出時よりも長くなるように可変する遅延回路
を設けたことを特徴とするリチウムイオン電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、リチウムイオン電池の過放電及び過電流を検出し、過放電促進及び過電流放電を防止するリチウムイオン電源監視ＩＣを有するリチウムイオン電源装置に関するものである。
【０００２】
【従来の技術】
リチウムイオン電源は、その特性上、安定動作をさせるためにリチウムイオン電源監視ＩＣと呼ばれる保護ＩＣを内蔵しており、保護機能のうちの過放電検出及び過電流検出には外部ノイズを防ぐために遅延回路が付加されている。
【０００３】
従来のリチウムイオン電源装置（「電池パック」という）の要部ブロック図を図５に示す。同図において、１は１個または複数個のリチウムイオン電池からなるリチウムイオン電源、２は放電制御ＦＥＴ、３はＦＥＴ制御回路、４は第１コンパレータ、５は第１遅延回路、６は第２コンパレータ、７は第２遅延回路、８はＯＲ回路、９は＋端子、１０は−端子、１１は外部負荷である。
【０００４】
第１コンパレータ４は、リチウムイオン電源１の電圧を監視しており、その電圧が所定電圧Ｖref1以下になると、ハイレベルの出力となり、この出力は第１遅延回路５を介して、所定時間Ｔ１経過後、ＯＲ回路８へ入力される。これを受けてＯＲ回路８からはＦＥＴ制御回路３へＦＥＴ／ＯＦＦ信号が出力される（ＯＲ回路８の出力がハイレベルとなる）。そして、ＦＥＴ制御回路３はＦＥＴ／ＯＦＦ信号を入力すると、放電制御ＦＥＴ２をＯＦＦさせるようになっているので、放電制御ＦＥＴ２がＯＦＦとなり、リチウムイオン電源１の過放電促進が防止される。
【０００５】
第２コンパレータ６は、リチウムイオン電源１から流れる電流量を、放電制御ＦＥＴ２のＯＮ抵抗により電圧に変換して監視しており、所定電圧Ｖref2以上になると、ハイレベルの出力となり、この出力は第２遅延回路７を介して、所定時間Ｔ２経過後、ＯＲ回路８へ入力される。これを受けてＯＲ回路８からはＦＥＴ制御回路３へＦＥＴ／ＯＦＦ信号が出力され（ＯＲ回路８の出力がハイレベルとなり）、ＦＥＴ制御回路３により放電制御ＦＥＴ２がＯＦＦされ、リチウムイオン電源１の過電流放電が防止される。
【０００６】
そして、過電流が発生した場合、リチウムイオン電源１の内部インピーダンスによりリチウムイオン電源１の電圧が低下し、過放電の状態であると誤判定してしまう可能性があるので、第１遅延回路５での遅延時間Ｔ１を、第２遅延回路７での遅延時間Ｔ２よりも長くしておく必要がある。
【０００７】
【発明が解決しようとする課題】
このように、過放電検出時の遅延時間と、過電流検出時の遅延時間とが異なるので、従来技術においては、過放電検出用の遅延回路と過電流検出用の遅延回路というように、２つの遅延回路を設けているために、コスト高になってしまうとともに、遅延回路の構成要素としてコンデンサが含まれていることから、ＩＣチップ面積及びそれを登載する基板の面積の増大につながり、その分、リチウムイオン電池の大きさを制限することになって、その電源容量を低下させてしまっていた。
【０００８】
また、コンデンサの容量のばらつきなどにより、遅延回路における遅延時間はばらつくので、２つの遅延回路における本来あるべき遅延時間の関係が逆転してしまい、過放電、過電流を正確に検出することができない可能性がある。
【０００９】
そこで、本発明は、コスト低下及びＩＣチップ面積の縮小を実現し、かつ、過放電、過電流をより正確に検出することができるリチウムイオン電源装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の目的を達成するため、本発明のリチウムイオン電源装置は、リチウムイオン電池からなるリチウムイオン電源と、リチウムイオン電源と負荷に直列に接続された放電制御ＦＥＴと、該放電制御ＦＥＴを制御するＦＥＴ制御回路と、リチウムイオン電源の過放電を検出する過放電検出回路、及び、過電流を検出する過電流検出回路と、を有し、過放電検出回路により過放電が検出されたとき、または過電流検出回路により過電流が検出されたとき、放電制御ＦＥＴがＯＦＦされるリチウムイオン電源装置であって、ＯＲ回路を介して、過放電検出回路及び前記過電流検出回路から放電制御ＦＥＴをＯＦＦさせる信号が入力され、該信号を遅延時間だけ遅延させて、ＦＥＴ制御回路に出力する遅延回路であって、該遅延時間を過放電検出時の方が過電流検出時よりも長くなるように可変する遅延回路を設けたものである。
【００１１】
上記構成により、遅延回路の遅延時間を過放電検出時の方が過電流検出時よりも長くなるように制御すれば、遅延回路を１つにすることができるため、コストを低下させることができるとともに、ＩＣチップ面積を縮小することができる。
【００１２】
また、１つの遅延回路で、過放電検出時の遅延時間と、過電流検出時の遅延時間を設けるので、遅延回路の遅延時間がばらつくとしても、２つの遅延時間の関係が逆転することはなく、過放電、過電流を正確に検出することができる。
【００１３】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。図１は本発明の一実施形態であるリチウムイオン電源装置の要部ブロック図であって、図５の従来技術と同一部分には同一符号を付してそれらの説明を省略する。
【００１４】
ＦＥＴ制御回路３は、遅延回路１０１の出力を入力するが、遅延回路１０１の出力がされない（ローレベルである）場合は、放電制御ＦＥＴ２をＯＮにし、遅延回路１０１の出力がＦＥＴ／ＯＦＦ信号（ハイレベル）である場合は、放電制御ＦＥＴ２をＯＦＦにするようになっている。
【００１５】
１０１は遅延時間をＴ１、Ｔ２（Ｔ１＞Ｔ２）の２種類に切り換え可能な遅延回路であって、第１入力としてＯＲ回路８の出力を、第２入力として第２コンパレータ６の出力を、それぞれ入力する。そして、この遅延回路１０１は、第１入力がローレベルであるときは動作せず、出力がローレベルとなる。したがって、過放電も過電流も検出されず、正常であるときは、放電制御ＦＥＴ２がＯＮとなり、外部負荷１１が駆動される。
【００１６】
一方、第１入力がハイレベルになると、第２入力の状態に応じて切り替わる遅延時間が経過した後、遅延回路１０１の出力はハイレベルに切り替わる。尚、第２入力がローレベルである、つまり、過電流が検出されていないときは、遅延時間はＴ１となり、第２入力がハイレベルである、つまり、過電流が検出されているときは、遅延時間はＴ２となる。
【００１７】
したがって、過放電、過電流の少なくとも一方が検出されると、遅延時間Ｔ１、Ｔ２のどちらか一方が経過後に、放電制御ＦＥＴ２がＯＦＦとなり、過放電促進、過電流放電が防止されるとともに、過放電検出時の遅延時間の方が過電流検出時の遅延時間よりも長くなっており、過放電、過電流を正確に検出することができる。
【００１８】
遅延回路１０１の具体的な構成例を図２に示す。同図において、２１は第１入力端子、２２は第２入力端子、ＣＣ１、ＣＣ２、ＣＣ３、ＣＣ４はそれぞれ電流Ｉ１、Ｉ２、Ｉ３、Ｉ４（Ｉ３＞Ｉ４）を出力する定電流源であって、Ｑ１、Ｑ２、Ｑ６はＰＮＰ型トランジスタ、Ｑ３、Ｑ４、Ｑ５はＮＰＮ型トランジスタ、ＳＷ１、ＳＷ２、ＳＷ３はスイッチ回路、ＫＳＷは切り換えスイッチ回路、Ｒ１、Ｒ２は抵抗、Ｃはコンデンサ、ＣＶは定電圧源である。
【００１９】
トランジスタＱ１、Ｑ２は差動対を形成しており、トランジスタＱ１のベースはスイッチ回路ＳＷ１を介した定電流源ＣＣ１とコンデンサＣとの接続点に接続されており、トランジスタＱ２のベースはスイッチ回路ＳＷ３及び切り換えスイッチ回路ＫＳＷを介した２つの定電流源ＣＣ３、ＣＣ４と抵抗Ｒ１との接続点に接続されている。また、トランジスタＱ１、Ｑ２のエミッタ側にはスイッチ回路ＳＷ２を介して定電流源ＣＣ２が接続されており、トランジスタＱ１、Ｑ２のコレクタ側にはトランジスタＱ３、Ｑ４で構成されたカレントミラー回路の入力側（トランジスタＱ３のコレクタ）、出力側（トランジスタＱ４のコレクタ）がそれぞれ接続されている。
【００２０】
トランジスタＱ５のベースはトランジスタＱ２、Ｑ４のコレクタ同士の接続点に接続されており、コレクタには抵抗Ｒ２を負荷として定電圧源ＣＶが接続されている。トランジスタＱ６のベースは抵抗Ｒ２とトランジスタＱ５のコレクタとの接続点に接続されており、エミッタには定電圧源ＣＶが接続されており、トランジスタＱ６のコレクタが遅延回路１０１の出力端子となる。
【００２１】
遅延回路１０１の入力である第１入力、第２入力はそれぞれ第１入力端子２１、第２入力端子２２から入力される。そして、スイッチ回路ＳＷ１、ＳＷ２、ＳＷ３には第１入力端子２１からの第１入力が与えられており、第１入力がハイレベルになるとスイッチ回路ＳＷ１、ＳＷ２、ＳＷ３はＯＮとなるようになっている。また、切り換えスイッチＫＳＷには第２入力端子２２からの第２入力が与えられており、切り換えスイッチＫＳＷは、第２入力がローレベルであるときは、定電流源ＣＣ３側へ切り替わり、第２入力がハイレベルであるときは、定電流源ＣＣ４側へ切り替わるようになっている。
【００２２】
以上のような構成により、過放電あるいは過電流を検出している間のみ動作し、トランジスタＱ１のベース電圧がトランジスタＱ２のベース電圧を越えた時点で、トランジスタＱ６のコレクタに出力が現れるわけであるが、トランジスタＱ２のベース電圧が急峻に立ち上がるのに対して、トランジスタＱ１のベース電圧はコンデンサＣの働きにより時間の経過とともに徐々に上昇するので、遅延時間が設けられることになる。
【００２３】
そして、トランジスタＱ２のベース電圧は、抵抗Ｒ１の抵抗値をＲ１とすると、過放電を検出した際はＩ３・Ｒ１、過電流を検出した際はＩ４・Ｒ１であり、Ｉ３＞Ｉ４であることから、過放電検出時の方が過電流検出時よりも高く、したがって、過放電検出時の遅延時間の方が過電流検出時の遅延時間よりも長くなる（図４参照）。
【００２４】
また、コンデンサＣの容量のばらつきがあったとしても、過放電検出時、過電流検出時のそれぞれの遅延時間は同一方向にばらつくので、２つの遅延時間の関係が逆転することはなくなり、過放電、過電流を正確に検出することができる。
【００２５】
例えば、本実施形態では、リチウムイオン電池を１個（リチウムイオン電池１個の電圧≒３．６Ｖ）接続した場合において、Ｉ４・Ｒ１を２．３Ｖ、Ｉ３・Ｒ１を３．５Ｖとすることにより、Ｔ２がＴ１よりも１０ｍｓ程度長くなるようにしている。
【００２６】
尚、本発明は、上述の実施形態に限定されるものではなく、放電制御ＦＥＴ２と−端子１０との間に充電制御用のＦＥＴが挿入されているようなリチウムイオン電源でも構わない。
【００２７】
また、遅延回路については、図２においてトランジスタＱ２のベース電圧を発生させる定電流源ＣＣ３、ＣＣ４の接続を図３に示すようにしても良く、この場合は、切り換えスイッチＫＳＷを第２入力がハイレベルであるときはＯＦＦ、ローレベルであるときはＯＮとなるようにしておけば良い。
【００２８】
【発明の効果】
以上説明したように、本発明のリチウムイオン電源装置によれば、遅延回路を１つにすることができるので、コストを低下させることができるとともに、ＩＣチップ面積を縮小することができ、かつ、遅延回路１つで、過放電検出時の遅延時間と、過電流検出時の遅延時間を設けるので、遅延回路の遅延時間がばらつくとしても、２つの遅延時間の関係が逆転することはなく、過放電、過電流を正確に検出することができる。
【図面の簡単な説明】
【図１】  本発明の一実施形態であるリチウムイオン電源装置のブロック図。
【図２】  本発明の一実施形態であるリチウムイオン電源装置における遅延回路の一構成例を示す図。
【図３】  本発明の一実施形態であるリチウムイオン電源装置における遅延回路の一構成例を示す図。
【図４】  過放電検出時と過電流検出時の遅延時間の相違を説明する図。
【図５】  従来のリチウムイオン電源装置のブロック図。
【符号の説明】
１    リチウムイオン電源
２    放電制御ＦＥＴ
３    ＦＥＴ制御回路
４    第１コンパレータ
５    第１遅延回路
６    第２コンパレータ
７    第２遅延回路
８    ＯＲ回路
９    ＋端子
１０  −端子
１１  外部負荷
２１  第１入力端子
２２  第２入力端子
ＣＣ１、ＣＣ２、ＣＣ３、ＣＣ４  定電流源
Ｑ１、Ｑ２、Ｑ６  ＰＮＰ型トランジスタ
Ｑ３、Ｑ４、Ｑ５  ＮＰＮ型トランジスタ
ＳＷ１、ＳＷ２、ＳＷ３  スイッチ回路
ＫＳＷ  切り換えスイッチ回路
Ｒ１、Ｒ２  抵抗
Ｃ    コンデンサ
ＣＶ  定電圧源
１００  リチウムイオン電源監視ＩＣ
２００  リチウムイオン電源装置（電源パック）
【図１】
0003838708.tif 000002
【図２】
0003838708.tif 000003
【図３】
0003838708.tif 000004
【図４】
0003838708.tif 000005
【図５】
0003838708.tif 000006