【手続補正書】
【提出日】平成29年12月20日(2017.12.20)
【手続補正１】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
ページテーブルを有するメモリを制御するためのメモリコントローラであって、
前記ページテーブルは、第１エントリを含む第１テーブル及び第２エントリを含む第２テーブルを用いて格納するように構成され、
前記第１エントリは、
第１タイム区間の間に活性化されたメモリの第１メモリローを識別する第１識別子と、 前記第１タイム区間の間に残りの第１タイムを示すタイムアウトカウンターと、を含み、
前記第２エントリは、
少なくとも１つの第２タイム区間の間に活性化されたメモリの第２メモリローを識別する第２識別子と、
前記第２メモリローのアクティベーションの数量をカウントするアクティベーションカウンターと、
前記少なくとも１つの第２タイム区間の間に残りの第２タイムを示す第２タイムアウトカウンターと、を含むことを特徴とするメモリコントローラ。
【請求項２】
前記第２メモリローに隣接して位置するメモリの隣接メモリロー内に格納されたデータの劣化無しに前記第２メモリローの最大許容アクティベーション数が許容されるタイム区間である最大アクティベーションウインドーの間に、前記第２メモリローのアクティベーションの数量は、前記第２メモリローの最大許容アクティベーション数に寄与することを特徴とする請求項１に記載のメモリコントローラ。
【請求項３】
前記第２メモリローに隣接して位置するメモリの隣接メモリローのリフレッシュ無しに前記第２メモリローの最大許容アクティベーション数が許容されるタイム区間である最大アクティベーションウインドーの間に、前記第２メモリローのアクティベーションの数量は、前記第２メモリローの最大許容アクティベーション数に寄与することを特徴とする請求項１に記載のメモリコントローラ。
【請求項４】
前記少なくとも１つの第２タイム区間は、前記最大アクティベーションウインドー内で前記第２メモリローの最大許容アクティベーション数の各々の間の平均時間であることを特徴とする請求項３に記載のメモリコントローラ。
【請求項５】
前記メモリコントローラは、
前記メモリのメモリローをアクティベーションするためのリクエストを受信し、
前記メモリローが前記第２エントリの第２識別子によって識別された第２メモリローにマッチするか否かを決定し、
前記メモリローが前記第２エントリの第２識別子によって識別された第２メモリローにマッチすることを決定した結果に応答して、前記アクティベーションカウンターが前記最大許容アクティベーション数を示すか否かを決定し、
前記アクティベーションカウンターが前記最大許容アクティベーション数を示すことを決定した結果に応答して、前記メモリのリフレッシュ動作及び前記リクエストのストーリング動作（ｓｔａｌｌｉｎｇ  ｏｐｅｒｒａｔｉｏｎ）の中の１つを実行することを特徴とする請求項４に記載のメモリコントローラ。
【請求項６】
前記メモリコントローラは、前記アクティベーションカウンターが前記最大許容アクティベーション数を示さないことを決定した結果に応答して、前記アクティベーションカウンターを増加させ、前記第２メモリローをアクティベーションすることを特徴とする請求項５に記載のメモリコントローラ。
【請求項７】
前記メモリコントローラは、
前記メモリのメモリローをアクティベーションするためのリクエストを受信し、
前記メモリローが前記第１エントリの第１識別子によって識別された第１メモリローにマッチすることを決定し、
前記第１エントリの割当てを取り消し、
前記第２テーブル内で前記メモリローの対応エントリを割当て、
前記メモリローをアクティベーションすることを特徴とする請求項４に記載のメモリコントローラ。
【請求項８】
前記メモリコントローラは、
前記メモリのメモリローをアクティベーションするためのリクエストを受信し、
前記メモリローが前記第１エントリの第１識別子によって識別された第１メモリローにマッチしないことを決定し、
前記第１テーブル内で前記メモリローの対応エントリを割当てることを特徴とする請求項４に記載のメモリコントローラ。
【請求項９】
前記メモリコントローラは、
前記メモリのメモリローをアクティベーションするためのリクエストを受信し、
前記メモリローが前記第１エントリの第１識別子によって識別された第１メモリローにマッチすることを決定し、
前記第２テーブルが前記第１メモリローに対応する追加エントリを割当てることが不可能であることを決定し、
前記第２テーブルが前記第１メモリローに対応する追加エントリを割当てることが不可能であるとの決定に応答して、前記メモリのリフレッシュ動作及び前記リクエストのストーリング動作（ｓｔａｌｌｉｎｇ  ｏｐｅｒｒａｔｉｏｎ）の中の１つを実行することを特徴とする請求項４に記載のメモリコントローラ。
【請求項１０】
前記メモリコントローラは、
前記少なくとも１つの第２タイム区間が前記第２タイムアウトカウンターから経過したか否かを決定し、
前記少なくとも１つの第２タイム区間が前記第２タイムアウトカウンターから経過したことを決定した結果に応答して、前記アクティベーションカウンターを減少させることを特徴とする請求項４に記載のメモリコントローラ。
【請求項１１】
メモリコントローラによりメモリのメモリローに対するアクティベーションをトラッキングする方法であって、
メモリ内にページテーブルを格納する段階と、
前記ページテーブルを用いて前記メモリのメモリローに対するアクティベーションをトラッキングする段階と、を有し、
前記ページテーブルは、第１エントリを含む第１テーブル及び第２エントリを含む第２テーブルを用いて格納するように構成され、
前記第１エントリは、
第１タイム区間の間に活性化されたメモリの第１メモリローを識別する第１識別子と、
前記第１タイム区間の間に残りの第１タイムを示すタイムアウトカウンターと、を含み、
前記第２エントリは、
少なくとも１つの第２タイム区間の間に活性化されたメモリの第２メモリローを識別する第２識別子と、
前記第２メモリローのアクティベーションの数量をカウントするアクティベーションカウンターと、
前記少なくとも１つの第２タイム区間の間に残りの第２タイムを示す第２タイムアウトカウンターと、を含むことを特徴とするトラッキング方法。
【請求項１２】
前記第２メモリローに隣接して位置するメモリの隣接メモリロー内に格納されたデータの劣化無しに前記第２メモリローの最大許容アクティベーション数が許容されるタイム区間である最大アクティベーションウインドーの間に、前記第２メモリローのアクティベーションの数量は、前記第２メモリローの最大許容アクティベーション数に寄与することを特徴とする請求項１１に記載のトラッキング方法。
【請求項１３】
前記第２メモリローに隣接して位置するメモリの隣接メモリローのリフレッシュ無しに前記第２メモリローの最大許容アクティベーション数が許容されるタイム区間である最大アクティベーションウインドーの間に、前記第２メモリローのアクティベーションの数量は、前記第２メモリローの最大許容アクティベーション数に寄与することを特徴とする請求項１１に記載のトラッキング方法。
【請求項１４】
前記少なくとも１つの第２タイム区間は、前記最大アクティベーションウインドー内で前記第２メモリローの最大許容アクティベーション数の各々の間の平均時間であることを特徴とする請求項１３に記載のトラッキング方法。
【請求項１５】
前記メモリのメモリローに対するアクティベーションをトラッキングする段階は、
前記メモリのメモリローをアクティベーションするためのリクエストを受信する段階と、
前記メモリローが前記第２エントリの第２識別子によって識別された第２メモリローにマッチするか否かを決定する段階と、
前記メモリローが前記第２エントリの第２識別子によって識別された第２メモリローにマッチすることを決定した場合、前記アクティベーションカウンターが前記最大許容アクティベーション数を示すか否かを決定する段階と、
前記アクティベーションカウンターが前記最大許容アクティベーション数を示すことを決定した場合、前記メモリのリフレッシュ動作及び前記リクエストのストーリング動作（ｓｔａｌｌｉｎｇ  ｏｐｅｒｒａｔｉｏｎ）の中の１つを実行する段階と、を含むことを特徴とする請求項１４に記載のトラッキング方法。
【請求項１６】
前記メモリのメモリローに対するアクティベーションをトラッキングする段階は、
前記アクティベーションカウンターが前記最大許容アクティベーション数を示さないことを決定した場合、前記アクティベーションカウンターを増加させ、前記第２メモリローをアクティベーションする段階を更に含むことを特徴とする請求項１５に記載のトラッキング方法。
【請求項１７】
前記メモリのメモリローに対するアクティベーションをトラッキングする段階は、
前記メモリのメモリローをアクティベーションするためのリクエストを受信する段階と、
前記メモリローが前記第１エントリの第１識別子によって識別された第１メモリローにマッチすることを決定する段階と、
前記第１エントリの割当てを取り消す段階と、
前記第２テーブル内で前記メモリローの対応エントリを割当てる段階と、
前記メモリローをアクティベーションする段階と、を含むことを特徴とする請求項１４に記載のトラッキング方法。
【請求項１８】
前記メモリのメモリローに対するアクティベーションをトラッキングする段階は、
前記メモリのメモリローをアクティベーションするためのリクエストを受信する段階と、
前記メモリローが前記第１エントリの第１識別子によって識別された第１メモリローにマッチしないことを決定する段階と、
前記第１テーブル内で前記メモリローの対応エントリを割当てる段階と、を含むことを特徴とする請求項１４に記載のトラッキング方法。
【請求項１９】
前記メモリのメモリローに対するアクティベーションをトラッキングする段階は、
前記メモリのメモリローをアクティベーションするためのリクエストを受信する段階と、
前記メモリローが前記第１エントリの第１識別子によって識別された第１メモリローにマッチすることを決定する段階と、
前記第２テーブルが前記第１メモリローに対応する追加エントリを割当てることが不可能であることを決定する段階と、
前記第２テーブルが前記第１メモリローに対応する追加エントリを割当てることが不可能であるとの決定に応答して、前記メモリのリフレッシュ動作及び前記リクエストのストーリング動作（ｓｔａｌｌｉｎｇ  ｏｐｅｒｒａｔｉｏｎ）の中の１つを実行する段階と、を含むことを特徴とする請求項１４に記載のトラッキング方法。
【請求項２０】
前記メモリのメモリローに対するアクティベーションをトラッキングする段階は、
前記少なくとも１つの第２タイム区間が前記第２タイムアウトカウンターから経過したか否かを決定する段階と、
前記少なくとも１つの第２タイム区間が前記第２タイムアウトカウンターから経過したことを決定した場合、前記アクティベーションカウンターを減少させる段階と、を含むことを特徴とする請求項１４に記載のトラッキング方法。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
上記目的を達成するためになされた本発明の一態様によるページテーブルを有するメモリを制御するためのメモリコントローラにおいて、前記ページテーブルは、第１エントリを含む第１テーブル及び第２エントリを含む第２テーブルを用いて格納するように構成され、前記第１エントリは、第１タイム区間の間に活性化されたメモリの第１メモリローを識別する第１識別子と、前記第１タイム区間の間に残りの第１タイムを示すタイムアウトカウンターと、を含み、前記第２エントリは、少なくとも１つの第２タイム区間の間に活性化されたメモリの第２メモリローを識別する第２識別子と、前記第２メモリローのアクティベーションの数量をカウントするアクティベーションカウンターと、前記少なくとも１つの第２タイム区間の間に残りの第２タイムを示す第２タイムアウトカウンターと、を含む。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
上記目的を達成するためになされた本発明の一態様によるメモリコントローラによりメモリローに対するアクティベーションをトラッキングする方法は、メモリ内にページテーブルを格納する段階と、前記ページテーブルを用いて前記メモリのメモリローに対するアクティベーションをトラッキングする段階と、を有し、前記ページテーブルは、第１エントリを含む第１テーブル及び第２エントリを含む第２テーブルを用いて格納するように構成され、前記第１エントリは、第１タイム区間の間に活性化されたメモリの第１メモリローを識別する第１識別子と、前記第１タイム区間の間に残りの第１タイムを示すタイムアウトカウンターと、を含み、前記第２エントリは、少なくとも１つの第２タイム区間の間に活性化されたメモリの第２メモリローを識別する第２識別子と、前記第２メモリローのアクティベーションの数量をカウントするアクティベーションカウンターと、前記少なくとも１つの第２タイム区間の間に残りの第２タイムを示す第２タイムアウトカウンターと、を含む。