(57)【要約】スイッチング電源からのノイズ妨害に起因して生じる、ＰＷＭスイッチングパワーアンプの出力信号に生じる信号歪みを減少させる。スイッチング電源部１１を電源とするＰＷＭスイッチングパワーアンプの、このスイッチング動作の同期をとるクロック信号Ｓ６の繰り返し周期ｔの整数倍のクロック繰り返し周期を有し、かつこのパワーアンプで生成されたＰＷＭ電力信号Ｓ４の信号レベルが接地レベルになるタイミングに一致させた電源スイッチング制御用のクロック信号Ｓ１８を、このクロック信号Ｓ６に基づいて生成し、このクロック信号Ｓ１８によりこのスイッチング電源部１１のスイッチングのタイミングをとる。
2002067416.tif 000002
【特許請求の範囲】
【請求項１】
入力信号をＰＷＭ信号に変換するＰＷＭ変換手段と、
上記ＰＷＭ信号に変換するための基準周期となる第１のクロック信号を生成して上記ＰＷＭ変換手段に供給するＰＷＭクロック信号生成手段と、
上記ＰＷＭ信号によりスイッチング制御される電力スイッチング手段と、
上記電力スイッチング手段に電源を供給するスイッチング電源部と、
上記スイッチング電源部のスイッチング動作の基準周期となる第２のクロック信号を生成して上記スイッチング電源部に供給する電源クロック信号生成手段と
を備え、
上記電源クロック信号生成手段より生成される第２のクロック信号の起点エッジは、上記ＰＷＭ信号の可動エッジと、当該可動エッジに続く固定エッジとの間のタイミングで形成されることを特徴とするスイッチングパワーアンプ。
【請求項２】
上記電源クロック信号生成手段より生成される第２のクロック信号は、上記ＰＷＭクロック信号生成手段より生成される第１のクロック信号に同期して生成されることを特徴とする請求の範囲第１項記載のスイッチングパワーアンプ。
【請求項３】
上記電源クロック信号生成手段は、上記ＰＷＭクロック信号生成手段より生成される第１のクロック信号の起点エッジを検出してから所定時間後に第２のクロック信号の起点エッジを形成することを特徴とする請求の範囲第２項記載のスイッチングパワーアンプ。
【請求項４】
上記ＰＷＭクロック信号生成手段より生成される第１のクロック信号は、上記電源クロック信号生成手段より生成される第２のクロック信号に同期して生成されることを特徴とする請求の範囲第１項記載のスイッチングパワーアンプ。
【請求項５】
上記ＰＷＭクロック信号生成手段は、上記電源クロック信号生成手段より生成される第２のクロック信号の起点エッジを検出してから所定時間後に第１のクロック信号の起点エッジを形成することを特徴とする請求の範囲第４項記載のスイッチングパワーアンプ。
【請求項６】
上記電源クロック信号生成手段より生成される第２のクロック信号の起点エッジは、上記ＰＷＭ信号の最大変調時の可動エッジと、当該可動エッジに続く固定エッジとの間のタイミングで形成されることを特徴とする請求の範囲第１項記載のスイッチングパワーアンプ。
【請求項７】
上記電源クロック信号生成手段は、上記ＰＷＭ信号の可動エッジを検出してから所定時間後に第２のクロック信号の起点エッジを形成することを特徴とする請求の範囲第１項記載のスイッチングパワーアンプ。
【請求項８】
上記電源クロック信号生成手段より生成される第２のクロック信号の周期は、上記ＰＷＭクロック信号生成手段より生成される第１のクロック信号の周期のｎ倍（ｎは１以上の整数）であることを特徴とする請求の範囲第１項記載のスイッチングパワーアンプ。
【請求項９】
上記ＰＷＭクロック信号生成手段および上記電源クロック信号生成手段の基準クロックとして供給され、少なくとも上記第１のクロック信号の周期の１／ｍ（ｍは１以上の整数）の周期を有するマスタークロック信号を生成するマスタークロック信号生成手段をさらに備えることを特徴とする請求の範囲第１項記載のスイッチングパワーアンプ。
【請求項１０】
スイッチング電源部を有したスイッチングパワーアンプのスイッチング制御方法であって、
上記スイッチング電源部のスイッチング動作の基準周期となるクロック信号の起点エッジを、入力信号に応じて形成されるＰＷＭ信号の可動エッジと、当該可動エッジに続く固定エッジとの間のタイミングで形成するように、上記クロック信号を制御するようにしたことを特徴とするスイッチングパワーアンプのスイッチング制御方法。
【請求項１１】
スイッチング電源部を有したスイッチングパワーアンプのスイッチング制御方法であって、
上記スイッチング電源部のスイッチング動作の基準周期となるクロック信号の起点エッジを、入力信号に応じて形成されるＰＷＭ信号の最大変調時の可動エッジと、当該可動エッジに続く固定エッジとの間のタイミングで形成するように、上記スイッチング電源部を制御するようにしたことを特徴とするスイッチングパワーアンプのスイッチング制御方法。
【請求項１２】
入力信号を２の補数の関係にある第１及び第２のＰＷＭ信号に変換するＰＷＭ変換手段と、
上記第１及び第２のＰＷＭ信号に変換するための基準周期となる第１のクロック信号を生成して上記ＰＷＭ変換手段に供給するＰＷＭクロック信号生成手段と、
上記第１のＰＷＭ信号によりスイッチング制御される第１の電力スイッチング手段と、
上記第２のＰＷＭ信号によりスイッチング制御される第２の電力スイッチング手段と、
上記第１及び第２の電力スイッチング手段に電源を供給するスイッチング電源部と、
上記スイッチング電源部のスイッチング動作の基準周期となる第２のクロック信号を生成して上記スイッチング電源部に供給する電源クロック信号生成手段と
を備え、
上記電源クロック信号生成手段より生成される第２のクロック信号の起点エッジは、上記第１及び第２のＰＷＭ信号がともに同じ電位レベルにある区間内のタイミングで形成されることを特徴とするスイッチングパワーアンプ。
【請求項１３】
上記電源クロック信号生成手段より生成される第２のクロック信号の起点エッジは、上記第１のＰＷＭ信号の可動エッジと、当該可動エッジに続く固定エッジとの間のタイミング、または、上記第１のＰＷＭ信号の可動エッジと、当該可動エッジに先行する固定エッジとの間のタイミングで形成されることを特徴とする請求の範囲第１２項記載のスイッチングパワーアンプ。
【請求項１４】
上記電源クロック信号生成手段より生成される第２のクロック信号は、上記ＰＷＭクロック信号生成手段より生成される第１のクロック信号に同期して生成されることを特徴とする請求の範囲第１２項記載のスイッチングパワーアンプ。
【請求項１５】
上記電源クロック信号生成手段は、上記ＰＷＭクロック信号生成手段より生成される第１のクロック信号の起点エッジを検出してから所定時間後に第２のクロック信号の起点エッジを形成することを特徴とする請求の範囲第１４項記載のスイッチングパワーアンプ。
【請求項１６】
上記ＰＷＭクロック信号生成手段より生成される第１のクロック信号は、上記電源クロック信号生成手段より生成される第２のクロック信号に同期して生成されることを特徴とする請求の範囲第１２項記載のスイッチングパワーアンプ。
【請求項１７】
上記ＰＷＭクロック信号生成手段は、上記電源クロック信号生成手段より生成される第２のクロック信号の起点エッジを検出してから所定時間後に第１のクロック信号の起点エッジを形成することを特徴とする請求の範囲第１６項記載のスイッチングパワーアンプ。
【請求項１８】
上記電源クロック信号生成手段より生成される第２のクロック信号の起点エッジは、上記第１のＰＷＭ信号の最大変調時の可動エッジと、当該可動エッジに続く固定エッジとの間のタイミング、または、上記第１のＰＷＭ信号の最小変調時の可動エッジと、当該可動エッジに先行する固定エッジとの間のタイミングで形成されることを特徴とする請求の範囲第１２項記載のスイッチングパワーアンプ。
【請求項１９】
上記電源クロック信号生成手段は、上記第１のＰＷＭ信号の可動エッジを検出してから所定時間後に第２のクロック信号の起点エッジを形成することを特徴とする請求の範囲第１２項記載のスイッチングパワーアンプ。
【請求項２０】
上記電源クロック信号生成手段より生成される第２のクロック信号の周期は、上記ＰＷＭクロック信号生成手段より生成される第１のクロック信号の周期のｎ倍（ｎは１以上の整数）であることを特徴とする請求の範囲第１２項記載のスイッチングパワーアンプ。
【請求項２１】
上記ＰＷＭクロック信号生成手段および上記電源クロック信号生成手段の基準クロックとして供給され、少なくとも上記第１のクロック信号の周期の１／ｍ（ｍは１以上の整数）の周期を有するマスタークロック信号を生成するマスタークロック信号生成手段をさらに備えることを特徴とする請求の範囲第１２項記載のスイッチングパワーアンプ。
【請求項２２】
スイッチング電源部を有したスイッチングパワーアンプのスイッチング制御方法であって、
上記スイッチング電源部のスイッチング動作の基準周期となるクロック信号の起点エッジを、入力信号に応じて形成される第１のＰＷＭ信号の可動エッジと、当該可動エッジに続く固定エッジとの間のタイミング、または上記第１のＰＷＭ信号と２の補数の関係にある第２のＰＷＭ信号の可動エッジと、当該可動エッジに先行する固定エッジとの間のタイミングで形成するように、上記クロック信号を制御するようにしたことを特徴とするスイッチングパワーアンプのスイッチング制御方法。
【請求項２３】
スイッチング電源部を有したスイッチングパワーアンプのスイッチング制御方法であって、
上記スイッチング電源部のスイッチング動作の基準周期となるクロック信号の起点エッジを、入力信号に応じて形成される第１のＰＷＭ信号の最大変調時の可動エッジと、当該可動エッジに続く固定エッジとの間のタイミング、または上記第１のＰＷＭ信号と２の補数の関係にある第２のＰＷＭ信号の最大変調時の可動エッジと、当該可動エッジに先行する固定エッジとの間のタイミングで形成するように、上記クロック信号を制御するようにしたことを特徴とするスイッチングパワーアンプのスイッチング制御方法。
【発明の詳細な説明】
技術分野
本発明は、スイッチングパワーアンプ及びスイッチングパワーアンプのスイッチング制御方法に関し、詳しくは、その電源部としてスイッチング電源部を有するスイッチングパワーアンプにおいて、その電力増幅段に対するスイッチング電源部ノイズの影響を最小化する目的で適用して好適なスイッチングパワーアンプ及びスイッチングパワーアンプのスイッチング制御方法に関する。
背景技術
従来一般にＤ級増幅（ｃｌａｓｓ  Ｄ−ｏｐｅｒａｔｉｏｎ）と呼称される信号増幅器が、電力増幅器の一形態として知られている。このＤ級増幅器の典型的な一例を図７Ａに示す。この電力増幅器において、信号入力端１に入力されたアナログ信号Ｓ１がパルス幅変調増幅器（ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ  ａｍｐｌｉｆｉｅｒ）２でパルス幅変調され、このアナログ信号Ｓ１の信号レベルの変化が、パルス幅方向の変化で表されたＰＷＭ（ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ）信号Ｓ２が生成され、またこのＰＷＭ信号Ｓ２と位相反転の関係にある波形のＰＷＭ信号Ｓ３がこのパルス幅変調増幅器２で生成される。
なお以下の説明においては、ＰＷＭ信号Ｓ２の波形とＰＷＭ信号Ｓ３の波形が位相反転の関係にあるとは、これらＰＷＭ信号Ｓ２及びＳ３のうちの一方の信号波形が正極性の波形の状態であるときには他方の信号波形が負極性の波形の状態にある、所謂相補特性を示す状態にあることをいう。
またこのＤ級増幅器は電力効率が高いことで知られるが、さらに電力増幅器全体で電力効率を高めるために、電源部として、スイッチング電源回路を使用することが考えられる。図７Ａにおいて、１０は繰り返し周期一定の周期ｔのクロックてこのアナログ信号Ｓ１の信号レベルの変化に応じたＰＷＭ信号Ｓ２及びＰＷＭ信号Ｓ３の夫々が、この期間ｔを周期として繰り返される信号としてこのパルス幅変調増幅器２を介して生成され出力される。なおこれらＰＷＭ信号Ｓ２とＰＷＭ信号Ｓ３の夫々の間の信号位相関係は、先に説明されているごとくＰＷＭ信号Ｓ２の信号位相が反転された位相がＰＷＭ信号Ｓ３の信号位相となる相補特性の関係となされている。
さらにまた、スイッチング電源部１１で所定の一定出力電圧値に安定化された直流電圧が生成され、電力スイッチング回路部３に対して、このスイッチング電源部１１の＋直流電源端子＋Ｖｃｃから＋極性の直流電圧が供給される。なおこの直流電圧の−極性側は、アース端１２を介して接地されている。ただしこのＤ級増幅器が、図７Ａに一例として示した増幅器と異なり、正負電源方式の増幅器で構成さ−Ｖｃｃが出力され、＋Ｖｃｃと−Ｖｃｃの間の中性点が接地されて構成される。
この電力スイッチング回路部３は、第１のＮチャンネルパワーＭＯＳＦＥＴ（以下の説明においては第１のパワーＦＥＴと称する）４のソースと第２のＮチャンネルパワーＭＯＳＦＥＴ（以下の説明においては第２のパワーＦＥＴと称する）５のドレインの間が接続され、第１のパワーＦＥＴ４のドレイン側がスイッチング電源部１１の＋直流電源端子＋Ｖｃｃに接続され、第２のパワーＦＥＴ５のソース側が接地されて構成されている。
第１のパワーＦＥＴ４及び第２のパワーＦＥＴ５によりこのように構成され回路は、一般にハーフブリッジ回路と呼ばれている。そして、このように構成されたハーフブリッジ回路をドライブするハーフブリッジドライバとしては、図７Ａに示されているごとく、プリドライバ２８が使用されている。そしてこのプリドライバ２８としては、一例としてインターシル社のモータドライブ用プリドライバＨＩＢ２００１Ｂ（商品名）が使用されている。
そしてこのプリライバ２８を介して、このＰＷＭ信号Ｓ２が第１のパワーＦＥＴ４をＯＮ／ＯＦＦ駆動できる信号Ｓ７に変換され、このＰＷＭ信号Ｓ３が第２のパワーＦＥＴ５をＯＮ／ＯＦＦ駆動できる信号Ｓ８に変換され、これら第１のパワーＦＥＴ４がこの信号Ｓ７により駆動され、第２のパワーＦＥＴ５がこの信号Ｓ８により駆動され、これらＰＷＭ信号Ｓ７、Ｓ８によって交互にオンオフされて、第１のパワーＦＥＴ４のソースと第２のパワーＦＥＴ５のドレインの間の接続点とこの接地側の間から、これらＰＷＭ信号Ｓ７及びＳ８のパルス幅方向の変化に応じてスイッチングされて生成されたＰＷＭ電力信号Ｓ４が出力される。
そしてこのＰＷＭ電力信号Ｓ４から、コイル７とコンデンサ８で構成された高域周波数遮断型パワーフィルタ部（以下の説明においてはパワーＬＰＦ部と称する）６を介し、さらに直流成分カット用のコンデンサ１３を介して、可聴周波数帯域のアナログ信号Ｓ１の信号レベルの変化に応じたアナログ電力信号Ｓ５が復調され、復調されたこのアナログ電力信号Ｓ５がスピーカ部９に供給され、このアナログ電力信号Ｓ５が音響信号として再生される。
またこのＰＷＭ電力信号Ｓ４のこのＰＷＭ変調波形の代表的な例として、図７Ｂに示した片側ＰＷＭ変調波形がある。なおこの片側ＰＷＭ変調波形とは、このＰＷＭ変調波形の両端エッジ側（図７Ｂにおいて、Ｋ）がクロック信号Ｓ６の繰り返し周期ｔにロックされ固定された状態において、この固定されているＰＷＭ変調波形の両端エッジ側の間で生成されたこのＰＷＭ変調波形の立ち下がり部である可動エッジ（Ｍ）が、アナログ信号Ｓ１の信号レベルの変化に応じて位置変調されているＰＷＭ変調波形が連続的に生成されることに由来する名称である。
なおこのＰＷＭ変調波形の両端エッジ側がクロック信号Ｓ６の繰り返し周期ｔにロックされ固定された状態の立ち下がり部となり、この固定されているＰＷＭ変調波形の両端側の間で生成されたこのＰＷＭ変調波形の立ち上がり部が、アナログ信号Ｓ１の信号レベルの変化に応じて位置変調されているＰＷＭ変調波形が連続的に生成されるようにした片側ＰＷＭ変調波形の例も知られている。
なお以下の説明においては、ＰＷＭ電力信号Ｓ４の波形において、このクロック信号Ｓ６の繰り返し周期ｔのタイミングでこのクロック信号Ｓ６にロックされているエッジを、このＰＷＭ電力信号Ｓ４の固定エッジと称するものとする。例えば図７Ｂ、１Ｂ、２Ｂ及び３Ｂの夫々に上向きの矢印で示した波形エッジがこの固定エッジである。そしてこのＰＷＭ電力信号Ｓ４の波形において、アナログ信号Ｓ１の信号レベルの変化に応じてその位置が変化するエッジを可動エッジＭと称するものとする。例えば図７Ｂの２Ｂ及び３Ｂの夫々に横向きの矢印で示したＰＷＭ電力信号Ｓ４の波形エッジがこの可動エッジＭである。
そして以下の説明においては、これら固定エッジの夫々のうち、可動エッジＭに先行する側のエッジを起点エッジと称するものとする。例えば図７Ｂに示した例においては、ＰＷＭ変調波形の両側の固定エッジＫの夫々のうち、上向きの矢印で示したクロック信号Ｓ６（図７Ｂの４Ｂ参照）の波形で、先行する側の波形エッジでロックされた固定エッジＫがこの起点エッジである。
そしてこの片側ＰＷＭ変調波形の例では、アナログ信号Ｓ１の信号レベルが０であった時のＰＷＭ電力信号Ｓ４の信号波形は、図７Ｂに１Ｂで示したごとく、デューティ５０％となされた状態のＰＷＭ信号波形となり、このアナログ信号Ｓ１の信号レベルが０の状態から＋方向に増加される方向に変化された時のＰＷＭ電力信号Ｓ４の波形は、図７Ｂの２Ｂに矢印で示したごとく、この変化とともにＰＷＭ電力信号Ｓ４の起点エッジ側の固定エッジＫと可動エッジＭの間の波形幅が増加する方向に変化する。そしてこのアナログ信号Ｓ１の信号レベルが０の状態から一方向に増加される方向に変化されたときのＰＷＭ電力信号Ｓ４の波形は、図７Ｂの３Ｂに矢印で示されているごとく、この変化とともにＰＷＭ電力信号Ｓ４の起点エッジ側の固定エッジＫと可動エッジＭの間の波形幅が減少する方向に変化する。
すなわちこのＰＷＭ電力信号Ｓ４の波形で表される面積の変化が、このアナログ信号Ｓ１の信号レベルの変化を表していることになり、したがってこの信号Ｓ４の波形で表される面積の変化が、このＰＷＭ信号Ｓ２及びＳ３の波形で表されるこれら固定エッジＫと可動エッジＭの間の波形面積の変化に対して正確に比例していない場合、即ち比例誤差が生じた場合には、この誤差がアナログ電力信号Ｓ５の信号波形歪みとなって現れる問題があった。
図８Ａは従来のスイッチング電源部１１の構成の要部が示されたブロック図で、このスイッチング電源部１１が交流電源部１４、トランス１４Ａ、ＰＷＭスイッチング部１５、整流部１６、電圧誤差検出部１７、基準電圧生成部１８、クロック信号生成部１９及びスイッチ部２０で構成されている。
交流電圧Ｓ１０が出力される交流電源部１４の交流電圧出力側の一方が、トランス１４Ａの入力巻き線の一方側に接続され、この入力巻き線の他方側が、スイッチ部２０を介してこの交流電源部１４の交流電圧Ｓ１０の出力側の他方側に接続され、このトランス１４Ａの出力巻き線側が整流部１６の入力側に接続され、この整流部１６の直流電圧出力側が直流電圧の出力端子１６Ａ及び１６Ｂの夫々に接続されて構成され、この出力端子１６Ａ及び１６Ｂから直流電圧が出力される。なおこれら出力端子１６Ａ及び１６Ｂのうち、出力端子１６Ａが直流電圧の＋側出力端＋Ｖｃｃ、１６Ｂが接地側出力端である。
そしてこのスイッチング電源部１１では、この整流部１６の直流電圧出力側が電圧誤差検出部１７の誤差検出入力側に入力され、一方この電圧誤差検出部１７の基準信号入力側に基準電圧生成部１８で生成された基準電圧１８Ａが入力され、電圧誤差検出部１７を介してこれら直流電圧出力の電圧値と基準電圧１８Ａが比較されて誤差電圧１８Ｂが生成され、この誤差電圧１８ＢがＰＷＭ制御部１５の誤差電圧入力側に供給される。
このパワーＰＷＭ制御部１５において、クロック信号生成部１９で生成されこのパワーＰＷＭ制御部１５のクロック信号入力側に入力された、繰り返し周期一定の電源クロック信号Ｓ９の周期毎にロックされた固定エッジを有したＰＷＭ信号が生成され、さらにこの誤差電圧１８Ｂに応じてこの誤差電圧が抑圧される方向にこのＰＷＭ信号の可動エッジの位置が制御されたＰＷＭ信号Ｓ１９が生成される。
このＰＷＭ信号Ｓ１９をスイッチ部２０に供給し、ＰＷＭ信号Ｓ１９のこの可動エッジの位置に基づいて、スイッチ部２０のスイッチングのオン期間とオフ期間の比を制御して、この出力端子１６Ａ、Ｂから出力される直流電圧の電圧値が、所定の電圧レベルに一定に保たれる状態に維持された状態で、出力端子１６Ａ、Ｂから出力されたこの直流電圧が、先に説明した如くスイッチング回路部３に供給される。
一方この図７Ａに示されたＤ級増幅器構成のスイッチングパワーアンプにおいては、スイッチング電源部１１でのスイッチング動作に起因して、図８Ｂに示されているごとく、ＰＷＭ電力信号Ｓ４がオン状態とされている期間に重なった状態で、図８Ｂの１ＤにＳＮで示したスイッチングノイズ信号が発生した場合、このスイッチングノイズ信号ＳＮがＤ級増幅器側の電力スイッチング回路部３に伝えられ、図８Ｂに２Ｄで示されているごとく、ＰＷＭ電力信号Ｓ４にこのスイッチングノイズ信号ＳＮが重畳される可能性がある。
そしてＰＷＭ電力信号Ｓ４にこのスイッチング雑音が重畳された場合、この重畳されたスイッチング雑音分に応じて、このＰＷＭ電力信号Ｓ４がハイレベルとされている期間のパルス信号の起点エッジ側の固定エッジと可動エッジの間の面積が変化し、先に説明した如く比例誤差が生じて、このＰＷＭ電力信号Ｓ４から復調された可聴周波数帯域のアナログ電力信号Ｓ５の波形歪みとなって現れる問題があった。
なお図７に示されているごとく、第２のパワーＦＥＴ５のソース側が接地された構成とされているので、信号Ｓ８により第２のパワーＦＥＴ５がオン状態のときには、ＰＷＭ電力信号Ｓ４は接地レベルに固定される。したがってスイッチング電源部１１がプリント基板上に組み込まれている場合にはこのスイッチング電源部１１が組み込まれている面とは反対側のプリント基板を全面導電体面でなる接地点（所謂べたアース）に構成する等により、この第２のパワーＦＥＴ５のソース側と接地点との間のリアクタンス値を極力ゼロに近づけることによって、ＰＷＭ電力信号Ｓ４がローレベルとされている状態では、図８Ｂの２Ｄに符号Ｇで示されているごとく、スイッチングノイズの発生を十分に抑圧することが可能である。
またスイッチング電源部１１側においても、この接地レベルのリアクタンス値を極力ゼロに近づけることによって、この接地側から漏洩するノイズが抑圧されるようにすることが可能である。しかしながら、電源部１１のスイッチ部２０がオフ状態からオン状態に切り替えられたときに、スイッチ部２０で発生するスイッチング雑音が、整流部１６の出力側に重畳されることがないよう十分抑圧されるようにすることが困難であったため、このＰＷＭ電力信号Ｓ４の歪み成分を抑圧するうえでの課題とされていた。
発明の開示
本発明は、かかる従来の課題に鑑みてなされたものであり、入力信号Ｓ１の信号レベルの変化に応じて生成されたＰＷＭ信号によりスイッチング制御される電力スイッチング手段に電源を供給するスイッチング電源部を、オフ状態からオン状態に切り替えられるスイッチング動作時点の基準となるクロック信号が、この電力スイッチング手段から出力され負荷に供給されるＰＷＭ電力信号に対して影響を与えない期間中に生成されるように制御して、この課題を解決することを目的としている。
本発明のスイッチングパワーアンプは、スイッチング電源部を有したスイッチングパワーアンプであって、入力信号をＰＷＭ信号に変換するＰＷＭ変換手段と、このＰＷＭ信号に変換するための基準周期となる第１のクロック信号を生成してこのＰＷＭ変換手段に供給するＰＷＭクロック信号生成手段と、このスイッチング電源部より電源を供給され、このＰＷＭ信号によりスイッチング制御される電力スイッチング手段と、このスイッチング電源部のスイッチング動作の基準周期となる第２のクロック信号を生成してこのスイッチング電源部に供給する電源クロック信号生成手段とを備え、この電源クロック信号生成手段より生成される第２のクロック信号の起点エッジは、このＰＷＭ信号の可動エッジと、この可動エッジに続く固定エッジとの間のタイミングで形成されることを特徴とする。
また本発明のスイッチングパワーアンプのスイッチング制御方法は、スイッチング電源部を有したスイッチングパワーアンプのスイッチング制御方法であって、このスイッチング電源部のスイッチング動作の基準周期となるクロック信号の起点エッジを、入力信号に応じて形成されるＰＷＭ信号の可動エッジと、この可動エッジに続くこのＰＷＭ信号の固定エッジとの間のタイミングで形成されるように、このクロック信号を制御するようにしたことを特徴とする。
また本発明のスイッチングパワーアンプは、スイッチング電源部を有したスイッチングパワーアンプであって、入力信号を２の補数の関係にある第１及び第２のＰＷＭ信号に変換するＰＷＭ変換手段と、これら第１及び第２のＰＷＭ信号に変換するための基準周期となる第１のクロック信号を生成してこのＰＷＭ変換手段に供給するＰＷＭクロック信号生成手段と、この第１のＰＷＭ信号によりスイッチング制御される第１の電力スイッチング手段と、この第２のＰＷＭ信号によりスイッチング制御される第２の電力スイッチング手段と、この第１及び第２の電力スイッチング手段に電源を供給するスイッチング電源部と、このスイッチング電源部のスイッチング動作の基準周期となる第２のクロック信号を生成してこのスイッチング電源部に供給する電源クロック信号生成手段とを備え、この電源クロック信号生成手段より生成される第２のクロック信号の起点エッジは、これら第１及び第２のＰＷＭ信号がともに同じ電位レベルにある区間内のタイミングで形成されることを特徴とする。
また本発明のスイッチングパワーアンプのスイッチング制御方法は、スイッチング電源部を有したスイッチングパワーアンプのスイッチング制御方法であって、入力信号に応じて形成される第１のＰＷＭ信号の可動エッジと、当該可動エッジに続く固定エッジとの間のタイミング、または、この第１のＰＷＭ信号と２の補数の関係にある第２のＰＷＭ信号の可動エッジと、当該可動エッジに先行する固定エッジとの間のタイミングで形成するようにクロック信号を制御するようにしたことを特徴とする。
上述のように構成したことにより、本発明のスイッチングパワーアンプ並びに本発明のスイッチングパワーアンプのスイッチング制御方法の夫々では、このスイッチングパワーアンプの電力スイッチング回路部に対して、電力を供給するスイッチング電源部のスイッチング雑音の影響が最小となるように、このスイッチング電源部側のスイッチングの周期を制御することによって、この電力スイッチング回路部で生成されたＰＷＭ電力信号の波形歪みが抑圧されるようにすることができ、このＰＷＭ電力信号に基づいて負荷手段に出力されるアナログ電力信号の信号歪み成分を十分に低減させることができる。
発明の実施するための最良の形態
以下図１〜図６を参照しながら、本発明のスイッチングパワーアンプ及びスイッチングパワーアンプのスイッチング制御方法の実施の形態の一例について説明する。図１〜図６において図７及び図８に対応する部分には同一符号を付して示す。
まず本発明によるスイッチングパワーアンプをＤ級増幅器に適用した例を図１〜図３を参照して説明する。
図１ＡはＤ級増幅器で構成されたスイッチングパワーアンプの要部を示したブロック図で、このスイッチングパワーアンプはパルス幅変調増幅器２、電力スイッチング回路部３、ＬＰＦ部６、スピーカ部９、マスタークロック信号発生器１０、スイッチング電源部１１、電源クロック信号発生器２１、ＰＷＭクロック信号発生器２２及びプリドライバ２８により構成されている。
信号入力端１がパルス幅変調増幅器（ｐｕｌｓｅ  ｗｉｄｔｈ  ｍｏｄｕｌａｔｉｏｎ  ａｍｐｌｉｆｉｅｒ）２の信号入力端２ａに接続され、このパルス幅変調増幅器２の第１の出力端２ｂがプリドライバ２８の第１の信号入力端２８ａに接続され、この増幅器２の第２の信号出力端２ｃがこのプリドライバ２８の第２の信号入力端２８ｂに接続されている。このプリドライバ２８の第１の信号出力端２８ｃが、電力スイッチング回路部３の第１のパワーＦＥＴ４のゲートに接続され、このプリドライバ２８の第２の信号出力端２８ｄが第２のパワーＦＥＴ５のゲートに接続されている。
スイッチング電源部１１に設けた端子＋Ｖｃｃは＋直流電源出力端子、１２はスイッチング電源部１１のアース端で、スイッチング電源部１１の−直流電源出力側がこのアース端１２を通じて接地されている。そしてマスタークロック信号発生器１０の第１のクロック信号Ｓ１５の信号出力端１０ａが、電源クロック信号発生器２１の信号入力端２１ａに接続され、このクロック信号発生器１０の第１のクロック信号Ｓ１５の他の信号出力端１０ｂが、ＰＷＭクロック信号発生器２２の信号入力端２２ａに接続されている。
このＰＷＭクロック信号発生器２２の繰り返し周期ｔのクロック信号Ｓ６の信号出力端２２ｂが、パルス幅幅変調増幅器２のこのクロック信号Ｓ６の信号入力端２ｄに接続され、このクロック信号発生器２２の信号出力端２２ｃが電源クロック信号発生器２１のこのクロック信号Ｓ６の信号入力端２１ｂに接続される。そして電源クロック信号発生器２１の、電源スイッチング制御用のクロック信号Ｓ１８の信号出力端２１ｃが、スイッチング電源部１１の信号入力端１１ａに接続される。
電力スイッチング回路部３の第１のパワーＦＥＴ４のソースと第２のパワーＦＥＴ５のドレインの間が接続され、第１のパワーＦＥＴ４のドレイン側がスイッチング電源部１１の＋直流電源出力端子＋Ｖｃｃに接続され、第２のパワーＦＥＴ５のソース側が接地されている。この第１のパワーＦＥＴ４のソースと第２のパワーＦＥＴ５のドレインの間の接続点がＬＰＦ部６の入力端６ａに接続され、このＬＰＦ部６の出力端６ｂが、直流分カット用のコンデンサ１３を介してスピーカ部９の駆動電力信号の入力端９ａに接続され、このスピーカ部９の他の入力端９ｂが接地されている。
また電力スイッチング回路部３のこの構成は、通常ハーフブリッジ回路と呼ばれている。またプリドライバ２８が、このように構成されているハーフブリッジ回路をドライブするハーフブリッジドライバとして設けられている。
そしてＬＰＦ部６がコイル７及びコンデンサ８で構成され、コイル７の一端側がこのＬＰＦ部６の入力側６ａに接続され、このコイル７の他端側がコンデンサ８の一端側に接続され、このコンデンサ８の他端側が接地され、これらコイル７の他端側とコンデンサ８の一端側の接続中点が、このＬＰＦ部６の出力端６ｂを通じ、さらに直流分カット用のコンデンサ１３を介して、スピーカ部９の駆動電力信号の入力端９ａに接続されている。
次にこのスイッチングパワーアンプの動作を説明する。
アナログ信号Ｓ１が、クロック信号Ｓ６の周期ｔに同期して制御されている状態のパルス幅変調増幅器２に信号入力端２ａを通じて供給され、このパルス幅変調増幅器２を介してこの周期ｔの繰り返し周期のタイミングに同期して位相ロックされている固定エッジＫと、この固定エッジの間において、アナログ信号Ｓ１の信号レベルの変化に応じて位置変調される可動エッジＭを有するＰＷＭ信号Ｓ２及びこのＰＷＭ信号Ｓ２を位相反転して生成されたＰＷＭ信号Ｓ３の夫々が、生成され、第１の信号出力端２ｂからこのＰＷＭ信号Ｓ２が出力され、第２の信号出力端２ｃからこのＰＷＭ信号Ｓ３が出力される。
よってこれらＰＷＭ信号Ｓ２とＰＷＭ信号Ｓ３との夫々の間の信号位相関係は、相補特性の関係となされている。
パルス幅変調増幅器２の第１の信号出力端２ｂから出力されたＰＷＭ信号Ｓ２が、プリドライバ２８の第１の信号入力端２８ａを通じてこのドライバ２８に供給されて、このＰＷＭ信号Ｓ２がこのドライバ２８を介して第１のパワーＦＥＴ４をオンオフ駆動できる信号Ｓ７に変換される。そしてこの変調増幅器２の第２の信号出力端２ｃから出力されたＰＷＭ信号Ｓ３がプリドライバ２８の第２の信号入力端２８ｂに供給されて、このＰＷＭ信号Ｓ３がこのドライバ２８を介して第２のパワーＦＥＴ５をオンオフ駆動できる信号Ｓ８に変換される。
このＰＷＭ信号Ｓ７が第１の信号出力端２８ｃから第１のパワーＦＥＴ４のゲートに供給され、このＰＷＭ信号Ｓ８が第２の信号出力端２８ｄから第２のパワーＦＥＴ５のゲートに供給され、これら第１のパワーＦＥＴ４と第２のパワーＦＥＴ５がこれらＰＷＭ信号Ｓ７及びＳ８によって交互にオンオフされて、これらＰＷＭ信号Ｓ７及びＰＷＭ信号Ｓ８の可動エッジＭの変化に応じて可動エッジＭが位置変調されて生成されたＰＷＭ電力信号Ｓ４が、第１のパワーＦＥＴ４のソースと第２のパワーＦＥＴ５のドレインの間の接続点とこの接地側の間から出力される。
そしてこのＰＷＭ電力信号Ｓ４が、コイル７とコンデンサ８で構成されたＬＰＦ６に入力され、このＬＰＦ６を介してアナログ信号Ｓ１の信号レベルの変化に応じたアナログ電力信号Ｓ５として復調され、この復調されたアナログ電力信号Ｓ５が、直流分カット用のコンデンサ１３を介してスピーカ部９の駆動電力信号として入力端９ａに供給されて、このアナログ電力信号Ｓ５が音響信号として再生される。
次にこのＰＷＭ電力信号Ｓ４の可動エッジＭがこのように位置変調される状態について、このＰＷＭ電力信号Ｓ４の信号波形の一例を図２に示して更に説明する。このＰＷＭ電力信号Ｓ４は、図２Ｃに示した如く片側ＰＷＭ変調波形となる。すなわちこのＰＷＭ変調波形の両端側が、図２Ｄに示した波形のクロック信号Ｓ６の繰り返し周期ｔ毎に同期して位相ロックされて固定エッジＫとされた状態において、これら固定エッジの間において生成されたこのＰＷＭ変調波形の立ち下がり部が、図２Ｃに矢印で示したごとく、アナログ信号Ｓ１の信号レベルの変化に応じて位置変調されている可動エッジＭとされたＰＷＭ波形のＰＷＭ電力信号Ｓ４として、この周期ｔ毎に生成される。
すなわち、アナログ信号Ｓ１の信号レベルがゼロレベルにあるときのこのＰＷＭ変調波形は、図２Ａに示したごとくデューティ比５０％の状態のＰＷＭ電力信号波形で表される。そしてこの信号Ｓ１の信号レベルが信号レベル０の状態から＋方向に増加する状態で変化したときには、このＰＷＭ電力信号Ｓ４の波形の可動エッジＭが図２Ｂに矢印で示した方向に位置変調される。一方この信号Ｓ１の信号レベルが信号レベル０の状態から一方向に増加する状態で変化したときには、このＰＷＭ電力信号Ｓ４の可動エッジＭが、図２Ｃに矢印で示した方向に位置変調される。
したがってこのＰＷＭ電力信号Ｓ４の可動エッジＭが、この信号Ｓ１の信号レベルの変化に応じて、図２Ａに示した状態から図２Ｂあるいは図２Ｃに矢印で示した方向に変化された場合には、このＰＷＭ電力信号Ｓ４がこのＬＰＦ６を介してアナログ信号Ｓ１の信号レベルの変化に応じたアナログ電力信号Ｓ５として復調され、更に直流分カット用のコンデンサ１３を介してスピーカ部９に供給されて、この信号Ｓ１の信号レベルの変化に応じた音響信号として再生される。
つぎに図１Ａ〜Ｈ及び図３を参照して、本発明によるスイッチング電源部のスイッチング位相の制御形態の実施の一例について詳細に説明する。なお図３は、図１に示した電源クロック信号発生器２１の要部の構成の一例を示した回路ブロック図である。
先ずこの電源クロック信号発生器２１の構成を説明する。
この電源クロック信号発生器２１はカウンタ回路部２３、一致検出回路部２４及び逓降回路部（分周回路部）２５で構成される。そしてこのカウンタ回路部２３の信号入力端２３ａがマスタークロック信号発生器１０の第１のクロック信号Ｓ１５の信号出力端１０ａに接続され、このカウンタ回路部２３のＢＣＤコードデータ信号Ｓ１６の信号出力端２３ｂが、一致検出回路部２４のＢＣＤコードデータ信号Ｓ１６の信号入力端２４ａに接続され、この一致検出回路部２４の一致パルス信号Ｓ１７の信号出力端２４ｂが逓降回路部２５の一致パルス信号Ｓ１７の信号入力端２５ａに接続されそしてこの逓降回路部２５の信号出力端２５ｂから電源スイッチング制御用のクロック信号Ｓ１８が出力される。
次にこの電源クロック信号発生器２１の動作を説明する。
このマスタークロック信号発生器１０で生成された第１のクロック信号Ｓ１５（図１Ｄ）がカウンタ回路部２３の信号入力端２３ａに入力される。そしてこのカウンタ回路部２３のリセット端子２３Ａにクロック信号Ｓ６（図１Ｂ）が入力され、このクロック信号Ｓ６ごとにリセットされるタイミングで、カウンタ回路部２３を介してこの第１のクロック信号Ｓ１５がカウントされ、このカウントデータがＢＣＤコード（ｂｉｎａｒｙ  ｃｏｄｅｄ  ｄｅｃｉｍａｌ  ｃｏｄｅ）データ信号Ｓ１６（図１Ｅ）として信号出力端２３ｂから出力される。
そしてこのカウンタ回路部２３が、一例として最大カウント値ｍ＝１００に設定されている場合には、クロック信号Ｓ６の繰り返し周期ｔの間に１０進３桁（０〜９９９）に対応するこのＢＣＤコードデータ信号Ｓ１６が、このカウンタ回路部２３の信号出力端２３ｂから順次出力され、一致検出回路部２４の信号入力端２４ａに入力される。
一方基準データとして、繰り返し周期ｔの間のこのＢＣＤコードデータの最大値より所定数低い基準ＢＣＤコードデータが一致検出回路部２４の基準コード入力端子２４Ａに入力された状態で、この一致検出回路部２４にカウンタ回路部２３から入力されたこのＢＣＤコードデータ信号Ｓ１６とこの基準ＢＣＤコードデータを比較し、これら両方のデータのコードが一致したとき、この一致検出回路部２４の信号出力端２４ｂから一致パルス信号Ｓ１７（図１Ｆ）が出力される。
なおこの基準ＢＣＤコードデータは、ＰＷＭ電力信号Ｓ４の最大振幅を表すＰＷＭ変調度のときのこのＰＷＭ電力信号Ｓ４の可動エッジＭの位置と、この可動エッジに続くこのクロック信号Ｓ６に同期して位相ロックされた固定エッジＫ（図１Ｃ）の間に入るタイミングで選択されるので、図１Ｆに示したごとく、この一致検出回路部２４から出力された一致パルス信号Ｓ１７は、このＰＷＭ電力信号Ｓ４の最大振幅を表すこれら可動エッジＭの位置と続く固定エッジＫの間に入るタイミングで出力される。
この一致パルス信号Ｓ１７が逓降回路部２５の信号入力端２５ａに供給され、この逓降回路部部２５を介して１／ｎに分周され（ただしｎ＝整数）、一致パルス信号Ｓ１７の立ち上がりエッジに同期して位相ロックされた、一例として数百ＫＨｚ程度の周波数の電源スイッチング制御用のクロック信号Ｓ１８が生成される（図１Ｇ）。そしてこのクロック信号Ｓ１８が電源クロック信号発生器２１の信号出力端２１ｃからスイッチング電源部１１のクロック信号発生器１９に供給され、このクロック信号Ｓ１８の立ち上がりエッジＡに同期して位相ロックされた立ちあがりエッジを有するスイッチング信号Ｓ１９が生成される（図１Ｈ）。そしてこのスイッチング信号Ｓ１９に同期してこのスイッチング電源部１１のスイッチング動作が行われる。
なおスイッチング信号Ｓ１９の周期は、クロック信号Ｓ６の整数（ｎ）倍でよい。つまりスイッチング電源のスイッチング周波数は、パルス幅変調器２のクロック周波数と一致していなくとも、クロック信号Ｓ６のｎ周期毎に１回、スイッチング信号Ｓ１９の立ち上がりエッジＡが来るようにしてもよい。
すなわちこのスイッチング信号Ｓ１９は、クロック信号Ｓ６に同期して位相ロックされているＰＷＭ電力信号Ｓ４の繰り返し周期ｔのｎ倍の繰り返し周期を有し、かつＰＷＭ電力信号Ｓ４の最大振幅を表すこの可動エッジＭの位置とこの可動エッジＭに続くこの固定エッジＫの間に入るタイミングでオンになる波形の信号として生成される。なおこの説明において、図１に示されたスイッチング電源部１１は、図８Ａに示したスイッチング電源部１１と同様に構成されかつ同様に動作するので、この図８Ａに示したスイッチング電源部１１の構成及び動作の説明を図４に示されたスイッチング電源部１１に援用することとして説明を省略する。
したがって図１に示した本発明によるスイッチング位相の制御形態の実施の一例によれば、スイッチング電源部１１のスイッチング時の立ち上がりエッジが、このクロック信号Ｓ１８の立ち上がりエッジＡ（図１Ｇ）の位置において立ち上がる状態になるように制御される。したがって電力スイッチング回路部３の出力として得られるこのＰＷＭ電力信号Ｓ４が接地レベルにある時点に、このスイッチング信号Ｓ１９の波形の立ち上がり時点を、常に一致させることができる。
よって図１に示した本発明によるスイッチング位相の制御形態の実施の一例によれば、このスイッチング電源部１１のスイッチング波形の立ち上がり時点で発生するスイッチングノイズが、電力スイッチング回路部３の出力として得られるこのＰＷＭ電力信号Ｓ４に与える影響を著しく低減することができ、このＰＷＭ電力信号Ｓ４の信号ひずみ率の減少を図ることができる。
なおこの基準データ２４Ａとして一致検出回路部２４に入力されるこのＢＣＤコードデータ値の選択は、この電源部１１で発生するスイッチングノイズの波形特性、波高値等に応じて選択する。
なお図１Ｈに示した信号Ｓ１９に付与された双方向に向けた矢印は、スイッチング電源部１１において、電源出力の直流電圧の電圧値が電圧誤差検出部１７に供給され、この電圧誤差検出部１７において基準電圧生成部１８からこの電圧誤差検出部１７に供給される基準電圧値と比較され、電圧誤差信号が生成され、この電圧誤差信号がＰＷＭスイッチング部１５にフィードバックされ、スイッチング信号Ｓ１９のＰＷＭ変調度が、この電圧誤差信号を打ち消す方向に制御されている状態を示したものである。
上述した例においては、スイッチング電源部１１に与える電源スイッチング制御用のクロック信号Ｓ１８を、ＰＷＭクロック信号発生器２２からのクロック信号Ｓ６を基準にして生成したが、両クロック信号の起点エッジの相対的な位置関係が維持されればその他の構成でもよい。例えば電源スイッチング制御用のクロック信号Ｓ１８を基準にして、その起点エッジから所定の時間遅れをもってＰＷＭクロック信号発生器２２におけるクロック信号Ｓ６の起点エッジが来るように制御してもよい。
さらに、電源クロック信号発生器２１におけるカウンタ回路２３のリセット信号（カウント開始信号）として、上述例ではクロック信号Ｓ６の起点エッジを用いたが、ＰＷＭ電力信号Ｓ４あるいはそれに準ずる信号（Ｓ２など）の可動エッジを用いるようにしてもよい。つまり、図１Ｃにおいて、可動エッジＭが検出された時点からカウンタ回路２３によるマスタークロック信号のカウントを開始し、所定数のカウントを行った時点で電源スイッチング制御用のクロック信号Ｓ１８の起点エッジを設けるようにする。この場合の制御は上述例に比べわずかに複雑になるものの、スイッチング電源部１１に与えるクロック信号Ｓ１８の周期が固定されず、スイッチング電源部より輻射される雑音の周波数スペクトルが分散され、そのスペクトルにおけるピークレベルが低減されるという効果も生ずる。
また、上述例においては、クロック信号Ｓ６とクロック信号Ｓ１８のそれぞれの起点エッジ間の時間遅れ（位相遅れ）をカウンタ回路２３と逓降回路部２５により制御したが、カウンタ回路に設定するＢＣＤコードデータをクロック信号Ｓ６の１周期よりも長い時間に相当するカウント数に設定することによりこの逓降回路部２５を不要とすることもできる。
つぎに図４、図５及び図６を参照しながら、図１と同一の部分には同一符号を付与して詳細な説明を省略して、この本発明の実施の形態の他の一例としてＢＴＬ（ｂｒｉｄｇｅ  ｔｉｅｄ  ｌｏａｄ）タイプのＤ級増幅器でスイッチングパワーアンプを構成した例を説明する。なおこの説明において、図４に示されたスイッチング電源部１１は、図８Ａに示されたスイッチング電源部１１と同様に構成されかつ同様に動作するので、この図８Ａに示したスイッチング電源部１１の構成及び動作の説明を図４に示されたスイッチング電源部１１の構成及び動作の説明を援用することとして説明を省略する。
このＤ級増幅器はパルス幅変調増幅器２、第１の電力スイッチング回路部３、インバータ５Ａ，５Ａ、第１のＬＰＦ部６、スピーカ部９、マスタークロック信号発生器１０、スイッチング電源部１１、電源クロック信号発生器２１、ＰＷＭクロック信号発生器２２、第２の電力スイッチング回路部２６、第２のＬＰＦ部２７及びプリドライバ２８，２８により構成されている。また１はアナログ信号Ｓ１の入力端である。
信号入力端１がパルス幅変調増幅器２の信号入力端２ａに接続され、このパルス幅変調増幅器２の第１の出力端２ｂがプリドライバ２８の第１の信号入力端２８ａに接続され、この第１の出力端２ｂがインバータ５Ａを介してこのプリドライバ２８の第２の信号入力端２８ｂに接続され、そしてこのドライバ２８の第１の信号出力端２８ｃが、電力スイッチング回路部３の第１のパワーＦＥＴ４のゲートに接続され、このドライバ２８の第２の信号出力端２８ｄが第２のパワーＦＥＴ５のゲートに接続されている。
このパルス幅変調増幅器２の第２の信号出力端２ｃが他のプリドライバ２８の信号入力端２８ａに接続され、この第２の出力端２ｃが他のインバータ５Ａを介してこのプリドライバ２８の第２の信号入力端２８ｂに接続され、そしてこのプリドライバ２８の第１の信号出力端２８ｃが、電力スイッチング回路部２６の第１のパワーＦＥＴ４のゲートに接続され、このプリドライバ２８の第２の信号出力端２８ｄがこの回路部２６の第２のパワーＦＥＴ５のゲートに接続されている。
この電力スイッチング回路部３の第１のパワーＦＥＴ４のソースと第２のパワーＦＥＴ５のドレインの間が接続され、第１のパワーＦＥＴ４のドレイン側がスイッチング電源部１１の＋直流電源端子＋Ｖｃｃに接続され、第２のパワーＦＥＴ５のソース側が接地されている。そしてこの電力スイッチング回路部３の、第１のパワーＦＥＴ４のソースと第２のパワーＦＥＴ５のドレインの間の直列接続点がＬＰＦ部６の入力端６ａに接続され、このＬＰＦ部６の出力端６ｂが、スピーカ部９の駆動電力信号の入力端９ａに接続されている。
そしてこの第２の電力スイッチング回路部２６の第１のパワーＦＥＴ４のソースと第２のパワーＦＥＴ５のドレインの間が接続され、第１のパワーＦＥＴ４のドレイン側がスイッチング電源部１１の＋直流電源端子＋Ｖｃｃに接続され、第２のパワーＦＥＴ５のソース側が接地されている。そしてこの電力スイッチング回路部２６の、第１のパワーＦＥＴ４のソースと第２のパワーＦＥＴ５のドレインの間の直列接続点がＬＰＦ部２７の入力端６ａに接続され、このＬＰＦ部２７の出力端６ｂが、スピーカ部９の駆動電力信号の入力端９ｂに接続されている。なおこのＬＰＦ部２７の内部構成及び動作は、ＬＰＦ部６と同様であるため、その内部構成にＬＰＦ部６と同一の符号を付与して詳細な説明を省略する。
つぎにＢＴＬタイプのＤ級増幅器で構成したこのスイッチングパワーアンプの動作を説明する。
このＤ級増幅器の信号入力端１に入力されたアナログ信号Ｓ１が、パルス幅変調増幅器２に入力され、このパルス幅変調増幅器２を介してこのアナログ信号Ｓ１の信号レベルに応じてパルス幅変調された第１のＰＷＭ信号Ｓ２及びこの信号Ｓ２と２の補数（２’ｓ  ｃｏｍｐｌｅｍｅｎｔ）の関係になるようにこのアナログ信号Ｓ１の信号レベルに応じてパルス幅変調された第２のＰＷＭ信号Ｓ２０が生成される。
なおこの第１のＰＷＭ信号Ｓ２は、繰り返し周期がｔで一定のクロック信号Ｓ６のこの周期ｔ毎に同期して位相ロックされた固定エッジＫと隣り合う固定エッジＫの間の位置においてアナログ信号Ｓ１の信号レベルの変化に応じてその位置が変化するように位置変調された可動エッジＭを有する波形のＰＷＭ信号である。またこの第２のＰＷＭ信号Ｓ２０は、この第１のＰＷＭ信号の波形に対して２の補数の関係になる波形の信号であり、かつ繰り返し周期がｔで一定のクロック信号Ｓ６のこの周期ｔ毎に同期して位相ロックされた固定エッジＫと隣り合う固定エッジＫの間の位置においてアナログ信号Ｓ１の信号レベルの変化に応じてその位置が変化するように位置変調された可動エッジＭを有する波形のＰＷＭ信号である。
この第１のＰＷＭ信号Ｓ２が、プリドライバ２８を介して第１の電力スイッチング回路部３の第１のパワーＦＥＴ４のゲートに供給され、この第１のパワーＦＥＴ４がスイッチング制御され、この第２のＰＷＭ信号Ｓ２がインバータ５Ａを介して位相反転された信号が、このプリドライバ２８を介してこの第１の電力スイッチング回路部３の第２のパワーＦＥＴ５のゲートに供給され、このパワーＦＥＴ５がスイッチング制御されて第１のＰＷＭ電力信号Ｓ２１が生成される。
そしてこの第１のＰＷＭ電力信号Ｓ２１が、この第１のＰＷＭ電力信号Ｓ２１のキャリヤ信号成分を除去する周波数特性を有するＬＰＦ部６に供給され、このＬＰＦ部６を介してキャリヤ信号成分が除去されて得られた、アナログ信号Ｓ１の信号レベルの変化に応じた第２のアナログ電力信号Ｓ２３が、直流分カット用のコンデンサ１３を介してスピーカ部９の入力端９ａに供給される。
またこの信号Ｓ２と２の補数の関係になる第２のＰＷＭ信号Ｓ２０が、プリドライバ２８を介して第２の電力スイッチング回路部２６の第１のパワーＦＥＴ４のゲートに供給され、この第１のパワーＦＥＴ４がスイッチング制御され、この第２のＰＷＭ信号Ｓ２０がインバータ５Ａを介して位相反転された信号が、このプリドライバ２８を介してこの第２の電力スイッチング回路部２６の第２のパワーＦＥＴ５のゲートに供給され、これらパワーＦＥＴ５がスイッチング制御されて生成された第２のＰＷＭ電力信号Ｓ２２が生成される。
したがって、第１のＰＷＭ電力信号Ｓ２１における固定エッジＫからそれに続く可動エッジＭまでの時間幅と、第２ＰＷＭ電力信号Ｓ２２における可動エッジＭから続く固定エッジまでの時間幅とは等しくされている。
そしてこの第２のＰＷＭ電力信号Ｓ２２が、この第２のＰＷＭ電力信号Ｓ２２のキャリヤ信号成分を除去する周波数特性を有する第２ＬＰＦ部２７に供給され、このＬＰＦ部２７を介してキャリヤ信号成分が除去されて得られた、アナログ信号Ｓ１の信号レベルの変化に応じた第２のアナログ電力信号Ｓ２４が、直流分カット用のコンデンサ１３を介してスピーカ部９の他の入力端９ｂに供給される。なおこれら第１のアナログ電力信号Ｓ２３と第２のアナログ電力信号Ｓ２４の間には、この２の補数の関係が維持されている。
よってこれらアナログ電力信号Ｓ２３とアナログ電力信号Ｓ２４によりスピーカ部９が差動的に駆動されて、アナログ信号Ｓ１に応じた音響信号が再生される。
つぎに図４及び図６に示した、第１の電力スイッチング回路部３、第２の電力スイッチング回路部２６夫々の出力の間に、直列に接続された第１のＬＰＦ部６、スピーカ部９及び第２のＬＰＦ部からなる負荷が接続されて構成されたＢＴＬ接続回路において、この負荷側に与えられる第１のＰＷＭ電力信号Ｓ２１及び第２のＰＷＭ電力信号Ｓ２２夫々のタイミングチャートを図５Ａ〜Ｃに示して、この負荷が駆動される状態について説明する。
なおこれら図５Ａ〜Ｃ夫々に横向き双方向の矢印で示した方向は、アナログ信号Ｓ１の信号レベルの変化に応じたこれら各信号波形の変化の方向を示し、記号ｔは、マスタークロック信号発生器１０で生成されたクロック信号Ｓ６の繰り返し周期ｔを示し、この繰り返し周期ｔは常に一定である。そして第１のＰＷＭ電力信号Ｓ２１及び第２のＰＷＭ電力信号Ｓ２２夫々の立ちあがりエッジは、このクロック信号Ｓ６に同期して位相ロックされた固定エッジＫである。
図５Ａは信号入力端子１に入力されたアナログ信号Ｓ１の信号レベルがゼロのときのこれら第１のＰＷＭ電力信号Ｓ２１及び第２のＰＷＭ電力信号Ｓ２２夫々の信号波形を示し、この場合にはこれら第１のＰＷＭ信号Ｓ２１と第２のＰＷＭ電力信号Ｓ２２の差（Ｓ２１−Ｓ２２）は図５Ｃに示されているごとく０になり、よってこの負荷側に与えられる電力も０になる。
図５Ｂはこの信号Ｓ１の信号振幅レベルが、一例としてゼロから＋方向の範囲で変化した場合のタイミングチャートを示し、この図５Ｂから明らかな如く、夫々が片側ＰＷＭ波形信号である第１のＰＷＭ電力信号Ｓ２１と第２のＰＷＭ電力信号Ｓ２２の差の電力信号（Ｓ２１−Ｓ２２）の信号波形は、この信号（Ｓ２１−Ｓ２２）の波形の時間的中心（ｔ／２）の位置に対して、この信号Ｓ１の信号レベルの変化に応じて左右両側の信号波形幅が対称な状態を保って、互いに反対方向に変化し、かつこの差の信号（Ｓ２１−Ｓ２２）の波高値が＋側に保たれた状態の両側ＰＷＭ変調波形となる。
また図５Ｃはこの信号Ｓ１の振幅レベルが、一例としてゼロから−方向の範囲で変化した場合のタイミングチャートを示し、図５Ｃから明らかな如く、夫々が片側ＰＷＭ波形信号である第１のＰＷＭ電力信号Ｓ２１と第２のＰＷＭ電力信号Ｓ２２の差の電力信号（Ｓ２１−Ｓ２２）の信号波形は、この信号（Ｓ２１−Ｓ２２）の波形の時間的中心（ｔ／２）の位置に対して、この信号Ｓ１の信号レベルの変化に応じて左右両側の信号波形幅が対称な状態を保って、互いに反対方向に変化し、かつこの差の信号（Ｓ２１−Ｓ２２）の波高値が−側に保たれた状態の両側ＰＷＭ変調波形となる。
したがって図４に示した例によれば入力信号Ｓ１の信号レベルが正及び負の領域で正確に対称となる出力ＰＷＭ波が得られるので、これらＬＰＦ部６及びＬＰＦ部２７の負荷側、この例ではスピーカ部９側に供給される可聴周波数帯域の電力信号には、ＰＷＭ変調に起因する２次歪みが発生しない。
一方第１のＰＷＭ電力信号Ｓ２１及び第２のＰＷＭ電力信号Ｓ２２夫々のうち一方のＰＷＭ電力信号がオン状態にあり、他方のＰＷＭ電力信号がオフ状態にある期間に、これら第１のＰＷＭ電力信号Ｓ２１及び第２のＰＷＭ電力信号Ｓ２２夫々に対して、スイッチング電源部１１で発生したスイッチングノイズ妨害が発生した場合には、オフ状態にあるＰＷＭ電力信号の対接地リアクタンス値が、オン状態にあるＰＷＭ電力信号の対接地リアクタンス値に比較して極めて低い状態になるため、図５Ｂ及び５ＣにＧ１及びＧ２で示した如く、オン状態にあるＰＷＭ電力信号側に生成されるスイッチングノイズ妨害レベルＧ１と、オフ状態にあるＰＷＭ電力信号側に生成されるスイッチングノイズ妨害レベルＧ２のバランスが崩れた状態になる。
その結果として図５Ｂ及びＣにＧ３で示した如く、ＰＷＭ電力信号（第１のＰＷＭ電力信号Ｓ２１−第２のＰＷＭ電力信号Ｓ２２）にノイズ妨害レベルＧ３が残った状態になり、スピーカ部９を駆動する電力信号（Ｓ２３−Ｓ２４）に信号歪みが発生する問題がある。
しかしながら図４〜図６に示したＢＴＬタイプのＤ級増幅器で構成したスイッチングパワーアンプにおいては、図４に示した如く、図１〜図３に示したスイッチングパワーアンプと同様に、電源スイッチング制御用のクロック信号Ｓ１８を生成する電源クロック信号発生器２１を設けて、この電源クロック信号発生器２１から出力されたこのクロック信号Ｓ１８に基づいて、スイッチング電源部１１のスイッチング信号Ｓ１９の波形の立ちあがりエッジの位置を、図５Ａ〜Ｃに示されている第１のＰＷＭ電力信号Ｓ２１と第２のＰＷＭ電力信号Ｓ２２がともに接地レベルにある期間の範囲内に設定されるようにしている。なおこの電源クロック信号発生器２１の構成及び動作は、図８Ａに示した電源クロック信号発生器２１と同じ構成であるため、この図８Ａに示したスイッチング電源部１１の構成及び動作の説明を援用することとして説明を省略する。
なお本例においては、この基準ＢＣＤコードデータの設定を、スイッチング電源部１１のスイッチング信号Ｓ１９の波形の立ちあがりエッジの位置を、図５Ａ〜Ｃに示されている第１のＰＷＭ電力信号Ｓ２１と第２のＰＷＭ電力信号Ｓ２２がともに接地レベルにある期間の範囲内に設定することに限定されることなく、スイッチング電源部１１のスイッチング信号Ｓ１９の波形の立ちあがりエッジの位置が、図５Ｂに示した第１のＰＷＭ電力信号Ｓ２１と第２のＰＷＭ電力信号Ｓ２２がともに電源＋Ｖｃｃレベルにある期間の範囲内に設定される状態となるようにこの基準ＢＣＤコードデータを設定するようにしてもよいことは勿論である。つまり、ＰＷＭ電力信号Ｓ２１とＳ２２とが直流電源端子＋Ｖｃｃの電圧値にある期間にスイッチング信号Ｓ１９の立ち上がりエッジＡが位置して、両ＰＷＭ電力信号Ｓ２１、Ｓ２２がスイッチングノイズを受けたとしても、本例はＢＴＬタイプのスイッチングパワーアンプであるので、その差動出力では、それぞれのスイッチングノイズが打ち消されて現われないのである。
よって図４〜６に示した本発明によるこの２の補数の関係になるＰＷＭ電力信号Ｓ２１及びＳ２２を用いたＢＴＬタイプのスイッチングパワーアンプの実施の形態の一例によれば、このスイッチング電源部１１のスイッチング波形の立ち上がり時点で発生するスイッチングノイズが、電力スイッチング回路部３及び２６夫々の出力として得られるこれらＰＷＭ電力信号Ｓ２１及びＳ２２の差の出力（Ｓ２１−Ｓ２２）に与える影響を著しく低減することができ、この差の出力として得られるＰＷＭ電力信号の信号ひずみ率の減少を図ることができる。
なおこの基準データ２４ＡとするこのＢＣＤコードデータ値をどのようなデータ値に設定するかについては、図１〜図３に示した例と同様に、このスイッチングノイズの波形特性、波高値等に応じて決定すればよい。
また本発明の実施の形態の一例においては、駆動される負荷としてスピーカ部を使用した例を説明した。しかしながら本発明においては、このスピーカ部を負荷として使用した例に限定されることなく、回転状態が滑らかかつ静粛であることを要求される精密モータ等、駆動される負荷に供給される駆動信号の電流波形及び／又は電圧波形の歪みが問題になるような負荷に供給される駆動電力信号を可変する目的で使用されるスイッチング電源を有したスイッチングパワーアンプに広く適用し得ることは勿論である。
【図面の簡単な説明】
図１は、本発明のデジタルパワーアンプの構成の一例を示した線図及びこのデジタルパワーアンプの動作を説明するための線図である。図２は、このパワーアンプのスイッチング動作を説明するための線図である。図３は、このアンプの電源クロック信号発生器の構成を説明するための線図である。図４は、このデジタルパワーアンプの他の一例を説明するための線図である。図５は、この他の一例の動作を説明するための線図である。図６は、この他の一例の構成の詳細を説明するための線図である。図７は、従来のデジタルパワーアンプの構成及びその動作を説明するための線図である。図８は、従来のスイッチング電源の構成及びその動作を説明するための線図である。
引用符号の説明
２……パルス幅変調増幅器
３……電力スイッチング回路部
６……ＬＰＦ部
１０……クロック信号発生器
１１……スイッチング電源部
２１……電源クロック信号発生器
Ｓ６……クロック信号
Ｓ１８……電源クロック信号
【図１Ａ】
2002067416.tif 000003
【図１Ｂ】
2002067416.tif 000004
【図１Ｃ】
2002067416.tif 000005
【図１Ｄ】
2002067416.tif 000006
【図１Ｅ】
2002067416.tif 000007
【図１Ｆ】
2002067416.tif 000008
【図１Ｇ】
2002067416.tif 000009
【図１Ｈ】
2002067416.tif 000010
【図２Ａ】
2002067416.tif 000011
【図２Ｂ】
2002067416.tif 000012
【図２Ｃ】
2002067416.tif 000013
【図２Ｄ】
2002067416.tif 000014
【図３】
2002067416.tif 000015
【図４】
2002067416.tif 000016
【図５Ａ】
2002067416.tif 000017
【図５Ｂ】
2002067416.tif 000018
【図５Ｃ】
2002067416.tif 000019
【図６】
2002067416.tif 000020
【図７Ａ】
2002067416.tif 000021
【図７Ｂ】
2002067416.tif 000022
【図８Ａ】
2002067416.tif 000023
【図８Ｂ】
2002067416.tif 000024
【国際調査報告】
2002067416.tif 000025
2002067416.tif 000026