(57)【要約】従来のマルチポート復調器に比較して、更なる広帯域性、低歪特性、低消費電力を実現でき、温度変動、経時変動に対して特性変動が小さい高性能な復調器であって、２端子の第１の移相器１００４、３端子の第２の分岐回路１００２、２端子の第２の移相器１００５、および３端子の第３の分岐回路１００３は、受信信号用の第１の信号入力端子ＴＩＮＳｒとローカル信号用の第２の信号入力端子ＴＩＮＳｌｏとの間に縦続接続し、第１の分岐回路１００１の第３端子ｃに第１の電力検波回路１００６を接続し、第２の分岐回路１００２の第３端子ｃに第２の電力検波回路１００７を接続し、第３の分岐回路１００３の第３端子ｃに第３の電力検波回路１００８を接続し、第１〜第３の電力検波回路１００６〜１００８の出力信号Ｐ１、Ｐ２およびＰ３を受けて、演算回路により復調信号である同相信号Ｉ（ｔ）および直交信号Ｑ（ｔ）に変換するＮポート信号−ＩＱ信号変換回路１００９とを含む。
2002031965.tif 000002
【特許請求の範囲】
【請求項１】
受信信号が入力される第１の信号入力端子と、
ローカル信号が入力される第２の信号入力端子と、
第１端子、第２端子、および第３端子を有し、第１端子が上記第１の信号入力端子に接続され、第１端子に入力された受信信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第１の分岐回路と、
第１端子、第２端子、および第３端子を有し、第１端子に入力された信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第２の分岐回路と、
第１端子、第２端子、および第３端子を有し、第１端子が上記第２の信号入力端子に接続され、第１端子に入力されたローカル信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第３の分岐回路と、
第１端子および第２端子を有し、第１端子が上記第１の分岐回路の第２端子に接続され、第２端子が上記第２の分岐回路の第１端子に接続され、第１端子から入力された信号および第２端子から入力された信号の位相をシフトさせて第２端子および第１端子から出力する第１の移相器と、
第１端子および第２端子を有し、第１端子が上記第２の分岐回路の第２端子に接続され、第２端子が上記第３の分岐回路の第２端子に接続され、第１端子から入力された信号および第２端子から入力された信号の位相をシフトさせて第２端子および第１端子から出力する第２の移相器と、
入力端子が上記第１の分岐回路の第３端子に接続され、当該第１の分岐回路の第３端子から出力された信号レベルを検出する第１の信号レベル検波回路と、
入力端子が上記第２の分岐回路の第３端子に接続され、当該第２の分岐回路の第３端子から出力された信号レベルを検出する第２の信号レベル検波回路と、
入力端子が上記第３の分岐回路の第３端子に接続され、当該第３の分岐回路の第３端子から出力された信号レベルを検出する第３の信号レベル検波回路と
を有する復調器。
【請求項２】
上記第１の信号レベル検出回路の出力信号、第２の信号レベル検出回路の出力信号、および第３の信号レベル検出回路の出力信号を、受信信号に含まれる複数の信号成分に変換する変換回路
をさらに有する請求項１記載の復調器。
【請求項３】
上記変換回路は、
上記第１の信号レベル検出回路の出力信号から所望のチャネルを選択する第１のチャネル選択手段と、
上記第２の信号レベル検出回路の出力信号から所望のチャネルを選択する第２のチャネル選択手段と、
上記第３の信号レベル検出回路の出力信号から所望のチャネルを選択する第３のチャネル選択手段と、
上記第１のチャネル選択手段の出力信号、第２のチャネル選択手段の出力信号、および第３のチャネル選択手段の出力信号、および所定の回路パラメータ定数に基づいて、同相成分信号Ｉおよび直交成分信号Ｑを復調する演算回路と
を含む請求項２記載の復調器。
【請求項４】
上記演算回路は、以下の式に基づいた演算により同相成分信号Ｉおよび直交成分信号Ｑを得る
請求項３記載の復調器。
2002031965.tif 000020
ただし、Ｐ１は第１のチャネル選択手段の出力信号、Ｐ２は第２のチャネル選択手段の出力信号、およびＰ３は第３のチャネル選択手段の出力信号であり、ｈｉｋ、ｈｑｋ、ｋ＝０，１，２，３は本復調器の回路素子から求められる回路パラメータ定数である。
【請求項５】
上記第１のチャネル選択手段、第２のチャネル選択手段、および第３のチャネル選択手段のうちの少なくとも一つは、ローパスフィルタを含む
請求項３記載の復調器。
【請求項６】
上記第１のチャネル選択手段、第２のチャネル選択手段、および第３のチャネル選択手段のうちの少なくとも一つは、ローパスフィルタを含む
請求項４記載の復調器。
【請求項７】
上記第１の信号レベル検出回路、第２の信号レベル検出回路、および第３の信号レベル検出回路のうちの少なくとも一つは、
ゲートに入力信号が供給される第１の電界効果トランジスタと、
ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、
上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、
上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、
上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点に接続された電流源と、
上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
上記第１の電界効果トランジスタのドレインと基準電位間に接続された第１のキャパシタと、
上記第２の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、を有し、
上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
請求項１記載の復調器。
【請求項８】
上記第１の電界効果トランジスタと第２の電界効果トランジスタは略同一特性を有し、
上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
上記第１のドレインバイアス用抵抗素子の抵抗値と第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、
上記第１のキャパシタの容量値と第２のキャパシタの容量値が略等しい値に設定されている
請求項７記載の復調器。
【請求項９】
上記第１の電界効果トランジスタのゲート幅Ｗｇａと第２の電界効果トランジスタのゲート幅Ｗｇｂの比Ｗｇａ／ＷｇｂがＮに設定され、
上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定され、
上記第１のキャパシタの容量値と第２のキャパシタの容量値が略等しい値に設定されている
請求項８記載の復調器。
【請求項１０】
受信信号が入力される第１の信号入力端子と、
ローカル信号が入力される第２の信号入力端子と、
第１端子、第２端子、および第３端子を有し、第１端子が上記第１の信号入力端子に接続され、第１端子に入力された受信信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第１の分岐回路と、
第１端子、第２端子、および第３端子を有し、第１端子に入力された信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第２の分岐回路と、
第１端子、第２端子、および第３端子を有し、第１端子が上記第２の信号入力端子に接続され、第１端子に入力されたローカル信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第３の分岐回路と、
第１端子および第２端子を有し、第１端子が上記第１の分岐回路の第２端子に接続され、第２端子が上記第２の分岐回路の第１端子に接続され、第１端子から入力された信号および第２端子から入力された信号の位相をシフトさせて第２端子および第１端子から出力する第１の移相器と、
第１端子および第２端子を有し、第１端子が上記第２の分岐回路の第２端子に接続され、第２端子が上記第３の分岐回路の第２端子に接続され、第１端子から入力された信号および第２端子から入力された信号の位相をシフトさせて第２端子および第１端子から出力する第２の移相器と、
入力端子が上記第１の分岐回路の第３端子に接続され、当該第１の分岐回路の第３端子から出力された信号レベルを検出する第１の信号レベル検波回路と、
入力端子が上記第２の分岐回路の第３端子に接続され、当該第２の分岐回路の第３端子から出力された信号レベルを検出する第２の信号レベル検波回路と、
入力端子が上記第３の分岐回路の第３端子に接続され、当該第３の分岐回路の第３端子から出力された信号レベルを検出する第３の信号レベル検波回路と、
上記第１の信号レベル検波回路の出力信号をアナログ信号からディジタル信号に変換する第１のアナログ／ディジタルコンバータと、
上記第２の信号レベル検波回路の出力信号をアナログ信号からディジタル信号に変換する第２のアナログ／ディジタルコンバータと、
上記第３の信号レベル検波回路の出力信号をアナログ信号からディジタル信号に変換する第３のアナログ／ディジタルコンバータと、
上記第１のアナログ／ディジタルコンバータの出力ディジタル信号、第２のアナログ／ディジタルコンバータの出力ディジタル信号、および第３のアナログ／ディジタルコンバータの出力ディジタル信号を、受信信号に含まれる複数の信号成分に変換する変換回路と
を有する復調器。
【請求項１１】
上記第１の信号レベル検出回路の出力信号の高域成分を除去して上記第１のアナログ／ディジタルコンバータに入力させる第１のフィルタと、
上記第２の信号レベル検出回路の出力信号の高域成分を除去して上記第２のアナログ／ディジタルコンバータに入力させる第２のフィルタと、
上記第３の信号レベル検出回路の出力信号の高域成分を除去して上記第３のアナログ／ディジタルコンバータに入力させる第３のフィルタと、
をさらに有し、
上記変換回路は、
上記第１のアナログ／ディジタルコンバータの出力信号から所望のチャネルを選択する第１のチャネル選択手段と、
上記第２のアナログ／ディジタルコンバータの出力信号から所望のチャネルを選択する第２のチャネル選択手段と、
上記第３のアナログ／ディジタルコンバータの出力信号から所望のチャネルを選択する第３のチャネル選択手段と、
上記第１のチャネル選択手段の出力信号、第２のチャネル選択手段の出力信号、および第３のチャネル選択手段の出力信号、および所定の回路パラメータ定数に基づいて、同相成分信号Ｉおよび直交成分信号Ｑを復調する演算回路と
を含む請求項１０記載の復調器。
【請求項１２】
上記演算回路は、以下の式に基づいた演算により同相成分信号Ｉおよび直交成分信号Ｑを得る
請求項１１記載の復調器。
2002031965.tif 000021
ただし、Ｐ１は第１のチャネル選択手段の出力信号、Ｐ２は第２のチャネル選択手段の出力信号、およびＰ３は第３のチャネル選択手段の出力信号であり、ｈｉｋ、ｈｑｋ、ｋ＝０，１，２，３は本復調器の回路素子から求められる回路パラメータ定数である。
【請求項１３】
上記第１のチャネル選択手段、第２のチャネル選択手段、および第３のチャネル選択手段のうちの少なくとも一つは、ローパスフィルタを含む
請求項１１記載の復調器。
【請求項１４】
上記第１のチャネル選択手段、第２のチャネル選択手段、および第３のチャネル選択手段のうちの少なくとも一つは、ローパスフィルタを含む
請求項１２記載の復調器。
【請求項１５】
上記第１の信号レベル検出回路の出力信号から所望のチャネルを選択して上記第１のアナログ／ディジタルコンバータに入力させる第１のチャネル選択手段と、
上記第２の信号レベル検出回路の出力信号から所望のチャネルを選択して上記第２のアナログ／ディジタルコンバータに入力させる第２のチャネル選択手段と、
上記第３の信号レベル検出回路の出力信号から所望のチャネルを選択して上記第３のアナログ／ディジタルコンバータに入力させる第３のチャネル選択手段と、
をさらに有し、
上記変換回路は、
上記第１のアナログ／ディジタルコンバータの出力ディジタル信号、第２のアナログ／ディジタルコンバータの出力ディジタル信号、および第３のアナログ／ディジタルコンバータの出力ディジタル信号および所定の回路パラメータ定数に基づいて、同相成分信号Ｉおよび直交成分信号Ｑを復調する演算回路と
を含む請求項１０記載の復調器。
【請求項１６】
上記演算回路は、以下の式に基づいた演算により同相成分信号Ｉおよび直交成分信号Ｑを得る
請求項１５記載の復調器。
2002031965.tif 000022
ただし、Ｐ１は第１のチャネル選択手段の出力信号、Ｐ２は第２のチャネル選択手段の出力信号、およびＰ３は第３のチャネル選択手段の出力信号であり、ｈｉｋ、ｈｑｋ、ｋ＝０，１，２，３は本復調器の回路素子から求められる回路パラメータ定数である。
【請求項１７】
上記第１のチャネル選択手段、第２のチャネル選択手段、および第３のチャネル選択手段のうちの少なくとも一つは、ローパスフィルタを含む
請求項１５記載の復調器。
【請求項１８】
上記第１のチャネル選択手段、第２のチャネル選択手段、および第３のチャネル選択手段のうちの少なくとも一つは、ローパスフィルタを含む
請求項１６記載の復調器。
【請求項１９】
上記第１の信号レベル検出回路、第２の信号レベル検出回路、および第３の信号レベル検出回路のうちの少なくとも一つは、
ゲートに入力信号が供給される第１の電界効果トランジスタと、
ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、
上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、
上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、
上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点に接続された電流源と、
上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
上記第１の電界効果トランジスタのドレインと基準電位間に接続された第１のキャパシタと、
上記第２の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、を有し、
上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
請求項１０記載の復調器。
【請求項２０】
上記第１の電界効果トランジスタと第２の電界効果トランジスタは略同一特性を有し、
上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
上記第１のドレインバイアス用抵抗素子の抵抗値と第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、
上記第１のキャパシタの容量値と第２のキャパシタの容量値が略等しい値に設定されている
請求項１９記載の復調器。
【請求項２１】
上記第１の電界効果トランジスタのゲート幅Ｗｇａと第２の電界効果トランジスタのゲート幅Ｗｇｂの比Ｗｇａ／ＷｇｂがＮに設定され、
上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定され、
上記第１のキャパシタの容量値と第２のキャパシタの容量値が略等しい値に設定されている
請求項１９記載の復調器。
【請求項２２】
受信信号が入力される第１の信号入力端子と、ローカル信号が入力される第２の信号入力端子と、第１端子、第２端子、および第３端子を有し、第１端子が上記第１の信号入力端子に接続され、第１端子に入力された受信信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第１の分岐回路と、第１端子、第２端子、および第３端子を有し、第１端子に入力された信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第２の分岐回路と、第１端子、第２端子、および第３端子を有し、第１端子が上記第２の信号入力端子に接続され、第１端子に入力されたローカル信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第３の分岐回路と、第１端子および第２端子を有し、第１端子が上記第１の分岐回路の第２端子に接続され、第２端子が上記第２の分岐回路の第１端子に接続され、第１端子から入力された信号および第２端子から入力された信号の位相をシフトさせて第２端子および第１端子から出力する第１の移相器と、第１端子および第２端子を有し、第１端子が上記第２の分岐回路の第２端子に接続され、第２端子が上記第３の分岐回路の第２端子に接続され、第１端子から入力された信号および第２端子から入力された信号の位相をシフトさせて第２端子および第１端子から出力する第２の移相器と、入力端子が上記第１の分岐回路の第３端子に接続され、当該第１の分岐回路の第３端子から出力された信号レベルを検出する第１の信号レベル検波回路と、入力端子が上記第２の分岐回路の第３端子に接続され、当該第２の分岐回路の第３端子から出力された信号レベルを検出する第２の信号レベル検波回路と、入力端子が上記第３の分岐回路の第３端子に接続され、当該第３の分岐回路の第３端子から出力された信号レベルを検出する第３の信号レベル検波回路と、上記第１の信号レベル検出回路の出力信号、第２の信号レベル検出回路の出力信号、および第３の信号レベル検出回路の出力信号を、受信信号に含まれる複数の信号成分に変換する変換回路とを有する復調器と、
受信信号のレベルを所望のレベルに調整して上記復調器の第１の信号入力端子に供給する利得制御回路と、
所望の発振周波数でローカル信号を発生し、上記上記復調器の第２の信号入力端子に供給するローカル信号発生回路と
を有する受信機。
【請求項２３】
上記復調器の第１の信号レベル検出回路の出力信号、第２の信号レベル検出回路の出力信号、および第３の信号レベル検出回路の出力信号を受けて平均信号電力を演算する平均信号電力演算回路と、
上記平均信号電力演算回路で求められた平均電力に基づいて、上記復調器に入力される受信信号レベルが一定となるように制御信号を上記可変利得回路に出力する利得制御信号生成回路と、
をさらに有し、
上記可変利得回路は、入力された受信信号を、上記利得制御信号生成回路による制御信号に応じたレベルに調整して上記復調器の第１の信号入力端子に供給する
請求項２２記載の受信機。
【請求項２４】
上記平均信号電力演算回路は、以下に信号に基づいた演算により平均信号電力を得る
請求項２３記載の受信機。
2002031965.tif 000023
ただし、ｄ２は受信信号電力、ｈｄｋ、ｋ＝０，１，２，３は上記復調器の回路素子から求められる回路パラメータ定数である。
【請求項２５】
復調器の変換回路で得られた複数の信号成分に基づいて周波数誤差を検出し、その結果を上記ローカル信号発生回路に供給する周波数誤差検出回路
をさらに有し、
上記ローカル信号発生回路は、上記周波数誤差検出回路において検出された周波数誤差値に基づいて、受信信号の搬送波周波数と略等しい周波数となるようにローカル信号の発振周波数を設定する
請求項２２記載の受信機。
【請求項２６】
復調器の変換回路で得られた複数の信号成分に基づいて周波数誤差を検出し、その結果を上記ローカル信号発生回路に供給する周波数誤差検出回路
をさらに有し、
上記ローカル信号発生回路は、上記周波数誤差検出回路において検出された周波数誤差値に基づいて、受信信号の搬送波周波数と略等しい周波数となるようにローカル信号の発振周波数を設定する
請求項２３記載の受信機。
【請求項２７】
上記復調器の変換回路は、
上記第１の信号レベル検出回路の出力信号から所望のチャネルを選択する第１のチャネル選択手段と、
上記第２の信号レベル検出回路の出力信号から所望のチャネルを選択する第２のチャネル選択手段と、
上記第３の信号レベル検出回路の出力信号から所望のチャネルを選択する第３のチャネル選択手段と、
上記第１のチャネル選択手段の出力信号、第２のチャネル選択手段の出力信号、および第３のチャネル選択手段の出力信号、および所定の回路パラメータ定数に基づいて、同相成分信号Ｉおよび直交成分信号Ｑを復調する演算回路と
を含む請求項２２記載の受信機。
【請求項２８】
上記演算回路は、以下の式に基づいた演算により同相成分信号Ｉおよび直交成分信号Ｑを得る
請求項２７記載の受信機。
2002031965.tif 000024
ただし、Ｐ１は第１のチャネル選択手段の出力信号、Ｐ２は第２のチャネル選択手段の出力信号、およびＰ３は第３のチャネル選択手段の出力信号であり、ｈｉｋ、ｈｑｋ、ｋ＝０，１，２，３は本復調器の回路素子から求められる回路パラメータ定数である。
【請求項２９】
上記復調器の第１の信号レベル検出回路の出力信号、第２の信号レベル検出回路の出力信号、および第３の信号レベル検出回路の出力信号を受けて平均信号電力を演算する平均信号電力演算回路と、
上記平均信号電力演算回路で求められた平均電力に基づいて、上記復調器に入力される受信信号レベルが一定となるように制御信号を上記可変利得回路に出力する利得制御信号生成回路と、
をさらに有し、
上記可変利得回路は、入力された受信信号を、上記利得制御信号生成回路による制御信号に応じたレベルに調整して上記復調器の第１の信号入力端子に供給する
請求項２７記載の受信機。
【請求項３０】
上記平均信号電力演算回路は、以下に信号に基づいた演算により平均信号電力を得る
請求項２９記載の受信機。
2002031965.tif 000025
ただし、ｄ２は受信信号電力、ｈｄｋ、ｋ＝０，１，２，３は上記復調器の回路素子から求められる回路パラメータ定数である。
【請求項３１】
復調器の変換回路で得られた同相成分信号Ｉおよび直交成分信号Ｑに基づいて周波数誤差を検出し、その結果を上記ローカル信号発生回路に供給する周波数誤差検出回路
をさらに有し、
上記ローカル信号発生回路は、上記周波数誤差検出回路において検出された周波数誤差値に基づいて、受信信号の搬送波周波数と略等しい周波数となるようにローカル信号の発振周波数を設定する
請求項２７記載の受信機。
【請求項３２】
復調器の変換回路で得られた同相成分信号Ｉおよび直交成分信号Ｑに基づいて周波数誤差を検出し、その結果を上記ローカル信号発生回路に供給する周波数誤差検出回路
をさらに有し、
上記ローカル信号発生回路は、上記周波数誤差検出回路において検出された周波数誤差値に基づいて、受信信号の搬送波周波数と略等しい周波数となるようにローカル信号の発振周波数を設定する
請求項２９記載の受信機。
【請求項３３】
上記第１のチャネル選択手段、第２のチャネル選択手段、および第３のチャネル選択手段のうちの少なくとも一つは、ローパスフィルタを含む
請求項２７記載の受信機。
【請求項３４】
上記第１のチャネル選択手段、第２のチャネル選択手段、および第３のチャネル選択手段のうちの少なくとも一つは、ローパスフィルタを含む
請求項２８記載の受信機。
【請求項３５】
上記復調器の第１の信号レベル検出回路、第２の信号レベル検出回路、および第３の信号レベル検出回路のうちの少なくとも一つは、
ゲートに入力信号が供給される第１の電界効果トランジスタと、
ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、
上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、
上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、
上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点に接続された電流源と、
上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
上記第１の電界効果トランジスタのドレインと基準電位間に接続された第１のキャパシタと、
上記第２の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、を有し、
上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
請求項２２記載の受信機。
【請求項３６】
上記第１の電界効果トランジスタと第２の電界効果トランジスタは略同一特性を有し、
上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
上記第１のドレインバイアス用抵抗素子の抵抗値と第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、
上記第１のキャパシタの容量値と第２のキャパシタの容量値が略等しい値に設定されている
請求項３５記載の受信機。
【請求項３７】
上記第１の電界効果トランジスタのゲート幅Ｗｇａと第２の電界効果トランジスタのゲート幅Ｗｇｂの比Ｗｇａ／ＷｇｂがＮに設定され、
上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定され、
上記第１のキャパシタの容量値と第２のキャパシタの容量値が略等しい値に設定されている
請求項３５記載の受信機。
【請求項３８】
受信信号が入力される第１の信号入力端子と、ローカル信号が入力される第２の信号入力端子と、第１端子、第２端子、および第３端子を有し、第１端子が上記第１の信号入力端子に接続され、第１端子に入力された受信信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第１の分岐回路と、第１端子、第２端子、および第３端子を有し、第１端子に入力された信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第２の分岐回路と、第１端子、第２端子、および第３端子を有し、第１端子が上記第２の信号入力端子に接続され、第１端子に入力されたローカル信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第３の分岐回路と、第１端子および第２端子を有し、第１端子が上記第１の分岐回路の第２端子に接続され、第２端子が上記第２の分岐回路の第１端子に接続され、第１端子から入力された信号および第２端子から入力された信号の位相をシフトさせて第２端子および第１端子から出力する第１の移相器と、第１端子および第２端子を有し、第１端子が上記第２の分岐回路の第２端子に接続され、第２端子が上記第３の分岐回路の第２端子に接続され、第１端子から入力された信号および第２端子から入力された信号の位相をシフトさせて第２端子および第１端子から出力する第２の移相器と、入力端子が上記第１の分岐回路の第３端子に接続され、当該第１の分岐回路の第３端子から出力された信号レベルを検出する第１の信号レベル検波回路と、入力端子が上記第２の分岐回路の第３端子に接続され、当該第２の分岐回路の第３端子から出力された信号レベルを検出する第２の信号レベル検波回路と、入力端子が上記第３の分岐回路の第３端子に接続され、当該第３の分岐回路の第３端子から出力された信号レベルを検出する第３の信号レベル検波回路と、上記第１の信号レベル検波回路の出力信号をアナログ信号からディジタル信号に変換する第１のアナログ／ディジタルコンバータと、上記第２の信号レベル検波回路の出力信号をアナログ信号からディジタル信号に変換する第２のアナログ／ディジタルコンバータと、上記第３の信号レベル検波回路の出力信号をアナログ信号からディジタル信号に変換する第３のアナログ／ディジタルコンバータと、上記第１のアナログ／ディジタルコンバータの出力ディジタル信号、第２のアナログ／ディジタルコンバータの出力ディジタル信号、および第３のアナログ／ディジタルコンバータの出力ディジタル信号を、受信信号に含まれる複数の信号成分に変換する変換回路とを有する復調器と、
受信信号のレベルを所望のレベルに調整して上記復調器の第１の信号入力端子に供給する利得制御回路と、
所望の発振周波数でローカル信号を発生し、上記上記復調器の第２の信号入力端子に供給するローカル信号発生回路と
を有する受信機。
【請求項３９】
上記復調器の第１の信号レベル検出回路の出力信号、第２の信号レベル検出回路の出力信号、および第３の信号レベル検出回路の出力信号を受けて平均信号電力を演算する平均信号電力演算回路と、
上記平均信号電力演算回路で求められた平均電力に基づいて、上記復調器に入力される受信信号レベルが一定となるように制御信号を上記可変利得回路に出力する利得制御信号生成回路と、
をさらに有し、
上記可変利得回路は、入力された受信信号を、上記利得制御信号生成回路による制御信号に応じたレベルに調整して上記復調器の第１の信号入力端子に供給する
請求項３８記載の受信機。
【請求項４０】
上記平均信号電力演算回路は、以下に信号に基づいた演算により平均信号電力を得る
請求項３９記載の受信機。
2002031965.tif 000026
ただし、ｄ２は受信信号電力、ｈｄｋ、ｋ＝０，１，２，３は上記復調器の回路素子から求められる回路パラメータ定数である。
【請求項４１】
復調器の変換回路で得られた複数の信号成分に基づいて周波数誤差を検出し、その結果を上記ローカル信号発生回路に供給する周波数誤差検出回路
をさらに有し、
上記ローカル信号発生回路は、上記周波数誤差検出回路において検出された周波数誤差値に基づいて、受信信号の搬送波周波数と略等しい周波数となるようにローカル信号の発振周波数を設定する
請求項３８記載の受信機。
【請求項４２】
復調器の変換回路で得られた複数の信号成分に基づいて周波数誤差を検出し、その結果を上記ローカル信号発生回路に供給する周波数誤差検出回路
をさらに有し、
上記ローカル信号発生回路は、上記周波数誤差検出回路において検出された周波数誤差値に基づいて、受信信号の搬送波周波数と略等しい周波数となるようにローカル信号の発振周波数を設定する
請求項３９記載の受信機。
【請求項４３】
上記復調器は、
上記第１の信号レベル検出回路の出力信号の高域成分を除去して上記第１のアナログ／ディジタルコンバータに入力させる第１のフィルタと、
上記第２の信号レベル検出回路の出力信号の高域成分を除去して上記第２のアナログ／ディジタルコンバータに入力させる第２のフィルタと、
上記第３の信号レベル検出回路の出力信号の高域成分を除去して上記第３のアナログ／ディジタルコンバータに入力させる第３のフィルタと、
をさらに有し、
上記変換回路は、
上記第１のアナログ／ディジタルコンバータの出力信号から所望のチャネルを選択する第１のチャネル選択手段と、
上記第２のアナログ／ディジタルコンバータの出力信号から所望のチャネルを選択する第２のチャネル選択手段と、
上記第３のアナログ／ディジタルコンバータの出力信号から所望のチャネルを選択する第３のチャネル選択手段と、
上記第１のチャネル選択手段の出力信号、第２のチャネル選択手段の出力信号、および第３のチャネル選択手段の出力信号、および所定の回路パラメータ定数に基づいて、同相成分信号Ｉおよび直交成分信号Ｑを復調する演算回路と
を含む請求項３８記載の受信機。
【請求項４４】
上記演算回路は、以下の式に基づいた演算により同相成分信号Ｉおよび直交成分信号Ｑを得る
請求項４３記載の受信機。
2002031965.tif 000027
ただし、Ｐ１は第１のチャネル選択手段の出力信号、Ｐ２は第２のチャネル選択手段の出力信号、およびＰ３は第３のチャネル選択手段の出力信号であり、ｈｉｋ、ｈｑｋ、ｋ＝０，１，２，３は本復調器の回路素子から求められる回路パラメータ定数である。
【請求項４５】
上記復調器の第１の信号レベル検出回路の出力信号、第２の信号レベル検出回路の出力信号、および第３の信号レベル検出回路の出力信号を受けて平均信号電力を演算する平均信号電力演算回路と、
上記平均信号電力演算回路で求められた平均電力に基づいて、上記復調器に入力される受信信号レベルが一定となるように制御信号を上記可変利得回路に出力する利得制御信号生成回路と、
をさらに有し、
上記可変利得回路は、入力された受信信号を、上記利得制御信号生成回路による制御信号に応じたレベルに調整して上記復調器の第１の信号入力端子に供給する
請求項４３記載の受信機。
【請求項４６】
上記平均信号電力演算回路は、以下に信号に基づいた演算により平均信号電力を得る
請求項４５記載の受信機。
2002031965.tif 000028
ただし、ｄ２は受信信号電力、ｈｄｋ、ｋ＝０，１，２，３は上記復調器の回路素子から求められる回路パラメータ定数である。
【請求項４７】
復調器の変換回路で得られた同相成分信号Ｉおよび直交成分信号Ｑに基づいて周波数誤差を検出し、その結果を上記ローカル信号発生回路に供給する周波数誤差検出回路
をさらに有し、
上記ローカル信号発生回路は、上記周波数誤差検出回路において検出された周波数誤差値に基づいて、受信信号の搬送波周波数と略等しい周波数となるようにローカル信号の発振周波数を設定する
請求項４３記載の受信機。
【請求項４８】
復調器の変換回路で得られた同相成分信号Ｉおよび直交成分信号Ｑに基づいて周波数誤差を検出し、その結果を上記ローカル信号発生回路に供給する周波数誤差検出回路
をさらに有し、
上記ローカル信号発生回路は、上記周波数誤差検出回路において検出された周波数誤差値に基づいて、受信信号の搬送波周波数と略等しい周波数となるようにローカル信号の発振周波数を設定する
請求項４５記載の受信機。
【請求項４９】
上記第１のチャネル選択手段、第２のチャネル選択手段、および第３のチャネル選択手段のうちの少なくとも一つは、ローパスフィルタを含む
請求項４３記載の受信機。
【請求項５０】
上記第１のチャネル選択手段、第２のチャネル選択手段、および第３のチャネル選択手段のうちの少なくとも一つは、ローパスフィルタを含む
請求項４４記載の受信機。
【請求項５１】
上記第１の信号レベル検出回路の出力信号から所望のチャネルを選択して上記第１のアナログ／ディジタルコンバータに入力させる第１のチャネル選択手段と、
上記第２の信号レベル検出回路の出力信号から所望のチャネルを選択して上記第２のアナログ／ディジタルコンバータに入力させる第２のチャネル選択手段と、
上記第３の信号レベル検出回路の出力信号から所望のチャネルを選択して上記第３のアナログ／ディジタルコンバータに入力させる第３のチャネル選択手段と、
をさらに有し、
上記変換回路は、
上記第１のアナログ／ディジタルコンバータの出力ディジタル信号、第２のアナログ／ディジタルコンバータの出力ディジタル信号、および第３のアナログ／ディジタルコンバータの出力ディジタル信号および所定の回路パラメータ定数に基づいて、同相成分信号Ｉおよび直交成分信号Ｑを復調する演算回路と
を含む請求項３８記載の受信機。
【請求項５２】
上記演算回路は、以下の式に基づいた演算により同相成分信号Ｉおよび直交成分信号Ｑを得る
請求項５１記載の受信機。
2002031965.tif 000029
ただし、Ｐ１は第１のチャネル選択手段の出力信号、Ｐ２は第２のチャネル選択手段の出力信号、およびＰ３は第３のチャネル選択手段の出力信号であり、ｈｉｋ、ｈｑｋ、ｋ＝０，１，２，３は本復調器の回路素子から求められる回路パラメータ定数である。
【請求項５３】
上記復調器の第１の信号レベル検出回路の出力信号、第２の信号レベル検出回路の出力信号、および第３の信号レベル検出回路の出力信号を受けて平均信号電力を演算する平均信号電力演算回路と、
上記平均信号電力演算回路で求められた平均電力に基づいて、上記復調器に入力される受信信号レベルが一定となるように制御信号を上記可変利得回路に出力する利得制御信号生成回路と、
をさらに有し、
上記可変利得回路は、入力された受信信号を、上記利得制御信号生成回路による制御信号に応じたレベルに調整して上記復調器の第１の信号入力端子に供給する
請求項５１記載の受信機。
【請求項５４】
上記平均信号電力演算回路は、以下に信号に基づいた演算により平均信号電力を得る
請求項５３記載の受信機。
2002031965.tif 000030
ただし、ｄ２は受信信号電力、ｈｄｋ、ｋ＝０，１，２，３は上記復調器の回路素子から求められる回路パラメータ定数である。
【請求項５５】
復調器の変換回路で得られた同相成分信号Ｉおよび直交成分信号Ｑに基づいて周波数誤差を検出し、その結果を上記ローカル信号発生回路に供給する周波数誤差検出回路
をさらに有し、
上記ローカル信号発生回路は、上記周波数誤差検出回路において検出された周波数誤差値に基づいて、受信信号の搬送波周波数と略等しい周波数となるようにローカル信号の発振周波数を設定する
請求項５１記載の受信機。
【請求項５６】
復調器の変換回路で得られた同相成分信号Ｉおよび直交成分信号Ｑに基づいて周波数誤差を検出し、その結果を上記ローカル信号発生回路に供給する周波数誤差検出回路
をさらに有し、
上記ローカル信号発生回路は、上記周波数誤差検出回路において検出された周波数誤差値に基づいて、受信信号の搬送波周波数と略等しい周波数となるようにローカル信号の発振周波数を設定する
請求項５３記載の受信機。
【請求項５７】
上記第１のチャネル選択手段、第２のチャネル選択手段、および第３のチャネル選択手段のうちの少なくとも一つは、ローパスフィルタを含む
請求項５１記載の受信機。
【請求項５８】
上記第１のチャネル選択手段、第２のチャネル選択手段、および第３のチャネル選択手段のうちの少なくとも一つは、ローパスフィルタを含む
請求項５２記載の受信機。
【請求項５９】
上記復調器の第１の信号レベル検出回路、第２の信号レベル検出回路、および第３の信号レベル検出回路のうちの少なくとも一つは、
ゲートに入力信号が供給される第１の電界効果トランジスタと、
ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、
上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、
上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、
上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点に接続された電流源と、
上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、
上記第１の電界効果トランジスタのドレインと基準電位間に接続された第１のキャパシタと、
上記第２の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、を有し、
上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする
請求項３８記載の受信機。
【請求項６０】
上記第１の電界効果トランジスタと第２の電界効果トランジスタは略同一特性を有し、
上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
上記第１のドレインバイアス用抵抗素子の抵抗値と第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、
上記第１のキャパシタの容量値と第２のキャパシタの容量値が略等しい値に設定されている
請求項５９記載の受信機。
【請求項６１】
上記第１の電界効果トランジスタのゲート幅Ｗｇａと第２の電界効果トランジスタのゲート幅Ｗｇｂの比Ｗｇａ／ＷｇｂがＮに設定され、
上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、
上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定され、
上記第１のキャパシタの容量値と第２のキャパシタの容量値が略等しい値に設定されている
請求項５９記載の受信機。
【発明の詳細な説明】
技　術　分　野
本発明は、たとえば高周波信号を送受信する通信装置等に用いられ、また、ＧＨｚ帯のような高周波数帯におけるインピーダンス測定にも有効なダイレクトコンバージョン方式の復調器およびそれを用いた受信機に関するものである。
背　景　技　術
図１は、一般的な復調器の要部構成を示す回路図である。
図１に示すように、この復調器１０は、ローカル信号発生回路１１、＋４５度位相シフタ１２、−４５度位相シフタ１３、およびＲＦミキサ１４，１５を主構成要素として有している。
この復調器１０においては、ローカル信号発生回路１１により発生された所定周波数の有するローカル信号Ｓｌｏは、位相が＋４５度位相シフタ１２により４５度シフトされてＲＦミキサ１４に供給され、また−４５度位相シフタ１３により−４５度シフトされてＲＦミキサ１５に供給される。
そして、たとえば図示しないアンテナ素子やローノイズ増幅器を介した受信信号ＳｒがＲＦミキサ１４，１５に供給され、ＲＦミキサ１４において受信信号Ｓｒと＋４５度だけ位相シフトされたローカル信号とが乗算されて同相信号（Ｉ）が得られ、ＲＦミキサ１５において受信信号Ｓｒと−４５度だけ位相シフトされたローカル信号とが乗算されて直交信号（Ｑ）が得られる。
しかし、図１に示すようにミキサを用いた復調器１０では、広帯域化が困難であり、ミキサに高いローカルレベルを印加する必要がある。そして、ミキサは高い高いローカル電力により非線形な動作状態にあることから、低歪な復調が困難であるという不利益がある。
そこで、近年、電力検波回路（パワーディテクタ）を用いた図１とは異なる原理に基づく６ポート方式の復調器（マルチポート復調器）が提案されている。
この６ポート方式の復調器は、上述した復調方式で使用されているミキサに比較し、電力検波回路は広帯域化が容易である。このことから、マルチポート復調器は、マルチバンドまたはワイドバンド特性が要求されるソフトウェア無線との適応性がよいといえる。また、近年の無線通信では搬送波周波数としてより高い周波数を用いる傾向にあり、高周波化の要求に対しても答えることができる。
また、ミキサを用いた復調方式では、ミキサに高いローカルレベルを印加する必要がある。これに対して、マルチポート方式では、電力検波回路が線形な領域で動作している。したがって、マルチポート方式は低いローカル信号電力でも復調が可能である。
さらに、ミキサを用いた復調方式では、ミキサは高いローカル電力により非線形な動作状態にある。これに対してマルチポート方式では、電力検波回路が線形な領域で動作している。したがって、マルチポート方式は低歪な復調が可能である。
以下に、６ポート復調器の３つの例について図２〜図４に関連付けて説明する。
図２Ａは、６ポート復調器の第１の構成例を示すブロック図である（文献［１］：Ｊｉ　Ｌｉ，ｅｔ．ａｌ．：”Ｄｕａｌ　Ｔｏｎｅ　Ｃａｌｉｂｒａｔｉｏｎ　ｏｆ　Ｓｉｘ−ｐｏｒｔ　Ｊｕｎｃｔｉｏｎ　ａｎｄ　Ｉｔｓ　Ａｐｐｌｉｃａｔｉｏｎ　ｔｏ　ｔｈｅ　Ｓｉｘ−ｐｏｒｔ　Ｄｉｒｅｃｔ　Ｄｉｇｉｔａｌ　Ｍｉｌｌｉｍｅｔｒｉｃ　Ｒｅｃｅｉｖｅｒ”，ＩＥＥＥ　Ｔｒａｎｓ．Ｏｎ　ＭＴＴ，Ｖｏｌ．ＭＴＴ−４４，Ｎｏ．１，Ｊａｎ．’９６．、参照）。
この６ポート復調器２０は、図２Ａに示すように、直交ハイブリッド回路２１〜２４、分岐回路２５、アッテネータ２６、電力検波回路２７〜３０、および抵抗素子Ｒ２１を有している。
６ポート復調器２０においては、受信信号Ｓｒおよびローカル信号Ｓｌｏは直交ハイブリッド回路２１に入力され、信号ｊＳｒ＋Ｓｌｏ、Ｓｒ＋ｊＳｌｏが生成される。そして、信号ｊＳｒ＋Ｓｌｏは分岐回路２５で分岐されて直交ハイブリッド回路２２および２３に供給され、信号Ｓｒ＋ｊＳｌｏはアッテネータ２６を介して直交ハイブリッド回路２３に供給される。
直交ハイブリッド回路２２では、信号−Ｓｒ＋ｊＳｌｏ、Ｓｒ＋ｊＳｌｏが生成されて、それぞれ電力検波回路２７および直交ハイブリッド回路２４に供給される。また、直交ハイブリッド回路２３では、信号ｊ２Ｓｒ、ｊ２Ｓｌｏが生成され、直交ハイブリッド回路２４および電力検波回路３０に供給される。直交ハイブリッド回路２４の２つの出力信号は電力検波回路２８，２９にそれぞれ供給される。
そして、各電力検波回路２７〜３０において、たとえば入力信号の包絡線レベルまたは電力レベルが検波されて、信号Ｐ２１〜Ｐ２４としてそれぞれ出力される。
電力検波回路２７〜３０によるベースバンド出力信号である検波信号Ｐ２１〜Ｐ２４は、図２Ｂに示すように、マルチポート信号−ＩＱ信号変換回路３１に入力され、ここで受信信号に含まれる同相信号（Ｉ）と直交信号（Ｑ）に変換されて出力される。
図３Ａは、６ポート復調器の第２の構成例を示すブロック図である（文献［２］：Ｋａｎｇａｓｍａａ，ｅｔ．ａｌ．：”Ｓｉｘ−ｐｏｒｔ　Ｄｉｒｅｃｔ　Ｃｏｎｖｅｒｓｉｏｎ　Ｒｅｃｅｉｖｅｒ”，Ｅｕｒｏｐｅａｎ　Ｍｉｃｒｏｗａｖｅ　Ｃｏｎｆｅｒｅｎｃｅ’９７、参照）。
この６ポート復調器４０は、図３Ａに示すように、分岐回路４１、直交ハイブリッド回路４２、リングハイブリッド回路４３、４４、電力検波回路４５〜４８、および抵抗素子Ｒ４１を有している。
６ポート復調器４０においては、受信信号Ｓｒは分岐回路４１により分岐されて、リングハイブリッド回路４３および４４に供給される。また、ローカル信号Ｓｌｏは、直交ハイブリッド回路４２において所定の直交処理が施されて、リングハイブリッド回路４３および４４に供給される。
リングハイブリッド回路４３においては、入力された受信信号およびローカル信号に基づいて信号Ｓｒ＋ＳｌｏおよびＳｒ−Ｓｌｏが生成され、それぞれ電力検波回路４５、４６に供給される。また、リングハイブリッド回路４４においては、入力された受信信号およびローカル信号に基づいて信号Ｓｒ＋ｊＳｌｏおよびＳｒ−ｊＳｌｏが生成され、それぞれ電力検波回路４７、４８に供給される。
そして、各電力検波回路４５〜４８において、たとえば入力信号の包絡線レベルまたは電力レベルが検波されて、信号Ｐ４１〜Ｐ４４としてそれぞれ出力される。
電力検波回路４５〜４８によるベースバンド出力信号である検波信号Ｐ４１〜Ｐ４４は、図３Ｂに示すように、マルチポート信号−ＩＱ信号変換回路４９に入力され、ここで受信信号に含まれる同相信号（Ｉ）と直交信号（Ｑ）に変換されて出力される。
図４は、６ポート復調器の第３の構成例を示すブロック図である（文献［３］：ＥＰ９７１２２４３８．１（’９７．ＤＥＣ．１８）、参照）。
この６ポート復調器５０は、カップラ５１，５２、分岐回路５３，５４、移相器５５、電力検波回路５６〜５９、抵抗素子Ｒ５１，Ｒ５２および６ポート信号−ＩＱ信号変換回路６０を有している。
この６ポート復調器５０においては、受信信号Ｓｒは、カップラ５１により分岐回路５３に入力され、その一部は電力検波回路５６に入力される。分岐回路５３に入力された受信信号は、２つの信号に分岐される。分岐された一方の信号が電力検波回路５７に入力され、他方の信号が移相器５５に入力される。移相器５５では、分岐回路５３による受信信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路５４に入力され、２つの信号に分岐される。分岐回路５４では、分岐された一方の信号が電力検波回路５８に入力され、他方の信号がカップラ５２に入力される。
また、ローカル信号Ｓｌｏは、カップラ５２により分岐回路５４に入力され、その一部は電力検波回路５９に入力される。分岐回路５０４に入力されたローカル信号は、２つの信号に分岐される。分岐された一方の信号が電力検波回路５８に入力され、他方の信号が移相器５４に入力される。移相器５４では、分岐回路５４によるローカル信号に対して位相シフトθが与えられ、位相シフト作用を受けた信号が分岐回路５３に入力され、２つの信号に分岐される。分岐回路５３では、分岐された一方の信号が電力検波回路５７に入力され、他方の信号がカップラ５１に供給される。
電力検波回路５６には、受信信号が供給される。電力検波回路５６では、供給された信号の振幅成分が検波され、信号Ｐ５１として変換回路６０に供給される。
電力検波回路５７には、受信信号と位相シフトθが与えられたローカル信号が供給される。電力検波回路５７では、供給された信号の振幅成分が検波され、信号Ｐ５２として変換回路６０に供給される。
また、電力検波回路５８には、ローカル信号と位相シフトθが与えられた受信信号が供給される。電力検波回路５８では、供給された信号の振幅成分が検波され、信号Ｐ５３として変換回路６０に供給される。
また、電力検波回路５９には、ローカル信号が供給される。電力検波回路５９では、供給された信号の振幅成分が検波され、信号Ｐ５４として変換回路６０に供給される。
そして、変換回路６０において、入力信号が復調信号である同相信号（Ｉ）と直交信号（Ｑ）に変換されて出力される。
ところが、上述したマルチポート方式の復調器には、以下に示すような不利益がある。
図２Ａおよび図３Ａに示すマルチポート復調器は、直交ハイブリッド回路、リングハイブリッド回路を使用していることから、広帯域性の点で改善の余地がある。
また、図４に示すマルチポート復調器は、方向性カップラを用いていることから、同様に広帯域性の点で問題がある。
一般に、方向性カップラとしては、図５に示すホイートストンブリッヂを用いた方向性カップラが用いられる。図５の方向性カップラは、ポートＰＴ１から入力された信号は、ポートＰＴ３に出力されるが、ポートＰＴ２から入力された信号はポートＰＴ３には出力されない。
この方向性カップラは抵抗値Ｒ０〜Ｒ２の抵抗素子Ｒ６１〜Ｒ６４のみで構成されていることから、広帯域特性を有している。
しかしながら、ポートＰＴ３には平衡入力端子をもつ電力検波回路が接続される必要がある。または平衡−不平衡変換回路が必要となる。これらの回路は構成が複雑となり、回路サイズを増加させる。さらに、周波数帯域特性を制限する場合がある。
また、図４に示すマルチポート復調器において、カップラに接続される電力検波回路と、分岐回路に接続される電力検波回路とは異なる回路構成をとる。このことは、温度や個体ばらつきなどの異なる検波特性変動を生じさせ、その結果復制性能を劣化させる。
発明の開示
本発明は、かかる事情に鑑みてなされたものであり、その目的は、低消費電力、低歪、広帯域特性、および高性能の復調性能を実現できる復調器およびそれを用いた受信機を提供することにある。
本発明の第１の観点の復調器は、受信信号が入力される第１の信号入力端子と、ローカル信号が入力される第２の信号入力端子と、第１端子、第２端子、および第３端子を有し、第１端子が上記第１の信号入力端子に接続され、第１端子に入力された受信信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第１の分岐回路と、第１端子、第２端子、および第３端子を有し、第１端子に入力された信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第２の分岐回路と、第１端子、第２端子、および第３端子を有し、第１端子が上記第２の信号入力端子に接続され、第１端子に入力されたローカル信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第３の分岐回路と、第１端子および第２端子を有し、第１端子が上記第１の分岐回路の第２端子に接続され、第２端子が上記第２の分岐回路の第１端子に接続され、第１端子から入力された信号および第２端子から入力された信号の位相をシフトさせて第２端子および第１端子から出力する第１の移相器と、第１端子および第２端子を有し、第１端子が上記第２の分岐回路の第２端子に接続され、第２端子が上記第３の分岐回路の第２端子に接続され、第１端子から入力された信号および第２端子から入力された信号の位相をシフトさせて第２端子および第１端子から出力する第２の移相器と、入力端子が上記第１の分岐回路の第３端子に接続され、当該第１の分岐回路の第３端子から出力された信号レベルを検出する第１の信号レベル検波回路と、入力端子が上記第２の分岐回路の第３端子に接続され、当該第２の分岐回路の第３端子から出力された信号レベルを検出する第２の信号レベル検波回路と、入力端子が上記第３の分岐回路の第３端子に接続され、当該第３の分岐回路の第３端子から出力された信号レベルを検出する第３の信号レベル検波回路とを有する。
好適には、上記第１の信号レベル検出回路の出力信号、第２の信号レベル検出回路の出力信号、および第３の信号レベル検出回路の出力信号を、受信信号に含まれる複数の信号成分に変換する変換回路をさらに有する。
また、本発明の第１の観点に係る復調器では、上記変換回路は、上記第１の信号レベル検出回路の出力信号から所望のチャネルを選択する第１のチャネル選択手段と、上記第２の信号レベル検出回路の出力信号から所望のチャネルを選択する第２のチャネル選択手段と、上記第３の信号レベル検出回路の出力信号から所望のチャネルを選択する第３のチャネル選択手段と、上記第１のチャネル選択手段の出力信号、第２のチャネル選択手段の出力信号、および第３のチャネル選択手段の出力信号、および所定の回路パラメータ定数に基づいて、同相成分信号Ｉおよび直交成分信号Ｑを復調する演算回路とを含む。
また、上記演算回路は、以下の式に基づいた演算により同相成分信号Ｉおよび直交成分信号Ｑを得る。
2002031965.tif 000003
ただし、Ｐ１は第１のチャネル選択手段の出力信号、Ｐ２は第２のチャネル選択手段の出力信号、およびＰ３は第３のチャネル選択手段の出力信号であり、ｈｉｋ、ｈｑｋ、ｋ＝０，１，２，３は本復調器の回路素子から求められる回路パラメータ定数である。
また、好適には、上記第１のチャネル選択手段、第２のチャネル選択手段、および第３のチャネル選択手段のうちの少なくとも一つは、ローパスフィルタを含む。
本発明の第２の観点の復調器は、受信信号が入力される第１の信号入力端子と、ローカル信号が入力される第２の信号入力端子と、第１端子、第２端子、および第３端子を有し、第１端子が上記第１の信号入力端子に接続され、第１端子に入力された受信信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第１の分岐回路と、第１端子、第２端子、および第３端子を有し、第１端子に入力された信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第２の分岐回路と、第１端子、第２端子、および第３端子を有し、第１端子が上記第２の信号入力端子に接続され、第１端子に入力されたローカル信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第３の分岐回路と、第１端子および第２端子を有し、第１端子が上記第１の分岐回路の第２端子に接続され、第２端子が上記第２の分岐回路の第１端子に接続され、第１端子から入力された信号および第２端子から入力された信号の位相をシフトさせて第２端子および第１端子から出力する第１の移相器と、第１端子および第２端子を有し、第１端子が上記第２の分岐回路の第２端子に接続され、第２端子が上記第３の分岐回路の第２端子に接続され、第１端子から入力された信号および第２端子から入力された信号の位相をシフトさせて第２端子および第１端子から出力する第２の移相器と、入力端子が上記第１の分岐回路の第３端子に接続され、当該第１の分岐回路の第３端子から出力された信号レベルを検出する第１の信号レベル検波回路と、入力端子が上記第２の分岐回路の第３端子に接続され、当該第２の分岐回路の第３端子から出力された信号レベルを検出する第２の信号レベル検波回路と、入力端子が上記第３の分岐回路の第３端子に接続され、当該第３の分岐回路の第３端子から出力された信号レベルを検出する第３の信号レベル検波回路と、上記第１の信号レベル検波回路の出力信号をアナログ信号からディジタル信号に変換する第１のアナログ／ディジタルコンバータと、上記第２の信号レベル検波回路の出力信号をアナログ信号からディジタル信号に変換する第２のアナログ／ディジタルコンバータと、上記第３の信号レベル検波回路の出力信号をアナログ信号からディジタル信号に変換する第３のアナログ／ディジタルコンバータと、上記第１のアナログ／ディジタルコンバータの出力ディジタル信号、第２のアナログ／ディジタルコンバータの出力ディジタル信号、および第３のアナログ／ディジタルコンバータの出力ディジタル信号を、受信信号に含まれる複数の信号成分に変換する変換回路とを有する。
好適には、本発明の第２の観点に係る復調器では、上記第１の信号レベル検出回路の出力信号の高域成分を除去して上記第１のアナログ／ディジタルコンバータに入力させる第１のフィルタと、上記第２の信号レベル検出回路の出力信号の高域成分を除去して上記第２のアナログ／ディジタルコンバータに入力させる第２のフィルタと、上記第３の信号レベル検出回路の出力信号の高域成分を除去して上記第３のアナログ／ディジタルコンバータに入力させる第３のフィルタと、をさらに有し、上記変換回路は、上記第１のアナログ／ディジタルコンバータの出力信号から所望のチャネルを選択する第１のチャネル選択手段と、上記第２のアナログ／ディジタルコンバータの出力信号から所望のチャネルを選択する第２のチャネル選択手段と、上記第３のアナログ／ディジタルコンバータの出力信号から所望のチャネルを選択する第３のチャネル選択手段と、上記第１のチャネル選択手段の出力信号、第２のチャネル選択手段の出力信号、および第３のチャネル選択手段の出力信号、および所定の回路パラメータ定数に基づいて、同相成分信号Ｉおよび直交成分信号Ｑを復調する演算回路とを含む。
また、好適には、上記第１の信号レベル検出回路の出力信号から所望のチャネルを選択して上記第１のアナログ／ディジタルコンバータに入力させる第１のチャネル選択手段と、上記第２の信号レベル検出回路の出力信号から所望のチャネルを選択して上記第２のアナログ／ディジタルコンバータに入力させる第２のチャネル選択手段と、上記第３の信号レベル検出回路の出力信号から所望のチャネルを選択して上記第３のアナログ／ディジタルコンバータに入力させる第３のチャネル選択手段と、をさらに有し、上記変換回路は、上記第１のアナログ／ディジタルコンバータの出力ディジタル信号、第２のアナログ／ディジタルコンバータの出力ディジタル信号、および第３のアナログ／ディジタルコンバータの出力ディジタル信号および所定の回路パラメータ定数に基づいて、同相成分信号Ｉおよび直交成分信号Ｑを復調する演算回路とを含む。
また、上記演算回路は、以下の式に基づいた演算により同相成分信号Ｉおよび直交成分信号Ｑを得る。
2002031965.tif 000004
ただし、Ｐ１は第１のチャネル選択手段の出力信号、Ｐ２は第２のチャネル選択手段の出力信号、およびＰ３は第３のチャネル選択手段の出力信号であり、ｈｉｋ、ｈｑｋ、ｋ＝０，１，２，３は本復調器の回路素子から求められる回路パラメータ定数である。
また、好適には、上記第１のチャネル選択手段、第２のチャネル選択手段、および第３のチャネル選択手段のうちの少なくとも一つは、ローパスフィルタを含む。
本発明の第３の観点の受信機は、受信信号が入力される第１の信号入力端子と、ローカル信号が入力される第２の信号入力端子と、第１端子、第２端子、および第３端子を有し、第１端子が上記第１の信号入力端子に接続され、第１端子に入力された受信信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第１の分岐回路と、第１端子、第２端子、および第３端子を有し、第１端子に入力された信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第２の分岐回路と、第１端子、第２端子、および第３端子を有し、第１端子が上記第２の信号入力端子に接続され、第１端子に入力されたローカル信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第３の分岐回路と、第１端子および第２端子を有し、第１端子が上記第１の分岐回路の第２端子に接続され、第２端子が上記第２の分岐回路の第１端子に接続され、第１端子から入力された信号および第２端子から入力された信号の位相をシフトさせて第２端子および第１端子から出力する第１の移相器と、第１端子および第２端子を有し、第１端子が上記第２の分岐回路の第２端子に接続され、第２端子が上記第３の分岐回路の第２端子に接続され、第１端子から入力された信号および第２端子から入力された信号の位相をシフトさせて第２端子および第１端子から出力する第２の移相器と、入力端子が上記第１の分岐回路の第３端子に接続され、当該第１の分岐回路の第３端子から出力された信号レベルを検出する第１の信号レベル検波回路と、入力端子が上記第２の分岐回路の第３端子に接続され、当該第２の分岐回路の第３端子から出力された信号レベルを検出する第２の信号レベル検波回路と、入力端子が上記第３の分岐回路の第３端子に接続され、当該第３の分岐回路の第３端子から出力された信号レベルを検出する第３の信号レベル検波回路と、上記第１の信号レベル検出回路の出力信号、第２の信号レベル検出回路の出力信号、および第３の信号レベル検出回路の出力信号を、受信信号に含まれる複数の信号成分に変換する変換回路とを有する復調器と、受信信号のレベルを所望のレベルに調整して上記復調器の第１の信号入力端子に供給する利得制御回路と、所望の発振周波数でローカル信号を発生し、上記上記復調器の第２の信号入力端子に供給するローカル信号発生回路とを有する。
本発明の第３の観点に係る受信機では、上記復制器の第１の信号レベル検出回路の出力信号、第２の信号レベル検出回路の出力信号、および第３の信号レベル検出回路の出力信号を受けて平均信号電力を演算する平均信号電力演算回路と、上記平均信号電力演算回路で求められた平均電力に基づいて、上記復調器に入力される受信信号レベルが一定となるように制御信号を上記可変利得回路に出力する利得制御信号生成回路と、をさらに有し、上記可変利得回路は、入力された受信信号を、上記利得制御信号生成回路による制御信号に応じたレベルに調整して上記復調器の第１の信号入力端子に供給する。
また、上記平均信号電力演算回路は、以下に信号に基づいた演算により平均信号電力を得る。
2002031965.tif 000005
ただし、ｄ２は受信信号電力、ｈｄｋ、ｋ＝０，１，２，３は上記復調器の回路素子から求められる回路パラメータ定数である。
また、好適には、復調器の変換回路で得られた複数の信号成分に基づいて周波数誤差を検出し、その結果を上記ローカル信号発生回路に供給する周波数誤差検出回路をさらに有し、上記ローカル信号発生回路は、上記周波数誤差検出回路において検出された周波数誤差値に基づいて、受信信号の搬送波周波数と略等しい周波数となるようにローカル信号の発振周波数を設定する。
また、好適には、上記復調器の変換回路は、上記第１の信号レベル検出回路の出力信号から所望のチャネルを選択する第１のチャネル選択手段と、上記第２の信号レベル検出回路の出力信号から所望のチャネルを選択する第２のチャネル選択手段と、上記第３の信号レベル検出回路の出力信号から所望のチャネルを選択する第３のチャネル選択手段と、上記第１のチャネル選択手段の出力信号、第２のチャネル選択手段の出力信号、および第３のチャネル選択手段の出力信号、および所定の回路パラメータ定数に基づいて、同相成分信号Ｉおよび直交成分信号Ｑを復調する演算回路とを含む。
そして、上記演算回路は、以下の式に基づいた演算により同相成分信号Ｉおよび直交成分信号Ｑを得る。
2002031965.tif 000006
ただし、Ｐ１は第１のチャネル選択手段の出力信号、Ｐ２は第２のチャネル選択手段の出力信号、およびＰ３は第３のチャネル選択手段の出力信号であり、ｈｉｋ、ｈｑｋ、ｋ＝０，１，２，３は本復調器の回路素子から求められる回路パラメータ定数である。
また、好適には、復調器の変換回路で得られた同相成分信号Ｉおよび直交成分信号Ｑに基づいて周波数誤差を検出し、その結果を上記ローカル信号発生回路に供給する周波数誤差検出回路をさらに有し、上記ローカル信号発生回路は、上記周波数誤差検出回路において検出された周波数誤差値に基づいて、受信信号の搬送波周波数と略等しい周波数となるようにローカル信号の発振周波数を設定する。
また、好適には、上記第１のチャネル選択手段、第２のチャネル選択手段、および第３のチャネル選択手段のうちの少なくとも一つは、ローパスフィルタを含む。
本発明の第４の観点の受信機は、受信信号が入力される第１の信号入力端子と、ローカル信号が入力される第２の信号入力端子と、第１端子、第２端子、および第３端子を有し、第１端子が上記第１の信号入力端子に接続され、第１端子に入力された受信信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第１の分岐回路と、第１端子、第２端子、および第３端子を有し、第１端子に入力された信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第２の分岐回路と、第１端子、第２端子、および第３端子を有し、第１端子が上記第２の信号入力端子に接続され、第１端子に入力されたローカル信号を第２端子への信号と第３端子への信号とに分岐し、第２端子に入力された信号を第１端子への信号と第３端子への信号とに分岐する第３の分岐回路と、第１端子および第２端子を有し、第１端子が上記第１の分岐回路の第２端子に接続され、第２端子が上記第２の分岐回路の第１端子に接続され、第１端子から入力された信号および第２端子から入力された信号の位相をシフトさせて第２端子および第１端子から出力する第１の移相器と、第１端子および第２端子を有し、第１端子が上記第２の分岐回路の第２端子に接続され、第２端子が上記第３の分岐回路の第２端子に接続され、第１端子から入力された信号および第２端子から入力された信号の位相をシフトさせて第２端子および第１端子から出力する第２の移相器と、入力端子が上記第１の分岐回路の第３端子に接続され、当該第１の分岐回路の第３端子から出力された信号レベルを検出する第１の信号レベル検波回路と、入力端子が上記第２の分岐回路の第３端子に接続され、当該第２の分岐回路の第３端子から出力された信号レベルを検出する第２の信号レベル検波回路と、入力端子が上記第３の分岐回路の第３端子に接続され、当該第３の分岐回路の第３端子から出力された信号レベルを検出する第３の信号レベル検波回路と、上記第１の信号レベル検波回路の出力信号をアナログ信号からディジタル信号に変換する第１のアナログ／ディジタルコンバータと、上記第２の信号レベル検波回路の出力信号をアナログ信号からディジタル信号に変換する第２のアナログ／ディジタルコンバータと、上記第３の信号レベル検波回路の出力信号をアナログ信号からディジタル信号に変換する第３のアナログ／ディジタルコンバータと、上記第１のアナログ／ディジタルコンバータの出力ディジタル信号、第２のアナログ／ディジタルコンバータの出力ディジタル信号、および第３のアナログ／ディジタルコンバータの出力ディジタル信号を、受信信号に含まれる複数の信号成分に変換する変換回路とを有する復調器と、受信信号のレベルを所望のレベルに調整して上記復調器の第１の信号入力端子に供給する利得制御回路と、所望の発振周波数でローカル信号を発生し、上記上記復調器の第２の信号入力端子に供給するローカル信号発生回路とを有する。
また、本発明の第４の観点に係る受信機では、上記復調器は、上記第１の信号レベル検出回路の出力信号の高域成分を除去して上記第１のアナログ／ディジタルコンバータに入力させる第１のフィルタと、上記第２の信号レベル検出回路の出力信号の高域成分を除去して上記第２のアナログ／ディジタルコンバータに入力させる第２のフィルタと、上記第３の信号レベル検出回路の出力信号の高域成分を除去して上記第３のアナログ／ディジタルコンバータに入力させる第３のフィルタと、をさらに有し、上記変換回路は、上記第１のアナログ／ディジタルコンバータの出力信号から所望のチャネルを選択する第１のチャネル選択手段と、上記第２のアナログ／ディジタルコンバータの出力信号から所望のチャネルを選択する第２のチャネル選択手段と、上記第３のアナログ／ディジタルコンバータの出力信号から所望のチャネルを選択する第３のチャネル選択手段と、上記第１のチャネル選択手段の出力信号、第２のチャネル選択手段の出力信号、および第３のチャネル選択手段の出力信号、および所定の回路パラメータ定数に基づいて、同相成分信号Ｉおよび直交成分信号Ｑを復調する演算回路とを含む。
また、本発明の第４の観点に係る受信機では、上記復調器は、上記第１の信号レベル検出回路の出力信号から所望のチャネルを選択して上記第１のアナログ／ディジタルコンバータに入力させる第１のチャネル選択手段と、上記第２の信号レベル検出回路の出力信号から所望のチャネルを選択して上記第２のアナログ／ディジタルコンバータに入力させる第２のチャネル選択手段と、上記第３の信号レベル検出回路の出力信号から所望のチャネルを選択して上記第３のアナログ／ディジタルコンバータに入力させる第３のチャネル選択手段と、をさらに有し、上記変換回路は、上記第１のアナログ／ディジタルコンバータの出力ディジタル信号、第２のアナログ／ディジタルコンバータの出力ディジタル信号、および第３のアナログ／ディジタルコンバータの出力ディジタル信号および所定の回路パラメータ定数に基づいて、同相成分信号Ｉおよび直交成分信号Ｑを復調する演算回路とを含む。
また、本発明の第１、第２、第３、および第４の観点において、復調器の第１の信号レベル検出回路、第２の信号レベル検出回路、および第３の信号レベル検出回路のうちの少なくとも一つは、ゲートに入力信号が供給される第１の電界効果トランジスタと、ソースが上記第１の電界効果トランジスタのソースに接続された第２の電界効果トランジスタと、上記第１の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第１のゲートバイアス供給回路と、上記第２の電界効果トランジスタのゲートにゲートバイアス電圧を供給する第２のゲートバイアス供給回路と、上記第１の電界効果トランジスタおよび第２の電界効果トランジスタのソース同士の接続点に接続された電流源と、上記第１の電界トランジスタおよび第２の電界効果トランジスタのドレインにドレインバイアス電圧を供給するドレインバイアス供給回路と、上記第１の電界効果トランジスタのドレインと基準電位間に接続された第１のキャパシタと、上記第２の電界効果トランジスタのドレインと基準電位間に接続された第２のキャパシタと、を有し、上記第１の電界トランジスタのドレイン電圧と第２の電界トランジスタのドレイン電圧間の電圧差を検波出力とする。
好適には、上記第１の電界効果トランジスタと第２の電界効果トランジスタは略同一特性を有し、上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、上記第１のドレインバイアス用抵抗素子の抵抗値と第２のドレインバイアス用抵抗素子の抵抗値が略等しい値に設定され、上記第１のキャパシタの容量値と第２のキャパシタの容量値が略等しい値に設定されている。
また、好適には、上記第１の電界効果トランジスタのゲート幅Ｗｇａと第２の電界効果トランジスタのゲート幅Ｗｇｂの比Ｗｇａ／ＷｇｂがＮに設定され、上記ドレインバイアス供給回路は、上記第１の電界効果トランジスタのドレインと電圧源との間に接続された第１のドレインバイアス用抵抗素子と、上記第２の電界効果トランジスタのドレインと電圧源との間に接続された第２のドレインバイアス用抵抗素子とを含み、上記第１のドレインバイアス用抵抗素子の抵抗値Ｒａと第２のドレインバイアス用抵抗素子の抵抗値ＲｂはＲａ／Ｒｂ＝１／Ｎの条件を満足するように設定され、上記第１のキャパシタの容量値と第２のキャパシタの容量値が略等しい値に設定されている。
本発明によれば、復調器において、受信信号が第１の信号入力端子に入力される。受信信号は第１の分岐回路の第１端子に供給され、２つの信号に分岐される。分岐された信号の１つは第３端子から第１の電力検波回路に供給される。もう一方の分岐された信号は第２端子から第１の移相器の第１端子に供給される。そして、第１の移相器おいてたとえば位相シフトθが与えられた後、第２端子から第２の分岐回路の第１端子に供給される。さらに、第２の分岐回路において、２つの信号に分岐される。分岐された信号の１つは第３端子から第２の電力検波回路に供給される。もう一方の分岐された信号は第２端子から第２の移相器の第１端子に供給される。そして、第２の移相器おいて、位相シフトθが与えられた後、第２端子から第３の分岐回路の第２端子に供給される。そして、第３の分岐回路において、第３の電力検波回路に供給される信号と第２の信号入力端子への信号に分岐される。
一方、ローカル信号が第２の信号入力端子に入力される。ローカルは第３の分岐回路の第１端子に供給され、第３の電力検波回路に入力される信号と移相器の第２端子に供給される信号に分岐される。第２の移相器に供給された信号は移相シフトθが与えられた後、第１端子から第２の分岐回路の第２端子に供給される。さらに、第２の分岐回路において、第２の電力検波回路に供給される信号と第１の移相器に供給される信号とに分岐される。第１の移相器に供給された信号は位相シフトθが与えられた後、第１端子から第１の分岐回路の第２端子ｂに供給される。第１の分岐回路に供給された信号は、第１の電力検波回路に供給される信号と第１の信号入力端子への信号に分岐される。
したがって、第１の電力検波回路の入力には、受信信号と位相シフトθ１＋θ２が与えられたローカル信号のベクトル和信号が供給される。第１の電力検波回路からはその振幅成分が検波信号Ｐ１として出力される。
同様に、第２の電力検波回路の入力には、位相シフトθ１が与えられた受信信号と位相シフトθが与えられたローカル信号のベクトル和信号が供給される。第２の電力検波回路からはその振幅成分が検波信号Ｐ２として出力される。
同様に、第３の電力検波回路の入力には、位相シフトθ１＋θ２が与えられた受信信号とローカル信号のベクトル和信号が印加される。第３の電力検波回路からはその振幅成分が検波信号Ｐ３として出力される。
第１〜第３の電力検波回路から出力されたベースバンド出力信号Ｐ１、Ｐ２およびＰ３は、変換回路において、たとえば上記式に基づいた計算が演算回路で行われ、復調信号である同相信号Ｉおよび直交信号Ｑに変換される。
また、第１〜第３の電力検波回路の出力検波信号Ｐ１、Ｐ２、およびＰ３は平均信号電力演算回路に供給され、ここで受信信号の平均信号電力が計算され、その結果が利得制御信号生成回路に出力される。
利得制御信号生成回路では、平均信号電力演算回路で求められた平均電力に基づいて、復調器に入力される受信信号レベルが一定となるように制御信号が可変利得回路に出力される。そして、可変利得回路においては、受信信号レベルが利得制御信号生成回路による制御信号に応じたレベルに調整されて復調器に供給される。
また、変換回路で復調された同相信号Ｉおよび直交信号Ｑは周波数誤差検出回路に出力される。出力復調信号ＩおよびＱを受けた周波数誤差検出回路では、信号ＩおよびＱより周波数誤差が検出され、その結果がローカル信号発生回路に供給される。ローカル信号発生回路では、周波数誤差検出回路において検出された周波数誤差値信号を受けて、受信信号周波数に発振周波数が略等しいローカル信号が発生されて復調器に供給される。
発明を実施するための最良の形態
以下、本発明の実施の形態を添付図面を参照して説明する。
図６は、本発明に係るダイレクトコンバージョン方式の復調器を採用した受信機の一実施形態を示すブロック図である。
本実施形態に係る受信機１００は、図６に示すように、マルチポート復調器１０１、平均信号電力演算回路１０２、ローカル信号発生回路１０３、可変利得回路１０４、利得制御信号生成回路１０５、周波数誤差検出回路１０６、およびベースバンド信号処理回路１０７を主構成要素として有している。
マルチポート復調器１０１は、５ポート復調器により構成され、可変利得回路１０４においてレベルが調整された受信信号Ｓｒとローカル信号発生回路１０３で生成されたローカル信号ＳＯを受けて、位相差を持った３つの信号を生成し、これら信号の信号レベル（振幅成分）をそれぞれ検波し、３つの電力検波信号Ｐ１，Ｐ２，Ｐ３に基づいて、受信信号に含まれる同相信号（Ｉ）と直交信号（Ｑ）に変換し、これら同相信号（Ｉ）と直交信号（Ｑ）を周波数誤差検出回路１０６、およびベースバンド信号処理回路１０７に供給する。
また、マルチポート復調器１０１は同一チップに集積化される平均電力演算回路１０２に電力検波信号（ベースバンド信号）Ｐ１、Ｐ２、およびＰ３を供給する。
図７は、マルチポート復調器１０１の具体的な構成例を示すブロック図である。
このマルチポート復調器１０１は、図７に示すように、受信信号用第１の信号入力端子ＴＩＮＳｒ、ローカル信号用第２の信号入力端子ＴＩＮＳｌｏ、第１の分岐回路１００１、第２の分岐回路１００２、第３の分岐回路１００３、第１の移相器１００４、第２の分岐回路１００５、第１の電力検波回路１００６、第２の電力検波回路１００７、第３の電力検波回路１００８、およびＮポート信号−ＩＱ信号変換回路１００９を有している。
第１の分岐回路１００１は、第１端子ａ、第２端子ｂ、および第３端子ｃを有し、第１端子ａが第１の信号入力端子ＴＩＮＳｒに接続され、第１端子ａに入力された受信信号Ｓｒを第２端子ｂへの信号と第３端子ｃへの信号とに分岐し、第２端子ｂに入力された信号を第１端子ａへの信号と第３端子ｃへの信号とに分岐する。そして、第１の分岐回路１００１の第３端子ｃが第１の電力検波回路１００６の入力端子に接続されている。
第２の分岐回路１００２は、第１端子ａ、第２端子ｂ、および第３端子ｃを有し、第１端子ａに入力された信号を第２端子ｂへの信号と第３端子ｃへの信号とに分岐し、第２端子ｂに入力された信号を第１端子ａへの信号と第３端子ｃへの信号とに分岐する。そして、第２の分岐回路１００２の第３端子ｃが第２の電力検波回路１００７の入力端子に接続されている。
第３の分岐回路１００３は、第１端子ａ、第２端子ｂ、および第３端子ｃを有し、第１端子ａが第２の信号入力端子ＴＩＮＳｌｏに接続され、第１端子ａに入力されたローカル信号ＳＯを第２端子ｂへの信号と第３端子ｃへの信号とに分岐し、第２端子ｂに入力された信号を第１端子ａへの信号と第３端子ｃへの信号とに分岐する。そして、第３の分岐回路１００３の第３端子ｃが第３の電力検波回路１００８の入力端子に接続されている。
第１の移相器１００４は、第１端子ａおよび第２端子ｂを有し、第１端子ａが第１の分岐回路１００１の第２端子ｂに接続され、第２端子ｂが第２の分岐回路１００２の第１端子ａに接続され、第１端子ａから入力された信号および第２端子ｂから入力された信号の位相をシフトさせて第２端子ｂおよび第１端子ａから出力する。
第２の移相器１００５は、第１端子ａおよび第２端子ｂを有し、第１端子ａが第２の分岐回路１００２の第２端子ｂに接続され、第２端子ｂが第３の分岐回路１００３の第２端子ｂに接続され、第１端子ａから入力された信号および第２端子ｂから入力された信号の位相をシフトさせて第２端子ｂおよび第１端子ａから出力する。
ここで５ポートとは、受信信号用入力端子ＴＩＮＳｒ、ローカル信号用入力端子ＴＩＮＳｌｏの２ポートに、第１の分岐回路１００１の第１の電力検波回路１００６への出力端子（第３端子ｃ）、第２の分岐回路１００２の第２の電力検波回路１００７への出力端子（第３端子ｃ）、および第３の分岐回路１００３の第３の電力検波回路１００８への出力端子（第３端子ｃ）の３ポートを加えた５ポートのことである。
図８は、第１、第２、および第３の分岐回路１００１，１００２，１００３、および第１および第２の移相器１００４，１００５の具体的な構成例を示す回路図である。
図８に示すように、第１の分岐回路１００１は抵抗素子Ｒ１０１〜Ｒ１０３からなる抵抗分岐回路により構成されている。第１の分岐回路１００１において、第１端子ａと第２端子ｂ間に抵抗素子Ｒ１０１が接続され、第１端子ａと第３端子ｃ間に抵抗素子Ｒ１０２が接続され、第２端子ｂと第３端子ｃ間に抵抗素子Ｒ１０３が接続されている。
第２の分岐回路１００２は抵抗素子Ｒ１０４〜Ｒ１０６からなる抵抗分岐回路により構成されている。第２の分岐回路１００２において、第１端子ａと第２端子ｂ間に抵抗素子Ｒ１０４が接続され、第１端子ａと第３端子ｃ間に抵抗素子Ｒ１０５が接続され、第２端子ｂと第３端子ｃ間に抵抗素子Ｒ１０６が接続されている。
第３の分岐回路１００３は抵抗素子Ｒ１０７〜Ｒ１０９からなる抵抗分岐回路により構成されている。第３の分岐回路１００３において、第１端子ａと第２端子ｂ間に抵抗素子Ｒ１０７が接続され、第１端子ａと第３端子ｃ間に抵抗素子Ｒ１０９が接続され、第２端子ｂと第３端子ｃ間に抵抗素子Ｒ１０８が接続されている。
また、第１の移相器１００４はインダクタＬ１０１およびキャパシタＣ１０１，Ｃ１０２からなるπ型ＬＣ移相器により構成されている。第１の移相器１００４において、第１端子ａと第２端子ｂ間にインダクタＬ１０１が接続され、第１端子ａと接地電位ＧＮＤ間にキャパシタＣ１０１が接続され、第２端子ｂと接地電位ＧＮＤ間にキャパシタＣ１０２が接続されている。
第２の移相器１００５はインダクタＬ１０２およびキャパシタＣ１０３，Ｃ１０４からなるπ型ＬＣ移相器により構成されている。第２の移相器１００５において、第１端子ａと第２端子ｂ間にインダクタＬ１０２が接続され、第１端子ａと接地電位ＧＮＤ間にキャパシタＣ１０３が接続され、第２端子ｂと接地電位ＧＮＤ間にキャパシタＣ１０４が接続されている。
このような構成において、受信信号Ｓｒ（ｔ）が第１の信号入力端子ＴＩＮＳｒに入力される。なお、Ｓｒ（ｔ）は時間ｔにおける入力端子ＴＩＮＳｒの電圧である。受信信号Ｓｒ（ｔ）は第１の分岐回路１００１の第１端子ａに供給され、２つの信号に分岐される。分岐された信号の１つは第３端子ｃから第１の電力検波回路１００６に供給される。もう一方の分岐された信号は第２端子ｂから第１の移相器１００４の第１端子ａに供給される。そして、第１の移相器１００４おいて位相シフトθが与えられた後、第２端子ｂから第２の分岐回路１００２の第１端子ａに供給される。さらに、第２の分岐回路１００２において、２つの信号に分岐される。分岐された信号の１つは第３端子ｃから第２の電力検波回路１００７に供給される。もう一方の分岐された信号は第２端子ｂから第２の移相器１００５の第１端子ａに供給される。そして、第２の移相器１００５おいて、位相シフトθが与えられた後、第２端子ｂから第３の分岐回路１００３の第２端子ｂに供給される。そして、第３の分岐回路１００３において、第３の電力検波回路１００８に供給される信号と第２の信号入力端子ＴＩＮＳｌｏへの信号に分岐される。
一方、ローカル信号ＳＯ（ｔ）が第２の信号入力端子ＴＩＮＳｌｏに入力される。ＳＯ（ｔ）は時間ｔにおける入力端子ＴＩＮＳｌｏの電圧である。ローカルＳＯ（ｔ）は第３の分岐回路１００３の第１端子ａに供給され、第３の電力検波回路１００８に入力される信号と移相器１００５の第２端子ｂに供給される信号に分岐される。第２の移相器１００５に供給された信号は移相シフトθが与えられた後、第１端子ａから第２の分岐回路１００２の第２端子ｂに供給される。さらに、第２の分岐回路１００２において、第２の電力検波回路１００７に供給される信号と第１の移相器１００４に供給される信号とに分岐される。第１の移相器１００４に供給された信号は位相シフトθが与えられた後、第１端子ａから第１の分岐回路１００１の第２端子ｂに供給される。第１の分岐回路１００１に供給された信号は、第１の電力検波回路１００６に供給される信号と第１の信号入力端子ＴＩＮＳｌｏへの信号に分岐される。
したがって、第１の電力検波回路１００６の入力には、受信信号Ｓｒ（ｔ）と位相シフトθ１＋θ２が与えられたローカル信号ＳＯ（ｔ）のベクトル和信号が供給される。第１の電力検波回路１００６はその振幅成分を検波信号Ｐ１として出力する。
同様に、第２の電力検波回路１００７の入力には、位相シフトθ１が与えられた受信信号Ｓｒ（ｔ）と位相シフトθが与えられたローカル信号ＳＯ（ｔ）のベクトル和信号が供給される。第２の電力検波回路１００７はその振幅成分を検波信号Ｐ２として出力する。
同様に、第３の電力検波回路１００８の入力には、位相シフトθ１＋θ２が与えられた受信信号Ｓｒ（ｔ）とローカル信号ＳＯ（ｔ）のベクトル和信号が印加される。第３の電力検波回路１００８はその振幅成分を検波信号Ｐ３として出力する。
ここで、マルチポート復調器に適用可能な電力検波回路の具体的な構成について説明する。
図９は、本発明に係る電力検波回路の一例を示す回路図である。
電力検波回路２００（ＰＤ１，ＰＤ２，ＰＤ３）は、能動素子としての２つの第１および第２の電界効果トランジスタ（以下、トランジスタという）Ｑ２０１，Ｑ２０２、キャパシタＣ２０１，Ｃ２０２，Ｃ２０３、抵抗素子Ｒ２０１，Ｒ２０２，Ｒ２０３，Ｒ２０４，Ｒ２０５，Ｒ２０６，Ｒ２０７およびＲ２０８、電圧源Ｖ２０１、整合回路（ＭＴＲ）２０１、およびゲートバイアス供給回路２０２，２０３により構成されている。
整合回路２０１は、抵抗素子Ｒ２０８により構成されている。抵抗素子Ｒ２０１は、入力端子ＴＩＮ２０１および直流（ＤＣ）カットオフ用キャパシタＣ２０１の一方の電極の接続点と接地電位ＧＮＤとの間に接続されている。
ゲートバイアス供給回路２０２は、電圧源Ｖ２０１と接地電位ＧＮＤとの間に直列に接続された抵抗素子Ｒ２０１およびＲ２０２により構成されている。抵抗素子Ｒ２０１およびＲ２０２の接続点はキャパシタＣ２０１の他方の電極およびトランジスタＱ２０１のゲートに接続されている。
このような構成を有するゲートバイアス供給回路２０２は、抵抗素子Ｒ２０１およびＲ２０２により電圧源Ｖ２０１の電圧Ｖｄｄを抵抗分割することによりトランジスタＱ２０１のバイアス電圧を発生する。
ゲートバイアス供給回路２０３は、電圧源Ｖ２０１と接地電位ＧＮＤとの間に直列に接続された抵抗素子Ｒ２０３およびＲ２０４により構成されている。抵抗素子Ｒ２０３およびＲ２０４の接続点はトランジスタＱ２０２のゲートに接続されている。
このような構成を有するゲートバイアス供給回路２０３は、抵抗素子Ｒ２０３およびＲ２０４により電圧源Ｖ２０１の電圧Ｖｄｄを抵抗分割することによりトランジスタＱ２０２のバイアス電圧を発生する。
なお、ゲートバイアス供給回路は、抵抗分割ではなく、たとえばチョークコイル（十分大きなインダクタンス値をもつインダクタ）、チョークコイルとシャント結合キャパシタンス、または分布定数線路などで構成することも可能である。
そして、トランジスタＱ２０１のソースとトランジスタＱ２０２のソースが接続され、その接続点が電流源としての抵抗素子Ｒ２０５を介して接地電位ＧＮＤに接続されている。
トランジスタＱ２０１のドレインは抵抗素子Ｒ２０６の一端、キャパシタＣ２０２の一方の電極、および第１出力端子ＴＯＴ２０１に接続されている。抵抗素子Ｒ２０６の他端が電圧Ｖｄｄの電圧源Ｖ２０１に接続され、キャパシタＣ２０２の他方の電極は接地電位ＧＮＤに接続されている。
トランジスタＱ２０２のドレインは抵抗素子Ｒ２０７の一端、キャパシタＣ２０３の一方の電極、および第２出力端子ＴＯＴ２０２に接続されている。抵抗素子Ｒ２０７の他端が電圧Ｖｄｄの電圧源Ｖ２０１に接続され、キャパシタＣ２０３の他方の電極は接地電位ＧＮＤに接続されている。
トランジスタＱ２０１のドレインに抵抗素子Ｒ２０６を介してドレインバイアス電圧が供給され、トランジスタＱ２０２のドレインに抵抗素子Ｒ２０７を介してドレインバイアス電圧が供給される。
このような接続関係もって構成された電力検波回路２００において、能動素子としてのトランジスタＱ２０１とＱ２０２は、たとえば実質的に殆ど同特性を持つように、同一のデバイス構造を有している。
また、本実施形態に係る回路では、ゲートバイアス供給回路２０２，２０３を構成する抵抗素子Ｒ２０１，Ｒ２０２の抵抗値Ｒｇａ１，Ｒｇｂ１と抵抗素子Ｒ２０３，Ｒ２０４の抵抗値Ｒｇａ２，Ｒｇｂ２はＲｇａ１＝Ｒｇａ２、Ｒｇｂ１＝Ｒｇｂ２の条件を満足し、トランジスタＱ２０１とＱ２０２のゲートバイアス電圧をできるだけ等しくする必要がある。
また、トランジスタＱ２０１，Ｑ２０２のドレインに接続された抵抗素子Ｒ２０６の抵抗値Ｒｄａと抵抗素子Ｒ２０７の抵抗値ＲｄｂはＲｄａ＝Ｒｄｂの条件を満たす。
同様に、キャパシタＣ２０２の容量値ＣｏｕｔａとキャパシタＣ２０３の容量値Ｃｏｕｔｂは、Ｃｏｕｔａ＝Ｃｏｕｔｂの条件を満たすことが望ましく、容量値ＣｏｕｔａおよびＣｏｕｔｂは、入力周波数ｆｉｎの入力高周波信号を含むより高い周波数ではそのインピーダンスが殆ど０オームとなるような十分大きな容量値に設定される。
あるいは、電力検波回路２００において、トランジスタＱ２０１のゲート幅ＷｇａとトランジスタＱ２０２のゲート幅Ｗｇｂの比（Ｗｇａ／Ｗｇｂ）をＮとしたとき、Ｒｄａ／Ｒｄｂ＝１／Ｎ，Ｃｏｕｔａ＝Ｃｏｕｔｂの条件を満たすように構成される。
具体的には、トランジスタＱ２０２のゲート幅Ｗｇｂを、トランジスタＱ２０１のゲート幅Ｗｇａより小さく設定し、かつドレインバイアス用抵抗素子Ｒ２０７の抵抗値Ｒｄｂを、抵抗素子Ｒ２０６の抵抗値Ｒｄａより大きく設定することにより、消費電流を改善することができる。
たとえば、トランジスタＱ２０１のゲート幅ＷｇａとトランジスタＱ２０２のゲート幅Ｗｇｂとの比Ｗｇａ／ＷｇｂがＮに設定され、さらに、抵抗素子Ｒ２０７の抵抗値Ｒｄｂが、抵抗素子Ｒ２０６の抵抗値ＲｄａのＮ倍に設定されることにより、トランジスタＱ２０１，２０２に同特性のものを用いた場合に比較し、（Ｎ＋１）／（２Ｎ）倍に消費電流を低減することができる。
次に、上記構成を有する電力検波回路の動作を説明する。
入力端子ＴＩＮ２０１に入力された高周波信号ＲＦｉｎは、整合回路２０１およびＤＣカットオフ用キャパシタＣ２０１を介してトランジスタＱ２０１のゲートに供給される。
このとき、トランジスタＱ２０１のゲートには、ゲートバイアス供給回路２０２により生成されたゲートバイアス電圧が供給されている。同様に、トランジスタＱ２０２のゲートには、ゲートバイアス供給回路２０３により生成されたゲートバイアス電圧が供給されている。
また、トランジスタＱ２０１およびＱ２０２のドレインには、それぞれ抵抗素子Ｒ２０６，Ｒ２０７を介してドレインバイアス電圧が供給されている。
そして、トランジスタＱ２０１およびＱ２０２のドレインと接地電位ＧＮＤとの間に、それぞれ十分大きな容量値を有する結合キャパシタＣ２０２、Ｃ２０３が接続されていることから、トランジスタＱ２０１およびＱ２０２のドレインは高周波的に安定状態となる。
その結果、トランジスタＱ２０１のドレインの電圧、すなわち第１出力端子ＴＯＴ２０１の電圧と、トランジスタＱ２０２のドレインの電圧、すなわち第２出力端子ＴＯＴ２０２との電圧差が検波出力信号Ｖｏｕｔとして、図示しない後段の処理回路に供給される。
以下に、図９の電力検波回路の検波特性について、図１０および図１１に関連付けて考察する。
図１０は、図９の電力検波回路の検波特性の一例を示す図である。
図１０において、横軸は入力高周波電力Ｐｉｎを、縦軸は出力検波電圧Ｖｏｕｔを表している。入力高周波信号の周波数は５．５ＧＨｚである。
図１０からわかるように、図９の電力検波回路は直線性が良い。
図１１は、ゲートバイアス電圧をパラメータとしたときの図９の電力検波回路の検波特性を示す図である。
図１１においても、横軸は入力高周波電力Ｐｉｎを、縦軸は出力検波電圧Ｖｏｕｔを表している。
図１１から、図９の電力検波回路の特性は、ゲートバイアス変動に対してＰｉｎ対Ｖｏｕｔ特性の変動が小さいことがわかる。
すなわち、図９の電力検波回路では、ＤＣオフセットは生じていない。
Ｎポート信号−ＩＱ信号変換回路１００９は、３つの電力検波回路１００６〜１００８の出力信号Ｐ１、Ｐ２およびＰ３を受けて、演算回路により、下記の式（１）および式（２）に基づいた計算を行い、復調信号である同相信号Ｉ（ｔ）および直交信号Ｑ（ｔ）に変換し、周波数誤差検出回路１０６およびベースバンド信号処理回路１０７に出力する。
2002031965.tif 000007
ここで、ｈｉ０、ｈｉ１、ｈｉ２、ｈｉ３、ｈｑ０、ｈｑ１、ｈｑ２、ｈｑ３、マルチポート復調器を構成する分岐回路１００１〜１００３、移相器１００４，１００５、および電力検波回路１００６〜１００８のもつ回路定数から求められる。
Ｎポート信号−ＩＱ信号変換回路１００９は、具体的には図７に示すように、チャネル選択用ローパスフィルタ（ＬＰＦ）３０１、３０２、３０３、および演算回路３０４を有している。
演算回路３０４は、図７に示すように、係数ｈｉ０発生器３００１、係数ｈｑ０発生器３００２、係数ｈｉ１用乗算器３００３、係数ｈｉ２用乗算器３００４、係数ｈｉ３用乗算器３００５、係数ｈｑ１用乗算器３００６、係数ｈｑ２用乗算器３００７、係数ｈｑ３用乗算器３００８、および加算器３００９〜３０１４により構成されている。
この演算回路３０４においては、ＬＰＦ３０１でチャネルが選択された電力検波回路１００６の出力信号Ｐ１が、乗算器３００３において係数ｈｉ１が乗算され、その乗算結果ｈｉ１Ｐ１が加算器３０１０に供給される。また、ＬＰＦ３０１でチャネルが選択された電力検波回路１００６の出力信号Ｐ１は、乗算器３００６において係数ｈｑ１が乗算され、その乗算結果ｈｑ１Ｐ１が加算器３０１２に供給される。
ＬＰＦ３０２でチャネルが選択された電力検波回路１００７の出力信号Ｐ２が、乗算器３００４において係数ｈｉ２が乗算され、その乗算結果ｈｉ２Ｐ２が加算器３００９に供給される。また、ＬＰＦ３０２でチャネルが選択された電力検波回路１００６の出力信号Ｐ２は、乗算器３００７において係数ｈｑ２が乗算され、その乗算結果ｈｑ２Ｐ２が加算器３０１２に供給される。
また、ＬＰＦ３０３でチャネルが選択された電力検波回路１００８の出力信号Ｐ３が、乗算器３００５において係数ｈｉ３が乗算され、その乗算結果ｈｉ３Ｐ３が加算器３００９に供給される。また、ＬＰＦ３０３でチャネルが選択された電力検波回路１００８の出力信号Ｐ３は、乗算器３００８において係数ｈｑ３が乗算され、その乗算結果ｈｑ３Ｐ３が加算器３０１３に供給される。
加算器３００９においては、乗算器３００４の出力ｈｉ２Ｐ２と乗算器３００５の出力ｈｉ３Ｐ３が加算され、その結果（ｈｉ２Ｐ２＋ｈｉ３Ｐ３）が加算器３０１０に供給される。加算器３０１０では、加算器３００３の出力ｈｉ１Ｐ１と加算器３００９の出力（ｈｉ２Ｐ２＋ｈｉ３Ｐ３）が加算され、その結果（ｈｉ１Ｐ１＋ｈｉ２Ｐ２＋ｈｉ３Ｐ３）が加算器３０１１に供給される。そして、加算器３０１１において、係数ｈｉ０発生器３００１による係数ｈｉ０と加算器３０１０の出力（ｈｉ１Ｐ１＋ｈｉ２Ｐ２＋ｈｉ３Ｐ３）が加算されて、上記（１）式に示す同相信号Ｉ（ｔ）＝ｈｉ０＋ｈｉ１Ｐ１＋ｈｉ２Ｐ２＋ｈｉ３Ｐ３が得られる。
一方、加算器３０１２においては、乗算器３００６の出力ｈｑ２Ｐ１と乗算器３００７の出力ｈｑ３Ｐ２が加算され、その結果（ｈｑ１Ｐ１＋ｈｑ２Ｐ２）が加算器３０１３に供給される。加算器３０１３では、乗算器３００８の出力ｈｑ３Ｐ３と加算器３０１２の出力（ｈｑ１Ｐ１＋ｈｑ２Ｐ２）が加算され、その結果（ｈｑ１Ｐ１＋ｈｑ２Ｐ２＋ｈｑ３Ｐ３）が加算器３０１４に供給される。そして、加算器３０１４において、係数ｈｑ０発生器３００２による係数ｈｑ０と加算器３０１３の出力（ｈｑ１Ｐ１＋ｈｑ２Ｐ２＋ｈｑ３Ｐ３）が加算されて、上記（２）式に示す直交信号Ｑ（ｔ）＝ｈｑ０＋ｈｑ１Ｐ１＋ｈｑ２Ｐ２＋ｈｑ３Ｐ３が得られる。
平均電力演算回路１０２は、３つの電力検波回路１００６〜１００８の出力信号Ｐ１、Ｐ２およびＰ３を受けて、下記の式（３）に基づいて受信信号の平均電力を求め、信号Ｓ１０２として利得制御信号生成回路１０５に出力する。
2002031965.tif 000008
ここで、ｄ２は受信信号電力、ｈｄ０、ｈｄ１、ｈｄ２、ｈｄ３はマルチポート復調器を構成する分岐回路１００１〜１００３、移相器１００４，１００５、および電力検波回路１００６〜１００８のもつ回路定数から求められる。
ローカル信号発生回路１０３は、周波数誤差検出回路１０６において検出された周波数誤差値を信号Ｓ１０６として受けて、受信信号周波数に発振周波数が略等しいローカル信号ＳＯを発生してマルチポート復調器１０１に供給する。
可変利得回路１０４は、図示しないアンテナ素子で受信され、プリセレクトＲＦフィルタ、低雑音増幅器を介した受信信号のレベルを利得制御信号生成回路１０５による制御信号Ｓ１０５に応じたレベルに調整してマルチポート復調器１０１に供給する。
利得制御信号生成回路１０５は、平均信号電力演算回路１０２で求められた平均電力信号Ｓ１０２に基づいて、マルチポート復調器１０１に入力される受信信号レベルが一定となるように制御信号Ｓ１０５を可変利得回路１０４に出力する。
周波数誤差検出回路１０６は、マルチポート復調器１０１の出力信号ＩおよびＱより周波数誤差を検出し、信号Ｓ１０６としてローカル信号発生回路１０３に供給する。
ベースバンド信号処理回路は、マルチポート復調器１０１の出力信号ＩおよびＱに基づいて所定のベースバンド信号処理を行って復調情報を得、次段の図示しない処理回路に出力する。
次に、上記構成による動作を詳細に説明する。
なお、ここでは、説明を簡単とするため、マルチポート復調器１０１が図２に示すように、２つの入力端子に対して対称な構造を備えている場合について説明する。
可変利得回路１０４において所定レベルに調整された受信信号Ｓｒ（ｔ）が入力端子ＴＩＮＳｒに入力される。上述したように、Ｓｒ（ｔ）は時間ｔにおける入力端子ＴＩＮＳｒの電圧であり、下記の式（４）のように表される。なお、ここでは、受信信号Ｓｒ（ｔ）を位相および振幅に情報を与えた変調信号としている。周波数は位相の変化の割合であるから、周波数変調も位相に情報を与えた変調方式であることから、Ｓｒ（ｔ）は周波数変調信号でもよい。
2002031965.tif 000009
ここで、Ａは平均電圧振幅、ｄは振幅変調成分、ψは位相変調成分、ωｃは搬送波角周波数を表し、また、Ｉ（ｔ）＝ｄｃｏｓ　ψ、Ｑ（ｔ）＝ｄｓｉｎ　ψである。
また、ローカル信号発生回路１０３で発生されたローカル信号Ｓ０（ｔ）が入力端子ＴＩＮＳｌｏに入力される。上述したように、Ｓ０（ｔ）は時間ｔにおける入力端子ＴＩＮＳｌｏの電圧であり、下記の式（５）のように表される。
2002031965.tif 000010
また、上述したように、マルチポート復調器１０１に入力される受信信号レベルは一定となるように、可変利得回路１０４は制御信号Ｓ１０５に応じて動作していることから、Ａ／Ａ０の比は一定となる。ここでは簡単のため、Ａ＝Ａ０とした場合で説明を行う。
第１の分岐回路１００１、第２の分岐回路１００２、および第３の分岐回路１００３から出力された信号の第１の電力検波回路１００６、第２の電力検波回路１００７、および第３の電力検波回路１００８の入力電圧ν１、ν２、ν３はそれぞれ次式で表される。
2002031965.tif 000011
2002031965.tif 000012
ここで、ｋｉｊは端子ｊを入力、ｉを出力としたときの電圧伝達係数（スカラー量）を示す。ｊ＝１が入力端子ＴＩＮＳｒ、ｊ＝２が入力端子ＴＩＮＳｌｏに相当する。ｉ＝１、２、および３は、それぞれ電力検波回路１００６、１００７、および１００８の入力端子に相当する。
電力検波回路のペースバンド出力信号電圧は次式で表される。
2002031965.tif 000013
ここで、Ｃｉは電力検波回路の係数である。
したがって、各電力検波回路１００６、１００７、および１００８ベースバンド出力信号電圧は次式で表される。
2002031965.tif 000014
上述したように、本回路は２つの入力に対して対称な構造を仮定していることから、ｋ１１＝ｋ３２、ｋ２１＝ｋ２２、ｋ３１＝ｋ１２、θ＝θ１＝θ２である。すでに説明したように、Ａ＝Ａ０とする。３つの電力検波回路は同等の構成となることから、Ｃ＝Ｃ１＝Ｃ２＝Ｃ３とおくことができる。
以上から、上記式（１０）、（１１）、および（１２）は以下のように変形できる。
2002031965.tif 000015
これら式（１３）、（１４）、（１５）から得られるベースバンド出力信号Ｐ１、Ｐ２およびＰ３は、マルチポート信号−ＩＱ信号変換回路１００９において、下記の式（１６）および式（１７）に基づいた計算が演算回路３０４で行われ、復調信号である同相信号Ｉ（ｔ）および直交信号Ｑ（ｔ）に変換されて、周波数誤差検出回路１０６およびベースバンド信号処理回路１０７に出力される。
2002031965.tif 000016
ここで、
2002031965.tif 000017
2002031965.tif 000018
以上の説明のように、本発明の回路により、受信信号から復調信号ＩおよびＱを得ることができる。
また、次式から受信信号の振幅成分ｄを求めることができる。
2002031965.tif 000019
したがって、平均信号電力は式（２６）の時間平均から求めることができる。この平均信号電力は、電力検波回路１００６、１００７、および１００８の出力検波信号Ｐ１、Ｐ２、およびＰ３を受けた平均信号電力演算回路１０２において計算され、その結果が利得制御信号生成回路１０５に信号Ｓ１０２として出力される。
利得制御信号生成回路１０５では、平均信号電力演算回路１０２で求められた平均電力信号Ｓ１０２に基づいて、マルチポート復調器１０１に入力される受信信号レベルが一定となるように制御信号Ｓ１０５が可変利得回路１０４に出力される。
そして、可変利得回路１０４においては、図示しないアンテナ素子で受信され、プリセレクトＲＦフィルタ、低雑音増幅器を介した受信信号のレベルが利得制御信号生成回路１０５による制御信号Ｓ１０５に応じたレベルに調整されてマルチポート復調器１０１に供給される。
また、マルチポート復調器１０１の出力復調信号ＩおよびＱを受けた周波数誤差検出回路１０６では、信号ＩおよびＱより周波数誤差が検出され、信号Ｓ１０６としてローカル信号発生回路１０３に供給される。
ローカル信号発生回路１０３では、周波数誤差検出回路１０６において検出された周波数誤差値信号Ｓ１０６を受けて、受信信号周波数に発振周波数が略等しいローカル信号ＳＯが発生されてマルチポート復調器１０１に供給される。
以上説明したように、本実施形態によれば、マルチポート復調器１０１を、２端子の第１の移相器１００４、３端子の第２の分岐回路１００２、２端子の第２の移相器１００５、および３端子の第３の分岐回路１００３は、受信信号用の第１の信号入力端子ＴＩＮＳｒとローカル信号用の第２の信号入力端子ＴＩＮＳｌｏとの間に縦続接続し、第１の分岐回路１００１の第３端子ｃに第１の電力検波回路１００６を接続し、第２の分岐回路１００２の第３端子ｃに第２の電力検波回路１００７を接続し、第３の分岐回路１００３の第３端子ｃに第３の電力検波回路１００８を接続し、第１〜第３の電力検波回路１００６〜１００８の出力信号Ｐ１、Ｐ２およびＰ３を受けて、演算回路により復調信号である同相信号Ｉ（ｔ）および直交信号Ｑ（ｔ）に変換するＮポート信号−ＩＱ信号変換回路１００９とを含むように構成したことから、マルチポート方式復調器の特徴である、広帯域性、ローカル信号電力の低減に寄与するだけでなく、従来のマルチポート復調器に比較して以下の特徴を有する。
すなわち、従来のマルチポート復調器に比較して、更なる広帯域性、低歪特性、低消費電力を実現でき、温度変動、経時変動に対して特性変動が小さい高性能な受信機を実現できる。
図１２は、本発明に係るマルチポート復調器の他の実施形態を示すブロック図である。
図１２においては、図７のマルチポート復調器と同一構成部分は同一符号をもって表している。
図１２のマルチポート復調器１０１Ａと図７のマルチポート復調器１０１の異なる点は、マルチポート信号−ＩＱ信号変換回路１００９Ａの処理をアナログ処理ではなくディジタル信号処理により行うようにしたことにある。
具体的には、図１２に示すように、第１の電力検波回路１００６、第２の電力検波回路１００７、および第３の電力検波回路１００８の出力に、ベースバンド信号ベースバンド信号Ｐ１、Ｐ２、およびＰ３から高域信号を除去する第１のＬＰＦ１０１０、第２のＬＰＦ１０１１、および第３のＬＰＦ１０１２が接続され、これらＬＰＦ１０１０、１０１１、および１０１２の出力に、適切なサンプリング周波数のもとアナログ信号をディジタル信号に変換する第１のアナログ／ディジタルコンバータ（ＡＤＣ）１０１３、第２のＡＤＣ１０１４、および第３のＡＤＣ１０１５が接続されている。
そして、第１〜第３のＡＤＣ１０１３、１０１４、および１０１５の出力ディジタル信号がディジタル部であるマルチポート信号−ＩＱ信号変換回路１００９Ａに入力されるように構成されている。
なお、ＬＰＦ１０１０、１０１１、および１０１２は、ＡＤＣ１０１３、１０１４、および１０１５において生じるエイリアシングを防ぐために設けられている。
マルチポート信号−ＩＱ信号変換回路１００９Ａは、ＡＤＣ１０１３、１０１４、および１０１５によるディジタルベースバンド信号から希望チャネル信号のみを取り出し、他チャネル信号を除去するチャネル選択手段としての第１〜第３のディジタルＬＰＦ４０１、４０２、および４０３と、ディジタルＬＰＦ４０１、４０２、および４０３の出力信号Ｐ１’、Ｐ２’、Ｐ３’を受けて上述した式（１）、（２）に基づいた計算を行って復調信号である同相信号Ｉ（ｔ）および直交信号Ｑ（ｔ）に変換する演算回路４０４により構成されている。
なお、このディジタル部であるマルチポート信号−ＩＱ信号変換回路１００９Ａは、ＤＳＰ、ＦＰＧＡ、ロジック回路などで実現できる。
図１３は、図１２のマルチポート信号−ＩＱ信号変換回路における演算回路の構成例を示す回路図である。
演算回路４０４は、図１３に示すように、係数ｈｉ０発生器４００１、係数ｈｑ０発生器４００２、係数ｈｉ１用乗算器４００３、係数ｈｉ２用乗算器４００４、係数ｈｉ３用乗算器４００５、係数ｈｑ１用乗算器４００６、係数ｈｑ２用乗算器４００７、係数ｈｑ３用乗算器４００８、および加算器４００９〜４０１４により構成されている。
この演算回路４０４においては、ＬＰＦ４０１でチャネルが選択されたディジタル信号Ｐ１’が、乗算器４００３において係数ｈｉ１が乗算され、その乗算結果ｈｉ１Ｐ１が加算器４０１０に供給される。また、ＬＰＦ４０１でチャネルが選択されたディジタル信号Ｐ１’は、乗算器４００６において係数ｈｑ１が乗算され、その乗算結果ｈｑ１Ｐ１が加算器４０１２に供給される。
ＬＰＦ４０２でチャネルが選択されたディジタル信号Ｐ２’が、乗算器４００４において係数ｈｉ２が乗算され、その乗算結果ｈｉ２Ｐ２が加算器４００９に供給される。また、ＬＰＦ４０２でチャネルが選択されたディジタル信号Ｐ２’は、乗算器４００７において係数ｈｑ２が乗算され、その乗算結果ｈｑ２Ｐ２が加算器４０１２に供給される。
また、ＬＰＦ４０３でチャネルが選択されたディジタル信号Ｐ３’が、乗算器４００５において係数ｈｉ３が乗算され、その乗算結果ｈｉ３Ｐ３が加算器４００９に供給される。また、ＬＰＦ４０３でチャネルが選択されたディジタル信号Ｐ３’は、乗算器４００８において係数ｈｑ３が乗算され、その乗算結果ｈｑ３Ｐ３が加算器４０１３に供給される。
加算器４００９においては、乗算器４００４の出力ｈｉ２Ｐ２と乗算器４００５の出力ｈｉ３Ｐ３が加算され、その結果（ｈｉ２Ｐ２＋ｈｉ３Ｐ３）が加算器４０１０に供給される。加算器４０１０では、加算器４００３の出力ｈｉ１Ｐ１と加算器４００９の出力（ｈｉ２Ｐ２＋ｈｉ３Ｐ３）が加算され、その結果（ｈｉ１Ｐ１＋ｈｉ２Ｐ２＋ｈｉ３Ｐ３）が加算器４０１１に供給される。そして、加算器４０１１において、係数ｈｉ０発生器４００１による係数ｈｉ０と加算器４０１０の出力（ｈｉ１Ｐ１＋ｈｉ２Ｐ２＋ｈｉ３Ｐ３）が加算されて、上記（１）式に示す同相信号Ｉ（ｔ）＝ｈｉ０＋ｈｉ１Ｐ１＋ｈｉ２Ｐ２＋ｈｉ３Ｐ３が得られる。
一方、加算器４０１２においては、乗算器４００６の出力ｈｑ２Ｐ１と乗算器４００７の出力ｈｑ３Ｐ２が加算され、その結果（ｈｑ１Ｐ１＋ｈｑ２Ｐ２）が加算器４０１３に供給される。加算器４０１３では、乗算器４００８の出力ｈｑ３Ｐ３と加算器４０１２の出力（ｈｑ１Ｐ１＋ｈｑ２Ｐ２）が加算され、その結果（ｈｑ１Ｐ１＋ｈｑ２Ｐ２＋ｈｑ３Ｐ３）が加算器４０１４に供給される。そして、加算器４０１４において、係数ｈｑ０発生器４００２による係数ｈｑ０と加算器４０１３の出力（ｈｑ１Ｐ１＋ｈｑ２Ｐ２＋ｈｑ３Ｐ３）が加算されて、上記（２）式に示す直交信号Ｑ（ｔ）＝ｈｑ０＋ｈｑ１Ｐ１＋ｈｑ２Ｐ２＋ｈｑ３Ｐ３が得られる。
このマルチポート復調器１０１Ａによれば、低消費電力、低歪、広帯域特性、および高性能の復調性能を実現できる利点がある。
なお、図１２の実施形態においては、ＬＰＦ１、ディジタルＬＰＦ２の２つのローパスフィルタを用いた例を示したが、ＡＤＣ前段のＬＰＦ１において、アナログ領域でチャンネルセレクトフィルタを行ってもよい。この場合、ＬＰＦ２は不要となる。
また、以上説明した実施形態においては、図８および図１２に示すように、分岐回路として抵抗分岐回路、移相器としてπ型ＬＣ移相器を用いた場合を例に説明したが、本発明はこれに限定されるものでなく、種々の態様が可能であることはいうまでもない。
たとえば、分岐回路としては、図１４に示すような３つの抵抗素子Ｒ５０１〜Ｒ５０３をＴ型に配置したＴ型抵抗分岐回路、あるいは、図１５に示すように、マイクロストリップパッチ型分布定数回路５０１を用いた回路、あるいは図１６に示すように、マイクロストリップリング型分布定数回路５０２を用いた回路、あるいは図１７に示すように、３つの整合回路５０３、５０４、および５０５をＴ型に配置した回路等を用いることができる。
また　移相器は、Ｔ型ＬＣ移相器、伝送線路型、ＲＣ移相器など様々な移相器に置きかえることができる。
産業上の利用可能性
以上のように、本発明に係る復調器およびそれを用いた受信機によれば、マルチポート方式復調器の特徴である、広帯域性、ローカル信号電力の低減に寄与するだけでなく、従来のマルチポート復調器に比較して、更なる広帯域性、低歪特性、低消費電力を実現でき、温度変動、経時変動に対して特性変動が小さい高性能な復調器および受信機を実現できる。
【図面の簡単な説明】
図１は一般的な復調器の要部構成を示す回路図である。
図２Ａおよび図２Ｂは、６ポート復調器の第１の構成例を示すブロック図である。
図３Ａおよび図３Ｂは、６ポート復調器の第２の構成例を示すブロック図である。
図４は６ポート復調器の第３の構成例を示すブロック図である。
図５はホイートストンブリッヂを用いた方向性カップラを示す回路図である。
図６は本発明に係るダイレクトコンバージョン方式の復調器を採用した受信機の一実施形態を示すブロック図である。
図７は本発明に係るマルチポート復調器の具体的な構成例を示すブロック図である。
図８は図７の分岐回路および移相器の具体的な構成例を示す回路図である。
図９は本発明に係る電力検波回路の一例を示す回路図である。
図１０は図９の電力検波回路の検波特性の一例を示す図である。
図１１は図９の回路においてゲートバイアス電圧をパラメータとしたときの高周波入力電力Ｐｉｎ対出力検波電圧Ｖｏｕｔ特性を示す図である。
図１２は本発明に係るマルチポート復調器の他の実施形態を示すブロック図である。
図１３は図１２のマルチポート信号−ＩＱ信号変換回路における演算回路の構成例を示す回路図である。
図１４は本発明に係るマルチポート復調器に適用可能なＴ型抵抗分岐回路の一例を示す図である。
図１５は本発明に係るマルチポート復調器に適用可能なマイクロストリップパッチ型分布定数回路からなる分岐回路を示す図である。
図１６は本発明に係るマルチポート復調器に適用可能なマイクロストリップリング型分布定数回路からなる分岐回路を示す図である。
図１７は本発明に係るマルチポート復調器に適用可能な３つの整合回路をＴ型に配置した分岐回路を示す図である。
符号リスト
１００…受信機
１０１，１０１Ａ…マルチポート復調機
１００１…第１の分岐回路
１００２…第２の分岐回路
１００３…第４の分岐回路
１００４…第１の移相器
１００５…第２の移相器
１００６…第１の電力検波回路
１００７…第２の電力検波回路
１００８…第３の電力検波回路
１００９，１００９Ａ…Ｎポート信号−ＩＱ信号変換回路
１０１０〜１０１２…ローパスフィルタ
１０１３…第１のアナログ／ディジタル変換回路（ＡＤＣ）
１０１４…第２のアナログ／ディジタル変換回路（ＡＤＣ）
１０１５…第２のアナログ／ディジタル変換回路（ＡＤＣ）
１０２…平均信号電力演算回路
１０３…ローカル信号発生回路
１０４…可変利得回路
１０５…利得制御信号生成回路
１０６…周波数誤差検出回路
１０７…ベースバンド信号処理回路
２００…電力検波回路
２０１…整合回路
２０２，２０３…ゲートバイアス供給回路
Ｑ２０１…第１の電界効果トランジスタ
Ｑ２０２…第２の電界効果トランジスタ
Ｃ２０１〜Ｃ２０３…キャパシタ
Ｒ２０１〜Ｒ２０８…抵抗素子
Ｖ２０１…電圧源
３０１〜３０３…ローパスフィルタ
３０４…演算回路
４０１〜４０３…ディジタルローパスフィルタ
４０４…演算回路
【図１】
2002031965.tif 000031
【図２Ａ】
2002031965.tif 000032
【図２Ｂ】
2002031965.tif 000033
【図３Ａ】
2002031965.tif 000034
【図３Ｂ】
2002031965.tif 000035
【図４】
2002031965.tif 000036
【図５】
2002031965.tif 000037
【図６】
2002031965.tif 000038
【図７】
2002031965.tif 000039
【図８】
2002031965.tif 000040
【図９】
2002031965.tif 000041
【図１０】
2002031965.tif 000042
【図１１】
2002031965.tif 000043
【図１２】
2002031965.tif 000044
【図１３】
2002031965.tif 000045
【図１４】
2002031965.tif 000046
【図１５】
2002031965.tif 000047
【図１６】
2002031965.tif 000048
【図１７】
2002031965.tif 000049
【国際調査報告】
2002031965.tif 000050
2002031965.tif 000051
2002031965.tif 000052
2002031965.tif 000053