(57)【特許請求の範囲】
【請求項１】
中心周波数が非ゼロの受信信号をサンプリング周波数でアナログ／デジタル変換してデジタル信号を出力するアナログ／デジタル変換部と、前記デジタル信号を遅延して同相信号を形成するデジタル信号遅延回路及び前記デジタル信号を９０°移相して直交信号を形成するデジタル全域通過型フィルタとからなるデジタル直交信号検出部と、前記同相信号及び前記直交信号を中心周波数がゼロのベースバンド信号に周波数シフトする周波数シフタと、前記ベースバンド信号を高速フーリエ変換処理する高速フーリエ変換部及び前記高速フーリエ変換処理したデジタル信号を復調するデジタル復調部とからなる直交周波数分割多重検波部とを備え、前記デジタル全域通過型フィルタは一定の群遅延特性を有する無限インパルス応答デジタルフィルタであり、前記デジタル信号遅延回路は前記デジタル全域通過型フィルタの群遅延量に等しい信号遅延量を有するものであることを特徴とする直交周波数分割多重信号復調回路。
【請求項２】
前記周波数シフタの出力側に前記同相信号及び前記直交信号を次数２で間引く信号間引き部を接続したことを特徴とする請求項１に記載の直交周波数分割多重信号復調回路。
【請求項３】
前記周波数シフタの入力側に前記中心周波数がゼロのベースバンド信号を次数２で間引く信号間引き部を接続したことを特徴とする請求項１に記載の直交周波数分割多重信号復調回路。
【請求項４】
前記周波数シフタは、サンプリング周波数の１／２の乗算信号を発生する発振器と、前記乗算信号から直交乗算信号を形成する移相器と、前記同相信号と前記直交信号に対する前記乗算信号と前記直交乗算信号の複素積和信号を形成する複素乗算器とからなり、４サンプリングポイントに対して１周期のベースバンド信号を出力することを特徴とする請求項２に記載の直交周波数分割多重信号復調回路。
【請求項５】
前記周波数シフタは、サンプリング周波数の１／２の乗算信号を発生する発振器と、前記乗算信号から直交乗算信号を形成する移相器と、前記同相信号と前記直交信号に対する前記乗算信号と前記直交乗算信号の複素積和信号を形成する複素乗算器とからなり、２サンプリングポイントに対して１周期のベースバンド信号を出力することを特徴とする請求項３に記載の直交周波数分割多重信号復調回路。
【請求項６】
前記無限インパルス応答デジタルフィルタは、縦続接続された３以上の任意の整数ｎ段の信号処理部がそれぞれ第１遅延部、第２遅延部、加算部、乗算部、乗算係数発生部を有し、前記サンプリング周波数の１／４を中心とする信号帯域内に生じる位相勾配数がｎ−１になるように前記各部の定数を設定したことを特徴とする請求項１に記載の直交周波数分割多重信号復調回路。
【請求項７】
前記縦続接続されたｎ段の信号処理部は、出力側から奇数段目の信号処理部を第１遅延部及び第２遅延部だけで構成していることを特徴とする請求項６に記載の直交周波数分割多重信号復調回路。
【請求項８】
前記無限インパルス応答デジタルフィルタの出力を次数２で間引いて出力する場合は、前記無限インパルス応答デジタルフィルタの動作周波数を前記サンプリング周波数の１／２に選び、かつ、前記縦続接続されたｎ段の信号処理部を出力側から偶数段目の信号処理部だけで構成していることを特徴とする請求項６に記載の直交周波数分割多重信号復調回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直交周波数分割多重（ＯＦＤＭ）信号復調回路に係り、特に、同相信号と直交信号を形成するデジタル直交信号検出部にデジタル全域通過型フィルタとデジタル信号遅延回路とを用いるとともに、同相信号と直交信号の周波数をベースバンドにシフトする周波数シフタを設けることにより、多くの構成部品を用いずに既知の回路との互換性を確保できる直交周波数分割多重信号復調回路に関する。
【０００２】
【従来の技術】
近年、放送の分野においては、これまでの地上波アナログ放送の代わりに、良好な放送品質を有し、多くの放送チャネルを送出可能な地上波デジタル放送が注目を集めるようになってきた。そして、このような地上波デジタル放送は、欧米各国において既に本放送が開始されており、日本においても間もなく実用化が見込まれている。
【０００３】
欧州や日本で採用される地上波デジタル放送には、放送信号の変調方式に直交周波数分割多重（ＯＦＤＭ）変調方式が用いられており、地上波デジタル放送を受信可能な放送受信機（以下、これを地上波デジタル放送受信機という）は、放送信号の受信、受信信号の増幅及び受信信号の中間周波信号への変換を実行するチューナ部と、チューナ部から供給された中間周波信号に対して直交周波数分割多重復調を実行する直交周波数分割多重信号復調回路とを具備している。そして、この直交周波数分割多重信号復調回路には、受信信号から同相（Ｉ）信号（以下、これをＩ信号という）と直交（Ｑ）信号（以下、これをＱ信号という）とを検出するデジタル直交信号検出部と、直交周波数分割多重信号を検波する直交周波数分割多重検波部とが用いられている。
【０００４】
ここで、図１８は、既知の地上波デジタル放送受信機に用いられている直交周波数分割多重信号復調回路の構成の一例を示すブロック図である。
【０００５】
図１８に示されるように、この直交周波数分割多重信号復調回路８０は、アナログ／デジタル変換部（Ａ／Ｄ）８１と、デジタル直交信号検出部８２と、次数２の信号間引きを行う間引き部８３と、不要信号除去部（ＧＩ除去）８４と、直交周波数分割多重信号検波部（ＯＦＤＭ検波部）８５と、信号入力端子Ｓｉｎとからなる。この場合、デジタル直交信号検出部８２は、第１混合器８６と、第２混合器８７と、局部発振器８８と、９０°移相器８９と、第１ローパスフィルタ９０と、第２ローパスフィルタ９１とを有する。直交周波数分割多重信号検波部８５は、シリアル−パラレル変換部（Ｓ／Ｐ）９２と、高速フーリエ交換部（ＦＦＴ）９３と、パラレル−シリアル変換部（Ｐ／Ｓ）９４と、デジタル復調部（ＤＥＭ）９５とを有する。
【０００６】
そして、アナログ／デジタル変換部８１は、入力端が信号入力端子Ｓｉｎに接続され、出力端が第１混合器８６及び第２混合器８７の各第１入力端にそれぞれ接続される。第１混合器８６は、第２入力端が局部発振器８８の出力端に接続され、出力端が第１ローパスフィルタ９０の入力端に接続される。第２混合器８７は、第２入力端が９０°移相器８９を通して局部発振器８８の出力端に接続され、出力端が第２ローパスフィルタ９１の入力端に接続される。間引き部８３は、Ｉ信号入力端が第１ローパスフィルタ９０の出力端に接続され、Ｑ信号入力端が第２ローパスフィルタ９１の出力端に接続され、Ｉ信号出力端が不要信号除去部８４のＩ信号入力端に接続され、Ｑ信号入力端が不要信号除去部８４のＱ信号出力端に接続される。シリアル−パラレル変換部９２は、Ｉ信号入力端が不要信号除去部８４のＩ信号出力端に接続され、Ｑ信号入力端が不要信号除去部８４のＱ信号出力端に接続され、多数の出力端が高速フーリエ交換部９３の対応する多数の入力端にそれぞれ接続される。パラレル−シリアル変換部９４は、多数の入力端が高速フーリエ交換部９３の対応する多数の出力端にそれぞれ接続され、Ｉ信号出力端がデジタル復調部９５のＩ信号入力端に接続され、Ｑ信号出力端がデジタル復調部９５のＱ信号入力端に接続される。
【０００７】
次に、図１９（ａ）乃至（ｄ）は、図１８に図示の直交周波数分割多重信号復調回路８０の各部に得られる信号スペクトル（信号波形）であって、（ａ）はアナログ／デジタル変換部８１から出力されるデジタル信号波形Ａ、（ｂ）は第１及び第２混合器８６、８７から出力されるＩ信号及びＱ信号波形Ｂ、（ｃ）は第１及び第２ローパスフィルタ９０、９１出力されるＩ信号及びＱ信号波形Ｃ、（ｄ）は間引き部８３から出力されるＩ信号及びＱ信号波形Ｄである。
【０００８】
前記構成による直交周波数分割多重信号復調回路８０の動作を、図１及び図２を用いて説明する。
【０００９】
地上波デジタル放送受信機で地上波デジタル放送が受信されると、チューナ部（図示なし）が受信信号を増幅及び周波数変換して中間周波信号として出力し、この中間周波信号が信号入力端子Ｓｉｎを通して出力アナログ／デジタル変換器８１に供給される。アナログ／デジタル変換器８１は、供給された中間周波信号をサンプリング周波数２ｆｓでアナログ−デジタル変換し、デジタル信号を形成する。このデジタル信号は、図１９（ａ）に示される信号波形Ａを有している。
【００１０】
デジタル直交信号検出部８２において、第１混合器８６はデジタル信号と局部発振器８８の発振信号とを周波数混合して第１混合信号を形成し、第２混合器８７はデジタル信号と９０°移相器８９によって９０°移相させた局部発振器８８の発振信号とを周波数混合して第２混合信号を形成する。この第１及び第２混合信号は、図１９（ｂ）に示される信号波形Ｂを有している。第１バンドパスフィルタ９０及び第２はバンドパスフィルタ９１は、図１９（ｂ）の曲線Ｆに示されるような通過帯域特性を有するもので、第１混合信号及び第２混合信号からＩ信号及びＱ信号を抽出する。抽出されたＩ信号とＱ信号は、図１９（ｃ）に示される信号波形Ｃを有している。
【００１１】
間引き部８３は、供給されたＩ信号とＱ信号とをサンプリング周波数ｆｓによる次数２の信号間引きを行うもので、間引かれたＩ信号とＱ信号が形成される。間引かれたＩ信号とＱ信号は、図１９（ｄ）をに示される信号波形Ｄを有している。不要信号除去部８４は、間引かれた同相信号と直交信号中に含まれる不要信号成分を除去し、純粋な間引かれたＩ信号とＱ信号だけが出力される。
【００１２】
直交周波数分割多重信号検波部８５において、シリアル−パラレル変換部９２は、供給された間引かれたＩ信号とＱ信号をシリアル−パラレル変換して出力する。高速フーリエ交換部９３は、パラレルに供給されたＩ信号及びＱ信号を用いてＮ点による高速フーリエ交換処理を行い、処理信号をパラレルに出力する。パラレル−シリアル変換部９４は、パラレルの処理信号をシリアルなＩ信号及びＱ信号に変換して出力する。デジタル復調部９５は、供給されたＩ信号及びＱ信号について４相位相シフトキーイング（ＱＰＳＫ）等のデジタル変調に対する復調処理を行い、復調信号を出力する。
【００１３】
【発明が解決しようとする課題】
前記既知の地上波デジタル放送受信機に用いられる直交周波数分割多重信号復調回路８０は、デジタル直交信号検出部８２に用いられる第１及び第２バンドパスフィルタ９０、９１として、６０ｄＢ程度の信号減衰特性を有するものが必要になるため、多くのフィルタ次数（信号処理段数）を有する大規模な有限インパルス応答（ＦＩＲ）デジタルフィルタを用いる必要がある。そして、このような大規模な有限インパルス応答デジタルフィルタを構成するためには多くの回路部品が必要となり、それだけデジタルフィルタの占有容積が大きくなるだけでなく、デジタルフィルタの消費電力が増大することになる。
【００１４】
また、前記既知の地上波デジタル放送受信機に用いられる周波数分割多重信号復調回路８０は、デジタル直交信号検出部８２に第１混合器８６、第２混合器８７、局部発振器８８、９０°移相器８９という４個の個別回路が用いられているので、これらの個別回路８６乃至８９を得るためにやはり多くの回路構成部品が必要となり、この分についても、デジタル直交信号検出部８２の占有容積が大きくなるとともに、デジタル直交信号検出部８２における消費電力が増大するようになる。
【００１５】
この他に、地上波デジタル放送受信機に用いられる周波数分割多重信号復調回路において、デジタル直交信号検出部を構成する際の回路構成部品の増大やデジタル直交信号検出部の占有容積の増加を除くために、デジタル直交信号検出部をデジタル信号遅延回路と無限インパルス応答デジタルフィルタとによって構成した周波数分割多重信号復調回路が本願発明者によって提案されている。
【００１６】
この提案による周波数分割多重信号復調回路は、デジタル直交信号検出部に無限インパルス応答デジタルフィルタを用いたことにより、回路構成部品の増大や占有容積の増加を除くことが可能であるが、デジタル直交信号検出部に次続する高速フーリエ変換部に中間周波信号が供給されるため、既知の周波数分割多重信号復調回路との互換性を確保することができないものである。
【００１７】
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、１系統のデジタルフィルタと１系統のデジタル信号遅延回路とを用いることにより、回路構成が簡単になって占有容積が小さくなり、消費電力を低減することが可能な直交周波数分割多重信号復調回路を提供することにある。
【００１８】
【課題を解決するための手段】
前記目的を達成するために、本発明は、中心周波数が非ゼロの受信信号をサンプリング周波数でアナログ／デジタル変換してデジタル信号を出力するアナログ／デジタル変換部と、デジタル信号を遅延してＩ信号を形成するデジタル信号遅延回路及びデジタル信号を９０°移相してＱ信号を形成するデジタル全域通過型フィルタとからなるデジタル直交信号検出部と、Ｉ信号及びＱ信号を中心周波数がゼロのベースバンド信号に周波数シフトする周波数シフタと、ベースバンド信号を高速フーリエ変換処理する高速フーリエ変換部及び高速フーリエ変換処理したデジタル信号を復調するデジタル復調部とからなる直交周波数分割多重検波部とを備え、デジタル全域通過型フィルタは一定の群遅延特性を有する無限インパルス応答デジタルフィルタであり、デジタル信号遅延回路はデジタル全域通過型フィルタの群遅延量に等しい信号遅延量を有する主構成を具備する。
【００１９】
前記主構成によれば、デジタル直交信号検出回路は、Ｉ信号を形成する１系統のデジタル信号遅延回路と、Ｑ信号を形成する１系統のデジタル全域通過型フィルタとからなり、このデジタル全域通過型フィルタに無限インパルス応答デジタルフィルタを用いたので、既知のこの種のデジタル直交信号検出回路に比べて必要とされる回路数が大幅に削減されるとともに、有限インパルス応答デジタルフィルタよりもてフィルタ次数（信号処理部の段数）が少ない無限インパルス応答デジタルフィルタを用いたので、構成部品点数が削減された簡単な回路構成によって占有容積が小さくなり、消費電力の低減が可能な直交周波数分割多重信号復調回路が得られるとともに、高速フーリエ変換処理する際に、周波数シフタを用いて同相信号及び直交信号を中心周波数がゼロのベースバンド信号に周波数シフトするようにしているので、既知の直交周波数分割多重信号復調回路との間で互換性を確保できる直交周波数分割多重信号復調回路を得ることができる。
【００２０】
前記主構成において、周波数シフタの出力側にＩ信号及びＱ信号を次数２で間引く信号間引き部を接続した第１接続手段にしてもよく、その入力側に中心周波数がゼロのベースバンド信号を次数２で間引く信号間引き部を接続した第２接続手段にしてもよい。
【００２１】
このような第１接続手段または第２接続手段を用いることにより、周波数シフタと信号間引き部との接続関係を任意に設定することが可能になり、特に、第２接続手段を用いた場合、複素乗算器に供給されるＩ信号及びＱ信号のサンプリング周波数が半減することにより、複素乗算器の消費電力を半分にすることができる。
【００２２】
前記主構成において、周波数シフタは、サンプリング周波数ｆｓの１／２の周波数ｆｓ／２の乗算信号を発生する発振器と、乗算信号から直交乗算信号を形成する移相器と、同相信号と直交信号に対する乗算信号と前記直交乗算信号の複素積和信号を形成する複素乗算器とからなり、４または２サンプリングポイントに対して１周期のベースバンド信号を出力する構成にすることが好ましい。
【００２３】
このような構成にすれば、複素乗算器をそれぞれ２つのスイッチと位相反転器とからなる著しく簡素化した構成のものにすることができ、それにより消費電力を低減させることができる。
【００２４】
さらに、前記主構成における無限インパルス応答デジタルフィルタは、縦続接続された３以上の任意の整数ｎ段の信号処理部がそれぞれ第１遅延部、第２遅延部、加算部、乗算部、乗算係数発生部を有し、サンプリング周波数の１／４を中心とする信号帯域内に生じる位相勾配数がｎ−１になるように各部の定数を設定した第１構成にすることができる。
【００２５】
このような第１構成によれば、１個の無限インパルス応答デジタルフィルタから出力される直交信号とデジタル信号遅延回路から出力される同相信号との位相差を、所要周波数帯域内において僅かな変化範囲内に納めることができ、前記主構成で得られる機能に加え、変換特性を良好にすることができる。
【００２６】
さらに、前記第１構成において、縦続接続されたｎ段の信号処理部は、出力側から奇数段目の信号処理部を第１遅延部及び第２遅延部だけで構成した第２構成にすることが好適である。
【００２７】
このような第２構成によれば、縦続接続されたｎ段の信号処理部における出力側から奇数段目の信号処理部の加算部、乗算部、乗算係数発生部をそれぞれ省き、第１遅延部及び第２遅延部だけで構成しているので、加算部、乗算部、乗算係数発生部を省いた分だけ構成部品点数が削減されて簡単な回路構成になり、それにより占有容積がより小さくなり、消費電力をより低減させることが可能になる。
【００２８】
また、前記第１構成において、縦続接続されたｎ段の信号処理部は、無限インパルス応答デジタルフィルタの出力を次数２で間引いて出力する場合、無限インパルス応答デジタルフィルタの動作周波数をサンプリング周波数の１／２に選び、かつ、縦続接続されたｎ段の信号処理部を出力側から偶数段目の信号処理部だけで構成した第３構成にすることが好ましい。
【００２９】
このような第３構成によれば、縦続接続されたｎ段の信号処理部における出力側から奇数段目の信号処理部の全部を省き、出力側から偶数段目の信号処理部だけで構成しているので、奇数段目の信号処理部を省いた分だけ構成部品点数が多量に削減されてさらに簡単な回路構成になり、それによって占有容積が大幅に小さくなり、消費電力を大幅に低減させることが可能になる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００３１】
図１は、本発明による直交周波数分割多重信号復調回路の第１の実施の形態を示すもので、その要部構成を示すブロック図である。
【００３２】
図１に示されるように、第１の実施の形態による直交周波数分割多重信号復調回路は、アナログ／デジタル変換器（Ａ／Ｄ）１と、デジタル直交信号検出部２と、周波数シフタ３と、次数２で信号間引きを行う間引き部４と、不要信号除去部（ＧＩ除去）５と、直交周波数分割多重検波部（ＯＦＤＭ検波部）６と、信号入力端子Ｓｉｎとからなる。
【００３３】
この場合、デジタル直交信号検出部２は、無限インパルス応答デジタルフィルタ（ＩＩＲ）７と、デジタル信号遅延回路（ＤＬ）８とからなる。周波数シフタ３は、局部発振器９と、２７０°移相器１０と、複素乗算器（クロスプロダクト演算器）１１とからなる。直交周波数分割多重検波部６は、シリアル−パラレル変換部（Ｓ／Ｐ）１２と、高速フーリエ交換部（ＦＦＴ）１３と、パラレル−シリアル変換部（Ｐ／Ｓ）１４と、デジタル復調器（ＤＥＭ）１５とからなっている。この場合、２７０°移相器１０は、９０°移相器であってもよい。
【００３４】
無限インパルス応答デジタルフィルタ７は、入力デジタル信号を９０°移相してＱ信号を形成する全帯域通過フィルタであり、デジタル信号遅延回路８は、入力デジタル信号を無限インパルス応答デジタルフィルタ７の信号群遅延量に等しい信号遅延を与えてＩ信号を形成する。局部発振器９は、サンプリング周波数ｆｓの半分の周波数ｆｓ／２の乗算信号（局部発振信号）を発生し、２７０°移相器１０は、乗算信号を２７０°移相させて直交乗算信号を形成し、複素乗算器１１は、デジタル直交信号検出部２から供給されるＩ信号とＱ信号に対する乗算信号と直交乗算信号の複素積和信号を形成する。シリアル−パラレル変換部１２は、シリアル入力のＩ信号とＱ信号をパラレル出力のＩ信号とＱ信号に変換し、高速フーリエ交換部１３は、パラレル入力のＩ信号とＱ信号に対してＮ点による高速フーリエ交換処理を行い、パラレル−シリアル変換部１４は、パラレル入力のＩ信号とＱ信号をシリアル出力のＩ信号とＱ信号に変換し、デジタル復調器１５は、供給されたＩ信号及びＱ信号を、４相位相シフトキーイング（ＱＰＳＫ）等のデジタル変調に対する復調処理を行う。
【００３５】
そして、アナログ／デジタル変換器１は、入力端が信号入力端子Ｓｉｎに接続され、出力端が無限インパルス応答デジタルフィルタ７及びデジタル信号遅延回路８の各入力端に接続される。無限インパルス応答デジタルフィルタ７は、出力端が複素乗算器１１のＱ信号入力端に接続され、デジタル信号遅延回路８は、出力端が複素乗算器１１のＩ信号入力端に接続される。複素乗算器１１は、乗算信号入力端が局部発振器９の出力端に接続され、直交乗算信号入力端が２７０°移相器１０を通して局部発振器９の出力端に接続され、Ｉ信号出力端が間引き部４のＩ信号入力端に接続され、Ｑ信号出力端が間引き部４のＱ信号入力端に接続される。
【００３６】
間引き部４は、Ｉ信号出力端が不要信号除去部５のＩ信号入力端に接続され、Ｑ信号出力端が不要信号除去部５のＱ信号入力端に接続される。不要信号除去部５は、Ｉ信号出力端がシリアル−パラレル変換部１２のＩ信号入力端に接続され、Ｑ信号出力端がシリアル−パラレル変換部１２のＱ信号入力端に接続される。シリアル−パラレル変換部１２は、各出力端が高速フーリエ交換部１３の対応する各入力端に接続され、高速フーリエ交換部１３は、各出力端がパラレル−シリアル変換部１４の対応する各入力端に接続される。パラレル−シリアル変換部１４は、Ｉ信号出力端がデジタル復調器１５のＩ信号入力端に接続され、Ｑ信号出力端がデジタル復調器１５のＱ信号入力端に接続される。
【００３７】
次に、図２（ａ）乃至（ｄ）は、図１に図示の直交周波数分割多重信号復調回路の各部に得られる信号スペクトル（信号波形）であって、（ａ）はアナログ／デジタル変換部１から出力されるデジタル信号波形Ａ、（ｂ）はデジタル直交信号検出部２から出力されるＩ信号及びＱ信号波形Ｂ、（ｃ）は複素乗算器１１から出力されるＩ信号及びＱ信号波形Ｃ、（ｄ）は間引き部４から出力されるＩ信号及びＱ信号波形Ｄである。
【００３８】
前記構成によるこの実施の形態による直交周波数分割多重信号復調回路の動作を、図１及び図２を用いて説明する。
【００３９】
いま、チューナ部（図示なし）が地上波デジタル放送信号を受信すると、チューナ部は、この受信信号を増幅した後、増幅した受信信号と局部発振信号とを周波数混合して周波数混合信号を形成し、形成した周波数混合信号から中間周波（ＩＦ）信号を抽出し、得られた中間周波信号を信号入力端子Ｓｉｎを通してアナログ／デジタル変換器１に供給する。アナログ／デジタル変換器１は、供給された中間周波信号をサンプリング周波数２ｆｓでアナログ−デジタル変換し、デジタル信号を形成する。このデジタル信号は、図２（ａ）に示される信号波形Ａを有するもので、次続のデジタル直交信号検出部２に供給される。
【００４０】
デジタル直交信号検出部２において、無限インパルス応答デジタルフィルタ７は、供給されたデジタル信号を９０°移相させてＱ信号を形成しする。デジタル信号遅延回路８は、供給されたデジタル信号を、無限インパルス応答デジタルフィルタ７側で９０°移相されるデジタル信号に与える信号群遅延量に等しい信号遅延量だけ遅延させたＩ信号を形成する。これらのＩ信号及びＱ信号は、図２（ｂ）に示される信号波形Ｂを有するもので、次続の周波数シフタ３にそれぞれ供給される。
【００４１】
周波数シフタ３において、複素乗算器１１は、供給されるＩ信号とＱ信号に対して同じく供給される乗算信号と直交乗算信号の複素積和信号を形成し、周波数シフトしたＩ信号とＱ信号として出力する。このとき得られたＩ信号とＱ信号は、図２（ｃ）に示される信号波形Ｃを有するもので、次続の間引き部４にそれぞれ供給される。
【００４２】
間引き部４は、供給されたＩ信号とＱ信号とをサンプリング周波数ｆｓによる次数２の信号間引きを行うもので、間引かれたＩ信号とＱ信号が形成される。間引かれたＩ信号とＱ信号は、図２（ｄ）に示される信号波形Ｄを有するもので、次続の不要信号除去部５にそれぞれ供給される。不要信号除去部５は、間引かれたＩ信号とＱ信号中に含まれる不要信号成分を除去し、純粋な間引かれたＩ信号とＱ信号だけが次続の直交周波数分割多重検波部６に供給される。
【００４３】
直交周波数分割多重信号検波部６において、シリアル−パラレル変換部１２は、シリアルに入力される間引かれたＩ信号とＱ信号をそれぞれシリアル−パラレル変換し、パラレル信号として出力する。高速フーリエ交換部１３は、パラレルに供給されたＩ信号及びＱ信号を用いてＮ点による高速フーリエ交換処理を行い、処理信号をパラレルに出力する。パラレル−シリアル変換部１４は、パラレルの処理信号をパラレル−シリアル変換し、シリアルなＩ信号及びＱ信号として出力する。デジタル復調部１５は、供給されたＩ信号及びＱ信号について４相位相シフトキーイング（ＱＰＳＫ）等のデジタル変調に対する復調処理を行い、復調信号を形成する。
【００４４】
次いで、図３は、図１に図示のデジタル直交信号検出部２に用いられる無限インパルス応答デジタルフィルタ７の第１構成例を示す回路図である。
【００４５】
図３に示されるように、第１構成例による無限インパルス応答デジタルフィルタ７は、フィルタ入力端子Ｆｉｎと、フィルタ出力端子Ｆｏｕｔと、出力側から入力側に向かって縦続接続された８つの信号処理部７1 乃至７8 と、共通加算器７9 とを備えている。この場合、各信号処理部７1 乃至７8 は、それぞれ、第１遅延部７11乃至７81と、第２遅延部７12乃至７82と、加算部７13乃至７83と、乗算部７14乃至７84と、乗算係数発生部７15乃至７85とからなり、各信号処理部７1 乃至７8 において、それぞれの第１遅延部７11乃至７81、第２遅延部７12乃至７82、加算部７13乃至７83、乗算部７14乃至７84、乗算係数発生部７15乃至７85は、図３に図示されるように相互接続されている。
【００４６】
ここで、図４は、全域通過特性を有する無限インパルス応答デジタルフィルタ７の出力位相の変化状態を説明する説明図であって、デジタル信号遅延回路８の出力位相の変化状態とともに表したものである。
【００４７】
図４において、縦軸は位相、横軸は周波数であり、実線は無限インパルス応答デジタルフィルタ７の位相の変化状態であり、一点鎖線はデジタル信号遅延回路８の位相の変化状態である。
【００４８】
図４に示されるように、サンプリング周波数ｆｓの１／４の周波数ｆｓ／４を中心とする信号帯域（点線で示す範囲）内において、デジタル信号遅延回路８の位相の変化状態は、信号帯域の下限周波数値から上限周波数値に向かうに従って位相値が直線的に変化し、位相値が−２πにまで達すると位相値０に跳躍し、上限周波数値に向かうに従って再び位相値が直線的に変化するものである。これに対し、無限インパルス応答デジタルフィルタ７の位相の変化状態も、信号帯域の下限周波数値から上限周波数値に向かうに従って位相値がデジタル信号遅延回路８と同じ位相勾配で直線的に変化し、位相値が−２πにまで達すると位相値０に跳躍し、上限周波数値に向かうに従って再び位相値が直線的に変化するものであって、無限インパルス応答デジタルフィルタ７の位相値とデジタル信号遅延回路８の位相値との間の位相差は、信号帯域内で常時−（π／２）、すなわち−９０°に保持されている。
【００４９】
この場合、周波数変化に対する位相変化の割合が位相勾配であり、周波数が０からｆｓまでの間に−２π毎の位相変化が何回発生するかによって定義される。例えば、周波数が０からｆｓまでの間の累積位相が−６πであれば、位相勾配は３になる。
【００５０】
なお、位相勾配はその定義から群遅延時間でもあり、サンプリング時間を単位とした遅延時間である。例えば、位相勾配が３であれば、群遅延は３クロックとなる。
【００５１】
次に、図５は、無限インパルス応答デジタルフィルタ７の群遅延特性を説明する説明図であって、デジタル信号遅延回路８の遅延特性とともに表した説明図である。
【００５２】
図５において、縦軸は遅延時間、横軸は周波数であり、実線は無限インパルス応答デジタルフィルタ７及びデジタル信号遅延回路８の群遅延特性である。
【００５３】
図５に示されるように、サンプリング周波数ｆｓの１／４の周波数ｆｓ／４を中心とする信号帯域（点線で示す範囲）内において、無限インパルス応答デジタルフィルタ７の群遅延特性及びデジタル信号遅延回路８の群遅延時間は、Ｎ×ｔｓ（ここで、Ｎは位相勾配数、ｔｓはサンプリング時間）の同じ一定値を示している。
【００５４】
次いで、図６は、無限インパルス応答デジタルフィルタ７において周波数帯域内に発生する位相勾配数を変化させた際の位相の変化状態を示す特性図である。
【００５５】
図６において、縦軸は度で表した位相、横軸はラジアンで表した周波数（２πラジアンがサンプリング周波数に対応する）であり、実線は無限インパルス応答デジタルフィルタ７の位相勾配数を５にした際の位相の変化状態であり、点線は無限インパルス応答デジタルフィルタ７の位相勾配数を７にした際の位相の変化状態である。
【００５６】
図６に示されるように、無限インパルス応答デジタルフィルタ７を構成する各第１遅延部及び各第２遅延部のそれぞれの遅延定数、各乗算係数発生部のそれぞれの係数を適宜選択することにより、無限インパルス応答デジタルフィルタ７の位相の変化状態は、デジタル信号の周波数帯域（０．１π乃至０．９πラジアン）内において直線状になり、全周波数帯域（０乃至２πラジアン）で位相勾配数が５または７となるような変化状態になる。
【００５７】
続く、図７は、図６に図示された無限インパルス応答デジタルフィルタ７の信号帯域内において、無限インパルス応答デジタルフィルタ７の位相とデジタル信号遅延回路８の位相との差をとった位相差の変化状態を示す特性図である。
【００５８】
図７において、縦軸は度で表した位相差、横軸はラジアンで表した周波数であり、曲線Ａは無限インパルス応答デジタルフィルタ７の位相勾配数を５にしたときの位相差の変化状態であり、曲線Ｂは無限インパルス応答デジタルフィルタ７の位相勾配数を７にしたときの位相差の変化状態である。
【００５９】
図７に図示の曲線Ａ及び曲線Ｂに示されるように、デジタル信号の周波数帯域（０．１π乃至０．９πラジアン）内において、無限インパルス応答デジタルフィルタ７は、５または７の位相差変化部分があるものの、位相差が−９０°の近傍にあることが判る。
【００６０】
続いて、図８は、無限インパルス応答デジタルフィルタ７において、位相勾配数をパラメータとしたときの群遅延の変化状態を示す特性図である。
【００６１】
図８において、縦軸はサンプル数を基準として表した群遅延、横軸はラジアンで表した周波数であり、曲線Ａ３乃至Ａ８は無限インパルス応答デジタルフィルタ７の位相勾配数を３乃至８にしたときの群遅延の変化状態である。
【００６２】
図８に図示の曲線Ａ３乃至Ａ８に示されるように、デジタル信号の周波数帯域（０．１π乃至０．９πラジアン）内において、無限インパルス応答デジタルフィルタ７の群遅延の変化状態は、位相勾配数が３から８になるに従って変化状態が順次小さくなるものの、全体的に見て変化状態が限られた範囲内にあることが判る。
【００６３】
以上のように、第１構成例の無限インパルス応答デジタルフィルタ７によれば、無限インパルス応答デジタルフィルタ７の位相勾配数が、例えば３以上になるように、各第１遅延部及び各第２遅延部のそれぞれの遅延定数、各乗算係数発生部のそれぞれの係数を適宜選択すれば、デジタル信号の周波数帯域内において無限インパルス応答デジタルフィルタ７から出力されるＱ信号とデジタル信号遅延回路８とから出力されるＩ信号との位相差をほぼ９０°にすることができ、かつ、Ｑ信号とＩ信号の群遅延を殆んど同じにすることができる。そして、Ｑ信号を得るために無限インパルス応答デジタルフィルタ７を用いているので、既知のこの種の回路に比べ、構成部品点数が削減されて簡単な回路構成になり、占有容積が小さくて済み、消費電力を低減することができる。
【００６４】
次に、図９は、無限インパルス応答デジタルフィルタ７において、発生する位相勾配数と信号処理部の配置段数とを決めたとき、乗算係数発生部に設定される係数値の一例を示す一覧表である。
【００６５】
図９において、最も左側の欄が位相勾配の数（表では位相勾配と表記している）、次の欄が信号処理部の配置段数（表では係数の数と表記している）、その次の欄が乗算係数発生部に設定される係数値（表では図３の乗算係数発生部に図示された係数Ｃ１、Ｃ２、…  …、Ｃ８と表記しており、図３に図示されていない９番目及び１０番目の信号処理段の各乗算係数発生部の係数をＣ９、Ｃ１０と表記している）である。
【００６６】
図９に示されるように、最上段の構成例では、位相勾配が４、係数の数が５のとき、係数Ｃ１が２．５×１０-7に、係数Ｃ２が−０．４×１０-1に、係数Ｃ３が−９．１×１０-7に、係数Ｃ４が−９．３×１０-2に、係数Ｃ５が−３．２×１０-6にそれぞれ設定される。同じように、第２段以降の構成例においても、位相勾配、係数の数に応じて、係数の数に合致した数の各係数Ｃ１乃至Ｃ１０がそれぞれ図示の値に設定される。
【００６７】
ところで、図９に示される各係数Ｃ１乃至Ｃ１０の係数値を見ると、位相勾配が４で係数の数が５のとき、位相勾配が６で係数の数が７のとき、位相勾配が８で係数の数が９のときのそれぞれにおける奇数番目の係数Ｃ１、Ｃ３、Ｃ５、Ｃ７、Ｃ９の係数値は、指数を含む数値が１０-6、１０-7、１０-8、１０-9になっており、有効桁を５桁とすれば、これらの数値を含む各係数値は実質的に０を示すものである。
【００６８】
次いで、図１０は、図９に示された位相勾配、係数の数、各係数の係数値との関係をより一般化した状態にして表わした一覧表である。
【００６９】
図１０において、最も左側の欄が位相勾配、次の欄が係数の数、その次の欄が係数Ｃ１、Ｃ２、…  …、Ｃ９であって、位相勾配がｎであるとき、係数の数がｎ＋１となる、位相勾配と係数の数との組み合わせにおける各係数Ｃ１、Ｃ２、…  …、Ｃ９の係数値を示したものである。
【００７０】
図１０に示されるように、位相勾配がｍで、係数の数がそれより１つ多いｍ＋１となる組み合わせ、位相勾配が２乃至８で、それに対応した係数の数が３乃至９のものにおいては、奇数番目の係数Ｃ１、Ｃ３、Ｃ５、Ｃ７、Ｃ９のいずれの係数値も、指数を含む数値が１０-5、１０-6、１０-7、１０-8、１０-9になっており、これらの数値を含む各係数値は実質的に０になる。
【００７１】
位相勾配と係数の数がこのような関係にあって、乗算係数発生部の係数が０になれば、その乗算係数発生部で出力される係数０を乗算する乗算器の乗算出力データが０になるだけでなく、乗算器に入力される加算器の出力データも不要になるので、係数が０になる乗算係数発生部を有する信号処理段、すなわち奇数番目の信号処理段７1 、７3 、７5 、７7 等においてはそれぞれ、加算部７13、７33、７53、７73等、乗算部７14、７34、７54、７74等、乗算係数発生部７15、７35、７55、７75等を設ける必要がなく、これらを省略することが可能になる。
【００７２】
ここで、図１１は、図１に図示のデジタル直交信号検出部２に用いられる無限インパルス応答デジタルフィルタ７の第２構成例を示す回路図であって、位相勾配が７で、係数の数が８である例を示すものであり、奇数番目の信号処理段７1 、７3 、７5 、７7 における加算部７13、７33、７53、７73、乗算部７14、７34、７54、７74、乗算係数発生部７15、７35、７55、７75が省略されているものである。
【００７３】
図１１において、図３に図示された構成要素と同じ構成要素については同じ符号を付けている。
【００７４】
図１１に図示された第２構成例の無限インパルス応答デジタルフィルタ７（以下、これを第２構成例という）と、図３に図示された第１構成例の無限インパルス応答デジタルフィルタ７（以下、これを第１構成例という）とを比べると、第２構成例は、第１構成例の奇数番目の信号処理段７1 、７3 、７5 、７7 （図３において点線で囲まれている段）において、図３において点線で囲まれている部分、すなわち、加算部７13、７33、７53、７73と、乗算部７14、７34、７54、７74と、乗算係数発生部７15、７35、７55、７75とを省略しているもので、それ以外の点については、第２構成例と第１構成例と間に構成上の相違がない。このため、第２構成例の無限インパルス応答デジタルフィルタ７の構成の説明については、前の説明と重複するので、これ以上の説明を行わない。
【００７５】
また、第２構成例の無限インパルス応答デジタルフィルタ７における動作は、それに対応する第１構成例の無限インパルス応答デジタルフィルタ７における動作とほぼ同じ動作であり、第２構成例の無限インパルス応答デジタルフィルタ７における位相の変化状態や群遅延の変化状態も、それに対応する第１構成例の無限インパルス応答デジタルフィルタ７の位相の変化状態や群遅延の変化状態と殆んど同じである。このため、第２構成例の無限インパルス応答デジタルフィルタ７の動作については、同様に前の説明と重複するので、これ以上の説明を行わない。
【００７６】
この第２構成例の無限インパルス応答デジタルフィルタ７は、第１構成例の無限インパルス応答デジタルフィルタ７と比べて、奇数番目の信号処理段７1 、７3 、７5 、７7 等における加算部７13、７33、７53、７73等や、乗算部７14、７34、７54、７74等や、乗算係数発生部７15、７35、７55、７75等が省略されているので、構成部品点数がさらに削減されてより簡単な回路構成になり、その分、占有容積がより小さくて済み、消費電力をさらに低減することができる。
【００７７】
次いで、図１２は、図１に図示のデジタル直交信号検出部２に用いられる無限インパルス応答デジタルフィルタ７の第３構成例を示す回路図であって、位相勾配が７で、係数の数が８であり、また、フィルタ出力を次数２で間引くために無限インパルス応答デジタルフィルタ７の動作周波数をデジタル信号のサンプリング周波数ｆｓの半分の周波数ｆｓ／２に選択した場合を示す。
【００７８】
図１２において、図３に図示された構成要素と同じ構成要素については同じ符号を付けている。
【００７９】
図１２に図示された第３構成例の無限インパルス応答デジタルフィルタ７（以下、これを第３構成例という）と、図１１に図示された第２構成例の無限インパルス応答デジタルフィルタ７（以下、これを再度第２構成例という）とを比べると、第３構成例は、第２構成例の奇数番目の信号処理段７1 、７3 、７5 、７7 における第１遅延部７11、７31、７51、７71と、第２遅延部７12、７32、７52、７72とを、加算部７13、７33、７53、７73や、乗算部７14、７34、７54、７74や、乗算係数発生部７15、７35、７55、７75と一緒にして省略しているもので、それ以外の点には、第３構成例と第２構成例と間に構成上の相違がない。このため、第３構成例の無限インパルス応答デジタルフィルタ７の構成については、前の説明と重複するので、これ以上の説明を行わない。
【００８０】
また、第３構成例の無限インパルス応答デジタルフィルタ７における動作は、動作周波数が１／２になっていることを除けば、それに対応する第２構成例の無限インパルス応答デジタルフィルタ７における動作とほぼ同じ動作であり、第３構成例の無限インパルス応答デジタルフィルタ７における位相の変化状態や群遅延の変化状態も、それに対応する第２構成例の無限インパルス応答デジタルフィルタ７の位相の変化状態や群遅延の変化状態と殆んど同じである。このため、第３構成例の無限インパルス応答デジタルフィルタ７の動作についても、前の説明と重複するので、これ以上の説明を行わない。
【００８１】
この第３構成例の無限インパルス応答デジタルフィルタ７は、第２構成例の無限インパルス応答デジタルフィルタ７に比べて、奇数番目の信号処理段７1 、７3 、７5 、７7 等における加算部７13、７33、７53、７73等や、乗算部７14、７34、７54、７74等や、乗算係数発生部７15、７35、７55、７75等を省略することができるだけでなく、第１遅延部７11、７31、７51、７71等や、第２遅延部７12、７32、７52、７72等も一緒に省略することができるので、構成部品点数が大幅に削減されてより簡単な回路構成になり、その分、占有容積がさらに小さくて済み、消費電力を大幅に低減することができる。また、より小さい占有容積で済んで、製造コストをさらに安価にすることができる。また、この第３構成例は、第１構成例及び第２構成例と比べて、動作周波数が１／２となっているので、その分、消費電力が低減される割合も大きくなる。
【００８２】
続いて、図１３（ａ）乃至（ｃ）は、図１に図示の直交周波数多重信号復調回路に用いられる周波数シフタ３の複素乗算器１１の具体的内容を示す説明図であって、（ａ）はその入出力信号を表し、（ｂ）は入出力信号とサンプリングポイントとの関連を表し、（ｃ）は等価回路を表すものである。
【００８３】
図１３（ａ）は、複素乗算器１１にそれぞれ同相信号ＳI と直交信号ＳQ 及び乗算信号ＬI と直交乗算信号ＬQ が入力されたとき、それらの信号ＳI 、ＳQ 、ＬI 、ＬQ の複素積和処理が行われ、同相信号Ｓ’I 及び直交信号Ｓ’Q が出力されるときの状態を表しているもので、出力される同相信号Ｓ’I 及び直交信号Ｓ’Q は、それぞれ次のような信号成分からなっている。
【００８４】
Ｓ’I ＝ＳI ×ＬI −ＳQ ×ＬQ 、Ｓ’Q ＝ＳI ×ＬQ ＋ＳQ ×ＬI
また、図１３（ｂ）は、複素乗算器１１において乗算信号ＬI 及び直交乗算信号ＬQ の振幅がそれぞれ正負ピーク値及びゼロ値になったときにサンプリングが実行されたときの同相信号Ｓ’I 及び直交信号Ｓ’Q の値を示すもので、同相信号Ｓ’I としては、サンプリングポイントが到来する度に、ＳI 、ＳQ 、−ＳI 、−ＳQ 、…  …が順次出力され、一方、直交信号Ｓ’Q としては、サンプリングポイントが到来する度に、ＳQ 、−ＳI 、−ＳQ 、ＳI 、…  …が順次出力される。
【００８５】
さらに、図１３（ｃ）は、図１３（ｂ）に示されるようなサンプリング条件でサンプリングが実行されたとき複素乗算器１１が呈する等価回路である。この等価回路は、２つの１回路４接点を有するスイッチ１６I 、１６Q と、２つの位相反転器１７I 、１７Q とからなるもので、スイッチ１６I 、１６Q 及び位相反転器１７I 、１７Q は、図１３（ｃ）に図示のように相互接続されている。
【００８６】
この等価回路の動作は、図１３（ｃ）から明らかなように、最初のサンプリング実行時点には、スイッチ１６I 、１６Q の可動接点が上から１番目の固定接点に接続され、それにより同相信号Ｓ’I として同相信号ＳI が、直交信号Ｓ’Q として直交信号ＳQ がそれぞれ出力される。次のサンプリング実行時点には、スイッチ１６I 、１６Q の可動接点が上から２番目の固定接点に接続され、それにより同相信号Ｓ’I として直交信号ＳQ が、直交信号Ｓ’Q として位相反転器１７I で位相反転された同相信号−ＳI がそれぞれ出力される。その次のサンプリング実行時点には、スイッチ１６I 、１６Q の可動接点が上から３番目の固定接点に接続され、それにより同相信号Ｓ’I として位相反転器１７I で位相反転された同相信号−ＳI が、直交信号Ｓ’Q として位相反転器１７Q で位相反転された直交信号−ＳQ がそれぞれ出力される。その次のサンプリング実行時点には、スイッチ１６I 、１６Q の可動接点が上から４番目の固定接点に接続され、それにより同相信号Ｓ’I として位相反転器１７Q で位相反転された直交信号−ＳQ が、直交信号Ｓ’Q として同相信号ＳI がそれぞれ出力される。この次のサンプリング実行時点には、スイッチ１６I 、１６Q の可動接点が上から１番目の固定接点に接続され、前述のような同相信号Ｓ’I と直交信号Ｓ’Q が出力され、以下、サンプリング実行時点が到来する度に、前記動作が繰り返し実行される。
【００８７】
このように、同相信号ＳI 、直交信号ＳQ のサンプリング周波数２ｆｓに対して乗算信号ＬI 、直交乗算信号ＬQ の周波数をｆｓ／２に選び、かつ、サンプリングポイントを乗算信号ＬI 及び直交乗算信号ＬQ の正負ピーク値及びゼロ値に選ぶことにより、複素乗算器１１の構成が著しく簡素化され、その構成部品点数を大幅に削減することができる。
【００８８】
次に、図１４は、本発明による直交周波数分割多重信号復調回路の第２の実施の形態を示すもので、その要部構成を示すブロック図である。
【００８９】
図１４において、図１に示された構成要素と同じ構成要素については同じ符号を付けている。
【００９０】
図１４に図示された第２の実施の形態の直交周波数分割多重信号復調回路（以下、これを第２の実施の形態という）と、図１に図示された第１の実施の形態の直交周波数分割多重信号復調回路（以下、これを第１の実施の形態という）と比べると、間引き部４の接続箇所に関して、第１の実施の形態が周波数シフタ３の出力側に接続されているのに対し、第２の実施の形態が周波数シフタ３の入力側に接続されている点が異なるだけで、その他の構成については第１の実施の形態と第２の実施の形態との間に違いはない。
【００９１】
ここで、図１５（ａ）乃至（ｄ）は、図１４に図示された第２の実施の形態の各部に得られる信号スペクトル（信号波形）であって、（ａ）はアナログ／デジタル変換部１から出力されるデジタル信号波形Ａ、（ｂ）はデジタル直交信号検出部２から出力されるＩ信号及びＱ信号波形Ｂ、（ｃ）は間引き部４から出力されるＩ信号及びＱ信号波形Ｄ、（ｄ）は周波数シフタ３から出力されるＩ信号及びＱ信号波形Ｅである。
【００９２】
図１５（ａ）及び（ｂ）に示されるように、第２の実施の形態におけるアナログ／デジタル変換部１から出力されるデジタル信号波形Ａ、デジタル直交信号検出部２から出力されるＩ信号及びＱ信号波形Ｂは、それぞれ、図２（ａ）、（ｂ）に図示された第１の実施の形態における対応するデジタル信号波形Ａ、Ｉ信号及びＱ信号波形Ｂと同じである。また、図１５（ｃ）に示されるように、第２の実施の形態における間引き部４から出力されるＩ信号及びＱ信号波形Ｄは、間引き部４で中間周波数のＩ信号及びＱ信号を次数２で間引いたものであるので、図１５（ａ）及び（ｂ）に示されたデジタル信号波形ＡやＩ信号及びＱ信号波形Ｂと同じであるが、図２（ｃ）に示された周波数シフタ３から出力されるＩ信号及びＱ信号波形Ｃとは異なっている。さらに、図１５（ｄ）に示されるように、第２の実施の形態における周波数シフタ３から出力されるＩ信号及びＱ信号波形Ｅは、第１の実施の形態と同じように間引き部４と周波数シフタ３とを経ていることから、図２（ｄ）に図示された間引き部４から出力されるＩ信号及びＱ信号波形Ｄと同じになる。
【００９３】
ここで、図１６（ａ）乃至（ｃ）は、図１４に図示の直交周波数多重信号復調回路に用いられる周波数シフタ３の複素乗算器１１の具体的内容を示す説明図であって、（ａ）はその入出力信号を表し、（ｂ）は入出力信号とサンプリングポイントとの関連を表し、（ｃ）は等価回路を表すものである。
【００９４】
図１６（ａ）は、複素乗算器１１にそれぞれ入出力される同相信号ＳI と直交信号ＳQ 及び乗算信号ＬI と直交乗算信号ＬQ と、同相信号Ｓ’I 及び直交信号Ｓ’Q との間の関係を示し、前述の図１３（ａ）に対応したものである。この例においては、間引き部４の前置により、同相信号ＳI と直交信号ＳQ のサンプリング周波数ｆｓが半減しているので、同相信号Ｓ’I と直交信号Ｓ’Q は、後述するように同相信号Ｓ’I の中の直交信号ＳQ 及び直交信号Ｓ’Q の中の同相信号ＳI をそれぞれゼロにすることが可能になり、次のように表される。
【００９５】
Ｓ’I ＝ＳI ×ＬI 、Ｓ’Q ＝ＳQ ×ＬI
次に、図１６（ｂ）は、複素乗算器１１において、乗算信号ＬI の振幅が正負ピーク値になったときにサンプリングが実行され、直交乗算信号ＬQ の振幅がゼロ値になったときにサンプリングが実行されたときの同相信号Ｓ’I 及び直交信号Ｓ’Q の値を示すもので、同相信号Ｓ’I としては、サンプリングポイントが到来する度に、ＳI 、−ＳI 、…  …が順次出力され、一方、直交信号Ｓ’Q としては、サンプリングポイントが到来する度に、ＳQ 、−ＳQ 、…  …が順次出力される。
【００９６】
図１６（ｃ）は、図１６（ｂ）に示されるようなサンプリング条件でサンプリングが実行されたときの複素乗算器１１が呈する等価回路である。この等価回路は、２つの１回路２接点を有するスイッチ１８I 、１８Q と、２つの位相反転器１９I 、１９Q とからなるもので、スイッチ１８I 、１８Q 及び位相反転器１９I 、１９Q は、図１６（ｃ）に図示のように相互接続されている。
【００９７】
この等価回路の動作は、図１６（ｃ）から明らかなように、最初のサンプリング実行時点には、スイッチ１８I 、１８Q の可動接点が上側の固定接点に接続され、それにより同相信号Ｓ’I として同相信号ＳI が、直交信号Ｓ’Q として直交信号ＳQ がそれぞれ出力される。次のサンプリング実行時点には、スイッチ１６I 、１６Q の可動接点が下側の固定接点に接続され、それにより同相信号Ｓ’I として位相反転器１９I で位相反転された同相信号−ＳI が、直交信号Ｓ’Q として位相反転器１９Q で位相反転された直交信号−ＳQ がそれぞれ出力される。その次のサンプリング実行時点には、スイッチ１８I 、１８Q の可動接点が再び上側の固定接点に接続され、それにより同相信号Ｓ’I として同相信号ＳI が、直交信号Ｓ’Q として直交信号ＳQ がそれぞれ出力され、以下、サンプリング実行時点が到来する度に、前記動作が繰り返し実行される。
【００９８】
このように、第２の実施の形態による周波数シフタ３は、複素乗算器１１に入力される同相信号ＳI 、直交信号ＳQ のサンプリング周波数ｆｓに対して乗算信号ＬI 、直交乗算信号ＬQ の周波数をｆｓ／２に選び、かつ、サンプリングポイントを乗算信号ＬI の正負ピーク値、直交乗算信号ＬQ のゼロ値にそれぞれ選ぶことにより、複素乗算器１１の構成を、第１の実施の形態による複素乗算器１１よりもさらに著しく簡素化して、その構成部品点数を大幅に削減させるとともに、複素乗算器１１の消費電力を半減させることができる。
【００９９】
続く、図１７は、本発明による直交周波数分割多重信号復調回路の第３の実施の形態を示すもので、その要部構成を示すブロック図である。
【０１００】
図１７において、図１に示された構成要素と同じ構成要素については同じ符号を付けている。
【０１０１】
図１７に図示された第３の実施の形態の直交周波数分割多重信号復調回路（以下、これを第３の実施の形態という）と、図１に図示された第１の実施の形態の直交周波数分割多重信号復調回路（以下、これを再び第１の実施の形態という）と比べると、第１の実施の形態は、周波数シフタ３の出力側に間引き部４が接続されているのに対し、第３の実施の形態は、周波数シフタ３に間引き部４が接続されていない点が異なっているだけで、その他の構成については、第１の実施の形態と第３の実施の形態との間に違いはない。
【０１０２】
この場合、第３の実施の形態における周波数シフタ３は、複素乗算器１１に入力されるＩ信号及びＱ信号のサンプリング周波数が２ｆｓであるので、図１４（ａ）乃至（ｃ）で説明した周波数シフタ３を用いる。
【０１０３】
第３の実施の形態においては、間引き部４を設けていないことから、その分、第１の実施の形態や第２の実施の形態に比べて構成部分点数を削減することができる。
【０１０４】
なお、第２の実施の形態及び第３の実施の形態において、デジタル直交信号検出部２を構成しているデジタル全域通過型フィルタには、第１の実施の形態に用いられる無限インパルス応答デジタルフィルタと同じものを用いているもので、それにより、第１の実施の形態と同様に、構成部品点数の削減、簡単な回路構成による占有容積の縮小、消費電力の低減をそれぞれ達成することができる。
【０１０５】
【発明の効果】
以上のように、請求項１に記載の発明によれば、デジタル直交信号検出回路は、Ｉ信号を形成する１系統のデジタル信号遅延回路と、Ｑ信号を形成する１系統のデジタル全域通過型フィルタとからなり、このデジタル全域通過型フィルタに無限インパルス応答デジタルフィルタを用いたので、既知のこの種のデジタル直交信号検出回路に比べて必要とされる回路数が大幅に削減されるとともに、有限インパルス応答デジタルフィルタよりもてフィルタ次数（信号処理部の段数）が少ない無限インパルス応答デジタルフィルタを用いたので、構成部品点数が削減された簡単な回路構成によって占有容積が小さくなり、消費電力の低減が可能な直交周波数分割多重信号復調回路が得られるとともに、高速フーリエ変換処理する際に、周波数シフタを用いて同相信号及び直交信号を中心周波数がゼロのベースバンド信号に周波数シフトするようにしているので、既知の直交周波数分割多重信号復調回路との間で互換性を確保できる直交周波数分割多重信号復調回路を得ることができるという効果がある。
【０１０６】
また、請求項２、３に記載の発明によれば、周波数シフタの出力側にＩ信号及びＱ信号を次数２で間引く信号間引き部を接続した第１接続手段にするか、または、その入力側に中心周波数がゼロのベースバンド信号を次数２で間引く信号間引き部を接続した第２接続手段にしているので、周波数シフタと信号間引き部との接続関係を任意に設定することが可能になり、第２接続手段を用いた場合、複素乗算器に供給されるＩ信号及びＱ信号のサンプリング周波数が半減することにより、複素乗算器の消費電力を半分できるという効果がある。
【０１０７】
さらに、請求項４、５に記載の発明によれば、周波数シフタは、サンプリング周波数ｆｓの１／２の周波数ｆｓ／２の乗算信号を発生する発振器と、乗算信号から直交乗算信号を形成する移相器と、同相信号と直交信号に対する乗算信号と前記直交乗算信号の積和信号を形成する複素乗算器とを備え、４または２サンプリングポイントに対して１周期のベースバンド信号を出力する構成にしているので、複素乗算器をそれぞれ２つのスイッチと位相反転器とからなる著しく簡素化した構成のものにすることができ、それにより消費電力を低減させることができるという効果がある。
【０１０８】
また、請求項６に記載の発明によれば、無限インパルス応答デジタルフィルタを、縦続接続された信号処理部の段数ｎに対して位相勾配数をｎ−１になるように選んでいるので、請求項１に記載の発明で得られる効果に加えて、良好な変換特性を有するデジタル直交信号検出回路が得られるという効果がある。
【０１０９】
さらに、請求項７に記載の発明によれば、縦続接続されたｎ段の信号処理部における出力側から奇数段目の信号処理部を第１遅延部及び第２遅延部だけで構成しているので、奇数段目の信号処理部の加算部、乗算部、乗算係数発生部をそれぞれ省いた分だけ、構成部品点数が多く削減されてより簡単な回路構成のものになり、占有容積がさらに小さくて済み、消費電力をさらに低減することが可能なデジタル直交信号検出回路が得られるという効果がある。
【０１１０】
また、請求項８に記載の発明によれば、無限インパルス応答デジタルフィルタの動作周波数をサンプリング周波数の１／２に選び、縦続接続されたｎ段の信号処理部を出力側から偶数段目の信号処理部だけで構成しているので、奇数段目の信号処理部の全部を省いた分だけ、構成部品点数が大幅に削減されてさらに簡単な回路構成のものになり、占有容積がさらに小さくて済み、動作周波数の低減化とともに消費電力を大幅に低減することが可能なデジタル直交信号検出回路が得られるという効果がある。
【図面の簡単な説明】
【図１】本発明による直交周波数分割多重信号復調回路の第１の実施の形態を示すもので、その要部構成を示すブロック図である。
【図２】図１に図示の直交周波数分割多重信号復調回路の各部に得られる信号スペクトル（信号波形）である。
【図３】図１に図示のデジタル直交信号検出部に用いられる無限インパルス応答デジタルフィルタの第１構成例を示す回路図である。
【図４】無限インパルス応答デジタルフィルタの位相の変化状態を説明する説明図である。
【図５】無限インパルス応答デジタルフィルタの群遅延特性を説明する説明図であって、デジタル信号遅延回路の遅延特性とともに表した説明図である。
【図６】無限インパルス応答デジタルフィルタにおいて周波数帯域内に発生する位相勾配数を変化させた際の位相の変化状態を示す特性図である。
【図７】図６に図示された無限インパルス応答デジタルフィルタにおける周波数帯域内の位相差の変化状態を示す特性図である。
【図８】無限インパルス応答デジタルフィルタにおいて、位相勾配数をパラメータとしたときの群遅延の変化状態を示す特性図である。
【図９】無限インパルス応答デジタルフィルタにおいて、発生する位相勾配数と信号処理段の配置段数とを決めたとき、乗算係数発生部に設定される係数値の一例を示す一覧表である。
【図１０】図９に示された位相勾配、係数の数、各係数の係数値との関係をより一般化した状態にして表わした一覧表である。
【図１１】図１に図示のデジタル直交信号検出部に用いられる無限インパルス応答デジタルフィルタの第２構成例を示す回路図である。
【図１２】図１に図示のデジタル直交信号検出回路に用いられる無限インパルス応答デジタルフィルタの第３構成例を示す回路図である。
【図１３】図１に図示の直交周波数多重信号復調回路に用いられる周波数シフタの複素乗算器の具体的内容を示す説明図である。
【図１４】本発明による直交周波数分割多重信号復調回路の第２の実施の形態を示すもので、その要部構成を示すブロック図である。
【図１５】図１４に図示された第２の実施の形態の各部に得られる信号スペクトル（信号波形）である。
【図１６】図１４に図示の直交周波数多重信号復調回路に用いられる周波数シフタの複素乗算器の具体的内容を示す説明図である。
【図１７】本発明による直交周波数分割多重信号復調回路の第３の実施の形態を示すもので、その要部構成を示すブロック図である。
【図１８】既知の地上波デジタル放送受信機に用いられている直交周波数分割多重信号復調回路の構成の一例を示すブロック図である。
【図１９】図１８に図示の直交周波数分割多重信号復調回路の各部に得られる信号スペクトル（信号波形）である。
【符号の説明】
１  アナログ／デジタル変換器（Ａ／Ｄ）
２  デジタル直交信号検出部
３  周波数シフタ
４  間引き部
５  不要信号除去部（ＧＩ除去）
６  直交周波数分割多重検波部（ＯＦＤＭ検波部）
７  無限インパルス応答デジタルフィルタ（ＩＩＲ）
８  デジタル信号遅延回路（ＤＬ）
９  局部発振器
１０  ２７０°移相器
１１  複素乗算器
１２  シリアル−パラレル変換部（Ｓ／Ｐ）
１３  高速フーリエ交換部（ＦＦＴ）
１４  パラレル−シリアル変換部（Ｐ／Ｓ）
１５  デジタル復調器（ＤＥＭ）
１６I 、１６Q   １回路４接点スイッチ
１７I 、１７Q 、１９I 、１９Q   位相反転器
１８I 、１８Q   １回路２接点スイッチ
【図１】
0003777105.tif 000002
【図２】
0003777105.tif 000003
【図３】
0003777105.tif 000004
【図４】
0003777105.tif 000005
【図５】
0003777105.tif 000006
【図６】
0003777105.tif 000007
【図７】
0003777105.tif 000008
【図８】
0003777105.tif 000009
【図９】
0003777105.tif 000010
【図１０】
0003777105.tif 000011
【図１１】
0003777105.tif 000012
【図１２】
0003777105.tif 000013
【図１３】
0003777105.tif 000014
【図１４】
0003777105.tif 000015
【図１５】
0003777105.tif 000016
【図１６】
0003777105.tif 000017
【図１７】
0003777105.tif 000018
【図１８】
0003777105.tif 000019
【図１９】
0003777105.tif 000020