(57)【特許請求の範囲】
【請求項１】
電荷を蓄積する電荷蓄積手段と、
入力端子にトリガ信号が印加されている期間中に前記電荷蓄積手段の一側端を“Ｌ”レベルに保持し、前記トリガ信号が解除されてワンショットパルス出力中は前記電荷蓄積手段の一側端を“Ｈ”レベルに保持する電位制御手段と、
前記トリガ信号が印加されている期間中に前記電荷蓄積手段の他側端が“Ｈ”レベルとなるように前記電荷蓄積手段を充電する充電手段と、
前記トリガ信号が解除されてワンショットパルス出力中に、前記電荷蓄積手段の他側端と基準電位との間を閉回路に接続して前記電荷蓄積手段に充電されている電荷を放電する放電手段とを具備し、
前記電位制御手段の電位制御により、ワンショットパルスの出力を開始するときに前記電荷蓄積手段の一側端の電位を“Ｌ”レベルから“Ｈ”レベルに変化させて前記電荷蓄積手段の放電開始電圧を上昇させ、前記電荷蓄積手段の他側端の電圧変化の勾配を大きくしたことを特徴とする再トリガ機能付き単安定マルチバイブレータ回路。
【請求項２】
前記電荷蓄積手段の他側端の電圧を受けて動作し、前記電荷蓄積手段の他側端の電圧と所定のしきい値電圧との大小関係に基いて出力論理レベルを変化させる波形整形手段を更に具備することを特徴とする請求項１に記載の再トリガ機能付き単安定マルチバイブレータ回路。
【請求項３】
入力端子に印加される信号を反転させて出力する第１のインバータと、
前記第１のインバータから出力される信号が一方の入力端に供給されるとともに、他方の入力端には出力端子の電位が供給されるノア回路と、
前記第１のインバータから出力される信号が制御電極に与えられ、出力電極が第２の抵抗器、第１の抵抗器およびコンデンサからなる直列回路を介して前記ノア回路の出力端と接続されている第３のトランジスタと、
前記第１のインバータから出力される信号が制御電極に与えられ、出力電極が前記第１の抵抗器と第２の抵抗器との接続点に接続されている第２のトランジスタと、
前記第１の抵抗器と第２の抵抗器との接続点に入力端が接続されていて、前記入力端子に印加される信号の電位を反転させて出力端子に導出する第２のインバータとを具備することを特徴とする再トリガ機能付き単安定マルチバイブレータ回路。
【請求項４】
入力端子に印加される信号を反転させて出力する第１のインバータと、
前記第１のインバータから出力される信号が一方の入力端に供給されるとともに、他方の入力端には出力端子に導出される電圧が印加されるノア回路と、
前記第１のインバータから出力される信号が制御電極に与えられ、出力電極が第２の抵抗器、第１の抵抗器およびコンデンサからなる直列回路を介して前記ノア回路と接続されている第３のトランジスタと、
前記第１のインバータから出力される信号が制御電極に与えられ、出力電極が前記第１の抵抗器と第２の抵抗器との接続点に接続されている第２のトランジスタと、
前記第１のインバータから出力される信号が制御電極に与えられ、出力電極が前記第１の抵抗器とコンデンサとの接続点に接続されている第２のトランジスタと、
前記第１の抵抗器と第２の抵抗器との接続点に入力端が接続されていて、前記入力端に印加される信号の電位を反転させて出力端子に導出する第２のインバータとを具備することを特徴とする再トリガ機能付き単安定マルチバイブレータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は再トリガ機能付き単安定マルチバイブレータ回路に係わり、特に、ＣＭＯＳーＬＳＩに用いて好適なものである。
再トリガ機能付き単安定マルチバイブレータは回路の動作電流が少なくかつ、ジッタの少ないことを特徴としている。
【０００２】
【従来の技術】
再トリガ機能付き単安定マルチバイブレータ回路は、例えば、図４に示すように、Ｄ−ＦＦを利用して構成することができる。すなわち、Ｄ−ＦＦの出力端Ｑの電位をトリガ入力で“Ｈ”レベルにセットし、その出力を抵抗器ＲとコンデンサＣによる遅延回路を介してリセット入力端Ｒに戻し、遅延回路とリセット入力端Ｒのスレッシュホールド電圧で決まる設定時間後にパルスが終了するようにするものである。
【０００３】
このように構成した単安定マルチバイブレータ回路においては、図５の動作波形図に示すように、入力端子ＴＩＮにトリガ入力があると、抵抗器ＲとコンデンサＣとによる遅延回路の動作が初期化されて再トリガ動作が行われる。
【０００４】
【発明が解決しようとする課題】
周知の通り、ＣＭＯＳロジック回路では、ロジックゲートへの入力レベルが電源か、ＧＮＤレベルであれば消費電流をきわめて少なくすることができる。しかし、図４に示したような構成の再トリガ機能付き単安定マルチバイブレータ回路では、リセット入力端Ｒにはスレッシュホールドレベル付近の中間レベルの信号が印加され続けるので、その間にＣＭＯＳロジック回路に貫通電流が流れ、消費電流が多くなってしまう問題があった。しかも、パルス出力が完了して安定状態に戻る時にもゆっくりと戻っているので、その間にもＣＭＯＳロジック回路に電流が流れる問題があった。
【０００５】
また、従来の単安定マルチバイブレータの場合には、パルス幅の時間バラ付き（ジッタ）が多い問題があった。これは、遅延回路により出力がセットされてから、リセット入力の電圧はゆっくりと立ち上がって行って（場合により、立ち下がり）入力を受け付けるスレッシュホールド電圧に到達するわけであるが、この電圧の変化勾配が緩やかなので、パルスの終了を決定するタイミングにばらつきが生じるからである。
【０００６】
本発明は前述の問題点にかんがみ、消費電流を少なくできるとともに、ジッタを少なくできる再トリガ機能付き単安定マルチバイブレータ回路を提供できるようにすることを目的とする。
【０００７】
【課題を解決するための手段】
本発明の再トリガ機能付き単安定マルチバイブレータ回路は、電荷を蓄積する電荷蓄積手段と、入力端子にトリガ信号が印加されている期間中に前記電荷蓄積手段の一側端を“Ｌ”レベルに保持し、前記トリガ信号が解除されてワンショットパルス出力中は前記電荷蓄積手段の一側端を“Ｈ”レベルに保持する電位制御手段と、前記トリガ信号が印加されている期間中に前記電荷蓄積手段の他側端が“Ｈ”レベルとなるように前記電荷蓄積手段を充電する充電手段と、前記トリガ信号が解除されてワンショットパルス出力中に、前記電荷蓄積手段の他側端と基準電位との間を閉回路に接続して前記電荷蓄積手段に充電されている電荷を放電する放電手段とを具備し、前記電位制御手段の電位制御により、ワンショットパルスの出力を開始するときに前記電荷蓄積手段の一側端の電位を“Ｌ”レベルから“Ｈ”レベルに変化させて前記電荷蓄積手段の放電開始電圧を上昇させ、前記電荷蓄積手段の他側端の電圧変化の勾配を大きくしたことを特徴としている。
【０００８】
また、本発明の他の特徴とするところは、前記電荷蓄積手段の他側端の電圧を受けて動作し、前記電荷蓄積手段の他側端の電圧と所定のしきい値電圧との大小関係に基いて出力論理レベルを変化させる波形整形手段を更に具備することを特徴としている。
【０００９】
また、本発明のその他の特徴とするところは、入力端子に印加される信号を反転させて出力する第１のインバータと、前記第１のインバータから出力される信号が一方の入力端に供給されるとともに、他方の入力端には出力端子の電位が供給されるノア回路と、前記第１のインバータから出力される信号が制御電極に与えられ、出力電極が第２の抵抗器、第１の抵抗器およびコンデンサからなる直列回路を介して前記ノア回路の出力端と接続されている第３のトランジスタと、前記第１のインバータから出力される信号が制御電極に与えられ、出力電極が前記第１の抵抗器と第２の抵抗器との接続点に接続されている第２のトランジスタと、前記第１の抵抗器と第２の抵抗器との接続点に入力端が接続されていて、前記入力端子に印加される信号の電位を反転させて出力端子に導出する第２のインバータとを具備することを特徴としている。
【００１０】
また、本発明のその他の特徴とするところは、入力端子に印加される信号を反転させて出力する第１のインバータと、前記第１のインバータから出力される信号が一方の入力端に供給されるとともに、他方の入力端には出力端子に導出される電圧が印加されるノア回路と、前記第１のインバータから出力される信号が制御電極に与えられ、出力電極が第２の抵抗器、第１の抵抗器およびコンデンサからなる直列回路を介して前記ノア回路と接続されている第３のトランジスタと、前記第１のインバータから出力される信号が制御電極に与えられ、出力電極が前記第１の抵抗器と第２の抵抗器との接続点に接続されている第２のトランジスタと、前記第１のインバータから出力される信号が制御電極に与えられ、出力電極が前記第１の抵抗器とコンデンサとの接続点に接続されている第２のトランジスタと、前記第１の抵抗器と第２の抵抗器との接続点に入力端が接続されていて、前記入力端に印加される信号の電位を反転させて出力端子に導出する第２のインバータとを具備することを特徴としている。
【００１１】
【作用】
本発明は前記技術手段を有するので、ワンショットパルスの出力を開始するときに、電位制御手段が電荷蓄積手段の一側端の電位を“Ｌ”レベルから“Ｈ”レベルに変化させて、前記電荷蓄積手段の放電開始電圧を上昇させるので、前記電荷蓄積手段の電圧変化勾配が大きくなり、パルスの終了タイミングを決定しやすくすることができるようになる。
【００１２】
【発明の実施の形態】
以下、本発明の再トリガ機能付き単安定マルチバイブレータ回路の一実施の形態を図面を参照して説明する。
【００１３】
図１は、本実施の形態の再トリガ機能付き単安定マルチバイブレータ回路の機能構成を示すブロック図である。図１に示したように、本実施の形態の再トリガ機能付き単安定マルチバイブレータ回路は、電荷蓄積手段１、充電手段２、放電手段３、電位制御手段４、波形整形手段５とから成り、入力端子ＴＩＮに印加されるトリガ信号に応じて出力端子ＯＵＴの電位を反転させるものである。
【００１４】
すなわち、入力端子ＴＩＮにトリガ信号が印加されていないときには、電位制御手段４により電荷蓄積手段１の一側端１ａが“Ｌ”レベルの電位に保持される。また、このときに、電荷蓄積手段１は充電手段２によって他側端１ｂから充電され、他側端１ｂの電位が所定の電位だけ一側端１ａ側より所定の電位だけ上昇している。
【００１５】
そして、入力端子ＴＩＮにトリガ信号が印加されると、電位制御手段４の制御により電荷蓄積手段１の一側端１ａの電位が“Ｈ”レベルに反転されるとともに、充電手段２の動作が停止する。また、これと同時に放電手段３の動作が開始され、一側端１ａに蓄積された電荷が基準電位、この場合は接地ＧＮＤに放電される。
【００１６】
これにより、前記電荷蓄積手段１に蓄積された電荷の放電開始電圧が高くなり、放電による電荷蓄積手段１の電位変化の勾配が大きくなる。このため、電荷蓄積手段１の端子電圧は、波形整形手段５が波形整形動作を開始するためのスレッシュホールド電圧に急激に近づいて離れるので、波形整形手段５が動作して出力を反転させるタイミングのばらつきが可及的に小さくなり、ジッタの少ない良好な動作を行うことが可能となる。そして、波形整形手段５は出力を反転させると、前記電位制御手段４は電荷蓄積手段１の一側端１ａを“Ｌ”レベルに反転させる。
【００１７】
また、波形整形手段５のスレッシュホールド電圧に近い電位の期間が短いので、前記波形整形手段５がＣＭＯＳインバータで構成されている場合、ＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの両方がオン動作して貫通電流が流れる期間を少なくできるので、消費電流を低減化することができる。
【００１８】
図２は、本発明の再トリガ機能付き単安定マルチバイブレータ回路の具体的な構成を示す回路図である。
図２において、ＴＩＮはトリガ入力端子であり、入力端子ＴＩＮに印加される信号の“Ｌ”レベルでトリガ／再トリガがかかるように構成されている。また、ＯＵＴは出力端子である。
【００１９】
また、ＩＮＶ１は入力インバータ回路、ＮＯＲはノア回路であり、トリガ信号が入力端子ＴＩＮに印加されている期間中にコンデンサＣの一側端Ｃ1 を“Ｌ”レベルに保持する。また、トリガ信号が入力端子ＴＩＮに印加されてワンショットパルスを出力している期間中は上記コンデンサＣの一側端Ｃ1 を“Ｈ”レベルに保持する電位制御手段を構成するものである。
【００２０】
Ｑ１は第１のトランジスタ、Ｑ２は第２のトランジスタであり、トリガ信号が印加されている期間中にコンデンサＣの他側端Ｃ2 を“Ｈ”レベル（電源電圧Ｖｄｄ−しきい値電圧ＶTH）に充電する充電手段として動作するものである。
【００２１】
Ｒ１は第１の抵抗器、Ｒ２は第２の抵抗器、Ｑ３は第３のトランジスタであり、これらの直列回路はコンデンサＣの他側端Ｃ2 と接地ＧＮＤ間を接続し、コンデンサＣに充電された電荷を放電する放電手段を構成している。
【００２２】
ＩＮＶ２は出力インバータであり、例えば、ＣＭＯＳトランジスタによって構成されている。この出力インバータＩＮＶ２はコンデンサＣの他側端Ｃ2 の電圧を受けて反転させて出力端子ＯＵＴに導出するとともに、ノア回路ＮＯＲの他側端に導出するものである。なお、本実施の形態では第１の抵抗器Ｒ１の値を小さくして、コンデンサＣの他側端Ｃ2 の電圧を大幅に降下させることなく出力できるようにしている。
【００２３】
ノア回路ＮＯＲは、出力インバータＩＮＶ２の出力端の電位が“Ｈ”レベルになると、コンデンサＣの一側端Ｃ1 の電位を“Ｌ”レベルに保持する電位制御手段として設けられている。
【００２４】
第１の抵抗器Ｒ１および第２のトランジスタＱ２は、トリガ電圧が入力端子ＴＩＮに印加された時に前記出力インバータＩＮＶ２の入力を“Ｈ”レベルに維持する手段を構成している。
【００２５】
前述のように構成された本実施の形態の再トリガ機能付き単安定マルチバイブレータ回路の各部の動作波形を図３に示す。
図３に示したように、第１のトランジスタＱ１にトリガ信号が入力されるとコンデンサＣの他側端Ｃ2 が“Ｈ”レベルに引き上げられる。
【００２６】
また、パルス信号を出力しているときに再トリガがかけられた場合は、ノア回路ＮＯＲの出力が“Ｌ”レベルになる場合があるので、第１のトランジスタＱ１とノア回路ＮＯＲの駆動能力がぶつかりあってしまう。
【００２７】
このぶつかりあいは、コンデンサＣの充電が急速に進むと解除されるので大きな問題ではないが、その間でも出力インバータＩＮＶ２の入力を必ず“Ｈ”レベルに保つ必要がある。このため、第１のトランジスタＱ１を充分に強力にすれば不要だが、本実施の形態のように第２のトランジスタＱ２および第２の抵抗器Ｒ２を設けた方が合計面積を小さくすることができる。
【００２８】
本実施の形態の再トリガ機能付き単安定マルチバイブレータ回路は、前述のように動作するので、パルス出力中の電位は出力インバータＩＮＶ２のスレッシュホールドよりも十分に高い電位に保持される。この結果、出力インバータＩＮＶ２を構成するＣＭＯＳインバータのＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの両方が同時にオン動作して貫通電流が流れるのを防止することができ、消費電流を低減することができる。
【００２９】
さらに、パルス終了後は、出力インバータＩＮＶ２と、ノア回路ＮＯＲと、コンデンサＣとによる正帰還ループの効果により、出力インバータＩＮＶ２に貫通電流が流れない範囲の電位に直ちに変化するので、パルス終了後においても消費電流を低減することができる。
【００３０】
また、本実施の形態によれば、出力インバータのスレッシュホールド電圧に近づく電圧の時間当たりの変化を大きくできるので、ノイズによるパルス終了時間のズレ（ジッタ）を少なくすることができる。
【００３１】
なお、具体的な回路例として、図２はＭＯＳトランジスタを用いた例を示しが、トランジスタはバイポーラトランジスタを用いてもよい。また、図２に示した回路において、論理和の否定回路ＮＯＲの代わりに、否定の論理積（ＡＮＤ）回路を用いる等、等価の回路に置き換えることができるのは勿論である。
【００３２】
【発明の効果】
本発明は前述したように、本発明によれば、ワンショットパルスの出力を開始するときに、電荷蓄積手段の一側端の電位を電位制御手段により“Ｌ”レベルから“Ｈ”レベルに変化させて、前記電荷蓄積手段の放電開始電圧を上昇させるようにしたので、前記電荷蓄積手段の放電字の電圧変化勾配を大きくすることができ、パルスの終了タイミングを高精度に決定することができる。
【００３３】
これにより、パルス幅の時間ばらつき、すなわちジッタを大幅に低減することができる。また、放電電圧の変化勾配を大きくできるので、出力回路としてＣＭＯＳインバータを使用したときに、ＣＭＯＳインバータを構成するＰＭＯＳトランジスタおよびＮＭＯＳトランジスタの両方が同時にオン動作して貫通電流が流れるのを防止することができ、消費電流を低減することができる。
【図面の簡単な説明】
【図１】本発明の再トリガ機能付き単安定マルチバイブレータ回路の機能毎の構成を示すブロック図である。
【図２】本発明の一実施の形態を示し、再トリガ機能付き単安定マルチバイブレータ回路の一例を説明する回路図である。
【図３】図２の回路の各部の動作を説明するための波形図である。
【図４】従来技術を示す回路図である。
【図５】図４の回路の各部の動作を説明するための波形図である。
【符号の説明】
１  電荷蓄積手段
１ａ  一側端
１ｂ  他側端
２  充電手段
３  放電手段
４  電位制御手段
５  波形整形手段
【図１】
0003732937.tif 000002
【図２】
0003732937.tif 000003
【図３】
0003732937.tif 000004
【図４】
0003732937.tif 000005
【図５】
0003732937.tif 000006