(57)【特許請求の範囲】
【請求項１】
電源電位が印加される高電位側端子と、
電源電位よりも電位レベルが低い所定の直流電圧を発生させる基準電圧源と、
温度が高くなるにしたがって端子電圧が低くなる特性をもつ複数のトランジスタが直列接続されたトランジスタ群と、
プラス入力端子に前記基準電圧源により所定の直流電圧が印加されるとともに、マイナス入力端子に前記高電位側端子側に接続される前記トランジスタ群の一端が接続され、前記マイナス入力端子に入力される電圧と前記プラス入力端子に入力される電圧とを比較し、前記マイナス入力端子に入力される電圧が前記プラス入力端子に入力される電圧以下になった場合、ハイレベルの出力端子電圧を出力し、当該加熱保護回路を内蔵する保護対象回路の動作を停止させる比較器と、
前記高電位側端子と前記比較器のマイナス入力端子との間に接続され、電源の起動直後に前記高電位側端子と前記比較器のマイナス入力端子とを短絡状態とし、前記マイナス入力端子の電圧が前記基準電圧源の電圧よりも大きくなった場合に前記高電位側端子と前記比較器のマイナス入力端子とを開放させるスイッチ手段と、
前記比較器の出力端子電圧をもとに、前記トランジスタ群が、温度上昇時に第１の温度に達した場合に前記基準電圧源の所定の直流電圧と同じ電圧となるように前記トランジスタ群の他端を接地させ、温度下降時に、前記第１の温度よりも低い第２の温度に達した場合に前記基準電圧源の所定の直流電圧と同じ電圧となるように接地側の１以上のトランジスタをバイパスさせて前記トランジスタ群を接地させる切替手段と、
を具備することを特徴とする過熱保護回路。
【請求項２】
前記スイッチ手段はＭＯＳトランジスタで構成されており、電源の起動直後に前記ＭＯＳトランジスタをオンさせるとともに、前記マイナス入力端子の電圧が前記基準電圧源の電圧よりも大きくなった場合に前記ＭＯＳトランジスタをオフさせるための制御信号を、外部より前記ＭＯＳトランジスタのゲートに入力させる入力端子をさらに備えていることを特徴とする請求項１に記載の過熱保護回路。
【請求項３】
前記スイッチ手段は、電源の起動直後に端子電圧がゼロボルトであり、その後時間の経過とともに端子電圧が大きくなるコンデンサで構成されていることを特徴とする請求項１に記載の過熱保護回路。
【請求項４】
電源電位よりも電位レベルが低い所定の直流電圧を発生させる基準電圧源と、
温度が高くなるにしたがって端子電圧が低くなる特性をもつ複数のトランジスタが直列接続されたトランジスタ群と、
プラス入力端子に前記基準電圧源により所定の直流電圧が印加されるとともに、マイナス入力端子に前記高電位側端子側に接続される前記トランジスタ群の一端が接続され、前記マイナス入力端子に入力される電圧と前記プラス入力端子に入力される電圧とを比較し、前記マイナス入力端子に入力される電圧が前記プラス入力端子に入力される電圧以下になった場合、ハイレベルの出力端子電圧を出力し、当該加熱保護回路を内蔵する保護対象回路の動作を停止させる比較器と、
前記基準電圧源の正極と前記比較器のプラス入力端子との間に接続され、電源の起動直後に前記プラス入力端子の電圧を前記マイナス入力端子の電圧よりも低くし、前記マイナス入力端子の電圧が前記基準電圧源の電圧よりも大きくなった場合に、前記プラス入力端子に前記基準電圧源による所定の電圧を印加させる遅延器と、
前記比較器の出力端子電圧をもとに、前記トランジスタ群が、温度上昇時に第１の温度に達した場合に前記基準電圧源の所定の直流電圧と同じ電圧となるように前記トランジスタ群の他端を接地させ、温度下降時に、前記第１の温度よりも低い第２の温度に達した場合に前記基準電圧源の所定の直流電圧と同じ電圧となるように接地側の１以上のトランジスタをバイパスさせて前記トランジスタ群を接地させる切替手段と、
を具備することを特徴とする過熱保護回路。
【請求項５】
前記遅延器はＭＯＳトランジスタで構成されており、電源の起動直後に前記ＭＯＳトランジスタをオフさせるとともに、前記マイナス入力端子の電圧が前記基準電圧源の電圧よりも大きくなった場合に前記ＭＯＳトランジスタをオンさせるための制御信号を、外部より前記ＭＯＳトランジスタのゲートに入力させる入力端子をさらに備えていることを特徴とする請求項４に記載の過熱保護回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、過熱保護回路に関し、特に電源用ＩＣに内蔵された過熱保護回路に関する。
【０００２】
一般に、電源用ＩＣに内蔵された過熱保護回路は、図８に示すように、その出力端子電圧と温度との関係において、ヒステリシス特性を有する。すなわち、過熱保護回路の出力端子電圧は、第１の温度Ｔ２℃に達するまでは相対的に低い電位レベルであり、第１の温度Ｔ２℃よりも高温になると相対的に高い電位レベルに切り替わる。
【０００３】
また、過熱保護回路の出力端子電圧は、前記第１の温度Ｔ２℃よりも低い第２の温度Ｔ１℃に下がるまでは相対的に高い電位レベルのままであり、第２の温度Ｔ１℃よりも低温になると相対的に低い電位レベルに切り替わる。この場合、ＩＣは、過熱保護回路の出力端子電圧が相対的に低い電位レベルのときに稼動し、相対的に高い電位レベルのときに全動作を停止する。それによって、ＩＣが過熱しないように保護している。
【０００４】
【従来の技術】
図９は、従来における過熱保護回路の構成を示す回路図である。この過熱保護回路は、電源の高電位側の電位が印加される高電位側端子１、グランド端子２、出力端子３、電流源４、三つのＮＰＮバイポーラトランジスタ５，６，７、二つのＮＭＯＳトランジスタ８，１０、抵抗９、インバータ１１、直流の基準電圧源１２および比較器１３により構成されている。
【０００５】
電流源４の一端は高電位側端子１に接続されている。電流源４の他端は、第１のバイポーラトランジスタ５のベースおよびコレクタと、比較器１３のマイナス入力端子にそれぞれ接続されている。第１のバイポーラトランジスタ５のエミッタは、第２のバイポーラトランジスタ６のベースおよびコレクタに接続されている。第２のバイポーラトランジスタ６のエミッタは、第３のバイポーラトランジスタ７のベースおよびコレクタと、抵抗９の一端にそれぞれ接続されている。第３のバイポーラトランジスタ７のエミッタは第１のＮＭＯＳトランジスタ８のドレインに接続されている。
【０００６】
抵抗９の他端は第２のＮＭＯＳトランジスタ１０のドレインに接続されている。比較器１３のプラス入力端子は、基準電圧源１２の正極に接続されている。基準電圧源１２の負極はグランド端子２に接続されている。比較器１３の出力端子は、過熱保護回路の出力端子３、インバータ１１の入力端子および第２のＮＭＯＳトランジスタ１０のゲートにそれぞれ接続されている。インバータ１１の出力端子は第１のＮＭＯＳトランジスタ８のゲートに接続されている。第１のＮＭＯＳトランジスタ８のソースおよび第２のＮＭＯＳトランジスタ１０のソースは、いずれもグランド端子２に接続されている。
【０００７】
つぎに、図９に示す過熱保護回路の動作について説明する。温度が低い場合、電流源４により流れる一定電流は、比較器１３のマイナス入力端子へは流れずに、全てバイポーラトランジスタ５，６，７およびＮＭＯＳトランジスタ８を介してグランド端子２に流れる。また、比較器１３のマイナス入力端子の電位は、三つのバイポーラトランジスタ５，６，７の分だけグランド電位よりも高く、かつ基準電圧源１２の一定電位よりも高い。すなわち、比較器１３のマイナス入力端子の電位はプラス入力端子の電位よりも高い。そのため、比較器１３の出力電位はグランド電位となる。
【０００８】
したがって、ＮＭＯＳトランジスタ１０のゲート電位はグランド電位となるので、ＮＭＯＳトランジスタ１０はオフ状態となる。一方、ＮＭＯＳトランジスタ８のゲート電位は、比較器１３の出力電位（グランド電位）がインバータ１１により反転されることによって電源電位となるため、ＮＭＯＳトランジスタ８はオン状態となる。それによって、温度の低い領域では、図８に示すように、過熱保護回路の出力端子３の電位はグランド電位、すなわち０ボルトに保持される。
【０００９】
その状態から徐々に温度が上昇すると、各バイポーラトランジスタ５，６，７のベース−エミッタ間電圧が徐々に小さくなるため、比較器１３のマイナス入力端子の電位は徐々に低くなる。そして、比較器１３のマイナス入力端子の電位が、比較器１３のプラス入力端子の電位である基準電圧源１２の一定電位よりも低くなると、比較器１３の出力端子の電位は電源の電位に等しくなる。この時の閾値となる温度が、図８に示す温度Ｔ２℃である。
【００１０】
比較器１３の出力電位が電源の電位になると、ＮＭＯＳトランジスタ１０はオン状態となり、一方、ＮＭＯＳトランジスタ８はオフ状態となる。それによって、比較器１３のマイナス入力端子の電位は、二つのバイポーラトランジスタ５，６の各ベース−エミッタ間の電圧降下分の和に等しくなる。温度がＴ２℃よりもさらに高くなると、二つのバイポーラトランジスタ５，６の各ベース−エミッタ間電圧がさらに小さくなるので、比較器１３のマイナス入力端子の電位はさらに低くなり、比較器１３の出力端子の電位は電源の電位に保持される。
【００１１】
この状態から温度が下がっていくと、バイポーラトランジスタ５，６のベース−エミッタ間の電圧降下は徐々に大きくなっていく。すなわち、比較器１３のマイナス入力端子の電位は徐々に高くなる。そして、比較器１３のマイナス入力端子の電位が、基準電圧源１２の一定電位すなわち比較器１３のプラス入力端子の電位よりも高くなると、比較器１３の出力端子の電位は、今までの電源の電位からグランド電位に切り替わる。この切り替わる時の温度が、図８に示す温度Ｔ１℃である。
【００１２】
比較器１３の出力電位がグランド電位になると、ＮＭＯＳトランジスタ１０はオフ状態となり、一方、ＮＭＯＳトランジスタ８はオン状態となる。それによって、比較器１３のマイナス入力端子の電位は、三つのバイポーラトランジスタ５，６，７の各ベース−エミッタ間の電圧降下分の和に等しくなる。温度がＴ１℃よりもさらに低くなると、三つのバイポーラトランジスタ５，６，７の各ベース−エミッタ間電圧はさらに大きくなるので、比較器１３のマイナス入力端子の電位はさらに高くなり、比較器１３の出力端子の電位はグランド電位に保持される。
【００１３】
【発明が解決しようとする課題】
上述した過熱保護回路の電源起動時の電圧変化の様子を図１０に示す。電源の電圧がグランド電位から高い電圧に立ち上がる起動時には、比較器１３のマイナス入力端子の電位はグランド電位から立ち上がる。それに対して、基準電圧源１２が電源起動時前に既に動作完了しているため、電源起動直後に比較器１３のプラス入力端子の電位は所定電圧に保持される。
【００１４】
したがって、比較器１３のマイナス入力端子の電位はプラス入力端子の電位よりも低くなってしまい、比較器１３の出力端子の電圧は電源の電圧まで立ち上がってしまう。そのため、温度がＴ２℃よりも低い場合でも、電源の起動時にＮＭＯＳトランジスタ８がオフ状態となり、ＮＭＯＳトランジスタ１０がオン状態となってしまい、誤動作するという問題点があった。
【００１５】
本発明は、上記に鑑みてなされたものであって、電源の起動時に正常に動作する過熱保護回路を提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するため、本発明は、過熱保護回路において、電源電位が印加される高電位側端子と比較器のマイナス入力端子との間にスイッチ手段を接続する。そして、そのスイッチ手段により、電源の起動直後に高電位側端子と比較器のマイナス入力端子とが短絡状態となるようにする。その後、比較器のマイナス入力端子の電圧が、比較器のプラス入力端子に電圧を印加するための基準電圧源の電圧よりも大きくなった場合に、高電位側端子と比較器のマイナス入力端子とが開放される構成とする。この発明において、スイッチ手段を、電源の起動直後にオン状態となり、その後オフ状態に切り替わるＭＯＳトランジスタで構成してもよいし、また、電源の起動直後に端子電圧がゼロボルトであり、その後端子電圧が大きくなるコンデンサで構成してもよい。
【００１７】
この発明によれば、スイッチ手段により、電源の起動直後に高電位側端子と比較器のマイナス入力端子とが短絡状態となるため、起動直後に比較器のマイナス入力端子の電位はプラス入力端子の電位よりも高くなる。したがって、第１の温度に上がるまで比較器の出力端子の電圧は相対的に低い電位レベルとなるので、過熱保護回路が誤動作するのを防ぐことができる。
【００１８】
つぎの発明は、過熱保護回路において、電源電位よりも低い所定の直流電圧を発生させる基準電圧源の正極と比較器のプラス入力端子との間に遅延器を接続する。そして、電源の起動直後は、比較器のプラス入力端子の電圧が比較器のマイナス入力端子の電圧よりも低くなるようにする。その後、比較器のマイナス入力端子の電圧が基準電圧源の電圧よりも大きくなった場合に、比較器のプラス入力端子に基準電圧源の電圧が印加される構成とする。この発明において、遅延器を、電源の起動直後にオフ状態となり、その後オン状態に切り替わるＭＯＳトランジスタで構成してもよい。
【００１９】
この発明によれば、遅延器により、電源の起動直後は、比較器のマイナス入力端子の電圧は比較器のプラス入力端子の電圧よりも高くなるため、第１の温度に上がるまで比較器の出力端子の電圧は相対的に低い電位レベルとなるので、過熱保護回路が誤動作するのを防ぐことができる。
【００２０】
【発明の実施の形態】
以下に、本発明にかかる過熱保護回路の実施の形態について図面を参照しつつ詳細に説明する。
【００２１】
実施の形態１．
図１は、本発明にかかる過熱保護回路の実施の形態１の構成を示す回路図である。図２は、実施の形態１の過熱保護回路の電源起動時の電圧変化を示す特性図である。この実施の形態１の過熱保護回路は、図９に示す従来の過熱保護回路の構成に、スイッチ手段となる開閉スイッチ１００を追加した構成となっている。したがって、実施の形態１では、重複する説明を避けるため、図９に示す構成と同一の構成については同一の符号を付して説明を省略する（実施の形態２〜５についても同じ）。
【００２２】
スイッチ１００は、その一端を高電位側端子１に接続し、かつ他端を比較器１３のマイナス入力端子に接続しており、高電位側端子１と比較器１３のマイナス入力端子との接続を開閉する。スイッチ１００は、電源の起動直後に閉じて高電位側端子１と比較器１３のマイナス入力端子とを短絡させる。
【００２３】
それによって、図２に示すように、比較器１３のマイナス入力端子の電圧が電源電圧に維持されるため、比較器１３のマイナス入力端子の電圧は即座に基準電圧源１２の電圧、すなわち比較器１３のプラス入力端子の電圧よりも大きくなる。その後、スイッチ１００は開放状態となる。したがって、電源の起動直後に、比較器１３の出力電圧、すなわち過熱保護回路の出力端子３の電圧が電源電圧まで立ち上がらない。
【００２４】
上記実施の形態１によれば、スイッチ１００の開閉制御により、電源の起動直後に、比較器１３のマイナス入力端子の電圧が基準電圧源１２の電圧よりも大きくなるため、過熱保護回路の出力端子３の電圧はほぼグランド電圧に保持される。したがって、過熱保護回路の誤動作を防止することができる。
【００２５】
実施の形態２．
図３は、本発明にかかる過熱保護回路の実施の形態２の構成を示す回路図である。実施の形態２は、実施の形態１のスイッチ１００をＰＭＯＳトランジスタ１５で構成したものである。ＰＭＯＳトランジスタ１５は、そのソースを高電位側端子１に接続し、かつドレインを比較器１３のマイナス入力端子に接続している。また、ＰＭＯＳトランジスタ１５のゲートは、外部からゲート制御信号を入力させるための入力端子１６に接続されている。
【００２６】
電源の起動直後は、ゲート制御信号の電位をグランド電位とする。それによって、ＰＭＯＳトランジスタ１５がオンし、比較器１３のマイナス入力端子の電圧は電源電圧に維持されるため、比較器１３のマイナス入力端子の電圧は即座に基準電圧源１２の電圧、すなわち比較器１３のプラス入力端子の電圧よりも大きくなる。その後、ゲート制御信号の電位を電源電位とする。したがって、電源の起動直後に、比較器１３の出力電圧、すなわち過熱保護回路の出力端子３の電圧が電源電圧まで立ち上がらない。
【００２７】
上記実施の形態２によれば、ＰＭＯＳトランジスタ１５のオン・オフ制御により、電源の起動直後に、比較器１３のマイナス入力端子の電圧が基準電圧源１２の電圧よりも大きくなるため、過熱保護回路の出力端子３の電圧はほぼグランド電圧に保持される。したがって、過熱保護回路の誤動作を防止することができる。また、ＰＭＯＳトランジスタ１５を用いてスイッチを構成したことによって、スイッチの回路規模を小さくすることができる。なお、ＰＭＯＳトランジスタ１５の代わりにＮＭＯＳトランジスタを用いても同様の効果が得られる。
【００２８】
実施の形態３．
図４は、本発明にかかる過熱保護回路の実施の形態３の構成を示す回路図である。実施の形態３は、実施の形態１のスイッチ１００をコンデンサ１４で構成したものである。コンデンサ１４の一方の端子は高電位側端子１に接続され、かつ他方の端子は比較器１３のマイナス入力端子に接続されている。
【００２９】
コンデンサ１４について、その容量をＣとし、比較器１３のマイナス入力端子に接続された側の端子から比較器１３とバイポーラトランジスタ５と電流源４の総合の等価抵抗をＲとし、さらに電源の起動時（ｔ＝０）に電源の電圧が電圧Ｅに変化したとすると、コンデンサ１４の端子電圧Ｖは次式のように表される。
【００３０】
【数１】
0003823622.tif 000002
【００３１】
したがって、電源の起動時（ｔ＝０）には、コンデンサ１４の端子間電圧は０ボルトとなり、比較器１３のマイナス入力端子の電圧は電源電圧Ｅに等しくなる。上式からも明らかなように、電源の起動時に、比較器１３のマイナス入力端子の電圧を電源の電圧に追従させるため、コンデンサ１４の容量Ｃは大きくする。起動後のコンデンサ１４の端子間電圧は、時間の経過とともに指数関数的に大きくなる。そして、定常状態になると、電源電圧が直流電圧となるため、高電位側端子１と比較器１３のマイナス入力端子とは開放状態となるので、過熱保護回路の動作に影響はない。
【００３２】
上記実施の形態３によれば、電源の起動直後にコンデンサ１４の端子間電圧が０ボルトとなるため、比較器１３のマイナス入力端子の電圧は電源電圧に維持される。それによって、比較器１３のマイナス入力端子の電圧は即座に基準電圧源１２の電圧、すなわち比較器１３のプラス入力端子の電圧よりも大きくなる。したがって、電源の起動直後に、過熱保護回路の出力端子３の電圧はほぼグランド電圧に保持されるので、過熱保護回路の誤動作を防止することができる。
【００３３】
また、コンデンサ１４を用いてスイッチを構成したことによって、ＰＭＯＳトランジスタを用いる場合（実施の形態２）に比べてサイズがやや大きくなるが、外部からゲート制御信号を入力させる必要がなくなるという利点がある。
【００３４】
実施の形態４．
図５は、本発明にかかる過熱保護回路の実施の形態４の構成を示す回路図である。図６は、実施の形態４の過熱保護回路の電源起動時の電圧変化を示す特性図である。この実施の形態４が実施の形態１と異なるのは、スイッチ１００の代わりに、基準電圧源１２の正極と比較器１３のプラス入力端子との間に遅延器２００を接続した点である。
【００３５】
遅延器２００は、図６に示すように、電源の起動直後に、比較器１３のプラス入力端子の電圧をグランド電位の保持する。そして、比較器１３のマイナス入力端子の電圧が基準電圧源１２の電圧よりも大きくなった後に、比較器１３のプラス入力端子に基準電圧源１２の電圧を印加させる。
【００３６】
したがって、実施の形態４によれば、電源の起動直後に、比較器１３の出力電圧、すなわち過熱保護回路の出力端子３の電圧はほぼグランド電圧となるため、過熱保護回路の誤動作を防止することができる。
【００３７】
実施の形態５．
図７は、本発明にかかる過熱保護回路の実施の形態５の構成を示す回路図である。実施の形態５は、実施の形態４の遅延器２００をＰＭＯＳトランジスタ１７で構成したものである。さらに、実施の形態５では、比較器１３のプラス入力端子とグランド端子２との間に抵抗１９が接続されている。ＰＭＯＳトランジスタ１７は、そのソースを基準電圧源１２の正極に接続し、かつドレインを比較器１３のプラス入力端子に接続している。また、ＰＭＯＳトランジスタ１７のゲートは、外部からゲート制御信号を入力させるための入力端子１８に接続されている。
【００３８】
電源の起動直後は、ゲート制御信号の電位を電源電位とする。それによって、ＰＭＯＳトランジスタ１７はオフ状態となり、比較器１３のプラス入力端子の電圧はグランド電位に維持されるので、比較器１３のマイナス入力端子の電圧は比較器１３のプラス入力端子の電圧よりも大きくなる。その後、ゲート制御信号の電位をグランド電位とし、ＰＭＯＳトランジスタ１７をオンさせて比較器１３のプラス入力端子に基準電圧源１２の電圧を印加させる。
【００３９】
したがって、実施の形態４によれば、電源の起動直後に、比較器１３の出力電圧、すなわち過熱保護回路の出力端子３の電圧はほぼグランド電圧となるため、過熱保護回路の誤動作を防止することができる。また、ＰＭＯＳトランジスタ１７を用いて遅延器を構成したことによって、遅延器の回路規模を小さくすることができる。なお、ＰＭＯＳトランジスタ１７の代わりにＮＭＯＳトランジスタを用いても同様の効果が得られる。
【００４０】
以上において本発明は、上述した各実施の形態の説明および添付図面の構成に限らず、種々変更可能である。
【００４１】
【発明の効果】
以上、説明したとおり、本発明にかかる過熱保護回路によれば、電源の高電位側端子と比較器のマイナス入力端子との間にスイッチ手段が設けられていることにより、電源の起動直後に高電位側端子と比較器のマイナス入力端子とが短絡状態となるため、起動直後に比較器のマイナス入力端子の電位はプラス入力端子の電位よりも高くなる。したがって、第１の温度に上がるまで比較器の出力端子の電圧は相対的に低い電位レベルとなるので、過熱保護回路が誤動作するのを防ぐことができる。
【００４２】
また、本発明にかかる過熱保護回路によれば、比較器のプラス入力端子と基準電圧源との間に遅延器が設けられていることにより、電源の起動直後は、比較器のマイナス入力端子の電圧は比較器のプラス入力端子の電圧よりも高くなるため、第１の温度に上がるまで比較器の出力端子の電圧は相対的に低い電位レベルとなるので、過熱保護回路が誤動作するのを防ぐことができる。
【図面の簡単な説明】
【図１】本発明にかかる過熱保護回路の実施の形態１の構成を示す回路図である。
【図２】実施の形態１にかかる過熱保護回路の電源起動時の電圧変化を示す特性図である。
【図３】本発明にかかる過熱保護回路の実施の形態２の構成を示す回路図である。
【図４】本発明にかかる過熱保護回路の実施の形態３の構成を示す回路図である。
【図５】本発明にかかる過熱保護回路の実施の形態４の構成を示す回路図である。
【図６】実施の形態４にかかる過熱保護回路の電源起動時の電圧変化を示す特性図である。
【図７】本発明にかかる過熱保護回路の実施の形態５の構成を示す回路図である。
【図８】過熱保護回路の出力端子電圧と温度との関係を示す特性図である。
【図９】従来における過熱保護回路の構成を示す回路図である。
【図１０】従来における過熱保護回路の電源起動時の電圧変化を示す特性図である。
【符号の説明】
１  電源の高電位側端子
１２  基準電圧源
１３  比較器
１４  コンデンサ
１５，１７  ＭＯＳトランジスタ
１６，１８  入力端子
１９  抵抗
１００  スイッチ
２００  遅延器
【図１】
0003823622.tif 000003
【図２】
0003823622.tif 000004
【図３】
0003823622.tif 000005
【図４】
0003823622.tif 000006
【図５】
0003823622.tif 000007
【図６】
0003823622.tif 000008
【図７】
0003823622.tif 000009
【図８】
0003823622.tif 000010
【図９】
0003823622.tif 000011
【図１０】
0003823622.tif 000012