(57)【特許請求の範囲】
【請求項１】
埋め込み材料が充填されたトレンチを備える半導体装置の製造方法であって、
前記トレンチが、基板上にトレンチ形成領域を開口させたマスクを形成する工程、マスクを用いて基板をエッチングしてトレンチを形成する工程、トレンチを埋め込み材料で充填する工程、全面を研磨剤を用いて研磨する工程、マスクを除去する工程により形成され、
マスクが、研磨工程で研磨の終点とすべき領域に終点検出用層を備え、
研磨が、光をマスクに照射してその干渉波を測定しつつ、マスクが露出した後も継続し、終点検出用層の露出による干渉光の変化を終点として行われることを特徴とする半導体装置の製造方法。
【請求項２】
前記終点検出層及び前記埋め込み材料が、酸化シリコンである請求項１に記載の製造方法。
【請求項３】
前記マスクの除去が、等方性エッチングにより行われる請求項１又は２に記載の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関する。更に詳しくは、本発明は、トレンチ型の素子分離領域を有する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路において素子間を電気的に分離するために、半導体基板を選択的に酸化して厚いフィールド酸化膜を形成する方法、いわゆるロコス法（ＬＯＣＯＳ法）が用いられてきた。
【０００３】
しかし、ロコス法ではフィールド酸化膜の下層に発生する反転層により寄生デバイスが形成される問題がある。この問題を防止するためにフィールド酸化膜を厚く形成する必要があるが、同時にフィールド酸化膜端部に形成されるバーズビークによって素子分離領域の微細化が阻害され、これを考慮した装置の設計を行なわなけれぱならないという問題がある。
【０００４】
上記ロコス法に変わって、近年の半導体集積回路の高集積化に伴って、素子分離領域をより小さくできるトレンチ分離法が採用されつつある。トレンチ分離法とは、素子間分離を行う領域に、素子間を電気的に分離するのに必要な深さを有するトレンチを設け、更にこのトレンチを絶縁体等で埋め込むことにより、このトレンチを挟む領域間の電気的絶縁を行う方法である。この方法により、素子寸法と比較して十分に小さい素子分離領域を形成することができる。そのため、素子分離領域の面積を大幅に縮小することができ、その結果、半導体集積回路のより一層の高集積化が達成できる。
【０００５】
このようなトレンチ分離法による素子分離領域の形成は、一般的に以下のようにして行われる。
【０００６】
まず、半導体基板（例えばシリコン基板）上に熱酸化膜を形成し、この熱酸化膜上に減圧ＣＶＤ法によりシリコン窒化膜を形成する。次に、フォトリソグラフィ工程及びこれに続くドライエッチング工程により、素子分離領域に相当するシリコン窒化膜及び熱酸化膜を選択的に除去する。
【０００７】
次に、残されたシリコン窒化膜（凸部）をマスクとしてドライエッチングを行い、半導体基板上で素子分離領域に相当する領域を所定の深さまで除去することでトレンチを形成する。次に、熱酸化処理により、トレンチの底面及び側壁に内壁酸化膜を形成した後、ＣＶＤ法によりトレンチ内を含む全面にシリコン酸化膜を厚く堆積させる。
【０００８】
その後、化学機械研磨法（以下、ＣＭＰ法と略する）によりシリコン窒化膜が露出するまでシリコン酸化膜を研磨して除去し、熱リン酸によるウェットエッチングによりシリコン窒化膜を除去し、フッ素溶液によるウェットエッチングにより熱酸化膜を除去する。
【０００９】
上記方法により、トレンチ内にシリコン酸化膜が埋め込まれた素子分離領域が形成される。
【００１０】
上述した従来の工程では、マスクの凸部において面積分布が存在する場合、トレンチ埋め込みを行った後にそのまま研磨を行うと、研磨後に除去しきれない埋め込み材料が広い凸部の中央部に残ってしまい、次工程の熱リン酸によるウェットエッチングの際にシリコン窒化膜が除去しきれず、素子分離領域が正常に形成されなくなる。
【００１１】
この問題を解決するための対策法として広い凸部を除く領域にブロックレジストを形成し、ドライエッチングによりエッチバックを行い、シリコン窒化膜が残りやすい領域のシリコン窒化膜上の埋め込み材料膜厚を薄くして、研磨特性の向上を図る方法が知られている。しかしながら、この方法ではブロックレジストのフォトリソグラフィによるパターニングずれの発生や、埋め込み材料の埋め込み特性で生じる凸部上での形状変化によりエッチバック領域が制限されるため、特に狭い凸部においてはこの方法を用いることはできず、研磨による平坦化は達成されない。
【００１２】
また凸部において疎密が存在する場合、すなわち凸部パターンにおいて単位面積当たりの面積比が異なる場合、面積比が小さい、すなわち疎な領域に研磨時の研磨圧力が集中するため研磨レートが大きくなり、凸部パターンがストッパー層としての役割を果たさなくなる。これを解決する方法として、この面積比が小さい領域においてダミーパターンを形成する方法があり、これによってストッパー層の機能を被研磨板全面でほぼ均一に配置することができ、良好な研磨特性が得られる。しかし、このダミーパターンの配置においても上例のように各プロセスでの安定性を考慮した方法をとらなければならない。
【００１３】
またトレンチについても面積分布が存在する場合、広いトレンチにおいて研磨時の研磨布の当たる面積が大きいことと研磨ストッパー層である凸部との研磨選択比の違いによって、トレンチ中心部において研磨レートが大きくなる現象が見られる。この現象の解決法として、特開平１０−３１３０５１号公報に記載された方法が知られている。
【００１４】
ところで、研磨にあたり重要なことの一つは、研磨の終了時点をどのように検出するかであり、終点検出方法についてはいくつかの技術が知られている。
【００１５】
その中で被研磨板の研磨面にレーザー光を照射し、膜の表面と下地の接点の両方からの反射光の干渉を利用し、位相の変化から膜厚変化を見出すものがある。例えば被研磨膜よりも研磨レートの低い膜をストッパーとして形成した場合、図２のようにストッパーが現れたときの検出信号の変化を終点とすることができる。
【００１６】
【発明が解決しようとする課題】
しかしながら、この方法では凸部のストッパー層が現れた時点が終点として検出されるため、素子特性から要求される所望の素子分離領域の膜厚を達成するためには、終点検出後ある一定時間更に研磨することで膜厚制御を行う必要がある。そのため、終点検出によるエッチストップを実現できていない。また、上述のようにストッパー層とトレンチの研磨レートが異なるため、広いトレンチ中心部において、研磨レートが大きくなってしまう。
【００１７】
特開平１０−３１３０５１号公報では、図３のように凸部が２層のエッチストッパー構造からなるトレンチ形成法を提案している。この中では、エッチストッパー層に研磨レートが埋め込み材料よりも大きい材料を用い、研磨終点の精度を高めることができるとしている。しかし、終点検出の方法が明確でなく、研磨レートの違いを利用してオーバーエッチに対する選択性を高めた時間研磨によるところが大きい。なお、図中１は基板、６はトレンチ、１０は埋め込み材料，１１ａは下層エッチストッパー層、１１ｂは上層エッチストッパー層、１２はレジストを意味する。
【００１８】
【課題を解決するための手段】
本発明はこのような問題点を解決するためになされたものであり、本発明の主な目的は、研磨部への光照射による干渉波の変化によって、研磨の終了時点を検出する研磨検出方法を利用して均一な所望膜厚の素子分離膜を得ることにある。
【００１９】
かくして本発明によれば、埋め込み材料が充填されたトレンチを備える半導体装置の製造方法であって、
前記トレンチが、基板上にトレンチ形成領域を開口させたマスクを形成する工程、マスクを用いて基板をエッチングしてトレンチを形成する工程、トレンチを埋め込み材料で充填する工程、全面を研磨剤を用いて研磨する工程、マスクを除去する工程により形成され、
マスクが、研磨工程で研磨の終点とすべき領域に終点検出用層を備え、
研磨が、光をマスクに照射してその干渉波を測定しつつ、マスクが露出した後も継続し、終点検出用層の露出による干渉光の変化を終点として行われることを特徴とする半導体装置の製造方法が提供される。
【００２０】
【発明の実施の形態】
以下、本発明の埋め込み材料が充填されたトレンチを備える半導体装置の製造方法を説明する。
【００２１】
本発明では、埋め込み材料が充填されたトレンチが、
（１）基板上にトレンチ形成領域を開口させたマスクを形成する工程、
（２）マスクを用いて基板をエッチングしてトレンチを形成する工程、
（３）トレンチを埋め込み材料で充填する工程、
（４）全面を研磨剤を用いて研磨する工程、
（５）マスクを除去する工程
により形成される。
【００２２】
上記工程において、マスクは、研磨工程で研磨の終点とすべき領域に終点検出用層を備え、研磨が、光をマスクに照射してその干渉波を測定しつつ、終点検出用層の露出による干渉光の変化を終点として行われる。
【００２３】
上記方法によれば、所望膜厚の素子分離膜を形成する領域付近に終点検出用層を形成しておき、マスクが露出した後も研磨を継続し、終点検出用層からの終点検出によりエッチストップすることが可能となる。更に、終点検出用層の全面が露出するまで研磨を行うことで、従来のように広い凸部の中央部に埋め込み材料が残ることを防ぐことができる。
【００２４】
本発明に使用できる基板は、特に限定されず、公知の基板をいずれも使用することができる。例えば、シリコン基板、シリコンゲルマニウム基板等が挙げられる。
【００２５】
基板上に形成されるマスクは、研磨工程で研磨の終点とすべき領域に終点検出用層を備えていさえすれば、それを構成する材料は特に限定されない。従って、マスクは少なくとも２層からなる。
【００２６】
ここで、終点検出用層と埋め込み材料層は、シリコン酸化膜からなることが好ましい。これは、トレンチとの研磨レートを均一にし、局所的に凸部が露出した場合、すなわち研磨で不均一性が生じている場合でも終点検出が行われるまでは凸部研磨を促進することにより広いトレンチ中心部での研磨レートを低減することが可能となるからである。
【００２７】
マスクを構成する他の層は、終点検出用層と接する他の層が、終点検出用層を構成する材料と異なる材料からなっていさえすれば、特に限定されない。終点検出用層と接する他の層としては、例えば、シリコン窒化膜が挙げられる。
【００２８】
なお、マスクの形成方法は、特に限定されず、材料に応じて熱酸化法、ＣＶＤ法、スパッタ法等が使用できる。
【００２９】
次に、マスクを用いて、基板をエッチングすることで所望深さのトレンチを形成する。エッチングは、より微細なトレンチを形成することができる異方性エッチングであることが好ましい。
【００３０】
次に、トレンチを埋め込み材料で充填する。埋め込み材料は、特に限定されず、例えば、シリコン酸化膜が挙げられる。充填方法としては、例えば、ＣＶＤ法等が挙げられる。また、充填前に、トレンチ形成により基板に与えるダメージを回復させるために、トレンチの底面及び側壁を熱酸化膜で覆っておいてもよい。
【００３１】
次に、全面を研磨剤を用いて研磨する。本発明では、研磨が、光をマスクに照射してその干渉波を測定しつつ、終点検出用層の露出による干渉光の変化を終点として行われる。使用する光は、干渉波の測定が容易なレーザー光であることが好ましい。また、研磨は、ＣＭＰ法により行うことが好ましい。
【００３２】
次に、残存するマスクが除去されることで、素子分離膜を形成することができる。この除去は、等方性エッチング（例えば、ウェットエッチング）により行うことが好ましい。等方性エッチングにより行うことで、ストッパー層において残存する埋め込み材料が存在していても、この残存する材料を除去することが可能となる。
【００３３】
なお、上記本発明の説明において、各膜の膜厚は特に例示しなかったが、それらの膜厚は、各膜の材質、形成を所望するトレンチの深さ、素子分離膜の厚さに等の条件に応じて適宜設定することができる。
【００３４】
実施の形態１
以下、本発明を実施の形態１に従って詳細に説明する。図１（ａ）〜（ｈ）は本発明にかかる半導体装置の実施の形態１としてのトレンチ分離の構成を模式的な断面図の形で示したものである。
【００３５】
まず、基板１の表面に熱酸化膜２を形成し、更にこの熱酸化膜２上に、低圧ＣＶＤ法によりシリコン窒化膜３を形成する。次いで、このシリコン窒化膜３上に所望膜厚の素子分離膜が得られるように終点検出用層としてＣＶＤ法によりシリコン酸化膜４を形成し、更にこのシリコン酸化膜４上に再度低圧ＣＶＤ法によりシリコン窒化膜５を形成する（図１（ａ）参照）。図１（ａ）において、マスクは、熱酸化膜２、シリコン窒化膜３、シリコン酸化膜４及びシリコン窒化膜５からなる。このとき終点検出用層の膜厚は、凸部の面積依存、疎密依存を考慮して、例えば３０〜５０ｎｍ程度とすればよい。
【００３６】
次に、図１（ｂ）に示すように、フォトリソグラフィ及びドライエッチングにより基板１上のトレンチ形成領域を露出させるようにシリコン窒化膜５、シリコン酸化膜（終点検出用層）４、シリコン窒化膜３及び熱酸化膜２を除去する。
【００３７】
次に、マスクを介してドライエッチング（異方性エッチング）により基板１上の所望の位置を除去し、トレンチ６を形成する。そして、熱酸化処理により、トレンチ６の底面及び側壁に熱酸化膜７を形成する（図１（ｃ）参照）。この熱酸化膜７はドライエッチングによりトレンチ６の内壁付近に形成されたダメージ層を除去するために形成される。
【００３８】
次に、トレンチ６を含む基板１上の全面に、ＣＶＤ法によりシリコン酸化膜８を形成する。このときシリコン酸化膜７はトレンチの深さよりも厚く形成しておく。そして、窒素雰囲気中で熱処理を行ってシリコン酸化膜８を高密度化させる（図１（ｄ）参照）。
【００３９】
次に、図１（ｅ）に示すように、ブロックレジスト９を広い凸部以外の領域に形成し、ドライエッチングにより広い凸部上のシリコン酸化膜８を除去する。このときシリコン窒化膜５がドライエッチングの際のエッチストッパーとして働く。
【００４０】
次に、図１（ｆ）に示すように、これらの一体構造のシリコン酸化膜８をＣＭＰ法によりシリコン窒化膜５が露出するまで研磨して除去し、更にシリコン酸化膜（終点検出用層）４が露出するまで研磨して除去する。このときの終点検出は上述の方法により干渉波の変化から行うことが可能となる。
【００４１】
次に、図１（ｇ）に示すように、フッ化水素によるウェットエッチング（等方性エッチング）により凸部シリコン酸化膜（終点検出用層）４が除去されるまで処理を行う。このときシリコン酸化膜８も同様にウェットエッチングにより除去されるが、あらかじめこのウェットエッチングによる後退量を見積もっておけば所望膜厚の素子分離膜が得られることになる。
【００４２】
次に、図１（ｈ）に示すように、シリコン窒化膜３をドライエッチング又は熱リン酸によるウェットエッチングにより除去し、熱酸化膜２をフッ化水素によるウェットエッチングにより除去し、トレンチ６内にのみシリコン酸化膜８を残して素子分離領域が形成される。
【００４３】
【発明の効果】
本発明によれば、研磨部への光照射による干渉波の変化によって研磨の終点を測定する方法を利用して、容易に所望膜厚の素子分離膜を得ることができるトレンチ形成方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態にかかる半導体装置の製造方法を示す概略工程断面図である。
【図２】本発明にかかる終点検出の方法を説明するためのグラフである。
【図３】従来例にかかる半導体装置の製造方法を示す概略工程断面図である。
【符号の説明】
１  基板
２、７  熱酸化膜
３、５  シリコン窒化膜
４  シリコン酸化膜（終点検出用層）
６  トレンチ
８  シリコン酸化膜
９  ブロックレジスト
１０  埋め込み材料
１１ａ  下層エッチストッパー層
１１ｂ  上層エッチストッパー層
１２  レジスト
【図１】
0003859470.tif 000002
【図２】
0003859470.tif 000003
【図３】
0003859470.tif 000004