(57)【特許請求の範囲】
【請求項１】
光電変換部と該光電変換部からの光電変換信号が入力部に入力される増幅手段と該増幅手段の入力部をリセットするリセット手段とをそれぞれ有する複数の画素と、
前記入力部がリセット状態にある場合の前記増幅手段の第１出力と前記光電変換信号が前記入力部に入力された状態にある場合の前記増幅手段からの第２出力を出力する手段と、を備えた撮像装置であって、
前記増幅手段の出力と前記第１出力との差分出力を検出するコンパレータを有し、前記コンパレータの出力をカウントするカウンタから出力されるデジタル値を受けてデジタルアナログ変換手段から出力される信号を前記増幅手段の主電極へ出力することにより、前記増幅手段の出力を制御することで、前記コンパレータの入力レベルを前記第１出力と前記第２出力との差分出力から実質ゼロになるまで変化させ、前記コンパレータの入力レベルが変化している間、前記カウンタはカウント動作を行い、カウンタ開始から停止までに変化した前記デジタル値を出力することを特徴とする撮像装置。
【請求項２】
請求項１に記載の撮像装置において、前記デジタルアナログ変換手段のデジタルアナログ出力レンジを、ＡＥ情報に基づいて変化させることを特徴とする撮像装置。
【請求項３】
請求項１に記載の撮像装置において、前記デジタルアナログ変換手段のデジタルアナログ出力レンジを、ホワイトバランス情報に基づいて、前記第２出力の色信号ごとに変化させることを特徴とする撮像装置。
【請求項４】
請求項１から３のいずれか１項に記載の撮像装置において、前記複数の画素から列ごとに前記第１及び第２出力が出力され、
複数の列毎に一組の前記コンパレータと前記カウンタと前記デジタルアナログ変換手段を設けたことを特徴とする撮像装置。
【請求項５】
請求項４に記載の撮像装置において、色信号毎に一組の前記コンパレータと前記カウンタと前記デジタルアナログ変換手段を利用することを特徴とする撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は撮像装置に係わり、特に固体撮像素子内にＡＤ（アナログデジタル）変換器を内蔵した固体撮像装置に好適に用いられる撮像装置に関する。
【０００２】
【従来の技術】
各画素毎にＡＤ変換器を内蔵した撮像装置としては、特開平６−２０５３０７号公報に開示された撮像装置がある。この撮像装置では積分された画素電圧をコンパレータと比較しＡＤデータを得ている。
【０００３】
また、画素列毎にＡＤ変換器を形成した撮像装置としては、ISSCC99 SESSION17 PAPERWA17.7にA250mW、600Frames/s 1280×720pixel 9b CMOS Digital Image Sensorがある。本例では画素列毎に読み出した信号をコンパレータの基準電圧と比較しＡＤデータを得ている。
【０００４】
またISSCC 2000 Session 6 IMAGE Sensors PAPER MP 6.4 A 60mW 10b CMOS Image Sensor with Column-to-Column FPN Reductionでは画素信号をランプ信号と比較することによりＡＤデータを得ている。
【０００５】
この様に従来例では画素信号を直接ＡＤ変換するか、アナログゲイン回路で画素信号を増幅制御後ＡＤ変換していた。
【０００６】
【発明が解決しようとする課題】
画素信号を直接ＡＤ変換する場合、暗い条件で撮像するとＡＤの定格入力電圧に対し信号レベルが小さいためＳＮの劣化とともにＡＤの量子化誤差が大きくなってしまう。
【０００７】
また、信号電圧を大きくするために、アナログゲイン回路でゲインコントロールを行なうが、この場合列毎のアナログゲイン誤差が画面上では縦方向のスジ状ノイズとして、画質を著しく低下させる。
【０００８】
また、カラー化を考えた場合、撮影時の光源により色毎のダイナミックレンジが変わり、ＡＤ変換器の性能をフルに発揮出来ない。例えば光源の色温度が低い時は赤の画素信号が大きくなり、色温度が高い場合は青の画素信号が大きくなり、ＡＤ入力電圧を制限する。また、撮像素子は年々画素サイズの縮小化がはかられており、列毎に画素ノイズ除去回路、アナログゲイン回路やコンパレータ、ＤＡ変換器を設けることはチップサイズが大きくなる欠点がある。また列毎のピッチにそれらの回路を回路間の精度をそろえて設計するのは非常に困難である。これらはいずれにしても画面上は縦方向のスジ状ノイズとなる。
【０００９】
（発明の目的）
本発明の目的は撮像素子内のＡＤ変換器の性能向上と機能向上、コスト低減にある。
【００１０】
【課題を解決するための手段】
本発明の撮像装置は、光電変換部と該光電変換部からの光電変換信号が入力部に入力される増幅手段と該増幅手段の入力部をリセットするリセット手段とをそれぞれ有する複数の画素と、
前記入力部がリセット状態にある場合の前記増幅手段の第１出力と前記光電変換信号が前記入力部に入力された状態にある場合の前記増幅手段からの第２出力を出力する手段と、を備えた撮像装置であって、
前記増幅手段の出力と前記第１出力との差分出力を検出するコンパレータを有し、前記コンパレータの出力をカウントするカウンタから出力されるデジタル値を受けてデジタルアナログ変換手段から出力される信号を前記増幅手段の主電極へ出力することにより、前記増幅手段の出力を制御することで、前記コンパレータの入力レベルを前記第１出力と前記第２出力との差分出力から実質ゼロになるまで変化させ、前記コンパレータの入力レベルが変化している間、前記カウンタはカウント動作を行い、カウンタ開始から停止までに変化した前記デジタル値を出力することを特徴とする撮像装置である。
【００１２】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００１３】
図１に本発明の撮像装置の一実施例の全体構成図を示す。図１において、１００は絞りや撮像レンズからなる光学系、１１０は固体撮像素子である。固体撮像素子１１０は、光電変換部と画素アンプと制御スイッチから構成される画素がエリア状に配置された画素部１１１、画素部１１１を走査する垂直走査回路部１１２、画素部１１１からの画素信号のバラツキを補正するノイズ除去回路やゲイン制御回路やＡＤ（アナログデジタル）変換回路からなるアナログデジタル信号処理回路部１１３、アナログデジタル信号処理回路部１１３を制御する水平走査回路部１１４、タイミングジェネレータ（ＴＧ）部１１５から構成される。
【００１４】
タイミングジェネレータ（ＴＧ）部１１５はカメラＣＰＵ１３０からのパルスにより、固体撮像素子１１０内の画素部や各回路部を制御するものである。固体撮像素子１１０からのＡＤデータはカメラ信号処理系１２０に入力される。
【００１５】
カメラ信号処理系１２０はカメラ信号処理回路部１２１、ＡＥ（露光）情報検出回路部１２２、ホワイトバランス情報検出回路部１２３からなる。
【００１６】
カメラ信号処理回路部１２１ではＡＤデータから輝度信号処理、色信号処理がなされる。また、ＡＥ（露光）情報検出回路部１２２ではカメラ信号処理回路部１２１の輝度情報から画像信号レベルを検出しＡＥ（露光）情報を発生させる。このＡＥ情報結果によってアナログデジタル信号処理回路部１１３の後述するＤＡ（デジタルアナログ）変換回路のランプ状基準電圧の範囲を切換えて、画素信号がＡＤ入力電圧範囲の最適値になるよう制御される。後述するように、画素信号が小さい時はランプ状基準電圧の振幅を小さくし、画素信号が大きい時はランプ状基準電圧の振幅を大きい方に切換え、ＡＤ入力電圧を極力大きくする。次にホワイトバランス（ＷＢ）情報検出回路部１２３はカメラ信号処理回路部１２１の色信号Ｒ，Ｇ，Ｂのレベルを比較し、その結果を前述のランプ状基準電圧を色毎に制御する。
【００１７】
この様にランプ状基準電圧をＡＥ情報で制御するか、ＷＢ情報で制御するかは撮像装置の仕様によって決めることができる。個別に制御しても良いし、ＡＥ情報で全体レベルの制御、ＷＢ情報で色毎の信号レベルを制御しても良い。この制御によりＡＤ変換器の入力信号レベルが大きくなるのでＳＮは劣化せずに、またＡＤ変換器による量子化誤差は小さくできる。
【００１８】
１３０は固体撮像装置の特にカメラ部を制御するカメラＣＰＵである。１４０は記録・再生系、１５０は表示系である。
【００１９】
図２に画素部１１１、アナログデジタル信号処理回路部１１３、垂直走査回路部１１２の概略回路図を示す。図２において、１１はコンパレータ、１０はカウンタ、９はＤＡ変換器である。
【００２０】
図３は画素部の一画素とノイズ除去・アナログデジタル変換回路部を示す等価回路ブロック図である。ＤＡ変換器にはランプ状基準電圧の範囲を切換えるＤＡ出力レンジ切換情報が入力される。
【００２１】
図３において、２１は光電変換素子、２２は光電変換素子２１の信号電荷を増幅トランジスタ２３のゲートに転送する転送トランジスタ、２４は画素選択トランジスタ、２５はリセットトランジスタ、２６は増幅トランジスタ２３の出力電流をスイッチ２７と保存用コンデンサー２８によって電圧として保存し、その電圧を電流に変換しながら出力する電流源用トランジスタ、３１は電流源トランジスタ２６の出力電流と、画素選択トランジスタ２４を介して出力される増幅トランジスタ２３の出力電流との差分を検出するコンパレータ、３０はコンパレーター３１の出力をカウントするカウンター、２９はカウンター３０から出力されるデジタル信号により電圧を増幅トランジスタ２３のソース（主電極）端子へ出力するＤＡ変換器である。ＤＡ変換器２９にはＤＡ出力レンジ切換情報が入力され、ＤＡ変換器から出力されるランプ状基準電圧の範囲を切換えて、画素信号がＡＤ入力電圧範囲の最適値になるよう制御される。
【００２２】
上記の構成で、例として増幅トランジスタがリセットされた後、光電変換素子からの信号電荷による信号電圧を得る方法を図４のタイミングチャートを交えて説明する。ここで図３の各トランジスタ２２，２３，２４，２５はＰＭＯＳトランジスタとして、トランジスタ２６はＮＭＯＳトランジスタとして以降説明する。ＤＡ変換器２９はある高電位（ＶHD）を出力するように設定する。カウンター３０はリセットされ、カウント動作はしていないものとする。端子φRを“Ｌ”レベルとして（パルス２０１）リセットトランジスタ２５をＯＮさせ、増幅トランジスタ２３のゲート端子を所定の電位にリセットする。その時、同時に端子φXを“Ｌ”レベル（パルス２０２）にして選択トランジスタ２４をＯＮさせ、またスイッチ２７もＯＮさせる。増幅トランジスタ２３のリセット時の出力電流は、トランジスタ２６がゲート−ドレインが短絡することで発生するゲート電圧の形で保存用コンデンサ２８に保存される（比較基準電圧が保存される。）。その後、トランジスタ２５，２４、スイッチ２７はＯＦＦし、光電変換素子に入力した光に応じた信号電荷を、端子φT を“Ｌ”レベルにする（パルス２０３）ことで転送トランジスタ２２がＯＮし増幅トランジスタ２３のゲート端子に転送する。この時のゲート電位はリセット時よりも低い電圧であったとすると増幅トランジスタ２３の出力電流はそれに応じてリセット時よりも大きい値となる。一方、トランジスタ２６は保存用コンデンサ２８の電圧を受け、増幅トランジスタ２３がリセットされた時の電流を出力している。端子φX を“Ｌ”レベルにし（パルス２０４）再びトランジスタ２４をＯＮさせるとコンパレーター３１の入力電位はある高電位（ＶH ）に上昇する。この後カウンター３０を動作し、そのデジタル出力の値を大きくし、それを受けるＤＡ変換器２９の出力電圧は徐々に減少（ＤＡ変換器２９はデジタル入力信号に対し負極性のアナログ出力電圧を発生すると仮定する。）する。ある時点で、増幅トランジスタ２３の出力電流とトランジスタ２６の出力電流が等しくなり、コンパレーター３１の入力電圧は急速に減少するので、その変化を検出し、カウンター３０のカウント動作を停止させる。
【００２３】
このカウンター３０のカウント開始から停止までに変化したデジタル値は増幅トランジスタ２３のゲート電位の、リセットされた時の電位と信号電荷が転送された時の電位の差分に等しい値となる。このようにして差分に対応するＡＤ変換が行われたことになる。
【００２４】
図２は図３の構成例を、光電変換部が３行３列の２次元に配列された場合に適用させたものである。光電変換素子１（１−１−１，１−１−２，…）、転送トランジスタ２（２−１−１，２−１−２，…）、増幅トランジスタ３（３−１−１，３−１−２，…）、画素選択トランジスタ４（４−１−１，４−１−２，…）、リセットトランジスタ５（５−１−１，５−１−２，…）、定電流トランジスタ６（６−１，６−２，…）、増幅トランジスタ３の出力電流によってトランジスタ６のゲート−ソース間に発生する電圧を取り込み、保存するためのスイッチ７（７−１，７−２，…）と容量８（８−１，８−２，…）、垂直信号線１２（１２−１，１２−２，…）の電位変化を検出するコンパレーター１１（１１−１，１１−２，…）、ＤＡ変換器９（９−１，９−２，…）にデジタル信号を供給するカウンター１０（１０−１，１０−２，…）など構成は図３の場合と同様である。
【００２５】
一行目の画素の出力を得る場合、垂直シフトレジスタ１５からの駆動線１５−１を“Ｌ”レベルにしてリセット用トランジスタ５（５−１−１，５−１−２，５−１−３）をＯＮさせ、その後駆動線１４−１を“Ｌ”レベルにして画素選択トランジスタ４（４−１−１，４−１−２，４−１−３）をＯＮさせて、リセット状態の増幅トランジスタ３（３−１−１，３−１−２，３−１−３）の出力電流を垂直信号線１２（１２−１，１２−２，１２−３）へ出力し、駆動線１３を“Ｈ”レベルにしてスイッチ７（７−１，７−２，７−３）をＯＮさせ、容量８（８−１，８−２，８−３）にトランジスタ６にリセット状態の出力電流を供給した時のゲート−ソース間に発生する電圧を保持する。
【００２６】
その後、図３の動作と同様にカウンター１０（１０−１，１０−２，１０−３）のカウント動作を開始し、ＤＡ変換器９（９−１，９−２，９−３）の出力電圧を減少させ、垂直信号線１２の電位変動をコンパレーター１１で検出し、カウンター１０の動作を停止させて、カウント開始から停止までのディジタル値の変化分をディジタル出力としてＡＤ変換が完了する。図９はＤＡ変換器９（９−１，９−２）に、ＤＡ出力レンジ切換え情報としてＡＥ情報を用いた場合を示す回路図である。４０は一画素を示す。図９においてコンパレーターは省略されている（図１１、図１２においてもコンパレーターは省略されている。）。
【００２７】
図５に図２及び図３に示したＤＡ変換器の一構成例の回路図を示す。
【００２８】
この構成例はＲ−２Ｒラダー方式でｎビットＡＤのとき２ｎ個の抵抗とｎ個のスイッチで構成される。基準電圧をスイッチコントロールによりラダーの抵抗値を変化させ、その抵抗値とアンプの抵抗値Ｒf との比がＤＡ出力電圧となる。ＤＡ変換器の方式はＲ−２Ｒラダー方式に限定されず、他に容量アレイ方式であっても良い。
【００２９】
ＤＡ出力範囲を切換える方法として、図６にスイッチで複数の基準電圧(Ｅ1，Ｅ2，Ｅ3)に切換える方法、図７にアンプの帰環抵抗Ｒf を切換えてラダーの抵抗値と抵抗値Ｒf との比を切換える方法を示す。
【００３０】
図８はＤＡ出力レンジを図６あるいは図７の方法により切換えた時のＤＡ出力を示す特性図である。ＤＡ変換器の比較基準電圧にＫＮＥＥ特性あるいはγ特性を持たせても良い。そうすることによって撮像装置を簡略化させることが出来る。カラー撮像装置の場合、後述のホワイトバランスとγ，Ｋｎｅｅ機能を共用させると良い。
【００３１】
図１４に本発明の他の実施例の特性図を示す。被写体の映像情報によって、ＡＤ変換のセンサ出力信号レベルの変換範囲あるいは変換の重み付けやデジタル化出力ビット数を用途によって変えることができる。
【００３２】
図１４において、（Ａ）の場合は、センサ出力信号ＤＡ出力電圧範囲Ｖ1とＶ２間で直線的にＡＤ変換する。
【００３３】
（Ｂ）においては、同様にＤＡ出力電圧範囲Ｖ３とＶ４間でＡＤ変換するが、ＤＡ出力電圧範囲が小さくなっており、これは被写体の反射光量範囲が狭い場合、例えば原稿情報、バーコード情報検出などに適している。
【００３４】
また（Ｃ）はＤＡ出力電圧を非直線的に変換させた場合である。例えばＤＡ出力電圧がＶ５近辺では電圧範囲を小さくし、Ｖ６近辺では大きくすることにより、センサ出力信号にγ変換処理を行ったＡＤ変換ができる。センサ信号を直接的にデジタル変換しているので量子化誤差やノイズの増加がなく、高品質画質を得ることができる。
【００３５】
（Ｄ）は、（Ａ）のＤＡ出力電圧のビット数を少なくした場合であり、原稿情報あるいはＡＤ変換が低ビット数でよい用途に対応できる。
【００３６】
図１０に本発明の固体撮像装置の他の実施例を示す回路図を示す。上述した図２〜図４を用いて説明した実施例は画素信号の出力レベルの可変範囲をＤＡ出力レンジ切換情報に基づいて切り替えた実施例を示したが、本実施例は比較基準電圧の可変範囲をＤＡ出力レンジ切換情報に基づいて切り替えた実施例を示すものである。
【００３７】
図１０に示すように、画素４０からの画素信号はコンパレータ４２で列ごとにＤＡ変換器４３からのＤＡ出力電圧と比較され、ＡＤ変換器４４でＡＤデータに変換される。ＤＡ変換器４３にはランプ状基準電圧の範囲を切換えるＤＡ出力レンジ切換情報（ＡＥ情報）が入力される。４１は負荷であり画素４０のトランジスタとの間でソースフォロア回路を構成する。
【００３８】
図１１はカラー化の実施例を示す回路図である。本実施例は上述した図２〜図４を用いて説明した実施例に適用した場合を示すものである。画素信号の出力レベルの可変範囲はホワイトバランス（ＷＢ）情報に基づいて切り替えられる。
【００３９】
画素４０にはＲ，Ｇ，Ｂの色フィルタがモザイク状に配置されている。画素行（…（ｎ＋１）行，ｎ行）毎にＤＡ変換器９（９−１，９−２，９−３）に、ＷＢ情報切換信号を各色に対応して入力し、各色に対応してＤＡ出力レンジを切換えることで、各色信号のＡＤ変換範囲を切換える。このＷＢ情報は図１のカメラ信号処理系１２０のＷＢ検出信号による。ｎ行ではＢ信号とＧ信号のＡＤ変換範囲が、（ｎ＋１）行ではＧ信号とＲ信号のＡＤ変換範囲が順次切換えられる。
【００４０】
図１２に色順次出力に本発明を応用した実施例を示す。
【００４１】
図１１と同様に、画素４０にはＲ，Ｇ，Ｂの色フィルタがモザイク状に配置されている。ｎ行では、まず列切換え制御パルスＣoddによりＢ信号列の画素信号をＡＤ変換し、ＡＤデータとして出力する。次に列切換え制御パルスＣevenによりＧ信号列の画素信号をＡＤ変換し、ＡＤデータとして出力する。この際、ＤＡ変換器９（９−１，９−２，９−３）に、ＷＢ情報切換信号を各色に対応して入力し、各色に対応してＤＡ出力レンジを切換えることで、各色信号のＡＤ変換範囲を切換える。
【００４２】
この様に任意の列毎にＡＤ変換することによりアナログデジタル回路を少なくすることが可能となった。このように回路規模を少なく出来ることは回路特性の向上あるいはチップ面積を小さくできる。
【００４３】
なお、画素部は複数の光電変換部に対して１つの共通アンプを設けるようにしてもよい。図１３は共通アンプ画素の例を示す図である。図１３に示すように、ａ11，ａ12，ａ21，ａ22は各画素の光電変換部となるフォトダイオード、ＭSFは共通アンプとなる増幅用トランジスタ、ＭTX1〜ＭTX4はフォトダイオードに蓄積された信号電荷を共通アンプの入力部に転送する転送用トランジスタ、ＭRESは前記共通アンプの入力部をリセットするリセット用トランジスタ、ＭSELは共通アンプ画素を選択する選択用トランジスタである。トランジスタＭSF，ＭSELはソースフォロア回路を構成する。かかる共通アンプ画素は４つのフォトダイオードからの信号が共通アンプを介して出力され、４画素で一つの単位セルを構成する。１つの画素はフォトダイオード、転送用トランジスタを含み、共通アンプ，リセット用トランジスタ、選択用トランジスタからなる共通回路の一部を含んでいる。フォトダイオードａ11，ａ22にＧフィルター、フォトダイオードａ21にＢフィルター、フォトダイオードａ12にＲフィルターを配置する。
【００４４】
【発明の効果】
以上説明したように、本発明によれば、画像信号レベルに応じてＡＤ入力電圧範囲を設定できることにより、ＡＤ変換手段の性能をフルに引き出すことが可能となった。
【００４５】
また、アナログデジタル変換回路規模を小さくできるので歩留り向上、低コスト化が可能である。画素とＡＤ変換手段をフィードバック構成にすることでＡＤ精度が良く、特にアナログゲイン回路を不要とする設計も可能となった。
【００４６】
またホワイトバランスとγ，ＫＮＥＥ機能を共用することで信号処理装置を簡略化できる。
【図面の簡単な説明】
【図１】本発明の撮像装置の一実施例の全体構成図である。
【図２】図１の撮像装置の画素部、ノイズ除去・アナログデジタル変換回路部、垂直走査回路部の概略回路図である。
【図３】画素部の一画素とノイズ除去・アナログデジタル変換回路部を示す等価回路ブロック図である。
【図４】図３の回路の動作を説明するためのするためのタイミングチャートである。
【図５】図２及び図３に示したＤＡ変換器の一構成例の回路図である。
【図６】スイッチで複数の基準電圧(Ｅ1，Ｅ2，Ｅ3)に切換える方法を示す図である。
【図７】アンプの帰環抵抗Ｒf を切換えてラダーの抵抗値と抵抗値Ｒf との比を切換える方法を示す図である。
【図８】ＤＡ出力レンジを図６あるいは図７の方法により切換えた時のＤＡ出力を示す特性図である。
【図９】ＤＡ変換器にＤＡ出力レンジ切換え情報としてＡＥ情報を用いた場合を示す回路図である。
【図１０】本発明の固体撮像装置の他の実施例を示す回路図である。
【図１１】カラー化の実施例を示す回路図である。
【図１２】色順次出力に本発明を応用した実施例を示す回路図である。
【図１３】共通アンプ画素の例を示す回路図である。
【図１４】本発明の他の実施例の特性図である。
【符号の説明】
１００  光学系
１１０  固体撮像素子
１１１  画素部
１１２  垂直走査回路部
１１３  アナログデジタル信号処理回路部
１１４  水平走査回路部
１１５  タイミングジェネレータ（ＴＧ）部
１２０  カメラ信号処理系
１２１  カメラ信号処理回路部
１２２  ＡＥ（露光）情報検出回路部
１２３  ホワイトバランス情報検出回路部
１３０  カメラＣＰＵ
１４０  記録・再生系
１５０  表示系
【図１】
0003792995.tif 000002
【図２】
0003792995.tif 000003
【図３】
0003792995.tif 000004
【図４】
0003792995.tif 000005
【図５】
0003792995.tif 000006
【図６】
0003792995.tif 000007
【図７】
0003792995.tif 000008
【図８】
0003792995.tif 000009
【図９】
0003792995.tif 000010
【図１０】
0003792995.tif 000011
【図１１】
0003792995.tif 000012
【図１２】
0003792995.tif 000013
【図１３】
0003792995.tif 000014
【図１４】
0003792995.tif 000015