(57)【特許請求の範囲】
【請求項１】
円盤状の磁気記録媒体である磁気ディスクに対して磁気ヘッドを介して信号の記録及び再生を行うリードライト回路と、前記磁気ディスクの半径方向に前記磁気ヘッドを移送するステッピングモータを駆動するステッピングモータドライブ回路と、前記リードライト回路及び前記ステッピングモータドライブ回路の動作を制御するコントロール回路とを有する磁気ディスク駆動装置用の信号処理回路装置において、
印加される電源電圧が所定値よりも高いことを示す過電圧検出信号を出力する過電圧検出回路と、該過電圧検出信号を受けて前記回路のうちの所定の回路を待機状態にする回路とが設けられているとともに、前記過電圧検出回路が温度変化による前記所定値の変動を生じないように正の温度特性を有する部分と負の温度特性を有する部分とを備えていること、及び前記所定値が前記所定の回路の最大定格値よりも高く選ばれていることを特徴とする信号処理回路装置。
【請求項２】
磁気ヘッドと、円盤状の磁気記録媒体である磁気ディスクを回転させるスピンドルモータと、前記磁気ヘッドを前記磁気ディスクの半径方向に移送するステッピングモータと、前記スピンドルモータを駆動するスピンドルモータドライブ回路と、前記ステッピングモータを駆動するステッピングモータドライブ回路と、前記磁気ディスクに対して前記磁気ヘッドを介して信号の記録及び再生を行うリードライト回路と、前記スピンドルモータドライブ回路、前記ステッピングモータドライブ回路、及び、前記リードライト回路の動作を制御するコントロール回路と、外部装置とのインターフェースであるインターフェースドライブ回路とを備えた磁気ディスク駆動装置における信号処理回路装置において、印加される電源電圧が所定値よりも高いことを示す過電圧検出信号を出力する過電圧検出回路と、該過電圧検出信号を受けて前記回路のうちの所定の回路を待機状態にする回路とが設けられているとともに、前記過電圧検出回路が温度変化による前記所定値の変動を生じないように正の温度特性を有する部分と負の温度特性を有する部分とを備えていること、及び前記所定値が前記所定の回路の最大定格値よりも高く選ばれていることを特徴とする信号処理回路装置。
【請求項３】
前記過電圧検出回路が、
一端に電源電圧が与えられる第１の抵抗と、
第１の抵抗の他端にエミッタが接続されたPNP型の第１トランジスタと、
第１の抵抗の他端に第２の抵抗を介してエミッタが接続されたPNP型の第２トランジスタと、
第１の抵抗の他端に第３の抵抗を介してエミッタが接続されたPNP型の第３トランジスタと、
第２，第３トランジスタの各コレクタにベースとコレクタが接続されたＮＰＮ型の第４トランジスタと、
ベースが第４トランジスタのベースに接続されたＮＰＮ型の第５トランジスタと、
ベースが第５トランジスタのベースに接続されたＮＰＮ型の第６トランジスタと、
第４、第５、第６トランジスタの各エミッタとグランド間に接続された第３，第４，第５の抵抗と、
第１、第２、第３のトランジスタの各ベースと第１トランジスタのコレクタに一端が接続されるとともに、他端がＰＮＰ型の第５，第６トランジスタのコレクタに接続されたトランジスタ列回路であって、且つ直列接続された複数のダイオード接続構成のトランジスタからなるトランジスタ列と、
第６トランジスタのコレクタとグランド間に接続された発振防止用の第１コンデンサと、
第６トランジスタのコレクタに一端が接続され他端がＮＰＮ型の第７トランジスタのベースに接続された第６抵抗と、
第７トランジスタのベースとグランド間に接続された発振防止用の第２コンデンサと、
エミッタがグランドに接続された前記第７トランジスタのコレクタと前記電源電圧間に接続された第７抵抗と、
第７トランジスタのコレクタ電圧に基づいて過電圧検出信号を出力するインバータと、
から成っていることを特徴とする請求項１又は請求項２に記載の信号処理回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、磁気ディスクに対して信号の記録及び再生を行う磁気ディスク駆動装置、特に、その信号処理回路装置に関するものである。
【０００２】
【従来の技術】
磁気ディスク駆動装置の１つであるＦＤＤ（フロッピーディスクドライブ）装置のブロック図を図３に示す。同図において、１はインターフェースドライブ回路、２はコントロール回路、３はリードライト回路、４はステッピングモータドライブ回路、５はスピンドルモータドライブ回路、６はリードライトヘッド、７はイレーズヘッド、８はステッピングモータ、９はスピンドルモータ、１０はインデックスセンサ、１１はトラックセンサ、１００は、例えばパーソナルコンピュータなど、外部のホスト装置である。
【０００３】
尚、インターフェースドライブ回路１、コントロール回路２、リードライト回路３、及び、ステッピングモータドライブ回路４はまとまって１つの集積回路装置（以下、「ＦＤＤ装置用の信号処理回路装置」と言う）６０となっている。
【０００４】
各部の動作について説明する。インターフェースドライブ回路１はホスト装置１００とコントロール回路２との間でやりとりが行われるデータ、並びに、ホスト装置１００とリードライト回路３との間でやりとりが行われる、磁気記録媒体である不図示の磁気ディスクに書き込むデータ、及び、磁気ディスクから読み出されたデータの形式や転送の方式の整合をとる。
【０００５】
コントロール回路２はインターフェースドライブ回路１を介してホスト装置１００から入力したデータに応じて磁気ディスクに対してデータの書き込み及び読み出しを制御し、また、ＦＤＤ装置の動作状態を示すデータなどをインターフェースドライブ回路１を介してホスト装置１００へ出力する。
【０００６】
リードライト回路３は、コントロール回路２の制御の下で、データの書き込み時には、ホスト装置１００からインターフェースドライブ回路１を介して入力したデータに応じて、磁気ディスクに対してデータの書き込み及び読み出しを行うためのリードライトヘッド６、磁気ディスクに記録されているデータを消去するためのイレーズヘッド７をそれぞれ構成するコイルに電流を流すことによってデータを磁気ディスクに書き込む。一方、データの読み出し時には、磁気ディスクに記録されているデータに応じてリードライトヘッド６を構成するコイルに生じる電圧によって磁気ディスクからデータを読み出し、読み出したデータをインターフェースドライブ回路１を介してホスト装置１００に出力する。
【０００７】
ステッピングモータドライブ回路４は、コントロール回路２の制御の下で、リードライトヘッド６及びイレーズヘッド７を磁気ディスクの半径方向へ移送するステッピングモータ８を駆動する。スピンドルモータドライブ回路５は、コントロール回路２の制御の下で、磁気ディスクを回転させるスピンドルモータ９を駆動する。
【０００８】
インデックスセンサ１０は磁気ディスクが正常に回転しているか否かを、また、トラックセンサ１１はリードライトヘッド６及びイレーズヘッド７が磁気ディスクの最外周に位置しているか否かを、コントロール回路２が検出するためのものである。
【０００９】
【発明が解決しようとする課題】
さて、上記従来のＦＤＤ装置用の信号処理回路装置では、電源コネクタの誤挿入などにより、最大定格値よりも高い電源電圧が印加されたときに、出力回路等がＯＮしてしまい、過電流（あるいは過電圧）により回路素子が破壊されてしまうことがあった。
【００１０】
このため、製造工程にて人為的なミス（電源コネクタの誤挿入など）により不良品となる製品により歩留まりが低下していた。また、不良となった製品を救済するための回路装置の交換作業が多く、生産性も低下していた。
【００１１】
そこで、本発明は電源電圧の異常に起因して回路素子が破壊されるという不具合を低減した磁気ディスク駆動装置用の信号処理回路装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記の目的を達成するために、本発明では、円盤状の磁気記録媒体である磁気ディスクに対して磁気ヘッドを介して信号の記録及び再生を行うリードライト回路と、前記磁気ディスクの半径方向に前記磁気ヘッドを移送するステッピングモータを駆動するステッピングモータドライブ回路と、前記リードライト回路及び前記ステッピングモータドライブ回路の動作を制御するコントロール回路とを有する磁気ディスク駆動装置用の信号処理回路装置において、印加される電源電圧が所定値よりも高いことを示す過電圧検出信号を出力する過電圧検出回路と、該過電圧検出信号を受けて前記回路のうちの所定の回路を待機状態にする回路とが設けられているとともに、前記過電圧検出回路が温度変化による前記所定値の変動を生じないように正の温度特性を有する部分と負の温度特性を有する部分とを備えていること、及び前記所定値が前記所定の回路の最大定格値よりも高く選ばれている。
【００１３】
この構成により、所定値よりも高い電源電圧が印加されている状態では、所定の回路が導通しないので、所定値を適切に設定しておけば、異常に高い電源電圧が印加されている状態で導通して大電流が流れることにより、所定の回路の回路素子が破壊されるという事態を未然に防止することができる。
【００１４】
【発明の実施の形態】
以下に、本発明の実施形態を図面を参照しながら説明する。図１は本発明の一実施形態であるＦＤＤ装置のブロック図である。尚、従来技術として示したＦＤＤ装置と同一部分には同一符号を付して説明を省略する。１２は過電圧検出回路であり、インターフェースドライブ回路１、コントロール回路２、リードライト回路３、ステッピングモータドライブ回路４、及び、過電圧検出回路１２がまとまって１つの集積回路装置（以下、「ＦＤＤ装置用の信号処理回路装置」と言う）５０となっている。
【００１５】
過電圧検出回路１２は、ＦＤＤ装置用の信号処理回路装置５０に印加される電源電圧が所定値（以下、「過電圧の閾値」と言う）よりも高くなると、過電圧検出信号をコントロール回路２に出力する。コントロール回路２は、過電圧検出回路１２から過電圧検出信号が出力されている間は、インターフェースドライブ回路１、リードライト回路３、及び、ステッピングモータドライブ回路４を待機状態に設定する。
【００１６】
尚、本実施形態のＦＤＤ装置用の信号処理回路装置５０では、インターフェースドライブ回路１、リードライト回路３、及び、ステッピングモータドライブ回路４が電源電圧の正規の値（推奨値）が約５[V]の仕様であるのに対して、コントロール回路２は電源電圧の正規の値が３[V]の仕様となっており、単一の電源とするために、コントロール回路２には、不図示のレギュレータを介して電源電圧が印加されるようになっている。すなわち、コントロール回路２については、ＦＤＤ装置用の信号処理回路装置５０に正規の値よりも高い電源電圧が印加された状態で動作したとしても、回路素子が破壊されることはないようになっている。
【００１７】
また、過電圧検出回路１２の電源電圧の最大定格値は、インターフェースドライブ回路１、リードライト回路３、及び、ステッピングモータドライブ回路４の電源電圧の最大定格値よりも充分に高いものとする。
【００１８】
以上の構成により、過電圧の閾値よりも高い電源電圧が印加されている状態では、インターフェースドライブ回路１、リードライト回路３、及び、ステッピングモータドライブ回路４が導通しないため、過電圧の閾値を適切に設定しておけば、異常に高い電源電圧が印加された状態で導通して大電流が流れることにより、インターフェースドライブ回路１、リードライト回路３、及び、ステッピングモータドライブ回路４の回路素子が破壊されるという事態を未然に防止することができ、したがって、電源電圧の異常に起因して回路素子が破壊されるという不具合を低減することができる。
【００１９】
これに伴って、製造工程では人為的なミス（電源コネクタの誤挿入など）により不良品となる製品が殆どなくなるので、歩留まりが向上するとともに、不良品を救済するための回路装置の交換作業も少なくなって生産性が向上する。
【００２０】
また、本実施形態のＦＤＤ装置では、印加される電源電圧が過電圧の閾値以下になると、過電圧検出回路１２は過電圧検出信号の出力を解除するようになっているので、コントロール回路２の働きにより、インターフェースドライブ回路１、リードライト回路３、及び、ステッピングモータドライブ回路４が再び動作可能状態となる。したがって、過電圧の閾値より高い電源電圧を印加して待機状態となった後、動作を再開させるためには、正規の値の電源電圧を印加しさえすればよく、復帰処理が簡単である。
【００２１】
過電圧検出回路１２の一構成例を図２に示す。同図において、Ｒ１１、Ｒ１２、Ｒ２、Ｒ３１、Ｒ３２、Ｒ３３、Ｒ５Ｂ、及び、Ｒ５Ｃは抵抗、Ｑ１１、Ｑ１２、及び、Ｑ２はＰＮＰ型のバイポーラトランジスタ、Ｑ３１、Ｑ３２、Ｑ３３、Ｑ４１、Ｑ４２、Ｑ４３、Ｑ４４、Ｑ４５、及び、Ｑ５はＮＰＮ型のバイポーラトランジスタ、Ｃ１及びＣ２はコンデンサ、ＩＮＶはインバータ回路である。
【００２２】
抵抗Ｒ２の一端にはＦＤＤ装置用の信号処理回路装置５０に印加される電源電圧ＶCCが印加される。抵抗Ｒ２の他端は、抵抗Ｒ１１を介してトランジスタＱ１のエミッタ、抵抗Ｒ１２を介してトランジスタＱ１２のエミッタ、及び、トランジスタＱ２のエミッタに接続されている。トランジスタＱ１１、Ｑ１２、及び、Ｑ２のベースはトランジスタＱ２のコレクタに接続されている。トランジスタＱ１１及びＱ１２のコレクタはトランジスタＱ３１のコレクタに接続されている。
【００２３】
トランジスタＱ３１のエミッタは抵抗Ｒ３１を介して、トランジスタＱ３２のエミッタは抵抗Ｒ３２を介して、トランジスタＱ３３のエミッタは抵抗Ｒ３３を介して、それぞれ接地される。トランジスタＱ３１、Ｑ３２、及び、Ｑ３３のベースはトランジスタＱ３１のコレクタに接続されている。トランジスタＱ３２とＱ３３のコレクタは共通に接続されている。トランジスタＱ４１、Ｑ４２、Ｑ４３、Ｑ４４、Ｑ４５はそれぞれダイオード接続されており、トランジスタＱ２のコレクタとトランジスタＱ３２、Ｑ３３のコレクタとの間に直列に順方向に接続されている。
【００２４】
トランジスタＱ３２、Ｑ３３のコレクタは、抵抗Ｒ５Ｂを介してトランジスタＱ５のベースに接続されており、また、コンデンサＣ１の一端に接続されている。トランジスタＱ５のベースはコンデンサＣ２の一端に接続されている。コンデンサＣ１、Ｃ２のそれぞれの他端は接地されており、発振的な動作を防止するために用いられる。
【００２５】
トランジスタＱ５のエミッタは接地される。トランジスタＱ５のコレクタには抵抗Ｒ５Ｃを介してＦＤＤ装置用の信号処理回路装置５０に印加される電源電圧ＶCCが印加される。インバータＩＮＶの入力側はトランジスタＱ５のコレクタに接続されている。インバータＩＮＶの出力は端子ＴOUTから出力される。
【００２６】
以上の構成により、抵抗Ｒ３１、Ｒ３２、及び、Ｒ３３が等しい抵抗値を示すものとすると、トランジスタＱ３１のコレクタに流れる電流Ｉ1と、トランジスタＱ３２及びＱ３３のコレクタに流れる電流の和Ｉ2との関係は、
２・Ｉ1＝Ｉ2 …（式１）
となる。
【００２７】
次に、トランジスタＱ１１及びＱ１２のベース−エミッタ間の電圧ＶBE1、トランジスタＱ２のベース−エミッタ間の電圧ＶBE2は、
ＶBE1＝（ｋＴ／ｑ）・ｌｎ｛Ｉ1／（２・ＩS）｝…（式２）
ＶBE2＝（ｋＴ／ｑ）・ｌｎ（Ｉ2／ＩS）        …（式３）
となる（但し、ＩSはトランジスタの飽和電流、ｑは電子の電荷量、ｋはボルツマン定数、Ｔは絶対温度である）。
【００２８】
また、抵抗Ｒ１１及びＲ１２の抵抗値をＲ1とすると、
Ｉ1＝２・（ＶBE2−ＶBE1）／Ｒ1
であるので、上記（式２）及び（式３）を用いて、
Ｉ1＝２・（１／Ｒ1）・（ｋＴ／ｑ）・ｌｎ４ …（式４）
となる。
【００２９】
したがって、抵抗Ｒ２の抵抗値をＲ2、トランジスタＱ２、Ｑ４１、Ｑ４２、Ｑ４３、Ｑ４４、Ｑ４５、及び、Ｑ５のベース−エミッタ間の順方向電圧をＶFとすると、トランジスタＱ５がＯＮする条件は、ＦＤＤ装置用の信号処理回路装置５０に印加される電源電圧ＶCCが、
ＶCC＞（Ｉ1＋Ｉ2）・Ｒ2＋７ＶF
となり、（式１）及び（式４）より、
ＶCC＞６・（Ｒ2／Ｒ1）・（ｋＴ／ｑ）・ｌｎ４＋７ＶF …（式５）
となる。
【００３０】
以上の構成により、上記過電圧検出回路では、各素子の具体値を、Ｒ1＝４[kΩ]、Ｒ2＝６８[kΩ]、抵抗Ｒ３１、Ｒ３２、及び、Ｒ３３の抵抗値を１[kΩ]、抵抗Ｒ５Ｂ及びＲ５Ｃの抵抗値を５０[kΩ]、コンデンサＣ１及びＣ２の容量値を５[pF]とし、ｋＴ／ｑ＝２６[mV]、ＶF＝０．７[V]とすると、約８．６[V]以上の電源電圧が印加されると、トランジスタＱ５がＯＮとなり、トランジスタＱ５のコレクタの電圧はほぼグランドレベルに低下するので、インバータＩＮＶからはハイレベルの電圧が出力される。すなわち、この過電圧検出回路ではハイレベルの電圧が過電圧検出信号となる。
【００３１】
尚、ダイオード接続されたトランジスタの数は５個となっているが、この数は、（式５）の右辺に関して、第１項が正の温度特性を、第２項が負の温度特性をそれぞれ有しているので、温度変化に伴う各項の変動が打ち消し合うように決定されたものである。
【００３２】
また、本実施形態のＦＤＤ装置用の信号処理回路装置５０では、インターフェースドライブ回路１、リードライト回路３、及び、ステッピングモータドライブ回路４の電源電圧の最大定格値は約７[V]となっている。これに対して、上記過電圧検出回路による過電圧の閾値は８．６[mV]となっている。過電圧の閾値は最大定格値に設定することが理想的であるが、このように過電圧の閾値を最大定格値よりも高い値に設定しているのは、以下の理由によるものである。
【００３３】
それは、過電圧の閾値を電源電圧の最大定格値に設定していると、トランジスタのベース−エミッタ間の順方向電圧のばらつきにより、正規の値の電源電圧が印加されていても、過電圧検出信号が出力されて、待機状態に陥るおそれがあるからである。
【００３４】
尚、上記実施形態のＦＤＤ装置の信号処理回路装置では、過電圧検出回路から出力される過電圧検出信号に基づいてコントロール回路が各回路を待機状態にするようになっているが、過電圧検出信号自体でコントロール回路も含めた各回路が待機状態となるように構成してもよい。このようにしておけば、上記実施形態のように、コントロール回路にレギュレータを介して電源電圧が印加されない場合にも対応することができる。
【００３５】
また、過電圧検出信号でスピンドルモータドライブ回路５をも待機状態にするようにしても良い。スピンドルモータドライブ回路５をＦＤＤ装置用の信号処理回路装置５０に内蔵した場合も同様にすれば良い。
【００３６】
また、上記実施形態のＦＤＤ装置の信号処理回路装置では、電源電圧が高くなりすぎた場合に各回路を待機状態にするようになっているが、これに加えて、電源電圧が低くなりすぎた場合にも各回路を待機状態にするようにすれば、不安定な動作にならなくなって更に良い。また、ＦＤＤ装置を例に挙げて本発明を説明したが、本発明はＦＤＤ装置に限定されるものではなく、ＨＤＤ装置等のその他の磁気ディスク駆動装置であってもよい。
【００３７】
【発明の効果】
以上説明したように、本発明の磁気ディスク駆動装置用の信号処理回路装置によれば、過電圧の閾値よりも高い電源電圧が印加された状態では各回路が導通しないため、過電圧の閾値を適切に設定しておけば、異常に高い電源電圧が印加された状態で導通して各回路に大電流が流れることにより各回路の素子が破壊されるという事態を未然に防止することができ、したがって、電源電圧の異常に起因して回路素子が破壊されるという不具合を低減することができる。
【００３８】
これに伴って、製造工程では人為的なミス（電源コネクタの誤挿入など）により不良品となる製品が殆どなくなるので、歩留まりが向上するとともに、不良品を救済するための回路装置の交換作業が少なくなって生産性が向上する。
【図面の簡単な説明】
【図１】  本発明の一実施形態であるＦＤＤ装置のブロック図である。
【図２】  過電圧検出回路の一構成例を示す図である。
【図３】  従来例のＦＤＤ装置のブロック図である。
【符号の説明】
１    インターフェースドライブ回路
２    コントロール回路
３    リードライト回路
４    ステッピングモータドライブ回路
５    スピンドルモータドライブ回路
６    リードライトヘッド
７    イレーズヘッド
８    ステッピングモータ
９    スピンドルモータ
１０    インデックスセンサ
１１    トラックセンサ
１２    過電圧検出回路
５０    本発明の一実施形態であるＦＤＤ装置用の信号処理回路装置
６０    従来例のＦＤＤ装置用の信号処理回路装置
１００    ホスト装置
Ｒ１１    抵抗
Ｒ１２    抵抗
Ｒ２      抵抗
Ｒ３１    抵抗
Ｒ３２    抵抗
Ｒ３３    抵抗
Ｒ５Ｂ    抵抗
Ｒ５Ｃ    抵抗
Ｑ１１    ＰＮＰ型のバイポーラトランジスタ
Ｑ１２    ＰＮＰ型のバイポーラトランジスタ
Ｑ２      ＰＮＰ型のバイポーラトランジスタ
Ｑ３１    ＮＰＮ型のバイポーラトランジスタ
Ｑ３２    ＮＰＮ型のバイポーラトランジスタ
Ｑ３３    ＮＰＮ型のバイポーラトランジスタ
Ｑ４１    ＮＰＮ型のバイポーラトランジスタ
Ｑ４２    ＮＰＮ型のバイポーラトランジスタ
Ｑ４３    ＮＰＮ型のバイポーラトランジスタ
Ｑ４４    ＮＰＮ型のバイポーラトランジスタ
Ｑ４５    ＮＰＮ型のバイポーラトランジスタ
Ｑ５      ＮＰＮ型のバイポーラトランジスタ
Ｃ１、Ｃ２    コンデンサ
ＩＮＶ    インバータ回路
【図１】
0003792082.tif 000002
【図２】
0003792082.tif 000003
【図３】
0003792082.tif 000004