(57)【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に非晶質シリコン膜を形成する工程と、
上記非晶質シリコン膜にその非晶質シリコン膜の結晶化を助長する触媒元素を導入する工程と、
上記結晶化を助長する触媒元素が導入された上記非晶質シリコン膜を加熱処理することによって、上記非晶質シリコン膜を結晶成長させて結晶性シリコン膜を形成する工程と、
上記結晶性シリコン膜上に所定の間隔をあけて２つの島領域になるように導電型を有する非晶質シリコン膜を成膜する工程と、
上記結晶性シリコン膜および上記導電型を有する非晶質シリコン膜を覆うゲート絶縁膜を形成する工程と、
上記ゲート絶縁膜を形成した後、上記ゲート絶縁膜上に上記所定の間隔をあけて２つの島領域になるように成膜された上記導電型を有する非晶質シリコン膜の内側の一部が重なるようにゲート電極を形成する工程と、
上記ゲート電極を形成した後、上記ゲート絶縁膜上および上記ゲート電極上に層間絶縁膜を形成する工程と、
上記層間絶縁膜を形成した後、上記ゲート電極をマスクとしてエネルギービーム照射により上記導電型を有する非晶質シリコン膜の結晶化を行う工程と有することを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
上記導電型を有する非晶質シリコン膜が、シランガス,水素ガス,ＰＨ3ガスの混合ガスまたはシランガス,水素ガス,Ｂ2Ｈ6ガスの混合ガスを用いたプラズマＣＶＤ法により成膜されることを特徴とする半導体装置の製造方法。
【請求項３】
請求項１または２に記載の半導体装置の製造方法において、
上記非晶質シリコン膜を結晶成長させて結晶性シリコン膜を形成する工程において、上記結晶化を助長する触媒元素が導入された上記非晶質シリコン膜を加熱処理により結晶化させた後、その結晶化されたシリコン膜を、炉による熱処理、ランプアニール、レーザ照射のうちのいずれか１つの方法またはそれらの組合わせにより完全に結晶化させることを特徴とする半導体装置の製造方法。
【請求項４】
請求項１乃至３のいずれか１つに記載の半導体装置の製造方法において、
上記非晶質シリコン膜を結晶成長させて結晶性シリコン膜を形成する工程において、上記触媒元素の導入後の加熱処理を５４０℃〜６００℃の温度範囲内で行うことを特徴とする半導体装置の製造方法。
【請求項５】
請求項１乃至４のいずれか１つに記載の半導体装置の製造方法において、
上記触媒元素として少なくともニッケルを用いることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法において、
上記導電型を有する非晶質シリコン膜を、ランプアニールまたはレーザ照射のいずれかの一方の方法またはその組合わせにより結晶化させると同時に上記結晶性シリコン膜に含まれる触媒元素をゲッタリングすることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に関する。さらに詳しく言えば、非晶質シリコン膜を結晶化した結晶性シリコン膜を活性領域とする半導体装置の製造方法に関する。特に、この発明は、絶縁表面を有する基坂上に設けられた薄膜トランジスタ(ＴＦＴ)を用いた半導体装置に有効であり、アクティブマトリックス型の液晶表示装置,密着型イメージセンサまたは三次元ＩＣ(集積回路)等に利用できる。
【０００２】
【従来の技術】
近年、大型で高解像度の液晶表示装置や、高速で高解像度の密着型イメージセンサや、三次元ＩＣ等の実現に向けて、ガラス等の絶縁基板上に高性能な半導体素子を形成することが試みられている。通常、上述の装置に用いられる半導体素子には、薄膜状のシリコン半導体を用いるのが一般的である。なお、上記薄膜状のシリコン半導体としては、非晶質シリコン半導体(ａ−Ｓi)からなるものと結晶性を有するシリコン膜からなるものとの２つに大別される。
【０００３】
上記非晶質シリコン半導体は、作製温度が低いために気相法で比較的容易に作成することが可能であり、量産性に富むために最も一般的に用いられている。しかしながら、結晶性を有するシリコン半導体に比べて導電性等の物性が劣るために、今後、上記液晶表示装置,密着型イメージセンサまたは三次元ＩＣのより高速な特性を実現するために、上記結晶性を有するシリコン半導体からなる薄膜状半導体装置の作製方法の確立が強く求められている。なお、結晶性を有するシリコン半導体としては、多結晶シリコンおよび微結晶シリコン等が知られている。
【０００４】
上記結晶性を有する薄膜状のシリコン半導体を得る方法として、
(１)  成膜時に結晶性を有する膜を直接成膜する方法
(２)  非晶質半導体膜を成膜しておき、その非晶質半導体膜に強光を照射して、そのエネルギーによって結晶化する方法
(３)  非晶質半導体膜を成膜しておき、その非晶質半導体膜に熱エネルギーを加えることにより結晶化する方法
が知られている。
【０００５】
しかしながら、上記(１)の方法においては、成膜工程と同時に結晶化が進行するので、大粒径の結晶性シリコンを得るには厚膜化が不可欠であり、良好な半導体物性を有する膜を基板上に全面に渡って成膜することが技術的に困難である。また、成膜温度が６００℃以上と高く、安価なガラス基板を使用できないというコスト上の問題がある。
【０００６】
また、上記(２)の方法においては、溶融固化過程の結晶化現象を利用するために、小粒径ながら粒界が良好に処理されて、高品質な結晶性シリコンが得られる。しかしながら、現在最も一般的に利用されているエキシマーレーザを使用する場合を例に取ると、レーザ光の安定性が十分ではないので大面積基板の全面を均一に処理して均一な結晶性を有するシリコン膜を得ることが難しく、同一基坂上に均一な特性の複数の半導体素子を得ることが困難であるという問題がある。さらに、レーザ光の照射面積が小さくスループットが低いという問題がある。
【０００７】
また、上記(３)の方法においては、上記(１),(２)の方法に比べると大面積に対応できるという利点はあるが、結晶化には６００℃以上の高温で数十時間に亘る加熱処理が必要である。すなわち、安価なガラス基板の使用とスループットの向上には、加熱温度を下げて短時間で結晶化させるという相反する問題点を同時に解決しなければならない。さらに、(３)の方法においては、固相結晶化現象を利用するために、結晶粒は基板面に平行に広がり数μｍの粒径を持つものさえ現れる。ところが、成長した結晶粒同士がぶつかり合って粒界が形成されるため、その粒界はキャリアに対するトラップ準位として働き、ＴＦＴの移動度を低下させる原因になる。
【０００８】
上記(３)の方法を応用して、より低温かつ短時間の加熱処理で、高品質であって均一な結晶性を有するシリコン膜を作成する方法が、特開平６−３３３８２４号公報,特開平６−３３３８２５号公報および特開平８−３３０６０２号公報で提案されている。これらの公報においては、非晶質シリコン膜の表面にニッケル等の金属元素を徴量に導入し、然る後に加熱処理を行うことによって、６００℃以下の低温でかつ数時間程度の処理時間で結晶化を行っている。
【０００９】
上記結晶化のメカニズムは、まず金属元素を核とした結晶核発生が早期に起こり、その後その金属元素が触媒となって結晶成長を促して、結晶化が急激に進行することで理解される。その意味で、今後これらの金属元素を触媒元素と呼ぶ。これらの触媒元素によって結晶化が助長されて、結晶成長した結晶性シリコン膜は、通常の固相成長法によって結晶化したシリコン膜が双晶構造であるのに対して、何本もの柱状結晶で構成されており、夫々の柱状結晶内部は単結晶に近い状態になっている。
【００１０】
上記結晶化を助長する触媒元素がシリコン膜中残存していると、正常なＴＦＴ特性が得られない。そこで、特開平６−３３３８２４号公報や特開平８−２３６４７１号公報に開示されているように、Ｐイオン等を用いたゲッタリングがなされている。触媒元素を含有するシリコン膜表面上にＰＳＧ(リンシリサイドガラス)膜を設け、これに含まれるリンにより触媒元素をゲッタリングする方法、触媒元素を含有するシリコン膜中にイオンドーピング法によりリンイオンを注入する方法、リンまたはボロンを有する膜を設け、そこに触媒元素をゲッタリングする方法等が提案されている。
【００１１】
上記触媒元素によって結晶化を助長する方法により得られた結晶性シリコン膜を用いたＴＦＴにおいて、オン電流とオフ電流(リーク電流)の比が大きく、耐圧が高いという性能が要求される。オフ電流の低減方法としてはデュアルゲート構造、ポリシリコンの薄膜化、ＬＤＤ(Lightly Doped Drain)構造が考えられているがいずれも一長一短がある。デュアルゲート構造は２個以上のトランジスタを並列に接続し、ゲート電極を共通にする方法であり、トランジスタをオフしたときのドレイン領域電界を緩和することによってオフ電流を減少させる。しかし、限られたスペースに２個以上のトランジスタを形成することは、絵素の開口率の低下につながってしまい、望ましくない。
【００１２】
ポリシリコンの薄膜化は、非常に簡便な方法であり、薄膜化によりソース領域とドレイン領域との間の抵抗を高くすることによりオフ電流の低減を図っている。しかし、期待されるほどの低減効果は得られていない。ＬＤＤ(Lightly Doped Drain) 構造は、例えば、ソース領域,ドレイン領域がｎ+層の場合、チャネル領域とソース領域との間およびチャネル領域とドレイン領域との間にｎ-層を設けている。これは、通常、ポリシリコン膜上にゲート電極を形成した後、ゲート電極をマスクとして低濃度イオンを注入してｎ-層を形成する。次に、ゲート電極の側壁にサイドウォール絶縁体を形成した後、再度イオン注入し、ｎ+層を形成することで実現される。
【００１３】
また、別の方法として、ゲート電極をマスクとして、斜め回転イオン注入によりｎ-層を形成した後、通常のイオン注入法にてｎ+層を形成する。この方法ではｎ-層が深くチャネル領域に入り込み、ゲート電極が大きく重なる構造となることから、ゲートオーバーラップＬＤＤ構造と呼ばれている。
【００１４】
どちらの構造においても、ドレイン領域電界を緩和させて耐圧の向上を図ることによりオフ電流を減少させることができるが、ゲート電極に電圧を印加していったとき、ソース領域ｎ-層の寄生抵抗により電流駆動能力が低下してしまう。一方、ゲートオーバーラップＬＤＤ構造においてはｎ-層がゲート電極の下に存在することにより、電流駆動能力を損なうことがない。
【００１５】
【発明が解決しようとする課題】
しかしながら、上記半導体装置では、イオン注入により、ソース領域,ドレイン領域(高濃度部分)とＬＤＤ領域(低濃度部分)とを形成する方法では、イオン注入条件の振れおよびゲート絶縁膜の膜厚分布の影響を受けて、ＬＤＤ領域の抵抗が大きくばらついて制御が困難であるという問題がある。また、イオン注入が複数回必要であり、サイドウォール絶縁体の形成または斜め回転イオン注入など製造工程が複雑になるため、プロセス的にも効率が良くないという問題がある。
【００１６】
そこで、この発明の目的は、ソース領域,ドレイン領域およびＬＤＤ領域の抵抗制御が正確でき、信頼性を向上できると共に、製造工程を簡素化して生産性を向上できる半導体装置の製造方法を提供することにある。
【００１７】
【課題を解決するための手段】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
【００２４】
【００２５】
【００２６】
【００２７】
【００２８】
【００２９】
【００３０】
【００３１】
【００３２】
【００３３】
【００３４】
【００３５】
上記目的を達成するため、この発明の半導体装置の製造方法は、絶縁表面を有する基板上に非晶質シリコン膜を形成する工程と、上記非晶質シリコン膜にその非晶質シリコン膜の結晶化を助長する触媒元素を導入する工程と、上記結晶化を助長する触媒元素が導入された上記非晶質シリコン膜を加熱処理することによって、上記非晶質シリコン膜を結晶成長させて結晶性シリコン膜を形成する工程と、上記結晶性シリコン膜上に所定の間隔をあけて２つの島領域になるように導電型を有する非晶質シリコン膜を成膜する工程と、上記結晶性シリコン膜および上記導電型を有する非晶質シリコン膜を覆うゲート絶縁膜を形成する工程と、上記ゲート絶縁膜を形成した後、上記ゲート絶縁膜上に上記所定の間隔をあけて２つの島領域になるように成膜された上記導電型を有する非晶質シリコン膜の内側の一部が重なるようにゲート電極を形成する工程と、上記ゲート電極を形成した後、上記ゲート絶縁膜上および上記ゲート電極上に層間絶縁膜を形成する工程と、上記層間絶縁膜を形成した後、上記ゲート電極をマスクとしてエネルギービーム照射により上記導電型を有する非晶質シリコン膜の結晶化を行う工程と有することを特徴としている。
【００３６】
上記半導体装置の製造方法によれば、上記結晶性を有するシリコン膜上に、予め不純物濃度(リン,ホウ素等)の決まった非晶質シリコン膜を成膜して、これを上記ゲート電極をマスクとしてエネルギービーム照射により結晶化して活性化することにより、ソース領域,ドレイン領域およびＬＤＤ領域(ソース側高抵抗領域,ドレイン側高抵抗領域)の抵抗の制御が容易にできる。上記非晶質シリコン膜のゲート電極と重なる部分であるＬＤＤ領域(ソース側高抵抗領域,ドレイン側高抵抗領域)は、エネルギービーム(例えばレーザまたはランプ)照射による活性化のとき、ゲート電極による遮蔽で活性化率を低減させることで、高抵抗領域が形成される。予め、不純物濃度(リンまたはホウ素)を決めて、エネルギービーム(例えばレーザまたはランプ)を一定のエネルギーで照射するので、ソース領域,ドレイン領域とＬＤＤ領域(ソース側高抵抗領域,ドレイン側高抵抗領域)の抵抗制御が容易にできる。また、結晶性を有するシリコン膜上に上記導電型を有する非晶質シリコン膜をＣＶＤ法等を用いて成膜することにより不純物濃度を容易に制御でき、その導電型を有する非晶質シリコン膜から形成されるソース領域,ドレイン領域およびＬＤＤ領域における不純物元素(リン,ホウ素等)の濃度プロファイルのピークを電流のパスが形成される上記結晶性シリコン膜上部側に選択的に持ってくることができる。また、ソース領域,ドレイン領域とＬＤＤ領域(ソース側高抵抗領域,ドレイン側高抵抗領域)を同時に形成できるのでプロセスの短縮化が可能となる。
【００３７】
また、一実施形態の半導体装置の製造方法は、上記導電型を有する非晶質シリコン膜が、シランガス,水素ガス,ＰＨ3ガスの混合ガスまたはシランガス,水素ガス,Ｂ2Ｈ6ガスの混合ガスを用いたプラズマＣＶＤ法により成膜されることを特徴としている。
【００３８】
上記実施形態の半導体装置の製造方法によれば、上記導電型を有する非晶質シリコン膜をシランガス,水素ガス,ＰＨ3ガスまたはＢ2Ｈ6ガスを用いたプラズマＣＶＤ法により成膜するので、ガス量を調整することにより、イオン注入方法と比較して、精度良く不純物元素(リンまたはホウ素)をドーピングできる。
【００３９】
また、一実施形態の半導体装置の製造方法は、上記非晶質シリコン膜を結晶成長させて結晶性シリコン膜を形成する工程において、上記結晶化を助長する触媒元素が導入された上記非晶質シリコン膜を加熱処理により結晶化させた後、その結晶化されたシリコン膜を、炉による熱処理、ランプアニール、レーザ照射のうちのいずれか１つの方法またはそれらの組合わせにより完全に結晶化させることを特徴としている。
【００４０】
上記実施形態の半導体装置の製造方法によれば、炉による熱処理、ランプアニール、レーザ照射のうちのいずれか１つの方法またはそれらの組合わせにより、触媒元素が導入された非晶質シリコン層を十分に結晶化させることが可能となる。熱処理またはランプ照射において、上記非晶質シリコン膜を完全に結晶化させず、その後のレーザにより完全結晶化させることが特に望ましい。すなわち、熱処理とレーザの組み合せ、または、ランプアニールとレーザの組み合せにより結晶化を行うことが特に望ましく、これにより、トランジスタ特性が飛躍的に向上する。
【００４１】
また、一実施形態の半導体装置の製造方法は、上記非晶質シリコン膜を結晶成長させて結晶性シリコン膜を形成する工程において、上記触媒元素の導入後の加熱処理を５４０℃〜６００℃の温度範囲内で行うことを特徴としている。
【００４２】
上記実施形態の半導体装置の製造方法によれば、上記触媒元素の導入後に５４０℃〜６００℃の温度範囲内で加熱処理を行うとき、上記非晶質シリコン膜が完全に結晶化してしまうことがない。したがって、結晶化促進のための触媒元素の導入後、加熱処理によって結晶化させるときに結晶化を不完全にしておき、レーザアニールにより完全結晶化させることにより、トランジスタ特性を良好にできる。
【００４３】
また、一実施形態の半導体装置の製造方法は、上記触媒元素として少なくともニッケルを用いることを特徴としている。
【００４４】
上記実施形態の半導体装置の製造方法によれば、通常、上記触媒元素はシリサイド化することによって非晶質シリコン膜の結晶成長を助長する。例えば、上記触媒元素としてのニッケルのシリサイド化合物であるＮiＳi2の結晶構造は、種々の触媒元素のシリサイド化合物中で最も単結晶シリコンの結晶構造と類似しており、その格子定数も結晶シリコンの格子定数に非常に近い。したがって、上記ＮiＳi2は非晶質シリコン膜の結晶化に最高の鋳型として作用し、上記非晶質シリコン膜の結晶化が大いに促進される。
【００４５】
また、一実施形態の半導体装置の製造方法は、上記導電型を有する非晶質シリコン膜を、ランプアニールまたはレーザ照射のいずれかの一方の方法またはその組合わせにより結晶化させると同時に上記結晶性シリコン膜に含まれる触媒元素をゲッタリングすることを特徴としている。
【００４６】
上記実施形態の半導体装置の製造方法によれば、ＬＤＤ領域としたい部分をゲート電極で遮蔽し、活性化率を下げて、高抵抗化することが可能となる。
【００４７】
【発明の実施の形態】
以下、この発明の半導体装置の製造方法を図示の実施の形態により詳細に説明する。
【００４８】
図１,図２はこの発明の実施の一形態の半導体装置の製造方法を示す工程図である。この発明の半導体装置の製造方法を、ガラス基板上にＮ型ＴＦＴを作成する工程に適用したものである。この実施の形態におけるＴＦＴは、アクティブマトリックス型のドライバ回路や画素部分は勿論のこと、薄膜集積回路を構成する素子としても利用可能である。なお、この実施の形態では、それらの代表として、基坂上に数十万から数百万のＮ型ＴＦＴを特に均一に作成する必要がある液晶表示装置用アクティブマトリックス基坂の画素用ＴＦＴについて説明する。
【００４９】
図１(a)〜(e)および図２(a)〜(d)は、この発明におけるＮ型薄膜トランジスタの製造工程を工程順に示したものである。実際には数十万個以上のＴＦＴで構成されるが、この実施の形態においては１個のＴＦＴに簡略化して説明する。
【００５０】
まず、図１(a)に示すように、ガラス基板等の絶縁性基板１０１上にプラズマＣＶＤ法によって厚さ２００ｎｍの酸化シリコンによる下地膜１０２を形成する。次に、プラズマＣＶＤ法によって、厚さ２５〜８０ｎｍ(例えば４０ｎｍ)の真性非晶質シリコン膜を成膜する。その後、不要な部分の非晶質シリコン膜を除去して素子間分離を行い、後に薄膜トランジスタのソース領域,ドレイン領域およびチャネル領域となる素子形成領域である結晶性シリコン膜１０３を形成し、多数の島領域とする。アクティブマトリックス型液晶表示装置にこの発明を適用する場合、マトリックス状に島領域が配置されることになる。
【００５１】
次に、スパッタリング法によって、結晶性シリコン膜１０３に表面濃度ｌ×ｌ０13〜ｌ×ｌ０15ａｔｏｍｓ／ｃｍ2(例えば、７×ｌ０13ａｔｏｍｓ／ｃｍ2とする)になるようにＮiを添加する。そうした後、不活性雰囲気下で５４０℃〜６２０℃で数時間の加熱処理を施す。この実施の形態においては、窒素雰囲気下で５８０℃にて４時間の熱処理を行った。ただし、Ｎｉの添加方法はスパッタリング法に限定されず、Ｎｉ化合物から成る塗布液を用いて、塗布膜を形成する方法などを用いてもよい。
【００５２】
続いて、レーザ照射によって結晶化を行う。レーザ光としては、波長２４８ｎｍ、パルス幅２０ｎｓｅｃのＫrＦエキシマーレーザを用いるが、他のレーザであっても差し支えない。レーザ光の照射条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ2(例えば２５０ｍＪ／ｃｍ2)とし、一か所につき２〜１０ショット(例えば２ショット)とする。このレーザ光の照射時に基板を２００〜４５０℃程度に加熱することは有用である。その後、レジスト膜１０４を設け、ｎ型非晶質シリコン膜を形成するためのパターニングを行う。
【００５３】
次に、レジストパターニング後、図１(b)に示すように、プラズマＣＶＤ法により、ｎ型非晶質シリコン膜１０５,１０５を形成する。このときの条件は、基板温度１７０℃、パワー０.５Ｗ／ｃｍ2、圧力０.２ｔｏｒｒ、ＳiＨ4のガス流量１００ｓｃｃｍ 、Ｈ2のガス流量３００ｓｃｃｍ 、ＰＨ3のガス流量２０ｓｃｃｍで行う。上記ｎ型非晶質シリコン膜１０５,１０５の膜厚は３０ｎｍに設定した。そして、ｎ型非晶質シリコン膜１０５,１０５を形成した後、図１(c)に示すように、レジスト膜１０４を除去する。
【００５４】
その後、図１(d)に示すように、プラズマＣＶＤ法によって厚さ５０ｎｍ〜２５０ｎｍ(例えば１００ｎｍ)の酸化シリコン膜を成膜することによりゲート絶縁膜１０６を形成する。
【００５５】
引き続いて、図１(e)に示すように、スパッタリング法によって、厚さ４００〜８００ｎｍ(例えば６００ｎｍ)のアルミニウムを成膜した後、アルミニウム膜をパターニングして、ｎ型非晶質シリコン膜１０５,１０５とオーバーラップするようにゲート電極１０７を形成する。このオーバーラップの幅は０.５〜２μｍとする。この実施の形態では１.５μｍとした。なお、上記ゲート電極１０７は、アルミニウムに限定されるものではなく、タングステン、タンタル、モリブデン、銀のうちのいずれか１種類の金属またはそれらの組合わせによる積層膜を使用してもよい。
【００５６】
次に、図２(a)に示すように、エネルギービームとしてのレーザ光を照射することによって、ゲート電極１０７をマスクとしてｎ型非晶質シリコン膜１０５,１０５の結晶化および活性化を行う。このときのレーザ光としては、波長２４８ｎｍでパルス幅２０ｎｓｅｃのＫrＦエキシマーレーザを用いたが、他のレーザであっても差し支えない。レーザ光の照射条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ2、例えば２５０ｍＪ／ｃｍ2とし、一か所につき２〜１０ショット(例えば２ショット)とする。また、レーザ以外に紫外線ランプを用いても良く、レーザとランプの組み合せでもよい。
【００５７】
これにより、図２(b)に示すように、レーザ光が照射される部分は、活性化率が高くなって低抵抗領域(ソース領域１０９a,ドレイン領域１０９b)となり、ゲート電極１０７で光が遮蔽される部分は、高抵抗領域であるＬＤＤ領域(ソース側高抵抗領域１０８a,ドレイン側高抵抗領域１０８b)となる。また、結晶性シリコン膜１０３中の触媒元素がｎ型シリコン領域(ソース領域１０９a,ドレイン領域１０９b)にゲッタリングされる。
【００５８】
次に、図２(c)に示すように、プラズマＣＶＤ法によって厚さ６００ｎｍの窒化シリコン膜を成膜することにより層間絶縁膜１１０を形成する。続いて、４００℃、２０気圧以下の窒素雰囲気中で１時間加熱処理を行ない、結晶性シリコン膜１０３の水素化を行う。
【００５９】
次に、図２(d)に示すように、ソース領域１０９a,ドレイン領域１０９b上の窒化シリコン膜１１０にコンタクトホールを夫々形成して、金属材料(例えば窒化チタンとアルミニウム)の多層膜によって薄膜トランジスタの金属配線１１１を形成する。さらに、この薄膜トランジスタを液晶表示装置等の画素スイッチング素子として用いる場合には、金属電極１１１の代わりにＩＴＯ(Indium-Tin-Oxide：錫添加酸化インジウム)による画素電極(図示せず)を形成し、薄膜トランジスタを完成させる。
【００６０】
上記実施の形態では、結晶化を助長する触媒元素としてニッケルを添加したが、ニッケル,コバルト,パラジウム,白金,銅,銀,金,インジウム,錫,アルミニウムおよびアンチモンのうちの１種類または２種類以上の元素を組み合わせて用いてもよい。
【００６１】
【発明の効果】
以上より明らかなように、この発明の半導体装置の製造方法によれば、絶縁表面を有する基板上に形成された結晶性を有するシリコン膜に活性領域が構成され、ソース領域,ドレイン領域の部分をデポドープにより形成し、レジストワークとゲート形成方法および結晶化方法によりＬＤＤ領域を形成することによりＬＤＤ領域の抵抗制御が容易となり、オフ電流など信頼性が向上できる。また、ソース領域,ドレイン領域およびＬＤＤ領域を同時に形成することができ、製造工程を簡素化でき、生産性を向上させることができる。
【図面の簡単な説明】
【図１】  図１はこの発明の実施の一形態の半導体装置の製造方法を示す工程断面図である。
【図２】  図２は図１に続く工程断面図である。
【符号の説明】
１０１…絶縁性基板、
１０２…下地膜、
１０３…結晶性シリコン膜、
１０４…レジスト、
１０５…ｎ型非晶質シリコン膜、
１０６…ゲート絶縁膜、
１０７…ゲート電極、
１０８a…ソース側高抵抗領域、
１０８b…ドレイン側高抵抗領域、
１０９a…ソース領域、
１０９b…ドレイン領域、
１１０…層間絶縁膜、
１１１…金属電極。
【図１】
0003859516.tif 000002
【図２】
0003859516.tif 000003