(57)【特許請求の範囲】
【請求項１】
凹凸形成用カードを用いて、半導体ウェハ上に形成された複数の半導体装置の検査用電極の表面部に凹凸を形成する凹凸形成工程と、
前記半導体ウェハと、前記複数の半導体装置の検査用電極と対応する部位にバンプを有するコンタクタとを接触させて、表面部に凹凸が形成された前記検査用電極と前記バンプとを電気的に接続する電極接続工程と、
前記バンプを介して前記検査用電極に電源電圧又は信号を印加して、前記複数の半導体装置の電気特性の良否を検査する特性検査工程とを備えていることを特徴とする半導体装置の検査方法。
【請求項２】
前記凹凸形成工程は、前記検査用電極の表面に形成されている自然酸化膜に破れ目を形成する工程を含み、
前記電極接続工程は、前記凹凸形成工程において形成された自然酸化膜の破れ目に新しい自然酸化膜が形成される前に、前記検査用電極と前記バンプとを電気的に接続する工程を含むことを特徴とする請求項１に記載の半導体装置の検査方法。
【請求項３】
前記電極接続工程は、前記検査用電極の表面に形成されている自然酸化膜を破りつつ、前記検査用電極と前記バンプとを電気的に接続する工程を含むことを特徴とする請求項１に記載の半導体装置の検査方法。
【請求項４】
半導体ウェハの上に形成された複数の半導体装置の検査用電極に電源電圧又は信号を印加して前記複数の半導体装置の電気特性の良否を検査する特性検査工程と、
前記半導体ウェハと、前記複数の半導体装置の検査用電極と対応する位置にプローブ端子を有するコンタクタとを接触させて、前記検査用電極と前記プローブ端子とを接続する電極接続工程と、
前記特性検査工程において電気的特性が良であると認識された良品半導体装置の全ての前記検査用電極のうちの少なくとも２つの検査用電極に、前記半導体ウェハと接触している前記コンタクタのプローブ端子を介して電源電圧又は信号を印加して前記検査用電極と前記プローブ端子との電気的接続の良否を検査する接続検査工程と、
前記接続検査工程における検査結果が良好であると判断する場合に、前記半導体ウェハと接触している前記コンタクタのプローブ端子を介して前記検査用電極に電源電圧又は信号を印加してバーンインを行なうバーンイン工程とを備えていることを特徴とする半導体装置の検査方法。
【請求項５】
半導体ウェハの上に形成された複数の半導体装置の検査用電極に電源電圧又は信号を印加して前記複数の半導体装置の電気特性の良否を検査する特性検査工程と、
前記特性検査工程において得られた半導体装置の電気特性の良否結果を良否データとして保存しておくデータ保存工程と、
前記半導体ウェハと、前記複数の半導体装置の検査用電極と対応する位置にプローブ端子を有するコンタクタとを接触させて、前記検査用電極と前記プローブ端子とを接続する電極接続工程と、
前記複数の半導体装置の前記検査用電極に、前記半導体ウェハと接触している前記コンタクタのプローブ端子を介して電源電圧又は信号を印加して前記検査用電極と前記プローブ端子との電気的接続の良否を検査し、該検査により得られた良否結果と前記データ保存工程において保存されている良否データとを比較することにより、前記検査用電極と前記プローブ端子との電気的接続の良否を検査する接続検査工程と、
前記接続検査工程における検査結果が良好であると判断する場合に、前記半導体ウェハと接触している前記コンタクタのプローブ端子を介して前記検査用電極に電源電圧又は信号を印加してバーンインを行なうバーンイン工程とを備えていることを特徴とする半導体装置の検査方法。
【請求項６】
半導体ウェハ上に形成された複数の半導体装置の検査用電極と対応する部位に、前記検査用電極の表面部に凹凸を形成するための凹凸形成用バンプを有する凹凸形成用カードからなる凹凸形成手段と、
前記検査用電極と前記凹凸形成用バンプとが接触するように、半導体ウェハと前記凹凸形成手段とを互いに接近させる第１の接近手段と、
前記検査用電極と、前記複数の半導体装置の検査用電極と対応する部位にバンプを有するコンタクタの前記バンプとが接触するように、半導体ウェハと前記コンタクタとを互いに接近させる第２の接近手段と、
前記検査用電極と接触している前記バンプに電源電圧又は信号を印加して、前記複数の半導体装置の電気特性の良否を検査する特性検査手段とを備えていることを特徴とする半導体装置の検査装置。
【請求項７】
前記検査用電極と前記凹凸形成用バンプとをアライメントするアライメント手段をさらに備えていることを特徴とする請求項６に記載の半導体装置の検査装置。
【請求項８】
前記凹凸形成手段は、前記凹凸形成用バンプに付着した付着物を除去する付着物除去手段を有していることを特徴とする請求項６に記載の半導体装置の検査装置。
【請求項９】
半導体ウェハの上に形成された複数の半導体装置の検査用電極に電源電圧又は信号を印加して前記複数の半導体装置の電気特性の良否を検査する特性検査手段と、
前記半導体ウェハと、前記複数の半導体装置の検査用電極と対応する位置にプローブ端子を有するコンタクタとを接触させて、前記検査用電極と前記プローブ端子とを接続させる電極接続手段と、
前記特性検査手段により電気的特性が良であると認識された良品半導体装置の全ての前記検査用電極のうちの少なくとも２つの検査用電極に、前記半導体ウェハと接触している前記コンタクタのプローブ端子を介して電源電圧又は信号を印加して、前記検査用電極と前記プローブ端子との電気的接続の良否を検査する接続検査手段とを備えていることを特徴とする半導体装置の検査装置。
【請求項１０】
半導体ウェハの上に形成された複数の半導体装置の検査用電極に電源電圧又は信号を印加して前記複数の半導体装置の電気特性の良否を検査し、得られた電気的特性の良否結果を良否データとして保存しておく特性検査手段と、
前記半導体ウェハと、前記複数の半導体装置の検査用電極と対応する位置にプローブ端子を有するコンタクタとを接触させて、前記検査用電極と前記プローブ端子とを接続する電極接続手段と、
前記複数の半導体装置の前記検査用電極に、前記半導体ウェハと接触している前記コンタクタのプローブ端子を介して電源電圧又は信号を印加して、前記検査用電極と前記プローブ端子との電気的接続の良否を検査し、該検査により得られた良否結果と前記特性検査手段に保存されている良否データとを比較することにより、前記検査用電極と前記プローブ端子との電気的接続の良否を検査する接続検査手段とを備えていることを特徴とする半導体装置の検査装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の検査方法及び検査装置に関し、特に、半導体ウェハに形成された複数の半導体集積回路装置に対して一括してバーンインを行なう半導体装置の検査方法及び検査装置に関する。
【０００２】
【従来の技術】
従来、半導体装置は、半導体集積回路素子とリードフレームとがボンディングワイヤによって電気的に接続された後、半導体集積回路素子とリードフレームのリードとが樹脂又はセラミックスにより封止された状態で供給されて、プリント基板に実装される。
【０００３】
ところが、電子機器の小型化及び低価格化の要求から、半導体装置を半導体ウェハから切り出したままのベアチップ状態で回路基板に実装する方法が開発されており、品質が保証されたベアチップを低価格で供給することが望まれている。ベアチップに対して品質保証を行なうためには、一の半導体ウェハ上に形成された複数の半導体装置に対して一括してバーンインを行なうことが低コスト化の点で好ましい。
【０００４】
このため、半導体ウェハ上に形成された複数の半導体装置の各検査用電極と接続されるバンプを有するコンタクタを用いて、半導体ウェハ上に形成された複数の半導体装置に対してウェハ状態で一括してバーンインを行なう検査方法が提案されている。
【０００５】
ところで、半導体ウェハ上に形成された複数の半導体装置に対してウェハ状態で一括してバーンイン工程を行なうためには、バーンイン工程の前に各半導体装置に対して行なう電気特性の良否判定工程も、ウェハ状態で一括して行なう必要がある。このため、電気特性の良否判定工程は、半導体ウェハの上に形成された複数の半導体装置の検査用電極と対応する位置にバンプを有し且つ半導体ウェハと同程度の大きさを持つプローブカードを用い、プローブカードのバンプと半導体装置の検査用電極とのアライメントを行なった後、プローブカードを半導体ウェハに押し付けてプローブカードの各バンプと半導体装置の各検査用電極とを接触させ、その後、バンプに電源電圧や信号を印加して半導体装置の電気特性の検査を行なう。
【０００６】
【発明が解決しようとする課題】
ところで、半導体装置の検査用電極は通常アルミニウム等の酸化し易い金属により形成されているため、検査用電極の表面はアルミナ等の表面酸化膜によって覆われている。このため、プローブカードのバンプと半導体装置の検査用電極との良好な電気的接続を得るためには、プローブカードを半導体ウェハに対して押圧し、該押圧力によって表面酸化膜を破る必要がある。
【０００７】
ところが、半導体ウェハ上に形成される半導体装置の数が多くなってくると、プローブカードに形成されるバンプの数が増加し、バンプ１個当たりに加えられる押圧力は減少せざるを得ない。このため、表面酸化膜をバンプによって確実に破ることができなくなり、バンプと検査用電極との間の接触抵抗にバラツキが生じ、バーンイン工程の前に行なう電気特性の良否の検査が正確に行なわれないという第１の問題がある。
【０００８】
また、半導体ウェハ上に形成された複数の半導体装置の各検査用電極に、コンタクタのバンプを介して電源電圧又は信号を印加してウェハ状態で一括してバーンインを行なう際に、半導体ウェハとコンタクトとのアライメントが正確に行なわれていなかったり又は複数の半導体装置の各検査用電極とコンタクタの各バンプとの間に異物が介在したりすると、検査用電極とバンプとの電気的接続が確実に行なわれないために、バーンインが正確に行なわれないという第２の問題もある。
【０００９】
前記に鑑み、本発明は、バーンイン工程の前に行なう電気特性の検査が正確に行なわれるようにすることを第１の目的とし、バーンイン工程のおいて検査用電極とバンプとの電気的接続を確実にしてバーンインが正確に行なわれるようにすることを第２の目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る第１の半導体装置の検査方法は、前記の第１の目的を達成するものであって、凹凸形成用カードを用いて、半導体ウェハ上に形成された複数の半導体装置の検査用電極の表面部に凹凸を形成する凹凸形成工程と、半導体ウェハと、複数の半導体装置の検査用電極と対応する部位にバンプを有するコンタクタとを接触させて、表面部に凹凸が形成された検査用電極とバンプとを電気的に接続する電極接続工程と、バンプを介して検査用電極に電源電圧又は信号を印加して、複数の半導体装置の電気特性の良否を検査する特性検査工程とを備えている。
【００１１】
第１の半導体装置の検査方法によると、半導体装置の検査用電極の表面部に凹凸を形成した後に、半導体装置の検査用電極とコンタクタのバンプとを電気的に接続するため、検査用電極とバンプとは検査用電極の表面部に形成されている自然酸化膜が破れたり波打ったりしている状態で接触するので、検査用電極とバンプとは電気的に確実に接続する。
【００１２】
第１の半導体装置の検査方法において、凹凸形成工程は、検査用電極の表面に形成されている自然酸化膜に破れ目を形成する工程を含み、また、電極接続工程は、凹凸形成工程において形成された自然酸化膜の破れ目に新しい自然酸化膜が形成される前に、検査用電極とバンプとを電気的に接続する工程を含むことが好ましい。
【００１３】
第１の半導体装置の検査方法において、電極接続工程は、検査用電極の表面に形成されている自然酸化膜を破りつつ、検査用電極とバンプとを電気的に接続する工程を含むことが好ましい。
【００１４】
本発明に係る第２の半導体装置の検査方法は、前記の第２の目的を達成するものであって、半導体ウェハの上に形成された複数の半導体装置の検査用電極に電源電圧又は信号を印加して複数の半導体装置の電気特性の良否を検査する特性検査工程と、半導体ウェハと、複数の半導体装置の検査用電極と対応する位置にプローブ端子を有するコンタクタとを接触させて、検査用電極とプローブ端子とを接続する電極接続工程と、特性検査工程において電気的特性が良であると認識された良品半導体装置の全ての検査用電極のうちの少なくとも２つの検査用電極に、半導体ウェハと接触しているコンタクタのプローブ端子を介して電源電圧又は信号を印加して検査用電極とプローブ端子との電気的接続の良否を検査する接続検査工程と、接続検査工程における検査結果が良好であると判断する場合に、半導体ウェハと接触しているコンタクタのプローブ端子を介して検査用電極に電源電圧又は信号を印加してバーンインを行なうバーンイン工程とを備えている。
【００１５】
第２の半導体装置の検査方法によると、電気的特性が良であると認識された良品半導体装置の全ての検査用電極のうちの少なくとも２つの検査用電極にプローブ端子を介して電源電圧又は信号を印加して検査用電極とプローブ端子との電気的接続の良否を検査し、該検査の結果が良好であると判断する場合にバーンインを行なうため、バーンイン工程は、半導体ウェハとコンタクタとのアライメントが正確に行なわれた状態で行なわれる。
【００１６】
本発明に係る第３の半導体装置の検査方法は、前記の第２の目的を達成するものであって、半導体ウェハの上に形成された複数の半導体装置の検査用電極に電源電圧又は信号を印加して複数の半導体装置の電気特性の良否を検査する特性検査工程と、特性検査工程において得られた半導体装置の電気特性の良否結果を良否データとして保存しておくデータ保存工程と、半導体ウェハと、複数の半導体装置の検査用電極と対応する位置にプローブ端子を有するコンタクタとを接触させて、検査用電極とプローブ端子とを接続する電極接続工程と、複数の半導体装置の検査用電極に、半導体ウェハと接触しているコンタクタのプローブ端子を介して電源電圧又は信号を印加して検査用電極とプローブ端子との電気的接続の良否を検査し、該検査により得られた良否結果とデータ保存工程において保存されている良否データとを比較することにより、検査用電極とプローブ端子との電気的接続の良否を検査する接続検査工程と、接続検査工程における検査結果が良好であると判断する場合に、半導体ウェハと接触しているコンタクタのプローブ端子を介して検査用電極に電源電圧又は信号を印加してバーンインを行なうバーンイン工程とを備えている。
【００１７】
第３の半導体装置の検査方法によると、特性検査工程において行なった半導体装置の電気特性の良否の検査結果と、接続検査工程において行なう検査用電極とプローブ端子との電気的接続の良否の検査結果とを比較して、検査用電極とプローブ端子との電気的接続の良否を検査し、該検査の結果が良好であると判断する場合にバーンインを行なうため、バーンイン工程は、検査用電極とプローブ端子との電気的接続が確実な状態で行なわれる。
【００１８】
本発明に係る第１の半導体装置の検査装置は、前記の第１の目的を達成するものであって、半導体ウェハ上に形成された複数の半導体装置の検査用電極と対応する部位に、検査用電極の表面部に凹凸を形成するための凹凸形成用バンプを有する凹凸形成用カードからなる凹凸形成手段と、検査用電極と凹凸形成用バンプとが接触するように、半導体ウェハと凹凸形成手段とを互いに接近させる第１の接近手段と、検査用電極と、複数の半導体装置の検査用電極と対応する部位にバンプを有するコンタクタのバンプとが接触するように、半導体ウェハとコンタクタとを互いに接近させる第２の接近手段と、検査用電極と接触しているバンプに電源電圧又は信号を印加して、複数の半導体装置の電気特性の良否を検査する特性検査手段とを備えている。この場合、第１の接近手段と第２の接近手段とは、同じ手段であってもよいし異なる手段であってもよい。
【００１９】
第１の半導体装置の検査装置によると、凹凸形成手段により半導体装置の検査用電極の表面部に凹凸を形成して、検査用電極の表面部に形成されている自然酸化膜を破ったり波打たせた状態で、半導体装置の検査用電極とコンタクタのバンプとを接続できるので、検査用電極とバンプとを電気的に確実に接続することができる。
【００２０】
第１の半導体装置の検査装置は、検査用電極と凹凸形成用バンプとをアライメントするアライメント手段をさらに備えていることが好ましい。
【００２１】
また、第１の半導体装置の検査装置は、凹凸形成用バンプに付着した付着物を除去する付着物除去手段をさらに備えていることが好ましい。
【００２２】
本発明に係る第２の半導体装置の検査装置は、前記の第２の目的を達成するものであって、半導体ウェハの上に形成された複数の半導体装置の検査用電極に電源電圧又は信号を印加して複数の半導体装置の電気特性の良否を検査する特性検査手段と、半導体ウェハと、複数の半導体装置の検査用電極と対応する位置にプローブ端子を有するコンタクタとを接触させて、検査用電極とプローブ端子とを接続させる電極接続手段と、特性検査手段により電気的特性が良であると認識された良品半導体装置の全ての検査用電極のうちの少なくとも２つの検査用電極に、半導体ウェハと接触しているコンタクタのプローブ端子を介して電源電圧又は信号を印加して、検査用電極とプローブ端子との電気的接続の良否を検査する接続検査手段とを備えている。
【００２３】
第２の半導体装置の検査装置によると、接続検査手段により、電気的特性が良であると認識された良品半導体装置の全ての検査用電極のうちの少なくとも２つの検査用電極にプローブ端子を介して電源電圧又は信号を印加して検査用電極とプローブ端子との電気的接続の良否を検査するため、該検査の結果が良好と判断される場合、つまり半導体ウェハとコンタクタとのアライメントが良好な場合にのみ、バーンインを行なうことができる。
【００２４】
本発明に係る第３の半導体装置の検査装置は、前記の第２の目的を達成するものであって、半導体ウェハの上に形成された複数の半導体装置の検査用電極に電源電圧又は信号を印加して複数の半導体装置の電気特性の良否を検査し、得られた電気的特性の良否結果を良否データとして保存しておく特性検査手段と、半導体ウェハと、複数の半導体装置の検査用電極と対応する位置にプローブ端子を有するコンタクタとを接触させて、検査用電極とプローブ端子とを接続する電極接続手段と、複数の半導体装置の検査用電極に、半導体ウェハと接触しているコンタクタのプローブ端子を介して電源電圧又は信号を印加して、検査用電極とプローブ端子との電気的接続の良否を検査し、該検査により得られた良否結果と特性検査手段に保存されている良否データとを比較することにより、検査用電極とプローブ端子との電気的接続の良否を検査する接続検査手段とを備えている。
【００２５】
第３の半導体装置の検査装置によると、接続検査手段は、検査用電極とプローブ端子との電気的接続の良否を検査した結果と、特性検査手段に保存されている良否データとを比較して、最終的な電気的接続の良否を検査するため、検査用電極とプローブ端子とが電気的に確実に接続されている状態でバーンインを行なうことができる。
【００２６】
【発明の実施の形態】
図１は本発明の一実施形態に係る半導体装置の検査装置の全体構成を示している。図１に示すように、半導体装置の検査装置は、半導体ウェハが収納されたウェハトレーを載置しておくトレー載置部１と、半導体ウェハに形成された半導体装置の検査用電極の表面に凹凸を形成する凹凸形成部２と、半導体ウェハの上にプローブカードを搭載して、半導体ウェハの上に形成された半導体装置の検査用電極とプローブカードのバンプとを接続するプローブカード搭載部３と、半導体装置の検査用電極とプローブカードのバンプとの電気的接続の良否を検査する接続検査装置４と、半導体ウェハが収納されたウェハトレーを、トレー載置部１から凹凸形成部２へ移動させた後、凹凸形成部２からプローブカード搭載部３へ移動させたり、プローブカード搭載部３からトレー載置部１に移動させたりするＸＹＺ可動ステージ５とを備えている。尚、トレー載置部１には、ウェハトレーをトレー載置部１とＸＹＺ可動ステージ５との間で移動させるローダ／アンローダが設けられている。
【００２７】
図２は、接続検査装置４の構成及び接続検査装置４とプローブカード搭載部３との関係を示しており、図２に示すように、接続検査装置４は、プローブカードのバンプに電気信号を印加して半導体ウェハ上の半導体装置の電気特性を検査する特性検査手段４ａと、半導体装置の検査用電極とプローブカードのバンプとの電気的接続の良否を検査する接続検査手段４ｂとを有している。
【００２８】
以下、本発明の一実施形態に係る半導体装置の検査方法及び検査装置について詳細に説明する。
【００２９】
（凹凸形成工程）
まず、図３（ａ）を参照しながら、凹凸形成部２において行なわれる、半導体ウェハ上に形成された複数の半導体装置の検査用電極の表面部に凹凸を形成する凹凸形成工程について説明する。
【００３０】
半導体ウェハ載置部の周囲にＯリング６を有するウェハトレー７の上に半導体ウェハ８を収納した後、半導体ウェハ８を収納したウェハトレー７をトレー載置部１からＸＹＺ可動ステージ５の上に移動した後、ＸＹＺ可動ステージ５を駆動してウェハトレー７を凹凸形成部２に移動する。
【００３１】
次に、半導体ウェハ８と凹凸形成手段としての凹凸形成用カード９とのアライメントを行なった後、ＸＹＺ可動ステージ５を駆動して、半導体ウェハ８を凹凸形成用カード９に対して押圧して、半導体装置の検査用電極１０の表面部に凹凸を形成する。この場合、ＸＹＺ可動ステージ５は、半導体ウェハと凹凸形成手段とを互いに接近させる第１の接近手段を構成している。
【００３２】
図４（ａ）は、検査用電極１０の表面部に凹凸を形成する第１の方法を示しており、該第１の方法は、半導体ウェハ８に形成された半導体装置の検査用電極１０と対応する位置に、例えばＮｉよりなる短円柱状又は短角柱状の凹凸形成用バンプ１１Ａを有する凹凸形成用カード９Ａを用いて行なわれる。第１の方法は、半導体装置の検査用電極１０と凹凸形成用カード９Ａの凹凸形成用バンプ１１Ａとを接触させた後、凹凸形成用カード９Ａを半導体ウェハ８と平行な平面内で往復運動又は回転運動させることにより、半導体装置の検査用電極１０の表面部に凹凸を形成するものである。
【００３３】
図４（ｂ）は、検査用電極１０の表面部に凹凸を形成する第２の方法を示しており、該第２の方法は、半導体装置の検査用電極１０と対応する位置に、表面に凹凸部を有する例えばＮｉよりなる半球状の凹凸形成用バンプ１１Ｂを有する凹凸形成用カード９Ｂを用いて行なわれる。第２の方法は、半導体装置の検査用電極１０に対して凹凸形成用カード９Ｂの凹凸形成用バンプ１１Ｂを押し付けて、該凹凸形成用バンプ１１Ｂの表面の凹凸部を検査用電極１０の表面に転写することにより、半導体装置の検査用電極１０の表面部に凹凸を形成するものである。凹凸形成用バンプ１１Ｂの表面の凹凸部は、半球状の凹凸形成用バンプ１１Ｂを、表面に０．１μｍ〜数μｍの凹凸部を有するセラミック板に押し付けたり、半球状の凹凸形成用バンプ１１Ｂの表面に、電気メッキ法によって粒径が１〜１０μｍ程度の粒子よりなるメッキ層を形成したりすることにより形成できる。
【００３４】
前記の第１の方法又は第２の方法を行なうと、検査用電極１０の表面部に凹凸が形成されるため、検査用電極１０の表面部に形成されている自然酸化膜に破れ目が形成されたり、又は自然酸化膜が大きな波打ち状になったりする。
【００３５】
尚、半導体装置の検査用電極１０と凹凸形成用バンプ１１Ａ，１１Ｂとの接触を繰り返すと、凹凸形成用バンプ１１Ａ，１１Ｂの表面に、アルミニウム等の異物が付着してしまう。そこで、図示は省略したが、エアブロー手段、ワイヤブラシのようなブラシ手段又は表面に凹凸を有するセラミック板等の付着物除去手段を設け、エアブロー手段から凹凸形成用バンプ１１Ａ，１１Ｂの表面にエアを吹き付けたり、又は凹凸形成用バンプ１１Ａ，１１Ｂの表面をブラシ手段又はセラミック板と摺接させたりして、凹凸形成用バンプ１１Ａ，１１Ｂの表面に付着した付着物を除去することが好ましい。
【００３６】
（電極接続工程）
次に、図３（ｂ）を参照しながら、プローブカード搭載部３において行なわれる、半導体ウェハ８と、半導体装置の検査用電極１０と対応する部位にバンプ１２を有するコンタクタとしてのプローブカード１３とを接触させて、表面部に凹凸が形成された検査用電極１０とバンプ１２とを電気的に接続する電極接続工程について説明する。
【００３７】
半導体ウェハ８を収納したウェハトレー７を凹凸形成部２からＸＹＺ可動ステージ５の上に移動した後、ＸＹＺ可動ステージ５を駆動してウェハトレー７をプローブカード搭載部３に移動する。
【００３８】
次に、半導体ウェハ８とプローブカード１３とのアライメントを行なった後、ＸＹＺ可動ステージ５を駆動してプローブカード１３を半導体ウェハ８に押し付ける。この場合、ＸＹＺ可動ステージ５は、半導体ウェハとコンタクタとを互いに接近させる第２の接近手段を構成している。前述したように、ウェハトレー７における半導体ウェハ載置部の周囲にはＯリング６が設けられているため、該Ｏリング６の内側の半導体載置部を減圧することにより、プローブカード１３は半導体ウェハ８に大気圧による適当な押圧力で押し付けられるので、半導体ウェハ８の上に形成された半導体装置の検査用電極１０とプローブカード１３のバンプ１２とは確実に接触する。
【００３９】
また、凹凸形成工程において検査用電極１０の表面部に凹凸が形成されているため、検査用電極１０の表面部に形成されている自然酸化膜には破れ目が形成されているか、又は自然酸化膜は大きな波打ち状になっている。このため、電極接続工程において、検査用電極１０とバンプ１２とを接触させると、バンプ１２の押圧力によって、検査用電極１０の表面の自然酸化膜の破れ目が大きくなったり又は自然酸化膜の波打ち状が破れ目に変わったりするので、検査用電極１０とバンプ１２との間の電気的抵抗は低減している。
【００４０】
尚、凹凸形成工程において、検査用電極１０の表面の自然酸化膜に破れ目が形成されている場合には、該破れ目に新たな自然酸化膜が形成されるよりも前に電極接続工程を行なって、検査用電極１０とバンプ１２とを電気的に接続することが好ましい。
【００４１】
また、凹凸形成工程及び電極接続工程は、例えば窒素ガス雰囲気中で行ない、新たな自然酸化膜が形成されない環境下で行なうことが好ましい。
【００４２】
（特性検査工程）
次に、接続検査装置４の特性検査手段４ａによって、電源電圧又は信号をプローブカード１３の外部からプローブカード１３のバンプ１２を介して検査用電極１０に印加して、半導体装置の電気特性の良否を検査する特性検査工程を行なう。前述したように、検査用電極１０の表面の自然酸化膜に破れ目が形成され、検査用電極１０とバンプ１２との間の電気抵抗が大きく低減しているので、半導体ウェハ８の上に形成されている全ての半導体装置の電気特性を良好且つ確実に検査することができる。
【００４３】
この特性検査工程において電気的特性の良否を検査した結果のデータ、すなわち、電気的特性が予定された特性を満たしている良品半導体装置と、電気的特性が予定された特性を満たしていない不良品の半導体装置との判定結果である良否データは、接続検査手段４ｂに転送され、該接続検査手段４ｂが有している記憶手段に保存される。
【００４４】
（不良品半導体装置の絶縁化工程）
次に、特性検査工程が完了した半導体ウェハは、ウェハトレー７に収納された状態で、ＸＹＺ可動ステージ５によりトレー載置部１に移動され、トレー載置部１から、図示していない絶縁膜形成装置に移動され、該絶縁膜形成装置において、半導体ウェハの上に形成されている半導体装置のうち、特性検査工程において不良品と判定された不良品半導体装置を絶縁化する。すなわち、不良品半導体装置の表面に全面に亘って、又は不良品半導体装置の全ての検査用電極の表面に、又は不良品半導体装置における電気的特性の不良個所と電気的に接続されている特定の検査用電極の表面に、絶縁性樹脂等を塗布して、不良品半導体装置の不良個所に電流が流れないようにする。
【００４５】
ところで、次工程のバーンイン工程において、全ての半導体装置の各検査用電極に個別の配線から電源電圧又は信号を印加すると、著しく多数の配線が必要になるので、この弊害を回避するため、共通の電源電圧線又は信号線を経由して各検査用電極１０に電源電圧又は信号を印加することが好ましい。ところが、共通の電源電圧線又は信号線を経由して各検査用電極１２に電源電圧又は信号を印加すると、内部において電気的に短絡している半導体装置を経由して共通の電源電圧線又は信号線に多量の電流が流れてしまう恐れがある。そこで、不良品半導体装置の絶縁化工程において、不良品半導体装置の不良個所に電流が流れないようにするのである。
【００４６】
（接続検査工程）
次に、不良品半導体装置の絶縁化工程が完了した半導体ウェハは、ウェハトレー７に収納された状態でトレイ載置部１に再び移動された後、ＸＹＺ可動ステージ５により、プローブカード搭載部３に移動され、該プローブカード搭載部３において、再び、プローブカード１３と半導体ウェハ８とのアライメントを行なった後、プローブカード１３を半導体ウェハ８に押し付ける。
【００４７】
次に、接続検査装置４の接続検査手段４ｂは、プローブカード１３のバンプ１２を介して半導体ウェハ８の半導体装置の検査用電極１０に電源電圧又は信号を印加して、検査用電極１０とバンプ１２との電気的接続の良否を検査する。
【００４８】
ところで、不良品半導体装置の絶縁化工程が終了した半導体装置に対しては、次工程において、ウェハ状態で一括してバーンインを行なうが、この場合、半導体ウェハ８とプローブカード１３とのアライメントが正しく行なわれていること、良品の半導体装置の検査用電極１０とプローブカード１３のバンプ１２とが電気的に導通していること、及び、不良品の半導体装置の検査用電極１０とプローブカード１３のバンプ１２とが電気的に導通していないこと等を確認することが望まれる。
【００４９】
そこで、接続検査装置４の接続検査手段４ｂは、プローブカード１３のバンプ１２を介して半導体装置の検査用電極１０に電源電圧又は信号を印加して、半導体装置の検査用電極１０とプローブカード１３のバンプ１２との電気的接続の良否を検査する。具体的には、接続検査手段４ａは、該接続検査工程において行なった電気的接続の良否の結果と、電気特性検査工程において行なった後、記憶手段に保存している良否データとを比較することにより、半導体ウェハ８とプローブカード１３とのアライメントが正しく行なわれているか否か、良品の半導体装置の検査用電極１０とプローブカード１３のバンプ１２とが電気的に導通しているか否か、及び、不良品の半導体装置の検査用電極１０とプローブカード１３のバンプ１２とが電気的に導通しているか否かの検査のうち、少なくとも１つの検査を行なう。
【００５０】
この接続検査工程においては、電源電圧又は信号を印加する半導体装置及び検査用電極１０の数が多ければ多いほど、半導体装置の検査用電極１０とプローブカード１３のバンプ１２との接続検査の精度は高くなるが、接続検査に要する時間は長くなる。従って、接続検査の精度と接続検査に要する時間とを考慮して、電源電圧又は信号を印加する半導体装置及び検査用電極１０の数を決定することが好ましい。
【００５１】
従って、特性検査工程において電気的特性が良であると認識された良品半導体装置の全ての検査用電極１０のうちの少なくとも２つの検査用電極１０に、プローブカード１３のバンプ１２を介して電源電圧又は信号を印加して、検査用電極１０とバンプ１２との電気的接続の良否を検査する場合には、半導体ウェハ８とプローブカード１３とのアライメントが正しく行なわれているか否かの検査を行なうことができる。
【００５２】
（バーンイン工程）
半導体装置の検査用電極１０とプローブカード１３のバンプ１２との電気的接続の検査の結果が満足できない場合には、半導体ウェハ８とプローブカード１３とのアライメントをやり直す一方、前記電気的接続の検査の結果が満足できる場合には、プローブカード１３のバンプ１２を介して半導体ウェハ８の半導体装置の検査用電極１０に電源電圧又は信号を印加してバーンインを行なう。このバーンイン工程においては用いるコンタクタは特に限定されず、特開平７−１６９８０６号公報及び特開平８−５６６６号公報等において示されているプローブカードやプローブシート等を適宜用いることができる。
【００５３】
尚、以上説明した全ての工程を行なうと、バーンインを極めて確実に行なうことができるが、いくつかの工程を省略してもよいのは当然である。例えば、凹凸形成工程を省略しても電極接続工程が良好に行なわれる場合には、凹凸形成工程を省略できるし、接続検査工程を省略してもバーンイン工程が差し支えない程度に行なわれる場合には、接続検査工程を省略してもよい。
【００５４】
また、凹凸形成工程は、コンタクタに形成されたバンプに対して行なうことが効果的であるが、接続検査工程はコンタクタに形成されるプローブ端子の構造は問わない。
【００５５】
【発明の効果】
第１の半導体装置の検査方法によると、半導体装置の検査用電極の表面部に凹凸を形成して、検査用電極の表面部に形成されている自然酸化膜が破れたり波打ったりしている状態で、半導体装置の検査用電極とコンタクタのバンプとを接触するため、検査用電極とバンプとを電気的に確実に接続させることができる。
【００５６】
第１の半導体装置の検査方法において、自然酸化膜の破れ目に新しい自然酸化膜が形成される前に、検査用電極とバンプとを電気的に接続すると、検査用電極とバンプとの電気的接続がより確実になる。
【００５７】
また、第１の半導体装置の検査方法において、検査用電極の表面に形成されている自然酸化膜を破りつつ、検査用電極とバンプとを接続すると、検査用電極とバンプとの電気的接続がより確実になる。
【００５８】
第２の半導体装置の検査方法によると、良品半導体装置の全ての検査用電極のうちの少なくとも２つの検査用電極に電源電圧又は信号を印加して検査用電極とプローブ端子との電気的接続の良否を検査した後にバーンインを行なうため、バーンインは半導体ウェハとコンタクタとのアライメントが正確に行なわれた状態で行なわれるので、バーンイン工程を確実に行なうことができる。
【００５９】
第３の半導体装置の検査方法によると、特性検査工程において行なった半導体装置の電気特性の良否の検査結果と、バーンイン前に行なう検査用電極とプローブ端子との電気的接続の良否の検査結果とを比較して検査用電極とプローブ端子との電気的接続の良否を検査した後にバーンインを行なうため、バーンインは検査用電極とプローブ端子との電気的接続が確実な状態で行なわれるので、バーンイン工程を確実に行なうことができる。
【００６０】
第１の半導体装置の検査装置によると、検査用電極の表面部に形成されている自然酸化膜を破ったり波打たせた状態で、半導体装置の検査用電極とコンタクタのバンプとを接続できるので、検査用電極とバンプとを電気的に確実に接続することができる。
【００６１】
第１の半導体装置の検査装置が、検査用電極と凹凸形成用バンプとをアライメントするアライメント手段を備えていると、検査用電極の表面部に確実に凹凸を形成することができる。
【００６２】
また、第１の半導体装置の検査装置が、凹凸形成用バンプに付着した付着物を除去する付着物除去手段を備えていると、凹凸形成用バンプに付着した付着物を簡易且つ確実に除去できるので、検査用電極の表面部に確実に凹凸を形成することができる。
【００６３】
第２の半導体装置の検査装置によると、検査用電極とプローブ端子との電気的接続の良否を検査し、該検査において電気的接続が良好であると判断された場合にのみバーンインを行なうことができるので、バーンインを半導体ウェハとコンタクタとのアライメントが正確に行なわれた状態で行なうことができる。
【００６４】
第３の半導体装置の検査装置によると、バーンインを行なう前に、検査用電極とプローブ端子との最終的な電気的接続の良否の検査を行ない、該検査の結果が良好であると判断される場合にのみバーンインを行なうことができるので、バーンインを検査用電極とプローブ端子との電気的接続が確実に行なわれている状態で行なうことができる。
【図面の簡単な説明】
【図１】  本発明の一実施形態に係る半導体装置の検査装置の全体構成を示す図である。
【図２】  前記一実施形態に係る半導体装置の検査装置を構成する接続検査装置の構成及び該接続検査装置とプローブカード搭載部との関係を示すブロック図である。
【図３】  （ａ）は、本発明の一実施形態に係る半導体装置の検査方法における凹凸形成工程を説明する断面図であり、（ｂ）は前記一実施形態に係る半導体装置の検査方法における電極接続工程を説明する断面図である。
【図４】  （ａ）は前記一実施形態に係る半導体装置の検査方法における凹凸形成工程の第１の方法を示す断面図であり、（ｂ）は前記一実施形態に係る半導体装置の検査方法における凹凸形成工程の第２の方法を示す断面図である。
【符号の説明】
１  トレー載置部
２  凹凸形成部
３  プローブカード載置部
４  接続検査装置
４ａ  特性検査手段
４ｂ  接続検査手段
５  ＸＹＺ可動ステージ
６  Ｏリング
７  ウェハトレー
８  半導体ウェハ
９、９Ａ、９Ｂ  凹凸形成用カード
１０  検査用電極
１１Ａ、１１Ｂ  凹凸形成部
１２  バンプ
１３  プローブカード
【図１】
0003838593.tif 000002
【図２】
0003838593.tif 000003
【図３】
0003838593.tif 000004
【図４】
0003838593.tif 000005