(57)【要約】高速パターン試験における当該テストサイクル長より長い周期のデータを周期データ記憶器４１に設定しておき、パターン発生用メモリ１６のサイクルストレッチ設定部１６Ｅのサイクルストレッチを行うべきアドレス位置にフラグ１を立て、高速パターン試験信号を印加して、アドレスカウンタ１４のアドレスにより、フラグ１が読み出されると、切替部４２が制御されて、テストサイクルメモリ３４の読み出しデータに代えて設定器４４の設定データをテストサイクル発生器３６に供給してそのテストサイクル周期を長くする。
2002056043.tif 000002
【特許請求の範囲】
【請求項１】
設定したテストサイクルではストレッチ用周期にテストサイクル長を伸長して試験を行う半導体デバイス試験装置であって、
被試験半導体デバイスに印加すべきテストパターン及び被試験半導体デバイスの出力と比較すべき期待値パターンを格納したテストパターン格納部と、読み出された上記テストパターンの印加周期を制御するコントロールパターンを格納したコントロールパターン格納部とを備えるパターン発生用メモリと、
複数の周期データを格納し、読み出された上記コントロールパターンに従って１つの周期データを読み出すテストサイクルメモリと、
このテストサイクルメモリから読み出された周期データが印加され、この周期データに従って、上記読み出されたテストパターンの印加周期を制御するテストサイクル発生器と、
ストレッチ用周期のデータを格納した周期データ記憶器と、
サイクルストレッチを実行すべきテストサイクルを表わすデータが設定され、上記テストパターンの読み出しテストサイクルが設定されたデータが表わすテストサイクルになるとこれを検出するストレッチサイクル検出部と、
このストレッチサイクル検出部よりの検出信号により制御され、上記周期データ記憶器に格納した長い周期データを、上記テストサイクルメモリから読み出された周期データと切替えて上記テストサイクル発生器に印加した切替部と、
を具備することを特徴とする半導体デバイス試験装置。
【請求項２】
上記ストレッチサイクル検出部は、上記コントロールパターン格納部に設けられ、コントロールパターンと共に読み出され、サイクルストレッチを実行すべきことを示す１ビットのサイクルストレッチ実行パターンが設定されるサイクルストレッチ設定部を備え、このサイクルストレッチ設定部から読み出されたサイクルストレッチ実行パターンが上記ストレッチサイクル検出信号として出力されることを特徴とする請求の範囲第１項記載の半導体デバイス試験装置。
【請求項３】
上記ストレッチサイクル検出部は、サイクルストレッチを実行すべきテストサイクルに対応したパターンアドレスを設定するパターンアドレス設定部と、このパターンアドレス設定部に設定したパターンアドレスと上記パターン発生用メモリを読み出すためのパターンアドレスとが供給され、これら両パターンアドレスとが一致するとこれを検出して上記ストレッチサイクル検出信号として出力する一致検出器とを備えることを特徴とする請求の範囲第１項記載の半導体デバイス試験装置。
【請求項４】
上記ストレッチサイクル検出部は、上記テストパターン格納部から読み出されて被試験半導体デバイスに印加されるテストパターンの数を計数するパターン計数器と、サイクルストレッチを実行すべきテストサイクルと対応したパターン発生回数を設定するサイクルストレッチ設定部と、このサイクルストレッチ設定部に設定したパターン発生回数と上記パターン計数器の計数値とが供給され、これらが一致するとこれを検出して上記ストレッチサイクル検出信号として出力する一致検出器とを備えることを特徴とする請求の範囲第１項記載の半導体デバイス試験装置。
【請求項５】
サイクルストレッチ試験を実行するか否かを示すサイクルストレッチ試験可否データが設定されるサイクルストレッチ実行設定器と、そのサイクルストレッチ実行設定器に設定されたサイクルストレッチ試験可否データと上記ストレッチサイクル検出信号とが入力され、そのサイクルストレッチ試験可否データが試験可であれば上記ストレッチサイクル検出信号を上記切替部へ出力する有効無効化部とを備えることを特徴とする請求の範囲第１項乃至第４項の何れかに記載の半導体デバイス試験装置。
【請求項６】
被試験デバイスに印加する上記テストパターンの立上がり及び立下りのタイミングと、被試験デバイスの応答出力を読み出された上記期待値パターンと比較するタイミングとをそれぞれ規定するタイミングデータの複数組が格納され、上記読み出された上記コントロールパターン中のタイミングパターンに応じて、一組のタイミングデータが読み出されるタイミングメモリと、
被試験デバイスに印加する上記テストパターンの立上がりのタイミング及び／又は被試験デバイスの応答出力を読み出された上記期待値パターンと比較するタイミングとを規定するタイミングデータが設定されたタイミング設定器と、
上記タイミングメモリから読み出された一組のタイミングデータが供給され、そのデータに応じた複数のタイミングパルスを出力するタイミング発生器と、
上記ストレッチサイクル検出信号により制御され、上記タイミングメモリよりのタイミングデータから、上記タイミング設定器のタイミングデータに切替えて上記タイミング発生器へ供給する第２切替器とを具備することを特徴とする請求の範囲第１項乃至第４項の何れかに記載の半導体デバイス試験装置。
【請求項７】
タイミング変更を行うか否かを示すタイミング変更可否データが設定されるタイミング変更可否設定器と、
そのタイミング変更可否設定器よりのタイミング変更可否データと、上記ストレッチサイクル検出信号とが入力され、そのタイミング変更可否データがタイミング変更可状態であれば、上記ストレッチサイクル検出信号を上記第２切替部へ供給する有効無効化部とを備えることを特徴とする請求の範囲第６項記載の半導体デバイス試験装置。
【請求項８】
設定したテストサイクルでは、ストレッチ用周期にそのテストサイクル長を伸長して試験を行う半導体デバイス試験方法であって、
テストサイクルごとに、パターン発生用メモリからコントロールパターン及びテストパターンを読み出し、
その読み出されたコントロールパターン中の周期パターンによりテストサイクルメモリから周期データを読み出し、
その読み出された周期データに応じた長さの周期信号を発生し、
その周期信号の長さの間に上記読み出されたテストパターンを被試験デバイスに印加し、その被試験デバイスの応答出力信号と上記読み出されたテストパターン中の期待値と比較し、一致であれば良信号、不一致であれば不良信号を出力し、
上記ストレッチ用周期のデータを記憶器に格納しておき、
ストレッチ用周期のデータを用いるべきテストサイクルと対応したデータを、ストレッチサイクル検出部に設定し、
テストサイクルと対応したデータが、上記設定したテストサイクルと対応したデータになると上記ストレッチサイクル検出部により検出信号を生成し、
その検出信号により上記テストサイクルメモリからの周期データに代えて上記周期データ記憶器に格納されたストレッチ用周期のデータを上記テストサイクル発生器へ供給する
ことを特徴とする半導体デバイス試験方法。
【請求項９】
上記ストレッチサイクル検出部に対する上記設定として、上記パターン発生用メモリの、上記ストレッチ用周期で試験すべきテストサイクルと対応するアドレスに、１ビットのサイクルストレッチ実行パターンを書き込み、
上記パターン発生用メモリから上記サイクルストレッチ実行パターンが読み出されると、この読み出されたサイクルストレッチ実行パターンを上記検出信号とすることを特徴とする請求の範囲第８項記載の半導体デバイス試験方法。
【請求項１０】
上記ストレッチサイクル検出部に対する上記設定として、上記パターン発生用メモリの、上記ストレッチ用周期で試験すべきテストサイクルと対応したアドレスをパターンアドレス設定部に設定し、
上記パターン発生用メモリの読み出しアドレスが上記パターンアドレス設定器の設定アドレスと一致すると上記検出信号を生成することを特徴とする請求の範囲第８項記載の半導体デバイス試験方法。
【請求項１１】
上記ストレッチサイクル検出部に対する上記設定として、
上記ストレッチ用周期で試験すべきテストサイクルと対応したパターン発生回数をストレッチサイクル設定部に設定し、
上記被試験デバイスに印加するパターンの回数を計数し、この計数値と上記ストレッチサイクル設定部に設定したパターン発生回数とが一致すると上記検出信号を生成することを特徴とする請求の範囲第８項記載の半導体デバイス試験方法。
【請求項１２】
サイクルストレッチ試験を実行しない場合は、そのことを示すサイクルストレッチ不実行データをサイクルストレッチ実行設定器に設定し、そのサイクルストレッチ不実行データにより上記検出信号を無効にすることを特徴とする請求の範囲第８項乃至第１１項の何れかに記載の半導体デバイス試験方法。
【請求項１３】
上記テストサイクルごとに、上記読み出されたコントロールパターン中のタイミングパターンに応じてタイミングメモリを読み出して被試験デバイスに印加する上記テストパターンの立上り及び立下りのタイミングと、被試験デバイスの応答出力を読み出された上記期待値パターンと比較するタイミングとをそれぞれ設定する一組のタイミングデータを求め、
この一組のタイミングデータをタイミング発生器へ供給して、対応する複数のタイミングパルスを生成し、
タイミング設定器に被試験デバイスに印加する上記テストパターンの立上りのタイミング又は／及び被試験デバイスの応答出力を読み出された期待値パターンと比較するタイミングを規定するタイミングデータをタイミング設定器に設定し、
上記検出信号により上記タイミングメモリからのタイミングデータに代えて上記タイミング設定器のタイミングデータを上記タイミングパルス発生器へ供給することを特徴とする請求の範囲第８項乃至第１１項の何れかに記載の半導体デバイス試験方法。
【発明の詳細な説明】
技術分野
この発明は半導体集積回路などの半導体デバイスの試験、特に一連のテストパターンにおいて各テストパターンのテスト周期を伸ばす、いわゆるサイクルストレッチで順次テスト周期をのばして、試験してどのファンクションブロックで不良が発生しているかを調べる機能を備える半導体デバイス試験装置及び半導体デバイス試験方法に関する。
背景技術
図１に従来の半導体デバイス試験装置の概略を示し、特にパターン発生器１０についてはその内部機能構成をも示す。パターン発生器１０は、切替え器１２、アドレスカウンタ１４、パターン発生用メモリ１６及び制御部１８を備える。パターン発生用メモリ１６にはテストパターン格納部１６Ａと、コントロールパターン格納部１６Ｂと、オペランド格納部１６Ｃと、コマンド格納部１６Ｄとが設けられ、これら各格納部１６Ａ，１６Ｂ，１６Ｃ，１６Ｄにテストパターン２４Ａ、コントロールパターン２４Ｂ、オペランド２２、オペコード（オペレーション　コード）２０がそれぞれ格納される。ここでオペコード２０は分岐命令などのシーケンス制御命令（インストラクション）であり、オペランド２２はオペコード２０に従ったシーケンスを実行する際に必要な補助的データ（例えばジャンプ先のアドレスなど）である。また、テストパターン２４Ａは被試験デバイスＤＵＴの故障の有無を検査するために用意するテストパターン信号と、テストパターン信号の入力に対して正常なデバイス応答として期待される期待値パターン信号を含む。
従来のパターン発生器１０において、テストパターン２４Ａと、コントロールパターン２４Ｂを発生する各構成の動作について説明する。まず、外部から切替え器１２を通じて、スタートアドレス２６がアドレスカウンタ１４にプリセットされる。このスタートアドレス２６によりパターン発生用メモリ１６がアクセスされ、パターン発生用メモリ１６のスタートアドレス２６に格納されたコマンド２０、オペランド２２、テストパターン２４Ａ、コントロールパターン２４Ｂが読み出される。読み出されたテストパターン２４Ａは波形整形器２７で実波形を持つテストパターン信号に変換されドライバＤＲを介して被試験デバイスＤＵＴに印加される。また、テストパターン２４Ａに含まれる期待値パターンは論理比較器２８に供給される。被試験デバイスＤＵＴのテストパターン信号の印加に対する応答出力信号がコンパレータＣＰにより高レベル電圧及び低レベル電圧と比較されて論理比較器２８に供給される。
コントロールパターン２４Ｂはタイミングメモリ３０と、テストサイクルメモリ３４とに供給される。タイミングメモリ３０はコントロールパターン２４Ｂ中のタイミングパターンに従って、被試験デバイスＤＵＴに印加するテストパターン信号の立上がり及び立下りのタイミングと、被試験デバイスＤＵＴの応答出力信号を期待値パターンと比較するためのタイミング、いわゆるストローブタイミングとを規定するタイミングデータを出力し、このタイミングデータをタイミング発生器３２に入力し、タイミング発生器３２から波形整形器２７と論理比較器２８に各種のタイミングを持つタイミングクロックを印加する。なおストローブタイミングパルスはコンパレータＣＰへ印加され、そのタイミングでコンパレータＣＰの比較結果が出力されることもある。
テストサイクルメモリ３４はコントロールパターン２４Ｂの中のテストサイクルデータに従って、各テストサイクルの長さＴｉを示す周期（時間）データを出力し、この周期データをテストサイクル発生器３６に送り、テストサイクル発生器３６から各テストサイクルの周期Ｔｉの長さ周期信号を発生させる。発生した周期信号はタイミング発生器３２へ供給され、そのテストサイクル周期信号Ｔｉ内で、前記入力されたタイミングデータに応じた各種のタイミングクロックが発生する。またこの周期Ｔｉはパターン発生器１０の動作周期になるものであり、制御部１８へも供給され、制御部１８は次のテストパターンなどの発生のためのアドレス制御を行う。
なお図１では被試験デバイスＤＵＴの１つのピンについてのみ示したが、各ピンについて同様の構成でテストパターン信号の印加と、応答出力信号と期待値パターンの比較を行うようにされている。
最近の傾向として半導体デバイスに高速化が要求されている。このために半導体デバイスを試験する場合も高速テストパターン信号を被試験デバイスＤＵＴに印加し、試験を行う必要がある。従って、テストサイクルの周期（時間）Ｔｉは短い時間に設定される傾向にある。
被試験半導体デバイスＤＵＴの回路構造が、例えば図２に示すように機能ブロックＦ１，Ｆ２，Ｆ３，Ｆ４がそれぞれ、フリップフロップＦＦ２，ＦＦ３，ＦＦ４を介して縦続接続されて構成され、その或る機能ブロックが不良であった場合には、入力端子ＩＮから入力されたテストパターン信号はフリップフロップＦＦ１を介して機能ブロックへ受け渡され、各クロックごとに各機能ブロックの出力が次の機能ブロックへ受け渡される。入力端子ＩＮから入力されたテストパターン信号が機能ブロックＦ４の出力としてフリップフロップＦＦ５を介して出力端子ＯＵＴに到達するまでに不良機能ブロックで変形されてしまうため、出力端子ＯＵＴから出力される応答出力信号は期待値パターンと一致せず、フェイル（不良）と判定される。
被試験デバイスＤＵＴの不良の原因には各種考えられるが、その一つとしてデバイス設計時のタイミング仕様を満足しない機能ブロックがあってその機能ブロックと次段の機能ブロックとの間でデータの授受が正しく達成できず、これが原因でフェイルが発生することがある。このようなフェイルがどの機能ブロックで発生しているかを検出するために、サイクルストレッチと呼ばれる試験方法が採られている。
このサイクルストレッチとは、予め高速試験パターン信号で試験を行った結果、出力がフェイルになっている機能ブロックの縦続接続回路に印加された一連のテストパターン信号をその機能ブロック縦続接続回路に印加するが、その際に、その１つのテストサイクルだけ周期を、通常の高速試験におけるテストサイクル周期よりも長くしたサイクルストレッチを行って、その機能ブロックの縦続接続回路の出力がフェイルか否かを調べ、前記サイクルストレッチを、１テストサイクルづつ順次ずらし、例えば一連のテストパターン信号の第１テストサイクルから第２テストサイクル、第３テストサイクル…と順次ずらして試験を行い、フェイルからパス（良）になったら、初段の機能ブロックが、それまでにサイクルストレッチを行った回数分だけ後段の機能ブロックがタイミング仕様を満していないと判断する。
図２乃至図７を用いてサイクルストレッチ試験方法の概要を簡単に説明する。図２に示した機能ブロックの縦続接続回路において、入力端子ＩＮから２段目の機能ブロックＦ２が高速動作が不能で高速パターン信号試験（通常の試験）では誤動作する場合について説明する。
第１，第２，…の各テストサイクルにおいて周期データＴ１，Ｔ２，Ｔ３，Ｔ２の順に周期が規定されたクロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３，ＣＬＫ４，…が全フリップフロップＦＦ１，ＦＦ２，…ＦＦ５に与えられ、これらの各クロックＣＬＫ１，ＣＬＫ２，ＣＬＫ３，ＣＬＫ４，…ごとに機能ブロックＦ１からＦ２へ、Ｆ２からＦ３へ、Ｆ３からＦ４へと各機能ブロックで処理されたデータが順次伝達されるものとする。
図４は図３に示した周期Ｔ１，Ｔ２，Ｔ３，Ｔ２，…の順にテストサイクルを実行した場合、つまり通常の高速度テストパターン信号により試験した場合の状態を示す。周期データＴ１，Ｔ２，Ｔ３はそれぞれで規定される周期をＴ１，Ｔ２，Ｔ３とし、例えばＴ１＜Ｔ２＜Ｔ３であるものとすると、フリップフロップＦＦ１からＦＦ２へのデータａの受け渡しは、周期データＴ１の周期で行われ、フリップフロップＦＦ２からＦＦ３へのデータａの受け渡しは、周期データＴ２の周期で行われ、フリップフロップＦＦ３からＦＦ４への処理データａへの受け渡しは周期データＴ３で行われ、フリップフロップＦＦ４から出力端子ＯＵＴへの処理データａの受け渡しは周期データＴ２の周期で行われる。これらの高速周期データＴ１，Ｔ２，Ｔ３による試験では機能ブロックＦ２が誤動作するものとした場合、その後段の機能ブロックＦ３，Ｆ４に転送される処理データａ（×）は、機能ブロックＦ２で既に変形されてしまうため、第５テストサイクルで出力端子ＯＵＴに出力される処理データａ（×）は不良ＦＬと判定される。
そこでサイクルストレッチ試験を採用し、まず図５に示すように、第１テストサイクルのみ、サイクルストレッチを行い、その周期データを、例えば高速周期データＴ１，Ｔ２，Ｔ３の何れより長い周期データＴ４（Ｔ１＜Ｔ２＜Ｔ３＜Ｔ４）とする。第１テストサイクルでは、データａはフリップフロップＦＦ１に取り込まれて、機能ブロックＦ１に入力が処理され、機能ブロックＦ１の出力が第２テストサイクルの初めにフリップフロップＦＦ２に取り込まれて機能ブロックＦ２に転送される。機能ブロックＦ１は正常なブロックであるから、処理データａは２段目の機能ブロックＦ２に正常に処理されて転送されるが、第２テストサイクルの周期長は高速周期データの一つであるＴ２であるため、この第２テストサイクルの期間内に機能ブロックＦ２ではその入力データを正常に処理することができず、第３テストサイクルの始めに正常な処理値から変形された不良データａ（×）がフリップフロップＦＦ３に取り込まれる。その後この不良データａ（×）が機能ブロックＦ３，Ｆ４を順次通じて出力端子ＯＵＴに出力されるから、この出力端子ＯＵＴに出力されるデータは第５テストサイクルで不良ＦＬと判定される。
次に図６に示すように、第２テストサイクルのみサイクルストレッチを行い、第２テストサイクルでは各機能ブロックでの処理期間をＴ４と長くする。この場合は第２テストサイクルの周期が十分長いため、機能ブロックＦ２でその入力データが正しく処理され、第３テストサイクルの始めに機能ブロックＦ２から正しく処理されたデータａ（○）がフリップフロップＦＦ３に取り込まれて機能ブロックＦ３に入力される。この結果、この正常な処理データａ（○）が機能ブロックＦ３，Ｆ４を順次転送されて出力端子ＯＵＴに出力され、第５テストサイクルでのその判定結果はパスＰＡとなる。
このようにサイクルストレッチを第１テストサイクルから順次ずらし、出力端子ＯＵＴの出力の判定結果が不良ＦＬから良（パス）ＰＡになった時の、それまで行ったサイクルストレッチＴ４の回数が２であるから、初段の機能ブロックＦ１から２段目の機能ブロックＦ２がタイミング仕様を満していないと判定することができる。
図７は更に第３テストサイクルでサイクルストレッチを行い、各機能ブロックでの処理時間をＴ４とした場合を示す。この場合には、誤動作を起こす機能ブロックＦ２における処理データａに対する処理は第２テストサイクルで、高速周期データの一つである周期データＴ２の期間しか行うことができないため、第３テストサイクルの始めに機能ブロックＦ２の出力としてフリップフロップＦＦ３に取り込まれたデータは不良データａ（×）となり、この不良データａ（×）が機能ブロックＦ４から出力端子ＯＵＴに出力されることになり、第５テストサイクルでのその判定結果は不良ＦＬとなる。
同様に第４テストサイクルを周期データＴ４（サイクルストレッチ）とした場合も、第５テストサイクルでの出力端子ＯＵＴの出力は不良ＦＬと判定されることになることは容易に理解されよう。従って、逆に不良ＦＬと判定された第５テストサイクルの１つ前の第４テストサイクルに対してサイクルストレッチを先ず行い、次に第３テストサイクルに対してサイクルストレッチを行うというように、不良と判定されたテストサイクルの１つ前のテストサイクルから最初のテストサイクルへ、順次サイクルストレッチをずらして試験を行い、出力の判定結果が不良ＦＬから良（パス）ＰＡになった時に、サイクルストレッチを行った回数Ｎに対し、終段の機能ブロックからＮ段目、図２に示したＦ２が不良の時は、３回のサイクルストレッチで、不良から良ＰＡとなり、終段から第３段目の機能ブロックＦ２がタイミング仕様を満していないと判断することもできる。通常は被試験デバイスＤＵＴに印加するテストパターンは多数テストサイクルよりなる長いものであり、各テストサイクルごとにフェイルになったか否かを判定している。従って、フェイルと判定されると、その時のテストサイクルを第Ｍ番目とすると、サイクルストレッチはそれより順次逆のぼって、つまりまず第Ｍ−１テストサイクルに対しサイクルストレッチを行って試験を行い、次に第Ｍ−２テストサイクルに対して試験を行うというようにした方が、早く、不良機能ブロックを判定することができる。
以上の説明から明らかなように、縦続接続された機能ブロックＦ１，Ｆ２，Ｆ３，Ｆ４の転送に要する時間をストレッチ（伸張）させることを順次ずらして試験を繰り返し行うことにより、周期をストレッチさせた場合に限って正常に動作する機能ブロックを検出することができ、半導体デバイスの開発の資料とすることができる。
上述したサイクルストレッチを実行するには、従来においては、図１中のパターン発生器１０に設けたテストサイクルメモリ３４に、サイクルストレッチ用周期データ、前記例ではＴ４を格納し、その後、メモリ１６に格納されているテストパターンの、第１テストサイクルに対するアドレスのコントロールパターン２４Ｂ中のテストサイクルデータをサイクルストレッチ周期データＴ４に書き替えて試験を行い、つまり第１テストサイクルをサイクルストレッチしてテストを行い、次に前記サイクルストレッチに書き替えたテストサイクルデータを元のテストサイクルデータに戻すと共に第２テストサイクルに対するアドレスのコントロールパターン２４Ｂ中のテストサイクルデータを周期データＴ４に書き替えて試験を行い、以下同様に書き替えたテストサイクルデータを元に戻すと共に次のテストサイクルのコントロールパターン２４Ｂ中のテストサイクルデータをサイクルストレッチデータに書き替えて試験を行うことを順次行い、試験結果が不良ＦＬから良ＰＡになるまで行う。
このように各テストサイクルごとの、テストサイクルデータの書き替えと元のテストサイクルデータに戻すことは、その都度、パターンプログラムを書き替えて元のデータへ戻し、かつその書き替えと元のデータに戻したパターンプログラムを試験装置が読み取ることができる機械言語に翻訳する必要があり、これを各テストサイクルごとに行うため、全体としてこのデータ書き替えとデータ復旧に多くの時間がかかった。またデータ復旧のために元のデータ、例えばＴ２を退避させておく必要もあった。
また従来ではサイクルストレッチを行うか否かを示すデータとしてその高速パターン試験信号に用いられていない、周期データを、パターン発生用メモリ１６の該当するアドレスに書込んだが、テストサイクルデータメモリ３４の何れのアドレスにも、周期データが書き込まれている場合は、このメモリ３４の内容を見ただけではサイクルストレッチとして用いてよい周期データがあるか、あっても何れのものであるかは不明である。
ところで通常の高速試験パターン信号による試験では、テストサイクルデータとしてどのようなものを使用したかを、チェックしないから、パターン発生用メモリ１６のコントロールパターン格納部１６Ｂを読み出して高速試験パターン信号で用いるテストサイクルデータがどれとどれとを使用したかを調べ、前記例では使用しているテストサイクルデータがＴ１，Ｔ２，Ｔ３であることを調べ、使用されていない周期データＴ４を用いることになる。このように使用されていない周期データを探すことは、高速試験パターン信号のテストサイクル数が多い場合は手間と時間がかかる。
例えばテストサイクルメモリ３４に記憶できる周期データがＴ１，Ｔ２，Ｔ３，Ｔ４の４つに制限されるため、仮に試験に必要な周期データの数が「４」であり、格納できる周期データの数が「４」であった場合にはサイクルストレッチに用いるための周期データ、例えばＴ５をテストサイクルメモリ３４に格納することができないことになり、サイクルストレッチ試験を行うことが不可能になる。
この発明の目的は、必要とするテストサイクルにおいて、簡単にサイクルストレッチを実行させることができ、かつサイクルストレッチを行うテストサイクルをテストサイクルごとに順次ずらしても、試験時間がそれ程長くならず、さらにテストサイクルメモリが既に満杯でサイクルストレッチを実行するための周期データを格納することができない状況であっても、サイクルストレッチを実行することができる半導体デバイス試験方法及び半導体デバイス試験装置を提案することにある。
発明の開示
この発明によれば、ストレッチ用周期データが周期データ記憶器に格納され、またサイクルストレッチを行うべきテストサイクルと対応した、被試験デバイスに印加するパターンの発生回数又はパターン発生用メモリのアドレスがストレッチサイクル検出部に設定され、試験の進行により、被試験デバイスに印加されるパターンの回数、又はパターン発生用メモリを読み出すアドレスが、ストレッチサイクル検出部に設定されたものと一致すると、ストレッチサイクル検出部から検出信号が出力され、その検出信号により、テストサイクルメモリの読み出し周期データに代えて、周期データ記憶器に設定されたストレッチ用周期データがテストサイクル発生器へ供給されて、そのストレッチ周期データで決り、少くとも本来の高速試験パターン信号のそのテストサイクルの長さより長い周期を掛けてそのテストサイクルの試験パターンを半導体デバイスに印加する試験、つまりサイクルストレッチが実行される。
一般にはこの一連の高速試験パターン信号中の、パターン発生用メモリの１つのアドレス又はパターン発生回数をストレッチサイクル検出部に設定して試験を行い、その試験結果が不良ＦＬから良ＰＡへ変化するまでサイクルストレッチを実行するテストサイクルを１つずつずらすようにストレッチサイクル検出部に設定する発生パターン回数又はアドレスを変更する。
発明を実施するための最良の形態
図８にこの発明による半導体デバイス試験装置の一実施例を、図１と対応する部分には同一参照符号を付して示す。なお以下の図においても対応する部分には同一参照符号を付けて示す。
この実施例ではパターン発生用メモリ１６に設けたコントロールパターン格納部１６Ｂにサイクルストレッチ設定部１６Ｅを併設した点と、サイクルストレッチの際に用いるストレッチ用周期データを格納した周期データ記憶器４１を設けた点と、サイクルストレッチ設定部１６Ｅから読み出されたサイクルストレッチ実行パターン２４Ｃを有効にするか無効にするかの制御を行う有効無効化部４３を設けた点と、この有効無効化部４３が有効としたサイクルストレッチ実行パターンにより、テストサイクルメモリ３４に用意した周期データを選択する状態から周期データ記憶器４１に用意した周期データを選択する状態に切り替える切替部４２とを設けた点とを特徴とする。
サイクルストレッチを実行するかしないかを表わす１ビットのデータがサイクルストレッチ実行設定器４４に設定される。この設定器４４に例えば「１」論理データを設定することにより、この試験装置はサイクルストレッチを実行する状態に設定される。つまり設定器４４がサイクルストレッチ実行に設定されている状態で、サイクルストレッチ設定部１６Ｅから「１」論理のサイクルストレッチ実行パターンが読み出されることにより有効無効化部４３は、そのサイクルストレッチ実行パターン「１」を切替部４２の制御入力端子Ｓに入力することにより、切替部４２はその出力が入力端子Ａの入力から入力端子Ｂの入力に切り替えられ、入力端子Ｂに接続されている周期データ記憶器４１から周期データがテストサイクル発生器３６に転送される。
周期データ記憶器４１に記憶したストレッチ用周期データは、サイクルストレッチ用とするために、その高速試験パターン信号中の当該テストサイクルの長さよりも少くとも長い周期となるように選定し、例えばテストサイクルメモリ３４に用意した周期データの中の最長の周期より長い値に選定する。サイクルストレッチ設定部１６Ｅにサイクルストレッチを実行すべきテストサイクルに、サイクルストレッチを実行させるためのサイクルストレッチ実行パターン（例えば「１」論理のパターン）を記述しておくだけ、つまり単にフラグを立てるだけでこのテストサイクルでは周期データ記憶器４１に格納したストレッチ用周期データに従ってテストサイクルが実行可能となる。
サイクルストレッチ試験を行う場合は、前記例で述べたように、高速パターン信号試験において、例えば第Ｍテストサイクルでフェイル（不良ＦＬ）が検出されると、先ずサイクルストレッチ試験に設定し、つまりサイクルストレッチ実行設定器４４に「１」論理データを設定してサイクルストレッチ試験状態とし、先ず第Ｍテストサイクルの１つ前の第Ｍ−１テストサイクルと対応するパターン発生用メモリ１６のアドレスのサイクルストレッチ設定部１６Ｅにフラグ「１」を立て試験を行い、次に前記フラグを消去すると共に第Ｍ−２テストサイクルと対応するアドレスのサイクルストレッチ設定部１６Ｅにフラグを立てて試験することを順次行うことになる。サイクルストレッチ試験を行わない場合は、サイクルストレッチ実行設定器４４に「０」論理データを設定して、サイクルストレッチ実行パターン２４Ｃが読み出されても、これを有効無効化部４３で無効化し、切替部４２はテストサイクルメモリ３４からの周期データをテストサイクル発生器３６へ供給するようにされる。
このように、この実施例によればテストパターン格納部１６Ａ及びコントロールパターン格納部１６Ｂとは独立したサイクルストレッチ設定部１６Ｅを設け、このサイクルストレッチ設定部１６Ｅのサイクルストレッチを実行すべきテストサイクルに対応したアドレスにサイクルストレッチを実行させるためのパターン、つまりフラグを単に記述すればよいため、パターン発生用のコントロールパターン２４Ｂの記述を変更することなく設定することができる。つまり、サイクルストレッチ設定部１６Ｅではサイクルストレッチを実行したいテストサイクルに対応したアドレスにサイクルストレッチ実行パターン即ち単にフラグを記述し、前回行ったサイクルストレッチと対応するサイクルストレッチ設定部１６Ｅのフラグを消去すれば済むから、その記述の変更はパターンプログラムの機械言語への変換処理を必要としないため簡単に行うことができる。従って、サイクルストレッチの実行サイクルの変更を容易に行うことができるから、半導体デバイスの高速応答が不能な機能ブロックを短時間に検索することができる。
また、この実施例によればサイクルストレッチを実行する場合のストレッチ用周期データをテストサイクルメモリ３４とは別に設けた周期データ記憶器４１に用意し、かつサイクルストレッチを実行する場合は周期データ記憶器４１に設定した周期データが用いられるため、ストレッチ用周期データを任意の値に選定することができる。このために、サイクルストレッチの周期伸張幅を自由に設定できるため周期データ記憶器４１に設定するストレッチ用周期データの値を変更することにより、高速応答が不能な機能ブロックがどの程度の速度になると動作できなくなるかを調べることもできる利点が得られる。また従来においてテストサイクルメモリ３４に空きがありそこにストレッチ用周期データを書き込んで利用する場合は、タイミングメモリ３０にも対応するタイミングデータセットが格納されているため、そのタイミングデータセットを書き込む必要があるが、この実施例では、サイクルストレッチの際に、コントロールパターン２４Ｂによりタイミングメモリ３４からタイミングデータが読み出されるため、タイミングメモリ３０への書き込みを必要としない。
なお、サイクルストレッチ実行設定器４４、有効無効化部４３を省略し、通常の高速パターン試験では、サイクルストレッチ設定部１６Ｅ内のサイクルストレッチ実行パターン２４Ｃを全て「０」とし、サイクルストレッチ試験を行う際に、サイクルストレッチ設定部１６Ｅの必要なアドレスにサイクルストレッチ実行パターン２４Ｃを順次１つづつ「１」として、その読み出し出力を切替部４２に直接供給して試験を繰り返し行ってもよい。
図９はこの発明による半導体デバイス試験装置の他の実施例を示す。この実施例では図８に示した実施例と同様に、周期データ記憶器４１、切替部４２、サイクルストレッチ実行設定器４４、有効無効化部４３を設ける外に、アドレスカウンタ１４からパターン発生用メモリ１６に印加されるパターンアドレスを分岐して取り出して一致検出器５６へ供給する分岐手段５２と、サイクルストレッチを実行すべきパターンアドレスを設定して一致検出器５６へ供給するパターンアドレス設定部５４と、パターンアドレスの一致を検出する一致検出器５６とを設けた構成とした点を特徴とするものである。パターンアドレス設定部５４は単なるレジスタでよい。
この実施例ではパターン発生用メモリ１６に印加されるパターンアドレスがパターンアドレス設定部５４に設定したパターンアドレスと一致すると、一致検出器５６はこの状態を検出し、有効無効化部４３に一致検出信号を与える。従って、サイクルストレッチ実行設定器４４にサイクルストレッチの実行を表す例えば「１」論理データが設定されている場合には、一致検出器５６よりの一致検出信号は切替部４２に切替制御信号として印加され、この結果、切替部４２は周期データ記憶器４１に記憶した周期データをテストサイクル発生器３６に入力し、サイクルストレッチが実行される。
サイクルストレッチ試験を行うには、例えば第Ｍテストサイクルで不良ＦＬが発生した場合は、第Ｍ−１テストサイクルの時のアドレスカウンタ１４が出力するアドレスをパターンアドレス設定部５４に設定して一連の試験信号による試験を行い、次に第Ｍ−２テストサイクルの時のアドレスカウンタ１４が出力するアドレスをパターンアドレス設定部５４に設定して同様に試験し、以下、パターンアドレス設定部５４に設定するアドレスを、順次１テストサイクル前の時のアドレスカウンタ１４が出力するアドレスとして試験を行う。
この実施例ではパターン発生用メモリ１６にサイクルストレッチ設定部１６Ｅを新たに設ける必要がなく、既存のパターン発生用メモリ１６をそのまま利用することができる。また、この場合も、この実施例は、サイクルストレッチを行うテストサイクルを順次ずらすごとにパターンプログラムの機械言語への変換を行う必要はなく、短時間で試験を行うことができ、かつ、図８に示した実施例が有する他の効果も同様に有する。
この場合もサイクルストレッチ実行設定器４４、有効無効化部４３を省略して一致検出器５６の出力を切替部４２の制御信号入力端子Ｓへ直接供給するようにして、サイクルストレッチ試験を行わない場合は、パターンアドレス設定部５４にパターン発生用メモリ１６が備えないアドレスを設定するようにしてもよい。
一連の高速試験パターン信号中にループを含むことがある。例えば図１０に示すように、テストサイクルが第１、第２、第３、第４と進むに従ってパターン発生用メモリ１６に対するアドレスがアドレスカウンタ１４からＡ１、Ａ２、Ａ３、Ａ４と順次発生し、次の第５テストサイクルではループとなり、発生アドレスがＡ３になり、第６テストサイクルでアドレスがＡ４になり、第７テストサイクルでアドレスがＡ５になるというように、アドレスＡ３、Ａ４が繰り返される１重ループとなっている。このような場合に、第６テストサイクルでサイクルストレッチを行うために、図８に示した実施例においてサイクルストレッチ設定部１６ＥのアドレスＡ４にフラグ「１」を立てる、あるいは図９に示した実施例でサイクルストレッチ設定部４８にアドレスＡ４を設定すると、第６テストサイクルのみならず、第４テストサイクルでもサイクルストレッチが行われてしまい、この試験で初めて良ＰＡになっても、不良ＦＡになった第Ｍテストサイクルから、第６テストサイクルまでのテストサイクル数又は第４テストサイクルまでのテストサイクル数だけ、出力段から数えた前段の機能ブロックの何れが不良であるか判断することができない。
このような問題を解決したこの発明装置の実施例を図１１に示す。この実施例においても、周期データ記憶器４１、切替部４２、サイクルストレッチ実行設定器４４、有効無効化部４３を設け、この外にテストパターンの発生回路を計数して一致検出器５０へ出力するパターン計数器４６と、サイクルストレッチを実行すべきテストサイクルを規定するパターン発生回数、つまり第何番目のテストサイクルを示す番号を設定して、一致検出器５０へ出力するストレッチサイクル設定部４８と、パターン計数器４６の計数値がストレッチサイクル設定部４８に設定した設定値と一致したことを検出して一致検出出力を有効無効化部４３へ出力する一致検出器５０とを設けた点を特徴とする。
サイクルストレッチ試験を行う場合はサイクルストレッチ実行設定器４４に「１」論理データを設定し、サイクルストレッチを行いたいテストサイクルを規定するパターン発生回数をストレッチサイクル設定部４８に設定して、一連の高速試験パターン信号による試験を行う。テストパターンの発生回数がストレッチサイクル設定部４８に設定した回数（テストサイクルの番号の値）に一致すると一致検出器５０は一致信号を出力し、この一致信号が有効無効化部４３を通じて切替部４２の制御信号入力端子Ｓに入力され、切替部４２の出力は入力端子Ａの入力から入力端子Ｂの入力に切り替わり、この結果、切替部４２は周期データ記憶器４１に格納しているサイクルストレッチ用の周期データがテストサイクル発生器３６に送られる。前述と同様にストレッチサイクル設定部４８に設定するパターン発生回数を順次変更して試験を繰り返す。
この実施例の構成によれば、ストレッチサイクル設定部４８にサイクルストレッチを実行すべきテストサイクルを決めるパターン発生回数を設定すれば、そのテストサイクルでサイクルストレッチを実行させることができ、ループを含む一連の試験パターン信号の場合も不良機能ブロックを１つずつ判定することができる。ストレッチサイクル設定部４８は単に例えばレジスタによって構成することができるから、数値の設定及び変更は容易であり、パターンプログラムの機械言語への変換を、サイクルストレッチのテストサイクルをずらすごとに行う必要はない。従って、サイクルストレッチを実行するテストサイクルを自由にしかも容易に変更できるから、サイクルストレッチにより高速動作が不能な機能ブロックを容易に検索することができる。またパターン発生用メモリ１６として既存のものをそのまま使用することができる。
この場合も、サイクルストレッチ実行設定器４４、有効無効化部４３を省略して、一致検出器５０の出力を切替部４２の制御信号入力端子Ｓへ直接供給し、サイクルストレッチ試験を行わない場合は、ストレッチサイクル設定部４８に、試験パターン信号にないテストサイクル番号を設定するようにしてもよい。
上述した各実施例ではサイクルストレッチを行う場合に、タイミングメモリ３０から読み出したタイミングデータをタイミング発生器３２へ供給した。サイクルストレッチを行う場合に、サイクルストレッチと対応してタイミングデータを変更してもよい。
図１２にその実施例を示す。この実施例ではタイミングメモリ３０からタイミング発生器３２を通じて論理比較器２８に供給するストローブパルスの位相をサイクルストレッチに同期させて移動させ、サイクルストレッチに合わせて論理比較動作のタイミングをずらし、例えば被試験半導体デバイスＤＵＴの出力信号の立上がりまたは立下りの遅れを検出する或いは被試験半導体デバイスＤＵＴへの入力（クロック、データ）の入力位相を変化させて、入力タイミング不良を検出する等の動作を可能とする。
タイミングメモリ３０の出力側に切替部６２を設け、この切替部６２によりタイミングメモリ３０から読み出されるタイミングデータと、タイミング設定器６１に設定されたタイミングデータとを切り替える構成とされる。切替部６２は、ストレッチサイクル検出部５８よりのサイクルストレッチを行うテストサイクルであることの検出出力が有効無効化部６３に入力され、有効無効化部６３がタイミング変更可否設定器６４よりのタイミング変更可状態設定出力により有効とされていると、ストレッチサイクル検出信号が切替部６２の制御信号入力端子Ｓに入力されて、切替部６２はタイミングメモリ３０の読み出しデータから、タイミング設定器６１の設定タイミングデータに切替えられタイミング発生器３２へ供給される。
この実施例によれば、論理比較器２８における論理比較動作のタイミングをタイミングメモリ３０に用意したタイミング以外のタイミングに任意にずらすことができるから、単にサイクルストレッチを施しただけでは検出することができない欠陥、例えば半導体デバイスＤＵＴの出力信号の立上がりまたは立下りのタイミングが遅れて伝達されることにより、不良と判定されるような欠陥又は半導体デバイスＤＵＴへの入力タイミングの不良を検出することができる利点が得られる。従来の装置ではこのようなタイミングの変更を行うには、パターン発生用メモリ１６中のサイクルストレッチを行うテストサイクルのアドレスのコントロールパターン２４Ｂ中のタイミングパターンを変更し、その後、その変更を元に戻す必要があり、つまりパターンプログラムの機械言語への変換が必要となるが、この実施例によればタイミング設定器６１に所望のタイミングパターンを設定すればよい。
図１２ではタイミング設定器６１にはサイクルストレッチの際の、波形整形器２７への波形立上がり、又は／及び立下りタイミングと論理比較器２８へのストローブパルスのタイミングをそれぞれ決定するタイミングデータを設定したが、その一方のみを設定し、他方は図１２中に破線で示すようにタイミングメモリ３０からのタイミングデータをタイミング発生器３２へ供給するようにしてもよい。
ストレッチサイクル検出部５８は、図８に示した実施例ではサイクルストレッチ設定部１６Ｅとその記憶を読み出すアドレスカウンタ１４とにより構成され、読み出されたサイクルストレッチ実行パターン２４Ｃ（フラグ）が「１」の場合が、サイクルストレッチを行うストレッチサイクル検出出力となる。図９に示した実施例ではパターンアドレス設定部５４と一致検出器５６でストレッチサイクル検出部５８が構成され、一致検出器５６の出力がストレッチサイクル検出部５８の出力となる。図１１に示した実施例ではパターン計数器４６、ストレッチサイクル設定部４８、一致検出器５０がストレッチサイクル検出部５８を構成し、一致検出器５０の出力がストレッチサイクル検出部５８の出力となる。つまりストレッチサイクル検出部５８はストレッチすべきテストサイクル番号、又はこれと対応したアドレスなどを表わすデータが設定され、テストパターンの発生テストサイクルが設定されたデータが表わすテストサイクルになるとストレッチサイクル検出出力を出力するものである。
ストレッチサイクル検出部５８はこのような構成であるから、先に述べたように、有効無効化部４３及びサイクルストレッチ実行設定器４４を省略して、ストレッチサイクル検出部５８の出力を切替部４２及び６２の各制御信号入力端子Ｓへ直接供給してもよい。またタイミング変更可否設定器６４を設け、サイクルストレッチの際にタイミング設定器６１のタイミングデータを必要に応じて利用するようにしたが、サイクルストレッチの際は必ずタイミング設定器６１のタイミングデータを用いる場合は図１２中に破線で示すように、有効無効化部６３を省略して有効無効化部４３の出力を切替部６３の制御信号入力端子Ｓへ供給すればよい。なお、上述において、必ずしもＴ１＜Ｔ２＜Ｔ３とされることなく例えばＴ１＜Ｔ３＜Ｔ２など利用者が決定する。
次にこの発明による半導体デバイス試験方法の実施例、つまり図８、図９、図１１及び図１２に示した実施例の処理手順を図１３を参照して説明する。
まず高速パターン試験を行い、不良（フェイル）が発生したテストサイクルを求める。その後サイクルストレッチ試験を行う。まず、ステップＳ１でサイクルストレッチ実行設定器４４に「１」論理データを設定してサイクルストレッチ可能状態にする。
またタイミングデータも変更したい場合はステップＳ２で設定器６４に「１」論理を設定して、タイミング変更可能状態にする。サイクルストレッチを行う際に、必ずタイミング変更も行う場合はステップＳ２を省略し、図１２中の破線で示すように有効無効化部４３の出力により切替部６２も制御するようにする。また、前述したように、サイクルストレッチ実行設定器４４を省略してもよい状態の場合は、このステップＳ１、Ｓ２は省略する。
次にステップＳ３でサイクルストレッチを実行するテストサイクルをストレッチサイクル検出部５８に設定する。つまり例えば高速パターン試験時において、その開始から前記不良が検出されたまでに、非試験デバイスに印加したパターンの回数より１少ない数を図１１中のストレッチサイクル設定部４８に設定、又はこの不良検出されたテストサイクル番号と対応するアドレスカウンタ１４のアドレスを図９中のパターンアドレス設定部５４に設定、あるいは、このアドレスと対応する、図８中のサイクルストレッチ設定部１６Ｅのそのアドレスの箇所にフラグ「１」を立てる。
ステップＳ４でストレッチ用周期データ、高速パターン試験における当該テストサイクルより長い周期を表わす周期データを周期データ記憶器４１に設定し、またサイクルストレッチ試験の際にタイミングデータも変更する場合はステップＳ５でそのサイクルストレッチの際のタイミングデータをタイミング設定器６１に設定する。
その後ステップＳ６でサイクルストレッチ試験を実行、つまり高速パターン試験信号を用いて試験を行う。その試験結果が良ＰＡでなければ（Ｓ７）、ステップＳ８で現に設定してある実行テストサイクルの１つ前のテストサイクル番号（パターン印加回数）又はこれと対応したアドレスあるいはそのアドレスと対応したフラグ「１」の位置の設定、つまりストレッチサイクル検出部５８の設定を更新して、ステップＳ４に戻る。
ステップＳ７で試験結果が良ＰＡになれば、ステップＳ９において、高速パターン試験時に検出したテストサイクル番号と、ステップＳ７で良ＰＡとなったテストサイクル番号とから不良ブロックが出力端子から何番目の段であるかを判定し、これを試験装置内の記憶部に格納する。
このようにステップＳ８の後に、その都度、ステップＳ４でサイクルストレッチ周期データを周期データ記憶器４１に設定し、また同様にタイミング変更も行う場合は、タイミングデータをタイミング設定器６１に設定したが、当該高速試験パターンで用いられるテストサイクルの周期長の何れよりも長い周期を周期データ記憶器４１に設定し、サイクルストレッチ用周期データとして固定のものを用いる場合、必要に応じてストレッチサイクルにおけるタイミングデータも予め決めたものをタイミング設定記６１に設定したものを常に用いる場合は、図１３中に破線で示すようにステップＳ８の次にステップＳ６に戻るようにすればよい。ステップＳ１とＳ２、ステップＳ４とＳ５はそれぞれ何れを先に行ってもよい。ステップＳ８からステップＳ６に戻る場合は、ステップＳ１〜Ｓ４の順は任意でよい。なお、ストレッチ用周期データ及び変更タイミングデータは利用者が適切と思うものを用いる。
以上説明したように、この発明によればパターン発生用メモリ１６及びテストサイクルメモリ３４の記憶に対し、パターンプログラムを機械言語への変換を伴うように書き替えることなく、任意のテストサイクルで、そのテストサイクルの周期（時間）をサイクルストレッチ（伸張）させて試験を実行させることができ、その設定の変更を容易に行うことができ、かつ短時間でサイクルストレッチ試験を行うことができることになる。
【図面の簡単な説明】
図１は従来の半導体デバイス試験装置の機能構成の例を示すブロック図である。
図２は半導体デバイス中の機能ブロックの縦続接続回路の例を示すブロック図である。
図３は高速パターン試験における各テストサイクルにおける周期の例を示すタイミングチャートである。
図４は各テストサイクルにおける周期と、高速パターン試験における各機能ブロックの入力データとの関係の例を示す図である。
図５は第１テストサイクルをサイクルストレッチした場合の各サイクルにおける各機能ブロックの入力データを示す図である。
図６は第２テストサイクルをサイクルストレッチした場合の図５と対応する図である。
図７は第３テストサイクルをサイクルストレッチした場合の図５と対応する図である。
図８はこの発明装置の実施例の機能構成を示すブロック図である。
図９はこの発明装置の他の実施例の機能構成を示す図である。
図１０は試験信号中にループを含む場合のテストサイクル番号とパターン発生用メモリを読み出すアドレスとの関係例を示す図である。
図１１はこの発明装置の更に他の実施例の機能構成を示すブロック図である。
図１２はこの発明装置の更に他の実施例の機能構成を示す図である。
図１３はこの発明方法の実施例の手順を示す流れ図である。
【図１】
2002056043.tif 000003
【図２】
2002056043.tif 000004
【図３】
2002056043.tif 000005
【図４】
2002056043.tif 000006
【図５】
2002056043.tif 000007
【図６】
2002056043.tif 000008
【図７】
2002056043.tif 000009
【図８】
2002056043.tif 000010
【図９】
2002056043.tif 000011
【図１０】
2002056043.tif 000012
【図１１】
2002056043.tif 000013
【図１２】
2002056043.tif 000014
【図１３】
2002056043.tif 000015
【国際調査報告】
2002056043.tif 000016
2002056043.tif 000017