(57)【特許請求の範囲】
【請求項１】
基板上に光導波体と発光または受光を行う光素子とを配置して光学的に結合させるための光デバイス実装基板の作製方法であって、前記光導波体の搭載溝を形成するための搭載溝形成部、および前記光素子搭載用の電極を形成するための第１の開口部を有する電極形成用パターンを第１のフォトマスクを用いたフォトリソグラフィにより形成する工程と、前記搭載溝形成部に前記搭載溝を形成した後に、第２のフォトマスクを用いたフォトリソグラフィにより、前記電極形成用パターンの前記第１の開口部の周辺部より広めの第２の開口部を有する電極パターンを前記電極形成用パターンの上に形成する工程と、前記電極パターンの上から電極材料の膜を被着形成した後、前記電極パターンおよび前記電極形成用パターンを除去することにより、前記第１の開口部内に形成された電極材料の膜を残して前記電極を形成する工程と、を有することを特徴とする光デバイス実装基板の作製方法。
【請求項２】
請求項１に記載の作製方法により作製された光デバイス実装基板の上に、前記光導波体と前記光素子とを配置して成ることを特徴とする光モジュールの作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上に光ファイバや光導波路等の光導波体及び光素子（発光素子又は受光素子）などを配置して光学的に結合させるための光デバイス実装基板の作製方法及びその光デバイス実装基板から成る光モジュールの作製方法に関する。
【０００２】
【従来の技術】
近年、光通信システムの大容量化及び多機能化が求められており、それに伴って光送信器や光受信器等の光デバイスの小型化、高集積化、及び低コスト化が要望されている。
特に、光デバイスの組み立てコストを削減する目的で、同一基板上に光ファイバや半導体光素子などの光部品を搭載する技術、いわゆる光ハイブリッド実装技術やシリコンプラットフォームなどの技術が注目されている。
【０００３】
これらの技術によれば、例えば光ファイバと光素子とを同一基板上に形成されたＶ溝上及び導体パターン上のそれぞれに実装するだけで、無調心にて光モジュールの組み立てを実現することが可能であるとされている。
【０００４】
ここで、基板上に無調心で上記光部品を実装するには、基板に形成した光ファイバ搭載用のＶ溝と光素子搭載用の電極、またはＶ溝と光素子搭載用の位置合わせマーカーとが各々高精度に形成され、且つそれぞれにおける両者の位置関係がサブミクロンオーダーの精度で形成されなければならない。
【０００５】
図７に基づいて従来の方法について説明する。図７（ａ）〜（ｇ）はそれぞれ、従来の光ハイブリッド実装基板の製作工程を説明する平面図である。まず、図７（ａ）に示すように、シリコン基板７１上にシリコン酸化膜やシリコン窒化膜等の（シリコンのエッチング液に対して耐性を有する）膜を被着形成し、Ｖ溝形成用のフォトマスクを用いてフォトリソグラフィにより上記膜をパターニングして、Ｖ溝形成用パターン７２を得る。
【０００６】
次いで、図７（ｂ）に示すように、Ｖ溝形成用パターン７２をマスクとして、水酸化ナトリウム（ＮａＯＨ）や水酸化カリウム（ＫＯＨ）等のエッチング液により、シリコン基板７１が露出している面７１ａをエッチングし、Ｖ溝７３が形成される。
【０００７】
次いで、図７（ｃ）に示すように、上記表面層をいったん除去した後に、Ｖ溝７３を含むシリコン基板７１の表面全体に、熱酸化法もしくはスパッタ法やプラズマＣＶＤ法等により、シリコン酸化膜やシリコン窒化膜等の保護膜７４を形成する。
【０００８】
次いで、図７（ｄ）に示すように、後記する電極や光素子実装用マーカーを形成するためのフォトマスクを用いて、電極形成領域７５や光素子実装用マーカー領域７６を除く領域にフォトレジスト７７を被着形成し、しかる後に、図７（ｅ）に示すように、その上から全面に電極材料となる金（Ａｕ）等の金属膜７８を蒸着法等により被着形成する。
【０００９】
次いで、図７（ｆ）に示すように、リフトオフ法により光素子搭載部を含む電極パターン７９及び光素子実装用マーカー８０を形成する。
【００１０】
そして、図７（ｇ）に示すように、電極７９の光素子搭載部に半田８１を塗布形成し、ダイシングによりファイバストッパ溝８２の形成、及びシリコン基板８１の端面８１ａにおいて切断を行うことにより、光ファイバと光素子を実装するための光デバイスの実装基板Ｊが完成する。
【００１１】
【発明が解決しようとする課題】
上記方法では、光ファイバ搭載用のＶ溝の形成時に、シリコン基板の端部等に設けられた位置合わせマーカー（不図示）と、電極及び光素子実装用のマーカー形成時に用いるフォトマスクのマーカーとで位置合せを行う。
【００１２】
しかしながら、これまでコンタクト式等の露光装置自体がサブミクロンオーダーの位置合せが不可能な場合が多く、たとえそれが可能であったとしても、Ｖ溝が形成されたシリコン基板へフォトレジストを塗布する際に、Ｖ溝周辺のフォトレジストの膜厚分布により、基板に形成されたマーカーの判別が困難となる場合がある。また、そのような問題点をクリアしたとしても、シリコン基板側の位置合せマーカーが種々のプロセスを経ているため、シリコン基板がこれらプロセスの熱履歴により反ることがあり、この反りが原因で位置合わせマーカーが位置ずれを起こすことがあるのである。
【００１３】
したがって、従来ではＶ溝と光素子搭載用のマーカーとの位置合せは非常に困難であったのであり、光ファイバと光素子とを無調心で精度良く実装することはできなかった。このため優れた光モジュールを提供することができなかった。
【００１４】
なお、この問題点を解決するために、Ｖ溝形成時と同時にＶ溝マーカーを作製する方法が考えられているが、上記プロセスのもとではＶ溝形成後に再形成された絶縁膜がＶ溝マーカーを覆うため、Ｖ溝マーカーのエッジ部分の検出精度が悪くなり、光素子実装精度の向上は見込めない。また、酸化膜を再形成せずにＶ溝作製時のマスクを残す場合でも、シリコン基板のエッチングが、絶縁膜の下部に進行することから、やはり光素子の実装精度の向上は見込めない。
【００１５】
そこで、本発明では上記事情に鑑みて完成されたものであり、その目的は光ファイバや光導波路等の光導波体搭載用のＶ溝等の搭載溝と光素子搭載用の電極、または搭載溝と光素子搭載用の位置合わせマーカーとの位置合せが精度よく作製され、かつ検出精度のよい位置合わせマーカー及び／又は位置合わせ可能な電極を有する光デバイス実装基板の作製方法及び信頼性の優れた光モジュールを提供することを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明の光デバイス実装基板の作製方法は、基板上に光導波体と発光または受光を行う光素子とを配置して光学的に結合させるための光デバイス実装基板の作製方法であって、前記光導波体の搭載溝を形成するための搭載溝形成部、および前記光素子搭載用の電極を形成するための第１の開口部を有する電極形成用パターンを第１のフォトマスクを用いたフォトリソグラフィにより形成する工程と、前記搭載溝形成部に前記搭載溝を形成した後に、第２のフォトマスクを用いたフォトリソグラフィにより、前記電極形成用パターンの前記第１の開口部の周辺部より広めの第２の開口部を有する電極パターンを前記電極形成用パターンの上に形成する工程と、前記電極パターンの上から電極材料の膜を被着形成した後、前記電極パターンおよび前記電極形成用パターンを除去することにより、前記第１の開口部内に形成された電極材料の膜を残して前記電極を形成する工程と、を有することを特徴とする。
【００１７】
また、本発明の光モジュールの作製方法は、上記方法を用いて作製した光デバイス実装基板上に光導波体と光素子とを配置して成る。
【００１８】
【発明の実施の形態】
以下に、本発明に係る実施形態について図面に基づき説明する。
【００１９】
〔例１〕図１（ａ）〜（ｈ）はそれぞれ光デバイス実装基板の作製工程を説明する平面図であり、図２（ａ）〜（ｈ）は図１の各工程図における一部省略断面図（搭載される、光ファイバや光導波路等の光導波体の光軸（もしくは形成される搭載溝（Ｖ溝）の長手方向の中心線）を含み基板に垂直な面で切断した場合の断面図）である。なお、簡単のため図１（ａ）にのみｉｉ−ｉｉ断面線を記入しているが、図１（ｂ）〜（ｈ）についても同様な断面線における断面図が図２（ｂ）〜（ｈ）にあらわれているものとする。
【００２０】
図１（ａ）及び図２（ａ）に示すように、まず、主面が（１００）面の単結晶シリコンから成る基板１を用意し、熱酸化法、スパッタ法、プラズマＣＶＤ法等、もしくはそれらを組み合わせた成膜法により、基板１の全面に酸化シリコン（ＳｉＯ２）膜を厚さ０．５〜６０μｍで形成し、その後、後記する光導波体を搭載させるための搭載溝であるＶ溝を、実際に形成させる領域よりも広い開口部２ａを有したＳｉＯ２膜パターン２をフォトマスク１を用いてフォトリソグラフィにより形成する。なお、ここで、基板に所定形状のマーカー（不図示）を形成する。
【００２１】
次いで、図１（ｂ）及び図２（ｂ）に示すように、プラズマＣＶＤ法等により窒化シリコン（Ｓｉ３Ｎ４等のＳｉＮＸ、以下、ＳｉＮＸとする）膜を厚さ０．１〜２μｍで形成し、基板１に光導波体を搭載するための搭載溝形成用パターンと、光素子搭載用の電極パターン及び（／又は）光素子搭載用の位置合わせマーカーパターンが形成された、１枚のフォトマスク（基準マスク：フォトマスク２（第１のフォトマスク））を用いて、Ｖ溝形成部３、電極形成用パターン４、及び光素子搭載用マーカー形成部５の開口部（第１の開口部）を有するＳｉＮＸ膜パターン６を形成する。ここで、電極形成用パターン４、及び光素子搭載用マーカー形成部５はＳｉＯ２膜２が露出した領域となっている。また、このとき不図示の所定形状のマーカーを形成する。
【００２２】
次いで、図１（ｃ）及び図２（ｃ）に示すように、溶液温度６０〜８０℃、３０〜４５重量％のＫＯＨ水溶液を用い、基板１の結晶面のエッチングレイトの差を利用して、エッチングレイトの小さい（１１１）面が溝の側面（基板１の表面に対して約５５°の傾斜面）にあらわれたＶ溝７を形成させる。このとき、電極形成用パターン４、及び光素子搭載用マーカー形成部５は、ＳｉＯ２膜が露出されているため、シリコンのエッチングは進行せず、ＳｉＯ２が多少エッチングされるだけであり、ＳｉＮＸ６の下部にアンダーカット部６ａが形成される。
【００２３】
次いで、図１（ｄ）及び図２（ｄ）に示すように、図１（ｃ）における電極形成用パターン４及び光素子搭載用マーカー形成部より広いパターンを有するフォトマスク３（第２のフォトマスク）を用い、このフォトマスク３を上記フォトマスク２で作製した領域に正確に位置合わせして、すなわち、フォトマスク２で形成した不図示のマーカーに正確に位置合わせして、電極形成用パターン、及び光素子搭載用マーカー形成部に開口部（第２の開口部）を有するフォトレジストパターン８を塗布し、さらに、電極形成用パターン４の上に電極材料であるＡｕ／Ｐｔ／Ｔｉ、Ａｕ／Ｐｔ／ＴｉＮ／Ｔｉ、Ａｕ／Ｔｉ、Ａｕ／Ｎｉ／Ｃｒ，Ａｕ／Ｃｒなどを電子ビーム蒸着法やスパッタ法などにより厚さ３０００Å〜１μｍ程度に成膜する。
【００２４】
次いで、図１（ｅ）及び図２（ｅ）に示すように、リフトオフ法にてフォトレジストパターン８を除去することにより、導体膜を周辺に残した電極パターン１０及び光素子搭載用マーカー１１を形成する。
【００２５】
次いで、図１（ｆ）及び図２（ｆ）に示すように、ウエットエッチングもしくはドライエッチングによりＳｉＮＸ膜６を除去することにより、すなわち電極パターン１０の周辺部を電極形成用パターンにまで除去することにより、ＳｉＯ２膜２上のパターンのみが形成され、最終形状の電極１０及び光素子搭載用マーカー１１が形成される。
【００２６】
次いで、図１（ｇ）及び図２（ｇ）に示すように、電極１０の上に半田１２を形成し、図１（ｈ）及び図２（ｈ）に示すように、基板１の端部の切断や電極１０とＶ溝７との間の溝切りをダイシングにより行い、端面１３及びファイバストッパ用溝１４を形成して、光デバイス実装基板Ｓが作製される。
【００２７】
そして、図３に示すように、光デバイス実装基板Ｓに形成されたＶ溝７に光ファイバ１５を搭載し、電極１０に半導体レーザ素子等の光素子１６を搭載するだけで精度よく光結合ができる、いわゆるパッシブアライメントが実現された光モジュールＭが完成される。この場合の精度は従来の誤差（±０．２〜±１．５μｍ）に比して殆ど誤差の無い程の正確な位置合わせを実現することができた。なお、光モジュールＭは不図示の蓋体を被せて全体を樹脂でモールドするか、蓋体を被せずに全体を樹脂でモールドするような構成であってもよい。
【００２８】
なおまた、例えばフォトレジストは搭載溝形成前においてはスピンコートを行い、Ｖ溝形成後においてはスプレーコート法を用いることにより、フォトレジストを均一に塗布形成させることができる。また、光導波体の搭載溝はＶ字状に限定されるものではなく、また、光素子搭載用マーカーの形状は矩形に限定されるものではなく、十字形等種々の形状とすることが可能である。また、光ファイバの代わりに基板の表層に導波路が形成された光導波路等の光導波体を設けてもよく、また、光素子は半導体レーザ素子の代わりに、ＬＥＤ素子やＰＤ素子等の発光素子及び／又は受光素子を設けてもよい。また、光デバイス実装基板Ｓはシリコン単結晶以外に、ＧａＡｓ単結晶、水晶、樹脂、セラミックス等でも使用可能であるが、Ｖ溝を異方性エッチングにより位置精度良く形成しやすい点でシリコン単結晶が好ましい。
【００２９】
〔例２〕図４（ａ）〜（ｈ）は、図１と同様に光デバイス実装基板の作製工程を説明する平面図であり、図５（ａ）〜（ｉ）は、図２と同様に各工程図における一部省略断面図である。なお、簡単のため図４（ａ）にのみＶ−Ｖ断面線を記入しているが、図５（ｂ）〜（ｈ）にも同様な断面図があらわれているものとする。
【００３０】
図４（ａ）及び図５（ａ）に示すように、主面が（１００）面の単結晶シリコンから成る基板２１を用意し、熱酸化法、スパッタ法、プラズマＣＶＤ法等、もしくはそれらを組み合わせた成膜法により、基板２１の全面に厚さ０．５〜６０μｍの酸化シリコン（ＳｉＯ２）膜を形成し、次いでプラズマＣＶＤ法等により厚さ０．１〜２μｍの窒化シリコン（ＳｉＮＸ）膜を積層する。そして、基板２１に光導波体を搭載するための搭載溝形成用パターンと、光素子搭載用の電極パターン及び（／又は）光素子搭載用の位置合わせマーカーパターンとが形成されたフォトマスク（基準マスク：フォトマスク４（第１のフォトマスク））を用いて、後記するＶ溝を実際に形成させる開口部２２ａ、電極形成用パターンを形成させる開口部２２ｂ、及び光素子搭載用マーカー形成部を形成させる開口部２２ｃなどの開口部（第１の開口部）を有する、ＳｉＮＸ／ＳｉＯ２膜のパターン２２をフォトリソグラフィにより形成する。なお、このとき不図示の所定形状のマーカーを形成する。
【００３１】
次いで、図４（ｂ）及び図５（ｂ）に示すように、４（ａ）における電極形成用パターンを形成させる開口部２２ｂ、及び光素子搭載用マーカー形成部を形成させる開口部２２ｃを覆い、かつＶ溝形成部２２ａに接触しないように、ＳｉＯ２、ＳｉＮＸ、ＴａＯＸ等のＶ溝エッチング用の保護用マスクパターン２３をフォトマスク５を用いて形成する。すなわち、このフォトマスク５（第２のフォトマスク）を上記フォトマスク４で作製した領域に正確に位置合わせして、すなわち、フォトマスク４で形成した不図示のマーカーに正確に位置合わせしてフォトリソグラフィにより保護用マスクパターン２３を形成する。
【００３２】
次いで、図４（ｃ）及び図５（ｃ）に示すように、溶液温度６０〜８０℃、３０〜４５重量％のＫＯＨ水溶液を用い、基板１の結晶面のエッチングレイトの差を利用して、エッチングレイトの小さい（１１１）面が溝の側面（基板１の表面に対して約５５°の傾斜面）にあらわれたＶ溝２４を形成させる。
【００３３】
次いで、図４（ｄ）及び図５（ｄ）に示すように、電極形成用パターン２５（第１の電極形成部）及び光素子搭載用マーカー形成部２６を覆う保護用マスクパターンを除去し、基板全体を熱酸化させる。図中２７は熱酸化膜（ＳｉＯ２膜）である。
【００３４】
次いで、図４（ｅ）及び図５（ｅ）に示すように、図４（ａ）における電極形成用パターン４及び光素子搭載用マーカー形成部より広いパターンを有する１枚のフォトマスク６を用い、このフォトマスク６（第２のフォトマスク）をフォトマスク５で作製した領域に正確に位置合わせして、すなわち、フォトマスク５で形成した不図示のマーカーに正確に位置合わせして、電極パターン部２５及び光素子搭載用マーカー形成部２６より広めに開口部（第２の開口部）を形成するようにフォトレジスト２８で覆い、さらに、基板全面に、電極材料であるＡｕ／Ｐｔ／Ｔｉ、Ａｕ／Ｐｔ／ＴｉＮ／Ｔｉ、Ａｕ／Ｔｉ、Ａｕ／Ｎｉ／Ｃｒ，Ａｕ／Ｃｒなどの金属膜２９を電子ビーム蒸着法やスパッタ法などにより厚さ３０００〜１μｍ程度に成膜する。
【００３５】
次いで、図４（ｆ）及び図５（ｆ）に示すように、リフトオフ法にてフォトレジストパターン２８を除去することにより、導体膜を周辺に残した電極パターン３０（第２の電極形成部）及び光素子搭載用マーカー３１を形成する。
【００３６】
次いで、図４（ｇ）及び図５（ｇ）に示すように、ウエットエッチングもしくはドライエッチングによりＳｉＮＸ膜を除去することにより、基板上のパターンのみが形成され、最終形状の電極３２及び光素子搭載用マーカー３３が形成される。
【００３７】
そして、図４（ｈ）及び図５（ｈ）に示すように、光素子搭載部にＡｕＳｎ合金等の半田３４を形成し、その後の工程は図１（ｈ）及び図２（ｈ）と同様であるので説明を省略するが、断面図を図５（ｉ）に示す。
【００３８】
この方法によっても例１と同様な効果を奏することができる。
【００３９】
〔例３〕上記例１，例２においては、電極の形成前にＶ溝の作製を行った場合を示したが、先に電極パターンの形成を行い、次いでＶ溝の作製を行うようにしてもよい。以下に、この実施形態について説明する。
【００４０】
図６（ａ）〜（ｋ）は、それぞれ搭載される光導波体の光軸（もしくは、Ｖ溝の長手方向の中心線）で切った断面図とする。図６（ａ）に示すように、上記例２と同様に、主面が（１００）面の単結晶シリコンから成る基板４１を用意し、熱酸化法、スパッタ法、プラズマＣＶＤ法等、もしくはそれらを組み合わせた成膜法により、基板４１の全面に厚さ０．５〜６０μｍの酸化シリコン（ＳｉＯ２）膜４２を形成し、次いでプラズマＣＶＤ法等により厚さ０．１〜２μｍの窒化シリコン（ＳｉＮＸ）膜４３を積層する。
【００４１】
次いで、図６（ｂ）に示すように、Ｖ溝パターン、電極パターン、及び光素子搭載用マーカーパターンが形成されたフォトマスク（基準マスク：フォトマスク７）を用い、フォトリソグラフィにより、所定領域にフォトレジスト４４を塗布形成した後に、酸化シリコン膜４２及び窒化シリコン膜４３の不要部を除去する。このとき、不図示のマーカーが形成される。
【００４２】
次いで、図６（ｃ）に示すように、上記基準マスクで用いたフォトマスクと別のフォトマスク８（後記する電極形成用パターン及び光素子搭載用マーカー形成部の以外の領域にフォトレジストを塗布形成させるもの）を用いて、上記基準マスクで作製した領域に正確に位置合わせして、すなわち、基準マスクで形成した不図示のマーカーに正確に位置合わせして、電極形成用パターン及び光素子搭載用マーカー形成部を除いた領域に、フォトレジスト４５を塗布し、さらに、図６（ｄ）に示すように、上記例１，２と同様に金属膜４６を被着形成する。
【００４３】
次いで、図６（ｅ）に示すように、フォトレジスト４４，４５をリフトオフ法により除去することでもって、所定形状の電極４７，４８を形成することができる。
【００４４】
次いで、図６（ｆ）に示すように、ＣＶＤ法により基板全面に酸化シリコン膜４９を形成し、さらに、図６（ｇ）に示すように、さらに別のフォトマスク９（後記するＶ溝形成領域５１以外の領域にフォトレジストを塗布形成させるもの）を用いて、上記基準マスクで作製した領域に正確に位置合わせして、すなわち、基準マスクで形成した不図示のマーカーに正確に位置合わせして、電極パターン及び光素子搭載用マーカー部にフォトレジスト５０を塗布し、Ｖ溝形成領域５１を開口させる。
【００４５】
次いで、図６（ｈ）に示すように、フォトレジスト５０を所定の剥離液を用いて除去し、さらに、上記例１，２と同様に基板４１をエッチングすることによって、所定形状のＶ溝５２を形成する。
【００４６】
そして、図６（ｊ）に示すように、酸化シリコン膜をウエットエッチングもしくはドライエッチングにより除去し、さらに、図６（ｋ）に示すように、例１，例２と同様にして基板４１の切断や溝入れを行って光デバイス実装基板の作製を行う。
【００４７】
この方法によっても例１，例２と同様な効果を奏することができる。なお、例３においては、図６（ｅ）におけるリフトオフが容易かつ迅速に行えるという利点がある。
【００４８】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で適宜変更することが可能である。
【００４９】
【発明の効果】
以上詳述したように、本発明の光デバイス実装基板の作製方法によれば、従来のような搭載溝と光素子搭載用の電極、または搭載溝と位置合わせマーカーとの位置合わせを不要とし、且つその精度をサブミクロンオーダーで形成することが可能となり、光デバイス実装基板を迅速かつ高精度に提供することができ、ひいては信頼性の高い優れた光モジュールを提供することが可能となる。
【図面の簡単な説明】
【図１】  （ａ）〜（ｈ）は、それぞれ本発明の光デバイス実装基板の作製工程を説明する平面図である。
【図２】  （ａ）〜（ｈ）は、図１の各工程に対応する一部省略断面図である。
【図３】  光デバイス実装基板上に光導波体と光素子とを実装した様子を説明する斜視図である。
【図４】  （ａ）〜（ｈ）は、それぞれ本発明の光デバイス実装基板の作製工程を説明する平面図である。
【図５】  （ａ）〜（ｉ）は、図４の各工程に対応する一部省略断面図である。
【図６】  （ａ）〜（ｋ）は、それぞれ本発明の光デバイス実装基板の作製工程を説明する一部省略断面図である。
【図７】  （ａ）〜（ｇ）は、それぞれ従来の光デバイス実装基板の作製工程を説明する平面図である。
【符号の説明】
１、２１、４１：基板
７、２４、５２：Ｖ溝（搭載溝）
１０、３２、４７、４８：電極
１１、３３：光素子搭載用マーカー
Ｓ：光デバイス実装基板
Ｍ：光モジュール
【図１】
0003838718.tif 000002
【図２】
0003838718.tif 000003
【図３】
0003838718.tif 000004
【図４】
0003838718.tif 000005
【図５】
0003838718.tif 000006
【図６】
0003838718.tif 000007
【図７】
0003838718.tif 000008