(57)【要約】１台の信号発生装置と１台のビット誤り測定装置を用いて複数の被測定装置を並行して試験することができる方法及び装置を提供するため、試験用の直列信号を、複数の被測定装置に対するチャネルと冗長チャネルとに対応した並列信号に変換して各被測定装置に分配し、該冗長チャネルの通過信号を、各被測定装置の位置関係を特定するためのチャネル判別信号に変換し、各被測定装置の出力信号及び該チャネル判別信号を、該分配時の方式に対応して多重し、該多重した信号からビット誤りを測定するとともに該チャネル判別信号から該ビット誤りに係る各被測定装置を検出する。
2002087138.tif 000002
【特許請求の範囲】
【請求項１】
試験用の直列信号を、複数の被測定装置に対するチャネルと冗長チャネルとに対応した並列信号に変換して各被測定装置に分配し、
該冗長チャネルの通過信号を、各被測定装置の位置関係を特定するためのチャネル判別信号に変換し、
各被測定装置の出力信号及び該チャネル判別信号を、該分配時の方式に対応して多重し、
該多重した信号からビット誤りを測定するとともに該チャネル判別信号から該ビット誤りに係る各被測定装置を検出する、
ステップを備えたことを特徴とするビット誤り試験方法。
【請求項２】
請求の範囲１において、
該チャネル判別信号が、該冗長チャネルの通過信号の全ビットを反転した信号であることを特徴としたビット誤り試験方法。
【請求項３】
請求の範囲１又は２において、
該試験用信号が、擬似ランダムパターンを有することを特徴としたビット誤り試験方法。
【請求項４】
試験用の直列信号を発生する信号発生装置と、
該直列信号を、複数の被測定装置に対するチャネルと冗長チャネルとに対応した並列信号に変換して各被測定装置に分配する信号分配装置と、
該冗長チャネルの通過信号を、各被測定装置の位置関係を特定するためのチャネル判別信号に変換するチャネル判別信号発生回路と、
各被測定装置の出力信号及び該チャネル判別信号を、該信号分配装置の分配方式に対応して多重する信号多重装置と、
該信号多重装置の出力信号からビット誤りを測定するとともに該チャネル判別信号から該ビット誤りに係る各被測定装置を検出するビット誤り測定装置と、
を備えたことを特徴とするビット誤り試験装置。
【請求項５】
請求の範囲４において、
該チャネル判別信号が、該冗長チャネルの通過信号の全ビットを反転した信号であることを特徴としたビット誤り試験装置。
【発明の詳細な説明】
技術分野
本発明はビット誤り試験方法及び装置に関し、特に複数の通信装置のビット誤りを測定することにより試験を行う方法及び装置に関するものである。
背景技術
複数の通信装置を効率良く試験する方法及び装置としては、次に示す従来技術が既に提案されている。
従来技術（１）（図６参照）
ｎ（ｎ≧２）個の被測定装置３−１〜３−ｎと同じ数だけ、信号発生装置１−１〜１−ｎ及びビット誤り測定装置５−１〜５−ｎを設けて、各測定系を並列に構成し、信号発生装置１−１〜１−ｎで発生された試験信号をそれぞれ被測定装置３−１〜３−ｎに与え、これらの出力信号をそれぞれビット誤り測定装置５−１〜５−ｎに送ってビット誤り（ビット誤り率）を測定する。このようにして得られた各測定系のビット誤りは、共通の測定制御装置１０に送られ、この測定制御装置１０によって信号発生装置１−１〜１−ｎを共通に制御することにより、各被測定装置３−１〜３−ｎの並行試験を行っている。
従来技術（２）（図７参照）
ｎ個の被測定装置３−１〜３−ｎに対して共通の１台の信号発生装置１のみを接続する。この信号発生装置１からの共通試験信号を被測定装置３−１〜３−ｎに与え、これらの出力信号をビット誤り測定装置５−１〜５−ｎで測定して、上記の従来技術（１）と同様に測定制御装置１０を経由して信号発生装置１を制御することにより、各被測定装置３−１〜３−ｎの並行試験を行っている。
従来技術（３）（図８参照）
上記の従来技術（２）と同様に被測定装置３−１〜３−ｎに対して１台の信号発生装置１と１台のビット誤り測定装置５のみを設けると共に各被測定装置３−１〜３−ｎがタンデム接続されている。そして、信号発生装置１からの試験信号は被測定装置３−１に与え、その出力信号を被測定装置３−２〜３−ｎを順次経由してビット誤り測定装置５に与えるようにしている。
しかしながら、上記の従来技術（１）の場合には、１台の信号発生装置と１台の被測定装置と１台のビット誤り測定装置によって構成される一つの測定系を単純に複数設けたものと変わりがなく、これら複数の測定系を共通の測定制御装置１０によって自動制御することにより測定作業の無人化を図っているに過ぎない。このため、信号発生装置やビット誤り測定装置という高価な測定装置を、並行測定したい被測定装置の数だけ用意しなければならず、測定系の規模とコストが肥大化してしまう。
また、個々の被測定装置の制御自体は同時に行えず、順番に設定とデータ収集を行わなければならないので、全体として測定速度が遅くなってしまう。
また、上記の従来技術（２）の場合には、信号発生装置は１台で済むが、この信号発生装置の出力を単に共通して被測定装置３−１〜３−ｎに送っているだけであるので、ビット誤り測定装置はやはりｎ個必要でありその台数を減らすことはできない。
さらに、上記の従来技術（３）の場合には、１台の信号発生装置と１台のビット誤り測定装置で済むが、被測定装置３−１〜３−ｎの途中でビット誤りが発生してしまうと、その被測定装置の出力信号がビット誤りを含んだ信号になってしまうので、それ以降に接続された被測定装置の測定ができなくなってしまい、結果的に全ての被測定装置でビット誤りがあったか否かの判定しかできない。
従って本発明は、１台の信号発生装置と１台のビット誤り測定装置を用いて複数の被測定装置を並行して試験することができる方法及び装置を提供することを目的とする。
発明の開示
上記の目的を達成するため、本発明に係るビット誤り試験方法は、試験用の直列信号を、複数の被測定装置に対するチャネルと冗長チャネルとに対応した並列信号に変換して各被測定装置に分配し、該冗長チャネルの通過信号を、各被測定装置の位置関係を特定するためのチャネル判別信号に変換し、各被測定装置の出力信号及び該チャネル判別信号を、該分配時の方式に対応して多重し、該多重した信号からビット誤りを測定するとともに該チャネル判別信号から該ビット誤りに係る各被測定装置を検出する、ステップを備えたことを特徴としている。
また、このような本発明に係るビット誤り試験方法を実施する装置としては、試験用の直列信号を発生する信号発生装置と、該直列信号を、複数の被測定装置に対するチャネルと冗長チャネルとに対応した並列信号に変換して各被測定装置に分配する信号分配装置と、該冗長チャネルの通過信号を、各被測定装置の位置関係を特定するためのチャネル判別信号に変換するチャネル判別信号発生回路と、各被測定装置の出力信号及び該チャネル判別信号を、該信号分配装置の分配方式に対応して多重する信号多重装置と、該信号多重装置の出力信号からビット誤りを測定するとともに該チャネル判別信号から該ビット誤りに係る各被測定装置を検出するビット誤り測定装置と、で構成することができる。
なお、上記のチャネル判別信号としては、該冗長チャネルの通過信号の全ビットを反転した信号を用いることができる。
このような本発明の方法及び装置を、図１〜図４を参照して以下に具体的に説明する。
図１は、本発明に係るビット誤り試験方法及び装置における試験信号の分配／多重原理を示したものであり、信号発生装置１と、例えばｎ＝１０チャネル用の１台の信号分配装置２と該１０チャネルに対応した被測定装置３−１〜３−１０と１台のビット誤り測定装置５とを含んでいる。
信号発生装置１は、フレームのない信号速度Ｆ（ｂ／ｓ）の試験パルス信号（例えば、“０”／“１”の出現率約５０％の擬似ランダムパターン）Ｓを発生するものであり、ビット誤り測定装置５と非同期で動作する。この信号発生装置１で発生された直列の試験信号Ｓは信号分配装置２に送られる。
この信号分配装置２は、試験信号Ｓを、１０チャネル分の並列信号に変換して被測定装置３−１〜３−１０に分配する。図示の例では、最初の１０チャネルに相当するビット番号「１」〜「０」の各論理信号“１”，“０”，“１”…“１”がそれぞれ被測定装置３−１〜３−１０に送られる。ビット番号「Ａ」以降の論理信号も同様にして１０チャネル分ずつ被測定装置３−１〜３−１０に分配される。
このように、信号速度Ｆ（ｂ／ｓ）の試験信号Ｓは、１０分の１の信号速度Ｆ／１０（ｂ／ｓ）の並列信号に変換されて、同時に被測定装置３−１〜３−１０に分配されることになる。
これらの被測定装置３−１〜３−１０を通過した信号は、信号多重装置４に送られる。この信号多重装置４は、信号分配装置２の分配方式に対応して被測定装置３−１〜３−１０の各出力信号を多重し、ビット誤り測定装置５に送る。従って、信号分配装置２と信号多重装置４との間では、試験信号Ｓが擬似ランダムパターンであっても信号パターンの法則が維持され、且つ被測定装置３−１〜３−１０で発生したビットエラーも含めた信号としてビット誤り測定することができる。
従って、ビット誤り測定装置５においては、多重された信号を自己同期することができ、ビット誤りを一度測定すれば、接続された被測定装置３−１〜３−１０のビット誤り測定を同時に行うことができる。
しかしながら、図１に示すように試験信号Ｓを単に分配／多重しただけの並行測定系では、接続された被測定装置３−１〜３−１０を並列に測定できるものの、ビット誤り測定装置５で測定したエラービットの発生位置を解析しても、測定開始点と分配／多重の起点との位置関係が判別できないので、ビットエラーが発生した被測定装置を特定できず、全体としてのビット誤り率の傾向が確認できるだけで各々の被測定位置のビット誤りとして測定することができない。
そこで本発明では、図２に示すように、１０チャネルの内の９チャネルを被測定装置３−１〜３−９に割り当て、残りの１チャネル（ＣＨ１０）をチャネル位置判別用の冗長チャネルとする。そして、この冗長チャネルＣＨ１０に、被測定装置３−１〜３−９を通った信号と区別可能なチャネル判別信号を発生させるチャネル判別信号発生回路６を接続することにより、信号多重装置４において信号多重した後にビット誤り測定装置５でビット誤りを解析するとき、この多重信号の中からチャネル判別信号を検出すれば、ビットエラーを起こした被測定装置を特定することが可能となる。図２の例では被測定装置３−ｍにおいてＸ個のビットエラーが生じたことを検出することができる。
このチャネル判別信号発生回路６は、例えば、冗長チャネルＣＨ１０を通過する信号の全てのビットを反転させるものであり、信号多重装置４で多重した信号の中でこのチャネル判別信号発生回路６を通った冗長チャネルＣＨ１０の信号を論理的に全ビットエラー（エラー率１００％）になるようにしている。
すなわち、ビット誤り測定に用いる信号のビットパターンは例えば、擬似ランダムパターンであり、“０”と“１”の出現率はほぼ５０％であるので、最悪の伝送路状態である信号断状態（“０”または“１”に固定された状態）でもビットエラー率としては１００％にはならないので、全ビットエラー（エラー率１００％）の信号をチャネル判別信号とすれば、これと他のチャネルを通過する信号とを明確に区別することができる。
これに関して図３及び図４に示した例を参照すると、信号分配装置２においては、冗長チャネルＣＨ１０に割り当てられているチャネル判別信号発生回路６が、実際に測定を行ったときのチャネル番号が“７”であったとすると、１０チャネル毎のサイクルにおいては常に７チャネル目が全ビットエラーとなるのでここが起点となり、図４に示した１０チャネル毎の第１サイクルにおいては、全ビットエラーの７チャネル目に対し、４チャネル目と９チャネル目にビットエラーが発生していることが黒四角で示されている。
この場合の４チャネル目と９チャネル目はそれぞれ、信号分配装置２における７チャネル目（ＣＨ７）および２チャネル目（ＣＨ２）に相当するので、被測定装置３−７及び３−２がビットエラーを起こしたことが分かることになる。
このようにして、多重数とエラービットの位置から全ビットエラーとなるチャネルと検出すれば、多重サイクルの起点となるチャネル位置判別用のチャネルの位置と被測定装置の位置関係を特定することができ、エラービットがどの被測定装置で発生したかを特定することが可能となる。
発明を実施するための最良の形態
図５は、図１及び２に示した本発明に係るビット誤り試験方法及び装置の具体的な実施例を示したものである。
この実施例においては、同図に示した信号発生装置１としては、２．４Ｇ（ｂ／ｓ）の試験信号Ｓを発生するものであり、信号分配装置２は、１６出力チャネルを有するＳ／Ｐ（直並列）変換器を有している。従って、１〜１５チャネル分は被測定装置としてのモジュール３−１〜３−１５に割り当て、１６チャネル目（ＣＨ１６）をチャネル判別信号発生回路としての全ビットエラー発生回路６に割り当てている。
この実施例においては、被測定モジュール３−１〜３−１５が光電気変換（Ｏ／Ｅ）を行うものであるので、これらの被測定モジュール３−１〜３−１５の前段において、電気光変換（Ｅ／Ｏ）を行うマスター光モジュールＭ１〜Ｍ１５と光パワー調整器ＡＴＴ１〜ＡＴＴ１５との直列回路をそれぞれ挿入している。
さらに、信号多重装置４としては、信号分配装置としてのＳ／Ｐ変換器２に対応したＰ／Ｓ（並直列）変換器を用いており、この出力信号は信号発生装置１に対応した２．４Ｇ（ｂ／ｓ）のビット誤り測定装置５に送られるようになっている。
動作において、２．４Ｇ（ｂ／ｓ）の試験信号ＳをＳ／Ｐ変換器２で１６チャネルＣＨ１〜ＣＨ１６にパラレル分岐し、チャネルＣＨ１〜ＣＨ１５のマスター光モジュールＭ１〜Ｍ１５に同時に入力し、チャネルＣＨ１６は、チャネル位置判定用の全ビットエラー発生回路６に入力する。
マスター光モジュールＭ１〜Ｍ１５の光出力を、光パワー調整器ＡＴＴ１〜ＡＴＴ１５を介して１５個の被測定モジュール３−１〜３−１５に入力し、入力パワーを同時に調整する。
被測定モジュール３−１〜３−１５の電気出力をＰ／Ｓ変換器４で２．４Ｇ（ｂ／ｓ）の信号に多重し、この多重された２．４Ｇ（ｂ／ｓ）信号のビット誤りを測定することにより、１５個の被測定モジュール３−１〜３−１５のビット誤り率を一度に測定することが可能となる。
この時、全ビットエラー（１００％エラー）となるチャネルＣＨ１６を起点にして位置を特定するので、ビット単位でエラー発生率を解析し各チャネル毎にヒストグラム計算することにより個々の被測定モジュール３−１〜３−１５のビット誤り率を測定することができる。
以上のように、本発明に係るビット誤り試験方法及び装置によれば、試験用の直列信号を、複数の被測定装置に対するチャネルと冗長チャネルとに対応した並列信号に変換して各被測定装置に分配し、該冗長チャネルの通過信号を、各被測定装置の位置関係を特定するためのチャネル判別信号に変換し、各被測定装置の出力信号及び該チャネル判別信号を、該分配時の方式に対応して多重し、該多重した信号からビット誤りを測定するとともに該チャネル判別信号から該ビット誤りに係る各被測定装置を検出するように構成したので、一対の信号発生装置とビット誤り測定装置を有する測定系で多数の被測定装置の、各々のビット誤り率を同時に且つ高速に測定することが可能となる。これにより通信装置の試験効率向上を安価に実現させることができる。
【図面の簡単な説明】
図１は、本発明に係るビット誤り試験方法及び装置における時分割による分配／多重並行測定系を例示したブロック図である。
図２は、図１に示した測定系において、チャネル位置判別の構成を組み込んだ本発明に係るビット誤り試験方法及び装置を示したブロック図である。
図３は、本発明に係るビット誤り試験方法及び装置において、チャネル判別信号と実際の被測定装置との関係を１０チャネル並行測定の例を挙げて説明したグラフ図である。
図４は、図２及び図３に示した本発明の原理に対応して、全ビットエラーチャネルとビットエラーを発生した被測定装置のチャネルとの関係を示したタイムチャート図である。
図５は、本発明に係るビット誤り試験方法及び装置の実施例を示したブロック図である。
図６は、従来技術（１）を示したブロック図である。
図７は、従来技術（２）を示したブロック図である。
図８は、従来技術（３）を示したブロック図である。
符号の説明
１  信号発生装置
２  信号分配装置
３−１〜３−１０〜３−ｎ  被測定装置
４  信号多重装置
５  ビット誤り測定装置
図中、同一符号は同一又は相当部分を示す。
【図１】
2002087138.tif 000003
【図２】
2002087138.tif 000004
【図３】
2002087138.tif 000005
【図４】
2002087138.tif 000006
【図５】
2002087138.tif 000007
【図６】
2002087138.tif 000008
【図７】
2002087138.tif 000009
【図８】
2002087138.tif 000010
【国際調査報告】
2002087138.tif 000011
2002087138.tif 000012