(57)【特許請求の範囲】
【請求項１】
データと共に伝送されてくる時刻規準情報に基づくシステムクロックを生成するディジタルＰＬＬ回路と、上記システムクロックに基づいて上記データを処理するデータ処理手段とを備える受信装置において、
上記ＰＬＬ回路は、
上記データから時刻基準情報を検出し、上記時刻基準情報を出力すると共に、上記時刻基準情報が検出されたタイミングを示す第１の制御信号を出力する時刻基準情報検出手段と、
上記システムクロックを生成する可変周波数発振手段と、
上記システムクロックを計数し、上記第１の制御信号に基づいて上記時刻基準情報が検出されたタイミングにおける計数結果を出力するクロック計数出力手段と、
上記時刻基準情報と、上記時刻基準情報が検出されたタイミングにおける上記計数結果とを比較し、位相差を示す信号を出力する位相比較手段と、
上記位相比較手段からの位相差を示す信号が入力として供給され、出力が上記可変周波数発振手段に第２の制御信号として帰還されることによりフィードバックループを形成するフィルタ手段と、
を有し、
上記フィルタ手段は、入力された信号に基づいて所定の演算を行う演算部と、この演算部からの出力に対して係数を乗ずる乗算部とを備えており、
上記位相差が所定の位相差より大きい場合には上記フィードバックループのループゲインが大きくなり、上記位相差が上記所定の位相差より大きくない場合には上記フィードバックループのループゲインが小さくなるように上記フィルタ手段の係数を可変するようにした受信装置。
【請求項２】
請求項１に記載の受信装置において、
上記フィルタ手段は、制御の開始時のループゲインが上記制御の開始時以外のループゲインよりも大きくなるように設定されるようにした受信装置。
【請求項３】
請求項１に記載の受信装置において、
第１のタイミングで検出された第１の位相差と上記第１のタイミングよりも１つ前の第２のタイミングで検出された第２の位相差との差を検出し、
上記フィルタ手段は、
上記第１の位相差が所定の位相差より大であるときにループゲインを第１のループゲインに設定し、
上記差が上記所定の位相差より小であって、かつ、上記第１の位相差が上記所定の位相差より小であるときにループゲインを上記第１のループゲインより小の第２のループゲインになるように設定するようにした受信装置。
【請求項４】
請求項１に記載の受信装置において、
上記演算部は、第１のタイミングで検出された第１の位相差を２倍したものと上記第１のタイミングよりも１つ前の第２のタイミングで検出された第２の位相差との差を上記第１のタイミングと上記第２のタイミングとの間隔に対応する値で除算し、
上記乗算部この除算結果を上記係数と乗算し、
この乗算結果を上記第２のタイミングで求められた制御値と加算して上記第１のタイミングの制御値を求めるようした受信装置。
【請求項５】
データと共に伝送されてくる時刻基準情報に基づいてシステムクロックを生成するディジタルＰＬＬ回路と、上記システムクロックに基づいて上記データを処理するデータ処理手段とを備える受信装置の受信方法において、
上記データから時刻情報を検出し、上記時刻情報を出力すると共に、上記時刻基準情報が検出されたタイミングを示す第１の制御信号を出力する時刻基準情報検出工程と、
上記システムクロックを生成する可変周波数発振工程と、
上記システムクロックを計数し、上記第１の制御信号に基づいて上記時刻基準情報が検出されたタイミングにおける計数結果を出力するクロック計数出力工程と、
上記時刻基準情報と、上記時刻基準情報が検出されたタイミングにおける上記検出結果とを比較し、位相差を示す信号を出力する位相差比較工程と、
上記位相差を示す信号が入力として供給され、出力が上記可変周波数発振工程に第２の制御信号として帰還されることによりフィードバックループを形成するフィルタ工程と、
を有し、
上記フィルタ工程は、入力された信号に基づいて所定の演算を行う演算工程と、この演算工程からの出力に対して係数を乗ずる乗算工程とを備えており、
上記位相差が所定の位相差より大きい場合には上記フィードバックループのループゲインが大きくなり、上記位相差が上記所定の位相差より大きくない場合には上記フィードバックループのループゲインが小さくなるように上記フィルタ手段の係数を可変するようにした受信方法。
【請求項６】
データと共に伝送されてくる時刻基準情報に基づいてシステムクロックを生成するディジタルＰＬＬ回路において、
上記データから時刻基準情報を検出し、上記時刻基準情報を出力すると共に、上記時刻基準情報が検出されたタイミングを示す第１の制御信号を出力する時刻基準情報検出手段と、
上記システムクロックを生成する可変周波数発振手段と、
上記システムクロックを計数し、上記第１の制御信号に基づいて上記時刻基準情報が検出されたタイミングにおける計数結果を出力するクロック計数出力手段と、
上記時刻基準情報と、上記時刻基準情報が検出されたタイミングにおける上記計数結果とを比較し、位相差を示す信号を出力する位相比較手段と、
上記位相比較手段からの位相差を示す信号が入力として供給され、出力が上記可変周波数発振手段に第２の制御信号として帰還されることによりフィードバックループを形成するフィルタ手段と、
を有し、
上記フィルタ手段は、入力された信号に基づいて所定の演算を行う演算部と、この演算部からの出力に対して係数を乗ずる乗算部とを備えており、
上記位相差が所定の位相差より大きい場合には上記フィードバックループのループゲインが大きくなり、上記位相差が上記所定の位相差より大きくない場合には上記フィードバックループのループゲインが小さくなるように上記フィルタ手段の係数を可変するようにしたＰＬＬ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ディジタル直接衛星放送を受信するのに用いて好適な受信装置、受信方法、及びＰＬＬ回路に関する。
【０００２】
【従来の技術】
ＭＰＥＧ方式の高能率符号化技術を利用してビデオ信号を圧縮し、ディジタルビデオ信号とディジタルオーディオ信号とを衛星を使って放送するようにしたディジタル直接衛星放送が開始されている。図１５は、このようなディジタル直接衛星放送の受信システムの一例を示すものである。
【０００３】
図１５において、１０１はディジタル衛星放送を行なう衛星、１０２は衛星１０１からの放送信号を受信するパラボラアンテナ、１０３は受信した放送信号からビデオ信号を復調するＩＲＤ( Integrated Receiver/Decoder ) 、１０４は受信画面を映出するモニタである。
【０００４】
衛星１０１を介して、ＭＰＥＧ( Moving Picture Experts Group) システム（ＭＰＥＧ２）のディジタルビデオ信号及びディジタルオーディオ信号のストリームが１２ＧＨｚ帯の搬送波に載せられて送られてくる。衛星１０１からの信号がパラボラアンテナ１０２で受信される。パラボラアンテナ１０２には、ＬＮＢ( Low Noise Block Downconverter ) １０５が取り付けられている。パラボラアンテナ１０２で受信された信号は、ＬＮＢ１０５で所定の周波数の信号にダウンコンバートされる。
【０００５】
ＬＮＢ１０５の出力がＩＲＤ１０３に供給される。ＩＲＤ１０３は、所定のチャンネルを選択するチューナ回路、ビットストリームを復調する復調回路、ビットストリームからビデオデータとオーディオデータとを分離するデマルチプレクサ、ＭＰＥＧビデオ信号を復号するＭＰＥＧビデオデコーダ、デコードされたビデオ信号から例えばＮＴＳＣ方式のコンポジットビデオ信号を形成するアナログビデオエンコーダ回路、ＭＰＥＧオーディオ信号をデコードするＭＰＥＧオーディオデコーダ等を備えている。衛星１０１を介して送られてきた信号は、ＩＲＤ１０３で復調される。ＩＲＤ１０３の出力がモニタ１０４に供給される。
【０００６】
このように、ディジタル直接衛星放送では、ＭＰＥＧ方式が採用されており、高能率符号化技術を利用してビデオ信号を圧縮し、ディジタルオーディオ信号と共に伝送するようにしている。ＭＰＥＧのシステムでは、ディジタルビデオ信号とディジタルオーディオ信号とがパケット化され、１本のストリームで伝送される。そして、ビデオ及びオーディオには、アクセス単位と呼ばれる復号再生単位毎に、タイムスタンプが付加される。タイムスタンプとしては、再生出力の時刻管理情報であるＰＴＳ( Presentation Time Stamp ) と、復号の時刻管理情報であるＤＴＳ( Decoding Time Stamp ) とがある。このタイムスタンプと、ＳＴＣ( System Time Clock ) と呼ばれる基準時刻とが比較され、タイムスタンプと基準時刻とが一致したときに、そのアクセスユニットが再生される。
【０００７】
また、時間基準を与えるために、ＳＣＲ( System Clock Reference) やＰＣＲ( Program Clock Reference ) が送られてくる。時刻基準となるＳＴＣの値を校正するために、ＳＣＲやＰＣＲの値が用いられ、ＳＴＣと一体になったＰＬＬによりシステムクロックが生成される。
【０００８】
すなわち、このようなＰＬＬには、２７ＭＨｚのシステムクロックを発生するＶＣＯと、ＶＣＯの出力により進められるＳＴＣカウンタと、送られてきたＳＣＲ又はＰＣＲの値とＳＴＣカウンタの値とを比較する位相比較回路と、この位相比較回路の出力が供給されるループフィルタとが設けられる。送られてきたＳＣＲ、ＰＣＲがＳＴＣカウンタにセットされ、ループフィルタを介された位相比較回路の出力によりＶＣＯが制御される。
【０００９】
【発明が解決しようとする課題】
このようにＳＣＲやＰＣＲの値と、ＳＴＣの値とを比較してシステムクロックを再生するＰＬＬでは、制御開始時には、ＳＴＣの値と、ＳＣＲやＰＣＲの値とが一致するように素早くループを引込み、ループをロックさせることが要求される。そして、受信中には、安定した制御が行なわれることが要求される。そして、何らかの理由により、ＳＣＲやＰＣＲの値との位相差が所定範囲以上になり、ロックが外れたら、ＳＴＣの値と、ＳＣＲやＰＣＲの値との位相差を所定範囲内に素早く引き込むことが要求される。
【００１０】
ところが、これらの条件を全て満たすことは困難である。すなわち、ＰＬＬのゲインを大きくすると、素早くループを引き込めるようになるため、制御の開始時には有利である。ところが、ＰＬＬのループゲインを大きくすると、通常の受信状態のときに、ＰＬＬのループが安定しなくなるという問題が生じてくる。
【００１１】
したがって、この発明の目的は、ビットストリーム中に送られてくる時刻基準値を用いてシステムクロックを発生させる際に、制御の開始時には迅速に所定の位相誤差範囲内にループを引き込むことができ、通常の受信状態では安定した制御が可能で、ロックが外れかけたら、素早く所定の位相誤差範囲内にループを引き戻すことができるディジタルＰＬＬ回路、及びこのようなディジタルＰＬＬ回路を備えた受信装置、受信方法を提供することにある。
【００１２】
【課題を解決するための手段】
請求項１に係る発明は、データと共に伝送されてくる時刻規準情報に基づくシステムクロックを生成するディジタルＰＬＬ回路と、システムクロックに基づいてデータを処理するデータ処理手段とを備える受信装置において、
ＰＬＬ回路は、
データから時刻基準情報を検出し、時刻基準情報を出力すると共に、時刻基準情報が検出されたタイミングを示す第１の制御信号を出力する時刻基準情報検出手段と、
システムクロックを生成する可変周波数発振手段と、
システムクロックを計数し、第１の制御信号に基づいて時刻基準情報が検出されたタイミングにおける計数結果を出力するクロック計数出力手段と、
時刻基準情報と、時刻基準情報が検出されたタイミングにおける計数結果とを比較し、位相差を示す信号を出力する位相比較手段と、
位相比較手段からの位相差を示す信号が入力として供給され、出力が可変周波数発振手段に第２の制御信号として帰還されることによりフィードバックループを形成するフィルタ手段と、
を有し、
フィルタ手段は、入力された信号に基づいて所定の演算を行う演算部と、この演算部からの出力に対して係数を乗ずる乗算部とを備えており、
位相差が所定の位相差より大きい場合にはフィードバックループのループゲインが大きくなり、位相差が所定の位相差より大きくない場合にはフィードバックループのループゲインが小さくなるようにフィルタ手段の係数を可変するようにした受信装置である。
【００１３】
請求項２に係る発明では、フィルタ手段は、制御の開始時のループゲインが制御の開始時以外のループゲインよりも大きくなるように設定される。
【００１４】
請求項３に係る発明では、第１のタイミングで検出された第１の位相差と第１のタイミングよりも１つ前の第２のタイミングで検出された第２の位相差との差を検出し、
フィルタ手段は、
第１の位相差が所定の位相差より大であるときにループゲインを第１のループゲインに設定し、
差が所定の位相差より小であって、かつ、第１の位相差が所定の位相差より小であるときにループゲインを第１のループゲインより小の第２のループゲインになるように設定するようになされる。
【００１５】
請求項４に係る発明は、演算部は、第１のタイミングで検出された第１の位相差を２倍したものと第１のタイミングよりも１つ前の第２のタイミングで検出された第２の位相差との差を第１のタイミングと第２のタイミングとの間隔に対応する値で除算し、
乗算部この除算結果を係数と乗算し、
この乗算結果を第２のタイミングで求められた制御値と加算して第１のタイミングの制御値を求めるようした受信装置である。
【００１６】
請求項５に係る発明は、データと共に伝送されてくる時刻基準情報に基づいてシステムクロックを生成するディジタルＰＬＬ回路と、システムクロックに基づいてデータを処理するデータ処理手段とを備える受信装置の受信方法において、
データから時刻情報を検出し、時刻情報を出力すると共に、時刻基準情報が検出されたタイミングを示す第１の制御信号を出力する時刻基準情報検出工程と、
システムクロックを生成する可変周波数発振工程と、
システムクロックを計数し、第１の制御信号に基づいて時刻基準情報が検出されたタイミングにおける計数結果を出力するクロック計数出力工程と、
時刻基準情報と、時刻基準情報が検出されたタイミングにおける検出結果とを比較し、位相差を示す信号を出力する位相差比較工程と、
位相差を示す信号が入力として供給され、出力が可変周波数発振工程に第２の制御信号として帰還されることによりフィードバックループを形成するフィルタ工程と、
を有し、
フィルタ工程は、入力された信号に基づいて所定の演算を行う演算工程と、この演算工程からの出力に対して係数を乗ずる乗算工程とを備えており、
位相差が所定の位相差より大きい場合にはフィードバックループのループゲインが大きくなり、位相差が所定の位相差より大きくない場合にはフィードバックループのループゲインが小さくなるようにフィルタ手段の係数を可変するようにした受信方法である。
【００１７】
請求項６に係る発明は、データと共に伝送されてくる時刻基準情報に基づいてシステムクロックを生成するディジタルＰＬＬ回路において、
データから時刻基準情報を検出し、時刻基準情報を出力すると共に、時刻基準情報が検出されたタイミングを示す第１の制御信号を出力する時刻基準情報検出手段と、
システムクロックを生成する可変周波数発振手段と、
システムクロックを計数し、第１の制御信号に基づいて時刻基準情報が検出されたタイミングにおける計数結果を出力するクロック計数出力手段と、
時刻基準情報と、時刻基準情報が検出されたタイミングにおける計数結果とを比較し、位相差を示す信号を出力する位相比較手段と、
位相比較手段からの位相差を示す信号が入力として供給され、出力が可変周波数発振手段に第２の制御信号として帰還されることによりフィードバックループを形成するフィルタ手段と、
を有し、
フィルタ手段は、入力された信号に基づいて所定の演算を行う演算部と、この演算部からの出力に対して係数を乗ずる乗算部とを備えており、
位相差が所定の位相差より大きい場合にはフィードバックループのループゲインが大きくなり、位相差が所定の位相差より大きくない場合にはフィードバックループのループゲインが小さくなるようにフィルタ手段の係数を可変するようにしたＰＬＬ回路である。
【００２０】
制御の開始時には、定数Ｋの値が大きな値に設定され、素早く位相誤差を誤差範囲内への収束させるようしている。そして、ロック状態にあるときには、定数Ｋの値が小さな値に設定され、安定した制御が保たれる。そして、ロックが外れそうになったときには、定数Ｋの値が中間の値に設定され、素早く位相誤差を誤差範囲内に引き込める。
【００２１】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。図１は、本発明を応用したＡＶ（Ａｕｄｉｏ  Ｖｉｄｅｏ）システム１の構成例を示している。この実施例の場合、ＡＶシステム１は、パラボラアンテナ３で図示せぬ衛星（放送衛星または通信衛星）を介して受信した信号を復調するＩＲＤ（Ｉｎｔｅｇｒａｔｅｄ  Ｒｅｃｅｉｖｅｒ／Ｄｅｃｏｄｅｒ）２と、モニタ装置４により構成されている。モニタ装置４とＩＲＤ２は、ＡＶライン１１とコントロールライン１２により、相互に接続されている。
【００２２】
ＩＲＤ２に対しては、リモートコマンダ５により赤外線（ＩＲ：Ｉｎｆｒａｒｅｄ）信号により指令を入力することができるようになされている。即ち、リモートコマンダ５のボタンスイッチ１００（図５）の所定のものを操作すると、それに対応する赤外線信号がＩＲ発信部５１から出射され、ＩＲＤ２のＩＲ受信部２４（図４）に入射されるようになされている。
【００２３】
図２は、図１のＡＶシステム１の電気的接続状態を表している。パラボラアンテナ３は、ＬＮＢ（Ｌｏｗ  Ｎｏｉｓｅ  Ｂｌｏｃｋ  ｄｏｗｎｃｏｎｖｅｒｔｅｒ）３ａを有し、衛星からの信号を所定の周波数の信号に変換し、ＩＲＤ２に供給している。ＩＲＤ２は、その出力を、例えば、コンポジットビデオ信号線、オーディオＬ信号線、オーディオＲ信号線の３本の線により構成されるＡＶライン１１を介してモニタ装置４に供給している。
【００２４】
さらに、ＩＲＤ２はＡＶ機器制御信号送受信部２Ａを、モニタ装置４はＡＶ機器制御信号送受信部４Ａを、それぞれ有している。これらは、ワイヤードＳＩＲＣＳ（Ｗｉｒｅｄ  Ｓｏｎｙ  Ｉｎｆｒａｒｅｄ  Ｒｅｍｏｔｅ  Ｃｏｎｔｒｏｌ  Ｓｙｓｔｅｍ）（商標）よりなるコントロールライン１２により、相互に接続されている。
【００２５】
図３は、ＩＲＤ２の正面の構成例を表している。ＩＲＤ２の左側には、電源ボタンスイッチ１１１が設けられている。この電源ボタンスイッチ１１１は、電源をオンまたはオフするとき操作される。電源がオンされたときＬＥＤ１１２が点灯するようになされている。ＬＥＤ１１２の右側には、ＬＥＤ１１３と１１４が設けられ、ＬＥＤ１１３は、衛星からの信号を受信し出力するＤＳＳモードを選択したとき点灯し、テレビジョン（ＴＶ）モードを選択したとき消灯される。ＬＥＤ１１４は、衛星を介して、このＩＲＤ２に対して、所定のメッセージが伝送されてきたとき、点灯するようになされている。ユーザがこのメッセージをモニタ装置４に出力し表示させ、これを確認したとき、ＬＥＤ１１４は消灯される。ＴＶ／ＤＳＳボタンスイッチ１１５をオンすると、ＤＳＳモードが設定され、オフするとＴＶモードが設定される。また、メニューボタンスイッチ１２１は、モニタ装置４にメニューを表示させるとき操作される。
【００２６】
セレクトボタンスイッチ１１６の上下左右には、それぞれアップボタンスイッチ１１７、ダウンボタンスイッチ１１８、レフトボタンスイッチ１１９およびライトボタンスイッチ１２０が配置されている。これらのアップボタンスイッチ１１７、ダウンボタンスイッチ１１８、レフトボタンスイッチ１１９およびライトボタンスイッチ１２０は、カーソルを上下左右方向に移動するとき操作される。また、セレクトボタンスイッチ１１６は、選択を確定するとき（セレクトするとき）操作される。
【００２７】
図４は、この発明が適用された衛星放送のＩＲＤ２の一例を示すものである。図４において、パラボラアンテナ３で衛星からのディジタル衛星放送が受信される。パラボラアンテナ３の受信信号は、パラボラアンテナ３に取り付けられたＬＮＢ３ａに供給され、ＬＮＢ３ａで受信信号が所定の周波数の信号にダウンコンバートされる。
【００２８】
ＬＮＢ３ａの出力がチューナ回路６に供給される。チューナ回路６で、コントローラ７からのチャンネルセレクト信号に基づいて、受信信号の中から所定チャンネルの信号が選択される。
【００２９】
チューナ回路６の出力がＱＰＳＫ復調回路８に供給される。ＱＰＳＫ復調回路８で、受信信号がＱＰＳＫ復調され、受信信号のビットストリームが復調される。ＱＰＳＫ復調回路８の出力がエラー訂正回路９に供給される。エラー訂正回路９で、エラーが検出、訂正される。
【００３０】
エラー訂正回路９の出力がデマルチプレクサ１０に供給される。デマルチプレクサ１０は、エラー訂正回路９から出力されるビットストリーム信号を受け、これをデータバッファメモリ（ＳＲＡＭ）１１に一旦記憶させる。そして、これをパケット列の形にフレーミングし、パケット毎に所望のデータであるかどうかを判別し、ビデオデータとオーディオデータとに振り分ける。ビデオデータはＭＰＥＧビデオデコーダ１２に供給され、オーディオデータはＭＰＥＧオーディオデコーダ１３に供給される。
【００３１】
また、データが暗号化されている場合には、データがデスクランブラ１４に送られる。暗号解読に必要な暗号化キー及び解読プログラムは、ＩＣカード１５に納められている。適切なＩＣカード１５が装着されている場合には、デスクランブラ１４で、ＩＣカード１５からの暗号化キーに基づいて、暗号が解読される。そして、デマルチプレクサ１０によりビデオデータとオーディオデータとに振り分けられ、ビデオデータはＭＰＥＧビデオデコーダ１２に供給され、オーディオデータはＭＰＥＧオーディオデコーダ１３に供給される。
【００３２】
ＭＰＥＧビデオデコーダ１２は、入力されたディジタルビデオ信号をＤＲＡＭ２１に適宜記憶させ、ＭＰＥＧ方式により圧縮されているビデオ信号をデコードするものである。ＭＰＥＧ方式は、ＤＣＴと動き補償とを組み合わせることにより画像データを圧縮する高能率符号化方式である。ＭＰＥＧビデオデコーダ１２により、コンポーネントビデオ信号がデコードされる。ＭＰＥＧビデオデコーダ１２の出力がアナログビデオエンコーダ１７に供給される。アナログビデオエンコーダ１７で、コンポーネントビデオ信号から、例えばＮＴＳＣ方式の輝度信号（Ｙ）及びクロマ信号（Ｃ）、コンポジットビデオ信号（Ｖ）が形成される。このビデオ信号が出力端子１８Ａ〜１８Ｃから出力される。
【００３３】
なお、このＭＰＥＧビデオデコーダ１２としては、ＳＧＳ−ＴｈｏｍｓｏｎＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ社のＭＰＥＧ２復号化ＬＳＩ（ＳＴｉ３５００）を用いることができる。その概略は、例えば、日経ＰＢ社「日経エレクトロニクス」１９９４．３．１４（ｎｏ．６０３）第１０１頁乃至１１０頁に、Ｍａｒｔ  ｉｎ  Ｂｏｌｔｏｎ氏により紹介されている。
【００３４】
また、ＭＰＥＧ２−Ｔｒａｎｓｐｏｒｔｓｔｒｅａｍに関しては、アスキー株式会社１９９４年８月１日発行の「最新ＭＰＥＧ教科書」第２３１頁乃至２５３頁に説明がなされている。
【００３５】
ＭＰＥＧオーディオデコーダ１３は、ＭＰＥＧ方式のオーディオ信号をデコードするものである。ＭＰＥＧオーディオデコーダ１３は、入力されたデジタルオーディオ信号をＤＲＡＭに適宣記憶させ、ディジタルオーディオ信号をデコードする。ＭＰＥＧオーディオデコーダ１３の出力がＤ／Ａコンバータ２５に供給される。Ｄ／Ａコンバータ２５により、ディジタルオーディオ信号がアナログオーディオ信号に変換される。Ｄ／Ａコンバータ２５の出力が出力端子２６から出力される。
この実施例の場合、これらのビデオ信号およびオーディオ信号が、ＡＶライン１１を介してモニタ装置４に供給されることになる。
【００３６】
コントローラ７は、ＲＯＭ１９に記憶されているプログラムに従って各種の処理を実行する。例えば、チューナ６、ＱＰＳＫ復調回路８、エラー訂正回路９などを制御する。また、ＡＶ機器制御信号送受信部２Ａを制御し、コントロールライン１２を介して、他のＡＶ機器（この実施例の場合、モニタ装置４）に所定のコントロール信号を出力し、また、他のＡＶ機器からのコントロール信号を受信する。
【００３７】
このコントローラ７に対しては、フロントパネル４０の操作ボタンスイッチ（図３）を操作して、所定の指令を直接入力することができる。また、リモートコマンダ５を操作すると、ＩＲ発信部５１より赤外線信号が出射され、この赤外線信号がＩＲ受信部２４により受光され、受光結果がコントローラ７に供給される。従って、リモートコマンダ５を操作することによっても、コントローラ７に所定の指令を入力することができる。
【００３８】
さらに、コントローラ７は、所定のＯＳＤ（Ｏｎ−Ｓｃｒｅｅｎ  Ｄｉｓｐｌａｙ）データを発生したいとき、ＭＰＥＧビデオデコーダ１２を制御する。ＭＰＥＧビデオデコーダ１２は、この制御に対応して所定のＯＳＤデータを生成して、ＤＲＡＭ２１のＯＳＤエリア２１Ａ（図１１）に書き込み、さらに読み出して、出力する。これにより、所定の文字、図形など（例えばメニュー、ＥＰＧの一種としてのゼネラルプログラムガイド）などを適宣モニタ装置４に出力し、表示させることができる。
【００３９】
図５は、リモートコマンダ５のボタンスイッチ１００の構成例を表している。方向ボタンスイッチ２０１乃至２０４は、カーソルを上下左右の４つの方向に移動（方向操作）するとき操作される。ボタンスイッチ２００は、リモートコマンダ５の上面に対して垂直方向に押下操作（セレクト操作）することができるようになされている。メニューボタンスイッチ１３４は、モニタ装置４にメニュー画面を表示させるとき操作される。イグジットボタンスイッチ１３５は、元の通常の画面に戻る場合などに操作される。
【００４０】
チャンネルアップダウンボタンスイッチ１３３は、受信する放送チャンネルの番号を、アップまたはダウンするとき操作される。ボリウムボタンスイッチ１３２は、ボリウムをアップまたはダウンさせるとき操作される。
【００４１】
０乃至９の数字が表示されている数字ボタン（テンキー）スイッチ１３８は、表示されている数字を入力するとき操作される。エンタボタンスイッチ１３７は、数字ボタンスイッチ１３８の操作が完了したとき、数字入力終了の意味で、それに続いて操作される。チャンネルを切り換えたとき、新たなチャンネルの番号、コールサイン（名称）、ロゴ、メイルアイコンからなるバーナ（ｂａｎｎｅｒ）が、３秒間表示される。このバーナには、上述したものからなる簡単な構成のものと、これらの他に、さらに、プログラム（番組）の名称、放送開始時刻、現在時刻なども含む、より詳細な構成のものの２種類があり、ディスプレイボタン１３６は、この表示されるバーナの種類を切り換えるとき操作される。
【００４２】
テレビ／ビデオ切換ボタンスイッチ１３９は、モニタ装置４の入力を、テレビジョン受像機に内蔵されているチューナまたはビデオ入力端子からの入力（ＶＣＲなど）に切り換えるとき操作される。テレビ／ＤＳＳ切換ボタンスイッチ１４０は、テレビモードまたはＤＳＳモードを選択するとき操作される。数字ボタンスイッチ１３８を操作してチャンネルを切り換えると、切り換え前のチャンネルが記憶され、ジャンプボタンスイッチ１４１は、この切り換え前の元のチャンネルに戻るとき操作される。
【００４３】
ガイドボタンスイッチ１４３は、メニューを介さずに、直接、ゼネラルガイド（ＥＰＧ）をモニタ装置４に表示させるとき操作される。
【００４４】
ケーブルボタンスイッチ１４５、テレビボタンスイッチ１４６およびＤＳＳボタンスイッチ１４７はファンクション切り換え用、すなわち、リモートコマンダ５から出射される赤外線信号のコードの機器カテゴリを切り換えるためのボタンスイッチである。ケーブルボタンスイッチ１４５は、ケーブルを介して伝送される信号をケーブルボックス（図示せず）で受信し、これをモニタ装置４に表示させるとき操作され、これにより、ケーブルボックスに割り当てられた機器カテゴリのコードが赤外線信号として出射される。同様に、テレビボタンスイッチ１４６は、モニタ装置４に内蔵されているチューナにより受信した信号を表示させるとき操作される。ＤＳＳボタンスイッチ１４７は、衛星を介して受信した信号をＩＲＤ２で受信し、モニタ装置４に表示させるとき操作される。
【００４５】
これらのボタンスイッチの裏側にはＬＥＤが配置され、それぞれケーブルボタンスイッチ１４５、テレビボタンスイッチ１４６またはＤＳＳボタンスイッチ１４７がオンされたとき点灯される。これにより、各種ボタンが押されたときに、どのカテゴリの機器に対して、コードが送信されたのかが示される。
【００４６】
ケーブル電源ボタンスイッチ１５１、テレビ電源ボタンスイッチ１５２、ＤＳＳ電源ボタンスイッチ１５３がそれぞれ操作されたとき、ケーブルボックス、モニタ装置４、またはＩＲＤ２の電源がオンまたはオフされる。
【００４７】
図６は、リモートコマンダ５の内部の構成例を表している。マイクロコンピュータ（以下マイコンと称する）７１を構成するＣＰＵ７２は、ボタンスイッチマトリックス８２を常時スキャンして、図５に示したリモートコマンダ５の、ボタンスイッチ１００の操作を検知する。ＣＰＵ７２は、ＲＯＭ７３に記憶されているプログラムにしたがって、各種の処理を実行し、適宣必要なデータをＲＡＭ７４に記憶させる。
【００４８】
ＣＰＵ７２は、また赤外線信号を出力するとき、ＬＥＤドライバ７５を介して、ＬＥＤ７６を駆動し、赤外線信号を出力させる。
【００４９】
Ｄｉｒｅｃｔ  Ｂｒｏａｄｃａｓｔ  Ｓａｔｅｌｌｉｔｅ  Ｓｙｓｔｅｍの詳細は、日経ＢＰ社「日経エレクトロニクス」“米国情報スーパーハイウェーを支える技術”１９９４年１０月２４日発行第１８０頁乃至第１８９頁に、Ｌ．Ｗ．Ｂｕｔｔｅｒｗｏｒｔｈ，Ｊ．Ｐ．Ｇｏｄｗｉｎ，Ｄ．Ｒａｄｂｅｌ氏により紹介されている。
【００５０】
図７Ａ〜図７Ｆは、このＤｉｒｅｃｔ  Ｂｒｏａｄｃａｓｔ  Ｓａｔｅｌｌｉｔｅ  Ｓｙｓｔｅｍのエンコーダで行われている送信データの生成手順を表している。ＥＰＧデータには、ガイド（Ｇｕｉｄｅ）データ、チャンネル（Ｃｈａｎｎｅｌ）データおよびプログラム（Ｐｒｏｇｒａｍ）データがある。ガイドデータはプログラムガイド全体に関するデータであり、チャンネルデータはチャンネルに関するデータであり、プログラムデータはプログラム（番組）に関するデータである。その詳細については図１０を参照して後述する。
【００５１】
これらのデータのうちのチャンネルデータとプログラムデータは、チャンネル毎に区分され、所定の数のチャンネルのデータがセグメントとしてまとめられる。図７Ａ〜図７Ｆの実施例においては、チャンネル１とチャンネル２のチャンネルデータおよびプログラムデータが、それぞれセグメント１のデータとされ、チャンネル３とチャンネル４のチャンネルデータおよびプログラムデータが、それぞれセグメント２のデータとされ、チャンネル５とチャンネル６のチャンネルデータおよびプログラムデータが、それぞれセグメント３のデータとされている。
【００５２】
そして、図７Ｅのように、これらのチャンネルデータとプログラムデータは、所定のサイズのパケットに分割され、図７Ｆのように各パケットにはそれぞれヘッダが付加されて、このパケット単位でデータが伝送される。
【００５３】
送信側のエンコーダにおいては、図８に示すように、このようなチャンネルデータとプログラムデータだけでなく、ガイドデータ、ビデオデータ、オーディオデータもパケット化し、衛星に搭載されている１２．２ＧＨｚ〜１２．７ＧＨｚのＢＳＳ帯用高出力トランスポンダに対して伝送する。この場合、各トランスポンダに割り当てられている所定の周波数の信号に、複数（最大９個）のチャンネルのパケットを多重化して伝送する。すなわち、各トランスポンダは１つの搬送波で複数のチャンネルの信号を伝送することになる。したがって、例えばトランスポンダの数が２３個あれば、最大２０７（＝９×２３）チャンネルのデータの伝送が可能となる。
【００５４】
ＩＲＤ２においては、チューナー６、ＱＳＫ復調８、及びエラー訂正回路９で所定の１つのトランスポンダに対応する１つの周波数の搬送波を受信し、これを復調する。これにより最大９個のチャンネルのパケットデータが得られる。そして、デマルチプレクサ１０は、この復調出力から得られる各パケットを、データバッファメモリ２２に一旦記憶させて読み出す。ＥＰＧデータ（ガイドデータ、チャンネルデータおよびプログラムデータ）のパケットに関しては、ヘッダを除くデータ部分をＥＰＧエリア２２Ａに記憶させる。ビデオパケットは、ＤＲＡＭ２１に供給、記憶され、ＭＰＥＧビデオデコーダ２５によりデコード処理される。オーディオパケットは、ＤＲＡＭ１６に供給、記憶され、ＭＰＥＧオーディオデコーダ１３によりデコード処理される。
【００５５】
図８のエンコーダにおける処理の詳細は、前述の日経エレクトロニクス“米国情報スーパーハイウェーを支える技術”の第１８０頁乃至第１８９頁に記載されているが、各トランスポンダにおいては、転送レートが同一になるようにスケジューリングを行う。各トランスポンダに割り当てられている１つの搬送波当りの伝送速度は、４０Ｍｂｉｔｓ／ｓｅｃである。
【００５６】
例えばスポーツ番組のように、動きの激しい画像の場合、ＭＰＥＧビデオデータは多くのパケットを占有する。このため、このようなプログラムが多くなると、１個のトランスポンダで伝送可能なプログラムの数は少なくなる。
【００５７】
これに対して、ニュース番組のアナウンスの場面などのように、動きの少ない画像のＭＰＥＧビデオデータは、少ないパケットで伝送することができる。このため、このようなプログラムが多い場合においては、１個のトランスポンダで伝送可能なプログラムの数は大きくなる。
【００５８】
図９は、ＤＲＡＭ２１の内部の使用状態を表している。いま、例えばモニタ装置４の画面を、７２０×４８０の画素で構成し、各画素について輝度を８ビットで表し、色差については２画素に１個の割合で８ビットで表すようにすると、１画面を構成するのに必要なビット数は４１４７２００（＝７２０×４８０×１．５×８）ビットとなる。１ワードを６４ビットで構成するものとすると、この値は６４８００ワードとなり、これを１６進数で表すと０ｘＦＤ２０ワードとなる。
【００５９】
ＤＲＡＭ２１を管理する、ＭＰＥＧビデオデコーダ１２におけるレジスタに設定することができる値としてはこの値は大きすぎるため、これを５ビットだけＬＳＢ側にシフトすると、０ｘＦＤ２０は、０ｘ７ＥＱとなる。またこのレジスタに設定する値は、４の倍数である必要があるところから、０ｘ７ＥＱの値をその値より大きく４の倍数に最も近い値にすると、０ｘ７ＥＣとなる。
したがって、この実施例においては、Ｉピクチャ、ＰピクチャおよびＢピクチャの画像データの記憶のために、それぞれバッファメモリ０乃至バッファメモリ２が設けられ、それぞれの容量は、６４８９６ワードとされている。またＯＳＤデータの記憶領域として、１８１７６ワードの領域が確保され、入力されたデータを一時的に記憶するビットバッファメモリ領域として、４９２８０ワードの領域が確保されている。
【００６０】
図１０は、データバッファメモリ２２のＥＰＧエリア２２Ａに記憶されたＥＰＧデータ（プログラムガイドデータ）の記憶状態を模式的に表している。コントローラ７は、図７と図８を参照して説明したように、送信側のエンコーダにおいてエンコードされ、パケット単位で伝送されてくるＥＰＧデータを、ＥＰＧエリア２２Ａに図１０に示すように記憶する。
【００６１】
同図に示すように、プログラムガイドデータ（Ｄａｔａ  ｏｆ  Ｐｒｏｇｒａｍ  Ｇｕｉｄｅ）（ＥＰＧデータ）は、ガイドデータ、チャンネルデータおよびプログラムデータの順に、順次記憶されている。
【００６２】
このガイドデータには、現在の日付を表すＤａｔｅ、現在の時刻を表すＴｉｍｅ、セグメントの総数を表すＮｕｍｂｅｒ  ｏｆ  Ｓｅｇｍｅｎｔ、各セグメントの番号と、それに対応するトランスポンダの番号がリストとして記憶されているＴｒａｎｓｐｏｎｄｅｒ  ｌｉｓｔ、各セグメントの番号とそのセグメントの有しているチャンネルの先頭の番号のリストであるＣｈａｎｎｅｌ  Ｌｉｓｔが含まれている。
【００６３】
このようなガイドデータの次には、チャンネルデータがセグメント１、セグメント２、セグメント３…の順番に配置されている。各セグメントには、所定の数のチャンネルのデータが配置されている。この実施例においては、セグメント１にチャンネル１とチャンネル２のデータが、セグメント２にチャンネル３とチャンネル４のデータが、それぞれ配置されている。
【００６４】
各チャンネルのデータには、チャンネルの番号を表すＣｈａｎｎｅｌ  Ｎｕｍｂｅｒ、放送局のコールサイン（名称）を表すＣｈａｎｎｅｌ  Ｎａｍｅ、放送放送局のＬｏｇｏ（ロゴ）を識別するためのＬｏｇｏ  ＩＤ、ＭＰＥＧビデオデータとＭＰＥＧオーディオデータを識別するＤａｔａ  ＩＤｓ、そのチャンネル（例えばチャンネル１）の有する番組（プログラム）数を表すＮｕｍｂｅｒ  ｏｆ
Ｐｒｏｇｒａｍｓ、所定のチャンネルの最初のプログラムデータの記憶されている場所（アドレス）（例えばチャンネル２の場合、その最初のプログラムデータＰｒｏｇｒａｍ２−１が記憶されているアドレスまでの、プログラムセグメントの先頭（図１０の場合、Ｐｒｏｇｒａｍ１−１の先頭からのオフセット値）を表すＦｉｒｓｔ  Ｐｒｏｇｒａｍ’ｓ  Ｏｆｆｓｅｔが含まれている。
【００６５】
また、プログラムデータには、番組名を表すＰｒｏｇｒａｍ  Ｔｉｔｌｅ、放送開始時刻を表すＳｔａｒｔ  Ｔｉｍｅ、プログラムの放送時間を表すＴｉｍｅＬｅｎｇｔｈ、プログラムのジャンル（カテゴリ）を表すＣａｔｅｇｏｒｙ、そそのジャンル（カテゴリ）のさらに細かい分類を表すＳｕｂｃａｔｅｇｏｒｙ、プログラムの年齢制限を表すＲａｔｉｎｇ、プログラムの詳しい内容が格納されているＰｒｏｇｒａｍ  Ｄｅｓｃｒｉｐｔｉｏｎ（例えば、ペイパービュー（Ｐａｙ  ｐｅｒ  Ｖｉｅｗの暗号化されている番組のデータを復号する条件もここに含まれる）により構成されている。
【００６６】
このようなプログラムデータも、セグメント毎にまとめて配置されている。この実施例においては、セグメント１のプログラムデータはＰｒｏｇｒａｍ１−１乃至Ｐｒｏｇｒａｍ１−８の８個のチャンネル１のデータと、Ｐｒｏｇｒａｍ２−１乃至Ｐｒｏｇｒａｍ２−７の７個のチャンネル２のデータとにより構成されている。
【００６７】
図１１は、モニタ装置４にゼネラルガイドの画面を表示するまでのデータの処理を、模式的に表している。
【００６８】
コントローラ７は、デマルチプレクサ１０に内蔵されているレジスタ１０ａに、エラー訂正回路９より入力されるデータの転送先を予め設定しておく。そしてエラー訂正回路９より供給されたデータは、データバッファメモリ２２に一旦記憶された後、デマルチプレクサ１０により読み出され、レジスタ１０ａに設定されている転送先に転送される。
【００６９】
例えば、データバッファメモリ２２に記憶されたデータのうち、デマルチプレクサ１０のレジスタ１０ａに記憶されているＤＡＴＡ  ＩＤ  ｏｆ  ‘ＭＰＥＧＶｉｄｅｏ’と一致するヘッダを有するパケットのデータ部分のみが、ＭＰＥＧビデオデコーダ１２に転送される。また、レジスタ１０ａに記憶されているＤＡＴＡ  ＩＤ  ｏｆ  ‘ＭＰＥＧ  Ａｕｄｉｏ’と一致するヘッダを有するパケットのデータ部分が、ＭＰＥＧオーディオデコーダ１３に転送される。
【００７０】
同様に、レジスタ１０ａに記憶されているＤＡＴＡ  ＩＤ  ｏｆ  ‘Ｇｕｉｄｅ’と一致するヘッダを有するパケットのデータ部分は、レジスタ１０ａに記憶されているＡｄｄｒｅｓｓ  ｏｆ  ‘Ｇｕｉｄｅ’で指定されるデータバッファメモリ２２のＥＰＧエリア２２ａに転送され、書き込まれる。このようにしてＥＰＧエリア２２Ａには、ＥＰＧデータが図１０に示すように記憶される。
【００７１】
なお、ヘッダはこの転送が完了したとき不要となるため、廃棄される。
【００７２】
このようにして、例えば１２０Ｋｂｙｔｅの容量を有するＥＰＧエリア２２Ａにその容量分のＥＰＧデータが記憶されると、デマルチプレクサ１０はコントローラ７に対して、フルアップステータス信号を出力する。コントローラ７は、この制御信号の入力を受けると、ＥＰＧデータの取り込みを中止し、その後、ＥＰＧを表示する時点で、圧縮されているＥＰＧデータの伸長、ソート、デコード処理などの解読処理を実行する。
【００７３】
このようにして、例えば２００チャンネル分の現在時刻から４．５時間後までのＥＰＧデータをＥＰＧエリア２２Ａに取り込むのであるが、このＥＰＧデータ（ガイドデータ、チャンネルデータおよびプログラムデータ）は、どのトランスポンダからも受信することが可能とされている。すなわち、どのトランスポンダにおいても同一のＥＰＧデータが伝送されてくる。
【００７４】
次にコントローラ７は、ＥＰＧエリア２２Ａに記憶されているＥＰＧデータから所定のチャンネルのデータを検索するためのソートテーブル２３０を作成し、ＳＲＡＭ１１に記憶させる。このソートテーブル２３０は、全てのチャンネル（例えば２００チャンネル）の現在時刻から４．５時間後までの各番組を検索するための全ＥＰＧテーブル２４０に対応している。コントローラ７は、この全ＥＰＧテーブル２４０から所定の範囲の表示領域２５０のチャンネルの所定の範囲の時間のプログラム（番組）のデータをＥＰＧエリア２２Ａから読み出し、ＤＲＡＭ２１のＯＳＤエリア２１Ａに、ビットマップデータとして書き込ませる。そして、ＭＰＥＧビデオデコーダ１２が、ＯＳＤエリア２１Ａのビットマップデータを読み出して、モニタ装置４に出力することで、モニタ装置４に、ゼネラルガイドなどのガイドＥＰＧを表示させることが出来る。
【００７５】
ＯＳＤデータとして文字などを表示する場合、ＥＰＧエリア２２Ａに記憶されている文字データは圧縮されているため、辞書を使って元に戻す処理を行う。このためＲＯＭ１９には、圧縮コード変換辞書が記憶されている。この圧縮コード変換辞書には音節の辞書と単語の辞書があり、音節の辞書は１つ、単語の辞書は３種類用意されている。
【００７６】
単語は２バイトのデータにより表され、最初の１バイトは、この３種類の単語の辞書の種類を表す数字とされ、０，１または２とされる。２バイトのデータのうち、残りの１バイトにより、０乃至２５５の順番に予め用意された単語が配列され、その番号で１つの単語が表されるようになされている。送信側のエンコーダは、所定の単語を伝送するとき、この２バイトのコードを伝送することで、その単語を伝送する。ＲＯＭ１９には、エンコーダ側において用意されているこの変換辞書と同一の辞書が用意され、この変換辞書を用いて２バイトのコードを元の単語に復元する。
【００７７】
また、予め用意された単語以外の文字を伝送する場合においては、予め用意された２５２種類の音節のうち、所定のものを組み合わせて１つの単語を伝送するようにする。この音節は、１バイトのコードで表される。
【００７８】
ＲＯＭ１９にはまた、文字コードとフォントのビットマップデータの格納位置との対応表（アドレス変換テーブル）が記憶されている。この変換テーブルを参照することで、所定の文字コードに対応するビットマップデータを読み出し、ＯＳＤエリア２１Ａに書き込むことができる。勿論ＲＯＭ１９には、このビットマップデータ自体も所定のアドレスに記憶されている。
【００７９】
さらにＲＯＭ１９には、Ｌｏｇｏを表示するためのＬｏｇｏデータが記憶されているとともに、Ｌｏｇｏ  ＩＤと、そのＩＤに対応するＬｏｇｏデータ（ビットマップデータ）を呼び出すためのアドレスの変換テーブルが記憶されている。Ｌｏｇｏ  ＩＤが判ったとき、そのＩＤに対応するアドレスに記憶されているＬｏｇｏデータを読み出し、ＯＳＤエリア２１Ａに書き込むことにより、各放送局のＬｏｇｏなどをモニタ装置４に表示することができるようになされている。
【００８０】
なおＳＲＡＭ１１に記憶されるソートテーブルは、チャンネル番号順に用意されるのであるが、これをカテゴリなどを使って、特定のチャンネルあるいはプログラムを抽出したり、順序を入れ換える場合には、このソートテーブルを書き換えるようにする。ただし、このソートテーブルは、チャンネルデータをプログラムデータの位置情報（ポインタ）が格納されたテーブルであり、プログラムデータとチャンネルデータのポイントは組になっている。そこでこのプログラムデータとチャンネルデータを書き換える場合においては、組単位で書き換えることになる。
【００８１】
図４に戻り、前述したように、衛星からの信号には、暗号化されて送られてくるものがあり、暗号解読には、暗号を解読するのに必要な暗号化キーが解読プログラムと共に格納されているＩＣカード１５が必要である。ＩＣカード１５により、ＩＣカードインターフェース２３を介して、データが入出力される。
【００８２】
ＭＰＥＧシステムでは、ディジタルビデオデータとディジタルオーディオデータとからなるビットストリームが送られてくる。このディジタルビデオデータとディジタルオーディオデータとは、デマルチプレクサ１０で分離される。このディジタルビデオデータとディジタルーディオデータとの同期を行なうために、ビットストリーム中には、ＰＴＳやＤＴＳと呼ばれるタイムスタンプが送られてくる。ＰＴＳやＤＴＳを用いて、再生出力や復号の時刻が管理される。
【００８３】
また、ＭＰＥＧシステムでは、ビットストリーム中に時刻基準参照値として、ＰＣＲが送られてくる。このＰＣＲにより、時刻基準となるＳＴＣの値がセット、校正される。また、ＳＴＣと一体となったＰＬＬが設けられ、符号器側のシステムクロックと完全に一致した周波数のＳＴＣが復号器側にも設けられる。このＰＬＬ回路で生成された周波数２７ＭＨｚのクロックで、デマルチプレクサ１０、ＭＰＥＧビデオデコーダ１２、ＭＰＥＧオーディオデコーダ１３、アナログビデオエンコーダ１７が動作される。
【００８４】
図１２は、このようなディジタルＰＬＬ回路の一例を示すものである。なお、図１２において、ＰＣＲ抽出回路５１、ＳＴＣカウンタ５２、Ｄ/ Ａコンバータ５５は、受信したビットストリームからディジタルビデオデータとディジタルオーディオデータとを分離するデマルチプレクサ７に配置されている。位相比較部５３、ディジタルフィルタ５４は、全体動作を行なうＣＰＵ４により、ソフトウェアで構成されている。
【００８５】
図１２において、入力端子５０には、受信したビットストリームが供給される。このビットストリーム中には、ビデオデータやオーディオデータをデコードするときの基準となる時刻基準値としてＰＣＲの値が含まれている。ＰＣＲ抽出回路５１により、入力端子５０からのビットストリームの中から、時間基準を与えるためのＰＣＲが抽出される。
【００８６】
このＰＣＲの値は、位相比較部５３及びＳＴＣカウンタ５２に供給される。また、ＰＣＲ抽出回路５１により、ＰＣＲを検出したタイミングに同期した信号が生成される。この信号は、ＳＴＣ計数値をロードするための制御信号として、ＳＴＣカウンタ５２に供給される。
【００８７】
ＳＴＣカウンタ５２は、ＶＣＯ（ Voltage Controled Oscillator ）５７からの周波数２７ＭＨｚのクロックをカウントしている。ＳＴＣカウンタ５２の出力は、ＰＣＲ抽出回路５１からの制御信号及びコントローラ７からの命令によりタイミングがとられて、位相比較部５３に供給される。
【００８８】
位相比較部５３により、ＰＣＲ抽出回路５１で検出されたＰＣＲの値と、ＳＴＣ計数回路５２の出力とが比較される。この位相誤差出力がディジタルフィルタ５４に供給される。
【００８９】
ディジタルフィルタ５４の出力がＤ/ Ａコンバータ５５に供給される。Ｄ/ Ａコンバータ５５により、ディジタルフィルタ５４を介された位相比較部５３からの位相誤差出力が例えば１６ビットでディジタル化される。Ｄ/ Ａコンバータ５５の出力がアナログローパスフィルタ５６を介してＶＣＯ５７に供給される。
【００９０】
ＶＣＯ５７は、周波数２７ＭＨｚのクロックを発生するものであり、ＶＣＯ５７の出力は、アナログローパスフィルタ５６の出力に応じて制御される。ＶＣＯ５７の出力は、ＳＴＣカウンタ５２に供給されると共に、出力端子５８から出力される。この出力端子５８からのクロックは、ＭＰＥＧビデオデコーダ１２やＭＰＥＧオーディオデコーダ１３、アナログビデオデコーダ１７に供給される。
【００９１】
入力端子５０からのビットストリームは、ＰＣＲ抽出回路５１に送られ、ＰＣＲ抽出回路５１で、ＰＣＲが検出される。このＰＣＲの値は、最初のタイミングではｐｃｒ（０）となり、時刻ｎにおいて、ｐｃｒ（ｎ）となる。制御の最初のタイミングでは、ｐｃｒ（０）が検出され、このｐｃｒ（０）がＳＴＣカウンタ５２にロードされる。したがって、制御の最初では、ＰＣＲ抽出回路５１からのｐｃｒ（０）の値と、ＳＴＣカウンタ５２の出力の値ｓｔｃ（０）とは一致している。
【００９２】
それから、ＳＴＣカウンタ５２は、ＶＣＯ５７の出力に基づいて進められる。時刻ｎで、ｐｃｒ（ｎ）が検出されたタイミングで、ＳＴＣカウンタ５２の出力が計数値ｓｔｃ（ｎ）として出力され、位相比較部５３に送られる。
【００９３】
位相比較部５３により、ビットストリームから検出されたＰＣＲの値と、ＳＴＣカウンタ５２からのＳＴＣの値とが比較され、位相誤差Δ（Δ＝ＰＣＲ−ＳＴＣ）が求められる。
【００９４】
制御の最初のタイミングでは、ＰＣＲ抽出回路５１からのｐｃｒ（０）の値と、ＳＴＣカウンタ５２からのｓｔｃ（０）の値とは一致しているので、位相比較部５３からの位相比較誤差Δ（０）
Δ（０）＝ｐｃｒ（０）−ｓｔｃ（０）
は０になる。
【００９５】
通常、時間の経過と共に、ビットストリームから検出されたＰＣＲの値と、ＳＴＣカウンタ５２の出力の値との間に位相誤差が生じ、時刻ｎでは、ＰＣＲ抽出回路５１からのｐｃｒ（ｎ）の値と、ＳＴＣカウンタ５２からのｓｔｃ（ｎ）の値とが一致しなくなる。このため、位相比較部５３からは、ＰＣＲ抽出回路５１からのｐｃｒ（ｎ）の値と、ＳＴＣカウンタ５２からのｓｔｃ（ｎ）の値との間の位相誤差出力Δ（ｎ）
Δ（ｎ）＝ｐｃｒ（ｎ）−ｓｔｃ（ｎ）
が得られる。
【００９６】
この位相誤差出力Δ（ｎ）は、ディジタルフィルタ５４、Ｄ/ Ａコンバータ５５、アナログローパスフィルタ５６を介して、ＶＣＯ５７にフィードバックされる。すなわち、ディジタルフィルタ５４には、位相比較部５３で求められた位相誤差が与えられる。この位相比較部５３の出力はディジタル出力である。これに対して、ＶＣＯ５７は、制御電圧により発振周波数が制御される構成とされている。このため、ディジタルフィルタ５４の出力をそのまま用いて、ＶＣＯ５７を制御することはできない。
【００９７】
そこで、ディジタルフィルタ５４の出力はＤ/ Ａコンバータ５５でアナログ信号に変換され、アナログローパスフィルタ５６で不要な交流成分がカットされて、ＶＣＯ５７に供給される。このようなフィードバックループにより、ＰＣＲ抽出回路５１からのＰＣＲの値と、ＳＴＣカウンタ５２の出力のＳＴＣの値との位相差が０となるように制御される。
【００９８】
制御の過程で、この位相誤差Δ（ｎ）が過度に大きな値となった場合には、ＰＣＲ抽出回路５１において、次に検出したＰＣＲの値が再度ＳＴＣカウンタ５２にｐｃｒ（０）としてロードされ、目標値の再設定が行なわれ、再度、ＰＬＬ制御が行なわれる。
【００９９】
次に、ディジタルフィルタ５４の構成について説明する。先ず、ＰＣＲの値とＳＴＣの値との位相誤差を０にするようなフィードバックについて考察する。つまり、時刻０においては位相誤差が０であり、それから位相誤差が生じてくる。この時刻０において定めた目標値に対する位相誤差を補正するフィードバックである。
【０１００】
時刻ｎにおけるＰＣＲの値ｐｃｒ（ｎ）と、ＳＴＣの値ｓｔｃ（ｎ）との位相誤差Δ（ｎ）は、前述したように、
Δ（ｎ）＝ｐｃｒ（ｎ）−ｓｔｃ（ｎ）
として求められる。ここで、（Δ（ｎ）＞０）のときには、
ｐｃｒ（ｎ）−ｓｔｃ（ｎ）＞０
となり、
ｐｃｒ（ｎ）＞ｓｔｃ（ｎ）
となるので、ディジタルフィルタ５４の出力値ｄａｃ（ｎ）を大きくし、ＶＣＯ５７の周波数を上げる方向に制御することになる。
【０１０１】
また、（Δ（ｎ）＜０）のときには、
ｐｃｒ（ｎ）−ｓｔｃ（ｎ）＜０
となり、
ｐｃｒ（ｎ）＜ｓｔｃ（ｎ）
となるので、ディジタルフィルタ５４の出力値ｄａｃ（ｎ）を小さくし、ＶＣＯ５７の周波数を下げる方向に制御することになる。
【０１０２】
そのためには、ディジタルフィルタ５４の出力値ｄａｃ（ｎ）は、前回のディジタルフィルタの出力値ｄａｃ（ｎ−１）に、現在の位相誤差に比例する成分
Ｋ1 * Δ（ｎ）／ｅｌｐ（ｎ）  …（１）
を加えるように制御すれば良いことになる。なお、ここで、ｅｌｐ（ｎ）は、ＰＣＲを検出している間隔
ｅｌｐ（ｎ）＝ｓｔｃ（ｎ）−ｓｔｃ（ｎ−１）
であり、また、
Ｋ1 ＞０
である。
【０１０３】
次に、今回の位相誤差と前回の位相誤差との差分（Δ（ｎ）−Δ（ｎ−１））を０の方向に補正するようなフィードバック、つまり、前回のＰＣＲの検出時刻（ｎ−１）を基準として現時刻ｎの位相誤差を０にするようなフィードバックについて説明する。
【０１０４】
今回の位相誤差Δ（ｎ）と前回の位相誤差Δ（ｎ−１）との差分は、
Δ（ｎ）−Δ（ｎ−１）
により示される。
【０１０５】
Δ（ｎ）＝ｐｃｒ（ｎ）−ｓｔｃ（ｎ）
Δ（ｎ−１）＝ｐｃｒ（ｎ−１）−ｓｔｃ（ｎ−１）
であるから、
Δ（ｎ）−Δ（ｎ−１）
＝（ｐｃｒ（ｎ）−ｓｔｃ（ｎ））−（ｐｃｒ（ｎ−１）−ｓｔｃ（ｎ−１））
で示される。したがって、今回の位相誤差Δ（ｎ）と前回の位相誤差Δ（ｎ−１）との差が０より大きいときには、
Δ（ｎ）−Δ（ｎ−１）＞０
( ｐｃｒ( ｎ)-ｓｔｃ( ｎ))-(ｐｃｒ( ｎ−１)-ｓｔｃ( ｎ−１))＞０
となり、
ｐｃｒ（ｎ）−ｐｃｒ（ｎ−１）＞ｓｔｃ（ｎ）−ｓｔｃ（ｎ−１）
となる。したがって、ディジタルフィルタ５４の出力値ｄａｃ（ｎ）を大きくし、ＶＣＯ５７の周波数を上げる方向に制御することになる。
【０１０６】
また、この今回の位相誤差Δ（ｎ）と前回の位相誤差Δ（ｎ−１）との差が０より小さいときには、
Δ（ｎ）−Δ（ｎ−１）＜０
( ｐｃｒ( ｎ)-ｓｔｃ( ｎ))-(ｐｃｒ( ｎ−１)-ｓｔｃ( ｎ−１))＜０
となり、
ｐｃｒ（ｎ）−ｐｃｒ（ｎ−１）＜ｓｔｃ（ｎ）−ｓｔｃ（ｎ−１）
となる。したがって、ディジタルフィルタ５４の出力値ｄａｃ（ｎ）を小さくし、ＶＣＯ５７の周波数を下げる方向に制御することになる。
【０１０７】
そのためには、前回の更新時のディジタルフィルタ５４の出力値ｄａｃ（ｎ−１）に、今回の位相誤差Δ（ｎ）と前回の位相誤差Δ（ｎ−１）との差分（Δ（ｎ）−Δ（ｎ−１））に比例する成分を加えるように制御するれば良いことになる。すなわち、前回の位相誤差Δ（ｎ）に、
Ｋ2 * （Δ（ｎ）−Δ（ｎ−１）） /ｅｌｐ（ｎ）  …（２）
但し、Ｋ2 ＞０
を加えるように制御すれば良い。
【０１０８】
（１）式及び（２）式で示される２つのフィードバックを均等に考慮することにより、以下のようにな更新式を得ることができる。
【０１０９】
（１）式より、
ｄａｃ（ｎ）＝ｄａｃ（ｎ−１）＋Ｋ1 * Δ（ｎ）／ｅｌｐ（ｎ）
（２）式より、
ｄａｃ( ｎ)=ｄａｃ（ｎ−１)+Ｋ2 *(Δ( ｎ) −Δ( ｎ−１))／ｅｌｐ( ｎ)
よって、
0003777747.tif 000002
ここで、定数Ｋは、ＶＣＯ５７の出力周波数の瞬時の触れの大きさに大きく影響を及ぼす。定数Ｋの値が大きいと、ＶＣＯ５７の制御電圧は過敏に上下し、出力周波数は瞬時に大きく変動する。その結果、位相誤差が大きく発生するような制御の初期の段階には、迅速に位相誤差０の方向にフィードバックをかけ、許容誤差範囲内への収束を速くするとができる。しかしながら、定数Ｋが大きくと、一旦収束した後も小さな位相誤差の発生に対して、瞬時に過度な周波数の変動をもたらしたり、ＰＣＲを検出している過程の中で、なんらかの原因でそれまでのＰＣＲとかけ離れた値のＰＣＲを検出したような場合に、過度の周波数の変動をもたらし、安定したクロックの供給ができなるなるおそれがある。
【０１１０】
逆に、定数Ｋの値が十分に小さいと、ＶＣＯの出力周波数の瞬時の触れは小さく、その結果、制御の初期の段階では、許容誤差範囲内への収束の時間が長くなるが、一旦収束した後は、ＶＣＯの出力周波数の激しい変動をもたらすことなく、安定したクロックの供給が可能となる。
【０１１１】
図１３は、（３）式のような制御を実現するディジタルフィルタ５４の構成を示す機能ブロック図である。図１３において、入力端子７０から今回の位相誤差Δ（ｎ）が供給される。この位相誤差Δ（ｎ）は、演算部７２に供給されると共に、遅延回路７１に供給される。遅延回路７１から、前回の位相誤差Δ（ｎ−１）が出力される。この前回の位相誤差Δ（ｎ−１）が演算部７２に供給される。
【０１１２】
演算部７２により、（３）式に基づいて、
（２Δ（ｎ）−Δ（ｎ−１））／ｅｌｐ（ｎ）
なる演算が行なわれる。この演算部７２の出力が乗算回路７３に供給される。また、演算部７２により、Ｋの値を制御するための制御信号Ｓ１が発生される。この制御信号Ｓ１が乗算回路７３に供給される。
【０１１３】
乗算回路７３により、演算部７２の出力に、定数Ｋの値が乗じられる。これにより、乗算回路７３からは、
Ｋ* （２Δ（ｎ）−Δ（ｎ−１））／ｅｌｐ（ｎ）
が出力される。
【０１１４】
乗算回路７３の出力が加算回路７４に供給される。加算回路７４の出力が出力端子７５から出力されると共に、遅延回路７６に供給される。遅延回路７６の出力が加算回路７４に供給される。
【０１１５】
遅延回路７６からは前回の制御値ｄａｃ（ｎ−１）が出力される。加算回路７４により、乗算回路７３の出力に、前回のｄａｃ（ｎ−１）が加算される。これが、今回の制御値ｄａｃ（ｎ）として、出力端子７５から出力される。したがって、出力端子７５からは、（３）式に示したような制御値ｄａｃ（ｎ）
ｄａｃ( ｎ- １)+Ｋ* ( ２Δ( ｎ)-Δ( ｎ- １))／ｅｌｐ( ｎ)
を得ることができる。
【０１１６】
前述したように、定数Ｋの値が大きくすると、位相誤差が大きく発生するような場合に迅速に許容誤差範囲内への収束させることができるが、制御が安定しなくなる。これに対して、定数Ｋの値が小さくすると、制御は安定するが、位相誤差が大きく発生するような場合に迅速に許容誤差範囲内への収束させることができなくなる。このことから、制御の初期の段階には、迅速に許容誤差範囲内への収束が行なえるように、定数Ｋの値を大きくすることが好ましい。また、位相誤差が許容誤差範囲内にある場合には、定数Ｋの値を小さくして制御を安定させ、位相誤差が許容誤差範囲から外れたら、定数Ｋの値を大きくして、素早く許容誤差範囲内に引き込めるようにするとが好ましい。
【０１１７】
そこで、この発明では、図１４にフローチャートで示すように、定数Ｋの値を制御するようにしている。
【０１１８】
なお、この例では、定数Ｋは、Ｋ＿ＬＡＲＧＥと、Ｋ＿ＭＩＤと、Ｋ＿ＳＭＡＬＬの３段階に設定される。これらの定数は、
Ｋ＿ＬＡＲＧＥ＞Ｋ＿ＭＩＤ＞Ｋ＿ＳＭＡＬＬ
の関係にある。
【０１１９】
また、位相誤差の範囲として、ＤＥＬＴＡ＿ＨＵＧＥ、ＤＥＬＴＡ＿ＭＩＤ、ＤＥＬＴＡ＿ＳＭＡＬＬ１が用いられる。これらの誤差範囲の絶対値は、
ＤＥＬＴＡ＿ＨＵＧＥ＞ＤＥＬＴＡ＿ＭＩＤ＞ＤＥＬＴＡ＿ＳＭＡＬＬ１
の関係にある。また、今回の位相誤差と前回の位相誤差との差（Δ（ｎ）−Δ（ｎ−１））との許容誤差範囲として、ＤＥＬＴＡ＿ＳＭＡＬＬ２が用いられる。
【０１２０】
先ず、制御の開始時には、定数Ｋが大きな値Ｋ＿ＬＡＲＧＥに設定される（ステップＳＴ１）。最初の位相誤差Δ（０）が入力される（ステップＳＴ２）。そして、（３）式に基づく演算により制御値ｄａｃ（ｎ）が更新され（ステップＳＴ３）、次の位相誤差Δ（ｎ）が入力される（ステップＳＴ４）  。
【０１２１】
今回の位相誤差Δ（ｎ）が最大誤差範囲ＤＥＬＴＡ＿ＨＵＧＥの範囲内にあるかどうかが判断され、最大誤差範囲ＤＥＬＴＡ＿ＨＵＧＥの範囲から外れていれば、ステップＳＴ１に戻される（ステップＳＴ５）  。
【０１２２】
ステップＳＴ５で、位相誤差Δ（ｎ）の絶対値が最大誤差範囲ＤＥＬＴＡ＿ＨＵＧＥの範囲内であれば、定数ＫがＫ＿ＬＡＲＧＥ又はＫ＿ＭＩＤに設定されているかどうかが判断される（ステップＳＴ６）。制御の開始時には、ステップＳＴ１で、定数ＫがＫ＿ＬＡＲＧＥに設定されているので、ステップＳＴ６で、定数ＫがＫ＿ＬＡＲＧＥ又はＫ＿ＭＩＤに設定されていると判断される。
【０１２３】
定数ＫがＫ＿ＬＡＲＧＥ又はＫ＿ＭＩＤに設定されていると判断された場合には、位相誤差Δ（ｎ）が所定の誤差範囲ＤＥＬＴＡ＿ＳＭＡＬＬ１内であり、且つ、今回の位相誤差と前回の位相誤差との差（Δ（ｎ）−Δ（ｎ−１））が所定の誤差範囲内ＤＥＬＴＡ＿ＳＭＡＬＬ２にあるかどうかが判断される（ステップＳＴ７）。制御の開始時には、殆どの場合、位相誤差Δ（ｎ）及び今回の位相誤差と前回の位相誤差との差（Δ（ｎ）−Δ（ｎ−１））は、誤差範囲ＤＥＬＴＡ＿ＳＭＡＬＬ１及びＤＥＬＴＡ＿ＳＭＡＬＬ２から外れていると判断される。位相誤差Δ（ｎ）及び今回の位相誤差と前回の位相誤差との差（Δ（ｎ）−Δ（ｎ−１））が誤差範囲ＤＥＬＴＡ＿ＳＭＡＬＬ１及び許容誤差範囲内ＤＥＬＴＡ＿ＳＭＡＬＬ２から夫々外れていると、定数ＫはＫ＿ＬＡＲＧＥのままで、ステップＳＴ３に行き、制御値ｄａｃ（ｎ）が更新される。そして、このように、制御の開始時には、定数Ｋが大きな値Ｋ＿ＬＡＲＧＥに設定され、制御が行なわれていく。
【０１２４】
制御が進み、ステップＳＴ７で、位相誤差Δ（ｎ）及び今回の位相誤差と前回の位相誤差との差（Δ（ｎ）−Δ（ｎ−１））が誤差範囲ＤＥＬＴＡ＿ＳＭＡＬＬ１及び許容誤差範囲内ＤＥＬＴＡ＿ＳＭＡＬＬ２内に夫々なったと判断されると、定数Ｋが小さな値Ｋ＿ＳＭＡＬＬに設定される（ステップＳＴ８）。
【０１２５】
そして、この新たに設定された定数Ｋを用いて、ｄａｃ（ｎ）が更新され（ステップＳ３）、次のΔ（ｎ）が入力される（ステップＳ４）。再びΔ（ｎ）がＤＥＬＴＡ＿ＨＵＧＥよりも小さいか否かが判伝され（ステップＳＴ５）、小さいと判断されると、ステップＳＴ６で、定数ＫがＫ＿ＬＡＲＧＥ又はＫ＿ＭＩＤには設定されているかが判断される。
【０１２６】
定数ＫがＫ＿ＬＡＲＧＥ又はＫ＿ＭＩＤには設定されていないと判断されると、位相誤差Δ（ｎ）は、許容誤差範囲ＤＥＬＴＡ＿ＭＩＤ内にあるかどうかが判断される（ステップＳＴ９）。サーボループがロックしていれば、位相誤差Δ（ｎ）は誤差範囲ＤＥＬＴＡ＿ＭＩＤ内にあるので、ステップＳＴ３に行き、定数Ｋが小さな値に設定されたまま同様の制御が続けられる。
【０１２７】
ここで、ロックが外れそうになると、位相誤差Δ（ｎ）が許容誤差範囲ＤＥＬＴＡ＿ＭＩＤ以内ではなくなる。ステップＳＴ９で、位相誤差Δ（ｎ）が誤差範囲ＤＥＬＴＡ＿ＭＩＤ以内ではないと判断されると、定数ＫがＫ＿ＭＩＤに設定される（ステップＳＴ１０）。このように、ロックが外れそうになると、定数Ｋが中間の値Ｋ＿ＭＩＤに設定されて制御が進められる。
【０１２８】
制御が進み、ステップＳＴ７で、位相誤差Δ（ｎ）及び今回の位相誤差と前回の位相誤差との差（Δ（ｎ）−Δ（ｎ−１））が誤差範囲ＤＥＬＴＡ＿ＳＭＡＬＬ１及び許容誤差範囲内ＤＥＬＴＡ＿ＳＭＡＬＬ２内に夫々なったと判断されると、ステップＳＴ８で、定数Ｋが小さな値Ｋ＿ＳＭＡＬＬに設定される。
【０１２９】
【発明の効果】
この発明によれば、制御の開始時には、定数Ｋの値が大きな値に設定され、素早く位相誤差を誤差範囲内への収束させるようしている。そして、ロック状態にあるときには、定数Ｋの値が小さな値に設定され、安定した制御が保たれる。そして、ロックが外れそうになったときには、定数Ｋの値が中間の値に設定され、素早く位相誤差を誤差範囲内に引き込める。
【図面の簡単な説明】
【図１】本発明を応用したＡＶシステムの構成例を示す斜視図である。
【図２】図１におけるＡＶシステムの電気的接続状態を示すブロック図である。
【図３】図１のＩＲＤの正面の構成例を示す正面図である。
【図４】本発明を適用した衛星放送の受信装置の一例のブロック図である。
【図５】図１のリモートコマンダの上面の構成例を示す平面図である。
【図６】図５のリモートコマンダの内部構成例を示すブロック図である。
【図７】チャンネルデータとプログラムデータのセクプント化を説明する図である。
【図８】送信側のエンコーダにおける処理とその出力を受信するＩＲＤの処理を示す図である。
【図９】図４のＤＲＡＭの記憶領域の区分を説明する図である。
【図１０】図４のＥＰＧエリアに記憶されるＥＰＧデータを説明する図である。
【図１１】デマルチプレクサの動作を説明する図である。
【図１２】本発明を適用した衛星放送の受信装置におけるディジタルＰＬＬの構成を示す機能ブロック図である。
【図１３】本発明を適用した衛星放送の受信装置におけるディジタルＰＬＬのディジタルフィルタの構成を示す機能ブロック図である。
【図１４】本発明を適用した衛星放送の受信装置にけるディジタルＰＬＬのディジタルフィルタの説明に用いるフローチャートである。
【図１５】衛星放送の受信システムの説明に用いる略線図である。
【符号の説明】
４・・・コントローラ，７・・・デマルチプレクサ，５１・・・ＰＣＲ抽出回路，５２・・・ＳＴＣカウンタ，５３・・・位相比較部，５４・・・ディジタルフィルタ
【図１】
0003777747.tif 000003
【図２】
0003777747.tif 000004
【図３】
0003777747.tif 000005
【図４】
0003777747.tif 000006
【図５】
0003777747.tif 000007
【図６】
0003777747.tif 000008
【図７】
0003777747.tif 000009
【図８】
0003777747.tif 000010
【図９】
0003777747.tif 000011
【図１０】
0003777747.tif 000012
【図１１】
0003777747.tif 000013
【図１２】
0003777747.tif 000014
【図１３】
0003777747.tif 000015
【図１４】
0003777747.tif 000016
【図１５】
0003777747.tif 000017