(57)【要約】出力方程式ｙｄ［ｋ］＝Ｃ・ｘ［ｋ］＋Ｄ・ｕｄ［ｋ］、状態方程式ｘ［ｋ＋１］＝Ａ・ｘ［ｋ］＋Ｂ・ｕｄ［ｋ］を実行するデジタルサーボにおいて、出力方程式の第２項Ｄ・ｕｄ［ｋ］（以下、直達項）をアナログ回路で出力し、第１項Ｃ・ｘ「ｋ］をＴｓ／２だけ前倒しして出力したり、出力方程式の直達項を基本演算周期ＴｓのＮ分の１であるＴｓ／Ｎの周期で実行し（Ｎは２以上の自然数）、第１項を直達項の有する平均遅れ時間Ｔｓ／（２Ｎ）と同じ遅れ時間で更新したり、伝達関数のα０項をアナログ回路で出力し、他の項をＴｓ／２だけ前倒しして出力したり、伝達関数のα０項を、基本演算周期ＴｓのＮ分の１であるＴｓ／Ｎの周期で実行し、他の項を直達項の有する平均遅れ時間Ｔｓ／（２Ｎ）と同じ遅れ時間で更新することにより、制御信号のもつ平均遅れ時間を低減できる。
2002025389.tif 000002
【特許請求の範囲】
【請求項１】
制御対象からのアナログ観測信号ｕ（ｔ）を受けて、下記出力方程式及び状態方程式により、前記制御対象をサーボ制御する制御信号を生成するデジタルサーボ制御方法において、
前記アナログ観測信号ｕ（ｔ）を、アナログ増幅器によりＤ倍するステップと、
演算周期Ｔｓごとに、前記アナログ観測信号ｕ（ｔ）をＡ／Ｄコンバータによりデジタル観測信号ｕｄ［ｋ］に変換し、プロセッサで前記状態方程式を計算し、さらにその結果であるｘ［ｋ＋１］をもとに前記出力方程式のＣ・ｘ［ｋ＋１］を計算するステップと、
前記計算したＣ・ｘ［ｋ＋１］の値を、ｕ（ｔ）を観測してからＴｓ／２だけ経過した時点でＤ／Ａコンバータに出力するステップと、前記Ｄ倍されたアナログ観測信号と前記Ｄ／Ａコンバータの出力を加算し、前記制御信号ｙ（ｔ）を出力するステップとを有することを
特徴とするデジタルサーボ制御方法。
2002025389.tif 000016
ここで、ｕｄ［ｋ］：入力される観測信号、ｙｄ［ｋ］：出力される制御信号、ｘ［ｋ］：状態変数、Ａ、Ｂ、Ｃ、Ｄ：定数行列、ｋ：サンプル時点を表すパラメータである。
【請求項２】
制御対象からのアナログ観測信号ｕ（ｔ）を受けて、下記出力方程式及び状態方程式により、前記制御対象をサーボ制御する制御信号を生成するデジタルサーボ制御方法において、
演算周期Ｔｓ／Ｎ（Ｎは２以上の自然数）ごとに、前記アナログ観測信号ｕ（ｔ）をＡ／Ｄコンバータによってデジタル信号に変換し、プロセッサで、下記出力方程式のＤ・ｕｄ［ｋ］を計算するステップと、
前記プロセッサによって、演算周期Ｔｓごとに下記状態方程式を計算し、その結果であるｘ［ｋ＋１］をもとに、下記出力方程式のＣ・ｘ［ｋ＋１］を計算するステップと、
前記Ｄ・ｕｄ［ｋ］と前記Ｃ・ｘ［ｋ＋１］が更新されるごとに、制御信号ｙｄ［ｋ］を計算するステップと、
前記計算したｙｄ［ｋ］をＤ／Ａコンバータに出力して、前記アナログ制御信号ｙ（ｔ）を出力するステップとを有することを
特徴とするデジタルサーボ制御方法。
2002025389.tif 000017
ここで、ｕｄ［ｋ］：入力される観測信号、ｙｄ［ｋ］：出力される制御信号、ｘ［ｋ］：状態変数、Ａ、Ｂ、Ｃ、Ｄ：定数行列、ｋ：サンプル時点を表すパラメータである。
【請求項３】
前記制御信号を計算するステップは、
前記Ｃ・ｘ［ｋ＋１］を、前記Ｄ・ｕｄ［ｋ］が有する遅れ時間Ｔｓ／（２Ｎ）に対応して更新するステップを含むことを
特徴とする請求の範囲２のデジタルサーボ制御方法。
【請求項４】
制御対象からのアナログ観測信号ｕ（ｔ）を受けて、下記出力方程式及び状態方程式により、前記制御対象をサーボ制御する制御信号を生成するデジタルサーボ制御装置において、
前記アナログ観測信号ｕ（ｔ）を、Ｄ倍するアナログ増幅器と、
演算周期Ｔｓごとに、前記アナログ観測信号ｕ（ｔ）をデジタル観測信号ｕｄ［ｋ］に変換するＡ／Ｄコンバータと、
前記デジタル観測信号を受け、下記状態方程式を計算し、さらにその結果であるｘ［ｋ＋１］をもとに下記出力方程式のＣ・ｘ［ｋ＋１］を計算し、前記計算したＣ・ｘ［ｋ＋１］の値を、ｕ（ｔ）を観測してからＴｓ／２だけ経過した時点でＤ／Ａコンバータに出力するプロセッサと、
前記Ｄ倍されたアナログ観測信号と前記Ｄ／Ａコンバータの出力を加算し、前記制御信号ｙ（ｔ）を出力するアナログ加算器とを有することを
特徴とするデジタルサーボ制御装置。
2002025389.tif 000018
ここで、ｕｄ［ｋ］：入力される観測信号、ｙｄ［ｋ］：出力される制御信号、ｘ［ｋ］：状態変数、Ａ、Ｂ、Ｃ、Ｄ：定数行列、ｋ：サンプル時点を表すパラメータである。
【請求項５】
制御対象からのアナログ観測信号ｕ（ｔ）を受けて、下記出力方程式及び状態方程式により、前記制御対象をサーボ制御する制御信号を生成するデジタルサーボ制御装置において、
演算周期Ｔｓ／Ｎ（Ｎは２以上の自然数）ごとに、前記アナログ観測信号ｕ（ｔ）をデジタル信号に変換するＡ／Ｄコンバータと、
前記デジタル信号から下記出力方程式のＤ・ｕｄ［ｋ］を計算し、更に、演算周期Ｔｓごとに下記状態方程式を計算し、その結果であるｘ［ｋ＋１］をもとに、下記出力方程式のＣ・ｘ［ｋ＋１］を計算し、前記Ｄ・ｕｄ［ｋ］と前記Ｃ・ｘ［ｋ＋１］が更新されるごとに、制御信号ｙｄ［ｋ］を計算するプロセッサと、
前記計算したｙｄ［ｋ］を前記アナログ制御信号ｙ（ｔ）に変換するＤ／Ａコンバータとを有することを
特徴とするデジタルサーボ制御装置。
2002025389.tif 000019
ここで、ｕｄ［ｋ］：入力される観測信号、ｙｄ［ｋ］：出力される制御信号、ｘ［ｋ］：状態変数、Ａ、Ｂ、Ｃ、Ｄ：定数行列、ｋ：サンプル時点を表すパラメータである。
【請求項６】
前記プロセッサは、前記Ｃ・ｘ［ｋ＋１］を、前記Ｄ・ｕｄ［ｋ］が有する遅れ時間Ｔｓ／（２Ｎ）に対応して更新することを
特徴とする請求の範囲５のデジタルサーボ制御装置。
【請求項７】
記憶媒体を少なくとも読み取るためのヘッドと、
前記ヘッドを前記記憶媒体に関連し、移動するアクチュエータと、
前記ヘッドからのアナログ観測信号ｕ（ｔ）を受けて、下記出力方程式及び状態方程式により、前記アクチュエータをサーボ制御する制御信号を生成するデジタルサーボ制御装置とを有し、
前記デジタルサーボ制御装置は、
前記アナログ観測信号ｕ（ｔ）を、Ｄ倍するアナログ増幅器と、
演算周期Ｔｓごとに、前記アナログ観測信号ｕ（ｔ）をデジタル観測信号ｕｄ［ｋ］に変換するＡ／Ｄコンバータと、
前記デジタル観測信号を受け、下記状態方程式を計算し、さらにその結果であるｘ［ｋ＋１］をもとに下記出力方程式のＣ・ｘ［ｋ＋１］を計算し、前記計算したＣ・ｘ［ｋ＋１］の値を、ｕ（ｔ）を観測してからＴｓ／２だけ経過した時点でＤ／Ａコンバータに出力するプロセッサと、
前記Ｄ倍されたアナログ観測信号と前記Ｄ／Ａコンバータの出力を加算し、前記制御信号ｙ（ｔ）を出力するアナログ加算器とを有することを
特徴とする記憶装置。
2002025389.tif 000020
ここで、ｕｄ［ｋ］：入力される観測信号、ｙｄ［ｋ］：出力される制御信号、ｘ［ｋ］：状態変数、Ａ、Ｂ、Ｃ、Ｄ：定数行列、ｋ：サンプル時点を表すパラメータである。
【請求項８】
記憶媒体を少なくとも読み取るためのヘッドと、
前記ヘッドを前記記憶媒体に関連し、移動するアクチュエータと、
前記ヘッドからのアナログ観測信号ｕ（ｔ）を受けて、下記出力方程式及び状態方程式により、前記アクチュエータをサーボ制御する制御信号を生成するデジタルサーボ制御装置とを有し、
前記デジタルサーボ制御装置は、
演算周期Ｔｓ／Ｎ（Ｎは２以上の自然数）ごとに、前記アナログ観測信号ｕ（ｔ）をデジタル信号に変換するＡ／Ｄコンバータと、
前記デジタル信号から下記出力方程式のＤ・ｕｄ［ｋ］を計算し、更に、演算周期Ｔｓごとに下記状態方程式を計算し、その結果であるｘ［ｋ＋１］をもとに、下記出力方程式のＣ・ｘ［ｋ＋１］を計算し、前記Ｄ・ｕｄ［ｋ］と前記Ｃ・ｘ［ｋ＋１］が更新されるごとに、制御信号ｙｄ［ｋ］を計算するプロセッサと、
前記計算したｙｄ［ｋ］を前記アナログ制御信号ｙ（ｔ）に変換するＤ／Ａコンバータとを有することを
特徴とする記憶装置。
2002025389.tif 000021
ここで、ｕｄ［ｋ］：入力される観測信号、ｙｄ［ｋ］：出力される制御信号、ｘ［ｋ］：状態変数、Ａ、Ｂ、Ｃ、Ｄ：定数行列、ｋ：サンプル時点を表すパラメータである。
【請求項９】
前記プロセッサは、前記Ｃ・ｘ［ｋ＋１］を、前記Ｄ・ｕｄ［ｋ］が有する遅れ時間Ｔｓ／（２Ｎ）に対応して更新することを
特徴とする請求の範囲８の記憶装置。
【請求項１０】
前記ヘッドは、前記記憶媒体を構成する光記憶媒体を読み取る光学ヘッドで構成され、
前記デジタルサーボ制御装置は、前記光学ヘッドからのトラックエラー信号を受け、前記ヘッドを前記光記憶媒体のトラック横断方向に移動する前記アクチュエータの制御信号を生成することを
特徴とする請求の範囲７の記憶装置。
【請求項１１】
前記ヘッドは、前記記憶媒体を構成する光記憶媒体を読み取る光学ヘッドで構成され、
前記デジタルサーボ制御装置は、前記光学ヘッドからのトラックエラー信号を受け、前記ヘッドを前記光記憶媒体のトラック横断方向に移動する前記アクチュエータの制御信号を生成することを
特徴とする請求の範囲８の記憶装置。
【請求項１２】
ヘッドからのアナログ観測信号ｕ（ｔ）を受けて、下記出力方程式及び状態方程式により、ヘッドを移動するアクチュエータをサーボ制御する制御信号を生成するヘッド位置制御方法において、
前記アナログ観測信号ｕ（ｔ）を、アナログ増幅器によりＤ倍するステップと、
演算周期Ｔｓごとに、前記アナログ観測信号ｕ（ｔ）をＡ／Ｄコンバータによりデジタル観測信号ｕｄ［ｋ］に変換し、プロセッサで前記状態方程式を計算し、さらにその結果であるｘ［ｋ＋１］をもとに前記出力方程式のＣ・ｘ［ｋ＋１］を計算するステップと、
前記計算したＣ・ｘ［ｋ＋１］の値を、ｕ（ｔ）を観測してからＴｓ／２だけ経過した時点でＤ／Ａコンバータに出力するステップと、前記Ｄ倍されたアナログ観測信号と前記Ｄ／Ａコンバータの出力を加算し、前記制御信号ｙ（ｔ）を出力するステップとを有することを特徴とするヘッド位置制御方法。
2002025389.tif 000022
ここで、ｕｄ［ｋ］：入力される観測信号、ｙｄ［ｋ］：出力される制御信号、ｘ［ｋ］：状態変数、Ａ、Ｂ、Ｃ、Ｄ：定数行列、ｋ：サンプル時点を表すパラメータである。
【請求項１３】
ヘッドからのアナログ観測信号ｕ（ｔ）を受けて、下記出力方程式及び状態方程式により、ヘッドを移動するアクチュエータをサーボ制御する制御信号を生成するヘッド位置制御方法において、
演算周期Ｔｓ／Ｎ（Ｎは２以上の自然数）ごとに、前記アナログ観測信号ｕ（ｔ）をＡ／Ｄコンバータによってデジタル信号に変換し、プロセッサで、下記出力方程式のＤ・ｕｄ［ｋ］を計算するステップと、
前記プロセッサによって、演算周期Ｔｓごとに下記状態方程式を計算し、その結果であるｘ［ｋ＋１］をもとに、下記出力方程式のＣ・ｘ［ｋ＋１］を計算するステップと、
前記Ｄ・ｕｄ［ｋ］と前記Ｃ・ｘ［ｋ＋１］が更新されるごとに、制御信号ｙｄ［ｋ］を計算するステップと、
前記計算したｙｄ［ｋ］をＤ／Ａコンバータに出力して、前記アナログ制御信号ｙ（ｔ）を出力するステップとを有することを
特徴とするヘッド位置制御方法。
2002025389.tif 000023
ここで、ｕｄ［ｋ］：入力される観測信号、ｙｄ［ｋ］：出力される制御信号、ｘ［ｋ］：状態変数、Ａ、Ｂ、Ｃ、Ｄ：定数行列、ｋ：サンプル時点を表すパラメータである。
【請求項１４】
前記制御信号を計算するステップは、前記Ｃ・ｘ［ｋ＋１］を、前記Ｄ・ｕｄ［ｋ］が有する遅れ時間Ｔｓ／（２Ｎ）に対応して更新するステップを含むことを
特徴とする請求の範囲１３のヘッド位置制御方法。
【請求項１５】
前記アナログ観測信号は、前記記憶媒体を構成する光記憶媒体を読み取る光学ヘッドからのトラックエラー信号からなり、
前記制御信号は、前記ヘッドを前記光記憶媒体のトラック横断方向に移動する前記アクチュエータの制御信号から成ることを
特徴とする請求の範囲１２のヘッド位置制御方法。
【請求項１６】
前記アナログ観測信号は、前記記憶媒体を構成する光記憶媒体を読み取る光学ヘッドからのトラックエラー信号からなり、
前記制御信号は、前記ヘッドを前記光記憶媒体のトラック横断方向に移動する前記アクチュエータの制御信号から成ることを
特徴とする請求の範囲１３のヘッド位置制御方法。
【請求項１７】
演算周期Ｔｓごとに、制御対象からのアナログ観測信号をＡ／Ｄコンバータによりデジタル観測信号に変換し、プロセッサで下記伝達方程式のα０項以外の項を計算し、Ｄ／Ａコンバータに出力するステップと、
前記アナログ観測信号をα０倍するステップと、前記α０倍されたアナログ観測信号と前記Ｄ／Ａコンバータの出力を加算し、制御信号ｙ（ｚ）を出力するステップとを有することを
特徴とするデジタルサーボ制御方法。
2002025389.tif 000024
（ここで、ｙ（ｚ）：アンプに出力される制御信号
ｕ（ｚ）：Ａ／Ｄコンバータから入力される観測信号
αｉ、βｉ：定数
ｎ、ｍ：任意の整数
ｚ：離散時間演算子）
【請求項１８】
制御対象からのアナログ観測信号を受けて、下記伝達方程式により、前記制御対象をサーボ制御する制御信号を生成するデジタルサーボ制御方法において、
演算周期Ｔｓ／Ｎ（Ｎは２以上の自然数）ごとに、前記アナログ観測信号をＡ／Ｄコンバータによってデジタル信号に変換し、プロセッサで、下記伝達方程式のα０項を計算するステップと、
前記プロセッサによって、演算周期Ｔｓごとに下記伝達方程式のα０項以外の項を計算するステップと、
α０項の計算結果と前記α０項以外の計算結果とをＴｓ／Ｎの周期で加算して、Ｄ／Ａコンバータに出力して、アナログ制御信号ｙ（ｚ）を出力するステップとを有することを
特徴とするデジタルサーボ制御方法。
2002025389.tif 000025
（ここで、ｙ（ｚ）：アンプに出力される制御信号
ｕ（ｚ）：Ａ／Ｄコンバータから入力される観測信号
αｉ、βｉ：定数
ｎ、ｍ：任意の整数
ｚ：離散時間演算子）
【請求項１９】
制御対象からのアナログ観測信号をデジタル観測信号に変換するＡ／Ｄコンバータと、
前記デジタル観測信号を受け、下記伝達方程式のα０項以外の項を計算するプロセッサと、
前記計算結果をアナログ信号に変換するＤ／Ａコンバータと、
前記アナログ観測信号をα０倍するステップと、前記α０倍されたアナログ観測信号と前記Ｄ／Ａコンバータの出力を加算し、制御信号ｙ（ｚ）を出力する加算回路とを有することを
特徴とするデジタルサーボ制御装置。
2002025389.tif 000026
（ここで、ｙ（ｚ）：アンプに出力される制御信号
ｕ（ｚ）：Ａ／Ｄコンバータから入力される観測信号
αｉ、βｉ：定数
ｎ、ｍ：任意の整数
ｚ：離散時間演算子）
【請求項２０】
制御対象からのアナログ観測信号を受けて、下記伝達方程式により、前記制御対象をサーボ制御する制御信号を生成するデジタルサーボ制御装置において、
演算周期Ｔｓ／Ｎ（Ｎは２以上の自然数）ごとに、前記アナログ観測信号をデジタル観測信号に変換するＡ／Ｄコンバータと、
前記デジタル観測信号を受け、下記伝達方程式のα０項をＴｓ／Ｎの周期で計算し、演算周期Ｔｓごとに下記伝達方程式のα０項以外の項を計算し、α０項の計算結果と前記α０項以外の計算結果とをＴｓ／Ｎの周期で加算するプロセッサと、前記加算結果をアナログに変換し、アナログ制御信号ｙ（ｚ）を出力するＤ／Ａコンバータとを有することを
特徴とするデジタルサーボ制御装置。
2002025389.tif 000027
（ここで、ｙ（ｚ）：アンプに出力される制御信号
ｕ（ｚ）：Ａ／Ｄコンバータから入力される観測信号
αｉ、βｉ：定数
ｎ、ｍ：任意の整数
ｚ：離散時間演算子）
【発明の詳細な説明】
技術分野
本発明は、制御対象のアナログ観測信号を読み込み、デジタル処理して、制御対象の制御信号を生成するデジタルサーボ制御方法、デジタルサーボ制御装置、記憶装置及びヘッド位置制御方法に関する。
背景技術
制御対象をサーボ制御するサーボ制御装置は、広く利用されている。このサーボ制御装置にアナログサーボ制御装置とデジタルサーボ制御装置がある。アナログサーボ制御装置は、構成部品が多く、しかも部品の特性のばらつきや経年変化による特性変化が生じやすい。
一方、プロセッサによりデジタル処理するデジタルサーボ制御装置は、構成部品が少なく、コスト的にも有利であり、特性変化もほとんど無く、更に、プログラムの書き換えにより、特性を設定しなおすことができる。このため、デジタルサーボ制御装置が近年盛んに利用されている。
図２９は、従来のデジタルサーボ制御装置のブロック図、図３０は、そのＤＳＰの処理ブロック図である。図２９は、制御のための観測信号がアナログ信号であるディスク装置のデジタルサーボ制御装置の構成図である。
図２９において、１５はヘッドの位置情報や加速度情報などのアナログ観測信号、１０はＡ／Ｄコンバータであり、アナログ信号をデジタル信号へと変換する。１６は、Ａ／Ｄコンバータ１０により変換されたデジタル観測信号であり、１１は予め設定されたプログラムに応じて演算を行なうＤＳＰ（デジタルシグナルプロセッサ）である。１７はヘッドを駆動する電流を決定するデジタル制御信号であり、１２はデジタル信号をアナログ信号に変換するＤ／Ａコンバータである。１８はＤ／Ａコンバータ１２により変換されたアナログ制御信号であり、１４はアナログ制御信号の電圧に応じて一定の電流をヘッドの駆動装置に流すアンプであり、１９はヘッドアクチュエータに流されるヘッド駆動電流である。
図３０のＤＳＰ１１の処理ブロックを参照して、デジタルサーボ制御装置の動作を説明する。まず、ある演算周期Ｔｓごとに、Ａ／Ｄコンバータ１０によりアナログ観測信号１５が、デジタル観測信号１６に変換される。次に、ＤＳＰ１１は、図３０の処理を行う。即ち、次の出力方程式と状態方程式により、制御信号１７を演算する。
2002025389.tif 000003
ここで、ｕｄ［ｋ］：コントローラ１３に入力される観測信号
ｙｄ［ｋ］：アンプ１４へ出力される制御信号
ｘ［ｋ］：状態変数とよばれる内部変数
Ａ、Ｂ、Ｃ、Ｄ：定数行列（予め設定されているもの）
ｋ：サンプル時点を表すパラメータであり、制御開始時点でｋ＝０、演算周期Ｔｓごとにｋ＝１、２、３・・・と増えるものとする。
即ち、ＤＳＰ１１は、デジタル観測信号１６と前回の演算周期で既に計算済みであるＣ・ｘ［ｋ］から前述の出力方程式（１式）を計算し、デジタル制御信号１７を求める。次に、デジタル制御信号１７をＤ／Ａコンバータ１２によりアナログ制御信号１８に変換し、アンプ１４に出力して、ヘッドの駆動電流１９とする。最後に、ＤＳＰ１１は、デジタル制御信号１６と内部変数ｘ［ｋ］から前述の状態方程式（２式）を計算して、ｘ［ｋ＋１］を求め、次回の演算周期で使用されるＣ・ｘ［ｋ＋１］を導く。
以上の動作を演算周期Ｔｓごとに繰り返し行うことにより、観測信号に対応したヘッドの位置や速度の制御を行う。
又、サーボ制御系をプロセッサで実現するための方程式としては、ＤＳＰ１１の内部処理に、前述の状態方程式を使用する方法の他に、伝達関数を使用する方法がある。図３１は、下記伝達関数（３式）を使用した場合に、ＤＳＰ１１の内部処理をブロック線図で表現したものである。
2002025389.tif 000004
（３）式において、
ｙ（ｚ）：アンプ１４に出力される制御信号
ｕ（ｚ）：Ａ／Ｄコンバータ１０から入力される観測信号
αｉ，βｉ：定数
ｎ，ｍ：任意の整数
ｚ：離散時間演算子
である。
この伝達関数を使用した場合も、図２９のデジタル制御装置では、ある演算周期Ｔｓごとに、Ａ／Ｄコンバータ１０によりアナログ観測信号１５が、デジタル観測信号１６に変換される。次に、ＤＳＰ１１は、デジタル観測信号１６を基に、前述の式３を計算し、デジタル制御信号１７を求める。次に、デジタル制御信号１７をＤ／Ａコンバータ１２によりアナログ制御信号１８に変換し、アンプ１４に出力して、ヘッドの駆動電流１９とする。
このデジタルサーボ制御装置は、抵抗やコンデンサなどのアナログ電気回路によってのみ構成されるアナログサーボ制御装置に比し、第１に、アナログ制御装置は構成部品が多く、デジタル制御装置と比べてコストが高い、第２に、アナログ制御装置は、部品の特性のばらつきや経年変化による特性変化がおこりやすいが、デジタル制御装置ではそのような特性変化がない、第３に、デジタル制御装置は、ＤＳＰのプログラムを書き換えるだけでコントローラの特性を設定し直すことができるため、汎用性がある等の利点がある。
しかし、図３２に示すように、デジタルサーボ制御装置は、アナログ制御装置と比べて、ＤＳＰ１１の演算周期をＴｓ、観測信号から出力信号を求めるまでの演算時間τとすると、平均して，（τ＋Ｔｓ／２）の遅れ時間が，必ず発生する。この原因を以下に述べる。
τの項については、１式で言えば、１式の第２項Ｄ・ｕｄ［ｋ］は、直達項と呼ばれ、本来は観測信号ｕに対して時間差無しで制御信号ｙに反映されなければならない。しかし、デジタル制御装置では、［観測信号ｕをデジタル信号に変換］→［ＤＳＰにより演算］→［制御信号ｙをアナログ信号に変換］というステップで制御信号を出力している。そのため、この処理にかかる時間τがそのまま遅れ時間となる。
次に、Ｔｓ／２の項については、デジタル制御装置では、ある時間ｔに出力されたアナログ制御信号ｙ（ｔ）は、ＤＳＰの演算周期Ｔｓの間は一定に保持されるため、（ｔ＋Ｔｓ）まで更新されない。そのため、観測信号に応じて逐次更新されるアナログ制御装置と比較した場合、出力直後は、演算時間τだけしか遅れないが、更新直前の時点ではＴｓ＋τだけ遅れることになる。したがって、平均してＴｓ／２の遅れ時間が発生する。
これまでの制御分野では、このデジタル制御装置の持つ遅れ時間はそれほど問題にはならなかった。それは、求められる制御精度がそれほど高くなかったため、安価なＤＳＰでも、要求精度に対して十分に短い演算周期Ｔｓと演算遅れ時間τを達成することができたからである。
しかし、近年、演算速度の比較的遅い安価なＤＳＰで高精度の制御が要求されている。例えば、ディスク装置の分野においては、記録密度の増加に伴い、非常に高精度な制御を行なうことが求められている。例えば、２０Ｇｂｙｔｅの光ディスク装置では、トラックピッチが０．５μｍ程度となるため、マージンが０．０５μｍ程度で追従制御することが要求される。加えて、ディスク装置の低価格化競争のため、演算時間の遅い安価なＤＳＰでデジタル制御装置を構成することも要求され、このデジタル制御のもつ遅れ時間が無視できない状況になっている。
このデジタル制御のもつ遅れに着目した解決方法は、従来、例えば、特開平１０−１４９５５３号公報等で提案されている。この提案は、アナログ回路によって構成されるハイパスフィルタとローパスフィルタを用いて、制御のための観測信号を高周波域成分と低周波域成分に分離した後、高周波成分に対してはゲイン調整や位相補償をアナログ制御で行い、低周波成分に対してはＤＳＰによるデジタル制御で行なうことにより、ＤＳＰの処理による位相遅れを軽減させる方法である。
しかし，この方法は、ハイパスフィルタ、ローパスフィルタ、ゲイン調整回路、位相補償回路と多くのアナログ回路を必要とするため、コストの面で非常に不利であるという問題が生じる。
また、制御においては、制御対象の不要共振を減衰させることが重要であることを考えると、不要共振の多い高周波領域をアナログ制御で処理するという方法では、デジタル制御装置を利用することによって得られるメリット（特性が変化しないこと、汎用性があること等）の多くが失われてしまうという問題がある。即ち、アナログ処理は、前述のように、個々の部品、経年変化で特性が変化するため、不要共振の多い高周波数領域をアナログ処理することは、共振を抑圧するための調整に手間がかかり、又、経年変化に対し、共振を抑圧することが困難である。更に、汎用性がないため、共振点が異なる制御対象個々に、アナログ回路を設計する必要がある。
発明の開示
従って、本発明の目的は、デジタル処理による制御遅れを低減し、安価なプロセッサにより、高精度の制御を行うためのデジタルサーボ制御方法、デジタルサーボ制御装置、記憶装置及びヘッド位置制御方法を提供することにある。
又、本発明の他の目的は、デジタル制御の利点を保持しつつ、デジタル処理による制御遅れを低減し、安価なプロセッサにより、高精度の制御を行うためのデジタルサーボ制御方法、デジタルサーボ制御装置、記憶装置及びヘッド位置制御方法を提供することにある。
更に、本発明の他の目的は、安価な構成で不要共振を減衰しつつ、デジタル処理による制御遅れを低減し、安価なプロセッサにより、高精度の制御を行うためのデジタルサーボ制御方法、デジタルサーボ制御装置、記憶装置及びヘッド位置制御方法を提供することにある。
この目的の達成のため、本発明の一形態では、制御対象からのアナログ観測信号ｕｄを受けて、下記出力方程式及び状態方程式により、前記制御対象をサーボ制御する制御信号を生成するデジタルサーボ制御方法において、前記アナログ観測信号ｕ（ｔ）を、アナログ増幅器によりＤ倍するステップと、演算周期Ｔｓごとに、前記アナログ観測信号ｕ（ｔ）をＡ／Ｄコンバータによりデジタル観測信号ｕｄ［ｋ］に変換し、プロセッサで前記状態方程式を計算し、さらにその結果であるｘ［ｋ＋１］をもとに前記出力方程式のＣ・ｘ［ｋ＋１］を計算するステップと、前記計算したＣ・ｘ［ｋ＋１］の値を、ｕ（ｔ）を観測してからＴｓ／２だけ経過した時点でＤ／Ａコンバータに出力するステップと、前記Ｄ倍されたアナログ観測信号と前記Ｄ／Ａコンバータの出力を加算し、前記制御信号ｙ（ｔ）を出力するステップとを有することを特徴とする。
2002025389.tif 000005
ここで、ｕｄ［ｋ］：入力される観測信号、ｙｄ［ｋ］：出力される制御信号、ｘ［ｋ］：状態変数、Ａ、Ｂ、Ｃ、Ｄ：定数行列、ｋ：サンプル時点を表すパラメータである。
本発明のこの形態では、出力方程式の第２項Ｄ・ｕｄ［ｋ］（以下、直達項という）をアナログ回路で出力し、第１項Ｃ・ｘ［ｋ］をＴｓ／２だけ前倒しして出力することにより、それぞれの信号の平均遅れ時間を０とすることができ、デジタル処理による遅れを防止でき、安価なプロセッサにより、高精度のデジタル制御が可能となる。
又、本発明の他の形態では、制御対象からのアナログ観測信号ｕｄを受けて、下記出力方程式及び状態方程式により、前記制御対象をサーボ制御する制御信号を生成するデジタルサーボ制御方法において、演算周期Ｔｓ／Ｎ（Ｎは２以上の自然数）ごとに、前記アナログ観測信号ｕ（ｔ）をＡ／Ｄコンバータによってデジタル信号に変換し、プロセッサで、下記出力方程式のＤ・ｕｄ［ｋ］を計算するステップと、前記プロセッサによって、演算周期Ｔｓごとに下記状態方程式を計算し、その結果であるｘ［ｋ＋１］をもとに、下記出力方程式のＣ・ｘ［ｋ＋１］を計算するステップと、前記Ｄ・ｕｄ［ｋ］と前記Ｃ・ｘ［ｋ＋１］が更新されるごとに、制御信号ｙｄ［ｋ］を計算するステップと、前記計算したｙｄ［ｋ］をＤ／Ａコンバータに出力して、前記アナログ制御信号ｙ（ｔ）を出力するステップとを有する。
2002025389.tif 000006
ここで、ｕｄ［ｋ］：入力される観測信号、ｙｄ［ｋ］：出力される制御信号、ｘ［ｋ］：状態変数、Ａ、Ｂ、Ｃ、Ｄ：定数行列、ｋ：サンプル時点を表すパラメータである。
本発明のこの形態では、出力方程式の直達項を、基本演算周期ＴｓのＮ分の１であるＴｓ／Ｎの周期で実行し（Ｎは２以上の自然数）、出力方程式の第１項を直達項の有する平均遅れ時間Ｔｓ／（２Ｎ）と同じ遅れ時間で更新することにより、制御信号のもつ平均遅れ時間をτ＋Ｔｓ／（２Ｎ）とすることができ、デジタル処理による遅れを小さくでき、安価なプロセッサにより、高精度のデジタル制御が可能となる。
本発明の更に別の形態のデジタルサーボ制御方法では、演算周期Ｔｓごとに、前記アナログ観測信号をＡ／Ｄコンバータによりデジタル観測信号ｕ［ｚ］に変換し、プロセッサで下記伝達方程式のα０項以外の項を計算し、Ｄ／Ａコンバータに出力するステップと、前記アナログ観測信号をα０倍するステップと、前記α０倍されたアナログ観測信号と前記Ｄ／Ａコンバータの出力を加算し、制御信号ｙ（ｚ）を出力するステップとを有することを特徴とする。
2002025389.tif 000007
（ここで、ｙ（ｚ）：アンプに出力される制御信号
ｕ（ｚ）：Ａ／Ｄコンバータから入力される観測信号
αｉ、βｉ：定数
ｎ、ｍ：任意の整数
ｚ：離散時間演算子）
本発明のこの形態では、伝達関数による方程式のα０の項のみをアナログ回路で実現し、さらに他の部分の演算結果を従来の方法よりもＴｓ／２だけ前倒しして出力し、両者の結果をアナログ回路によって足し合わせる。これにより、従来のデジタル制御装置ではτ＋Ｔｓ／２だけ発生していた遅れ時間を０とすることができる。
以下、α０の項とその他の項とに分けて動作の説明をする。
α０の項：従来の方法ではＤＳＰの演算でα０の項の処理を行っていたため、τ＋Ｔｓ／２の遅れ時間が発生していたが、これをアナログ回路で実現しているために遅れ時間は発生しない。
その他の項：α０以外の項は、過去の観測信号および過去の制御信号を元に計算を行なっている。そのため、これらの項の計算結果は、最大でＴｓ−［演算時間］だけ前倒しして出力することが可能である。したがって、計算結果を本来よりもＴｓ／２だけ前倒しして出力することで、遅れ時間を０にすることができる。
α０の項、およびその他の項の遅れ時間が０となるため、両者をアナログ回路で足し合わせた制御出力も遅れ時間を０とすることができる。このため、アナログ制御装置のように積分回路や微分回路を必要とせず、増幅回路と加算回路だけでよいのでコストが安く済み、さらに、制御装置の主要な部分をデジタル制御装置で実現しているため、汎用性も失わないというメリットがある。
又、本発明の他の実施の態様では、前記出力ステップは、前記プロセッサにより、前記α０の項以外の全ての項の計算を行うステップからなる。
更に、本発明の他の態様のデジタルサーボ制御方法では、制御対象からのアナログ観測信号を受けて、下記伝達方程式により、前記制御対象をサーボ制御する制御信号を生成するデジタルサーボ制御方法において、演算周期Ｔｓ／Ｎ（Ｎは２以上の自然数）ごとに、前記アナログ観測信号をＡ／Ｄコンバータによってデジタル信号に変換し、プロセッサで、下記伝達方程式のα０項を計算するステップと、前記プロセッサによって、演算周期Ｔｓごとに下記伝達方程式のα０項以外の項を計算するステップと、α０項の計算結果と前記α０項以外の計算結果とをＴｓ／Ｎの周期で加算して、Ｄ／Ａコンバータに出力して、アナログ制御信号ｙ（ｚ）を出力するステップとを有する。
2002025389.tif 000008
（ここで、ｙ（ｚ）：アンプに出力される制御信号
ｕ（ｚ）：Ａ／Ｄコンバータから入力される観測信号
αｉ、βｉ：定数
ｎ、ｍ：任意の整数
ｚ：離散時間演算子）
本発明のこの態様では、式（３）のα０の項のみを通常の１／Ｎの周期で計算し、さらに他の部分の演算結果をα０の項の遅れ時間と同期させて更新することにより、従来のデジタル制御装置ではτ＋Ｔｓ／２だけ発生していた遅れ時間をτ＋Ｔｓ／（２Ｎ）とすることができる。
以下、α０の項とその他の項とに分けて説明をする。
α０の項：従来の方法ではτ＋Ｔｓ／２の遅れ時間が発生していたが、演算周期を１／Ｎ倍にすることにより、遅れ時間はτ＋Ｔｓ／（２Ｎ）とすることができる。
その他の項：α０以外の項は、過去の観測信号および過去の制御信号を元に計算を行なっている。そのため、これらの項の計算結果は最大でＴｓ−［演算時間］だけ前倒しして出力することが可能である。したがって、計算結果をα０の項の遅れ時間に同期させて更新することにより、遅れ時間をτ＋Ｔｓ／（２Ｎ）とすることができる。
α０の項、およびその他の項の遅れ時間がτ＋Ｔｓ／（２Ｎ）となるため、両者を足し合わせた制御出力も遅れ時間をτ＋Ｔｓ／（２Ｎ）とすることができる。α０の項を通常のＮ倍の周期で計算することにより、従来のデジタル制御装置ではτ＋Ｔｓ／２だけ発生していた遅れ時間をτ＋Ｔｓ／（２Ｎ）とすることができる。
発明を実施するための最良の形態
以下、本発明の実施の形態を、記憶装置、第１の実施の形態、第２の実施の形態、実施例、第３の実施の形態、第４の実施の形態、第５の実施の形態、他の実施例、他の実施の形態の順で説明する。
［記憶装置］
図１は、本発明の一実施の形態の記憶装置の構成図であり、ディスク装置として、光磁気ディスク装置を示す。ここでは、本実施形態の説明に直接関係のない部分、例えば、再生信号の処理回路、ホストコンピュータとのインターフェイス回路、あるいはフォーカス制御回路といったものは省略している。
図１に示すように、光ディスク装置は、情報を記録するための情報トラックが設けられた光ディスク１０１を装着し、光ディスク１０１を回転駆動するスピンドルモータ１０２を備える。又、光ディスク装置は、光ディスク１０１に対して情報の記録、再生を行うための光学ヘッドの構成要素として、光ディスク１０１の情報トラック上に光ビーム１０４を照射するための対物レンズ１０３と、対物レンズ１０３を光軸方向（図の上下方向、フォーカシング方向）に駆動するフォーカス可動手段としてのフォーカスアクチュエータ１０６と、対物レンズ１０３及びフォーカスアクチュエータ１０６等を搭載し、前記光ディスク１０１の半径方向に移動可能なキャリッジ（アクチュエータ）１０５と、光源となるレーザダイオードやフォトディテクタを含む光学系１０７とを備えている。
また、トラッキング制御回路１３０は、フォトディテクタの出力電流を増幅するヘッドアンプ８０と、フォトディテクタの出力よりトラッキングエラー信号を検出するトラッキングエラー信号検出回路（ＴＥＳ検出回路）９０と、トラッキング制御系を安定化するため、ＴＥＳの高周波数成分を除去するローパスフィルタ（アンチエイリアシングフィルタ）１００と、トラッキングエラー信号からサーボ制御信号を生成するデジタルサーボ制御装置５と、デジタルサーボ制御装置５の出力信号に基づき前記キャリッジ５を駆動するためのコイルに駆動電流を供給するトラッキングアクチュエータドライバ（アンプ）６とを有している。
このキャリッジ１０５は、トラッキングアクチュエータドライバ６から供給される駆動電流ＩＴＲにより、光ディスク１０１上の情報トラックを横切る方向（図の左右方向、トラッキング方向）に、光ビーム１０４がすべての情報トラックを照射可能なように対物レンズ１０３及びフォーカスアクチュエータ１０６と共に移動することができる。例えば、ボイスコイルモータを有する。
このキャリッジ１０５の構成では、例えば、フォーカスアクチュエータ１０６は、対物レンズ１０３を固定するためのホルダと、対物レンズ１０３をフォーカシング方向に可動に、かつトラッキング方向に略固定に支持する板バネと、対物レンズ１０３を駆動するためのフォーカスコイルとから構成される。そして、キャリッジ１０５は、前記フォーカスアクチュエータ１０６を上部に搭載し、両側部にキャリッジを駆動するためのキャリッジ駆動手段としてトラッキングコイルを設けている。
このような構成のキャリッジ１０５を、キャリッジ１０５に沿い、ガイド軸、磁気回路とともに組み付けて光学ヘッドを構成することにより、フォーカスコイルへの通電によりフォーカスアクチュエータ１０６をフォーカシング方向に駆動でき、また、トラッキングコイルへの通電によりキャリッジ１０５をトラッキング方向に駆動することができる。キャリッジ１０５の駆動により光ビーム１０４もトラッキング方向に駆動されるので、これらによりトラッキングアクチュエータが構成されることになる。
又、後述するように、デジタルサーボ制御装置５は、観測信号であるアナログのトラックエラー信号ＴＥＳをデジタル値に変換するＡＤコンバータと、このデジタル値を信号処理するＤＳＰ（デジタルシグナルプロセッサ）と、ＤＳＰのデジタル駆動電圧をアナログ駆動電圧に変換するＤＡコンバータとから構成されている。
次に、このように構成したトラッキング制御系の動作を説明する。まず、図示しないモータ制御回路によりスピンドルモータ１０２を所定の速度で回転させ、また図示しないレーザ制御回路の駆動制御により光学系１０７に含まれるレーザダイオードを所定出力で発光させる。
続いて、図示しないフォーカス制御回路によりフォーカスアクチュエータ１０６を駆動制御し、光ビーム１０４が光ディスク１０１の情報トラックに対して焦点を結ぶように対物レンズ１０３のフォーカシング方向の位置制御を行う。この光ビーム１０４の光ディスク１０１からの反射光は、光学系１０７のフォトディテクタで受光され、ヘッドアンプ８０により増幅されて、トラッキングエラー信号検出回路９０へ出力される。
この状態で、トラッキングエラー信号検出回路９０は、前記フォトディテクタの出力に基づき、光ビーム１０４が情報トラックの中心からどれだけずれた位置を照射しているかを示す、トラッキングエラー信号ＴＥＳを生成する。通常、トラッキングエラー信号は、情報トラックの中央とトラック間のほぼ中間点とでゼロレベルとなり、光ビームの変位に対して正弦波状に変化する信号となる。
トラッキングエラー信号検出回路９０の出力のトラッキングエラー信号は、ローパスフィルタ１００で高周波数成分（ノイズ成分）が除去された後、デジタルサーボ制御装置５でサーボ演算処理され、トラッキングアクチュエータドライバ６より駆動電流ＩＴＲとしてキャリッジ１０５に負帰還される。この駆動電流ＩＴＲにより、キャリッジ１０５はトラッキングエラー信号検出回路９０により検出された光ビーム１０４の位置ずれを補正する方向に駆動される。
このように、トラッキングエラー信号をキャリッジを駆動するトラッキングコイルに帰還することにより、トラッキングエラー信号が零となるように光ビーム１０４のトラッキング方向位置が駆動され、光ビーム１０４が情報トラック中央に追従するようにするトラッキング制御が行われる。
ディスク装置を、光ディスク（光磁気ディスクを含む）装置で説明したが、磁気ディスク装置等の他のディスク装置にも適用できる。
［第１の実施の形態］
図２は、本発明の第１の実施の形態のデジタル制御装置の構成図、図３は、そのＤＳＰの処理ブロック図である。
図２に示すように、コントローラ（デジタルサーボ制御装置）５は、デジタル装置１とアナログ装置９で構成される。デジタル装置１は、ヘッドの位置情報や加速度情報などのアナログ観測信号２０をデジタル信号２５へ変換するＡ／Ｄコンバータ７と、予め設定されたプログラムに応じて演算を行なうＤＳＰ（デジタルシグナルプロセッサ）２と、ＤＳＰ２のヘッドを駆動する電流を決定するデジタル制御信号２４をアナログ信号１８に変換するＤ／Ａコンバータ３からなる。
アナログ装置９は、アナログ観測信号２０をアナログ増幅するアナログ増幅回路８と、増幅されたアナログ信号２１とデジタル装置１のアナログ信号とを加算するアナログ加算回路４からなる。アンプ６は、アナログ加算回路４からのアナログ制御信号２２の電圧に応じて一定の電流をヘッドのアクチュエータ１０５に流す。
このアナログ装置９とデジタル装置１で構成されるコントローラ５は、前述と同様の出力方程式と状態方程式により、アナログ制御信号２２を演算する。即ち、出力方程式と状態方程式は、以下のようである。
2002025389.tif 000009
ここで、ｕ［ｔ］：コントローラ５に入力される観測信号
ｕｄ［ｋ］：ＤＳＰ２に入力されるデジタル観測信号
ｙｄ［ｋ］：アンプ６へ出力される制御信号
ｘ［ｋ］：状態変数とよばれる内部変数
Ａ、Ｂ、Ｃ、Ｄ：定数行列（予め設定されているもの）
ｋ：サンプル時点を表すパラメータであり、制御開始時点でｋ＝０、演算周期Ｔｓごとにｋ＝１、２、３・・・と増えるものとする。
この動作を説明する。
▲１▼先ず、アナログ観測信号ｕ（ｔ）２０を、アナログ増幅回路８によって、「Ｄ」だけ増幅することにより、出力方程式（３）式の直達項のアナログ信号Ｄ・ｕ（ｔ）２１を得る。この方法では、デジタル処理を行わないため、遅れ時間を「０」にすることができる。
▲２▼次に、デジタル装置３では、ＤＳＰ２が、図３に示す処理を行う。即ち、先ず、Ｃ・ｘ［ｋ＋１］２８の計算を行う。即ち、ｘ［ｋ＋１］２６は、状態方程式（４）式により、一つ前のサンプル点［ｋ］の時点で計算することができる。即ち、演算周期開始時点で、アナログの観測信号ｕ（ｔ）２０をデジタル信号に変換した値ｕｄ［ｋ］２５をＡ／Ｄコンバータ７から読み込む。次に、前回のサンプル時点［ｋ］で計算済みのｘ［ｋ］２７とｕｄ［ｋ］２５から前述の状態方程式（４）を計算する。次にその結果ｘ［ｋ＋１］２６をもとにＣ・ｘ［ｋ＋１］２８を計算する。
次に、Ｃ・ｘ［ｋ＋１］２８の出力を行う。即ち、演算周期をＴｓとすると、ｕｄ［ｋ］２５を読み込んでからＴｓ／２が経過した時点で、Ｄ／Ａコンバータ３にＣ・ｘ［ｋ＋１］２８の値を出力し、アナログ信号に変換する。Ｃ・ｘ［ｋ＋１］２８の項は、実際にはｕｄ［ｋ］２５を読み込んでからＴｓが経過した時点で制御信号に反映されるべき値であるため、この方法ではＣ・ｘ［ｋ＋１］２８をＴｓ／２だけ前倒しして出力することになり、結果として遅れ時間のＴｓ／２の項はキャンセルされる。また、演算を行う時間としてＴｓ／２の余裕があるため、τの項も０とすることができ、遅れ時間は０となる。
▲３▼制御信号ｙ（ｔ）２２を出力する。即ち、▲１▼のアナログ信号Ｄ・ｕ（ｔ）２１と▲２▼のアナログ信号Ｃ・ｘ［ｋ＋１］２３をアナログ加算回路４でたしあわせ、それを制御信号ｙ（ｔ）２２としてアンプ６に出力する。
このような方法で制御信号を出力することにより、制御信号の平均遅れ時間を「０」とすることができる。
また、観測信号の数をＮｕ、制御信号の数をＮｙとすると、この実施の形態では、Ｎｕ×Ｎｙ個のアナログ増幅回路とアナログ加算回路を用意するだけで実現できる。一般に、ディスク装置の観測信号と制御信号は多くても２つ程度であるため、その場合は１個づつの増幅回路と加算回路が増えるだけなので、全てをアナログ制御装置で構成することに比べて非常に安いコストで実現可能である。又、高周波数成分をアナログ処理するデジタル装置に比し、特性変化による共振抑圧機能の変化を防止できる。
図４は、第１の実施の形態の直達項Ｄ・ｕの信号波形とＣ・ｘの信号波形を、従来のデジタル制御装置の場合と比較した図である。直達項の信号波形（図４の左上）について、第１の実施の形態では、アナログ回路を用いるため、遅れ時間は発生せず、従来の装置と比較して平均Ｔｓ／２だけ早く信号が出力されることになる。
Ｃ・ｘ項の信号波形（図４の左下）について、従来の方法では、ある時点での観測信号ｕ［ｋ］を観測してからＣ・ｘ［ｋ＋１］を出力に反映させるまでの時間はＴｓであった。これに対し、第１の実施の形態では、直達項の遅れ時間がなくなり、従来と比べてＴｓ／２だけ出力が早まったことに対応して、Ｃ・ｘ［ｋ＋１］をＴｓ／２だけ前倒しして出力する。すなわち、ｕ［ｋ］を観測してからＣ・ｘ［ｋ＋１］を出力に反映させるまでの時間はＴｓ／２である。
直達項Ｄ・ｕの信号とＣ・ｘの信号が、ともに従来よりもＴｓ／２だけ早く出力されるため、それらを加算した値である制御信号ｙも従来よりもＴｓ／２前倒しされることとなり、遅れ時間がない出力となる。
［第２の実施の形態］
図５は、本発明の第２の実施の形態のＤＳＰの処理ブロック図、図６は、その演算処理の説明図、図７は、その動作説明図である。この実施の形態では、コントローラ５は、デジタル装置１のみで構成され、図５は、そのＤＳＰ２の処理を示す。即ち、デジタル装置１は、ヘッドの位置情報や加速度情報などのアナログ観測信号２０をデジタル信号２５へ変換するＡ／Ｄコンバータ７と、予め設定されたプログラムに応じて演算を行うＤＳＰ（デジタルシグナルプロセッサ）２と、ＤＳＰ２のヘッドを駆動する電流を決定するデジタル制御信号２４をアナログ信号１８に変換するＤ／Ａコンバータ３からなる。
デジタル装置１で構成されるコントローラ５は、前述と同様の出力方程式と状態方程式により、デジタル制御信号３７を演算する。即ち、出力方程式と状態方程式は、以下のようである。
2002025389.tif 000010
ここで、ｕｄ［ｋ，ｉ］：ＤＳＰ２に入力されるデジタル観測信号
ｙｄ［ｋ，ｉ］：アンプ６へ出力されるデジタル制御信号
ｘ［ｋ］：状態変数とよばれる内部変数
Ａ、Ｂ、Ｃ、Ｄ：定数行列（予め設定されているもの）
ｋ：サンプル時点を表すパラメータであり、制御開始時点でｋ＝０、演算周期Ｔｓごとにｋ＝１、２、３・・・と増えるものとする。
この実施の形態では、出力方程式（５）の直達項を、基本演算周期ＴｓのＮ分の１であるＴｓ／Ｎの周期で実行し（Ｎは２以上の自然数）、出力方程式の第１項を直達項の有する平均遅れ時間Ｔｓ／（２Ｎ）と同じ遅れ時間で更新することにより、制御信号のもつ平均遅れ時間をτ＋Ｔｓ／（２Ｎ）とすることができる。以下、それぞれの項の詳細について述べる。
先ず、出力方程式（５）の直達項を計算する。即ち、基本とする演算周期をＴｓとしたとき、Ｔｓ／Ｎの周期でＡ／Ｄコンバータ７（図２参照）によりアナログ観測信号ｕ（ｔ）２０をデジタル観測信号ｕｄ［ｋ，ｉ］３０（図５）に変換し、定数Ｄと掛け合わせ、Ｄ・ｕｄ［ｋ，ｉ］３４を計算する。ただし、ｉ＝１〜Ｎであり、基本とする演算周期Ｔｓの開始時点でのデジタル観測信号をｕｄ［ｋ，１］３１とする。
次に、出力方程式のＣ・ｘ［ｋ＋１］３５を計算する。即ち、ｘ［ｋ＋１］３２は、状態方程式（６）式により、一つ前のサンプル点［ｋ］の時点で計算することができる。即ち、演算周期開始時点で、アナログの観測信号ｕ（ｔ）２０をデジタル信号に変換した値ｕｄ［ｋ，１］３１をＡ／Ｄコンバータ７から読み込む。次に、前回のサンプル時点［ｋ］で計算済みのｘ［ｋ］３３とｕｄ［ｋ，１］３１から前述の状態方程式（６）を計算する。次にその結果ｘ［ｋ＋１］３２をもとにＣ・ｘ［ｋ＋１］３５を計算する。
更に、制御信号ｙ［ｋ，ｉ］３７を次のように、計算し、出力する。
（１）Ｎが奇数の場合
ｕｄ［ｋ，１］３１を読み込んでから経過した時間をｔｄとすると、ｔｄ＜Ｔｓ／２の時点では、Ｔｓ／Ｎの周期で、
ｙｄ［ｋ，ｉ］＝Ｃ・ｘ［ｋ］＋Ｄ・ｕｄ［ｋ，ｉ］
を計算する。
一方、ｔｄ＞Ｔｓ／２の時点では、Ｔｓ／Ｎの周期で、
ｙｄ［ｋ，ｉ］＝Ｃ・ｘ［ｋ＋１］＋Ｄ・ｕｄ［ｋ，ｉ］
を計算する。
計算結果を、Ｄ／Ａコンバータ３でアナログ制御信号ｙ（ｔ）１８に変換した後、アンプ６へ出力する。
（２）Ｎが偶数の場合
ｕｄ［ｋ，１］３１を読み込んでから経過した時間をｔｄとすると、ｔｄ≦Ｔｓ／２の時点では、Ｔｓ／Ｎの周期で、
ｙｄ［ｋ，ｉ］＝Ｃ・ｘ［ｋ］＋Ｄ・ｕｄ［ｋ，ｉ］
を計算する。更に、ｔｄ＝Ｔｓ／２＋Ｔｓ／（２Ｎ）の時点で、
ｙｄ［ｋ，ｉ］＝Ｃ・ｘ［ｋ＋１］＋Ｄｕｄ［ｋ，Ｎ／２＋１］
を計算する。即ち、この時点でＣ・ｘを更新して、ｙｄ［ｋ，ｉ］を計算し、出力する。又、ｔｄ＞Ｔｓ／２＋Ｔｓ／（２Ｎ）の時点においては，Ｔｓ／Ｎの周期で，
ｙｄ［ｋ，ｉ］＝Ｃ・ｘ［ｋ＋１］＋Ｄ・ｕｄ［ｋ，ｉ］
を計算する。
計算結果を、Ｄ／Ａコンバータ３でアナログ信号ｙ（ｔ）１８に変換した後、アンプ６へ出力する。
この実施の形態では、直達項はＴｓ／Ｎの演算周期で計算されるため、平均遅れ時間はＴｓ／（２Ｎ）である。そしてＣ・ｘ［ｋ＋１］３５の項は、Ｎが偶数の場合も奇数の場合も、ｕｄ［ｋ，ｉ］３１を読み込んでからＴｓ／２＋Ｔｓ／（２Ｎ）の時点で更新しているため、やはり平均遅れ時間はＴｓ／（２Ｎ）である。したがって、出力される制御信号ｙ［ｋ，ｉ］３７の平均遅れ時間は、演算による遅れ時間を考慮して、τ＋Ｔｓ／（２Ｎ）となる。これは演算周期をＴｓ／Ｎとして従来の高速のデジタル制御装置を実行した場合と同等の遅れ時間となる。
従来の方法によって演算周期Ｔｓでデジタル制御装置を実行した場合と比較して、第２の実施の形態を実行するために必要な演算の数は、観測信号の数をＮｕ、制御信号の数をＮｙとすると、Ｎｕ×Ｎｙ×（Ｎ−１）回の乗算と、乗算と同数の加算が増えることになる。一般に、ディスク装置の観測信号と制御信号は、多くても２つ程度のため、その場合はＮ−１回の乗算と加算が増えるだけなので、Ｔｓ／Ｎの演算周期で全ての演算を行なうことに比べて極めて少ない演算で実行でき、安価なＤＳＰで実現することが可能である。
次に、第２の実施の形態の場合の直達項Ｄ・ｕの信号波形とＣ・ｘの信号波形を、従来のデジタル制御装置の場合と比較した図を、図７に示す。
直達項の信号波形（図７の左上）について、従来の波形はＴｓ／２の遅れ時間をもつが、第２の実施の形態の波形はＴｓ／（２Ｎ）の遅れ時間となる。
Ｃ・ｘ項の信号波形（図７の左下）について、従来の方法では、ある時点での観測信号ｕ［ｋ］を観測してからＣ・ｘ［ｋ＋１］を出力に反映させるまでの時間はＴｓであった。これに対し、第２の実施の形態では、直達項の遅れ時間がＴｓ／（２Ｎ）となったことに対応して、Ｃ・ｘ［ｋ＋１］をＴｓ／２−Ｔｓ／（２Ｎ）だけ前倒しして出力する。すなわち、ｕ［ｋ］を観測してからＣ・ｘ［ｋ＋１］を出力に反映させるまでの時間はＴｓ／２＋Ｔｓ／（２Ｎ）である。
直達項Ｄ・ｕの信号とＣ・ｘの信号が、ともに従来よりもＴｓ／２−Ｔｓ／（２Ｎ）だけ早く出力されるため、それらを加算した値である制御信号ｙも従来よりも（Ｔｓ／２−Ｔｓ／（２Ｎ））前倒しされることとなり、出力の遅れ時間はＴｓ／２Ｎとなる。
図６は、第２の実施の形態におけるＤＳＰの演算時間の概念図である。従来の方法で演算周期がＴｓの場合（図６の上）では、まず始めに観測信号ｕを読み込み、それを元に出力方程式を計算して制御信号ｙを出力する。その後、状態方程式を計算し、Ｃ・ｘの値を更新する。
この従来の方法で演算周期をＴｓ／Ｎとした場合（図６の右下）、当然のことながら同様の処理を全てＴｓ／Ｎの時間内に行なう必要があり、周期Ｔｓの場合と比べて演算速度の速い高価なＤＳＰが必要となる。
しかし、第２の実施の形態を用いた場合（図６の左下）では、Ｔｓの間にＮ回計算するのは出力方程式のみでよく、状態方程式の計算はＴｓの間に１度ですむ。出力方程式は状態方程式と比べて極めて計算量が少なく、演算周期Ｔｓの従来方法の場合（図６の上）と比べてわずかしか変わらないため、演算速度の遅い比較的安価なＤＳＰでも実現が可能であり、しかも遅れ時間を、演算周期Ｔｓ／Ｎの従来方法（図６の右下）と同じにすることが可能である。
［実施例］
実施例１：第１の実施の形態の実施例として、図８の太線で示す伝達特性を持つデジタル制御器を、前述の第１の実施の形態の方法により実現し、シミュレーションで実行したものを説明する。また、比較のために、同様の伝達特性をもつデジタル制御器を従来の方法で実現した場合の結果と、図８の細線で示す伝達特性を持つアナログ制御装置のシミュレーション結果も、併せて示す。
先ず、図８のアナログ制御装置の構成は、
▲１▼極が０［Ｈｚ］、ゼロ点が５００［Ｈｚ］の一次位相遅れ補償器、
▲２▼極が１１．２［ｋＨｚ］、ゼロ点が８００［Ｈｚ］の一次位相進み補償器、
▲３▼極が１３．９［ｋＨｚ］、ゼロ点が４．６［ｋＨｚ］の一次位相進み補償器、
▲４▼（ｓ２＋ωｎ２）／（ｓ２＋２ζωｎ＋ωｎ２）で表されるノッチフィルタ（ただし、ωｎ＝１５．５［ｋＨｚ］、ζ＝０．３）
である。これを連続系の伝達関数で示すと、次のようになる。
2002025389.tif 000011
また、図８に示すデジタル制御装置の特性は、この連続系の伝達関数を離散化したものであり、出力方程式（３式）と状態方程式（４式）のパラメータＡ、Ｂ，Ｃ、Ｄは以下のとおりである。
2002025389.tif 000012
なお、演算周期Ｔｓは１８．１８［μｓ］とした。
シミュレーションはＭａｔｈ　Ｗｏｒｋｓ社製ソフトウェアのＭＡＴＬＡＢ／ＳＩＭＵＬＩＮＫで行なった。ＭＡＴＬＡＢ／ＳＩＭＵＬＩＮＫはブロック線図をグラフィカルに作成することで、時間応答のシミュレーションを行なうことのできるソフトウェアである。アナログ制御装置および従来のデジタル制御装置のシミュレーションをする場合は、ソフトに用意されているブロックを使用することで簡単に行なうことができる。
ＭＡＴＬＡＢ／ＳＩＭＵＬＩＮＫで第１の実施の形態のデジタル制御装置を実現するためのブロック線図を図１０に示す。図のブロックで、Ａ、Ｂ、Ｃ、Ｄは前述の定数行列、Ｚｅｒｏ−Ｏｒｄｅｒ　Ｈｏｌｄは演算周期１８．１８μｓごとにＴＥＳ信号を参照して次の周期まで信号の値を保持するブロック、Ｄｅｌａｙは入力された信号を一定時間（ここでは９．０９μｓ）だけ遅らせるブロック、１／ｚブロックは離散時間演算子である。このブロック線図により、行列Ａと行列Ｂ、およびデジタル観測信号ｕｄ［ｋ］、内部変数ｘ［ｋ］により状態方程式を計算し、その結果ｘ［ｋ＋１］を行列Ｃとかけて出力方程式の第１項を計算することになる。直達項は、アナログ増幅装置によってアナログ観測信号ｕ（ｔ）をＤ＝９．９４０４４２倍することで実現している。
図９に、アナログ観測信号として周波数１０［ｋＨｚ］、振幅１の正弦波を加えた場合の、▲１▼アナログ制御装置の場合の制御信号、▲２▼本第１の実施の形態の場合の制御信号、▲３▼従来デジタル制御装置の場合の制御信号を示す。シミュレーションでは、従来デジタル制御装置のＤＳＰの演算時間遅れを３［μｓ］としている。
図９のように、従来のデジタル制御装置による制御信号は、アナログ制御装置による制御信号と比べて、平均してτ＋Ｔｓ／２＝３＋１８．１８／２＝１２．０９［μｓ］の遅れ時間が発生する。この場合のように、観測信号が１０［ｋＨｚ］と比較的高い周波数である場合は、デジタル制御装置の遅れ時間の影響が大きくなることがわかる。それに対し、本第１の実施の形態の制御信号は、アナログ制御装置の制御信号とほぼ重なっており、遅れ時間が「０」になっている。
この実施例の場合、観測信号と制御信号はともに１個なので、従来のデジタル制御装置に追加しなければならない回路は、アナログ増幅回路×１、アナログ加算回路×１のみであり、全体の構成から考えてもコストはわずかしか増加しないといえる。
制御器の遅れ時間は、伝達特性では位相の遅れとして現われる。この実施例の従来デジタル制御装置ように１２．０９［μｓ］の遅れ時間がある場合、伝達特性の位相特性は１［ｋＨｚ］の周波数で約４．４［ｄｅｇ］、１０［ｋＨｚ］で約４４［ｄｅｇ］だけ遅れることになり、その分、制御系の性能は悪化することになる。したがって、第１の実施の形態を適用することにより、わずかなコストで制御系の性能を上げることが可能になる。
実施例２：第２の実施の形態の実施例として、実施例１と同様に、図８に示す伝達特性を持つデジタル制御装置を、前述の第２の実施の形態の方法により実現し、ＭＡＴＬＡＢ／ＳＩＭＵＬＩＮＫによりシミュレーションで実行したものを紹介する。出力方程式（５式）と状態方程式（６式）のパラメータＡ〜Ｄは実施例１の場合と同じである。演算周期Ｔｓは１８．１８［μｓ］とし、状態方程式と出力方程式第１項はこの周期で計算を行なう。直達項は、周期Ｔｓ／５＝３．６３６［μｓ］で計算を行なう。この場合、出力方程式第１項Ｃ・ｘ［ｋ＋１］を更新するタイミングは、観測信号ｙ［ｋ，１］を読み込んでから、Ｔｓ／２＋Ｔｓ／（２×５）＝１０．９０８［μｓ］後であり、Ｄ・ｕｄ［ｋ，４］の更新と同じタイミングとなる。
第２の実施の形態のＭＡＴＬＡＢ／ＳＩＭＵＬＩＮＫにおけるブロック線図を図１１に示す。図のブロックで、Ａ、Ｂ、Ｃ、Ｄは前述の定数行列、Ｚｅｒｏ−Ｏｒｄｅｒ　Ｈｏｌｄ（１８．１８ｕｓ）は演算周期１８．１８μｓごとにＴＥＳ信号を参照して次の周期まで信号の値を保持するブロック、Ｚｅｒｏ−Ｏｐｄｅｒ　Ｈｏｌｄ（３．６４ｕｓ）は３．６３６μｓごとにＴＥＳ信号を参照して次の周期まで信号の値を保持するブロック、Ｄｅｌａｙは入力された信号を一定時間（ここでは１０．９０８μｓ）だけ遅らせるブロック、１／ｚブロックは離散時間演算子である。図１２に、実施例１と同様にアナログ観測信号として周波数１０［ｋＨｚ］、振幅１の正弦波を加えた場合の、▲１▼アナログ制御装置の場合の制御信号、▲２▼第２の実施の形態の場合の制御信号、▲３▼従来デジタル制御装置の場合の制御信号を示す。シミュレーションではＤＳＰの演算時間遅れを３［μｓ］としている。
図１２に示すように、従来のデジタル制御装置による制御信号は、実施例１と同様に１２．０９［μｓ］の遅れ時間が発生する。それに対し、第２の実施の形態の制御信号は、τ＋Ｔｓ／（２Ｎ）＝３＋１８．１８／１０＝４．８１８［μｓ］と、遅れ時間が約６０％減少している。
この実施例２の場合、観測信号と制御信号はともに１個であり、直達項の演算周期は基本演算周期の５倍なので、従来のデジタル制御装置と比べて１周期あたり乗算×４、加算×４の演算が余分に必要となる。従来のデジタル制御装置における演算回数は乗算×２２、加算×１５回であるので、本実施の形態では、乗算×２６、加算×１９回となる。
従来のデジタル制御装置で、本実施の形態における遅れ時間４．８１８［μｓ］を達成するためには、全ての演算をＴｓ／５＝３．６３６［μｓ］で行なう必要があるが、その場合Ｔｓ＝１８．１８［μｓ］の間に行なう演算は乗算×１１０、加算×７５回となり、本発明と比べて約４倍もの演算量になる。
このように、第２の実施の形態を適用することにより、計算量をわずかに増やすだけで、大幅に遅れ時間を減らすことが可能となり、その結果として制御性能を向上させることができる。
［第３の実施の形態］
図１３は、本発明の第３の実施の形態のデジタル制御装置の構成図、図１４は、そのＤＳＰの処理ブロック図である。
図１３において、図２で示したものと同一のものは、同一の記号で示してある。即ち、コントローラ（デジタルサーボ制御装置）５は、デジタル装置１とアナログ装置９で構成される。デジタル装置１は、ヘッドの位置情報や加速度情報などのアナログ観測信号２０をデジタル信号２５へ変換するＡ／Ｄコンバータ７と、予め設定されたプログラムに応じて演算を行なうＤＳＰ（デジタルシグナルプロセッサ）２と、ＤＳＰ２のヘッドを駆動する電流を決定するデジタル制御信号２４をアナログ信号１８に変換するＤ／Ａコンバータ３からなる。
アナログ装置９は、アナログ観測信号２０をアナログ増幅するアナログ増幅回路８と、増幅されたアナログ信号２１とデジタル装置１のアナログ信号とを加算するアナログ加算回路４からなる。アンプ６は、アナログ加算回路４からのアナログ制御信号２２の電圧に応じて一定の電流をヘッドのアクチュエータ１０５に流す。
このアナログ装置９とデジタル装置１で構成されるコントローラ５は、前述と同様の伝達方程式（３）により、アナログ制御信号２２を演算する。即ち、伝達関数による方程式は、以下のようである。
2002025389.tif 000013
（ここで　　ｙ（ｚ）：アンプ６に出力される制御信号
ｕ（ｚ）：Ａ／Ｄコンバータ７から入力される観測信号
αｉ、βｉ：定数
ｎ、ｍ：任意の整数
ｚ：離散時間演算子）
式（３）の内、α０の項のみをアナログ増幅回路８で実現し、さらに他の部分の演算は、ＤＳＰ２のデジタル処理で行う。このデジタル処理結果を従来の方法よりもＴｓ／２だけ前倒しして出力し、両者の結果をアナログ回路４によって足し合わせることで、従来のデジタル制御装置ではτ＋Ｔｓ／２だけ発生していた遅れ時間を０とすることができる。
以下、α０の項とその他の項とに分けて動作の説明をする。
α０の項：従来の方法ではＤＳＰの演算でα０の項の処理を行っていたため、τ＋Ｔｓ／２の遅れ時間が発生していた。この実施の態様では、これをアナログ回路８で実現している。このために遅れ時間は発生しない。
その他の項：α０以外の項は、図１４に示すように、過去の観測信号および過去の制御信号を元に計算を行なっている。即ち、ＤＳＰ２の処理ブロックは、Ａ／Ｄコンバータ７からの観測信号を遅延する直列接続されたｎ個の遅延要素４０−１〜４０−ｎと、各遅延要素４０−１〜４０−ｎの入力に定数α１〜αｎを乗算する乗算要素４１−１〜４１−ｎとを有する。即ち、（３）式の上段のα０項以外を計算する。又、ＤＳＰ２の処理ブロックは、Ａ／Ｄコンバータ５０からの制御信号を遅延する直列接続されたｍ個の遅延要素４２−１〜４２−ｎと、各遅延要素４２−１〜４２−ｎの入力に定数β１〜βｎを乗算する乗算要素４３−１〜４３−ｎとを有する。即ち、（３）式の下段の各項を計算する。加算要素４４−１〜４４−ｎは、両乗算結果を加算する。そして、遅れ要素４５は、加算結果をＴｓ／２遅延して、Ｄ／Ａコンバータ３に出力する。
そのため、過去の観測信号及び制御信号を使用し、これらの項の計算結果は最大でＴｓ−［演算時間］だけ前倒しして出力することが可能である。したがって、計算結果を本来よりもＴｓ／２だけ前倒しして出力することで、遅れ時間を「０」にすることができる。
α０の項、およびその他の項の遅れ時間が０となるため、両者をアナログ回路４で足し合わせた制御出力も遅れ時間を０とすることができる。この方法は、アナログ制御装置のように積分回路や微分回路を必要とせず、増幅回路と加算回路だけでよいのでコストが安く済み、さらに、制御装置の主要な部分をデジタル制御装置で実現しているため、汎用性も失わないというメリットがある。
図１５は、第３の実施の態様によるα０項の信号波形とαｎ、βｎ項（ｎ≧１）の信号波形を、従来のデジタル制御装置の場合と比較して示した説明図である。
α０項の信号波形（図１５左上）について、本実施の形態では、アナログ回路を用いるため遅れ時間は発生せず、従来の装置と比較して平均Ｔｓ／２だけ早く信号が出力されることになる。
αｎ、βｎ項の信号波形（図１５左下）について、従来の方法では、あるサンプル点での観測信号ｕを観測してからαｎ、βｎ項の計算結果を出力に反映させるまでの時間はＴｓであった。これに対し、本実施の形態では、α０項の遅れ時間がなくなり、従来と比べてＴｓ／２だけ出力が早まったことに対応して、αｎ、βｎ項の計算結果をＴｓ／２だけ前倒しして出力する。すなわち、観測信号ｕを観測してから計算結果を出力に反映させるまでの時間はＴｓ／２である。
α０項の信号とαｎ、βｎ項の信号が、ともに従来よりもＴｓ／２だけ早く出力されるため、それらを加算した値である制御信号ｙも従来よりもＴｓ／２前倒しされることとなり、遅れ時間がない出力となる。
このような伝達関数表現での実現を説明する。一般的に、制御用コントローラをＤＳＰで実現するための方程式の表記方法としては、状態方程式を使う方法と伝達関数を使う方法の２種類がある。図３等の状態方程式には、多入力多出力系が実現できることなどのメリットがある。一方、伝達関数表現は状態方程式よりも演算回数が少なく済むという大きなメリットがある。
例えば、１入力１出力の場合で伝達関数と状態方程式の演算回数を比較してみると、４次のコントローラの場合、状態方程式では乗算２５回、加算２０回が必要なのに対し、伝達関数では乗算９回、加算８回で済む（ただし、状態方程式の行列が全て０以外の数字だと想定している）。この傾向はコントローラの次数が高くなるほど強くなるため、複雑な特性をもつコントローラを実現するためには伝達関数形式で方程式を記述する方が有利である。
演算回数が少なければ、処理能力の低い安価なＤＳＰを使用しても同等の性能を発揮することができるので、コスト面で非常に有利になる。
［第４の実施の形態］
図１６は、本発明の第４の実施の形態のデジタル制御装置の構成図、図１７は、そのＤＳＰの処理ブロック図である。
図１６において、図１３で示したものと同一のものは、同一の記号で示してある。即ち、コントローラ（デジタルサーボ制御装置）５は、デジタル装置１とアナログ装置９で構成される。デジタル装置１は、ヘッドの位置情報や加速度情報などのアナログ観測信号２０をデジタル信号２５へ変換するＡ／Ｄコンバータ７と、予め設定されたプログラムに応じて演算を行なうＤＳＰ（デジタルシグナルプロセッサ）２と、ＤＳＰ２のヘッドを駆動する電流を決定するデジタル制御信号２４をアナログ信号１８に変換するＤ／Ａコンバータ３からなる。
アナログ装置９は、アナログ観測信号２０をアナログ増幅するアナログ増幅回路８と、増幅されたアナログ信号２１とデジタル装置１のアナログ信号とを加算するアナログ加算回路４からなる。アンプ６は、アナログ加算回路４からのアナログ制御信号２２の電圧に応じて一定の電流をヘッドのアクチュエータ１０５に流す。
このアナログ装置９とデジタル装置１で構成されるコントローラ５は、前述と同様の伝達方程式（３）により、アナログ制御信号２２を演算する。図１７に示すように、この実施の形態では、式（３）のα０の項のみをアナログ回路８で実現し、さらに他の部分の演算結果を従来の方法よりもＴｓ／２だけ前倒しして出力し、両者の結果をアナログ回路によって足し合わせることで、従来のデジタル制御装置ではτ＋Ｔｓ／２だけ発生していた遅れ時間を０とすることができる。遅れ時間が０になる仕組は第３の実施の形態と同じである。
即ち、ＤＳＰ２の処理ブロックは、Ａ／Ｄコンバータ７からの観測信号を遅延する直列接続されたｎ個の遅延要素４０−１〜４０−ｎと、各遅延要素４０−１〜４０−ｎの入力に定数α１〜αｎを乗算する乗算要素４１−１〜４１−ｎとを有する。即ち、（３）式の上段のα０項以外を計算する。又、ＤＳＰ２の処理ブロックは、制御信号を遅延する直列接続されたｍ個の遅延要素４２−１〜４２−ｎと、各遅延要素４２−１〜４２−ｎの入力に定数β１〜βｎを乗算する乗算要素４３−１〜４３−ｎとを有する。即ち、（３）式の下段の各項を計算する。加算要素４４−１〜４４−ｎは、両乗算結果を加算する。そして、遅れ要素４５は、加算結果をＴｓ／２遅延して、Ｄ／Ａコンバータ３に出力する。
相違点は、式（３）の演算で使用される制御信号ｙ（ｚ）の値を、図１４のように、Ａ／Ｄコンバータ５０によって取得するのではなく、観測信号ｕ（ｔ）から計算して求めている点である。即ち、乗算要素４１−０により、観測信号ｕをα０倍し、加算結果を遅延要素４６で遅延したものに、加算要素４７で加算し、制御信号を得ている。これを、遅延要素４２−１、乗算要素４３−１に入力している。
この方法により、従来のデジタル装置に新たにＡ／Ｄコンバータ５０を増設する必要がなくなる。そして、図１５と同様に、過去の観測信号及び制御信号を使用し、これらの項の計算結果は最大でＴｓ−［演算時間］だけ前倒しして出力することが可能である。したがって、計算結果を本来よりもＴｓ／２だけ前倒しして出力することで、遅れ時間を「０」にすることができる。
だが、相違点は、式（１）の演算で使用される制御信号ｙ（ｔ）の値をＡ／Ｄコンバータによって取得するのではなく、観測信号ｕ（ｔ）から計算して求めている点である。この方法により、従来のデジタル装置に新たにＡ／Ｄコンバータを増設する必要がなくなる。
［第５の実施の形態］
図１８は、本発明の第５の実施の形態のサーボ制御装置のブロック図、図１９は、そのＤＳＰの処理ブロック図、図２０は、その演算処理の説明図、図２１は、その動作説明図である。
図１８に示すように、この実施の形態では、コントローラ５は、デジタル装置１のみで構成されている。即ち、デジタル装置１は、ヘッドの位置情報や加速度情報などのアナログ観測信号２０をデジタル信号２５へ変換するＡ／Ｄコンバータ７と、予め設定されたプログラムに応じて演算を行うＤＳＰ（デジタルシグナルプロセッサ）２と、ＤＳＰ２のヘッドを駆動する電流を決定するデジタル制御信号２４をアナログ信号１８に変換するＤ／Ａコンバータ３からなる。デジタル装置１で構成されるコントローラ５は、前述と同様の伝達関数の方程式（３）により、デジタル制御信号３７を演算する。
図１９に示すように、ＤＳＰ２は、式（３）のα０の項のみを通常の周期Ｔｓの１／Ｎの周期Ｔｓ／Ｎで計算し、さらに他の部分の演算結果をα０の項の遅れ時間と同期させて更新する。これにより、従来のデジタル制御装置ではτ＋Ｔｓ／２だけ発生していた遅れ時間をτ＋Ｔｓ／（２Ｎ）とすることができる。
以下、α０の項とその他の項とに分けて説明をする。
α０の項：従来の方法ではτ＋Ｔｓ／２の遅れ時間が発生していたが、演算周期を１／Ｎ倍にすることにより、遅れ時間はτ＋Ｔｓ／（２Ｎ）とすることができる。
その他の項：α０以外の項は、過去の観測信号および過去の制御信号を元に計算を行なっている。即ち、ＤＳＰ２の処理ブロックは、Ａ／Ｄコンバータ７からの観測信号を遅延する直列接続されたｎ個の遅延要素４０−１〜４０−ｎと、各遅延要素４０−１〜４０−ｎの入力に定数α１〜αｎを乗算する乗算要素４１−１〜４１−ｎとを有する。即ち、（３）式の上段のα０項以外を計算する。又、ＤＳＰ２の処理ブロックは、制御信号を遅延する直列接続されたｍ個の遅延要素４２−１〜４２−ｎと、各遅延要素４２−１〜４２−ｎの入力に定数β１〜βｎを乗算する乗算要素４３−１〜４３−ｎとを有する。即ち、（３）式の下段の各項を計算する。加算要素４４−１〜４４−ｎは、両乗算結果を加算する。そして、遅れ要素４５は、加算結果をα０の項の遅れ時間遅延して、加算要素４９に出力する。
加算要素４９は、観測信号を乗算要素４０−１でα０倍したα０項と、遅れ要素４５の出力とを加算し、デジタル制御信号ｙｄ［ｋ］をＤ／Ａコンバータ３に出力する。そのため、過去の観測信号及び制御信号を使用し、これらの項の計算結果は最大でＴｓ−［演算時間］だけ前倒しして出力することが可能である。したがって、計算結果をα０の項の遅れ時間に同期させて更新することにより、遅れ時間をτ＋Ｔｓ／（２Ｎ）とすることができる。
α０の項、およびその他の項の遅れ時間がτ＋Ｔｓ／（２Ｎ）となるため、両者を足し合わせた制御出力も遅れ時間をτ＋Ｔｓ／（２Ｎ）とすることができる。
図２０は、第５の実施の形態の場合のα０項の信号波形とαｎ、βｎ項（ｎ≧１）の信号波形を、従来のデジタル制御装置の場合と比較した説明図である。α０項の信号波形（図２０左上）について、従来の波形はＴｓ／２の遅れ時間をもつが、本実施の形態の波形はＴｓ／（２Ｎ）の遅れ時間となる。
αｎ、βｎ項の信号波形（図２０左下）について、従来の方法では、ある時点での観測信号ｕを観測してからαｎ、βｎ項の計算結果を出力に反映させるまでの時間はＴｓであった。これに対し、本実施の形態では、直達項の遅れ時間がＴｓ／（２Ｎ）となったことに対応して、計算結果をＴｓ／２−Ｔｓ／（２Ｎ）だけ前倒しして出力する。すなわち、ｕを観測してから計算結果を出力に反映させるまでの時間はＴｓ／２＋Ｔｓ／（２Ｎ）である。
α０項の信号とαｎ、βｎ項の信号が、ともに従来よりもＴｓ／２−Ｔｓ／（２Ｎ）だけ早く出力されるため、それらを加算した値である制御信号ｙも従来よりもＴｓ／２−Ｔｓ／（２Ｎ）倒しされることとなり、出力の遅れ時間はＴｓ／２Ｎとなる。
図２１は、第５の実施の形態におけるＤＳＰの演算時間の概念図を示す。従来の方法で演算周期がＴｓの場合（図２１上）では、まず始めに観測信号ｕを読み込んでα０をかけ、さらに前回のサンプルで計算しておいたαｎ、βｎの項（ｎ≧１）の結果を加えて制御信号ｙとし、出力する（図の斜線部）。その後、αｎ、βｎの項を計算し（横線部）、余った時間でその他の処理を行う（点描部）。
この従来の方法で演算周期をＴｓ／Ｎとした場合（図２１右下）、当然のことながら同様の処理を全てＴｓ／Ｎの時間内に行なう必要があり、周期Ｔｓの場合と比べて演算速度の速い高価なＤＳＰが必要となる。
しかし、本実施の形態による場合（図２１左下）、Ｔｓの間にＮ回計算するのは斜線部のみでよく、横線部の計算はＴｓの間に１度ですむ。α０の項の計算は乗算、加算がそれぞれ１回ずつであるため、演算周期Ｔｓの従来方法の場合（図２１上）と比べてわずかしか演算量が増えない。そのため演算速度の遅い比較的安価なＤＳＰでも実現が可能であり、しかも遅れ時間を演算周期Ｔｓ／Ｎの従来方法（図２１右下）と同じにする効果がある。
［他の実施例］
実施例３：
本発明の第３の実施の形態の実施例として、以下の（４）式の伝達関数を、第３の実施の形態の方法で実現し、シュミレーションしたものを説明する。
2002025389.tif 000014
（演算周期：Ｔｓ＝１００［μｓ］）
図２２は、この伝達関数の周波数特性図である。
この伝達関数は２次の位相遅れ要素であり、
低域側折点周波数　：１００［Ｈｚ］
低域側減衰率　　　：０．７
高域側折点周波数　：１０００［Ｈｚ］
高域側減衰率　　　：０．７
である。
また、図２５に、比較のために、同様の伝達特性をもつ制御器を従来の方法で実現した場合の結果と、図２２の点線で示す伝達特性を持つアナログ制御装置のシミュレーション結果も併せて示す。比較した連続系の伝達関数を式（５）に示す
2002025389.tif 000015
シミュレーションはＭａｔｈ　Ｗｏｒｋｓ社製ソフトウェアのＭＡＴＬＡＢ／ＳＩＭＵＬＩＮＫで行なった。ＭＡＴＬＡＢ／ＳＩＭＵＬＩＮＫはブロック線図をグラフィカルに作成することで、時間応答のシミュレーションを行なうことのできるソフトウェアである。アナログ制御装置および従来のデジタル制御装置のシミュレーションをする場合は、ソフトに用意されているブロックを使用することで間単に行なうことができる。
ＭＡＴＬＡＢ／ＳＩＭＵＬＩＮＫで第３の実施の形態の発明の制御装置を実現するためのブロック線図を図２３に示す。図のブロックで、”Ｇａｉｎ　＊”は式（４）の定数、”Ｚｅｒｏ−Ｏｒｄｅｒ　Ｈｏｌｄ”は演算周期ごとにＴＥＳ信号を参照して次の周期まで信号の値を保持するＡ／Ｄコンバータに相当するブロック、”Ｄｅｌａｙ”は入力された信号を一定時間だけ遅らせるブロック、”Ｕｎｉｔ　Ｄｅｌａｙ”は信号を１演算周期だけ遅らせる離散時間演算子である。このブロック線図のうち、アナログ回路を想定しているのは”Ｇａｉｎ　ａ０”のブロックとその隣の加算ブロックのみであり、他はすべてＤＳＰ内での演算処理を想定している。
比較のため、図２４に従来の演算処理をブロック線図で表す。従来の処理では、Ａ／Ｄコンバータから取得した観測信号を直ちに使用するのはα０項のみであり、α１項、β１項は１つ前の演算周期で取得した観測信号と制御信号を、α２項、β２項は２つ前の演算周期で取得した観測信号と制御信号をそれぞれ使用していた。
これに対し、本発明の第３の実施の形態では、α０の項をアナログ回路で実現し、α１項、β１項の演算にＡ／Ｄコンバータから取得した観測信号を”Ｕｎｉｔ　Ｄｅｌａｙ”を通さずそのまま使用している。
したがって、演算をするタイミングとしては、α１、α２、β１、β２の項は従来よりも１演算周期だけ早いことになる。そして、”Ｄｅｌａｙ（Ｔｓ／２）”のブロックでアナログ加算器への出力を１／２演算周期だけ遅らせることで、従来Ｔｓ／２あった遅れ時間を０にすることを可能としている。また、１／２演算周期のうちに演算を完了させることができれば、演算時間による遅れも発生しない。
図２５に、アナログ観測信号として周波数３００［Ｈｚ］、振幅「１」の正弦波を加えた場合の、▲１▼アナログ制御装置の場合の制御信号、▲２▼本発明の場合の制御信号、▲３▼従来のデジタル制御装置の場合の制御信号を示す。シミュレーションでは、従来デジタル制御装置のＤＳＰの演算時間遅れを１０［μｓ］としている。本発明では、明らかに、従来に比し、アナログ制御の応答性に近いことを示す。
実施例４：
図２６は、本発明の第４の実施の形態の実施例として、実施例３と同様に（４）式の伝達関数を前述の第４の実施の形態の方法により実現したブロック線図である。このブロック線図のうち、アナログ回路を想定しているのは”Ｇａｉｎ　ａ０”のブロックとその隣の加算ブロックのみであり、他はすべてＤＳＰ内での演算処理を想定している。
第３の実施の形態では、演算に使用する制御信号をＡ／Ｄコンバータで取得していたが、第４の実施の形態では、制御信号を演算で導いている。実施例３と同様に、アナログ観測信号として周波数３００［Ｈｚ］、振幅１の正弦波を加えた場合のシミュレーションを行った結果、出力される制御信号は実施例３のものと完全に一致した。
実施例５：
本発明の第５の実施の形態の実施例として、実施例３と同様に（４）式の伝達関数を前述の第５の実施の形態の方法により実現し、シミュレーションで実行したものを紹介する。また、比較のために、同様の伝達特性をもつ制御器を従来の方法で実現した場合の結果と、アナログ制御装置で実現した場合のシミュレーション結果も、併せて示す。
図２７は、ＭＡＴＬＡＢ／ＳＩＭＵＬＩＮＫで第５の実施の形態の制御装置を実現するためのブロック線図である。このブロック線図には、アナログ回路を想定しているブロックはなく、すべてＤＳＰ内での演算処理を想定している。
この例では、α０項の演算周期はＴｓ／５＝２０［μｓ］とした。この場合、α０項のホールド特性による遅れ時間はＴｓ／（２×５）＝Ｔｓ／１０＝１０［μｓ］となるので、α０以外の項の結果を出力するタイミングは、遅れ時間がＴｓ／１０となるようにする必要がある。実施例３、４のように、観測信号を取得してからＴｓ／２の時間が経過した時点で出力すれば遅れ時間が０となるので、遅れ時間をＴｓ／１０とするためには（Ｔｓ／２＋Ｔｓ／１０）＝Ｔｓ×３／５の時間が経過した時点で出力を更新すればよい。
図２８に、アナログ観測信号として周波数３００［Ｈｚ］、振幅「１」の正弦波を加えた場合の、▲１▼アナログ制御装置の場合の制御信号、▲２▼本発明１の場合の制御信号、▲３▼従来デジタル制御装置の場合の制御信号を示す。シミュレーションでは、従来デジタル制御装置のＤＳＰの演算時間遅れを１０［μｓ］としている。
このように、実施例３について、図１５のように、従来のデジタル制御装置による制御信号は、アナログ制御装置による制御信号と比べて、平均してτ＋Ｔｓ／２＝１０＋１００／２＝６０［μｓ］の遅れ時間が発生する。しかし本発明の第３の実施の形態の制御信号は、アナログ制御装置からの制御信号と比較して遅れ時間が発生していないことがわかる。
この実施例３の場合は観測信号と制御信号はともに１個なので、従来のデジタル制御装置に追加しなければならない回路は、アナログ増幅回路×１、アナログ加算回路×１、Ａ／Ｄコンバータ×１のみであり、全体の構成から考えてもコストはわずかしか増加しないといえる。
制御器の遅れ時間は、伝達特性では位相の遅れとして現われる。この実施例の従来デジタル制御装置ように６０［μｓ］の遅れ時間がある場合、伝達特性の位相特性は１［ｋＨｚ］の周波数で約２２［ｄｅｇ］だけ遅れることになり、それだけ制御系の性能は悪化することになる。したがって、本発明の第３の実施の形態を適用することにより、わずかなコストで制御系の性能を上げることが可能になる。
実施例４についても、実施例３と同様に遅れ時間は発生しないという効果が得られる。この例では観測信号と制御信号はともに１個なので、従来のデジタル制御装置に追加しなければならない回路は、アナログ増幅回路×１、アナログ加算回路×１のみであり、全体の構成から考えてもコストはわずかしか増加しないといえる。実施例３と比較して、Ａ／Ｄコンバータを追加する必要がないというメリットがあるが、その反面、制御信号を計算する必要があるため計算量は増加する。
実施例５について、図２０のように従来のデジタル制御装置による制御信号は、実施例３と同様６０［μｓ］の遅れ時間が発生する。それに対し、実施例５の制御信号は、τ＋Ｔｓ／１０＝２０［μｓ］と、遅れ時間が１／３になっている。
この実施例５の場合、観測信号と制御信号はともに１個であり、α０項の演算周期は基本演算周期の５倍なので、従来のデジタル制御装置と比べて１周期あたり乗算×４、加算×４の演算が余分に必要となる。
従来のデジタル制御装置で実施例５における遅れ時間２０［μｓ］を達成するためには、全ての演算をＴｓ／５＝２０［μｓ］で行う必要があるため、実施例４に比べて非常に大きな演算量になってしまう。従って、実施例４の方法を適用することにより、計算量をわずかに増やすだけで、大幅に遅れ時間を減らすことが可能となり、その結果として制御性能を向上させることができる。
［他の実施の形態］
デジタルサーボ制御装置を、ディスク装置のトラック制御装置で説明したが、他のテープ、カード等の記憶媒体を取り扱う記憶装置の制御にも適用できる。又、デジタル制御のプロセッサをＤＳＰで説明したが、他のプロセッサを使用できる。
以上、本発明を実施の形態により、説明したが、本発明の趣旨の範囲内において、種々の変形が可能であり、これらを本発明の技術的範囲から排除するものではない。
産業上の利用可能性
本発明では、出力方程式ｙｄ［ｋ］＝Ｃ・ｘ［ｋ］＋Ｄ・ｕｄ［ｋ］、状態方程式ｘ［ｋ＋１］＝Ａ・ｘ［ｋ］＋Ｂ・ｕｄ［ｋ］を実行するデジタルサーボにおいて、出力方程式の第２項Ｄ・ｕｄ［ｋ］（以下、直達項）をアナログ回路で出力し、第１項Ｃ・ｘ［ｋ］をＴｓ／２だけ前倒しして出力することにより、それぞれの信号の平均遅れ時間を０とすることができ、デジタル処理による遅れを防止でき、安価なプロセッサで高精度のデジタル制御が可能となる。
又、本発明の他の形態では、出力方程式の直達項を、基本演算周期ＴｓのＮ分の１であるＴｓ／Ｎの周期で実行し（Ｎは２以上の自然数）、第１項を直達項の有する平均遅れ時間Ｔｓ／（２Ｎ）と同じ遅れ時間で更新することにより、制御信号のもつ平均遅れ時間をτ＋Ｔｓ／（２Ｎ）とすることができ、デジタル処理による遅れを小さくでき、安価なプロセッサで高精度のデジタル制御が可能となる。
又、本発明では、伝達関数で表現される方程式を計算するデジタルサーボにおいて、伝達関数表現の方程式のα０項（以下、直達項）をアナログ回路で出力し、他の項をＴｓ／２だけ前倒しして出力することにより、それぞれの信号の平均遅れ時間を０とすることができ、デジタル処理による遅れを防止でき、安価なプロセッサで高精度のデジタル制御が可能となる。
又、本発明の他の形態では、方程式の直達項を、基本演算周期ＴｓのＮ分の１であるＴｓ／Ｎの周期で実行し（Ｎは２以上の自然数）、他の項を直達項の有する平均遅れ時間Ｔｓ／（２Ｎ）と同じ遅れ時間で更新することにより、制御信号のもつ平均遅れ時間をτ＋Ｔｓ／（２Ｎ）とすることができ、デジタル処理による遅れを小さくでき、安価なプロセッサで高精度のデジタル制御が可能となる。
更に、記憶装置、ヘッド位置制御装置では、高精度な位置制御を安価な構成で実現でき、高記録密度の記憶装置を安価に提供できる。
【図面の簡単な説明】
図１は、本発明の一実施の形態のディスク装置の構成図である。
図２は、本発明の第１の実施の形態のデジタルサーボ制御装置のブロック図である。
図３は、図２の第１の実施の形態のＤＳＰ内部での処理のブロック図である。
図４は、図２の構成の動作説明図である。
図５は、本発明の第２の実施の形態のデジタルサーボ制御装置のＤＳＰの処理ブロック図である。
図６は、図５の第２の実施の形態の動作説明図である。
図７は、図５の構成のＤＳＰの処理動作説明図である。
図８は、本発明の実施例の制御器の伝達特性図である。
図９は、本発明の実施例１の制御信号のシュミレーション結果の説明図である。
図１０は、本発明の実施例１のデジタルサーボ制御装置の設計例の説明図である。
図１１は、本発明の実施例２のデジタルサーボ制御装置の設計例の説明図である。
図１２は、本発明の実施例２の制御信号のシュミレーション結果の説明図である。
図１３は、本発明の第３の実施の形態のデジタルサーボ制御装置のブロック図である。
図１４は、図１３の第３の実施の形態のＤＳＰ内部での処理のブロック図である。
図１５は、図１３の構成の動作説明図である。
図１６は、本発明の第４の実施の形態のデジタルサーボ制御装置のブロック図である。
図１７は、図１６のＤＳＰの処理ブロック図である。
図１８は、本発明の第５の実施の形態のデジタルサーボ制御装置のブロック図である。
図１９は、図１８のＤＳＰの処理ブロック図である。
図２０は、図１８の第５の実施の形態の動作説明図である。
図２１は、図１８の構成のＤＳＰの処理動作説明図である。
図２２は、本発明の他の実施例の制御器の伝達特性図である。
図２３は、本発明の実施例３のデジタルサーボ制御装置の設計例の説明図である。
図２４は、本発明の比較例のデジタルサーボ制御装置の設計例の説明図である。
図２５は、本発明の実施例３の制御信号のシュミレーション結果の説明図である。
図２６は、本発明の実施例４のデジタルサーボ制御装置の設計例の説明図である。
図２７は、本発明の実施例５のデジタルサーボ制御装置の設計例の説明図である。
図２８は、本発明の実施例５の制御信号のシュミレーション結果の説明図である。
図２９は、従来のデジタルサーボ制御装置の構成図である。
図３０は、従来のデジタルサーボ制御装置のＤＳＰの処理ブロック図である。
図３１は、従来のデジタルサーボ制御装置のＤＳＰの他の処理ブロック図である。
図３２は、従来のデジタルサーボ制御装置の制御信号の遅れの説明図である。
【図１】
2002025389.tif 000028
【図２】
2002025389.tif 000029
【図３】
2002025389.tif 000030
【図４】
2002025389.tif 000031
【図５】
2002025389.tif 000032
【図６】
2002025389.tif 000033
【図７】
2002025389.tif 000034
【図８】
2002025389.tif 000035
【図９】
2002025389.tif 000036
【図１０】
2002025389.tif 000037
【図１１】
2002025389.tif 000038
【図１２】
2002025389.tif 000039
【図１３】
2002025389.tif 000040
【図１４】
2002025389.tif 000041
【図１５】
2002025389.tif 000042
【図１６】
2002025389.tif 000043
【図１７】
2002025389.tif 000044
【図１８】
2002025389.tif 000045
【図１９】
2002025389.tif 000046
【図２０】
2002025389.tif 000047
【図２１】
2002025389.tif 000048
【図２２】
2002025389.tif 000049
【図２３】
2002025389.tif 000050
【図２４】
2002025389.tif 000051
【図２５】
2002025389.tif 000052
【図２６】
2002025389.tif 000053
【図２７】
2002025389.tif 000054
【図２８】
2002025389.tif 000055
【図２９】
2002025389.tif 000056
【図３０】
2002025389.tif 000057
【図３１】
2002025389.tif 000058
【図３２】
2002025389.tif 000059
【国際調査報告】
2002025389.tif 000060
2002025389.tif 000061
2002025389.tif 000062