(57)【特許請求の範囲】
【請求項１】
所定面に形成された下部電極と、前記下部電極上に形成された誘電体層と、前記誘電体層上に形成された上部電極とを有する薄膜コンデンサにおいて、前記下部電極の端部及び端部側面上の前記誘電体層が前記誘電体層以外の絶縁体で覆われていることを特徴とする薄膜コンデンサ。
【請求項２】
所定面に形成された下部電極と、前記下部電極上に形成された誘電体層と、前記誘電体層上に形成された上部電極とを有する薄膜コンデンサにおいて、前記下部電極の端部及び端部側面と前記上部電極の一部が交差するすべての部分の下部電極と上部電極との間に前記誘電体層以外の絶縁体が形成されていることを特徴とする薄膜コンデンサ。
【請求項３】
請求項１又は２に記載の薄膜コンデンサにおいて、前記誘電体層と前記下部電極との間にバリア層が形成されていることを特徴とする薄膜コンデンサ。
【請求項４】
請求項１〜３のいずれかに記載の薄膜コンデンサにおいて、前記絶縁体がポリイミド樹脂であることを特徴とする薄膜コンデンサ。
【請求項５】
請求項１〜３のいずれかに記載の薄膜コンデンサにおいて、前記絶縁体がベンゾシクロブデン重合体であることを特徴とする薄膜コンデンサ。
【請求項６】
請求項１〜３のいずれかに記載の薄膜コンデンサにおいて、前記絶縁体が一般式（化１）で示される複数のスチレン基を有する架橋成分を含み、更に重量平均分子量５０００以上の高分子量体を含有する低誘電正接樹脂組成物であることを特徴とする薄膜コンデンサ。
【化１】
0003838239.tif 000003
（但し、Ｒは置換基を有していても良い炭化水素骨格を現わし、Ｒ1は水素，メチル，エチルの何れかを現わし、ｍは１から４、ｎは２以上の整数を現わす。）
【請求項７】
請求項３に記載の薄膜コンデンサにおいて、前記下部電極、前記誘電体層、前記バリア層の厚さの関係が、下部電極＞誘電体層＞バリア層であることを特徴とする薄膜コンデンサ。
【請求項８】
請求項１〜３のいずれかに記載の薄膜コンデンサにおいて、前記下部電極、前記絶縁体の厚さの関係が、絶縁体＞下部電極であることを特徴とする薄膜コンデンサ。
【請求項９】
請求項１〜３のいずれかに記載の薄膜コンデンサにおいて、前記下部電極、前記上部電極の厚さが３μｍ以上であることを特徴とする薄膜コンデンサ。
【請求項１０】
請求項１〜３のいずれかに記載の薄膜コンデンサにおいて、前記誘電体と前記絶縁体が同一の有機材料で厚さの関係が誘電体<絶縁体であることを特徴とする薄膜コンデンサ。
【請求項１１】
請求項１〜３のいずれかに記載の薄膜コンデンサにおいて、前記下部電極端部を保護している部分の材質と前記絶縁体が同一の有機材料であることを特徴とする薄膜コンデンサ。
【請求項１２】
請求項１〜３のいずれかに記載の薄膜コンデンサにおいて、前記誘電体の誘電率と前記絶縁体の誘電率が誘電体≧絶縁体であることを特徴とする薄膜コンデンサ。
【請求項１３】
請求項１〜３のいずれかに記載の薄膜コンデンサにおいて、前記誘電体の面積と前記下部電極の面積と前記絶縁体の下部電極上開口部の面積と前記上部電極の面積が誘電体≧下部電極＞絶縁体の下部電極上開口部＞上部電極であることを特徴とする薄膜コンデンサ。
【請求項１４】
請求項１〜３のいずれかに記載の薄膜コンデンサにおいて、前記誘電体の厚さと前記絶縁体の厚さが絶縁体＞誘電体であることを特徴とする薄膜コンデンサ。
【請求項１５】
所定の位置に複数の貫通孔が設けられた基板と、その片側または両側に形成された１個あるいは複数個のコンデンサ素子，インダクタ素子および抵抗素子と、基板の両側を電気的に接続するための前記基板に設けられた貫通孔内部に形成された導体部と、前記コンデンサ素子，インダクタ素子，抵抗素子および導体部とを電気的に接続するための配線と、前記素子および配線間を絶縁するための層間絶縁層と、電気信号を入出力するための外部電極とを有し、前記コンデンサ素子と前記インダクタ素子と前記抵抗素子が前記層間絶縁層を介して積層され、前記コンデンサ素子の少なくとも１つが所定面に形成された下部電極と、前記下部電極上に形成された誘電体層と、前記誘電体層上に形成された上部電極とを有し、前記下部電極の端部及び端部側面上の前記誘電体層が前記誘電体層以外の絶縁体で覆われていることを特徴とする電子回路部品。
【請求項１６】
所定の位置に複数の貫通孔が設けられた基板と、その片側または両側に形成された１個あるいは複数個のコンデンサ素子，インダクタ素子および抵抗素子と、基板の両側を電気的に接続するための前記基板に設けられた貫通孔内部に形成された導体部と、前記コンデンサ素子，インダクタ素子，抵抗素子および導体部とを電気的に接続するための配線と、前記素子および配線間を絶縁するための層間絶縁層と、電気信号を入出力するための外部電極とを有し、前記コンデンサ素子と前記インダクタ素子と前記抵抗素子が前記層間絶縁層を介して積層され、前記コンデンサ素子の少なくとも１つが、所定面に形成された下部電極と、前記下部電極上に形成された誘電体層と前記誘電体層上に形成された上部電極とを有し、前記下部電極の端部及び端部側面と前記上部電極の一部が交差するすべての部分の下部電極と上部電極との間に前記誘電体層以外の絶縁体が形成されていることを特徴とする電子回路部品。
【請求項１７】
請求項１５又は１６に記載の電子回路部品において、前記誘電体層と前記下部電極との間にバリア層が形成されていることを特徴とする薄膜コンデンサ。
【請求項１８】
請求項１５〜１７のいずれかに記載の電子回路部品を用いたことを特徴とする無線端末装置。
【請求項１９】
請求項１５〜１７のいずれかに記載の電子回路部品を用いたことを特徴とする無線基地局装置。
【請求項２０】
請求項１５〜１７のいずれかに記載の電子回路部品を用いたことを特徴とする無線計測装置。
【発明の詳細な説明】
技術分野
本発明は薄膜コンデンサおよび電子回路部品に関する。
背景技術
従来の薄膜コンデンサの断面模式図を図１に示す。形成基板１上にスパッタ装置等により金属を成膜した後、一般的なフォトリソグラフによりレジストを形成し、ドライエッチング等により下部電極２を形成する。この後、誘電体材料をスパッタやＣＶＤ等で形成後、フォトリソグラフで誘電体３を形成する。更に下部電極と同様の方法により上部電極４を形成する。以上の様な工程で従来の薄膜コンデンサは製造されていた。また、特願平９−２８９６１１では図２に示す様に下部電極２端部の側壁面の傾斜を緩やかな角度になるよう加工した後、誘電体３と上部電極４を形成する薄膜コンデンサが開示されている。下部電極端部の側壁面の加工法としては、基板上に金属薄膜を形成し、その上にレジストを形成した後に所定の角度θでイオンビームを金属薄膜上に照射する方法である。
従来の図１に示すコンデンサでは誘電体の下部電極端部の段差部膜厚Ｂが下部電極上部膜厚Ａより薄くなり、結果的に上部電極と下部電極の距離が小さくなってしまう。その結果絶縁耐圧が低下したり誘電体の欠陥等により電極間のショートが発生しやすくなる。また図２に示すコンデンサの場合、特定の方向のみ傾斜角が形成されるため同一基板上に複数個コンデンサを形成する際、上部電極の配線引き出し方向が１方向のみに制限されるため、回路を設計する際に大きな制限となる。
特開平４−３３６５３０には、透明画素電極と対向する保持容量下部電極の端面と透明画素電極を絶縁する誘電体膜を保持容量を構成する誘電体膜よりも厚く形成した液晶ディスプレイが開示されているが、液晶ディスプレイに用いられるコンデンサでは厚さが薄いため上述のような問題は生じない。
本発明の目的は、薄膜コンデンサ素子の電極間のショートや絶縁耐圧の低下を防止し、不良率が低く信頼性の高い薄膜コンデンサを提供することにある。
また、このようなコンデンサを内蔵した不良率が低く、信頼性の高い電子回路部品を提供することにある。
発明の開示
前記目的を達成するために、本発明の第１の発明によれば、所定面に形成された下部電極と、前記下部電極上に形成された誘電体材料からなる誘電体層と、前記誘電体層上に形成された上部電極とを有する薄膜コンデンサにおいて、前記下部電極の端部が誘電体層以外の絶縁体で覆われており、且つ前記誘電体層と前記下部電極との間にバリア層が形成されていることを特徴とする薄膜コンデンサが提供される。
また、第２の発明によれば、所定の位置に複数の貫通孔が設けられた基板と、その片側または両側に形成された１個あるいは複数個のコンデンサ素子と１個あるいは複数個のインダクタ素子と１個あるいは複数個の抵抗素子と、基板の両側を電気的に接続するための前記基板に設けられた貫通孔内部に形成された導体部と、前記コンデンサ素子と前記インダクタ素子と前記抵抗素子と導体部とを電気的に接続するための配線と、前記素子および配線間を絶縁するための層間絶縁層と、電気信号を入出力するための外部電極とを有し、前記コンデンサ素子と前記インダクタ素子と前記抵抗素子が前記層間絶縁層を介して積層され、前記コンデンサ素子が所定面に形成された下部電極と、前記下部電極上に形成された誘電体材料からなる誘電体層と、前記誘電体層上に形成された上部電極とを有し、前記下部電極の端部が誘電体層以外の絶縁体で覆われており、且つ前記誘電体層と前記下部電極との間にバリア層が形成されていることを特徴とする電子回路部品が提供される。
本発明の下部電極は電気抵抗の低い導電性材料が好ましい。具体的には金，銅，ニッケル，アルミニウム，プラチナ，タングステン，モリブデン，鉄，ニオブ，チタン，ニッケル／クロム合金，鉄／ニッケル／クロム合金，窒化タンタル等が挙げられる。特に銅は電気抵抗が小さく好ましい。また、下部電極図１０面は平坦であることが必要で、図１０面の凹凸が誘電体厚さの１／２５以下であることが好ましい。下部電極の形成方法としては前記導電性材料を所定の膜厚に成膜した後、レジストパターンを形成しドライまたはウエットエッチングにより形成するほか、レジストパターンを形成後、電解または無電解メッキにより形成してもよい。また、本発明の下部電極の厚さとしては厚いほど特性が向上するが特に規定はしない。また、下部電極の厚さが誘電体層の厚さの６倍以上となる場合には、絶縁耐圧の低下や電極間のショート等の問題が生じやすく、本発明の構造が特に有効となる。
本発明のバリア層は下部電極上に形成される。この材料としては酸素透過性が小さく誘電体形成時に酸素が下部電極内部に拡散しない材料が好ましい。具体的にはクロム，タングステン，プラチナ，ニッケルなどの金属の他に、酸化タングステン，酸化ストロンチウム，タングステン／ストロンチウムの酸化物，ＢａＷＯ４，Ａｌ２Ｏ３，ＣｅＯ２，バリウム／ストロンチウム／タングステンの酸化物などが挙げられる。これらのバリア層はスパッタ装置等により下部電極上に形成される。
本発明の誘電体層は一般にコンデンサ材料として用いられている誘電体材料であり、特に制限は無い。具体的にはＴａ２Ｏ５，ＢＳＴ（Ｂａ（ｘ）Ｓｒ（１−ｘ）ＴｉＯ（３），０＜ｘ＜１），ＳｒＴｉＯ３，ＴｉＯ２，ＭｎＯ２，Ｙ２Ｏ３，ＳｎＯ２，ＭｇＴｉＯ３などの酸化物の他、バリウムチタン酸化合物やバリウムチタン酸化合物にジルコニウムや錫をドープした化合物、ＷＯ３，ＳｒＯ、混合されたバリウム／ストロンチウムの酸化物、ＢａＷＯ４，ＣｅＯ２などが挙げられる。その形成法も特に制限はなく、スパッタ法，プラズマＣＶＤ法などのドライ法、陽極酸化法などのウェット法を用いることもできる。このなかでもＴａ２Ｏ５は絶縁耐圧が高く特に好ましい。
本発明の絶縁体は一般に絶縁膜として用いられている絶縁材料であり特に制限は無い。この絶縁体は、下部電極図１０面と下部電極端部側面とから構成される下部電極端部エッジ部および下部電極の端部側面を被覆することにより上部電極と下部電極が電気的に短絡することを防止する。従って、この下部電極エッジ部および下部電極の端部側面を確実に被覆できる材料である事が好ましい。具体的にはポリイミド樹脂，ベンゾシクロブテン樹脂，エポキシ樹脂，不飽和ポリエステル樹脂，エポキシイソシアネート樹脂，マレイミド樹脂，マレイミドエポキシ樹脂，シアン酸エステル樹脂，シアン酸エステルエポキシ樹脂，シアン酸エステルマレイミド樹脂，フェノール樹脂，ジアリルフタレート樹脂，ウレタン樹脂，シアナミド樹脂，マレイミドシアナミド樹脂等の各種熱硬化性樹脂や上記樹脂を２種以上組み合わせた材料やさらに無機フィラー等を配合した材料でも良い。特にポリイミド樹脂は耐熱性や耐薬品性に優れ、感光性を付与されたものは加工性にも優れており好ましい。また、ベンゾシクロブテン樹脂は誘電正接が低く高周波部品として本発明のコンデンサを使用する場合に好ましい。同様に一般式（化１）で示される複数のスチレン基を有する架橋成分を含み、更に重量平均分子量５０００以上の高分子量体を含有する低誘電正接樹脂組成物も高周波部品として本発明のコンデンサを使用する際伝送ロスが低減され好ましい。この樹脂組成物のスチレン基間を結合する骨格にはメチレン，エチレンなどのアルキレン基を含む炭化水素骨格が好ましい。具体的には１，２−ビス（ｐ−ビフェニル）エタン、１，２−ビス（ｍ−ビフェニル）エタンおよびその類似体、側鎖にビニル基を有するジビニルベンゼンの単独重合体，スチレン等との共重合体等のオリゴマーが挙げられる。
これ以外にもフッ素ゴム，シリコーンゴム，フッ化シリコーンゴム，アクリルゴム，水素化ニトリルゴム，エチレンプロピレンゴム，クロロスルホン化ポリスチレン，エピクロルヒドリンゴム，ブチルゴム，ウレタンゴムや、ポリカーボネート／アクリロニトリルブタジエンスチレンアロイ，ポリシロキサンジメチレンテレフタレート／ポリエチレンテレフタレート共重合ポリブチレンテレフタレート／ポリカーボネートアロイ，ポリテトラフルオロエチレン，フロリネイテッドエチレンプロピレン，ポリアリレート、ポリアミド／アクリロニトリルブタジエンスチレンアロイ，変性エポキシ，変性ポリオレフィン，シロキサン変性ポリアミドイミド等の弾性率の低い樹脂でも良い。これら有機材料以外の無機材料でも、下部電極端部エッジ部および下部電極の端部側面を被覆することができるれば本発明の絶縁体として使用できる。
これら絶縁体の形成法としては、感光性を付与し所定の露光現像プロセスにより形状をコントロールする方法や、スピンコート法等で有機絶縁材を形成した後レーザやドライエッチング等でパターンを形成する方法や、それらを組み合わせた方法がある。また、印刷法，インクジェット法，電子写真法等のパターン印刷法や、フィルム貼り付け法などでもかまわない。
本発明の基板はガラスおよびセラミック基板などが挙げられるがこれに限定されない。本発明の基板としては基板上下の導通層を形成するためのビア加工が必要であるため加工性の良い基板が好ましい。具体的にはＳｃ，Ｙ，Ｌａ，Ｐｒ，Ｎｄ，Ｐｍ，Ｓｍ，Ｅｕ，Ｇｄ，Ｔｂ，Ｄｙ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕの群が選ばれた少なくとも１つの希土類元素を含有するガラスは耐久性に優れ、加工性が高いため特に好ましい。また、露光，現像工程を経てビアが形成できる感光性ガラスを用いてもよい。
本発明の基板に設けられた貫通孔内部に形成された導体部は基板両面を電気的に接続できるものであれば特に制限はない。具体的にはガラス基板等にレーザやサンドブラスト等により孔加工した後、スパッタやＣＶＤ等により貫通孔内部に金属層を形成したものや、金属層形成後にメッキ等で形成したものでも良い。または導電性の樹脂などにより貫通孔内部を充填して形成することもできる。
本発明の配線層はコンデンサ素子の下部電極や上部電極，インダクタ素子，抵抗素子，外部電極，貫通孔内部の導体部を電気的に接続するもので、電気抵抗が小さいものであれば特に制限はない。具体的には金，銅，ニッケル，アルミニウム，プラチナ，タングステン，モリブデン，鉄，ニオブ，チタン，ニッケル／クロム合金，鉄／ニッケル／クロム合金，窒化タンタル等が挙げられる。特に銅は電気抵抗が小さく好ましい。形成法としてはスパッタ法を用いて金属層を形成した後、レジスト等によりパターニングマスクを作成した後、エッチングやメッキ等により配線を作ることができる。
本発明のインダクタ素子は誘導性回路要素であれば特に制限はなく、例えば平面に形成されたスパイラル型、さらにはそれを複数個重ねたもの、あるいはソレノイド型などが用いられる。
さらにインダクタ素子はコンデンサの下部電極や上部電極と同一の素材であっても異なる素材であっても良く、電気伝導性、および周囲の材料との接着性，形成法などによって適宜選択される。さらにその形成方法も特にに制限されるものではない。例えばスパッタ法などを用いてＣｕを形成しても良く、周囲の材料との接着性を考慮してその界面にＴｉ，Ｃｒなどを形成しても良い。更にスパッタ法などで種膜となる薄膜をＣｕ等で形成した後、電解めっき法などで形成してもかまわない。さらに配線およびインダクタ素子のパターンニング法としては、エッチング法，リフトオフ法などの一般の配線パターンニング法を用いることができる。また、Ａｇなどの金属を含有する樹脂ペーストを用いて印刷法などで形成しても良い。さらに、誘電体の形成温度が高い場合には、Ｐｔなどの耐酸化性，耐熱性の高い金属を用いることもできる。
本発明の抵抗素子とは、２つの金属電極で抵抗材料を挟んだ構造であり、抵抗材料としては一般に抵抗体材料として用いられているものであれば特に制限はなく、例えばＣｒＳｉ，ＴｉＮなどが用いられる。その形成法も特に制限はなく、例えばスパッタ法，プラズマＣＶＤ法などが用いられる。
本発明の層間絶縁層は配線やインダクタ素子，コンデンサ素子の導体部分同士が電気的にショートするのを防ぐ絶縁材料であれば特に制限はない。前出の絶縁体と同様の材料が使用できる。形成法としてはスピンコートやスクリーン印刷，フィルムラミネート等により絶縁層を成膜した後、層間接続部分をレーザやフォトリソ工程やドライエッチ等により開口させ形成する。
本発明の外部電極は電子回路部品を基板に搭載するために、電気的に接続するための導電体で、具体的には錫，亜鉛，鉛を含む半田合金，銀，銅又は金或いはそれらを金で被覆しボール状に形成したものが用いられる。これ以外にモリブデン，ニッケル，銅，白金，チタン等の１つ或いは２つ以上組み合わせた合金若しくは２つ以上の多重膜とした構造の端子でもよい。
バリア層を形成する材料にはクロム等の抵抗の大きい材料が用いられるため、バリア層の厚さは下部電極，誘電体層の厚さと比較し、薄く形成されていることが好ましい。また、誘電体層は厚さが薄いほど容量が大きくでき、下部電極は厚くするほど電気特性が向上する。このことから、下部電極、誘電体層、バリア層の厚さの関係は、下部電極＞誘電体層＞バリア層とすることが好ましい。
下部電極端部の被覆性の観点から、絶縁体の厚さとしては、下部電極の厚さよりも厚く形成することが好ましい。また、下部電極と絶縁体の厚さの関係を絶縁体＞下部電極とすることで、絶縁体の平坦性が向上するため、多層に配線を形成する電子部品などの場合には歩留まり向上の効果も得られる。
誘電体の材料としては有機材料を用いてもよく、絶縁体と同じ有機材料を用いることも可能である。誘電体材料に有機材料を用いた場合には、一般的に有機材料は誘電率が低いことから、小さな容量のコンデンサを形成する際には有効である。また、誘電体の材料として絶縁体と同じ有機材料とすれば、誘電体と絶縁体を同じ装置，試薬で形成でき、低コストで効率よくコンデンサまたは電子部品を形成することができる。
下部電極の端部を被覆する絶縁体と層間絶縁膜の材料を同じ材料とすれば、絶縁体及び層間絶縁膜の形成を同様のプロセスで行うことができるため、低コストで効率よくコンデンサまたは電子部品を形成することができる。
本発明の絶縁体は、電気特性の点から低誘電率であることが好ましく、絶縁体と誘電体の誘電率の関係としては、誘電体≧絶縁体とすることが好ましい。
本発明の下部電極，誘電体，絶縁体の下部電極上開口部、及び上部電極の面積の関係は、誘電体≧下部電極＞絶縁体の下部電極上開口部＞上部電極とすることが好ましい。絶縁耐圧の低下または電極間のショートを防止する点では、下部電極の側面にも誘電体が形成されていることが好ましく、誘電体の面積としては、下部電極の面積よりも大きいことがより好ましい。下部電極の端部は絶縁体で被覆されるため、絶縁体の下部電極上開口部の面積は下部電極の面積よりも小さくなる。また、絶縁体の開口精度よりも上部電極のパターニング精度の方が良好なため、上部電極の面積を絶縁体の下部電極開口部の面積よりも小さく形成することが好ましい。つまり、上部電極の面積を絶縁体の下部電極開口部の面積よりも小さく形成すれば、上部電極の面積によりコンデンサ容量が決まるため、コンデンサとしての精度を高めることができ歩留まりの向上が可能となるからである。発明を実施するための最良の形態
以下、図面を用いて本発明の実施の形態を説明する。
（実施例１）
図３−１は本発明の１例である薄膜コンデンサの断面図である。図３−２−ａは本実施例の薄膜コンデンサの平面図である。図３−２−ｂは、本実施例の薄膜コンデンサの分解図である。また、図３−１は、図３−２−ａで示した切断面における断面図に相当する。
該薄膜コンデンサは以下の方法により作成した。
ガラス基板５上にスパッタ法でプラチナを２μｍ成膜した。次にポジ型液状レジストＯＦＰＲ８００，５００ｃｐ（東京応化製）を塗布し、乾燥，露光，現像工程をへて下部電極のレジストマスクを形成した。次にイオンミリング法によりドライエッチングを行い、不用部分のプラチナを除去し、レジストマスクを除去して下部電極２を形成した。本実施例では、図３−２−ａ，図３−２−ｂに記載のように下部電極の形状を円形状とした。また、側面に電極の引き出し用の配線を設けている。
次に、前記下部電極上にスパッタ法によりＴａ２Ｏ５を５００ｎｍの厚さに成膜した。このＴａ２Ｏ５上にポジ型液状レジストＯＦＰＲ８００，５００ｃｐ（東京応化製）を塗布し、乾燥，露光，現像工程をへて誘電体のレジストマスクを形成した。次にＣＦ４を用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去して誘電体層３を形成した。この際、誘電体層の面積は、下部電極の面積よりも大きくなるように形成している。換言すると、円形状に形成された下部電極の側面を覆うように誘電体層を形成している。
次に、感光性ポリイミドＨＤ６０００（日立化成製）をスピンコートにより塗布し、ホットプレートでプリベークした後、露光，現像工程を経て下部電極上の誘電体層を露出させた。この際、図３の様にポリイミドの開口端部が下部電極端部よりも２０μｍ内側になるように開口した。このポリイミドを窒素雰囲気中で２５０℃／２時間硬化させ１０μｍの絶縁体６を形成した。
次に、前記絶縁体および開口部より露出した誘電体層上にスパッタ法を用いＣｒを５０ｎｍ成膜し更にＣｕを５００ｎｍ成膜し、これを種膜とした。このＣｕ膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピン塗布し、ホットプレートでプリベークした後、露光，現像工程を経てレジストマスクを形成した。このレジスト開口部に１Ａ／ｄｍの電流密度で電気銅メッキを１０μｍ行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ（荏原電産製）で銅種膜を除去した。更に過マンガン酸系Ｃｒエッチング液を用いＣｒ種膜を除去し上部電極４を形成した。この際、絶縁体の開口部の面積よりも面積が小さくなるように上部電極４を形成している。換言すると、図３−２−ａ，図３−２−ｂのように、絶縁体の開口部に、誘電体層の図１０面の一部が絶縁体の開口部から露出するように上部電極を形成している。
以上の方法で作成した薄膜コンデンサ２０個の通電チェックを行った。結果を図１０に記す。比較例の薄膜コンデンサの不良率が１４／２０だったのに対し本発明の不良率は０／２０であった。
（実施例２）
実施例１と同様の方法で薄膜コンデンサを作成した。この際、絶縁体としてベンゾシクロブテン樹脂サイクロテン４０２６（ダウケミカル製）をスピンコートし、プリベークの後、露光，現像工程を経て、実施例１と同様にベンゾシクロブテン樹脂の開口端部が下部電極端部よりも２０μｍ内側になるように開口した。
次に窒素雰囲気中で２５０℃／１時間硬化させ１０μｍの絶縁体を形成した。以上の方法で作成した薄膜コンデンサ２０個の通電チェックを行った。結果を図１０に記す。比較例の薄膜コンデンサの不良率が１４／２０だったのに対し本発明の不良率は０／２０であった。
（実施例３）
実施例１と同様の方法で薄膜コンデンサを作成した。この際、絶縁体として以下の方法で作成した低誘電正接材料を用い薄膜コンデンサを作成した。
合成した１，２−ビス（ビニルフェニル）エタンを３０重量部と環状ポリオレフィンＺｅｏｎｅｘ４８０（日本ゼオン製）を７０重量部、硬化触媒パーヘキシン２５Ｂを０．３重量部の３種の原料をキシレン溶媒中に固形分が３８％になるように溶解しワニスを作成した。
このワニスをスピンコートにより塗布し、ホットプレート上で１２０℃／２分の後２００℃／５分のステップキュアを行い１０μｍの絶縁体を形成した。この上にポジ型液状レジストＯＦＰＲ８００，５００ｃｐをスピンコートし乾燥した後、露光，現像工程を経て開口端部が下部電極端部よりも２０μｍ内側になるように開口したレジストマスクを形成した。次にＣＦ４で上記低誘電正接材料をドライエッチングし、下部電極上の誘電体を露出させた。最後にレジストを剥離した。
ここで、本実施例の絶縁体としては、下記一般式（化１）で示される複数のスチレン基を有する架橋成分を含み、更に重量平均分子量５０００以上の高分子量体を含有する低誘電正接樹脂組成物を使用した。
0003838239.tif 000002
（但し、Ｒは置換基を有していても良い炭化水素骨格を現わし、Ｒ１は水素，メチル，エチルの何れかを現わし、ｍは１から４、ｎは２以上の整数を現わす。）
以上の方法で作成した薄膜コンデンサ２０個の通電チェックを行った。結果を図１０に記す。比較例の薄膜コンデンサの不良率が１４／２０だったのに対し本発明の不良率は０／２０であった。
（実施例４）
図４−１は本発明の１例である薄膜コンデンサの断面図である。図４−２−ａは本実施例の薄膜コンデンサの平面図である。図４−２−ｂは、本実施例の薄膜コンデンサの分解図である。また、図４−１は、図４−２−ａで示した切断面における断面図に相当する。
該薄膜コンデンサは以下の方法により作成した。
ガラス基板５上にスパッタ法でＣｒを５０ｎｍ成膜し更にＣｕを５００ｎｍ成膜し、これを銅メッキ給電用種膜とした。このＣｕ膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピン塗布し、ホットプレートでプリベークした後、露光，現像工程を経てレジストマスクを形成した。このレジスト開口部に１Ａ／ｄｍの電流密度で電気銅メッキを１０μｍ行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ（荏原電産製）で銅種膜を除去した。更に過マンガン酸系Ｃｒエッチング液を用いＣｒ種膜を除去し下部電極２を形成した。本実施例では、図４−２−ａに記載のように下部電極の形状を円形状とした。また、側面に電極の引き出し用の配線を設けている。
次に、バリア層７としてＣｒを５０ｎｍスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりＴａ２Ｏ５を５００ｎｍの厚さに成膜した。このＴａ２Ｏ５上にポジ型液状レジストＯＦＰＲ８００，５００ｃｐ（東京応化製）を塗布し、乾燥，露光，現像工程をへて誘電体のレジストマスクを形成した。次にＣＦ４を用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Ｃｒエッチング液エッチングして誘電体層３を形成した。この際、実施例１と同様に誘電体層の面積は、下部電極の面積よりも大きくなるように形成している。
次に、感光性ポリイミドＨＤ６０００（日立化成製）をスピンコートにより塗布し、ホットプレートでプリベークした後、露光，現像工程を経て下部電極上の誘電体層を露出させた。この際、図４の様にポリイミドの開口端部が下部電極端部よりも２０μｍ内側になるように開口した。このポリイミドを窒素雰囲気中で２５０℃／２時間硬化させ１０μｍの絶縁体６を形成した。
次に、前記絶縁体および開口部より露出した誘電体層上にスパッタ法を用いＣｒを５０ｎｍ成膜し更にＣｕを５００ｎｍ成膜し、これを種膜とした。このＣｕ膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピン塗布し、ホットプレートでプリベークした後、露光，現像工程を経てレジストマスクを形成した。このレジスト開口部に１Ａ／ｄｍの電流密度で電気銅メッキを１０μｍ行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ（荏原電産製）で銅種膜を除去した。更に過マンガン酸系Ｃｒエッチング液を用いＣｒ種膜を除去し上部電極４を形成した。この際、実施例１と同様に絶縁体開口部の面積よりも面積が小さくなるように上部電極４を形成している。
以上の方法で作成した薄膜コンデンサ２０個の通電チェックを行った。結果を図１０に記す。比較例の薄膜コンデンサの不良率が１４／２０だったのに対し本発明の不良率は０／２０であった。
（実施例５）
実施例４と同様の方法で薄膜コンデンサを作成した。この際、絶縁体としてベンゾシクロブテン樹脂サイクロテン４０２６（ダウケミカル製）をスピンコートし、８５℃／９０ｓプリベークし１２００ｍｊ／ｃｍ２露光後、現像液ＤＳ３０００で３６℃／３ｍｉｎ現像した後、実施例４と同様にベンゾシクロブテン樹脂の開口端部が下部電極端部よりも２０μｍ内側になるように開口した。次に窒素雰囲気中で２５０℃／１時間硬化させ１０μｍの絶縁体を形成した。
以上の方法で作成した薄膜コンデンサ２０個の通電チェックを行った。結果を図１０に記す。比較例の薄膜コンデンサの不良率が１４／２０だったのに対し本発明の不良率は０／２０であった。
（実施例６）
実施例４と同様の方法で薄膜コンデンサを作成した。この際、絶縁体として以下の方法で作成した低誘電正接材料を用い薄膜コンデンサを作成した。
合成した１，２−ビス（ビニルフェニル）エタンを３０重量部と環状ポリオレフィンＺｅｏｎｅｘ４８０（日本ゼオン製）を７０重量部、硬化触媒パーヘキシン２５Ｂを０．３重量部の３種の原料をキシレン溶媒中に固形分が３８％になるように溶解しワニスを作成した。
このワニスをスピンコートにより塗布し、ホットプレート上で１２０℃／２分の後２００℃／５分のステップキュアを行い１０μｍの絶縁体を形成した。この上にポジ型液状レジストＯＦＰＲ８００，５００ｃｐをスピンコートし乾燥した後、露光，現像工程を経て開口端部が下部電極端部よりも２０μｍ内側になるように開口したレジストマスクを形成した。次にＣＦ４で上記低誘電正接材料をドライエッチングし、下部電極上の誘電体を露出させた。最後にレジストを剥離した。
以上の方法で作成した薄膜コンデンサ２０個の通電チェックを行った。結果を図１０に記す。比較例の薄膜コンデンサの不良率が１４／２０だったのに対し本発明の不良率は０／２０であった。
（実施例７）
実施例４と同様の方法で薄膜コンデンサを作成した。この際、下部電極厚さを３μｍにて作成した。この薄膜コンデンサ２０個の通電チェックを行った。結果を図１０に記す。比較例２の薄膜コンデンサの不良率が１２／２０だったのに対し本発明の不良率は０／２０であった。
（実施例８）
実施例４と同様の方法で薄膜コンデンサを作成した。この際、誘電体としてベンゾシクロブテン樹脂サイクロテン４０２２（ダウケミカル製）を以下の方法で形成した。下部電極の形成された基板上にベンゾシクロブテン樹脂サイクロテン４０２２（ダウケミカル製）をスピン塗布した後、８５℃／９０ｓプリベークし１２００ｍｊ／ｃｍ２露光後、現像液ＤＳ３０００で３６℃／３ｍｉｎ現像した後、Ｎ２雰囲気下で２５０℃／６０ｍｉｎ硬化して下部電極図１０面に５μｍの誘電体を形成した。
この薄膜コンデンサ２０個の通電チェックを行った。結果を図１０に記す。比較例１の薄膜コンデンサの不良率が１４／２０だったのに対し本発明の不良率は０／２０であった。
（実施例９）
図５−１は本発明の１例である薄膜コンデンサの断面図である。図５−２−ａは本実施例の薄膜コンデンサの平面図である。図５−２−ｂは、本実施例の薄膜コンデンサの分解図である。また、図５−１は、図５−２−ａで示した切断面における断面図に相当する。
該薄膜コンデンサは以下の方法により作成した。
ガラス基板５上にスパッタ法でプラチナを２μｍ成膜した。次にポジ型液状レジストＯＦＰＲ８００，５００ｃｐ（東京応化製）を塗布し、乾燥，露光，現像工程をへて下部電極のレジストマスクを形成した。次にイオンミリング法によりドライエッチングを行い、不用部分のプラチナを除去し、レジストマスクを除去して下部電極２を形成した。本実施例では、図５−２−ａ，図５−２−ｂに記載のように下部電極の形状を四角形状とした。また、側面に電極の引き出し用の配線を設けている。
次に、前記下部電極上にスパッタ法によりＴａ２Ｏ５を５００ｎｍの厚さに成膜した。このＴａ２Ｏ５上にポジ型液状レジストＯＦＰＲ８００，５００ｃｐ（東京応化製）を塗布し、乾燥，露光，現像工程をへて誘電体のレジストマスクを形成した。次にＣＦ４を用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去して誘電体層３を形成した。この際、実施例１と同様に誘電体層の面積は、下部電極の面積よりも大きくなるように形成している。
次に、感光性ポリイミドＨＤ６０００（日立化成製）をスピンコートにより塗布し、ホットプレートでプリベークした後、露光，現像工程を経て下部電極端部と上部電極の交差部分にポリイミド絶縁体が形成されるように処理した。このポリイミドを窒素雰囲気中で２５０℃／２時間硬化させ絶縁体６を形成した。
次に、前記絶縁体および誘電体層上にスパッタ法を用いＣｒを５０ｎｍ成膜し更にＣｕを５００ｎｍ成膜し、これを種膜とした。このＣｕ膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピン塗布し、ホットプレートでプリベークした後、露光，現像工程を経てレジストマスクを形成した。このレジスト開口部に１Ａ／ｄｍの電流密度で電気銅メッキを１０μｍ行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ（荏原電産製）で銅種膜を除去した。更に過マンガン酸系Ｃｒエッチング液を用いＣｒ種膜を除去し上部電極４を形成した。
以上の方法で作成した薄膜コンデンサ２０個の通電チェックを行った。結果を図１０に記す。比較例の薄膜コンデンサの不良率が１４／２０だったのに対し本発明の不良率は０／２０であった。
（実施例１０）
実施例９と同様の方法で薄膜コンデンサを作成した。この際、絶縁体としてベンゾシクロブテン樹脂サイクロテン４０２６（ダウケミカル製）をスピンコートし、プリベークの後、露光，現像工程を経て、実施例１と同様にベンゾシクロブテン樹脂が下部電極端部と上部電極が交差する部分になるように処理した。次に窒素雰囲気中で２５０℃／１時間硬化させ絶縁体を形成した。
以上の方法で作成した薄膜コンデンサ２０個の通電チェックを行った。結果を図１０に記す。比較例の薄膜コンデンサの不良率が１４／２０だったのに対し本発明の不良率は０／２０であった。
（実施例１１）
実施例９と同様の方法で薄膜コンデンサを作成した。この際、絶縁体として以下の方法で作成した低誘電正接材料を用い薄膜コンデンサを作成した。
合成した１，２−ビス（ビニルフェニル）エタンを３０重量部と環状ポリオレフィンＺｅｏｎｅｘ４８０（日本ゼオン製）を７０重量部、硬化触媒パーヘキシン２５Ｂを０．３重量部の３種の原料をキシレン溶媒中に固形分が３８％になるように溶解しワニスを作成した。
このワニスをスピンコートにより塗布し、ホットプレート上で１２０℃／２分の後２００℃／５分のステップキュアを行い１０μｍの絶縁体を形成した。この上にポジ型液状レジストＯＦＰＲ８００，５００ｃｐをスピンコートし乾燥した後、露光，現像工程を経て下部電極端部と上部電極が交差する部分に絶縁体が形成されるようにレジストマスクを形成した。次にＣＦ４で上記低誘電正接材料をドライエッチングし、下部電極上の誘電体を露出させた。最後にレジストを剥離した。
以上の方法で作成した薄膜コンデンサ２０個の通電チェックを行った。結果を図１０に記す。比較例の薄膜コンデンサの不良率が７０％だったのに対し本発明の不良率は０％であった。
（実施例１２）
図６は本発明の１例である薄膜コンデンサの断面図である。該薄膜コンデンサは以下の方法により作成した。
ガラス基板５上にスパッタ法でＣｒを５０ｎｍ成膜し更にＣｕを５００ｎｍ成膜し、これを銅メッキ給電用種膜とした。このＣｕ膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピン塗布し、ホットプレートでプリベークした後、露光，現像工程を経てレジストマスクを形成した。このレジスト開口部に１Ａ／ｄｍの電流密度で電気銅メッキを１０μｍ行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ（荏原電産製）で銅種膜を除去した。更に過マンガン酸系Ｃｒエッチング液を用いＣｒ種膜を除去し下部電極２を形成した。
次に、バリア層７としてＣｒを５０ｎｍスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりＴａ２Ｏ５を５００ｎｍの厚さに成膜した。このＴａ２Ｏ５上にポジ型液状レジストＯＦＰＲ８００，５００ｃｐ（東京応化製）を塗布し、乾燥，露光，現像工程をへて誘電体のレジストマスクを形成した。次にＣＦ４を用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Ｃｒエッチング液エッチングして誘電体層３を形成した。
次に、感光性ポリイミドＨＤ６０００（日立化成製）をスピンコートにより塗布し、ホットプレートでプリベークした後、露光，現像工程を経て下部電極端部と上部電極の交差部に、ポリイミドの絶縁体が形成されるように加工した。このポリイミドを窒素雰囲気中で２５０℃／２時間硬化させ１０μｍの絶縁体６を形成した。
次に、前記絶縁体および開口部より露出した誘電体層上にスパッタ法を用いＣｒを５０ｎｍ成膜し更にＣｕを５００ｎｍ成膜し、これを種膜とした。このＣｕ膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピン塗布し、ホットプレートでプリベークした後、露光，現像工程を経てレジストマスクを形成した。このレジスト開口部に１Ａ／ｄｍの電流密度で電気銅メッキを１０μｍ行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ（荏原電産製）で銅種膜を除去した。更に過マンガン酸系Ｃｒエッチング液を用いＣｒ種膜を除去し上部電極４を形成した。
以上の方法で作成した薄膜コンデンサ２０個の通電チェックを行った。結果を図１０に記す。比較例の薄膜コンデンサの不良率が１４／２０だったのに対し本発明の不良率は０／２０であった。
（実施例１３）
実施例１２と同様の方法で薄膜コンデンサを作成した。この際、絶縁体としてベンゾシクロブテン樹脂サイクロテン４０２６（ダウケミカル製）をスピンコートし、プリベークの後、露光，現像工程を経てこの際、実施例１２と同様にベンゾシクロブテン樹脂が下部電極端部と上部電極の交差部に形成されるように加工した。次に窒素雰囲気中で２５０℃／１時間硬化させ１０μｍの絶縁体を形成した。
以上の方法で作成した薄膜コンデンサ２０個の通電チェックを行った。結果を図１０に記す。比較例の薄膜コンデンサの不良率が１４／２０だったのに対し本発明の不良率は０／２０であった。
（実施例１４）
実施例１２と同様の方法で薄膜コンデンサを作成した。この際、絶縁体として以下の方法で作成した低誘電正接材料を用い薄膜コンデンサを作成した。
合成した１，２−ビス（ビニルフェニル）エタンを３０重量部と環状ポリオレフィンＺｅｏｎｅｘ４８０（日本ゼオン製）を７０重量部、硬化触媒パーヘキシン２５Ｂを０．３重量部の３種の原料をキシレン溶媒中に固形分が３８％になるように溶解しワニスを作成した。
このワニスをスピンコートにより塗布し、ホットプレート上で１２０℃／２分の後２００℃／５分のステップキュアを行い１０μｍの絶縁体を形成した。この上にポジ型液状レジストＯＦＰＲ８００，５００ｃｐをスピンコートし乾燥した後、露光，現像工程を経て下部電極端部と上部電極の交差部に低誘電正接材料が形成されるようにレジストマスクを形成した。次にＣＦ４で上記低誘電正接材料をドライエッチングし、下部電極上の誘電体を露出させ交差部に絶縁体を形成した。
以上の方法で作成した薄膜コンデンサ２０個の通電チェックを行った。結果を図１０に記す。比較例の薄膜コンデンサの不良率が１４／２０だったのに対し本発明の不良率は０／２０であった。
（実施例１５）
図７は本発明の１例である電子回路部品の断面図である。該電子回路部品は以下の方法により作成した。０．５ｍｍ厚の無アルカリガラス基板ＯＡ−１０（日本電気硝子製）に１００μｍのサンドブラスト用フィルムレジスト材オーディル（東京応化製）をラミネートし、露光，現像工程を経てエッチング用レジストを形成した。次にマイクロサンドブラスト法により、ガラス基板５に貫通孔８を形成した。次にレジストフィルムを剥離，スパッタ法によりガラス基板図１０面およびビア内壁に電気メッキ用種膜Ｃｒ：５０ｎｍ，Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にメッキ用フィルムレジストＨＮ９２０（日立化成製）をラミネート後、露光，現像してメッキレジストマスクを形成後、Ｃｕ電気メッキによりビア内部の導通層９を形成した。次にレジストを剥離し、電気メッキ種膜を剥離した。
この基板上に実施例１と同じ方法で複数のコンデンサ１０を作成した。次に、図１０面保護層として感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートしプリベークした後、露光，現像してスクライブライン等を形成し、２５０℃／１ｈ硬化して図１０面保護層１１を形成した。
次にコンデンサを形成した面の反対側に抵抗素子を形成するためＴａＮ膜を５００ｎｍスパッタ法により形成した。この上にポジ型液状レジストＯＦＰＲ８００，１００ｃｐをスピンコートしプリベークした後、露光，現像してレジストパターンマスクを形成した。このマスクを使ってＴａＮ膜をＣＦ４ドライエッチングした。
次にレジストを剥離して複数の抵抗素子１２を形成した。
この抵抗素子が形成された面に電気メッキ用種膜Ｃｒ：５０ｎｍ，Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にネガ型液状レジスト材ＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピンコートしプリベークの後、露光，現像してメッキレジストマスクを形成後、Ｃｕ電気メッキにより１０μｍのメッキ膜を形成した。最後にレジストを剥離し、電気メッキ種膜を剥離し、貫通孔や抵抗素子に接続した配線１３を形成した。
この配線が形成された図１０面に感光性ポリイミド感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートしプリベークした後、露光，現像して層間接続のための開口部１４を形成し、２５０℃／１ｈ硬化して層間絶縁層１５を形成した。
この層間絶縁層図１０面にインダクタ素子や配線を形成するため電気メッキ用種膜Ｃｒ：５０ｎｍ，Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にネガ型液状レジスト材ＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピンコートしプリベークの後、露光，現像してメッキレジストマスクを形成後、Ｃｕ電気メッキにより１０μｍのメッキ膜を形成した。最後にレジストを剥離し、電気メッキ種膜を剥離し、複数のインダクタ素子１６および配線を形成した。
このインダクタ素子が形成された面に感光性ポリイミド感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートしプリベークした後、露光，現像して層間接続のための開口部１４を形成し、２５０℃／１ｈ硬化して層間絶縁層１５を形成した。
この層間絶縁層図１０面に外部電極用ランド１７を形成するため電気メッキ用種膜Ｃｒ：５０ｎｍ，Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にネガ型液状レジスト材ＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピンコートしプリベークの後、露光，現像してメッキレジストマスクを形成後、Ｃｕ電気メッキにより１０μｍのメッキ膜を形成した後バリア層として更に２μｍの電気ニッケルメッキ膜を形成した。最後にレジストを剥離し、電気メッキ種膜を剥離し、配線および外部電極用ランド１７を形成した。
この外部電極用ランド１７が形成された面に感光性ポリイミド感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートしプリベークした後、露光，現像して外部電極を形成するための開口部を形成し、２５０℃／１ｈ硬化して図１０面保護層１１を形成した。
上記外部電極用ランド図１０面に無電解金メッキ処理を施した後、はんだフラックスをメタルマスクにより所定の部分に塗布後、２００μｍ径の鉛フリーはんだボールを配列しリフロー処理により外部電極１８を形成した。
最後にダイシング装置を用い個片化して電子回路部品を作成した。以上の方法で作成した電子回路部品２０個の特性チェックを行った。結果を図１０に記す。不良率は０／２０であった。
（実施例１６）
図８は本発明の１例である電子回路部品の断面図である。該電子回路部品は以下の方法により作成した。
初めに実施例２と同様の方法によりガラス基板５上に複数のコンデンサ１０を作成した。ここで下部電極を形成する際、結線のための配線１３を形成し、また絶縁体６を形成する際、前記配線を絶縁体上に引き出すための開口部１４を形成し、更に上部電極を形成する際、結線のための配線と複数のスパイラルインダクタ１６も同時に形成した。
この上部電極およびスパイラルインダクタが形成された面上に、層間絶縁層１５としてベンゾシクロブテン樹脂サイクロテン４０２６（ダウケミカル製）をスピンコートし、プリベークの後、露光，現像工程を経て層間接続用の開口部を形成した。次に窒素雰囲気中で２５０℃／１時間硬化させ１０μｍの層間絶縁層を形成した。
この層間絶縁層図１０面に外部電極用ランド１７を形成するため電気メッキ用種膜Ｃｒ：５０ｎｍ，Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にネガ型液状レジスト材ＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピンコートしプリベークの後、露光，現像してメッキレジストマスクを形成後、Ｃｕ電気メッキにより１０μｍのメッキ膜を形成した後バリア層として更に２μｍの電気ニッケルメッキ膜を形成した。最後にレジストを剥離し、電気メッキ種膜を剥離し、配線および外部電極用ランド１７を形成した。
この配線および外部電極ランド１７が形成された面上に、図１０面保護層としてベンゾシクロブテン樹脂サイクロテン４０２６（ダウケミカル製）をスピンコートし、プリベークの後、露光，現像工程を経て層間接続用の開口部を形成した。次に窒素雰囲気中で２５０℃／１時間硬化させ１０μｍの図１０面保護層１１を形成した。
上記外部電極用ランド１７図１０面に無電解金メッキ処理を施した後、はんだフラックスをメタルマスクにより所定の部分に塗布後、２００μｍ径の鉛フリーはんだボールを配列しリフロー処理により外部電極１８を形成した。
最後にダイシング装置を用い個片化して電子回路部品を作成した。以上の方法で作成した電子回路部品２０個の特性チェックを行った。結果を図１０に記す。不良率は０／２０であった。
（実施例１７）
図９は本発明の１例である電子回路部品の断面図である。該電子回路部品は以下の方法により作成した。０．５ｍｍ厚の無アルカリガラス基板ＯＡ−１０（日本電気硝子製）に１００μｍのサンドブラスト用フィルムレジスト材オーディル（東京応化製）をラミネートし、露光，現像工程を経てエッチング用レジストを形成した。次にマイクロサンドブラスト法により、ガラス基板５に貫通孔８を形成した。次にレジストフィルムを剥離，スパッタ法によりガラス基板図１０面およびビア内壁に電気メッキ用種膜Ｃｒ：５０ｎｍ，Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にメッキ用フィルムレジストＨＮ９２０（日立化成製）をラミネート後、露光，現像してメッキレジストマスクを形成後、Ｃｕ電気メッキによりビア内部の導通層９を形成した。次にレジストを剥離し、電気メッキ種膜を剥離した。
この基板上に実施例３と同じ方法で複数のコンデンサ１０を作成した。ここで下部電極を形成する際、結線のための配線１３を形成し、また絶縁体６を形成する際、前記配線を絶縁体上に引き出すための開口部１４を形成し、更に上部電極を形成する際、結線のための配線１３と複数のスパイラルインダクタ１６も同時に形成した。
この上部電極，配線，スパイラルインダクタが形成された面上に層間絶縁層１５として低誘電正接材料を用い以下の方法で層間絶縁層１５を作成した。
合成した１，２−ビス（ビニルフェニル）エタンを３０重量部と環状ポリオレフィンＺｅｏｎｅｘ４８０（日本ゼオン製）を７０重量部、硬化触媒パーヘキシン２５Ｂを０．３重量部の３種の原料をキシレン溶媒中に固形分が３８％になるように溶解しワニスを作成した。
このワニスをスピンコートにより塗布し、ホットプレート上で１２０℃／２分の後２００℃／５分のステップキュアを行い１０μｍの絶縁体を形成した。この上にポジ型液状レジストＯＦＰＲ８００，５００ｃｐをスピンコートし乾燥した後、露光，現像工程を経て層間接続のための開口部が形成されたレジストマスクを形成した。次にＣＦ４で上記低誘電正接材料をドライエッチングし、開口部１４を形成した。最後にレジストを剥離した。
この層間絶縁層上に、抵抗素子を形成するためＴａＮ膜を５００ｎｍスパッタ法により形成した。この上にポジ型液状レジストＯＦＰＲ８００，１００ｃｐをスピンコートしプリベークした後、露光，現像してレジストパターンマスクを形成した。このマスクを使ってＴａＮ膜をＣＦ４ドライエッチングした。次にレジストを剥離して複数の抵抗素子１２を形成した。
この抵抗素子が形成された面に電気メッキ用種膜Ｃｒ：５０ｎｍ，Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にネガ型液状レジスト材ＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピンコートしプリベークの後、露光，現像してメッキレジストマスクを形成後、Ｃｕ電気メッキにより１０μｍのメッキ膜を形成した。最後にレジストを剥離し、電気メッキ種膜を剥離し、層間絶縁層開口部を介し上部電極、スパイラルインダクタに接続しまた抵抗素子に接続した配線１３を形成した。
この配線が形成された図１０面に上記と同様の方法で低誘電率材料を用い図１０面保護層１１を形成した。
この図１０面保護層１１が形成された面とは反対側の面に、配線１３や外部電極用ランド１７を形成するため電気メッキ用種膜Ｃｒ：５０ｎｍ，Ｃｕ：５００ｎｍ成膜した。このＣｕ膜上にネガ型液状レジスト材ＰＭＥＲ−Ｎ−ＣＡ１０００東京応化製）をスピンコートしプリベークの後、露光，現像してメッキレジストマスクを形成後、Ｃｕ電気メッキにより１０μｍのメッキ膜を形成した後バリア層として更に２μｍの電気ニッケルメッキ膜を形成した。最後にレジストを剥離し、電気メッキ種膜を剥離し、配線１３や外部電極用ランド１７を形成した。
この配線１３や外部電極用ランド１７が形成された面に感光性ポリイミド感光性ポリイミドＨＤ６０００（ＨＤＭＳ製）をスピンコートしプリベークした後、露光，現像して外部電極を形成するための開口部を形成し、２５０℃／１ｈ硬化して図１０面保護層１１を形成した。
上記外部電極用ランド図１０面に無電解金メッキ処理を施した後、はんだフラックスをメタルマスクにより所定の部分に塗布後、２００μｍ径の鉛フリーはんだボールを配列しリフロー処理により外部電極１８を形成した。
最後にダイシング装置を用い個片化して電子回路部品を作成した。以上の方法で作成した電子回路部品２０個の特性チェックを行った。結果を図１０に記す。不良率は０／２０であった。
（実施例１８）
実施例１５と同様の方法で電子回路部品を作成した。ここで複数のコンデンサを作成する際実施例４の方法でコンデンサを作成した。以上の方法で作成した電子回路部品２０個の特性チェックを行った。結果を図１０に記す。不良率は０／２０であった。
（実施例１９）
実施例１６と同様の方法で電子回路部品を作成した。ここで複数のコンデンサを作成する際実施例５の方法でコンデンサを作成した。以上の方法で作成した電子回路部品２０個の特性チェックを行った。結果を図１０に記す。不良率は０／２０であった。
（実施例２０）
実施例１７と同様の方法で電子回路部品を作成した。ここで複数のコンデンサを作成する際実施例６の方法でコンデンサを作成した。以上の方法で作成した電子回路部品２０個の特性チェックを行った。結果を図１０に記す。不良率は０／２０であった。
（実施例２１）
実施例１５と同様の方法で電子回路部品を作成した。ここで複数のコンデンサを作成する際実施例９の方法でコンデンサを作成した。以上の方法で作成した電子回路部品２０個の特性チェックを行った。結果を図１０に記す。不良率は０／２０であった。
（実施例２２）
実施例１６と同様の方法で電子回路部品を作成した。ここで複数のコンデンサを作成する際実施例１０の方法でコンデンサを作成した。以上の方法で作成した電子回路部品２０個の特性チェックを行った。結果を図１０に記す。不良率は０／２０であった。
（実施例２３）
実施例１７と同様の方法で電子回路部品を作成した。ここで複数のコンデンサを作成する際実施例１１の方法でコンデンサを作成した。以上の方法で作成した電子回路部品２０個の特性チェックを行った。結果を図１０に記す。不良率は０／２０であった。
（実施例２４）
実施例１５と同様の方法で電子回路部品を作成した。ここで複数のコンデンサを作成する際実施例１２の方法でコンデンサを作成した。以上の方法で作成した電子回路部品２０個の特性チェックを行った。結果を図１０に記す。不良率は０／２０であった。
（実施例２５）
実施例１６と同様の方法で電子回路部品を作成した。ここで複数のコンデンサを作成する際実施例１３の方法でコンデンサを作成した。以上の方法で作成した電子回路部品２０個の特性チェックを行った。結果を図１０に記す。不良率は０／２０であった。
（実施例２６）
実施例１７と同様の方法で電子回路部品を作成した。ここで複数のコンデンサを作成する際実施例１４の方法でコンデンサを作成した。以上の方法で作成した電子回路部品２０個の特性チェックを行った。結果を図１０に記す。不良率は０／２０であった。
（比較例１）
比較例である薄膜コンデンサを以下の方法により作成した。ガラス基板上にスパッタ法でＣｒを５０ｎｍ成膜し更にＣｕを５００ｎｍ成膜し、これを銅メッキ給電用種膜とした。このＣｕ膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピン塗布し、ホットプレートでプリベークした後、露光，現像工程を経てレジストマスクを形成した。このレジスト開口部に１Ａ／ｄｍの電流密度で電気銅メッキを１０μｍ行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ（荏原電産製）で銅種膜を除去した。更に過マンガン酸系Ｃｒエッチング液を用いＣｒ種膜を除去し下部電極を形成した。
次に、バリア膜としてＣｒを５０ｎｍスパッタ法により形成した。
次に、前記下部電極上にスパッタ法によりＴａ２Ｏ５を５００ｎｍの厚さに成膜した。このＴａ２Ｏ５上にポジ型液状レジストＯＦＰＲ８００，５００ｃｐ（東京応化製）を塗布し、乾燥，露光，現像工程をへて誘電体のレジストマスクを形成した。次にＣＦ４を用いドライエッチングを行い不用部分を除去したのち、レジストマスクを除去し、更に不用部分のバリア層を過マンガン酸系Ｃｒエッチング液エッチングして誘電体層を形成した。
次に、前記誘電体層上にスパッタ法を用いＣｒを５０ｎｍ成膜し更にＣｕを５００ｎｍ成膜し、これを種膜とした。このＣｕ膜上にネガ型液状レジストＰＭＥＲ−Ｎ−ＣＡ１０００（東京応化製）をスピン塗布し、ホットプレートでプリベークした後、露光，現像工程を経てレジストマスクを形成した。このレジスト開口部に１Ａ／ｄｍの電流密度で電気銅メッキを１０μｍ行った。この後レジストマスクを除去し、銅エッチング液コブラエッチ（荏原電産製）で銅種膜を除去した。更に過マンガン酸系Ｃｒエッチング液を用いＣｒ種膜を除去し上部電極を形成した。
以上の方法で作成した薄膜コンデンサ２０個の通電チェックを行った。結果を図１０に記す。比較例の薄膜コンデンサの不良率は１４／２０だった。
（比較例２）
比較例１と同様の方法で薄膜コンデンサを作成した。この際、下部電極の厚さを３μｍにて作成した。この薄膜コンデンサ２０個の導通チェックを行った。結果を図１０に記す。比較例２のコンデンサの不良率は１２／２０だった。
本発明によれば下部電極端部および側面に誘電体以外の絶縁体が形成されているため、この下部電極端部および側面に形成される誘電体層が下部電極上面よりも薄く、欠陥が多くなっていても、前記絶縁体により上部電極と下部電極の短絡が防げる。このため不良率が少ない薄膜コンデンサを実現できる。また、この薄膜コンデンサを用いた電子回路部品の歩留まりも向上する。
【図面の簡単な説明】
図１は従来の薄膜コンデンサの断面模式図である。
図２は従来の薄膜コンデンサの断面模式図である。
図３は本発明の一実施例である薄膜コンデンサの断面模式図である。
図４は本発明の一実施例である薄膜コンデンサの断面模式図である。
図５は本発明の一実施例である薄膜コンデンサの断面模式図である。
図６は本発明の一実施例である薄膜コンデンサの断面模式図である。
図７は本発明の一実施例である電子回路部品の断面模式図である。
図８は本発明の一実施例である電子回路部品の断面模式図である。
図９は本発明の一実施例である電子回路部品の断面模式図である。
図１０は各自指令の不良率を示す表である。
【図１】
0003838239.tif 000004
【図２】
0003838239.tif 000005
【図３−１】
0003838239.tif 000006
【図３−２−ａ】
0003838239.tif 000007
【図３−２−ｂ】
0003838239.tif 000008
【図４−１】
0003838239.tif 000009
【図４−２−ａ】
0003838239.tif 000010
【図４−２−ｂ】
0003838239.tif 000011
【図５−１】
0003838239.tif 000012
【図５−２−ａ】
0003838239.tif 000013
【図５−２−ｂ】
0003838239.tif 000014
【図６】
0003838239.tif 000015
【図７】
0003838239.tif 000016
【図８】
0003838239.tif 000017
【図９】
0003838239.tif 000018
【図１０】
0003838239.tif 000019