(57)【特許請求の範囲】
【請求項１】
一定の繰り返し周期のアナログ入力電圧をゲートがＯＮとされた期間積分する積分回路を有し、前記積分回路の積分出力を基に前記アナログ入力電圧をＡ／Ｄ変換する積分型Ａ／Ｄ変換器において、
予め設定された単位積分時間を基に前記ゲートのＯＮ／ＯＦＦを制御する制御手段を有し、
前記制御手段は、前記アナログ入力電圧の２周期にわたる期間のうち１周期目を第１の積分期間、２周期目を第２の積分期間とし、前記第１の積分期間は前記単位積分時間を単位周期にＯＮ／ＯＦＦが繰り返される制御信号で前記ゲートのＯＮ／ＯＦＦを制御し、前記第２の積分期間は前記制御信号を反転した信号で前記ゲートのＯＮ／ＯＦＦを制御することを特徴とする積分型Ａ／Ｄ変換器。
【請求項２】
請求項１に記載の積分型Ａ／Ｄ変換器において、
前記第１および第２の積分期間をＴ、前記単位積分期間をｔとするとき、
Ｔ＝２ｎｔ（ｎは自然数）
の条件を満たすことを特徴とする積分型Ａ／Ｄ変換器。
【請求項３】
請求項２に記載の積分型Ａ／Ｄ変換器において、
前記制御手段は、前記制御信号を出力するゲート制御回路と、前記第２の積分期間において前記制御信号の位相を前記単位積分時間分だけ遅延させる位相シフト回路とからなることを特徴とする積分型Ａ／Ｄ変換器。
【請求項４】
請求項１に記載の積分型Ａ／Ｄ変換器において、
前記第１および第２の積分期間をＴ、前記単位積分期間をｔとするとき、
Ｔ＝（２ｎ−１）ｔ（ｎは自然数）
の条件を満たすことを特徴とする積分型Ａ／Ｄ変換器。
【請求項５】
請求項４に記載の積分型Ａ／Ｄ変換器において、
前記制御手段は、前記制御信号を出力するゲート制御回路より構成されていることを特徴とする積分型Ａ／Ｄ変換器。
【請求項６】
一定の繰り返し周期のアナログ入力電圧をゲートがＯＮとされた期間積分する第１および第２の積分回路を有し、これら積分回路の積分出力を基に前記アナログ入力電圧をＡ／Ｄ変換する積分型Ａ／Ｄ変換器であって、
予め設定された単位積分時間を単位周期にＯＮ／ＯＦＦが繰り返されるゲート制御信号を前記第１および第２の積分回路に対して出力するゲート制御回路と、
前記第２の積分回路に入力されるゲート制御信号の位相を反転する位相反転回路と、を有することを特徴とする積分型Ａ／Ｄ変換器。
【請求項７】
一定の繰り返し周期のアナログ入力電圧をゲートがＯＮとされた期間積分する積分回路を有し、前記積分回路の積分出力を基に前記アナログ入力電圧をＡ／Ｄ変換するＡ／Ｄ変換方法であって、
前記アナログ入力電圧の２周期にわたる期間のうち１周期目を第１の積分期間、２周期目を第２の積分期間とし、前記第１の積分期間は予め設定された単位積分時間を単位周期にＯＮ／ＯＦＦが繰り返される制御信号で前記ゲートのＯＮ／ＯＦＦを制御し、前記第２の積分期間は前記制御信号を反転した信号で前記ゲートのＯＮ／ＯＦＦを制御して前記アナログ入力電圧の積分値を得ることを特徴とするＡ／Ｄ変換方法。
【請求項８】
請求項７に記載のＡ／Ｄ変換方法において、
前記第１および第２の積分期間をＴ、前記単位積分期間をｔとするとき、
Ｔ＝２ｎｔ（ｎは自然数）
の条件を満たすことを特徴とするＡ／Ｄ変換方法。
【請求項９】
請求項７に記載のＡ／Ｄ変換方法において、
前記第１および第２の積分期間をＴ、前記単位積分期間をｔとするとき、
Ｔ＝（２ｎ−１）ｔ（ｎは自然数）
の条件を満たすことを特徴とするＡ／Ｄ変換方法。
【請求項１０】
一定の繰り返し周期のアナログ入力電圧をゲートがＯＮとされた期間積分する第１および第２の積分回路を有し、これら積分回路の積分出力を基に前記アナログ入力電圧をＡ／Ｄ変換するＡ／Ｄ変換方法であって、
前記第１の積分回路を、予め設定された単位積分時間を単位周期にＯＮ／ＯＦＦが繰り返されるゲート制御信号を基に制御し、前記第２の積分回路を、前記ゲート制御信号の位相を反転した信号で制御して前記アナログ入力電圧の積分値を得ることを特徴とするＡ／Ｄ変換方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
一定の繰り返し周期のアナログ入力電圧をＡ／Ｄ変換する積分型Ａ／Ｄ変換器およびＡ／Ｄ変換方法に関する。
【０００２】
【従来の技術】
図６は、従来の積分型Ａ／Ｄ変換器を備える波形測定システムの一例を示すブロック図である。
【０００３】
図６において、積分型Ａ／Ｄ変換器は積分回路１０１、デジタイズ回路１０２、およびゲート制御回路１０３より構成され、ＣＰＵバスを介してＣＰＵ１０４と接続されている。ＣＰＵ１０４にはＣＰＵバスを介してメモリ１０５および表示装置１０６等が接続されており、これにより波形測定システムを構成している。
【０００４】
積分回路１０１は積分ゲートのＯＮ／ＯＦＦ制御によりアナログ入力電圧の積分が行われる周知の積分回路で、積分ゲートがＯＮの間に積分が行われ、ＯＦＦの間にその積分値が出力される。デジタイズ回路１０２は、積分回路１０１から出力された積分出力をデジタル化するものである。ゲート制御回路１０３は、積分回路１０１の積分ゲートのオン・オフを制御するもので、ゲート制御信号を出力する。
【０００５】
ＣＰＵ１０４は、デジタイズ回路１０２にてデジタル化された値をソフトウェア処理でデータ処理して、その結果を表示装置１０６に表示させたり、メモリ１０５に記憶させたりする。ここでは、例えばアナログ入力電圧の波形測定を複数回行い、その平均値を求めるといったデータ処理が行われる。
【０００６】
上述の積分型Ａ／Ｄ変換器では、繰り返し周期Ｔ’のアナログ入力電圧に対して、図７に示すように、積分時間Ｔ1の間積分ゲートがＯＮとされて積分が行われ、リセット時間Ｔ2の間積分ゲートがＯＦＦとされてその積分値が出力されるとともに積分器のリセットが行われる。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述の積分型Ａ／Ｄ変換器には以下のような問題がある。
【０００８】
積分時間Ｔ1とリセット時間Ｔ2とからなる積分期間Ｔは、被測定対象とされる装置のアナログ電圧の周期に応じて、例えば５００ｍｓ、１．０ｓ、１０ｓ等の値に任意に設定できることが望まれる。このように任意に積分期間Ｔを可変できるよう構成された従来の積分型Ａ／Ｄ変換器は、ゲート制御回路および積分回路の回路構成が複雑なものとなっていた。
【０００９】
加えて、積分時間Ｔ1が長時間に設定された場合には、積分回路のリーク、デジタイズ回路のオーバーフローなどの問題が生じ、Ａ／Ｄ変換後の出力データにこれらの要素が含まれてしまうという問題がある。
【００１０】
本発明の目的は、上記各問題を解決し、簡単な回路構成で積分期間Ｔを被測定対象とされる装置のアナログ電圧の周期に応じて任意に設定でき、かつ、リークやオーバーフローなどの問題が生じることのない積分型Ａ／Ｄ変換器およびＡ／Ｄ変換方法を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の積分型Ａ／Ｄ変換器は、一定の繰り返し周期のアナログ入力電圧をゲートがＯＮとされた期間積分する積分回路を有し、前記積分回路の積分出力を基に前記アナログ入力電圧をＡ／Ｄ変換する積分型Ａ／Ｄ変換器において、
予め設定された単位積分時間を基に前記ゲートのＯＮ／ＯＦＦを制御する制御手段を有し、
前記制御手段は、前記アナログ入力電圧の２周期にわたる期間のうち１周期目を第１の積分期間、２周期目を第２の積分期間とし、前記第１の積分期間は前記単位積分時間を単位周期にＯＮ／ＯＦＦが繰り返される制御信号で前記ゲートのＯＮ／ＯＦＦを制御し、前記第２の積分期間は前記制御信号を反転した信号で前記ゲートのＯＮ／ＯＦＦを制御することを特徴とする。
【００１２】
本発明の第２の積分型Ａ／Ｄ変換器は、一定の繰り返し周期のアナログ入力電圧をゲートがＯＮとされた期間積分する第１および第２の積分回路を有し、これら積分回路の積分出力を基に前記アナログ入力電圧をＡ／Ｄ変換する積分型Ａ／Ｄ変換器であって、
予め設定された単位積分時間を単位周期にＯＮ／ＯＦＦが繰り返されるゲート制御信号を前記第１および第２の積分回路に対して出力するゲート制御回路と、
前記第２の積分回路に入力されるゲート制御信号の位相を反転する位相反転回路と、を有することを特徴とする。
【００１３】
本発明の第１のＡ／Ｄ変換方法は、一定の繰り返し周期のアナログ入力電圧をゲートがＯＮとされた期間積分する積分回路を有し、前記積分回路の積分出力を基に前記アナログ入力電圧をＡ／Ｄ変換するＡ／Ｄ変換方法であって、
前記アナログ入力電圧の２周期にわたる期間のうち１周期目を第１の積分期間、２周期目を第２の積分期間とし、前記第１の積分期間は予め設定された単位積分時間を単位周期にＯＮ／ＯＦＦが繰り返される制御信号で前記ゲートのＯＮ／ＯＦＦを制御し、前記第２の積分期間は前記制御信号を反転した信号で前記ゲートのＯＮ／ＯＦＦを制御して前記アナログ入力電圧の積分値を得ることを特徴とする。
【００１４】
本発明の第２のＡ／Ｄ変換方法は、一定の繰り返し周期のアナログ入力電圧をゲートがＯＮとされた期間積分する第１および第２の積分回路を有し、これら積分回路の積分出力を基に前記アナログ入力電圧をＡ／Ｄ変換するＡ／Ｄ変換方法であって、
前記第１の積分回路を、予め設定された単位積分時間を単位周期にＯＮ／ＯＦＦが繰り返されるゲート制御信号を基に制御し、前記第２の積分回路を、前記ゲート制御信号の位相を反転した信号で制御して前記アナログ入力電圧の積分値を得ることを特徴とする。
【００１５】
上記の通りの本発明によれば、積分回路によるアナログ入力電圧の積分は予め設定された単位積分時間を単位周期にＯＮ／ＯＦＦが繰り返される制御信号に基づいて行われることから、単位積分時間が小さければ、積分期間をアナログ入力電圧の周期に応じて任意に設定できる。また、アナログ入力電圧の積分は単位積分時間毎に行われるので、積分期間が長く設定されても、従来のように積分回路のリーク、デジタイズ回路のオーバーフローなどが生じることはない。
【００１６】
本発明のうち、アナログ入力電圧の２周期にわたる期間のうち１周期目を第１の積分期間、２周期目を第２の積分期間とするものにおいては、第１の積分期間は単位積分時間を単位周期にＯＮ／ＯＦＦが繰り返される制御信号でゲートのＯＮ／ＯＦＦが制御され、第２の積分期間ではその制御信号を反転した信号でゲートのＯＮ／ＯＦＦが制御されるので、第１の積分期間で積分されなかたった部分は第２の積分期間で積分されることとなり、結果的にアナログ入力電圧を１周期にわたって単位積分時間毎に積分したことになる。
【００１７】
本発明のうち、第１および第２の積分回路の積分出力を基にアナログ入力電圧がＡ／Ｄ変換されるものにおいては、第１の積分回路が単位積分時間を単位周期にＯＮ／ＯＦＦが繰り返されるゲート制御信号により制御され、第２の積分回路がそのゲート制御信号を反転した信号により制御されるので、第１の積分回路で積分されなかたった部分が第２の積分回路で積分されることとなり、上記場合と同様、結果的にアナログ入力電圧を１周期にわたって単位積分時間毎に積分したことになる。
【００１８】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。
【００１９】
図１は本発明の第１の実施例の積分型Ａ／Ｄ変換器を備える波形測定システムの回路構成図である。
【００２０】
図１において、積分型Ａ／Ｄ変換器は積分回路１、デジタイズ回路２、ゲート制御回路３、および位相シフト回路４より構成され、ＣＰＵバスを介してＣＰＵ５と接続されている。ＣＰＵ５にはＣＰＵバスを介してメモリ６および表示装置７等が接続されており、これにより波形測定システムを構成している。
【００２１】
積分回路１は積分ゲートのＯＮ／ＯＦＦ制御によりアナログ入力電圧の積分が行われる周知の積分回路で、積分ゲートがＯＮの間に積分が行われ、ＯＦＦの間にその積分値が出力されるとともに積分器のリセットが行われる。デジタイズ回路２は、積分回路１から出力された積分値をデジタル化するものである。ゲート制御回路３は、積分回路１の積分ゲートのオン・オフを制御するもので、ゲート制御信号を出力する。位相シフト回路４は、ゲート制御回路３から出力されたゲート制御信号の位相を所定時間分シフトするものである。ＣＰＵ５、メモリ６、および表示装置７は前述の図６に示したものと同様のものであり、ここではその構成の説明は省略する。
【００２２】
上述の積分型Ａ／Ｄ変換器では、アナログ入力電圧が一定の繰り返し周期であることを利用し、アナログ入力電圧の第１の周期とこれに続く第２の周期の２つの周期を使用して積分が行われ、その積分出力を基にＡ／Ｄ変換が行われる。
【００２３】
図２は、上述の積分型Ａ／Ｄ変換器の積分動作を示す図である。同図において、Ｔは被測定対象とされる装置のアナログ電圧の周期に応じて任意に設定される積分期間で、アナログ入力電圧の周期と一致しており、この積分期間Ｔに対し、２Ｔの期間を使用して積分が行われる。ｔは本システムに予め設定されている単位積分時間で、ゲート制御回路３はこの単位積分時間ｔに基づいて積分ゲートのＯＮ／ＯＦＦ制御を行う。
【００２４】
前半の積分期間Ｔ（アナログ入力電圧の第１の周期）では、ＯＮ／ＯＦＦが単位積分時間ｔ毎に繰り返されるゲート制御信号を基に積分ゲートが制御されて積分が行われ（斜線部）、積分回路１からはその単位積分時間ｔ毎に積分出力が行われる。後半の積分期間Ｔ（アナログ入力電圧の第２の周期）では、ゲート制御信号の位相を位相シフト回路４により単位積分時間ｔだけ遅延させた信号で積分ゲートが制御され、前半の周期Ｔの際に積分されなかたった残りの部分（斜線部）が積分される。
【００２５】
ここで、積分期間Ｔは、アナログ入力電圧の周期に応じて任意に設定可能であり、本実施例の場合、Ｔ＝２ｎｔ（ｎ＝１，２，３，．．．）の条件を満たす値に設定される。積分期間Ｔとして設定できる最小分解能は２ｔとなるため、ｔを小さくすれば積分期間Ｔは実用上殆ど任意の時間長に設定できることになる。また、本実施例では、アナログ入力電圧の積分は単位積分時間ｔ毎に行われるので、積分期間Ｔが長く設定されても、積分回路のリーク、デジタイズ回路のオーバーフローなどが生じることはない。
【００２６】
上記のようにして積分回路１により単位積分時間毎に積分された値はその都度デジタイザ回路２に出力され、デジタイザ回路２によりデジタル化され、測定データとしてＣＰＵバス上に送出される。
【００２７】
波形測定システムでは、波形測定データ値Ｖは、積分回路１において第ｍ番目にｔ時間積分した値がデジタイズ回路２にてデジタル化された値をｖ（ｍ）とすると、
【００２８】
【数１】
0003732588.tif 000002
で与えられる。
【００２９】
上述のようにして２Ｔの期間を使用した測定が行われると、続いて、時間αの後に次回の測定、すなわち２Ｔの期間を使用したＡ／Ｄ変換が開始される。ここで、時間αはシステムの都合で変えてもよく、アナログ入力電圧の周期との関係は考慮する必要はない。
【００３０】
＜実施例２＞
上述の第１の実施例の積分型Ａ／Ｄ変換器では、積分期間Ｔは、Ｔ＝２ｎｔ（ｎ＝１，２，３，．．．）の条件を満たすように設定されているが、この条件をＴ＝（２ｎ−１）ｔ（ｎ＝１，２，３，．．．）とすれば、図３に示すように前半の周期Ｔにおけるゲート制御信号に対して、後半の周期Ｔにおけるゲート制御信号は反転したものとなり、位相シフト回路４を設ける必要がなくなる。
【００３１】
この場合の波形測定データ値Ｖは、積分回路１において第ｍ番目にｔ時間積分した値がデジタイズ回路２にてデジタル化された値をｖ（ｍ）とすると、
【００３２】
【数２】
0003732588.tif 000003
で与えられる。
【００３３】
本実施例の積分型Ａ／Ｄ変換器においても、上述の第１の実施例の場合と同様積分期間Ｔは被測定対象とされる装置のアナログ電圧の周期に応じて任意に設定できる。また、積分期間Ｔが長く設定されても、積分回路のリーク、デジタイズ回路のオーバーフローなどが生じることもない。
【００３４】
＜実施例３＞
図４は本発明の第３の実施例の積分型Ａ／Ｄ変換器を備える波形測定システムの回路構成図である。
【００３５】
図４において、積分型Ａ／Ｄ変換器は、アナログ入力電圧をそれぞれ入力とする積分回路１１，１１’と、これら積分回路１１，１１’の出力をそれぞれデジタル化するデジタイズ回路１２，１２’と、各積分回路１１，１１’の積分ゲートを制御するためのゲート制御信号を出力するゲート制御回路１３と、積分回路１１’のゲート制御信号入力ラインに設けられた位相反転回路１４より構成され、図１と同様ＣＰＵバスを介してＣＰＵ５と接続されている。
【００３６】
ゲート制御回路１３は、単位積分時間ｔ毎にＯＮ／ＯＦＦが切り替わるゲート制御信号を出力する。積分回路１１にはゲート制御回路１３からのゲート制御信号がそのまま入力される。積分回路１１’には、ゲート制御信号入力ラインに位相反転回路１４が設けられているので、ゲート制御回路１３からのゲート制御信号の反転信号が入力される。すなわち、図５に示すように、積分回路１１の積分ゲートを制御する信号を反転した信号により、積分回路１１’の積分ゲートの制御が行われる。この構成により、上述の第１および第２の実施例のように２Ｔの期間を使用して測定を行う必要がなくなり、期間Ｔだけで測定を行うことが可能になっている。
【００３７】
本実施例の積分型Ａ／Ｄ変換器においても、希望積分時間Ｔはアナログ入力電圧の周期に応じて任意に設定可能であり、また、積分期間Ｔが長く設定されても、積分回路のリーク、デジタイズ回路のオーバーフローなどが生じることもないことから、上述の第１および第２の実施例の場合と同様の優位性を得る。
【００３８】
【発明の効果】
以上説明したように本発明によれば、積分期間をアナログ入力電圧の周期に応じて任意に設定できる積分型Ａ／Ｄ変換器を、予め設定された単位積分時間を単位周期にＯＮ／ＯＦＦが繰り返される制御信号に基づいて積分回路を制御するといった簡単な構成で実現できる。
【００３９】
また、アナログ入力電圧の積分は単位積分時間毎に行われるので、積分期間が長く設定されても、従来のように積分回路のリーク、デジタイズ回路のオーバーフローなどが生じることはなく、測定精度の高い積分型Ａ／Ｄ変換器を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例の積分型Ａ／Ｄ変換器を備える波形測定システムの回路構成図である。
【図２】図１に示すの積分型Ａ／Ｄ変換器の積分動作を示す図である。
【図３】本発明の第２の実施例の積分型Ａ／Ｄ変換器におけるゲート制御信号を示す図である。
【図４】本発明の第３の実施例の積分型Ａ／Ｄ変換器を備える波形測定システムの回路構成図である。
【図５】積分回路１１，１１’をそれぞれ制御するゲート制御信号を示す図である。
【図６】従来の積分型Ａ／Ｄ変換器を備える波形測定システムの一例を示すブロック図である。
【図７】図６に示す積分型Ａ／Ｄ変換器の積分動作を示す図である。
【符号の説明】
１，１１，１１’  積分回路
２，１２，１２’  デジタイズ回路
３，１３  ゲート制御回路
４  位相シフト回路
１４  位相反転回路
【図１】
0003732588.tif 000004
【図２】
0003732588.tif 000005
【図３】
0003732588.tif 000006
【図４】
0003732588.tif 000007
【図５】
0003732588.tif 000008
【図６】
0003732588.tif 000009
【図７】
0003732588.tif 000010