(57)【特許請求の範囲】
【請求項１】
遅延解析データを格納した遅延解析データベースと、
上記遅延解析データベースに格納された遅延解析データを使用して会話型で解析対象となる回路のディレイ解析を行う会話型ディレイ解析システムであって、
上記会話型ディレイ解析システムは、エラーパスを階層で区分けし、更に信号の伝播方向毎にグループ化して、階層毎に、信号伝播方向毎にエラーパス数とエラーでないパス数の比率を円グラフで表示する手段と、
エラー箇所の解析対象となる回路の円グラフ上の点を指定することにより、円グラフ上のエラーパス数の比率を表示した領域、あるいは、エラーでないパス数の比率を表示した領域が選択されたとき、
上記選択されたエラーパス数の比率を表示した領域あるいはエラーでないパス数の比率を表示した領域に対応するエラーパスについて、上記円グラフで表示されていた階層の下位の階層のエラーパス数とエラーでないパス数の比率を円グラフで上記表示手段に表示させる手段とを備えた
ことを特徴とする電子回路の会話型ディレイ解析システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子回路の設計にあたり、電子回路の遅延時間を解析する会話型ディレイ解析システムに関し、特に本発明は、大規模な回路のディレイ解析を効率的に行うことができる電子回路の会話型ディレイ解析システムに関するものである。
【０００２】
【従来の技術】
電子回路のディレイ解析において、解析すべきフリップフロップ（以下ＦＦという）間パス数は、対象となる回路の性能や規模に比例して増大する傾向にある。大規模な回路のディレイ解析ともなると、ディレイ的なエラーパス数は数百パス〜数千パスになることも考えられる。
【０００３】
回路設計者は、会話型ディレイ解析システムを利用し、エラーパスを選択し、エラー箇所、エラー原因の調査を行う。効率的なディレイ解析を行うためには、多数あるエラーの中から、重要度の高いパスから解析することが望ましい。
次に図１３に示す回路のディレイ解析を例として、従来の会話型ディレイ解析について説明する。
【０００４】
図１３はプリント板上に４個のＭＣＭ（Multi Chip Module ：複数個のＬＳＩを搭載できる部品、プリント板とＬＳＩの中間階層）を搭載した回路を示しており、各ＭＣＭ１〜ＭＣＭ４は複数のＬＳＩから構成されている。なお、同図において、網かけ部分はディレイチェックエラーのＬＳＩを示している。
図１４は従来のディレイ解析の処理フローであり、回路設計者は、まず、会話型ディレイ解析システムに対し、図１３に示す回路におけるディレイ時間が長くエラーとなるＬＳＩを含むＭＣＭ一覧リストの作成、表示を指示する。これにより、ディスプレイ画面上には図１５に示すＭＣＭ一覧リストを表示される。
【０００５】
次に回路設計者はディスプレイ画面上で、ＭＣＭ一覧リストの中から解析したいＭＣＭを選択する（例えばＭＣＭ２）。これにより、図１６に示すように、選択されたＭＣＭ上のエラーＬＳＩの一覧リストが表示される。
そこで、回路設計者はディスプレイ画面上で、ＬＳＩ一覧リストの中から解析したいＬＩＳを選択する（例えばＬＳＩ５）。これにより、図１７に示すように、ＬＳＩのエラーピンリストが表示される。例えば、図１７の一行目においては、ＭＣＭ２のＬＳＩ５の機能ブロックＡＡＡ７７のピン番号１Ｄがエラーピンであり、立ち上がり時の積算ディレイ値（UPDELAY)が９２００(ps)、立ち下がり時の積算ディレイ値（DNDELAY)が９４００(ps)であることが表示される。なお、上記積算ディレイ値は受け側のピンのディレイ値として表示される。
【０００６】
回路設計者は上記図１７のエラーピンリストの中から解析したいエラーピンを選択し、各種解析処理を行う。
【０００７】
【発明が解決しようとする課題】
上記した従来の方法は、図１７に示すようにエラーピンリスト上にエラーピン名、積算ディレイ値しか表示されず、エラーパスの重要度を判断する要素が乏しく、また、解析中のエラーパスの対象回路全体に対する位置付けが不明確であった。このため、重要度の高いパスを選択することが困難であり、解析するエラーパスの選択に時間がかかるといった問題があった。
【０００８】
本発明は上記した従来技術の問題点を解決するために成されたものであり、本発明の目的は、重要度の高いパスを認識することができ、早期にそのパスの解析をすることができるとともに、高速なエラーパスの指定が可能な電子回路の会話型ディレイ解析システムを提供することである。
【０００９】
【課題を解決するための手段】
図１は本発明の原理図である。
同図において、１は遅延解析データを格納した遅延解析データベース、２は会話型ディレイ解析システム、３は表示手段である。
前記課題を解決するため、本発明においては、階層的エラーパス情報の円グラフ表示および階層的エラーパス情報からの解析対象の指定して電子回路のディレイ解析を行う。
会話型ディレイ解析システム２は遅延解析データベース１に格納された遅延解析データに基づき、表示手段３上に図１に示すようにエラーパス数とその比率を円グラフで表示する。上記表示は、プリント板、ＭＣＭレベル、ＬＳＩレベル、もしくは、ＬＳＩ内の各層レベル等のようにエラーパスを階層で区分けし、信号の伝播方向毎にグループ分けして行われる。
【００１０】
回路設計者がディレイ解析を行うため、解析したい円グラフを指定すると、表示された階層の下位の階層のエラーパス情報が表示される。例えばＭＣＭレベルで表示されているときに、特定のＭＣＭを指定するとそのＬＳＩレベルのエラーパス情報が円グラフで表示される。
上記のようにして順次円グラフを指定していき、ＬＳＩのエラーピンリストが表示されると、回路設計者は解析したいエラーピンを選択し、各種解析処理を行う。
【００１１】
本発明の請求項１の発明においては、上記のように、ディレイ解析の対象となる回路のパスのエラーパス情報を、円グラフで表示し、表示された円グラフを指定して、下位の階層のエラーパス情報を表示するようにしたので、解析中のエラーパスの対象回路全体に対する位置付けを容易に把握することができ、重要度の高いパスを早期に認識することができる。
【００１３】
【発明の実施形態】
図２は本発明の実施例のディレイ解析システムの全体構成を示す図である。
同図において、１１は解析対象となる回路の接続関係を記述したデータを格納する回路データベース、１２は解析対象の回路の各パスの遅延時間を記述した遅延時間データを格納する遅延時間ファイル、１３は本発明の会話型ディレイ解析システムにおいて使用される遅延解析データを作成する遅延解析データ作成処理部であり、遅延解析データ作成処理部１３は回路データベース１１と遅延時間ファイル１２のデータに基づき、各パスの遅延時間を積算し前記図１７に示したエラーピンリストに相当したデータを作成する。
【００１４】
１４は上記遅延解析データ作成処理部１３において作成された遅延解析データが格納される遅延解析データベースである。
１５は会話型ディレイ解析システムであり、回路設計者は会話型ディレイ解析システム１４を使用して、ディスプレイ１６上に解析データを表示させ後述するように会話型で電子回路の遅延時間解析を行う。
【００１５】
次に本発明の実施例によるディレイ解析について説明する。
（１）階層エラーパス情報からの指定
図３は本実施例の処理フローを示す図であり、同図により、図１３に示したプリント板／ＭＣＭ／ＬＳＩの階層について、階層的エラーパス情報からエラーパスを指定する方法について説明する。
(a) 回路設計者は、上記した会話型ディレイ解析システム１５に対して、ＭＣＭレベルでのエラーパス情報の表示を指示する。これにより、ディスプレイ１６上には、図４に示すＭＣＭレベルのエラーパス情報が表示される。なお、同図において、例えば、ＡはＭＣＭ１のＬＳＩ上のＦＦからＭＣＭ２のＬＳＩ上のＦＦへ送り込んでいるパスを示し、ＢはＭＣＭ１のあるＬＳＩ上のＦＦからＭＣＭ１にあるＬＳＩのＦＦに送り込んでいるパスを示し、また円グラフの右側と左側に表示された数字はそれぞれ、エラーでないパス数、エラーパス数を示している。
(b) 回路設計者は、ディスプレイ１６に表示されたＭＣＭ１レベルのエラーパス情報から、ＭＣＭ２に関連するエラーパスが多いこと、ＭＣＭ３→ＭＣＭ２のパスにエラーが多いことを認識する。そこで、回路設計者は、図４の網かけ部分のエラーパスを解析するため、同図の★をマウス等によりヒットする（エラーでないパスを解析する場合は、▲をヒットする）。
(c) これにより、ディスプレイ１６上には、図５に示すようにＭＣＭ３→ＭＣＭ２のパスのＬＳＩレベルのエラーパス情報が表示される。なお、同図のＣはＬＳＩＣ上のＦＦからＬＳＩ５上のＦＦへ送り込んでいるパス数を示す。
(d) ディスプレイ１６に表示されたＬＳＩレベルのエラーパス情報から、回路設計者はＬＳＩＣ→ＬＳＩ５のパスのエラーが多いことを認識し、同図の網かけ部分の解析をするため、同図の★をマウス等によりヒットする。
(e) 上記操作により、図６に示すように、ヒットしたＬＳＩに対応するエラーピンリストが表示される。なお、図６は前記した図１７と同様、例えば第１行目はＭＣＭ２のＬＳＩ５の機能ブロックＡＡＡ７７のピン番号１Ｄがエラーピンであり、立ち上がり時の積算ディレイ値（UPDELAY)が９２００(ps)、立ち下がり時の積算ディレイ値（DNDELAY)が９４００(ps)であることを示している。
(f) 回路設計者は上記図６のエラーピンリストの中から解析したいエラーピンを選択し、各種解析処理を行う。
【００１６】
以上のように、本実施例においては、ＭＣＭレベルでのエラーパス情報、ＬＳＩレベルでのエラーパス情報を表示し、回路設計者が全体のエラーパス情報を参照し解析対象となるエラーパスを選択しているので、重要度の高いパスを容易に認識することができ、早期にそのパスの解析をすることができる。また、高速なエラーパスの指定が可能となる。
（２）ディレイ分布図からの指定
図７はディレイ分布図から解析対象となるエラーパスを指定する場合の処理フローを示す図であり、同図により、ディレイ分布図から解析対象となるエラーパスを指定する方法について説明する。
(a) 回路設計者は、上記した会話型ディレイ解析システム１５に対して、ディレイ分布図の表示を指示する。これにより、ディスプレイ１６上には、図８に示すディレイ分布図が表示される。なお、同図において、縦軸はディレイ区間値、縦軸はパス数（常用対数で表示されている）であり、例えば同図の★１は、ディレイ値が２０００(ps)以上、３０００(ps)未満のディレイのパス数の区間を示している。また、同図の★３で示したディレイ区間は許容値（ディレイ的なエラーの判別をする基準値：この例では６５００(ps)）が含まれる区間であり、この区間を越えたディレイ区間（７０００(ps)以上の区間）は上記許容値を越えている区間である。さらに、同図の★４で示したディレイ区間はディレイ値が２０００(ps)未満の区間、★５で示したディレイ区間はディレイ値が１１０００(ps)以上の区間であり、それぞれディレイ値がエラーに結び付かない解析対象外の区間である。
(b) 回路設計者は、表示されたディレイ分布図を参照して、許容値とかけ離れたディレイのパスがあることを認識して、例えば、図８の★Ａ（１０００(ps)以上、１１０００(ps)未満のバー）をマウス等により指定する。
(c) 上記操作により、図９に示すように操作したバーに対応するエラーピンリストが表示される。
(d）回路設計者は上記図９のエラーピンリストの中から解析したいエラーピンを選択し、各種解析処理を行う。
【００１７】
以上のように、ディレイ分布図を表示して、回路設計者が全体のディレイ分布を参照し解析対象となるエラーパスを選択することで、高速なエラーパスの指定が可能となるとともに、問題となるパスを容易に認識することができ、早期にそのパスの解析をすることができる。
（３）階層エラーパス情報からの指定
上記（１）では、プリント板／ＭＣＭ／ＬＳＩの階層について、階層エラーパス情報から解析対象となるエラーパスを指定する方法について説明したが、ＬＳＩ以外の階層を持つ回路についても階層エラーパス情報からエラーパスを指定することができる。
【００１８】
図１０はＬＳＩの下位にＬＡＹ１〜ＬＡＹ４の階層がある回路の一例を示す図であり、同図の階層ＬＡＹ１〜ＬＡＹ４はディレイチェックエラーのＦＦを持つ階層を示している。
この場合にも、前記した図３の処理フローにより、図１０に示した階層について、階層的エラーパス情報からエラーパスを指定することができる。
【００１９】
すなわち、前記（１）(a) で説明したように、回路設計者は、会話型ディレイ解析システム１５に対して、ＬＡＹ１〜ＬＡＹ４レベルでのエラーパス情報の表示を指示する。これにより、ディスプレイ１６上には、前記した図４と同様、図１１に示すＬＡＹ１〜ＬＡＹ４レベルのエラーパス情報が表示される。
そこで、回路設計者は、ディスプレイ１６に表示されたＬＡＹ１〜ＬＡＹ４レベルのエラーパス情報から、図１１の網かけ部分を解析するため、同図の★をマウス等によりヒットする。
【００２０】
上記操作により、図１２に示すようにエラーピンリストが表示され、回路設計者は上記図１２のエラーピンリストの中から解析したいエラーピンを選択し、各種解析処理を行うことができる。
また、プリント板より上位の階層が存在した場合についても同様であり、回路規模が大きくなれば、それに応じてディレイパス数も増加するので、上記実施例の方法を用いることにより、より大きな効果を得ることができる。
【００２１】
【発明の効果】
以上説明したように、本発明においては、ディレイ解析の対象となる回路のパスのエラーパス情報を、円グラフで表示し、表示された円グラフを指定して、下位の階層のエラーパス情報を表示するようにしたので、以下の効果を得ることができる。
（１）解析中のエラーパスの対象回路全体に対する位置付けを容易に把握することができ、重要度の高いパスを早期に認識することができる。
することができる。
（２）円グラフで表示されたエラーパス情報を作成、表示することができるので、対象回路の特性や問題点を認識してディレイ解析を行うことができる。
【図面の簡単な説明】
【図１】本発明の原理図である。
【図２】本発明の実施例のディレイ解析システムの全体構成を示す図である。
【図３】階層エラーパス情報から指定する場合の処理フローを示す図である。
【図４】ＭＣＭレベルのエラーパス情報の表示態様の一例を示す図である。
【図５】ＬＳＩレベルのエラーパス情報の表示態様の一例を示す図である。
【図６】エラーピンリストの表示態様の一例を示す図である。
【図７】ディレイ分布図からの指定する場合の処理フローを示す図である。
【図８】ディレイ分布図の表示態様の一例を示す図である。
【図９】エラーピンリストの表示態様の一例を示す図である。
【図１０】ＬＳＩの下位にＬＡＹ１〜ＬＡＹ４の階層がある回路の一例を示す図である。
【図１１】ＬＳＩの下位レベルのエラーパス情報の表示態様の一例を示す図である。
【図１２】エラーピンリストの表示態様の一例を示す図である。
【図１３】プリント板上に複数のＭＣＭを搭載した回路の一例を示す図である。
【図１４】従来のディレイ解析の処理フローを示す図である。
【図１５】従来例において表示されるエラーのＭＣＭ一覧リストを示す図である。
【図１６】従来例において表示されるエラーのＬＳＩ一覧リストを示す図である。
【図１７】従来例において表示されるエラーピンリストの一例を示す図である。
【符号の説明】
１        遅延解析データベース
２        会話型ディレイ解析システム
３        表示手段
１１      回路データベース
１２      遅延時間ファイル
１３      遅延解析データ作成処理部
１４      遅延解析データベース
１５      会話型ディレイ解析システム
１６      ディスプレイ
【図１】
0003838679.tif 000002
【図２】
0003838679.tif 000003
【図３】
0003838679.tif 000004
【図４】
0003838679.tif 000005
【図５】
0003838679.tif 000006
【図６】
0003838679.tif 000007
【図７】
0003838679.tif 000008
【図８】
0003838679.tif 000009
【図９】
0003838679.tif 000010
【図１０】
0003838679.tif 000011
【図１１】
0003838679.tif 000012
【図１２】
0003838679.tif 000013
【図１３】
0003838679.tif 000014
【図１４】
0003838679.tif 000015
【図１５】
0003838679.tif 000016
【図１６】
0003838679.tif 000017
【図１７】
0003838679.tif 000018