(57)【特許請求の範囲】
【請求項１】
基板上に画素スイッチング用素子を形成する工程と、
前記画素スイッチング用素子の上方に研磨処理に対するストッパ層を形成する工程と、
前記ストッパ層上に前記ストッパ層の表面段差以上の厚みを有する一の層間絶縁膜を形成する工程と、
前記ストッパ層の表面が露出するまで前記一の層間絶縁膜を研磨する工程と、
前記研磨された一の層間絶縁膜上に他の層間絶縁膜を形成する工程と、
該他の層間絶縁膜上にコンタクトホールを介して前記画素スイッチング用素子に電気的に接続されるように画素電極を形成する工程と
を含むことを特徴とする電気光学装置の製造方法。
【請求項２】
前記他の層間絶縁膜は平坦であることを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項３】
前記ストッパ層を形成する工程は、コンタクトホールを介して前記画素スイッチング用素子に電気的に接続されるようにデータ線を形成する工程を含み、
前記ストッパ層は、前記データ線の少なくとも一部からなることを特徴とする請求項１又は２に記載の電気光学装置の製造方法。
【請求項４】
前記データ線を形成する工程は、前記データ線を複数の導電膜から積層形成する工程を含み、
前記ストッパ層は、前記複数の導電膜のうち最上に位置するものの少なくとも一部からなることを特徴とする請求項３に記載の電気光学装置の製造方法。
【請求項５】
前記ストッパ層を形成する工程は、コンタクトホールを介して前記画素スイッチング用素子に電気的に接続されるようにデータ線を形成すると同時に前記データ線を構成する導電膜と同一層から前記データ線とは異なる個所に前記ストッパ層を形成する工程を含むことを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項６】
前記ストッパ層を形成する工程は、前記画素電極と前記画素スイッチング用素子との間に介在する中継用導電層を形成する工程を含み、
前記ストッパ層は、前記中継用導電層の少なくとも一部からなることを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項７】
前記ストッパ層を形成する工程は、前記画素電極と前記画素スイッチング用素子との間に介在する中継用導電層を形成すると同時に前記中継用導電層と同一層から前記中継用導電層とは異なる個所に前記ストッパ層を形成する工程を含むことを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項８】
前記画素スイッチング用素子の上方に、コンタクトホールを介して前記画素スイッチング用素子に電気的に接続されるようにデータ線を形成する工程を更に含み、
前記ストッパ層を形成する工程では、前記データ線上に前記ストッパ層を形成することを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項９】
前記ストッパ層を形成する工程は、前記基板及び前記ストッパ層の間にある全ての膜が堆積された前記基板上の所定個所に前記ストッパ層を形成する工程を含むことを特徴とする請求項１に記載の電気光学装置の製造方法。
【請求項１０】
前記基板並びに前記基板及び前記ストッパ層の間にある膜のうち少なくとも一つは、前記画素スイッチング用素子及びその配線の少なくとも一部に対向する部分が溝状に窪んで形成されていることを特徴とする請求項１から９のいずれか一項に記載の電気光学装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気光学装置の製造方法及び電気光学装置の技術分野に属し、特に基板と画素電極との間に、薄膜トランジスタ（Thin Film Transistor:以下適宜、ＴＦＴと称す）、薄膜ダイオード（Thin Film Diode:以下適宜、ＴＦＤと称す）等の画素スイッチング用素子やこれに接続されるデータ線、走査線、容量線などの配線等が層間絶縁膜を介して積層形成される形式の電気光学装置の製造方法及び電気光学装置の技術分野に属する。
【０００２】
【背景技術】
従来この種の電気光学装置は、一対の基板間に液晶等の電気光学物質が挟持されてなり、一方の基板には、マトリクス状に複数の画素電極が設けられる。ここで、画素電極表面に段差や凹凸があったのでは、液晶の配向不良等による表示不良を招く。より詳細には、このような段差や凹凸は画素電極表面に設けられる配向膜表面の段差や凹凸となって、そのラビング処理時におけるラビングむらを招き、当該ラビング処理により規定される液晶の配向不良が引き起こされて、最終的には画像表示品質の低下を招くのである。通常は、このような段差や凹凸によるラビングむらを最小限に抑えるために、画素部における装置構成に依存して決まる最も大きい段差（例えば、データ線に沿った段差）に沿ってラビング処理が施される。但し、このようにラビング処理を施すと、特に３枚の電気光学装置を３枚のライトバルブとして組み合わせて用いる複板式カラープロジェクタの場合には、３つの光を合成するために３枚のライトバルブのうちの１枚を反転させて使用するため、１枚のライトバルブでは視認不可能な程度のラビングむらによる色むらが、３枚のライトバルブを組み合わせることで増長されて視認可能な程度の色むらとなってしまう事態を招く。
【０００３】
このため、一方の基板上において画素電極の下地膜となる最上層の層間絶縁膜の表面を平坦化することが好ましい。即ち、最上層の層間絶縁膜を平坦化すれば、基本的にラビングむらを低減できる。更に、前述した複板式カラープロジェクタの場合にも、反転して使用される１枚のライトバルブとそれ以外の２枚のライトバルブとの間で、ラビングむらの傾向を同じにできるラビング方向を選択可能となるため、前述した光合成時における表示むらの増長作用を抑えることも可能となる。これに加えて、段差のない配向膜を設ければ、良好な垂直配向も可能となり高コントラストの表示に繋がる。
【０００４】
そこで従来は、最上層の層間絶縁膜の表面を、有機膜をスピンコートした平坦化膜から形成したりする。
【０００５】
最上層の層間絶縁膜としての平坦化膜をスピンコートした有機膜から形成する場合には、例えば有機ＳＯＧ（スピン・オン・グラス）や有機ポリイミド膜であれば、欠陥が少ない平坦化膜を形成するために、１０００ｎｍ（ナノ・メーター）程度の比較的厚い膜を形成することで、画素電極下の最上層の層間絶縁膜の表面を平坦化する方法が用いられている。これにより、液晶のディスクリネーションの影響を抑えることができ、画素の高開口率化を実現できる。
【０００６】
【発明が解決しようとする課題】
しかしながら、有機膜をスピンコートする技術による平坦化の場合には、比較的厚く形成するのには向いており、５００ｎｍ以上の段差を吸収することは可能であるが、装置使用時の光による有機膜の劣化が顕著であるという根本的な問題点がある。特に強い光を用いるプロジェクタ用途の場合などには、この問題点は非常に深刻化してしまう。更に、有機膜のスピンコートにより分厚い平坦化膜を形成すると、この厚みに応じてコンタクトホールを開孔する工程がやはり非常に困難になるという問題点もある。
【０００７】
そこで、このような耐光性の問題と膜厚の問題を解決するために、半導体製造装置の技術分野等で用いられている研磨処理を応用して平坦化を図ることが考えられる。
【０００８】
しかしながら、単純にこの種の電気光学装置における層間絶縁膜に対して研磨処理を施す場合を考えると、低温形成可能なＰＳＧ等を厚く（例えば、１０００ｎｍ程度）積むと、その下の膜に対する応力が強く発生して、クラックが生じ易くなるという問題点がある。特に研磨処理を施す時に、研磨対象たる層間絶縁膜と、その下に位置する配線や導電膜或は他の層間絶縁膜との界面にクラックが入り易い。更に、１０００ｎｍ程度の比較的厚い層間絶縁膜を形成すると、既存の薄膜形成技術によれば、表面がボソボソに荒れてしまうため、研磨処理を施すこと自体が困難となってしまう。逆に、最上層の層間絶縁膜の下にあるデータ線、走査線、半導体層等の厚みを通常の厚みに設定してある場合に、研磨処理の研磨対象となる層間絶縁膜を薄く（例えば、５００ｎｍ以下に）しようとすると、実際には、最上層の層間絶縁膜の表面におけるこれらの配線等が存在する個所の高さと存在しない個所の高さとの差（例えば、５００ｎｍ以上）を、研磨により吸収できなってしまう。即ち、画素電極下に設けられる最上層の層間絶縁膜の表面が完全には平坦化できなくなってしまうという問題点が生じる。
【０００９】
更に、この種の電気光学装置においては、画素電極と画素スイッチング用素子とは、相互に電気接続される必要があるが、両者間には、走査線、容量線、データ線等の配線及びこれらを相互に電気的絶縁するための複数の層間絶縁膜を含む、例えば１０００ｎｍ程度又はそれ以上に厚い積層構造が存在するため、両者間を電気接続するためのコンタクトホールを開孔するのは基本的に困難である。従って、仮に上述したクラックの発生を低減しつつ分厚い層間絶縁膜を平坦化用に形成できたとしても、今度は、この厚みに応じてコンタクトホールを開孔する工程が非常に困難になるという問題点もある。
【００１０】
そして時間管理により研磨処理をストップさせる技術の場合には、研磨時間と研磨量との関係には一般にバラツキが大きいため、研磨量が不足して、段差が残ってしまったり、研磨量が過剰であり、配線や電極が露出してしまったりし、最終的に平坦な表面を得ることは困難であり、更に研磨の結果として微視的に見て荒れた表面しか得られないというという問題点がある。特に、実際には基板の反り等に起因して、局所的に研磨量が不足したり過剰となったりするので、この問題点は実践上極めて重大である。
【００１１】
本発明は上述の問題点に鑑みなされたものであり、比較的容易に画素電極を平坦化可能であると共に画素スイッチング用素子と画素電極とをコンタクトホールを介して比較的容易に電気接続可能であり、高品位の画像表示が可能な電気光学装置の製造方法及び該方法により製造された電気光学装置を提供することを課題とする。
【００１２】
【課題を解決するための手段】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に画素スイッチング用素子を形成する工程と、前記画素スイッチング用素子の上方に研磨処理に対するストッパ層を形成する工程と、前記ストッパ層上に前記ストッパ層の表面段差以上の厚みを有する一の層間絶縁膜を形成する工程と、前記ストッパ層の表面が露出するまで前記一の層間絶縁膜を研磨する工程と、前記研磨された一の層間絶縁膜上に他の層間絶縁膜を形成する工程と、該他の層間絶縁膜上にコンタクトホールを介して前記画素スイッチング用素子に接続されるように画素電極を形成する工程とを含む。
【００１３】
本発明の電気光学装置の製造方法によれば、先ず、基板上に、例えばＴＦＴ素子、ＴＦＤ素子等の画素スイッチング用素子が形成され、この画素スイッチング用素子の上方に、例えば層間絶縁膜等を介して研磨処理に対するストッパ層が形成され、更に、このストッパ層上に一の層間絶縁膜が形成される。従ってこの時点で、基板及び一の層間絶縁膜の間に存在する画素スイッチング素子やその配線などにより、一の層間絶縁膜の表面には段差が生じている。続いて、一の層間絶縁膜が研磨されるが、ここで一の層間絶縁膜はストッパ層の表面段差以上の厚みを有すると共にストッパ層と比べて研磨され易いので、ストッパ層の最も高くに位置する個所における表面が露出する以前に、一の層間絶縁膜の表面の段差は研磨により消滅する。そして、ストッパ層の表面が露出すると、研磨処理をストップ（停止）する。次に、研磨された一の層間絶縁膜上に他の層間絶縁膜が形成される。最後に、このように形成された他の層間絶縁膜上に、コンタクトホールを介して画素スイッチング用素子に接続されるように画素電極が形成される。
【００１４】
以上のように、研磨処理を時間管理ではなくストッパ層を用いてストップするので、研磨時間と研磨量との関係にバラツキがあっても、一の層間絶縁膜の膜厚制御に応じた高い精度で研磨量（研磨する膜厚）を制御できる。このため、前述した従来例の如く研磨量が不足して段差が残ったり、研磨量が過剰で配線が断線したり、ショートしたり、寄生容量が増加したりする事態を未然防止できる。そして、前述した従来例の如く研磨処理により平坦化膜が薄くなり過ぎたるのを防ぐために研磨処理の対象となる平坦化膜を安全率を見込んで必要以上に厚くしなくてもよいので、表面の段差をとるのに最小限必要な膜厚の平坦化膜、即ち薄い一の層間絶縁膜を用いることができる。このため、一の層間絶縁膜によるストレスを低減でき、これによるクラックの発生も効果的に防ぐことが可能となる。更に、研磨処理後の一の層間絶縁膜の表面が微視的に見て荒らくても、その上に他の層間絶縁膜を形成するので、画素電極の下地表面として荒れの少ない表面を得ることが出来る。同時に、研磨処理により露出したストッパ層を他の層間絶縁膜により覆えるので、露出したストッパ層が、たとえ導電膜から構成されていても、ストッパ層と画素電極等とがショートすることもない。しかも、当該他の層間絶縁膜は、荒れの少ない表面を提供すると共にストッパ層を覆うに足りる膜厚だけ形成すればよく、その膜厚は非常に薄くてよい。従って、以上のように夫々薄く形成可能な一及び他の層間絶縁膜を含む積層構造に開孔される画素電極と画素スイッチング用素子とを接続するためのコンタクトホールの長さも短くて済む。
【００１５】
以上の結果、本発明の電気光学装置の製造方法によれば、比較的容易に画素電極を平坦化可能であり、画素スイッチング用素子と画素電極とをコンタクトホールを介して比較的容易に電気接続可能である。この結果、段差のない画素電極を画素スイッチング用素子によりコンタクトホールを介して駆動することにより高品位の画像表示が可能な電気光学装置を製造できる。
【００１６】
本発明の電気光学装置の製造方法の一の態様では、前記研磨処理は、ＣＭＰ処理からなる。
【００１７】
この態様によれば、研磨工程における研磨制御が容易であり、膜厚制御に応じた高い精度で研磨量を制御できる。
【００１８】
本発明の電気光学装置の製造方法の他の態様では、前記ストッパ層を形成する工程は、コンタクトホールを介して前記画素スイッチング用素子に接続されるようにデータ線を形成する工程を含み、前記ストッパ層は、前記データ線の少なくとも一部からなる。
【００１９】
この態様によれば、画素スイッチング用素子の上方に、例えば層間絶縁膜等を介してＡｌ（アルミニウム）等からなるデータ線が形成される。そして、この上に酸化シリコン膜等から形成された一の層間絶縁膜が研磨され、ストッパ層としてのデータ線の表面が露出すると、研磨処理をストップする。次に、研磨された一の層間絶縁膜上に、酸化シリコン膜等から他の層間絶縁膜が形成され、更に画素電極が形成される。従って、データ線をデータ線本来の機能に加えて、研磨処理に対するストッパ層としても機能させられるので、ストッパ層を別途形成する必要がなく、製造工程上有利である。また、研磨処理により露出したデータ線を他の層間絶縁膜により覆えるので、露出したデータ線と画素電極等とがショートすることもない。
【００２０】
本発明の電気光学装置の製造方法の他の態様では、前記データ線を形成する工程は、前記データ線を複数の導電膜から積層形成する工程を含み、前記ストッパ層は、前記複数の導電膜のうち最上に位置するものの少なくとも一部からなる。
【００２１】
この態様によれば、画素スイッチング用素子の上方に、例えば層間絶縁膜等を介してＡｌ、Ｗ（タングステン）、Ｔｉ（チタン）、Ｍｏ（モリブデン）、Ｔａ（タンタル）、Ｃｒ（クロム）、ポリシリコン等の複数の導電膜の積層体からなるデータ線が形成される。そして、この上に形成された一の層間絶縁膜が研磨され、ストッパ層としてのデータ線を構成する最上の導電膜が露出すると、研磨処理をストップする。次に、研磨された一の層間絶縁膜上に他の層間絶縁膜が形成され、更に画素電極が形成される。従って、データ線本来の導電機能を主に最上の導電膜以外の、導電性に優れたＡｌ膜等の導電膜に負わせることができる。同時に、研磨処理に対するストッパ層としての機能をストッパ層として研磨され難く且つ機械的強度に優れるＴｉ等の最上の導電膜に負わせることができる。これらにより、多層構造を持つデータ線は、データ線本来の機能を良好に維持しつつ且つ研磨処理により断線したり導電性が低下することが殆ど無いまま、ストッパ層としての機能をも良好に発揮可能となる。
【００２２】
本発明の電気光学装置の製造方法の他の態様では、前記ストッパ層を形成する工程は、コンタクトホールを介して前記画素スイッチング用素子に接続されるようにデータ線を形成すると同時に前記データ線を構成する導電膜と同一層から前記データ線とは異なる個所に前記ストッパ層を形成する工程を含む。
【００２３】
この態様によれば、画素スイッチング用素子の上方に、例えば層間絶縁膜等を介してＡｌ等からなるデータ線が形成される。これと同時に、データ線を構成する導電膜と同一層からストッパ層が、データ線とは異なる個所に形成される。そして、これらの上に形成された一の層間絶縁膜が研磨され、ストッパ層としての導電膜の表面が露出すると、研磨処理をストップする。次に、研磨された一の層間絶縁膜上に他の層間絶縁膜が形成され、更に画素電極が形成される。従って、データ線と同一層から研磨処理に対するストッパ層を形成できるので、ストッパ層を専用工程により形成する必要がなく、製造工程上有利である。また、研磨処理により露出したストッパ層や、更に同時に露出する可能性のあるデータ線を他の層間絶縁膜により覆えるので、露出したストッパ層やデータ線と画素電極等とがショートすることもない。
【００２４】
本発明の電気光学装置の製造方法の他の態様では、前記ストッパ層を形成する工程は、前記画素電極と前記画素スイッチング用素子との間に介在する中継用導電層を形成する工程を含み、前記ストッパ層は、前記中継用導電層の少なくとも一部からなる。
【００２５】
この態様によれば、画素スイッチング用素子の上方に、例えば層間絶縁膜等を介して高融点金属等からなる中継用導電層（所謂バリア層）が形成される。そして、この上に酸化シリコン膜等から形成された一の層間絶縁膜が研磨され、ストッパ層としての中継用導電層の表面が露出すると、研磨処理をストップする。次に、研磨された一の層間絶縁膜上に、酸化シリコン膜等から他の層間絶縁膜が形成され、更に画素電極が形成される。従って、中継用導電層をその本来の中継機能に加えて、研磨処理に対するストッパ層としても機能させられるので、ストッパ層を別途形成する必要がなく、製造工程上有利である。また、研磨処理により露出した中継用導電層を他の層間絶縁膜により覆えるので、露出した中継用導電層と画素電極等とがショートすることもない。
【００２６】
本発明の電気光学装置の製造方法の他の態様では、前記ストッパ層を形成する工程は、前記画素電極と前記画素スイッチング用素子との間に介在する中継用導電層を形成すると同時に前記中継用導電層と同一層から前記中継用導電層とは異なる個所に前記ストッパ層を形成する工程を含む。
【００２７】
この態様によれば、画素スイッチング用素子の上方に、例えば層間絶縁膜等を介して高融点金属等からなる中継用導電層が形成される。これと同時に、中継用導電層と同一層からストッパ層が、中継用導電層とは異なる個所に形成される。そして、これらの上に形成された一の層間絶縁膜が研磨され、ストッパ層としての中継用導電層の表面が露出すると、研磨処理をストップする。次に、研磨された一の層間絶縁膜上に他の層間絶縁膜が形成され、更に画素電極が形成される。従って、中継用導電層と同一層から研磨処理に対するストッパ層を形成できるので、ストッパ層を専用工程により形成する必要がなく、製造工程上有利である。また、研磨処理により露出したストッパ層や、更に同時に露出する可能性のある中継用導電層を他の層間絶縁膜により覆えるので、露出したストッパ層や中継用導電層と画素電極等とがショートすることもない。
【００２８】
本発明の電気光学装置の製造方法の他の態様では、前記画素スイッチング用素子の上方に、コンタクトホールを介して前記画素スイッチング用素子に接続されるようにデータ線を形成する工程を更に含み、前記ストッパ層を形成する工程では、前記データ線上に前記ストッパ層を形成する。
【００２９】
この態様によれば、画素スイッチング用素子の上方に、例えば層間絶縁膜等を介してＡｌ等からなるデータ線が形成され、この上に、窒化シリコン膜等からなるストッパ層が形成される。そしてこの上に、酸化シリコン膜等から形成された一の層間絶縁膜が研磨され、ストッパ層の表面が露出すると、研磨処理をストップする。次に、研磨された一の層間絶縁膜上に、酸化シリコン膜等から他の層間絶縁膜が形成され、更に画素電極が形成される。従って、ストッパ層を専用工程により別途形成するので、ストッパ層に最も相応しい化学的・物理的性質（例えば、極めて研磨され難く、ストッパ層の検出が非常に容易であるなど）を有する材料からストッパ層を形成可能となる。また、研磨処理によりデータ線が断線等のダメージを受ける可能性も殆ど無い点で有利である。
【００３０】
本発明の電気光学装置の製造方法の他の態様では、前記ストッパ層を形成する工程は、前記基板及び前記ストッパ層の間にある全ての膜が堆積された前記基板上の所定個所に前記ストッパ層を形成する工程を含む。
【００３１】
この態様によれば、基板上の所定箇所において、基板及びストッパ層の間にある、画素スイッチング用素子を構成する各種の膜、その配線を構成する導電膜、層間絶縁膜などの全ての膜が堆積された領域を形成しておき、この箇所に、例えば導電膜、高融点金属膜、絶縁膜等からなるストッパ層が形成される。そして、この上に形成された一の層間絶縁膜が研磨され、ストッパ層の表面が露出すると、研磨処理をストップする。次に、研磨された一の層間絶縁膜上に、他の層間絶縁膜が形成され、更に画素電極が形成される。従って、ストッパ層の下地表面において最も高い位置に当該ストッパ層を形成することになるので、ストッパ層の下地表面における段差を無くすために最適なストッパ層が得られる。
【００３２】
本発明の電気光学装置の製造方法の他の態様では、前記基板並びに前記基板及び前記ストッパ層の間にある膜のうち少なくとも一つは、前記画素スイッチング用素子及びその配線の少なくとも一部に対向する部分が溝状に窪んで形成されている。
【００３３】
この態様によれば、平坦化膜たる一の層間絶縁膜を形成する前段階で、基板やその他の膜の溝に対応して、一の層間絶縁膜の下地となる膜の表面における段差が、ある程度緩和されている。即ち、平坦化のために最低限必要な一の層間絶縁膜の厚みは、溝の深さに応じて薄くてよくなる。従って、一の層間絶縁膜を形成した際に、その下地膜との界面で発生するストレスを効率的に緩和することができ、その部分におけるクラックの発生防止にも役立つ。また、平坦化に必要な研磨量も溝の深さに応じて低減可能である。更に、前述した従来例の如き厚い層間絶縁膜を形成した場合に層間絶縁膜の表面が荒れる事態も未然に防ぐことができ、良好に研磨処理を施すことが可能となる。
【００３４】
本発明の電気光学装置の製造方法は上記課題を解決するために、基板上に画素スイッチング用素子を形成する工程と、前記画素スイッチング用素子の上方に平坦化膜を形成する工程と、前記平坦化膜上にコンタクトホールを介して前記画素スイッチング用素子に接続されるように画素電極を形成する工程とを含み、前記基板並びに前記基板及び前記平坦化膜の間にある膜のうち少なくとも一つは、前記画素スイッチング用素子及びその配線の少なくとも一部に対向する部分が溝状に窪んで形成されている。
【００３５】
本発明の電気光学装置の製造方法によれば、先ず、基板上に、例えばＴＦＴ素子、ＴＦＤ素子等の画素スイッチング用素子が形成され、この画素スイッチング用素子の上方に、層間絶縁膜等を介して、例えば上面が研磨処理により平坦化された酸化シリコン膜、スピンコートされた有機膜などの平坦化膜が形成される。ここで得に、平坦化膜を形成する前段階で、基板やその他の膜の溝に対応して、平坦化膜の下地となる膜の表面における段差が、ある程度緩和されている。即ち、平坦化のために最低限必要な平坦化膜の厚みは、溝の深さに応じて薄くてよくなる。従って、平坦化膜が薄い分だけ、画素電極と画素スイッチング用素子とを結ぶコンタクトホールの長さも短くて済むので製造上有利である。また特に研磨処理を用いて平坦化膜を形成する場合には、その下地膜との界面で発生するストレスを効率的に緩和することができ、その部分におけるクラックの発生防止にも役立つ。更に平坦化に必要な研磨量も溝の深さに応じて低減可能である。
これらに加えて、前述した従来例の如き厚い層間絶縁膜を形成した場合に層間絶縁膜の表面が荒れる事態も未然に防ぐことができ、良好に研磨処理を施すことが可能となる。
【００３６】
以上の結果、本発明の電気光学装置の製造方法によれば、比較的容易に画素電極を平坦化可能であり、画素スイッチング用素子と画素電極とをコンタクトホールを介して比較的容易に電気接続可能である。この結果、段差のない画素電極を画素スイッチング用素子によりコンタクトホールを介して駆動することにより高品位の画像表示が可能な電気光学装置を製造できる。
【００３７】
本発明の電気光学装置の製造方法の一の態様では、前記平坦化膜の下地となる膜の表面段差が５００ｎｍ以下となるように、前記画素スイッチング用素子及びその配線の少なくとも一部に対向する部分が溝状に窪んで形成されている。
【００３８】
この態様によれば、平坦化膜として最低限必要な厚みとしては、その下地膜の表面段差以上の厚みである５００ｎｍ程度の厚みがあればよい。即ち、平坦化膜を５００ｎｍ程度に薄く形成することが可能となり、平坦化膜にコンタクトホールを開孔する工程が比較的容易となる。また特に研磨処理を用いて平坦化膜を形成する場合には、低温形成可能なＰＳＧ、ＢＳＧ、ＢＰＳＧ等から平坦化膜を形成しても、５００ｎｍ程度の比較的薄い膜厚であれば、その下地膜に対して発生する応力を低減でき、その界面におけるクラックの発生を効率的に阻止し得る。更に、５００ｎｍ程度の比較的薄い膜厚であれば、既存の薄膜形成技術によっても、表面の荒れは殆ど起こらず、研磨処理を施すに十分良好な表面が得られる。
【００３９】
本発明の電気光学装置の製造方法の他の態様では、前記基板並びに前記基板及び前記平坦化膜の間にある膜のうち少なくとも一つは、前記基板上に形成される周辺回路を構成する素子に対向する部分も溝状に窪んで形成されている。
【００４０】
この態様によれば、基板の周辺領域に周辺回路を備える、例えば所謂駆動回路内蔵型の電気光学装置を製造する場合に、画素スイッチング素子が配列された画像表示領域における平坦化処理を、周辺領域における段差が妨げる事態を未然に防ぐことが出来る。また、同様の理由から、例えばデータ線、走査線、容量線等の配線を画像表示領域から周辺領域への引き出すための配線領域についても同様に平坦化膜の下地表面の段差を緩和するための溝を基板や層間絶縁膜などに形成しておくとよい。
【００４１】
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上に形成された画素スイッチング用素子と、該画素スイッチング用素子の上方に形成された研磨処理に対するストッパ層と、該ストッパ層上に形成されており前記研磨処理により前記ストッパ層の表面レベルまで研磨されて平坦化された一の層間絶縁膜と、該一の層間絶縁膜上に形成された他の層間絶縁膜と、該他の層間絶縁膜上に形成されておりコンタクトホールを介して前記画素スイッチング用素子に接続されている画素電極とを備える。
【００４２】
本発明の電気光学装置によれば、その製造の際に、研磨処理を時間管理ではなくストッパ層を用いてストップしているので、平坦化時に高い精度で研磨量（研磨する膜厚）が制御されている。このため、平坦化膜における研磨量不足により残った段差に起因して液晶の配向不良等が生じたり、研磨量過剰により断線やショートなどの配線不良等が生じたり、或いは研磨量過剰により画素電極と画素スイッチング用素子との寄生容量の増大等が生じたりすることによる装置欠陥や表示不良が低減されている。この結果、製造歩留まり及び装置信頼性が高く、段差のない画素電極を画素スイッチング用素子によりコンタクトホールを介して駆動することにより高品位の画像表示が可能となる
本発明の電気光学装置は上記課題を解決するために、基板と、該基板上に形成された画素スイッチング用素子と、該画素スイッチング用素子の上方に形成された平坦化膜と、該平坦化膜上に形成されておりコンタクトホールを介して前記画素スイッチング用素子に接続されている画素電極とを備えており、前記基板並びに前記基板及び前記平坦化膜の間にある膜のうち少なくとも一つは、前記画素スイッチング用素子及びその配線の少なくとも一部に対向する部分が溝状に窪んで形成されている。
【００４３】
本発明の電気光学装置によれば、基板やその他の膜の溝に対応して、平坦化膜の下地表面における段差が、ある程度緩和されているので、その分だけ平坦化膜の厚みは薄く構成可能である。従って、平坦化膜が薄い分だけ、画素電極と画素スイッチング用素子とを結ぶコンタクトホールの長さも短くて済むので、コンタクトホールの径も比較的小さくて済む。これにより画素開口率の向上が可能となる。また特に研磨処理を用いて形成された平坦化膜を備えた場合には、平坦化膜とその下地膜との界面におけるクラックが低減されている。この結果、製造歩留まり及び装置信頼性が高く、段差のない画素電極を画素スイッチング用素子によりコンタクトホールを介して駆動することにより高品位の画像表示が可能となる。
【００４４】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。
【００４５】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。
【００４６】
（第１実施形態）
本発明の第１実施形態における電気光学装置の構成について、図１から図３を参照して説明する。図１は、電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図２は、データ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００４７】
図１において、本実施形態における電気光学装置の画像表示領域を構成するマトリクス状に形成された複数の画素は、画素電極9ａを制御するためのＴＦＴ３０がマトリクス状に複数形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して電気光学物質の一例として液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として電気光学装置からは画像信号に応じたコントラストを持つ光が出射する。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に容量線３ｂとの間で蓄積容量７０を付加する。
【００４８】
図２において、電気光学装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介して例えばポリシリコン膜からなる半導体層１ａのうち後述のソース領域に電気接続されている。相隣接する画素電極９ａ間の間隙における走査線３ａに沿った領域（図中右上がりの斜線で示した領域）には夫々、島状の導電層（以下、バリア層と称す）８０ａが設けられている。画素電極９ａは、バリア層８０ａを中継して、コンタクトホール８ａを介して半導体層１ａのうち後述のドレイン領域に電気接続されている。また、半導体層１ａのうち図中右下がりの斜線領域で示したチャネル領域１ａ’に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置された画素スイッチング用ＴＦＴ３０が設けられている。
【００４９】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って突出した突出部とを有する。
【００５０】
特に、バリア層８０ａは夫々、コンタクトホール８ａにより半導体層１ａのドレイン領域に電気接続されており、コンタクトホール８ｂにより画素電極９ａに電気接続されており、半導体層１ａのドレイン領域と画素電極９ａとの間におけるバッファとして機能している。
【００５１】
次に図３の断面図に示すように、電気光学装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板、ガラス基板、シリコン基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００５２】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００５３】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００５４】
対向基板２０には、更に図３に示すように、各画素の非開口領域に、ブラックマスク或いはブラックマトリクスと称される第２遮光膜２３が設けられている。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’や低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、カラーフィルタを形成した場合における色材の混色防止などの機能を有する。
【００５５】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材（図１２及び図１３参照）により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、画素電極９ａからの電界が印加されていない状態で配向膜１６及び２２により所定の配向状態をとる。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材は、ＴＦＴアレイ基板１０及び対向基板２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材（スペーサ）が混入されている。
【００５６】
更に、ＴＦＴアレイ基板１０と複数の画素スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。下地絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。
【００５７】
本実施形態では、半導体層１ａを高濃度ドレイン領域１ｅから延設して第１蓄積容量電極１ｆとし、これに対向する容量線３ｂの一部を第２蓄積容量電極とし、ゲート絶縁膜を含んだ絶縁薄膜２を走査線３ａに対向する位置から延設してこれらの電極間に挟持された第１誘電体膜とすることにより、第１蓄積容量７０ａが構成されている。更に、この第２蓄積容量電極と対向するバリア層８０ａの一部を第３蓄積容量電極とし、これらの電極間に第１層間絶縁膜８１を設ける。第１層間絶縁膜８１は第２誘電体膜として機能し、第２蓄積容量７０ｂが形成されている。そして、これら第１蓄積容量７０ａ及び第２蓄積容量７０ｂがコンタクトホール８ａを介して並列接続されて蓄積容量７０が構成されている。このように第２蓄積容量７０ｂを構成する第１層間絶縁膜８１は、酸化シリコン膜、窒化シリコン膜等でもよいし、多層膜から構成してもよい。一般にゲート絶縁膜等の絶縁薄膜２を形成するのに用いられる各種の公知技術（減圧ＣＶＤ法、プラズマＣＶＤ法、熱酸化法等）により、第１層間絶縁膜８１を形成可能である。
【００５８】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜を含む絶縁薄膜２、データ線６ａ、半導体層１ａの低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つがバリア層８０ａを中継して接続されている。また、バリア層８０ａ及び第１層間絶縁膜８１の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及びバリア層８０ａへ通じるコンタクトホール８ｂが各々形成された第２層間絶縁膜４が形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気接続されている。更に、データ線６ａ及び第２層間絶縁膜４の上には、バリア層８０ａへのコンタクトホール８ｂが形成された第３層間絶縁膜７が形成されている。このコンタクトホール８ｂを介して、画素電極９ａはバリア層８０ａに電気接続されており、更にバリア層８０ａを中継してコンタクトホール８ａを介して高濃度ドレイン領域１ｅに電気接続されている。前述の画素電極９ａは、このように構成された第３層間絶縁膜７の上面に設けられている。
【００５９】
本実施形態では特に、第３層間絶縁膜７は、平坦化膜の一例を構成しており、第２層間絶縁膜４及びデータ線６ａからなる第３層間絶縁膜７の下地表面の段差を吸収するように構成されている。より具体的には、第３層間絶縁膜７は、その製造工程において、先ず当該下地表面の段差以上の厚みに積まれ、その後研磨処理により、当初最も低かった部分が研磨されるまで研磨され、更にデータ線６ａが露出しない程度の厚みまで研磨されることにより、表面が完全に平らとなるように形成されている。しかるに本実施形態では、図３に示したように、ＴＦＴアレイ基板１０は、画素スイッチング用ＴＦＴ３０並びにその配線であるデータ線６ａ、走査線３ａ及び容量線３ｂに対向する部分に凹状の溝１０ａが掘られている。従って、通常のように平らな基板を用いた場合と比較して、溝１０ａに応じて第３層間絶縁膜７により平坦化すべき段差が緩和されている。このため、平坦化膜として第３層間絶縁膜７に要求される膜厚は、通常のように平らな基板を用いた場合と比較して、溝１０ａの深さの分だけ薄くて良いことになる。研磨処理の方法として、精度よく研磨量を制御するためにＣＭＰ処理を用いてもよい。
【００６０】
従って、本実施形態によれば、平坦化膜たる第３層間絶縁膜７が薄い分だけ、画素電極９ａと画素スイッチング用ＴＦＴ３０とを結ぶコンタクトホール８ｂの長さも短くて済むので、製造工程における当該コンタクトホール８ｂを開孔する工程が容易となる。また、コンタクトホール８ｂの径も比較的小さくて済むので、画素開口率の向上が可能となる。特に研磨処理を用いて第３層間絶縁膜７を形成しているが、その膜厚は比較的薄いため、その膜厚が厚い程に大きくなる第３層間絶縁膜７によるストレスの発生を低減でき、その結果、第３層間絶縁膜７と第２層間絶縁膜４との界面におけるクラックの発生を低減できる。
【００６１】
以上の結果、第１実施形態によれば、製造が比較的容易で製造歩留まり及び装置信頼性が高く、段差のない画素電極９ａを画素スイッチング用ＴＦＴ３０により駆動することにより高品位の画像表示が可能となる。尚、第３層間絶縁膜７を有機膜をスピンコートする工程により形成しても、平らな基板を用いた場合と比較して、やはり溝１０ａの深さに応じて平坦化すべき段差が緩和されているため、比較的薄い平坦化膜により完全な平坦化が可能となる。従って、コンタクトホール８ｂを短くする利益は、上述した研磨処理の場合と同様に得られる。
【００６２】
本実施形態では好ましくは、溝１０ａの深さは、第３層間絶縁膜７の下地表面の段差が５００ｎｍ以下となるように設定される。このように溝１０ａを掘っておけば、平坦化膜としての第３層間絶縁膜７に最低限必要な厚みは、５００ｎｍ程度でよい。即ち、第３層間絶縁膜７を５００ｎｍ程度に薄く形成することが可能となり、コンタクトホール８ｂを開孔する工程が非常に容易となる。特に、低温形成可能なＰＳＧ、ＢＳＧ、ＢＰＳＧ等から第３層間絶縁膜７を形成しても、５００ｎｍ程度の比較的薄い膜厚であれば、発生する応力は極めて小さくて済み、その界面におけるクラックの発生を効率的に阻止し得る。また、５００ｎｍ程度の比較的薄い膜厚であれば、既存の薄膜形成技術によっても、研磨処理を施す前の第３層間絶縁膜７の表面の荒れは殆ど起こらず、研磨処理を施すに十分良好な表面が得られる。因みに、このような溝１０ａが無かったと仮定すると、画素電極９ａ及び画素スイッチング用ＴＦＴ３０の間にある走査線３ａ、容量線３ｂ、データ線６ａ等の配線並びにこれらを相互に電気的に絶縁するための第１層間絶縁膜８１及び第２層間絶縁膜４の存在により、第３層間絶縁膜７の下地表面における段差は１０００ｎｍ程度或いはそれ以上となるため、本実施形態の如き利益を得ることは基本的に困難である。尚、このような深さの溝１０ａは、既存のエッチング技術により比較的容易に掘ることが可能である。
【００６３】
以上説明した第１実施形態では、画素スイッチング用ＴＦＴ３０は、好ましくは図３に示したようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、走査線３ａの一部からなるゲート電極をマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。また本実施形態では、画素スイッチング用ＴＦＴ３０のゲート電極を高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅ間に１個のみ配置したシングルゲート構造としたが、これらの間に２個以上のゲート電極を配置してもよい。このようにデュアルゲート或いはトリプルゲート以上でＴＦＴを構成すれば、チャネルとソース及びドレイン領域との接合部のリーク電流を防止でき、オフ時の電流を低減することができる。
【００６４】
また本実施形態の電気光学装置では特に、図２及び図３に示すように高濃度ドレイン領域１ｅと画素電極９ａとをコンタクトホール８ａ及びコンタクトホール８ｂを介してバリア層８０ａを経由して電気接続するので、画素電極９ａからドレイン領域まで一つのコンタクトホールを開孔する場合と比較して、コンタクトホール８ａ及びコンタクトホール８ｂの径を夫々小さくできる。
【００６５】
このようなバリア層８０ａは、例えば高融点金属であるＴｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）のうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成するようにする。これにより、コンタクトホール８ｂを介してバリア層８０ａ及び画素電極９ａ間で良好な電気接続がとれる。また、バリア層８０ａの膜厚は、例えば５０ｎｍ以上５００ｎｍ以下程度とするのが好ましい。５０ｎｍ程度の厚みがあれば、製造プロセスにおけるコンタクトホール８ｂの開孔時に突き抜ける可能性は低くなり、また５００ｎｍ程度であればバリア層８０ａの存在に起因した画素電極９ａの表面の凹凸は問題とならないか或いは比較的容易に平坦化可能だからである。
【００６６】
尚、本実施形態の各コンタクトホール（８ａ、８ｂ及び５）の平面形状は、円形や四角形或いはその他の多角形状等でもよいが、円形は特にコンタクトホールの周囲の層間絶縁膜等におけるクラック防止に役立つ。そして、良好な電気接続を得るために、ドライエッチング後にウエットエッチングを行って、これらのコンタクトホールに夫々若干のテーパをつけることが好ましい。
【００６７】
以上のように構成される第１実施形態の電気光学装置の製造プロセスについては、後述する第３実施形態の電気光学装置の製造プロセスに若干の変更を加えれば足りるので、第３実施形態の製造プロセスのところで併せて説明する。
【００６８】
（第２実施形態）
本発明の第２実施形態における電気光学装置の構成について、図４を参照して説明する。図４は、第２実施形態における図２のＡ−Ａ’断面に対応する箇所の断面図である。また、図４においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。尚、図４に示した第２実施形態において図３に示した第1実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。
【００６９】
図４において、第２実施形態では、第１実施形態と比べて、先ずＴＦＴアレイ基板１０に溝１０ａが設けられていない点とＴＦＴアレイ基板１０上におけるＴＦＴ３０に対向する位置に第１遮光膜１１ａが設けられている点とが異なる。更に、第３層間絶縁膜７が、一の層間絶縁膜の一例である層間絶縁膜７ａ及び他の層間絶縁膜の一例である層間絶縁膜７ｂの２層からなる点と、これらのうち層間絶縁膜７ａがストッパ層としてのデータ線６ａ上に形成され且つデータ線６ａの表面レベルまで研磨されて平坦化されている点と、層間絶縁膜７ｂが層間絶縁膜７ａ及び研磨処理により露出したデータ線６ａ部分上に形成されている点が異なる。その他の構成については第１実施形態の場合と同様である。
【００７０】
従って、第２実施形態の電気光学装置によれば、その製造の際に、研磨処理を時間管理ではなくデータ線６ａをストッパ層として用いてストップしているので、層間絶縁膜７ａの平坦化時に高い精度で研磨量（研磨する膜厚）が制御されている。このため、層間絶縁膜７ａにおける研磨量不足により残った段差に起因して液晶５０の配向不良等が生じたり、研磨量過剰によりデータ線６ａが断線したり、或いは研磨量過剰により画素電極９ａとデータ線６ａとの寄生容量の増大等が生じたりすることによる装置欠陥や表示不良が低減されている。これに加えて、前述した従来例の如く研磨処理により平坦化膜が薄くなり過ぎたるのを防ぐために研磨処理の対象となる平坦化膜を安全率を見込んで必要以上に厚くしなくてもよいので、表面の段差をとるのに最小限必要な膜厚の一の層間絶縁膜７ａを用いることができる。このため、層間絶縁膜７ａにより発生するストレスを低減でき、これによるクラック等の発生も有効に防ぐことができる。更に、画素電極９ａとＴＦＴ３０とを接続するためのコンタクトホール８ｂの長さも短くて済む。
【００７１】
また、第２実施形態では、走査線３ａ、容量線３ｂ及びＴＦＴ３０の下側を通るように、第１遮光膜１１ａが設けられているので、ＴＦＴアレイ基板１０の側からの反射光（戻り光）等がＴＦＴ３０のチャネル領域１ａ’や低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃに入射する事態を未然に防ぐことができ、これに起因した光電流の発生によりＴＦＴ３０の特性が劣化することはない。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。尚、第１遮光膜１１ａは、例えば走査線３ａ下に延設されて、定電位線に電気接続されてもよい。このように構成すれば、第１遮光膜１１ａに対向配置されるＴＦＴ３０に対し第１遮光膜１１ａの電位変動が悪影響を及ぼすことはない。この場合、定電位線としては、当該電気光学装置を駆動するための周辺回路（例えば、走査線駆動回路、データ線駆動回路等）に供給される負電源、正電源等の定電位線、接地電源、対向電極２１に供給される定電位線等が挙げられる。また、第１遮光膜１１ａの平面レイアウトとしては、走査線３ａあるいはデータ線６ａに沿って延設された縞状でも良いし、データ線６ａ及び走査線３ａに沿って格子状でも良いし、少なくとも画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’や低濃度ソース領域１ｂ、低濃度ドレイン領域１ｃを覆うように島状でもよい。
【００７２】
以上のように構成される第２実施形態の電気光学装置の製造プロセスについては、後述する第３実施形態の電気光学装置の製造プロセスに若干の変更を加えれば足りるので、第３実施形態の製造プロセスのところで併せて説明する。
【００７３】
（第３実施形態）
本発明の第３実施形態における電気光学装置の構成について、図５を参照して説明する。図５は、第３実施形態における図２のＡ−Ａ’断面に対応する箇所の断面図である。また、図５においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。尚、図５に示した第３実施形態において図３に示した第1実施形態又は図４に示した第２実施形態と同様の構成要素については、同様の参照符号を付し、その説明は省略する。
【００７４】
図５において、第３実施形態では、第１実施形態と比べて、第２実施形態の場合と同様に、第３層間絶縁膜７が層間絶縁膜７ａ及び層間絶縁膜７ｂの少なくとも２層からなる点と、層間絶縁膜７ａがストッパ層としてのデータ線６ａ上に形成され且つＣＭＰ処理等によりデータ線６ａの表面レベルまで研磨されて平坦化されている点と、層間絶縁膜７ｂがその上に形成されている点が異なる。その他の構成については第１実施形態の場合と同様である。
【００７５】
従って、第３実施形態の電気光学装置によれば、第１実施形態におけるＴＦＴアレイ基板１０に溝１０ａを形成したことによる前述した効果と、第２実施形態におけるデータ線６ａをストッパ層として用いて層間絶縁膜７ａをＣＭＰ処理等により平坦化した上に層間絶縁膜７ｂを形成したことによる前述の効果との両方の効果を奏する。
【００７６】
（第３実施形態における電気光学装置の製造プロセス）
次に、以上のような構成を持つ第３実施形態における電気光学装置を構成するＴＦＴアレイ基板側の製造プロセスについて、図６から図９を参照して説明する。尚、図６から図９は各工程におけるＴＦＴアレイ基板側の各層を、図５と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【００７７】
先ず図６の工程（１）に示すように、石英基板、ハードガラス基板、シリコン基板等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ２（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。
【００７８】
次に工程（２）に示すように、フォトリソグラフィ工程及びエッチング工程により、ＴＦＴアレイ基板１０上のＴＦＴ３０、データ線６ａ、走査線３ａ及び容量線３ｂ等が形成される予定の領域に溝１０ａを掘る。この際、溝１０ａの深さは、後に第３層間絶縁膜７の下地表面の段差が５００ｎｍ以下となるように設定される。即ち、溝１０ａの深さは、ＴＦＴ３０及びデータ線６ａ等の配線を構成する各種の導電膜や半導体層、更に層間絶縁膜を構成する各種の絶縁膜の膜厚の設計値に応じて個別具体的に決定される。
【００７９】
次に工程（３）に示すように、ＴＦＴアレイ基板１０の上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。この下地絶縁膜１２の膜厚は、例えば、約５００〜２０００ｎｍとする。
【００８０】
次に工程（４）に示すように、下地絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal)を使ったアニール処理でも良いし、エキシマレーザー等を用いたレーザーアニールでも良い。
【００８１】
この際、図３に示した画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素の不純物イオンを僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素の不純物イオンを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【００８２】
次に工程（５）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き第1蓄積容量電極１ｆを含む所定パターンを有する半導体層１ａを形成する。
【００８３】
次に工程（６）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜２ａを形成し、更に工程（７）に示すように、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる絶縁膜２ｂを約５０ｎｍの比較的薄い厚さに堆積し、熱酸化シリコン膜２ａ及び絶縁膜２ｂを含む多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜と共に蓄積容量形成用の第１誘電体膜を含む絶縁薄膜２を形成する。この結果、半導体層１ａの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、絶縁薄膜２の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に８インチ程度の大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜１を熱酸化することのみにより、単一層構造を持つ絶縁薄膜２を形成してもよい。
【００８４】
次に工程（８）に示すように、フォトリソグラフィ工程、エッチング工程等によりレジスト層５００を第１蓄積容量電極１ｆとなる部分を除く半導体層１ａ上に形成した後、例えばＰイオンをドーズ量約３×１０１２／ｃｍ２でドープして、第1蓄積容量電極１ｆを低抵抗化してもよい。
【００８５】
次に工程（９）に示すように、レジスト層５００を除去した後、減圧ＣＶＤ法等によりポリシリコン膜３を堆積し、更にリン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。ポリシリコン膜３の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【００８６】
次に図７の工程（１０）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａ及び容量線３ｂを形成する。走査線３ａ及び容量線３ｂは、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。
【００８７】
次に工程（１１）に示すように、図５に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａの一部からなるゲート電極をマスクとして、ＰなどのＶ族元素の不純物イオンを低濃度で、例えば、Ｐイオンを１〜３×１０１３／ｃｍ２のドーズ量にてドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。この不純物イオンのドープにより容量線３ｂ及び走査線３ａも低抵抗化される。
【００８８】
次に工程（１２）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６００を走査線３ａ上に形成した後、同じくＰなどのＶ族元素の不純物イオンを高濃度で、例えば、Ｐイオンを１〜３×１０１５／ｃｍ２のドーズ量にてドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素の不純物イオンを用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物イオンのドープにより容量線３ｂ及び走査線３ａも更に低抵抗化される。
【００８９】
尚、これらのＴＦＴ３０の素子形成工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成してもよい。このように、本実施形態において画素スイッチング用ＴＦＴ３０を構成する半導体層１ａをポリシリコン膜で形成すれば、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成することができ、製造上有利である。
【００９０】
次に工程（１３）に示すように、レジスト層６００を除去した後、容量線３ｂ及び走査線３ａ並びに絶縁薄膜２上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる第１層間絶縁膜８１を約２００ｎｍ以下の比較的薄い厚さに堆積する。但し、前述のように、第１層間絶縁膜８１は、多層膜から構成してもよいし、一般にＴＦＴのゲート絶縁膜を形成するのに用いられる各種の公知技術により、第１層間絶縁膜８１を形成可能である。
【００９１】
次に工程（１４）に示すように、バリア層８０ａと高濃度ドレイン領域１ｅとを電気接続するためのコンタクトホール８ａを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。このようなドライエッチングは、指向性が高いため、小さな径のコンタクトホール８ａを開孔可能である。或いは、コンタクトホール８ａが半導体層１ａを突き抜けるのを防止するのに有利なウエットエッチングを併用してもよい。このウエットエッチングは、コンタクトホール８ａに対し、テーパを付与することにより、接続不良を防止し、良好な電気接続が可能となる。
【００９２】
次に工程（１５）に示すように、第１層間絶縁膜８１及びコンタクトホール８ａを介して覗く高濃度ドレイン領域１ｅの全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜をスパッタリングにより堆積して、５０〜５００ｎｍ程度の膜厚の導電膜８０を形成する。５０ｎｍ程度の厚みがあれば、後にコンタクトホール８ｂを開孔する時に突き抜ける可能性は殆どない。尚、この導電膜８０上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【００９３】
次に図８の工程（１６）に示すように、該形成された導電膜８０上にフォトリソグラフィ工程及びエッチング工程等を行うことにより、バリア層８０ａを形成する。
【００９４】
次に工程（１７）に示すように、第１層間絶縁膜８１及びバリア層８０ａを覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約５００〜１５００ｎｍが好ましい。第２層間絶縁膜４の膜厚が５００ｎｍ以上あれば、データ線６ａ及び走査線３ａ間における寄生容量は余り又は殆ど問題とならない。
【００９５】
次に工程（１８）の段階で、半導体層１ａを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線６ａと半導体層１ａの高濃度ソース領域１ｄを電気接続するためのコンタクトホール５を絶縁薄膜２、第１層間絶縁膜８１及び第２層間絶縁膜４に開孔する。また、走査線３ａや容量線３ｂを基板周辺領域において図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により開孔することができる。
【００９６】
次に、工程（１９）に示すように、第２層間絶縁膜４の上に、スパッタリング等により、Ａｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【００９７】
次に工程（２０）に示すように、フォトリソグラフィ工程及びエッチング工程等により、所定パターンのデータ線６ａを形成する。
【００９８】
次に図９の工程（２１）に示すように、データ線６ａ上を覆うように、後に行われる研磨処理により化学研磨され易い性質の絶縁性ガラスから研磨処理の対象となる層間絶縁膜７ａ’（研磨処理後に層間絶縁膜７ａとなる膜）を形成する。例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、酸化シリコン膜等からなる層間絶縁膜７ａ’を形成する。層間絶縁膜７ａ’の膜厚は、その下地表面（データ線６ａ及び第２層間絶縁膜４の表面）における段差に若干のマージンを加えた厚さで足り、例えば約５００ｎｍ程度が好ましい。
【００９９】
次に工程（２２）に示すように、層間絶縁膜７ａ’をＣＭＰ法等により研磨する。具体的には、例えば研磨プレート上に固定された研磨パッド上に、シリカ粒を含んだ液状のスラリー（化学研磨液）を流しつつ、スピンドルに固定した基板表面（層間絶縁膜７ａ’の側）を、回転接触させることにより、層間絶縁膜７ａ’の表面を研磨する。ここで、層間絶縁膜７ａ’はその下地表面の段差以上の厚みを有すると共に酸化シリコン膜などからなり、ストッパ層としてのＡｌ等からなるデータ線６ａと比べて、ＣＭＰ処理により研磨され易い。従って、データ線６ａの最も高くに位置する個所における表面が露出する以前に、層間絶縁膜７ａ’の表面の段差は研磨により消滅する。そして、データ線６ａの表面が露出すると、ＣＭＰ処理をストップ（停止）する。
【０１００】
この場合のストッパ層表面の検出は、例えばデータ線６ａを構成するＡｌ膜等の金属表面と層間絶縁膜７ａを構成する酸化シリコン膜或いはＰＳＧ等の絶縁性ガラス表面とでは、摩擦係数が異なることを利用して、データ線６ａがストッパ層として露出した際の摩擦係数の変化を検出する摩擦検出式により行えばよい。この場合具体的には、例えば前述のスピンドルにおけるモータ電流の変化を測定すればよい。或いは、ストッパ層表面の検出は、データ線６ａがストッパ層として露出した際に発生する振動を検出する振動検出式により行ってもよい。この場合具体的には、例えば前述のスピンドル内に加速度センサや振動センサを取り付けて、これにより加速度や振動の変化を測定すればよい。或いは、ストッパ層表面の検出は、データ線６ａが露出した際の反射光量の変化を検出する光学式により行ってもよい。この場合具体的には、例えば前述の研磨プレート内に受光センサや光源を取り付けて、これにより研磨中の基板表面からの反射光強度の変化を検出すればよい。
【０１０１】
次に工程（２３）に示すように、研磨された層間絶縁膜７ａ上に層間絶縁膜７ｂが形成される。即ち、少なくとも２層構造の第３層間絶縁膜７が形成される。
【０１０２】
次に工程（２４）に示すように、画素電極９ａとバリア層８０ａとを電気接続するためのコンタクトホール８ｂを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。コンタクトホール８ｂをテーパ状にするためにウェットエッチングを追加しても良い。この様にテーパ状にすれば、画素電極９ａとバリア層８０ａとの接続不良を防止し、良好な電気接続が可能となる。
【０１０３】
次に工程（２５）に示すように、層間絶縁膜７ｂの上に、スパッタリング等により、ＩＴＯ膜等の透明導電性薄膜を、約５０〜２００ｎｍの厚さに堆積し、更にフォトリソグラフィ工程及びエッチング工程等により、画素電極９ａを形成する。尚、当該電気光学装置を反射型として用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【０１０４】
以上説明したように本実施形態における製造プロセスによれば、工程（２２）において、研磨処理を時間管理ではなくストッパ層（即ち、データ線６ａ）を用いてストップするので、研磨時間と研磨量との関係にバラツキがあっても、層間絶縁膜７ａ’の膜厚制御に応じた高い精度で研磨量を制御できる。更に、研磨処理後の層間絶縁膜７ａの表面が微視的に見て荒らくても、その上に層間絶縁膜７ｂを形成するので、画素電極９ａの下地表面として荒れの少ない表面を得ることが出来る。これらに加えて、工程（２）で設けた溝１０ａに対応して、工程（２１）の時点で層間絶縁膜７ａ’の下地表面（第２層間絶縁膜４及びデータ線６ａ）における段差が緩和されているでの、工程（２１）及び工程（２２）において研磨前の層間絶縁膜７ａ’及び研磨後の層間絶縁膜７ａは共に薄くてよい。従って層間絶縁膜７ａ’によるストレス緩和によりクラックの防止に役立ち、分厚い層間絶縁膜を形成した場合のように表面がボソボソに荒れることもなく良好に研磨処理を開始することが可能となり、研磨量も低減可能であり、更に工程（２４）におけるコンタクトホール８ｂの長さも短くて済む。
【０１０５】
同時に、工程（２３）において研磨処理により露出したデータ線６ａを層間絶縁膜７ｂにより覆えるので、露出したデータ線６ａと画素電極９ａ等とがショートすることもない。しかも、層間絶縁膜７ｂは、荒れの少ない表面を提供すると共にデータ線６ａを覆うに足りる膜厚だけ形成すればよく、その膜厚は非常に薄くてよいので一層有利である。
【０１０６】
特に本実施形態では、データ線６ａをデータ線本来の機能に加えて、研磨処理に対するストッパ層としても機能させられるので、ストッパ層を別途形成する必要がなく、製造工程上有利である。
【０１０７】
尚、第１実施形態の電気光学装置（図３参照）を製造する場合には、上述の第３実施形態の電気光学装置を製造する方法における図６の工程（２１）において層間絶縁膜７ａ’をより厚く積んだ後、工程（２２）においてデータ線６ａをストッパ層とすることなく、時間管理等により研磨処理を行って平坦化された第３層間絶縁膜７を形成し、その後、工程（２４）及び工程（２５）を行えばよい。その他の工程（１）から工程（２０）については詳述した第３実施形態の場合と同様である。
【０１０８】
また、第２実施形態の電気光学装置（図４参照）を製造する場合には、上述の第３実施形態の電気光学装置を製造する方法における図６の工程（２）に代えて、ＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタリング、フォトリソグラフィ及びエッチング等により、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の所定パターンの第１遮光膜１１ａを形成すればよい。その他の工程（１）及び（３）から工程（２５）については詳述した第３実施形態の場合と同様である。尚、第１及び第３実施形態で、第１遮光膜１１ａを設けて良いことは言うまでもない。
【０１０９】
以上説明した第１から第３実施形態の電気光学装置の製造方法において、工程（１９）及び（２０）におけるデータ線６ａを形成する工程を、例えばＡｌ膜上にＷ膜やポリシリコン膜を重ねるなど、複数の導電膜からデータ線６ａを積層形成する工程としてもよい。そして、これらの複数の導電膜のうち最上に位置するものの少なくとも一部を、工程（２２）におけるストッパ層として用いる。このようにすれば、例えばＡｌ膜よりも研磨処理され難く機械的強度も高いＷ膜からなる上側の導電膜がストッパ層として良好に機能し、例えばＡｌ膜からなる下側の導電膜によりデータ線６ａ本来の導電機能を良好に維持できる。特に下側の導電膜は、研磨処理により直接ダメージを受けることがないので断線等し難く、しかも仮に上側の導電膜が研磨処理により部分的にダメージを受けたとしても上側の導電膜が下側の導電膜に対して大部分において冗長的に存在することでデータ線６ａの抵抗を下げることも可能であるので構造上有利である。
【０１１０】
また、以上説明した第１から第３実施形態の製造方法において、工程（２０）におけるデータ線６ａを形成する工程と同時に、データ線６ａを構成するＡｌ膜等と同一膜からデータ線６ａとは異なる個所にストッパ層を形成する工程を行ってもよい。このようにすれば、データ線６ａと同一膜から研磨処理に対するストッパ層を形成できるので、ストッパ層を専用工程により形成する必要がなく、しかもＴＦＴアレイ基板１０上の所望の位置にストッパ層を形成できるので、製造工程上有利である。
【０１１１】
（第４実施形態の電気光学装置の製造プロセス）
本発明の第４実施形態の電気光学装置の製造プロセスについて、その構成と共に図６から図８及び図１０を参照して説明する。尚、図１０は各工程におけるＴＦＴアレイ基板側の各層を、図５と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【０１１２】
ここに、第４実施形態の電気光学装置の構成は、第３実施形態と比べて、図１０の工程（３６）の断面図に示すように、データ線６ａ上にデータ線６ａとは別個にストッパ層が形成されている点が異なり、他の構成については第３実施形態の場合と同様である。
【０１１３】
このように構成される第４実施形態の電気光学装置の製造プロセスでは、先ず上述した第３実施形態の電気光学装置の製造プロセス場合と同様に、図６の工程（１）から図８の工程（２０）までが行われる。
【０１１４】
次に図１０の工程（３１）に示すように、第２層間絶縁膜４上にデータ線６ａが形成された基板表面の全体に、第３層間絶縁膜７（層間絶縁膜７ａ’）を構成する例えば酸化シリコン膜に対してストッパ層として機能する（即ち、第３層間絶縁膜７ａ’と比べてＣＭＰ法等により研磨され難い）窒化シリコン膜等からなるストッパ層５７を、減圧又は常圧ＣＶＤ法、プラズマＣＶＤ法、熱酸化法等により形成する。
【０１１５】
次に図１０の工程（３２）に示すように、第３実施形態について図９に示した工程（２１）の場合と同様に、ストッパ層５７を覆うように、層間絶縁膜７ａ’（研磨処理後に層間絶縁膜７ａとなる膜）を形成する。
【０１１６】
次に工程（３３）に示すように、第３実施形態について図９に示した工程（２２）の場合と同様に、層間絶縁膜７ａ’をＣＭＰ法等により研磨する。ここで、層間絶縁膜７ａ’はその下地表面の段差以上の厚みを有すると共に酸化シリコン膜などからなり、ストッパ層５７と比べて、研磨され易い。従って、ストッパ層５７の最も高くに位置する個所における表面が露出する以前に、層間絶縁膜７ａ’の表面の段差は研磨により消滅する。そして、ストッパ層５７の表面が露出すると、研磨処理をストップ（停止）する。
【０１１７】
次に工程（３４）から工程（３６）に示すように、第３実施形態について図９に示した工程（２３）から工程（２５）の場合と同様に、研磨された層間絶縁膜７ａ上に層間絶縁膜７ｂを形成し、コンタクトホール８ｂをドライエッチングにより形成し、層間絶縁膜７ｂの上に画素電極９ａを形成する。
【０１１８】
以上のように第４実施形態の電気光学装置の製造プロセスによれば、ストッパ層５７を専用工程によりデータ線６ａとは別途形成するので、ストッパ層５７に最も相応しい化学的・物理的性質（例えば、当該ＣＭＰ処理により極めて研磨され難く、ストッパ層の検出が非常に容易であるなど）を有する材料からストッパ層を形成可能となる。また、図９の工程（３３）に示すように研磨処理によりデータ線６ａが断線等のダメージを受けることもない。
【０１１９】
（第５実施形態の電気光学装置の製造プロセス）
本発明の第５実施形態の電気光学装置の製造プロセスについて、その構成と共に図１１を参照して説明する。尚、図１１は各工程におけるＴＦＴアレイ基板側の各層を、図５と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【０１２０】
ここに、第５実施形態の電気光学装置の構成は、第３実施形態と比べて、図１１の工程（４６）の断面図に示すように、半導体層１ａの高濃度ドレイン領域１ｅにコンタクトホール８８ａを介して接続されておりデータ線６ａと同一層（即ち、本実施形態ではＡｌ膜）から構成された中継導電層６ｂと、画素電極９ａにコンタクトホール８８ｃを介して接続された導電膜からなる第１バリア層９０ａとを備えている。そして、中継導電層６ｂと第１バリア層９０ａとは、データ線６ａ及び中継導電層６ｂ上に形成された第２層間絶縁膜４を介して対向配置されており、この第２層間絶縁膜４に開孔されたコンタクトホール８８ｂを介して相互に電気接続されている。更に、第１バリア層９０ａと同一の導電層からなる第２バリア層９０ｂが設けられており、第２バリア層９０ｂと容量線３ｂとは、コンタクトホール８８ｄを介して電気接続されている。その他の構成については第１実施形態の場合と同様である。
【０１２１】
従って、第５実施形態では、二つの中継用の導電膜である中継導電層６ｂ及び第１バリア層９０ａにより、画素電極９ａから半導体層１ａまでを良好に中継可能となる。特に画素電極９ａがＩＴＯ膜からなりデータ線６ａがＡｌ膜からなる場合には、両者との間で良好な電気接続が得られるＷ、Ｍｏ、Ｃｒ、Ｔｉ等の高融点金属等から構成するのが好ましい。
【０１２２】
このように構成される第５実施形態の電気光学装置の製造プロセスでは、先ず上述した第３実施形態の電気光学装置の製造プロセス場合と同様に、図６の工程（１）から図７の工程（１２）までが行われる。
【０１２３】
次に第３実施形態における工程（１７）に示した第２層間絶縁膜４の形成と同様に、第１層間絶縁膜８１を形成し、工程（１８）に示したコンタクトホール５の開孔と同様に、コンタクトホール５及び８８ａを開孔し、工程（１９）及び工程（２０）に示したデータ線６ａの形成と同様に、データ線６ａ及び中継導電層６ｂを形成する。この際特に、Ａｌ膜と同一膜からなる中継導電層６ｂを、コンタクトホール８８ａの部分を含めて高濃度ドレイン領域１ｅの上方に中継導電層６ｂを形成すべきのパターンが残るようにする。
【０１２４】
次に第３実施形態における工程（１３）に示した第１層間絶縁膜８１の形成と同様に第２層間絶縁膜４を形成し、工程（１４）に示したコンタクトホール８ａの開孔と同様にコンタクトホール８８ｂを開孔し、工程（１５）及び（１６）に示したバリア層８０ａの形成と同様に、第１バリア層９０ａ及び第２バリア層９０ｂを形成する。
【０１２５】
以上により図１１の工程（４１）に示すように、第１バリア層９０ａ及び第２バリア層９０ｂがストッパ層として基板表面に形成された構造が得られる。即ち、高融点金属等からなる第１バリア層９０ａ及び第２バリア層９０ｂは、第３層間絶縁膜７（層間絶縁膜７ａ’）を構成する例えば酸化シリコン膜に対してストッパ層として良好に機能する。
【０１２６】
次に工程（４２）に示すように、第３実施形態について図９に示した工程（２１）の場合と同様に、第１バリア層９０ａ及び第２バリア層９０ｂが形成された第２層間絶縁膜４上の全体を覆うように、層間絶縁膜７ａ’を形成する。
【０１２７】
次に工程（４３）に示すように、第３実施形態について図９に示した工程（２２）の場合と同様に、層間絶縁膜７ａ’をＣＭＰ法等により研磨する。ここで、層間絶縁膜７ａ’はその下地表面の段差以上の厚みを有すると共に酸化シリコン膜などからなり、第１バリア層９０ａ及び第２バリア層９０ｂと比べて、研磨され易い。従って、第１バリア層９０ａ及び第２バリア層９０ｂの最も高くに位置する個所における表面が露出する以前に、層間絶縁膜７ａ’の表面の段差は研磨により消滅する。そして、第１バリア層９０ａ及び第２バリア層９０ｂが露出すると、研磨処理をストップ（停止）する。
【０１２８】
次に工程（４４）に示すように、第３実施形態について図９に示した工程（２３）の場合と同様に、研磨された層間絶縁膜７ａ上に層間絶縁膜７ｂを形成し、第３層間絶縁膜７とする。
【０１２９】
次に工程（４５）に示すように、第３実施形態における工程（２４）に示したコンタクトホール８ｂの開孔と同様にコンタクトホール８８ｃを開孔する。
【０１３０】
次に工程（４６）に示すように、第３実施形態について図９に示した工程（２５）の場合と同様に、層間絶縁膜７ｂの上に画素電極９ａを形成する。
【０１３１】
以上のように第５実施形態の電気光学装置の製造プロセスによれば、第１バリア層９０ａ及び第２バリア層９０ｂをその本来の中継機能に加えて、研磨処理に対するストッパ層としても機能させられるので、ストッパ層を別途形成する必要がなく、製造工程上有利である。また、研磨処理により露出した第１バリア層９０ａ及び第２バリア層９０ｂを層間絶縁膜７ｂにより覆えるので、露出した第１バリア層９０ａ及び第２バリア層９０ｂと画素電極９ａ等とがショートすることもない。
【０１３２】
尚、以上説明した第５実施形態の製造方法において、工程（４１）における第１バリア層９０ａ及び第２バリア層９０ｂを形成する工程と同時に、第１バリア層９０ａ及び第２バリア層９０ｂを構成する高融点金属等と同一膜から第１バリア層９０ａ及び第２バリア層９０ｂとは異なる個所にストッパ層を形成してもよい。このようにすれば、バリア層９０ａ及び９０ｂと同一膜から研磨処理に対するストッパ層を形成できるので、ストッパ層を専用工程により形成する必要がなく、しかもＴＦＴアレイ基板１０上の所望の位置にストッパ層を形成できるので、製造工程上有利である。
【０１３３】
尚、以上説明した第１及び第３から第５実施形態において、ＴＦＴアレイ基板１０に溝１０ａを形成することに代えて又は加えて、下地絶縁膜１２に同じような溝を形成してよく、或いは、研磨処理、スピンコート処理、リフロー法等により行ったり、有機ＳＯＧ（Spin On Glass)膜、無機ＳＯＧ膜、ポリイミド膜等を利用して、第１層間絶縁膜８１や第２層間絶縁膜４における平坦化を行なってもよい。このように第３層間絶縁膜７における研磨処理による平坦化を行う以前に、その下地表面における段差をある程度緩和しておけば、上述した各実施形態における比較的容易に画素電極９ａの平坦化を可能ならしめるにいう効果が得られる。
【０１３４】
（電気光学装置の全体構成）
以上のように構成された各実施形態における電気光学装置の全体構成を図１２及び図１３を参照して説明する。尚、図１２は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１３は、図１２のＨ−Ｈ’断面図である。
【０１３５】
図１２において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第２遮光膜２３と同じ或いは異なる材料から成る画像表示領域の周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び外部回路接続端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。走査線３ａに供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画像表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画像表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画像表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線６ａを櫛歯状に駆動するようにすれば、データ線駆動回路１０１の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にＴＦＴアレイ基板１０の残る一辺には、画像表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも１箇所においては、ＴＦＴアレイ基板１０と対向基板２０との間で電気的に導通をとるための導通材１０６が設けられている。そして、図１３に示すように、図１２に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。尚、ＴＦＴアレイ基板１０上には、これらのデータ線駆動回路１０１、走査線駆動回路１０４等に加えて、複数のデータ線６ａに画像信号を所定のタイミングで印加するサンプリング回路１０３、複数のデータ線６ａに所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等を形成してもよい。尚、本実施の形態によれば、対向基板２０上の第２遮光膜２３はＴＦＴアレイ基板１０上の遮光領域よりも小さく形成すれば良く、また電気光学装置の用途により、容易に取り除くこともできる。
【０１３６】
ここで上述した各実施形態の電気光学装置における図１２及び図１３に示した走査線駆動回路１０１やデータ線駆動回路１０４の如くＴＦＴアレイ基板１０上に形成される周辺回路を構成するＴＦＴ等の素子に係る構成について図１４を参照して説明を加える。ここに図１４は、このような周辺回路を構成する素子の一例として、Ｎチャネル型ＴＦＴを示す断面図である。
【０１３７】
図１４に示すように、周辺回路を構成するソース電極２０１、ドレイン電極２０２及びゲート電極２０３を持つＴＦＴ１３０に対向する部分も、ＴＦＴアレイ基板１０に溝１０ｂが掘られており、更に画素部におけるＴＦＴ３０の場合と同様に、その上方に位置する第３層間絶縁膜７（層間絶縁膜７ａ）により平坦化されている。従って、周辺回路内蔵型の電気光学装置を製造する場合にも、画素部におけるＣＭＰ処理等による平坦化を行う際に、周辺領域における段差が当該平坦化処理を妨げる事態を未然に防ぐことが出来る。例えば、仮に同一基板上の周辺領域に画像表示領域よりも表面が高い箇所が存在していたのでは、画像表示領域に対してＣＭＰ処理等を行うことが極めて困難となってしまう。また、例えばデータ線６ａ、走査線３ａ、容量線３等の配線を画像表示領域から周辺領域への引き出すための配線領域（例えば、図１２に示したシール材５２に対向するシール領域）についても、平坦化膜の下地表面の段差を緩和するための溝をＴＦＴアレイ基板１０や層間絶縁膜などに形成してもよい。
【０１３８】
以上説明した各実施形態の製造プロセスにおいて、ストッパ層を形成する工程は、ＴＦＴアレイ基板１０及びストッパ層の間にある全ての膜が堆積されたＴＦＴアレイ基板１０上の所定個所に、専らストッパ層としての機能を有する専用ストッパ層を形成するようにしてもよい。この一例として、専用ストッパ層がデータ線６ａと同一膜からなる場合を図１５に示す。ここに図１５は、専用ストッパ層を示す断面図である。
【０１３９】
図１５に示すように、製造プロセスにおいて、ＴＦＴアレイ基板１０上のストッパ形成用の所定箇所に、ＴＦＴ３０を構成する半導体層と同一膜からなる導電膜１ｇ、走査線３ａと同一層からなる配線として機能する又は機能しない導電膜３ｃ、下地絶縁膜１２、第１層間絶縁膜８１、第２層間絶縁膜４等の製造プロセスにおいてデータ線６ａが形成されるまでに形成される全ての膜を積み上げておく。そして、この上に、データ線６ａと同一層からなる専用ストッパ層６ｃを形成する。そして、この上に形成された層間絶縁膜７ａに対してＣＭＰ処理等を行って平坦化すれば、画素部のデータ線６ａよりも高い位置に専用ストッパ層６ｃを形成することになるので、下地表面における段差を無くすために最適な専用ストッパ層が得られる。これにより、データ線６ａの断線等を防ぐことができる。特に、ＴＦＴアレイ基板１０の反り等に起因して、局所的に研磨量が不足したり過剰となったりするのに対処すべく、このような所定個所としてＴＦＴアレイ基板１０上の複数の箇所、例えばＴＦＴアレイ基板１０の４角付近（図１２参照）などに適度に分散して設けるとよい。
【０１４０】
以上図１から図１５を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated bonding)基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１４１】
以上説明した各実施形態における電気光学装置は、プロジェクタに適用されるため、３枚の電気光学装置がＲＧＢ用のライトバルブとして各々用いられ、各ライトバルブには各々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が投射光として各々入射されることになる。従って、各実施形態では、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー電気光学装置に各実施形態における電気光学装置を適用できる。更に、対向基板２０上に１画素1個対応するようにマイクロレンズを形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーレジスト等でカラーフィルタ層を形成することも可能である。このようにすれば、入射光の集光効率を向上することで、明るい電気光学装置が実現できる。更にまた、対向基板２０上に、何層もの屈折率の相違する干渉層を堆積することで、光の干渉を利用して、ＲＧＢ色を作り出すダイクロイックフィルタを形成してもよい。このダイクロイックフィルタ付き対向基板によれば、より明るいカラー電気光学装置が実現できる。
【０１４２】
更に、第１及び第３から第５実施形態において、第２実施形態と同様にＴＦＴ３０の下側に第１遮光膜１１ａを設けてもよい。これにより、戻り光に対する遮光性能が高く、プロジェクタ用途に適した電気光学装置を実現できる。
【０１４３】
本発明は、上述した各実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴なう電気光学装置の製造方法或いは電気光学装置もまた本発明の技術的範囲に含まれるものである。
【図面の簡単な説明】
【図１】第１実施形態の電気光学装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路である。
【図２】第１実施形態の電気光学装置におけるデータ線、走査線、画素電極等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】図２のＡ−Ａ’断面図である。
【図４】第２実施形態の電気光学装置の図２のＡ−Ａ’断面に対応する個所における断面図である。
【図５】第３実施形態の電気光学装置の図２のＡ−Ａ’断面に対応する個所における断面図である。
【図６】第３実施形態の電気光学装置の製造プロセスを順を追って示す工程図（その１）である。
【図７】第３実施形態の電気光学装置の製造プロセスを順を追って示す工程図（その２）である。
【図８】第３実施形態の電気光学装置の製造プロセスを順を追って示す工程図（その３）である。
【図９】第３実施形態の電気光学装置の製造プロセスを順を追って示す工程図（その４）である。
【図１０】第４実施形態の電気光学装置の製造プロセスを順を追って示す工程図である。
【図１１】第５実施形態の電気光学装置の製造プロセスを順を追って示す工程図である。
【図１２】各実施形態の電気光学装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１３】図１２のＨ−Ｈ’断面図である。
【図１４】各実施形態の電気光学装置の周辺回路を構成するＴＦＴの断面図である。
【図１５】各実施形態の電気光学装置の所定個所に設けられる専用ストッパ層の断面図である。
【符号の説明】
１ａ…半導体層
１ａ’…チャネル領域
１ｂ…低濃度ソース領域
１ｃ…低濃度ドレイン領域
１ｄ…高濃度ソース領域
１ｅ…高濃度ドレイン領域
１ｆ…第１蓄積容量電極
２…絶縁薄膜
３ａ…走査線
３ｂ…容量線
４…第２層間絶縁膜
５…コンタクトホール
６ａ…データ線
６ｂ…中継導電層
７…第３層間絶縁膜
８ａ…コンタクトホール
８ｂ…コンタクトホール
９ａ…画素電極
１０…ＴＦＴアレイ基板
１１…第１遮光膜
１２…下地絶縁膜
１６…配向膜
２０…対向基板
２１…対向電極
２２…配向膜
２３…第２遮光膜
３０…画素スイッチング用ＴＦＴ
５０…液晶層
７０…蓄積容量
７０ａ…第１蓄積容量
７０ｂ…第２蓄積容量
８０ａ…バリア層
８１…第１層間絶縁膜
８８ａ…コンタクトホール
８８ｂ…コンタクトホール
８８ｃ…コンタクトホール
８８ｄ…コンタクトホール
【図１】
0003777857.tif 000002
【図２】
0003777857.tif 000003
【図３】
0003777857.tif 000004
【図４】
0003777857.tif 000005
【図５】
0003777857.tif 000006
【図６】
0003777857.tif 000007
【図７】
0003777857.tif 000008
【図８】
0003777857.tif 000009
【図９】
0003777857.tif 000010
【図１０】
0003777857.tif 000011
【図１１】
0003777857.tif 000012
【図１２】
0003777857.tif 000013
【図１３】
0003777857.tif 000014
【図１４】
0003777857.tif 000015
【図１５】
0003777857.tif 000016