(57)【特許請求の範囲】
【請求項１】
加入者線を収容し回線終端を行うと共に該加入者線の直流ループ電流を監視する回線終端手段と、
前記加入者線とデータの授受を行う加入者線インタフェース手段と、
交換機とデータの授受を行うインタフェース手段とを含む加入者線終端装置において、該装置は、
前記交換機から前記加入者線終端装置へ送信される加入者線接続指令制御信号がオンであり、前記交換機から前記加入者線終端装置へ送信される加入者線起動指令制御信号がオフであり、前記加入者線終端装置から前記交換機に対する前記加入者線インタフェース手段での状態表示信号がオフであり、前記加入者線での前記直流ループ電流がオフのとき、前記加入者線インタフェース手段に対してパワーダウン制御を行い、前記加入者線起動指令制御信号がオン、または前記直流ループ電流がオンのとき、前記加入者線インタフェース手段に対してパワーダウン解除制御を行うパワーダウン制御手段を含むことを特徴とする加入者線終端装置。
【請求項２】
請求項１に記載の装置において、該装置は、前記加入者線インタフェース手段および前記パワーダウン制御手段が半導体集積回路にて形成されていることを特徴とする加入者線終端装置。
【請求項３】
請求項１に記載の装置において、前記加入者線インタフェース手段は、CPU 回路と該CPU 回路へ供給するクロックの供給を制御するクロック供給制御回路とを含み、
前記パワーダウン制御手段は、前記加入者線インタフェース手段に対して前記パワーダウン制御を行うときに、前記CPU 回路への前記クロック供給を停止させる制御を行うことを特徴とする加入者線終端装置。
【請求項４】
請求項３に記載の装置において、該装置はさらに、前記直流ループ電流がオフの状態から該直流ループ電流がオンの状態に変化したときに、前記CPU 回路の動作状態が安定するまで前記加入者線への給電状態を強制的にノーマル状態に維持するように制御する保護手段を含むことを特徴とする加入者線終端装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、加入者線終端装置に関し、加入者線終端装置の電力消費の改善に関する。
【０００２】
【従来の技術】
従来からの交換装置では、加入者線ごとに加入者線終端装置が複数備えられている。この加入者線終端装置は、主に、加入者線を収容し加入者回線を終端すると共に直流ループ電流を監視する回路と、給電を切り換えるスイッチと、終端した加入者線の信号を処理する加入者線インタフェース回路などから構成されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、更に多数の加入者回線を交換装置に収容しようとすると、ますます多くの加入者線終端装置を備えなければならず、これらの多くの加入者線終端装置で消費される電力が増大していた。さらに、これらの従来の加入者線終端装置は、加入者線が待機（待ち受け）状態においても装置を動作させるために内部の全回路に対して電力を供給していた。このため、熱の発散が大きくなり、このため熱発散を効率的に行うための構造や対策を施す必要がおきていた。これによって、電力の消費の増大と共に交換装置の大型化の要因にもなっていた。
【０００４】
このようなことから、従来に比べ消費電力を非常に低減することが簡単な構成で行うことができる加入者線終端装置の実現が要請されている。
【０００５】
【課題を解決するための手段】
そこで、本発明は、加入者線を収容し回線終端を行うと共に加入者線の直流ループ電流を監視する回線終端手段と、加入者線とデータの授受を行う加入者線インタフェース手段とを含む加入者線終端装置において、以下の特徴的な構成で上述の課題を解決する。
【０００６】
すなわち、本発明は、加入者線での直流ループ電流がオフのときに、加入者線インタフェース手段に対してパワーダウン制御を行い、直流ループ電流がオンのとき、加入者線インタフェース手段に対してパワーダウン解除制御を行うパワーダウン制御手段を含む。
【０００７】
このような構成を採ることで、加入者線における通信が待機状態や停止状態において、加入者線インタフェース手段の消費電力をパワーダウンさせることができるようになり、無駄な電力消費を軽減することができるようになる。なお、このパワーダウンの方法としては、加入者線インタフェース手段に、中央処理装置(CPU) 回路とこのCPU 回路へ供給するクロックの供給を制御するクロック供給制御回路とを含み、パワーダウン制御手段が、加入者線インタフェース手段に対してパワーダウン制御を行うときに、CPU 回路へのクロック供給を停止させる制御を行うとよい。
【０００８】
また、加入者線インタフェース手段およびパワーダウン制御手段を半導体集積回路(LSI) に形成することで、小型化を図ることが容易にできるようになる。また、直流ループ電流がオフの状態から、直流ループ電流がオンの状態に変化したときに、CPU 回路の動作状態が安定するまで、加入者線への給電状態を強制的にノーマル状態に維持するように制御することで、CPU 回路の動作状態が不安定なときにおける加入者線への給電状態を安定にさせることができる。
【０００９】
【発明の実施の形態】
次に本発明の好適な実施例を図面を用いて説明する。そこで、本実施例においては、加入者線終端装置の動作中に同一加入者線終端装置内の一部回路（例えば、加入者線インタフェース回路）にパワーダウン制御をかけることによって、待機時の消費電力を抑えるように構成する。
【００１０】
また、パワーダウンされる回路（例えば、加入者線インタフェース回路）において、生成される信号を使用する場合、パワーダウン解除の遷移の時に、その信号が安定して生成されるまでの間、強制的に外部回路とのインタフェースをマスクするように構成する。
【００１１】
図１は、本実施例の加入者線終端装置５の機能構成図である。この図１において、加入者線終端装置５は、加入者線７を収容し、ノーマル／リバース給電制御スイッチ制御信号451a,451b の制御によって回線終端回路２と信号の授受を行うノーマル／リバース給電制御スイッチ(N/R SW)回路１と、加入者線７の回線終端を行うために、インピーダンス変換トランスやAFE （アナログフロントエンド）回路などから構成され、加入者線７のデータを加入者線インタフェース回路44に与えると共に直流ループ（DL）電流を直流ループ電流検出回路３に与える回線終端回路２と、回線終端回路２からアウェイク信号（直流ループ電流検出信号）31を検出し、この直流ループ電流検出信号31を直流ループ電流保護回路42に与える直流ループ電流検出回路３とを備える。
【００１２】
ノーマル／リバース給電制御スイッチ回路１は、スイッチ11〜14などから構成され、ノーマル給電スイッチ制御信号451aがノーマル／リバーススイッチマスク制御回路45から与えられると、スイッチ11とスイッチ12とをオン接続し加入者線７に対してノーマル接続を行い、また、ノーマル／リバーススイッチマスク制御回路45からリバース給電制御スイッチ制御信号451bが与えられた場合は、給電極性の反転を行うためにスイッチ11およびスイッチ12の接続をオフにし、一方、スイッチ13およびスイッチ14をオン接続にする。
【００１３】
更に、加入者線終端装置５は、交換局９内の交換機６からの4Mbps データバス61を収容し、直流ループ電流検出信号31を保護し、加入者線７のデータを取り込み、ノーマル／リバーススイッチ制御を行うと共に加入者線インタフェース回路44のパワー制御を行う加入者線終端回路４を備える。この加入者線終端回路４は、軽薄短小を図るためLSI によって構成される。
【００１４】
加入者線終端回路４は、交換局９内の交換機６からの4Mbps データバス61を収容し、制御ビット（COビット）を抽出し、パワーダウン制御回路43に与える4Mbps データバスインタフェース回路41と、直流ループ電流検出信号31を保護してCPU 入力直流ループ電流検出信号421 を加入者線インタフェース回路44に与え、ノーマル／リバース給電制御スイッチマスク信号422 をノーマル／リバーススイッチマスク制御回路45に与える直流ループ電流検出保護回路42と、直流ループ電流検出信号31、制御ビット411 および状態表示ビット（STビット）442からパワーダウン制御信号を生成し、加入者線インタフェース回路44に与えるパワーダウン制御回路43とを備える。
【００１５】
さらに、加入者線終端回路４は、CPU 回路441 を備え15.36MHzのマスタクロック信号443 を取り込み、回線終端回路２とのデータ21のやり取りを行い、状態表示ビットを抽出しパワーダウン制御回路43に与えると共に、CPU 入力直流ループ電流検出信号421 およびパワーダウン制御信号431 を取り込みノーマル／リバーススイッチマスク制御回路45を制御する加入者線インタフェース回路44と、直流ループ電流検出保護回路42からのノーマル／リバース給電制御スイッチマスク信号422 を受け、加入者線インタフェース回路44からの制御オン／オフ信号442 を受けてノーマル／リバース給電制御スイッチ制御信号451a,451b を生成し、ノーマル／リバース給電制御スイッチ回路１に与えるノーマル／リバーススイッチマスク制御回路45とを備える。
【００１６】
次に、図１の加入者線終端装置５の動作を説明する。先ず、ノーマル／リバーススイッチマスク制御回路45において、内部スイッチ11およびスイッチ12がノーマル接続状態とし、加入者線終端回路４の外部の直流ループ電流検出回路３において宅内装置８から検出されたアウェイク信号（直流ループ電流検出信号31）は、直流ループ電流検出保護回路42へ供給される。
【００１７】
この直流ループ電流検出保護回路42で、保護された直流ループ電流検出信号31は、加入者線インタフェース回路44およびノーマル／リバーススイッチマスク制御回路45へ与えられる。
【００１８】
交換局９内の交換機６側から4Mbps データバス61で受信した4Mbps の主信号データを4Mbps データバスインタフェース回路41に取り込み、交換局９内の交換機６からの制御ビット（COビット）411 を抽出する。
【００１９】
加入者線インタフェース回路44の内部信号より交換局９内の交換機６への状態表示ビット（STビット）442 を抽出する。抽出した制御ビット411 ／状態表示ビット442 をパワーダウン制御回路43へ供給し、パワーダウン制御信号431 を生成する。そして、このパワーダウン制御信号431 を加入者線インタフェース回路44へ供給する。
【００２０】
本実施例の加入者線終端装置５では、特に、加入者線７が待機／停止状態のとき、パワーダウン制御回路43が、パワーダウン制御信号431 によって加入者線インタフェース回路44に対してパワーダウン制御をかけ、加入者線インタフェース回路44内のCPU 回路441 に対してリセットし、15.36MHzマスタークロック443 の供給を停止させる。他のブロック（例えば、4Mbps データバスインタフェース回路41、直流ループ電流検出保護回路42、ノーマル／リバーススイッチマスク回路45等）は、動作を継続させる。
【００２１】
加入者線７の待機状態とは、直流ループ電流信号がオフ且つ制御ビット（COビット）411 の中の加入者線接続指令ビット（LCビット）のみがオンで、他の制御ビット411 および状態表示ビット442 のすべてがオフのとき、つまり、この状態では、制御ビット411 による起動要求（＝加入者線起動指令信号LAR による起動要求）、または直流ループ電流検出信号31による加入者からの起動要求信号の受信を待ち受けている状態であるので、パワーダウンによって加入者線インタフェース回路44を停止させることが可能となる。また、加入者線接続指令ビット（LCビット）もオフの場合は、加入者線７が接続されていないため、停止状態になる。
【００２２】
図２は、本実施例の加入者線終端装置が直流ループ電流の検出によってパワーダウンの制御を行うための動作を説明するためのタイミングチャートである。この図２において、(a) は、直流ループ電流検出信号31の動作変化を表す図である。(b) は、パワーダウン制御信号431 の動作変化を表す図である。(c) は、CPU 入力直流ループ電流検出信号421 の動作変化を表す図である。(d) は、ノーマル／リバース給電制御スイッチマスク信号422 の動作変化を表す図である。(e) は、CPU 回路441 の動作変化を表す図である。(f) は、ノーマル／リバース給電制御スイッチ回路１の動作変化を表す図である。
【００２３】
この図２において、加入者線接続指令ビット（LCビット）以外の制御ビット411 ／状態表示ビット442 または直流ループ電流検出信号31（図２(a) ）がオフ（ハイレベル、図２のa1）からオン（ロウレベル、図２のa2）となったとき、パワーダウン制御信号431 （図２(b) ）をハイレベル（図２のb1）からロウレベル（図２のb2）にしパワーダウンを解除する。
【００２４】
ここで、直流ループ電流検出信号31（図２(a) ）がオン時（ロウレベル時、図２のa2）には、即時にパワーダウン制御信号431 （図２(b) ）をロウレベル（図２のb2）にしパワーダウン解除を行い、直流ループ電流検出信号31（図２(a) ）がオフ時（ハイレベル時、図２のa3）には約30msec（ミリ秒）保護後にパワーダウン制御信号431 （図２(b) ）をハイレベル（図２のb3）にしパワーダウン状態にさせる。
【００２５】
CPU 入力直流ループ電流検出信号421 （図２(c) ）は、オン／オフ遷移時に約30msecの保護（図２のc1）が取られているため、CPU 回路441 が直流ループ電流検出信号31（図２(a) ）を読み取るときには、既に加入者線インタフェース回路44が、パワーダウンを解除され、通常の動作を開始している。
【００２６】
パワーダウン中には、CPU 回路441 もリセットされているため動作を停止（図２のe1）し、加入者線７へのノーマル／リバース給電制御スイッチ(N/R SW)回路１もオフとなる。待機時には加入者線７への給電極性を強制ノーマル給電状態にしておく必要があるため、待機時のパワーダウン中には、図２のf1に示すように、強制的にノーマルスイッチ制御信号をオンとするようにノーマル／リバース給電制御スイッチ回路１をマスクする。
【００２７】
また、パワーダウン解除後に、CPU 回路441 が初期設定を終了（図２のe2）し、加入者線接続指令ビット（LCビット）を読み取り、ノーマル給電制御を行うまでノーマル／リバース給電制御スイッチ制御信号451 がオフとなっているため、ノーマル／リバース給電制御スイッチマスク信号422 を図２のd1に示すように、直流ループ電流検出信号31がオフ（ハイレベル、図２のa1）からオン（ロウレベル、図２のa2）になった後、約10msec後にハイレベルからロウレベルに変化させてノーマル／リバーススイッチマスク制御回路45に供給することで、ノーマル／リバース給電制御スイッチ制御信号451 を約10msec程度引き延ばし（図２のf2）、ノーマル制御にマスクする。
【００２８】
この後、CPU 回路441 の初期設定終了後に自動的に、ノーマル／リバーススイッチマスク制御回路45に対して、制御オン信号442 を与え、このノーマル／リバーススイッチマスク制御回路45がノーマル給電制御スイッチ信号451aをノーマル／リバース給電制御スイッチ回路１に与え、ノーマル状態（図２のf3）にさせる。
【００２９】
その後、直流ループ電流検出信号31がオフ（ハイレベル、図２のa1）からオン（ロウレベル、図２のa2）になった後、直流ループ電流検出保護回路42が約30msec後にCPU 入力直流ループ電流検出信号421 がハイレベルからロウレベルに変化させて（図２のc1）、加入者線インタフェース回路44に与える。これによって、加入者線インタフェース回路44は、リバース制御を行うための制御オン信号442 をノーマル／リバーススイッチマスク制御回路45に与える。そして、ノーマル／リバーススイッチマスク制御回路45は、リバース給電制御スイッチ制御信号451bを生成しノーマル／リバース給電制御スイッチ回路１に与え、給電状態を逆極性にスイッチ制御を行う。すなわち、スイッチ11およびスイッチ12の接続をオフにし、一方、スイッチ13およびスイッチ14をオン接続にする。
【００３０】
図３は、本実施例の加入者線終端装置が加入者線起動指令信号によってパワーダウンの制御を行うための動作を説明するためのタイミングチャートである。この図３において、(a) は、加入者線起動指令信号(LAR) の動作変化を表す図である。(b) は、パワーダウン制御信号431 の動作変化を表す図である。(c) は、CPU 回路441 の動作状態を表す図である。(d) は、ノーマル／リバース給電制御スイッチ回路１の動作状態を表す図である。(e) は、直流ループ電流検出信号31の動作変化を表す図である。(f) は、CPU 入力直流ループ電流検出信号421 の動作変化を表す図である。
【００３１】
この図３において、直流ループ電流検出信号31がオフ（ハイレベル、図３のe1）でCPU 回路441 が停止（図３のc1）のときにおいて、交換局９の交換機６からの4Mbps のデータバス61から加入者線起動指令信号（LAR ）（図３(a) ）がオフ（ハイレベル）の状態（図３のa1）からオン（ロウレベル）の状態（図３のa2）になると、パワーダウン制御回路43は、パワーダウン制御信号431 （図３(b) ）を生成し、ハイレベル（図３のb1）からロウレベル（図３のb2）にし、加入者線インタフェース回路44に与える。これによって、加入者線インタフェース回路44を、パワーダウン状態からパワーダウン解除状態に移行させる。したがって、CPU 回路441 は、クロックが供給され停止状態から通常動作状態（図３のc2）に移行することになる。CPU 回路441 が、動作を開始すると制御オン信号442 を出力し、ノーマル／リバーススイッチマスク制御回路45に与えると、リバース給電制御スイッチ制御信号451bを生成しノーマル／リバース給電制御スイッチ回路１に与える。これによって、ノーマル／リバース給電制御スイッチ回路１は、強制ノーマル状態（図３のd1）からリバース状態（図３のd2）にスイッチ設定を変更する。これに基づき直流ループ電流21が検出され、直流ループ電流検出信号31（図３(e) ）がオフ状態（ハイレベル、図３のe1）からオン状態( ロウレベル、図３のe2) に変化し、オン状態が約30msec以上継続されると、CPU 入力直流ループ電流検出信号（図３(f) ）がオフ状態（ハイレベル、図３のf1）からオン状態（ロウレベル、図３のf2）に変化させ、これによってCPU 回路441 は通常動作を継続する。
【００３２】
図４は、CPU 回路441 の一例の回路構成図である。この図４において、CPU 回路441 は、プログラムを格納しているプログラムROM 回路441bと、プログラムROM 回路441bに格納されているプログラムを用いてデータ21や状態表示ビット442 やCPU 入力直流ループ検出信号421 などを処理するCPU 441aと、ワークデータを格納するワークRAM 回路441cと、データ21や状態表示ビット442 やCPU 入力直流ループ検出信号421 などを授受するインタフェース回路441dと、15.36MHzマスタクロック443 をCPU 441aとプログラムROM 回路441bとワークRAM 回路441cとに与えたり、パワーダウン制御信号431 によって供給停止したり制御するクロック供給制御回路441eとから構成されている。
【００３３】
パワーダウン制御信号431 がクロック供給制御回路441eに与えられていないときには、入力15.36MHzマスタクロック443 は分配され，CPU 441aとプログラムROM 回路441bとワークRAM 回路441cとに与えられる。そして、入力データ21は、インタフェース回路441dを通してCPU 441aで処理される。一方、パワーダウン制御信号431 が与えられた場合は、クロック供給制御回路441eは、入力15.36MHzマスタクロック443 のCPU 441aとプログラムROM 回路441bとワークRAM 回路441cへのクロックの供給を停止する。これによって、CPU 441aとプログラムROM 回路441bとワークRAM 回路441cなどによる処理が停止され消費電力を僅かにすることができる。
【００３４】
以上のように、加入者線７の待機時（待ち受け時）に加入者線終端回路４の内部の一部の加入者線インタフェース回路44をパワーダウン（クロック供給停止）させれば、処理状態を停止させ消費電力を低く抑えることができるようになる。実際に加入者線終端装置５を製作したところ、パワーダウン制御前は全体でおよそ140mW であった消費電力が、パワーダウン制御を行うことで約40mW程度減少させ、およそ100mW に低下させることができるようになった。
【００３５】
また、パワーダウンが解除された場合、直流ループ電流検出信号31のオフ後にノーマル／リバース給電制御スイッチマスク信号422 を約10msec引き伸ばしマスクしたので、CPU 回路441 が初期設定を開始しても加入者線７への給電が停止されることがなくなる。
【００３６】
【発明の効果】
以上述べたように本発明は、加入者線接続指令制御信号、加入者線起動指令制御信号、状態表示信号および直流ループ電流のオン/オフに基づき、加入者線の状態が待機/停止状態であるか否かを詳細に監視することにより加入者線インタフェース手段に対してパワーダウン制御/パワーダウン解除制御を行うので、加入者線側における短時間の待機状態のときにパワーダウン制御をすることなく、簡単な回路構成で迅速な対応処理を可能としながら、消費電力を非常に低減させるという効果を奏することができる。
【図面の簡単な説明】
【図１】本発明の実施例の加入者線終端装置の機能構成図である。
【図２】本実施例の加入者線終端装置の直流ループ検出信号に基づくパワーダウン制御を行うための動作タイミングチャートである。
【図３】本実施例の加入者線終端装置の加入者線起動指令信号に基づくパワーダウン制御を行うための動作タイミングチャートである。
【図４】本実施例の加入者線終端装置の加入者線インタフェース回路の中のCPU 回路の構成図である。
【符号の説明】
４  加入者線終端回路
５  加入者線終端装置
42  直流ループ電流検出信号保護回路
43  パワーダウン制御回路
44  加入者線インタフェース回路
441   CPU 回路
【図１】
0003784929.tif 000002
【図２】
0003784929.tif 000003
【図３】
0003784929.tif 000004
【図４】
0003784929.tif 000005