(57)【特許請求の範囲】
【請求項１】
半導体装置の製造方法であって、
（Ａ）（１００）面方位を有するＳｉ基板表面にＳｉの気相原料としてＳｉＣｌ4ガスを供給し、１分子層分のＳｉ原料分子を吸着させる工程と、
（Ｂ）前記工程（Ａ）の後、前記Ｓｉ原料分子を吸着したＳｉ基板表面に酸素を含むガスを供給し、前記吸着されているＳｉの原料分子を酸化し、前記Ｓｉ基板表面にＳｉＯ2分子層を形成する工程と、
（Ｃ）前記工程（Ｂ）の後、前記ＳｉＯ2分子層で覆われた前記Ｓｉ基板表面にＳｉの気相原料としてＳｉＣｌ4ガスを供給し、１分子層分のＳｉ原料分子を吸着させる工程と、
（Ｄ）前記工程（Ｃ）の後、前記Ｓｉ原料分子を吸着した前記Ｓｉ基板表面に窒素を含むガスを供給し、前記吸着されているＳｉの原料分子を窒化し、前記Ｓｉ基板表面にＳｉＮ分子層を形成した後再度、Ｓｉの気相原料としてＳｉＣｌ4ガスを供給し、１分子層分のＳｉ原料分子を吸着させる工程と、
（Ｅ）前記工程（Ｄ）の後、前記Ｓｉ基板表面に水蒸気を含むガスを供給し、前記ＳｉＮ分子層中のＳｉ原子に結合したＣｌ原子を除去するために、Ｓｉ原子に結合した酸素原子よりなる酸素原子層を形成する工程と、
（Ｆ）前記工程（Ｅ）の後、前記酸素原子層を有する前記ＳｉＮ分子層で覆われた前記Ｓｉ基板表面に、酸素を含むガスと金属元素を含む原料ガスとを交互に供給し、高誘電体金属酸化膜を形成する工程と、
（Ｇ）前記工程（Ｆ）の後、前記高誘電体金属酸化膜で覆われた前記基板表面にＳｉの気相原料としてＳｉＣｌ4ガスを供給し、１分子層分のＳｉ原料分子を吸着させる工程と、
（Ｈ）前記工程（Ｇ）の後、前記Ｓｉ原料分子層で覆われた前記基板表面に窒素を含むガスを供給し、前記吸着されているＳｉの原料分子を窒化し、前記Ｓｉ基板表面にＳｉＮ分子層を形成する工程とよりなることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
【０００２】
本発明は一般に半導体装置に係り、特に金属酸化物あるいは金属シリケートよりなる高誘電体絶縁膜を有する半導体装置およびその製造方法に関する。
【従来の技術】
【０００３】
超高速動作が要求されるＣＭＯＳＬＳＩなどの半導体集積回路装置では、半導体集積回路装置を構成する電界効果型トランジスタ（ＭＯＳＦＥＴ）が非常に短いゲート長を有することが要求されており、このためＭＯＳＦＥＴの微細化に対して多大の努力がなされている。
【０００４】
このように微細化されたＭＯＳＦＥＴでは、スケーリング則による要請からゲート絶縁膜の膜厚に対しても制限が加えられ、例えばゲート絶縁膜の膜厚を酸化膜厚換算で２．５ｎｍ程度以下に減少させることが求められている。
【０００５】
従来より、ゲート絶縁膜として、一般にリーク電流特性が良好で界面準位密度の低いシリコン酸化膜が使用されている。しかしシリコン酸化膜よりなる従来のゲート絶縁膜では、ゲート絶縁膜の物理膜厚の減少に伴い直接トンネル電流が増加してしまい、このためゲート絶縁膜の膜厚が上記の値よりもさらに減少すると、トンネル電流によるゲートリーク電流が大きな問題になる。ゲートリーク電流が増大すると、例えばゲートオフ時において実質的なリーク電流が生じ、半導体装置の回路が正常に動作しない、あるいは消費電力が増加する等の問題が生じてしまう。
【０００６】
そこで上記の問題を解消するため、ゲート絶縁膜の材料として高い誘電率を有する金属酸化物や金属シリケートなどの高誘電体膜を使用することが検討されている。
【発明が解決しようとする課題】
【０００７】
しかしながら、このような金属酸化物や金属シリケートを用いた高誘電体ゲート絶縁膜では、ゲート電極にドープしたボロンが高誘電体ゲート絶縁膜へと抜けていく現象や、半導体装置の製造時にゲート電極上に層間絶縁膜等を形成する工程などで使われる原料ガス中の水素が高誘電体ゲート絶縁膜をアタックする現象等により、ＭＯＳＦＥＴの動作特性が不安定になる問題が生じる。またシリコン基板表面への高誘電体ゲート絶縁膜を含むゲート構造の形成の際に、シリコン基板と高誘電体ゲート絶縁膜との間の界面、あるいは高誘電体ゲート絶縁膜とポリシリコンゲート電極との間の界面において、シリサイド形成などの反応が生じるおそれがある。
【０００８】
従来、高誘電体ゲート絶縁膜は直接トンネル電流の抑制について主として検討されてきたものであり、素子構造中における特性の安定性についての調査は十分に行われたとは言えない。
【０００９】
例えば特開２００１−２６７５６６号公報は、Ｓｉ基板表面にいわゆる単原子層堆積（atomic layer CVD）法により形成された単分子層のＳｉＮ層と、かかる単分子ＳｉＮ層上に同じく単原子層堆積法により酸素原子層とＺｒ原子層の繰り返しとして形成されたＺｒＯ2層などの高誘電体層と、さらに前記高誘電体層上に再び単原子層堆積法により形成された単分子層ＳｉＮ層とよりなるゲート絶縁層が開示されている。また前記従来技術には、Ｓｉ基板表面に単原子層堆積法により形成された単分子層のＳｉＯ2層と、前記単分子層ＳｉＯ2層上に同様な単原子層堆積法により酸素原子層とＺｒなどの金属原子層の繰り返しとして形成された高誘電体膜と、さらに前記高誘電体膜上に再び単原子層堆積法により形成された単分子層ＳｉＮ層とよりなるゲート絶縁膜が開示されている。
【００１０】
このような高誘電体膜を有するゲート絶縁膜は酸化膜換算膜厚が小さく、ゲート長が例えば０．１μｍ以下の超高速半導体装置に使った場合でも、直接トンネル効果によるゲートリークを抑制することができる。
【００１１】
しかし、高誘電体膜の上下をＳｉＮ単分子層で狭持した構成では、Ｓｉと窒素の原子価の差が原因でＳｉ基板表面を窒素原子により一様にかつ完全に覆うことができず、必ずダングリングボンドが生じてしまう。このようにゲート絶縁膜の特にチャネル領域となるＳｉ基板表面との界面にダングリングボンドが生じると、キャリアのトラップなどにより、半導体装置の閾値特性が変化してしまう。
【００１２】
一方、上記従来技術に開示された高誘電体膜の上下をＳｉＯ2単分子層で狭持した構成では、Ｓｉ基板とゲート絶縁膜との界面におけるダングリングボンドは生じないが、ゲート絶縁膜中に窒素原子層が形成されていないため、ポリシリコンゲート電極中のＢドーパントがゲート絶縁膜を通ってＳｉ基板中に拡散し、半導体装置の閾値特性を変化させてしまう問題が生じる。またこのような構成では、ゲート絶縁膜中に窒素原子層が含まれていないことに起因して、高誘電体膜中の酸素が容易にＳｉ基板中に拡散し、チャネル領域のキャリアモビリティが低下してしまう問題が生じる。さらにこのような構成では、Ｚｒなどの金属元素がゲート絶縁膜を通過してＳｉ基板に到達し、シリサイド形成などの反応を生じる恐れがある。
【００１３】
このように、従来の高誘電体ゲート絶縁膜構造では、Ｓｉ基板との界面におけるダングリングボンド形成の問題、あるいは高誘電体ゲート絶縁膜を通過する不純物元素、酸素あるいは金属元素の拡散の問題が解決されておらず、半導体装置を構成しても、所期の効果を奏することができない。
【００１４】
そこで本発明は上記の課題を解決する新規で有用な半導体装置およびその製造方法を提供することを概括的課題とする。
【００１５】
本発明のより具体的な課題は、高誘電体ゲート絶縁膜を有する半導体装置であって、ゲート電極等にドープしたボロンの抜けを抑制でき、製造時に用いる原料ガス中の水素などの還元雰囲気の影響による特性バラツキを抑制でき、また高誘電体ゲート絶縁膜とシリコン基板あるいはゲート電極との間の反応を抑制できる半導体装置およびその製造方法を提供することにある。
【課題を解決するための手段】
【００１６】
本発明は上記の課題を、半導体装置の製造方法であって、（Ａ）（１００）面方位を有するＳｉ基板表面にＳｉの気相原料としてＳｉＣｌ4ガスを供給し、１分子層分のＳｉ原料分子を吸着させる工程と、（Ｂ）前記工程（Ａ）の後、前記Ｓｉ原料分子を吸着したＳｉ基板表面に酸素を含むガスを供給し、前記吸着されているＳｉの原料分子を酸化し、前記Ｓｉ基板表面にＳｉＯ2分子層を形成する工程と、（Ｃ）前記工程（Ｂ）の後、前記ＳｉＯ2分子層で覆われた前記Ｓｉ基板表面にＳｉの気相原料としてＳｉＣｌ4ガスを供給し、１分子層分のＳｉ原料分子を吸着させる工程と、（Ｄ）前記工程（Ｃ）の後、前記Ｓｉ原料分子を吸着した前記Ｓｉ基板表面に窒素を含むガスを供給し、前記吸着されているＳｉの原料分子を窒化し、前記Ｓｉ基板表面にＳｉＮ分子層を形成した後再度、Ｓｉの気相原料としてＳｉＣｌ4ガスを供給し、１分子層分のＳｉ原料分子を吸着させる工程と、（Ｅ）前記工程（Ｄ）の後、前記Ｓｉ基板表面に水蒸気を含むガスを供給し、前記ＳｉＮ分子層中のＳｉ原子に結合したＣｌ原子を除去するために、Ｓｉ原子に結合した酸素原子よりなる酸素原子層を形成する工程と、（Ｆ）前記工程（Ｅ）の後、前記酸素原子層を有する前記ＳｉＮ分子層で覆われた前記Ｓｉ基板表面に、酸素を含むガスと金属元素を含む原料ガスとを交互に供給し、高誘電体金属酸化膜を形成する工程と、（Ｇ）前記工程（Ｆ）の後、前記高誘電体金属酸化膜で覆われた前記基板表面にＳｉの気相原料としてＳｉＣｌ4ガスを供給し、１分子層分のＳｉ原料分子を吸着させる工程と、（Ｈ）前記工程（Ｇ）の後、前記Ｓｉ原料分子層で覆われた前記基板表面に窒素を含むガスを供給し、前記吸着されているＳｉの原料分子を窒化し、前記Ｓｉ基板表面にＳｉＮ分子層を形成する工程とよりなることを特徴とする半導体装置の製造方法により、解決する。
【００１７】
本発明において前記工程（Ｆ）は、前記Ｓｉ基板表面に前記酸素を含むガスを供給する工程で開始され、前記Ｓｉ基板表面に前記酸素を含むガスを供給する工程で終了されるのが好ましい。
【００１８】
本発明によれば、Ｓｉ基板表面を直接に酸素原子層により覆っているため、Ｓｉ基板表面を窒素原子層で覆った場合のようなダングリングボンドの形成が生じることはなく、半導体装置の電気特性が安定する。また本発明によれば、高誘電体ゲート絶縁膜中に酸素原子層の他に窒素原子層が含まれるため、このような窒素原子層は、高誘電体ゲート絶縁膜を通過するＢなどの不純物元素の拡散、また酸素の拡散、さらにＺｒなどの金属元素の拡散を効果的に抑制し、その結果、Ｓｉ基板とゲート絶縁膜、およびゲート絶縁膜とゲート電極との界面における反応が抑制され、酸化膜換算膜厚の小さい高誘電体ゲート絶縁膜を有する超高速半導体装置を、安定に、再現性良く製造することが可能になる。
【００１９】
また本発明の半導体装置では、Ｓｉ基板表面と窒素原子層との間に酸素原子層とＳｉ原子層とが介在するため窒素原子層がＳｉ基板表面から離間し、その結果、窒素原子の固定電荷に起因する半導体装置の動作特性の変化が効果的に抑制される。
【発明の実施の形態】
【００２０】
［第１実施例］
図１（Ａ）〜図８（Ｊ）は、Ｓｉ基板１上への本発明の第１実施例による高誘電体ゲート絶縁膜の形成工程を示す。
【００２１】
以下の説明では、高誘電体ゲート絶縁膜は原子層堆積法により形成されるが、かかる高誘電体ゲート絶縁膜は、例えばＭＢＥ法などによって形成することも可能である。
【００２２】
図１（Ａ）を参照するに、Ｓｉ基板１表面の自然酸化膜を除去し、基板表面のＳｉ原子を露出した後、図１（Ｂ）の工程において、典型的には３００℃の基板温度でＨ2Ｏ（水蒸気）を供給し、前記Ｓｉ基板１表面にＨ2Ｏ分子を吸着させる。その結果前記Ｓｉ基板１の表面は１原子層分の酸素原子層ＯＬ1により一様に覆われる。その際、前記酸素原子層Ｏ１中の各々の酸素原子はＳｉ基板表面のＳｉ原子に結合し、また前記酸素原子の反対側の結合手には水素原子が結合している。その結果、前記Ｓｉ基板１の表面には１分子層分の厚さのＳｉＯ2層２が形成され、前記ＳｉＯ2分子層２の表面はＯＨ基により覆われる。前記酸素原子層ＯＬ1は厳密に１原子層である必要はないが、９０％以上の酸素原子がＳｉ基板表面の対応するＳｉ原子と結合しており、実質的に１原子層とみなすことができる。
【００２３】
次に図２（Ｃ）の工程において前記図１（Ｂ）の構造の表面にＳｉＣｌ4ガスを４００℃の基板温度で供給し、ＳｉＣｌ4分子層を吸着させる。その際、前記酸素原子層ＯＬ1表面のＯＨ基中の水素原子はＳｉＣｌ4分子と反応し、ＨＣｌの形で除去され、その結果、前記Ｓｉ基板の表面は１原子層分のＳｉ原子層ＳＬ1により一様に覆われる。このようにして形成されたＳｉ原子層ＳＬ1中のＳｉ原子の二つの結合手は前記酸素原子層Ｏ1中の二つの酸素原子にそれぞれ結合し、残りの二つの結合手にはＣｌ原子がそれぞれ結合している。前記Ｓｉ原子層ＳＬ1も厳密に１原子層である必要はないが、９０％以上のＳｉ原子が酸素原子層ＯＬ1中の対応する酸素原子と結合しており、実質的に１原子層とみなすことができる。
【００２４】
次に図２（Ｄ）の工程において前記図２（Ｃ）の構造の表面にＮＨ3ガスを４００℃の基板温度で供給し、前記Ｓｉ原子層中のＳｉ原子の各々に、前記Ｃｌ原子を置換することにより１原子層分の窒素原子を結合させ、１原子層分の窒素原子層ＮＬ1を形成する。その際、前記Ｓｉ原子層ＳＬ1中のＳｉ原子に結合していたＣｌ原子はＨＣｌの形で除去される。このようにして形成された窒素原子においては、Ｓｉ原子に結合していない二つの結合手に水素原子がそれぞれ結合している。図２（Ｄ）の工程により、前記１分子層分の厚さのＳｉＯ2分子層２上に、１分子層分の厚さのＳｉＮ層３が形成される。前記窒素原子層ＮＬ1は厳密に１原子層である必要はないが、９０％以上の窒素原子が前記Ｓｉ原子層ＳＬ1中の対応するＳｉ原子と結合しており、実質的に１原子層とみなすことができる。
【００２５】
次に図３（Ｅ）の工程において前記図２（Ｄ）の構造の表面にＳｉＣｌ4ガスを４００℃の基板温度で供給し、ＳｉＣｌ4分子を一様に吸着させる。その際、前記窒素原子層ＮＬ1中の窒素原子に結合していた水素原子は、ＨＣｌの形で除去され、その結果、前記窒素原子層ＮＬ1の表面は１原子層分のＳｉ原子層ＳＬ2により一様に覆われる。このようにして形成されたＳｉ原子層ＳＬ2中のＳｉ原子の結合手のうち二つは前記窒素原子層中の二つの窒素原子にそれぞれ結合する。前記ＳｉＮ分子層中のＳｉ原子の残り二つの結合手にはＣｌ原子がそれぞれ結合している。前記Ｓｉ原子層ＳＬ2も厳密に１原子層である必要はないが、９０％以上のＳｉ原子がその下の窒素原子層ＮＬ1中の対応する窒素原子に結合しており、実質的に１原子層とみなすことができる。
【００２６】
次に図４（Ｆ）の工程において、図３（Ｅ）の構造の表面に水蒸気（Ｈ2Ｏ）が４００℃の基板温度で供給され、その結果、前記Ｓｉ原子層ＳＬ2中のＳｉ原子に結合していたＣｌ原子がＨＣｌの形で除去され、各々前記Ｓｉ原子層ＳＬ2中のＳｉ原子に結合した酸素原子よりなる酸素原子層ＯＬ2が形成される。前記酸素原子層ＯＬ2中の酸素原子は前記Ｓｉ原子層ＳＬ2中のＳｉ原子と共に一つのＳｉＯ2単分子層を形成すると見ることもできるが、また以下に説明する高誘電体膜の一部を構成すると見ることもできる。前記酸素原子層ＯＬ2中の酸素原子の各々には水素原子が結合してＯＨ基が形成されている。前記酸素原子層ＯＬ2も厳密に１原子層である必要はないが、９０％以上の酸素原子がＳｉ原子層ＳＬ2中のＳｉ原子に結合しており、実質的に１原子層とみなすことができる。
【００２７】
図５（Ｇ）の工程において図４（Ｆ）の構造の表面にＨｆＣｌ4ガスが供給され、前記酸素原子層ＯＬ2上にＨｆＣｌ4分子が一様に吸着される。その際、前記酸素単原子層ＯＬ2表面でＯＨ基を形成する水素原子はＨｆＣｌ4分子と反応し、ＨＣｌの形で除去され、その結果、前記酸素原子層ＯＬ2は１原子層分のＨｆ原子層ＨＬ1により一様に覆われる。このようにして形成されたＨｆ原子層ＨＬ1中のＨｆ原子の二つの結合手は前記酸素原子層Ｏ2中の二つの酸素原子にそれぞれ結合し、残りの二つの結合手にはＣｌ原子がそれぞれ結合している。前記Ｈｆ原子層ＨＬ1も厳密に１原子層である必要はないが、Ｈｆ原子層ＨＬ1中のＨｆ原子の９０％以上は酸素原子層ＯＬ2中の対応する酸素原子に結合しており、実質的に１原子層とみなすことができる。
【００２８】
次に図６（Ｈ）の工程において図５（Ｇ）の構造の表面に水蒸気（Ｈ2Ｏ）が４００℃の基板温度で供給され、その結果、前記Ｈｆ原子層ＨＬ1中のＨｆ原子に結合していたＣｌ原子がＨＣｌの形で除去され、各々前記Ｈｆ原子層ＳＬ2中のＨｆ原子に結合した酸素原子よりなる酸素原子層ＯＬ3が形成される。前記酸素原子層ＯＬ3中の酸素原子は前記Ｈｆ原子層ＨＬ1中のＨｆ原子と共に一つのＨｆＯ2単分子層を形成する。また前記酸素原子層ＯＬ3中の酸素原子の各々には水素原子が結合してＯＨ基が形成されている。前記酸素原子層ＯＬ3においても９０％以上の酸素原子がＨｆ原子層ＨＬ1中の対応するＨｆ原子と結合しており、実質的に１原子層とみなすことができる。
【００２９】
さらに図７（Ｉ）の工程で図５（Ｇ）と図６（Ｈ）の工程を任意の回数繰り返すことにより、前記ＨｆＯ2単分子層上に、酸素原子層ＯＬ3およびＨｆ原子層ＨＬ2よりなるＨｆＯ2層４が形成され、さらに前記Ｈｆ原子層ＨＬ2上に酸素原子層ＯＬ4が形成される。前記酸素原子層ＯＬ3およびＨｆ原子層ＨＬ2も、厳密に１原子層である必要はないが、実質的に１原子層とみなすことができる。
【００３０】
さらに図８（Ｊ）の工程において、図７（Ｉ）の構造上にＳｉＣｌ4ガスおよびＮＨ3ガスを順次供給し、前記酸素原子層ＯＬ4上にＳｉ原子層ＳＬ3と窒素原子層ＮＬ2とよりなるＳｉＮ単分子層５を形成する。前記Ｓｉ原子層ＳＬ3と窒素原子層ＮＬ2も、厳密に１原子層である必要はないが、先の原子層ＯＬ1〜ＯＬ4と同様に、実質的に１原子層とみなすことができる。
【００３１】
図１（Ａ）〜図８（Ｊ）の工程は、前記原子層ＯＬ1から原子層ＮＬ1までの厚さが１〜数ナノメートル程度になるように形成され、このようにして形成されて高誘電体ゲート絶縁膜上にはポリシリコンなどのゲート電極が形成される。
【００３２】
図１（Ａ）〜図８（Ｊ）の工程では、特に図１（Ａ）の工程でＳｉ基板表面が直接に酸素原子層ＯＬ1により一様に覆われるため、界面にダングリングボンドや界面準位が形成されることがなく、非常に高品質のＳｉＯ2単分子層２が形成される。これに伴い、半導体装置が動作する場合にチャネル領域をキャリアが高速で輸送される場合でも、キャリアがダングリングボンドや界面準位に捕獲されることがなく、半導体装置の閾値特性が劣化したり、リーク特性が劣化する問題を回避することができる。
【００３３】
さらに図２（Ｄ）の工程において前記ＳｉＯ2単分子層２上にＳｉＮ単分子層３が形成されるため、図５（Ｇ）〜図７（Ｉ）の工程においてＨｆＯ2層をかかるＳｉＮ層３上に形成した場合、前記ＨｆＯ2層中のＨｆおよび酸素がＳｉ基板中に拡散するのが効果的に抑制される。さらにかかる構成では、ＳｉＮ単分子層中のＮ原子層がＳｉ基板表面から前記酸素原子層ＯＬ1およびＳｉ原子層ＳＬ1の分だけ離間して形成されるため、Ｎ原子が有する固定電荷による半導体装置の閾値特性の変動が回避される。また、
同様に、本実施例では前記ＨｆＯ2層上に前記窒素原子層ＮＬ2を含むＳｉＮ分子層が形成されているため、前記ＨｆＯ2層からポリシリコンゲート電極へのＨｆおよび酸素の拡散が効果的に抑制される。また、前記ポリシリコンゲート電極から前記Ｓｉ基板へのＢなどのドーパント拡散も効果的に抑制される。
【００３４】
図８（Ｊ）の構成の高誘電体ゲート絶縁膜では、前記ＨｆＯ2層の積層よりなる高誘電体膜の最下面および最上面に酸素原子層ＯＬ2およびＯＬ4が形成されているのは重要である。これにより、Ｈｆ原子は四つの酸素原子により配位されることになるが、その結果、Ｈｆ原子は安定して４価の状態を維持することができ、還元などによる酸素欠損の発生を抑制することが可能になる。
【００３５】
本実施例において、前記酸素原子層ＯＬ1およびＳｉ原子層ＳＬ1は任意の回数繰り返すことが可能である。同様に前記窒素原子層ＮＬ1とＳｉ原子層ＳＬ2も任意の回数繰り返すことが可能である。しかし、誘電率の低いＳｉＯ2層の厚さがＨｆＯ2層の下で増大すると、高い誘電率のＨｆＯ2を使った効果が減少するので、ＳｉＯ2層の膜厚の増大にはおのずから限界がある。
【００３６】
なお前記高誘電体膜としてはＨｆＯ2以外にＺｒＯ2を使うことも可能であるが、ＺｒＯ2は半導体プロセスで使われる温度においてマルテンサイト型の相転移を生じる恐れがあるため、相転移温度の高いＨｆＯ2を使う方がより好ましい。
【００３７】
また、前記高誘電体膜としては、Ｓｒ，Ｂａ，Ｔａ，Ｔｉ，Ｙ，Ｌｒおよびランタノイド族金属元素の酸化物あるいはシリケートを使うことが可能である。
【００３８】
図９は、このようにして形成された高誘電体ゲート絶縁膜上にポリシリコン層６を電極として形成した構成を示す。
【００３９】
図１０および図１１は、図９の試料について行った、リーク電流特性の測定結果を示す。ただし図１０の結果は、図８（Ｊ）における窒素原子層ＮＬ1およびＮＬ2を省略した場合を示す。これに対し、図１１の場合には、前記窒素原子層ＮＬ1およびＮＬ2を、それぞれ図２Ｄおよび図８（Ｊ）の工程で、ＮＨ3ガスによる熱処理を６５０℃で行うことにより形成しており、前記酸素原子層および窒素原子層は合計で約１ｎｍの膜厚になるように形成されている。いずれの場合でも、前記ＨｆＯ2層は全体で３ｎｍの膜厚を有し、層形成後に７００℃で３０秒間の急速熱処理を行い、さらにポリシリコン電極を５９０℃で形成した後、ドーパントの活性化熱処理に対応して１０００℃で５秒間の熱処理を行っている。図中、異なった曲線は異なった試料の結果を表している。
【００４０】
図１０を参照するに、この場合にはリーク電流密度Ｊｇは＋１Ｖの印加電圧で０．４３〜５５Ａｃｍ-2であるのに対し、図１１の場合にはリーク電流密度Ｊｇは＋１Ｖの印加電圧において０．８４〜７．８８×１０-5Ａｃｍ-2と著しく減少していることがわかる。また図１１の場合、酸化層換算層厚は１．７７から１．８４ｎｍであった。
【００４１】
このように、本発明によれば、Ｓｉ基板表面を酸素原子層で覆い、さらに高誘電率層の上下を窒素原子層により覆うことにより、高誘電体ゲート絶縁層のリーク電流特性を大きく向上することが可能である。
【００４２】
［第２実施例］
図１２（Ａ）〜図１５（Ｇ）は、本発明の第２実施例による半導体装置１０の製造工程を示す。
【００４３】
図１２（Ａ）を参照するに、ｐ型の（１００）面方位を有するＳｉ基板１１上には熱酸化処理により熱酸化層１１ａが形成され、さらにＣＶＤ法によりＳｉＮ膜１１ｂが前記熱酸化膜１１ａ上に形成される。
【００４４】
さらに図１２（Ａ）の工程では前記ＳｉＮ膜１１ｂをドライエッチング法によりパターニングして素子分離領域に対応して開口部を形成し、前記ＳｉＮ膜１１ｂをマスクに前記熱酸化膜１１ａをドライエッチング法によりパターニングしてＳｉ基板１１を露出する開口部を形成する。さらに前記露出されたＳｉ基板１１を、前記ＳｉＮ膜１１ｂをマスクとしたウェットエッチングによりエッチングし、前記開口部に対応して傾斜側壁面で画成された素子分離溝１１Ａ，１１Ｂを形成する。
【００４５】
次に図１２（Ｂ）の工程で図１２（Ａ）の構造を熱酸化処理し、前記素子分離溝１１Ａ，１１Ｂの側壁面および底面に図示を省略したライナー酸化膜を形成した後、前記素子分離溝１１Ａ，１１ＢをＣＶＤ−ＳｉＯ2膜で充填し、さらにＣＭＰ法により前記ＣＶＤ−ＳｉＯ2膜およびその下のＳｉＮ膜１１ｂ、またその下の熱酸化膜１１ａをＣＭＰ法により研磨・除去し、前記素子分離溝１１Ａ，１１Ｂを充填するＳｉＯ2素子分離領域１１Ｃおよび１１Ｄを形成する。
【００４６】
さらに図１２（Ｂ）の工程では、露出されたＳｉ基板１１の表面を犠牲酸化し、さらに形成された犠牲酸化膜をＨＦ処理により除去することにより、新鮮なＳｉ基板表面を露出する。
【００４７】
次に図１３（Ｃ）の工程において、前記Ｓｉ基板１１表面に先に図１（Ａ）〜図８（Ｊ）で説明した処理を行い、図８（Ｊ）に示す層構造のゲート絶縁膜１２を形成する。
【００４８】
次に図１３（Ｄ）の工程において前記ゲート絶縁膜１２上にポリシリコン層１３を堆積し、図９と同様な構成を形成する。
【００４９】
次に図１４（Ｅ）の工程で前記ポリシリコン膜１３およびゲート絶縁膜１２をパターニングし、ポリシリコンゲート電極１３Ａ，１３Ｂ，１３Ｃを形成する。
【００５０】
図１４（Ｅ）の工程ではさらに前記ポリシリコンゲート電極１３Ａ〜１３Ｃをマスクにｎ型不純物のイオン注入を行い、前記Ｓｉ基板１１中、前記ゲート電極１３Ａの両側にＬＤＤ拡散領域１４Ａを、また前記ゲート電極１３Ｂの両側にＬＤＤ拡散領域１４Ｂを、さらに前記ゲート電極１３Ｃの両側にＬＤＤ拡散領域１４Ｃを形成する。
【００５１】
図１４（Ｅ）の工程では、さらに前記ゲート電極１３Ａ，１３Ｂおよび１３Ｃの側壁に側壁絶縁膜を形成し、前記ゲート電極１３Ａ〜１３Ｃおよび側壁絶縁膜をマスクにイオン注入を行い、前記ＬＤＤ拡散領域１４Ａ，１４Ｂ，１４Ｃのそれぞれ外側に、拡散領域１５Ａ，１５Ｂ，１５Ｃを形成する。
【００５２】
さらに図１４（Ｆ）の工程では前記ゲート電極１３Ａ〜１３Ｃおよび拡散領域１５Ａ〜１５Ｃの表面にサリサイド工程によりＣｏＳｉ2などの低抵抗シリサイド層１３ａ〜１３ｃおよび１５ａ〜１５ｃを、それぞれ形成する。
【００５３】
最後に図１５（Ｇ）の工程において図１５（Ｆ）の構造上に、前記ゲート電極１３Ａ〜１３Ｃを覆うようにＳｉＮ膜１６がＣＶＤ法により形成され、さらに前記ＳｉＮ膜１６上に層間絶縁膜１７が形成される。
【００５４】
図１５（Ｇ）の工程では、前記層間絶縁膜１７がさらにＣＭＰ法により平坦化され、前記拡散領域１５Ａ〜１５Ｃを露出するコンタクトホールを形成した後、前記コンタクトホールに、前記拡散領域１５Ａ〜１５Ｃとそれぞれコンタクトするように、コンタクトプラグ１８Ａ〜１８Ｃを形成する。
【００５５】
本発明の半導体装置は、図１３（Ｃ）の工程においてゲート絶縁膜１２として高誘電体ゲート絶縁膜を形成しているため、ゲート長が０．１μｍ以下に短縮され、従って非常に薄いゲート絶縁膜が要求される場合でも、１〜数ナノメートルの物理膜厚に形成することができ、直接トンネル効果によるゲートリーク電流を抑制することができる。
【００５６】
また、本発明の半導体装置では、前記ゲート絶縁膜１２として、チャネル領域を構成するＳｉ基板１１に直接接する部分に酸素原子層を形成しているため、基板とゲート絶縁膜の界面にダングリングボンドや界面準位が形成されることがなく、安定した閾値特性が得られる。
【００５７】
また本発明の半導体装置では、高誘電体膜の上下を窒素原子層で狭持しているため、高誘電体膜中の金属元素や酸素がＳｉ基板１１あるいはポリシリコンゲート電極１３Ａ〜１３Ｃに拡散することがなく、良好な閾値特性が保証される。またポリシリコンゲート電極からＳｉ基板への、ゲート絶縁膜１２を通ったドーパント不純物元素の拡散も抑制され、閾値特性の変動が抑制される。
【００５８】
さらに本実施例では前記窒素原子層がＳｉ基板表面か前記酸素原子層およびＳｉ原子層により隔てられた位置に形成されるため、窒素原子の固定電荷による閾値特性の変動を抑制することができる。
【００５９】
さらに本実施例では、前記高誘電体層の上下面が酸素原子層で終端されているため、高誘電体層中のＺｒやＨｆなどの金属元素の原子価が安定し、比誘電率の低下などの問題を回避することができる。
【００６０】
［第３実施例］
図１６は、本発明の第３実施例によるＣＭＯＳ半導体装置２０の構成を示す。
【００６１】
図１６を参照するに、ＣＭＯＳ半導体装置２０は素子分離領域２２Ａ，２２Ｂにより、ｐチャネルＭＯＳ領域２０ＡとｎチャネルＭＯＳ領域２０Ｂとに分割されたｐ型Ｓｉ基板２１上に形成されており、前記ｐチャネルＭＯＳ領域２０Ａにはｎ型ウェル２０Ｗが形成されている。
【００６２】
前記素子領域２０Ａ上にはチャネル領域に対応して、先の図８（Ｊ）と同様な層構造の高誘電体ゲート絶縁膜２３Ａが形成されており、前記ゲート絶縁膜２３Ａ上にはＢでドープされたポリシリコンゲート電極２４Ａが形成されている。さらに前記ポリシリコンゲート電極２４Ａ上にはサリサイド工程により形成されたシリサイド層２５Ａが形成されている。さらに前記ポリシリコンゲート電極２５Ａの両側には側壁絶縁膜が形成されている。
【００６３】
前記素子領域２０Ａでは前記ウェル２０Ｗ中に、前記ゲート電極２４Ａの両側壁面に対応して、Ｂのイオン注入によりｐ型のＬＤＤ領域２６Ｌｐが形成され、さらに側壁絶縁膜の外側にｐ+型拡散領域２６ｐが形成されている。また前記ｐ+型拡散領域の表面にはシリサイド低抵抗層２７ｐが形成されている。
【００６４】
同様に前記素子領域２０Ｂではチャネル領域に対応して、先の図８（Ｊ）と同様な層構造の高誘電体ゲート絶縁膜２３Ｂが形成されており、前記ゲート絶縁膜２３Ｂ上にはＡｓあるいはＰでドープされたポリシリコンゲート電極２４Ｂが形成されている。さらに前記ポリシリコンゲート電極２４Ｂ上にはサリサイド工程により形成されたシリサイド層２５Ｂが形成されている。さらに前記ポリシリコンゲート電極２５Ｂの両側には側壁絶縁膜が形成されている。
【００６５】
前記素子領域２０Ｂでは前記ゲート電極２４Ｂの両側壁面に対応して、ＡｓまたはＰのイオン注入によりｎ型のＬＤＤ領域２６Ｌｎが形成され、さらに側壁絶縁膜の外側にｎ+型拡散領域２６ｎが形成されている。また前記ｎ+型拡散領域２６ｎの表面にはシリサイド低抵抗層２７ｎが形成されている。
【００６６】
かかる構成のＣＭＯＳ装置では、図８（Ｊ）に示す構造の高誘電体ゲート絶縁膜を使うことにより、ｐチャネルＭＯＳトランジスタおよびｎチャネルＭＯＳトランジスタの各々を０．１μｍ以下の非常に短いゲート長に形成し、これに応じてゲート絶縁膜の酸化膜換算膜厚を減少させた場合でも、ゲート絶縁膜２３Ａ，２３Ｂを１〜数ナノメートルの物理膜厚に形成でき、トンネル電流によるゲートリーク電流の増大を回避することができる。
【００６７】
図８（Ｊ）の構造の高誘電体ゲート絶縁膜では、膜中に窒素原子層ＮＬ1およびＮＬ2が形成されているため、ゲート絶縁膜２３Ａあるいは２３Ｂを介した酸素やＨｆあるいはＺｒなどの金属元素の拡散は効果的に抑制される。またＳｉチャネル領域に接する部分に高品質のＳｉＯ2分子層が形成されるため、Ｓｉ基板とゲート絶縁膜との間の界面におけるダングリングボンドや界面準位の形成が回避され、安定した閾値特性が得られる。また窒素原子層ＮＬ1がＳｉ基板表面から離間して形成されるため、窒素原子の固定電荷による閾値特性の変動も回避される。
【００６８】
特に図１６のＣＭＯＳ半導体装置では、ｐ型にドープされたポリシリコンゲート電極２４Ａを使うｐチャネルＭＯＳトランジスタにおいて、前記窒素原子層ＮＬ1およびＮＬ2の形成により、ポリシリコンゲート電極２４ＡからのＢのＳｉ基板２１への拡散が抑制され、閾値特性の変動をもたらすチャネル領域のドーピングが回避される。
【００６９】
以上、本発明を好ましい実施例について説明したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。
【００７０】
（付記１）  Ｓｉ結晶層よりなるチャネル領域と、
前記チャネル領域上に形成され、前記Ｓｉ結晶層上に形成されたＳｉＯ2層と、前記ＳｉＯ2層上に形成された第１のＳｉＮ層と、前記第１のＳｉＮ層上に形成された、高誘電体金属酸化物層と、前記高誘電体金属酸化物層上に形成された第２のＳｉＮ層とを含むゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とよりなることを特徴とする半導体装置。
【００７１】
（付記２）  前記ＳｉＯ2層は、前記Ｓｉ基板表面を一様に覆う酸素原子層を含むことを特徴とする付記１記載の半導体装置。
【００７２】
（付記３）  前記酸素原子層は、１原子層分の酸素原子層であることを特徴とする付記２記載の半導体装置。
【００７３】
（付記４）  前記第１のＳｉＮ層は、前記ＳｉＯ2層表面を一様に覆う窒素原子層を含むことを特徴とする付記１〜３のうち、いずれか一項記載の半導体装置。
【００７４】
（付記５）  前記第１のＳｉＮ層において、前記窒素原子層は、１原子層分の窒素原子層であることを特徴とする付記２記載の半導体装置。
【００７５】
（付記６）  前記ＳｉＯ2層において、前記酸素原子層中の酸素原子の９０％以上が、前記Ｓｉ結晶層表面のＳｉ原子に結合していることを特徴とする付記１〜５のうち、いずれか一項記載の半導体装置。
【００７６】
（付記７）  前記第１のＳｉＮ層において、前記窒素原子層中の窒素原子の９０％以上が、前記ＳｉＯ2層中のＳｉ原子に結合していることを特徴とする付記１〜６のうち、いずれか一項記載の半導体装置。
【００７７】
（付記８）  前記ＳｉＯ2層は約１分子層分の厚さを有し、前記ＳｉＮ層および前記別のＳｉＮ層は約１分子層の厚さを有することを特徴とする付記１〜７のうち、いずれか一項記載の半導体装置。
【００７８】
（付記９）  前記高誘電体金属酸化物層の表面は、酸素原子よりなる酸素原子層により一様に覆われていることを特徴とする付記１〜８のうち、いずれか一項記載の半導体装置。
【００７９】
（付記１０）  前記第２のＳｉＮ層において、前記窒素原子層は、前記高誘電体金属酸化物層を一様に覆う窒素原子層を含むことを特徴とする付記１〜９のうち、いずれか一項記載の半導体装置。
【００８０】
（付記１１）  前記第２のＳｉＮ層において、前記窒素原子層は１原子層分の窒素原子層であることを特徴とする付記１０記載の半導体装置。
【００８１】
（付記１２）  前記第２のＳｉＮ層において、前記窒素原子層中の窒素原子は、主として前記高誘電体金属酸化物層表面を覆う酸素原子層中の酸素原子と結合していることを特徴とする付記９記載の半導体装置。
【００８２】
（付記１３）  前記高誘電体金属酸化物層は、１原子層分の酸素原子よりなる酸素原子層と１原子層分の金属原子よりなる金属原子層とを交互に繰り返す構造を有することを特徴とする付記１〜１２のうち、いずれか一項記載の半導体装置。
【００８３】
（付記１４）  前記高誘電体金属酸化物層は、Ｚｒ，Ｈｆ，Ｓｒ，Ｂａ，Ｔａ，Ｔｉ，Ｙ，Ｌｒおよびランタノイド族金属元素のうちの少なくとも一つから選ばれる金属元素の酸化物あるいはシリケートであることを特徴とする付記１〜１３のうち、いずれか一項記載の半導体装置。
【００８４】
（付記１５）  前記ゲート電極はポリシリコンよりなることを特徴とする付記１〜１４のうち、いずれか一項記載の半導体装置。
【００８５】
（付記１６）  Ｓｉ基板と、
前記Ｓｉ基板上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に形成されたゲート電極とよりなる半導体装置であって、
前記ゲート絶縁膜は、
各々Ｓｉ基板表面のＳｉ原子に結合した酸素原子よりなる酸素原子層と、各々前記酸素原子層中の酸素原子に結合したＳｉ原子よりなるＳｉ原子層と、各々前記Ｓｉ原子層中のＳｉ原子に結合した窒素原子よりなる窒素原子層と、各々前記窒素原子層中の窒素原子に結合したＳｉ原子とよりなる第１の絶縁膜と、
各々前記Ｓｉ原子層中のＳｉ原子に結合した酸素原子よりなる酸素原子層と、各々前記酸素原子層中の酸素原子に結合した金属原子よりなる金属原子層と、各々前記金属原子層中の金属原子に結合した酸素原子よりなる酸素原子層とを含み、最上部に金属原子層中の金属原子に結合した酸素原子よりなる最上部酸素原子層を有する第２の絶縁膜と、
各々前記最上部酸素原子層中の酸素原子に結合したＳｉ原子よりなり前記最上部酸素原子層を覆うＳｉ原子層と、各々前記最上部酸素原子層を覆う前記Ｓｉ原子層中のＳｉ原子に結合した窒素原子よりなる窒素原子層とよりなる第３の絶縁膜とより構成されることを特徴とする半導体装置。
【００８６】
（付記１７）  第１の導電型の第１の素子領域と第２の導電型の第２の素子領域とを素子分離領域により画成された基板と、
前記基板上の前記第１の領域に形成された第１のゲート絶縁膜と、
前記基板上の前記第２の領域に形成された第２のゲート絶縁膜と、
前記第１のゲート絶縁膜上に形成された第１のゲート電極と、
前記第２のゲート絶縁膜上に形成された第２のゲート電極とを備えた相補型半導体装置であって、
前記第１および第２のゲート絶縁膜は、
各々Ｓｉ基板表面のＳｉ原子に結合した酸素原子よりなる酸素原子層と、各々前記酸素原子層中の酸素原子に結合したＳｉ原子よりなるＳｉ原子層と、各々前記Ｓｉ原子層中のＳｉ原子に結合した窒素原子よりなる窒素原子層と、各々前記窒素原子層中の窒素原子に結合したＳｉ原子とよりなる第１の絶縁膜と、
各々前記Ｓｉ原子層中のＳｉ原子に結合した酸素原子よりなる酸素原子層と、各々前記酸素原子層中の酸素原子に結合した金属原子よりなる金属原子層と、各々前記金属原子層中の金属原子に結合した酸素原子よりなる酸素原子層とを含み、最上部に金属原子層中の金属原子に結合した酸素原子よりなる最上部酸素原子層を有する第２の絶縁膜と、
各々前記最上部酸素原子層中の酸素原子に結合したＳｉ原子よりなり前記最上部酸素原子層を覆うＳｉ原子層と、各々前記最上部酸素原子層を覆う前記Ｓｉ原子層中のＳｉ原子に結合した窒素原子よりなる窒素原子層とよりなる第３の絶縁膜とより構成されることを特徴とする相補型半導体装置。
【００８７】
（付記１８）  半導体装置の製造方法であって、
（Ａ）  Ｓｉ基板表面にＳｉの気相原料を供給し、１分子層分のＳｉ原料分子を吸着させる工程と、
（Ｂ）  前記工程（Ａ）の後、前記Ｓｉ原料分子を吸着したＳｉ基板表面に酸素を含むガスを供給し、前記吸着されているＳｉの原料分子を酸化し、前記Ｓｉ基板表面にＳｉＯ2分子層を形成する工程と、
（Ｃ）  前記工程（Ｂ）の後、前記ＳｉＯ2分子層で覆われた前記Ｓｉ基板表面にＳｉの気相原料を供給し、１分子層分のＳｉ原料分子を吸着させる工程と、
（Ｄ）  前記工程（Ｃ）の後、前記Ｓｉ原料分子を吸着した前記Ｓｉ基板表面に窒素を含むガスを供給し、前記吸着されているＳｉの原料分子を窒化し、前記Ｓｉ基板表面にＳｉＮ分子層を形成する工程と、
（Ｅ）  前記工程（Ｄ）の後、前記ＳｉＮ分子層で覆われた前記Ｓｉ基板表面に、酸素を含むガスと金属元素を含む原料ガスとを交互に供給し、高誘電体金属酸化膜を形成する工程と、
（Ｆ）  前記工程（Ｅ）の後、前記高誘電体金属酸化膜で覆われた前記基板表面にＳｉの気相原料を供給し、１分子層分のＳｉ原料分子を吸着させる工程と、
（Ｇ）  前記工程（Ｆ）の後、前記Ｓｉ原料分子層で覆われた前記基板表面に窒素を含むガスを供給し、前記吸着されているＳｉの原料分子を窒化し、前記Ｓｉ基板表面にＳｉＮ分子層を形成する工程とよりなることを特徴とする半導体装置の製造方法。
【００８８】
（付記１９）  前記工程（Ｅ）は、前記Ｓｉ基板表面に前記酸素を含むガスを供給する工程で開始され、前記Ｓｉ基板表面に前記酸素を含むガスを供給する工程で終了されることを特徴とする請求項１８記載の半導体装置の製造方法。
【発明の効果】
【００８９】
本発明によれば、Ｓｉ基板表面を直接に酸素原子層により覆っているため、Ｓｉ基板表面を窒素原子層で覆った場合のようなダングリングボンドの形成が生じることはなく、半導体装置の電気特性が安定する。また本発明によれば、高誘電体ゲート絶縁膜中に酸素原子層の他に窒素原子層が含まれるため、このような窒素原子層は、高誘電体ゲート絶縁膜を通過するＢなどの不純物元素の拡散、また酸素の拡散、さらにＺｒなどの金属元素の拡散を効果的に抑制し、その結果、Ｓｉ基板とゲート絶縁膜、およびゲート絶縁膜とゲート電極との界面における反応が抑制され、酸化膜換算膜厚の小さい高誘電体ゲート絶縁膜を有する超高速半導体装置を、安定に、再現性良く製造することが可能になる。
【００９０】
また本発明の半導体装置では、Ｓｉ基板表面と窒素原子層との間に酸素原子層とＳｉ原子層とが介在するため窒素原子層がＳｉ基板表面から離間し、その結果、窒素原子の固定電荷に起因する半導体装置の動作特性の変化が効果的に抑制される。
【図面の簡単な説明】
【図１】（Ａ），（Ｂ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その１）である。
【図２】（Ｃ），（Ｄ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その２）である。
【図３】（Ｅ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その３）である。
【図４】（Ｆ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その４）である。
【図５】（Ｇ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その５）である。
【図６】（Ｈ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その６）である。
【図７】（Ｉ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その７）である。
【図８】（Ｊ）は、本発明の第１実施例による半導体装置の製造工程を示す図（その８）である。
【図９】図８（Ｊ）の構成をもとに、ゲートリーク電流の測定のために作製された試料の構成を示す図である。
【図１０】図９の試料において、図８（Ｊ）の窒素原子層を形成しなかった場合のリーク電流特性を示す図である。
【図１１】図９の試料において、図８（Ｊ）の窒素原子層を形成した場合のリーク電流特性を示す図である。
【図１２】（Ａ），（Ｂ）は、本発明の第２実施例による半導体装置の製造工程を説明する図（その１）である。
【図１３】（Ｃ），（Ｄ）は、本発明の第２実施例による半導体装置の製造工程を説明する図（その２）である。
【図１４】（Ｅ），（Ｆ）は、本発明の第２実施例による半導体装置の製造工程を説明する図（その３）である。
【図１５】（Ｇ）は、本発明の第２実施例による半導体装置の製造工程を説明する図（その４）である。
【図１６】本発明の第３実施例によるＣＭＯＳ半導体装置の構成を示す図である。
【符号の説明】
１，１１，２１  Ｓｉ基板
２  ＳｉＯ2分子層
３  ＳｉＮ分子層
４  ＨｆＯ2層
５，１３  ポリシリコン層
１０  半導体装置
１１Ａ，１１Ｂ  溝
１１Ｃ，１１Ｄ，２２  素子分離領域
１２  高誘電体ゲート絶縁膜
１３Ａ，１３Ｂ，１３Ｃ，２４Ａ，２４Ｂ  ポリシリコンゲート電極
１３ａ，１３ｂ，１３ｃ  シリサイド領域
１４Ａ〜１４Ｃ，２６Ｌｐ，２６Ｌｎ  ＬＤＤ領域
１５Ａ〜１５Ｃ，２６ｐ，２６ｎ  拡散領域
１５ａ，１５ｂ，１５ｃ，２５ａ，２５ｂ，２７ｐ，２７ｎ  シリサイド領域
２０  ＣＭＯＳ半導体装置
２０Ａ，２０Ｂ  素子領域
２０Ｗ  ウェル
２３Ａ，２３Ｂ  高誘電体ゲート電極
【図１】
0003792589.tif 000002
【図２】
0003792589.tif 000003
【図３】
0003792589.tif 000004
【図４】
0003792589.tif 000005
【図５】
0003792589.tif 000006
【図６】
0003792589.tif 000007
【図７】
0003792589.tif 000008
【図８】
0003792589.tif 000009
【図９】
0003792589.tif 000010
【図１０】
0003792589.tif 000011
【図１１】
0003792589.tif 000012
【図１２】
0003792589.tif 000013
【図１３】
0003792589.tif 000014
【図１４】
0003792589.tif 000015
【図１５】
0003792589.tif 000016
【図１６】
0003792589.tif 000017