(57)【要約】本発明は電力用半導体装置に関し、特に、複数の半導体装置モジュールを有する電力用半導体装置において、制御基板の存在による不都合を解消し、電力用半導体素子と主回路端子との電気的な接続が容易で、電力用半導体素子の搭載個数や配置レイアウトの制限を受けにくい半導体装置モジュールを提供することを目的とする。そして、上記目的を達成するために、制御エミッタ中継端子（７）、ゲート中継端子（８）および中継端子（９）は、半導体装置モジュール（１００）の端縁部上部に配設された制御基板（１０）に接続される構成となっている。制御基板（１０）は、ＩＧＢＴ素子（１）やダイオード素子（２）の動作制御を行う制御回路や素子を有するとともに、制御エミッタ中継端子（７）が接続される制御エミッタ配線パターンや、ゲート中継端子（８）が接続されるゲート配線パターンを有し、これらの配線パターンは制御回路に接続される構成となっている。
2002082542.tif 000002
【特許請求の範囲】
【請求項１】
樹脂ケース（１１）と、
前記樹脂ケース内に収納された電力用半導体素子（１）と、
前記樹脂ケース（１１）から外部へ突出し、前記電力用半導体素子（１）の主電流が流れる主回路端子（Ｍ１，Ｍ２）と、
前記樹脂ケース（１１）から外部へ突出し、前記電力用半導体素子（１）の制御のための制御信号が入力される制御端子（７，８）と、を有した半導体装置モジュールを複数個と、
前記複数の半導体装置モジュールの、一列に並ぶように配設されたそれぞれの前記主回路端子を電気的に共通に接続するバスバーと、
前記複数の半導体装置モジュールの、突出する前記制御端子（７，８）上を少なくとも覆うように配設され、前記制御端子（７，８）と電気的に接続される制御基板（１０〜５０）と、を備える、電力用半導体装置。
【請求項２】
前記制御端子は、前記樹脂ケース（１１）の端縁部から外部へ突出し、
前記制御基板（１０〜３０）は、
前記複数の半導体装置モジュールの、前記制御端子（７，８）が突出する前記端縁部上のみを覆うように配設される、請求の範囲１記載の電力用半導体装置。
【請求項３】
前記複数の半導体装置モジュールは、それぞれの前記制御端子（７，８）が突出する前記端縁部どうしが隣り合うように配列され、
前記制御基板（１０〜３０）は、
前記複数の半導体装置モジュールの前記配列の前記端縁部間に跨るように配設される、請求の範囲２記載の電力用半導体装置。
【請求項４】
前記制御基板（５０）は、
前記複数の半導体装置モジュールが配設された領域のほぼ全域を覆う大きさで、前記バスバーよりも上方に配設される、請求の範囲１記載の電力用半導体装置。
【請求項５】
前記制御基板（４０）は、
前記主回路端子（Ｍ１，Ｍ２）が配設された領域を除いて、前記複数の半導体装置モジュールの上部を覆うように配設される、請求の範囲１記載の電力用半導体装置。
【請求項６】
前記制御基板（４０）は、
前記制御端子（７，８）どうしを、電気的に共通に接続する配線パターンを有し、
前記配線パターンの平面視形状は、非ループ形状である、請求の範囲５記載の電力用半導体装置。
【請求項７】
樹脂ケース（１１）と、
前記樹脂ケース内に収納された電力用半導体素子（１）と、
前記樹脂ケース（１１）の端縁部から外部へ突出し、前記電力用半導体素子（１）の制御のための制御信号が入力される制御端子（７，８）と、を有した半導体装置モジュールを複数個と、
前記制御端子（７，８）と電気的に接続される制御基板（１０〜３０）と、を備え、
前記複数の半導体装置モジュールは、それぞれの前記制御端子（７，８）が突出する前記端縁部どうしが隣り合うように配列され、
前記制御基板（１０〜３０）は、
前記複数の半導体装置モジュールの前記配列の前記端縁部間に跨るように配設される、電力用半導体装置。
【発明の詳細な説明】
技術分野
本発明は電力用半導体装置に関し、特に、複数の半導体装置モジュールを有する電力用半導体装置に関するものである。
背景技術
図１１に、従来の電力用半導体装置の一例として、半導体装置モジュール９０の斜視図を示す。なお、図１１においては一部を破断図とし、内部の構成を示している。
図１１に示すように、半導体装置モジュール９０は、図示しない電力用半導体素子が箱状の樹脂ケース１１の内部に収納され、電力用半導体素子の上部には制御基板ＣＢが配設されている。
制御基板ＣＢは、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ  Ｇａｔｅ  Ｂｉｐｏｌａｒ  Ｔｒａｎｓｉｓｔｏｒ）素子やダイオード素子等の電力用半導体素子の動作制御を行う制御回路や素子を有しており、制御基板ＣＢを内蔵することで半導体装置モジュール９０はＩＰＭ（Ｉｎｔｅｌｌｉｇｅｎｔ  Ｐｏｗｅｒ  Ｍｏｄｕｌｅ）となる。
制御基板ＣＢは、電力用半導体素子が配設された領域の上部をほぼ全域を覆うように配設され、当該電力用半導体素子とは図示しない接続手段によって電気的に接続されている。そして、その上主面には、内部の電力用半導体素子の動作状態を外部に出力したり、制御回路に電力を供給するための導出端子ＯＴが配設され、樹脂ケース１１の上部から突出して外部と電気的に接続可能な構成となっている。なお、樹脂ケース１１内には樹脂材が封入される構成となっているが、樹脂の図示は省略している。
また、内部の電力用半導体素子に流れる主電流の導入・導出のための主回路端子Ｍ１およびＭ２は、制御基板ＣＢに覆われない端縁部に配設され、樹脂ケース１１の上部端縁部から突出して外部と電気的に接続可能な構成となっている。
なお、上述した半導体装置モジュール９０以外の構成としては、制御基板ＣＢを電力用半導体素子と同一平面上に配設した半導体装置モジュールも存在する。
以上説明したように、従来の半導体装置モジュール９０においては、制御基板ＣＢを内蔵していたが、そのために、主回路端子Ｍ１およびＭ２の配設位置が限定されたり、また、主回路端子Ｍ１およびＭ２の経路が長くなってインダクタンスが増加し、サージ電圧の増加など、半導体装置モジュールとしての性能面での影響を与える可能性があった。
また、制御基板を電力用半導体素子と同一平面上に配設する半導体装置モジュールにおいては、電力用半導体素子を配設する面積が制限され、電力用半導体素子の搭載個数や配置レイアウトが制限されることになる。
発明の開示
本発明は上記のような問題点を解消するためになされたもので、制御基板の存在による不都合を解消し、電力用半導体素子と主回路端子との電気的な接続が容易で、電力用半導体素子の搭載個数や配置レイアウトの制限を受けにくい半導体装置モジュールを提供することを目的とする。
本発明に係る半導体装置モジュールの第１の態様は、樹脂ケースと、前記樹脂ケース内に収納された電力用半導体素子と、前記樹脂ケースから外部へ突出し、前記電力用半導体素子の主電流が流れる主回路端子と、前記樹脂ケースから外部へ突出し、前記電力用半導体素子の制御のための制御信号が入力される制御端子と、を有した半導体装置モジュールを複数個と、前記複数の半導体装置モジュールの、一列に並ぶように配設されたそれぞれの前記主回路端子を電気的に共通に接続するバスバーと、前記複数の半導体装置モジュールの、突出する前記制御端子上を少なくとも覆うように配設され、前記制御端子と電気的に接続される制御基板とを備えている。
本発明に係る半導体装置モジュールの第１の態様によれば、制御基板を半導体装置モジュールの外部に備えているので、電力用半導体素子の主回路端子の導出経路を自由に選択できる。従って、電力用半導体素子と主回路端子との電気的な接続が容易となる。また、制御基板を外部に備えることで、電力用半導体素子の搭載個数や配置レイアウトの制限を受けにくくなる。また、複数の半導体装置モジュールは、それぞれの主回路端子が一列に並ぶように配設され、主回路端子どうしがバスバーによって電気的に共通に接続されるので、バスバーを複数の半導体装置モジュールを機械的に接続する手段としても使用でき、特別な、接続手段を設けずとも、構造的に強固な電力用半導体装置を得ることができる。
本発明に係る半導体装置モジュールの第２の態様は、前記制御端子が、前記樹脂ケースの端縁部から外部へ突出し、前記制御基板は、前記複数の半導体装置モジュールの、前記制御端子が突出する前記端縁部上のみを覆うように配設されている。
本発明に係る半導体装置モジュールの第２の態様によれば、制御基板が複数の半導体装置モジュールの、制御端子が突出する端縁部上のみを覆うように配設されるので、制御基板を小型化できる。
本発明に係る半導体装置モジュールの第３の態様は、前記複数の半導体装置モジュールが、それぞれの前記制御端子が突出する前記端縁部どうしが隣り合うように配列され、前記制御基板は、前記複数の半導体装置モジュールの前記配列の前記端縁部間に跨るように配設される。
本発明に係る半導体装置モジュールの第３の態様によれば、複数の半導体装置モジュールを、それぞれの制御端子が突出する端縁部どうしが隣り合うように配列することで、各制御端子が近接して存在することになり、制御基板を小型化できる。
本発明に係る半導体装置モジュールの第４の態様は、前記制御基板が、前記複数の半導体装置モジュールが配設された領域のほぼ全域を覆う大きさで、前記バスバーよりも上方に配設されている。
本発明に係る半導体装置モジュールの第４の態様によれば、制御基板が、複数の半導体装置モジュールが配設された領域のほぼ全域を覆う大きさで、バスバーよりも上方に配設されるので、主回路端子を通すために制御基板に開口部等を設ける必要がなく、強度的に丈夫な制御基板を得ることができる。また、複数の半導体装置モジュールの配設レイアウトの自由度が増す。
本発明に係る半導体装置モジュールの第５の態様は、前記制御基板が、前記主回路端子が配設された領域を除いて、前記複数の半導体装置モジュールの上部を覆うように配設されている。
本発明に係る半導体装置モジュールの第５の態様によれば、複数の半導体装置モジュールの配設レイアウトの自由度が増す。
本発明に係る半導体装置モジュールの第６の態様は、前記制御基板が、前記制御端子どうしを、電気的に共通に接続する配線パターンを有し、前記配線パターンの平面視形状は、非ループ形状である。
本発明に係る半導体装置モジュールの第６の態様によれば、配線パターンの平面視形状が非ループ形状であるので、主回路端子を通して流れる主回路電流の影響を受けて、環状に誘導電流が流れ、電力用半導体素子の特性が変動することを防止できる。
本発明に係る半導体装置モジュールの第７の態様は、樹脂ケースと、前記樹脂ケース内に収納された電力用半導体素子と、前記樹脂ケースの端縁部から外部へ突出し、前記電力用半導体素子の制御のための制御信号が入力される制御端子と、を有した半導体装置モジュールを複数個と、前記制御端子と電気的に接続される制御基板と、を備え、前記複数の半導体装置モジュールは、それぞれの前記制御端子が突出する前記端縁部どうしが隣り合うように配列され、前記制御基板は、前記複数の半導体装置モジュールの前記配列の前記端縁部間に跨るように配設されている。
本発明に係る半導体装置モジュールの第７の態様によれば、複数の半導体装置モジュールを、それぞれの制御端子が突出する端縁部どうしが隣り合うように配列することで、各制御端子が近接して存在することになり、制御基板を小型化できる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
発明を実施するための最良の形態
実施の形態．
装置構成．
本発明に係る電力用半導体装置の実施の形態として、図１に半導体装置モジュール１００の斜視図を示す。なお、図１においては一部を破断図とし、内部の構成を示している。
図１において、金属等の熱伝導性の良好な材質で形成された平面視形状が矩形の底面基板１２上に、絶縁基板３が配設され、当該絶縁基板３上にはＩＧＢＴ素子１およびダイオード素子２が１個ずつ組になって配設されている。そして、底面基板１２を囲むように箱状の樹脂ケース１１が配設され、底面基板１２と樹脂ケース１１とで規定される空間内には樹脂材が封入される構成となっている。なお、樹脂の図示は省略している。
図２に、ＩＧＢＴ素子１とダイオード素子２との接続関係を示す。ダイオード素子２は、ＩＧＢＴ素子１に対して順電流が還流する向きに並列に接続されている。ＩＧＢＴ素子１の主コレクタ電極および主エミッタ電極は、主回路端子Ｍ１およびＭ２を介して外部に接続され、制御エミッタ電極およびゲート電極は、それぞれ制御エミッタ中継端子７およびゲート中継端子８を介して外部に接続される構成となっている。なお、制御エミッタ中継端子７およびゲート中継端子８は制御信号が入力される端子であるので、制御端子と言うことができる。
また、図１において、底面基板１２の端部には、絶縁基板３に沿って中継端子板６が配設され、底面基板１２上においては、中継端子板６が配設された側の端縁部にＩＧＢＴ素子１が配設されている。
中継端子板６は、例えば絶縁基板等の基板の主面上に、電気的に絶縁された制御エミッタパッド７１およびゲートパッド８１を有している。制御エミッタパッド７１は、ＩＧＢＴ素子１の制御エミッタ電極（エミッタ電極と同義）とワイヤ配線ＷＲ（アルミニウムワイヤ）により電気的に接続され、ゲートパッド８１はＩＧＢＴ素子１のゲート電極とワイヤ配線ＷＲにより電気的に接続される。また、ＩＧＢＴ素子１のエミッタ電極は、ダイオード素子２のアノードにワイヤ配線ＷＲを介して電気的に接続される構成となっている。
そして、制御エミッタパッド７１およびゲートパッド８１には、垂直方向に延在する制御エミッタ中継端子７およびゲート中継端子８がそれぞれ接続される構成となっており、制御エミッタ中継端子７およびゲート中継端子８は樹脂ケース１１の上面端縁部から外部に突出する構成となっている。
なお、制御エミッタ中継端子７と制御エミッタパッド７１との接続、およびゲート中継端子８とゲートパッド８１との接続は、例えば半田付けにより行う。
また、図１においては、制御エミッタ中継端子７およびゲート中継端子８とともに、中継端子９も突出する構成となっている。中継端子９は中継端子板６上に、制御エミッタパッド７１およびゲートパッド８１と並んで配設されたパッド９１に接続されているが、パッド９１はどこにも接続されていない。パッド９１および中継端子９は、必要に応じて使用されるものであり、例えば、ＩＧＢＴ素子１の電流センス電極に接続される。電流センス電極とは主エミッタ電極に流れる電流の数千分の１の電流（センス電流）が流れるように形成された電極であり、センス電流を検出することで、ＩＧＢＴ素子１の過電流保護および短絡保護が可能となる。
センス電流を検出するか否かは、使用者が決めるが、パッド９１および中継端子９を予め備えておくことで使用者の便宜に配慮できる。なお、パッド９１だけを備え、中継端子９は必要に応じて接続するようにしても良い。
そして、制御エミッタ中継端子７、ゲート中継端子８および中継端子９は、半導体装置モジュール１００の端縁部上部に配設された制御基板１０に、半田付け等で接続される構成となっている。
制御基板１０は、ＩＧＢＴ素子１やダイオード素子２の動作制御を行う制御回路（図示省略）や素子を有するとともに、制御エミッタ中継端子７が接続される制御エミッタ配線パターンや、ゲート中継端子８が接続されるゲート配線パターンを有し、これらの配線パターンは制御回路に接続される構成となっている。
なお、図１においては、ＩＧＢＴ素子１の主コレクタ電極および主エミッタ電極を外部に接続する主回路端子は図示していないが、制御基板１０は半導体装置モジュール１００の外部において、端縁部上を部分的に覆うように配設されているので、主回路端子の導出経路は比較的自由に選択できる。
次に、図３を用いて制御基板１０のさらなる機能について説明する。図１においては制御基板１０は半導体装置モジュール１００の上面の４つの端縁部のうち、１つの端縁部から突出する制御エミッタ中継端子７、ゲート中継端子８および中継端子９に係合する構成を示したが、図３に示すように２つの半導体装置モジュール１００の端縁部間に跨るように配設し、２つの半導体装置モジュール１００のそれぞれの端縁部において突出する制御エミッタ中継端子７、ゲート中継端子８および中継端子９（以後、これらを中継端子群と呼称する場合もあり）に係合する構成としても良い。
このような構成において、２つの半導体装置モジュール１００の制御エミッタ中継端子７どうし、ゲート中継端子８どうし、すなわち同種の中継端子どうしを制御基板１０内で電気的に共通に接続することで、２つの半導体装置モジュール１００を並列して制御することが可能となる。このように、複数の半導体装置モジュールが並列して制御される構成をモジュールユニットと呼称する。
なお、図３においては、制御基板１０は、四隅に設けられた支柱ＳＰによって支えられる構成となっており、また上主面には、内部の電力用半導体素子の動作状態を外部に出力したり、制御回路（図示は省略）に電力を供給するための導出端子ＯＴが配設されている。
ここで、図４に、２つの半導体装置モジュール１００に係合する制御基板１０を、上部側から見た平面図を、また、制御基板１０を、下部側から見た平面図を図５に示す。なお、図４および図５においては制御基板１０の内部構成を部分破断図で示している。
制御基板１０は、図４に示すように上主面側に、ゲート中継端子８どうしを接続するゲート配線パターン８２が配設され、図５に示すように下主面側に制御エミッタ中継端子７どうしを接続するエミッタ配線パターン７２が配設され、両主面を絶縁物で覆う構成となっている。なお、中継端子９どうしを接続する必要がある場合には多層基板を用い、中継端子９どうしを接続する配線パターンをゲート配線パターン８２とエミッタ配線パターン７２との間の層に設ければ良い。
なお、ゲート中継端子８とエミッタ配線パターン７２とが接触しないように、エミッタ配線パターン７２を配設すること、また、各配線パターンと各中継端子との接続は、半田付け等で確実に電気的に接続することは言うまでもない。
また、２つの半導体装置モジュール１００を並列に接続する構成としては、図３に示す以外に、各々の中継端子群が一列に並ぶように２つの半導体装置モジュール１００を配設し、同種の中継端子どうしを共通に接続する制御基板を用いれば良い。なお、この構成をさらに発展させたものを、後に、図６を用いて説明する。
ここで図３の説明に戻ると、図３に向かって左側の半導体装置モジュール１００においては右側端縁部に中継端子群が配設されており、図に向かって右側の半導体装置モジュール１００においては、左側端縁部に中継端子群が配設されている。
このように、並列して制御する２つの半導体装置モジュール１００においては、中継端子群が近接するように配設することで、制御基板の面積を小さくできるが、そのためには、２つの半導体装置モジュール１００の向きを反対にして、中継端子群が突出する端縁部が隣り合うように平行に配設すれば良い。
すなわち、図３においては、図に向かって左側の半導体装置モジュール１００においては制御エミッタ中継端子７が最奥に位置しており、図に向かって右側の半導体装置モジュール１００においては中継端子９が最奥に位置しており、２つの半導体装置モジュール１００の向きが反対になっていることが示されている。
図３においては２つの半導体装置モジュール１００の中継端子群を制御基板１０によって電気的に共通に接続し、並列制御する構成について示したが、半導体装置モジュール１００の並列制御は２つに限定されるものではなく、例えば、図６に示すように、左右それぞれ３個の半導体装置モジュール１００を接続可能な制御基板２０を用いることで、計６個の半導体装置モジュール１００で構成されるモジュールユニットが得られる。
なお、先に説明したように、主回路端子Ｍ１およびＭ２の導出経路は自由に選択できるが、複数の半導体装置モジュールを並列して制御する場合、主回路端子Ｍ１およびＭ２は、同種の端子どうしを電気的に共通に接続することになる。そのための接続手段としては、例えば、図６に示すように半導体装置モジュールの配列においては、一点鎖線で示すように導体板で構成される帯状のバスバーを配置して、同種の主回路端子間を一直線で接続することが効率的であるので、同種の主回路端子は一列に配設され、かつ、異種の主回路端子が間に存在しないことが望ましい。図６においては、複数の主回路端子Ｍ１およびＭ２は、並列してそれぞれ一列に配列されている。
これは主回路端子Ｍ１およびＭ２を複数有する半導体装置モジュールにおいても同様であることが望ましいことは言うまでもない。なお、バスバーの構成については、図１０に具体的に示す。
バスバーは同種の主回路端子を電気的に共通に接続するだけでなく、複数の半導体装置モジュールを機械的に接続する手段としても機能し、特別な、接続手段を設けずとも、構造的に強固なモジュールユニットを得ることができる。
なお、図６においては、半導体装置モジュール１００を２列に配設した構成であったが、片側１列だけの構成も可能である。要するに、同種の中継端子どうしを共通に接続できる制御基板を用いれば、複数の半導体装置モジュールを並列に制御することが可能である。
また、図１に示した半導体装置モジュール１００においては、ＩＧＢＴ素子１とダイオード素子２とを１個ずつ有し、それらに対して１組の中継端子群を有した構成を示したが、半導体装置モジュールの構成はこれに限定されるものではなく、例えば、図７に示す半導体装置モジュール１００Ａのように、ＩＧＢＴ素子１とダイオード素子２との組を複数有し、それぞれについて１組の中継端子群を有する構成であっても良い。
この場合、制御基板３０は、３組の中継端子群に接続可能な構成となっており、また、中継端子板６Ａは、制御エミッタパッド７１、ゲートパッド８１およびパッド９１を３個ずつ配設可能な構成となっている。
このような構成においては、複数のＩＧＢＴ素子１とダイオード素子２との組に対して、同数組の中継端子群を有し、また同数組の主回路端子Ｍ１およびＭ２の組を有することになる。
また、図７に示す半導体装置モジュール１００Ａにおいては、ＩＧＢＴ素子１とダイオード素子２との組を複数有し、それぞれについて１組の中継端子群を有する構成であったが、図８に示すように、６個のＩＧＢＴ素子１が並列に接続され、それらに対してダイオード素子２が１対１で並列に接続された構成であっても良い。
この場合、各ＩＧＢＴ素子１のゲート電極は、ゲート中継端子８に共通に接続され、また、制御エミッタ電極は制御エミッタ中継端子７に共通に接続されている。なお、各ＩＧＢＴ素子１の主コレクタ電極および主エミッタ電極は、主回路端子Ｍ１およびＭ２に共通に接続されている。
このような構成においては、６組のＩＧＢＴ素子１とダイオード素子２との組に対して、中継端子群は１組となり、主回路端子Ｍ１およびＭ２も１組となる。
作用効果
以上説明したように半導体装置モジュール１００においては、制御基板１０を半導体装置モジュール１００の外部に備え、当該制御基板１０は、半導体装置モジュール１００の端縁部上を部分的に覆うように配設されているので、ＩＧＢＴ素子１の主コレクタ電極および主エミッタ電極を外部に接続する主回路端子の導出経路は自由に選択できる。従って、電力用半導体素子と主回路端子との電気的な接続が容易となる。
また、制御基板１０を外部に備えるので、電力用半導体素子の搭載個数や配置レイアウトの制限を受けにくくなる。
また、制御エミッタ中継端子７およびゲート中継端子８は樹脂ケース１１の上面端縁部から外部に突出する構成となっているので、中継端子群が向かい合うように複数の半導体装置モジュール１００を２列に平行して配設し、制御基板１０を複数の半導体装置モジュール１００の中継端子群に係合させて、制御基板１０内で同種の中継端子どうしを共通に接続することで、複数の半導体装置モジュール１００を並列して制御することが可能となる。
変形例１．
以上説明した実施の形態においては、中継端子群（すなわち制御エミッタ中継端子７、ゲート中継端子８および中継端子９）が、４つの端縁部のうち、１つの端縁部から突出する半導体装置モジュール１００を制御基板１０に係合させる構成を示したが、中継端子群を複数有する半導体装置モジュールにおいては、制御基板の構成も異なる。
図９に、中継端子群が４つの端縁部のうち、相対する２つの端縁部から突出する半導体装置モジュール２００を示す。なお、図９においては左右２つの半導体装置モジュール２００が示されているが、いずれも同じ構成である。
図９において、半導体装置モジュール２００は左右２つの端縁部において中継端子群をそれぞれ有し、また、主回路端子Ｍ１、Ｍ２およびＭ１１およびＭ１２の２組を有している。
なお、主回路端子Ｍ１、Ｍ２と図に向かって左側の中継端子群とが組をなし、主回路端子Ｍ１１、Ｍ１２と図に向かって右側の中継端子群とが組をなしている。
そして、２つの半導体装置モジュール２００の、主回路端子Ｍ１、Ｍ２および主回路端子Ｍ１１、Ｍ１２の配設領域を除く上部を覆うように制御基板４０が配設されている。
制御基板４０は、４つの中継端子群に係合し、同種の中継端子どうしを共通に接続する配線パターンＰＴを有しているので、２つの半導体装置モジュール２００は並列して制御されることになる。このような制御基板４０を用いることで、半導体装置モジュールの配設レイアウトの自由度が増すことになる。
なお、図９に破線で示す配線パターンＰＴのパターン形状は一例であるが、このように、配線パターンを制御基板４０の平面視形状に相似したループ形状とせず、部分的にパターンを設けない領域を作って非ループ形状とすることで、主回路端子Ｍ１、Ｍ２および主回路端子Ｍ１１およびＭ１２を通して流れる主回路電流の影響を受けて、環状に誘導電流が流れ、ゲート特性が変動することを防止できる。
また、配線パターンＰＴは、図４を用いて説明したように、例えば下主面側にエミッタ配線パターン７２を、上主面側にゲート配線パターン８２を配設することで、配線パターン間の短絡を防止する構成とすれば良い。
なお、以上の説明では、制御基板４０によって２つの半導体装置モジュール２００を接続した構成を示したが、制御基板４０を大型化すればさらに多くの半導体装置モジュール２００を接続できることは言うまでもない。
変形例２．
実施の形態において説明した制御基板１０は、中継端子群が隣接するように、半導体装置モジュール１００を２列に平行して配設したモジュールユニットの並列制御には適していたが、図１０に示す制御基板５０を採用することで、半導体装置モジュールの配列レイアウトに対する制限を少なくできる。
図１０において、複数の半導体装置モジュール１００が２列に配設され、その上方において、各中継端子群（すなわち制御エミッタ中継端子７、ゲート中継端子８および中継端子９）に係合するように制御基板５０が配設されている。
半導体装置モジュール１００は、同種の主回路端子が一列に並ぶように配設されてはいるが、配列間で中継端子群が向かい合う配置にはなっていない。
これは、制御基板５０が、半導体装置モジュール１００の全配列をほぼ覆う面積を有し、その領域内であれば、どこの位置でも中継端子群との係合を可能にできるからである。
従って、半導体装置モジュール１００の配列形態に対する制限が緩和されるが、複数の半導体装置モジュール１００を並列に制御するためには、同種の主回路端子どうしを共通に接続する必要があるので、同種の主回路端子が一列に並ぶように配設することが望ましい。
すなわち、図１０に示すように、半導体装置モジュール１００の各配列において、一列に並ぶ主回路端子Ｍ１およびＭ２を電気的に共通に接続するように、バスバーＢ１およびＢ２が配設されている。
なお、バスバーＢ１およびＢ２の配設のため、制御基板５０はバスバーＢ１およびＢ２の配設位置よりも、高さ方向において高い位置に配設されているが、半導体装置モジュール１００に設けた支柱ＳＰで支えることで、安定に配設できる。
また、全ての半導体装置モジュール１００を並列に制御するにはバスバーＢ１どうしおよびバスバーＢ２どうしを共通に接続すれば良い。
また、制御基板５０は開口部等を有さないので構造的にも強固であり、バスバーＢ１およびＢ２により主回路端子Ｍ１およびＭ２の接続と合わせて、構造的により強固なモジュールユニットを得ることができる。
この発明は詳細に説明されたが、上記した説明は、全ての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【図面の簡単な説明】
図１は、本発明に係る電力用半導体装置の実施の形態の構成を示す斜視図である。
図２は、電力用半導体素子の接続関係を示す図である。
図３は、本発明に係る電力用半導体装置の実施の形態の構成を示す斜視図である。
図４は、本発明に係る電力用半導体装置の制御基板の構成を示す平面図である。
図５は、本発明に係る電力用半導体装置の制御基板の構成を示す平面図である。
図６は、半導体装置モジュールの配列の一例を示す平面図である。
図７は、半導体装置モジュールの構成を示す斜視図である。
図８は、電力用半導体素子の接続関係を示す図である。
図９は、本発明に係る電力用半導体装置の実施の形態の変形例の構成を示す斜視図である。
図１０は、本発明に係る電力用半導体装置の実施の形態の変形例の構成を示す斜視図である。
図１１は、従来の半導体装置モジュールの構成を示す斜視図である。
【図１】
2002082542.tif 000003
【図２】
2002082542.tif 000004
【図３】
2002082542.tif 000005
【図４】
2002082542.tif 000006
【図５】
2002082542.tif 000007
【図６】
2002082542.tif 000008
【図７】
2002082542.tif 000009
【図８】
2002082542.tif 000010
【図９】
2002082542.tif 000011
【図１０】
2002082542.tif 000012
【図１１】
2002082542.tif 000013
【国際調査報告】
2002082542.tif 000014
2002082542.tif 000015
2002082542.tif 000016