(57)【特許請求の範囲】
【請求項１】
高周波かつ低振幅のデータ信号を伝送するデータ伝送バスのための入出力バッファであって、
前記データ信号の信号強度を検出し、該信号が参照電圧より高い信号強度ならば第１論理状態、低い信号強度ならば第２論理状態をとるレベル指示信号を発する信号レベル検出器と、
前記レベル指示信号に応じ抵抗調整信号を発する抵抗レギュレータと、
前記データ信号の高電圧論理状態と等しい信号強度であるシステム電圧に接続される第１端子と入出力バッファの入力端子に接続されている第２端子を持つ可変抵抗器を含み、
前記可変抵抗器は、前記データ信号が参照電圧より高い信号強度のとき低抵抗値に、低いときにはほぼ無限大の抵抗値に切り替えられるよう所定の低抵抗値とほぼ無限大の抵抗値の間で抵抗レギュレータからの抵抗調整信号に応じて切り替えることを特徴とする入出力バッファ。
【請求項２】
前記信号レベル検出器は、前記参照電圧と前記データ信号を比較するアナログ比較器を含み、該比較器は、前記データ信号が前記参照電圧より高い信号強度のとき高電圧論理信号、低いとき低電圧論理信号を伝送する請求項１に記載の入出力バッファ。
【請求項３】
前記比較器からの高電圧論理信号によって、前記抵抗レギュレータは前記可変抵抗器を１００から２００Ωの間の低抵抗値の範囲へ切り替え、前記比較器からの低電圧論理信号によって、前記抵抗レギュレータは前記可変抵抗器をほぼ無限大の抵抗値へ切り替える請求項２に記載の入出力バッファ。
【請求項４】
該入出力バッファの入力端子に接続される第１端子と接地される第２端子を持つ出力トランジスタをさらに含み、その出力トランジスタは該入出力バッファが入力モードまたは高電圧出力モードで作動するとき遮断状態に切り替えられ、低電圧出力モードで作動するとき導電状態に切り替えられる請求項１に記載の入出力バッファ。
【発明の詳細な説明】
【０００１】
発明の背景
1. 発明の分野
本発明は、高周波かつ低振幅のデータ信号を伝送するデータ伝送バスとともに使用されるために特に設計されたリングバック効果を減少させる入出力バッファに関するものである。
【０００２】
２．関連技術の説明
半導体技術の進歩によって、今日の集積回路は低電力消費かつ高速演算で、より高密度に構成されている。その結果、コンピュータシステムの種々の集積回路をつなぐデータ伝送バスは、高周波かつ低振幅のデータ信号を伝送しなければならない。この型のデータ伝送バスの例としてＧＴＬ＋バスがある。
【０００３】
図１は、従来のＧＴＬ＋バスの構成を示す回路図である。示されているように、従来のＧＴＬ＋バスは、第１のＧＴＬ＋入出力バッファＩＣ１、第２のＧＴＬ＋入出力バッファＩＣ２、第１の伝送線１０、第２の伝送線１２、そして終端抵抗ｒｔ１（抵抗値は一般に５０Ω）から構成されている。終端抵抗ｒｔ１の一方の端子はシステム電圧Ｖｔｔに接続されもう一方の端子は第２の伝送線１２に接続されている。第２の伝送線１２のもう一方の端子はＩＣ１と第１の伝送線１０双方に接続されている。第１の伝送線１０のもう一方の端子はＩＣ２に接続されている。
【０００４】
ＩＣ１が入力端子、ＩＣ２が出力端子の役割を果たすとき、入出力バッファにおけるリングバック効果は重要ではない。それは入力端子のＩＣ１が終端抵抗ｒｔ１と近接しているからである。一方、ＩＣ２に近接した終端抵抗はないため、ＩＣ２が入力端子、ＩＣ１が出力端子の役割を果たすとき、ＩＣ２と伝送線１０の間にあるノード１６において望まれないリングバック効果は明白である。
【０００５】
ノード１６におけるＩＣ２への入力データ信号に対するリングバック効果が、図２に例示されている。ここで示されているように、入力データ信号が１．５Ｖ（高電圧論理状態）からＶＯＬ（低電圧論理状態、約０．２Ｖ）に切り替わるとき、リングバック効果によってＶＯＬに近い地点１８で波形に跳ね返りがおきる。地点１８の跳ね返りの電圧レベルは、参照電圧Ｖｒｅｆ＝１．０Ｖに非常に近接したレベルの０．８Ｖである。そのため入出力バッファの出力論理値は影響を受ける可能性がある。
【０００６】
前述した問題の従来の解決法は、図１で示されているように、ＩＣ２と伝送線１０の間にあるノード１６と、伝送線１４とシステム電圧Ｖｔｔの間にある５０Ωの抵抗ｒｔ２に伝送線１４を接続することである。ＩＣ２が入力端子、ＩＣ１が出力端子の役割を果たすとき、この配列はリングバック効果を減少させる。しかし、入出力バッファは抵抗ｒｔ１、ｒｔ２を含むため、ＩＣ１のデータ信号の波形においてプルアップの効果が現れうる。プルアップによる効果というのは、ＩＣ１のデータ信号の波形を通常に比べより急速に上昇させ、より遅く低下させる現象のことである。さらに、加えた抵抗ｒｔ２は入出力バッファ全体における電力消費の増加の原因となる。電力消費を減少させるための１つの方法としては５０Ωの抵抗をより大きな抵抗をもつ抵抗と交換することである。しかし、この解決法はリングバック効果が原因の波形信号のリップルを約０．１Ｖ分のみ安定させるにすぎない。もし、基板上のＩＣ２の１個につき５０Ωの抵抗１個を設けるとしたら、基板に広大なスペースが必要となり、全体の電力消費が非常に増加し、その結果、製造コスト及び運転コストが高くなる。
【０００７】
発明の概要
本発明はリングバック効果を減少させる入出力バッファの提供を目的とする。この入出力バッファは、高周波かつ低振幅のデータ信号を伝送するためにＧＴＬ＋バスのようなデータ伝送バスとともに使用するのに適している。これは、入力信号が高電圧論理状態から低電圧論理状態に切り替わるとき、入出力バッファへのリングバック効果を減少させるためである。
【０００８】
本発明は、リングバック効果を減少させる入出力バッファの提供をも別の目的とする。この入出力バッファは、高周波かつ低振幅のデータ信号を伝送するＧＴＬ＋バスのようなデータ伝送バスとともに使用するのに適している。このことによって、それぞれの伝送線に抵抗を加えることなく入出力バッファの電力消費を減少させることが可能となる。
【０００９】
前述およびその他の目的に従って、リングバック効果を減少させる入出力バッファを提供する。本発明の入出力バッファは、高周波かつ低振幅のデータ信号を伝送するＧＴＬ＋バスのようなデータ伝送バスのために設計される。この入出力バッファは次の構成要素を含む。
【００１０】
データ伝送バスからデータ信号を受信する入出力パッド。
【００１１】
第１端子が入出力パッドに接続され、第２端子が接地されている出力トランジスタ。そこで、入出力バッファが入力モードまたは高電圧出力モードで作動するとき、出力トランジスタは遮断状態になる。入出力バッファが低電圧出力モードで作動するとき、出力トランジスタは導電状態に切り替わる。
【００１２】
データ信号の信号強度を検出し、入力信号が所定の参照電圧より高い信号強度ならば第１論理状態、参照電圧より低い信号強度ならば第２論理状態をとるレベル指示信号を発する信号レベル検出器。
【００１３】
レベル指示信号に応じて抵抗調整信号を発する抵抗レギュレータ。
【００１４】
そしてデータ信号の高電圧論理状態と信号強度の等しいシステム電圧に第１端子を接続し、第２端子を入出力パッドに接続した可変抵抗器。可変抵抗器は、参照電圧よりデータ信号の信号強度が高い場合、低抵抗値に、低い場合ほぼ無限大の抵抗値に切り替わるというように抵抗レギュレータからの抵抗適合信号に応じて所定の低抵抗値とほぼ無限大の抵抗値間で切り替えられる。
【００１５】
さらに、所定の参照電圧とデータ信号を比較するためのアナログ比較器を含む信号レベル検出器。データ信号が参照電圧より大きい信号強度の場合高電圧論理信号を、参照電圧より低い信号強度の場合低電圧論理信号を比較器は伝送する。比較器から伝送された高電圧論理信号によって、抵抗レギュレータが可変抵抗器を低抵抗値に切り替える。逆に、比較器から伝送された低電圧論理信号によって、抵抗レギュレータが可変抵抗器をほぼ無限大の抵抗値に切り替える。
【００１６】
ＧＴＬ＋バスのような高周波かつ低振幅のデータ信号のためのデータ伝送バスとともに、前述した入出力バッファは使用される。発明の特徴は入出力バッファにおけるリングバック効果を減少させる可変抵抗器の提供にある。従来の技術と比較して、基板上の設計面積の減少及び低電力消費による利益を与えられる。
【００１７】
好適な実施の形態の詳細
図３は発明によってリングバック効果を減少させた入出力バッファの回路構造を示す回路図である。本発明の入出力バッファは、本明細書の背景で述べたリングバック効果を減少させるために、図１のＩＣ２として利用するために特別に設計されている。この入出力バッファは、高周波かつ低振幅のデータ信号を伝送するためにＧＴＬ＋バスのようなデータ伝送バスとともに使用するのに適している。
【００１８】
図３に示すように、この発明の入出力バッファは入出力パッド３０、信号レベル検出器２０（入力バッファとしても利用されている）、出力バッファ２２、そして入出力制御論理回路２４を含む。出力バッファ２２はさらに、抵抗レギュレータ２６、出力トランジスタ２８、例としてＮＭＯＳ（Ｎ型金属酸化物半導体）トランジスタ、そしてシステム電圧Ｖｔｔと入出力パッド３０間に接続されている可変抵抗器Ｒ１を含む。
【００１９】
システム電圧Ｖｔｔは、入出力バッファで受信されるデータ信号の高電圧論理状態に等しい電圧レベル、例えば１．５Ｖにセットされている。この実施形態では、信号レベル検出器２０は、入出力パッド３０に接続された正の入力端子（＋）と参照電圧Ｖｒｅｆに接続された負の入力端子（−）を持つアナログ比較器である。信号レベル検出器２０は、入出力パッド３０で受信されているデータ信号のレベルを指し示すレベル指示信号を発している。レベル指示信号は例えば、データ信号が参照電圧Ｖｒｅｆより高い信号強度であるならば高電圧論理状態に、低い信号強度であるならば低電圧論理状態に切り替えられる。レベル指示信号は信号レベル検出器２０から抵抗レギュレータ２６に伝送される。信号レベル検出器２０からのレベル指示信号に応じ、また外部からの出力イネーブル信号ＯＥＮがイネーブルの場合、可変抵抗器Ｒ１の抵抗を制御するために抵抗レギュレータ２６は抵抗調整信号を発する。この実施形態では、可変抵抗器Ｒ１の抵抗は１００から２００Ω間の低抵抗値から近無限大値（ほぼ遮断状態）に切り替えることができ、またその逆もできる。
【００２０】
入出力バッファが入力モードで作動する場合、入出力制御論理回路２４は、出力トランジスタ２８を遮断状態に切り替える０Ｖ制御信号を出力トランジスタ２８に出力する。同様に入出力バッファが高電圧出力モードで作動する場合、出力トランジスタ２８は導電状態に切り替わる。入力モードで作動する場合、もし入出力パッド３０が参照電圧Ｖｒｅｆより高い信号強度をもつ入力データ信号を受信するときには、信号レベル検出器２０は、抵抗レギュレータ２６に可変抵抗器Ｒ１を１００から２００Ω間の低抵抗値に適応させる高電圧論理信号を出力する。その結果、システム電圧Ｖｔｔは１．５Ｖにセットされているため、入出力パッド３０でデータ信号が１．５Ｖ（高電圧論理状態）で安定しているとき、可変抵抗器Ｒ１を電流は流れない。これは、可変抵抗器Ｒ１の両端子が等電位になっているためで、その結果電力消費はゼロとなる。
【００２１】
この実施形態では、信号レベル検出器２０のアナログ比較器に送られている参照電圧Ｖｒｅｆは１．０Ｖにセットされている。そのため、入出力パッド３０での入力データ信号が１．５Ｖ（高電圧論理状態）から１．０Ｖ（低電圧論理状態）未満に切り替えられるとき、信号レベル検出器２０は低電圧論理信号を出力する。この信号は、抵抗レギュレータ２６に可変抵抗器Ｒ１の抵抗をほぼ無限大の抵抗値に調整させ、そのために入出力パッド３０がシステム電圧Ｖｔｔから電気的に絶縁（すなわち開回路）  される。この結果、可変抵抗器Ｒ１を電流は流れず、消費電力はゼロとなる。
【００２２】
図５に示されているように、この実施形態において、可変抵抗器Ｒ１には抵抗Ｒ３に接続されたＰＭＯＳ（Ｐ型金属酸化物半導体）トランジスタ３８が利用できる。入出力パッド３０が１．０Ｖから１．５Ｖ間の高電圧論理状態の入力データ信号を受信しているとき、信号レベル検出器２０は、高電圧論理信号を発する。高電圧論理信号に応じて、抵抗レギュレータ２６はＰＭＯＳトランジスタ３８のゲートに０Ｖの制御信号を発し、そのことによりＰＭＯＳトランジスタ３８は導電状態に切り替えられる。導電状態では、ＰＭＯＳトランジスタ３８のソースとドレイン間の等価抵抗は約１００Ωから２００Ωである。
【００２３】
一方、入出力パッド３０が１．０Ｖ未満の信号強度の入力データ信号を受信しているとき、信号レベル検出器２０は低電圧論理信号を発する。低電圧論理信号に応じて、抵抗レギュレータ２６はＰＭＯＳトランジスタ３８のゲートに高電圧信号を発し、そのことによりＰＭＯＳトランジスタ３８は遮断状態に切り替えられる。ＰＭＯＳトランジスタ３８本来の特性によると、遮断状態に完全に切り替わるには約５から１０ｎｓ（ナノ秒）必要である。導電状態では、ＰＭＯＳトランジスタ３８のソースとドレイン間の等価抵抗は近無限大である。
【００２４】
能動切替特性を持つ可変抵抗器Ｒ１は、リングバック効果を０．４Ｖ未満に減少させることができる。図４に描かれているように、入力データ信号が１．５Ｖ（高電圧論理状態）からＶＯＬ（低電圧状態、約０．２Ｖ）に切り替えられるとき、リングバック効果による地点２９の跳ね返りがＶＯＬ（約０．２Ｖ）に非常に接近した値の約０．４Ｖである。従来の技術における０．８Ｖの跳ね返りと比較すると、この発明で進歩していることが明らかである。
【００２５】
図５は図３の入出力バッファで使われている抵抗レギュレータ２６の詳細な回路構造を示している回路図である。ここで示されているように、抵抗レギュレータ２６には３個のＮＭＯＳトランジスタ（第１のＮＭＯＳトランジスタ３２、第２のＮＭＯＳトランジスタ３４、第３のＮＭＯＳトランジスタ３６）、及び３個のＰＭＯＳトランジスタ（第１のＰＭＯＳトランジスタ４０、第２のＰＭＯＳトランジスタ４２、第３のＰＭＯＳトランジスタ４４）が含まれている。可変抵抗器Ｒ１には、ＰＭＯＳトランジスタ３８と抵抗Ｒ３が含まれている。
【００２６】
３個のトランジスタ４０、４２、４４は、ソースはすべてシステム電圧Ｖｔｔに接続され、ドレインはすべて可変抵抗器Ｒ１のＰＭＯＳトランジスタ３８のゲートにともに接続される。しかし、第１のＰＭＯＳトランジスタ４０のゲートは第２のＮＭＯＳトランジスタ３４のゲートと制御信号Ａ・ＯＥＮの反転の両方に接続され、第２のＰＭＯＳトランジスタ４２は第３のＮＭＯＳトランジスタ３６のゲートと制御信号ＺＩ＋ＯＥＮとに接続され、第３のＰＭＯＳトランジスタ４４のゲートは第１のＮＭＯＳトランジスタ３２のゲートと制御信号ＰＥＮに接続されている。
【００２７】
第１のＮＭＯＳトランジスタ３２はソースが接地され、ドレインは第２のＮＭＯＳトランジスタ３４のソースに接続され、ゲートは制御信号ＰＥＮに接続されている。第２のＮＭＯＳトランジスタ３４はソースが第１のＮＭＯＳトランジスタ３２のドレインに接続され、ドレインは第３のＮＭＯＳトランジスタ３６のソースに接続され、ゲートは制御信号Ａ・ＯＥＮの反転に接続されている。第３のＮＭＯＳトランジスタ３６はソースが第２のＮＭＯＳトランジスタ３４のドレインに接続され、ドレインは３個のＰＭＯＳトランジスタ４０、４２、４４のドレインと可変抵抗器Ｒ１のＰＭＯＳトランジスタ３８のゲートに接続されているノードに接続され、ゲートは制御信号ＺＩ＋ＯＥＮに接続されている。
【００２８】
制御信号ＰＥＮは監視するために使用され、入出力バッファが作動している間ＰＭＯＳトランジスタ３８を作動させるために高電圧論理状態に切り替えられる。制御信号ＯＥＮは、このＧＴＬ＋ＩＯパッドバッファの出力をイネーブルするために使用されている出力イネーブル信号である。制御信号ＺＩは、図３で示されている信号レベル検出器２０の出力である。
【００２９】
ＰＭＯＳトランジスタ３８が導電状態に切り替わるように要求されているとき、すなわち可変抵抗器Ｒ１を通る抵抗が低抵抗値に切り替わるとき、ＮＭＯＳトランジスタ３２、３４、３６全部が導電状態に切り替わらなければならない。ＰＭＯＳトランジスタ３８が遮断状態に切り替わるように要求されているとき、すなわち可変抵抗器Ｒ１を通る抵抗がほぼ無限大の抵抗値に切り替わるとき、ＮＭＯＳトランジスタ３２、３４、３６のうち１つが遮断状態に切り替わらなければならない。言いかえると、ＰＭＯＳトランジスタ４０、４２、４４のうち１つのゲート電圧が低電圧状態に切り替わることによってＰＭＯＳトランジスタ３８が遮断状態に十分切り替えられるということである。
【００３０】
第２のＰＭＯＳトランジスタ４２は、可変抵抗器Ｒ１のＰＭＯＳトランジスタ３８のゲート電圧を始めの電圧より高く引き上げるのに５から１０ｎｓ必要な弱いタイプであり、それによりＰＭＯＳトランジスタ３８は遮断状態に切り替えられる。この結果、可変抵抗器Ｒ１両端はほぼ無限大の抵抗値に切り替えられ、電流は流れず消費電力は減少する。
【００３１】
結論として、本発明の入出力バッファはＧＴＬ＋バスのような高周波かつ低振幅のデータ信号を扱えるデータ伝送バスとともに使用することができる。本発明の入出力バッファは、入出力バッファのリングバック効果を減少させる可変抵抗器を提供するという特徴がある。このことにより従来の技術と比較して、基板上の設計面積を減少させ、低電力消費による利益を与えることが可能である。
【００３２】
本発明を好適な実施の形態を用いて説明した。しかし、本発明の範囲は上記の実施の形態に記載した範囲に限定されない。むしろ、多用な変形例や類似の装置を包含する。したがって、特許請求の範囲には、そうしたすべての変形や類似の装置が含まれるよう最も広く解釈されるべきである。
【図面の簡単な説明】
【図１】  従来のＧＴＬ＋バスの回路図である。
【図２】  図１のＩＣ２で受信されるデータ信号の波形における跳ね返りを示す波形図である。
【図３】  発明によってリングバック効果を減少させた入出力バッファの回路構造を示す回路図である。
【図４】  図３の入出力バッファで受信されるデータ信号の波形を示す波形図である。
【図５】  図３の入出力バッファで利用されている抵抗レギュレータの詳細な回路構造を示す回路図である。
【図１】
0003735219.tif 000002
【図２】
0003735219.tif 000003
【図３】
0003735219.tif 000004
【図４】
0003735219.tif 000005
【図５】
0003735219.tif 000006