(57)【特許請求の範囲】
【請求項１】
半導体基板、前記半導体基板上に形成された受光素子、および前記受光素子からの電気信号を処理するための回路を備える回路内蔵受光素子であって、
前記半導体基板上に成長された、前記回路がその上に形成されている、半導体層と、
前記半導体層に形成された、前記半導体基板に至る深さを有する、トレンチと、
前記トレンチの底部において露出されている前記半導体基板の表面に形成された、前記受光素子を構成する、受光素子不純物領域と、
前記受光素子からの電気信号を前記回路に送るため、前記受光素子不純物領域から前記半導体層の上面に至る、導電性不純物領域とを備え、
前記受光素子不純物領域と前記導電性不純物領域はそれぞれ別の不純物濃度を有する領域からなり、前記受光素子不純物領域は１０17〜１０２０ｃｍ-3の不純物濃度と１μｍ以下の接合深さを有し、前記導電性不純物領域は１０17〜１０２０ｃｍ-3の不純物濃度を有する、回路内蔵受光素子。
【請求項２】
前記導電性不純物領域は、前記トレンチの底部から前記半導層の前記上面まで、前記半導体層中に形成されている、請求項１に記載の素子。
【請求項３】
半導体基板、前記半導体基板上に形成された受光素子、および前記受光素子からの電気信号を処理するための回路を備える回路内蔵受光素子であって、
前記半導体基板上に成長された、前記回路がその上に形成されている、半導体層と、
前記半導体層に形成された、前記半導体基板に至る深さを有する、トレンチと、
前記トレンチの底部において露出されている前記半導体基板の表面に形成された、前記受光素子を構成する、受光素子不純物領域と、
前記受光素子からの電気信号を前記回路に送るため、前記受光素子不純物領域から前記半導体層の上面に至る、導電性不純物領域とを備え、
前記導電性不純物領域は、
前記半導体基板の前記トレンチに隣接する部分に形成された基板不純物領域と、
前記基板不純物領域から前記半導体層の前記上面まで前記半導体層の内部に形成された、半導体層不純物領域と
からなる、回路内蔵受光素子。
【請求項４】
前記回路のための埋込拡散層をさらに備え、
前記埋込拡散層は、前記基板不純物領域から離れた前記基板の部分に形成されている、請求項３に記載の素子。
【請求項５】
前記基板不純物領域は、信号伝送機能とともに、前記回路のための埋込拡散層としての機能を有する、請求項３に記載の素子。
【請求項６】
前記回路のためのコレクタ補償拡散層をさらに備え、
前記コレクタ補償拡散層は、前記半導体層不純物領域から離れた前記半導体層の部分に形成されている、請求項３に記載の素子。
【請求項７】
前記半導体層不純物領域は、信号伝送機能とともに、前記回路のためのコレクタ補償拡散層としての機能を有する、請求項３に記載の素子。
【請求項８】
前記受光素子は、複数の前記受光素子不純物領域を有する、請求項１〜７のいずれか１項に記載の素子。
【請求項９】
請求項１または３に記載の回路内蔵受光素子を製造するための方法であって、
半導体基板上に成長された半導体層を部分的にエッチングして、前記半導体層にトレンチを形成する工程と、
前記トレンチの底部に露出した前記半導体基板の部分と、前記トレンチの側面部分とに、不純物をドープして、受光素子を構成する受光素子不純物領域と、前記受光素子からの電気信号を送るための導電性不純物領域とを形成する工程と
を備える、回路内蔵受光素子の製造方法。
【請求項１０】
請求項１または３に記載の回路内蔵受光素子を製造するための方法であって、
半導体基板およびその上に成長されている半導体層の特定の部分に不純物をドープする工程と、
前記ドープされた前記特定の部分を部分的にエッチングして、トレンチを形成する工程（そこにおいて、前記特定の部分の残った部分に受光素子からの電気信号を送るための導電性不純物領域が形成される）と、
前記トレンチの底部に不純物をドープして、受光素子を構成する受光素子不純物領域を形成する工程と
を備える、回路内蔵受光素子の製造方法。
【請求項１１】
請求項１または３に記載の回路内蔵受光素子を製造するための方法であって、
半導体基板の特定の表面部分に不純物をドープして第１の不純物領域を形成する工程と、
前記半導体基板上に半導体層を成長させる工程と、
前記半導体層を部分的にエッチングして、前記半導体層にトレンチを形成する工程と、
前記トレンチの底部に不純物をドープして、前記第１の不純物領域に接する第２の不純物領域を形成する工程と、
前記半導体層の特定の部分に不純物をドープして、前記第１の不純物領域から前記半導体層の上面に至る第３の不純物領域を形成する工程とを備え、
前記第２の不純物領域が、受光素子を構成する受光素子不純物領域を構成し、かつ
前記第１および第３の不純物領域が、前記受光素子からの電気信号を送るための導電性不純物領域を構成する、回路内蔵受光素子の製造方法。
【請求項１２】
請求項１または３に記載の回路内蔵受光素子を製造するための方法であって、
半導体基板の隣接する２つの表面部分に不純物をドープして、第１の不純物領域および第２の不純物領域を形成する工程と、
前記半導体基板上に半導体層を成長させる工程と、
前記半導体層を部分的にエッチングして、前記半導体層にトレンチを形成する工程と、
前記半導体層の特定の部分に不純物をドープして、前記第１の不純物領域から前記半導体層の上面に至る第３の不純物領域を形成する工程とを備え、
前記第２の不純物領域が、受光素子を構成する受光素子不純物領域を構成し、かつ
前記第１および第３の不純物領域が、前記受光素子からの電気信号を送るための導電性不純物領域を構成する、回路内蔵受光素子の製造方法。
【請求項１３】
前記第１の不純物領域と前記第２の不純物領域とを同時に形成する、請求項１２に記載の製造方法。
【請求項１４】
半導体基板、前記半導体基板上に形成された受光素子、および前記受光素子からの電気信号を処理するための回路を備える回路内蔵受光素子であって、
前記半導体基板上に成長された、前記回路がその上に形成されている、半導体層と、
前記半導体層に形成された、前記半導体基板に至る深さを有する、トレンチと、
前記トレンチの底部において露出されている前記半導体基板の表面に形成された、前記受光素子を構成する、受光素子不純物領域と、
前記受光素子からの電気信号を前記回路に送るため、前記トレンチの底部から前記半導体層の上面まで自己整合的に形成されている、シリサイド膜とを備え、
前記受光素子不純物領域は１０17〜１０２０ｃｍ-3の不純物濃度と１μｍ以下の接合深さを有している、回路内蔵受光素子。
【請求項１５】
請求項１〜８のいずれか１項に記載の回路内蔵受光素子を備える、光学装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、同一の半導体基板上で受光素子とこの受光素子から得られる光電変換信号を処理する信号処理回路とを含む回路内蔵受光素子、およびその製造方法、ならびに該受光素子を用いた光学装置に関する。
【０００２】
【従来の技術】
回路内蔵受光素子は、光センサ、光ピックアップ、フォトカプラなどの種々の光学装置において広く利用されている。
【０００３】
図２１は、従来の一般的な回路内蔵受光素子の一例を示す模式的な断面図である。なお、本願の各図において、同一部分または相当部分には同一の参照符号が付されている。この図２１においては、たとえば比抵抗１００Ωｃｍのｐ型シリコン基板１上に、比抵抗５〜８Ωｃｍで厚さ２〜３μｍのｎ型エピタキシャルシリコン層２が形成されている。受光素子部１４は、ｐ型シリコン基板１とｎ型エピタキシャル層２とのｐｎ接合によって構成されている。受光素子部１４の受光面上には、酸化膜１２１と窒化膜１２２の二重層からなる反射防止膜１２０が形成されている。エピタキシャル層２において、受光素子部１４が形成される領域と信号処理回路部１５が形成される領域とは、分離拡散層１３によって互いに電気的に分離されている。
【０００４】
信号処理回路に含まれるたとえばｎｐｎトランジスタ１５は、シリコン基板１に埋込まれたｎ型埋込拡散層８、その上のｎ型エピタキシャル層（コレクタ）２、そのコレクタの表面に形成されたｐ型拡散層（ベース）９、そのベースの表面に形成されたｎ型拡散層（エミッタ）６、およびｎ型埋込拡散層８からエピタキシャル層２の表面に達するコレクタ補償拡散層１１を含んでいる。また、エピタキシャル層２上には、層間絶縁膜５、金属電極配線４、コレクタ電極７、およびエミッタ電極１０が形成されている。
【０００５】
ところで、近年では光記録の高密度化に伴って、光記録に使用される信号光の短波長化が進んでいる。これに伴って、光記録に用いられる回路内蔵受光素子においても、短波長の光に対して高感度かつ高速応答性を有するものが望まれている。しかし、図２１に示されているような従来の回路内蔵受光素子の構造では、以下に述べる理由によって、高感度化と高速応答化を実現することが困難である。
【０００６】
すなわち、用いられる信号光の波長が短くなるに従って、半導体における光の吸収長が短くなる。たとえば、シリコンの光の吸収長は、波長０．５μｍの光に対して１μｍ程度であり、波長０．４μｍの光に対して０．２μｍ以下である。ここで、半導体層内に入射した光のうちで光電流の発生に寄与するのは、主として空乏層内で吸収される光である。すなわち、入射した光はｐｎ接合近傍で吸収され、その近傍に電子・ホール対を生じる必要がある。したがって、光電流を効率的に生じるためには、用いられる信号光の波長が短くなるに従って、ｎ型エピタキシャル層２の厚さを薄くしなければならない。たとえば、光の波長が０．４μｍの場合、エピタキシャル層２の厚さは１μｍ以下にしなければならない。しかし、ｎｐｎトランジスタ１５を形成するためにはエピタキシャル層２の厚さとして２〜３μｍが必要とされることから、短波長の信号光を用いる場合に受光素子１４の低い感度しか得られなかった。
【０００７】
そこで、受光素子部１４内のｎ型エピタキシャル層２の表面に１μｍ以下の接合深さを有するｐ型の不純物領域を形成すれば、短波長の信号光に対しても高い感度を有する受光素子部を形成することができる。しかし、エピタキシャル層２の比抵抗はトランジスタ１５を形成するために低く（たとえば５〜８Ωｃｍ）されているので、その受光素子の接合容量が大きくなって応答速度が低くなってしまう。
【０００８】
以上のようなことから、従来の一般的な回路内蔵受光素子では、受光素子部において短波長の光に対して高感度化と高速応答性を両立させることが困難である。
【０００９】
このような問題を解決する方法として、次のような回路内蔵受光素子を作製する方法が提案されている（特開平１−２３２７７４号参照）。すなわち、まず図２０（ａ）に示されているように、受光素子に適した比抵抗（８０〜１００Ωｃｍ）と厚さを有するｎ型シリコン基板１上に、トランジスタに適した比抵抗（５〜８Ωｃｍ）と厚さを有するｎ型エピタキシャル層２が成長させられる。このとき、高濃度のｎ型埋込層８も形成される。
【００１０】
次に、図２０（ｂ）に示されているように、受光素子部となるべき領域内でエピタキシャル層２の一部がエッチング除去されてトレンチが形成され、その底部にシリコン基板１の一部が露出させられる。
【００１１】
その後、図２０（ｃ）に示されているように、トレンチ底部の基板表面に不純物領域３を拡散によって形成するとともに、トランジスタ部となるべき領域内でエピタキシャル層２の表面にベース領域９が同時に拡散によって形成される。さらに、ベース領域９内の表面にエミッタ６が拡散によって形成される。
【００１２】
図２０（ｃ）に示されているような回路内蔵受光素子においては、トランジスタの特性を損なうことなく、短波長の信号光に対しても高感度と高速応答性が両立し得る受光素子１４が形成され得る。
【００１３】
【発明が解決しようとする課題】
前述のように、エピタキシャル層２は、その中に信号処理回路（たとえばトランジスタ）を形成する必要性から、２〜３μｍの厚さを有していなければならない。したがって、図２０（ｃ）に示されているような回路内蔵受光素子において、受光素子１４が形成されているトレンチの深さも２〜３μｍになる。
【００１４】
この場合に、受光素子１４はトレンチの底部に形成されているのであるから、アノード３からの金属電極配線４は、トレンチ底面から２〜３μｍの段差のあるエピタキシャル層２の上面まで至るように形成されなければならない。
【００１５】
しかし、このトレンチの段差が大きいために、フォトリソグラフィによって金属電極配線４のパターニングを行なう際に、その電極配線４の全域にわたって均等に焦点を合せることができず、そのために金属配線４の線幅が細くなって断線などの不具合を生じやすいという問題がある。
【００１６】
このような従来技術における課題に鑑み、本発明は、短波長の信号光に対して高感度かつ高速応答性を備えかつ歩留りよく製造され得る回路内蔵受光素子の構造とその製造方法を提供することを目的としている。
【００１７】
【課題を解決するための手段】
本発明により、半導体基板、半導体基板上に形成された受光素子、および受光素子からの電気信号を処理するための回路を備える回路内蔵受光素子が提供される。当該回路内蔵受光素子は、（ａ）半導体基板上に成長された、回路がその上に形成されている、半導体層と、（ｂ）半導体層に形成された、半導体基板に至る深さを有する、トレンチと、（ｃ）トレンチの底部において露出されている半導体基板の表面に形成された、受光素子を構成する、受光素子不純物領域と、（ｄ）受光素子からの電気信号を回路に送るため、受光素子不純物領域から半導体層の上面に至る、導電性不純物領域とを備え、（ｅ）受光素子不純物領域と導電性不純物領域はそれぞれ別の不純物濃度を有する領域からなり、（ｆ）受光素子不純物領域は１０17〜１０２０ｃｍ-3の不純物濃度と１μｍ以下の接合深さを有し、（ｇ）導電性不純物領域は１０17〜１０２０ｃｍ-3の不純物濃度を有する。
【００１８】
本発明による素子において、導電性不純物領域は、トレンチの底部から半導層の上面まで、半導体層中に形成することができる。
【００１９】
一方、本発明による素子において、導電性不純物領域は、半導体基板のトレンチに隣接する部分に形成された基板不純物領域と、基板不純物領域から半導体層の上面まで半導体層中に形成された半導体層不純物領域とからなってもよい。この場合、回路のための埋込拡散層は、基板不純物領域から離れた基板の部分に形成されていてもよいし、あるいは、基板不純物領域は、信号伝送機能とともに、回路のための埋込拡散層としての機能を有してもよい。また、回路のためのコレクタ補償拡散層は、半導体層不純物領域から離れた半導体層の部分に形成されていてもよいし、あるいは、半導体層不純物領域は、信号伝送機能とともに、回路のためのコレクタ補償拡散層としての機能を有してもよい。
【００２０】
本発明において、受光素子は、複数の受光素子不純物領域を有してもよい。
本発明により、上記回路内蔵受光素子を製造するための方法が提供される。当該製造方法は、（ａ）半導体基板上に成長された半導体層を部分的にエッチングして、半導体層にトレンチを形成する工程と、（ｂ）トレンチの底部に露出した半導体基板の部分と、トレンチの側面部分とに、不純物をドープして、受光素子を構成する受光素子不純物領域と、受光素子からの電気信号を送るための導電性不純物領域とを形成する工程とを備える。
【００２１】
本発明により、上記回路内蔵受光素子を製造するためのもう一つの方法が提供される。当該製造方法は、（ａ）半導体基板およびその上に成長されている半導体層の特定の部分に不純物をドープする工程と、（ｂ）ドープされた特定の部分を部分的にエッチングして、トレンチを形成する工程とを備える。このトレンチを形成する工程において、特定の部分の残った部分に、受光素子を構成する受光素子不純物領域と、受光素子からの電気信号を送るための導電性不純物領域とが形成される。
【００２２】
本発明により、上記回路内蔵受光素子を製造するための他の方法が提供される。当該製造方法は、（ａ）半導体基板およびその上に成長されている半導体層の特定の部分に不純物をドープする工程と、（ｂ）ドープされた特定の部分を部分的にエッチングして、トレンチを形成する工程（そこにおいて、前記特定の部分の残った部分に受光素子からの電気信号を送るための導電性不純物領域が形成される）と、（ｃ）トレンチの底部に不純物をドープして、受光素子を構成する受光素子不純物領域を形成する工程とを備える。
【００２３】
本発明により、上記回路内蔵受光素子を製造するための他の方法が提供される。当該製造方法は、（ａ）半導体基板の特定の表面部分に不純物をドープして第１の不純物領域を形成する工程と、（ｂ）半導体基板上に半導体層を成長させる工程と、（ｃ）半導体層を部分的にエッチングして、半導体層にトレンチを形成する工程と、（ｄ）トレンチの底部に不純物をドープして、第１の不純物領域に接する第２の不純物領域を形成する工程と、（ｅ）半導体層の特定の部分に不純物をドープして、第１の不純物領域から半導体層の上面に至る第３の不純物領域を形成する工程とを備え、そこにおいて、第２の不純物領域が、受光素子を構成する受光素子不純物領域を構成し、かつ第１および第３の不純物領域が、受光素子からの電気信号を送るための導電性不純物領域を構成する。
【００２４】
本発明により、上記回路内蔵受光素子を製造するための他の方法が提供される。当該製造方法は、（ａ）半導体基板の隣接する２つの表面部分に不純物をドープして、第１の不純物領域および第２の不純物領域を形成する工程と、（ｂ）半導体基板上に半導体層を成長させる工程と、（ｃ）半導体層を部分的にエッチングして、半導体層にトレンチを形成する工程と、（ｄ）半導体層の特定の部分に不純物をドープして、第１の不純物領域から半導体層の上面に至る第３の不純物領域を形成する工程とを備え、そこにおいて、第２の不純物領域が、受光素子を構成する受光素子不純物領域を構成し、かつ第１および第３の不純物領域が、受光素子からの電気信号を送るための導電性不純物領域を構成する。この製造方法において、第１の不純物領域と第２の不純物領域とを同時に形成してもよい。
【００２５】
さらに、本発明により、半導体基板、前記半導体基板上に形成された受光素子、および前記受光素子からの電気信号を処理するための回路を備えるもう一つの回路内蔵受光素子が提供される。当該素子は、（ａ）半導体基板上に成長された、回路がその上に形成されている、半導体層と、（ｂ）半導体層に形成された、半導体基板に至る深さを有する、トレンチと、（ｃ）トレンチの底部において露出されている半導体基板の表面に形成された、受光素子を構成する、受光素子不純物領域と、（ｄ）受光素子からの電気信号を回路に送るため、トレンチの底部から半導体層の上面まで自己整合的に形成されている、シリサイド膜とを備え、（ｅ）受光素子不純物領域は１０17〜１０２０ｃｍ-3の不純物濃度と１μｍ以下の接合深さを有する。
【００２６】
また、本発明により、上記回路内蔵受光素子を備える光学装置が提供される。
【００２７】
【発明の実施の形態】
本発明による回路内蔵受光素子は、受光素子がそこに設けられるトレンチと、受光素子からの電気信号を信号処理回路へ伝送するための導電性不純物領域とを有する。導電性不純物領域は、受光素子の不純物領域に接する。また、導電性不純物領域は、受光素子の不純物領域から、回路が形成されている半導体成長層の上面まで伸びている。このような回路内蔵受光素子においては、金属電極配線をトレンチ内まで延長して形成する必要がない。すなわち、金属電極配線のパターニングはエピタキシャル層の上面のみにおいて行なえばよく、したがってフォトリソグラフィにおける焦点合せが容易であって電極配線工程における歩留りを改善することができる。
【００２８】
本発明において、導電性不純物領域は、典型的に、トレンチの底部から半導体成長層の上面まで至るように形成される。具体的に、そのような導電性不純物領域は、半導体基板上に形成された半導体成長層中に、トレンチの側壁に沿って形成することができる。その代わりに、導電性不純物領域は、トレンチの底部から、トレンチに隣接する半導体基板の部分を経由して、半導体成長層の上面まで形成してもよい。その場合、導電性不純物領域は、半導体基板に形成された不純物領域（基板不純物領域）と、半導体成長層中に形成された不純物領域（半導体層不純物領域）とを含む。典型的に、基板不純物領域は、半導体基板とその上に成長された半導体層との境界領域に形成されている。半導体層不純物領域は、基板不純物領域に接し、基板不純物領域から、基板上に形成された半導体成長層の上面まで、伸びている。
【００２９】
本発明において、金属配線と接触すべき導電性不純物領域の部分は、他の部分よりも高い不純物濃度を有することができる。たとえば、そのような部分は、１×１０20ｃｍ-3以上の不純物濃度を有することが好ましい。一方、他の部分は、１×１０17ｃｍ-3以上の不純物濃度を有していればよい。
【００３０】
本発明による回路内蔵受光素子において、信号伝送用導電性不純物領域は、自己整合的に形成されるシリサイド膜で置換えられてもよい。典型的に、シリサイド膜は、半導体基板上に成長された半導体層（シリコン層）の一部をシリサイドに変えることによって得られる。典型的に、シリサイド膜は、トレンチの側壁に沿って形成することができる。
【００３１】
本発明において、半導体基板および半導体層には、シリコンが典型的に用いられるが、他の半導体、たとえば、ゲルマニウム、およびＧａＰ、ＧａＡｓＰ、ＩｎＧａＡｓ等の化合物半導体を用いてもよい。
【００３２】
本発明による回路内蔵素子は、種々の光学装置において好ましく用いられ得るものである。
【００３３】
以下、実施例により本発明をさらに詳細に説明する。
実施例１
図１に、本発明の実施例１による回路内蔵受光素子を示す。実施例１においては、受光素子に適した比抵抗（たとえば３００Ωｃｍ）と厚さを有するシリコン基板１上に、受光素子から得られる光電変換信号を処理する信号処理回路（たとえばトランジスタを含む）に適した比抵抗（たとえば５Ωｃｍ）と厚さ（たとえば２〜３μｍ）を有するエピタキシャル層２が形成されている。これらのシリコン基板１とエピタキシャル層２は同一の導電型を有し、ｎ型とｐ型のいずれであってもよい。
【００３４】
受光素子部１４においては、エピタキシャル層２の厚さを貫通するトレンチがエッチングによって形成されており、そのトレンチの底面ではシリコン基板１の一部が露出されている。このトレンチの底面と側面に沿って、連続する不純物領域３が形成されている。この不純物領域３はシリコン基板１と逆の導電型を有している。すなわち、たとえばシリコン基板１がｐ型であれば、不純物領域３はｎ型である。
【００３５】
このようなトレンチ構造において底面部が信号光の受光面として利用されるので、不純物領域３内のトレンチ底面部における不純物の半導体接合深さは、高い光感度が得られるように信号光の波長に応じて最適化される。たとえば、信号光の波長が０．４μｍである場合には、１０17〜１０20ｃｍ-3の表面不純物濃度と１μｍ以下の接合深さが好ましい。
【００３６】
不純物領域３内のトレンチ側面部は単に導電領域として作用させるだけのものであるので、１０17ｃｍ-3以上の不純物濃度を有していればよく、接合深さに関しては特に限定がない。ただし、不純物領域３が金属電極配線４と接触する部分については、オーミックコンタクトを得るために１０20ｃｍ-3以上の不純物濃度にされる。
【００３７】
受光領域であるトレンチ底面上には、均一な膜厚のシリコン酸化膜１２１とシリコン窒化膜１２２が積層されており、これらの積層は受光素子の受光面における反射防止膜１２０として作用する。したがって、シリコン酸化膜１２１とシリコン窒化膜１２２は、用いられる信号光の波長に応じて有効な反射防止膜として作用し得るようにそれらの膜厚が設定される。たとえば、光ピックアップで使用される信号光の波長が０．４μｍである場合には、シリコン酸化膜厚を２０ｎｍにしてシリコン窒化膜厚を３０ｎｍにすることによって、表面反射率を１％以下にすることができる。
【００３８】
受光素子１４から得られる光電変換信号を処理する信号処理回路（たとえばトランジスタを含む）は、図２０（ｃ）に示されている場合と同様の周知の技術によってエピタキシャル層２上に形成されており、その詳細は既に述べたのでここでは省略する。
【００３９】
図２０（ｃ）に示されているような先行技術による回路内蔵受光素子においては、不純物領域３からの金属電極配線４はトレンチ底面からエピタキシャル層２の上面までにわたって形成されなければならない。しかし、本発明による図１に示されているような回路内蔵受光素子においては、トレンチ側面における不純物領域３がトレンチ底面からエピタキシャル層２の上面に至る電極配線として作用するので、金属電極配線４はエピタキシャル層２の上面領域のみにおいて形成されればよい。すなわち、本発明による回路内蔵受光素子においては、金属電極配線４のパターニングを行なう際のフォトリソグラフィにおける光学焦点はエピタキシャル層２の上面に合せればよく、トレンチ構造の段差による影響を受けることがない。その結果、回路内蔵受光素子における金属電極配線４の欠陥を顕著に低減することができ、生産歩留りを大幅に改善することができる。
【００４０】
実施例２
図１に示されているような回路内蔵受光素子は、図２（ａ）〜図２（ｄ）の模式的な断面図に示されているような実施例２による製造工程によって得ることができる。この製造工程では、トレンチをエッチングによって形成し、次いで、トレンチの底面領域と側面の少なくとも一部領域とに不純物をドープすることによって、受光素子の不純物領域と信号伝送用導電性不純物領域とが同時に形成される。
【００４１】
まず、図２（ａ）に示されているように、受光素子に適した比抵抗（たとえば３００Ωｃｍ）と厚さを有するシリコン基板１の上面に埋込拡散層８が形成される。そして、受光素子から得られる光電変換信号を処理する信号処理回路（たとえばトランジスタを含む）に適した比抵抗（たとえば５Ωｃｍ）と厚さ（たとえば２〜３μｍ）を有するエピタキシャル層２が周知の方法によって成長させられる。なお、シリコン基板１とエピタキシャル層２は同一の導電型を有し、ｎ型とｐ型のどちらであってもよい。
【００４２】
図２（ｂ）においては、受光素子を形成する領域においてエピタキシャル層２の厚さを貫通するトレンチが周知のフォトリソグラフィ技術とエッチング技術とを用いて形成される。すなわち、そのトレンチの底面にはシリコン基板１の一部領域が露出されている。
【００４３】
図２（ｃ）においては、周知のフォトリソグラフィ技術と、イオン注入および熱処理、または固相拡散などの手法を用いて、トレンチの底面と側面に不純物領域３が形成される。すなわち、不純物領域３はトレンチ底面からエピタキシャル層２の上面に至るまで連続して形成される。ここで、トレンチ底面部は信号光の受光面として利用されるので、用いられる信号光の波長に適応するように、不純物領域３の表面不純物濃度と半導体接合深さが最適化される。たとえば、信号光の波長が０．４μｍである場合には、トレンチ底面における不純物領域３の表面不純物濃度は１０17〜１０20ｃｍ-3であることが好ましく、接合深さは１μｍ以下に設定されることが好ましい。
【００４４】
たとえば、トレンチの底面に露出されたｎ型シリコン基板の表面にｐ型の不純物領域３を形成する場合、まず周知の技術を利用して、トレンチの内壁およびエピタキシャル層２の上面に膜厚１０〜２０ｎｍのシリコン酸化膜を形成する。続いて、フォトリソグラフィ技術を用いてトレンチの内壁全体にたとえばボロンイオンが注入される。このときのイオンの加速エネルギは１５〜４０ｋｅＶにされ、ドーズ量は１×１０13〜１０15ｃｍ-2に設定される。なお、ボロンイオンの代わりとして、二フッ化ボロンイオンなどのようにIII族の元素を含む化合物イオンの注入種を用いることもできる。二フッ化ボロンイオンを用いる場合には、加速エネルギは２０〜５０ｋｅＶにすればよい。
【００４５】
ここで、金属電極配線を行なう際に、その金属と接触する不純物領域３の部分は、オーミックコンタクトを得るために、１０20ｃｍ-3以上の不純物濃度を有する必要がある。したがって、不純物領域３のうちで金属配線と接触する部分の不純物濃度が１０20ｃｍ-3以下の場合には、その接触領域のみに付加的なイオン注入が行なわれる。このときのドーズ量は、３×１０15〜１×１０16ｃｍ-2にすればよい。
【００４６】
なお、図２（ｂ）に示すトレンチ側壁のテーパ角θが大きい場合、トレンチ側面には十分にイオンが注入されず、所望の不純物濃度を有する不純物領域３がトレンチ側面において形成されない。そのような場合、たとえば傾斜角３０〜６０度のイオン注入を行なうことによって、所望の不純物濃度を有する不純物領域３をトレンチ側面上にも形成することができる。
【００４７】
その後、たとえば９００℃において３０〜７０分の熱処理を行なうことによって、イオン注入による結晶歪を緩和するとともに不純物濃度分布を調整することによって不純物領域３が完成される。以上のような工程によって、トレンチ底面部においては１０18〜１０20ｃｍ-3の表面不純物濃度と０．４〜１．０μｍの接合深さを有する不純物領域３が形成される。
【００４８】
なお、不純物領域３は、以下の方法によっても形成することができる。すなわち、酸化性雰囲気中で処理することによってエピタキシャル層２の全面にシリコン酸化膜を形成し、不純物領域３を形成する部分においてこのシリコン酸化膜をフォトリソグラフィとエッチングを利用して選択的に除去することによって、酸化膜の窓あけが行なわれる。次に、たとえばＢＳＧ（ボロンドープ・シリケート・ガラス）膜を全表面に堆積して１０５０℃で１０〜２０秒の熱処理によって固相拡散を行ない、表面不純物濃度が１０18〜１０20ｃｍ-3であって接合深さが０．０６〜０．２０μｍのｐ型不純物領域３が形成される。このように固相拡散によって不純物領域３を形成する場合、トレンチのテーパ角θに影響されることなくトレンチ側面にも不純物領域を形成することができる。また、イオン打込み損傷による格子欠陥を引起こすおそれもなく、より高感度の受光素子を得るためには固相拡散を利用する方が好ましいと考えられる。
【００４９】
不純物領域３が形成された後には、図２（ｄ）に示されているように、酸化性雰囲気中で熱処理を行なうことによって、受光素子領域の表面上にシリコン酸化膜１２１が形成される。さらに、このシリコン酸化膜１２１上には、シリコン窒化膜１２２がＣＶＤなどの方法によって形成される。
【００５０】
その後、層間絶縁膜５、受光素子の不純物領域３に電気的に接続される金属電極配線４、受光素子から得られる光電変換信号を処理する信号処理回路（たとえばトランジスタを含む）１５が周知の技術によって形成される。
【００５１】
以上のような工程によって、図１に示されているような回路内蔵素子が形成され得る。なお、受光素子１４から得られる光電変換信号を処理する信号処理回路（たとえばトランジスタを含む）１５の形成工程は受光素子部の形成前に行なわれてもよく、または受光素子部の形成工程と並行して行なわれてもよい。
【００５２】
実施例３
図３（ａ）〜図３（ｄ）の模式的な断面図においては、図１に示されているような回路内蔵受光素子を製造するもう１つの方法が図解されている。この製造方法では、トレンチが形成されるべき領域と少なくとも一部が重複するように不純物領域をまず形成し、次いで、この不純物領域の一部が受光素子の不純物領域と信号伝送用導電性不純物領域とになるように、エッチングによってトレンチが形成される。
【００５３】
この方法において、図３（ａ）は図２（ａ）と同じ状態を表わしている。しかし、図３（ｂ）においては、周知のフォトリソグラフィ技術と、イオン注入および熱処理、または固相拡散などの方法を用いて、シリコン基板１と逆の導電型を有する不純物領域３がシリコン基板１に到達する深さを有するように形成される。
【００５４】
次に、図３（ｃ）に示されているように、フォトリソグラフィ技術とエッチング技術とを用いて、不純物領域３の底部と側面の少なくとも一部の領域が残るようにトレンチが形成される。このエッチング後に残された不純物領域３のうちでトレンチ底面部に存在する領域が、受光素子としての機能を果たす。したがって、不純物領域３を形成する深さとエッチングによって形成されるトレンチの深さを適切な条件に選択することによって、所望の半導体接合深さを有する受光素子が形成され得る。すなわち、入射信号光の波長が短い場合には接合深さを浅くするなどによって、信号光波長に適応するように受光素子の光感度特性を調節することができる。たとえば前述のように信号光の波長が０．４μｍである場合には、トレンチ底面における不純物領域３の表面不純物濃度が１０17〜１０20ｃｍ-3で接合深さが１μｍ以下にされなければならない。このような条件は、たとえばｎ型シリコン基板にｐ型不純物領域をイオン注入によって形成する場合に、以下のようにして実現することができる。
【００５５】
まず、周知の技術を利用して、エピタキシャル層２の全表面に膜厚１０〜２０ｎｍの酸化膜を形成し、続いて、受光素子を形成する部分においてフォトリソグラフィ技術を用いてたとえばボロンイオンが注入される。このときのボロンイオンの加速エネルギは２０〜６０ｋｅＶとされ、ドーズ量は１×１０15〜１×１０16ｃｍ-2にされる。なお、前述のようにボロンイオンの代わりに二フッ化ボロンイオンのようにIII族元素を含む化合物イオン種を用いることもでき、その場合の加速エネルギとしては４０〜９０ｋｅＶが用いられ得る。
【００５６】
また、不純物領域３のうちで金属配線４と接触する部分の不純物濃度は、オーミックコンタクトを得るために、１０20ｃｍ-3以上とすべきであり、その不純物濃度が不足している場合には金属配線４と接触する部分のみにおいて付加的なイオン注入が行なわれる。そのためのドーズ量としては、３×１０15〜１×１０16ｃｍ-3であればよい。その後、たとえば１０００℃で２〜３時間の熱処理が行なわれ、こうして不純物領域３が形成される。
【００５７】
続いて、図３（ｃ）に示されているように、エピタキシャル層２の厚さを貫通するトレンチをエッチングで形成することによって、１０17〜１０19ｃｍ-3の表面不純物濃度と０．６〜１．０μｍの接合深さを有する不純物領域３がトレンチの底面に形成される。
【００５８】
その後は、図３（ｄ）に示されているように、実施例２と同様の方法を用いて図１に示されているような回路内蔵受光素子が完成させられる。
【００５９】
なお、通常イオン注入後には結晶欠陥を回復させるための熱処理が行なわれる。特に、受光素子においてはその感度が欠陥密度に大きく影響されるので、十分に熱処理が行なわれなくてはならない。しかし、その熱処理時間が長くなるに従って半導体接合深さが深くなりすぎれば、前述のように短波長の光に対して高い光感度を得ることができない。
【００６０】
しかし、図３（ａ）〜図３（ｄ）に示された製造方法においては、イオン注入後に結晶欠陥を十分に回復し得る熱処理を行ない、その後に所望の接合深さになるようにエッチングでトレンチを形成することによって受光素子が形成される。したがって、その受光素子部において不純物領域３内で欠陥密度が非常に少なく、かつ接合深さが浅くされ得るので、短波長の光に対しても高い感度を有する受光素子を得ることができる。
【００６１】
実施例４
図４（ａ）〜（ｄ）の模式的な断面図において、図１に示されているような回路内蔵受光素子を製造するためのさらに他の方法が図解されている。この製造方法では、トレンチが形成されるべき領域と少なくとも一部が重複するように不純物領域を形成し、次いで、トレンチの側面の少なくとも一部の領域が信号伝送用導電性不純物領域になるように、エッチングによってトレンチを形成し、さらに、トレンチの底部に不純物をドープすることによって受光素子を形成する。
【００６２】
この方法において、図４（ａ）と図４（ｂ）までの工程は、図３（ａ）および図３（ｂ）に示された方法と同様である。しかし、図４（ｃ）においては、イオン注入で形成された不純物領域３より深いトレンチがエッチングによって形成される。その後に、図４（ｄ）に示されているように、イオン注入と熱処理、または固相拡散などの手法を用いて、トレンチ側面部の不純物領域３に連続するようにトレンチ底部に同一導電型の不純物領域３が新たに形成される。
【００６３】
このような工程を用いる場合、図３（ａ）〜図３（ｄ）の工程に比べて、得られる受光素子の接合深さはトレンチを形成する際のエッチングレートのばらつきの影響を受けない。したがって、エッチングレートのばらつきが大きい場合には、図３（ａ）〜図３（ｄ）の工程よりも図４（ａ）〜図４（ｄ）の工程を用いる方が好ましい。また、図４（ａ）〜図４（ｄ）の工程を用いれば、トレンチ底面部に形成される不純物領域３における不純物濃度と接合深さが、トレンチ側面部における不純物領域３から独立に設定され得る。なお、図４（ｄ）以降の工程は、図３（ｄ）の場合と同様である。
【００６４】
実施例５
図５（ａ）〜図５（ｄ）と図６（ａ）〜図６（ｃ）の模式的な断面図を参照して、さらに他の実施例による回路内蔵受光素子の構成とその製造方法を説明する。この製造方法のうち、図５（ａ）と図５（ｂ）に示す工程は、図２（ａ）と図２（ｂ）に示された工程と同様である。
【００６５】
しかし、図５（ｃ）においては、周知のフォトリソグラフィ技術と、イオン注入および熱処理、または固相拡散などの手法を用いて、トレンチの底部に不純物領域３が形成される。この不純物領域３は、少なくともトレンチの底部において形成されればよく、トレンチの側面に形成される必要はない。なお、トレンチ底面部の不純物領域３における表面不純物濃度と半導体接合深さは、前述の実施例でも述べられたように、信号光の波長に適応するように最適化される。
【００６６】
図５（ｄ）においては、酸化性雰囲気中で熱処理することによってシリコン酸化膜１２１を形成し、さらにこの上にシリコン窒化膜１２２がＣＶＤなどの方法によって形成される。
【００６７】
図６（ａ）においては、周知のフォトリソグラフィ技術とエッチング技術とを用いて、トレンチ底面の一端部からエピタキシャル層２の上面に至るまで一部の領域においてシリコン酸化膜１２１とシリコン窒化膜１２２が除去される。これらの酸化膜と窒化膜が除去される領域は、エピタキシャル層２の上面部においては、トレンチ構造部の一端部から信号処理回路部１５までの間の範囲１７内であればどのような領域であってもよい。この場合に、その範囲１７は数十μｍであり、エッチングのプロセスマージンを十分に大きくとることができる範囲である。したがって、このときのエッチング領域１７をフォトリソグラフィを利用してパターニングする際に、光学焦点はトレンチ底面に合せればよく、エピタキシャル層２上面における焦点は多少ずれても問題を生じることがない。
【００６８】
このエッチング工程後に、トレンチ底面に残されたシリコン酸化膜１２１とシリコン窒化膜１２２は、受光素子のための反射防止膜１２０として作用する。
【００６９】
次に、図６（ｂ）に示されているように、チタンをウェハ全面にスパッタし、その後に６００〜７００℃で１０〜２０秒の熱処理が行なわれる。この熱処理によって、酸化膜１２１と窒化膜１２２が除去された領域１７のみにチタンシリサイド膜１６が形成される。さらに、完全なチタンシリサイド膜１６を得るために望まれる場合には、８００℃〜１０００℃で１０秒の付加的な熱処理が加えられてもよい。その後、窒化膜１２２上に残されたチタンのみが硫酸処理によって選択的に除去される。
【００７０】
なお、不純物領域３がシリサイド膜１６と接触する部分における不純物濃度は、オーミックコンタクトを得るために、１０20ｃｍ-3以上とすべきである。したがって、その接触領域における不純物濃度が１０20ｃｍ-3に達していない場合には、チタンをスパッタする前に、その部分に付加的なイオン注入が行なわれる。そのときのドーズ量は、３×１０15〜１×１０16ｃｍ-2であればよい。
【００７１】
このような工程によって、トレンチ底面の一端部からエピタキシャル層２の上面にまで至るチタンシリサイド膜１６が形成され、このシリサイド膜１６を介することによって不純物領域３へ電気的に接続されるべき金属電極配線４をエピタキシャル層２の上面のみにおいて形成することができる。したがって、金属電極配線４のパターニングを行なう際に、フォトリソグラフィにおける光学焦点はエピタキシャル層２の上面に合せればよく、トレンチの段差による影響を受けることがない。
【００７２】
また、チタンシリサイド膜１６は、一般に半導体不純物領域よりも小さな電気抵抗を有している。したがって、図１の回路内蔵受光素子と比較して、トレンチ側面部における導電領域の抵抗が低減され、それによって受光素子の応答速度が改善され得る。なお、本実施例中で用いられたチタンの代わりとして、コバルトまたはニッケルなどの他の高融点金属を用いても同様な効果を得ることができる。
【００７３】
図６（ｂ）の後における図６（ｃ）に示された工程は、図２（ｄ）の場合と同様に行なわれる。
【００７４】
実施例６
図７に本発明による実施例６の回路内蔵受光素子を示す。図７において、受光素子に適した比抵抗（たとえば１００〜１０００Ωｃｍ）と厚みを有するシリコン基板１上に受光素子より得られた光電変換信号を処理する回路（たとえばトランジスタ）に適した比抵抗（たとえば５Ωｃｍ）と厚み（たとえば２〜３μｍ）を有するエピタキシャル層２が形成されている。シリコン基板１とエピタキシャル層２は同一の導電型を有し、ｎ型およびｐ型のいずれであっても良い。
【００７５】
受光素子部１４においては、エピタキシャル層２の厚さを貫通するトレンチがエッチングによって形成されており、そのトレンチの底面では、シリコン基板１の一部が露出されている。このトレンチの底面に不純物領域３３が形成されている。この不純物領域３３は、シリコン基板１と逆の導電型を有している。すなわち、たとえばシリコン基板１がｐ型であれば、領域３３はｎ型となる。
【００７６】
このようなトレンチ構造において、底面部が信号光の受光面として利用される。不純物領域３３において、トレンチ底面部における不純物の半導体接合深さは、高い光感度が得られるように信号光の波長に応じて最適化される。たとえば、信号光の波長が０．４μｍである場合には、１×１０17〜１×１０20ｃｍ-3程度の不純物濃度と１μｍ以下の接合探さが望ましい。
【００７７】
また、不純物領域３３に接する不純物領域３６が、シリコン基板１とエピタキシャル層２との界面部分に形成されている。不純物領域３６は、典型的に、シリコン基板１の表面およびエピタキシャル層２の最下部に存在する。不純物領域３６は導電性を有する。領域３６の不純物濃度は、導電領域として作用できる程度の範囲であればよく、典型的に、１×１０17ｃｍ-3程度以上である。不純物領域３６の接合深さは、特に限定されない。
【００７８】
更に、エピタキシャル層２において、不純物領域３７が、エピタキシャル層２の上面から不純物領域３６に至る部分に、少なくとも不純物領域３６に接するように形成されている。不純物領域３７も導電性を有する。領域３７の不純物濃度も、導電領域として作用できる程度の範囲であればよく、典型的に、１×１０17ｃｍ-3程度以上である。さらに、不純物領域３７の金属電極配線４と接触する部分は、オーミックコンタクトを得るために、１×１０20ｃｍ-3以上の不純物濃度を有することが望ましい。
【００７９】
受光領域を形成するトレンチ底面上には、均一な膜厚のシリコン酸化膜１２１とシリコン窒化膜１２２が積層されている。この積層体は受光面における反射防止膜１２０として作用する。したがって、シリコン酸化膜１２１とシリコン窒化膜１２２の厚みは、用いられる信号光の波長に応じて、有効な反射防止機能をもたらすよう、設定される。たとえば、光ピックアップで使用される信号光の波長が０．４μｍである場合には、シリコン酸化膜厚を２０ｎｍ、シリコン窒化膜厚を３０ｎｍにすることによって、表面反射率を１％以下にすることができる。
【００８０】
受光素子１４から得られる光電変換信号を処理する信号処理回路（たとえばトランジスタを含む）は、図２０（ｃ）に示されている場合と同様の周知の技術によってエピタキシャル層２上に形成されており、その詳細は既に述べたのでここでは省略する。
【００８１】
図２０（ｃ）に示される従来の回路内蔵受光素子において、金属電極配線４はトレンチ底部からエピタキシャル層２の上面までにわたって形成されなければならない。一方、図７に示す回路内蔵受光素子においては、シリコン基板１とエピタキシャル層２との界面に導電性不純物領域３６が形成され、更に、それに接するように導電性不純物領域３７が形成される。図７に示す素子において、金属配線４は、エピタキシャル層２の上面領域のみに設ければよい。したがって、本発明によれば、金属電極配線４のパターニングを行うとき、フォトリソグラフィーにおける光学焦点は、トレンチ構造の段差にかかわりなく、エピタキシャル層２の上面に合わせれば良い。その結果、金属電極配線４の断線等の劣化を顕著に低減することができる。
【００８２】
実施例７
本発明による実施例７の回路内蔵受光素子を図８に示す。図８に示す素子では、受光素子１４の不純物領域３３に接する不純物領域４６は、信号伝送機能とともに、信号処理回路部１５のｎ型埋込拡散層としての機能も有する。不純物領域４６は、基板１とエピタキシャル層２との界面部分に形成される。不純物領域４６は、信号伝送のため導電性を有する不純物領域３７に接するとともに、回路部１５のためのコレクタ補償領域１１にも接している。図８に示す素子は、不純物領域４６以外、図７に示す素子と同様の構造を有する。
【００８３】
実施例８
本発明による実施例８の回路内蔵受光素子を図９に示す。図９に示す素子においても、受光素子１４の不純物領域３３に接する不純物領域４６は、信号伝送機能とともに、信号処理回路部１５のｎ型埋込拡散層としての機能も兼ねる。不純物領域４６は、回路部１５のためのコレクタ補償領域１１に接触する。コレクタ補償領域１１は、エピタキシャル層２の上面に至っており、回路上支障がない範囲において、信号伝送機能も有する。すなわち、領域１１は、コレクタ補償と信号伝送の両方の機能を果たす。図９に示す素子は、コレクタ補償領域１１以外、図８に示す素子と同様の構造を有する。
【００８４】
実施例９
図７に示す回路内蔵受光素子は、図１０〜図１３に示す方法によって製造される。まず、図１０に示すように、受光素子に適した比抵抗（たとえば１００〜３００Ωｃｍ）と厚みを有する、埋込拡散層８（たとえばｎ型）が形成されたシリコン基板１に、周知のフォトリソグラフィー技術と、イオン注入および熱処理、または固相拡散などの手法を用いて、信号伝送用導電性不純物領域３６を形成する。具体的に、領域３６の形成のため、周知の技術により膜厚１０〜２０ｎｍの酸化膜を形成し、次いで、フォトリソグラフィー技術を行って該酸化膜をパターニングして注入保護膜とし、次いで、典型的に、ボロンイオンを、加速エネルギー１５〜６０ｋｅＶ、抵抗を低くするためのドーズ量１×１０14〜１×１０16ｃｍ-2で注入する。ここで埋込拡散層８と領域３６を同時に形成してもよい。この場合、工程数を減らすことができ、製造コストを削減することができる。
【００８５】
次いで、受光素子からの光電変換信号を処理する回路（たとえばトランジスタ）に適した比抵抗（たとえば５Ωｃｍ）と厚み（たとえば２〜３μｍ）を有するエピタキシャル層２を通常の製造工程により成長させる。シリコン基板１およびエピタキシャル層２の導電型は、ｎ型またはｐ型のどちらであってもよい。エピタキシャル層２の成長後、図１１に示すように、周知のフォトリソグラフィー技術およびエッチング技術を用いて、受光素子を形成する部分のエピタキシャル層２を除去し、基板１を部分的に露出させ、トレンチ構造を形成する。
【００８６】
次いで図１２に示すように、周知のフォトリソグラフィー技術と、イオン注入および熱処理、または固相拡散等の手法を用いて、不純物領域３３を形成する。不純物領域３３は、少なくとも一部が信号伝送用導電性不純物領域３６に接するよう形成する。
【００８７】
トレンチの底面部は信号光の受光面を提供する。したがって、用いる信号光の波長に合わせて、不純物領域３３の表面濃度および接合深さを最適なものとするのが好ましい。たとえば、信号光の波長が０．４μｍである場合には、不純物領域３３の表面濃度を１０17〜１０20ｃｍ-3、接合探さを１μｍ以下に設定するのが好ましい。
【００８８】
典型的に、上記の表面濃度と接合探さをもつｐ型の不純物領域３３は、イオン注入および熱処理により、以下のようにして形成される。まず、周知の技術により膜厚１０〜２０ｎｍの酸化膜を形成する。次いで、フォトリソグラフィー技術を行って該酸化膜を注入保護膜としてパターニングする。次いで、トレンチ底面部に、たとえばボロンイオンを注入する。イオン注入において、典型的に、１５〜４０ｋｅＶの加速エネルギー、１×１０13〜１×１０15ｃｍ-2のドーズ量を使用する。ここで、ボロンイオンの代わりとして、２フッ化ボロンイオンなど、ＩＩＩ族の元素を含む注入種を用いてもかまわない。２フッ化ボロンイオンを用いる場合、加速エネルギーを２０〜５０ｋｅＶとすればよい。その後、たとえば９００℃、３０〜７０分の熱処理を行うことで不純物領域３３を形成する。以上の工程によって、トレンチ底面部においては、表面濃度が１０18〜１０20ｃｍ-3で接合探さが０．４〜１．０μｍの不純物領域が形成される。
【００８９】
また不純物領域３３は、以下の方法によっても形成することができる。まず、酸化性雰囲気で処理することにより、基板全面にシリコン酸化膜を形成する。次いで周知のフォトリソグラフィー技術および酸化膜エッチング技術を用いて、不純物領域３３を形成する部分の酸化膜を選択的に除去し、酸化膜の窓あけを行なう。次にたとえばＢＳＧ（Boron-doped-Silicated-Glass）膜を堆積し、その後１０５０℃で１０〜２０秒の熱処理によって固相拡散を行う。以上の工程により、表面濃度が１０18〜１０20ｃｍ-3で接合探さが０．０６〜０．２０μｍのｐ型不純物領域３３を形成する。固相拡散によって不純物領域３３を形成する場合、イオン打ち込み損傷による結晶欠陥を引き起こす恐れがない。より高い感度が得られることから、固相拡散を用いるほうが望ましい。
【００９０】
次に、エピタキシャル層２の表面に、たとえばボロンイオンを注入し、不純物領域３７を形成する。加速エネルギーは４０〜８０ｋｅＶ、ドーズ量は１×１０14〜１×１０16ｃｍ-2とする。ここで、ボロンイオンの代わりとして、２フッ化ボロンイオンなど、ＩＩＩ族の元素を含む注入種を用いてもかまわない。２フッ化ボロンイオンを用いる場合、加速エネルギーを６０〜１２０ｋｅＶとすればよい。その後、たとえば９００℃、３０〜７０分の熱処理を行うことで、表面濃度が１０18〜１０20ｃｍ-3の不純物領域３７を形成する。以上の工程によって、信号伝送用導電性不純物領域のコンタクト構造を形成することができる。
【００９１】
電極配線を行う際にオーミックコンタクトを得るため、不純物領域３７の金属配線と接触する部分の濃度は、１０20ｃｍ-3以上である必要がある。そのため、当該部分の不純物濃度が１０20ｃｍ-3以下の場合、金属と接触すべき表面部分にのみ、更にイオン注入を行ってもよい。
【００９２】
図１３を参照して、次いで酸化性雰囲気で熱処理を行なうことにより、受光素子領域上にシリコン酸化膜１２１を形成する。さらにこのシリコン酸化膜１２１上にシリコン窒化膜１２２をＣＶＤ等により形成する。その後、層間絶縁膜５、受光素子１４のための電極配線４、および受光素子からの光電変換信号を処理する回路（たとえばトランジスタ）を周知の技術により形成する。
【００９３】
以上の工程により、図７に示す回路内蔵受光素子が形成される。上記工程において、回路を受光部の後に形成する代わりに、受光部の形成前または受光部の形成工程と同時に回路を形成してもよい。
【００９４】
以上の工程によれば、電極配線をトレンチ底部から形成しなくてもよい。電極配線は、エピタキシャル層表面にのみ形成することができる。このため、フォトリソグラフィー技術により電極配線のパターンニングを行なう際、光学焦点は、トレンチ構造に関わりなく、エピタキシャル層の表面に合わせれば良い。したがって、電極配線工程における歩留まりを改善できる。
【００９５】
実施例１０
本発明により、図１４に示すような分割型受光素子の構造を有する回路内蔵受光素子が提供される。分割型受光素子１４は、複数の不純物領域３３および４３を含む。複数の不純物領域３３および４３の間には、分離不純物層３８が設けられている。分離不純物層３８は、反射防止膜を構成する酸化膜と窒化膜の両方に蓄積される電荷による表面反転を防止するため、不純物領域３３と逆の導電型である。図１４に示す素子は、不純物領域の分割構造以外は、図７に示す素子と同様の構造を有する。
【００９６】
実施例１１
図７に示す回路内蔵受光素子は、図１５〜図１７に示すようなプロセスによっても製造される。まず図１５に示すように、受光素子に適した比抵抗（たとえば３００Ωｃｍ）と厚みを有する、埋込拡散層８（たとえばｎ型）が形成されたシリコン基板１に、周知のフォトリソグラフィー技術と、イオン注入および熱処理、または固相拡散等の手法を用いて、信号伝送用導電性不純物領域３６および受光素子の不純物領域３３を形成する。不純物領域３３および３６は、互いに接するように形成される。ここで埋込拡散層８と領域３６を同時に形成してもよい。この場合、工程数を減らすことができ、製造コストを削減することができる。信号伝送用導電性不純物領域３６を形成するため、典型的に、周知の技術により膜厚１０〜２０ｎｍの酸化膜を形成し、続いてフォトリソグラフィー技術を行って該酸化膜をパターニングして注入保護膜とし、次いで、たとえばボロンイオンを、加速エネルギー１５〜６０ｋｅＶ、ドーズ量１×１０14〜１×１０16ｃｍ-2で注入する。不純物領域３３の形成のため、同様に、フォトリソグラフィー技術を行って該酸化膜をパターニングして注入保護膜とし、次いで、たとえばボロンイオンを、加速エネルギー１５〜３０ｋｅＶ、ドーズ量１×１０13〜１×１０15ｃｍ-2で注入する。ここで埋込拡散層８と不純物領域３３を同時に形成してもよい。この場合、工程数を減らすことができ、製造コストを削減することができる。
【００９７】
次に、受光素子からの光電変換信号を処理する回路（たとえばトランジスタ）に適した比抵抗（たとえば５Ωｃｍ）と厚み（たとえば２〜３μｍ）を有するエピタキシャル層２を通常の製造工程により成長させる。シリコン基板１およびエピタキシャル層２の導電型は、ｎ型およびｐ型どちらであってもよい。エピタキシャル層２の形成後、図１６に示すように、周知のフォトリソグラフィ技術とエッチング技術とを用いて、受光素子を形成する部分のエピタキシャル層２を少なくとも不純物領域３３に達するまで除去する。こうして基板１を部分的に露出させてトレンチ構造を形成する。このとき、不純物領域３３のピーク濃度の位置までエッチングを行うことが好ましい。その理由は、不純物領域３３のピーク濃度が膜中にある場合、表面で発生したキャリアが、不純物濃度の分布により形成される内蔵電界によって蓄積され、その結果、感度および周波数特性が劣化するからである。
【００９８】
次いで、エピタキシャル層２の表面に、たとえばボロンイオンを注入し、不純物領域３７を形成する。加速エネルギーは４０〜８０ｋｅＶ、ドーズ量は１×１０14〜１×１０16ｃｍ-2とする。ここで、ボロンイオンの代わりとして、２フッ化ボロンイオンなど、ＩＩＩ族の元素を含む注入種を用いてもかまわない。２フッ化ボロンイオンを用いる場合、加速エネルギーを６０〜１２０ｋｅＶとすればよい。その後、たとえば９００℃、３０〜７０分の熱処理を行うことで表面濃度が１０18〜１０20ｃｍ-3の不純物領域３７を形成する。以上の工程によって、信号伝送用導電性不純物領域のコンタクト構造を形成することができる。電極配線を行う際にオーミックコンタクトを得るため、不純物領域３７の金属と接触する部分の濃度は、１０20ｃｍ-3以上である必要がある。そのため、当該部分の濃度が１０20ｃｍ-3以下の場合、金属配線と接触すべき表面部分にのみ、更にイオン注入を行ってもよい。
【００９９】
図１７を参照して、酸化性雰囲気で熱処理を行なうことにより、受光素子領域上にシリコン酸化膜１２１を形成する。さらにシリコン酸化膜１２１上にシリコン窒化膜１２２をＣＶＤ等により形成する。その後、層間絶縁膜５、受光素子のための電極配線４、受光素子からの光電変換信号を処理する回路１５（たとえばトランジスタ）を周知の技術により形成する。
【０１００】
以上の工程により、図７に示す回路内蔵受光素子が得られる。以上のプロセスにおいて、受光素子の後に回路を形成する代わりに、回路の形成工程は、受光部の形成前または受光部の形成工程と同時に行ってもよい。
【０１０１】
以上の工程によれば、電極配線をトレンチ底面から形成しなくともよい。電極配線は、エピタキシャル層の表面にのみ形成することができる。フォトリソグラフィーを用いて電極配線のパターンニングを行なう場合、光学焦点は、トレンチの段差に関わらず、エピタキシャル層の表面に合わせればよい。したがって、電極配線工程において歩留まりを改善できる。
【０１０２】
実施例１２
本発明による回路内蔵受光素子の製造のため、図１８に示す工程を使用してもよい。図１８では、受光素子に適した比抵抗（たとえば３００Ωｃｍ）と厚みを有する、埋込拡散層８（たとえばｎ型）が形成されたシリコン基板１に、周知のフォトリソグラフィー技術と、イオン注入および熱処理、または固相拡散等の手法を用いて、信号伝送用導電性不純物領域３６および受光素子の不純物領域３３を同時に形成する。領域３３および３６の形成のため、典型的に、周知の技術により膜厚１０〜２０ｎｍの酸化膜を形成し、次いでフォトリソグラフィー技術を行って該酸化膜をパターニングして注入保護膜とし、次いで、たとえばボロンイオンを、加速エネルギー１５〜６０ｋｅＶ、ドーズ量１×１０13〜１×１０16ｃｍ-2で注入する。その後、たとえば実施例１１と同様の工程により、本発明による回路内蔵受光素子を製造する。
【０１０３】
図１８に示すように、信号伝送用導電性不純物領域３６および受光素子の不純物領域３３を同時に形成すれば、工程数を減らすことができ、製造コストを削減することができる。また、信号伝送用導電性不純物領域３６および不純物領域３３と同時に埋込拡散層８を形成してもよい。この場合、さらに工程数を減らすことができ、製造コストを削減することができる。
【０１０４】
実施例１３
本発明により、図１９に示すような光学装置（光ピックアップ装置）が提供される。図１９は、光ディスクシステム内の光ピックアップの主要部を示している。この光ピックアップにおいて、レーザダイオード２３から射出された光は、ホログラム素子２１の裏面側に配置されたトラッキングビーム生成用回折格子２２によって、２つのトラッキングビーム用副ビームと情報読出用の主ビームとの３つの光ビームに分けられる。そして、ホログラム素子２１を０次光として透過したこれらの光ビームは、コリメートレンズ２０で平行光に変換された後、対物レンズ１９によって光ディスク１８上に集光される。この光ディスク１８上の記録ピットによる変調を受けた反射光は、対物レンズ１９とコリメートレンズ２０を透過した後に、ホログラム素子２１によって回折され、１次回折光となる。これらの分割された５つの光ビームは、受光素子Ｄ１〜Ｄ５を有する回路内蔵受光素子の対応するそれぞれの受光面２４上に導かれる。
【０１０５】
このような構成において受光素子Ｄ１〜Ｄ５のいずれもが本発明による回路内蔵受光素子の構造を有しており、短波長の信号光に対して高感度かつ高速応答性の光ピックアップを実現することができる。
【０１０６】
なお、上述した本発明の具体例において、２種の導電型は相互に交換可能である。すなわち、すべての導電型領域の導電型が、ｐ型とｎ型の間で反転されてもよい。その場合でも、上述の具体例と同様の効果を得ることができる。
【０１０７】
【発明の効果】
以上のように、本発明によれば、トレンチ底部に形成された受光素子の不純物領域からエピタキシャル層の上面に至る導電型半導体またはシリサイドの導電領域が形成されている。したがって、金属配線のパターニングを行なう際に、フォトリソグラフィにおける光学焦点はエピタキシャル層の上面に合せればよく、トレンチの段差による影響を受けることがない。その結果、従来では問題となっていた金属電極配線工程の不良による回路内蔵受光素子の歩留り低下を防止することができる。
【図面の簡単な説明】
【図１】  本発明の実施例１による回路内蔵受光素子を示す模式的な断面図である。
【図２】  （ａ）〜（ｄ）は、図１に示された回路内蔵受光素子を製造する方法の一例を示す模式的な断面図である。
【図３】  （ａ）〜（ｄ）は、図１に示された回路内蔵受光素子を製造する方法の他の例を示す模式的な断面図である。
【図４】  （ａ）〜（ｄ）は、図１に示された回路内蔵受光素子を製造する方法のさらに他の例を示す模式的な断面図である。
【図５】  （ａ）〜（ｄ）は、本発明の他の実施例による回路内蔵受光素子を製造する方法を示す模式的な断面図である。
【図６】  （ａ）〜（ｃ）は、図５（ａ）〜（ｄ）に続く製造工程を示す模式的な断面図である。
【図７】  本発明の実施例６による回路内蔵受光素子を示す模式的な断面図である。
【図８】  本発明の実施例７による回路内蔵受光素子を示す模式的な断面図である。
【図９】  本発明の実施例８による回路内蔵受光素子を示す模式的な断面図である。
【図１０】  図７に示された回路内蔵受光素子を製造する方法の一例を示す模式的な断面図である。
【図１１】  図７に示された回路内蔵受光素子を製造する方法の一例を示す模式的な断面図である。
【図１２】  図７に示された回路内蔵受光素子を製造する方法の一例を示す模式的な断面図である。
【図１３】  図７に示された回路内蔵受光素子を製造する方法の一例を示す模式的な断面図である。
【図１４】  本発明の実施例１０による分割型回路内蔵受光素子を示す模式的な断面図である。
【図１５】  図７に示された回路内蔵受光素子を製造する方法のさらに他の例を示す模式的な断面図である。
【図１６】  図７に示された回路内蔵受光素子を製造する方法のさらに他の例を示す模式的な断面図である。
【図１７】  図７に示された回路内蔵受光素子を製造する方法のさらに他の例を示す模式的な断面図である。
【図１８】  本発明による回路内蔵受光素子を製造する方法のさらに他の工程を示す模式的な断面図である。
【図１９】  本発明による回路内蔵受光素子が用いられた光ピックアップ装置の一例を示す模式的な斜視図である。
【図２０】  （ａ）〜（ｃ）は、先行技術の一例による回路内蔵受光素子の製造方法を示す模式的な断面図である。
【図２１】  従来の一般的な回路内蔵受光素子を示す模式的な断面図である。
【符号の説明】
１  シリコン基板、２  エピタキシャル層、３  不純物領域、４  金属電極配線、５  層間絶縁膜、６  ｎ型拡散層（エミッタ）、７  コレクタ電極、８  埋込拡散層、９  ｐ型拡散層（ベース）、１０  エミッタ電極、１１  コレクタ補償拡散層、１２０  反射防止膜、１２１  シリコン酸化膜、１２２  シリコン窒化膜、１３  分離拡散層、１４  受光素子部、１５  信号処理回路部、１６  シリサイド膜、１７  トレンチ構造部端から信号処理回路部までの間隔、１８  光ディスク、１９  対物レンズ、２０  コリメートレンズ、２１  ホログラム素子、２２  トラッキングビーム生成用回折格子、２３  レーザダイオード、２４  受光面、Ｄ１〜Ｄ５  受光素子、３３  受光素子不純物領域、３６  信号伝送用導電性不純物領域、３７  導電性不純物領域、３８  分離不純物層、４６  不純物領域。
【図１】
0003798951.tif 000002
【図２】
0003798951.tif 000003
【図３】
0003798951.tif 000004
【図４】
0003798951.tif 000005
【図５】
0003798951.tif 000006
【図６】
0003798951.tif 000007
【図７】
0003798951.tif 000008
【図８】
0003798951.tif 000009
【図９】
0003798951.tif 000010
【図１０】
0003798951.tif 000011
【図１１】
0003798951.tif 000012
【図１２】
0003798951.tif 000013
【図１３】
0003798951.tif 000014
【図１４】
0003798951.tif 000015
【図１５】
0003798951.tif 000016
【図１６】
0003798951.tif 000017
【図１７】
0003798951.tif 000018
【図１８】
0003798951.tif 000019
【図１９】
0003798951.tif 000020
【図２０】
0003798951.tif 000021
【図２１】
0003798951.tif 000022