(57)【要約】データ衝突検出とデータ送信を別線で実施することにより、ワイアードオア回路を用いない構成にし、あるいは、受信用のバッファの数を少なくすることでシリアルバスの低消費電力化及び高速化を可能としたデータ転送方式を提供する。
2002056546.tif 000002
【特許請求の範囲】
【請求項１】
第１のデータおよびバッファを介した第２のデータを外部より入力する第１の論理オア回路と、この出力と上記第１のデータを比較しデータの衝突検出を実施する第１の衝突検出回路とを含み、上記第１の論理オア回路の出力を第１のトライステートバッファを介して送出する第１の主局と、
第２のデータおよびバッファを介した上記第１のデータを外部より入力する第２の論理オア回路と、この出力と上記第２のデータを比較しデータの衝突検出を実施する第２の衝突検出回路とを含み、上記第２の論理オア回路の出力を第２のトライステートバッファを介して送出する第２の主局と、
これら第１および第２の主局とシリアルバスを介して接続する複数個の従局とを備えたデータ転送方式において、
第１および第２の主局間でのデータ衝突検出を実施しつつ上記従局に対して上記シリアルバスを介して上記第１および第２のデータのシリアル伝送を行うことを特徴とするデータ転送方式。
【請求項２】
第１および第２の論理オア回路の一方でこれを含まない他方の主局の出力データとの論理オア演算を実施した後に従局に第１および第２のデータを転送することを特徴とする請求の範囲第１項記載のデータ転送方式。
【請求項３】
第１および第２の衝突検出回路をそれぞれ含む第１および第２の主局と、第１の主局とバッファを経てシリアルバスを介して接続する論理オア回路を有する複数の従局とを備えたデータ転送方式において、
上記第１の衝突検出回路は第１のデータとバッファを介した第２のデータを比較し、上記第２の衝突検出回路は第２のデータとバッファを介した第１のデータを比較しデータの衝突検出を実施することを特徴とするデータ転送方式。
【請求項４】
第１および第２の主局間でデータの衝突を検出し、従局にはそれぞれ独立にデータ転送を実施し、当該従局内部に含まれる論理オア回路において論理オア演算を実施することを特徴とする請求の範囲第３項記載のデータ転送方式。
【請求項５】
衝突検出回路を含む複数の従局と、
トライステートバッファを含む主局と、
上記複数の従局から上記主局へ内部データをシリアル伝送する第１の信号線と、
これらの従局間でデータ衝突を検出するために、上記主局に含まれる上記トライステートバッファを経由して上記従局に転送される衝突検出用信号および外部データを比較しデータ衝突を検出する上記衝突検出回路と接続する第２の信号線とを備えたデータ転送方式。
【請求項６】
第１の信号線と接続するプルアップ抵抗とを備えた請求の範囲第５項記載のデータ転送方式。
【請求項７】
主局は論理オア回路を備えており、複数の従局からのデータを上記論理オア回路にて論理オア演算することを特徴とする請求の範囲第５項記載のデータ転送方式。
【請求項８】
第１の信号線は複数の従局と主局とを独立に接続する複数のラインを具備することを特徴とする請求の範囲第７項記載のデータ転送方式。
【発明の詳細な説明】
技術分野
この発明は、ＨＤＬＣに代表されるシリアルデータ転送方式に関する。
背景技術
第１図および第２図は、従来の同一のハードウエア構成において、主局が２個で従局がｎ個の構成例を示すものであり、第１図が下りシリアルデータ転送方式の構成図、第２図が従来の上りシリアルデータ転送方式の構成図である。図において、１ａ，１ｂは主局、２−１〜２−ｎ（ｎは自然数）は従局、３は下りシリアルバス、４は上りシリアルバス、８はバッファ、９はデータ衝突検出回路、１０はオープンドレインバッファ、１１はプルアップ抵抗である。
下りデータ転送（第１図）では、主局１ａ，１ｂがデータＤａを出力し、従局２−１〜２−ｎがこのデータＤａを入力するものであり、一方、上りデータ転送（第２図）では、従局２−１〜２−ｎがデータＤ１〜Ｄｎを出力し、主局１ａ，１ｂがこれらのデータＤ１〜Ｄｎを入力するものである。これには、図示しないＣＬＫ信号が主局１ａ，１ｂの一方から出力される。
次に動作について説明する。
下りデータ転送の場合は、第１図の主局１ａ，１ｂにある図示しないデータ発生回路からのデータＤａ，Ｄｂはオープンドレインバッファ１０を経由して下りシリアルバス３に送出され、この下りシリアルバス３でプルアップ抵抗１１によるワイアードオア回路で構成された下りデータがｎ個の従局２−１〜２−ｎに入力される。このとき、主局１ａと主局１ｂではそれぞれ独立にデータを送信するため、データ衝突検出回路９がバス競合の発生を監視する。
ここで、一般的なデータ衝突検出回路９としては、これ自身が出したデータがハイレベルの時には、バス上のデータがローレベルである場合にバス競合が発生したことを検知する。また、データバス上で競合を検出した主局１ａ，１ｂは、オープンドレインバッファ１０の出力を一定時間ハイレベルとすることにより送信を中止した後にデータを再送することでバス競合を回避する。
同様に、上りデータ転送の場合は、第２図の従局２−１〜２−ｎ内部にある図示しないデータ発生回路からのデータＤ１〜Ｄｎが、オープンドレインバッファ１０を経由して上りシリアルバス４に送出され、この上りシリアルバス４ではプルアップ抵抗１１によるワイアードオア回路で構成された上りデータが主局１ａ，１ｂに入力される。このとき従局２−１〜２−ｎではそれぞれ独立にデータＤ１〜Ｄｎを送信するため、各データ衝突検出回路９でデータ衝突の発生を監視する。このデータ衝突検出回路９に入力されるデータＤ１〜Ｄｎは、オープンドレインバッファ１０の入力と、バッファ８を経由したオープンドレインバッファ１０の出力とを比較しこれが不一致の場合にデータ衝突有りと検出する。
従来のシリアルデータ転送方式は以上のように構成されており、プルアップ抵抗１１を用いたワイアードオア方式を用いるため、消費電力の増大およびシリアルバスの伝送速度の劣化を招くという課題があった。
また、近年、活栓挿抜対応素子として入力がフローティング状態の場合でも、直前の論理レベルを保持する機能であるバスホールド回路内蔵素子のデバイスを入力バッファとして使用する機会が増えている。これは入力論理の変化点であるスレッシュホールド電圧近辺で一定の電流にて駆動する必要があるため、次式（１）で表されるプルアップ抵抗１１はプルアップ抵抗値Ｒを有することが必要となる。
Ｒ＝（Ｖｃｃ−Ｖｔｈ）／ｎ＊Ｉｈｏｌｄ　　　　　（１）
ここで、Ｒはプルアップ抵抗値、Ｖｃｃは電源電圧値、Ｖｔｈはスレッシュホールド電圧値、ｎは入力素子の数、Ｉｈｏｌｄはバスホールドを解除するのに必要な電圧値を表す。
なお、このプルアップ抵抗値Ｒは従局の数である入力素子数ｎの数に反比例するので、第１図および第２図に示される従来のデータ転送方式によるドライブ方法の場合には従局の数が増加すれば、プルアップ抵抗値Ｒの値は小となり、消費電力が増大する結果になる。
また、抵抗によりプルアップされたデータ線をオープンドレインでドライブすることにより論理レベルがローレベルからハイレベルに変化する点では、浮遊容量の影響による時定数で充電曲線を描くことになる。さらに、従局の数が増えるにつれ浮遊容量が増大し、時定数が増加するためプルアップ抵抗１１が同一値を有する場合はデータ転送の最大速度が低下する結果を招く。そこで、この解決方法としてプルアップ抵抗値Ｒを下げることが考えられるが、この方法でも最大速度は増加するが消費電力も増大するという難点がある。
この発明は、上記のような課題を解決するためになされたもので、低消費電力でしかも高速データ転送を可能にしたデータ転送方式を提供することを目的とする。
発明の開示
この発明に係るデータ転送方式は、主局から従局へ送出するデータ線と主局間でのバス衝突の検出に用いる線をそれぞれ独立に設定したり、あるいは、従局から主局へ伝送するデータ線と従局間でのバス衝突の検出に用いる線とをそれぞれ独立に設定することを特徴とするものである。
より具体的には、この発明に係るデータ転送方式は、第１のデータおよびバッファを介した第２のデータを外部より入力する第１の論理オア回路と、この出力と第１のデータを比較しデータの衝突検出を実施する第１の衝突検出回路とを含み、第１の論理オア回路の出力を第１のトライステートバッファを介して送出する第１の主局と、第２のデータおよびバッファを介した第１のデータを外部より入力する第２の論理オア回路と、この出力と第２のデータを比較しデータの衝突検出を実施する第２の衝突検出回路とを含み、第２の論理オア回路の出力を第２のトライステートバッファを介して送出する第２の主局と、これら主局とシリアルバスを介して接続する複数個の従局とを備えており、第１および第２の主局間でのデータ衝突検出を実施しつつ第１、第２のデータのシリアル伝送を行うものである。
また、この発明に係るデータ転送方式は、第１および第２の論理オア回路の一方でこれを含まない他方の主局の出力データとの論理オア演算を実施した後に従局にデータを転送するものである。
また、この発明に係るデータ転送方式は、第１および第２の衝突検出回路をそれぞれ含む第１および第２の主局と、第１の主局とバッファを経てシリアルバスを介して接続する論理オア回路を有する複数の従局とを備え、第１の衝突検出回路は第１のデータとバッファを介した第２のデータを比較し、第２の衝突検出回路は第２のデータとバッファを介した第１のデータを比較しデータの衝突検出を実施するものである。
また、この発明に係るデータ転送方式は、第１および第２の主局間でデータの衝突を検出し、従局に対してそれぞれ独立にデータ転送を実施し、しかも当該従局内部に含まれる論理オア回路において論理オア演算を実施するものである。
また、この発明に係るデータ転送方式は、衝突検出回路を含む複数の従局と、トライステートバッファを含む主局と、複数の従局から主局へ内部データをシリアル伝送する第１の信号線と、これらの従局間でデータ衝突を検出するために、主局に含まれる上記トライステートバッファを経由して従局に転送される衝突検出用信号および外部データとを比較しデータ衝突を検出する衝突検出回路と接続する第２の信号線とを備えたものである。
また、この発明に係るデータ転送方式は、第１の信号線と接続するプルアップ抵抗とを備えたものである。
さらに、この発明に係るデータ転送方式は、主局は論理オア回路を備えており、複数の従局からのデータを論理オア回路にて論理オア演算するものである。
さらにまた、この発明に係るデータ転送方式は、第１の信号線は複数の従局と主局とを独立に接続する複数のラインを具備するものである。
この発明は以上説明したように構成されているので、主局から従局へのシリアルデータ伝送、あるいは、従局から主局へのシリアル伝送において、従局の数に依存することのなく高速なデータ転送が可能であり、かつ低消費電力をもたらす効果がある。
発明を実施するための最良の形態
以下、この発明をより詳細に説明するために、この発明を実施するための最良の形態について、添付の図面に従って説明する。
発明の基本構成．
第３図はこの発明の基本構成であるシリアルデータ転送方式の構成図を示すものであり、図において、１ａ，１ｂは主局、２−１〜２−ｎは従局、３，４はシリアルバスである。なお、ｎは自然数であり以下も同様とする。
次に動作について説明する。
下りデータ転送としては、シリアルバス３を使用して送信元である主局１から受信先である従局２−１〜２−ｎへ信号を送信すると同時に同一のハードウエア構成である主局１ａと主局１ｂ間で相互にデータ衝突の検出を実行する。
上りデータ転送としては、シリアルバス４を使用して送信元である従局２−１〜２−ｎから受信先である主局１へ信号を送信すると同時にｎ個の従局２−１〜２−ｎ間でデータ衝突の検出を実行する。
この発明の実施の形態について、図面に基づいて以下に具体的に述べる。
実施の形態１．
第４図はこの発明の実施の形態１による下りデータ転送方式を示す構成図であり、図において、１ａ，１ｂは主局、２−１〜２−ｎは従局（ｎは自然数）、３は下りシリアルバス、５ａ，５ｂは論理オア回路（第１、第２の論理オア回路）、６ａ，６ｂはトライステートバッファ、８，８ａ，８ｂはバッファ、９ａ，９ｂはデータ衝突検出回路（第１、第２の衝突検出回路）である。
次に動作について説明する。
主局１ａは図示しないデータ発生回路からのデータＤ１（第１のデータ）を論理オア回路５ａに入力するとともにバッファ８ａを経由して主局１ｂの論理オア回路５ｂに送信するもので、この論理オア回路５ａのもう一方の入力には図示しない主局１ｂ内のデータ発生回路からのデータＤ２（第２のデータ）が入力され、この論理オア回路５ａの出力はトライステートバッファ６ａを経由し下りシリアルバス３へ出力するとともにデータ衝突検出回路９ａに入力する。
なお、トライステートバッファ６ａのイネーブル制御は主局１ａと主局１ｂ間で構成されるフリップフロップ回路７ａ，７ｂの出力を用いることで同時にイネーブルとなることはなく、どちらか一方のみイネーブルとなる。
さらに、データ衝突検出回路９ａで、データ衝突が検出された場合はデータの送信を中止し、一定時間後に再送する。なお、このデータ衝突検出回路９ａ，９ｂでは、それぞれ、図示しないデータ発生回路Ｄ１，Ｄ２のデータと論理オア回路５ａ，５ｂの出力の不一致を検出することでデータ衝突の有無を検出するように構成されている。
以上のように、この実施の形態１によれば、マスタすなわち主局１ａ，１ｂの内部で論理オア回路５ａ，５ｂを有し、２個のトライステートバッファ７ａ，７ｂのどちらかがイネーブルの場合に論理回路５ａ，５ｂのどちらか一方がドライブするように構成したので、プルアップ抵抗を使用せずその抵抗値Ｒを下げる必要がないことから、消費電力を低減し、しかも高速なデータ転送が実現できる効果を有する。
実施の形態２．
第５図はこの発明の実施の形態２による下りデータ転送方式の別の構成図を示すもので、図において、１ａ，１ｂは主局、２−１〜２−ｎは従局、３ａ，３ｂは下りシリアルバス、５は論理オア回路、８，８ａ，８ｂはバッファ、９ａ，９ｂはデータ衝突検出回路である。
次に動作について説明する。
下りシリアルデータ信号線は、主局１ａが送信する図示しないデータ発生回路からのデータＤ１と主局１ｂが送信する同様なデータＤ２をそれぞれ別の下りシリアルバス３ａ，３ｂとして従局２−１〜２−ｎの各々へと送信する。また、従局２−１〜２−ｎの内部では主局１ａ，１ｂからの２本の下りシリアルデータをバッファ８を経由した論理オア回路５に入力し、従局２−１〜２−ｎの各々では論理オア回路５の出力を下りデータ信号として内部処理を実行する。なお、主局１ａと主局１ｂ間でのデータ衝突検出は、例えば、他方の主局１ｂが送信する下りシリアルデータを主局１ａ内のバッファ８を経由して入力し、内部のデータ衝突検出回路９ａにて自身が送信したデータとの比較を実行することで衝突検出を実施する。
以上のように、この実施の形態２によれば、マスタすなわち主局１ａ，１ｂ側のドライブは独立とし、スレーブすなわち従局２−１〜２−ｎ側で論理オア回路５を有するので、例えば、主局１ａ側のドライブするバッファに制約はなく衝突検出は、他系マスタの主局１ｂの出力データを内部でオア処理することができ、このような構成でも、上記と同様に、消費電力を低減し、高速なデータ転送が実現できる効果を有する。
実施の形態３．
第６図はこの発明の実施の形態３による上りデータ転送方式を示す構成図であり、図において、１ａ，１ｂは主局、２−１〜２−ｎは従局、４は上りシリアルバス、６ａ，６ｂはトライステートバッファ、８はバッファ、９はデータ衝突検出回路（衝突検出回路）、１２は衝突検出用信号である。
次に動作について説明する。
外部データＤ１〜Ｄｎは送信元である従局２−１〜２−ｎの各々から受信先である主局１に伝送を行う。ここで、上りデータ（内部データ）の衝突検出は従局２−１〜２−ｎが上りシリアルバス４に送出するデータそのものを入力として実行するではなく、上りシリアルバス４上でｎ本のデータがプルアップ抵抗１１によりワイアードオア処理されたものを主局１ａ，１ｂ内に取り込み、この入力データをバッファ８で内部に取りこんだ後、トライステートバッファ６ａ，６ｂにより衝突検出用信号１２として従局２−１〜２−ｎの各々の内部にバッファ８経由で入力し各データ衝突検出回路９によりデータの衝突を検出する。
これにより、ワイアードオア処理されたデータ線に接続される入力バッファの数は、従来の上りシリアルデータ転送方式による構成の場合には従局の数だけ必要としたものが主局の数のみに減少することが可能となる。なお、一般的には、従局の数は主局の数より多いことは言うまでもない。
以上のように、この実施の形態３によれば、上りデータ転送方式において、プルアップ抵抗１１を上りシリアルバス４に接続し、ワイアードオアされたデータ線に接続される入力バッファの数は、主局の数のみに抑えることができ、その分、消費電力を低減し、高速なデータ転送が実現できる効果を有する。
実施の形態４．
第７図はこの発明の実施の形態４による上りデータ転送方式を示す別の構成図であり、図において、１ａ，１ｂは主局、２−１〜２−ｎは従局、４−１〜４−ｎは上りシリアルバス、５ａ，５ｂは論理オア回路、６ａ，６ｂはトライステートバッファ、８，８ａ，８ｂはバッファ、９はデータ衝突検出回路、１２は衝突検出用信号である。この構成では、従局２−１〜２−ｎの各々から主局１ａ，１ｂへの上りシリアルバス４−１〜４−ｎの各ラインを従局２−１〜２−ｎがそれぞれ独立に持つことを特徴とする。
次に動作について説明する。
まず、従局２−１〜２−ｎでは、図示しないデータ発生回路からの外部データＤ１〜Ｄｎをバッファ８を経由して対応する上りシリアルバス４−１〜４−ｎへと送信する。次に、主局１ａ，１ｂではｎ個の従局２−１〜２−ｎからの上りデータ（内部データ）をバッファ８を経由して論理オア回路５ａ，５ｂで合成し上りデータとして処理を行う。なお、論理オア回路５ａ，５ｂの出力はそれぞれトライステートバッファ６ａ，６ｂを経由し、衝突検出用信号１２として従局２−１〜２−ｎの各々の内部へ送信する。従局２−１〜２−ｎでは自身から送信した外部データＤ１〜Ｄ２と衝突検出用信号１２を比較することでデータの衝突検出を実施する。
以上のように、この実施の形態４によれば、上りシリアルバス４−１〜４−ｎの各々が専用のバスを有するように構成したので、ワイアードオア用のプルアップ抵抗１１が不要となり、その分、消費電力を低減し、高速なデータ転送が実現できる効果を有する。
産業上の利用可能性
以上のように、この発明に係るデータ転送方式は、主局から従局へ送出するデータ線と主局間でのバス衝突の検出に用いる線をそれぞれ独立に設定したり、あるいは、従局から主局へ伝送するデータ線と従局間でのバス衝突の検出に用いる線とをそれぞれ独立に設定したりするので、消費電力が少なく高速データ伝送が可能である。
【図面の簡単な説明】
第１図は従来の下りシリアルデータ転送方式の構成図である。
第２図は従来の上りシリアルデータ転送方式の構成図である。
第３図は、この発明の基本構成であるシリアルデータ転送方式の構成図である。
第４図は、この発明の実施の形態１による下りシリアルデータ転送方式を示す構成図である。
第５図は、この発明の実施の形態２による下りシリアルデータ転送方式を示す別の構成図である。
第６図は、この発明の実施の形態３でよる上りシリアルデータ転送方式を示す構成図である。
第７図は、この発明の実施の形態４による上りシリアルデータ転送方式を示す別の構成図である。
【図１】
2002056546.tif 000003
【図２】
2002056546.tif 000004
【図３】
2002056546.tif 000005
【図４】
2002056546.tif 000006
【図５】
2002056546.tif 000007
【図６】
2002056546.tif 000008
【図７】
2002056546.tif 000009
【国際調査報告】
2002056546.tif 000010
2002056546.tif 000011