(57)【特許請求の範囲】
【請求項１】
バイナリ・サーボ・データがサーボ・バースト内に表されているデータ記憶媒体であって、前記サーボ・バーストがｔn個のタイム・スロットを含み、前記バイナリ・サーボ・データの「１」ビットが変移を含むスロットとして表され、且つ「０」ビットがヌル・スロットとして表される、記憶媒体において
前記変移がピークホールド検出され、該ピークホールド検出のための回路におけるキャパシタが、前記変移の最大振幅に到達するまで充電されるために最低必要な変移数がｍ個であり、
前記バイナリ・サーボ・データがＸi個のビットを有する複数の部分へ分割され、ここで（ｔn−Ｘi）＞＝ｍであり、該分割された各部分が、別々のサーボ・バーストのＸi個のタイム・スロットに夫々書き込まれており、及び、該別々のサーボ・バーストの（ｔn−Ｘi）個のタイム・スロットに「１」ビットが書き込まれていることによって、各サーボ・バーストの少なくともｍ個のタイム・スロットに「１」ビットが表されていることを特徴とする、データ記憶媒体。
【請求項２】
バイナリ・サーボ・データがサーボ・バースト内に表されているデータ記憶媒体であって、前記サーボ・バーストがｔn個のタイム・スロットを含み、前記バイナリ・サーボ・データの「１」ビットが変移を含むスロットとして表され、且つ「０」ビットがヌル・スロットとして表される、記憶媒体において、
前記変移がピークホールド検出され、該ピークホールド検出のための回路におけるキャパシタが、前記変移の最大振幅に到達するまで充電されるために最低必要な変移数がｍ個であり、
前記バイナリ・サーボ・データがＸ個のビットで表され、ここで（ｔn−（Ｘ／２）−１）＞＝ｍであり、
前記バイナリ・サーボ・データが（Ｘ／２）個以上の「１」ビットを有する場合、前記バイナリ・サーボ・データがサーボ・バーストに書き込まれることを示す「０」ビット及び前記バイナリ・データが、前記サーボ・バーストの（Ｘ＋１）個のタイム・スロットに書き込まれ、
前記バイナリ・データが（Ｘ／２個）未満の「１」ビットを有する場合、前記バイナリ・データの１の補数がそのサーボ・バーストに書き込まれることを示す「１」ビット及び前記バイナリ・データの１の補数が、前記サーボ・バーストの（Ｘ＋１）個のタイム・スロットに書き込まれ、及び
[ｔn−（Ｘ＋１）]個のタイム・スロットに「１」ビットが書き込まれていることによって、各サーボ・バーストの少なくともｍ個のタイム・スロットに「１」ビットが表されていることを特徴とするデータ記憶媒体。
【請求項３】
バイナリ・サーボ・データがサーボ・バースト内に表されているデータ記憶媒体であって、前記サーボ・バーストがｔn個のタイム・スロットを含み、前記バイナリ・サーボ・データの「１」ビットが変移を含むスロットとして表され、且つ「０」ビットがヌル・スロットとして表される、記憶媒体において、
前記変移が面積積分検出され、
前記バイナリ・サーボ・データがＸ個のビットを有し、ここでＸ＞ｔn／２であり、
前記バイナリ・サーボ・データが、Ｘi個のビットを有する複数の部分へ分割され、ここで、Ｘi＝＜ｔn／２であり、該分割された各部分が、別々のサーボ・バーストのＸi個のタイム・スロットに書き込まれ、
前記各部分が表されているタイム・スロットの後続のタイム・スロットに前記書き込まれたデータの「１」の補数が書き込まれ、及び（ｔn−２Ｘi）個のタイム・スロットに「１」ビットが書き込まれていることによって各サーボ・バーストの（ｔn−Ｘi）個のタイム・スロットに「１」ビットが表されていることを特徴とするデータ記憶媒体。
【請求項４】
前記サーボ・データの少なくとも一部が、前記サーボ・バーストへ書き込まれる前にコード化される請求項１〜３のいずれか１項記載のデータ記憶媒体。
【請求項５】
前記バイナリ・サーボ・データがトラック番号、シリンダ番号、ヘッド番号、セクタ番号、セクタ識別子（ＳＩＤ）、及びインデックス・マークからなる群より選ばれることを特徴とする請求項１〜４のいずれか１項記載のデータ記憶媒体。
【請求項６】
変換器と、
前記変換器へ接続された検出回路と、
前記変換器の近傍に配置され、記憶表面を具備するデータ記憶媒体とを有するデータ記憶装置において、前記データ記憶媒体が、請求項１〜５のいずれか１項記載のデータ記憶媒体であることを特徴とするデータ記憶装置。
【請求項７】
前記検出回路が、ピークホールド検出回路を有することを特徴とする請求項６記載のデータ記憶装置。
【請求項８】
前記検出回路が、面積積分検出回路を有することを特徴とする請求項６記載のデータ記憶装置。
【請求項９】
前記面積積分検出回路が、各バースト中の変移の数の変動を補正するために前記面積積分検出回路の出力を正規化する手段をさらに有することを特徴とする請求項８記載のデータ記憶装置。
【請求項１０】
バイナリ・サーボ・データとアナログ位置情報を同時に検出するために、デジタル検出回路をさらに有することを特徴とする請求項６〜９のいずれか１項記載のデータ記憶装置。
【請求項１１】
前記デジタル検出回路が、ピーク検出回路を有することを特徴とする請求項１０記載のデータ記憶装置。
【請求項１２】
データ記憶媒体のサーボ・バーストに所定の数以上の変移が存在するようにバイナリ・サーボ・データを書き込む方法であって、前記サーボ・バーストはｔn個のタイム・スロットを含み、前記バイナリ・サーボ・データの「１」ビットが変移を含むスロットとして表され、且つ「０」ビットがヌル・スロットとして表され、前記変移がピークホールド検出される方法において、
前記ピークホールド検出回路のキャパシタが、前記変移の最大振幅に到達するまで充電されるために最低必要な変移数（ｍ個）を決定するステップと、
前記バイナリ・サーボ・データをＸi個のビットを有する複数の部分へ分割するステップと、ここで（ｔn−Ｘi）＞＝ｍであり、
前記分割された各部分を、別々のサーボ・バーストのＸi個のタイム・スロットに夫々書き込み、及び、前記別々のサーボ・バーストの（ｔn−Ｘi）個のタイム・スロットに「１」ビットを書き込ことによって、各サーボ・バーストの少なくともｍ個のタイム・スロットに「１」ビットを書き込むステップと、
を含むことを特徴とする方法。
【請求項１３】
データ記憶媒体のサーボ・バーストに所定の数以上の変移が存在するようにバイナリ・サーボ・データを書き込む方法であって、前記サーボ・バーストはｔn個のタイム・スロットを含み、前記バイナリ・サーボ・データの「１」ビットが変移を含むスロットとして表され、且つ「０」ビットがヌル・スロットとして表され、前記変移がピークホールド検出される方法において、
前記ピークホールド検出回路のキャパシタが、前記変移の最大振幅に到達するまで充電されるために最低必要な変移数（ｍ個）を決定するステップと、
前記バイナリ・サーボ・データをＸ個のビットで表すステップと、ここで（ｔn−（Ｘ／２）−１）＞＝ｍであり、
前記バイナリ・サーボ・データがＸ／２個以上の「１」ビットを有するか否かを判断し、前記バイナリ・サーボ・データがＸ／２個以上の「１」ビットを有する場合、前記バイナリ・サーボ・データがサーボ・バーストに書き込まれることを示す「０」ビット及び前記バイナリ・サーボ・データを、前記サーボ・バーストの（Ｘ＋１）個のタイム・スロットに書き込み、
前記バイナリ・データがＸ／２個未満の「１」ビットを有する場合、前記バイナリ・データの１の補数がそのサーボ・バーストに書き込まれることを示す「１」ビット及び前記１の補数を、前記サーボ・バーストの（Ｘ＋１）個のタイム・スロットに書き込み、及び（ｔn−Ｘ−１）個のタイム・スロットに「１」ビットを書き込み、
それによって、少なくともｍ個のタイム・スロットに「１」ビットを表すステップと
を含むことを特徴とする方法。
【請求項１４】
データ記憶媒体のサーボ・バーストに実質的に一定数の変移が存在するようにバイナリ・サーボ・データを書き込む方法であって、前記サーボ・バーストはｔn個のタイム・スロットを含み、前記バイナリ・サーボ・データの「１」ビットが変移を含むスロットとして表され、且つ「０」ビットがヌル・スロットとして表され、前記変移が面積積分検出される方法において、
前記バイナリ・サーボ・データをＸi個のビットを有する複数の部分へ分割するステップと、ここで、前記バイナリ・サーボ・データはＸ＞ｔn／２であるところのＸ個のビット数を有し、且つ、Ｘi＝＜ｔn／２であり、
該分割された各部分を、別々のサーボ・バーストのＸi個のタイム・スロットに夫々書き込むステップと、
前記各部分が表されているタイム・スロットの後続のタイム・スロットに、前記書き込んだデータの「１」の補数を書き込み、及び（ｔn−２Ｘi）個のタイム・スロットに「１」ビットを書き込み、それにより（ｔn−Ｘi）個のタイム・スロットに「１」ビットを書き込むステップと、
を含むことを特徴とする方法。
【請求項１５】
前記サーボ・データの少なくとも一部を、前記バーストへ書き込まれる前にコード化するステップをさらに含む、請求項１２〜１４のいずれか１項記載のデータ記憶媒体。
【請求項１６】
前記バイナリ・サーボ・データを、トラック番号、シリンダ番号、ヘッド番号、セクタ番号、セクタ識別子（ＳＩＤ）、及びインデックス・マークからなる群より選ぶステップをさらに含むことを特徴とする請求項１２〜１５のいずれか１項記載の方法。
【請求項１７】
変移を面積積分で検出するステップを含み、各サーボ・バースト中の変移の数の変動を補正するために、面積積分検出回路の出力を正規化するステップをさらに含むことを特徴とする請求項１２、１３、１５及び１６のいずれか１項記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的には磁気ディスク・ドライブ等のデータ記憶装置に関し、特に、サーボ・バースト中のデジタル・サーボ情報をコード化するための方法及び装置に関する。
【０００２】
【従来の技術】
データ記憶装置は周知であり、例えば、光及び磁気のディスク・ドライブ並びに磁気テープ・ドライブが含まれる。通常、データは、ディスクやテープ等の動いている記憶媒体上に形成された複数のトラックとして構成される。ディスク・ドライブでは、これらのトラックが渦巻状若しくは同心状の配置を有するものがある。磁気テープ・ドライブでは、トラックは平行で磁気テープの長さ方向に設けられる。データは、変換器を用いてデータ・トラックへ書き込まれそしてデータ・トラックから読み取られる。変換器は、変換器アセンブリによりトラック近傍に支持されている。変換器アセンブリは、サーボ・システムの制御下でトラックに対して位置決め可能であり、変換器はデータ・チャネルへ電気的に接続され、さらにデータ・チャネルは、インタフェースを介してホストへ接続される。データ・チャネルは、媒体へ書き込むためにホストからの情報を受け取りかつ処理する。データ・チャネルはさらに、変換器アセンブリによりデータ記憶表面から検出される情報を受け取り、そしてホストへ転送するためにその情報を処理する。サーボ制御、データ記憶媒体の動き、及びデータ・アクセス等のデータ記憶装置の機能は、マイクロコントローラにより制御される。
【０００３】
ディスク・ドライブ設計において続けられている挑戦は、記憶媒体のデータ容量を増すことである。このためには、トラック同士の間隔を小さくすること及び各トラック内のビット密度を緻密にすることが要求される。トラック間隔が小さくなるほど、所望するトラックとデータ・セクタを位置決めするために、より正確なサーボ・システムを構築する必要がある。汎用的な記憶装置におけるサーボ・システムは、データ・トラックに対してヘッドを正確に位置決めするために、データ記憶表面上に書き込まれたサーボ情報に依存する。通常、この情報は、３つのタイプの情報を含み、データ・トラック間にまたがり配置されたサーボ領域すなわちサーボ・セクタを有する。３つのタイプの情報とは、セクタ識別子すなわちＳＩＤ、バイナリ（binary）位置情報、及びアナログ位置エラー検知（ＰＥＳ）バースト・パターンである。それは、インデックスを含むこともある。
【０００４】
ＳＩＤは、例えば、ビット若しくは双ビットからなる個別のパターンであり、サーボ・セクタの開始を示す。ＳＩＤの前には、繰り返し自動利得制御（ＡＧＣ）フィールドが置かれており、これらのフィールドと共に、その後に続くサーボ情報に対して読取り／書込みチャネルを同期させかつ利得を調整する。通常、ＳＩＤは、マイクロコントローラへ接続されたパターン検出器を用いて変換器信号から抽出される。
【０００５】
バイナリ位置情報は、シーク・オペレーション中に変換器の大まかな径方向位置決定のために用いられる。バイナリ位置情報は、径方向位置決定のために用いられるシリンダ番号、各データ記憶表面を個別に識別するためのヘッド番号、及びヘッドの円周方向での位置を確認するために用いられるセクタ番号を含むことがある。これらのデータのうち幾つか又は全てがコード化されている場合がある。例えば、シリンダー番号が、トラックからトラックへ１ビットだけ変化するグレイ・コード・パターンを用いてコード化される。さらに、サーボ・フィールドの占有場所を低減するために、同じトラック上の幾つかの隣り合うサーボ・セクタの間で情報が分割されることがある。例えば、現在使用されている実施態様では、トラック識別子が、最上位、中間位、及び最下位のビットを有する。各サーボ・セクタは、最下位ビットを含む。さらに、奇数セクタ毎に中間位ビットを含み、そして偶数セクタ毎に最高位ビットを含む。同様の方式で、ヘッド番号及びセクタ番号を表すビットを数個のセクタへ分散させることにより、ヘッド番号の１ビット及びセクタ番号の１又は複数のビットがｎ個の隣り合うサーボ・セクタの各々へ書き込まれるようにする。ヘッド番号及びセクタ番号は、径方向へは変化せずかつ小さいので、コード化せずにディスクへ書き込むことができる。
【０００６】
バイナリ・サーボ情報は、デジタル復調回路によりアナログ変換器読取り信号から抽出される。必要であれば復号化（デコード）論理も用いる。通常、復調回路は、ピーク検出回路又は部分応答最大尤度（ＰＲＭＬ）チャネルを有する。
【０００７】
ＰＥＳフィールドは、データ・トラックに対して所定の形態で配置された複数の径方向繰り返しバースト・パターンを有する。各バーストは、所定の周波数の複数の径方向向き変移を含む。所定の周波数は、検知される変換器信号に寄与する。変換器信号が復調されるとき、ＰＥＳ信号が発生され、その大きさはトラック中央からの変換器の変位に比例して変化する。ＰＥＳは、一般に、ピークホールド回路若しくは面積積分回路を用いて作成される。ピークホールド回路は、信号振幅の正確な計測を得るために、各バースト・フィールドにおける最小数の変移を少なくとも必要とする。面積積分回路は、各バースト・フィールド内に同じ数の変移が与えられた場合に最もよく機能する。
【０００８】
サーボ位置決めシステムの正確さは、与えられるサーボ情報の周波数と共に増す。しかしながら、設けられる各サーボ・セクタは、ユーザ・データのために使用可能な記憶空間の量を減らしてしまう。従って、各サーボ・セクタにより占められる円周方向の占有場所を低減することが望ましい。これを実現する一つの手法は、バイナリ・サーボ情報と信号フィールド内のバースト・パターンとを組み合わせることである。データは、ＰＥＳ信号の発生に悪影響を及ぼさない方法で表されなければならない。すなわち、ピークホールド検知のためのバースト・フィールド内での最小数の変化と、積分検知のための比較的一定数のバースト毎の変化とを実現する必要がある。
【０００９】
IBM Technical Disclosure Bulletin Vol. 33, No. 3Bに掲載の「Quad Burst Servo Needing No Sync ID and Having Added Information」(1990年8月発行)では、情報をＰＥＳフィールドへコード化する方法を開示しており、それは、バースト変移の位置を変調する。この手法は、同じ零クロス点を維持することにより、バースト・パターンの基本周波数が変化しないことを保証する。「１」と「０」は、零クロス点についての幅又は正弦成分を変化させることにより区別される。すなわち、１２０度の幅が「１」を表し、６０度の幅が「０」を表す。この手法は、サーボ・バースト中の低周波フラックス変移を用いることを必要とし、このことは、高周波パターンよりも多くの占有場所を費やすことになる。さらに、現在のディスク・ドライブにおけるカストマー・データは高周波で書き込まれ、そしてサーボ・データ検出（例えばフィルタ）で用いられるデータ・チャネルの幾つかの構成要素を介して渡される。従って、データ周波数とサーボ周波数との間の不一致を軽減することが望ましいため、この手法では実用性がない。
【００１０】
Andresenによる米国特許第4,195,320号では、１０進トラック・アドレスを固定長のＡ及びＢのサーボ・バースト領域へコード化する方法が開示されている。当該特許に開示の方法では、ＰＥＳバーストを復調するために積分回路を用いるため、各バースト・フィールド中で同数の「１」及び「０」を維持することに関連する。トラック・アドレスの１０進数字は、フラグ間の時間として表される。すなわち、各数字は、その数字に等しい数のデータ・クロック変移（「０１０１...」）の個数により表され、そして、バースト・フィールド内の「１」及び「０」が偶数個となることを維持するために選択された２つの相補的区切りフィールド（「０１１００」及び「１００１１」）のいずれかによって他のコード化数字から区別される。例えば、十進アドレス「１４５」は、十進数字「１」を表す１個のクロック変移「１」と、区切りフィールド「０１１００」と、十進数字「４」を表す４個のクロック変移「１０１０」と、区切りフィールド「１００１１」と、十進数字「５」を表す５個のクロック変移「１０１０１」と、区切りフィールド「１００１１」とにより表される。可変の「エネルギー・バランス」フィールドが、コード化されたデータの後に設けられることにより、一定のバースト・サイズを維持しかつバースト・フィールド内の「１」及び「０」が偶数個であることを保証する。コード化されたシーケンス全体は、さらに、個別の相補的開始フラグ及び終了フラグ（「１１０００」及び「００１１１」）により区切られる。当該特許の方法は、空間の効率的利用の点が欠けており、この問題点は区切りフィールドが必要であることに関係する。
【００１１】
サーボ・バースト中のｎビットのシリンダ・アドレス・コードをコード化するための、より効率的な方法は、Yatakeらによる特願平第4-302864号に開示されている。シリンダ・アドレスのｎ個のビットの各々が、３つのタイム・スロットにより表される。すなわち、「０」が「１１０」により表され、「１」が「１０１」により表される。第１のタイム・スロットは常に正に向かうパルスを含み、それは規則的データ・クロックを与え、そしてピークホールド検出回路により用いられることによりバーストからＰＥＳ信号を発生させる。上記米国特許よりも空間効率はよいけれども、この位相変調手法はなお、デジタル・サーボ・データの１ビットを表すために３つの変移を必要とするという重大な欠点を含んでいる。
【００１２】
【発明が解決しようとする課題】
以上のように、ＰＥＳ信号の発生に悪影響を及ぼすことなく、サーボ・バースト・フィールド内のデジタル・サーボ・データを表す高効率の方式が、必要とされている。
【００１３】
【課題を解決するための手段】
従って、バイナリ・サーボ・データを、記憶装置の記憶媒体上に格納されたサーボ・バーストへ書き込むための方法及び装置が開示された。バイナリ・サーボ情報は、トラック番号、シリンダ番号、ヘッド番号、セクタ番号、及び／又はＳＩＤ等のトラック識別情報を含むことができる。この情報は、部分的にコード化されるか又は完全にコード化されるかしてバースト中に表すことができる。バーストはＴ個のタイム・スロットを含み、各スロットはサーボ・バースト周波数の１サイクル又は１／２サイクルを有し、書き込まれるサーボ・データはＸビットのバイナリ・データを有する。サーボ・データの各「１」ビットは、変移を含むスロットとして表され、各「０」ビットは、空すなわちヌル・スロットとして表される。このようにして本発明は、デジタル・サーボ・データを表すために高いビット効率の方式を提供する。
【００１４】
本発明の特定の実施例では、正確なピークホールド検出のために必要なバースト毎にしきい値数だけの変移の数を保証するような方式でバイナリ・サーボ情報を書き込むことにより、高品質のＰＥＳ信号が確保される。これは、例えば、バースト毎にしきい値数だけの変移を実現するために選択されたコード化方式を用いて、書込み前にバイナリデータをコード化することにより実現される。別の方法として、差Ｔ−Ｘ（バースト・タイム・スロットの個数からバイナリ・サーボ・データのビット数を引いた差）がしきい値数よりも小さい場合、バイナリ・データがさらに小さい部分に分割され、各部分は、同じデータ・トラックに沿った異なるサーボ・セクタへ書き込まれる。バイナリ・データは、バースト・タイム・スロットの個数からバイナリ・サーボ・データ部分のビット数を引いたものがしきい値数を超えないように分割される。これにより、少なくともバースト毎にしきい値数だけの変移の数を確保する。
【００１５】
別の実施例においては、正確な積分検出ができるようにバースト毎に一定数の又は実質的に一定数の明確な変移を設けるべくデータがコード化される。例えば、コード化されるデジタル・サーボ情報が、複数の可能な値をもつバイナリ・ワードを有すると想定する。この実施例によれば、各ワードは、Ｎ個の「１」とＭ個の「０」からなる個別のパターンとしてコード化される。「１」は、変移含有スロットとしてバースト中に表され、「０」は、空スロットとして表される。この手法は、バースト毎の一定数の変移を確保する。さらに、この手法は、必要な個別ワードの数を与える一方、データを表すために喪失されるべきタイム・スロットの数を最小とする。なぜなら、この手法に従って個別に表すことができるワードの数は（Ｎ＋Ｍ）！／Ｎ！Ｍ！であり、Ｎ個の変移が保証されるからである。別の方法として、整合性を確保するために、データがその「１」の補数と共に書き込まれてもよい。
【００１６】
サーボ領域により消費される占有場所の量が、バイナリ・データの信頼性よりも格段に少い場合は、データを表すために単一変移ではなく双ビットを用いることにより、堅固性が強化できる。すなわち、各サーボ・データ・ビットは、サーボ・バーストの２つのタイム・スロットを用いて表され、「１」のビットは双ビットとして表され、そして「０」のビットは１又２個の空タイム・スロットとして表される。
【００１７】
【発明の実施の形態】
図１は、本発明の実施するために適した記憶装置を示す。この装置は、セクタ・サーボ及びゾーン・ビット記録を有する固定ブロック・アーキテクチャによりフォーマットされたディスク・ドライブである。ディスク・ドライブ１０２は、データ記憶媒体又はディスク１０４、アクチュエータ・アーム１０６、データ記録変換器１０８（記録ヘッドとも称される）、ボイス・コイル・モータ１１０、サーボ電子回路１１２、読取り／書込み電子回路１１３、インタフェース電子回路１１４、フォーマッター電子回路１１５、マイクロプロセッサ１１６及び関連する不揮発性記憶装置すなわちＲＯＭ１２２、並びに揮発性記憶装置すなわちＲＡＭ１１７を含む。マイクロプロセッサ１１６は、好適には、ＲＯＭ１２２及び非ユーザ・データ用に確保されたディスク１０４の領域１５５に記憶された制御マイクロコードを実行することによりディスク・ドライブ電子回路に対する制御を行う。オペレーション中、制御マイクロコードは、ＲＯＭ１２２及びディスク領域１５５からＲＡＭ１１７等の一時記憶装置へロードされることにより、マイクロプロセッサ１１６により実行される。記憶ディスク１０４はさらに、回転中心１１１を含み、ヘッド位置決定の目的のために、１組の径方向に間隔を空けたトラックへと分割される。それらの１つが符号１１８で示されている。トラックは、径方向に多数のゾーンへとグループ化される。それらのうち３つが、符号１５１、１５２及び１５３で示されている。データは、ディスク全面上でのビット密度を最大とするために各ゾーンにおいて異なるデータ割合で記録される。ディスクは複数のサーボ・セクタ１２０を含み、これは、一般的に径方向にトラックを横切って延びている。これらは、後にさらに詳細に説明する。各トラックは、符号１２１で示す。各ゾーン内では、トラックが、円周方向に多数のデータ・セクタ１５４に分割される。好適には、データ容量を増すためにデータ・セクタはセクタＩＤフィールドを含まない。このことは、Hetslerらによる米国特許第5,523,903号に開示されている。「固定ブロック・アーキテクチャ」の通常の意味において、全てのデータ・セクタは実質的に同じ大きさ、例えば、５１２バイトのデータの大きさである。しかしながら、本発明は、可変長アーキテクチャへも容易に適応できることを注記する。トラック毎のデータ・セクタの数は、ゾーンからゾーンへと変化する。その結果、データ・セクタのいくつかは、サーボ・セクタにより分割される。ディスク・ドライブが複数のヘッドを有する場合、全ての面上の同じ半径に位置する１組のトラックは「シリンダ」と称される。
【００１８】
読取り／書込み（R/W）電子回路１１３が変換器１０８から信号を受け取り、サーボ情報をサーボ電子回路１１２へ渡し、データ信号をフォーマッター電子回路１１５へ渡す。サーボ電子回路１１２は、サーボ情報を用いて符号１４０で示す電流を発生することによりボイス・コイル・モータ１１０を駆動し、記録変換器１０８の位置決めを行う。サーボ電子回路１１２はまた、そのパターンからデジタル情報を抽出するための検出回路を含むが、これについては後述する。インタフェース電子回路１１４は、インタフェース１６２を通してホスト・システム（図示せず）との間でデータおよびコマンド情報を渡しつつ情報伝達する。インタフェース電子回路１１４はさらに、インタフェース１６４を通してフォーマッター電子回路１１５との間で情報伝達する。マイクロプロセッサ１１６は、インタフェース１７０を通して他の種々の電子回路との間で情報伝達する。
【００１９】
ディスク・ドライブ１０２のオペレーションにおいて、インタフェース電子回路１１４は、インタフェース１６２を通してデータ・セクタに対する読取り又は書込みのための要求を受け取る。フォーマッター電子回路１１５は、要求されたデータ・セクタのリストを、インタフェース電子回路１１４から論理ブロック・アドレスの形式で受け取り、それらを物理アドレスすなわちゾーン番号、シリンダ番号、ヘッド番号及びセクタ番号へ変換する。これらは、所望されたデータ・セクタの場所を個別に識別するものである。ゾーン、ヘッド及びシリンダの情報は、サーボ電子回路１１２へ渡され、適切なシリンダ上の適切なデータ・セクタの上方に記録ヘッド１０８を位置付けすることを担う。サーボ電子回路１１２へ与えられたシリンダ番号が、記録ヘッド１０８が現在位置するトラック番号と同じでない場合、サーボ電子回路１１２は、先ず、記録ヘッド１０８を適切なシリンダの上方へ再配置させるためにシーク・オペレーションを実行する。シーク・オペレーションは、所望されたトラックを識別するためにサーボ・セクタ中の粗いデジタル位置情報を用いる。例えば、シリンダ番号及びヘッド番号である。
【００２０】
サーボ電子回路１１２がヘッド１０８を適切なシリンダの上方へ配置させたならば、変換器は、バースト・パターンにより与えられた微細位置決めサーボ情報を用いてトラック追随モードでそのシリンダ上に維持される。所望されたデータ・セクタは、それらのＩＤフィールドを読み取ることによりその場所を示される。別の方法として、ヘッダレス又はＮｏＩＤ(ＩＢＭ  Ｃｏｒｐ.の米国およびその他の国における商標)アーキテクチャを採用するディスク・ドライブにおいては、サーボ電子回路１１２が、所望されたデータ・セクタの場所指定を行いそれを識別するためにセクタ演算の実行を開始する。これは、米国特許第5,500,848号に記載のように、各サーボ・セクタを識別するために用いられる。概略的にいえば、開始データ・セクタが、インデックス・マークからのオフセットにより識別される。トラック・フォーマットは推定で知られているので、インデックスを通過してからのデータ・セクタの数は、サーボ・セクタ・カウントから決定される。そして、適切なデータ領域への正確なオフセットを決定することができる。
【００２１】
図２は、従来技術によるサーボ・セクタを示す。それは、円周方向にＡＧＣフィールド２０２、ＳＩＤ２０４、シリンダ番号を表すグレイ・コード２０６、ヘッド番号及びセクタ番号２０８、並びに、方形のサーボ・バースト・パターンＡ〜Ｄ２１０、２１２、２１４、２１６を含む。サーボ・セクタは、径方向に拡がる２本のデータ・トラックＴｒｋn及びＴｒｋn+1を有する。半トラック位置Ｔｒｋn+0.5も示されている。汎用的な方形バースト・パターンによれば、Ａ及びＣのバーストは、各トラック中央に沿った共通の境界を共有するのに対し、Ｂ及びＤのバーストは、各半トラック位置において共通の境界を共有する。
【００２２】
図３（Ａ）は、図２のＡバースト２１０の拡大図である。バースト２１０は、バーストＢ〜Ｄ２１２、２１４、２１６の代表的なものでもあるが、複数のタイム・スロットｔ0〜ｔnを含み、各々が変移を含んでいる。図示のために８個のタイム・スロットだけが示されているが、実際のスロット数は、バースト・フィールドの円周方向の長さとバースト変移が記録される周波数とにより決定される。一般的に、変移は「１」として表されるが、その実際の形態は、使用される記憶媒体の型式により変わるであろう。例えば磁気記憶装置では、各変移は磁束反転となる。
【００２３】
図３（Ａ）には、Ａバースト２１０と径方向で並んだ変換器３０２も示されている。変換器３０２がバースト・パターン２１０上を通過すると、図３（Ｂ）の検知信号３０４が発生される。バースト・パターン２１０の各変移により、変換器信号３０４に対応するピーク３０６、３０８が生じる。これらのピークのタイミングが、バースト変移と同じ周波数をもつ参照クロック３０５と関係付けて示されている。このクロック３０５は、サーボ情報の周波数及び位相に適合させるために可変周波数発振器を調整するべく、ＡＧＣフィールド及びＳＩＤを用いて得ることができる。別の方法として、高周波を、ＡＧＣフィールドのガイダンスに適合する位相へ分周してもよい。図示のように、ヘッドが径方向でバースト２１０と並んでおり、最大振幅を１ボルトと想定した場合、検知信号の各ピーク３０６、３０８は約＋１又は−１ボルトの最大振幅を有することとなる。ピーク振幅は、変換器３０２の径方向位置と共に変化する。例えば、変換器３０２がトラックＴｒｋnと径方向で並んでいるとき、変換器は、バースト・パターンの半分の上を通過するのみであるので、Ａバースト２１０から得られる変換器信号３０４は、約＋０．５又は−０．５ボルトの最大ピーク振幅を有することとなる。
【００２４】
図３（Ｃ）は、ＰＥＳ信号を得るための面積積分法を示すグラフであり、図４は、面積積分回路の実施例のブロック図である。図３（Ａ）のバースト・パターンから導出された変換器信号Ｓ（ｔ）３０４は、正弦波である（図３（Ｂ）を参照）。汎用的方法によれば、変換器信号Ｓ（ｔ）３０４は、先ず、全波整流器３２２により整流された後、積分回路３２４へ入力される。ここで、ＰＥＳ信号のセグメント３１４を発生するために変移が合計され、最大振幅利得に近づく。この利得はアナログ・デジタル変換器(ＡＤＣ）３２６へ与えられ、ここで、所与のデジタル表現へと変換される。例えば、「７ＦＦ（Ｘ）」等である。その後、デジタル値はマイクロプロセッサへ入力され、そこで、サーボ・マイクロコードがそれをトラック値へと変換する。変換器３０２がバーストと好適に並んでいる場合、この値は、図２に示したバースト・パターンについて最大となる、すなわち１トラックにおけるものとなる。マイクロプロセッサは、バースト情報と、方形バースト・パターンのＢ、Ｃ及びＤバーストから得られる類似の信号及びグレイ・コードとを組合せるすなわち「継ぎ合わせる（stitch）」ことにより、連続的な位置信号を発生する。ＰＥＳ信号発生についてのさらに詳細な説明は、米国特許出願第08/628,217号を参照されたい。各バーストの径方向位置が異なるので、各バーストに対する変換器の配列が異なることになり、それによりこれらに対応する振幅利得が異なることとなる。
【００２５】
以上の記載から明らかなように、面積積分法は、バースト毎の変移数の減少に対して敏感であり、デジタル・データがコード化されるときに減少が生じる結果となる。変移数が少ないと、ＰＥＳセグメントの利得において対応する減少を生じる。各バーストの振幅減少が知られていたならば、それでもなお有効な位置信号を得ることができる。なぜなら、ＰＥＳ信号は、米国特許出願第08/628,217号に開示の方法に従って正規化することができるからである。正規化プロセスは、各バーストの利得が同じ量だけ減少されたとすれば、単純化されるであろう。バースト・フィールド毎に同数の又は実質的に同数の変移を保証するコードか方式を選択することにより、整合性ある減少を実現することができる。
【００２６】
図３（Ｄ）は、ＰＥＳ信号を得るためのピークホールド法を示すグラフである。変換器信号Ｓ（ｔ）３０４は整流器へ入力され、整流された変換器信号はキャパシタ回路へ与えられる。キャパシタは、第１の変移パルスを受け取り、そのパルスの持続中充電する。その後、その充電された値を次のピークが発生するまで保持し、そして信号３１６により示すように、そのパルスの最大振幅が到達するまで後続の各ピークの持続中充電を続ける。充電プロセスが繰り返されるので、最大ピーク振幅を得るためにピークホールド回路に対してバースト毎に少なくともしきい値数だけのパルス数を与えることが必要である。
【００２７】
図５（Ａ）乃至図５（Ｄ）を参照して、本発明を説明する。この場合、サーボ・セクタにおいてバースト・パターンより前に先行するデジタル・サーボ・データが、各ＰＥＳバーストへコード化される。従来技術より改善された本発明の第１の態様は、バイナリ・サーボ情報の各ビットがバースト・パターンの単一タイム・スロット内に表されることである。従来技術と異なり、各ビットを表現するために複数のタイム・スロットを用いる必要がなく、サーボ・データをフラグで区切る必要もない。その代わりに、バイナリ・データが、ビット毎を基本として効率的に「振幅復調」される。デジタル情報は、次のうち１又は複数を含む。すなわち、ＳＩＤ、インデックス・マーク、並びに、シリンダ番号、トラック番号、ヘッド番号及びセクタ番号等のトラック識別情報である。さらに、全体をコード化することもでき、あるいは一部のみをコード化することもでき、そして複数の隣り合うサーボ・セクタの間に分けることもできる。本発明の第２の態様として、デジタル・サーボ・データは、バースト内にしきい値数だけの変移が存在することを確保するような方法でバーストに書き込まれる。これにより、バースト・パターンの正確なピークホールド検出が可能となる。別の方法として、バイナリ・データが、バースト毎に同数の変移又は実質的に一定数の変移を確保するような方法でバーストに書き込まれる。これにより、正確な面積積分検出ができる。
【００２８】
図５（Ａ）は、デジタル・サーボ情報を含むサーボ・バースト・フィールド４１０を示す概略図である。好適には、サーボ・セクタの各バースト、例えば、方形パターンの各バーストは、同じデジタル情報を含む。バースト・フィールドのいくつかのタイム・スロットｔ0〜ｔnのみが変移を含み、残りはヌル（空）を含む。本実施例については、ＰＥＳバーストのピークホールド検出ができるように、バーストが十分な数の又はしきい値数だけのバーストを含むと想定する。バースト毎にしきい値数だけの変移を確保するための特定の方法については、後述する。しきい値数は、ピークホールド回路中のキャパシタの特定の充電特性により決定される。
【００２９】
変換器３０２が、コード化されたバースト・フィールド４１０上を通ると、図５（Ｂ）に示す変換器信号４０８が発生される。それは、ピーク４０２、４０６を含む。これらのピークは、変移を含むタイム・スロットに対して時間的に対応し、平坦部分４０４は、ヌル・スロットに対して時間的に対応する。ＡＧＣフィールド及びＳＩＤを介してサーボ・バースト周波数へ同期した参照クロック信号３０５は、参照のために設けられている。この参照クロックは、バイナリ・データを抽出しかつデジタル化するために用いられる。
【００３０】
図５（Ｃ）は、変換器信号４０８のピークホールド検出を示すグラフである。デジタル・サーボ・データをコード化する方法が記憶媒体の各バースト内の同数の変移又は実質的に同数の変移を与える場合、面積積分を用いることもできる。キャパシタ出力信号４１２の経過により示されるように、ピークホールド・キャパシタは最大利得へ充電を続ける。なぜなら、検知されているバースト・フィールド中に最小数のピークが存在するからである。
【００３１】
ＰＥＳ信号の発生と同時に、デジタル・サーボ・データが抽出されて図５（Ｄ）に示すようなデジタル表現が生成される。データは、好適には、汎用的なピーク検出回路を用いて抽出される。すなわち、ＰＥＳパターンの特定のタイム・スロットに対応する変換器信号が最小しきい値を超えた場合、そのタイム・スロットは「１」のビットを含むとみなされ、デジタル・パルス４１８が発生される。それ以外の場合、タイム・スロットはヌルとみなされるのでパルスは発生されない（符号４２０）。
【００３２】
サーボ・セクタのＰＥＳバーストは、互いに関して径方向に隔たりがあるので、前述のように、検知されるバーストに依存して変換器信号の振幅が変化することになる。例えば、変換器が図２のトラックＴｒｋnと並んでいる場合、Ａバースト２１０の半分のみを検知することになり、その結果、約０．５ボルトのピーク振幅をもつ変換器信号が得られる。同様に、Ｃバースト２１４の半分のみが検知される結果、約０．５ボルトの変換器信号が得られる。Ｂバースト２１２は変換器と完全に並ぶので、１ボルトのピークをもつ変換器信号を発生し、Ｄバースト２１６は変換器の範囲から出ているので、実質的に平坦な信号を発生する。従って、ヘッドがトラックと並んでいるとき、ピーク検出のための最小しきい値電圧を約０．３ボルトの値に設定すればＡ、Ｂ及びＣのバーストからデジタル情報を抽出することができる。復号化のために、最も大きな振幅をもつ信号が選択されるが、他の信号もまた確認のために検査される。従って、読み戻し信頼性をより大きくするために、検出方式に冗長性が設けられる。
【００３３】
検出回路は、参照クロックを用いてデジタル・サーボ・データを抽出し、ＰＥＳバーストのタイム・スロットへ同期させられている。各クロック・サイクルは、既知の方法により、変換器信号中のパルスの有無を検出するためのタイミング・ウィンドウの役割を果たす。
【００３４】
本発明において、バースト毎のしきい値数だけの変移の数を保証するための２つの方法が提示される。図６は、第１の方法を示す表である。この例においては、各ＰＥＳパターンが１０個のタイム・スロットを有すると想定される。２ビットのヘッド番号がバースト・フィールドへコード化されるとする。残りのデジタル・サーボ・データは、従来技術に従いバースト・フィールドより先行する。ヘッド番号が１つのサーボ・バーストへ書き込まれようとした場合、１０個のタイム・スロットのうち２個を占有することになる。ヘッド番号が「００」の値をもつことがあるので、バースト毎に８個だけの変移がバースト・フィールドに表れることを保証される。これは、ピークホールド検出のために必要な変移のしきい値数が８より小さいか又は等しい場合には問題ない。しかしながら、しきい値数が９である場合、この表現方式は、必要なしきい値を保証することができなくなる。
【００３５】
この問題を解決するために、図６の表に示すように、ヘッド番号が２つのセクタＳnとＳn+1へ分けられる。これにより各セクタのバーストは、ヘッド値に関係なく最小数の変移を所有する。この例においては、偶数番号のサーボ・セクタがトラック上に存在し、ヘッド番号の最上位ビットがセクタＳnの各バーストの所定のタイム・スロットへ書き込まれ、そして最下位ビットがセクタＳn+1の各バーストの所定のタイム・スロットへ書き込まれると仮定する。タイム・スロットｔ2は、この例では任意に選ばれる。
【００３６】
上記の例ではヘッド番号を取り扱ったが、同じ基本的手法を他のタイプのバイナリ・サーボ情報について用いることができる。その場合、バイナリ・データを、ピークホールド検出のためのバースト毎の最小数の変移が可能な方法により、複数のセクタの間で分割することができる。例えば、バーストが１０スロット、変移のしきい値数が６個、バイナリ・サーボ・データが１２ビットであると想定すると、その１２ビットのデータは、各部分に分けられて複数の隣り合うサーボ・セクタへ書き込まれる。各バーストの６個のスロットが変移を含まなければならないので、各データ部分は、４スロット（すなわち、１０スロット−６スロット）より多い情報を占有できない。これを実行するための多数の方法があることは明らかである。例えば、データを、３つの４ビット部分へ分割したり、４つの３ビット部分へ分割したりする等、トラック上のサーボ・セクタの全数に依存する特定のフォーマットへと分割できる。すなわち、サーボ・セクタの全数が３で割り切れる場合は、３つの４ビット部分への分割が選択できる。全数が４で割り切れる場合は、４つの３ビット部分への分割が選択できる。しかしながら、読み戻し信頼性は、できるだけ少ないサーボ・セクタへデータを分散することにより最大とされることに留意すべきである。
【００３７】
サーボ・セクタの全数が３で割り切れると仮定すると、３つの４ビット部分が隣り合うサーボ・セクタのグループへ分散される。データの第１の部分は、セクタＳn、Ｓn+3、Ｓn+6、...へと書き込まれる。同様にして、第２の部分は、セクタＳn+1、Ｓn+4、Ｓn+7、...へと書き込まれ、そして第３の部分は、セクタＳn+2、Ｓn+5、Ｓn+8、...へと書き込まれる。この方法では、サーボ・セクタの各バーストの４個のタイム・スロットがバイナリ情報を含み、残りの６個のタイム・スロットが変移を含む。これにより、最小しきい値要求を満足する。
【００３８】
第１の例では、ヘッド番号が、記憶媒体表面上の全てのバーストについて同じになることに留意すべきである。結果的に、同じデータ表面の全てのバーストに同数のビットが現れることになる。従って、この特定の実施例では、ピークホールド検出の替わりとして面積積分が適しているであろう。
【００３９】
記憶媒体が高速で移動しているとき、幾つかのサーボ・セクタに亘って分割されたバイナリ・サーボ情報の全ての部分を正確に読み取ることも重要である。データのいずれかの部分の読取りを誤ると、次のサーボ・セクタの組で再試行することが必要となる。本発明は、この問題を大きく軽減する。具体的には、サーボ・セクタ・サイズを縮小することにより、データ容量を減らすことなくトラック毎により多くのサーボ・セクタが設けられることになる。より多くのサーボ・セクタがあることで、整合性よくデータを読み取る機会が増す。
【００４０】
図７は、バースト・フィールド毎の最小数の変移を保証するための第２の方法を示す。この場合、５ビットのバイナリ・トラック番号がバースト中に表されることになる。この例においては、バーストが１０個のタイム・スロットを有しかつ正確なピークホールド検出のために必要な変移のしきい値数は８個であると想定する。トラック番号がバースト・フィールドへ直接書き込まれたとすると、５個のタイム・スロットを占有するので、保証された変移存在スロットを５個のみ残すことになる。その代わりに、先ず、トラック番号が１０ビット・パターンの組と共にコード化され、各々が２個を超えない「０」を有することにより、いずれのバースト・パターンにおいても、少なくとも８個のタイム・スロットが「１」を含むことになる。各トラック番号及びその対応する表現を含むルックアップ・テーブル等の手段を用いて、データがコード化されかつ復号化される。別の方法として、アルゴリズム又は専用ハードウェアをこの目的のために用いることができる。変移の個数の変化は小さいので、この方法もまた、面積積分検出を用いる記憶装置に適しており、特に、位置エラー信号が正規化される場合に適している。
【００４１】
バースト毎のビットの最小数を確保するためのさらに別の方法は、図８に示すように、デジタル・サーボ・データ又はその「１」の補数のいずれかを選択的に書き込むことである。選択は、いずれの態様がバースト中により多くの変移を与えるかに基づいて行われる。バースト中の特定フィールドは、いずれの態様のデータが書き込まれたかを示す。例えば、図８においては、列５０２が結果的に書き込まれるバイナリ・データの状態を示す。列５０２中の「１」は、データの「１」の補数が列５０４中に続くことを示すのに対し、「０」は、列５０４中のデータが変更されていないことを示す。バーストの残りのタイム・スロットは、列５０６に示すように変移で充填される。この方式によれば、書き込まれたデータの半分以上のビットが「１」となる（この場合、３個）。この数を、列５０６中の変移の数に加えると、保証された変移の全数になる（ここでは、保証された変移は、３＋３＝６）。
【００４２】
本発明の別の実施例においては、バイナリ・サーボ・データが、バースト毎の一定数の変移を保証するような方法でバーストに書き込まれる。図９は、デジタル・サーボ・データを表現する方法を示し、この方法は、バースト毎の同数のビットを保証することから面積積分検出法に適合する。説明のために、３ビットのヘッド番号が示されているが、他のサーボ情報であっても同様に表すことができる。この方法においては、１０個のタイム・スロットを有するバースト中に、Ｍ個の「０」ビットが占め、残りのＮ個のタイム・スロットが変移で充填される。ここでは、Ｍ＝２及びＮ＝８である。よって、各バースト中で８個の変移が保証される。さらに、全部で（Ｎ＋Ｍ）！／Ｎ！Ｍ！＝４５個のワードを、この方法で表すことができる。３ビットのヘッド番号については８個のみのヘッド値が可能であるので、この方式は、この例に対して十分過ぎる程の個別パターンを与える。このコード化方式の別の例として、バースト・スロットの数が２４個のタイム・スロットまで増えた場合、すなわちＮ＝１６及びＭ＝８の場合、７３５，４７１個のワードを表すことができる。表すことができるワードの数を考えれば、これが高ビット効率のコード化方式であることは明らかであろう。
【００４３】
図１０に、別の方法を示す。この方法においては、バイナリ・サーボ・データのＸビットがバーストに書き込まれ、その後に、それらの「１」の補数が続く。デジタル・サーボ・データがＰＥＳバースト長の半分よりも長い長さを有する場合、例えば、１０個のタイム・スロットをもつバースト長においてＸが５ビットを超える場合、そのデジタル・サーボ・データは図示のように複数のセクタに対して分割され、各部分は、その後に「１」の補数が続くように書き込まれる。例えば、トラック番号「０００００１」は、Ｘ＝６ビットを含む。Ｘ＞５であるので、トラック番号は２つの部分「０００」と「００１」へ分割される。各部分は、もはやバースト長の半分より長くない。第１の部分「０００」は、列５０８で表されるようにセクタＳnの各バーストへ書き込まれる。列５１２に示すように、これらのビットの後にそれらの「１」の補数である「１１１」が続く。各バーストの残りのタイム・スロットは、列５１６で表されるようにＹ個の変移で充填される。同様に、第２の部分「００１」は、列５１０で表されるようにセクタＳn+1の各バーストへ書き込まれ、列５１４で示されるようにその「１」の補数「１１０」が続く。再び、各バーストの残りのタイム・スロットは、列５１８で示すようにＹ個の変移で充填される。この方法では、各バーストは、一定のＸ／２＋Ｙ個の変移を含む。
【００４４】
図１１（Ａ）は、図９の表に示すように表されたデジタル・サーボ・データを含むサーボ・バースト・フィールド６１０の概略図である。同じサーボ・セクタの各バーストは、好適には冗長性について同じ方法で書き込まれる。変換器３０２がバースト６１０の上を通過すると、図１１（Ｂ）の信号６０８が得られる。前述のように、これは、変移を含むタイム・スロットに時間的に対応するピーク６０２、６０４と、ヌル・タイム・スロットへ対応する平坦部分６０６を有する。信号６０８は、バースト変移の周波数の半分で駆動されているクロック信号３０５に関連付けて示されている。
【００４５】
図１１（Ｃ）は、図１１（Ｂ）の変換器信号の面積積分を示すグラフである。図示のように、利得は、バースト・パターンのヌル・タイム・スロットにより影響を受ける。しかしながら、バースト毎の変移の数が一定でありかつデータ表面全体について知られているので、欠損を補うように利得を増加させることができ、最大値１ボルトが得られる。さらに、前述のように、継ぎ合わせ後におけるより円滑な位置信号のために利得曲線６１２を正規化することができる。
【００４６】
図１１（Ｄ）は、本発明により図１１（Ｂ）の変換器信号から並行して抽出されるデジタル・データを表す。ここでも、バースト・パターンのタイム・スロットが変移を含む場合にのみパルスが示される。
【００４７】
図１２は、本発明によりバースト・フィールドからＰＥＳ及びデジタル・サーボ・データの双方を検出するためのサーボ電子回路における検出回路の一例のブロック図である。アナログ変換器信号が、増幅器７０４により受け入れられ、ＰＥＳとデジタルの双方の検出回路へ与えられる。ＰＥＳ検出回路は復調器７０６を含み、例えば、ピークホールド回路又は面積積分回路を有する。復調器７０６の出力は、アナログ・デジタル（Ａ／Ｄ）変換器７０８によりデジタル化される。その後、デジタル化ＰＥＳ信号はマイクロプロセッサ７１２へ与えられ、そして変換器位置を示す位置信号を発生するためにデジタル・サーボ情報と継ぎ合わされることとなる。
【００４８】
デジタル検出回路はデジタル復調器７１０を含み、例えば、ピーク検出回路を有する。デジタル復調器７１０は、所定の最小しきい値振幅を用いることによって、入力するアナログ信号からデジタル・パルス・ストリームを作成する。デジタル・ストリームはマイクロプロセッサ７１２へ与えられ、マイクロプロセッサ７１２は、４個のバーストの１つからデジタル情報を選択し、それを用いて位置信号を作成する。さらにマイクロプロセッサ７１２は、冗長性検査のために、選択されたバーストから抽出されたデジタル・データと、他の検出されたバーストから抽出されたデジタル・データを比較する。
【００４９】
最後に、図１３（Ａ）は、読み戻し信頼性をさらに大きくするべく、バースト８０２中のバイナリ・サーボ・データの各ビットを表すために単一変移ではなく一対の変移すなわち「双ビット」が用いられる別の表現方式を表している。言い換えるならば、バイナリ・データの「１」ビットが２つの連続的な変移含有タイム・スロット８０４により表され、各「０」ビットが２つの連続的な空タイム・スロット８０６により表される。図１３（Ａ）に表されたバイナリ・データは、図１１（Ａ）のバーストに表された情報と同じである。容易に判るように、この表現方式は、先に提示した方式における占有場所の２倍を必要とするので、サーボ情報の読み戻し信頼性が空間要求よりも重視される場合に望ましい方式である。
【００５０】
バースト８０２から発生される変換器信号８０８が図１３（Ｂ）に示される。バーストの各変移の対は、双ビット８１０を発生する一方、空スロットの対は、平坦な信号部分８１２を発生する。この表現方式におけるデジタル復調器回路は、２つのクロック・サイクルにより規定されるタイム・ウィンドウ内で双ビットの存在が検出されたときにのみデジタル・パルス・ストリーム８１４中にパルス８１６が発生されるように変形される。この時間内に双ビットの対がない場合、平坦な信号部分８１８となる。
【００５１】
まとめとして、本発明の構成に関して以下の事項を開示する。
【００５２】
（１）記憶表面を有するデータ記憶媒体において、サーボ・バーストを書き込んだデータ記憶トラックと、前記サーボ・バースト内に表されたバイナリ・サーボ・データとを有し、上記サーボ・バーストが前記トラック中央に対して変換器を位置決めするためのアナログ位置情報を与えかつｔn個のタイム・スロットを含み、上記バイナリ・サーボ・データの各ビットが一続きで前記バーストのタイム・スロットの１つのみに表され、前記バイナリ・データの各「１」ビットが変移として表され、かつ各「０」ビットがヌルとして表されることにより、前記バイナリ・サーボ・データ及び前記アナログ位置情報の双方を同じバーストから取り出すことができるデータ記憶媒体。
（２）前記記憶表面がさらに、少なくとも１つのサーボ領域を有し、各サーボ領域が複数のバーストを含む上記（１）のデータ記憶媒体。
（３）同一のバイナリ・データが、同じサーボ領域の各バーストに書き込まれる上記（２）のデータ記憶媒体。
（４）前記サーボ・データの少なくとも一部が、前記バーストへ書き込まれる前にコード化される上記（１）のデータ記憶媒体。
（５）前記記憶媒体が複数のデータ記憶トラックを具備するデータ記憶ディスクを有し、前記バイナリ・サーボ・データがトラック番号を有する上記（１）のデータ記憶媒体。
（６）前記記憶媒体が、少なくとも１つのデータ記憶ディスクと少なくとも２つのデータ記憶表面を有し、それらの記憶表面の間に複数のデータ・シリンダを形成し、前記バイナリ・サーボ・データがシリンダ番号を有する上記（１）のデータ記憶媒体。
（７）前記記憶媒体が複数のデータ記憶表面を有し、前記バイナリ・サーボ・データが前記記憶表面の１つを識別するヘッド番号を有する上記（１）のデータ記憶媒体。
（８）前記記憶媒体が、複数のデータ・トラックと、前記データ・トラック間に配置された複数のサーボ領域とを有し、前記バイナリ・サーボ・データがセクタ番号を有する上記（１）のデータ記憶媒体。
（９）前記バイナリ・サーボ・データがＳＩＤを有する上記（１）のデータ記憶媒体。
（１０）前記バイナリ・サーボ・データがインデックス・マークを有する上記（１）のデータ記憶媒体。
（１１）前記記憶表面が複数のバーストを含み、正確なピークホールド復調を容易に行うべく各バースト内にしきい値数だけの変移が設けられるように前記バースト内に前記バイナリ・サーボ・データが表される上記（１）のデータ記憶媒体。
（１２）前記記憶表面が複数のサーボ領域を有し、各サーボ領域がバーストを含み、かつ、前記バイナリ・サーボ・データが複数の部分へ分割され、各部分がＸi個のビットを有し、ｔn−Ｘiがしきい値数より小さくなく、各部分が複数のサーボ領域の別々のバーストに表される上記（１１）のデータ記憶媒体。
（１３）バイナリ・サーボ・データが複数の可能な値をもつバイナリ・ワードを有し、かつ、バーストに表される各バイナリ・ワードの値が少なくともしきい値数だけの「１」ビットをもつｔn個のビットからなる個別のパターンとしてコード化されることにより、前記ワードがバーストへ書き込まれるとき、前記バーストが少なくともしきい値数だけの変移を含む上記（１１）のデータ記憶媒体。
（１４）前記バイナリ・データがその１の補数よりも多い「１」ビットを有する場合、前記バイナリ・データがそのバーストに書き込まれることを示すパターンと共に前記バイナリ・データが前記バーストに書き込まれ、前記バイナリ・データがその１の補数よりも少ない「１」ビットを有する場合、前記バイナリ・データの１の補数がそのバーストに書き込まれることを示すパターンと共にその１の補数が前記バーストに書き込まれる上記（１）のデータ記憶媒体。
（１５）前記データ記憶表面上の情報を読み取るべく前記データ記憶表面の近傍に位置決めされる変換器と、前記変換器により読み取られる情報からアナログ位置情報を検出するべく前記変換器へ接続されたピークホールド検出回路とを有する上記（１）のデータ記憶媒体。
（１６）前記記憶媒体が複数のバーストを含み、かつ正確な面積積分検出を容易に行うべく各バースト中に一定数の変移が設けられるように前記バイナリ・サーボ・データが前記バーストに書き込まれる上記（１）のデータ記憶媒体。
（１７）前記バイナリ・サーボ情報が複数の可能な値をもつバイナリ・ワードであり、前記バーストに書き込まれる各ワード値がＮ個の変移含有スロットとＭ個の空スロットからなる個別パターンとして表される上記（１６）のデータ記憶媒体。
（１８）前記バイナリ・サーボ・データがＸ個のビットを有し、２Ｘがｔnより小さいか又は等しく、かつ、バイナリ・サーボ・データ及びその１の補数が各バーストへ書き込まれ、前記バーストのタイム・スロットのいずれの残りの「１」も変移により書き込まれる上記（１６）のデータ記憶媒体。
（１９）前記データ記憶表面上の情報を読み取るべく前記データ記憶表面の近傍に位置決めされる変換器と、前記変換器により読み取られる情報からアナログ位置情報を検出するべく前記変換器へ接続された面積積分検出回路とを有する上記（１）のデータ記憶媒体。
（２０）複数のバーストを有し、前記面積積分検出回路がさらに、各バースト中の変移の数の変動を補正するために前記面積積分検出回路の出力を正規化する手段を有する上記（１９）のデータ記憶媒体。
（２１）前記バーストから前記バイナリ・サーボ・データ及びアナログ位置情報を同時に検出する検出回路をさらに有する上記（２０）のデータ記憶媒体。
（２２）変換器と、前記変換器へ接続された検出回路と、前記変換器の近傍に配置され記憶表面を具備するデータ記憶媒体とを有するデータ記憶装置において、前記データ記憶媒体が、サーボ・バーストを書き込んだデータ記憶トラックと、前記サーボ・バースト内に表されたバイナリ・サーボ・データとを有し、上記サーボ・バーストが前記トラック中央に対して変換器を位置決めするためのアナログ位置情報を与えかつｔn個のタイム・スロットを含み、上記バイナリ・サーボ・データの各ビットが一続きでかつ前記バーストのタイム・スロットの１つのみに表され、前記バイナリ・データの各「１」ビットが変移として表され、かつ各「０」ビットがヌルとして表されることにより、前記バイナリ・サーボ・データ及び前記アナログ位置情報の双方を同じバーストから読み取ることができるデータ記憶装置。
（２３）前記記憶表面がさらに、少なくとも１つのサーボ領域を有し、各サーボ領域が複数のバーストを含む上記（２２）のデータ記憶装置。
（２４）同じ前記サーボ領域の各バーストに同一のバイナリ・データが書き込まれる上記（２３）のデータ記憶装置。
（２５）前記バーストへ書き込まれる前に、前記バイナリ・サーボ・データの少なくとも一部がコード化される上記（２２）のデータ記憶装置。
（２６）前記記憶媒体が、複数のデータ記憶トラックを具備するデータ記憶ディスクを有し、かつ、前記バイナリ・サーボ・データがトラック番号を有する上記（２２）のデータ記憶装置。
（２７）前記記憶媒体が、少なくとも１つのデータ記憶ディスクと少なくとも２つのデータ記憶表面を有し、前記データ記憶表面の間に複数のデータ・シリンダを形成し、かつ、前記バイナリ・サーボ・データがシリンダ番号を有する上記（２２）のデータ記憶装置。
（２８）前記記憶媒体が、複数のデータ記憶表面を有し、かつ、前記バイナリ・サーボ・データが、前記データ記憶表面の１つを個別に識別するヘッド番号を有する上記（２２）のデータ記憶装置。
（２９）前記記憶媒体が、複数のデータ・トラックと、前記データ・トラック間に配置された複数のサーボ領域とを有し、かつ、前記バイナリ・サーボ・データがセクタ番号を有する上記（２２）のデータ記憶装置。
（３０）前記バイナリ・サーボ・データがＳＩＤを有する上記（２２）のデータ記憶装置。
（３１）前記バイナリ・サーボ・データがインデックス・マークを有する上記（２２）のデータ記憶装置。
（３２）前記記憶表面が複数のバーストを含み、かつ、正確なピークホールド検出を容易に行うべく各バーストにしきい値数だけの変移を設けるように前記バイナリ・サーボ・データが前記バーストに表される上記（２２）のデータ記憶装置。
（３３）前記記憶表面が複数のサーボ領域を有し、その各々がバーストを含み、かつ、前記バイナリ・サーボ・データが複数の部分へ分割され、各部分がＸi個のビットを有し、ｔn−Ｘiがしきい値数より小さくなく、かつ各部分が前記複数のサーボ領域の別々のバーストに表される上記（３２）のデータ記憶装置。
（３４）前記バイナリ・サーボ・データが複数の可能な値をもつバイナリ・ワードを有し、かつ、前記バイナリ・ワードがバーストに書き込まれるとき前記バーストが少なくともしきい値数だけの変移を含むように、バーストに表される各バイナリ・ワード値が少なくともしきい値数だけの１ビットを有するｔn個のビットからなる個別のパターンとしてコード化される上記（３２）のデータ記憶装置。
（３５）前記バイナリ・データがその１の補数よりも多い「１」ビットを有する場合、前記バイナリ・データがそのバーストに書き込まれることを示すパターンと共に前記バイナリ・データが前記バーストに書き込まれ、かつ、前記バイナリ・データがその１の補数よりも少ない「１」ビットを有する場合、バイナリ・データの前記１の補数がそのバーストに書き込まれることを示すパターンと共に前記１の補数が前記バーストに書き込まれる上記（２２）のデータ記憶装置。
（３６）前記検出回路が、前記変換器により読み取られたバースト情報から前記バイナリ・サーボ・データを検出するべく、前記変換器へ接続されたピークホールド検出回路を有する上記（２２）のデータ記憶装置。
（３７）前記記憶媒体が複数のバーストを含み、かつ、正確な面積積分検出を容易に行うべく一定数の変移が各バーストに設けられるように前記バイナリ・サーボ・データが前記バーストに書き込まれる上記（２２）のデータ記憶装置。
（３８）前記バイナリ・サーボ情報が複数の可能な値をもつバイナリ・ワードであり、かつ、前記バーストに書き込まれる各ワード値が、Ｎ個の変移含有スロットとＭ個の空スロットとからなる個別のパターンとして表される上記（３７）のデータ記憶装置。
（３９）前記バイナリ・サーボ・データがＸ個のビットを有し、２Ｘがｔnより小さいか又は等しく、かつ、前記バイナリ・サーボ・データ及びその１の補数が各バーストに書き込まれ、前記バーストのタイム・スロットのいずれの残りのスロットにも変移が書き込まれる上記（３７）のデータ記憶装置。
（４０）前記検出回路が、前記変換器により読み取られるバースト情報から前記バイナリ・サーボ・データを検出するべく、前記変換器へ接続される面積積分検出回路を有する上記（２２）のデータ記憶装置。
（４１）前記記憶媒体が複数のバーストを有し、かつ、前記面積積分検出回路がさらに、各バースト中の変移の数の変動を補正するために前記面積積分検出回路の出力を正規化する手段を有する上記（４０）のデータ記憶装置。
（４２）前記バーストから前記バイナリ・サーボ・データ及びアナログ位置情報を同時に検出するために検出回路をさらに有する上記（４１）のデータ記憶装置。
（４３）記憶媒体上に存在するｔn個のタイム・スロットを有するサーボ・バースト中にバイナリ・サーボ・データを表す方法において、前記バイナリ・データの各ビットを一続きで前記バーストのタイム・スロットの１つのみに表現するステップを有し、前記バイナリ・データの各「１」ビットは変移として表され、そして各「０」ビットはヌルとして表されることにより、バイナリ・サーボ・データとアナログ位置情報の双方を同じバーストから取り出すことができるサーボ・バースト中にバイナリ・サーボ・データを表す方法。
（４４）前記記憶媒体が少なくとも１つのサーボ領域を有し、各サーボ領域が複数のバーストを含む上記（４３）の方法。
（４５）同一のバイナリ・データが同じ前記サーボ・領域の各バーストに書き込まれる上記（４４）の方法。
（４６）前記バイナリ・サーボ・データの少なくとも一部が前記バーストに書き込まれる前にコード化される上記（４３）の方法。
（４７）前記記憶媒体が複数のデータ記憶トラックを具備するデータ記憶ディスクを有し、かつ、前記バイナリ・サーボ・データがトラック番号を有する上記（４３）の方法。
（４８）前記記憶媒体が少なくとも１つのデータ記憶ディスクと少なくとも１つのデータ記憶表面を有し、前記データ記憶表面の間に複数のデータ・シリンダを形成し、かつ、前記バイナリ・サーボ・データがシリンダ番号を有する上記（４３）の方法。
（４９）前記記憶媒体が複数のデータ記憶表面を有し、かつ、前記バイナリ・サーボ・データが前記データ記憶表面の１つを個別に識別するヘッド番号を有する上記（４３）の方法。
（５０）前記記憶媒体が、複数のデータ・トラックと、前記データ・トラック間に配置された複数のサーボ領域とを有し、かつ、前記バイナリ・サーボ・データがセクタ番号を有する上記（４３）の方法。
（５１）前記バイナリ・サーボ・データがＳＩＤを有する上記（４３）の方法。
（５２）前記バイナリ・サーボ・データがインデックス・マークを有する上記（４３）の方法。
（５３）前記記憶媒体が複数のバーストを含み、さらに、正確なピークホールド検出を容易に行うために各バーストにしきい値数だけの変移が設けられるように前記バイナリ・サーボ・データを前記バーストへ書き込むステップを有する上記（４３）の方法。
（５４）前記記憶媒体が複数のサーボ領域を有し、各サーボ領域がバーストを含み、さらに、ｔnと、書き込まれるバイナリ・サーボ・データのビット数Ｘとの差を決定するステップと、前記差が前記しきい値数より小さい場合、前記バイナリ・サーボ・データを複数の部分へ分割して各部分がＸiビットを有しかつｔn−Ｘiがしきい値数より小さくないようにし、そして各部分を前記複数のサーボ領域の別々の領域へ書き込むステップとを有する上記（５３）の方法。
（５５）前記バイナリ・サーボ・データが、複数の可能な値をもつバイナリ・ワードを有し、さらに、前記ワードがバーストに書き込まれるときに前記バーストが少なくともしきい値数だけの変移を含むように、各バイナリ・ワード値を少なくともしきい値数だけの「１」ビットを有するｔn個のビットからなる個別のパターンとしてコード化するステップを有する上記（５３）の方法。
（５６）前記バイナリ・データ又はその１の補数のいずれがより多くの「１」ビットを有するかを決定するステップと、前記バイナリ・データの方がより多くの「１」ビットを有する場合、前記バイナリ・データが前記バーストに書き込まれることを示すパターンと共に前記バイナリ・データを前記バーストの１つに書き込むステップと、前記バイナリ・データの１の補数の方がより多くの「１」ビットを有する場合、前記バイナリ・データの１の補数が前記バーストに書き込まれることを示すパターンと共に前記バイナリ・データの１の補数を前記バーストの１つに書き込むステップとを有する上記（４３）の方法。
（５７）ピークホールド検出回路を用いて前記バーストから前記バイナリ・サーボ・データを検出するステップをさらに有する上記（４３）の方法。
（５８）前記記憶媒体が複数のバーストを含み、かつ、正確な面積積分検出を容易に行うために一定数の変移が各バーストに設けられるように、前記バイナリ・サーボ・データが前記バーストに書き込まれる上記（４３）の方法。
（５９）前記バイナリ・サーボ情報が、複数の可能な値をもつバイナリ・ワードであり、さらに、Ｎ個の変移含有スロットとＭ個の空スロットからなる個別パターンとして、書き込まれる各ワード値を表すステップを有する上記（５８）の方法。
（６０）前記バイナリ・サーボ・データがＸ個のビットを有し、２Ｘがｔnより小さいか又は等しく、かつ、前記バイナリ・サーボ・データおよびその１の補数が各バーストに書き込まれ、前記バーストの残りのいずれのタイム・スロットにも変移が書き込まれる上記（５８）の方法。
（６１）面積積分検出回路を用いて前記バーストからバイナリ・サーボ情報を検出するステップをさらに有する上記（４３）の方法。
（６２）前記記憶媒体が複数のバーストを有し、かつ、前記面積積分検出回路がさらに、各バースト中の変移の数の変動を補正するために、前記面積積分検出回路の出力を正規化する手段を有する上記（６１）の方法。
（６３）前記バーストから前記バイナリ・サーボ・データ及びアナログ・バースト情報を同時に検出するステップをさらに有する上記（６２）の方法。
（６４）前記バイナリ・データの各「１」ビットが双ビットとして表され、かつ各「０」ビットが一対のヌルとして表される上記（１）のデータ記憶媒体。
（６５）前記バイナリ・データの各「１」ビットが双ビットとして表され、かつ各「０」ビットが一対のヌルとして表される上記（２２）のデータ記憶装置。
（６６）前記バイナリ・データの各「１」ビットが双ビットとして表され、かつ各「０」ビットが一対のヌルとして表される上記（４３）の方法。
【図面の簡単な説明】
【図１】本発明の実施するために適切な固定ブロック・アーキテクチャのディスク・ドライブを示す概略図である。
【図２】従来のサーボ・セクタを示す概略図である。
【図３】（Ａ）は従来のサーボ・バースト・フィールドの概略図であり、（Ｂ）はクロック信号に関係させた（Ａ）のバースト・パターンから得られる変換器信号を表し、（Ｃ）は（Ｂ）の変換器信号からＰＥＳを得るための面積積分法を示すグラフであり、（Ｄ）は（Ｂ）の変換器信号からＰＥＳ信号を得るためのピークホールド法を示すグラフである。
【図４】面積積分検出回路の一例のブロック図である。
【図５】（Ａ）は本発明におけるデジタル・サーボ情報でコード化されたサーボ・バースト・フィールドの概略図であり、（Ｂ）は（Ａ）のバースト・パターンから得られた変換器信号をクロック信号に関係させて表し、（Ｃ）は（Ｂ）の変換器信号からＰＥＳ信号を得る面積積分法を示すグラフであり、（Ｄ）は（Ｂ）の変換器信号から抽出されたデジタル・データを表す。
【図６】本発明によるバースト信号中のデジタル・サーボ・データを表現する方法を示す表である。
【図７】本発明によるバースト信号中のデジタル・サーボ・データを表現する方法を示す表である。
【図８】本発明によるバースト信号中のデジタル・サーボ・データを表現する方法を示す表である。
【図９】本発明によるバースト信号中のデジタル・サーボ・データを表現する方法を示す表である。
【図１０】本発明によるバースト信号中のデジタル・サーボ・データを表現する方法を示す表である。
【図１１】（Ａ）は本発明による図６乃至図１０に示した表のコード化データを含むサーボ・バースト・フィールドの概略図であり、（Ｂ）はクロック信号に関係させた（Ａ）のバースト・パターンから得られた変換器信号を表し、（Ｃ）は（Ｂ）の変換器信号からＰＥＳ信号を得る面積積分法を示すグラフであり、（Ｄ）は（Ｂ）の変換器信号から抽出されたデジタル・データを表す。
【図１２】本発明によるバースト・フィールドからＰＥＳ及びデジタル・サーボ・データの双方を検出するサーボ電子回路における検出回路の構成図である。
【図１３】（Ａ）は本発明の別の実施例によるサーボ・バースト・フィールドに書き込まれたバイナリ・サーボ・データの概略図であり、（Ｂ）は（Ａ）のバースト・パターンから得られる変換器信号であり、（Ｃ）は（Ｂ）の変換器信号から抽出されたデジタル・データを表す。
【符号の説明】
１０２  ディスク・ドライブ
１０４  ディスク（データ記憶媒体）
１０６  アクチュエータ・アーム
１０８  データ記録変換器（記録ヘッド）
１１０  ボイス・コイル・モータ
１１２  サーボ電子回路
１１３  読取り／書込み電子回路
１１４  インタフェース電子回路
１１５  フォーマッター電子回路
１１６  マイクロプロセッサ
１１７  ＲＡＭ
１１８  トラック
１２０  サーボ・セクタ
１２１  データ記憶トラック
１２２  ＲＯＭ
１５４  データ・セクタ
１６２  インタフェース
２１０、４１０、６１０、８０２  バースト
３０２  変換器
to〜tn タイム・スロット
８０４、８０６  連続的な変移含有タイム・スロット
【図１】
0003761703.tif 000002
【図２】
0003761703.tif 000003
【図３】
0003761703.tif 000004
【図４】
0003761703.tif 000005
【図５】
0003761703.tif 000006
【図６】
0003761703.tif 000007
【図７】
0003761703.tif 000008
【図８】
0003761703.tif 000009
【図９】
0003761703.tif 000010
【図１０】
0003761703.tif 000011
【図１１】
0003761703.tif 000012
【図１２】
0003761703.tif 000013
【図１３】
0003761703.tif 000014