(57)【特許請求の範囲】
【請求項１】
ガードインターバル信号を含んだＯＦＤＭ信号を受信する受信機において、直交復調したベースバンド信号と、該ベースバンド信号を有効シンボル長だけ遅延させた信号とを共役複素数乗算し、該共役複素数乗算した信号を積分し、該積分した信号と該積分した信号をガードインターバル時間遅延させた信号との差をとり、当該差信号に基づき復調搬送波の周波数を制御することを特徴としたキャリヤ再生方式。
【請求項２】
請求項１に於いて、上記共役複素数乗算した信号をサンプル時間毎に加算して積分し、該積分した信号と該積分した信号をガードインターバル時間遅延させた信号との差をとり、該差信号の絶対値の最大値位置を検出し、当該最大値位置における上記差信号の虚数部の信号値に基づき、ループフィルタを介して復調搬送波の周波数を制御することを特徴としたキャリヤ再生方式。
【請求項３】
請求項１に於いて、上記共役複素数乗算した信号をサンプル時間毎に加算して積分し、該積分した信号と該積分した信号をシンボル時間遅延させた信号との差をとり、該差信号の虚数部の信号を受信機内のクロック再生回路からのタイミング信号により出力し、ループフィルタを介して復調搬送波の周波数を制御することを特徴としたキャリヤ再生方式。
【請求項４】
ガードインターバル信号を含んだＯＦＤＭ信号を受信する受信機において、直交復調したベースバンド信号と、該ベースバンド信号を有効シンボル長だけ遅延させた信号とを共役複素数乗算し、該共役複素数乗算した信号の虚数部の信号を積分し、該積分した信号と該積分した信号をガードインターバル時間遅延させた信号との差をとり、当該差信号に基づき復調搬送波の周波数を制御することを特徴としたキャリヤ再生方式。
【請求項５】
請求項５に於いて、上記共役複素数乗算した信号の虚数部の信号をサンプリング毎に加算して積分し、該積分した信号と該積分した信号をガードインターバル時間遅延させた信号との差をとり、該差信号の絶対値の最大値位置を検出し、当該最大値位置における上記差信号の値に基づき、ループフィルタを介して復調搬送波の周波数を制御することを特徴としたキャリヤ再生方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＯＦＤＭ方式の伝送装置の受信機側における、受信信号から搬送波(キャリヤ)成分を再生するキャリヤ再生方式に関するものである。
【０００２】
【従来の技術】
近年、移動体向けディジタル音声放送や、地上系ディジタルテレビジョン放送への応用に適した変調方式として、マルチパスフェージングやゴーストに強いという特徴のある直交周波数分割多重変調方式（Orthogonal Frequency Division Multiplex：ＯＦＤＭ）が注目を浴びている。  このＯＦＤＭ方式は、マルチキャリア変調方式の一種であって、互いに直交する複数本の搬送波にディジタル変調を施した伝送方式である。
ここで、図３に示す様に、送信されるＯＦＤＭ信号は、有効シンボル長(Ｔv) の信号に、遅延波の影響を軽減するためのガードインターバル(Ｇ)が付加されたシンボル構成の信号である。  即ち、有効シンボル長(Ｔv)の信号の後半Ｂ1部分を前半Ａ1部分の前にコピーし、ガードインターバル(Ｇ)として挿入したシンボル構成の信号が連続するものである。  ガードインターバルは、伝送路での遅延波に起因する受信側での符号間干渉の影響を少なくする目的で付加される。
【０００３】
このようなＯＦＤＭ信号を受信して、受信データを再生する場合、一般的に、図２に示す様な受信機構成となる。  なお、この構成、動作については、例えば次の文献に、詳細に開示されているため、ここでは簡単に説明する。
『ディジタル伝送』  ｐ１１７−ｐ１１９、１９９８年  オーム社発行
図２に示すような受信機において、変調されたＯＦＤＭ信号を受信し、これを帯域制限フィルタ１を通した後、Ａ／Ｄコンバータ２により、ディジタル信号に変換する。  ここで、変調されている受信信号の搬送波周波数に等しい正弦波を搬送波発生器８により発生させ、乗算器３により、この信号ｃｏｓωｔを掛け算する。  一方、搬送波発生器８から出力された信号を位相シフタ７によりπ／２シフトさせ、信号ｓｉｎωｔとして、乗算器４により掛け算を行なう。  そして、それぞれ、高調波成分を除去するローパスフィルタ５，６を通すことにより、復調されたベースバンドのＯＦＤＭ信号のＩ成分及びＱ成分が得られる。  なお、Ｉは同相成分を表わし、Ｑは直交成分を表わす、いわゆる複素信号として出力される。
【０００４】
そして、この出力をシリアル／パラレル変換器９により、パラレル信号に変換し、これをＦＦＴ(Fast Fourier Transform：フーリエ変換)演算器１０により、送信側で逆ＦＦＴ演算された信号をここで再生する。
そして、ＦＦＴ演算器１０の各周波数ごとの出力に対して、識別器１１によりデータの識別を行った後に、パラレル／シリアル変換器１２によって、シリアルデータとして出力する。  この出力される信号が、送信側から送信された信号を再生した信号となる。
また、復調されたベースバンドの信号Ｉ，Ｑは、タイミング位置検出器１３によって、ＦＦＴを行うタイミング位置が検出され、検出されたタイミング位置に基づくタイミング信号を、タイミング発生器１４から発生する。  そして、このタイミング信号により、シリアル／パラレル変換器９におけるシフト動作の基準となるクロック発生器１６から発生するクロックを、スイッチ１５で制御する。ここで、このスイッチ１５の制御をするため、上記タイミング位置を検出すると、ＦＦＴの時間窓が適切な位置になる様、タイミング発生器１４からタイミング信号が出力される。
ＦＦＴ演算器１０の出力は、各キャリヤの周波数別に、それぞれ出力される。その内、Ｃｐキャリヤ(パイロットキャリヤ)成分だけをＣｐ選択回路１７で選び出す。
【０００５】
Ｃｐキャリヤは、キャリヤ数本(例えば８本)おきに挿入されており、ＢＰＳＫ(Binary Phase Shift Keying)で変調された信号で、検波器１８により遅延検波を行う。  その出力から、位相誤差検出器１９により位相誤差を求め、この位相誤差信号を、ループフィルタ２０を介し搬送波発生器８にフィードバックする。搬送波発生器８では、ループフィルタ２０から出力された位相誤差に対して、誤差を少なくする方向に、発生する搬送波の周波数を変更する。  この周波数で乗算器３，４を用いて復調を行う。  そうすることにより、位相誤差検出器１９から出力される位相誤差が少なくなる。  このフィードバックにより、位相誤差検出器１９の出力の位相誤差が０になるまで、搬送波発生器８では周波数を変更する。  最終的には、受信信号の搬送波周波数と搬送波発生器８から出力される周波数が一致をして、位相誤差検出器１９の出力は０となり、キャリヤ再生された状態となる。
【０００６】
【発明が解決しようとする課題】
従来のキャリヤ再生方式では、全てのＣｐキャリヤについてこのキャリヤ再生を行う。  例えば、キャリヤ総本数を９００本とした場合、Ｃｐキャリヤ本数は、約１００本程度となり、このキャリヤ再生を実現する回路規模は非常に大きくなる。
本発明はこれらの欠点を除去し、小さな回路規模でキャリヤ再生を行うことのできるキャリヤ再生方式の実現を目的とする。
【０００７】
【課題を解決するための手段】
本発明は上記目的を達成するため、ガードインターバル信号を含んだＯＦＤＭ信号を受信する受信機において、直交復調したベースバンド信号と、該ベースバンド信号を有効シンボル長だけ遅延させた信号とを共役複素数乗算し、該共役複素数乗算した信号を積分し、該積分した信号とその信号をガードインターバル時間遅延させた信号との差をとり、当該差信号に基づき復調搬送波の周波数を制御し、キャリヤ再生するものである。
また、上記共役複素数乗算した信号をサンプル時間毎に加算して積分し、該積分した信号とその信号をガードインターバル時間遅延させた信号との差をとり、該差信号の絶対値の最大値位置を検出し、当該最大値位置における上記差信号の虚数部の信号値に基づき、ループフィルタを介して復調搬送波の周波数を制御し、キャリヤ再生するものである。
また、上記共役複素数乗算した信号をサンプル時間毎に加算して積分し、該積分した信号とその信号をガードインターバル時間遅延させた信号との差をとり、該差信号の虚数部の信号を受信機内のクロック再生回路からのタイミング信号により出力し、ループフィルタを介して復調搬送波の周波数を制御し、キャリヤ再生するものである。
また、上記共役複素数乗算した信号をサンプル時間毎に加算して積分し、該積分した信号とその信号をシンボル時間遅延させた信号との差をとり、該差信号の虚数部の信号を受信機内のクロック再生回路からのタイミング信号により出力し、ループフィルタを介して復調搬送波の周波数を制御し、キャリヤ再生するものである。
【０００８】
さらに、ガードインターバル信号を含んだＯＦＤＭ信号を受信する受信機において、直交復調したベースバンド信号と、該ベースバンド信号を有効シンボル長だけ遅延させた信号とを共役複素数乗算し、該共役複素数乗算した信号の虚数部の信号を積分し、該積分した信号とその信号をガードインターバル時間遅延させた信号との差をとり、当該差信号に基づき復調搬送波の周波数を制御し、キャリヤ再生するものである。
また、上記共役複素数乗算した信号の虚数部の信号をサンプリング毎に加算して積分し、該積分した信号とその信号をガードインターバル時間遅延させた信号との差をとり、該差信号の絶対値の最大値位置を検出し、当該最大値位置における上記差信号の値に基づき、ループフィルタを介して復調搬送波の周波数を制御し、キャリヤ再生するものである。
また、上記共役複素数乗算した信号の虚数部の信号をサンプリング毎に加算して積分し、該積分した信号とその信号をガードインターバル時間遅延させた信号との差をとり、当該差信号を受信機内のクロック再生回路からのタイミング信号により出力し、ループフィルタを介して復調搬送波の周波数を制御し、キャリヤ再生するものである。
また、上記共役複素数乗算した信号の虚数部の信号をサンプリング毎に加算して積分し、該積分した信号とその信号をシンボル時間遅延させた信号との差をとり、当該差信号を受信機内のクロック再生回路からのタイミング信号により出力し、ループフィルタを介して復調搬送波の周波数を制御し、キャリヤ再生するものである。
【０００９】
【発明の実施の形態】
図１に、本発明の一実施例の構成を示し、以下にこの動作について説明する。ローパスフィルタ５，６の出力である復調されたベースバンド信号Ｉ，Ｑを複素信号として、Ｉ＋ｊＱとして表現する。
有効シンボル時間(Ｔv)に相当する遅延時間(Ｔv)の遅延器２１でベースバンド信号Ｉ＋ｊＱを遅延させる。  そして、遅延させる前の信号と、遅延させた後の信号での共役複素数での乗算を行う。  ここで、遅延器２１で、遅延させる前のあるサンプリング時刻の信号をＲ（＝Ｒｉ＋ｊＲｑ）と表わし、遅延させた後のあるサンプリング時刻の信号をＳ（＝Ｓｉ＋ｊＳｑ）で表わすと、共役複素数で乗算した結果は、
Ｒ×Ｓ*＝Ｒ×｜Ｓ｜2／Ｓ
となる。  これは、(ａ＋ｊｂ)×(ａ＋ｊｂ)*＝｜ａ＋ｊｂ｜2から導かれる。
【００１０】
遅延器２１の入力に、ガードインターバル信号と同じ信号である有効シンボル長の最後の部分が入力されているときは、遅延器２１の出力はガードインターバル信号が出力されているので、
Ｒ＝Ｓ
であるが、受信したＯＦＤＭ信号のキャリヤ周波数と受信機の搬送波発生器８で出力される周波数とが一致していない場合には、位相がずれ、そのずれ分をΔθとしたとき、
Ｒ＝Ｓ×ｅjΔθ
となるので、
Ｒ×Ｓ*＝Ｓ×ｅjΔθ×｜Ｓ｜2／Ｓ＝｜Ｓ｜2×ｅjΔθ
となる。
ところが、遅延器２１の入力信号がそれ以外の時には、
Ｒ≠Ｓ
であるので、Ｒ×S*は一定の値にはならず、種々の値となり、ランダムな信号となる。
【００１１】
今、共役複素数乗算器２２の出力信号をａとしたとき、その信号は図４に示したように、ガードインターバルと同一の信号である有効シンボル長の最終部分が遅延器２１に入力されているときは、ある一定の値となり、それ以外のときは、ランダムな信号となる。  図４では、ランダムな信号を四角の帯で示した。
複素乗算器２２の出力を、サンプリング時間の遅延時間(Ｔｓ)の遅延器２４を用いて、加算器２３により積分を行う。  遅延器２４の出力信号をｂとすると、図４に示したような波形となる。  ガードインターバル時間の遅延時間(ＴG)の遅延器２５の出力信号をｃとすれば、その波形は図４に示したようになる。
加算器２６にて、遅延器２４の出力信号と、遅延時間(ＴG)の遅延器２５の出力信号との差をとると、ｄのような波形となる。  これは、各シンボルの最終部分で最大値となるような波形となる。  ここで、絶対値変換器２９にて、絶対値に変換した後、この信号の最大値の位置を最大値位置検出器３０にて検出して、その時点でのみ、スイッチ回路２８を閉じ、虚数部選択回路２７の信号をループフィルタ２０に入力する。
【００１２】
加算器２６の出力信号は、スイッチ回路２８が閉じる瞬間の信号の値は、上記で述べた｜Ｓ｜2×ｅjΔθをガードインターバルの間、積分した値となっている。
ｅjΔθ＝ｃｏｓ(Δθ)＋ｊ・ｓｉｎ(Δθ)
であるから、Δθは誤差であり、Δθ＜＜１であるので、下記の式が成り立つ。ｓｉｎ(Δθ)＝Δθ
つまり、虚数部は位相誤差である。
ガードインターバル期間が６４サンプルとすると、加算器２６の出力の虚数部だけを選択する虚数部選択回路２７の出力信号は、加算器２３と遅延時間(ＴG)の遅延器２４にて、６４サンプル分積分されているので、スイッチ回路２８が閉じてループフィルタ２０に出力される信号の値は、
６４×｜Ｓ｜2×Δθ
である。
受信信号レベルが一定である場合には、｜Ｓ｜2は固定であると見なしてよいので、その大きさと６４倍の位相誤差Δθとのレベルを考慮に入れて、ループフィルタ２０内のパラメータを決めれば良い。  このループフィルタ２０の出力信号を、搬送波発生器８に入力してキャリヤ再生を行う。
【００１３】
本発明は、図１で示した構成以外に図５に示したような構成でも実現できる。
複素乗算器２２の出力信号に対して、虚数部選択回路２７により、虚数部のみの信号を取り出し出力する。  遅延時間(Ｔｖ)の遅延器２１の入力信号として、有効シンボルの最後の部分Ｂが入力されているときには、遅延器２１の出力信号は、ガードインターバル信号が出力されているので、上記で説明したように、複素乗算器２２の出力は、
｜Ｓ｜2×ｅjΔθ
となる。  虚数部選択回路２７で上記信号の虚数部を選択すると、
｜Ｓ｜2×ｓｉｎ(Δθ)
となり、Δθ<<１では、ｓｉｎ(Δθ)＝Δθとなるので、虚数部選択回路２７の出力は、
｜Ｓ｜2×Δθ
である。  加算器３４の出力信号のピーク値は、６４×｜Ｓ｜2×Δθとなる。
Δθは、正負の値を取り得るので、最大値の位置を検出しやすいように、絶対値変換器３５にて、最大値が正方向にしか出力されないようにし、その最大値の位置を最大値位置検出器３０にて、検出して、スイッチ回路２８をその時点のみ閉じる。
閉じた時点での加算器３４の出力は、上述のように、６４×｜Ｓ｜2×Δθとなるので、これをループフィルタ２０に入力して、その出力により、搬送波発生器８を制御してキャリヤ再生を行う。  これは、図１で示した構成で実現した場合と全く同じ機能を実現する。
【００１４】
また、図６に示すような構成でも実現ができる。  図６の構成は、図１の構成に対して絶対値変換器２９と最大値位置検出器３０を除いて同じ構成である。
クロック再生というのは、受信信号からシンボル周期を検出して、それに合わせた周期のクロックを発生することである。  クロック再生回路３６の出力信号は、図７に示したように、受信したＯＦＤＭ信号のシンボル周期に同期した信号となる。  この信号の立ち上がり時点でスイッチ回路２８を閉じることにより、虚数部選択回路２７の出力信号の最大値(６４×｜Ｓ｜2×Δθ)がループフィルタ２０に入力されるので、同様にキャリヤ制御が可能となる。
さらに、図８に示したような構成でも実現ができる。  図８の構成は、図５の構成に対して、絶対値変換器３５と最大値位置検出器３０を除いて同じ構成である。
図５の構成の場合と同様に、クロック再生回路３６からの信号を用いて、立ち上がり時点でスイッチ回路２８を閉じることによって、加算器３４の出力信号の最大値(６４×｜Ｓ｜2×Δθ)がループフィルタ２０に入力されるので、同様に、キャリヤ制御が可能となる。
【００１５】
また、図９に示すような構成でも実現ができる。  図９の構成は、図６に示した構成に対して遅延時間(Ｔg)の遅延器２５を除いて全く同じである。  図６では、ガードインターバル時間(Ｔg)の遅延に対して、図９では、シンボル長の遅延時間(Ｔsym)である遅延器３７となっている。
遅延時間(Ｔs)の遅延器２４の出力までは、図６と全く同様である。  遅延時間(Ｔsym)の遅延器３７により、加算器２６の出力信号が図６とでは異なる。
加算器２６の出力信号を図１０に示す。  １シンボル前の信号との差をとるので、直流成分が６４×｜Ｓ｜2×Δθとなり、図６の構成と同様に、クロック再生回路３６からの出力信号により、スイッチ回路２８を閉じることにより、６４×｜Ｓ｜2×Δθがループフィルタ２０に入力されるので、同様にキャリヤ再生が可能となる。
さらに、図１１に示したような構成でも実現ができる。  この構成は、図８に示した構成に対して、上記の図９と図６との関係と同様に、遅延時間(Ｔg)の遅延器２５が、遅延時間(Ｔsym)の遅延器３７になっているのを除いて、まったく同じである。  動作に関しても、図９と図６との関係と同様で、加算器３４の出力信号の直流成分が６４×｜Ｓ｜2×Δθとなり、図８の構成と同様に、クロック再生回路３６からの出力信号により、スイッチ回路２８を閉じることにより、６４×｜Ｓ｜2×Δθがループフィルタ２０に入力され、同様にキャリヤ再生が可能となる。
【００１６】
【発明の効果】
本発明の方式は、図１に示したように簡単な構成でキャリヤ再生機能が実現できる。  さらに、遅延時間(Ｔｖ)の遅延器から減算を行う加算器および絶対値変換器、最大値位置検出器は、クロック再生回路と共用ができ、回路規模を大幅に低減できる。  その他の構成についても、比較的簡単な構成でキャリヤ再生機能が実現可能である。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すブロック図
【図２】ＯＦＤＭ復調器の全体構成を表すブロック図
【図３】ＯＦＤＭ信号の説明図
【図４】本発明の第１の実施例の説明をするための波形図
【図５】本発明の第２の実施例を示すブロック図
【図６】本発明の第３の実施例を示すブロック図
【図７】本発明の第３の実施例の説明をするための波形図
【図８】本発明の第４の実施例を示すブロック図
【図９】本発明の第５の実施例を示すブロック図
【図１０】本発明の第５の実施例の説明をするための波形図
【図１１】本発明の第６の実施例を示すブロック図
【符号の説明】
１：帯域制限フィルタ、２：ＡＤコンバータ、３，４：乗算器、５，６：ローパスフィルタ、７：位相シフタ、８：搬送波発生器、９：シリアル／パラレル変換器、１０：ＦＦＴ演算器、１１：識別器、１２：パラレル／シリアル変換器、１３：タイミング位置検出器、１４：タイミング発生器、１５：スイッチ回路、１６：クロック発生器、１７：Ｃｐ選択回路、１８：検波器、１９：位相誤差検出器、２０：ループフィルタ、２１，２４，２５，３２，３３，３７：遅延器、２２：複素数乗算器、２３，２６，３１，３４：加算器、２７：虚数部選択回路、２８：スイッチ回路、２９，３５：絶対値変換器、３０：最大値位置検出器、３６：クロック再生回路。
【図１】
0003761450.tif 000002
【図２】
0003761450.tif 000003
【図３】
0003761450.tif 000004
【図４】
0003761450.tif 000005
【図５】
0003761450.tif 000006
【図６】
0003761450.tif 000007
【図７】
0003761450.tif 000008
【図８】
0003761450.tif 000009
【図９】
0003761450.tif 000010
【図１０】
0003761450.tif 000011
【図１１】
0003761450.tif 000012