(57)【特許請求の範囲】
【請求項１】
半導体チップと、
前記半導体チップを上面で支持するとともに、下面にマトリックス状に配設された実装用電極と、前記半導体チップ上の電極と前記実装用電極とを接続する配線を有し、保護樹脂により上面が封止された基板と、を備え、
前記実装用電極は、前記基板の下面に形成された凹部内に埋め込まれたはんだバンプでなり、
前記基板は、印刷配線板との実装時に、この印刷配線板の配線上に設けられた溶融はんだペーストを前記凹部内に導く手段を含み、
前記手段は、前記はんだバンプの表面に形成された溝でなり、前記はんだバンプの溶融前に、溶融したはんだペーストを前記凹部内に導き、
前記溝は、平面視において格子形状をなすことを特徴とする半導体装置。
【請求項２】
前記溝は、印刷配線板との実装時に、溶融したはんだペーストが毛細管現象で前記凹部に流れ込むことを可能にするサイズであることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記溝は１以上のアスペクト比を有することを特徴とする請求項１または２に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、半導体チップの面積に近い実装面積を有するチップサイズパッケージ（Ｃhip Ｓize Ｐackage）に関する。
【０００２】
【従来の技術】
高集積度化が進む半導体装置については、電子機器への実装に際して小型化・多ピン化の要求がますます強くなっており、これに応えるため、２次元にピンを配列した表面実装のパッケージング技術が盛んに開発されている。特に、半導体チップの面積に近いパッケージの裏面にはんだボールをマトリックス状に形成し、これによりプリント基板に直接はんだ付けするＢＧＡパッケージは、低容量・低インダクタンスという電気的特性を有するため、低コスト向きパッケージとして、広く用いられている。
【０００３】
ここで、従来の技術によるＢＧＡパッケージについて図面を参照しながら説明する。
【０００４】
図４は、従来の技術によるＢＧＡパッケージの一例を備えた印刷回路板６０の略示正面図である。
【０００５】
同図に示すように、印刷回路板６０は、半導体パッケージ５０と印刷配線板２０とを備えている。半導体パッケージ５０は、上面にリード配線（図示せず）が形成されたセラミック等でなる基板５８の上面の略中央に半導体チップ１が搭載され、半導体チップの上面に備えられた外部電極パッドがボンディングワイヤ２によりリード配線と接続されている。基板５８と半導体チップは、上面全体が樹脂封止され、外部環境による物理的・化学的影響から保護されている。基板５８の下面には、実装用電極であるはんだボール５４がマトリックスをなすように配設され、基板５８の内部に形成された内層配線と基板５８上のリード配線とボンディングワイヤを介して半導体チップ１の外部電極パッドと接続されている（図示せず）。
【０００６】
印刷配線板２０は、内部および上面に金属配線が設けられ、多層配線の構造を有している。上面の金属配線の半導体パッケージ５０のはんだボール５４との接続位置には、はんだペースト６が印刷されている。
【０００７】
印刷回路板６０は、同図に示すように、半導体パッケージのはんだボール５４の下に印刷配線板２０を配置し、リフローによりはんだボールを再溶融させて半導体パッケージを印刷配線板２０に接続させることにより、形成される。
【０００８】
このように、図４に示す印刷回路板は、チップサイズに近い占有面積を有する半導体パッケージを印刷配線板に直接はんだ付けすることにより形成することができるため、前述したとおり、低容量・低インダクタンスという電気的特性を有する上、低コスト・小型・軽薄の印刷回路板として広く利用されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、近年、半導体実装について小型化・薄型化の要望がさらに強くなっている。特に、コンピュータ機器の分野においては、モバイルコンピュータの需要が増大するとともに、半導体の実装体積、特に実装時の厚みをより一層縮小したいとの要望がますます強くなってきている。
【００１０】
図４に示す従来の印刷回路板６０については、占有面積はＣＳＰの構造により十分小型化が達成されているが、その厚みについて説明すると、全体の厚みＴallは、Ｔａ（プリント基板５の厚み）＋Ｔｂ（はんだペースト６の厚み）＋Ｔｃ（はんだボール５４の厚み）＋Ｔｄ（パッケージ基板５８の厚み）＋Ｔｅ（半導体チップ１の厚み）＋Ｔｆ（半導体チップ上の樹脂３の厚み）となっている。
【００１１】
しかし、全体の厚みのうち、多くの部分を占める、半導体チップ１の厚みＴｅ、各基板５，５８の厚みＴａおよびＴｄについては、ほぼ極限近くにまで既に薄型化されている。
【００１２】
従って、従来の技術による構造では、実装体積をこれ以上小さくことが不可能であり、さらに小さくするためには、印刷回路板の構造自体を変更する必要があった。
【００１３】
本発明は、上記事情に鑑みてなされたものであり、その目的は、実装時の厚みを極めて薄くすることができる半導体装置を提供することにある。
【００１４】
【課題を解決するための手段】
本発明は以下の手段により上記課題の解決を図る。
即ち、本発明によれば、
半導体チップと、
前記半導体チップを上面で支持するとともに、下面にマトリックス状に配設された実装用電極と、前記半導体チップ上の電極と前記実装用電極とを接続する配線を有し、保護樹脂により上面が封止された基板と、を備え、
前記実装用電極は、前記基板の下面に形成された凹部内に埋め込まれたはんだバンプでなり、
前記基板は、印刷配線板との実装時に、この印刷配線板の配線上に設けられた溶融はんだペーストを前記凹部内に導く手段を含み、
前記手段は、前記はんだバンプの表面に形成された溝でなり、前記はんだバンプの溶融前に、溶融したはんだペーストを前記凹部内に導き、
前記溝は、平面視において格子形状をなすことを特徴とする半導体装置が提供される。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、以下の各図において、図４と同一の部分には同一の参照番号を付してその説明を適宜省略する。本発明は、図１に示す半導体パッケージ１０の基板８に形成された電極パッドの構成にその特徴がある。
【００１８】
図１は、本発明にかかる半導体装置の実施の一形態を含む印刷回路板を示す略示断面図である。
【００１９】
同図に示す印刷回路板３０は、図４と同一の印刷配線板２０と半導体パッケージ１０とを備えている。
【００２０】
半導体パッケージ１０は、図４に示す半導体パッケージ５０と同様に、上面の略中央に半導体チップ１を搭載し、ボンディングワイヤ２を介して上面の周辺部に形成されたリード配線（図示せず）が半導体チップ１の上面に形成された外部電極パッド（図示せず）に接続されたセラミック等でなる基板８を備えている。
【００２１】
基板８の下面には、所定の間隔でマトリックスをなすように凹部９が設けられている。この凹部９の内部には、はんだ４が埋め込まれており、基板８の内部に形成されたスルーホール（図示せず）を介して上面のリード配線に接続されている。
【００２２】
この凹部９内に形成されたはんだ４の表面部、即ち、基板８の底面付近には、深くかつ幅が狭い複数の溝７が形成されている。この溝７の形状について図２および図３を参照しながら説明する。
【００２３】
図２は、図１に示す半導体装置の円Ｃで囲む領域の部分拡大図である。
図２に示すように、溝７は、凹部９内に形成されたはんだ４の表面部において本実施形態では図１の断面方向に沿って７本形成されている。溝７は、幅ｗ、深さｄを有するように形成され、そのアスペクト比（深さｄ／幅ｗ）は大きく、例えば、１以上の大きさとなっている。
【００２４】
図３は、図１に示す半導体パッケージ３０の底面図である。
図３に示すように、溝７は、凹部９内に埋め込むように形成されたはんだ４の表面部に所定の間隔をもって相互に直交するようにＸ方向に７本、Ｙ方向に７本形成され、平面視において格子形状をなすように形成されている。この溝７は、例えば、溶融したはんだ４を凹部９内に埋め込む時に、この凹部９の配置に対応して配設された、網目形状をなす融点の高い金属突出部を備えた金型をプレスすることにより形成する。
【００２５】
このように基板８の底面の凹部９内に形成されたはんだ４と格子形状の溝７が有する作用について図１を再び参照しながら説明する。
【００２６】
印刷回路板２０の上に、はんだペースト６がはんだ４に対応するように位置決めして半導体パッケージ１０を搭載し、印刷回路板２０の側から加熱することにより、凹部９内のはんだ４が再溶融する前に印刷回路板２０のはんだペースト６が先に溶融してはんだ４の表面部に形成された溝７に進入する。溝７は、大きなアスペクト比、例えば１以上で形成されているため、毛細管現象が発生し、溶融したはんだペースト６が溝７の奥深く進入していく。はんだペースト６の大部分が溝７の中にとけ込んだ時点ではんだ４が再溶融を始め、はんだペースト６が形成されていた領域のプリント基板５上の図示しない配線に接合する。加熱の工程が終了すると、はんだ４がプリント基板５上の配線に間隙を残すことなく接合するので、半導体パッケージ１０がプリント基板５に密接に固着されるとともに、半導体チップ１の外部電極パッドがボンディングワイヤ２、基板８のスルーホールおよびはんだ４を介してプリント基板５の配線と接続される。さらに、はんだペースト６が凹部９内に溶融してはんだ４とともに固化しているので、半導体パッケージ１０はさらに強固にプリント基板５に固着する。
【００２７】
この結果、形成された配線回路板３０全体の厚みＴallは、Ｔａ（プリント基板５の厚み）＋Ｔｄ（パッケージ基板８の厚み）＋Ｔｅ（半導体チップ１の厚み）＋Ｔｆ（半導体チップ１上の樹脂３の厚み）となり、従来の技術と比較してＴｂ（はんだペースト６の厚み）＋Ｔｃ（はんだボール５４の厚み）の分だけ薄くすることが可能になる。
【００２８】
このように、本実施形態にかかる半導体パッケージ１０は、底面に形成した凹部９内にはんだ４を埋め込み、印刷配線板２０のはんだペースト６をこの凹部９内に溶融時に導くので、プリント基板５との間で間隙を残すことなく密接に接合する。これにより、全体の厚みが薄い印刷回路板３０を提供することができる。
【００２９】
また、凹部９内のはんだ４の表面部にアスペクト比が大きい溝７を平面視において格子形状をなすように形成しているので、印刷配線板２０のはんだペースト６をその溶融時に毛細管現象により凹部９の奥深くまで進入させることができる。これにより、はんだ接合の強度をさらに強化させるので、半導体パッケージ１０をプリント基板５に安定的に固着させることができる。
【００３０】
以上、本発明の実施の一形態について説明したが、本発明は、上記実施の形態に限るものではなく、その要旨を逸脱しない範囲で種々変形して適用することができる。上述の実施形態では、平面視において格子形状の溝７を形成した場合について説明したが、この形状に限ることなく、大きなアスペクト比を有するものであれば、他の形状でも、毛細管現象によりはんだペースト６を凹部９内に導くことができる。
【００３１】
【発明の効果】
以上詳述したとおり、本発明は以下の効果を奏する。
即ち、本発明にかかる半導体装置によれば、基板の下面に形成された凹部内に埋め込まれたはんだバンプでなる実装用電極を備えているので、実装時にはんだペーストのみの間隙で印刷配線板と接合する半導体パッケージが提供される。これにより、従来基板下面に配置されたはんだボール分の厚みが解消するので、実装時の厚みを極めて薄くすることができる。
【００３２】
また、印刷配線板の配線上に設けられた溶融はんだペーストを上記凹部内に導く手段を上記基板が備えている場合は、実装時に間隙を残すことなく印刷回路板と接合する半導体パッケージが提供される。これにより、実装時の厚みをさらに薄くすることができる。
【００３３】
また、上記手段が上記はんだの表面に形成された溝でなる場合は、上記はんだの溶融前に印刷回路板の溶融はんだペーストが毛細管現象により、上記凹部内に進入するので、上記効果に加え、接合強度の強い半導体パッケージが提供される。
【００３４】
さらに、上記溝が平面視において格子形状をなす場合は、溶融はんだペーストを確実に上記凹部内に導くので、実装時の厚みを極限まで薄くできる上、さらに接合強度の強い半導体パッケージが提供される。
【図面の簡単な説明】
【図１】本発明にかかる半導体装置の実施の一形態を含む印刷回路板を示す略示断面図である。
【図２】図１に示す半導体装置の円Ｃで囲む領域の部分拡大図である。
【図３】図１に示す半導体装置の底面図である。
【図４】従来の技術によるＢＧＡパッケージの一例を備えた印刷回路板の略示正面図である。
【符号の説明】
１  半導体チップ
２  ボンディングワイヤ
３  樹脂
４  はんだ
５  プリント基板
６  はんだペースト
７  溝
８，５８  基板
９  凹部
１０  半導体装置
１１  電極パッド
１２  リード配線
１３  ボンディングワイヤ
１４  封止樹脂
１５  内層配線
２０  印刷配線板
３０，６０  印刷回路板
５４  はんだボール
【図１】
0003834424.tif 000002
【図２】
0003834424.tif 000003
【図３】
0003834424.tif 000004
【図４】
0003834424.tif 000005