(57)【特許請求の範囲】
【請求項１】
サーミスタ素体表面に電極を形成してなるサーミスタの製造方法において、
サーミスタ素体の少なくとも電極が形成される表面を研磨する工程と、
前記研磨されたサーミスタ素体の表面に下地金属層を形成する工程と、
前記下地金属層の上にフォトレジストを付与し、フォトマスクを用いて露光、現像しフォトレジストをパターニングする工程と、
前記パターニングされたフォトレジストにより囲まれた、前記下地金属層が露出している領域の上に電極層を形成する工程と、
有機溶剤により前記フォトレジストを除去し、強酸を用いて前記電極層で被覆されていない前記下地金属層を除去することにより、前記下地金属層と前記電極層とからなる前記電極を形成する工程とを備えることを特徴とするサーミスタの製造方法。
【請求項２】
前記サーミスタ素体の研磨された面に薄膜電極を形成するにあたり、該薄膜電極として、第１，第２のスパイラル状の薄膜電極を並行するように形成することを特徴とする、請求項１に記載のサーミスタの製造方法。
【請求項３】
前記サーミスタ素体表面に電極を形成する面が、サーミスタ素体を挟んで表裏対向された一対の面であり、前記薄膜電極として、サーミスタ素体の表裏一対の面にそれぞれ第１，第２のスパイラル状の薄膜電極を形成することを特徴とする、請求項１に記載のサーミスタの製造方法。
【請求項４】
前記サーミスタが、正特性サーミスタまたは負特性サーミスタである、請求項１〜３の何れかに記載のサーミスタの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ヒータ、温度検出素子、回路保護用素子等に用いられるサーミスタの製造方法に関し、より詳細には、電極形状及び電極の形成工程が改良されたサーミスタの製造方法に関する。
【０００２】
【従来の技術】
例えば、ＰＴＣサーミスタでは、そのサーミスタ機能による動作前における回路上の抵抗分を考慮する必要性をなくすために、低抵抗化が強く求められている。
【０００３】
しかしながら、半導体セラミックスを用いたＰＴＣサーミスタでは、低抵抗化が困難であり、サーミスタ素子の比抵抗は２Ω・ｃｍ程度が限界であった。従って、０．１Ω以下の低抵抗を実現するには、電極面積を極端に大きくしたり、サーミスタ素体の厚みを極端に薄くしなければならなかった。しかしながら、電極面積を大きくした場合には素子の寸法が大きくなるという問題があり、他方、サーミスタ素体の厚みを薄くした場合には機械的強度が低下することになる。
【０００４】
そこで、上記問題を解決するものとして、特開平５−３１５０５３号公報には、螺旋状の電極を形成してなるＰＴＣサーミスタ発熱装置が開示されている。この先行技術に記載のＰＴＣサーミスタ発熱装置を、図６を参照して説明する。
【０００５】
ＰＴＣサーミスタ発熱装置３１は、チタン酸バリウム系半導体セラミックスのようなセラミックスよりなる板状のサーミスタ素体３２の上面に、スパイラル状に電極３３，３４を形成した構造を有する。電極３３，３４は、サーミスタ素体３２の上面３２ａにおいて、並行するようにスパイラル状に配置されている。
【０００６】
上記サーミスタ発熱装置１では、サーミスタ素体３２の中央部分に近くなる程抵抗値が高くなるため、外周付近において電流が流れ易くなり、中央付近では相対的に流れ難くなる。他方、通電により発熱するジュール熱は、中央部でこもり易く、外周部では放散され易い傾向がある。従って、素子全体として均一に加熱されることになり、繰り返し使用したとしても、熱膨張収縮のストレスに起因する素子の破壊が抑制され、それによって薄型のサーミスタ装置を提供し得るとされている。
【０００７】
【発明が解決しようとする課題】
しかしながら、図６に示した正特性サーミスタ発熱装置３１では、電極３３，３４は、溶射、印刷焼付もしくはメッキなどにより形成されているため、電極形状の精度が十分でなかった。そのため、より一層の低抵抗化には限界があった。
【０００８】
本発明の目的は、上述した先行技術の欠点を解消し、より一層低抵抗のサーミスタを確実に得ることを可能とするサーミスタの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、サーミスタ素体表面に電極を形成してなるサーミスタの製造方法において、サーミスタ素体の少なくとも電極が形成される表面を研磨する工程と、前記研磨されたサーミスタ素体の表面に下地金属層を形成する工程と、前記下地金属層の上にフォトレジストを付与し、フォトマスクを用いて露光、現像しフォトレジストをパターニングする工程と、前記パターニングされたフォトレジストにより囲まれた、前記下地金属層が露出している領域の上に電極層を形成する工程と、有機溶剤により前記フォトレジストを除去し、強酸を用いて前記電極層で被覆されていない前記下地金属層を除去することにより、前記下地金属層と前記電極層とからなる前記電極を形成する工程とを備えることを特徴とする。
【００１０】
また、本発明のサーミスタの製造方法においては、上記薄膜電極の形成態様は、適宜変更することができ、請求項２に記載の発明では、前記サーミスタ素体の研磨された面に薄膜電極を形成するにあたり、該薄膜電極として、第１，第２のスパイラル状の薄膜電極を並行するように形成することを特徴とし、他方、請求項３に記載の発明では、前記サーミスタ素体表面に電極を形成する面が、サーミスタ素体を挟んで表裏対向された一対の面であり、前記薄膜電極として、サーミスタ素体の表裏一対の面にそれぞれ第１，第２のスパイラル状の薄膜電極を形成することを特徴とする。
【００１１】
また、請求項４に記載の発明は、サーミスタが、正特性サーミスタまたは負特性サーミスタであることを特徴とする。
【００１２】
【発明の実施の形態】
以下、図面を参照しつつ本発明の非限定的な実施例を説明することにより本発明を明らかにする。
【００１３】
（第１の実施例）
図１は、本発明の第１の実施例の製造方法に従って得られるサーミスタの斜視図であり、図２及び図３は該サーミスタの製造工程を説明するための断面図である。
【００１４】
図１に示すように、本実施例で得られるサーミスタ１は、矩形板状のサーミスタ素体２の上面２ａ上にスパイラル状の電極３，４を並行するように形成した構造を有する。
【００１５】
サーミスタ素体２は、例えばチタン酸バリウム系半導体セラミックスのような従来より公知のサーミスタを構成するための半導体セラミック材料を用いて構成される。サーミスタ素体２の上面に形成される電極３，４は、スパイラル状の形状を有し、かつ互いに並行に巻回されている。
【００１６】
電極３，４は、Ａｕ、Ａｌ、Ｎｉ、Ａｇ、Ｃｕもしくはこれらの合金等の適宜の金属で構成され、また複数の金属層を積層したものであってもよい。
本実施例の特徴は、上記サーミスタ素体２上に電極３，４を形成する工程が改良されていることにある。
【００１７】
製造に際しては、先ず、チタン酸バリウム系半導体セラミックスのような半導体セラミック材料粉末を乾式成形法により成形し、サーミスタ２を得るための成形体を得、該成形体を焼成することによりサーミスタ素体２を得る。なお、サーミスタ素体２を得る工程については上記に限定されず、適宜の成形方法を採用し得る。
【００１８】
次に、サーミスタ素体２の上面２ａを、例えば粒度＃６００のＳｉＣからなる研磨材を用いて研磨する。次に、研磨されたサーミスタ素体２を洗浄し、しかる後、図２（ａ）に示すように、下地となる金属層５を上面２ａの全面に蒸着により形成する。金属層５は、例えば、Ｃｒ、Ｔｉ、Ｐｄ、Ｃｕ、Ｎｉなどの適宜の金属もしくは合金により構成することができる。
【００１９】
次に、金属層５上に、例えばフェノールノボラック系樹脂からなるポジ型フォトレジスト材を全面に付与し、フォトマスクを用いて露光し、現像し、図２（ｂ）に示すように、パターニングされたフォトレジスト材６を得る。この場合、パターニングは、図１に示した電極３，４が形成されている部分を除いて上面にフォトレジスト材６が配置されるように行われる。従って、フォトレジスト材６で囲まれた領域７が、上述した電極３，４が形成されている領域に相当する。
【００２０】
次に、領域７に、Ａｕを電解メッキし、Ａｕからなる電極層８を形成する。この電極層８は、図２では、略図的に示しているが、図１に示す電極３，４が形成されている部分に形成されている。
【００２１】
次に、有機溶剤を用いてレジスト材６を除去し（図３（ａ））、さらにＨＮＯ3 などの強酸を用いてＡｕからなる電極層８で被覆されていない部分において金属層５を除去する。このようにして、図３（ｂ）に示すように、サーミスタ素体２の上面２ａ上に、電極３，４に相当する電極が、下地金属層５’とＡｕからなる電極層８との積層構造を有するように構成される。
【００２２】
本実施例では、サーミスタ素体２の上面２ａを研磨した後、フォトリソグラフィにより電極３，４が形成される。従って、研磨により電極形成面であるサーミスタ素体２の上面２ａが平坦化され、かつ平坦化された上面２ａにフォトリソグラフィにより電極３，４が形成されるので、電極３，４の形状を高精度に制御することができる。
【００２３】
よって、電極３，４の幅を細くしたり、電極３，４間の間隙を狭くし、巻回数を増大させることができる。そのため、巻回数を増大させて電極間間隙を狭めた場合には、より一層低抵抗のサーミスタを構成することが可能となる。
【００２４】
（変形例）
上述した第１の実施例の製造方法では、矩形板状のサーミスタ素体２の上面２ａ状に、該サーミスタ素体２の上面２ａの平面形状に応じて略角環状に電極３，４が形成されていたが、本発明に係るサーミスタの製造方法では、電極及びサーミスタ素体の平面形状は上記実施例の構造に限定されるものではない。例えば、図４に示すサーミスタ１１のように、円板状のサーミスタ素体１２の上面に、略円環状に電極１３，１４を並行してスパイラル状に形成した構造であってもよい。
【００２５】
また、図５に示すサーミスタ２１のように、矩形板状のサーミスタ素体２２の上面に、第１，第２の電極２３，２４をスパイラル状にかつ互いに平行に形成し、他方主面（図示されない側の面）に、上面と同様に、第１，第２の電極２５，２６をスパイラル状にかつ互いに平行に形成した構造であってもよい。この場合、サーミスタ素体２２の側面に、表裏の第１の電極２３，２５同士及び第２の電極２４，２６同士を導通させる第１，第２の側面電極２７，２８を形成してもよい。
【００２６】
図４及び図５に示した何れのサーミスタを製造するにあたっても、上記実施例と同様に、先ずサーミスタ素体１２，２２の電極形成面を研磨した後に、電極をフォトリソグラフィにより形成する。従って、第１の実施例の場合と同様に、電極密度及び電極の巻回数の増大を図ることができ、低抵抗のサーミスタを安定に提供することができる。
【００２７】
（実験例１）
サーミスタ素体２として、チタン酸バリウム系半導体セラミックス（比抵抗３Ω・ｃｍ）からなり、平面形状が５×５ｍｍであり、厚みが１、２、３及び４ｍｍとされた４種類のサーミスタ素体２を用意し、粒度＃６００のＳｉＣ研磨剤により上面２ａを研磨した後、電極３，４を形成した。
【００２８】
電極３，４の形成に際しては、電極層８の材料としてＡｕに代えてＡｇを用いたことを除いては、図２及び図３を参照して説明した方法に従って行った。なお、電極３，４の幅と電極３，４間の間隙の合計が３００μｍとなるように、下記の表１に示す３種類の電極幅及び電極間距離で各サーミスタ素体の上面に電極３，４を形成し、サーミスタを得た。
【００２９】
上記のようにして得た各サーミスタの電極間抵抗を測定したところ、下記の表１に示す結果が得られた。
【００３０】
【表１】
0003823440.tif 000002
【００３１】
電極３，４が高精度に形成されるので、表１から明らかなように、スパイラル状の電極３，４を形成し、電極幅及び電極間距離を調整することにより、素子の面積を増大させることなく抵抗が非常に小さいサーミスタを得られることがわかる。
【００３２】
また、表１から、素子の厚みを４ｍｍと厚くすると、サーミスタ素体内の電界分布の影響で素子の厚みが薄いものより低抵抗のサーミスタを得ることができ、それによって低抵抗サーミスタの機械的強度の向上を図り得ることもわかる。
【００３３】
（実験例２）
次に、上記実験例１で用意した厚み４ｍｍのサーミスタ素体を用い、電極３，４として、電極３，４の幅を０．１ｍｍまたは０．０５ｍｍとし、電極間の間隙を０．００５〜１．０ｍｍの間で変化させて、それぞれ上記実験例と同様にしてサーミスタを作成し、サーミスタの抵抗値を測定した。結果を下記の表２に示す。
【００３４】
【表２】
0003823440.tif 000003
【００３５】
表２から明らかなように、電極間距離を０．０１ｍｍとすることにより、極めて低抵抗のサーミスタを得ることができ、しかも、その場合であっても、スパークが生じていないことがわかる。よって、上記実施例の方法に従って電極３，４を形成するにあたり、電極間距離を細くすることにより、低抵抗のサーミスタを安定に提供し得ることがわかる。
【００３６】
【発明の効果】
請求項１に記載の発明に係るサーミスタの製造方法では、サーミスタ素体の少なくとも電極が形成される表面を研磨しているため、電極形成面が平滑化され、この平滑化された研磨面上にフォトリソグラフィにより薄膜電極を形成しているため、電極の精度が著しく高められる。従って、薄膜電極における電極間距離を従来に比べて狭くし得るため、より一層低抵抗のサーミスタを安定に提供することが可能となる。
【００３７】
また、電極幅及び電極間距離を制御することにより、低抵抗のサーミスタを得ることができるため、サーミスタ素体面の寸法を大きくすることなく低抵抗のサーミスタを提供することが可能となり、それによって低抵抗のサーミスタの機械的強度の向上も図り得る。
【００３８】
請求項２に記載の発明では、サーミスタ素体の研磨面に、第１，第２のスパイラル状薄膜電極が並行するように形成されているので、研磨に際してはサーミスタ素体の１つの面のみを研磨するだけでよく、電極形成に際しても、１つの研磨面においてのみフォトリソグラフィにより電極を形成すればよいため、製造工程を煩雑化させることなく低抵抗のサーミスタを容易に得ることができる。
【００３９】
請求項３に記載の発明によれば、サーミスタ素体に電極を形成する面が、サーミスタ素体を挟んで表裏対向された一対の面であり、薄膜電極として、サーミスタ素体の表裏一対の面にそれぞれ第１，第２の薄膜電極を形成しているので、各研磨面における薄膜電極をより一層高密度に形成することができ、低抵抗のサーミスタの小型化を進めることが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例で得られるサーミスタを説明するための斜視図。
【図２】（ａ）〜（ｃ）は、第１の実施例の製造方法においてサーミスタ素体上に電極を形成する工程を説明するための各断面図。
【図３】（ａ）及び（ｂ）は、それぞれ、第１の実施例において、レジスト材を除去し、スパイラル状の電極を形成する工程を説明するための各断面図。
【図４】本発明のサーミスタの製造方法で得られるサーミスタの他の例を説明するための平面図。
【図５】本発明に係るサーミスタの製造方法で得られるサーミスタのさらに他の例を説明するための平面図。
【図６】従来のサーミスタの一例を示す斜視図。
【符号の説明】
１…サーミスタ
２…サーミスタ素体
２ａ…研磨される面としての上面
３，４…薄膜電極
１１…サーミスタ
１２…サーミスタ素体
１３，１４…第１，第２のスパイラル状の薄膜電極
２１…サーミスタ
２２…サーミスタ素体
２３，２５…第１のスパイラル状薄膜電極
２４，２６…第２のスパイラル状薄膜電極
【図１】
0003823440.tif 000004
【図２】
0003823440.tif 000005
【図３】
0003823440.tif 000006
【図４】
0003823440.tif 000007
【図５】
0003823440.tif 000008
【図６】
0003823440.tif 000009