(57)【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との各交差に対応して配設された画素を駆動する電気光学装置の駆動方法において、
１フィールドを複数のサブフィールドに分割し、
当該分割したサブフィールドにおいて、前記電気光学装置に用いられる電気光学材料に印加される実効電圧における前記画素の透過率または反射率が０％から変化するときの閾値相当の実効電圧を印加するためのサブフィールドと、前記画素の階調を示す階調データの重みに応じた期間を有するサブフィールドと、を設定し、
前記複数のサブフィールドの各々を単位として、前記画素をオン状態またはオフ状態とするともに、前記閾値相当の実効電圧を印加するためのサブフィールド及び前記階調データの重みに応じた期間を有するサブフィールドの先頭タイミングを前記走査線毎にシフトさせた
ことを特徴とする電気光学装置の駆動方法。
【請求項２】
各サブフィールドにおいて、前記閾値相当の実効電圧を印加するためのサブフィールド及び前記階調データの重みに応じた期間を有するサブフィールドの先頭タイミングが到来している走査線を所定の順番で選択する一方、
当該サブフィールドにおける、ある１本の走査線の選択と、その次のサブフィールドにおける、それに隣接する走査線の選択とを、互いに同一番目の水平走査期間にて行う
ことを特徴とする請求項１に記載の電気光学装置の駆動方法。
【請求項３】
複数の走査線を所定の本数毎にブロック化し、各サブフィールドにおいて、前記各ブロックを所定の順番で選択するとともに、選択されたブロック内において、前記閾値相当の実効電圧を印加するためのサブフィールド及び前記階調データの重みに応じた期間を有するサブフィールドの先頭タイミングが到来している走査線を所定の順番で選択する一方、
当該サブフィールドにおける、ある１本の走査線の選択と、その次のサブフィールドにおける、それに隣接する走査線の選択とを、互いに同一番目の水平走査期間にて行う
ことを特徴とする請求項１に記載の電気光学装置の駆動方法。
【請求項４】
複数の走査線と複数のデータ線との各交差に対応して配設された画素
を駆動する電気光学装置の駆動回路において、
１フィールドを複数のサブフィールドに分割し、
当該分割したサブフィールドにおいて、前記電気光学装置に用いられる電気光学材料に印加される実効電圧における前記画素の透過率または反射率が０％から変化するときの閾値相当の実効電圧を印加するためのサブフィールドと、前記画素の階調を示す階調データの重みに応じた期間を有するサブフィールドと、を設定し、
前記閾値相当の実効電圧を印加するためのサブフィールド及び前記階調データの重みに応じた期間を有するサブフィールドの先頭タイミングを、前記走査線毎にシフトさせるとともに、前記各サブフィールドにおいて、前記閾値相当の実効電圧を印加するためのサブフィールド及び前記階調データの重みに応じた期間を有するサブフィールドの先頭タイミングが到来している走査線を所定の順番で選択する走査線駆動回路と、
前記走査線駆動回路により選択された画素に対して、前記複数のサブフィールドの各々を単位として当該画素のオン状態またはオフ状態を指示するデータを、対応するデータ線を介して供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置の駆動回路。
【請求項５】
複数の走査線と複数のデータ線との各交差に対応して配設されるスイッチング素子と、前記スイッチング素子に接続された画素電極とを有する画素と、を備えた電気光学装置において、
１フィールドを複数のサブフィールドに分割し、
当該分割したサブフィールドにおいて、前記電気光学装置に用いられる電気光学材料に印加される実効電圧における前記画素の透過率または反射率が０％から変化するときの閾値相当の実効電圧に応じた電圧を印加するためのサブフィールドと、前記画素の階調を示す階調データの重みに応じた期間を有するサブフィールドと、を設定し、
前記閾値相当の実効電圧を印加するためのサブフィールド及び前記階調データの重みに応じた期間を有するサブフィールドの先頭タイミングを、前記走査線毎にシフトさせるとともに、前記各サブフィールドにおいて、前記閾値相当の実効電圧を印加するためのサブフィールド及び前記階調データの重みに応じた期間を有するサブフィールドの先頭タイミングが到来している走査線を所定の順番で選択する走査線駆動回路と、
前記走査線駆動回路により選択された画素に対して、前記複数のサブフィールドの各々を単位として当該画素のオン状態またはオフ状態を指示するデータを、対応するデータ線を介して供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置。
【請求項６】
前記画素は、前記画素電極と対向電極とを前記電気光学材料を介在させて対向させ、前記対向電極に印加される電圧レベルを所定の期間毎に反転させるとともに、この反転に応じて、前記画素のオン状態またはオフ状態を指示するデータの電圧を、
前記対向電極に印加される電圧レベルを基準として反転させる
ことを特徴とする請求項５に記載の電気光学装置。
【請求項７】
前記対向電極に印加される電圧レベルを一定とするとともに、前記画素のオン状態またはオフ状態を指示するデータの電圧を、前記対向電極に印加される電圧レベルを基準として、所定の期間毎に反転させる
ことを特徴とする請求項５に記載の電気光学装置。
【請求項８】
請求項５乃至７にいずれか記載の電気光学装置を備える
ことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、時間軸における変調により階調表示を行う電気光学装置の駆動方法、その駆動回路、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に代わるディスプレイデバイスとして、各種情報処理機器や液晶テレビなどの表示部に広く用いられている。ここで、従来の電気光学装置は、例えば、マトリクス状に配列した画素電極や、この画素電極に接続されたスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板の間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、ある１本の走査線を選択すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介し画素電極に対して、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化する。このため、画素毎に濃度が変化するので、階調表示することが可能となる。
【０００３】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、各走査線を順次選択するとともに、第２に、選択された走査線と交差する画素に、当該画素の階調に応じた電圧を有する画像信号を、対応するデータ線に印加する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００４】
【発明が解決しようする課題】
しかしながら、データ線に印加される画像信号は、画素の階調に対応する電圧、すなわちアナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなどが必要となるので、装置全体のコスト高を招致してしまう。さらに、これらのＤ／Ａ変換回路・オペアンプなどの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難となり、特に高精細な表示を行う場合に顕著となるという問題がある。また、Ｄ／Ａ変換回路やオペアンプ等による消費電力の増加等の問題もある。
【０００５】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、高品質・高精細な階調表示や低消費電力化が可能な電気光学装置、その駆動方法、その駆動回路、さらには、この電気光学装置を用いた電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本件第１の発明は、複数の走査線と複数のデータ線との各交差に対応して配設された画素を駆動する電気光学装置の駆動方法において、１フィールドを複数のサブフィールドに分割し、当該分割したサブフィールドにおいて、前記電気光学装置に用いられる電気光学材料に印加される実効電圧における前記画素の透過率または反射率が０％から変化するときの閾値相当の実効電圧を印加するためのサブフィールドと、前記画素の階調を示す階調データの重みに応じた期間を有するサブフィールドと、を設定し、前記複数のサブフィールドの各々を単位として、前記画素をオン状態またはオフ状態とするともに、前記閾値相当の実効電圧を印加するためのサブフィールド及び前記階調データの重みに応じた期間を有するサブフィールドの先頭タイミングを前記走査線毎にシフトさせたことを特徴とする。
【０００７】
この第１の発明によれば、１フィールドにおいて、画素のオンまたはオフの期間が、当該画素の階調を示す階調データに応じて時間軸上の変調（パルス幅変調ともいう）が行われる結果、実効値制御による階調表示されることになる。この際、各サブフィールドにおいては、画素がオンまたはオフするだけであるので、画素への指示信号は、データ（すなわち、ＬレベルまたはＨレベルしか取り得ないデジタル信号）で済み、アナログ信号の処理回路が不要となる。したがって、第１の発明によれば、Ｄ／Ａ変換回路やオペアンプなどが不要となる上に、これらの回路特性や、各種の配線抵抗などの不均一性に起因する表示ムラを抑えることが可能となる。また、低消費電力化も可能となる。
【０００８】
さらに、第１の発明によれば、階調データに対する重みの基準時が、走査線毎に、かつ、サブフィールド毎にシフトしているので、各サブフィールドにおいて走査線のすべてを順番に選択する必要がなく、重みの基準時が到来している走査線のみを選択すれば足りる。このため、１サブフィールドにおけるデータの転送レートを低減することが可能となる。
【０００９】
なお、本発明において、階調データに対する重みの基準時とは、図７に示されるように、１フィールド１ｆをサブフィールドｓｆ１〜ｓｆ１７に分割するとともに、画素の階調を示す階調データの各ビットに対して、そのビットが指示する階調の重みに応じたパルス幅期間に相当するサブフィールド数をそれぞれ割り当てた場合に、その割り当てた各期間のうち、例えば先頭のタイミングをいう。ここで、画素の階調を指示する場合には、必ず２値的な階調データで指示を行うが、その階調データと実際の表示階調とは、１対１に対応しない場合があるので（例えば、階調データが４ビットでも、特定のビットを無視することよって８階調表示しか行わない場合があり得るので）、また、後述する実施形態で説明するように、階調データ以外の補正ビットｈにもサブフィールドを割り当てる場合もあるので、本発明では、単に、階調データに対する重みの基準時と表現した。
【００１０】
また、本発明において、１フィールドとは、水平走査信号および垂直走査信号に同期して水平走査および垂直走査することにより、１枚のラスタ画像を形成するのに要する期間という意味である。したがって、ノンインターレース方式などにおける１フレームも、本発明にいう１フィールドに相当する。
【００１１】
さて、第１の発明では、走査線を選択する順番が各サブフィールドにわたって異なるため、重みの基準時が到来している走査線を順番に単純に選択するだけでは、画素がオンまたはオフする期間も走査線毎に異なってしまう場合がある。そこで、第１の発明では、各サブフィールドにおいて、前記閾値相当の実効電圧を印加するためのサブフィールド及び前記階調データの重みに応じた期間を有するサブフィールドの先頭タイミングが到来している走査線を所定の順番で選択する一方、当該サブフィールドにおける、ある１本の走査線の選択と、その次のサブフィールドにおける、それに隣接する走査線の選択とを、互いに同一番目の水平走査期間にて行うことを特徴とする態様が望ましい。この態様によれば、画素がオンまたはオフする期間を、各走査線（に位置する画素）にわたって揃えることができる。
【００１２】
また、このようにオンまたはオフ期間を揃えることは、複数の走査線を所定の本数毎にブロック化し、各サブフィールドにおいて、前記各ブロックを所定の順番で選択するとともに、選択されたブロック内において、前記閾値相当の実効電圧を印加するためのサブフィールド及び前記階調データの重みに応じた期間を有するサブフィールドの先頭タイミングが到来している走査線を所定の順番で選択する一方、当該サブフィールドにおける、ある１本の走査線の選択と、その次のサブフィールドにおける、それに隣接する走査線の選択とを、互いに同一番目の水平走査期間にて行うことを特徴とする態様でも可能である。
【００１３】
次に、上記目的を達成するために、本件第２の発明は、複数の走査線と複数のデータ線との各交差に対応して配設された画素を駆動する電気光学装置の駆動回路において、１フィールドを複数のサブフィールドに分割し、当該分割したサブフィールドにおいて、前記電気光学装置に用いられる電気光学材料に印加される実効電圧における前記画素の透過率または反射率が０％から変化するときの閾値相当の実効電圧を印加するためのサブフィールドと、前記画素の階調を示す階調データの重みに応じた期間を有するサブフィールドと、を設定し、前記閾値相当の実効電圧を印加するためのサブフィールド及び前記階調データの重みに応じた期間を有するサブフィールドの先頭タイミングを、前記走査線毎にシフトさせるとともに、前記各サブフィールドにおいて、前記閾値相当の実効電圧を印加するためのサブフィールド及び前記階調データの重みに応じた期間を有するサブフィールドの先頭タイミングが到来している走査線を所定の順番で選択する走査線駆動回路と、前記走査線駆動回路により選択された画素に対して、前記複数のサブフィールドの各々を単位として当該画素のオン状態またはオフ状態を指示するデータを、対応するデータ線を介して供給するデータ線駆動回路と、を具備することを特徴とする。この第２の発明においても、上記第１の発明と同様な理由により、不均一性に起因する表示ムラを抑えて高品質かつ高精細な階調表示が可能になるとともに、１サブフィールドにおけるデータの転送レートを低減することも可能となる。
【００１４】
くわえて、上記目的を達成するために、本件第３の発明は、複数の走査線と複数のデータ線との各交差に対応して配設されるスイッチング素子と、前記スイッチング素子に接続された画素電極とを有する画素と、を備えた電気光学装置において、１フィールドを複数のサブフィールドに分割し、当該分割したサブフィールドにおいて、前記電気光学装置に用いられる電気光学材料に印加される実効電圧における前記画素の透過率または反射率が０％から変化するときの閾値相当の実効電圧に応じた電圧を印加するためのサブフィールドと、前記画素の階調を示す階調データの重みに応じた期間を有するサブフィールドと、を設定し、前記閾値相当の実効電圧を印加するためのサブフィールド及び前記階調データの重みに応じた期間を有するサブフィールドの先頭タイミングを、前記走査線毎にシフトさせるとともに、前記各サブフィールドにおいて、前記閾値相当の実効電圧を印加するためのサブフィールド及び前記階調データの重みに応じた期間を有するサブフィールドの先頭タイミングが到来している走査線を所定の順番で選択する走査線駆動回路と、前記走査線駆動回路により選択された画素に対して、前記複数のサブフィールドの各々を単位として当該画素のオン状態またはオフ状態を指示するデータを、対応するデータ線を介して供給するデータ線駆動回路と、を具備することを特徴とする。この第３の発明においても、上記第１および第２の発明と同様な理由により、不均一性に起因する表示ムラを抑えて高品質かつ高精細な階調表示が可能になるとともに、１サブフィールドにおけるデータの転送レートを低減することも可能となる。
【００１５】
ここで、第３の発明において、画素電極と対向電極との間に介在する電気光学材料に直流成分が印加されると、当該電気光学材料が劣化する場合があるので、前記対向電極に印加される電圧レベルを所定の期間毎に反転させるとともに、この反転に応じて、前記画素のオン状態またはオフ状態を指示するデータの電圧を、前記対向電極に印加される電圧レベルを基準として反転させる構成、または、前記対向電極に印加される電圧レベルを一定とするとともに、前記画素のオン状態またはオフ状態を指示するデータの電圧を、前記対向電極に印加される電圧レベルを基準として、所定の期間毎に反転させる構成が望ましい。
【００１６】
さらに、上記目的を達成するために、本件第４の発明は、上記電気光学装置を備えているので、不均一性に起因する表示ムラを抑えて高品質かつ高精細な階調表示が可能になるとともに、１サブフィールドにおけるデータの転送レートを低減することも可能となる。
【００１７】
【発明の実施の形態】
＜理論的前提＞
まず、本発明の実施形態に係る電気光学装置について説明する前に、本発明による階調表示の理論的前提について簡単に説明することとする。一般に、電気光学材料として液晶を用いた液晶装置において、画素を構成する液晶層に印加される電圧実効値（印加するオン電圧を一定として、オン電圧のパルス幅を変化させた場合）と相対透過率（または反射率）との関係は、電圧無印加状態において黒表示を行うノーマリーブラックモードを例にとれば、図５に示されるような関係にある。すなわち、液晶層に印加される電圧実効値がＡ（Ｖ）からＢ（Ｖ）までの範囲内において、透過率（または反射率）が変化する関係となっている。なお、ここでいう相対透過率とは、透過光量の最低値および最高値を、それぞれ０％および１００％として正規化したものである。
【００１８】
ここで、本実施形態に係る電気光学装置が、４ビットで示される階調（濃淡）データにしたがって１６階調表示を行うものとすると、従来では、階調データに対応するアナログ電圧が、データ線を介して液晶層に印加される構成となっていた。このため、「従来の技術」の欄で説明したように、アナログ電圧は、Ｄ／Ａ変換回路やオペアンプなどのアナログ回路の特性や、各種の配線抵抗などのばらつきによる影響を受けやすく、さらに、この影響が画素同士でみて不均一となり易いので、高品質かつ高精細な階調表示が困難であった。
【００１９】
そこで、本実施形態に係る電気光学装置は、第１に、データ線に印加する信号を２値的なビットデータとするとともに、このビットデータを用いて、１フィールドの期間において液晶層に印加される電圧実効値をパルス幅制御する構成となっている。すなわち、液晶層に印加される瞬間的な電圧を、ビットデータにしたがって２値的とするとともに、１フィールドの期間にわたって液晶層に印加される電圧実効値を、階調データにしたがって制御することで、階調表示を行う構成となっている。
【００２０】
ここで、透過率０％を指示する階調データを（００００）とし、以降、透過率を高くなる方向に順番に階調データを（０００１）、（００１０）、（００１１）、…、（１１１１）とする。この際、（００００）を除く１５個の階調データに対して、Ａ（Ｖ）からＢ（Ｖ）までの範囲で、それぞれ異なる電圧実効値を１対１に割り当てる必要がある。そこで、本実施形態では、階調データが（００００）のときのみ「０」であり、それ以外のときでは「１」となるような補正ビットｈなる概念を導入する。
【００２１】
すなわち、図６に示されるように、１フィールド（１ｆ）を１７ものサブフィールドｓｆ１〜ｓｆ１７に等分割する一方、上述したビットデータを、階調データ（ｄｃｂａ）の各ビットまたは補正ビットｈの値に対応させて、その重みに応じたサブフィールドの期間だけ液晶層に印加する構成とすれば、階調データが（００００）以外であれば、補正ビットｈの重みに応じた電圧の印加によって、Ａ（Ｖ）に相当する電圧がオフセットされるとともに、このオフセットされた電圧Ａ（Ｖ）に、階調データの重みに対応した電圧が加算されることになる。
【００２２】
したがって、（００００）の階調データに対しては、ゼロの電圧実効値が対応するとともに、（００００）を除く１５個の階調データに対しては、Ａ（Ｖ）からＢ（Ｖ）までの範囲で、それぞれ異なる電圧実効値を１対１に対応させるので、各階調データに対応した階調表示を行うことが可能となる。
【００２３】
なお、階調データ（ｄｃｂａ）は一般的表記であり、“ａ”はＬＳＢを、“ｂ”は３ＳＢを、“ｃ”は２ＳＢを、“ｄ”はＭＳＢをそれぞれ示している。また、この例では補正ビットｈに対応するサブフィールドの期間が「２」であって、１フィールドを構成するサブフォールド総数が、ｈ：ａ：ｂ：ｃ：ｄ＝２：２0：２1：２2：２3で計「１７」となっているが、Ａ（Ｖ）に相当する電圧は、液晶材料や、基板間隙、温度などのパラメータによって変化する。このため、実際には、補正ビットｈに対応するサブフィールドの期間数（および、１フィールドを構成するサブフィールド総数）は、これらのパラメータを考慮して設定される。
【００２４】
ところで、１フィールドを分割したサブフィールドの各々において走査線を１本ずつ選択するとともに、選択した走査線に位置する画素に対し、データ線を介してビットデータを供給する構成では、１フィールドにおいて階調に対応するアナログ電圧を各画素に供給する従来構成と比較して、ビットデータの転送レートが極めて高くなってしまう。例えば、階調データのビットｂに対応するビットデータは、図６において、サブフィールドｓｆ４の最初に全画素に対して順番に供給する必要があり、このためには、従来構成と比較して、１フィールドをサブフィールドに分割した分だけ、ビットデータの転送レートを高める必要が生じてしまう。
【００２５】
そこで、本実施形態に係る電気光学装置では、第２に、ビットデータを、１フィールドにおいて図７に示されるようなタイミングで供給する構成を採用している。ここで、図７は、上から数えて１番目、２番目、３番目、…の走査線１Ｌ、２Ｌ、３Ｌ、…に係る画素に、各サブフィールドで供給されるビットデータを示している。この図において、階調データのあるビットに対応するビットデータの重みの基準時から次の基準時までにおいては、当該ビットデータを書き換える必要はなく、その前に書き込まれたビットデータを保持すれば足りるので、図７に示されるように、ビットデータに対応する重みの基準時を、走査線毎に、かつ、サブフィールド毎にシフトさせると、あるサブフィールドにおいて、書き換えを要しない走査線が現れることになる。例えば図７を参照すれば、サブフィールドｓｆ４（先頭）では、上から数えて１本目、３本目、７本目、１５本目、１７本目、…の走査線を選択するとともに、その走査線に位置する画素に対して、それぞれビットｂ、ｃ、ｄ、ｈ、ａに対応するビットデータに書き換える必要があるが、それ以外の走査線に位置する画素については書き換える必要がない。したがって、このような構成によれば、各サブフィールドにおいて、すべての走査線を選択する必要がなくなるので、その分、ビットデータの転送レートを低く抑えることが可能となる。
【００２６】
このように、２値的なビットデータをデータ線に印加するとともに、１フィールドにおける重みの基準時を、１本の走査線毎に、１つのサブフィールドずつシフトさせた構成により、ビットデータの転送レートを抑えた上で、高精細および高品位な画像表示が可能となる。そこで、以下、このための構成について図面を参照して説明する。
【００２７】
＜実施形態＞
まず、本発明の実施形態に係る電気光学装置は、電気光学材料として液晶を用いた液晶装置であり、後述するように素子基板と対向基板とが、互いに一定の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟持される構成となっている。また、本実施形態に係る電気光学装置では、素子基板において画素を駆動するＴＦＴ（Thin Film Transistor：薄膜トランジスタ）とともに、周辺駆動回路などが形成されたものである。
【００２８】
＜電気的な構成＞
図１は、この電気光学装置１００の電気的な構成を示すブロック図である。図において、制御回路２００は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫ、階調データ（ｄｃｂａ）にしたがって、次に説明する各種の信号を生成するものである。
【００２９】
まず、第１に、信号Ｌｃｏｍは、本実施形態では図９に示されるように１フィールド（１フレーム）毎にレベル反転する信号であり、後述するように対向基板の対向電極に印加される。なお、スタートパルスＳｆｐは、１フィールド１ｆを１７に等分割した各サブフィールドｓｆ１〜ｓｆ１７の最初に出力されるパルス信号であるが、制御回路２００の内部処理（サブフィールドの認識等）に用いられるため、外部からは見えない。
【００３０】
第２に、ラッチパルスＬＰは、図９に示されるように、サブフィールドｓｆ１〜ｓｆ１７において、各水平走査期間の最初にそれぞれ出力されるパルス信号である。なお、説明の便宜上、ラッチパルスＬＰの出力周期を１Ｈ（すなわち１水平走査期間）と表記し、また、第ｎ番目の１水平走査期間をＨｎと表記する。例えば、「２Ｈ」とは、ラッチパルスＬＰの出力周期の２倍に相当する２水平走査期間を意味する一方、Ｈ２とは、第２番目の１水平走査期間を意味する。
【００３１】
第３に、クロック信号ＣＬＹは、後述する走査線駆動回路１３０においてデータ転送に用いられる信号である。第４に、データＤｙは、サブフィールドｓｆ１〜ｓｆ１７の各水平走査期間において選択すべき走査線を示すデータであり、クロック信号ＣＬＹに同期して供給される。なお、その詳細については後述する。第５に、クロック信号ＣＬＸは、いわゆるドットクロックを規定する信号であり、後述するデータ駆動回路１４０においてデータ転送に用いられる信号である。第６に、ビットデータＤｓは、選択された走査線に位置する画素への階調データ（ｄｃｂａ）または補正ビットｈの値に対応するものであって、選択時におけるサブフィールドに対応したものであり、クロック信号ＣＬＸに同期して供給される。なお、その詳細については後述する。
【００３２】
一方、素子基板上における表示領域１０１ａには、複数本の走査線１１２が、図においてＸ（行）方向に延在して形成され、また、複数本のデータ線１１４が、Ｙ（列）方向に沿って延在して形成されている。そして、走査線１１２とデータ線１１４との各交差には、画素１１０が設けられて、マトリクス状に配列している。ここで、説明の便宜上、本実施形態では、走査線１１２の総本数を２４０本とし、データ線１１４の総本数３２０本として、２４０行×３２０列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００３３】
次に、走査線駆動回路１３０は、ある１水平走査期間においてデータＤｙを走査１１２の本数に相当する２４０個順次ラッチした後、ラッチした２４０個のデータＤｙの各々を、次の水平走査期間において、それぞれ対応する走査線１１２に走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ２４０として一斉に供給するものである。なお、１水平走査期間において選択される走査線１１２は１本だけであるので、当該期間においてラッチされる２４０個のデータＤｙのうち、Ｈレベルとなるのは１個だけである。
【００３４】
また、データ線駆動回路１４０は、ある１水平走査期間においてビットデータＤｓをデータ線１１４の本数に相当する３２０個順次ラッチした後、ラッチした３２０個のビットデータＤｓの各々を、次の水平走査期間において、それぞれ対応するデータ線１１４にデータ信号ｄ１、ｄ２、ｄ３、…、ｄ３２０として一斉に供給するものである。なお、走査線駆動回路１３０およびデータ線駆動回路１４０の詳細については後述するものとする。
【００３５】
なお、走査線駆動回路１３０や、データ線駆動回路１４０、制御回路２００などは、図示しない単一の電源回路を電源として動作するものである。したがって、これらの回路各部から出力される信号のＨレベルおよびＬレベルは、この電源回路の高位側電圧Ｖｄｄおよび低位側電圧Ｖｓｓ（＝ＧＮＤ）と一致している。
【００３６】
＜画素の構成＞
ここで、画素１１０の詳細構成について説明する。図２（ａ）は、この電気光学装置における１個分の画素１１０の一例を示す回路図である。なお、この図では、一般化して説明するために、図１において上から数えてｉ（ｉは、１≦ｉ≦２４０を満たす整数）番目の走査線１１２と、左から数えてｊ（ｊは、１≦ｊ≦３２０を満たす整数）番目のデータ線１１４との交差に対応する画素１１０を示している。
【００３７】
この図に示されるように、スイッチング素子たるＴＦＴ１１６のゲートが走査線１１２に、そのソースがデータ線１１４に、そのドレインが画素電極１１８に、それぞれ接続されるとともに、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟持されて液晶層が形成されている。ここで、対向電極１０８は、後述するように、実際には画素電極１１８と対向するように対向基板に一面に形成される共通電極である。なお、対向電極１０８の電位は、本実施形態に係る電気光学装置においては、前述したように信号Ｌｃｏｍが印加されて、１フィールド毎にレベル反転する構成となっている。また、ＴＦＴ１１６のドレイン（画素電極１１８）と容量電極との間には、蓄積容量１１９が液晶層とは並列に形成されて、液晶層に蓄積される電荷のリークを防止している。ここで、容量電極としては専用の容量線を用いることが好ましく、そこには対向電極１０８と同じく信号Ｌｃｏｍが印加される。
【００３８】
ここで、図２（ａ）に示される構成では、ＴＦＴ１１６として一方のＮチャネル型のみが用いられているために、ＴＦＴの寄生容量による液晶への印加電圧降下を防ぐためのオフセット電圧が必要となるが、図２（ｂ）に示されるように、Ｐチャネル型ＴＦＴとＮチャネル型ＴＦＴとを相補的に組み合わせた構成とすれば、オフセット電圧の影響をキャンセルすることができる。ただし、この相補型構成では、走査信号として互いに排他的レベルを供給する必要が生じるため、１行分３２０個の画素１１０に対して走査線１１２ａ、１１２ｂの２本が必要となる。
【００３９】
＜走査線駆動回路＞
次に、走査線駆動回路１３０について説明する。上述したように、本実施形態に係る電気光学装置では、図７に示されるように、階調データの各ビットまたは補正ビットに対する重みの基準時が、１本の走査線毎に、かつ、１サブフィールドずつシフトさせた構成となっているので、各サブフィールドにおいて重みの基準時が到来している走査線１１２を、所定の順番で１本ずつ選択する必要がある。このため、走査線駆動回路１３０は、図３に示されるような構成となっている。
【００４０】
詳細には、走査線駆動回路１３０は、図３に示されるように、Ｙシフトレジスタ１３１０と、第１のラッチ回路１３２０と、第２のラッチ回路１３３０とから構成されている。このうち、Ｙシフトレジスタ１３１０は、各水平走査期間の最初に供給されるラッチパルスＬＰをクロック信号ＣＬＹにしたがって転送し、ラッチ信号Ｔ１、Ｔ２、Ｔ３、…、Ｔ２４０として順次供給するものである。次に、第１のラッチ回路１３２０は、データＤｙを、ラッチ信号Ｔ１、Ｔ２、Ｔ３、…、Ｔ２４０の立ち下がりにおいて順次ラッチするものである。そして、第２のラッチ回路１３３０は、第１のラッチ回路１３２０によりラッチされたデータＤｙの各々を、次の水平走査期間に対応するラッチパルスＬＰの立ち下がりにおいて一斉にラッチするとともに、走査線１１２の各々に走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ２４０として供給するものである。図では、データＤｙは一系列で伝送されるようになっているが、データＤｙを複数系列並列に伝送し、Ｙシフトレジスタ１３１０からのラッチ信号によって、複数系列のデータＤｙを複数の第１のラッチ回路１３２０に同時にラッチさせて、Ｙシフトレジスタ１３１０の段数を少なく構成してもよい。
【００４１】
なお、ＴＦＴ１１６のゲート電圧振幅は、すなわち、走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ２４０の電圧振幅は、データ線１１４に印加されるデータ信号の電圧振幅（Ｖｄｄ−Ｖｓｓ）よりも高める必要が生じるので、実際には、第２のラッチ回路１３３０の後段に電圧振幅を大きくするためのレベルシフタが、各走査線１１２に対応して設けられる（図示省略）。また、図２（ｂ）のような相補型のＴＦＴ１１６の場合には、ゲート電圧振幅は、データ信号の電圧振幅（Ｖｄｄ−Ｖｓｓ）と同一とすることができるので、第２のラッチ回路１３３０の後段に電流量を大きくするためのバッファが、各走査線１１２に対応して設けられる（図示省略）。
【００４２】
次に、かかる構成の走査線駆動回路１３０における走査線の選択について説明する。まず、各走査線１１２に到来する重みの基準時は、サブフィールド毎に、図８に示される通りである。すなわち、図８にあっては、各サブフィールにおいて、階調データのビットａ、ｂ、ｃ、ｄまたは補正ビットｈのいずれかが記されている走査線を選択するとともに、その走査線に位置する画素に対して当該ビットの値に対応するビットデータを書き込む必要があることを意味する。
【００４３】
そこで、本実施形態では、制御回路２００内部において、各サブフィールドで選択すべき走査線が図８に示されるようにテーブル化されるとともに、このテーブルが参照されて、各走査線１１２を選択するためのデータＤｙが出力される構成となっている。例えば、図８を参照すれば、サブフィールドｓｆ１において、上から数えて１本目の走査線１１２が、補正ビットｈの値に対応する書き込みのために１番目の水平走査期間Ｈ１で選択され、次に、上から数えて３本目の走査線１１２が、階調データのビットａに対応する書き込みのために２番目の水平走査期間Ｈ２で選択され、続いて、上から数えて４本目の走査線１１２が、階調データのビットｂに対応する書き込みのために３番目の水平走査期間Ｈ３で選択されることが判る。
【００４４】
ここで、図８に示したような選択すべき走査線を示すテーブルは、ＲＯＭ等のメモリに記憶されて、水平走査期間およびサブフィールドに同期するようなタイミング信号でメモリを順次アドレスし、データＤｙとして読み出す構成とすればよい。
【００４５】
また、図８では、各サブフィールドにおいて、走査線１１２の選択は、上から順番に行われるとともに、あるサブフィールドにおける、ある走査線１１２の選択と、その次のサブフィールドにおける、その１本上の走査線１１２の選択とは、各サブフィールドの同一番目の水平走査期間に行われる構成となっている。例えば、サブフィールドｓｆ１における上から数えて３本目の走査線１１２の選択と、サブフィールドｓｆ２における上から数えて２本目の走査線１１２の選択と、サブフィールドｓｆ３における上から数えて１本目の走査線１１２の選択とは、いずれも２番目の水平走査期間Ｈ２で行われる構成となっている。
【００４６】
＜データ駆動回路＞
次に、データ線駆動回路１４０の詳細構成について図４を参照して説明する。この図に示されるように、データ線駆動回路１４０は、供給される信号が相違する以外、走査線駆動回路１３０と同一構成である。すなわち、データ線駆動回路１４０は、Ｘシフトレジスタ１４１０と、第１のラッチ回路１４２０と、第２のラッチ回路１４３０とから構成される点において走査線駆動回路１３０と共通している。このうち、Ｘシフトレジスタ１４１０は、各水平走査期間の最初に供給されるラッチパルスＬＰをクロック信号ＣＬＸにしたがって転送し、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ３２０として順次供給するものである。次に、第１のラッチ回路１４２０は、ビットデータＤｓをラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ３２０の立ち下がりにおいて順次ラッチするものである。そして、第２のラッチ回路１４３０は、第１のラッチ回路１４２０によりラッチされたビットデータＤｓの各々をラッチパルスＬＰの立ち下がりにおいて一斉にラッチするとともに、データ線１１４の各々にデータ信号ｄ１、ｄ２、ｄ３、…、ｄ３２０として供給するものである。図では、ビットデータＤｓは一系列で伝送されるようになっているが、ビットデータＤｓを複数系列並列に伝送し、Ｘシフトレジスタ１４１０からのラッチ信号によって、複数系列のビットデータＤｓを複数の第１のラッチ回路１４２０に同時にラッチさせて、Ｘシフトレジスタ１４１０の段数を少なく構成してもよい。
【００４７】
次に、かかるデータ線駆動回路１４０によって印加されるデータ信号（ビットデータＤｓ）のレベルと、対応する画素の階調との関係について説明する。上述したように、各サブフィールドにおいて各走査線１１２に到来する重みの基準時は、図８に示される通りであり、このことは、各サブフィールにおいて、階調データのビットａ、ｂ、ｃ、ｄまたは補正ビットｈのいずれかが記されている走査線を選択するとともに、その走査線に位置する画素に対して当該ビットの値に対応するビットデータを書き込むことを意味する。そこで、本実施形態では、図８に示される内容にしたがって、選択された走査線に対応する１行分の画素１１０のビットデータＤｓを出力する構成となっている。
【００４８】
ここで、対向電極１０８に印加される信号Ｌｃｏｍは、１フィールド毎にレベル反転されるので、この電位を考慮して、ビットデータＤｓのレベルを設定する必要がある。すなわち、制御回路２００は、信号ＬｃｏｍをＬレベルとするフィールドでは、画素の階調データ（ｄｃｂａ）のうち、サブフィールドおよび選択走査線に対応するビット（または補正ビット）を、そのまま正転してＨレベルをビットデータＤｓとして出力する一方、信号ＬｃｏｍをＨレベルとするフィールドでは、画素の階調データ（ｄｃｂａ）のうち、対応するビット（または補正ビット）をレベル反転してビットデータＤｓとして出力することとなる。
【００４９】
なお、本実施形態では、階調ビットまたは補正ビットの「１」が、ビットデータＤｓのＨレベルに対応し、階調ビットまたは補正ビットの「０」が、ビットデータＤｓのＬレベルに対応している。
【００５０】
また、制御回路２００は、データＤｙおよびビットデータＤｓを出力するために、１フィールドにおいて、いずれのサブフィールドであるか、さらに、１サブフィールドにおいて、いずれの水平走査期間であるか、をそれぞれ認識する必要がある。これらについては、スタートパルスＳｆｐ、または、ラッチパルスＬＰをカウントして、これらのカウント結果を参照することで認識可能である。
【００５１】
＜動作＞
次に、上述した実施形態に係る電気光学装置の動作について説明する。図９および図１０は、この電気光学装置の動作を説明するためのタイミングチャートである。
【００５２】
まず、信号Ｌｃｏｍは、図９に示されるように、１フィールド（１ｆ）毎にレベル反転して、対向電極１０８に印加される。ここで、信号ＬｃｏｍがＬレベルとなる１フィールド（１ｆ）において、サブフィールドｓｆ１の最初にラッチパルス信号ＬＰが供給されると、走査線駆動回路１３０（図１および図３参照）では、クロック信号ＣＬＹにしたがった転送によって、ラッチ信号Ｔ１、Ｔ２、Ｔ３、…、Ｔ２４０が、図１０に示されるように、０番目の１水平走査期間Ｈ０にわたって順次出力される。なお、ラッチ号Ｔ１、Ｔ２、Ｔ３、…、Ｔ２４０は、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有している。
【００５３】
ここで、サブフィールドｓｆ１において、１番目の１水平走査期間Ｈ１で選択すべきは、図８を参照すれば、上から数えて１本目の走査線１１２である。このため、制御回路２００は、ラッチ信号Ｔ１の立ち下がりにおいてだけＨレベルとなるデータＤｙを出力する一方、図３における第１のラッチ回路１３２０は、ラッチ信号Ｔ１の立ち下がりにおいて、ＨレベルのデータＤｙをラッチし、以降、ラッチ信号Ｔ２、Ｔ３、…、Ｔ２４０の各立ち下がりにおいて、ＬレベルのデータＤｙをラッチする。
【００５４】
これにより、第１のラッチ回路１３２０は、上から数えて１本目の走査線１１２のみを選択し、他の走査線１１２については選択しない旨を示すデータＤｙを、０番目の水平走査期間において順次ラッチすることになる。なお、制御回路２００は、第１のラッチ回路１３２０によるラッチのタイミングに合わせて、データＤｙを出力することはいうまでもない。
【００５５】
一方、データ線駆動回路１４０（図１および図４参照）において、サブフィールドｓｆ１の最初にラッチパルス信号ＬＰが供給されると、クロック信号ＣＬＸにしたがった転送によって、ラッチ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ３２０が、図１０に示されるように、０番目の１水平走査期間Ｈ０にわたって順次出力される。なお、ラッチ号Ｓ１、Ｓ２、Ｓ３、…、Ｓ３２０は、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。
【００５６】
この際、図４における第１のラッチ回路１４２０は、ラッチ信号Ｓ１の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４との交差に対応する画素１１０へのビットデータＤｓをラッチし、次に、ラッチ信号Ｓ２の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４との交差に対応する画素１１０へのビットデータＤｓをラッチし、以下、同様に、上から数えて１本目の走査線１１２と、左から数えて３２０本目のデータ線１１４との交差に対応する画素１１０へのビットデータＤｓをラッチする。なお、この期間に出力されるビットデータＤｓは、補正ビットｈの値に対応したものである。
【００５７】
これにより、データ線駆動回路１４０においては、第１のラッチ回路１４２０が、上から数えて１本目の走査線１１２との交差に対応する画素１行分のビットデータＤｓを順次ラッチすることになる。なお、制御回路２００は、各画素の階調データ（ｄｃｂａ）を判断して補正ビットｈを生成するとともに、第１のラッチ回路１４２０によるラッチのタイミングに合わせて出力することはいうまでもない。また、ここでは、信号ＬｃｏｍがＬレベルの場合を想定しているので、補正ビットｈとビットデータＤｓとは正転の関係にある。
【００５８】
次に、ラッチパルスＬＰが再度出力された後、立ち下がって１番目の水平走査期間Ｈ１に至ると、走査線駆動回路１３０の第２のラッチ回路１３３０は、順次ラッチされたデータＤｙを、当該立ち下がりタイミングにおいて、対応する走査線１１２に、それぞれ走査信号Ｇ１、Ｇ２、Ｇ３、…、Ｇ２４０として一斉に印加する。この際、走査信号Ｇ１のみがＨレベルとなるので、上から数えて１本目の走査線１１２のみが選択されて、当該走査線１１２との交差に対応する画素１１０のＴＦＴ１１６がすべてオンとなる。
【００５９】
さらに、これらの走査信号の出力と並行して、走査線駆動回路１３０では、第１のラッチ回路１３２０が、上から数えて３本目の走査線１１２のみを選択するためのデータＤｙを、同様に順次ラッチする。
【００６０】
一方、データ線駆動回路１４０において、再出力に係るラッチパルスＬＰが立ち下がると、第２のラッチ回路１４３０が、当該立ち下がりタイミングにて、順次ラッチされたビットデータＤｓを、対応するデータ線１１４に、それぞれデータ信号ｄ１、ｄ２、ｄ３、…、ｄ３２０として一斉に供給する。このため、上から数えて１行目の画素１１０においては、データ信号ｄ１、ｄ２、ｄ３、…、ｄｎの書き込みが一斉に行われることとなる。
【００６１】
また、この書き込みと並行して、データ線駆動回路１４０においては、第１のラッチ回路１４２０が、上から数えて３本目の走査線１１２との交差に対応する画素１行分のビットデータであって、階調データ（ｄｃｂａ）のビットａの値に対応するビットデータＤｓを順次ラッチする。
【００６２】
そして、サブフィールドｓｆ１においては、以降同様な動作が、第７１番目の水平走査期間Ｈ７１において、上から数えて２３９本目の走査線１１２に対応する走査信号Ｇ２３９が出力されるまで繰り返される。すなわち、ある走査線１１２に対応する画素１行分にデータ信号ｄ１、ｄ２、ｄ３、…、ｄ３２０の書き込みが行われる水平走査期間では、走査線駆動回路１３０にあっては、その次の水平走査期間で選択すべき走査線１１２を示すデータＤｙが順次ラッチされる一方、データ線駆動回路１４０にあっては、当該走査線に対応する画素１１０の１行分のビットデータＤｓが順次ラッチされることとなる。なお、選択されなかった走査線１１２に対応する画素１１０にあっては、前回に書き込まれたデータ信号が、次回の書き込みまで保持される。
【００６３】
以下同様な動作が、各サブフィールドで繰り返される。ただし、制御回路２００は、選択すべき走査線１１２を示すデータＤｙ、および、当該走査線１１２に対応する画素１行分のビットデータＤｓについては、図８に示されるテーブルよりも１水平走査期間だけ先んじて、各々対応するタイミングにて出力することになる。
【００６４】
さらに、１フィールド経過後、信号ＬｃｏｍがＨレベルに反転した場合においても、各サブフィールドにおいて同様な動作が繰り返される。ただし、階調データ（ｄｂｃａ）の各ビットまたは補正ビットｈと、それに対応するビットデータＤｓとは互いに反転の関係となる。なお、必要に応じて走査信号とデータ信号との電位の切り替りタイミングを少しずらす場合もある。
【００６５】
次に、このような動作が行われることによって、画素１１０における液晶層への印加電圧について検討する。図１１は、対向電極１０８に印加される信号Ｌｃｏｍの波形と、画素１１０における画素電極１１８への印加波形とを、階調データ毎にサブフィールド単位で示すタイミングチャートである。なお、この画素電極１１８の印加波形は、上から数えて１本目の走査線１１２に位置する画素１１０へのものを例示している。
【００６６】
例えば、信号ＬｃｏｍがＬレベルである１フィールド（１ｆ）において、ある画素１１０への階調データ（ｄｃｂａ）が（００００）であるとき、当該画素の画素電極１１８には、対向電極１０８に印加される信号Ｌｃｏｍと同一電位のＬレベルが１フィールド（１ｆ）にわたって印加される。したがって、当該液晶層に印加される電圧実効値は実質的にゼロとなるので、当該画素における透過率は、階調データ（００００）に対応して０％となる。
【００６７】
一方、ある画素１１０への階調データ（ｄｃｂａ）が（１１１１）であるとき、当該画素の画素電極１１８には、信号Ｌｃｏｍと反転電位のＨレベルが１フィールド（１ｆ）にわたって印加される。したがって、当該液晶層に印加される電圧実効値は、Ｈレベルの電圧であるＶｄｄとなり、最大となるので、当該画素の透過率は、階調データ（１１１１）に対応したものとなる。
【００６８】
また、ある画素の階調データ（ｄｃｂａ）が例えば（０１０１）であるとき、当該画素の画素電極１１８には、サブフィールドｓｆ１、ｓｆ２において補正ビットｈの「１」に対応してＨレベルが、サブフィールドｓｆ３においてビットａの「１」に対応してＨレベルが、サブフィールドｓｆ４、ｓｆ５においてビットｂの「０」に対応してＬレベルが、サブフィールドｓｆ６〜ｓｆ９においてビットｃの「１」に対応してＨレベルが、サブフィールドｓｆ１０〜ｓｆ１７においてビットｄの「０」に対応してＬレベルが、それぞれ印加される。結局、当該画素の液晶層には、１フィールドのうち７／１７の期間にＨレベルが印加されるので、その電圧実効値は（７／１７）1/2・（Ｖｄｄ−Ｖｓｓ）となって、この電圧実効値に対応した透過率となる。
【００６９】
また、ある画素の階調データ（ｄｃｂａ）が例えば（１０１０）であるとき、当該画素の画素電極１１８には、サブフィールドｓｆ１、ｓｆ２において補正ビットｈの「１」に対応してＨレベルが、サブフィールドｓｆ３において階調データのビットａの「０」に対応してＬレベルが、サブフィールドｓｆ４、ｓｆ５においてビットｂの「１」に対応してＨレベルが、サブフィールドｓｆ６〜ｓｆ９においてビットｃの「０」に対応してＬレベルが、サブフィールドｓｆ１０〜ｓｆ１７においてビットｄの「１」に対応してＨレベルが、それぞれ印加される。結局、当該画素の液晶層には、１フィールドのうち１２／１７の期間にＨレベルが印加されるので、その電圧実効値は（１２／１７）1/2・（Ｖｄｄ−Ｖｓｓ）となって、この電圧実効値に対応した透過率となる。なお、他の階調データについては、別段説明を要しないであろう。
【００７０】
一方、信号ＬｃｏｍがＨレベルである１フィールド（１ｆ）においては、ビットデータＤｓは、階調データの各ビットおよび補正ビットｈと反転関係になるので、信号ＬｃｏｍがＨレベルのフィールドにおける反転レベルが画素電極１１８に印加される。このため、ＨレベルとＬレベルとの中間値を電圧の基準としてみた場合、信号ＬｃｏｍがＬレベルのフィールドにおいて液晶層に印加される電圧と、信号ＬｃｏｍがＨレベルのフィールドにおいて液晶層に印加される電圧値とは、互いに極性を反転したものであって、かつ、その絶対値は等しいものとなる。したがって、液晶層に直流成分が印加される事態が回避されて、液晶１０５の劣化が防止されることになる。
【００７１】
このように本実施形態に係る電気光学装置によれば、データ線１１４に供給されるデータ信号ｄ１〜ｄ３２０が、ＨレベルまたはＬレベルのみであって、２値的であるため、駆動回路などの周辺回路において高精度のＤ／Ａ変換回路やオペアンプなどのような、アナログ信号を処理するための回路が不要となる上、素子特性や配線抵抗などの不均一性に起因する表示ムラが原理的に発生しない。さらに、本実施形態に係る電気光学装置によれば、１サブフィールドにおいて、走査線１１２のうち、２４０本すべてを選択する必要がなく、７１本を選択すれば足りるので、データ転送レートを１／３以下に抑えることが可能となる。
【００７２】
ところで、本実施形態に係る電気光学装置では、各サブフィールドにおける走査線１１２の選択が、図８に示される順番で行われる構成となっている。すなわち、上述したように、各サブフィールドにおいて、走査線１１２の選択は、上から順番に行われる構成となっており、この際、あるサブフィールドにおける、ある走査線１１２の選択と、その次のサブフィールドにおける、その１本上の走査線１１２の選択とは、同一番目の水平走査期間に行われる構成となっている。
【００７３】
換言すれば、本実施形態においては、重みの基準時が到来している走査線１１２が上から順番で選択される構成となっているが、その選択は、第１番目の水平走査期間Ｈ１から順番に行われる構成とはなっていない。例えば、サブフィールドｓｆ１１において、上から数えて８本目の走査線１１２が最初に選択されるが、その選択期間は、第１番目の水平走査期間Ｈ１ではなく、第６番目の水平走査期間Ｈ６となっている。
【００７４】
この構成を採用した理由は、ひとえに、本実施形態では、重みの基準時が、走査線毎に１サブフィールドずつシフトした構成によるためである。すなわち、走査線１１２を上から所定の順番で選択するとともに、その選択を、第１番目の水平走査期間Ｈ１から順番に行う構成となっていると、次のような不都合が想定されるからである。
【００７５】
例えば、想定される構成において、上から数えて４本目の走査線１１２に着目すると、サブフィールドｓｆ３においては、第３番目の水平走査期間Ｈ３にて選択されるが、サブフィールドｓｆ７においては、最初に選択されるので第１番目の水平走査期間Ｈ１にて選択されることになって、階調データのビットｃに対応する電圧の印加期間が、本来的な期間に比べて２水平走査期間だけ短くなる。一方、上から数えて５本目の走査線１１２に着目すると、サブフィールドｓｆ２においては、第３番目の水平走査期間Ｈ３にて選択されるが、サブフィールドｓｆ６においては、２番目に選択されるので水平走査期間Ｈ２にて選択されることになって、階調データのビットｃに対応する電圧の印加期間が、本来的な期間に比べて１水平走査期間だけ短くなる。したがって、上から数えて４本目の走査線１１２に位置する画素１１０と、５本目の走査線１１２に位置する画素１１０とでは、階調データのビットｃに対応する電圧の印加期間が互いに異なってしまうことになる。他の走査線同士に着目しても同様なことが言える。このように、階調データ（または補正ビット）の同一ビットに対応する電圧の印加期間が走査線１１２毎に相違することは、各画素１１０への階調データがたとえ同一であったとしても、透過率が異なってしまうことを意味する。よって、このような構成では、表示品位の低下が避けられない。
【００７６】
これに対し本実施形態に係る電気光学装置では、各サブフィールドにおいて、走査線１１２の選択は上から順番に行われるが、あるサブフィールドにおける、ある走査線１１２の選択と、その次のサブフィールドにおける、その１本上の走査線１１２の選択とは、同一番目の水平走査期間に行われる構成となっている。このような構成によれば、図１２に示されるように、階調データの各ビットａ、ｂ、ｄまたは補正ビットｈに対応する電圧の印加期間は、本来的な期間よりも１水平走査期間だけ長くなる。しかしながら、本実施形態では、電圧の印加期間が１水平走査期間だけ長くなることは、すべての走査線に対し、かつ、階調データのビットａ、ｂ、ｃ、ｄ、補正ビットｈに対して共通である。したがって、本実施形態では、電圧の印加期間が長くなる影響が、すべての画素１１０にわたって均等に表れるので、上述した効果（回路構成の簡略化や、不均一性に起因する表示ムラの防止、データ転送レートの低減）に加えて、表示品位の低下を防止することが可能となる。
【００７７】
＜応用形態：その１＞
上述した実施形態では、図８に示されるテーブルで参照された順番で、走査線１１２を選択して、階調データの各ビットおよび補正ビットに対応する電圧の印加期間を揃えていたが、本発明は、これに限られない。例えば、図１３に示されるテーブルを参照しても、同様な効果を奏することができる。
【００７８】
図１３は、この応用形態に係る電気光学装置において、走査線の選択と重みの基準時との関係をサブフィールド毎に示す図である。この図に示されるように、この電気光学装置では、階調データにおける各ビット（補正ビット）の重み付けのタイミングは、上述した実施形態と全く同一であるが、走査線１１２が１７本毎にブロック化されるとともに、１サブフィールドにおいては、これらの各ブロックが順番に選択される構成となっている。例えば、各サブフィールドにおいては、最初に上から数えて１本目から１７本目までの第１ブロックが選択され、次に、上から数えて１８本目から３４本目までの第２ブロックが選択され、以降同様に、上から数えて２２２本目から２３８本目までの第１４ブロックが選択されて、最後に、端数の２３９本目および２４０本目の第１５ブロックが選択される構成となっている。
【００７９】
さらに、この電気光学装置では、選択されたブロック内において、補正ビットｈ、階調データのビットａ、ｂ、ｃ、ｄに対応する各書き込みがそれぞれ１水平走査期間毎に順番に行われる構成となっている。換言すれば、各ブロックはそれぞれ５水平走査期間毎に順番に選択されるとともに、選択されたブロック内においては、それぞれ５本の走査線１１２が、１本ずつ１水平走査期間毎に選択される構成となっている。
【００８０】
したがって例えば、サブフィールドｓｆ４において第１ブロックが選択された場合、第１番目の水平走査期間Ｈ１では、上から数えて１５本目の走査線１１２が選択されて、補正ビットｈに対応する書き込みが行われ、第２番目の水平走査期間Ｈ２では、上から数えて１７本目の走査線１１２が選択されて、階調データのビットａに対応する書き込みが行われ、第３番目の水平走査期間Ｈ３では、上から数えて１本目の走査線１１２が選択されて、階調データのビットｂに対応する書き込みが行われ、第４番目の水平走査期間Ｈ４では、上から数えて３本目の走査線１１２が選択されて、階調データのビットｃに対応する書き込みが行われ、第５番目の水平走査期間Ｈ５では、上から数えて７本目の走査線１１２が選択されて、階調データのビットｄに対応する書き込みが行われる構成となっている。
【００８１】
ここで、あるサブフィールドにおける、ある１本の走査線の選択と、その次のサブフィールドにおける、その１本上の走査線の選択とは、互いに同一番目の水平走査期間で行われる点は、上述した実施形態と共通である。したがって、階調データの各ビットａ、ｂ、ｃまたは補正ビットｈに対応する電圧の印加期間は、本来的な期間よりも１水平走査期間だけ長くなり、ビットｄに対応する電圧の印加期間は、本来的な期間よりも４水平走査期間だけ短くなるが、このことは、すべての走査線に対し、かつ、階調データのビットａ、ｂ、ｃ、ｄ、補正ビットｈに対して共通となるので、実施形態と同様に、表示品位の低下を防止することが可能となる。
【００８２】
＜応用形態：その２＞
また、上述した実施形態では、交流駆動を実現するために、対向電極１０８に印加される信号Ｌｃｏｍを１フィールド毎にレベル反転するとともに、これに応じて、階調データの各ビットまたは補正ビットの値を正転・反転してビットデータＤｓとして出力する構成となっていた。が、このような交流駆動は、次のような応用形態でも可能である。
【００８３】
図１５は、本発明の応用形態に係る電気光学装置において、対向電極１０８に印加される信号Ｌｃｏｍの波形と、画素１１０における画素電極１１８への印加波形とを、当該画素の階調データ毎に示すタイミングチャートである。なお、この画素電極１１８の印加波形についても、図１１と同様に、上から数えて１本目の走査線１１２に位置する画素１１０へのものを例示している。
【００８４】
この図に示されるように、この応用形態に係る電気光学装置は、対向電極１０８に印加される信号Ｌｃｏｍ、および、ビットデータＤｓのＬレベルに相当する電圧を、それぞれフィールドによらず電圧Ｖｃで一定とする一方、ビットデータのＨレベルに相当する電圧を、Ｖｃを基準として対称な電圧Ｖ＋またはＶ−として、フィールド毎に反転する構成となっている。
【００８５】
ここで、この構成において、画素１１０における液晶層への印加電圧について図１５を参照して検討する。例えば、ある画素１１０への階調データ（ｄｃｂａ）が（００００）であるとき、当該画素の画素電極１１８には、対向電極１０８に印加される信号Ｌｃｏｍと同一電位のＶｃが印加されるので、電圧実効値はゼロとなる。
【００８６】
一方、ある画素１１０への階調データ（ｄｃｂａ）が（１１１１）であるとき、当該画素の画素電極１１８には、ある１フィールドにわたって、Ｈレベルに相当する電圧Ｖ＋が印加される一方、その次フィールドでは、電圧Ｖｃに対して反転した電圧Ｖ−が印加される。
【００８７】
また、ある画素の階調データ（ｄｃｂａ）が例えば（００１０）であるとき、当該画素の画素電極１１８には、ある１フィールド（１ｆ）のうち、サブフィールドｓｆ１、ｓｆ２において補正ビットｈの「１」に対応してＨレベルに相当する電圧Ｖ＋が、サブフィールドｓｆ３において階調データのビットａの「０」に対応してＬレベルに相当する電圧Ｖｃが、サブフィールドｓｆ４、ｓｆ５においてビットｂの「１」に対応して電圧Ｖ＋が、サブフィールドｓｆ６〜ｓｆ９においてビットｃの「０」に対応して電圧Ｖｃが、サブフィールドｓｆ１０〜ｓｆ１７においてビットｄの「０」に対応して電圧Ｖｃが、それぞれ印加される。一方、次の１フィールド（１ｆ）では、サブフィールドｓｆ１、ｓｆ２、ｓｆ４、ｓｆ５において電圧Ｖ＋に替わって電圧Ｖ−がＨレベルとして印加され、他のサブフィールドでは、Ｌレベルとして対向電極１０８と同一電位のＶｃが印加される。
【００８８】
ここで、電圧Ｖ＋と電圧Ｖｃとの差（電圧Ｖ−と電圧Ｖｃとの差）が、上述した実施形態において電圧Ｖｄｄと電圧Ｖｓｓとの差に等しければ、電圧実効値に対応した透過率となるので、この応用形態に係る電気光学装置においても、交流駆動による階調表示が可能となる。なお、他の階調データについては、別段説明を要しないであろう。
【００８９】
なお、この応用形態または上述した実施形態に係る電気光学装置にあっては、信号Ｌｃｏｍの反転周期、または、ビットデータＤｓのＨレベルに対応する電圧の反転周期を１フィールドとしたが、本発明はこれに限られず、例えば２フィールド以上の長周期や、１水平走査期間あるいは２水平走査期間等の短周期でレベル反転する構成としても良い。
【００９０】
＜応用形態：その３＞
また、画素１１０の構成については、図２（ａ）や、同図（ｂ）に示されるものに限られず、種々のものが適用可能である。例えば、図１６に示されるようなものが適用可能である。
【００９１】
この図において、データ線１１４ａには、正転のデータ信号ｄｊ（ビットデータＤｓ）が供給される一方、データ線１１４ｂには、反転のデータ信号／ｄｊが供給されている。そして、データ線１１４ａ、１１４ｂと走査線１１２との交差において、データ線１１４ａを介して供給されたデータ信号ｄｊは、トランジスタ１１６ａを介してインバータ１２１の入力端に供給される一方、データ線１１４ｂを介して供給された反転データ信号／ｄｊは、トランジスタ１１６ｂを介してインバータ１２２の入力端に供給される構成となっている。
【００９２】
さらに、インバータ１２１、１２２にあっては、お互いに一方の出力端が他方の入力端に接続された構成となっており、このうち、インバータ１２１の出力信号（インバータ１２２の入力信号）は、オフ信号Ｖｏｆｆを画素電極１１８に供給するトランスミッションゲート１２３の制御信号となっている一方、インバータ１２２の出力信号（インバータ１２１の入力信号）は、オン信号Ｖｏｎを画素電極１１８に供給するトランスミッションゲート１２４の制御信号となっている。
【００９３】
ここで、上述した実施形態のように、信号Ｌｃｏｍを所定期間毎にレベル反転する場合、オン信号Ｖｏｎは、信号Ｌｃｏｍとは反転レベルの信号となる一方、オフ信号Ｖｏｆｆは、信号Ｌｃｏｍとは同一レベルの信号となる。
【００９４】
この場合において、データ信号ｄｊとしてＨレベル（反転レベル信号／ｄｊとしてＬレベル）が供給されると、画素電極１１８には、対向電極１０８に印加される信号Ｌｃｏｍと反転レベルのオン信号Ｖｏｎが印加される一方、データ信号ｄｊとしてＬレベル（反転レベル信号／ｄｊとしてＨレベル）が供給されると、画素電極１１８には、対向電極１０８に印加される信号Ｌｃｏｍと同一レベルのオフ信号Ｖｏｆｆが印加されることとなる。したがって、この場合、階調データの各ビットａ、ｂ、ｃ、ｄおよび補正ビットｈからビットデータＤｓを出力する際に、信号Ｌｃｏｍのレベルに応じて正転・反転する必要がなくなることになる。
【００９５】
また、上述した応用形態（その２）のように、信号Ｌｃｏｍを電圧Ｖｃで一定とする場合、オン信号Ｖｏｎは、所定の周期毎（例えば、１フィールド毎に）に、電圧Ｖ＋またはＶ−を交互にレベル反転する一方、オフ信号Ｖｏｆｆは、信号Ｌｃｏｍと同一レベル（電圧Ｖｃ）で一定の信号となる。
【００９６】
この場合において、データ信号ｄｊとしてＨレベル（反転レベル信号／ｄｊとしてＬレベル）が供給されると、画素電極１１８には、対向電極１０８に印加される信号の電圧はＶ＋またはＶ−のいずれかが印加される一方、データ信号ｄｊとしてＬレベル（反転レベル信号／ｄｊとしてＨレベル）が供給されると、画素電極１１８には、信号Ｌｃｏｍと同一レベルのオフ信号Ｖｏｆｆが印加されることとなる。したがって、この場合でも、階調データの各ビットａ、ｂ、ｃ、ｄおよび補正ビットｈからビットデータＤｓを出力する際に、信号Ｌｃｏｍのレベルに応じて正転・反転する必要がなくなることになる。
【００９７】
＜電気光学装置の全体構成＞
次に、上述した実施形態に係る電気光学装置の全体構成について図１７および図１８を参照して説明する。ここで、図１７は、電気光学装置１００の構成を示す斜視図であり、図１８は、図１７におけるＣ−Ｃ’線の断面図である。
【００９８】
これらの図に示されるように、電気光学装置１００は、画素電極１１８等が形成されたガラスや、半導体、石英などからなる素子基板１０２と、対向電極１０８等が形成されたガラスなどの透明な対向基板１０４とが、スペーサ１０７の混入されたシール材１０９によって一定の間隙を保って、互いに電極形成面が対向して貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が封入された構造となっている。なお、シール材１０７は、対向基板１０４の周縁に沿って形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材１０６によって封止されている。
【００９９】
ここで、素子基板１０２の対向面であって、シール材１０９の外側一辺においては、上述したデータ線駆動回路１４０が形成されて、Ｙ方向に延在するデータ線１１４を駆動する構成となっている。さらに、この一辺には複数の外部回路接続端子１０３が形成されて、制御回路２００からの各種信号を入力する構成となっている。また、この一辺に隣接する２辺には、２個の走査線駆動回路１３０が形成されて、Ｘ方向に延在する走査線１１２をそれぞれ両側から駆動する構成となっている。なお、走査線１１２に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路１３０を片側１個だけに形成する構成でも良い。
【０１００】
一方、対向基板１０４における対向電極１０８は、貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０２における接続端子１０３と電気的な導通している。すなわち、信号Ｌｃｏｍは、素子基板１０２に設けられた接続端子１０３を介して、蓄積容量１０９の一端に、さらに、導通材を介して対向電極１０８に、それぞれ印加される構成となっている。
【０１０１】
ほかに、対向基板１０４には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合、例えば後述するプロジェクタのライトバルブとして用いる場合、カラーフィルタは形成されない。
【０１０２】
さらに、素子基板１０２および対向基板１０４の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）などが設けられて、電圧無印加状態における液晶分子の配向方向が規定されている。さらに、配向方向に応じた偏光子（図示省略）が、透過型であれば、素子基板１０２および対向基板１０４の外側（観察側）に、また、反射型であれば対向基板１０２の外側のみに、それぞれが設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【０１０３】
＜その他＞
なお、上述した実施形態や応用形態では、階調数を「１６」としたが、例えば、８階調として階調数を低めても良いし、６４階調表示、２５６階調、…のように階調数を高めても良い。
【０１０４】
また、実施形態や応用形態では、重みの基準時を、走査線毎に１サブフィールド毎に時間的に先行するようにシフトさせた構成となっていたが、このようなシフトの態様は種々想定される。例えば、重みの基準時を、時間的に遅延させても良いし、２以上のサブフィールド毎にシフトさせても良い。
【０１０５】
また、実施形態や応用形態では、素子基板１０２にＴＦＴ１１６が形成された構成となっていたが、本発明は、これに限られない。例えば、素子基板１０２を半導体基板とするとともに、ここに、ＴＦＴ１１６に替えてＭＯＳ型トランジスタを形成しても良い。さらに、ＳＯＩ（Silicon On Insulator）の技術を適用し、サファイヤなどの絶縁性基板からなる素子基板１０２にシリコン単結晶膜を形成して、ここに各種素子を作り込んでも良い。特に、画素１１０を、図１４や図１５に示されるように構成する場合には、１画素あたりの素子数が多く、複雑化するので、このような技術は有効といえる。ただし、このような構成では、素子基板１０２に透過性を持たせることができないので、画素電極１０８をアルミニウムで形成して、あるいは、別途反射層を設けるなどして、反射型として用いられることになる。
【０１０６】
さらに、上述した実施形態や応用形態では、液晶としてＴＮ（Twisted Nematic）型を用いたが、１８０度以上のねじれ配向を有するＳＴＮ（Super Twisted Nematic）型や、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたゲストホスト型などの液晶を用いても良い。
【０１０７】
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。さらに、対向基板１０４に対向電極１０８を配置するのでなく、素子基板１０２上に、画素電極と対向電極とを、互いに間隔を置いて櫛歯状に配置する構成としても良い。この構成では、液晶分子が水平配向して、電極間による横方向の電界に応じて液晶分子の配向方向が変化することになる。このように、本発明の駆動方法に適合するものであれば、液晶や配向方式として、種々のものを用いることが可能である。
【０１０８】
くわえて、電気光学装置としては、液晶装置のほかに、エレクトロルミネッセンス（ＥＬ）や、デジタルマイクロミラーデバイス（ＤＭＤ）、プラズマ発光や電子放出による蛍光などを用いて、その電気光学効果により表示を行う装置などの種々の電気光学装置に適用可能である。この場合、電気光学材料としては、ＥＬ、ミラーデバイス、ガス、蛍光体などとなる。なお、電気光学材料としてＥＬを用いる場合、素子基板１０２においてＥＬが画素電極１０８と透明導電膜の対向電極１０８との間に介在することになるので、対向基板１０２は不要となる。このように、本発明は、上述した構成と類似の構成を有する電気光学装置、特に、オンまたはオフの２値的な表示を行う画素を用いて、階調表示を行う電気光学装置のすべてに適用可能である。
【０１０９】
＜電子機器＞
次に、上述した電気光学装置を各種の電子機器に適用される場合について説明する。この場合、電子機器は、図１９に示されるように、主に、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。このうち、表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などのメモリや、光ディスク装置などのストレージユニット、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力するものである。また、表示情報処理回路１００２は、上述した制御回路２００のほか、周知のガンマ補正回路や、クランプ回路などの各種処理回路を含んだものであり、入力された表示情報からデジタル信号を順次生成して、クロック信号とともに駆動回路１００４に出力するものである。駆動回路１００４は、電気光学装置１００を駆動するものであり、上述した走査線駆動回路１３０や、データ線駆動回路１４０のほか、製造後の検査に用いる検査回路などを含んだものである。電源回路１０１０は、上述の各回路に所定の電源を供給するものである。
【０１１０】
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。
【０１１１】
＜その１：プロジェクタ＞
まず、上記電気光学装置１００をライトバルブとして用いたプロジェクタについて説明する。図２０は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲＧＢの３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した電気光学装置１００と同様であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものである。また、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【０１１２】
さて、ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成される結果、投射レンズ２１１４を介して、スクリーン２１２０にカラー画像が投射されることとなる。
【０１１３】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、上述したようにカラーフィルタを設ける必要はない。
【０１１４】
＜その２：モバイル型コンピュータ＞
次に、上記電気光学装置１００を、モバイル型のパーソナルコンピュータに適用した例について説明する。図２１は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ２２００は、キーボード２２０２を備えた本体部２２０４と、表示部として用いられる電気光学装置１００とを備えている。なお、この電気光学装置１００の背面には、視認性を高めるためのバックライトが設けられる。
【０１１５】
＜その３：携帯電話＞
さらに、上記電気光学装置１００を、携帯電話に適用した例について説明する。図２２は、この携帯電話の構成を示す斜視図である。図において、携帯電話２３００は、複数の操作ボタン２３０２のほか、受話口２３０４、送話口２３０６とともに、上述した電気光学装置１００を備えるものである。なお、この電気光学装置１００の背面にも、視認性を高めるためのバックライトが設けられる。
【０１１６】
なお、電子機器としては、図１９〜図２２を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。
【０１１７】
【発明の効果】
以上説明したように本発明によれば、回路特性や、各種の配線抵抗などの不均一性に起因する表示ムラが抑えられ、また、各サブフィールドにおいて走査線のすべてを順番に選択する必要がなく、重みの基準時が到来している走査線のみを選択すれば足りるので、１サブフィールドにおけるデータの転送レートを低減することが可能となる。また、低消費電力化も可能になる。
【図面の簡単な説明】
【図１】  本発明の実施形態に係る電気光学装置の電気的な構成を示すブロック図である。
【図２】  （ａ）および（ｂ）は、それぞれ同電気光学装置における画素の構成の一例を示す回路図である。
【図３】  同電気光学装置における走査線駆動回路の構成を示すブロック図である。
【図４】  同電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。
【図５】  同電気光学装置において液晶層に印加される電圧実効値と透過率との関係を示す図である。
【図６】  同電気光学装置において階調データ（ｄｃｂａ）・補正ビットｈとサブフィールドにわたって印加される電圧との関係を示す図である。
【図７】  １フィールドにおいて各走査線に印加される階調データ（ｄｃｂａ）・補正ビットｈとサブフィールドとの関係を示す図である。
【図８】  同電気光学装置において、各走査線の選択と重みの基準時との関係を、サブフィールド毎に示す図である。
【図９】  同電気光学装置の動作を説明するためのタイミングチャートである。
【図１０】  同電気光学装置の動作を説明するためのタイミングチャートである。
【図１１】  同電気光学装置において対向基板に印加される電圧、および、画素電極に印加される電圧を、階調データ毎にサブフィールド単位で示すタイミングチャートである。
【図１２】  同電気光学装置における走査線と水平走査期間との関係を示すタイミングチャートである。
【図１３】  本発明の応用形態に係る電気光学装置において、各走査線の選択と重みの基準時との関係を、サブフィールド毎に示す図である。
【図１４】  同電気光学装置における走査線と水平走査期間との関係を示すタイミングチャートである。
【図１５】  上記応用形態とは別の応用形態に係る電気光学装置において対向基板に印加される電圧、および、画素電極に印加される電圧を、階調データ毎にサブフィールド単位で示すタイミングチャートである。
【図１６】  本発明に適用可能な画素の構成の一例を示す回路図である。
【図１７】  本発明の実施形態に係る電気光学装置の構造を示す斜視図である。
【図１８】  同電気光学装置の構造を示す断面図である。
【図１９】  同電気光学装置を適用した電子機器の電気的な構成を示すブロック図である。
【図２０】  同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図２１】  同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図２２】  同電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
１００…電気光学装置
１０２…素子基板
１０４…対向基板
１０５…液晶
１０８…対向電極
１１０…画素
１１２…走査線
１１４…データ線
１１６…ＴＦＴ
１１８…画素電極
１３０…走査線駆動回路
１４０…データ線駆動回路
２００…制御回路
２１００…プロジェクタ
２２００…パソコン
２３００…携帯電話
【図１】
0003823645.tif 000002
【図２】
0003823645.tif 000003
【図３】
0003823645.tif 000004
【図４】
0003823645.tif 000005
【図５】
0003823645.tif 000006
【図６】
0003823645.tif 000007
【図７】
0003823645.tif 000008
【図８】
0003823645.tif 000009
【図９】
0003823645.tif 000010
【図１０】
0003823645.tif 000011
【図１１】
0003823645.tif 000012
【図１２】
0003823645.tif 000013
【図１３】
0003823645.tif 000014
【図１４】
0003823645.tif 000015
【図１５】
0003823645.tif 000016
【図１６】
0003823645.tif 000017
【図１７】
0003823645.tif 000018
【図１８】
0003823645.tif 000019
【図１９】
0003823645.tif 000020
【図２０】
0003823645.tif 000021
【図２１】
0003823645.tif 000022
【図２２】
0003823645.tif 000023