(57)【特許請求の範囲】
【請求項１】
銅パッドを有する半導体素子が配線基板に実装された半導体装置において、
前記銅パッドの表面上に形成され、銅の拡散を防止するための銅拡散防止膜と、
前記銅拡散防止膜を介在させた状態で前記銅パッドに電気的に接続された金属バンプとを備え、
前記金属バンプを介して前記半導体素子が前記配線基板に実装されており、
前記銅拡散防止膜は、Ｎｂを用いて形成されており、
前記金属バンプは金を含み、
前記銅拡散防止膜と前記金属バンプとの間には、Ｔi、Ｎi、Ｐdの積層膜、Ｔi、Ｎi、Ａuの積層膜、ＴiＷ、Ａuの積層膜、又はＴiＷ、Ｐdの積層膜のいずれかが形成されていることを特徴とする半導体装置。
【請求項２】
前記金属バンプははんだを含み、
前記銅拡散防止膜と前記金属バンプとの間には、Ｔi、Ｎiの積層膜、Ｔi、Ｎi、Ｐdの積層膜、Ｔi、Ｎi、Ａuの積層膜、Ｃr、Ｎiの積層膜、Ｃr、Ａuの積層膜、Ｃr、Ｎi、Ａuの積層膜、又はＣr、Ｎi、Ｐdの積層膜のいずれかが形成されていることを特徴とする請求項１記載の半導体装置。
【請求項３】
銅パッドを有する半導体素子をはんだバンプを用いてフリップチップ実装法により配線基板に実装する半導体装置の製造方法において、
前記銅パッドの表面上に、銅の拡散を防止するための銅拡散防止膜を形成する工程と、
前記銅拡散防止膜上に、はんだバンプに含まれるスズの拡散を抑えるための金属積層膜を形成する工程と、
前記金属積層膜上に前記はんだバンプを形成する工程と、
前記はんだバンプを介して前記半導体素子を前記配線基板に実装する工程と、
を備え、
前記銅拡散防止膜は、Ｎｂを用いて形成されており、
前記金属積層膜は、Ｔi、Ｎiの積層膜、Ｔi、Ｎi、Ｐdの積層膜、Ｔi、Ｎi、 Ａuの積層膜、Ｃr、Ｎiの積層膜、Ｃr、Ａuの積層膜、Ｃr、Ｎi、Ａuの積層膜、Ｃr、Ｎi、Ｐdの積層膜のいずれかであることを特徴とする半導体装置の製造方法。
【請求項４】
銅パッドを有する半導体素子が配線基板に実装された半導体装置を製造する方法において、
前記銅パッドの表面上に、銅の拡散を防止するための銅拡散防止膜を形成する工程と、
前記銅拡散防止膜上に、Ｔｉ、Ｎｉ、Ｐｄの積層膜、Ｔｉ、Ｎｉ、Ａｕの積層膜、Ｔｉ、Ｗ、Ａｕの積層膜、Ｔｉ、Ｗ、Ｐｄの積層膜のいずれかを形成する工程と、
前記銅拡散防止膜及び前記金属積層膜とを介在させた状態で、前記銅パッドに電気的に接続される金バンプを形成する工程と、
前記金バンプを介して前記半導体素子を前記配線基板に実装する工程と、
を備え、
前記銅拡散防止膜は、Ｎｂを用いて形成されていることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に銅パッドを有する装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、半導体装置の分野において、信号遅延の防止等の理由から半導体チップにおける配線層をアルミニウム等に替えて銅で形成することが行われている。この場合には、半導体チップの表面上に形成されるパッドも銅配線と同様に銅により形成される。
【０００３】
半導体チップを配線基板に搭載して電気的に接続する手法として、以下のような３つの手法が用いられている。
【０００４】
第１の手法は、一般にフリップチップ実装と称されるもので、図１１に示されたように半導体チップ２０４が上下を反転した状態で配線基板２０１上に搭載される。半導体チップ２０４の銅パッド上にはんだバンプ２０３が形成されており、このような半導体チップ２０４がはんだバンプ２０３を介して配線基板２０１上に搭載され、間に封止樹脂２０２が形成されている。配線基板２０１の反対面にはアレイ状に配置されたはんだボール２０５が形成されており、図示されていないプリント配線基板等に接続される。
【０００５】
以下に、銅パッド上にはんだバンプを形成する従来の方法について説明する。
【０００６】
図９に、銅パッドを形成する従来の半導体装置の製造方法を工程別に示す。
【０００７】
図９（ａ）に示されたように、シリコン基板１０３の表面上に銅パッド１０１が形成されており、その表面が露出した状態でパッシベーション膜１０２が覆っている。
【０００８】
図９（ｂ）に示されるように、ウェーハ全面にチタン膜１０４、ニッケル膜１０５、パラジューム膜１０６をスパッタリングや蒸着等により順に積層し、バリアメタルを形成する。
【０００９】
図９（ｃ）に示されるように、バリアメタル上にレジストを塗布し、開口部を形成してレジスト膜１０７を得る。この開口部に、突起電極形成のため低融点金属膜１０８としてはんだめっきを形成する。
【００１０】
図９（ｄ）に示されるように、レジスト膜１０７を剥離し、バリアメタルを構成するＰd／Ｎi／Ｔi膜１０４、１０５、１０６をエッチングする。
【００１１】
半導体ウェーハ全体にフラックスを塗布し、窒素雰囲気中で加熱してはんだをリフローする。
【００１２】
第２の手法はワイヤボンディングによるもので、図１２に示されたようにシリコン基板３００上に銅パッド３０２が形成され、銅パッド３０２の表面が露出した状態でパッシベーション膜３０１が覆っている。このような半導体チップに対し、金ワイヤ３０４が銅パッド３０２に接続される。このようなボンディング接続が行われた後、図１３に示されたように半導体チップ４０２が配線基板４０１に搭載され、モールド樹脂４０５により封止される。配線基板４０１における搭載面と反対側の面上には、はんだボール４０４がアレイ状に形成されている。
【００１３】
第３の手法はＴＡＢ（Tape Automated Bonding）実装法を用いたものであり、図１４に示されたような構成を備えている。半導体チップ５０２のパッド上に、金バンプ５０３が形成されている。金属キャップ５０６に半導体チップ５０２が搭載され、樹脂基板５０１を介在させた状態で、配線が形成されはんだボール５０５が設けられたポリイミドテープ５０７が接続されている。
【００１４】
【発明が解決しようとする課題】
しかし、従来の半導体装置には次のような問題があった。上述したように、半導体チップにおける銅パッドに対し、（１）はんだバンプによるフリップチップ実装を行う場合、（２）金ワイヤをボンディング接続する場合、（３）金バンプを形成してＴＡＢ実装を行う場合があるが、それぞれにおける問題について述べる。
【００１５】
（１）はんだバンプを銅パッド上に形成する場合、はんだ中のスズの拡散を抑えるために金属積層膜を形成する。しかし、銅パッドでは銅が金属積層膜を通ってはんだまで到達し、スズと銅の金属間化合物が形成される。この結果、高温放置後においてシェア強度が低下するという問題が生じていた。
【００１６】
（２）銅パッドと金ワイヤとをボンディング接続する場合、金と銅との接続を通常用いられている超音波では接続が困難であった。
【００１７】
（３）金バンプを銅パッド上に形成する場合、金の拡散を抑えるために金属積層膜を形成する。ところが、銅パッドでは銅が金属積層膜を通って金まで到達するので、金と銅の拡散によりシェア強度が低下する問題が生じていた。
【００１８】
ここで、上記（１）における問題を回避するため、銅やニッケル等のバリアメタルを銅パッド上に電気メッキ法により厚く形成する手法もあった。しかしこの場合には、メッキ工程が増えるという問題があった。
【００１９】
本発明は上記事情に鑑み、工程の増加を伴うことなく銅パッドへのはんだバンプ、金ワイヤ、金バンプを接続して高いシェア強度を確保することが可能な半導体装置及びその製造方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本発明は、銅パッドを有する半導体素子が配線基板に実装された半導体装置において、
前記銅パッドの表面上に形成され、銅の拡散を防止するための銅拡散防止膜と、
前記銅拡散防止膜を介在させた状態で前記銅パッドに電気的に接続された金属バンプとを備え、
前記金属バンプを介して前記半導体素子が前記配線基板に実装されており、
前記銅拡散防止膜は、Ｎｂを用いて形成されており、
前記金属バンプは金を含み、
前記銅拡散防止膜と前記金属バンプとの間には、Ｔi、Ｎi、Ｐdの積層膜、Ｔi、Ｎi、Ａuの積層膜、ＴiＷ、Ａuの積層膜、又はＴiＷ、Ｐdの積層膜のいずれかが形成されていることを特徴とする。
【００２５】
前記金属バンプははんだを含み、前記銅拡散防止膜と前記金属バンプとの間には、Ｔi、Ｎiの積層膜、Ｔi、Ｎi、Ｐdの積層膜、Ｔi、Ｎi、Ａuの積層膜、Ｃr、Ｎiの積層膜、Ｃr、Ａuの積層膜、Ｃr、Ｎi、Ａuの積層膜、又はＣr、Ｎi、Ｐdの積層膜のいずれかが形成されていてもよい。
【００２７】
本発明は、銅パッドを有する半導体素子をはんだバンプを用いてフリップチップ実装法により配線基板に実装する半導体装置の製造方法において、
前記銅パッドの表面上に、銅の拡散を防止するための銅拡散防止膜を形成する工程と、
前記銅拡散防止膜上に、はんだバンプに含まれるスズの拡散を抑えるための金属積層膜を形成する工程と、
前記金属積層膜上に前記はんだバンプを形成する工程と、
前記はんだバンプを介して前記半導体素子を前記配線基板に実装する工程と、
を備え、
前記銅拡散防止膜は、Ｎｂを用いて形成されており、
前記金属積層膜は、Ｔi、Ｎiの積層膜、Ｔi、Ｎi、Ｐdの積層膜、Ｔi、Ｎi、 Ａuの積層膜、Ｃr、Ｎiの積層膜、Ｃr、Ａuの積層膜、Ｃr、Ｎi、Ａuの積層膜、Ｃr、Ｎi、Ｐdの積層膜のいずれかであることを特徴とする。
【００２８】
前記金属積層膜は、Ｔi、Ｎiの積層膜、Ｔi、Ｎi、Ｐdの積層膜、Ｔi、Ｎi、Ａuの積層膜、Ｃr、Ｎiの積層膜、Ｃr、Ａuの積層膜、Ｃr、Ｎi、Ａuの積層膜、Ｃr、Ｎi、Ｐdの積層膜のいずれかであってもよい。
【００３０】
本発明は、銅パッドを有する半導体素子が配線基板に実装された半導体装置を製造する方法において、
前記銅パッドの表面上に、銅の拡散を防止するための銅拡散防止膜を形成する工程と、
前記銅拡散防止膜上に、Ｔｉ、Ｎｉ、Ｐｄの積層膜、Ｔｉ、Ｎｉ、Ａｕの積層膜、Ｔｉ、Ｗ、Ａｕの積層膜、Ｔｉ、Ｗ、Ｐｄの積層膜のいずれかを形成する工程と、
前記銅拡散防止膜及び前記金属積層膜とを介在させた状態で、前記銅パッドに電気的に接続される金バンプを形成する工程と、
前記金バンプを介して前記半導体素子を前記配線基板に実装する工程と、
を備え、
前記銅拡散防止膜は、Ｎｂを用いて形成されていることを特徴とする。
【００３１】
【発明の実施の形態】
以下、本発明の一実施の形態について図面を参照して説明する。
【００３２】
本発明の第１の実施の形態による半導体装置の構成及びその製造方法について、図１を用いて説明する。
【００３３】
銅パッド１が形成された半導体チップウェーハ（直径６インチ、厚さ６２５μｍ）を用意する。なお、銅パッド１の大きさは１００μｍ角であり、３５０μｍのピッチで半導体チップ（１０mm×１０mm）の全面にエリア状に形成されている。この場合の縦断面構造は、図１（ａ）に示されるようである。シリコン基板３の表面上に銅パッド１が形成され、銅パッド１の表面が露出した状態で表面を例えば膜厚１μｍのパッシベーション膜２が覆っている。
【００３４】
図１（ｂ）に示されるように、ウェーハ全面に銅拡散防止膜４をスパッタ法、蒸着法等で形成する。銅拡散防止膜４は、Ｎi、Ｃr、ＴiＮ、ＴaＮ、Ｔa、Ｎb、ＷＮのいずれかを用いて例えば１μｍの膜厚で形成する。
【００３５】
図１（ｃ）に示されるように、ウェーハ全面に例えば１０００オングストロームの膜厚のチタン膜５、３０００オングストロームの膜厚のニッケル膜６、５００オングストロームの膜厚のパラジューム膜７を、スパッタ装置、電子ビーム蒸着装置等を用いて順に積層して形成し、バリアメタルを構成する。
【００３６】
図１（ｄ）に示されるように、バリアメタル上にレジスト膜８を５０μｍ程度の膜厚で塗布する。そして、レジスト膜８に対し、銅パッド１上における突起電極形成用箇所に対応する箇所に１００μｍ角の開口部を形成する。この開口部に、突起電極形成のために低融点金属膜９としてはんだを５０μｍの厚さでめっきする。
【００３７】
なお、はんだめっきにはあたっては、例えば共晶Ｓn／Ｐbはんだの場合は、レジストパターンが形成された半導体ウェーハをスズ３０ｇ／ｌ、鉛２０ｇ／ｌ、及びアルカンスルホン酸１００ｇ／ｌ、界面活性剤を主成分とする添加剤を含有する溶液中に浸す。さらに、浴温度２０℃でバリアメタルを陰極とし、Ｓn／Ｐb板を陽極として、電流密度１Ａ／ｄｍ2の条件下で緩やかに攪拌しながらめっき を行う。
【００３８】
図１（ｅ）に示されたように、アセトン、剥離液等の溶媒を用いてレジスト膜８を剥離し、バリアメタルであるＰd／Ｎi／Ｔi膜をエッチングする。
【００３９】
ここで、パラジューム膜７、ニッケル膜６のエッチングには、王水系のエッチング液を用いる。チタン膜５のエッチングには、エチレンジアミン四酢酸系を用いることができる。
【００４０】
続いて、銅拡散防止膜４もエッチングを行ってパターニングする。
【００４１】
最後に、この半導体ウェーハ全体にフラックスを塗布し、窒素雰囲気中で２２０℃、３０秒間加熱し、低融点金属膜９をリフローする。
【００４２】
その後電気的なテストを行い、ダイシングを行って半導体チップに分割し、フリップチップ実装を行う。半導体チップと搭載基板とを仮り止めした後、２２０℃に設定した窒素リフロー炉に通して、バンプを形成している低融点金属膜９を溶融させる。これにより、半導体チップと搭載基板とが電気的に接続された状態で実装され、半導体装置が得られる。
【００４３】
ここで、配線基板上の接続パッドとして、Ｃu、Ｎi、Ａu、Ｐdのいずれか、あるいはこれらの積層膜、混合膜で形成されているもの、もしくは金属膜上にＳn 、Ｐb、Ａg、Ｂi、Ｚn、Ｉn、Ｓb、Ｃu、Ｂi、Ｇe等の低融点金属のいずれか、 あるいはこれらの混合膜が形成されているものを用いる。
【００４４】
搭載基板上に実装した半導体チップにおいて、半導体チップと搭載基板との間にシリコーン樹脂などを充填した後硬化させて半導体装置を構成してもよい。なお、この場合に使用し得る他の樹脂としては、エポキシ樹脂やアクリル樹脂等がある。
【００４５】
上述した工程に従って半導体装置を製造した後、温度サイクル試験を行ってその信頼性を調べた。
【００４６】
半導体チップとして、９００個のバンプが形成された１０mm角の大きさのチップを使用し、樹脂基板上に実装したものをサンプルとして使用した。なお、温度サイクル試験は、−６５℃で３０分間、２５℃で５分間、１５０℃で３０分間温度を維持し、これを１サイクルとした。
【００４７】
このようなサイクルを３０００回行った後においても、銅パッド１上にはんだバンプを接続した箇所には破断の発生が全く認められなかった。
【００４８】
また、金属バンプのシェア強度は、図１０に示されたように、１５０℃の高温で１０００時間放置した場合にも、５０ｇｆの力に対して全く問題はなく、バンプの剥離や強度の劣化が全く起こらず、またバンプ間でのショートも発生しなかった。
【００４９】
さらに半導体ウェーハを１５０℃で５０００時間放置した場合にも、バンプシェア強度は低下しなかった。
【００５０】
ここで、サンプルとして用いたものは、はんだバンプとしてＳn、Ｐbはんだを用いている。しかし、Ｓn、Ｐb、Ａg、Ｂi、Ｚn、Ｉn、Ｓb、Ｃu、Ｂi、Ｇe等の金属のいずれか、あるいはこれらの混合膜により形成されたはんだバンプを用いてもよい。
【００５１】
また、上記実施の形態ではバリアメタルとしてチタン／ニッケル／パラジューム膜を用いている。しかしこの積層膜に限らず、例えばチタン／ニッケルの積層膜、チタン／ニッケル／金の積層膜、クロム／ニッケルの積層膜、クロム／金の積層膜、クロム／ニッケル／金の積層膜、クロム／ニッケル／パラジュームの積層膜、チタン／銅の積層膜、チタン／銅／金の積層膜、クロム／銅の積層膜、又はクロム／銅／金の積層膜のいずれかを用いてもよい。
【００５２】
このように、本実施の形態によれば、銅の拡散が銅パッド上に形成した銅拡散防止膜により抑えられ、はんだバンプ中のスズと銅との拡散が抑制される。したがって、銅とスズとの金属間化合物が形成されず、界面剥離が発生しないので信頼性の高い接続が得られる。また、バリアメタルを電気メッキ法により厚く形成する方法に比べて、製造プロセスを簡易化することができる。
【００５３】
本発明の第２の実施の形態による半導体装置の構成及びその製造方法を説明する。
【００５４】
上記、第１の実施の形態における図１（ａ）、図１（ｂ）に示された工程と同様に、シリコン基板１３上に銅パッド１１、パッシベーション膜１２、銅拡散層防止膜１４を形成する。さらに、シリコン基板１３の全面にレジスト膜２０を形成する。
【００５５】
図２（ｂ）に示されたように、銅パッド１１上におけるパッシベーション膜１２の開口部に対応した箇所に、この開口部よりも大きくなるようにレジスト膜２０を残して現像処理を行う。寸法は、たとえば７０μｍ角としてもよい。
【００５６】
図２（ｃ）に示されたように、レジスト膜２０をマスクとして銅拡散防止膜１４にエッチングを行い、開口部に対応した箇所に残るようパターニングする。この後は、上記第１の実施の形態と同様に、図２（ｄ）に示されたようにチタン膜１５、ニッケル膜１６、パラジューム膜１７、低融点金属膜１９が形成される。
【００５７】
本実施の形態では、銅パッド１１上に形成した銅拡散層防止膜１４を、バリアメタル層を形成する前に開口部に対応するようパターニングしてある。このため、バリアメタルのみのエッチングを行えばよく、製造プロセスが簡易である。
【００５８】
最後に、上記第１の実施の形態と同様に、半導体ウェーハにフラックスを塗布し、窒素雰囲気中で２２０℃で３０秒間加熱し、低融点金属膜１９をリフローする。この後電気的なテストを行い、ダイシングを行ってチップに分割し、フリップチップ実装を行う。
【００５９】
本実施の形態によれば、上記第１の実施の形態と同様の効果が得られる。ところで、上記第１の実施の形態では、低融点金属膜とバリアメタルとを同時にエッチングする。このため、エッチング液の種類によっては低融点金属膜へのダメージが大きくなる可能性がある。これに対し、第２の実施の形態では、バリアメタルを全面に形成する前に銅拡散防止膜をパターニングしているため、低融点金属膜へのエッチングダメージを減少させることができる。
【００６０】
本発明の第３の実施の形態による半導体装置の構成及びその製造方法について、図３を参照して述べる。
【００６１】
上記第１、第２の実施の形態と同様に、銅パッド３１を有する半導体ウェーハ（直径６インチ、厚さ６２５μｍ）を用意する。
【００６２】
図３（ａ）に示されたように、銅パッド３１上に無電解メッキにより銅拡散防止膜３４を形成する。銅拡散防止膜３４としては、Ｎi、Ｃr、ＴiＮ、ＴaＮ、Ｔa、Ｎb、ＷＮを用いる。ここで、無電解メッキを行うことにより、銅パッド３１上にのみ選択的に銅拡散防止膜３４を形成することができる。また、Ｎiを選択 して銅拡散防止膜３４を形成する場合は、Ｎi−Ｂ、あるいはＮi−Ｐを用いてもよい。以降の工程は、上記第１、第２の実施の形態と同様である。これにより、図３（ｂ）に示されたように、チタン膜３５、ニッケル膜３６、パラジューム膜３７、低融点金属膜３９が形成される。
【００６３】
この第３の実施の形態によれば、銅パッド３１上に無電解メッキにより選択的に銅拡散防止膜３４が形成される。このため、上記第１、第２の実施の形態のように銅パッド上に形成した銅拡散防止膜をエッチングによりパターニングする必要がなく、製造プロセスが簡易化される。
【００６４】
最後に、半導体ウェーハにフラックスを塗布し、窒素雰囲気中において２２０℃で３０秒間加熱し、はんだ金属をリフローする。この後、電気的なテストを行い、ダイシングを行い半導体チップに分割した後フリップチップ実装を行う。
【００６５】
本実施の形態では、銅パッドヘの銅拡散防止膜の形成を無電解めっき法により行うため、容易に金属膜の形成を行うことが可能である。無電解めっきを行うことによって銅パッド表面上における凹凸が平滑化され、バリアメタルとの密着性が向上し、さらにバリア性も良好になる。
【００６６】
本発明の第４の実施の形態による半導体装置の構成及びその製造方法を説明する。
【００６７】
図４（ａ）に示すように、銅パッド４１を有する半導体ウェーハ（直径６インチ、厚さ６２５μｍ）を用意する。この段階において、パッシベーション膜は形成されていない状態にある。銅パッド４１の大きさは１００μｍ角であり、３５０μｍのピッチで半導体チップ（１０mm×１０mm)の全面にエリア状に形成され ている。
【００６８】
図４（ｂ）に示されたように、半導体ウェーハの全面に銅拡散防止膜４４を形成する。銅拡散防止膜４４には、Ｎi、Ｃr、ＴiＮ、ＴaＮ、Ｔa、Ｎb、ＷＮを用いる。
【００６９】
図４（ｃ）のように、半導体ウェーハ全面にレジスト膜を形成し、図４（ｄ）のように銅パッド４１上にレジスト膜４０が残るように露光、現像を行う。
【００７０】
図４（ｄ）のように銅拡散防止膜４４にエッチングを行い、銅パッド４１上にのみ残るようにパターニングする。
【００７１】
図４（ｅ）のようにパッシベーション膜４２を形成する。パッシベーション膜４２としては、ＳiＮ、ＳiＯ2等の無機膜、またはポリイミド、ＢＣＢ、エポキ シ樹脂等の有機膜、あるいはこれらの複合膜を用いる。
【００７２】
以降の工程は、上記第１の実施の形態と同様である。本実施の形態では、銅パッド４１上に銅拡散防止膜４４が先に形成されるため、バリアメタルのみをエッチングすればよい。
【００７３】
最後に、半導体ウェーハにフラックスを塗布し、窒素雰囲気中において２２０℃で３０秒間加熱して、図４（ｆ）に示されたように低融点金属膜４９をリフローする。
【００７４】
その後電気的テストを行い、ダイシングを行い半導体チップに分割してフリップチップ実装を行う。
【００７５】
本発明の第５の実施の形態による半導体装置の構成及びその製造方法を図５を用いて説明する。
【００７６】
図５（ａ）に示されたように、銅パッド５１を有する半導体ウェーハ（直径６インチ、厚さ６２５μｍ）を用意する。この段階では、パッシベーション膜は形成されていない状態にある。銅パッド５１の大きさは１００μｍ角、３５０μｍのピッチで半導体チップ（１０mm×１０mm）の全面にエリア状に形成されている。
【００７７】
銅パッド５１と銅配線部分とに無電解メッキを行い、選択的に銅拡散防止膜５４を形成する。銅拡散防止膜５４には、Ｎi、Ｃr、ＴiＮ、ＴaＮ、Ｔa、Ｎb、ＷＮを用いる。ここで、Ｎiの替わりにＮi−Ｂ、Ｎi−Ｐを用いることもできる。 銅拡散防止膜５４は、上記第４の実施の形態と同様に銅パッド５１上に選択的に形成される。よって、これ以降の工程は、第４の実施の形態における図４（ｅ）〜図４（ｆ）と同様である。
【００７８】
最後に半導体ウェーハにフラックスを塗布し、図５（ｃ）に示されたように窒素雰囲気中において２２０℃で３０秒間加熱し、低融点金属膜５９をリフローする。
【００７９】
その後電気的なテストを行い、ダイシングをしてチップにしてフリップチップ実装を行う。
【００８０】
本実施の形態によれば、無電解メッキ法を用いて低融点金属膜を形成するため、工程を簡易化することができる。また、無電解めっき法を用いることによって銅パッドの表面における凹凸が平滑化され、バリアメタルとの密着がよくなり、さらにバリア性も向上する。
【００８１】
本発明の第６の実施の形態について、図６を参照して述べる。
【００８２】
上記第１〜第５の実施の形態では、はんだバンプを形成するために印刷法を用いる。これに対し、本実施の形態では、はんだペーストをスキージを用いて開口部に埋め込む方法を用いている。
【００８３】
図６（ａ）に示されたように、上記第１の実施の形態と同様に、銅パッド６１上に銅拡散防止膜６４を形成した後、バリアメタルとしてチタン膜６５、ニッケル膜６６、パラジューム膜６７を形成し、さらにレジスト膜６８を形成する。このレジスト膜６８は、例えば１００μｍ角のパターンを有する。
【００８４】
レジスト膜６８をマスクとして、チタン膜６５、ニッケル膜６６、パラジューム膜６７をエッチングしてパターニングし、さらに銅拡散防止膜６４も同様にパターニングする。
【００８５】
図６（ｃ）のように、例えば１６０μｍ角で形成された６０μｍ厚の印刷マスク６０１を半導体ウェーハ上に位置わせして設置する。この印刷マスク６０１は、図示されたように印刷マスク開口部を有している。低融点金属ペースト６０３としてはんだぺ一ストを、スキージ６０２を矢印の方向に移動させることにより印刷マスク開口部内に埋め込む。
【００８６】
図６（ｄ）のように印刷マスク６０１を図中上方向に引き上げ、もしくは半導体ウェーハを下方向に引き下げて、バリアメタル部分にはんだぺ一ストを残す。
【００８７】
この後、半導体ウェーハを窒素雰囲気中で２２０℃で３０秒間加熱し、はんだペーストをリフローしさらにフラックスを洗浄する。電気的なテストを行い、ダイシングを行ってチップに分割し、フリップチップ実装を行う。
【００８８】
本実施の形態では、低融点金属ペーストとしてＳn−Ｐbはんだバンプを用いる場合について述べたが、Ｓn、Ｐb、Ａg、Ｂi、Ｚn、Ｉn、Ｓb、Ｃu、Ｂi、Ｇe等の金属が混合された混合金属を用いても良好な信頼性が得られる。なお、はんだバンプを形成する際に、印刷法やスキージを用いてマスク開口部に埋め込む方法以外にも、はんだボールを搭載する方法や、溶融はんだをバリアメタル上に塗布する方法を用いて形成してもよい。
【００８９】
このような第６の実施の形態によれば、印刷法を用いて低融点金属膜を形成することにより、めっき法を用いて形成する場合よりも工程を簡易化することができる。
【００９０】
本発明の第７の実施の形態による半導体装置の構成及びその製造方法について図７を用いて説明する。本実施の形態は、金ワイヤをボンディングする実装法を用いるものである。
【００９１】
図７（ａ）に示されたように、銅パッド７１を有する半導体ウェーハ（直径６インチ、厚さ６２５μｍ）を用いる。
【００９２】
銅パッド７１の大きさは１００μｍ角であり、２００μｍのピッチでウェーハ上の各半導体チップ（１０mm×１０mm）の周辺領域に配置されている。
【００９３】
図７（ｂ）のように、銅パッド７１の上面に銅拡散防止膜７４をスパッタ法あるいは蒸着法等で形成する。銅拡散防止膜７４としては、Ｎi、Ｃr、ＴiＮ、ＴaＮ、Ｔa、Ｎb、ＷＮのいずれかを用いる。
【００９４】
図７（ｃ）に示されるように、半導体ウェーハ全面に金膜７５をスパッタ装置、電子ビーム蒸着などを用いて形成する。ここで、金膜の替わりにパラジューム膜を用いてもよい。続いて金膜７５上に図示されていないレジストを塗布し、露光、現像処理を行って１００μｍ角のレジスト膜を形成する。
【００９５】
レジスト膜をマスクとして金膜７５及び銅拡散防止膜７４をエッチングし、レジスト膜を剥離液で除去すると、図７（ｄ）に示される形状のものが得られる。その後電気的テストを行い、ダイシングをしてチップに分割しする。さらに、搭載基板上に半導体チップを搭載し、金膜７５上に金ワイヤをボンディングして搭載基板と電気的に接続した状態で実装する。
【００９６】
上記工程に従って半導体装置を製造し、温度サイクル試験に供してその信頼性を調べた。温度サイクル試験は、−６５℃（３０分間）〜２５℃（５分間）〜１５０℃（３０分間）を１サイクルとした。３０００サイクル行った後においても、ボンディングワイヤの引っ張り強度は低下せず、破断の発生は全く認められなかった。また、ワイヤの接続部分におけるボールシェア強度も低下が認められなかった。
【００９７】
このような第７の実施の形態によれば、銅の拡散が銅パッド上に形成した銅拡散防止膜により抑えられ、金ワイヤと銅との間で銅の拡散が抑制される。したがって、金ワイヤと銅パッドとの接続強度及び信頼性が向上する。
【００９８】
本発明の第８の実施の形態による半導体装置の構成及びその製造方法について述べる。図８（ａ）に示されるように、銅パッド８１を有する半導体ウェーハ（直径６インチ、厚さ６２５μｍ）を用いる。銅パッド８１の大きさは５０μｍ角であり、６０μｍのピッチで半導体ウェーハ上の各半導体チップ（１０mm×１０mm)の周辺に配置されている。
【００９９】
銅パッド８１の上面に銅拡散防止膜８４をスパッタ法、蒸着法などで形成する。銅拡散防止膜としては、Ｎi、Ｃr、ＴiＮ、ＴaＮ、Ｔa、Ｎb、ＷＮを用いる。
【０１００】
図８（ｃ）に示されるように、半導体ウェーハ全面にチタン膜８５、ニッケル膜８６、パラジューム膜８７をスパッタ装置、電子ビーム蒸着等を用いて形成する。
【０１０１】
ここで、バリアメタルとしてチタン／ニッケル／パラジューム膜を形成する替わりに、他の積層膜として例えばチタン／ニッケル／金の積層膜、チタン／タングステン／金の積層膜、又はチタン／タングステン／パラジュームの積層膜のいずれかを用いてもよい。
【０１０２】
図８（ｄ）に示されたように、パラジューム膜８７上にレジストを２０μｍ厚で塗布し、露光、現像処理を行い５０μｍ角の開口部を形成してレジスト膜８８を得る。この開口部に金８９を１６μｍの厚さでめっきする。
【０１０３】
図８（ｅ）に示されたように、アセトン、剥離液等の溶媒を用いてレジスト膜８８を剥離し、バリアメタルを構成するパラジューム膜８７、ニッケル膜８６、チタン膜８５をエッチングする。パラジューム膜８７及びニッケル膜８６のエッチングには、王水系のエッチング液を用いる。
【０１０４】
チタン膜８５のエッチングには、エチレンジアミン四酢酸系を用いることができる。さらに、銅拡散防止膜８４をエッチングする。その後、電気的テストを行い、ダイシングをしてチップに分割し、金バンプを用いてテープ基板にＴＡＢ実装を行う。
【０１０５】
上記工程に従って半導体装置を製造した後、温度サイクル試験に供してその信頼性を調べた。なお温度サイクル試験は、−６５℃（３０分間）〜２５℃（５分間）〜１５０℃（３０分間）を１サイクルとした。３０００サイクル試験を行った後においても金バンプの接続強度は低下せず、破断の発生は全く認められなかった。
【０１０６】
上記第８の実施の形態によれば、銅の拡散が銅パッド上に形成した銅拡散防止膜により抑えられるので、金バンプへの銅の拡散が抑制される。よって界面剥離が発生せず、信頼性の高い接続が得られる。
【０１０７】
上述した実施の形態は一例であって、本発明を限定するものではない。例えば、バリアメタルをチタン／ニッケル／パラジューム膜で構成しているが、他の材料を用いて構成してもよい。また、上記実施の形態ではいずれも銅配線に接続された銅パッド上に銅拡散防止膜を形成し、その上にバリアメタルを形成している。しかし、銅パッドに限らず銀配線に接続された銀パッドに対して銀拡散防止膜を形成し、バリアメタルを形成した場合にも同様な効果が得られる。
【０１０８】
【発明の効果】
以上説明したように、本発明の半導体装置及びその製造方法によれば、銅の拡散が銅パッド上に形成した銅拡散防止膜により抑えられ、金属バンプ又は金属ワイヤ中の成分と銅との拡散が抑制される。したがって、金属バンプ又は金属ワイヤ中の成分と銅との金属間化合物が形成されず、界面剥離が発生しないので信頼性の高い接続が得られる。また、バリアメタルを電気メッキ法により厚く形成する方法に比べて、製造プロセスを簡易化することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による半導体装置の構成及びその製造方法を工程別に示した縦断面図。
【図２】本発明の第２の実施の形態による半導体装置の構成及びその製造方法を工程別に示した縦断面図。
【図３】本発明の第３の実施の形態による半導体装置の構成及びその製造方法を工程別に示した縦断面図。
【図４】本発明の第４の実施の形態による半導体装置の構成及びその製造方法を工程別に示した縦断面図。
【図５】本発明の第５の実施の形態による半導体装置の構成及びその製造方法を工程別に示した縦断面図。
【図６】本発明の第６の実施の形態による半導体装置の構成及びその製造方法を工程別に示した縦断面図。
【図７】本発明の第７の実施の形態による半導体装置の構成及びその製造方法を工程別に示した縦断面図。
【図８】本発明の第８の実施の形態による半導体装置の構成及びその製造方法を工程別に示した縦断面図。
【図９】従来の半導体装置の構成及びその製造方法を工程別に示した縦断面図。
【図１０】上記実施の形態による半導体装置と従来の半導体装置とにおける銅パッドに接続したはんだバンプのシェア強度を比較したグラフ。
【図１１】銅パッドを有する半導体チップをフリップチップ実装した場合の構成を示した縦断面図。
【図１２】銅パッドを有する半導体チップに金ワイヤをボンディング接続した場合の構成を示した縦断面図。
【図１３】図１２に示された金ワイヤを接続した半導体チップを搭載基板に搭載して樹脂封止を行った半導体装置の構成を示した縦断面図。
【図１４】銅パッドを有する半導体チップにＴＡＢ実装を行った場合の構成を示した縦断面図。
【符号の説明】
１、１１、３１、４１、５１、６１、７１、８１  銅パッド
２、１２、３２、４２、５２、６２、７２、８２  パッシベーション膜
３、１３、３３、４３、５３、６３、７３、８３  シリコン基板
４、１４、３４、４４、５４、６４、７４、８４  銅拡散防止膜
５、１５、３５、４５、５５、６５、８５  チタン膜
６、１６、３６、４６、５６、６６、８６  ニッケル膜
７、１７、３７、４７、５７、６７、８７  パラジューム膜
８、２０、４０、６８、８８  レジスト膜
９、１９、３９、４９、４９、５９、  低融点金属膜
７５  金膜
８９  金
６０１  印刷マスク
６０２  スキージ
６０３  低融点金属ペースト
【図１】
0003859403.tif 000002
【図２】
0003859403.tif 000003
【図３】
0003859403.tif 000004
【図４】
0003859403.tif 000005
【図５】
0003859403.tif 000006
【図６】
0003859403.tif 000007
【図７】
0003859403.tif 000008
【図８】
0003859403.tif 000009
【図９】
0003859403.tif 000010
【図１０】
0003859403.tif 000011
【図１１】
0003859403.tif 000012
【図１２】
0003859403.tif 000013
【図１３】
0003859403.tif 000014
【図１４】
0003859403.tif 000015