(57)【特許請求の範囲】
【請求項１】
異なる２つの周波数から、選択的に何れかの周波数の発振信号を出力する発振回路において、
前記各周波数に対応する共振回路と、
前記各共振回路毎に設けられる第１の差動対と、
前記各第１の差動対に共通に設けられる第１の定電流回路と、
前記各第１の差動対毎に設けられ前記各第１の差動対のバイアス電圧印加端子に電気的に接続されたままの電源を用いて、前記各第１の差動対を選択的に駆動するバイアス電源と、
前記各第１の差動対に個別的に対応して設けられる増幅用の第２の差動対と、
前記各第２の差動対に共通に設けられる第２の定電流回路とを備え、
前記バイアス電源は、いずれか一方の前記第１の差動対の前記バイアス電圧印加端子に印加するバイアス電圧が他方の前記第１の差動対の前記バイアス電圧印加端子に印加するバイアス電圧よりも大きくなるように前記各電源が発生するバイアス電圧の大小関係を切り換え可能とされ、バイアス電圧の大きい方の前記第１の差動対に、印加されたバイアス電圧で増幅動作状態とならしめることによって前記第１の定電流回路の電流を流して発振させるとともにバイアス電圧の小さい方の前記第１の差動対には、印加されたバイアス電圧で遮断状態とならしめることによって電流を流さないことにより、前記各第１の差動対を選択的に駆動し、
バイアス電圧の大きい方の前記第１の差動対に対応する前記第２の差動対に前記第２の定電流回路の電流が流れて当該第２の差動対から前記発振信号が出力され、バイアス電圧の小さい方の前記第１の差動対に対応する前記第２の差動対には電流が流れないことを特徴とする発振回路。
【請求項２】
前記各第１の差動対は、エミッタを共通とし、一方のトランジスタのコレクタと他方のトランジスタのベースとがコンデンサを介して互いに接続されたトランジスタ対を有し、
前記第１の定電流回路は、前記各第１の差動対のエミッタに接続されており、
前記バイアス電源の前記電源は、前記各第１の差動対毎に設けられ、対応する前記第１の差動対の各トランジスタのベースに抵抗を介して前記バイアス電圧を印加し、
前記各第２の差動対は、エミッタを共通とし、一方のトランジスタのベースが対応する前記第１の差動対の一方のトランジスタのベースに接続されるとともに、他方のトランジスタのベースが対応する前記第１の差動対の他方のトランジスタのベースに接続されたトランジスタ対を有し、
前記第２の定電流回路は、前記各第２の差動対のエミッタに接続されていることを特徴とする請求項１に記載の発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チューナの局部発振回路等として好適に実施され、複数種類の相互に異なる周波数の信号を発生させることができ、それら内の何れかの周波数の信号を選択して出力するようにした発振回路に関する。
【０００２】
【従来の技術】
図２は、典型的な従来技術の発振回路１の電気的構成を示すブロック図である。この発振回路１は、相互に異なる２つの周波数に対応する共振回路ｎ１，ｎ２を備え、それら２つの周波数の発振信号を選択的に出力するものである。
【０００３】
前記共振回路ｎ１に関連して、トランジスタｑ１，ｑ２から成る第１の差動対ｍ１と、バイアス電源ｂ１と、前記トランジスタｑ１，ｑ２のベースに前記バイアス電源ｂ１からのバイアス電圧ｖ１をそれぞれ与えるバイアス抵抗ｒ１，ｒ２と、トランジスタｑ１のベースとトランジスタｑ２のコレクタとの間に介在されるコンデンサｃ１と、トランジスタｑ２のベースとトランジスタｑ１のコレクタとの間に介在されるコンデンサｃ２と、前記トランジスタｑ１，ｑ２のエミッタに共通に電流ｉ１を供給する第１の定電流回路ｆ１とが設けられている。前記バイアス電圧ｖ１が印加されると、前記差動対ｍ１は前記共振回路ｎ１の共振周波数で発振を行う。
【０００４】
同様に、前記共振回路ｎ２に関連して、トランジスタｑ３，ｑ４から成る第１の差動対ｍ２と、バイアス電源ｂ２と、バイアス抵抗ｒ３，ｒ４と、コンデンサｃ３，ｃ４と、第１の定電流回路ｆ２とが設けられている。バイアス電圧ｖ２が印加されると、前記差動対ｍ２は前記共振回路ｎ２の共振周波数で発振を行う。
【０００５】
前記各第１の差動対ｍ１，ｍ２には、個別的に対応して、増幅用の第２の差動対ｍ３，ｍ４が設けられている。差動対ｍ３は、トランジスタｑ５，ｑ６から成り、前記各トランジスタｑ５，ｑ６のベースは前記トランジスタｑ１，ｑ２のベースにそれぞれ接続されている。各トランジスタｑ５，ｑ６のコレクタは、抵抗ｒ５，ｒ６を介して共通に電源ｂ３に接続されるとともに、出力端子ｐ１，ｐ２にそれぞれ接続されている。トランジスタｑ５，ｑ６のエミッタには、共通に電流ｉ３を供給する第２の定電流回路ｆ３が接続されている。
【０００６】
同様に、差動対ｍ４は、トランジスタｑ７，ｑ８から成り、前記各トランジスタｑ７，ｑ８のベースは前記トランジスタｑ３，ｑ４のベースにそれぞれ接続され、コレクタは前記トランジスタｑ５，ｑ６のコレクタとそれぞれ並列に接続され、エミッタには電流ｉ４を供給する第２の定電流回路ｆ４が接続されている。
【０００７】
上述のように構成された発振回路１において、前述のように共振回路ｎ１，ｎ２による相互に異なる２つの周波数の発振信号を選択的に出力可能とするにあたって、各差動対ｍ１，ｍ２；ｍ３，ｍ４に発振電流を供給する定電流回路ｆ１，ｆ２；ｆ３，ｆ４は、制御信号ｃｔｌ１，ｃｔｌ２；ｃｔｌ３，ｃｔｌ４によってオン／オフ制御される。制御信号ｃｔｌ１と制御信号ｃｔｌ３とは同相の信号であり、制御信号ｃｔｌ２と制御信号ｃｔｌ４とは同相の信号であり、制御信号ｃｔｌ１，ｃｔｌ３と制御信号ｃｔｌ２，ｃｔｌ４とは逆相の信号となる。
【０００８】
したがって、たとえば差動対ｍ１，ｍ３が発振し、出力端子ｐ１，ｐ２からの相互に逆相の発振信号ｏｕｔ１，ｏｕｔ２として差動対ｍ３からの出力が導出されている状態から、差動対ｍ２，ｍ４が発振し、差動対ｍ４からの出力が導出されている状態に切換えるためには、前記制御信号ｃｔｌ１，ｃｔｌ３によって定電流回路ｆ１，ｆ３による電流ｉ１，ｉ３を停止させて差動対ｍ１，ｍ３の発振を停止させ、前記制御信号ｃｔｌ２，ｃｔｌ４によって定電流回路ｆ２，ｆ４による電流ｉ２，ｉ４を供給させて差動対ｍ２，ｍ４に発振を開始させる必要がある。このような制御を行うことによって、出力端子ｐ１，ｐ２からの発振信号ｏｕｔ１，ｏｕｔ２として、相互に異なる２つの周波数の発振信号を選択的に出力することができる。
【０００９】
【発明が解決しようとする課題】
図３は、前記定電流回路ｆ１の一構成例である定電流回路ｆ１１の電気回路図である。この定電流回路ｆ１１は、先ず電源ｂ１１に対して、抵抗ｒ１１、ダイオード接続されたトランジスタｑ１１および抵抗ｒ１２から成る直列回路を接続して定電流ｉ１１を作成し、その定電流ｉ１１を前記トランジスタｑ１１とカレントミラー回路を形成するトランジスタｑ１２によって、これらのトランジスタｑ１１，ｑ１２のエミッタ面積比で折返し、前記電流ｉ１を作成する。また、前記トランジスタｑ１１および抵抗ｒ１２と並列に、制御トランジスタｑ１３が設けられ、この制御トランジスタｑ１３が制御端子ｐ１０に与えられる前記制御信号ｃｔｌ１によってオン制御されることで、前記定電流ｉ１１がバイパスされ、前記電流ｉ１が０となって差動対ｍ１が発振を停止する。残余の定電流回路ｆ２〜ｆ４に関しても、この定電流回路ｆ１１と同様に構成することができる。
【００１０】
したがって、このような定電流回路ｆ１１では、前記定電流ｉ１１は常時流れており、該定電流回路ｆ１１を差動対ｍ１〜ｍ４のオン／オフ制御のために採用すると、発振していない差動対に対応する定電流回路での定電流ｉ１１は無駄になり、消費電力が大きくなってしまうという問題がある。
【００１１】
そこで、このような問題を解決するために、図４で示す定電流回路ｆ１２が考えられる。この定電流回路ｆ１２において、前述の定電流回路ｆ１１に類似し、対応する部分には同一の参照符号を付して、その説明を省略する。この定電流回路ｆ１２では、トランジスタｑ１２のコレクタに一対のトランジスタｑ２１，ｑ２２のエミッタを共通に接続し、そのベースを制御端子ｐ１１，ｐ１２に与えられる前記制御信号ｃｔｌ１，ｃｔｌ２によってオン／オフ制御することで、コレクタから前記電流ｉ１またはｉ２を選択的に供給する。差動対ｍ３，ｍ４に関しても同様に、前記制御信号ｃｔｌ３，ｃｔｌ４によってトランジスタｑ２１，ｑ２２のコレクタから前記電流ｉ３またはｉ４を選択的に供給する。
【００１２】
しかしながら、この定電流回路ｆ１２では、電流ｉ１〜ｉ４を制御するためのトランジスタが、ｑ１２とｑ２１，ｑ２２との２段構成となり、制御信号ｃｔｌ１〜ｃｔｌ４として、前記定電流回路ｆ１１の倍の電圧が必要になり、またそのような２段のトランジスタによって消費電力も充分に小さくできないという問題がある。また、定電流回路ｆ１１，ｆ１２共に、オン／オフ制御のための構成を備えており、回路が複雑で、かつ規模が大きくなってしまう。
【００１３】
本発明の目的は、簡単な構成で、発振を行う差動対を切換え、かつ出力する発振信号の切換えも行うことができるとともに、消費電力を小さくすることができる。発振回路を提供することである。
【００１４】
【課題を解決するための手段】
本発明の発振回路は、異なる２つの周波数から、選択的に何れかの周波数の発振信号を出力する発振回路において、前記各周波数に対応する共振回路と、前記各共振回路毎に設けられる第１の差動対と、前記各第１の差動対に共通に設けられる第１の定電流回路と、前記各第１の差動対を選択的に駆動するバイアス電源と、前記各第１の差動対に個別的に対応して設けられる増幅用の第２の差動対と、前記各第２の差動対に共通に設けられる第２の定電流回路とを備え、前記バイアス電源は、いずれか一方の前記第１の差動対に印加するバイアス電圧が他方の前記第１の差動対に印加するバイアス電圧よりも大きくなるようにバイアス電圧の大小関係を切り換え可能とされ、バイアス電圧の大きい方の前記第１の差動対に前記第１の定電流回路の電流を流して発振させるとともにバイアス電圧の小さい方の前記第１の差動対には電流を流さないことにより、前記各第１の差動対を選択的に駆動し、バイアス電圧の大きい方の前記第１の差動対に対応する前記第２の差動対に前記第２の定電流回路の電流が流れて当該第２の差動対から前記発振信号が出力され、バイアス電圧の小さい方の前記第１の差動対に対応する前記第２の差動対には電流が流れないことを特徴としている。
【００１５】
また、本発明の発振回路は、前記各第１の差動対は、エミッタを共通とし、一方のトランジスタのコレクタと他方のトランジスタのベースとがコンデンサを介して互いに接続されたトランジスタ対を有し、前記第１の定電流回路は、前記各第１の差動対のエミッタに接続されており、前記バイアス電源は、前記各第１の差動対毎に設けられ、対応する前記第１の差動対の各トランジスタのベースに抵抗を介して前記バイアス電圧を印加し、前記各第２の差動対は、エミッタを共通とし、一方のトランジスタのベースが対応する前記第１の差動対の一方のトランジスタのベースに接続されるとともに、他方のトランジスタのベースが対応する前記第１の差動対の他方のトランジスタのベースに接続されたトランジスタ対を有し、前記第２の定電流回路は、前記各第２の差動対のエミッタに接続されていることを特徴としている。
【００１６】
上記の発明によれば、バイアス電圧を切換えるという簡単な構成で、発振を行う第１の差動対を切換え、かつ出力する発振信号の切換えも行うことができる。またそのように出力する発振信号の切換えを行っても、第１の差動対に電流を供給する第１の定電流回路は共通であり、該第１の定電流回路は常時定電流を供給していればよく、オン／オフ動作の切換えによる損失を無くすことができる。
【００１７】
また、第２の定電流回路の切換えのための構成が不要となり、また該第２の定電流回路による損失を最小限にすることができる。
【００１８】
なお、別の第１の発振回路として、複数の周波数から、選択的に何れかの周波数の発振信号を出力する発振回路において、前記複数の各周波数に対応する共振回路と、前記各共振回路毎に設けられる第１の差動対と、前記各第１の差動対に共通に設けられる第１の定電流回路と、前記各第１の差動対を選択的に駆動するバイアス電源とを含むものが考えられる。
【００１９】
上記の構成によれば、各第１の差動対は、バイアス電源からバイアス電圧が印加されると、共振回路の共振周波数で発振を行うことができる。しかしながら、各第１の差動対の発振信号電流を供給する第１の定電流回路は各第１の差動対に共通に設けられているので、バイアス電圧の印加状態によって、たとえば最も高いバイアス電圧が印加される第１の差動対が切換えられると、新たにバイアス電圧が印加された第１の差動対の発振信号電流の増加に伴い、それまで発振を行っていた第１の差動対の発振信号電流が減少して発振を停止する。
【００２０】
したがって、バイアス電圧を切換えるという簡単な構成で、発振を行う第１の差動対を切換え、かつ出力する発振信号の切換えも行うことができる。またそのように出力する発振信号の切換えを行っても、第１の差動対に電流を供給する第１の定電流回路は共通であり、該第１の定電流回路は常時定電流を供給していればよく、オン／オフ動作の切換えによる損失を無くすことができる。
【００２１】
また、別の第２の発振回路として、上記第１の発振回路において、前記各第１の差動対に個別的に対応して設けられる増幅用の第２の差動対と、前記各第２の差動対に共通に設けられる第２の定電流回路とをさらに備えるものが考えられる。
【００２２】
上記の構成によれば、各第１の差動対に対して増幅用の第２の差動対を設けても、前述のようにバイアス電圧の印加状態によって、発振する第１の差動対が切換えられるので、前記第２の差動対に対しても、その発振信号電流を供給する第２の定電流回路を共通に設けることができる。
【００２３】
したがって、第２の定電流回路の切換えのための構成が不要となり、また該第２の定電流回路による損失を最小限にすることができる。
【００２４】
【発明の実施の形態】
本発明の実施の一形態について、図１に基づいて説明すれば以下のとおりである。
【００２５】
図１は、本発明の実施の一形態の発振回路１１の電気的構成を示すブロック図である。この発振回路１１は、Ｌ，Ｃ共振回路等で実現され、相互に異なる２つの周波数に対応する共振回路Ｎ１，Ｎ２を備え、それら２つの周波数の発振信号を選択的に出力するものである。
【００２６】
前記共振回路Ｎ１に関連して、トランジスタＱ１，Ｑ２から成る第１の差動対Ｍ１と、バイアス電源Ｂ１と、前記トランジスタＱ１，Ｑ２のベースに前記バイアス電源Ｂ１からのバイアス電圧Ｖ１をそれぞれ与えるバイアス抵抗Ｒ１，Ｒ２と、トランジスタＱ１のベースとトランジスタＱ２のコレクタとの間に介在されるコンデンサＣ１と、トランジスタＱ２のベースとトランジスタＱ１のコレクタとの間に介在されるコンデンサＣ２と、前記トランジスタＱ１，Ｑ２のエミッタに共通に電流Ｉ１を供給する第１の定電流回路Ｆ１とが設けられている。前記バイアス電圧Ｖ１が印加されると、前記差動対Ｍ１は前記共振回路Ｎ１の共振周波数で発振を行うことができる。
【００２７】
同様に、前記共振回路Ｎ２に関連して、トランジスタＱ３，Ｑ４から成る第１の差動対Ｍ２と、バイアス電源Ｂ２と、バイアス抵抗Ｒ３，Ｒ４と、コンデンサＣ３，Ｃ４とが設けられている。注目すべきは、本発明では、前記定電流回路Ｆ１が、この差動対Ｍ２にも共用されていることである。バイアス電圧Ｖ２が印加されると、前記差動対Ｍ２は前記共振回路Ｎ２の共振周波数で発振を行うことができる。
【００２８】
前記各第１の差動対Ｍ１，Ｍ２には、個別的に対応して、増幅用の第２の差動対Ｍ３，Ｍ４が設けられている。差動対Ｍ３は、トランジスタＱ５，Ｑ６から成り、前記各トランジスタＱ５，Ｑ６のベースは前記トランジスタＱ１，Ｑ２のベースにそれぞれ接続されている。各トランジスタＱ５，Ｑ６のコレクタは、抵抗Ｒ５，Ｒ６を介して共通に電源Ｂ３に接続されるとともに、出力端子Ｐ１，Ｐ２にそれぞれ接続されている。トランジスタＱ５，Ｑ６のエミッタには、共通に電流Ｉ２を供給する第２の定電流回路Ｆ２が接続されている。
【００２９】
同様に、差動対Ｍ４は、トランジスタＱ７，Ｑ８から成り、前記各トランジスタＱ７，Ｑ８のベースは前記トランジスタＱ３，Ｑ４のベースにそれぞれ接続され、コレクタは前記トランジスタＱ５，Ｑ６のコレクタとそれぞれ並列に接続され、エミッタは前記定電流回路Ｆ２に共通に接続されている。
【００３０】
上述のように構成された発振回路１１において、出力端子Ｐ１，Ｐ２からの相互に逆相の発振信号ＯＵＴ１，ＯＵＴ２として、差動対Ｍ３からの出力を導出させるためには、Ｖ１＞Ｖ２とされる。差動対Ｍ１，Ｍ２のエミッタ同士が接続されている定電流回路Ｆ１の電流Ｉ１は常時一定であり、また差動対Ｍ３，Ｍ４のエミッタ同士が接続されている定電流回路Ｆ２の電流Ｉ２も常時一定であり、前記Ｖ１＞Ｖ２とすることによって、差動対Ｍ１から流れる電流が前記電流Ｉ１となり、これによって差動対Ｍ３から流れる電流が前記電流Ｉ２となって、差動対Ｍ１，Ｍ３が発振を開始し、一方差動対Ｍ２，Ｍ４には電流が流れなくなる。
【００３１】
同様に、Ｖ１＜Ｖ２に切換えられると、差動対Ｍ２から流れる電流が前記電流Ｉ１となり、これによって差動対Ｍ４から流れる電流が前記電流Ｉ２となって差動対Ｍ２，Ｍ４が発振を開始し、一方差動対Ｍ１，Ｍ３には電流が流れなくなって発振を停止する。このようにして、前記発振信号ＯＵＴ１，ＯＵＴ２として、相互に異なる２つの周波数の発振信号を選択的に出力することができる。
【００３２】
以上のように本発明に従う発振回路１１は、各差動対Ｍ１，Ｍ２，Ｍ３，Ｍ４を構成するトランジスタＱ１，Ｑ２；Ｑ３，Ｑ４；Ｑ５，Ｑ６；Ｑ７，Ｑ８のエミッタ間を接続し、オン／オフ動作させたい差動対Ｍ１，Ｍ２；Ｍ３，Ｍ４同士のエミッタ間をさらに接続し、定電流回路Ｆ１，Ｆ２に接続するので、直流バイアス電圧Ｖ１，Ｖ２のレベルを切換えるだけで、発振を行う第１の差動対Ｍ１，Ｍ２を切換え、かつ出力する発振信号の切換えも行うことができる。
【００３３】
これによって、前記制御信号ｃｔｌ１〜ｃｔｌ４に対応した切換えのための構成を不要として、前記定電流回路Ｆ１，Ｆ２は、前記図３および図４の構成において、電源ｂ１１、トランジスタｑ１１，ｑ１２および抵抗ｒ１１〜ｒ１３の定電流ｉ１１を作成する必要最小限の構成でよく、また定電流回路の数を削減して、簡単な構成で実現することができる。さらにまた、定電流回路Ｆ１，Ｆ２には常時電流Ｉ１，Ｉ２が流れ、その電流Ｉ１，Ｉ２が選択的に差動対Ｍ１，Ｍ３；Ｍ２，Ｍ４に与えられるので、発振する差動対の切換えによっても無駄な電力消費が発生することもなく、また電流Ｉ１，Ｉ２の経路に介在されるトランジスタも前記ｑ１２の１段だけとなり、これによっても電力消費を削減することができる。
【００３４】
前記バイアス電圧Ｖ１，Ｖ２は、相互に連動して切換えられてもよく、もしくは何れか一方を固定値として、何れか他方を相対的に高い値または低い値とすることによって、差動対Ｍ１，Ｍ３；Ｍ２，Ｍ４が切換えられてもよい。また、発振周波数は２種類に限らず、３種類以上であってもよいことは言うまでもない。
【００３５】
【発明の効果】
本発明の発振回路は、以上のように、異なる２つの周波数から、選択的に何れかの周波数の発振信号を出力する発振回路において、前記各周波数に対応する共振回路と、前記各共振回路毎に設けられる第１の差動対と、前記各第１の差動対に共通に設けられる第１の定電流回路と、前記各第１の差動対を選択的に駆動するバイアス電源と、前記各第１の差動対に個別的に対応して設けられる増幅用の第２の差動対と、前記各第２の差動対に共通に設けられる第２の定電流回路とを備え、前記バイアス電源は、いずれか一方の前記第１の差動対に印加するバイアス電圧が他方の前記第１の差動対に印加するバイアス電圧よりも大きくなるようにバイアス電圧の大小関係を切り換え可能とされ、バイアス電圧の大きい方の前記第１の差動対に前記第１の定電流回路の電流を流して発振させるとともにバイアス電圧の小さい方の前記第１の差動対には電流を流さないことにより、前記各第１の差動対を選択的に駆動し、バイアス電圧の大きい方の前記第１の差動対に対応する前記第２の差動対に前記第２の定電流回路の電流が流れて当該第２の差動対から前記発振信号が出力され、バイアス電圧の小さい方の前記第１の差動対に対応する前記第２の差動対には電流が流れない。
【００３６】
また、本発明の発振回路は、以上のように、前記各第１の差動対は、エミッタを共通とし、一方のトランジスタのコレクタと他方のトランジスタのベースとがコンデンサを介して互いに接続されたトランジスタ対を有し、前記第１の定電流回路は、前記各第１の差動対のエミッタに接続されており、前記バイアス電源は、前記各第１の差動対毎に設けられ、対応する前記第１の差動対の各トランジスタのベースに抵抗を介して前記バイアス電圧を印加し、前記各第２の差動対は、エミッタを共通とし、一方のトランジスタのベースが対応する前記第１の差動対の一方のトランジスタのベースに接続されるとともに、他方のトランジスタのベースが対応する前記第１の差動対の他方のトランジスタのベースに接続されたトランジスタ対を有し、前記第２の定電流回路は、前記各第２の差動対のエミッタに接続されている。
【００３７】
それゆえ、バイアス電圧を切換えるという簡単な構成で、発振を行う第１の差動対を切換え、かつ出力する発振信号の切換えも行うことができる。またそのように出力する発振信号の切換えを行っても、第１の差動対に電流を供給する第１の定電流回路は共通であり、該第１の定電流回路は常時定電流を供給していればよく、オン／オフ動作の切換えによる損失を無くすことができる。
【００３８】
また、第１の差動対に対するバイアス電圧の印加状態によって、第２の差動対もオン／オフ制御されるので、第２の定電流回路の切換えのための構成が不要となり、また該第２の定電流回路による損失を最小限にすることができる。
【図面の簡単な説明】
【図１】  本発明の実施の一形態の発振回路の電気的構成を示すブロック図である。
【図２】  典型的な従来技術の発振回路の電気的構成を示すブロック図である。
【図３】  発振回路における定電流回路の一構成例の電気回路図である。
【図４】  発振回路における定電流回路の他の構成例の電気回路図である。
【符号の説明】
１１          発振回路
Ｂ１，Ｂ２    バイアス電源
Ｂ３          電源
Ｃ１〜Ｃ４    コンデンサ
Ｆ１          第１の定電流回路
Ｆ２          第２の定電流回路
Ｍ１，Ｍ２    第１の差動対
Ｍ３，Ｍ４    第２の差動対
Ｎ１，Ｎ２    共振回路
Ｐ１，Ｐ２    出力端子
Ｑ１〜Ｑ８    トランジスタ
Ｒ１〜Ｒ４    バイアス抵抗
Ｒ５，Ｒ６    抵抗
【図１】
0003859924.tif 000002
【図２】
0003859924.tif 000003
【図３】
0003859924.tif 000004
【図４】
0003859924.tif 000005