(57)【特許請求の範囲】
【請求項１】
それぞれの一方の入力端子には同一の入力信号が供給され、他方の入力端子にはそれぞれ電圧値が異なる基準電圧が供給される複数の比較回路を有する判定回路において、
差動回路を構成する第１と第２のトランジスタを有し、該第１のトランジスタの主電流路に該第１のトランジスタの状態に応じて判定信号を出力する信号出力回路を接続し、供給された停止信号に応じて該信号出力回路の動作を停止させる遮断回路を該信号出力回路に接続した第１の比較回路と、
差動回路を構成する第３と第４のトランジスタを有し、該第３のトランジスタの主電流路に該第３のトランジスタの状態に応じて判定信号を出力する信号出力回路を接続し、該第４のトランジスタの主電流路に該第４のトランジスタの状態に応じて該第１の比較回路の該遮断回路に停止信号を供給する指示回路を接続した第２の比較回路と、
を具備することを特徴とする判定回路。
【請求項２】
前記第２の比較回路から出力される判定信号が“１”を示す状態であったとき、該第２の比較回路の前記指示回路から供給された停止信号に応じて前記第１の比較回路の前記遮断回路が動作し、該第１の比較回路から出力される判定信号は“０”を示す状態となることを特徴とする、請求項１に記載した判定回路。
【請求項３】
それぞれの一方の入力端子には同一の入力信号が供給され、他方の入力端子にはそれぞれ電圧値が異なる基準電圧が供給される複数の比較回路を有する判定回路において、
差動回路を構成する第１と第２のトランジスタを有し、該第１のトランジスタの主電流路には該第１のトランジスタの状態に応じて判定信号を出力する信号出力回路を接続し、第１の停止信号に応じて該信号出力回路の動作を停止させる遮断回路を該信号出力回路に接続し、該第２のトランジスタの主電流路には該第２のトランジスタの状態に応じて第２の停止信号を出力する指示回路を接続した比較回路を具備し、
該比較回路の遮断回路は、供給される該基準電圧が一段階高い別の比較回路の指示回路から第１の停止信号が供給され、該比較回路の指示回路は、供給される該基準電圧が一段階低いさらに別の比較回路に対して第２の停止信号を供給することを特徴とする判定回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ａ／Ｄコンバータ等に適用される、アナログの入力信号のレベルをデジタル的に検出するための技術に関する。
【０００２】
【従来の技術】
近年、市場に出現するほとんどの電子機器はデジタル化されている。しかし、例えば周囲温度や音声などの変量を電気信号に変換すると、変換した時点ではその電気信号はアナログ信号となる。このため、デジタル信号を処理する機器にはアナログ信号をデジタル信号に変換するためのＡ／Ｄコンバータ等が不可欠となる。
図２には、Ａ／Ｄコンバータ等の入力側に設けられる、従来の一般的な入力信号のレベルを判定するための判定回路を示してある。このような判定回路はコンパレータを複数接続した構成のためにコンパレータアレーとも呼ばれている。
【０００３】
図２において、１はアナログ状態の入力信号が供給される判定回路の入力端子であり、それぞれ２１、２２、２３〜２ｎは判定回路の出力端子である。またＶＣ１は安定度の高い電圧が供給される電源端子である。ここで、入力端子１はそれぞれ複数のコンパレータＣＭ１〜ＣＭｎの一方の入力端子に接続され、各コンパレータＣＭ１〜ＣＭｎの出力端子は出力端子２１〜２ｎに接続される。電源端子ＶＣ１とグランドとの間に基準電圧供給用の複数の抵抗ｒ０〜ｒｎが直列に接続される。そして、コンパレータＣＭ１の他方の入力端子は抵抗ｒ０と抵抗ｒ１の接続点に接続され、コンパレータＣＭ２の他方の入力端子は抵抗ｒ１と抵抗ｒ２の接続点に接続される。以下同様に、各コンパレータＣＭ３〜ＣＭｎの他方の入力端子は各抵抗（ｒ２〜ｒｎ）同士の接続点に接続された回路構成となっている。
【０００４】
今、仮に、抵抗ｒ１と抵抗ｒ２の接続点の電圧がＶＬ２、抵抗ｒ２と抵抗ｒ３の接続点の電圧がＶＬ３であり、入力端子１を介して入力されるアナログの入力信号の電圧レベルＶＡＬが電圧ＶＬ２と電圧ＶＬ３の間にあったとする。すると、基準電圧として入力信号（ＶＡＬ）より電圧値の高い電圧ＶＬ３が入力されたコンパレータＣＭ３は“０”の出力信号を出力し、基準電圧として入力信号（ＶＡＬ）より電圧値の低い電圧ＶＬ２が入力されたコンパレータＣＭ２は“１”の出力信号を出力する。ここで、コンパレータＣＭ３より高い基準電圧が入力されるコンパレータ（〜ＣＭｎ）の出力信号は全て“０”となり、コンパレータＣＭ２より低い基準電圧が入力されるコンパレータ（ＣＭ１）の出力信号は全て“１”となる。
【０００５】
【発明が解決しようとする課題】
図２に示す判定回路は、供給される基準電圧に対し、入力信号のレベルがそれ以上であるか、それ以下であるかによってコンパレータＣＭ１〜ＣＭｎの出力信号が“１”と“０”に分かれる。このような形で信号を出力する判定回路はサーモグラフ型と呼ばれ、入力信号のレベルが所定のレベルより上か、あるいは下かを判定するのに適している。
しかし、使用形態によっては、入力信号のレベルがどこにあるかを１つの信号から判定できた方が都合が良い場合も存在する。これはつまり、前述の例において、入力信号の電圧レベルＶＡＬ直下の基準電圧ＶＬ２が入力されるコンパレータＣＭ２あるいは、入力信号の電圧レベルＶＡＬ直上の基準電圧ＶＬ３が入力されるコンパレータＣＭ３だけが“１”あるいは“０”の出力信号を出力すると言うことである。
【０００６】
ところが、図２に示す判定回路で入力信号のレベルがどこにあるかを判定するには“１”と“０”の境目を探さねばならず、図２に示す判定回路そのままの構成では１つの信号から入力信号のレベルがどこにあるかを判定するのは不可能である。従って、そのような要請がある場合には、判定回路の出力側に各コンパレータの出力信号の“１”と“０”の境目を識別するためのロジック回路を接続する必要があった。
そこで本発明は、入力信号の電圧レベル間近の基準電圧が入力される一つのコンパレータだけに他のコンパレータとは異なる出力信号を出力させ、これにより入力信号のレベル位置を１つの信号から判定することのできる判定回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明による判定回路は、それぞれの一方の入力端子には同一の入力信号が供給され、他方の入力端子にはそれぞれ電圧値が異なる基準電圧が供給される複数の比較回路を有する判定回路において、差動回路を構成する第１と第２のトランジスタを有し、第１のトランジスタの主電流路に第１のトランジスタの状態に応じて判定信号を出力する信号出力回路を接続し、供給された停止信号に応じて信号出力回路の動作を停止させる遮断回路を信号出力回路に接続した第１の比較回路と、差動回路を構成する第３と第４のトランジスタを有し、第３のトランジスタの主電流路に第３のトランジスタの状態に応じて判定信号を出力する信号出力回路を接続し、第４のトランジスタの主電流路に第４のトランジスタの状態に応じて第１の比較回路の遮断回路に停止信号を供給する指示回路を接続した第２の比較回路とを具備することを特徴とする。
【０００８】
あるいは、それぞれの一方の入力端子には同一の入力信号が供給され、他方の入力端子にはそれぞれ電圧値が異なる基準電圧が供給される複数の比較回路を有する判定回路において、差動回路を構成する第１と第２のトランジスタを有し、第１のトランジスタの主電流路には第１のトランジスタの状態に応じて判定信号を出力する信号出力回路を接続し、第１の停止信号に応じて信号出力回路の動作を停止させる遮断回路を信号出力回路に接続し、第２のトランジスタの主電流路には第２のトランジスタの状態に応じて第２の停止信号を出力する指示回路を接続した比較回路を具備し、ここで当該比較回路の遮断回路は、供給される基準電圧が一段階高い別の比較回路の指示回路から第１の停止信号が供給され、当該比較回路の指示回路は、供給される基準電圧が一段階低いさらに別の比較回路に対して第２の停止信号を供給することを特徴とする。
【０００９】
【発明の実施の形態】
差動回路を構成する第１と第２のトランジスタと、第１のトランジスタの出力側に接続された信号出力回路を具備し、さらに、信号出力回路に接続される遮断回路と第２のトランジスタの出力側に接続される指示回路の少なくとも一方の回路を具備するコンパレータを複数個設ける。各コンパレータの一方の入力端子には同一の入力信号を供給し、各コンパレータの他方の入力端子にはそれぞれ電圧値の異なる基準電圧を供給する。なお、組み合わせて使用されるコンパレータの数が３以上の時は、内側に配置されるコンパレータは遮断回路と指示回路の両方を具備するものとする。
【００１０】
そして、所定の比較回路の遮断回路には、供給される該基準電圧が一段階高い別の比較回路の指示回路から第１の停止信号を供給する一方、当該所定の比較回路の指示回路は、供給される該基準電圧が一段階低いさらに別の比較回路に対して第２の停止信号を供給するよう構成する。
これにより、入力信号より電圧値の低い基準電圧が入力されているコンパレータでは、それぞれ、自分よりも高い基準電圧が供給されるコンパレータの指示回路からの停止信号に応じて遮断回路が動作し、出力回路が動作を停止する。
【００１１】
【実施例】
本発明による判定回路の実施例の回路を図１に示した。
図１に示す回路は、ＰＮＰ型のトランジスタＱ１１とトランジスタＱ１２の各エミッタを接続し、そのエミッタ共通接続点を定電流回路Ｓ１を介して電源端子ＶＣ２に接続し、差動回路を構成する。
トランジスタＱ１１のコレクタは、出力回路を構成するＮＰＮ型のトランジスタＱ１３のベースおよび遮断回路を構成するＮＰＮ型のトランジスタＱ１４のコレクタに接続する。トランジスタＱ１３およびトランジスタＱ１４の各エミッタはグランドに接続し、トランジスタＱ１３のコレクタは出力端子２１に接続する。トランジスタＱ１３のベース、エミッタ間に、ベースにアノードを、エミッタにカソードを接続する形でダイオードＤ１２を接続する。
【００１２】
一方、トランジスタＱ１２のコレクタはダイオードＤ１１のアノードに接続し、ダイオードＤ１１のカソードはグランドに接続する。
以上のトランジスタＱ１１〜Ｑ１４、定電流源Ｓ１およびダイオードＤ１１、Ｄ１２の接続構成により、最も低レベル側のコンパレータＣＭ１を構成する。
【００１３】
そして次に、ＰＮＰ型のトランジスタＱ２１とトランジスタＱ２２の各エミッタを接続し、そのエミッタ共通接続点を定電流回路Ｓ２を介して電源端子ＶＣ２に接続し、差動回路を構成する。
トランジスタＱ２１のコレクタは、出力回路を構成するＮＰＮ型のトランジスタＱ２３のベースおよび遮断回路を構成するＮＰＮ型のトランジスタＱ２４のコレクタに接続する。トランジスタＱ２３およびトランジスタＱ２４の各エミッタはグランドに接続し、トランジスタＱ２３のコレクタは出力端子２２に接続する。トランジスタＱ２３のベース、エミッタ間に、ベースにアノードを、エミッタにカソードを接続する形でダイオードＤ２２を接続する。
【００１４】
一方、トランジスタＱ２２のコレクタは指示回路を構成するＮＰＮ型のトランジスタＱ２５のベースおよびダイオードＤ２１のアノードに接続し、トランジスタＱ２５のエミッタおよびダイオードＤ２１のカソードはグランドに接続する。トランジスタＱ２５のコレクタと電源端子ＶＣ２の間に抵抗Ｒ２を接続し、さらにトランジスタＱ２５のコレクタをコンパレータＣＭ１のトランジスタＱ１４のベースに接続する。
以上のトランジスタＱ２１〜Ｑ２５、定電流源Ｓ２、ダイオードＤ２１、Ｄ２２および抵抗Ｒ２の接続構成により、コンパレータＣＭ２を構成する。
【００１５】
具体的には、コンパレータＣＭ３のトランジスタＱ３５のコレクタをコンパレータＣＭ２のトランジスタＱ２４のベースに接続するというように、指示回路を構成するトランジスタＱＸ５のコレクタを、直前に設けられたコンパレータの遮断回路を構成するトランジスタＱ（Ｘ−１）４のベースに接続する形で、コンパレータＣＭ２と同じ回路構成の複数のコンパレータＣＭＸを順次構成する（ただしＸは３からｎ−１までの数）。
最終的にコンパレータ群については、トランジスタＱｎ１、Ｑｎ２、定電流回路Ｓｎ、トランジスタＱｎ３、Ｑｎ５、抵抗ＲｎおよびダイオードＤｎ１、Ｄｎ２により、最も高レベル側のコンパレータＣＭｎを構成する。このコンパレータＣＭｎはコンパレータＣＭ２の遮断回路を構成する回路部分が無いだけで、その他の回路構成はコンパレータＣＭ２と同様にする。
【００１６】
電源端子ＶＣ１とグランドとの間に（ｎ＋１）個の基準電圧供給用の抵抗ｒ０〜ｒｎを直列に接続し、各抵抗間の接続点を各コンパレータの各第１のトランジスタのベースに接続する。すなわち、抵抗ｒ０と抵抗ｒ１の接続点をコンパレータＣＭ１のトランジスタＱ１１のベースに接続する、というように、各抵抗ｒ（ｙ−１）とｒｙの接続点を各コンパレータＣＭｙの各第１のトランジスタＱｙ１のベースに接続する（ただし、ｙは１からｎまでの数）。
そして、各コンパレータＣＭ１〜ＣＭｎの第２のトランジスタＱ１２〜Ｑｎ２のベースを全てアナログ信号入力用の入力端子１に接続し、本発明による判定回路を構成する。
【００１７】
このような回路構成とした判定回路において、仮に、抵抗ｒ１と抵抗ｒ２の接続点の電圧がＶＬ２であり、抵抗ｒ２と抵抗ｒ３の接続点の電圧がＶＬ３であり、入力端子１を介して入力されるアナログの入力信号の電圧レベルＶＡＬが電圧ＶＬ２と電圧ＶＬ３の間にあったとする。
この時、基準電圧として入力信号（ＶＡＬ）より電圧値の高い電圧ＶＬ３が入力されたコンパレータＣＭ３では、差動動作をするトランジスタＱ３１がオフ状態、トランジスタＱ３２がオン状態となる。すると出力回路を構成するトランジスタＱ３３はオフ状態となり、コンパレータＣＭ３は出力端子２３の位置に “０”を意味する出力信号を発生させる。なお、コンパレータＣＭ３より電圧値の高い基準電圧が入力される全てのコンパレータの出力信号は、コンパレータＣＭ３と同様に“０”となる。
【００１８】
一方、基準電圧として入力信号（ＶＡＬ）より電圧値の低い電圧ＶＬ２が入力されたコンパレータＣＭ２では、差動動作をするトランジスタＱ２１がオン状態、トランジスタＱ２２がオフ状態となる。ここで、次段のコンパレータＣＭ３では、トランジスタＱ３２がオン状態であることにより指示回路を構成するトランジスタＱ３５もオン状態となる。するとコンパレータＣＭ２の遮断回路を構成するトランジスタＱ２４はベース、エミッタ間がトランジスタＱ３５によって短絡され、オフ状態となる。トランジスタＱ２１がオン状態、トランジスタＱ２４がオフ状態であることにより、出力回路を構成するトランジスタＱ２３はオン状態となり、コンパレータＣＭ２は出力端子２２の位置に“１”を意味する出力信号を発生させる。
【００１９】
電圧ＶＬ２より低い基準電圧が入力されるコンパレータＣＭ１では、コンパレータＣＭ２と同様に差動動作をするトランジスタＱ１１がオン状態、トランジスタＱ１２がオフ状態となる。ところが、次段のコンパレータＣＭ２のトランジスタＱ２２およびトランジスタＱ２５はオフ状態となっている。このため、コンパレータＣＭ１の遮断回路を構成するトランジスタＱ１４のベースには抵抗Ｒ２を介して電流が供給され、トランジスタＱ１４はオン状態となる。すると、出力回路を構成するトランジスタＱ１３のベース、エミッタ間は遮断回路を構成するトランジスタＱ１４によって短絡され、トランジスタＱ１１がオン状態であるにも関わらずトランジスタＱ１３はオフ状態となる。その結果、コンパレータＣＭ１は出力端子２１の位置に“０”を意味する出力信号を発生させる。
【００２０】
このように、図１に示す構成の判定回路では、入力信号（ＶＡＬ）より電圧値の高い基準電圧が入力されている全てのコンパレータは、その出力信号を“０”とする。ところが、入力信号（ＶＡＬ）より電圧値の低い基準電圧が入力されているコンパレータ群については、後段のコンパレータ（ＣＭ２）の指示回路（Ｑ２５）から供給される信号によって前段のコンパレータ（ＣＭ１）の遮断回路（Ｑ１４）が出力回路（Ｑ１３）の動作を停めてしまう。このため、電圧値が入力信号の直下であるような基準電圧が供給されるコンパレータだけがその出力信号を“１”とし、供給される基準電圧の電圧値がそれよりも低いコンパレータは、遮断回路の作用によってその出力信号を“０”とする。
【００２１】
従って、入力信号の電圧レベル間近（図１の回路構成では直下）の基準電圧が入力される一つのコンパレータだけが他のコンパレータとは異なる出力信号を出力し、これにより入力信号のレベル位置を１つの信号から判定することが可能となる。
また、図１に示す回路構成では、２つのトランジスタによって構成される差動回路から得られる２つの信号のうち、一方を入力信号と基準電圧の比較結果の判定信号出力に利用し、他方を前段コンパレータの出力を操作する停止信号出力に利用している。これにより各素子が有効に活用され、回路を構成するのに必要な素子数が少なくて済み、小型かつ容易に判定回路を製造することができる。
【００２２】
なお、以上の実施例の説明において、差動回路を構成する２つのトランジスタにＰＮＰ型バイポーラトランジスタを使用しているが、これに限定されず、電界効果型のトランジスタや、回路構成が実施例とは少し変わるがＮＰＮ型のバイポーラトランジスタを使用しても構わない。また、回路中のダイオードをトランジスタで構成したり、定電流源を抵抗で構成するなど、同様な機能を持つ回路素子で置き換えても良い。このように、本発明の要旨を変更しない範囲での回路の変形は、当然、可能である。
【００２３】
【発明の効果】
以上に述べたように本発明による判定回路は、差動回路を構成する第１と第２のトランジスタと、第１のトランジスタの出力側に接続された信号出力回路を具備し、さらに、信号出力回路に接続される遮断回路と第２のトランジスタの出力側に接続される指示回路の少なくとも一方の回路を具備するコンパレータを複数個設ける。各コンパレータの一方の入力端子には同一の入力信号を供給し、各コンパレータの他方の入力端子にはそれぞれ電圧値の異なる基準電圧を供給する。そして、所定の比較回路の遮断回路には、供給される該基準電圧が一段階高い別の比較回路の指示回路から第１の停止信号を供給する。また、当該所定の比較回路の指示回路から、供給される該基準電圧が一段階低いさらに別の比較回路に対して第２の停止信号を供給するようにした構成を特徴としている。
【００２４】
このような構成によれば、入力信号の電圧レベル間近の基準電圧が入力される一つのコンパレータだけが他のコンパレータとは異なる出力信号を出力する。これにより、入力信号のレベル位置を１つの信号より判定することが可能となる。また、このような構成にすると、差動回路から得られる２つの信号のうち、一方は入力信号と基準電圧の比較結果の判定信号出力に利用され、他方は前段コンパレータの出力を操作する停止信号出力に利用され、回路を構成する各素子が有効に活用される。その結果、付帯的な効果として、判定回路を構成する上で素子数が少なくて済み、小型かつ容易に判定回路を製造することも可能となる。
【図面の簡単な説明】
【図１】  本発明による判定回路の実施例を示す回路図。
【図２】  従来における判定回路の一例の構成を示す図。
【符号の説明】
１：判定回路入力端子      ２１〜２ｎ：判定回路出力端子      ＣＭ１〜ＣＭｎ：コンパレータ      Ｑ１１〜Ｑｎ１：第１のトランジスタ（あるいは第３のトランジスタ）      Ｑ１２〜Ｑｎ２：第２のトランジスタ（あるいは第４のトランジスタ）      Ｑ１３〜Ｑｎ３：出力回路を構成するトランジスタ      Ｑ１４〜Ｑ（ｎ−１）４：遮断回路を構成するトランジスタ      Ｑ２５〜Ｑｎ５：指示回路を構成するトランジスタ      ｒ０〜ｒｎ：基準電圧供給用の抵抗
ＶＣ１、ＶＣ２：電源端子
【図１】
0003746923.tif 000002
【図２】
0003746923.tif 000003