(57)【特許請求の範囲】
【請求項１】
増幅回路の出力信号によって圧電振動子を励振し、該圧電振動子の出力信号を該増幅回路の入力側に正帰還させて発振信号を出力する発振手段と、
前記増幅回路の入力側または出力側と共通電位の間に直列に接続された容量素子と第１のトランジスタを有し、内部制御電圧で該第１のトランジスタの導通状態を制御することによって該増幅回路の容量負荷を変化させる可変負荷手段と、
半導体基板上に形成され、一端に発振周波数制御用の外部制御電圧が印加され他端が内部ノードに接続された抵抗素子、該内部ノードと前記共通電位の間に接続され前記第１のトランジスタと同一の特性を有する第２のトランジスタ、及び基準電圧と該内部ノードの電圧の電位差を増幅して前記内部制御電圧を出力する増幅器を有し、該内部制御電圧で該第２のトランジスタの導通状態を制御して該内部ノードの電圧が該基準電圧に等しくなるように制御する内部制御電圧生成手段と、
前記内部制御電圧生成手段と同一の半導体基板上に形成され、該半導体基板の温度に対応した温度検出信号を出力する温度検出手段と、
前記温度検出信号を前記抵抗素子の温度特性と逆の温度特性を有する電圧に変換して前記基準電圧を生成する基準電圧生成手段とを、
備えたことを特徴とする電圧制御発振器。
【請求項２】
増幅回路の出力信号によって圧電振動子を励振し、該圧電振動子の出力信号を該増幅回路の入力側に正帰還させて発振信号を出力する発振手段と、
前記増幅回路の入力側または出力側と共通電位の間に直列に接続された容量素子と第１のトランジスタを有し、内部制御電圧で該第１のトランジスタの導通状態を制御することによって該増幅回路の容量負荷を変化させる可変負荷手段と、
半導体基板上に形成され、発振周波数制御用の外部制御電圧に応じた電圧を抵抗素子に印加することによって該抵抗素子に生じる電圧と、基準電圧に基づいて前記内部制御電圧を生成する内部制御電圧生成手段と、
前記内部制御電圧生成手段と同一の半導体基板上に形成され、該半導体基板の温度に対応した温度検出信号を出力する温度検出手段と、
前記温度検出信号を前記抵抗素子の温度特性と逆の温度特性を有する電圧に変換して前記基準電圧を生成する基準電圧生成手段とを備え、
前記内部制御電圧生成手段は、
反転入力端子に前記基準電圧が与えられ、非反転入力端子が第１のノードに接続されて出力端子から前記内部制御電圧を出力する第１の演算増幅器と、
前記第１のトランジスタと等しい特性を有し、前記第１のノードと前記共通電位の間に接続されて前記内部制御電圧で導通状態が制御される第２のトランジスタと、
反転入力端子に前記外部制御電圧が与えられ、非反転入力端子が第２のノードに接続された第２の演算増幅器と、
電源電位と前記第２のノードの間に接続され、前記第２の演算増幅器の出力電圧によって導通状態が制御される第３のトランジスタと、
前記第２のノードと前記共通電位の間に接続された前記抵抗素子と、
前記第３のトランジスタと等しい特性を有し、前記電源電位と前記第１のノードの間に接続されて前記第２の演算増幅器の出力電圧によって導通状態が制御される第４のトランジスタとを有することを特徴とする電圧制御発振器。
【請求項３】
増幅回路の出力信号によって圧電振動子を励振し、該圧電振動子の出力信号を該増幅回路の入力側に正帰還させて発振信号を出力する発振手段と、
前記増幅回路の入力側または出力側と共通電位の間に直列に接続された容量素子と第１のトランジスタを有し、内部制御電圧で該第１のトランジスタの導通状態を制御することによって該増幅回路の容量負荷を変化させる可変負荷手段と、
半導体基板上に形成され、発振周波数制御用の外部制御電圧に応じた電圧を抵抗素子に印加することによって該抵抗素子に生じる電圧と、基準電圧に基づいて前記内部制御電圧を生成する内部制御電圧生成手段と、
前記内部制御電圧生成手段と同一の半導体基板上に形成され、該半導体基板の温度に対応した温度検出信号を出力する温度検出手段と、
前記温度検出信号を前記抵抗素子の温度特性と逆の温度特性を有する電圧に変換して前記基準電圧を生成する基準電圧生成手段とを備え、
前記内部制御電圧生成手段は、
反転入力端子に前記基準電圧が与えられ、非反転入力端子が第１のノードに接続されて出力端子から前記内部制御電圧を出力する第１の演算増幅器と、
前記第１のトランジスタと等しい特性を有し、前記第１のノードと前記共通電位の間に接続されて前記内部制御電圧で導通状態が制御される第２のトランジスタと、
反転入力端子に前記外部制御電圧が与えられ、非反転入力端子が第２のノードに接続された第２の演算増幅器と、
第３のノードと前記第２のノードの間に接続され、前記第２の演算増幅器の出力電圧によって導通状態が制御される第３のトランジスタと、
前記第２のノードと前記共通電位の間に接続された前記抵抗素子と、
電源電位と前記第３のノードの間に接続され、該第３のノードの電圧によって導通状態が制御される第４のトランジスタと、
前記第４のトランジスタと等しい特性を有し、前記電源電位と前記第１のノードの間に接続されて前記第３のノードの電圧によって導通状態が制御される第５のトランジスタとを有することを特徴とする電圧制御発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、制御電圧によって発振周波数の制御が可能な電圧制御発振器（以下、「ＶＣＯ」という）、特に、水晶振動子等の圧電素子を有する電圧制御水晶発振器（以下、「ＶＣＸＯ」という）等のＶＣＯに関するものである。
【０００２】
【従来の技術】
従来、このような分野の技術としては、例えば次のような文献に記載されるものがあった。
文献：特開平１０−２００３３４号公報
図２は、前記文献に記載された従来のＶＣＸＯの回路図である。
このＶＣＸＯは、発振部１０、負荷部２０及び制御部３０で構成されている。発振部１０は、発振信号ＯＵＴを出力するインバータ１１と、このインバータ１１に対する帰還回路を形成する水晶振動子１２及び帰還抵抗１３とで構成されている。負荷部２０は、発振部１０の発振動作の安定化を図るとともに、負荷容量を変えることによって発振周波数を変化させるものである。負荷部２０は、インバータ１１の入力側と接地電位ＧＮＤとの間に直列に接続されたキャパシタ２１及びＮチャネルＭＯＳトランジスタ（以下、「ＮＭＯＳ」という）２２と、このインバータ１１の出力側と接地電位ＧＮＤとの間に接続されたキャパシタ２３とで構成されている。
【０００３】
制御部３０は、外部から与えられる外部制御電圧ＶＣに従ってＮＭＯＳ２２のオン抵抗を制御することにより、インバータ１１の入力側の負荷容量を変化させて発振周波数を制御するものである。制御部３０は、抵抗３１、ＮＭＯＳ２２と同じ特性を有するＮＭＯＳ３２、及び演算増幅器３３で構成されている。抵抗３１の一端に外部制御電圧ＶＣが印加され、この抵抗３１の他端がノードＮ３１に接続されている。ノードＮ３１と接地電位ＧＮＤとの間にはＮＭＯＳ３２が接続されている。また、ノードＮ３１は演算増幅器３３の非反転入力端子に接続され、この演算増幅器３３の反転入力端子には基準電圧Ｖｒｅｆが与えられている。そして、演算増幅器３３から出力される内部制御電圧Ｖｉが、ＮＭＯＳ３２，２２のゲートに共通に与えられるようになっている。
【０００４】
このＶＣＸＯに外部から外部制御電圧ＶＣが与えられると、抵抗３１に電流Ｉｄｓが流れ、ノードＮ３１の電圧はＶ３１になる。電圧Ｖ３１は演算増幅器３３の非反転入力端子に与えられ、この演算増幅器３３から内部制御電圧Ｖｉが出力されてＮＭＯＳ３２のゲートに与えられる。これにより、ＮＭＯＳ３２のオン抵抗が変化して電流Ｉｄｓが制御され、ＮＭＯＳ３２と演算増幅器３３によるフィードバック作用の結果、ノードＮ３１の電圧Ｖ３１は基準電圧Ｖｒｅｆに等しくなる。このように、ＮＭＯＳ３２のオン抵抗は、外部制御電圧ＶＣと基準電圧Ｖｒｅｆと抵抗３１とで規定されるので、ＮＭＯＳ３２の温度特性や閾値電圧のばらつきに影響されることがない。また、ＮＭＯＳ２２，３２は電流ミラー回路を構成しているので、これらのＮＭＯＳ２２，３２のオン抵抗は等しくなり、このＮＭＯＳ２２も温度特性や閾値電圧のばらつきに影響されることなく、外部制御電圧ＶＣによって制御される。これにより、このＶＣＸＯは特性の均一な発振周波数制御ができるようになっている。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来のＶＣＸＯでは、次のような課題があった。
温度特性や閾値電圧のばらつきに影響されることなく、ＮＭＯＳ２２のオン抵抗を制御するためには、制御部３０の抵抗３１の抵抗値を周囲温度に拘らず常に一定の値に保つ必要がある。しかし、半導体で抵抗を形成すると、温度係数が大きくなって一定の抵抗値を保つことが困難であるので、抵抗３１をＮＭＯＳ２２，３２や演算増幅器３３と同一の半導体基板上に形成することができなかった。このため、温度係数の小さな抵抗３１を外付けする必要があり、製造工程が複雑になるとともに、小形化に限界が生じるという課題があった。
本発明は、抵抗３１の温度特性を打ち消すような基準電圧Ｖｒｅｆを生成する回路を同一半導体基板上に形成することにより、前記従来技術が持っていた課題を解決し、トランジスタの特性のばらつきに影響されず均一な発振周波数制御が可能で、かつ、小形化及び製造工程の簡素化が可能なＶＣＸＯ等のＶＣＯを提供するものである。
【０００６】
【課題を解決するための手段】
前記課題を解決するために、本発明の内の第１の発明は、ＶＣＯにおいて、増幅回路の出力信号によって圧電振動子を励振し、該圧電振動子の出力信号を該増幅回路の入力側に正帰還させて発振信号を出力する発振手段と、前記増幅回路の入力側または出力側と共通電位の間に直列に接続された容量素子と第１のトランジスタを有し、内部制御電圧で該第１のトランジスタの導通状態を制御することによって該増幅回路の容量負荷を変化させる可変負荷手段とを有している。
また、このＶＣＯは、半導体基板上に形成され、一端に発振周波数制御用の外部制御電圧が印加され他端が内部ノードに接続された抵抗素子、該内部ノードと前記共通電位の間に接続され前記第１のトランジスタと同一の特性を有する第２のトランジスタ、及び基準電圧と該内部ノードの電圧の電位差を増幅して前記内部制御電圧を出力する増幅器を有し、該内部制御電圧で該第２のトランジスタの導通状態を制御して該内部ノードの電圧が該基準電圧に等しくなるように制御する内部制御電圧生成手段と、前記内部制御電圧生成手段と同一の半導体基板上に形成され、該半導体基板の温度に対応した温度検出信号を出力する温度検出手段と、前記温度検出信号を前記抵抗素子の温度特性と逆の温度特性を有する電圧に変換して前記基準電圧を生成する基準電圧生成手段とを備えている。
【０００７】
第２の発明のＶＣＯは、増幅回路の出力信号によって圧電振動子を励振し、該圧電振動子の出力信号を該増幅回路の入力側に正帰還させて発振信号を出力する発振手段と、前記増幅回路の入力側または出力側と共通電位の間に直列に接続された容量素子と第１のトランジスタを有し、内部制御電圧で該第１のトランジスタの導通状態を制御することによって該増幅回路の容量負荷を変化させる可変負荷手段と、半導体基板上に形成され、発振周波数制御用の外部制御電圧に応じた電圧を抵抗素子に印加することによって該抵抗素子に生じる電圧と、基準電圧に基づいて前記内部制御電圧を生成する内部制御電圧生成手段と、前記内部制御電圧生成手段と同一の半導体基板上に形成され、該半導体基板の温度に対応した温度検出信号を出力する温度検出手段と、前記温度検出信号を前記抵抗素子の温度特性と逆の温度特性を有する電圧に変換して前記基準電圧を生成する基準電圧生成手段とを備え、前記内部制御電圧生成手段は、反転入力端子に前記基準電圧が与えられ、非反転入力端子が第１のノードに接続されて出力端子から前記内部制御電圧を出力する第１の演算増幅器と、前記第１のトランジスタと等しい特性を有し、前記第１のノードと前記共通電位の間に接続されて前記内部制御電圧で導通状態が制御される第２のトランジスタと、反転入力端子に前記外部制御電圧が与えられ、非反転入力端子が第２のノードに接続された第２の演算増幅器と、電源電位と前記第２のノードの間に接続され、前記第２の演算増幅器の出力電圧によって導通状態が制御される第３のトランジスタと、前記第２のノードと前記共通電位の間に接続された前記抵抗素子と、前記第３のトランジスタと等しい特性を有し、前記電源電位と前記第１のノードの間に接続されて前記第２の演算増幅器の出力電圧によって導通状態が制御される第４のトランジスタとを有することを特徴としている。
【０００８】
第３の発明のＶＣＯは、増幅回路の出力信号によって圧電振動子を励振し、該圧電振動子の出力信号を該増幅回路の入力側に正帰還させて発振信号を出力する発振手段と、前記増幅回路の入力側または出力側と共通電位の間に直列に接続された容量素子と第１のトランジスタを有し、内部制御電圧で該第１のトランジスタの導通状態を制御することによって該増幅回路の容量負荷を変化させる可変負荷手段と、半導体基板上に形成され、発振周波数制御用の外部制御電圧に応じた電圧を抵抗素子に印加することによって該抵抗素子に生じる電圧と、基準電圧に基づいて前記内部制御電圧を生成する内部制御電圧生成手段と、前記内部制御電圧生成手段と同一の半導体基板上に形成され、該半導体基板の温度に対応した温度検出信号を出力する温度検出手段と、前記温度検出信号を前記抵抗素子の温度特性と逆の温度特性を有する電圧に変換して前記基準電圧を生成する基準電圧生成手段とを備え、前記内部制御電圧生成手段は、反転入力端子に前記基準電圧が与えられ、非反転入力端子が第１のノードに接続されて出力端子から前記内部制御電圧を出力する第１の演算増幅器と、前記第１のトランジスタと等しい特性を有し、前記第１のノードと前記共通電位の間に接続されて前記内部制御電圧で導通状態が制御される第２のトランジスタと、反転入力端子に前記外部制御電圧が与えられ、非反転入力端子が第２のノードに接続された第２の演算増幅器と、第３のノードと前記第２のノードの間に接続され、前記第２の演算増幅器の出力電圧によって導通状態が制御される第３のトランジスタと、前記第２のノードと前記共通電位の間に接続された前記抵抗素子と、電源電位と前記第３のノードの間に接続され、該第３のノードの電圧によって導通状態が制御される第４のトランジスタと、前記第４のトランジスタと等しい特性を有し、前記電源電位と前記第１のノードの間に接続されて前記第３のノードの電圧によって導通状態が制御される第５のトランジスタとを有することを特徴としている。
【０００９】
本発明によれば、以上のようにＶＣＯを構成したので、次のような作用が行われる。
例えば第２の発明における内部制御電圧生成手段に、外部制御電圧が印加されると、抵抗素子を介して第２のトランジスタに電流が流れる。第２のトランジスタに流れる電流に比例した電圧降下で生じた内部電圧と第２の基準電圧との差が増幅器で増幅され、第２のトランジスタにフィードバックされる。第２のトランジスタは、内部制御電圧によって導通状態が変化して流れる電流が制御される。このフィードバック動作により、内部電圧が第２の基準電圧に等しくなるような内部制御電圧が生成される。内部制御電圧は可変負荷手段の第１のトランジスタの制御電圧として与えられ、この第１のトランジスタの導通状態によって発振手段内の増幅回路の負荷が変化し、発振周波数の制御が行われる。
ここで、何らかの理由によって半導体基板の温度が変化し、内部制御電圧生成手段内の抵抗素子の抵抗値が変化すると、同じ半導体基板上に形成された温度検出手段の温度も同時に変化し、温度検出電圧も変化する。温度検出電圧は基準電圧生成手段に与えられ、この基準電圧生成手段によって抵抗素子の温度特性と逆の温度特性を有する電圧に変換され、第２の基準電圧として内部制御電圧生成手段に与えられる。抵抗素子の抵抗値の温度変化と、第２の基準電圧の温度変化とは相互に逆の関係を有するので、２つの温度変化は打ち消されて内部制御電圧の変化が抑制され、発振周波数の変化が抑制される。
【００１０】
【発明の実施の形態】
第１の実施形態
図１は、本発明の第１の実施形態を示すＶＣＸＯの回路図であり、図２中の要素と共通の要素には共通の符号が付されている。
このＶＣＸＯは、例えば温度補償型の水晶発振器として使用されるもので、図２の従来のＶＣＸＯと同様に、発振信号ＯＵＴを出力する発振手段（例えば、発振部）１０、この発振部１０の入出力側と第１の基準電圧（例えば、接地電圧）ＧＮＤとの間の負荷容量を変化させることによって発振周波数を制御する可変負荷手段（例えば、負荷部）２０、及びこの負荷部２０に対して負荷容量制御用の内部制御電圧Ｖｉを供給する内部制御電圧生成手段（例えば、制御部）３０を備えている。
発振部１０は、増幅回路（例えば、インバータ）１１を有しており、このインバータ１１の出力側には、その出力信号によって励振される圧電振動子（例えば、水晶振動子）１２の一端が接続されている。水晶振動子１２の他端は、インバータ１１の入力側に接続されている。水晶振動子１２には、並列に帰還抵抗１３が接続されており、これらの水晶振動子１２及び帰還抵抗１３は、インバータ１１に対する正帰還回路を構成している。正帰還回路とインバータ１１による正帰還増幅作用により、このインバータ１１の出力側に発振信号ＯＵＴが出力されるようになっている。インバータ１１の入力側及び出力側には、負荷部２０が接続されている。
【００１１】
負荷部２０は、固定容量のキャパシタ２１，２３、及びＮＭＯＳ２２で構成されている。キャパシタ２１とＮＭＯＳ２２は直列に接続され、このキャパシタ２１の一端がインバータ１１の入力側に、ＮＭＯＳ２２のソースが接地電圧ＧＮＤに、それぞれ接続されている。ＮＭＯＳ２２のゲートには、制御部３０から内部制御電圧Ｖｉが与えられ、この内部制御電圧Ｖｉによって、このＮＭＯＳ２２の導通状態が制御されて、インバータ１１の入力側の負荷が制御されるようになっている。また、インバータ１１の出力側と接地電圧ＧＮＤとの間には、固定容量のキャパシタ２３が接続されている。
制御部３０は、抵抗素子（例えば、抵抗）３１、ＮＭＯＳ２２と特性が等しいＮＭＯＳ３２、及び演算増幅器３３で構成されている。抵抗３１の一端には、外部から発振周波数を制御するための外部制御電圧ＶＣが与えられるようになっている。外部制御電圧ＶＣは、図示しない温度補償回路から与えられる制御電圧であり、例えば、このような温度補償型のＶＣＸＯの場合には、温度センサから得られた温度信号をディジタル値に変換し、そのディジタル値により、予め温度に対応した補正データが記憶されたメモリを読み出し、更にその読み出した補正データをアナログの電圧に変換することによって得られるものである。
【００１２】
抵抗３１の他端はノードＮ３１に接続され、このノードＮ３１には、ＮＭＯＳ３２のドレインと演算増幅器３３の非反転入力端子が接続されている。また、演算増幅器３３の反転入力端子には、後述する基準電圧生成部５０から第２の基準電圧Ｖｒｅｆが与えられるようになっている。ＮＭＯＳ３２のソースは、接地電圧ＧＮＤに接続され、このＮＭＯＳ３２のゲートに演算増幅器３３の出力側が接続されている。演算増幅器３３の出力側は、更にＮＭＯＳ２２のゲートに接続され、このＮＭＯＳ３２とＮＭＯＳ２２で電流ミラー回路が構成されている。
これらの発振部１０、負荷部２０、及び制御部３０は、水晶振動子１２を除き、同一半導体基板上に形成されている。例えば、抵抗値の高い抵抗１３はＭＯＳ抵抗により、抵抗値の比較的低い抵抗３１はポリシリコン等によって半導体基板上に形成されており、これらの抵抗１３，３１は、温度の上昇により抵抗値が増加する正の温度特性を有している。
【００１３】
更に、このＶＣＸＯには、制御部３０等と同一の半導体基板上に形成されて、この半導体基板の温度を検出する温度検出手段（例えば、温度検出部）４０、及びこの温度検出部４０から出力された温度検出電圧ＶＴに基づいて、温度に応じた基準電圧Ｖｒｅｆを生成して制御部３０に与える基準電圧生成手段（例えば、基準電圧生成部）５０が設けられている。
温度検出部４０は、電流ミラー回路を構成する３個のＰチャネルＭＯＳトランジスタ（以下、「ＰＭＯＳ」という）４１，４２，４３を有しており、これらのソースが電源電圧ＶＤＤに接続されている。ＰＭＯＳ４１〜４３のゲートは、このＰＭＯＳ４１のドレインに共通接続されている。ＰＭＯＳ４１のドレインにはディプレッション型のＭＯＳトランジスタ（以下、「ＤＭＯＳ」という）４４のドレインが接続され、このＤＭＯＳ４４のソースにＰＮＰ型バイポーラ・トランジスタ（以下、単に「ＰＮＰ」という）４５のエミッタが接続されている。ＤＭＯＳ４４のゲートとＰＮＰ４５のベース及びコレクタは、接地電圧ＧＮＤに接続されている。通常の使用温度範囲において、一般的にＭＯＳトランジスタは温度の上昇に伴ってオン抵抗が増加し、バイポーラ・トランジスタはベース・エミッタ間電圧ＶＢＥの順方向電圧が減少する特性を有しているので、直列接続されたＤＭＯＳ４４及びＰＮＰ４５によって、温度の影響を受けない定電流回路が構成されるようになっている。
【００１４】
一方、ＰＭＯＳ４２のドレインにはＰＮＰ４６のエミッタが接続され、このＰＮＰ４６のベースとコレクタが接地電圧ＧＮＤに接続されている。また、ＰＭＯＳ４３のドレインはノードＮ４１に接続され、このノードＮ４１にＰＮＰ４７のエミッタが接続されている。ＰＮＰ４７のベース及びコレクタは、それぞれＰＮＰ４６のエミッタ及び接地電圧ＧＮＤに接続されている。このような構成により、ＰＮＰ４６，４７には温度に影響されず常に一定の電流が供給される。また、ＰＮＰ４６，４７のベース・エミッタ間電圧ＶＢＥは温度の上昇に伴って減少するので、ノードＮ４１からは、温度の上昇に伴って電圧が低下する負の温度特性を有する温度検出電圧ＶＴが出力されるようになっている。
【００１５】
基準電圧生成部５０は、ボルテージ・フォロアによってバッファアンプを構成する演算増幅器５１を有しており、この演算増幅器５１の非反転入力端子が、温度検出部４０のノードＮ４１に接続されている。演算増幅器５１の出力側は、抵抗５２，５４、演算増幅器５３、及び基準電圧源５５で構成される反転増幅回路に接続されている。即ち、演算増幅器５１の出力側は抵抗５２を介して演算増幅器５３の反転入力端子に接続され、この演算増幅器５３の出力側と反転入力端子の間が抵抗５４を介して接続され、更に、演算増幅器５３の非反転入力端子には基準電圧源５５が接続されている。演算増幅器５３の出力側には、同様に、抵抗５６，５８、演算増幅器５７、及び基準電圧源５９で構成される反転増幅回路が接続されている。演算増幅器５７の出力側から基準電圧Ｖｒｅｆが出力され、制御部３０の演算増幅器３３の反転入力端子に与えられるようになっている。このように、基準電圧生成部５０は、ボルテージ・フォロアによるバッファアンプと、縦続接続された２段の反転増幅回路とで構成されているので、基準電圧Ｖｒｅｆは、温度検出電圧ＶＴと同様に、温度の上昇に伴って電圧が低下する負の温度特性を有している。
【００１６】
次に、このＶＣＸＯの動作を、外部制御電圧ＶＣによる発振周波数の制御（Ｉ）と、温度変化による発振周波数の影響（II）とに分けて説明する。
（Ｉ）  外部制御電圧ＶＣによる発振周波数の制御
電源電圧ＶＤＤが供給されるとともに、図示しない温度補償回路から外部制御信号ＶＣが与えられると、インバータ１１は増幅動作を開始し、電源投入時の雑音や周囲の熱雑音等により入力側に与えらた微小電圧等を増幅して出力する。増幅された様々な周波数成分の内で、水晶振動子１２及び帰還抵抗１３で構成される帰還回路と負荷部２０による固有周波数成分のみが、再びインバータ１１の入力側に正帰還される。これにより、インバータ１１の出力信号は次第にその振幅が増大し、所定の振幅の発振信号ＯＵＴが出力される。
一方、温度検出部４０において、電源電圧ＶＤＤからＰＭＯＳ４１、ＤＭＯＳ４４、及びＰＮＰ４５を介して、接地電圧ＧＮＤに一定の電流が流れる。これにより、電流ミラー回路を構成するＰＭＯＳ４２，４３にも同様に一定の電流が流れ、それぞれＰＮＰ４６，４７に供給される。ＰＮＰ４７のベースには、ＰＮＰ４６のベース・エミッタ間電圧ＶＢＥに比例した電圧が与えられ、この電圧がＰＮＰ４７で増幅されてノードＮ４１に温度検出電圧ＶＴとして出力される。温度検出電圧ＶＴは、基準電圧生成部５０の演算増幅器５１によるバッファ・アンプを介して２段の反転増幅回路で構成される増幅回路に与えられ、負の温度特性を有する所定の基準電圧Ｖｒｅｆが生成されて、制御部３０の演算増幅器３３に与えられる。
【００１７】
制御部３０において、抵抗３１の一端に与えられた外部制御電圧ＶＣは、この抵抗３１に流れる電流Ｉｄｓに比例して電圧が低下し、ノードＮ３１の電圧は内部電圧Ｖ３１となる。内部電圧Ｖ３１は、演算増幅器３３の非反転入力端子に与えられ、この演算増幅器３３によって、その非反転及び反転入力端子に与えられた入力電圧の差（＝Ｖ３１−Ｖｒｅｆ）が増幅される。演算増幅器３３から出力される内部制御電圧Ｖｉは、ＮＭＯＳ３２のゲートに与えられる。
ここで、演算増幅器３３の入力側の電圧が、Ｖ３１＞Ｖｒｅｆであれば、この演算増幅器３３から出力される内部制御電圧Ｖｉは、Ｖｉ＞Ｖｒｅｆとなり、抵抗３１及びＮＭＯＳ３２に流れる電流Ｉｄｓは増加する。電流Ｉｄｓが増加すると、抵抗３１による電圧降下が増加し、内部電圧Ｖ３１は低下する。一方、Ｖ３１＜Ｖｒｅｆであれば、Ｖｉ＜Ｖｒｅｆとなり、電流Ｉｄｓは減少する。電流Ｉｄｓが減少すると、抵抗３１による電圧降下が減少し、内部電圧Ｖ３１は上昇する。このような、ＮＭＯＳ３２と演算増幅器３３によるフィードバック動作により、ノードＮ３１の内部電圧Ｖ３１は、基準電圧Ｖｒｅｆに等しくなるように制御される。従って、このときのＮＭＯＳ３２のオン抵抗Ｒｏｎは、次の（１）式のような近似式で表される。
【００１８】
Ｒｏｎ＝Ｖｒｅｆ／Ｉｄｓ                      ・・・（１）
また、ＮＭＯＳ３２に流れる電流Ｉｄｓは、次の（２）式で表される。
Ｉｄｓ＝（ＶＣ−Ｖｒｅｆ）／Ｒ３１            ・・・（２）
（１）式に（２）式を代入することにより、オン抵抗Ｒｏｎは、次の（３）式のような近似式で表される。
Ｒｏｎ＝Ｖｒｅｆ×Ｒ３１／（ＶＣ−Ｖｒｅｆ）  ・・・（３）
ＮＭＯＳ３２とＮＭＯＳ２２とは、電流ミラー回路を構成しており、これらのＮＭＯＳ３２，２２の特性は等しいので、そのオン抵抗は等しくなる。
このように、外部からの外部制御電圧ＶＣにより、ＮＭＯＳ３２を流れる電流Ｉｄｓが制御され、このＮＭＯＳ３２に比例してＮＭＯＳ２２のオン抵抗が制御される。そして、ＮＭＯＳ２２のオン抵抗により、インバータ１１の入力側の負荷容量が制御されて、発振部１０の発振周波数が外部制御電圧ＶＣに応じて制御されるようになっている。
即ち、外部制御電圧ＶＣを高くすると、（３）式に示すように、ＮＭＯＳ３２，２２のオン抵抗が小さくなる。これにより、負荷部２０の見掛け上の負荷容量が大きくなり、発振信号ＯＵＴの負荷容量による遅延時間が大きくなって、発振周波数は低くなる。一方、外部制御電圧ＶＣを低くすると、ＮＭＯＳ３２，２２のオン抵抗が大きくなる。これにより、負荷部２０の見掛け上の負荷容量が小さくなり、発振信号ＯＵＴの負荷容量による遅延時間が小さくなって、発振周波数は高くなる。
【００１９】
（II）  温度変化による発振周波数の影響
外部制御電圧ＶＣが与えられ、これに応じた発振周波数で動作をしているＶＣＸＯの半導体基板の温度が、何らかの理由で上昇したとする。
制御部３０内の抵抗３１は、半導体基板上にポリシリコン等で形成されているので、許容温度範囲においては、その抵抗値Ｒ３１は温度の上昇に伴ってほぼ直線的に増加する。
一方、温度検出部４０内のＰＮＰ４６，４７のベース・エミッタ間電圧ＶＢＥは負の温度特性を有しているので、この検出部４０のノードＮ４１から出力される温度検出電圧ＶＴは、温度の上昇に伴ってほぼ直線的に低下する。温度検出電圧ＶＴは、基準電圧生成部５０によって所定の増幅率で増幅され、基準電圧Ｖｒｅｆとして制御部３０の演算増幅器３３に与えられる。従って、基準電圧Ｖｒｅｆは、許容温度範囲においては、温度の上昇に伴ってほぼ直線的に低下する。
【００２０】
即ち、（１）式により、オン抵抗Ｒｏｎが電流Ｉｄｓの温度特性によって変動することがわかる。そこで、その解決手段である温度検出部４０と基準電圧生成部５０によって電流Ｉｄｓと同じ温度特性を持つ基準電圧Ｖｒｅｆを生成することにより、オン抵抗Ｒｏｎを温度に対してほぼ一定となるように制御している。また、（２）式より、電流Ｉｄｓの温度特性は、抵抗値Ｒ３１とほぼ同一の温度特性となっている。更に（３）式より抵抗値Ｒ３１の温度特性をキャンセルする基準電圧Ｖｒｅｆの温度特性を生成することにより、オン抵抗Ｒｏｎが温度変化に影響されずほぼ一定になる。これにより、オン抵抗Ｒｏｎは、温度によらず外部制御電圧ＶＣによってのみ制御されることになる。
従って、温度検出電圧ＶＴや抵抗３１の温度係数にあわせて、基準電圧生成部５０の抵抗５２，５４，５６，５８の値や、基準電圧源５５，５９の電圧の値を適切に設定することにより、温度変化に対するオン抵抗Ｒｏｎの変化が抑制され、この温度変化による発振周波数変動は小さくなる。
【００２１】
以上のように、この第１の実施形態では、次の（ｉ）〜（iii)のような利点がある。
（ｉ）  演算増幅器３３によるフィードバック制御で、抵抗３１及びＮＭＯＳ３２に流れる電流Ｉｄｓを制御するので、このＮＭＯＳ３２はリニア動作領域で動作する。このため、ＮＭＯＳ３２とＮＭＯＳ２２のオン抵抗は等しくなる。従って、トランジスタ等の温度特性や閾値電圧Ｖｔのばらつきに拘らず、正確にＮＭＯＳ２２のオン抵抗を制御することが可能になり、常に外部制御電圧ＶＣに対応した一定周波数の発振信号ＯＵＴを出力することができる。
（ii）  抵抗３１の温度特性と逆の温度特性を持つ基準電圧Ｖｒｅｆを生成するための温度検出部４０と基準電圧生成部５０を備えている。このため、抵抗３１の抵抗値Ｒ３１が温度によって変動しても、オン抵抗Ｒｏｎをほぼ一定の値となるように制御することができる。これにより、抵抗３１を半導体基板上に形成することが可能になり、小形化及び製造工程の簡素化を図ることができる。
（iii)  外部制御電圧ＶＣとして、水晶振動子１２の温度補償用の制御電圧を与える場合、ＮＭＯＳ２２の温度特性やばらつきを考慮する必要がなく、この水晶振動子１２のみの温度特性に基づいた外部制御電圧ＶＣを与えれば良いので、温度補償回路の構成が簡素化できる。
【００２２】
第２の実施形態
図３は、本発明の第２の実施形態を示す制御部３０Ａの回路図である。この制御部３０Ａは、図１中の制御部３０に代えて用いられるものであり、共通の要素には共通の符号が付されている。
制御部３０Ａは、演算増幅器３４を有しておりこの演算増幅器３４の反転入力端子に外部制御電圧ＶＣが与えられるようになっている。演算増幅器３４の出力側は、特性の等しいＰＭＯＳ３５，３６のゲートに接続されている。ＰＭＯＳ３５，３６のソースは電源電圧ＶＤＤに接続され、ドレインはそれぞれノードＮ３２，Ｎ３１に接続されている。ノードＮ３２は演算増幅器３４の非反転入力端子に接続されるとともに、抵抗３１を介して接地電圧ＧＮＤに接続されている。
ノードＮ３１には、ＮＭＯＳ３２のドレインと演算増幅器３３の非反転入力端子が接続されている。また、演算増幅器３３の反転入力端子には、基準電圧生成部５０から基準電圧Ｖｒｅｆが与えられるようになっている。ＮＭＯＳ３２のソースは、接地電圧ＧＮＤに接続され、このＮＭＯＳ３２のゲートに演算増幅器３３の出力側が接続されている。そして、演算増幅器３３の出力側から内部制御電圧Ｖｉが出力されるようになっている。
【００２３】
次に、この制御部３０Ａの動作を説明する。
演算増幅器３４の反転入力端子に外部制御電圧ＶＣが与えられると、この演算増幅器３４とＰＭＯＳ３５によるフィードバック動作により、ノードＮ３２の電圧は外部制御電圧ＶＣに等しくなるように制御される。従って、この時、ＰＭＯＳ３５及び抵抗３１に流れる電流Ｉｄｓは、次の（４）式のようになる。
Ｉｄｓ＝ＶＣ／Ｒ３１  ・・・（４）
一方、ＰＭＯＳ３５とＰＭＯＳ３６は、特性が等しくゲートが演算増幅器３４の出力側に共通接続されて電流ミラー回路を構成しているので、このＰＭＯＳ３６にも（４）式と同じ電流Ｉｄｓが流れる。
また、演算増幅器３３の反転入力端子には基準電圧Ｖｒｅｆが与えられているので、この演算増幅器３３とＮＭＯＳ３２によるフィードバック動作によって、ノードＮ３１の電圧はこの基準電圧Ｖｒｅｆに等しくなるように制御される。更にＮＭＯＳ３２には、ＰＭＯＳ３６から電流Ｉｄｓが供給されるので、このＮＭＯＳ３２のオン抵抗Ｒｏｎは、次の（５）式のようになる。
【００２４】
Ｒｏｎ＝Ｖｒｅｆ／Ｉｄｓ  ・・・（５）
（５）式に（４）式を代入することにより、オン抵抗Ｒｏｎは、次の（６）式のように表すことができる。
Ｒｏｎ＝Ｖｒｅｆ×Ｒ３１／ＶＣ  ・・・（６）
従って、図１の第１の実施形態における制御部３０と同様に、基準電圧生成部５０から抵抗３１の温度変化を打ち消すよう基準電圧Ｖｒｅｆを与えることにより、周囲温度に影響されず常にＮＭＯＳ３２のオン抵抗Ｒｏｎを、一定に保つことが可能になる。また、制御電圧ＶＣを演算増幅器３４に与えることにより、制御電圧源からの電流を必要としないように構成しているので、更に精度良くＮＭＯＳ３２のオン抵抗Ｒｏｎを一定に保つことができ、第１の実施形態と同様の利点を得ることができる。
【００２５】
第３の実施形態
図４は、本発明の第３の実施形態を示す制御部３０Ｂの回路図である。この制御部３０Ｂは、図１中の制御部３０に代えて用いられるものであり、図３中の要素と共通の要素には共通の符号が付されている。
制御部３０Ｂは、演算増幅器３４を有しておりこの演算増幅器３４の非反転入力端子に外部制御電圧ＶＣが与えられるようになっている。演算増幅器３４の出力側はＮＭＯＳ３７のゲートに接続されている。ＮＭＯＳ３７のソース及びドレインは、それぞれノードＮ３２，Ｎ３３に接続されている。ノードＮ３２は、更に演算増幅器３４の反転入力端子に接続されるとともに、抵抗３１を介して接地電圧ＧＮＤに接続されている。
電源電圧ＶＤＤとノードＮ３１，Ｎ３３の間には、それぞれ特性の等しいＰＭＯＳ３６，３８が接続され、これらのＰＭＯＳ３６，３８のゲートがノードＮ３３に接続されている。ノードＮ３１には、ＮＭＯＳ３２のドレインと演算増幅器３３の非反転入力端子が接続されている。演算増幅器３３の反転入力端子には、基準電圧生成部５０から基準電圧Ｖｒｅｆが与えられるようになっている。演算増幅器３３の出力側はＮＭＯＳ３２のゲートに接続され、このＮＭＯＳ３２のソースが接地電圧ＧＮＤに接続さている。そして、演算増幅器３３の出力側から内部制御電圧Ｖｉが出力されるようになっている。
【００２６】
この制御部３０Ｂの動作は、図３の制御部３０Ａとほぼ同様である。
即ち、演算増幅器３４の非反転入力端子に外部制御電圧ＶＣが与えられると、この演算増幅器３４とＮＭＯＳ３７によるフィードバック動作により、ノードＮ３２の電圧は外部制御電圧ＶＣに等しくなるように制御される。従って、ＮＭＯＳ３７及び抵抗３１に流れる電流Ｉｄｓは、前記（４）式のようになる。
ＮＭＯＳ３７及び抵抗３１に直列にＰＭＯＳ３８が接続されているので、このＰＭＯＳ３８にも同様に電流Ｉｄｓが流れる。ＰＭＯＳ３８とＰＭＯＳ３６は、特性が等しくゲートがノードＮ３３に共通接続されて電流ミラー回路を構成しているので、このＰＭＯＳ３６にも（４）式と同じ電流Ｉｄｓが流れる。また、演算増幅器３３の反転入力端子には基準電圧Ｖｒｅｆが与えられているので、この演算増幅器３３とＮＭＯＳ３２によるフィードバック動作によって、ノードＮ３１の電圧は基準電圧Ｖｒｅｆに等しくなるように制御される。更にＮＭＯＳ３２には、ＰＭＯＳ３６から電流Ｉｄｓが供給されるので、このＮＭＯＳ３２のオン抵抗Ｒｏｎは、前記（５），（６）式のようになる。
従って、この制御部３０Ｂによっても、第２の実施形態と同様の利点を得ることができる。
【００２７】
なお、本発明は、上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の（ａ）〜（ｅ）のようなものがある。
（ａ）  発振部１０は、インバータ１１、水晶振動子１２等を用いて構成しているが、インバータ１１に代えてＮＡＮＤゲート等の論理ゲートを増幅回路として用いても良い。また、水晶振動子１２に代えてセラミック振動子等の圧電素子を用いても良い。
（ｂ）  負荷部２０のＮＭＯＳ２２は、インバータ１１の入力側のキャパシタ２１に直列に接続されているが、このインバータ１１の出力側のキャパシタ２３に直列に接続するようにしても良い。また、キャパシタ２１，２３の両方に、それぞれ直列にＮＭＯＳを接続し、これらのＮＭＯＳを内部制御電圧Ｖｉで制御するようにしても良い。これにより、周波数制御範囲を広くすることができる。
（ｃ）  キャパシタ２１，２３の両方に、それぞれ直列にＮＭＯＳを接続し、これらのＮＭＯＳにぞれぞれ異なる外部制御電圧を与えて、発振周波数を制御するようにしても良い。これにより、例えば、温度補償用の制御電圧と、受信機等の自動周波数制御用の制御電圧により、独立して周波数制御を行うことが可能になる。
（ｄ）  温度検出部４０の構成は、図１中の回路に限定されず、温度に応じた温度検出電圧ＶＴを出力するものであれば、どのような回路構成でも良い。また、温度特性は、温度上昇によって温度検出電圧ＶＴが低下する負の温度特性に限らず、正の温度特性でも良い。
（ｅ）  基準電圧生成部５０の構成は、図１中の回路に限定されず、温度検出電圧ＶＴに基づいて、抵抗３１と逆の温度特性で、この抵抗３１の温度変化を打ち消すような基準電圧Ｖｒｅｆを生成するものであれば、どのような回路構成でも良い。
【００２８】
【発明の効果】
以上詳細に説明したように、第１の発明によれば、外部制御電圧に応じて発振周波数を変化させるための内部制御電圧を生成する内部制御電圧生成手段と、温度変化を検出するための温度検出手段を、同一の半導体基板上に形成している。更に、温度検出手段から出力される温度検出信号から、内部制御電圧生成手段の抵抗素子と逆の温度特性を有する基準電圧を生成する基準電圧生成手段を設けている。これにより、抵抗素子の抵抗値の温度変化と基準電圧の温度変化が打ち消され、温度変化に拘らず一定の発振周波数が維持される。このため、温度に拘らず一定の抵抗値を有する固定抵抗を外付けする必要がなくなり、半導体基板上に抵抗素子を形成することができるので、トランジスタの特性のばらつきに影響されず均一な発振周波数制御が可能で、かつ小形化及び製造工程の簡素化が可能なＶＣＯが得られるという効果がある。
第２の発明によれば、内部制御電圧生成手段を半導体基板上に形成した第１及び第２の演算増幅器と、第２〜第４のトランジスタと、抵抗素子とで構成している。これにより、比較的簡単な回路構成で精度の良い内部制御電圧を生成することができるという効果がある。
第３の発明によれば、内部制御電圧生成手段を半導体基板上に形成した第１及び第２の演算増幅器と、第２〜第５のトランジスタと、抵抗素子とで構成している。これにより、第２の発明と同様の効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示すＶＣＸＯの回路図である。
【図２】従来のＶＣＸＯの回路図である。
【図３】本発明の第２の実施形態を示す制御部３０Ａの回路図である。
【図４】本発明の第３の実施形態を示す制御部３０Ｂの回路図である。
【符号の説明】
１０    発振部
１１    インバータ
１２    水晶振動子
１３    帰還抵抗
２０    負荷部
２１，２３    キャパシタ
２２，３２，３７    ＮＭＯＳ（ＮチャネルＭＯＳトランジスタ）
３０    制御部
３１，５２，５４，５６，５８    抵抗
３３，３４，５１，５３，５７    演算増幅器
３５，３６，３８，４１〜４３    ＰＭＯＳ（ＰチャネルＭＯＳトランジスタ）
４０    温度検出部
４４    ＤＭＯＳ（ディプレッション型ＭＯＳトランジスタ）
４５〜４７    ＰＮＰ（ＰＮＰトランジスタ）
５０    基準電圧生成部
５５，５９    基準電圧源
【図１】
0003847021.tif 000002
【図２】
0003847021.tif 000003
【図３】
0003847021.tif 000004
【図４】
0003847021.tif 000005