(57)【特許請求の範囲】
【請求項１】
第１及び第２のスイッチの直列接続回路と、第３及び第４のスイッチの直列接続回路とが並列接続されると共に、その並列接続回路の一端が直流電源の正極に接続され、他端が前記直流電源の負極に接続され、前記第１及び第２のスイッチの相互接続点に変圧器の一次巻線の一端が接続され、前記第３及び第４のスイッチの相互接続点に前記一次巻線の他端が接続され、前記第１及び第２のスイッチにそれぞれダイオードが逆並列接続されると共にキャパシタンスが並列接続され、前記第３及び第４のスイッチにそれぞれダイオードが逆並列接続され、前記変圧器の一次巻線と直列に第１のリアクトル及びキャパシタンスが直列に接続され、前記変圧器の一次巻線の他端と前記第３のスイッチとの間に第２のリアクトルが接続され、前記変圧器の一次巻線の他端と前記第４のスイッチとの間に第３のリアクトルが接続され、前記第１乃至第３のリアクトルと前記キャパシタンスとが共振回路を形成した共振形ＤＣ−ＤＣコンバータの制御装置において、
前記変圧器を介して負荷に電力を供給するに当たり、前記第１及び第２のスイッチの素子の両端電圧を検出し、検出値が予め設定した設定値より低いことを条件として前記第１乃至第４のスイッチを位相差制御方式でオン、オフ制御する第１の制御手段と、
前記負荷に対する電圧指令値と前記負荷の電圧検出値との差が所定値以下で、かつ、位相差制御の位相差が許容範囲の下限に達したとき、前記第１及び第２のスイッチを強制的にオンに制御する第２の制御手段と、
前記負荷の電圧検出値と前記負荷に対する電圧指令値との差が所定値以上で、かつ、位相差制御の位相差が許容範囲の上限に達したとき、前記第１乃至第４のスイッチを全てオフに制御する第３の制御手段と、
を備えたことを特徴とする共振形ＤＣ−ＤＣコンバータの制御装置。
【請求項２】
前記負荷に供給する電圧指令値と前記負荷の電圧検出値との偏差に対して比例、積分演算を実行し、その出力に従って前記位相差制御方式による位相差を決定して前記第１乃至第４のスイッチをオン、オフ制御するためのＰＩ制御部を備え、前記検出値が前記設定値よりも低いことを条件とする制御の実行、停止に拘わらず、前記第１乃至第４のスイッチを強制的にオン、オフ制御するときに、前記ＰＩ制御部の出力をゼロにリセットする手段を備えることを特徴とする請求項１に記載の共振形ＤＣ−ＤＣコンバータの制御装置。
【請求項３】
前記負荷に供給する電圧の前記電圧指令値に対して前記負荷の前記電圧検出値が所定値以上高く、かつ、位相差制御を行う位相差が許容範囲の上限に達していたとき、前記第１乃至第４のスイッチを全てオフ状態にする手段を備えることを特徴とする請求項１又は２に記載の共振形ＤＣ−ＤＣコンバータの制御装置。
【請求項４】
前記第１の制御手段は、前記第１又は第２のスイッチの素子電圧値を検出する素子電圧検出部と、前記第１又は第２のスイッチのオン電圧を設定するオン電圧設定部と、前記素子電圧検出部により検出された素子電圧検出値と前記オン電圧設定部により設定された前記オン電圧設定値とを比較して前記素子電圧検出値が前記オン電圧設定値よりも小さいときに有意の信号レベルを出力する比較部と、前記第１又は第２のスイッチのオン信号と前記比較器の出力する有意の信号レベルとの論理積を演算する第１の演算部と、を備えることを特徴とする請求項１に記載の共振形ＤＣ−ＤＣコンバータの制御装置。
【請求項５】
前記第２の制御手段は、前記負荷に対する電圧指令値と前記負荷の電圧検出値との差を所定値と比較して前記差が前記所定値以下のときに有意の信号レベルを出力する比較部と、前記有意の信号レベルと位相差最小リミットとの論理積を演算する第２の演算部と、前記第１又は第２のスイッチのオン信号と前記第２演算部の出力の論理積を演算する第３の演算部と、前記第１の演算部の出力と前記第３の演算部の出力との論理和を演算する第４の演算部と、を備えることを特徴とする請求項４に記載の共振形ＤＣ−ＤＣコンバータの制御装置。
【請求項６】
前記第３の制御手段は、前記負荷の電圧値を検出する負荷電圧検出部と、前記負荷電圧検出部により検出された負荷電圧検出値と前記負荷に対する前記負荷電圧指令値との差を比較して前記差が前記所定値以上のときに有意の信号レベルを出力する比較部と、前記有意の信号レベルと位相差最大リミットとの否定積を演算する第５の演算部と、を備えることを特徴とする請求項１、４、５の何れかに記載の共振形ＤＣ−ＤＣコンバータの制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コンバータの一部に共振素子を挿入して電圧波形あるいは電流波形を正弦波状にし、スイッチング時のスイッチング素子（以下、単にスイッチと略記する）の負担を軽減する共振形ＤＣ−ＤＣコンバータに係り、特に、軽負荷時に生じる制御不能を回避し、安定な動作をさせることのできる共振形ＤＣ−ＤＣコンバータの制御装置に関する。
【０００２】
【従来の技術】
近年、コンバータの一部に共振素子を挿入して、電圧や電流の共振動作をさせ、スイッチをゼロ電圧でターンオンさせるＺＶＳ、ゼロ電流でターンオンさせるＺＣＳを実現することにより、コンバータの電圧、電流の時間変化率を抑制してノイズを低減すると共に、スイッチの損失を低減して高効率化を図る共振形ＤＣ−ＤＣコンバータの開発が行われている。
【０００３】
図２は、例えば、特開平７−２２２４４４号公報に開示された共振形ＤＣ−ＤＣコンバータの主回路の構成を示す回路図である。同図において、スイッチＳ１及びＳ２の直列接続回路とスイッチＳ３及びＳ４の直列接続回路とを並列接続してなる並列回路の一端が直流電源１の正極に接続され、その他端が直流電源１の負極に接続されている。これらのスイッチＳ１〜Ｓ４のうちスイッチＳ１にはダイオードＤ１が逆並列接続されると共に、ロスレススナバとしてのキャパシタンスＳＣ１が並列接続され、同様にスイッチＳ２にはダイオードＤ２が逆並列接続されると共に、キャパシタンスＳＣ２が並列接続されている。また、スイッチＳ３にはダイオードＤ３が逆並列接続され、スイッチＳ４にもダイオードＤ４が逆並列接続されている。さらに、スイッチＳ３及びＳ４の相互接続点に、スナバリアクトル３及び４が直列に接続されている。
【０００４】
また、スイッチＳ１及びＳ２の相互接続点に、共振リアクトル２及び共振キャパシタンス５の直列接続回路を介して、変圧器６の一次巻線の一端が接続され、この一次巻線の他端がスナバリアクトル３及び４の相互接続点に接続されている。この変圧器６の二次巻線には、ダイオード７ａ〜７ｄをブリッジ接続してなる全波整流回路７が接続されており、この全波整流回路７の出力端子間に平滑用キャパシタンス９に負荷１０が並列接続されている。
【０００５】
上記のように構成された共振形ＤＣ−ＤＣコンバータの制御については特開平７−２２２４４４号公報に説明されているので、本発明に関係する部分についてその概略動作を以下に説明する。
スイッチＳ１とスイッチＳ４とは位相差αだけずれてオン動作し、スイッチＳ２とスイッチＳ３も位相差αだけずれてオン動作するようになっている。さらに、スイッチＳ１とスイッチＳ２、スイッチＳ３とスイッチＳ４は、それぞれ１８０°の位相差で交互にオン状態にされる。従って、スイッチＳ１とスイッチＳ４の位相差α、あるいは、スイッチＳ２とスイッチＳ３の位相差αを変化させることによって負荷１０に供給する電力を制御することができる。因みに、位相差αを大きくするほど出力電圧は低くなる。
【０００６】
このようにスイッチＳ１〜Ｓ４をオン、オフ制御することにより、直流電源１の電圧を波高値とする方形波の電圧が供給される。この電圧はスナバリアクトル３及び４、共振リアクトル２、共振キャパシタンス５よりなる共振回路をとおして変圧器６の一次巻線に正弦波電圧として印加されると共に、スイッチをゼロ電圧でターンオンさせるＺＶＳ、ゼロ電流でターンオンさせるＺＣＳを実現することにより、電流の時間変化を抑制してノイズを低減し、スイッチの損失を低減させて高効率化を図ることができる。このとき、キャパシタンスＳＣ１，ＳＣ２はロスレススナバとして機能し、スナバリアクトル３及び４もロスレススナバとして機能する。
【０００７】
変圧器６の一次巻線に供給された電圧はその二次巻線から昇圧されて出力され、平滑用リアクトル８で全波整流されて得られた脈流が平滑用リアクトル及び平滑用キャパシタンス９によって平滑されて負荷１０に供給される。
【０００８】
なお、スイッチＳ１とスイッチＳ４との位相差αは、図３に示した如く、負荷に対する出力電圧指令値Ｖ＊から負荷における出力電圧検出値Ｖｏを減算した値をＰＩ制御部３０で比例、積分演算し、得られた値に対応させて決定していた。
【０００９】
【発明が解決しようとする課題】
上述した従来の共振形ＤＣ−ＤＣコンバータの問題点について、図４を参照して説明する。第１のスイッチＳ１にはロスレススナバキャパシタンスＳＣ１が並列接続され、第２のスイッチＳ２にはロスレススナバキャパシタンスＳＣ２が並列接続されている。これらのロスレススナバキャパシタンスＳＣ１及びＳＣ２の短絡を防止するため、第１のスイッチＳ１においては、オン状態における素子電圧の検出値と、予め設定したオン電圧の設定値とを比較器１１で比較し、素子電圧検出値Ｖｓ1がオン電圧設定値ＶｓEより低いときに“１”となる信号をＡＮＤ回路１２の一方の入力とし、第１のスイッチＳ１をオン状態にするときに“１”となる信号をＡＮＤ回路１２の他方の入力として加え、ＡＮＤ回路１２の出力が“１”であるときにゲート駆動回路１３が第１のスイッチＳ１のゲート駆動信号を生成していた。また、第２のスイッチＳ２においても、これと全く同様にしてゲート駆動信号を生成していた。
【００１０】
このため、軽負荷になるに従って電流が減少するため、ロスレススナバキャパシタンスＳＣ１及びＳＣ２の放電が間に合わなくなり、第１のスイッチＳ１及び第２のスイッチＳ２のうちの一方のみしかスイッチングしないモードになってしまうことがある。そして、負荷がさらに軽くなると第１のスイッチＳ１及び第２のスイッチＳ２の両方がオフのままになってしまうモードになることもある。
【００１１】
このように、第１のスイッチＳ１及び第２のスイッチＳ２のいずれか一方又は両方がスイッチングしないモードに陥った後に、負荷が重くなった場合には制御不能に陥ってしまう。また、直流電圧が低下した場合等においても制御不能に陥ってしまうことがあった。
【００１２】
本発明は、上記の問題点を解決するためになされたもので、負荷の軽重に拘わらず安定に動作させることのできる共振形ＤＣ−ＤＣコンバータの制御装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１に係る発明は、第１及び第２のスイッチの直列接続回路と、第３及び第４のスイッチの直列接続回路とが並列接続されると共に、その並列接続回路の一端が直流電源の正極に接続され、他端が前記直流電源の負極に接続され、前記第１及び第２のスイッチの相互接続点に変圧器の一次巻線の一端が接続され、前記第３及び第４のスイッチの相互接続点に前記一次巻線の他端が接続され、前記第１及び第２のスイッチにそれぞれダイオードが逆並列接続されると共にキャパシタンスが並列接続され、前記第３及び第４のスイッチにそれぞれダイオードが逆並列接続され、前記変圧器の一次巻線と直列に第１のリアクトル及びキャパシタンスが直列に接続され、前記変圧器の一次巻線の他端と前記第３のスイッチとの間に第２のリアクトルが接続され、前記変圧器の一次巻線の他端と前記第４のスイッチとの間に第３のリアクトルが接続され、前記第１乃至第３のリアクトルと前記キャパシタンスとが共振回路を形成した共振形ＤＣ−ＤＣコンバータの制御装置において、前記変圧器を介して負荷に電力を供給するに当たり、前記第１及び第２のスイッチの素子の両端電圧を検出し、検出値が予め設定した設定値より低いことを条件として前記第１乃至第４のスイッチを位相差制御方式でオン、オフ制御する第１の制御手段と、前記負荷に対する電圧指令値と前記負荷の電圧検出値との差が所定値以下で、かつ、位相差制御の位相差が許容範囲の下限に達したとき、前記第１及び第２のスイッチを強制的にオンに制御する第２の制御手段と、前記負荷の電圧検出値と前記負荷に対する電圧指令値との差が所定値以上で、かつ、位相差制御の位相差が許容範囲の上限に達したとき、前記第１乃至第４のスイッチを全てオフに制御する第３の制御手段と、を備えたことを特徴とする。
【００１４】
請求項２に係る発明は、請求項１に記載の共振形ＤＣ−ＤＣコンバータの制御装置において、負荷に供給する電圧指令値と負荷の電圧検出値との偏差に対して比例、積分演算を実行し、その出力に従って位相差制御方式による位相差を決定して第１乃至第４のスイッチをオン、オフ制御するためのＰＩ制御部を備え、検出値が設定値より低いことを条件とする制御の実行、停止に拘わらず、第１乃至第４のスイッチを強制的にオン、オフ制御する時に、ＰＩ制御部の出力をゼロにリセットする手段を備えたことを特徴とする。
【００１５】
請求項３に係る発明は、請求項１又は２に記載の共振形ＤＣ−ＤＣコンバータの制御装置において、負荷に供給する電圧指令値に対して負荷の電圧検出値が所定値以上高く、かつ、位相差制御を行う位相差が許容範囲の上限に達していたとき、第１乃至第４のスイッチを全てオフ状態にする手段を備えることを特徴とする。
請求項４に係る発明は、請求項１に記載の共振形ＤＣ−ＤＣコンバータの制御装置において、前記第１の制御手段は、前記第１又は第２のスイッチの素子電圧値を検出する素子電圧検出部と、前記第１又は第２のスイッチのオン電圧を設定するオン電圧設定部と、前記素子電圧検出部により検出された素子電圧検出値と前記オン電圧設定部により設定された前記オン電圧設定値とを比較して前記素子電圧検出値が前記オン電圧設定値よりも小さいときに有意の信号レベルを出力する比較部と、前記第１又は第２のスイッチのオン信号と前記比較器の出力する有意の信号レベルとの論理積を演算する第１の演算部と、を備えることを特徴とする。
請求項５に係る発明は、請求項４に記載の共振形ＤＣ−ＤＣコンバータの制御装置において、前記第２の制御手段は、前記負荷に対する電圧指令値と前記負荷の電圧検出値との差を所定値と比較して前記差が前記所定値以下のときに有意の信号レベルを出力する比較部と、前記有意の信号レベルと位相差最小リミットとの論理積を演算する第２の演算部と、前記第１又は第２のスイッチのオン信号と前記第２演算部の出力の論理積を演算する第３の演算部と、前記第１の演算部の出力と前記第３の演算部の出力との論理和を演算する第４の演算部と、を備えることを特徴とする。
請求項６に係る発明は、請求項１、４、５の何れかに記載の共振形ＤＣ−ＤＣコンバータの制御装置において、前記第３の制御手段は、前記負荷の電圧値を検出する負荷電圧検出部と、前記負荷電圧検出部により検出された負荷電圧検出値と前記負荷に対する前記負荷電圧指令値との差を比較して前記差が前記所定値以上のときに有意の信号レベルを出力する比較部と、前記有意の信号レベルと位相差最大リミットとの否定積を演算する第５の演算部と、を備えることを特徴とする。
【００１６】
【発明の実施の形態】
以下、本発明を図面に示す好適な実施形態に基づいて詳細に説明する。図１は本発明に係る共振形ＤＣ−ＤＣコンバータの制御装置の一実施形態の構成を示す回路図である。図中、図４に示した従来装置と同一の符号を付したものはそれぞれ同一の要素を示している。
【００１７】
ここで、第１のスイッチＳ１（又は第２のスイッチＳ２）がオン状態であるときの素子電圧検出値Ｖs1（又はＶs2） とオン電圧設定値ＶsEとが比較器１１で比較され、Ｖs1（又はＶs2）＜ＶsE であるときに“１”となる信号を一方入力、第１のスイッチＳ１（又は第２のスイッチＳ２）をオン状態にするときに“１”となるオン信号を他方入力とするＡＮＤ回路１２を有している。
【００１８】
また、負荷電圧の指令値Ｖ＊と負荷電圧検出値Ｖｏとを比較し、負荷電圧の指令値Ｖ＊と負荷電圧検出値Ｖｏとの差が一定値ΔＶ1以下のとき、すなわち、Ｖ＊−Ｖｏ≦ΔＶ1である場合に“１”となる比較器１４の出力信号を一方入力とし、ＰＩ制御部３０（図３参照）の出力に基づいて決定された位相差αが許容範囲の下限に到達したときに“１”となる位相差最小リミット信号を他方入力とするＡＮＤ回路１５を有している。
【００１９】
さらに、第１のスイッチＳ１（又は第２のスイッチＳ２）をオン状態にするときに“１”となるオン信号を一方入力、ＡＮＤ回路１５の出力信号を他方入力とするＡＮＤ回路１６と、ＡＮＤ回路１２の出力を一方入力としＡＮＤ回路１６の出力を他方入力とするＯＲ回路１７と、ＯＲ回路１７の出力信号を一方入力、後述するＮＡＮＤ回路２０の出力信号を他方入力とするＡＮＤ回路１８とを備えている。
【００２０】
また、負荷電圧の指令値Ｖ＊と負荷電圧検出値Ｖｏとを比較し、負荷電圧検出値Ｖｏが負荷電圧の指令値Ｖ＊よりも一定値ΔＶ2以上高いとき、すなわち、Ｖｏ−Ｖ＊≧ΔＶ2である場合に“１”となる比較器１９の出力信号を一方入力とし、ＰＩ制御部３０（図３参照）の出力に基づいて決定された位相差αが許容範囲の上限に到達したときに“１”となる位相差最大リミット信号を他方入力とするＮＡＮＤ回路２０を有し、このＮＡＮＤ回路２０の出力信号が前述のＡＮＤ回路１８の他方入力として加えられている。
【００２１】
さらに、ＮＡＮＤ回路２０の出力信号を一方入力、第３のスイッチＳ３（又は第４のスイッチＳ４）をオン状態にするオン信号を他方入力とするＡＮＤ回路２１を有している。
【００２２】
そして、ＡＮＤ回路１８の出力が“１”であるときにゲート駆動回路１３が第１のスイッチＳ１（又は第２のスイッチＳ２）のゲート駆動信号を生成し、ＡＮＤ回路２１の出力が“１”であるときにゲート駆動回路２２が第３のスイッチＳ３（又は第４のスイッチＳ４）のゲート駆動信号を生成する構成になっている。
【００２３】
なお、上述した実施形態中、例えば、Ｓ１（Ｓ２）は、スイッチＳ１に対応して設けるもので、スイッチＳ２に対応して同様のものが他に設けられることを意味している。
【００２４】
上記のように構成された本実施形態の動作について以下に説明する。
先ず、図１に示したゲート駆動回路１３は第１のスイッチＳ１のゲート駆動信号を生成するもので、図３に示したＰＩ制御部３０をゲート駆動回路１３に包含させても良く、あるいは、別個に設けても良い。このＰＩ制御部３０の位相差αが最大の出力電圧に対応する最小値になったときＡＮＤ回路１５に加えられる位相最小リミット信号は“１”になり、反対に、位相差αが最小の出力電圧に対応する最大値になったときＡＮＤ回路２０に加えられる位相最大リミット信号が“１”になるものとする。
【００２５】
ここで、以下の条件を定義する。
（ａ）位相差最小リミット信号が最小値に対応する値である。
（ｂ）負荷電圧の指令値Ｖ＊と負荷電圧検出値Ｖｏとの間でＶ＊−Ｖｏ≦ΔＶ1の関係にある。
（ｃ）第１のスイッチＳ１がオン状態であるときの素子電圧検出値Ｖs1 とオン電圧設定値ＶsEとの間でＶs1＜ＶsE の関係にある。
（ｄ）負荷電圧の指令値Ｖ＊と負荷電圧検出値Ｖｏとの間でＶｏ−Ｖ＊≧ΔＶ2の関係にある。
（ｅ）位相差最大リミット信号が最大値に対応する値である。
【００２６】
いま、条件（ａ）〜（ｄ）のうち、条件（ｃ）が成立したとき、比較器１１の出力信号は“１”であるため、第１のスイッチＳ１のオン信号はＡＮＤ回路１２からそのまま出力され、ＯＲ回路１７を介してＡＮＤ回路１８に加えられる。このとき、ＮＡＮＤ回路２０の出力信号は“１”であるので、ＡＮＤ回路１８の出力も“１”となり、ゲート駆動回路１３は第１のスイッチＳ１に対するゲート制御信号を生成し、特開平７−２２２４４４号公報に記載された通常モードで制御が実行される。
【００２７】
次に、負荷が軽くなって条件（ａ）及び（ｂ）が同時に成立したときは、ＡＮＤ回路１５の出力信号が“１”になるため、（ｃ）の条件が成立していると否とに拘わらず、第１のスイッチＳ１のオン信号はＡＮＤ回路１６からそのまま出力され、ＯＲ回路１７を介してＡＮＤ回路１８に加えられる。このとき、ＮＡＮＤ回路２０の出力信号は“１”であるので、ＡＮＤ回路１８の出力も“１”となり、ゲート駆動回路１３は第１のスイッチＳ１に対するゲート制御信号を生成し、強制駆動モードで制御が実行される。
【００２８】
つまり、負荷電圧が指令値に近づいているにも拘わらず、最大の負荷電圧指令値を出力していることになる。このような状態が持続する場合には、既に通常モードでの制御は不能になっている。このとき、ＡＮＤ回路１６、ＯＲ回路１７及びＡＮＤ回路１８を通して第１のスイッチＳ１に対するオン信号をゲート駆動回路１３に加えて強制駆動モードで制御する。なお、このとき、図３に示すＰＩ制御部３０の積分値をゼロにリセットして円滑に通常モードの制御に移行させる。
【００２９】
次に、負荷が軽くなったことにより、（ｄ）及び（ｅ）の条件が成立したときには、ＮＡＮＤ回路２０の出力信号が“０”になり、ＡＮＤ回路１８及びＡＮＤ回路２１の両方の出力を“０”にして、スイッチＳ１〜Ｓ４のオン、オフ動作を全て停止させる。
【００３０】
つまり、負荷電圧の指令値が負荷電圧検出値よりも低くなっている状態で、制御指令を小さくしても制御不能に陥る。このとき、スイッチＳ１〜Ｓ４を全てオフ状態にして、電圧を自動的に低下させる。そして、負荷電圧検出値が負荷電圧指令値以下に降下したとき、ＮＡＮＤ回路２０の出力信号は“１”に復帰するため、通常モードの制御に戻される。
【００３１】
なお、第２のスイッチＳ２に対しても上述したと同様な回路が設けられ、かつ、第４のスイッチＳ４のオン信号は第１のスイッチＳ１に対して位相差αだけずれたものであり、第２のスイッチＳ２のオン信号は第１のスイッチＳ１のオン信号を反転したものであり、第３のスイッチＳ３のオン信号は第４のスイッチＳ４のオン信号を反転したものである。
【００３２】
かくして、本実施形態によれば、負荷の軽重に拘わらず共振形ＤＣ−ＤＣコンバータを安定に動作させることができる。
【００３３】
なお、上記実施形態によれば、各制御手段を論理回路で構成したが、これらの機能をマイクロコンピュータ等のデータ処理装置に持たせても上述したと同様な効果が得られる。
【００３４】
【発明の効果】
以上の説明によって明らかなように、本発明によれば、負荷の軽重に拘わらず安定に動作させることのできる共振形ＤＣ−ＤＣコンバータの制御装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る共振形ＤＣ−ＤＣコンバータの制御装置の一実施形態の構成を示す回路図。
【図２】本発明の適用対象である共振形ＤＣ−ＤＣコンバータの主回路の構成を示す回路図。
【図３】図２に示した共振形ＤＣ−ＤＣコンバータを位相差制御するための、位相差決定信号を生成する要素を示した図。
【図４】図２に示した共振形ＤＣ−ＤＣコンバータの制御装置の一部を示した回路図。
【符号の説明】
１  直流電源
２  共振リアクトル
３，４  スナバリアクトル
５  共振キャパシタンス
６  変圧器
１０ 負荷
１３，２２  ゲート駆動回路
３０  ＰＩ制御部
Ｓ１〜Ｓ４  スイッチング素子
Ｄ１〜Ｄ４  ダイオード
ＳＣ１，ＳＣ２  キャパシタンス
１１，１４，１９  比較器
１２  第１の演算部（ＡＮＤ回路）
１５  第２の演算部（ＡＮＤ回路）
１６  第３の演算部（ＡＮＤ回路）
１７  第４の演算部（ＯＲ回路）
１８  ＡＮＤ回路
２０  第５の演算部（ＮＡＮＤ回路）
２１  ＡＮＤ回路
【図１】
0003746226.tif 000002
【図２】
0003746226.tif 000003
【図３】
0003746226.tif 000004
【図４】
0003746226.tif 000005