(57)【特許請求の範囲】
【請求項１】
ケース内に少なくとも記憶媒体、該記憶媒体に対するデータの書込みおよび読出しを行うためのヘッド、並びに前記記憶媒体および前記ヘッドを駆動するモータが収納されてなる記憶装置において、
前記ケース外に設けられ、上位装置から受け取ったパラレルデータよりなるライトデータを一時記憶するとともに、必要に応じてライトデータを所定ビットあるいは所定バイトのパラレルデータに変換して出力する外部記録回路と、
前記ケース内に設けられ、かつ前記外部記録回路により供給されたパラレルデータよりなるライトデータを受け取る内部記録回路と、
を有し、
該内部記録回路は、少なくとも、
受け取ったパラレルデータよりなるライトデータをシリアルデータに変換するパラレル・シリアル変換回路と、
シリアルデータに変換されたライトデータの書込みタイミングをずらすライトコンペンセーション回路と、
書込タイミングが調整されたシリアルのライトデータに基づいて前記ヘッドに供給する記録電流の極性を切り換えるライトアンプと、
で構成されてなることを特徴とする記憶装置。
【請求項２】
前記内部記録回路は、さらに、前記パラレル・シリアル変換回路により変換されたシリアルデータを符号化するエンコーダ回路を含んでなることを特徴とする請求項１に記載の記憶装置。
【請求項３】
前記ライトコンペンセーション回路は、書込みタイミングをずらすことによって、波形干渉によるピークシフトを予め補償する回路であることを特徴とする請求項１または２に記載の記憶装置。
【請求項４】
さらに、ケース内に内部再生回路を有するとともに、ケース外に外部再生回路を有し、前記内部再生回路は、
前記ヘッドにより検知されたリード信号を増幅するプリアンプと、
前記プリアンプにより増幅されたリード信号を復号化するデコーダ回路と、
復号化されたシリアルデータよりなるリードデータをパラレルデータに変換して前記外部再生回路に出力するシリアル・パラレル変換回路と、
で、少なくとも構成されてなることを特徴とする請求項１〜３のいずれか一つに記載の記憶装置。
【請求項５】
前記内部記録回路は、ＰＲＭＬ検出方式で構成するとともに、再生時にリードデータに対して行われる等化演算の逆の演算を、前記パラレル・シリアル変換回路により変換されたシリアルデータに対して予め行うプリコーダ回路を含んでなることを特徴とする請求項１に記載の記憶装置。
【請求項６】
前記内部記録回路は、ＰＲＭＬ検出方式で構成するとともに、前記ライトコンペンセーション回路は、書込みタイミングをずらすことによって、記憶媒体に生じる非線形記録歪みを予め補償する回路であることを特徴とする請求項１または５に記載の記憶装置。
【請求項７】
前記内部記録回路は、ＰＲＭＬ検出方式で構成するとともに、さらに、ケース内に内部再生回路を有し、またケース外に外部再生回路を有し、前記内部再生回路は、
前記プリアンプにより増幅されたリード信号に対して等化演算を行うイコライザ回路と、
等化演算がなされたシリアルデータよりなるリードデータをパラレルデータに変換して前記外部再生回路に出力するシリアル・パラレル変換回路と、
で少なくとも構成されてなることを特徴とする請求項１、５または６のいずれか一つに記載の記憶装置。
【請求項８】
前記内部記録回路は、さらに、書込み用のタイミング信号となるクロック信号を生成するシンセサイザ回路を含んでなることを特徴とする請求項１〜７のいずれか一つに記載の記憶装置。
【請求項９】
前記内部記録回路および／または内部再生回路を構成する回路の一部または全部が、前記ヘッドを保持するキャリッジ上に設けられていることを特徴とする請求項１〜８のいずれか一つに記載の記憶装置。
【請求項１０】
前記内部記録回路および／または内部再生回路を構成する回路の一部または全部が、前記ヘッドを保持するキャリッジと前記外部記録回路および／または前記外部再生回路との間に接続され、かつ前記ケース内に設けられたフレキシブルプリント回路基板上に設けられていることを特徴とする請求項１〜８のいずれか一つに記載の記憶装置。
【請求項１１】
前記内部記録回路および／または内部再生回路は、単一の半導体チップで形成されていることを特徴とする請求項９または１０のいずれか一つに記載の記憶装置。
【請求項１２】
ケース内に少なくとも記憶媒体、該記憶媒体に対するデータの書込みおよび読出しを行うためのヘッド、並びに前記記憶媒体および前記ヘッドを駆動するモータが収納されてなる記憶装置において、
前記ケース外に設けられ、かつパラレルデータよりなるライトデータをシリアルデータに変換して出力する外部記録回路と、
前記ケース内に設けられ、かつ前記外部記録回路により供給されたシリアルデータよりなるライトデータを受け取る内部記録回路と、
を有し、
該内部記録回路は、
受け取ったライトデータパルスの立ち上がり立ち下がりを補正する補正回路と、
増幅されたライトデータに基づいて前記ヘッドに供給する記録電流の極性を切り換えるライトアンプと、
で構成されてなることを特徴とする記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディスク装置さらにはコンピュータ等の外部記憶装置であるハードディスク装置に関する。
【０００２】
【従来の技術】
従来より、コンピュータ等の計算機における外部記憶装置としてハードディスク装置が使用されている。このハードディスク装置は、コンピュータ本体の高性能化および使用されるソフトウェアのプログラムサイズの増大にともなって、ますます大容量化されている。従って、ディスク装置の記録密度も飛躍的に増大しており、それにともなってデータ転送速度の高速化の重要性が高まっている。
【０００３】
図１０には、従来の一般的な磁気ディスク装置の構成がブロック図として示されている。磁気ディスク装置には、複数枚のディスク８１、それらディスク８１を回転させるスピンドルモータ（ＳＰＭ）８２、先端に磁気ヘッド８３を備えたキャリッジ８４、およびそのキャリッジ８４を回転させるボイスコイルモータ（ＶＣＭ）８５等が設けられている。それらディスク８１、スピンドルモータ８２、磁気ヘッド８３、キャリッジ８４およびボイスコイルモータ８５は、ベースおよびカバーよりなるケース内に収納されており、封止されたヘッドディスクアッセンブリ（ＨＤＡ）８０（ディスクエンクロージャー（ＤＥ）ともいう）を構成している。
【０００４】
そして、キャリッジ８４、またはキャリッジ８４とディスクアッセンブリ（ＨＤＡ）８０外のプリント回路基板との間に接続されたフレキシブルプリントサーキットシートには、ライトアンプおよびプリアンプからなるヘッドＩＣ８６が設けられている。ライトアンプは、磁気ヘッド８３に供給する記録電流の極性をライトデータに従って切り換えるようになっている。プリアンプは、磁気ヘッド８３により検知された再生電圧（リード信号）を増幅するようになっている。このヘッドＩＣ８６は、ディスクアッセンブリ（ＨＤＡ）８０内に設けられている。
【０００５】
また、磁気ディスク装置には、ディスクアッセンブリ（ＨＤＡ）８０のケースの底面にプリント回路基板が外付けされている。このプリント回路基板はコネクタを介してディスクアッセンブリ（ＨＤＡ）８０のケース内の前記フレキシブルプリントサーキットシートに接続されている。この外付けのプリント回路基板上には、ＨＤＣ回路（ハードディスクコントローラ）７０、バッファ回路７１、リードチャネル回路７２、サーボ復調回路７３、ＶＣＭ駆動回路７４、ＳＰＭ駆動回路７５、ＤＳＰ回路（ディジタルシグナルプロセッサ）７６およびＭＣＵ回路（マイクロコントロールユニット）７７が設けられている。
【０００６】
ＨＤＣ回路７０は、コンピュータ本体等の上位装置のＣＰＵ（中央処理装置）９との間で各種コマンドやデータの授受等を行うインタフェース（図示省略）の制御を行う。また、ＨＤＣ回路７０は、ディスク上の記録再生のためのフォーマットを制御する制御信号を発生させる。バッファ回路７１は、ＣＰＵ９から送られてきたライトデータ（書込みデータ）およびディスクから読み出されたリードデータを一時的に記憶するようになっている。
【０００７】
リードチャネル回路７２は、ライトデータをディスクに記録するための変調回路や、パラレルのライトデータをシリアルデータに変換するパラレル・シリアル変換回路や、リードデータをディスクより再生するための復調回路や、シリアルのリードデータをパラレルデータに変換するシリアル・パラレル変換回路などを備えている。
【０００８】
サーボ復調回路７３は、ディスクに記録された位置決め用のサーボパターンをピークホールドや積分等により復調するようになっている。ＶＣＭ駆動回路７４は、ボイスコイルモータ８５に駆動電流を流すためのパワーアンプを備えている。ＳＰＭ駆動回路７５は、スピンドルモータ８２に駆動電流を流すためのパワーアンプを備えている。
【０００９】
ＤＳＰ回路７６は、磁気ヘッド８３の位置決め用のサーボ回路を制御するためのマイクロプロセッサを備えている。そして、ＤＳＰ回路７６は、メモリに記憶されたプログラムに従ってサーボ復調回路７３から出力される位置信号の認識や、ＶＣＭ駆動回路７４の駆動電流の制御や、ＳＰＭ駆動回路７５の駆動電流制御による磁気ディスク回転数の制御等を行うようになっている。
【００１０】
ＭＣＵ回路７７は、メモリに記憶されたプログラムに従って、ＨＤＣ回路７０の制御や、ＤＳＰ回路７６の制御や、バッファ回路７１の制御等を行うようになっている。
【００１１】
このような構成のディスク装置においては、ライトデータは、ケース外の前記プリント回路基板上に設けられたリードチャネル回路７２から、フレキシブルプリントサーキットシートを介して、ヘッドＩＣ８６内のライトアンプに転送される。そして、そのライトデータのパルスの立上りおよび立下りは、そのままディスクに記録される。
【００１２】
従って、ライトデータのパルスの立上りおよび立下りは、急峻でかつ正確にリードチャネル回路７２からライトアンプに伝送されなければならない。そのため、従来は、ライトデータを差動平衡型のシリアルデータとしてライトアンプに伝送している。
【００１３】
また、ライトアンプの手前にパラレル・シリアル変換器を設け、そのパラレル・シリアル変換器に至るまでの伝送経路においてはライトデータをパラレルデータで伝送し、パラレル・シリアル変換器にてライトデータをシリアルデータに変換してライトアンプに供給する提案がなされている（特開平９−５５０２３号）。この特開平９−５５０２３号に開示された発明においては、ライトデータの記録タイミングを補正する記録タイミング補正回路であるライトコンペンセーション回路がパラレル・シリアル変換器の手前に設けられているため、ライトコンペンセーション回路はパラレルデータを取り扱う回路として構成されている。
【００１４】
【発明が解決しようとする課題】
しかしながら、図１０に示すような構成の装置では、キャリッジ８４の可動性を確保するため、また、ケース外にデータ伝送するため、ライトデータの伝送に供されるフレキシブルプリントサーキットシートが長くなっている。従って、近時のようにライトデータの転送速度が高速化してパルス幅が狭小になると、リードチャネル回路７２からライトアンプに到達するまでにライトデータのパルスの振幅が低下してしまう。それによって、ディスクにおけるデータの記録位置（ライトパルスの立ち上がり立ち下がり位置）が不正確になって再生マージンを劣化させ、データの信頼度が低下してしまう虞がある。
【００１５】
また上記特開平９−５５０２３号公開公報に開示された発明では、ライトコンペンセーション回路がパラレルデータ用の回路であるため、その構成が複雑であり、回路規模が大きくなってしまうだけでなく、動作時の発熱量も著しく多くなる虞があるという欠点がある。
【００１６】
本発明は、上記問題点を解決するためになされたもので、従来よりも高速でデータ転送を行うことができるようにされた記憶装置、特にライトデータのパルスの振幅低下を招くことなく、ライトデータの転送速度を高速化した記憶装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
請求項１に係る記憶装置は、ケース内に少なくとも記憶媒体、該記憶媒体に対するデータの書込みおよび読出しを行うためのヘッド、並びに前記記憶媒体および前記ヘッドを駆動するモータが収納されてなる記憶装置において、前記ケース外に設けられ、上位装置から受け取ったパラレルデータよりなるライトデータを一時記憶するとともに、必要に応じてライトデータを所定ビットあるいは所定バイトのパラレルデータに変換して出力する外部記録回路と、前記ケース内に設けられ、かつ前記外部記録回路により供給されたパラレルデータよりなるライトデータを受け取る内部記録回路と、を有し、該内部記録回路は、少なくとも、受け取ったパラレルデータよりなるライトデータをシリアルデータに変換するパラレル・シリアル変換回路と、シリアルデータに変換されたライトデータの書込みタイミングをずらすライトコンペンセーション回路と、書込タイミングが調整されたシリアルのライトデータに基づいて前記ヘッドに供給する記録電流の極性を切り換えるライトアンプと、で構成されてなることを特徴とする。
【００１８】
請求項１記載の発明によれば、ケース内にパラレルでデータを受け取ることができる内部記録回路が設けられているため、ライトアンプとその前段回路との間のシリアル伝送経路が、従来の磁気ディスク装置におけるライトアンプとその前段回路との間のシリアル伝送経路に比べて、著しく短くなるので、パルス幅を広げてパルスの振幅を補償することなく高速でライトデータを転送することができる。
【００１９】
また、請求項１記載の発明によれば、ケース外の外部記録回路とケース内の内部記録回路との間の伝送経路の長く引き出す必要のある部分においてデータがパラレル伝送されるため、パルスの幅を広げてパルスの振幅を補償することなく高速でライトデータを転送することができる。
【００２０】
さらに、請求項１記載の発明によれば、パラレル・シリアル変換回路とライトアンプとの間にライトコンペンセーション回路が設けられているため、ライトコンペンセーション回路に入力するデータおよびライトコンペンセーション回路から出力するデータはシリアルデータであるので、ライトコンペンセーション回路を、シリアルデータを取り扱う回路で構成すればよい。従ってライトコンペンセーション回路として、現在実施されているシリアルデータ用のライトコンペンセーション回路を用いることができる。
【００２１】
請求項２に係る記憶装置は、請求項１の発明において、前記内部記録回路は、さらに、前記パラレル・シリアル変換回路により変換されたシリアルデータを符号化するエンコーダ回路を含んでなることを特徴とする。
【００２２】
請求項２記載の発明によれば、ライトアンプと、エンコーダ回路を含むライトアンプの前段回路との間のシリアル伝送経路が、ケース内に納まるので、従来の磁気ディスク装置におけるライトアンプとその前段回路との間のシリアル伝送経路に比べて、著しく短くなる。また、ケース外の外部記録回路とケース内の内部記録回路との間の伝送経路の長い部分において、データがパラレル伝送されるので、パルスの振幅が低下することなく高速でライトデータを転送することができる。
【００２３】
請求項３に係る記憶装置は、請求項１または２の発明において、前記ライトコンペンセーション回路は、書込みタイミングをずらすことによって、波形干渉によるピークシフトを予め補償する回路であることを特徴とする。
【００２４】
請求項３記載の発明によれば、ライトアンプと、ライトコンペンセーション回路を含むライトアンプの前段回路との間のシリアル伝送経路が、ケース内に納まるので、従来の磁気ディスク装置におけるライトアンプとその前段回路との間のシリアル伝送経路に比べて、著しく短くなるとともに、ケース外の外部記録回路とケース内の内部記録回路との間の伝送経路の長い部分において、データがパラレル伝送されるので、パルスの幅を広げてパルスの振幅を補償することなく高速でライトデータを転送することができる。
【００２５】
請求項４に係る記憶装置は、請求項１〜３のいずれか一つの発明において、さらに、ケース内に内部再生回路を有するとともに、ケース外に外部再生回路を有し、前記内部再生回路は、前記ヘッドにより検知されたリード信号を増幅するプリアンプと、前記プリアンプにより増幅されたリード信号を復号化するデコーダ回路と、復号化されたシリアルデータよりなるリードデータをパラレルデータに変換して前記外部再生回路に出力するシリアル・パラレル変換回路と、で、少なくとも構成されてなることを特徴とする。
【００２６】
請求項４記載の発明によれば、外部再生回路と内部再生回路との間の伝送経路においてデータがパラレル伝送されるため、ライトデータのみならずリードデータも高速で転送することができる。
【００２７】
請求項５に係る記憶装置は、請求項１の発明において、前記内部記録回路は、ＰＲＭＬ検出方式で構成するとともに、再生時にリードデータに対して行われる等化演算の逆の演算を、前記パラレル・シリアル変換回路により変換されたシリアルデータに対して予め行うプリコーダ回路を含んでなることを特徴とする。
【００２８】
請求項５記載の発明によれば、ライトアンプと、プリコーダ回路を含むライトアンプの前段回路との間のシリアル伝送経路が、ケース内に納まるので、従来の磁気ディスク装置におけるライトアンプとその前段回路との間のシリアル伝送経路に比べて、著しく短くなるとともに、ケース外の外部記録回路とケース内の内部記録回路との間の伝送経路の長い部分において、データがパラレル伝送されるので、パルス幅を広げてパルスの振幅を補償することなく高速でライトデータを転送することができる。
【００２９】
請求項６に係る記憶装置は、請求項１または５の発明において、前記内部記録回路は、ＰＲＭＬ検出方式で構成するとともに、前記ライトコンペンセーション回路は、書込みタイミングをずらすことによって、記憶媒体に生じる非線形記録歪みを予め補償する回路であることを特徴とする。
【００３０】
請求項６記載の発明によれば、ライトアンプと、ライトコンペンセーション回路を含むライトアンプの前段回路との間のシリアル伝送経路が、ケース内に納まるので、従来の磁気ディスク装置におけるライトアンプとその前段回路との間のシリアル伝送経路に比べて、著しく短くなるとともに、ケース外の外部記録回路とケース内の内部記録回路との間の伝送経路の長い部分において、データがパラレル伝送されるので、パルスの幅を広げてパルスの振幅を補償することなく高速でライトデータを転送することができる。
【００３１】
請求項７に係る記憶装置は、請求項１、５または６のいずれか一つの発明において、前記内部記録回路は、ＰＲＭＬ検出方式で構成するとともに、さらに、ケース内に内部再生回路を有し、またケース外に外部再生回路を有し、前記内部再生回路は、前記プリアンプにより増幅されたリード信号に対して等化演算を行うイコライザ回路と、等化演算がなされたシリアルデータよりなるリードデータをパラレルデータに変換して前記外部再生回路に出力するシリアル・パラレル変換回路と、で少なくとも構成されてなることを特徴とする。
【００３２】
請求項７記載の発明によれば、外部再生回路と内部再生回路との間の伝送経路においてデータがパラレル伝送されるため、ライトデータのみならずリードデータも高速で転送することができる。
【００３３】
請求項８に係る記憶装置は、請求項１〜７のいずれか一つの発明において、前記内部記録回路は、さらに、書込み用のタイミング信号となるクロック信号を生成するシンセサイザ回路を含んでなることを特徴とする。
【００３４】
請求項８記載の発明によれば、書込み用のクロック信号の伝送経路も、ケース内に収納することで、従来よりも著しく短くなるので、クロック信号もより高周波数化することができ、より一層ライトデータを高速で転送することができる。
【００３５】
請求項９に係る記憶装置は、請求項１〜８のいずれか一つの発明において、前記内部記録回路および／または内部再生回路を構成する回路の一部または全部が、前記ヘッドを保持するキャリッジ上に設けられていることを特徴とする。
【００３６】
請求項９記載の発明によれば、ライトアンプとその前段回路との間のシリアル伝送経路が従来よりも著しく短くなるとともに、外部記録回路から内部記録回路までデータがパラレル伝送されるので、ヘッドにライトデータを高速で転送することができる。また、内部記録回路を構成する回路の一部または全部からヘッドまでの伝送経路を短くすることができ、ライトデータ転送の信頼性および高速転送が可能になる。
【００３７】
請求項１０に係る記憶装置は、請求項１〜８のいずれか一つの発明において、前記内部記録回路および／または内部再生回路を構成する回路の一部または全部が、前記ヘッドを保持するキャリッジと前記外部記録回路および／または前記外部再生回路との間に接続され、かつ前記ケース内に設けられたフレキシブルプリント回路基板上に設けられていることを特徴とする。
【００３８】
請求項１０記載の発明によれば、ライトアンプとその前段回路との間のシリアル伝送経路が従来よりも著しく短くなるとともに、外部記録回路から内部記録回路までデータがパラレル伝送されるので、ヘッドにライトデータを高速で転送することができる。また、内部記録回路を構成する回路の一部または全部からヘッドまでの伝送経路を短くすることができ、ライトデータ転送の信頼性および高速転送が可能になる。
【００３９】
請求項１１に係る記憶装置は、請求項９または１０の発明において、前記内部記録回路および／または内部再生回路は、単一の半導体チップで形成されていることを特徴とする。
【００４０】
請求項１１記載の発明によれば、外部記録および／または外部再生回路と内部記録および／または内部再生回路の構成を簡略化し、ケース内の収納を場所をとらず行うことができ、また、チップ内に納めることで、チップ外のノイズに対して強くでき、小型で、かつ、高信頼な記憶装置が得られる。
【００４１】
請求項１２に係る記憶装置は、ケース内に少なくとも記憶媒体、該記憶媒体に対するデータの書込みおよび読出しを行うためのヘッド、並びに前記記憶媒体および前記ヘッドを駆動するモータが収納されてなる記憶装置において、前記ケース外に設けられ、かつパラレルデータよりなるライトデータをシリアルデータに変換して出力する外部記録回路と、前記ケース内に設けられ、かつ前記外部記録回路により供給されたシリアルデータよりなるライトデータを受け取る内部記録回路と、を有し、該内部記録回路は、受け取ったライトデータパルスの立ち上がり立ち下がりを補正する補正回路と、増幅されたライトデータに基づいて前記ヘッドに供給する記録電流の極性を切り換えるライトアンプと、で構成されてなることを特徴とする。
【００４２】
請求項１２記載の発明によれば、内部記録回路内のアンプにより、ケース外の外部記録回路とケース内の内部記録回路との間の伝送距離の長いシリアル伝送の場合においてライトデータの劣化したパルスの立ち上がり立ち下がりタイミングが伝送途中で再生して送出するので、高速でライトデータを転送することができる。
【００４３】
【発明の実施の形態】
以下に、本発明に係る記憶装置の実施の形態について図１〜図９を参照しつつ詳細に説明する。
【００４４】
（実施の形態１）
ディスク装置１は、例えば磁気ディスク装置の一種であり、パーソナルコンピュータ等の計算機における不揮発性の外部記憶装置であるハードディスク装置である。このディスク装置１は、図１に示す展開図のように、ヘッドディスクアッセンブリ（以下、ＨＤＡと称する）１０、ベース２の底面にプリント回路基板５が外付けされた構成となっている。
【００４５】
ＨＤＡ１０のケース内およびケースに外付けされたプリント回路基板５にはそれぞれデータの記録再生回路が設けられている。ＨＤＡ１０のケース内の記録再生回路（以下、ケース内でデータの記録または再生を行う回路の総称としてＨＤＡ内記録再生回路と称する）とプリント回路基板５の記録再生回路（以下、ケース外でデータの記録または再生を行う回路の総称としてＨＤＡ外記録再生回路と称する）とはフレキシブルプリントサーキットシート（以下、ＦＰＣと称する）４およびコネクタ５０（これと嵌合するＨＤＡ裏面のコネクタは図には表れていない）を介して電気的に接続されている。
【００４６】
そして、図示しないコンピュータ本体等の上位装置から送られてきたパラレルのライトデータはＨＤＡ外記録再生回路で受け取られて所定の処理が行われた後、パラレルデータのままＦＰＣ４を介してＨＤＡ内記録再生回路へ送られる。ＨＤＡ内記録再生回路に入力されたパラレルデータは、そこでシリアルデータに変換されてディスク１２に書き込まれる。
【００４７】
ＨＤＡ１０は、ベース２、カバー３およびパッキン６により封止されてなるケース内に、ＦＰＣ４、スピンドルモータ１１、そのスピンドルモータ１１によって回転させられる複数枚のディスク１２、データリード／ライト用のヘッド１３およびキャリッジ１４が組み立てられて収納されてできている。キャリッジ１４上にはヘッドＩＣ１５が取り付けられている。
【００４８】
一方、ＦＰＣ４の、支持板２０により支持された部分には、特にその数を限定しないが例えば２個のＩＣ２１，２２が実装されている。これらＩＣ１５，２１，２２およびＦＰＣ４上に設けられたその他の電子部品（図示省略）はＦＰＣ４を介して相互に電気的に接続されている。ＨＤＡ内記録再生回路は、これらＩＣ１５，２１，２２およびＦＰＣ４上の他の電子部品（図示省略）により構成されている。
【００４９】
外付けプリント回路基板５にはＩＣ５１およびその他の電子部品が実装されており、ＨＤＡ外記録再生回路やサーボ制御回路等の種々の周辺回路が構成されている。電源が投入されると、スピンドルモータが回転し、所定の回転数になると、ヘッドがディスク上を浮上する。また、各種回路等の初期設定がなされた後、上位装置からのコマンド待ち状態となる。
【００５０】
図２には、この磁気ディスク装置１のデータ記録および再生に関連した部分の回路構成がブロック図として示されている。この磁気ディスク装置１では、上述したようにＨＤＡ１０内および外付けプリント回路基板５上にそれぞれＨＤＡ内記録再生回路１１５およびＨＤＡ外記録再生回路１２１が設けられている。ここでＨＤＡ内記録再生回路１１５は内部記録回路および内部再生回路としての機能を有しており、またＨＤＡ外記録再生回路１２１は外部記録回路および外部再生回路としての機能を有している。
【００５１】
なお、図２においては、書込みと読出しのデータに関する伝送路のみが示されており、パラレルデータの伝送路は相対的に太い実線で、またシリアルデータの伝送路は相対的に細い実線でそれぞれ示されている（図４〜図９においても同じ）。
【００５２】
また、この実施の形態１の磁気ディスク装置１では、図２に示すように、ヘッドを介してディスクから読み出されたリードデータも、ＨＤＡ内記録再生回路１１５からＨＤＡ外記録再生回路１２１へパラレルで伝送されるようになっている。図２に示す例では、データの記録再生方式として１／７コード等のピーク検出方式を採用した場合について説明する。
【００５３】
ＨＤＡ外記録再生回路１２１は、データ転送回路１２２、パラレルデータ変換回路１２３およびシンセサイザ回路１２４を備えている。データ転送回路１２２は、コンピュータ本体等の上位装置の中央処理装置（以下、ＣＰＵと称する）９から送られてきたパラレルのライトデータをパラレルデータ変換回路１２３へ転送するとともに、パラレルデータ変換回路１２３から送られてきたパラレルのリードデータをＣＰＵ９へ転送する。
【００５４】
パラレルデータ変換回路１２３は、必要に応じてライトデータおよびリードデータを所定のフォーマットのパラレルデータに変換してＨＤＡ内記録再生回路１１５およびデータ転送回路１２２に出力するようになっている。シンセサイザ回路１２４は、書込み時のタイミング信号となるクロック信号を生成してそのクロック信号をＨＤＡ外記録再生回路１２１およびＨＤＡ内記録再生回路１１５の各部に出力する。
【００５５】
ＨＤＡ内記録再生回路１１５は、パラレル・シリアル変換回路１０１、エンコーダ回路１０２、ライトコンペンセーション回路１０３およびライトアンプ１０４を含むデータ記録回路を備えている。パラレル・シリアル変換回路１０１は、ＨＤＡ外記録再生回路１２１から送られてきたパラレルのライトデータをシリアルデータに変換する。エンコーダ回路１０２は、パラレル・シリアル変換回路１０１により変換されたシリアルのライトデータを１／７コード等の所定形式のコードに符号化するようになっている。
【００５６】
ライトコンペンセーション回路１０３は、エンコーダ回路１０２から送られてきたコードについてピークシフトを予め補正するようになっている。ライトアンプ１０４は、ライトコンペンセーション回路１０３から送られてきた符号化されたライトデータに基づいてヘッド１０５の記録電流の極性を切り換えるようになっている。
【００５７】
ライトコンペンセーション回路１０３内およびライトアンプ１０４内のいずれか一方には、ＮＲＺＩ（Ｎｏ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ  Ｉｎｔｅｒｌｅａｖｅ）様式で記録するための図示省略するＦＦ（Ｆｌｉｐ  Ｆｌｏｐ）が設けられている。それによってそのＦＦよりも後段においては、ライトデータの周波数は１／２になっている。
【００５８】
また、ＨＤＡ内記録再生回路１１５は、プリアンプ１０６、ＡＧＣ（自動利得制御）回路１０７、ローパスフィルタ（ＬＰＦ）１０８、パルス化回路１０９、位相同期回路（ＶＦＯ回路）１１０、デコーダ回路１１１およびシリアル・パラレル変換回路１１２を含むデータ再生回路を備えている。プリアンプ１０６は、ヘッド１０５で検知した再生電圧（リード信号）の増幅を行う。
【００５９】
ＡＧＣ回路１０７は、プリアンプ１０６で増幅されたリード信号の振幅が一定となるように利得の自動制御を行う。ローパスフィルタ１０８は、ＡＧＣ回路１０７により一定の振幅を有するようにされたリード信号から不要な高周波ノイズを除去する。パルス化回路１０９は、ローパスフィルタ１０８により高周波ノイズが除去されたリード信号をピークに対応したパルスに変換してシリアルのリードデータを生成するようになっている。
【００６０】
位相同期回路１１０は、パルス化回路１０９により生成されたリードデータに同期化させるＰＬＬ（位相ロックループ）回路からなる。デコーダ回路１１１は、クロック信号に同期した例えば１／７コードのリードデータを復号化する。シリアル・パラレル変換回路１１２は、デコーダ回路１１１により復号化されたリードデータを例えば２ビットないし１バイトのパラレルデータに変換してＨＤＡ外記録再生回路１２１に出力するようになっている。
【００６１】
前記データ転送回路１２２とＣＰＵ９とは、例えば１バイトないし２バイトの所定幅のデータバスで接続されている。そして、データ転送回路１２２は、特に図示しないが、所定のバイトのデータを一時的に記憶するバッファ部と、その入来するデータの受信制御を行う制御部とを備えている。
【００６２】
前記パラレルデータ変換回路１２３は、データ転送回路１２２から送られてきたライトデータを受け取り、必要に応じてそのデータを例えば２ビットないし１バイトのパラレルデータに変換するようになっている。また、パラレルデータ変換回路１２３は、ＨＤＡ内記録再生回路１１５から送られてきたリードデータを受け取り、必要に応じてそのデータを例えば１バイトのパラレルデータに変換するようになっている。
【００６３】
なお、パラレルデータ変換回路１２３は、パラレルデータのビット数の変換が不要な装置の場合には省略されるので、図２では破線で示した（図４〜図９においても同じ）。パラレルデータ変換回路１２３が省略された場合には、データ転送回路１２２とＨＤＡ内記録再生回路１１５との間で直接ライトデータおよびリードデータの授受が行われる。
【００６４】
前記シンセサイザ回路１２４は、水晶振動子等を用いた発振回路の周波数を逓倍することにより、書込み用のタイミング信号（ライトクロック）を生成するようになっている。
【００６５】
前記データ転送回路１２２とパラレルデータ変換回路１２３との間、パラレルデータ変換回路１２３とパラレル・シリアル変換回路１０１およびシリアル・パラレル変換回路１１２との間は、それぞれデータバスで接続されている。
【００６６】
前記ライトコンペンセーション回路１０３は、波形干渉によるピークシフトを予め補償しておくために設けられる回路であり、書込みタイミングを書き込みビットに対応して所定量遅延させるようになっている。
【００６７】
図２に磁気ディスク装置の回路動作について、上位装置からライトコマンドが来た場合を説明する。その際、ヘッドはディスク上の目標のトラックに移動し、位置付けられる。バス幅が例えば１バイトないし２バイトのデータバスを介して、上位装置であるコンピュータ本体等のＣＰＵ９よりこの磁気ディスク装置にライトデータが送られてくると、その送られてきたライトデータは、磁気ディスク装置のケースの外に設けられたＨＤＡ外記録再生回路１２１のデータ転送回路１２２で受け取られる。そのデータ転送回路１２２において、ライトデータは内部のバッファ部で一時的に記憶保持される。
【００６８】
データ転送回路１２２のバッファ部に記憶されたライトデータは、所定のタイミングでパラレルデータ変換回路１２３に送られ、例えば２ビットないし１バイトのパラレルデータに変換される。その際、タイミング信号は、例えばシンセサイザ回路１２４により供給される。所定のビット数のパラレルデータに変換されたライトデータは、所定のバス幅の外部データバスを介してＨＤＡ内記録再生回路１１５のパラレル・シリアル変換回路１０１に送られる。
【００６９】
パラレルデータ変換回路１２３が設けられていない場合には、ライトデータは、データ転送回路１２２から外部データバスを介してＨＤＡ内記録再生回路１１５のパラレル・シリアル変換回路１０１に直接送られる。ここまでは、ライトデータはパラレルデータである。
【００７０】
ＨＤＡ内記録再生回路１１５のパラレル・シリアル変換回路１０１に送られたライトデータ（パラレルデータ）は、パラレル・シリアル変換回路１０１においてシリアルデータに変換される。以後、ライトデータは、シリアルデータとして処理される。
【００７１】
シリアルデータに変換されたライトデータは、パラレル・シリアル変換回路１０１からエンコーダ回路１０２に送られる。そして、ライトデータは、このエンコーダ回路１０２において、例えば１／７コードに変換された後、ライトコンペンセーション回路１０３に出力される。
【００７２】
ライトコンペンセーション回路１０３では、エンコーダ回路１０２において符号化されたライトデータのピークシフトの補正が予め行われる。補正後のライトデータはライトアンプ１０４へ送られる。
【００７３】
ライトアンプ１０４では、ライトコンペンセーション回路１０３から送られてきたライトデータに基づいてヘッド１０５の記録電流の極性が切り換えられる。複数のヘッドから選択されたヘッドに記録電流が所定のタイミングで供給されることによって、ディスクの目標のトラックの目標のセクタにライトデータが記録される。
【００７４】
つぎに、上位装置からリードコマンドが発行され、ディスクに記録されたデータを読み出す際の回路動作について説明する。その際、ヘッドはディスク上の目標トラックに移動し、位置付けられる。目標のセクタから所定のタイミングで、記録データに対応した再生電圧がヘッドにより検知されると、その再生電圧はリード信号としてプリアンプ１０６により増幅される。その増幅されたリード信号は、ＡＧＣ回路１０７に送られる。
【００７５】
ＡＧＣ回路１０７では、プリアンプ１０６から送られてきたリード信号の利得が自動的に制御されて、リード信号の振幅が一定にされる。この利得の制御が行われたリード信号はローパスフィルタ１０８に送られる。
【００７６】
ローパスフィルタ１０８に送られてきたリード信号は、ローパスフィルタ１０８を通過する際のフィルタ作用により、不要な高周波成分が除去された信号となる。この高周波ノイズが除去されたリード信号は、パルス化回路１０９に送られる。
【００７７】
パルス化回路１０９では、ローパスフィルタ１０８から送られてきたリード信号がピークに対応したパルスに変換され、それによってリードデータ（シリアルデータ）が生成される。生成されたシリアルのリードデータは位相同期回路（ＶＦＯ回路）１１０へ送られる。位相同期回路（ＶＦＯ回路）１１０に送られたリードデータは、クロック信号に同期化したリードデータとなり、デコーダ回路１１１に送られる。
【００７８】
デコーダ回路１１１では、位相同期回路（ＶＦＯ回路）１１０から送られきた例えば１／７コードのリードデータの復号化が行われる。そして、復号化されたリードデータはシリアル・パラレル変換回路１１２に送られる。ここまでは、リードデータはシリアルデータである。
【００７９】
シリアル・パラレル変換回路１１２では、復号化されたシリアルのリードデータが例えば２ビットないし１バイトのパラレルデータに変換される。以後、リードデータは、パラレルデータとして処理される。そのパラレルのリードデータは、外部データバスを介してＨＤＡ外記録再生回路１２１に出力される。
【００８０】
ＨＤＡ外記録再生回路１２１に送られてきた例えば２ビットないし１バイトのパラレルのリードデータは、パラレルデータ変換回路１２３において、例えば１バイトのパラレルデータに変換される。この変換されたパラレルデータは、例えば１バイトのバス幅を有する内部バスを介してデータ転送回路１２２に送られる。
【００８１】
パラレルデータ変換回路１２３が設けられていない場合には、ＨＤＡ内記録再生回路１１５のシリアル・パラレル変換回路１１２から外部データバスを介してデータ転送回路１２２に、例えば２ビットないし１バイトのパラレルのリードデータが直接送られる。データ転送回路１２２に送られたパラレルのリードデータは、データ転送回路１２２内のバッファ部で一時的に記憶保持された後、１バイトまたは２バイトのデータ単位で上位装置であるコンピュータ等のＣＰＵ９に送られる。
【００８２】
実施の形態１によれば、ＨＤＡ１０のケース内に、エンコーダ回路１０２、ライトコンペンセーション回路１０３およびライトアンプ１０４を設けたため、エンコーダ回路１０２およびライトコンペンセーション回路１０３を含むライトアンプ前段回路とライトアンプ１０４との間のシリアル伝送経路がＨＤＡ１０のケース内のＦＰＣ４の配線の一部で構成されるので、従来のＨＤＡのケース外のプリント回路基板上に実装されたリードチャネルＩＣ内の記録再生回路とＨＤＡのケース内のライトアンプとの間のシリアル伝送経路に比べて、本実施の形態のライトアンプ前段回路とライトアンプ１０４との間のシリアル伝送経路は著しく短くなり、パルスの振幅が低下することなく高速でライトデータを転送することができる。
【００８３】
また、実施の形態１によれば、ＨＤＡ外記録再生回路１２１とＨＤＡ内記録再生回路１１５との間の伝送経路の長い部分を複数ビットのパラレル伝送とし、ライトデータをパラレル伝送するようにしたため、パルスの振幅が低下することなく高速でライトデータを転送することができる。
【００８４】
さらに、実施の形態１によれば、ＨＤＡのケース内に、プリアンプ１０６、ＡＧＣ回路１０７、ローパスフィルタ１０８、パルス化回路１０９、位相同期回路１１０およびデコーダ回路１１１を設け、ＨＤＡのケース外の再生回路との間を複数ビットのパラレル伝送とし、リードデータをパラレル伝送するようにしたため、リードデータも高速で転送することができる。
【００８５】
また、実施の形態１によれば、ライトコンペンセーション回路１０３として既に開発済みのシリアルデータ用の回路を用いることができるので、ライトコンペンセーション回路１０３の新たな開発等が不要であり、またライトコンペンセーション回路１０３の動作の安定性が確保され、ライトコンペンセーション回路１０３、およびそれを含むＨＤＡ内記録再生回路１１５、さらにはディスク装置１全体の信頼性が高まる。さらにシリアルデータ用のライトコンペンセーション回路１０３の構成は、例えば特開平９−５５０２３号公報に開示されたパラレルデータ用のライトコンペンセーション回路（記録タイミング補正回路）に比べて回路構成が簡素であるため、コストがかからない、発熱量が少ない、ライトコンペンセーション回路１０３を有するＩＣチップ等の小型化がはかれるという利点がある。
【００８６】
なお、上記実施の形態１においては、ＨＤＡ内記録再生回路１１５にエンコーダ回路１０２が設けられており、そのエンコーダ回路１０２においてシリアルのライトデータを符号化するとしたが、これに限らず、エンコーダ回路１０２を設ける代わりに、ＨＤＡ内記録再生回路１１５の外部、例えばＨＤＡ外記録再生回路１２１の内部にエンコーダ回路を設けてもよい。この場合には、パラレルのライトデータを符号化した後、ＨＤＡ内記録再生回路１１５内のパラレル・シリアル変換回路１０１によりシリアルデータに変換するようにすればよい。
【００８７】
また、上記実施の形態１においては、図１に示すように、ＨＤＡ内記録再生回路１１５を構成するＩＣ１５およびＩＣ２１，２２は、キャリッジ１４およびＦＰＣ４上に実装されているとしたが、これに限らず、例えば図３に示す磁気ディスク装置１００のように、ＨＤＡ内記録再生回路を単一のＩＣ２３に集積し、それを例えばキャリッジ１４上に取り付けるようにしてもよい。なお、図３では、ＩＣ２３を明示するために便宜上ＦＰＣ４の一部が破断して示されている。
【００８８】
（実施の形態２）
図４には、磁気ディスク装置のデータ記録および再生に関連した部分の回路構成の実施の形態２がブロック図として示されている。図４に示す磁気ディスク装置の回路構成が、図２に示す実施の形態１の磁気ディスク装置の回路構成と異なるのは、以下の４点である。
【００８９】
すなわち、第１の点は、データ再生回路がＨＤＡ外記録再生回路に含まれることである。第２の点は、リードデータがＨＤＡ内記録回路２１５からＨＤＡ外記録再生回路２２１にシリアルのリード信号として転送されるようになっていることである。第３の点は、シリアル・パラレル変換回路に相当する回路が、ＨＤＡ外記録再生回路２２１に含まれていることである。第４の点は、シンセサイザ回路２２４が、ＨＤＡ内記録回路２１５に含まれていることである。ここでＨＤＡ内記録回路２１５は内部記録回路としての機能を有しており、またＨＤＡ外記録再生回路２２１は外部記録回路および外部再生回路としての機能を有している。なお、上記実施の形態１と同一の構成については、同じ符号を付してその詳細な説明を省略する。
【００９０】
図４に示す例では、データの記録再生方式として１／７コード等のピーク検出方式を採用している。ＨＤＡ外記録再生回路２２１は、データ転送回路１２２、パラレルデータ変換回路１２３、ＡＧＣ回路２０７、ローパスフィルタ（ＬＰＦ）２０８、パルス化回路２０９、位相同期回路（ＶＦＯ回路）２１０、デコーダ回路２１１およびシリアル・パラレル変換回路２１２を備えている。
【００９１】
ＡＧＣ回路２０７、ローパスフィルタ２０８、パルス化回路２０９、位相同期回路２１０、デコーダ回路２１１およびシリアル・パラレル変換回路２１２は、データ再生回路を構成している。ＡＧＣ回路２０７は、ＨＤＡ内記録回路２１５のプリアンプ１０６から送られてきたシリアルのリード信号の振幅が一定となるように利得の自動制御を行う。ローパスフィルタ（ＬＰＦ）２０８は、ＡＧＣ回路２０７により一定の振幅を有するようにされたリード信号から不要な高周波ノイズを除去する。
【００９２】
パルス化回路２０９は、ローパスフィルタ２０８により高周波ノイズが除去されたリード信号をピークに対応したパルスに変換してシリアルのリードデータを生成する。位相同期回路（ＶＦＯ回路）２１０は、パルス化回路２０９により生成されたリードデータを同期化させるＰＬＬ回路からなる。
【００９３】
デコーダ回路２１１は、クロック信号に同期した例えば１／７コードのリードデータを復号化するようになっている。シリアル・パラレル変換回路２１２は、デコーダ回路２１１により復号化されたリードデータを例えば２ビットないし１バイトのパラレルデータに変換してパラレルデータ変換回路１２３に出力する。
【００９４】
ＨＤＡ内記録回路２１５は、パラレル・シリアル変換回路１０１、エンコーダ回路１０２、ライトコンペンセーション回路１０３およびライトアンプ１０４を含むデータ記録回路を備えている。またＨＤＡ内記録回路２１５は、プリアンプ１０６およびシンセサイザ回路２２４を備えている。シンセサイザ回路２２４は、水晶振動子等を用いた発振回路の周波数を逓倍することにより、書込み用のタイミング信号（ライトクロック）を生成するようになっている。生成されたタイミング信号はＨＤＡ内記録回路２１５およびＨＤＡ外記録再生回路２２１の各部に出力される。
【００９５】
前記データ転送回路１２２とパラレルデータ変換回路１２３との間、パラレルデータ変換回路１２３とパラレル・シリアル変換回路１０１およびシリアル・パラレル変換回路２１２との間は、それぞれデータバスで接続されている。
【００９６】
図４に示す回路構成の磁気ディスク装置について、その作用を説明する。ディスクにデータを書き込む際の動作は図２に示す実施の形態１の回路構成の作用と同じであるので説明を省略する。上位装置からリードコマンドが発行され、ディスクに記録されたデータを読み出す際の回路動作について説明する。
【００９７】
その際、ヘッドはディスク上の目標トラックに移動し、位置付けられる。目標のセクタから所定のタイミングで記録データに対応した再生電圧がヘッドにより検知されると、その再生電圧はリード信号としてプリアンプ１０６により増幅される。その増幅されたリード信号は、シリアルの状態でＨＤＡ外記録再生回路２２１内のＡＧＣ回路２０７に送られる。ＡＧＣ回路２０７に送られてきたリード信号は、その利得が自動的に制御されることによりその振幅が一定にされて、ローパスフィルタ２０８に送られる。
【００９８】
ローパスフィルタ２０８に送られてきたリード信号は、ローパスフィルタ２０８を通過する際のフィルタ作用により、不要な高周波成分が除去された信号となり、パルス化回路２０９に送られる。パルス化回路２０９に送られてきたリード信号は、ピークに対応したパルスに変換されてシリアルのリードデータとなり、位相同期回路（ＶＦＯ回路）２１０へ送られる。
【００９９】
位相同期回路（ＶＦＯ回路）２１０に送られたリードデータは、クロック信号に同期化したリードデータとなり、デコーダ回路２１１に送られる。デコーダ回路２１１では、位相同期回路（ＶＦＯ回路）２１０から送られきた例えば１／７コードのリードデータの復号化が行われる。そして、復号化されたリードデータは、シリアル・パラレル変換回路２１２において、例えば２ビットないし１バイトのパラレルデータに変換される。
【０１００】
そのパラレルのリードデータは、パラレルデータ変換回路１２３およびデータ転送回路１２２を介して１バイトまたは２バイトのデータ単位で上位装置であるコンピュータ等のＣＰＵ９に送られる。
【０１０１】
実施の形態２によれば、ＨＤＡ１０のケース内に、エンコーダ回路１０２、ライトコンペンセーション回路１０３およびライトアンプ１０４を設けたため、エンコーダ回路１０２およびライトコンペンセーション回路１０３を含むライトアンプ前段回路とライトアンプ１０４との間のシリアル伝送経路がＨＤＡ１０のケース内のＦＰＣ４の配線の一部で構成されるので、従来のＨＤＡのケース外のプリント回路基板上に実装されたリードチャネルＩＣ内の記録再生回路とＨＤＡのケース内のライトアンプとの間のシリアル伝送経路に比べて、本実施の形態のライトアンプ前段回路とライトアンプ１０４との間のシリアル伝送経路は著しく短くなり、パルスの振幅が低下することなく高速でライトデータを転送することができる。
【０１０２】
また、実施の形態２によれば、ＨＤＡ外記録再生回路２２１とＨＤＡ内記録回路２１５との間のライトデータの伝送経路の長い部分を複数ビットのパラレル伝送とし、ライトデータをパラレル伝送するようにしたため、パルスの振幅が低下することなく高速でライトデータを転送することができる。
【０１０３】
さらに、実施の形態２によれば、ＨＤＡのケース内にシンセサイザ回路２２４を設けたため、ＨＤＡ内記録回路２１５内における書込みに必要なクロック信号の伝送経路が短い配線で構成されるので、クロック信号のパルスの振幅が低下することなく高周波数のクロック信号を用いることができ、書込み動作をより高速で行うことができる。
【０１０４】
また、実施の形態２によれば、ライトコンペンセーション回路１０３として既に開発済みのシリアルデータ用の回路を用いることができるので、上記実施の形態１同様に、シリアルデータ用のライトコンペンセーション回路を用いることによって、ライトコンペンセーション回路１０３の新たな開発等が不要であり、またライトコンペンセーション回路１０３の動作の安定性が確保され、信頼性が高いとともに、パラレルデータ用のライトコンペンセーション回路に比べて回路構成が簡素であるため、コストがかからない、発熱量が少ない、ライトコンペンセーション回路１０３を有するＩＣチップ等の小型化がはかれるという利点がある。
【０１０５】
また、実施の形態２によれば、リード信号をＨＤＡ内記録回路２１５からＨＤＡ外記録再生回路２２１にシリアル伝送するようにしているが、ＨＤＡ内記録回路２１５内のプリアンプ１０６の出力は、ディスクの磁化反転がピークに対応したアナログ信号であるため、パルス信号であるライトデータに比べて伝送に必要な周波数帯域が狭くても伝送が可能であり、よってデータ読出しの高速動作に関して不都合は生じない。
【０１０６】
なお、ＨＤＡ内記録回路２１５は、単一のＩＣチップに設けられていてもよい。
【０１０７】
また、上記実施の形態２においても、ＨＤＡのケース内のエンコーダ回路１０２に代えて、ＨＤＡのケースにエンコーダ回路を設け、そのエンコーダ回路においてパラレルのライトデータを符号化した後、ＨＤＡ内記録回路２１５のパラレル・シリアル変換回路１０１によりシリアルデータに変換するようにしてもよい。
【０１０８】
（実施の形態３）
図５には、磁気ディスク装置のデータ記録および再生に関連した部分の回路構成の実施の形態３がブロック図として示されている。図５に示す磁気ディスク装置は、上記第１および実施の形態２で採用したピーク検出方式の記録再生方式に代えて、ＰＲＭＬ（パーシャル・ レスポンス・ 最尤検出）方式の記録再生方式を採用している。なお、上記実施の形態１と同一の構成については、同じ符号を付してその詳細な説明を省略する。
【０１０９】
ＨＤＡ外記録再生回路３２１は、データ転送回路１２２、パラレルデータ変換回路１２３、スクランブラ回路３２４、エンコーダ回路３２５、デコーダ回路３２６およびデスクランブラ回路３２７とで構成されている。ここでＨＤＡ外記録再生回路３２１は外部記録回路および外部再生回路としての機能を有している。スクランブラ回路３２４は、パラレルデータ変換回路１２３から送られてきたパラレルのライトデータに対してランダム化を行う。
【０１１０】
エンコーダ回路３２５は、ランダム化されたライトデータを例えば９ビットのパラレルデータに変換（例えば８−９変換）するようになっている。デコーダ回路３２６は、ＨＤＡ内記録再生回路３１５から送られてきたパラレルのリードデータを例えば８ビットのパラレルデータに変換（例えば９−８変換）するようになっている。デスクランブラ回路３２７は、ランダムデータを元のパラレルデータに戻してパラレルデータ変換回路１２３に出力するようになっている。
【０１１１】
ＨＤＡ内記録再生回路３１５は、パラ・シリ／シリ・パラ変換回路３０１、プリコーダ回路３０２、ライトコンペンセーション回路３０６およびライトアンプ１０４を含むデータ記録回路を備えている。ここでＨＤＡ内記録再生回路３１５は内部記録回路および内部再生回路としての機能を有している。パラ・シリ／シリ・パラ変換回路３０１は、ＨＤＡ外記録再生回路３２１から送られてきたパラレルのライトデータをシリアルデータに変換する機能と、シリアルのリードデータをパラレルに変換する機能とを兼ね備えている。
【０１１２】
プリコーダ回路３０２は、シリアル変換されたライトデータに対して（１＋Ｄ）の等化（ただし、Ｄは遅延演算子である）の逆演算、すなわち１／（１＋Ｄ）の演算を予め行うようになっている。ライトコンペンセーション回路３０６はピークシフトを予め補正するようになっている。
【０１１３】
ライトコンペンセーション回路３０６内およびライトアンプ１０４内のいずれか一方には、ＮＲＺＩ（Ｎｏ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ  Ｉｎｔｅｒｌｅａｖｅ）様式で記録するための図示省略するＦＦ（Ｆｌｉｐ  Ｆｌｏｐ）が設けられている。それによってそのＦＦよりも後段においては、ライトデータの周波数は１／２になっている。
【０１１４】
また、ＨＤＡ内記録再生回路３１５は、プリアンプ１０６、ＡＧＣ回路１０７、ローパスフィルタ（ＬＰＦ）１０８、サンプル回路３０３、位相同期回路（ＶＦＯ回路）３１０、イコライザ回路３０４およびビタビ検出回路３０５を含むデータ再生回路を備えている。
【０１１５】
サンプル回路３０３は、高周波ノイズの除去されたリード信号からデータとして有効な点の電圧をサンプリングするようになっている。位相同期回路（ＶＦＯ回路）３１０は、サンプル回路３０３にサンプリングのためのクロック信号を供給するとともにＨＤＡ外記録再生回路３２１内のデコーダ回路３２６およびデスクランブラ回路３２７にもクロック信号を供給するようになっている。
【０１１６】
イコライザ回路３０４は、ローパスフィルタ１０８とともに（１＋Ｄ）の等化を行い、３つの電圧値＋１、０および−１（ただし、ノイズによりいずれもある電圧の幅を有する）のいずれかの電圧を出力するようになっている。ビタビ検出回路３０５は、イコライザ回路３０４のノイズを含む出力電圧を＋１、０または−１のいずれに該当するか弁別するようになっている。
【０１１７】
さらに、ＨＤＡ内記録再生回路３１５は、水晶振動子等を用いた発振回路の周波数を逓倍することにより書込み用のタイミング信号（ライトクロック）を生成し、そのタイミング信号をＨＤＡ内記録再生回路３１５およびＨＤＡ外記録再生回路３２１の各部に出力するシンセサイザ回路３１４を備えている。
【０１１８】
前記データ転送回路１２２とパラレルデータ変換回路１２３との間、パラレルデータ変換回路１２３とスクランブラ回路３２４およびデスクランブラ回路３２７との間、スクランブラ回路３２４とエンコーダ回路３２５との間、デコーダ回路３２６とデスクランブラ回路３２７との間、エンコーダ回路３２５およびデコーダ回路３２６とパラ・シリ／シリ・パラ変換回路３０１との間は、それぞれデータバスで接続されている。特に限定しないが、エンコーダ回路３２５およびデコーダ回路３２６とパラ・シリ／シリ・パラ変換回路３０１との間のバスは、双方向バスとなっている。
【０１１９】
図５に磁気ディスク装置の回路動作について、上位装置からライトコマンドが来た場合を説明する。その際、ヘッドはディスク上の目標のトラックに移動し、位置付けられる。外部データバスを介してＣＰＵ９より送られてきたライトデータは、ＨＤＡ外記録再生回路３２１のデータ転送回路１２２内のバッファ部で一時的に記憶保持された後、例えばシンセサイザ回路３１４により供給されるクロック信号に同期した所定のタイミングでパラレルデータ変換回路１２３に送られ、例えば２ビットないし１バイトのパラレルデータに変換される。
【０１２０】
そのパラレルデータ変換回路１２３により変換されたライトデータは、スクランブラ回路３２４に送られてランダム化された後、エンコーダ回路３２５に送られて例えば８−９変換されて９ビットのパラレルデータとなる。パラレルデータ変換回路１２３が設けられていない場合には、ライトデータは、データ転送回路１２２からスクランブラ回路３２４に直接送られ、その後エンコーダ回路３２５に送られる。
【０１２１】
エンコーダ回路３２５により例えば８−９変換されたパラレルデータは、外部データバスを介してＨＤＡ内記録再生回路３１５内のパラ・シリ／シリ・パラ変換回路３０１に送られ、そこでシリアルデータに変換される。
【０１２２】
シリアルデータに変換されたライトデータはプリコーダ回路３０２に送られ、そこでライトデータに対して、遅延演算子Ｄを用いて１／（１＋Ｄ）で表される演算が行われた後、ライトコンペンセーション回路３０６においてライトデータのピークシフトが補正される。そして、ライトアンプ１０４において、ヘッド１０５の記録電流の極性が切り換わってディスクにライトデータが記録される。
【０１２３】
なお、その際、ディスクおよびヘッドの選択信号等により複数枚のディスクおよび複数のヘッドの中から所定のディスクおよびヘッドが選択されるとともに、ディスクがモータにより回転され、さらにヘッドが所定位置に移動される。
【０１２４】
つぎに、上位装置からリードコマンドが発行され、ディスクに記録されたデータを読み出す際の回路動作について説明する。その際、ヘッドはディスク上の目標トラックに移動し、位置付けられる。目標のセクタから所定のタイミングで、記録データに対応した再生電圧がヘッドにより検知されると、その再生電圧はシリアルのリード信号としてプリアンプ１０６により増幅される。プリアンプ１０６により増幅されたリード信号は、ＡＧＣ回路１０７に送られ、その利得が自動的に制御されることによりその振幅が一定にされて、ローパスフィルタ１０８に送られる。
【０１２５】
ローパスフィルタ２０８に送られてきたリード信号は、不要な高周波成分が除去されてサンプル回路３０３に送られ、位相同期回路（ＶＦＯ回路）３１０により供給されるクロック信号に基づいてサンプリングされる。それによって、リード信号から、データとして有効な点の電圧が抜き出される。
【０１２６】
サンプル回路でサンプリングされた点の電圧に対して、イコライザ回路３０４により（１＋Ｄ）の等価が行われる。それによって、このイコライザ回路３０４からは、＋１、０および−１の３値のうちの何れかの電圧が出力される。ただし、それら３値の値は、いずれもノイズによりある幅を有している。そのノイズによる幅を有する電圧信号はビタビ検出回路３０５に送られ、その送られた電圧信号が＋１、０および−１の３値のうちの何れの電圧に対応しているか弁別される。
【０１２７】
ビタビ検出回路３０５により弁別された電圧信号よりなるリードデータは、パラ・シリ／シリ・パラ変換回路３０１によりパラレルデータに変換され、そのパラレルデータは外部バスを介してＨＤＡ外記録再生回路３２１内のデコーダ回路３２６に送られる。
【０１２８】
ＨＤＡ内記録再生回路３１５から送られてきたパラレルデータは、デコーダ回路３２６において例えば９−８変換されて８ビットのパラレルデータとなり、デスクランブラ回路３２７において、ランダム化されたデータから元のデータに戻される。
【０１２９】
元のデータに戻されたリードデータは、パラレルデータ変換回路１２３において、例えば１バイトのパラレルデータに変換され、内部バスを介してデータ転送回路１２２に送られる。パラレルデータ変換回路１２３が設けられていない場合には、リードデータがデスクランブラ回路３２７からデータ転送回路１２２に直接送られる。データ転送回路１２２に送られたパラレルのリードデータは、データ転送回路１２２内のバッファ部で一時的に記憶保持された後、１バイトまたは２バイトのデータ単位で上位装置であるコンピュータ等のＣＰＵ９に送られる。
【０１３０】
実施の形態３によれば、ＨＤＡ１０内に、プリコーダ回路３０２、ライトコンペンセーション回路３０６およびライトアンプ１０４を含むＨＤＡ内記録再生回路３１５を設けたため、プリコーダ回路３０２およびライトコンペンセーション回路３０６を含むライトアンプ前段回路とライトアンプ１０４との間のシリアル伝送経路がＨＤＡ１０内のＦＰＣ４の配線の一部で構成されるので、従来のＨＤＡ外のプリント回路基板上に実装されたリードチャネルＩＣ内の記録再生回路とＨＤＡ内のライトアンプとの間のシリアル伝送経路に比べて、本実施の形態のライトアンプ前段回路とライトアンプ１０４との間のシリアル伝送経路は著しく短くなり、パルスの振幅が低下することなく高速でライトデータを転送することができる。
【０１３１】
また、実施の形態３によれば、ＨＤＡ外記録再生回路３２１とＨＤＡ内記録再生回路３１５との間のライトデータの伝送経路の長い部分を複数ビットのパラレル伝送とし、ライトデータをパラレル伝送するようにしたため、パルスの振幅が低下することなく高速でライトデータを転送することができる。
【０１３２】
さらに、実施の形態３によれば、ＨＤＡ内記録再生回路３１５にシンセサイザ回路３１４を設けたため、ＨＤＡ内記録再生回路３１５における書込みに必要なクロック信号の伝送経路が短い配線で構成されるので、クロック信号のパルスの振幅が低下することなく高周波数のクロック信号を用いることができ、書込み動作をより高速で行うことができる。
【０１３３】
さらにまた、実施の形態３によれば、ＨＤＡ内記録再生回路３１５に、プリアンプ１０６、ＡＧＣ回路１０７、ローパスフィルタ１０８、サンプル回路３０３、位相同期回路３１０、イコライザ回路３０４およびビタビ検出回路３０５を含むデータ再生回路を有しているとともに、そのデータ再生回路とＨＤＡ外記録再生回路３２１との間を複数ビットのパラレル伝送とし、リードデータをパラレル伝送するようにしたため、リードデータも高速で転送することができる。
【０１３４】
また、実施の形態３によれば、ライトコンペンセーション回路３０６として既に開発済みのシリアルデータ用の回路を用いることができるので、上記実施の形態１同様に、シリアルデータ用のライトコンペンセーション回路を用いることによって、ライトコンペンセーション回路３０６の新たな開発等が不要であり、またライトコンペンセーション回路３０６の動作の安定性が確保され、信頼性が高いとともに、パラレルデータ用のライトコンペンセーション回路に比べて回路構成が簡素であるため、コストがかからない、発熱量が少ない、ライトコンペンセーション回路３０６を有するＩＣチップ等の小型化がはかれるという利点がある。
【０１３５】
なお、ＨＤＡ内記録再生回路３１５は、単一のＩＣチップに設けられていてもよい。
【０１３６】
また、エンコーダ回路３２５およびデコーダ回路３２６とパラ・シリ／シリ・パラ変換回路３０１との間のバスは、双方向バスに限らず、それぞれ片方向バスであってもよい。
【０１３７】
また、スクランブラ回路３２４、エンコーダ回路３２５、デスクランブラ回路３２７およびデコーダ回路３２６をＨＤＡ外記録再生回路３２１に設ける代わりに、それらをＨＤＡ内記録再生回路３１５に設けてもよい。
【０１３８】
（実施の形態４）
図６には、磁気ディスク装置のデータ記録および再生に関連した部分の回路構成の実施の形態４がブロック図として示されている。図６に示す磁気ディスク装置は、図５に示す実施の形態３と同様にＰＲＭＬ（パーシャル・ レスポンス・ 最尤検出）方式の記録再生方式を採用したものであるが、この図６に示す磁気ディスク装置の回路構成が、図５に示す実施の形態３の磁気ディスク装置の回路構成と異なるのは、以下の５点である。
【０１３９】
すなわち、第１の点は、データ再生回路が、ＨＤＡ外記録再生回路４２１に含まれていることである。第２の点は、リードデータが、ＨＤＡ内記録回路４１５からＨＤＡ外記録再生回路４２１にシリアルのリード信号として転送されるようになっていることである。第３の点は、シリアル・パラレル変換回路４２２が、ＨＤＡ外記録再生回路４２１に含まれていることである。ここでＨＤＡ内記録回路４１５は内部記録回路としての機能を有しており、またＨＤＡ外記録再生回路４２１は外部記録回路および外部再生回路としての機能を有している。
【０１４０】
第４の点は、パラレル・シリアル変換回路４０１が、ＨＤＡ内記録回路４１５内に設けられていることである。第５の点は、エンコーダ回路３２５とパラレル・シリアル変換回路４０１との間の外部データバスが片方向バス形式になっていることである。なお、上記第１および実施の形態３と同一の構成については、それぞれ同じ符号を付してその詳細な説明を省略する。
【０１４１】
ＨＤＡ外記録再生回路４２１は、データ転送回路１２２、パラレルデータ変換回路１２３、スクランブラ回路３２４、エンコーダ回路３２５、ＡＧＣ回路４０７、ローパスフィルタ（ＬＰＦ）４０８、サンプル回路４０３、位相同期回路（ＶＦＯ回路）４１０、イコライザ回路４０４、ビタビ検出回路４０５、シリアル・パラレル変換回路４２２、デコーダ回路３２６およびデスクランブラ回路３２７とで構成されている。
【０１４２】
ＡＧＣ回路４０７、ローパスフィルタ４０８、サンプル回路４０３、位相同期回路４１０、イコライザ回路４０４およびビタビ検出回路４０５は、データ再生回路を構成している。ＡＧＣ回路４０７は、ＨＤＡ内記録回路４１５のプリアンプ１０６から出力されたリード信号の振幅が一定となるように利得の自動制御を行う。
【０１４３】
ローパスフィルタ（ＬＰＦ）４０８は、利得制御されたリード信号から不要な高周波ノイズを除去する。サンプル回路４０３は、高周波ノイズの除去されたリード信号からデータとして有効な点の電圧をサンプリングするようになっている。位相同期回路（ＶＦＯ回路）４１０は、サンプル回路４０３にサンプリングのためのクロック信号を供給するとともにＨＤＡ外記録再生回路４２１内のデコーダ回路３２６およびデスクランブラ回路３２７にもクロック信号を供給するようになっている。
【０１４４】
イコライザ回路４０４は、ローパスフィルタ４０８とともに（１＋Ｄ）の等化を行い、３つの電圧値＋１、０および−１（ただし、ノイズによりいずれもある電圧の幅を有する）のいずれかの電圧を出力するようになっている。ビタビ検出回路４０５は、イコライザ回路４０４のノイズを含む出力電圧を＋１、０または−１のいずれに該当するか弁別するようになっている。シリアル・パラレル変換回路４２２は、ビタビ検出回路４０５により弁別された電圧信号よりなるシリアルのリードデータをパラレルデータに変換する。
【０１４５】
ＨＤＡ内記録回路４１５は、パラレル・シリアル変換回路４０１、プリコーダ回路３０２、ライトコンペンセーション回路３０６およびライトアンプ１０４を含むデータ記録回路を備えている。またＨＤＡ内記録回路４１５は、プリアンプ１０６およびシンセサイザ回路３１４を備えている。パラレル・シリアル変換回路４０１は、ＨＤＡ外記録再生回路４２１から送られてきたパラレルのライトデータをシリアルデータに変換する。
【０１４６】
前記エンコーダ回路３２５と前記パラレル・シリアル変換回路４０１との間およびシリアル・パラレル変換回路４２２とデコーダ回路３２６との間は、それぞれデータバスで接続されている。
【０１４７】
図６に磁気ディスク装置の回路動作について、上位装置からライトコマンドが来た場合を説明する。その際、ヘッドはディスク上の目標のトラックに移動し、位置付けられる。外部データバスを介してＣＰＵ９より送られてきたライトデータは、ＨＤＡ外記録再生回路４２１のデータ転送回路１２２内のバッファ部で一時的に記憶保持された後、パラレルデータ変換回路１２３により例えば２ビットないし１バイトのパラレルデータに変換される。
【０１４８】
２ビットないし１バイトに変換されたパラレルデータはスクランブラ回路３２４、エンコーダ回路３２５、外部データバスを介してＨＤＡ内記録回路４１５内のパラレル・シリアル変換回路４０１に送られ、そこでシリアルデータに変換される。パラレルデータ変換回路１２３が設けられていない場合には、ライトデータは、データ転送回路１２２からスクランブラ回路３２４に直接送られる。
【０１４９】
シリアルデータに変換されたライトデータはプリコーダ回路３０２、ライトコンペンセーション回路３０６およびライトアンプ１０４を介してディスクに記録される。
【０１５０】
つぎに、上位装置からリードコマンドが発行され、ディスクに記録されたデータを読み出す際の回路動作について説明する。その際、ヘッドはディスク上の目標トラックに移動し、位置付けられる。目標のセクタから所定のタイミングで、記録データに対応した再生電圧がヘッドにより検知されると、その再生電圧はシリアルのリード信号としてプリアンプ１０６により増幅される。
【０１５１】
プリアンプ１０６により増幅されたリード信号は、ＨＤＡ外記録再生回路４２１内のＡＧＣ回路４０７に送られ、利得の制御によりその振幅が一定にされて、ローパスフィルタ４０８に送られる。
【０１５２】
ローパスフィルタ４０８に送られてきたリード信号は、不要な高周波成分が除去されてサンプル回路４０３に送られ、位相同期回路（ＶＦＯ回路）４１０により供給されるクロック信号に基づいてサンプリングされる。それによって、リード信号から、データとして有効な点の電圧が抜き出される。
【０１５３】
サンプル回路でサンプリングされた点の電圧に対して、イコライザ回路４０４により（１＋Ｄ）の等価が行われる。それによって、このイコライザ回路４０４からは、＋１、０および−１の３値のうちの何れかの電圧が出力される。ただし、それら３値の値は、いずれもノイズによりある幅を有している。そのノイズによる幅を有する電圧信号はビタビ検出回路４０５に送られ、その送られた電圧信号が＋１、０および−１の３値のうちの何れの電圧に対応しているか弁別される。
【０１５４】
ビタビ検出回路４０５により弁別された電圧信号よりなるリードデータは、シリアル・パラレル変換回路４２２によりパラレルデータに変換され、そのパラレルデータは、デコーダ回路３２６、デスクランブラ回路３２７、パラレルデータ変換回路１２３およびデータ転送回路１２２を介してＣＰＵ９に送られる。パラレルデータ変換回路１２３が設けられていない場合には、リードデータがデスクランブラ回路３２７からデータ転送回路１２２に直接送られる。
【０１５５】
実施の形態４によれば、ＨＤＡ１０のケース内に、プリコーダ回路３０２、ライトコンペンセーション回路３０６およびライトアンプ１０４を含むＨＤＡ内記録回路４１５を設けたため、プリコーダ回路３０２およびライトコンペンセーション回路３０６を含むライトアンプ前段回路とライトアンプ１０４との間のシリアル伝送経路がＨＤＡ１０内のＦＰＣ４の配線の一部で構成されるので、従来のＨＤＡ外のプリント回路基板上に実装されたリードチャネルＩＣ内の記録再生回路とＨＤＡ内のライトアンプとの間のシリアル伝送経路に比べて、本実施の形態のライトアンプ前段回路とライトアンプ１０４との間のシリアル伝送経路は著しく短くなり、パルスの振幅が低下することなく高速でライトデータを転送することができる。なお、ＦＰＣそのものの上ではなく、ＨＤＡ内に小さなプリント基板を設けてＦＰＣに接続させてもよい。
【０１５６】
また、実施の形態４によれば、ＨＤＡ外記録再生回路４２１とＨＤＡ内記録回路４１５との間のライトデータの伝送経路の長い部分を複数ビットのパラレル伝送とし、ライトデータをパラレル伝送するようにしたため、パルスの振幅が低下することなく高速でライトデータを転送することができる。
【０１５７】
さらに、実施の形態４によれば、ＨＤＡ内記録回路４１５にシンセサイザ回路３１４を設けたため、ＨＤＡ内記録回路４１５における書込みに必要なクロック信号の伝送経路が短い配線で構成されるので、クロック信号のパルスの振幅が低下することなく高周波数のクロック信号を用いることができ、書込み動作をより高速で行うことができる。
【０１５８】
また、実施の形態４によれば、リードデータをＨＤＡ内記録回路４１５からＨＤＡ外記録再生回路４２１にシリアル伝送するようにしているが、ＨＤＡ内記録回路４１５内のプリアンプ１０６の出力は、ディスクの磁化反転がピークに対応したアナログ信号であるため、パルス信号であるライトデータに比べて伝送に必要な周波数帯域が狭くても伝送が可能であり、よってデータ読出しの高速動作に関して何ら不都合は生じない。
【０１５９】
また、実施の形態４によれば、ライトコンペンセーション回路３０６として既に開発済みのシリアルデータ用の回路を用いることができるので、上記実施の形態１同様に、シリアルデータ用のライトコンペンセーション回路を用いることによって、ライトコンペンセーション回路３０６の新たな開発等が不要であり、またライトコンペンセーション回路３０６の動作の安定性が確保され、信頼性が高いとともに、パラレルデータ用のライトコンペンセーション回路に比べて回路構成が簡素であるため、コストがかからない、発熱量が少ない、ライトコンペンセーション回路３０６を有するＩＣチップ等の小型化がはかれるという利点がある。
【０１６０】
なお、ＨＤＡ内記録回路４１５は、単一のＩＣチップに設けられていてもよい。
【０１６１】
また、スクランブラ回路３２４およびエンコーダ回路３２５をＨＤＡ外記録再生回路４２１に設ける代わりに、それらをＨＤＡ内記録回路４１５に設けてもよい。
【０１６２】
また、図７に示す変形例のように、ＨＤＡ内記録回路４１５からプリコーダ回路３０２をなくし、かつパラレルデータに対応するように構成されたプリコーダ回路４０２をＨＤＡ外記録再生回路４２１内のエンコーダ回路３２５の後段に配置してもよい。
【０１６３】
（実施の形態５）
図８には、磁気ディスク装置のデータ記録および再生に関連した部分の回路構成の実施の形態５がブロック図として示されている。図８に示す磁気ディスク装置は、ＰＲＭＬ（パーシャル・ レスポンス・ 最尤検出）方式の記録再生方式において、ＨＤＡ内記録回路５１５内のライトアンプ１０４の前段にアンプ５１６を設け、そのアンプ５１６により、ＨＤＡ外記録再生回路５２１から送られてきたシリアルのライトデータ（パルス）を増幅してその劣化した立ち上がり立ち下がり時間を補正して送出するようにしたものである。ここでＨＤＡ内記録回路５１５は内部記録回路としての機能を有しており、またＨＤＡ外記録再生回路５２１は外部記録回路および外部再生回路としての機能を有している。なお、上述した何れかの実施の形態と同一の構成については、同じ符号を付してその詳細な説明を省略する。
【０１６４】
ＨＤＡ外記録再生回路５２１は、データ転送回路１２２、パラレルデータ変換回路１２３、スクランブラ回路３２４、エンコーダ回路３２５、パラレル・シリアル変換回路５０１、プリコーダ回路５０２およびライトコンペンセーション回路５０３を備えている。
【０１６５】
パラレル・シリアル変換回路５０１は、エンコーダ回路３２５により変換されたパラレルのライトデータをシリアルデータに変換する。プリコーダ回路５０２は、シリアル変換されたライトデータに対して１／（１＋Ｄ）の演算を予め行うようになっている。ライトコンペンセーション回路５０３は、ピークシフトを予め補正するようになっている。
【０１６６】
また、ＨＤＡ外記録再生回路５２１は、ＡＧＣ回路４０７、ローパスフィルタ（ＬＰＦ）４０８、サンプル回路４０３、位相同期回路（ＶＦＯ回路）４１０、イコライザ回路４０４、ビタビ検出回路４０５、シリアル・パラレル変換回路４２２、デコーダ回路３２６およびデスクランブラ回路３２７とで構成されている。
【０１６７】
さらに、ＨＤＡ外記録再生回路５２１は、水晶振動子等を用いた発振回路の周波数を逓倍することにより書込み用のタイミング信号（ライトクロック）を生成し、そのタイミング信号をＨＤＡ外記録再生回路５２１の各部に出力するシンセサイザ回路５２４を備えている。
【０１６８】
ＨＤＡ内記録回路５１５は、アンプ５１６、ライトアンプ１０４およびプリアンプ１０６を備えている。アンプ５１６は、ＨＤＡ外記録再生回路５２１から送られてきたシリアルのライトデータを増幅してその低下したレベルを再生するようになっている。
【０１６９】
ライトコンペンセーション回路５０３内およびライトアンプ１０４内のいずれか一方には、ＮＲＺＩ（Ｎｏ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ  Ｉｎｔｅｒｌｅａｖｅ）様式で記録するための図示省略するＦＦ（Ｆｌｉｐ  Ｆｌｏｐ）が設けられている。それによってそのＦＦよりも後段においては、ライトデータの周波数は１／２になっている。
【０１７０】
前記ライトコンペンセーション回路５０３は、記録周波数が高い時にディスク（媒体）に生じる非線形記録歪みを予め補償しておくために設けられる回路であり、書込みタイミングを僅かにずらすようになっている。なお、記録歪みが生じない場合には、ライトコンペンセーション回路５０３を省略してもよい。
【０１７１】
前記データ転送回路１２２とパラレルデータ変換回路１２３との間、パラレルデータ変換回路１２３とスクランブラ回路３２４およびデスクランブラ回路３２７との間、スクランブラ回路３２４とエンコーダ回路３２５との間、エンコーダ回路３２５とパラレル・シリアル変換回路５０１との間、シリアル・パラレル変換回路４２２とデコーダ回路３２６との間、デコーダ回路３２６とデスクランブラ回路３２７との間は、それぞれデータバスで接続されている。
【０１７２】
図８に磁気ディスク装置の回路動作について、上位装置からライトコマンドが来た場合を説明する。その際、ヘッドはディスク上の目標のトラックに移動し位置付けられる。外部データバスを介してＣＰＵ９より送られてきたライトデータは、ＨＤＡ外記録再生回路５２１内のデータ転送回路１２２、パラレルデータ変換回路１２３、スクランブラ回路３２４およびエンコーダ回路３２５を介してパラレル・シリアル変換回路５０１に送られ、そこでシリアルデータに変換される。パラレルデータ変換回路１２３が設けられていない場合には、ライトデータは、データ転送回路１２２からスクランブラ回路３２４に直接送られる。
【０１７３】
シリアルデータに変換されたライトデータはプリコーダ回路５０２に送られ、そこでライトデータに対して、遅延演算子Ｄを用いて１／（１＋Ｄ）で表される演算が行われた後、ライトコンペンセーション回路５０３においてライトデータのピークシフトが補正される。
【０１７４】
ピークシフトが補正されたシリアルのライトデータは、ＨＤＡ内記録回路５１５内のアンプ５１６によって、伝送距離の長いシリアル伝送により低下したレベルが再生される。レベルが再生されたライトデータは、ライトアンプ１０４を介してディスクに記録される。
【０１７５】
つぎに、上位装置からリードコマンドが発行され、ディスクに記録されたデータを読み出す際の回路動作について説明する。その際、ヘッドはディスク上の目標トラックに移動し、位置付けられる。目標のセクタから所定のタイミングで記録データに対応した再生電圧がヘッドにより検知されると、その再生電圧はシリアルのリード信号としてプリアンプ１０６により増幅される。
【０１７６】
プリアンプ１０６により増幅されたリード信号は、ＨＤＡ外記録再生回路５２１内のＡＧＣ回路４０７に送られ、ローパスフィルタ４０８、サンプル回路４０３、イコライザ回路４０４、ビタビ検出回路４０５、シリアル・パラレル変換回路４２２、デコーダ回路３２６、デスクランブラ回路３２７、パラレルデータ変換回路１２３およびデータ転送回路１２２を介してＣＰＵ９に送られる。パラレルデータ変換回路１２３が設けられていない場合には、リードデータがデスクランブラ回路３２７からデータ転送回路１２２に直接送られる。
【０１７７】
実施の形態５によれば、ＨＤＡ１０内のＨＤＡ内記録回路５１５内にアンプ５１６を設けたため、そのアンプ５１６により、ＨＤＡ外記録再生回路５２１とＨＤＡ内記録回路５１５との間の伝送距離の長いシリアル伝送により低下したライトデータのレベルが再生されるので、高速でライトデータを転送することができる。
【０１７８】
さらに、実施の形態５によれば、リードデータをＨＤＡ内記録回路５１５からＨＤＡ外記録再生回路５２１にシリアル伝送するようにしているが、ＨＤＡ内記録回路５１５内のプリアンプ１０６の出力は、ディスクの磁化反転がピークに対応したアナログ信号であるため、パルス信号であるライトデータに比べて伝送に必要な周波数帯域が狭くても伝送が可能であり、よってデータ読出しの高速動作に関して不都合は生じない。
【０１７９】
（実施の形態６）
図９には、磁気ディスク装置のデータ記録および再生に関連した部分の回路構成の実施の形態６がブロック図として示されている。図９に示す磁気ディスク装置は、ピーク検出方式の記録再生方式において、ＨＤＡ内記録回路６１５内のライトアンプ１０４の前段にアンプ６１６を設け、そのアンプ６１６により、ＨＤＡ外記録再生回路６２１から送られてきたシリアルのライトデータ（パルス）を増幅してその劣化した立ち上がり立ち下がり時間を補正して送出するようにしたものである。ここでＨＤＡ内記録回路６１５は内部記録回路としての機能を有しており、またＨＤＡ外記録再生回路６２１は外部記録回路および外部再生回路としての機能を有している。なお、上述した何れかの実施の形態と同一の構成については、同じ符号を付してその詳細な説明を省略する。
【０１８０】
ＨＤＡ外記録再生回路６２１は、データ転送回路１２２、パラレルデータ変換回路１２３、パラレル・シリアル変換回路６０１、エンコーダ回路６０２およびライトコンペンセーション回路６０３を備えている。パラレル・シリアル変換回路６０１は、パラレルデータ変換回路１２３により変換されたライトデータをシリアルデータに変換する。
【０１８１】
エンコーダ回路６０２は、変換されたシリアルのライトデータを１／７コード等の所定形式のコードに符号化するようになっている。ライトコンペンセーション回路６０３は、エンコーダ回路６０２から送られてきたコードについてピークシフトを予め補正するようになっている。
【０１８２】
また、ＨＤＡ外記録再生回路６２１は、ＡＧＣ回路２０７、ローパスフィルタ（ＬＰＦ）２０８、パルス化回路２０９、位相同期回路（ＶＦＯ回路）２１０、デコーダ回路２１１およびシリアル・パラレル変換回路２１２を備えている。
【０１８３】
さらに、ＨＤＡ外記録再生回路６２１は、書込み時のタイミング信号となるクロック信号を生成してそのクロック信号をＨＤＡ外記録再生回路６２１の各部に出力するシンセサイザ回路６２４を備えている。
【０１８４】
ＨＤＡ内記録回路６１５は、アンプ６１６、ライトアンプ１０４およびプリアンプ１０６を備えている。アンプ６１６は、ＨＤＡ外記録再生回路６２１から送られてきたシリアルのライトデータ（パルス）を増幅してその劣化した立ち上がり立ち下がり時間を補正して送出するようになっている。
【０１８５】
ライトコンペンセーション回路６０３内およびライトアンプ１０４内のいずれか一方には、ＮＲＺＩ（Ｎｏ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ  Ｉｎｔｅｒｌｅａｖｅ）様式で記録するための図示省略するＦＦ（Ｆｌｉｐ  Ｆｌｏｐ）が設けられている。それによってそのＦＦよりも後段においては、ライトデータの周波数は１／２になっている。
【０１８６】
前記ライトコンペンセーション回路６０３は、波形干渉によるピークシフトを予め補償しておくために設けられる回路であり、書込みタイミングを僅かにずらすようになっている。なお、波形干渉を読出回路で補償する場合には、ライトコンペンセーション回路６０３を省略してもよい。
【０１８７】
前記データ転送回路１２２とパラレルデータ変換回路１２３との間、パラレルデータ変換回路１２３とパラレル・シリアル変換回路６０１およびシリアル・パラレル変換回路２１２との間は、それぞれデータバスで接続されている。
【０１８８】
図９に示す回路構成の磁気ディスク装置について、その作用を説明する。まず、ディスクにデータを書き込む際の動作について説明する。外部データバスを介してＣＰＵ９より送られてきたライトデータは、ＨＤＡ外記録再生回路６２１内のデータ転送回路１２２およびパラレルデータ変換回路１２３を介してパラレル・シリアル変換回路６０１に送られ、そこでシリアルデータに変換される。パラレルデータ変換回路１２３が設けられていない場合には、ライトデータは、データ転送回路１２２からパラレル・シリアル変換回路６０１に直接送られる。
【０１８９】
シリアルデータに変換されたライトデータは、エンコーダ回路６０２において例えば１／７コードに変換された後、ライトコンペンセーション回路６０３においてライトデータのピークシフトが補正される。
【０１９０】
ピークシフトが補正されたシリアルのライトデータは、ＨＤＡ内記録回路６１５に送られ、アンプ６１６によって、伝送経路の途中で劣化した立ち上がり立ち下がりを再生して送出し、ライトアンプ１０４を介してディスクに記録される。
【０１９１】
つぎに、ディスクに記録されたデータを読み出す動作について説明する。ディスクおよびヘッドの選択がなされ、モータによりディスクが回転され、ヘッドが所定位置に移動される。それによって記録データに対応した再生電圧がヘッドにより検知されると、その再生電圧はリード信号としてプリアンプ１０６により増幅される。
【０１９２】
その増幅されたリード信号は、シリアルの状態でＨＤＡ外記録再生回路６２１内のＡＧＣ回路２０７に送られる。そして、リード信号はＡＧＣ回路２０７、ローパスフィルタ２０８、パルス化回路２０９、位相同期回路（ＶＦＯ回路）２１０、デコーダ回路２１１、シリアル・パラレル変換回路２１２、パラレルデータ変換回路１２３およびデータ転送回路１２２を介してＣＰＵ９に送られる。
【０１９３】
パラレルデータ変換回路１２３が設けられていない場合には、シリアル・パラレル変換回路２１２からデータ転送回路１２２に、例えば２ビットないし１バイトのパラレルのリードデータが直接送られる。
【０１９４】
実施の形態６によれば、ＨＤＡ１０内のＨＤＡ内記録回路６１５内にアンプ６１６を設けたため、そのアンプ６１６により、ＨＤＡ外記録再生回路６２１とＨＤＡ内記録回路６１５との間の伝送距離の長いシリアル伝送の場合においてライトデータ劣化の早い段階で再生されるので、高速でライトデータを転送することができる。図８、図９の例において、アンプ５１６，６１６をＨＤＡ内記録回路とＨＤＡ外記録再生回路の中間に配置すると、パルスがあまり劣化していなくて、補正が容易であり、より効率的である。
【０１９５】
さらに、実施の形態６によれば、リードデータをＨＤＡ内記録回路６１５からＨＤＡ外記録再生回路６２１にシリアル伝送するようにしているが、ＨＤＡ内記録回路６１５内のプリアンプ１０６の出力は、ディスクの磁化反転がピークに対応したアナログ信号であるため、パルス信号であるライトデータに比べて伝送に必要な周波数帯域が狭くても伝送が可能であり、よってデータ読出しの高速動作に関して不都合は生じない。
【０１９６】
以上、本発明を磁気ディスク装置に適用した場合について説明したが、本発明は光磁気ディスク装置等の他のディスク装置にも適用できるのは勿論である。イコライザ回路は、サンプル回路の後段に設けた例で説明したが、サンプル回路の前段に設けることも可能であり、ＬＰＦとイコライザ回路を兼ね備えた構成にすることも可能である。また、ＰＲＭＬ検出方式には、ＰＲＭＬ、ＥＰＲＭＬ等各種が存在するが、これらに本発明を適用しても、同様の効果が得られるのは勿論である。
【０１９７】
なお、この実施の形態１〜６においては、記録／再生兼用のインダクティブ型のヘッドを採用した例について説明したが、これに限らず、記録用のヘッドと再生用のヘッドが別々に設けられており、再生側にＭＲ（マグネット・レジスティブ）型ヘッドを用いた複合ヘッドを採用してもよい。
【０１９８】
【発明の効果】
本発明によれば、ライトアンプとその前段回路との間のシリアル伝送経路が従来の磁気ディスク装置におけるライトアンプとその前段回路との間のシリアル伝送経路に比べて著しく短くなるとともに、ディスクアッセンブリ外の外部記録回路とディスクアッセンブリ内の内部記録回路との間の伝送経路の長い部分においてデータがパラレル伝送されるので、ライトデータのパルスの振幅低下を招くことなく、ライトデータの転送速度を高速化した記憶装置が得られる。また、アンプをディスクアッセンブリ内の記録回路とディスクアッセンブリ外の記録用の回路の中間に配置させたため、パルスがあまり劣化せず、補正が容易であり、より効率的な記憶装置が得られる。このように、磁気ディスク装置のケース内外の回路におけるデータ伝送において、データの信頼性を維持したままデータ転送の高速化を図ることが可能となる。
【０１９９】
また既に開発済みのシリアルデータ用のライトコンペンセーション回路を用いることによって、ライトコンペンセーション回路の新たな開発等が不要であり、本発明に係る記憶装置を迅速に実施することができる。また既に実施されているという実績を有するライトコンペンセーション回路を適用することによって、その動作の安定性が確保され、ライトコンペンセーション回路、およびそれを含む内部記録回路、さらには記憶装置全体の信頼性が高まる。さらにシリアルデータ用のライトコンペンセーション回路の構成は、例えば特開平９−５５０２３号公報に開示されたパラレルデータ用のライトコンペンセーション回路（記録タイミング補正回路）に比べて回路構成が簡素であるため、コストがかからない、発熱量が少ない、ライトコンペンセーション回路を有するＩＣチップ等の小型化がはかれるという利点がある。つまり、前述の効果を達成するとともに発熱量が少ないので、装置の環境変化が抑えられ、記録再生の信頼性を向上できるＩＣチップの小型化は、装置外形寸法の小型化を図ることができるものである。
【図面の簡単な説明】
【図１】本発明に係る記憶装置の機械的な構成の一例を、そのカバーを外し、かつその一部を破断して示す外観斜視図である。
【図２】本発明に係る記憶装置の回路構成の実施の形態１を示すブロック図である。
【図３】本発明に係る記憶装置の機械的な構成の他の例を、そのカバーを外し、かつその一部を破断して示す外観斜視図である。
【図４】本発明に係る記憶装置の回路構成の実施の形態２を示すブロック図である。
【図５】本発明に係る記憶装置の回路構成の実施の形態３を示すブロック図である。
【図６】本発明に係る記憶装置の回路構成の実施の形態４を示すブロック図である。
【図７】実施の形態４の回路構成の変形例を示すブロック図である。
【図８】本発明に係る記憶装置の回路構成の実施の形態５を示すブロック図である。
【図９】本発明に係る記憶装置の回路構成の実施の形態６を示すブロック図である。
【図１０】従来における記憶装置の構成を示すブロック図である。
【符号の説明】
１  ディスク装置
４  フレキシブルプリントサーキットシート
５  外付けプリント回路基板
１０  ＨＤＡ（ディスクアッセンブリ）
１４  キャリッジ
１５，２１，２２，２３  内部記録回路用ＩＣ
５１  外部記録回路用ＩＣ
１０１，４０１，５０１，６０１  パラレル・シリアル変換回路
１０２，３２５，６０２  エンコーダ回路
１０３，３０６，５０３，６０３  ライトコンペンセーション回路
１０４  ライトアンプ
１０５  ヘッド
１０６  プリアンプ
１１１，２１１，３２６  デコーダ回路
１１２，２１２，４２２  シリアル・パラレル変換回路
１１５，３１５  ＨＤＡ内記録再生回路
１２１，２２１，３２１，４２１，５２１，６２１  ＨＤＡ外記録再生回路
１２４，２２４，３１４，５２４，６２４  シンセサイザ回路
２１５，４１５，５１５，６１５  ＨＤＡ内記録回路
３０１  パラ・シリ／シリ・パラ変換回路
３０２，４０２，５０２  プリコーダ回路
３０４，４０４  イコライザ回路
５１６，６１６  アンプ
【図１】
0003761329.tif 000002
【図２】
0003761329.tif 000003
【図３】
0003761329.tif 000004
【図４】
0003761329.tif 000005
【図５】
0003761329.tif 000006
【図６】
0003761329.tif 000007
【図７】
0003761329.tif 000008
【図８】
0003761329.tif 000009
【図９】
0003761329.tif 000010
【図１０】
0003761329.tif 000011