(57)【特許請求の範囲】
【請求項１】
バースト信号によって駆動されるレーザダイオードの故障状態を検出する回路であって、
前記レーザダイオードの発光を光電変換した信号から第１の発光信号を成生する手段と、
前記レーザダイオードの駆動電流と前記レーザダイオードの発光を光電変換した信号との排他的論理和演算から第２の発光信号を生成する手段と、
前記レーザダイオードを駆動する前記バースト信号の開始直前に立ち上がり、前記バースト信号の終了直後に立ち下がるセル信号に同期してセット及びリセットの状態を遷移し、前記セット期間中に前記第１の発光信号の開始に同期して前記レーザダイオードの発光状態を表す所定の出力状態を保持し、前記第２の発光信号の開始に同期して前記出力状態を解除する信号保持手段、
を備えることを特徴とするレーザダイオード故障検出回路。
【請求項２】
前記信号保持手段が、
前記セル信号を反転した信号をリセット入力とし、前記第２の発光信号をクロック入力とし、データ入力を常時ハイレベルとする第１のディレイ・フリップ・フロップ（ＤＦＦ）回路と、
前記セル信号を反転した信号と前記第１のＤＦＦ回路の出力とを入力とする論理和（ＯＲ）回路と、
前記論理和回路の出力をリセット入力とし、前記第１の発光信号をクロック入力とし、データ入力を常時ハイレベルとする第２のＤＦＦ回路
を備えることを特徴とする前記請求項１記載のレーザダイオード故障検出回路。
【請求項３】
前記信号保持手段が、
前記セル信号を反転した信号と前記第２の発光信号を反転した信号とを入力とする第１のＮＯＲ回路と、
前記セル信号を反転した信号と前記第１のＮＯＲ回路の出力とを入力とする第１のセット・リセット・フリップ・フロップ（ＲＳＦＦ）回路と、
前記セル信号を反転した信号と前記第１のＲＳＦＦ回路の出力とを入力とするＯＲ回路と、
前記ＯＲ回路の出力と前記第１の発光信号を反転した信号とを入力とする第２のＮＯＲ回路と、
前記ＯＲ回路の出力と前記第２のＮＯＲ回路の出力とを入力とする第２のＲＳＦＦ、
を備えることを特徴とする前記請求項１記載のレーザダイオード故障検出回路。
【請求項４】
前記第１の発光信号を成生する手段が、
前記光電変換した電流を電圧に変換する電流−電圧（Ｉ／Ｖ）変換回路と、
前記Ｉ／Ｖ変換回路出力電圧を所定の基準電圧と比較し前記Ｉ／Ｖ変換回路出力電圧が前記基準電圧を超えたときに出力する電圧比較回路、
を備えることを特徴とする前記請求項１記載のレーザダイオード故障検出回路。
【請求項５】
前記第２の発光信号を成生する手段が、
前記レーザダイオードの駆動電流を電圧に変換した駆動電圧を所定の基準電圧と比較し前記駆動電圧が前記基準電圧を超えたときに出力する電圧比較回路と、
前記電圧比較回路の出力と前記請求項４記載の前記Ｉ／Ｖ変換回路出力との排他的論理和演算を行うＥＸＯＲ回路と、
前記レーザダイオードの前記駆動信号に対する発光遅延によって発生し、前記ＥＸＯＲ回路の出力に含まれるパルスの波高値を抑圧するフィルタ、
を備えることを特徴とする前記請求項１記載のレーザダイオード故障検出回路。
【請求項６】
前記第２の発光信号を成生する手段が、
前記レーザダイオードの駆動電流を電圧に変換した駆動電圧を所定の基準電圧と比較し前記駆動電圧が前記基準電圧を超えたときに出力する電圧比較回路と、
前記電圧比較回路の出力を前記レーザダイオードの前記駆動信号に対する発光遅延の時間だけ遅延させる遅延回路と、
前記遅延回路の出力と前記請求項４記載の前記Ｉ／Ｖ変換回路出力との排他的論理和演算を行うＥＸＯＲ回路、
を備えることを特徴とする前記請求項１記載のレーザダイオード故障検出回路。
【請求項７】
バースト信号によって駆動されるレーザダイオードの故障状態を検出する回路であって、
前記レーザダイオードの発光を光電変換した電流を電圧に変換するＩ／Ｖ変換回路と、前記Ｉ／Ｖ変換回路出力電圧を所定の基準電圧と比較し前記Ｉ／Ｖ変換回路出力電圧が前記基準電圧を超えたときに出力する第１の電圧比較回路を備えて前記レーザダイオードの発光を光電変換した信号から第１の発光信号を成生する手段と、
前記レーザダイオードの駆動電流を電圧に変換した駆動電圧を所定の基準電圧と比較し前記駆動電圧が前記基準電圧を超えたときに出力する第２の電圧比較回路と、前記第２の電圧比較回路の出力と前記第１の発光信号を成生する手段の前記Ｉ／Ｖ変換回路出力との排他的論理和演算を行うＥＸＯＲ回路と、前記レーザダイオードの前記駆動電流に対する発光遅延によって発生し、前記ＥＸＯＲ回路の出力に含まれるパルスの波高値を抑圧するフィルタを備えて前記レーザダイオードの前記駆動電流と前記レーザダイオードの発光を光電変換した信号とから第２の発光信号を生成する手段と、
前記レーザダイオードを駆動する前記バースト信号の開始直前に立ち上がり、前記バースト信号の終了直後に立ち下がるセル信号を反転した信号をリセット入力とし、前記第２の発光信号をクロック入力とし、データ入力を常時ハイレベルとする第１のＤＦＦ回路と、前記セル信号を反転した信号と前記第１のＤＦＦ回路の出力とを入力とするＯＲ回路と、前記ＯＲ回路の出力をリセット入力とし、前記第１の発光信号をクロック入力とし、データ入力を常時ハイレベルとする第２のＤＦＦ回路を備え、前記セル信号に同期してセット及びリセットの状態を遷移し、前記セット期間中に前記第１の発光信号の開始に同期して前記レーザダイオードの発光状態を表す所定の出力状態を保持し、前記第２の発光信号の開始に同期して前記出力状態を解除する信号保持手段、
を備えることを特徴とするレーザダイオード故障検出回路。
【請求項８】
バースト信号によって駆動されるレーザダイオードの故障状態を検出する回路であって、
前記レーザダイオードの発光を光電変換した電流を電圧に変換するＩ／Ｖ変換回路と、前記Ｉ／Ｖ変換回路出力電圧を所定の基準電圧と比較し前記Ｉ／Ｖ変換回路出力電圧が前記基準電圧を超えたときに出力する第１の電圧比較回路を備えて前記レーザダイオードの発光を光電変換した信号から第１の発光信号を成生する手段と、
前記レーザダイオードの駆動電流を電圧に変換した駆動電圧を所定の基準電圧と比較し前記駆動電圧が前記基準電圧を超えたときに出力する第２の電圧比較回路と、前記第２の電圧比較回路の出力と前記第１の発光信号を成生する手段の前記Ｉ／Ｖ変換回路出力との排他的論理和演算を行うＥＸＯＲ回路と、前記レーザダイオードの前記駆動電流に対する発光遅延によって発生し、前記ＥＸＯＲ回路の出力に含まれるパルスの波高値を抑圧するフィルタを備えて前記レーザダイオードの前記駆動電流と前記レーザダイオードの発光を光電変換した信号とから第２の発光信号を生成する手段と、
前記レーザダイオードを駆動する前記バースト信号の開始直前に立ち上がり、前記バースト信号の終了直後に立ち下がるセル信号を反転した信号と前記第２の発光信号を反転した信号とを入力とする第１のＮＯＲ回路と、前記セル信号を反転した信号と前記第１のＮＯＲ回路の出力とを入力とする第１のＲＳＦＦ回路と、前記セル信号を反転した信号と前記第１のＲＳＦＦ回路の出力とを入力とするＯＲ回路と、前記ＯＲ回路の出力と前記第１の発光信号を反転した信号とを入力とする第２のＮＯＲ回路と、前記ＯＲ回路の出力と前記第２のＮＯＲ回路の出力とを入力とする第２のＲＳＦＦ、
を備え、前記セル信号に同期してセット及びリセットの状態を遷移し、前記セット期間中に前記第１の発光信号の開始に同期して前記レーザダイオードの発光状態を表す所定の出力状態を保持し、前記第２の発光信号の開始に同期して前記出力状態を解除する信号保持手段、
を備えることを特徴とするレーザダイオード故障検出回路。
【請求項９】
バースト信号によって駆動されるレーザダイオードの故障状態を検出する回路であって、
前記レーザダイオードの発光を光電変換した電流を電圧に変換するＩ／Ｖ変換回路と、前記Ｉ／Ｖ変換回路出力電圧を所定の基準電圧と比較し前記Ｉ／Ｖ変換回路出力電圧が前記基準電圧を超えたときに出力する第１の電圧比較回路を備えて前記レーザダイオードの発光を光電変換した信号から第１の発光信号を成生する手段と、
前記レーザダイオードの駆動電流を電圧に変換した駆動電圧を所定の基準電圧と比較し前記駆動電圧が前記基準電圧を超えたときに出力する第２の電圧比較回路と、前記第２の電圧比較回路の出力を前記レーザダイオードの前記駆動電流に対する発光遅延の時間だけ遅延させる遅延回路と、前記遅延回路の出力と前記第１の発光信号を成生する手段の前記Ｉ／Ｖ変換回路出力との排他的論理和演算を行うＥＸＯＲ回路を備えて前記レーザダイオードの前記駆動電流と前記レーザダイオードの発光を光電変換した信号とから第２の発光信号を生成する手段と、
前記レーザダイオードを駆動する前記バースト信号の開始直前に立ち上がり、前記バースト信号の終了直後に立ち下がるセル信号を反転した信号をリセット入力とし、前記第２の発光信号をクロック入力とし、データ入力を常時ハイレベルとする第１のＤＦＦ回路と、前記セル信号を反転した信号と前記第１のＤＦＦ回路の出力とを入力とするＯＲ回路と、前記ＯＲ回路の出力をリセット入力とし、前記第１の発光信号をクロック入力とし、データ入力を常時ハイレベルとする第２のＤＦＦ回路を備え、前記セル信号に同期してセット及びリセットの状態を遷移し、前記セット期間中に前記第１の発光信号の開始に同期して前記レーザダイオードの発光状態を表す所定の出力状態を保持し、前記第２の発光信号の開始に同期して前記出力状態を解除する信号保持手段、
を備えることを特徴とするレーザダイオード故障検出回路。
【請求項１０】
バースト信号によって駆動されるレーザダイオードの故障状態を検出する回路であって、
前記レーザダイオードの発光を光電変換した電流を電圧に変換するＩ／Ｖ変換回路と、前記Ｉ／Ｖ変換回路出力電圧を所定の基準電圧と比較し前記Ｉ／Ｖ変換回路出力電圧が前記基準電圧を超えたときに出力する第１の電圧比較回路を備えて前記レーザダイオードの発光を光電変換した信号から第１の発光信号を成生する手段と、
前記レーザダイオードの駆動電流を電圧に変換した駆動電圧を所定の基準電圧と比較し前記駆動電圧が前記基準電圧を超えたときに出力する第２の電圧比較回路と、前記第２の電圧比較回路の出力を前記レーザダイオードの前記駆動電流に対する発光遅延の時間だけ遅延させる遅延回路と、前記遅延回路の出力と前記第１の発光信号を発生する手段の前記Ｉ／Ｖ変換回路出力との排他的論理和演算を行うＥＸＯＲ回路を備えて前記レーザダイオードの前記駆動電流と前記レーザダイオードの発光を光電変換した信号とから第２の発光信号を生成する手段と、
前記レーザダイオードを駆動する前記バースト信号の開始直前に立ち上がり、前記バースト信号の終了直後に立ち下がるセル信号を反転した信号と前記第２の発光信号を反転した信号とを入力とする第１のＮＯＲ回路と、前記セル信号を反転した信号と前記第１のＮＯＲ回路の出力とを入力とする第１のＲＳＦＦ回路と、前記セル信号を反転した信号と前記第１のＲＳＦＦ回路の出力とを入力とするＯＲ回路と、前記ＯＲ回路の出力と前記第１の発光信号を反転した信号とを入力とする第２のＮＯＲ回路と、前記ＯＲ回路の出力と前記第２のＮＯＲ回路の出力とを入力とする第２のＲＳＦＦを備え、前記セル信号に同期してセット及びリセットの状態を遷移し、前記セット期間中に前記第１の発光信号の開始に同期して前記レーザダイオードの発光状態を表す所定の出力状態を保持し、前記第２の発光信号の開始に同期して前記出力状態を解除する信号保持手段、
を備えることを特徴とするレーザダイオード故障検出回路。
【請求項１１】
バースト信号によって駆動されるレーザダイオードの故障状態を検出する方法であって、
前記レーザダイオードの発光を光電変換した信号から第１の発光信号を成生するステップと、
前記レーザダイオードの駆動電流と前記レーザダイオードの発光を光電変換した信号との排他的論理和演算から第２の発光信号を生成するステップと、
前記レーザダイオードを駆動する前記バースト信号の開始直前に立ち上がり、前記バースト信号の終了直後に立ち下がるセル信号に同期してセット及びリセットの状態を遷移し、前記セット期間中に前記第１の発光信号の開始に同期して前記レーザダイオードの発光状態を表す所定の出力状態を保持し、前記第２の発光信号の開始に同期して前記出力状態を解除する信号保持のステップ、
を含むことを特徴とするレーザダイオード故障検出方法。
【請求項１２】
前記信号保持のステップが、
前記セル信号を反転した信号をリセット入力とし、前記第２の発光信号をクロック入力とし、データ入力を常時ハイレベルとする第１のディレイ・フリップ・フロップ（ＤＦＦ）回路と、
前記セル信号を反転した信号と前記第１のＤＦＦ回路の出力とを入力とする論理和（ＯＲ）回路と、
前記論理和回路の出力をリセット入力とし、前記第１の発光信号をクロック入力とし、データ入力を常時ハイレベルとする第２のＤＦＦ回路
によって行われることを特徴とする前記請求項１１記載のレーザダイオード故障検出方法。
【請求項１３】
前記信号保持のステップが、
前記セル信号を反転した信号と前記第２の発光信号を反転した信号とを入力とする第１のＮＯＲ回路と、
前記セル信号を反転した信号と前記第１のＮＯＲ回路の出力とを入力とする第１のセット・リセット・フリップ・フロップ（ＲＳＦＦ）回路と、
前記セル信号を反転した信号と前記第１のＲＳＦＦ回路の出力とを入力とするＯＲ回路と、
前記ＯＲ回路の出力と前記第１の発光信号を反転した信号とを入力とする第２のＮＯＲ回路と、
前記ＯＲ回路の出力と前記第２のＮＯＲ回路の出力とを入力とする第２のＲＳＦＦ、
によって行われることを特徴とする前記請求項１１記載のレーザダイオード故障検出方法。
【請求項１４】
前記第１の発光信号を成生するステップが、
前記光電変換した電流を電圧に変換する電流−電圧（Ｉ／Ｖ）変換回路と、
前記Ｉ／Ｖ変換回路出力電圧を所定の基準電圧と比較し前記Ｉ／Ｖ変換回路出力電圧が前記基準電圧を超えたときに出力する電圧比較回路、
によって行われることを特徴とする前記請求項１１記載のレーザダイオード故障検出方法。
【請求項１５】
前記第２の発光信号を成生するステップが、
前記レーザダイオードの駆動電流を電圧に変換した駆動電圧を所定の基準電圧と比較し前記駆動電圧が前記基準電圧を超えたときに出力する電圧比較回路と、
前記電圧比較回路の出力と前記請求項４記載の前記Ｉ／Ｖ変換回路出力との排他的論理和演算を行うＥＸＯＲ回路と、
前記レーザダイオードの前記駆動信号に対する発光遅延によって発生し、前記ＥＸＯＲ回路の出力に含まれるパルスの波高値を抑圧するフィルタ、
によって行われることを特徴とする前記請求項１１記載のレーザダイオード故障検出方法。
【請求項１６】
前記第２の発光信号を成生するステップが、
前記レーザダイオードの駆動電流を電圧に変換した駆動電圧を所定の基準電圧と比較し前記駆動電圧が前記基準電圧を超えたときに出力する電圧比較回路と、
前記電圧比較回路の出力を前記レーザダイオードの前記駆動信号に対する発光遅延の時間だけ遅延させる遅延回路と、
前記遅延回路の出力と前記請求項４記載の前記Ｉ／Ｖ変換回路出力との排他的論理和演算を行うＥＸＯＲ回路、
に依って行われることを特徴とする前記請求項１１記載のレーザダイオード故障検出方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バースト信号を光信号に変換して送信する光送信器におけるレーザダイオードの故障状態を検出する回路に関する。
【０００２】
【従来の技術】
バースト信号を光信号に変換して送信する光送信器において、発光源であるレーザダイオードの故障検出を行う機能を装備することは装置並びにシステムの運用上極めて重要である。このレーザダイオードの故障状態を検出する回路の従来例として、図５に一例として特願平１１−００７００５に開示されている回路を示す。
その構成は、レーザダイオード１の発光状態を検出するために、レーザダイオード１の光信号４をフォトダイオード５で受光し、フォトダイオード５の電流信号出力をＩ／Ｖ変換回路６で電流電圧変換を行い、コンパレータ８で基準電圧源７と比較してＤＦＦ回路１５のクロックへ入力している。ＤＦＦ回路１５のデータ入力を常時ハイレベルにし、ＤＦＦ回路１５のリセット端子へ、バースト信号の開始の前に立ち上がり、バースト信号の終了後に立ち下がる関係にあるバースト信号と同期した信号のセル（ＣＥＬＬ）信号を、ＣＥＬＬ信号入力端子９からインバータ１６を介して入力している。レーザダイオード１の発光状態を示す出力信号は出力端子１８から出力される。
図６にこの回路の動作を表すタイムチャートを示す。この従来の回路ではレーザダイオード１が一度発光するとＣＥＬＬ信号入力端子９がローレベルに変化しない限り、出力端子１８の論理が変化しない。そのため、バースト信号の途中でレーザダイオード１が故障しても非発光状態を検出できないため、正常な通信が行われないという欠点がある。
【０００３】
【発明が解決しようとする課題】
本発明は、上記の従来技術の欠点に鑑みてなされたものであって、発明の目的とするところは、バースト信号を光信号に変換して送信する光送信器におけるレーザダイオードの故障状態を検出する回路において、バースト信号内であってもレーザダイオードの故障を検出することができ、尚かつ、レーザダイオードの故障では無く、単にバースト信号内でレーザダイオード光信号の非発光状態が一定時間続くような信号波形の場合であっても、ディジタル的に検出出力を保持し、ＣＥＬＬ信号によりこの保持を解除することによって、故障であると誤検出するのを防ぐことができるレーザダイオードの故障検出回路を提供することにある。
【０００４】
【課題を解決するための手段】
本発明の請求項１に係わる発明のレーザダイオード故障検出回路は、バースト信号によって駆動されるレーザダイオードの故障状態を検出する回路であって、前記レーザダイオードの発光を光電変換した信号から第１の発光信号を成生する手段と、前記レーザダイオードの駆動電流と前記レーザダイオードの発光を光電変換した信号との排他的論理和演算から第２の発光信号を生成する手段と、前記レーザダイオードを駆動する前記バースト信号の開始直前に立ち上がり、前記バースト信号の終了直後に立ち下がるセル信号に同期してセット及びリセットの状態を遷移し、前記セット期間中に前記第１の発光信号の開始に同期して前記レーザダイオードの発光状態を表す所定の出力状態を保持し、前記第２の発光信号の開始に同期して前記出力状態を解除する信号保持手段を備えることを特徴とする。
また、本発明の請求項２に係わる発明のレーザダイオード故障検出回路は、前記請求項１に係る発明記載の前記信号保持手段が、前記セル信号を反転した信号をリセット入力とし、前記第２の発光信号をクロック入力とし、データ入力を常時ハイレベルとする第１のディレイ・フリップ・フロップ（ＤＦＦ）回路と、前記セル信号を反転した信号と前記第１のＤＦＦ回路の出力とを入力とする論理和（ＯＲ）回路と、前記論理和回路の出力をリセット入力とし、前記第１の発光信号をクロック入力とし、データ入力を常時ハイレベルとする第２のＤＦＦ回路を備えることを特徴とする。
また、本発明の請求項３に係わる発明のレーザダイオード故障検出回路は、前記請求項１に係る発明記載の前記信号保持手段が、前記セル信号を反転した信号と前記第２の発光信号を反転した信号とを入力とする第１のＮＯＲ回路と、前記セル信号を反転した信号と前記第１のＮＯＲ回路の出力とを入力とする第１のセット・リセット・フリップ・フロップ（ＲＳＦＦ）回路と、前記セル信号を反転した信号と前記第１のＲＳＦＦ回路の出力とを入力とするＯＲ回路と、前記ＯＲ回路の出力と前記第１の発光信号を反転した信号とを入力とする第２のＮＯＲ回路と、前記ＯＲ回路の出力と前記第２のＮＯＲ回路の出力とを入力とする第２のＲＳＦＦを備えることを特徴とする。
また、本発明の請求項４に係わる発明のレーザダイオード故障検出回路は、前記請求項１に係わる発明記載の前記第１の発光信号を成生する手段が、前記光電変換した電流を電圧に変換する電流−電圧（Ｉ／Ｖ）変換回路と、前記Ｉ／Ｖ変換回路出力電圧を所定の基準電圧と比較し前記Ｉ／Ｖ変換回路出力電圧が前記基準電圧を超えたときに出力する電圧比較回路を備えることを特徴とする。
また、本発明の請求項５に係わる発明のレーザダイオード故障検出回路は、前記請求項１に係わる発明記載の前記第２の発光信号を成生する手段が、前記レーザダイオードの駆動電流を電圧に変換した駆動電圧を所定の基準電圧と比較し前記駆動電圧が前記基準電圧を超えたときに出力する電圧比較回路と、前記電圧比較回路の出力と前記請求項４記載の前記Ｉ／Ｖ変換回路出力との排他的論理和演算を行うＥＸＯＲ回路と、前記レーザダイオードの前記駆動信号に対する発光遅延によって発生し、前記ＥＸＯＲ回路の出力に含まれるパルスの波高値を抑圧するフィルタを備えることを特徴とする。
また、本発明の請求項６に係わる発明のレーザダイオード故障検出回路は、前記請求項１に係わる発明記載の前記第２の発光信号を成生する手段が、前記レーザダイオードの駆動電流を電圧に変換した駆動電圧を所定の基準電圧と比較し前記駆動電圧が前記基準電圧を超えたときに出力する電圧比較回路と、前記電圧比較回路の出力を前記レーザダイオードの前記駆動信号に対する発光遅延の時間だけ遅延させる遅延回路と、前記遅延回路の出力と前記請求項４記載の前記Ｉ／Ｖ変換回路出力との排他的論理和演算を行うＥＸＯＲ回路を備えることを特徴とする。
また、本発明の請求項７に係わる発明のレーザダイオード故障検出回路は、バースト信号によって駆動されるレーザダイオードの故障状態を検出する回路であって、前記レーザダイオードの発光を光電変換した電流を電圧に変換するＩ／Ｖ変換回路と、前記Ｉ／Ｖ変換回路出力電圧を所定の基準電圧と比較し前記Ｉ／Ｖ変換回路出力電圧が前記基準電圧を超えたときに出力する第１の電圧比較回路を備えて前記レーザダイオードの発光を光電変換した信号から第１の発光信号を成生する手段と、前記レーザダイオードの駆動電流を電圧に変換した駆動電圧を所定の基準電圧と比較し前記駆動電圧が前記基準電圧を超えたときに出力する第２の電圧比較回路と、前記第２の電圧比較回路の出力と前記第１の発光信号を成生する手段の前記Ｉ／Ｖ変換回路出力との排他的論理和演算を行うＥＸＯＲ回路と、前記レーザダイオードの前記駆動電流に対する発光遅延によって発生し、前記ＥＸＯＲ回路の出力に含まれるパルスの波高値を抑圧するフィルタを備えて前記レーザダイオードの前記駆動電流と前記レーザダイオードの発光を光電変換した信号とから第２の発光信号を生成する手段と、前記レーザダイオードを駆動する前記バースト信号の開始直前に立ち上がり、前記バースト信号の終了直後に立ち下がるセル信号を反転した信号をリセット入力とし、前記第２の発光信号をクロック入力とし、データ入力を常時ハイレベルとする第１のＤＦＦ回路と、前記セル信号を反転した信号と前記第１のＤＦＦ回路の出力とを入力とするＯＲ回路と、前記ＯＲ回路の出力をリセット入力とし、前記第１の発光信号をクロック入力とし、データ入力を常時ハイレベルとする第２のＤＦＦ回路を備え、前記セル信号に同期してセット及びリセットの状態を遷移し、前記セット期間中に前記第１の発光信号の開始に同期して前記レーザダイオードの発光状態を表す所定の出力状態を保持し、前記第２の発光信号の開始に同期して前記出力状態を解除する信号保持手段を備えることを特徴とする。
また、本発明の請求項８に係わる発明のレーザダイオード故障検出回路は、バースト信号によって駆動されるレーザダイオードの故障状態を検出する回路であって、前記レーザダイオードの発光を光電変換した電流を電圧に変換するＩ／Ｖ変換回路と、前記Ｉ／Ｖ変換回路出力電圧を所定の基準電圧と比較し前記Ｉ／Ｖ変換回路出力電圧が前記基準電圧を超えたときに出力する第１の電圧比較回路を備えて前記レーザダイオードの発光を光電変換した信号から第１の発光信号を成生する手段と、前記レーザダイオードの駆動電流を電圧に変換した駆動電圧を所定の基準電圧と比較し前記駆動電圧が前記基準電圧を超えたときに出力する第２の電圧比較回路と、前記第２の電圧比較回路の出力と前記第１の発光信号を成生する手段の前記Ｉ／Ｖ変換回路出力との排他的論理和演算を行うＥＸＯＲ回路と、前記レーザダイオードの前記駆動電流に対する発光遅延によって発生し、前記ＥＸＯＲ回路の出力に含まれるパルスの波高値を抑圧するフィルタを備えて前記レーザダイオードの前記駆動電流と前記レーザダイオードの発光を光電変換した信号とから第２の発光信号を生成する手段と、前記レーザダイオードを駆動する前記バースト信号の開始直前に立ち上がり、前記バースト信号の終了直後に立ち下がるセル信号を反転した信号と前記第２の発光信号を反転した信号とを入力とする第１のＮＯＲ回路と、前記セル信号を反転した信号と前記第１のＮＯＲ回路の出力とを入力とする第１のＲＳＦＦ回路と、前記セル信号を反転した信号と前記第１のＲＳＦＦ回路の出力とを入力とするＯＲ回路と、前記ＯＲ回路の出力と前記第１の発光信号を反転した信号とを入力とする第２のＮＯＲ回路と、前記ＯＲ回路の出力と前記第２のＮＯＲ回路の出力とを入力とする第２のＲＳＦＦ、を備え、前記セル信号に同期してセット及びリセットの状態を遷移し、前記セット期間中に前記第１の発光信号の開始に同期して前記レーザダイオードの発光状態を表す所定の出力状態を保持し、前記第２の発光信号の開始に同期して前記出力状態を解除する信号保持手段を備えることを特徴とする。
また、本発明の請求項９に係わる発明のレーザダイオード故障検出回路は、バースト信号によって駆動されるレーザダイオードの故障状態を検出する回路であって、前記レーザダイオードの発光を光電変換した電流を電圧に変換するＩ／Ｖ変換回路と、前記Ｉ／Ｖ変換回路出力電圧を所定の基準電圧と比較し前記Ｉ／Ｖ変換回路出力電圧が前記基準電圧を超えたときに出力する第１の電圧比較回路を備えて前記レーザダイオードの発光を光電変換した信号から第１の発光信号を成生する手段と、電圧を所定の基準電圧と比較し前記駆動電圧が前記基準電圧を超えたときに出力する第２の電圧比較回路と、前記第２の電圧比較回路の出力を前記レーザダイオードの前記駆動電流に対する発光遅延の時間だけ遅延させる遅延回路と、前記遅延回路の出力と前記第１の発光信号を成生する手段の前記Ｉ／Ｖ変換回路出力との排他的論理和演算を行うＥＸＯＲ回路を備えて前記レーザダイオードの前記駆動電流と前記レーザダイオードの発光を光電変換した信号とから第２の発光信号を生成する手段と、前記レーザダイオードを駆動する前記バースト信号の開始直前に立ち上がり、前記バースト信号の終了直後に立ち下がるセル信号を反転した信号をリセット入力とし、前記第２の発光信号をクロック入力とし、データ入力を常時ハイレベルとする第１のＤＦＦ回路と、前記セル信号を反転した信号と前記第１のＤＦＦ回路の出力とを入力とするＯＲ回路と、前記ＯＲ回路の出力をリセット入力とし、前記第１の発光信号をクロック入力とし、データ入力を常時ハイレベルとする第２のＤＦＦ回路を備え、前記セル信号に同期してセット及びリセットの状態を遷移し、前記セット期間中に前記第１の発光信号の開始に同期して前記レーザダイオードの発光状態を表す所定の出力状態を保持し、前記第２の発光信号の開始に同期して前記出力状態を解除する信号保持手段を備えることを特徴とする。
また、本発明の請求項１０に係わる発明のレーザダイオード故障検出回路は、バースト信号によって駆動されるレーザダイオードの故障状態を検出する回路であって、前記レーザダイオードの発光を光電変換した電流を電圧に変換するＩ／Ｖ変換回路と、前記Ｉ／Ｖ変換回路出力電圧を所定の基準電圧と比較し前記Ｉ／Ｖ変換回路出力電圧が前記基準電圧を超えたときに出力する第１の電圧比較回路を備えて前記レーザダイオードの発光を光電変換した信号から第１の発光信号を成生する手段と、前記レーザダイオードの駆動電流を電圧に変換した駆動電圧を所定の基準電圧と比較し前記駆動電圧が前記基準電圧を超えたときに出力する第２の電圧比較回路と、前記第２の電圧比較回路の出力を前記レーザダイオードの前記駆動電流に対する発光遅延の時間だけ遅延させる遅延回路と、前記遅延回路の出力と前記第１の発光信号を発生する手段の前記Ｉ／Ｖ変換回路出力との排他的論理和演算を行うＥＸＯＲ回路を備えて前記レーザダイオードの前記駆動電流と前記レーザダイオードの発光を光電変換した信号とから第２の発光信号を生成する手段と、前記レーザダイオードを駆動する前記バースト信号の開始直前に立ち上がり、前記バースト信号の終了直後に立ち下がるセル信号を反転した信号と前記第２の発光信号を反転した信号とを入力とする第１のＮＯＲ回路と、前記セル信号を反転した信号と前記第１のＮＯＲ回路の出力とを入力とする第１のＲＳＦＦ回路と、前記セル信号を反転した信号と前記第１のＲＳＦＦ回路の出力とを入力とするＯＲ回路と、前記ＯＲ回路の出力と前記第１の発光信号を反転した信号とを入力とする第２のＮＯＲ回路と、前記ＯＲ回路の出力と前記第２のＮＯＲ回路の出力とを入力とする第２のＲＳＦＦを備え、前記セル信号に同期してセット及びリセットの状態を遷移し、前記セット期間中に前記第１の発光信号の開始に同期して前記レーザダイオードの発光状態を表す所定の出力状態を保持し、前記第２の発光信号の開始に同期して前記出力状態を解除する信号保持手段を備えることを特徴とする。
本発明の請求項１１に係わる発明のレーザダイオード故障検出方法は、バースト信号によって駆動されるレーザダイオードの故障状態を検出する方法であって、前記レーザダイオードの発光を光電変換した信号から第１の発光信号を成生するステップと、前記レーザダイオードの前記駆動電流と前記レーザダイオードの発光を光電変換した信号との排他的論理和演算から第２の発光信号を生成するステップと、前記レーザダイオードを駆動する前記バースト信号の開始直前に立ち上がり、前記バースト信号の終了直後に立ち下がるセル信号に同期してセット及びリセットの状態を遷移し、前記セット期間中に前記第１の発光信号の開始に同期して前記レーザダイオードの発光状態を表す所定の出力状態を保持し、前記第２の発光信号の開始に同期して前記出力状態を解除する信号保持のステップを含むことを特徴とする。
また、本発明の請求項１２に係わる発明のレーザダイオード故障検出方法は、前記請求項１１に係る発明記載の前記信号保持のステップが、前記セル信号を反転した信号をリセット入力とし、前記第２の発光信号をクロック入力とし、データ入力を常時ハイレベルとする第１のディレイ・フリップ・フロップ（ＤＦＦ）回路と、前記セル信号を反転した信号と前記第１のＤＦＦ回路の出力とを入力とする論理和（ＯＲ）回路と、前記論理和回路の出力をリセット入力とし、前記第１の発光信号をクロック入力とし、データ入力を常時ハイレベルとする第２のＤＦＦ回路によって行われることを特徴とする。
また、本発明の請求項１３に係わる発明のレーザダイオード故障検出方法は、前記請求項１１に係る発明記載の前記信号保持のステップが、前記セル信号を反転した信号と前記第２の発光信号を反転した信号とを入力とする第１のＮＯＲ回路と、前記セル信号を反転した信号と前記第１のＮＯＲ回路の出力とを入力とする第１のセット・リセット・フリップ・フロップ（ＲＳＦＦ）回路と、前記セル信号を反転した信号と前記第１のＲＳＦＦ回路の出力とを入力とするＯＲ回路と、前記ＯＲ回路の出力と前記第１の発光信号を反転した信号とを入力とする第２のＮＯＲ回路と、前記ＯＲ回路の出力と前記第２のＮＯＲ回路の出力とを入力とする第２のＲＳＦＦによって行われることを特徴とする。
また、本発明の請求項４に係わる発明のレーザダイオード故障検出方法は、前記請求項１１に係わる発明記載の前記第１の発光信号を成生するステップが、前記光電変換した電流を電圧に変換する電流−電圧（Ｉ／Ｖ）変換回路と、前記Ｉ／Ｖ変換回路出力電圧を所定の基準電圧と比較し前記Ｉ／Ｖ変換回路出力電圧が前記基準電圧を超えたときに出力する電圧比較回路によって行われることを特徴とする。
また、本発明の請求項１５に係わる発明のレーザダイオード故障検出方法は、前記請求項１１に係わる発明記載の前記第２の発光信号を成生するステップが、前記レーザダイオードの駆動電流を電圧に変換した駆動電圧を所定の基準電圧と比較し前記駆動電圧が前記基準電圧を超えたときに出力する電圧比較回路と、前記電圧比較回路の出力と前記請求項１４記載の前記Ｉ／Ｖ変換回路出力との排他的論理和演算を行うＥＸＯＲ回路と、前記レーザダイオードの前記駆動信号に対する発光遅延によって発生し、前記ＥＸＯＲ回路の出力に含まれるパルスの波高値を抑圧するフィルタによって行われることを特徴とする。
また、本発明の請求項１６に係わる発明のレーザダイオード故障検出方法は、前記請求項１１に係わる発明記載の前記第２の発光信号を成生するステップが、前記レーザダイオードの駆動電流を電圧に変換した駆動電圧を所定の基準電圧と比較し前記駆動電圧が前記基準電圧を超えたときに出力する電圧比較回路と、前記電圧比較回路の出力を前記レーザダイオードの前記駆動信号に対する発光遅延の時間だけ遅延させる遅延回路と、前記遅延回路の出力と前記請求項４記載の前記Ｉ／Ｖ変換回路出力との排他的論理和演算を行うＥＸＯＲ回路によって行われることを特徴とする。
【０００５】
【発明の実施の形態】
本発明の実施の形態について図面を参照して説明する。
図１は、本発明のレーザダイオード故障検出回路の第１の実施形態の構成を示す図である。図１において本発明のレーザダイオード故障検出回路は、大きくはレーザダイオード発光検出回路２０とレーザダイオード電流検出回路１９と保持回路２１で構成される。
さらに細かくは、レーザダイオード発光検出回路２０は、レーザダイオード１の光信号４を受光し電流信号に変換するフォトダイオード５とフォトダイオード５の電流信号出力を電流電圧変換するＩ／Ｖ変換回路６とＩ／Ｖ変換回路６の出力電圧信号と基準電圧源７を比較するコンパレータ８で構成されている。
レーザダイオード電流検出回路１９は、レーザダイオード１の電流を電圧信号に変換する抵抗２と、抵抗２の電圧信号３と基準電圧源１０とを比較するコンパレータ１１と、コンパレータ１１の出力とＩ／Ｖ変換回路６の出力とのＥＸＯＲ論理を得るＥＸＯＲ回路１２と、フィルタ１３で構成されている。
保持回路２１は、レーザダイオード電流検出回路１９の出力をクロック入力とし、データ入力を常時ハイレベルとしたＤＦＦ回路１４と、ＣＥＬＬ信号入力端子９からのＣＥＬＬ信号を反転して、この信号をＯＲ回路１７の入力とＤＦＦ回路１５のリセット入力へ出力するインバータ１６と、ＤＦＦ回路１４のＱ出力とインバータ１６の出力を入力としてＤＦＦ回路１５のリセット入力へ出力するＯＲ回路１７と、レーザダイオード発光検出回路２０出力をクロック入力としデータ入力を常時ハイレベルとしたＤＦＦ回路１５で構成されている。
【０００６】
図１の回路の動作について図２を参照して説明する。図２において、ＣＥＬＬ信号入力端子９にはＣＥＬＬ信号が入力される。ＣＥＬＬ信号のバースト信号との関係は、バースト信号の開始の前に立ち上がりバースト信号の終了後に立ち下がるという時間関係にある。
時刻Ｔ０でＣＥＬＬ信号入力端子９の電圧がローレベルのとき、インバータ１６はハイレベルとなるため、ＤＦＦ回路１４はリセットされ、インバータ１６の出力とＤＦＦ回路１４のＱ出力とを入力とするＯＲ回路１７の出力は、ハイレベルとなってＤＦＦ回路１５はリセットされ、出力端子１８は強制的にローレベルに設定される。
時刻Ｔ１において、ＣＥＬＬ信号入力端子９の電圧がローレベルからハイレベルに変化すると、ＤＦＦ回路１４のリセットとＤＦＦ回路１５のリセットが解除される。但しレーザダイオード１の光出力を受光して出力されるフォトダイオード５の出力電流がローレベルであり、コンパレータ８の出力も未だ立ち上がっていないため、出力端子１８の出力はローレベルから変化しない。
フォトダイオード５が受光し、Ｉ／Ｖ変換回路６の出力電圧が基準電圧源７よりも低くなる時刻Ｔ３でコンパレータ８出力はハイレベルとなる。このコンパレータ８の出力がＤＦＦ回路１５のクロックに入力されているため、時刻Ｔ３においてＤＦＦ回路１５の出力はハイレベルに変化する。これはレーザダイオードが発光状態であることを表している。この状態でレーザダイオード１出力に論理０が連続しても、ＯＲ回路１７の出力がローレベルである限り、出力端子１８の状態は保持される。すなわち、レーザダイオード１の出力に論理０が連続した信号波形であっても、故障と誤検出されることはない。
次にレーザダイオード１に流れる電流は抵抗２により電圧信号３に変換される。電圧信号３と基準電圧源１０をコンパレータ１１で比較してレーザダイオード１に流れる電流を検出する。ＥＸＯＲ回路１２でコンパレータ１１の出力電圧とフォトダイオード５からのＩ／Ｖ変換回路６の出力電圧のＥＸＯＲ論理をとると、レーザダイオード１に電流が流れていてかつレーザダイオード１が発光していない時にハイレベルとなる。
一般にレーザダイオード１には発光遅延時間があるため、レーザダイオード１の駆動電流とフォトダイオード５の出力電流との間には僅かに立ち上がりに時間差があって、ＥＸＯＲ回路１２出力には、この間Ｔ３−Ｔ２の時間幅を持ったスパイク波形が現れるが、このスパイク波形はフィルタ１３で減衰され、発光遅延時間による「レーザダイオード１に電流が流れていてかつレーザダイオード１が発光していない」と判定するハイのレベルはフィルタ１３からは出力されない。
フィルタ１３の出力はレーザダイオード１に電流が流れていて、かつレーザダイオード１が発光していない時間がフィルタの時定数以上の時のみハイレベルとなる。このフィルタ１３の出力がＤＦＦ回路１４のクロックに入力されているため、フィルタ１３の出力がハイレベルとなる時刻Ｔ４において、ＤＦＦ回路１４の出力はハイレベルに変化し、状態を保持する。ＤＦＦ回路１４の出力がハイレベルに変化すると、ＯＲ回路１７の出力はハイレベルとなるため、ＤＦＦ回路１５はリセットされ、出力端子出力はローレベルに保持される。この状態はレーザダイオードが故障し非発光状態であることを表している。
その後、時刻Ｔ５にてＣＥＬＬ信号入力端子９の電圧がハイレベルからローレベルに変化すると、ＤＦＦ回路１４とＤＦＦ回路１５はリセットされ、出力端子１８はレーザダイオード１が非発光状態を意味するローレベルの論理となる。
【０００７】
以上のように、本発明のレーザダイオード故障検出回路は、検出したレーザダイオード光信号と駆動電流の２つを使用して発光状態の論理を検出しているため、レーザダイオードの駆動信号波形に基づく非発光状態と故障による非発光状態とを峻別し、かつバースト信号内においてもレーザダイオードの故障による非発光状態を検出することが可能となる。
【０００８】
次に本発明の他の実施例を図３と図４に示す。
図３は本発明のレーザダイオード故障検出回路の第２の実施形態の構成を示す図であり、レーザダイオード電流検出回路１９をコンパレータ１１と基準電圧源１０とディレイライン３７とＥＸＯＲ回路１２で構成した回路である。
図３においてレーザダイオード１の発光遅延時間をディレイライン３７でキャンセルすることで、ＤＦＦ回路１４へのスパイク波形の出力を防止している。その他の動作に関しては図１の実施例と同様である。
【０００９】
図４は、本発明のレーザダイオード故障検出回路の第３の実施形態の構成を示す図であり、図１の第１の実施形態の構成におけるＤＦＦ回路１４の機能をインバータ３０とＮＯＲ回路３１とＲＳＦＦ回路３２で実現し、また図１のＤＦＦ回路１５の機能をインバータ３３とＮＯＲ回路３４とＲＳＦＦ回路３５で実現した構成である。
図４においてインバータ３０とＮＯＲ回路３１を使用することで、ＲＳＦＦ回路３２ではフィルタ１３の出力よりもインバータ１６を介したＣＥＬＬ信号入力端子９の論理が優先される。ＣＥＬＬ信号入力端子９の電圧がローレベルである場合、ＲＳＦＦ回路３２はリセット状態である。ＣＥＬＬ信号入力端子９の電圧がローレベルからハイレベルに変化するとＲＳＦＦ回路３５のリセットが解除され、更にフィルタ１３の出力がハイレベルになるとＲＳＦＦ回路３５はセット状態となり状態を保持する。図１のＤＦＦ回路１５に相当する図４のインバータ３３とＮＯＲ回路３４とＲＳＦＦ回路３５の動作も同様である。その他の動作に関しても図１の実施例と同様である。
【００１０】
また、図４の第３の実施形態におけるレーザダイオード電流検出回路１９内のＥＸＯＲ回路１２のフィルタ１３は、代わりに第２の実施形態と同様に、コンパレータ１１からの出力後にディレイライン３７を挿入してＥＸＯＲ回路１２の入力する構成であっても、レーザダイオード１の駆動電流に対する発光遅延時間をキャンセルでき、同様の効果が得られる。
【００１１】
また、上述した形態は本発明の好適な形態であるが、これに限定されるものではなく、本発明の要旨を逸脱しない範囲で種々変形実施が可能である。
【００１２】
【発明の効果】
以上説明したように、本発明のレーザダイオード故障検出回路は、検出したレーザダイオード光信号と電流の２つを使用して発光状態の論理を検出しているため、バースト信号内においても発光状態とレーザダイオードの故障による非発光状態を検出することが可能となる。
【図面の簡単な説明】
【図１】本発明のレーザダイオード故障検出回路の第１の実施形態の回路構成を示す図である。
【図２】本発明のレーザダイオード故障検出回路の第１の実施形態の各部の動作波形を示すタイムチャートである。
【図３】本発明のレーザダイオード故障検出回路の第２の実施形態の回路構成を示す図である。
【図４】本発明のレーザダイオード故障検出回路の第３の実施形態の回路構成を示す図である。
【図５】従来のレーザダイオード故障検出回路の回路構成を示す図である。
【図６】従来のレーザダイオード故障検出回路の動作を説明する波形のタイムチャートを示す図である。
【符号の説明】
１    レーザダイオード
２    抵抗
３    電圧信号
４    光信号
５    フォトダイオード
６    Ｉ／Ｖ変換回路
７    基準電圧源
８    コンパレータ
９    ＣＥＬＬ信号入力端子
１０    基準電圧源
１１    コンパレータ
１２    ＥＸＯＲ回路
１３    フィルタ
１４    ＤＦＦ回路
１５    ＤＦＦ回路
１６    インバータ
１７    ＯＲ回路
１８    出力端子
１９    レーザダイオード電流検出回路
２０    レーザダイオード発光検出回路
２１    保持回路
３０    インバータ
３１    ＮＯＲ回路
３２    ＲＳＦＦ回路
３３    インバータ
３４    ＮＯＲ回路
３５    ＲＳＦＦ回路
３７    ディレイライン
【図１】
0003746939.tif 000002
【図２】
0003746939.tif 000003
【図３】
0003746939.tif 000004
【図４】
0003746939.tif 000005
【図５】
0003746939.tif 000006
【図６】
0003746939.tif 000007