(57)【特許請求の範囲】
【請求項１】
半導体による量子井戸のサブバンド間遷移を利用して光を吸収し、該光を電気信号に変換して撮像する量子井戸型の半導体イメージセンサにおいて、
素子上部表面に被覆形成された金属ミラーを有し、
該金属ミラーには、外部接続電極の周囲に設けられ、該外部接続電極と接触する第一の領域と、
該第一の領域及び前記外部接続電極とは分離して設けられた第二の領域とを有することを特徴とする半導体イメージセンサ。
【請求項２】
複数の前記外部接続電極から各々異なった波長の光に対応した出力信号が取り出されることを特徴とする請求項１記載の半導体イメージセンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体の多重量子井戸に生じたサブバンドを利用して赤外線吸収を行い、これを電気信号にして赤外線イメージを得る量子井戸型の半導体イメージセンサであり、特に異なった波長の赤外線に応じた信号を１つの素子から取り出してイメージ化する量子井戸型半導体イメージセンサの構造に関する。
【０００２】
【従来の技術】
図５は従来例の量子井戸型半導体イメージセンサ素子構造図である。
【０００３】
図において、１はＧａＡｓ基板、２は下コンタクト層、３はＭＱＷ１層、４は中間コンタクト層、５はＭＱＷ２層、６は上コンタクト層、７は表面絶縁層、８は光結合構造、１０はコンタクトホール、１１は絶縁層、１２はオーミック電極、１３は金属ミラー、１４は引出配線、１５は外部接続電極である。
【０００４】
従来の二波長に対応した量子井戸型半導体イメージセンサの素子構造を図５に示す。図５（ａ）に外部接続電極を中心とした素子構造の断面図、図５（ｂ）に実際の外部接続電極配置を現す素子構造の平面図を示す。
【０００５】
異なった波長の光が吸収出来るように層構造の異なったＭＱＷ（Ｍｕｌｔｉ  Ｑｕａｎｔｕｍ  Ｗｅｌｌ）層が積層されており、最下部の下コンタクト層２から下側ＭＱＷ１層３の出力を、最表面の上コンタクト層６から上側ＭＱＷ２層５の出力を取り出すように外部接続電極１５が取り付けられている。
【０００６】
この構造においては各コンタクト層に到達できるようにコンタクトホール１０の加工が２ケ所必要になるが、このコンタクトホール１０は素子の活性部を犠牲にしてしまうので、なるべく小さくすることが望ましい。コンタクトホール１０を小さくしたいという要望と、コンタクトホール１０から外部への接続を容易にするために、コンタクトホール１０の底面から素子表面上へと引出配線１４が設けられ、最表面に３個の外部接続電極１５が取り付けられている。
【０００７】
一方、量子井戸型半導体イメージセンサでは、素子の光吸収を改善するため素子上部に光結合構造８が作製されることが一般的であり、このために素子表面の全面を金属ミラー１３で覆っている。
【０００８】
このため素子上部に設けられた外部接続電極１５と金属ミラー１３が接触しているので、金属ミラー１３によって外部接続電極１５間相互が短絡しないように、適当な位置で金属ミラー１３を分割している。
【０００９】
【発明が解決しようとする課題】
図５の素子構造では、表面に設けられた外部接続電極１５間は、素子の半導体層表面に設けられた半絶縁性のｉ−ＧａＡｓ層からなる表面絶縁層７によって相互の絶縁化が図られている。
【００１０】
ところが、光の漏れを少なくするために、金属ミラー１３で覆う部位の面積を大きくする、即ち分割した金属ミラー１３の隙間を小さくすると、「金属ミラー−絶縁層−金属ミラー」間の表面リーク電流が大きくなるという問題が生じていた。
【００１１】
【課題を解決するための手段】
図１は本発明による量子井戸型半導体イメージセンサ素子構造図である。
【００１２】
図において、１はＧａＡｓ基板、２は下コンタクト層、３はＭＱＷ１層、４は中間コンタクト層、５はＭＱＷ２層、６は上コンタクト層、７は表面絶縁層、８は光結合構造、１０はコンタクトホール、１１は絶縁層、１２はオーミック電極、１３は金属ミラー、１４は引出配線、１５は外部接続電極である。
【００１３】
本発明では、上で述べた表面リーク電流を低減するために、図１に示すように、外部接続電極１５と直接接触している金属ミラー１３の外周で一旦金属ミラー１３を分割し、外部接続電極１５と接触していない電極非部とに分割された金属ミラー１３で覆うようにして、素子表面の大部分をミラー化する。
【００１４】
図２は本発明による表面リーク電流低減効果の説明図である。
【００１５】
図において、１はＧａＡｓ基板、２は下コンタクト層、３はＭＱＷ１層、４は中間コンタクト層、５はＭＱＷ２層、６は上コンタクト層、７は表面絶縁層、１１は絶縁層、１２はオーミック電極、１３は金属ミラー、１４は引出配線、１５は外部接続電極である。
【００１６】
図２（ａ）に示すような従来例の金属ミラーの分割では、外部接続電極１５間にバイアス電圧を印加した場合、外部接続電極１５に繋がる金属ミラー１３の間隔が狭く、外部電源などと金属ミラー１３が外部接続電極１５を介して繋がるので、極めて近い距離において、「金属ミラー−絶縁層−金属ミラー」間に強い電界がかかってしまい、リーク電流が大きくなっていた。
【００１７】
一方、図２（ｂ）に示すような本発明の金属ミラー１３の外部接続電極外周での分割では、外部電極などに直接接触している金属ミラー１３間の距離が離れ、外部と接触していない金属ミラー１３の部分は浮遊した状態となるので、結果として、「金属ミラー−絶縁層−金属ミラー」間にかかる電界を弱めることができ、この効果によって、外部接続電極１５間の表面リーク電流を低減することが可能となる。
【００１８】
【発明の実施の形態】
図３は本発明の一実施例の半導体層構造断面図、図４は本発明の一実施例の工程順模式断面図である。
【００１９】
図において、８は光結合構造、１０はコンタクトホール、１１は絶縁層、１２はオーミック電極、１３は金属ミラー、１４は引出配線、１５は外部接続電極、１６はエピタキシャル層、１７は画素分離溝、１８はカバー絶縁層である。
【００２０】
先ず、図３の半導体層構造図で示すように、ＧａＡｓ基板上に、ＧａＡｓバッファ層からエッチング用のストッパ層、電極とのコンタクト層、二波長用のＭＱＷ層、表面絶縁層、光結合層等を、図の右に示す厚さに、ＭＯＣＶＤ法で順次、エピタキシャル成長で積層する。
【００２１】
次に、図４の工程順模式断面図により、化合物半導体の各層をエピタキシャル成長した後の工程を順次説明する。
【００２２】
図４（ａ）に示すように、成長したエピタキシャル層にマスクを用いて光結合構造作製のため、ＧａＡｓをドライエッチングする。これはＡｌＧａＡｓストッパによるＧａＡｓ選択エッチングを用いて、図３のｉ−ＧａＡｓ結合層を６４０ｎｍの厚さにエッチング形成する。図４（ａ）ではＧａＡｓ基板は便宜上省略してある。そして、ドライエッチング終了後、ＡｌＧａＡｓストッパ層をウエット処理で除去する。
【００２３】
次に、図４（ｂ）に示すように、中間層へのコンタクト取り出しのためにＧａＡｓ層およびＭＱＷ層をウエットエッチングして中間コンタクト層迄のコンタクトホール１０を形成する。図４（ｂ）からは便宜上、光結合構造８は図面から省略してある。
【００２４】
続いて、下層へのコンタクト取り出しのために、ＧａＡｓ層及びＭＱＷ層をウエットエッチングして下コンタクト層迄のコンタクトホール１０を形成する。
【００２５】
また、上層へのコンタクト取り出しのために、ＧａＡｓ層をドライエッチングして上コンタクト層迄のコンタクトホール１０を形成する。
【００２６】
図４（ｃ）に示すように、各コンタクト部のオーミック電極形成部に、ＡｕＧｅ／Ｎｉ／Ａｕ電極を各５００Åの厚さに蒸着後、リフトオフして、オーミック電極１２をコンタクトホール１０内にを形成する。
【００２７】
続いて、素子全面を絶縁層（ＳｉＯＮ）１１で覆った後で、コンタクトホール１０の側面部を残して、それ以外のＳｉＯＮをドライエッチングで除去する。
【００２８】
図４（ｄ）に示すように、必要とされる図１（ｂ）のような平面分割パターン形状となるように、Ａｕ／Ｔｉ／Ａｕを３，０００Å／３，０００Å／５００Åの厚さに蒸着後、リフトオフして金属ミラー１３並びに引出配線１４を形成する。
【００２９】
次に、各画素の周囲のＧａＡｓ及びＭＱＷ層とも、ドライエッチングによって溝状に加工し、画素分離溝１７を形成する。
【００３０】
カバー絶縁層１８を形成のため、再度ＳｉＯＮで素子を覆った後に、外部接続電極１５を取り付ける部分のＳｉＯＮをドライエッチングにて除去し、この部分に１０μｍの厚さのＩｎバンプをリフトオフを用いて形成し、外部接続電極１５とする。
【００３１】
上述の製造プロセスにおいては、コンタクトホール１０の側面には絶縁層１１としてＳｉＯＮを残すような加工を行っているが、これは素子側面上の配線と、素子の活性部（ｎ−ＧａＡｓ／ＭＱＷ）との間のリーク電流を防止するためである。
【００３２】
上記の製造方法により、素子の表面リーク電流は、従来例の１００ｐＡから、１０ｐＡへと、９０％も効果的に低減した。
【００３３】
尚、絶縁層１１はＳｉＯＮの代わりに側面に酸素のイオン注入を行って、この部分の半導体層を高抵抗化して、絶縁化を図っても良い。
【００３４】
尚、ここでは２波長に対応した出力が取り出せるセンサ素子の作製を例にとったが、これ以外にも光応答出力と暗電流成分を別個に取り出すような素子など、同一画素表面上に複数の接続電極を設ける必要がある量子井戸型イメージセンサ素子全般に、本発明は適用可能である。
【００３５】
【発明の効果】
以上説明したように、本発明によれば、量子井戸型イメージセンサにおいて、同一画素に複数の出力取り出し用の外部接続電極を設けても、光吸収を高めるために必要な金属ミラーを犠牲にすることなく、外部接続電極間のリーク電流を小さくすることができ、異なった２波長の光に対応した出力を同一画素から得るようなイメージセンサなどの性能向上に寄与するところが大きい。
【図面の簡単な説明】
【図１】  本発明による量子井戸型半導体イメージセンサ素子構造図
【図２】  本発明による表面リーク電流低減効果の説明図
【図３】  本発明の一実施例の半導体層構造断面図
【図４】  本発明の一実施例の工程順模式断面図
【図５】  従来例の量子井戸型半導体イメージセンサ素子構造図
【符号の説明】
図において
１  ＧａＡｓ基板
２  下コンタクト層
３  ＭＱＷ１層
４  中間コンタクト層
５  ＭＱＷ２層
６  上コンタクト層
７  表面絶縁層
８  光結合構造
９  表面絶縁層
１０  コンタクトホール
１１  絶縁層
１２  オーミック電極
１３  金属ミラー
１４  引出配線
１５  外部接続電極
１６  エピタキシャル層
１７  画素分離溝
１８  カバー絶縁層
【図１】
0003777889.tif 000002
【図２】
0003777889.tif 000003
【図３】
0003777889.tif 000004
【図４】
0003777889.tif 000005
【図５】
0003777889.tif 000006