(57)【要約】本発明は、本発明は、基板およびその製造方法、並びに薄膜構造体に関し、熱収縮時に基板の酸化膜とその酸化膜上に形成される他の膜との間に生じる応力差を低減することができるとともに、厚膜の酸化膜を形成する際の成膜に要する時間を短縮できる基板およびその製造方法、並びに薄膜構造体を提供することを目的とする。そして、上記目的を達成するために、この基板（１）が、シリコンによって形成された基板本体（３１）と、その上に形成された基台用の酸化膜（３３）と備えている。酸化膜（３３）は、基板本体（３１）中のシリコンが熱酸化された形成された熱ＳｉＯ２膜かなる第１の酸化膜（６１）と、その上に堆積されて形成された高温酸化膜からなる第２の酸化膜（６３）とを備えている。
2003012853.tif 000002
【特許請求の範囲】
【請求項１】
シリコンを主成分として形成された基板本体（３１）と、
前記基板本体上に、前記基板本体に含まれる前記シリコンが熱酸化されることにより形成された第１の酸化膜（４８）と、
前記第１の酸化膜上に、ＴＥＯＳ酸化膜を堆積して形成された第２の酸化膜（４９）と、
を備えることを特徴とする基板。
【請求項２】
シリコンを主成分として形成された基板本体（３１）と、
前記基板本体上に、前記基板本体に含まれる前記シリコンが熱酸化されることにより形成された第１の酸化膜（６１）と、
前記第１の酸化膜上に、高温酸化膜を堆積して形成された第２の酸化膜（６３）と、
を備えることを特徴とする基板。
【請求項３】
請求の範囲１または２記載の基板を用いた薄膜構造体であって、
前記基板と、
前記基板上に形成された犠牲膜（５１）の上に形成され、前記犠牲膜の除去により前記基板と所定間隔をあけて配置された薄膜体（２１，２３，２５）と、を備えることを特徴とする薄膜構造体。
【請求項４】
前記基板は、
加速度センサに備えられるセンサ基板（１）を構成し、
前記薄膜体は、
前記加速度センサに備えられる加速度の検出を行う機能を有するセンサ部（３）の少なくとも一部を構成することを特徴とする請求の範囲３に記載の薄膜構造体。
【請求項５】
シリコンを主成分として形成された基板本体（３１）上に、前記基板本体中の前記シリコンを熱酸化させることにより第１の酸化膜（４８）を形成する工程と、
前記第１の酸化膜上に、ＴＥＯＳ酸化膜を堆積して第２の酸化膜（４９）を形成する工程と、
を備えることを特徴とする基板の製造方法。
【請求項６】
シリコンを主成分として形成された基板本体（３１）上に、前記基板本体中の前記シリコンを熱酸化させることにより第１の酸化膜（６１）を形成する工程と、
前記第１の酸化膜上に、高温酸化膜を堆積して第２の酸化膜（６３）を形成する工程と、
を備えることを特徴とする基板の製造方法。
【発明の詳細な説明】
技術分野
本発明は、基板およびその製造方法、並びに薄膜構造体に関し、特に加速度センサに用いられる基板およびその製造方法、並びに薄膜構造体に関するものである。
背景技術
本発明は、シリコンを主成分として形成された基板本体と、その基板本体上に形成された基台用の酸化膜とを備える基板に適用される。この種の基板においては、酸化膜とその酸化膜上に形成される他の膜との熱収縮特性の違いにより、例えばアニール処理後に、酸化膜と他の膜との間に応力差が発生し、その応力差によって酸化膜、あるいは他の膜、あるいは酸化膜および他の膜の両方にクラックが発生する場合がある。
これに関し従来の基板では、基台用の酸化膜が基板本体中のシリコンが熱酸化されて形成される熱ＳｉＯ２膜によって形成される。そして、このような従来の基板では、熱収縮時に酸ＳｉＯ２膜とその上に形成される他の膜との間に生じる応力差が大きくなりやすいという問題がある。また、基台用の酸化膜の膜厚を厚くしようとした場合、膜厚増大に伴う熱酸化の効率低下により、酸化膜の形成に長時間を要するという問題もある。
発明の開示
本発明は、上記のような問題点を解決し、熱収縮時に基板の酸化膜とその酸化膜上に形成される他の膜との間に生じる応力差を低減することができるとともに、厚膜の酸化膜を形成する際の成膜に要する時間を短縮できる基板およびその製造方法、並びに薄膜構造体を提供することを目的とする。
本発明に係る基板の第１の態様では、シリコンを主成分として形成された基板本体（３１）と、前記基板本体上に、前記基板本体に含まれる前記シリコンが熱酸化されることにより形成された第１の酸化膜（４８）と、前記第１の酸化膜上に、ＴＥＯＳ酸化膜を堆積して形成された第２の酸化膜（４９）と、を備えている。
本発明に係る基板の第２の態様では、シリコンを主成分として形成された基板本体（３１）と、前記基板本体上に、前記基板本体に含まれる前記シリコンが熱酸化されることにより形成された第１の酸化膜（６１）と、前記第１の酸化膜上に、高温酸化膜を堆積して形成された第２の酸化膜（６３）と、を備えている。
本発明に係る薄膜構造体の第１の態様では、請求の範囲１または２記載の基板を用いた薄膜構造体であって、前記基板と、前記基板上に形成された犠牲膜（５１）の上に形成され、前記犠牲膜の除去により前記基板と所定間隔をあけて配置された薄膜体（２１，２３，２５）と、を備えている。
本発明に係る薄膜構造体の第２の態様では、前記基板は、加速度センサに備えられるセンサ基板（１）を構成し、前記薄膜体は、前記加速度センサに備えられる加速度の検出を行う機能を有するセンサ部（３）の少なくとも一部を構成している。
本発明に係る基板の製造方法の第１の態様では、シリコンを主成分として形成された基板本体（３１）上に、前記基板本体中の前記シリコンを熱酸化させることにより第１の酸化膜（４８）を形成する工程と、前記第１の酸化膜上に、ＴＥＯＳ酸化膜を堆積して第２の酸化膜（４９）を形成する工程と、を備えている。
本発明に係る基板の製造方法の第２の態様では、シリコンを主成分として形成された基板本体（３１）上に、前記基板本体中の前記シリコンを熱酸化させることにより第１の酸化膜（６１）を形成する工程と、前記第１の酸化膜上に、高温酸化膜を堆積して第２の酸化膜（６３）を形成する工程と、を備えている。
これらの態様によれば、熱収縮時において、第１および第２の両酸化膜が互いに及ぼし合う応力が互いに逆向きになり、両者の応力が減殺し合うため、第１および第２の酸化膜とそれらの酸化膜上に形成される他の膜との間に生じる応力差を低減することができ、その結果、クラックの発生を防止できる。
また、基板本体中のシリコンを熱酸化させて第１の酸化膜を形成し、その上にＴＥＯＳ酸化膜または高温酸化膜を堆積して第２の酸化膜を形成するため、厚膜の基台用の酸化膜を形成する場合において、第１の酸化膜のみによってその基台用の酸化膜を形成する構成に比して、成膜に要する時間を短縮することができる。
さらに、第２の酸化膜を高温酸化膜によって形成した場合には、第２の酸化膜をＴＥＯＳ酸化膜によって形成する場合に比して、より絶縁性の高い基台用の酸化膜を形成することができる。
この発明の目的、特徴、局面、および利点は、以下の詳細な説明と添付図面とによって、より明白となる。
発明を実施するための最良の形態
１．実施の形態１
図１および図２に示すように、本発明の実施の形態１に係る基板が用いられる半導体加速度センサは、センサ基板である基板１と、その基板１上に形成され、加速度を検出する機能を有するセンサ部３とを備えている。
センサ部３は、図１に示すように、可動電極として機能する質量体２１と、複数の固定電極２３と、複数の梁２５とを備えている。質量体２１、固定電極２３および梁２５は、本発明の薄膜体に相当しており、導電材料、例えばポリシリコンに不純物、例えばリンがドープされてなるドープドポリシリコンによって形成されている。
質量体２１は、基板１と所定間隔をあけて配置され、検出すべき加速度の方向Ｂに対して垂直な方向Ｃに沿って延びる複数の可動電極部２１ａを有している。梁２５は、質量体２１と一体に形成され、基板１上において質量体２１を復元力を有して方向Ｂに移動可能に懸架する機能を有する。各梁２５は、基板１上から突出する支持部２５ａと、その支持部２５ａとの結合部２５ｂと、その結合部２５ｂと質量体２１の方向Ｂに関する端縁との間に設けられるバネ部２５ｃとを備えている。このバネ部２５ｃが弾性的に撓み変形することにより、結合部２５ｂと質量体２１との間の方向Ｂに沿った距離を拡大、縮小させる。
各固定電極２３は、方向Ｂに互いに所定間隔をあけて、方向Ｃに沿って設けられている。また、固定電極２３は、基板１から所定間隔をあけて配置される浮遊部たる固定電極部２３ａと、その固定電極部２３ａを支持する支持部２３ｂとを備えている。
このような各固定電極２３の固定電極部２３ａと質量体２１の可動電極部２１ａとは、方向Ｂに関して間隔をあけて交互に配置され、コンデンサを構成している。そして、可動電極部２１ａの移動により生じるそのコンデンサの容量変化に基づいて加速度が検出される。
基板１は、図１および図２に示すように、シリコンによって形成された基板本体３１と、基板本体３１上に形成された第１の絶縁膜たる基台用の酸化膜３３と、酸化膜３３上に選択的に形成された複数の配線４１，４３，４５と、配線４１，４３，４５の表面およびシリコン酸化膜の表面を選択的に覆う第２の絶縁膜たる窒化膜４７とを備えている。
酸化膜３３は、基板本体３１上に形成された熱ＳｉＯ２膜からなる第１の酸化膜４８と、第１の酸化膜４８上に形成されたＴＥＯＳ（ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ）酸化膜からなる第２の酸化膜４９とを備えている。
ここで、このように熱ＳｉＯ２膜とＴＥＯＳ酸化膜とを積層して酸化膜３３を形成することにより、酸化膜３３を熱ＳｉＯ２膜のみで形成する場合と比較して、熱収縮時に、酸化膜３３と、その上に形成される窒化膜４７あるいはその窒化膜４７上に形成される後述する犠牲膜５１との間に生じる応力差を低減できる。これは、熱収縮時に熱ＳｉＯ２膜とＴＥＯＳ酸化膜とが互いに及ぼし合う応力が互いに逆向きになり、両者の応力が減殺し合うからである。
また、熱ＳｉＯ２膜は、基板本体３１中のシリコンと、その外部から供給される酸素とが反応して形成されるため、膜厚が薄い場合には高速で形成できる反面、膜厚の増大に伴い、反応効率の低下が生じ、単位時間当たりに形成できる膜厚が小さくなるという特性がある。また、熱ＳｉＯ２膜は、ＴＥＯＳ酸化膜よりも高い絶縁性を有している。
酸化膜３３の膜厚は厚く、例えば２００００〜２５０００Åに設定される。両酸化膜４８，４９の膜厚比は、任意に設定可能である。応力差低減および成膜効率の向上を重視した場合には、例えば第１の酸化膜４８の膜厚は１００００Åに設定され、第２の酸化膜４９の膜厚は１００００〜１５０００Åに設定される。また、酸化膜３３の絶縁性の向上を重視した場合には、例えば第１の酸化膜４８の膜厚は１７０００Åに設定され、第２の酸化膜４９の膜厚は８０００Åに設定される。
配線４１は、基板１上の質量体２１と対向する対向領域において基板１上に露出した状態で配置される露出部４１ａと、支持部２５ａの下方に配置されて支持部２５ａと電気的に接続されるコンタクト部４１ｂとを備えている。配線４３，４５は、固定電極２３からの信号を取り出すためのものであり、そのコンタクト部４３ａ，４５ａを介して各固定電極２３に接続される。このような配線４１，４３，４５は、酸化膜３３の第２の酸化膜４９の表面に形成された溝３３ａ内に埋め込まれている。
これに対応して、窒化膜４７には、窓あけ部４７ａおよび孔部４７ｂ，４７ｃが設けられている。窓あけ部４７ａを介して配線４１の露出部４１ａが基板１上に露出するとともに、コンタクト部４１ａが支持部２５ａと電気的に接続される。孔部４７ｂ，４７ｃを介して、配線４３，４５のコンタクト部４３ａ，４５ａが固定電極２３と電気的に接続される。
このような半導体加速度センサの構成に対応して、本実施の形態では、以下のような製造方法により半導体加速度センサが製造される。
まず、図３に示すように、基板本体１上に、基板本体１中のシリコンを熱酸化させることにより熱ＳｉＯ２膜からなる第１の酸化膜４８が形成される。続いて、第１の酸化膜４８上に、ＴＥＯＳ酸化膜が堆積されて第２の酸化膜４９が形成される。このＴＥＯＳ酸化膜は、ＴＥＯＳガスを用いたＣＶＤによって形成される。
続いて、第２の酸化膜４９の表面に溝３３ａが形成され、その溝３３ａ内に配線４１，４３，４５が形成される。続いて、その配線４１，４３，４５の表面上および露出している第２の酸化膜４９の表面上に窒化膜４７が形成され、その窒化膜４７が部分的に除去されて、窒化膜４７に窓あけ部４７ａおよび孔部４７ｂ，４７ｃが形成される。その結果、位置Ａ−Ａにおいては図４に示す構造が得られる。
続いて、このように形成された基板１上に、図５に示すように例えばシリコン酸化膜によって犠牲膜５１が形成される。続いて、支持部２５ａ，２３ｂを形成すべき犠牲膜５１の部分が選択的に除去されてアンカーホール部５１ａが形成され、残留している犠牲膜５１上およびアンカーホール部５１ａを介して露出した基板１上に、導電材料、例えばドープドポリシリコンによって薄膜層５３が形成される。
続いて、薄膜層５３が選択的に除去されてパターニングされ、その薄膜層５３の残留している部分によって質量体２１、梁２５および固定電極２３が形成される。このとき、その残留している部分のうちのアンカーホール部５１ａ内に嵌まり込んでいる部分が支持部２５ａ，２３ｂとなり、犠牲膜５１上に位置している部分が質量体２１、バネ部２５ｃ、結合部２５ｂおよび固定電極部２３ａとなる。続いて、犠牲膜５１がエッチング処理により除去されて、図１および図２に示す構造が得られる。
以上のように、本実施の形態によれば、熱収縮時において、第１および第２の両酸化膜４８，４９が互いに及ぼし合う応力が互いに逆向きになり、両者の応力が減殺し合うため、基台用の酸化膜３３と、その上に形成される窒化膜４７あるいはその窒化膜４７上に形成される犠牲膜５１との間に生じる応力差を低減でき、その結果、クラックの発生を防止できる。
また、基板本体３１中のシリコンを熱酸化させて第１の酸化膜４８を形成し、その上にＴＥＯＳ酸化膜を堆積して第２の酸化膜４９を形成するため、厚膜である酸化膜３３の形成工程において、第１の酸化膜４８のみによって酸化膜３３を形成する構成に比して、成膜に要する時間を短縮することができる。
２．実施の形態２
本実施の形態に係る基板１が前述の実施の形態１に係る基板１と実質的に異なる点は、酸化膜３３の構成および製法が異なる点のみである。このため、本実施の形態に係る基板１と実施の形態１に係る基板１との互いに対応する部分には、同一の参照符号を付し、その部分の説明は省略する。
本実施の形態に係る基板１では、図６に示すように、酸化膜３３が、基板本体３１上に形成された熱ＳｉＯ２膜からなる第１の酸化膜６１と、その第１の酸化膜６１上に堆積されて形成された高温酸化膜からなる第２の酸化膜６３とを備えている。第１の酸化膜６１の製法は、前述の第１の酸化膜４８と同様である。第２の酸化膜４９は、例えば、減圧、８５０℃のもとで、シラン系ガスを用いたＣＶＤによって高温酸化膜を堆積して形成される。
本実施の形態においても、酸化膜３３の膜厚は厚く、例えば２５０００Åに設定される。両酸化膜６１，６３の膜厚比は、任意に設定可能である。例えば、第１の酸化膜６１の膜厚と第２の酸化膜６３の膜厚との比が、７対３に設定される。
また、両酸化膜６１，６３を形成する熱ＳｉＯ２膜と高温酸化膜とは、熱収縮時に互いに逆向きの応力を及ぼし合い、互いの応力を減殺し合う関係にある。
これによって、本実施の形態においても、前述の実施の形態１とほぼ同様に、応力差低減および酸化膜３３の成膜工程の工期短縮が図れる。
また、第２の酸化膜６３がＴＥＯＳ酸化膜よりも絶縁性に優れた高温酸化膜によって形成されているため、より絶縁性の高い酸化膜３３を形成できる。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
【図面の簡単な説明】
図１は、本発明の実施の形態１に係る基板が用いられる半導体加速度センサの要部の構成を示す平面図である。
図２は、図１のＡ−Ａ断面を示す断面図である。
図３ないし図５は、図２に示す構造の製造工程を示す断面図である。
図６は、本発明の実施の形態２に係る基板が図１の半導体加速度センサに用いられた場合における図１のＡ−Ａ断面図である。
【図１】
2003012853.tif 000003
【図２】
2003012853.tif 000004
【図３】
2003012853.tif 000005
【図４】
2003012853.tif 000006
【図５】
2003012853.tif 000007
【図６】
2003012853.tif 000008
【国際調査報告】
2003012853.tif 000009
2003012853.tif 000010
2003012853.tif 000011