【手続補正書】
【提出日】平成30年4月11日(2018.4.11)
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正の内容】
【０００９】
上記目的を達成するため、本発明の信号処理装置は、
各サンプリング周期において順番に処理すべき複数のデータが離散的なアドレスの順番で記憶された第１のメモリ内から、複数サンプリング周期分のデータであって、前記第１のメモリ内の連続する複数のアドレスに記憶されている複数のデータをまとめて読み出すとともに、前記読み出された前記複数サンプリング周期分のデータを第２のメモリに書き込む第１のメモリコントローラと、
前記第２のメモリに書き込まれている前記複数サンプリング周期分のデータを、各サンプリング周期において処理すべき順番で処理する処理部と、
を具備することを特徴とする。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正の内容】
【００１０】
また、本発明の信号処理方法は、
装置が、
各サンプリング周期において順番に処理すべき複数のデータが離散的なアドレスの順番で記憶された第１のメモリ内から、複数サンプリング周期分のデータであって、前記第１のメモリ内の連続する複数のアドレスに記憶されている複数のデータをまとめて読み出すとともに、前記読み出された前記複数サンプリング周期分のデータを第２のメモリに書き込み、
前記第２のメモリに書き込まれている前記複数サンプリング周期分のデータを、各サンプリング周期において処理すべき順番で処理する、
ことを特徴とする。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正の内容】
【００１１】
本発明のプログラムは、
コンピュータに、
各サンプリング周期において順番に処理すべき複数のデータが離散的なアドレスの順番で記憶された第１のメモリ内から、複数サンプリング周期分のデータであって、前記第１のメモリ内の連続する複数のアドレスに記憶されている複数のデータをまとめて読み出すとともに、前記読み出された前記複数サンプリング周期分のデータを第２のメモリに書き込むステップと、
前記第２のメモリに書き込まれている前記複数サンプリング周期分のデータを、各サンプリング周期において処理すべき順番で処理するステップと、
を実行させることを特徴とする。
【手続補正４】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項１】
各サンプリング周期において順番に処理すべき複数のデータが離散的なアドレスの順番で記憶された第１のメモリ内から、複数サンプリング周期分のデータであって、前記第１のメモリ内の連続する複数のアドレスに記憶されている複数のデータをまとめて読み出すとともに、前記読み出された前記複数サンプリング周期分のデータを第２のメモリに書き込む第１のメモリコントローラと、
前記第２のメモリに書き込まれている前記複数サンプリング周期分のデータを、各サンプリング周期において処理すべき順番で処理する処理部と、
を備えた信号処理装置。
【請求項２】
前記第１のメモリコントローラは、前記処理部による前記複数サンプリング周期分のデータに対する処理を開始する前に、前記複数サンプリング周期分のデータをまとめて読み出すとともに、前記読み出された前記複数サンプリング周期分のデータを第２のメモリに書き込み、
前記処理部による前記複数サンプリング周期分のデータに対する処理が終了した後に、前記第２のメモリ内の前記処理された複数サンプル周期分のデータを読み出すとともに、前記読み出されたデータを前記第１のメモリ内の元のアドレスに書き込む第２のメモリコントローラを更に備える、
請求項１に記載の信号処理装置。
【請求項３】
前記第１のメモリは、離散的なアドレスの順番で複数のデータに対する読み出し及び書き込みを行うよりも、連続するアドレスの順番で前記複数のデータに対する読み出し及び書き込みを行う方がより高速に前記複数のデータに対する読み出し及び書き込みを行うことが可能なメモリであり、
前記第２のメモリは、離散的なアドレスの順番で複数のデータに対する読み出し及び書き込みを行った場合であっても、前記第１のメモリよりも高速に前記複数のデータに対する読み出し及び書き込みを行うことが可能なメモリである、
請求項１または２に記載の信号処理装置。
【請求項４】
前記処理部は、各サンプリング周期において、前記第１のメモリ内の離散的なアドレスの順番で記憶されている複数のデータを離散的なアドレスの順番に処理することで遅延処理を実行する、請求項１乃至３のいずれか一項に記載の信号処理装置。
【請求項５】
前記第１のメモリには、各サンプリング周期において順番に処理すべき複数のデータが離散的なアドレスの順番で記憶されており、かつ、各サンプリング周期に対応するデータが他のサンプリング周期に対応するデータに対してシフトされたアドレスに記憶されており、
前記処理部は、前記第１のメモリに記憶されたデータのアドレスを、サンプリング周期でシフトしながら、各サンプリング周期に対応して離散的に記憶されている複数のデータに対する読み込み及び書き込みを行うことで、各サンプリング周期に対応する遅延処理を実行する、請求項１乃至４のいずれか一項に記載の信号処理装置。
【請求項６】
前記第１のメモリは、リングバッファ形状に構成され、複数サンプリング周期それぞれに対応する複数のデータが記憶されている、請求項１乃至５のいずれか一項に記載の信号処理装置。
【請求項７】
前記第２のメモリは、前記複数サンプリング周期分のデータを、サンプリング周期毎に分割して記憶する複数のページエリアを備えた、請求項１乃至６のいずれか一項に記載の信号処理装置。
【請求項８】
前記処理部は、サンプリング周期毎に、前記第２のメモリ内の前記サンプリング周期に対応するページエリアにあるデータを読み出して処理し、前記処理されたデータを前記読み出したページエリアに書き込む、請求項７に記載の信号処理装置。
【請求項９】
前記信号処理装置は、前記第１のメモリを外付けとし、前記第２のメモリを内蔵した請求項１乃至８に記載の信号処理装置。
【請求項１０】
演奏データを入力する演奏操作子と、
前記第１のメモリおよび前記第２のメモリと、
前記演奏データに応じて楽音を形成する、前記請求項１乃至９のいずれかに記載の信号処理装置と、
を備える電子楽器。
【請求項１１】
装置が、
各サンプリング周期において順番に処理すべき複数のデータが離散的なアドレスの順番で記憶された第１のメモリ内から、複数サンプリング周期分のデータであって、前記第１のメモリ内の連続する複数のアドレスに記憶されている複数のデータをまとめて読み出すとともに、前記読み出された前記複数サンプリング周期分のデータを第２のメモリに書き込み、
前記第２のメモリに書き込まれている前記複数サンプリング周期分のデータを、各サンプリング周期において処理すべき順番で処理する、信号処理方法。
【請求項１２】
コンピュータに、
各サンプリング周期において順番に処理すべき複数のデータが離散的なアドレスの順番で記憶された第１のメモリ内から、複数サンプリング周期分のデータであって、前記第１のメモリ内の連続する複数のアドレスに記憶されている複数のデータをまとめて読み出すとともに、前記読み出された前記複数サンプリング周期分のデータを第２のメモリに書き込むステップと、
前記第２のメモリに書き込まれている前記複数サンプリング周期分のデータを、各サンプリング周期において処理すべき順番で処理するステップと、
を実行させるプログラム。