(57)【特許請求の範囲】
【請求項１】
直流プラスラインと直流マイナスラインとの間に、直流平滑コンデンサの荷電を放電消費するための放電抵抗と前記両ライン間の直流電圧が過電圧になった時にスイッチング動作するスイッチング素子とを直列に接続した回路を複数並列に接続し、過電圧保護動作及び直流電圧制御を行うようにし、前記複数の放電抵抗それぞれには、その全体で前記過電圧保護動作時に前記直流平滑コンデンサの荷電を放電消費するのに十分な容量を持たせたことを特徴とする車両用ブレーキチョッパ回路。
【請求項２】
前記複数並列に設けた回路それぞれに属する放電抵抗を一体化したことを特徴とする請求項１に記載の車両用ブレーキチョッパ回路。
【請求項３】
前記複数並列に設けた回路それぞれの放電抵抗とスイッチング素子との接続点それぞれにダイオードのアノードを接続し、前記ダイオードのカソードを前記放電抵抗の前記接続点とは反対側の端点に接続して当該ダイオードをフライホイールダイオードとし、前記ダイオードのカソードと前記スイッチング素子の前記接続点とは反対側の端点との間にコンデンサを接続して当該ダイオードと当該コンデンサとでスナバ回路を構成したことを特徴とする請求項１に記載の車両用ブレーキチョッパ回路。
【請求項４】
前記複数並列に設けた回路それぞれにおける放電抵抗とスイッチング素子との接続点それぞれに複数のダイオードそれぞれのアノードを接続し、前記複数のダイオードのカソードそれぞれを別の共通の抵抗を介して前記放電抵抗それぞれの前記接続点とは反対側の端点に接続し、前記複数のダイオードのカソードそれぞれの接続点を共通のコンデンサを介して前記スイッチング素子それぞれの前記接続点とは反対側の端点に接続して当該ダイオードそれぞれと当該共通のコンデンサとで複数のスナバ回路それぞれを構成したことを特徴とする請求項１に記載の車両用ブレーキチョッパ回路。
【請求項５】
前記複数並列に設けた回路の数をｎとし、前記別の共通の抵抗の抵抗値をRsとし、前記複数の放電抵抗それぞれの抵抗値をReとしたとき、前記別の共通の抵抗の抵抗値Rsを、Rs＝Re／（２×ｎ）に設定したことを特徴とする請求項４に記載の車両用ブレーキチョッパ回路。
【請求項６】
前記複数並列に設けた回路それぞれにおける放電抵抗とスイッチング素子との接続点それぞれに当該スイッチング素子のスナバ抵抗それぞれの一端を接続し、当該スナバ抵抗それぞれの他端を共通にして、共通のスナバコンデンサの一端に接続し、当該共通のスナバコンデンサの他端を前記スイッチング素子それぞれの前記接続点とは反対側の端点に接続してスイッチング素子それぞれに対するスナバ回路を構成したことを特徴とする請求項１に記載の車両用ブレーキチョッパ回路。
【請求項７】
直流プラスラインと直流マイナスラインとの間に直流平滑コンデンサと並列に挿入される車両用ブレーキチョッパ回路であって、
前記直流プラスラインに主放電抵抗の一端を接続し、当該主放電抵抗の他端に、複数に分割された複数の副放電抵抗の一端それぞれを並列に接続し、前記複数の副放電抵抗の他端それぞれに複数のスイッチング素子の一端それぞれを直列に接続し、前記複数のスイッチング素子の他端それぞれを前記直流マイナスラインに並列に接続し、過電圧保護動作及び直流電圧制御を行うようにし、前記主放電抵抗及び複数の副放電抵抗それぞれには、その全体で前記過電圧保護動作時に前記直流平滑コンデンサの荷電を放電消費するのに十分な容量を持たせたことを特徴とする車両用ブレーキチョッパ回路。
【請求項８】
前記複数の副放電抵抗とスイッチング素子との接続点それぞれに複数のダイオードそれぞれのアノードを接続し、前記複数のダイオードのカソードそれぞれを共通にして前記直流プラスラインに接続し、前記複数のダイオードのカソードそれぞれの接続点を共通のコンデンサを介して前記直流マイナスラインに接続して当該ダイオードそれぞれと当該共通のコンデンサとで複数のスナバ回路それぞれを構成したことを特徴とする請求項７に記載の車両用ブレーキチョッパ回路。
【請求項９】
前記複数の放電抵抗とスイッチング素子との接続点それぞれに複数のダイオードそれぞれのアノードを接続し、前記複数のダイオードのカソードそれぞれを別の共通の抵抗を介して前記直流プラスラインに接続し、前記複数のダイオードのカソードそれぞれの接続点を共通のコンデンサを介して前記直流マイナスラインに接続して当該ダイオードそれぞれと当該共通のコンデンサとで複数のスナバ回路それぞれを構成したことを特徴とする請求項７に記載の車両用ブレーキチョッパ回路。
【請求項１０】
前記放電抵抗の分割個数をｎ個とし、前記別の共通の抵抗の抵抗値をRsとし、前記主放電抵抗の抵抗値をReoとしたときに、前記別の共通の抵抗の抵抗値Rsを、Rs＝Reo／２に設定したことを特徴とする請求項９に記載の車両用ブレーキチョッパ回路。
【請求項１１】
直流プラスラインと直流マイナスラインとの間に、切換えスイッチと直流平滑コンデンサの荷電を放電消費するための放電抵抗と前記両ライン間の直流電圧が過電圧になった時にスイッチング動作するスイッチング素子とを直列に接続した回路を複数並列に接続し、過電圧保護動作及び直流電圧制御を行うようにし、前記複数の放電抵抗それぞれには、その全体で前記過電圧保護動作時に前記直流平滑コンデンサの荷電を放電消費するのに十分な容量を持たせたことを特徴とする車両用ブレーキチョッパ回路。
【請求項１２】
前記複数の副放電抵抗とスイッチング素子との間それぞれに切換えスイッチを挿入したことを特徴とする請求項７に記載の車両用ブレーキチョッパ回路。
【請求項１３】
直流プラスラインと直流マイナスラインとの間に、放電抵抗とこれに各一端が共通に接続される２つスイッチング素子とを挿入し、前記２つのスイッチング素子それぞれのオン／オフ位相に位相差を設けたことを特徴とする車両用ブレーキチョッパ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、車両用ブレーキチョッパ回路に関する。
【０００２】
【従来の技術】
従来の車両制御システムを図１２に示している。この従来の車両制御システムにおいて、Kpは架線、Ｐはこの架線から電力を取り込むためのパンタグラフ、HBは高速度遮断器、LSはサージ電流を抑制する直流平滑リアクトル、Fcは直流平滑コンデンサ、OVTはブレーキチョッパ回路である。このブレーキチョッパ回路OVTは、放電抵抗Reとスイッチング素子Soから構成されている。SYは架線電流をアースする車輪、Raはレール、INVは三相ＰＷＭインバータ、ＭはこのＰＷＭインバータINVにより駆動される車両駆動用の誘導電動機である。そしてＰは直流プラスライン、Ｎは直流マイナスラインを示している。さらに、１０１はブレーキチョッパ回路OVTに対する制御装置（O-CONT）であり、１０２はＰＷＭインバータINVに対する制御装置（V-CONT）である。
【０００３】
ＰＷＭインバータINVは、直流電圧Vpnを電圧源とし、誘導電動機Ｍに可変周波数、可変電圧の交流電力を供給して車両を駆動する。一方、ブレーキチョッパ回路OVTは、直流電圧Vpnが保護電圧レベルまで急上昇した場合に、スイッチング素子Soをターンオンして放電抵抗Reを介してコンデンサFcの電荷を放電し、直流電圧Vpnを０Ｖまで下げる動作をする。また、誘導電動機Ｍの回生エネルギによって直流電圧Vpnが上昇する場合、スイッチング素子Soをチョッパ動作させ、電圧Vpnが常時一定になるように動作する。
【０００４】
【発明が解決しようとする課題】
ところが、このような従来の車両制御システムでは、近年、誘導電動機を含む主回路が高速輸送に伴って大容量化が進むにしたがい、次のような問題点が発生している。すなわち、誘導電動機Ｍの回生エネルギも大きくなり、ブレーキチョッパ回路OVTのスイッチング素子を並列接続で使用するようになってきている。その結果、スイッチング素子Soの電気特性に個体差がある場合、スイッチング素子電流にアンバランスが発生し、最悪の場合には素子破壊をもたらすことがある。これを防止するためには、並列素子の電気特性を厳密に合わせる（ペアリングする）必要性がある。
【０００５】
図１３はスイッチング素子So1，So2を２回路、並列構成した従来のブレーキチョッパ回路OVTを示している。この回路において、So1，So2の素子特性が同じであれば、電流関係は、
【数１】
0003792964.tif 000002
となり、スイッチング素子So1，So2を流れる電流IS1，IS2は等しい。しかしながら、通常、スイッチング素子のコレクタＣ−エミッタＥ間には、導通状態で電圧効果Vce(sut)が発生する。この電圧Vce(sut)は素子によって異なる値を持ち、厳密に一致させることは困難である。
【０００６】
図１４は電圧降下値Vce(sut)と素子電流Iceとの関係例を示している。ここでは、スイッチング素子So1，So2の特性を例にしている。図１３に示したように、スイッチング素子So1，So2は並列接続しているので、スイッチング素子それぞれの電圧降下値は等しくVonである。図１４に示すように、同じVonとなる素子電流Iceは、素子の特性差により異なった電流値Is1，Is2となり、素子電流にアンバランスが発生するのである。
【０００７】
本発明はこのような従来の問題点に鑑みてなされたもので、素子電流のアンバランスに影響を受けない車両用ブレーキチョッパ回路を提供することを目的とする。
【０００８】
本発明はまた、複数に分割したチョッパ回路それぞれに切換えスイッチを設け、いずれかのスイッチング素子が破壊されてもそれを含む回路を切り離し、健全な回路だけで車両の運行を可能にする車両用ブレーキチョッパ回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１の発明の車両用ブレーキチョッパ回路は、直流プラスラインと直流マイナスラインとの間に、直流平滑コンデンサの荷電を放電消費するための放電抵抗と前記両ライン間の直流電圧が過電圧になった時にスイッチング動作するスイッチング素子とを直列に接続した回路を複数並列に接続し、過電圧保護動作及び直流電圧制御を行うようにし、前記複数の放電抵抗それぞれには、その全体で前記過電圧保護動作時に前記直流平滑コンデンサの荷電を放電消費するのに十分な容量を持たせたことを特徴とするものである。
【００１０】
請求項１の発明の車両用ブレーキチョッパ回路では、スイッチング素子の個体差があってもそれぞれのスイッチング素子にそれに直列に接続されている放電抵抗の抵抗値により決定される電流が流れる。したがって、スイッチング素子に個体差があっても問題がなく、煩雑な素子選別の要求が緩和され、簡単にブレーキチョッパ容量増加が可能である。
【００１１】
請求項２の発明は、請求項１の車両用ブレーキチョッパ回路において、前記複数並列に設けた回路それぞれに属する放電抵抗を一体化したものであり、放電抵抗の小型化、抵抗特性の均一化が図れて、各スイッチング素子の電流分担を良好にできる。
【００１２】
請求項３の発明は、請求項１の車両用ブレーキチョッパ回路において、前記複数並列に設けた回路それぞれの放電抵抗とスイッチング素子との接続点それぞれにダイオードのアノードを接続し、前記ダイオードのカソードを前記放電抵抗の前記接続点とは反対側の端点に接続して当該ダイオードをフライホイールダイオードとし、前記ダイオードのカソードと前記スイッチング素子の前記接続点とは反対側の端点との間にコンデンサを接続して当該ダイオードと当該コンデンサとでスナバ回路を構成したものである。
【００１３】
請求項４の発明は、請求項１の車両用ブレーキチョッパ回路において、前記複数並列に設けた回路それぞれにおける放電抵抗とスイッチング素子との接続点それぞれに複数のダイオードそれぞれのアノードを接続し、前記複数のダイオードのカソードそれぞれを別の共通の抵抗を介して前記放電抵抗それぞれの前記接続点とは反対側の端点に接続し、前記複数のダイオードのカソードそれぞれの接続点を共通のコンデンサを介して前記スイッチング素子それぞれの前記接続点とは反対側の端点に接続して当該ダイオードそれぞれと当該共通のコンデンサとで複数のスナバ回路それぞれを構成したものである。
【００１４】
請求項５の発明は、請求項４の車両用ブレーキチョッパ回路において、前記複数並列に設けた回路の数をｎとし、前記別の共通の抵抗の抵抗値をRsとし、前記複数の放電抵抗それぞれの抵抗値をReとしたとき、前記別の共通の抵抗の抵抗値Rsを、Rs＝Re／（２×ｎ）に設定したものである。
【００１５】
請求項３〜５の発明の車両用ブレーキチョッパ回路では、同じダイオードを各スイッチング素子のフライホイールダイオード、スナバ回路のダイオードとして利用することができ、回路構成の簡素化が図れ、また各スイッチング素子がオン／オフしたときに発生する過電圧を合理的な回路で抑制することができる。
【００１６】
請求項６の発明は、請求項１の車両用ブレーキチョッパ回路において、前記複数並列に設けた回路それぞれにおける放電抵抗とスイッチング素子との接続点それぞれに当該スイッチング素子のスナバ抵抗それぞれの一端を接続し、当該スナバ抵抗それぞれの他端を共通にして、共通のスナバコンデンサの一端に接続し、当該共通のスナバコンデンサの他端を前記スイッチング素子それぞれの前記接続点とは反対側の端点に接続してスイッチング素子それぞれに対するスナバ回路を構成したものであり、複数のスイッチング素子に対するスナバ回路の抵抗とコンデンサとを共通化することにより回路構成の簡素化が図れ、また各スイッチング素子がオン／オフしたときに発生する過電圧を合理的な回路で抑制することができる。
【００１７】
請求項７の発明は、直流プラスラインと直流マイナスラインとの間に直流平滑コンデンサと並列に挿入される車両用ブレーキチョッパ回路であって、前記直流プラスラインに主放電抵抗の一端を接続し、当該主放電抵抗の他端に、複数に分割された複数の副放電抵抗の一端それぞれを並列に接続し、前記複数の副放電抵抗の他端それぞれに複数のスイッチング素子の一端それぞれを直列に接続し、前記複数のスイッチング素子の他端それぞれを前記直流マイナスラインに並列に接続し、過電圧保護動作及び直流電圧制御を行うようにし、前記主放電抵抗及び複数の副放電抵抗それぞれには、その全体で前記過電圧保護動作時に前記直流平滑コンデンサの荷電を放電消費するのに十分な容量を持たせたことを特徴とするものである。
【００１８】
請求項７の発明の車両用ブレーキチョッパ回路では、スイッチング素子の個体差があってもそれぞれのスイッチング素子にそれに直列に接続されている放電抵抗の抵抗値により決定される電流が流れる。したがって、スイッチング素子に個体差があっても問題がなく、煩雑な素子選別の要求が緩和され、簡単にブレーキチョッパ容量増加が可能である。
【００１９】
加えて、主放電抵抗に対して複数の副放電抵抗を並列に接続し、各幅放電抵抗にスイッチング素子それぞれを直列に接続する構成により、主放電抵抗に対して各副放電抵抗を十分小さい抵抗値に設定することができ、放電抵抗全体としての小型化が図れる。
【００２０】
請求項８の発明は、請求項７の車両用ブレーキチョッパ回路において、前記複数の副放電抵抗とスイッチング素子との接続点それぞれに複数のダイオードそれぞれのアノードを接続し、前記複数のダイオードのカソードそれぞれを共通にして前記直流プラスラインに接続し、前記複数のダイオードのカソードそれぞれの接続点を共通のコンデンサを介して前記直流マイナスラインに接続して当該ダイオードそれぞれと当該共通のコンデンサとで複数のスナバ回路それぞれを構成したものである。
【００２１】
請求項９の発明は、請求項７の車両用ブレーキチョッパ回路において、前記複数の放電抵抗とスイッチング素子との接続点それぞれに複数のダイオードそれぞれのアノードを接続し、前記複数のダイオードのカソードそれぞれを別の共通の抵抗を介して前記直流プラスラインに接続し、前記複数のダイオードのカソードそれぞれの接続点を共通のコンデンサを介して前記直流マイナスラインに接続して当該ダイオードそれぞれと当該共通のコンデンサとで複数のスナバ回路それぞれを構成したものである。
【００２２】
請求項１０の発明は、請求項９の車両用ブレーキチョッパ回路において、前記放電抵抗の分割個数をｎ個とし、前記別の共通の抵抗の抵抗値をRsとし、前記主放電抵抗の抵抗値をReoとしたときに、前記別の共通の抵抗の抵抗値Rsを、Rs＝Reo／２に設定したものである。
【００２３】
請求項８〜１０の発明の車両用ブレーキチョッパ回路では、同じダイオードを各スイッチング素子のフライホイールダイオード、スナバ回路のダイオードとして利用することができ、回路構成の簡素化が図れ、また各スイッチング素子がオン／オフしたときに発生する過電圧を合理的な回路で抑制することができる。
【００２４】
請求項１１の発明の車両用ブレーキチョッパ回路は、直流プラスラインと直流マイナスラインとの間に、切換えスイッチと直流平滑コンデンサの荷電を放電消費するための放電抵抗と前記両ライン間の直流電圧が過電圧になった時にスイッチング動作するスイッチング素子とを直列に接続した回路を複数並列に接続し、過電圧保護動作及び直流電圧制御を行うようにし、前記複数の放電抵抗それぞれには、その全体で前記過電圧保護動作時に前記直流平滑コンデンサの荷電を放電消費するのに十分な容量を持たせたことを特徴とするものである。
【００２５】
請求項１２の発明は、請求項７の車両用ブレーキチョッパ回路において、前記複数の副放電抵抗とスイッチング素子との間それぞれに切換えスイッチを挿入したものである。
【００２６】
請求項１１又は１２の発明の車両用ブレーキチョッパ回路では、通常動作時には各切換えスイッチを閉じて過電圧保護、直流電圧制御の動作を各放電抵抗、スイッチング素子により行う。そしていずれかのスイッチング素子に故障が発生した場合には、その回路の切換えスイッチを開放することによって他から切り離し、他の健全な放電抵抗とスイッチング素子の回路により運転を継続する。
【００２７】
請求項１３の発明の車両用ブレーキチョッパ回路は、直流プラスラインと直流マイナスラインとの間に、放電抵抗とこれに各一端が共通に接続される２つスイッチング素子とを挿入し、前記２つのスイッチング素子それぞれのオン／オフ位相に位相差を設けたものである。
【００２８】
請求項１３の発明の車両用ブレーキチョッパ回路では、２つのスイッチング素子それぞれのオンタイミングをずらし、かつオン期間を等しくする制御により各スイッチング素子の損失負担の平衡を保ち、負荷分担を均一化する。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態を図に基づいて詳説する。図１は本発明の車両用ブレーキチョッパ回路OVTの第１の実施の形態の構成を示している。この第１の実施の形態の車両用ブレーキチョッパ回路OVTは、図１２に示した一般的な車両制御システムにおける車両用ブレーキチョッパ回路OVTに置き換えられるべきものである（以下のすべての実施の形態についても同様である）。
【００３０】
図１に示した車両用ブレーキチョッパ回路において、Re1，Re2，Reiは複数ｎ（ｎは２以上の整数）に分割された放電抵抗、So1，So2は上記の抵抗Re1，Re2と直列に接続されたスイッチング素子である。ただし、ここではSo1，So2の２個のスイッチング素子を示してあるが、これは上述したｎ個並列に設置される場合、放電抵抗Reiに対してスイッチング素子Soiが直列に接続されることになる。なお、以下の説明では、説明の簡略化のためにｎ＝２とした場合について説明する。
【００３１】
この車両用ブレーキチョッパ回路OVTでは、直流電圧Vpnが保護電圧レベルまで急上昇した場合に、スイッチング素子So1，So2をターンオンして放電抵抗Re1，Re2を介してコンデンサFcの電荷を放電し、直流電圧Vpnを０Ｖまで下げる動作をする。また、誘導電動機Ｍの回生エネルギによって直流電圧Vpnが上昇する場合、スイッチング素子So1，So2をチョッパ動作させ、電圧Vpnが常時一定になるように動作する。
【００３２】
ここで、直流プラスラインＰ、直流マイナスラインＮの間の直流電圧をVpnとし、各スイッチング素子So1，So2の電圧降下をVon1，Von2とすると、各放電抵抗Re1，Re2には、次のような電流が流れる。
【００３３】
【数２】
0003792964.tif 000003
この数２式において、直流電圧Vpnに対して電圧降下値Von1，Von2は非常に小さい値となるため、スイッチング素子So1，So2に流れる電流IS1，IS2はほとんど放電抵抗Re1，Re2の値で決定される。したがって、異なる特性のスイッチング素子を使用しても電流アンバランスに問題が起こらず、負荷分担が均一化する。
【００３４】
次に、本発明の第２の実施の形態の車両用ブレーキチョッパ回路OVTについて、図２に基づいて説明する。なお、図２において、図１に示した第１の実施の形態の回路要素と共通するものには同一の符号を用いて説明する。
【００３５】
図２に示す第２の実施の形態の車両用ブレーキチョッパ回路OVTでは、２分割した放電抵抗Re1，Re2を一体形の抵抗器で構成し、その中点を直流回路のプラスラインＰに接続する。これにより、回路的には図１に示したものと同じであるが、放電抵抗Re1，Re2を一体化することにより、放電抵抗全体の外形を小型化でき、また放電抵抗Re1，Re2の抵抗値、特性を均一化でき、より良好な電流分担が実現できる。
【００３６】
なお、この第２の実施の形態においても一体化した抵抗器を抵抗値によりｎ等分し、それぞれの分点にｎ個のスイッチング素子So1，So2，…，Sonを接続する構成とすることができる。
【００３７】
次に、本発明の第３の実施の形態を図３に基づいて説明する。なお、図３において、図１に示した第１の実施の形態の回路要素と共通するものには同一の符号を用いて説明する。
【００３８】
図３に示す第３の実施の形態の車両用ブレーキチョッパ回路OVTにおいて、DS1,DS2，DSiはダイオードであり、ダイオードDS1のアノードは放電抵抗Re1とスイッチング素子So1のコレクタＣとの接続点に接続してあり、同様にダイオードDS2のアノードは放電抵抗Re2とスイッチング素子So2のコレクタＣとの接続点に接続してある。そしてｎ個の回路まで一般化する場合、ダイオードDSi（ｉ＝１，２，…，ｎ）のアノードが放電抵抗Reiとスイッチング素子SoiのコレクタＣとの接続点に接続されることになる。なお、説明の簡略化のために、以下では放電抵抗、スイッチング素子の直列回路が２回路並列に設けられている場合について説明する。
【００３９】
ダイオードDS1，DS2の各カソードは直流回路のＰ電位に接続すると共に、スナバコンデンサCsの一端に接続する。スナバコンデンサCsの他端はスイッチング素子So1，So2の各エミッタ接続点に接続する。
【００４０】
これにより、スイッチング素子So1，So2が電流遮断した場合には、放電抵抗Re1，Re2の内部インダクタンス分や回路インダクタンス分に蓄積されたエネルギは、ダイオードDS1，DS2を介してスナバコンデンサCsに流入してインダクタンス回路のサージ電圧を抑制することができる。
【００４１】
次に、本発明の第４の実施の形態を、図４に基づいて説明する。なお、図４において、図３に示した第３の実施の形態の回路要素と共通するものには同一の符号を用いて説明する。
【００４２】
図４に示す第４の実施の形態の車両用ブレーキチョッパ回路OVTにおいて、RsはスナバコンデンサCsの放電抵抗であり、ダイオードDS1，DS2のカソード接続点と直流プラスラインＰとの間に挿入されている。これにより、スイッチング素子So1，So2が電流遮断した時にスナバコンデンサCsの電圧が跳ね上がり、直流回路Ｐ−Ｎ間の電圧との間で配線インダクタンスを介して振動電流が流れるのを防止することができる。
【００４３】
この第４の実施の形態では、スナバコンデンサCsの放電抵抗Rsを次のように設定することにより最適化が図れる。放電抵抗Re1，Re2の内部インダクタンスの影響でスイッチング素子So1，So2が電流遮断したときにサージ電圧（ΔVp＋Vpn）が発生する。サージ分の電圧ΔVpは、
【数３】
0003792964.tif 000004
となる。ここで、ΔVpをVpn／２に選定すると、スイッチング素子の利用率が良くなる。また、Re1＝Re2として、
【数４】
0003792964.tif 000005
とし、Rsを求めると、
【数５】
0003792964.tif 000006
となり、最適化して使用することができる。
【００４４】
上記の説明では２回路並列の場合について説明したが、ｎ回路並列の場合には、一般化して、
【数６】
0003792964.tif 000007
として同様に最適化することができる。
【００４５】
次に、本発明の第５の実施の形態を、図５に基づいて説明する。なお、図５において、図１に示した第１の実施の形態の回路要素と共通するものには同一の符号を用いて説明する。
【００４６】
図５に示す第５の実施の形態の車両用ブレーキチョッパ回路OVTにおいて、RS1，RS2はスイッチング素子So1，So2のスナバ抵抗であり、共通のスナバコンデンサCsに各一端が接続され、スナバ抵抗RS1，RS2の各他端は放電抵抗とスイッチング素子との直列接続点それぞれに接続されている。これにより、第５の実施の形態では、スイッチング素子So1，So2それぞれの電流遮断時に発生する過電圧をスナバ抵抗RS1，RS2と共通のスナバコンデンサCsで抑制することができる。
【００４７】
次に、本発明の第６の実施の形態を、図６に基づいて説明する。なお、図６において、図１及び図３に示した回路と共通する要素には同一の符号を用いて示している。
【００４８】
図６に示す第６の実施の形態の車両用ブレーキチョッパ回路では、直流プラスラインＰに主放電抵抗Re10の一端を接続し、この主放電抵抗Re10の他端に、複数に分割された複数ｎの副放電抵抗Re11，Re12，…の一端それぞれを並列に接続している。そしてこれらの複数の副放電抵抗Re11，Re12，…の他端それぞれに複数のスイッチング素子So1，So2，…の一端それぞれを直列に接続し、複数のスイッチング素子の他端それぞれを直流マイナスラインＮに並列に接続している。副放電抵抗Re11，Re12，…は同じ抵抗値RXのもので構成し、その抵抗値RXは主放電抵抗Re10の抵抗値RYよりも十分に小さいものとする。
【００４９】
これにより、図１に示した第１の実施の形態で用いた放電抵抗Re1，Re2，…と比較して、副放電抵抗Re11，Re12，…と主放電抵抗Re10との抵抗全体を小型化することができる。
【００５０】
なお、この第６の実施の形態において、ｎ＝２として２並列回路構成とし、スイッチング素子So1，So2にはそれぞれ電流IS1，IS2が流れていて、スイッチング素子So1の両端にはVon1、スイッチング素子So2の両端にはVon2の各素子特性による電圧降下が発生しているものとする。この場合、各部に流れる電流は次のように表わされる。
【００５１】
【数７】
0003792964.tif 000008
この数７式より、IS1は次の数８式のように表わされる。ただし、ΔVon＝Von1-Von2である。
【００５２】
【数８】
0003792964.tif 000009
数８式において、第１項は分担電流の中心値であり、第２項はアンバランス電流を示している。数７式から、これらの比を求めると、アンバランス率Ｋを求めることができる。
【００５３】
【数９】
0003792964.tif 000010
ここで、値としてΔVonは１Ｖ、Vpn＝１５００Ｖ、Re10＝５Ω程度を仮定し、Ｋを０．０１（１％）以下に抑えるRXを求めると、副放電抵抗Re11，Re12の値RXは０．３５Ω程度と小さい値でよく、副放電抵抗Re11，Re12の抵抗値RXを小さくすれば良好な電流分担が得られる。
【００５４】
次に、本発明の第７の実施の形態を、図７に基づいて説明する。図７に示す第７の実施の形態の車両用ブレーキチョッパ回路OVTは図３に示した第３の実施の形態の構成と図６に示した第６の実施の形態の構成とを組み合わせた点に特徴がある。なお、図７において、図３及び図６に示した各実施の形態の回路要素と共通するものには同一の符号を付して示してある。
【００５５】
DS1,DS2，DSiはダイオードであり、ダイオードDS1のアノードは副放電抵抗Re11とスイッチング素子So1のコレクタ接続点に接続してあり、同様にダイオードDS2のアノードは副放電抵抗Re12とスイッチング素子So2のコレクタ接続点に接続してある。そしてｎ個の回路まで一般化する場合、ダイオードDSi（ｉ＝１，２，…，ｎ）のアノードが放電抵抗Re1iとスイッチング素子Soiのコレクタ接続点に接続されることになる。ダイオードDS1，DS2の各カソードは直流回路のＰ電位に接続すると共に、スナバコンデンサCsの一端に接続する。スナバコンデンサCsの他端はスイッチング素子So1，So2，…の各エミッタ接続点に接続する。
【００５６】
これにより、第３の実施の形態と同様に、スイッチング素子So1，So2，…が電流遮断した場合には、放電抵抗Re11，Re12，…の内部インダクタンス分や回路インダクタンス分に蓄積されたエネルギは、ダイオードDS1，DS2，…を介してスナバコンデンサCsに流入してインダクタンス回路のサージ電圧を抑制することができる。加えて、第６の実施の形態と同様に、副放電抵抗Re11，Re12，…と主放電抵抗Re10との抵抗全体を小型化することができる。
【００５７】
次に、本発明の第８の実施の形態を、図８に基づいて説明する。図８に示す第８の実施の形態の車両用ブレーキチョッパ回路OVTは図４に示した第４の実施の形態の構成と図６に示した第６の実施の形態の構成とを組み合わせた点に特徴がある。なお、図８において、図４及び図６に示した各実施の形態の回路要素と共通するものには同一の符号を付して示してある。
【００５８】
DS1,DS2，DSiはダイオードであり、ダイオードDS1のアノードは副放電抵抗Re11とスイッチング素子So1のコレクタ接続点に接続してあり、同様にダイオードDS2のアノードは副放電抵抗Re12とスイッチング素子So2のコレクタ接続点に接続してある。そしてｎ個の回路まで一般化する場合、ダイオードDSi（ｉ＝１，２，…，ｎ）のアノードが放電抵抗Re1iとスイッチング素子SoiのコレクタＣとの接続点に接続されることになる。RsはスナバコンデンサCsの放電抵抗であり、ダイオードDS1，DS2，…のカソード接続点と直流プラスラインＰとの間に挿入されている。
【００５９】
これにより、第４の実施の形態と同様にスイッチング素子So1，So2，…が電流遮断した時にスナバコンデンサCsの電圧が跳ね上がり、直流回路Ｐ−Ｎ間の電圧との間で配線インダクタンスを介して振動電流が流れるのを防止することができる。また、第６の実施の形態と同様に、副放電抵抗Re11，Re12，…と主放電抵抗Re10との抵抗全体を小型化することができる。
【００６０】
この第８の実施の形態では、スナバコンデンサCsの放電抵抗Rsを次のように設定することにより最適化が図れる。なお、以下の説明では、ｎ＝２の場合について説明する。主放電抵抗Re10、副放電抵抗Re11，Re12の内部インダクタンスの影響でスイッチング素子So1，So2が電流遮断したときにサージ電圧（ΔVp＋Vpn）が発生する。サージ分の電圧ΔVpは、
【数１０】
0003792964.tif 000011
となる。ここで、ΔVpをVpn／２に選定すると、スイッチング素子の利用率が良くなる。そして、
【数１１】
0003792964.tif 000012
とし、Rsを求めると、
【数１２】
0003792964.tif 000013
となり、最適化して使用することができる。
【００６１】
上記の説明では２回路並列の場合について説明したが、ｎ（≧３）回路並列の場合にも、同じ式で求めることができる。
【００６２】
次に、本発明の第９の実施の形態を、図９に基づいて説明する。第９の実施の形態の車両用ブレーキチョッパ回路OVTは、図１に示した第１の実施の形態に対して、放電抵抗とスイッチング素子とを直列に接続したブレーキチョッパ回路それぞれに切換えスイッチSW1，SW2，…を挿入した点に特徴がある。なお、図９において、図１に示した第１の実施の形態と共通する回路要素には同一の符号を付して示してある。
【００６３】
この第９の実施の形態の車両用ブレーキチョッパ回路OVTでは、通常時には第１の実施の形態と同様に動作し、直流電圧Vpnが保護電圧レベルまで急上昇した場合に、スイッチング素子So1，So2，…をターンオンして放電抵抗Re1，Re2，…を介してコンデンサFcの電荷を放電し、直流電圧Vpnを０Ｖまで下げる動作をする。また、誘導電動機Ｍの回生エネルギによって直流電圧Vpnが上昇する場合、スイッチング素子So1，So2，…をチョッパ動作させ、電圧Vpnが常時一定になるように動作する。
【００６４】
そして放電抵抗Re1，Re2，…、スイッチング素子So1，So2，…のいずれかに故障が発生した場合、故障したブレーキチョッパ回路の切換えスイッチを開放することによりその回路を切り離し、健全なブレーキチョッパ回路だけで運転を継続する。これにより、回路要素が故障しても継続して車両の運転が継続できる。
【００６５】
次に、本発明の第１０の実施の形態を、図１０に基づいて説明する。この実施の形態の車両用ブレーキチョッパ回路OVTは、図６に示した第６の実施の形態に対して、放電抵抗とスイッチング素子とを直列に接続したブレーキチョッパ回路それぞれに切換えスイッチSW1，SW2，…を挿入した点に特徴がある。なお、図１０において、図６に示した第６の実施の形態と共通する回路要素には同一の符号を付して示してある。
【００６６】
この第１０の実施の形態の車両用ブレーキチョッパ回路OVTでは、通常時には第６の実施の形態と同様に動作し、直流電圧Vpnが保護電圧レベルまで急上昇した場合に、スイッチング素子So1，So2，…をターンオンして主放電抵抗Re10と副放電抵抗Re11，Re12，…を介してコンデンサFcの電荷を放電し、直流電圧Vpnを０Ｖまで下げる動作をする。また、誘導電動機Ｍの回生エネルギによって直流電圧Vpnが上昇する場合、スイッチング素子So1，So2，…をチョッパ動作させ、電圧Vpnが常時一定になるように動作する。
【００６７】
そして副放電抵抗Re11，Re12，…、スイッチング素子So1，So2，…のいずれかに故障が発生した場合、故障したブレーキチョッパ回路の切換えスイッチを開放することによりその回路を切り離し、健全なブレーキチョッパ回路だけで運転を継続する。これにより、回路要素が故障しても継続して車両の運転が継続できる。
【００６８】
次に、本発明の第１１の実施の形態の車両用ブレーキチョッパ回路を、図１１に基づいて説明する。この実施の形態において、主回路には図１３に示した従来例と同様のものを使用する。そして図１１に示すように、ブレーキチョッパ回路OVTのオン期間S1において、２つのスイッチング素子So1，So2のオンタイミングGso1，Gso2をずらし、かつオン期間T1を等しくする制御を行う。
【００６９】
これにより各スイッチング素子So1，So2のスイッチング損失負担の平衡を保ち、負荷分担を均一化することができる。
【００７０】
【発明の効果】
以上のように請求項１の発明によれば、スイッチング素子の個体差があってもそれぞれのスイッチング素子にそれに直列に接続されている放電抵抗の抵抗値により決定される電流が流れ、スイッチング素子に個体差があっても問題がなく、煩雑な素子選別の要求が緩和され、簡単にブレーキチョッパ容量増加が可能である。
【００７１】
請求項２の発明によれは、請求項１の発明の効果に加えて、複数並列に設けたブレーキチョッパ回路それぞれに属する放電抵抗を一体化したので、放電抵抗の小型化、抵抗特性の均一化ができ、また各スイッチング素子の電流分担を良好にできる。
【００７２】
請求項３の発明によれば、請求項１の発明の効果に加えて、複数並列に設けた回路それぞれの放電抵抗とスイッチング素子との接続点それぞれにダイオードのアノードを接続し、ダイオードのカソードを放電抵抗の接続点とは反対側の端点に接続して当該ダイオードをフライホイールダイオードとし、ダイオードのカソードとスイッチング素子の接続点とは反対側の端点との間にコンデンサを接続して当該ダイオードと当該コンデンサとでスナバ回路を構成したので、各スイッチング素子の電流遮断時に発生する過電圧を効果的に抑制することができる。
【００７３】
請求項４の発明によれば、請求項１の発明の効果に加えて、複数並列に設けた回路それぞれにおける放電抵抗とスイッチング素子との接続点それぞれに複数のダイオードそれぞれのアノードを接続し、複数のダイオードのカソードそれぞれを別の共通の抵抗を介して放電抵抗それぞれの接続点とは反対側の端点に接続し、複数のダイオードのカソードそれぞれの接続点を共通のコンデンサを介してスイッチング素子それぞれの接続点とは反対側の端点に接続して当該ダイオードそれぞれと当該共通のコンデンサとで複数のスナバ回路それぞれを構成したので、スナバコンデンサと直流回路との間での電圧振動を効果的に抑制することができる。
【００７４】
請求項５の発明によれば、請求項４の発明の効果に加えて、複数並列に設けた回路の数をｎとし、別の共通の抵抗の抵抗値をRsとし、複数の放電抵抗それぞれの抵抗値をReとしたとき、別の共通の抵抗の抵抗値RsをRs＝Re／（２×ｎ）に設定したので、スナバ抵抗を最適化することができ、スイッチング素子の利用率を高くできる。
【００７５】
請求項６の発明によれば、請求項１の発明の効果に加えて、複数のスイッチング素子に対するスナバ回路の抵抗とコンデンサとを共通化することにより回路構成の簡素化が図れ、また各スイッチング素子がオン／オフしたときに発生する過電圧を合理的な回路で抑制することができる。
【００７６】
請求項７の発明によれば、スイッチング素子の個体差があってもそれぞれのスイッチング素子にそれに直列に接続されている放電抵抗の抵抗値により決定される電流が流れ、スイッチング素子に個体差があっても問題がなく、煩雑な素子選別の要求が緩和され、簡単にブレーキチョッパ容量増加が可能であり、その上、必要な放電抵抗のみを分割配置することにより、放電抵抗全体の小型化が図れる。
【００７７】
請求項８の発明によれば、請求項７の発明の効果に加えて、スイッチング素子電流遮断時に発生する過電圧を効果的に抑制することができる。
【００７８】
請求項９の発明によれば、請求項７の発明の効果に加えて、複数の放電抵抗とスイッチング素子との接続点それぞれに複数のダイオードそれぞれのアノードを接続し、複数のダイオードのカソードそれぞれを別の共通の抵抗を介して直流プラスラインに接続し、複数のダイオードのカソードそれぞれの接続点を共通のコンデンサを介して直流マイナスラインに接続して当該ダイオードそれぞれと当該共通のコンデンサとで複数のスナバ回路それぞれを構成したので、スナバコンデンサと直流回路との間での電圧振動を効果的に抑制することができる。
【００７９】
請求項１０の発明によれば、請求項９の発明の効果に加えて、放電抵抗の分割個数をｎ個とし、別の共通の抵抗の抵抗値をRsとし、主放電抵抗の抵抗値をReoとしたときに、別の共通の抵抗の抵抗値RsをRs＝Reo／２に設定したので、スナバ抵抗を最適化することができ、スイッチング素子の利用率を高くできる。
【００８０】
請求項１１又は１２の発明によれば、通常動作時には各切換えスイッチを閉じて過電圧保護、直流電圧制御の動作を各放電抵抗、スイッチング素子により行い、いずれかのスイッチング素子に故障が発生した場合には、その回路の切換えスイッチを開放することによって切り離し、他の健全な放電抵抗とスイッチング素子の回路により運転を継続するので、最悪でも車両の運転を継続することができる。
【００８１】
請求項１３の発明によれば、２つのスイッチング素子それぞれのオンタイミングをずらし、かつオン期間を等しくする制御により各スイッチング素子の損失負担の平衡を保ち、負荷分担を均一化することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の回路ブロック図。
【図２】本発明の第２の実施の形態の回路ブロック図。
【図３】本発明の第３の実施の形態の回路ブロック図。
【図４】本発明の第４の実施の形態の回路ブロック図。
【図５】本発明の第５の実施の形態の回路ブロック図。
【図６】本発明の第６の実施の形態の回路ブロック図。
【図７】本発明の第７の実施の形態の回路ブロック図。
【図８】本発明の第８の実施の形態の回路ブロック図。
【図９】本発明の第９の実施の形態の回路ブロック図。
【図１０】本発明の第１０の実施の形態の回路ブロック図。
【図１１】本発明の第１１の実施の形態によるスイッチング素子のスイッチングタイミングを示すタイミングチャート。
【図１２】一般的な車両制御システムの回路ブロック図。
【図１３】従来の車両用ブレーキチョッパ回路の回路ブロック図。
【図１４】一般的にスイッチング素子の特性を示すグラフ。
【符号の説明】
OVT  車両用ブレーキチョッパ回路
Ｐ  直流プラスライン
Ｎ  直流マイナスライン
So1，So2，Soi  スイッチング素子
Re1，Re2，Rei  放電抵抗
Re10  主放電抵抗
Re11，Re12，Re1i  副放電抵抗
Rs  スナバ抵抗
Rs1，Rs2，Rsi  スナバ抵抗
DS1，DS2，DSi  スナバダイオード
Cs  スナバコンデンサ
SW1，SW2，SWi  切換えスイッチ
【図１】
0003792964.tif 000014
【図２】
0003792964.tif 000015
【図３】
0003792964.tif 000016
【図４】
0003792964.tif 000017
【図５】
0003792964.tif 000018
【図６】
0003792964.tif 000019
【図７】
0003792964.tif 000020
【図８】
0003792964.tif 000021
【図９】
0003792964.tif 000022
【図１０】
0003792964.tif 000023
【図１１】
0003792964.tif 000024
【図１２】
0003792964.tif 000025
【図１３】
0003792964.tif 000026
【図１４】
0003792964.tif 000027