(57)【特許請求の範囲】
【請求項１】
画面の行を画定する複数の行電極を所定の面放電ギャップを介して等間隔で配列したプラズマディスプレイパネルであって、
前記行電極のそれぞれは、行方向に前記画面の全長にわたって延びる１本の帯状の基部と、列毎に当該基部から隣接する他の行電極に向かって当該基部の両側にそれぞれ張り出したＬ字状突出部とからなり、各行の隣接したＬ字状突出部間で表示用の放電を生じさせるように構成してなる
ことを特徴とするプラズマディスプレイパネル。
【請求項２】
画面の各列において、前記基部から一方側へ張り出す前記Ｌ字状突出部の付け根の位置と他方側へ張り出す前記Ｌ字状突出部の付け根の位置とが行方向にずれている
請求項１記載のプラズマディスプレイパネル。
【請求項３】
画面の行を画定する複数の行電極を所定の面放電ギャップを介して等間隔で配列したプラズマディスプレイパネルであって、
前記行電極のそれぞれは、行方向に前記画面の全長にわたって延びる１本の帯状の基部と、列毎に当該基部から隣接する他の行電極に向かって張り出した突出部とからなり、
前記各突出部は、前記基部から列方向に対して斜めに延びる第１の直線領域とその先端から行方向に延びる第２の直線領域とからなる屈曲帯状に形成されている
ことを特徴とするプラズマディスプレイパネル。
【請求項４】
前記行電極のそれぞれにおける１列分の範囲の形状は、前記基部の行方向の中央位置を中心とする点対称である
請求項３記載のプラズマディスプレイパネル。
【請求項５】
前記行電極の少なくとも突出部が透明導電膜からなる
請求項１乃至請求項４のいずれかに記載のプラズマディスプレイパネル。
【請求項６】
前記行電極の基部が透明導電膜と金属膜との積層体からなる
請求項５記載のプラズマディスプレイパネル。
【請求項７】
画面の行を画定する複数の行電極を所定の面放電ギャップを介して等間隔で配列したプラズマディスプレイパネルであって、
前記行電極のそれぞれは、前記画面の行方向の全長にわたって互いに離れた２本の帯状部と、前記画面の外側で前記帯状部を電気的に接続する連結部とからなる
ことを特徴とするプラズマディスプレイパネル。
【請求項８】
前記行電極の帯状部が透明導電膜からなり、連結部が金属膜からなる
請求項７記載のプラズマディスプレイパネル。
【請求項９】
前面基板の内面に画面の行を画定する複数の主電極を所定の面放電ギャップを介して等間隔で配列し、対向する背面基板の内面に画面の列を画定するアドレス電極を前記主電極と交差する方向に配列したプラズマディスプレイパネルであって、
前記主電極のそれぞれは、前記画面の行方向の全長にわたって延びる３本以上の帯状部と、前記画面の列毎に前記帯状部どうしを電気的に接続する連結部とからなり、
前記帯状部のうち中央の帯状部が透明導電膜と金属膜との積層体からなり、その両側の帯状部と前記連結部とが透明導電膜からなる
ことを特徴とするプラズマディスプレイパネル。
【請求項１０】
前記金属膜が黒色を有しブラックストライプとして機能する
請求項９記載のプラズマディスプレイパネル。
【請求項１１】
前記連結部がアドレス電極間で放電空間を列毎に区画する複数の隔壁のうちの隣接する隔壁の間に配置されている
請求項９または請求項１０記載のプラズマディスプレイパネル。
【請求項１２】
前記画面を列毎に区画する帯状の隔壁を有し、
前記画面の各列において放電空間が当該画面の列方向の全長にわたって連続している
請求項１乃至請求項１１のいずれかに記載のプラズマディスプレイパネル。
【請求項１３】
請求項１乃至請求項１２のいずれかに記載のプラズマディスプレイパネルと、
１フレームを２つのフィールドに分け、一方のフィールドを奇数行によって表示し、他方のフィールドを偶数行によって表示するように前記電極対に駆動電圧を印加する駆動回路とを備えた
ことを特徴とするプラズマ表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、面放電形式のＰＤＰ（プラズマディスプレイパネル）、及びＰＤＰを用いた表示装置に関する。
【０００２】
ＰＤＰは、カラー画面の実用化を機にテレビジョン映像やコンピュータのモニタなどの用途で広く用いられるようになってきた。このようなＰＤＰのいっそうの普及に向けて、高精細化に適した構造の開発が進められている。
【０００３】
【従来の技術】
カラー表示デバイスとして、３電極面放電形式のＡＣ型ＰＤＰが商品化されている。ここでいう面放電形式は、壁電荷を利用して点灯状態を維持するＡＣ駆動において交番に陽極又は陰極となる第１及び第２の主電極を基板対の一方の内面に平行に配列する形式である。この形式によれば、カラー表示のための蛍光体層を主電極対を配置した第１の基板と対向する第２の基板上に設けて電極から遠ざけることができ、それによって放電時のイオン衝撃による蛍光体層の劣化を軽減して長寿命化を図ることができる。面放電型のＰＤＰでは、主電極が画面の行を画定する行電極として同一方向に延びるので、各行内の個々のセルを選択するための第３の電極（列電極）、及び放電空間を列毎に区画する隔壁（バリアリブ）が必要である。個々の主電極は画面の全長にわたる直線帯状である。また、隔壁パターンとしては、平面視帯状（直線状又は波状）の隔壁を配列するストライプパターンが、個々のセルを分断するメッシュパターンよりも生産性の上で優れている。
【０００４】
３電極構造の基本形態は、画面の行毎に一対ずつ主電極を配置するものである。各行における主電極対の配列間隔（面放電ギャップ）は、１５０〜２００ボルト程度の電圧の印加で放電が生じるように数十μｍ程度に選定される。これに対して、隣接する行どうしの電極間隙（逆スリットと呼称される）は、行間の不要の面放電を防止し且つ静電容量を低減するため、面放電ギャップより十分に大きい値（数倍程度）とされる。すなわち、主電極の配列間隔が行と行間とで異なる。このような基本形態では、逆スリットが発光に寄与しないことから、画面の利用率が小さく輝度の面で不利であるとともに、行ピッチの縮小による高精細化が難しい。
【０００５】
そこで、従来において、画面の行数Ｎに１を加えた本数の主電極を等間隔に配列して隣接する電極どうしを電極対として面放電を生じさせる電極構成（特開平２−２２０３３０号に図示されている）を採用し、１フレームを奇数フィールドと偶数フィールドに分けて時分割で表示する手法が提案されている（特開平９−１６０５２５号）。この電極構成においては、配列の両端を除く主電極は、配列方向の一方側及び他方側に隣接する他の主電極と電極対を構成する。すなわち奇数行と偶数行の表示に兼用される。配列の両端の主電極は配列方向の片側に隣接する他の主電極と電極対を構成する。奇数フィールドの表示には奇数行のみを用い、偶数フィールドの表示には偶数行のみを用いる。例えば奇数フィールドの点灯維持に際して、表示に用いない行（ここでは偶数行）について、それを画定する主電極に同相の電圧を印加する。これにより、行間に隔壁を設けなくても、奇数行と偶数行との放電の干渉が低減される。
【０００６】
【発明が解決しようとする課題】
上述のように駆動電圧の位相設定により、表示に用いない行での不要の面放電を防止できるものの、従来では表示に用いる行での面放電が隣接する行（表示に用いない行）に向かって拡がり、それによって列方向の解像度が損なわれるという問題があった。
【０００７】
本発明は、列方向への放電の拡がりを抑制して解像度を高めることを目的としている。
【０００８】
【課題を解決するための手段】
本発明においては、等間隔に配列する主電極の平面視形状を、全てのセルの電極面積が均等になるように、一定幅の直線帯状の一部を切り欠いた形状とする。切り欠いた部分では電界が生じないので、配列方向の一端側で生じた面放電の他端側への拡がりが抑えられる。また、切欠きによって電極面積が小さくなることから、放電電流が減少して駆動回路の負担が軽減される。放電電流の減少に伴う輝度の低下は、点灯維持における駆動電圧の周波数を高めることによって補うことができる。
【００１１】
請求項１の発明のＰＤＰは、画面の行を画定する複数の行電極が、所定の面放電ギャップを介して等間隔で配列されており、前記行電極のそれぞれが、行方向に前記画面の全長にわたって延びる１本の帯状の基部と、列毎に当該基部から隣接する他の行電極に向かって当該基部の両側にそれぞれ張り出したＬ字状突出部とからなり、各行の隣接したＬ字状突出部間で表示用の放電を生じさせるように構成してなるものである。
【００１２】
請求項２の発明のＰＤＰは、画面の各列において、前記基部から一方側へ張り出す前記Ｌ字状突出部の付け根の位置と他方側へ張り出す前記Ｌ字状突出部の付け根の位置とが行方向にずれたものである。
【００１３】
請求項３の発明のＰＤＰは、前記行電極のそれぞれが、行方向に前記画面の全長にわたって延びる１本の帯状の基部と、列毎に当該基部から隣接する他の行電極に向かって張り出した突出部とからなり、前記各突出部が、前記基部から列方向に対して斜めに延びる第１の直線領域とその先端から行方向に延びる第２の直線領域とからなる屈曲帯状に形成されたものである。
【００１４】
請求項４の発明のＰＤＰにおいて、前記行電極のそれぞれにおける１列分の範囲の形状は、前記基部の行方向の中央位置を中心とする点対称である。
請求項５の発明のＰＤＰにおいて、前記行電極の少なくとも突出部は透明導電膜からなる。
【００１５】
請求項６の発明のＰＤＰにおいて、前記行電極の基部は透明導電膜と金属膜との積層体からなる。
請求項７の発明のＰＤＰは、前記行電極のそれぞれが、前記画面の行方向の全長にわたって互いに離れた２本の帯状部と、前記画面の外側で前記帯状部を電気的に接続する連結部とからなるものである。
【００１６】
請求項８の発明のＰＤＰにおいて、前記行電極の帯状部は透明導電膜からなり、連結部は金属膜からなる。
請求項９の発明のＰＤＰは、前面基板の内面に画面の行を画定する複数の主電極を所定の面放電ギャップを介して等間隔で配列し、対向する背面基板の内面に画面の列を画定するアドレス電極を前記主電極と交差する方向に配列したプラズマディスプレイパネルであって、前記主電極のそれぞれは、前記画面の行方向の全長にわたって延びる３本以上の帯状部と、前記画面の列毎に前記帯状部どうしを電気的に接続する連結部とからなり、前記帯状部のうち中央の帯状部が透明導電膜と金属膜との積層体からなり、その両側の帯状部と前記連結部とが透明導電膜からなるものである。
請求項１０の発明のＰＤＰにおいては、前記金属膜が黒色を有しブラックストライプとして機能する。
請求項１１の発明のＰＤＰにおいて、前記連結部はアドレス電極間で放電空間を列毎に区画する複数の隔壁のうちの隣接する隔壁の間に配置されている。
【００１７】
請求項１２の発明のＰＤＰは、前記画面を列毎に区画する帯状の隔壁を有し、前記画面の各列において放電空間が当該画面の列方向の全長にわたって連続しているものである。
【００１８】
請求項１３の発明の装置は、１フレームを２つのフィールドに分け、一方のフィールドを奇数行によって表示し、他方のフィールドを偶数行によって表示するように前記電極対に駆動電圧を印加する駆動回路とを備えている。
【００１９】
【発明の実施の形態】
図１は本発明に係る電極マトリクスの模式図である。
本発明に係る面放電型ＰＤＰでは、合計Ｍ本のアドレス電極Ａが列電極として配列され、アドレス電極Ａと直交するように行電極として合計（Ｎ＋１）本の主電極Ｘ，Ｙが等間隔に交互に配列される。Ｍは画面ＥＳの列数であり、Ｎは行数である。主電極Ｘ，Ｙの配列間隔は現実的な範囲の駆動電圧（例えば１００〜２００Ｖ）で面放電を生じさせることのできる数十μｍ程度の寸法に選定される。図では主電極Ｘ，Ｙが細く描かれているが、実際には各主電極Ｘ，Ｙの幅は配列間隔よりも大きい。
【００２０】
図示の例の配列順序における奇数番目の電極である主電極Ｘは、常に後述のグループ毎に電気的に共通化される。偶数番目の電極である主電極Ｙは、線順次のアドレッシングに際しては個別に制御され、点灯維持に際しては主電極Ｘと同様にグループ毎に電気的に共通化される。このような主電極Ｘ，Ｙのうち、互いに隣接する主電極Ｘと主電極Ｙとが面放電を生じさせる電極対１２を構成し、１つの行Ｌ（図中の添え字は行番号を示す）を画定する。つまり、配列の両端を除く主電極Ｘ，Ｙは、それぞれが２つの行Ｌ（奇数行及び偶数行）の表示を担う。両端の主電極Ｘは１つの行Ｌの表示を担う。行Ｌとは、列方向における配置順位の等しいセルＣの集合である。図の例では各行Ｌに属するセルＣは一直線上に並んでいるが、例えば１列おきにセルＣの位置が列方向にずれる構成もある。
【００２１】
図２は本発明に係るＰＤＰの内部構造を示す分解斜視図である。
図示のＰＤＰ１は面放電構造のＡＣ型カラーＰＤＰであり、一対の基板構体１０，２０からなる。画面を構成する各セル（表示素子）において、本発明に特有の形状にパタニングされた一対の主電極Ｘ，Ｙと第３の電極であるアドレス電極Ａとが交差する。主電極Ｘ，Ｙは、前面側の基板構体１０の基材であるガラス基板１１の内面に配列されており、それぞれが透明導電膜４１と導電性を確保するための金属膜（バス電極）４２とからなる。金属膜４２は例えばクロム−銅−クロムの３層構造からなり、透明導電膜４１の列方向の中央部に積層されている。ここで、金属膜の最下層のクロム膜は黒色で不透明であるので、当該前面側基板を通しての背面側基板上の蛍光体の透視を防ぐとともに、隣のセルの放電光の漏れを遮蔽することができ、いわゆるブラックストライプとして機能する。この機能は、行間隔が例えば５１０μｍとして場合に、金属膜の幅が１５０μｍ程度あれば十分に有効となる。また、金属膜の一端部は主電極Ｘ，Ｙの電極引出し端子としてガラス基板１１の端縁部に導出され、例えば図４に示すように主電極Ｘは基板の左側端縁部に、主電極Ｙは基板の右側端縁部に振り分けて導出されている。主電極Ｘ，Ｙを被覆するように厚さ３０〜５０μｍ程度の誘電体層１７が設けられ、誘電体層１７の表面には保護膜１８としてマグネシア（ＭｇＯ）が被着されている。
【００２２】
アドレス電極Ａは、背面側の基板構体２０の基材であるガラス基板２１の内面に配列されており、誘電体層２４によって被覆されている。誘電体層２４の上には、高さ１５０μｍの平面視直線帯状の隔壁２９が各アドレス電極Ａの間に１つずつ設けられている。これらの隔壁２９によって放電空間３０が行方向（画面の水平方向）に列毎に区画され、且つ放電空間３０の間隙寸法が規定されている。そして、アドレス電極Ａの上方及び隔壁２９の側面を含めて背面側の内面を被覆するように、カラー表示のためのＲ，Ｇ，Ｂの３色の蛍光体層２８Ｒ，２８Ｇ，２８Ｂが設けられている。放電空間３０には主成分のネオンにキセノンを混合した放電ガスが充填されており、蛍光体層２８Ｒ，２８Ｇ，２８Ｂは放電時にキセノンが放つ紫外線によって局部的に励起されて発光する。表示の１ピクセル（画素）は行方向に並ぶ３個のサブピクセルで構成される。各サブピクセル内の構造体がセル（表示素子）Ｃである。隔壁２９の配置パターンがストライプパターンであることから、放電空間３０のうちの各列に対応した部分は全ての行に跨がって列方向に連続している。
【００２３】
図３は第１実施形態の主電極の形状を示す平面図である。
主電極Ｘ，Ｙは上述のように透明導電膜４１と金属膜４２とからなる。画面の範囲内において金属膜４２は完全に透明導電膜４１と重なるので、透明導電膜４１の平面視形状がそのまま主電極Ｘ，Ｙの形状となる。
【００２４】
透明導電膜４１は、行方向に画面の全長にわたって延びる１本の直線帯状の基部４１１と、列毎に基部４１１から隣接する他の透明導電膜４１に向かって張り出したＴ字状の突出部４１２とからなる形状にパターニングされている。隔壁２９で区画された各列において、基部４１１の列方向の一端側及び他端側に突出部４１２が張り出している。一端側の突出部４１２の先端から他端側の突出部４１２の先端までの長さが主電極Ｘ，Ｙの幅ｗ２となる。そして、各電極対１２における突出部４１２どうしの間隔ｗ１が面放電ギャップとなる。全ての主電極Ｘ，Ｙにおいて幅ｗ２は均一である。
【００２５】
このように各主電極Ｘ，Ｙを、幅ｗ２の帯状の一部を切り欠いた形状とすることにより、面放電を面放電ギャップの付近に局所化することができ、解像度を高めることができる。また、行方向に突出部４１２が間隔を設けて並び、主電極間隙が行方向に沿って周期的に面放電ギャップｗ１より広くなるので、行方向の全長にわたって主電極間隙が一定である場合と比べて静電容量が小さくなり、それによって駆動特性が向上する。加えて、電極面積が小さくなって放電電流が減少するので、駆動回路に対する電流容量の要求が緩和される。放電電流の減少による輝度の低下は、駆動周波数を高めることにより補うことができる。
【００２６】
以上の構成のＰＤＰ１は、公知のインタレース駆動を実現する回路ユニットと組み合わせて、壁掛けテレビジョン受像機、コンピュータシステムのモニターなどとして仕様される。
【００２７】
図４は本発明に係るプラズマ表示装置１００の構成図である。
プラズマ表示装置１００はＰＤＰ１と駆動ユニット８０とから構成されている。駆動ユニット８０は、コントローラ８１、フレームメモリ８２、データ処理回路８３、電源回路８４、スキャンドライバ８５、サステイン回路８６、及びアドレスドライバ８７を有している。サステイン回路８６は、奇数Ｘドライバ８６１、偶数Ｘドライバ８６２、奇数Ｙドライバ８６３、及び偶数Ｙドライバ８６４からなる。なお、駆動ユニット８０はＰＤＰ１の背面側に配置され、各ドライバとＰＤＰ１の電極とが図示しないフレキシブルケーブルで電気的に接続される。駆動ユニット８０にはＴＶチューナ、コンピュータなどの外部装置からＲ，Ｇ，Ｂの各色の輝度レベル（階調レベル）を示す画素単位のフレームデータＤＦが、各種の同期信号（ＣＬＫ，ＨＳＹＮＣ，ＶＳＹＮＣ）とともに入力される。
【００２８】
フレームデータＤＦは、フレームメモリ８２に一旦格納された後、データ処理回路８３によってフレームを所定数のサブフィールドに分割して階調表示を行うためのサブフィールドデータＤｓｆに変換される。サブフィールドデータＤｓｆはフレームメモリ８２に格納され、適時にアドレスドライバ８７に転送される。サブフィールドデータＤｓｆの各ビットの値は、サブフィールドにおけるセルの点灯の要否を示す情報、厳密にはアドレス放電の要否を示す情報である。
【００２９】
スキャンドライバ８５はアドレッシングにおいて主電極Ｙに個別に駆動電圧を印加する。奇数Ｘドライバ８６１は主電極Ｘのうちの奇数番目のものに一括に駆動電圧を印加する。偶数Ｘドライバ８６２は主電極Ｘのうちの偶数番目のものに一括に駆動電圧を印加する。奇数Ｙドライバ８６３は主電極Ｙのうちの奇数番目のものに一括に駆動電圧を印加する。偶数Ｙドライバ８６４は主電極Ｙのうちの偶数番目のものに一括に駆動電圧を印加する。主電極Ｘ，Ｙの電気的な共通化は図示のようなパネル上の連結に限られず、ドライバ内部の配線、又は接続用ケーブル上での配線により行うことができる。アドレスドライバ８７はサブフィールドデータＤｓｆに応じて計Ｍ本のアドレス電極Ａに選択的に駆動電圧を印加する。これらドライバには電源回路８４から図示しない配線導体を介して所定の電力が供給される。
【００３０】
次に、ＰＤＰ１の駆動方法について説明する。
図５はフレームの構成を示す図である。ＰＤＰ１の駆動に際しては、１シーンの画像情報であるフレームＦを奇数フィールドｆ１及び偶数フィールドｆ２に２分割する。そして、奇数フィールドｆ１において奇数行の表示を行い、偶数フィールドｆ２において偶数行の表示を行う。つまり、１シーンの情報をインターレース形式で表示する。
【００３１】
そして、２値の点灯制御によって階調表示（カラー再現）を行うために、奇数フィールドｆ１及び偶数フィールドｆ２のそれぞれを例えば８個のサブフレームｓｆ１，ｓｆ２，ｓｆ３，ｓｆ４，ｓｆ５，ｓｆ６，ｓｆ７，ｓｆ８に分割する。言い換えれば、各フィールドを８個のサブフレームｓｆ１〜ｓｆ８の集合に置き換える。これらサブフィールドｓｆ１〜ｓｆ８における輝度の相対比率がおおよそ１：２：４：８：１６：３２：６４：１２８となるように重み付けをして各サブフィールドｓｆ１〜ｓｆ８の点灯維持放電の回数を設定する。サブフィールド単位の点灯／非点灯の組合せでＲＧＢの各色毎に２５６段階の輝度設定を行うことができるので、表示可能な色の数は２５６3 となる。ただし、サブフィールドｓｆ１〜ｓｆ８を輝度の重みの順に表示する必要はない。例えば重みの大きいサブフィールドｓｆ８をフィールド期間Ｔｆの中間に配置するといった最適化を行うことができる。
【００３２】
各サブフィールドｓｆj （ｊ＝１〜８）に割り当てるサブフィールド期間Ｔｓｆj は、画面全体の電荷分布を均一化するアドレッシング準備期間ＴＲ、表示内容に応じた帯電分布を形成するアドレッシング期間ＴＡ、及び階調レベルに応じた輝度を確保するために点灯状態を維持するサステイン期間ＴＳからなる。各サブフィールド期間Ｔｓｆj において、アドレッシング準備期間ＴＲ及びアドレッシング期間ＴＡの長さは輝度の重みに係わらず一定であるが、サステイン期間ＴＳの長さは輝度の重みが大きいほど長い。つまり、１つのフィールドｆに対応する８つのサブフィールド期間Ｔｓｆj の長さは互いに異なる。
【００３３】
図６は駆動シーケンスの一例を示す電圧波形図である。
奇数フィールドｆ１の各サブフィールドにおいては、まず、アドレッシング準備期間ＴＲで全ての主電極Ｘに放電開始電圧を超える波高値の書込みパルスＰｒｗを印加する。このとき全てのアドレス電極Ａには書込みパルスＰｒｗを打ち消すためのパルスＰｒａを印加する。書込みパルスＰｒｗの印加による面放電で各セルに過剰の壁電荷が形成され、パルスの立ち下がりでの自己消去放電で壁電荷がほぼ消失する。次に、アドレッシング期間ＴＡでは、各主電極Ｙに対して順にスキャンパルスＰｙを印加して行選択を行う。スキャンパルスＰｙに同期させて、選択された行のうちの点灯させるべきセルに対応したアドレス電極ＡにアドレスパルスＰａを印加してアドレス放電を生じさせる。また、奇数行で適度の面放電が生じるように、奇数番目の主電極Ｘと偶数番目の主電極Ｘとに交互にパルスを印加する。そして、サステイン期間ＴＳでは、奇数行については交互で偶数行については同時となるタイミングで主電極Ｘと主電極ＹとにサステインパルスＰｓを印加する。
【００３４】
一方、偶数フィールドｆ２の各サブフィールドにおいてもアドレッシング準備期間ＴＲに全ての主電極Ｘに書込みパルスＰｒｗを印加して壁電荷を消去する。また、アドレッシング期間ＴＡでも、奇数フィルドｆ１と同様に各主電極Ｙに対して順にスキャンパルスＰｙを印加し、所定のアドレス電極ＡにアドレスパルスＰａを印加する。偶数フィールドｆ２では、スキャンパルスＰｙに同期させて偶数行で適度の面放電が生じるように奇数番目の主電極Ｘと偶数番目の主電極Ｘとに交互にパルスを印加する。そして、サステイン期間ＴＳでは、偶数行については交互で奇数行については同時となるタイミングで主電極Ｘと主電極ＹとにサステインパルスＰｓを印加する。
【００３５】
図７〜図１０は主電極形状の変形例を示す平面図である。
図７のＰＤＰ１ｂの主電極Ｘｂ，Ｙｂは、行方向に延びる直線帯状の基部４２３と、基部４２３から列毎に張り出した突出部４１３，４１４とからなる。突出部４１３，４１４は列方向に対し斜めに延びる直線領域４１３ａ，４１４ａと行方向に延びる直線領域４１３ｂ，４１４ｂからなるＺ字状にパターニングされた透明導電膜の上半部と下半部であり、Ｚ字の中央部を横切るように基部４２３となる金属膜を積層することによって各主電極Ｘｂ，Ｙｂが形成されている。この形状によれば、各突出部４１３，４１４における先端と基部４２３との間の部分が列方向に対して斜めになるので、ＰＤＰ１ｂの組立てに際して一対の基板構体の位置が行方向にずれて隔壁２９ｂに対する配置が偏ったとしても、アドレス電極と主電極Ｙｂとの対向面積が極端に小さくなることがなくアドレッシングの信頼性が高い。また、突出部４１３，４１４が屈曲形状となるので、上述の図３の突出部形状と比べて放電の拡がっていく方向の距離が長くなり、放電拡がり抑制効果は向上する。
【００３６】
図８のＰＤＰ１ｃの主電極Ｘｃ，Ｙｃは、図３の例と同様に透明導電膜４１ｃと金属膜４２ｃとからなる。画面の範囲内において金属膜４２ｃは完全に透明導電膜４１ｃと重なるので、透明導電膜４１ｃの平面視形状がそのまま主電極Ｘ，Ｙの形状となる。
【００３７】
透明導電膜４１ｃは、行方向に画面の全長にわたって延びる１本の直線帯状の基部４１１ｃと、列毎に基部４１１ｃから隣接する他の透明導電膜４１ｃに向かって張り出したＬ字状の突出部４１５，４１６とからなる形状にパターニングされている。突出部４１５，４１６の先端縁は隔壁２９ｃと直交し、隣接する透明導電膜４１ｃの突出部４１６，４１５と面放電ギャップを隔てて対峙する。突出部４１５，４１６が屈曲形状であることに加え、各列において同じ基部から張り出した突出部どうしの間で付け根の位置がずれていることから、放電の拡がる方向の距離が長くなり、放電拡がり抑制効果がさらに向上する。
【００３８】
図９のＰＤＰ１ｄの主電極Ｘｄ，Ｙｄも透明導電膜４１ｄと金属膜４２ｄとからなる。透明導電膜４１ｄは、行方向に画面の全長にわたって延びる直線帯状の基部４１１ｄと、隔壁２９ｄで区画された列毎に基部４１１ｄから隣接する他の透明導電膜４１ｄに向かって張り出した逆台形状の突出部４１７とからなる。
【００３９】
以上の各例では、突出部４１３〜４１７が先端よりも基部の付け根の部位の幅が小さい形状であるので、面放電ギャップ部分の行方向の長さについて十分な値を確保して放電開始電圧の上昇を抑え、且つ主電極の切欠き面積を大きくして面放電の列方向の拡がりを抑えることができる。しかし、突出部４１３〜４１７はセルの寸法条件に応じて適宜変更することができ、必ずしも先端側が拡がった形状である必要はない。すなわち、図１０のＰＤＰ１ｄでは、直線帯状の基部４１１ｅと、直線帯状の突出部４１８とからなる。突出部４１８は隔壁２９ｅで区画された列毎に設けられており、基部４１１ｅから隣接する他の透明導電膜４１ｄに向かって張り出している。この電極形状によれば隣接する主電極どうしの間の静電容量を上述の他の形状より小さくすることができる。
【００４０】
図１１は第２実施形態の主電極の形状を示す平面図である。
図１１のＰＤＰ２の主電極Ｘｆ，Ｙｆも透明導電膜４１ｆと金属膜４２ｆとからなる。透明導電膜４１ｆは、一定幅の直線帯状に孔を開けた形状であり、図３のＴ字状の突出部４１２，４１２の先端縁を行方向に連続させた形状に相当する。この形状は、行方向のセルピッチが小さくてＴ字状の突出部では面放電ギャップ部分の長さの確保が難しい場合に好適である。
【００４１】
図１２は第３実施形態の主電極の形状を示す平面図である。
図１２のＰＤＰ３の主電極Ｘｇ，Ｙｇのそれぞれは、画面ＥＳの行方向の全長にわたって互いに離れた２本の帯状部４３１，４３２と、画面ＥＳの外側で帯状部４３１，４３２をそれぞれ電気的に接続する連結部４２５とからなる。各帯状部４３１，４３２は帯状の透明導電膜とそれより幅の小さい帯状の金属膜との積層体であり、金属膜は面放電ギャップから遠い側の端縁に寄せて透明導電膜に重ねられている。画面ＥＳの外側には各帯状部４３１，４３２を構成する金属膜のみが導出され、連結部４２５となる金属膜と一体形成されている。図示の例では行方向の一端側で各帯状部４３１，４３２が連結されているが、両端側で帯状部４３１，４３２を連結して主電極Ｘｇ，Ｙｇを環状としてもよい。
【００４２】
各主電極Ｘｇ，Ｙｇにおける帯状部４３１，４３２どうしの間隔ｗ３が広いほど面放電の拡がりの抑制効果は大きい。この間隔ｗ３は面放電ギャップｗ１と異なってもよいし、同一であってもよい。
【００４３】
以上の実施形態では主電極を前面側の基板上に配置する構造を図示したが、主電極を背面側の基板上に配置する構造にも本発明を適用できる。背面側に配置する場合、主電極は金属膜からなる遮光体であってもよい。主電極の形状は各行の放電特性が不均一にならない範囲で適宜変更することができる。
【００４４】
【発明の効果】
請求項１乃至請求項１３の発明によれば、列方向への放電の拡がりを抑制して解像度を高めることができる。また、放電電流の最大値を下げて駆動回路の電流容量の制約を緩和することができる。
【００４５】
請求項１乃至請求項６の発明によれば、電極間の静電容量を低減して消費電力を減少させることができる。加えて、放電開始電圧の上昇を避けて解像度を高めることができる。
【図面の簡単な説明】
【図１】本発明に係る電極マトリクスの模式図である。
【図２】本発明に係るＰＤＰの内部構造を示す分解斜視図である。
【図３】第１実施形態の主電極の形状を示す平面図である。
【図４】本発明に係るプラズマ表示装置の構成図である。
【図５】フレームの構成を示す図である。
【図６】駆動シーケンスの一例を示す電圧波形図である。
【図７】主電極形状の変形例を示す平面図である。
【図８】主電極形状の変形例を示す平面図である。
【図９】主電極形状の変形例を示す平面図である。
【図１０】主電極形状の変形例を示す平面図である。
【図１１】第２実施形態の主電極の形状を示す平面図である。
【図１２】第３実施形態の主電極の形状を示す平面図である。
【符号の説明】
１，２，３  ＰＤＰ（プラズマディスプレイパネル）
１００  プラズマ表示装置
ＥＳ  画面
Ｌ  行
Ｘ，Ｙ  主電極（行電極）
Ｘｂ〜Ｘｇ  主電極（行電極）
Ｙｂ〜Ｙｇ  主電極（行電極）
４３１，４３２  帯状部
４２５  連結部
４１１  基部
４１１ｂ〜４１１ｅ  基部
４１２〜４１８  突出部
２９，２９ｂ〜２９ｇ  隔壁
８０  駆動ユニット（駆動回路）
４１３ａ，４１４ａ  第１の直線領域
４１３ｂ，４１４ｂ  第２の直線領域
【図１】
0003838311.tif 000002
【図２】
0003838311.tif 000003
【図３】
0003838311.tif 000004
【図４】
0003838311.tif 000005
【図５】
0003838311.tif 000006
【図６】
0003838311.tif 000007
【図７】
0003838311.tif 000008
【図８】
0003838311.tif 000009
【図９】
0003838311.tif 000010
【図１０】
0003838311.tif 000011
【図１１】
0003838311.tif 000012
【図１２】
0003838311.tif 000013