(57)【特許請求の範囲】
【請求項１】
１つの入力端子と、前記入力端子から分岐する２つの分岐線路と、前記分岐線路毎にそれぞれ有する２つの出力端子とを備える広帯域高周波スイッチにおいて、
前記其々の分岐線路は、
入力端子に接続される第一のＤＣカットキャパシタと、
前記第一のＤＣカットキャパシタに接続され、Ｌ１の線路長を有する第一の伝送線路と、
前記第一の伝送線路に接続され、Ｌ２の線路長を有する第二の伝送線路と、
一端が前記第一の伝送線路と第二の伝送線路の間に接続され、他端が短絡されたＰＩＮダイオードと、
一端が前記第二の伝送線路の出力端子側に接続されたＬｂの線路長を有する第一のスタブと、
前記第一のスタブの他端側に接続されたバイアス端子と、
前記第一のスタブの他端側に接続され、短絡された第二のＤＣカットキャパシと、
前記出力端子に接続される第三のＤＣカットキャパシタとを備え、
Ｌ１＝λc／４
Ｌ２＝λc／２
Ｌｂ＝λc／４
λcは広帯域高周波スイッチの動作中心周波数での波長、
であることを特徴とする広帯域高周波スイッチ。
【請求項２】
請求項１記載の広帯域高周波スイッチであって、
前記第一の伝送線路の特性インピーダンスをZ１、前記第二の伝送線路の特性インピーダンスをZ２、前記第一のスタブの特性インピーダンスをZｂとし、スイッチの終端抵抗をZ０としたとき、前記各特性インピーダンスについて、
Z１＝Z０
Z２＝（√２）＊Z０
Zｂ＝２Z０
であることを特徴とする広帯域高周波スイッチ。
【請求項３】
１つの入力端子と、前記入力端子から分岐する２つの分岐線路と、前記分岐線路毎にそれぞれ有する２つの出力端子とを備える広帯域高周波スイッチにおいて、
前記其々の分岐線路は、
入力端子に接続される第一のＤＣカットキャパシタと、
前記第一のＤＣカットキャパシタに接続され、Ｌ１の線路長を有する第一の伝送線路と、
前記第一の伝送線路に接続され、Ｌｉ(ｉ＝２〜ｎ；ｎ≧３)の線路長を有して縦続接続されたｉ個の第ｉの伝送線路と、
一端が前記第一の伝送線路と第２の伝送線路の間に接続され、他端が短絡された第１のＰＩＮダイオードと、
一端が前記第ｎの伝送線路の出力端子側に接続されたＬｂの線路長を有する第一のスタブと、
前記第一のスタブの他端側に接続されたバイアス端子と、
前記第一のスタブの他端側に接続され、短絡された第二のＤＣカットキャパシと、
前記出力端子に接続される第三のＤＣカットキャパシタとを備え、
Ｌ１＝λc／４
Ｌｉ≦λc／８ （ｉ＝２〜ｎ−１）
ΣＬｉ（ｉ＝２〜ｎ）＝λc／２
Ｌｂ＝λc／４
λcは広帯域高周波スイッチの動作中心周波数での波長、
であることを特徴とする広帯域高周波スイッチ。
【請求項４】
請求項３記載の広帯域高周波スイッチであって、
一端が前記第ｊ（ｊ＝２〜ｎ−１；ｎ≧３）の伝送線路と第（ｊ＋１）の伝送線路の間に装荷され、他端が短絡された第ｊのＰＩＮダイオードとを備えたことを特徴とする広帯域高周波スイッチ。
【請求項５】
請求項１〜４のいずれか１項に記載の広帯域高周波スイッチであって、前記バイアス端子に直列抵抗を備えたことを特徴とする広帯域高周波スイッチ。
【請求項６】
請求項１〜５のいずれか１項に記載の広帯域高周波スイッチであって、
第ｋ(ｋ＝1〜ｎ)の伝送線路と前記第一のスタブからなる全ての伝送線路は同一の誘電体基板上に形成され、前記誘電体基板はビアホールを備え、
前記第一、前記第二および前記第三のＤＣカットキャパシタは前記誘電体基板上に実装され、ボンディングワイヤにより前記伝送線路と接続され、前記ＰＩＮダイオードは前記ビアホールに、または直近に実装され、ボンディングワイヤにより前記伝送線路と接続されることを特徴とする広帯域高周波スイッチ。
【請求項７】
請求項１〜６のいずれか１項に記載の広帯域高周波スイッチであって、出力端子をｍ(≧3)個とし、入力端子から分岐する分岐線路をｍ個備えたことを特徴とする広帯域高周波スイッチ。
【発明の詳細な説明】
【０００１】
この発明は通信及びレーダーに用いる広帯域高周波スイッチに関するものである。
【０００２】
【従来の技術】
図１０は特開平１０-２８４９０１号公報に示された従来の広帯域・高耐電力スイッチの一例を示す。図において４１は入力端子、４２ａ，４２ｂ（以下、４２と呼ぶ），５０ａ，５０ｂ（以下、５０と呼ぶ）はDCカットキャパシタ、４３ａ，４３ｂ（以下、４３と呼ぶ），４５ａ，４５ｂ（以下、４５と呼ぶ）は伝送線路、４４ａ，４４ｂ（以下、４４と呼ぶ）はPINダイオード、４６ａ，４６ｂ（以下、４６と呼ぶ）はテーパー線路、４７ａ，４７ｂ（以下、４７と呼ぶ）はバイアス回路、５１ａ，５１ｂ（以下、５１と呼ぶ）は出力端子である。
【０００３】
次に動作を説明する。本方式の広帯域スイッチでは通過ポートのPINダイオード44をON状態とし、遮断ポートのそれをOFF状態とする。ON状態のPINダイオード４４は低抵抗で近似でき、OFF状態のそれは低容量のキャパシタで近似できる。ここで伝送線路４３が１／４波長となっているために、分岐部から遮断ポート側をみると中心周波数でOPENとなる。一方、通過ポートではPINダイオード４４は低容量のキャパシタとなるため、通過周波数では擬似OPENとなり信号が通過する。このように、入力端子４１から入力した信号は中心周波数において通過ポート側のみに伝播する。しかし、伝送線路４３は中心周波数で１／４波長であるため中心周波数を外れると分岐部から見てOPENの状態からずれ、スイッチとしての特性が劣化する問題があった。この問題に対して従来の技術では、１／４波長の高インピーダンス伝送線路４５とテーパー線路４６からなる整合部により広帯域に整合を取ることにより、出力端子での反射を改善してスイッチの広帯域化を図っている。また、PINダイオード４４を並列にのみ使用しているためにダイオードの選択により１０数W程度の高い耐電力特性が得られる。
【０００４】
【発明が解決しようとする課題】
ところが、従来の広帯域スイッチでは広帯域化を図るため、整合回路を構成する伝送線路４５及びテーパー線路４６はそれぞれ１／３波長、１／２波長のように大型化する傾向があった。また、従来の広帯域スイッチのバイアス回路は、高周波特性を改善するためには高周波的に“見えなく”する必要があり、チョークコイルや、高インピーダンス線路と高抵抗の組み合わせ等により構成する必要があった。このため、チョークコイルを用いる場合は、スイッチが大型化して二次実装が困難になる課題があり、高抵抗を用いる場合はON時の電流より消費電力が上昇するという課題があった。
【０００５】
本発明は、このような従来の技術に存在する課題を解決するためになされたものであり、分岐部から１／４波長の線路を介して並列にPINダイオードを装荷する構成において、分岐線路に設けた伝送線路とバイアス回路と兼用するショートスタブにより広帯域を図ることにより、広帯域、小形、高耐電力な高周波スイッチを提供することを目的とする。
【０００６】
【課題を解決するための手段】
第一の発明による広帯域高周波スイッチは、能動素子にPINダイオードを用い、１つの入力端子と前記入力端子から分岐する2つの分岐線路と、前記分岐線路毎にをそれぞれ有する２つの出力端子とを備える広帯域高周波スイッチにおいて、
前記分岐線路は、第一のDCカットキャパシタと、L1の線路長を有する第一の伝送線路と、L2の線路長を有する第二の伝送線路と、第一の並列PINダイオードと、Lbの線路長を有する第一のスタブと、バイアス端子と、第二のDCカットキャパシタと、第三のDCカットキャパシタとを備え、
Ｌ１＝λc／４
Ｌ２＝λc／２
Ｌｂ＝λc／４
(λcは広帯域高周波スイッチの動作中心周波数での波長)
であることを特徴とするものである。
【０００７】
第二の発明による広帯域高周波スイッチは、第一の発明において、請求項１記載の広帯域高周波スイッチであって、前記第一の伝送線路の特性インピーダンスをZ１、前記第二の伝送線路の特性インピーダンスをZ２、前記第一のスタブの特性インピーダンスをZｂとし、スイッチの終端抵抗をZ０としたとき、前記各特性インピーダンスについて、
Z１＝Z０
Z２＝（√２）＊Z０
Zｂ＝２Z０
であることを特徴とするものである。
【０００８】
第三の発明による広帯域高周波スイッチは、第一の発明において、前記分岐線路は、第一のDCカットキャパシタと、L1の線路長を有する前記第一の伝送線路と、Li(ｉ＝２〜ｎ；ｎ≧３)の線路長を有する第iの伝送線路と、前記第一の並列PINダイオードと、Lbの線路長を有する前記第一のスタブと、前記バイアス端子と、前記第二のDCカットキャパシタと、第三のDCカットキャパシタとを備え、
Ｌ１＝λc／４
Ｌｉ＜λc／８  （ｉ＝２〜ｎ−１）
ΣＬｉ（ｉ＝２〜ｎ）＝λc／２
Ｌｂ＝λc／４
であることを特徴とするものである。
【０００９】
第四の発明による広帯域高周波スイッチは、第一の発明において、前記分岐線路は、前記第一のDCカットキャパシタと、L1の線路長を有する前記第一の伝送線路と、Li(ｉ＝２〜ｎ；ｎ≧３)の線路長を有する第iの伝送線路と、第ｊ(ｊ＝１〜n−１)の伝送線路と第(ｊ＋１)の伝送線路の間に装荷される第ｊの並列PINダイオードと、Lbの線路長を有する前記第一のスタブと、前記バイアス端子と、前記第二のDCカットキャパシタと、前記第三のDCカットキャパシタとを備え、
Ｌ１＝λc／４
Ｌｉ＜λc／８  （ｉ＝２〜ｎ−１）
ΣＬｉ（ｉ＝２〜ｎ）＝λc／２
Ｌｂ＝λc／４
であることを特徴とするものである。
【００１０】
第五の発明による広帯域高周波スイッチは、第一〜第四の発明において、前記バイアス端子に直列抵抗を備えるものである。
【００１１】
第六の発明による広帯域高周波スイッチは、第一〜第五の発明において、第ｋ(ｋ＝1〜ｎ)の伝送線路と前記第一のスタブからなる全ての伝送線路は同一の誘電体基板上に形成され、前記誘電体基板はビアホールを備え、前記第一、前記第二および前記第三のDCカットキャパシタは前記誘電体基板上に実装され、ボンディングワイヤにより前記伝送線路と接続され、前記PINダイオードは前記ビアホールに、または直近に実装され、ボンディングワイヤにより前記伝送線路と接続されるものである。
【００１２】
第七の発明による広帯域高周波スイッチは、第一〜第六の発明において、出力端子をｍ(≧３)個とし、入力端子から分岐する分岐線路をｍ個備えるものである。
【００１３】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１による広帯域高周波スイッチである。図２は本発明の実施の形態１を簡略化した等価回路である。１は入力端子、２ａ，２ｂ，８ａ，８ｂ，１０ａ，１０ｂ(以下、各々2，8，10と呼ぶ)はDCカットキャパシタ、３ａ，３ｂ（以下、３と呼ぶ）は広帯域高周波スイッチの動作中心周波数(以下、中心周波数と呼ぶ)において１／４波長の線路長を有する第一の伝送線路、４ａ，４ｂ（以下、４と呼ぶ）はPINダイオード、５ａ，５ｂ（以下、５と呼ぶ）は第二の伝送線路, ６ａ，６ｂ（以下、６と呼ぶ）は第三の伝送線路であり、第二、第三の伝送線路の線路長を併せて中心周波数において１／２波長となり、７ａ，７ｂ（以下、７と呼ぶ）は中心周波数におけるの線路長を有するスタブ、９ａ，９ｂ（以下、９と呼ぶ）はバイアス端子、１１ａ，１１ｂ（以下、１１と呼ぶ）は出力端子である。
【００１４】
次に動作を説明する。入力端子１から入力された高周波信号は分岐部で通過ポート側を通り、通過ポート側のDCカットキャパシタ２および第一の伝送線路３を通って、第二、第三の伝送線路５,６を通り、先端がDCカットキャパシタ８でショートされたスタブ７によりインピーダンス変換された後、DCカットキャパシタ１０を通って通過ポート側出力端子１１に出力される。
【００１５】
ここで、符号のサフィックスであるａ側を通過ポートとし、ｂ側を遮断ポートとすれば、ａ側のPINダイオードには、バイアス端子９ａよりマイナスの電位を与えてOFF状態とし低容量のキャパシタ(COFF≒０)とし、ｂ側にはバイアス端子９ｂよりプラスの電位を与えて電流の流れるON状態とし、低抵抗(RON≒０)とする。このとき、図２のように、ｂ側の遮断ポートでは低抵抗で接地されるので、擬似SHORTとなり、中心周波数で１／４波長の第一の伝送線路３ｂを介して遮断ポート側を見たインピーダンスは中心周波数においてOPENとなり、電力はすべて通過ポート側に流れ、スイッチの機能を得る。
【００１６】
しかし、中心周波数以外では、分岐部からみたインピーダンスはOPENとはならず、周波数特性を有する。図３は図２の分岐線路の各点から共通ポート側を見たfｃ〜３ｆｃの広帯域な反射係数を示すスミスチャート図であるが、スミスチャート図で見た場合、図３(ａ)のように、中心周波数(fc=２f０)では５０Ωとなるが、低周波数(f０)でL性、高周波数(３f０)でC性の周波数特性が生じる。スイッチの広帯域化を図ることは、この周波数特性を小さくしてf０〜３f０の帯域内すべての周波数について、中心の５０Ω部に持ってくることと等価であり、このとき広帯域に低損失なスイッチを得ることができる。
【００１７】
このため、本実施の形態では、まず、１／４波長となる第一の伝送線路３ａと低容量キャパシタであるPINダイオード４と１／２波長となる第二、第三の伝送線路５ａ，６ａにより、図３のスミスチャート上で５０Ωを中心として位相を回す。前記伝送線路３ａ，５ａ，６ａの線路長は併せて中心周波数では３／４波長となるが、周波数に応じて、f０では３／８波長、３f０では９／８波長の線路長に相当する。従って、f０では５０Ωを中心として＜３／４周、３f０では９／４周位相が回り、このときＢ点からみた反射係数は図３(ｂ)示すようになる。次に、本実施の形態の広帯域高周波スイッチでは、この位置に中心周波数で１／４波長の線路長を有する先端がDCカットキャパシタ８により高周波数的にショートされたスタブを装荷して広帯域化を図る。
【００１８】
１／４波長のショートスタブは、f０〜２f０ではL性、２f０〜３f０ではC性となるため、図３(ｂ)の反射特性に対しては、スミスチャート上でf０から２f０の周波数では反時計回りに、２f０から３f０の周波数では時計回りにインピーダンスを動かす作用を有するので、C点からみた反射係数は図３(c)のように、f０〜３f０の周波数に対して中心の５０Ω部近傍に持ってくることができ、広帯域性を得る。なお、各伝送線路の３，５，６，７の線路幅(特性インピーダンス)は、PINダイオード４ａのCOFFとPINダイオード４ｂのRONが0とならず、また接続部に起因する寄生成分を無視できない場合は、種々のインピーダンスに最適化され、線路幅は異なる。
【００１９】
このように、バイアス回路と共用する１／４波長線路で広帯域を図っているために、直列に接続される線路の線路長が３／４波長と比較的短くなるだけでなく、PINダイオードを用いた高耐電力スイッチの課題であったバイアス回路を小型に構成でき、スイッチ全体の小型化が実現できる。また、高抵抗を使用していないため、付随する消費電力を無くすことができる。
【００２０】
また、バイアス端子９は、DCカットキャパシタ８により高周波的にショートされるため、接続されるバイアス線路のインピーダンスに全く影響されず、特性の安定したスイッチを得ることができる。また、PINダイオードを並列にのみ用いているために高い耐電力特性が得られる。本実施の形態では、１／２波長伝送線路について、伝送線路５,６という線路幅の異なる２つの線路で構成しているが、単一線路幅としても良いし、逆に３つ以上の異なる線路幅の線路で構成しても良い。異なる線路幅の伝送線路を用いることにより設計の自由度が向上して、PINダイオードやＤＣカットキャパシタ及びその接続部等に起因する寄生成分の影響を低減しやすくなり、広帯域に良好な性能を有するスイッチを得ることが出来る。
【００２１】
ここで、図４は、図２においてPINダイオード４ａのCOFF＝０、PINダイオード４ｂのRON＝０、ＤＣカットキャパシタ８ａの容量を無限大とし、また接続部に起因する寄生成分を無視できる場合の広帯域高周波スイッチ簡略化した等価回路である。図において、Z1，L1は伝送線路３の特性インピーダンスと線路長、Z2，L2は前記伝送線路5,6の特性インピーダンスと線路長、Zb，Lbはスタブ7の特性インピーダンスと線路長である。Z0は終端抵抗である。L1, L2, Lbの線路長は前述したように、L1=λc/4，L2=λc /4，Lb=λc/4（λcは中心周波数での波長）であるため、整合条件より、各伝送線路の特性インピーダンスを、
Ｚ１＝Ｚ０
Ｚ２＝（√２）＊Ｚ０
Ｚｂ＝２Ｚ０
と決定することも可能である。図４のように、COFF＝０，RON＝０の近似が得られるダイオードを用いる場合、前記関係を満たすとき、f０、fc=２f０、３f０の3点での整合が完全にとれる。このような場合、各伝送線路インピーダンスを一意的に決定することができ、広帯域高周波スイッチの設計が一層容易になる。なお、COFF≠０，RON≠０の場合でも広帯域高周波スイッチ設計の初期値として利用することができる。
【００２２】
さらに、図５は、第二の伝送線路５および第三の伝送線路６との間にPINダイオード１２を一段追加装荷した広帯域高周波スイッチである。ここで、第二の伝送線路５の線路長は１／８波長以下としてある。このような形態とすることにより、１段のPINダイオードON抵抗では遮断ポートのアイソレーションが不足する場合にこれを向上させることができる。
【００２３】
このとき、伝送線路５を１／８波長以下としてあるので、ｆ０〜３f０まで共振点は現れず、広帯域にアイソレーション特性を向上できる。同様に、１／８波長以下の複数の(3以上)線路を用いてPINダイオードを同数個多段化すれば、さらにアイソレーション特性を向上できる。なお、2つの分岐線路に装荷されるＰＩＮダイオードは必ずしも同数である必要はなく、所望のアイソレーション量に応じて例えば、一方の分岐線路のPINダイオードを１段とし、他方の分岐線路のPINダイオードを２段として低コスト化を図ることも可能である。
【００２４】
また、図６のように、バイアス端子９に直列抵抗１５を装荷する構成とすることも可能なことは当然である。PINダイオードのON抵抗は、ダイオードを流れる電流により制御されるが、PINダイオードの電流電圧特性は指数関数で表現されるために、ON時において所望の電流をPINダイオードに流してスイッチを動作させようとする場合、電圧感度が高くなって設定が難しくなり特性に影響する場合がある。直列抵抗１５はこの電圧感度を低減させる働きを有する。
【００２５】
ここで、直列抵抗１５は高周波特性には全く影響しないため、所望の電圧において必要なON電流が得られるよう自由に設定でき、本スイッチを上位のコンポーネントに格納する際、コンポーネントの電源電圧値の数を少なくすることができ、全体の低コスト化を図れる。
【００２６】
本実施の形態では、広帯域高周波スイッチの回路形態を明記しないが、ディスクリートPINダイオードを用いたハイブリッドマイクロ波集積回路(HMIC)としても、PINダイオードをモノリシック化したモノリシックマイクロ波集積回路(MMIC)としても良い。また制御素子にPINダイオードを用いたが、FETその他ON／OFF機能を有するその他の素子を用いることも可能なことは勿論である。
【００２７】
また、本実施の形態で伝送線路の線路長を特定しているが、PINダイオードやＤＣカットキャパシタ及びその接続部等に起因する寄生成分が無視できない場合、それらの効果を伝送線路の線路長に変換して等価的に本実施の形態で特定した伝送線路の線路長を実現しても良い。
【００２８】
実施の形態２．
図７は、本発明の実施の形態２による広帯域高周波スイッチであり、図８は、本実施の形態スイッチの実装例である。２０は誘電体基板であり、２１は入力伝送線路、２２〜２６はボンディングワイヤ、２７および２８は基板に設けたビアホール、２９〜３１は平行平板キャパシタである。本実施の形態では、伝送線路３，５，６およびスタブ７は、全て同一の誘電体基板上に構成しており、並列PINダイオード4とスタブ7の接地には、それぞれ誘電体基板上に設けたビアホール２７，２８を用いている。PINダイオード4はディスクリート部品であり、平行平板キャパシタ２９〜３１とともに、ボンディングワイヤ２２〜２６により伝送線路と接続される。
【００２９】
このようにディスクリートPINダイオード4を用いて、回路を同一の誘電体基板に実装したMIC回路とすることにより、全体の低コスト化とともに小型化が図れる。また、複数枚の誘電体基板に実装するのと比較してスイッチとしての機能確認が容易となり、上位のコンポーネントへの二次実装が容易となる利点を有する。また、本実施の形態ではバイアス回路も伝送線路としていることと併せて、一枚基板に構成することにより線路のパターン形成の自由度が向上するため、図８のように曲線線路を多用すれば、超小型、広帯域、高出力、低コストなMIC PINスイッチを得ることができる。
【００３０】
図８では、PINダイオード4とDCカットキャパシタ３０はそれぞれビアホール２７,２８上に実装され、インダクタを低減して高性能化を図っているが、ビアホールをはずしてPINダイオードおよび平行平板キャパシタを実装してもよい。なお、伝送線路３，５，６の長さが実施の形態１で規定した値とはなっていないが、これは主として、平行平板キャパシタの実装パッドの寄生容量とボンディングワイヤのインダクタによるものである。
【００３１】
実施の形態３．
図９は、本発明の実施の形態３による広帯域高周波スイッチであり、本実施の形態では分岐線路を３個にして1入力３出力のスイッチを構成している。通過側の1つの分岐線路のみPINダイオードをOFFとし、他の2つの分岐線路のPINダイオードをONとして遮断させ、スイッチとして動作させる。通過側の分岐線路について、分岐部から見たインピーダンスは、図３(ａ)と比較して周波数特性の拡散度は増すが、同様の整合を取ることにより、広帯域、小型、高耐電力な３出力のスイッチが得られる。また、分岐線路をn個にして、1入力n出力のスイッチも構成できる。
【００３２】
【発明の効果】
第一の発明によれば、バイアス回路を含んだ小型な広帯域高周波スイッチが得られ、各伝送線路の線路長が一意に決定できる効果がある。PINダイオードを用いたスイッチを大型化、または消費電力を増加させていたバイアス回路の問題点を解消することが出来る。またバイアス端子は、DCカットキャパシタにより高周波的に短絡されるため、接続されるバイアス線路のインピーダンスに全く影響されず、特性の安定した高耐電力スイッチを得る効果がある。
【００３３】
また、第二の発明によれば、PINダイオードON時の抵抗を0、PINダイオードOFF時の容量を0と近似でき、また接続部に起因する寄生成分の影響が無視できる場合、各伝送線路の特性インピーダンスが一意的に決定され、スイッチの設計が容易になる効果がある。
【００３４】
また、第三の発明によれば、第一のPINダイオードから出力端子までの伝送線路を複数の線路幅を有するようにしたので、PINダイオードやＤＣカットキャパシタとその接続部等に起因する寄生成分の影響を低減しやすくなり、広帯域に良好な性能を有するスイッチを得る効果がある。
【００３５】
また、第四の発明によれば、分岐線路あたりのPINダイオードを多段化したので、全体域に亘って、遮断ポートのアイソレーション特性を向上できる効果がある。
【００３６】
また、第五の発明によれば、バイアス端子に直列抵抗を備えた構成としたので、PINダイオードON時の電圧感度を低減させ、電流設定を容易にできる効果がある。またON時の駆動電圧を自由に設定できるため、本発明のスイッチを上位のコンポーネントに実装する際の電源電圧値の数を低減でき、全体の低コスト化が図れる効果がある。
【００３７】
また、第六の発明によれば、全ての伝送線路を同一の誘電体基板上に形成し、ディスクリートPINダイオードと平行平板キャパシタも同一の誘電体基板上に実装したので、スイッチ全体の低コスト化と小型化を実現できる。またスイッチ単体の機能確認が容易となり、上位のコンポーネントへの二次実装が容易となる効果がある。また誘電体基板上の線路パターン形成の自由度が向上するため、曲線線路を多用すれば超小型、広帯域、高出力、低コストな広帯域高周波スイッチを得ることができる。
【００３８】
また、第七の発明によれば、分岐線路をn線路備え、出力端子をn個とした構成としたので、小型、高耐電力な多出力端子のスイッチを得る効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による広帯域高周波スイッチ回路図である。
【図２】  この発明の実施の形態１の簡略化した広帯域高周波スイッチ等価回路図である。
【図３】  この発明の実施の形態１の各点のスミスチャートである。
【図４】  この発明の実施の形態１の広帯域高周波スイッチ変形例である。
【図５】  この発明の実施の形態１の簡略化した広帯域高周波スイッチ等価回路変形例である。
【図６】  この発明の実施の形態１の広帯域高周波スイッチ変形例である。
【図７】  この発明の実施の形態２の広帯域高周波スイッチ回路図である。
【図８】  この発明の実施の形態２の広帯域高周波スイッチ実装例である。
【図９】  この発明の実施の形態３の広帯域高周波スイッチ実装例である。
【図１０】  従来の広帯域高周波スイッチの回路図である。
【符号の説明】
１  入力端子，２  DCカットキャパシタ，３  第一の伝送線路，４  PINダイオード，５  第二の伝送線路，６  第三の伝送線路，７  スタブ，８  DCカットキャパシタ，９  バイアス端子，１０  DCカットキャパシタ，１１  出力端子，１２  PINダイオード，１５  抵抗，２１  誘電体基板，２２〜２６  ボンディングワイヤ，２７,２８  ビアホール，２９〜３１  平行平板キャパシタ，４１入力端子，４２  DCカットキャパシタ，４３  伝送線路，４４  PINダイオード，４５  伝送線路，４６  テーパー線路，４７  バイアス回路，４９  出力線路，５０  DCカットキャパシタ，５１  出力端子
【図１】
0003823843.tif 000002
【図２】
0003823843.tif 000003
【図３】
0003823843.tif 000004
【図４】
0003823843.tif 000005
【図５】
0003823843.tif 000006
【図６】
0003823843.tif 000007
【図７】
0003823843.tif 000008
【図８】
0003823843.tif 000009
【図９】
0003823843.tif 000010
【図１０】
0003823843.tif 000011