(57)【要約】増幅段を複数有する多段構成の高周波電力増幅装置において、各増幅段を構成する半導体増幅素子は横拡散構造でドレイン側にドレイン低濃度領域を有するＭＯＳ型電界効果トランジスタを用いる。駆動段用増幅素子のドレイン低濃度領域の横方向長さを、最終段用増幅素子のドレイン低濃度領域の横方向長さよりも短くする。駆動段の耐圧最終段の耐圧よりも低くすることができることから、駆動段の利得を高めることができる。また、ドレイン低濃度領域の横方向長さを変えるだけであり、製造コストの高騰を抑止できる。
2002056368.tif 000002
【特許請求の範囲】
【請求項１】
入力端子と、
出力端子と、
上記入力端子と上記出力端子間に縦続接続される複数の増幅段とを有し、
上記増幅段のうち、上記出力端子に結合される第１の増幅器及び上記入力端子と上記第１の増幅器との間に結合される第２の増幅器に含まれる半導体増幅素子は、そのゲート電極のドレイン側端とドレイン高濃度領域の間にドレイン低濃度領域を有するドレインオフセット構造を有し、
上記第１の増幅器に含まれる上記電界効果トランジスタのゲートからドレイン方向に沿う上記ドレイン低濃度領域の長さが、上記第２の増幅器に含まれる上記電界効果トランジスタの上記ドレイン低濃度領域の長さよりも長いことを特徴とする高周波電力増幅装置。
【請求項２】
上記第１の増幅器には電源電圧端子から、直接電源電圧が供給され、
上記第２の増幅器には、上記電源電圧よりも低い電圧に変換する電圧レベル変換回路から電圧が供給されることを特徴とする請求の範囲第１項記載の高周波電力増幅装置。
【請求項３】
上記第１の増幅器及び上記第２の増幅器に含まれる上記電界効果トランジスタのそれぞれの上記ドレイン低濃度領域は同一のプロセスで形成されたものであることを特徴とする請求の範囲第１項記載の高周波電力増幅装置。
【請求項４】
上記電圧レベル変換回路は、
上記電源電圧や温度に対して安定な電圧を発生するバンドギャップリファレンスを基準として発生される所望の電圧を出力する回路であることを特徴とする請求の範囲第２項記載の高周波電力増幅装置。
【請求項５】
上記電圧レベル変換回路は、
上記半導体増幅素子のゲートとドレインがダイオード接続された複数の電界効果トランジスタが接地を基準に直列接続され、かつその直列接続された複数の上記電界効果トランジスタの接地と反対側の端と電源電圧の間に抵抗が接続され、複数の上記電界効果トランジスタと抵抗の接点を基準として発生される所望の電圧を出力する回路であることを特徴とする請求の範囲第２項記載の高周波電力増幅装置。
【請求項６】
上記電圧レベル変換回路は、
上記半導体増幅素子のゲートとドレインがダイオード接続された複数の電界効果トランジスタが接地を基準に直列接続され、かつその直列接続された複数の上記電界効果トランジスタの接地と反対側の端と電源電圧の間に定電流源が接続され、複数の上記電界効果トランジスタと定電流源の接点を基準として発生される所望の電圧を出力する電圧レベル変換回路であることを特徴とする請求の範囲第２項記載の高周波電力増幅装置。
【請求項７】
上記電圧レベル変換回路は、
上記電源電圧端子と接地の間に直列接続された２つの抵抗の接続点の電圧を基準として発生される所望の電圧を出力する回路であることを特徴とする請求の範囲第２項記載の高周波電力増幅装置。
【請求項８】
入力端子と、
出力端子と、
上記入力端子と上記出力端子間に縦続接続される複数の増幅段とを有し、
上記増幅段のうち、上記出力端子に結合される第１の増幅器及び上記入力端子と上記第１の増幅器との間に結合される第２の増幅器に含まれる半導体増幅素子は、そのゲート電極のドレイン側端とドレイン高濃度領域の間にドレイン低濃度領域を有するドレインオフセット構造を有し、
上記第１の増幅器に含まれる上記電界効果トランジスタのゲート長は、上記第２の増幅器に含まれる上記電界効果トランジスタのゲート長よりも長いことを特徴とする高周波電力増幅装置。
【請求項９】
上記第１の増幅器には電源電圧端子から、直接電源電圧が供給され、
上記第２の増幅器には、上記電源電圧よりも低い電圧に変換する電圧レベル変換回路から電圧が供給されることを特徴とする請求の範囲第８項記載の高周波電力増幅装置。
【請求項１０】
上記第１の増幅器及び上記第２の増幅器に含まれる上記電界効果トランジスタのそれぞれの上記ゲート長は同一のプロセスで形成されたものであることを特徴とする請求の範囲第８項記載の高周波電力増幅装置。
【請求項１１】
上記電圧レベル変換回路は、
上記電源電圧や温度に対して安定な電圧を発生するバンドギャップリファレンスを基準として発生される所望の電圧を出力する回路であることを特徴とする請求の範囲第９項記載の高周波電力増幅装置。
【請求項１２】
上記電圧レベル変換回路は、
上記半導体増幅素子のゲートとドレインがダイオード接続された複数の電界効果トランジスタが接地を基準に直列接続され、かつその直列接続された複数の上記電界効果トランジスタの接地と反対側の端と電源電圧の間に抵抗が接続され、複数の上記電界効果トランジスタと抵抗の接点を基準として発生される所望の電圧を出力する回路であることを特徴とする請求の範囲第９項記載の高周波電力増幅装置。
【請求項１３】
上記電圧レベル変換回路は、
上記半導体増幅素子のゲートとドレインがダイオード接続された複数の電界効果トランジスタが接地を基準に直列接続され、かつその直列接続された複数の上記電界効果トランジスタの接地と反対側の端と電源電圧の間に定電流源が接続され、複数の上記電界効果トランジスタと定電流源の接点を基準として発生される所望の電圧を出力する電圧レベル変換回路であることを特徴とする請求の範囲第９項記載の高周波電力増幅装置。
【請求項１４】
上記電圧レベル変換回路は、
上記電源電圧端子と接地の間に直列接続された２つの抵抗の接続点の電圧を基準として発生される所望の電圧を出力する回路であることを特徴とする請求の範囲第９項記載の高周波電力増幅装置。
【請求項１５】
送信部に高周波電力増幅装置を有する無線通信装置であって、
上記高周波電力増幅装置は請求の範囲第１項記載の高周波電力増幅装置であることを特徴とする無線通信装置。
【請求項１６】
送信部に高周波電力増幅装置を有する無線通信装置であって、
上記高周波電力増幅装置は請求の範囲第８項記載の高周波電力増幅装置であることを特徴とする無線通信装置。
【発明の詳細な説明】
技術分野
本発明は、複数の増幅器（半導体増幅素子）を多段に縦続接続した多段構成の高周波電力増幅装置（電力増幅装置：高周波電力増幅モジュール）及びその高周波電力増幅装置を組み込んだ無線通信装置に係り、従来のプロセス技術と製造コストを維持しながら駆動段の利得を向上させる手段を有する電力増幅装置の製造技術に関する。
背景技術
自動車電話機，携帯電話機等の無線通信装置（無線送受信機）に用いられる高周波電力増幅装置は、半導体増幅素子（トランジスタ）で構成される複数の増幅器を、２段または３段等多段に縦続接続した多段構成となっている。例えば、２段構成の場合、初段増幅段は駆動段を構成し、２段増幅段は出力段を構成する。
高周波電力増幅装置の特性としては、高効率でかつ高利得、小形でかつ低コストであることが求められる。さらに、携帯での使用という特異性からアンテナのインピーダンスが使用条件で大きく変化して負荷不整合になり反射が起こって、最終段の増幅素子（半導体増幅素子）に大きな電圧が加わる場合が生じる。増幅素子にはそれに耐え得る破壊耐圧も考慮する必要がある。
第２１図は高周波電力増幅装置の構成を示すブロック図と、最終段増幅器（出力段増幅器）及び駆動段増幅器の出力電圧振幅（ｍａｘ）を概算する概念図を示す。第２１図では、高周波電力増幅装置が駆動段３と最終段４とによる２段増幅構成の例について説明する。入力端子１に入力された高周波信号は駆動段３で増幅された後、さらに最終段４で増幅されて出力端子２から出力される。
この高周波電力増幅装置において、最終段出力電力をＰｏ２、最終段出力電圧をＶｏ２、駆動段の出力電力をＰｏ１、駆動段の出力電圧をＶｏ１とし、負荷不整合による反射電力をＰｏ２’、反射電圧をＶｏ２’とする。負荷不整合が１０：１の場合には、出力電力Ｐｏ２の６７％（電圧で８２％）が反射され、出力電力と反射電力が最悪ケースで同位相になったとき電圧出力がそのまま重畳される。
例えば、出力電力Ｐｏ２が４Ｗ、負荷インピーダンス４Ωの場合には、出力電圧Ｖｏ２が４Ｖとなり、反射電圧Ｖｏ２’は３．３Ｖ、電源電圧Ｖｄｄ５Ｖと合わせて、１２．３Ｖの最大振幅が最終段の素子（半導体増幅素子）に印加される。
一方駆動段は、最終段の利得ＰＧを１０ｄＢと仮定すると、駆動段出力電力Ｐｏ１は０．４Ｗ、出力電圧Ｖｏ１は１．２Ｖ（負荷インピーダンス４Ω仮定）、反射電力のキックバック分の電圧Ｖｏ１’は１．０Ｖとなり、電源電圧Ｖｄｄ５Ｖと合わせて、７．２Ｖの最大振幅が駆動段の素子に印加される。このように駆動段の素子に必要な耐圧は大幅に低くて済む。
ところで、半導体素子の耐圧特性ＢＶと増幅特性ｆＴとの間には、ＢＶ×ｆＴ＝一定、という関係が一般に知られている。また、最大有能電力利得（ＭＡＧ）はｆＴの２乗に比例するので、耐圧を半減して、ｆＴを２倍にすれば、ＭＡＧは６ｄＢ向上することになる。上記の例では、駆動段の耐圧を０．５８５倍（＝７．２Ｖ／１２．３Ｖ）に設定でき、駆動段と最終段を同じ耐圧の増幅素子を用いた場合に比べて４．６６ｄＢ（＝２０ｌｏｇ（１／０．５８５））利得が向上できる。このことを利用して、駆動段に耐圧の低い、逆に増幅特性の高い素子を用いることで、高利得化が可能となる。
第２０図は従来の高周波電力増幅装置に用いられる増幅素子を有する半導体素子（半導体チップ）の模式的断面図であり、駆動段及び最終段（出力段）の耐圧を変える手段を説明する増幅素子（半導体増幅素子）の構成図を示す。
第２０図にはＮ型バイポーラ接合トランジスタを例に挙げており、Ｐ−基板５５に駆動段のコレクタ領域５６と最終段のコレクタ領域５７をそれぞれ異なるマスクを用いて別々に形成した後、ベース領域５８とエミッタ領域５９、ベース，コレクタ，エミッタの引出し電極６０，６１，６２を共通の製造工程で形成する。駆動段のコレクタ領域５６と最終段のコレクタ領域５７はそれぞれマスキングして別工程で、Ｎｃ１＞Ｎｃ２となる異なる不純物濃度Ｎｃ１，Ｎｃ２になるように形成し、同一チップ上に耐圧の異なる駆動段と最終段を実現している。
しかし、上記従来技術では、同一半導体チップ上に耐圧の異なる最終段と駆動段の増幅素子を形成するためにバイポーラ接合トランジスタのコレクタ不純物濃度を変えている。これは、通常の製造工程に対し、追加のマスクと製造工程を必要とするため、製造コストが増大するという難点がある。
本発明の目的は、新規なマスクや製造工程を追加することなく、同一製造プロセスで耐圧の異なる最終段と駆動段の増幅素子を形成し、製造コストを上げずに電力増幅器の高利得化、それに伴う小形化を実現することにある。
本発明の上記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
発明の開示
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）高周波電力増幅装置の増幅素子として、横拡散構造でゲート電極のドレイン側端とドレイン高濃度領域の間にドレイン低濃度領域を有するドレインオフセット構造のＭＯＳ型電界効果トランジスタを用い、製造時のマスクパターン形状を変えることで、ゲートからドレイン方向に対するドレイン低濃度領域の長さを駆動段よりも最終段の方が長くなるように設計する。また、半導体素子の製造は従来のドレインオフセット構造ＭＯＳ型電界効果トランジスタの製造プロセスと同一プロセスで形成する。
これによれば、ドレインオフセット構造のＭＯＳ型電界効果トランジスタを多段構成の電力増幅器に用い、駆動段のドレイン低濃度領域の長さを最終段よりも短くして耐圧を低く抑え、利得を向上させることが、マスクパターン形状を変えることだけで実現できる。
これは、従来の製造プロセスに対し、工程追加などが生じないので、コストを上げずに性能向上が図れるという点で効果が大きい。また、マスクも全く新たなマスクを必要とせず、駆動段のドレイン低濃度領域の長さを最終段よりも短くする程度の改良を要するマスクであり、マスク製作費用の低減も可能である。
また、上記の如く、駆動段の利得が向上することによって、多段増幅器の全体利得を得るための縦続接続段数が削減でき、それに伴って段間整合回路やその構成部品も削減できるため、電力増幅器全体の小形化と低コスト化が可能となり、その効果は大きい。
（２）上記（１）の構成において、駆動段と最終段のドレインオフセット長さを変化させることなく、代わりに製造時のマスクパターン形状を変えることで、ゲート電極の長さを駆動段よりも最終段の方が長くなるように設計する。この構成では上記（１）の構成による効果を同様に得ることできる。
（３）駆動段及び最終段を有する高周波電力増幅装置において、駆動段の電源電圧を高周波電力増幅装置全体の電源電圧よりも低くかつ安定化する電圧レベル変換回路を介して供給する。電圧レベル変換回路による低電圧化や安定化は、抵抗による分圧とバッファアンプ、バンドギャップリファレンスやダイオード起電圧とバッファアンプなどによって構成する。
これにより、電源電圧の過電圧や不要な変動を抑え、耐圧条件をより低くすることができる。
また、電圧レベル変換回路による低電圧化や安定化は、抵抗による分圧とバッファアンプ、バンドギャップリファレンスやダイオード起電圧とバッファアンプなどによって構成するので、従来のＬＤＭＯＳＦＥＴプロセスで試作でき、コストアップにはならない。したがって、コスト増大なく、性能向上が図れる点で効果は大きい。
発明を実施するための最良の形態
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施形態１）
第１図乃至第１４図は本発明の一実施形態（実施形態１）である高周波電力増幅装置に係わる図である。
第１図は高周波電力増幅装置に組み込まれる半導体チップの模式的断面図であり、第２図は上記半導体チップに形成されるＬＤＭＯＳＦＥＴのプロセスを示すフローチャートである。第３図乃至第１０図はＬＤＭＯＳＦＥＴの製造における各製造段階での半導体基板の一部の模式的断面図である。第１１図は高周波電力増幅装置の一部を示すブロック図であり、第１２図は高周波電力増幅モジュールの外観を示す図である。第１３図は上記高周波電力増幅モジュールの等価回路図である。
第１４図は高周波電力増幅モジュールが組み込まれた無線通信装置の構成を示すブロック図である。
本実施形態１の高周波電力増幅装置は、第１１図に示すように、駆動段３と最終段４を有する２段増幅構成になっていて、入力端子（Ｐｉｎ）１に入力した高周波信号を駆動段３及び最終段４で順次増幅して出力端子（Ｐｏｕｔ）２から高周波信号を出力する。本実施形態１では駆動段３を構成する半導体増幅素子の耐圧ＢＶ１は、最終段４を構成する半導体増幅素子の耐圧ＢＶ２よりも小さくなり、耐圧を下げた分だけ利得を高くすることができる。
ここで、駆動段３及び最終段４をそれぞれ構成する半導体増幅素子が形成される半導体チップ（半導体素子）について説明する。
第１図は駆動段３と最終段４を構成する増幅素子（半導体増幅素子）Ｑ１，Ｑ２が形成された半導体チップの模式的断面図である。２段構成の高周波電力増幅装置（電力増幅器）に用いられる駆動段及び最終段の増幅素子Ｑ１、Ｑ２は、横拡散構造で、ゲート（Ｇ）電極のドレイン（Ｄ）側端とドレイン高濃度領域の間にドレイン低濃度領域を有するドレインオフセット構造のＭＯＳ型電界効果トランジスタ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）であり、一般に、ＬＤＭＯＳＦＥＴ（Ｌａｔｅｒａｌ　Ｄｉｆｕｓｅｄ　ＭＯＳＦＥＴ）と呼称されている。第２図はその製造工程を示すフローチャートである。
第２図の▲１▼乃至▲８▼に示す各工程、即ち、▲１▼酸化膜素子分離，▲２▼Ｎｗｅｌｌ／Ｐｗｅｌｌ形成，▲３▼ゲート酸化膜形成，▲４▼ゲート電極形成，▲５▼オフセットｎ−形成（全面），▲６▼ｎ＋形成（選択）−ＮＭＯＳ，▲７▼ｐ＋形成（選択）−ＰＭＯＳ，▲８▼取出し電極形成の各工程を経て半導体素子（半導体チップ）が製造される。前記各工程が終了した段階での半導体基板の断面図を第３図乃至第１０図に示してある。
▲１▼酸化膜素子分離工程では、半導体基板５を用意するとともに、その表面（主面）に素子分離のために酸化膜からなる絶縁膜１２ａを選択的に形成する（第３図参照）。上記半導体基板５は第１導電型または第２導電型のシリコン基板からなっている。図では示してないが、表面に同じ導電型のエピタキシャル層を設けた半導体基板５を使用してもよい。
つぎの▲２▼Ｎｗｅｌｌ／Ｐｗｅｌｌ形成工程では、常用の不純物拡散及びアニール処理等によって、ＰＭＯＳ用のＮｗｅｌｌ拡散層７とＬＤＭＯＳＦＥＴ用のＰｗｅｌｌ拡散層６を第１導電型または第２導電型の半導体基板５上に形成する（第４図参照）。
つぎに半導体基板５の主面全域にゲート酸化膜１２を形成（▲３▼ゲート酸化膜形成工程：第５図参照）するとともに、ＦＥＴを形成する領域のゲート酸化膜１２上に選択的にゲート電極８を形成する（▲４▼ゲート電極形成工程：第６図参照）。
つぎに、半導体基板５の主面に選択的に不純物を注入してｎ型ドレイン低濃度領域（ｎ−層）９を形成する（▲５▼オフセットｎ−形成（全面）工程：第７図参照）。この場合、ゲート電極８及び絶縁膜１２ａがマスクとなることから、これらゲート電極８及び絶縁膜１２ａから露出する半導体層の表層部分にｎ型ドレイン低濃度領域（ｎ−層）９が形成されることになる。
つぎに、ドレイン領域またはソース領域となるｎ型ドレイン／ソース高濃度領域１０を図示しないマスクを用いて選択的に形成する（▲６▼ｎ＋形成（選択）−ＮＭＯＳ工程：第８図参照）。同様にＰＭＯＳ用のドレイン領域またはソース領域となるｐ型ドレイン／ソース高濃度領域１１も図示しないマスクを用いて選択的に形成する（▲７▼ｐ＋形成（選択）−ＰＭＯＳ工程：第９図参照）。
つぎに、選択的に半導体基板５の主面に絶縁膜１２ｃを形成するとともに、ゲート引出し電極１３，ソース引出し電極１４，ドレイン引出し電極１５を形成する（▲８▼取出し電極形成工程：第１０図参照）。
これにより、第１図及び第１０図に示すように、駆動段３及び最終段４を構成するＬＤＭＯＳ構造のＮチャネル型ＭＯＳ（ＮＭＯＳ）やＰチャネル型ＭＯＳ（ＰＭＯＳ）を形成した半導体素子を製造することができる。
第２図及び第３図乃至第１０図では、半導体素子の形成状態のみを示したが、実際は広い面積の半導体基板（ウエハ）に縦横に複数の半導体素子部分を形成した後、縦横に分断して多数の半導体素子を製造する。半導体素子には、必要に応じて他のトランジスタ等の能動素子や抵抗等の受動素子を形成してもよい。
上記半導体素子の製造において、上記▲５▼オフセットｎ−形成（全面）工程にあっては、第１図に示すように、駆動段用増幅素子Ｑ１のオフセットｎ−領域の長さＬｒ１を、最終段用増幅素子Ｑ２のオフセットｎ−領域の長さＬｒ２よりも短く形成してある。
即ち、選択的に形成するｎ型ドレイン／ソース高濃度領域１０のマスクパターンを調整して、駆動段用増幅素子Ｑ１と最終段用増幅素子Ｑ２に対する、ゲート電極８のドレイン側端とｎ型ドレイン／ソース高濃度領域１０の間のｎ型ドレイン低濃度領域（ｎ−層）９のオフセット長Ｌｒ１とオフセット長Ｌｒ２を、Ｌｒ１＜Ｌｒ２となるようにする。
これにより、駆動段用増幅素子Ｑ１と最終段用増幅素子Ｑ２の耐圧ＢＶ１とＢＶ２は、ＢＶ１＜ＢＶ２となる。従って、駆動段用増幅素子Ｑ１の利得を増大させることができる。
このように、追加工程などをせずに、マスクパターンにおけるｎ型ドレイン低濃度領域（ｎ−層）９やｎ型ドレイン／ソース高濃度領域１０のパターン寸法の変更だけで増幅素子の耐圧を変えられるため、コストを増加せずに耐圧抑圧に伴う利得向上が図れる。
第１２図は上記半導体素子が組み込まれた高周波電力増幅装置（高周波電力増幅モジュール）９５の外観を示す斜視図である。高周波電力増幅モジュール９５は、板状の配線基板からなるモジュール基板９６と、このモジュール基板９６に重ねて取り付けられたキャップ９７とによって偏平矩形体構造のパッケージ９８が構成された構造になっている。上記パッケージ９８は電磁シールド効果の役割を果たす金属製になっている。
上記パッケージ９８からは電気的に独立した外部電極端子が露出している。すなわち、この例では、モジュール基板９６の側面から下面に亘って表面実装用の外部電極端子が設けられている。この外部電極端子はモジュール基板９６の表面に形成された配線とこの配線の表面に形成されたＰｂＳｎハンダ等により形成されている。
外部電極端子は、第１２図に示すように、パッケージ９８の一縁では左から右に向かって入力端子Ｐｉｎ，第２電圧端子ＧＮＤ，バイアス供給端子Ｖａｐｃとなり、パッケージ９８の他縁では左から右に向かって出力端子Ｐｏｕｔ，ＧＮＤ，第１電圧端子Ｖｄｄとなっている。
第１３図は高周波電力増幅モジュール９５の等価回路図である。この等価回路において、各部には整合用または電位調整等の目的で、コンデンサ（Ｃ１〜Ｃ１０）、バイパスコンデンサ（ＣＢ）、抵抗（Ｒ１〜Ｒ４）が組み込まれている。また、白抜き枠はマイクロストリップラインを示すものである。
第１４図は本実施形態１の高周波電力増幅モジュールが組み込まれた無線通信装置のシステム構成を示すブロック図である。具体的には、携帯電話機（移動体通信端末）のシステム構成を示すものである。
携帯電話機は、受話器８３および送話器８４を有する送受話器８２と、上記受話器８３に順次接続される受信信号処理部８５，復調器８６および上記送話器８４に順次接続される送信信号処理部８７，変調器８８を有するベースバンド部８９と、上記ベースバンド部８９に接続されるＲＦブロック部７０と、上記ＲＦブロック部７０に接続されるアンテナ８０と、上記ベースバンド部８９およびＲＦブロック部７０に接続され制御回路９１および表示キー９２を有する制御部９０を有している。
ＲＦブロック部７０にはアンテナスイッチ７１が設けられている。このアンテナスイッチ７１は、ＩＦ増幅器７２，受信ミキサ７３，高周波増幅器７４で構成される受信部７５の高周波増幅器７４と、送信ミキサ７６，送信電力増幅器（高周波電力増幅モジュール）９５で構成される送信部７８の高周波電力増幅モジュール９５と、上記アンテナ８０に接続されている。
また、受信ミキサ７３及び送信ミキサ７６は周波数シンセサイザ７９に接続されている。
送信系では、送話器８４に向かって話された音声（音響信号）は、送話器８４で電気信号に変換されるとともに、送信信号処理部８７で送信信号に変換され、かつ変調器８８でアナログからデジタルに変換される。その後、送信信号は送信部７８の送信ミキサ７６で周波数シンセサイザ７９により目的の周波数に変換され、さらに本実施形態１の高周波電力増幅モジュール９５で増幅され、アンテナスイッチ７１の切り換えによってアンテナ８０から電波として送信される。
受信系では、アンテナ８０によって捕捉された受信信号はアンテナスイッチ７１の切り換えによって受信部７５の高周波増幅器７４で増幅されるとともに、受信ミキサ７３で周波数シンセサイザ７９により目的の周波数に変換される。その後受信信号はＩＦ増幅器７２によって増幅されるとともに、ベースバンド部８９の復調器８６でデジタル信号からアナログ信号に変換され、かつ受信信号処理部８５で信号処理され、受話器８３で音響信号に変換される。
このような無線通信装置においては、高周波電力増幅装置９５の初段用増幅素子の耐圧を最終段用増幅素子の耐圧よりも小さくすることによって初段増幅段での利得を高めることができることから、高出力化が達成できる。
本実施形態１によれば以下の効果を有する。
（１）本実施形態１によれば、ドレインオフセット構造のＭＯＳ型電界効果トランジスタを多段構成の電力増幅器に用い、駆動段のドレイン低濃度領域の長さを最終段よりも短くして耐圧を低く抑え、利得を向上させることが、マスクパターン形状を変えることだけで実現できる。
これは、従来の製造プロセスに対し、工程追加などが生じないので、コストを上げずに性能向上が図れるという点で効果が大きい。また、マスクも全く新たなマスクを必要とせず、駆動段のドレイン低濃度領域の長さを最終段よりも短くする程度の改良を要するマスクであり、マスク製作費用の低減も可能である。
また、駆動段の利得が向上することによって、多段増幅器の全体利得を得るための縦続接続段数が削減でき、それに伴って段間整合回路やその構成部品も削減できるため、電力増幅器全体の小形化と低コスト化が可能となる。
（実施形態２）
第１５図は本発明の他の実施形態（実施形態２）である高周波電力増幅装置に組み込まれる半導体素子の模式的断面図である。本実施形態２にあっては、上記実施形態１のＬＤＭＯＳＦＥＴにおいて、ｎ型ドレイン低濃度領域（ｎ−層）９のオフセット長を変える代わりに、駆動段用増幅素子Ｑ１のゲート長Ｌｇ１を、最終段用増幅素子Ｑ２のゲート長Ｌｇ２よりも短くさせたものである。Ｌｇ１＜Ｌｇ２となるようにすると、実施形態１の場合のＬｒと同様に、駆動段用増幅素子Ｑ１と最終段用増幅素子Ｑ２の耐圧ＢＶ１とＢＶ２は、ＢＶ１＜ＢＶ２となり、実施形態１と同様な効果を有することになる。
即ち、本実施形態２によれば、ドレインオフセット構造のＭＯＳ型電界効果トランジスタを多段構成の電力増幅器に用い、駆動段のゲート電極の長さを最終段よりも短くして耐圧を低く抑え、利得を向上させることが、マスクパターン形状を変えることだけで実現できる。
これは、従来の製造プロセスに対し、工程追加などが生じないので、コストを上げずに性能向上が図れるという点で効果が大きい。また、マスクも全く新たなマスクを必要とせず、駆動段のゲート長を最終段のゲート長よりも短くする程度の改良を要するマスクであり、マスク製作費用の低減も可能である。
（実施形態３）
第１６図は本発明の他の実施形態（実施形態３）である高周波電力増幅装置の一部を示すブロック図である。
本実施形態３の高周波電力増幅モジュールは、前記実施形態１と同様に駆動段３’と最終段４からなる２段増幅構成で、最終段４には電源端子１６から電源電圧Ｖｄｄが直接供給される一方、駆動段３’には電圧レベル変換回路１７を介して電源電圧Ｖｄｄが供給される構成である。
携帯電話機などのモバイル機器で用いられる電池は、使用状態によって起電力が大きく変動する。たとえば、リチウムイオン電池では、平均電圧３．６Ｖに対して２．７Ｖから５Ｖ程度まで変化するため、電力増幅器（高周波電力増幅装置）の耐圧も変動分まで考慮して設計する必要がある。
最終段は出力電力を引出すために高い電源電圧が有利であるが、最終段に比べ出力電力の低い駆動段は出力電圧振幅が電源電圧に比べ小さくて済むため、最終段より電源電圧を下げられる。電圧レベル変換回路１７を用いて、電源電圧を分圧して下げたり、安定化したりすることによって、従来考慮していた電池起電力の変動マージン分、素子の耐圧を低く設定できる。耐圧を下げられた分、駆動段の利得が向上し、電力増幅器全体の高利得化につながる。
第１７図は本実施形態３で用いられる電圧レベル変換回路の第１の構成例と、そこで用いられるバンドギャップリファレンス、及びオペアンプの一構成例を示す回路構成図である。
第１７図（ａ）の電圧レベル変換回路を説明する。バンドギャップリファレンス１８は、第１７図（ｂ）に示す一例のようにダイオード２４，２５のサイズ比と抵抗２６で温度依存性のない電位を発生し、カレントミラー回路を構成するトランジスタ２８，２９とオペアンプ３０で電源電圧依存性のない電位とし、カレントミラー回路を構成するトランジスタ３１とダイオード３２と抵抗３３によって出力端子３４に出力を発生するものである。
オペアンプは、第１７図（ｃ）に示す一例のように反転入力端子３６と非反転入力端子３５からの入力を受ける差動対３８、３９とその電流源４０、能動負荷４１，４２、および出力段４５，４６、位相補償容量４７で構成され、出力端子３７から出力を得るものである。
バンドギャップリファレンス１８の出力をオペアンプ１９の非反転入力端子に、抵抗Ｒ１とＲ２の分圧点を反転入力端子に入力すると、オペアンプの出力電位Ｖｏ−ｏｐはバンドギャップリファレンス１８の出力電位Ｖｂｇａｐに対して、Ｖｏ−ｏｐ＝（Ｒ１＋Ｒ２）×（Ｖｂｇａｐ／Ｒ２）となり、電源電圧に無依存になる。このＶｏ−ｏｐをボルテージフォロア２２を介して出力端子２３に出力する。
第１８図は本実施形態３で用いられる電圧レベル変換回路の第２の構成例を示す回路構成図である。第１８図（ａ）に示すように、複数のダイオード接続されたＭＯＳ型電界効果トランジスタ４９，５０と抵抗４８がダイオードのカソード端子が接地側に抵抗が電源端子１６側に来るように直列接続され、ダイオードと抵抗の接続点の電位をボルテージフォロア５１を介して出力とするものである。
第１８図（ｂ）に示す回路は上記第１８図（ａ）の回路における抵抗４８の代わりに定電流源４４’としたものである。この回路構成によっても同様の効果を得ることができる。
第１９図は本実施形態３で用いられる電圧レベル変換回路の第３の構成例を示す回路構成図である。第１９図に示すように、抵抗５２，５３が接地と電源端子１６間に直列接続され、抵抗間の接続点の電位をボルテージフォロア５４を介して出力端子３０に出力とするものである。
上記電圧レベル変換回路による低電圧化や安定化は、抵抗による分圧とバッファアンプ、バンドギャップリファレンスやダイオード起電圧とバッファアンプなどによって構成するので、従来のＬＤＭＯＳＦＥＴプロセスで製作可能なため、マスクバターンの軽微な変更ですみ、追加工程を必要としなくなる。この結果、コストの増大なく高周波電力増幅モジュールの性能向上が図れる。
上記の如く、駆動段の利得が向上することによって、多段増幅器（高周波電力増幅モジュール）の全体利得を得るための縦続接続段数が削減でき、それに伴って段間整合回路やその構成部品も削減できるため、電力増幅器全体の小形化と低コスト化が可能となる。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、電圧レベル変換回路を介して駆動段に電源電圧を供給する実施形態３と、ドレインオフセット長を駆動段で短くする実施形態１またはゲート長を駆動段で短くする実施形態２とを組み合わせる構成でもよい。
この場合、駆動段の電源電圧を高周波電力増幅装置全体の電源電圧よりも低くかつ安定化する電圧レベル変換回路を介して供給することにより、電源電圧の過電圧や不要な変動を抑え、耐圧条件をより低くすることができる。また、それに応じて上記のドレイン低濃度領域の長さやゲート電極の長さをさらに短くすることができ、さらに利得向上が図れることになる。
また、上記各実施形態では初段半導体増幅素子と、最終段半導体増幅素子とからなる２段構成の高周波電力増幅モジュールの例について説明したが、初段半導体増幅素子と終段半導体増幅素子との間に１乃至複数の中段半導体増幅素子を従属接続した構成に対しても本発明を適用することができる。
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である携帯電話機に適用した場合について説明したが、それに限定されるものではなく、たとえば、自動車電話機等における高周波電力増幅装置には適用できる。
本発明は少なくとも無線通信装置に組み込む高周波電力増幅装置には適用できる。
産業上の利用可能性
以上のように、本発明に係る高周波電力増幅装置は、移動体通信端末等の携帯電話機を始めとする各種の無線通信装置の電力増幅器として使用することができる。また、安定した通話が達成できる無線通信装置を提供することができる。さらに、高周波電力増幅モジュールや無線通信装置の製造歩留り向上により高周波電力増幅装置や無線通信装置の製造コストの低減が可能になる。
【図面の簡単な説明】
第１図は本発明の一実施形態（実施形態１）である高周波電力増幅装置に組み込まれる半導体チップの模式的断面図である。
第２図は半導体チップに形成されるＬＤＭＯＳＦＥＴのプロセスを示すフローチャートである。
第３図はＬＤＭＯＳＦＥＴの製造において酸化膜素子分離が行われた半導体基板の一部の模式的断面図である。
第４図はＬＤＭＯＳＦＥＴの製造においてウエル（ｗｅｌｌ）形成が行われた半導体基板の一部の模式的断面図である。
第５図はＬＤＭＯＳＦＥＴの製造においてゲート酸化膜形成が行われた半導体基板の一部の模式的断面図である。
第６図はＬＤＭＯＳＦＥＴの製造においてゲート電極形成が行われた半導体基板の一部の模式的断面図である。
第７図はＬＤＭＯＳＦＥＴの製造においてオフセットｎ−形成が行われた半導体基板の一部の模式的断面図である。
第８図はＬＤＭＯＳＦＥＴの製造においてｎ＋形成が行われた半導体基板の一部の模式的断面図である。
第９図はＬＤＭＯＳＦＥＴの製造においてｐ＋形成が行われた半導体基板の一部の模式的断面図である。
第１０図はＬＤＭＯＳＦＥＴの製造において取出し電極形成が行われた半導体基板の一部の模式的断面図である。
第１１図は本実施形態１の高周波電力増幅装置の一部を示すブロック図である。
第１２図は本実施形態１の高周波電力増幅モジュールの外観を示す斜視図である。
第１３図は上記高周波電力増幅モジュールの等価回路図である。
第１４図は本実施形態１の高周波電力増幅モジュールが組み込まれた無線通信装置の構成を示すブロック図である。
第１５図は本発明の他の実施形態（実施形態２）である高周波電力増幅装置に組み込まれる半導体素子の模式的断面図である。
第１６図は本発明の他の実施形態（実施形態３）である高周波電力増幅装置の一部を示すブロック図である。
第１７図は本実施形態３で用いられる電圧レベル変換回路の第１の構成例と、そこで用いられるバンドギャップリファレンス、及びオペアンプの一構成例を示す回路構成図である。
第１８図は本実施形態３で用いられる電圧レベル変換回路の第２の構成例を示す回路構成図である。
第１９図は本実施形態３で用いられる電圧レベル変換回路の第３の構成例を示す回路構成図である。
第２０図は従来の高周波電力増幅装置に用いられる増幅素子を有する半導体素子の模式的断面図である。
第２１図は多段構成の高周波電力増幅装置の最終段増幅器及び駆動段増幅器の出力電圧振幅を概算する概念図と具体的な数値例である。
【図１】
2002056368.tif 000003
【図２】
2002056368.tif 000004
【図３】
2002056368.tif 000005
【図４】
2002056368.tif 000006
【図５】
2002056368.tif 000007
【図６】
2002056368.tif 000008
【図７】
2002056368.tif 000009
【図８】
2002056368.tif 000010
【図９】
2002056368.tif 000011
【図１０】
2002056368.tif 000012
【図１１】
2002056368.tif 000013
【図１２】
2002056368.tif 000014
【図１３】
2002056368.tif 000015
【図１４】
2002056368.tif 000016
【図１５】
2002056368.tif 000017
【図１６】
2002056368.tif 000018
【図１７】
2002056368.tif 000019
【図１８】
2002056368.tif 000020
【図１９】
2002056368.tif 000021
【図２０】
2002056368.tif 000022
【図２１】
2002056368.tif 000023
【国際調査報告】
2002056368.tif 000024
2002056368.tif 000025
2002056368.tif 000026