(57)【特許請求の範囲】
【請求項１】
電圧安定化用のコンデンサを介して接地されると共に負荷が接続される出力端子の電圧に基づく電圧と基準電圧発生回路で発生した基準電圧とからエラー電圧を生成し、前記出力端子と入力端子にドレインとソースを接続された出力用ＭＯＳトランジスタのゲートを前記エラー電圧に応じて駆動し、前記出力端子の電圧を一定とするよう制御するレギュレータ回路であって、前記出力端子に負荷が接続されたとき発生する位相の回転により発振のおそれのあるレギュレータ回路において、
前記出力用ＭＯＳトランジスタのゲート，ソース間に、前記出力端子に負荷が接続されたときオンして前記出力用ＭＯＳトランジスタのゲートのインピーダンスを低下させるインピーダンス低下ＭＯＳトランジスタを設けたことを特徴とするレギュレータ回路。
【請求項２】
請求項１記載のレギュレータ回路において、
前記インピーダンス低下ＭＯＳトランジスタは、ＰチャネルＭＯＳトランジスタであることを特徴とするレギュレータ回路。
【請求項３】
請求項１記載のレギュレータ回路において、
前記インピーダンス低下ＭＯＳトランジスタは、ＮチャネルＭＯＳトランジスタであることを特徴とするレギュレータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はレギュレータ回路に関し、特に、ＭＯＳトランジスタを用いて直流電源を安定化し出力するレギュレータ回路に関する。
【０００２】
【従来の技術】
従来より、ＭＯＳトランジスタを用いて直流電圧を安定化し出力するレギュレータ回路がある。図５は、従来のレギュレータ回路の一例の回路構成図を示す。
同図中、入力端子１０には外部から直流の入力電圧Ｖｉｎが供給され、端子１１は接地されている。端子１０，１１間には基準電圧発生回路１２が接続されており、基準電圧発生回路１２で発生した基準電圧Ｖｒｅｆはエラーアンプ１４の非反転入力端子に供給される。
【０００３】
また、入力端子１０には出力用ＰチャネルＭＯＳトランジスタＭ１のソース及びバックゲートが接続されている。ＭＯＳトランジスタＭ１はゲートにエラー電圧を供給されており、ドレインを出力端子１６に接続されている。出力端子１６は直列接続された抵抗Ｒ１，Ｒ２を介して接地されており、抵抗Ｒ１，Ｒ２の接続点はエラーアンプ１４の反転入力端子に接続されている。
【０００４】
エラーアンプ１４は出力電圧Ｖｏｕｔを抵抗Ｒ１，Ｒ２で分圧した電圧と基準電圧Ｖｒｅｆとを差動増幅してエラー電圧を生成する。このエラー電圧はＮチャネルＭＯＳトランジスタＭ２のゲートに供給される。ＭＯＳトランジスタＭ２はソースを接地され、ドレインをＭＯＳトランジスタＭ１のゲートに接続されると共に抵抗Ｒ３を介して入力端子１０に接続されている。ＭＯＳトランジスタＭ２はエラー電圧を反転してＭＯＳトランジスタＭ１のゲートに供給する。出力端子１６は電圧安定化のためのコンデンサＣｏｕｔを介して接地されると共に、負荷１８が接続される。
【０００５】
ここで、例えば出力端子１６の電圧が上昇すると抵抗Ｒ１，Ｒ２による分圧電圧が上昇し、エラー電圧が低下して反転エラー電圧は上昇するため、ＭＯＳトランジスタＭ１のドレイン電流が減少して出力電圧Ｖｏｕｔは低下するように制御が行われ、出力端子１６の電圧が一定に保たれる。
【０００６】
【発明が解決しようとする課題】
図５の従来回路では、出力用ＭＯＳトランジスタＭ１のゲートに寄生容量Ｃ１が存在する。このため、負荷１８が接続されていない場合は、出力電圧Ｖｏｕｔにおけるカットオフ周波数が充分に低いため、図６に実線Ｉｃで示す出力端子１６におけるゲインが０となる周波数で、図６に破線Ｉｄで示す位相の回転は正であるため発振のおそれはない。なお、図６の破線Ｉａ，Ｉｂそれぞれは、ＭＯＳトランジスタＭ２，Ｍ１それぞれのゲートにおけるゲインを示す。
【０００７】
しかし、負荷１８が接続されている場合は、ＭＯＳトランジスタＭ１のゲートにおけるインピーダンスが低くなるため、出力電圧Ｖｏｕｔにおけるカットオフ周波数が高くなる。このとき、ＭＯＳトランジスタＭ１のゲートとＭＯＳトランジスタＭ２のゲートのカットオフ周波数が近接しているため位相が急激に回転する。従って、図７に実線IIｃで示す出力端子１６におけるゲインが０となる周波数で、図７に破線IIｄで示す位相の回転は負となるため、発振のおそれが生じるという問題があった。なお、図７の破線IIａ，IIｂそれぞれは、ＭＯＳトランジスタＭ２，Ｍ１それぞれのゲートにおけるゲインを示す。
【０００８】
本発明は、上記の点に鑑みなされたもので、負荷の接続時に発振のおそれのないレギュレータ回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明は、電圧安定化用のコンデンサ（Ｃｏｕｔ）を介して接地されると共に負荷（２８）が接続される出力端子（２６）の電圧に基づく電圧と基準電圧発生回路（２２）で発生した基準電圧とからエラー電圧を生成し、前記出力端子（２６）と入力端子（２０）にドレインとソースを接続された出力用ＭＯＳトランジスタ（Ｍ１１）のゲートを前記エラー電圧に応じて駆動し、前記出力端子（２６）の電圧を一定とするよう制御するレギュレータ回路であって、前記出力端子に負荷が接続されたとき発生する位相の回転により発振のおそれのあるレギュレータ回路において、
前記出力用ＭＯＳトランジスタ（Ｍ１１）のゲート，ソース間に、前記出力端子（２６）に負荷（２８）が接続されたときオンして前記出力用ＭＯＳトランジスタ（Ｍ１１）のゲートのインピーダンスを低下させるインピーダンス低下ＭＯＳトランジスタ（Ｍ１３，Ｍ１４）を設けたことにより、
出力端子（２６）に負荷（２８）が接続されたとき、出力端子（２６）におけるゲインが０となる周波数で位相の回転が正となり発振を防止することができる。
【００１０】
なお、上記括弧内の参照符号は、理解を容易にするために付したものであり、一例にすぎず、図示の態様に限定されるものではない。
【００１１】
【発明の実施の形態】
図１は、本発明のレギュレータ回路の第１実施例の回路構成図を示す。同図中、入力端子２０には外部から直流の入力電圧Ｖｉｎが供給され、端子２１は接地されている。端子２０，２１間には基準電圧発生回路２２が接続されており、基準電圧発生回路２２で発生した基準電圧Ｖｒｅｆはエラーアンプ２４の非反転入力端子に供給される。
【００１２】
また、入力端子２０には出力用ＰチャネルＭＯＳトランジスタＭ１１のソース及びバックゲートが接続されている。ＭＯＳトランジスタＭ１１はゲートにエラー電圧を供給されており、ドレインを出力端子２６に接続されている。出力端子２６は直列接続された抵抗Ｒ１１，Ｒ１２を介して接地されており、抵抗Ｒ１１，Ｒ１２の接続点はエラーアンプ２４の反転入力端子に接続されている。
【００１３】
エラーアンプ２４は出力電圧Ｖｏｕｔを抵抗Ｒ１１，Ｒ１２で分圧した電圧と基準電圧Ｖｒｅｆとを差動増幅してエラー電圧を生成する。このエラー電圧はＮチャネルＭＯＳトランジスタＭ１２のゲートに供給される。ＭＯＳトランジスタＭ１２はソースを接地され、ドレインをＭＯＳトランジスタＭ１１のゲートＸに接続されると共に抵抗Ｒ１３を介して入力端子２０に接続されている。ＭＯＳトランジスタＭ１２はエラー電圧を反転してＭＯＳトランジスタＭ１１のゲートに供給する。出力端子２６は電圧安定化のためのコンデンサＣｏｕｔを介して接地されると共に、負荷２８が接続される。
【００１４】
また、ＭＯＳトランジスタＭ１２のドレインにはＰチャネルＭＯＳトランジスタＭ１３のゲート及びドレインが接続され、ＭＯＳトランジスタＭ１３のソースは入力端子２０に接続されている。インピーダンス低下ＭＯＳトランジスタＭ１３は出力端子２６に負荷２８が接続されて出力電流Ｉｏｕｔが流れている状態ではオンし、出力端子２６に負荷２８が接続されてない状態ではオフする。
【００１５】
出力用ＭＯＳトランジスタＭ１１のゲートに寄生容量Ｃ１が存在し、負荷２８が接続されていない場合は、ＭＯＳトランジスタＭ１３はオフであるものの、出力電圧Ｖｏｕｔにおけるカットオフ周波数が充分に低いため、図２に実線IIIｃで示す出力端子２６におけるゲインが０となる周波数で、図２に破線IIIｄで示す位相の回転は正であるため発振のおそれはない。なお、図２の破線IIIａ，IIIｂそれぞれは、ＭＯＳトランジスタＭ１２，Ｍ１１それぞれのゲートにおけるゲインを示す。
【００１６】
次に、負荷２８が接続されている場合は、ＭＯＳトランジスタＭ１３はオンとなってＭＯＳトランジスタＭ１１のゲートにおけるインピーダンスを低下させ、ＭＯＳトランジスタＭ１１のゲートにおけるカットオフ周波数を従来に比して高くすることができ、図３に実線IVｃで示す出力端子２６におけるゲインが０となる周波数で、図３に破線IVｄで示す位相の回転は正となって発振を防止することができる。なお、図３の破線IVａ，IVｂそれぞれは、ＭＯＳトランジスタＭ１２，Ｍ１１それぞれのゲートにおけるゲインを示す。
【００１７】
ここで、例えば出力端子２６の電圧が上昇すると抵抗Ｒ１１，Ｒ１２による分圧電圧が上昇し、エラー電圧が低下して反転エラー電圧は上昇するため、ＭＯＳトランジスタＭ１１のドレイン電流が減少して出力電圧Ｖｏｕｔは低下するように制御が行われ、出力端子２６の電圧が一定に保たれる。
【００１８】
図４は、本発明のレギュレータ回路の第２実施例の回路構成図を示す。同図中、図１と同一部分には同一符号を付す。図４において、入力端子２０には外部から直流の入力電圧Ｖｉｎが供給され、端子２１は接地されている。端子２０，２１間には基準電圧発生回路２２が接続されており、基準電圧発生回路２２で発生した基準電圧Ｖｒｅｆはエラーアンプ２４の非反転入力端子に供給される。
【００１９】
また、入力端子２０には出力用ＰチャネルＭＯＳトランジスタＭ１１のソース及びバックゲートが接続されている。ＭＯＳトランジスタＭ１１はゲートにエラー電圧を供給されており、ドレインを出力端子２６に接続されている。出力端子２６は直列接続された抵抗Ｒ１１，Ｒ１２を介して接地されており、抵抗Ｒ１１，Ｒ１２の接続点はエラーアンプ２４の反転入力端子に接続されている。
【００２０】
エラーアンプ２４は出力電圧Ｖｏｕｔを抵抗Ｒ１１，Ｒ１２で分圧した電圧と基準電圧Ｖｒｅｆとを差動増幅してエラー電圧を生成する。このエラー電圧はＮチャネルＭＯＳトランジスタＭ１２のゲートに供給される。ＭＯＳトランジスタＭ１２はソースを接地され、ドレインをＭＯＳトランジスタＭ１１のゲートＸに接続されると共に抵抗Ｒ１３を介して入力端子２０に接続されている。ＭＯＳトランジスタＭ１２はエラー電圧を反転してＭＯＳトランジスタＭ１１のゲートに供給する。出力端子２６は電圧安定化のためのコンデンサＣｏｕｔを介して接地されると共に、負荷２８が接続される。
【００２１】
また、ＭＯＳトランジスタＭ１２のドレインにはＮチャネルＭＯＳトランジスタＭ１４のドレインが接続され、ＭＯＳトランジスタＭ１４のゲート及びソースは入力端子２０に接続されている。インピーダンス低下ＭＯＳトランジスタＭ１４は出力端子２６に負荷２８が接続されて出力電流Ｉｏｕｔが流れている状態ではオンし、出力端子２６に負荷２８が接続されてない状態ではオフする。
【００２２】
出力用ＭＯＳトランジスタＭ１１のゲートに寄生容量Ｃ１が存在する。負荷２８が接続されていない場合は、ＭＯＳトランジスタＭ１４はオフであるものの、出力電圧Ｖｏｕｔにおけるカットオフ周波数が充分に低いため、出力端子２６におけるゲインが０となる周波数で、位相の回転は正であるため発振のおそれはない。
【００２３】
次に、負荷２８が接続されている場合は、ＭＯＳトランジスタＭ１４はオンとなってＭＯＳトランジスタＭ１１のゲートにおけるインピーダンスを低下させ、ＭＯＳトランジスタＭ１１のゲートにおけるカットオフ周波数を従来に比して高くすることができ、出力端子２６におけるゲインが０となる周波数で、位相の回転は正となって発振を防止することができる。
【００２４】
ここで、例えば出力端子２６の電圧が上昇すると抵抗Ｒ１１，Ｒ１２による分圧電圧が上昇し、エラー電圧が低下して反転エラー電圧は上昇するため、ＭＯＳトランジスタＭ１１のドレイン電流が減少して出力電圧Ｖｏｕｔは低下するように制御が行われ、出力端子２６の電圧が一定に保たれる。
【００２５】
【発明の効果】
上述の如く、出力用ＭＯＳトランジスタのゲート，ソース間に、出力端子に負荷が接続されたときオンして出力用ＭＯＳトランジスタのゲートのインピーダンス低下させるインピーダンス低下ＭＯＳトランジスタを設けたことにより、出力端子に負荷が接続されたとき、出力端子におけるゲインが０となる周波数で位相の回転が正となり発振を防止することができる。
【図面の簡単な説明】
【図１】本発明のレギュレータ回路の第１実施例の回路構成図である。
【図２】負荷が接続されていない場合の図１の各部における周波数特性を示す図である。
【図３】負荷が接続されている場合の図１の各部における周波数特性を示す図である。
【図４】本発明のレギュレータ回路の第２実施例の回路構成図である。
【図５】従来のレギュレータ回路の一例の回路構成図である。
【図６】負荷が接続されていない場合の図５の各部における周波数特性を示す図である。
【図７】負荷が接続されている場合の図５の各部における周波数特性を示す図である。
【符号の説明】
２０  入力端子
２２  基準電圧発生回路
２４  エラーアンプ
２６  出力端子
２８  負荷
Ｃｏｕｔ  コンデンサ
Ｍ１１，Ｍ１３  ＰチャネルＭＯＳトランジスタ
Ｍ１２，Ｍ１４  ＮチャネルＭＯＳトランジスタ
Ｒ１１〜Ｒ１３  抵抗
【図１】
0003855844.tif 000002
【図２】
0003855844.tif 000003
【図３】
0003855844.tif 000004
【図４】
0003855844.tif 000005
【図５】
0003855844.tif 000006
【図６】
0003855844.tif 000007
【図７】
0003855844.tif 000008