(57)【特許請求の範囲】
【請求項１】
半導体チップを搭載するためのタブと、
前記タブの周囲に配置された複数のリードと、
前記タブ上に搭載された半導体チップと、
前記半導体チップと前記複数のリードとを電気的に接続する複数のワイヤと、
前記半導体チップ、前記複数のワイヤ及び前記複数のリードを封止する樹脂封止材を有し、
前記複数のリードの各々の一部は、前記樹脂封止材の下面から露出し、
前記複数のリードは、前記樹脂封止材の周囲に沿って配置された第１のリード群と、前記樹脂封止材の周囲に沿って配置され、かつ、前記第１のリード群よりも内側に配置された第２のリード群とを有し、
前記第１のリード群を構成する各々のリードの前記樹脂封止材の下面から露出する部分と、前記第２のリード群を構成する各々のリードの前記樹脂封止材の下面から露出する部分とは、千鳥配置とされ、
前記第１のリード群を構成する各々のリードの前記樹脂封止材の下面から露出する部分の幅は、前記複数のリードの配列方向において、前記第２のリード群を構成する各々のリードの前記樹脂封止材の下面から露出する部分の幅より狭いことを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記第１のリード群を構成する各々のリード間には、前記第２のリード群を構成する各々のリードの引き出し部が配置されていることを特徴とする半導体装置。
【請求項３】
請求項２記載の半導体装置において、
前記第２のリード群を構成する各々のリードは、前記樹脂封止材の厚さ方向において、第１部分と、前記第１部分より厚さの薄い第２部分とを有し、前記樹脂封止材の下面から露出する部分は、前記第１部分に対応し、前記引き出し部は、前記第２部分に対応することを特徴とする半導体装置。
【請求項４】
請求項３記載の半導体装置において、
前記タブは、前記半導体チップの面積より小径であることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置のパッケージ技術に関し、たとえばＰ−ＶＱＦＮ（Ｐｌａｓｔｉｃ  Ｖｅｒｙ−ｔｈｉｎ  Ｑｕａｄ  Ｆｌａｔ  Ｎｏｎ−ｌｅａｄｅｄｐａｃｋａｇｅ）構造などを応用した複数列の外部端子を有するランドアレイパッケージ、ＡＢＦ（Ａｒｅａ  Ｂｕｍｐ  Ｆｒａｍｅ）構造などのエリアアレイパッケージなどの多ピン化に好適な半導体装置およびその製造方法に適用して有効な技術に関する。
【０００２】
【従来の技術】
たとえば、本発明者が検討した技術として、表面実装型パッケージにおいては、リードピンを有するＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）などに比べて実装面積が小さくすることができるパッケージに、底面に露出したリード部分を外部端子とするＱＦＮなどがある。このＱＦＮは、タブ上に搭載された半導体チップと、この半導体チップ上のパッドにワイヤを介して電気的に接続された複数のリードと、これらの複数のリードの下面側を露出するようにタブ、半導体チップ、ワイヤおよび複数のリードを封止する封止材などから構成されている。
【０００３】
なお、このようなＱＦＮなどの表面実装型パッケージに関する技術としては、たとえば１９９３年８月２日、日経ＢＰ社発行の「日経エレクトロニクス  ｎｏ．５８７」Ｐ１０４〜Ｐ１１８に記載される技術などが挙げられる。
【０００４】
【発明が解決しようとする課題】
ところで、前記のようなＱＦＮの表面実装型パッケージの技術について、本発明者が検討した結果、以下のようなことが明らかとなった。たとえば、ＱＦＮのパッケージは、小型化・薄型化の要求に対応して、リードフレームの半導体チップが搭載されるタブの部分を薄くするなど、高さ方向を低くしたＰ−ＶＱＦＮのパッケージ構造などが用いられてきている。
【０００５】
このようなＰ−ＶＱＦＮでは、さらに多ピン化を図るために、底面に露出するリード部分をパッケージの周縁部に２列で配置した構造、すなわち２列の外部端子を有するランドアレイパッケージが提案されている。このパッケージでは、２列の外部端子のうち、内側に配置される外部端子のインナーリードは外側に配置される外部端子間を通るため、外側の外部端子間のピッチを広くする必要がある。
【０００６】
従って、２列の外部端子を有するランドアレイパッケージにおいては、外側の外部端子間のピッチに制限があり、ある程度のピッチまでしか狭くできないため、２列で配置しても外部端子の数を増やすことができず、Ｐ−ＶＱＦＮなどの外部端子が１列の配置のパッケージと比較しても端子数が極めて増えることは難しいものと考えられる。
【０００７】
また、２列の外部端子（半田ボール）を有するエリアアレイパッケージとして、たとえば特開平１１−１９５６６１号公報に記載される技術などがあるが、この公報の技術は、外部端子が接合されるランドが円形であり、従って外部端子に関しては一般的な形状となっている。
【０００８】
そこで、本発明の目的は、前記のような２列などの複数列の外部端子を有するランドアレイパッケージやエリアアレイパッケージの端子数に着目し、この外部端子の形状を工夫することで、実装面積（端子面積）を確保して外部端子数を増加することができる半導体装置およびその製造方法を提供するものである。
【０００９】
また、本発明の他の目的は、同様に外部端子の形状を工夫することで実装面積（端子面積）を確保し、半導体チップの搭載サイズを拡大することができる半導体装置およびその製造方法を提供するものである。
【００１０】
さらに、本発明の他の目的は、タブ吊りリードを外部端子として使用することで、外部端子数を増加することができる半導体装置およびその製造方法を提供するものである。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明は、前記目的を達成するために、所定の集積回路が形成された半導体チップと、この半導体チップに電気的に接続され、複数列で配置された複数の外部端子とを有する半導体装置に適用され、複数の外部端子は、列毎またはそれぞれ異なる形状からなるものである。
【００１４】
すなわち、本発明による半導体装置は、Ｐ−ＶＱＦＮ構造などの表面実装型のランドアレイパッケージに適用し、所定の集積回路が形成された半導体チップと、この半導体チップが搭載されるタブと、このタブの周縁を囲むように配置された複数のリードと、半導体チップ上の各パッドと各リードとを電気的に接続するワイヤと、各リードの下面側を露出するように半導体チップ、タブ、リードおよびワイヤを封止する封止材とを有し、封止材から露出された各リードの端部が外部端子となり、この外部端子は複数列で配置され、列毎またはそれぞれ異なる形状からなるものである。これにより、ランドアレイパッケージにおいて、実装面積（端子面積）を確保して外部端子数を増加することができるとともに、半導体チップの搭載サイズを拡大することができる。
【００１５】
また、本発明による他の半導体装置は、ＡＢＦ構造などの表面実装型のエリアアレイパッケージに適用し、封止材から露出された各リードの端部のランドにボール状の導電部材が接合されて外部端子となり、このランドは複数列で配置され、列毎またはそれぞれ異なる形状からなるものである。これにより、エリアアレイパッケージにおいて、実装面積（端子面積）を確保して外部端子数を増加することができるとともに、半導体チップの搭載サイズを拡大することができる。
【００１６】
以上の半導体装置の構成において、外部端子の形状は長円形、または長円形、矩形および円形の組み合わせであり、また外部端子の配列は千鳥配置、または格子配置とするものである。また、タブを支持するタブ吊りリードが不要な構造においては、このタブ吊りリードの配置領域に配置されたリードの端部が外部端子、またはランドとして使用するものである。
【００１７】
さらに、本発明による半導体装置の製造方法は、Ｐ−ＶＱＦＮ構造などの表面実装型のランドアレイパッケージに適用し、所定の集積回路が形成された半導体チップと、この半導体チップが搭載されるタブ、このタブの周縁を囲むように配置された複数のリード、およびリードの端部に複数列で配置され、列毎またはそれぞれ異なる形状からなる複数の外部端子が設けられたリードフレームとを用意し、半導体チップをリードフレームのタブ上に搭載し、半導体チップ上の各パッドとリードフレームの各リードとをワイヤにより電気的に接続し、各リードの外部端子を露出するように半導体チップ、タブ、リードおよびワイヤを封止材により封止する、各工程を有するものである。
【００１８】
また、本発明による他の半導体装置の製造方法は、ＡＢＦ構造などの表面実装型のエリアアレイパッケージに適用し、半導体チップが搭載されるタブ、このタブの周縁を囲むように配置された複数のリード、およびリードの端部に複数列で配置され、列毎またはそれぞれ異なる形状からなる複数のランドが設けられたリードフレームを用意し、各リードのランドを露出するように半導体チップ、タブ、リードおよびワイヤを封止材により封止し、ランドにボール状の導電部材を接合して外部端子を形成する、各工程を有するものである。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一部材には同一の符号を付し、その繰り返しの説明は省略する。
【００２０】
（実施の形態１）
図１および図２は本発明の実施の形態１の半導体装置を示す断面図および底面図、図３は本実施の形態の半導体装置において、リードフレームを示す平面図、図４および図５は半導体装置の組み立て方法を示すフロー図である。
【００２１】
まず、図１および図２により、本実施の形態の半導体装置の構成の一例を説明する。本実施の形態の半導体装置は、たとえばＰ−ＶＱＦＮ構造の表面実装型のランドアレイパッケージとされ、所定の集積回路が形成された半導体チップ１と、この半導体チップ１が搭載されるタブ２と、このタブ２の周縁を囲むように配置された複数のリード３と、半導体チップ１上の各パッドと各リード３とを電気的に接続するワイヤ４と、各リード３の下面側を露出するように半導体チップ１、タブ２、リード３およびワイヤ４を封止する封止材５などから構成され、封止材５から露出された各リード３の端部に半田メッキ６が施されて外部端子７となる構造となっている。
【００２２】
半導体チップ１は、たとえばマイコン、ＡＳＩＣ、ゲートアレイ、システムＬＳＩ、メモリなどの所定の集積回路が形成され、この集積回路への接続用端子となる複数のパッドが主面上に設けられている。この半導体チップ１は、たとえば非導電性ペーストなどの接着剤によりタブ２上に固定される。
【００２３】
タブ２およびリード３は、たとえばＣｕなどの短冊状のリードフレーム８からなり、その１個の半導体チップ１に対応する部分が、たとえば図３のような構成となっている。図３のように、中央部に４本のタブ吊りリード９により支持されたタブ２が設けられ、このタブ２の周縁近傍にタブ２を囲むように複数のリード３が設けられ、これらのリード３の端部の露出された下面に半田メッキ６が被着されて外部端子７となる。
【００２４】
この外部端子７は、特に複数列で配置され、列毎またはそれぞれ異なる形状で形成されている。ここでは、外部端子７が２列で千鳥配置となっており、外側の外部端子７ａはリード３に沿って縦長の長円形の形状とされ、内側の外部端子７ｂはリード３から見て横長の長円形の形状で配置されている。このように、外側の外部端子７ａをリード３に沿って縦長の形状とすることで、内側の外部端子７ｂと接続されているリード３の強度を確保し、リード３間のピッチを狭くできる。また、内側の外部端子７ｂの形状はリード３から見て横長に配置しているため、タブ２（図では小タブ）に搭載できる半導体チップ１のサイズがより大きくできる構造となっている。
【００２５】
ワイヤ４は、たとえばＡｕなどの金属線からなり、このワイヤ４を介して半導体チップ１上のパッドとリード３の一端とが電気的に接続される。
【００２６】
封止材５は、たとえばプラスチック樹脂などの樹脂材料からなり、この封止材５によりリード３の外部端子７となる端部の下面側を露出するように、半導体チップ１、タブ２、リード３およびワイヤ４が保護、耐湿性向上のために封止される。
【００２７】
次に、図４および図５により、本実施の形態の半導体装置の組み立て方法の一例を簡単に説明する。図４および図５において、右側の図は各フローに対応する半導体装置の断面図である。
【００２８】
この組み立てに先立って、ウェハからダイシングされて形成された半導体チップ１、短冊状に１０個などの複数個単位で形成されたリードフレーム８や、ワイヤ４、封止材５などを用意する。特に、リードフレーム８は、タブ２の下面側、リード３の端部の外部端子７となる部分以外の下面側が、たとえばハーフエッチング加工などが施されて外部端子７となる部分の約半分の厚さとなっており、かつ外側の外部端子７ａは縦長、内側の外部端子７ｂは横長の長円形で形成されている。
【００２９】
まず、ダイボンディング工程（ステップＳ１）において、短冊状に形成されたリードフレーム８の複数個の各タブ２上に接着剤により複数個の各半導体チップ１をそれぞれ固着する。さらに、ワイヤボンディング工程（ステップＳ２）において、複数個の各半導体チップ１上の各パッドとリードフレーム８の複数個の各リード３の一端とをそれぞれワイヤ４により接続する。
【００３０】
そして、封止工程（ステップＳ３）において、複数個の半導体チップ１が固着された短冊状のリードフレーム８を、リード３の端部の下面側を露出するように、半導体チップ１、タブ２、リード３およびワイヤ４を封止材５により封止する。さらに、外装処理工程（ステップＳ４）において、封止材５から露出されたリード３の端部に半田メッキ６を被着するためにメッキ処理を施す。この半田メッキ６が被着された部分が外部端子７となる。
【００３１】
最後に、切断工程（ステップＳ５）において、リードフレーム８をリード３の外側の位置で切断し、リードフレーム８から１個ずつパッケージとして切り離す。これにより、Ｐ−ＶＱＦＮ構造の表面実装型のランドアレイパッケージが完成する。この完成後に、パッケージの良品／不良品を選別するためのテストが行われ、良品のパッケージが製品として使用される。
【００３２】
この良品のパッケージは、前記のようなパッケージの外部端子７の形状および配置を考慮して作成された配線基板上に実装される。この配線基板においても、パッケージの内側の外部端子７ｂと接続される配線パターンの強度を確保し、配線パターン間のピッチを狭くでき、また半導体チップ１のサイズを大きくできることに対しても同一サイズのパッケージを搭載すればよいので、高密度・高機能化を可能とすることができる。
【００３３】
従って、本実施の形態の半導体装置によれば、２列に千鳥配置される外部端子７の形状が列毎に異なり、外側に配置される外部端子７ａの形状を縦長とすることによって、実装面積、すなわち外部端子を配置する面積を確保し、かつ外側に配置される外部端子７ａのピッチを狭くすることにより、外部端子数を増やすことができる。また、内側に配置される外部端子７ｂの形状を横長とすることにより、実装面積（端子面積）を確保し、リード３の端部の開口を広くし、半導体チップ１の搭載サイズの範囲を拡大することできる。
【００３４】
（実施の形態２）
図６および図７は本発明の実施の形態２の半導体装置を示す断面図および底面図、図８は本実施の形態の半導体装置において、リードフレームを示す平面図である。
【００３５】
本実施の形態の半導体装置は、前記実施の形態１と同様に、たとえばＰ−ＶＱＦＮ構造の表面実装型のランドアレイパッケージとされ、前記実施の形態１との相違点は、リードフレームの構造、外部端子の配置および形状が異なるパッケージ構造に適用した点である。すなわち、本実施の形態の半導体装置は、たとえば図６および図７に一例を示すように、半導体チップ１が搭載されるタブ１１にテープ（図では四角の枠形状）などの絶縁性部材（絶縁性の物質を介した金属などでもよい）が用いられている。このタブ１１はリード１２の上面に被着されている。
【００３６】
さらに、封止材５から露出された各リード１２の端部の外部端子１３は、２列で格子配置となっており、外側の外部端子１３ａは従来のＰ−ＶＱＦＮと同じ長方形とされ、内側の外部端子１３ｂは横長の形状で配置されている。また、リードフレーム１４（図８）には、前記実施の形態１のようなタブ吊りリードが必要ないため、これに対応する領域に配置されたリードの端部にも外部端子１３ｃが配置され、この外部端子１３ｃを含む内側の外部端子１３ｂ，１３ｃのリード１２は格子配置のために曲がった形状となっている。
【００３７】
従って、本実施の形態の半導体装置によれば、リードフレーム１４の構造、外部端子１３の配置および形状が異なるものの、前記実施の形態１と同様に実装面積（端子面積）を確保し、外部端子数を増やして半導体チップ１の搭載サイズの範囲を拡大することができるとともに、前記実施の形態１に比べて、さらに外部端子数を増やすことができる。
【００３８】
（実施の形態３）
図９および図１０は本発明の実施の形態３の半導体装置を示す断面図および底面図、図１１は本実施の形態の半導体装置において、リードフレームを示す平面図である。
【００３９】
本実施の形態の半導体装置は、前記実施の形態１と異なり、たとえばＡＢＦ構造のエリアアレイパッケージとされ、たとえば図９および図１０に一例を示すように、所定の集積回路が形成された半導体チップ１と、この半導体チップ１が搭載されるタブ２１と、このタブ２１の周縁を囲むように配置された複数のリード２２と、半導体チップ１上の各パッドと各リード２２とを電気的に接続するワイヤ４と、各リード２３の下面側を露出するように半導体チップ１、タブ２１、リード２２およびワイヤ４を封止する封止材５と、封止材５から露出された各リード２２の端部に接合される外部端子２３などから構成されている。
【００４０】
外部端子２３は、封止材５から露出された各リード２２の端部に設けられたランド２４に半田などのボール状の導電部材が接合されて形成される。この各リード２２を含むリードフレーム２５（図１１）は、たとえば前記実施の形態２と同様にタブ２１にテープなどの絶縁性部材が用いられ、このタブ２１がリード２２の上面に被着されている。このリードフレーム２５のランド２４は、２列で格子配置となっており、外側のランド２４ａ（外部端子２３ａ）も内側のランド２４ｂ（外部端子２３ｂ）も円形の形状で配置されている。なお、このランド２４は、前記実施の形態１，２と同様に長円形、または長円形と矩形、さらに円形を含めた組み合わせとすることができ、また千鳥配置とすることも可能である。
【００４１】
また、リードフレーム２５には、前記実施の形態１のようなタブ吊りリードが必要ないため、これに対応する領域に配置されたリード２２の端部にも外部端子２３ｃが接合されるランド２４ｃが外側に配置され、さらに内側に配置されるランド２４ｂにはリード２２を曲げた形状とすることで対応している。すなわち、従来のタブ吊りリードの部分にもリード２２が配置可能となり、切断時のタブ吊りリードに対応するリード２２の端部をランド２４ｃとして用いることができる。
【００４２】
従って、本実施の形態の半導体装置によれば、ＡＢＦ構造のエリアアレイパッケージにおいても、リードフレーム２５の構造、外部端子２３が接合されるランド２４の配置および形状などを工夫することで、前記実施の形態１，２と同様に実装面積（端子面積）を確保し、外部端子数を増やして半導体チップ１の搭載サイズの範囲を拡大することができるとともに、前記実施の形態１，２に比べて、さらに外部端子数を増やすことができる。言い換えれば、切断時の搬送に使用するタブ吊りリードに対応するリード２２を外部端子２３に使用することにより、外部端子数を減らすことなく、従来の半導体製造設備をそのまま使用することができる。
【００４３】
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４４】
たとえば、前記実施の形態においては、外部端子が２列で配置され、列毎に異なる形状で形成されているパッケージ構造を例に説明したが、これに限定されるものではなく、外部端子数および半導体チップのサイズなどの要求に応じて、外部端子を３列以上に配置したり、また列毎ではなく、それぞれを異なる形状で配置することも可能である。また、外部端子の形状および配置などについても、長円形、矩形、円形などを組み合わせたり、さらに千鳥配置、格子配置などの配置方法と任意に組み合わせることも可能である。
【００４５】
また、前記実施の形態では、タブ吊りリードを有するリードフレームや、絶縁性部材が被着されたリードフレームを用いた場合について説明したが、たとえば基板基材の表面および裏面上にスルーホールを介して電気的に接続された配線層が形成された配線基板を用い、この表面側に半導体チップを搭載し、裏面側に外部端子を配置するパッケージ構造についても適用可能であり、特にＡＢＦなどのエリアアレイパッケージおよびＰ−ＶＱＦＮなどを応用した複数列の外部端子を有するランドアレイパッケージに適用して効果的である。
【００４６】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
【００４７】
（１）ランドアレイパッケージにおいて、外部端子は、複数列で配置され、列毎またはそれぞれ異なる形状からなることで、実装面積（端子面積）を確保し、外側に配置される外部端子のピッチを狭くすることができるので、外部端子数を増加することが可能となる。
【００４８】
（２）前記（１）により、実装面積（端子面積）を確保し、リードの端部の開口を広くすることができるので、半導体チップの搭載サイズを拡大することが可能となる。
【００４９】
（３）エリアアレイパッケージにおいて、外部端子が接合されるランドは、複数列で配置され、列毎またはそれぞれ異なる形状からなることで、実装面積（端子面積）を確保し、外側に配置されるランドのピッチを狭くすることができるので、外部端子数を増加することが可能となる。
【００５０】
（４）前記（３）により、実装面積（端子面積）を確保し、リードの端部の開口を広くすることができるので、半導体チップの搭載サイズを拡大することが可能となる。
【００５１】
（５）外部端子の形状は、長円形、または長円形、矩形および円形の組み合わせであることで、一層、外部端子数の増加および半導体チップの搭載サイズの拡大に適したパッケージ構造を実現することが可能となる。
【００５２】
（６）外部端子の配列は、千鳥配置、または格子配置であることで、前記（５）と同様に、一層、外部端子数の増加および半導体チップの搭載サイズの拡大に適したパッケージ構造を実現することが可能となる。
【００５３】
（７）タブを支持するタブ吊りリードが不要な構造においては、このタブ吊りリードの配置領域に配置されたリードの端部が外部端子、またはランドとして使用されることで、一層、外部端子数の増加に適したパッケージ構造を実現することが可能となる。
【００５４】
（８）前記（１）〜（７）により、Ｐ−ＶＱＦＮ構造などを応用した複数列の外部端子を有するランドアレイパッケージ、ＡＢＦ構造などのエリアアレイパッケージにおいて、外部端子数の増加および半導体チップの搭載サイズの拡大によって多ピン化を図ることができる半導体装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の半導体装置を示す断面図である。
【図２】本発明の実施の形態１の半導体装置を示す底面図である。
【図３】本発明の実施の形態１の半導体装置において、リードフレームを示す平面図である。
【図４】本発明の実施の形態１において、半導体装置の組み立て方法を示すフロー図である。
【図５】本発明の実施の形態１において、図４に続く半導体装置の組み立て方法を示すフロー図である。
【図６】本発明の実施の形態２の半導体装置を示す断面図である。
【図７】本発明の実施の形態２の半導体装置を示す底面図である。
【図８】本発明の実施の形態２の半導体装置において、リードフレームを示す平面図である。
【図９】本発明の実施の形態３の半導体装置を示す断面図である。
【図１０】本発明の実施の形態３の半導体装置を示す底面図である。
【図１１】本発明の実施の形態３の半導体装置において、リードフレームを示す平面図である。
【符号の説明】
１  半導体チップ
２  タブ
３  リード
４  ワイヤ
５  封止材
６  半田メッキ
７，７ａ，７ｂ  外部端子
８  リードフレーム
９  タブ吊りリード
１１  タブ
１２  リード
１３，１３ａ，１３ｂ，１３ｃ  外部端子
１４  リードフレーム
２１  タブ
２２  リード
２３，２３ａ，２３ｂ，２３ｃ  外部端子
２４，２４ａ，２４ｂ，２４ｃ  ランド
２５  リードフレーム
【図１】
0003732987.tif 000002
【図２】
0003732987.tif 000003
【図３】
0003732987.tif 000004
【図４】
0003732987.tif 000005
【図５】
0003732987.tif 000006
【図６】
0003732987.tif 000007
【図７】
0003732987.tif 000008
【図８】
0003732987.tif 000009
【図９】
0003732987.tif 000010
【図１０】
0003732987.tif 000011
【図１１】
0003732987.tif 000012