(57)【特許請求の範囲】
【請求項１】
物理媒体サブレイヤを用いＡＴＭセルをマッピングした伝送方法を使用して、基地局と、該基地局に接続されている複数の上位局との間のデータ通信を行っている移動通信システムであって、
前記移動通信システムは、基地局と、該基地局に接続されている複数の上位局とを接続する各上位局に対応して個別に設けられた専用線インタフェースを有する物理媒体サブレイヤから構成され、該基地局の復調装置において、各上位局から専用線インタフェース部に入力されたＡＴＭセルのＨＥＣ領域に自分がサポートしている専用線の番号を上書きする手段と、上書きされた専用線の番号を検出して処理を行う手段と、が設けられていることを特徴とする移動通信システム。
【請求項２】
前記複数の専用線インタフェースを有する物理媒体サブレイヤが専用線であり、専用線フレームフォーマットにＡＴＭセルをマッピングして伝送する、請求項１に記載の移動通信システム。
【請求項３】
前記複数の専用線インタフェースを有する物理媒体サブレイヤが同期デジタルハイアラーキ方式であり、専用線フレームフォーマットにＡＴＭセルをマッピングして伝送する、請求項１に記載の移動通信システム。
【請求項４】
物理媒体サブレイヤを用いＡＴＭセルをマッピングした伝送方法を使用して、基地局と、該基地局に接続されている複数の上位局との間のデータ通信を行っている移動通信システムの基地局復調装置であって、
前記基地局復調装置の専用線インタフェース部が、
入力された前記ＡＴＭセルのＨＥＣ領域に自分がサポートしている専用線の番号を上書きする上書き手段と、
前記上書き手段により上書きされた専用線の番号を検出して処理を行う処理手段と、が設けられていることを特徴とする基地局復調装置。
【請求項５】
専用線インタフェース部は、複数の専用線に対応する複数の専用線フレーム終端部、複数のＡＴＭセル同期検出部、複数のＡＴＭ  ＨＥＣ誤り検出部をさらに備え、
前記専用線フレーム終端部では専用線から受信されたデータのフレームフォーマットの同期がとられ、前記ＡＴＭセル同期検出部ではフレーム同期の確立後のフレーム内にマッピングされているＡＴＭセルを識別するためにセルの境界位置を確定するセル同期が行われ、
前記ＡＴＭ  ＨＥＣ誤り検出部ではセル同期により検出が可能になったＡＴＭセルにおいてＨＥＣの誤り検出が行われ、
前記上書き手段はＡＴＭヘッダ部内のＨＥＣの内容に自分がサポートしている前記専用線の番号を上書きするＨＥＣ修正部であり、
前記処理手段は、専用線番号検出部とＶＰＩ／ＶＣＩ検出部とを有する複数のフィルタ部を備え、前記専用線番号検出部は入力されたＡＴＭセルのＨＥＣの専用線の番号を確認して一致したＡＴＭセルを前記ＶＰＩ／ＶＣＩ検出部に送出し、該ＶＰＩ／ＶＣＩ検出部はＡＴＭヘッダ部のＶＰＩ／ＶＣＩを確認し、一致したＡＴＭセルをＣＰＵへ送出するプロトコルエラー検出部である、請求項４に記載の基地局復調装置。
【請求項６】
物理媒体サブレイヤを用いＡＴＭセルをマッピングした伝送方法を使用して、基地局と、該基地局に接続されている複数の上位局との間のデータ通信を行っている移動通信システムの基地局復調装置の複数ＡＴＭ回線終端方法であって、
複数の専用線から受信されたデータはそれぞれ専用線フレーム終端部でフレームフォーマットの同期をとり、ＡＴＭセル同期検出部でフレーム内にマッピングされているＡＴＭセルを識別するためにセルの境界位置を確定するセル同期を行い、ＡＴＭ  ＨＥＣ誤り検出部でセル同期により検出が可能になったＡＴＭセルにおけるＨＥＣの誤り検出を行い、ＨＥＣ修正部でＡＴＭヘッダ部内のＨＥＣの内容に自分がサポートしている前記専用線の番号を上書きして、それぞれの前記ＨＥＣ修正部からＡＴＭセルを１個のプロトコルエラー検出部に送り出し、
該プロトコルエラー検出部の複数のフィルタ部の専用線番号検出部は入力されたＡＴＭセルのＨＥＣの専用線の番号を確認して一致したＡＴＭセルを前記ＶＰＩ／ＶＣＩ検出部に送出し、ＶＰＩ／ＶＣＩ検出部はＡＴＭヘッダ部のＶＰＩ／ＶＣＩを確認し、一致したＡＴＭセルをＣＰＵへ送出する、ことを特徴とする複数ＡＴＭ回線終端方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は移動通信システムとその基地局復調装置と該基地局復調装置における複数ＡＴＭ回線終端方法に関する。
【０００２】
【従来の技術】
図８は、従来例における、既存の専用線を利用しＡＴＭセルをマッピングした伝送方法を使用して上位局間のデータ通信を行っている移動通信システムの一例を示すシステム構成図である。
【０００３】
上位局１５０はネットワーク１０３と専用線１５１とを経由して基地局１０１に接続されて、基地局１０１内の専用線インタフェース部１５２と接続されている。このため、上位局１５０と専用線インタフェース部１５２とは論理的に１対１の接続になっている。
【０００４】
図９はＡＴＭセルフォーマットを示す模式図である。ＡＴＭセル１１０は５３バイトのデータで構成され、先頭から５バイトのＡＴＭヘッダ部１１８と残り４８バイトのペイロード部１１７とに分けられている。ＡＴＭヘッダ部１１８は、ＧＦＣ（一般的フロー制御）１１１、ＶＰＩ（仮想パス識別子）１１２、ＶＣＩ（仮想チャネル識別子）１１３、ＰＴ（ペイロードタイプ）１１４、ＣＬＰ（セル損失優先表示）１１５、およびＨＥＣ（ヘッダ誤り制御）１１６で構成されている。
【０００５】
ＶＰＩ  １１２は、上位局と基地局間の仮想パスの設定に利用され、ＶＣＩ  １１３は、設定されたＶＰ（仮想パス）の中で複数種のデータを通信する場合、各々の識別に利用されている。
【０００６】
ＨＥＣ  １１６はＡＴＭヘッダ部１１８のビット誤りを検出するためのもので、ＨＥＣ  １１６以外の４バイトについて８ビットのＣＲＣ符号化を行った結果である。ペイロード部１１７は通信データの格納領域を示している。
【０００７】
図１０は専用線のフレームフォーマットの一例である専用線（２次群）フレームフォーマットを示す模式図である。
【０００８】
図１１は従来例における専用線インタフェース部１５２におけるＡＴＭセル終端処理手段の構成を示す模式図である。専用線１５１から受信されるデータは、専用線インタフェース部１５２の専用線フレーム終端部１２０において図１０に示したフレームフォーマットの同期をとる。フレーム同期が確立された後、ＡＴＭセル同期検出部１２１においてフレーム内にマッピングされているＡＴＭセル１１０を識別するために、セルの境界位置を確定するセル同期を行う。
【０００９】
図１２は図１１のＡＴＭセル同期検出部１２１におけるＡＴＭセル同期方法を説明するための模式図である。ＡＴＭセル１１０は５３バイト固定で、フレーム内にマッピングされているため、セル同期が確立していない状態から、受信信号を１ビット毎にＨＥＣ処理１２６を行いＨＥＣ誤りの無いデータを検出した位置をＡＴＭヘッダ部１１８と認識する。
【００１０】
ＡＴＭヘッダ部１１８は５３バイト周期で連続して受信されるため、ＨＥＣ検出後の位置から４８バイト後に次のＡＴＭヘッダ部１１８が存在すると仮定して処理を続け、安定してＨＥＣが検出できたことによりセル同期完了１２８とする。
【００１１】
セル同期完了１２８により、ＡＴＭセル同期検出部１２１はフレーム内のＡＴＭセルを抜き取ることが可能になる。
【００１２】
図１１のＡＴＭ  ＨＥＣ誤り検出部１２２は、復元されたＡＴＭセル１１０におけるＨＥＣ  １１６の誤り検出を行い、誤りのあるＡＴＭセル１１０についてはデータ伝送中に誤りが生じた可能性があるため、本機能部で廃棄する。
【００１３】
図１１のプロトコルエラー検出部１２４においては、ＨＥＣ誤りの無いＡＴＭセル１１０を受信後、ＶＰＩ／ＶＣＩが期待値であるかを確認する機能を持つ。ＶＰＩ／ＶＣＩは上位局１５０と基地局１０１との間でデータ通信が発生するときに設定され、上位局１５０との間で通信を行うパラメータとなっている。よって、設定値以外の値を持つＡＴＭセルが受信された場合、プロトコルエラーとして廃棄する必要がある。
【００１４】
図１３は従来例におけるＣＣＨ接続構成を示す模式図である。図１３の例においてＣＣＨ（Ｃｏｎｔｒｏｌ  Ｃｈａｎｎｅｌ：制御チャネル）は、基地局１０１の制御用に用意された信号で基地局１０１あたり３種類になっている。上位局はＣＣＨ信号を用いて、例えば端末との接続時の制御などの基地局の制御を行う。
【００１５】
ＣＣＨ＿Ａ  １２９はＶＣＩ  １１３が「２０」で設定されており、ＣＣＨ＿Ｂ  １３０はＶＣＩ  １１３が「２１」、ＣＣＨ＿Ｃ  １３１はＶＣＩ  １１３が「２２」となっている。また、ＤＣＨ（Ｄａｔａ  Ｃｈａｎｎｅｌ：データチャネル）も各々異なるＶＣＩ  １１３をもっていることがわかる。ＤＣＨを含む全ての信号は同一のＶＰＩ  １１２「０」を持っている。ＤＣＨは音声データを示し、各々がＶＣで識別される。
【００１６】
ＣＣＨ／ＤＣＨはＶＣＩ  １１３によって種類が識別されているため、基地局１０１は専用線１５１によって接続されるＶＣＩ数と同じ数のＶＣＩフィルタ１３２を用意し、プロトコルエラーを検出する必要がある。
【００１７】
ＶＣＩフィルタ１３２においては、ＶＰＩ／ＶＣＩは値が固定ではないため、上位局１５０との接続時に設定を行い、設定された値について比較を行う。
【００１８】
図１４は図１１のプロトコルエラー検出部１２４の模式的構成図である。ＡＴＭ  ＨＥＣ誤り検出部１２２から入力されたＡＴＭセル１１０は、ＶＰＩ／ＶＣＩ検出部１３４によってＶＰＩ／ＶＣＩの確認が行われ、設定されているＶＰＩ／ＶＣＩ以外のＡＴＭセル１１０については、廃棄処理が行われる。ＣＰＵ１２５はプロトコルエラー検出部１２４で廃棄されなかったＡＴＭセル１１０を受信し、ペイロード部１１７のデータを検出している。
【００１９】
【発明が解決しようとする課題】
しかし、この従来技術には次のような問題があった。即ち、
第１の問題は、基地局１０１の大容量化に伴い、上位局１５０との接続数が複数になった場合、基地局１０１は専用線インタフェース部１５２を上位局（接続される専用線）数分用意しなければならないことである。図１５は従来例における既存の専用線を利用しＡＴＭセルをマッピングした伝送方法を使用して上位局間のデータ通信を行っている移動通信システムにおいて基地局に複数の上位局を接続した時の模式的システム構成図である。
【００２０】
上位局１５０と基地局１０１との間に用意される信号においては、ＣＣＨのように基地局１０１としてサポートする数は固定されたものがある。例えば基地局の制御は上位局Ａが行うが、データは上位局Ａ／上位局Ｂ／上位局Ｃから来る。従って基地局におけるＣＣＨは有限数となる。この信号については、専用線１５１で接続されているどの上位局からＶＣＩの接続が実施されるか決まってはいない。上位局Ａ  １５０ａが故障した場合は、上位局Ｂ  １５０ｂが代わりにＣＣＨを接続することによりシステム断を防ぐ等の冗長性が考えられるからである。
【００２１】
図１６は従来例における複数上位局によるＣＣＨ接続構成の模式図である。従来のプロトコルエラー検出部１２４においては、図１３に示したように設定されるＶＰＩ／ＶＣＩのフィルタ部を用意する必要があるため、図１５に示すように各専用線毎に専用線インタフェース部Ａ  １５２ａ／専用線インタフェース部Ｂ１５２ｂ／専用線インタフェース部Ｃ  １５２ｃを設ける必要がある。
【００２２】
しかし、図１６に示すようにＣＣＨが各上位局から１ＶＣＩずつ接続されている場合、各専用線インタフェース部１５２ａ／１５２ｂ／１５２ｃのプロトコルエラー検出部１２４ではサポートしていないＣＣＨのＶＩＣフィルタ１３２は使用されていないことがわかる。
【００２３】
このように、従来の構成ではプロトコルエラー検出部１２４に必要以上のＶＩＣフィルタ１３２を用意する必要があるため、ハードの小型化、コストダウンに対してマイナス要因となってしまう。
【００２４】
第２の問題点は、上位局間で設定されるＶＰＩ／ＶＣＩについては、各上位局で独立して指定範囲内の値が設定可能なため、各々の上位局で同じ値を使用することが可能となっていることである。図１６においてはＣＣＨ＿Ａ  １２９、ＣＣＨ＿Ｂ  １３０、ＣＣＨ＿Ｃ  １３１のＶＣＩ  １１３は各々異なる値で表示されているが、実際は全ての上位局でＶＣＩ  １１３を「２０」と設定することも可能になっている。
【００２５】
よって、各上位局で同じＶＰＩ／ＶＣＩの使用が可能であるため、専用線インタフェース部１５２ａ／１５２ｂ／１５２ｃにおいて、ＶＰＩ／ＶＣＩで各上位局を識別することが不可能である。
【００２６】
本発明の目的は、上記の問題点を解決し、 ＶＩＣフィルタが効率的に利用でき、専用線インタフェース部において、各上位局を識別することが可能な複数ＡＴＭ回線受信方法を提供することにある。
【００２７】
【課題を解決するための手段】
本発明の移動通信システムは、
物理媒体サブレイヤを用いＡＴＭセルをマッピングした伝送方法を使用して、基地局と、その基地局に接続されている複数の上位局との間のデータ通信を行っている移動通信システムであって、移動通信システムは、基地局と、その基地局に接続されている複数の上位局とを接続する各上位局に対応して個別に設けられた専用線インタフェースを有する物理媒体サブレイヤから構成され、その基地局の復調装置において、各上位局から専用線インタフェース部に入力されたＡＴＭセルのＨＥＣ領域に自分がサポートしている専用線の番号を上書きする手段と、上書きされた専用線の番号を検出して処理を行う手段とが設けられている。
【００２８】
この場合、複数の専用線インタフェースを有する物理媒体サブレイヤが専用線であり、専用線フレームフォーマットにＡＴＭセルをマッピングして伝送してもよく、同期デジタルハイアラーキ方式であり、専用線フレームフォーマットにＡＴＭセルをマッピングして伝送してもよい。
【００２９】
本発明の基地局復調装置は、
物理媒体サブレイヤを用いＡＴＭセルをマッピングした伝送方法を使用して、基地局と、その基地局に接続されている複数の上位局との間のデータ通信を行っている移動通信システムの基地局復調装置であって、基地局復調装置の専用線インタフェース部が、入力されたＡＴＭセルのＨＥＣ領域に自分がサポートしている専用線の番号を上書きする上書き手段と、上書き手段により上書きされた専用線の番号を検出して処理を行う処理手段とが設けられている。
【００３０】
この場合、専用線インタフェース部は、複数の専用線に対応する複数の専用線フレーム終端部、複数のＡＴＭセル同期検出部、複数のＡＴＭ  ＨＥＣ誤り検出部をさらに備え、専用線フレーム終端部では専用線から受信されたデータのフレームフォーマットの同期がとられ、ＡＴＭセル同期検出部ではフレーム同期の確立後のフレーム内にマッピングされているＡＴＭセルを識別するためにセルの境界位置を確定するセル同期が行われ、ＡＴＭ  ＨＥＣ誤り検出部ではセル同期により検出が可能になったＡＴＭセルにおいてＨＥＣの誤り検出が行われ、上書き手段はＡＴＭヘッダ部内のＨＥＣの内容を自分がサポートしている専用線の番号に上書きするＨＥＣ修正部であり、処理手段は、専用線番号検出部とＶＰＩ／ＶＣＩ検出部とを有する複数のフィルタ部を備え、専用線番号検出部は入力されたＡＴＭセルのＨＥＣの専用線の番号を確認して一致したＡＴＭセルをＶＰＩ／ＶＣＩ検出部に送出し、そのＶＰＩ／ＶＣＩ検出部はＡＴＭヘッダ部のＶＰＩ／ＶＣＩを確認し、一致したＡＴＭセルをＣＰＵへ送出するプロトコルエラー検出部としてもよい。
【００３１】
本発明の複数ＡＴＭ回線終端方法は、
物理媒体サブレイヤを用いＡＴＭセルをマッピングした伝送方法を使用して、基地局と、その基地局に接続されている複数の上位局との間のデータ通信を行っている移動通信システムの基地局復調装置の複数ＡＴＭ回線終端方法であって、複数の専用線から受信されたデータはそれぞれ専用線フレーム終端部でフレームフォーマットの同期をとり、ＡＴＭセル同期検出部でフレーム内にマッピングされているＡＴＭセルを識別するためにセルの境界位置を確定するセル同期を行い、ＡＴＭ  ＨＥＣ誤り検出部でセル同期により検出が可能になったＡＴＭセルにおけるＨＥＣの誤り検出を行い、ＨＥＣ修正部でＡＴＭヘッダ部内のＨＥＣの内容を自分がサポートしている専用線の番号に上書きして、それぞれのＨＥＣ修正部からＡＴＭセルを１個のプロトコルエラー検出部に送り出し、そのプロトコルエラー検出部の複数のフィルタ部の専用線番号検出部は入力されたＡＴＭセルのＨＥＣの専用線の番号を確認して一致したＡＴＭセルをＶＰＩ／ＶＣＩ検出部に送出し、ＶＰＩ／ＶＣＩ検出部はＡＴＭヘッダ部のＶＰＩ／ＶＣＩを確認し、一致したＡＴＭセルをＣＰＵへ送出する。
【００３２】
【発明の実施の形態】
本発明による複数ＡＴＭ回線終端方法は、物理媒体（ＰＭ：Ｐｈｙｓｉｃａｌ  Ｍｅｄｉａ）サブレイヤとして既存の専用線を利用しＡＴＭセルをマッピングした伝送方法を使用して、上位局との間のデータ通信を行っている移動通信システムの基地局復調装置（以下、基地局）において、基地局の大容量化に伴い複数の上位局（専用線）インタフェースを必要とする場合に、各上位局から専用線インタフェース部に入力されるＡＴＭセルのＨＥＣ領域に専用線番号を上書きして処理を行うことにより、専用線増加に伴う機能追加を最低限に抑え、追加機能を従来の技術を用いて簡素に設計するためのものである。
【００３３】
次に、本発明の実施の形態について図面を参照して説明する。図１は本発明の実施の形態の既存の専用線を利用してＡＴＭセルをマッピングした伝送方法を使用して、上位局間のデータ通信を行っている移動通信システムにおいて基地局に複数の上位局を接続した時の模式的システム構成図であり、図２はＡＴＭセルフォーマットを示す模式図である。
【００３４】
移動通信システムにおいて基地局１と上位局５０との間で行われるデータ通信は物理媒体サブレイヤとして既存の専用線を利用し、専用線フレームフォーマットにＡＴＭセル１０をマッピングした伝送方法が用いられている。
【００３５】
上位局Ａ  ５０ａ、上位局Ｂ  ５０ｂ、上位局Ｃ  ５０ｃは各々ネットワーク３と専用線Ａ  ５１ａ、専用線Ｂ  ５１ｂ、専用線Ｃ  ５１ｃによって、基地局１の専用線インタフェース部５２と接続されている。各上位局と専用線インタフェース部５２とは論理的に１対３の接続になっている。
【００３６】
ＡＴＭセル１０は５３バイトのデータで構成され、先頭から５バイトのＡＴＭヘッダ部１８と残り４８バイトのペイロード部１７とに分けられている。ＡＴＭヘッダ部１８は、ＧＦＣ（一般的フロー制御）１１、ＶＰＩ（仮想パス識別子）１２、ＶＣＩ（仮想チャネル識別子）１３、ＰＴ（ペイロードタイプ）１４、ＣＬＰ（セル損失優先表示）１５、ＨＥＣ（ヘッダ誤り制御）１６で構成されている。
【００３７】
ＧＦＣ（Ｇｅｎｅｒｉｃ  Ｆｌｏｗ  Ｃｏｎｔｒｏｌ：生成的フロー制御）１１はトラヒックが増大してネットワーク上で過負荷状態が生じた時に、フロー制御を行うために用意されている。
【００３８】
ＶＰＩ（Ｖｉｒｔｕａｌ  Ｐａｔｈ  Ｉｄｅｎｔｉｆｉｅｒ：仮想パス識別子）１２は、上位局と基地局間の仮想パスの設定に利用され、ＶＣＩ（Ｖｉｒｔｕａｌ  Ｃｈａｎｎｅｌ  Ｉｄｅｎｔｉｆｉｅｒ：仮想チャネル識別子）１３は、設定されたＶＰの中で複数種のデータを通信する場合、各々の識別に利用されている。
【００３９】
ＰＴ（Ｐａｙｌｏａｄ  Ｔｙｐｅ：ペイロードタイプ）１４はセルの状態（輻輳）を表示しており、ＣＬＰ（Ｃｅｌｌ  Ｌｏｓｓ  Ｐｒｉｏｒｉｔｙ：セル損失優先表示）１５はセルの重要度を表示している。
【００４０】
ＨＥＣ（ Ｈｅａｄｅｒ  Ｅｒｒｏｒ  Ｃｏｎｔｒｏｌ：ヘッダ誤り制御）１６はＡＴＭヘッダ部１８のビット誤りを検出するためのもので、ＨＥＣ  １６以外のＡＴＭヘッダ部１８の４バイトについて８ビットのＣＲＣ符号化を行った結果である。ペイロード部１７は通信データの格納領域を示している。
【００４１】
図３は専用線のフレームフォーマットの一例である専用線（２次群）フレームフォーマットを示す模式図である。２次群の専用線は、時間長１２５μｓのフレームに７８９ｂｉｔを配列した６．３Ｍｂｐｓの伝送容量を持っている。このフォーマットでは、８ｂｉｔ長のＴＳ（Ｔｉｍｅ  Ｓｌｏｔ）が９８個取れるが、このうち９６ＴＳ（９６バイト×８＝７６８ｂｉｔ）の部分にＡＴＭセル１０を連続して並べている。
【００４２】
図４は本発明の基地局の専用線インタフェース部におけるＡＴＭセル終端処理手段の構成を示す模式図である。図１に示されたシステム構成例においては、基地局１に接続される専用線５１は物理的に３回線用意されている。このため、専用線インタフェース部５２においても回線の終端機能はそれぞれ独立して行っている。
【００４３】
専用線５１から受信されたデータは、専用線フレーム終端部２０で図３に示したフレームフォーマットの同期がとられる。フレーム同期の確立後、ＡＴＭセル同期検出部２１においてフレーム内にマッピングされているＡＴＭセル１０を識別するために、セルの境界位置を確定するセル同期を行う。
【００４４】
ＡＴＭ  ＨＥＣ誤り検出部２２は、セル同期により検出が可能になったＡＴＭセル１０において、ＨＥＣ  １６の誤り検出を行う。ＨＥＣ修正部２３においては、ＡＴＭヘッダ部１８内のＨＥＣ  １６の内容を専用線の番号に上書きすることにより、プロトコルエラー検出部２４へ渡すＡＴＭセル１０に各専用線の番号を付加する機能を持つ。
【００４５】
図５は図４のプロトコルエラー検出部２４の構成を示す模式図である。プロトコルエラー検出部２４は、受信したＡＴＭセル１０のＨＥＣ  １６に記述されている専用線番号を検出する専用線番号検出部３３と設定されているＶＰＩ／ＶＣＩを確認するＶＰＩ／ＶＣＩ検出部３４とを有する複数のフィルタ部３２を備えている。
【００４６】
図４において、ＣＰＵ２５はプロトコルエラー検出部２４で廃棄されなかったＡＴＭセル１０を受信し、ペイロード部１７からデータを検出している。
【００４７】
次に本発明の実施の形態の動作について説明する。
【００４８】
図１で上位局Ａ  ５０ａはネットワーク３を経由し、専用線Ａ  ５１ａによって基地局１と接続されている。専用線Ａ  ５１ａから受信されたデータは、図４の専用線フレーム終端部２０において図３に示したフレームフォーマットの同期が取られる。２次群の専用線は、時間長１２５μｓのフレームに７８９ｂｉｔを配列した６．３Ｍｂｐｓの伝送容量を持っている。このフォーマットでは、８ｂｉｔ長のＴＳ（Ｔｉｍｅ  Ｓｌｏｔ）が９８個取れるが、このうち９６ＴＳ（９６バイト×８＝７６８ｂｉｔ）の部分にＡＴＭセル１０を連続して並べている。ＡＴＭセル１０の長さは４２４ｂｉｔ（５３バイト）のため、図に示すように、１２５μｓフレームの境界とセルの境界とが一致しない場合があり、１つのＡＴＭセルが２つのフレームにまたがることがある。本仕様はＩＴＵ−Ｔ  Ｇ．８０４に準拠している。
【００４９】
フレーム同期が確立した後、図４のＡＴＭセル同期検出部２１においてフレームフォーマット内にマッピングされているＡＴＭセル１０を識別するために、セルの境界位置を確定するセル同期を行う。
【００５０】
図６はＡＴＭセル同期検出部２１におけるＡＴＭセル同期方法を説明するための模式図である。 本来、専用線はシリアル通信であるが、本図では８ビットパラレルで表示している。
【００５１】
ＡＴＭセル同期検出部２１は、セル同期が確立していない状態から受信信号についてビット毎に演算開始位置をずらしながらＨＥＣ処理２６を行っていく。ＨＥＣ処理２６においてＨＥＣ誤りが発生しなかった場合、その位置をＨＥＣ検出２７とし、その後ペイロード部１７である４８バイトをスルーする。
【００５２】
ＡＴＭセル１０は５３バイト固定長でフレームフォーマット内にマッピングされているため、ＡＴＭヘッダ部１８は５３バイト周期で連続して検出される。ＨＥＣ検出２７の位置から４８バイト後に次のＡＴＭヘッダ部１８が存在すると仮定して処理を続け、安定してＨＥＣが検出できたことによりセル同期完了２８とする。セル同期完了２８により、ＡＴＭセル同期検出部２１はフレームフォーマット内のＡＴＭセル１０を抜き取ることが可能になる。
【００５３】
ＡＴＭ  ＨＥＣ誤り検出部２２は、抽出されたＡＴＭセル１０について、ＨＥＣ１６の誤り検出を行い、誤りのあるＡＴＭセル１０については本機能部で廃棄する。
【００５４】
ＨＥＣ修正部２３においては、ＡＴＭ  ＨＥＣ誤り検出部２２で正常性を検出したＨＥＣ１６に自分がサポートしている専用線Ａ  ５１ａの番号「Ａ」を上書きする。
【００５５】
図２で示したように、ＶＰＩは８ビット、ＶＣＩは１６ビットで構成されているため、ＶＰＩは専用線単位に０〜２５５のＶＰＩが設定可能であり、ＶＣＩはＶＰＩ単位に０〜６５５３５の設定が可能となり、各上位局５０との間で設定される値については各々独立して管理されているため、全て同じ値になることも考えられる。
【００５６】
本処理により各上位局から受信したＡＴＭセル１０に識別番号が付加され、専用線インタフェース部５２内で各上位局からの信号を判別することができる。
【００５７】
図７は本発明の複数上位局によるＣＣＨ接続構成の模式図であり、図５の本発明のプロトコルエラー検出部の構成図を使って動作を詳細に説明する。
【００５８】
基地局１は、３種類の専用線Ａ  ５１ａ／専用線Ｂ  ５１ｂ／専用線Ｃ  ５１ｃを使用して上位局Ａ  ５０ａ／上位局Ｂ  ５０ｂ／上位局Ｃ  ５０ｃと接続されている。
【００５９】
各上位局５０と基地局１間で接続される信号は、ＣＣＨ（Ｃｏｎｔｒｏｌ  Ｃｈａｎｎｅｌ：制御チャネル）とＤＣＨ（Ｄａｔａ  Ｃｈａｎｎｅｌ：データチャネル）の２種類で、ＣＣＨは基地局１の制御用に用意された信号を示す。ＣＣＨは制御用信号なので、ＤＣＨと異なり常時上位局と接続する必要があるが、必要数については基地局１として固定である。
【００６０】
図７においては、基地局１がサポートするＣＣＨは３種類あり、上位局Ａ  ５０ａと接続されている信号をＣＣＨ＿Ａ  ２９、上位局Ｂ  ５０ｂと接続される信号をＣＣＨ＿Ｂ  ３０、上位局Ｃ  ５０ｃと接続される信号をＣＣＨ＿Ｃ  ３１とする。また、全てのＣＣＨは「ＶＰＩ＝０／ＶＣＩ＝２０」で構成されている。
【００６１】
図５に示すようにフィルタ部３２は専用線番号検出部３３とＶＰＩ／ＶＣＩ検出部３４とで構成され、各々パラメータを設定することにより、フィルタする値を変更することが可能となっている。
【００６２】
三つのＨＥＣ修正部２３とプロトコルエラー検出部２４とは、時分割でデータ（ＡＴＭセル）の送受を行っている。入力されたＡＴＭセル１０は専用線番号検出部３３でＨＥＣ  １６の専用線番号を確認し、一致しないＡＴＭセル１０については廃棄し、一致したＡＴＭセル１０をＶＰＩ／ＶＣＩ検出部３４に送出し、ＶＰＩ／ＶＣＩ検出部３４でＡＴＭヘッダ部１８のＶＰＩ／ＶＣＩを確認し、一致しないＡＴＭセル１０については廃棄して、一致したＡＴＭセル１０をＣＰＵ２５に送出する。
【００６３】
図７では、基地局１は各上位局ＣＣＨを接続する必要があるため、プロトコルエラー検出部２４のフィルタ部３２に各ＣＣＨのパラメータを設定する。
【００６４】
例えば、ＣＣＨ＿Ａについては専用線番号として「Ａ」が設定され、ＶＰＩ／ＶＣＩとして「０／２０」が設定されることになる。
【００６５】
基地局１は３種類のＣＣＨを各々設定するため、ＣＣＨのフィルタ部３２が３個必要（ＣＣＨ＿Ａ  フィルタ／ＣＣＨ＿Ｂ  フィルタ／ＣＣＨ＿Ｃ  フィルタ）となり、図７では各専用線に１種類ずつ接続されている。
【００６６】
ここで、３種類のＣＣＨが全て上位局Ａ  ５０ａにアサインされた場合、図７の専用線Ａ  ５１ａにおいてはＶＰＩが「０」固定となっているためＶＣＩは「２０／２１／２２」となり、現在未使用であるＣＣＨ＿ＢとＣＣＨ＿Ｃとで受信することになる。この場合、プロトコルエラー検出部２４のフィルタ部３２に設定されるパラメータが異なるだけで、ＣＣＨ用フィルタの数は３個で対応可能である。
【００６７】
上述のように、各上位局から受信したＡＴＭセル１０に専用線終端番号を付加することにより、フィルタ部３２は基地局１でサポートするＶＣＩの数の分のみとなり、必要最低限の機能で実現が可能になる。
【００６８】
プロトコルエラー検出部２４で有効セルと判断されたＡＴＭセル１０は、図４のＣＰＵ  ２５に送付される。ＣＰＵ  ２５は、ＡＴＭセル１０のＨＥＣ  １６に示されている専用線番号を基に送信元である各上位局を識別することにより、プロトコルエラー検出部２４とのインタフェースを共有化することが可能になっている。
【００６９】
本実施の形態は、基地局と上位局との間で行われるデータ通信は、物理媒体サブレイヤとして既存の専用線を利用し、専用線フレームフォーマットにＡＴＭセルをマッピングした伝送方法における複数の上位局を終端する場合について述べているが、１５５Ｍ等を利用したＳＤＨ（Ｓｙｎｃｈｒｏｎｏｕｓ  Ｄｉｇｉｔａｌ  Ｈｉｅｒａｒｃｈｙ：同期デジタルハイアラーキ）方式においても、基地局と接続されるインタフェースの数が複数になる場合は同様の機能を実現することが可能である。。
【００７０】
【発明の効果】
以上説明したように本発明は、次のような効果がある。即ち、
第１の効果は、基地局単位でサポートする数が決まっている制御信号について、上位局が複数になり各々が独立した専用線で接続され、どの上位局から論理的に接続される場合でも、基地局のＶＰＩ／ＶＣＩフィルタは最適な数で構成できることである。その理由は、基地局に接続されている各専用線を番号で管理し、各上位局との間で論理的に接続されるＡＴＭセル１０のＨＥＣ  １６領域に自分の専用線番号を付加することにより、プロトコルエラー検出部２４のフィルタ部３２に設定するＡＴＭセル１０の情報で全てのＡＴＭセル１０を判断できるようにしているためである。
【００７１】
第２の効果は、実現の容易さである。その理由は、本発明の実現については従来の構成を変えず、専用線の番号をＨＥＣ１６領域に付加する機能を追加し、従来は各専用線毎に用意されていたプロトコルエラー検出部２４のフィルタ部３２を、最適数用意するだけで実現が可能となっている。
【図面の簡単な説明】
【図１】本発明の実施の形態の既存の専用線を利用してＡＴＭセルをマッピングした伝送方法を使用して、上位局間のデータ通信を行っている移動通信システムにおいて基地局に複数の上位局を接続した時の模式的システム構成図である。
【図２】ＡＴＭセルフォーマットを示す模式図である。
【図３】専用線のフレームフォーマットの一例である専用線（２次群）フレームフォーマットを示す模式図である。
【図４】本発明の基地局の専用線インタフェース部におけるＡＴＭセル終端処理手段の構成を示す模式図である。
【図５】図４のプロトコルエラー検出部２４の構成を示す模式図である。
【図６】ＡＴＭセル同期検出部２１におけるＡＴＭセル同期方法を説明するための模式図である。
【図７】本発明の複数上位局によるＣＣＨ接続構成の模式図である。
【図８】従来例における、既存の専用線を利用しＡＴＭセルをマッピングした伝送方法を使用して上位局間のデータ通信を行っている移動通信システムの一例を示すシステム構成図である。
【図９】ＡＴＭセルフォーマットを示す模式図である。
【図１０】専用線のフレームフォーマットの一例である専用線（２次群）フレームフォーマットを示す模式図である。
【図１１】従来例における専用線インタフェース部１５２におけるＡＴＭセル終端処理手段の構成を示す模式図である。
【図１２】図１１のＡＴＭセル同期検出部１２１におけるＡＴＭセル同期方法を説明するための模式図である。
【図１３】従来例におけるＣＣＨ接続構成を示す模式図である。
【図１４】図１１のプロトコルエラー検出部１２４の模式的構成図である。
【図１５】従来例における既存の専用線を利用しＡＴＭセルをマッピングした伝送方法を使用して上位局間のデータ通信を行っている移動通信システムにおいて基地局に複数の上位局を接続した時の模式的システム構成図である。
【図１６】従来例における複数上位局によるＣＣＨ接続構成の模式図である。
【符号の説明】
１．１０１    基地局
３、１０３    ネットワーク
１０、１１０    ＡＴＭセル
１１、１１１    ＧＦＣ
１２、１１２    ＶＰＩ
１３、１１３    ＶＣＩ
１４、１１４    ＰＴ
１５、１１５    ＣＬＰ
１６、１１６    ＨＥＣ
１７、１１７    ペイロード部
１８、１１８    ＡＴＭヘッダ部
２０、１２０    専用線フレーム終端部
２１、１２１    ＡＴＭセル同期検出部
２２、１２２    ＡＴＭ  ＨＥＣ誤り検出部
２３    ＨＥＣ修正部
２４、１２４    プロトコルエラー検出部
２５、１２５    ＣＰＵ
２６、１２６    ＨＥＣ処理
２７、１２７    ＨＥＣ検出
２８、１２８    ＨＥＣ検出（同期完了）
２９、１２９    ＣＣＨ＿Ａ
３０、１３０    ＣＣＨ＿Ｂ
３１、１３１    ＣＣＨ＿Ｃ
３２、１３２    フィルタ部
３３    専用線番号検出部
３４、１３４    ＶＰＩ／ＶＣＩ検出部
５０、１５０    上位局
５０ａ、１５０ａ    上位局Ａ
５０ｂ、１５０ｂ    上位局Ｂ
５０ｃ、１５０ｃ    上位局Ｃ
５１ａ，１５１ａ    専用線Ａ
５１ｂ，１５１ｂ    専用線Ｂ
５１ｃ，１５１ｃ    専用線Ｃ
５２、１５２    専用線インタフェース部
１５１    専用線
１５２ａ    専用線インタフェース部Ａ
１５２ｂ    専用線インタフェース部Ｂ
１５２ｃ    専用線インタフェース部Ｃ
【図１】
0003735513.tif 000002
【図２】
0003735513.tif 000003
【図３】
0003735513.tif 000004
【図４】
0003735513.tif 000005
【図５】
0003735513.tif 000006
【図６】
0003735513.tif 000007
【図７】
0003735513.tif 000008
【図８】
0003735513.tif 000009
【図９】
0003735513.tif 000010
【図１０】
0003735513.tif 000011
【図１１】
0003735513.tif 000012
【図１２】
0003735513.tif 000013
【図１３】
0003735513.tif 000014
【図１４】
0003735513.tif 000015
【図１５】
0003735513.tif 000016
【図１６】
0003735513.tif 000017