(57)【特許請求の範囲】
【請求項１】
プリント基板（３）上に導電性バンプ（４）により表面実装される表面実装型半導体パッケージにおいて、
半導体パッケージ（１）に内蔵される半導体装置（２）の各端子と電気的に接続される信号用電極（１１）と同半導体装置（２）の各端子とは電気的に接続されない補助電極（１２，１３）とをそれぞれ当該半導体パッケージ（１）の実装面に具え、これら信号用電極（１１）および補助電極（１２，１３）は、前記導電性バンプ（４）を介してプリント基板（３）に表面実装されるものであり、
前記補助電極（１２，１３）は、前記信号用電極（１１）と同一の膜厚を有して前記半導体パッケージ（１）に着膜される第１の補助電極（１２ａ，１３ａ）と、この第１の補助電極（１２ａ，１３ａ）上に積層着膜される第２の補助電極（１２ｂ，１３ｂ）との２層構造を有して形成されることにより、前記信号用電極（１１）よりも膜厚の厚い電極として形成される
ことを特徴とする表面実装型半導体パッケージ。
【請求項２】
前記第２の補助電極（１２ｂ，１３ｂ）は２０μｍ以上の膜厚を有して形成される  請求項１記載の表面実装型半導体パッケージ。
【請求項３】
前記補助電極（１２，１３）は、前記半導体パッケージ（１）の端部に対して選択的に形成される  請求項１記載の表面実装型半導体パッケージ。
【請求項４】
前記半導体パッケージ（１）は、検出対象となる力学量に対して直角に配設される梁構造の力学量検出素子（２１）が内蔵された力学量センサパッケージであり、前記信号用電極（１１）及び前記補助電極（１２，１３）は、該直立実装されるセンサパッケージ（１）の実装面に対して形成される
請求項１〜３の何れかに記載の表面実装型半導体パッケージ。
【請求項５】
前記補助電極（１２，１３）は、前記直立実装されるセンサパッケージ（１）の実装面の短辺部近傍に選択的に形成される
請求項４記載の表面実装型半導体パッケージ。
【請求項６】
前記補助電極（１２，１３）は、前記信号用電極（１１）と同一の膜厚を有して前記半導体パッケージ（１）に着膜される第１の補助電極（１２ａ，１３ａ）とこの第１の補助電極（１２ａ，１３ａ）上に堆積着膜される第２の補助電極（１２ｂ，１３ｂ）との２層構造を有して形成され、少なくとも前記第２の補助電極（１２ｂ，１３ｂ）は、前記直立実装されるセンサパッケージ（１）の実装面の四隅に対して選択的に形成される
請求項５記載の表面実装型半導体パッケージ。
【請求項７】
表面に垂直なる感度軸（Ｆ１）を有するトランスデューサチップ（２１）を内蔵したパッケージ（１）を用いたトランスデューサアッセンブリであって、
前記パッケージ（１）は、前記トランスデューサチップ（２１）の表面に直交するパッケージ実装表面を有し、このパッケージ実装表面は、回路基板（３）の実装表面に対して前記感度軸（Ｆ１）が平行となる状態で前記回路基板（３）の実装表面と対向されるものであり、
前記パッケージ実装表面には、前記トランスデューサチップ（２１）の出力信号を取り出すための導電性要素（１１）と、前記トランスデューサチップ（２１）の各端子とは電気的に接続されない補助導電性要素（１２，１３）とが形成されており、
前記補助導電性要素（１２，１３）は、前記導電性要素（１１）と同一の膜厚を有する第１の補助電極（１２ａ，１３ａ）およびこの第１の補助電極（１２ａ，１３ａ）上に積層形成される第２の補助電極（１２ｂ，１３ｂ）の２層構造を有しており、
前記導電性要素（１１）および前記補助導電性要素（１２，１３）は、導電性接合要素（４）を介して前記回路基板（３）の実装表面に配置されることを特徴とするトランスデューサアッセンブリ。
【請求項８】
表面に垂直なる感度軸（Ｆ１）を有するトランスデューサチップ（２１）を内蔵したパッケージ（１）を用いたトランスデューサアッセンブリであって、
前記パッケージ（１）のパッケージ実装表面には、前記トランスデューサチップ（２１）の出力信号を取り出すための導電性要素（１１）と、前記トランスデューサチップ（２１）の各端子とは電気的に接続されない補助導電性要素（１２，１３）とが形成されており、
前記補助導電性要素（１２，１３）は、前記導電性要素（１１）と同一の膜厚を有する第１の補助電極（１２ａ，１３ａ）およびこの第１の補助電極（１２ａ，１３ａ）上に積層形成される第２の補助電極（１２ｂ，１３ｂ）の２層構造を有しており、
前記回路基板（３）の実装表面には、前記導電性要素（１１）に導電性接合要素（４）を介して接続される第１のランド（３１）と、前記補助導電性要素（１２，１３）に前記導電性接合要素（４）を介して接続される第２のランド（３２，３３）が形成されており、
前記感度軸（Ｆ１）が前記回路基板（３）の実装表面に平行となった状態にて、前記導電性要素（１１）および前記第１のランド（３１）、並びに、前記補助導電性要素および前記第２のランド（３２，３３）が、導電性接合要素（４）を介して接続されることを特徴とするトランスデューサアッセンブリ。
【請求項９】
導電性要素（４，１１，３１）により回路基板（３）上に表面実装される表面実装型ユニットにおいて、
表面実装型装置（１）の表面に供給され、この表面実装型装置（１）に固定されるチップ素子（２１）に電気的に接続される第１の電極（１１）と、
前記表面実装型装置（１）の表面に供給され、この表面実装型装置（１）に固定されるチップ素子（２１）に電気的に接続されない第２の電極（１２，１３）とを有し、
前記第２の電極（１２，１３）は、
前記表面実装型装置（１）の表面の前記第１の電極（１１）と実質的に同一膜厚として印刷形成された第１の補助電極（１２ａ，１３ａ）と、前記第１の補助電極（１２ａ，１３ａ）上に積層印刷形成された第２の補助電極（１２ｂ，１３ｂ）とからなり、
前記第１の電極（１１）および第２の電極（１２，１３）は、導電性接合要素（４）を介して前記回路基板（３）に配置されることを特徴とする表面実装型ユニット。
【請求項１０】
前記第２の電極（１２，１３）は前記表面実装型装置（１）の前記表面の外周部分に適宜形成されるものであることを特徴とする請求項９に記載の表面実装型ユニット。
【請求項１１】
前記第２の電極（１２，１３）は前記表面実装型装置（１）の前記表面の短辺に接近して適宜形成されるものであることを特徴とする請求項９に記載の表面実装型ユニット。
【請求項１２】
前記第１の補助電極（１２ａ，１３ａ）および第２の補助電極（１２ｂ，１３ｂ）は少なくとも前記表面実装型装置（１）の前記表面の四隅に適宜形成されるものであることを特徴とする請求項９に記載の表面実装型ユニット。
【請求項１３】
前記第２の補助電極（１２ｂ，１３ｂ）は２０μｍ以上の膜厚を有することを特徴とする請求項９または１２に記載の表面実装型ユニット。
【請求項１４】
前記チップ素子（２１）は力学量検出素子であり、この力学量検出素子はその感度軸（Ｆ１）が前記表面実装型装置（１）の前記表面に対し実質的に平行になるように前記表面実装型装置（１）に固定されることを特徴とする請求項９〜１３の何れかに記載の表面実装型ユニット。
【請求項１５】
前記第１の電極（１１）と第２の電極（１２，１３）は同一の印刷材料からなることを特徴とする請求項９〜１４の何れかに記載の表面実装型ユニット。
【請求項１６】
主面に垂直な感度軸（Ｆ１）を有するトランスデューサ素子（２１）が固定された表面実装型装置（１）を用いたトランスデューサアッセンブリであって、
前記トランスデューサ素子（２１）の前記主面に対して実質的に垂直な前記表面実装型装置（１）の表面に形成され、前記トランスデューサ素子（２１）の出力信号を伝達する導電性要素（１１）と、
前記トランスデューサ素子（２１）の感度軸（Ｆ１）が平行となる前記表面実装型装置（１）の前記表面が向かい合った状態で前記表面実装型装置（１）が配置設定されたときに、前記感度軸（Ｆ１）が実質的に平行となる表面を有する回路基板（３）と、
前記表面実装型装置（１）の表面と前記回路基板（３）の表面との間に適宜供給された前記導電性要素（１１）よりも厚い補助電極（１２，１３）とを備え、
前記補助電極は、表面実装型装置（１）の表面に形成された前記導電性要素（１１）と実質的に同一膜厚として印刷形成されるとともに、前記トランスデューサ素子（２１）に電気的に接続されない第１の補助電極（１２ａ，１３ａ）と、前記第１の補助電極（１２ａ，１３ａ）上に積層印刷形成された第２の補助電極（１２ｂ，１３ｂ）とから構成されており、
前記導電性要素（１１）および前記補助電極（１２，１３）は、導電性接合要素（４）を介して前記回路基板（３）に配置されてなることを特徴とするトランスデューサアッセンブリ。
【請求項１７】
主面に垂直な感度軸（Ｆ１）を有するトランスデューサ素子（２１）が固定された表面実装型装置（１）を用いたトランスデューサアッセンブリであって、
前記表面実装型装置（１）の表面に対し実質的に垂直な前記表面実装型装置（１）の表面に形成され、前記トランスデューサ素子（２１）の出力信号を伝達する第１の導電性要素（１１）と、
前記表面実装型装置（１）が配置設定され、前記トランスデューサ素子（２１）の出力信号が入力される第２の導電性要素（３１）を有する回路基板（３）と、
前記表面実装型装置（１）の表面と前記回路基板（３）の表面との間に適宜供給され、前記第１の導電性要素（１１）よりも厚い補助電極（１２，１３）とを備え、
前記補助電極（１２，１３）は、前記表面実装型装置（１）の表面に形成された前記第１の導電性要素（１１）と実質的に同一膜厚として印刷形成されるとともに、前記トランスデューサ素子（２１）に電気的に接続されない第１の補助電極（１２ａ，１３ａ）と、前記第１の補助電極（１２ａ，１３ａ）上に積層印刷形成された第２の補助電極（１２ｂ，１３ｂ）とから構成されており、
前記回路基板（３）の表面には、前記第１の導電性要素（１１）に導電性接合要素（４）を介して接続される第１のランド（３１）と、前記補助電極（１２，１３）に前記導電性接合要素（４）を介して接続される第２のランド（３２，３３）が形成されており、
前記回路基板（３）の表面に前記トランスデューサ素子（２１）の感度軸（Ｆ１）が実質的に平行となる状態で前記表面実装型装置（１）を前記回路基板（３）に向かい合わせて前記第１の導電性要素（１１）および前記第１のランド（３１）と、前記補助電極および前記第２のランド（３２，３３）とを導電性接合要素（４）を介して接続したことを特徴とするトランスデューサアッセンブリ。
【請求項１８】
前記表面実装型装置（１）は積層セラミック基板若しくは樹脂若しくは液晶ポリマ若しくはガラスのいずれかからなることを特徴とする請求項１６または１７に記載のトランスデューサアッセンブリ。
【請求項１９】
前記導電性要素（１１，３１）と前記補助電極（１２，１３）は同一の印刷材料からなることを特徴とする請求項１６〜１８の何れかに記載のトランスデューサアッセンブリ。
【請求項２０】
半導体装置（２）の各端子と電気的に接続される信号用電極（１１）、及び同半導体装置（２）の各端子とは電気的に接続されない補助電極（１２，１３）をその実装面に具えた表面実装型装置（１）と、
導電性接合要素（４）を介して前記表面実装型装置（１）が実装される回路基板（３）とを有する表面実装型ユニットであって、
前記補助電極（１２，１３）は、前記信号用電極（１１）と実質的に同一膜厚として印刷形成された第１の補助電極（１２ａ，１３ａ）と、前記第１の補助電極（１２ａ，１３ａ）上に積層印刷形成された第２の補助電極（１２ｂ，１３ｂ）とから構成されることにより、前記信号用電極（１１）との間に膜厚差が設けられており、
これら信号用電極（１１）および補助電極（１２，１３）は、導電性接合要素（４）を介して前記回路基板（３）に配置されてなることを特徴とする表面実装型ユニット。
【請求項２１】
前記半導体装置（２）は主面にある角度をなす感度軸（Ｆ１）を有する力学量検出素子（２１）を有し、
前記力学量検出素子（２１）は、前記感度軸（Ｆ１）が前記回路基板（３）の表面に対して所望の位置関係となるように前記表面実装型装置（１）に取り付けられることを特徴とする請求項２０に記載の表面実装型ユニット。
【請求項２２】
前記信号用電極（１１）は、前記力学量検出素子（２１）からの信号を取り出すものであり、前記補助電極（１２，１３）と同一の印刷材料からなることを特徴とする請求項２１に記載の表面実装型ユニット。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、表面実装型半導体パッケージ、トランスデューサアッセンブリおよび表面実装型ユニットに関し、特に大型半導体パッケージ等、自重の大きなパッケージ等を高い信頼性のもとに表面実装する上で有益な構造の具現に関する。
【０００２】
【従来の技術】
従来、ＩＣやＬＳＩなどの半導体パッケージをプリント基板上に高密度に実装する技術としては、ワイヤボンディング、テープキャリアボンディング、或いはフリップチップボンディング等々の方法が知られている。
【０００３】
特に、フリップチップボンディングによる表面実装は、微細なはんだバンプにより上記半導体パッケージを直接プリント基板上に接合する方法であるために、極めて高密度な実装を可能とする技術として近年注目を集めている。図１７に、こうした表面実装型半導体パッケージの一例並びにそのプリント基板への実装態様を参考までに示す。
【０００４】
この図１７（ａ）に示されるように、半導体パッケージ９は通常、その裏面に、内部の半導体装置の入出力端子や給電端子等に電気的に接続された多数の信号用電極９１を有している。そして、これら電極９１とプリント基板３上に設けられた部品実装用のランド（基板電極）３１とが、図１７（ｂ）に示される態様ではんだバンプ４により接合されることとなる。なお、このはんだバンプ４による半導体パッケージ９の実装には一般に、はんだペーストを用いたリフロー法が採用されている。
【０００５】
このリフロー法は、温風リフロー、赤外線リフロー、ベーパーフェイズソルダリング等々に区分されるが、基本的には何れも、
（１）プリント基板３上のランド３１にはんだペーストを印刷塗布する。なお、半導体パッケージ９の信号用電極９１側にも同はんだペーストが印刷塗布されることもある。
（２）このプリント基板３に印刷塗布したはんだペースト上に半導体パッケージ９を位置決め搭載する。
（３）この状態ではんだを加熱溶融し、上記各ランド３１及び各信号用電極９１を一括接合する。
といった手順にて、半導体パッケージ９の実装が行われる。
【０００６】
半導体パッケージのこのような表面実装によれば、上記ワイヤボンディングやテープキャリアボンディングなどと違い、ワイヤやテープキャリア等の実装面積が不要となる分、より高い密度での実装が可能となる。
【０００７】
しかも、これらワイヤボンディングやテープキャリアボンディングでは、その信号用電極がパッケージの外周から引き出されるために接続可能な電極数も自ずと制限されるのに対し、同表面実装型半導体パッケージの場合には、パッケージ底面の全面から信号用電極を引き出すことができるため、こうした接続可能な電極数の制限も大幅に緩和されることとなる。
【０００８】
【発明が解決しようとする課題】
このように、表面実装型半導体パッケージによれば、プリント基板上への実装密度が大きく向上されるとともに、その接続可能な電極の数も飛躍的に増大し、極めて効率のよい実装構造が実現されるようになる。
【０００９】
ただし、このように効率のよい実装構造ではあるが、近年のエレクトロニクス技術の急速な発展に伴って半導体装置の集積化が進み、それらパッケージもより大型化してくると、同パッケージの自重の増加に起因する次のような問題が新たに生じる。
【００１０】
すなわち、こうしてパッケージの自重が増加すると、それに伴って上記信号用電極とランド（基板電極）との接合部におけるはんだ厚が薄肉化し、同部分の熱応力が増大する。そして、このような熱応力の増大は、ひいては当該接合部分を断線に至らしめるなど、同部分の信頼性を大きく損なう要因となる。
【００１１】
このため、例えば自動車に搭載される電子制御装置等、環境温度変化や振動の激しい中にあって且つ高い信頼性が要求される装置に対しては、こうした半導体パッケージ並びに同実装構造の採用は困難とされていた。
【００１２】
なお、例えば特開平５−２１８１３４号公報や特開平７−７４４５０号公報に記載の電子部品実装構造にみられるように、ＩＣチップやリードレス部品と基板との間にボールやスペーサ等を別途配設するようにすれば、上記接合部におけるはんだ厚の薄肉化も確かに解消されるようにはなる。
【００１３】
しかしこの場合、それらボールやスペーサ等の補助部材、並びに同補助部材を基板上に設けるための工程が別途必要になり、装置コスト並びに製造コストの面で大きな負担が強いられるとともに、その実装構造も自ずと複雑なものとなってしまう。
【００１４】
この発明は、こうした実情に鑑みてなされたものであり、極めて簡単な構造でありながら、自重の大きなパッケージ等であれ、これを高い信頼性のもとに実装することのできる表面実装型半導体パッケージ、トランスデューサアッセンブリおよび表面実装型ユニットを提供することを目的とする。
【００１５】
【課題を解決するための手段】
こうした目的を達成するため、この発明では、表面実装型半導体パッケージのパッケージ構造として、請求項１記載の発明によるように、
・半導体パッケージに内蔵される半導体装置の各端子と電気的に接続される信号用電極と同半導体装置の各端子とは電気的に接続されない補助電極とをそれぞれ当該半導体パッケージの実装面に具え、これら信号用電極（１１）および補助電極（１２，１３）は、前記導電性バンプ（４）を介してプリント基板（３）に配置される。
・前記補助電極は、前記信号用電極よりも膜厚の厚い電極として形成される。
といった構造を採用する。
【００１６】
表面実装型半導体パッケージとしてのこうしたパッケージ構造によれば、半導体パッケージをプリント基板上に載置したとき、上記信号用電極とその対応するプリント基板上のランドとの間には、
補助電極の膜厚−信号用電極の膜厚
に対応した間隙が形成されるようになる。このため、こうしたパッケージ構造に対して例えば前述のリフロー法によるはんだ結合を施すようにすれば、この形成される間隙部分にはんだが充填され、少なくとも上記信号用電極とその対応するプリント基板上のランドとの間では、同間隙の距離に対応した十分なはんだ厚が確保されることとなる。
【００１７】
したがって、たとえ当該半導体パッケージが大きな自重を有するものであったとしても、上記信号用電極とその対応するプリント基板上のランドとの接合部において前述したはんだ厚の薄肉化等が生じることはなく、高い信頼性のもとに同パッケージを表面実装することができるようになる。
【００１８】
しかも、こうした実装構造は、ボールやスペーサ等の補助部材が必要とされることなく上記パッケージ自身の構造に基づいて実現されることから、コスト的な負担が強いられることもなく且つその実装が極めて容易でもある。
【００１９】
なお、こうしたパッケージ構造に対し、プリント基板にも上記補助電極に対応したランドを併せ設けることがその実装強度を高める上で、若しくは上記信号用電極とその対応するプリント基板上のランドとの間でのはんだ厚をより厚く確保する上で有効であることは云うまでもないが、該プリント基板側の上記補助電極に対応したランドの配設は同パッケージにとって必須ではない。
【００２０】
すなわち、上記補助電極自体、電気的には何ら寄与しない電極であるため、同パッケージのプリント基板への実装後、この電極が電気的に浮いていたとしても何ら不都合はない。また、プリント基板上に該補助電極に対応したランドが併せ設けられるにしろ、この発明はそもそも、同補助電極部でのはんだ接合を犠牲にして上記信号用電極とその対応するランドとの間でのはんだ厚を確保するものであり、この補助電極部でのはんだ接合の信頼性は低くてよい。そして、上記信号用電極とその対応するランドとの間でのはんだ厚が上述のように十分に確保されさえすれば、同補助電極部において必ずしもはんだ接合がなされなかったとしても、該パッケージの実装強度をはじめ、それら接合部の必要十分な信頼性は確保されるようになる。
【００２１】
また逆に、同補助電極に対応するランドの配設を積極的に割愛することとすれば、補助電極を有しない従来の半導体パッケージ用に予め設計され、製造されている既存のプリント基板をそのまま用いることができることともなる。
【００２２】
また、請求項１記載の発明では特に、
・前記補助電極は、前記信号用電極と同一の膜厚を有して前記半導体パッケージに着膜される第１の補助電極と、この第１の補助電極上に積層着膜される第２の補助電極との２層構造を有して形成される。
といった構造を採用している。こうした構造によれば、上記第２の補助電極の膜厚を通じて上記信号用電極とその対応するプリント基板上のランドとの間でのはんだ厚を任意に調整することができるようになる。
【００２３】
なおこの場合、請求項２記載の発明によるように、
・前記第２の補助電極は２０μｍ以上の膜厚を有して形成される。
といった構造によれば、上記信号用電極とその対応するプリント基板上のランドとの間でのはんだ厚もこの２０μｍ以上確保されることとなり、適用対象となる半導体パッケージの自重に拘わらず、既存の表面実装部品程度の信頼性は同接合部において確保されるようになる。
【００２４】
一方、請求項３記載の発明によるように、
・前記補助電極は半導体パッケージの端部に対して選択的に形成される。
といった構造によれば、同パッケージの例えば前述したリフロー法による実装においてこれをプリント基板上に位置決め搭載するに際し、上記パッケージ端部に形成された補助電極のみを通じてその載置バランスが保たれるようになる。このため、溶融されたはんだの流量ばらつき等に起因して同パッケージが傾いた状態で実装されるなどの不都合も自ずと生じ難くなる。
【００２５】
また一方、請求項４記載の発明によるように、
・前記半導体パッケージは、検出対象となる力学量に対して直角に配設される梁構造の力学量検出素子が内蔵された力学量センサパッケージであり、前記信号用電極及び前記補助電極は、該直立実装されるセンサパッケージの実装面に対して形成される。
といった実装構造に対しては、この発明の上記パッケージ構造が極めて意義あるものとなる。
【００２６】
すなわち、半導体パッケージがこのように直立実装される場合には通常、その単位面積当たりの自重が大きくなり、信号用電極とその対応するランドとの接合部において前述したはんだ厚の薄肉化も生じ易くなる。しかし、補助電極が信号用電極よりも膜厚の厚い電極として形成されるこの発明のパッケージ構造によれば、このような実装構造であれ、上記信号用電極とその対応するランドとの接合部におけるはんだ厚は好適に確保されることとなり、同はんだ厚の薄肉化に起因する信頼性の低下は確実に回避されるようになる。
【００２７】
また、こうした実装構造において、請求項５記載の発明によるように、
・前記補助電極は、前記直立実装されるセンサパッケージの実装面の短辺部近傍に選択的に形成される。
といった構造によれば、同パッケージの例えば前述したリフロー法による実装においてこれをプリント基板上に位置決め搭載するに際し、この場合もやはり上記パッケージ実装面の短辺部近傍に形成された補助電極のみを通じて安定した載置バランスが保たれるようになる。このため、力学量検出軸の設定など、特に実装角度が問題となる上記力学量センサにおいても、上述したはんだの流量ばらつき等に影響されない正確な実装角度を得ることができるようになる。
【００２８】
またさらに、請求項６記載の発明によるように、
・前記補助電極は、信号用電極と同一の膜厚を有して半導体パッケージに着膜される第１の補助電極と該第１の補助電極上に堆積着膜される第２の補助電極との２層構造を有して形成され、少なくとも第２の補助電極は、前記直立実装されるセンサパッケージの実装面の四隅に対して選択的に形成される。
といった構造によれば、上記請求項６記載の発明による載置バランスの安定化が更に助長されることとなり、その実装角度もより正確なものとなる。
【００２９】
しかも同パッケージ構造において、プリント基板上にそれら補助電極に対応したランドが併せ設けられる場合には、上記第１の補助電極が露出される部分でも好適なはんだ厚が確保されることから、その実装強度も更に高まることとなる。加速度センサやヨーレートセンサ等、それら力学量センサが主に自動車等の移動体に搭載されることを考慮すれば、こうして実装強度が強化されることの意義は決して小さくない。もっとも、同パッケージ構造において、こうした補助電極に対応したランドの配設が必須でないことは、請求項１記載の発明に関して上述した通りである。
【００３０】
また、請求項７および８記載の発明のトランスデューサアッセンブリによれば、
・大きな自重を有するパッケージであっても、パッケージ実装表面に形成された導電性要素とその対応する回路基板上の実装表面との接合部に、好適な厚みの導電性接合要素を形成することができるので、高い信頼性のもとに同パッケージを回路基板に表面実装したトランスデューサアッセンブリを構成することができる。
【００３１】
さらに、回路基板に対するパッケージの安定性を確保して回路基板表面に対する感度軸を安定化させて指向性の低下を抑制することができる。
このために、検出軸を合わせるために直立に実装される加速度センサのセンサパッケージ等、環境温度変化や振動の激しい中にあって且つ高い信頼性が要求される装置パッケージとしても十分余裕を持って採用することができる。
【００３２】
しかも、こうした実装構造のトランスデューサアッセンブリは、従来必要であったボールやスペーサ等の補助部材を用いない構成を採るものであるので、装置コスト並びに製造コストの面で大きな負担が強いられることもなく且つその実装が極めて容易となる。
【００３３】
また、請求項９記載の発明では、
・表面実装型装置の表面に供給され、この表面実装型装置に固定されるチップ素子に電気的に接続される第１の電極と、
・表面実装型装置の表面に供給され、この表面実装型装置に固定されるチップ素子に電気的に接続されない第２の電極と
を有する。
といった構造を採用する。そして、上記第２の電極を、
・第１の電極と実質的に同一の膜厚として印刷形成された第１の補助電極と、
・第１の補助電極上に積層印刷形成された第２の補助電極と
によって構成する。
【００３４】
表面実装型ユニットとしてのこうしたユニット構造によれば、表面実装型装置を回路基板上に載置したとき、両者間には、第２の電極により第１の電極の厚みが制御され、間隙が形成されるようになる。このため、これまで説明してきたように十分なはんだ厚が確保され、高い信頼性のもとに表面実装型装置を表面実装することができる。また、こうした実装構造は、従来必要であったボールやスペーサ等の補助部材を用いない構成を採るものであるので、装置コスト並びに製造コストの面で大きな負担が強いられることもなく且つその実装が極めて容易となる。しかも、第２の電極を第１の補助電極と第２の補助電極とによって構成することにより、はんだ厚を任意に調整することができるようになる。
【００３５】
また、請求項１０記載の発明によるように、前記第２の電極は前記表面実装型装置の前記表面の外周部分に適宜形成されるものとする。
といった構造を採用することとすれば、回路基板上に位置決め搭載するに際し、溶融されたはんだの流量ばらつき等に起因して同パッケージが傾いた状態で実装されるなどの不都合も自ずと生じ難くなる。
【００３６】
また一方、請求項１１記載の発明によるように、前記第２の電極は前記表面実装型装置の前記表面の短辺に接近して適宜形成されるものとする。
といった構成を採用しても位置決めが容易になる。
【００３８】
また、請求項１２記載の発明によるように、前記第１の補助電極および第２の補助電極は少なくとも前記表面実装型装置の前記表面の四隅に適宜形成されるものである。
といった構成を採用すると、位置決めが容易になる。
【００３９】
なおこの場合、請求項１３記載の発明によるように、
・前記第２の補助電極は２０μｍ以上の膜厚を有して形成される。
といった構造によれば、適用対象となる表面実装型装置の自重に拘わらず、既存の表面実装部品程度の信頼性は同接合部において確保されるようになる。
【００４０】
また、請求項１４記載の発明によるように、前記チップ素子は力学量検出素子であり、この力学量検出素子はその感度軸が前記表面実装型装置の前記表面に対し実質的に平行になるように前記表面実装型装置に固定される。
といった構成とすることにより、はんだ厚は好適に確保されることとなり、はんだ厚の薄肉化に起因する信頼性の低下は確実に回避されるようになる。
【００４１】
また、請求項１５記載のように、前記第１の電極と第２の電極は同一の印刷材料からなる。
といった構成にすると、新たな工程の追加などなく製造でき、量産性が良く、実用上好ましいものとなる。
【００４２】
また、請求項１６記載の発明によるように、
・トランスデューサ素子の主面に対して実質的に垂直な表面実装型装置の表面に形成され、トランスデューサ素子の出力信号を伝達する導電性要素と、
・トランスデューサ素子の感度軸が平行となる表面実装型装置の表面が向かい合った状態で表面実装型装置が配置設定されたときに、感度軸が実質的に平行となる表面を有する回路基板と、
・表面実装型装置の表面と回路基板の表面との間に適宜供給された導電性要素よりも厚い補助電極と
を備える。
そして、上記補助電極を、
・表面実装型装置の表面に形成された導電性要素と実質的に同一膜厚として印刷形成されるとともに、トランスデューサ素子に電気的に接続されない第１の補助電極と、
・第１の補助電極上に積層印刷形成された第２の補助電極とから構成し、
・導電性要素および補助電極は、導電性接合要素を介して前記回路基板に配置されてなる
といった構造を採用する。
【００４３】
トランスデューサアッセンブリとしてのこうしたアッセンブリ構造によれば、表面実装型装置を回路基板上に載置したとき、両者間には、補助電極により導電性要素の厚みが制御され、間隙が形成されるようになる。このため、これまで説明してきたように十分なはんだ厚が確保され、高い信頼性のもとに表面実装型装置を表面実装することができる。また、こうした実装構造は、従来必要であったボールやスペーサ等の補助部材を用いない構成を採るものであるので、装置コスト並びに製造コストの面で大きな負担が強いられることもなく且つその実装が極めて容易となる。
【００４４】
また、請求項１７記載の発明によるように、
・表面実装型装置の表面に対し実質的に垂直な表面実装型装置の表面に形成され、トランスデューサ素子の出力信号を伝達する第１の導電性要素と、
・表面実装型装置が配置設定され、トランスデューサ素子の出力信号が入力される第２の導電性要素を有する回路基板と、
・表面実装型装置の表面と前記回路基板の表面との間に適宜供給され、第１の導電性要素よりも厚い補助電極とを備えた構成とする。そして、上記補助電極を、
・表面実装型装置の表面に形成された第１の導電性要素と実質的に同一膜厚として印刷形成されるとともに、トランスデューサ素子に電気的に接続されない第１の補助電極と、
・第１の補助電極上に積層印刷形成された第２の補助電極とから構成する。
また一方、回路基板の表面には、
・第１の導電性要素に導電性接合要素を介して接続される第１のランドと、
・補助電極に導電性接合要素を介して接続される第２のランドが形成されている。
そしてさらに、
・回路基板の表面にトランスデューサ素子の感度軸が実質的に平行となる状態で表面実装型装置を前記回路基板に向かい合わせて前記第１の導電性要素および第１のランドと、補助電極および第２のランドとを導電性接合要素を介して接続する。
といった構造を採用する。
【００４５】
トランスデューサアッセンブリとしてのこうしたアッセンブリ構造によれば、表面実装型装置を回路基板上に載置したとき、両者間には、補助電極により導電性要素の厚みが制御され、間隙が形成されるようになる。このため、これまで説明してきたように十分なはんだ厚が確保され、高い信頼性のもとに表面実装型装置を表面実装することができる。また、こうした実装構造は、従来必要であったボールやスペーサ等の補助部材を用いない構成を採るものであるので、装置コスト並びに製造コストの面で大きな負担が強いられることもなく且つその実装が極めて容易となる。
【００４６】
また、請求項１８記載の発明によるように、表面実装型装置は積層セラミック基板若しくは樹脂若しくは液晶ポリマ若しくはガラスのいずれかからなる。
といった構成を採用すると、より好ましいものになる。
【００４７】
また、請求項１９記載の発明によるように、前記導電性要素と前記補助電極は同一の印刷材料からなる。
といった構成を採用すると、新たな工程の追加などなく製造でき、量産性が良く、実用上好ましいものとなる。
【００５３】
また、請求項２０記載の発明では、半導体装置の各端子と電気的に接続される信号用電極、及び同半導体装置の各端子とは電気的に接続されない補助電極をその実装面に具えた表面実装型装置と、導電性接合要素を介して表面実装型装置が実装される回路基板とを有する表面実装型ユニットとして、
・補助電極を、信号用電極と実質的に同一膜厚として印刷形成された第１の補助電極と、この第１の補助電極上に積層印刷形成された第２の補助電極とから構成することにより、信号用電極との間に膜厚差を設ける。
・信号用電極および補助電極は、導電性接合要素を介して回路基板に配置されてなる。
といった構造を採用する。
【００５４】
表面実装型ユニットとしてのこうしたユニット構造によれば、表面実装型装置を回路基板上に載置したとき、両者間には、膜厚差に対応した間隙が形成されるようになる。このため、表面実装型装置と回路基板との間に介在される導電性接合要素の厚みが制御され、間隙が形成されるようになる。よってこの場合も、これまで説明してきたように十分なはんだ厚が確保され、高い信頼性のもとに表面実装型装置を表面実装することができる。また、補助電極を、信号用電極と実質的に同一膜厚として印刷形成された第１の補助電極と、この第１の補助電極上に積層印刷形成された第２の補助電極とから構成することから、はんだ厚を任意に調整することができるようにもなる。
【００５５】
また、請求項２１記載の発明によるように、
・上記半導体装置は主面にある角度をなす感度軸を有する力学量検出素子を有し、
・この力学量検出素子は、感度軸が回路基板の表面に対して所望の位置関係となるように表面実装型装置に取り付けられる。
といった構成を採用すると、はんだ厚は好適に確保されることとなり、はんだ厚の薄肉化に起因する信頼性の低下を回避できる。
【００５６】
また、請求項２２記載の発明によるように、上記信号用電極は、
・力学量検出素子からの信号を取り出すものであり、
・補助電極と同一の印刷材料からなる
といった構成を採用すると、新たな工程の追加などなく製造でき、量産性が良く、実用上好ましいものとなる。
【００６６】
【発明の実施の形態】
（第１の実施の形態）
図１及び図２に、この発明にかかる表面実装型半導体パッケージ（本発明の表面実装型パッケージ、表面実装型ユニット、トランスデューサアッセンブリに該当し、収容部を有するパッケージでなくてもよい）の一実施形態を示す。
【００６７】
この実施形態の表面実装型半導体パッケージは、例えば自動車などの移動体に搭載されてその加速度を検出する加速度センサのセンサパッケージにこの発明にかかるパッケージ構造を適用したものとして好適に構成されている。
【００６８】
以下、これら図１及び図２を参照して、同実施形態のパッケージ構造を詳細に説明する。
図１に示されるように、このセンサパッケージ（本発明の半導体パッケージ、パッケージ、力学量センサパッケージ、表面実装型装置に該当し、収容部を有するパッケージでなくてもよい）１には、半導体装置としての加速度センサ２が内蔵されている。
【００６９】
加速度センサ２は周知のように、梁構造を有する加速度検出素子２１と、その梁の変位量に基づき検出される移動体の加速度情報を信号処理する信号処理回路２２、及び該信号処理用のコンデンサ２３等を基本的に有して構成されるセンサである。尚、加速度検出素子２１としては、図１のようなセンサとする必要はなく、本発明では、力学量を検出できるトランスデューサチップ、トランスデューサ素子、力学量検出素子や通常の処理回路を有するチップ素子であってもよい。
【００７０】
なおこうした加速度センサ２にあっては、移動体が受ける振動等により検出精度が悪化するのを防ぐために、上記加速度検出素子２１の梁構造がその検出対象となる加速度の印加方向に対して直角に配設される必要があるため、これを内蔵するパッケージ１自身も、図１或いは図２に示されるように、回路基板としてのプリント基板３に対して直立して実装されることとなる。勿論この場合、プリント基板３は、当該移動体の電子制御装置等に水平に配設されている。因みに、図２において、矢印Ｆ１は、当該移動体の進行方向、すなわち同加速度センサ２の加速度検出軸を示している。
【００７１】
このように加速度センサ２は、その表面に垂直な加速度検出軸（感度軸）Ｆ１を有している。
尚、同加速度センサ２の感度軸が主面に対して垂直以外の軸（加速度検出軸Ｆ１とは別の軸）にあった場合でもパッケージ１がプリント基板３に実装された後は、感度軸がプリント基板３の表面に対して常に所望の角度を向く。
【００７２】
このようにして構成されるパッケージ１付きプリント基板３を車両等の移動体に用いる際には、加速度が加わる方向に感度軸が向くようにプリント基板３を固定しさえすれば、その後は常に感度軸の方向性が決まるようになるものである。
【００７３】
また、加速度検出素子２１と信号処理回路２２とはワイヤ２４にて電気的に接続されている。パッケージ１には配線２６が埋設され、配線２６の一端での露出部がワイヤ２５により加速度検出素子２１及び信号処理回路２２と電気的に接続されている。配線２６の他端はパッケージ１の下面における表面に形成された信号用電極１１に接続されている。そして、加速度センサ２の出力信号がワイヤ２４，２５および配線２６により信号用電極１１に取り出される。
【００７４】
一方、同センサパッケージ１が上記プリント基板３に対してこうして直立実装される場合、その単位面積当たりの自重は著しく増大されるようになる。
そして、同パッケージ１としての自重が大きい場合、プリント基板３との接合部におけるはんだ厚が薄肉となり、同部分の熱応力が増大するようになることは前述した通りである。
【００７５】
また、このように接合部の熱応力が増大することによって断線等が起こり易くなるなど、同部分の信頼性が大きく損なわれるようになることも前述した。
そこで、同実施形態にかかる表面実装型半導体パッケージにあっては、図１に併せ示されるように、上記加速度センサ２の各端子と電気的に接続される信号用電極１１の他に、それら各端子とは電気的に接続されない補助電極１２（１２ａ、１２ｂ）及び１３（１３ａ、１３ｂ）を別途設け、これら補助電極１２及び１３と信号用電極１１との膜厚差によって、信号用電極１１とプリント基板３上の対応するランド３１との間における導電性接合要素としてのはんだバンプ（導電性バンプ）４のはんだ厚を確保するようにしている。
【００７６】
すなわち、同補助電極１２及び１３はそれぞれ、上記信号用電極１１と等しい膜厚を有する第１の補助電極１２ａ及び１３ａと、上記はんだ厚を調整するための第２の補助電極１２ｂ及び１３ｂとの２層構造となっており、当該パッケージ１をプリント基板３上に載置したとき、信号用電極１１とその対応するプリント基板３上のランド３１との間には、
補助電極１２、１３の膜厚−信号用電極１１の膜厚
すなわち、上記第２の補助電極１２ｂ及び１３ｂの膜厚に対応した間隙が形成されるようにしている。
【００７７】
換言すると、補助電極１２（１２ａ，１２ｂ）ははんだバンプ４のはんだ厚を制御するために設けられるものであり、その厚さは、はんだ寿命を考慮して適宜決定されるものである。
【００７８】
このため、こうしたパッケージ構造に対して、例えば前述のリフロー法によるはんだ結合を施すようにすれば、該形成される間隙部分にはんだバンプ４が充填され、少なくとも上記信号用電極１１とその対応するプリント基板３上のランド３１との間では、この間隙の距離に対応した十分なはんだ厚が確保されるようになる。
【００７９】
しかも実際には、このはんだ結合に際し、同図１に示されるように、上記補助電極１２及び１３とこれに対応してプリント基板３上に形成されている補助電極用ランド３２及び３３との間にもはんだバンプ４が充填されるようになり、上記信号用電極１１とその対応するランド３１との間のはんだ厚は、これら補助電極１２及び１３と補助電極用ランド３２及び３３との間に充填されるはんだ厚の分だけ更に上乗せされることとなる。
【００８０】
したがって、たとえ該パッケージ１が大きな自重を有するものであったとしても、上記信号用電極１１とその対応するランド３１との接合部に前述したはんだ厚の薄肉化等が生じることはなく、高い信頼性のもとに同パッケージ１を表面実装することができるようになる。
【００８１】
本実施形態においては、はんだバンプ４、信号用電極１１、補助電極１２，１３およびランド３１が導電性要素に該当し、信号用電極１１が第１の導電性要素に、また、ランド３１が第２の導電性要素に該当する。さらに、信号用電極１１が第１の電極に、補助電極１２，１３が第２の電極に該当する。
【００８２】
なお、同実施形態のパッケージにあっては、上記各電極位置に対応したパッケージ側方にもいわゆる「ぬれ」を有する部分が形成されていることから、図２に示されるようにフィレットと称される鋸引き状のはんだ４’が残留されるかたちとなるが、上記パッケージ構造によれば、これらフィレット４’を要しない上記はんだバンプ４のみによるはんだ接合によっても十分な実装強度並びに信頼性が確保されるようになることは勿論である。
【００８３】
また、同実施形態のパッケージにあって、上記センサパッケージ１の材料としては例えばセラミック基板が用いられ、上記信号用電極１１及び補助電極１２、１３の材料としては、該セラミック基板と線膨張率の近い例えばタングステンやモリブデン等が用いられる。この場合、それらパッケージと各電極との間の熱応力を最小限に抑えることができるようになり、上記パッケージ構造とも相まって、上記各接合部の信頼性を更に高めることができるようになる。
【００８４】
このように、本実施形態におけるセンサパッケージ１は、表面に垂直なる感度軸Ｆ１を有する加速度センサ（トランスデューサチップ）２を内蔵し、同パッケージ１は、加速度センサ２の表面に直交する実装表面（図１での下面）を有し、この表面には加速度センサ２の出力信号を取り出すための信号用電極１１（導電性要素）が形成され、プリント基板（回路基板）３の実装表面（図１での上面）に対して感度軸Ｆ１が平行となる状態でプリント基板３の実装表面とパッケージ実装表面とを対向させ、かつ両実装表面の間に信号用電極１１の厚みより大きな厚みの補助電極（導電性要素）１２，１３を設置することではんだ厚を制御したトランスデューサアッセンブリを構成している。また、このトランスデューサアッセンブリにおいて、センサパッケージ１は、加速度センサ２の出力信号を実装表面に取り出すためのワイヤ２４，２５、配線２６、信号用電極１１（導電性要素）を有し、この実装表面と、実装表面にランド（導電性要素）３１を有するプリント基板３における当該表面との間に、パッケージ実装表面での導電性要素である信号用電極１１の厚みより大きな厚みの補助電極（導電性要素）１２，１３を配置し、かつ感度軸Ｆ１がプリント基板３の実装表面に平行となった状態において、信号用電極１１とランド３１とをはんだバンプ４（導電性接合要素）にて接続している。
【００８５】
図３及び図４に、本発明者等が本出願の前に開発した加速度センサの構造、並びにその実装形態を参考までに例示する。
すなわち、その加速度センサ２は、図３に示されるように、上記梁構造を有する加速度検出素子２１をはじめ、その梁の変位量に基づき検出される移動体の加速度情報を信号処理する信号処理回路２２、信号処理用のコンデンサ２３、感度調整用の抵抗２４等々がセンサハウジング５内に搭載されて構成されている。
【００８６】
そして、このセンサハウジング５からは、同加速度センサ２の各端子に電気的に接続される信号用リードピン６が導出され、プリント基板３への実装に際しては、図４に示されるように、
（１）センサハウジング５を同プリント基板３に対して直角に自立させるための適宜の補助部材７に組み付ける（ネジ止めする）。
（２）信号用リードピン６をプリント基板３の対応する接続孔に挿入し、センサハウジング５をこの補助部材７ごと同基板３上に搭載する。
（３）この挿入した信号用リードピン６をプリント基板３の裏側からはんだ８によって電気的且つ機械的に結合する。
といったプロセスが採られている。なお、図４においても、矢印Ｆ１は、これが搭載される移動体の進行方向、すなわち加速度センサ２の加速度検出軸を示している。
【００８７】
このような加速度センサにあっては上述のように、センサハウジング５を直角に自立させてその加速度検出軸Ｆ１を当該移動体の進行方向に合わせるために上記補助部材７への組付けが必須となっている。このため、プリント基板３への部品実装効率が著しく阻害されるとともに、その実装構造も自ずと複雑にならざるを得ず、またその実装作業も煩雑を余儀なくされていた。
【００８８】
この点、図１及び図２に示した実施形態の上記パッケージ構造によれば、表面実装構造を採用したことでプリント基板３への部品実装効率（実装密度）が大幅に向上されるとともに、その実装構造も極めて簡素なものとなり、また、前述のはんだリフロー法の採用によって、同パッケージの実装作業も大幅に簡略化されるようになる。
【００８９】
しかも、同パッケージ構造によれば上述のように、直立実装といった単位面積当たりの自重の大きな実装構造でありながら、少なくともその信号用電極１１とプリント基板３上の各対応するランド３１との接合部においては十分な実装強度と信頼性が確保されることから、自動車に搭載される電子制御装置等、環境温度変化や振動の激しい中にあって且つ高い信頼性が要求される装置に対しても十分余裕を持って採用することができるようになる。
【００９０】
次に、図５及び図６を併せ参照して、同実施形態のこうしたパッケージ構造を得る上で望ましい製造方法についてその製造プロセスの一例を順に説明する。
同パッケージ１の製造に際してはまず、セラミック基板１０ａ〜１０ｅを図５（ａ）に示される態様で打ち抜き、これをパッケージ基体１０群として接合した後、基体１０のそれぞれに対し一括して、前記加速度センサ２を内蔵するための内装配線を施す。なお同図５において、この内装配線の敷設態様については図示を割愛している。
【００９１】
その後、それらパッケージ基体１０を図５（ｂ）に示される態様で切り出し、これら切り出した基体１０のそれぞれに対し、図５（ｃ）及び（ｄ）に示される態様で前記信号用電極１１及び補助電極１２、１３を形成する。
【００９２】
これら電極の形成に際してはまず、適宜のマスクを施した上で、加速度センサ２の各端子と電気的に接続される信号用電極１１、並びにそれら端子とは電気的に接続されない第１の補助電極１２ａ及び１３ａとするタングステンペースト若しくはモリブデンペーストを図５（ｃ）に示される態様でスクリーン印刷する。
【００９３】
次いで、第２層目の印刷として、マスクを交換した後、今度は前記第２の補助電極１２ｂ及び１３ｂとするタングステンペースト若しくはモリブデンペーストを図５（ｄ）に示される態様でスクリーン印刷する。なお、これら第２の補助電極１２ｂ及び１３ｂは、同図５（ｄ）に示されるように、第１層目の印刷にて形成された第１の補助電極１２ａ及び１３ａの一部に局部的に、すなわち各パッケージ基体１０の電極形成面の四隅（実装表面における外周部）に対して選択的に印刷形成される。
【００９４】
こうして各電極の印刷を終えると次に、それら電極を一括焼成した後、各パッケージ基体１０を図６（ａ）に示される態様で個々に切断する。
そして最後に、センサパッケージ１としての所望の加工を施した後、図６（ｂ）に示される態様でその内部に前記各センサ部品を組み込み、同加速度センサ２を完成する。
【００９５】
センサパッケージ１のこうした製造方法によれば、基本的には電極材料の印刷工程を２度繰り返すだけの極めて簡単、且つ効率のよい処理を通じて、上述した信頼性の高い表面実装を実現するパッケージ構造を安定して得ることができるようになる。
【００９６】
しかも同製造方法によれば、２度目の印刷で積層印刷する第２の補助電極１２ｂ及び１３ｂの膜厚を制御することで信号用電極１１とその対応するランド３１（図１）との間でのはんだ厚を任意に調整することができるようにもなる。
【００９７】
因みにこの場合、同はんだ厚として２０μｍ以上の厚さが確保できれば、既存の表面実装部品程度の信頼性は確保されることが図７によって明らかである。
すなわち図７は、はんだ厚と相当塑性歪みとの関係を示したものであり、この図７によれば、はんだ厚が薄いほど相当塑性歪みが増加し、はんだ付けの信頼性も低下していくことがわかる。そして、相当塑性歪みが約１１．５％以下、はんだ厚にして約２０μｍ以上であればそれら接合部の信頼性が確保されることが経験的に確認されている。
【００９８】
また同製造方法にあっては、図５（ｄ）に示したように、上記第２の補助電極１２ｂ及び１３ｂを電極形成面の四隅に対して選択的に形成するようにしたことで、その実装精度も自ずと高められるようになる。
【００９９】
すなわち、補助電極１２及び１３をこのような電極構造とすることにより、同パッケージ１をプリント基板３上に位置決め搭載する際には、これら四隅に形成された第２の補助電極１２ｂ及び１３ｂを通じてその載置バランスがとられるようになる。そしてその後、前述のはんだリフローによって各電極とプリント基板３上の対応するランドとの接合が行われる際も、これら第２の補助電極１２ｂ及び１３ｂによるより小さい接触面積を通じて同載置バランスが保持されることとなる。このため、溶融されたはんだの流量ばらつき等に起因してパッケージ１が傾いた状態で実装されるなどの不都合も自ずと生じ難くなる。特に加速度センサにとっては、図２に矢印Ｆ１として付記した加速度検出軸が正確に定まることが重要であり、同パッケージ１のこうした電極構造によって、該加速度検出軸Ｆ１もより正確に設定されるようになる。すなわち、同図２に矢印Ｆ２、或いはＦ３として付記したような傾きは生じ難くなる。もっとも加速度センサの場合、矢印Ｆ２方向への傾きはある程度許容できる。
【０１００】
この点について更に言及すると、プリント基板３に対するパッケージ１の安定性を確保し、加速度検出軸Ｆ１を安定化させることで指向性の低下が抑制される。つまり、信号用電極１１の厚さより厚い補助電極１２，１３を有するパッケージ１をプリント基板３上に配置した時にプリント基板３に対してパッケージ１が実質的に垂直になるように補助電極１２，１３の形状や配置場所や配置個数を決定する。具体的には、図６においてパッケージ１の下面における四隅に四角形の補助電極１２ｂ，１３ｂを配置する場合を示したが、他にも、図８に示すように、パッケージ１の下面における信号用電極１１に対し帯状の補助電極１１０ａ，１１０ｂを配置したり、図９に示すように、四角形状の補助電極１１１ａ，１１１ｂと円状の補助電極１１１ｃ，１１１ｄとを配置してもよい。また、図１０に示すように、パッケージ１の下面における信号用電極１１に対し十字状の補助電極１１２を配置したり、図１１に示すように、帯状の補助電極１１３ａと四角形状の補助電極１１３ｂとを配置してもよい。さらに、図１２に示すように、パッケージ１の下面における信号用電極１１に対しＩ字状の補助電極１１４を配置したり、図１３に示すように、円状の補助電極１１５ａ，１１５ｂ，１１５ｃを配置したり、図１４に示すように、パッケージ１の下面における信号用電極１１の無い領域に補助電極１１６を配置してもよい。
【０１０１】
このようにすると図２のＦ３の方向にパッケージ１が傾くことを好適に回避することができる。Ｆ３の方向にパッケージ１が傾くことが防止できると、次のメリットがある。加速度センサにおいてはその検出軸（感度軸）がパッケージ１の基板配置面（図２では下面）に平行となる必要があり、仮に図２のＦ２の方向にパッケージ１が傾いたとしても検出軸方向は何ら変化することがなくパッケージ１が傾いたことによる影響を全く受けない。これに対し、図２のＦ３の方向にパッケージ１が傾いた場合には検出軸方向はその傾いたことによって変化し、検出軸はこの変化分における重力Ｇの影響（即ち、Ｇ・ｓｉｎθ、但し、θは傾斜角度）を直接受けることになる。特に、ＡＢＳ（アンチロックブレーキシステム）用やサスペンション制御用のセンサとして用いる場合においては、その検出加速度が±１Ｇ程度であり、傾いたことによる悪影響を受けやすい。しかしながら、本実施形態においてはＦ３の方向にパッケージ１が傾くことが防止でき、感度軸方向における加速度を精度よく検出することができる。
【０１０２】
以上のようにして、プリント基板３に対して本センサパッケージ１を配置してなる、極めて簡単な構造でありながらはんだ信頼性が高く且つ指向性の良好なトランスデューサアッセンブリが組み立てられることになる。
【０１０３】
なお、図２のＦ２の方向とＦ３の方向に同時にパッケージ１が傾いた場合には、パッケージ１がＦ３の方向にも傾いていることから前述したＦ３の方向にのみ傾いた場合と同様のことが言える。
【０１０４】
また、補助電極１２及び１３のこのような電極構造によれば、図１に示されるようにプリント基板３上にそれら電極に対応したランド３２及び３３が併せ設けられる場合、上記第１の補助電極１２ａ及び１３ａが露出される部分でも好適なはんだ厚が確保され、その実装強度も更に高まることとなる。この加速度センサが自動車等の移動体に搭載されることを考慮すれば、すなわち振動の多い環境で使用されることを考慮すれば、該実装強度は高いに越したことはない。
【０１０５】
尚、上記実施形態ではプリント基板３にパッケージ１を実装した際にプリント基板３表面に対して感度軸Ｆ１が平行となることを中心に説明したが、実装の際にプリント基板３表面に対する感度軸が常に所定方向に定まるようにパッケージ１実装が安定して行われば、加速度の検出が良好に行うことができる。それ故に、感度軸がプリント基板３表面に平行となる必要は必ずしもない。
【０１０６】
以上説明したように、同実施形態にかかる表面実装型半導体パッケージ及びそれを用いたトランスデューサアッセンブリ構造によれば、
（イ）大きな自重を有するパッケージであっても、信号用電極１１とその対応するプリント基板３上のランド３１との接合部にはんだ厚の薄肉化等が生じることはなく、高い信頼性のもとに同パッケージを表面実装することができる。このパッケージ１とプリント基板３との間のはんだ厚を大きくしてはんだ寿命を向上させることに加えて、プリント基板３に対するパッケージ１の安定性を確保して加速度検出軸（感度軸）Ｆ１を安定化させることで指向性の低下を抑制することができる。
（ロ）またこのため、検出軸を合わせるために直立に実装される加速度センサのセンサパッケージ等、環境温度変化や振動の激しい中にあって且つ高い信頼性が要求される装置パッケージとしても十分余裕を持って採用することができる。
（ハ）しかも、こうした実装構造は、ボールやスペーサ等の補助部材が必要とされることなく、パッケージ自身の電極構造に基づいて実現されることから、コスト的な負担が強いられることもなく且つその実装が極めて容易でもある。
（ニ）また、同電極構造として、その補助電極１２及び１３はそれぞれ、信号用電極１１と等しい膜厚を有する第１の補助電極１２ａ及び１３ａとその上に積層される第２の補助電極１２ｂ及び１３ｂとの２層構造となっているため、この第２の補助電極１２ｂ及び１３ｂの膜厚を通じて、信号用電極１１とその対応するランド３１との間でのはんだ厚を任意に調整することができる。
（ホ）そしてこのとき、上記第２の補助電極１２ｂ及び１３ｂの膜厚を２０μｍ以上に設定することで、当該パッケージの自重に拘わらず、既存の表面実装部品程度の信頼性は上記はんだ接合部において好適に確保される。
（ヘ）一方、上記第２の補助電極１２ｂ及び１３ｂについてはこれを電極形成面の四隅に対して選択的に形成するようにしたことで、はんだリフロー等の実施に際してもその載置バランスが良好に保持されるようになり、同パッケージの実装精度も自ずと高められる。
（ト）また、補助電極１２及び１３のこうした電極構造により、第１の補助電極１２ａ及び１３ａが露出される部分でも、その対応するランド３２及び３３との間では好適なはんだ厚が確保され、その実装強度も更に高められる。
（チ）上記パッケージ１の材料としてセラミック基板を用い、上記各電極材料としてタングステンを用いるなど、互いに線膨張率の近似した材料を用いたことでそれらパッケージと各電極との間の熱応力を最小限に抑えることができるようになり、上記パッケージ構造とも相まって、上記各接合部の信頼性を更に高めることができる。
等々、多くの優れた効果が奏せられるようになる。
【０１０７】
また、同パッケージの上述した製造方法によっても、
（リ）基本的には電極材料の印刷工程を２度繰り返すだけの極めて簡単、且つ効率のよい処理を通じて、信頼性の高い表面実装を実現する上記パッケージ構造を安定して得ることができる。
など、こうした表面実装型半導体パッケージの製造方法として極めて望ましい効果が奏せられるようになる。
【０１０８】
なお、図６に示す半導体パッケージでは、上記第２の補助電極１２ｂ及び１３ｂを電極形成面の四隅にのみ選択形成するようにしたが、これら第２の補助電極１２ｂ及び１３ｂについてはこれを第１の補助電極１２ａ及び１３ａと同じ大きさを有する電極として形成するようにしてもよい。少なくとも補助電極１２及び１３が上記直立実装されるパッケージ１の短辺部近傍に選択的に形成されることで同パッケージの載置バランスは保たれるようになる。すなわち、その後、前述のはんだリフローによって各電極とプリント基板３上の対応するランドとの接合が行われる際も、これら短辺部近傍に形成された補助電極１２及び１３のみによる比較的小さな接触面積を通じて、最低限安定した載置バランスは保持されるようになる。
【０１０９】
また、同実施形態では、加速度センサのセンサパッケージにこの発明にかかるパッケージ構造を適用する場合について示したが、他の振動センサやヨーレートセンサ等、検出対象となる力学量に対して直角に配設される梁構造の検出素子が内蔵される力学量センサのセンサパッケージにも上記構造は同様に適用することができる。そして、同パッケージ構造によれば、直立実装されることにより単位面積当たりの自重が大きくなるそれらセンサパッケージにあって、信号用電極とその対応するランドとの接合部におけるはんだ厚を好適に確保することができ、ひいては同はんだ厚の薄肉化に起因する信頼性の低下等も好適に回避することができるようになる。
（第２の実施の形態）
以上説明した発明にかかる上記パッケージ構造は、これらセンサパッケージに限られることなく、マルチチップモジュール（ＭＣＭ）や先の図１７に例示したような大面積半導体チップなどの表面実装型部品にも同様に適用することができる。図１５（ａ）及び（ｂ）に、図１７に例示した半導体チップにこの発明のパッケージ構造を適用した場合についてその構造例を示す。
【０１１０】
すなわち、このような大面積半導体チップであれ、その底面端部の適宜な位置に補助電極９２、９３、９４、及び９５（本発明の電極、導電性接合要素に該当）を設け、それら補助電極の構造を、例えば図１５（ａ）に示されるように、
・信号用電極９１と同一の膜厚を有して半導体パッケージ９に着膜される第１の補助電極９２ａ、９３ａ、９４ａ、及び９５ａと、これら第１の補助電極上に積層着膜される第２の補助電極９２ｂ、９３ｂ、９４ｂ、及び９５ｂとの２層構造とする。
といった構造とすることで、当該半導体パッケージ９を回路基板としてのプリント基板上に載置したとき、信号用電極９１とその対応するプリント基板上のランドとの間に、
補助電極の膜厚−信号用電極の膜厚
すなわち上記第２の補助電極９２ｂ、９３ｂ、９４ｂ、及び９５ｂの膜厚に対応した間隙を形成することができ、且つこれら第２の補助電極の膜厚を通じて上記信号用電極９１とその対応するランドとの間での導電性接合要素としてのはんだ厚を任意に調整することができるようになる。
【０１１１】
またさらには、図１５（ｂ）に示されるように、
・上記第２の補助電極９２ｂ、９３ｂ、９４ｂ、及び９５ｂについてはこれを各対応する第１の補助電極上の一部に局部的に積層形成する。
といった電極構造を採用することとすれば、上述したはんだの流量ばらつき等に起因する実装精度の低下を好適に抑制することができるとともに、プリント基板上にそれら補助電極に対応したランド導電性要素が併せ設けられる場合には、上記第１の補助電極９２ａ、９３ａ、９４ａ、及び９５ａが露出される部分でも好適なはんだ厚が確保されることから、その実装強度も更に高まることとなる。
【０１１２】
なお、こうしたパッケージ構造に対し、プリント基板にも上記補助電極に対応したランドを併せ設けることがその実装強度を高める上で、若しくは上記信号用電極とその対応するプリント基板上のランドとの間でのはんだ厚をより厚く確保する上で有効であることは上述した通りであるが、該プリント基板側の上記補助電極に対応したランドの配設は同パッケージにとって必須ではない。
【０１１３】
すなわち、上記補助電極自体、電気的には何ら寄与しない電極であるため、同パッケージのプリント基板への実装後、この電極が電気的に浮いていたとしても何ら不都合はない。また、プリント基板上に該補助電極に対応したランドが併せ設けられるにしろ、この発明はそもそも、同補助電極部でのはんだ接合を犠牲にして上記信号用電極とその対応するランドとの間でのはんだ厚を確保するものであり、この補助電極部でのはんだ接合の信頼性は低くてよい。そして、上記信号用電極とその対応するランドとの間でのはんだ厚が上述のように十分に確保されさえすれば、同補助電極部において必ずしもはんだ接合がなされなかったとしても、該パッケージの実装強度をはじめ、それら接合部の必要十分な信頼性は確保されるようになる。
【０１１４】
逆に、同補助電極に対応するランドの配設を積極的に割愛することとすれば、補助電極を有しない従来の半導体パッケージ用に予め設計され、製造されている既存のプリント基板をそのまま使用することができることともなる。
【０１１５】
また、半導体パッケージに内蔵される半導体装置の各端子と電気的に接続される信号用電極と補助電極は、各信号用電極の不都合な短絡状態が回避できれば電気的に接続されていてもよい。
【０１１６】
また、以上例示した半導体パッケージにあっては、上記補助電極を２層構造とすることによって信号用電極よりも厚い膜厚を確保することとした。
しかし、信号用電極と補助電極との間のこうした膜厚関係さえ満たし得るものであれば、上記補助電極としても、１層構造のもの、或いは３層以上等の任意の構造のものを採用することができる。
【０１１７】
また、上記製造方法にあっては、信号用電極も含めてそれら電極をスクリーン印刷によって形成することとしたが、その形成手法も任意である。他に例えば、パッド印刷、メッキ、ホトスタンプ（接着）、等々の手法を用いてそれら電極の形成を行うこともできる。
【０１１８】
また、半導体パッケージやそれら電極として採用する材料も、上記セラミック基板やタングステンに限られることなく任意である。パッケージ材料としては他に、樹脂、液晶ポリマ（ＬＣＰ）、ガラス、等々を採用することができ、また電極材料としては他に、銅、銀、金、銀白金、銀パラジウム、アルミニウム、ニッケル、等々を採用することができる。
（第３の実施の形態）
以上説明した第１、第２の実施形態に係る発明は、はんだ寿命を向上させるためにパッケージと回路基板との間のはんだ厚を高くし、また、感度軸を安定化させる（指向性を低下させない）ためになされたものであって、特に、補助電極の膜厚が信号用電極の膜厚より厚いことを規定したものである。
【０１１９】
本第３の実施形態の発明では、同じ課題を解決するものでありながら、上記各実施形態の発明の如く補助電極と信号用電極の両膜厚関係を規定しないでも、同様の効果が得られるものである。
【０１２０】
以下、本第３の実施形態の説明において上記各実施の形態と相違する部分だけを説明し、共通する製法、構成などについてはその説明を省略する。又、同一構成には同一符号を付す。
【０１２１】
図１６は第３の実施の形態にかかる表面実装型半導体パッケージ（本発明の表面実装型パッケージ、表面実装型ユニット、トランスデューサアッセンブリに該当し、収容部を有するパッケージでなくてもよい）構造の正面図（蓋２０付き）である。
【０１２２】
この構成の装置は、上述のような補助部材や補助電極などの導電性要素は必ずしも必要としない構造である。具体的には、パッケージ１（本発明の半導体パッケージ、表面実装型装置に該当し、収容部を有するパッケージでなくてもよい）の電極形成表面の形状を工夫するものであり、例えば電極を形成する表面よりプリント基板（回路基板）３側に突出するような凸部１００をパッケージ１の表面に設け、この凸部１００がプリント基板３に当接するようにパッケージ１をプリント基板３に位置するものである。これによっても、パッケージ１をプリント基板３に接合したときには導電性接合要素としてのはんだ厚みを高く設定することが可能となり、上記各実施形態の発明と同様のはんだ寿命の向上が期待できる。
【０１２３】
またこの構成によれば、パッケージ１自身の端部を利用することになるので、プリント基板３に対するパッケージ１の安定した設置が可能となり、安定した感度軸が得られる。
【０１２４】
勿論、凸部１００の個数、形状、設置箇所は図８〜図１４に示される如く適宜選択使用可能であり、プリント基板（回路基板）３側に設けてもよい。
なお、凸部は上記構成に限るものではない。例えば、図１６に示すようなパッケージ側面該当箇所において、通常の印刷技術によって、パッケージの焼成前にアルミナやガラスなどの印刷膜を形成するように凸部（図示せず）を設けてもよい。また、パッケージの焼成後に樹脂やシルクの印刷膜を形成するように凸部（図示せず）を設けてもよい。また、パッケージ側面該当箇所に樹脂テープを貼り付けることにより凸部（図示せず）を設けてもよい。いずれの場合でも、図１６の構成と同様の効果が得られる。
【０１２５】
また、図１６に示される凸部１００とプリント基板３の間に補助部材や補助電極を配置してもよいことは言うまでもない。
このように本実施の形態においては、表面実装型装置１の表面をプリント基板３の表面に向かい合わせ表面実装型装置１とプリント基板３を電気的に接続する導電性接合要素としてのはんだバンプ４を有し、はんだバンプ４の厚みが表面実装型装置１若しくはプリント基板３のいずれかに設けられた凸部１００によって制御されている構造を採用した。
【０１２６】
よって、こうした表面実装型ユニットによれば、表面実装型装置１をプリント基板３上に載置したとき、両者間には、凸部１００によりはんだバンプ４の厚みが制御され、間隙が形成されるようになる。このため、これまで説明してきたように十分なはんだ厚が確保され、高い信頼性のもとに表面実装型装置１を表面実装することができる。また、こうした実装構造は、ボールやスペーサ等の補助部材が必要とされることなく上記パッケージ自身の構造に基づいて実現されることから、コスト的な負担が強いられることもなく且つその実装が極めて容易でもある。
【図面の簡単な説明】
【図１】この発明のパッケージ構造についてその一実施形態を示す正面図。
【図２】同実施形態のパッケージの表面実装形態を示す斜視図。
【図３】従来の加速度センサの構造を示す正面図。
【図４】従来の加速度センサの実装形態を示す斜視図。
【図５】上記実施形態のパッケージの製造プロセスを示す斜視図。
【図６】上記実施形態のパッケージの製造プロセスを示す斜視図。
【図７】はんだ厚さと相当塑性歪みとの関係を示すグラフ。
【図８】補助電極の配置例を示す平面図。
【図９】補助電極の配置例を示す平面図。
【図１０】補助電極の配置例を示す平面図。
【図１１】補助電極の配置例を示す平面図。
【図１２】補助電極の配置例を示す平面図。
【図１３】補助電極の配置例を示す平面図。
【図１４】補助電極の配置例を示す平面図。
【図１５】この発明のパッケージ構造の他の例を示す斜視図。
【図１６】この発明のパッケージ構造の他の例を示す正面図（フタ付）。
【図１７】従来の表面実装型部品のパッケージ構造例を示す底面及び正面図。
【符号の説明】
１…センサパッケージ（半導体パッケージ）、１０…パッケージ基体、１１…信号用電極、１２（１２ａ、１２ｂ）、１３（１３ａ、１３ｂ）…補助電極、２…加速度センサ（半導体装置）、２１…加速度検出素子、２２…信号処理回路、２３…信号処理用コンデンサ、２４…感度調整用抵抗、３…プリント基板、３１…ランド、３２、３３…補助電極用ランド、４…はんだバンプ、５…センサハウジング、６…信号用リードピン、７…補助部材、８…はんだ、９…半導体パッケージ、９１…信号用電極、９２（９２ａ、９２ｂ）〜９５（９５ａ、９５ｂ）…補助電極。
【図１】
0003849203.tif 000002
【図２】
0003849203.tif 000003
【図３】
0003849203.tif 000004
【図４】
0003849203.tif 000005
【図５】
0003849203.tif 000006
【図６】
0003849203.tif 000007
【図７】
0003849203.tif 000008
【図８】
0003849203.tif 000009
【図９】
0003849203.tif 000010
【図１０】
0003849203.tif 000011
【図１１】
0003849203.tif 000012
【図１２】
0003849203.tif 000013
【図１３】
0003849203.tif 000014
【図１４】
0003849203.tif 000015
【図１５】
0003849203.tif 000016
【図１６】
0003849203.tif 000017
【図１７】
0003849203.tif 000018