(57)【要約】本発明の画像表示装置は、ＳＲＡＭで構成されるリフレッシュ動作が不要な画像メモリ（３）を備えており、この画像メモリ３は各画素データのＭＳＢデータを記憶するためのＭＳＢ分割メモリ（１３）とＭＳＢデータ以外の下位ビットデータを記憶するための下位ビット分割メモリ（１４）とからなっている。通常モードでは、ＭＳＢ分割メモリ（１３）および下位ビット分割メモリ（１４）を駆動してＭＳＢデータおよび下位ビットデータを読み書きし、省電力モードにおいては下位ビット分割メモリ（１４）は駆動せず、ＭＳＢ分割メモリ（１３）のみを駆動してＭＳＢデータを読み書きする。
2003001498.tif 000002
【特許請求の範囲】
【請求項１】
画像を表示するための複数の画素を有する表示部と、
前記画素に表示させる色に係る画素データを記憶するリフレッシュ動作が不要な画像メモリとを備え、
前記画像メモリは、画素データの所定ビットを記憶する第１メモリと前記所定ビット以外のビットを記憶する第２メモリとを有し、
前記第１メモリから前記所定ビットを読み出し、前記読み出した所定ビットにしたがって前記表示部に画像を表示させる第１モードと、前記第１メモリおよび前記第２メモリから前記所定ビットおよび前記所定ビット以外のビットをそれぞれ読み出し、前記読み出した所定ビットおよび前記所定ビット以外のビットにしたがって前記表示部に画像を表示させる第２モードとを切り替え可能なように構成されている画像表示装置。
【請求項２】
前記画素データは、３原色の各色の階調を示すデータそれぞれからなり、前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれの所定ビットの組である請求の範囲第１項に記載の画像表示装置。
【請求項３】
前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれのＭＳＢの組である請求の範囲第２項に記載の画像表示装置。
【請求項４】
前記第１モードにおいて、前記第１メモリから前記所定ビットを読み出し、前記読み出した所定ビットにしたがってフレームレート制御を実行することにより前記表示部に画像を表示させるように構成されている請求の範囲第１項に記載の画像表示装置。
【請求項５】
前記第１モードにおいて、前記第１メモリから前記所定ビットを読み出し、前記読み出した所定ビットにしたがってパルス幅変調によるデューティ制御を実行することにより前記表示部に画像を表示させるように構成されている請求の範囲第１項に記載の画像表示装置。
【請求項６】
画像を表示するための複数の画素を有する表示部と、
前記画素に表示させる色に係る画素データを記憶するリフレッシュ動作が不要な画像メモリとを備え、
前記画像メモリは、画素データの所定ビットを記憶する第１メモリと前記所定ビット以外のビットを記憶する第２メモリとを有し、
前記第１メモリから所定の画素に係る前記画素データの所定ビットを読み出し、前記読み出した所定ビットにしたがって前記表示部に画像を表示させる第１モードと、前記第１メモリおよび前記第２メモリから前記各画素に係る画素データの所定ビットおよび前記所定ビット以外のビットをそれぞれ読み出し、前記読み出した所定ビットおよび前記所定ビット以外のビットにしたがって前記表示部に画像を表示させる第２モードとを切り替え可能なように構成されている画像表示装置。
【請求項７】
前記画素データは、３原色の各色の階調を示すデータそれぞれからなり、前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれの所定ビットの組である請求の範囲第６項に記載の画像表示装置。
【請求項８】
前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれのＭＳＢの組である請求の範囲第７項に記載の画像表示装置。
【請求項９】
前記第１モードにおいて、前記所定の画素を変更し得るように構成されている請求の範囲第６項に記載の画像表示装置。
【請求項１０】
画像を表示するための複数の画素を有する表示部と、
前記画素に表示させる色に係る画素データを記憶するリフレッシュ動作が不要な画像メモリとを備え、
前記画像メモリは、各画素に係る前記画素データの所定ビットを記憶する第１メモリと前記所定ビット以外のビットを記憶する第２メモリとを有し、
電力供給用の電池の残量に応じて前記複数の画素の中から特定の画素を選択すると共に、前記第１メモリから前記選択した特定の画素に係る画素データの所定ビットを読み出しまたは前記第１メモリおよび前記第２メモリから前記選択した画素に係る画素データの所定ビットおよび前記所定ビット以外のビットをそれぞれ読み出し、前記読み出した所定ビットまたは前記読み出した所定ビットおよび前記所定ビット以外のビットにしたがって前記表示部に画像を表示させる第１モードと、前記第１メモリおよび前記第２メモリから前記各画素に係る画素データの所定ビットおよび前記所定ビット以外のビットをそれぞれ読み出し、前記読み出した所定ビットおよび前記所定ビット以外のビットにしたがって前記表示部に画像を表示させる第２モードとを切り替え可能なように構成されている画像表示装置。
【請求項１１】
前記画素データは、３原色の各色の階調を示すデータそれぞれからなり、前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれの所定ビットの組である請求の範囲第１０項に記載の画像表示装置。
【請求項１２】
前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれのＭＳＢの組である請求の範囲第１１項に記載の画像表示装置。
【請求項１３】
画像を表示するための複数の画素を有する表示部と、
前記画素に表示させる色に係る画素データを記憶するリフレッシュ動作が不要な第１メモリおよび第２メモリと、
各画素に係る画素データを前記第１メモリへ書き込む第１モードと、各画素に係る画素データの所定ビットを前記第２メモリへ書き込む第２モードとを切り替える制御部とを備え、
前記第１モードにおいては前記第１メモリから各画素に係る画素データを読み出し、前記読み出した画素データにしたがって前記表示部に画像を表示させ、前記第２モードにおいては前記第２メモリから各画素に係る画素データの所定ビットを読み出し、前記読み出した画素データの所定ビットにしたがって前記表示部に画像を表示させるように構成されている画像表示装置。
【請求項１４】
前記画素データは、３原色の各色の階調を示すデータそれぞれからなり、前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれの所定ビットの組である請求の範囲第１３項に記載の画像表示装置。
【請求項１５】
前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれのＭＳＢの組である請求の範囲第１４項に記載の画像表示装置。
【請求項１６】
画像を表示するための複数の画素を有する表示部と、
前記画素に表示させる色に係る画素データの所定ビットを記憶するリフレッシュ動作が不要な第１メモリと、
前記画素データの所定ビット以外のビットを記憶するリフレッシュ動作が不要な第２メモリと、
前記画素データの所定ビット以外のビットと同じビット幅の固定データを記憶するリフレッシュ動作が不要な第３メモリとを備え、
前記第１メモリおよび前記第２メモリから前記所定ビットおよび前記所定ビット以外のビットをそれぞれ読み出し、前記読み出した所定ビットおよび前記所定ビット以外のビットにしたがって前記表示部に画像を表示させる第１モードと、前記第１メモリおよび前記第３メモリから前記所定ビットおよび前記固定データをそれぞれ読み出し、前記読み出した所定ビットおよび前記固定データにしたがって前記表示部に画像を表示させる第２モードとを切り替え可能なように構成されている画像表示装置。
【請求項１７】
前記画素データは、３原色の各色の階調を示すデータそれぞれからなり、前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれの所定ビットの組である請求の範囲第１６項に記載の画像表示装置。
【請求項１８】
前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれのＭＳＢの組である請求の範囲第１７項に記載の画像表示装置。
【請求項１９】
前記固定データを変更し得るように構成されている請求の範囲第１６項に記載の画像表示装置。
【請求項２０】
請求の範囲第１項に記載の画像表示装置を備え、前記画像表示装置に対して画素データを出力するように構成されている電子機器。
【発明の詳細な説明】
〔技術分野〕
本発明は、画像表示装置に関し、特に省電力化を実現することができる画像表示装置およびその画像表示装置を備える電子機器に関する。
〔技術背景〕
近年、携帯型電話機等の小型電子機器に用いられる画像表示装置は、表示画面の画素数および表示可能な色数が増加しており、これに伴って消費電力の増大が懸念されている。その結果、省電力化が強く要求されるようになっている。
ところで、例えば携帯型電話機の場合、通常の使用時は全画素を用いて全色数を表示できるようにしなければならないが、待機時（待ち受け時）には必要最小限の表示ができれば足りる。そのため、この待機時に非表示領域を設けることによって消費電力を低減することが公知の手段となりつつある。例えば、特開平１１−１８４４３４号公報に、ユーザが表示領域と非表示領域とを設定することができるように構成された表示装置が開示されている。この表示装置の場合、第１図（ａ）および（ｂ）に示すように、ユーザによって設定された領域のみで画像を表示し、その他の領域では画像を表示しないように構成されている。このようにして非表示領域を設けることにより省電力化を実現している。なお、第１図（ａ）および（ｂ）において、ＳＰ１およびＳＰ２は表示開始位置を、ＥＰ１およびＥＰ２は表示終了位置をそれぞれ示している。
１５インチ以上の大型の画像表示装置の場合、その装置の駆動に要する消費電力に対してＬＳＩの消費電力が占める割合は比較的小さい。一方、小型電子機器に用いられるような小型の画像表示装置の場合、その割合は比較的大きくなる。そして、近年では、画像表示装置が備えるＬＳＩの消費電力において、そのＬＳＩが備える画像メモリの消費電力が占める割合が大きくなってきている。そのため、ユーザの用途等に応じて画像メモリを効率よく駆動させることにより、画像メモリの消費電力をできる限り低減させることが重要な課題となっている。
しかし、従来では、前述したようにして非表示領域を設けた場合であっても、表示領域に係る画像データのみならず、非表示領域に係る画像データをも画像メモリから読み出す必要があった。すなわち、例えば１ライン分の画像データをまとめて画像メモリから読み出すような方式の場合、あるライン中に非表示領域が含まれていたとしても、そのライン分の画像データをすべてまとめて読み出すことになる。この場合、表示に利用されない画像データを読み出すことになるため、不要な電力を消費していた。
また、携帯型電話機等の場合は、待ち受け時における機器の稼動時間を十分に確保する必要があるにもかかわらず、待ち受け時であっても常に画像を表示する必要がある。そのため、非表示領域を設けるのではなく、画像を表示した上で、省電力化を図らなければならない。
本発明はこのような事情に基づいてなされており、その目的は省電力化を実現することができる画像表示装置およびその画像表示装置を備えた電子機器を提供することにある。
〔発明の開示〕
この目的を達成するために、本発明に係る画像表示装置は、画像を表示するための複数の画素を有する表示部と、前記画素に表示させる色に係る画素データを記憶するリフレッシュ動作が不要な画像メモリとを備え、前記画像メモリは、画素データの所定ビットを記憶する第１メモリと前記所定ビット以外のビットを記憶する第２メモリとを有し、前記第１メモリから前記所定ビットを読み出し、前記読み出した所定ビットにしたがって前記表示部に画像を表示させる第１モードと、前記第１メモリおよび前記第２メモリから前記所定ビットおよび前記所定ビット以外のビットをそれぞれ読み出し、前記読み出した所定ビットおよび前記所定ビット以外のビットにしたがって前記表示部に画像を表示させる第２モードとを切り替え可能なように構成されている。
また、前記発明に係る画像表示装置において、前記画素データは、３原色の各色の階調を示すデータそれぞれからなり、前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれの所定ビットの組であることが好ましい。
また、前記発明に係る画像表示装置において、前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれのＭＳＢの組であることが好ましい。
また、前記発明に係る画像表示装置において、前記第１モードにおいて、前記第１メモリから前記所定ビットを読み出し、前記読み出した所定ビットにしたがってフレームレート制御を実行することにより前記表示部に画像を表示させるように構成されていることが好ましい。
さらに、前記発明に係る画像表示装置において、前記第１モードにおいて、前記第１メモリから前記所定ビットを読み出し、前記読み出した所定ビットにしたがってパルス幅変調によるデューティ制御を実行することにより前記表示部に画像を表示させるように構成されていることが好ましい。
また、本発明に係る画像表示装置は、画像を表示するための複数の画素を有する表示部と、前記画素に表示させる色に係る画素データを記憶するリフレッシュ動作が不要な画像メモリとを備え、前記画像メモリは、画素データの所定ビットを記憶する第１メモリと前記所定ビット以外のビットを記憶する第２メモリとを有し、前記第１メモリから所定の画素に係る前記画素データの所定ビットを読み出し、前記読み出した所定ビットにしたがって前記表示部に画像を表示させる第１モードと、前記第１メモリおよび前記第２メモリから前記各画素に係る画素データの所定ビットおよび前記所定ビット以外のビットをそれぞれ読み出し、前記読み出した所定ビットおよび前記所定ビット以外のビットにしたがって前記表示部に画像を表示させる第２モードとを切り替え可能なように構成されている。
また、前記発明に係る画像表示装置において、前記画素データは、３原色の各色の階調を示すデータそれぞれからなり、前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれの所定ビットの組であることが好ましい。
また、前記発明に係る画像表示装置において、前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれのＭＳＢの組であることが好ましい。
さらに、前記発明に係る画像表示装置において、前記第１モードにおいて、前記所定の画素を変更し得るように構成されていることが好ましい。
また、本発明に係る画像表示装置は、画像を表示するための複数の画素を有する表示部と、前記画素に表示させる色に係る画素データを記憶するリフレッシュ動作が不要な画像メモリとを備え、前記画像メモリは、各画素に係る前記画素データの所定ビットを記憶する第１メモリと前記所定ビット以外のビットを記憶する第２メモリとを有し、電力供給用の電池の残量に応じて前記複数の画素の中から特定の画素を選択すると共に、前記第１メモリから前記選択した特定の画素に係る画素データの所定ビットを読み出しまたは前記第１メモリおよび前記第２メモリから前記選択した画素に係る画素データの所定ビットおよび前記所定ビット以外のビットをそれぞれ読み出し、前記読み出した所定ビットまたは前記読み出した所定ビットおよび前記所定ビット以外のビットにしたがって前記表示部に画像を表示させる第１モードと、前記第１メモリおよび前記第２メモリから前記各画素に係る画素データの所定ビットおよび前記所定ビット以外のビットをそれぞれ読み出し、前記読み出した所定ビットおよび前記所定ビット以外のビットにしたがって前記表示部に画像を表示させる第２モードとを切り替え可能なように構成されている。
また、前記発明に係る画像表示装置において、前記画素データは、３原色の各色の階調を示すデータそれぞれからなり、前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれの所定ビットの組であることが好ましい。
さらに、前記発明に係る画像表示装置において、前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれのＭＳＢの組であることが好ましい。
また、本発明に係る画像表示装置は、画像を表示するための複数の画素を有する表示部と、前記画素に表示させる色に係る画素データを記憶するリフレッシュ動作が不要な第１メモリおよび第２メモリと、各画素に係る画素データを前記第１メモリへ書き込む第１モードと、各画素に係る画素データの所定ビットを前記第２メモリへ書き込む第２モードとを切り替える制御部とを備え、前記第１モードにおいては前記第１メモリから各画素に係る画素データを読み出し、前記読み出した画素データにしたがって前記表示部に画像を表示させ、前記第２モードにおいては前記第２メモリから各画素に係る画素データの所定ビットを読み出し、前記読み出した画素データの所定ビットにしたがって前記表示部に画像を表示させるように構成されている。
また、前記発明に係る画像表示装置において、前記画素データは、３原色の各色の階調を示すデータそれぞれからなり、前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれの所定ビットの組であることが好ましい。
また、前記発明に係る画像表示装置において、前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれのＭＳＢの組であることが好ましい。
また、本発明に係る画像表示装置は、画像を表示するための複数の画素を有する表示部と、前記画素に表示させる色に係る画素データの所定ビットを記憶するリフレッシュ動作が不要な第１メモリと、前記画素データの所定ビット以外のビットを記憶するリフレッシュ動作が不要な第２メモリと、前記画素データの所定ビット以外のビットと同じビット幅の固定データを記憶するリフレッシュ動作が不要な第３メモリとを備え、前記第１メモリおよび前記第２メモリから前記所定ビットおよび前記所定ビット以外のビットをそれぞれ読み出し、前記読み出した所定ビットおよび前記所定ビット以外のビットにしたがって前記表示部に画像を表示させる第１モードと、前記第１メモリおよび前記第３メモリから前記所定ビットおよび前記固定データをそれぞれ読み出し、前記読み出した所定ビットおよび前記固定データにしたがって前記表示部に画像を表示させる第２モードとを切り替え可能なように構成されている。
また、前記発明に係る画像表示装置において、前記画素データは、３原色の各色の階調を示すデータそれぞれからなり、前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれの所定ビットの組であることが好ましい。
また、前記発明に係る画像表示装置において、前記画素データの所定ビットは、前記各色の階調を示すデータそれぞれのＭＳＢの組であることが好ましい。
さらに、前記発明に係る画像表示装置において、前記固定データを変更し得るように構成されていることが好ましい。
また、本発明の電子機器は、請求の範囲第１項に記載の画像表示装置を備え、前記画像表示装置に対して画素データを出力するように構成されている。
本発明の前記目的、他の目的、特徴、及び利点は、添付図面参照の下、以下の好適な実施態様の詳細な説明から明らかにされる。
〔発明を実施するための最良の形態〕
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
（実施の形態１）
第２図は、実施の形態１に係る本発明の画像表示装置の構成を示すブロック図である。第２図に示すとおり、画像表示装置１は、画像データを記憶する画像メモリ３と、この画像メモリ３を有し、画像メモリ３の読み出し／書き込みを制御する表示コントローラ２と、画像を表示するための複数の画素を有する表示部５と、表示コントローラ２の命令にしたがって、画像メモリ３に記憶される画像データにしたがって前記表示部５を駆動する駆動部４とを備えている。ここで、画像メモリ３はリフレッシュ動作を行うことなく記憶内容を保持することが可能なＳＲＡＭ（Ｓｔａｔｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）で構成されている。また、表示部５は、液晶または有機・無機エレクトロルミネセンス（ＥＬ）等により構成される表示パネルである。
この画像表示装置１は、携帯型電話機およびＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ａｓｓｉｓｔａｎｔ）等のような比較的小型の電子機器６に設けられている。電子機器６は、画像表示装置１の表示コントローラ２に対してカラー画像に関する画像データを出力するマイクロコンピュータ（ＭＣＵ）７を有している。第３図は、本発明の実施の形態１に係る画像表示装置１を表示部として備えた携帯型電話機６の外観を示している。
前述した画像メモリ３は、表示部５が有する１フィールド分の画像データを記憶することができるように構成されている。以下では、各画素に係る画像データを画素データという。ここで画素データは、赤、緑、青それぞれの階調を示すデータから構成されている。例えば、赤、緑、青それぞれが８階調で表現される場合であれば、画素データのビット幅は２４（８ビット×３）となる。この場合、１６７７万７２１６（＝２８×２８×２８）色を表示することが可能となる。
第４図は、実施の形態１に係る本発明の画像表示装置が備える画像メモリの構成を示す概念図であり、（ａ）は表示部が有する画素と関連づけて前記画像メモリの構成を示す図、（ｂ）は３次元座標上で表した場合の前記画像メモリの構成を示す図である。
第４図（ａ）および（ｂ）に示すように、画像メモリ３は、Ｘ方向およびＹ方向に画素数分だけ並べられ且つＺ方向にｎビットの情報量を有する画素データ１１を全画素分記憶することができるように構成されている。このように構成されている画像メモリ３は、第４図（ｂ）に示すように、Ｚ方向上で２つの領域に分割されており、各画素データ１１のＭＳＢ（Ｍｏｓｔ  Ｓｉｇｎｉｆｉｃａｎｔ  Ｂｉｔ：最上位ビット）データ１２だけを記憶することができるように構成されているＭＳＢ分割メモリ１３と、ＭＳＢデータ以外の下位ビットデータを記憶することができるように構成されている下位ビット分割メモリ１４とからなっている。前述したように、画素データは赤、緑、青それぞれの階調を示すデータから構成されている。そのため、ＭＳＢ分割メモリ１３に記憶されるＭＳＢデータとは、赤、緑、青それぞれの階調を示すデータのＭＳＢの組のことである。したがって、このＭＳＢデータのビット幅は３である。また、下位ビットデータとは、赤、緑、青それぞれの階調を示すデータのＭＳＢ以外のビットの組である。
後述するように、表示コントローラ２は、電子機器６の通常使用時においては画像メモリ３全体を駆動して画像を表示するように機能するが、待機時においては省電力モードとなり、画像メモリ３のうちのＭＳＢ分割メモリ１３のみを駆動して画像を表示するように機能する。そのため、表示用コントローラ２は、省電力モードにおいては下位ビット分割メモリ１４を駆動しない。これにより、消費電力を低減することができる。
第５図は、実施の形態１に係る本発明の画像表示装置が備える画像メモリの具体的な構成の一例を示す模式図である。以下、表示部５が有する各画素を区別するため、前記各画素を第１画素、第２画素、第３画素…と表現する。
第５図において、メモリセル１０１Ａ、１０１Ｂは第１画素に係る画素データを、メモリセル１０２Ａ、１０２Ｂは第２画素に係る画素データをそれぞれ記憶する記憶領域である。これらのメモリセル１０１Ａ、１０１Ｂ、１０２Ａ、１０２ＢはバンクＢ１として管理されている。なお、メモリセル１０３Ａ、１０３Ｂ、１０４Ａ、１０４Ｂ以降の構成はメモリセル１０１Ａ、１０１Ｂ、１０２Ａ、１０２Ｂと同様であるので説明を省略する。
メモリセル１０１Ａ、１０２Ａは、ワード線バッファ１８を介してワード線１６と接続されている。ここで、ワード線１６は、画像メモリ３において、ライン方向（横方向）に隣接するメモリセルを同時に選択するための制御線である。また、メモリセル１０１Ｂ、１０２Ｂは、後述する階調表示選択信号を発生するための階調表示選択信号発生部１９を介してワード線１６および信号線１７と接続されている。
このように構成された画像メモリ３において、ワード線１６に所定の電圧に対応する信号が出力された場合、その信号はワード線バッファ１８に一時的に格納された後にメモリセル１０１Ａ、１０２Ａ…に入力される。その結果、メモリセル１０１Ａ、１０２Ａ…が有するゲート回路（図示せず）がオンとなり、ビット線（図示せず）を介して画素データのうちのＭＳＢデータがメモリセル１０１Ａ、１０２Ａ…にて読み書きされる。
また、同じくワード線１６に所定の電圧に対応する信号が出力された場合であって、信号線１７に対しても所定の電圧に対応する信号が出力されたとき、それらの信号が階調表示選択信号発生部１９に入力される。その結果、階調表示選択信号発生部１９によって下位ビットデータを画像表示に利用することを示す階調表示選択信号が生成され、その階調表示選択信号がメモリセル１０１Ｂ、１０２Ｂ…に入力される。その結果、メモリセル１０１Ｂ、１０２Ｂ…が有するゲート回路（図示せず）がオンとなり、ビット線（図示せず）を介して画素データのうちの下位ビットデータがメモリセル１０１Ｂ、１０２Ｂ…にて読み書きされる。
前述したように、メモリセル１０１Ａにて読み書きされるＭＳＢデータとは、赤、緑、青それぞれの階調を示すデータのＭＳＢの組である。また、メモリセル１０１Ｂにて読み書きされる下位ビットデータとは、赤、縁、青それぞれの階調を示すデータのＭＳＢ以外のビットの組である。そのため、メモリセル１０１Ａおよび１０１Ｂの詳細を示すと第６図のようになる。
このように、メモリセル１０１Ａ、１０２Ａ…は画素データのうちのＭＳＢデータを、メモリセル１０１Ｂ、１０２Ｂ…は画素データのうちの下位ビットデータをそれぞれ読み書きするための記憶領域である。したがって、メモリセル１０１Ａ、１０２Ａ…は第４図におけるＭＳＢ分割メモリ１３に、メモリセル１０１Ｂ、１０２Ｂ…は第４図における下位ビット分割メモリ１４にそれぞれ相当する。
次に、実施の形態１に係る本発明の画像表示装置の動作について第２図および第５図を参照しながら説明する。電子機器６の通常使用時において、ＭＣＵ７は、画像表示装置１の表示コントローラ２に対して画像データ（全画素分の画素データ）を出力するとともに、通常モードで画像を表示するように表示コントローラ２に対して命令する。この命令を受けた表示コントローラ２は、ワード線１６および信号線１７に対して所定の電圧に対応する信号を出力することによって各メモリセル１０１Ａ、１０２Ａ…および１０１Ｂ、１０２Ｂ…を駆動する。そして、表示コントローラ２は、ビット線を介して、画素データのうちのＭＳＢデータを各メモリセル１０１Ａ、１０２Ａ…へ、同じく画素データのうちの下位ビットデータを各メモリセル１０１Ｂ、１０２Ｂ…へそれぞれ書き込む。これにより、各メモリセル１０１Ａ、１０２Ａ…にＭＳＢデータが、各メモリセル１０１Ｂ、１０２Ｂ…に下位ビットデータがそれぞれ記憶される。
次に、表示コントローラ２は、各メモリセル１０１Ａ、１０２Ａ…および各メモリセル１０１Ｂ、１０２Ｂ…にそれぞれ記憶されているＭＳＢデータおよび下位ビットデータを、所定のタイミングで読み出して駆動部４へ出力する。そして、駆動部４は入力されたＭＳＢデータおよび下位ビットデータにしたがって表示部５に画像を表示させる。その結果、表示部５にはＭＣＵ７から出力された画像データに対応する画像が表示される。例えば、前述したように各画素データが２４ビットであって、１６７７万７２１６色を表現することができる場合、通常モードでは表示部５にて１６７７万７２１６色を表示することが可能となる。
一方、電子機器６の待機時において、ＭＣＵ７は、画像表示装置１の表示コントローラ２に対して画像データを出力するとともに、省電力モードで画像を表示するように表示コントローラ２に対して命令する。この命令を受けた表示コントローラ２は、ワード線１６のみに対して所定の電圧に対応する信号を出力する。そのため、各メモリセル１０１Ａ、１０２Ａ…のみが駆動され、各メモリセル１０１Ｂ、１０２Ｂ…は駆動されない。そして、画像データの書き換えが必要な場合、表示コントローラ２は、ビット線を介して、画素データのうちのＭＳＢデータを各メモリセル１０１Ａ、１０２Ａ…へ書き込む。これにより、各メモリセル１０１Ａ、１０２Ａ…にＭＳＢデータが記憶される。
次に、表示コントローラ２は、所定のタイミングで各メモリセル１０１Ａ、１０２Ａ…に記憶されているＭＳＢデータを読み出して駆動部４へ出力する。そして、駆動部４は入力されたＭＳＢデータにしたがって表示部５に画像を表示させる。その結果、表示部５にはＭＳＢデータに対応する画像が表示される。この場合、ＭＳＢデータは３ビットであるので、８（２３）色を表現することができる。したがって、省電力モードにおいては８色のみが表示可能となる。
このように、省電力モードでは各メモリセル１０１Ｂ、１０２Ｂ…が駆動されず停止したままであるので、消費電力を大幅に低減することができる。なお、省電力モードでは８色のみしか表示できなくなるが、電子機器６の待機時においてはフルカラーで表示する必要がない場合がほとんどであるので、特に問題は生じない。
また、省電力モードにおいて、表示コントローラ２が各画素データのＭＳＢデータを用いてフレームレート制御またはパルス幅変調（ＰＷＭ）によるデューティ制御を実行することによって、必要最小限の色数を表示できるように動作することが可能である。
ところで、メモリセル１０１Ａ、１０２Ａ…がＭＳＢデータではなく、各画素データの上位数ビットのデータの読み書きができるように構成されている場合であれば、省電力モードであっても８色以上の色を表示することができるようになる。
例えば、画素データのビット幅をＮ（Ｎは正の整数）とした場合、各画素データの上位Ｍ（Ｍは正の整数、Ｎ＞Ｍ）ビットをメモリセル１０１Ａ、１０２Ａ…が、下位（Ｎ−Ｍ）ビットをメモリセル１０１Ｂ、１０２Ｂ…がそれぞれ読み書きできるように構成する。この場合のメモリセル１０１Ａおよび１０１Ｂの詳細を示すと第７図のようになる。第７図に示すように、上位ＭビットのうちのＭＳＢを記憶するメモリセル１０１Ａはワード線バッファ１８を介してワード線１６と接続されている。一方、上位ＭビットのうちのＭＳＢ以外のビットを記憶するメモリセル１０１Ａは、階調表示選択信号発生部１９ａ、１９ｂ…を介してワード線１６および信号線１７ａ、１７ｂ…と接続されている。
このように構成された画像メモリ３において、ワード線１６に所定の電圧に対応する信号が出力された場合、その信号はワード線バッファ１８に一時的に格納された後にＭＳＢを記憶するメモリセル１０１Ａに入力され、そのメモリセル１０１Ａが駆動される。
また、同じくワード線１６に所定の電圧に対応する信号が出力された場合に、信号線１７ａ、１７ｂ…に対しても所定の電圧に対応する信号が出力されたとき、それらの信号が階調表示選択信号発生部１９ａ，１９ｂ…にそれぞれ入力される。その結果、階調表示選択信号発生部１９によって上位ＭビットのうちのＭＳＢ以外のビットを画像表示に利用することを示す階調表示選択信号が生成される。そして、その階調表示選択信号が上位ＭビットのうちのＭＳＢ以外のビットを記憶するメモリセル１０１Ａに入力され、そのメモリセル１０１Ａが駆動される。
ここで、例えば赤、緑、青それぞれの階調を示すデータのビット幅を８、Ｍを４と仮定し、上位４ビットのうちのＭＳＢおよびＭＳＢに続く１ビットの計２ビットをメモリセル１０１Ａにて読み書きする場合を想定する。この場合は、ワード線１６および信号線１７ａのみに対して前記信号がそれぞれ出力される。これにより、階調表示選択信号発生部１９ａ、１９ｂ…のうち階調表示選択信号発生部１９ａのみにおいて階調表示選択信号が生成されることになる。その結果、ＭＳＢおよびＭＳＢに続く１ビットの計２ビット分のメモリセル１０１Ａのみが駆動されることになる。
この例の場合、画素データのビット幅Ｎは２４（８ビット×３）となり、メモリセル１０１Ａにて読み書きされる上位ビットデータ（赤、緑、青それぞれの階調を示すデータの上位２ビットの組）のビット幅は６（２ビット×３）となる。そのため、省電力モードにおいては６４（＝２２×２２×２２）色を表示することが可能となる。
また、前述した場合と同様にして４ビット分のメモリセル１０１Ａのみを駆動するようにした場合、メモリセル１０１Ａにて読み書きする上位ビットデータ（赤、緑、青それぞれの階調を示すデータの上位４ビットの組）のビット幅は１２（４ビット×３）となる。そのため、省電力モードにおいては４０９６（＝２４×２４×２４）色を表示することが可能となる。
前述した例では、メモリセル１０１Ａ、１０２Ａ…にて読み書きされる上位ビットデータのビット幅Ｍを４としたが、４以外の値でもよいことは言うまでもない。そして、そのＭのうちの何ビットをメモリセル１０１Ａ、１０２Ａ…にて読み書きさせるかにより、省電力モードにおいて表示可能な色数を調節することができる。したがって、省電力モードをいくつかのレベルに分け、それらのレベルに応じて上位ビットデータのビット幅Ｍのうちメモリセル１０１Ａ、１０２Ａ…にて読み書きさせるビット幅を所望の値に設定することにより、表示可能な色数を段階的に設定することが可能となる。
なお、通常モードから省電力モードへの移行は、電子機器６の通常使用時から待機時への移行に応じて自動的に行ってもよく、ユーザの指示にしたがって行うようにしてもよい。
ところで、第５図では、ワード線バッファ１８および階調表示選択信号発生部１９が２段に亘って設けられている。しかし、このような配置に限られるわけではなく、第８図および第９図のように配置することも可能である。
第８図に示すように、各バンクＢ１、Ｂ２…において、ＭＳＢデータを記憶するメモリセル１０１Ａ、１０２Ａ…が隣接し、且つ下位ビットデータを記憶するメモリセル１０１Ｂ、１０２Ｂ…が隣接するように配置された場合、ワード線バッファ１８および階調表示選択信号発生部１９を１段で設けることができるようになる。その結果、第５図に示すように各メモリセルが配置された場合と比べて、よりコンパクトに画像メモリ３を構成することが可能となる。
また、第９図に示すように、各バンクＢ１、Ｂ２…において、ＭＳＢデータを記憶するメモリセル１０１Ａ、１０２Ａ…が隣接し、且つ下位ビットデータを記憶するメモリセル１０１Ｂ、１０２Ｂ…が隣接するように配置され、しかも隣り合うバンクにおいてはＭＳＢデータを記憶するメモリセル群同士（例えばメモリセル１０１Ａおよび１０２Ａのメモリセル群とメモリセル１０３Ａおよび１０４Ａのメモリセル群）および下位ビットデータを記憶するメモリセル群同士（例えばメモリセル１０３Ｂおよび１０４Ｂのメモリセル群とメモリセル１０５Ｂおよび１０６Ｂのメモリセル群）がそれぞれ隣り合うように配置された場合、１つのワード線バッファ１８および階調表示選択信号発生部１９を２つのバンクで共用することができる。その結果、第５図および第８図に示すように各メモリセルが配置された場合と比べて、画像メモリ３の低コスト化を実現することが可能となる。
（実施の形態２）
実施の形態１の画像表示装置が備える画像メモリは、第４図に示すとおりＺ方向上で２つの領域に分割されて構成されている。これに対して、実施の形態２の画像表示装置が備える画像メモリは、Ｚ方向上のみならず、Ｘ方向および／またはＹ方向上でいくつかに分割されて構成されている。なお、実施の形態２の画像表示装置の構成は、画像メモリを除いて実施の形態１の場合と同様である。したがって、以下では実施の形態２の画像表示装置が備える画像メモリの構成のみについて説明する。
第１０図は、本発明の実施の形態２に係る画像表示装置が備える画像メモリの構成を３次元座標上で示す概念図である。第１０図に示すように、本実施の形態の画像表示装置が備える画像メモリ３は、Ｘ方向およびＹ方向に画素数分だけ並べられ且つＺ方向にｎビットの情報量を有する画素データを記憶することができるように構成されている。このように構成されている画像メモリ３は、Ｚ方向上で２つの領域に分割されており、各画素データ１１のＭＳＢデータ１２だけを記憶することができるように構成されるＭＳＢ分割メモリ２３と、ＭＳＢデータ以外の下位ビットデータを記憶することができるように構成されている下位ビット分割メモリ２４とに分けられる。また、ＭＳＢ分割メモリ２３は、Ｘ方向上で分割されたＭＳＢ分割メモリ２３Ａ、２３Ｂ、２３Ｃから構成されている。さらに、下位ビット分割メモリ２４は、Ｘ方向上で分割された下位ビット分割メモリ２４Ａ、２４Ｂ、２４Ｃから構成されている。ここで、ＭＳＢ分割メモリ２３および下位ビット分割メモリ２４は、Ｘ方向上の同じ位置で分割されている。
このように構成された画像メモリ３を備える本実施の形態の画像表示装置は、通常モードの場合には実施の形態１の場合と同様に画像メモリ３全体を駆動して画像データを読み書きする。その結果、画像データに対応する画像を表示部にて表示する。一方、省電力モードの場合には、実施の形態１の場合と同様にＭＳＢ分割メモリ２３のみを駆動することに加えて、例えばＭＳＢ分割メモリ２３Ａ、２３Ｃのみを駆動し、ＭＳＢ分割メモリ２３Ｂを駆動しないようにする。その結果、ＭＳＢ分割メモリ２３Ｂでは画像データの読み書きが行われず、その分だけ非表示領域が設けられることになる。前述した特開平１１−１８４４３４では、表示装置の駆動回路において非表示領域を設定するが、本実施の形態では、画像データを格納するメモリにおいて不使用エリアを設けることによって非表示領域を形成する。これにより、実施の形態１の場合よりもさらに消費電力を低減させることができる。
第１１図は、本発明の実施の形態２に係る画像表示装置における表示領域および非表示領域を示す概念図であって、（ａ）から（ｃ）は省電力モードにおける前記表示領域および非表示領域を示す図である。第１１図（ａ）に示すとおり、表示画面２０は領域２０Ａ、２０Ｂ、２０Ｃから構成されている。ここで、領域２０Ａ、２０Ｂ、２０Ｃは、第１０図におけるＭＳＢ分割メモリ２３Ａおよび下位ビット分割メモリ２４Ａ、ＭＳＢ分割メモリ２３Ｂおよび下位ビット分割メモリ２４Ｂ、ＭＳＢ分割メモリ２３Ｃおよび下位ビット分割メモリ２４Ｃにそれぞれ対応している。
第１１図（ａ）は、省電力モードにおいて、ＭＳＢ分割メモリ２３のうちＭＳＢ分割メモリ２３Ａ、２３Ｃのみを駆動し、ＭＳＢ分割メモリ２３Ｂを停止させた場合の表示画面２０の表示領域および非表示領域を示している。なお、省電力モードの場合、下位ビット分割メモリ２４Ａ、２４Ｂ、２４Ｃは駆動されない。
第１１図（ａ）に示すとおり、ＭＳＢ分割メモリ２３Ｂが停止している場合は、領域２０Ａおよび２０Ｃのみが表示領域となり、領域２０Ｂは非表示領域となる。そして、この場合において、ＭＳＢ分割メモリ２３Ａ、２３ＣからＭＳＢデータを読み出す順序を変更することによって、表示画面２０上における表示領域２０Ａおよび２０Ｃの位置を移動させることができる（第１１図（ｂ）および（ｃ）参照）。そのため、例えば表示領域２０Ａおよび２０Ｃを所定の時間間隔で移動させることが可能となる。これにより、いわゆる焼き付きを防止することができる。
なお、本実施の形態においてはＭＳＢ分割メモリ２３および下位ビット分割メモリ２４がＸ方向上で３つに分割されているが、２つに分割されていてもよく、４つ以上に分割されていてもよいことは言うまでもない。また、ＭＳＢ分割メモリ２３および下位ビット分割メモリ２４がＹ方向上でいくつかの領域に分割されていてもよい。
また、必要に応じて、フレームレート制御またはＰＷＭによるデューティ制御を行うことによって表示可能な色数を擬似的に増やすようにしてもよい。さらに、実施の形態１で説明したように、ＭＳＢデータではなく、各画素データの上位数ビットのデータの読み書きができるようにＭＳＢ分割メモリ２３Ａ、２３Ｂ、２３Ｃが構成されていてもよい。これにより表示可能な色数を調節することが可能になる。
（実施の形態３）
実施の形態３の画像表示装置は、その画像表示装置に電力を供給するバッテリの残量に応じて通常モードと省電力モードとを切り替えるように構成されている。
第１２図は、本発明の実施の形態３に係る画像表示装置の構成を示すブロック図である。第１２図に示すように、本実施の形態の画像表示装置１が備える表示コントローラ２は、スイッチ群３３と、ＭＣＵ７からの命令にしたがって前記スイッチ群３３を操作するメモリブロックデコーダ３０と、画像メモリ３と、メモリアドレッシング回路３４と、表示パターン選択回路３５とを有している。ここで画像メモリ３は、実施の形態２の画像表示装置が備える画像メモリと同様に、ＭＳＢ分割メモリ２３Ａ、２３Ｂ、２３Ｃおよび下位ビット分割メモリ２４Ａ、２４Ｂ、２４Ｃから構成されている（第１０図を参照）。なお、実施の形態３の画像表示装置１におけるその他の構成については実施の形態１の場合と同様であるので同一符号を付して説明を省略する。
電子機器６が備えるバッテリモニタ３２は、電子機器６のバッテリ（図示せず）の残量を監視している。そして、ＭＣＵ７が、バッテリモニタ３２からバッテリの残量を示す情報を受けた場合、その情報に応じてスイッチ群３３を操作するために、スイッチ群３３のオン／オフの組み合わせを示す組み合わせ情報をメモリブロックデコーダ３０に対して出力する。また、ＭＣＵ７は、メモリアドレス、および画像メモリ３の各メモリブロックから画像データを読み出す順番を示すメモリブロック順番情報をメモリアドレッシング回路３４に対して出力する。
メモリブロックデコーダ３０は、ＭＣＵ７から受けた組み合わせ情報にしたがって、スイッチ群３３に含まれるスイッチＳＷ１−１、ＳＷ２−１、ＳＷ３−１、ＳＷ１−２、ＳＷ２−２、ＳＷ３−２を操作する。このスイッチ群３３の操作に応じて、ＭＳＢ分割メモリ２３Ａ、２３Ｂ、２３Ｃおよび下位ビット分割メモリ２４Ａ、２４Ｂ、２４Ｃがそれぞれ駆動される。その結果、いくつかの分割メモリに画像データが書き込まれる。
また、メモリアドレッシング回路３４は、表示パターン選択回路３５に対してメモリブロック順番情報を出力する。そして、表示パターン選択回路３５は、メモリブロック順番情報にしたがって、ＭＳＢ分割メモリ２３Ａ、２３Ｂ、２３Ｃおよび下位ビット分割メモリ２４Ａ、２４Ｂ、２４Ｃのうち画像データが書き込まれている分割メモリからその画像データを読み出し、読み出した画像データを駆動部４に対して出力する。その結果、表示パターン選択回路３５から受けた画像データにしたがって駆動部４が表示部５を駆動し、表示部５にその画像データに対応した画像が表示される。
第１３図は、本発明の実施の形態３に係る画像表示装置における表示処理を説明する図であって、（ａ）はバッテリの残量のレベルとスイッチ群の操作との対応例を示す図、（ｂ）はバッテリの残量のレベルと表示パターンとの対応例を示す図である。
第１３図（ａ）に示すとおり、電子機器６が有するバッテリの残量を３つの範囲に分け、その範囲をバッテリの残量の多い順にレベル１、２、３とする。そして、それらの各レベルとスイッチ群３３のオン／オフ操作との対応を予め定めておく。第１３図（ａ）には、バッテリの残量がレベル１の場合にスイッチ群３３のすべてのスイッチをオンにし、同じくレベル２の場合にスイッチＳＷ２−２のみをオフにし、同じくレベル３の場合にはさらにスイッチＳＷ２−１、ＳＷ１−２、ＳＷ３−２をオフにする例が示されている。
第１３図（ａ）に示すようにバッテリの残量のレベルとスイッチ群の操作とが対応付けられている場合、バッテリの残量の各レベルに応じて第１３図（ｂ）に示すように表示パターンが変化する。まず、レベル１においては、スイッチ群３３のすべてのスイッチがオンとなるので、表示パターン３６ＡのようにＭＳＢ分割メモリ２３Ａ、２３Ｂ、２３Ｃおよび下位ビット分割メモリ２４Ａ、２４Ｂ、２４Ｃのすべてが駆動されて画像データが読み書きされる。また、レベル２においては、スイッチＳＷ２−２がオフとなるので、下位ビット分割メモリ２４Ｂを除くＭＳＢ分割メモリ２３Ａ、２３Ｂ、２３Ｃおよび下位ビット分割メモリ２４Ａ、２４Ｃが駆動されて画像データが読み書きされる。さらに、レベル３においては、さらにスイッチＳＷ２−１、ＳＷ１−２、ＳＷ３−２がオフにされるので、ＭＳＢ分割メモリ２３Ａおよび２３Ｃのみが駆動されて画像データが読み書きされる。これにより、レベル２および３においては駆動される分割メモリの数が少なくなるので、レベル１の場合と比べて消費電力を低減させることができる。そのため、バッテリの残量の減りを遅らせることが可能となる。
以上のように表示処理を実行した結果、レベル１においてはフルカラーで画像が表示されるが、レベル２および３においては表示される色数が少なくなる。したがって、必要に応じて、フレームレート制御またはＰＷＭによるデューティ制御を行うことによって擬似的に色数を増やすようにしてもよい。また、実施の形態１で説明したように、ＭＳＢデータではなく、各画素データの上位数ビットのデータの読み書きができるようにＭＳＢ分割メモリ２３Ａ、２３Ｂ、２３Ｃが構成されていてもよい。これにより各レベルにおいて表示可能な色数を調節することが可能になる。
なお、バッテリの残量のレベルとスイッチ群３３の操作との対応は第１３図（ａ）に示す対応に限られるわけではないことは言うまでもない。また、バッテリの残量のレベルとスイッチ群３３の操作との対応をユーザが自由に設定することができるように構成されていてもよい。
（実施の形態４）
第１４図は、本発明の実施の形態４に係る画像表示装置の構成を示すブロック図である。第１４図に示すように、本実施の形態の画像表示装置１は、スイッチ群４０と、画像データを記憶するメインメモリ４２と、そのメインメモリ４２を有し、メインメモリ４２の読み出し／書き込みを制御する表示コントローラ２と、表示部５と、その表示部５が有する信号線を駆動する信号線ドライバ４５とを備えている。ここで、メインメモリ３はリフレッシュ動作を行うことなく記憶内容を保持することが可能なＳＲＡＭで構成されている。
前述した信号線ドライバ４５は、シフトレジスタ４６と、バッファ４７と、ＭＳＢビットメモリ４４とを備えている。ここでＭＳＢビットメモリ４４は、電子機器６が備えるＭＣＵ７から入力されるＭＳＢデータ（赤、緑、青それぞれの階調を示す画素データのＭＳＢの組）を記憶する。
なお、表示コントローラ２が有するメインメモリ４２は、コストおよび実装面積の観点からシングルポートＲＡＭが用いられることが多い。そのため、メインメモリ４２の読み出し／書き込みは完全に時分割で行われることになり、データを読み出す場合にはシリアル転送されることになる。
ＭＣＵ７は、電子機器６の通常使用時には全画素分の画像データ（第１４図におけるＦｕｌｌデータ）を表示コントローラ２に対して出力できるようにスイッチ群４０のうちのスイッチＳＷ１をオンにし、スイッチＳＷ２をオフにする。表示コントローラ２は、ＭＣＵ７から入力されたＦｕｌｌデータをメインメモリ４２に書き込む。そして、表示コントローラ２は、所定のタイミングでメインメモリ４２からＦｕｌｌデータを読み出し、その読み出したＦｕｌｌデータを信号線ドライバ４５に対してシリアル転送する。
このようにしてシリアル転送されたＦｕｌｌデータは、シフトレジスタ４６でシリアル／パラレル変換された後、バッファ４７に対してパラレル転送される。そして、１水平期間分のＦｕｌｌデータをバッファ４７がラッチした後、ＬＤ信号にしたがって、ラッチされているＦｕｌｌデータが表示部５に対して出力される。
一方、電子機器６の待機時においては、ＭＣＵ７はＭＳＢデータを信号線ドライバ４５に対して出力できるように、スイッチＳＷ１をオフにし、スイッチＳＷ２をオンにする。信号線ドライバ４５は、ＭＳＢビットメモリ４４を駆動し、ＭＣＵ７から入力されたＭＳＢデータをＭＳＢビットメモリ４４に書き込む。このようにして書き込まれたＭＳＢデータは、バッファ４７に対してパラレル転送される。そして、１水平期間分のＭＳＢデータをバッファ４７がラッチした後、ＬＤ信号にしたがって、ラッチされているＭＳＢデータが表示部５に対して出力される。
このように、メインメモリ４２と比べて小容量のメモリであるＭＳＢビットメモリ４４を信号線ドライバ４５に設け、電子機器６の待機時にはそのＭＳＢビットメモリ４４のみを駆動して画像データの読み書きを行うことによって消費電力を低減することが可能となる。
なお、必要に応じて、フレームレート制御またはＰＷＭによるデューティ制御を行うことによって擬似的に色数を増やすようにしてもよいことは言うまでもない。
また、実施の形態１で説明した場合と同様にして、ＭＳＢデータではなく、各画素データの上位数ビットのデータの読み書きができるようにＭＳＢビットメモリ４４が構成されていてもよい。これにより表示可能な色数を調節することが可能になる。
（実施の形態５）
第１５図は、本発明の実施の形態５に係る画像表示装置の構成を示す図であって、（ａ）はその構成を示すブロック図、（ｂ）はその画像表示装置において実行される画像データに係る演算を説明する図である。第１５図（ａ）に示すように、実施の形態５の画像表示装置１は、スイッチ７７と、表示コントローラ２と、表示部５とを備えている。
前述した表示コントローラ２は、ＭＳＢビットメモリ７０と、下位ビットメモリ７１と、バッファ兼加算器７３とを備えている。ここで、ＭＳＢビットメモリ７０は、電子機器６が備えるＭＣＵ７２から入力されるＭＳＢデータ（赤、緑、青それぞれの階調を示す画素データのＭＳＢの組）を記憶する。また、下位ビットメモリ７１は、ＭＣＵ７２から入力される下位ビットデータ（赤、緑、青それぞれの階調を示す画素データのＭＳＢ以外のビットの組）を記憶する。なお、これらのＭＳＢビットメモリ７０および下位ビットメモリ７１はリフレッシュ動作が不要なＳＲＡＭで構成されている。
また、この表示コントローラ２は、表示部５が有する信号線を駆動する信号線ドライバ７４を備えている。すなわち、本実施の形態の画像表示装置１では、表示コントローラ２と信号線ドライバ７４とが一体的に構成されている。
ＭＣＵ７２は、電子機器６の通常使用時には全画素分の画像データを表示コントローラ２に対して出力できるようにスイッチ７７をオンにする。その結果、表示コントローラ２は、ＭＳＢビットメモリ７０および下位ビットメモリ７１を駆動して、ＭＣＵ７２から入力された画像データのうちのＭＳＢデータをＭＳＢビットメモリ７０に、下位ビットデータを下位ビットメモリ７１にそれぞれ書き込む。そして、所定のタイミングでＭＳＢビットメモリ７０および下位ビットメモリ７１からＭＳＢデータおよび下位ビットデータがバッファ兼加算器７３に対してそれぞれパラレル転送される。
このようにしてパラレル転送されたＭＳＢデータおよび下位ビットデータは、バッファ兼加算器７３にて加算される。これにより全画素分の画像データが生成される。そして、その生成された画像データは、１水平期間分がバッファ兼加算器７３にてラッチされた後、ＬＤ信号にしたがってその１水平期間分の画像データが信号線ドライバ７４に対してパラレル転送される。次に、信号線ドライバ７４がその画像データにしたがって表示部５を駆動する。その結果、画像データに対応した画像が表示部５に表示される。
一方、電子機器６の待機時においては、ＭＣＵ７２はＭＳＢデータのみを表示コントローラ２に対して出力できるように、スイッチ７７をオフにする。その結果、表示コントローラ２は、ＭＳＢビットメモリ７０を駆動し、ＭＣＵ７２から入力された画像データのうちのＭＳＢデータをＭＳＢビットメモリ７０に書き込む。この場合はＭＣＵ７２から下位ビットデータが入力されないため、下位ビットメモリ７１は駆動されない。そして、所定のタイミングでＭＳＢビットメモリ７０からＭＳＢデータがバッファ兼加算器７３に対してパラレル転送される。
このようにしてパラレル転送されたＭＳＢデータは、バッファ兼加算器７３にて１水平期間分ラッチされる。そして、ＬＤ信号にしたがって、その１水平期間分のＭＳＢデータが信号線ドライバ７４に対してパラレル転送される。そして、信号線ドライバ７４がそのＭＳＢデータにしたがって表示部５を駆動する。その結果、ＭＳＢデータに対応した画像が表示部５に表示される。
なお、前述したように、バッファ兼加算器７３から信号線ドライバ７４へはデータをパラレル転送するため、バッファ兼加算器７３を有する表示コントローラ２と信号線ドライバ７４とが別々のＩＣで構成されている場合、ＩＣ間に複数のデータバス線を設ける必要があり、外部配線の引き回しにより消費電力が増加する。そのため、本実施の形態のように、表示コントローラ２と信号線ドライバ７４とが一体的に構成されていることが望ましい。
以上の処理の理解を容易にするため、第１５図（ｂ）を参照しながらこの処理について再度説明する。電子機器６の通常使用時は、スイッチ７７がオンにされる。そのため、表示コントローラ２において、赤、緑、青それぞれの階調を示す画素データのＭＳＢ（図中のＲＧＢ・ＭＳＢ３ビット７６）と、前記画素データのＭＳＢ以外の下位ビット（図中のＲＧＢ・下位ビット７５）とが加算されてＮ（Ｎは正の整数）ビットの画素データ（図中のＲＧＢ・Ｎビット７８）が生成される。
一方、電子機器６の待機時は、スイッチ７７がオフにされる。そのため、表示コントローラ２において、ＲＧＢ・ＭＳＢ３ビット７６のみからＲＧＢ・Ｎビット７８が生成される。したがって、この場合のＮの値は３となる。
以上のように、電子機器６の待機時においては、ＭＳＢビットメモリ７０のみが駆動され、下位ビットメモリ７１は駆動されないため、消費電力を低減させることが可能となる。
また、電子機器６の待機時において、実施の形態２にて説明したような非表示領域を設けるようにすることによって、より一層省電力化を図ることも可能である。
なお、必要に応じて、フレームレート制御またはＰＷＭによるデューティ制御を行うことによって擬似的に色数を増やすようにしてもよいことは言うまでもない。
また、実施の形態１で説明した場合と同様にして、ＭＳＢデータではなく、各画素データの上位数ビットのデータの読み書きができるようにＭＳＢビットメモリ７０が構成されていてもよい。これにより表示可能な色数を調節することが可能になる。
（実施の形態６）
第１６図は、本発明の実施の形態６に係る画像表示装置の構成を示す図であって、（ａ）はその構成を示すブロック図、（ｂ）はその画像表示装置において実行される画像データに係る演算を説明する図である。第１６図（ａ）に示すように、実施の形態６の画像表示装置１は、表示コントローラ２と、表示部５とを備えている。
前述した表示コントローラ２は、ＭＳＢビットメモリ８０と、下位ビットメモリ８１と、固定ビットメモリ８２とを備えている。これらのＭＳＢビットメモリ８０、下位ビットメモリ８１および固定ビットメモリ８２は、リフレッシュ動作が不要なＳＲＡＭで構成されている。ここで、ＭＳＢビットメモリ８０は、電子機器６が備えるＭＣＵ８３から入力されるＭＳＢデータ（赤、緑、青それぞれの階調を示す画素データのＭＳＢの組）を記憶する。また、下位ビットメモリ８１は、ＭＣＵ８３から入力される下位ビットデータ（赤、緑、青それぞれの階調を示す画素データのＭＳＢ以外のビットの組）を記憶する。さらに、固定ビットメモリ８２は、ＭＣＵ８３から入力される固定の表示パターンを示す固定ビットデータを記憶する。この固定ビットデータは、１画素分の画素データに係る下位ビットデータと同一のビット幅のデータである。なお、固定ビットデータの固定ビットメモリ８２への書き込みは、画像表示装置１の初期化処理のときのみ行えば足りる。
また、表示コントローラ２は、下位ビットメモリ８１からの出力と固定ビットメモリ８２からの出力とを切り替えるためのスイッチ８５と、そのスイッチ８５を介して出力されたデータとＭＳＢビットメモリ８０から出力されたデータとを加算する加算器８４と、加算器８４によって加算されたデータを一時的に記憶するバッファ８６とを備えている。
また、この表示コントローラ２は、表示部５が有する信号線を駆動する信号線ドライバ８７を備えている。すなわち、本実施の形態の画像表示装置１では、表示コントローラ２と信号線ドライバ８７とが一体的に構成されている。
ＭＣＵ８３は、電子機器６の通常使用時には通常モードで処理を実行するように表示コントローラ２に対して命令する。通常モードの場合、表示コントローラ２は、ＭＳＢビットメモリ８０および下位ビットメモリ８１を駆動してＭＳＢデータおよび下位ビットデータをそれぞれ書き込む。そして、それらのＭＳＢデータおよび下位ビットデータをそれぞれ読み出すと共に、下位ビットメモリ８１と加算器８４とが導通するようにスイッチ８５を操作する。その結果、加算器８４にてＭＳＢデータと下位ビットデータとが加算されて全画素分の画像データが生成される。このようにして生成された画像データはバッファ８６にパラレル転送され、バッファ８６でラッチされる。そして、ＬＤ信号にしたがって１水平期間分の画像データがバッファ８６から信号線ドライバ８７へパラレル転送される。次に、信号線ドライバ８７がその画像データにしたがって表示部５を駆動する。その結果、画像データに対応した画像が表示部５に表示される。
一方、電子機器６の待機時には省電力モードで処理を実行するように表示コントローラ２に対して命令する。省電力モードの場合、表示コントローラ２は、ＭＳＢビットメモリ８０および固定ビットメモリ８２を駆動してＭＳＢデータおよび固定ビットデータをそれぞれ読み出すと共に、固定ビットメモリ８２と加算器８４とが導通するようにスイッチ８５を操作する。その結果、加算器８４にてＭＳＢデータと固定ビットデータとが加算されて全画素分の画像データが生成される。このようにして生成された画像データはバッファ８６にパラレル転送され、バッファ８６でラッチされる。そして、ＬＤ信号にしたがって１水平期間分の画像データがバッファ８６から信号線ドライバ８７へパラレル転送される。次に、信号線ドライバ８７がその画像データにしたがって表示部５を駆動する。その結果、画像データに対応した画像が表示部５に表示される。
なお、バッファ８６から信号線ドライバ８７へはデータをパラレル転送するため、バッファ８６を有する表示コントローラ２と信号線ドライバ８７とが別々のＩＣで構成されている場合、ＩＣ間に複数のデータバス線を設ける必要があり、外部配線の引き回しにより消費電力が増加する。そのため、実施の形態５と同様に、本実施の形態の場合も、表示コントローラ２と信号線ドライバ８７とが一体的に構成されていることが望ましい。
以上の処理の理解を容易にするため、第１６図（ｂ）を参照しながらこの処理について再度説明する。前述したようにしてスイッチ８５が操作されることによって、通常モードにおいては、赤、緑、青それぞれの階調を示す画素データのＭＳＢ（図中のＲＧＢ・ＭＳＢ３ビット７６）と前記画素データのＭＳＢ以外の下位ビット（図中のＲＧＢ・下位ビット７５）とが加算される。その結果、Ｎ（Ｎは正の整数）ビット画素データ（図中のＲＧＢ・Ｎビット７８）が生成される。
一方、省電力モードにおいては、ＲＧＢ・ＭＳＢ３ビット７６と固定ビット８８とが加算されて、ＲＧＢ・Ｎビット７８が生成される。この場合、ＲＧＢ・Ｎビット７８のＭＳＢ以外のビットは全ての画素において共通の値になる。
本実施の形態の画像表示装置は、通常モードにおいては、下位ビットメモリ８１を駆動して全画素分の画素データの下位ビットデータを読み出す必要がある。これに対して、省電力モードにおいては、固定ビットメモリ８２を駆動して１画素分の画素データの下位ビットデータと同一のビット幅の固定ビットデータのみを読み出せば足りる。そのため、省電力モードにおいては消費電力の低減が達成される。
また、省電力モードにおいて、実施の形態２にて説明したような非表示領域を設けるようにすることによって、より一層省電力化を図ることも可能である。
前述したように、固定ビットメモリ８２への固定ビットデータの書き込みは画像表示装置１の初期化処理のときにのみ行えば足りる。しかし、所望のタイミングで固定ビットデータの値を適宜変更することができるように画像表示装置１が構成されていてもよい。これにより、例えば画面の輝度を調節すること等が容易にできるようになる。
なお、必要に応じて、フレームレート制御またはＰＷＭによるデューティ制御を行うことによって擬似的に色数を増やすようにしてもよいことは言うまでもない。
また、実施の形態１で説明した場合と同様にして、ＭＳＢデータではなく、各画素データの上位数ビットのデータの読み書きができるようにＭＳＢビットメモリ８０が構成されていてもよい。これにより表示可能な色数を調節することが可能になる。
上記説明から、当業者にとっては、本発明の多くの改良や他の実施形態が明らかである。従って、上記説明は、例示としてのみ解釈されるべきであり、本発明を実行する最良の態様を当業者に教示する目的で提供されたものである。本発明の精神を逸脱することなく、その構造及び／又は機能の詳細を実質的に変更できる。
〔産業上の利用の可能性〕
本発明に係る画像表示装置は、特に携帯型電話機、ＰＤＡ等の小型電子機器の表示装置として有用である。
【図面の簡単な説明】
第１図は、従来の表示装置における表示状態を示す図である。
第２図は、実施の形態１に係る本発明の画像表示装置の構成を示すブロック図である。
第３図は、実施の形態１に係る本発明の画像表示装置を表示部として備えた携帯型電話機の外観を示す図である。
第４図は、実施の形態１に係る本発明の画像表示装置が備える画像メモリの構成を示す概念図であり、（ａ）は表示部が有する画素と関連づけて前記画像メモリの構成を示す図、（ｂ）は３次元座標上で表した場合の前記画像メモリの構成を示す図である。
第５図は、実施の形態１に係る本発明の画像表示装置が備える画像メモリの具体的な構成の一例を示す模式図である。
第６図は、第５図に示す画像メモリの構成の詳細の一例を示す図である。
第７図は、画素データの上位Ｍビットと下位（Ｎ−Ｍ）ビットとを分けて読み書きするように構成される画像メモリの構成を示す図である。
第８図は、実施の形態１に係る本発明の画像表示装置が備える画像メモリの具体的な構成の他の例を示す模式図である。
第９図は、実施の形態１に係る本発明の画像表示装置が備える画像メモリの具体的な構成の他の例を示す模式図である。
第１０図は、実施の形態２に係る本発明の画像表示装置が備える画像メモリの構成を３次元座標上で示す概念図である。
第１１図は、本発明の実施の形態２に係る画像表示装置における表示領域および非表示領域を示す概念図であって、（ａ）から（ｃ）は省電力モードにおける前記表示領域および前記非表示領域を示す図である。
第１２図は、本発明の実施の形態３に係る画像表示装置の構成を示すブロック図である。
第１３図は、本発明の実施の形態３に係る画像表示装置における表示処理を説明する図であって、（ａ）はバッテリの残量のレベルとスイッチ群の操作との対応例を示す図、（ｂ）はバッテリの残量のレベルと表示パターンとの対応例を示す図である。
第１４図は、本発明の実施の形態４に係る画像表示装置の構成を示すブロック図である。
第１５図は、本発明の実施の形態５に係る画像表示装置の構成を示す図であって、（ａ）はその構成を示すブロック図、（ｂ）はその画像表示装置において実行される画像データに係る演算を説明する図である。
第１６図は、本発明の実施の形態６に係る画像表示装置の構成を示す図であって、（ａ）はその構成を示すブロック図、（ｂ）はその画像表示装置において実行される画像データに係る演算を説明する図である。
【図１】
2003001498.tif 000003
【図２】
2003001498.tif 000004
【図３】
2003001498.tif 000005
【図４】
2003001498.tif 000006
【図５】
2003001498.tif 000007
【図６】
2003001498.tif 000008
【図７】
2003001498.tif 000009
【図８】
2003001498.tif 000010
【図９】
2003001498.tif 000011
【図１０】
2003001498.tif 000012
【図１１】
2003001498.tif 000013
【図１２】
2003001498.tif 000014
【図１３】
2003001498.tif 000015
【図１４】
2003001498.tif 000016
【図１５】
2003001498.tif 000017
【図１６】
2003001498.tif 000018
【国際調査報告】
2003001498.tif 000019
2003001498.tif 000020
2003001498.tif 000021
2003001498.tif 000022