(57)【特許請求の範囲】
【請求項１】
シリコン基板の主平面側に、第１導電体と、第２導電体と、上記第１導電体と第２導電体との間に配置される誘電体膜とを有する蓄積容量体が形成され、この蓄積容量体の上記誘電体膜及び上記第２導電体は、上記シリコン基板の主平面側に、上記第１導電体の少なくとも一部を内包している上記蓄積容量体を備える半導体装置において、
上記第１導電体を含む上記シリコン基板に垂直な断面で、上記第１導電体の上記シリコン基板の主平面から最も離れた面となる上面と上記第１導電体の側面との間に、上記上面と、１２０度から１５０度の範囲の内角をもつ傾斜面が上記第１導電体に形成されていることを特徴とする半導体装置。
【請求項２】
シリコン基板の主平面側に、第１導電体と、第２導電体と、上記第１導電体と第２導電体との間に配置される誘電体膜とを有する蓄積容量体が形成され、この蓄積容量体の上記誘電体膜及び上記第２導電体は、上記シリコン基板の主平面側に、上記第１導電体の少なくとも一部を内包している上記蓄積容量体を有する半導体装置において、
上記第１導電体を含む上記シリコン基板に垂直な断面で、上記第１導電体の上記シリコン基板の主平面から最も離れた面となる上面と上記第１導電体の側面との間に、傾斜面が形成され、この傾斜面の上記上面方向への延長線が互いに交差する角度が、６０度から１２０度の範囲であることを特徴とする半導体装置。
【請求項３】
請求項１または２記載の半導体装置において、上記傾斜面の上記上面に対する面積比は、０．２以上であることを特徴とする半導体装置。
【請求項４】
請求項１又は２記載の半導体装置において、上記第１の導電体の上記シリコン基板に最も近い端部と上記誘電体膜との間には、上記誘電体膜とは異なる、少なくとも１種類以上の応力緩和膜が形成されていることを特徴とする半導体装置。
【請求項５】
シリコン基板の主平面側に、第１導電体と、第２導電体と、上記第１導電体と第２導電体との間に配置される誘電体膜とを有する蓄積容量体が形成され、この蓄積容量体の上記誘電体膜及び上記第２導電体は、上記シリコン基板の主平面側に、上記第１導電体の少なくとも一部を内包している上記蓄積容量体を備える半導体装置の製造方法において、
上記第１導電体を含む上記シリコン基板に垂直な断面で、上記第１導電体の上記シリコン基板の主平面から最も離れた面となる上面と上記第１導電体の側面との間に、上記上面と、１２０度から１５０度の範囲の内角をもつ傾斜面を上記第１導電体に形成し、上記傾斜面の上記上面に対する面積比を、０．２以上となるように加工する工程と、
上記第１導電体の下面の面積がこの第１導電体の上面の面積より大きくなるように加工する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項６】
請求項５記載の半導体装置の製造方法において、上記第１の導電体の上記シリコン基板に最も近い端部に上記誘電体膜とは異なる、少なくとも１種類以上の応力緩和膜を形成する工程と、
上記第１の導電体の上記シリコン基板に最も近い端部に上記応力緩和膜を残留したまま上記第１の導電体上に上記誘電体膜を形成する工程であって、上記誘電体膜が、上記第１の導電体の側面に沿う側壁部分と、上記シリコン基板の主平面に沿う下平坦部分と、上記側壁部分と下平面部分とに交差する傾斜面とを有するように上記誘電体膜を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１から請求項４のうちのいずれか一項記載の半導体装置において、上記誘電体膜の上記第１の導電体の側面に沿う側壁部分と、上記シリコン基板の主平面に沿う下平坦部分とのなす角度は、９０度より大きいことを特徴とする半導体装置。
【請求項８】
請求項１から請求項４のうちのいずれか一項記載の半導体装置において、上記誘電体膜の前記シリコン基板側の内壁の、上記シリコン基板の主平面に平行な断面が、上記シリコン基板側に向うにつれて大きくなっていることを特徴とする半導体装置。
【請求項９】
請求項１から請求項４、請求項８のうちのいずれか一項記載の半導体装置において、上記誘電体膜は、五酸化タンタル（Ｔａ２Ｏ５）、チタン酸バリウムストロンチウム（Ｂａ，Ｓｒ）ＴｉＯ３：ＢＳＴ）、又はチタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ）のいずれかであることを特徴とする半導体装置。
【請求項１０】
請求項１から請求項４、請求項８のうちのいずれか一項記載の半導体装置において、上記第１導電体、あるいは上記第２導電体のうちの少なくとも一方は、白金（Ｐｔ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、酸化ルテニウム（ＲｕＯ２）、酸化イリジウム（ＩｒＯ２）のいずれかであることを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係わり、特に蓄積容量を有している半導体装置に関する。
【０００２】
【従来の技術】
近年、情報通信機器の発達に伴い、ＤＲＡＭ（Ｄｙｎａｍｉｃ  ＲａｎｄｏｍＡｃｃｅｓｓ  Ｍｅｍｏｒｙ）を始めとする半導体素子（以下、単に素子）の高集積化、大容量化が求められ、素子の微細化が進められている。
【０００３】
ところが、素子の容量は、面積に比例するため、単純に形状を縮小していくと、加工寸法の二乗に比例して減少する。データの呼び出し書き込み時の信頼性の確保の為、各世代の容量はある一定水準以上であることが要求されている。
【０００４】
１６Ｍ（メガ）ビットＤＲＡＭまでは、素子の微細化に伴う容量の減少は、容量を形成する酸化膜厚を薄くすることで対応しており、現在、酸化膜厚は１０ｎｍ程度まで薄膜化されている。
【０００５】
このため、６４Ｍビット以上の高集積メモリにおいては、容量絶縁膜の薄膜化は限界に達しつつあり、より誘電率の高い容量絶縁膜材料の開発が進められている。そして、６４Ｍ〜２５６Ｍビットの高集積メモリでは、五酸化タンタル（Ｔａ2Ｏ5）、１ＧビットのＤＲＡＭにおいてはチタン酸バリウムストロンチウム（（Ｂａ，Ｓｒ）ＴｉＯ3：ＢＳＴ）、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3：ＰＺＴ）等の使用が検討されている。
【０００６】
一方、新たな容量絶縁膜の開発だけでは、素子の微細化に伴う容量の確保が難しくなってきており、そこで、さらなる容量の確保の為に、蓄積容量体の立体化が進められている。近年のＤＲＡＭにおいては、高い誘電率の容量絶縁膜を用いた、立体型蓄積容量体が主流となっている。
【０００７】
【発明が解決しようとする課題】
ＤＲＡＭの開発においては、上記のように、素子の高集積化、高密度化に伴い、その蓄積容量体の開発には誘電率の高い膜の導入、さらには構造の立体化が行われてきた。
【０００８】
ところが、新材料の導入、構造の複雑化に伴い、蓄積容量に蓄えられた電荷の消失、すなわちリーク電流が大きくなり、製品信頼性の向上の障害になってきた。
【０００９】
つまり、上記リーク電流が大きくなると、記憶情報が劣化したり、消失電荷を再注入するリフレッシュ動作が頻繁に行われ、消費電力が増大し、製品信頼性の向上の障害となる。
【００１０】
したがって、リーク電流の低減は、高信頼性の半導体装置を製造する為の重要な技術課題であるが、リーク電流の発生メカニズムは十分には明らかにされていなかった。
【００１１】
そこで、本願の発明者らは、高誘電率蓄積容量体に機械的な応力を負荷した時のリーク電流の変化を調べ、応力に起因するリーク電流が存在することを明らかにした。高集積化、高密度化のために、複雑化された蓄積容量体は、その内部応力もまた複雑化する。
以下に、従来の半導体装置における問題点を述べる。
【００１２】
図１４は、従来構造の半導体メモリ装置の一例の断面模式図である。また、この半導体メモリ装置の蓄積容量部分１０の代表的な製造工程の一部分の工程断面図を図１５及び図１６に示す。
【００１３】
図１４において、蓄積容量部分１０は、第１導電性膜である下部電極１１と、第２導電性膜である上部電極１３と、誘電体膜である容量絶縁膜１２とで構成される。
【００１４】
この従来構造の半導体装置は、プラグ９の形成後の工程において、下部電極１１を形成するための孔が掘られた犠牲膜１５、例えばシリコン酸化膜に下部電極１１を埋め込む（図１５）。そして、犠牲膜１５の上面全面に付いた余分な下部電極膜を化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ）などによって取り除き、犠牲膜１５を完全に除去し（図１６）、容量絶縁膜１２、および上部電極膜１３が成膜される（図１４）。
【００１５】
このようにして製造された半導体装置の問題点は、蓄積容量体の容量絶縁膜に応力集中場が形成される点にある。一般に、鋭角な構造を有する第１の材料と、その鋭角な構造に隣接して形成される異なる第２の材質の材料の接合部材の場合、第２の材料における、第１の材料の鋭角な部分近傍では、発生する応力が、その材料の平均的な応力よりさらに高くなる、応力集中場が形成される。
【００１６】
つまり、従来構造において、下部電極１１の上面は、犠牲膜１５の孔に埋め込んだ下部電極膜１１をＣＭＰで研磨した面となるので、その外周部において、側壁に対して、鋭利な角度を有することになり、下部電極１１に隣接する蓄積容量膜１２には、応力集中場が形成されることになる。
【００１７】
また、下部電極１１の形成のための孔は、一般的にその孔径は入り口が最も大きく、奥に入るにしたがって小さくなる。その結果、その孔の形状に形成される下部電極１１の上記した上端外周部分の角度はさらに鋭角化される。言い換えれば、下部電極１１の、シリコン基板１の主面に垂直な断面において、上端外周部における角度は、９０度より小さな角度になる。したがって、上記した応力集中はさらに厳しいものになる。
【００１８】
さらに、犠牲膜１５の除去後に残された下部電極１１の下端側面は、層間絶縁膜８の主面に対して、鋭角に接することになる。この下部電極１１の下端近傍付近においても、その鋭角を反映して、以降の成膜が行われるので、容量絶縁膜１２には、鋭角に成膜される上部電極膜１３の影響を受けて、応力集中場が発生する。
【００１９】
上述したように、従来の半導体装置においては、容量絶縁膜１２の、下部電極１１の上端外周部分近傍や下端外周部分近傍では、容量絶縁膜膜１２の平均的な応力に比べ、応力がより大きくなる応力集中場が形成されるため、リーク電流がより一層流れてしまうという原因となっていた。
【００２０】
本発明の目的は、リーク電流の発生が抑制され、信頼性の高い半導体装置を実現することである。
【００２１】
また、本発明の目的は、リーク電流の発生が抑制され、信頼性の高い半導体装置を、製造コストを抑えて製造することができる半導体装置の製造方法を実現することである。
【００２２】
【課題を解決するための手段】
上述のように、ＤＲＡＭのような半導体装置の蓄積容量体においては、素子の高集積化、高機能化に伴い、従来にない材料の導入と、構造の複雑化が検討されている。しかし、本願の発明者らが明らかにしたように、容量絶縁膜そのもののリーク電流の応力に対する感受性が高まったのに加え、構造の複雑化によって、容量絶縁膜中に応力集中場が形成されやすくなったことで、応力起因のリーク電流による信頼性の低下が懸念される。
【００２３】
そこで、上記目的を達成するため、本発明は次のように構成される。
（１）シリコン基板の主平面側に、第１導電体と、第２導電体と、上記第１導電体と第２導電体との間に配置される誘電体膜とを有する蓄積容量体が形成され、この蓄積容量体の上記誘電体膜及び上記第２導電体は、上記シリコン基板の主平面側に、上記第１導電体の少なくとも一部を内包している上記蓄積容量体を備える半導体装置において、上記第１導電体を含む上記シリコン基板に垂直な断面で、上記第１導電体の上記シリコン基板の主平面から最も離れた面となる上面と上記第１導電体の側面との間に、上記上面と、１２０度から１５０度の範囲の内角をもつ傾斜面が上記第１導電体に形成されている。
【００２４】
（２）シリコン基板の主平面側に、第１導電体と、第２導電体と、上記第１導電体と第２導電体との間に配置される誘電体膜とを有する蓄積容量体が形成され、この蓄積容量体の上記誘電体膜及び上記第２導電体は、上記シリコン基板の主平面側に、上記第１導電体の少なくとも一部を内包している上記蓄積容量体を有する半導体装置において、上記第１導電体を含む上記シリコン基板に垂直な断面で、上記第１導電体の上記シリコン基板の主平面から最も離れた面となる上面と上記第１導電体の側面との間に、傾斜面が形成され、この傾斜面の上記上面方向への延長線が互いに交差する角度が、６０度から１２０度の範囲である。
【００２５】
（３）好ましくは、上記（１）または（２）において、上記傾斜面の上記上面に対する面積比は、０．２以上である。
【００２６】
（４）好ましくは、上記（１）又は（２）において、上記第１の導電体の上記シリコン基板に最も近い端部と上記誘電体膜との間には、上記誘電体膜とは異なる、少なくとも１種類以上の応力緩和膜が形成されている。
【００２７】
（５）シリコン基板の主平面側に、第１導電体と、第２導電体と、上記第１導電体と第２導電体との間に配置される誘電体膜とを有する蓄積容量体が形成され、この蓄積容量体の上記誘電体膜及び上記第２導電体は、上記シリコン基板の主平面側に、上記第１導電体の少なくとも一部を内包している上記蓄積容量体を備える半導体装置の製造方法において、上記第１導電体を含む上記シリコン基板に垂直な断面で、上記第１導電体の上記シリコン基板の主平面から最も離れた面となる上面と上記第１導電体の側面との間に、上記上面と、１２０度から１５０度の範囲の内角をもつ傾斜面を上記第１導電体に形成し、上記傾斜面の上記上面に対する面積比を、０．２以上となるように加工する工程と、上記第１導電体の下面の面積がこの第１導電体の上面の面積より大きくなるように加工する工程とを備える。
【００２８】
（６）好ましくは、上記（５）において、上記第１の導電体の上記シリコン基板に最も近い端部に上記誘電体膜とは異なる、少なくとも１種類以上の応力緩和膜を形成する工程と、上記第１の導電体の上記シリコン基板に最も近い端部に上記応力緩和膜を残留したまま上記第１の導電体上に上記誘電体膜を形成する工程であって、上記誘電体膜が、上記第１の導電体の側面に沿う側壁部分と、上記シリコン基板の主平面に沿う下平坦部分と、上記側壁部分と下平面部分とに交差する傾斜面とを有するように上記誘電体膜を形成する工程とを備える。
【００２９】
（７）好ましくは、上記（１）〜（４）において、上記誘電体膜の上記第１の導電体の側面に沿う側壁部分と、上記シリコン基板の主平面に沿う下平坦部分とのなす角度は、９０度より大きい。
【００３０】
（８）また、好ましくは、上記（１）〜（４）において、上記誘電体膜の前記シリコン基板側の内壁の、上記シリコン基板の主平面に平行な断面が、上記シリコン基板側に向うにつれて大きくなっている。
【００３１】
（９）また、好ましくは、上記（１）〜（４）、（８）において、上記誘電体膜は、五酸化タンタル（Ｔａ２Ｏ５）、チタン酸バリウムストロンチウム（Ｂａ，Ｓｒ）ＴｉＯ３：ＢＳＴ）、又はチタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ）のいずれかである。
【００３２】
（１０）また、好ましくは、上記（１）〜（４）、（８）において、上記第１導電体、あるいは上記第２導電体のうちの少なくとも一方は、白金（Ｐｔ）、ルテニウム（Ｒｕ）、イリジウム（Ｉｒ）、酸化ルテニウム（ＲｕＯ２）、酸化イリジウム（ＩｒＯ２）のいずれかである。
【００３３】
本発明によれば、誘電体膜のシリコン基板側の内壁の角度を鈍角化することにより、発生する応力集中場を緩和でき、応力起因のリーク電流が低減されるので、信頼性の高い半導体装置を実現することができる。
【００３４】
また、誘電体膜の第１導電体の上面外周部分近傍における角度が、従来に比べ鈍角化されるので、誘電体膜に発生する応力集中場が緩和され、応力起因のリーク電流が低減された、信頼性の高い半導体装置が提供される。
【００３５】
また、上記第１導電体の傾斜面が、上面となす角度が１２０度から１５０度であり、上記傾斜面の上記上面に対する面積比は、０．２以上となるように構成されるので、誘電体膜に発生する応力集中場が緩和され、応力起因のリーク電流が低減された、信頼性の高い半導体装置を実現することができる。
【００３６】
また、蓄積容量体の第１の導電体の下端に隣接した周辺に、シリコン基板の主平面側に向って、外周が大きくなる応力集中緩和膜を形成することにより、その上面に形成される、容量絶縁膜に発生する応力集中場が緩和し、応力起因のリーク電流が低減した、信頼性の高い半導体装置を実現することができる。
【００３７】
また、蓄積容量体の第１の導電体のシリコン基板に垂直な断面は、上辺より下辺が長い台形状になるので、誘電体膜における、第１の導電体の上端外周部近傍と、下端外周部近傍に発生する応力集中場が緩和され、応力起因のリーク電流が低減された、信頼性の高い半導体装置を実現することができる。
【００３８】
また、従来、第１の導電体の形成後にはすべて除去していた犠牲膜を、応力集中緩和膜としても利用できるので、製造コストを抑えた、信頼性の高い半導体装置の製造方法が提供される。
【００３９】
【発明の実施の形態】
以下、本発明の第１の実施形態を図１、図２、図３、図４を用いて説明する。図１は本発明の第１の実施形態である半導体装置の断面模式図である。また、図２はリーク電流の応力依存性を示す図である。なお、図２において、リーク電流（Ｉ）は無負荷時の値（Ｉ0）で規格化してある。つまり、図２の縦軸に示すリーク電流は、Ｉ／Ｉ0を示し、横軸が応力を示す。
【００４０】
図３及び図４は、有限要素法による蓄積容量構造体における容量絶縁膜に発生する応力の解析結果を示す図であり、図３は下部電極の上部外周面の形成角度依存性（角度は、上面と外周面のなす内角を表す）、図４は下部電極の上部外周面の面積依存性（上面に対する、上部外周面の面積比）である。
【００４１】
本発明の第１の実施形態である半導体装置は、図１に示すように、シリコン基板１の主平面に形成されたトランジスタと、それに電気的に接続された蓄積容量体１０とを有する。
【００４２】
上記トランジスタは、ゲート酸化膜４と、ゲート電極５と、拡散層３（ソース、ドレイン領域）とを有し、これらゲート酸化膜４、ゲート電極５、拡散層３のそれぞれは、素子分離膜２により電気的に絶縁されている。また、ゲート酸化膜４は、例えば、シリコン酸化膜、窒化珪素膜などの誘電体膜、あるいはこれらの積層構造からなる。
【００４３】
また、ゲート電極５は、例えば、多結晶シリコン膜、あるいは金属膜、あるいは金属シリサイド膜あるいはこれらの積層構造からなる。そして、上記ゲート酸化膜４の上部、および側壁にはシリコン酸化膜６が形成されている。
【００４４】
また、トランジスタの拡散層３の一方には、ビット線７が接続されている。トランジスタの上部全面は、例えば、ＢＰＳＧ（Ｂｏｒｏｎ−ｄｏｐｅｄ  Ｐｈｏｓｐｈｏ  Ｓｉｌｉｃａｔｅ  Ｇｌａｓｓ）膜や、ＳＯＧ（Ｓｐｉｎ  Ｏｎ  Ｇｌａｓｓ）膜、あるいはＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）膜、あるいは化学気相成長法、あるいはスパッタ法で形成したシリコン酸化膜や窒化膜からなる層間絶縁膜８で覆われている。
【００４５】
トランジスタの拡散層３は、例えば多結晶シリコンからなるコンタクトプラグ９の一方側に形成され、このコンタクタプラグ９の他方側に、蓄積容量体１０が形成されている。蓄積容量体１０は、柱状の第１導電性膜である下部電極１１と、それを覆うように形成される誘電体膜である容量絶縁膜１２と、第２導電性膜である上部電極１３との積層構造からなるが、この他に、例えばさらに窒化チタン（ＴｉＮ）膜など導電性膜を加えた積層構造であってもよい。
【００４６】
また、容量絶縁膜１２は、例えば（Ｂａ，Ｓｒ）ＴｉＯ3（ＢＳＴ）、ＰｂＴｉＯ3、ＰｂＬａＴｉＯ3、ＢａＴｉＯ3、ＳｒＴｉＯ3、Ｐｂ（Ｚｒ，Ｔｉ）Ｏ3（ＰＺＴ）等の高、強誘電体からなり、これらは、スパッタ法、化学気相成長法、レーザアブレーション法などにより成膜される。また、蓄積容量体１０以外の部分は、層間絶縁膜８で覆われている。
【００４７】
本発明の第１の実施形態において、図１に示した蓄積容量体１０の断面は、下部電極１１の側面１１ｓが、下端から上端に向けて蓄積容量体１０の中心軸に対して、互いに接近するように形成されており、上端外周部には、上面１１ｕと側面１１ｓとの両面に交わる上端外周部面（傾斜面）１１ｃが形成されている。
【００４８】
そして、上端外周部面１１ｃと上面１１ｕとのなす角度は、好ましくは１２０度から１５０度の範囲であり、さらに好ましくは、上端外周部面１１ｃの上面１１ｕに対する面積比が０．２以上であることを特徴としている。
【００４９】
なお、上端外周部面１１ｃは、言い換えれば、上端外周部面１１ｃの上面方向（シリコン基板１に向かう方向とは反対の方向）への延長線が、互いに交わる角度が、６０度から１２０度の範囲であるということでもある。ただし、上面１１ｕと上端外周部面１１ｃとが交差する部分においては、ある曲率を持っていても構わない。
【００５０】
ここで、本発明は、半導体装置の蓄積容量体に関するものであり、それ以外の素子については、本発明の実施形態に示した以外のものであっても構わない。
【００５１】
以下、本発明の第１の実施形態の半導体装置の作用効果を説明する。
図１４に示した従来の半導体装置においては、下部電極１１の側面と上面とが交差する部分は鋭角な構造となっていた。この下部電極１１上には、容量絶縁膜１２が成膜されるが、成膜時の熱応力、真性応力などにより、容量絶縁膜１２には内部応力が発生する。
【００５２】
一般に、鋭角な構造を有する第１の材料と、その鋭角な構造に隣接して形成される第１の材料とは異なる第２の材質の材料の接合部材の場合、第２の材料における、第１の材料の鋭角な部分近傍では、発生する応力が、その材料の平均的な応力よりさらに高くなる、応力集中場が形成される。
【００５３】
つまり、上記の容量絶縁膜１２における、下部電極１１の上面外周部近傍では、極めて高い応力が発生することになる。
【００５４】
本願の発明者らは、蓄積容量体におけるリーク電流の応力依存性を実験により明らかにした。
つまり、図２に示すように、誘電体膜に応力を負荷すると、リーク電流（Ｉ／Ｉ0）が増加することを明らかにした。
【００５５】
その結果をもとに、本願の発明者らは、従来構造における、蓄積容量体の容量絶縁膜に発生する応力集中場においては、応力起因のリーク電流特性不良が起こりうることを明らかにした。
【００５６】
そこで、本願の発明者らは、応力解析を行い、蓄積容量体の容量絶縁膜に発生する応力を低減する方法を検討し、下部電極の上面と側面とのなす角度の鈍角化、さらには、下部電極の上面外周部分の面取り、より好ましくは、上面とのなす内角が、上述したように、１２０度から１５０度になるような面取り、さらに好ましくは、面取りされる上部外周部面の面積が、加工後の上面に対して０．２以上の面積比であれば、応力低減効果があることを明らかにした。
【００５７】
図３は、有限要素法解析による、容量絶縁膜に発生する応力の下部電極上部外周面形成角度（上面と外周部面とのなす内角）依存性を示す図である。図３より、形成角度１４０度付近を中心として、１２０度から１５０度の範囲で、応力の低減効果が得られることが明らかになった。言い換えれば、下部電極の上端を囲む、外周部面のなす角度が、６０度から１２０度の範囲であれば良いことが明らかになった。
【００５８】
しかしながら、上部外周部面の形成面積が小さい場合には、応力低減効果も小さくなることが判明した。
図４は、下部電極の上面に対する上部外周部面の面積比を変化させた時の、容量絶縁膜に発生する応力の有限要素解析結果を示す図である。この図４から、上部外周部面の上面に対する面積比が０．２以上となる場合に、応力低減効果が得られることが分かる。
【００５９】
以上の結果をもとに、本願の発明者らは、リーク電流が低減された、信頼性の高い半導体装置を実現した。
【００６０】
本発明の第１の実施形態の半導体装置によれば、図１に示すように、下部電極１１の上端の外周部に、上面１１ｕに対して角度を持つ面、好ましくは、１２０度から１５０度の範囲、さらに好ましくは、上面１１ｕに対する面積比が０．２以上となる上端外周部面１１ｃが形成されるので、蓄積容量構造体１０における容量絶縁膜１２に発生する応力集中場を緩和でき、応力起因のリーク電流の発生を抑制できるという効果が得られる。
【００６１】
また、本発明の第１の実施形態の半導体装置によれば、下部電極１１の断面形状が、上辺より下辺の長い台形形状となるので、下部電極１１の上端外周部分と下端外周部分の角部の鈍角化が図られ、上端外周部分と下端外周部分に発生する容量絶縁膜１２中の応力集中場が、より一層、緩和され、応力起因のリーク電流の発生を、より一層、抑制できるという効果が得られる。
【００６２】
つまり、本発明の第１の実施形態によれば、リーク電流の発生が抑制され、信頼性の高い半導体装置を実現することができる。
【００６３】
次に、上述した本発明の第１の実施形態である半導体装置を製造するための製造方法について、図５から図７を用いて説明する。図５から図７は、本発明の第１の実施形態である半導体装置の製造工程の一部を表す工程断面図である。
【００６４】
（１）シリコン基板１の主面に形成したトランジスタ等を層間絶縁膜８により埋め込み、蓄積容量体１０との電気的な接続を図るためのプラグ９を形成した後、下部電極１１、およびレジスト膜１８を成膜する（図５に示す構造が形成される）。
【００６５】
（２）下部電極１１を、ドライエッチング、例えばプラズマエッチング、あるいはマイクロ波プラズマエッチング、あるいは反応性イオンエッチング、あるいは反応性イオンビームエッチング等、またはウエットエッチング等によって加工する。
なお、加工の際、ドライエッチングの場合は、ガス濃度等を調整することにより、また、ウエットエッチングの場合は薬液濃度、あるいは薬液投入時間等を調整することにより、下部電極１１の上面から下面にかけて、シリコン基板１主面に平行な断面積が大きくなるように加工する（図６に示す構造）。
【００６６】
（３）レジスト膜１８を除去し、下部電極１１の上面外周部を、上述のドライエッチングなど用いて面取りする（図７に示す構造）。
【００６７】
（４）容量絶縁膜１２、上部電極１３を成膜し、以降、所望の工程を行う（図１に示す構造）。
【００６８】
本発明の実施形態に示した半導体装置の製造方法において、図６に示す工程では、蓄積容量体１０の断面は、下部電極１１の側壁が、下端から上端に向けて蓄積容量体１０の中心軸に対して近づく形で加工されること、図７に示す工程では、上面と側壁とが交わる上端外周部面が面取りされること、より好ましくは、上端外周部面の上面に対する角度が１２０度から１５０度の範囲で、上端外周部面と上面との面積比が、加工後の下部電極１１の上面の面積に対して０．２以上であることを特徴としている。
【００６９】
ただし、上面と外周部面との交差する部分においては、ある曲率を持っていても構わない。
【００７０】
また、本発明は、半導体装置の蓄積容量体に関するものであり、それ以外の素子については、この実施形態に示した以外のものであっても構わない。
【００７１】
以上のように、本発明の実施形態である半導体装置の製造方法によれば、上述した効果を得ることができる半導体装置を製造することができる。
さらに、本発明の半導体装置の製造方法によれば、下部電極１１の加工のためのエッチングは、ガス濃度、エッチング時間等の調節による制御が可能なので、新たに製造装置を導入することなく、既存の製造装置が利用できるので、低コストな半導体装置を製造することができるという効果が得られる。
【００７２】
つまり、リーク電流の発生が抑制され、信頼性の高い半導体装置を、製造コストを抑えて製造することが可能な半導体装置の製造方法を実現することができる。
【００７３】
なお、立体化された下部電極１１を形成する場合、本発明によらずとも、意図せず、台形形状となる場合も、困難であるが僅かながらあり得る。しかしながら、この場合には、上述した本発明の上端外周部面１１ｃは形成されることはなく、本発明と同様な効果を得ることはできない。何故ならば、本発明の第１の実施形態である半導体装置の上端外周面１１ｃのような、上面との角度、面積比は、意図せずには製造できるものではないからである。
【００７４】
次に、本発明の第２の実施形態を図８を用いて説明する。
図８は、本発明の第２の実施形態である半導体装置の断面模式図である。この第２の実施形態と第１の実施形態との相違点は、第１の実施形態の特徴に加えて、下部電極１１の下端の外周部には、応力集中緩和膜１６が形成されている点にある。他の部分は、第２の実施形態と第１の実施形態とは、同様な構造となっている。
【００７５】
応力集中緩和膜１６は、例えば、シリコン酸化膜、あるいはシリコン窒化膜など、あるいはこれらの積層構造からなり、下部電極１１の下端外周部分に隣接して、下部電極１１の中心軸方向に傾斜面をもつように形成される。そして、この応力集中緩和膜１６により、下部電極１１の下端外周部部分において、緩和膜１６が無いときに比べて、容量絶縁膜１２の形状が鈍角化される。
【００７６】
つまり、下部電極１１の下端外周部部分の容量絶縁膜１２の下平坦部分１２Lと側壁部分１２Vとの間には、傾斜面１２ｃが形成されている。この傾斜面１２ｃと下平坦部分１２Lとのなす角度は、９０度より大きく、１８０度より小さいものとなる。
【００７７】
以上のように、本発明の第２の実施形態である半導体装置によれば、第１の実施形態と同様な効果が得られるだけではなく、下部電極１１の下端外周部分においても、容量絶縁膜１２に発生する応力集中場が緩和できるので、なお一層、応力起因のリーク電流が低減でき、さらに信頼性を向上すえることができるという効果が得られる。
【００７８】
次に、本発明の第２実施形態の半導体装置を形成するための製造方法について、図９から図１３を用いて説明する。図９から図１３は、本発明の第２の実施形態の製造工程の一部を表す工程断面図である。
【００７９】
（１）シリコン基板１の主面に形成したトランジスタ等を層間絶縁膜８により埋め込み、蓄積容量体との電気的な接続を図るためのプラグ９を形成した後、応力集中緩和膜１６、および、犠牲膜１５を成膜し、下部電極を形成するための孔を開け、下部電極１１を埋め込む（図９に示す構造が形成される）。
【００８０】
（２）余分な下部電極１１を、例えば化学的機械研磨法（Ｃｈｅｍｉｃａｌ  Ｍｅｃｈａｎｉｃａｌ  Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）等によって除去する（図１０に示す構造）。
【００８１】
（３）犠牲膜１５をウエットエッチング法などにより取り除き、次に、応力集中緩和膜１６を、下部電極１１下端周囲には、厚みをもって残るようにウエットエッチングなどにより加工する（図１１に示す構造）。ただし、犠牲膜１５は、すべて取り除かず、応力集中緩和膜１６の一部として、下部電極１１下端の周囲に残しても良い。
【００８２】
（４）下部電極１１の上面外周部を、例えばスパッタ法などにより、面取りする（図１２に示す構造）。
【００８３】
（５）容量絶縁膜１２、上部電極１３を成膜し、所望の工程を行う（図１３に示す構造）。
【００８４】
ここで、本発明の第２の実施形態である半導体装置の製造方法の特徴は、応力集中緩和膜１６を平坦膜から、エッチング特性を生かし、所望の形状に加工する点にある。また、犠牲膜１５を下部電極１１の形成後に、全て取り除かず、応力集中緩和膜１６の一部として利用することができる点にも特徴がある（図１３参照（犠牲膜１５が残留している））。
【００８５】
次に、本発明の第２の実施形態の半導体装置の製造方法の作用効果を説明する。
従来の半導体装置の製造方法においては、トランジスタ等を層間絶縁膜８に埋め込み、蓄積容量体１０に電気的な接続を図るためのプラグ９を形成した後、下部電極１１の型を取る為の膜（犠牲膜）１５、例えばシリコン酸化膜を成膜し、そして下部電極の形状に孔を加工し、下部電極１１を形成する（従来例を示す図１５）。
【００８６】
その後、犠牲膜１５上面の全面についた余分な下部電極膜１１を取り除く。この時に用いられる化学的機械研磨法（ＣＭＰ）等によるシリコン基板１の主面に対して平行な加工は、シリコン基板１の主面に対して、鉛直方向に形成される下部電極１１をほぼ真横に加工することとなり、下部電極１１の上端の外周部分は、鋭利な角度になる（従来例を示す図１６）。
【００８７】
上述したように、従来技術における下部電極１１上に形成された、容量絶縁膜１２の膜内部には、下部電極１１の上端外周部近傍において、応力集中場が発生し、リーク電流の発生原因となるが、このリーク電流の発生は、本発明の第１の実施形態により抑制することができる。
【００８８】
しかしながら、犠牲膜１５に形成される、下部電極１１形成の為の犠牲膜１５の孔の径は、通常、その口が最も大きく、奥に入るにしたがって小さくなる。したがって、下部電極１１の型を取る為に形成される犠牲膜１５を除去した後に残される下部電極１１の下端側壁面は、層間絶縁膜８の主面に対して鋭角を有することになる。
【００８９】
蓄積容量体１０の下端の角部分の応力集中場は、本発明の第１実施形態では、下部電極１１が、上辺より下辺の長い台形状に加工されることにより、緩和されていたが、図１５、図１６に示す従来の製造工程では、そのような形状に加工することは困難である。
【００９０】
そこで、本発明の第２の実施形態の半導体装置の製造方法では、下部電極１１の下端部分に、応力集中緩和膜１６を始めに平坦に形成しておき、犠牲膜１５の除去後、エッチング加工法の特性の一つである、角の奥まった部分の堆積物の除去は比較的困難であるということを生かし、応力集中緩和膜１６を所望の形状に加工するという特徴を持つ。
【００９１】
また、応力集中緩和膜１６は、犠牲膜１５をその一部として、あるいは、犠牲膜１５を応力集中緩和膜１６として、そのまま利用することも可能であるという特徴を持つ。
【００９２】
以上のように、本発明の第２の実施形態である半導体装置の製造方法によれば、上述した効果を得ることができる第２の実施形態の半導体装置を製造することができるばかりではなく、この第２の実施形態である半導体装置を比較的に容易に製造することができる。
【００９３】
また、既存の設備を利用することができるので、コストの上昇を抑えた製造が可能となるという効果が得られる。
【００９４】
また、上記の応力集中緩和膜１６は、従来においては、下部電極１１の形成のみに使われる犠牲膜１５を利用することもできるので材料が有効的に活用できるという効果も得られる。
【００９５】
【発明の効果】
蓄積容量体の下部電極の上端外周部分、および下端外周部分における角部分を鈍角化し、容量絶縁膜に発生する応力集中場を緩和することにより、応力起因のリーク電流が減少できる。
【００９６】
これにより、リーク電流の発生が抑制され、信頼性の高い半導体装置を実現することができる。
【００９７】
また、リーク電流の発生が抑制され、信頼性の高い半導体装置を、製造コストを抑制して、製造することができる半導体装置の製造方法を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態である半導体装置の断面を示す模式図である。
【図２】蓄積容量体のリーク電流の応力依存性の実験結果を示す図である。
【図３】容量絶縁膜に発生する応力の下部電極の上部外周面形成角度依存性を表す、応力解析結果を示す図である。
【図４】容量絶縁膜に発生する応力の下部電極の上部外周面面積依存性を表す、応力解析結果を示す図である。
【図５】本発明の第１の実施形態である半導体装置の製造工程の一部を示す模式図である。
【図６】本発明の第１の実施形態である半導体装置の製造工程の一部を示す模式図である。
【図７】本発明の第１の実施形態である半導体装置の製造工程の一部を示す模式図である。
【図８】本発明の第２の実施形態である半導体装置の断面を示す模式図である。
【図９】本発明の第２の実施形態である半導体装置の製造工程の一部を示す模式図である。
【図１０】本発明の第２の実施形態である半導体装置の製造工程の一部を示す模式図である。
【図１１】本発明の第２の実施形態である半導体装置の製造工程の一部を示す模式図である。
【図１２】本発明の第２の実施形態である半導体装置の製造工程の一部を示す模式図である。
【図１３】本発明の第２の実施形態である半導体装置の変形例を示す断面模式図である。
【図１４】従来構造の半導体装置の断面を示す模式図である。
【図１５】従来構造の半導体装置の製造工程の一部を示す模式図である。
【図１６】従来構造の半導体装置の製造工程の一部を示す模式図である。
【符号の説明】
１        シリコン基板
２        素子分離膜
３        拡散層
４        ゲート絶縁膜
５        ゲート電極
６        シリコン酸化膜
７        ビット線
８、１９  層間絶縁膜
９        コンタクトプラグ
１０      蓄積容量体
１１      下部電極
１１ｃ    上端外周部面
１１ｓ    側面
１１ｕ    上面
１２      容量絶縁膜
１２ｃ    傾斜面
１２L     下平坦部分
１２V     側壁部分
１３      上部電極
１５      犠牲膜
１６      応力集中緩和膜
１８      レジスト膜
【図１】
0003859409.tif 000002
【図２】
0003859409.tif 000003
【図３】
0003859409.tif 000004
【図４】
0003859409.tif 000005
【図５】
0003859409.tif 000006
【図６】
0003859409.tif 000007
【図７】
0003859409.tif 000008
【図８】
0003859409.tif 000009
【図９】
0003859409.tif 000010
【図１０】
0003859409.tif 000011
【図１１】
0003859409.tif 000012
【図１２】
0003859409.tif 000013
【図１３】
0003859409.tif 000014
【図１４】
0003859409.tif 000015
【図１５】
0003859409.tif 000016
【図１６】
0003859409.tif 000017