(57)【特許請求の範囲】
【請求項１】
送信すべき一連のデータを順次データバスに送信するデータ送信装置と、前記データバスからのクロストークを利用した非接触接続による信号を、前記データ送信装置が送信したデータの値の変化を表す受信信号として受信するデータ受信装置と、を有するデータ転送システムであって、
前記データ送信装置は、
出力状態を高インピーダンス状態およびデータ出力状態のうちのいずれか一方に選択的に切替え可能な送信手段と、
前記送信手段の出力状態を、高インピーダンス状態からデータ出力状態に切り替えた後、前記所定時間を経過するまで、高低いずれかの値を持つダミーデータであるプリアンブルを前記送信手段に入力して前記送信手段から前記プリアンブルを送信させ、前記所定時間を経過すると前記一連のデータを前記送信手段に順次入力して送信させる出力制御手段と、を有し、
前記データ受信装置は、
前記受信信号の正負のパルスを検出して、当該検出したパルスの極性に応じて高低いずれかの値を内部に設定すると共に、当該設定した値の推移を前記データ送信装置が送信した一連のデータの推移として出力するヒステリシス特性付受信手段と、
前記一連のデータの第１番目に対応するパルスの発生以前の、前記プリアンブルの送信開始で前記受信信号に生じる微分パルスをマスクする期間、もしくは前記微分パルスの発生後の期間に、前記ヒステリシス特性付受信手段の内部に前記プリアンブルと同じ値を強制的に設定するリセット手段と、
を有することを特徴とするデータ転送システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、バスシステム等でのデータ転送効率を向上させる技術に関する。
【０００２】
【従来の技術】
複数のモジュール間でデータを転送する技術としては、コンピュータシステム内のデータ転送等に用いられているバスシステムが知られている。バスシステムでは、複数のモジュールを共通のバスで接続し、当該バスをデータ伝送路として各モジュール間で時分割に用いてデータの転送を行う。ここで、このようなバスは、通常、アドレス信号用配線、データ信号用配線、制御信号用配線およびクロック信号用配線等で構成される。
【０００３】
さて、バスシステムにおいて、バスおよびモジュールの接続形態としては、各モジュールを直接または抵抗を介してバスに接続する形態や、各モジュールをクロストークを利用して非接触にバスに接続する形態等が知られている。抵抗を介してバスに接続する形態については、ＳＳＴＬ（Stub Series Terminated Logic, EIAJ ED-5512）等に、また、クロストークを利用して非接触にバスに接続する形態については、特開2000-132290号公報等に記載されている。
【０００４】
ここで、図１３に、各モジュールを直接バスに接続する形態を持つバスシステムの典型的な構成を示す。
【０００５】
図中、符号８１１、８１２はモジュールであり、データバスであるバス配線８００にそれぞれ接続されている。また、モジュール８１１、８１２は、それぞれ、出力端子がバス配線８００に接続された３ステート送信回路８２１、８３２と、入力端子がバス配線８００に接続された受信回路８３１、８２２と、を備えている。
【０００６】
３ステート送信回路８２１、８３２は、出力を高インピーダンス状態およびデータ出力状態のうちのいずれか一方に制御することができる。なお、データ出力状態において、３ステート送信回路８２１、８３２の出力は、転送するデータ値に応じて、Ｌレベルを出力している状態およびＨレベルを出力している状態のうちのいずれか一方となる。
【０００７】
このような構成において、例えばモジュール８１１からモジュール８１２へデータを転送する場合、まず、バス配線８００に接続されている全てのモジュールの送信回路を高インピーダンス状態にする。それから、モジュール８１１内の３ステート送信回路８２１だけをデータ出力状態にして、データをバス配線８００上に出力する。そして、バス配線８００に出力されたデータは、モジュール８１２内の受信回路８２２で受信され、当該モジュール８１２の内部へ送られる。
【０００８】
次に、図１４に、各モジュールをクロストークを利用して非接触にバスに接続する形態を持つバスシステムの典型的な構成を示す。
【０００９】
図中、符号１０１１、１０１２はモジュールであり、モジュール１０１１はデータバスであるバス配線１０００に直接接続し、モジュール１０１２は、方向性結合器１００１を介してバス配線１０００と非接触で接続している。なお、図中の符号１００２は、方向性結合器１００１とモジュール１０１２とを接続するスタブ配線である。
【００１０】
モジュール１０１１、１０１２は、それぞれ、３ステート送信回路１０２１、１０３２と、ヒステリシス特性付受信回路１０３１、１０２２と、を備えている。ここで、モジュール１０１１について、３ステート送信回路１０２１の出力端子とヒステリシス特性付受信回路１０３１の入力端子とは、バス配線１０００に接続されている。また、モジュール１０１２について、送信回路１０３２の出力端子とヒステリシス特性付受信回路１０２２の入力端子とは、スタブ配線１００２に接続されている。
【００１１】
このような構成において、例えばモジュール１０１１からモジュール１０１２へデータを転送する場合、まず、バス配線１０００に接続されている全てのモジュールの送信回路を高インピーダンス状態にする。それから、モジュール１０１１内の３ステート送信回路１０２１だけをデータ出力状態にして、データをバス配線１０００上に出力する。バス配線１０００に出力されたデータは、方向性結合器１００１でクロストークによる微分パルスとなる。この微分パルスは、スタブ配線１００２を介してモジュール１０１２内のヒステリシス特性付受信回路１０２２で受信される。そして、受信回路１０２２の持つヒステリシス特性により、この微分信号は、送信回路１０２１の出力信号と同じ信号に復号され、当該モジュール１０１２の内部へ送られる。
【００１２】
【発明が解決しようとする課題】
さて、上述のバスシステムには、データ転送サイクル（バス周期）の高速化が難しいという問題がある。
【００１３】
まず、図１３に示したバスシステム（各モジュールを直接バスに接続する形態を持つバスシステム）において、モジュール８１１からモジュール８１２へ４つのデータを連続して転送する場合のタイミングチャートを、図１５に示す。
【００１４】
この場合、図示するように、バス配線８００上において、データを出力していない状態である高インピーダンス状態から最初のデータの確定までの遷移時間ｔｒ１は、２番目以降の各データについて、直前のデータ出力終了から当該データの確定までの遷移時間ｔｒ２より長くなる。これは、モジュール８１１の３ステート送信回路８２１において、高インピーダンス状態からデータ出力状態へ遷移するときの波形が、Ｌレベル出力状態からＨレベル出力状態へ遷移するときやＨレベル出力状態からＬレベル出力状態へ遷移するときの波形よりも鈍るためである。また、図示するように、モジュール８１２の受信回路８２２がデータの切替えを受信してから、当該受信回路８２２の出力データが確定するまでの遅延時間も、最初のデータに対する遅延時間ｔｄ１の方が、２番目以降のデータに対する遅延時間ｔｄ２より長くなる。これは、ｔｒ１およびｔｒ２の差によるものの他、図１６に示すような、受信回路８２２の入力信号の波形遷移時間が長くなるにつれて、前記遅延時間も長くなる特性によるものである。
【００１５】
このように、各モジュールを直接バスに接続する形態を持つバスシステムにおいては、モジュールの受信回路が当該モジュール内部へ出力する１番目のデータのパルス幅ｔｗ１が、２番目以降のデータのパルス幅ｔｗ２より短くなってしまう。このことがボトルネックとなり、データ転送サイクル（バス周期）の高速化を妨げている。
【００１６】
次に、図１４に示したバスシステム（各モジュールをクロストークを利用して非接触にバスに接続する形態を持つバスシステム）において、モジュール１０１１からモジュール１０１２へ４つのデータを連続して転送する場合のタイミングチャートを、図１７に示す。
【００１７】
この場合、図示するように、モジュール１０１２のヒステリシス特性付受信回路１０２２で受信する、最初のデータに対する微分パルス１１０１は、２番目以降のデータに対する微分パルス１１０２の半分となっている。
【００１８】
これは、２番目以降のデータについては、ＬレベルからＨレベルあるいはＨレベルからＬレベルへの比較的大きな変化に応じて微分パルスが生じるのに対し、最初のデータについては、ＨレベルとＬレベルとの中間レベルからＨレベルあるいはＬレベルへの比較的小さな変化に応じて微分パルスが生じるからである。なお、最初のデータ以前、すなわち、いずれのモジュールもデータを出力していない状態において、バス配線１０００のレベルは、通常、終端抵抗によりＨレベルとＬレベルとの中間レベルとされている。
【００１９】
このように、各モジュールをクロストークを利用して非接触にバスに接続する形態を持つバスシステムにおいては、最初のデータに対する微分パルスが、２番目以降のデータに対する微分パルスより小さくなってしまう。なお、最初のデータに対する微分パルスを適正に受信できるようにするために、ヒステリシス特性付受信回路の感度を高くすると、データ転送サイクル（バス周期）を高速化した場合に生じるノイズに対するノイズマージンを、充分にとれなくなってしまう。このことがボトルネックとなり、データ転送サイクル（バス周期）の高速化を妨げている。
【００２０】
本発明は上記事情に鑑みてなされたものであり、本発明の目的は、より効率的なデータ転送を実現することにある。
【００２１】
【課題を解決するための手段】
前記課題解決のために、本発明は、送信すべき一連のデータを順次データバスに送信するデータ送信装置と、前記データバスからのクロストークを利用した非接触接続による信号を、前記データ送信装置が送信したデータの値の変化を表す受信信号として受信するデータ受信装置と、を有するデータ転送システムであって、前記データ送信装置は、出力状態を高インピーダンス状態およびデータ出力状態のうちのいずれか一方に選択的に切替え可能な送信手段と、前記送信手段の出力状態を、高インピーダンス状態からデータ出力状態に切り替えた後、前記所定時間を経過するまで、高低いずれかの値を持つダミーデータであるプリアンブルを前記送信手段に入力して前記送信手段から前記プリアンブルを送信させ、前記所定時間を経過すると前記一連のデータを前記送信手段に順次入力して送信させる出力制御手段と、を有し、前記データ受信装置は、前記受信信号の正負のパルスを検出して、当該検出したパルスの極性に応じて高低いずれかの値を内部に設定すると共に、当該設定した値の推移を前記データ送信装置が送信した一連のデータの推移として出力するヒステリシス特性付受信手段と、前記一連のデータの第１番目に対応するパルスの発生以前の、前記プリアンブルの送信開始で前記受信信号に生じる微分パルスをマスクする期間、もしくは前記微分パルスの発生後の期間に、前記ヒステリシス特性付受信手段の内部に前記プリアンブルと同じ値を強制的に設定する。
【００２２】
ここで、データとは、転送の対象となる情報を指し、電子計算機におけるコマンドやアドレス等であってもよい。
【００２３】
本発明によれば、高インピーダンス状態からデータ出力状態に遷移した後、所定期間を経過するまでは、最初のデータは送信されない。この間を例えばＨレベルあるいはＬレベルのいずれか一方の値を持つダミーデータ（プリアンブル）を送信させるようにすれば、その後に送信される最初のデータについて、波形が短くなったり、あるいは、当該データに対する微分パルスが小さくなるのを防止できる。したがって、データ転送速度の高速化に対するこれらの制限を排除することができる。
【００２４】
【発明の実施の形態】
以下、本発明の各実施形態をバスシステムへの適用を例にとり説明する。
【００２５】
まず、本発明の第１実施形態について説明する。
【００２６】
図１に、本実施形態が適用されたバスシステムの概略構成を示す。
【００２７】
図示するように、本実施形態のバスシステムにおいて、各モジュール２は、バス１に接続されており、このバス１を介して相互にデータ転送を行う。ここで、各モジュール２は、ＬＳＩやメモリチップなどの半導体集積回路であってもよい。バス１は、データバスやコマンドバスを含む。各モジュール２は、当該モジュール２の主たる機能を果たす主機能部２０と、主機能部２０およびバス１間のデータの入出力を仲介する送受信部２１と、を有する。
【００２８】
図２に、送受信部２１の概略構成を示す。
【００２９】
図示するように、送受信部２１は、入出力制御部４０と、送信部１０と、受信部３０と、を有する。送信部１０は、３ステート送信回路１０１、１０９と、遅延回路１０３、１０８と、マスク回路１０２と、を有する。また、受信部３０は、受信回路３０１、３０２を有する。なお、ここでは、説明の明瞭化のため、データバス１１０８を１ビット幅として示しているが、当然のことながら、データバス１１０８は複数ビット幅であってもよい。
【００３０】
以下、あるモジュール２から他のモジュール２へ、ライトコマンドと当該ライトコマンドによって書き込むデータとを転送する場合を例にとり、送受信部２１の動作を説明する。この場合に送受信部２１で送受される信号のタイミングチャートを、図３に示す。
【００３１】
まず、送信側のモジュール２における送受信部２１の動作について説明する。
【００３２】
図３に示すように、主機能部２０からバス１へのデータ送信の要求が発生すると、入出力制御部４０は、まず、コマンド出力制御信号１１１０のアサートとコマンド１１１１の出力とを行うサイクルを実行する。その後、データ１１０７を出力するサイクルを、複数サイクル連続して実行する。また、出力制御信号１１０５を、データ１１０７を出力するサイクル中、および、最後のデータ１１０７が出力されたサイクルの直後のサイクルにおいて、Ｈレベルとする。
【００３３】
送信部２０は、コマンド１１１１が出力されるサイクルで、コマンド出力制御信号１１１０がＨレベルにアサートされると、３ステート送信回路１０９が出力状態となり、コマンド１１１１がバス１のコマンドバス１１１２に出力される。
【００３４】
コマンド１１１１が出力されるサイクルの次のサイクル以降において、出力制御信号１１０５がＨレベルにアサートされ、３ステート送信回路１０１が出力状態となる。このとき、マスク回路１０２は、遅延回路１０３によって遅延された１サイクル相当時間（Ｔｍ）前の出力制御信号１１０６がＬレベルであることより、Ｌレベルを出力する。そして、このＬレベルが３ステート送信回路１０１からバス１のデータバス１１０８に出力される。ここで、マスク回路１０２は、２入力のうちの一方がＬレベルの期間中は出力をＬレベルに固定し、当該一方がＨレベルの期間中は、出力を他方の入力レベルと同じレベルとする論理積回路である。
【００３５】
さて、出力制御信号１１０５がＨレベルにアサートされたサイクルの次のサイクルでは、マスク回路１０２は、遅延回路１０３によって遅延された１サイクル前の出力制御信号１１０６がＨレベルであることより、遅延回路１０８で１サイクル遅延された最初のデータ１１０７を出力する。そして、この最初のデータ１１０７が、３ステート送信回路１０１を介してバス１のデータバス１１０８に出力される。以降のサイクルにおいて、同様に、順次、各データ１１０７がマスク回路１０２から出力され、３ステート送信回路１０１を介してバス１のデータバス１１０８に出力される。
【００３６】
そして、全て（図３に示す例では４個）のデータ１１０７をバス１のデータバス１１０８に出力し終えたところで、出力制御信号１１０５はＬレベルに戻り、これにより、３ステート送信回路１０１は高インピーダンス状態に戻る。
【００３７】
この結果、バス１上のデータバス１１０８には、Ｌレベルが出力された後に、本来のデータ１１０７が連続して出力されることになる。すなわち、データバス１１０８上には、時系列上、先頭にＬレベルの信号が付加されたデータ列が出力されることになる。以下、このデータ列の先頭に付加したＬレベルの期間をプリアンブルと呼ぶ。
【００３８】
次に、受信側のモジュール２における送受信部２１の動作について説明する。
【００３９】
受信回路３０２がバス１のコマンドバス１１１２から受信したコマンドは、入出力制御部４０に送信される。また、受信回路３０１の出力１１０９として、受信回路３０１がバス１のデータバス１１０８から受信したデータが入出力制御部４０に出力される。入出力制御部４０では、コマンドを受け取ったサイクルの次の次（２つ後）のサイクルからのデータを、有効データとして、主機能部２０に送信する。これにより、プリアンブルを除いた本来のデータのみを主機能部２０に引き渡す。
【００４０】
以上、本発明の第１実施形態について説明した。
【００４１】
本実施形態によれば、図３に示すように、最初の受信データについて生じる遷移時間ｔｒ１に起因する受信回路３０１での遅延時間ｔｄ１の増大による、出力データのパルス幅ｔｗ１の短期化は、プリアンブルに対するものとなる。つまり、本来のデータについては生じない。したがって、その分、データ転送周期を短くでき、データ転送を効率化することが可能となる。
【００４２】
なお、本実施形態では、あるモジュール２から他のモジュール２へ、ライトコマンドと当該ライトコマンドによって書き込むデータとを転送する場合を例にとり説明したが、コマンド発行元がデータ転送先となるような場合、すなわち、あるモジュール２から他のモジュール２へリードコマンドを発行し、他のモジュール２からあるモジュール２へデータを転送する場合、受信側のモジュール２の送受信部２１の入出力制御部４０は、自モジュール２がコマンドを発行したサイクルの次の次（２つ後）のサイクルからのデータを、有効データとして、主機能部２０に送信することになる。
【００４３】
また、本実施形態では、プリアンブルをＬレベル固定の信号としたが、これはＨレベル固定の信号としてもよい。あるいは、ＬレベルおよびＨレベルのいずれかをとる信号としてもよい。また、プリアンブルの期間をデータ転送サイクルと同じ期間としたが、両者は異なっていてもよい。
【００４４】
次に、本発明の第２実施形態について説明する。
【００４５】
本実施形態は、図１に示した第１実施形態のバスシステムにおいて、ストローブ信号を用いてデータ転送を行うようにしたものである。なお、この場合、バス１はデータバスやコマンドバスの他にストローブ信号バスを持つことになる。
【００４６】
図４に、この場合の各モジュール２の送受信部２１の構成を示す。
【００４７】
図示するように、送受信部２１は、入出力制御部８０と、送信部９０と、受信部９１と、を有する。送信部９０は、３ステート送信回路２０４、２０５と、マスク回路２０３と、遅延回路２０１、２０２とを有する。また、受信部９１は、受信回路２０６、２０７と、ラッチ回路２０８とを有する。なお、ここでは、説明の明瞭化のため、データバス１２１０を１ビット幅として示しているが、当然のことながら、データバス１２１０は複数ビット幅であってもよい。また、コマンドバスに関する処理を行う構成ついては、上記の第１実施形態と略同様であるので、図示を省略している。
【００４８】
以下、上記の第１実施形態と同様、あるモジュール２から他のモジュール２へ、ライトコマンドと当該ライトコマンドによって書き込むデータとを転送する場合を例にとり、送受信部２１の動作を説明する。この場合に送受信部２１で送受される信号のタイミングチャートを、図５に示す。
【００４９】
まず、送信側のモジュール２における送受信部２１の動作について説明する。
【００５０】
データバス１２１０上で１つのデータを転送する周期の長さをＴｗとして説明すると、図５に示すように、入出力制御部８０は、主機能部２０からバス１へのデータ送信を行う場合、まず、出力制御信号１２０２をＨレベルにアサートし、その後、時間Ｔｗ/２を経過したならば、周期Ｔｗでデータ１２０４を連続して出力する。また、これと並行して、周期２Ｔｗでデューティ比１：１のストローブ１２０１を、最後のデータ１２０４の出力完了まで出力する。そして、最後のデータ１２０４の出力完了と同時に、出力制御信号１２０２をＬレベルに戻す。
【００５１】
送信部９０では、出力制御信号１２０２がＨレベルにアサートされると、３ステート送信回路２０４が出力状態となり、遅延回路２０１により時間Ｔｗ/２だけ遅延されたストローブ信号１２０１が、バス１のストローブバス１２０８に出力される。
【００５２】
また、出力制御信号１２０２がＨレベルにアサートされると、３ステート送信回路２０５も出力状態となる。この後、時間Ｔｗ/２を経過するまで、マスク回路２０３は、遅延回路２０２により時間Ｔｗ/２だけ遅延された出力制御信号１２０３がＬレベルであることより、Ｌレベルを出力する。そして、このＬレベルが３ステート送信回路２０５からバス１のデータバス１２１０に出力される。３ステート送信回路２０５が出力状態となった後、時間Ｔｗ/２を経過してからは、遅延回路２０２によりＴｗ/２時間遅延された出力制御信号１２０３がＨレベルとなることより、マスク回路２０３は、順次連続して入力するデータ１２０４をそのまま出力する。そして、これらのデータ１２０４が、３ステート送信回路２０５を介して、バス１のデータバス１２１０へ順次出力される。
【００５３】
そして、全て（図５に示す例では４個）のデータ１２０４をバス１のデータバス１２１０に出力し終えたところで、出力制御信号１２０２はＬレベルに戻る。これにより、３ステート送信回路２０４、２０５は、高インピーダンス状態に戻る。
【００５４】
この結果、バス１のデータバス１２１０には、時間Ｔｗ/２だけＬレベルが出力された後に、本来のデータが周期Ｔｗで連続して出力されることになる。すなわち、データバス１２１０には、時系列上、先頭にＬレベルのプリアンブルが付加されたデータ列が出力されることになる。また、同様に、時間ＴｗだけＬレベルが出力された後にＨレベルとなる、周期２Ｔｗでデューティ比１：１のストローブ信号１２１０がバス１のストローブバス１２０８に出力されることになる。すなわち、ストローブバス１２０８には、データ周期にあわせてＨレベルとＬレベルとが切り替わるストロープ信号１２０１が出力される。
【００５５】
次に、受信側のモジュール２における送受信部２１の動作について説明する。
【００５６】
受信回路２０６がバス１のストローブバス１２０８から受信したストローブ信号は、入出力制御部８０とラッチ回路２０８とに出力される。また、受信回路２０７がバス１のデータバス１２１０から受信したデータは、ラッチ回路２０８に出力される。ラッチ回路２０８は、受信回路２０６から受け取ったストローブ信号の立ち上がりと立ち下がり、すなわち、ＨレベルとＬレベルとの切り替わり点において、受信回路２０７から入力するデータをラッチし、この出力１２０６を入出力制御部８０に渡す。
【００５７】
入出力制御部８０では、ラッチ回路２０８から受け取ったデータを、受信回路２０６から受け取ったストローブ信号を利用して取り込み、主機能部２０に引き渡す。
【００５８】
以上、本発明の第２実施形態について説明した。
【００５９】
本実施形態において、上記の第１実施形態と同様、図５に示すように、最初の受信データについて生じる遷移時間に起因する受信回路２０７での遅延時間の増大による、出力データのパルス幅の短期化は、プリアンブルに対するものとなる。つまり、本来のデータについては生じない。したがって、その分、データ転送周期を短くでき、データ転送を効率化することが可能となる。
【００６０】
なお、本実施形態では、ストローブ信号の立ち上がりおよび立ち下がりの双方に同期して、受信側でデータをラッチする場合について説明したが、ストローブ信号の立ち上がりおよび立ち下がりの一方にのみ同期して、受信側でデータを取り込む場合にも、ストローブ信号の周期をＴｗ/２とすることにより、同様に適用することができる。
【００６１】
また、本実施形態では、送信側で、データに対してストローブ信号を時間Ｔｗ/２だけ遅延させたが、その代わりに、受信側でストローブ信号を時間Ｔｗ/２だけ遅延させ、遅延させたストローブ信号に同期してデータを取り込むようにしてもよい。
【００６２】
次に、本発明の第３実施形態について説明する。
【００６３】
本実施形態は、上記の第１実施形態において、送受信部２１の構成を変更したものである。
【００６４】
図６に、本実施形態における送受信部２１の構成を示す。
【００６５】
図示するように、本実施形態の送受信部２１は、入出力制御部５０と、送信部６０と、受信部７０とを有する。送信部６０は、３ステート送信回路１０１、１０９と、プリセット機能付Ｄフリップフロップ６０１〜６０４、６１１とを有する。このプリセット機能付Ｄフリップフロップ６０１〜６０４、６１１は、データ入力端子Ｄのデータを保持するだけではなく、プリセット端子Ｐによって任意のデータをセットすることが可能である。また、受信部７０は、受信回路３０１、３０２と、Ｄフリップフロップ９０１〜９０４とを有する。
【００６６】
以下、第１実施形態と同様に、あるモジュール２から他モジュール２へ、ライトコマンドと当該ライトコマンドによって書き込むデータとを転送する場合を例にとり、送受信部２１の動作を説明する。
【００６７】
まず、送信側のモジュール２における送受信部２１の動作について説明する。
【００６８】
主機能部２０からのデータ送信の要求が発生すると、入出力制御部５０は、コマンド１１１１の出力とコマンド出力制御信号１１１０のアサートを行うサイクルを実行した後に、プリセット信号１６１１を出力すると共に４ビット幅のデータ１６００をパラレルに出力するサイクルを実行する。また、データ１６００を出力したサイクルとその後の４サイクルの計５サイクル期間中、出力制御信号１６０５をＨレベルとする。
【００６９】
送信部６０において、プリセット信号１６１１が出力されると、プリセット機能付Ｄフリップフロップ６１１には固定データ１６１８が、また、プリセット機能付Ｄフリップフロップ６０１〜６０４には、４ビット幅のデータ１６００の各ビットが、それぞれセットされる。このようなプリセットサイクルの後、プリセット機能付Ｄフリップフロップ６０１〜６０４、６１１にセットされたデータは、サイクルを規定するクロック信号１６１２に同期して、プリセット機能付Ｄフリップフロップ６０２〜６０４、６１１のそれぞれが入力端子Ｄのデータを受け入れていくことにより、プリセット機能付Ｄフリップフロップ６１１の方向に順次シフトし、最終的に、３ステート送信回路１０１に入力する。そして、この期間、出力制御信号１６０５によってデータ出力状態となっている３ステート送信回路１０１から、バス１のデータバス１１０８へ出力される。
【００７０】
次に、受信側のモジュール２における送受信部２１の動作について説明する。
【００７１】
受信回路３０２がバス１のコマンドバス１１１２から受信したコマンドは、入出力制御部５０に送信される。一方、受信回路３０１がバス１のデータバス１１０８から受信したデータは、Ｄフリップフロップ９０１に格納された後、順次、クロック信号１６１２に同期して、Ｄフリップフロップ９０２〜９０４へとシフトしていく。入出力制御部５０は、コマンド受領サイクルの６サイクル後のサイクルで、Ｄフリップフロップ９０１〜９０４からパラレルに４ビットのデータを読み出し、これを有効データ１６１０として、主機能部２０に送信することにより、プリアンブルを除いた本来のデータのみを主機能部２０に引き渡す。
【００７２】
以上、本発明の第３実施形態について説明した。
【００７３】
本実施形態においても上記の第１実施形態と同様の効果を得ることができる。
【００７４】
次に、本発明の第４実施形態について説明する。
【００７５】
図７に、本実施形態が適用されたバスシステムの概略構成を示す。
【００７６】
図示するように、本実施形態のバスシステムは、上記の第１実施形態において、少なくとも１つのモジュール２をバス１に直接接続し、その他のモジュール２を方向性結合器３を介してバス１に非接触で接続したものである。
【００７７】
図８に、送受信部２１の概略構成を示す。
【００７８】
図示するように、送受信部２１は、上記の第１実施形態の送受信部２１と略同様の構成を有している。ただし、データの受信回路として受信回路３０１に代えてヒステリシス特性付受信回路３１０を用いている点、および、ヒステリシス特性付受信回路３１０のリセットを行うデコード回路３２０を備えている点が、第１実施形態の送受信部２１と異なる。
【００７９】
以下、上記の第１実施形態と同様、あるモジュール２から他のモジュール２へ、ライトコマンドと当該ライトコマンドによって書き込むデータとを転送する場合を例にとり、送受信部２１の動作を説明する。この場合に送受信部２１で送受される信号のタイミングチャートを、図９に示す。
【００８０】
この場合の送受信部２１の動作は、デコード回路３２０によるヒステリシス特性付受信回路３１０のリセットを除き、上記の第１実施形態と同様である。
【００８１】
すなわち、送信側のモジュール２の送受信部２１において、送信部１０は、バス１のコマンドバス１３１１にコマンドを送信したサイクルの次のサイクルで、バス１のデータバス１３１０にプリアンブルを送信し、その後のサイクルで、データバス１３１０にデータを送信する。
【００８２】
このデータバス１３１０に出力されたプリアンブルを含むデータは、方向性結合器３を介して、受信側のモジュール２の送受信部２１に渡される。受信側のモジュール２の送受信部２１に接続されたデータバス１３１０において、このプリアンブルを含むデータは、図９に示すように、プリアンブルの始まり時点を示す比較的小さな微分パルスと、直前のプリアンブルと値が異なる第１番目のデータの始まり時点を示す比較的大きな微分パルスと、直前のデータと値が異なる第２番目以降のデータの始まり時点を示す比較的大きな微分パルスとが、順次伝送されることになる。
【００８３】
すなわち、第１番目のデータの値が直前のプリアンブルの値と同じ場合、微分パルスは生じない。そこで、本実施形態では、第１番目のデータが直前のプリアンブルと同じ値の場合には、微分パルスが生じなくても、ヒステリシス特性付受信回路３１０が直前のプリアンブルと同じ値を出力するようにしている。
【００８４】
具体的には、プリアンブル期間中に、デコード回路３２０によりヒステリシス特性付受信回路３１０をリセットし、プリアンブルと同じ値を、ヒステリシス特性付受信回路３１０にセットする。つまり、デコード回路３２０は、受信回路３０２がコマンド１３１１を受信したならば、これを検出してリセット信号１３０４を出力することにより、ヒステリシス特性付受信回路３１０をリセットし、プリアンブルと同じ値、すなわち、Ｌレベルを、ヒステリシス特性付受信回路３１０にセットする。
【００８５】
これにより、ヒステリシス特性付受信回路３１０は正しくデータを出力することができる。すなわち、第１番目のデータがＬレベルであれば微分パルスは生じないので、セットされたＬレベルをそのまま出力し、第１番目のデータがＨレベルであれば、これによって生じた比較的大きな微分パルスに従ってＨレベルを出力する。
【００８６】
ここで、このようなリセットが可能なヒステリシス特性付受信回路３１０の構成例を図１０に示す。
【００８７】
図において、ＰチャネルＭＯＳトランジスタ５０１〜５０４と、ＮチャネルＭＯＳトランジスタ５０５〜５０７とは、カレントミラー回路を構成している。この回路は、受信した微分パルスに応じて、出力データを切り替えるヒステリシス特性を持っている。
【００８８】
ここで、本実施形態では、このような回路のリセットのため、ＰチャネルＭＯＳトランジスタ５１１、ＮチャネルＭＯＳトランジスタ５１２、および、反転回路５１３を設けている。
【００８９】
リセット信号１３０４がＨレベルになると、ＰチャネルＭＯＳトランジスタ５１１およびＮチャネルＭＯＳトランジスタ５１２はオン状態になり、ＮチャネルＭＯＳトランジスタ５０６がＨレベルからＬレベルへのデータ変化に対応する微分パルスを受信した場合と同じ状態に遷移し、この後、リセット信号１３０４をＬレベルに戻しても、ＮチャネルＭＯＳトランジスタ５０６がＬレベルからＨレベルへのデータ変化に対応する微分パルスを受信しない限り、受信回路出力信号１３０５はリセット時のレベルを維持する。
【００９０】
ところで、図１０に示した、カレントミラー回路を利用したヒステリシス特性付受信回路３１０では、プリアンブルの始めの時点で生じる比較的小さな微分パルスが、以降の動作に悪影響を与える場合がある。そこで、リセットは、第１番目のデータに対する微分パルス発生以前の、プリアンブルの始めの時点で生じる比較的小さな微分パルスをマスクする期間、あるいは、この微分パルスの発生後に行うようにするのがよい。
【００９１】
以上、本発明の第４実施形態について説明した。
【００９２】
本実施形態によれば、ヒステリシス特性付受信回路３１０は、ＬレベルからＨレベルまたはＨレベルからＬレベルへの比較的大きな変化に応じた大きな微分パルスに対応すれば足りるので、ヒステリシス特性付受信回路３１０を中間レベルからＨレベルまたはＬレベルへの比較的小さな変化に応じて小さな微分パルスに対応するように構成する場合に比べ、ノイズマージンは大きくなり、その分データ転送周期を短期化して、データ転送を効率化することが可能となる。
【００９３】
なお、本実施形態では、プリアンブルをＬレベル固定の信号としたが、これはＨレベル固定の信号としてもよい。ただし、この場合には、リセットに応じて、ヒステリシス特性付受信回路３１０にＨレベルがセットされるようにする。
【００９４】
また、本実施形態では、あるモジュール２から他のモジュール２へ、ライトコマンドと当該ライトコマンドによって書き込むデータとを転送する場合を例にとり説明したが、コマンド発行元がデータ転送先となるような場合、すなわち、あるモジュール２から他のモジュール２へリードコマンドを発行し、他のモジュール２からあるモジュール２へデータの転送する場合にも適用できる。この場合、受信側のモジュール２の入出力制御部４０は、自モジュール２がコマンドを発行したサイクルの次の次（２つ後）のサイクルからのデータを、有効データとして、主機能部２０に送信することになる。また、この場合、デコード回路３２０は、自モジュール２からのコマンド発行を検出し、ヒステリシス特性付受信回路３１０をリセットすることになる。
【００９５】
また、本実施形態は、上記の第２実施形態と同様、ストローブ信号を用いてデータを転送する場合にも適用できる。
【００９６】
以上、本発明の各実施形態について説明した。
【００９７】
本発明は上記の各実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
【００９８】
例えば、上記の各実施形態では本発明をデータの転送に適用した場合を例にとり説明したが、本発明のプリアンブルを用いた転送は、コマンドやアドレス等の任意の情報の転送に適用することができる。また、バス上の転送のみならず、１対１で接続されている２モジュール間の転送にも同様に適用することができる。さらに、上記の各実施形態に示すバスシステムは、アドレスバスや制御信号線を含むバスにも適用できる。
【００９９】
ところで、上記の各実施形態で示したバスシステムは、例えば図１１に示すような、電子計算機に適用することができる。
【０１００】
この電子計算機では、ＣＰＵとコントローラ７０２は、プロセッサバス７５０によって接続されている。また、ハードディスクやネットワーク装置等の入出力装置とコントローラ７０２は、入出力バス７６０によって接続されている。さらに、メモリチップ７０４とコントローラ７０２は、メモリバス７００によって接続されている。
【０１０１】
このような電子計算機において、コントローラ７０２とメモリチップ７０４を、上記の各実施形態におけるモジュール２とし、メモリバス７００を上記の各実施形態におけるバス１とすることにより、メモリバス７００を高速化し、電子計算機の性能向上を図ることが可能となる。また、同様に、プロセッサバス７５０や入出力バス７６０を上記の各実施形態におけるバス１とし、このバス１を用いてデータ転送を行うＣＰＵやコントローラ７０２や入出力装置を、上記の各実施形態におけるモジュール２とすることにより、プロセッサバス７５０や入出力バス７６０を高速化し、電子計算機の性能向上を図ることが可能となる。
【０１０２】
なお、このような電子計算機における各部の配置は、例えば図１２に示すようにすればよい。
【０１０３】
図中、符号７０１はメイン基板であり、ＣＰＵ等の集積回路が設けられている。符号７０２はメモリコントローラであり、ＣＰＵ、メモリおよび入出力装置の制御を行うための集積回路である。符号７０３はメモリモジュールであり、メモリチップ７０４が設けられている。メモリモジュール７０３は、ソケット７０５を介してメイン基板７０１と接続されている。メモリチップ７０４とコントローラ７０２は、メモリバス７００によって接続されている。
【０１０４】
【発明の効果】
以上のように本発明によれば、効率的なデータ転送を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１実施形態が適用されたバスシステムの概略構成を示す図である。
【図２】本発明の第１実施形態に用いる送受信部２１の概略構成を示す図である。
【図３】本発明の第１実施形態に用いる送受信部２１で送受される信号のタイミングを示す図である。
【図４】本発明の第２実施形態に用いる送受信部２１の概略構成を示す図である。
【図５】本発明の第２実施形態に用いる送受信部２１で送受される信号のタイミングを示す図である。
【図６】本発明の第３実施形態に用いる送受信部２１の概略構成を示す図である。
【図７】本発明の第４実施形態が適用されたバスシステムの概略構成を示す図である。
【図８】本発明の第４実施形態に用いる送受信部２１の概略構成を示す図である。
【図９】本発明の第４実施形態に用いる送受信部２１で送受される信号のタイミングを示す図である。
【図１０】本発明の第４の実施形態に用いるヒステリシス特性付受信回路３１０の概略構成を示す図である。
【図１１】本発明の各実施形態を適用可能な電子計算機の構成図である。
【図１２】図１１に示す電子計算機を構成する各部の配置を説明するための図である。
【図１３】従来のバスシステムの構成を示す図である。
【図１４】従来のバスシステムの構成を示す図である。
【図１５】従来のバスシステムで送受される信号のタイミングを示す図である。
【図１６】従来の受信回路の遅延特性を示す図である。
【図１７】従来のバスシステムで送受される信号のタイミングを示す図である。
【符号の説明】
１…バス、  ２…モジュール、  １０、６０、９０…送信部、  ２０…主機能部、  ２１…送受信部、  ３０、７０、９１…受信部、  ４０、５０、８０…入出力制御部、  １０１、１０９、２０４、２０５…３ステート送信回路、  １０２、１２２、２０３…マスク回路、  １０３、１０８、２０１、２０２…遅延回路、  ２０６、２０７、３０１、３０２…受信回路、３１０…ヒステリシス特性付受信回路、  ３２０…デコード回路、  ６０１〜６０４、６１１…プリセット機能付Ｄフリップフロップ、  ９０１〜９０４…Ｄフリップフロップ
【図１】
0003859943.tif 000002
【図２】
0003859943.tif 000003
【図３】
0003859943.tif 000004
【図４】
0003859943.tif 000005
【図５】
0003859943.tif 000006
【図６】
0003859943.tif 000007
【図７】
0003859943.tif 000008
【図８】
0003859943.tif 000009
【図９】
0003859943.tif 000010
【図１０】
0003859943.tif 000011
【図１１】
0003859943.tif 000012
【図１２】
0003859943.tif 000013
【図１３】
0003859943.tif 000014
【図１４】
0003859943.tif 000015
【図１５】
0003859943.tif 000016
【図１６】
0003859943.tif 000017
【図１７】
0003859943.tif 000018