(57)【要約】本発明に係るＤＡコンバータは、‘２ｍ’個の直列接続された抵抗部材と、これらの抵抗部材それぞれを共通出力端に接続する‘２ｍ’個のスイッチング部材とからなるユニットとして、基準電圧に対して‘ｎ’個直列に接続してユニット集合体を構成し、このユニット集合体における選択された一のユニットの共通出力端を切換スイッチング部材によって出力線に接続するとともに、ユニット集合体内の各ユニット間で相互に対応する配列位置にある‘ｎ’個のスイッチング部材を共通の制御信号によって一括して閉成することによって、制御信号の線数を抑制し、回路規模の縮小をはかる。
2002080371.tif 000002
【特許請求の範囲】
【請求項１】
直列接続された‘２ｍ’個（ただし、ｍは自然数）のほぼ同一抵抗値からなる抵抗部材、及び該各抵抗部材に対応させて設けられ、それぞれ一側が対応する抵抗部材端に接続された‘２ｍ’個のスイッチング部材を有するユニットと、
該ユニット毎に対応させて設けられ、該ユニットの‘２ｍ’個のスイッチング部材の他側が共通して接続される出力端と、
該ユニットを‘ｎ’個（ただし、ｎは自然数）直列に接続して構成され、その一側が基準電圧に接続されるユニット集合体と、
該ユニット集合体における選択された一のユニットに対応する出力端を出力線に対して接続する切換スイッチング部材と、
を備え、
前記ユニット毎に設けられている前記‘２ｍ’個のスイッチング部材のうち、前記ユニット集合体内の各ユニット間で相互に対応する配列位置にある‘ｎ’個の前記スイッチング部材は、共通の制御信号によって一括して閉成されることを特徴とするＤＡコンバータ。
【請求項２】
前記ユニットの直列接続された‘２ｍ’の抵抗部材は、‘ｍ’個ずつ往路、復路に分けて配列されていることを特徴とする請求項１記載のＤＡコンバータ。
【請求項３】
基準電圧に対して直列接続された‘２×２ｍｎ’個（ただし、ｍ及びｎは自然数）のほぼ同一抵抗値を有する抵抗部材と、
該各抵抗部材に対応させて設けられ、それぞれ一側が対応する抵抗部材端に接続された‘２×２ｍｎ’個のスイッチング部材と、
前記‘２×２ｍｎ’個の抵抗部材を、直列接続された‘２ｍ’個の抵抗部材毎に分けて構成される‘２ｎ’個のユニットと、
該ユニット毎に対応させて設けられ、該ユニットの‘２ｍ’個の抵抗部材に対応させて設けられた‘２ｍ’個の前記スイッチング部材の他側が共通して接続される出力端と、
該‘２ｎ’個の出力端に対応させて‘２ｎ’個設けられ、該出力端を２本の出力線に対して接続制御する切換スイッチング部材と、
前記‘２×２ｍｎ’個の直列接続された抵抗部材、該抵抗部材に対応して設けられた‘２×２ｍｎ’個のスイッチング部材、及び‘２ｎ’個の切換スイッチング部材を、前記抵抗部材の接続方向の一方側から数えて‘２ｍｎ’番目と‘２ｍｎ＋１’番目の抵抗部材間を通る仮想線を境界として２グループに分割し、
前記‘２×２ｍｎ’個のスイッチング部材は、各グループ内では、‘２ｍ−１’個おきに配置されたスイッチング部材同士が同一の開閉制御信号によって開閉制御されるとともに、各グループ間では、前記仮想線を中心に対称位置関係に配置された一対の抵抗部材に対応するスイッチング部材同士が同一の開閉制御信号によって開閉制御され、
前記‘２ｎ’個の切換スイッチング部材は、接続制御信号によって選択される前記仮想線を中心として対称位置に配置された一対の前記ユニットに対応する前記出力端についてのみ、一方の出力端を前記２本の出力線のうちの一方に対して接続制御し、他方の出力端を前記２本の出力線のうちの他方に対して接続制御する
ことを特徴とするＤＡコンバータ。
【請求項４】
前記‘２×２ｍｎ’個の直列接続された抵抗部材は、‘ｍ’行‘２×２ｎ’列にマトリックス配列されていることを特徴とする請求項３記載のＤＡコンバータ。
【請求項５】
前記‘２×２ｍｎ’個のスイッチング部材は、前記抵抗部材の接続方向に隣り合う該スイッチング部材間の電圧降下がほぼ一定値となるように、それぞれ対応する抵抗部材端に接続されていることを特徴とする請求項３記載のＤＡコンバータ。
【請求項６】
前記‘２ｎ’個のユニットに分けられ、直列接続された‘２ｍ’個の抵抗部材は、さらに‘ｍ’個ずつ往路側と復路側とに分けられ、‘ｍ’行‘２’列にマトリックス配列されていることを特徴とする請求項３記載のＤＡコンバータ。
【請求項７】
前記直列接続された‘２ｍ’個の抵抗部材が‘ｍ’行‘２’列に配列されているユニットは、
接続端対２つと、
該各接続端対の間に設けられた抵抗部材２つと、
該各抵抗部材の一方端に接続されたスイッチング部材２つと、
該スイッチング部材を介して前記接続端対の一方の接続端と接続される検出端１つとを有する抵抗セルを‘ｍ’個接続して構成されることを特徴とする請求項６記載のＤＡコンバータ。
【請求項８】
前記切換スイッチング部材は、１入力３出力のマルチプレクサによって構成され、該マルチプレクサの第１出力及び第２出力は２本の出力線にそれぞれ接続され、第３出力は２本の出力線いずれにも接続されない無効出力になっていることを特徴とする請求項３記載のＤＡコンバータ。
【請求項９】
前記仮想線を中心として２グループに分割された‘２ｍｎ’個の直列接続された抵抗部材は、それぞれ‘ｍ’行‘２ｎ’列に配列されていることを特徴とする請求項３記載のＤＡコンバータ。
【請求項１０】
前記‘２×２ｍｎ’個のスイッチング部材は、直列接続された‘２ｍ’個の抵抗部材のユニット毎に一のスイッチング部材のみが択一的に閉成されることを特徴とする請求項３記載のＤＡコンバータ。
【請求項１１】
前記開閉制御信号及び接続制御信号は、デジタル信号を変換して供給され、前記２本の出力線間の電位差をもってアナログ出力を生成することを特徴とする請求項３記載のＤＡコンバータ。
【請求項１２】
前記‘２×２ｍｎ’個のスイッチング部材の開閉を制御する開閉制御信号の信号線数は‘２ｍ’であり、前記‘２ｎ’個の切換スイッチング部材の接続を制御する接続制御信号の信号線数は‘２ｎ’であることを特徴とする請求項３記載のＤＡコンバータ。
【請求項１３】
前記‘２×２ｍｎ’個のスイッチング部材の開閉を制御する開閉制御信号の信号線数‘２ｍ’は、デジタル信号の所定下位ビットの出力数によって規定され、‘２ｎ’個の切換スイッチング部材の接続を制御する接続制御信号の信号線数は、デジタル信号の所定上位ビットの出力数によって規定されることを特徴とする請求項１２記載のＤＡコンバータ。
【請求項１４】
前記抵抗部材、スイッチング部材、出力端、及び切換スイッチング部材を有する抵抗アレイには、バイパス抵抗が設けられていることを特徴とする請求項３記載のＤＡコンバータ。
【発明の詳細な説明】
技術分野
本発明は、デジタル信号をアナログ信号に変換するＤＡコンバータに係り、特に差動出力抵抗分圧型のＤＡコンバータに関する。
背景技術
この種のＤＡコンバータは多数の抵抗を直列接続するとともに、各抵抗の出力電圧をスイッチを介して出力に接続し、デジタル信号に呼応してスイッチを開閉することにより、デジタル信号が表すバイナリデータに対応した大きさのアナログ信号を生成する。このスイッチの個数は、アナログ信号のレベル数に対応し、分解能を高めるに従って増大する。そのため、ＤＡコンバータの集積回路化をはかる場合には、集積回路におけるレイアウト面積の増大という問題が生じた。そして、近年移動体通信の普及が顕著であるが、移動体通信のための携帯端末ではその小型化の要求が高く、集積回路内の回路規模縮小の要求は高い。
さらに従来のＤＡコンバータは充分な応答速度が得られなかった。すなわち従来の差動出力抵抗分圧型のＤＡコンバータは、回路規模が大であり、応答速度が低いという問題を有していた。
本発明はこのような従来の問題点を解消すべく創案されたもので、回路規模が小の差動出力抵抗分圧型のＤＡコンバータを提供することを目的とする。さらに本発明は応答速度が高い差動出力抵抗分圧型のＤＡコンバータを提供することを目的とする。
発明の開示
本発明に係るＤＡコンバータは、直列接続された‘２ｍ’個（ただし、ｍは自然数）のほぼ同一抵抗値からなる抵抗部材、及びこの各抵抗部材に対応させて設けられ、それぞれ一側が対応する抵抗部材端に接続された‘２ｍ’個のスイッチング部材を有するユニットと、ユニット毎に対応させて設けられ、ユニットの‘２ｍ’個のスイッチング部材の他側が共通して接続される出力端と、このユニットを‘ｎ’個（ただし、ｎは自然数）直列に接続して構成され、その一側が基準電圧に接続されるユニット集合体と、このユニット集合体における選択された一のユニットに対応する出力端を出力線に対して接続する切換スイッチング部材とを備え、ユニット毎に設けられている‘２ｍ’個のスイッチング部材のうち、ユニット集合体内の各ユニット間で相互に対応する配列位置にある‘ｎ’個の前記スイッチング部材は、共通の制御信号によって一括して閉成されることを特徴とする。
そして、このユニットの直列接続された‘２ｍ’の抵抗部材は、‘ｍ’個ずつ往路、復路に分けて配列されていることを特徴とする。
これにより、本発明に係るＤＡコンバータは、スイッチング部材の開閉と切換スイッチング部材の切換えとの組合せとで、制御信号の共通化による制御信号の線数の抑制がはかれ、回路規模の縮小をはかることができる。
また、本発明に係るＤＡコンバータは、基準電圧に対して直列接続された‘２×２ｍｎ’個（ただし、ｍ及びｎは自然数）のほぼ同一抵抗値を有する抵抗部材と、この各抵抗部材に対応させて設けられ、それぞれ一側が対応する抵抗部材端に接続された‘２×２ｍｎ’個のスイッチング部材と、この‘２×２ｍｎ’個の抵抗部材を、直列接続された‘２ｍ’個の抵抗部材毎に分けて構成される‘２ｎ’個のユニットと、このユニット毎に対応させて設けられ、ユニットの‘２ｍ’個の抵抗部材に対応させて設けられた‘２ｍ’個の前記スイッチング部材の他側が共通して接続される出力端と、この‘２ｎ’個の出力端に対応させて‘２ｎ’個設けられ、出力端を２本の出力線に対して接続制御する切換スイッチング部材と、前記‘２×２ｍｎ’個の直列接続された抵抗部材、該抵抗部材に対応して設けられた‘２×２ｍｎ’個のスイッチング部材、及び‘２ｎ’個の切換スイッチング部材を、抵抗部材の接続方向の一方側から数えて‘２ｍｎ’番目と‘２ｍｎ＋１’番目の抵抗部材間を通る仮想線を境界として２グループに分割し、前記‘２×２ｍｎ’個のスイッチング部材は、各グループ内では、‘２ｍ−１’個おきに配置されたスイッチング部材同士が同一の開閉制御信号によって開閉制御されるとともに、各グループ間では、前記仮想線を中心に対称位置関係に配置された一対の抵抗部材に対応するスイッチング部材同士が同一の開閉制御信号によって開閉制御され、前記‘２ｎ’個の切換スイッチング部材は、接続制御信号によって選択される前記仮想線を中心として対称位置に配置された一対の前記ユニットに対応する前記出力端についてのみ、一方の出力端を前記２本の出力線のうちの一方に対して接続制御し、他方の出力端を前記２本の出力線のうちの他方に対して接続制御することを特徴とする。
これらにより、本発明に係るＤＡコンバータは、スイッチング部材の開閉と切換スイッチング部材の切換えとの組合せと、さらなるスイッチング部材の制御信号の共通化によって、スイッチング部材の制御信号の線数を抑えて回路規模の縮小をはかり、分解能が高いＤＡ変換を応答速度の向上をはかって行うことができる。
また、本発明に係るＤＡコンバータは、前記‘２×２ｍｎ’個の直列接続された抵抗部材は、‘ｍ’行‘２×２ｎ’列にマトリックス配列されていることを特徴とする。
また、本発明に係るＤＡコンバータは、前記‘２×２ｍｎ’個のスイッチング部材は、前記抵抗部材の接続方向に隣り合う該スイッチング部材間の電圧降下がほぼ一定値となるように、それぞれ対応する抵抗部材端に接続されていることを特徴とする。
また、本発明に係るＤＡコンバータは、ユニットにおける、直列接続された‘２ｍ’個の抵抗部材は、さらに‘ｍ’個ずつ往路側と復路側とに分けられ、‘ｍ’行‘２’列にマトリックス配列されていることを特徴とする。
そして、前記直列接続された‘２ｍ’個の抵抗部材が‘ｍ’行‘２’列に配列されているユニットは、接続端対２つと、この各接続端対の間に設けられた抵抗部材２つと、この各抵抗部材の一方端に接続されたスイッチング部材２つと、このスイッチング部材を介して前記接続端対の一方の接続端と接続される検出端１つとを有する抵抗セルを‘ｍ’個接続して構成されることを特徴とする。
また、本発明に係るＤＡコンバータは、その切換スイッチング部材は、１入力３出力のマルチプレクサによって構成され、マルチプレクサの第１出力及び第２出力は２本の出力線にそれぞれ接続され、第３出力は２本の出力線いずれにも接続されない無効出力になっていることを特徴とする。
また、本発明に係るＤＡコンバータは、前記仮想線を中心として２グループに分割された‘２ｍｎ’個の直列接続された抵抗部材は、それぞれ‘ｍ’行‘２ｎ’列に配列されていることを特徴とする。
また、本発明に係るＤＡコンバータは、前記‘２×２ｍｎ’個のスイッチング部材は、直列接続された‘２ｍ’個の抵抗部材のユニット毎に一のスイッチング部材のみが択一的に閉成されることを特徴とする。
また、本発明に係るＤＡコンバータは、前記開閉制御信号及び接続制御信号は、デジタル信号を変換して供給され、２本の出力線間の電位差をもってアナログ出力を生成することを特徴とする。
また、本発明に係るＤＡコンバータは、前記‘２×２ｍｎ’個のスイッチング部材の開閉を制御する開閉制御信号の信号線数は‘２ｍ’であり、前記‘２ｎ’個の切換スイッチング部材の接続を制御する接続制御信号の信号線数は‘２ｎ’であることを特徴とする。
そして、本発明に係るＤＡコンバータは、前記‘２×２ｍｎ’個のスイッチング部材の開閉を制御する開閉制御信号の信号線数‘２ｍ’は、デジタル信号の所定下位ビットの出力数によって規定され、‘２ｎ’個の切換スイッチング部材の接続を制御する接続制御信号の信号線数は、デジタル信号の所定上位ビットの出力数によって規定されることを特徴とする。
これらにより、本発明に係るＤＡコンバータは、さらに回路規模の縮小をはかり、応答速度の向上をはかることができ、集積回路化に適する。
また、本発明に係るＤＡコンバータは、前記抵抗部材、スイッチング部材、出力端、及び切換スイッチング部材を有する抵抗アレイには、バイパス抵抗が設けられていることを特徴とする。
これにより、抵抗アレイに使用する各抵抗部材は、寄生抵抗が無視できる程度に大きく設定できるので、寄生抵抗の影響を小さくでき、変換精度の改善がはかれる。
発明を実施するための最良の形態
図１は、本発明の一実施の形態のＤＡコンバータの構成を示すブロック図である。
本実施の形態のＤＡコンバータでは、複数ビットのデジタル信号ＤＩを、デコーダＤＥＣによってコントロール信号ＣＴＬに変換し、このコントロール信号ＣＴＬによって抵抗アレイＲＡＲＹの作動をコントロールする構成となっている。
抵抗アレイＲＡＲＹは、デジタル信号ＤＩの値に対応した大きさのアナログ信号ＤＡＯを生成してバッファＢＵＦに入力し、バッファＢＵＦからインピーダンス変換したアナログ信号ＤＡＯを出力する。
なお、デコーダＤＥＣの設定は、デジタル信号ＤＩと抵抗アレイＲＡＲＹに供給するコントロール信号ＣＴＬの対応関係に応じて定められる。
図２は、本実施の形態の抵抗アレイＲＡＲＹの概略構成を示す回路図である。
抵抗アレイＲＡＲＹは、それぞれ‘ｍ×ｎ’個の抵抗セルＬＣ（ｉ，ｊ），及びＲＣ（ｉ，ｊ）（ただし、ｉ及びｊは整数で、１≦ｉ≦ｍ、１≦ｊ≦ｎ）を備えて構成される。
前記‘ｍ×ｎ’個の抵抗セルＬＣ（ｉ，ｊ），ＲＣ（ｉ，ｊ）は、それぞれ‘ｍ’行‘ｎ’列に２次元配列され、抵抗セルＬＣ（１，１）〜ＬＣ（ｍ，ｎ）からなる抵抗セル行列ＬＣＭ，及び抵抗セルＲＣ（１，１）〜ＲＣ（ｍ，ｎ）からなる抵抗セル行列ＲＣＭを形成する。
さらに、この抵抗セル行列ＬＣＭと抵抗セル行列ＲＣＭとは、抵抗アレイＲＡＲＹにおいて、互いに対応する行同士を整列させて配置され、抵抗アレイＲＡＲＹ全体としては、全ての抵抗セルＬＣ，ＲＣが‘ｍ’行‘２ｎ’列に２次元配列され、行列化されて配置されている。
そのため、抵抗アレイＲＡＲＹでは、抵抗セル行列ＬＣＭの‘ｎ’列目と、抵抗セル行列ＲＣＭの‘１’列目のとの間に、上記‘ｍ’行‘２ｎ’列に配列された全ての抵抗セルＬＣ，ＲＣに関しての、２次元配列上の列中心線Ｘ−Ｘが存在する。
ところで、本実施の形態では、個々の抵抗セルＬＣ（ｉ，ｊ），ＲＣ（ｉ，ｊ）は同一構成からなり、２端子対回路状となっている。
すなわち、各抵抗セルＬＣ（ｉ，ｊ），ＲＣ（ｉ，ｊ）は、外部との接続のために、各セルの軸線方向両側に、電気接続端ａｉ及びｂｉと電気接続端ａｏ及びｂｏとが対となって設けられた構成になっている。
そして、その端子対となっている電気接続端ａｉ−ａｏ間，ｂｉ−ｂｏ間は、ほぼ同一抵抗値を有する抵抗部材Ｒａ，Ｒｂを介して、電気的に接続された構成になっている。
また、各抵抗セルＬＣ（ｉ，ｊ），ＲＣ（ｉ，ｊ）には、この端子対となっている電気接続端ａｉ，ａｏ，ｂｉ，ｂｏに加え、出力を取り出すための出力端ｏｕｐが別途設けられている。
この出力端ｏｕｐは、各端子対ａｉ−ａｏ，ｂｉ−ｂｏとそれぞれスイッチング部材Ｓａ，Ｓｂを介して接続されており、このスイッチング部材Ｓａ，Ｓｂは、抵抗部材Ｒａ，Ｒｂに対応して設けられる。各抵抗セルＬＣ（ｉ，ｊ），ＲＣ（ｉ，ｊ）の具体的構成は、図４にて説明する。
列方向に関して隣り合う抵抗セルＬＣ（ｉ，ｊ）とＬＣ（ｉ＋１，ｊ），又はＲＣ（ｉ，ｊ）とＲＣ（ｉ＋１，ｊ）は、一方の抵抗セルＬＣ（ｉ，ｊ），ＲＣ（ｉ，ｊ）の接続端ａｏ及びｂｏを、他方の抵抗セルＬＣ（ｉ＋１，ｊ）又はＲＣ（ｉ＋１，ｊ）の接続端ａｉ及びｂｉに接続し、電気的に接続されている。
この結果、‘ｍ’行‘ｎ’列の各抵抗セル行列ＬＣＭ，ＲＣＭにおいて、列方向に直線配列された‘ｍ’個の抵抗セルＬＣ（１，ｊ）〜ＬＣ（ｍ，ｊ），ＲＣ（１，ｊ）〜ＲＣ（ｍ，ｊ）は、電気的に直列接続されることになる。
この列方向に直線配列された‘ｍ’個の抵抗セルＬＣ（１，ｊ）〜ＬＣ（ｍ，ｊ），ＲＣ（１，ｊ）〜ＲＣ（ｍ，ｊ）において、列方向の他方端側の抵抗セルＬＣ（ｍ，ｊ），ＲＣ（ｍ，ｊ）は、その接続端ａｏ，ｂｏ同士が電気的に接続されている。
例えば、抵抗セル行列ＬＣＭにおいて、列方向に直線配列された‘ｊ’列の‘ｍ’個の抵抗セルＬＣ（１，ｊ）〜ＬＣ（ｍ，ｊ）において、列方向の他方端側の抵抗セルＬＣ（ｍ，ｊ）の接続端ａｏ，ｂｏ同士が、電気的に互いに接続されている。
これにより、この列方向に直線配列された‘ｍ’個の抵抗セルＬＣ（１，ｊ）〜ＬＣ（ｍ，ｊ）の場合、列方向の一方端側の抵抗セルＬＣ（１，ｊ）の接続端ａｉから入力された電流は、抵抗セルＬＣ（１，ｊ）の接続端ａｏから抵抗セルＬＣ（２，ｊ）の接続端ａｉ、．．．、抵抗セルＬＣ（ｉ，ｊ）の接続端ａｉ，ａｏを通って、．．．、列方向の他方端側の抵抗セルＬＣ（ｍ，ｊ）の接続端ａｉに流れ、抵抗セルＬＣ（ｍ，ｊ）では、その接続端ａｏ，ｂｏ同士が上述したように電気的に接続されているため、今度は、逆にこの抵抗セルＬＣ（ｍ，ｊ）の接続端ｂｉから抵抗セルＬＣ（ｍ−１，ｊ）の接続端ｂｏ、．．．、抵抗セルＬＣ（ｉ，ｊ）の接続端ａｏ，ａｉを通って、．．．、前記一方端側の抵抗セルＬＣ（１，ｊ）の接続端ｂｏに流れ、抵抗セルＬＣ（１，ｊ）の接続端ｂｉから出力される。
したがって、抵抗セル行列ＬＣＭ，ＲＣＭにおいて、それぞれ列方向に直列配列された‘ｍ’個の抵抗セルＬＣ（１，ｊ）〜ＬＣ（ｍ，ｊ），ＲＣ（１，ｊ）〜ＲＣ（ｍ，ｊ）は、‘２ｍ’個のほぼ同一抵抗値を有する抵抗部材Ｒａ及びＲｂが、‘ｍ’個ずつ列方向に往路・復路に分かれて直列接続された抵抗セルユニットＬＣＵ（ｊ），ＲＣＵ（ｊ）を構成する。
また、このｊ列の抵抗セルユニットＬＣＵ（ｊ），ＲＣＵ（ｊ）の列方向の一方端側の抵抗セルＬＣ（１，ｊ），ＲＣ（１，ｊ）の接続端ａｉは、隣列である‘ｊ−１’列の抵抗セルユニットＬＣＵ（ｊ−１），ＲＣＵ（ｊ−１）の列方向の一方端側の抵抗セルＬＣ（１，ｊ−１），ＲＣ（１，ｊ−１）の接続端ｂｉと電気的に接続されている。同様にして、この‘ｊ’列の抵抗セルユニットＬＣＵ（ｊ），ＲＣＵ（ｊ）の抵抗セルＬＣ（１，ｊ），ＲＣ（１，ｊ）の接続端ｂｉは、隣列である‘ｊ＋１’列の抵抗セルユニットＬＣＵ（ｊ＋１），ＲＣＵ（ｊ＋１）の列方向の一方端側の抵抗セルＬＣ（１，ｊ＋１），ＲＣ（１，ｊ＋１）の接続端ａｉと電気的に接続されている。
これにより、各抵抗セル行列ＬＣＭ，ＲＣＭにおいて、その抵抗セルユニットＬＣＵ（１）〜ＬＣＵ（ｎ），ＲＣＵ（１）〜ＲＣＵ（ｎ）も、電気的に直列に接続されていることになる。
この結果、それぞれ‘ｍ’行‘ｎ’列に２次元配列されている各抵抗セル行列ＬＣＭ，ＲＣＭにおいては、‘２ｍ×ｎ’個のほぼ同一抵抗値を有する抵抗部材Ｒａ及びＲｂが直列接続され、‘ｍ’行‘２×ｎ’列で２次元配列されていることになる。
さらに、列中心線Ｘ−Ｘを挟んで行方向に対向配置されている抵抗セルユニットＬＣＵ（ｎ），ＲＣＵ（１）同士も、列方向の一方端側の抵抗セルＬＣ（１，ｎ）の接続端ｂｉと、抵抗セルＲＣ（１，１）の接続端ａｉとが電気的に接続されている。
これにより、抵抗セル行列ＬＣＭ，ＲＣＭ同士も、電気的に直列接続されることとなり、本実施の形態の抵抗アレイＲＡＲＹ上では、ほぼ同一抵抗値を有する抵抗部材Ｒａ及びＲｂが、‘ｍ’行‘２×２ｎ’列に２次元配列され、‘２×２ｍｎ’個のほぼ同一抵抗値を有する抵抗部材が電気的に直列接続されている。
このように、‘２×２ｍｎ’個の抵抗部材Ｒａ及びＲｂが直列接続された抵抗アレイＲＡＲＹでは、直列接続された抵抗部材Ｒａ及びＲｂの始端を構成する抵抗セル行列ＬＣＭの抵抗セルＬＣ（１，１）の接続端ａｉは、第１の基準電圧（高電圧）Ｖｄｄａに接続されている。また、直列接続された抵抗部材Ｒａ及びＲｂの終端を構成する抵抗セル行列ＲＣＭの抵抗セルＲＣ（１，ｎ）の接続端ｂｉは、第２の基準電圧（低電圧、ただし、この場合の低電圧は接地電位も含む）Ｖ０に接続されている。
ところで、各抵抗セルＬＣ，ＲＣにおいては、前述したように、スイッチング部材Ｓａ，Ｓｂが抵抗部材Ｒａ，Ｒｂに対応して設けられ、それぞれスイッチング部材Ｓａ，Ｓｂを介して、対応する抵抗部材Ｒａ，Ｒｂが設けられた端子対ａｉ−ａｏ側，ｂｉ−ｂｏ側が、出力端ｏｕｐに接続されるようになっている。
この出力端ｏｕｐは、例えば本実施の形態の場合、抵抗部材Ｒａ，Ｒｂの出力側（電流流出側）とそれぞれスイッチング部材Ｓａ，Ｓｂを介して接続されている。
その上で、このスイッチＳａ及びＳｂは、前述のデコーダＤＥＣから供給されるコントロール信号ＣＴＬに基づいて、スイッチＳａ又はＳｂの何れか一方が選択的に閉成され、抵抗部材Ｒａ又はＲｂの出力側電圧が、出力端ｏｕｐに取り出せる構成となっている。
そして、各抵抗セルＬＣ（１，ｊ）〜（ｍ，ｊ），ＲＣ（１，ｊ）〜（ｍ，ｊ）の各出力端ｏｕｐは、各抵抗セルユニットＬＣＵ（ｊ），ＲＣＵ（ｊ）毎に統合され、共通の出力線を介して、各抵抗セルユニットＬＣＵ（ｊ），ＲＣＵ（ｊ）毎に対応して設けられている１入力３出力マルチプレクサＭＵＸＬ（ｊ），ＭＵＸＲ（ｊ）の入力端に接続されている。
各マルチプレクサＭＵＸＬ（ｊ），ＭＵＸＲ（ｊ）は、その第１出力端、第２出力端は、正出力Ｐｏｕｔ、負出力Ｍｏｕｔからなる２本の出力線にそれぞれ統合されて接続され、残りの第３出力はこの正出力Ｐｏｕｔ、負出力Ｍｏｕｔのいずれの出力線にも接続されない無効出力端となっている。
各抵抗セルユニットＬＣＵ（１）〜（ｎ），ＲＣＵ（１）〜（ｎ）に対応して設けられマルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ），ＭＵＸＲ（１）〜ＭＵＸＲ（ｎ）は、前述のデコーダＤＥＣから供給されるコントロール信号ＣＴＬに基づいて、マルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ）のうちのいずれか１個、及びマルチプレクサＭＵＸＲ（１）〜ＭＵＸＲ（ｎ）のうちのいずれか１個の入力端が、正出力Ｐｏｕｔ，負出力Ｍｏｕｔにそれぞれ接続され、残りの他のマルチプレクサの入力端は無効出力端に接続される。
本実施形態の抵抗アレイＲＡＲＹでは、この正出力Ｐｏｕｔから負出力Ｍｏｕｔを減じた電圧‘Ｐｏｕｔ−Ｍｏｕｔ’が前述したアナログ信号ＤＡＯとして出力される。
図３は、図２で説明した抵抗アレイＲＡＲＹの制御系を示した回路図である。
図３において、前述したデコーダＤＥＣによりデジタル信号ＤＩを変換して生成されるコントロール信号ＣＴＬは、全ての抵抗セルＬＣ（１，１）〜ＬＣ（ｍ，ｎ）、ＲＣ（１，１）〜ＲＣ（ｍ，ｎ）、及び全てのマルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ）、ＭＵＸＲ（１）〜ＭＵＸＲ（ｎ）に接続されている。
ここで、同一行方向の各抵抗セルＬＣ（ｉ，１）〜ＬＣ（ｉ，ｎ）及びＲＣ（ｉ，１）〜ＲＣ（ｉ，ｎ）は、デコーダＤＥＣから２系統のコントロール信号ＣＴＬ（ｉ）ａ，ＣＴＬ（ｉ）ｂの供給を受ける。各コントロール信号ＣＴＬ（ｉ）ａ，ＣＴＬ（ｉ）ｂは、いずれもＯＮ／ＯＦＦ信号（開／閉信号）からなり、スイッチング部材Ｓａ又はＳｂの開閉を制御する。
同一行方向の各抵抗セルＬＣ（ｉ，１）〜ＬＣ（ｉ，ｎ）及びＲＣ（ｉ，１）〜ＲＣ（ｉ，ｎ）に対する、この共通の２系統のコントロール信号ＣＴＬ（ｉ）ａ，ＣＴＬ（ｉ）ｂの接続の仕方は、抵抗セルＬＣ（ｉ，１）〜ＬＣ（ｉ，ｎ）に対してと、抵抗セルＲＣ（ｉ，１）〜ＲＣ（ｉ，ｎ）に対してとで、そのスイッチング部材Ｓａ，Ｓｂに対するコントロール信号ＣＴＬ（ｉ）ａ，ＣＴＬ（ｉ）ｂの接続を入れ替えるように接続されている。
具体的には、抵抗セルＬＣ（ｉ，１）〜ＬＣ（ｉ，ｎ）に関しては、コントロール信号ＣＴＬ（ｉ）ａはスイッチング部材Ｓａを、コントロール信号ＣＴＬ（ｉ）ｂはスイッチング部材Ｓｂを開閉制御するように接続されているのに対し、抵抗セルＲＣ（ｉ，１）〜ＲＣ（ｉ，ｎ）に関しては、コントロール信号ＣＴＬ（ｉ）ａはスイッチング部材Ｓｂを、コントロール信号ＣＴＬ（ｉ）ｂはスイッチング部材Ｓａを開閉制御するように接続されている。
このコントロール信号ＣＴＬ（ｉ）ａ，ＣＴＬ（ｉ）ｂの抵抗セル行列ＬＣＭ，ＲＣＭ間における入れ替えによって、抵抗セル行列ＬＣＭ側のスイッチング部材Ｓａ，Ｓｂと、抵抗セル行列ＲＣＭ側のスイッチング部材Ｓａ，Ｓｂとの間で、スイッチング部材Ｓａ，Ｓｂの開閉関係が逆になる。
例えば、２系統のうちの一方系統のコントロール信号ＣＴＬ（ｉ）ａが供給されると、抵抗セル行列ＬＣＭ側の同一行の各抵抗セルＬＣ（ｉ，１）〜ＬＣ（ｉ，ｎ）については、それぞれのスイッチング部材Ｓａ側のみが閉成されるのに対して、抵抗セル行列ＲＣＭ側の同一行の各抵抗セルＲＣ（ｉ，１）〜ＲＣ（ｉ，ｎ）については、それぞれのスイッチング部材Ｓｂ側のみが閉成されるようになる。逆に、他方系統のコントロールＣＴＬ（ｉ）ｂが供給されると、抵抗セル行列ＬＣＭ側の同一行の各抵抗セルＬＣ（ｉ，１）〜ＬＣ（ｉ，ｎ）については、それぞれのスイッチング部材Ｓｂ側のみが閉成されるのに対して、抵抗セル行列ＲＣＭ側の同一行の各抵抗セルＲＣ（ｉ，１）〜ＲＣ（ｉ，ｎ）については、それぞれのスイッチング部材Ｓａ側のみが閉成される。
本実施の形態の抵抗アレイＲＡＲＹでは、抵抗セル行列ＬＣＭ，ＲＣＭとも、抵抗セルＬＣ，ＲＣが列方向に‘ｍ’個並んだ構成になっているので、コントロール信号ＣＴＬ（ｉ）ａ，ＣＴＬ（ｉ）ｂの信号数は、ＣＴＬ（１）ａ〜ＣＴＬ（ｍ）ａ，ＣＴＬ（１）ｂ〜ＣＴＬ（ｍ）ｂの‘２ｍ’になっている。
デコーダＤＥＣからは、前記‘２ｍ’種類のコントロール信号ＣＴＬ（１）ａ〜ＣＴＬ（ｍ）ａ，ＣＴＬ（１）ｂ〜ＣＴＬ（ｍ）ｂのうち、デジタル信号ＤＩの値に応じた一のコントロール信号ＣＴＬ（ｉ）ａ又はＣＴＬ（ｉ）ｂが供給されるようになっている。
これに対し、各マルチプレクサＭＵＸＬ（ｊ），ＭＵＸＲ（ｊ）は、デコーダＤＥＣから、コントロール信号ＣＴＬ（ｊ）ｐ，ＣＴＬ（ｊ）ｍの供給を受ける。各コントロール信号ＣＴＬ（ｊ）ｐ，ＣＴＬ（ｊ）ｍは、いずれもＯＮ／ＯＦＦ信号（導通／遮断信号）からなり、第１出力端，第２出力端，無効出力端に対し、その入力端の接続を制御する。
この２系統のコントロール信号ＣＴＬ（ｊ）ｐ，ＣＴＬ（ｊ）ｍの接続の仕方は、抵抗セル行列ＬＣＭのマルチプレクサＭＵＸＬ（ｊ）に対してと、抵抗セル行列ＲＣＭのマルチプレクサＭＵＸＲ（ｊ）に対してとで、その第１入力端，第２入力端に対するコントロール信号ＣＴＬ（ｊ）ｐ，ＣＴＬ（ｊ）ｍの接続を入れ替えて接続されている。
さらに、抵抗セル行列ＬＣＭのマルチプレクサＭＵＸＬ（ｊ）に対してと、抵抗セル行列ＲＣＭのマルチプレクサＭＵＸＲ（ｊ）に対してとで、コントロール信号ＣＴＬ（ｊ）ｐ，ＣＴＬ（ｊ）ｍの接続順を逆に入れ替えて接続されている。
具体的には、抵抗セル行列ＬＣＭの各マルチプレクサＭＵＸＬ（ｊ）に関して、コントロール信号ＣＴＬ（ｊ）ｐは、マルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ）の列順どおりに、対応する‘ｊ’列目のマルチプレクサＭＵＸＬ（ｊ）に接続され、マルチプレクサＭＵＸＬ（ｊ）の入力端を正出力Ｐｏｕｔに接続されている第１出力端に対して導通／遮断制御する一方、コントロール信号ＣＴＬ（ｊ）ｍも、同様にマルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ）の列順‘ｊ’どおりに、‘ｊ’列目のマルチプレクサＭＵＸＬ（ｊ）に接続され、マルチプレクサＭＵＸＬ（ｊ）の入力端を、負出力Ｍｏｕｔに接続されている第２出力端に対して導通／遮断制御するようになっている。
これに対し、抵抗セル行列ＲＣＭの各マルチプレクサＭＵＸＲ（ｊ）に関しては、コントロール信号ＣＴＬ（ｊ）ｐは、マルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ）の列順‘ｊ’とは逆順に、対応する列順‘ｎ−ｊ＋１’番目のマルチプレクサＭＵＸＲ（ｎ−ｊ＋１）に接続され、マルチプレクサＭＵＸＲ（ｎ−ｊ＋１）の入力端を、負出力Ｍｏｕｔに接続されている第２出力端に対して導通／遮断制御する一方、コントロール信号ＣＴＬ（ｊ）ｍも、同様にマルチプレクサＭＵＸＲ（１）〜ＭＵＸＲ（ｎ）の列順‘ｊ’とは逆順に、対応する列順‘ｎ−ｊ＋１’番目のマルチプレクサＭＵＸＲ（ｎ−ｊ＋１）に接続され、マルチプレクサＭＵＸＲ（ｎ−ｊ＋１）の入力端を正出力Ｐｏｕｔに接続されている第１出力端に対して導通／遮断制御するようになっている。
このコントロール信号ＣＴＬ（ｊ）ｐ，ＣＴＬ（ｊ）ｍの抵抗セル行列ＬＣＭ，ＲＣＭ間における入れ替え及び順番変更によって、抵抗セル行列ＬＣＭ，ＲＣＭにおいて、前述の列中心線Ｘ−Ｘを対称軸として対称位置関係にある、マルチプレクサＭＵＸＬ（ｊ），ＭＵＸＲ（ｎ−ｊ＋１）のそれぞれ入力端だけを、正出力Ｐｏｕｔ，負出力Ｍｏｕｔに接続できるようになっている。
すなわち、抵抗セル行列ＬＣＭのいずれか一のマルチプレクサＭＵＸＬ（ｊ）にコントロール信号ＣＴＬ（ｊ）ｐが供給され、その入力端が正出力Ｐｏｕｔに接続されている第１出力端に対して導通されると、列中心線Ｘ−Ｘを対称軸として対称位置関係にある、抵抗セル行列ＲＣＭのマルチプレクサＭＵＸＲ（ｎ−ｊ＋１）の入力端が、負出力Ｍｏｕｔに接続されている第２出力端に対して導通される。また、抵抗セル行列ＬＣＭのいずれか一のマルチプレクサＭＵＸＬ（ｊ）にコントロール信号ＣＴＬ（ｊ）ｍが供給され、その入力端が負出力Ｍｏｕｔに接続されている第２出力端に対して導通されると、列中心線Ｘ−Ｘを対称軸として対称位置関係にある、抵抗セル行列ＲＣＭのマルチプレクサＭＵＸＲ（ｎ−ｊ＋１）の入力端が、正出力Ｐｏｕｔに接続されている第１出力端に対して導通される。
本実施の形態の抵抗アレイＲＡＲＹでは、マルチプレクサＭＵＸＬ（ｊ），ＭＵＸＲ（ｊ）とも、行方向に‘ｎ’個並んだ構成になっているので、コントロール信号ＣＴＬ（ｊ）ｐ，ＣＴＬ（ｊ）ｍの信号数は‘２ｎ’になっている。
図４は、本実施の形態における抵抗セルＬＣ，ＲＣの詳細を示した回路図である。
図４に示す各抵抗セルＬＣ，ＲＣは、図２で説明した共通出力線も含めて、セル化した構成となっている。
一の抵抗セルＬＣ（ｉ，ｊ）は、電気接続端ａｉ，ｂｉ，ｃｉ、及びその対となる電気接続端ａｏ，ｂｏ，ｃｏを備える３端子対回路状に構成されている。このような各抵抗セルＬＣ（ｉ，ｊ）において、その一の端子対ｃｉ−ｃｏ間は短絡され、残りの二つの端子対ａｉ−ａｏ間，ｂｉ−ｂｏ間には、それぞれ抵抗ＲＬ（ｉ，ｊ）ａ，ＲＬ（ｉ，ｊ）ｂが配設されている。なお、抵抗ＲＬ（ｉ，ｊ）ａと抵抗ＲＬ（ｉ，ｊ）ｂとは、ほぼ同じ抵抗値になっている。
抵抗ＲＬ（ｉ，ｊ）ａで接続された端子対ａｉ−ａｏの接続端ａｏ側は、スイッチＳＬ（ｉ，ｊ）ａを介して、短絡された端子対ｃｉ−ｃｏと接続されている一方、抵抗ＲＬ（ｉ，ｊ）ｂで接続された端子対ｂｉ−ｂｏの接続端ｂｉ側は、スイッチＳＬ（ｉ，ｊ）ｂを介して、短絡された端子対ｃｉ−ｃｏと接続される構成となっている。
上記のように３端子対回路状に形成された一の抵抗セルＬＣ（ｉ，ｊ）の他側のそれぞれ接続端ａｏ，ｂｏ，ｃｏには、同様に構成された別の抵抗セルＬＣ（ｉ＋１，ｊ）の一側のそれぞれ接続端ａｉ，ｂｉ，ｃｉが対応して接続され、複数の抵抗セルＬＣ（１，ｊ）〜ＬＣ（ｍ，ｊ）が、それぞれの接続端ａｏ，ｂｏ，ｃｏと接続端ａｉ，ｂｉ，ｃｉとを対応接続させながら、複数個すなわち‘ｍ’個だけ直線配列され、一の抵抗セルユニットＬＣＵ（ｊ）を構成するようになっている。
なお、図４においては、図示省略した抵抗セルＲＣ（ｉ，ｊ）も、上述した抵抗セルＬＣ（ｉ，ｊ）と同様な構成になっており、同じく複数個すなわち‘ｍ’個だけ直線配列され、一の抵抗セルユニットＲＣＵ（ｊ）を構成するようになっている。
このように構成された一の抵抗セルユニットＬＣＵ（ｊ），ＲＣＵ（ｊ）は、それぞれ複数個ずつ、すなわち‘ｎ’個ずつさらに並行配列され、前述の抵抗セルＬＣ（１，１）〜ＬＣ（ｍ，ｎ）からなる抵抗セル行列ＬＣＭ、抵抗セルＲＣ（１，１）〜ＲＣ（ｍ，ｎ）からなる抵抗セル行列ＲＣＭを構成している。
これによって、抵抗アレイＲＡＲＹでは、‘ｎ’個の抵抗セルユニットＬＣＵ（１）〜ＬＣＵ（ｎ）を備えた抵抗セル行列ＬＣＭには、同じく‘ｎ’個の抵抗セルユニットＲＣＵ（１）〜ＲＣＵ（ｎ）を備えた抵抗セル行列ＲＣＭが並行配列され、全体として、合計で‘２×ｎ’個の抵抗セルユニットＬＣＵ及びＲＣＵが並行に配列されている（図２参照）。
その上で、各抵抗セルユニットＬＣＵ（ｊ），ＲＣＵ（ｊ）の最終段（ｍ段）の抵抗セルＬＣ（ｍ，ｊ），ＲＣ（ｍ，ｊ）は、その接続端ａｏとｂｏとが短絡接続され、その接続端ｃｏは、接続端ａｏ，ｂｏいずれにも接続されないようになっている。
また、一の抵抗セルユニットＬＣＵ（ｊ），ＲＣＵ（ｊ）の初段の抵抗セルＬＣ（１，ｊ），ＲＣ（１，ｊ）における一側の接続端ｂｉは、隣りに配列された抵抗セルユニットＬＣＵ（ｊ＋１），ＲＣＵ（ｊ＋１）の初段の抵抗セルＬＣ（１，ｊ＋１），ＲＣ（１，ｊ＋１）の一側の接続端ａｉに接続されている。
また、抵抗セルユニットＬＣＵ（ｊ），ＲＣＵ（ｊ）の初段の抵抗セルＬＣ（１，ｊ），ＲＣ（１，ｊ）における一側の接続端ａｉは、隣りに配列された抵抗セルユニットＬＣＵ（ｊ−１），ＲＣＵ（ｊ−１）の初段の抵抗セルＬＣ（１，ｊ−１），ＲＣ（１，ｊ−１）の一側の接続端ｂｉに接続されている。
そのため、一の抵抗セルユニットＬＣＵ（ｊ），ＲＣＵ（ｊ）では、それぞれ‘２ｍ’個の抵抗ＲＬ及びＲＲ（図示せず）が直列接続されている一方、抵抗セルユニットＬＣＵ（１）〜ＬＣＵ（ｎ）からなる抵抗セル行列ＬＣＭ，抵抗セルユニットＲＣＵ（１）〜ＲＣＵ（ｎ）からなる抵抗セル行列ＲＣＭでは、それぞれ‘２ｍ×ｎ’個の抵抗ＲＬ及びＲＲ（図示せず）が直列接続されている。
さらに、抵抗セル行列ＬＣＭにおける直列接続された抵抗ＲＬの終端を構成する抵抗セルＬＣ（１，ｎ）の接続端ｂｉは、抵抗セル行列ＲＣＭの直列接続された抵抗ＲＲの始端を構成する抵抗セルＲＣ（１，ｊ）の接続端ａｉに接続されているため、抵抗アレイＲＡＲＹ全体では、‘２×２ｍ×ｎ’個の抵抗ＲＬ及びＲＲがそれぞれ直列接続されている。
そして、抵抗アレイＲＡＲＹの両端の抵抗セルユニットＬＣＵ（１），ＲＣＵ（ｎ）においては、直列接続された抵抗ＲＬ及びＲＲの始端を構成する抵抗セルＬＣ（１，１）の接続端ａｉは、第１の基準電圧（高電圧）Ｖｄｄａに接続され、直列接続された抵抗ＲＬ及びＲＲの終端を構成する抵抗セルＲＣ（１，ｎ）の接続端ｂｉは、第２の基準電圧（低電圧、ただし、この場合の低電圧は接地電位も含む）Ｖ０に接続されている。
この結果、抵抗アレイＲＡＲＹ全体においては、抵抗セル行列ＬＣＭ及び抵抗セル行列ＲＣＭは一体となって、抵抗ＲＬ及びＲＲは、‘ｍ’行‘２×２ｎ’列の行列になっている。
そして、本実施の形態の抵抗アレイＲＡＲＹでは、複数個の抵抗セルユニットＬＣＵ（１）〜ＬＣＵ（ｎ），ＲＣＵ（１）〜ＲＣＵ（ｎ）のそれぞれに対応させて１入力３出力のマルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ），ＭＵＸＲ（１）〜ＭＵＸＲ（ｎ）が配設されており、各抵抗セルユニットＬＣＵ（１）〜ＬＣＵ（ｎ），ＲＣＵ（１）〜ＲＣＵ（ｎ）の初段抵抗セルＬＣ（１，１）〜ＬＣ（１，ｎ），ＲＣ（１，１）〜ＲＣ（１，ｎ）のそれぞれ接続端ｃｉが、対応するマルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ），ＭＵＸＲ（１）〜ＭＵＸＲ（ｎ）の入力端に接続されている。
‘１’〜‘ｎ’のうちいずれか一の抵抗セルユニットＬＣＵ（ｊ），ＲＣＵ（ｊ）に対して、‘１’〜‘ｍ’のうちいずれか一の行を指定して前述の２系統のコントロール信号ＣＴＬ（ｉ）ａ，ＣＴＬ（ｉ）ｂを入力することによって、指定した行のスイッチＳＬ（ｉ，１）ａ〜ＳＬ（ｉ，ｎ）ａ及びＳＲ（ｉ，１）ｂ〜ＳＲ（ｉ，ｎ）ｂからなるスイッチグループ、又はスイッチＳＬ（ｉ，１）ｂ〜ＳＬ（ｉ，ｎ）ｂ及びＳＲ（ｉ，１）ａ〜ＳＲ（ｉ，ｎ）ａからなるスイッチグループのいずれかが閉成される。
この結果、抵抗セル行列ＬＣＭにおいては、抵抗セルユニットＬＣＵ（１）〜ＬＣＵ（ｎ）毎に直列接続されて設けられている‘２ｍ’個の抵抗ＲＬの中から、コントロール信号ＣＴＬ（ｉ）ａ又はＣＴＬ（ｉ）ｂによって特定される、基準電圧Ｖｄｄａ接続側から数えて‘ｋ’番目（ｋは自然数で、ｋ≦２ｍ）の位置にある抵抗ＲＬに対応するスイッチＳＬだけが閉成され、共通出力線を介してマルチプレクサＭＵＸＬの入力端に接続される。
また、抵抗セル行列ＲＣＭにおいては、抵抗セルユニットＲＣＵ（１）〜ＲＣＵ（ｎ）毎に直列接続されて設けられている‘２ｍ’個の抵抗ＲＲの中から、コントロール信号ＣＴＬ（ｉ）ａ又はＣＴＬ（ｉ）ｂによって特定される、低電圧Ｖ０接続側から数えて‘ｋ’番目（ｋは自然数で、ｋ≦２ｍ）の位置にある抵抗ＲＲに対応するスイッチＳＲだけが閉成され、共通出力線を介してマルチプレクサＭＵＸＲの入力端に接続される。
これによって、マルチプレクサＭＵＸＬ（１）〜（ｎ），ＭＵＸＲ（１）〜（ｎ）の入力端に出力される電圧が変化する。
仮に抵抗１個あたりの電圧降下をＶｒとすると、抵抗数は１列当たり‘ｍ’個あり、各抵抗セルユニットＬＣＵ，ＲＣＵ当たりでは‘２ｍ’個あるので、閉成するスイッチの行‘１’〜‘ｍ’の選択、スイッチＳＬａ又はＳＬｂ，ＳＲｂ又はＳＲａの選択により、各抵抗セルユニットＬＣＵ，ＲＣＵそれぞれについて、出力電圧をＶｒ毎に‘２ｍ’個設定し得る。
例えば、これにより、抵抗セルユニットＬＣＵ（１）では、マルチプレクサＭＵＸＬ（１）の入力端に、‘Ｖｄｄａ−Ｖｒ’〜‘Ｖｄｄａ−２ｍＶｒ’の電圧範囲で、‘Ｖｒ’刻みの電圧が得られる。
そして、各抵抗セルユニットＬＣＵ（１）〜ＬＣＵ（ｎ），ＲＣＵ（１）〜ＲＣＵ（ｎ）は直列に電気接続され、抵抗ＲＬ，ＲＲがそれぞれ‘ｍ’行‘２ｎ’列配列された抵抗セル行列ＬＣＭ，ＲＣＭを構成し、各抵抗セル行列ＬＣＭ，ＲＣＭも直列に電気接続されているので、抵抗アレイＲＡＲＹ全体としては、‘Ｖｄｄａ−Ｖｒ’〜‘Ｖｄｄａ−２×２ｍｎＶｒ’の電圧範囲で、Ｖｒ刻みの電圧が得られる。
この抵抗アレイＲＡＲＹでは、デコーダＤＥＣからのコントロール信号ＣＴＬ（ｊ）ｐ，ＣＴＬ（ｊ）ｍの供給に基づいて、前述の列中心線Ｘ−Ｘを対称軸として対称位置関係にある、マルチプレクサＭＵＸＬ（ｊ），ＭＵＸＲ（ｎ−ｊ＋１）のそれぞれ入力端だけを、正出力Ｐｏｕｔ，負出力Ｍｏｕｔに接続できるようになっている。
例えば、マルチプレクサＭＵＸＬ（１）にコントロール信号ＣＴＬ（１）ｐが供給され、マルチプレクサＭＵＸＬ（１）が正出力Ｐｏｕｔに接続される場合は、このマルチプレクサＭＵＸＬ（１）と列中心線Ｘ−Ｘを対称軸として、対称位置関係にあるマルチプレクサＭＵＸＲ（ｎ）にもコントロール信号ＣＴＬ（１）ｐが供給され、マルチプレクサＭＵＸＲ（ｎ）は負出力Ｍｏｕｔに接続され、他のマルチプレクサＭＵＸＬ（２）〜ＭＵＸＬ（ｎ），ＭＵＸＲ（１）〜ＭＵＸＲ（ｎ−１）は、無効出力端に接続され、正，負出力Ｐｏｕｔ，Ｍｏｕｔには接続されないようになっている。
また、上記の場合とは逆に、マルチプレクサＭＵＸＬ（１）にコントロール信号ＣＴＬ（１）ｍが供給され、マルチプレクサＭＵＸＬ（１）が負出力Ｍｏｕｔに接続される場合は、このマルチプレクサＭＵＸＬ（１）と列中心線Ｘ−Ｘを対称軸として、対称位置関係にあるマルチプレクサＭＵＸＲ（ｎ）にもコントロール信号ＣＴＬ（１）ｍが供給され、マルチプレクサＭＵＸＲ（ｎ）は正出力Ｐｏｕｔに接続され、他のマルチプレクサＭＵＸＬ（２）〜ＭＵＸＬ（ｎ），ＭＵＸＲ（１）〜ＭＵＸＲ（ｎ−１）は、無効出力端に接続され、正，負出力Ｐｏｕｔ，Ｍｏｕｔには接続されない。
したがって、デコーダＤＥＣからのコントロール信号ＣＴＬ（ｉ）ａ，ＣＴＬ（ｉ）ｂと、コントロール信号ＣＴＬ（ｊ）ｐ，ＣＴＬ（ｊ）ｍとの供給組合わせの仕方によって、本実施の形態の抵抗アレイＲＡＲＹからは、この正出力Ｐｏｕｔと負出力Ｍｏｕｔとの電圧差で表されるアナログ信号ＤＡＯが、‘−（２×２ｍｎ−１）Ｖｒ’〜‘＋（２×２ｍｎ−１）Ｖｒ’の電圧範囲で、‘２×Ｖｒ’刻みの電圧値を出力することができる。
図５は、デジタル信号ＤＩ入力とアナログ信号ＤＡＯ出力との関係、及びこのアナログ信号ＤＡＯ出力を得るために、共通の出力線に接続されるスイッチＳＬ，ＳＲ、及び正出力Ｐｏｕｔ，負出力Ｍｏｕｔに接続されるマルチプレクサＭＵＸＬ，ＭＵＸＲの関係図である。
図５に示すように、例えば、デジタル信号ＤＩの値が下限値に相当するとき、デコーダＤＥＣからは、コントロール信号ＣＴＬ（１）ａが供給され、スイッチＳＬ（１，１）ａ〜ＳＬ（１，ｎ）ａが閉成されるとともに、スイッチＳＲ（１，１）ｂ〜ＳＲ（１，ｎ）ｂが閉成される。
このとき、マルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ）には、マルチプレクサＭＵＸＬ（１）のみを負出力Ｍｏｕｔに接続し、他のマルチプレクサＭＵＸＬ（２）〜ＭＵＸＬ（ｎ）は正負いずれの出力にも接続されないように、コントロール信号ＣＴＬ（１）ｍが供給される。
また、このとき、このコントロール信号ＣＴＬ（１）ｍは、列中心線Ｘ−Ｘを対称軸としてマルチプレクサＭＵＸＬ（１）と対称位置関係にあるマルチプレクサＭＵＸＲ（ｎ）にも入力され、マルチプレクサＭＵＸＬ（１）〜ＭＵＸＲ（ｎ）は、マルチプレクサＭＵＸＲ（ｎ）のみが正出力Ｐｏｕｔに接続され、他のマルチプレクサＭＵＸＲ（１）〜ＭＵＸＲ（ｎ−１）は正負いずれの出力にも接続されない。
これにより、正出力ＰｏｕｔはＶ０（例えば、０）となり、負出力Ｍｏｕｔは‘（２×２ｍｎ−１）Ｖｒ’となって、抵抗アレイＲＡＲＹからは、アナログ信号ＤＡＯとして、正出力Ｐｏｕｔ（＝０）から負出力Ｍｏｕｔ（＝（２×２ｍｎ−１）Ｖｒ）を減じた値、‘−（２×２ｍｎ−１）Ｖｒ’を発生させることができる。
そして、デコーダＤＥＣからは、デジタル信号ＤＩの値が下限値から‘１’だけ増加すると、コントロール信号ＣＴＬ（１）ａに代えてコントロール信号ＣＴＬ（２）ａが供給され、スイッチＳＬ（２，１）ａ〜ＳＬ（２，ｎ）ａが閉成されるとともに、スイッチＳＲ（２，１）ｂ〜ＳＲ（２，ｎ）ｂが閉成される。
このとき、デジタル信号ＤＩの下限値に対する増加分は、まだ‘２ｍ−１’に相当する値よりも大きくなっていないので、マルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ）には、デジタル信号ＤＩの値が下限値の場合と同様なコントロール信号ＣＴＬ（１）ｍが供給され、ここではマルチプレクサＭＵＸＬ（１）のみが負出力Ｍｏｕｔに接続され、他のマルチプレクサＭＵＸＬ（２）〜ＭＵＸＬ（ｎ）は正負いずれの出力にも接続されない。
また、このときも、マルチプレクサＭＵＸＲ（１）〜ＭＵＸＲ（ｎ）は、このコントロール信号ＣＴＬ（１）ｍの供給によって、マルチプレクサＭＵＸＲ（ｎ）のみが正出力Ｐｏｕｔに接続され、他のマルチプレクサＭＵＸＲ（１）〜ＭＵＸＲ（ｎ−１）は正負いずれの出力にも接続されない。
これにより、正出力Ｐｏｕｔは‘Ｖｒ’となり、負出力Ｍｏｕｔは‘（２×２ｍｎ−１−１）Ｖｒ’となって、抵抗アレイＲＡＲＹからは、アナログ信号ＤＡＯとして、正出力Ｐｏｕｔ（＝Ｖｒ）から負出力Ｍｏｕｔ（＝（２×２ｍｎ−１−１）Ｖｒ）を減じた値‘−（２×２ｍｎ−１−１）Ｖｒ＋１×Ｖｒ’、すなわち‘−（２×２ｍｎ−３）Ｖｒ’を発生させることができる。
そして、デジタル信号ＤＩの値が増加し、その下限値に対する増加分が‘ｍ−１’を超えるようになると、デコーダＤＥＣからは、コントロール信号ＣＴＬとして、その下限値に対する増加分が‘ｍ−１’を超える前の状態のときに供給されていたコントロール信号ＣＴＬ（ｉ）ａに代え，コントロール信号ＣＴＬ（ｉ）ｂが供給される。
例えば、デジタル信号ＤＩの下限値に対する増加分が‘ｍ−１’に相当する値から‘ｍ’に変わったときには、デコーダＤＥＣからはコントロール信号ＣＴＬ（ｍ）ａに代えてコントロール信号ＣＴＬ（ｍ）ｂが供給され、スイッチＳＬ（ｍ，１）ａ〜ＳＬ（ｍ，ｎ）ａ及びスイッチＳＲ（ｍ，１）ｂ〜ＳＲ（ｍ，ｎ）ｂが閉成されている状態から、スイッチＳＬ（ｍ，１）ｂ〜ＳＬ（ｍ，ｎ）ｂ及びスイッチＳＲ（ｍ，１）ａ〜ＳＲ（ｍ，ｎ）ａが閉成される状態に切り換わる。
このデコーダＤＥＣによるコントロール信号ＣＴＬ（ｉ）ａとコントロール信号ＣＴＬ（ｉ）ｂとの間の切替えは、前述した‘２ｍ’個のほぼ同一抵抗値を有する抵抗部材Ｒａ及びＲｂが、‘ｍ’個ずつ列方向に往路・復路に分かれて直列接続された抵抗セルユニットＬＣＵ，ＲＣＵの構成の関係から、デジタル信号ＤＩの下限値に対する増加分が‘（ｍの倍数）−１’を超える度に行われる。
したがって、‘ｋ’を自然数として、デジタル信号ＤＩの下限値に対する増加分が‘ｋ×ｍ’よりも小さく、‘（ｋ−１）ｍ’以上の場合であって、‘ｋ’が奇数のときには、デコーダＤＥＣからコントロール信号ＣＴＬ（ｉ）ａが出力され、かつ‘ｉ’は‘（デジタル信号ＤＩの下限値に対する増加分）−（ｋ−ｉ）ｍ＋１’となり、‘ｋ’が偶数のときには、デコーダＤＥＣからコントロール信号ＣＴＬ（ｉ）ｂが出力され、‘ｉ’は‘ｋ×ｍ−（デジタル信号ＤＩの下限値に対する増加分）’となる。
次に、デジタル信号ＤＩの下限値に対する増加分が‘２ｍ−１’に相当する値のときには、デコーダＤＥＣからはコントロール信号ＣＴＬ（１）ｂが供給され、スイッチＳＬ（１，１）ｂ〜ＳＬ（１，ｎ）ｂが閉成されるとともに、スイッチＳＲ（１，１）ａ〜ＳＲ（１，ｎ）ａが閉成されるようになっている。
これにより、正出力Ｐｏｕｔは‘（２ｍ−１）Ｖｒ’となり、負出力Ｍｏｕｔは‘（２×２ｍｎ−１−（２ｍ−１））Ｖｒ’となって、抵抗アレイＲＡＲＹからは、アナログ信号ＤＡＯとして、正出力Ｐｏｕｔ（＝（２ｍ−１）Ｖｒ）から負出力Ｍｏｕｔ（＝（２×２ｍｎ−１−（２ｍ−１）Ｖｒ））を減じた値‘−（２×２ｍｎ−１−（２ｍ−１））Ｖｒ＋（２ｍ−１）×Ｖｒ’を発生させることができる。
次に、デジタル信号ＤＩの下限値に対する増加分が‘２ｍ−１’に相当する値を超え、例えば‘２ｍ’になると、デコーダＤＥＣからは、コントロール信号ＣＴＬ（１）ｂに代えてコントロール信号ＣＴＬ（１）ａが供給され、スイッチＳＬ（１，１）ａ〜ＳＬ（１，ｎ）ａが閉成されるとともに、スイッチＳＲ（１，１）ｂ〜ＳＲ（１，ｎ）ｂが閉成される。
このとき、デジタル信号ＤＩの下限値に対する増加分は‘２ｍ−１’よりも大きくなっているので、マルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ）には、マルチプレクサＭＵＸＬ（１）に代えてマルチプレクサＭＵＸＬ（２）のみを負出力Ｍｏｕｔに接続し、他のマルチプレクサＭＵＸＬ（１），ＭＵＸＬ（３）〜ＭＵＸＬ（ｎ）は正負いずれの出力にも接続されないように、コントロール信号ＣＴＬ（２）ｍが供給される。
このとき、マルチプレクサＭＵＸＲ（１）〜ＭＵＸＲ（ｎ）にも、このコントロール信号ＣＴＬ（２）ｍが供給されるので、マルチプレクサＭＵＸＲ（ｎ−１）のみが正出力Ｐｏｕｔに接続され、他のマルチプレクサＭＵＸＲ（１）〜ＭＵＸＲ（ｎ−２），ＭＵＸＲ（ｎ）は正負いずれの出力にも接続されない。
これにより、正出力Ｐｏｕｔは‘（２ｍ）×Ｖｒ’となり、負出力Ｍｏｕｔは‘（２×２ｍｎ−１−２ｍ）×Ｖｒ’となって、抵抗アレイＲＡＲＹからは、アナログ信号ＤＡＯとして、正出力Ｐｏｕｔ（＝（２ｍ）×Ｖｒ）から負出力Ｍｏｕｔ（＝（２×２ｍｎ−１−２ｍ））×Ｖｒ）を減じた値として、‘−（２×２ｍｎ−１−（２ｍ））×Ｖｒ＋２ｍ×Ｖｒ’を発生させる。
さらに、デジタル信号ＤＩの値が増加して、例えば、その下限値に対する増加分が‘２ｍｎ−１’に相当する値になると、コントロール信号ＣＴＬ（１）ｂが供給され、スイッチＳＬ（１，１）ｂ〜ＳＬ（１，ｎ）ｂが閉成されるとともに、スイッチＳＲ（１，１）ａ〜ＳＲ（１，ｎ）ａが閉成される。
このとき、デジタル信号ＤＩの下限値に対する増加分の値‘２ｍｎ−１’は、‘２ｍ（ｎ−１）’以上ではあるものの‘２ｍｎ’よりは小さいので、マルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ）には、マルチプレクサＭＵＸＬ（ｎ）のみを負出力Ｍｏｕｔに接続し、他のマルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ−１）は正負いずれの出力にも接続されないように、コントロール信号ＣＴＬ（ｎ）ｍが供給される。
そして、マルチプレクサＭＵＸＲ（１）〜ＭＵＸＲ（ｎ）にも、このコントロール信号ＣＴＬ（ｎ）ｍが供給されるので、マルチプレクサＭＵＸＲ（１）のみを正出力Ｐｏｕｔに接続し、他のマルチプレクサＭＵＸＲ（２）〜ＭＵＸＲ（ｎ）は正負いずれの出力にも接続されない。
これにより、正出力Ｐｏｕｔは‘（２ｍｎ−１）×Ｖｒ’となり、負出力Ｍｏｕｔは‘（２×２ｍｎ−１−（２ｍｎ−１））×Ｖｒ’となって、抵抗アレイＲＡＲＹからは、アナログ信号ＤＡＯとして、正出力Ｐｏｕｔ（＝（２ｍｎ−１）×Ｖｒ）から負出力Ｍｏｕｔ（＝（２×２ｍｎ−１−（２ｍｎ−１））×Ｖｒ）を減じた値、‘−Ｖｒ’を発生させることができる。
ところで、デジタル信号ＤＩの下限値に対する増加分の値が‘２ｍｎ’に達すると、デコーダＤＥＣからは、コントロール信号ＣＴＬ（１）ｂが供給され、スイッチＳＬ（１，１）ｂ〜ＳＬ（１，ｎ）ｂが閉成されるとともに、スイッチＳＲ（１，１）ａ〜ＳＲ（１，ｎ）ａが閉成されるようになる。
このとき、デジタル信号ＤＩの下限値に対する増加分の値が‘２ｍｎ−１’を超えてしまうので、マルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ）には、マルチプレクサＭＵＸＬ（ｎ）のみを負出力Ｍｏｕｔに代えて正出力Ｐｏｕｔに接続し、他のマルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ−１）は正負いずれの出力にも接続されないように、コントロール信号ＣＴＬ（ｎ）ｐが供給される。
また、このとき、マルチプレクサＭＵＸＲ（１）〜ＭＵＸＲ（ｎ）も、このコントロール信号ＣＴＬ（ｎ）ｐの供給により、マルチプレクサＭＵＸＲ（１）のみが正出力Ｐｏｕｔに代えて負出力Ｍｏｕｔに接続され、他のマルチプレクサＭＵＸＲ（２）〜ＭＵＸＲ（ｎ）は正負いずれの出力にも接続されないようになる。
これにより、正出力Ｐｏｕｔは‘２ｍｎ×Ｖｒ’となり、負出力Ｍｏｕｔは‘（２×２ｍｎ−１−２ｍｎ）×Ｖｒ’となって、抵抗アレイＲＡＲＹからは、アナログ信号ＤＡＯとして、正出力Ｐｏｕｔ（＝２ｍｎ×Ｖｒ）から負出力Ｍｏｕｔ（＝（２×２ｍｎ−１−２ｍｎ）×Ｖｒ）を減じた値、‘＋Ｖｒ’を発生させることができる。
このように、デジタル信号ＤＩの下限値に対する増加分の値が‘２ｍｎ−１’を超えると、それまではデコーダＤＥＣからのコントロール信号ＣＴＬ（ｊ）ｍに基づいて，負出力Ｍｏｕｔに接続されている第２出力端に対して連通／遮断制御されていたマルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ）は、デコーダＤＥＣからのコントロール信号ＣＴＬ（ｊ）ｐに基づいて、正出力Ｐｏｕｔに接続されている第１出力端に対して連通／遮断制御されるようになる。
また、デジタル信号ＤＩの下限値に対する増加分の値が‘２ｍｎ−１’を超えると、それまではデコーダＤＥＣからのコントロール信号ＣＴＬ（ｊ）ｍに基づいて，正出力Ｐｏｕｔに接続されている第１出力端に対して連通／遮断制御されていたマルチプレクサＭＵＸＲ（１）〜ＭＵＸＲ（ｎ）は、デコーダＤＥＣからのコントロール信号ＣＴＬ（ｊ）ｐに基づいて、負出力Ｍｏｕｔに接続されている第２出力端に対して連通／遮断制御されるようになる。
したがって、デジタル信号ＤＩの下限値に対する増加分が‘２ｍｎ−１’以下の場合は、デコーダＤＥＣからコントロール信号ＣＴＬ（ｊ）ｍが出力され、かつその‘ｊ’は、‘［（デジタル信号ＤＩの下限値に対する増加分）／２ｍ］＋１’（ただし、［  ］はガウス記号を表す）となり、前記増加分が‘２ｍｎ−１’よりも大きい場合は、デコーダＤＥＣからコントロール信号ＣＴＬ（ｊ）ｐが出力され、かつその‘ｊ’は、‘ｎ−（［（デジタル信号ＤＩの下限値に対する増加分）／２ｍ］−ｎ）’となる。
そのため、デジタル信号ＤＩの下限値に対する増加分が‘２ｍｎ−１’以下の場合においては、デジタル信号ＤＩの下限値に対する増加分‘２ｍ’だけ増加する度に、抵抗セル行列ＬＣＭに対応した、その入力端が負出力Ｍｏｕｔに接続されるマルチプレクサＭＵＸＬ（ｊ）は、‘１’〜‘ｎ’の列順‘ｊ’どおりにシフトされ、抵抗セル行列ＲＣＭに対応した、その入力端が正出力Ｐｏｕｔに接続されるマルチプレクサＭＵＸＲ（ｊ）は、‘１’〜‘ｎ’の列順‘ｊ’とは逆順でシフトされる。
これに対し、デジタル信号ＤＩの下限値に対する増加分が‘２ｍｎ−１’を超えた場合においては、その後デジタル信号ＤＩの下限値に対する増加分‘２ｍ’だけ増加する度に、抵抗セル行列ＬＣＭに対応した、その入力端が正出力Ｐｏｕｔに接続されるマルチプレクサＭＵＸＬ（ｊ）は、‘１’〜‘ｎ’の列順‘ｊ’とは逆順でシフトされ、抵抗セル行列ＲＣＭに対応した、その入力端が負出力Ｍｏｕｔに接続されるマルチプレクサＭＵＸＲ（ｊ）は、‘１’〜‘ｎ’の列順‘ｊ’どおりにシフトされる。
さらに、デジタル信号ＤＩの下限値に対する増加分の値が‘２ｍｎ’から‘２ｍｎ＋１’に増加すると、デコーダＤＥＣからは、コントロール信号ＣＴＬ（２）ｂが供給され、スイッチＳＬ（２，１）ｂ〜ＳＬ（２，ｎ）ｂが閉成されるとともに、スイッチＳＲ（２，１）ａ〜ＳＲ（２，ｎ）ａが閉成されるようになる。
このとき、デジタル信号ＤＩの値は‘２ｍｎ−１’を超えているものの‘２ｍ（ｎ＋１）−１’は超えていないので、マルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ）には、マルチプレクサＭＵＸＬ（ｎ）のみを正出力Ｐｏｕｔに接続し、他のマルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ−１）は正負いずれの出力にも接続されないように、コントロール信号ＣＴＬ（ｎ）ｐが供給される。
また、マルチプレクサＭＵＸＲ（１）〜ＭＵＸＲ（ｎ）も、このコントロール信号ＣＴＬ（ｎ）ｐの供給により、マルチプレクサＭＵＸＲ（１）のみを負出力Ｍｏｕｔに接続し、他のマルチプレクサＭＵＸＲ（２）〜ＭＵＸＲ（ｎ）は正負いずれの出力にも接続されないようになる。
これにより、正出力Ｐｏｕｔは‘（２ｍｎ＋１）×Ｖｒ’となり、負出力Ｍｏｕｔは‘（２×２ｍｎ−１−（２ｍｎ＋１））×Ｖｒ’となって、抵抗アレイＲＡＲＹからは、アナログ信号ＤＡＯとして、正出力Ｐｏｕｔ（＝（２ｍｎ＋１）×Ｖｒ）から負出力Ｍｏｕｔ（＝（２×２ｍｎ−１−（２ｍｎ＋１））×Ｖｒ）を減じた値、‘＋３Ｖｒ’を発生させることができる。
この後、デジタル信号ＤＩの下限値に対する増加分の値が増加し、最終的にデジタル信号ＤＩの上限値に達し、その増加分が‘２×２ｍｎ−１’になると、デコーダＤＥＣからは、コントロール信号ＣＴＬ（１）ａが供給され、スイッチＳＬ（１，１）ａ〜ＳＬ（１，ｎ）ａが閉成されるとともに、スイッチＳＲ（１，１）ｂ〜ＳＲ（１，ｎ）ｂが閉成されるようになる。
また、デジタル信号ＤＩの下限値に対する増加分の値は‘２ｍｎ−１’を超え、さらに‘２ｍｎ＋２ｍ（ｎ−１）−１’をも超えているので、マルチプレクサＭＵＸＬ（１）〜ＭＵＸＬ（ｎ）には、マルチプレクサＭＵＸＬ（１）のみを正出力Ｐｏｕｔに接続し、他のマルチプレクサＭＵＸＬ（２）〜ＭＵＸＬ（ｎ）は正負いずれの出力にも接続されないように、コントロール信号ＣＴＬ（１）ｐが供給される。
また、このコントロール信号ＣＴＬ（１）ｐにより、マルチプレクサＭＵＸＲ（１）〜ＭＵＸＲ（ｎ）も、マルチプレクサＭＵＸＲ（ｎ）のみを負出力Ｍｏｕｔに接続し、他のマルチプレクサＭＵＸＲ（１）〜ＭＵＸＲ（ｎ−１）は正負いずれの出力にも接続されない。
これにより、正出力Ｐｏｕｔは‘（２×２ｍｎ−１）×Ｖｒ’となり、負出力Ｍｏｕｔは‘（２×２ｍｎ−１−（２×２ｍｎ−１））×Ｖｒ’となって、抵抗アレイＲＡＲＹからは、アナログ信号ＤＡＯとして、正出力Ｐｏｕｔ（＝（２×２ｍｎ−１）×Ｖｒ）から負出力Ｍｏｕｔ（＝（２×２ｍｎ−１−（２×２ｍｎ−１））×Ｖｒ）を減じた値、‘＋（２×２ｍｎ−１）×Ｖｒ’を発生させることができる。
次に、以上の説明を簡略するために、デジタル信号ＤＩが５ビットのバイナリデータの場合の抵抗アレイＲＡＲＹの作用について説明する。
図６は、上述した実施の形態の抵抗アレイＲＡＲＹを，５ビットのデジタル信号ＤＩの処理用のＤＡコンバータに適用したブロック図である。
図６に示した抵抗アレイＲＡＲＹは、図２及び図４で説明した抵抗アレイＲＡＲＹの抵抗セル行列ＬＣＭ，ＲＣＭをそれぞれ４行２列（すなわち、ｍ＝４，ｎ＝２）で構成したもので、各抵抗セルユニットＬＣＵ，ＲＣＵは、抵抗部材Ｒａ又はＲｂとこれに対応するスイッチ部材Ｓａ又はＳｂとからなる抵抗／スイッチセットＲＳを‘８’セットずつ、すなわち１バイト分ずつ備えた構成になっている。
図２乃至図４で説明した抵抗アレイＲＡＲＹと同一の部分については、同符号を付し、その説明を省略する。
図６において、図中、各抵抗／ＳＷ（スイッチ）セットＲＳ毎に付した番号０〜３１は、対応する抵抗／ＳＷセットＲＳのスイッチ（図６においては、図示省略）の閉成により、当該抵抗／ＳＷセットＲＳを含む抵抗セルユニットＬＣＵ，ＲＣＵから、対応して設けられたマルチプレクサＭＵＸの入力端に供給される第１の基準電圧（高電圧）Ｖｄｄａに対する電圧降下のレベルに対応している。
本実施の形態のＤＡコンバータは、デジタル信号ＤＩの上位２ビットのバイナリデータによって、デコーダＤＥＣでコントロール信号ＣＴＬ（１）ｐ，ＣＴＬ（１）ｍ，ＣＴＬ（２）ｐ，ＣＴＬ（２）ｍを生成し、抵抗アレイＲＡＲＹのマルチプレクサＭＵＸＬ（１），ＭＵＸＬ（２），ＭＵＸＲ（１），ＭＵＸＲ（２）それぞれの第１〜３出力端に対する入力端の接続切換を選択するようになっている。
また、デジタル信号ＤＩの下位３ビットのバイナリデータによって、デコーダＤＥＣでコントロール信号ＣＴＬ（１）ａ〜ＣＴＬ（４）ａ及びＣＴＬ（１）ｂ〜ＣＴＬ（４）ｂを生成し、同一行の抵抗セルＬＣ及びＲＣにおける、スイッチが閉成される抵抗／ＳＷセットＲＳを選択するようになっている。
図７は、本実施の形態のＤＡコンバータにおけるデジタル信号ＤＩと抵抗アレイＲＡＲＹから出力されるアナログ信号ＤＡＯの関係図である。
デコーダＤＥＣからは、図７に対応して示されるようなコントロール信号ＣＴＬ（１）ｍ，ＣＴＬ（２）ｍ，ＣＴＬ（２）ｐ，ＣＴＬ（１）ｐ、及びコントロール信号ＣＴＬ（１）ｂ〜ＣＴＬ（４）ｂ，ＣＴＬ（１）ａ〜ＣＴＬ（４）ａが生成される。
ここで、このデジタル信号ＤＩの下位３ビットのデータをそのままコントロール信号ＣＴＬ（１）ｐ，ＣＴＬ（２）ｐ，ＣＴＬ（２）ｍ，ＣＴＬ（１）ｍに対応づけた場合は、デジタル信号ＤＩの値が‘０’〜‘１５’に対応するときと、‘１６’〜‘３１’に対応するときとで、抵抗セルユニットＬＣＵ，ＲＣＵ内で閉成選択される抵抗／ＳＷセットＲＳの順番が変わってしまう。
例えば、抵抗セルユニットＬＣＵ（１）内では、デジタル信号ＤＩの値が‘１５’に達するまでは、デジタル信号ＤＩの値の増大に応じて、前記‘０’〜‘１５’の番号の昇順に抵抗／ＳＷセットＲＳのスイッチが選択されて閉成されるのに対し、デジタル信号ＤＩの値が‘１５’を超えると、デジタル信号ＤＩの値のその後の増大に応じて、前記‘１５’〜‘０’の番号の降順に抵抗／ＳＷセットＲＳのスイッチが選択されて閉成される。
すなわち、抵抗アレイＲＡＲＹの列中心線Ｘ−Ｘを境として、抵抗セル行列ＬＣＭ側，ＲＣＭ側の抵抗／ＳＷセットＲＳが、マルチプレクサＭＵＸＬ，ＭＵＸＲによって、正出力Ｐｏｕｔに対し接続される場合と、負出力Ｍｏｕｔに対し接続される場合とで、抵抗セルユニットＬＣＵ，ＲＣＵ内における抵抗／ＳＷセットＲＳの列の選択順が入れ替わる。例えば、抵抗セルユニットＬＣＵ（１）においては、抵抗／ＳＷセットＲＳの‘０’〜‘３’の列の選択と抵抗／ＳＷセットＲＳ‘４’〜‘７’の列の選択とが、抵抗セルユニットＬＣＵ（１）が、正出力Ｐｏｕｔに対し接続される場合と、負出力Ｍｏｕｔに対し接続される場合とで、入れ替わる。
そこで、デジタル信号ＤＩの下位３ビットを、そのままコントロール信号ＣＴＬ（１）ａ〜ＣＴＬ（４）ａ及びＣＴＬ（１）ｂ〜ＣＴＬ（４）ｂに対応付けたときには、デジタル信号ＤＩが‘０’〜‘１５’のときと、‘１６’〜‘３１’のときで、選択される列が変わってしまう。
そこで、本実施の形態のＤＡコンバータでは、デジタル信号ＤＩが中間値‘１５’（列中心線Ｘ−Ｘに対応）を越えたときには、デコーダＤＥＣによって、デジタル信号ＤＩの下位３ビットを、そのままコントロール信号ＣＴＬ（１）ａ〜ＣＴＬ（４）ａ及びＣＴＬ（１）ｂ〜ＣＴＬ（４）ｂに対応付けるのに代え、デコーダＤＥＣに入力されるデジタル信号ＤＩの下位３ビットを反転してから、コントロール信号ＣＴＬ（１）ａ〜ＣＴＬ（４）ａ及びＣＴＬ（１）ｂ〜ＣＴＬ（４）ｂに対応付ける構成になっている。
このデジタル信号ＤＩが中間値‘１５’（列中心線Ｘ−Ｘに対応）を越えたか超えないかの判定（反転条件）は、デジタル信号ＤＩの最上位ビットの値変化によって行い、デコーダＤＥＣは、この場合、デジタル信号ＤＩの最上位ビットの値が‘１’の場合は、コントロール信号ＣＴＬ（ｉ）ａ，ＣＴＬ（ｉ）ｂに使用するデジタル信号ＤＩの所定下位ビット列を、この最上位ビットと排他的論理和（ＸＯＲ）を演算することで、コントロール信号ＣＴＬ（ｉ）ａ，ＣＴＬ（ｉ）ｂを生成する。
以上のように、本実施の形態のＤＡコンバータは、複数の直列接続された抵抗部材ＲＬ，ＲＲと、この抵抗ＲＬ，ＲＲに対応して設けられ、出力を取り出すためのスイッチング部材ＳＬ，ＳＲとを備えた抵抗セルユニットＬＣＵ，ＲＣＵを中心線Ｘ−Ｘを挟んでその両側に配置した抵抗アレイを有し、抵抗セルユニットＬＣＵ，ＲＣＵがそれぞれ複数ある場合は、それぞれ複数のユニットＬＣＵ（又はＲＣＵ）間でユニット内の対応する位置関係にあるスイッチング部材を共通のコントロール信号によって作動選択し、中心線Ｘ−Ｘを挟んで配置された抵抗セルユニットＬＣＵとＲＣＵとの間では、中心線Ｘ−Ｘを対称軸として対称位置関係にあるスイッチング部材を共通のコントロール信号によって作動選択するようにしたから、制御信号を共用でき、レイアウト面積が縮小される。
また、それぞれ抵抗セルユニットＬＣＵ，ＲＣＵでは、共通の出力線が使用されているので出力線における寄生容量が減少し、抵抗アレイＲＡＲＹに供給される電流を抑制し得る。
さらに、各抵抗セルユニットＬＣＵ，ＲＣＵに対応して、抵抗セルユニットＬＣＵ，ＲＣＵの出力を正／負出力に接続制御するためのマルチプレクサＭＵＸＬ，ＭＵＸＲを設け、中心線Ｘ−Ｘを対称軸として対称位置関係にある一対のマルチプレクサＭＵＸＬ，ＭＵＸＲを共通のコントロール信号によってそれぞれ正／負出力に接続されるようにしたから、制御信号を共用でき、レイアウト面積が縮小されるとともに、差動出力比精度を向上させることができる。
図８は主抵抗と副抵抗を備えた他の実施例を示すものである。
図１の構成部分と同一若しくは対応する部分には同一符号を付して示す。
図８において、抵抗アレイＲＡＲＹ（副抵抗）に並列にバイパス抵抗ＢＰＲ（主抵抗）が接続され、抵抗アレイＲＡＲＹの抵抗値をＲＬ、バイパス抵抗ＢＰＲの抵抗値をＲｂとすると、両者の合成抵抗Ｒｃは式（１）のとおりとなる。
2002080371.tif 000003
これは抵抗アレイの抵抗値ＲＬよりも小であり、より大きな電流が供給されて、デジタル・アナログ変換速度を向上し得る。また主抵抗によって粗い分電圧を行った後に副抵抗による微細な分電圧を行っている。そのため、抵抗アレイに使用する各抵抗は、寄生抵抗が無視できる程度に大きく設定できるので、寄生抵抗の影響を小さくできる。これによって変換精度は改善される。
産業上の利用可能性
前述のとおり、本発明に係るＤＡコンバータは、制御信号を共用でき、レイアウト面積が縮小され、デジタル信号の変換範囲に対する回路規模が小さくなるという優れた効果を有する。
【図面の簡単な説明】
図１は、本発明の一実施の形態のＤＡコンバータの構成を示したブロック図である。
図２は、前記実施の形態における、抵抗アレイＲＡＲＹの概略構成を示す回路図である。
図３は、図２で説明した抵抗アレイＲＡＲＹの制御系を示した回路図である。
図４は、前記実施の形態における、抵抗セルＬＣ，ＲＣの詳細を示した回路図である。
図５は、前記実施の形態における、デジタル信号ＤＩ入力とアナログ信号ＤＡＯ出力との関係、等の関係図である。
図６は、前記実施の形態の抵抗アレイＲＡＲＹを，５ビットのデジタル信号ＤＩの処理用のＤＡコンバータに適用したブロック図である。
図７は、ＤＡコンバータにおけるデジタル信号ＤＩと抵抗アレイＲＡＲＹから出力されるアナログ信号ＤＡＯの関係図である。
図８は、主抵抗と副抵抗を備えた他の実施例を示すものである。
【図１】
2002080371.tif 000004
【図２】
2002080371.tif 000005
【図３】
2002080371.tif 000006
【図４】
2002080371.tif 000007
【図５】
2002080371.tif 000008
【図６】
2002080371.tif 000009
【図７】
2002080371.tif 000010
【図８】
2002080371.tif 000011
【国際調査報告】
2002080371.tif 000012
2002080371.tif 000013
2002080371.tif 000014
2002080371.tif 000015