(57)【要約】必要に応じて高速転送を可能とする転送速度に切り替えることのできるインタフェース装置及びその制御方法。インタフェース装置１１を搭載した機器（ノード）において、その転送速度切替制御回路２１は、低速転送時又は転送動作を行わない時には低速転送のみ可能とする状態で動作させるようにクロック信号の周波数を低く設定させる。高速な転送速度への切り替えが必要となったノードは、転送先までの経路にある各ノードとの間でネゴシエーションを実施し、各ノードが高速転送に対応可能な転送能力を備えているか否かを該各ノードのレジスタ２０の装置情報をリードして確認する。そして、高速転送に対応可能な転送能力を備える場合には、同切替制御回路２１は転送速度を高速転送に切り替えるべく自ノード及び各ノードの動作速度を変更させるようにクロック信号の周波数を高く設定させる。
2003009533.tif 000002
【特許請求の範囲】
【請求項１】
複数の転送速度が規定され、いずれかの転送速度にてネットワークに接続された他の装置とデータ転送を行うインタフェース装置において、
転送速度の切り替えが必要となった時、自身の動作速度を変更する転送速度切替制御回路を備えたことを特徴とするインタフェース装置。
【請求項２】
前記転送速度の切り替えは、前記他の装置へデータ転送を行う必要が生じた時、又は前記他の装置から異なる転送速度に切り替える要求を受けた時に実行することを特徴とする請求項１記載のインタフェース装置。
【請求項３】
前記転送速度切替制御回路は、
低速転送時には該低速転送を可能とする転送速度に切り替え、高速転送の必要が生じた時に該高速転送を可能とする転送速度に切り替えることを特徴とする請求項１又は２記載のインタフェース装置。
【請求項４】
前記転送速度切替制御回路は、
前記ネットワークへの接続時における動作開始時、又は非データ転送時には最も低速な転送動作を可能とする転送速度に切り替えることを特徴とする請求項１乃至３のいずれか一項記載のインタフェース装置。
【請求項５】
前記複数の転送速度のうち、自身が備える転送能力、現在転送可能とする転送速度、及び次に切り替わる転送速度、を記憶するレジスタを備えることを特徴とする請求項１乃至４のいずれか一項記載のインタフェース装置。
【請求項６】
前記レジスタには、現在の転送速度を保持するモードの情報、又は最も低速な転送動作を可能とする転送速度に切り替えさせるモードの情報が記憶されることを特徴とする請求項５記載のインタフェース装置。
【請求項７】
前記レジスタに記憶される動作モードの設定はバスリセットにて変更可能としたことを特徴とする請求項６記載のインタフェース装置。
【請求項８】
複数の転送速度が規定され、いずれかの転送速度にてネットワークに接続された他の装置とデータ転送を行うインタフェース装置の制御方法であって、
高速な転送速度への切り替えが必要となった時、且つ転送先までの経路にある各装置が該高速転送に対応可能な転送能力を備えている時に、前記各装置及び自身の動作速度を変更するようにしたことを特徴とするインタフェース装置の制御方法。
【請求項９】
前記高速転送が終了した後に該高速転送の要／不要を判断し、
該高速転送を必要とする場合には該高速転送を引き続き継続させるモードの情報を設定し、該高速転送を不要とする場合には最も低速な転送動作を可能とする転送速度に切り替えるモードの情報を設定する手順を含むことを特徴とする請求項８記載のインタフェース装置の制御方法。
【請求項１０】
前記高速転送が終了した後にバスリセットを発生させ、該バスリセットにより前記各装置及び自身の動作モードの設定をそれぞれ個々に変更可能としたことを特徴とする請求項９記載のインタフェース装置の制御方法。
【発明の詳細な説明】
技術分野
本発明は、インタフェース装置及びその制御方法に係り、詳しくは、複数の転送速度が規定されたインタフェース装置及びその制御方法に関する。
近年、インタフェース装置には、その規格の制定経緯や時代背景により、異なる転送速度にて通信を行う機能が備えられ、より高速でデータ転送を可能とするための規格が追加されている。インタフェース装置は、それを搭載した機器のデータ転送要求や消費電力の要求に基づいて適した転送速度が採用される。そのため、ネットワークには、異なる最高転送速度（転送能力）を有するインタフェース装置が搭載された機器が接続されている。この様なインタフェース装置において、高速なデータ転送を可能とする装置は、低速なデータ転送を行うことも可能である。これにより、ネットワークに接続された各機器間において、最高転送速度に関わらずデータ転送を行うことができる。
背景技術
図１２は、従来のＩＥＥＥ１３９４規格に準拠したインタフェース装置の概略ブロック図である。このインタフェース装置１３１は、パーソナルコンピュータや、それに接続されるデジタルビデオカメラやカラーページプリンタ等の機器に搭載され、各機器の機能を提供する装置本体１３２と接続されている。
インタフェース装置１３１は、入出力ポート（１３９４ｐｏｒｔ１，２）１３３，１３４、物理層回路（ＰＨＹ）１３５、リンク層回路（ＬＩＮＫ）１３６、データバッファ（ＤＡＴＡ  Ｂｕｆｆｅｒ）１３７、クロック生成回路（ＣＫ  ｇｅｎ）１３８、ＭＰＵ１３９を含む。インタフェース装置１３１は入出力ポート１３３，１３４にＩＥＥＥ１３９４インタフェースバス（以下、１３９４バス）２２が接続され、その１３９４バス２２を介して複数の他の機器（他のインタフェース装置）と接続されている。
物理層回路１３５は、入出力ポート１３３，１３４から入力データ（パケット）を受信すると、その電気信号を論理信号に変換してリンク層回路１３６に出力する。逆に、物理層回路１３５は、リンク層回路１３６からの論理信号を電気信号に変換したパケットを入出力ポート１３３，１３４へ送信する。
リンク層回路１３６は、物理層回路１３５が受送信するパケットを解析し、受信した自身宛のパケットをデータバッファ１３７に格納する。逆に、リンク層回路１３６は、データの送信時においてはＭＰＵ１３９からデータバッファ１３７に格納されているパケットを物理層回路１３５に出力する。
また、リンク層回路１３６は、物理層回路１３５が受信したパケットを解析し、自身以外の宛先のパケットを物理層回路１３５へ送信する。これにより、インタフェース装置１３１は、自身以外の宛先のパケットを転送する。
クロック生成回路１３８は、設定された分周比にて基準周波数を分周した周波数を持つクロック信号を生成し、該クロック信号は物理層回路１３５及びリンク層回路１３６に供給される。
図１３は、ＩＥＥＥ１３９４準拠のインタフェース装置１３１を搭載した複数の機器（以下、ノードという）を１３９４バス２２で接続したネットワーク構成図である。
ノードｎ１（ｎｏｄｅ１）はＳ１００の転送能力を持ち、ノードｎ２〜ｎ７（ｎｏｄｅ２〜７）は、Ｓ４００の転送能力を備えている。ちなみにＩＥＥＥ１３９４規格には、Ｓ４００（４００Ｍｂｉｔ／ｓ），Ｓ２００（２００Ｍｂｉｔ／ｓ），Ｓ１００（１００Ｍｂｉｔ／ｓ）の３種類の転送速度が規格化され、Ｓ４００の転送能力を備えるノードはＳ２００及びＳ１００の転送速度にも対応して構成されている。
今、ノードｎ６からノードｎ４へパケットを送信する。このとき、ノードｎ１がＳ１００の転送能力を持つため、ノードｎ６からノードｎ４までの転送経路上の各ノードは、ネゴシエーションによりＳ１００の転送速度でパケットを送信又は受信する。即ち、このＳ１００のパケットは、ノードｎ６，ノードｎ５，ノードｎ１，ノードｎ２，ノードｎ３，ノードｎ４の経路で転送される。
ところで、このようにノードｎ６からノードｎ４へＳ１００のパケットを送信しているとき、データの送受信を行うノードｎ６，ｎ４及びリピータとして機能するノードｎ２，ｎ３，ｎ５は、自身が持つ最高の転送速度でデータ転送を可能とする状態で動作している。さらに、このときデータ転送を行っていないノードｎ７も、同様に自身の最高転送速度でデータ転送を可能とする状態で待機している。
つまり、ネットワークに接続されたノードｎ２〜ｎ７は、それぞれが持つ最高の転送速度（Ｓ４００）でデータ転送を行うために必要な状態で動作している。言い換えれば、各ノードｎ２〜ｎ７は、高速転送時における高速な信号変化に対応することができるようにそれらの内部回路が常に高速で動作している。
このため、各ノードｎ２〜ｎ７が低速転送を行っている期間または転送を行っていない期間に、他ノードから高速転送が要求された場合にも、その転送要求に即座に応答することが可能である。
しかしながら、上記のように高速転送要求に即座に応答するため、内部回路を常に高速動作させることにより、消費電力が大きくなるという問題が生じていた。つまり、従来のインタフェース装置において高速転送が可能な装置は、高速転送を必要としない期間または何も転送されていない期間であるにもかかわらず、内部回路を高速動作させていた為に無用に電力が浪費され、消費電力が増加していた。
そこで、消費電力の低減化を図るべく、データ転送を行わないノードでは、その回路動作を停止させるという方法も考えられるが、ネットワーク構造（トポロジ）を維持するためには停止状態にすることはできず、結果として消費電力を抑えることができなかった。
本発明の目的は、必要に応じて高速転送を可能とする転送速度に切り替えることのできるインタフェース装置及びその制御方法を提供することにある。
発明の開示
本発明の第１の態様において、インタフェース装置が提供される。複数の転送速度が規定され、いずれかの転送速度にてネットワークに接続された他の装置とデータ転送を行うインタフェース装置において、転送速度の切り替えが必要となった時、自身の動作速度を変更する転送速度切替制御回路を備えた。
本発明の第２の態様において、インタフェース装置の制御方法が提供される。複数の転送速度が規定され、いずれかの転送速度にてネットワークに接続された他の装置とデータ転送を行うインタフェース装置の制御方法であって、高速な転送速度への切り替えが必要となった時、且つ転送先までの経路にある各装置が該高速転送に対応可能な転送能力を備えている時に、前記各装置及び自身の動作速度を変更するようにした。
発明を実施するための最良の形態
以下、本発明を、ＩＥＥＥ１３９４規格に準拠したインタフェース装置に具体化した一実施形態を図１〜図１１に従って説明する。
図１は、ＩＥＥＥ１３９４規格に準拠したインタフェース装置を示す概略ブロック図である。このインタフェース装置１１は、パーソナルコンピュータや、それに接続されるデジタルビデオカメラやカラーページプリンタ等の機器に搭載され、各機器の機能を提供する装置本体１２と接続されている。
インタフェース装置１１は、入出力ポート（１３９４ｐｏｒｔ１，２）１３，１４、物理層回路（ＰＨＹ）１５、リンク層回路（ＬＩＮＫ）１６、データバッファ（ＤＡＴＡ  Ｂｕｆｆｅｒ）１７、クロック生成回路（ＣＫ  ｇｅｎ）１８、ＭＰＵ１９、レジスタ２０及び転送速度切替制御回路２１を含む。
入出力ポート１３，１４は、ＩＥＥＥ１３９４インタフェースバス（以下、１３９４バスという）２２を介して他のインタフェース装置（図示略）の入出力ポートに接続されている。つまり、インタフェース装置１１を搭載した機器は、１３９４バス２２を介して他の機器（他のインタフェース装置）と接続され、それによりネットワークが構築されている。
物理層回路１５は、入出力ポート１３，１４から入力データ（パケット）を受信すると、その電気信号（通信規約に基づく電圧レベルを持つ信号）を論理信号（論理レベルを持つ信号）に変換してリンク層回路１６に出力する。逆に、物理層回路１５は、リンク層回路１６からの論理信号を電気信号に変換したパケットを入出力ポート１３，１４へ送信する。
リンク層回路１６は、物理層回路１５が受送信するパケットを解析し、受信した自身宛のパケットをデータバッファ１７に格納する。逆に、リンク層回路１６は、データの送信時においてはＭＰＵ１９からデータバッファ１７に格納されているパケットを物理層回路１５に出力する。
また、リンク層回路１６は、物理層回路１５が受信したパケットを解析し、自身宛以外のパケットを物理層回路１５へ送信する。これにより、インタフェース装置１１は、自身宛以外のパケットを転送する。
レジスタ２０には、インタフェース装置１１の装置情報が記録され、その装置情報はネットワーク構成（トポロジ）が変更される際に発生するバスリセットにより最新の情報に更新される。このレジスタ２０に記録される装置情報には、後述するようにインタフェース装置１１の転送能力、現在の転送速度、バスリセット後の転送速度、及びバスリセットにて動作状態をクリア（変更）するか否かを示した動作モード等が含まれる。そして、ネットワークに接続された他の機器（他のインタフェース装置）は、上記レジスタ２０をリードすることにより、インタフェース装置１１の転送能力を認識する。
転送速度切替制御回路２１は、装置本体１２または他の機器（他のインタフェース装置）からの転送速度切替要求に応答して、自身の転送速度を変更するべく動作速度を切り替えるための切替信号を生成する。詳述すると、転送速度切替制御回路２１は、データバッファ１７から転送速度切替要求のパケットを受信すると、現在の自身の転送状態を監視して切替動作が可能か否かを判断し、可能ならばクロック生成回路１８にクロック切替信号を出力する。逆に、現在データ転送中であるため、切替動作を実施することができない場合は、その転送動作が終了した後にクロック切替信号を出力する。
クロック生成回路１８は、転送速度切替制御回路２１からのクロック切替信号に応答して分周比を変更し、その分周比にて基準周波数を分周した周波数を持つクロック信号を生成する。そして、クロック生成回路１８にて生成されるクロック信号は、上記物理層回路１５及びリンク層回路１６に供給される。物理層回路１５及びリンク層回路１６は、供給されるクロック信号を基準として動作する。そして、上記分周比は転送速度に対応して設定され、クロック信号は遅い転送速度の場合に低い周波数を持つ。従って、クロック信号の周波数が低いほど動作速度、即ち転送速度が遅くなる。
図２は、転送速度切替制御回路２１の具体的構成を示す概略ブロック回路図である。
転送速度切替制御回路２１は、切替制御回路３１、切替モード判定回路３２、実行中トランザクション判定回路３３及びレジスタ（ＣＳＲ（Ｃｏｎｔｒｏｌ  ａｎｄ  Ｓｔａｔｕｓ  Ｒｅｇｉｓｔｅｒ））３４を備えている。
切替制御回路３１は、ネットワークに接続された他の機器（他のインタフェース装置）からの割り込み信号３５（例えばバスリセット要求、又は転送速度切替要求等の各種パケットの受信）に基づいて動作を切り替える。
切替モード判定回路３２は、データバッファ１７（図１参照）からの転送速度切替要求信号（パケット）３６に応答して、どの転送速度に切り替える要求であるかを判断し、その判定結果を切替制御回路３１に出力する。
詳述すると、ＩＥＥＥ１３９４規格に準拠したインタフェース装置１１には、Ｓ４００（４００Ｍｂｉｔ／ｓ），Ｓ２００（２００Ｍｂｉｔ／ｓ），Ｓ１００（１００Ｍｂｉｔ／ｓ）の３種類の転送速度が規格化されている。ちなみに、Ｓ４００の転送能力を備える装置は、Ｓ２００及びＳ１００の転送速度にも対応して構成され、同様にＳ２００の転送能力を備える装置は、Ｓ１００の転送速度にも対応して構成されている。
つまり、切替モード判定回路３２は、転送速度切替要求信号３６がＳ４００，Ｓ２００，Ｓ１００のうちどの転送速度に切り替える要求であるかを判断する。さらに、切替モード判定回路３２は、ネットワークを構築する際のバスリセットにて転送速度をＳ１００に戻す（動作状態をクリアする）か否かを判断する。そして、切替モード判定回路３２は、それらの判定結果を切替制御回路３１に出力する。
実行中トランザクション判定回路３３は、自身の転送ステータス３７を監視し、現在実行中のトランザクションがあるかないか（即ち、現在データ転送中であるか否か）を判断し、その判定結果を切替制御回路３１に出力する。
切替制御回路３１は、切替モード判定回路３２及び実行中トランザクション判定回路３３からの判定結果を受け取り、切替要求信号３６に了承するか否かの旨の情報を含むパケット送信要求信号３８をリンク層回路１６に対して出力する。この際、了承する旨のパケット送信要求信号３８を出力する場合には、切替制御回路３１はバスリセット要求信号３９を物理層回路１５に対して出力する。
そして、バスリセットが開始されると、切替制御回路３１はクロック切替信号４０をクロック生成回路１８に出力し、そのクロック生成回路１８は物理層回路１５及びリンク層回路１６に供給するクロック信号の周波数を切り替える。その結果、インタフェース装置１１の転送速度が切り替えられる。
また、切替制御回路３１はクロック切替信号４０を出力すると、タイマ判定切替信号４１を物理層回路１５及びリンク層回路１６に対し出力し、それらのタイマの動作クロックを切り替える。
詳述すると、図３に示すように、切替制御回路３１から出力されるタイマ判定切替信号４１（図中、Ｐ−ＳＰＥＥＤで示す）は、物理層回路１５（リンク層回路１６）の切替セレクタ４２に入力される。ちなみにＰ−ＳＰＥＥＤとは、後述するようにインタフェース装置１１の現在の転送速度がビットの制御信号にて表されている。
切替セレクタ４２は、タイマ判定切替信号４１（即ち、現在の転送速度（Ｐ−ＳＰＥＥＤ））に基づいて、Ｓ４００，Ｓ２００，Ｓ１００の各転送速度に対応して選択した判定値をタイマ４３に出力する。言い換えれば、切替セレクタ４２は、タイマ判定切替信号４１に応答して、クロック信号のタイムアウト判定時におけるタイマ４３の判定値を切り替える。尚、本実施形態では、Ｓ４００、Ｓ２００、Ｓ１００の各転送速度に対応して、例えばそれぞれ判定値が「１００」，「５０」，「２５」に設定されている。
タイマ４３は、クロック生成回路１８から供給されるクロック信号のパルス数をカウントし、そのカウント値が切替セレクタ４２から供給される判定値と一致する場合に判定を出力する。例えば、タイマ４３は、Ｌレベルの判定信号を出力し、カウント値と判定値とが一致するとクロック信号の１周期の間Ｈレベルの判定信号を出力する。物理層回路１５（リンク層回路１６）は、判定信号に基づいてデータ転送等のタイムアウト判定を行う。
クロック信号は物理層回路１５（リンク層回路１６）の動作速度（転送速度）に応じた周波数を持ち、判定値は転送速度に応じて設定された値を持つ。従って、タイマ４３は、判定信号を、動作速度に関わらず一定時間経過する毎に出力する。このため、タイムアウト判定の時間は、動作速度及び転送速度によらず一定となる。
次に、インタフェース装置１１の動作を図４〜図６のフローチャートを参照しながら説明する。尚、本実施形態のインタフェース装置１１を搭載した複数の機器（以下、ノードという）は１３９４バス２２を介して接続され、図１３に示すネットワークを構成している。このため、説明の便宜上、各ノードには同一符号を付して説明する。
今、Ｓ４００の転送能力を備えるノードｎ１（ｎｏｄｅ１）がネットワークに接続されると（ステップ５１）、ノードｎ１はＳ１００の転送速度で動作を開始して（ステップ５２）、バスリセットを開始する（ステップ５３）。
ノードｎ１は、バスリセットを開始すると、ツリー識別（Ｔｒｅｅ  Ｉｄｅｎｔｉｆｙ）及び自己識別（Ｓｅｌｆ  Ｉｄｅｎｔｉｆｙ）のプロセスにより、トポロジマップ及びスピードマップをレジスタ２０（図１参照）に作成する（ステップ５４）。詳しくは、ノードｎ１は、自己識別パケット（Ｓｅｌｆ−ＩＤパケット）を他の全てのノードｎ２〜ｎ７（ｎｏｄｅ２〜７）に対して送信する。この自己識別パケットには、そのノードがサポートする速度の情報が含まれる。つまり、ノードｎ１は、他のノードｎ２〜ｎ７から送信される自己識別パケットにより、トポロジを認識して他のノードｎ２〜ｎ７を識別するとともに、それらノードｎ２〜ｎ７の転送能力を認識する。
このようにして、ノードｎ１は、Ｓ１００の転送速度にてバスリセットを完了すると（ステップ５５）、Ｓ１００の転送速度のみのデータ（パケット）転送が可能な状態になる（ステップ５６）。
同様に、ノードｎ２〜ｎ７は、バスリセットによりトポロジマップ及びスピードマップを作成し、Ｓ１００の転送速度のみのデータ（パケット）転送が可能な状態になる。
次に、例えばノードｎ１において、該ノードｎ１からノードｎ４へＳ１００より高速（Ｓ２００又はＳ４００）なデータ転送を行う必要が生じると（ステップ５７）、ノードｎ１は転送先までの経路にある各ノードｎ２〜ｎ４との間でネゴシエーションを実施する。
詳述すると、ノードｎ１は、転送先までの経路にある各ノードｎ２〜ｎ４の転送能力を、それらノードｎ２〜ｎ４が備えているレジスタ２０の装置情報をリードすることで確認する（ステップ５８）。これによりノードｎ１は、各ノードｎ２〜ｎ４が高速転送に対応可能とする転送能力を備えているかどうかを判断する（ステップ５９）。
ステップ５９において、転送経路にある全てのノードｎ２〜ｎ４がより高速な転送が可能な転送能力を備えている場合には、ノードｎ１は各ノードｎ２〜ｎ４に、切り替える転送速度の情報を含む転送速度切替要求のパケット（リクエストパケット）を送信する（ステップ６０）。逆に、転送経路にある全てのノードｎ２〜ｎ４のうち、より高速な転送が可能な転送能力を備えていない（即ち、Ｓ１００のみをサポートしている）ノードが１つでも存在する場合には、ノードｎ１はＳ１００の転送速度のままで転送を行う（ステップ５９ａ）。
以下に、先ず、転送速度切替要求を送信したノードｎ１の動作について図５を参照しながら詳述する。
ノードｎ１は、上記ステップ６０においてリクエストパケットを送信すると、各ノードｎ２〜ｎ４からの切替要求に了承するか否かの返信（レスポンスパケット）を待つ（ステップ６１）。ノードｎ１はレスポンスパケットを受信すると、それが了承の返信か否かを判断する（ステップ６２）。了承の返信ではない場合、ノードｎ１は所定のＷａｉｔ期間を待ち（ステップ６３）、再度リクエストパケットを送信する（ステップ６０）。
ノードｎ１は、転送経路にある全てのノードｎ２〜ｎ４から切替要求に了承する返信を受け取ったか否かを判断し（ステップ６４）、受け取っていない場合には転送切替要求の応答を待つ（ステップ６１）。
ノードｎ１は、転送経路にある全てのノードｎ２〜ｎ４から切替要求に了承する返信を受け取ると、それらノードｎ２〜ｎ４に対しバスリセットを要求するパケットを送信する（ステップ６５）。そして、上記したようにノードｎ１は、その切替制御回路３１からバスリセット要求信号３９が物理層回路１５に出力され、その後バスリセットが開始されるまで待つ（図２参照）。
そして、ノードｎ１にてバスリセットが開始されると（ステップ６６）、ノードｎ１の転送速度は、上記したように転送速度切替制御回路２１により高速転送に切り替えられる（即ち、クロック信号の周波数が切り替えられる）（ステップ６７）。
その後、上記同様にしてツリー識別及び自己識別のプロセスにより、新たなトポロジマップ及びスピードマップをレジスタ２０に作成してバスリセットを終了すると（ステップ６８，６９）、ノードｎ１は切り替えた高速な転送速度でパケット転送を行う（ステップ７０）。
次に、ノードｎ１からの転送速度切替要求を受信したノードｎ２〜ｎ４の動作について図６を参照しながら詳述する。
ノードｎ２〜ｎ４は、ノードｎ１からのリクエストパケットを受信すると（ステップ７１）、現在実行中のトランザクションを保持するか否かを判断する（ステップ７２）。詳しくは、各ノードｎ２〜ｎ４は、現在パケット転送中である場合に、該転送動作を終了した後に切替要求に応答するか、あるいは該転送動作より優先してノードｎ１からの切替要求に応答するかを判断する。
上記ステップ７２において、各ノードｎ２〜ｎ４のうち、何も転送していないノード及び切替要求に応答可能であるノードは、該切替要求に了承する旨の情報を含むパケット（レスポンスパケット）をノードｎ１に送信する（ステップ７３）。逆に、各ノードｎ２〜ｎ４のうち、現在パケット転送中で即座に切替要求に応答不可であるノードは、該切替要求に了承できない旨の情報を含むパケット（レスポンスパケット）をノードｎ１に送信し（ステップ７４）、再度ノードｎ１からの切替要求を受けるまで待つ。
上記ステップ７３において、切替要求に応答したノードは、ノードｎ１からのバスリセット要求のパケットを受信するまで待機し（ステップ７５）、該要求を受けてバスリセットを開始する（ステップ７６）。
そして、上記ステップ７６において、各ノードｎ２〜ｎ４はバスリセットが開始されると、それらノードｎ２〜ｎ４の転送速度は、上記同様にして高速転送に切り替えられる（即ち、クロック信号の周波数が切り替えられる）（ステップ７７）。
その後、上記同様にしてツリー識別及び自己識別のプロセスにより、新たなトポロジマップ及びスピードマップを作成してバスリセットを終了すると（ステップ７８，７９）、各ノードｎ２〜ｎ４は切り替えた高速な転送速度でパケット転送を行う（ステップ８０）。
図７は、レジスタ２０の具体的構成を示す。
レジスタ２０は、インタフェース装置１１の転送能力を示すＣ−ＳＰＥＥＤ、現在の転送速度（動作状態）を示すＰ−ＳＰＥＥＤ、次のバスリセット後の転送速度（動作状態）を示すＮ−ＳＰＥＥＤを記憶する領域２０ａ，２０ｂ，２０ｃを持つ。さらに、このレジスタ２０は、バスリセット毎に動作状態をクリアするかしないか、即ちバスリセットにて転送速度をＳ１００に戻すか否かの動作モードを示したＣＨＧ−ＭＯＤＥを記憶する領域２０ｄを持つ。
尚、本実施形態では、Ｃ−ＳＰＥＥＤ，Ｐ−ＳＰＥＥＤ，Ｎ−ＳＰＥＥＤの各領域２０ａ〜２０ｃには、例えば「００」，「０１」，「１×」（「１０」又は「１１」）の２ビットの制御信号に対応して、Ｓ１００，Ｓ２００，Ｓ４００の転送速度が記憶される。
また、ＣＨＧ−ＭＯＤＥの領域２０ｄには、例えば「０」の制御信号に対応して、次のバスリセット後に動作状態をクリアさせるようにした動作モードが記憶され、「１」の制御信号に対応して、次のバスリセット後にも動作状態を保持させるようにした動作モードが記憶される。
次に、レジスタ２０の制御動作について図８〜図１０について詳述する。
尚、上記同様にしてインタフェース装置１１を搭載した複数の機器（ノードｎ１〜ｎ７）は１３９４バス２２を介して接続されている。ノードｎ１はＳ４００の転送能力を備えている。
先ず、転送速度切替要求を送信するノードｎ１での動作について図８及び図９を参照しながら詳述する。
今、ノードｎ１はＳ１００の転送能力にて動作している。この状態から、例えばノードｎ１において、該ノードｎ１からノードｎ４へＳ１００より高速（Ｓ２００又はＳ４００）なデータ転送を行う必要が生じたとする。このときノードｎ１は、その装置本体１２（図１参照）から高速転送要求を受ける（ステップ８１）。
ノードｎ１は、転送先までの経路にある各ノードｎ２〜ｎ４に対して、それらノードｎ２〜ｎ４の転送能力情報の取得を要求するパケットを送信し、該各ノードｎ２〜ｎ４の転送能力を認識する（ステップ８２）。
転送経路にある全てのノードｎ２〜ｎ４が、より高速な転送が可能な転送能力を備えている場合、ノードｎ１は各ノードｎ２〜ｎ４のＮ−ＳＰＥＥＤ及びＣＨＧ−ＭＯＤＥを書き換えるように要求するパケット（リクエストパケット）を各ノードｎ２〜ｎ４に送信する（ステップ８３）。その後、ノードｎ１は、各ノードｎ２〜ｎ４からの応答を待つ（ステップ８４）。
ノードｎ１は、リクエストパケットに応答したノードからＮ−ＳＰＥＥＤを順次受信すると（ステップ８５）、そのノードから受信したＮ−ＳＰＥＥＤが自身が要求したＮ−ＳＰＥＥＤであるか否かを判断する（ステップ８６）。
上記ステップ８６において、ノードｎ１が要求したＮ−ＳＰＥＥＤと、受信したＮ−ＳＰＥＥＤとが異なるとき、ノードｎ１は所定のＷａｉｔ期間を経過した後に要求をリトライする（ステップ８７）。即ち、そのノードに対して再度リクエストパケットを送信する。一方、ノードｎ１が要求したＮ−ＳＰＥＥＤと、受信したＮ−ＳＰＥＥＤとが一致するとき、ノードｎ１はそのＮ−ＳＰＥＥＤを受信したノードにて切替要求が了承されたと判断する（図９にステップ８８で示す）。
ノードｎ１は、要求したＮ−ＳＰＥＥＤと全てのノードｎ２〜ｎ４から受信したＮ−ＳＰＥＥＤとが一致すると（ステップ８９）、自身のＮ−ＳＰＥＥＤ及びＣＨＧ−ＭＯＤＥを書き換える（ステップ９０）。一方、上記ステップ８９において、全てのノードｎ２〜ｎ４のうち、要求したＮ−ＳＰＥＥＤと一致しないＮ−ＳＰＥＥＤを返信するノードが１つでも存在する場合には、ノードｎ１は要求したＮ−ＳＰＥＥＤを全てのノードｎ２〜ｎ４から受信するまで待つ。（ステップ８４〜ステップ８９を繰り返す。）
そして、ノードｎ１にてバスリセットが開始されると（ステップ９１）、ノードｎ１のＰ−ＳＰＥＥＤは、予め書き換えた上記Ｎ−ＳＰＥＥＤに切り替えられる（ステップ９２）。つまり、ノードｎ１の転送速度が高速転送に切り替えられる。
また、上記ステップ９０において、このとき書き換えたＣＨＧ−ＭＯＤＥが「１」である場合には、ノードｎ１のＮ−ＳＰＥＥＤはＰ−ＳＰＥＥＤに制御される（ステップ９３，９４）。つまり、現在のノードｎ１の転送速度は次にバスリセット終了後にも保持される。逆に、ＣＨＧ−ＭＯＤＥが「０」である場合には、ノードｎ１のＮ−ＳＰＥＥＤは「００」に制御される（ステップ９３，９５）。つまり、現在のノードｎ１の転送速度は、次のバスリセット終了後にＳ１００に切り替えられる。
その後、バスリセットが終了すると（ステップ９６）、ノードｎ１は切り替えた高速な転送速度（即ちステップ９２にて書き換えたＮ−ＳＰＥＥＤ）でパケット転送を行う（ステップ９７）。
次に、ノードｎ１からの転送速度切替要求を受信するノードｎ２〜ｎ４での動作について図１０を参照しながら詳述する。
上記ステップ８２において、ノードｎ１から転送能力情報を取得する要求のパケットを受信したノードｎ２〜ｎ４は、自身のＣ−ＳＰＥＥＤ（転送能力）の値をノードｎ１に返信する（ステップ１０１）。
次いで、各ノードｎ２〜ｎ４は、ノードｎ１からＮ−ＳＰＥＥＤ及びＣＨＧ−ＭＯＤＥを書き換える要求のパケットを受信すると（ステップ１０２）、上記同様にして（図６参照）現在実行中のトランザクションを保持するか否かを判断する（ステップ１０３）。
上記ステップ１０３において、実行中のトランザクションを保持するノードは、ノードｎ１から要求されたＮ−ＳＰＥＥＤ及びＣＨＧ−ＭＯＤＥに書き換えずに現在の転送速度をＮ−ＳＰＥＥＤの値としてノードｎ１に返信する（ステップ１０４，１０６）。一方、実行中のトランザクションを保持しないノードは、ノードｎ１から要求されたＮ−ＳＰＥＥＤ及びＣＨＧ−ＭＯＤＥに書き換え、その書き換えたＮ−ＳＰＥＥＤの値をノードｎ１に返信する（ステップ１０５，１０６）。
上記ステップ１０６において、ノードｎ１から要求されたＮ−ＳＰＥＥＤを返信したノードは、ノードｎ１からのバスリセット要求のパケットを受信するまで待機し（ステップ１０７）、該要求を受けてバスリセットを開始する（ステップ１０８）。
そして、各ノードｎ２〜ｎ４にてバスリセットが開始されると、それらノードｎ２〜ｎ４のＰ−ＳＰＥＥＤは、予め書き換えた上記Ｎ−ＳＰＥＥＤに切り替えられる（ステップ１０９）。つまり、各ノードｎ２〜ｎ４の転送速度が高速転送に切り替えられる。
また、ノードｎ２〜ｎ４のうち、上記ステップ１０５において、このとき書き換えたＣＨＧ−ＭＯＤＥが「１」であるノードのＮ−ＳＰＥＥＤはＰ−ＳＰＥＥＤに制御される（ステップ１１０，１１１）。つまり、そのノードの現在の転送速度は次のバスリセット終了後にも保持される。
逆に、ノードｎ２〜ｎ４のうち、ＣＨＧ−ＭＯＤＥが「０」であるノードのＮ−ＳＰＥＥＤは「００」に制御される（ステップ１１０，１１２）。つまり、そのノードの現在の転送速度は、次のバスリセット終了後にＳ１００に切り替えられる。
その後、バスリセットが終了すると（ステップ１１３）、各ノードｎ２〜ｎ４は切り替えた高速な転送速度（即ちステップ１０９にて書き換えたＮ−ＳＰＥＥＤ）でパケット転送を行う（ステップ１１４）。
次に、レジスタ２０のＣＨＧ−ＭＯＤＥの制御動作について図１１を参照しながら詳述する。
上記のようにして、ノードｎ１〜ｎ４の転送速度が高速（Ｓ２００又はＳ４００）な転送速度に切り替えられ、その後ノードｎ１からノードｎ４へのパケット転送が終了すると、ノードｎ１はバスリセットを発生させる（ステップ１２１）。
各ノードｎ１〜ｎ４は、予め書き換えたＣＨＧ−ＭＯＤＥ（図９のステップ９０，図１０のステップ１０５）に基づいて、転送終了後のバスリセットで動作状態をクリアするか否かを判断する（ステップ１２２）。
上記ステップ１２２において、クリアする場合には（ＣＨＧ−ＭＯＤＥ＝「０」）、そのノードの転送速度はＳ１００に切り替えられる（ステップ１２３）。つまり、バスリセットが終了した後、そのノードはＳ１００の低速な転送動作のみ可能な状態になる（ステップ１２５，１２６）。
逆に、上記ステップ１２２において、クリアしない場合には（ＣＨＧ−ＭＯＤＥ＝「１」）、そのノードの転送速度は高速なまま保持される（ステップ１２４）。つまり、バスリセットが終了した後、そのノードは引き続き高速転送が可能になる（ステップ１２５，１２７）。
次に、本発明の一実施形態のインタフェース装置及びその制御方法の特徴を以下に記載する。
（１）インタフェース装置１１を搭載した機器（ノード）は、低速転送時又は転送動作を行わない時には低速転送のみ可能とする状態で動作する。次に、高速転送の必要が生じたノードは、転送先までの経路にある各ノードとの間でネゴシエーションを実施し、各ノードが高速転送に対応可能な転送能力を備えている場合には、自ノード及び各ノードの転送速度を高速転送に切り替える。これにより、高速転送を行うノード及びそれらの転送経路にあるノード（リピータ）のみ高速転送可能とする状態で動作させることができるため、消費電力の低減化を図ることができる。
（２）さらに高速転送を行うノードは、該高速転送終了後のバスリセットにより動作状態をクリアするように予め設定することで、再度低速転送のみ可能とする状態で動作する。従って、必要に応じて高速転送を可能とする転送速度に切り替えることができる為、無用な電力の浪費が抑止され、その結果、消費電力を低減させることができる。
（３）また、高速転送に切り替えられたノードは、該高速転送終了後のバスリセットにより動作状態をクリアしないように予め設定することで、引き続き高速転送を継続して行うようにすることも可能である。従って、定常的に高速転送を必要とする場合には、バスリセット毎に高速転送に切り替えるための手続きを不要とすることができるので転送能力も低下しない。
上記実施形態は以下の態様に変更してもよい。
・本実施形態では、ＩＥＥＥ１３９４規格に準拠したインタフェース装置１１に具体化したがこれに限らず、複数の転送速度が規定されたインタフェース装置に具体化してもよい。
・本実施形態では、ＩＥＥＥ１３９４規格のＳ４００，Ｓ２００，Ｓ１００の転送速度を備えるインタフェース装置１１に具体化したが、それ以外の転送速度を備える場合に具体化してもよい。
・本実施形態の切り替え機能を備えたインタフェース装置１１のデータ転送方式をアイソクロナス（Ｉｓｏｃｈｒｏｎｏｕｓ）転送に具体化してもよい。即ち、アイソクロナス転送では、所定期間に一定量のデータを転送することを保証するために予めアイソクロナス帯域（ｂａｎｄｗｉｄｔｈ）が割り当てられている。このようなアイソクロナス転送が複数のノード間で行われる場合において、上記割り当てられたアイソクロナス帯域に応じて低速転送又は高速転送に転送速度を切り替えるようにしてもよい。
・本実施形態では、バスリセットにて動作状態をクリアすることにより高速転送から低速転送へ切り替えるようにしたが、低速転送から高速転送への切り替え時と同様にして各ノードとの間のネゴシエーションにより低速転送に切り替えるようにしてもよい。
【図面の簡単な説明】
図１は、本実施形態のインタフェース装置を示すブロック図である。
図２は、転送速度切替制御回路の具体的構成を示すブロック図である。
図３は、転送速度切替動作を説明するためのブロック図である。
図４は、転送速度切替動作を説明するためのフローチャートである。
図５は、転送速度切替動作を説明するためのフローチャートである。
図６は、転送速度切替動作を説明するためのフローチャートである。
図７は、レジスタを説明するための説明図である。
図８は、転送速度切替時におけるレジスタの制御動作を説明するためのフローチャートである。
図９は、転送速度切替時におけるレジスタの制御動作を説明するためのフローチャートである。
図１０は、転送速度切替時におけるレジスタの制御動作を説明するためのフローチャートである。
図１１は、転送速度切替時におけるレジスタの制御動作を説明するためのフローチャートである。
図１２は、従来のインタフェース装置を示すブロック図である。
図１３は、インタフェース装置を搭載した機器をバスで接続した例を示す構成図である。
【図１】
2003009533.tif 000003
【図２】
2003009533.tif 000004
【図３】
2003009533.tif 000005
【図４】
2003009533.tif 000006
【図５】
2003009533.tif 000007
【図６】
2003009533.tif 000008
【図７】
2003009533.tif 000009
【図８】
2003009533.tif 000010
【図９】
2003009533.tif 000011
【図１０】
2003009533.tif 000012
【図１１】
2003009533.tif 000013
【図１２】
2003009533.tif 000014
【図１３】
2003009533.tif 000015
【国際調査報告】
2003009533.tif 000016
2003009533.tif 000017
2003009533.tif 000018