(57)【特許請求の範囲】
【請求項１】
珪素基板上の埋め込み酸化物層上に設けられた単結晶珪素の薄い層に、７００Ｖから９００Ｖまでのブレークダウン電圧を有するＳＯＩ型高電圧薄膜トランジスタを製造する方法であって、
(a) 前記単結晶珪素の薄い層上に、複数の開口を有し、各開口の開口寸法が一端側から横方向に沿って増大するマスクを形成する工程と、
(b) 前記複数の開口を介して前記単結晶珪素の薄い層内へ不純物を導入して、幅の異なる複数の不純物添加領域を形成する工程と、
(c) 前記マスクを除去し、前記単結晶珪素の薄い層にアニール処理を行って、前記単結晶珪素の薄い層の横方向の距離にわたってほぼ線形の不純物濃度分布を有し、かつ、前記ほぼ線形の不純物濃度分布が、前記単結晶珪素の薄い層の全厚さを経て前記埋め込み酸化物層まで延在する線形ドーピング領域を形成する工程と、
前記ほぼ線形の不純物濃度分布が、式
Ｑ（Ｘ）＝Ｑ（Ｏ）＋（Ｘ／Ｌ）Ｑmax
により与えられる有効ドーズ量により形成され、
ここで、Ｘは前記線形ドーピング領域の一端から前記横方向に沿った距離（０≦Ｘ≦Ｌ）、Ｌは前記横方向における前記線形ドーピング領域の長さであって、少なくとも４０μｍであり、Ｑ（Ｘ）は距離Ｘにおける前記単結晶珪素の薄い層の有効ドーズ量、Ｑ（Ｏ）は1011/cm2にほぼ等しく、Ｑmax は５×1012〜２×1013/cm2に等しく、
(d) 前記線形ドーピング領域における前記横方向のＸ＝０となる一端において、前記単結晶珪素の薄い層の上にゲート酸化物層を介して多結晶珪素ゲート領域を形成する工程と、
(e) 前記単結晶珪素の薄い層の、前記多結晶珪素ゲート領域をはさんで前記線形ドーピング領域とは反対側の領域にソース領域を形成する工程と、
(f) 前記単結晶珪素の薄い層の、前記線形ドーピング領域における前記横方向のＸ＝Ｌとなる他端にドレイン領域を形成する工程と、
(g) 全面に酸化物層を形成する工程と、
(h) 前記酸化物層の前記ソース領域、前記多結晶珪素ゲート領域、及び前記ドレイン領域上に、それぞれ開口を形成する工程と、
(i) 前記酸化物層に形成された開口を通して、前記ソース領域、前記ゲート領域、及び前記ドレイン領域のそれぞれに接触するように電極を形成する工程とを具えることを特徴とするＳＯＩ型高電圧薄膜トランジスタの製造方法。
【請求項２】
前記単結晶珪素の薄い層がアニール処理される前に、当該単結晶珪素の薄い層の高電圧薄膜トランジスタ形成領域が窒化珪素により覆われ、前記単結晶珪素の薄い層の露出した領域を熱的に酸化し、その後、前記窒化珪素が除去されることを特徴とする請求項１に記載のＳＯＩ型高電圧薄膜トランジスタの製造方法。
【請求項３】
前記アニール処理が、ほぼ１１５０°Ｃの温度において、１８時間ないし３６時間の時間にわたって行われる請求項１又は２に記載のＳＯＩ型高電圧薄膜トランジスタの製造方法。
【請求項４】
珪素基板上の埋め込み酸化物層上に設けられた単結晶珪素の薄い層に形成された、７００Ｖから９００Ｖまでのブレークダウン電圧を有するＳＯＩ型高電圧薄膜トランジスタであって、
(a)前記単結晶珪素の薄い層の横方向の距離にわたってほぼ線形の不純物濃度分布を有し、かつ、前記ほぼ線形の不純物濃度分布が、前記単結晶珪素の薄い層の全厚さを経て前記埋め込み酸化物層まで延在する線形ドーピング領域と、
前記ほぼ線形の不純物濃度分布が、式
Ｑ（Ｘ）＝Ｑ（Ｏ）＋（Ｘ／Ｌ）Ｑmax
により与えられる有効ドーズ量を有し、
ここで、Ｘは前記線形ドーピング領域の一端から前記横方向に沿った距離（０≦Ｘ≦Ｌ）、Ｌは前記横方向における前記線形ドーピング領域の長さであって、少なくとも４０μｍであり、Ｑ（Ｘ）は距離Ｘにおける前記単結晶珪素の薄い層の有効ドーズ量、Ｑ（Ｏ）は1011/cm2にほぼ等しくし、Ｑmax は５×1012〜２×1013/cm2に等しく、
(b) 前記線形ドーピング領域における前記横方向のＸ＝０となる一端において、前記単結晶珪素の薄い層の上にゲート酸化物層を介して形成された多結晶珪素ゲート領域と、
(c) 前記単結晶珪素の薄い層の、前記多結晶珪素ゲート領域をはさんで前記線形ドーピング領域とは反対側の領域に形成されたソース領域と、
(d) 前記単結晶珪素の薄い層の、前記線形ドーピング領域における前記横方向のＸ＝Ｌとなる他端に形成されたドレイン領域と、
(e) 全面に形成された酸化物層と、
(f) 前記ソース領域、前記多結晶珪素ゲート領域、及び前記ドレイン領域上の前記酸化物層にそれぞれ形成された開口と、
(g) 前記酸化物層に形成された開口を通して、前記ソース領域、前記ゲート領域、及び前記ドレイン領域のそれぞれに接触するように形成された電極とを具えたことを特徴とするＳＯＩ型高電圧薄膜トランジスタ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、特に高電圧応用に対して適用される半導体装置に関係するもので、且つそれを作る方法にも関係している。本発明は特に、絶縁基板上半導体（SOI;semiconductor-on-insulator）技術の使用により製造され、その装置が改良された電圧ブレークダウン特性を表す集積回路装置に関するものである。
【０００２】
【従来の技術】
高電圧集積回路技術における主な問題は、構成要素と補助回路部分との絶縁の問題に対する十分な回答を見出すことである。
【０００３】
集積回路内で、もっと詳細には、パワー集積回路(PIC) 又は高電圧集積回路(HVIC)内で構成要素を電気的に絶縁する普通の方法は「接合絶縁(junction isola-tion) 」と呼ばれるものによる。そのような方法においては珪素基板の頂部上のＮ形エピタキシャル層内に形成された種々の装置を絶縁するために、Ｐ形拡散が用いられてもよい。そのような方法は1985年７月発行のIEEE Spectrum, Vol.22, pp.42〜48, Rumennik内に記載されている。
【０００４】
そのような構成要素の電気的絶縁のもう一つの方法は、いわゆる「誘電体分離(dielectric isolation)」である。この方法においては、二酸化珪素のような電気的に絶縁する材料が非常に異なる電位において動作する装置のような個別の構成要素を絶縁するために用いられる。絶縁基板上半導体技術は、半導体が珪素であり且つ絶縁物が二酸化珪素（今後「酸化物」と呼ぶ）である場合には、誘電体分離法の一例である。この技術においては、装置は典型的には 0.1〜5 μm 厚さの酸化珪素のような誘電体層により珪素基板から分離されている約 0.1〜2 μm厚さの珪素の層内に組み込まれる。
【０００５】
絶縁基板上半導体出発材料を作り出すためには幾つかの方法が知られている。これらの方法のうちの一つ“SIMOX" においては、酸化珪素が珪素ウエファ内への酸素イオンのイオン注入により形成される。
【０００６】
もう一つの方法においては、ゾーンメルティング晶析(ZMR;zone-melt-recrys-tallized) 材料が、酸化物被覆された珪素ウエファ上に多結晶珪素層を堆積し、且つレーザ又は黒鉛紐ヒータのようなパワー源によって多結晶珪素を照射することにより、多結晶珪素を単結晶珪素膜に変換することにより準備される。
【０００７】
もう一つの方法はボンディング及びエッチバック法又は直接ボンディング法であり、その方法においては二つの酸化物被覆された珪素ウエファが強いボンドを形成するために一緒に接合され、且つこれらのウエファのうちの一方が所望の厚さへ薄くされる。
【０００８】
高電圧応用に対するラテラルトランジスタ構造は、1985年７月発行IEEE Spec-trum, Volume 22, 42 〜48頁のRumennikによる論文に見られるトランジスタのような、ラテラルＮチャネルDMOS(LDMOS) トランジスタにより認められ得る。この論文では、パワー集積回路を論じて、ラテラル二重拡散MOS トランジスタの配列が図4Cに図解されている。そのようなラテラルMOS トランジスタが、垂直装置のエピタキシャル層厚さよりも非常に小さいエピタキシャル層厚さを可能にすること、及びソースとドレインとの間の距離を増大することが、ブレークダウン電圧の増大に導くことは注目される。
【０００９】
名目上の高電圧薄膜構造の使用はこの技術では先に論じられていた。例えば、Tuanに対する米国特許第4,752,814 号は非晶質珪素を用いる高電圧薄膜トランジスタを論じている。そのような構造では、ゲート電極とソース電極とが垂直に重畳されて、一方ドレイン電極は各々に対して異なる垂直レベルにおいてではあるが両方から横方向に移動されている。ドープされないか又は軽くドープされた非晶質珪素層が、ゲート電極の制御の下で電流をドレイン電極へ伝えるためにソース電極とドレイン電極との間に設けられている。第１ゲート電極の垂直に下で且つドレイン電極に向かって横方向に一層近く延在する第２ゲート電極が、ブレークダウン電圧を増大するために設けられている。しかしながら、この特許はブレークダウン電圧の量については明記してない。
【００１０】
絶縁基板上半導体材料内に形成される装置のブレークダウン電圧を改善するために幾つかの方法が提案されてきた。
【００１１】
オフセットゲートSOI MOS トランジスタはC.I. Drowley他に(Mat. Res. Symp.Proc., Vol. 33, p, 133, 1984) 記述されている。この論文は示された構造によって38V のブレークダウン電圧が達成されることを示している。
【００１２】
特にSIMOX 装置に適用するブレークダウン電圧を増大する方法は1986年１月発行のElectron Device に関するIEEE Transactions, Volume ED-33, No. 1, 126〜132 頁のS. Nakasima に示されている。この技術により、約180Vの一般に中位に高いだけのブレークダウン電圧が達成される。
【００１３】
本発明への背景を形成するこれらの従来技術構造の各々において、種々の問題と困難性とが生じる。特に高いブレークダウン電圧は従来技術では得られていなかった。
【００１４】
【発明が解決しようとする課題】
従来技術において起こる問題は本発明による構造と技術とにより解決された。すなわち、ラテラル電界効果トランジスタのゲート電極とドレイン電極との間のドリフト領域内に特有のドーピング密度分布を形成することにより、特に薄いOSI 膜（１μm 以下）の降伏電圧を大幅に高くすることができる。
【００１５】
【課題を解決するための手段】
従って、本発明は、非常に高いブレークダウン電圧を有する高電圧薄膜トランジスタの製造を可能にする。異なる幅の複数のドープされた領域を形成するために、異なる開口幅を有するマスクの複数の開口を通して、不純物を珪素の薄い層内へ導入することにより、及びその後、その珪素の薄い層の横方向距離にわたって、複数のドープされた領域から線型のドーピング分布を形成するためにこの構造を焼なますことにより、これはトランジスタの製造における本発明において得られる。これらの工程の実行が特に絶縁基板上半導体形の高電圧薄膜トランジスタの形成を可能にし、その絶縁基板上半導体においては線型ドーピング分布を有する珪素の薄い層が、ソース電極とその珪素の薄い層の対向端においてそのソース電極から横方向に移動されたドレイン電極との間に設けられている。
【００１６】
この半導体を得る方法は、線型ドーピング分布が珪素の薄い層の横方向距離の一端において最小ドーピング値を有し、珪素の薄い層の横方向距離の第２の対向端において最大ドーピング値を有するように実行される。このドーピング分布の線型性はこの構造の焼なましの時間により達成され得て、その時間は少なくとも12時間から約36時間までに分類できる。この焼なましはほぼ1150℃の温度において実行される。
【００１７】
そのような線型ドーピング分布が、従来技術において達成されたブレークダウン電圧より顕著に高い、約700Vから約900Vまでにわたる増大されたブレークダウン電圧を可能にする。このドーピング密度がそれの上に生じる珪素の薄い層の横方向距離は、少なくとも40〜50μm になるように形成されてもよい。更にその上この線型ドーピング分布は式
Ｑ（Ｘ）＝Ｑ（Ｏ）＋（Ｘ／Ｌ）Ｑmax
により与えられる有効注入ドーズにより形成されてもよく、ここで、Ｑ（Ｘ）はＸにおける前記絶縁基板上半導体厚さのドーピング濃度倍であり、Ｘはドリフト領域に沿った横方向距離であり、Ｌはドリフト領域の長さであり、Ｑ（Ｏ）は約1011/cm2に等しい定数であって、且つＱmax は約５×1012〜２×1013/cm2に等しい定数である。
【００１８】
米国特許明細書第4,672,738 号から、変動する幅の開口を有するドーピングマスクを使用することが本質的に知られていることは注目される。しかしながらこの既知の手順においては、基体基板へマスクが適用され、且つ薄い珪素層の横方向に線型ドーピング分布は得られない。
【００１９】
【実施例】
以下、図面を参照して実例によって本発明を詳細に説明しよう。図中類似の参照符号がそれぞれの図面の相当する部分を確認するために用いられている。しかしながら、説明を助け且つ明確化するために、種々の厚さが異なる図面内で異なって示されている。
【００２０】
図1Aは本発明によって作られた高電圧絶縁基板上半導体LDMOS トランジスタの断面図である。ここでは高電圧LDMOS が説明されるけれども、同じ原理が他の高電圧装置及び、ラテラルダイオード及びラテラル絶縁ゲートバイポーラトランジスタ(LIGBT;lateral insulated-gate bipolar transistor) のような、高電圧集積回路構成要素にも適用され得る。例えばダイオードの場合には、図1Aに見えるゲート７と、ゲート酸化物８及び本体領域９が省略されて、LIGBT の場合には、適当な少数キャリア注入電極がドレイン電極12に隣接して含まれる。
【００２１】
図1Aに示したLDMOS 構造においては、二酸化珪素の埋め込み層２が例えば珪素基板３上に設けられる。この珪素基板３はＮ- 導電形か又はＰ- 導電形のいずれであってもよい。薄膜珪素層１は酸化珪素の埋め込み層２に設けられる。
【００２２】
この珪素の薄い層１は、多結晶珪素ゲート７とそれの下にあるにゲート酸化物８とドレイン領域12及びアルミニウムドレイン接点16との間に線型ドーピング分布によって形成される。特に、線型ドーピング分布は一般的な関係式
Ｑ（Ｘ）＝Ｑ（Ｏ）＋（Ｘ／Ｌ）Ｑmax
により与えられる有効ドーズ量により形成され、ここに、Ｑ（Ｘ）は線型ドーピング領域５の横方向距離に沿った位置Ｘにおける絶縁基板上半導体層厚さのドーピング濃度倍であり、Ｌは横方向距離の長さであり、且つ数Ｑ（Ｏ）及びＱmaxは絶縁基板上半導体厚さの濃度倍の所定の値を示す。例えばＱ（Ｏ）は1011/cm2と等しくてもよく、一方Ｑmax は５×1012〜２×1013/cm2と等しくてもよい。このドーピング分布が、例えば約700Vから約900Vまでにわたる顕著に増大されたブレークダウン電圧を有するトランジスタを形成する。
【００２３】
図1A及び1Bに図解されたトランジスタ構造はゲート電極領域７，８の側において、アルミニウムのソース接点14を有する第１導電形のソース領域11を含んでいる。このソース領域の端部において領域13から延びている第２導電形の本体領域９も設けられる。ソース領域11が図1Aの紙面に垂直な平面内で分割されるので、第２導電形の領域13も領域９と接触することは注目される。これは図1Bに図解されている。
【００２４】
ソース領域11とドレイン領域12とは各々Ｎ+ の導電形であり得て、一方領域９と13とはそれぞれＰとＰ+ との導電形であり得る。
【００２５】
ソース接点14とドレイン接点16とのほかに薄膜トランジスタ構造を形成するためにアルミニウムのゲート接点15も設けられる。例えば二酸化珪素の、酸化物領域17が薄膜珪素層１上に、特に電極接点14, 15及び16の間に形成される。
【００２６】
図１のこの構造は次のようにラテラルMOS トランジスタの一例として製造されてもよい。例えば、ゾーンメルティング晶析法又は直接ボンディング法のような上述の標準技術のいずれかにより得られた出発絶縁基板上半導体層１が、基板３と絶縁基板上半導体層１との間に入れられた埋め込み酸化物層２によって、珪素基板３上に形成される。珪素基板３はＮ形又はＰ形のいずれであってもよい。絶縁基板上半導体層と呼ばれる珪素の薄い層１は約2000〜3000Åの厚さと0.1 Ωcmより大きい固有抵抗を有する。それはＮ形又はＰ形のいずれであってもよいが、この例に対してはＮ形で説明しよう。埋め込み酸化物層は２μm の厚さを有するが、これは以下に見られるように変えられてもよい。
【００２７】
図１における線型ドーピング分布の距離は、図2Bに見られるように絶縁基板上半導体層１上へマスク４を与えることにより形成される。このマスク４は標準技術によりフォトリソグラフィー的にパターン化されたフォトレジスト層により形成されてもよい。その後、燐イオンが100KeVのエネルギーと約２×1013/cm2のイオンドーズ量とで注入される。そのフォトレジストマスク４は燐イオンが種々の量で珪素層１内へ注入されることを可能にするために、種々の寸法の８個の開口を設ける。これらの８個の開口は例えば図2Bでは左から右へ増大する寸法を有する異なる横方向寸法を有している。一例として、第１開口の横方向寸法は１μmであり、第２開口の横方向寸法は２μm であり、第３開口の横方向寸法は３μmであって、以下同様である。
【００２８】
このイオン注入が実行された後に、フオトレジスト層４は除去され、そのウエファは1400Å厚さの窒化珪素層18により覆われアニール処理が行われる。アニール処理は以下に論ずるように約1150℃において、種々の時間の間実行されてもよい。図4A〜4Eから明らかなように、この時間は左から右へのドーピング濃度での一様な増加を想定するために約18時間よりも大きくなくてはならないが、約36時間よりも小さくてもよい。このマスクとイオン注入及びアニールの組み合わせが、図１に見られる線型ドーピング領域５のように、横方向距離にわたって珪素層１内の燐ドーピングのほぼ線型な変化を保証する。例えば、燐ドーピングの線型な変化は約80μm の横方向距離にわたり、すなわち図2Bにおける層４の第１開口（最小）の左側から８μm の位置から、図2Bにおける層４内の最大の即ち第８開口の右側へ８μm の位置までにわたり得る。この線型な横方向ドーピング分布が本発明により達成される改善されたブレークダウン電圧値に対して応答できる重要特徴である。
【００２９】
フオトレジストマスク20は線型にドープされる領域上に形成され、且つ被覆及び焼なましの前の工程から残された窒化珪素18がリアクティブイオンエッチングにより領域６から除去される。フオトレジスト層20が除去された後に、そのウエファは 170分間約 975℃において水蒸気内で熱的に酸化される。これが領域６内での二酸化珪素への珪素の変換を保証し、一方薄い装置領域１は珪素のままに維持する。残存する窒化珪素を化学的エッチングにより除去することによりこの工程が完成する。
【００３０】
600Å厚さのゲート酸化物層８が図2Dに見られるように表面上に成長し、ゲート領域７のための多結晶珪素の層がその上に形成される。フオトレジストマスク21が図2Eに見られるようにゲート領域７と下にある酸化物領域８とを形成するために多結晶珪素層上に設けられる。多結晶珪素の層は約5000Å厚さであり且つこの多結晶珪素層のマスクされていない部分はリアクティブイオンエッチングにより除去される。その後、フオトレジストマスク21が除去される。
【００３１】
図1Bに見られるようなＰ形本体領域９は、例えば、フオトレジストマスク（図示せず）を用いて、この領域９内に、40KeV のエネルギー及び約 9.6×1012/cm2のドーズ量で硼素イオンを注入することにより形成される。このフオトレジストマスクは、注入が多結晶珪素ゲート７へ自己整列されるように位置決めされる。このフオトレジストを取り除いた後に、このウエファは硼素を埋め込み酸化物層２へドライブインし且つ約 1.5μm 幅のチャネル領域を形成するために、 340分間1100℃で焼なましされる。
【００３２】
その後、ソース領域11とドレイン領域12とが 7.5×1015/cm2のドーズで190KeVのエネルギーを有する砒素イオンを注入することにより形成される。これはフオトレジストマスク（図示せず）を用いてソース領域とドレイン領域とにおいて実行される。この砒素イオンはＮ+ をソース11とドレイン12とに与える。このフオトレジストを取り除いた後に、このウエファは、多結晶珪素ゲート７上にそれを絶縁するために 300Åの二酸化珪素（図示せず）が成長するような方法で、約１時間 950℃で焼なましされる。Ｐ+ 領域13はそれから図1Aと1Bとに図解された領域13内で、30KeV のエネルギーと４×1015/cm2のドーズ量で硼素イオンを注入することにより形成される。再び、フオトレジストマスク（図示せず）が用いられ且つ続いて取り除かれる。Ｐ+ 領域13は、図1Aの紙面に垂直な平面内で分割されたソース領域11のセグメント内でＰ本体領域９と接触する。このセグメントの平面図は図1Bに示されている。
【００３３】
約８％の燐を有する二酸化珪素層17が約 1.3μm の厚さでそのウエファ上へ設置される。この層は、アルミニウム接点がソース領域11とゲート領域７及びドレイン領域12へ要求される領域のみを露出するようにフオトレジスト（図示せず）によりマスクされる。これは図2Fに見られ、そこではこれらのトランジスタ領域への適当な開口が酸化物層17内に示されている。領域11, ７及び12への開口がリアクティブイオンエッチングにより設けられ且つその後フオトレジストは取り除かれる。より良いアルミニウム被覆を許容するように、エッチングされたような二酸化珪素層17を滑らかにするために、30分の間約1000℃でそのウエファが焼なまされる。いかなる残留二酸化珪素も接触範囲から除去され、且つ１％珪素と25Ω／平方の抵抗を有するアルミニウムの 1.2μm 層が設置される。適当なマスクをすることにより、領域14と15及び16がリアクティブイオンエッチングにより形成される。そのマスクを取り除いた後にそのウエファは 470℃で30分間合金化される。
【００３４】
この方法の最終工程は、例えば 1.2μm の厚さにおいて、６％の燐ドーピングを有する二酸化珪素の保護層（図示せず）の堆積を伴う。クッション範囲はそれぞれの電極14と15及び16への外部電気接続を作るために設けられ得る。
【００３５】
上記に示したように、図2Bでのフオトレジストマスク層４内の横方向開口は変化する距離を有している。これが例えば図３に見られるように、開口寸法に従って有効注入ドーズを変えることを可能にする。
【００３６】
図4A〜4Eは種々の時間の間の焼なましに基づく本発明による横方向ドーピングを図解している。図4A及び4Bに見られるように、６時間及び12時間の焼なまし時間は横方向ドーピング領域の大いに段を付けられた変化を与える。図4C及び4Dにおける焼なましの約18時間及び24時間に対しては、ドーピングは線型なドーピング分布の距離にわたって比較的線型になる。図4Eは少なくとも30時間の焼なましに基づく完全に線型なドーピング分布を示しており、この線型性は36時間以下のような30時間より大きい焼なまし時間により改善される。
【００３７】
この手順が700Vから900Vまでにわたるブレークダウン電圧を有する薄膜トランジスタ半導体装置を生産し、そこでは図1Aにおいて多結晶珪素ゲート７とＮ+ ドレイン12との間の横方向距離として規定されるドリフト長さＬD が少なくとも40〜50μm である。図５は、1000Åの珪素膜厚さと２μm の埋め込み酸化物厚さとに対するμm での横方向距離ＬD に対するこのブレークダウン電圧を図解している。40μm と50μm との間の距離に対して見られるように、そのブレークダウン電圧はほぼ800Vである。
【００３８】
図６は埋め込み酸化物層の厚さｔoxの変化に対するμm での珪素層厚さに関連するブレークダウン電圧Ｖの変化を図解している。所定の埋め込み酸化物厚さに対して及び約１μm 以下の珪素層厚さに対して、珪素厚さを減少させると共にブレークダウン電圧が増大している。これが薄い埋め込み酸化物層ｔoxにより薄い珪素層内で達成される新しい効果である。本発明はかくして、比較的薄い埋め込み酸化物により、非常に薄い絶縁基板上半導体膜内に形成される装置において、高いブレウクダウン電圧の達成を可能にする。薄い絶縁基板上半導体層の使用は高いブレークダウン電圧を有する高速装置を可能にし、且つ個別の集積回路構成要素を非常に簡単に絶縁することを可能にする利点を有する。比較的薄い埋め込み酸化物層の使用は熱的消費を改善し、それが高電圧及び高パワー装置及び集積回路における重要な報酬である。
【図面の簡単な説明】
【図１】  Ａは本発明による薄膜トランジスタの断面図であり、ＢはＡにおけるトランジスタのソースと本体部分の部分的平面図を示している。
【図２】  Ａ，Ｂ，Ｃ，Ｄ，Ｅ及びＦは図１の半導体装置の製造における種々の段階を図解している。
【図３】  本発明の製造の間に珪素層へ適用されるイオン注入ドーズ分布を示している。
【図４】  Ａ，Ｂ，Ｃ，Ｄ及びＥは本発明を形成するための種々の時間の焼なまし後の線型ドーピング分布を図解している。
【図５】  本発明におけるドリフト領域に沿った横方向距離に対するブレークダウン電圧を示している。
【図６】  埋め込み酸化物の異なる酸化物厚さに対する珪素層厚さに関連するブレークダウン電圧の変動を図解している。
【符号の説明】
１  薄膜珪素層
２  二酸化珪素の埋め込み層
３  珪素基板
４  マスク
５  線型ドーピング領域
６  領域
７  ゲート
８  ゲート酸化物
９  本体領域
11  ソース領域
12  ドレイン領域
13  領域
14  ソース接点
15  ゲート接点
16  アルミニウムドレイン接点
17  酸化物領域
18  窒化珪素層
20, 21  フオトレジストマスク
【図１】
0003746302.tif 000002
【図２】
0003746302.tif 000003
【図３】
0003746302.tif 000004
【図４】
0003746302.tif 000005
【図５】
0003746302.tif 000006
【図６】
0003746302.tif 000007