(57)【特許請求の範囲】
【請求項１】
ガードインターバル信号を含んだＯＦＤＭ信号を受信する受信機において、直交復調したベースバンド信号と、該ベースバンド信号を有効シンボル長だけ遅延させた信号とを共役複素数乗算し、該共役複素数乗算した信号をサンプル時間毎に加算して積分し、該積分した信号と該積分した信号をガードインターバル時間遅延させた信号との差をとり、該差をとった信号の絶対値の最大値の位置を検出し、当該検出した位相情報に基づきクロック位相制御を行い、受信信号からクロック信号を抽出することを特徴とするクロック再生方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＯＦＤＭ方式の伝送装置の受信機側における、受信信号から送信機側のクロックと同一の周波数のクロックを再生する方式に関するものである。
【０００２】
【従来の技術】
近年、移動体向けディジタル音声放送や、地上系ディジタルテレビジョン放送への応用に適した変調方式として、マルチパスフェージングやゴーストに強いという特徴のある直交周波数分割多重変調方式（Orthogonal Frequency Division Multiplex：ＯＦＤＭ）が注目を浴びている。  このＯＦＤＭ方式は、マルチキャリア変調方式の一種であって、互いに直交する複数本の搬送波にディジタル変調を施した伝送方式である。
ここで、図４に示す様に、送信されるＯＦＤＭ信号は、有効シンボル長(Ｔｖ)の信号に、遅延波の影響を軽減するためのガードインターバル(Ｇ)が付加されたシンボル構成の信号である。  即ち、有効シンボル長(Ｔv)の信号の後半Ｂ1部分を前半Ａ1部分の前にコピーし、ガードインターバル(Ｇ)として挿入したシンボル構成の信号が連続するものである。  ガードインターバルは、伝送路での遅延波に起因する受信側での符号間干渉の影響を少なくする目的で付加される。
【０００３】
このようなＯＦＤＭ信号を受信して、受信データを再生する場合、一般的に、図２に示す様な受信機構成となる。  なお、この構成、動作については、例えば次の文献に、詳細に開示されているため、ここでは簡単に説明する。
『ディジタル伝送』  ｐ１１７−ｐ１１９、１９９８年  オーム社発行
図２に示すような受信機において、変調されたＯＦＤＭ信号を受信し、これを帯域制限フィルタ１を通した後、Ａ／Ｄコンバータ２により、ディジタル信号に変換する。  ここで、変調されている受信信号の搬送波周波数に等しい正弦波を搬送波発生器８により発生させ、乗算器３により、この信号ｃｏｓωｔを掛け算する。  一方、搬送波発生器８から出力された信号を位相シフタ７によりπ／２シフトさせ、信号ｓｉｎωｔとして、乗算器４により掛け算を行なう。  そして、それぞれ、高調波成分を除去するローパスフィルタ５，６を通すことにより、復調されたベースバンドのＯＦＤＭ信号のＩ成分及びＱ成分が得られる。  なお、Ｉは同相成分を表わし、Ｑは直交成分を表わす、いわゆる複素信号として出力される。
そして、この出力をシリアル／パラレル変換器９により、パラレル信号に変換し、これをＦＦＴ(Fast Fourier Transform：フーリエ変換)演算器１０により、送信側で逆ＦＦＴ演算された信号をここで再生する。
そして、ＦＦＴ演算器１０の各周波数ごとの出力に対して、識別器１１によりデータの識別を行なった後、パラレル／シリアル変換器１２によって、シリアルデータとして出力する。  この出力される信号が、送信側から送信された信号を再生した信号となる。
【０００４】
また、復調されたベースバンドの信号Ｉ，Ｑは、タイミング位置検出器１３により、ＦＦＴを行なうタイミング位置が検出され、検出されたタイミング位置に基づくタイミング信号を、タイミング発生器１４から発生する。  そして、このタイミング信号により、シリアル／パラレル変換器９におけるシフト動作の基準となるクロック発生器１６から発生するクロックを、スイッチ１５で制御する。ここで、このスイッチ１５の制御をするため、上記タイミング位置を検出すると、ＦＦＴの時間窓が適切な位置になる様、タイミング発生器１４からタイミング信号が出力される。
このような動作をするには、受信機は受信信号からシンボル周期に同期させて動作をさせる必要がある。
ここで、ローパスフィルタ５，６の出力である復調されたベースバンド信号Ｉ、Ｑを複素信号として、Ｉ＋ｊＱとして表現する。  従来は、この信号を図３に示すような構成で、受信機側のクロックを再生していた。  なお、複素数処理をする信号の流れは、太線の矢印で表示してある。
有効シンボル長(Ｔv)に相当する遅延時間(Ｔv)の遅延器２６で、ベースバンド信号Ｉ＋ｊＱを遅延させる。  シフトレジスタ２７では、遅延器２６に入力する信号を順次保持し、シフトレジスタ２９では、遅延器２６の出力信号を順次保持する。  なお、これらのレジスタの段数は、ガードインターバル(Ｇ)の長さ分とするのが普通である。
【０００５】
ここで、シフトレジスタ２７，２９の各段の出力同士を並列複素乗算器２８にて乗算する。  そのそれぞれの乗算結果を加算器３０にて総和を行う。
すなわち、これはシフトレジスタ２７とシフトレジスタ２９に入力した信号の内容の相互相関をとっていることになる。
加算器３０の出力を、絶対値変換器３１にて、絶対値化することにより、その出力値が相関の度合いを示すことになる。  ここで、互いの相関が強ければ値は大きく、相関が弱ければ値は小さくなる。
図４に示す様に、ＯＦＤＭ信号は、ガードインターバルＢ1と有効シンボル長の最後の部分Ｂ1とは、全く同じ信号にしてあるため、ガードインターバルの信号と有効シンボル長の最後の部分との相互相関は非常に強く、絶対値変換器３１の出力の値は大きくなる。  それ以外の部分では、互いの信号が異なるので、相関は弱く出力値は小さい。
各シンボルで同様のことになるので、絶対値変換器３１の出力信号ｅは、図４に示す様に、各シンボルにおける有効シンボルの最後の部分で大きな値となる。このピーク波形の周期は、シンボル長に一致しており、この周期を再生することにより、クロック再生が可能となる。
絶対値変換器３１の出力信号を最大値位置検出回路２４にて、そのピークとなる位置を検出して、この位相情報を基に、デジタルＰＬＬ回路２５にて、位相制御を行ない、受信信号のシンボル周期を再生する。
【０００６】
【発明が解決しようとする課題】
ところが、この従来方式だと、回路が大規模になっていた。  特に、並列複素乗算器２８は、回路規模が非常に大きい。  つまり、シフトレジスタ２７，２９からの信号は、数十個、例えば６４個の複素数信号である。
いま、シフトレジスタ２７からの一方のレジスタの出力である複素数信号を、Ａ(＝Ａｉ＋ｊＡｑ)、シフトレジスタ２９からのもう１つのレジスタ出力である複素数信号を、Ｂ(＝Ｂｉ＋ｊＢｑ)としたとき、並列複素乗算器２８で行う演算は、下記式で表される。
0003761446.tif 000002
上記の演算を実現するためには、乗算を４回、加減算を２回、実施しなければならない。  例えば、シフトレジスタ２７，２９の段数が６４段であれば、乗算を２５６回、加減算を１２８回も、１サンプル毎に行なわなければならず、回路規模は膨大となる。
本発明はこれらの欠点を除去し、ＯＦＤＭ信号伝送装置の受信機におけるクロック再生機能を、小さな回路規模で実現することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は上記目的を達成するため、ガードインターバル信号を含んだＯＦＤＭ信号を受信する受信機において、直交復調したベースバンド信号と、該ベースバンド信号を有効シンボル長だけ遅延させた信号とを共役複素数乗算し、該共役複素数乗算した信号をサンプル時間毎に加算して積分し、該積分した信号とその信号をガードインターバル時間遅延させた信号との差をとり、この絶対値の最大値の位置を検出し、当該検出した位相情報に基づきクロック位相制御を行い、受信信号からクロック信号を抽出、再生するものである。
【０００８】
【発明の実施の形態】
図１に、本発明の一実施例の構成を示し、以下にこの動作について説明する。ローパスフィルタ５，６の出力である復調されたベースバンド信号Ｉ、Ｑを複素信号として、Ｉ＋ｊＱとして表現する。
有効シンボル時間(Ｔv)に相当する遅延時間(Ｔv)の遅延器１７でベースバンド信号Ｉ＋ｊＱを遅延させる。  そして、遅延させる前の信号と、遅延させた後の信号での共役複素数での乗算を行う。  ここで、遅延器１７で、遅延させる前のあるサンプリング時刻の信号をＲ（＝Ｒｉ＋ｊＲｑ）と表わし、遅延させた後のあるサンプリング時刻の信号をＳ（＝Ｓｉ＋ｊＳｑ）で表わすと、共役複素数で乗算した結果は、
Ｒ×S*＝Ｒ×｜Ｓ｜2／Ｓ
となる。  これは、(ａ＋ｊｂ)×(ａ＋ｊｂ)*＝｜ａ＋ｊｂ｜2から導かれる。遅延器１７の入力に、ガードシンボルと同じ信号である有効シンボル長の最後の部分が入力されているときには、遅延器１７の出力はガードインターバル信号が出力されているので、
Ｒ＝Ｓ
であるので、
Ｒ×S*＝｜Ｓ｜2
となって、受信信号のレベルが一定であれば、固定の値となる。
ところが、遅延器１７の入力信号がそれ以外の時には、
Ｒ≠Ｓ
であるので、Ｒ×S*は一定の値にはならず、種々の値となり、ランダムな信号となる。
【０００９】
今、共役複素数乗算器１８の出力信号をａとしたとき、その信号は図５に示したように、ガードインターバルと同一の信号である有効シンボル長の最終部分が遅延器１７に入力されているときは、ある一定の値となり、それ以外のときは、ランダムな信号となる。  図５では、ランダムな信号を四角の帯で示した。
複素乗算器１８の出力を、サンプリング時間の遅延時間(Ｔｓ)の遅延器２０を用いて、加算器１９により積分を行う。  遅延器２０の出力信号をｂとすると、図５に示したような波形となる。  ガードインターバル時間の遅延時間(ＴG)の遅延器２１の出力信号をｃとすれば、その波形は図５に示したようになる。
加算器２２にて、遅延器２０の出力信号と、遅延時間(ＴG)の遅延器２１の出力信号との差をとると、ｄのような波形となる。  これは、各シンボルの最終部分で最大値となるような波形となる。  ここで、絶対値変換器２３にて、絶対値に変換した後、従来方式と同様に、この信号の最大値の位置を検出して、デジタルＰＬＬ２５にて、クロック位相同期を行う。
【００１０】
【発明の効果】
以上説明したように、従来方式では、例えば、６４段のシフトレジスタ２個、６４セグメントの複素乗算器、さらにそれらの総和を行なう加算器を必要としたが、本発明では、非常に小規模の構成で同様の機能を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図
【図２】ＯＦＤＭ受信機の全体構成を表すブロック図
【図３】従来方式のブロック図
【図４】従来方式の説明をするための波形図
【図５】本発明の説明をするための波形図
【符号の説明】
１：帯域制限フィルタ、２：ＡＤコンバータ、３、４：乗算器、５、６：ローパスフィルタ、７：位相シフタ、８：搬送波発生器、９：シリアル／パラレル変換器、１０：ＦＦＴ演算器、１１：識別器、１２：パラレル／シリアル変換器、１３：タイミング位置検出器、１４：タイミング発生器、１５：スイッチ回路、１６：クロック発生器、１７，２６：有効シンボル時間の遅延器、１８：複素加算器、１９，２２：加算器、２０：サンプリング時間の遅延器、２１：ガードインターバル時間の遅延器、２３，３１：絶対値変換器、２４：最大値位置検出回路、２５：デジタルＰＬＬ、２７，２９：シフトレジスタ、２８：並列複素乗算器、３０：加算器
【図１】
0003761446.tif 000003
【図２】
0003761446.tif 000004
【図３】
0003761446.tif 000005
【図４】
0003761446.tif 000006
【図５】
0003761446.tif 000007