(57)【特許請求の範囲】
【請求項１】
第１の平行配線群を有する第１の絶縁層上に、前記第１の平行配線群と直交する第２の平行配線群を有する第２の絶縁層を積層し、前記第１および第２の平行配線群を貫通導体群で電気的に接続して成る積層配線体を具備して成り、前記第１および第２の平行配線群はそれぞれ電源配線および接地配線を有するとともに、該電源配線と接地配線とが交差する位置にその配線幅を大きくした対向部を設けたことを特徴とする多層配線基板。
【請求項２】
前記対向部の大きさは、前記電源配線および接地配線の配線幅よりも大きく、両側に隣接した配線間の間隔よりも小さいことを特徴とする請求項１記載の多層配線基板。
【請求項３】
前記第ｌおよび第２の平行配線群は、それぞれ複数の信号配線と、各信号配線に隣接する電源配線または接地配線とを有することを特徴とする請求項１または請求項２記載の多層配線基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電子回路基板等に使用される多層配線基板に関し、より詳細には高速で作動する半導体素子を搭載する多層配線基板における配線構造に関するものである。
【０００２】
【従来の技術】
従来、半導体集積回路素子等の半導体素子が搭載され、電子回路基板等に使用される多層配線基板においては、内部配線用の配線導体の形成にあたって、アルミナ等のセラミックスからなる絶縁層とタングステン（Ｗ）等の高融点金属からなる配線導体とを交互に積層して多層配線基板を形成していた。
【０００３】
従来の多層配線基板においては、内部配線用配線導体のうち信号配線は通常、ストリップ配線構造とされており、信号配線として形成された配線導体の上下に絶縁層を介していわゆるベタパターン形状の広面積の接地（グランド）層または電源層が形成されていた。
【０００４】
また、多層配線基板が取り扱う電気信号の高速化に伴い、絶縁層を比誘電率が10程度であるアルミナセラミックスに代えて比誘電率が3.5〜５と比較的小さいポリイミド樹脂やエポキシ樹脂を用いて形成し、この絶縁層上に蒸着法やスパッタリング法等の気相成長法による薄膜形成技術を用いて銅（Ｃｕ）からなる内部配線用導体層を形成し、フォトリソグラフィ法により微細なパターンの配線導体を形成して、この絶縁層と配線導体とを多層化することにより高密度・高機能でかつ半導体素子の高速作動が可能となる多層配線基板を得ることも行なわれていた。
【０００５】
一方、多層配線基板の内部配線の配線構造として、配線のインピーダンスの整合によるリンギングノイズの低減や信号配線間のクロストークの低減等を図り、しかも高密度配線を実現するために、各絶縁層の上面に平行配線群を形成し、これを多層化して各層の配線群のうち所定の配線同士をビア導体やスルーホール導体等の貫通導体を介して電気的に接続する構造が提案されている。
【０００６】
このような平行配線群を有する多層配線基板においては、この多層配線基板に搭載される半導体素子等の電子部品とこの多層配線基板が実装される実装ボードとを電気的に接続するために、多層配線基板内で各平行配線群のうちから適当な配線を選択し、異なる配線層間における配線同士の接続はビア導体等の貫通導体を介して行なわれる。
【０００７】
そして、このような多層配線基板によれば、信号線をストリップ線路で構成する場合に比べて配線層の層数を削減できるとともに、平行配線群内および平行配線群間において、信号配線間のクロストークを低減することができるものである。
【０００８】
【発明が解決しようとする課題】
しかしながら、この従来の平行配線群を有する多層配線基板においては、互いに直交させて積層された上下の平行配線群間で、その各平行配線群内の電源配線と接地配線とについて両者の交差する位置における配線同士の重なる面積が小さく、絶縁層を挟んで対向する電源配線と接地配線間に大きな容量を形成できないという問題点があった。そして、電源配線と接地配線間に大きな容量を形成できない結果、高速にスイッチングする半導体素子等に供給される電荷は多層配線基板の外部から電源配線および接地配線の細い配線導体を通って供給されることとなるため、それら電源配線および接地配線のインダクタンス成分により半導体素子のスイッチングによりノイズが発生してしまうことがあり、そのため、搭載される半導体素子等の電子部品の誤動作の発生等を引き起こすことがあるという問題点があった。
【０００９】
本発明は上記問題点に鑑み案出されたものであり、その目的は、交互に直交させて積層された平行配線群で構成され、配線間のクロストークを低減させることができるとともに、電源配線と接地配線とによって半導体素子等のスイッチングにより発生するノイズを低減させることができる、高速で作動する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することにある。
【００１０】
【課題を解決するための手段】
本発明の多層配線基板は、第１の平行配線群を有する第１の絶縁層上に、前記第１の平行配線群と直交する第２の平行配線群を有する第２の絶縁層を積層し、前記第１および第２の平行配線群を貫通導体群で電気的に接続して成る積層配線体を具備して成り、前記第１および第２の平行配線群はそれぞれ電源配線および接地配線を有するとともに、この電源配線と接地配線とが交差する位置にその配線幅を大きくした対向部を設けたことを特徴とするものである。
【００１１】
また、本発明の多層配線基板は、上記構成において、前記対向部の大きさは、前記電源配線および接地配線の配線幅よりも大きく、両側に隣接した配線間の間隔よりも小さいことを特徴とするものである。
【００１２】
また、本発明の多層配線基板は、上記各構成において、前記第ｌおよび第２の平行配線群は、それぞれ複数の信号配線と、各信号配線に隣接する電源配線または接地配線とを有することを特徴とするものである。
【００１３】
本発明の多層配線基板によれば、第１および第２の平行配線群を互いに直交配置して上下に積層し、貫通導体群で電気的に接続して成る積層配線体を具備して成ることから、各平行配線群同士の配線間におけるクロストークノイズを減少させて最小とすることができるとともに、この積層配線体において、電源配線と接地配線とが交差する位置にその配線幅を大きくした対向部を設けたことから、絶縁層を挟んで対向する電源配線と接地配線との間に必要十分な大きさの容量成分を確保することができ、高速にスイッチングする半導体素子等に対してこの対向部に蓄えられた電荷を供給することができるため、多層配線基板の外部から半導体素子等までの長い電流経路を通らずに対向部から半導体素子等までの短い電流経路で電荷を供給することができ、その結果、半導体素子等の電子部品の動作に伴う同時スイッチングノイズを大幅に低減することが可能となる。
【００１４】
これにより、本発明の多層回路基板によれば、平行配線群同士を直交配置して成る積層配線体により配線間のクロストークノイズを低減させることができるとともに、半導体素子等の電子部品の動作に伴う同時スイッチングノイズを大幅に低減することができ、ノイズ発生や高周波信号の伝送損失の発生、ならびに搭載される半導体素子等の電子部品の誤動作の発生等を引き起こすことなく、高速で作動する半導体素子等の電子部品を正確かつ安定に動作させることができる。従って、高速で作動する電子部品を搭載する電子回路基板や各種パッケージ等に好適な多層配線基板となる。
【００１５】
【発明の実施の形態】
以下、本発明の多層配線基板について添付図面に示す実施例に基づき詳細に説明する。
【００１６】
図１は本発明の多層配線基板に係る積層配線体の実施の形態の一例を示す分解平面図であり、同図（ａ）は第１の絶縁層の、（ｂ）は第２の絶縁層の平面図をそれぞれ示している。また、図２はこれらを積層して成る積層配線体を具備する本発明の多層配線基板の実施の形態の一例を示す、図１のＡ−Ａ’線に相当する断面図、図３は同じくＢ−Ｂ’線に相当する断面図、図４は同じくＣ−Ｃ’線に相当する断面図である。
【００１７】
これらの図において、Ｉ１〜Ｉ３はそれぞれ第１〜第３の絶縁層であり、Ｌ１およびＬ２はそれぞれ第１および第２の絶縁層Ｉ１・Ｉ２の上面に略平行に配設された第１および第２の平行配線群、Ｓ１およびＳ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の信号配線、Ｇ１およびＧ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の接地配線、Ｐ１およびＰ２はそれぞれ第１および第２の平行配線群Ｌ１・Ｌ２中の電源配線、Ｔは第１の平行配線群Ｌ１と第２の平行配線群Ｌ２とを所定の箇所で電気的に接続する貫通導体群である。これらにより本発明の多層配線基板に係る積層配線体が構成されている。これらの図では、信号配線Ｓ１・Ｓ２に対する貫通導体群Ｔの図示は省略している。
【００１８】
なお、同じ平面に配設された複数の信号配線Ｓ１・Ｓ２はそれぞれ異なる信号を伝送するものとしてもよく、同じ平面に配設された複数の電源配線Ｐ１・Ｐ２はそれぞれ異なる電源を供給するものとしてもよい。
【００１９】
このような本発明の多層配線基板には、例えばその表面にＭＰＵ（Micro Processing Unit）・ＡＳＩＣ（Application Specific Integrated Circuit）・ＤＳＰ（Digital Signal Processor）のような半導体素子等の電子部品が搭載される。そして、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体集積回路素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。これらの電子部品は、例えばいわゆるバンプ電極によりこの多層配線基板の表面に実装されて、あるいは接着剤・ろう材等により搭載部に取着されるとともにボンディングワイヤ等を介して、貫通導体等により例えば第２の平行配線群Ｌ２と電気的に接続される。なお、外部電気回路との接続部ならびに搭載される半導体素子等の電子部品との接続部は図示していない。
【００２０】
貫通導体群Ｔは、ここでは絶縁層Ｉ２を貫通して上下の配線同士を、あるいは配線と半導体素子または多層配線基板の表面に形成される外部接続端子等とを電気的に接続するものであり、通常はスルーホール導体やビア導体等が用いられ、接続に必要な箇所に形成される。
【００２１】
本発明の多層配線基板の積層配線体においては、信号配線Ｓ１および接地配線Ｇ１を含む第１の平行配線群Ｌ１は第１の方向に略平行に配線され、この上に積層される同じく信号配線Ｓ２および接地配線Ｇ２を含む第２の平行配線群Ｌ２は第１の方向と直交する第２の方向に略平行に配設されており、これらの各配線が第２の絶縁層Ｉ２を貫通する貫通導体群Ｔで電気的に接続されて、積層配線体を構成している。
【００２２】
このような積層配線体によれば、第１の平行配線群Ｌ１と第２の平行配線群Ｌ２とが直交するように積層されていることから、それら平行配線群Ｌ１・Ｌ２の配線間におけるクロストークノイズを減少させて最小とすることができる。
【００２３】
そして、本発明の多層配線基板の積層配線体においては、第１および第２の平行配線群Ｌ１・Ｌ２の電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２に対して、この電源配線Ｐ１・Ｐ２と接地配線Ｇ１・Ｇ２とが交差する位置、すなわち電源配線Ｐ１と接地配線Ｇ２とが交差する位置および電源配線Ｐ２と接地配線Ｇ１とが交差する位置に、それぞれその配線幅を大きくした電源配線Ｐ１・Ｐ２における対向部ＰＰおよび接地配線Ｇ１・Ｇ２における対向部ＧＰを設けており、これら対向部ＰＰとＧＰとが第２の絶縁層Ｉ２を挟んで対向している。
【００２４】
このように電源配線Ｐ１・Ｐ２と接地配線Ｇ１・Ｇ２とが交差して対向している部分に対向部ＰＰ・ＧＰを設けたことにより、第２の絶縁層Ｉ２を挟んで対向する対向部ＰＰ・ＧＰ間に必要十分な大きさの容量成分を確保することができ、高速にスイッチングする半導体素子等に対してこの対向部ＰＰ・ＧＰ間に蓄えられた電荷を短い電流経路で供給することができるため、この多層配線基板に搭載される半導体素子等の電子部品の動作に伴う同時スイッチングノイズを大幅に低減することが可能となる。
【００２５】
このような対向部ＰＰ・ＧＰを設けるには、周知の配線形成法により電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２を形成する際にその交差点における配線幅を所定の長さ分大きくしていわゆるパッド状の導体部を形成すればよい。
【００２６】
また、その大きさは、電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２の配線幅よりも大きく、この対向部ＰＰ・ＧＰを設ける配線の両側に隣接した配線間の間隔、例えば電源配線Ｐ１の両側にそれぞれ信号配線Ｓ１が隣接している場合であればその信号配線Ｓ１間の間隔よりも小さいものとすればよく、多層配線基板の配線幅や配線間隔等の仕様に応じ、また必要とする容量成分の大きさに応じて適宜設定すればよい。これにより、電源配線Ｐ１・Ｐ２と接地配線Ｇ１・Ｇ２との間に必要十分な大きさの容量成分を確保しつつ、多層配線基板の不必要な大型化を防止して高集積化・高密度化にも対応することができるものとなる。
【００２７】
図１および図２に示す例では、積層配線体を構成する第１および第２の平行配線群Ｌ１・Ｌ２は信号配線Ｓ１・Ｓ２に電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２をそれぞれ隣接するように配設している。これにより、同じ絶縁層Ｉ１・Ｉ２上の信号配線Ｓ１・Ｓ２間を電磁的に遮断して、同じ平面上の左右の信号配線Ｓ１・Ｓ２間のクロストークノイズを良好に低減することができる。
【００２８】
さらに、信号配線Ｓ１・Ｓ２に必ず電源配線Ｐ１・Ｐ２または接地配線Ｇ１・Ｇ２を隣接させることで、同じ平面上の電源配線Ｐ１・Ｐ２と信号配線Ｓ１・Ｓ２および接地配線Ｇ１・Ｇ２と信号配線Ｓ１・Ｓ２との相互作用が最大となり、電源配線Ｐ１・Ｐ２および接地配線Ｇ１・Ｇ２のインダクタンスを減少させることができる。このインダクタンスの減少により、電源ノイズおよび接地ノイズを効果的に低減することができる。
【００２９】
なお、このことは、第１の平行配線群Ｌ１の下方または第２の平行配線群Ｌ２の上方の配線層として同様に直交する平行配線群を用いた場合には、これらについても同様に該当するものである。
【００３０】
また、本発明の多層配線基板においては、積層配線体の上下には種々の配線構造の多層配線部を積層して多層配線基板を構成することができる。例えば、積層配線体と同様に平行配線群を直交させて積層した構成の配線構造、あるいはストリップ線路構造の配線構造、その他、マイクロストリップ線路構造・コプレーナ線路構造等を多層配線基板に要求される仕様等に応じて適宜選択して用いることができる。
【００３１】
また、例えば、ポリイミド絶縁層と銅蒸着による導体層といったものを積層して、電子回路を構成してもよい。また、チップ抵抗・薄膜抵抗・コイルインダクタ・クロスコンデンサ・チップコンデンサ・電解コンデンサといったものを取着して半導体素子収納用パッケージを構成してもよい。
【００３２】
また、第１および第２の絶縁層Ｉ１・Ｉ２を始めとする各絶縁層の形状は、図示したような略正方形状のものに限られるものではなく、長方形状や菱形状・多角形状等の形状であってもよい。
【００３３】
なお、第１および第２の平行配線群Ｌ１・Ｌ２は、第１および第２の絶縁層Ｉ１・Ｉ２の表面に形成するものに限られず、それぞれの絶縁層Ｉ１・Ｉ２の内部に形成したものであってもよい。
【００３４】
また、図２に示す例に対して、第２の平行配線群Ｌ２を第２の絶縁層Ｉ２の内部に形成した場合には、第２の平行配線群Ｌ２は表面に露出しないため、第３の絶縁層Ｉ３は必ずしも必要ではない。
【００３５】
本発明の多層配線基板において、第１および第２の絶縁層Ｉ１・Ｉ２を始めとする各絶縁層は、例えばセラミックグリーンシート積層法によって、酸化アルミニウム質焼結体や窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体・ガラスセラミックス等の無機絶縁材料を使用して、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネン・ベンゾシクロブテン等の有機絶縁材料を使用して、あるいはセラミックス粉末等の無機絶縁物粉末をエポキシ系樹脂等の熱硬化性樹脂で結合して成る複合絶縁材料等の電気絶縁材料を使用して形成される。
【００３６】
これら絶縁層は、それぞれの絶縁層の特性に応じて、グリーンシート積層法やビルドアップ法等の方法により所望の多層配線基板を構成するように形成すればよい。これら絶縁層の厚みとしては、使用する材料の特性に応じて、また要求される仕様に対応する機械的強度や電気的特性・貫通導体群の形成の容易さ等の条件を満たすように適宜設定される。
【００３７】
第１および第２の平行配線群Ｌ１・Ｌ２やその他の配線層ならびに貫通導体群Ｔ等は、例えばタングステンやモリブデン・モリブデン−マンガン・銅・銀・銀−パラジウム等の金属粉末メタライズ、あるいは銅・銀・ニッケル・クロム・チタン・金・ニオブやそれらの合金等の金属材料の薄膜等から成る。
【００３８】
これら配線導体および貫通導体は、それぞれの材料の特性や絶縁層への形成方法に従って、例えば厚膜印刷法により、あるいはスパッタリング法・真空蒸着法またはメッキ法により金属層を形成した後フォトリソグラフィ法により、所定のパターン形状・大きさに設定されて形成され、各絶縁層に配設される。
【００３９】
第１および第２の平行配線群Ｌ１・Ｌ２の各配線の幅および配線間の間隔は、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や絶縁層Ｉ１・Ｉ２への配設の容易さ等の条件を満たすように適宜設定される。
【００４０】
なお、各平行配線群Ｌ１・Ｌ２の厚みは１〜20μｍ程度とすることが好ましい。この厚みが１μｍ未満となると配線の抵抗が大きくなるため、配線群による半導体素子への良好な電源供給や安定したグランドの確保・良好な信号の伝搬が困難となる傾向が見られる。他方、20μｍを超えるとその上に積層される絶縁層による被覆が不十分となって絶縁不良となる場合がある。
【００４１】
貫通導体群Ｔの各貫通導体は、横断面形状が円形のものの他にも楕円形や正方形・長方形等の矩形、その他の異形状のものを用いてもよい。その位置や大きさは、使用する材料の特性に応じて、要求される仕様に対応する電気的特性や絶縁層への形成・配設の容易さ等の条件を満たすように適宜設定される。
【００４２】
例えば、絶縁層にガラスセラミックスを用い、平行配線群に銅（Ｃｕ）を主成分とする導体材料を用いた場合であれば、絶縁層の厚みを100μｍとし、配線の線幅を100μｍ、配線間の間隔を100μｍ、貫通導体の径を100μｍとすることによって、信号配線のインピーダンスを50Ωとし、上下の平行配線群間を高周波信号の反射を抑えつつ電気的に接続することができる。
【００４３】
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を加えることは何ら差し支えない。
【００４４】
例えば、複数の絶縁層と配線層とが順次積層されて成り、上面の中央部に設けられた半導体素子の搭載領域の下部に、複数の接地または電源導体層と前記半導体素子が第１の貫通導体群を介して電気的に接続される複数の線路導体から成る複数の線路配線層とが交互に積層されて成る信号配線展開部を具備するとともに、この信号配線展開部の周囲に、前記線路配線層と同一面内に形成され、前記搭載領域内に交点を有する２〜４本の直線で中心角が略等しくなるように区分された各区分領域においてそれぞれ前記交点側に向かう平行配線群から成る第１の配線層と、前記接地または電源導体層と同一面内に形成され、前記各区分領域においてそれぞれ前記第１の配線層と直交する平行配線群から成る第２の配線層とを第２の貫通導体群で電気的に接続して成る平行配線部を具備して成り、前記半導体素子が前記線路配線層を介して前記第１の配線層と電気的に接続される多層配線基板であって、前記平行配線部における第１および第２の平行配線群がそれぞれ電源配線および接地配線を有するとともに、この電源配線と接地配線とが交差する位置にその配線幅を大きくした対向部を設けた多層配線基板としてもよい。このような構成とすれば、上記の作用効果に加えて、搭載される半導体素子が信号配線展開部の線路配線層を介して平行配線部の第１の配線層と電気的に接続されるようにしたことから、狭ピッチで極めて高密度に配設された半導体素子の入出力電極に接続された配線を信号配線展開部において線路導体の配線ピッチ（配線間隔）を拡げ、また信号配線・電源配線・接地配線を再配列して、平行配線部に適した広ピッチの配線に展開し再配列して接続することができるので、平行配線群が有する優れた電気的特性を活かしつつ、高密度化された入出力電極を有する半導体素子と効率よく電気的接続を行なうことができる。しかも、信号配線展開部により、その線路配線層を複数積層して設けることにより、半導体素子からの信号配線・電源配線・接地配線を効率よく再配列してその周囲の平行配線部との接続に最適な配線に設定して平行配線部に展開することができるので、半導体素子の高密度化に対応して多層化を図る場合にも、配線設計を最適化してその積層数を低減させることが可能となる。
【００４５】
また、上述の実施例では本発明を半導体素子を搭載する多層配線基板として説明したが、これを半導体素子を収容する半導体素子収納用パッケージや、あるいはマルチチップモジュールに適用するものとしてもよい。また、絶縁層として放熱を考慮した窒化アルミニウム質焼結体・炭化珪素質焼結体や、低誘電率を考慮したガラスセラミックス質焼結体を用いたものとしてもよい。
【００４６】
【発明の効果】
本発明の多層配線基板によれば、第１および第２の平行配線群を互いに直交配置して上下に積層し、貫通導体群で電気的に接続して成る積層配線体において、電源配線と接地配線とが交差する位置にその配線幅を大きくした対向部を設けたことから、各平行配線群同士の配線間におけるクロストークノイズを減少させて最小とすることができるとともに、絶縁層を挟んで対向する電源配線と接地配線との間に必要十分な大きさの容量成分を確保することができ、半導体素子等の電子部品への電荷供給の電流経路を短くして、その動作に伴う同時スイッチングノイズを大幅に低減することができる。
【００４７】
以上により、本発明によれば、直交させて積層した平行配線群で構成され、配線間のクロストークノイズを低減させることができる配線構造を有し、しかもその電気的特性を劣化させることなく電源配線と接地配線とによって半導体素子等のスイッチングにより発生するノイズを低減させることができる、高速で作動する半導体素子等の電子部品を搭載する電子回路基板等に好適な多層配線基板を提供することができた。
【図面の簡単な説明】
【図１】（ａ）および（ｂ）は、それぞれ本発明の多層配線基板に係る積層配線体の実施の形態の一例を示す第１の絶縁層および第２の絶縁層の平面図である。
【図２】図１に示す積層配線体から成る本発明の多層配線基板の実施の形態の一例を示す、図１のＡ−Ａ’線に相当する断面図である。
【図３】図１に示す積層配線体から成る本発明の多層配線基板の実施の形態の一例を示す、図１のＢ−Ｂ’線に相当する断面図である。
【図４】図１に示す積層配線体から成る本発明の多層配線基板の実施の形態の一例を示す、図１のＣ−Ｃ’線に相当する断面図である。
【符号の説明】
Ｉ１、Ｉ２・・・・絶縁層
Ｌ１、Ｌ２・・・・平行配線群
Ｐ１、Ｐ２・・・・電源配線
Ｇ１、Ｇ２・・・・接地配線
Ｓ１、Ｓ２・・・・信号配線
Ｔ・・・・・・・・貫通導体群
ＰＰ、ＧＰ・・・・対向部
【図１】
0003792483.tif 000002
【図２】
0003792483.tif 000003
【図３】
0003792483.tif 000004
【図４】
0003792483.tif 000005