(57)【特許請求の範囲】
【請求項１】
集積化されたインクジェット印刷ヘッドの製造方法であって、
ベース、コレクタ、及びエミッタを有する駆動回路をシリコンウェハ基板上に形成し、
前記駆動回路上に第１の金属層を堆積させ、
前記駆動回路の前記ベースに結合された電流制限抵抗と抵抗ヒータ素子とを前記第１の金属層から規定し、
前記駆動回路のエミッタと前記抵抗ヒータ素子との間の接続を前記第１の金属層から規定し、
絶縁層を堆積させ、
該絶縁層に開口部を形成して前記第１の金属層の選択された部分を露出させ、
第２の金属層を堆積させ、
前記電流制限抵抗とアドレス信号を受信するためのボンディングパッドとの間のアドレスラインと、前記駆動回路の前記コレクタと電源電圧を受容するためのボンディングパッドとの間の給電ラインと、前記抵抗ヒータ素子と制御電圧を受容するためのボンディングパッドとの間の制御ラインとを、前記第２の金属層から規定する、
という各ステップを含む、集積化されたインクジェット印刷ヘッドの製造方法。
【請求項２】
前記駆動回路を形成する前記ステップが、
ベース、コレクタ、及びエミッタを有する第１のバイポーラトランジスタを形成し、該第１のバイポーラトランジスタのベースを前記駆動回路のベースに結合させ、
前記第１のトランジスタのエミッタに結合されたベース、該第１のトランジスタのコレクタに結合されたコレクタ、及び前記駆動回路のエミッタに結合されたエミッタを有する第２のバイポーラトランジスタを形成する、
という各ステップを含む、請求項１に記載の集積化されたインクジェット印刷ヘッドの製造方法。
【請求項３】
前記駆動回路を形成する前記ステップが、前記第１のトランジスタのベース及びコレクタにわたりショットキーダイオードを形成することを含む、請求項２に記載の集積化されたインクジェット印刷ヘッドの製造方法。
【請求項４】
前記駆動回路を形成する前記ステップが、前記第１のトランジスタのベースとエミッタとの間、及び前記第２のトランジスタのベースとエミッタとの間に拡散抵抗を形成するステップを更に含み、該拡散抵抗がベース−エミッタ接合にわたる分圧器として作用する、請求項２に記載の集積化されたインクジェット印刷ヘッドの製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、一般にインクジェット印刷ヘッド駆動回路に関し、より詳細にはインクジェット印刷ヘッド駆動用バイポーラ集積回路に関する。
【０００２】
【従来の技術】
ノンインパクトインクジェットプリンタは当業界で周知のものである。インクジェットプリンタは、典型的には、インク滴を形成する抵抗素子に電流を流すことにより熱エネルギーを生成する。インク滴は、オリフィスまたはノズルから印刷媒体上の所定位置に射出される。複数のかかるインク滴が印刷媒体上に堆積して、所望の画像が形成される。この印刷作業を実行するように設計されたインクジェット印刷ヘッドの構造は、当業界で周知のものである。かかるインクジェット印刷ヘッドは、インク溜めと、インクノズルと、抵抗素子を含む関連する駆動回路とを備えている。
【０００３】
典型的には薄膜抵抗に結合されたトランジスタまたはダイオードからなる半導体駆動回路を用いて、所望の抵抗へと熱生成電流が切り換えられる。図１３は、NPN駆動トランジスタを包括的に符号920で示しており、このトランジスタは基板901上に形成されており、当業界で周知のものである。基板901上には絶縁層906を介して通常はアルミニウムで形成される導電層908が堆積される。抵抗層907は、ホウ化ハフニウムにより形成され、抵抗素子として作用する。別の絶縁層909は、導電層の上に堆積され、上部プレート910とインクジェット駆動基板930とにより規定されるインク流路950中に存在する高腐食性インクからアルミニウムを隔離する。
【０００４】
しかし、上述の駆動回路には、処理速度、コスト、信頼性、シリコン面積、およびエネルギー消費といった周知の問題点がある。図１３に示す基本設計の元で改良を加えた幾つかの回路が設計されている。かかる改良された回路の１つが、インクジェット記録システムに関するMatsumoto等の欧州特許出願第91301019.5号に開示されている。図１４は、Matsumoto等により説明されたダイオードマトリクス駆動回路を示すものである。デコード処理にダイオードマトリクスを使用することにより、必要とされる接続が削減され、これに対応して、その回路に必要とされるシリコン面積が縮小される。
【０００５】
図１４に示すダイオードの各々は、当業界で周知のように、共通ベース―コレクタ電極を有するNPN駆動トランジスタを形成することにより構成される。また、図１５は、そのような２つの駆動トランジスタSH1,SH2を示すものである。駆動トランジスタSH1は、P-基板952上に形成され、N型コレクタ領域954,956,958と、P型ベース領域960,962と、N+型エミッタ領域964とから構成される。ベース領域およびコレクタ領域には、共通のベース―コレクタ電極966が接続され、エミッタ領域には電極968が接続されている。共通ベース―コレクタ電極966には、外部パストランジスタを介して電圧源VHが接続されている。エミッタ電極968は、抵抗素子RH1に接続され、更にその抵抗素子RH1は、別の外部パストランジスタを介して共通電圧源に接続されている。駆動トランジスタSH2は同様に構成されている。
【０００６】
駆動トランジスタSH1,SH2の間には、P型隔離領域970が配設され、そのP型隔離領域970は、重度にドープされた(heavily doped)P型隔離領域972を介して隔離電極974に接続されている。そのP型隔離領域は、回路の駆動能力を悪化させる寄生電流を最小限にする隔離領域として作用する。しかし、その隔離領域は、回路上の貴重なシリコン面積を消費するものである。
【０００７】
更に、ダイオードマトリクス設計では、トランジスタのエミッタ―ベース降伏電圧（“BVEB”）を越えないよう比較的低い電圧を必要とする。トランジスタのBVEBを越えると、トランジスタのベータ（β）が劣化し、トランジスタが動作不能になることがある。ほとんどの処理では、エミッタ―ベース降伏電圧は約６〜８Ｖとなる。従って、比較的低い電圧を使用しなければならない。所望の熱消散エネルギーを生成するためには、ダイオードマトリクス駆動回路は通常は高い電流レベルを必要とし、その結果として電力消散が大きくなり、長期にわたる信頼性が低下する。
【０００８】
【発明が解決しようとする課題】
従って、駆動回路のシリコン面積が最小限となるように、隣接する駆動トランジスタ間に隔離領域を必要とせず、更に、一層低い電流レベルを用いる、インクジェット印刷ヘッド駆動用集積回路が必要とされている。
【０００９】
従って、本発明の目的は、印刷ヘッド駆動回路中の隣接する駆動トランジスタ間の隔離領域を排除することにある。
【００１０】
本発明の別の目的は、高利得印刷ヘッド駆動回路を構成することにある。
【００１１】
【課題を解決するための手段】
本発明の第１の態様は、ダーリントン対として構成された第１および第２のバイポーラトランジスタと抵抗ヒータ素子とを備えたバイポーラインクジェット駆動回路セルである。その第１および第２のトランジスタは共通コレクタを有し、これにより、その第１および第２のトランジスタ間または隣接するセル間の隔離領域が不要になる。セルのスイッチング時間を短くするために、そのダーリントン対における第１のトランジスタには、そのベースとコレクタとの間にショットキーダイオードが形成されている。また、各セルを個々にアドレス指定するために、各駆動回路セルにアドレスラインが接続されている。そのアドレスラインとそれに対応するセルの第１のトランジスタのベースとの間に電流制限用抵抗が配設されている。発生する過剰電荷を放出し、スイッチング時間を改善するために、各トランジスタのベースとエミッタとの間に拡散抵抗が形成されている。更に、その拡散抵抗は、トランジスタが導通していない際に分圧器として働き、これにより、高電圧が許容され、従って低電流動作が可能になる。
【００１２】
本発明の別の態様は、上述の駆動回路セルを多数用いたインクジェット印刷ヘッド駆動用バイポーラ集積回路である。その駆動回路セルは、駆動回路へとグループ化され、その駆動回路は、そのグループ中のセルをイネーブルにするための共通の制御ラインを有している。グループ中のセル数に等しい多数のアドレスラインが駆動回路に接続され、その各アドレスラインがグループ中の個々の駆動回路セルに接続され、その各駆動回路セルをアドレス指定することができるようになっている。抵抗ヒータ素子は、駆動回路をイネーブルにし、そのイネーブルにされた駆動回路中の所望のセルをアドレス指定することにより起動される。
【００１３】
本発明の別の態様には半導体製造方法が含まれ、この方法により、抵抗ヒータ素子の形成に用いられる薄膜抵抗材料が、アドレスラインを駆動回路セルに接続するための抵抗性相互接続層として使用される。
【００１４】
本発明の利点は、簡素化された共通コレクタ式駆動トランジスタ回路が提供されることである。
【００１５】
本発明のもう１つの利点は、駆動回路を形成するための簡単な拡散プロセスが提供されることである。
【００１６】
本発明の別の利点は、個々の印刷ヘッド駆動回路セルを非一意的にアドレス指定およびデコードするのに必要なアドレスラインの数が削減されることである。
【００１７】
本発明の更なる利点は、高い動作電圧を使用することができる点である。
【００１８】
本発明の上述その他の目的、特徴および利点は、図面を参照して進める本発明の好適実施例に関する以下の詳細な説明から容易に明らかとなろう。
【００１９】
【実施例】
図１(a)において、符号40は、本発明によるインクジェット駆動用バイポーラ集積回路の第１実施例の概要を示す回路図である。図１(a)に示す駆動回路は、説明の簡略化のため、10個の熱抵抗素子R11〜R20のみを示したものであるが、本発明の原理は、これ以外の数の抵抗素子にも適用可能なものであり、基本的には、導体の電流伝搬容量によって制限されることになる。
【００２０】
各抵抗素子R11〜R20には、ダーリントン対として構成された第１および第２のバイポーラNPNトランジスタ、即ち、第１のトランジスタのエミッタが第２のトランジスタのベースに接続されたトランジスタ対が関連付けされている。ダーリントン対は、アナログ設計分野で周知のように、単一のトランジスタを用いる場合よりはるかに大きい電流利得をもたらすものである。
【００２１】
例えば、ベース、コレクタ、エミッタを各々が有するトランジスタQ1,Q2からなるダーリントン対について考察する。トランジスタQ1のベースは、電流制限抵抗R1を介してアドレス端子42に接続されている。本実施例では、その一対のうちの第１のトランジスタ即ちトランジスタQ1は、ショットキートランジスタである。このショットキートランジスタは、第１のトランジスタを深く飽和させるのを防止するためにベース―コレクタ接合部にわたって形成されたショットキーダイオードを有しており、これにより、スイッチング時間が一層速くなる。
【００２２】
一対の第１および第２のトランジスタQ1,Q2のコレクタが共に接続され、共通コレクタノードが形成されて、駆動回路の共通コレクタ端子64で受容した直流電圧源VSUBを受容する。この共通コレクタノードの形成方法を、その利点と共に、以下で説明する。トランジスタQ1のエミッタは、トランジスタQ2のベースに接続され、更に、抵抗RD1を介してトランジスタQ2のエミッタにも接続される。抵抗ヒータ素子R11は、トランジスタQ2のエミッタと共通制御電圧端子62との間に接続される。同様に、トランジスタQ3〜Q20が、それぞれ対をなして抵抗素子R12〜R20に接続されて、図１(a)に示すようにその他の９つのダーリントン対が形成される。各ダーリントントランジスタ対は、それに対応する抵抗ヒータ素子と共に「駆動回路セル」を形成する。
【００２３】
本好適実施例において、抵抗R1〜R20は、タンタル―アルミニウムで形成される。これに対して、抵抗RD1〜RD10は、ホウ素を用いたP拡散等の拡散プロセスを用いて形成される。
【００２４】
図１(a)の各駆動回路セルは、個々にアドレス指定が可能なものである。選択されたアドレス端子（42〜60）上にアドレス信号が現れ、制御電圧端子62上の制御電圧VMをイネーブルにすることにより、そのアドレス指定されたダーリントン対が、対応する抵抗素子に電流を出力する。例えば、+4Vのアドレス信号T1がアドレス端子42に印加され、-10Vの制御電圧VMが制御端子62に加えられると共に、駆動回路コレクタ端子64上に0VのVSUBがある場合に、トランジスタQ1,Q2がターンオンする。従って、対応するアドレス信号と制御信号との両方が表明された際に、１つの選択された駆動回路セルがイネーブルになる。トランジスタQ1,Q2がターンオンすると、抵抗素子R11に電流が出力され、抵抗素子R11により消散されるエネルギーにより、対応するノズル（図示せず）からインク滴が射出される。他の各抵抗素子R12〜R20も同様に、対応するアドレス端子をアドレス指定することによりイネーブルにすることができる。このアドレス指定方法は、２つ以上のアドレス端子（42〜60）にアドレス信号を表明すると共に制御信号を表明することにより、２つ以上の駆動回路セルへと拡張可能なものである。
【００２５】
抵抗素子により消散されるエネルギーの量とインクウェルの容積とにより、結果的に生じるインク滴に含まれるインク量が調節される。インク滴により生成される画像の印刷品質を制御するためには、インク滴の体積は比較的一定に保たれなければならない。本発明の好適実施例では、温度検知回路（図示せず）を用いて周囲温度を検知して、ヒータ素子により消散されるエネルギーを調整する。そのエネルギーは、例えば、アドレス信号または制御電圧のパルス幅を小さくすることによって調整することができる。
【００２６】
駆動回路40のブロック図66を図１(b)に示す。このブロック図は、アドレス端子42〜60と、制御電圧端子62と、共通コレクタ端子64とを備えている。このブロック図66は、図２に示すような印刷ヘッド駆動回路65中のサブブロックとして使用可能なものである。この駆動回路サブブロックを用いることにより、結果的に得られる回路の歩止まりによって制限される任意の実際的な数の駆動回路セルを有するインクジェット印刷ヘッドを構成することができる。図２に示すように、各サブブロックIC1〜IC10のアドレス端子は、アドレスラインT1〜T10に共通に接続され、駆動回路の共通コレクタ端子は、直流電圧ライン64に共通に接続される。これに対し、各サブブロックIC1〜IC10の制御端子は、制御ラインVM1〜VM10にそれぞれ一意的に接続される。
【００２７】
印刷ヘッド駆動回路65をこのように接続することにより、個々の抵抗素子、従って、それに対応する各インクジェットノズルを、一層少数の接続を用いて個々にアドレス指定することが可能となる。サブブロック中の各抵抗素子は、対応する駆動回路に接続されたアドレスラインにアドレス信号を表明し、その駆動回路を含むサブブロックに接続された対応する制御電圧信号をイネーブルにすることにより、アドレス指定することができる。従って、各抵抗素子は、２次元アレイ中の１素子とみなすことができ、この２次元配列において、その各素子に対応するＸ座標はアドレス信号T1〜T10に対応し、そのY座標は制御信号VM1〜VM10に対応する。抵抗素子を一意的にアドレス指定するのに必要な導体の数は、
２×［（抵抗素子数）＾(1/2)］
にほぼ等しい、ということは容易に理解されよう。導体の数を削減することの利点は、以降に記述するプロセスの説明から容易に明らかとなろう。
【００２８】
本発明の第２実施例を図３(a)および図３(b)に示す。図３(a)において、この第２実施例は、第１実施例とは２つの点で異なる。第１に、駆動回路セルの数が10から13に変わっている。従って、それに対応してアドレスライン88〜112の数も13に増やされている。各アドレスライン88〜112は、一意のアドレス信号AS1〜AS13をそれぞれ受信する。第２に、各ショットキートランジスタのベースとエミッタとの間に、例えばRA1等の別の拡散抵抗が接続されている。
【００２９】
ショットキートランジスタのベースとエミッタとの間の拡散抵抗RA1〜RA13は、ベースから電荷を放出させ、動作速度を向上させるためのものである。また、拡散抵抗RA1〜RA13は、エミッタ―ベース接合部の逆バイアスを防止して、全てのトランジスタQ21〜Q46が過大電流を引き込むのを防止する。過大電流の引き込みは、トランジスタのベータ（電流利得）を劣化させる可能性のあるものである。抵抗RA1〜RA13は、拡散抵抗RB1〜RB13と共に分圧器を形成して、トランジスタ対が電流を導通させていない際に各エミッタ―ベース接合部にわたって生じる逆電位BVEBが最小限になるようにする。従来技術の欄で述べたように、この逆電位は、トランジスタのベータの劣化ひいてはトランジスタが動作不能になるのを防止するために８Ｖ以下に保たれなければならない。従って、拡散抵抗RA1〜RA13,RB1〜RB13により、一層高い動作電圧が使用可能になり、その結果、電流レベルがそれに応じて低下することになる。
【００３０】
印刷ヘッド駆動回路95の対応するブロック図115を図３(b)に示す。図３(b)のブロック図115が図１(b)のブロック図と異なる点は、アドレスラインの数のみ、即ちアドレスラインがそれぞれ13と10になっている点のみである。図１(b)のブロック図と同様に、ブロック図115もまた、トランジスタQ21〜Q46の駆動回路共通コレクタノードに共通に接続された駆動回路コレクタ端子114と、抵抗素子R34〜R46に共通に接続された制御端子116とを備えている。
【００３１】
ブロック図115の駆動回路の一例を８つ、即ちIC11〜IC18をサブブロックとして用いた印刷ヘッド駆動回路125を図４に示す。各サブブロックIC11〜IC18のアドレス端子は、アドレスライン134〜158に共通に接続され、それぞれアドレス信号AS1〜AS13を受信する。また、サブブロックIC11〜IC18のコレクタ端子は、電源端子160で直流電圧源GNDに共通に接続されている。図２に示すように、駆動回路IC11〜IC18はそれぞれ別々の制御ライン118〜132を有している。各制御ライン118〜132は、それぞれの対応する駆動回路をイネーブルにするための制御信号PS1〜PS8を受信する。個々の駆動回路セルは、図２の回路について上述したものと同様にしてアドレス指定される。
【００３２】
［半導体製造処理］
図５ないし図１０は、図１および図３の共通コレクタ式バイポーラ回路を構成するためのプロセスを示すものである。図５ないし図１０は、以下に示す表１のステップ1〜12に対応する。図５において、そのプロセスは、例えばSbをドープした0.1〜0.01Ω-cmの抵抗率を有するN+の最初の基板162を必要とする。Sbをドープした基板162の界面上に約4〜5μmの厚さを有するN型エピタキシャル層164を成長させる。このエピタキシャル層は約１Ω-cmの抵抗率を有するものである。厚い(2μm)の酸化物層166が、約24時間にわたるドライ―ウェット―ドライサイクルを用いてエピタキシャル層164上に形成される。
【００３３】
図６において、傾斜エッジ170,172を有する深いウェル168が、第１のマスクステップを用いて酸化物層166に形成される。
【００３４】
エピタキシャル層164上に、別の0.35μmの酸化層174即ちre-oxを、1000℃で0.5-1-1時間（ドライ―ウェット―ドライ）で成長させる。その時間および温度は、実質的に同じ結果が得られるように変更することができる。ベース領域176と拡散抵抗領域（図示せず）とが、図７に示すように第２のマスクを用いてre-ox174の一部を除去することにより形成される。
【００３５】
図８において、ベース領域176が形成されると、ベース領域178と拡散抵抗（図示せず）とが２ステップのプロセスを用いて形成される。第１に、約100Ω／sqの抵抗率を有するホウ素がベース領域に予め堆積される。第２に、結果的に得られた酸化層が除去されて、ホウ素が1-0.5-2時間のドライ―ウェット―ドライサイクルを用いてベース領域中に拡散される。代替的には、イオン注入を用いてベースおよび拡散抵抗を形成することもできる。
【００３６】
図９において、第３のマスクステップを用いて、エミッタおよびコレクタの接触領域の形成と、基板接点（図示せず）の形成とが行なわれる。次いで、ベース178の形成に用いたのと同じ２ステッププロセスを用い、リンを使用してエミッタ180およびコレクタ184に対して拡散が行われる。そのエミッタおよびコレクタに対する拡散は、1μmから1.5μmの深さまで3Ω／sq〜2000Åの酸化物を有するようにドライ―ウェット―ドライサイクルを用いて行われる。第１のステップの後にフッ化水素酸ディップがその酸化面に加えられて、残りのリンが全て除去される。これにより、堆積後にリンが第１の金属層と作用してプロセス上または信頼性上の問題が生じるということが防止される。
【００３７】
図１０に示すように、ウェハ上に第１の金属層を堆積させ、不要な金属をエッチングで除去することにより、ベース接点186とエミッタ接点188とコレクタ接点190とが形成される。本好適実施例では、その第１層の金属は、２つの金属、即ち、タンタル―アルミニウム（TaAl）とアルミニウム―銅（AlCu）との複合体からなるものである。この複合第１層金属（TaAl/AlCu）は、TaAlとAlCuとを順に連続して堆積させることにより形成される。TaAlは、その下側のシリコンウェハと良好に接触する。以下に一層詳細に説明するように、TaAlは、薄膜抵抗および熱抵抗素子の形成にも用いられる。このバイポーラ拡散プロセス全体を、以下に示す表１のステップ1〜12に要約する。次いで、図１１および図１２を用いて、第１の金属層およびそれ以降の金属層についての詳細な説明を行なう。
【００３８】
図１１は、２つの隣接する駆動回路セルのレイアウト200を示す平面図である。同図には、アドレスライン201,203と、ダーリントン対Q21-Q22,Q23-Q24と、それらに対応する抵抗ヒータ素子R34,R35が示されている。本実施例では、トランジスタQ22,Q24のエミッタは、セグメント化エミッタ構造を用いて形成される。これらトランジスタのコレクタは、集積回路の単一のエピタキシャル層中で併合されるものであるが、説明を簡単にするために、図１１には接続層のみを示す。ここに図示するレイアウトは、本発明の原理から逸脱することなく、その特定のプロセスの設計規則に則って変更することができる。
【００３９】
図１１に示す駆動回路対は、図３(a)の最初の２つの駆動回路セルに対応するものである。第１の駆動回路対はトランジスタQ21,Q22からなり、第２の駆動回路対はトランジスタQ23,Q24からなる。トランジスタQ21〜Q24は、上述のバイポーラプロセスを用いて深いウェル202中に形成される。下記では、１つの駆動回路対（Q21,Q22）のみについて説明するが、第２の駆動回路対その他の全ての駆動回路対も、実質的に同じ態様で形成される。
【００４０】
レイアウト200は、図４の回路全体を形成するためのセルとして用いられる。このセルが複製され、その複製された各セルが隣接セルと当接して、セルの直線アレイが形成される。セルの数は、対応する印刷ヘッド（図示せず）に所望されるインクジェットノズルの数によって決まる。本好適実施例では、図４に概略的に示すように、２つの平行な直線セルアレイが形成されて、２列の平行なインクジェットノズル（図示せず）が駆動される。各アレーは、アドレスライン134〜158に関して他方のアレーに対して鏡像をなしている。
【００４１】
図１１より、第１および第２の駆動回路対の間には隔離領域が全く存在しないことが分かる。図１５に示す従来の技術とは異なり、図１１に示す駆動回路は、設計規則によって決まる最小間隔を除き、隣接する駆動回路間に、埋設層、隔離、またはコレクタ壁拡散といった隔離をなんら必要としない。従って、この設計では、隣接する駆動回路を互いに緊密に「パック」することが可能となり、その結果として、シリコンダイを小さくすることができ、抵抗素子間の間隔の縮小も可能となる。抵抗素子RD34,RD35の間隔を小さくすることにより、これら回路を用いる印刷ヘッドの全体的な解像度を向上させることができる。
【００４２】
上述のように、第１の金属層TaAl/AlCuが堆積された後、その第１金属層が、N2環境において約450℃で焼結されて（表１のステップ14）Al-Cu-Si合金が形成される。次いで、ステップ15〜16で、接続および抵抗素子が形成される。第１の写真製版およびエッチングステップ（ステップ15）では、接続および抵抗素子の幅が、TaAl/AlCuをエッチングすることによりパターン化される。第２の写真製版およびエッチングステップ（ステップ16）では、抵抗の長さが規定される。この第２のステップでは、AlCuだけがエッチングで除去されて、図１１に示すように抵抗ヒータ素子RD34,RD35および抵抗R21,R22が露出する。
【００４３】
抵抗R21,R22は、所望の抵抗値を得るように十分に狭く、また十分な長さに形成される。本好適実施例では、薄膜抵抗R21は約4KΩの抵抗値を有している。薄膜抵抗R21と同様に、抵抗ヒータ素子RD34の寸法も所望の抵抗値を生成するように調整することができる。本好適実施例では、ヒータ素子RD34は30KΩの抵抗値を有している。
【００４４】
接続201,205,206,208は、TaAl/AlCu層から同様に形成される。接続206は、ヒータ素子RD34を制御ライン210（後続ステップで形成されるもの）に接続し、接続208は、ヒータ素子RD34をトランジスタQ22のエミッタおよび拡散抵抗RB1に接続する。更に、AlCuは、更に接点と接続を必要とするTaAlの上部に保持される。従って、TaAl/AlCu層は、対をなす２つのトランジスタ間、および駆動回路と抵抗素子との間の基本的な接続手段を形成する。
【００４５】
抵抗および接続が形成された後に、基板上に絶縁層が堆積される（ステップ17）。本好適実施例では、ケイ化炭素／ケイ化窒素（SiCx/SiNx）層がＰＥＣＶＤ技術により堆積される。SiCx/SiNxは、急激な熱膨脹により生じる衝撃やインクの射出により生じる物理的衝撃から駆動回路を隔離するための熱および圧力衝撃バリアとして用いられる。次いで、その隔離層中に、別のマスクステップ（ステップ18）により、下側の金属層への接点が必要な場所にバイアが形成される。
【００４６】
また随意選択的に、その隔離層上に金属のキャビテーション層を堆積させることもできる（ステップ17A）。このキャビテーション層が堆積され、エッチングされて（ステップ17B）、抵抗ヒータ素子RD34,RD35上にあるキャビテーション層の一部だけが残る。この金属キャビテーション層は、腐食性インク（図示せず）により生じる隔離層中のキャビテーションを最小限にするのに用いられる。本好適実施例では、この第３の層はタンタル（Ta）からなる。
【００４７】
次いで、第２の金属層が堆積され、エッチングされて、最上レベル接続が形成される。本好適実施例では、第２金属層は、タンタル―金（TaAu）からなる。金は、抵抗率が低く、電流伝搬能力が高いために使用され、一方、タンタルは、下側の酸化物に金を接着させるものとなる。最上レベル接続は、駆動回路全体にわたる主要な接点を形成する。この最上レベル接続は、アドレスライン201,203と、制御ライン210と、共通コレクタライン214とを形成する。
【００４８】
最後に、腐食性インクが回路に接触するのを防止するために、感光性プラスチックバリア層が回路200上に形成される（ステップ22）。ヒータ素子上にインクウェルがエッチングされ（ステップ23）、外部ボンディングパッド領域（図示せず）が露出される。電気メッキされたオリフィス板が別途形成され、そのオリフィス板がインクウェル上に配置されて、完全な集積インクジェット印刷ヘッドが形成される。最後に、そのインクウェルにインクを供給するために、基板の底部からインクチャネル（図示せず）が形成される。このインクチャネルは、サンドブラストまたはそれと同様の技術を用いて形成することができる。
【００４９】
図１２は、図１１のラインB-Bに沿ったヒータ素子RD34,RD35の断面220を示すものである。TaAlストリップ221がヒータ素子RD34を形成する。そのTaAlストリップ221の両端には、それに電気的に接触して、AlCuで形成された接続206,208が設けられる。SiCx/SiNxの絶縁層222は、ラインB-Bにおいて、TaAlストリップ221とAl接続206,208とを覆う。TaAlストリップ221から形成されたTaストリップ224が、ヒータ素子RD34の真上に配設されて、絶縁層222のキャビテーションが最小限にされる。インクバリア226がヒータ素子上の領域を除いてその断面図を覆って、ヒータ素子の真上にインクウェルが形成される。最後に、そのインクバリア上にオリフィス板228が配設されて、オリフィス232がインクウェル230の真上に形成される。ヒータRD34、インクウェル230、およびオリフィス232がこの印刷ヘッドのノズル構造を形成する。このノズル構造は、印刷ヘッドにおける各ノズルと実質的に同一のものである。
【００５０】
【表１】
バイポーラ拡散処理
１．ウェハ
a. 抵抗率： 0.1 〜 0.01  Ω-cm
b. タイプ： Sbをドープ
２．エピタキシャル成長
a. 抵抗率： 1Ω-cm
b. 厚さ  ：〜4μm(界面上）
３．酸化膜
a. 厚さ  ： 20,000Å
b. サイクル： ドライ―ウェットードライを24時間
４．マスク１ ： 深型ウェル、傾斜エッジ
５．Re-ox
a. サイクル： 1000℃で0.5-1-1時間
b. 厚さ  ： 3,500Å
６．マスク2  ： ベース  3,500Å 酸化物
７．事前堆積ホウ素： 〜100Ω／sq - デグレージング(delaze)
８．ベース駆動
a. サイクル： ドライ―ウェットードライを1-0.5-2時間
b. 深さ  ： 1.5μm 〜 2.0μm
c. 酸化膜： 〜3,000Å 酸化物、〜200Ω／sq
９．マスク３
a. 目的  ： エミッタ／コレクタ
b. 深さ  ： 3,500Å
10．エミッタ拡散
a. 事前堆積（デグレージング）―リン 〜５Ω／sq
b. フッ化水素酸ディップ
11．エミッタ駆動（リンなし面）
a. 深さ  ： 1μm 〜 1.5 μm
b. 抵抗率： 3Ω／sq
c. 厚さ  ： 〜2,000Å 酸化物、ドライ―ウェット―ドライサイクル
12．マスク４
a. 目的  ： ベース／エミッタ接点
b. 深さ  ： 3,500Å 〜 4,000Å 酸化物
金属化処理
13．堆積 ： スパッタ
a. 堆積： TaAl
b. 堆積： AlCu
14．焼結／合金： 450℃ N2中
15．マスク1A  ： 幅の形成―TaAl/AlCuをエッチング
16．マスク2A  ： 抵抗の形成―AlCuをエッチング
17．堆積      ： SiCx/SiNxをスパッタリング
17A．堆積     ： Ta（オプション）
17B．マスク2B ： キャビテーション板の形成（オプション）
18．マスク3A  ： バイア
19．堆積      ： TaAuをスパッタリング
20．マスク4A  ： 最上部接続―TaAuをエッチング
21．感光性プラスチックバリア層の付加
a. インクウェルの形成
b. パッド領域
22．オリフィスの形成
a. 電気メッキされたオリフィス
b. 基板へのオリフィス板の取り付け
23．インクチャネルの形成
本発明の原理をその好適実施例に基づいて説明および図示してきたが、当業者には明らかなように、かかる本発明の原理から逸脱することなく本発明の構成や細部に変更を加えることが可能である。したがって、特許請求の範囲に含まれる全ての修正例および変更例を請求するものとする。
【００５１】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
【００５２】
１．インクジェット印刷ヘッドに用いる駆動回路セルであって、このセルが、
直流電圧源に接続された駆動回路コレクタノードと、アドレスラインに接続された駆動回路ベースノードと、駆動回路エミッタノードとを有する少なくとも１つのバイポーラトランジスタ駆動回路と、
前記駆動回路の各々に対応する少なくとも１つのヒータ抵抗であって、前記駆動回路の前記エミッタノードと制御電圧ラインとの間に接続されている、前記ヒータ抵抗と
を備えていることを特徴とする、駆動回路セル。
【００５３】
２．各々の前記バイポーラトランジスタ駆動回路が、
前記駆動回路ベースノードを形成するベースと、前記駆動回路コレクタノードに接続されたコレクタと、エミッタとを有する第１のトランジスタと、
前記第１のトランジスタのエミッタに接続されたベースと、前記駆動回路コレクタノードに接続されたコレクタと、前記駆動回路エミッタノードを形成するエミッタとを有する第２のトランジスタと
を備えている、前項１記載の駆動回路セル。
【００５４】
３．前記第１のトランジスタが、NPNショットキートランジスタを含む、前項２記載の駆動回路セル。
【００５５】
４．前記第２のトランジスタが、セグメント化エミッタ構造を有するNPN電流駆動トランジスタを含む、前項２記載の駆動回路セル。
【００５６】
５．前記アドレスラインと前記第１のトランジスタの前記ベースとの間に介装された抵抗を更に備えている、前項２記載の駆動回路セル。
【００５７】
６．前記第１のトランジスタの前記ベースと前記エミッタとの間に接続された抵抗を更に備えている、前項２記載の駆動回路セル。
【００５８】
７．前記第２のトランジスタの前記ベースに発生する電荷を放出させると共に、分圧器として作用するように、前記第２のトランジスタの前記ベースと前記エミッタとの間に接続された抵抗を更に備えている、前項２記載の駆動回路セル。
【００５９】
８．前記アドレスラインと前記第１のトランジスタの前記ベースとの間に介装された第１の抵抗と、
前記第１のトランジスタの前記ベースと前記エミッタとの間に接続された第２の抵抗と、
前記第２のトランジスタの前記ベースに発生する電荷を放出させるように前記第２のトランジスタの前記ベースと前記エミッタとの間に接続された第３の抵抗とを更に備えている、前項２記載の駆動回路セル。
【００６０】
９．前記ヒータ抵抗と前記第１の抵抗とが同一の薄膜抵抗材料で作成され、前記第２および第３の抵抗が拡散により形成されている、前項８記載の駆動回路セル。
【００６１】
１０．前記薄膜抵抗材料がタンタル―アルミニウムからなる、前項９記載の駆動回路セル。
【００６２】
１１．前記駆動回路と前記ヒータ抵抗が共に単一の集積回路上に作成されている、前項２記載の駆動回路セル。
【００６３】
１２．各駆動回路中の前記第１および第２のトランジスタのコレクタが集積回路の単一のエピタキシャル層中に併合されている、前項１１記載の駆動回路セル。
【００６４】
１３．インクジェット印刷ヘッド駆動回路であって、この駆動回路が、
多数の駆動回路セルであって、その各セルが、コレクタノードと、アドレス信号を受信するようにアドレス端子に接続されたベースノードと、エミッタノードとを有する電流源を有し、前記コレクタノードが電圧源を受容するための共通コレクタ端子に接続され、前記エミッタノードと共通制御電圧端子との間に接続されたヒータ抵抗を有している、前記駆動回路セルと、
前記駆動回路セルの前記共通制御電圧端子に接続され、複数の前記駆動回路セルをイネーブルにする、手段と、
前記駆動回路セルの前記ベースノードに接続され、前記駆動回路セルをアドレス指定し、そのアドレス指定されてイネーブルにされたセルがそれに対応するヒータ抵抗を起動してインク滴の放出を生じさせるようにする、手段と
を備えることを特徴とする、インクジェット印刷ヘッド駆動回路。
【００６５】
１４．前記イネーブル手段が、
制御信号を受信するための多数の制御電圧ラインであって、その各々がN個の共通制御電圧端子に接続されている、前記制御電圧ライン
を含む、前項１３記載のインクジェット印刷ヘッド駆動回路。
【００６６】
１５．前記アドレス指定手段が、
アドレス信号を受信するためのN本のアドレスラインであって、その各々が、共通制御電圧ラインを有するN個のセルの内の１つのベースノードに接続されている、前記アドレスライン
を含む、前項１４記載のインクジェット印刷ヘッド駆動回路。
【００６７】
１６．前記電流源が、ダーリントン対をなすトランジスタを含む、前項１３記載のインクジェット印刷ヘッド駆動回路。
【００６８】
１７．前記アドレス端子と前記ベース端子との間に接続された電流制限抵抗を更に備えている、前項１３記載のインクジェット印刷ヘッド駆動回路。
【００６９】
１８．前記アドレス信号が約-16ボルトから+5ボルトの範囲を有し得る、前項１３記載のインクジェット印刷ヘッド駆動回路。
【００７０】
１９．前記制御信号が約-15ボルトから-1ボルトの範囲を有し得る、前項１３記載のインクジェット印刷ヘッド駆動回路。
【００７１】
２０．集積インクジェット印刷ヘッドの製造方法であって、この方法が、
ベースとコレクタとエミッタとを有する駆動回路をシリコンウェハ基板上に形成し、
前記駆動回路上に第１の金属層を堆積させ、
前記駆動回路の前記ベースに接続されたデコード抵抗と、抵抗ヒータ素子とを、前記第１の金属層から規定し、
前記駆動回路のエミッタと前記ヒータ素子との間の接続を、前記第１の金属層から規定し、
絶縁層を堆積させ、
その絶縁層に開口部を形成して前記第１の金属層の選択された部分を露出させ、
第２の金属層を堆積させ、
前記デコード抵抗とアドレス信号を受信するためのボンディングパッドとの間のアドレスラインと、前記駆動回路のコレクタと電源電圧を受容するためのボンディングパッドとの間の給電ラインと、前記抵抗素子と制御電圧を受容するためのボンディングパッドとの間の制御ラインとを前記第２の金属層から規定する、というステップを含むことを特徴とする、集積インクジェット印刷ヘッドの製造方法。
【００７２】
２１．前記絶縁層上に金属キャビテーション層を堆積させ、前記抵抗素子の真上に前記キャビテーション層のストリップを規定する、というステップを更に含む、前項２０記載の集積バイポーラインクジェット印刷ヘッドの製造方法。
【００７３】
２２．前記のキャビテーション層の堆積ステップがタンタル層を堆積させることを含む、前項２１記載の集積バイポーラインクジェット印刷ヘッドの製造方法。
【００７４】
２３．プラスチックバリア層を形成し、
前記抵抗素子上にインクウェルを形成し、前記プラスチックバリアにおけるパッド上にパッド領域を形成する、
というステップを更に含む、前項２０記載の集積バイポーラインクジェット印刷ヘッドの製造方法。
【００７５】
２４．オリフィスが形成され電気メッキされたオリフィス板を形成し、
前記オリフィスを前記抵抗素子の真上に配置してインクジェットノズルを形成する、
というステップを更に含む、前項２０記載の集積バイポーラインクジェット印刷ヘッドの製造方法。
【００７６】
２５．前記の第１の金属層の堆積ステップが、タンタル―アルミニウムとアルミニウム―銅との複合層を堆積させることを含む、前項２０記載の集積バイポーラインクジェット印刷ヘッドの製造方法。
【００７７】
２６．前記の第２の金属層の堆積ステップが、タンタル―金の層を堆積させることを含む、前項２０記載の集積バイポーラインクジェット印刷ヘッドの製造方法。
【００７８】
２７．前記の駆動回路の形成ステップが、
前記駆動回路のベースに接続されたベースと、コレクタと、エミッタとを有する第１のバイポーラトランジスタを形成し、
前記第１のトランジスタの前記エミッタに接続されたベースと、前記第１のトランジスタの前記コレクタに接続されたコレクタと、前記駆動回路の前記エミッタに接続されたエミッタとを有する第２のバイポーラトランジスタを形成する、というステップを含む、前項２０記載の集積バイポーラインクジェット印刷ヘッドの製造方法。
【００７９】
２８．前記の駆動回路の形成ステップが、前記第１のトランジスタの前記ベースおよび前記コレクタにわたりショットキーダイオードを形成するというステップを更に含む、前項２７記載の集積バイポーラインクジェット印刷ヘッドの製造方法。
【００８０】
２９．前記の駆動回路の形成ステップが、前記第１のトランジスタの前記ベースと前記エミッタとの間、および、前記第２のトランジスタの前記ベースと前記エミッタとの間に拡散抵抗を形成するというステップを更に含み、前記拡散抵抗がベース―エミッタ接合部にわたる分圧器として作用する、前項２７記載の集積バイポーラインクジェット印刷ヘッドの製造方法。
【００８１】
【発明の効果】
本発明は上述のように構成したので、駆動回路のシリコン面積が最小限となるように、隣接する駆動トランジスタ間に隔離領域を必要とせず、更に、一層低い電流レベルを用いる、インクジェット印刷ヘッド駆動用集積回路を提供することができる。
【図面の簡単な説明】
【図１】  (a)は、本発明による共通コレクタ式インクジェット駆動回路の第１実施例を示す概要図、(b)は、(a)の駆動回路のブロック図である。
【図２】図１の回路を複数用いたインクジェット駆動回路の概要を示すブロック図である。
【図３】  (a)は、本発明による共通コレクタ式インクジェット駆動回路の第２実施例を示す概要図、(b)は、(a)の駆動回路のブロック図である。
【図４】図３の回路を複数用いたインクジェット駆動回路の概要を示すブロック図である。
【図５】図１(a)および図３(a)のバイポーラトランジスタを構成するためのプロセスの各ステップを示す断面図である（1/6）。
【図６】図１(a)および図３(a)のバイポーラトランジスタを構成するためのプロセスの各ステップを示す断面図である（2/6）。
【図７】図１(a)および図３(a)のバイポーラトランジスタを構成するためのプロセスの各ステップを示す断面図である（3/6）。
【図８】図１(a)および図３(a)のバイポーラトランジスタを構成するためのプロセスの各ステップを示す断面図である（4/6）。
【図９】図１(a)および図３(a)のバイポーラトランジスタを構成するためのプロセスの各ステップを示す断面図である（5/6）。
【図１０】図１(a)および図３(a)のバイポーラトランジスタを構成するためのプロセスの各ステップを示す断面図である（6/6）。
【図１１】２対の駆動トランジスタとそれらに関連する抵抗素子とのレイアウトを示す。
【図１２】図１１のラインB-Bに沿った図１１の駆動回路の断面図である。
【図１３】従来のインクジェット印刷ヘッド駆動回路を示す断面図である。
【図１４】従来のインクジェット印刷ヘッド駆動回路を示す概要図である。
【図１５】隣接する駆動トランジスタ間の隔離領域を示す従来のインクジェット印刷ヘッド駆動回路の断面図である。
【符号の説明】
40          インクジェット駆動用バイポーラ集積回路
42〜60      アドレス端子
62          制御電圧端子
64          共通コレクタ端子
Q1,Q2       トランジスタ
R11〜R20    熱抵抗素子
R1〜R10     電流制限抵抗
T1〜T10     アドレス信号
VSUB        直流電圧源
VM          制御電圧
【図１】
0003798034.tif 000002
【図２】
0003798034.tif 000003
【図３】
0003798034.tif 000004
【図４】
0003798034.tif 000005
【図５】
0003798034.tif 000006
【図６】
0003798034.tif 000007
【図７】
0003798034.tif 000008
【図８】
0003798034.tif 000009
【図９】
0003798034.tif 000010
【図１０】
0003798034.tif 000011
【図１１】
0003798034.tif 000012
【図１２】
0003798034.tif 000013
【図１３】
0003798034.tif 000014
【図１４】
0003798034.tif 000015
【図１５】
0003798034.tif 000016