(57)【特許請求の範囲】
【請求項１】
主電源部と負荷回路との間に電流チャネルを接続した第１トランジスタと、
所定の制御信号に応答してオンオフするスイッチ手段と、
前記第１トランジスタの電流チャネルの主電源部側と前記スイッチ手段のオンオフ接点の一端側との間に直列接続された２個の抵抗素子からなる第１抵抗分圧部と、
前記第１トランジスタの電流チャネルの負荷回路側と前記スイッチ手段のオンオフ接点の一端側との間に直列接続された２個の抵抗素子からなる第２抵抗分圧部と、
前記第１抵抗分圧部の分圧ノードと前記スイッチ手段のオンオフ接点の一端側との間に電流チャネルを接続した第２トランジスタとを備え、
前記第１トランジスタの制御電極を前記第１抵抗分圧部の分圧ノードに接続すると共に、前記第２トランジスタの制御電極を前記第２抵抗分圧部の分圧ノードに接続し、且つ、前記スイッチ手段のオンオフ接点の他端を前記主電源部のリターン電位に接続したことを特徴とする電源スイッチ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、家電製品や各種ＯＡ機器等の電源スイッチ回路に関し、特に、副電源のオンオフに用いられる電源スイッチ回路に関する。
【０００２】
【従来の技術】
家電製品、たとえばテレビジョン受信機の多くは、主スイッチと副スイッチの二つの電源スイッチを有している。主スイッチは長期不在等の場合に使用されるが、通常は主スイッチをオンにしたまま副スイッチを用いて電源をオンオフする。副スイッチをオフにしても一部分の電源（たとえばブラウン管の予熱電源やリモコンの受信電源）は生きている。電源スイッチ回路は、副スイッチの操作に応答して上記一部の電源以外の電源（副電源）をオンオフする回路である。
【０００３】
なお、ファクシミリ装置、複写装置、プリンタ（近い将来は一部のパーソナルコンピュータ）などのＯＡ機器でも、ある時間使用しないと不要な電源（副電源相当）を自動的にオフにするという、いわゆる電力管理機能を搭載しており、この機能にも電源スイッチ回路は欠かせない。
図３は従来の電源スイッチ回路の構成図である。この図において、１は主スイッチ、２は主スイッチ１のオン時に主電源ＶCCを発生する主電源部、３は副スイッチとしてのリモコン受信部、４はリモコン受信部３からの電源オン信号ＰONに従ってＶL をオンオフする電源スイッチ回路、５はＶL によって動作する任意の負荷回路である。なお、ＺL は負荷回路５のインピーダンスを模式的に示し、また、ＣL は負荷回路５の容量を模式的に示している。
【０００４】
電源スイッチ回路４は、ソース電極をＶCCの入力端子６に接続し、ドレイン電極をＶL の出力端子７に接続するｐ型ＭＯＳトランジスタ（以下ｐＭＯＳと略す）８と、ゲート電極をＰONの入力端子９に接続し、ドレイン電極をｐＭＯＳ８のゲートに接続し、ソース電極をＶCCのリターン電位（図ではグランド電位）に接続するｎ型ＭＯＳトランジスタ（以下ｎＭＯＳと略す）１０とを備え、ｎＭＯＳ１０のソース−ゲート間に抵抗１１を接続すると共に、ｐＭＯＳ８のソース−ゲート間に抵抗１２及びコンデンサ１３を並列接続して構成している。
【０００５】
図４は電源スイッチ回路４の各部波形図である。主スイッチ１がオンであれば、主電源部２からＶCCが出力されており、このＶCCはリモコン受信部３に供給されると共に、ｐＭＯＳ８のソース及びゲート電極並びにｎＭＯＳ１０のドレイン電極に印加されている。したがって、ｐＭＯＳ８はオフ、また、ｎＭＯＳ１１もＰONをローレベル（≒０Ｖ）とすれば、同じくオフである。
【０００６】
この状態で、リモコン送信部の電源オンボタンを押すと、ＰONがハイレベルに立ち上がってｎＭＯＳ１０がターンオンし、抵抗１２とコンデンサ１３の積で与えられる時定数（τ）カーブに沿って、ｐＭＯＳ８のゲート電圧（ＶG ）がＶCCからグランド電位へと減少変化する。そして、ＶCCとＶG の差（ＶCC−ＶG ）がｐＭＯＳ８のしきい値電圧Ｖthを上回るとｐＭＯＳ８がターンオンし、ターンオン直後のｐＭＯＳ８は電流チャネルの抵抗値（ＭＯＳトランジスタの場合はソース−ドレイン間の抵抗値；以下、チャネル抵抗と言う）が高いため、負荷電流ＩL に対する電流制限要素として働き、ＣL の急激な充電に伴う過渡電流（図４の符号イ参照）が抑制される。
【０００７】
【発明が解決しようとする課題】
しかしながら、かかる従来回路にあっては、副電源オン時の過渡電流を抑制できる点で有益なものの、オン時の過渡電流を充分に抑制しようとすると上記時定数（τ）が非常に大きくなり、副電源オフ時の操作感が悪くなるという問題点があった。
【０００８】
すなわち、副スイッチをオフにすると、上記時定数（τ）でＶG が徐々に増加し、ＶCCとＶG の電位差がＶthを下回った時点（図４の符号ロ参照）でｐＭＯＳ８がターンオフしてＶL が絶たれるため、スイッチ操作（たとえばリモコン送信部の電源オフボタンを押す操作）と実際の現象（たとえば画面が消える）との間に若干のタイムラグ（図４の符号ハ参照）が発生し、このタイムラグによって副電源オフ時の操作感が悪くなるのである。
【０００９】
そこで、本発明は、スイッチ操作に応答して直ちに電源を遮断できるようにし、オン時の過大電流を抑制しつつ、オフ時の操作感を改善することを目的とする。
【００１０】
【課題を解決するための手段】
本願発明は、上記目的を達成するために、主電源部と負荷回路との間に電流チャネルを接続した第１トランジスタと、所定の制御信号に応答してオンオフするスイッチ手段と、前記第１トランジスタの電流チャネルの主電源部側と前記スイッチ手段のオンオフ接点の一端側との間に直列接続された２個の抵抗素子からなる第１抵抗分圧部と、前記第１トランジスタの電流チャネルの負荷回路側と前記スイッチ手段のオンオフ接点の一端側との間に直列接続された２個の抵抗素子からなる第２抵抗分圧部と、前記第１抵抗分圧部の分圧ノードと前記スイッチ手段のオンオフ接点の一端側との間に電流チャネルを接続した第２トランジスタとを備え、前記第１トランジスタの制御電極を前記第１抵抗分圧部の分圧ノードに接続し、前記第２トランジスタの制御電極を前記第２抵抗分圧部の分圧ノードに接続し、且つ、前記スイッチ手段のオンオフ接点の他端を前記主電源部のリターン電位に接続したことを特徴とするものである。
【００１１】
これによれば、第１トランジスタの電流チャネルの抵抗値（便宜的にＲCH）が、第１抵抗分圧部を流れる電流によって制御され、該電流は、第２トランジスタのオフ時に少なく、オン時に多くなるため、上記ＲCHを高低２段階に可変できる。したがって、ＲCH＝“高”の場合に負荷回路への過渡電流を回避でき、しかも、スイッチ手段をオフにすると、第１抵抗分圧部を流れる電流を直ちに遮断して第１トランジスタを速やかにオフできるから、電源オフ時のタイムラグをなくして操作感を改善することができる。
【００１２】
【発明の実施の形態】
以下、本発明の実施例を図面に基づいて説明する。
図１、図２は本発明に係る電源スイッチ回路の一実施例を示す図である。
図１において、２０は電源スイッチ回路であり、２１はＶCCの入力端子、２２はＶL の出力端子、２３は所定の制御信号に相当するＰONの入力端子、２４は第１トランジスタに相当するｐＭＯＳ、２５はスイッチ手段に相当するｎＭＯＳ、２６は第２トランジスタに相当するｎｐｎ型バイポーラトランジスタ（以下「ＴＲ」と略す）、２７〜３１は抵抗であり、特に、抵抗２８と抵抗２９は第１抵抗分圧部３２を構成し、抵抗３０と抵抗３１は第２抵抗分圧部３３を構成する。
【００１３】
この電源スイッチ回路２０は、ｐＭＯＳ２４のソース電極をＶCCの入力端子２１に接続し、ｐＭＯＳ２４のドレイン電極をＶL の出力端子２２に接続し、ｎＭＯＳ２５のゲート電極をＰONの入力端子２３に接続し、ｐＭＯＳ２４のゲート電極とソース電極の間に抵抗２８を接続し、ｎＭＯＳ２５のゲート電極とソース電極の間に抵抗２７を接続して構成すると共に、さらに、ｐＭＯＳ２４のゲート電極をＴＲ２６のコレクタ電極に接続し、ｐＭＯＳ２４のゲート電極を抵抗２９を介してｎＭＯＳ２５のドレイン電極に接続し、ｎＭＯＳ２５のドレイン電極をＴＲ２６のエミッタ電極に接続し、ｐＭＯＳ２４のドレイン電極を抵抗３０を介してＴＲ２６のベース電極に接続し、ＴＲ２６のベース電極とエミッタ電極の間に抵抗３１を接続して構成している。
【００１４】
このような構成において、端子２１にＶCCを与えながらＰONをローレベルにすると、ｎＭＯＳ２５とｐＭＯＳ２４は共にオフであるが、ＰONをハイレベルにすると、ｎＭＯＳ２５がターンオンし、このｎＭＯＳ２５のドレイン電流Ｉｄ25によって抵抗２８の両端と抵抗２９の両端にそれぞれ電圧降下を生じる。ここで、抵抗２８の電圧降下をＶ28、抵抗２９の電圧降下をＶ29とすると、Ｖ28は「Ｒ28×Ｉｄ25」、Ｖ29は「Ｒ29×Ｉｄ25」で与えられ、ｐＭＯＳ２８のゲート電位（ＶG ）は「ＶCC−Ｖ28」になる。但し、Ｒ28は抵抗２８の値、Ｒ29は抵抗２９の値である。
【００１５】
今、Ｖ28がＶth（ＶthはｐＭＯＳ２４のしきい値電圧）を若干上回る程度であれば、ｐＭＯＳ２４が比較的高めのチャネル抵抗でオンし、このチャネル抵抗で電流制限された少なめのＩL が端子２２から負荷回路５へ供給されることになり、従来例と同様に、ＶL のオン直後の過渡電流が抑制される。
ＶL は、ｐＭＯＳ２４のチャネル抵抗とＣL の積で与えられる時定数カーブに沿って徐々に上昇し、最終的にほぼＶCCに到達する。この上昇過程においては、抵抗３１の両端電圧Ｖ31も同様に上昇するため、抵抗３０と抵抗３１の比率を適切に設定しておけば、上昇途中の適当な時点ニ（Ｖ31がベース−エミッタ接合の順方向電圧ＶF を上回った時点）でＴＲ２６をオンさせることができ、ｐＭＯＳ２６のゲート電位（ＶG ）をほぼグランド電位に引き下げることができる。すなわち、ｐＭＯＳ２６のゲートソース間電圧をほぼ「ＶCC−グランド電位」に拡大して、ｐＭＯＳ２４のチャネル抵抗を最小にでき、ＩL の電流制限作用を停止できる。
【００１６】
以上のとおり、本実施例では、ＰONをハイレベルにすると、ｐＭＯＳ２４がまず浅いバイアスでオン（高いチャネル抵抗）し、その後、深いバイアスでオン（低いチャネル抵抗）するという２段構えの作用が得られるから、高いチャネル抵抗で従来と同様の過渡電流の抑制効果が得られるうえ、ＰONをローレベルにすると、直ちにｎＭＯＳ２５がオフし、ｐＭＯＳ２４のゲート電極とソース電極の電位差を０にして速やかにｐＭＯＳ２４をオフさせることができるから、副スイッチのオフ操作とＶL の実遮断との間にタイムラグがなく、ＶL のオフ時の操作感を改善できるという特有の作用効果が得られる。
【００１７】
なお、本実施例では、ｐＭＯＳ２４とｎＭＯＳ２５で第１トランジスタとスイッチ手段を実現すると共に、ｎｐｎ型バイポーラトランジスタ２６で第２トランジスタを実現しているが、これに限らない。スイッチ手段は、ＰONの論理に応答してオンオフするものであればよい（極端な例を示せばリレースイッチでも構わない）し、また、第１トランジスタや第２トランジスタも電流チャネルを有するとともに、電流チャネルの抵抗値を制御電極（たとえばＭＯＳトランジスタならゲート電極、バイポーラトランジスタならベース電極）の印加電位によって加減できるものであればよく、応答性や製造容易性等を考慮して適宜に選択すればよい。
【００１８】
【発明の効果】
本発明によれば、第１トランジスタの電流チャネルの抵抗値を一時的に高めて負荷回路への過渡電流を回避できるうえ、スイッチ手段をオフにすれば、第１抵抗分圧部を流れる電流を直ちに遮断して第１トランジスタを速やかにオフでき、電源オフ時のタイムラグをなくして操作感を改善することができるという従来例にない格別有利な効果が得られる。
【図面の簡単な説明】
【図１】一実施例の構成図である。
【図２】一実施例の波形図である。
【図３】従来例の構成図である。
【図４】従来例の波形図である。
【符号の説明】
ＰON：電源オン信号（所定の制御信号）
２：主電源部
５：負荷回路
２４：ｐＭＯＳ（第１トランジスタ）
２５：ｎＭＯＳ（スイッチ手段）
２６：ＴＲ（第２トランジスタ）
３２：第１抵抗分圧部
３３：第２抵抗分圧部
【図１】
0003761644.tif 000002
【図２】
0003761644.tif 000003
【図３】
0003761644.tif 000004
【図４】
0003761644.tif 000005