(57)【特許請求の範囲】
【請求項１】
隣接して配置される一対のポートが入力用ポートとして使用されている第１のポートと、プログラムを介して入力用ポートと出力用ポートとに任意に切替設定が可能な入出力兼用ポートである第２のポートにより構成されており、前記第１のポートと第２のポートとが電気的に独立しているマイクロコンピュータ装置であって、
前記マイクロコンピュータ装置のシステムプログラムには、前記一対の隣接ポート間の短絡故障を診断するための診断処理が含まれており、かつ前記診断処理は、前記第２のポートを入力用ポートから出力用ポートに切り替えるポート機能切替処理と、前記出力用ポートに切り替えられた前記第２のポートから所定のテスト信号を送出するテスト信号送出処理と、前記テスト信号が送出されている状態における前記第１のポートの信号を読み込み、それが前記テスト信号につられて変化するか否かを判定する信号状態判定処理と、を含み、 前記第２のポートを出力用ポートに切り替えたポートからテスト信号が出力されるとともに、該テスト信号の周期が該テスト信号の識別ができる程度に前記第１のポートに入力される信号源の周期よりも短く設定されていることを特徴とするマイクロコンピュータ装置。
【請求項２】
前記マイクロコンピュータ装置は、各ポートに相当する端子ピンが互いに近接配置されたワンチップ・マイクロコンピュータであることを特徴とする請求項１に記載のマイクロコンピュータ装置。
【請求項３】
前記診断処理にて一対の隣接ポート間が短絡していると診断されるのに応答して、所定の異常時処理を実行することを特徴とする請求項１に記載のマイクロコンピュータ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、近接配置された多数の端子ピンを有するワンチップ・マイクロコンピュータ等として好適なマイクロコンピュータ装置にかかり、特に隣接ポート間の短絡故障を診断する機能を備えたマイクロコンピュータ装置に関する。
【０００２】
【従来の技術】
近年、小型・軽量化並びに高密度実装の要請から、いわゆるワンチップ・マイクロコンピュータの端子ピンの間隔は著しく狭いものとなっており、０．５ｍｍ以下のものも出現するに至っている。ここで、ワンチップ・マイクロコンピュータとは、ＣＰＵだけでなく、ＲＯＭやＲＡＭ等のメモリ、入出力ポート、通信ポート、タイマ、ＬＣＤドライバ、ＭＭＵ、ＤＭＡＣ、Ａ／Ｄコンバータ等の周辺機器までをも１チップ上に搭載したタイプのマイクロコンピュータのことである。
【０００３】
従来、この種のワンチップ・マイクロコンピュータにおけるピン間短絡故障の診断は、製造時の検査の際における作業者による目視若しくは光学装置等を用いた外観検査や、所定の検査装置による電気的な導通テストにより行うのが通例であった。すなわち、この種のワンチップ・マイクロコンピュータは半田付け作業時において端子ピン間が短絡される恐れもあるため、これを作業者の目視若しくはビデオカメラから得られた映像に基づく画像処理等によって診断しようとするものである。
【０００４】
【発明が解決しようとする課題】
しかしながら、この種のワンチップ・マイクロコンピュータにあっては、製造時の検査工程においては正常とされるものであっても、一旦出荷後に端子ピン間に異物が介在されたこと等によって、ピン間短絡故障が発生する場合もあり、そのため製造段階のみならず出荷された後にあってもこの種のピン間短絡故障を的確に診断できることが要望されていた。
【０００５】
この発明は、上述した技術的背景のもとになされたものであり、その目的とするところは、この種のワンチップ・マイクロコンピュータにおける隣接端子ピン間の短絡故障を、製造段階のみならず出荷された後にあっても的確に診断可能とすることにある。
【０００６】
【課題を解決するための手段】
この出願の請求項１に記載の発明は、隣接して配置される一対のポートが入力用ポートとして使用されている第１のポートと、プログラムを介して入力用ポートと出力用ポートとに任意に切替設定が可能な入出力兼用ポートである第２のポートにより構成されており、前記第１のポートと第２のポートとが電気的に独立しているマイクロコンピュータ装置であって、前記マイクロコンピュータ装置のシステムプログラムには、前記一対の隣接ポート間の短絡故障を診断するための診断処理が含まれており、かつ前記診断処理は、前記第２のポートを入力用ポートから出力用ポートに切り替えるポート機能切替処理と、前記出力用ポートに切り替えられた前記第２のポートから所定のテスト信号を送出するテスト信号送出処理と、前記テスト信号が送出されている状態における前記第１のポートの信号を読み込み、それが前記テスト信号につられて変化するか否かを判定する信号状態判定処理と、を含み、 前記第２のポートを出力用ポートに切り替えたポートからテスト信号が出力されるとともに、該テスト信号の周期が該テスト信号の識別ができる程度に前記第１のポートに入力される信号源の周期よりも短く設定されていることを特徴とするマイクロコンピュータ装置にある。
【００１３】
尚、このような一対の隣接ポート間の短絡故障は、一般に、それらポートに繋がる端子ピン間に異物が介在されたり、半田ブリッジが生じたり、あるいは端子ピンが物理的応力若しくは熱応力等を受けて変形し、両者間が接触した場合等に生ずることが多いであろう。
【００１４】
そして、この請求項１に記載の発明によれば、一対の端子ピン間に異物等が混入して両者間が短絡したり、あるいは物理的若しくは熱的応力を受けてそれらが変形して接触したりすると、一方のポートからテスト信号が送出されている状態における他方のポートの信号が、テスト信号につられて変化することとなるため、このようなピン間短絡を原因とするポート間短絡故障を、製造段階のみならず出荷後においても適切に診断することが可能となる。しかも、もともと入力用ポートとして使用されているポートを、出力用ポートに切り替え、その後出力用ポートからテスト信号を送出するという構成を採用しているため、本来出力用ポートとして使用されているポートからテスト信号を出力するような場合とは異なり、テスト信号送出先の機器に悪影響を与えることが少ない。また、正常時の入力信号が存在する状態においても、この種の短絡故障診断が可能となり、マイクロコンピュータを用いて特定の制御を実行中にいずれかの端子間において短絡故障が生じた場合、直ちに適切な対応をとることが可能となる。
【００１８】
この出願の請求項２に記載の発明は、前記マイクロコンピュータ装置は、各ポートに相当する端子ピンが互いに近接配置されたワンチップ・マイクロコンピュータであることを特徴とする請求項１に記載のマイクロコンピュータ装置にある。
【００１９】
そして、この請求項２に記載の発明によれば、この種のワンチップ・マイクロコンピュータの信頼性を著しく向上させることができる。
【００２０】
この出願の請求項３に記載の発明は、前記診断処理にて一対の隣接ポート間が短絡していると診断されるのに応答して、所定の異常時処理を実行することを特徴とする請求項１に記載のマイクロコンピュータ装置にある。
【００２１】
そして、この請求項３に記載の発明によれば、隣接ポート間が短絡していると診断された場合、直ちに異常時処理を実行して適切な対応をとることができる。尚、ここで『異常時処理』としては、その旨を外部へと表示若しくは報知したり、あるいは制御の実行を停止させたり、さらには別のマイクロコンピュータへ制御権を移管する等の処理が含まれるであろう。
【００２２】
【発明の実施の形態】
以下、この発明の好ましい実施の形態につき、添付図面を参照して詳細に説明する。
【００２３】
本発明が適用された車両用電子制御装置（以下、ＥＣＵという）の回路構成を図１に示す。同図に示されるように、ＥＣＵの回路基板１上には、本発明が適用されたワンチップ・マイクロコンピュータ２が搭載されている。周知の如く、この種のワンチップ・マイクロコンピュータ２は、ＱＦＰパッケージ等の多ピンパッケージに収容されており、その外周には多数の入出力ポートが設けられている。図１では、それらの入出力ポートの中で、相隣接して配置された２個のポートＰ１，Ｐ２だけを取り出して示している。これらのポートＰ１，Ｐ２は、後に詳細に説明するように、いずれも入出力兼用ポートにより構成されている。
【００２４】
スイッチＳＷ１，ＳＷ２は任意の信号源を象徴的に示したものであり、これらのスイッチＳＷ１から生成される入力信号は、ＥＣＵの回路基板１に設けられた外部入力端子Ｔ１，Ｔ２へと供給される。これらの外部入力端子Ｔ１，Ｔ２に供給された入力信号は、さらにインタフェース回路ＩＦ１，ＩＦ２を経由した後、先に説明したワンチップ・マイクロコンピュータ２のポートＰ１，Ｐ２のそれぞれへと供給される。すなわち、これら２つのポートＰ１，Ｐ２は、入力用ポートとして使用されているのである。
【００２５】
尚、インタフェース回路ＩＦ１，ＩＦ２は同一の構成のものであり、プルアップ抵抗Ｒ２と、抵抗Ｒ１並びにコンデンサＣで構成されたローパスフィルタと、ダイオードＤ１，Ｄ２で構成された過電圧保護回路とから構成されている。
【００２６】
次に、入出力兼用ポートを実現するための具体的な回路構成を図２に示す。同図に示されるように、この入出力兼用ポート回路の全体は、互いに逆並列の関係にある入力回路と出力回路とから構成されている。すなわち、入力回路は、ポートＰｎから入力された信号をストローブ信号ＲＤに応答して内部バス３に読み込ませるための入力ゲート４と、内部バス３上に送出された信号をストローブ信号ＷＲｏｕｔに応答してラッチし、これをポートＰｎへと出力する出力ラッチ５とから構成されている。そして、これらの入出力回路は、ポートモードレジスタ６，モード切替ゲート７，トライステートバッファ８を用いた切替え手段によって択一的に作動するように構成されている。
【００２７】
すなわち、ポートモードレジスタ６には、ストローブ信号ＷＲｐｍに応答してポートモードフラグが書き込まれ、このポートモードフラグの内容が“１”の場合にはポートモード切替ゲート７が開かれ、かつトライステートバッファ８が非能動化されることにより、入力用ポートとしての機能が実現されるのに対し、ポートモードフラグの内容が“０”の場合には、モード切替ゲート７が閉じられ、かつトライステートバッファ８が能動化されることにより、出力用ポートとしての機能が実現されるのである。
【００２８】
尚、ポートモードレジスタ６にポートモードフラグを書き込む制御は、プログラム上において所定の命令を用いることにより行うことができる。
【００２９】
次に、図１に示される回路構成並びに図２に示される入出力兼用ポートの回路構成を前提として、本発明にかかる診断処理の詳細を図３並びに図４のフローチャート、及び、図５のタイムチャートを参照しながら説明する。
【００３０】
まず、本発明にかかる診断処理の概要を図３のゼネラルフローチャートに示す。
【００３１】
この診断処理は、電源投入直後のイニシャライズ処理において、若しくは、制御プログラム実行中任意の時点において実行が可能になされている。そして、処理の全体は、相隣接するポートＰ１とＰ２の中で、一方のポートＰ２のモードを出力モードに切り替える処理（ステップ３０１）と、その状態においてポートＰ２の出力論理を周期的に変更して、所定のテスト信号を送出する処理（ステップ３０２）と、その状態において他方のポートであるＰ１の信号を読み込み、その入力論理を吟味する処理（ステップ３０３）と、その結果ポートＰ１の入力論理がポートＰ１の出力論理につられて変化したかを判定する処理（ステップ３０４）とから構成されている。
【００３２】
尚、図のフローチャートでは、これらの処理を単に直列に並べて時系列的に実行するように表現されているが、実際のところ、これらの処理はポートＰ１の入力論理がポートＰ２の出力論理につられて変化したことが判定されるまで繰り返し実行される。
【００３３】
そこで、実際の処理に近い形で、これを図４のフローチャートにより詳細に説明する。同図において、処理が開始されると、カウンタＣの値を零リセットした後（ステップ４０１）、ポートＰ２から所定時間毎に“Ｈ”と“Ｌ”とを交互に出力し（ステップ４０２，４０４）、その都度ポートＰ１のレベルを判定する処理（ステップ４０３，４０５）を、カウンタＣの値をプラス１ずつ歩進させながら（ステップ４０６）、カウンタＣの値が『５』に達するまで（ステップ４０７ＮＯ）繰り返す。
【００３４】
すると、図５に示されるように、ポートＰ２からは微小時間間隔で、“Ｈ”と“Ｌ”とに交互に切り替わるパルス列が出力される。このパルス列の出力周期は、スイッチＳＷ１で象徴される信号源から正常時に得られる信号の周期よりも十分に短く設定されている。つまり、仮に正常時にスイッチＳＷ１から何らかの信号が得られたとしても、このような信号とテスト信号である微小幅パルス列とは十分識別が可能になされている。
【００３５】
そして、このようにポートＰ２から微小幅パルス列を出力された状態において、
ポートＰ１の状態を判定すると、正常時の場合には、ポートＰ１の信号は変化しないか、或いは、正常時の信号が得られるだけであるのに対し、図１に破線９にて示されるように、ポートＰ１とＰ２との間が短絡故障を生じていた場合、ポートＰ１の入力論理はポートＰ２の出力論理につられて変化することとなるため、このようなつられて変化する状態が５回以上継続した場合（ステップ４０７ＹＥＳ）、短絡故障が生じているものと診断して、図３のゼネラルフローチャートに戻り、ピン間故障と判断し（ステップ３０８）、異常時の処理へと移行するのである（ステップ３０９）。
【００３６】
ここで、異常時の処理としては、何らかの警報出力若しくは表示出力を外部へ送出したり、制御を中断したり、あるいは他のマイコンに制御権を移管する等の適切な処理が行われる。
【００３７】
これに対して、ポートＰ１の入力論理が、ポートＰ２の出力論理につられて変化しなかった場合には（ステップ４０３ＬＯＷ，４０５ＨＩＧＨ）、正常である旨の診断が行われ（ステップ４０９）、図３のゼネラルフローチャートに戻って、正常との判断を行った後（ステップ３０５）、ポートＰ２のモードを再び入力モードに戻し（ステップ３０６）、本来の通常の制御処理へと移行するのである（ステップ３０７）。
【００３８】
このように、以上説明した本発明の診断処理によれば、一対のポートＰ１，Ｐ２のうちで入出力兼用ポートとして構成されている一方のポートＰ２の機能を入力用ポートから出力用ポートに切り替えた後、出力用ポートに切替えられた一方のポートＰ２から所定のテスト信号を送出し、その状態における他方のポートＰ１の信号を読み込み、それが前記テスト信号につられて変化するか否かを判定する処理を含むものであるから、図１において破線９で示されるように、ポートＰ１とポートＰ２の間に短絡故障（一般には、ピン間短絡故障に起因することが多い）が生じていた場合、前述した判定結果に基づいてその旨を的確に診断することができるのである。
【００３９】
しかも、この実施の形態においては、テスト信号として、スイッチ１で象徴される信号源から平常時に得られる信号の周期よりも十分に短いパルス列を用いているため、仮に診断中に正常な信号がポートＰ１から読み込まれたとしても、これをつられて変化した信号と的確に識別することができ、そのためこの診断処理は、電源投入直後のイニシャライズ処理においてのみならず、制御プログラムの実行中任意の時点においても実行することができ、この種のワンチップ・マイクロコンピュータにおけるピン間短絡故障の信頼性を著しく向上させることができるのである。
【００４０】
尚、図１に示される回路構成においては、インタフェース回路ＩＦ１，ＩＦ２にバッファ回路Ａは含まれていなかったが、図６（ａ）に示されるバッファ回路Ａを有するインタフェース回路ＩＦを採用する場合には、同図（ｂ）に示されるようにバッファ回路Ａの出力側に抵抗Ｒ３を追加すればよい。
【００４１】
【発明の効果】
以上詳細に説明したように、本発明のマイクロコンピュータ装置によれば、工場における製造段階のみならず、出荷された後の任意の時点においても、相隣接する端子ピン間の短絡故障を的確に診断することが可能となり、この種のワンチップ・マイクロコンピュータの信頼性を格段に向上させることができる。
【図面の簡単な説明】
【図１】本発明が適用された車両用ＥＣＵの内部回路の部分構成を示す回路図である。
【図２】入出力兼用ポートを実現するための具体的な回路構成を示す回路図である。
【図３】本発明にかかる診断処理の内容を概略的に示すゼネラルフローチャートである。
【図４】本発明にかかる診断処理の要部を詳細に示すフローチャートである。
【図５】本発明にかかる診断処理におけるポートＰ１，Ｐ２の信号状態を示す波形図である。
【図６】インタフェース回路の他の一例を示す回路図である。
【符号の説明】
１  ＥＣＵの回路基板
２  ワンチップ・マイクロコンピュータ
３  内部バス
４  入力ゲート
５  出力ラッチ
６  ポートモードレジスタ
７  モード切替ゲート
８  トライステートバッファ
９  ポート間短絡
ＩＦ１，ＩＦ２，ＩＦ  インタフェース回路
ＳＷ１，ＳＷ２  信号源を象徴するスイッチ
Ｔ１，Ｔ２  外部入力端子
Ｒ１，Ｒ２  抵抗
Ｃ  コンデンサ
Ｄ１，Ｄ２  ダイオード
Ｐ１，Ｐ２  相隣接する一対のポート
【図１】
0003753797.tif 000002
【図２】
0003753797.tif 000003
【図３】
0003753797.tif 000004
【図４】
0003753797.tif 000005
【図５】
0003753797.tif 000006
【図６】
0003753797.tif 000007