(57)【特許請求の範囲】
【請求項１】
金属ベース基板の片面に複数のベアーチップ部品を搭載して成るマルチチップモジュールのベース基板の作製方法において、平板状のベース基板の所定の部分を所定の深さまでエッチングにより凹ませる第１の工程と、さらに、金型を用いたプレス加工により上記第１の工程で形成された凹部の所定の部分を所定の深さまで凹ませる第２の工程とを有し、ベース基板に多段の凹凸部を実現することを特徴とするマルチチップモジュール用ベース基板の作製方法。
【請求項２】
請求項１記載のマルチチップモジュール用ベース基板の作製方法において、少なくとも前記第２の工程前に、前記型の位置合わせのための２箇所以上の貫通孔から成るパイロットマーカを形成する工程を有することを特徴とするマルチチップモジュール用ベース基板の作製方法。
【請求項３】
請求項１記載のマルチチップモジュール用ベース基板の作製方法において、前記第１の工程により、複数のモジュール間を井桁で隔てた凸状の囲い壁を形成することを特徴とするマルチチップモジュール用ベース基板の作製方法。
【請求項４】
請求項１記載のマルチチップモジュール用ベース基板の作製方法において、前記第２の工程により形成される凹部が前記ベアーチップ部品の搭載位置であり、上記凹部の側面が１５乃至６０度のテーパ角を有することを特徴とするマルチチップモジュール用ベース基板の作製方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板上にベアー半導体チップおよび導電ポストを実装して成るマルチチップモジュールに関し、特に、ベース基板内にベアー半導体チップ等を埋設するためのＭＣＭ用ベース基板の作製方法に関する。
【０００２】
【従来の技術】
電子装置の小型化と高性能化の一手段として、ベアー半導体チップと受動素子を複数個相互に接続して一つのモジュールにする、いわゆるマルチチップモジュール（ＭＣＭ）がある。
【０００３】
従来のベアー半導体チップの実装方法の一例は、特開平３‐１５５１４４に示すように、ベアー半導体ＩＣチップの厚さより所定分厚い絶縁フィルムに予め半導体ベアーＩＣチップの外形寸法より所定分大きい穴を形成し、支持板に絶縁フィルムを接着剤を介して貼り合わせ、前記ベアー半導体ＩＣチップを接着剤を介して前記貼り合わせ絶縁フィルムの穴部に接着し、ベアー半導体チップと絶縁フィルムの空隙およびベアー半導体ＩＣチップの表面を絶縁フィルムと同種の液状樹脂で絶縁フィルム層と高さが均一になるように塗布した後、熱硬化し、ベアー半導体ＩＣチップパッド上の樹脂をフォトリソ法で除去した後、全面に導体膜を形成し、フォトリソ法で所定の導体配線形成を行っている。
【０００４】
また、従来の半導体装置（特にマルチチップモジュール）とその製造方法の一例は、特開平５‐４７８５６に示すように、パッケージに配設された少なくとも１個のステージにチップをマウントし、前記パッケージとチップに絶縁膜を塗着し、前記パッケージ上の接続パッドと前記チップ上のパッドに導通するバイアホールを前記絶縁膜に設け、前記バイアホール間を配線パターンによって接続するように構成している。
【０００５】
【発明が解決しようとする課題】
特開平３‐１５５１４４および特開平５‐４７８５６の実施例では、支持板或いはパッケージが絶縁基板で成っており、一般に絶縁基板の材料は導電材料および半導体材料に比べ熱伝導率が１桁以上低いため、消費電力の大きい電力増幅器等の実装には不適である。
【０００６】
さらに、特開平５‐４７８５６の実施例では、チップ裏面のマウント用導体層（例えばＡｕ‐Ｓｉ共晶または導電性接着剤）と絶縁フィルム上の導体配線との間に電気的接合が無く、高周波領域での回路動作に安定性を欠く。
【０００７】
さらに、特開平３‐１５５１４４に示す従来のベアー半導体チップの実装方法の一例では、ベアー半導体ＩＣチップと絶縁フィルム間の空隙およびベアー半導体ＩＣチップの表面を絶縁フィルムと同種の液状樹脂で絶縁フィルム層と高さが均一になるように塗布した後、熱硬化する工程において、熱硬化時の液状樹脂の収縮によりベアー半導体ＩＣチップと絶縁フィルム間の空隙部に窪みが生じ易い。前記空隙部に窪みが生じると、前記空隙部の導体配線にショートまたは断線等の不良を生じる。
【０００８】
さらに、特開平５‐４７８５６に示す半導体装置とその製造方法の一例においても、液状樹脂の熱硬化工程において、熱硬化時の液状樹脂の収縮によりパッケージとチップ間の空隙部の絶縁膜に窪みが生じ易く、前記空隙部の配線パターンにショートまたは断線等の不良が生じ易く信頼性において多くの課題があった。
【０００９】
これを解決する一手段としては、チップ埋め込み型マツチチップモジュールがある。この方法は、予め金属べース基板に複数の凹凸を設け、次いで、前記ベアー半導体チップを埋め込むように樹脂状の絶縁膜で覆い、前記絶縁膜と前記ベアー半導体チップ上のバンプ電極とが所定の同じ高さになるように研削等で平坦化加工し、その上に薄膜受動部品と共に金属層と絶縁膜とによって多層配線を設けるものである。しかし，この方法の課題は、ベース基板に所望の凹凸が容易に作製できない点である。
【００１０】
たとえば、エッチング加工では、複数の凹凸部分を作製するには工程が複雑となり再現性の点に欠ける。一方、プレス加工では、高さの異なる複数の凹凸部分を一括で作製するのは加工上においての課題が多い。
【００１１】
【課題を解決するための手段】
本発明は、上述の課題点を解決するために、エッチングとプレスを併用した２段加工法によりベース基板の作製を行った。まず、第１段階のエッチング加工によって、ベース基板の一部から成る凸状の導電ポストとモジュール間を隔てた囲い壁が作製される。
【００１２】
次いで、予めベース基板に設けられた貫通孔マーカと金型マーカ間で位置合わせを行った後、第２段階の凸型金型によるプレス加工によって、ベアー半導体チップ搭載部の位置合わせ用マーカが作製される。この際、位置合わせマーカ部は凹状となり、その側面には１５〜６０度のテーパが設けられる。特に、テーパがあるとチップ搭載時にマーカ内へ滑り落ち、自己整合よる位置合わせが容易になる。
【００１３】
すなわち，本発明の２段加工法の特徴は、第１段目のエッチング加工で金属ベース基板面を大きく掘り下げて複数のベアー半導体チップを埋設する凹部と接続ポストの凸部を同時に作製する。さらに、第２段目のプレス加工ではエッチングで粗れた金属表面を平坦化し凸部金型によりテーパを持つ多段の凹部を容易に作製する。
【００１４】
ベース基板作成後、前記チップ搭載用のマーカ上に金属性のバンプを持つ半導体素子またはＩＣチップで成るベアーチップ部品を接着する。次いで、前記ベアーチップ部品を埋め込むように樹脂状の第１絶縁膜で覆い、前記絶縁膜と前記ベアーチップ上のバンプとが所定の同じ高さになるように研削あるいは研磨等で平坦化加工し、その上に薄膜受動部品と共に金属層と絶縁膜とによって多層配線パターンを形成し、薄型で小型のマルチチップモジュールが完成する。
【００１５】
【発明の実施の形態】
≪実施例１≫
以下、本発明について実施例で詳細に説明する。
【００１６】
図１は、本発明のベース基板の基本作製工程である。まず、第１段目として、図１（ａ）において、Ｃｕから成るベース基板１１上にエッチング用のレジストマスク１２をフオトリソ法によって作製する。次いで、図１（ｂ）において、塩化第二鉄から成る化学エッチング液によって金属ベース基板１１を深さ１８０μｍエッチング加工して凸状の接続ポスト１３を作製する。次いで、図１（ｃ）において、第２段目のプレス加工にはいる。金型１４，１４’の間に、接続ポスト１３が作製された金属ベース基板１１を挿入し、その後、加重１６を徐々に加えてプレスを開始する（丸印内はテーパを備えた金型凸部分１５を示す）。次いで、図１（ｄ）において、最後の加重を加えてプレスを完了する。
【００１７】
次いで、図１（ｅ）において、金型から取りだしたベース基板１１には、ベアー半導体チップを搭載，接着する位置に深さ２０μｍ，テーパ角４５度の凹状マーカ１７が形成されて、２段加工によるベース基板の作製が完了する。
【００１８】
以上のように、２段加工の特徴は、第１段目のエッチング加工でベース基板面を大きく掘り下げてベアー半導体チップを埋設する凹凸部を設け、第２段目のプレス加工ではテーパを備えた凸状金型でエッチングで粗れた金属表面を平坦化し低加重によって凹状マーカを設けことにある。
【００１９】
≪実施例２≫
図２は、本発明による単モジュール用ベース基板の作製工程である。
【００２０】
金属ベース基板としては、Ｃｕを用いた。基板上に形成するモジュールサイズは１０ｍｍ角である。まず、第１段目として、図２（ａ）において、ベース基板２１上に幅２００μｍの接続ポストと幅６００μｍのモジュール間を隔てた井桁状の囲い壁を形成するエッチング用のレジストマスク２２をフォトリソ法によって作製する。次いで、図２（ｂ）において、塩化第二鉄系の化学エッチング液によって金属ベース基板２１を深さ約１８０μｍエッチングして接続ポスト２３とモジュール間を隔てる囲い壁２４を作製する。
【００２１】
次いで、図２（ｃ）において、第２段目のプレス加工にはいる。予めベース基板２１に形成してあるパイロットマーカと金型２５のマーカで位置合わせを行った後、金型２５，２５’との間の金属ベース基板２１に対して加重２６を徐々に加えてプレスを開始する（丸印内はテーパを備えた金型凸部分２７を示す）。この際、接続ポスト２３，囲い壁２４に対して金型は大きめに作製しておき、プレス時に前記接続ポスト２３等の形状が変形しないように設計しておく必要がある。図２（ｄ）において、２８はプレス加工後のベース基板２１のエッチング面上に形成されたベアー半導体チップ搭載用の凹状マーカである。この２段加工の工程を経て、接続ポスト２３，モジュール間を隔てた井桁状の囲い壁２４がエッチング加工によって、また、ベアー半導体チップ搭載用の凹状マーカ２８がプレス加工によって、それぞれべース基板内に形成される。
【００２２】
≪実施例３≫
図３は、本発明によるベース基板に設けたパイロットマーカとモジュール間を井桁状に隔てた囲い壁のレイアウト図である。
【００２３】
図３（ａ）は、ベース基板として直径７５ｍｍφ，厚み７００μｍ，モジュールサイズ１０ｍｍ角のＣｕを用いた際の平面図である。パイロットマーカ３１として基板周辺の４箇所に直径３ｍｍΦの貫通孔が設けられており、プレス前に金型マーカとの位置合わせを行う。また、各モジュール間には井桁状の囲い壁３２が設けられており、これはベアーチップ搭載後の絶縁膜埋め戻し工程における反り防止および単位モジュールとして切り出したときのシールド用側壁として用いている。
また、図３（ｂ）は、断面図を示ししている。プレス加工により形成されたチップ搭載部のマーカ３４には、その側面に４５度のテーパが設けられている。
【００２４】
≪実施例４≫
図４は、本発明を用いたマルチチップモジュールの作製工程である。
【００２５】
まず、図４（ａ）において、予めエッチングとプレスの２段加工により作製された接続ポスト４２，モジュール間を隔てた囲い壁４３，電極４４およびチップ搭載用マーカ４５が設けられたベース基板４１上に、電極上に金属性（例えばＡｕまたはＡｌ等）のバンプ４６を乗せた複数の半導体素子またはＩＣチップで成るベアーチップ部品４７をＡｕ−Ｓｎ共晶半田により接着し、搭載した。次いで、図２（ｂ）において、ベース基板４１上の凹凸やベアーチップ部品４７の第１の絶縁膜であるエポキシ樹脂４８を用いた埋め込みを行った。次いで、図２（ｃ）において、熱硬化後のエポキシ樹脂４８を研削または研磨によって表面を平坦化し、接続ポスト４２，囲い壁４３およびベアーチップ部品４７上の金属バンプ４６を露出させた。次いで、図２（ｄ）において、平坦化した絶縁膜４８上に、薄膜受動部品と多層配線を形成するための第２の絶縁膜４９，第３の絶縁膜５０，金属層にて形成した第１配線パターン５１，第１配線パターン上に形成したコンデンサ５２，その上に金属層にて形成した第２配線パターン５３および第２，第３の絶縁膜を貫通する導電性のスルーホール５４を、順次積層して形成した。この後、マルチチップモジュールの裏面より研削またはエッチングにより電極４４の両端に絶縁膜４８が露出するまで削った。
さらに、モジュールを隔てた囲い壁４３の真ん中で切断し、単位マルチチップモジュールとした。
【００２６】
導電ポスト４４は、溝に充填された埋込樹脂４８によって保持され、ベース基盤から分離独立している。従って、基盤裏面から直接電極が取り出せるため、マルチチップモジュールをマザーボードへ直接半田付けすることができ、リードで電気的に接続した場合に比べ、実装面積が縮小される。
【００２７】
≪実施例５≫
図５に、本発明の他の実施例によるベース基板の作成方法を示す。本実施例では、導電ポスト及び囲い壁がエッチングで形成された基盤をプレス加工する際に、上金型の凸部に対応して下金型に凹部が設けられた一組の金型を用いる。
【００２８】
図５ａに示すように、導電ポスト６１及び囲い壁６５がエッチングで形成された基板６０と上金型７０ａ及び下金型７０ｂとの位置合わせを行い、塑性変形の一つであるプレス加工により導電ポスト６１周辺の樹脂埋込溝６２及びチップ搭載用の凹状マーカー６３を形成する。
【００２９】
本実施例の場合、上金型７０ａの凸部に対応して下金型７０ｂに凹部が形成されているため、上金型７０ａの凸部で押しだされた基盤は、下金型７０ｂの凹部に逃げることができる。従って、平坦な下金型を用いた場合に比べ、プレス加工後の基盤に反りなどの変形が生じにくい。
【００３０】
なお、プレス加工後の基盤には、図５ｂに示すように基盤裏面に凸部が形成されるが、導電ポストを露出させるために行う基盤裏面の研削工程で除去される。
【００３１】
【発明の効果】
本発明のエッチングとプレスを併用した２段加工によれば、ベース基板の所定部分に所定の深さの凹凸部が再現性よく作製できることが可能となる。また、エッチンングとプレス一括形成技術により、プロセスの簡素化とプロセス時間の短縮化が可能となる。
【００３２】
また，エッチング時に作られた囲い壁が絶縁膜埋め戻しの際のベース基板の反りを抑制し、プロセスの安定化を実現できる。
【００３３】
また、プレス加工によりエッチングで粗れた金属表面を平坦化し、ベアーチップ搭載時の接着条件のマージン拡大が実現できる。即ち、チップと基盤の界面での気泡無発生と良好な接着性が実現する。また、接着性が向上するため、チップの放熱性もよくなる。
【００３４】
さらに、電極をモジュール裏面から取り出すリードレス構造が実現可能となる。
【図面の簡単な説明】
【図１】本発明のベース基板の基本となる作製工程図である。
【図２】本発明のベース基板の作製工程図である。
【図３】本発明の基板におけるパイロットマーカおよび囲い壁のレイアウト図である。
【図４】本発明を用いたマルチチップモジュールの作製工程図である。
【図５】本発明のベース基板の作製工程図である。
【符号の説明】
１１，２１，４１，６０…ベース基板、１２，２２…レジストマスク、１３，２３，３３，３４，４２，６１…導電ポスト、１４，１４’,２５，２５’…金型、１５，２
７…凸状部、１７，２８，３４，４５，６３…チップ搭載位置マーカ、２４，３２，４３，６５…囲い壁、４６…バンプ、４７…ベアー半導体チップ、４８…第１絶縁膜、４９…第２絶縁膜、５０…第３絶縁膜、４４…電極、５１…第１配線パターン、５３…第２配線パターン、５２…コンデンサ，５４…スルーホール、６２…埋込溝、７０ａ…上金型、７０ｂ…下金型。
【図１】
0003815033.tif 000002
【図２】
0003815033.tif 000003
【図３】
0003815033.tif 000004
【図４】
0003815033.tif 000005
【図５】
0003815033.tif 000006