(57)【特許請求の範囲】
【請求項１】
シリコン基板と、前記シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたシリコン膜と金属膜からなるゲート電極を含む半導体装置の製造方法であって、
前記ゲート電極は、ゲートキャップ層を含み、
前記ゲートキャップ層は、Ｓｉ−Ｈ結合を実質的に含まないガスと、Ｎ−Ｈ結合を含むガスとの混合ガスを用いて、５００℃以上８００℃以下（８００℃を除く）の温度で成膜することを特徴とする半導体装置の製造方法。
【請求項２】
前記ゲートキャップ層が、シリコン窒化膜であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記混合ガスが、テトラクロロシランガスと、Ｎ−Ｈ結合を含むガスとの混合ガスであることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記Ｎ−Ｈ結合を含むガスが、アンモニア、低級アミン、ヒドラジンおよびこれらの誘導体からなる群から選ばれる少なくとも一種のガスであることを特徴とする請求項１に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置およびその製造方法に関し、特に、素子のゲート絶縁膜が薄膜化した半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来、ＬＳＩ（Large Scale Integrated circuit）においては、チップの集積度を上げるために、構成する素子であるＭＯＳＦＥＴ（Metal Oxide Semiconductor  Field Effect Transistor）の微細化や、動作電圧の低電圧化が進められている。一方、素子が高集積化されることにより、素子の速度を向上させるための目的で、ワードラインに使用されるタングステンシリサイド膜を、さらに低い比抵抗のタングステン膜で代替するポリメタルゲートが研究されている。
【０００３】
図９は、ＳＴＩ（Shallow Trench Isolation）プロセスにより、ｐチャネルＭＯＳ（Metal Oxide Semiconductor）トランジスタ単体を、従来のＬＰ−ＳｉＮ（Low Pressure Chemical Vapor Deposition Silicon Nitride）膜を用いたポリメタルゲート形成方法で作成する工程を、順次に示す断面図である。図９（ａ）〜図９（ｄ）を参照すると、先ず、素子絶縁分離用の浅い溝（ＳＴＩ）形成後、ＳＴＩの間に挟まれたイオン注入領域へのリン（Ｐ）及び砒素（Ａｓ）イオン注入により、ｎウェル（n well）の形成を行う。ＲＴＰ（Rapid Thermal Processor）により、酸化膜または酸窒化膜のゲート絶縁膜１１を形成する。
【０００４】
次に、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）炉により、ＳｉＨ4雰囲気下で、アモルファスシリコン（Amorphous Si）膜１２を成長させ、次に、ホウ素（Ｂ）イオン注入によるゲートドーピングを行う。その後、窒化チタン（ＴｉＮ）膜１４、タングステン（Ｗ）膜１５を順次堆積する。そして、タングステン膜１５上に、ゲートキャップ層のＬＰ−ＳｉＮ膜１６を、ＳｉＨ2Ｃｌ2（ジクロロシラン、以下「ＤＣＳ」と略称することがある）＋ＮＨ3雰囲気で形成する。
【０００５】
この上に、ゲートパターンを形成するためのフォトレジストパターン１７を形成し、フォトレジストパターン１７をマスクとして、ポリメタルゲート１８を形成する。その後、ＬＰ−ＳｉＮ膜１９でサイドウォール２０を形成し、サイドウォール２０によるＬＤＤ（Lightly Doped Drain）、ソース（ｐ+）Ｓ及びドレイン（ｐ+ ）Ｄ等を形成する。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記形成方法で形成されたポリメタルゲートには、アモルファスシリコンとゲート絶縁膜の界面近傍迄の間に多量の水素（Ｈ）が含まれている（図１０参照）。ここで、横軸は、ゲートキャップＬＰ−ＳｉＮ膜１９の表面からの深さ：Depth（ｎｍ）を示し、縦軸は、水素濃度：Concentration（ａｔｏｍｓ／ｃｍ3）を示す。これは、ポリメタルゲートキャップ層のＬＰ−ＳｉＮ膜１６は、Ｓｉ−Ｈ結合を含むＳｉＨ2Ｃｌ2ガス及びＮ−Ｈ結合を含むＮＨ3ガスを用いて形成される為、窒化膜中に未反応のＳｉ−Ｈ結合及びＮ−Ｈ結合が残り、多量の水素（Ｈ）が取り込まれることによる。これらの未反応のＳｉ−Ｈ結合、Ｎ−Ｈ結合は、ＬＰ−ＳｉＮ堆積後のさまざまな熱処理により分離して−Ｈ基を生成する。そして、この−Ｈ基が、ゲート絶縁膜に拡散していき電子トラップとして作用し、ＭＯＳＦＥＴの閾値電圧（Ｖｔｈ）のシフトや、オン電流（Ｉｏｎ）の劣化を引き起こす問題がある。
【０００７】
本発明は、前記従来の問題点に鑑みてなされたものであり、ゲート絶縁膜中への水素（Ｈ）拡散を防止し、トランジスタの閾値電圧の変動やオン電流の劣化を防止する半導体装置およびその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
前記目的を達成するため、本発明の半導体装置は、シリコン基板と、前記シリコン基板上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたポリシリコンあるいは金属膜もしくはシリコン膜と金属膜の積層構造からなるゲート電極と、前記ゲート電極上に形成されたＳｉ−Ｈ結合を実質的に含まない絶縁膜と、を具備することを特徴とする。
【０００９】
前記半導体装置においては、前記絶縁膜はシリコン窒化膜であることを特徴とする。
【００１０】
また、本発明の半導体装置の製造方法は、シリコン基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にポリシリコンあるいは金属膜もしくはシリコン膜と金属膜の積層構造からなるゲート電極を形成する工程と、を具備する半導体装置の製造方法であって、前記ゲート電極上にＳｉ−Ｈ結合を実質的に含まない絶縁膜を形成する工程を具備することを特徴とする。
【００１１】
この半導体装置の製造方法においては、前記Ｓｉ−Ｈ結合を実質的に含まない絶縁膜はシリコン窒化膜であることを特徴とする。
【００１２】
また、前記絶縁膜を形成する工程は、Ｓｉ−Ｈ結合を有しない原料ガスを堆積することによって、Ｓｉ−Ｈ結合を実質的に含まない絶縁膜を形成することを特徴とする。
【００１３】
前記半導体装置の製造方法においては、前記原料ガスが、テトラクロロシランガスと、Ｎ−Ｈ結合を含むガスとの混合ガスであることが好ましく、前記Ｎ−Ｈ結合を含むガスは、アンモニア、低級アミン、ヒドラジンおよびこれらの誘導体からなる群から選ばれる少なくとも一種のガスであることが好ましい。
【００１４】
本発明によれば、ポリメタルゲートのキャップ膜として、Ｓｉ−Ｈ結合を実質的に含まない絶縁膜（シリコン窒化膜）が形成された半導体装置が得られる。また、シリコン窒化膜形成用原料ガスとして、Ｓｉ−Ｈ結合を有しないテトラクロロシラン（ＳｉＣｌ4,以下「ＴＣＳ」と略称することがある）を使用する事により、シリコン窒化膜中のＳｉ−Ｈ結合がなくなるので、膜堆積後のさまざまな熱処理により分離する−Ｈ基が少ないシリコン窒化膜が形成される。そのため、−Ｈ基がゲート絶縁膜に拡散していき、電子トラップとして作用し、ＭＯＳＦＥＴの閾値電圧（Ｖｔｈ）のシフトや、オン電流（Ｉｏｎ）の劣化を引き起こす事を防止することができる。
【００１５】
また、本発明の第２の半導体装置の製造方法は、シリコン基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にポリシリコンあるいは金属膜もしくはシリコン膜と金属膜の積層構造からなるゲート電極を形成する工程と、を具備する半導体装置の製造方法であって、前記ゲート電極上に原料ガスを堆積してシリコン窒化膜を形成する工程を具備し、前記原料ガスは、モノシラン、ジクロロシランおよびトリクロロシランからなる群から選ばれる少なくとも一種のガスと、アンモニア、低級アミン、ヒドラジンおよびこれらの誘導体からなる群から選ばれる少なくとも一種のガスとの混合ガスであり、かつ、前記シリコン窒化膜を７５０℃以上８００℃以下の温度で形成することを特徴とする。
【００１６】
この半導体装置の製造方法は、前記シリコン窒化膜を形成する工程の後に、シリコン窒化膜形成温度よりも高い温度でアニール処理することが好ましい。
【００１７】
また、本発明の第３の半導体装置の製造方法は、シリコン基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にポリシリコンあるいは金属膜もしくはシリコン膜と金属膜の積層構造からなるゲート電極を形成する工程と、を具備する半導体装置の製造方法であって、前記ゲート電極上に原料ガスを堆積してシリコン窒化膜を形成する工程を具備し、前記原料ガスは、モノシラン、ジクロロシランおよびトリクロロシランからなる群から選ばれる少なくとも一種のガスと、アンモニア、低級アミン、ヒドラジンおよびこれらの誘導体からなる群から選ばれる少なくとも一種のガスとの混合ガスであり、かつ、前記シリコン窒化膜を形成した後に、該シリコン窒化膜形成温度よりも高い温度でアニール処理することを特徴とする。
【００１８】
前記アニール処理温度は、８００℃以上１２００℃以下であることが好ましく、また、前記アニール処理のガス雰囲気は、不活性ガスを含む雰囲気であることが好ましく、さらに、前記アニール処理は、減圧雰囲気で行われることが好ましい。
【００１９】
本発明によれば、ポリメタルゲートのキャップ膜であるシリコン窒化膜形成用原料ガスとして、ジクロロシラン（ＳｉＨ2Ｃｌ2）等を用いたシリコン窒化の場合でも、原料ガス堆積温度よりも高い温度でアニール処理を行うことにより、シリコン窒化膜中の未反応Ｓｉ−Ｈ結合が減少する。特に、減圧雰囲気において、窒素ガスまたはＡｒ等の希ガスでアニール処理を行うことにより、未反応Ｓｉ−Ｈ結合が減少する。これにより、膜堆積後のさまざまな熱処理により分離する−Ｈ基が少ないシリコン窒化膜が形成される。そのため、−Ｈ基がゲート絶縁膜に拡散していき、電子トラップとして作用し、ＭＯＳＦＥＴの閾値電圧（Ｖｔｈ）のシフトや、オン電流（Ｉｏｎ）の劣化を引き起こす事を防止することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２１】
（実施の形態１）
図１は、本発明の第１の実施の形態に係る半導体装置のゲートキャップ絶縁膜を形成する工程を、順次に示す断面図である。図１には、ＳＴＩプロセスにより、ｐ型シリコン基板に、ｎチャネルＭＯＳトランジスタを単体で作製する場合の例を示した。なお、ＳＴＩプロセスの代わりに、ＬＯＣＯＳ（Local Oxidation of Silicon）法等により素子絶縁分離領域を形成してもよい。
【００２２】
図１を参照しながら説明すると、先ず、素子絶縁分離用の浅い溝（ＳＴＩ）形成後、ＳＴＩの間に挟まれたイオン注入領域へのリン（Ｐ）及び砒素（Ａｓ）イオン注入により、ｎウェル（n well）の形成を行う。ＲＴＰ（Rapid Thermal  Processor）により、酸化膜または酸窒化膜からなるゲート絶縁膜１を形成する。
【００２３】
次に、ＬＰＣＶＤ炉を用いて、ＳｉＨ4雰囲気下でアモルファスシリコン（Amorphous Si）膜２を成長させた後、ホウ素（Ｂ）イオン注入によるゲートドーピングを行う。その後、窒化チタン（ＴｉＮ）膜４、タングステン（Ｗ）膜５を順次堆積する。そして、タングステン膜５上に、ゲートキャップ層のＬＰ−ＳｉＮ膜６を、テトラクロロシラン（ＳｉＣｌ4）とアンモニア（ＮＨ3）の混合雰囲気にて、７６０℃で形成する。
【００２４】
その後、ゲートパターンを形成するためのフォトレジストパターン７を形成する。フォトレジストパターン７をマスクとして、ポリメタルゲート８が形成される。その後、ＬＰ−ＳｉＮ膜９でサイドウォール１０を形成し、サイドウォール１０によるＬＤＤ（Lightly Doped Drain）、ソース（ｐ+）Ｓ及びドレイン（ｐ+ ）Ｄ等を形成する。
【００２５】
なお、上記のＬＰ−ＳｉＮ膜６を形成するときの温度は５００℃〜８００℃であり、好ましくは７００〜８００℃の範囲にするのが良い。前記温度を７００℃以上とすることによりシリコン窒化膜中の水素を低減でき、また８００℃以下とすることによりゲート電極の耐熱性を確保できる。
【００２６】
また、本実施の形態では、膜形成用の原料ガスとして、テトラクロロシランとアンモニアの混合ガスを用いたが、かかる原料ガスは実質的にＳｉ−Ｈ結合を有しないものであれば良く、通常、テトラクロロシランガスとＮ−Ｈ結合を含むガスとの混合ガスが用いられる。このような原料ガスを堆積させることにより、Ｓｉ−Ｈ結合を実質的に含まないシリコン窒化膜が形成される。
【００２７】
ここで、前記のＮ−Ｈ結合を含むガスとしては、例えば、アンモニア、モノメチルアミン（ＮＨ2ＣＨ3）等の低級アミン、ヒドラジン（Ｎ2Ｈ4）およびこれらの誘導体（例えば、ジメチルアミン（ＮＨ（ＣＨ3）2）、ジメチルヒドラジン（ＣＨ3ＮＨＮＨＣＨ3））等が挙げられる。
【００２８】
図２は、本実施の形態の製造方法と従来の製造方法で形成されたＬＰ−ＳｉＮ膜６を用いて、シリコン窒化膜中の水素結合を、フーリエ変換赤外分光計（ＦＴ−ＩＲ）で測定した結果を、グラフで示す図である。ここで、横軸は波数を示し、縦軸は規格強度を示す。図２に示すように、シリコン窒化膜６の膜中には、Ｎ−Ｈの伸縮を表すピーク（３０００〜３５００ｃｍ-1）は、原料ガスとしてＴＣＳ（ＳｉＣｌ4）を用いた場合（本発明）、及び従来のＤＣＳ（ＳｉＨ2Ｃｌ2）を用いた場合のいずれ場合も存在している。しかし、Ｓｉ−Ｈの伸縮を表すピーク（２１００〜２５００ｃｍ-1）は、原料ガスとしてＤＣＳを使用した場合にのみ存在している。これらの原因は、ＤＣＳ（ＳｉＨ2Ｃｌ2）とＴＣＳ（ＳｉＣｌ4）を比較した場合、ＤＣＳは分子構造にＳｉ−Ｈの結合が存在しているためと推測される。そして、Ｓｉ−Ｈ結合は、Ｎ−Ｈ結合に比べて結合エネルギーが低い為、結合が切れやすく、結合の切れた水素がゲート絶縁膜１に拡散していき、閾値電圧（Ｖｔｈ）のシフトの抑制、オン電流（Ｉｏｎ）の劣化を引き起こすものと考えられる。
【００２９】
図３は、本実施の形態の製造方法と従来の製造方法で形成された、図１に示すポリメタルゲート構造のＬＰ−ＳｉＮ膜６における、膜中の水素分布をグラフで示す図である。ここで、横軸は、ゲートキャップＬＰ−ＳｉＮ膜６表面からの深さ：Depth（ｎｍ）を示し、縦軸は、水素濃度：Concentration（ａｔｏｍｓ／ｃｍ3）を示す。なお、水素濃度：Concentration（ａｔｏｍｓ／ｃｍ3）は、二次イオン質量分析（ＳＩＭＳ）により測定した値である。
【００３０】
図３に示すように、原料ガスとしてＴＣＳを使用した本発明例の場合は、ゲート絶縁膜１とポリメタルゲート電極８との界面近傍迄の間の水素（Ｈ）の含有量が、ＤＣＳを使用した従来法の場合に比べて低減されている。図３の結果から、Ｓｉ−Ｈ結合の結合が切れた水素が、ゲート絶縁膜１に拡散していることが確認できる。
【００３１】
次に、図４は、本実施の形態の製造方法（原料ガス：ＴＣＳ、膜形成温度：７６０℃）と従来の製造方法（原料ガス：ＤＣＳ、膜形成温度：７００℃）で製造された半導体装置の閾値電圧（Ｖｔｈ）のシフトを、グラフで示す図である。ここで、横軸は原料ガス種を示し、縦軸はＶｔｈのシフト量を示す。図４から、本発明のシリコン窒化膜を使用することにより、閾値電圧（Ｖｔｈ）のシフトを抑制できることがわかる。
【００３２】
このように、本発明の製造方法を用いてポリメタルゲート８上の絶縁膜となるシリコン窒化膜（Ｓｉ3Ｎ4）６を形成することにより、通常のシリコン窒化膜で顕著に見られる閾値電圧（Ｖｔｈ）のシフトを抑制することができる。これは、水素（Ｈ）を含まないガス、即ち、テトラクロロシラン（ＳｉＣｌ4）を用いることによって、膜中に含まれる水素（Ｈ）を低減させ、電子トラップの原因を排除することができるためである。また、通常、半導体製造工程で発生する未結合手には水素（Ｈ）が結合するが、水素（Ｈ）の代わりに塩素等のハロゲン（Ｃｌ）でターミネート（終端）させることができるためである。
【００３３】
以上説明したように、本発明にかかるシリコン窒化膜６は、原料ガス種をテトラクロロシラン（ＳｉＣｌ4）に変えることにより形成されるものであり、これによりゲート絶縁膜中への水素（Ｈ）拡散を有効に防止することができる。
【００３４】
（実施の形態２）
図５は、本発明の第２の実施の形態に係る半導体装置のゲートキャップ絶縁膜を形成する工程を、順次に示す説明図である。図５には、ＳＴＩプロセスにより、ｐ型シリコン基板に、ｎチャネルＭＯＳトランジスタを単体で作製する場合の例を示した。なお、ＳＴＩプロセスの代わりに、ＬＯＣＯＳ法等により素子絶縁分離領域を形成してもよい。
【００３５】
図５を参照しながら説明すると、先ず、素子絶縁分離用の浅い溝（ＳＴＩ）形成後、ＳＴＩの間に挟まれたイオン注入領域へのリン（Ｐ）及び砒素（Ａｓ）イオン注入により、ｎウェル（n well）の形成を行う。ＲＴＰ（Rapid Thermal  Processor）により、酸化膜または酸窒化膜からなるゲート絶縁膜１を形成する。
【００３６】
次に、ＬＰＣＶＤ炉を用いて、ＳｉＨ4雰囲気下でアモルファスシリコン（Amorphous Si）膜２を成長させた後、ホウ素（Ｂ）イオン注入によるゲートドーピングを行う。その後、窒化チタン（ＴｉＮ）膜４、タングステン（Ｗ）膜５を順次堆積する。そして、タングステン膜５上にゲートキャップ層のＬＰ−ＳｉＮ膜３１を、ジクロロシラン（ＳｉＨ2Ｃｌ2）とアンモニア（ＮＨ3）の混合雰囲気にて、７００℃（従来法）もしくは７６０℃で形成する。
【００３７】
その後、シリコン窒化膜３１を、窒素雰囲気下、圧力１０2〜１０5Ｐａ、温度８００℃で、６０分間アニール処理する。
【００３８】
その後、ゲートパターンを形成するためのフォトレジストパターン７を形成する。フォトレジストパターン７をマスクとして、ポリメタルゲート８が形成される。その後、ＬＰ−ＳｉＮ膜９でサイドウォール１０を形成し、サイドウォール１０によるＬＤＤ（Lightly Doped Drain）、ソース（ｐ+）Ｓ及びドレイン（ｐ+ ）Ｄ等を形成する。
【００３９】
なお、上記のＬＰ−ＳｉＮ膜３１を形成する際の温度は、５００〜８００℃、好ましくは７００〜８００℃、さらに好ましくは７５０℃〜８００℃の範囲にするのが良い。前記温度を７００℃以上とすることによりシリコン窒化膜中の残留水素を低減でき、また８００℃以下とすることによりゲート電極の耐熱性を確保できる。
【００４０】
また、本実施の形態では、膜形成用の原料ガスとして、ジクロロシランとアンモニアの混合ガスを用いたが、ジクロロシランの代わりに、例えば、モノシラン、トリクロロシラン等を用いても良い。通常、これらのシラン系ガスとＮ−Ｈ結合を含むガスとの混合ガスが用いられる。
【００４１】
ここで、前記のＮ−Ｈ結合を含むガスとしては、例えば、アンモニア、モノメチルアミン（ＮＨ2ＣＨ3）等の低級アミン、ヒドラジン（Ｎ2Ｈ4）およびこれらの誘導体（例えば、ジメチルアミン（ＮＨ（ＣＨ3）2）、ジメチルヒドラジン（ＣＨ3ＮＨＮＨＣＨ3））等が挙げられる。
【００４２】
また、上記のアニール処理は、シリコン窒化膜形成温度より高い温度、望ましくは８００℃以上の温度で行うのが良い。アニール温度を８００℃以上とすることにより、シリコン窒化膜中の残留水素を脱離することができる。アニール温度は、ゲート電極の耐熱性を考慮して１２００℃以下とするのが良い。アニール時間は、通常５〜１２０分間、好ましくは３０〜６０分間とするのが良い。アニール処理は、シリコン窒化膜の膜質の観点より、不活性ガス雰囲気にて行うのが良く、不活性ガスとしては、例えば、窒素ガス等の低反応性ガスやＡｒ等の希ガス等が挙げられる。アニール処理は、常圧もしくは減圧雰囲気下で行うことができるが、未反応Ｓｉ−Ｈ結合を減少させるためには、減圧雰囲気下で行うのが良い。
【００４３】
次に、図６は、本実施の形態の製造方法と従来の製造方法で形成されたＬＰ−ＳｉＮ膜３１を用いて、シリコン窒化膜中の水素結合を、ＦＴ−ＩＲで測定した結果を、グラフで示す図である。ここで、横軸は波数を示し、縦軸は規格強度を示す。なお、図６（ａ）は、ＤＣＳを用いてシリコン窒化膜を７００℃で形成した後、窒素雰囲気下８００℃で６０分間アニール処理を行った場合（本発明）と、アニール処理を行っていない場合（従来）を比較した図である。図６（ｂ）は、ＤＣＳを用いてシリコン窒化膜を７６０℃で形成した場合（本発明）と、同様に７００℃で形成した場合（従来）を比較した図であり、いずれもアニール処理は行っていない。
【００４４】
図６（ａ）および（ｂ）に示すように、Ｎ−Ｈの伸縮を表すピーク（３０００〜３５００ｃｍ-1）及び、Ｓｉ−Ｈの伸縮を表すピーク（２１００〜２５００ｃｍ-1）は、シリコン窒化膜を形成した後、成膜温度よりも高い温度でアニールを行うことにより、アニールを行わない場合（従来）に比べて、低減されていることがわかる。
【００４５】
また、図６（ｂ）に示すように、Ｎ−Ｈの伸縮を表すピーク（３０００〜３５００ｃｍ-1）及び、Ｓｉ−Ｈの伸縮を表すピーク（２１００〜２５００ｃｍ-1）は、図６（ａ）に示すピークと比べて大きい。これらの結果より、Ｎ−Ｈ結合およびＳｉ−Ｈ結合は、シリコン窒化膜形成温度を高温にすることにより低減されることがわかる。これは、シリコン窒化膜形成温度を、従来の７００℃から７６０℃へと高温化したこと、及び、膜形成温度よりも高い温度（８００℃）でアニールを行うことにより、シリコン窒化膜膜中に残留しているＳｉ−Ｈ結合及びＮ−Ｈ結合が切れ、結合の切れた水素がシリコン窒化膜外に拡散した為であると考えられる。
【００４６】
次に、図７は、本実施の形態の製造方法と従来の製造方法で形成された、図５に示すポリメタルゲート構造のＬＰ−ＳｉＮ膜３１における、膜中の水素分布を示す図である。ここで、横軸は、ゲートキャップ絶縁膜３１表面からの深さ：Depth（ｎｍ）を示し、縦軸は、水素濃度：Concentration（ａｔｏｍｓ／ｃｍ3）を示す。なお、水素濃度：Concentration（ａｔｏｍｓ／ｃｍ3）は、ＳＩＭＳ分析装置で測定した値である。
【００４７】
なお、図７（ａ）は、ＤＣＳを用いてシリコン窒化膜を７００℃で形成した後、窒素雰囲気下８００℃でアニール処理を行った場合（本発明）と、アニール処理を行っていない場合（従来）を比較した図である。図７（ｂ）は、ＤＣＳを用いてシリコン窒化膜を７６０℃で形成した場合（本発明）と、同様に７００℃で形成した場合（従来）を比較した図であり、いずれもアニール処理は行っていない。
【００４８】
図７（ａ）および（ｂ）に示すように、シリコン窒化膜成膜温度よりも高い温度（８００℃）でアニールを行うことにより、アニールを行わない従来の製造方法に比べて、ゲート絶縁膜１とポリメタルゲート電極８との界面近傍迄の間の水素（Ｈ）の含有量が低減されていることがわかる。
【００４９】
また、図７（ｂ）に示すように、シリコン窒化膜形成温度を、従来の７００℃から７６０℃へと高温化したことにより、ゲート絶縁膜１とポリメタルゲート電極８との界面近傍迄の間水素（Ｈ）の含有量が低減されている。
【００５０】
次に、図８は、本実施の形態の製造方法（膜形成温度：７００℃、アニール処理：８００℃で６０分）と、比較方法（膜形成温度：７００℃、アニール処理なしとアニール処理あり（７００℃で６０分））で製造された半導体装置の閾値電圧（Ｖｔｈ）のシフトを、グラフで示す図である。ここで、横軸は原料ガス種を示し、縦軸はＶｔｈのシフト量を示す。図８から、８００℃でアニールしたシリコン窒化膜を使用することにより、閾値電圧（Ｖｔｈ）のシフトを抑制できることがわかる。
【００５１】
このように、本発明の製造方法を用いてポリメタルゲート８上の絶縁膜となるシリコン窒化膜（Ｓｉ3Ｎ4）３１を形成することにより、通常のシリコン窒化膜で顕著に見られる閾値電圧（Ｖｔｈ）のシフトを抑制することができる。これは、従来の製造方法に比べて、シリコン窒化膜形成温度を高くし、望ましくは成膜温度よりも高い温度でアニールを行うことにより、膜中に含まれる水素（Ｈ）を低減させ、電子トラップの原因を排除することができるためである。
【００５２】
【発明の効果】
以上説明したとおり、本発明によれば、Ｓ−Ｈ結合を実質的に含まないゲートキャップ絶縁膜を具備する半導体装置が形成される。あるいは、ゲートキャップ絶縁膜として、Ｓ−Ｈ結合及びＮ−Ｈ結合の少ないシリコン窒化膜を具備する半導体装置が形成される。そのため、ポリメタルゲート電極及びゲート絶縁膜中への水素拡散が抑制され、トランジスタの閾値電圧の変動やオン電流の劣化を防止することができる。
【図面の簡単な説明】
【図１】実施の形態１に係る半導体装置の製造方法を示す工程断面図である。
【図２】実施の形態１に係る製造方法と従来の製造方法で形成された窒化膜における、膜中の水素結合を示すグラフである。
【図３】本実施の形態1に係る製造方法と従来の製造方法で形成された、ポリメタルゲート構造の窒化膜中の水素の分布を示すグラフである。
【図４】実施の形態1に係る製造方法と従来の製造方法で製造された半導体装置の閾値電圧（Ｖｔｈ）のシフトを示すグラフである。
【図５】実施の形態２に係る半導体装置の製造方法を示す工程断面図である。
【図６】実施の形態２に係る製造方法と従来の製造方法で形成された窒化膜における、膜中の水素結合を示すグラフである。
【図７】実施の形態２に係る製造方法と従来の製造方法で形成された、ポリメタルゲート構造の窒化膜中の水素の分布を示すグラフである。
【図８】実施の形態２に係る製造方法と従来の製造方法で製造された半導体装置の閾値電圧（Ｖｔｈ）のシフトを示すグラフである。
【図９】従来のポリメタルゲート形成方法に係る半導体装置の製造方法を示す工程断面図である。
【図１０】従来の製造方法で形成された、ポリメタルゲート構造の窒化膜中の水素の分布を示すグラフである。
【符号の説明】
１、１１  ゲート絶縁膜
２、１２  アモルファスシリコン膜
４、１４  窒化チタン膜
５、１５  タングステン膜
６、９、１６、１９、３１  ＬＰ−ＳｉＮ膜
７、１７  フォトレジストパターン
８、１８  ポリメタルゲート
１０、２０  サイドウォール
４１、１４１  基板
５１、１５１  ｎウエル
６１、１６１  素子絶縁分離用の浅い溝（ＳＴＩ）
【図１】
0003753994.tif 000002
【図２】
0003753994.tif 000003
【図３】
0003753994.tif 000004
【図４】
0003753994.tif 000005
【図５】
0003753994.tif 000006
【図６】
0003753994.tif 000007
【図７】
0003753994.tif 000008
【図８】
0003753994.tif 000009
【図９】
0003753994.tif 000010
【図１０】
0003753994.tif 000011