(57)【特許請求の範囲】
【請求項１】
３相ＤＣブラシレスモータと、出力段にコンデンサを有し前記３相ＤＣブラシレスモータの各相の電圧を検知する３つの相電圧検知回路と、前記相電圧検知回路の各出力から抵抗を介して一点に接続し前記３相ＤＣブラシレスモータの中性電位を検知する中性点検知回路と、３つの前記相電圧検知回路の内、２つの相電圧検知回路と前記中性点検知回路との出力を比較する２つの比較回路と、前記比較回路の出力と入力の間に接続した電圧帰還抵抗と、前記比較回路の出力と入力の間に接続した電圧帰還コンデンサとを備える構成にて前記３相ＤＣブラシレスモータのロータ位置を検知することを特徴とするロータ位置検知装置。
【請求項２】
相電圧検知回路と比較回路の入力との間に第２の電圧帰還抵抗を有し、前記第２の電圧帰還抵抗の前記相電圧検知回路側に前記電圧帰還コンデンサの一端を接続したことを特徴とする請求項１記載のロータ位置検知装置。
【請求項３】
相電圧検知回路と比較回路の入力との間に第２の電圧帰還抵抗を有し、前記第２の電圧帰還抵抗の前記比較回路側に電圧帰還コンデンサの一端を接続したことを特徴とする請求項１記載のロータ位置検知装置。
【請求項４】
中性点検知回路の出力と基準電位間にコンデンサを接続し、前記中性点検知回路の抵抗と前記コンデンサの時定数が５μs以下であることを特徴とする請求項１〜３いずれかに記載のロータ位置検知装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、３相ＤＣブラシレスモータのロータ位置を検知する検知装置に関するものである。
【０００２】
【従来の技術】
近年、高効率化のためにモータには３相ＤＣブラシレスモータが使用され、また、コスト低減のため簡単な回路でロータの位置を検知する方法が考案されている。特に、３相のうち２相のロータ位置を検知して残りの１相を演算にて算出する特開２０００−１４１８１号等が出願されている。
【０００３】
以下、従来のロータ位置検知装置について図５、図６を用いて説明する。
【０００４】
図５に示すように、ロータ１ａと電機子巻線１ｂからなる３相ＤＣブラシレスモータ１と、電機子巻線１ｂの各相の電圧を検知する相電圧検知回路２、３、４と、相電圧検知回路２、３、４の出力とスター結線した中性点検知回路５と、相電圧検知回路２、３、４のうち２、４の出力と中性点検知回路５の出力を比較する比較手段６、７と、比較手段６、７の出力と入力の間に接続した電圧帰還抵抗８、９と、３相ＤＣブラシレスモータ１を制御するマイクロコンピュータ１０と、比較手段６、７の出力を絶縁して基準電位の異なるマイクロコンピュータ１０に伝達する絶縁信号伝達回路１１、１２で構成している。
【０００５】
以下、その動作について説明する。
【０００６】
電機子巻線１ｂの端子電圧を相電圧検知回路２、３、４で検知する。また、電機子巻線１ｂの中性点の電圧を中性点検知回路５で検知する。相電圧と中性点電圧を比較回路６、７で比較し、同電圧となる点つまりは誘起電圧のゼロクロス点で比較回路６、７の出力を反転する。この信号が絶縁信号伝達回路１１、１２を介してマイクロコンピュータ１０に伝達される。マイクロコンピュータ１０では信号が反転したタイミングから所定の時間後に３相ＤＣブラシレスモータ１への駆動パターンを切り換える。また、比較回路６、７に接続されていない残りの１相については他の２相よりロータ１ａの位置を演算にて算出して駆動パターンを切り換えている。
【０００７】
比較回路６、７の出力と＋入力間に電圧帰還抵抗８、９が挿入され、図６に示すヒステリシスを設けている。また、同図にＺで示す付近では動作波形は急激には立ち上がらず、電圧変化は緩慢なものとなっている。
【０００８】
また、相電圧検知回路２、３、４の出力段にはコンデンサが挿入されているが、ロータ１ａの回転速度に比べて十分に小さい時定数となるように容量を設定している。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、各抵抗値が非常に大きく、かつ、ヒステリシスの電圧変化が緩慢なため、ノイズの影響を受けやすいという課題を有していた。
【００１０】
本発明は、このような従来の課題を解決するものであり、ノイズの影響を受けにくくし、確実なロータの位置検知が行え、ロータを安定して回転させることができるものである。
【００１１】
【課題を解決するための手段】
上記課題を解決するために、本発明は、電圧帰還コンデンサを備えることでヒステリシスの電圧変化を急峻にし、かつ、所望の変化量とするこができるものである。
【００１２】
【発明の実施の形態】
請求項１に記載の発明は、出力段にコンデンサを有し３相ＤＣブラシレスモータの各相の電圧を検知する３つの相電圧検知回路と、３つの相電圧検知回路の内２つの相電圧検知回路と中性点検知回路の出力を比較する２つの比較回路と、比較回路の出力と入力の間に接続した電圧帰還抵抗と、比較回路の出力と入力の間に接続した電圧帰還コンデンサとを備える構成とすることで、電圧帰還コンデンサと相電圧検知回路内のコンデンサの分圧となるヒステリシス電圧を瞬時に発生させることができる。
【００１３】
請求項２に記載の発明は、相電圧検知回路と比較回路の入力間に第２の電圧帰還抵抗を有し、第２の電圧帰還抵抗の相電圧検知回路側に電圧帰還コンデンサの一端を接続することで電圧帰還コンデンサと相電圧検知回路内のコンデンサの分圧となるヒステリシス電圧を瞬時に発生させることができるとともに、その後、電圧帰還抵抗と第２の電圧帰還抵抗とで発生させるヒステリシス電圧までヒステリシスを大きくすることができ、かつ、第２の電圧帰還抵抗の抵抗値によってヒステリシスの大きさを所望の値にすることができるものである。
【００１４】
請求項３に記載の発明は、相電圧検知回路と比較回路の入力間に第２の電圧帰還抵抗を有し、第２の電圧帰還抵抗の比較回路側に電圧帰還コンデンサの一端を接続することで、第２の電圧帰還抵抗と電圧帰還コンデンサの直列対で微分回路を構成でき、瞬時のヒステリシスのみ大きくすることができる。
【００１５】
請求項４に記載の発明は、中性点検知回路の出力と基準電位間にコンデンサを接続し、中性点検知回路の抵抗とコンデンサの時定数が５μs以下とすることに
よって、位置検知精度に悪影響を与えない範囲でノイズ耐量を大きくすることができる。
【００１６】
【実施例】
以下本発明の実施例について図面を参照して説明する。
【００１７】
（実施例１）
図１に示すように、ロータ１ａと電機子巻線１ｂからなる３相ＤＣブラシレスモータ１と、電機子巻線１ｂの各相の電圧を検知する相電圧検知回路２、３、４と、相電圧検知回路２、３、４の出力とスター結線した中性点検知回路５と、相電圧検知回路２、４の出力と中性点検知回路５の出力を比較する比較手段６、７と、比較手段６、７の出力と入力の間に接続した電圧帰還抵抗８、９と、電圧帰還抵抗８、９と相電圧検知回路２、４との間に接続した第２の電圧帰還抵抗１０、１１と、電圧帰還コンデンサ２１、２２と、中性点検知回路５の出力に接続したコンデンサ２３と、マイクロコンピュータ２４と、比較回路６、７の電源（本実施例では１５Ｖの電源）２５と、マイクロコンピュータ２４の電源（本実施例では５Ｖの電源）２６と、共通の基準電位２７と、比較回路６、７の出力電圧を変換してマイクロコンピュータ２４に信号を伝達する電圧変換回路２８、２９で構成している。
【００１８】
以下、その動作について説明する。
【００１９】
電機子巻線１ｂの端子電圧を相電圧検知回路２、３、４で検知する。また、相電圧検知回路２、３、４の出力から同一の抵抗値である抵抗を介して、電機子巻線１ｂの中性点の電圧を中性点検知回路５で検知する。相電圧と中性点電圧を比較回路６、７で比較し、同電圧となる点で比較回路６、７の出力を反転する。この信号が電圧変換回路２８、２９を介してマイクロコンピュータ２４に伝達される。マイクロコンピュータ２４では誘起電圧のゼロクロス点から所定の時間後に３相ＤＣブラシレスモータ1への駆動パターンを切り換える。また、比較回路６
、７に接続されていない残りの１相については他の２相よりロータ１ａの位置を演算にて算出して駆動パターンを切り換えている。
【００２０】
続いて図２、図３を用いて電圧帰還抵抗８、９と第２の電圧帰還抵抗１０、１１と電圧帰還コンデンサ２１、２２によって発生するヒステリシスについて説明する。なお、図２（ｂ）は図２（ａ）の丸の点線で囲んだ部分を拡大した説明図である。
【００２１】
比較回路６および７の２つの回路動作は同一のため、一方のみで説明する。まず、図２（ａ）に示されるように、比較回路６の−入力と＋入力が同電圧となる点で比較回路６の出力が反転する。この時、まず、電圧帰還コンデンサ２１を介して相電圧検知回路２内のコンデンサとの容量比で定まる電圧分だけ電圧帰還コンデンサ２１の相電圧検知回路２側の電圧が上昇し比較回路６の＋電圧も同電圧分（図２（ｂ）のＸ）瞬時に上昇する。次に、電圧帰還抵抗８と第２の電圧帰還抵抗１０を介して比較回路６の＋電圧がさらに上昇する（図２（ｂ）のＹ）。また、第２の電圧帰還抵抗１０の抵抗値によってヒステリシス（図２（ｂ）のＹ）の値を微妙に調整することが可能である。
【００２２】
図３には従来例で示したヒステリシスが緩慢な場合に、ノイズが重畳して比較回路６の出力がチャタリングした時の動作を示す。チャタリングが所定時間より早い周期で入力された場合には、マイクロコンピュータ２４の入力処理が誤動作する恐れがある。マイクロコンピュータ２４の入力処理が正常に行える所定時間以上のノイズによるチャタリングについては、ソフトでノイズ処理を行うことで誤動作を防止している。
【００２３】
また、中性点検知回路５の出力には２ｐＦのコンデンサ２３を接続し比較回路６、７の−入力へのノイズを抑制している。つまり、ここでは、高効率化と位置検知の高速化（デジタル検知）により相電圧検知回路２、３、４の電機子巻線１ｂ側の抵抗および中性点検知回路５の抵抗、電圧帰還抵抗８、９は全て１ＭΩの高インピーダンス抵抗とし、２ｐＦのコンデンサ２３と中性点検知回路５の抵抗との時定数は約０．７μｓ（１／３ＭΩ×２ｐＦ）としている。実験によれば、この時定数が５μｓを超えると位置検知のタイミングがずれ始めるが、マージンを考慮して約０．７μｓとしているので位置検知のタイミングは安定している。
【００２４】
さらに、比較回路６、７とマイクロコンピュータ２４の間に電圧変換回路２８、２９を挿入し、比較回路６、７の１５Ｖ系の信号をマイクロコンピュータ２４の５Ｖ系の信号に変換している。これにより、基準電位２７を同一にして高価な絶縁信号伝達回路を不要とし、かつ異なる電源電圧の回路信号を伝達することが可能となっている。比較回路６、７の電源を５Ｖでなく１５Ｖとすることで、比較回路６、７の入力電圧範囲を大きくし検知精度を高めている。
【００２５】
（実施例２）
図４を用いて説明を行うが、構成要素は図１と異なるところ以外は省略する。また、比較回路７の動作については比較回路６の動作と同じため実施例１と同様に省略する。
【００２６】
電圧帰還コンデンサ２１の接続点を図４（ａ）のように比較回路６の＋入力とした場合には、ヒステリシスは、図４（ｂ）のようになる。つまり、電圧帰還コンデンサ２１と第２の電圧帰還抵抗１０で微分回路が構成されることにより、比較回路６の出力が反転した直後の短時間のみヒステリシスを大きくする（図４（ｂ）のＡ）ことが可能となる。このヒステリシスが大きくなる時間をマイクロコンピュータ２４の入力が誤動作しない時間以上に設定することで、マイクロコンピュータ２４の入力のチャタリングによる誤検知を防止できる。
【００２７】
【発明の効果】
上記実施例から明らかなように、本発明によれば電圧帰還コンデンサを備えたことでヒステリシスの電圧変化を急峻にすることができる。
【００２８】
また、第２の電圧帰還抵抗を備えたことでヒステリシスの変化量をこの第２の電圧帰還抵抗の抵抗値を調整することにより所望の変化量とするこができ、同時に、電圧帰還コンデンサの接続位置によってより最適な任意のヒステリシス波形を得ることができる。以上のヒステリシスを設けることで耐ノイズ性を向上させることが可能となる。
【００２９】
また、中性点検知回路に時定数５μｓ以下のコンデンサを接続することで、ノイズに強くかつ安定した位置検知を行うことが可能となる。
【００３０】
また、電圧変換回路を設けたことで、比較回路とマイクロコンピュータを同じ基準電位としても異なる電源電圧で動作でき、検知精度のよい位置検知を低コストで実現することが可能となる。
【００３１】
以上のように、ノイズに強く、かつ、検知精度のよいロータの位置検知によって３相ＤＣブラシレスモータを安定して回転させることができるものである。
【図面の簡単な説明】
【図１】  本発明の第１の実施例を示すロータ位置検知装置の回路図
【図２】  （ａ）本発明の第１の実施例の動作波形図
（ｂ）本発明の第１の実施例の動作波形の要部拡大図
【図３】  本発明の第１の実施例を示す動作波形図
【図４】  （ａ）本発明の第２の実施例を示すロータ位置検知装置の回路図
（ｂ）本発明の第２の実施例の動作波形図
【図５】  従来例を示すロータ位置検知装置の回路図
【図６】  従来例を示すロータ位置検知装置の動作波形図
【符号の説明】
１  ３相ＤＣブラシレスモータ
２、３、４  相電圧検知回路
５  中性点検知回路
６、７  比較回路
８、９  電圧帰還抵抗
１０、１１  第２の電圧帰還抵抗
２１、２２  電圧帰還コンデンサ
２３  コンデンサ
【図１】
0003804427.tif 000002
【図２】
0003804427.tif 000003
【図３】
0003804427.tif 000004
【図４】
0003804427.tif 000005
【図５】
0003804427.tif 000006
【図６】
0003804427.tif 000007