(57)【特許請求の範囲】
【請求項１】
エミッタ接地されたｎｐｎ型である電力増幅器用バイポーラトランジスタのベースにバイアス電流を供給するベースバイアス回路において、半導体基板上に集積されたｎｐｎ型である第１乃至第３のバイポーラトランジスタと第１及び第２の抵抗素子とを有するとともに、ベースバイアス電流制御端子を備え、前記ベースバイアス電流制御端子と前記第１のバイポーラトランジスタのベースとの間に前記第１の抵抗素子が挿入され、前記第２のバイポーラトランジスタのベースと前記第１のバイポーラトランジスタのベースとの間に前記第２の抵抗素子が挿入されており、前記第２のバイポーラトランジスタのベースと前記第３のバイポーラトランジスタのコレクタとが接続され、前記第２のバイポーラトランジスタのエミッタと前記第３のバイポーラトランジスタのベースとが接続され、前記第２のバイポーラトランジスタのコレクタが正電源に接続され、前記第３のバイポーラトランジスタのエミッタが接地され、前記第１のバイポーラトランジスタのコレクタが正電源に接続されており、前記第１のバイポーラトランジスタのエミッタが前記電力増幅器用バイポーラトランジスタのベースに直接接続されていることを特徴とするベースバイアス回路。
【請求項２】
前記第１及び前記第２の抵抗素子の接続点と前記第１のバイポーラトランジスタのベースとの間には第３の抵抗素子が挿入されていることを特徴とする請求項１に記載のベースバイアス回路。
【請求項３】
前記第３のバイポーラトランジスタのエミッタは第４の抵抗素子を介して接地されていることを特徴とする請求項１又は２に記載のベースバイアス回路。
【請求項４】
前記第３のバイポーラトランジスタのエミッタは第４の抵抗素子を介して接地されており、前記第２の抵抗素子の代わりに金属配線を用いて短絡するようにしたことを特徴とする請求項１又は２に記載のベースバイアス回路。
【請求項５】
前記第１及び前記第２のバイポーラトランジスタをｎ型ＭＯＳＦＥＴで置き換えたことを特徴とする請求項１乃至４のいずれかに記載のベースバイアス回路。
【請求項６】
前記第１の抵抗素子と前記ベースバイアス電流制御端子の間にバッファ回路が挿入されていることを特徴とする請求項１乃至４のいずれかに記載のベースバイアス回路。
【請求項７】
前記バッファ回路はｎｐｎ型である第４のバイポーラトランジスタと第５及び第６の抵抗素子とを備えており、前記第４のバイポーラトランジスタはそのエミッタが接地されるとともにそのベースが第５の抵抗素子を介して前記ベースバイアス電流制御端子に接続され、さらに、前記第４のバイポーラトランジスタのコレクタが前記第１の抵抗素子及び前記第６の抵抗素子に接続されており、前記第６の抵抗素子が電源端子に接続されていることを特徴とする請求項６に記載のベースバイアス回路。
【請求項８】
前記第１のバイポーラトランジスタのベースからみた際の、第１乃至第３の抵抗素子及び前記第２及び第３のバイポーラトランジスタからなる回路の抵抗をＲととおき、かつ第１のバイポーラトランジスタの相互コンダクタンスをｇｍ、エミッタ接地電流増幅率をｈ２１とおいた際、（１／ｇｍ＋Ｒ／（ｈ２１＋１））で与えられるインピーダンスが、所定の周波数帯では前記電力増幅器用バイポーラトランジスタのベースのインピーダンスよりも高く、直流では前記電力増幅器用バイポーラトランジスタのベースのインピーダンスと同等程度となるように前記第１のバイポーラトランジスタのエミッタ面積と前記第１乃至前記第３の抵抗素子の抵抗値を選定するようにしたことを特徴とする請求項２乃至７のいずれかに記載のベースバイアス回路。
【請求項９】
前記電力増幅器用バイポーラトランジスタは請求項１乃至８のいずれかに記載されたベースバイアス回路と同一の半導体基板上に形成されており、前記ベースバイアス回路と前記電力増幅器用バイポーラトランジスタとが半導体製造プロセスによって形成される金属配線で接続されていることを特徴とする電力増幅器。
【請求項１０】
前記第１乃至前記第３のバイポーラトランジスタは化学物基板上に形成されたヘテロ接合バイポーラトランジスタであることを特徴とする請求項１乃至８のいずれかに記載のベースバイアス回路。
【請求項１１】
前記第４のバイポーラトランジスタは化学物基板上に形成されたヘテロ接合バイポーラトランジスタであることを特徴とする請求項７に記載のベースバイアス回路。
【請求項１２】
前記第１乃至前記第３のバイポーラトランジスタはＳｉ基板上に形成されたＳｉホモＢＪＴであることを特徴とする請求項１乃至８のいずれかに記載のベースバイアス回路。
【請求項１３】
前記第４のバイポーラトランジスタはＳｉ基板上に形成されたＳｉホモＢＪＴであることを特徴とする請求項７に記載のベースバイアス回路。
【請求項１４】
前記第１乃至前記第３のバイポーラトランジスタはＳｉ基板上に形成されたＳｉＧｅヘテロ接合バイポーラトランジスタであることを特徴とする請求項１乃至８のいずれかに記載のベースバイアス回路。
【請求項１５】
前記第４のバイポーラトランジスタはＳｉ基板上に形成されたＳｉＧｅヘテロ接合バイポーラトランジスタであることを特徴とする請求項７に記載のベースバイアス回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電力増幅器用ベースバイアス回路及び電力増幅器に関する。
【０００２】
【従来の技術】
エミッタ接地バイポーラトランジスタを用いた電力増幅器には、定電圧源に近い動作をするベースバイアス回路が不可欠である。バイアス回路として定電流源よりも定電圧源の方が適する理由は以下の通りである。
【０００３】
定電圧源でベースにバイアスを与えたエミッタ接地バイポーラトランジスタに、ＲＦ入力を加えることを考える。入力ＲＦ電力が充分小さい場合、このエミッタ接地バイポーラトランジスタは小信号動作するため、そのコレクタ電流は、増幅器に信号を入力しない状態で流れるいわゆるコレクタバイアス電流に等しい。
【０００４】
これに対し、入力ＲＦ電力を大きくして行くと、エミッタ接地バイポーラトランジスタのコレクタ電流は増加し、コレクタバイアス電流の数倍以上に達する。このコレクタ電流の増加により、より高い飽和出力と低歪みが実現される。
【０００５】
一方、定電流源でベースにバイアスを与えた場合、コレクタ電流はベースバイアス電流のｈＦＥ倍に常に保たれるため、入力ＲＦ電力を大きくしてもコレクタ電流の増加は生じない。従って、コレクタバイアス電流を、定電圧源でベースバイアスを与えた場合と同等に設定すると、大信号動作時の利得圧縮がより低い入力ＲＦ電力において生じる。即ち飽和特性が劣化し、付加電力効率の低下や線形性の劣化を招く。
【０００６】
また、コレクタバイアス電流を、定電圧源でベースバイアスを与えた場合でかつ入力ＲＦ電力が大きい場合のコレクタ電流と同等に設定すると、ＲＦ信号が入力されない場合や入力ＲＦ電力が小さいときにも大きなコレクタ電流が流れるため、消費電力が増加するなるなどの問題点が生じる。
【０００７】
以上の理由により、エミッタ接地バイポーラトランジスタを用いた電力増幅器には、定電圧源に近い動作をするベースバイアス回路が不可欠である。具体的には、ベースバイアス回路の直流における出力抵抗が、増幅器のエミッタ接地バイポーラトランジスタの直流におけるベース入力抵抗と同等以下であればよい。
【０００８】
ベースバイアス回路には、以下の事柄が要求される。まずエミッタ接地バイポーラトランジスタは相互コンダクタンスｇｍが極めて高いため、ベースに与えるバイアス電圧を厳密に規定することが必要である。従ってベースバイアス回路は、その発生するベースバイアス電圧が電源電圧の変動の影響などを受けない構成とすることが必要である。
【０００９】
また、エミッタ接地バイポーラトランジスタのコレクタ電流は、温度の指数関数である。従って、ベースバイアス回路は、その発生するベースバイアス電圧が環境温度の影響を受けない構成とすることが必要である。またＣＤＭＡ方式携帯電話などでは、送信電力を制御する必要がある。従って、低送信電力時のパワーアンプの消費電力を削減するために、ベースバイアス回路は、外部からのコントロール信号に応じてその発生するベースバイアス電圧を可変できる機能も求められる。
【００１０】
図２に、従来のベースバイアス回路の例を示す。ベースバイアス回路５２は、ｎｐｎ型バイポーラトランジスタ５３、５４、５５と抵抗素子５６とからなる。バイポーラトランジスタ５４、５５、５３、５８は全て同じ半導体プロセスにより作製され、そのエミッタ面積の比は１：ｎ：１：ｎに設定されている。バイポーラトランジスタ５８のコレクタは、高周波的にはＲＦ負荷に、ＤＣ的には電源に直結される。
【００１１】
まず、ＲＦ入力電力がない場合について考える。図２に示す回路のうち、バイポーラトランジスタ５４、５５から成る部分とバイポーラトランジスタ５３、５８から成る部分は、バイポーラトランジスタ５５のコレクタがバイポーラトランジスタ５４のベースに接続されているのに対し、バイポーラトランジスタ５８のコレクタがＤＣ的には電源に直結されていることを除けば、ＤＣ的には対称な構成になっている。ここでエミッタ-コレクタ間電圧ＶＣＥが０．３〜０．５Ｖ以上であれば、一般にバイポーラトランジスタのコレクタ電流はＶＣＥに殆ど依存しないことを考慮すると、バイポーラトランジスタ５４、５５から成る部分とバイポーラトランジスタ５３、５８から成る部分は、ＤＣ的には完全に対称な構成であると見なせる。即ち、バイポーラトランジスタ５４、５５のエミッタ面積比と、バイポーラトランジスタ５３、５８のエミッタ面積比は、共に１：ｎである。
【００１２】
また、バイポーラトランジスタ５４のベース電位と、バイポーラトランジスタ５３のベース電位は等しく保たれている。以上のことから、バイポーラトランジスタ５５のベース−エミッタ間電圧ＶＢＥとバイポーラトランジスタ５８のＶＢＥはほぼ等しくなり、かつバイポーラトランジスタ５４のＶＢＥとバイポーラトランジスタ５３のＶＢＥはほぼ等しくなる。従って、バイポーラトランジスタ５５と５８に流れるコレクタ電流は等しくなり、バイポーラトランジスタ５４と５３に流れるコレクタ電流も等しくなる。ここでベースバイアス回路５２の出力部のバイポーラトランジスタ５３が、エミッタフォロワを形成していることに着目すると、このバイアス回路５２の出力電圧は、バイポーラトランジスタ５３のベース電位からVBEだけ低い値に保たれることが分かる。即ち、ベースバイアス回路５２は定電圧源的な動作をする。
【００１３】
これについてより詳細な解析を行うと、バイアス回路５２の出力抵抗、即ち、バイポーラトランジスタ５３のエミッタからバイアス回路５２側を見た直流抵抗は、パワートランジスタ５８の直流的なベース抵抗とほぼ等しくなる。
【００１４】
ここで、バイポーラトランジスタのｈＦＥが充分大きく、バイポーラトランジスタ５５のコレクタ電流に対し、バイポーラトランジスタ５４のベース電流とバイポーラトランジスタ５３のベース電流が無視できるほど小さいと仮定する。バイポーラトランジスタ５４のベース電位はほぼ２×ＶＢＥとなる。制御端子に与える電圧をＶｒｅｆ、抵抗５６の抵抗値をＲとおくと、抵抗５６に流れる電流は、（Ｖｒｅｆ−２×ＶＢＥ）／Ｒで与えられる。これはほぼそのままバイポーラトランジスタ５５のコレクタ電流となる。前述の通り、バイポーラトランジスタ５５と５８に流れるコレクタ電流が等しいことを考慮すると、バイポーラトランジスタ５８のコレクタ電流も（Ｖｒｅｆ−２×ＶＢＥ）／Ｒとなる。従って、コレクタ電流は、電源電圧の影響を受けないことが分かる。
【００１５】
さらに、ここで、一般にバイポーラトランジスタのＶＢＥが、コレクタ電流によらずほぼ一定であることを考慮すると、バイポーラトランジスタ５８のコレクタ電流は、制御端子の電圧Ｖｒｅｆの一次関数として制御されることがわかる。
【００１６】
ここで、バイポーラトランジスタのベースに与えるバイアス電圧を直接制御する場合を考えると、コレクタバイアス電流はベースバイアス電圧の指数関数となるため、僅かなベースバイアス電圧の変動が大きなコレクタバイアス電流の変動を引き起こす。これに対しベースバイアス回路５２では、コレクタバイアス電流は制御電圧の一次関数となっているため、制御電圧の変動に対するコレクタバイアス電流の変動は充分小さく押さえられている。
【００１７】
また、環境温度が変動すると各バイポーラトランジスタの特性が変動するが、前にも述べたとおり、図２に示す回路ではバイポーラトランジスタ５４、５５からなる部分とバイポーラトランジスタ５３とパワートランジスタ５８からなる部分が対称な構成となっているため、バイポーラトランジスタ５４の特性変動の影響とバイポーラトランジスタ５３の特性変動の影響が打ち消し合い、またバイポーラトランジスタ５５とパワートランジスタ５８の特性変動の影響が打ち消し合い、結果として環境温度の影響を受けにくい構成となっている。
【００１８】
ところで、図２に示す従来技術には幾つかの問題点がある。１つ目の問題点は、バイポーラトランジスタ５５のエミッタ面積をパワートランジスタ５８のエミッタサイズと同じにする必要がある点にある。パワートランジスタは、例えば、携帯電話に用いられる出力１Ｗ程度の物であっても、そのチップサイズは非常に大きい。従って、パワートランジスタ５８と同じエミッタ面積を有するバイポーラトランジスタ５８を含むバイアス回路５２は、パワートランジスタ５８よりも大きなチップサイズとなる。
【００１９】
２つ目の問題点は、バイポーラトランジスタ５５に流れるコレクタ電流が、パワートランジスタ５８に流れるコレクタバイアス電流に等しいことである。このことは、バイアス供給回路５２の消費電流が、パワートランジスタ５８の消費電流と同程度であることを意味する。
【００２０】
３つ目の問題点は、バイアス供給回路５２とパワートランジスタ５８の間に、ＲＦ信号のバイアス回路への漏れを遮断するためのチョークインダクタ６２が必要となることである。バイアス回路５２の出力部はバイポーラトランジスタ５３からなるエミッタフォロワで構成されている。ここでバイポーラトランジスタ５３のベースの電位が、バイポーラトランジスタ５４、５５からなる回路ブロックの働きにより常に２×ＶＢＥ程度に保たれていることに着目すると、バイポーラトランジスタ５３からなるエミッタフォロワの高周波における出力インピーダンスは、比較的低いことが分かる。従ってパワートランジスタ５８への入力RF信号の、バイアス回路側への漏洩を防止するためには、チョークインダクタ６２が必要となる。チョークインダクタ６２として外付け部品を用いる場合、実装コストと外付け部品のコストが余分にかかることになる。またチョークインダクタ６２として半導体基板上に作製したインダクタ素子を用いる場合、チップ面積の増大を招く。
【００２１】
１つ目の問題点と２つ目の問題点を解決する従来技術として、図２に示すバイアス回路５２において、バイポーラトランジスタ５４、５５、５３、５８のエミッタ面積の比を、１：ｎ：ｍ：ｍ×ｎとする方法がある。この場合、バイポーラトランジスタ５４と５５のエミッタ面積比は１：ｎ、バイポーラトランジスタ５３と５８のエミッタ面積比も１：ｎであり、バイポーラトランジスタ５４、５５からなる回路ブロックとバイポーラトランジスタ５３、５８からなる回路ブロックの対称性が保たれている。このためベースバイアス回路に要求される、ベースに与えるバイアス電圧が電源電圧の変動の影響などを受けない、ベースバイアス電圧が環境温度の影響を受けない、外部からのコントロール信号に応じてその発生するベースバイアス電圧を可変できる、等の機能が実現される。かつバイポーラトランジスタ５５に流れるコレクタ電流が、パワートランジスタ５８に流れるコレクタ電流の１／ｍ倍に小さくなるため、消費電流の削減が実現される。またバイアス回路５２において、最もエミッタサイズの大きいトランジスタ５５のエミッタ面積が１／ｍ倍に小さくなるため、ｍの選び方によっては回路の面積も小さくなる。
【００２２】
【発明が解決しようとする課題】
しかしながら、３つめの問題点である、チョークインダクタが必要になるという問題点は解決されない。また、ｍ＝ｎの時に最も回路面積が小さくなるが、その場合でもエミッタ面積がｎのトランジスタが２個必要であり、バイアス回路の面積削減にも一定の限界がある。また、ｎ＝１の時にバイアス回路の消費電流は最小になるが、その場合にはバイアス回路にはパワートランジスタと同じエミッタ面積を持つバイポーラトランジスタが必要になり、回路面積は削減されない。
【００２３】
このように、従来のベースバイアス回路では、その消費電流と面積を縮小することには限界がある。またベースバイアス回路とパワートランジスタの間にＲＦ電力の漏洩を防止するチョークインダクタが不可欠であり、外付け部品とそのための余分な実装コストが必要になる、あるいは面積の大きいオンチップインダクタが必要になる等の問題点がある。
【００２４】
本発明の目的は、チップ面積と消費電流が小さく、かつパワートランジスタのベースとバイアス供給回路の間にチョークインダクタを必要としない、パワーバイポーラトランジスタ用のベースバイアス供給回路及びそれを用いた増幅回路を提供することにある。
【００２５】
【課題を解決するための手段】
本発明によれば、エミッタ接地されたｎｐｎ型である電力増幅器用バイポーラトランジスタのベースにバイアス電流を供給するベースバイアス回路において、半導体基板上に集積されたｎｐｎ型である第１乃至第３のバイポーラトランジスタと第１及び第２の抵抗素子とを有するとともに、ベースバイアス電流制御端子を備え、前記ベースバイアス電流制御端子と前記第１のバイポーラトランジスタのベースとの間に前記第１の抵抗素子が挿入され、前記第２のバイポーラトランジスタのベースと前記第１のバイポーラトランジスタのベースとの間に前記第２の抵抗素子が挿入されており、前記第２のバイポーラトランジスタのベースと前記第３のバイポーラトランジスタのコレクタとが接続され、前記第２のバイポーラトランジスタのエミッタと前記第３のバイポーラトランジスタのベースとが接続され、前記第２のバイポーラトランジスタのコレクタが正電源に接続され、前記第３のバイポーラトランジスタのエミッタが接地され、前記第１のバイポーラトランジスタのコレクタが正電源に接続されており、前記第１のバイポーラトランジスタのエミッタが前記電力増幅器用バイポーラトランジスタのベースに直接接続されていることを特徴とするベースバイアス回路が得られる。
【００２６】
この際、前記第１及び前記第２の抵抗素子の接続点と前記第１のバイポーラトランジスタのベースとの間に第３の抵抗素子を挿入するようにしてもよく、前記第３のバイポーラトランジスタのエミッタを、第４の抵抗素子を介して接地するようにしてもよい。さらに、前記第２の抵抗素子の代わりに金属配線を用いて短絡するようにしてよい。
【００２７】
加えて、前記第１及び前記第２のバイポーラトランジスタをｎ型ＭＯＳＦＥＴで置き換えるようにしてもよく、前記第１の抵抗素子と前記ベースバイアス電流制御端子の間にバッファ回路を挿入するようにしてもよい。なお、前記バッファ回路は、例えば、ｎｐｎ型である第４のバイポーラトランジスタと第５及び第６の抵抗素子とを備えており、前記第４のバイポーラトランジスタ２０はそのエミッタが接地されるとともにそのベースが第５の抵抗素子を介して前記ベースバイアス電流制御端子に接続され、さらに、前記第４のバイポーラトランジスタのコレクタが前記第１の抵抗素子４及び前記第６の抵抗素子に接続されており、前記第６の抵抗素子が電源端子に接続されている。
【００２８】
そして、前記第１のバイポーラトランジスタのベースからみた際の、第１乃至第３の抵抗素子及び前記第２及び第３のバイポーラトランジスタからなる回路の抵抗をＲととおき、かつ第１のバイポーラトランジスタの相互コンダクタンスをｇｍ、エミッタ接地電流増幅率をｈ２１とおいた際、（１／ｇｍ＋Ｒ／（ｈ２１＋１））で与えられるインピーダンスが、所定の周波数帯では前記電力増幅器用バイポーラトランジスタのベースのインピーダンスよりも高く、直流では前記電力増幅器用バイポーラトランジスタのベースのインピーダンスと同等程度となるように前記第１のバイポーラトランジスタのエミッタ面積と前記第１乃至前記第３の抵抗素子の抵抗値が選定される。
【００２９】
また、前記第１乃至前記第４のバイポーラトランジスタを化学物基板上に形成されたヘテロ接合バイポーラトランジスタとするようにしてもよく、前記第１乃至前記第４のバイポーラトランジスタをＳｉ基板上に形成されたＳｉホモＢＪＴとするようにしてもよい。さらに、前記第１乃至前記第４のバイポーラトランジスタをＳｉ基板上に形成されたＳｉＧｅヘテロ接合バイポーラトランジスタとするようにしてもよい。
【００３０】
なお、前記電力増幅器用バイポーラトランジスタを上述のベースバイアス回路と同一の半導体基板上に形成して、前記ベースバイアス回路と前記電力増幅器用バイポーラトランジスタとが半導体製造プロセスによって形成される金属配線で接続して電力増幅器を構成する。
【００３１】
【発明の実施の形態】
以下本発明について図面を参照して説明する。
【００３２】
まず、図１、図３、及び図４を参照して、ベースバイアス回路１は、同一の半導体基板上に集積されたｎｐｎ型バイポーラトランジスタ５、７、９と抵抗素子４、６、１４とからなる。トランジスタ５のエミッタは、パワートランジスタ１３のベースにＲＦチョーク用のインダクタや抵抗素子等を介さずに直接接続されている。このベースバイアス回路１とパワートランジスタ１３、及び受動素子からなる整合回路１１は、同一のガリウムヒ素基板上に作製されており、全体としてＭＭＩＣ増幅器を構成している。
【００３３】
また、バイポーラトランジスタ５、７、９、１３は、全て同一のプロセスにより作製されたＧａＡｓ／ＡｌＧａＡｓヘテロ接合バイポーラトランジスタ（ＨＢＴ）である。バイポーラトランジスタ５、７、９、１３のエミッタ面積の比は５：１：１：３０となっており、最もエミッタ面積の小さいバイポーラトランジスタ７、９のエミッタ寸法は、プロセスの許容する最小寸法としてある。このベースバイアス回路１を構成するトランジスタのエミッタ面積の和は、従来技術を用いた場合のそれよりも小型化されている。
【００３４】
図１に示す増幅回路の動作について説明する。バイポーラトランジスタ７のベースにつながる節点８の電位は、バイポーラトランジスタ９のＶＢＥとバイポーラトランジスタ７のＶＢＥの和に等しくなる。本増幅装置は、バイポーラトランジスタ９のコレクタ電流密度と、パワートランジスタ１３のコレクタ電流密度が等しくなるように設計されている。
【００３５】
従って、バイポーラトランジスタ９のＶＢＥとパワートランジスタ１３のＶＢＥは等しい。またパワートランジスタ１３のコレクタ電流はバイポーラトランジスタ９のコレクタ電流よりも３０倍大きく、従ってパワートランジスタ１３のベース電流はバイポーラトランジスタ９のベース電流よりも３０倍大きい。パワートランジスタ１３のベース電流はバイポーラトランジスタ５のエミッタ電流に等しく、バイポーラトランジスタ９のベース電流はバイポーラトランジスタ７のエミッタ電流に等しく、かつバイポーラトランジスタ５のエミッタ面積はバイポーラトランジスタ７のそれの５倍であることから、バイポーラトランジスタ５のコレクタ電流密度はバイポーラトランジスタ７のコレクタ電流密度の６倍となる。
【００３６】
従って、バイポーラトランジスタ５のＶＢＥの方が、バイポーラトランジスタ７のＶＢＥよりも大きくなる。ここで一般にバイポーラトランジスタのコレクタ電流が、ｅｘｐ（ｑ×ＶＢＥ／（ｋ×Ｔ））に比例することを考慮すると、バイポーラトランジスタ５のＶＢＥはバイポーラトランジスタ７のＶＢＥよりもｋ×Ｔ×ｌｎ（６）／ｑ、室温では約４７ｍＶだけ大きくする必要がある。抵抗６と抵抗１４の抵抗値は、標準的な動作状態における抵抗６による電圧降下が抵抗１４による電圧降下よりも４７ｍＶ大きくなるように選んである。
【００３７】
ここで、図１に示す増幅回路の典型的な動作状態における各部の電流値と回路定数について説明する。
【００３８】
ＲＦ入力電力が０の時のパワートランジスタ１３のコレクタ電流、即ちコレクタバイアス電流は１３５ｍＡ、バイポーラトランジスタ９のコレクタ電流は４．５ｍＡである。バイポーラトランジスタ９のコレクタ電流密度はパワートランジスタ１３のコレクタバイアス電流密度と等しい。バイポーラトランジスタ９のエミッタ面積は、プロセスの許容する最小面積としてあるので、バイアス回路１の消費電流は最小になっている。
【００３９】
図１に示す半導体装置に用いたＧａＡｓ／ＡｌＧａＡｓヘテロ接合バイポーラトランジスタのｈＦＥは約３０である。従ってバイポーラトランジスタ７のエミッタ電流は０．１５ｍＡ、バイポーラトランジスタ７のベース電流は０．００５ｍＡである。またバイポーラトランジスタ５のエミッタ電流は４．５ｍＡ、バイポーラトランジスタ５のベース電流は０．１５ｍＡである。
【００４０】
従って、バイポーラトランジスタ９のコレクタ電流に対し、バイポーラトランジスタ７のベース電流とバイポーラトランジスタ５のベース電流は、充分無視できる程度に小さい。また抵抗４にはバイポーラトランジスタ９のコレクタ電流と等しい４．５ｍＡの電流が流れる。抵抗６の抵抗値は１２Ωであり、抵抗６による電圧降下は５４ｍＶとなっている。これに対し抵抗１４の抵抗値は４７Ωで、抵抗１４による電圧降下は７ｍＶである。抵抗６による電圧降下と抵抗１４による電圧降下の差は４７ｍＶとなっている。また抵抗４の抵抗値は１００Ωとなっている。
【００４１】
バイポーラトランジスタ９のコレクタ電流は、抵抗４、６に流れる電流にほぼ等しい。ここで節点８の電位がバイポーラトランジスタ９のＶＢＥとバイポーラトランジスタ７のＶＢＥの和である２．７Ｖに等しく、バイポーラトランジスタ９のコレクタ電流が変動してもこの電圧の変動が小さいことを考慮すると、バイポーラトランジスタ９のコレクタ電流ＩＣ９は、制御端子２に与えられる電圧Ｖｒｅｆを用いて、ＩＣ９＝（Ｖｒｅｆ−２．７）／（１００＋１２）で表され、Ｖｒｅｆ＝３．２Ｖの時にＩＣ９＝４．５ｍＡが得られる。
【００４２】
この時のパワートランジスタ１３のコレクタバイアス電流密度はバイポーラトランジスタ９のそれに等しく、パワートランジスタ１３のコレクタバイアス電流は１３５ｍＡとなる。ここでＩＣ９を与える式中に電源電圧が出てこないことから、本バイアス回路が電源電圧の影響を受けない構成になっていることが分かる。
【００４３】
また、環境温度が変動すると各バイポーラトランジスタの特性が変動する。図１に示す回路ではバイポーラトランジスタ７、９からなる部分とバイポーラトランジスタ５とパワートランジスタ１３からなる部分が対称に近い構成となっているため、バイポーラトランジスタ７の特性変動の影響とバイポーラトランジスタ１３の特性変動の影響が打ち消し合い、またバイポーラトランジスタ９とパワートランジスタ５の特性変動の影響が打ち消し合い、結果として環境温度の影響を受けにくい構成となっている。但し図１に示す回路では抵抗６と抵抗１４による電圧降下を利用しているために、回路の対称性が崩れている。
【００４４】
このため、図２に示す従来の回路と比較すると、環境温度の影響をより受けやすい回路になっている。しかしながら抵抗６と抵抗１４による電圧降下はそれぞれ５４ｍＶ、７ｍＶであり、ＧａＡｓ／ＡｌＧａＡｓヘテロ接合バイポーラトランジスタの典型的なＶＢＥの値である１．２〜１．４Ｖに比較して充分小さい。従って抵抗６と抵抗１４が入ることによる環境温度変動に対する耐性の劣化は、充分小さい。
【００４５】
ここで、バイポーラトランジスタ５のベースから見た、抵抗素子４、６、１４、バイポーラトランジスタ７，９からなる回路の抵抗をＲとおき、かつバイポーラトランジスタ５の相互コンダクタンスをｇｍ、エミッタ接地電流増幅率をｈ２１とおくと、ベースバイアス回路１の、節点１２からバイポーラトランジスタ５側を見たインピーダンスは（１／ｇｍ＋Ｒ／（ｈ２１＋１））で与えられる。バイポーラトランジスタのｇｍは、そのコレクタ電流ＩＣを用いてｑ×ＩＣ／（ｋ×Ｔ）で与えられる。バイポーラトランジスタ５のコレクタ電流は４．５ｍＡなので、１／ｇｍ＝５．８Ωとなる。
【００４６】
一方、ｈ２１は低周波ではほぼhFEに等しく、高周波では−６ｄＢ／ｏｃｔ．の割合で変化し、周波数が遮断周波数ｆＴの時ｈ２１の絶対値は１になる。バイポーラトランジスタ５のコレクタ電流が４．５ｍＡの時のｆＴは、約５ＧＨｚである。従って増幅器の帯域である２ＧＨｚでは、h２１は約２．５である。
【００４７】
節点８から見たバイポーラトランジスタ７、９からなる回路の抵抗値は、バイポーラトランジスタ９のｇｍの逆数の２倍になる。ここで、バイポーラトランジスタのｇｍがｑ×ＩＣ／（ｋ×Ｔ）で与えられること、及びバイポーラトランジスタ９のコレクタ電流が４．５ｍＡであることを考慮すると、節点８から見たバイポーラトランジスタ７、９からなる回路の抵抗値は、１１．６Ωとなる。更に制御端子２には電圧源が接続されると仮定すると、バイポーラトランジスタ５のベースから見た、抵抗素子４、６、１４、バイポーラトランジスタ７，９からなる回路の抵抗Ｒは、４７＋１／（１／１００＋１／（１２＋１１．６））＝６６．１Ωとなる。
【００４８】
以上より、ベースバイアス回路１の、節点１２からバイポーラトランジスタ５側を見たインピーダンスは（５．８＋６６．１／（ｈ２１＋１））で与えられる。直流ではｈ２１＝ｈＦＥ＝３０となるので、このインピーダンスは７．９Ω、２ＧＨｚではｈ２１＝２．５となるので、インピーダンスは２４．７Ωとなる。
【００４９】
このインピーダンスの周波数特性の模式図を、図３に示す。節点１２からバイポーラトランジスタ５側を見た、ベースバイアス回路１の高周波におけるインピーダンスを高くするには、抵抗素子１４の抵抗値を大きくすればよい。この時抵抗素子６の抵抗値も同時に最適化することで、抵抗素子６による電圧降下と抵抗素子１４による電圧降下の差を所望の値、即ち今回の場合では４７ｍＶに保つことができる。
【００５０】
ここで、パワートランジスタ１３のベースのインピーダンスに着目する。直流ではベースのインピーダンスはｈＦＥ／ｇｍ＝ｈＦＥ×ｋ×Ｔ／（ｑ×ＩＣ）＝３０×０．０２６／０．１３５＝５．８Ωとなる。この値はベースバイアス回路１の、節点１２からバイポーラトランジスタ５側を見たインピーダンスの直流における値７．９Ωと同等である。
【００５１】
従って、ベースバイアス回路１は、直流においては電圧源的な動作をする。一方パワートランジスタ１３の高周波におけるベースのインピーダンスは、容量の影響で直流における値５．８Ωの１／３程度に小さくなる。これに対しベースバイアス回路１の、節点１２からバイポーラトランジスタ５側を見たインピーダンスの２ＧＨｚにおける値は２４．７Ωであり、パワートランジスタ１３のベースのインピーダンスに比べ、少なくとも１０倍以上大きい。
【００５２】
従って、パワートランジスタ１３とバイアス回路１の間にＲＦチョークインダクタなどを用いることなく、パワートランジスタ１３に入力される２ＧＨｚ帯の信号電力の、ベースバイアス回路１への漏洩を充分低く押さえることができる。このインピーダンスの周波数特性の模式図を、図４に示す。
【００５３】
以上をまとめると、本発明を用いた図１に示すベースバイアス回路１は、エミッタ接地バイポーラトランジスタを用いた電力増幅器に用いるベース回路に求められる事柄である、定電圧源に近い動作をすること、その発生するベースバイアス電圧が電源電圧の変動の影響などを受けないこと、その発生するベースバイアス電圧が環境温度の影響を受けないこと、外部からのコントロール信号に応じてその発生するベースバイアス電圧を可変できること、が実現されている。
【００５４】
かつ本発明を用いた図１に示す増幅回路では、抵抗６と抵抗１４を付加し、かつ抵抗６による電圧降下と抵抗１４による電圧降下の差を４７ｍＶとすることで、バイポーラトランジスタ７、９のエミッタ面積比を１：１に対しバイポーラトランジスタ５とパワートランジスタ１３のエミッタ面積比を５：３０と、回路の対称性を崩した構成とすることを可能にしている。
【００５５】
これにより、従来技術による増幅装置よりも、バイアス回路１を構成する各バイポーラトランジスタのサイズが小さくなり、かつバイアス回路１が消費する電流も削減されている。かつ抵抗６と１４の値を適当な値、即ち図１に示した増幅装置では１２Ωと４７Ωに選ぶことで、節点１２からバイポーラトランジスタ５側を見た、ベースバイアス回路１の高周波におけるインピーダンスを、パワートランジスタ１３のベースのインピーダンスよりも充分大きくすることができる。従って、パワートランジスタ１３とバイアス回路１の間にＲＦチョークインダクタなどを挿入することなく、パワートランジスタ１３に入力される高周波信号電力の、ベースバイアス回路１への漏洩を充分低く押さえることができる。即ち、外付け部品の削減によるコストの低減、ないしはオンチップインダクタの削減によるチップサイズの低減が図られる。
【００５６】
次に図５を参照して、ベースバイアス回路１５は、同一の半導体基板上に集積されたｎｐｎ型ＧａＡｓ／ＡｌＧａＡｓヘテロ接合バイポーラトランジスタ１９、２０、２１と抵抗素子１７、１８とからなる。トランジスタ２１のエミッタは、ｎｐｎ型ＧａＡｓ／ＡｌＧａＡｓヘテロ接合パワートランジスタ２２のベースにＲＦチョーク用のインダクタや抵抗素子等を介さずに直接接続されている。
【００５７】
このベースバイアス回路１５とパワートランジスタ２２、及び受動素子からなる整合回路２３は、同一のガリウムヒ素基板上に作製されており、全体としてＭＭＩＣ増幅器を構成している。
【００５８】
バイポーラトランジスタ１９、２０、２１、２２のエミッタ面積の比は１：１：１０：１００となっており、最もエミッタ面積の小さいバイポーラトランジスタ１９、２０のエミッタ寸法は、プロセスの許容する最小寸法としてある。このベースバイアス回路１５を構成するトランジスタのエミッタ面積の和は、従来技術を用いた場合のそれよりも小型化されている。
【００５９】
図５に示すベースバイアス回路１５は、エミッタ接地バイポーラトランジスタを用いた電力増幅器に用いるベース回路に求められる事柄である、定電圧源に近い動作をすること、その発生するベースバイアス電圧が電源電圧の変動の影響などを受けないこと、その発生するベースバイアス電圧が環境温度の影響を受けないこと、外部からのコントロール信号に応じてその発生するベースバイアス電圧を可変できること、が実現されている。かつ図５に示す半導体装置では、抵抗１８を付加し、かつ抵抗１８による電圧降下を適切に設定することで、バイポーラトランジスタ１９、２０のエミッタ面積比を１：１に対しバイポーラトランジスタ２１とパワートランジスタ２２のエミッタ面積比を１０：１００と、回路の対称性を崩した構成とすることを可能にしている。
【００６０】
これにより、従来技術による半導体装置よりも、バイアス回路１５を構成する各バイポーラトランジスタのサイズが小さくなり、かつバイアス回路１５が消費する電流も削減されている。また図５に示す半導体装置は、図１に示す半導体装置の抵抗１４を０Ωとした構成となっている。
【００６１】
しかしながら、各バイポーラトランジスタのエミッタ面積と、抵抗１７、１８の値がうまくバランスした結果、抵抗１４を省略しても、節点２４からバイポーラトランジスタ２１側を見た、ベースバイアス回路１５の高周波におけるインピーダンスが、パワートランジスタ２２のベースのインピーダンスよりも充分大きくなっている。従ってパワートランジスタ２２とバイアス回路１５の間にＲＦチョークインダクタなどを挿入することなく、パワートランジスタ２２に入力される高周波信号電力の、ベースバイアス回路１５への漏洩を充分低く押さえることができる。即ち外付け部品の削減によるコストの低減、ないしはオンチップインダクタの削減によるチップサイズの低減が図られる。
【００６２】
図６を参照して、ベースバイアス回路２５は、同一の半導体基板上に集積されたｎｐｎ型Ｓｉホモバイポーラトランジスタ３０、３１、３２と抵抗素子２７、２８、２９とからなる。トランジスタ３２のエミッタは、ｎｐｎ型Ｓｉホモパワートランジスタ３３のベースにＲＦチョーク用のインダクタや抵抗素子等を介さずに直接接続されている。このベースバイアス回路２５とパワートランジスタ３３は同一のＳｉ基板上に作製されており、整合回路外付けのＭＭＩＣを構成している。
【００６３】
受動素子からなる整合回路３６は、誘電体基板上に作製されている。この図６に示す半導体装置は、図５に示す半導体装置に抵抗２９を付加した形になっている。回路動作上は抵抗２８と抵抗２９は等価であるので、図６に示す半導体装置の動作は図５に示した半導体装置のそれと原理的には同じである。即ち、図６に示すベースバイアス回路２５は、エミッタ接地バイポーラトランジスタを用いた電力増幅器に用いるベース回路に求められる事柄である、定電圧源に近い動作をすること、その発生するベースバイアス電圧が電源電圧の変動の影響などを受けないこと、その発生するベースバイアス電圧が環境温度の影響を受けないこと、外部からのコントロール信号に応じてその発生するベースバイアス電圧を可変できること、が実現されている。
【００６４】
かつ、図６に示す半導体装置では、抵抗２８、２９を付加し、かつ抵抗２８、２９による電圧降下を適切に設定することで、バイポーラトランジスタ３０、３１のエミッタ面積比とバイポーラトランジスタ３２とパワートランジスタ３３のエミッタ面積比の対称性を崩した構成とすることを可能にしている。
【００６５】
これにより、従来技術による半導体装置よりも、バイアス回路２５を構成する各バイポーラトランジスタのサイズが小さくなり、かつバイアス回路２５が消費する電流も削減されている。また節点３４からバイポーラトランジスタ３２側を見た、ベースバイアス回路２５の高周波におけるインピーダンスが、パワートランジスタ３３のベースのインピーダンスよりも充分大きくなっている。
【００６６】
従って、パワートランジスタ３３とバイアス回路２５の間にＲＦチョークインダクタなどを挿入することなく、パワートランジスタ３３に入力される高周波信号電力の、ベースバイアス回路２５への漏洩を充分低く押さえることができる。即ち、外付け部品の削減によるコストの低減、ないしはオンチップインダクタの削減によるチップサイズの低減が図られる。
【００６７】
図７を参照して、ベースバイアス回路３７は、同一の半導体基板上に集積されたｎｐｎ型ＳｉＧｅベースバイポーラトランジスタ３９、４０、４１と抵抗素子４３、４４とからなる。トランジスタ４１のエミッタは、ｎｐｎ型ＳｉＧｅベースパワートランジスタ４２のベースにＲＦチョーク用のインダクタや抵抗素子等を介さずに直接接続されている。このベースバイアス回路３７とパワートランジスタ４２は同一のＳｉ基板上に作製されており、整合回路外付けのＭＭＩＣを構成している。受動素子からなる整合回路４６は、誘電体基板上に作製されている。
【００６８】
この図７に示す半導体装置は、図６に示す半導体装置の抵抗２８を省略した形になっている。回路動作上は図６の抵抗２８と抵抗２９は等価であるので、図７に示す半導体装置の動作は図６に示した半導体装置のそれと原理的には同じである。即ち図７に示すベースバイアス回路３７は、エミッタ接地バイポーラトランジスタを用いた電力増幅器に用いるベース回路に求められる事柄である、定電圧源に近い動作をすること、その発生するベースバイアス電圧が電源電圧の変動の影響などを受けないこと、その発生するベースバイアス電圧が環境温度の影響を受けないこと、外部からのコントロール信号に応じてその発生するベースバイアス電圧を可変できること、が実現されている。
【００６９】
かつ図７に示す半導体装置では、抵抗４４を付加し、かつ抵抗４４による電圧降下を適切に設定することで、バイポーラトランジスタ３９、４０のエミッタ面積比とバイポーラトランジスタ４１とパワートランジスタ４２のエミッタ面積比の対称性を崩した構成とすることを可能にしている。
【００７０】
これにより、従来の半導体装置よりも、バイアス回路３７を構成する各バイポーラトランジスタのサイズが小さくなり、かつバイアス回路３７が消費する電流も削減されている。また節点４５からバイポーラトランジスタ４１側を見た、ベースバイアス回路３７の高周波におけるインピーダンスが、パワートランジスタ４２のベースのインピーダンスよりも充分大きくなっている。
【００７１】
従って、パワートランジスタ４２とバイアス回路３７の間にＲＦチョークインダクタなどを挿入することなく、パワートランジスタ４２に入力される高周波信号電力の、ベースバイアス回路３７への漏洩を充分低く押さえることができる。即ち、外付け部品の削減によるコストの低減、ないしはオンチップインダクタの削減によるチップサイズの低減が図られる。
【００７２】
図８を参照して、ベースバイアス回路４８は、同一の半導体基板上に集積されたｎチャネルＭＯＳＦＥＴ５０、５１とｎｐｎ型Ｓｉホモバイポーラトランジスタ６３と抵抗素子６５、６６とからなる。ＭＯＳＦＥＴ５１のソースは、ｎｐｎ型Ｓｉホモパワートランジスタ６４のベースにＲＦチョーク用のインダクタや抵抗素子等を介さずに直接接続されている。このベースバイアス回路４８とパワートランジスタ６４は同一のＳｉ基板上に作製されており、整合回路外付けのＭＭＩＣを構成している。受動素子からなる整合回路６８は、誘電体基板上に作製されている。
【００７３】
この図８に示す半導体装置は、図５に示す半導体装置のバイポーラトランジスタ５、７をＭＯＳＦＥＴ５０、５１で置き換えた物である。図８に示す半導体装置においても、ＭＯＳＦＥＴ５０とバイポーラトランジスタ６３からなる回路部分と、ＭＯＳＦＥＴ５１とバイポーラトランジスタ６４からなる回路部分が対称な構成になっていることから、図８に示す半導体装置の動作は図５に示した半導体装置のそれと原理的には同じである。即ち、図８に示すベースバイアス回路４８は、エミッタ接地バイポーラトランジスタを用いた電力増幅器に用いるベース回路に求められる事柄である、定電圧源に近い動作をすること、その発生するベースバイアス電圧が電源電圧の変動の影響などを受けないこと、その発生するベースバイアス電圧が環境温度の影響を受けないこと、外部からのコントロール信号に応じてその発生するベースバイアス電圧を可変できること、が実現されている。
【００７４】
かつ、図８に示す半導体装置では、抵抗６５、６６を付加し、かつ抵抗６５、６６による電圧降下を適切に設定することで、ＭＯＳＦＥＴ５０のゲート幅とバイポーラトランジスタ６３のエミッタ面積の比と、ＭＯＳＦＥＴ５１のゲート幅とパワートランジスタ６４のエミッタ面積の比の対称性を崩した構成とすることを可能にしている。
【００７５】
これにより、従来の半導体装置よりも、バイアス回路４８を構成するＭＯＳＦＥＴとバイポーラトランジスタのサイズが小さくなり、かつバイアス回路４８が消費する電流も削減されている。また、節点６７からＭＯＳＦＥＴ５１側を見た、ベースバイアス回路４８の高周波におけるインピーダンスが、パワートランジスタ６４のベースのインピーダンスよりも充分大きくなっている。
【００７６】
従って、パワートランジスタ６４とバイアス回路４８の間にＲＦチョークインダクタなどを挿入することなく、パワートランジスタ６４に入力される高周波信号電力の、ベースバイアス回路４８への漏洩を充分低く押さえることができる。即ち、外付け部品の削減によるコストの低減、ないしはオンチップインダクタの削減によるチップサイズの低減が図られる。
【００７７】
図９を参照して、ベースバイアス回路７０は、図５に示したベースバイアス回路１５の制御端子２に、新たにバッファ回路７２を付加した構成となっている。図９に示す半導体装置の基本的な動作と作用と得られる効果は、図５に示した半導体装置のそれと同じである。
【００７８】
バッファ回路７２を付加したことにより制御端子７１に流れる電流は小さくなっており、通常のＣＭＯＳプロセスにより作製されるＬＳＩの発生する制御信号で、バイアス回路７０を充分駆動できるようになっている。
【００７９】
図１０を参照して、ベースバイアス回路７６は、図５に示したベースバイアス回路１５の制御端子２に、新たにバッファ回路７７を付加した構成となっている。図１０に示す半導体装置の基本的な動作と作用と得られる効果は、図５に示した半導体装置のそれと同じである。
【００８０】
バッファ回路７７は、抵抗７８、７９、バイポーラトランジスタ８０より構成される反転増幅器となっている。バッファ回路７７を付加したことにより制御端子７１に流れる電流は小さくなっており、通常のＣＭＯＳプロセスにより作製されるＬＳＩの発生する制御信号で、バイアス回路７６を充分駆動できるようになっている。
【００８１】
また、バッファ回路７７は反転増幅器であるので、図５に示したベースバイアス回路１５に比較して、ベースバイアス回路７６では制御電圧とパワートランジスタ８０のコレクタバイアス電流の関係が反転している。
【００８２】
図１１を参照して、ベースバイアス回路８６とパワートランジスタ８７、整合回路８８、ＤＣカット用のＭＩＮ容量９１が、同一のＧａＡｓ基板８５上に集積されている。トランジスタとしては、全てｎｐｎ型ＧａＡｓ／ＡｌＧａＡｓヘテロ接合バイポーラトランジスタを用いている。整合回路８８はスパイラルインダクタ８９とＭＩＮ容量９０とからなる。
【００８３】
図１１に示す半導体装置の基本的な動作と作用と得られる効果は、図５に示した半導体装置のそれと同じである。
【００８４】
図１２を参照して、ベースバイアス回路９４、９５とパワートランジスタ９９、１０２、ＭＩＮ容量９８，１００，１０４、抵抗１０３が同一のＳｉ基板９３上に集積されている。トランジスタとしては、全てｎｐｎ型Ｓｉホモ接合バイポーラトランジスタを用いている。
【００８５】
本半導体装置は２段アンプをＭＭＩＣ化した物であり、抵抗１０３とＭＩＮ容量１０４からなるフィードバック回路の働きにより、増幅器の帯域における、RF入力端子９７から見たインピーダンスが５０Ωに整合されている。段間の整合は、外部回路への接続端子９６に付加する外部回路により調整する。出力整合は、ＲＦ出力端子１０１に接続する外部回路により調整する。ベースバイアス回路９５はベースバイアス回路９４と同一の基本構成となっており、それぞれの回路定数はパワートランジスタ９９と１０２のエミッタ面積の違いに応じて最適化してある。ベースバイアス回路９４と９５の基本的な動作と作用と得られる効果は、図５に示したベースバイアス回路１５のそれと同じである。
【００８６】
【発明の効果】
以上説明したように、本発明によれば、チップ面積と消費電流とが小さくすることができ、しかも、パワートランジスタのベースとバイアス供給回路の間にチョークインダクタを不要とすることができるという効果がある。
【図面の簡単な説明】
【図１】本発明による電力増幅器の一例を示す図である。
【図２】従来のベースバイアス回路を説明するための図である。
【図３】図１に示す電力増幅器の動作を説明するための図である。
【図４】図１に示す電力増幅器の動作を説明するための図である。
【図５】本発明による電力増幅器の他の例を示す図である。
【図６】本発明による電力増幅器のさらに他の例を示す図である。
【図７】本発明による電力増幅器のさらに他の例を示す図である。
【図８】本発明による電力増幅器のさらに他の例を示す図である。
【図９】本発明による電力増幅器のさらに他の例を示す図である。
【図１０】本発明による電力増幅器のさらに他の例を示す図である。
【図１１】本発明による電力増幅器のさらに他の例を示す図である。
【図１２】本発明による電力増幅器のさらに他の例を示す図である。
【符号の説明】
１  ベースバイアス回路
５，７，９  ｎｐｎ型バイポーラトランジスタ
４，６，１４  抵抗素子
１１  整合回路
１３  パワートランジスタ
【図１】
0003770306.tif 000002
【図２】
0003770306.tif 000003
【図３】
0003770306.tif 000004
【図４】
0003770306.tif 000005
【図５】
0003770306.tif 000006
【図６】
0003770306.tif 000007
【図７】
0003770306.tif 000008
【図８】
0003770306.tif 000009
【図９】
0003770306.tif 000010
【図１０】
0003770306.tif 000011
【図１１】
0003770306.tif 000012
【図１２】
0003770306.tif 000013