(57)【特許請求の範囲】
【請求項１】
複数のｐｉｎ接合を積層してなる光電変換素子の製造方法において、ｎ層に隣接するｐ層を少なくとも２層構造とし、第１ｐ層としてｐ型不純物をドープした非晶質シリコン膜を成膜し、次いで第２ｐ層としてｐ型不純物を含まない原料ガスの放電分解によって非晶質シリコン層を成膜して積層することにより形成する工程を備え、第２ｐ層を成膜する際、所定膜厚分を成膜するごとに、この第２ｐ層表面にプラズマ処理を施し、
プラズマ処理は、所定膜厚分を成膜するごとに、プラズマ照射時間及び／または処理電力を小さくして施すことを特徴とする光電変換素子の製造方法。
【請求項２】
プラズマ処理を、Ｈ2 ，Ａｒ，Ｈｅのうちの少なくとも１種類のガスを含む気相プラズマで行う請求項１記載の光電変換素子の製造方法。
【請求項３】
第１ｐ層及び第２ｐ層を、成膜装置の同一チャンバで形成する請求項１に記載の光電変換素子の製造方法。
【請求項４】
前記第１ｐ層及び第２ｐ層と、ｉ層とを成膜装置の異なるチャンバで形成する請求項１記載の光電変換素子の製造方法。
【請求項５】
第１ｐ層が、５ｎｍ以下の膜厚を有する請求項１に記載の光電変換素子の製造方法。
【請求項６】
前記ｎ層に隣接するｐ層は、ｐ型不純物濃度がｎ層側で高くｉ層側で低く、かつ光学的バンドギャップがｎ層側で広くｉ層側で狭くなるよう形成される請求項１に記載の光電変換素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光電変換素子及びその製造方法に関し、より詳細には、複数のｐｉｎ接合を積層してなる光電変換素子及びその製造方法に関する。
【０００２】
【従来の技術】
薄膜太陽電池等で用いられるｐｉｎ接合を有する光電変換素子において、光入射側のドープ層は、変換効率を向上させる上で重要な要因の一つとして従来から様々な開発が行われてきた。特に、光入射側のドープ層の一つであるｐ層は、アモルファスシリコン系の窓層としての機能を果たすものであるが、光電変換層ではないため、光吸収量を小さくすると同時に、高導電率及び良好なｐ／ｉ界面特性をもたせるという相反する性能を満足させる必要があり、種々の研究がなされている。
【０００３】
例えば、ｐ層として、ボロンをドープしたａ−ＳｉＣ膜を用いる方法が、特公平３−４０５１５号公報及び特公平３−６３２２９号公報に記載されている。
これらの公報では、ｐ層は、シラン又はシラン誘導体（例えば、ＳｉＨ4 ）、炭化水素（例えば、ＣＨ4 ）、不活性ガス（例えばＡｒ、Ｈｅ）等の混合ガスとともに、Ｂ2 Ｈ6 ガスをグロー放電により分解して成膜する方法が記載されており、他にもプラズマ化学気相成長法等が一般に知られている。
【０００４】
しかし、Ｂ2 Ｈ6 ガスを原料ガスに同時に混入すると、Ｂ（ボロン）が、アモルファス中のＳｉ等の結合手を終端している水素を引き抜く。これにより、層中にダングリングボンドと呼ばれる未結合手が多数形成されることとなる。このため、上記方法により成膜されたボロンをドープしたアモルファスシリコン系膜を窓層であるｐ層に使用した場合には、ｐ層の光吸収量が増加する。
【０００５】
そこで、この光吸収量の増加を抑えるために、膜内に数十パーセントまで炭素が導入されるが、この炭素量の増加は、膜質の悪化を招き、それによって、導電率が低下し、素子全体の内部抵抗を増加させるという問題がある。
このように、セル特性にシリーズ抵抗を生じさせないような所望の導電率を得ようとすれば、光吸収量が無視できないほど大きくなり、十分な光電流が確保でないという問題がある。
【０００６】
また、プラズマ化学気相成長法においては、プラズマ中のボロンは膜表面の未結合手をも増加させるため、ｐ／ｉ界面に再結合準位を大量に発生させ、変換効率に多大な悪影響を及ぼす。よって、例えば、ｐ層としてボロンをドープしたＳｉＣ膜を用いた場合、光電変換層との接合が悪く、発生した光キャリアの再結合が中心となって、十分な開放電圧（Ｖｏｃ）やフィルファクター（Ｆ．Ｆ．）が確保できなくなる。
【０００７】
そこで、ｐ／ｉ界面に、膜中のＣ量を緩やかに変化させたアモルファス膜や真性ＳｉＣ膜をバッファ層として挟み込むことにより、セル特性への影響を緩和する手法が一般的に用いられている。
しかし、これらバッファ層は、導電率が低く、素子の内部抵抗の増加の原因となり、結局Ｆ．Ｆ．の低下は回避できない。
【０００８】
これに対して、特開平７−２２６３８号公報には、ｐ層の作製方法として、アモルファスボロン層を作製した後にアモルファスシリコン層を積層することにより、ｐ型のアモルファスシリコン層を形成する方法が開示され、Appl.Phys.36、467 (1997)にはアモルファスボロン層を作製した後にアモルファスカーボンを積層することにより、ｐ層を形成する方法が提案されている。しかし、アモルファスボロン層では、光吸収量を十分小さくすることは依然として困難である。
【０００９】
また、太陽光のスペクトルを効率よく利用して光電変換率を高めるために、ｐｉｎ接合を複数積層した構造からなるタンデム型の光電変換素子が広く用いられている。このような光電変換素子では、各ｐｉｎ接合内の光電変換層の光学的バンドギャップを任意に設定することにより、それぞれのｐｉｎ接合内で発生する光電流を効率よく利用することができる。しかしその反面、中間のｐ層と隣接するｎ層とが接触する界面が必然的に存在し、それによって、良好なオーミック接触を得るために膜質は犠牲となり、かつ光吸収量の多い再結合層の３ｎｍ程度をこの界面に挿入せざるを得ないのが現状である。
【００１０】
【発明が解決しようとする課題】
ボロンをドープさせたアモルファスシリコン系の膜を形成する場合、ＳｉＨ4 を原料ガスとして、ＧｅＨ4 ，ＣＨ4 ，Ｈ2 ，Ａｒ，Ｈｅ等を混合したガスに、Ｂ2 Ｈ6 ガスを混入し、プラズマ化学気相成長法を用いて成長させるのが一般的である。しかし、Ｂ2 Ｈ6 ガスを上記ガスに同時に混入すると、ボロンによるアモルファス中のＳｉやＧｅの結合手を終端している水素の引き抜きが起こり、膜中にダングリングボンドと呼ばれる未結合手が多数形成される。この水素の引き抜き効果によって、窓層であるｐ層の光吸収量は増加する。この光吸収量の増加を抑えるために、上記したＣＨ4 のようなガスを原料ガスに混合してＣを膜内に混入するが、このことはｐ層の導電率の大幅な低下をひき起こす。したがって、セル特性にシリーズ抵抗を生じさせないような所望の導電率を得ようとすれば、光吸収量が無視できないほど大きくなり、十分な光電流が確保できないという問題があった。
【００１１】
加えて、プラズマ中のボロンは膜表面の未結合手も増加させるため、ｐ／ｉ界面に再結合準位を大量に発生させ、変換効率に多大な悪影響を及ぼす。例えば、ｐ層としてボロンドープＳｉＣ膜を用いた場合、光電変換層との接合が悪くなり、十分なＶｏｃやＦ．Ｆ．を確保できない。このため、通常、ｐ／ｉ界面にバッファ層（真性ＳｉＣ膜）を挿入するが、この層は導電率が低く、素子の内部抵抗の増加の原因となり、Ｆ．Ｆ．の低下をもたらす。
【００１２】
さらに、このようなｐｉｎ接合を２つあるいは３つ以上接合して１つの素子とした、いわゆるタンデム型の光電変換素子においては、ｎ層と隣接する中間のｐ層を、隣接する下部のｎ層とオーミック接触を得るためのコンタクト層（高ドープａ−Ｓｉ膜）とａ−ＳｉＣやａ−ＳｉＯ膜等のワイドギャップ化したシリコン系合金膜を積層して形成するのが一般的であるが、不活性層であるコンタクト層の光吸収ロスが大きいことや、ａ−ＳｉＣやａ−ＳｉＯ膜等のワイドギャップ化したシリコン系合金膜の直列抵抗が無視できないほど大きくなって、光電変換素子のＦ．Ｆ．を低下させるという問題がある。
【００１３】
このように、従来の方法では、複数のｐｉｎ接合を積層してなるタンデム型の光電変換素子において、光吸収量が小さくかつ高導電率のｐ型ドープ層で、ｎ型のアモルファスシリコン層（もしくは微結晶シリコン層）と光電変換層の両方に良好な界面特性をもつという相反する特徴を満足させる窓層を得ることは非常に困難であった。
【００１４】
本発明は、上記のような問題点に鑑みてなされたものであり、複数のｐｉｎ接合を積層してなるタンデム型の光電変換素子において、ｐ層が、隣接するｎ層およびｉ層の双方の界面で、良好なオーミック接触を有し、かつ光吸収量が小さい界面特性をもつ光電変換素子及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明によれば、複数のｐｉｎ接合を積層してなる光電変換素子であって、少なくともｎ層に隣接するｐ層が、第１ｐ層としてｎ型及びｐ型の不純物が混在した５ｎｍ以下の膜厚を有する非晶質シリコン層と、第２ｐ層としてｉ層に近づくにつれて不純物濃度が減少する非晶質シリコン層とが積層されてなる光電変換素子が提供される。
【００１６】
また、本発明によれば、複数のｐｉｎ接合を積層してなる光電変換素子の製造方法において、ｎ層に隣接するｐ層を少なくとも２層構造とし、第１ｐ層としてｐ型不純物をドープした非晶質シリコン膜を成膜し、次いで第２ｐ層としてｐ型不純物を含まない原料ガスの放電分解によって非晶質シリコン層を成膜して積層することにより形成することを特徴とする光電変換素子の製造方法が提供される。
【００１７】
【発明の実施の形態】
本発明の光電変換素子は、少なくとも２つのｐｉｎ接合を有するタンデム型の光電変換素子であり、主として、光の入射側から順に設けられた、透明電極層と、第１ｐｉｎ接合と、この第１ｐｉｎ接合のｎ層に隣接するｐ層を有する第２ｐｉｎ接合と、裏面電極層とからなる。第２ｐｉｎ接合は、ｎ型及びｐ型の不純物が混在した５ｎｍ以下の膜厚を有する非晶質シリコン層（第１ｐ層）及びｉ層に近づくにつれて不純物濃度が減少する非晶質シリコン層（第２ｐ層）が積層してなるｐ層と、このｐ層とｐｉｎ接合を形成するｉ層及びｎ層とからなる。
本発明の光電変換素子は、さらに第３、第４・・・のｐｉｎ接合が積層されたものを含むが、これらの複数のｐｉｎ接合のすべてが、上記の第１ｐ層及び第２ｐ層を有するｐ層からなるｐｉｎ接合を含む必要はない。少なくとも１つのｐｉｎ接合が、上記の第１ｐ層及び第２ｐ層を有するｐ層からなるｐｉｎ接合からなることは必要であるが、すべてのｐｉｎ接合において、第１ｐ層及び第２ｐ層を有することが好ましい。。
【００１８】
本発明の光電変換素子は、基板上に形成されていることが好ましい。
本発明の光電変換素子に用いることができる基板としては、通常、太陽電池セルの基板として使用されるものであれば特に限定されるものではなく、ステンレス、アルミニウム、銅、亜鉛等の金属からなる基板、ガラス基板、ポリイミド、ＰＥＴ、ＰＥＮ、ＰＥＳ、テフロン等の樹脂基板、金属基板に樹脂が塗布された基板、樹脂基板に金属層が形成された基板等、種々のものが挙げられる。なかでも透明基板であることが好ましい。なお、この基板は、基板の利用態様に応じて、さらに絶縁膜、金属や半導体等による他の導電膜あるいは配線層、バッファ層等又はこれらが組み合わされて形成された基板であってもよい。基板の厚さは特に限定されるものではないが、適当な強度や重量を有するように、例えば０．１〜３０ｍｍ程度が挙げられる。また、基板表面には凹凸を有していてもよい。
【００１９】
本発明の光電変換素子に用いられる透明電極層としては、ＺｎＯ、ＩＴＯ、ＳｎＯ2 等の導電性酸化物等が挙げられる。これらの電極材料は、単層又は複数層として形成することができる。このような裏面電極の膜厚は、使用する材料等により適宜調整することができるが、例えば、２００〜２０００ｎｍ程度が挙げられる。また、このような透明電極層の表面には、凹凸が形成されていてもよい。凹凸は、例えば、可視光領域の光の波長程度、０．１〜１．２μｍ程度の高さ、０．１〜１０μｍのピッチを有するものが挙げられる。
【００２０】
本発明の光電変換素子に用いられる第１ｐｉｎ接合は、従来の技術によるｐｉｎ接合であってもよいし、後述する本発明の光電変換素子に用いられる第２ｐｉｎ接合であってもよい。また、この第１ｐｉｎ接合は、本発明の光電変換素子に用いられる第２ｐｉｎ接合のｐ層上に１つまたは複数あってもよい。
本発明の光電変換素子の第２ｐｉｎ接合のｐ層は、ｎ型及びｐ型の不純物が混在した５ｎｍ以下の膜厚を有する非晶質シリコン層（第１ｐ層）と、ｉ層に近づくにつれて不純物濃度が減少する非晶質シリコン層（第２ｐ層）とが積層されてなり、このような構成により、下地のｎ層と良好なオーミック接触を確保しながらホウ素の膜中シリコンからの水素の引き抜き効果によるｐ層膜質低下を起こさないｐ層を形成することができる。
【００２１】
上記ｐ層は、第１ｐ層及び第２ｐ層とも、半導体層、特にアモルファスシリコン層、例えば、ａ−Ｓｉ：Ｈ、ａ−ＳｉＧｅ：Ｈ等により形成することができる。第１ｐ層と第２ｐ層とは、必ずしも同一半導体層により形成されていなくてもよい。第１ｐ層及び第２ｐ層のいずれもが、ＳｉＣではなく、ａ−Ｓｉ：Ｈであることが好ましい。
【００２２】
第１ｐ層において、膜厚が５ｎｍ以下とは、第１ｐ層の光学的な吸収量が無視できる範囲の膜厚を意味しており、半導体の１原子層以上の膜が含まれる。また、この膜は全面において均一な膜厚を有していることが好ましいが、例えば、透明電極層の表面に島状に形成されていてもよい。また、第１ｐ層全体にわたって、所定量の不純物が添加されていることが好ましい。つまり、第１ｐ層がシリコン系の層により形成されている場合、第１ｐ層の１原子層中にＳｉは１０22個／ｃｍ2存在し、その層中に不純物が１０19個／ｃｍ2以上存在すればキャリア密度は十分である。これは、Ｓｉ原子１０００個に対して、キャリアが１個あればよいことを意味するため、このようなキャリア密度を維持できる程度のキャリア、例えばボロン等のアクセプタが存在するように、膜厚及び不純物濃度を調整することができる。
【００２３】
上記のように第１ｐ層が構成されていることにより、後述するｉ層に十分な内部電界を形成でき、比較的大きな開放電圧を確保でき、光吸収量の増加を抑制できるため、比較的大きな短絡電流を得ることができる。
また、第１ｐ層は、後述するように、その表面をプラズマ処理されていてもよい。このようにその表面をプラズマ処理することにより、後述する第２ｐ層とともに良好なｐ／ｉ界面特性をもたせることができる。
【００２４】
第２ｐ層において、ｉ層に近づくにつれて不純物濃度が減少する非晶質シリコン層からなるｐ層とは、この層を形成する際にはｐ型不純物を含まない原料ガスの放電分解によってｉ層を形成するが、その形成と同時あるいはその後に下層の第１ｐ層からの不純物の拡散及び／または成膜雰囲気からの不純物の混入により、ｐ型となり得る層を意味する。
【００２５】
よって、この第２ｐ層内の第２導電型不純物は、第１ｐ層の不純物濃度よりも小さく、第１ｐ層から後述するｉ層に近づくにつれて、徐々に減少していることが好ましい。このように、第２ｐ層内の不純物濃度が徐々に減少している場合には、ｉ層にかけて光吸収係数を徐々に大きくすることができ、つまり、不純物による第２ｐ層からの水素の引き抜き作用を抑制して光吸収量を徐々に小さくすることができ、かつ第２ｐ層の膜質の低下を防止することができる。なお、第２ｐ層は、１層で形成されてもよいが、成膜条件等を変化させた複数層で形成されていてもよい。第２ｐ層の膜厚は、特に限定されるものではないが、例えば、１〜２００ｎｍ程度の膜厚が挙げられる。第２ｐ層が複数層で形成されている場合には、各層の膜厚は、１〜３０ｎｍ程度であることが好ましい。
【００２６】
また、第２ｐ層は、後述するように、所定膜厚分を成膜するごとに、その表面にプラズマ処理が施されていてもよいし、第２ｐ層が複数層で形成されている場合には、各層の表面がプラズマ処理されていてもよい。なお、複数層のすべての表面がプラズマ処理されていてもよいし、その中の一部の層の表面がプラズマ処理されていてもよい。
【００２７】
本発明の光電変換素子において、第２ｐｉｎ接合を形成するｉ層及びｎ層は、通常、光電変換素子におけるｐｉｎ接合に使用されるｉ層及びｎ層であれば、特に限定されるものではない。例えば、ｉ層及びｎ層としては、いずれも上述したような非晶質シリコン層により形成されていてもよいし、結晶シリコン層により形成されていてもよい。ｉ層はキャリアとなる不純物が導入されておらず、ｎ層はドナーとなる不純物、例えばリン、砒素等が１０18〜１０19ｃｍ-3程度で導入された層が挙げられる。これらの膜厚は、光電変換素子により得ようとするエネルギーあるいは、ｐ層中、ｎ層中等の不純物濃度等により適宜調整することができるが、例えば、それぞれ１〜１００ｎｍ程度、１〜２００ｎｍ程度が挙げられる。
【００２８】
また、裏面電極層は、通常、電極として使用される導電材料であれば特に限定されることなく、例えば、金、白金、銀、銅、アルミニウム等の金属、上述した導電性酸化物等が挙げられる。これらの膜厚は、光電変換素子の使用態様に応じて適宜選択することができる。
さらに、透明電極層、ｐ層、ｉ層、ｎ層、裏面電極層の間に、任意にバッファ層、中間層、導電層、絶縁層等をさらに備えていてもよい。
【００２９】
本発明の光電変換素子の製造方法においては、好ましくは第１ｐｉｎ接合のｎ層の表面に、まず、第１ｐ層としてｐ型不純物を高濃度にドープした非晶質シリコン膜を５ｎｍ以下の膜厚となるように成膜する。
第１ｐ層は、公知の方法、例えば、ＳｉＨ4、ＧｅＨ4、Ｈ2、Ａｒ、Ｈｅ等のガスを用いるＣＶＤ法、プラズマＣＶＤ法等により形成することができる。
【００３０】
ｐ層を構成するｐ型不純物（ボロン等）は、原料ガスに、例えば、Ｂ2 Ｈ6 ガスを混入して成膜と同時にドーピングしてもよいし、半導体層を形成した後、イオン注入又は熱拡散等の方法によりドーピングしてもよい。
また、第１ｐ層は、上述したようにその表面にプラズマ処理を施してもよい。この際のプラズマ処理は、Ｈ2 ，Ａｒ，Ｈｅのうちの少なくとも１種類のガスを含む気相プラズマで行うのが好ましい。
【００３１】
次に、第１ｐ層上にｐ型不純物を含まない原料ガスの放電分解によって、非晶質シリコン層からなる第２ｐ層を成膜する。第２ｐ層を成膜する方法は、原料ガスの中に不純物を含まない以外は、第１ｐ層を形成する方法と同様の方法で形成することができる。
【００３２】
このような方法で成膜することにより、ｐ型の不純物を積極的に含有させないが、下地である第１ｐ層からｐ型不純物が拡散することにより、結果的にｉ層に近づくにつれて不純物濃度が減少する第２ｐ層を形成することができる。また、第１及び第２ｐ層が成膜装置、例えばプラズマＣＶＤ装置により成膜される場合であって、第２ｐ層を第１ｐ層と同じチャンバで成膜することにより、雰囲気中に存在する第１ｐ層形成の際のｐ型不純物の混入により、結果的に第２ｐ層を形成することができる。
【００３３】
さらに、この第２ｐ層は、その表面及び／または所定膜厚を成膜する毎に、得られた第２ｐ層の表面にプラズマ処理を施すことが好ましい。この際の所定膜厚とは、例えば、１〜３０ｎｍ程度が挙げられる。また、所定膜厚毎にプラズマ処理を複数回施す場合には、プラズマ照射時間及び／又は処理時の投入電力を１回目よりも２回目、２回目よりも３回目と、徐々に小さくすることが好ましい。このようなプラズマ処理により、第２ｐ層中の光吸収係数を、ｉ層に近づくにつれて徐々に増大させることができ、つまり第２ｐ層中の光吸収量増加を徐々に抑制できるため、短絡電流を向上できるとともに、Ｖｏｃ及びＦ．Ｆ．の低下を抑制することができる。上記したプラズマ処理の条件は、例えば、表１のように設定することができる。
【００３４】
【表１】
0003753556.tif 000002
【００３５】
なお、第２ｐ層の形成は、第１ｐ層を形成した成膜装置のチャンバと同一のチャンバで行ってもよい。この場合には、特別なドーピングプロファイルを設計することなく、光吸収係数を増大させることができ、つまり第１及び第２ｐ層中の光吸収量増加を抑制できるため、ひいては、製造コストの低減を実現することができる。
ｉ層の形成は、必ずしも第１ｐ層を形成した成膜装置のチャンバと同一のチャンバでなくてもよく、異なるチャンバで形成する方がよい。この場合には、第２ｐ層に過剰の不純物の拡散を及ぼすことがないため、第２ｐ層内の内部電界制御を容易に行うことができる。
【００３６】
ｉ層は、ｉ層成膜チャンバによりｐ型及びｎ型の不純物を含まないシリコン層として形成される。ｎ層は、ｎ層成膜チャンバによりｎ型の不純物が拡散されたシリコン層として形成される。
なお、第１ｐｉｎ接合は、従来の成膜方法を使用したものでもよいし、後述する本発明のｐ層を有するｐｉｎ接合（以下、第２ｐｉｎ接合と称する）でもよいので、ここでの説明は省略する。
【００３７】
このように、本発明のタンデム型光電変換素子は、ｎ層に隣接するｐ層が、ボロンをドープしたａ−ＳｉＣ膜を用いた構成ではなく、ａ−Ｓｉ膜のみを用いた構成であるため、隣接するｎ層およびｉ層の双方の界面における界面特性が改善され、それによってｐ層における光吸収量の増加を抑え、層間での良好なオーミック接触を得ることができる。
【００３８】
図１は、本発明のタンデム型光電変換素子の具体的な断面構造を示す。
タンデム型光電変換素子は、透明ガラス基板１上に、透明電極層２、第１ｐｉｎ接合３、第２ｐｉｎ接合９及び裏面電極層６が順次形成されて構成されている。第２ｐｉｎ接合９は、ｐ層（１１、１２、１３、１４）と、ｉ層４と、ｎ層５とからなり、それぞれのｐ層（１１〜１４）は、高ドープｐ型ａ−Ｓｉ層からなる第１ｐ層７と、ｐ型ａ−Ｓｉ層からなる第２ｐ層８（ａ〜ｄ）とから構成される。
【００３９】
第１ｐｉｎ接合３もｐ層、ｉ層及びｎ層が積層されて１つのｐｉｎ接合を形成しており、上記のｐ層（１１〜１４）、ｉ層４及びｎ層５からなる第２ｐｉｎ接合９とともに一体のタンデム型光電変換素子１０、２０、３０、４０を形成する。なお、第１ｐｉｎ接合３のｐ層、ｉ層及びｎ層からなるｐｉｎ接合は、第２ｐｉｎ接合９のｐｉｎ接合と異なる製造方法で構成されていてもよい。
【００４０】
以下に、本発明に基づくタンデム型光電変換素子の製造方法を４つの実施の形態により説明する。ここでは、特にＳｉを主元素として構成されるドープ層について説明するが、同様の方法でａ−ＳｉＧｅ：Ｈ膜のようなＧｅを含むアモルファスシリコン系のドープ層についても同様の効果を生じる。
【００４１】
実施例１
この実施の形態では、図１に示したように、タンデム型光電変換素子１０が、透明ガラス基板１上に、透明電極層２、第１ｐｉｎ接合３、第２ｐｉｎ接合９のｐ層１１、ｉ層４、ｎ層５及び裏面電極層６が順次形成されてなる。この例では、ｐ層１１が、第１ｐ層７と第２ｐ層８ａからなる。タンデム型光電変換素子１０の製造方法を、以下に説明する。
【００４２】
まず、プラズマ気相成膜装置におけるｐ層成膜チャンバ内の基板支持体上に、凹凸ＺｎＯからなる透明電極層２付きの透明ガラス基板１を載置し、この基板１上に、第１ｐｉｎ接合３を作製した。
ＳｉＨ4：ＣＨ4：Ｂ2Ｈ6＝１：１：０．０２のガスを２００ｓｃｃｍの流量で供給し、投入電力２００Ｗで成膜し、ボロンが高濃度でドープされた高ボロンドープａ−ＳｉＣ層を作製した。このｐ型ドープａ−ＳｉＣ膜上にノンドープのａ−ＳｉＣ膜を１０ｎｍ積層し、ｉ層成膜室で成膜した１００ｎｍのｉ層とｎ層成膜室で成膜した３０ｎｍのｎ層を積層して第１ｐｉｎ接合３を作製した。  このｐｉｎ接合３のｎ層上に、ＳｉＨ4：Ｂ2Ｈ6：Ｈ2＝１：０．１：２０の原料ガスを２００ｓｃｃｍの流量で供給した。この際、成膜温度を２００℃、基板温度を２００℃、投入電力を２００Ｗとし、約１分間成膜し、第１ｐ層７としてボロンが高濃度でドープされた高ドープｐ型ａ−Ｓｉ層を作製した。得られた高ドープｐ型ａ−Ｓｉ層は、光吸収量が無視できる膜厚、ここでは３ｎｍ程度の膜厚に設定した。
ここで、成長時間は下地のｎ層中にボロンが十分混入し、上部層と良好なオーミック接触が得られる時間（上記の約１分間）に設定した。
【００４３】
続いて、同一チャンバで、ＳｉＨ4：Ｈ2＝１００：２００ｓｃｃｍの原料ガスを用いて、ボロンをドープしないａ−Ｓｉ層を１０ｎｍ程度の膜厚で成膜した。この際、ａ−Ｓｉ層は、このａ−Ｓｉ層の下地の高ドープｐ型ａ−Ｓｉ層、すなわち、第１ｐ層７からボロンが拡散するか、あるいは雰囲気ガス中のボロンの混入により、層全体をｐ層化して第２ｐ層８ａとなる。
【００４４】
次いで、この第１ｐ層７と第２ｐ層８ａとを積層したｐ層（ｐ型非晶質シリコン層）１１の上に、ｉ層成膜チャンバにて、ＳｉＨ4：Ｈ2＝２００：５００ｓｃｃｍの原料ガスを用い、投入電力を１００Ｗとし、膜厚２００ｎｍ程度のｉ層４を成膜し、さらに、ｉ層４上に、ｎ層成膜チャンバにて、ＳｉＨ4：Ｈ2：ＰＨ3＝１０：５００：３、投入電力を１００Ｗとし、膜厚３０ｎｍ程度のｎ層５を成膜し、それによって第２ｐｉｎ接合９を形成した。次いで、第２ｐｉｎ接合９のｎ層５上に、スパッタ装置にて成膜温度２００℃で、膜厚５００ｎｍ程度のＡｇ膜を成膜して裏面電極層６を形成し、タンデム型の光電変換素子１０を作製した。
【００４５】
実施例２
この実施の形態では、図１に示したように、タンデム型光電変換素子２０が、透明ガラス基板１上に、透明電極層２、第１ｐｉｎ接合３、第２ｐｉｎ接合９のｐ層１２、ｉ層４、ｎ層５及び裏面電極層６が順次形成されてなる。この例では、ｐ層１２が、第１ｐ層７と第２ｐ層８ｂからなり、第２ｐ層８ｂが、第２ｐ層８ｂを成膜する際、所定膜厚分を成膜するごとに、第２ｐ層８ｂの表面にプラズマ処理を施す製造方法により形成されてなる。
【００４６】
タンデム型光電変換素子２０の製造方法を、以下に説明する。
まず、プラズマ気相成膜装置におけるｐ層成膜チャンバ内の基板支持体上に、凹凸ＺｎＯからなる透明電極層２付きの透明ガラス基板１を載置し、この基板１上に、ａ−Ｓｉのｐｉｎ接合３を作製した。このｐｉｎ接合３のｎ層上に、ＳｉＨ4：Ｂ2Ｈ6：Ｈ2＝１：０．１：２０の原料ガスを２００ｓｃｃｍの流量で供給した。この際、成膜温度を２００℃、基板温度を２００℃、投入電力を２００Ｗとし、約１分間成膜し、第１ｐ層７としてボロンが高濃度でドープされた高ドープｐ型ａ−Ｓｉ層を作製した。得られた高ドープｐ型ａ−Ｓｉ層は、光吸収量が無視できる膜厚、ここでは３ｎｍ程度の膜厚に設定した。
【００４７】
続いて、同一チャンバで、ＳｉＨ4：Ｈ2＝１００：２００ｓｃｃｍの原料ガを用いて、ボロンをドープしないａ−Ｓｉ層を約１０ｎｍの膜厚で成膜した。この際、ａ−Ｓｉ層は、このａ−Ｓｉ層の下地の高ドープｐ型ａ−Ｓｉ層からボロンが拡散するか、あるいは雰囲気ガス中のボロンの混入により、層全体をｐ層化して第２ｐ層８ｂとなる。
【００４８】
この例では、約１０ｎｍの膜厚を有する第２ｐ層を成膜する際、第２ｐ層８ｂの光吸収ロスを低減するために、形成された第１ｐ層７上に、ａ−Ｓｉ層を３ｎｍ成膜する毎にＨ2 プラズマ処理を行った。
次いで、形成されたｐ層１２の上に、前述した光電変換素子１０の場合と同様に、ｉ層４およびｎ層５を積層して第２ｐｉｎ接合９を形成した。次いで、第２ｐｉｎ接合９のｎ層５上に裏面電極層６を形成し、タンデム型の光電変換素子２０を作製した。
【００４９】
実施例３
この実施の形態では、図１に示したように、タンデム型光電変換素子３０が、透明ガラス基板１上に、透明電極層２、第１ｐｉｎ接合３、第２ｐｉｎ接合９のｐ層１３、ｉ層４、ｎ層５及び裏面電極層６が順次形成されてなる。この例では、ｐ層１３が、第１ｐ層７と第２ｐ層８ｃからなり、第２ｐ層８ｃが、第２ｐ層８ｃを成膜する際、第２ｐ層８ｃの表面に、所定膜厚分を成膜するごとに、プラズマ照射時間及び／又は処理電力を小さくしてプラズマ処理を施す製造方法により形成されてなる。
【００５０】
タンデム型光電変換素子３０の製造方法を、以下に説明する。
まず、プラズマ気相成膜装置におけるｐ層成膜チャンバ内の基板支持体上に、凹凸ＺｎＯからなる透明電極層２付きの透明ガラス基板１を載置し、この基板１上に、ａ−Ｓｉのｐｉｎ接合３を作製した。このｐｉｎ接合３のｎ層上に、ＳｉＨ4：Ｂ2Ｈ6：Ｈ2＝１：０．１：２０の原料ガスを２００ｓｃｃｍの流量で供給した。この際、成膜温度を２００℃、基板温度を２００℃、投入電力を２００Ｗとし、１分間成膜し、第１ｐ層７としてボロンが高濃度でドープされた高ドープｐ型ａ−Ｓｉ層を作製した。得られた高ドープｐ型ａ−Ｓｉ層は、光吸収量が無視できる膜厚、ここでは３ｎｍ程度の膜厚に設定した。
【００５１】
続いて、同一チャンバで、ＳｉＨ4：Ｈ2＝１００：２００ｓｃｃｍの原料ガを用いて、ボロンをドープしないａ−Ｓｉ層を約１０ｎｍの膜厚で成膜した。この際、ａ−Ｓｉ層は、このａ−Ｓｉ層の下地の高ドープｐ型ａ−Ｓｉ層からボロンが拡散するか、あるいは雰囲気ガス中のボロンの混入により、層全体をｐ層化して第２ｐ層８ｃとなる。
【００５２】
この例では、約１０ｎｍの膜厚を有する第２ｐ層を成膜する際、第２ｐ層８ｃの光吸収ロスを低減するために、形成された第１ｐ層７上に、ａ−Ｓｉ層を３ｎｍ成膜する毎に、Ｈ2 プラズマ処理の投入電力を小さくして５分間ずつ行った。すなわち、第１ｐ層７上に、ａ−Ｓｉを約３ｎｍの膜厚で成膜し、Ｈ2 プラズマ処理を投入電力を３００Ｗとして５分間の照射を行い、次いでａ−Ｓｉを約３ｎｍの膜厚で成膜し、Ｈ2 プラズマ処理を投入電力を２００Ｗとして５分間の照射を行い、次いでａ−Ｓｉを約３ｎｍの膜厚で成膜し、Ｈ2 プラズマ処理を投入電力を１００Ｗとして５分間の照射を行った。これによって約１０ｎｍの膜厚を有する第２ｐ層８ｃを形成した。
【００５３】
形成されたｐ層１３の上に、前記と同様にｉ層４およびｎ層５を積層して第２ｐｉｎ接合９を形成した。次いで、第２ｐｉｎ接合９のｎ層５上に裏面電極層６を形成し、タンデム型の光電変換素子３０を作製した。
この例では、プラズマ照射時間を一定にして処理電力を徐々に小さくしてプラズマ処理を施したが、処理電力を一定にしてプラズマ照射時間を徐々に小さくしてもよいし、プラズマ照射時間と処理電力をともに徐々に小さくしてもよい。
【００５４】
実施例４
この実施の形態では、図１に示したように、タンデム型光電変換素子４０が、透明ガラス基板１上に、透明電極層２、第１ｐｉｎ接合３、第２ｐｉｎ接合９のｐ層１４、ｉ層４、ｎ層５及び裏面電極層６が順次形成されてなる。この例では、ｐ層１４が、第１ｐ層７と第２ｐ層８ｄからなり、第１ｐ層７を成膜した後、この第１ｐ層７の表面にプラズマ処理を施す製造方法により形成されてなる。
【００５５】
タンデム型光電変換素子４０の製造方法を、以下に説明する。
まず、プラズマ気相成膜装置におけるｐ層成膜チャンバ内の基板支持体上に、凹凸ＺｎＯからなる透明電極層２付きの透明ガラス基板１を載置し、この基板１上に、ａ−Ｓｉのｐｉｎ接合３を作製した。このｐｉｎ接合３のｎ層上に、ＳｉＨ4：Ｂ2Ｈ6：Ｈ2＝１：０．１：２０の原料ガスを２００ｓｃｃｍの流量で供給した。この際、成膜温度を２００℃、基板温度を２００℃、投入電力を２００Ｗとし、１分間成膜し、第１ｐ層７としてボロンが高濃度でドープされた高ドープｐ型ａ−Ｓｉ層を作製した。得られた高ドープｐ型ａ−Ｓｉ層は、光吸収量が無視できる膜厚、ここでは３ｎｍ程度の膜厚に設定した。
【００５６】
続いて、同一チャンバで、第１ｐ層７の表面に、Ｈ2ガスを用いて、表１に示す条件によりプラズマ処理を施した。次いで、同一チャンバで、ＳｉＨ4：Ｈ2＝１００：２００ｓｃｃｍの原料ガスを用いて、ボロンをドープしないａ−Ｓｉ層を約１０ｎｍの膜厚で成膜した。この際、ａ−Ｓｉ層は、このａ−Ｓｉ層の下地の高ドープｐ型ａ−Ｓｉ層からボロンが拡散するか、あるいは雰囲気ガス中のボロンの混入により、層全体をｐ層化して第２ｐ層８ｄとなる。
形成されたｐ層１４の上に、ｉ層４およびｎ層５を積層して第２ｐｉｎ接合９を形成した。次いで、第２ｐｉｎ接合９のｎ層５上に裏面電極層６を形成し、タンデム型の光電変換素子４０を作製した。
【００５７】
比較試験
これらのタンデム型の各光電変換素子１０、２０、３０、４０とは別に、比較のため、透明ガラス基板上に、従来のコンタクト層（高ドープｐ型ａ−Ｓｉ層とｐ型ａ−ＳｉＣ層）を有するｐ層を含む第２ｐｉｎ接合を積層してなる従来型のタンデム型の光電変換素子を作製した。
まず、ＳｉＨ4：ＣＨ4：Ｂ2Ｈ6＝１：１：０．０２のガスを２００ｓｃｃｍの流量で供給し、投入電力２００Ｗで成膜し、ボロンが高濃度でドープされた高ボロンドープａ−ＳｉＣ層を作製した。このｐ型ドープａ−ＳｉＣ膜上にノンドープのａ−ＳｉＣ膜を１０ｎｍ積層し、ｉ層成膜室で成膜した８０ｎｍのｉ層とｎ層成膜室で成膜した３０ｎｍのｎ層を積層して第１ｐｉｎ接合３を作製した。この上に再結合層となる高ドープｐ層を３ｎｍ成膜した後、ＳｉＨ4：ＣＨ4：Ｂ2Ｈ6＝１：１：０．０２のガスを２００ｓｃｃｍの流量で供給し、投入電力２００Ｗで成膜し、ボロンが高濃度でドープされた高ボロンドープａ−ＳｉＣ層を作製した。このｐ型ドープａ−ＳｉＣ膜上にノンドープのａ−ＳｉＣ膜を１０ｎｍ積層し、ｉ層成膜室で成膜した３００ｎｍのｉ層とｎ層成膜室で成膜した３０ｎｍのｎ層を積層して第２ｐｉｎ接合３を作製した。この後、スパッタで裏面金属電極層６を作製することによりタンデム型の光電変換素子（ｐｉｎ接合セル１００）を作製した。
【００５８】
この従来型のタンデム型の光電変換素子と、本発明による上記のタンデム型光電変換素子１０、２０、３０の分光感度特性、つまり、波長（Wavelength) に対する分光感度(Spectral Response) を測定した。結果を図２に示す。なお、図中の１１０は、上部のｐｉｎ接合の特性を示す。
光電変換素子３０についてみると、ｐ層に合金膜を用いていないにもかかわらず、その分光感度特性は、従来のｐ型ａ−ＳｉＣ層を用いたｐｉｎ接合セル１００の感度と同等であった。また、ｉ層に近づくにつれてプラズマ処理条件を緩和することでｐ／ｉ界面の悪影響が抑えられ、界面での再結合が減少した結果、Ｆ．Ｆ．は、Ｆ．Ｆ．＞０．７４と改善された。
【００５９】
さらに、上記した従来型のタンデム型の光電変換素子と、本発明による上記のタンデム型光電変換素子３０のＩ−Ｖ特性、つまり、電圧に対する電流を測定した。結果を図３に示す。
図３から明らかなように、実施例３におけるタンデム型光電変換素子３０では、ｐ層の光吸収量が小さいために、従来型のｐ型ａ−ＳｉＣ層を用いたｐｉｎ接合セル１００と同等あるいはそれをわずかに上回る大きな短絡電流の値が得られた。また、Ｖｏｃ（開放電圧）から明らかなように、ｐ層としてのキャリア密度も充分であることがわかる。
【００６０】
【発明の効果】
本発明では、ｐｉｎ接合が複数積層されたタンデム構造の光電変換素子において、ｎ層上にｎ型及びｐ型不純物が混在した５ｎｍ以下の非晶質層と光学的バンドギャップが１．８５ｅＶ以上の非晶質ｐ型ａ−Ｓｉ層が積層してなる光電変換素子によって、下地のｎ層と良好なオーミック特性を確保しながらボロンによる膜中シリコンからの水素引き抜き効果による膜質低下を起こさないｐ層が達成できる。この素子はａ−Ｓｉという材料を代えることなしに、窓層として十分な膜物性を有する。したがって、ｐ層としてボロンをドープしたＳｉＣ膜を用いた場合の問題、すなわち、光電変換層との接合が悪く、発生した光キャリアの再結合が中心となって、十分な開放電圧やフィルファクターが確保できなくなるといった問題を解決することができる。
【００６１】
また、ｎ層に隣接するｐ層は、ｐ型不純物濃度がｎ層側で高くｉ層側で低く、かつ光学的バンドギャップがｎ層側で広くｉ層側で狭くなるよう形成することにより、ｎ／ｐ界面で良好なオーミック特性が確保できるとともにｐ層内の光吸収量を低減することができる。
ｎ層に隣接するｐ層を少なくとも２層構造とし、第１ｐ層としてｐ型不純物をドープした非晶質シリコン膜を成膜し、次いで第２ｐ層としてｐ型不純物を含まない原料ガスの放電分解によって非晶質シリコン層を成膜して積層することにより光電変換素子を形成すれば、ｐ層が、ボロンによる膜中シリコンからの水素引き抜き効果による膜質低下を起こさない窓層として十分な膜物性を有することにより、第２ｐｉｎ接合の感度を確保することができる。
【００６２】
第１ｐ層及び第２ｐ層を、成膜装置の同一チャンバで形成すれば、特別なドーピングプロファイルを設計することなく、ｐ層を形成でき、製造コストの大幅な低減と簡略化が可能となる。
さらに、第１ｐ層及び第２ｐ層と、ｉ層とを成膜装置の異なるチャンバで形成すれば、ｉ層内に過剰なボロンの拡散を及ぼすことがないため、ｉ層の内部電界制御を容易に行える。このことは、ｉ層内の空間電荷の抑制につながるため、光電流の収集効率の向上、つまりＦ．Ｆ．の低下抑制につながる。
【図面の簡単な説明】
【図１】本発明のタンデム型光電変換素子の実施例を示す要部の概略断面図である。
【図２】本発明の光電変換素子と従来例による光電変換素子の分光感度特性の比較を説明するグラフである。
【図３】図１の実施例の光電変換素子と従来例による光電変換素子のＩ−Ｖ特性を示すグラフである。
【符号の説明】
１  ガラス基板
２  透明電極層
３  第１ｐｉｎ接合
４  第２ｐｉｎ接合のｉ層
５  第２ｐｉｎ接合のｎ層
６  裏面電極層
７  第１ｐ層（ａ−Ｓｉ高ドープ層）
８  第２ｐ層（ｐ型ａ−ＳｉＣ層）
９  第２ｐｉｎ接合
１０、２０、３０、４０  タンデム型光電変換素子
１１、１２、１３、１４  第２ｐｉｎ接合のｐ層
【図１】
0003753556.tif 000003
【図２】
0003753556.tif 000004
【図３】
0003753556.tif 000005