(57)【特許請求の範囲】
【請求項１】
半導体基板に形成される半導体装置において、
前記半導体基板に形成される活性領域と、
前記半導体基板に形成される少なくとも二つの検出用領域と
を備え、
前記活性領域には、蛇行状に分布する第一のゲートが形成され、前記蛇行状の第一のゲートのサイド側にサイドウォールが形成され、
前記蛇行状の第一のゲートにより、前記活性領域における前記第一のゲートを除いた領域は電気的に絶縁された２つの領域に区画され、当該２つの電気的に絶縁された領域における前記半導体基板に第１のコンタクト領域が形成され、
前記第一のゲートを覆うように活性領域絶縁層が形成され、
前記活性領域絶縁層に、前記第１のコンタクト領域の上に、少なくとも一つの第一のコンタクトホールが形成され、
該第一のコンタクトホール内に第一のコンタクトプラグが形成され、該第一のコンタクトプラグが第１のコンタクト領域に接続し、
前記少なくとも二つの検出用領域には、複数の第二のゲートが形成され、各々の前記第二のゲートのサイド側にサイドウォールが形成され、
前記少なくとも二つの検出用領域に、前記複数の第二のゲートを除いた領域における前記半導体基板に第２のコンタクト領域が形成され、
前記検出用領域の各々に、前記複数の第二のゲートを覆うように検出用領域絶縁層が形成され、
前記検出用領域絶縁層に、前記複数の第二のゲートを露出する第二のコンタクトホールが形成され、
当該第二のコンタクトホール内に第二のコンタクトプラグが形成され、当該第二のコンタクトプラグが前記第２のコンタクト領域に接続し、
前記検出用領域の各々における第二のコンタクト領域は、前記第一のコンタクト領域における前記２つの電気的に絶縁された領域とそれぞれ電気的に接続する
ことを特徴とする半導体装置。
【請求項２】
前記第二のゲートは、直方体又は円柱状であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記複数の第二のゲートはマトリックス状に配列されることを特徴とする請求項２に記載の半導体装置。
【請求項４】
前記第一のコンタクトプラグ及び第二のコンタクトプラグはタングステン金属または多結晶シリコンからなることを特徴とする請求項１乃至３のうちいずれか一項に記載の半導体装置。
【請求項５】
前記第一のゲート及び第二のゲートは多結晶シリコンからなることを特徴とする請求項１乃至４のうちいずれか一項に記載の半導体装置。
【請求項６】
前記サイドウォールは窒化シリコンからなることを特徴とする請求項１乃至５のうちいずれか一項に記載の半導体装置。
【請求項７】
（ａ）活性領域及び２つの検出用領域を有する半導体基板を提供する段階と、
（ｂ）前記活性領域に蛇行状に分布する第一のゲートを形成し、前記蛇行状の第一のゲートのサイド側にサイドウォールを形成し、前記検出用領域の各々にマトリックス状に配列される複数の第二のゲートを形成し、各々の前記第二のゲートのサイド側にサイドウォールをする段階と、
（ｃ）前記活性領域及び検出用領域における半導体基板に対し全面的にイオン注入を施し、前記活性領域において前記第一のゲートを除いた領域に、前記蛇行状の第一のゲートにより区画される電気的に絶縁された２つの領域を含む第一のコンタクト領域を形成すると共に、前記検出用領域の各々における半導体基板に、前記第二のゲートを除いた領域に、前記第一のコンタクト領域における前記２つの電気的に絶縁された領域とそれぞれ電気的に接続する第二のコンタクト領域を形成し、前記第一のゲートと前記の第二のゲートを覆うように、酸化層を全面的に形成する段階と、
（ｄ）前記活性領域において、前記絶縁層に、前記第１のコンタクト領域の上に、第一のコンタクトホールを少なくとも一つ形成する共に、前記検出用領域に、前記絶縁層に、前記第二のゲートを露出させる第二のコンタクトホールを形成する段階と、
（ｅ）前記第一のコンタクトホール内に第一のコンタクトプラグを形成し、前記第１のコンタクト領域に接続し、前記第二のコンタクトホール内に第二のコンタクトプラグを形成し、前記第２のコンタクト領域に接続する段階とからなることを特徴とする半導体装置の製造方法。
【請求項８】
前記段階（ｂ）に形成される第二のゲートは、直方体または円柱形であることを特徴とする請求項７に記載の半導体装置の製造方法。
【請求項９】
前記第一のコンタクトプラグ及び第二のコンタクトプラグはタングステン金属または多結晶シリコンからなることを特徴とする請求項７又は８に記載の半導体装置の製造方法。
【請求項１０】
前記第一のゲート及び第二のゲートは多結晶シリコンからなることを特徴とする請求項７乃至９のうちいずれか一項に記載の半導体装置の製造方法。
【請求項１１】
前記サイドウォールは誘電材料からなることを特徴とする請求項７乃至１０のうちいずれか一項に記載の半導体装置の製造方法。
【請求項１２】
前記誘電材料は窒化シリコンであることを特徴とする請求項１１に記載の半導体装置の製造方法。
【請求項１３】
前記段階（ｃ）における注入イオンはN+イオンであることを特徴とする請求項７乃至１２のうちいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体欠陥検出機構に関わり、特に、自己整合コンタクトホールの欠陥が即時に検出される機能を有する半導体装置及び製造方法に関する。
【０００２】
【従来の技術】
集積回路実装密度の向上及びチップサイズの縮小を妨害するものが主に各パターン層同士間におけるアライメント誤差にある。それで、素子同士間の間隔を縮小し集積密度を向上させる対策として自己整合コンタクト（SAC）技術が盛んに提案されている。
【０００３】
しかしながら、集積回路のサイズを縮小し集積度を向上させる反面、欠陥に対する許容度が低下することがある。よって、製造工程における良品率を向上するために欠陥を改善するプロセスを行う必要がある。
【０００４】
一般、良品率が高ければ高いほど欠陥密度が低い。従って、集積回路の欠陥状態を的確に把握するために所定の段階にてチェックを実施することが一般である。
【０００５】
自己整合コンタクトプロセスは、ゲート両側のサイドウォールを利用してエッチングすることによりコンタクトホールを形成するものである。これにより、コンタクトホールを形成する際ゲート両側のサイドウォールを過剰エッチングし回路のショートが生じられる場合、製品の信頼性に多大な悪影響を与え良品率が低下する恐れがある。
【０００６】
しかし、半導体の信頼性チェックは普段金属化プロセスの後に行われるため、従来のチェック方法によれば、自己整合コンタクトホールの欠陥の形成後即時に回路ショート等の欠陥を検出することができない。従って、自己整合コンタクトホールの欠陥が実際にあっても後続の製造段階プロセスは依然として続行する。よって、時間や材料等を浪費する問題がある。
【０００７】
【発明が解決しようとする課題】
前記のような問題点を解決するために、本発明の第一の目的は、コンタクトプラグの形成後電気的特性チェックで半導体装置欠陥を検出することができ、即ち、自己整合コンタクトホールの欠陥が即時に検出される機能を有する半導体装置を提供することにある。
【０００８】
また、本発明の第二の目的は、通常の製造段階において前記機能を有する半導体装置を形成するための製造方法を提供することにある。
【０００９】
更に、本発明の第三の目的は、感度が良くて検出が速い、即ち、自己整合コンタクトホール／ゲート構造の欠陥が確実に検出される半導体装置を提供することにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するための本発明の半導体装置は、半導体基板に形成される半導体装置において、前記半導体基板に形成される活性領域と、前記半導体基板に形成される少なくとも二つの検出用領域とを備え、前記活性領域には、前記活性領域には、蛇行状に分布する第一のゲートが形成され、前記蛇行状の第一のゲートのサイド側にサイドウォールが形成され、前記蛇行状の第一のゲートにより、前記活性領域における前記第一のゲートを除いた領域は電気的に絶縁された２つの領域に区画され、当該２つの電気的に絶縁された領域における前記半導体基板に第１のコンタクト領域が形成され、前記第一のゲートを覆うように活性領域絶縁層が形成され、前記活性領域絶縁層に、前記第１のコンタクト領域の上に、少なくとも一つの第一のコンタクトホールが形成され、該第一のコンタクトホール内に第一のコンタクトプラグが形成され、該第一のコンタクトプラグが第１のコンタクト領域に接続し、前記少なくとも二つの検出用領域には、複数の第二のゲートが形成され、各々の前記第二のゲートのサイド側にサイドウォールが形成され、前記少なくとも二つの検出用領域に、前記複数の第二のゲートを除いた領域における前記半導体基板に第２のコンタクト領域が形成され、前記検出用領域の各々に、前記複数の第二のゲートを覆うように検出用領域絶縁層が形成され、前記検出用領域絶縁層に、前記複数の第二のゲートを露出する第二のコンタクトホールが形成され、当該第二のコンタクトホール内に第二のコンタクトプラグが形成され、当該第二のコンタクトプラグが前記第２のコンタクト領域に接続し、前記検出用領域の各々における第二のコンタクト領域は、前記第一のコンタクト領域における前記２つの電気的に絶縁された領域とそれぞれ電気的に接続する。
【００１１】
前記目的を達成するための本発明の半導体装置の製造方法は、（a）活性領域及び２つの検出用領域を有する半導体基板を提供する段階と、（ｂ）前記活性領域に蛇行状に分布する第一のゲートを形成し、前記蛇行状の第一のゲートのサイド側にサイドウォールを形成し、前記検出用領域の各々にマトリックス状に配列される複数の第二のゲートを形成し、各々の前記第二のゲートのサイド側にサイドウォールをする段階と、（ｃ）前記活性領域及び検出用領域における半導体基板に対し全面的にイオン注入を施し、前記活性領域において前記第一のゲートを除いた領域に、前記蛇行状の第一のゲートにより区画される電気的に絶縁された２つの領域を含む第一のコンタクト領域を形成すると共に、前記検出用領域の各々における半導体基板に、前記第二のゲートを除いた領域に、前記第一のコンタクト領域における前記２つの電気的に絶縁された領域とそれぞれ電気的に接続する第二のコンタクト領域を形成し、前記第一のゲートと前記の第二のゲートを覆うように、酸化層を全面的に形成する段階と、（ｄ）前記活性領域において、前記絶縁層に、前記第１のコンタクト領域の上に、第一のコンタクトホールを少なくとも一つ形成する共に、前記検出用領域に、前記絶縁層に、前記第二のゲートを露出させる第二のコンタクトホールを形成する段階と、（e）前記第一のコンタクトホール内に第一のコンタクトプラグを形成し、前記第１のコンタクト領域に接続し、前記第二のコンタクトホール内に第二のコンタクトプラグを形成し、前記第２のコンタクト領域に接続する段階とからなる。
【００１２】
また、前記第二のゲートの形状は特に限定されず、従来適用される形状、例えば、直方体形状や円柱状等であり得る。なお、前記複数の第二のゲートについても、そのパターンを特に限定することがなく、例えば、マトリックス状に配列しても良い。
【００１４】
なお、前記第一のゲート及び第二のゲートは多結晶シリコンから構成されても良い。
【００１５】
更に、前記第一のコンタクトプラグ及び第二のコンタクトプラグはタングステン金属または多結晶シリコンから構成されても良い。なお、前記サイドウォールは窒化シリコン等の誘電材料から構成されても良い。
【００１６】
【発明の実施の形態】
前記の目的を達成して従来の欠点を除去するための課題を実行する本発明の実施例の構成とその作用を添付図面に基づき詳細に説明する。
【００１７】
図１Aは本発明に係る半導体装置を示す平面図である。蛇行状の第一のゲート３０及び複数の第一のコンタクトホール２０を有する活性領域１０は、該蛇行状のゲート３０により互いに電気的絶縁される両領域に分けられる。活性領域１０の両側にそれぞれ検出用領域４０，５０が接続される。これらの検出用領域には第二のコンタクトホール６０及び該第二のコンタクトホール６０の底に位置する複数の第二のゲート７０がある。
【００１８】
活性領域１０の蛇行状の第一のゲート３０は、図１Aに示すようなパターンを有するものに限らず、活性領域１０を電気的絶縁される両領域に区画するものであれば良い。例えば、図１Bに示すようなものであっても良い。なお、第二のゲート７０の形状は図に示す直方体形状に限らず、例えば円柱状であっても良い。
【００１９】
図２は図１AのB―B’線に沿う断面図であって活性領域の詳細を示す図である。図２において、１００は活性領域側の半導体基板、１０３は酸化層である。複数の第一のコンタクトホール２０は隣り合う二つの第一のゲート１０１の間に位置する。第一ゲート１０１の両側にサイドウォール１０２がある。活性領域１００の第一のゲート１０１以外の部分はイオン注入による第一のコンタクト領域１１０である。各第一のコンタクトホール２０はそれぞれ第一のコンタクトプラグ１０５により充填される。
【００２０】
図３は図１AのC―C’線に沿う断面図である。図３において、２００は検出用領域側の半導体基板、２０３は酸化層、６０は図１と同じく第二のコンタクトホールを示す。第二のコンタクトホール６０の底には複数の第二のゲート２０１が形成され、各第二のゲート２０１の両側にはサイドウォール２０２が形成される。検出用領域２００の第二のゲート２０１以外の部分はイオン注入による第二のコンタクト領域２１０である。各第二のコンタクトホール６０はそれぞれ第二のコンタクトプラグ２０４により充填される。
【００２１】
複数の第二のゲート２０１を設けることにより、コンタクトホールを形成する際エッチング液による基板の損傷が防止され、後続のタングステン金属または多結晶シリコン充填を行う際サイズが大きいコンタクトホールを完全に充填できないことが避けられ、電気的特性をチェックする際電圧を均一的に検出用領域に分布させることができる。
【００２２】
検出用領域２００の第二ゲート２０１の数やパターンは特に限定するものではなくて、検出される活性領域の第一のゲートの数や製造条件により調整すべきものである。但し、製造段階をスムーズに進めるために、活性領域の第一のゲートの幅を検出用領域の第二のゲートのそれと同様にするのが好ましい。
【００２３】
以下、前記のような半導体の製造方法について詳細に説明する。
【００２４】
図４乃至図７は本発明の実施例に係る半導体装置の製造方法を示す断面図である。
【００２５】
本実施例では、半導体装置は、チェック（検出）が行われる活性領域及び少なくとも二つの検出用領域を有し且つその製造段階が同時に行われるものとする。なお、各図において、断線の左側は活性領域AA、右側は検出用領域PP（プローブパッド）である。これらの異なる両領域において同時に製造段階を行う。
【００２６】
先ず、図４において、サイドウォール１０２を有する蛇行状の第一のゲート１０１が形成された活性領域側基板１００と、サイドウォール２０２を有する第二のゲート２０１が複数形成された検出用領域側基板２００とを提供する。ここで、サイドウォール１０２は誘電材料、例えば、窒化シリコン等から構成されて良い。この後、活性領域側基板１００及び検出用領域側基板２００に対しイオン注入（例えばN+イオン注入）を施すことにより、第一のコンタクト領域１１０及び第二のコンタクト領域２１０を形成する。本実施例では、活性領域AAの第一のゲート１０１は図１Aまたは図１Bに示すように活性領域を二分するものとする。一方、検出用領域PPの第二のゲート２０１は４×４（横及び縦方向にそれぞれ四つのゲートがある）のマトリックス状に配列されている。このため、図４における検出用領域PP断面には四つの第二のゲート２０１が示される。
【００２７】
次に、図５において、基板１００及び２００の上方において、蛇行状の第一のゲート１０１及び複数の第二のゲート２０１を被覆するように、酸化層１０３及び２０３を全面的に形成する。
【００２８】
次に、図６に示すように、ゲート両側のサイドウォール１０２，２０２をエッチングマスクとして酸化層１０３，２０３をエッチングすることにより、活性領域側基板１００を露出させるように活性領域AAにて隣り合う蛇行状の第一のゲート１０１同士の間にある第一のコンタクトホール２０を複数形成する共に、両端の第二のゲートのみを約半分露出させその他の第二のゲート２０１を全部分で露出させるように検出用領域PPにて第二のコンタクトホール６０を形成する。
【００２９】
最後、図７に示すように、タングステン金属で活性領域AAの複数の第一のコンタクトホール２０及び検出用領域PPの第二のコンタクトホール６０を充填し、第一のコンタクトプラグ１０５及び第二のコンタクトプラグ２０４を形成する。
【００３０】
前記の各段階を経て、自己整合コンタクトホールの欠陥が即時に検出される機能を有する半導体装置を形成することができる。
【００３１】
半導体製造中に、前述した各段階を行ってから、半導体装置の両側に形成される検出用領域においてアース及び電圧を印加することにより、コンタクトホールに対する欠陥検出が行われる。この場合、電流が検出されたら、ショートが発生するためコンタクトホールに欠陥があると判断する。このような判断をする根拠は下記の通りである。
【００３２】
即ち、本発明による半導体装置では、その活性領域が電気的絶縁する２つの領域に分けられるため、自己整合コンタクトホールを形成する際ゲート両側のサイドウォールを過剰エッチングし欠陥が生じたとき回路のショートが発生する。従って、回路のショートが発生する場合、前記欠陥検出が行われると電流が必ず検出される。
【００３３】
本発明は前記実施例の如く提示されているが、これは本発明を限定するものではなく、当業者は本発明の要旨と範囲内において変形と修正をすることができる。
【００３４】
【発明の効果】
前述した通り、本発明によれば、コンタクトプラグを形成した後に即時に電気的特性チェックで半導体装置の欠陥即ち自己整合コンタクトホール及び／またはゲートの欠陥を検出することができる。しかも、本発明による半導体装置は感度が良く、欠陥の検出が速やか且つ確実に行われる。
【図面の簡単な説明】
【図１A】  本発明の半導体装置を示す平面図である。
【図１B】  本発明の欠陥検出構造による活性領域パターンの他の例を示す図である。
【図２】  図１AのB−B'線に沿う断面図である。
【図３】  図１AのC−C'線に沿う断面図である。
【図４】  本発明の実施例に係る半導体装置の製造方法による一部の段階を示す断面図である。
【図５】  図４に示す段階に続く段階を示す断面図である。
【図６】  図５に示す段階に続く段階を示す断面図である。
【図７】  図６に示す段階に続く段階を示す断面図である。
【符号の説明】
１０、ＡＡ  活性領域
２０    第一のコンタクトホール
３０、１０１  第一のゲート
４０、５０、ＰＰ  検出用領域
６０  第二のコンタクトホール
７０、２０１  第二のゲート
１００  活性領域側基板
１０２、２０２  サイドウォール
１０３、２０３  酸化層
１０５  第一のコンタクトプラグ
１１０  第一のコンタクト領域
２０４  第二のコンタクトプラグ
２１０  第二のコンタクト領域
【図１Ａ】
0003807966.tif 000002
【図１Ｂ】
0003807966.tif 000003
【図２】
0003807966.tif 000004
【図３】
0003807966.tif 000005
【図４】
0003807966.tif 000006
【図５】
0003807966.tif 000007
【図６】
0003807966.tif 000008
【図７】
0003807966.tif 000009