(57)【特許請求の範囲】
【請求項１】
第１の端子を中間レベルからハイレベルに駆動する第１の出力トランジスタと、第２の端子を中間レベルからロウレベルに駆動する第２の出力トランジスタと、駆動電流を決定する第１の電流制御用トランジスタを備え上記第１の出力トランジスタの制御端子を駆動する第１の論理ゲート回路と、駆動電流を決定する第２の電流制御用トランジスタを備え上記第２の出力トランジスタの制御端子を駆動する第２の論理ゲート回路と、上記第１及び第２の電流制御用トランジスタのバイアス電圧を発生するバイアス回路と、上記第１の端子と第２の端子に印加される中間レベルを発生する基準電源回路とを備え、相補出力としてデータ信号を出力する出力回路であって、
上記バイアス回路は、定電圧回路と、該定電圧回路からの定電圧に基づいて正の温度特性を有する電流を流す第１の定電流用トランジスタと、上記定電圧に基づいて負の温度特性を有する電流を流す第２の定電流用トランジスタと、上記正の温度特性を有する電流と負の温度特性を有する電流を合成した電流を流す第３の定電流用トランジスタとを備え、
上記第１及び第２の電流制御用トランジスタがそれぞれ上記第１、第２または第３の定電流用トランジスタとカレントミラー接続されることにより、上記第１の端子から出力される電圧と上記第２の端子から出力される電圧の変化速度が周囲温度の変化に係わらずそれぞれ所望の値となるように設定されていることを特徴とする出力回路。
【請求項２】
上記第１の出力トランジスタはＰチャネルＭＯＳＦＥＴで構成され、上記第２の出力トランジスタはＮチャネルＭＯＳＦＥＴで構成されていることを特徴とする請求項１に記載の出力回路。
【請求項３】
上記第１の出力トランジスタと上記第２の出力トランジスタは、各々構造が異なるトランジスタであることを特徴とする請求項１または２に記載の出力回路。
【請求項４】
請求項１、２または３に記載の出力回路と、上記第１の端子と第２の端子に入力端子が接続された受信回路とが１つの半導体チップ上に形成されてなることを特徴とする半導体集積回路。
【請求項５】
上記第１と第２の出力トランジスタに流れる過電流を検出する過電流検出回路と、上記半導体チップの過温度を検出する過温度検出回路と、外部からの指示に基づいて動作モードを設定するモード制御回路とを備え、上記出力回路は上記過電流検出回路または上記過温度検出回路または上記モード制御回路からの信号によって動作が停止可能に構成されていることを特徴とする請求項４に記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の出力回路さらには中間レベルからハイレベルとロウレベルに変化させた相補出力としてデータ信号を出力する出力回路に適用して有効な技術に関する。
【０００２】
【従来の技術】
自動車などの制御システムにおいては、マイクロコンピュータとその制御を受けるエンジンやドアロック装置などとを、相補出力で信号を伝達するＣＡＮ（Controller Area Network）バスと呼ばれるバスを介して接続するようにしたものがある。
ＣＡＮバスにより伝達される信号は、図２に示すように、例えば２．５Ｖのような中間レベルから４ＶのようなハイレベルＶHと１ＶのようなロウレベルＶLに変化される相補出力信号である。本発明者らは、上記のような相補出力信号を出力するドライバ回路として、図１に示すような回路を検討した。
【０００３】
図１の回路において、１０は中間レベルを発生する基準電源回路、１１はバス配線をハイレベルＶHに引き上げるプルアップ側の出力トランジスタ、１２はバス配線をロウレベルＶLに引き下げるプルダウン側の出力トランジスタ、またＤ１，Ｄ２はそれぞれ電流の逆流を防止するためのダイオード、２１、２２は出力トランジスタ１１，１２のゲートを駆動するインバータである。
【０００４】
図１のドライバ回路においては、上記インバータ２１、２２による出力トランジスタ１１，１２のゲート容量の充放電速度を抑制して出力信号の急峻な変化を防止し、ノイズの発生を抑えるため、インバータ２１，２２にはそれぞれ電流源３１，２２と３３，３４が設けられている。なお、ＣＡＮバスでは、信号の受信側において６０Ωのような終端抵抗Ｒｅが設けられる。図１において、Ｌ１，Ｌ２は相補出力信号がのるバスの配線、Ｒｅは終端抵抗である。
【０００５】
【発明が解決しようとする課題】
図１に示すようなドライバ回路においては、相補出力信号が開くときと閉じるときの信号の変化がそれぞれバランスするように、各電流源３１，３２，３３，３４の電流値を合わせ込んでおいたとしても、温度変化によって電流が変動し、例えば図２に破線で示すように、ハイレベルに変化する信号とロウハイレベルに変化する信号の傾き（変化速度）がアンバランスになったり、あるいはハイレベルから中間レベルに変化する信号とロウレベルから中間レベルに変化する信号の傾きがアンバランスになってしまい、これによってバス配線にノイズを生じさせるおそれがあることが明らかとなった。
【０００６】
これは、電源電圧側の出力トランジスタ１１をＰチャネルＭＯＳＦＥＴで、また接地点側の出力トランジスタ１２をＮチャネルＭＯＳＦＥＴで構成した場合、それぞれの特性が異なるので、インバータ２１が使用する電流源Ｉ１，Ｉ２とインバータ２２が使用する電流源Ｉ３，Ｉ４を同一電流特性に設計することができないことによる各電流源の温度変化に伴なう電流変動がひとつの原因である。
【０００７】
さらに、本発明者らは、出力トランジスタ１１，１２は高耐圧を必要とすることから、ＰチャネルＭＯＳＦＥＴとＮチャネルＭＯＳＦＥＴの構造を変えることを試みたが、その場合にはインバータ２１が使用する電流源３１，３２とインバータ２２が使用する電流源３３，３４の各電流値をさらに注意深く設定する必要があるとともに、各電流源に対してそれぞれ異なる温度補償を行なう必要があることが明らかとなった。
【０００８】
この発明の目的は、周囲温度が変化しても相補出力信号の変化がアンバランスにならないようにして信号が出力されるバスの配線にノイズがのるのを防止できるようにした出力回路を提供することにある。
この発明の他の目的は、信号が出力されるバスの配線にノイズを誘起させることなく相補出力でデータ信号を出力することができる出力回路を備え、かつ低消費電力化を図ることができる半導体集積回路を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を説明すれば、下記のとおりである。
すなわち、中間レベルからハイレベルとロウレベルに変化させた相補出力としてデータ信号を出力する出力回路において、出力トランジスタを駆動するインバータのような論理ゲート回路の電流制御用トランジスタのバイアス電圧を発生するバイアス回路に、定電圧回路と、該定電圧回路からの定電圧に基づいて正の温度特性を有する電流を流す定電流用トランジスタと、負の温度特性を有する電流を流す定電流用トランジスタと、上記正の温度特性を有する電流と負の温度特性を有する電流を合成した電流を流す定電流用トランジスタとを設け、上記論理ゲート回路の電流制御用トランジスタをバイアス回路のいずれかの定電流用トランジスタとカレントミラー接続させるようにしたものである。
【００１０】
上記した手段によれば、合成した電流はほとんど温度依存性を持つことがないようにできるため、相補出力でデータ信号を出力する出力回路において、出力トランジスタの温度特性に応じて論理ゲート回路の定電流用トランジスタに流す電流に正の温度特性または負の温度特性持たせたりあるいは温度依存性がないようにすることができ、これによって周囲温度の変化に係わらず出力電圧の変化速度をバランスさせることができるようになる。
【００１１】
【発明の実施の形態】
以下、本発明の好適な実施例を図面に基づいて説明する。
図３は本発明に係る出力回路の一実施例を示す。図３において、１０は出力レベルのハイレベルＶH（例えば４Ｖ）とロウレベルＶL（例えば１Ｖ）との中間レベル（電源電圧Ｖｃｃの１／２）を発生する基準電源回路、１１は第１の外部入出力端子Ｉ／Ｏ１に接続されたバス配線Ｌ１をハイレベルＶHに引き上げるプルアップ側の出力トランジスタ、１２は第２の外部入出力端子Ｉ／Ｏ２に接続されたバス配線Ｌ２をロウレベルＶLに引き下げるプルダウン側の出力トランジスタ、またＤ１，Ｄ２はそれぞれ電流の逆流を防止するためのダイオード、２１、２２は出力トランジスタ１１，１２のゲートを駆動するインバータである。
【００１２】
上記出力トランジスタ１１はＰチャネルＭＯＳＦＥＴにより、また出力トランジスタ１２はＮチャネルＭＯＳＦＥＴにより構成されている。さらに、出力トランジスタ１１はゲート電極の端とソース・ドレイン拡散層の端とが離れているいわゆるオフセットＭＯＳＦＥＴにより、また出力トランジスタ１２はソースとドレインがチップの深さ方向に並んだ縦型構造のＭＯＳＦＥＴによって構成されることにより、それぞれ高耐圧を有するようにされている。
【００１３】
上記インバータ２１、２２には、駆動電流を流すためそれぞれ定電流用ＭＯＳＦＥＴ  Ｑｃ１，Ｑｃ２とＱｃ３，Ｑｃ４が設けられている。また、上記インバータ２２の入力端子には送信データＴｘｄをインバータ２３で反転した信号／Ｔｘｄが入力され、上記インバータ２１の入力端子にはインバータ２３の出力をさらにインバータ２４で反転した送信データＴｘｄと同相の信号が入力されている。これによって、送信データＴｘｄに応じて、出力トランジスタ１１と１２は同時にオン，オフされる。つまり、送信データＴｘｄがハイレベルの時はトランジスタ１１および１２が共にオンされて、第１の外部入出力端子Ｉ／Ｏ１はハイレベルに、また第２の外部入出力端子Ｉ／Ｏ２はロウレベルにされる。一方、送信データＴｘｄがロウレベルの時はトランジスタ１１および１２が共にオフされて、第１の外部入出力端子Ｉ／Ｏ１と第２の外部入出力端子Ｉ／Ｏ２は基準電源回路１０によって共に中間レベルにされる。
【００１４】
さらに、この実施例においては、温度変化に係わらず出力電圧の傾きを一定にして、立ち上がりと立ち下がりのバランスを保つように上記定電流用ＭＯＳＦＥＴ  Ｑｃ１，Ｑｃ２とＱｃ３，Ｑｃ４のゲートバイアス電圧を発生する温度補償機能を有するバイアス回路４０が設けられている。このバイアス回路４０は、バンドギャップリファランス回路のような温度依存性及び電源電圧依存性のない定電圧を発生する定電圧回路４１と、該定電圧回路４１で発生された定電圧Ｖｃによって所定の定電流を流す複数の定電流用トランジスタ等で構成されており、これらの定電流トランジスタと上記インバータ２１，２２の電流源を構成する定電流用ＭＯＳＦＥＴ  Ｑｃ１〜Ｑｃ４とがカレントミラー回路を構成するように構成されている。
【００１５】
以下、このバイアス回路４０について説明する。なお、図においてＭＯＳＦＥＴを示す素子記号に矢印が付されているものはＰチャネルＭＯＳＦＥＴであり、矢印が付されていないものはＮチャネルＭＯＳＦＥＴである。
バイアス回路４０を構成する定電圧回路４１は、互いにベースが共通接続されたバイポーラトランジスタ（以下、バイポーラトランジスタは単にトランジスタと呼び、ＭＯＳトランジスタはＭＯＳＦＥＴと呼ぶ）Ｑ１，Ｑ２を有し、Ｑ２はベースとコレクタが結合されＱ２のコレクタ電圧がＱ１，Ｑ２のベースに印加されると共に、トランジスタＱ１のエミッタは抵抗Ｒ１を介して接地点ＧＮＤに、またトランジスタＱ２のエミッタは直接接地点ＧＮＤに接続され、Ｑ１，Ｑ２のコレクタは抵抗Ｒ２，Ｒ３を介して互いに接続されている。
【００１６】
また、例えば５Ｖのような電源電圧Ｖｃｃと接地点ＧＮＤとの間には抵抗Ｒ４とトランジスタＱ３とが直列形態に接続され、このトランジスタＱ３のベースに上記トランジスタＱ１のコレクタ電圧が印加され、このトランジスタＱ３のコレクタ電圧をベースに受けるトランジスタＱ４，Ｑ５が設けられ、Ｑ４のエミッタは前記抵抗Ｒ２とＲ３の接続ノードＡに接続されてそのコレクタ電流が前記トランジスタＱ１，Ｑ２に分配されるとともに、トランジスタＱ５のエミッタは抵抗Ｒ５を介して接地点に接続されている。そして、トランジスタＱ４，Ｑ５のコレクタと電源電圧Ｖｃｃとの間にゲートとドレインが結合されたいわゆるダイオード接続のＭＯＳＦＥＴ  Ｑ１１とＱ１２が接続されている。
【００１７】
この実施例の定電圧回路４１は、トランジスタＱ１とＱ２のエミッタサイズ比が４：１に設定されると共に、抵抗Ｒ２とＲ３は抵抗値が等しくされている。これにより、抵抗Ｒ２とＲ３の接続ノードＡの電位Ｖａが温度変化に係わらず一定にされるとともに、トランジスタＱ４には、次式
Ｉ１＝２×ｌn４（ｋＴ／ｑ）／Ｒ１
で表わされるコレクタ電流Ｉ１が流される。
【００１８】
上記式より、Ｑ１のコレクタ電流Ｉ１は温度Ｔに比例していることが分かる。この電流Ｉ１はそのままＭＯＳＦＥＴ  Ｑ１１に流されるため、ＭＯＳＦＥＴ  Ｑ１１に流れる電流Ｉ１は温度に比例つまり温度変化に対して正の温度特性を持つこととなる。この実施例においては、このＭＯＳＦＥＴ  Ｑ１１と前記インバータ２１，２２のＶｃｃ側の定電流用トランジスタＱｃ１およびＱｃ３とがそれぞれカレントミラー回路を構成するように接続されている。従って、定電流用トランジスタＱｃ１およびＱｃ３に流れる電流も正の温度特性を示すこととなる。
【００１９】
一方、トランジスタＱ５のベースにはＱ４のベース電圧と同一の電圧が印加されているためＱ５のエミッタ電圧はノードＡと同一電位Ｖａとなるが、Ｑ５のエミッタ側には正の温度特性を有する抵抗Ｒ５が接続されているため、Ｑ５のコレクタ電流Ｉ２は、Ｉ２＝Ｖａ／Ｒ３より、抵抗Ｒ３が大きくなると減少する、つまり電流Ｉ２は負の温度特性を有することが分かる。そして、この電流Ｉ２はそのままＭＯＳＦＥＴ  Ｑ１２に流されるため、Ｑ１２のドレイン電流も負の温度特性を有することとなる。
【００２０】
さらに、この実施例のバイアス回路４１には、上記ＭＯＳＦＥＴ  Ｑ１１とカレントミラー接続されたＭＯＳＦＥＴ  Ｑ２１およびＱ２２と、ＭＯＳＦＥＴ  Ｑ１２とカレントミラー接続されたＭＯＳＦＥＴ  Ｑ２３とが設けられているとともに、ＭＯＳＦＥＴ  Ｑ２１にはダイオード接続のＭＯＳＦＥＴ  Ｑ２４が直列に接続され、このＭＯＳＦＥＴ  Ｑ２４と前記インバータ２１の接地点側定電流用ＭＯＳＦＥＴ  Ｑｃ２とがカレントミラー接続されている。従って、定電流用ＭＯＳＦＥＴ  Ｑｃ２のドレイン電流は正の温度特性を示すこととなる。
【００２１】
また、上記ＭＯＳＦＥＴ  Ｑ２２とＱ２３のドレイン端子は互いに結合されており、この共通ドレイン端子と接地点との間にはダイオード接続のＭＯＳＦＥＴＱ２５が接続され、Ｑ２５にはＱ２２とＱ２３のドレイン電流を合成した電流Ｉ３が流される。そして、このＭＯＳＦＥＴ  Ｑ２５と前記インバータ２２の接地点側定電流用ＭＯＳＦＥＴ  Ｑｃ４とがカレントミラー接続されている。従って、定電流用ＭＯＳＦＥＴ  Ｑｃ４のドレイン電流は正の温度特性と負の温度特性の中間の温度特性を示す、つまりほとんど温度依存性がないこととなる。
【００２２】
上記のように、定電流用トランジスタＱｃ１およびＱｃ３とＱｃ２に流れる電流は正の温度特性を、また定電流用ＭＯＳＦＥＴ  Ｑｃ４のドレイン電流は中間の温度特性を示すようにしているのは、図２に示されている出力電圧の立ち上がりと立ち下がりの波形の傾きを温度変化に係わらず一定にするためである。
【００２３】
ここで、出力電圧の立ち上がりと立ち下がりの波形の傾きを一定にするには、インバータ２１，２２の定電流用トランジスタＱｃ１〜Ｑｃ４のゲートをバイアスする電圧として、正と負の中間の温度特性を示す電圧とすべきように思われるが、この実施例において、上記のように定電流用トランジスタＱｃ１およびＱｃ３とＱｃ２に流れる電流は正の温度特性を、また定電流用ＭＯＳＦＥＴ  Ｑｃ４のドレイン電流は中間の温度特性を示すようにしているのは、前述したように出力トランジスタ１１、１２として異なる構造のＭＯＳＦＥＴを使用しているとともに、出力トランジスタ１１、１２自身の温度依存性を考慮したためである。
従って、出力トランジスタ１１、１２として他の構造のトランジスタを使用する場合にはそれに応じてバイアス回路４０により生成されるバイアス電圧の温度依存性を決定してやれば良い。例えば定電流用トランジスタＱｃ２の電流に中間の温度特性を持たせたければ、Ｑｃ２を、バイアス回路４０内のＭＯＳＦＥＴ  Ｑ２５とカレントミラー接続させるようにすれば良い。
【００２４】
さらに、この実施例のドライバ回路においては、先ずインバータ２１，２２の定電流用トランジスタＱｃ１〜Ｑｃ４のＷ／Ｌ（ゲート幅／ゲート長）比を適当に調整することにより、常温において出力電圧の立ち上がりと立ち下がりの波形の傾きがバランスするように設計を行なう。その上で、ＭＯＳＦＥＴ  Ｑ１１，Ｑ１２とカレントミラー回路を構成するＭＯＳＦＥＴ  Ｑ２２とＱ２３のＷ／Ｌ比を適当に調整することで、インバータ２２の定電流用ＭＯＳＦＥＴ  Ｑｃ４の電流が所望の中間温度特性を呈するように設計を行なうようにしている。
【００２５】
例えば、ＭＯＳＦＥＴ  Ｑ１１とＱ１２のドレイン電流Ｉ１とＩ２がそれぞれ図５に示すような正の温度特性と負の温度特性を有する場合に、ＭＯＳＦＥＴ  Ｑ２２とＱ２３のＷ／Ｌ比を１：１に設計すれば、定電流用ＭＯＳＦＥＴ  Ｑｃ４の電流はほぼ温度依存性のない破線Ｂのような特性となり、Ｑ２２とＱ２３のＷ／Ｌ比を１よりも大きく設定すれば矢印ａのように若干正の温度特性を有するように、またＱ２２とＱ２３のＷ／Ｌ比を１よりも小さく設定すれば矢印ｂのように若干負の温度特性を有するように調整することができる。
【００２６】
図４は本発明に係るドライバ回路におけるバイアス回路４０の第２の実施例を示す。この実施例においては、バイアス回路４０の正の温度特性を有するＭＯＳＦＥＴ  Ｑ１１に対してインバータ２１の電源電圧側の定電流用トランジスタＱｃ１のみカレントミラー接続して正の温度特性を持たせるとともに、同じく正の温度特性を有するＭＯＳＦＥＴ  Ｑ２４に対してインバータ２１と２２の接地点側の定電流用トランジスタＱｃ２，Ｑｃ４をカレントミラー接続して正の温度特性を持たせている。
【００２７】
また、上記バイアス回路４０には、正の温度特性を有するＭＯＳＦＥＴ  Ｑ２４とカレントミラー回路を構成するＭＯＳＦＥＴ  Ｑ２６と、負の温度特性を有するＭＯＳＦＥＴ  Ｑ２５とカレントミラー回路を構成するＭＯＳＦＥＴ  Ｑ２７と、Ｑ２６およびＱ２７の共通ドレイン端子に接続されたＭＯＳＦＥＴ  Ｑ２８を設けて、Ｑ２８に合成電流Ｉ３を流すとともに、このＭＯＳＦＥＴ  Ｑ２８に対してインバータ２２の電源電圧側の定電流用トランジスタＱｃ３をカレントミラー接続して正と負の中間の温度特性を持たせるようにしている。
【００２８】
図３に示されているバイアス回路と図４に示されているバイアス回路とを組み合わせることで、すべての定電流用トランジスタＱｃ１〜Ｑｃ４の電流が中間の温度特性を有するように設定することも可能である。
【００２９】
次に、図６を用いて、本発明に係る出力回路を備えた半導体集積回路の一例を説明する。なお、図６の回路は、例えばマイクロコンピュータとＣＡＮバスとの間に設けられ、マイクロコンピュータに代わってバスを介して被制御デバイスとの間の信号の送受信を行なう回路として使用される。
【００３０】
図６において、図３と同一の符号が付されている素子および端子は同一のものを示す。また、図６において、符号５０が付されているのは、図３に示されている回路のうち出力トランジスタ１１，１２、ダイオードＤ１，Ｄ２および基準電源回路１０を除いた素子で構成されているトランシーバ回路である。また、ダイオードＤ１および出力トランジスタ１１と直列に接続されている回路６１と、ダイオードＤ２および出力トランジスタ１２と直列に接続されている回路６２は、出力トランジスタ１１，１２と直列の抵抗とその両端子の電圧を入力とする差動アンプとからなり出力トランジスタ１１，１２に流れる電流を検出する電流検出回路である。
【００３１】
これらの電流検出回路６１及び６２の検出出力は過電流検出回路７１に供給されて、出力トランジスタ１１または１２が破壊されるなどして出力段に所定以上の電流が流れていることを検出した場合にはトランシーバ回路５０の出力を禁止する信号Ｃ１が供給される。また、これとは別にチップの温度を検出する過温度検出回路７２が設けられており、この過温度検出回路７２が所定の温度以上になったことを検出した場合にもトランシーバ回路５０の出力を禁止する信号Ｃ２が供給される。
【００３２】
これらの過電流検出回路７１と過温度検出回路７２の出力信号Ｃ１，Ｃ２は、ＮＯＲゲートＧ１を介して送信データ信号Ｔｘｄをトランシーバ回路５０に供給する径路の途中に設けられているＡＮＤゲートＧ３の一方の入力端子に供給され、異常が検出されたときにＡＮＤゲートＧ３を遮断することで、送信データ信号Ｔｘｄがトランシーバ回路５０に入力されないようにして、出力段に電流が流れないようにする。
【００３３】
図６において、８０は外部入出力端子Ｉ／Ｏ１，Ｉ／Ｏ２に接続されバスを介して送られてくる受信信号を検出するレシーバ回路、９０は当該半導体集積回路の動作モードを切り換えるモード切り換え回路である。この実施例の半導体集積回路には、トランシーバ回路５０の動作を停止させて受信信号の検出のみ可能なスタンバイモードとトランシーバ回路５０が動作するノーマルモードとがあり、チップ外部のマイクロコンピュータなどから供給されるモード制御信号ＭＯＤＥによって動作モードの設定が行われる。スタンバイモードでは、モード切り換え回路９０からの制御信号Ｃ３によってＡＮＤゲートＧ２を遮断することで、送信データ信号Ｔｘｄがトランシーバ回路５０に入力されないようにされる。
【００３４】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例においては、出力トランジスタと直列に逆流防止用のダイオードを接続したものを示したが、このダイオードは省略することも可能である。
【００３５】
また、実施例においては、出力トランジスタ１１，１２を駆動する論理ゲート回路としてインバータ２１、２２を用いた例を示したが、このインバータの代わりにＮＯＲゲート回路やＮＡＮＤゲート回路などを用い、送信データと制御信号を入力して動作させるように構成することも可能である。また、バイアス回路４０を構成するバンドギャップリファランス回路からなる定電圧回路４１も一例であって、実施例のような構成のものに限定されるものでなく、任意の構成の定電圧回路を用いることができる。
【００３６】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である相補出力で信号を伝達するＣＡＮバスを駆動する出力回路に適用した場合を説明したが、相補出力で信号を出力する回路に広く利用することができる。
【００３７】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、本発明に従うと、中間レベルからハイレベルとロウレベルに変化させた相補出力でデータ信号を出力する出力回路において、周囲温度が変化しても相補出力信号の変化がアンバランスにならないようにして信号が出力されるバスの配線にノイズがのるのを防止することができる。また、中間レベルからハイレベルとロウレベルに変化させた相補出力でデータ信号を出力する出力回路を備えた半導体集積回路において、信号が出力されるバスの配線にノイズがのるのを防止しつつ低消費電力化を図ることができる。
【図面の簡単な説明】
【図１】本発明に先立って検討した相補出力型のドライバ回路の一例を示す回路図である。
【図２】図１のドライバ回路の出力電圧波形を示す波形図である。
【図３】本発明に係る出力回路およびバイアス回路の一実施例を示す回路図である。
【図４】バイアス回路の他の実施例を示す回路図である。
【図５】実施例のバイアス回路により流される電流の温度依存性を示す特性図である。
【図６】本発明に係る出力回路を利用した半導体集積回路の応用例を示すブロック図である。
【符号の説明】
１０  基準電源回路
１１、１２  出力トランジスタ
２１、２２  出力トランジスタ駆動用インバータ
４０  バイアス回路
４１  定電圧回路
Ｑｃ１〜Ｑｃ４  電流制御用トランジスタ
【図１】
0003786856.tif 000002
【図２】
0003786856.tif 000003
【図３】
0003786856.tif 000004
【図４】
0003786856.tif 000005
【図５】
0003786856.tif 000006
【図６】
0003786856.tif 000007