(57)【特許請求の範囲】
【請求項１】
バスマスタになり得るデバイスと電気的に書き換え可能なＲＯＭを搭載し、これらに供給する電源を生成する電源生成部を有するプリント基板に設けられて、前記バスマスタになり得るデバイスを外部からスリープ状態にでき、かつ前記電気的に書き換え可能なＲＯＭを外部からコントロールすることができるインタフェース部と、
ＲＯＭライタのＲＯＭソケットとを、
前記ＲＯＭソケットからの電源信号に基づきＲＯＭライタが非動作状態のときハイインピーダンス状態に設定可能なバッファを介して接続する接続手段を用いて接続し、
前記バスマスタとなり得るデバイスをスリープ状態にするとともに、ＲＯＭライタが動作状態になるまでは前記バッファをハイインピーダンス状態に設定するようにして、プリント基板に搭載された電気的に書き換え可能なＲＯＭにＲＯＭライタからプログラムデータを書き込むことを特徴とするＲＯＭ書込システム。
【請求項２】
前記バッファの動作電源をプリント基板側から供給すると共に、プリント基板側電源をＲＯＭライタ側より先に投入するようにしたことを特徴とする請求項１記載のＲＯＭ書込システム。
【請求項３】
前記バッファは、プリント基板側とＲＯＭライタ側の２つのバッファから成ることことを特徴とする請求項１記載のＲＯＭ書込システム。
【請求項４】
前記２つのバッファの動作電源をプリント基板側から供給すると共に、プリント基板側の電源をＲＯＭライタ側より先に投入するようにしたことを特徴とする請求項３記載のＲＯＭ書込システム。
【請求項５】
前記バッファの動作電源をプリント基板及びＲＯＭライタ以外の別電源から供給すると共に、この別電源をプリント基板及びＲＯＭライタ側より先に投入するようにしたことを特徴とする請求項１又は請求項３のいずれかに記載のＲＯＭ書込システム。
【請求項６】
前記２つのバッファの動作電源をプリント基板とＲＯＭライタ側からそれぞれ個別に供給するようにしたことを特徴とする請求項３記載のＲＯＭ書込システム。
【請求項７】
バスマスタになり得るデバイスと、電気的に書き換え可能なＲＯＭと、これらに供給する電源を生成する電源生成部と、前記デバイスを外部からスリープ状態にでき、かつ前記電気的に書き換え可能なＲＯＭを外部からコントロールすることができるインタフェース部とを有するプリント基板と、
ＲＯＭソケットを有し前記ＲＯＭにプログラムを書き込むＲＯＭライタと、
前記デバイスをスリープ状態にするとともに、前記ＲＯＭライタのＲＯＭソケットからの電源信号に基づき前記ＲＯＭライタが非動作状態のときハイインピーダンス状態になるバッファを介して、前記ＲＯＭライタのＲＯＭソケットを前記インタフェース部に接続する接続手段とを備えたことを特徴とするＲＯＭ書込装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気的に書き換え可能なＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）の書き込み方法に係わり、特に、ファクシミリコントロールボード等のプリント基板にＣＰＵ等のバスマスタとなり得るデバイスと共に搭載される該ＲＯＭにプログラムデータを書き込むＲＯＭ書込システム及びＲＯＭ書込装置に関するものである。
【０００２】
【従来の技術】
従来より、書き込んだデータを紫外線等を用いて消去して再びプログラム（書き込み）できるＥＰＲＯＭ（Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ）単品をＲＯＭライタを用いて書き込むことは、よく行われている。
【０００３】
最近では、一括消去型のフラッシュＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃ  Ｅｒａｓａｂｌｅ  Ｐｒｏｇｒａｍｍａｂｌｅ  ＲＯＭ；以下、単にフラッシュＲＯＭと記す）が、その構造上、低コストで大容量を実現できることから、多く使用されるようになり、フラッシュＲＯＭ単品を書き込むためにＲＯＭライタもこれに対応するようになって来た。
【０００４】
また、製品の小型化が図れる表面実装用として、フラットパッケージのフラッシュＲＯＭも多くなり、ＲＯＭライタメーカー等から、ＤＩＰ（Ｄｕａｌ  Ｉｎ−ｌｉｎｅ  Ｐａｃｋａｇｅ）からフラットパッケージへの変換ボード（ソケット）も供給されている。
【０００５】
このように、従来は、主にＲＯＭ単品の書き込みを行っていた。そして、書き込み終了したＲＯＭを、プリント基板上に半田付けにて搭載し実装していた。
【０００６】
また、プリント基板に実装された後のフラッシュＲＯＭ等に、プログラムデータを書き込む方法としては、特開平６−６０６８２号公報や特開平６−２３３０２３号公報や特開平７−１３７５３号公報等に記載のように、プリント基板に実装されているＣＰＵのようなバスマスタとなり得るデバイスで書き込む方法がある。
【０００７】
【発明が解決しようとする課題】
以上のようにして、フラッシュＲＯＭ等をＲＯＭライタを用いて単品で書き込む場合、特にフラットパッケージのものは、ＲＯＭライタに接続されているＤＩＰ／フラットパッケージ変換ボード（ソケット）にセットして書き込む際に、その変換ボード（ソケット）との接触不良により書き込みエラーが発生したり、書き込み終了後にその変換ボード（ソケット）から取り外すときに、リードを曲げてしまったりすることがあった。フラットパッケージはＤＩＰに比べてリードの間隔がかなり狭いので、リードの曲がったＲＯＭをプリント基板に実装（半田付け）すると、半田付け不良等の不具合が発生することがあった。
【０００８】
また、実装した後にプリント基板上のＣＰＵを使って書き込む（ダウンロード）場合には、この動作をさせるためのプログラムを予め他のメモリに格納しておかなければならない。また、プリント基板上のＣＰＵを使って行うため、１回で１枚しか書き込むことができなかった。
【０００９】
また、ＲＯＭライタからプリント基板に実装されているフラッシュＲＯＭのような書き換え可能なＲＯＭに簡単な接続手段を用いて書き込む方法が考えられるが、この方法では、プリント基板に書き換え可能なＲＯＭへの電源生成部を持っていないか、または切り離すことのできるプリント基板でしか、書き込むことができない。すなわち、プリント基板によっては、フラッシュＲＯＭへの供給電源をプリント基板上で生成しているものもあるため、外部から書き換え可能なＲＯＭに電源供給することができないものもあり、またＲＯＭライタは非動作時にＲＯＭソケットを介して電源電圧が印加されるのを考慮した構成とはなっていないので、ＲＯＭソケットを介した電源電圧印加があると内部回路が破壊される恐れがある。
【００１０】
そこで、本発明はこのような問題点を解決するためになされたものであり、ハイインピーダンス状態に設定可能なバッファを用いることにより、電気的に書き換え可能なＲＯＭを電源生成部を有するプリント基板に実装（半田付け）した場合や、さらにこのプリント基板を装置に組み込んだ後でも、ＲＯＭライタを用いてＲＯＭライタに不具合を及ぼすことなく、一度に多くのＲＯＭにプログラムデータを書き込むことができるＲＯＭ書込システム及びＲＯＭ書込装置を提供することを目的とするものである。
【００１１】
さらに、ハイインピーダンス状態に設定可能なバッファとして、汎用バッファＩＣである７４シリーズ等を使用しても、バッファＩＣを破壊することがないようにすることを目的とするものである。
【００１２】
また、ＲＯＭライタはＲＯＭ単品への制御信号等のドライブ能力しかない場合が多いので、ＲＯＭライタとプリント基板（プリント基板を実装した装置）との距離が離れたりして、ドライブ負荷が大きい場合でも対応できるようにすることを目的とするものである。
【００１３】
また、プリント基板の電源供給能力がバッファに供給するに十分でない場合でも書き込みが可能となるようにすることを目的とするものである。
【００１４】
【課題を解決するための手段】
上記のような目的を達成するために、本願の請求項１に記載の発明は、バスマスタになり得るデバイスと電気的に書き換え可能なＲＯＭを搭載し、これらに供給する電源を生成する電源生成部を有するプリント基板に設けられて、前記バスマスタになり得るデバイスを外部からスリープ状態にでき、かつ前記電気的に書き換え可能なＲＯＭを外部からコントロールすることができるインタフェース部と、ＲＯＭライタのＲＯＭソケットとを、前記ＲＯＭソケットからの電源信号に基づきＲＯＭライタが非動作状態のときハイインピーダンス状態に設定可能なバッファを介して接続する接続手段を用いて接続し、前記バスマスタとなり得るデバイスをスリープ状態にするとともに、ＲＯＭライタが動作状態になるまでは前記バッファをハイインピーダンス状態に設定するようにして、プリント基板に搭載された電気的に書き換え可能なＲＯＭにＲＯＭライタからプログラムデータを書き込むようにしたものである。
【００１５】
さらに、請求項２に記載の発明は、前記請求項１記載のＲＯＭ書込システムにおいて、前記バッファの動作電源をプリント基板側から供給するとともに、プリント基板側の電源をＲＯＭライタ側より先に投入するようにしたものである。
【００１６】
また、請求項３に記載の発明は、同じく請求項１記載のＲＯＭ書込システムにおいて、前記バッファは、プリント基板側とＲＯＭライタ側の２つのバッファから成ることを特徴とするものである。
【００１７】
さらに、請求項４に記載の発明は、前記請求項３記載のＲＯＭ書込システムにおいて、前記２つのバッファの動作電源をプリント基板側から供給するとともに、プリント基板側の電源をＲＯＭライタ側より先に投入するようにしたものである。
【００１８】
また、請求項５に記載の発明は、前記請求項１又は請求項３のいずれかに記載のＲＯＭ書込システムにおいて、前記バッファの動作電源をプリント基板及びＲＯＭライタ以外の別電源から供給するとともに、この別電源をプリント基板及びＲＯＭライタ側より先に投入するようにしたものである。
【００１９】
また、請求項６に記載の発明は、前記請求項３記載のＲＯＭ書込システムにおいて、前記２つのバッファの動作電源をプリント基板とＲＯＭライタ側からそれぞれ個別に供給するようにしたものである。
【００２３】
【発明の実施の形態】
以下、添付図面を参照しながら、本願発明の実施形態を詳細に説明する。
【００２４】
本願発明の実施形態におけるシステム構成は、図１に示すように、ファクシミリコントロールボード等のプリント基板１と、ピンアサインの変換機能やハイインピーダンスに設定可能なバッファを有する接続手段２と、複数のＲＯＭソケットを有するＲＯＭライタ３とから成っている。上記接続手段２は使用形態に応じて基板又はケーブルで構成され、基板で構成されたものは装置に組み込まれていないプリント基板１にのみ対応するが、ケーブルで構成されたものは装置に組み込まれたプリント基板１でもＲＯＭライタ３に接続することができる。そして、ＲＯＭライタ３から接続手段２を介して、プリント基板１に実装されているフラッシュＲＯＭにプログラムデータを書き込むものである。
【００２５】
上記プリント基板１における本願発明に係る構成は、図２に示すように、バスマスタとなるＣＰＵ１１と、フラッシュＲＯＭ１２と、このフラッシュＲＯＭ１２を外部よりコントロールすることができるフラッシュＲＯＭコントロールインタフェース部（Ｉ／Ｆ）１３と、ＣＰＵ１１やフラッシュＲＯＭ１２へ電源供給する電源生成部１４等から成る。これらの間のプリント基板上には、電源生成部１４からの電源ラインと、アドレスバスやデータバス、リード／ライト信号等の制御信号、及びＣＰＵ１１をスリープ状態（停止状態）にするためのスリープ信号等のプリント配線が形成され、それらの一端がフラッシュＲＯＭコントロールＩ／Ｆ１３に接続されている。通常動作時は、ＣＰＵ１１によってフラッシュＲＯＭ１２が制御されるが、フラッシュＲＯＭ１２へのプログラムデータの書き込み時には、フラッシュＲＯＭコントロールＩ／Ｆ１３から、ＣＰＵ１１をスリープ状態にし、フラッシュＲＯＭ１２を外部より制御するものである。
【００２６】
図３は、上記接続手段２の一実施形態の構成を示すものであり、上記プリント基板１のフラッシュＲＯＭコントロールＩ／Ｆ１３と接続可能なフラッシュＲＯＭコントロールＩ／Ｆ２１と、ＲＯＭライタ３のＲＯＭソケットと接続可能なＲＯＭライタＩ／Ｆ２２と、これらの間に介在するバッファ部２３とから成る。アドレスバス、データバス、制御信号は、ＲＯＭライタ３からＲＯＭライタＩ／Ｆ２２とバッファ部２３とフラッシュＲＯＭコントロールＩ／Ｆ２１を介してプリント基板１に接続できるようになっている。スリープ信号は、フラッシュＲＯＭコントロールＩ／Ｆ２１のコネクタをプリント基板１と接続することによりＣＰＵ１１がスリープ状態になるように固定（図ではＧＮＤレベル）している。
【００２７】
また、バッファ部２３への電源供給は、フラッシュＲＯＭコントロールＩ／Ｆ２１を介してプリント基板１上の電源生成部１４から供給される。さらに、ＲＯＭライタ３のＲＯＭソケットからの電源ラインがＲＯＭライタＩ／Ｆ２２を介してバッファ部２３に制御信号として供給されるようになっている。
【００２８】
上記バッファ部２３には、図４に示すように、ハイインピーダンス状態に設定可能な７４シリーズバッファ（２４４、２４５等）のような汎用バッファＩＣが用いられる。図４（ａ）の２３１は、７４シリーズ（２４４等）の単方向３ステート・バス・バッファで、アドレスバスや制御信号に用いられ、その制御端子Ｇにはインバータ２３３を介して上述したＲＯＭライタ３からの電源ラインが接続されている。従って、ＲＯＭライタ３が動作状態になっていないときは、制御端子ＧがＨレベルとなって出力端子Ｙはハイインピーダンス（Ｚ）となる。また、ＲＯＭライタ３が動作状態になったときは、制御端子ＧがＬレベルとなって、端子Ａに入力された値が端子Ｙから出力される。なお、端子Ａは入力端子であるので、ＲＯＭライタ３からは常にハイインピーダンスの状態になる。
【００２９】
一方、図４（ｂ）の２３２は、７４シリーズ（２４５等）の双方向３ステート・バス・バッファで、データバスに用いられ、その制御端子Ｇにはインバータ２３３を介して上述したＲＯＭライタ３からの電源ラインが接続され、また方向選択端子ＤＩＲにはＲＯＭライタ３からの制御信号の中のリード／ライト信号が接続されている。従って、ＲＯＭライタ３が動作状態になっていないときは、制御端子ＧがＨレベルとなって端子Ａ，Ｂ共にハイインピーダンス（Ｚ）となる。また、ＲＯＭライタ３が動作状態になったときは、制御端子ＧがＬレベルとなって、方向選択端子ＤＩＲがＬレベルのときは端子Ｂに入力された値が端子Ａから出力され、端子ＤＩＲがＨレベルのときは端子Ａに入力された値が端子Ｂから出力される。この場合もＲＯＭライタ３側が入力端子になると、ＲＯＭライタ３からはハイインピーダンスの状態になる。
【００３０】
すなわち、ＲＯＭライタ３が動作状態になっていないときは、ＲＯＭライタＩ／Ｆ２２側（フラッシュＲＯＭコントロールＩ／Ｆ２１側も）がハイインピーダンス状態となるので、ＲＯＭライタ３は物理的には接続された状態にあっても電気的には切り離された状態となる。そして、ＲＯＭライタ３が動作状態になったとき、アドレスバス、データバス、制御信号は図３に示したような向きになる。従って、ＲＯＭライタ３が非動作状態においてプリント基板１側の電源が投入されても、ＲＯＭライタ３は電気的に切り離された状態にあるので、ＲＯＭソケットを介して電源電圧が印加されることがなく、ＲＯＭライタ３の内部回路が破壊される恐れはない。
【００３１】
さて、以上の構成において、フラッシュＲＯＭ１２へのプログラムデータの書き込みは以下のように行われる。
【００３２】
まず、フラッシュＲＯＭ１２が半田付けにより搭載されたプリント基板１のフラッシュＲＯＭコントロールＩ／Ｆ１３と接続手段２のフラッシュＲＯＭコントロールＩ／Ｆ２１をコネクタ接続する。これにより、ＧＮＤレベル（Ｌｏｗレベル）に固定されたスリープ信号がＣＰＵ１１に印加され、プリント基板１側の電源が投入されてもＣＰＵ１１はスリープ状態（停止状態）となって、フラッシュＲＯＭ１２がＣＰＵ１１より電気的に切り離され、外部より自由にコントロールできるようになる。
【００３３】
次に、接続手段２のＲＯＭライタＩ／Ｆ２２に設けられたコネクタをＲＯＭライタ３のＲＯＭソケットに差し込む。ＲＯＭライタ３には通常、多数（例えば８個づつ２列で計１６個）のＲＯＭソケットが設けられているので、上記のようにして接続手段２を取り付けたプリント基板１をＲＯＭライタ３に複数枚セットすることができる。なお、接続手段２が基板で構成されていても、上記のようにして接続手段２を取り付けたプリント基板１を複数枚立てて並べた状態でＲＯＭライタ３にセットすることができる。そして、プリント基板１側の電源が投入されていなければ、まずプリント基板１側の電源を投入してから、ＲＯＭライタ３側の電源を投入して動作状態とする。
【００３４】
そして、上記のようにしてプリント基板１がセットされたＲＯＭライタ３を図５のフローチャートに示すように制御することにより、フラッシュＲＯＭ１２へのプログラムデータの書き込みが行われる。なお、この処理は、プリント基板１に搭載されたフラッシュＲＯＭ１２を書き込む場合も、ＲＯＭソケットに差し込まれたフラッシュＲＯＭ単体を書き込む場合も同様である。
【００３５】
すなわち、先ず、書き込むべきフラッシュＲＯＭが有るか否かをチェックする（判断１０１）。書き込むべきフラッシュＲＯＭが有れば、書き込みモードに入って制御信号のライト信号等をイネーブルにし（処理１０２）、アドレスバスとデータバスに書き込みアドレスとプログラムデータを出力する（処理１０３）。そして、書き込み動作時間が経過するのを待つ（判断１０４のＮループ）。所定の書き込み動作時間が経過すると（判断１０４のＹ）、書き込みチェックモードに入って制御信号のリード信号等をイネーブルにし（処理１０５）、フラッシュＲＯＭから書き込みデータを読み出す（処理１０６）。そして、読み出したデータと書き込んだデータを比較してデータが正しく書き込まれているか否かをチェックし（判断１０７）、データが正しく書き込まれていなければ処理１０２に戻って上記書き込み処理を繰り返す。一方、データが正しく書き込まれていれば、最初の判断１０１に戻って、書き込むべきフラッシュＲＯＭが有るか否かをチェックし、ＲＯＭライタ３にセットされた全てのＲＯＭの書き込みが終了するまで上記処理を繰り返す。
【００３６】
上記のようにすれば、電源生成部１４を持ったプリント基板１に実装したフラッシュＲＯＭ１２へのプログラムデータの書き込みがＲＯＭライタ３により可能となり、半田付け不良やＲＯＭライタ３の内部回路の破壊等の不具合も発生することなく、一度に多くのフラッシュＲＯＭ１２にプログラムデータを書き込むことが可能となる。なお、バッファ部２３に用いられる７４シリーズ等の汎用バッファＩＣは、動作電源が供給されていない状態で、信号端子に＋５Ｖ等の電圧が印加されると、バッファＩＣが破壊される恐れがある。しかし、本実施形態のように、バッファ部２３にプリント基板１側から電源供給するとともに、プリント基板１側の電源をＲＯＭライタ３側より先に投入することにより、上記のようなバッファＩＣが破壊される不具合もなくなる。
【００３７】
図６は、上記バッファ部２３の他の実施形態を示すものであり、本実施形態のバッファ部２３は、フラッシュＲＯＭコントロールＩ／Ｆ２１のコネクタに近接又は内蔵して設けられるフラッシュＲＯＭコントロールＩ／Ｆ側バッファ２３ａと、ＲＯＭライタＩ／Ｆ２２のコネクタに近接又は内蔵して設けられるＲＯＭライタＩ／Ｆ側バッファ２３ｂの２つのバッファからなり、それらの間は適当な長さのケーブルで接続されている。
【００３８】
そして、フラッシュＲＯＭコントロールＩ／Ｆ側バッファ２３ａとＲＯＭライタＩ／Ｆ側バッファ２３ｂのそれぞれのバッファには、前記実施形態と同様に、図４に示したような７４シリーズバッファを用い、プリント基板１側から各バッファ２３ａ，２３ｂに電源供給するようにしている。また、ＲＯＭライタ３側の電源ラインを前記実施形態と同様に、図４に示した各バッファＩＣ２３１，２３２の制御端子Ｇにインバータ２３３を介して接続するようにしている。これにより、ＲＯＭライタ３が動作状態になっていないとき、ＲＯＭライタＩ／Ｆ２２側はハイインピーダンス状態になり、ＲＯＭライタ３が動作状態になったとき、アドレスバス、データバス、制御信号は図６のような向きになる。
【００３９】
以上の構成における書き込み動作は上記実施形態と同様であり、同様の作用効果が得られる。さらに、前述したように、ＲＯＭライタ３はＲＯＭ単品への制御信号等のドライブ能力しかない場合が多いので、ＲＯＭライタ３とプリント基板１（プリント基板１を実装した装置）との距離が離れたりして、ドライブ負荷が大きい場合には対応できなくなるが、上記のようにすれば、プリント基板１とＲＯＭライタ３の間は、バッファの能力にもよるが、かなりの距離であっても書き込みが可能となり、装置に組み込まれた状態のプリント基板１にもケーブル接続により対応することができるようになる。
【００４０】
図７は、上記それぞれのバッファ２３ａ，２３ｂに外部電源３１から動作電源を供給するようにした実施形態である。この場合、フラッシュＲＯＭコントロールＩ／Ｆ側バッファ２３ａの各バッファＩＣ２３１，２３２の制御端子Ｇには、プリント基板１側からの電源ラインをインバータ２３３を介して接続し、また、ＲＯＭライタＩ／Ｆ側バッファ２３ｂの各バッファＩＣ２３１，２３２の制御端子Ｇには、ＲＯＭライタ３側からの電源ラインをインバータ２３３を介して接続している。従って、フラッシュＲＯＭコントロールＩ／Ｆ側バッファ２３ａは、プリント基板１の電源が入っていないときプリント基板１側はハイインピーダンス状態となり、プリント基板１に電源が入っているときには、アドレスバス、データバス、制御信号が図７に示すような向きになる。また、ＲＯＭライタＩ／Ｆ側バッファ２３ｂは、ＲＯＭライタ３が動作状態になっていないときＲＯＭライタ３側はハイインピーダンス状態となり、ＲＯＭライタ３が動作状態になったときは、アドレスバス、データバス、制御信号が図７に示すような向きになる。
【００４１】
以上の構成における書き込み動作は上記実施形態とほぼ同様であり、同様の作用効果が得られる。さらに、プリント基板１やＲＯＭライタ３とは別電源である外部電源３１から各バッファ２３ａ，２３ｂに電源が供給されるので、プリント基板１やＲＯＭライタ３の電源供給能力が各バッファ２３ａ，２３ｂに供給するに十分でない場合でも書き込みが可能となる。
【００４２】
なお、この場合、外部電源３１をプリント基板１及びＲＯＭライタ３側より先に投入することにより、各バッファ２３ａ，２３ｂに用いられるバッファＩＣ２３１，２３２の破壊の恐れがなくなる。また、上述したように、ＲＯＭライタ３が動作状態になっていないときＲＯＭライタ３側はハイインピーダンスとなって電気的に切り離された状態になるので、外部電源３１が先に投入されてもＲＯＭライタ３の内部回路が破壊される恐れがなくなるとともに、プリント基板１に電源が入っていないときフラッシュＲＯＭコントロールＩ／Ｆ側バッファ２３ａのプリント基板１側はハイインピーダンスとなって電気的に切り離された状態になるので、外部電源３１が先に投入されてもプリント基板１の内部回路が破壊される恐れもない。
【００４３】
図８は、上記フラッシュＲＯＭコントロールＩ／Ｆ側バッファ２３ａにはプリント基板１側から動作電源を供給し、ＲＯＭライタＩ／Ｆ側バッファ２３ｂにはＲＯＭライタ３側から動作電源を供給するようにした実施形態である。この場合、フラッシュＲＯＭコントロールＩ／Ｆ側バッファ２３ａの各バッファＩＣ２３１，２３２の制御端子Ｇには、ＲＯＭライタ３側からの電源ラインをインバータ２３３を介して接続し、また、ＲＯＭライタＩ／Ｆ側バッファ２３ｂの各バッファＩＣ２３１，２３２の制御端子Ｇには、プリント基板１側からの電源ラインをインバータ２３３を介して接続している。従って、フラッシュＲＯＭコントロールＩ／Ｆ側バッファ２３ａは、ＲＯＭライタ３が動作状態になっていないときＲＯＭライタ３側はハイインピーダンス状態となり、ＲＯＭライタ３が動作状態になったときは、アドレスバス、データバス、制御信号が図８に示すような向きになる。また、ＲＯＭライタＩ／Ｆ側バッファ２３ｂは、プリント基板１の電源が入っていないときプリント基板１側はハイインピーダンス状態となり、プリント基板１に電源が入っているときには、アドレスバス、データバス、制御信号が図８に示すような向きになる。
【００４４】
以上の構成における書き込み動作も上記実施形態とほぼ同様であり、同様の作用効果が得られる。さらに、プリント基板１とＲＯＭライタ３がそれぞれの側のバッファ２３ａ，２３ｂには電源供給可能であれば、別電源として上記実施形態のような外部電源３１を必要としなくなる。
【００４５】
なお、この場合、プリント基板１とＲＯＭライタ３の両方の電源が投入されるまでは、いずれかのバッファ２３ａ又は２３ｂがハイインピーダンスとなって両バッファ２３ａ，２３ｂ間が電気的に切り離された状態になるので、いずれから先に電源投入されても、ＲＯＭライタ３やプリント基板１の内部回路が破壊される恐れもなく、また、各バッファ２３ａ，２３ｂに用いられるバッファＩＣ２３１，２３２が破壊される恐れもない。
【００４６】
さらに、ここまでは、図２に示したような電源生成部１４を持ったプリント基板１で説明してきたが、図９に示すように、電源生成部を持たないプリント基板１に他の電源生成部４１を接続した構成であってもよい。この場合、システム構成は、図１０に示すように、単品のプリント基板１だけでなく、接続されてしまっている複数のプリント基板１であっても良いし、さらには装置全体であっても構わない。
【００４７】
このようにすれば、電源生成部を有するように接続された複数のプリント基板１に実装されたフラッシュＲＯＭ１２への書き込みや、装置に実装されたフラッシュＲＯＭ１２への書き込みが可能である。
【００４８】
ところで、上記各実施形態においては、本願の各発明を、一括消去型の電気的書き換え可能なＲＯＭであるフラッシュＲＯＭに適用した場合について説明したが、電気的に書き換え可能なＲＯＭであれば、一括消去型に限らず、通常のＥＥＰＲＯＭにも適用可能である。
【００４９】
また、本願の各発明は、プリント基板としてファクシリコントロールボードに限らず、バスマスタとなり得るデバイスを搭載した各種コントロールボードに適用可能である。なお、バスマスタとなり得るデバイスとしては、ＣＰＵの他にＤＭＡコントローラなどがある。
【００５０】
【発明の効果】
以上のように、本願の請求項１記載の発明によれば、バスマスタになり得るデバイスと電気的に書き換え可能なＲＯＭを搭載し、これらに供給する電源を生成する電源生成部を有するプリント基板に設けられて、前記バスマスタになり得るデバイスを外部からスリープ状態にでき、かつ前記電気的に書き換え可能なＲＯＭを外部からコントロールすることができるインタフェース部と、ＲＯＭライタのＲＯＭソケットとを、前記ＲＯＭソケットからの電源信号に基づきＲＯＭライタが非動作状態のときハイインピーダンス状態に設定可能なバッファを介して接続する接続手段を用いて接続し、前記バスマスタとなり得るデバイスをスリープ状態にするとともに、ＲＯＭライタが動作状態になるまでは前記バッファをハイインピーダンス状態に設定するようにして、プリント基板に搭載された電気的に書き換え可能なＲＯＭにＲＯＭライタからプログラムデータを書き込むようにしたので、電気的に書き換え可能なＲＯＭを電源生成部を有するプリント基板に実装（半田付け）した場合や、さらにこのプリント基板を装置に組み込んだ後でも、ＲＯＭライタを用いてＲＯＭライタに不具合を及ぼすことなく、一度に多くのＲＯＭにプログラムデータを書き込むことができる効果がある。
【００５１】
さらに、請求項２記載の発明によれば、前記請求項１記載のＲＯＭ書込システムにおいて、前記バッファの動作電源をプリント基板側から供給するとともに、プリント基板側の電源をＲＯＭライタ側より先に投入するようにしたので、前記請求項１の効果に加えて、ハイインピーダンス状態に設定可能なバッファとして、汎用バッファＩＣである７４シリーズ等を使用しても、バッファＩＣを破壊することがなくなる。
【００５２】
また、請求項３記載の発明によれば、同じく請求項１記載のＲＯＭ書込システムにおいて、前記バッファは、プリント基板側とＲＯＭライタ側の２つのバッファから成るようにしたので、前記請求項１の効果に加えて、ＲＯＭライタがＲＯＭ単品への制御信号等のドライブ能力しかない場合で、ＲＯＭライタとプリント基板（プリント基板を実装した装置）との距離が離れたりして、ドライブ負荷が大きい場合でも対応できるようになる。
【００５３】
さらに、請求項４記載の発明によれば、前記請求項３記載のＲＯＭ書込システムにおいて、前記２つのバッファの動作電源をプリント基板側から供給するとともに、プリント基板側の電源をＲＯＭライタ側より先に投入するようにしたので、前記請求項３の効果に加えて、ハイインピーダンス状態に設定可能なバッファとして、汎用バッファＩＣである７４シリーズ等を使用しても、バッファＩＣを破壊することがなくなる。
【００５４】
また、請求項５記載の発明によれば、前記請求項１又は請求項３に記載のＲＯＭ書込システムにおいて、前記バッファの動作電源をプリント基板及びＲＯＭライタ以外の別電源から供給するとともに、この別電源をプリント基板及びＲＯＭライタ側より先に投入するようにしたので、前記請求項１又は請求項３の効果に加えて、プリント基板の電源供給能力がバッファに供給するに十分でない場合でも書き込みが可能となる。
【００５５】
また、請求項６記載の発明によれば、前記請求項３記載のＲＯＭ書込システムにおいて、前記２つのバッファの動作電源をプリント基板とＲＯＭライタ側からそれぞれ個別に供給するようにしたので、前記請求項３の効果に加えて、ＲＯＭライタとプリント基板がそれぞれの側のバッファに電源供給可能であれば別電源を必要としなくなる。
【図面の簡単な説明】
【図１】本願発明の実施形態におけるシステム構成を示すブロック図。
【図２】上記図１におけるプリント基板の本願発明に係る構成を示すブロック図。
【図３】上記図１における接続手段の一実施形態の構成を示すブロック図。
【図４】上記図３のバッファ部に用いられる汎用バッファＩＣを示す図。
【図５】ＲＯＭライタにおけるフラッシュＲＯＭの書き込み処理を示すフローチャート。
【図６】上記バッファ部の他の実施形態を示すブロック図。
【図７】同じく、上記バッファ部の他の実施形態を示すブロック図。
【図８】同じく、上記バッファ部の他の実施形態を示すブロック図。
【図９】電源生成部を持たないプリント基板に電源生成部を接続した構成を示すブロック図。
【図１０】上記図９の場合のシステム構成を示すブロック図。
【符号の説明】
１  プリント基板
２  接続手段
３  ＲＯＭライタ
１１  ＣＰＵ
１２  フラッシュＲＯＭ
１３，２１  フラッシュＲＯＭコントロールＩ／Ｆ
１４，４１  電源生成部
２２  ＲＯＭライタＩ／Ｆ
２３  バッファ部
２３ａ  フラッシュＲＯＭコントロールＩ／Ｆ側バッファ
２３ｂ  ＲＯＭライタＩ／Ｆ側バッファ
３１  外部電源
【図１】
0003781844.tif 000002
【図２】
0003781844.tif 000003
【図３】
0003781844.tif 000004
【図４】
0003781844.tif 000005
【図５】
0003781844.tif 000006
【図６】
0003781844.tif 000007
【図７】
0003781844.tif 000008
【図８】
0003781844.tif 000009
【図９】
0003781844.tif 000010
【図１０】
0003781844.tif 000011