(57)【特許請求の範囲】
【請求項１】
信号が入力される非反転入力端子に第１のスイッチを介して出力基準電源が接続され、反転入力端子と出力端子との間に第２のスイッチが接続され、反転入力端子と前記出力基準電源との間に第１のコンデンサと第３のスイッチとがこの順に接続された第１のオペアンプと、
前記第１のオペアンプの次段に設けられ、サンプルホールド用スイッチとサンプルホールド用コンデンサとバッファ接続のオペアンプとを有する第１のサンプルホールド要部回路と、
前記第１のサンプルホールド要部回路と並列に接続され、サンプルホールド用スイッチとサンプルホールド用コンデンサとバッファ接続のオペアンプとを有して前記第１のサンプルホールド要部回路と交互に動作する第２のサンプルホールド要部回路と、
前記第１，第２のサンプルホールド要部回路の各出力端子と前記第１のコンデンサと第３のスイッチとの接続点との間にそれぞれスイッチを設けることによって形成した負帰還回路と
を備えたサンプルホールド回路を有することを特徴とする画像読取信号処理装置。
【請求項２】
前記第１のオペアンプは、当該第１のオペアンプの出力端子と前記第１のコンデンサと第３のスイッチとの接続点との間に接続された第２のコンデンサを有する
ことを特徴とする請求項１記載の画像読取信号処理装置。
【請求項３】
前記第２のスイッチは、前記第１〜第３のスイッチがオンされている状態からオフする際に最初にオフする
ことを特徴とする請求項１記載の画像読取信号処理装置。
【請求項４】
前記第１のオペアンプは、当該第１のオペアンプの出力電圧の増大を電源電流の変動が生じない所定値に制限するための出力クリップ用トランジスタを有する
ことを特徴とする請求項１記載の画像読取信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、イメージセンサで読み取った画像信号を増幅し、ついで増幅出力をサンプルホールドする画像読取信号処理装置に関するものである。
【０００２】
【従来の技術】
図４は、イメージセンサからの複数の画像読取信号を時系列化して取り出す画像読取信号処理装置の全体を示す図である。図４において、３０はイメージセンサ、３１Ａ〜３１Ｍは二重相関サンプリング回路、３２Ａ〜３２Ｍはサンプルホールド回路、３３Ａ〜３３Ｍはスイッチ、３４はバッファ、３５は出力端子、Ａ，Ｂ，Ｍはそれぞれ１つの画像読取信号に対する処理チャンネルである。
【０００３】
二重相関サンプリング回路３１Ａ〜３１Ｍは、まだイメージセンサ３０から画像読取信号が入力されない段階で、入力側の図示しない寄生容量等に存在する入力バイアス電圧を入力しておき、次に、入力バイアス電圧に画像読取信号が重畳されたものが入力された時には、先に入力しておいた入力バイアス電圧を差し引いた分（即ち、画像読取信号）だけを増幅した出力を得る回路である。サンプルホールド回路３２Ａ〜３２Ｍは、二重相関サンプリング回路３１Ａ〜３１Ｍの出力を保持しておく回路である。
【０００４】
処理チャンネルＡを例にとると、まず、イメージセンサ３０の或る１つの画像読取素子からの入力信号（画像読取信号）を、二重相関サンプリング回路３１Ａで増幅し、サンプルホールド回路３２Ａで保持する。このようにして、各処理チャンネルＡ〜Ｍのサンプルホールド回路３２Ａ〜３２Ｍには、イメージセンサ３０の各画像読取素子からの画像読取信号の増幅出力が保持されるが、スイッチ３３Ａ〜３３Ｍを順次オンし、バッファ３４を経て出力端子３５に取り出すと、１列に時系列化された信号となる。
【０００５】
この時系列化信号は、出来るだけ休止期間なく連続して出力されることが要求される。もし休止期間があると、その休止期間中は次の回路がデータを取り込まないよう制御をする必要があり、制御が面倒となるからである。また、休止期間を設けると、出力期間中のクロック周波数を大にしてやらなければならないが、そうすると最終段のバッファの周波数帯域を広くしてやる必要が出て来るからである。
【０００６】
しかし、連続して出力しようとする場合、サンプルホールド回路に問題点が出てくる。というのは、サンプルホールド回路では、ホールドしているデータを出力している間に、サンプリングした次のデータをホールドするということは出来ない。従って、各処理チャンネルでのサンプリングやサンプルホールドを、同一の制御信号で制御しようとすると、サンプリングしている間は出力を停止しなければならないことになる。そのようなことを回避するために、各処理チャンネルのサンプルホールド回路を、２重にすることが考えられている。以下、二重相関サンプリング回路，サンプルホールド回路について、順に説明する。
【０００７】
（二重相関サンプリング回路）
図２は、従来の二重相関サンプリング回路の１例を示す図である。図２において、１はイメージセンサ、２はフォトダイオード、３はバイアス電源、４は容量、５はＴＦＴ（薄膜トランジスタ）、６は容量、７は入力信号線、８は二重相関サンプリング回路、９はリセットスイッチ、１０は入力バイアス電源、１１はオペアンプ、１２はスイッチ、１３，１４はコンデンサ、１５はローパスフィルタ、１６は抵抗、１７はコンデンサ、１８はバッファ、１９は直流再生用コンデンサ、２０はスイッチ、２１は出力基準電源、２２はバッファ、２３は出力端子、２４は駆動パルス発生器である。
【０００８】
イメージセンサ１には、カソードにバイアス電源３の正極が接続され、アノードがＴＦＴ５のドレインに接続されたフォトダイオード２が設けられていて、これが光を検出する。フォトダイオード２は１つしか描いてないが、実際には多数設けられている。フォトダイオード２のアノードに描かれている容量４は、フォトダイオード２の自己容量とＴＦＴ５のドレイン側寄生容量の合計容量を表している。また、ＴＦＴ５には、点線で記したように、ゲートとドレインＤとの間およびゲートとソースＳとの間には、ゲートとオーバーラップするために生ずる容量が、僅かではあるが存在している。容量６は、ＴＦＴ５のソース側寄生容量とＩＣで構成されている二重相関サンプリング回路８の入力容量の合計容量を表している。
【０００９】
二重相関サンプリング回路８はＩＣとして構成され、その中の各スイッチはアナログスイッチで構成される。駆動パルス発生器２４は、ＴＦＴ５および各スイッチのオン，オフを制御するパルスを発生する。入力信号線７には、リセットスイッチ９を介して入力バイアス電源１０が接続されている。オペアンプ１１は、負帰還回路としてスイッチ１２とコンデンサ１３を具え、スイッチ１２がオンされた時にはバッファ（ゲイン１倍）として動作し、スイッチ１２がオフされた時には、コンデンサ１４，１３の容量比で決まるゲインの増幅器として動作する。負帰還回路が二重にされているのは、オペアンプ１１で二重相関サンプリングをさせるためである。
【００１０】
すなわち、まず入力バイアス電圧を入力しておき（第１回サンプリング）、次にその入力バイアス電圧に画像読取信号が重畳されたものを入力し（第２回サンプリング）、その差分を増幅する。
【００１１】
（１）入力バイアス電圧の入力
ＴＦＴ５をオフにした状態でリセットスイッチ９を一定期間オンすると、容量６は、入力バイアス電源１０によって充電され、入力バイアス電圧Ｖ10となる。リセットスイッチ９をオフした後スイッチ１２をオンすると、オペアンプ１１はバッファとして動作し、その出力電圧は、入力バイアス電圧Ｖ10にオペアンプ１１自身のオフセットが加わった電圧となる。反転入力端子のコンデンサ１４は、負帰還により同じ電圧に充電される。オペアンプ１１自身のオフセットはＶ10に比して充分小さいとすると、それは無視できるから、コンデンサ１４の充電電圧は入力バイアス電圧Ｖ10と等しい。
【００１２】
オペアンプ１１の出力Ｖ10は、ローパスフィルタ１５およびバッファ１８を経て、直流再生用コンデンサ１９に印加される。このとき、スイッチ２０もオンされていて、出力基準電源２１が直流再生用コンデンサ１９の逆方向から印加される。出力基準電源２１の電圧をＶ21とすると、直流再生用コンデンサ１９の極板間には、
Ｖ10−Ｖ21
の電圧が充電される。この後、スイッチ２０はオフとされる。
【００１３】
なお、ローパスフィルタ１５は、ノイズを低減するために設けられている。増幅器の遮断周波数は、製造上のバラツキとか寄生容量等で多少変動するため、一般に仕様よりも余裕を持つよう大きめに設計してある。オペアンプ１１も、通常そのように設計してある。そのため、必要とされる帯域外のノイズも増幅してしまうので、それらを低減する必要があるからである。
【００１４】
バッファ１８は、ローパスフィルタ１５から見た入力側のインピーダンスを大にすると共に、直流再生用コンデンサ１９から出力側を見たインピーダンスを小にするために設けられている。もし、バッファ１８がないと、直流再生用コンデンサ１９がローパスフィルタ１５の負荷として接続されている形となり、ローパスフィルタ１５の遮断周波数を低下させ、周波数帯域を狭くするおそれがあるからである。
【００１５】
（２）入力バイアス電圧＋入力信号の入力
フォトダイオード２に入射した光量に応じて電流が流れ、容量４が充電され、これが画像読取信号ΔＶとなる。ＴＦＴ５がオンされると、容量６の電圧Ｖ10に画像読取信号ΔＶが重畳されたものが、オペアンプ１１に入力される。オペアンプ１１での増幅度Ａ11を仮に１００倍とすると、出力電圧は
Ｖ10＋１００×ΔＶ
となる。
【００１６】
これが、ローパスフィルタ１５およびバッファ１８を経て直流再生用コンデンサ１９に印加される。直流再生用コンデンサ１９には、先程（Ｖ10−Ｖ21）の電圧が充電されているから、それを差し引いた電圧、即ち
（Ｖ10＋１００×ΔＶ）−（Ｖ10−Ｖ21）＝１００×ΔＶ＋Ｖ21
なる電圧がバッファ２２の入力に印加されることになる。従って、出力端子２３に得られる出力は、１００×ΔＶ＋Ｖ21である。
【００１７】
図３は、前記の画像読取信号処理装置におけるタイムチャートである。実線の波形は暗時（光入射のない時）の波形、一点鎖線の波形は光入射時の波形である。以下、時間を追って動作を説明する。
【００１８】
（１）時間ｔ1 〜ｔ2
時間ｔ1 で、図３（ｂ）に示すように、ＴＦＴゲート駆動信号がＯＮとされると、ゲート信号がゲートからドレインまたはソースへ漏れ込むというフィードスルー現象が生ずる。漏れ込んで来た信号（電荷）により、容量６の充電電圧がその分上昇する。図３（ｃ）の波形が時間ｔ1 で波形ｃ−１の如く上昇しているのは、その電圧（フィードスルー電圧）を表している。暗時であれば入力はフィードスルー電圧だけであるが、光入射時であれば、それに入力信号ΔＶが重畳されて一点鎖線の波形となる。
【００１９】
オペアンプ１１は、フィードスルー電圧も含めて、図３（ｄ）に示すように増幅する。その増幅出力が入力されるローパスフィルタ１５の出力は、図３（ｅ）のように、オペアンプ１１の出力値に向かって時定数をもって上昇してゆく。
【００２０】
（２）時間ｔ2 〜ｔ4
時間ｔ2 で、図３（ｂ）に示すようにＴＦＴゲート駆動信号がＯＦＦとされると、フィードスルー現象により、ＯＮした時に容量６に漏れ込んでいたと同量の電荷が漏れ出るから、図３（ｃ）に示すように、入力信号線７の電位は漏れ出た電荷に相当する電圧（フィードスルー電圧）だけ低下する。オペアンプ１１の出力波形も、それに対応して低下する。ローパスフィルタ１５の出力は、フィードスルー電圧の増幅値を含む高い値から、その分が消滅したオペアンプ１１の出力値に向かって、時定数に従って減少する。
【００２１】
図２の出力端子２３からの出力は、図示しないサンプルホールド回路に送られて、ホールドされる。時間ｔ2 〜ｔ4 間の時間ｔ3 でサンプリングすると、暗時には出力Ｅ1 に対応した値が得られ、光入射時には出力Ｅ2 に対応した値が得られる。
【００２２】
（３）時間ｔ4
時間ｔ4 でリセットスイッチ９がオンされると、入力信号線７上の入力がリセットされる。
【００２３】
（サンプルホールド回路）
図６は、サンプルホールド回路を２重にした従来例である。図６において、４０は第１のサンプルホールド回路、４１は第２のサンプルホールド回路、４２はオペアンプ、４３はスイッチ、４４，４４Ｂはコンデンサ、４５，４６はスイッチ、４７はスイッチ、４８はコンデンサ、４９，５０はスイッチ、５１はオペアンプ、５２は出力端子である。各スイッチは、例えばＭＯＳＦＥＴ等のアナログスイッチで構成される。
【００２４】
オペアンプ４２の反転入力端子（−）は、スイッチ４３を介してオペアンプ４２の出力端子と接続されると共に、コンデンサ４４，スイッチ４５の順に接続された回路を経て固定電位（アース）と接続される。また、コンデンサ４４とスイッチ４５の接続点は、スイッチ４６を介してオペアンプ４２の出力端子と接続される。オペアンプ４２の出力はスイッチ４７を介してサンプルホールド用のコンデンサ４８と接続され、両者の接続点はスイッチ４９を介してオペアンプ５１の入力に接続される。オペアンプ５１は、出力端子と反転入力端子（−）とが接続され、バッファとして動作させられている。なお、第２のサンプルホールド回路４１は、第１のサンプルホールド回路４０と同様の構成である。
【００２５】
第１のサンプルホールド回路４０の動作は、次の通りである。入力端子３９には、二重相関サンプリング回路からの出力が入力されるが、二重相関サンプリング回路に入力バイアス電圧だけを入力する時には、スイッチ４３，４５をオン、スイッチ４６，４７，４９をオフにしておく。すると、オペアンプ４２には１００％の負帰還がかけられているのでバッファとして動作し、入力バイアス電圧をＶi ，オペアンプ４２自身のオフセット電圧をＶioとすると、非反転入力端子（＋）に入力されたＶi ＋Ｖioと同じ大きさの電圧が、オペアンプ４２の出力に現れる。コンデンサ４４はその電圧（Ｖi ＋Ｖio）に充電される。
【００２６】
次に、スイッチ４３，４５をオフ、スイッチ４６，４７をオン、スイッチ４９をオフにしておいて、画像読取信号を入力した時の二重相関サンプリング回路からの出力ＶS を、入力端子３９に入力する。すると、入力は、ＶS ＋Ｖi ＋Ｖioとなる。この時のオペアンプ４２の出力電圧をＶ42とすると、Ｖ42にコンデンサ４４の充電電圧（Ｖi ＋Ｖio）を加えた電圧（Ｖ42＋Ｖi ＋Ｖio）が、反転入力端子（−）に入力される。オペアンプ４２は、次式が成り立つように動作する。
ＶS ＋Ｖi ＋Ｖio＝Ｖ42＋Ｖi ＋Ｖio
従って、Ｖ42＝ＶS となり、スイッチ４７がオンされると、入力信号ＶS がコンデンサ４８に充電されて、サンプルホールドされる。
【００２７】
保持された電圧は、その後スイッチ４９がオンされた時に、オペアンプ５１を経て出力端子５２に取り出される。第１のサンプルホールド回路４０から出力している間に、第２のサンプルホールド回路４１を動作させて、次のデータをホールドすることが出来る。
【００２８】
なお、画像読取信号処理装置に関する従来の文献としては、例えば、特開昭62−185458号公報，特開昭62−135775号公報等がある。
【００２９】
【発明が解決しようとする課題】
しかしながら、前記した従来の技術には、次のような問題点があった。すなわち、サンプルホールド回路を２重にした場合、オペアンプのオフセット電圧キャンセル用の２つのコンデンサ４４，４４Ｂに充電される電圧に違いがあると、その違いに起因して出力レベルに相違が現れるが、それが周期的なノイズとなってしまうという点である。
【００３０】
具体的には、図６の従来例に係るサンプルホールド回路では、同一のイメージセンサ素子からのサンプルホールド回路が２重に設けられており、それらに交互に入力される。オペアンプのオフセットをキャンセルするコンデンサ４４，４４Ｂが設けられているが、図示しない寄生容量があるために、オフセットは完全にはキャンセルされない。２つのサンプルホールド回路でキャンセルされない電圧に差があると、交互にその差が出力に反映されるから周期的なノイズとなる。
【００３１】
本発明は、以上のような問題点を解決することを課題とするものである。
【００３２】
【課題を解決するための手段】
前記課題を解決するため、本発明に係る画像読取信号処理装置は、信号が入力される非反転入力端子に第１のスイッチ６２を介して出力基準電源が接続され、反転入力端子と出力端子との間に第２のスイッチが接続され、反転入力端子と前記出力基準電源との間に第１のコンデンサと第３のスイッチとがこの順に接続された第１のオペアンプと、前記第１のオペアンプの次段に設けられ、互いに並列に接続され交互に動作させられるところの、サンプルホールド用スイッチとサンプルホールド用コンデンサとバッファ接続のオペアンプとを有する第１，第２のサンプルホールド要部回路と、前記第１，第２のサンプルホールド要部回路の各出力端子と前記第１のコンデンサと第３のスイッチとの接続点との間に、それぞれスイッチを設けることによって形成した負帰還回路とを備えたサンプルホールド回路を具備する構成となっている。
【００３３】
上記構成の画像読取信号処理装置において、２重のサンプルホールド回路を構成するに際し、オフセット電圧キャンセル用のコンデンサを具備したオペアンプ１個を入力側に配置し、その次に、サンプルホールド用コンデンサ等を有するサンプルホールド要部回路を２組並列接続した構成とし、これらサンプルホールド要部回路の各出力を、オフセット電圧キャンセル用のコンデンサを通して負帰還することで、２組のサンプルホールド要部回路は交互に使用されるが、どちらを使用する場合でも同じオフセット電圧キャンセル用のコンデンサでキャンセルする。したがって、キャンセル用コンデンサの電圧の相違に起因して周期的ノイズが発生するなどという問題は起こり得ない。
【００３４】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００３５】
図１は、本発明の一実施形態に係る画像読取信号処理装置に使用する２重にしたサンプリングホールド回路の構成例を示す図である。図１において、６０は入力端子、６１はコンデンサ、６２はスイッチ、６３は出力基準電源、６４はオペアンプ、６５はスイッチ、６６，６７はコンデンサ、６８はスイッチ、６９，７０はサンプルホールド要部回路、７１，７２はスイッチ、７３，７４はコンデンサ、７５，７６はオペアンプ、７７〜８０はスイッチ、８１は出力端子である。
【００３６】
オペアンプ６４の非反転入力端子には、スイッチ６２を介して出力基準電源６３が接続され、反転入力端子と出力端子との間には、スイッチ６５が接続され、反転入力端子と出力基準電源６３との間には、コンデンサ６６とスイッチ６８とがこの順に接続される。オペアンプ６４の次段には、互いに並列に接続され交互に動作させられるところの２組のサンプルホールド要部回路６９，７０が接続される。
【００３７】
サンプルホールド要部回路６９，７０は、それぞれサンプルホールド用スイッチ７１，７２，サンプルホールド用コンデンサ７３，７４，バッファ接続のオペアンプ７５，７６とから構成される。そして、サンプルホールド要部回路６９，７０の出力端子とコンデンサ６６とスイッチ６８との接続点との間に、それぞれスイッチ７７，７８を設けることによって負帰還回路を形成する。
【００３８】
オペアンプ６４としては、差動増幅段と出力増幅段との２つの増幅段から構成される通常のオペアンプを用いる。一方、オペアンプ７５，７６としては、差動増幅段のみからなるオペアンプを用いるのが望ましい。その理由は、後で説明する。
【００３９】
コンデンサ６１は、図２の直流再生用コンデンサ１９に相当し、出力基準電源６３は出力基準電源２１に相当している。出力基準電圧が入力される時は、スイッチ６２，６５，６８がオンされる。オペアンプ６４の非反転入力端子には出力基準電源６３の電圧Ｖ63が印加され、コンデンサ６６にはオペアンプ６４のオフセット電圧が充電される。その後、最初にスイッチ６５をオフし、次にスイッチ６２，６８をオフする。最初にスイッチ６５をオフする理由は、次に述べるように、コンデンサ６６に充電されているオペアンプ６４のオフセット電圧の値が、変化しないようにするためである。
【００４０】
図５は、コンデンサ６６の充電電圧の寄生容量ＣS による変化を説明する図である。集積回路中にコンデンサ６６，６７が形成される場合、両者の接続点Ｎはシリコン基板側となるが、その接続点Ｎと固定電位との間には、大きな寄生容量ＣS が存在する。すなわち、コンデンサ６６の接続点Ｎ側の端子は、寄生容量ＣSによって固定電位に接続されていることになる。ところで、コンデンサ６６の充電電圧が変化しないようにするためには、電荷が放電しにくいようにすればよいわけであるが、そのためには、スイッチのオフにより直列に高いインピーダンスが接続される形にすればよい。
【００４１】
コンデンサ６６の両側に存在するスイッチは６５と６８であるが、もし最初にスイッチ６８の方をオフしたとすると、コンデンサ６６の一方の端子は、オンしているスイッチ６５が接続されており、他方の端子は、寄生容量ＣS を介して固定電位と接続されている。寄生容量ＣS は、高インピーダンスではない。これではコンデンサ６６の充電電圧は変化し得る。もし、最初にスイッチ６５をオフすると、コンデンサ６６の端子の内、オペアンプ６４の反転入力端子（−）に接続されている端子には、高インピーダンスが接続されることとなるから、コンデンサ６６の充電電圧が変化することはない。
【００４２】
図１に戻るが、第１のサンプルホールド要部回路６９のスイッチ７１がオンされると、オペアンプ６４の出力によりコンデンサ７３は充電される。スイッチ７１がオンされる時はスイッチ７７もオンされ、オペアンプ７５の出力がコンデンサ６６を経てオペアンプ６４に負帰還される。コンデンサ６６にはオペアンプ６４のオフセット電圧が充電されているから、オフセット電圧はキャンセルされ、オペアンプ７５の出力は、オペアンプ６４の非反転入力端子に対応した電圧となる。スイッチ７１，７７がオフされると、コンデンサ７３の電圧がホールドされる。ホールドされた電圧は、スイッチ７９がオンされた時に、出力端子８１に取り出される。
【００４３】
次には、第２のサンプルホールド要部回路７０が使用されるが、この時も同様の動作により、オペアンプ７６の出力が前回と同じくコンデンサ６６を経て負帰還される。このように、図１のサンプルホールド回路では、前段のオペアンプを共通に使うので、第１，第２のサンプルホールド要部回路を動作させるに際し、オフセット電圧による影響に差が出ることはない。
【００４４】
ところで、オペアンプ６４とオペアンプ７５，７６とは縦続接続されているが、もし縦続接続するオペアンプとして２つの増幅段を有する通常のオペアンプを用い、これら全体に負帰還をかけると（スイッチ７７参照）、入出力の伝搬遅延のために発振し易い状態に近づく。また、２つの増幅段を有しゲインが大である通常のオペアンプをゲイン１倍で使用すると、大きな位相補償コンデンサを必要とするが、それを集積回路上に形成すると広い面積を占めてしまい、コストアップにつながり、好ましくない。
【００４５】
そこで、常にバッファとして使用するオペアンプ７５，７６は、差動増幅段のみで構成する。すると、前記したような入出力の伝搬遅延も緩和され、大きな位相補償用コンデンサを必要とすることもなくなる。
【００４６】
オペアンプ６４にオフセット電圧キャンセル用のコンデンサ６６を接続するに際しては、オペアンプ６４の出力端子から負帰還経路を形成するように、コンデンサ６６に対してコンデンサ６７を直列に接続するのが望ましい。このようにする理由は、スイッチ６５をオフした時でも、あるいはスイッチ７７，７８を経由しての負帰還がない時でも、コンデンサ６６，６７を経由しての負帰還は行われるようにするためである。
【００４７】
もし、この負帰還がなければ、オペアンプ６４の出力が最大（オペアンプの電源値）になってしまい、電源電流が大きく変動することがある。電源電流が変動すると、集積回路上でこのオペアンプ６４に接続される図示しない他の回路に悪影響を及ぼす。しかし、コンデンサ６６，６７により負帰還経路が確保してあると、そのようなことが防止出来る。
【００４８】
図１のサンプルホールド回路では、２重のサンプルホールド要部回路６９，７０のそれぞれに、サンプルホールド用のスイッチ７１，７２を具えているが、これらが発するスイッチングノイズの大きさに違いがあると、上記２つのサンプルホールド回路を交互に使う度に、その大きさの違いが交互に出力に現れることになる。従って、スイッチ７１，７２を集積回路上にアナログスイッチとして形成するに際しては、出来るだけ特性が同じになるように形成する必要がある。そのためには、集積回路上に隣接して形成するのが望ましい。
【００４９】
図７は、サンプリングホールド回路を２重にした本発明の回路におけるタイムチャートである。横軸は時間であり、ΔＶは画像読取信号の大きさである。図７（ａ）は、入力端子６０への入力、図７（ｂ）はオペアンプ６４への入力であり、当初は入力信号（画像読取信号）はないが、時間ｔ10を過ぎたあたりで入力されて来ている。入力信号がない状態で、まず時間ｔ0 でスイッチ６２がオンされ出力基準電源６３の電圧が印加される。
【００５０】
次に、時間ｔ1 でスイッチ６５，６８をオンして、コンデンサ６６にオペアンプ６４のオフセット電圧を充電する。この後、３つのスイッチ６２，６５，６８をオフする訳であるが、最初に時間ｔ2 でスイッチ６５をオフした後、時間ｔ3 で他の２つのスイッチ６２，６８をオフする。その理由は、既に述べたが、コンデンサ６６の充電電圧を変化させないためである。
【００５１】
次に、時間ｔ4 で、今回使用する側のサンプルホールド要部回路６９に対応したサンプルホールド用スイッチ７１および負帰還用のスイッチ７７をオンする。この状態でのオペアンプ６４の出力がコンデンサ７３にホールドされる。ここまでの動作が１サイクルであるが、画像読取信号ΔＶを入力させる場合の動作も、時間ｔ7 から始まるサイクルで同様に行われる。
【００５２】
図８は、２重にしたサンプリングホールド回路における第１段増幅器（オペアンプ６４）の具体的回路を示す図である。図８において、９０は電源ライン、９１は定電流制御信号端子、９２はクリップ電圧端子、９３は非反転入力端子、９４は差動増幅段、９５は反転入力端子、９６は出力信号線、９７は出力クリップ用トランジスタ、９８は出力増幅段、９９，１００は出力用ＭＯＳＦＥＴ、１０１は出力端子、ＶDDは電源電圧、ＧＮＤは固定電位である。
【００５３】
差動増幅段９４の出力は、出力信号線９６により出力増幅段９８に伝えられ、ＭＯＳＦＥＴ１００で増幅されて出力端子１０１から出力が取り出される。これがオペアンプ６４の出力となる。ＭＯＳＦＥＴ９９は飽和していて定電流を供給しており、ＭＯＳＦＥＴ１００の出力電圧に応じて、ＭＯＳＦＥＴ１００へ流れる電流Ｉdsと出力端子１０１へ流れて行く電流との割合が変化される。
【００５４】
しかし、ＭＯＳＦＥＴ１００の両端電位が大となって来て、ＭＯＳＦＥＴ９９の両端電位が飽和を維持できない程に小さくなってしまうと、もはや定電流を供給し得なくなる。そうすると、電源ライン９０からこの回路に流れる電流が大きく変動することになり、このような変動は、図示しない他の回路に電源を通じて悪影響を及ぼす。
【００５５】
出力クリップ用トランジスタ９７は、そのような状態に至るのを防止するために設けられたものである。これのゲートにはクリップ電圧端子９２から固定電位を印加しておき、ＭＯＳＦＥＴ１００の両端電位が所定以上に上昇すると、出力クリップ用トランジスタ９７に電流が流れて上昇を停止させるようにする。これにより、ＭＯＳＦＥＴ９９が飽和状態を維持して定電流を供給し続けることが可能となる。
【００５６】
図９は、２重にしたサンプルホールド回路における第２段増幅器（オペアンプ７５，７６）の具体的回路を示す図である。図９において、１１０は定電流制御信号端子、１１１は入力端子、１１２は差動増幅器、１１３は負帰還回路、１１４は出力端子である。差動増幅器１段から構成されており、負帰還回路１１３を短絡回路とすることにより、バッファとされている。
【００５７】
【発明の効果】
以上述べた如く、本発明に係る画像読取信号処理装置によれば、次のような効果を奏する。すなわち、２重のサンプルホールド回路を構成するに際し、オフセット電圧キャンセル用のコンデンサを具備したオペアンプ１個を入力側に配置し、その次に、サンプルホールド用コンデンサ等を有するサンプルホールド要部回路を２組並列接続した構成とし、これらサンプルホールド要部回路の各出力を、オフセット電圧キャンセル用のコンデンサを通して負帰還することで、どちらのサンプルホールド要部回路を使用する場合でも同じオフセット電圧キャンセル用のコンデンサでキャンセルされるので、キャンセル用コンデンサの電圧の相違に起因して周期的ノイズが発生するなどということがない。
【図面の簡単な説明】
【図１】  本発明の一実施形態に係る画像読取信号処理装置に使用する２重にしたサンプリングホールド回路の構成例を示す図
【図２】  従来の二重相関サンプリング回路の１例を示す図
【図３】  従来の二重相関サンプリング回路におけるタイムチャート
【図４】  イメージセンサからの複数の画像読取信号を時系列化して取り出す画像読取信号処理装置の全体を示す図
【図５】  コンデンサ６６の充電電圧の寄生容量による変化を説明する図
【図６】  サンプリングホールド回路を２重にした従来例を示す図
【図７】  サンプリングホールド回路を２重にした本発明の回路におけるタイムチャート
【図８】  ２重にしたサンプリングホールド回路における第１段増幅器の具体的回路を示す図
【図９】  ２重にしたサンプリングホールド回路における第２段増幅器の具体的回路を示す図
【符号の説明】
１…イメージセンサ、２…フォトダイオード、３…バイアス電源、４…容量、５…ＴＦＴ、６…容量、７…入力信号線、８…二重相関サンプリング回路、９…リセットスイッチ、１０…入力バイアス電源、１１…オペアンプ、１２…スイッチ、１３，１４…コンデンサ、１５…ローパスフィルタ、１６…抵抗、１７…コンデンサ、１８…バッファ、１９…直流再生用コンデンサ、２０…スイッチ、２１…出力基準電源、２２…バッファ、２３…出力端子、２４…駆動パルス発生器、３０…イメージセンサ、３１Ａ〜３１Ｍ…二重相関サンプリング回路、３２Ａ〜３２Ｍ…サンプルホールド回路、３３Ａ〜３３Ｍ…スイッチ３３、３４…バッファ、３５…出力端子、３９…入力端子、４０Ａ，４０Ｂ…二重相関サンプリング回路、４１Ａ，４１Ｂ…サンプルホールド回路、４２…オペアンプ、４３…スイッチ、４４…コンデンサ、４５，４６…スイッチ、４７…スイッチ、４８…コンデンサ、４９，５０…スイッチ、５１…オペアンプ、５２…出力端子、６０…入力端子、６１…コンデンサ、６２…スイッチ、６３…出力基準電源、６４…オペアンプ、６５…スイッチ、６６，６７…コンデンサ、６８…スイッチ、６９，７０…サンプルホールド要部回路、７１，７２…スイッチ、７３，７４…コンデンサ、７５，７６…オペアンプ、７７〜８０…スイッチ、８１…出力端子、９０…電源ライン、９１…定電流制御信号端子、９２…クリップ電圧端子、９３…非反転入力端子、９４…差動増幅段、９５…反転入力端子、９６…出力信号線、９７…出力クリップ用トランジスタ、９８…出力増幅段、９９，１００…ＭＯＳＦＥＴ、１０１…出力端子、１１０…定電流制御信号端子、１１１…入力端子、１１２…差動増幅器、１１３…負帰還回路、１１４…出力端子
【図１】
0003801112.tif 000002
【図２】
0003801112.tif 000003
【図３】
0003801112.tif 000004
【図４】
0003801112.tif 000005
【図５】
0003801112.tif 000006
【図６】
0003801112.tif 000007
【図７】
0003801112.tif 000008
【図８】
0003801112.tif 000009
【図９】
0003801112.tif 000010