(57)【特許請求の範囲】
【請求項１】
スペクトラム拡散通信方式の受信装置において、
符号系列と受信信号とを相互相関演算する相関演算手段と、
前記相関演算手段により生成される相関出力を積分する積分手段と、
前記積分手段により生成される積分出力を保持する保持手段と、
前記保持手段に保持される保持信号に基づいて、前記符号系列と受信信号との位相差を示すエラー信号を生成するエラー検出手段と、
前記エラー検出手段で生成されるエラー信号に基づいて、前記符号系列を前記受信信号の位相に合わせるように位相制御して前記相関演算手段に供給する符号系列発生手段とを備え、
前記相関演算手段は、前記受信信号に含まれている原データ以外のデータと前記符号系列との相互相関演算と、前記受信信号に含まれている原データと前記符号系列との相互相関演算とを時分割で行い、
前記積分手段は、前記受信信号に含まれている原データ以外のデータと前記符号系列との相互相関演算による相関出力と前記受信信号に含まれている原データと前記符号系列との相互相関演算による相関出力とをそれぞれ積分して出力し、
前記保持手段は、前記相関演算手段が前記受信信号に含まれている原データ以外のデータと前記符号系列との相互相関演算を行うことで前記積分手段から出力される積分出力を保持することを特徴とする受信装置。
【請求項２】
前記符号系列発生手段は、前記符号系列として、所定の位相差の基準コードとアーリーコードとレイトコードを発生し、前記相関演算手段は、前記受信信号に含まれている原データ以外のデータと前記アーリーコードとの相互相関演算と、前記受信信号に含まれている原データ以外のデータと前記レイトコードとの相互相関演算とを交互に行うと共に、前記受信信号に含まれている原データと前記基準コードとの相互相関演算とを時分割で行い、前記保持手段は、前記アーリーコードとレイトコードに基づいて前記交互に相関演算されることにより前記積分手段から交互に出力される各積分出力を前記保持信号として保持し、前記エラー検出手段は、前記アーリーコードに対応する保持信号と前記レイトコードに対応する保持信号との差分を前記エラー信号とすることを特徴とする請求項１に記載の受信装置。
【請求項３】
スペクトラム拡散通信方式の受信装置において、
符号系列と受信信号とを相互相関演算する相関演算手段と、
前記相関演算手段により生成される相関出力を積分する積分手段と、
前記積分手段により生成される積分出力を保持する保持手段と、
前記保持手段により保持された保持信号に基づいて、前記符号系列を前記受信信号の位相に合わせるように位相制御して出力すると共に、前記符号系列より所定の位相遅延した遅延符号系列と前記符号系列より所定の位相進相した進相符号系列とを出力する符号系列発生手段と、
前記符号系列発生手段から出力される前記遅相符号系列と前記進相符号系列との差分の符号系列を生成する加減算手段とを備え、
前記相関演算手段は、前記受信信号に含まれている原データ以外のデータと前記差分の符号系列との相互相関演算と、前記受信信号に含まれている原データと前記符号系列との相互相関演算とを時分割で行い、
前記積分手段は、前記受信信号に含まれている原データ以外のデータと前記差分の符号系列との相互相関演算による相関出力と前記受信信号に含まれている原データと前記符号系列との相互相関演算による相関出力とをそれぞれ積分して出力し、
前記保持手段は、前記相関演算手段が前記受信信号に含まれている原データ以外のデータと前記差分の符号系列との相互相関演算を行うことで前記積分手段から出力される積分出力を保持することを特徴とする受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スペクトラム拡散通信方式の受信装置に関する。
【０００２】
【従来の技術】
近年、コードレス電話や携帯電話、移動体通信などの無線通信を利用するシステムが急速に普及しはじめ、スペクトラム拡散通信方式が大きく注目されている。また、スペクトラム拡散通信方式を用いた多元接続（Multiple Access）方法であるＣＤＭＡ（Code Division Multiple Access：符号分割多重）方式が、次世代の携帯電話方式の基幹技術として注目されている。
【０００３】
ＣＤＭＡ方式では、送信信号を狭帯域変調し、その狭帯域変調した変調波を拡散符号系列でスペクトラム拡散することにより、広帯域の伝送信号にして受信側へ送信する。そして、受信側では受信信号を拡散符号系列で逆拡散することにより逆拡散出力を生成し、この逆拡散出力を検波及び復調することで、送信側から送られてきた信号を再生するようになっている。
【０００４】
このように、送信側と受信側では逆の拡散処理を行うことで送受信が行われるが、従来の携帯電話に備えられた受信装置では、受信信号との同期を確保するために、図１３に示す構成のＤＬＬ（Delay Locked Loop：遅延ロックループ）回路が用いられていた。
【０００５】
図１３に示す従来のＤＬＬ回路は、拡散符号系列発生器１と逆拡散回路２，３，４と積分器５，６，７及び加減算器８を備えて構成されている。
【０００６】
ここで、拡散符号系列発生器１は、加減算器８から出力されるエラー信号Ｅpeに応じて位相制御したＰＮ系列（Pseudorandam Noise）の拡散符号系列ＤPC，ＤEC，ＤLCを生成する。すなわち、受信信号Ｄinを実際に逆拡散するために使われる拡散符号系列ＤPCと、その拡散符号系列ＤPCより半チップ位相が進んだ拡散符号系列（「Early Code：アーリーコード」と呼ばれる）ＤECと、拡散符号系列ＤPCより半チップ位相が遅れた拡散符号系列（「Late Code：レイトコード」と呼ばれる）ＤLCを出力する。
【０００７】
逆拡散回路４は、受信信号Ｄinと逆拡散符号系列ＤPCとの相互相関Ｐを求め、積分器７は、その相関出力Ｐを積分することにより検波出力Ｄoutを生成する。
【０００８】
逆拡散回路２，３は、受信信号Ｄinと拡散符号系列ＤLC，ＤECとのそれぞれの相互相関Ｅ，Ｌを求め、積分器５，６は、それぞれの相関出力Ｅ，Ｌを積分して加減算器８に供給する。
【０００９】
これにより、加減算器８からは相関出力Ｅ，Ｌの各積分値の差分を表すエラー信号Ｅpeが出力され、このエラー信号Ｅpeによって拡散符号系列発生器１の位相制御をフィードバックすることにより、受信信号Ｄinとの同期を確保した拡散符号系列ＤPC，ＤEC，ＤLCを生成すると共に、受信信号Ｄinに同期した相関出力（逆拡散出力）Ｐと検波出力Ｄoutを得るようにしている。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記従来のＤＬＬ回路は、受信信号Ｄinを逆拡散及び検波するための逆拡散回路４と積分回路７の他、受信信号Ｄinとの同期を確保するために更に２個ずつの逆拡散回路２，３と積分器５，６が必要であるため、回路規模が大きくなるという課題があった。
【００１１】
特に、マルチパスを積極的に利用するＲＡＫＥ方式の受信装置では、例えばマルチパスがＮ個の場合、３×Ｎ個の逆拡散回路と積分回路が必要となるため、回路規模が大きくなるという課題があった。
【００１２】
本発明は、従来の課題を克服するためになされたものであり、回路規模を小さくすることが可能な受信装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するため本発明の受信装置は、スペクトラム拡散通信方式の受信装置において、符号系列と受信信号とを相互相関演算する相関演算手段と、前記相関演算手段により生成される相関出力を積分する積分手段と、前記積分手段により生成される積分出力を保持する保持手段と、前記保持手段に保持される保持信号に基づいて、前記符号系列と受信信号との位相差を示すエラー信号を生成するエラー検出手段と、前記エラー検出手段で生成されるエラー信号に基づいて、前記符号系列を前記受信信号の位相に合わせるように位相制御して前記相関演算手段に供給する符号系列発生手段とを備え、前記相関演算手段は、前記受信信号に含まれている原データ以外のデータと前記符号系列との相互相関演算と、前記受信信号に含まれている原データと前記符号系列との相互相関演算とを時分割で行い、前記積分手段は、前記受信信号に含まれている原データ以外のデータと前記符号系列との相互相関演算による相関出力と前記受信信号に含まれている原データと前記符号系列との相互相関演算による相関出力とをそれぞれ積分して出力し、前記保持手段は、前記相関演算手段が前記受信信号に含まれている原データ以外のデータと前記符号系列との相互相関演算を行うことで前記積分手段から出力される積分出力を保持することを特徴とする。
【００１４】
かかる構成によれば、受信信号に含まれている原データの逆拡散処理及び検波処理と、受信信号に含まれている原データ以外のデータの逆拡散処理及び検波処理とを、一つの相関演算手段及び積分手段が時分割で行う。つまり、受信信号に含まれている原データ以外のデータを逆拡散及び積分処理して得られる積分出力を保持手段が保持し、更にエラー検出手段が保持信号に基づいて受信信号と符号系列との実際の位相差を検出してエラー信号を出力する。このエラー信号に基づいて符号系列発生手段が、受信信号との同期を確保するように符号系列の位相を調整し、更に、上記の相関演算手段及び積分手段が、その調整された符号系列に基づいて上記受信信号に含まれている原データを逆拡散且つ積分処理する。
【００１５】
受信信号との同期を確保するための処理と、同期を確保した符号系列によって受信信号中の原データを逆拡散及び検波する処理とを１つの相関演算手段と積分手段によって行われるため、部品点数が少なく且つ回路規模の小さな受信装置が実現される。
【００１６】
また、本発明の受信装置は、スペクトラム拡散通信方式の受信装置において、符号系列と受信信号とを相互相関演算する相関演算手段と、前記相関演算手段により生成される相関出力を積分する積分手段と、前記積分手段により生成される積分出力を保持する保持手段と、前記保持手段により保持された保持信号に基づいて、前記符号系列を前記受信信号の位相に合わせるように位相制御して出力すると共に、前記符号系列より所定の位相遅延した遅延符号系列と前記符号系列より所定の位相進相した進相符号系列とを出力する符号系列発生手段と、前記符号系列発生手段から出力される前記遅相符号系列と前記進相符号系列との差分の符号系列を生成する加減算手段とを備え、前記相関演算手段は、前記受信信号に含まれている原データ以外のデータと前記差分の符号系列との相互相関演算と、前記受信信号に含まれている原データと前記符号系列との相互相関演算とを時分割で行い、前記積分手段は、前記受信信号に含まれている原データ以外のデータと前記差分の符号系列との相互相関演算による相関出力と前記受信信号に含まれている原データと前記符号系列との相互相関演算による相関出力とをそれぞれ積分して出力し、前記保持手段は、前記相関演算手段が前記受信信号に含まれている原データ以外のデータと前記差分の符号系列との相互相関演算を行うことで前記積分手段から出力される積分出力を保持することを特徴とする。
【００１７】
かかる構成によると、受信信号に含まれている原データの逆拡散処理及び検波処理と、受信信号に含まれている原データ以外のデータの逆拡散処理及び検波処理とを、一つの相関演算手段及び積分手段が時分割で行い、受信信号に含まれている原データ以外のデータの逆拡散処理及び検波処理によって生成される積分出力を保持手段が保持する。この保持手段に保持された保持信号に基づいて、符号系列発生手段が符号系列を受信信号の位相に合わせるように位相制御して出力すると共に、符号系列より所定の位相遅延した遅延符号系列と符号系列より所定の位相進相した進相符号系列とを出力する。そして、加減算手段が遅相符号系列と上記進相符号系列との差分の符号系列を生成する。
【００１８】
これにより、相関演算手段及び積分手段は、差分の符号系列と受信信号に含まれている原データ以外のデータの逆拡散処理及び検波処理とを行い、それによって生じる保持信号に基づいて符号系列発生手段が受信信号に対して同期追尾を行い、更に、相関演算手段及び積分手段が、同期追尾した符号系列と受信信号に含まれている原データの逆拡散処理及び検波処理とを行うという処理を繰り返す。
【００１９】
このように、受信信号との同期を確保するための処理と、同期を確保した符号系列によって受信信号中の原データを逆拡散及び検波する処理とを１つの相関演算手段と積分手段によって行われるため、部品点数が少なく且つ回路規模の小さな受信装置が実現される。
【００２３】
【発明の実施の形態】
以下、本発明の受信装置の実施形態を図１ないし図１２を参照して説明する。尚、図１ないし図５は第１の実施形態を説明するための図、図６ないし図８は第２の実施形態を説明するための図、図９及び図１０は第３の実施形態を説明するための図、図１１及び図１２は第４の実施形態を説明するための図である。
（第１の実施形態）
第１の実施形態の受信装置は、図１のブロック図に示すＤＬＬ（遅延ロックループ）回路を備えて構成されている。
このＤＬＬ回路は、符号系列発生器９と、遅延素子１０，１１と、セレクタ回路１２、タイミング発生器１３、サンプルホールド回路１４，１５、加減算器１６、逆拡散回路１７、積分器１８を備えて構成されている。
【００２４】
ここで、符号系列発生器９は、Ｇｏｌｄ符号系列発生器などで形成されており、加減算器１６からのエラー信号Ｅpeに基づいて、図２に示すＳカーブの特性に従って疑似ランダムな符号系列ＤECを生成して、遅延素子１０とセレクタ回路１２に供給する。また、符号系列ＤECのチップ区間（chip duration）Ｔcに同期した同期信号Ｄsbnを生成し、タイミング発生回路１３へ供給する。
【００２５】
遅延素子１０，１１は、それぞれチップ区間Ｔcの半分の区間、すなわち半チップ区間Ｔc／２の遅延時間に設定されている。これにより、遅延素子１０からセレクタ回路１２には、符号系列ＤECより半チップ区間Ｔc／２だけ遅相した符号系列ＤPCが供給され、遅延素子１１からセレクタ回路１２には、符号系列ＤPCより半チップ区間Ｔc／２だけ遅相した符号系列ＤLCが供給されるようになっている。
【００２６】
セレクタ回路１２は、マルチプレクサなどによって形成されており、タイミング発生器１３からの切換え制御信号ＤSELE，ＤSELP，ＤSELLに従って、上記の符号系列ＤEC，ＤPC，ＤLCを排他的に切り換えて、逆拡散用の符号系列ＤSCとして出力する。尚、符号系列ＤECはアーリーコード、符号系列ＤPCは基準コード、符号系列ＤLCはレイトコードとなっている。
【００２７】
逆拡散回路１７は、受信信号Ｄinと符号系列ＤSCを相互相関演算する相関回路によって形成されており、相関出力（すなわち逆拡散出力）ＤCORを積分器１８へ供給する。
【００２８】
積分器１８は、相関出力ＤCORを積分し、その積分出力（すなわち検波出力）Ｄoutを保持手段としてのサンプルホールド回路１４，１５へ供給すると共に、図示しない復号回路等へ供給する。
【００２９】
サンプルホールド回路１４，１５は、それぞれタイミング発生器１３からのサンプルホールド制御信号ＤSHEC，ＤSHLCに従って積分出力Ｄoutをサンプルホールドし、そのサンプルホールドした保持信号（以下、サンプルホールド信号という）ＤSH1，ＤSH2を加減算器１６に供給する。
【００３０】
加減算器１６は、サンプルホールド信号ＤSH1，ＤSH2を差分演算するエラー検出手段であり、その演算結果（ＤSH1−ＤSH2）をエラー信号Ｅpeとして符号系列発生器９へ供給する。
【００３１】
そして、加減算器１６がエラー信号Ｅpe（＝ＤSH1−ＤSH2）を求めると、符号系列発生器９は、図２に示したＳカーブに従って、±Ｔc／２内のキャプチャレンジの範囲内においてそのエラー信号Ｅpeの値を０に近づけるように、符号系列ＤECの位相τを調整して出力することで、所謂同期追尾を行う。
【００３２】
タイミング発生器１３は、同期信号Ｄsbnに基づいて各シンボル区間Ｔiに同期した切換え制御信号ＤSELE，ＤSELP，ＤSELLとサンプルホードル制御信号ＤSHEC，ＤSHLCを生成し、切換え制御信号ＤSELE，ＤSELP，ＤSELLをセレクタ回路１２に、サンプルホードル制御信号ＤSHEC，ＤSHLCをサンプルホールド回路１４，１５にそれぞれ供給する。
【００３３】
ここで、典型例として、図３に示すようなデータ構造の受信信号Ｄinを受信する場合の切換え制御信号ＤSELE，ＤSELP，ＤSELLとサンプルホードル制御信号ＤSHEC，ＤSHLCのタイミングを説明する。
【００３４】
図３において、受信信号Ｄinは、各スロットが１０個（ｉ＝０〜９）のシンボルで構成されており、各スロットにおける第０番目から第８番目の９個のシンボルが音声データや画像データ、コンピュータプログラムのデータ等の本来再生すべき情報を有するデータ（以下、原データという）ＤＡＴＡとなっている。また、第９番目のシンボルがスロット検出用の同期データＤsynとなっている。また、各シンボルのシンボル区間Ｔiはチップ区間Ｔcの整数倍（ｋ倍）の時間幅（ｋ×Ｔc）となっている。
【００３５】
かかるデータ構造の受信信号Ｄinを処理する場合、タイミング発生器１３は、シンボル区間Ｔ0〜Ｔ8では、論理値“Ｈ”の切換え制御信号ＤSELPを出力し、シンボル区間Ｔ9では、論理値“Ｈ”の切換え制御信号ＤSELEとＤSELLを交互に出力する。また、シンボル区間Ｔ0では、論理値“Ｈ”のサンプルホードル制御信号ＤSHECとＤSHLCを交互に出力する。
【００３６】
これにより、セレクタ回路１２は、シンボル区間Ｔ0〜Ｔ8では、論理値“Ｈ”の切換え制御信号ＤSELPに従って、基準コードＤPCを逆拡散用の符号系列ＤSCとして出力し、シンボル区間Ｔ9では、交互に論理値“Ｈ”となる切換え制御信号ＤSELEとＤSELLに従って、アーリーコードＤECとレイトコードＥLCを交互に逆拡散用の符号系列ＤSCとして出力する。
【００３７】
また、サンプルホールド回路１４，１５は、シンボル区間Ｔ0のときに、交互に論理値“Ｈ”となるサンプルホードル制御信号ＤSHEC，ＤSHLCに従って、積分出力Ｄoutを交互にサンプルホールドする。
【００３８】
かかる構成により、シンボル区間Ｔ0〜Ｔ8のときには、受信信号Ｄinに含まれている原データＤＡＴＡを逆拡散するために用いられる基準コードＤPCが逆拡散回路１７に供給され、シンボル区間Ｔ9のときには、受信信号Ｄinに含まれているスロット検出用の同期データＤsynを逆拡散するための符号系列、すなわちアーリーコードＤECとレイトコードＤLCが逆拡散回路１７に交互に供給されるようになっている。
【００３９】
また、逆拡散回路１７がシンボル区間Ｔ9において受信信号ＤinとアーリーコードＤECとの相互相関を求めると、積分器１８が次のシンボル区間Ｔ0において積分出力Ｄoutを出力し、更にそのシンボル区間Ｔ0において、サンプルホールド回路１４がサンプルホードル制御信号ＤSHECの指示に従って、積分出力Ｄoutをサンプルホールドする。
【００４０】
また、１スロット期間後のシンボル区間Ｔ9において、逆拡散回路１７が受信信号ＤinとレイトコードＤLCとの相互相関を求めると、積分器１８が次のシンボル区間Ｔ0において積分出力Ｄoutを出力し、更にそのシンボル区間Ｔ0において、サンプルホールド回路１４がサンプルホードル制御信号ＤSHLCの指示に従って、積分出力Ｄoutをサンプルホールドするようになっている。
【００４１】
尚、説明の便宜上、図３に示すデータ構造の受信信号Ｄinを扱う場合について説明したが、他のデータ構造の受信信号を扱う場合にも同様に、タイミング発生器１３は、各シンボル区間Ｔiに同期した切換え制御信号ＤSELE，ＤSELP，ＤSELLとサンプルホードル制御信号ＤSHEC，ＤSHLCを生成して、セレクタ回路１２とサンプルホールド回路１４，１５を制御するようになっている。
【００４２】
次にかかる構成を有する受信装置の動作を図４に示すフローチャートと、図５に示すタイミングチャートを参照して説明する。尚、図５のタイミングチャートは、図４のフローチャートに従ってＤＬＬ回路が動作したときに生成される上記各信号の発生タイミングを示している。
【００４３】
図４において、利用者等が本受信装置を操作して受信状態にすると、タイミング発生回路１３が所定レジスタ（図示省略）にフラグデータＦＬＧ＝０をセットした後（ステップＳ１０）、シンボル区間Ｔiを判定する（ステップＳ１２）。ここで、シンボル区間ＴiがＴ9であればステップＳ１４に移行し、そうでなければステップＳ４０に移行する。
【００４４】
ステップＳ１４では、フラグデータＦＬＧの値を調べ、ＦＬＧ＝０であればステップＳ１６、ＦＬＧ＝１であればステップＳ２６へ移行する。
【００４５】
ステップＳ１６では、タイミング発生器１３からセレクト回路１２へ論理値“Ｈ”の切換え制御信号ＤSELEが供給される。これにより、図５中のシンボル区間Ｔ0に示すように、アーリーコードＤECが逆拡散用の符号系列ＤSCとして逆拡散回路１７に供給される。
【００４６】
次に、ステップＳ１８とステップＳ２０において、逆拡散回路１７が符号系列ＤSCと受信信号Ｄinとの相互相関を求め、その相関出力ＤCORを積分器１８が積分する。すなわち、アーリーコードＤECと受信信号Ｄinに含まれているスロット検出用の同期データＤsynとの相互相関演算が行われ、更にその相関出力ＤCORが積分されることで、包絡線検波した積分出力Ｄoutが出力される。尚、積分出力Ｄoutは、シンボル区間Ｔ9の次のシンボル区間Ｔ0で出力される。
【００４７】
次に、ステップＳ２２において、サンプルホールド回路１４が論理値“Ｈ”のサンプルホードル制御信号ＤSHECに従って積分出力Ｄoutをサンプルホールドし、サンプルホールド信号ＤSH1を加減算器１６へ出力する。ここで、サンプルホードル制御信号ＤSHECは、図５に示すように、２スロット区間に１回の周期で論理値“Ｈ”となるため、サンプルホールド信号ＤSH1は２スロット区間に亘ってホールドされる。
【００４８】
次に、ステップＳ２４において、タイミング発生回路１３がフラグデータをＦＬＧ＝１にセットした後、ステップＳ３６へ移行する。
【００４９】
このように、ステップ１６〜Ｓ２４では、アーリーコードＤECによって同期データＤsynを逆拡散し、更に積分出力Ｄoutをサンプルホールド回路１４にホールドさせるための処理が行われる。
【００５０】
一方、上記のステップＳ１６からステップＳ２６へ移行した場合（ＦＬＧ＝１の場合）には、ステップＳ２６において、タミング発生器１３からセレクト回路１２へ論理値“Ｈ”の切換え制御信号ＤSELLが供給される。これにより、図５中のシンボル区間Ｔ0に示すように、レイトコードＤLCが逆拡散用の符号系列ＤSCとして逆拡散回路１７に供給される。
【００５１】
次に、ステップＳ２８とステップＳ３０において、逆拡散回路１７が符号系列ＤSCと受信信号Ｄinとの相互相関を求め、更に、積分器１８が上記の相互相関によって生成される相関出力ＤCORを積分する。すなわち、レイトコードＤLCと受信信号Ｄinに含まれているスロット検出用の同期データＤsynとの相互相関演算が行われ、更にその相関出力ＤCORが積分されることで、包絡線検波した積分出力Ｄoutが出力される。尚、積分出力Ｄoutは、シンボル区間Ｔ9の次のシンボル区間Ｔ0で出力される。
【００５２】
次に、ステップＳ３２において、サンプルホールド回路１５が論理値“Ｈ”のサンプルホードル制御信号ＤSHLCに従って積分出力Ｄoutをサンプルホールドし、サンプルホールド信号ＤSH2を加減算器１６へ出力する。ここで、サンプルホードル制御信号ＤSHLCは、図５に示すように、２スロット区間に１回の周期で論理値“Ｈ”となるため、サンプルホールド信号ＤSH2は２スロット区間に亘ってホールドされる。
【００５３】
次に、ステップＳ３４において、タイミング発生回路１３がフラグデータＦＬＧをＦＬＧ＝０にセットした後、ステップＳ４０へ移行する。
【００５４】
このように、フラグデータＦＬＧの値が交互に「０」と「１」に変化する度に、ステップＳ１６〜Ｓ２４の処理と、ステップＳ２６〜Ｓ３４の処理が交互に繰り返され、ステップＳ１６〜Ｓ２４では、アーリーコードＤECに基づいてシンボル区間Ｔ9における同期データＤsynを逆拡散処理し、ステップＳ２６〜Ｓ３４では、レイトコードＤLCに基づいてシンボル区間Ｔ9における同期データＤsynを逆拡散処理する。すなわち、ステップＳ１６〜Ｓ２４の処理と、ステップＳ２６〜Ｓ３４の処理が交互に時分割で行われる。
【００５５】
また、フラグデータＦＬＧの値は１スロット区間毎に交互に変化するため、図５に示すように、サンプルホールド信号ＤSH1，ＤSH2は１スロット区間ずれたタイミングで交互に更新される。
【００５６】
次に、ステップＳ３６では、加減算器１６がサンプルホールド信号ＤSH1，ＤSH2に基づいてエラー信号Ｅpe（＝ＤSH1−ＤSH2）を生成し、更にステップＳ３８において、拡散符号系列発生器９がエラー信号Ｅpeのレベルに応じて位相制御した符号系列（アーリコード）ＤECを出力する。
【００５７】
つまり、サンプルホールド信号ＤSH1は、同期データＤsynとアーリーコードＤECの実際の位相差を示し、サンプルホールド信号ＤSH2は、同期データＤsynとレイトコードＤLCの実際の位相差を示すことから、加減算器１６からは同期データＤsynと基準コードＤPCとの位相差を示すエラー信号Ｅpeが出力される。
【００５８】
そして、拡散符号系列発生器９がエラー信号Ｅpeのレベルに基づいて、図２に示したＳカーブに従って符号系列ＤECの位相を自動調整することで、同期データＤsynと位相が一致する基準コードＤPCと、その基準コードＤPCより半チップ区間Ｔc／２位相が進んだアーリーコードＤECと、基準コードＤPCより半チップ区間Ｔc／２位相が遅れたレイトコードＤLCを生じさせるようにフィードバックを行う。また、基準コードＤPCの位相と一致した同期信号Ｄsbnが拡散符号系列発生器９からタイミング発生器１３へ供給されるようにフィードバックが行われることとなる。
【００５９】
次に、ステップＳ４０において、タイミング発生器１３がシンボル区間Ｔiを調べ、シンボル区間Ｔ0〜Ｔ8のいずれかに該当すればステップＳ４２に移行する。  そして、ステップＳ４２において、同期信号Ｄsbnに同期した論理値“Ｈ”の切換え制御信号ＤSELPをセレクト回路１２に供給することで、基準コードＤPCを逆拡散系列ＤSCとして逆拡散回路１７に供給させる。
【００６０】
次に、ステップＳ４４において、逆拡散回路１７が上記の基準コードＤPCと受信信号Ｄinとの相互相関演算を行い、次にステップＳ４６において、積分器１８が相関出力ＤCORを積分することにより、積分出力Ｄoutを生成して出力する。
【００６１】
このように、ステップＳ４２〜Ｓ４６では、ステップＳ３８で位相調整された基準コードＤPCに基づいて受信信号Ｄinを逆拡散することで、シンボル区間Ｔ0〜Ｔ8の原データＤＡＴＡを高精度で逆拡散し、更に、その逆拡散出力（相関出力）ＤCORを積分することで、検波出力（積分出力）Ｄoutを生成する。
【００６２】
次に、ステップＳ４６の処理が終わると、又はステップＳ４０においてシンボル区間Ｔ0〜Ｔ8のいずれにも該当しないと判断すると、再びステップＳ１２からの処理が繰り返される。つまり、ステップＳ１２〜Ｓ４６の処理は各シンボル区間Ｔiの周期で繰り返されると共に、利用者等が通信状態を遮断するまで繰り返される。
【００６３】
また、上記したステップＳ１６〜Ｓ２４の処理と、ステップＳ２６〜Ｓ３４の処理とステップＳ１２〜Ｓ４６の処理は時分割で繰り返し行われる。
【００６４】
このように、第１の実施形態によれば、１個の逆拡散回路１７と積分器１８によって、基準コードＤPCとアーリーコードＤECとレイトコードＤLCとによる受信信号Ｄinとの相互相関演算（逆拡散）及び積分（検波）を行う構成としたので、回路規模の小さな受信装置を実現することができる。特に、マルチパスを積極的に利用するＲＡＫＥ方式の受信装置に適用して大きな効果が得られる。
【００６５】
また、回路規模が小さくなることで消費電力を低減することができ、特に、コードレス電話や携帯電話、移動体通信などのバッテリ駆動の受信装置に適用して大きな効果を発揮する。
【００６６】
尚、本実施形態では、シンボル区間Ｔ0〜Ｔ8ではアーリーコードＤECとレイトコードＤLCとによる受信信号Ｄinとの相互相関演算を行わないが、１スロット区間毎にアーリーコードＤECとレイトコードＤLCとによる同期データＤsynとの相互相関演算を行うことによって、受信信号Ｄinとの同期を十分に確保することが可能となっている。
（第２の実施形態）
次に、第２の実施形態を図６ないし図８を参照して説明する。
本実施形態の受信装置は、図６のブロック図に示すＤＬＬ回路を備えて構成されている。尚、図６において図１と同一又は相当する部分を同一符号で示している。
【００６７】
すなわち、図１に示したＤＬＬ回路との差異を述べると、図６のＤＬＬ回路には、２個の逆拡散回路１７Ａ，１７Ｂと積分器１８Ａ，１８Ｂが備えられ、逆拡散回路１７Ｂには、基準コードＤRCが供給され、逆拡散回路１７Ａには、セレクタ回路１２Ａを介してアーリーコードＤECとレイトコードＤLCが供給されるようになっている。
【００６８】
そして、タイミング発生器１３が切換え制御信号ＤSELE，ＤSELLによってセレクタ回路１２Ａを切換え制御することで、逆拡散回路１７Ａに供給される符号系列ＤSCをアーリーコードＤEC又はレイトコードＤLCに切り換えるようになっている。
【００６９】
また、逆拡散回路１７Ａから出力される相関出力ＤCOR1を積分器１８Ａが積分し、その積分出力ＤINTをサンプルホールド回路１４，１５がサンプルホールド制御信号ＤSHEC，ＤSHLCに従って交互にサンプルホールドする。
【００７０】
また、逆拡散回路１７Ｂから出力される相関出力ＤCOR2を積分器１８Ｂが積分し、その積分出力Ｄoutを受信信号Ｄinの検波出力として出力するようになっている。
【００７１】
つまり、本実施形態のＤＬＬ回路は、逆拡散回路１７Ｂと積分器１８Ｂによって、基準コードＤPCと受信信号Ｄinとの相互相関演算（逆拡散）を行うと共に、それによって生じる逆拡散出力（相関出力）ＤCOR2を検波する。そして、受信信号Ｄinとの同期を確保するために、逆拡散回路１７Ａと積分器１８Ａが設けられている。
【００７２】
次に、かかる構成のＤＬＬ回路の動作を、図７に示すフローチャートと図８に示すタイミングチャートに基づいて説明する。尚、説明の便宜上、図２に示したデータ構造の受信信号Ｄinを処理するものとして説明する。
【００７３】
図７において、利用者等が本受信装置を操作して受信状態にすると、ステップＳ３０において、タイミング発生器１３がシンボル番号（シンボル区間の番号）を調べる。ここで、シンボル番号が偶数番（すなわち、０，２，４，６，８のいずれか）であれば、ステップＳ３２に移行し、シンボル番号が奇数番（すなわち、１，３，５，７，９のいずれか）であればステップＳ４０に移行する。
【００７４】
ステップＳ３２では、タイミング発生器１３からセレクタ回路１２Ａに切換え制御信号ＤSELEが供給され、逆拡散回路１７Ａに供給される符号系列ＤSCがアーリーコードＤECとなる。つまり、図８に示す偶数番目のシンボル区間Ｔ0，Ｔ2，Ｔ4，Ｔ6，T8では、逆拡散回路１７ＡにアーリーコードＤECが供給される。
【００７５】
次に、ステップＳ３４において、逆拡散回路１７Ａが受信信号ＤinとアーリーコードＤECの相互相関演算（逆拡散）を行い、更に、ステップＳ３６において、積分器１８Ａが相関出力ＤCOR1を積分してその積分出力ＤINTを出力する。
【００７６】
次に、ステップＳ３８において、サンプルホールド回路１４が、サンプルホールド制御信号ＤSHECに従って、積分出力ＤINTをサンプルホールドする。
【００７７】
すなわち、タイミング発生器１３は、符号系列ＤECのチップ区間（chip duration）Ｔcに同期した同期信号Ｄsbnに基づいて、図８に示すように、偶数番目のシンボル区間Ｔ0，Ｔ2，Ｔ4，Ｔ6，T8において論理値“Ｈ”となるサンプルホールド制御信号ＤSHECを生成して出力し、この論理値“Ｈ”のサンプルホールド制御信号ＤSHECに従ってサンプルホールド回路１４が積分出力ＤINTをサンプルホールドする。
【００７８】
このように、ステップＳ３２〜Ｓ３８では、偶数番目のシンボル区間における受信信号ＤinをアーリーコードＤECによって逆拡散し、更に積分出力ＤINTをサンプルホールド回路１４でサンプルホールドするようになっている。
【００７９】
尚、図８に示すように、サンプルホールド制御信号ＤSHECは２シンボル区間に１回の周期で論理値“Ｈ”となるため、サンプルホールド信号ＤSH1は２シンボル区間毎に更新されることになる。
【００８０】
一方、上記のステップＳ４０に移行した場合（シンボルナンバーｉが奇数の場合）には、ステップＳ４０において、タイミング発生器１３からセレクタ回路１２Ａに切換え制御信号ＤSELLが供給され、逆拡散回路１７Ａに供給される符号系列ＤSCがレイトコードＤLCとなる。つまり、図８に示す奇数番目のシンボル区間Ｔ1，Ｔ3，Ｔ5，Ｔ7，T9では、逆拡散回路１７ＡにレイトコードＤLCが供給される。
【００８１】
次に、ステップＳ４２において、逆拡散回路１７Ａが受信信号ＤinとレイトコードＤLCの相互相関演算（逆拡散）を行い、更に、ステップＳ４４において、積分器１８Ａが相関出力ＤCOR1を積分してその積分出力ＤINTを出力する。
【００８２】
次に、ステップＳ４６において、サンプルホールド回路１５が、サンプルホールド制御信号ＤSHLCに従って、積分出力ＤINTをサンプルホールドする。
【００８３】
すなわち、タイミング発生器１３は、符号系列ＤECのチップ区間（chip duration）Ｔcに同期した同期信号Ｄsbnに基づいて、図８に示すように、奇数番目のシンボル区間Ｔ1，Ｔ3，Ｔ5，Ｔ7，T9において論理値“Ｈ”となるサンプルホールド制御信号ＤSHLCを生成して出力し、この論理値“Ｈ”のサンプルホールド制御信号ＤSHLCに従ってサンプルホールド回路１５が積分出力ＤINTをサンプルホールドする。
【００８４】
尚、図８に示すように、サンプルホールド制御信号ＤSHLCは２シンボル区間に１回の周期で論理値“Ｈ”となるため、サンプルホールド信号ＤSH2は２シンボル区間毎に更新されることになる。また、サンプルホールド信号ＤSH1とＤSH2との更新タイミングは１シンボル区間ずれることになる。
【００８５】
次に、ステップＳ４８において、加減算器１６がサンプルホールド信号ＤSH1，ＤSH2に基づいてエラー信号Ｅpe（＝ＤSH1−ＤSH2）を生成し、更にステップＳ５０において、拡散符号系列発生器９がエラー信号Ｅpeのレベルに応じて位相制御した符号系列（アーリコード）ＤECを出力する。
【００８６】
つまり、サンプルホールド信号ＤSH1は同期データＤsynとアーリーコードＤECの位相ズレの量を示し、サンプルホールド信号ＤSH2は同期データＤsynとレイトコードＤLCの位相ズレの量を示すことから、加減算器１６からは同期データＤsynと基準コードＤPCとの位相ズレの量を示すエラー信号Ｅpeが出力される。
【００８７】
そして、拡散符号系列発生器９がエラー信号Ｅpeのレベルに基づいて、図２に示したＳカーブに従って符号系列ＤECの位相を自動調整することで、同期データＤsynと位相が一致する基準コードＤPCと、その基準コードＤPCより半チップ区間Ｔc／２位相が進んだアーリーコードＤECと、基準コードＤPCより半チップ区間Ｔc／２位相が遅れたレイトコードＤLCを生じさせるようになっている。また、基準コードＤPCの位相と一致した同期信号Ｄsbnが拡散符号系列発生器９からタイミング発生器１３へ供給されることになる。
【００８８】
次に、ステップＳ５４において、逆拡散回路１７Ｂが基準コードＤPCと受信信号Ｄinを相互相関演算することで受信信号Ｄinを逆拡散し、次に、ステップＳ５６において、逆拡散回路から出力される逆拡散出力（相関出力）ＤCOR2を積分器が１８Ｂが積分することで、積分出力Ｄoutを検波出力として出力する。
【００８９】
ステップＳ５６の処理が終わると、再びステップＳ３０からの処理が繰り返されると共に、利用者等が通話状態を遮断する繰り返される。
【００９０】
尚、ステップＳ３０〜Ｓ５６の処理は、各シンボル区間Ｔi毎に行われるため、図８に示すように、サンプルホールド信号ＤSH1，ＤSH2は２シンボル区間毎に更新され、且つサンプルホールド信号ＤSH1，ＤSH2の更新タイミングは１シンボル区間ずれることになる。
【００９１】
そして、エラー信号Ｅpeは１シンボル区間毎に更新され、このエラー信号Ｅpeが更新される毎に、拡散符号系列発生器９から出力される符号系列ＤECの位相が受信信号Ｄinの位相と合わせられる。よって、逆拡散回路１７Ｂは、各シンボル区間Ｔi毎に位相合わせが行われた基準コードＤPCに基づいて受信信号Ｄinを逆拡散し、それによって生じる逆拡散出力（相関出力）ＤCOR2を積分器１８Ｂが積分することで、検波出力（積分出力）Ｄoutを出力する。
【００９２】
このように、第２の実施形態によれば、２個の逆拡散回路１７Ａ，１７Ｂと積分器１８Ａ，１８Ｂを備え、一方の逆拡散回路１７Ａと積分器１８Ａによって受信信号Ｄinとの同期を確保するための処理をアーリーコードＤECとレイトコードＤLCに基づいて交互に且つ時分割で行い、他方の逆拡散回路１７Ｂと積分器１８Ｂによって、同期を確保した状態の基準コードＤPCに基づいて受信信号Ｄinを逆拡散して検波出力Ｄoutを生成するようにしたので、従来のＤＬＬ回路に比べて、回路規模の小さな受信装置を実現することができる。また、回路規模が小さくなることで消費電力を低減することができる。
【００９３】
また、第２の実施形態のＤＬＬ回路では、受信信号Ｄinとの同期を確保するために逆拡散回路１７Ａと積分器１８Ａを専用に設け、シンボル区間毎に得られるサンプルホールド信号ＤSH1，ＤSH2の差分（エラー信号）Ｅpeに基づいて、符号系列発生器９の位相制御をフィードバックするので、受信信号Ｄinとの同期を高精度で確保することができる。
（第３の実施形態）
次に、第３の実施形態を図９及び図１０を参照して説明する。
本実施形態の受信装置は、図９のブロック図に示すＤＬＬ回路を備えて構成されている。尚、図９において図１と同一又は相当する部分を同一符号で示している。
【００９４】
図１に示したＤＬＬ回路との差異を述べると、図９のＤＬＬ回路には、積分器１８の積分出力Ｄoutをサンプルホールドするサンプルホールド回路１００と、符号系列発生器９から出力されるアーリーコードＤECと遅延素子１１から出力されるレイトコードＤLCとを加減算し、その加減算した加減算コードＤELC（＝ＤLC−ＤEC）をセレクタ回路１２に供給する加減算器２００が備えられている。
【００９５】
ここで、サンプルホールド回路１００は、タイミング発生器１３からのサンプルホールド制御信号ＤSHCに同期して積分出力Ｄoutをサンプルホールドし、サンプルホールドしたサンプルホールド信号をエラー信号Ｅpeとして符号系列発生器９に供給する。
【００９６】
符号系列発生器９は、エラー信号Ｅpeのレベルの変化に応じて位相調節した符号系列（アーリーコード）ＤECを生成して出力すると共に、そのアーリーコードＤECに同期した同期信号Ｄsbnをタイミング発生器１３に供給する。すなわち、図２に示したＳカーブに従って符号系列（アーリーコード）ＤECの位相τを調整することで、符号系列（基準コード）ＤPCの位相を受信信号Ｄinの位相に合わせるように同期追尾を行う。
【００９７】
そして、タイミング発生器１３は、同期信号Ｄsbnに基づいて、図３に示した受信信号Ｓinの各シンボル区間Ｔ9において論理値“Ｌ”、各シンボル区間Ｔ0〜Ｔ8において論理値“Ｈ”となるサンプルホールド制御信号ＤSHCを出力し、サンプルホールド回路１００は、サンプルホールド制御信号ＤSHCが論理値“Ｌ”から論理値“Ｈ”となる立ち上がりエッジに同期して積分出力ＤOUTをサンプリングし、更にそのサンプリングした値をエラー信号Ｅpeとして、次のサンプルホールド制御信号ＤSHCが論理値“Ｌ”から論理値“Ｈ”となる期間まで継続して符号系列発生器９に供給する。
【００９８】
更に、タイミング発生器１３は、同期信号Ｄsbnに基づいて、図３に示した受信信号Ｓinのシンボル区間Ｔ0〜Ｔ8において論理値“Ｈ”、シンボル区間Ｔ9ににおいて論理値“Ｌ”となる切換え制御信号ＤSLTを生成してセレクタ回路１２に供給する。これにより、セレクタ回路１２は、切換え制御信号ＤSLTが論理値“Ｈ”となる期間では、遅延素子１０からの基準コードＤPCを逆拡散用の符号系列ＤSCとして逆拡散回路１７に供給し、切換え制御信号ＤSLTが論理値“Ｌ”となる期間では、加減算器２００からの加減算コードＤELCを逆拡散用の符号系列ＤSCとして逆拡散回路１７に供給する。
【００９９】
かかる構成を有する本実施形態のＤＬＬ回路は、図１０のタイミングチャートに示すように、受信信号Ｄinがシンボル区間Ｔ9のときに、加減算器２００から加減算コードＤELC（＝ＤLC−ＤEC）がセレクタ回路１２を介して逆拡散回路１７に供給される。すなわち、切換え制御信号ＤSLTが論理値“Ｌ”となる期間に、加減算コードＤELCが逆拡散用の符号系列ＤSCとして逆拡散回路１７に供給される。  これにより、逆拡散回路１７が受信信号Ｄin中の同期データＤsynと加減算コードＤELCとの相互相関演算を行い、その相関演算結果である相関出力ＤCORを積分器１８が積分して積分出力Ｄoutをサンプルホールド回路１００に供給する。
【０１００】
したがって、サンプルホールド回路１００は、同期データＤsynと加減算コードＤELCとの相互相関値に相当するエラー信号Ｅpeを符号系列発生器９に供給する。
【０１０１】
ここで、上記の相関出力ＤCORは、次式（１）で表されることになり、エラー信号Ｅpeも次式（１）と同様の次式（２）で表されることになる。尚、次式（１）（２）中の符号「＊」は相関演算子であることを示している。
【０１０２】
0003839636.tif 000002
このため、エラー信号Ｅpeは、レイトコードＤLCと同期データＤsynとの相互相関値（ＤLC＊Ｄsyn）からアーリーコードＤECと同期データＤsynとの相互相関値（ＤEC＊Ｄsyn）を減算した値に比例することになるため、この第３の実施形態のＤＬＬ回路は、図１に示したＤＬＬ回路（第１の実施形態のＤＬＬ回路）中のサンプルホールド回路１４，１５及び加減算器１６によってエラー信号Ｅpeを求めたのと等価な機能を有している。
【０１０３】
つまり、第１の実施形態のＤＬＬ回路では、図１に示したように、符号系列発生器９の入力側に設けられた加減算器１６によってエラー信号Ｅpeを生成するようにしているのに対し、第３の実施形態のＤＬＬ回路では、図９に示すように、符号系列発生器９と遅延素子１１から出力されるアーリーコードＤECとレイトコードＤLCとの差分ＤELCと受信信号Ｄin中の同期データＤsynとの相関演算の結果をサンプルホールドすることで、エラー信号Ｅpeが符号系列発生器９に供給されるようになっている。
【０１０４】
この結果、第３の実施形態のＤＬＬ回路によっても、図１に示した第１の実施形態のＤＬＬ回路と同様の同期追尾が可能となっている。
【０１０５】
更に、第３の実施形態では、サンプルホールド回路１００が１個で済むため、第１の実施形態と較べて更に装置規模の小型化が可能となるという効果が得られる。また、図１に示したセレクタ回路１２に較べて、図９に示すセレクタ回路１２の回路規模を小さくすることが可能となり、且つ図９のセレクタ回路１２の制御も簡素化することができるため、図９に示す本実施形態のタイミング発生回路１３の回路規模を小さくすることも可能となっている。
（第４の実施形態）
次に、第４の実施形態を図１１及び図１２を参照して説明する。
本実施形態の受信装置は、図１１のブロック図に示すＤＬＬ回路を備えて構成されている。尚、図１１において図６と同一又は相当する部分を同一符号で示している。
【０１０６】
図６に示したＤＬＬ回路との差異を述べると、図１１のＤＬＬ回路には、符号系列発生器９から出力されるアーリーコードＤECと遅延素子１１から出力されるレイトコードＤLCとを加減算し、その加減算した加減算コードＤELC（＝ＤLC−ＤEC）を逆拡散回路１７Ａに供給する加減算器２００が備えられている。
【０１０７】
また、図６に示したＤＬＬ回路では、サンプルホールド回路１４，１５が設けられているのに対し、図１１のＤＬＬ回路では、サンプルホールド回路を設けることなく、積分器１８Ａの積分出力をエラー信号Ｅpeとして符号系列発生器９に供給する構成となっている。
【０１０８】
更に、上記第１〜第３の実施形態のＤＬＬ回路にはセレクタ回路１２とタイミング発生器１３が設けられているのに対し、この第４の実施形態のＤＬＬ回路には、セレクタ回路とタイミング発生器は設けられておらず、加減算器２００から逆拡散回路１７Ａに加減算コードＤELCが直接供給されると共に、遅延素子１０から逆拡散回路１７Ｂへ基準コードＤPCが直接供給されている。
【０１０９】
かかる構成を有する本実施形態のＤＬＬ回路によると、図１２のタイミングチャートに示すように、逆拡散回路１７Ａが、受信信号Ｄinの各シンボル区間Ｔｉの周期で加減算コードＤELCと受信信号Ｄinとの相互相関を求め、それによって生じる相関出力ＤCOR1を積分器１８Ａが積分する。従って、積分器１８Ａによって各シンボル区間Ｔｉ毎に生成される積分出力がエラー信号Ｅpeとして符号系列発生器９に供給される。そして、符号系列発生器９が上記図２に示したＳカーブに従って符号系列ＤECの位相を自動調整することで、基準コードＤPCを受信信号Ｄinに同期追尾させるためのフィードバックを行う。
【０１１０】
一方、逆拡散回路１７Ｂは、上記の同期追尾がなされた基準コードＤPCと受信信号Ｄinとを相互相関演算するすることにより、受信信号Ｄin中のデータＤＡＴＡを逆拡散し、それによって生じる逆拡散出力ＤCOR2を積分器１８Ｂが積分することで、検波出力（積分出力）Ｄoutを生成して出力する。
【０１１１】
ここで、上記の積分器１８Ａで生成されるエラー信号Ｅpeは、次式（３）に示されるように、逆拡散回路１７Ａで生成される逆拡散出力ＤCOR1に比例した値となる。尚、次式（３）中の符号「＊」は相関演算子であることを示している。
【０１１２】
0003839636.tif 000003
このため、エラー信号Ｅpeは、レイトコードＤLCと受信信号Ｄinとの相互相関値（ＤLC＊Ｄin）からアーリーコードＤECと受信信号Ｄinとの相互相関値（ＤEC＊Ｄin）を減算した値に比例することになるため、この第４の実施形態のＤＬＬ回路は、図６に示したＤＬＬ回路（第２の実施形態のＤＬＬ回路）中のサンプルホールド回路１４，１５及び加減算器１６によってエラー信号Ｅpeを求めたのと等価な機能を有している。この結果、第４の実施形態のＤＬＬ回路によっても、図６に示した第２の実施形態のＤＬＬ回路と同様の同期追尾が可能となっている。
【０１１３】
更に、第４の実施形態では、第２の実施形態のＤＬＬ回路に較べて部品点数が少なく簡素な構造であるため、より装置規模の小さな受信装置を提供することができる等の効果が得られる。
【０１１４】
尚、上記の第１〜第４の実施形態では、受信信号Ｄinに含まれている同期データＤsynをアーリーコードＤECとレイトコードＤLCに基づいて逆拡散することで、受信信号Ｄinとの同期を確保するための処理を行うようにしているが、本発明はこれに限定されるものではない。つまり、同期データＤsynに限らず、原データＤＡＴＡ以外のデータ、例えば原データＤＡＴＡを確実に送信するために送信側で挿入して送られてくる各種制御データをアーリーコードＤECとレイトコードＤLCに基づいて逆拡散することで、受信信号Ｄinとの同期を確保するための処理を行うようにしてもよい。
【０１１５】
【発明の効果】
以上説明したように本発明によれば、受信信号との同期を確保するための処理と、受信信号を逆拡散してその逆拡散出力を得るための処理を、少ない数の相関演算手段と積分手段によって行うので、部品点数が少なく且つ回路規模の小さな受信装置を提供することができる。
【図面の簡単な説明】
【図１】第１の実施形態の受信装置に備えられたＤＬＬ回路の構成を示すブロック図である。
【図２】同期追尾のためのＳカーブの特性を示す特性図である。
【図３】受信信号のデータ構造を示す図である。
【図４】第１の実施形態の受信装置に備えられたＤＬＬ回路の動作を示すフローチャートである。
【図５】第１の実施形態の受信装置に備えられたＤＬＬ回路で生成される信号のタイミングを示すタイミングチャートである。
【図６】第２の実施形態の受信装置に備えられたＤＬＬ回路の構成を示すブロック図である。
【図７】第２の実施形態の受信装置に備えられたＤＬＬ回路の動作を示すフローチャートである。
【図８】第２の実施形態の受信装置に備えられたＤＬＬ回路で生成される信号のタイミングを示すタイミングチャートである。
【図９】第３の実施形態の受信装置に備えられたＤＬＬ回路の構成を示すブロック図である。
【図１０】第３の実施形態の受信装置に備えられたＤＬＬ回路の動作を示すタイミングチャートである。
【図１１】第４の実施形態の受信装置に備えられたＤＬＬ回路の構成を示すブロック図である。
【図１２】第４の実施形態の受信装置に備えられたＤＬＬ回路の動作を示すタイミングチャートである。
【図１３】従来のＤＬＬ回路の構成を示すブロック図である。
【符号の説明】
９…符号系列発生器
１０，１１…遅延素子
１２，１２Ａ…セレクタ回路
１３…タイミング発生器
１４，１５，１００…サンプルホールド回路
１６，２００…加減算器
１７，１７Ａ，１７Ｂ…逆拡散回路
１８，１８Ａ，１８Ｂ…積分器
【図１】
0003839636.tif 000004
【図２】
0003839636.tif 000005
【図３】
0003839636.tif 000006
【図４】
0003839636.tif 000007
【図５】
0003839636.tif 000008
【図６】
0003839636.tif 000009
【図７】
0003839636.tif 000010
【図８】
0003839636.tif 000011
【図９】
0003839636.tif 000012
【図１０】
0003839636.tif 000013
【図１１】
0003839636.tif 000014
【図１２】
0003839636.tif 000015
【図１３】
0003839636.tif 000016