(57)【特許請求の範囲】
【請求項１】
複数のセンサからの入力データに対して信号処理や情報処理を行う信号処理装置において、上記全てのセンサの出力信号を入力し、操作者の指示に応じた１つの出力信号を選択するセレクタと、上記センサに応じた回路パターンにソフト的に書き換えられる前処理用ＦＰＧＡ部と、操作者からの指示により上記センサの何れかが選択されたときに、この選択されたセンサに対応した上記回路パターンを選択し、上記前処理用ＦＰＧＡ部の回路パターンを書き換える制御部とを備え、上記セレクタと上記前処理用ＦＰＧＡ部に書き換える回路パターンは、情報処理の結果に基づいて次に使用するセンサを自動的に選択し、書き換えることを特徴とする信号処理装置。
【請求項２】
複数のセンサからの入力データに対して信号処理や情報処理を行う信号処理装置において、上記全てのセンサの出力信号を入力し、操作者の指示に応じた複数の出力信号を選択するセレクタと、上記センサに応じた回路パターンをソフト的に書き換える複数の前処理用ＦＰＧＡ部と、上記センサの何れかが操作者からの指示により選択されるとともに、上記センサの優先度が上記操作者から指示されたときに、この選択されたセンサと指示された優先度とに対応した上記回路パターンを選択し、上記前処理用ＦＰＧＡ部の回路パターンを書き換える制御部とを備え、上記セレクタと上記前処理用ＦＰＧＡ部に書き換える回路パターンは、情報処理の結果に基づいて次に使用する複数のセンサと上記センサの優先度を自動的に選択し、書き換えることを特徴とする信号処理装置。
【請求項３】
複数のセンサからの入力データに対して信号処理や情報処理を行う信号処理装置において、上記各センサに応じた回路パターンを設定する複数の前処理部と、上記センサに応じた回路パターンをソフト的に書き換える前処理用ＦＰＧＡ部と、上記複数の前処理部を監視し、何れかの上記前処理部からの障害発生信号を受信した場合に、障害が発生した上記前処理部を通知する故障検出回路と、上記全てのセンサの出力信号を入力し、故障検出回路の指示に応じた１つの出力信号を選択する第１のセレクタと、上記故障検出回路からの障害発生の通知を受信したときに、障害が発生した上記前処理部の回路パターンを選択し、上記前処理用ＦＰＧＡ部に書き込むとともに、障害が発生した上記前処理部に対応する上記センサと上記前処理用ＦＰＧＡ部とを接続する制御部と、上記各センサに応じて設定され、このセンサに対応する上記前処理部に障害が発生したときに、上記前処理用ＦＰＧＡ部からの信号を選択する第２のセレクタとを備えたことを特徴とする信号処理装置。
【請求項４】
複数のセンサからの入力データに対して信号処理や情報処理を行う信号処理装置において、上記センサに応じた回路パターンをソフト的に書き換える複数の前処理用ＦＰＧＡ部と、操作者の指示に応じた１つの回路パターンを上記複数の前処理用ＦＰＧＡ部に設定する制御部と、上記全てのセンサの出力信号を入力し、操作者の指示に応じた１つの信号を選択し上記複数の前処理用ＦＰＧＡ部に出力するセレクタと、上記複数の前処理用ＦＰＧＡ部からの出力を取り込み、これら前処理用ＦＰＧＡ部の出力で最も一致した数の多い結果を出力する多数決関数部とを備え、上記セレクタと上記前処理用ＦＰＧＡ部に書き換える回路パターンは、情報処理の結果に基づいて次に使用するセンサを自動的に選択し、書き換えることを特徴とする信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、同時に使用しないセンサの前処理装置をＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）等を用いて共用化することにより、装置全体を簡略化することができる信号処理装置に関するものである。
【０００２】
【従来の技術】
図９は例えば、“Ｔｈｅｏｒｙ  ａｎｄ  Ａｐｐｌｉｃａｔｉｏｎｓ  ｏｆ  Ｄｉｇｉｔａｌ  Ｓｉｇｎａｌ  Ｐｒｏｃｅｓｓｉｎｇ”に示された従来の信号処理装置を示す構成図であり、図において、１はセンサ、４はセンサ１の出力をＡ／Ｄ変換するＡ／Ｄ変換部、１５はＡ／Ｄ変換部４によりＡ／Ｄ変換された信号に対してマッチドフィルタ処理およびしきい値検出処理などの処理を行う前処理部、９は前処理部１５から出力された信号の結果を受けて対象物体などの検出を行う信号処理部、１０は信号処理部９で検出された物体の認識、追尾などを行う情報処理部である。
【０００３】
次に動作について説明する。
まず、センサ１から出力された信号は、Ａ／Ｄ変換部４によってＡ／Ｄ変換された後に、前処理部１５によってマッチドフィルタ処理やしきい値検出処理などが施される。次に、信号処理部９は前処理部１５によって処理された信号を入力し、対象物体などの検出を行った後、情報処理部１０は信号処理部９からの検出信号に基づいて検出された物体の認識、追尾などを行う。なお、これらの前処理部１５と信号処理部９および情報処理部１０との区別は明確でない場合も多いが、ここでは高速処理とリアルタイム性が要求され、専用のハードウェアにより実現されている部分を前処理部１５と定義する。
【０００４】
次に複数のセンサから構成された従来の信号処理装置を説明する。
図１０は複数のセンサから構成された従来の信号処理装置を示す構成図であり、図において、１，２，３はセンサ、４，５，６はＡ／Ｄ変換部、１５，１６，１７は前処理部、２０，２１，２２は信号処理部、１０は情報処理部である。この図１０のような複数のセンサから構成された信号処理装置の場合には、各センサ１，２，３の信号が各Ａ／Ｄ変換部４，５，６、各前処理部１５，１６，１７および各信号処理部２０，２１，２２に出力され、情報処理部１０が各信号処理部２０，２１，２２から出力された信号を入力、統合して処理を行う。
【０００５】
【発明が解決しようとする課題】
従来の信号処理装置は以上のように構成されているので、専用のハードウェアで構成されている前処理装置が各センサ毎に必要となり、センサの数が増えるに比例して装置全体の回路規模が大規模になるなどの課題があった。
【０００６】
また、何れかの前処理部１５，１６，１７に障害が発生した場合に、障害が発生した前処理部１５，１６，１７の処理を代行する構成がないため、障害が発生した前処理部１５，１６，１７に対応するセンサ１，２，３の処理が継続して行えないなどの課題があった。
【０００７】
さらに、各前処理部１５，１６，１７で処理エラーが発生した場合には、この影響を受け、センサ１，２，３の処理を継続することができないなどの課題があった。
【０００８】
この発明は上記のような課題を解決するためになされたもので、同時に使用しないセンサの前処理装置を共用化することにより、装置全体を簡略化することができる信号処理装置を得ることを目的とする。
【０００９】
また、この発明は、障害が発生した前処理部を自動的に検知して、障害が発生した前処理部の代行をさせることにより、センサの処理を続行して行わせることができる信号処理装置を得ることを目的とする。
【００１０】
さらに、この発明は、各前処理部で処理エラーが発生した場合にも、この影響を受けることなく、センサの処理を継続することができる信号処理装置を得ることを目的とする。
【００１１】
【課題を解決するための手段】
この発明に係る信号処理装置は、全てのセンサの出力信号を入力し、操作者の指示に応じた１つの出力信号をセレクタにより選択し、センサに応じた回路パターンを前処理用ＦＰＧＡ部によりソフト的に書き換え、操作者からの指示によりセンサの何れかが選択されたときに、制御部によりこの選択されたセンサに対応した回路パターンを選択し、前処理用ＦＰＧＡ部の回路パターンを書き換えるようにし、さらに、セレクタと前処理用ＦＰＧＡ部に書き換える回路パターンにおいて情報処理の結果に基づいて次に使用するセンサを自動的に選択するようにしたものである。
【００１２】
この発明に係る信号処理装置は、全てのセンサの出力信号を入力し、セレクタにより操作者の指示に応じた複数の出力信号を選択し、センサに応じた回路パターンを複数の前処理用ＦＰＧＡ部によりソフト的に書き換えることができ、制御部によりセンサの何れかが操作者からの指示により選択されるとともに、センサの優先度が操作者から指示されたときに、この選択されたセンサと指示された優先度とに対応した回路パターンを選択し、前処理用ＦＰＧＡ部の回路パターンを書き換えるようにし、さらに、セレクタと前処理用ＦＰＧＡ部に書き換える回路パターンにおいて情報処理の結果に基づいて次に使用する複数のセンサとセンサの優先度を自動的に選択するようにしたものである。
【００１３】
この発明に係る信号処理装置は、各センサに応じた回路パターンを複数の前処理部により設定し、センサに応じた回路パターンを前処理用ＦＰＧＡ部によりソフト的に書き換え、全てのセンサの出力信号を入力し、第１のセレクタにより指示に応じた１つの出力信号を選択し、故障検出回路により複数の前処理部を監視し、何れかの前処理部からの障害発生信号を受信した場合に、障害が発生した前処理部を通知し、この故障検出回路からの障害発生の通知を受信したときに、制御部により障害が発生した前処理部の回路パターンを選択し、前処理用ＦＰＧＡ部に書き込むとともに、障害が発生した前処理部に対応するセンサと前処理用ＦＰＧＡ部とを接続し、各センサに応じて設定され、第２のセレクタによりこのセンサに対応する前処理部に障害が発生したときに、前処理用ＦＰＧＡ部からの信号を選択するようにしたものである。
【００１４】
この発明に係る信号処理装置は、センサに応じた回路パターンを複数の前処理用ＦＰＧＡ部によりソフト的に書き換え、操作者の指示に応じた１つの回路パターンを制御部により複数の前処理用ＦＰＧＡ部に設定し、全てのセンサの出力信号を入力し、セレクタにより操作者の指示に応じた１つの信号を選択し複数の前処理用ＦＰＧＡ部に出力し、多数決関数部により複数の前処理用ＦＰＧＡ部からの出力を取り込み、これら前処理用ＦＰＧＡ部の出力で最も一致した数の多い結果を出力するようにし、さらに、セレクタと前処理用ＦＰＧＡ部に書き換える回路パターンにおいて情報処理の結果に基づいて次に使用する複数のセンサを自動的に選択するようにしたものである。
【００１５】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による信号処理装置を示す構成図であり、図において、１，２，３はセンサ、４はセンサ１からの信号をＡ／Ｄ変換するＡ／Ｄ変換部、５はセンサ２からの信号をＡ／Ｄ変換するＡ／Ｄ変換部、６はセンサ３からの信号をＡ／Ｄ変換するＡ／Ｄ変換部、７はマニュアルの指示にしたがってＡ／Ｄ変換部４，５，６から出力された信号から１つを選択するセレクタ、８は専用のハードウェアがソフト的に書き換え可能な集積回路の一つであり、各センサ１，２，３に対応した処理対応の回路パターン１２が設定される前処理用ＦＰＧＡ（Ｆｉｅｌｄ  Ｐｒｏｇｒａｍｍａｂｌｅ  Ｇａｔｅ  Ａｒｒａｙ）部である。
【００１６】
９は前処理用ＦＰＧＡ部８から出力された信号の結果を受けて対象物体などの検出を行う信号処理部、１０は信号処理部９で検出された物体の認識、追尾などを行う情報処理部、１１は操作者からのマニュアルの指示によりセンサ１，２，３の何れかが選択されたときに、各センサ１，２，３に対応した前処理部の回路パターン１２を選択し前処理用ＦＰＧＡ部８の内容を書き換える制御部である。
【００１７】
次に動作について説明する。
図２はこの発明の実施の形態１による信号処理装置の動作を示すフローチャートである。まず、操作者は事前に得られた情報処理部１０からの出力結果を確認し（ステップＳＴ１）、センサ１，２，３のどれを使用したら最も効果的に処理できるかを判断し、マニュアル指示に従ってセンサ選択信号をセレクタ７と制御部１１に出力する（ステップＳＴ２）。次に、制御部１１では入力したセンサ選択信号に基づいて、それに対応するセンサ１，２，３の前処理部の回路パターン１２を選択し（ステップＳＴ３）、前処理用ＦＰＧＡ部８の内容を書き換える（ステップＳＴ４）。また、セレクタ７はセンサ選択信号に基づいて指定されたセンサ１，２，３を前処理用ＦＰＧＡ部８に接続する（ステップＳＴ５）。この結果、前処理用ＦＰＧＡ部８は対応するセンサ用の前処理部となる。
【００１８】
これらの制御の結果、操作者によりセンサ１が指示された場合には、センサ１のデータがＡ／Ｄ変換部４によりＡ／Ｄ変換された後、セレクタ７を介して前処理用ＦＰＧＡ部８に出力される。そして、この前処理用ＦＰＧＡ部８でセンサ１に応じた処理を施された後、信号処理部９に出力され、対象物体などの検出が行われ（ステップＳＴ６）、情報処理部１０に出力される。次に、情報処理部１０では信号処理部９で検出された物体の認識、追尾などの処理を行う（ステップＳＴ７）。なお、情報処理部１０の処理結果により、センサ１，２，３を切り換える時は、上記の処理を再度、繰り返す。
【００１９】
以上のように、この実施の形態１によれば、前処理部を各センサ毎に所有する必要がなくなり、装置の縮小化が図れるなどの効果が得られる。
【００２０】
実施の形態２．
図３はこの発明の実施の形態２による信号処理装置を示す構成図であり、図において、実施の形態１と同一符号については同一または相当部分を示すので説明を省略する。実施の形態１では、操作者は事前に得られた情報処理部１０からの出力結果を確認し、複数種類あるセンサ１，２，３のどれを使用したら最も効果的であるかを判断していた。しかし、この実施の形態２では情報処理部１０が自己の結果に応じて複数種類あるセンサ１，２，３のどれを使用したら最も効果的であるかを判断し、セレクタ７を切り換えるものである。
【００２１】
以上のように、この実施の形態２によれば、前処理部を各センサ１，２，３毎に所有する必要がなくなり、装置の縮小化が図れるとともに、操作者が事前に得られた情報処理部１０からの出力結果を確認し、複数種類あるセンサ１，２，３のどれを使用したら最も効果的であるかを判断する必要がなくなるため、操作者の負担を軽減することができるなどの効果が得られる。
【００２２】
実施の形態３．
図４はこの発明の実施の形態３による信号処理装置を示す構成図であり、図において、実施の形態１と同一符号については同一または相当部分を示すので説明を省略する。１３はセンサ１，２，３から入力した３信号のうち、２つの信号を選択するためのセレクタ、１４は各センサ１，２，３に対応するとともに、各センサ１，２，３の処理の優先度に対応した前処理部の回路パターンである。
【００２３】
次に動作について説明する。
まず、操作者は事前に得られた情報処理部１０からの出力結果を確認し、センサ１，２，３の何れの２つを使用したら最も効果的に処理できるかを判断する。ここで、例えば操作者はセンサ１とセンサ２とを選択し、センサ１をより精度良く処理する（優先度が高い）ものと判断する。次に操作者はマニュアル指示に従ってセンサ選択信号をセレクタ１３と制御部１１に出力する。
【００２４】
次に、制御部１１では入力したセンサ選択信号に基づいて、それに対応するセンサ１，２，３の前処理部の優先度に応じた回路パターン１４を選択し、３つの前処理用ＦＰＧＡ部８の内容を書き換える。また、セレクタ１３はセンサ選択信号に基づいて指定されたセンサ１を一方の前処理用ＦＰＧＡ部８に接続し、センサ２を他方の前処理用ＦＰＧＡ部８に接続する。この結果、各前処理用ＦＰＧＡ部８は対応するセンサ用の前処理部となる。
【００２５】
これらの制御の結果、操作者によりセンサ１およびセンサ２が指示された場合には、センサ１のデータがＡ／Ｄ変換部４によりＡ／Ｄ変換された後、セレクタ１３を介して一方の前処理用ＦＰＧＡ部８に出力される。また、センサ２のデータがＡ／Ｄ変換部５によりＡ／Ｄ変換された後、セレクタ１３を介して他方の前処理用ＦＰＧＡ部８に出力される。そして、この前処理用ＦＰＧＡ部８で優先度に合わせた精度で処理を施された後、信号処理部９に出力され、対象物体などの検出が行われ、情報処理部１０に出力される。次に、情報処理部１０では信号処理部９で検出された物体の認識、追尾などの処理を行う。なお、情報処理部１０の処理結果により、センサ１，２，３を切り換える時は、上記の処理を再度、繰り返す。
【００２６】
以上のように、この実施の形態３によれば、前処理部を各センサ毎に所有する必要がなくなり、装置の縮小化が図れると共に、操作者が選んだ複数のセンサとその優先度に応じて、前処理部でのセンサ毎の処理の精度を変更できるなどの効果が得られる。
【００２７】
実施の形態４．
図５はこの発明の実施の形態４による信号処理装置を示す構成図であり、図において、実施の形態１および実施の形態３と同一符号については同一または相当部分を示すので説明を省略する。実施の形態３では、操作者は事前に得られた情報処理部１０からの出力結果を確認し、複数種類あるセンサ１，２，３のどれを使用したら最も効果的であるかを判断していた。しかし、この実施の形態４では情報処理部１０が自己の結果に応じて複数種類あるセンサ１，２，３の何れの２つを使用したら最も効果的に処理できるかを判断するようにしたものである。
【００２８】
以上のように、この実施の形態４によれば、前処理部を各センサ毎に所有する必要がなくなり、装置の縮小化が図れると共に、情報処理装置で選ばれた複数のセンサとその優先度に応じて、前処理部でのセンサ毎の処理の精度を変更できるなどの効果が得られる。
【００２９】
実施の形態５．
図６はこの発明の実施の形態５による信号処理装置を示す構成図であり、図において、実施の形態１と同一符号については同一または相当部分を示すので説明を省略する。８ａは前処理部１５，１６，１７の全てが正常に動作している場合には、センサ１，２，３とは接続されてなく、前処理部１５，１６，１７の何れかに障害が発生したときに、障害が発生した前処理部に代わってセンサ１，２，３からの信号を入力し処理を行う前処理用ＦＰＧＡ部、１５はセンサ１用の前処理部、１６はセンサ２用の前処理部、１７はセンサ３用の前処理部、１８は前処理部１５，１６，１７を監視し、何れかの前処理部１５，１６，１７からの障害発生信号を受信した場合に、障害が発生した前処理部１５，１６，１７を制御部１１とセレクタ７に通知する故障検出回路、１９は２入力から１出力を選択するセレクタ、２０はセンサ１用の信号処理部、２１はセンサ２用の信号処理部、２２はセンサ３用の信号処理部である。
【００３０】
次に動作について説明する。
まず、前処理部１５，１６，１７の全てが正常に動作している場合には、Ａ／Ｄ変換部４を介してＡ／Ｄ変換されたセンサ１からの信号は、センサ１用の信号処理部２０に出力された後、情報処理部１０に出力される。このときのセレクタ１９は開いているために、センサ１と前処理部１５、センサ２と前処理部１６、およびセンサ３と前処理部１７とが接続している。また、セレクタ１９は前処理部１５とセンサ１用の信号処理部２０、前処理部１６とセンサ２用の信号処理部２１、前処理部１７とセンサ３用の信号処理部２２とを接続している。したがって、処理の流れとしては、従来の信号処理装置と同一である。
【００３１】
しかし、故障検出回路１８が何れかの前処理部１５，１６，１７からの障害発生信号を受信した場合には、障害が発生した前処理部１５，１６，１７を制御部１１とセレクタ１９に通知する。制御部１１では、障害が発生した前処理部１５，１６，１７の回路パターン１２を選択し、予備として待機させている前処理用ＦＰＧＡ部８ａに書き込むとともに、セレクタ７を動作させることにより、障害が発生した前処理部１５，１６，１７とそれに対応するセンサ１，２，３とを接続する。また、制御部１１ではセレクタ１９は障害が発生した前処理部１５，１６，１７と信号処理部２０，２１，２２との接続を解除し、前処理用ＦＰＧＡ部８ａと信号処理部２０，２１，２２とを接続する。この結果、故障した前処理部１５，１６，１７は切り離され、前処理用ＦＰＧＡ部８ａが代行して、その処理を継続することになる。
【００３２】
以上のように、この実施の形態５によれば、センサ１，２，３毎の前処理部１５，１６，１７に障害が発生した場合に、その故障を自動的に検知して、前処理用ＦＰＧＡ部８ａがそのセンサ１，２，３用の前処理部とすることにより、継続して処理が続行できるなどの効果が得られる。
【００３３】
実施の形態６．
図７はこの発明の実施の形態６による信号処理装置を示す構成図であり、図において、実施の形態１と同一符号については同一または相当部分を示すので説明を省略する。２３は３つの前処理用ＦＰＧＡ部８からの出力を検討し、２つ以上の一致した内容を出力する多数決関数部である。
【００３４】
次に動作について説明する。
まず、操作者は事前に得られた情報処理部１０からの出力結果を確認し、センサ１，２，３のどれを使用したら最も効果的に処理できるかを判断し、マニュアル指示に従ってセンサ選択信号をセレクタ７と制御部１１に出力する。次に、制御部１１では入力したセンサ選択信号に基づいて、それに対応するセンサ１，２，３の前処理部の回路パターン１２を選択し、３つの前処理用ＦＰＧＡ部８の内容を書き換える。また、セレクタ７はセンサ選択信号に基づいて指定されたセンサ１，２，３を３つの前処理用ＦＰＧＡ部８に接続する。この結果、３つの前処理用ＦＰＧＡ部８は対応するセンサ用の前処理部となる。
【００３５】
これらの制御の結果、操作者によりセンサ１が指示された場合には、センサ１のデータがＡ／Ｄ変換部４によりＡ／Ｄ変換された後、セレクタ７を介して３つの前処理用ＦＰＧＡ部８に出力される。そして、この３つの前処理用ＦＰＧＡ部８ではセンサ１に応じた処理を各々施した後、多数決関数部２３に出力する。そして、多数決関数部２３では３つの前処理用ＦＰＧＡ部８からの出力を検討し、２つ以上の一致した内容を信号処理部９に出力する。そして、信号処理部９では対象物体などの検出が行われ、情報処理部１０に出力される。次に、情報処理部１０では信号処理部９で検出された物体の認識、追尾などの処理を行う。なお、情報処理部１０の処理結果により、センサ１，２，３を切り換える時は、上記の処理を再度、繰り返す。
【００３６】
以上のように、この実施の形態６によれば、前処理部で処理エラーが発生した場合にも、この影響を受けることなく、処理を継続することができるなどの効果が得られる。
【００３７】
実施の形態７．
図８はこの発明の実施の形態７による信号処理装置を示す構成図であり、図において、実施の形態１と同一符号については同一または相当部分を示すので説明を省略する。実施の形態６では、操作者は事前に得られた情報処理部１０からの出力結果を確認し、複数種類あるセンサ１，２，３のどれを使用したら最も効果的であるかを判断していた。しかし、この実施の形態７では情報処理部１０が自己の結果に応じて複数種類あるセンサ１，２，３のどれを使用したら最も効果的であるかを判断し、セレクタ７を切り換えるものである。
【００３８】
以上のように、この実施の形態７によれば、前処理部で１つの処理エラーが発生した場合にも、この影響を受けることなく、処理を継続することができるとともに、操作者が事前に得られた情報処理部１０からの出力結果を確認し、複数種類あるセンサ１，２，３のどれを使用したら最も効果的であるかを判断する必要がなくなるため、操作者の負担を軽減することができるなどの効果が得られる。
【００３９】
【発明の効果】
以上のように、この発明によれば、全てのセンサの出力信号を入力し、操作者の指示に応じた１つの出力信号をセレクタにより選択し、センサに応じた回路パターンを前処理用ＦＰＧＡ部によりソフト的に書き換え、操作者からの指示によりセンサの何れかが選択されたときに、制御部によりこの選択されたセンサに対応した回路パターンを選択し、前処理用ＦＰＧＡ部の回路パターンを書き換えるようにし、さらに、セレクタと前処理用ＦＰＧＡ部に書き換える回路パターンにおいて情報処理の結果に基づいて次に使用するセンサを自動的に選択するように構成したので、前処理部を各センサ毎に所有する必要がなくなり、装置の縮小化を図ることができるとともに、操作者が事前に得られた情報処理の結果を確認し、複数種類あるセンサのどれを使用したら最も効果的であるかを判断する必要がなくなるため、操作者の負担を軽減することができる効果がある。
【００４０】
この発明によれば、全てのセンサの出力信号を入力し、セレクタにより操作者の指示に応じた２つの出力信号を選択し、センサに応じた回路パターンを複数の前処理用ＦＰＧＡ部によりソフト的に書き換えることができ、制御部によりセンサの何れかが操作者からの指示により選択されるとともに、センサの優先度が操作者から指示されたときに、この選択されたセンサと指示された優先度とに対応した回路パターンを選択し、前処理用ＦＰＧＡ部の回路パターンを書き換えるようにし、さらに、セレクタと前処理用ＦＰＧＡ部に書き換える回路パターンにおいて情報処理の結果に基づいて次に使用する複数のセンサとセンサの優先度を自動的に選択するように構成したので、前処理部を各センサ毎に所有する必要がなくなり、装置の縮小化が図れると共に、操作者が選んだ複数のセンサとその優先度に応じて、前処理部でのセンサ毎の処理の精度を変更できるとともに、操作者が事前に得られた情報処理の結果を確認し、複数種類あるセンサのどれを使用したら最も効果的であるかを判断する必要がなくなるため、操作者の負担を軽減することができる効果がある。
【００４１】
この発明によれば、各センサに応じた回路パターンを複数の前処理部により設定し、センサに応じた回路パターンを前処理用ＦＰＧＡ部によりソフト的に書き換え、故障検出回路により複数の前処理部を監視し、何れかの前処理部からの障害発生信号を受信した場合に、障害が発生した前処理部を通知し、全てのセンサの出力信号を入力し、第１のセレクタにより故障検出回路の指示に応じた１つの出力信号を選択し、この故障検出回路からの障害発生の通知を受信したときに、制御部により障害が発生した前処理部の回路パターンを選択し、前処理用ＦＰＧＡ部に書き込むとともに、障害が発生した前処理部に対応するセンサと前処理用ＦＰＧＡ部とを接続し、各センサに応じて設定され、第２のセレクタによりこのセンサに対応する前処理部に障害が発生したときに、前処理用ＦＰＧＡ部からの信号を選択するように構成したので、センサ毎の前処理部に障害が発生した場合に、その故障を自動的に検知して、前処理用ＦＰＧＡ部をそのセンサ用の前処理部とすることにより、継続して処理が続行できる効果がある。
【００４２】
この発明によれば、センサに応じた回路パターンを複数の前処理用ＦＰＧＡ部によりソフト的に書き換え、操作者の指示に応じた１つの回路パターンを制御部により複数の前処理用ＦＰＧＡ部に設定し、全てのセンサの出力信号を入力し、セレクタにより操作者の指示に応じた１つの信号を選択し複数の前処理用ＦＰＧＡ部に出力し、多数決関数部により複数の前処理用ＦＰＧＡ部からの出力を取り込み、これら前処理用ＦＰＧＡ部の出力で最も一致した数の多い結果を出力するようにし、さらに、セレクタと前処理用ＦＰＧＡ部に書き換える回路パターンにおいて情報処理の結果に基づいて次に使用する複数のセンサを自動的に選択するように構成したので、前処理部で処理エラーが発生した場合にも、この影響を受けることなく、処理を継続することができるとともに、操作者が事前に得られた情報処理の結果を確認し、複数種類あるセンサのどれを使用したら最も効果的であるかを判断する必要がなくなるため、操作者の負担を軽減することができる効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による信号処理装置を示す構成図である。
【図２】  この発明の実施の形態１による信号処理装置の動作を示すフローチャートである。
【図３】  この発明の実施の形態２による信号処理装置を示す構成図である。
【図４】  この発明の実施の形態３による信号処理装置を示す構成図である。
【図５】  この発明の実施の形態４による信号処理装置を示す構成図である。
【図６】  この発明の実施の形態５による信号処理装置を示す構成図である。
【図７】  この発明の実施の形態６による信号処理装置を示す構成図である。
【図８】  この発明の実施の形態７による信号処理装置を示す構成図である。
【図９】  従来の信号処理装置を示す構成図である。
【図１０】  複数のセンサから構成された従来の信号処理装置を示す構成図である。
【符号の説明】
７，１３，１９  セレクタ、８  前処理用ＦＰＧＡ部、１１  制御部、１２，１４  回路パターン、１８  故障検出回路、２３  多数決関数部。
【図１】
0003803179.tif 000002
【図２】
0003803179.tif 000003
【図３】
0003803179.tif 000004
【図４】
0003803179.tif 000005
【図５】
0003803179.tif 000006
【図６】
0003803179.tif 000007
【図７】
0003803179.tif 000008
【図８】
0003803179.tif 000009
【図９】
0003803179.tif 000010
【図１０】
0003803179.tif 000011