(57)【特許請求の範囲】
【請求項１】
上層に誘電体、中層に電極、下層に基盤から成る静電チャックにおいて、該電極を、シリコンウェハと対向する上部電極の下部に、さらに別の下部電極を設けた２重電極となし、かつ、該２重電極間に直流電圧を印加してシリコンウェハを離脱する際に、前記上部電極を正極とすることを特徴とする静電チャック。
【請求項２】
請求項１記載の静電チャックに内在する上部電極に印加しているバイアス電圧を遮断すると同時に、上部電極と下部電極間に上部電極を正極として直流電圧を印加することによりシリコンウェハを離脱することを特徴とする静電チャックからのシリコンウェハ離脱方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、静電チャック及びそのチャックからのシリコンウェハ離脱方法に関し、特にシリコンウェハを速やかに離脱する単極型の静電チャック及びそのチャックからのシリコンウェハ離脱方法に関する。
【０００２】
【従来の技術】
半導体を製造する工程の中で、シリコンウェハの面上に形成されたパターンをドライエッチングする工程がある。その工程でシリコンウェハを固定する静電チャックとしては、シリコンウェハを正極とし、静電チャックを負極としてその両極間に直流電圧を印加することにより吸着力を発生させ、シリコンウェハを吸着固定させる図２に示す様な単極型の静電チャックがある。
【０００３】
この静電チャックによるシリコンウェハの吸着をさらに詳しく述べると、図２に示す通り先ずシリコンウェハの上部にアルミニウムなどの電極を設け、その電極とシリコンウェハ間に減圧雰囲気を介して高周波電界を印加しプラズマを発生させることにより、その電極とシリコンウェハ間を電気的に導通させると同時に、シリコンウェハを正極に、静電チャック内の電極を負極にしてバイアス電圧を印加し、次の式による吸着力を発生せしめるものである。
ｆ＝（ε0・εr・Ｓ／ｇ・ｄ2）×Ｖ2（Ｎ：ニュートン）
ここで、ε0：真空誘電率（８．８５５×１０-12Ｆ／ｍ）
εr：比誘電率
Ｓ ：電極面積（ｍ2）
ｇ ：重力の加速度（９．８ｍ／ｓｅｃ）
ｄ ：シリコンウェハと静電チャック内の電極間の距離（ｍ）
Ｖ ：直流印加電圧（Ｖ）
【０００４】
【発明が解決しようとする課題】
しかしながら、この静電チャックは、印加していた高周波電界を遮断して導通を無くしても、静電チャック上層の誘電体が絶縁体であるため、しばらくはシリコンウェハ及び静電チャック間に次の式の電荷が残存してしまう。
Ｑ＝（ε0・εr・Ｓ／ｄ）×Ｖ（Ｃ：クーロン）
そのため、シリコンウェハを静電チャックから速やかに離脱することができず、離脱するには数秒のタイムラグを要し、半導体の製造時間を遅らせていた。
【０００５】
本発明は、上述した静電チャックが有する課題に鑑みなされたものであって、その目的は、シリコンウェハを速やかに離脱する静電チャック及びそのチャックからのシリコンウェハの離脱方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明者等は、上記目的を達成するため鋭意研究した結果、静電チャック内の電極を、従来の吸着力を発生させる電極の下部にさらに別の下部電極を設けた２重電極とし、その２重電極の上部電極に印加している電圧を遮断すると同時に、上部、下部両電極間に上部電極を正極として直流電圧を印加すれば、上層の誘電体に荷電している電荷が消去され、シリコンウェハが速やかに静電チャックから離脱するとの知見を得て本発明を完成した。
【０００７】
即ち本発明は、（１）上層に誘電体、中層に電極、下層に基盤から成る静電チャックにおいて、該電極を、シリコンウェハと対向する上部電極の下部に、さらに別の下部電極を設けた２重電極となし、かつ、該２重電極間に直流電圧を印加してシリコンウェハを離脱する際に、前記上部電極を正極とすることを特徴とする静電チャック（請求項１）とし、（２）請求項１記載の静電チャックに内在する上部電極に印加しているバイアス電圧を遮断すると同時に、上部電極と下部電極間に上部電極を正極として直流電圧を印加することによりシリコンウェアを離脱することを特徴とする静電チャックからのシリコンウェハ離脱方法（請求項２）を要旨とする。
以下にさらに詳細に説明する。
【０００８】
【発明の実施の形態】
上記静電チャックの電極は、上部電極への印加電圧を遮断しても、生じていた吸着力が消えずにまだ残存するので、その吸着力を弱めるために吸着力を生じている電荷を消去すべく上部電極の下部にさらに別の下部電極を設けた２重電極となし、かつ、該２重電極間に直流電圧を印加してシリコンウェハを離脱する際に、前記上部電極を正極としたものである。
【０００９】
この静電チャックからシリコンウェハを離脱する方法としては、上部電極の印加電圧を遮断すると同時に、上部電極と下部電極間に上部電極を正極として直流電圧を印加することにより、２重電極間に次の式の電荷が発生し、この逆バイアスの電荷が、前述した残存吸着力を生じている上層の誘電体に荷電している電荷を消去して吸着力を弱め、速やかに離脱できるようにしたものである。
Ｑ´＝（ε0・εr・Ｓ／ｔ）×Ｖ´（Ｃ：クーロン）
ここで、ｔ  ：２重電極間の距離（ｍ）
Ｖ´：２重電極間の直流印加電圧（Ｖ）
【００１０】
上記吸着力が弱まるのは、次の理由による。上層の誘電体に残存する電荷をゼロにするのが最もよいので、そのためには、Ｖ´／ｔをＶ／ｄと一致（Ｖ´＝Ｖ、ｔ＝ｄ）させればよい。しかしながら、誘電体の電荷はゼロになるものの、上部電極と下部電極間にＱ´、即ち残存した電荷と同じＱ＝（ε0・εr・Ｓ／ｄ）×Ｖの電荷が残存してしまう。しかしこの場合のシリコンウェハへの吸着力は、シリコンウェハとの距離が（ｄ＋ｔ＝２ｄ）となっているので、吸着力ｆ´はｆ´＝｛ε0・εr・Ｓ／ｇ・（２ｄ）2｝×Ｖ2（Ｎ：ニュートン）となる。従って、シリコンウェハに及ぼす吸着力の影響は、ｆ´／ｆ＝１／４と１／４倍となっている。ここまで吸着力が弱くなると、従来より用いられているリフトピンでの突き上げでシリコンウェハを静電チャックから容易に離脱することができるようになる。
【００１１】
本発明の静電チャックの製造方法を一例を上げて述べると、先ずＡｌ2Ｏ3やＡｌＮなどの原料を混合した後、プレス成形、押出し成形、シート成形などの慣用の方法で板状に成形する。この成形体の２枚の上面に電極を形成し、この２枚を中層の電極としてその上面に上層の誘電体の成形体を、下面に下層の基盤の成形体を重ねて積層する。
【００１２】
電極については、タングステンなど同時焼成できる金属ならばなんでもよく、その金属粉末を所望の組成になるように配合し、それに有機ビヒクルを添加して三本ロールミルにて混練して導体ペーストを調製し、そのペーストを２枚の成形体の表面にスクリーン印刷することなどによって形成される。
【００１３】
次に、積層した積層体を所定の温度でバインダーを除去した後、所定の温度で焼成する。焼成後、最後に誘電体の表面を平面研削装置等で研削した後、ダイアモンド砥粒等で研磨してＡｌ2Ｏ3やＡｌＮなどの静電チャックが作製される。
【００１４】
以上の通り、上記のような方法で製造した静電チャックを用い、本発明の方法でシリコンウェハを離脱すれば、静電チャックから速やかにシリコンウェハを離脱することができる。
【００１５】
【実施例】
以下、本発明の実施例を比較例と共に挙げ、本発明を図面を参照しながらより詳細に説明する。
【００１６】
（実施例）
（１）シートの作製
純度が９９％のＡｌ2Ｏ3（εｒ＝１０）の粉末を用い、その粉末にバインダー、水などを加えて調製したスラリーより焼成後の厚さが約５０μｍの厚さとなるグリーンシートを１枚作製し、このグリーンシートを焼成後の大きさが６インチ径（１５２ｍｍ）となるように加工し、その上面に粒径が１〜３μｍ規格のタングステン粒に有機ビヒクルを添加したタングステン導体のペーストを全面に１５０ｍｍ径のベタ電極としてスクリーン印刷した。別に約２００μｍの厚さにグリーンシートを複数枚作製し、それを焼成後の大きさが６インチ径となるよう加工し、その１枚に同様にタングステン導体のペーストを印刷した。なお、基盤裏側の電路への接続は、バイアホールを形成して接続した。
【００１７】
（２）静電チャックの作製
作製したグリーンシートの内、焼成後の厚さが５０μｍとなるシート上に形成した電極を上部電極とし、その上面に厚さが約２００μｍのグリーンシートを誘電体として重ね、一方、下面には下部電極を形成した厚さ２００μｍのシートを重ね、さらにその下面に下層の基盤用のグリーンシートを焼成後の厚さが合計３ｍｍとなるように必要枚数重ね合わせ積層圧着後、窒素と水素から成るホーミングガス雰囲気中で１１００℃の温度で脱バインダーした後、ホーミングガス中で１６００℃の温度で一体焼成した。得られた焼結体の上面の誘電体を２重電極間が５０μｍとなっていたので、その厚さと同じになるよう研削、研磨して図１に示す静電チャックを作製した。
【００１８】
（３）シリコンウェハの吸着
１×１０-2Ｔｏｏｒに減圧されたアルゴン雰囲気中に作製した静電チャックを配置し、その上面に図１に示す通りシリコンウェハを設置した。このシリコンウェハの上方６．１ｃｍの位置に６インチ径のアルミニウム製電極を配し、静電チャックの上部電極とアルミニウム製電極との間に１３．５６ＭＨｚで１．５ｋＷの高周波を印加した。これにより、シリコンウェハとアルミニウム製電極間にプラズマが発生し、電気的に導通した。
【００１９】
次いで、この高周波に重畳する形でローパスフィルター（図中Ｌ．Ｐ．Ｆ．）を介して１０００Ｖのバイアス電圧を印加しシリコンウェハを吸着した。このときのバイアスの方向は、静電チャック側が負極で、シリコンウェハ側が正極である。またこのときの吸着力をはかりで測定した。その結果を表１に示す。
【００２０】
（４）シリコンウェハの離脱
シリコンウェハを吸着するために印加していた直流バイアスと交流バイアスの両者を遮断するとともに、静電チャックの上部電極と下部電極間に図１に示す通り、上部電極側が正極となるように１０００Ｖの直流電圧を印加した後、シリコンウェハと静電チャック間の電圧を遮断した直後、３秒後及び１０秒後の吸着力を同じくはかりで測定した。それらの結果も表１に示す。
【００２１】
（比較例）
実施例の上部電極形成用のシートを用いずに、その他は実施例と同様に図２に示す静電チャックを作製し、その静電チャックを用いてシリコンウェハの吸着、離脱を実施例と同じく実施して吸着力を求めた。それらの結果を表１に示す。
【００２２】
【表１】
0003753459.tif 000002
【００２３】
表１から明らかなように、実施例と比較例では吸着力の差はない。しかし、離脱操作を行うと、その直後からどちらも吸着力が低下するものの、実施例の方がはるかに早く吸着力が低下することがわかる。
【００２４】
これに対して比較例では、１０秒後でも実施例の３秒後より大きい吸着力が残存しているので、離脱がはるかに遅くなってしまう。
【００２５】
【発明の効果】
以上の通り、本発明にかかる静電チャックであれば、シリコンウェハを従来より速やかに離脱することができるようになった。このことにより、半導体製造工程の中のシリコンウェハ上に形成されたパターンをドライエッチングする工程にあっては、その工程で要する時間を、大きく短縮することが可能となった。
【図面の簡単な説明】
【図１】本発明の実施例における静電チャックの断面図である。
【図２】本発明の説明及び比較例における静電チャックの断面図である。
【図１】
0003753459.tif 000003
【図２】
0003753459.tif 000004