(57)【特許請求の範囲】
【請求項１】
導電性基板上に絶縁層及びゲート電極が順次積層され、該ゲート電極と絶縁層とには導電性基板に達する開口部が設けられ、その開口部内の該導電性基板上にエミッタが該ゲート電極に接触しないように形成されてなる電界放射型の冷電子放出素子において、
導電性基板がｐ型シリコン基板であって、該ｐ型シリコン基板上の同一平面上にそれぞれ設けられたｎ型シリコン層を介して、エミッタとエミッタ配線層がそれぞれ配され、且つ該エミッタ配線層上には絶縁層及びゲート電極が形成されている冷電子放出素子を製造する製造方法であって、
（ａ）ｐ型シリコン基板表面に熱酸化により酸化シリコン層を生成し、次いで該酸化シリコン層をパターニングすることによってエミッタ用孔とエミッタ配線用孔とを形成し、該エミッタ用孔と該エミッタ配線用孔とにイオン注入法によりｎ型シリコン層を生成する工程；
（ｂ）該エミッタ配線用孔に生成されたｎ型シリコン層上にエミッタ配線層材料を成膜し、該エミッタ配線層材料をパターニングすることによって、エミッタ配線層を形成する工程；
（ｃ）該酸化シリコン層及びエミッタ配線層の上に、絶縁材料層とゲート電極材料層とを順次成膜することにより積層し、ゲート形成用の開口を持つ孔のパターンをフォトリソグラフィー法により形成し、ゲート電極材料層及び絶縁材料層をｎ型シリコン層が露出するまで反応性イオンエッチングによりエッチングすることによりゲート孔、並びにゲート電極と絶縁層とを形成する工程；
（ｄ）斜方蒸着法によりゲート電極上面及び側面にのみリフトオフ材料を蒸着し、リフトオフ層を形成した後、基板に対して垂直方向の異方性蒸着法により、ゲート孔内にエミッタ材料を成膜し、自己整合的にエミッタを形成する工程；
（ｅ）リフトオフ層を剥離しゲート電極上のエミッタ材料を剥落させる工程；
以上（ａ）〜（ｅ）の工程を全て具備することを特徴とする製造方法。
【請求項２】
前記工程（ｂ）において、
エミッタ配線層を形成後、エッチングにより酸化シリコン層を除去することを特徴とする請求項１に記載の冷電子放出素子の製造方法。
【請求項３】
前記工程（ａ）において、熱酸化により設ける酸化シリコン層の代わりに、薄膜成膜法により設ける金属薄膜層またはセラミックス薄膜層を使用し、かつ、  工程（ｂ）においては、エミッタ配線層を形成した後に、エッチングによって該金属薄膜層またはセラミック薄膜層を除去すること、
を特徴とする請求項２に記載の冷電子放出素子の製造方法。
【請求項４】
前記工程（ｃ）において、絶縁層材料が、アモルファスシリコンナイトライドであり、反応ガスとして、シランまたはジシランのいずれかとアンモニアから成る混合ガスを用いたＰＥＣＶＤ法により形成すること、
を特徴とする請求項１乃至３のいずれかに記載の冷電子放出素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、強電界によって電子を放出する電界放射型の冷電子放出素子及びその製造方法に関する。より詳しくは、光プリンタ、電子顕微鏡、電子ビーム露光装置などの電子発生源や電子銃として、あるいは照明ランプの超小型照明源として、特に、平面ディスプレイを構成するアレイ状のＦＥＡ（いわゆる、Ｆｉｅｌｄ  Ｅｍｉｔｔｅｒ  Ａｒｒａｙ）の電子発生源として有用な冷電子放出素子の製造方法に関する。
【０００２】
【従来の技術】
従来より、電子ディスプレイデバイスとして陰極線管が広く用いられているが、陰極線管は、電子銃のカソードから熱電子を放出させるためにエネルギー消費量が大きく、また構造的に大きな容積を必要とするなどの問題があった。
【０００３】
このため、熱電子ではなく冷電子を利用できるようにして、全体としてエネルギー消費量を低減させ、しかも、デバイス自体を小形化した平面型のディスプレイが求められ、更に、近年では、そのような平面型ディスプレイに高速応答性と高解像度とを実現することも強く求められている。
【０００４】
このような冷電子を利用する平面型ディスプレイの構造としては、高真空の平板セル中に、微小な冷電子放出素子をアレイ状に配したものが有望視されている。そして、そのために使用する冷電子放出素子として、電界放射現象を利用した電界放射型の冷電子放出素子が注目されている。この電界放射型の冷電子放出素子は、物質に印加する電界の強度を上げると、その強度に応じて物質表面のエネルギー障壁の幅が次第に狭まり、電界強度が１０７  Ｖ／ｃｍ以上の強電界となると、物質中の電子がトンネル効果によりそのエネルギー障壁を突破できるようになり、そのため物質から電子が放出されるという現象を利用している。この場合、電場がポアッソンの方程式に従うために、電子を放出する部材（エミッタ）に電界が集中する部分を形成すると、比較的低い引き出し電圧で効率的に冷電子の放出を行うことができる。
【０００５】
このような電界放射型の冷電子放出素子の一般的なものとしては、図５に示すように、先端が尖った円錐形の冷電子放出素子を例示することができる。この素子においては、絶縁性基板５１上に導電層５２、絶縁層５３及びゲート電極５４が順次積層されており、その絶縁層５３及びゲート電極５４には、導電層５２に達する開口部Ａが形成されている。そして、その開口部Ａ内の導電層５２上には、少なくともゲート電極５４に接触しないように、点状突起Ｐｏを有する円錐形状のエミッタ５５が形成されている。
【０００６】
このような円錐形エミッタでは、スピント型エミッタが広く知られている。
【０００７】
スピント型エミッタを備えた冷電子放出素子の製造例を、図６（ａ）〜（ｄ）を参照しながら説明する。
【０００８】
まず、図６（ａ）に示すように、予め導電層６２が形成された絶縁性基板６１上に、絶縁層６３及びゲート電極６４をスパッタ法又は真空蒸着法等により順次成膜する。続いて、フォトリソグラフィー法と反応性イオンエッチング法（ＲＩＥ）とを利用して絶縁層６３及びゲート電極６４の一部を、導電層６２が露出するまで円形の孔（ゲート孔）が開口するようにエッチングする。
【０００９】
次に、図６（ｂ）に示すように、斜方蒸着によりリフトオフ材６５をゲート電極６４上面と側面にのみ形成する。リフトオフ材６５の材料としては、Ａｌ、ＭｇＯ等が多く使用されている。
【００１０】
続いて、図６（ｃ）に示すように、導電層６２上に、その垂直な方向から通常の異方性蒸着により、エミッタ６６用の金属材料を蒸着する。このとき、蒸着の進行につれて、ゲート孔の開口径が狭まると同時に導電層６２上に円錐形のエミッタ６６が自己整合的に形成される。蒸着は、最終的にゲート孔が閉じるまで行なう。エミッタの材料としては、Ｍｏ、Ｎｉ等を使用している。
【００１１】
最後に、図６（ｄ）に示すように、リフトオフ材６５をエッチングにより剥離し、必要に応じてゲート電極６４をパターニングする。これによりスピント型エミッタを備えた冷電子放出素子が得られる。
【００１２】
このようなスピント型エミッタを備えた冷電子放出素子では、異方性蒸着法により自己整合的に円錐形状のエミッタが簡便に形成でき、さらにエミッタ材料が広範囲に選定できるという利点を有している。また、エミッタ配線後に
【００１３】
スピント型エミッタに代表される、微細加工技術を利用した冷電子放出素子を特に平面ディスプレイ等に適用する場合、エミッタからのエミッション電流の変動が小さいことが、高品位の画質を得るには必要不可欠である。
【００１４】
エミッション電流の変動は、エミッタを集積化することで、ある程度低減することが可能である。これは、集積化により個々のエミッタにおけるエミッション特性のばらつきの影響が低減されるためである。しかしながら、この方法では各エミッタからのエミッション電流を見かけ上平均化するにすぎないため、局所的に現れる異常に大きなエミッション電流を抑制することは不可能である。
【００１５】
このようなエミッション電流の変動を低減する手段として、米国特許３７８９４７１では、スピント型エミッタにおいて、導電層とエミッタの間に抵抗層を設ける技
術が示されている。
【００１６】
このような抵抗層を具備した冷電子放出素子の構成例を、図７を参照しながら説明する。
【００１７】
絶縁性基板７１上に導電層７２、抵抗層７３、絶縁層７４及びゲート電極７５が順次積層されており、その絶縁層７４及びゲート電極７５には、抵抗層７３に達する開口部Ａが形成されている。そして、その開口部Ａ内の抵抗層７３上には、少なくともゲート電極７５に接触しないように、円錐形状のエミッタ７６が形成されている。
【００１８】
この場合、抵抗層７３は導電層７２とエミッタ７６間に電気的に直列に挿入されている。この抵抗層７３により、素子間の電流を均一化する作用が得られ、さらに素子破壊につながる大電流を低減するとともに、エミッション電流の変動も抵抗層７３の抵抗値に比例して減少させることが可能となる。抵抗層７３の比抵抗は一般に１０２  〜１０６  Ω・ｃｍ程度が適当とされている。
【００１９】
一方、半導体集積回路製造技術を応用したシリコンエミッタもまた広く知られている。
（Ｔｅｃｈ．Ｄｉｇ．ＩＶＭＣ．，（１９９１）  ｐ２６）
【００２０】
シリコンエミッタを備えた冷電子放出素子の製造例を、図８（ａ）〜（ｅ）を参照しながら説明する。
【００２１】
まず、図８（ａ）に示すように、単結晶シリコン基板８１を熱酸化して表面に酸化シリコン層を形成し、その酸化シリコン層をフォトリソグラフィー法を利用して円形にパターニングすることにより、円形のエッチングマスク用酸化シリコン層８２を形成する。この酸化シリコン層８２は後述するようにリフトオフ材としても機能する。なお、酸化シリコン層８２の径はほぼゲート径に相当する。
【００２２】
次に、図８（ｂ）に示すように、サイドエッチレートの高い条件の反応性イオンエッチング法（ＲＩＥ）によりシリコン基板８１をエッチングし、エミッタ８３を形成する。
【００２３】
続いて、図８（ｃ）に示すように、熱酸化によりシリコン基板８１及びエミッタ８３の表面にエミッタ先端先鋭化用酸化シリコン層８４を形成する。この酸化シリコン層８４の形成時に発生する応力により、酸化シリコン層８４の内側のエミッタ８３の先端が容易に尖鋭化される。
【００２４】
そして、図８（ｄ）に示すように、異方性蒸着法により絶縁層８５、ゲート電極８６を積層する。
最後に、図８（ｅ）に示すように、リフトオフ材としても機能するエッチングマスク用酸化シリコン層８２をエッチングによりリフトオフし、更に、エミッタ８３の表面の酸化シリコン層８４をエッチング除去する。そして必要に応じてゲート電極８６をパターニングする。これによりシリコンエミッタを備えた冷電子放出素子が得られる。
【００２５】
さらに最近、シリコンエミッタにおいて、シリコンの半導体としての性質を利用して高度な電流制御が可能であることが示されている。（Ｊｐｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．ｖｏｌ．３５  （１９９６）  ｐ６６３７）  。このような電流制御機能を搭載したシリコンエミッタはＭＯＳＦＥＴ構造エミッタと称される。このＭＯＳＦＥＴ構造エミッタを備えた冷電子放出素子の構成を図９を参照しながら説明する。
【００２６】
ｐ型シリコン基板９１の同一平面上に、ｎ型シリコンからなる円錐形のエミッタ９２とｎ型シリコン層９３を介してエミッタ配線層９４が設けられ、エミッタ９２とエミッタ配線層９４の間に絶縁層９５を介してゲート電極９６が設置されている。即ち、このエミッタではＭＯＳＦＥＴ（いわゆる  ｍｅｔａｌ    ｏｘｉｄｅ    ｓｅｍｉｃ−ｏｎｄｕｃｔｏｒ    ｆｉｅｌｄ    ｅｆｆｅｃｔ    ｔｒａｎｓｉｓｔｏｒ）  構造を冷電子放出素子に内蔵した構造をもち、冷電子放出素子のエミッタ配線層９４がＭＯＳＦＥＴのソース、エミッタ９２がドレイン、ゲート電極９６がゲート、絶縁層９５がゲート絶縁膜としてそれぞれ機能する。
【００２７】
ＭＯＳＦＥＴ構造エミッタを備えた冷電子放出素子の製造例を、図１０（ａ）〜（ｇ）を参照しながら説明する。
【００２８】
まず、図１０（ａ）に示すように、単結晶のｐ型シリコン基板１０１を熱酸化して表面に酸化シリコン層１０２を形成し、その酸化シリコン層１０２をフォトリソグラフィー法を利用して円形にパターニングすることにより、円形のエッチングマスク用酸化シリコン層１０２を形成する。この酸化シリコン層１０２は後述するようにリフトオフ材としても機能する。なお、酸化シリコン層１０２の径はほぼゲート径に相当する。
【００２９】
次に、図１０（ｂ）に示すように、サイドエッチレートの高い条件の反応性イオンエッチング法（ＲＩＥ）によりｐ型シリコン基板１０１をエッチングし、エミッタ１０３を形成する。
【００３０】
続いて、図１０（ｃ）に示すように、熱酸化によりｐ型シリコン基板１０１及びエミッタ１０３の表面にエミッタ先端先鋭化用ならびに絶縁層用酸化シリコン層１０４を形成する。この酸化シリコン層１０４の形成時に発生する応力により、酸化シリコン層１０４の内側のエミッタ１０３の先端が容易に尖鋭化される。
【００３１】
そして、図１０（ｄ）に示すように、ゲート電極１０５材料を成膜し、そのゲート電極１０６材料をフォトリソグラフィー法を利用して、エミッタ配線用の円形孔パターンを形成する。
【００３２】
次に、図１０（ｅ）に示すように、リフトオフ材としても機能するエッチングマスク用酸化シリコン層１０２をエッチングによりリフトオフし、更に、エミッタ１０３の表面の酸化シリコン層１０４をエッチング除去するとともにエミッタ配線孔を形成する。
【００３３】
続いて、図１０（ｆ）に示すように、リンをイオン注入した後拡散アニールを施し、エミッタ１０３をｎ型化するとともに、エミッタ配線孔表面にｎ型シリコン層１０６を生成する。
【００３４】
最後に、図１０（ｇ）に示すように、エミッタ配線用及びゲート配線用電極材料としてアルミニウム等の金属薄膜１０７を成膜した後、必要に応じてゲート電極１０５をパターニングする。これによりＭＯＳＦＥＴ構造エミッタを備えた冷電子放出素子が得られる。
【００３５】
このようなＭＯＳＦＥＴ構造を有したシリコンエミッタからなる冷電子放出素子では、従来のシリコンエミッタとほぼ同様の作製工程で容易に作製できるにも関わらず、ＭＯＳトランジスタを素子に内蔵することにより、トランジスタ制御された非常に安定したエミッション電流が得られ、かつ局所的な大電流の発生をなくすることができるため素子破壊も原理的に起こり得ないという、大きな特徴を有する。
【００３６】
しかしながら、電流安定化のために抵抗層を施した冷電子放出素子においては、局所的な大電流に対して十分な電流低減特性を得るためには、より大きな抵抗を与える必要が生じるとともに、電流変動も個々の素子の特性に対して相対的に低減できるに止まること、さらには原理的に動作電圧の上昇が避けられないという問題があった。
【００３７】
一方、電流制御機能を搭載したＭＯＳＦＥＴ構造を有したシリコンエミッタでは、トランジスタ制御による非常に高いレベルでの安定な電流が得られるが、エミッタとエミッタ配線が同一平面上に位置する電極の構成が必要とされることから、マトリクス配線を得ることが困難であるという問題があった。
【００３８】
【発明が解決しようとする課題】
本発明は前記のような従来の技術の課題を解決しようとするものであり、素子自体に電流制御機能を搭載させることで、動作電圧を上昇させることなく局所的な大電流を抑えるとともに、電流変動を最小限に低減することができ、かつ、マトリクスアレイ配線を容易に形成することができる電界放射型の冷電子放出素子の製造方法を提供することを目的とする。
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
【課題を解決するための手段】
本発明が前記課題を解決する為のものであり、まず請求項１に示す発明は、
導電性基板上に絶縁層及びゲート電極が順次積層され、該ゲート電極と絶縁層とには導電性基板に達する開口部が設けられ、その開口部内の該導電性基板上にエミッタが該ゲート電極に接触しないように形成されてなる電界放射型の冷電子放出素子において、
導電性基板がｐ型シリコン基板であって、該ｐ型シリコン基板上の同一平面上にそれぞれ設けられたｎ型シリコン層を介して、エミッタとエミッタ配線層がそれぞれ配され、且つ該エミッタ配線層上には絶縁層及びゲート電極が形成されている冷電子放出素子を製造する製造方法であって、
（ａ）ｐ型シリコン基板表面に熱酸化により酸化シリコン層を生成し、次いで該酸化シリコン層をパターニングすることによってエミッタ用孔とエミッタ配線用孔とを形成し、該エミッタ用孔と該エミッタ配線用孔とにイオン注入法によりｎ型シリコン層を生成する工程；
（ｂ）該エミッタ配線用孔に生成されたｎ型シリコン層上にエミッタ配線層材料を成膜し、該エミッタ配線層材料をパターニングすることによって、エミッタ配線層を形成する工程；
（ｃ）該酸化シリコン層及びエミッタ配線層の上に、絶縁材料層とゲート電極材料層とを順次成膜することにより積層し、ゲート形成用の開口を持つ孔のパターンをフォトリソグラフィー法により形成し、ゲート電極材料層及び絶縁材料層をｎ型シリコン層が露出するまで反応性イオンエッチングによりエッチングすることによりゲート孔、並びにゲート電極と絶縁層とを形成する工程；
（ｄ）斜方蒸着法によりゲート電極上面及び側面にのみリフトオフ材料を蒸着し、リフトオフ層を形成した後、基板に対して垂直方向の異方性蒸着法により、ゲート孔内にエミッタ材料を成膜し、自己整合的にエミッタを形成する工程；
（ｅ）リフトオフ層を剥離しゲート電極上のエミッタ材料を剥落させる工程；
以上（ａ）〜（ｅ）の工程を全て具備することを特徴とする冷電子放出素子製造方法である。
【００４４】
請求項２に示す発明は請求項１の構成を基本とし、特に、前記工程（ｂ）において、エミッタ配線層を形成後、エッチングにより酸化シリコン層を除去することを特徴とする。
【００４５】
請求項３に示す発明は請求項２の構成を基本とし、特に、前記工程（ａ）において、熱酸化により設ける酸化シリコン層の代わりに、薄膜成膜法により設ける金属薄膜層またはセラミックス薄膜層を使用し、かつ、
工程（ｂ）においては、エミッタ配線層を形成した後に、エッチングによって該金属薄膜層またはセラミック薄膜層を除去することを特徴とする。
【００４６】
請求項４に示す発明は請求項１乃至３のいずれかの構成を基本とし、特に、前記工程（ｃ）において、絶縁層材料が、アモルファスシリコンナイトライドであり、反応ガスとして、シランまたはジシランのいずれかとアンモニアから成る混合ガスを用いたＰＥＣＶＤ法により形成することを特徴とする。
【００４７】
【発明の実施の形態】
以下、本発明を図面に従って詳細に説明する。
【００４８】
図１は、本発明の冷電子放出素子の断面図である。同図に示すように、この冷電子放出素子は、ｐ型シリコン基板１、絶縁層２及びゲート電極３が順次積層された構造を有する。そして、ｐ型シリコン基板１上にはゲート電極３と絶縁層２とにはエミッタ配線層２に達する開口部Ａが設けらており、その開口部Ａ内のｐ型シリコン基板１表面にはｎ型シリコン層４が形成され、そのｎ型シリコン層４上には円錐形または円錐台形のエミッタ５がゲート電極３に接触しないように形成されている。さらに、エミッタ５に隣接した同一表面上で、かつ、絶縁層２及びゲート電極３の下層部分のｐ型シリコン基板１表面形成されたｎ型シリコン層６上には、エミッタ配線層７が形成されている。
【００４９】
本発明においてｐ型シリコン基板１は、冷電子放出素子の支持基板として用いられているほかに、ＭＯＳＦＥＴのチャネルとして機能する。このようなｐ型シリコン基板としては、ＭＯＳＦＥＴの特性の面から抵抗値が数十Ω・ｃｍ以下であることが望ましい。
【００５０】
絶縁層２は、エミッタ５及びエミッタ配線層７とゲート電極３とを電気的に絶縁するための層である。さらに、ｐ型シリコン基板１とゲート電極３とを電気的に絶縁するためにも同時に使用され。すなわち、ＭＯＳＦＥＴのゲート絶縁膜としても機能する。このような絶縁層２としては、冷電子放出素子の絶縁層として用いられている公知の材料から形成することができるが、特に良好な絶縁性を示し、ピンホールフリーの膜が得られるＰＥＣＶＤ法（いわゆる  Ｐｌａｓｍａ  Ｅｎｈａｎｃｅｄ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ法）による酸化シリコン、窒化シリコン膜を挙げることができる。
【００５１】
絶縁層２の厚みとしては、エミッタ５、エミッタ配線層７及びｐ型シリコン基板１とゲート電極３との間に十分な絶縁性が保たれればよく、例えば、０．２〜２μｍ、好ましくは０．３〜０．７μｍとする。
【００５２】
ゲート電極３は、エミッタ５に強電界を集中させるための電極である。ゲート電極３の材料としては、耐電流性の点から高融点金属であって、エミッタ形成時に使用するエッチング液に耐性を有する材料を使用することができ、好ましくはＣｒ、Ｗ、Ｔａ又はＮｂを挙げることができる。中でも、下地との密着性の面からＮｂを使用することが好ましい。
【００５３】
ゲート電極３の厚みは、必要に応じて適宜決定することができるが、０．１〜０．５μｍとする。
【００５４】
ｎ型シリコン層４は、ｐ型シリコン基板１とｐｎ接合を形成し、エミッタ５とオーミック接触しＭＯＳＦＥＴのドレインとして機能する層である。
【００５５】
ｎ型シリコン層６は、ｐ型シリコン基板１とｐｎ接合を形成し、エミッタ配線層７とオーミック接触しＭＯＳＦＥＴのドレインとして機能する層である。
【００５６】
これらのｎ型シリコン層は、ＭＯＳＦＥＴを形成するためにｐ型シリコン基板１と良好なｐｎ接合を形成し、エミッタ５及びエミッタ配線層７と良好なオーミック接触が得られることが必要で、このようなｎ型シリコン層として、リンイオン注入法よる層をあげることができる。
【００５７】
エミッタ５は、その表面から電子を直接的に放出する部材であり、本発明においては、ｐ型シリコン基板１のｎ型シリコン層４上の金属薄膜もしくは非単結晶シリコン薄膜を使用する。ここで、エミッタを非単結晶シリコン薄膜、例えばポリシリコン薄膜またはアモルファスシリコン薄膜で形成した場合、エミッタ自体にある程度の抵抗をもつために、より安定なエミッション特性を得ることができる。
【００５８】
エミッタ５全体の厚み（高さ）は、必要に応じて適宜決定することができるが、通常０．３〜２μｍとすることが好ましい。
【００５９】
また、エミッタ５の形状としては、円錐形または円柱形、或いは円錐台形または多角錐台であることが好ましい。
【００６０】
エミッタ配線層７は、配線抵抗が低く、下層のシリコン材料との密着性が高い材料から形成する。このような材料として、特に好ましくはＣｒ又はＡｌ、Ｃｒ積層膜を挙げることができる。
【００６１】
エミッタ配線層７の膜厚としては、十分な配線抵抗と密着性が得られる限り特に制限はないが、通常０．０５〜０．５μｍ、好ましくは０．１〜０．３μｍとする。
【００６２】
次に、本発明の冷電子放出素子の製造方法を、図２、図３及び図４に従って詳細に説明する。
【００６３】
工程（ａ）
まず、ｐ型シリコン基板１１を熱酸化し表面に熱酸化シリコン層１２を生成した後、フォトリソグラフィー法を用いてエミッタ用孔Ｂ及びエミッタ配線用孔Ｃを形成する。そして、この酸化シリコン層１２をマスクとしてリンをイオン注入法により、ｐ型シリコン基板１１上のエミッタ用孔Ｂ及びエミッタ配線用孔Ｃの領域にｎ型シリコン層１３、１４を生成する。（図２（ａ））
【００６４】
工程（ｂ）
次に、ｐ型シリコン基板１１の熱酸化シリコン層１２側の表面上に、Ｃｒ、Ａｌ等金属薄膜からなる配線材料をスパッタ法もしくは蒸着法などにより成膜した後、フォトリソグラフィー法によりパターニングし、エミッタ配線用孔Ｃのｎ型シリコン層１４上にエミッタ配線層１５を形成する。（図２（ｂ））
【００６５】
工程（ｃ）
続いて、熱酸化シリコン層１２及びエミッタ配線層１５上に、絶縁材料とゲート電極材料を順次成膜した後、フォトリソグラフィー法によりゲートの開口径を具備する円形孔または多角形孔パターンを形成し、反応性イオンエッチングによりゲート電極材料及び絶縁材料をｎ型シリコン層１３が露出するまでエッチングし、ゲート孔Ｄを形成するとともに絶縁層１６とゲート電極１７を形成する。（図２（ｃ））ここで、ゲート電極１７の成膜法としては、通常用いられる電気絶縁性の高い膜がえられる種々の方法が使用可能であるが、特にゲート絶縁膜として良好な特性を示すシランまたはジシランとアンモニアから成る混合ガスを反応ガスとして用いる、ＰＥＣＶＤ法で形成するアモルファスシリコンナイトライドを使用することができる。
【００６６】
工程（ｄ）
次に、斜方蒸着によりリフトオフ材１８をゲート電極１７上面と側面にのみ形成する。リフトオフ材１８の材料としては、リフトオフの際の剥離性の高いＡｌ、ＭｇＯ等が好ましく使用できる。続いて、ゲート孔Ｄ内のｎ型シリコン層１３上に、その垂直な方向から通常の異方性蒸着により、エミッタ１９用の金属材料を蒸着する。このとき、蒸着の進行につれて、ゲート孔の開口径が狭まると同時にｎ型シリコン層１３上に円錐形のエミッタ１９が自己整合的に形成される。蒸着は、最終的にゲート孔Ｄが閉じるまで行なう。エミッタの材料としては、金属、半導体、セラミックス等の蒸着可能な広範囲の材料から選択できる。また、エミッタ材料として蒸着法によるアモルファスシリコンもしくはポリシリコンを用いた場合、より安定なエミッション特性を得ることが可能となる。
【００６７】
このとき、例えば絶縁層１６及びゲート電極１７の厚みの合計を１μｍとした場合、ゲート孔Ｄの直径を１μｍ以下とした場合にはエミッタ形状は円錐形状、１μｍより大きくし、なおかつエミッタ材料の蒸着をゲート孔Ｄが閉じる前に終了させた場合には、概ね円錐台形状となる。またゲート孔Ｄの形状を円形ではなく多角形とした場合には、それぞれ多角錐または多角錐台とすることができる。ここで、例えば円錐形状よりも円錐台形状の方が大面積にわたって均一なエミッション特性が得られることが、発明者のこれまでの実験から確かめられている。これにより例えば先端が尖鋭化されたエミッタ１９が形成された。（図２（ｄ））
【００６８】
工程（ｅ）
最後に、緩衝フッ酸溶液を用いて、リフトオフ材１８をエッチングにより剥離し、必要に応じてゲート電極１７をパターニングする。これにより図２（ｅ）の冷電子放出素子が得られる。
【００６９】
また、工程（ｂ）において、エミッタ配線層１５を形成後、緩衝フッ酸溶液等を用いて熱酸化シリコン層１２をエッチングにより除去することができる。（図３（ｂ’））この場合、後工程において熱酸化シリコン膜による段差が解消され、フォトリソグラフィー等の加工精度がより向上させることが可能となる。
【００７０】
また、工程（ａ）において図４（ａ”）に示すように、イオン注入のマスク層として機能する熱酸化シリコン層のかわりに、スパッタ、蒸着等の薄膜成膜法による金属またはセラミックス薄膜層１２”を用いること、かつ、工程（ｂ）において図４（ｂ”）に示すように、エミッタ配線層を形成後、エッチングにより金属またはセラミック薄膜層を除去することができる。この場合、イオン注入におけるマスク層の機能をより向上させることが可能となる。
【００７１】
以上説明したように、本発明の冷電子放出素子においては、ＭＯＳＦＥＴ構造を有するシリコン基板上に、金属または非単結晶シリコンでエミッタを構成することにより、トランジスタによって高度に制御されたエミッション電流が得られ、且つマトリクス配線化を容易に実現することができる。
【００７２】
【実施例】
本発明の冷電子放出素子の製造例を以下の実施例で具体的に説明する。
【００７３】
工程（ａ）
まず、数Ω・ｃｍの比抵抗をもったｐ型シリコン基板１１に１１００℃３０分の熱酸化を行うことによって、表面に膜厚０．３μｍの熱酸化シリコン層１２を生成した。次に、フォトリソグラフィー法により熱酸化シリコン層１２を緩衝フッ酸溶液を用いたウエットエッチングによりパターニングし、エミッタ用孔Ｂ及びエミッタ配線用孔Ｃを形成した。続いて、リンイオンを６０ｋｅＶで１０１５ｃｍ−２の照射条件で注入後、活性化のため８００℃３０分の真空アニールを行った。（図２（ａ））
【００７４】
工程（ｂ）
次に、熱酸化シリコン層１２上にスパッタ法によりＣｒを０．２μｍの膜厚で成膜した後、通常のフォトリソグラフィー法を用いてパターニングし、エミッタ配線用孔Ｃのｎ型シリコン層１４上にエミッタ配線層１５を形成した。（図２（ｂ））
【００７５】
工程（ｃ）
次に、絶縁層材料としてＰＥＣＶＤ法によってＳｉＮｘ膜を０．３μｍの膜厚で成膜した。反応ガスとしてシランとアンモニアの混合ガス、また希釈ガスとして水素を使用し、ガス総流量５４０ｓｃｃｍ、ガス圧１Ｔｏｒｒ、基板温度３５０℃、ＲＦパワー６０Ｗの条件で成膜した。続いて、ゲート電極材料として真空蒸着法によりＮｂを０．２μｍの膜厚で成膜した。さらに、通常のフォトリソグラフィー法を用いてゲート開口径として１μｍの円形孔パターンを形成し、反応性イオンエッチングによりゲート電極材料Ｎｂ及び絶縁材料ＳｉＮｘをｎ型シリコン層１６が露出するまでエッチングした。このときのエッチング条件は（導入ガス：ＳＦ６  を６０ｓｃｃｍ／パワー１００Ｗ／ガス圧４．５Ｐａ）であった。これにより、ゲート電極１７及び絶縁膜１６が形成できた。（図２（ｃ））
【００７６】
工程（ｄ）
次に、リフトオフ材１８としてＡｌを０．３μｍ厚で斜方蒸着した。続いて、基板に対して垂直方向からの異方性蒸着法により、エミッタ１９の材料としてＭｏをゲート孔が閉じるまで蒸着した。（図２（ｄ））
【００７７】
工程（ｅ）
次に、リフトオフ材１８のＡｌを酸系のエッチャントを用いてウエットエッチングし上層のエミッタ材料とともに剥離し図２（ｅ）に示すような冷電子放出素子を得た。
【００７８】
上述の冷電子放出素子を１００個集積したアレイを試作し以下のように試験し、評価した。即ち、各素子のエミッタ−ゲート電極間の距離を約０．６μｍ、エミッタ高さ約０．８μｍ、ＭＯＳＦＥＴパラメータとしてチャネル長Ｌ／チャネル幅Ｗを１０／１とした構造の素子に対し、蛍光体を塗布した透明電極（アノード）を有するガラス板部材を距離３０ｍｍで対向させ、エミッタ電極−ゲート電極間にゲート電極側が正となる極性で引き出し電圧を印加したところ、良好にかつ安定に電子を放出することができた。
【００７９】
得られたエミッション特性は図１１に示すように、低電界領域ではエミッタ自身の電流電圧特性（Ｅ）を示し、高電界領域ではＭＯＳＦＥＴによる電流電圧特性（Ｍ）に従がう特性を示した。即ち、エミッション電流がＭＯＳＦＥＴのドレイン電流値を越えた高電界領域で電流のトランジスタ制御領域が得られ、本素子ではゲート電圧７０Ｖ以上で安定なエミッション電流（ＭＥ）が得られた。
【００８０】
【発明の効果】
本発明によれば、ＭＯＳＦＥＴ構造を有するシリコン基板上に、金属または非単結晶シリコンでエミッタを構成することにより、トランジスタによって高度に制御されたエミッション電流が得られ、且つマトリクス配線化を容易に実現することができる。
【００８１】
従って、電流安定性が高くかつマトリクス化の容易な冷電子放出素子を得ることができる。更に、フラットパネルディスプレイに応用した場合にも、高速、高精細度の画像が、低消費電力で得ることが可能となる。
【００８２】
つまるところ、本発明によれば、素子自体に電流制御機能を搭載させることで、動作電圧を上昇させることなく局所的な大電流を抑えるとともに、電流変動を最小限に低減することができ、かつ、マトリクスアレイ配線を容易に形成することができる電界放射型の冷電子放出素子の製造方法を提供することが出来た。
【図面の簡単な説明】
【図１】  本発明の冷電子放出素子の断面図である。
【図２】  本発明の冷電子放出素子の製造工程図である。
【図３】  本発明の冷電子放出素子の別の製造工程図である。
【図４】  本発明の冷電子放出素子の別の製造工程図である。
【図５】  従来の冷電子放出素子の断面図である。
【図６】  従来の冷電子放出素子の製造工程図である。
【図７】  従来の別の冷電子放出素子の断面図である。
【図８】  従来の冷電子放出素子の断面図である。
【図９】  従来の別の冷電子放出素子の製造工程図である。
【図１０】  従来の別の冷電子放出素子の製造工程図である。
【図１１】  本発明の冷電子放出素子の電気特性の一例である。
【符号の説明】
１  ・・・ｐ型シリコン基板
２  ・・・絶縁層
３  ・・・ゲート電極
４  ・・・ｎ型シリコン層
５  ・・・ゲート電極
６  ・・・ｎ型シリコン層
７  ・・・エミッタ配線層
１１・・・ｐ型シリコン基板
１２・・・熱酸化シリコン層
１２”・・金属またはセラミックス薄膜層
１３・・・ｎ型シリコン層
１４・・・ｎ型シリコン層
１５・・・エミッタ配線層
１６・・・絶縁層
１７・・・ゲート電極
１８・・・リフトオフ材
１９・・・エミッタ
５１・・・絶縁性基板
５２・・・導電層
５３・・・絶縁層
５４・・・ゲート電極
５５・・・エミッタ
６１・・・絶縁性基板
６２・・・導電層
６３・・・絶縁層
６４・・・ゲート電極
６５・・・リフトオフ材
６６・・・エミッタ
７１・・・絶縁性基板
７２・・・導電層
７３・・・抵抗層
７４・・・絶縁層
７５・・・ゲート電極
７６・・・エミッタ
８１・・・シリコン基板
８２・・・酸化シリコン層
８３・・・エミッタ
８４・・・酸化シリコン層
８５・・・絶縁層
８６・・・ゲート電極
９１・・・ｐ型シリコン基板
９２・・・エミッタ
９３・・・ｎ型シリコン層
９４・・・エミッタ配線層
９５・・・絶縁層
９６・・・ゲート電極
１０１・・ｐ型シリコン基板
１０２・・酸化シリコン層
１０３・・エミッタ
１０４・・酸化シリコン層
１０５・・ゲート電極
１０６・・ｎ型シリコン層
１０７・・金属薄膜
Ａ  ・・・開口部
Ｂ  ・・・エミッタ用孔
Ｃ  ・・・エミッタ配線用孔
Ｄ  ・・・ゲート孔
Ｅ  ・・・エミッタ特性
Ｍ  ・・・ＭＯＳＦＥＴ特性
ＭＥ・・・エミッション特性
【図１】
0003826539.tif 000002
【図２】
0003826539.tif 000003
【図３】
0003826539.tif 000004
【図４】
0003826539.tif 000005
【図５】
0003826539.tif 000006
【図６】
0003826539.tif 000007
【図７】
0003826539.tif 000008
【図８】
0003826539.tif 000009
【図９】
0003826539.tif 000010
【図１０】
0003826539.tif 000011
【図１１】
0003826539.tif 000012