(57)【特許請求の範囲】
【請求項１】
イメージセンサで、物体から光を受信して光電荷を生成するための光感知手段、入力信号を増幅して出力するための増幅手段、前記入力信号として前記光感知手段からの前記光電荷を前記増幅手段に伝達するための第1スイッチング手段、電源からリセット電圧レベルを前記光感知手段に伝達するための第2スイッチング手段及び単位画素出力信号として前記増幅された信号及び前記リセット電圧レベルを出力するための第3スイッチング手段でなされた多数の単位画素を含む画素アレイを駆動させるための方法において、
前記第1、第2及び第3スイッチング手段を制御して前記リセット電圧レベルを前記光感知手段に提供して前記光感知手段の空乏領域を完全空乏させる第1ステップと、
前記第1ステップが完了した後第1所定時間以後、前記第1及び第3スイッチング手段がターンオフ(turn-off)状態を維持する間に前記第2スイッチング手段をターンオフさせる第2ステップと、
前記第2ステップが完了した後第2所定時間内に、前記第1及び第2スイッチング手段が前記ターンオフ状態を維持する間に前記第3スイッチング手段をターンオン(turn-on)させ単位画素出力信号として前記リセット電圧レベルを出力する第3ステップとを含むことを特徴とする画素アレイ駆動方法。
【請求項２】
前記第3スイッチング手段が前記第3ステップでターンオンされる同時に前記リセット電圧レベルをサンプリングする第4ステップをさらに含むことを特徴とする請求項1記載の画素アレイ駆動方法。
【請求項３】
前記第3ステップは、
前記第1及び第3スイッチング手段が前記ターンオフ状態を維持する間前記第2スイッチング手段をターンオンさせる第5ステップと、
前記第1スイッチング手段をターンオンさせて、第3所定時間の間前記第1スイッチング手段をターンオンさせ前記光感知手段の空乏領域を完全空乏させる第6ステップと、
前記第1スイッチング手段をターンオフさせる第7ステップと
を含むことを特徴とする請求項1記載の画素アレイ駆動方法。
【請求項４】
前記第3ステップが完了した後第4所定時間以後、前記第2スイッチング手段が前記ターンオフ状態にあって、前記第3スイッチング手段が前記ターンオン状態を維持する間に、前記第1スイッチング手段をターンオンさせ単位画素出力信号として前記光感知手段からの前記光電荷に該当する前記増幅された信号を出力する第4ステップをさらに含むことを特徴とする請求項１から３のいずれかに記載の画素アレイ駆動方法。
【請求項５】
前記第1スイッチング手段の前記ターンオフ状態から所定時間以後前記増幅された信号をサンプリングするステップをさらに含むことを特徴とする請求項４記載の画素アレイ駆動方法。
【請求項６】
前記第1、第2、第3スイッチング手段及び前記増幅手段は、
ＮＭＯＳトランジスタであることを特徴とする請求項４記載の画素アレイ駆動方法。
【請求項７】
前記光感知手段は、
フォトダイオードであることを特徴とする請求項６記載の画素アレイ駆動方法。
【請求項８】
イメージを電気的な信号に変換するためのイメージセンサにおいて、
物体から光を受信して光電荷を生成するための光感知手段、入力信号を増幅して前記増幅された信号及びリセット電圧レベルを出力するための増幅手段、第1制御信号に応答し前記入力信号として前記光感知手段からの前記光電荷を前記増幅手段に伝達するための第1スイッチング手段、第2制御信号に応答し電源からのリセット電圧レベルを前記光感知手段及び前記増幅手段に伝達するための第2スイッチング手段、第3制御信号に応答し単位画素出力信号として前記増幅された信号及び前記リセット電圧レベルを出力するための第3スイッチング手段で構成された多数の単位画素を含んで、光電荷に相応する増幅された信号及び前記単位画素出力信号としてリセット電圧レベルを出力する画素アレイと、
前記第1スイッチング手段がターンオフ状態にある間に前記第2スイッチング手段が前記第2制御信号に応答してターンオフされて、前記第3スイッチング手段が前記第2スイッチング手段のターンオフ状態以後所定時間内に前記第3制御信号に応答してターンオンされ単位画素出力信号として前記増幅手段及び前記第3スイッチング手段を通じて前記リセット電圧レベルを出力する第1単位画素出力制御モードを含む制御モードによって前記第1、第2及び第3制御信号を生成して前記画素アレイを制御するための制御手段を含むことを特徴とするイメージセンサ。
【請求項９】
前記第1単位画素出力モードで前記第3スイッチング手段がターンオンされる同時に前記リセット電圧レベルをサンプリングする前記単位画素出力信号をデジタル信号に変換するための変換手段をさらに含むことを特徴とする請求項８記載のイメージセンサ。
【請求項１０】
前記制御モードはリセット制御モードを含んで、前記リセット制御モードで前記第2制御信号に応答して、前記第1スイッチング手段及び前記第2スイッチング手段がターンオフ状態にある間前記第2スイッチング手段はターンオンされ、前記第1制御信号に応答して前記第1スイッチング手段がターンオンされて第2所定時間の間ターンオン状態が維持されて、前記第1スイッチング手段がターンオフされて前記光感知手段の空乏領域が完全空乏されることを特徴とする請求項８記載のイメージセンサ。
【請求項１１】
前記制御モードは第2単位画素出力モードを含んで、前記第2単位画素出力モードで前記第1制御信号に応答して前記第2スイッチング手段がターンオフ状態にあって、前記第3スイッチング手段がターンオン状態にある間前記第1スイッチング手段がターンオン及びターンオフされて単位画素出力信号として前記光感知手段からの前記光電荷に該当する前記増幅された信号を出力することを特徴とする請求項８から１０のいずれかに記載のイメージセンサ。
【請求項１２】
前記第２単位画素出力モードで前記第３スイッチング手段がターンオンされる同時に前記増幅された信号をサンプリングして前記単位画素出力信号をデジタル信号に変換するための変換手段をさらに含むことを特徴とする請求項１１記載のイメージセンサ。
【請求項１３】
前記第１，第２，第３スイッチング手段及び前記増幅手段は、
ＮＭＯＳトランジスタであることを特徴とする請求項１２記載のイメージセンサ。
【請求項１４】
前記光感知手段は、
フォトダイオードであることを特徴とする請求項１３記載イメージセンサ。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明はイメージセンサに関し、特に電力消耗を低減させながら画質を改善させることができるイメージセンサを駆動させるための方法及びそのイメージセンサに関するものである。
【０００２】
【従来の技術】
一般的に、イメージセンサとは光に反応する半導体の性質を用いてイメージを捕獲(capture)する装置である。このようなイメージセンサは本願発明と同一出願人によって出願され係留中の「CMOSセンサ及びその駆動方法」という発明の名称で特願平１１−１２９１５４号に掲載されている。
【０００３】
前記イメージセンサに含まれる制御及びシステムインターフェースユニットは集積時間、スキャンアドレス(scan addresses)、動作モード、フレームレート(frame rate)、バンク(bank)及びクロック分割(clock division）を制御することによってイメージセンサを制御し、外部システムとのインターフェース役割を遂行する。Ｍ×Ｎ個の単位画素を含む画素アレイは被写体からのイメージを感知する。
【０００４】
一般的に、イメージセンサは相互関連された二重サンプリング方式(correlated double sampling method、以下ＣＤＳとする）を利用することによって高画質を獲得する。ＣＤＳを具現するために、各単位画素は例えば、フォトダイオード及び4個のトランジスタを含む。また、単位画素で4個のトランジスタはトランスファートランジスタ(transfer transistor)、リセットトランジスタ(reset transistor)、ドライブトランジスタ(drive transisotr)及びセレクトトランジスタ(select transistor)を含む。ＣＤＳによって単位画素は制御及びシステムインターフェースユニットの制御下でトランスファートランジスタがターンオフ(turn-off)状態を、リセットトランジスタがターンオン(turn-on)状態を維持する間セレクトトランジスタをターンオン(turn-on)させることによってリセット電圧レベルを獲得する。また、単位画素はリセットトランジスタがターンオフ状態を維持する間、トランスファートランジスタをターンオフさせて制御及びシステムインターフェースユニットの制御下でフォトダイオードで生成された光電荷を読み出すことによってデータ電圧レベルを獲得する。結論的に、単位画素での予期できない電圧が效果的に除去できて、純粋なイメージ電圧値は単位画素出力信号としてリセット電圧レベル及びデータ電圧レベルを利用することによって獲得できる。
【０００５】
図3を参照すれば、ＣＤＳのための制御方式を表すタイミング図が図示されている。リセットトランジスタ及びセレクトトランジスタが各々ターンオン状態及びターンオフ状態を維持する間にターンオンされたトランスファートランジスタがトランスファー制御信号(Tx1)に応答してターンオフされ所定時間の間ターンオフ状態を維持する。図に示すように、リセットトランジスタ及びトランスファートランジスタが各々ターンオン状態及びターンオフ状態を維持する間にセレクトトランジスタがセレクト制御信号(Sx1)に応答してターンオンされることによってリセット電圧レベルが単位画素出力信号としてドライブトランジスタ及びセレクトトランジスタを介して出力される。
【０００６】
ただし、このような場合にリセットトランジスタ及びセレクトトランジスタがドライブトランジスタ及びセレクトトランジスタを介してリセット電圧レベルを出力するために同時にターンオンされなければならない。この時、電源及び接地間の電流経路(current path)が形成されるため不要な漏洩電流が流れることがあり得る。
【０００７】
また、図4に示すように、電源ライン３１０は画素アレイ３００周辺に配置される。図4の区間Bで引き起こされた漏洩電流は電源ライン３１０に隣接する単位画素に対する影響は小さいが、画素アレイの中央部に配置された単位画素の場合に、漏洩電流により電力消耗が発生するため低下された電圧レベルが単位画素３２０に供給されることがあり得る。したがって、従来イメージセンサでは出力されるイメージ値レベルが低くなって画質が低下される問題点があった。
【０００８】
【発明が解決しようとする課題】
本発明は前記問題点を解決するために案出されたもので、不要な漏洩電流を減らし安定した電力供給を通じてイメージセンサの画質を改善するための単位画素駆動方法を提供することにその目的がある。
【０００９】
【課題を解決するための手段】
前記目的を達成するための本発明の画素アレイ駆動方法は、イメージセンサであって、物体から光を受信して光電荷を生成するための光感知手段、入力信号を増幅して出力するための増幅手段、前記入力信号として前記光感知手段からの前記光電荷を前記増幅手段に伝達するための第1スイッチング手段、電源からリセット電圧レベルを前記光感知手段に伝達するための第2スイッチング手段と、単位画素出力信号として前記増幅された信号及び前記リセット電圧レベルを出力するための第3スイッチング手段でなされた多数の単位画素を含む画素アレイを駆動させるための方法において、前記第1、第2及び第3スイッチング手段を制御して前記リセット電圧レベルを前記光感知手段に提供して前記光感知手段の空乏領域を完全空乏させる第1ステップと、前記第1ステップが完了した後第1所定時間以後、前記第1及び第3スイッチング手段がターンオフ(turn-off)状態を維持する間前記第2スイッチング手段をターンオフさせる第2ステップと、前記第2ステップが完了した後第2所定時間内に、前記第1及び第2スイッチング手段が前記ターンオフ状態を維持する間に前記第3スイッチング手段をターンオン(turn-on)させ単位画素出力信号として前記リセット電圧レベルを出力する第3ステップを含んでなることを特徴とする。
【００１０】
また、本発明のイメージセンサーは、イメージを電気的な信号に変換するためのイメージセンサにおいて、物体から光を受信して光電荷を生成するための光感知手段、入力信号を増幅して前記増幅された信号及びリセット電圧レベルを出力するための増幅手段、第1制御信号に応答して前記入力信号として前記光感知手段からの前記光電荷を前記増幅手段に伝達するための第1スイッチング手段、第2制御信号に応答して電源からのリセット電圧レベルを前記光感知手段及び前記増幅手段に伝達するための第2スイッチング手段、第3制御信号に応答して単位画素出力信号として前記増幅された信号及び前記リセット電圧レベルを出力するための第3スイッチング手段で構成された多数の単位画素を含んで、光電荷に相応する増幅された信号及び前記単位画素出力信号としてリセット電圧レベルを出力する画素アレイと、前記第1スイッチング手段がターンオフ状態にある間に前記第2スイッチング手段が前記第2制御信号に応答してターンオフされ、前記第3スイッチング手段が前記第2スイッチング手段のターンオフ状態以後所定時間内に前記第3制御信号に応答してターンオンされて単位画素出力信号として前記増幅手段及び前記第3スイッチング手段を通じて前記リセット電圧レベルを出力する第1単位画素出力制御モードを含む制御モードによって前記第1、第2及び第3制御信号を生成して前記画素アレイを制御するための制御手段とを含むことを特徴とする。
【００１１】
【発明の実施形態】
以下、図面を参照して本発明の一実施の形態を詳細に説明する。図1及び図２に示すイメージセンサは、制御及びシステムインターフェースユニット１０、多数の光感知素子で構成された画素アレイ２０、単一傾斜アナログ/デジタル変換器３０で構成される。また、前記単一傾斜アナログ/デジタル変換器３０は基準電圧を発生するランプ電圧発生器３１、前記ランプ電圧信号と前記画素アレイからのアナログ信号を比較するための比較器３２及び二重バッファー４０からなる。
【００１２】
前記制御及びシステムインターフェースユニット１０は集積時間、スキャンアドレス(scan address)、動作モード、フレームレート(frame rate)、バンク(bank)及びクロック分割(clock division）を制御して前記イメージセンサを制御し、また外部システムとのインターフェース機能を有する。前記画素アレイ２０は横Ｍ個、縦Ｎ個で配列(Ｍ×Ｎ)された単位画素で構成されて、各単位画素は光感知素子を含んでいて物体からイメージを感知する。前記単一傾斜アナログ/デジタル変換器３０は前記画素アレイ２０からの単位画素出力信号を含むアナログ信号をデジタル信号に変換する。このようなアナログ/デジタル変換は制御信号に応答して前記ランプ電圧信号と前記アナログ信号を比較することによって遂行される。前記アナログ信号に該当する変換されたデジタル値を前記二重バッファー４０に貯蔵する。
【００１３】
図２は画素アレイを構成する単位画素を表す図である。図２に示すように、画素アレイ(図1の２０）は行列形態で配列された多数の単位画素で構成されている。各単位画素１００、１００ｎは光感知素子でフォトダイオード１０１，１０２と4個のトランジスタで構成されている。また、4個のトランジスタは第1スイッチング素子でトランスファートランジスタＭＴ１、第2スイッチング素子でリセットトランジスタＭＲ１、増幅素子でドライブトランジスタＭＤ１及び第3スイッチング素子でセレクトトランジスタＭＳ１を含んでなる。前記フォトダイオード１０１は物体から光を受けて光電荷を生成し、前記トランスファートランジスタＭＴ１は前記フォトダイオード１０１で生成された光電荷をセンシングノードＮ１を通じて入力信号として前記ドライブトランジスタＭＤ１に伝達する。前記リセットトランジスタＭＲ１は電源電圧ＶＤＤから前記フォトダイオード１０１及び前記ドライブトランジスタＭＤ１にリセット電圧レベルを伝達する。前記ドライブトランジスタＭＤ１はソースフォロワ(source follower)の役割をし前記フォトダイオード１０１及び前記リセットトランジスタＭＲ１からの入力信号を増幅する。前記セレクトトランジスタＭＳ１は単位画素出力信号で前記増幅された信号または前記リセット電圧レベルを出力する。本発明に係る一実施の形態では前記4個のトランジスタはＮＭＯＳトランジスタで具現可能である。
【００１４】
本発明に係るイメージセンサは相互関連された二重サンプリング方式(correlated double sampling、ＣＤＳ）を支援し、高画質のイメージを得ることができる。
【００１５】
図5は本発明に係る、図２に示した単位画素を構成するトランジスタを制御するための制御信号のタイミング図を表す。図２及び図５を参照しながら前記単位画素の動作を説明する。
【００１６】
単位画素出力信号を得るために、前記単位画素の動作によってリセット制御モード１’、第1単位画素出力モード２’及び第2単位画素出力モード３’で構成された３つの制御モードで構成される。
【００１７】
前記フォトダイオード１０１内に完全空乏領域(fully depleted region）を生成するために前記トランスファートランジスタＭＴ１、前記リセットトランジスタＭＲ１及び前記セレクトトランジスタＭＳ１を制御する前記リセット制御モード１’は次の通りである。
【００１８】
イ）Ａ’区間は、前記トランスファートランジスタＭＴ１及び前記セレクトトランジスタＭＳ１がターンオフ状態を維持する間に、リセット制御信号Ｒｘ１に応答して前記リセットトランジスタＭＲ１をターンオンさせる。
ロ）Ａ２’区間は、前記リセットトランジスタＭＲ１がターンオン状態を、前記セレクトトランジスタＭＳ１がターンオフ状態を維持する間に、トランスファー制御信号Ｔｘ１に応答して前記トランスファートランジスタＭＴ１を所定時間の間ターンオンさせる。したがって、前記電源電圧が前記トランスファートランジスタＭＴ１を通じて前記フォトダイオード１０１に伝達され、前記フォトダイオード１０１内に完全空乏領域を作る。これは前記フォトダイオード１０１のリセット(reset）を意味する。
【００１９】
それに対し、前記トランスファートランジスタＭＴ１がターンオフ状態を維持する時、前記フォトダイオード１０１が物体から光を受けてその光に該当する光電荷を発生させ、さらに単位画素出力信号としてリセット電圧レベルを出力させる前記第1単位画素出力モード２’は次の通りである。
【００２０】
イ）Ｂ１’区間は、前記リセットトランジスタＭＲ１がターンオン状態を、前記セレクトトランジスタＭＳ１がターンオフ状態を維持する間、前記トランスファー制御信号Ｔｘ１に応答して前記トランスファートランジスタＭＴ１をターンオフさせて所定時間の間ターンオフ状態を維持させる。
【００２１】
ロ）Ｂ２’区間は、前記トランスファートランジスタＭＴ１及び前記セレクトトランジスタＭＳ１がターンオフ状態を維持する間、前記リセット制御信号Ｒｘ１に応答して前記リセットトランジスタＭＲ１をターンオフさせ、前記単位画素１００の出力端で前記リセット電圧レベルを安定化(settling)させる。
【００２２】
ハ）Ｂ３’区間は、前記トランスファートランジスタＭＴ１及び前記リセットトランジスタＭＲ１がターンオフ状態を維持する間、前記セレクト制御信号Ｓｘ１に応答して前記リセットトランジスタＭＲ１がターンオフされた後所定時間内に前記セレクトトランジスタＭＳ１をターンオンさせて、前記リセット電圧レベルを単位画素出力信号で出力して、同時に前記アナログ/デジタル変換器(図１の３０)により前記リセット電圧レベルをサンプリングする(Ｂ４’区間)。この時、前記Ｂ１’区間から前記Ｂ３’区間の間前記フォトダイオード１０１で光電荷が発生する。この実施の形態では前記セレクトトランジスタＭＳ１は前記リセットトランジスタＭＲ１がターンオフされた後所定時間以後にターンオンさせ電力消耗を減らすことができる。さらに、前記所定時間は前記フォトダイオード１０１と接地間、センシングノードＮ１と接地間のキャパシタンスによって決定される。
【００２３】
また、前記フォトダイオード１０１で生成された光電荷に該当するデータ電圧レベルを出力してサンプリングする前記第2単位画素出力モード３’は次の通りである。
【００２４】
イ）Ｃ１’区間は、前記リセットトランジスタＭＲ１がターンオフ状態を、前記セレクトトランジスタＭＳ１がターンオン状態を維持する間、前記トランスファー制御信号Ｔｘ１に応答して所定時間の間前記トランスファートランジスタＭＴ１をターンオンさせて、前記データ電圧レベルを前記ドライブトランジスタＭＤ１及び前記セレクトトランジスタＭＳ１を通じて単位画素出力信号で出力する。
【００２５】
ロ）Ｃ２’区間は、前記リセットトランジスタＭＲ１がターンオフ状態を、前記セレクトトランジスタＭＳ１がターンオン状態を維持する間、前記トランスファートランジスタＭＴ１を所定時間の間ターンオフさせて、前記単位画素１０１の出力端でデータ電圧レベルを安定化(settling)させる。
【００２６】
ハ）Ｃ３’区間は、前記単位画素出力信号、すなわちデータ電圧レベルを前記単一傾斜アナログ/デジタル変換器(図1の３０)によりサンプリングする。
【００２７】
ニ）Ｃ４’区間は、前記リセットトランジスタＭＲ１及び前記トランスファートランジスタＭＴ１がターンオフ状態を維持する間、前記セレクト制御信号Ｓｘ１に応答して前記セレクトトランジスタＭＳ１をターンオフさせる。
【００２８】
その次に、次のイメージ処理のために、前記モード１’からモード３’を繰り返す。
【００２９】
前記説明で分かるように、本発明によって、前記リセットトランジスタＭＲ１がターンオフされた時から(Ｂ３’区間)所定時間内に前記セレクトトランジスタＭＳ１をターンオンさせて(Ｂ２’区間)、前記リセットトランジスタＭＲ１と前記セレクトトランジスタＭＳ１が同時にターンオンされることを防止しながら前記リセット電圧レベルを伝達できる。したがって、電源電圧端と接地電源端間の電流経路を遮断して不要な電流浪費を防止できる。
【００３０】
本発明の技術思想は前述の実施の形態によって具体的に記述したが、前記した一実施の形態はその説明のためのものであり、その制限のためのものではないことを注意するべきである。また、本発明の技術分野の通常の専門家であるならば本発明の技術思想の範囲内で多様な実施例が可能であることを理解することができる。
【００３１】
【発明の効果】
本発明によれば、リセットトランジスタをターンオンさせてリセット電圧レベルをセンシングノードに伝達した後リセットトランジスタをターンオフさせ、所定時間後にセレクトトランジスタをターンオンさせリセット電圧レベルをサンプリングすることによって、ドライバートランジスタ及びセレクトトランジスタを通した電源電圧端及び接地電源端間の電流経路を遮断して不要な電流消耗を減らし、それによる電力損失を減らすことができるすぐれた効果を奏する。
【００３２】
また、本発明は単位画素での電力損失が減少することによって、画素アレイの中央部に位置する単位画素に安定した電力供給が可能であるのでイメージセンサの全体画質を改善することができる。
【図面の簡単な説明】
【図１】本発明が適用されるイメージセンサに対する一実施の形態のブロック図である。
【図２】本発明が適用されるイメージセンサの単位画素を示すブロック図である。
【図３】図2の単位画素を制御するための従来の制御信号タイミング図である。
【図４】イメージセンサの画素アレイと電源電圧供給ライン配置図の一実施例を示した模式図である。
【図５】図2の単位画素を制御するための本発明に係る制御信号タイミング図である。
【符号の説明】
101、102      フォトダイオード
MT1、MTn    トランスファートランジスタ
MR1、MRn    リセットトランジスタ
MD1、MDn    ドライブトランジスタ
MS1、MSn    セレクトトランジスタ
【図１】
0003743855.tif 000002
【図２】
0003743855.tif 000003
【図３】
0003743855.tif 000004
【図４】
0003743855.tif 000005
【図５】
0003743855.tif 000006