(57)【特許請求の範囲】
【請求項１】
デジタル・ビデオ信号及びデジタル・オーディオ信号を同時に実時間で処理するオーディオ／ビデオ処理装置であって、
再構成可能な１組のロジック・ブロックを有する単一のプログラマブル・ハードウェア・プロセッサと、
上記デジタル・ビデオ信号及び上記デジタル・オーディオ信号を受けると共に出力する複数の端部を有し、上記単一のプログラマブル・ハードウェア・プロセッサに双方向に結合された出力端を有するオーディオ／ビデオ入出力プロセッサと、
上記単一のプログラマブル・ハードウェア・プロセッサによりアクセス可能なフラッシュ・メモリに結合され、上記単一のプログラマブル・ハードウェア・プロセッサ及び遠隔アクセス用データ・リンク装置に双方向的に結合された汎用プロセッサとを具え、
上記オーディオ／ビデオ入出力プロセッサからの入力オーディオ信号及び入力ビデオ信号を上記単一のプログラマブル・ハードウェア・プロセッサに供給し、上記単一のプログラマブル・ハードウェア・プロセッサからの処理されたオーディオ信号及びビデオ信号を上記オーディオ／ビデオ入出力プロセッサに供給し、
上記フラッシュ・メモリ内のコード及びデータにより機能が制御されることを特徴とするオーディオ／ビデオ処理装置。
【請求項２】
上記単一のプログラマブル・ハードウェア・プロセッサに双方向的に結合され、上記オーディオ／ビデオ入出力プロセッサ及び上記汎用プロセッサにアクセスするデジタル信号プロセッサを更に具えることを特徴とする請求項１のオーディオ／ビデオ処理装置。
【請求項３】
上記単一のプログラマブル・ハードウェア・プロセッサは、ＲＡＭベースの書換可能ゲート・アレイを有することを特徴とする請求項１のオーディオ／ビデオ処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、オーディオ及びビデオのデータ処理に関し、特に、標準解像度レート又は高解像度レートでのビデオ処理に関連してオーディオ及びビデオ処理を最適化したオーディオ／ビデオ処理装置に関する。
【０００２】
【従来の技術】
従来、ビデオ・データ（ビデオ信号）及びオーディオ・データ（オーディオ信号）は、別々に処理されていた。ビデオ制作環境においては、オーディオ・データ及びビデオ・データを別々に記録し、別々に処理して、放送信号として伝送するために、又は、エンド・ユーザによる最終表示のために、これら処理したオーディオ・データ及びビデオ・データを単に１つにまとめていた。同様に、オーディオ・データ及びビデオ・データ用の試験機器も独立に開発されていた。デジタル・ビデオの出現により、伝送のために、デジタル・オーディオを補助的データとしてデジタル・ビデオ・データ内に埋め込めるようになった。しかし、オーディオ・データを埋め込む前や、抽出した後に、オーディオ・データ及びビデオ・データが、依然、別々に処理されている。この別々の処理により、「リップ・シンク」などのいくつかの問題が現れる。なお、リップ・シンクとは、エンド・ユーザに対して表示した際に、ビデオ及びオーディオの同期が著しく外れることである。
【０００３】
この問題を解決する１つの試みは、米国特許第４３１３１３５号に開示されている如く、オーディオ・フレーム・シンクロナイザを用いることである。この米国特許では、処理の前後におけるビデオ・データを比較して、この処理による生じた遅延を求め、この遅延を用いて、ビデオ・データに同期させるべきオーディオ・データも同様に遅延させた。また、上述の問題を解決する他の技術は、米国特許第４９６３９６７号（特開平２−２７４０７０号に対応）に開示されている。この米国特許では、オーディオ・コンポーネント及びビデオ・コンポーネントの両方に一致マークを挿入し、受信器において、これら一致マークを再編成して、これら２つのコンポーネントを同期させた。これら上述の技術は、ビデオ・チャネル及びオーディオ・チャネルを別個に処理した。また、別の技術が米国特許第ＲＥ３３５３５号に開示されている。この米国特許では、低分解能のオーディオ信号をビデオ・データのブランキング期間に挿入している。しかし、ブランキング期間は、デジタル処理期間中に取り除かれるので、ビデオと同期させるべき低分解能のオーディオ信号が失われてしまった。
【０００４】
しかし、米国特許第４９６９０４１号に開示されている如く、ウォータマーキング（透かし）技術が出現した。この技術を用いることにより、オーディオ同期情報をウォータマークの形式でビデオ・データのアクティブ部分に挿入して、オーディオ及びビデオを同期させることもできるようになった。かかる同期方法は、例えば米国特許第６２１１９１９号（特開平１０−３０４３２２号に対応）及び第６２４６４３９号に記載されている。この技術を実施するためには、オーディオ／ビデオ処理装置（処理エンジン）が、オーディオ・データ及びビデオ・データを実時間で同時に処理する必要がある。
【０００５】
【発明が解決しようとする課題】
したがって、オーディオ信号及びビデオ信号を同時に実時間で処理でき、実質上は汎用であり、再プログラムすることにより、いかなるオーディオ処理及びビデオ処理も同時に実行できるオーディオ／ビデオ処理装置が望まれている。なお、オーディオ／ビデオ処理は、オーディオ処理及びビデオ処理を意味する。
【０００６】
本発明は、デジタル・オーディオ信号及びデジタル・ビデオ信号を同時に実時間で処理でき、実質上汎用であるオーディオ／ビデオ処理装置の提供にある。
【０００７】
【課題を解決するための手段】
本発明のオーディオ／ビデオ処理装置は、完全再構成可能な１組のロジック・ブロックを有する単一のプログラマブル（プログラム可能な）ハードウェア・プロセッサ（１６）と；デジタル・ビデオ信号及びデジタル・オーディオ信号を受けると共に出力する複数の端部を有し、単一のプログラマブル・ハードウェア・プロセッサ（１６）に双方向に結合された出力端を有するオーディオ／ビデオ入出力プロセッサ（１１）と；単一のプログラマブル・ハードウェア・プロセッサ（１６）によりアクセス可能なフラッシュ・メモリ（２６）に結合され、単一のプログラマブル・ハードウェア・プロセッサ（１６）及び遠隔アクセス用データ・リンク装置（２８）に双方向的に結合された汎用プロセッサ（２０）とを具えている。
【０００８】
本発明によれば、オーディオ／ビデオ処理装置は、デジタル・ビデオ信号及びデジタル・オーディオ信号を同時に実時間で処理するための再構成可能なロジック・ブロックを有する単一のプログラマブル・ハードウェア・プロセッサを具えている。デジタル・ビデオ信号及びデジタル・オーディオ信号は、オーディオ／ビデオ入出力（Ｉ／Ｏ）プロセッサに入力され、このＩ／Ｏプロセッサから出力される。このＩ／Ｏプロセッサは、プログラマブル・ハードウェア・プロセッサに双方向的に結合されている。プログラマブル・ハードウェア・プロセッサは、付属処理用のフラッシュ・メモリに結合された汎用プロセッサ及びオプションのデジタル信号プロセッサの援助により、オーディオ／ビデオＩ／Ｏプロセッサからの受けたデジタル・ビデオ信号及びデジタル・オーディオ信号を処理し、オーディオ／ビデオＩ／Ｏプロセッサを介して処理結果を出力する。ビデオ・バッファ及び汎用メモリの如き適切な補助メモリをプログラマブル・ハードウェア・プロセッサに結合してもよい。フラッシュ・メモリをアクセスするようにプログラマブル・ハードウェア・プロセッサを結合するので、このプログラマブル・ハードウェア・プロセッサに定数をダウンロードする必要がない。制御、試験及びモニタ用の遠隔アクセス用データ・リング装置（遠隔装置）に汎用プロセッサを結合し、この遠隔装置を用い、オーディオ／ビデオ処理装置に対する所望処理に応じたデータなどをフラッシュ・メモリに遠隔的に再ロードする。
【０００９】
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の説明から更に明らかになろう。
【００１０】
【発明の実施の形態】
図１は、本発明によるオーディオ／ビデオ処理装置の好適実施例のブロック図である。オーディオ／ビデオ処理装置（処理エンジン）１０は、オーディオ／ビデオ入出力（Ｉ／Ｏ）プロセッサ１１を具えており、このプロセッサ１１は、インタフェースとして作用し、ビデオＩ／Ｏプロセッサ１２及びオーディオＩ／Ｏプロセッサ１４を有する。ビデオＩ／Ｏプロセッサ１２は、ＩＴＵ−ＲＢＴ．６０１（ＣＣＩＲ−６０１）又はＳＭＰＴＥ２９２Ｍシリアル・デジタル・ビデオ信号の如きデジタル・ビデオ信号を受信し、同様にデジタル・ビデオ信号を出力する端部を有する。かかるシリアル・デジタル・ビデオ信号は、補助データとして埋め込まれたオーディオ信号を含んでもよい。オーディオＩ／Ｏプロセッサ１４は、ＡＥＳ／ＥＢＵオーディオの如き外部デジタル・オーディオ信号を受け、同様にデジタル・オーディオ信号を出力する端部を有する。ビデオＩ／Ｏプロセッサ１２は、オーディオＩ／Ｏプロセッサ１４に結合された出力端を有するので、ビデオＩ／Ｏプロセッサ１２がデジタル・ビデオ信号から抽出した埋め込みオーディオ信号をオーディオＩ／Ｏプロセッサ１４に入力して処理できる。ビデオＩ／Ｏプロセッサ１２及びオーディオＩ／Ｏプロセッサ１４は、単一のプログラム可能な（プログラマブル）ハードウェア・プロセッサ１６に双方向的に結合されている。このプログラマブル・ハードウェア・プロセッサ１６は、ＲＡＭをベースとした書換可能な（フィールド・プログラマブル）ゲート・アレイ（ＦＰＧＡ）の如く、完全に再構成可能な１組のロジック・ブロックを有しており、ほぼ瞬時に（フラッシュＲＯＭプロセッサの数分に対して、１秒又は２秒以内に）再プログラムできる。プログラマブル・ハードウェア・プロセッサ１６は、オーディオ／ビデオＩ／Ｏプロセッサ（インタフェース）１１からのビデオ信号及び／又はオーディオ信号を受けて、実時間で処理し、これら処理したビデオ信号及び／又はオーディオ信号をオーディオ／ビデオＩ／Ｏプロセッサ１１を介して、外部に出力する（図では、オーディオ／ビデオＩ／Ｏプロセッサ１１からの外部へのビデオ出力線及びオーディオ出力線を示していない）。プログラマブル・ハードウェア・プロセッサ１６は、付属的な処理のために、オプションのデジタル信号プロセッサ（ＤＳＰ）１８及び汎用プロセッサ２０にも双方向的に結合されている。また、ビデオ・バッファ・メモリ２２、汎用（ＧＰ）メモリ２４の如き付加的なメモリをプログラマブル・プロセッサ１６に双方向的に結合してもよい。フラッシュ・メモリ２６は、汎用プロセッサ２０に双方向的に結合されており、プログラマブル・ハードウェア・プロセッサ１６によりアクセスされるようにも結合されている。
【００１１】
ビデオＩ／Ｏプロセッサ１２は、入力デジタル・ビデオ信号にロックし、そこからクロック信号を抽出し、このビデオ信号（ビデオ・データ）を適切なフォーマットに変換し、エラー検出を行い、ビデオ・ストリームの補助データ・セクションからデジタル・オーディオ信号（オーディオ・データ）を抽出し、フォーマットされたビデオ・データ及びエラー状態をプログラマブル・ハードウェア・プロセッサ１６に出力する。ビデオＩ／Ｏプロセッサ１２は、抽出したデジタル・オーディオ信号をオーディオＩ／Ｏプロセッサ１４に出力する。逆に、ビデオＩ／Ｏプロセッサ１２は、プログラマブル・ハードウェア・プロセッサ１６からのデジタル・ビデオ信号を適切な出力フォーマットに変換し、この出力フォーマットをクロック信号に応じて出力する。
【００１２】
オーディオＩ／Ｏプロセッサ１４は、外部信号源及びビデオＩ／Ｏプロセッサ１２からのデジタル・オーディオ・ストリーム（データの流れ）を受け、プログラマブル・ハードウェア・プロセッサ１６からの制御信号により選択された一方をデコードする。デコードされたオーディオ信号は、プログラマブル・ハードウェア・プロセッサ１６を介して、オプションのデジタル信号プロセッサ（ＤＳＰ）１８及び汎用プロセッサ２０に供給してもよい。なお、このオーディオ信号に作用するのがいずれのプロセッサであるかは、ソフトウェアにより選択できる。オーディオ信号は、ビデオ信号に比較して、一般的には非常に低速なので（例えば、２５０ＭＨｚに対して４８ＫＨｚ）、オーディオ信号を補助プロセッサ１８及び２０のいずれが、又は両方が処理してもよく、プログラマブル・ハードウェア・プロセッサ１６がビデオ信号を同時に処理する。逆に、オーディオＩ／Ｏプロセッサ１４は、プログラマブル・ハードウェア・プロセッサ１６から受けたデジタル・オーディオを発生するが、これは、再送のために、ＡＥＳ／ＥＢＵフォーマットの如き適切なフォーマットで出力される。
【００１３】
デジタル信号プロセッサ１８及び汎用プロセッサ２０がオーディオ／ビデオＩ／Ｏプロセッサ１１からのビデオ信号及びオーディオ信号にアクセスできるように、プログラマブル・ハードウェア・プロセッサ１６が積極的に配置されている。また、プログラマブル・ハードウェア・プロセッサ１６は、内部プロセッサの通信用に二重ポート・メモリを導入しており、高速バッファ・ランダム・アクセス・メモリ（ＲＡＭ）を制御する。このＲＡＭは、ピクセル・レートでのビデオ処理を支援する際のビデオ・バッファのために、又は高速ルックアップ・テーブルとして用いられる。プログラマブル・ハードウェア・プロセッサ１６は、汎用プロセッサ２０に付随したフラッシュ・メモリ２６に対してもインタフェースされており、初期化において内部ＲＡＭにデータをコピーする必要がなく、このフラッシュ・メモリ２６に蓄積された内容をランタイム・アクセスできる。
【００１４】
オプションのデジタル信号プロセッサ（ＤＳＰ）１８と共に、コード及びデータの蓄積用高速ＳＤＲＡＭを設けてもよい。このデジタル信号プロセッサ１８は、プログラマブル・ハードウェア・プロセッサ１６におけるビデオ・ストリームのピクセル・レートの処理の結果である中間パラメータと共にデジタル・オーディオ・ストリームにアクセスできるように、プログラマブル・ハードウェア・プロセッサ１６によりインタフェースされている。
【００１５】
汎用プロセッサ２０は、メイン・プロセッサである。この汎用プロセッサ２０も、プログラム及びデータの蓄積用に高速ＳＤＲＡＭを有する。汎用プロセッサ２０は、プログラマブル・ハードウェア・プロセッサ１６内でのピクセル・レートでの処理からの総ての中間結果にアクセスできるように、プログラマブル・ハードウェア・プロセッサ１６によりインタフェースされる。また、汎用プロセッサ２０は、ローカル・エリア・ネットワーク、ワイド・エリア・ネットワーク、インターネット、又は１０ＢａｓｅＴイーサネット（Ｒ）、ＲＳ−２３２プロトコルなどを用いたネットワークを介して適切な遠隔アクセス用データ・リンク装置（遠隔装置）２８により外部装置をインタフェースする。汎用プロセッサ２０は、フラッシュ・メモリ２６からブート（起動）され、オーディオ／ビデオ処理装置１０の総ての他のプログラマブル・ハードウェアを初期化する能力を有する。この機能は、データ・リンク接続と組み合わされており、これにより、オーディオ／ビデオ処理装置１０を遠隔から完全に再プログラムできる。
【００１６】
オーディオ／ビデオ処理装置１０は、デジタル・ビデオ信号及びデジタル・オーディオ信号を受け入れ、これらを次の３層の処理で利用可能とする準備を行う。
（１）２００ＭＨｚを超える如き高速動作が可能なプログラマブル・ハードウェア・プロセッサ１６により、ピクセル・レートでの処理を容易にする。これにより、ビデオ処理に対して、デジタル・フィルタ及びその他の高速処理を実時間で実施できる。
（２）オーディオ信号及びビデオ信号にアクセスするデジタル信号プロセッサ１８により、フィールド・レート及びフレーム・レートの処理を行ってもよい。このデジタル信号プロセッサ１８は、プログラマブル・ハードウェア・プロセッサ１６内に導入されたピクセル・レートのロジックを制御することもできる。
（３）監視プロセス（人間が対応できる速度で動作するプロセス）を汎用プロセッサ２０が行う。この汎用プロセッサ２０は、例えば、データ・リンク装置２８を介しての外部装置への接続のために、ＲＳ−２３２及び１０ＢａｓｅＴイーサネット（Ｒ）を含む種々の外部インタフェースを具えている。
【００１７】
オーディオ／ビデオ処理装置１０の総ての機能は、フラッシュ・メモリ２６に常駐するコード及びデータにより制御できる。なお、このフラッシュ・メモリ２６は、遠隔アクセス用データ・リンク装置２８を介して遠隔からアクセス可能である。これにより、インストレーションの際に行わなくても、遠隔の操作者が、異なる機能及び特徴をオーディオ／ビデオ処理装置１０にダウンロードできる。この能力により、オーディオ／ビデオ処理装置１０は、インストレーションの際に各機能を除去することなく、完全に異なる機能セットを同じハードウェアのプラットホームに与えることができる。
【００１８】
フラッシュ・メモリ２６に蓄積されたデータを用いることにより、オーディオ／ビデオ処理装置１０をあるモードに切り替えてもよい。このモードでは、オーディオ／ビデオ処理装置１０が、他の被試験装置用の試験信号の如く、自己診断又はオーディオ／ビデオＩ／Ｏプロセッサ１１用に、種々のビデオ及びオーディオ試験パターンを発生できる。
【００１９】
例として、後述のように、オーディオ／ビデオ処理装置１０により、ウォータマーク技術を用いたオーディオ／ビデオ同期を実行できる。補助データとして埋め込まれたデジタル・オーディオ信号を有するデジタル・ビデオ信号を、ビデオ・フロント・エンドであるビデオＩ／Ｏプロセッサ１２に入力する。ビデオＩ／Ｏプロセッサ１２は、補助データからデジタル・オーディオ信号を抽出し、オーディオ・フロント・エンドであるオーディオＩ／Ｏプロセッサ１４に渡す。また、ビデオＩ／Ｏプロセッサ１２は、ビデオ信号を、プログラマブル・ハードウェア・プロセッサ１６の入力用のフォーマットに変換する。一方、オーディオＩ／Ｏプロセッサ１４は、デジタル・オーディオをプログラマブル・ハードウェア・プロセッサ１６に供給する。このプログラマブル・ハードウェア・プロセッサ１６は、例えば、オーディオ・エンベロープ（包絡線）を計算して、圧縮のために、汎用プロセッサ２０に渡す。また、プログラマブル・ハードウェア・プロセッサ１６は、初期化期間中に、汎用メモリ２４をアクセスして、フラッシュ・メモリ２６から、ロードされた必要な定数を求める。この圧縮されたオーディオ・エンベロープをプログラマブル・ハードウェア・プロセッサ１６に戻して、ホログラフィック・ウォータマークとしてビデオ信号内に挿入する。ビデオ・ウォータマーク処理用の定数を汎用処理メモリ２４から求めてもよい。この定数は、初期化の際に、フラッシュ・メモリ２６からロードされている。次に、ウォータマークが付いた（挿入された）ビデオをビデオＩ／Ｏインタフェース１２に戻して、ウォータマークが付いたデジタル・ビデオ信号として伝送する。
【００２０】
同様なオーディオ／ビデオ処理装置１０を有する受信器において、ウォータマークを付けたデジタル・ビデオ信号をビデオＩ／Ｏプロセッサ１２に入力し、対応するデジタル・オーディオ信号をオーディオＩ／Ｏプロセッサ１４に入力する。なお、対応するデジタル・オーディオ信号は、別に受信したものであってもよいし、ウォータマークを付けたデジタル・ビデオ信号の補助データから抽出したものであってもよい。プログラマブル・ハードウェア・プロセッサ１６がオーディオＩ／Ｏプロセッサ１４からのオーディオ・ストリームを処理して、エンベロープを計算し、このエンベロープを汎用プロセッサ２０に渡す。ウォータマークの付いたデジタル・ビデオ信号は、ビデオＩ／Ｏプロセッサ１２により適切なフォーマットに変換され、プログラマブル・ハードウェア・プロセッサ１６に入力される。このプログラマブル・ハードウェア・プロセッサ１６は、ビデオ信号からウォータマークを抽出する際に、ビデオ・バッファ・メモリ２２を用いる。このウォータマーク・データは、汎用プロセッサ２０に渡される。ここで、ウォータマーク・データが逆圧縮（伸張）され、元のエンベロープを回復する。この回復されたエンベロープを、オーディオ・ストリームからのエンベロープと相関させて、遅延値を求める。この遅延値は、プログラマブル・ハードウェア・プロセッサ１６を介してデジタル信号プロセッサ１８に供給される。オーディオＩ／Ｏプロセッサ１４からのオーディオ・ストリームは、現状のままデジタル信号プロセッサ１８に供給される。デジタル信号プロセッサ１８は、この遅延をオーディオ・ストリームに与え、即ち、その遅延値だけオーディオ・ストリームを遅延させる。遅延されたオーディオ・ストリームは、プログラマブル・ハードウェア・プロセッサ１６を介して、オーディオＩ／Ｏプロセッサ１４に戻される。ここで、所望オーディオ／ビデオの同期を達成するために、ビデオ信号の処理時間を補償するためのオーディオ信号を適切に遅延後、ビデオＩ／Ｏプロセッサ１２に戻ったウォータマーク付きデジタル・ビデオと同期して、このオーディオ信号が出力される。
【００２１】
フラッシュ・メモリ２６を用いて、汎用プロセッサ２０を起動し、必要な情報を汎用メモリ２４及びオプションのデジタル信号プロセッサ１８にロードして、このデジタル信号プロセッサ１８も起動する。フラッシュ・メモリ２６は、プログラマブル・ハードウェア・プロセッサ１６によりアクセスされる情報も含んでおり、この情報をプログラマブル・ハードウェア・プロセッサ１６のＲＡＭにダウンロードする必要がない。
【００２２】
汎用プロセッサ２０は、遠隔アクセス用データ・リンク装置２８を介して、オーディオ／ビデオ処理の結果を伝送して、遠隔から観察できるようにする。また、汎用プロセッサ２０を介して、情報をフラッシュ・メモリ２６に遠隔から再ロードして、所望の任意の他のオーディオ及び／又はビデオ処理を支援してもよい。例えば、デジタル・ビデオ信号及び／又はデジタル・オーディオ信号を試験し、測定し、モニタするために、オーディオ及びビデオ用に別々の処理装置を必要とせずに、異なる情報をフラッシュ・メモリ２６にロードして、デジタル・ビデオ試験パターン及び／又はデジタル・オーディオ試験トーンを供給したり、デジタル・ビデオ信号の画像品質分析を行ったり、並行にオーディオ信号を分析したりしてもよい。
【００２３】
よって、本発明のオーディオ／ビデオ処理装置は、デジタル・ビデオ信号及びデジタル・オーディオ信号を同時に処理するようにプログラム可能である。再構成可能なロジック・ブロックを有する単一のプログラマブル・ハードウェア・プロセッサと通信するオーディオＩ／Ｏプロセッサ及びビデオＩ／Ｏプロセッサの両方を並列又は同時に用いる。プログラマブル・ハードウェア・プロセッサは、次に、汎用プロセッサ及びオプションのデジタル信号プロセッサと通信して、補助処理を行う。汎用プロセッサは、フラッシュ・メモリと結合しており、オーディオ／ビデオ処理装置のプログラマブル要素を初期化する。また、この汎用プロセッサは、プログラム、制御及びモニタをするために、遠隔からアクセスするポートを具えている。フラッシュ・メモリは、プログラマブル・ハードウェア・プロセッサがアクセス可能である。
【００２４】
【発明の効果】
本発明のオーディオ／ビデオ処理装置によれば、デジタル・オーディオ信号及びデジタル・ビデオ信号を同時に実時間で処理することができる。
【図面の簡単な説明】
【図１】本発明によるオーディオ／ビデオ処理装置の好適実施例ブロック図である。
【符号の説明】
１０  オーディオ／ビデオ処理装置（処理エンジン）
１１  オーディオ／ビデオ用入出力プロセッサ（Ｉ／Ｏインタフェース）
１２  ビデオＩ／Ｏプロセッサ
１４  オーディオＩ／Ｏプロセッサ
１６  単一のプログラマブルハードウェア・プロセッサ
１８  デジタル信号プロセッサ（ＤＳＰ）
２０  汎用プロセッサ
２２  ビデオ・バッファ
２４  汎用メモリ
２６  フラッシュ・メモリ
２８  遠隔アクセス用データ・リンク装置（遠隔装置）
【図１】
0003797606.tif 000002