(57)【特許請求の範囲】
【請求項１】
ラインカードであって、
複数の通信プロトコルを有する通信デバイスに接続するための複数の接続点と、
前記ラインカード上の時分割多重バスに接続された第１の組の複数の接続点と、
前記時分割多重バスに接続された同期非同期変換器と、
前記第１の組の接続点の、及び前記第１の組の接続点からの、時分割多重情報の流れを制御するために、前記時分割多重バスへ接続されたプロセッサ群と、
前記ラインカード上のＰＣＩバスに接続された第２の組の複数の接続点と、
前記ラインカード上の前記ＰＣＩバスに接続された第１のポートと前記ラインカード上のセントラルバスに接続された第２のポートとを有する第１のブリッジとを具備し、
前記セントラルバスは、前記ＰＣＩバスへの及び前記ＰＣＩバスからの情報の流れを制御するために前記プロセッサ群に接続され、且つ、バックプレーンブリッジを介してバックプレーンＰＣＩバスとの接続点に接続され、前記ラインカードはさらに、
前記ラインカード上の非同期転送モード出力バスに接続された第３の組の複数の接続点を具備し、
前記非同期転送モード出力バスは前記ラインカード上の非同期転送モードスイッチに接続され、
前記非同期転送モードスイッチはバスインタフェースを介してバックプレーン非同期転送モードバスとの接続点に接続され、
前記非同期転送モードスイッチはバスによって前記同期非同期変換器に接続され、
前記非同期転送モードスイッチは、２つの非同期転送モードスイッチバスにより、前記プロセッサ群の、非同期転送モード用の２つの汎用テストおよび操作インタフェース（ＵＴＯＰＩＡ）部に接続され、
前記第１の組の接続点の１つにおいて受信された時分割多重情報は前記同期非同期変換器に伝達され、前記時分割多重情報は非同期転送モード情報に変換され、該情報は前記非同期転送モードスイッチへ伝達されて、前記非同期転送モード出力バスによって、前記非同期転送モードスイッチから前記第３の組の複数の接続点へと伝達される、ラインカード。
【請求項２】
請求項１に記載のラインカードにおいて、前記バックプレーンＰＣＩバスはコンパクトＰＣＩバスであるラインカード。
【請求項３】
請求項１に記載のラインカードにおいて、前記第１の組の接続点の１つ、前記第２の組の接続点の１つ、及び前記第３の組の接続点の１つは、よりよい機能性を提供するための、電子カードとの接続のためのスロットの端子であり、
前記電子カードは、少なくとも３３ＭＨｚのクロックレートを有するＰＣＩバスと接続し、
前記電子カードはメザニンカードである、ラインカード。
【請求項４】
請求項１に記載のラインカードにおいて、
前記第１の組の接続点の１つ、前記第２の組の接続点の１つ、及び前記第３の組の接続点の１つは、電子カードとの接続のためのスロットの端子であり、
非同期転送モード情報の信号処理を行うため、前記スロットにデジタル信号処理電子カードが接続されている、ラインカード。
【請求項５】
請求項１に記載のラインカードにおいて、
前記第１の組の接続点の１つ、前記第２の組の接続点の１つ、及び前記第３の組の接続点の１つは、電子カードとの接続のためのスロットの端子であり、
デジタル信号処理電子カードが前記スロットに接続され、
前記デジタル信号処理電子カードは公衆交換電話網に接続され、
前記公衆交換電話網は、フレーム単位で、前記デジタル信号処理電子カードへ、及び前記デジタル信号処理電子カードから、情報を伝達する、ラインカード。
【請求項６】
請求項５に記載のラインカードにおいて、
前記デジタル信号処理電子カードは、前記フレームに対してＥＶＲＣ（Ｅｎｈａｎｃｅｄ  Ｖａｒｉａｂｌｅ  Ｒａｔｅ  Ｃｏｄｅｃ）処理を実行し、前記処理されたフレームを前記時分割多重バスに送出し、
その後、前記フレームは、前記時分割多重バスから前記バスインタフェースに転送され、続いて前記非同期転送モードスイッチに転送され、
その後、前記フレームは、前記非同期転送出力バスを介して、前記非同期転送モードスイッチからＴ１／Ｅ１インタフェースカードへ送信される、ラインカード。
【請求項７】
請求項６に記載のラインカードにおいて、
前記Ｔ１／Ｅ１インタフェースカードは前記公衆交換電話網と接続し、前記公衆交換電話網へフレーム情報を伝達する、ラインカード。
【請求項８】
請求項１に記載のラインカードにおいて、
前記バスインタフェースは、外部のネットワークからの音声通信のフレームを、前記非同期転送モードバックプレーンバスから受信して、前記情報のフレームを前記ラインカードと互換性のあるフォーマットに変換する処理を行い、前記処理されたフレームは、前記プロセッサ群の前記ＵＴＯＰＩＡ部によって、前記非同期転送モードスイッチに転送され、
前記プロセッサ群の前記ＵＴＯＰＩＡ部は、前記フレームに対して追加の処理を行い、前記２度処理されたフレームを、前記プロセッサ群のプロセッサ部へと伝達し、
前記プロセッサ群の前記プロセッサ部は、ローカルブリッジを介して、前記２度処理されたフレームをデジタル信号プロセッサに転送し、
前記デジタル信号プロセッサは、前記２度処理された情報のフレームに対してＥＶＲＣ処理を実行して、３度処理された情報のフレームを提供し、
前記３度処理された情報のフレームは、前記非同期転送モードスイッチを介してＴ１／Ｅ１変換器電子カードに伝達され、前記Ｔ１／Ｅ１変換器電子カードは前記情報のフレームの処理を完了し、前記情報のフレームを前記公衆交換電話網へ伝達する、ラインカード。
【請求項９】
請求項８に記載のラインカードにおいて、前記情報のフレームはマルチメディア情報を搬送し、前記マルチメディア情報は音声、動画、又はデータである、ラインカード。
【請求項１０】
請求項１に記載のラインカードにおいて、さらに、
高速アプリケーション間のインタフェースを提供するインタフェース回路を具備し、前記高速アプリケーションは、非同期転送モード、イーサネットおよびフレームリレーのいずれかからなる、ラインカード。
【発明の詳細な説明】
【０００１】
【発明の背景】
本発明は、概して、２つの通信システムをインタフェースするラインカードに関し、特に、回路スイッチングとパケットスイッチングとをサポートし、高速マルチメディアアプリケーションをサポートするラインカードに関する。
【０００２】
電子通信システムは、急速に今日の社会に不可欠なものとなってきている。現行の通信システムは、多数の高速通信フォーマットを利用する。パケットベースのフォーマットは、ますます一般的になってきている。種々の異なるアプリケーションで、同期通信フォーマットと非同期通信フォーマットとが共に使用されている。これら通信フォーマットには、非同期転送モード（Ａsynchronous Ｔransfer Ｍode：ＡＴＭ）、イーサネットおよびフレームリレーが含まれる。これらフォーマットの各々は、異なるプロトコルを有し、現行の通信システムでは、異なる伝送システムを必要とする。更に、通信のかなりの部分が、普通の電話サービス（Ｐlain Ｏld Ｔelephone Ｓervices：ＰＯＴＳ）または回路ベーススイッチングシステム(circuit based switching sytems)を通じて、提供され続けている。
【０００３】
問題をより複雑にしているのは、異なるマルチメディアアプリケーションをサポートするために異なる通信フォーマットが使用されている、ということである。マルチメディアアプリケーションには、音声通信、ビデオ通信およびデータ通信を含むことができる。これら高速アプリケーションは、同様に、多数の専用の伝送装置を必要とする。
【０００４】
これら通信システムに関して重要な電子装置の１つは、ラインカード(line card)である。ラインカードは、伝送回線、即ちバスとデジタル信号プロセッサなどの他の電子装置との間のインタフェースを提供する。目下、ラインカードはまた、特定のタイプの通信フォーマットおよびアプリケーションをサポートするように設計され製造されている。このため、望ましくないことに、サービスプロバイダは、特定のアプリケーションのために専用のラインカードを有することが必要である。サービスプロバイダは、追加の、より高速なサービスを加えたい場合、新たなラインカードを取得しなければならない。
【０００５】
従って、本技術分野では、回路スイッチングアプリケーションとパケットスイッチングアプリケーションとをサポートし、マルチメディアアプリケーションをサポートするラインカードが必要とされている。
【０００６】
【発明の概要】
本発明の態様によれば、回路スイッチングとパケットデータスイッチングとを共にサポートするラインカードが提供される。ラインカードは、マルチメディアアプリケーションをサポートするマルチメディア回路を備えてもよい。マルチメディアアプリケーションは、あらゆる１つまたは複数のビデオ、音声およびデータを含んでいてよい。
【０００７】
インタフェース回路は、非同期転送モード、イーサネットおよびフレームリレーのいずれか等、高速アプリケーション間のインタフェースを提供する。ラインカードは、同期非同期トラフィック変換を実行する変換回路を備えてよい。変換回路は、同期非同期変換器−タイムスロットインタチェンジであってよい。
【０００８】
本発明の他の態様によれば、マルチメディアアプリケーションをサポートするマルチメディア回路と、同期トラフィックを非同期トラフィックに変換する変換回路とを備えたラインカードが提供される。
【０００９】
本発明のこれらおよび他の特徴および利点は、以下の詳細な説明、添付図面および添付の特許請求の範囲から明らかとなろう。
【００１０】
本発明の上記および他の利点は、以下の詳細な説明を読むことにより、および図面を参照することにより、明らかとなろう。
【００１１】
【発明の詳細な記述】
図１を参照すると、回路スイッチングとパケットデータスイッチングとを共にサポートする、本発明によるラインカード１００、すなわちインテリジェントキャリアカードが示されている。ラインカード１００は、音声、ビデオおよびデータ信号など、高速マルチメディアアプリケーションをサポートする。このため、ラインカード１００は、コンピュータ特化型(computer-intensive)またはプロトコル特化型(protocol-intensive)なアプリケーションのニーズに対応することができる。ラインカード１００は、これらに限定されないが、有利には、CO3/STM-1、チャネル化Ｔ１／Ｅ１、デジタル信号処理（Ｄigital Ｓervice Ｐrovider：ＤＳＰ）、並びに100BaseFXおよびSONET.SDH機能等の高容量ネットワークインタフェースＰＭＣを含む、カスタマイズ可能アプリケーション機能を提供する。本発明のラインカードは、Chakrabarti他による、「Hardware Configuration, Support Node and Method For Implementing General Packet Radio Services Over GSM」と題され本開示と同時に出願された、本願と同一の譲受人に譲渡された米国特許出願に開示されているように、通信ハードウェアにおいて有利に採用されてよい。なお、その同時係属出願の開示は、この引用をもって本明細書内に包含されたものとする。
【００１２】
説明を明確かつ容易にするために、従来からのコンポーネントおよび回路の構成、制御および配置は、大部分、容易に理解可能なブロック表現および略図によって表されており、それらは、本発明に関連する特定の細部のみを示している。これらブロック表現および略図は、本明細書において説明の利益を得る当業者に容易に明らかとなるであろう構成上の細部を含む開示を不明確にしないために採用されている。
【００１３】
ラインカード１００は、４つのＰＣＩメザニンカード（ＰCI Ｍezzanine Ｃard：ＰＭＣ）１０２ａ〜１０２ｄ、１０４ａ〜１０４ｄ、１０６ａ〜１０６ｄ、１０８ａ〜１０８ｄの４つのセット、すなわちスロット１０２、１０４、１０６、１０８に対し、共通の非同期転送モード（Ａsynchronous Ｔransfer Ｍode：ＡＴＭ）、時分割多重（Ｔime Ｄomain Ｍultiplex：ＴＤＭ）および処理リソースを提供する。例示の目的で、ＰＭＣ１０８ｄが、デジタル信号プロセッサ（Ｄigital Ｓignal Ｐrocessor：ＤＳＰ）１０９に直接接続され、それが公衆交換電話網（Ｐublic Ｓwitched Ｔelephone Ｎetwork：ＰＳＴＮ）１１１に接続されているように示されている。更に、ＰＭＣ１０８ｃは、Ｔ１／Ｅ１インタフェースカード１１３を介してＰＳＴＮ１１１に直接接続されているように示されている。当業者が容易に理解するように、ＰＭＣは、あらゆる数の異なる装置に接続されてよい。プロセッサ構成１１０は、ラインカード１００の演算能力を提供する。プロセッサ構成１１０は、好ましくは、それぞれ第１および第２のメモリ１１８、１２０に接続された第１および第２のプロセッサ１１４、１１６からなる第１すなわちメインプロセッサ群１１２を含む。第１および第２のメモリ１１８、１２０は、高速な同期ダイナミックランダムアクセスメモリ（Ｓynchronized Ｄynamic Ｒandom Ａccess Ｍemory：ＳＤＲＡＭ）として示されている。第１のプロセッサ群１１２は、更に、それぞれ第１および第２のプロセッサ１１４、１１６に関連する第１および第２のバックサイド層２（リンク層）キャッシュ１２２、１２４として示されている、キャッシュメモリ機構を含む。好ましくは、第１および第２のプロセッサ１１４、１１６は、イリノイ州、Schaumburgに位置するMotorola, Inc．によって製造されるマルチメディアＰＣ（Ｍultimedia ＰＣ：ＭＰＣ）PowerPC（登録商標）プロセッサである。
【００１４】
プロセッサ構成１１０は、更に、好ましくは、Motorola,Inc.によって製造されたデバイスであるPowerQUICC II(PQII)またはQuad Integrated Communications Controllerである、第１および第２のプロセッサすなわちデバイス１２６、１２８からなる、第２すなわちプロトコルプロセッサ群を備えている。デバイス１２６、１２８は、それぞれ高速メモリ、すなわちＳＤＲＡＭ１３０、１３２と、各ブリッジ１３４、１３６と、を結合している。デバイス１２６、１２８は、ＡＴＭのための汎用テストおよび操作インタフェース（Ｕniversal Ｔest and ＯＰerations Ｉnterface for ＡTM：UTOPIA）１３１、１３３と、ＴＤＭと、シリアルおよびパラレルインタフェースを含む多数のＩ／Ｏインタフェースを含む。デバイス１２６、１２８は、更に、統合ハードウェアＡＴＭ分割・組立（Ｓegmentation Ａnd Ｒeassembly：ＳＡＲ）およびタイムスロットインタチェンジ（Ｔime Ｓlot Ｉnterchange：ＴＳＩ）機能を有する。また、各デバイス１２６、１２８内には、プログラム可能縮小命令セットコンピューティング（Ｒeduced Ｉnstruction Ｓet Ｃomputing：ＲＩＳＣ）プロトコルエンジンおよびPowerPC（登録商標）プロセッサも設けられている。ラインカード１００は、更に、搭載された各コンポーネントに電力を供給する電力変換器を有していてもよい。
【００１５】
後により完全に説明するように、ラインカード１００は、ＴＤＭトラフィックがＡＴＭファブリックに経路指定されるようにする同期非同期変換器−タイムスロットインタチェンジ（Ｓynchchronous to Ａsynchronous Ｃonverter - ＴimeＳlot Ｉnterchange：ＳＡＣ−ＴＳＩ）を含み、それによってラインカード１００のバックプレーンにおいてＴＤＭバスが不要となる。ラインカード１００は、ＡＴＭ通信をサポートするＡＴＭバス１３８と、周辺コンポーネントとの通信をサポートする小型周辺コンポーネント相互接続（compact Ｐeripheral Ｃomponent Ｉnterconnect：ｃＰＣＩ）バス１４０とを含む。
【００１６】
ＡＴＭバス１３８は、ＡＴＭバス１３８をＡＴＭスイッチ１４１と相互接続するバスインタフェース（Ｂus Ｉnterface：ＢＩ）ユニット１３９に接続されている。ＡＴＭスイッチ１４１は、好ましくは、Lucent Technologies,Inc.によって製造されるAtlantaである。バックプレーンブリッジ１４２は、ラインカード１００を構成する種々の要素とＡＴＭおよびｃＰＣＩバス１３８、１４０との間の通信を提供する。セントラルバス１４４は、バックプレーンブリッジ１４２とプロセッサ構成１１０とを相互接続する。
【００１７】
セントラルバス１４４には、ローカルブリッジ１４６が接続されており、それは、ＰＭＣの４つのセット１０２、１０４、１０６、１０８に接続されているローカルＰＣＩバス１４８との間の通信を提供する。H.110TDMバスであってよいＴＤＭバス１５０は、デバイス１２６、１２８と、SAC-TSI１５１とＰＭＣの４つのセット１０２、１０４、１０６、１０８との間のＴＤＭ通信を提供する。ＳＡＣ−ＴＳＩ１５１は、ＴＤＭバス１５０とＡＴＭスイッチ１４１との間のインタフェースを提供する。ＳＡＣ−ＴＳＩ１５１はローカルＰＣＩバス１４８からＡＴＭスイッチ１４１にＴＤＭトラフィックを経路指定するため、ラインカード１００のバックプレーンにＴＤＭバスは必要でない。
【００１８】
ＡＴＭスイッチ１４１は、ＰＭＣの４つのセット１０２、１０４、１０６、１０８の各々に接続された第１、第２、第３および第４のＡＴＭ出力バス１５２、１５４、１５６、１５８を有している。第１および第２のＡＴＭスイッチバス１６０、１６２は、ＡＴＭスイッチ１４１とそれぞれ第1および第２のデバイス１２６、１２８との間のＡＴＭ通信を提供する。ＡＴＭスイッチ１４１は、バックプレーンと、２つのデバイス１２６、１２８と、ＰＭＣの４つのセット１０２、１０４、１０６、１０８との間のＡＴＭスイッチングを提供する、Lucent Technologiesによって販売されるAtlanta Switch Fabricチップセットに基づくＡＴＭスイッチコアからなるものであってよい。
【００１９】
ここで、ラインカード１００およびそのコンポーネントの動作を詳細に説明する。動作の概略的な基本原理では、ラインカード１００は、上部にアプリケーションハードウェアおよびソフトウェアを配置することができるデータ経路および処理リソースを提供する。ＰＭＣスロット１０２、１０４、１０６、１０８は、特定のアプリケーションのニーズに対して特定の追加ハードウェアを有するラインカード１００を配置するための柔軟性を提供する。各ＰＣＭスロット１０２、１０４、１０６、１０８は、ＡＴＭ、H.110、ｃＰＣＩバスおよびセントラルバス等、ラインカード１００の主な内部データ経路の各々に対し完全にアクセスすることができる。ＰＭＣスロット構成は、この設計柔軟性を利用することによって実現されてよい。
【００２０】
利用可能なＰＭＣ互換性カードのサポートに加えて、ＰＭＣカードは、チャネル化Ｔ１／Ｅ１  ＰＭＣ、ＡＴＭ  Ｔ１／Ｅ１  ＰＭＣ、ＯＣ３／ＳＴＭ−１  ＰＭＣ、ＤＳＰ  ＰＭＣ、ＰｏｗｅｒＱＵＩＣＣ  ＰＭＣを備えた高速イーサネットおよびチャネル化ＳＴＳ−１  ＰＭＣに対して実現されてよい。上述したように、ＡＴＭスイッチ１４１は、Atlanta Switch Fabricチップセットの一部として実現されてよい。特に、ＡＴＭスイッチ１４１は、Atlanta Layer Manger/Atlanta Buffer Manager（ＡＬＭ／ＡＢＭ）にサポーティングロジックを足したものとして知られるAtlanta Switch Fabricチップセットの一部として実現されてよい。この実現は、ＰＭＣスロットと両デバイス１２６、１２８とＳＡＣ−ＴＳＩ１５１とに対するＯＣ−１２クラスの総帯域幅を有するＡＴＭスイッチと機能的な等価物を提供する。当業者には明らかとなるように、ＡＴＭスイッチ１４１は、複数のラインカードに亙ってよい。
【００２１】
H.110TDMバス１５０は、固定ビットレート（Ｃarry Ｂit Ｒate：ＣＢＲ）トラフィックを伝送するよう設計された標準４０９６（単方向）スロットＴＤＭバスであってよい。それに対するアクセスは、各ＰＭＣスロット１０２、１０４、１０６、１０８、両デバイス１２６、１２８およびＳＡＣ−ＴＳＩ１５１から可能である。ＳＡＣ−ＴＳＩ１５１は、ＡＴＭによりＴＤＭ型トラフィックを伝送するためのハードウェア高速化の解決法である。ＳＡＣ−ＴＳＩ１５１は、非同期ＡＴＭドメインと同期ＴＤＭドメインとの間のブリッジを提供する。これにより、ＴＤＭトラフィックは、ＡＴＭによるカプセル化によりＡＴＭスイッチ１４１を介して異なるラインカード間を移動することができる。トラフィックがＳＡＣ−ＴＳＩ１５１を通る際に、いかなるプロセッサリソースも使用されない。
【００２２】
プロセッサ１１４、１１６、すなわちメインプロセッサは、ラインカード用の制御の中心点である。メインプロセッサは、メモリ１１８、１２０の内容を見ることができることを含み、他のすべてのオンボードリソースに対する制御パスに直接アクセスすることができ、ＰＭＣスロット１０２、１０４、１０６、１０８に完全にアクセスすることができる。好ましくは、プロセッサ１１４、１１６に関連するメモリ１１８、１２０は、６４ＭＢである。
【００２３】
PowerQUICC IIデバイス１２６、１２８は、トラフィックを伝送するために特別に適合されている。ラインカード１００は、ＡＴＭスイッチ１４１、H.110TDMバス１５０およびＳＤＲＡＭ１１８、１２０に完全に直接アクセスすることができる、対称的に実現されている２つのデバイス１２６、１２８を有している。デバイス１２６、１２８は各々、６４ＭＢメモリの別個のバンクに連結されている。また、デバイス１２６、１２８の各々は、バックプレーンコネクタに対し媒体独立インタフェース（Ｍedia Ｉndependent Ｉnterface：ＭＩＩ）を提供する。ＭＩＩは、いくつかのアプリケーションに対するイーサネットに接続されていてもよい。PowerQUICC IIデバイス１２６、１２８は、有利には、ＨＤＬＣプロトコルとＡＴＭのＡＡＬ２およびＡＡＬ５とに対するハードウェアサポート等、いくつかの機能を促進する重要なオンチップハードウェアを有するアーキテクチャを有している。
【００２４】
ここで、音声通信を処理する一例としての手続きについて説明する。音声通信のフレームは、外部ネットワークからＡＴＭバス１３８に到着する。一般に、これらフレームは、トランスポートとしてＡＴＭを使用するタイプＡＡＬ２である。ＢＩユニット１３９は、フレームを、ラインカード１００上のコンポーネントと互換性のあるフォーマットに変換する。UTOPIAバス１３１、１３３は、フレームをＡＴＭスイッチ１４１に転送する。フレームは、ＡＴＭスイッチ１４１から、ＵＴＯＰＩＡバス１３１、１３３を介して、PowerQUICC IIデバイス１２６、１２８の通信プロセッサモジュール（Ｃommunication Ｐrocessor Ｍodule：ＣＰＭ）の一部であるシリアルインタフェースに移動する。そして、シリアルインタフェースは、ＦＣＣチャネルを用いて、フレームをｃＰＣＩバス１４０を介してマイクロコードを実行しているＲＩＳＣエンジンに転送する。マイクロコードは、ＡＡＬ２フレームをＡＡＬ０フォーマットに変換する。
【００２５】
ＲＩＳＣエンジンは、ＡＡＬ０フレームを、プロセッサ１１４、１１６によって処理されるために、ｃＰＣＩバス１４０上の専用のチャネルを介してメモリキャッシュ１２２、１２４に転送する。プロセッサ１１４、１１６は、ＡＡＬ０フレームを処理し、SDRAM１１８、１２０に書込む。プロセッサ１１４、１１６は、ロードシェアモードで実行してもよく、フレーム選択または他のアプリケーションレベルの処理を実行してもよい。
【００２６】
プロセッサ１１４、１１６は、フレームをＰＰＣバス１４４上に送出し、ＰＰＣバス１４４はそれをローカルブリッジ１４６を介してローカルＰＣＩバス１４８に渡す。ＰＭＣ１０８ｄに接続されているＤＳＰ１０９は、フレームに対しＥＶＲＣ処理を実行し、そのフレームをＴＤＭバス１５０に送出する。そして、フレームは、ＴＤＭバス１５０からＢＩユニット１３９およびＡＴＭスイッチ１４１に転送される。ＡＴＭスイッチ１４１は、ＵＴＯＰＩＡ１３１、１３３を使用してフレームをＴ１／Ｅ１インタフェースカード１１３に送信する。
【００２７】
本発明は、種々の変更および代替的形態が可能であるが、特定の実施の形態を図面において例として示し、本明細書において詳細に説明した。しかしながら、本発明は、開示されている特定の形態に限定されることが意図されてはいない、ということは理解すべきである。むしろ、本発明は、添付の特許請求の範囲によって定義されているように、本発明の精神および範囲内にあるすべての変更、等価物、代替物をカバーするものである。
【図面の簡単な説明】
【図１】回路およびパケットスイッチングをサポートする本発明によるラインカードのブロック図である。
【図１】
0003789762.tif 000002