(57)【特許請求の範囲】
【請求項１】
一面側に接続用電極が設けられ、他面側に外部接続用電極が設けられた基板と、
この基板の接続用電極が設けられた面であって該接続用電極の存在しない部分に配置され、この基板と接する面の他面側に接続用電極が形成された第１の半導体集積回路装置と、
一面側に、前記基板の接続用電極と対向するように設けられた第１群の接続用電極と、前記第１の半導体集積回路装置の接続用電極に対向し、直接に接続されるように設けられた第２群の接続用電極を有する第２の半導体集積回路装置と、
前記基板の接続用電極と、この基板の接続用電極と対向する前記第２の半導体集積回路装置の前記第１群の接続用電極との間に介在するように設けられた異方性導電膜と、
を備え、一体化構成されたことを特徴とする半導体装置。
【請求項２】
一面側に接続用電極が設けられ、他面側に外部接続用電極が設けられた基板と、
この基板の接続用電極が設けられた面であって該接続用電極の存在しない部分に配置され、この基板と接する面の他面側に接続用電極が形成された第１の半導体集積回路装置と、
一面側に、前記基板の接続用電極と対向するように設けられた第１群の接続用電極と、前記第１の半導体集積回路装置の接続用電極に対向するように設けられた第２群の接続用電極を有する第２の半導体集積回路装置と、
前記基板の接続用電極と対向する前記第２の半導体回路装置の前記第１群の接続用電極との間に介在するように設けられた第１の異方性導電膜と、前記第１の半導体集積回路装置の接続用電極と対向する前記第２の半導体集積回路装置の前記第２群の接続用電極との間に介在するように設けられ、前記第１の異方性導電膜よりも薄い第２の異方性導電膜と、
を備え、一体化構成されたことを特徴とする半導体装置。
【請求項３】
一面側に接続用電極が設けられ、他面側に外部接続用電極が設けられた基板の前記一面側の前記接続用電極の存在しない部分に、前記基板と接する面の他面側に接続用電極が形成された第１の半導体集積回路装置を配置するとともに、前記基板の接続用電極上に異方性導電膜を配置する第１工程と、
一面側に、前記基板の接続用電極と対向するように設けられた第１群の接続用電極と、前記第１の半導体集積回路装置の接続用電極に対向し且つ直接に接続されるように設けられた第２群の接続用電極を有する第２の半導体集積回路装置を、前記異方性導電膜及び前記第１の半導体集積回路装置を配置した基板と対向させる第２工程と、
前記第１の半導体集積回路装置の接続用電極とこれと対向する前記第２の半導体集積回路装置の前記第２群の接続用電極とを直接に電気的に接続するとともに、前記基板の接続用電極とこれと対向する前記第２の半導体集積回路装置の前記第１群の接続用電極とを前記異方性導電膜を介して電気的に接続する第３工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項４】
一面側に接続用電極が設けられ、他面側に外部接続用電極が設けられた基板の前記一面側の前記接続用電極の存在しない部分に、前記基板と接する面の他面側に接続用電極が形成された第１の半導体集積回路装置を配置するとともに、前記基板の接続用電極上に第１の異方性導電膜を配置し、前記第１の半導体集積回路装置の接続用電極上に前記第１の異方性導電膜よりも薄い第２の異方性導電膜を配置する第１工程と、
一面側に、前記基板の接続用電極と対向するように設けられた第１群の接続用電極と、前記第１の半導体集積回路装置の接続用電極に対向するように設けられた第２群の接続用電極を有する第２の半導体集積回路装置を、前記第１の異方性導電膜、前記第２の異方性導電膜及び前記第１の半導体集積回路装置を配置した基板と対向させる第２工程と、
前記第１の半導体集積回路装置の接続用電極とこれと対向する前記第２の半導体集積回路装置の前記第２群の接続用電極とを前記第２の異方性導電膜を介して電気的に接続するとともに、前記基板の接続用電極とこれと対向する前記第２の半導体集積回路装置の前記第１群の接続用電極とを前記第１の異方性導電膜を介して電気的に接続する第３工程と、
を含むことを特徴とする半導体装置の製造方法。
【請求項５】
一面側に接続用電極が設けられ、他面側に外部接続用電極が設けられた基板の接続用電極上に異方性導電膜を配置する第１工程と、
一面側に接続用電極が形成された第１の半導体集積回路装置の接続用電極と、一面側に前記基板の接続用電極と対向するように設けられた第１群の接続用電極及び前記第１の半導体集積回路装置の接続用電極に対向するように設けられた第２群の接続用電極を有する第２の半導体集積回路装置のうちの前記第２群の接続用電極とを、接合する第２工程と、
前記他面側に外部接続用電極が設けられた前記基板と、前記第１の半導体集積回路装置が接合された前記第２の半導体集積回路装置とを前記異方性導電膜を挟んで対向させる第３工程と、
前記基板の接続用電極とこれと対向する前記第２の半導体集積回路装置の前記第１群の接続用電極とを前記異方性導電膜を介して電気的に接続する第４工程と、
を含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、第１の半導体集積回路装置すなわち子チップと第２の半導体集積回路装置すなわち親チップを組み合わせて一体化構成とした半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
従来、半導体集積回路の高集積度化に伴って、特性の異なる２種類の半導体集積回路装置、例えばバイポーラチップとＣＭＯＳチップ、アナログ系チップとディジタル系チップ、カスタムチップとスタンダードチップなど、を小さい空間に実装する手段として第１の半導体集積回路装置を第２の半導体集積回路装置の上に搭載するチップオンチップ方式の半導体装置が実用されている。
【０００３】
図５は、従来のチップオンチップ方式で実装された半導体装置の構造を示す図である。同図において、第１の半導体集積回路装置５１０には配線パッド５１１が形成され、この配線パッド５１１に突起電極、すなわちバンプ５１２が形成されている。第２の半導体集積回路装置５２０には、第１の半導体集積回路装置５１０の配線パッド５１１に対向するように、配線パッド５２１が形成され、この配線パッド５２１に突起電極、すなわちバンプ５２２が形成されている。
【０００４】
第１の半導体集積回路装置５１０と第２の半導体集積回路装置５２０との間は、対向するバンプ５１２とバンプ５２２で電気的に所要の接続が行われている。
【０００５】
このように第１の半導体集積回路装置５１０と接続された第２の半導体集積回路装置５２０が、基板５３０に載置される。そして、第２の半導体集積回路装置５２０の周辺部に形成されている電極５２３と基板５３０の周辺部に形成されている電極５３１とがワイヤーボンディングされたリードワイヤーＷで接続され、また、基板５３０の裏面側から、外部接続用半田バンプＢが導出される。
【０００６】
そして、樹脂によりモールドして、最終的にパッケージし、第１の半導体集積回路装置を第２の半導体集積回路装置の上に搭載し、一体化構成したチップオンチップ方式の半導体装置５０が形成されている。
【０００７】
このように、第２の半導体集積回路装置である親チップ５２０の上に第１の半導体集積回路装置である子チップ５１０が搭載され一体化されており、比較的小さい空間に実装することができる。
【０００８】
【発明が解決しようとする課題】
しかし、この従来のチップオンチップ方式による一体化構成の半導体装置５０では、寸法の小さい子チップ５１０が搭載された親チップ５２０が、基板５３０に載置される。そして、親チップ５２０から基板５３０への接続は、親チップ５２０の周辺部に形成されている電極５２３から基板５３０の周辺部に形成されている電極５３１へ、ワイヤーボンディングされたリードワイヤーＷで行われている。
【０００９】
このために、リードワイヤーＷの分だけ基板５３０寸法が親チップ５２０の寸法より大きくなり、チップオンチップ方式による一体化構成の半導体装置５０がその分だけ大きな寸法となってしまうという問題があった。
【００１０】
そこで、本発明は、チップオンチップ方式による一体化構成の半導体装置において、親チップである第２の半導体集積回路装置とこれを搭載する基板との間のリードワイヤーを不要とし、チップオンチップ方式による一体化構成の半導体装置をチップ・サイズド・パッケージＣＳＰ可能とし、より小さく実装することを目的とする。
【００１１】
【課題を解決するための手段】
請求項１の半導体集積回路装置は、一面側に接続用電極が設けられ、他面側に外部接続用電極が設けられた基板と、
この基板の接続用電極が設けられた面であって該接続用電極の存在しない部分に配置され、この基板と接する面の他面側に接続用電極が形成された第１の半導体集積回路装置と、
一面側に、前記基板の接続用電極と対向するように設けられた第１群の接続用電極と、前記第１の半導体集積回路装置の接続用電極に対向し、直接に接続されるように設けられた第２群の接続用電極を有する第２の半導体集積回路装置と、
前記基板の接続用電極と、この基板の接続用電極と対向する前記第２の半導体集積回路装置の前記第１群の接続用電極との間に介在するように設けられた異方性導電膜と、
を備え、一体化構成されたことを特徴とする。
【００１２】
請求項１記載の半導体装置に依れば、基板上の例えば中央部に寸法の小さい第１の半導体集積回路装置すなわち子チップを載置し、この子チップと寸法の大きい第２の半導体集積回路装置すなわち親チップを積層するよう配置し、子チップと親チップ間及び親チップと基板との電気的接続を接続用電極を用いて行う。
【００１３】
これにより、親チップである第２の半導体集積回路装置とこれを搭載する基板との間のリードワイヤーが不要となり、基板の寸法を小さくすることができるから、チップオンチップ方式による一体化構成の半導体装置をチップ・サイズド・パッケージＣＳＰ可能となり、より小さく実装することができる。
【００１６】
また、子チップと親チップとの電気的接続は接続用電極にて直接行い、親チップと基板との接続は異方性導電膜を介して行うから、接続用電極の形成が容易となり、また接続すべき間隔の異なる接続用電極間の接続も簡単に行える。
【００１７】
請求項２の半導体装置は、一面側に接続用電極が設けられ、他面側に外部接続用電極が設けられた基板と、
この基板の接続用電極が設けられた面であって該接続用電極の存在しない部分に配置され、この基板と接する面の他面側に接続用電極が形成された第１の半導体集積回路装置と、
一面側に、前記基板の接続用電極と対向するように設けられた第１群の接続用電極と、前記第１の半導体集積回路装置の接続用電極に対向するように設けられた第２群の接続用電極を有する第２の半導体集積回路装置と、
前記基板の接続用電極と対向する前記第２の半導体回路装置の前記第１群の接続用電極との間に介在するように設けられた第１の異方性導電膜と、前記第１の半導体集積回路装置の接続用電極と対向する前記第２の半導体集積回路装置の前記第２群の接続用電極との間に介在するように設けられ、前記第１の異方性導電膜よりも薄い第２の異方性導電膜と、
を備え、一体化構成されたことを特徴とする。
【００１８】
請求項２記載の半導体装置に依れば、請求項１記載の半導体装置が奏する機能に加えて、すべての接続用電極間の電気的接続を異方性導電膜を介して行う。
【００１９】
これにより、さらに接続用電極の形成が容易となり、また接続すべき間隔の異なる接続用電極間の接続も簡単に行える。
【００２０】
請求項３の半導体装置の製造方法は、一面側に接続用電極が設けられ、他面側に外部接続用電極が設けられた基板の前記一面側の前記接続用電極の存在しない部分に、前記基板と接する面の他面側に接続用電極が形成された第１の半導体集積回路装置を配置するとともに、前記基板の接続用電極上に異方性導電膜を配置する第１工程と、
一面側に、前記基板の接続用電極と対向するように設けられた第１群の接続用電極と、前記第１の半導体集積回路装置の接続用電極に対向し且つ直接に接続されるように設けられた第２群の接続用電極を有する第２の半導体集積回路装置を、前記異方性導電膜及び前記第１の半導体集積回路装置を配置した基板と対向させる第２工程と、
前記第１の半導体集積回路装置の接続用電極とこれと対向する前記第２の半導体集積回路装置の前記第２群の接続用電極とを直接に電気的に接続するとともに、前記基板の接続用電極とこれと対向する前記第２の半導体集積回路装置の前記第１群の接続用電極とを前記異方性導電膜を介して電気的に接続する第３工程と、
を含むことを特徴とする。
【００２１】
請求項３の半導体装置の製造方法に依れば、基板上に第１の半導体集積回路装置すなわち子チップ及び接続用の異方性導電膜を配置し、これに第２の半導体集積回路装置すなわち親チップを対向させ、子チップと親チップとを接続用電極で接続し、親チップと基板とを異方性導電膜を介して接続する。
【００２２】
これにより、親チップである第２の半導体集積回路装置とこれを搭載する基板との間の接続が、子チップと親チップとを接続用電極で接続するだけで、他の親チップと基板との接続は単に圧着するだけで行われるから、リードワイヤーを不要とした、チップ・サイズド・パッケージＣＳＰの一体化構成半導体装置を簡易な工程で形成することができる。
【００２３】
請求項４の半導体装置の製造方法は、一面側に接続用電極が設けられ、他面側に外部接続用電極が設けられた基板の前記一面側の前記接続用電極の存在しない部分に、前記基板と接する面の他面側に接続用電極が形成された第１の半導体集積回路装置を配置するとともに、前記基板の接続用電極上に第１の異方性導電膜を配置し、前記第１の半導体集積回路装置の接続用電極上に前記第１の異方性導電膜よりも薄い第２の異方性導電膜を配置する第１工程と、
一面側に、前記基板の接続用電極と対向するように設けられた第１群の接続用電極と、前記第１の半導体集積回路装置の接続用電極に対向するように設けられた第２群の接続用電極を有する第２の半導体集積回路装置を、前記第１の異方性導電膜、前記第２の異方性導電膜及び前記第１の半導体集積回路装置を配置した基板と対向させる第２工程と、
前記第１の半導体集積回路装置の接続用電極とこれと対向する前記第２の半導体集積回路装置の前記第２群の接続用電極とを前記第２の異方性導電膜を介して電気的に接続するとともに、前記基板の接続用電極とこれと対向する前記第２の半導体集積回路装置の前記第１群の接続用電極とを前記第１の異方性導電膜を介して電気的に接続する第３工程と、
を含むことを特徴とする。
【００２４】
請求項４の半導体装置の製造方法に依れば、基板上に第１の半導体集積回路装置すなわち子チップ及び接続用の第１，第２の異方性導電膜を配置し、これに第２の半導体集積回路装置すなわち親チップを対向させ、子チップと親チップ間及び親チップと基板間とを異方性導電膜を介して接続する。
【００２５】
これにより、親チップ、子チップ、基板の相互接続が、単に圧着するだけで行われるから、リードワイヤーを不要とした、チップ・サイズド・パッケージＣＳＰの一体化構成半導体装置を簡易な工程で形成することができる。
【００２６】
請求項５の半導体装置の製造方法は、一面側に接続用電極が設けられ、他面側に外部接続用電極が設けられた基板の接続用電極上に異方性導電膜を配置する第１工程と、
一面側に接続用電極が形成された第１の半導体集積回路装置の接続用電極と、一面側に前記基板の接続用電極と対向するように設けられた第１群の接続用電極及び前記第１の半導体集積回路装置の接続用電極に対向するように設けられた第２群の接続用電極を有する第２の半導体集積回路装置のうちの前記第２群の接続用電極とを、接合する第２工程と、
前記他面側に外部接続用電極が設けられた前記基板と、前記第１の半導体集積回路装置が接合された前記第２の半導体集積回路装置とを前記異方性導電膜を挟んで対向させる第３工程と、
前記基板の接続用電極とこれと対向する前記第２の半導体集積回路装置の前記第１群の接続用電極とを前記異方性導電膜を介して電気的に接続する第４工程と、
を含むことを特徴とする。
【００２７】
請求項５の半導体装置の製造方法に依れば、まず第１の半導体集積回路装置すなわち子チップと第２の半導体集積装置すなわち親チップとを一体化し、子チップを挟み込むように親チップと基板とを異方性導電膜を介して電気的に接続する。
【００２８】
これにより、子チップと親チップとを接続用電極で接続した後に、親チップと基板との接続は単に圧着するだけで行われるから、リードワイヤーを不要とした、チップ・サイズド・パッケージＣＳＰの一体化構成半導体装置を簡易な工程で形成することができる。
【００２９】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して、順次説明する。図１は、本発明の第１の実施の形態に係る、チップオンチップ方式による一体化構成の半導体装置１０の構造を示す図である。
【００３０】
図１において、第１の半導体集積回路装置１１０は、子チップと称されるものであり、その一面側に複数の配線パッド１１１が設けられ、そこに接続用電極としての突起電極すなわちバンプ１１２が設けられる。
【００３１】
第２の半導体集積回路装置１２０は、親チップと称されるものであり、その一面側に複数の配線パッド１２１が設けられ、そこに接続用電極としての突起電極すなわちバンプ１２２が設けられる。このバンプ１２２は、子チップ１１０のバンプ１１２と対向し、相互に接続される。また、同じく一面側に複数の配線パッド１２３が設けられ、そこに接続用電極としての突起電極すなわちバンプ１２４が設けられる。このバンプ１２４は、基板１３０と電気的に接続される。
【００３２】
基板１３０は、一面側の所定の場所（中央部分が好ましい）に子チップ１１０が設けられ、同じ面の空いている場所例えば周辺部に複数の配線パッド１３１が設けられ、そこに接続用電極としての突起電極すなわちバンプ１３２が設けられる。このバンプ１３２は、親チップ１２０のバンプ１２４と対向し、異方性導電膜１４０を介して相互に接続されている。また、基板５３０の他面側から、外部接続用半田バンプＢが導出される。
【００３３】
この異方性導電膜１４０は、接着性の樹脂層とこの樹脂層中に散在された導電粒子から構成されているものであり、正方形、長方形などの矩形とされその中央部が子チップ１１０の外形に合わせて空白とされた形状とされている。そして、異方性導電膜１４０は親チップ１２０と基板１３０との間に挟まれ、バンプ１２４とバンプ１３２とが向き合うようにして、対向させた状態で加圧（或いは加圧および加熱）されている。したがって、親チップ１２０のバンプ１２４と基板１３０のバンプ１３２に挟まれた部分では、異方性導電膜１４０が加圧（或いは加圧及び加熱）され、その部分の異方性導電膜１４０に導電性が生じ、バンプ１２４とバンプ１３２とが電気的に接続されている。
【００３４】
このように親チップ１２０と基板１３０との間の接続を異方性導電膜１４０を介して行うために、バンプ１２４，１３２の寸法及び異方性導電膜１４０の厚みなどは、子チップ１１０の厚みなどを考慮して決定される。なお、バンプ１２４，１３２の寸法を子チップ１１０の厚みを吸収できる程度の大きさに設定すること等の手段により、異方性導電膜１４０を使用することなく、電気的に接続することも可能である。
【００３５】
そして、樹脂によりモールドして、最終的にパッケージし、基板１３０の上に第１の半導体集積回路装置すなわち子チップ１１０を載置し、さらにその子チップ１１０の上に第２の半導体集積回路装置すなわち親チップ１２０を搭載した、チップオンチップ方式の一体化構成した半導体装置１０が形成されている。
【００３６】
なお、図１では、基板１３０の寸法が親チップ１２０の寸法より若干大きく設定されるように示されているが、基板１３０の寸法を親チップ１２０の寸法に合わせて形成することなどは、任意になし得ることは言うまでもない。
【００３７】
このチップオンチップ方式の一体化構成した半導体装置１０は、基板１３０上の例えば中央部に寸法の小さい第１の半導体集積回路装置すなわち子チップ１１０を載置し、この子チップ１１０と寸法の大きい第２の半導体集積回路装置すなわち親チップ１２０を積層するように配置し、子チップ１１０と親チップ１２０間及び親チップ１２０と基板１３０との電気的接続をバンプ１１２，１２２，１２４，１３２および異方性電極１４０を用いて行っている。
【００３８】
これにより、親チップ１２０とこれを搭載する基板１３０との間のリードワイヤーが不要となり、基板の寸法を小さくすることができるから、チップオンチップ方式による一体化構成の半導体装置をチップ・サイズド・パッケージＣＳＰ可能となり、より小さく実装することができる。
【００３９】
また、子チップ１１０と親チップ１２０との電気的接続はバンプにて直接行い、親チップ１２０と基板１３０との接続は異方性導電膜１４０を介して行うから、バンプの形成が容易となり、またバンプ間の接続も簡単に行うことができる。
【００４０】
図２は、本発明の第２の実施の形態に係る、チップオンチップ方式による一体化構成の半導体装置２０の構造を示す図である。
【００４１】
図２において、図１の第１の実施の形態における半導体装置と異なる点は、子チップ１１０と親チップ１２０との接続を、バンプ同志直接に接続するのに代えて、親チップ１２０と基板１３０との間の接続と同様に、異方性導電膜１５０を介して行うように構成している点である。その他の点は図１におけると同様であり、対応する箇所には同じ符号を付しており、再度の説明は省略する。
【００４２】
この図２の第２の実施の形態においては、子チップ１１０と親チップ１２０との接続及び親チップ１２０と基板１３０との間の接続をともに異方性導電膜１４０，１５０を介して行う。けれども、それらの接続すべき間隔は異なっているから、子チップ１１０と親チップ１２０との接続に関わる異方性導電膜１５０，バンプ１１２及びバンプ１２２のそれぞれの寸法と、親チップ１２０と基板１３０との接続に関わる異方性導電膜１４０，バンプ１２４及びバンプ１３２のそれぞれの寸法とは、同時に良好な接続状態が得られるように、それぞれ設定される。
【００４３】
これにより、第１の実施形態におけると同様の効果が得られるとともに、さらに各バンプの形成が容易となり、また接続すべき間隔の異なるバンプ間の接続も簡単に行える。
【００４４】
図３は、本発明の第３の実施の形態に係り、チップオンチップ方式による一体化構成の半導体装置１０の製造方法を示す図である。
【００４５】
図３において、各構成部品は図１の第１の実施の形態におけると同様であり、対応する構成部品には同一の符号を付している。
【００４６】
まず、一面側に配線パッド１３１とその上にバンプ１３２を形成し、他面側に外部用半田バンプＢを形成した基板を用意する（図３（ａ））。
【００４７】
次に、この基板１３０の一面側のバンプ１３２の存在しない略中央部に、基板１３０と接する面の他面側に配線パッド１１１とその上にバンプ１１２を形成した子チップ１１０を配置する。この時に、子チップ１１０を接着剤により、基板１３０の所定の場所に固定することが望ましい（図３（ｂ））。
【００４８】
次に、基板１３０のバンプ１３２上に異方性導電膜１４０を配置する（図３（ｃ））。なお、この図３（ｂ）の工程と、図３（ｃ）の工程とは、順序が逆でもよく、また同時に行うこともできる。
【００４９】
次に、一面側に、基板１３０のバンプ１３２及び子チップ１１０のバンプ１１２に対向するように、配線パッド１２１とその上にバンプ１２２および配線パッド１２３とその上にバンプ１２４を形成した親チップ１２０を用意する。そして、親チップ１２０をそのバンプ１２２およびバンプ１２４が、それぞれ子チップ１１０のバンプ１１２及び異方性導電膜１４０を挟んで基板１３０のバンプ１３２に対向するように配置する（図３（ｄ））。
【００５０】
次に、親チップ１２０を対向させた状態で、子チップ１１０及び基板１３０に向かって接近させていき、親チップ１２０のバンプ１２２と子チップ１１０のバンプ１１２とを当接させて接合する。これにより親チップ１２０と子チップ１１０とが電気的に接続する。
【００５１】
このとき、親チップ１２０のバンプ１２４と基板１３０のバンプ１３２との間隔が狭まり、その間に配置されている異方性導電膜１４０が加圧圧縮され、或いは必要に応じて同時に加熱されるから、バンプ１２４とバンプ１３２との間は自動的に電気的に接続される。すなわち、親チップ１２０と基板１３０とが電気的に接続される（図３（ｅ））。
【００５２】
最後に、樹脂によりモールドして、最終的にパッケージし、チップオンチップ方式の一体化構成した半導体装置が形成される（図示は省略）。
【００５３】
これにより、親チップ１２０とこれを搭載する基板１３０との間の接続が、子チップ１１０と親チップ１２０とをバンプ１１２、１２２間で接続するだけで、他の親チップ１２０と基板１３０との接続は単に圧着するだけで行われるから、リードワイヤーを不要とした、チップ・サイズド・パッケージＣＳＰの一体化構成半導体装置を簡易な工程で形成することができる。
【００５４】
以上の、図３に示した本発明の第３の実施の形態の一部を改変し、子チップ１１０と親チップ１２０との接続をも、異方性導電膜を介して行うようにして、図２に示したようなチップオンチップ方式による一体化構成の半導体装置２０を製造することができる。
【００５５】
この製造方法を第４の実施の形態として説明する。このチップオンチップ方式による一体化構成の半導体装置２０の製造方法は、第３の実施の形態において、図３（ｃ）の工程に、さらに子チップ１１０のバンプ１１２上に第２の異方性導電膜１５０を配置する。
【００５６】
次に、図３（ｄ）の工程で、さらに、親チップ１２０をそのバンプ１２２およびバンプ１２４が、それぞれ異方性導電膜１５０を挟んで子チップ１１０のバンプ１１２及び異方性導電膜１４０を挟んで基板１３０のバンプ１３２に対向するように配置する。
【００５７】
次に、図３（ｅ）の工程で、親チップ１２０を対向させた状態で、子チップ１１０及び基板１３０に向かって接近させていく。そして、親チップ１２０のバンプ１２２と子チップ１１０のバンプ１１２とをその間に配置されている異方性導電膜１５０で、同様に親チップ１２０のバンプ１２４と基板１３０のバンプ１３２とをその間に配置されている異方性導電膜１４０で、加圧圧縮（及び加熱）により自動的に電気的に接続される。すなわち、子チップ１１０と親チップ１２０、親チップ１２０と基板１３０とが電気的に接続される。
【００５８】
このように、基板１３０上に第１の半導体集積回路装置すなわち子チップ１１０及び接続用の第１，第２の異方性導電膜を配置し、これに第２の半導体集積回路装置すなわち親チップを対向させ、子チップと親チップ間及び親チップと基板間とを異方性導電膜を介して接続する。
【００５９】
これにより、親チップ、子チップ、基板の相互接続が、単に圧着するだけで行われるから、リードワイヤーを不要とした、チップ・サイズド・パッケージＣＳＰの一体化構成半導体装置をより簡易な工程で形成することができる。
【００６０】
図４は、本発明の第５の実施の形態に係り、チップオンチップ方式による一体化構成の半導体装置１０の製造方法を示す図である。
【００６１】
図４において、各構成部品は図１の第１の実施の形態におけると同様であり、対応する構成部品には同一の符号を付している。
【００６２】
まず、一面側に配線パッド１３１とその上にバンプ１３２を形成し、他面側に外部用半田バンプＢを形成した基板１３０を用意する（図４（ａ））。
【００６３】
次に、一面側に配線パッド１１１とその上にバンプ１１２が形成された子チップ１１０のバンプ１１２と、一面側に、基板１３０の配線パッド１１１とその上に形成されたバンプ１１２及び子チップ１１０のバンプ１１２に対向するように、配線パッド１２１とその上に形成されたバンプ１２２及び配線パッド１２３とその上に形成されたバンプ１２４が設けられた親チップ１２０のバンプ１２２とを、接合する（図４（ｂ））。
【００６４】
次に、一面側に配線パッド１３１とその上に形成されたバンプ１３２が設けられ、他面側に外部接続用半田バンプＢが設けられた基板１３０のバンプ１３２上に異方性導電膜１４０を配置する（図４（ｃ））。なお、図４（ｂ）の工程と図４（ｃ）の工程の順序は、逆でもかまわない。
【００６５】
次に、他面側に外部接続用半田バンプＢが設けられた基板１３０のバンプ１３２と、子チップ１１０が接合された親チップ１２０のバンプ１２４とを異方性導電膜１４０を挟んで対向させる（図４（ｄ））。
【００６６】
次に、この対向させた状態で、親チップ１２０を基板１３０に向かって接近させていき、親チップ１２０に接合されている子チップ１１０を基板１３０に当接させる。
【００６７】
このとき、親チップ１２０のバンプ１２４と基板１３０のバンプ１３２との間隔が狭まり、その間に配置されている異方性導電膜１４０が加圧圧縮され、或いは必要に応じて同時に加熱されるから、バンプ１２４とバンプ１３２との間は自動的に電気的に接続される。すなわち、親チップ１２０と基板１３０とが電気的に接続される（図４（ｅ））。
【００６８】
最後に、樹脂によりモールドして、最終的にパッケージし、チップオンチップ方式の一体化構成した半導体装置が形成される（図示は省略）。
【００６９】
このように、まず子チップ１１０と親チップ１２０とを一体化し、子チップを挟み込むように親チップ１２０と基板１３０とを異方性導電膜１４０を介して電気的に接続する。
【００７０】
これにより、子チップ１１０と親チップ１２０とをバンプ１１２，１２２間で接続した後に、親チップ１２０と基板１３０との接続は単に圧着するだけで行われるから、リードワイヤーを不要とした、チップ・サイズド・パッケージＣＳＰの一体化構成半導体装置を簡易な工程で形成することができる。
【００７１】
【発明の効果】
本発明の請求項１記載の半導体装置に依れば、基板上の例えば中央部に寸法の小さい第１の半導体集積回路装置すなわち子チップを載置し、この子チップと寸法の大きい第２の半導体集積回路装置すなわち親チップを積層するよう配置し、子チップと親チップ間及び親チップと基板との電気的接続を接続用電極を用いて行う。
【００７２】
これにより、親チップである第２の半導体集積回路装置とこれを搭載する基板との間のリードワイヤーが不要となり、基板の寸法を小さくすることができるから、チップオンチップ方式による一体化構成の半導体装置をチップ・サイズド・パッケージＣＳＰ可能となり、より小さく実装することができる。
【００７３】
また、子チップと親チップとの電気的接続は接続用電極にて直接行い、親チップと基板との接続は異方性導電膜を介して行う。
【００７４】
これにより、接続用電極の形成が容易となり、また接続すべき間隔の異なる接続用電極間の接続も簡単に行える。
【００７５】
本発明の請求項２記載の半導体装置に依れば、請求項１記載の半導体装置が奏する機能に加えて、すべての接続用電極間の電気的接続を異方性導電膜を介して行う。
【００７６】
これにより、さらに接続用電極の形成が容易となり、また接続すべき間隔の異なる接続用電極間の接続も簡単に行える。
【００７７】
本発明の請求項３の半導体装置の製造方法に依れば、基板上に第１の半導体集積回路装置すなわち子チップ及び接続用の異方性導電膜を配置し、これに第２の半導体集積回路装置すなわち親チップを対向させ、子チップと親チップとを接続用電極で接続し、親チップと基板とを異方性導電膜を介して接続する。
【００７８】
これにより、親チップである第２の半導体集積回路装置とこれを搭載する基板との間の接続が、子チップと親チップとを接続用電極で接続するだけで、他の親チップと基板との接続は単に圧着するだけで行われるから、リードワイヤーを不要とした、チップ・サイズド・パッケージＣＳＰの一体化構成半導体装置を簡易な工程で形成することができる。
【００７９】
本発明の請求項４の半導体装置の製造方法に依れば、基板上に第１の半導体集積回路装置すなわち子チップ及び接続用の第１，第２の異方性導電膜を配置し、これに第２の半導体集積回路装置すなわち親チップを対向させ、子チップと親チップ間及び親チップと基板間とを異方性導電膜を介して接続する。
【００８０】
これにより、親チップ、子チップ、基板の相互接続が、単に圧着するだけで行われるから、リードワイヤーを不要とした、チップ・サイズド・パッケージＣＳＰの一体化構成半導体装置を簡易な工程で形成することができる。
【００８１】
本発明の請求項５の半導体装置の製造方法に依れば、まず第１の半導体集積回路装置すなわち子チップと第２の半導体集積装置すなわち親チップとを一体化し、子チップを挟み込むように親チップと基板とを異方性導電膜を介して電気的に接続する。
【００８２】
これにより、子チップと親チップとを接続用電極で接続した後に、親チップと基板との接続は単に圧着するだけで行われるから、リードワイヤーを不要とした、チップ・サイズド・パッケージＣＳＰの一体化構成半導体装置を簡易な工程で形成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の構造を示す図。
【図２】本発明の第２の実施の形態に係る半導体装置の構造を示す図。
【図３】本発明の第３の実施の形態に係る半導体装置の製造方法を示す図。
【図４】本発明の第５の実施の形態に係る半導体装置の製造方法を示す図。
【図５】従来の一体化構成の半導体装置を示す図。
【符号の説明】
１１０  第１の半導体集積回路装置：子チップ
１２０  第２の半導体集積回路装置：親チップ
１３０  基板
１４０，１５０  異方性導電膜
１１２，１２２、１２４，１３２  バンプ
【図１】
0003815933.tif 000002
【図２】
0003815933.tif 000003
【図３】
0003815933.tif 000004
【図４】
0003815933.tif 000005
【図５】
0003815933.tif 000006