(57)【特許請求の範囲】
【請求項１】
半導体基板表面に設けられた絶縁膜上に形成された、電極または配線材料にエッチング処理を施し前記絶縁膜の少なくとも一部を露出させるメインエッチング工程と、
このメインエッチング工程の後に、ハロゲンガスとこのハロゲンガスによる前記絶縁膜のエッチングを抑制する効果を有する添加ガスであるＯ2とから成り、その添加ガスの比率は５％以下である第１の混合ガスを利用したエッチングにより、前記メインエッチング工程のエッチング処理にてエッチングされなかった前記電極または前記配線材料のエッチング残渣をエッチングし、第１の混合ガスによるエッチング中にチャンバー壁から放出され、半導体装置上に飛来するデポ物の供給が無くなるまで続く第１のオーバーエッチング工程と、
この第１のオーバーエッチング工程の後に、前記第１の混合ガスよりも多い比率の前記添加ガス量を有する前記ハロゲンガスと前記添加ガスとから成る第２の混合ガスを利用したエッチングにより、前記エッチング残渣をエッチングする第２のオーバーエッチング工程を有してなる半導体装置の製造方法。
【請求項２】
前記ハロゲンガスがＨＢｒ、Ｃｌ2、ＨＣｌまたはＨＩのいずれか若しくはその組み合わせにてなる請求項１に記載の半導体装置の製造方法。
【請求項３】
前記電極または配線材料がＳｉを含んでなる請求項１又は２のいずれかに記載の半導体装置の製造方法。
【請求項４】
前記メインエッチング工程におけるエッチング処理は、ＨＢｒ／Ｏ2／Ｃｌ系の第３の混合ガスを利用してなる請求項１から３のいずれかに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、ことに、極薄膜のゲート絶縁膜上に形成された電極もしくは配線材料をエッチングする方法に関するものである。
【０００２】
【従来の技術】
半導体デバイスのなかでも、論理回路やシステムＬＳＩに用いられているトランジスタは高性能が要求される。そのため、現在、ゲート絶縁膜の厚さは３ｎｍ以下に設定されており、さらに２ｎｍ以下まで薄くするための開発が行なわれている。また、ゲート電極長についても、０．１μｍ（１００ｎｍ）以下にまで微細化するための開発が行なわれている。かかる微細なゲート電極形成のためのエッチングにおいては、この薄いゲート絶縁膜に対するダメージを防ぎつつ、ゲート電極に対する、高度な寸法仕上げ精度が要求される。このような要求に対し、ゲート電極材料をエッチングしつつ、ゲート絶縁膜を削らない高選択なエッチング方法についていくつかの提案がなされてきている。
【０００３】
図１１は、Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏｌ．Ｂ１８（１）、１５６に開示された従来の半導体装置の製造方法を示すフロー図であり、アモルファスＳｉゲート電極のエッチングに対し、塩素（Ｃｌ2）、臭化水素（ＨＢｒ）、酸素（Ｏ2）を含むガスを用いたゲート電極のメインのエッチングと、ＨＢｒとＯ2を含むガスを用いたゲート絶縁膜のオーバーエッチングとを組合せ、ゲート電極材料をエッチングしつつ、ゲート絶縁膜を削らない高選択なエッチングを実現した半導体装置の製造方法につき開示がされている。
【０００４】
この半導体装置の製造方法は、図１２に示したような、厚さ１．８ｎｍのゲート絶縁膜２、厚さ１５０ｎｍのアモルファスＳｉ３および厚さ５０ｎｍのＴＥＯＳ酸化膜にて構成されたマスク４を備えた半導体基板１に対し、ヘリコンプラズマＲＩＥ装置等のエッチング装置を用いたエッチングを行ない、図１３に示したような、ゲート電極３’の形成を行なうものである。
【０００５】
かかる半導体装置の製造方法においては、ゲート電極３’のエッチング（メインエッチング）は、塩素（Ｃｌ2）, 臭化水素（ＨＢｒ）, 酸素（Ｏ2）の混合ガスを前述のヘリコンプラズマＲＩＥ装置に導入し、ＲＦバイアスパワーが１５０Ｗの条件にて反応性プラズマを生成することにより行われ、マスク４が形成されていない部分のアモルファスＳｉ３がエッチングされる。また、この時、チャンバ内に設置されたエリプソメトリ膜厚モニタにより、アモルファスＳｉ３の残膜厚がモニターされ、エッチングが進行し、アモルファスＳｉ３の残膜厚が３０ｎｍになると、ゲート絶縁膜２が削られないような高選択（ゲート電極層／ゲート絶縁膜層のエッチングレート比〜１００）なエッチング条件に切り換えられる（以下、オーバーエッチング工程と呼ぶ）。このオーバーエッチング工程においては、ＨＢｒ（５０ｓｃｃｍ）とＯ2（８ｓｃｃｍ）の混合ガス（Ｏ2添加量〜１４％）にて、ヘリコンプラズマＲＩＥ装置のＲＦバイアスパワーが６０Ｗの条件にて、ゲート絶縁膜上に残ったアモルファスＳｉが一定時間エッチングされる。
【０００６】
図１３は、かかる半導体装置の製造方法により、終点判定時（アモルファスＳｉ３の残膜厚３０ｎｍを検出する時点）までエッチングを行なった後のゲート電極３’の断面図で、５はメインエッチング後に残った３０ｎｍのアモルファスシリコンを示している。また、図１４は、かかる半導体装置の製造方法により、オーバーエッチングまでエッチング処理を行なった後のゲート電極３’の断面図であり、６はゲート電極側壁に付着したＳｉＢｒxＯyなどのデポ物を示している。
【０００７】
【発明が解決しようとする課題】
従来のゲート電極のエッチングは、上述した方法により行われ、その結果得られた従来のゲート電極は、図１３に示されるような断面テーパー形状を有していた。このようなテーパー形状は、そのテーパー角度の安定制御が困難であり、ゲート寸法のばらつきを引き起こし、半導体装置の製造方法において問題となっていた。また、将来的に、ゲート長Ｌｇ〜０．１μｍ以下のデバイスの製造においては、このゲート寸法のばらつきがデバイスの歩留まりを低下させることも十分に予想される。さらに、極薄膜のゲート絶縁膜（ＴOX＜３ｎｍ）上にゲート電極を形成する場合において、異方性のエッチング形状を得ようとして、オーバーエッチングのＯ2添加量を低減する、即ち低選択な比較的強いオーバーエッチングの条件にすると、図１５に示されるように、ゲート絶縁膜もエッチングされゲート酸化膜に突き抜けが生じてしまうという問題もあった。
【０００８】
かかる問題に対し、本発明は、絶縁膜上のＳｉを含有した電極や配線のエッチングにおいて、異方性のエッチング形状が得られ、更に下地の絶縁膜が極薄膜の場合でも絶縁膜の突き抜けを生じることなく電極や配線のエッチングが行える、半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
この発明にかかる半導体装置の製造方法は、半導体基板表面に設けられた絶縁膜上に形成された、電極または配線材料にエッチング処理を施し絶縁膜の少なくとも一部を露出させるメインエッチング工程と、メインエッチング工程の後に、ハロゲンガスとハロゲンガスによる絶縁膜のエッチングを抑制する効果を有する添加ガスであるＯ2とから成り、その添加ガスの比率は５％以下である第１の混合ガスを利用したエッチングにより、メインエッチング工程のエッチング処理にてエッチングされなかった電極または配線材料のエッチング残渣をエッチングし、第１の混合ガスによるエッチング中にチャンバー壁から放出され、半導体装置上に飛来するデポ物の供給が無くなるまで続く第１のオーバーエッチング工程と、第１のオーバーエッチング工程の後に、第１の混合ガスよりも多い比率の添加ガス量を有するハロゲンガスと添加ガスとから成る第２の混合ガスを利用したエッチングにより、エッチング残渣をエッチングする第２のオーバーエッチング工程を有したものである。
【００１１】
この発明にて用いられるハロゲンガスはＨＢｒ、Ｃｌ2、ＨＣｌまたはＨＩのいずれか若しくはその組み合わせとすることができる。
【００１２】
この発明にて用いられる電極または配線材料はＳｉを含んでいてもよい。
【００１３】
この発明におけるメインエッチング工程におけるエッチング処理は、ＨＢｒ／Ｏ2／Ｃｌ系の第３の混合ガスを利用することができる。
【００１４】
この発明における第１のオーバーエッチング工程におけるオーバーエッチングの時間は第２のオーバーエッチング工程におけるオーバーエッチングの時間の１／３以下であってもよい。
【００１５】
この発明におけるメインエッチング工程、第１のオーバーエッチング工程及び第２のオーバーエッチング工程において半導体基板を０℃以下に保持してもよい。
【００１６】
【発明の実施の形態】
実施の形態１
図１は、本発明にかかる半導体装置の製造方法を示すフロー図であり、図２〜５は、本発明にかかる半導体装置の製造方法を実施した場合の、各工程における半導体装置の断面構成を説明する図である。かかる製造方法に用いられる半導体装置は、半導体基板１（Ｓｉウェハー）上にゲート絶縁膜２（ＳｉＯ2）、ゲート電極３（Ｐｏｌｙ−Ｓｉ）およびマスク４（ＴＥＯＳ酸化膜）が設けられたものである（図２）。以下、図１に示されたフローに従って製造方法を説明する。かかる半導体装置の製造方法においては、まず初めに、例えば、Ｃｌ2、ＨＢｒおよびＯ2の混合雰囲気内でＰｏｌｙ−Ｓｉなどからなるゲート電極や配線材料に対しメインエッチング工程においてエッチングを行う（図３）。この時、下地材料であるゲート絶縁膜の露出の有無を、例えば、プラズマ発光やエリプソメトリにより常時モニターしておく。そして、下地材料であるゲート絶縁膜の一部の露出が確認されると、雰囲気ガスを、例えば、ＨＢｒ／Ｏ2系のガスに交換し、Ｏ2添加量の少ない比較的強いオーバーエッチング条件である第１のオーバーエッチング工程によりゲート電極側壁へのデポジションにより生成された物質（以下、デポ物と呼ぶ）の付着を抑制しつつ、ゲート電極のエッチング形状を整える（図４）。第１のオーバーエッチング工程開始から所定の時間経過後、第１のオーバーエッチング工程におけるＯ2添加量よりも多いＯ2添加量を有する雰囲気ガスに切り換え、比較的弱いオーバーエッチング条件である第２のオーバーエッチング工程によりゲート絶縁膜上に残っているＰｏｌｙ−Ｓｉの残渣をエッチングする。これにより、ゲート絶縁膜に突き抜けを生じることなく、垂直なエッチング形状が実現できる（図５）。
【００１７】
ここで、第１のオーバーエッチング工程開始から所定の時間経過後とは、第１のオーバーエッチング工程におけるオーバーエッチング時間と第２のオーバーエッチング工程におけるオーバーエッチング時間の比が約１／３以下となる時間を言う。具体的には、第２のオーバーエッチング工程におけるオーバーエッチング時間が１分の場合で約２０秒以下、第２のオーバーエッチング工程におけるオーバーエッチング時間が１分３０秒の場合で約３０秒以下、第２のオーバーエッチング工程におけるオーバーエッチング時間が２分の場合で約４０秒以下の時間の経過を意味する。このように、メインエッチング工程にて完全に除去できないエッチング残渣の除去を目的としたオーバーエッチング工程を、エッチングガスがゲート電極材料を削る効果を抑制するＯ2等の添加ガス量を調整し比較的強いオーバーエッチング条件の第１のオーバーエッチング工程と比較的弱いオーバーエッチング条件の第２のオーバーエッチング工程とに分けることにより、下地として存在するゲート絶縁膜を損傷することなく、断面テーパー形状を有しないゲート電極が得られる半導体装置の製造方法が実現される。
【００１８】
以下に、かかる半導体装置の製造方法を用いて、ＴＥＯＳ酸化膜厚５０ｎｍ、Ｐｏｌｙ−Ｓｉゲート電極厚２００ｎｍ、ゲート絶縁膜厚２ｎｍである半導体装置においてゲート長０．１２μｍのゲート電極を作成する方法につき説明する。ここではＥＣＲ−ＲＩＥ装置（８インチウエハ用試作機, チャンバ内径＝３５０ｍｍ,ポンプの排気速度＝２０００ｌ／ｍｉｎ）を用い、半導体装置を設置するステージ温度（−５℃）と磁場発生用のコイル電流値は各工程において一定とした。
【００１９】
まず最初、上述の半導体装置に対し、メインエッチング工程として、Ｃｌ2（４５ｓｃｃｍ）、ＨＢｒ（１００ｓｃｃｍ）、Ｏ2（７ｓｃｃｍ）の混合雰囲気内で、ガス圧力＝３ｍＴｏｒｒ（約０．４Ｐａ）、マイクロ波電力＝５００Ｗ、ＲＦバイアス電力＝４０Ｗの条件でゲート絶縁膜の一部が露出するまでＰｏｌｙ−Ｓｉのエッチング速度＝１５０ｎｍ／ｍｉｎのエッチング速度でエッチングを実施した。
【００２０】
次に、第１のオーバーエッチング工程として、ＨＢｒ（１００ｓｃｃｍ）、Ｏ2（３ｓｃｃｍ）の混合雰囲気（Ｏ2添加量＝２．９％）にて、ガス圧力＝３ｍＴｏｒｒ、マイクロ波電力＝５００Ｗ、ＲＦバイアス電力＝４０Ｗの条件（Ｐｏｌｙ−Ｓｉのエッチング速度＝１２０ｎｍ／ｍｉｎ）で、１５秒間エッチングを行った。
【００２１】
その後、第２のオーバーエッチング工程として、第１のオーバーエッチング工程よりもＯ2流量を増大させて、ＨＢｒ（１００ｓｃｃｍ）、Ｏ2（１０ｓｃｃｍ）の混合雰囲気（Ｏ2添加量＝９％）にて、 ガス圧力＝３ｍＴｏｒｒ、マイクロ波電力＝５００Ｗ、ＲＦバイアス電力＝４０Ｗの条件（Ｐｏｌｙ−Ｓｉのエッチング速度＝１２５ｎｍ／ｍｉｎ）で、６０秒間エッチングを行なった。
【００２２】
この結果、ゲート絶縁膜（厚み：２ｎｍ）に突き抜けを生じることなくゲート電極をエッチングすることができ、従来、ＣＤシフト（エッチング仕上がり寸法からＴＥＯＳマスク寸法を引いた値）が〜２０ｎｍであったものをＣＤシフトが〜３ｎｍにまで低減できた（即ち、垂直なエッチング形状が得られた）。また、これにより半導体デバイスの性能や生産性が向上した。
【００２３】
なお、上述の例においては、メインエッチングから第１のオーバーエッチングへの切り換えは、ゲート絶縁膜の一部が露出した時点で行なったが、ゲート絶縁膜が露出する前、例えばゲート電極残り厚さ〜３０ｎｍ程度で切り換えても同様の効果が得られる。また、このエッチング終点の検出は、プラズマ発光モニタやレーザーエンドポイント等の終点検出方法により行なうことができる。
【００２４】
また、半導体装置のマスク材料としては、上述のＴＥＯＳ酸化膜に限らず、ＳｉＮやフォトレジストであってもよく、また、メインエッチングの対象としては、アモルファスシリコン膜, 不純物を注入したドープドポリシリコン膜, ポリサイド構造（ＷＳｉ／Ｐｏｌｙ−Ｓｉ）やポリメタル構造（Ｗ／ＷＮ／Ｐｏｌｙ−Ｓｉ）にて構成されるゲート電極であってもよく、さらに、ゲート電極だけでなく、これらの膜構造を有した配線などであってもよい。
【００２５】
本発明に用いられるエッチング装置としては、上述のＥＣＲ−ＲＩＥ装置に限定されることなく、他のプラズマ生成方式のエッチング装置でも同様の効果が得られる。
また、オーバーエッチング工程に用いるエッチングガスとしては、ＨＢｒ、Ｃｌ2、ＨＣｌまたはＨＩのいずれか若しくはその組み合わせにてなるハロゲンガスを用いることができ、これらのガスに希ガス（Ｈｅ、Ａｒ）やＮ2などの不活性ガスを添加した場合にも同様の効果が得られる。
【００２６】
次に、本発明にかかる半導体装置の製造方法を用いることにより、垂直な断面形状を有するゲート電極が得られる理由につき検討した結果を以下に述べる。
図６は、本発明にかかる半導体装置の製造方法における、オーバーエッチング開始後のゲート絶縁膜厚の変化を示した図である。エッチング条件は図１と同じである。図６から分かるように、エッチングが開始されているにもかかわらず、ゲート絶縁膜の膜厚はオーバーエッチングの初期において増加している。
本願発明者らは、かかる現象に対し、以下に示すような様々な角度からの検討を行ない、オーバーエッチングの開始初期に、チャンバー壁に付着している蒸着物（デポ物）が、ガスの交換や温度変化もしくはプラズマなどの影響で、チャンバー壁から放出され、半導体装置上に飛来することにより、ゲート絶縁膜の膜厚増加が生じているのではないかと推定するに至った。
【００２７】
図７は、本発明にて用いた半導体装置に対し、高Ｏ2濃度の従来条件（Ｏ2濃度：〜２０％、ここでは９％とした）および低Ｏ2濃度の条件（Ｏ2濃度：〜５％、ここでは２．９％とした）でオーバーエッチを施した時のゲート絶縁膜の残膜厚の時間変化を調査した結果である。用いたガスの種類は図１の場合と同じである。図から分かるように、従来用いられていたような高Ｏ2濃度のガス組成においてはゲート酸化膜のエッチングは殆ど進行せず、一方、Ｏ2添加量の少ないガス組成においてはゲート絶縁膜のエッチングが進展し、最終的には突き抜けが発生している。
【００２８】
また、図８は、本発明にかかる半導体装置の製造方法において、オーバーエッチング開始５秒後にウエハ上に堆積するデポ物（ＳｉＢｒxＯy）の量の酸素濃度依存性を示した図である。用いたガスの種類は図１の場合と同じである。図８に示すように、オーバーエッチング開始５秒後にウエハ上に堆積するデポ量は、Ｏ2濃度の増加にともない増大している。なお、本発明にかかる半導体装置の製造方法において得られる、デポ物の堆積量を抑制する効果は、第１のオーバーエッチ工程におけるＯ2添加量よりも第２のオーバーエッチ工程におけるＯ2添加量の方が多い場合に得られるが、図８より、第１のオーバーエッチング時のＯ2添加量は５％以下であることが好ましく、３％以下であればさらに好ましいことが分かる。
また、薄いゲート酸化膜上のゲート電極をエッチングする場合に、第１のオーバーエッチングのＯ2添加量を低下させるとエッチングの選択的効果（ゲート電極材料のみをエッチングし、ゲート絶縁膜はエッチングしないことを言う）が低下する為、ゲート酸化膜に突き抜けが生じることがある。この場合には、第１のオーバーエッチング工程にてエッチング装置に印加するＲＦバイアス電力を、第２のオーバーエッチング工程にて印加するＲＦバイアス電力比べ抑制することにより、エッチングの選択的効果を低下させることなくデポ物の付着量を低減できる。
【００２９】
図９は、上述した、本発明にかかる半導体装置の製造方法における、デポ物の堆積レートのオーバーエッチング時間依存性を示す図である。用いたガスの組成は図１の場合と同じである。ウエハ上に供給されるデポ物の堆積レートは、図９に示すように、オーバーエッチング時間の増加に伴い急激に減少している。このことから、オーバーエッチング中にウエハ上に供給されるデポ物は、オーバーエッチ開始後５秒〜１０秒の間に大幅に低減し、１５秒〜３０秒で完全に消失することがわかる。
【００３０】
次に、本発明にかかる半導体装置の製造方法を用いることにより、ゲート電極の側面における断面テーパー形状の形成が抑制されるが、これについては、以下のように考えることができる。即ち、従来の半導体装置の製造方法においては、図１４に示したように、メインエッチング後に存在するゲート電極の側面のテーパー部分を、飛来したデポ物が覆うものと思われる。そのため、このデポ物によりその後のオーバーエッチングが抑制され、ゲート電極端部のテーパー形状を有した部分はエッチングされずに残る。そのため、オーバーエッチング工程の終了後に半導体装置が洗浄されると、テーパー部に存在したデポ物が除去され、テーパー形状を有したゲート電極が現出するものと考えられる。
【００３１】
次に、エッチング形状のテーパー角度のステージ温度依存性について調査した結果を説明する。図１０において、○は、図１にて説明した本発明にかかる半導体装置の製造方法において、半導体装置を保持するステージの温度を変化させ、その結果得られたゲート電極端部のテーパー形状との関係を示した図である。また、●は比較のために、従来の半導体装置の製造方法（１ステップのオーバーエッチ）において、半導体装置を保持するステージの温度を変化させゲート電極端部のテーパー形状を測定した図である。
従来の方法にて製造される半導体装置は、ウエハを積載するステージ温度が０℃以下の場合には、多量のデポ物の付着により、大きなテーパー形状（テーパー角度が小さい）を有していた。しかしながら、本発明により、ステージ温度が０℃以下の場合でも、異方性のエッチング形状を得ることができることが確認された。
【００３２】
この第１のオーバーエッチング工程におけるオーバーエッチングの時間は前述の図７及び９より、５秒から１０秒、好ましくは１５秒から３０秒程度が好ましく、この時間はチャンバーの大きさ、チャンバー部材あるいは印加されるＲＦバイアス電力等により最適値が変動するが、第１のオーバーエッチング工程におけるオーバーエッチングの時間と第２のオーバーエッチング工程におけるオーバーエッチング時間の比率に換算すると、概ね１／４以下〜１／３以下、即ち、全オーバーエッチング時間のうちのほぼ１／５〜１／４程度の時間であればよいと考えられる。
また、第１のオーバーエッチング工程におけるＯ2添加量としては、図８より５％以下の場合に有効であり、３〜４％であればさらに好ましい。
【００３３】
以上、本願発明者らは、上述した現象の発見に基づき、電極や配線材料をエッチングするメインエッチング工程に続く第１のオーバーエッチング工程として、Ｏ2添加量の少ない比較的強いオーバーエッチングの条件でデポ物の供給が無くなる時間以上オーバーエッチングを実施し、その後、Ｏ2添加量の多い比較的弱いオーバーエッチングの条件の第２のオーバーエッチング工程に切り換えることにより、異方性のエッチング形状を得つつ、ゲート絶縁膜の突き抜けのない電極や配線材料の選択的エッチングが実現できることを見出し、本願発明に到達したものである。
【００３４】
【発明の効果】
以上、この発明にかかる半導体装置の製造方法によれば、半導体基板表面に設けられた絶縁膜上に形成された、電極または配線材料にエッチング処理を施し絶縁膜の少なくとも一部を露出させるメインエッチング工程と、このメインエッチング工程の後に、ハロゲンガスとこのハロゲンガスによる絶縁膜のエッチングを抑制する効果を有する添加ガスであるＯ2とから成り、その添加ガスの比率は５％以下である第１の混合ガスを利用したエッチングにより、メインエッチング工程のエッチング処理にてエッチングされなかった電極または配線材料のエッチング残渣をエッチングし、第１の混合ガスによるエッチング中にチャンバー壁から放出され、半導体装置上に飛来するデポ物の供給が無くなるまで続く第１のオーバーエッチング工程と、第１のオーバーエッチング工程の後に、第１の混合ガスよりも多い比率の添加ガス量を有するハロゲンガスと添加ガスとから成る第２の混合ガスを利用したエッチングにより、エッチング残渣をエッチングする第２のオーバーエッチング工程を有しているため、ハロゲンガスによる絶縁膜をエッチングを抑制する効果が大きい添加ガスを使用していることから、選択性の調整を簡易に行うことができ、所定の選択性が容易に得られる上、オーバーエッチング工程の初期の段階にチャンバー壁等から飛来するデポ物の影響を低減して、ゲート電極側壁へのデポ物の付着によるゲート電極の側面における断面テーパー形状の形成を抑制した上で、絶縁膜に損傷を与えることなく、垂直な端面形状を有した電極または配線材料を形成することができる半導体装置の製造方法が実現される。
【００３６】
また、本発明において、ハロゲンガスとしてＨＢｒ、Ｃｌ2、ＨＣｌまたはＨＩのいずれか若しくはその組み合わせにてなるガスを用いた場合には、金属やＳｉ系のような様々な材質の電極および配線材料に対してエッチング効果を有するため、適用範囲が広く好適である。また、電極または配線材料がＳｉを含んでいる場合には、比較的安定かつ高いエッチングレートが得られ好適である。
【００３７】
また、本発明において、メインエッチング工程におけるエッチング処理が、ＨＢｒ／Ｏ2／Ｃｌ系の第３の混合ガスを利用して行われる場合には、メインエッチング工程とオーバーエッチング工程の両工程がＨＢｒ／Ｏ2系のガスを用いた工程となり、好適である。
【００３８】
また、本発明において、第１のオーバーエッチング工程におけるオーバーエッチングの時間が第２のオーバーエッチング工程におけるオーバーエッチングの時間の１／３以下である場合には、チャンバー壁から飛来するデポ物の基板への影響を抑制しつつ、メインエッチング工程にてエッチングされなかった電極または配線材料を、絶縁膜を損傷することなくエッチングする効果が確実に得られ、好適である。
【００３９】
また、本発明にかかる半導体装置の製造方法を用いれば、メインエッチング工程、第１のオーバーエッチング工程及び第２のオーバーエッチング工程において半導体基板が０℃以下に保持された場合でも、垂直な端面形状が得られ、好適である。
【図面の簡単な説明】
【図１】  本発明にかかる半導体装置の製造方法を示すフロー図である。
【図２】  本発明にかかる半導体装置の製造方法に用いられる半導体装置のゲートエッチング前の断面構造を示す図である。
【図３】  本発明にかかる半導体装置の製造方法に用いられる半導体装置のメインエッチング後の断面構造を示す図である。
【図４】  本発明にかかる半導体装置の製造方法における半導体装置の第１のオーバーエッチング後の断面構造を示す図である。
【図５】  本発明にかかる半導体装置の製造方法における半導体装置の第２のオーバーエッチング後の断面構造を示す図である。
【図６】  本発明に用いられる半導体装置におけるゲート絶縁膜厚のオーバーエッチング時間依存性を示す図である。
【図７】  本発明に用いられる半導体装置におけるゲート絶縁膜厚のオーバーエッチング時間依存性の酸素濃度との関係を示す図である。
【図８】  本発明に用いられる半導体装置におけるデポ物の堆積量の酸素添加量依存性を示す図である。
【図９】  本発明に用いられる半導体装置におけるデポ物の堆積レートのオーバーエッチング時間依存性を示す図である。
【図１０】  本発明に用いられる半導体装置におけるゲート電極端部のテーパー角のステージ温度依存性を示す図である。
【図１１】  従来の半導体装置の製造方法を示すフロー図である。
【図１２】  従来の半導体装置の製造方法に用いられる半導体装置のゲートエッチング前の断面構造を示す図である。
【図１３】  従来の半導体装置の製造方法に用いられる半導体装置のメインエッチング後の断面構造を示す図である。
【図１４】  従来の半導体装置の製造方法に用いられる半導体装置のオーバーエッチング後の断面構造を示す図である。
【図１５】  従来の半導体装置の製造方法に用いられる半導体装置のゲート絶縁膜の突き抜けを説明する断面構造を示す図である。
【符号の説明】
１  半導体基板、２  ゲート絶縁膜、３  アモルファスシリコン、
３’  ゲート電極、４  マスク、５  ゲート電極材料の残渣、６  デポ物、
７  ゲート絶縁膜の突き抜け。
【図１】
0003760843.tif 000002
【図２】
0003760843.tif 000003
【図３】
0003760843.tif 000004
【図４】
0003760843.tif 000005
【図５】
0003760843.tif 000006
【図６】
0003760843.tif 000007
【図７】
0003760843.tif 000008
【図８】
0003760843.tif 000009
【図９】
0003760843.tif 000010
【図１０】
0003760843.tif 000011
【図１１】
0003760843.tif 000012
【図１２】
0003760843.tif 000013
【図１３】
0003760843.tif 000014
【図１４】
0003760843.tif 000015
【図１５】
0003760843.tif 000016