(57)【特許請求の範囲】
【請求項１】
スタティックＲＡＭ内のデータを保持するためのバックアップ電源を有するプログラマブルコントローラであって、
前記スタティックＲＡＭと前記バックアップ電源との間のバックアップ電源経路に接続された、該スタティックＲＡＭの端子電圧を低減させる電圧低減手段と、
バックアップ時において、前記スタティックＲＡＭの端子電圧をバックアップ可能最低電圧に設定し、該バックアップ可能最低電圧に対応した最低バックアップ電流を、前記バックアップ電源から前記スタティックＲＡＭに供給する制御手段と
を具えたことを特徴とするプログラマブルコントローラ。
【請求項２】
前記制御手段は、
前記スタティックＲＡＭのバックアップ電圧−バックアップ電流の指数関数的に変化する電気的特性を示す第１の曲線と、前記電圧低減手段の電圧−電流の電気的特性を示す第２の曲線との関係に基づいて、前記第１の曲線と、前記スタティックＲＡＭの前記バックアップ可能最低電圧の位置での前記第２の曲線との交点を算出し、
前記算出された交点に対応する最低バックアップ電流を、バックアップ時に前記バックアップ電源から前記スタティックＲＡＭに供給するようにしたことを特徴とする請求項１記載のプログラマブルコントローラ。
【請求項３】
電圧低減回路は、ツェナーダイオードであることを特徴とする請求項１又は２記載のプログラマブルコントローラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スタティックＲＡＭ内のデータを保持するバックアップ機能を有するプログラマブルコントローラ（以下、ＰＬＣという）に関する。
【０００２】
【従来の技術】
従来、ＰＬＣに搭載されるメモリには、データを格納する役割と、次回動作開始時まで格納されているデータを保持する役割がある。また、近年、ＰＬＣにおいては、処理速度の高速化が求められており、その実現手段として、メモリアクセス時間の短縮化が図られている。
【０００３】
これらの条件を満足するため、メモリには、スタティックＲＡＭが用いられるのが一般的であり、スタティックＲＡＭで、データを保持するためには、データ保持電源を供給する必要がある。
【０００４】
ここで、スタティックＲＡＭのデータ保持を実現する従来の電源供給方法について説明する。
【０００５】
図５は、従来のスタティックＲＡＭのバックアップを実現するＰＬＣの回路構成例を示すものであり、電源系統に着目して記述してある。なお、説明を簡略化するため、従来のＰＬＣで一般的な電源仕様の、「動作電源電圧＞バックアップ電源電圧」の構成として説明する。
【０００６】
ＣＰＵ３と、入出力制御ブロック２と、スタティックＲＡＭ４とが、電源回路ブロック１によって供給される動作電源系統７に接続される。
【０００７】
また、スタティックＲＡＭ４は、バックアップ電源６によって供給されるバックアップ電源系統８にも接続されている。
【０００８】
図６は、スタティックＲＡＭ４に供給される電圧と供給経路のタイミングチャートを示す。なお、図６中、縦軸は、電源回路ブロック１およびバックアップ電源６の各出力電圧、スタティックＲＡＭ４の電源端子印加電圧を示し、横軸は、各電源経路からの出力供給状態を示す。
【０００９】
電源回路ブロック１が電圧出力中の領域１０においては、電源回路ブロック１から動作電源系統７に電源が供給され、その電圧は、バックアップ電源系統８の電圧よりも十分高い。このため、動作電源系統７の動作中は、バックアップ電源６（１次電池）からの電源供給は起こらず、動作に必要な電源は全て動作電源系統７から供給される。
【００１０】
一方、動作電源系統７からの供給が無くなる非出力中の領域１１においては、バックアップ電源系統８の電位が、動作電源系統７の電位よりも高くなるため、バックアップ電源６からスタティックＲＡＭ４へ電源供給することとなる。
【００１１】
このようにして、動作電源供給が無くなった時にでも、スタティックＲＡＭ４に電源を供給し、データのバックアップを実現している。
【００１２】
また、非動作電源供給時に、バックアップ電源６は、電源系統分離ダイオード５があるため、スタティックＲＡＭ４以外の回路ブロックには電源を供給することがなく、スタティックＲＡＭ４内のデータ保持のためだけに電荷を使用することによって、バックアップ寿命を確保している。
【００１３】
【発明が解決しようとする課題】
しかし、近年では、電子部品の高速化により、スタティックＲＡＭ４のバックアップ時の消費電流は、増大する傾向にある。
【００１４】
そのため、図５に示したような従来のバックアップ電源供給回路構成では、データ保持時に多くのバックアップ電流が消費され、十分なバックアップ時間を確保できなくなる。
【００１５】
そこで、本発明の目的は、スタティックＲＡＭのデータ保持時に消費される電流量を制限し、ひいてはバックアップ寿命を確保することが可能な、プログラマブルコントローラを提供することにある。
【００１６】
【課題を解決するための手段】
本発明は、スタティックＲＡＭ内のデータを保持するためのバックアップ電源を有するプログラマブルコントローラであって、前記スタティックＲＡＭと前記バックアップ電源との間のバックアップ電源経路に接続された、該スタティックＲＡＭの端子電圧を低減させる電圧低減手段と、バックアップ時において、前記スタティックＲＡＭの端子電圧をバックアップ可能最低電圧に設定し、該バックアップ可能最低電圧に対応した最低バックアップ電流を、前記バックアップ電源から前記スタティックＲＡＭに供給する制御手段とを具えることによって、プログラマブルコントローラを構成する。
【００１７】
前記制御手段は、前記スタティックＲＡＭのバックアップ電圧−バックアップ電流の指数関数的に変化する電気的特性を示す第１の曲線と、前記電圧低減手段の電圧−電流の電気的特性を示す第２の曲線との関係に基づいて、前記第１の曲線と、前記スタティックＲＡＭの前記バックアップ可能最低電圧の位置での前記第２の曲線との交点を算出し、前記算出された交点に対応する最低バックアップ電流を、バックアップ時に前記バックアップ電源から前記スタティックＲＡＭに供給するようにしてもよい。
【００１８】
電圧低減回路は、ツェナーダイオードにより構成してもよい。
【００１９】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態を詳細に説明する。なお、前述した従来例と同一部分についてはその説明を省略し、同一符号を付す。
【００２０】
（概要）
本発明は、本来、スタティックＲＡＭ４のデータ保持時において、そのデータ保持用のバックアップ電流Ｉｂがデータ保持時の端子電圧Ｖｏに対して指数的に増加していく点と、スタティックＲＡＭ４がデータを保持できる最低電圧は通常２Ｖ近辺である点と、に着目して構成したものである。
【００２１】
このような点を考慮して、スタティックＲＡＭ４内のデータを保持するバックアップ機能を有するプログラマブルコントローラ（ＰＬＣ）において、バックアップ時において、バックアップ電源６からスタティックＲＡＭ４に供給されるデータ保持のためのバックアップ電流Ｉｂを低減させるデータ保持電流低減手段を設ける。
【００２２】
（回路構成）
図１は、データ保持電流低減手段の構成例を示す。この例では、データ保持電流低減手段としてのデータ保持電流低減回路１００が、バックアップ電源系統８上におけるスタティックＲＡＭ４と充電防止ダイオード９との間に設けられている。
【００２３】
また、動作電源系統７には、電源回路ブロック１と、外部機器とのインタフェイスを行うための入出力制御ブロック２と、ＰＬＣ内部での演算処理を行うためのＣＰＵ３と、各種データを格納するためのスタティックＲＡＭ４とが接続されている。
【００２４】
スタティックＲＡＭ４は、電源非供給時においてデータを保持する必要があるため、動作電源系統７以外に、バックアップ電源６によって供給されるバックアップ電源系統８にも接続されている。なお、ＰＬＣでは、バックアップ電源６として、主に電池が使用されるため、ここでは１次電池にて説明する。
【００２５】
そして、動作電源系統７とバックアップ電源系統８とを分離するため、動作電源系統７上でのスタティックＲＡＭ４への供給経路の部分には、電源系統分離ダイオード５が設けられている。
【００２６】
また、バックアップ電源系統８には、バックアップ電源６（１次電池）への充電を防止するための充電防止用ダイオード９が設けられている。
【００２７】
（回路動作）
図２は、データ保持電流低減回路１００の機能を説明するものであり、バックアップ電源電圧−消費電流の関係を示す。なお、縦軸は、消費電流すなわちバックアップ電流Ｉｂを示し、横軸は、バックアップ電源電圧すなわちスタティックＲＡＭ４の端子電圧Ｖｏを示す。横軸に対して、縦軸は指数関数的に増加する。
【００２８】
データ保持電流低減回路１００の選定は、以下の手順で行う。
【００２９】
消費電流の大きさに相違はあるものの、スタティックＲＡＭ４のバックアップ時のバックアップ電流Ｉｂは、図２の特性からもわかるように、端子電圧Ｖｏの増加に対して、指数的に増加する傾向にある。
【００３０】
そして、スタティックＲＡＭ４がデータを保持できる最低電圧は通常２Ｖ近辺であることから、スタティックＲＡＭ４の端子電圧Ｖｏ−バックアップ電流Ｉｂの曲線５０と、スタティックＲＡＭ４のバックアップ可能最低電圧（ここでは、２．１Ｖ）の位置での曲線６０との交点Ｑを算出する。
【００３１】
一方、スタティックＲＡＭ４に印加する端子電圧Ｖｏの最大値を３．３Ｖとするとき、この最大電圧の位置での曲線４０と、スタティックＲＡＭ４の端子電圧Ｖｏ−バックアップ電流Ｉｂの曲線５０との交点Ｐを求める。
【００３２】
これにより、最大電圧時における交点Ｐでのバックアップ電流Ｉ１と、バックアップ可能最低電圧時における交点Ｑでのバックアップ電流Ｉ２とから、消費電流の低減可能な低減電流値はΔＩ＝Ｉ１−Ｉ２となる。従って、この低減電流値ΔＩだけ消費電流を低減させるように、データ保持電流低減回路１００を選定する必要がある。
【００３３】
以上説明したように、データ保持電流低減回路１００を挿入しない場合のスタティックＲＡＭ４の端子電圧をＶｏ＝３．３Ｖとし、データ保持電流低減回路１００が常に一定値、すなわち、低減電流値ΔＩ（ここでは、低減電流値ΔＩに対応する値として、電圧＝１．２Ｖ）を低減できたとすると、スタティックＲＡＭ４の端子電圧はＶｏ＝２．１Ｖとなる。従って、消費電流を低減電流値ΔＩ分だけ減少させることができるため、バックアップ電源６（１次電池）から流れ出す電荷は低減し、バックアップ継続時間を延ばすことができ、結果として、バックアップ寿命を延ばすことが可能となる。
【００３４】
（データ保持電流低減回路の具体例）
次に、データ保持電流低減回路１００の具体的な構成例を、図３および図４に基づいて説明する。
【００３５】
図３のＰＬＣにおいて、データ保持電流低減回路１００を、スタティックＲＡＭ４に供給するバックアップ電源経路に電圧を低減する電圧低減回路１１０によって構成する。ここでの電圧低減回路１１０としては、ツェナーダイオードを使用する。
【００３６】
このツェナーダイオード１１０の選定は、図４に示すように、スタティックＲＡＭ４の端子電圧Ｖｏ−バックアップ電流Ｉｂの曲線５０と、ツェナー電圧−ツェナー電流の曲線７０とを重ね合わせたときの交点Ｑが、スタティックＲＡＭ４のバックアップ可能最低電圧である２Ｖよりも大きくなるように設定する。
【００３７】
これにより、前述した例で説明した内容と同様の効果が得られ、スタティックＲＡＭ４のバックアップ電流Ｉｂを低減することができ、結果として、バックアップ寿命を延ばすことができる。
【００３８】
なお、上記例では、データ保持電流低減手段として、ツェナーダイオード１１０からなる電圧低減回路１１０を例に挙げて説明したが、消費電流（バックアップ電流Ｉｂ）を低減電流値ΔＩ分だけ減少させる機能をもつものであれば、単体の電気素子に限らず、例えば電気的な間欠制御処理が可能な制御回路を用いてもよい。
【００３９】
【発明の効果】
以上説明したように、本発明によれば、バックアップ時において、バックアップ電源からスタティックＲＡＭに供給されるデータ保持のためのバックアップ電流を低減させるデータ保持電流低減手段を設けたので、例えば、スタティックＲＡＭがデータ保持するときの保持電圧を低下させて、バックアップに必要な消費電流を抑制し、バックアップ持続時間を延ばすことができ、ひいてはバックアップ寿命を延ばすことが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態である、データ保持電流低減手段を備えたプログラマブルコントローラの構成例を示すブロック図である。
【図２】スタティックＲＡＭの端子電圧−バックアップ電流の関係を示す特性図である。
【図３】ツェナーダイオードからなる電圧低減回路を備えたプログラマブルコントローラの構成例を示すブロック図である。
【図４】ツェナー電圧−ツェナー電流の曲線を含む、スタティックＲＡＭの端子電圧−バックアップ電流の関係を示す特性図である。
【図５】従来のプログラマブルコントローラの構成例を示すブロック図である。
【図６】従来のスタティックＲＡＭの端子電圧−バックアップ電流の関係を示す特性図である。
【符号の説明】
１  電源回路ブロック
２  入出力制御ブロック
３  ＣＰＵ
４  スタティックＲＡＭ
５  電源系統分離ダイオード
６  バックアップ電源
７  動作電源系統
８  バックアップ電源系統
９  充電防止ダイオード
１０，１１  領域
４０，５０，６０  曲線
１００  データ保持電流低減手段（データ保持電流低減回路）
１１０  電圧低減回路（ツェナーダイオード）
【図１】
0003827147.tif 000002
【図２】
0003827147.tif 000003
【図３】
0003827147.tif 000004
【図４】
0003827147.tif 000005
【図５】
0003827147.tif 000006
【図６】
0003827147.tif 000007