(57)【特許請求の範囲】
【請求項１】
ゲート電圧制御形スイッチング素子のターンオフ開始から終了までの期間内で電圧変化率を変化させたパターン電圧を発生するゲート電圧パターン発生器と、前記パターン電圧に従って前記電圧制御形スイッチング素子を駆動するゲート電圧駆動アンプとを備えたスイッチング制御回路において、
前記ゲート電圧パターン発生器は、前記パターン電圧のディジタルデータを発生するシーケンス回路と、このディジタルデータに従ってオン・オフ出力を得る複数の高速スイッチング素子で抵抗分圧回路の各抵抗をハイインピーダンスと基準電位に切り替えるＤ／Ａコンバータとで構成し、
前記ゲート電圧駆動アンプは、前記Ｄ／Ａコンバータの抵抗分圧回路の分圧出力を直接に電流増幅するトランジスタ増幅回路で構成したことを特徴とするスイッチング制御回路。
【請求項２】
前記高速スイッチング素子は、高耐圧オープンコレクタ出力のＴＴＬ素子としたことを特徴とする請求項１記載のスイッチング制御回路。
【請求項３】
前記高速スイッチング素子は、ディジタルデータが入力されるＴＴＬ素子と、このＴＴＬ素子の出力で駆動される高速トランジスタとしたことを特徴とする請求項１記載のスイッチング制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＧＢＴなどのゲート電圧制御形スイッチング素子に、中間レベルを持つ多段ゲート電圧を印加してスイッチング制御する回路に関する。
【０００２】
【従来の技術】
ＩＧＢＴなどのゲート電圧制御形スイッチング素子（以後、ＩＧＢＴを例とする）をゲートドライブするには、従来のゲートドライバは図４に示すような回路になっており、正電源電圧（Ｖｃｃ）、負電源電圧（−Ｖｅｅ）の２種類の電圧をゲート抵抗Ｒｇを通してゲートに接続し、ゲート電圧を制御する。ターンオン時にはＶｃｃで、ターンオフ時には−Ｖｅｅでゲートを駆動し、Ｖｃｃから−Ｖｅｅの間の中間的な電圧で駆動することはない。
【０００３】
ＩＧＢＴをスイッチング素子とする電力変換器では、ＩＧＢＴがターンオフする際に生じるサージ電圧のピーク値が、利用可能な直流側電圧の低下やスイッチング損失の増加などの問題を引き起こす。このサージ電圧を軽減するためには、以下のような対策が取り入れられている。
【０００４】
（Ａ）スイッチング速度を遅くする方式。
【０００５】
図４において、ゲート抵抗ＲｇとＩＧＢＴのゲート容量Ｃｇで決まる時定数を抵抗Ｒｇによって大きくすることでＩＧＢＴのスイッチング速度を遅くし、サージ電圧を抑制する。
【０００６】
（Ｂ）サージ電圧を吸収するスナバ回路を設ける方式。
【０００７】
サージ電圧は、ＩＧＢＴ主回路の浮遊インダクタンスに蓄えられたエネルギーによって発生する。よって、このエネルギーをスナバ回路に吸収させることでサージ電圧を低く抑える。
【０００８】
上記の（Ａ）の方式では、ＩＧＢＴのスイッチング速度を遅くすることは、スイッチング時間の増加が素子のターンオフ損失の増加につながるため、主にＩＧＢＴの冷却や電力変換効率に問題が生じる。
【０００９】
一方、（Ｂ）の方式では、スナバ回路が主回路構成を複雑にし、部品点数、工数の増加につながる。また、スナバ回路自体の持つ配線インダクタンス成分がスナバ効果を十分に発揮できなくする。
【００１０】
以上までの問題を解決する方式として、ＩＧＢＴのゲート電圧を多段に変化させたパターン電圧でＩＧＢＴをゲートドライブする方式を本願出願人は既に提案している。
【００１１】
この方式は、パターン電圧としてＩＧＢＴのターンオフ開始から電流遮断が始まる直前までを高速にすることでスイッチング遅れを無くしたり、電流遮断が始まってサージ電圧が上昇しようとする期間を低速にすることでサージ電圧を抑制したり、電流遮断がある程度進んでサージ電圧が低下し始めてからターンオフ終了までを高速にすることでスイッチング損失を軽減する。
【００１２】
このための回路構成は、図５に示す基本的なゲートドライバ構成になり、ゲート電圧パターンを発生させるゲート電圧パターン発生器Ａと、ゲート電圧で実際にＩＧＢＴをドライブするゲート電圧駆動アンプＢによって構成され、ゲート信号が入力されると、パターン発生器Ａが適切なゲート電圧波形を作成し、この電圧波形になるようアンプＢがＩＧＢＴのゲート電圧を制御する。
【００１３】
ゲート電圧パターン発生器Ａは、例えば、図６に示す構成にされ、高速Ｃ−ＭＯＳ形ＴＴＬを用いて構成した簡易Ｄ／Ａコンバータ１と、パターン電圧から高周波成分を除去する抵抗とコンデンサ構成のＣＲフィルタ回路２を利用し、このＴＴＬに与えるディジタルパターンデータをディジタルシーケンス回路３によって制御する。また、ディジタルシーケンス回路３を駆動するクロックとして高精度の水晶発振器４を用いる。
【００１４】
ゲート電圧駆動アンプＢは、例えば、図７に示す構成にされる。同図では、電流駆動能力を高めるためにコレクタ接地形のトランジスタアンプを使用し、一般的なＩＧＢＴのゲート電圧である＋１５Ｖから−１０Ｖを発生する。
【００１５】
前記のＤ／Ａコンバータ１の出力はＴＴＬを利用しているために０Ｖから５Ｖである。ここで、オペアンプを使った電圧ホロワー４Ａで２.５Ｖを仮想的に生成したグランド（Ｇｎｄ）レベルとし、このグランドレベルによりＤ／Ａコンバータの出力は等価的に±２.５Ｖとなる。これをオペアンプを使った非反転増幅器４Ｂで５倍に増幅すると±１２.５Ｖとなり、実際のグランドレベルからみると＋１５Ｖから−１０Ｖとなり、これをトランジスタ増幅回路４Ｃで増幅することにより、ＩＧＢＴの一般的なゲート電圧に対応させる。
【００１６】
【発明が解決しようとする課題】
従来のパターン発生器とゲート電圧駆動アンプを使った多段ゲートドライバ方式では、中間電圧レベルを生成するためにＤ／Ａコンバータが必要となる。また、Ｄ／Ａコンバータの出力を電圧増幅するのに、オペアンプが必要となる。
【００１７】
これら回路素子は、ゲートドライバの性能（ゲート電圧制御分解能、電圧変化速度）を決定するものであり、分解能の高いＤ／Ａコンバータや高速動作するオペアンプは、高価であり、高価なゲート制御回路になる。
【００１８】
本発明の目的は、性能を落とすことなく、低コストにしたスイッチング制御回路を提供することにある。
【００１９】
【課題を解決するための手段】
本発明は、前記課題を解決するために、Ｄ／Ａコンバータを高耐圧オープンコレクタ出力のＴＴＬ素子と分圧抵抗回路で構成、又は高速トランジスタを介在させた構成とし、このコンバータ出力で直接にトランジスタ増幅回路を駆動できるようにしたもので、以下の構成を特徴とする。
【００２０】
ゲート電圧制御形スイッチング素子のターンオフ開始から終了までの期間内で電圧変化率を変化させたパターン電圧を発生するゲート電圧パターン発生器と、前記パターン電圧に従って前記電圧制御形スイッチング素子を駆動するゲート電圧駆動アンプとを備えたスイッチング制御回路において、
前記ゲート電圧パターン発生器は、前記パターン電圧のディジタルデータを発生するシーケンス回路と、このディジタルデータに従ってオン・オフ出力を得る複数の高速スイッチング素子で抵抗分圧回路の各抵抗をハイインピーダンスと基準電位に切り替えるＤ／Ａコンバータとで構成し、
前記ゲート電圧駆動アンプは、前記Ｄ／Ａコンバータの抵抗分圧回路の分圧出力を直接に電流増幅するトランジスタ増幅回路で構成したことを特徴とする。
【００２１】
また、前記高速スイッチング素子は、高耐圧オープンコレクタ出力のＴＴＬ素子としたことを特徴とする。
【００２２】
また、前記高速スイッチング素子は、ディジタルデータが入力されるＴＴＬ素子と、このＴＴＬ素子の出力で駆動される高速トランジスタとしたことを特徴とする。
【００２３】
【発明の実施の形態】
図１は、本発明の実施形態を示す多段ゲートドライバ回路図である。ゲート電圧パターン発生器のシーケンス回路３と水晶発振器４は、従来と同様に、ゲート電圧パターンを発生する。
【００２４】
このパターンに応じた多段ゲート電圧波形を発生するＤ／Ａコンバータ１Ａは、高耐圧オープンコレクタ構成のＴＴＬ（トランジスタ・トランジスタ・ロジック）素子Ｇ１〜Ｇ３と、分圧抵抗Ｒ１〜Ｒ３で構成する。
【００２５】
ＴＴＬ素子Ｇ１〜Ｇ３は、６回路など多数回路を搭載するＩＣ素子として一般に市販されるものを使用できるものであり、シーケンス回路３からの３ビットデータをそれぞれインピーダンス変換するバッファ機能を得るもので、各素子のオン・オフ入力を反転させた出力にはハイインピーダンスのオープン状態と低インピーダンスの基準電位状態を得る。
【００２６】
分圧抵抗Ｒ１〜Ｒ３は、ＴＴＬ素子Ｇ１〜Ｇ３の出力パターンに応じた分圧比で多段ゲート電圧を得るものであり、図示では抵抗Ｒ１の一端が電源電圧（２５Ｖ）に接続され、他端が抵抗Ｒ２，Ｒ３の一端に接続され、抵抗Ｒ２，Ｒ３の他端がＴＴＬ素子Ｇ１，Ｇ２の出力端に接続され、各抵抗の共通の接続端が出力端にされると共にＴＴＬ素子Ｇ３の出力端に接続される。
【００２７】
トランジスタ増幅回路４Ｃは、従来と同様に、Ｄ／Ａコンバータ１Ａからの出力を電流増幅してＩＧＢＴのゲート電圧出力を得る。
【００２８】
以上の構成になるスイッチング制御回路の動作を説明する。シーケンス回路３の出力パターンがＴＴＬ素子Ｇ１〜Ｇ３の全てをオフにするとき、つまり全ての出力をハイインピーダンスにするとき、Ｄ／Ａコンバータ１Ａの出力は電源電圧（２５Ｖ）になる。
【００２９】
また、ＴＴＬ素子Ｇ１がオンになり、他の素子Ｇ２，Ｇ３がオフのとき、Ｄ／Ａコンバータ１Ａの出力は、抵抗Ｒ１とＲ２の分圧比で決まる出力電圧になる。さらに、この状態からＴＴＬ素子Ｇ２がオンになるときには抵抗Ｒ１と抵抗Ｒ２，Ｒ３の並列抵抗値の分圧比で決まる出力電圧になる。さらに、ＴＴＬ素子Ｇ３がオンになるときには基準電位の出力電圧になる。
【００３０】
また、素子Ｇ１，Ｇ３がオフで、素子Ｇ２がオンになるときには抵抗Ｒ１と抵抗Ｒ３の分圧比で決まる出力電圧になる。
【００３１】
したがって、Ｄ／Ａコンバータ１Ａは、従来と同様に、シーケンス回路３からの出力パターンに応じて出力電圧、つまりゲート制御電圧を切換ることができる。
【００３２】
図２は、トランジスタ増幅回路４Ｃが発生する電圧パターンと、Ｄ／Ａコンバータ１ＡのＴＴＬ素子の駆動パターン例を示す。時刻ｔ1までは素子Ｇ１〜Ｇ３の全てをオフ状態にし、Ｄ／Ａコンバータ１Ａの出力は＋１５Ｖになる。時刻ｔ2では素子Ｇ１をオン状態にすることで抵抗Ｒ１とＲ２で決まる中間電圧になり、時刻ｔ3では素子Ｇ３をオン状態にすることで−１０Ｖになる。つまり、３通りのゲート制御電圧を得ることができる。
【００３３】
したがって、本実施形態によれば、ＩＣ素子として市販される高耐圧オープンコレクタのＴＴＬ素子と分圧抵抗回路を使用してＤ／Ａコンバータを構成することができ、しかもゲート電圧駆動アンプにはオペアンプを不要にしてトランジスタ増幅回路のみで済む低コストの回路構成になる。
【００３４】
また、ＴＴＬ素子は低廉でしかも高速動作し、Ｄ／Ａコンバータの出力を直接にトランジスタ増幅回路に印加することから高速動作のゲートドライブ電圧を得ることができる。
【００３５】
なお、実施形態では、高耐圧オープンコレクタ出力のＴＴＬ素子を使用する場合を示すが、ハイインピーダンスへの移行が高速になる素子、例えばＮＰＮ型の高速トランジスタを使用して同等の作用効果、さらには高いゲートドライブ電圧を得ることができる。
【００３６】
この例を図３に示し、Ｄ／Ａコンバータ１Ｂが１Ａと異なる部分は、高耐圧オープンコレクタ出力になるＴＴＬ素子Ｇ１〜Ｇ３に代えて、低い耐圧で高速動作になるＴＴＬ素子Ｇ４〜Ｇ６を使用し、この耐圧の不足分を高速トランジスタＴＲ１〜ＴＲ３をドライブ素子として設けることで補償する。この構成では、トランジスタＴＲ１〜ＴＲ３により高耐圧を得ることができ、電源電圧５０Ｖまでの多段ゲートドライブ電圧を得ることができる。
【００３７】
【発明の効果】
以上のとおり、本発明によれば、Ｄ／Ａコンバータを高耐圧オープンコレクタ出力のＴＴＬ素子と分圧抵抗回路で構成、又は高速トランジスタを介在させた構成とし、このコンバータ出力で直接にトランジスタ増幅回路を駆動するようにしたため、以下の効果がある。
【００３８】
（１）電圧増幅のための高速オペアンプが不要になってコストダウンを図ることができる。
【００３９】
（２）ＴＴＬ素子や高速トランジスタを使用することで高速ゲートドライブができる。特に、ＴＴＬ素子や高速トランジスタは、オン動作が格段に速いため、ＩＧＢＴ等のゲート電圧制御形スイッチング素子のターンオフ速度を高めることができる。
【００４０】
（３）高速トランジスタを使用する場合には高速でかつ高圧のゲートドライブ電圧を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施形態を示す多段ゲートドライバ回路図。
【図２】実施形態における電圧パターンとＴＴＬ駆動パターン例。
【図３】本発明の他の実施形態を示す多段ゲートドライバ回路図。
【図４】従来のゲートドライバ構成。
【図５】従来の他のゲートドライバ構成。
【図６】図５におけるゲート電圧パターン発生回路例。
【図７】図５におけるゲート電圧駆動アンプ回路例。
【符号の説明】
Ａ…ゲート電圧パターン発生器
Ｂ…ゲート電圧駆動アンプ
１、１Ａ、１Ｂ…Ｄ／Ａコンバータ
３…シーケンス回路
４Ｃ…トランジスタ増幅回路。
Ｇ１〜Ｇ３…高耐圧オープンコレクタ出力のＴＴＬ素子
Ｇ４〜Ｇ６…ＴＴＬ素子
ＴＲ１〜ＴＲ３…高速トランジスタ
【図１】
0003743168.tif 000002
【図２】
0003743168.tif 000003
【図３】
0003743168.tif 000004
【図４】
0003743168.tif 000005
【図５】
0003743168.tif 000006
【図６】
0003743168.tif 000007
【図７】
0003743168.tif 000008