(57)【特許請求の範囲】
【請求項１】
入力端子を介して印加される高周波信号を中間周波信号に変換する周波数変換工程と、高周波信号の利得を制御する第１の利得制御工程と、中間周波信号の利得を制御する第２の利得制御工程と、利得制御後の中間周波信号に基づいて、当該中間周波信号の信号レベルが予め定める値になるように、上記第１および第２の利得制御工程での利得を決定する利得決定工程とを含む自動利得制御方法において、
上記第１の利得制御工程で高周波信号の利得が制御された後から、上記第２の利得制御工程で中間周波信号の利得が制御される前までの信号経路の複数箇所で、それぞれの信号レベルを検出するレベル検出工程と、
上記レベル検出工程にて検出された各信号レベルの差が、予め定める一定値となるように、上記信号経路中の信号レベルを制御する第３の利得制御工程とを含んでいることを特徴とする自動利得制御方法。
【請求項２】
入力端子を介して印加される高周波信号を中間周波信号に変換する周波数変換手段と、高周波信号の利得を制御する第１の利得制御手段と、中間周波信号の利得を制御する第２の利得制御手段と、上記第２の利得制御手段よりも後に設けられ、上記第１および第２の利得制御手段の利得を制御する制御手段とを有する自動利得制御回路において、
上記第１および第２の自動制御手段間の信号経路の複数箇所で、それぞれの信号レベルを検出する検出手段と、
上記信号経路上に設けられ、上記各検出箇所での信号レベル差が一定の値となるように利得が制御される第３の利得制御手段とを備えていることを特徴とする自動利得制御回路。
【請求項３】
上記第３の利得制御手段は、上記周波数変換手段の後に設けられていることを特徴とする請求項２記載の自動利得制御回路。
【請求項４】
上記第１の利得制御手段がピンダイオードで構成され、上記第３の利得制御手段がデュアルゲート電界効果トランジスタから構成されていることを特徴とする請求項２または３記載の自動利得制御回路。
【請求項５】
入力端子を介して印加される高周波信号を中間周波信号に変換する周波数変換工程と、高周波信号の利得を制御する第１の利得制御工程と、中間周波信号の利得を制御する第２の利得制御工程と、利得制御後の中間周波信号に基づいて、当該中間周波信号の信号レベルが予め定める値になるように、上記第１および第２の利得制御工程での利得を決定する利得決定工程とを含み、
上記利得決定工程は、上記第１および第２の利得制御工程での利得の合計が予め定める切り換え点を下回る場合、上記第２の利得制御工程での利得を固定する利得分配工程を含む自動利得制御方法において、
上記利得の合計が上記切り換え点を下回る信号レベルの高周波信号が上記入力端子へ入力されている状態で、上記第１の利得制御工程で高周波信号の利得が制御された後から上記第２の利得制御工程で中間周波信号の利得が制御される前までの信号経路の特定箇所の信号レベルを検出するレベル検出工程と、
上記レベル検出工程にて検出された信号レベルが、予め定める値となるように、上記第２の利得制御工程で利得が制御された後の中間周波信号の利得を制御する第３の利得制御工程とを含んでいることを特徴とする自動利得制御方法。
【請求項６】
上記第３の利得制御工程に代えて、上記レベル検出工程にて検出された信号レベルが、予め定める値となるように、上記切り換え点を調整する切り換え点調整工程とを含んでいることを特徴とする請求項５記載の自動利得制御方法。
【請求項７】
入力端子を介して印加される高周波信号を中間周波信号に変換する周波数変換手段と、高周波信号の利得を制御する第１の利得制御手段と、中間周波信号の利得を制御する第２の利得制御手段と、上記第２の利得制御手段よりも後に設けられ、上記第１および第２の利得制御手段の利得を制御する制御手段とを有し、
上記制御手段は、上記第１および第２の利得制御手段へ指示する利得の合計が、予め定める切り換え点を下回る場合、上記第２の利得制御手段の利得を固定する自動利得制御回路において、
上記第１および第２の利得制御手段間の信号経路の特定箇所における信号レベルを検出する検出手段と、
上記第２の利得制御手段と上記制御手段との間に設けられた第３の利得制御手段と、
上記利得の合計が上記切り換え点を下回る信号レベルの高周波信号が上記入力端子へ入力されている状態における上記検出手段の出力が、予め定める値となるように、上記第３の利得制御手段の利得を設定する利得設定手段とを備えていることを特徴とする自動利得制御回路。
【請求項８】
入力端子を介して印加される高周波信号を中間周波信号に変換する周波数変換手段と、高周波信号の利得を制御する第１の利得制御手段と、中間周波信号の利得を制御する第２の利得制御手段と、上記第２の利得制御手段よりも後に設けられ、上記第１および第２の利得制御手段の利得を制御する制御手段とを有し、
上記制御手段は、上記第１および第２の利得制御手段へ指示する利得の合計が、予め定める切り換え点を下回る場合、上記第２の利得制御手段の利得を固定する自動利得制御回路において、
上記第１および第２の利得制御手段間の信号経路の特定箇所における信号レベルを検出する検出手段と、
上記利得の合計が上記切り換え点を下回る信号レベルの高周波信号が上記入力端子へ入力されている状態における上記検出手段の出力が、予め定める値となるように、上記切り換え点を調整する切り換え点調整手段とを備えていることを特徴とする自動利得制御回路。
【請求項９】
入力端子を介して印加される高周波信号を中間周波信号に変換する周波数変換工程と、高周波信号の利得を制御する第１の利得制御工程と、中間周波信号の利得を制御する第２の利得制御工程と、利得制御後の中間周波信号に基づいて、当該中間周波信号の信号レベルが予め定める値になるように、上記第１および第２の利得制御工程での利得を決定する利得決定工程とを含み、
上記利得決定工程は、上記第１および第２の利得制御工程での利得の合計が予め定める切り換え点を下回る場合、上記第２の利得制御工程での利得を固定する利得分配工程を含む自動利得制御方法において、
信号レベルを変更しながら、上記入力端子へ高周波信号を入力すると共に、上記利得決定工程で決定される利得を監視することで、上記第２の利得制御工程における利得の固定が開始される時点の入力信号レベルを検出する第１の開始入力レベル検出工程と、
上記検出された入力信号レベルが、予め定める基準値を超過した分だけ、上記固定される利得の値が大きくなるように、上記切り換え点を調整する第１の切り換え点調整工程と、
上記第１の切り換え点調整工程の後に、信号レベルを変更しながら、上記第２の利得制御工程における利得の固定が開始される時点の入力信号レベルを再度検出する第２の開始入力レベル検出工程と、
上記検出された入力信号レベルが、予め定める基準値を超過した分だけ、上記固定される利得の値が大きくなるように、上記切り換え点を調整する第２の切り換え点調整工程とを含んでいることを特徴とする自動利得制御方法。
【請求項１０】
利得制御後の中間周波信号を復調する復調工程を含み、
上記第１および第２の開始入力レベル検出工程の少なくとも一方にて、信号レベルを変更しながら上記入力端子へ印加される高周波信号を用いて、上記復調工程での受信性能を検査することを特徴とする請求項９記載の自動利得制御方法。
【請求項１１】
入力端子を介して印加される高周波信号を中間周波信号に変換する周波数変換手段と、高周波信号の利得を制御する第１の利得制御手段と、中間周波信号の利得を制御する第２の利得制御手段と、上記第２の利得制御手段よりも後に設けられ、上記第１および第２の利得制御手段の利得を制御する制御手段とを有し、
上記制御手段は、上記第１および第２の利得制御手段へ指示する利得の合計が、予め定める切り換え点を下回る場合、上記第２の利得制御手段の利得を固定する自動利得制御回路において、
上記第１または第２利得制御手段へ指示される利得を監視して、上記第２の利得制御手段の利得の固定が開始されているか否かを判定する判定手段と、
利得固定の開始が検出された時点で上記入力端子に印加されている高周波信号の信号レベルが、予め定める基準値を超過した分だけ、上記固定される利得の値が大きくなるように、上記切り換え点を調整する切り換え点調整手段とを備えていることを特徴とする自動利得制御回路。
【請求項１２】
入力端子を介して印加される高周波信号のうち、特定のチャンネルの周波数成分を中間周波信号に変換する周波数変換工程と、高周波信号の利得を制御する第１の利得制御工程と、中間周波信号の利得を制御する第２の利得制御工程と、利得制御後の中間周波信号に基づいて、当該中間周波信号の信号レベルが予め定める値になるように、上記第１および第２の利得制御工程での利得を決定する利得決定工程とを含み、
上記利得決定工程は、上記第１および第２の利得制御工程での利得の合計が予め定める切り換え点を下回る場合、上記第２の利得制御工程での利得を固定する利得分配工程を含む自動利得制御方法において、
上記第１の利得制御工程で指示される利得の規定値と、上記第１の利得制御工程で高周波信号の利得が制御された後から上記第２の利得制御工程で中間周波信号の利得が制御される前までの信号経路の特定箇所における信号レベルの規定値との組み合わせを、予め記憶する記憶工程と、
上記特定箇所における信号レベルと、上記第１の利得制御工程で指示される利得とを監視する実測工程と、
上記実測工程で実測された信号レベルと利得との組み合わせが、上記記憶工程で記憶された規定値の組み合わせにない場合、規定値の組み合わせになるように、上記切り換え点を調整する切り換え点調整工程とを含んでいることを特徴とする自動利得制御方法。
【請求項１３】
入力端子を介して印加される高周波信号のうち、特定のチャンネルの周波数成分を中間周波信号に変換する周波数変換手段と、高周波信号の利得を制御する第１の利得制御手段と、中間周波信号の利得を制御する第２の利得制御手段と、上記第２の利得制御手段よりも後に設けられ、上記第１および第２の利得制御手段の利得を制御する制御手段とを有し、
上記制御手段は、上記第１および第２の利得制御手段へ指示する利得の合計が、予め定める切り換え点を下回る場合、上記第２の利得制御手段の利得を固定する自動利得制御回路において、
上記第１および第２の利得制御手段間の信号経路の特定箇所における信号レベルを検出する検出手段と、
上記第１利得制御手段へ指示される利得を検出する利得監視手段と、
上記検出手段で検出される信号レベルの規定値と、上記利得監視手段で検出される利得の規定値との組み合わせを記憶する記憶手段と、
上記検出手段および利得監視手段の実測値の組み合わせが、上記記憶手段に格納された規定値の組み合わせにない場合、上記実測値の組み合わせが、上記規定値の組み合わせになるように、上記切り換え点を調整する切り換え点調整手段とを備えていることを特徴とする自動利得制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えば、ケーブルモデムなど、広い入力ダイナミックレンジの受信機に好適に使用される自動利得制御方法および自動利得制御回路に関するものである。
【０００２】
【従来の技術】
例えば、図１８に示すように、従来のデジタル受信機１０１では、チューナ部１１１がＲＦ入力の中から、希望するチャンネルの信号を選択し、中間周波数の中間周波信号に変換し、中間周波処理部１１２が中間周波信号を増幅した後、復調器１１３が中間周波信号を復調して、ベースバンド信号を取り出している。また、チューナ部１１１および中間周波処理部１１２には、それぞれ、ゲインを調整可能なＡＧＣアンプ１５５・１７２が設けられており、復調器１１３は、復調器１１３への入力レベルが一定になるように、両ＡＧＣアンプ１５５・１７２のゲインを制御する。
【０００３】
ここで、ダイナミックレンジの広いＲＦ入力が与えられても、ダイナミックレンジ全域に渡って、感度を良好に保ち、信号歪みなどの復調性能を低下させないように、上記復調器１１３は、両ＡＧＣアンプ１５５・１７２へ指示するゲインの合計に基づいて、ＲＦ入力の信号レベルを推測し、ＲＦ入力の信号レベルが、予め定められたＴＯＰ（ Take Over Point）を超えているか否かによって、両ＡＧＣアンプ１５５・１７２へゲインを分配する際の分配方法を変更している。
【０００４】
具体的には、ＲＦ入力の信号レベルがＴＯＰに満たない場合、復調器１１３は、ＲＦ−ＡＧＣアンプ１５５のゲインを最大に保つと共に、ＩＦ−ＡＧＣアンプ１７２のゲインを制御して、復調器１１３への入力レベルを一定に維持する。これにより、ＲＦ入力が弱い場合に、Ｓ／Ｎ比の低下を抑制できる。これとは逆に、ＲＦ入力の信号レベルがＴＯＰを超えると、復調器１１３は、ＩＦ−ＡＧＣアンプ１７２のゲインを一定に保つと共に、ＲＦ−ＡＧＣアンプ１５５のゲインを制御して、復調器１１３への入力レベルを一定に維持する。これにより、ＲＦ−ＡＧＣアンプ１５５の後段回路へ、過大なレベルの信号が入力された結果、波形歪みが発生し、復調性能を低下させるという不具合を防止できる。上記両分配方法を切り換えることによって、デジタル受信機１０１は、広い入力ダイナミックレンジ全域に渡って、高い受信感度と、低い波形歪みとを両立できる。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、チューナ部１１１および中間周波処理部１１２の後段に設けられた復調器１１３が、両ＡＧＣアンプ１５５・１７２へ指示するゲインの合計に基づいて、ＲＦ入力の信号レベルを推測し、ＲＦ入力の信号レベルが、予め定められたＴＯＰを超えているか否かによって、両ＡＧＣアンプ１５５・１７２へゲインを分配する際の分配方法を変更しているため、チューナ部１１１や中間周波処理部１１２を構成する部材に製造バラツキが発生すると、上記ＴＯＰが最適な値からズレて、高い受信感度と低い波形歪みとの両立が難しくなるという問題を生ずる。
【０００６】
ここで、高い受信感度を得るために、ＴＯＰを高く設定すると、波形歪みが発生しやすくなり、波形歪みを抑制するために、ＴＯＰを低く設定すると、受信感度が低下してしまう。このように、高い受信感度と低い波形歪みとは、トレードオフの関係にあるため、双方を高いレベルで両立させるためには、非常にクリティカルにＴＯＰを設定する必要がある。
【０００７】
一方、チューナ部１１１では、高周波信号を処理する関係上、ゲイン偏差幅が比較的大きく、全受信帯域で、ゲイン偏差を抑制することは極めて難しい。さらに、チューナ部１１１では、トラッキング調整を完全に取ることが難しいため、ゲインの周波数偏差も大きく、チャンネルによっては、１０ｄＢ以上のゲインバラツキが発生することもある。
【０００８】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、製造バラツキが発生しても、高い受信感度と低い波形歪みとを両立可能な自動利得制御回路を実現することにある。
【０００９】
【課題を解決するための手段】
本発明に係る自動利得制御方法は、上記課題を解決するために、入力端子を介して印加される高周波信号を中間周波信号に変換する周波数変換工程と、高周波信号の利得を制御する第１の利得制御工程と、中間周波信号の利得を制御する第２の利得制御工程と、利得制御後の中間周波信号に基づいて、当該中間周波信号の信号レベルが予め定める値になるように、上記第１および第２の利得制御工程での利得を決定する利得決定工程とを含む自動利得制御方法において、以下の工程を設けたことを特徴としている。
【００１０】
すなわち、上記第１の利得制御工程で高周波信号の利得が制御された後から、上記第２の利得制御工程で中間周波信号の利得が制御される前までの信号経路の複数箇所で、それぞれの信号レベルを検出するレベル検出工程と、上記レベル検出工程にて検出された各信号レベルの差が、予め定める一定値となるように、上記信号経路中の信号レベルを制御する第３の利得制御工程とを含んでいる。
【００１１】
上記構成では、第１および第２の利得制御工程や周波数を変換する工程を実施する回路の個体差によって、各検出箇所間の信号経路上の部材に利得偏差が発生したとしても、当該利得偏差は、上記第３の利得制御工程によって吸収され、各検出箇所での信号レベル差を一定の値に保つことができる。
【００１２】
この結果、利得制御後の中間周波信号に基づいて、第１および第２の利得制御工程の利得を決定しているにも拘らず、上記信号経路上の部材の利得偏差に起因する、利得決定工程における利得制御の誤りを防止できる。これにより、例えば、自動利得制御回路など、上記各工程を実施する回路間の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に保つことができる。
【００１３】
本発明に係る自動利得制御回路は、上記課題を解決するために、入力端子を介して印加される高周波信号を中間周波信号に変換する周波数変換手段と、周波数変換前の高周波信号の利得を制御する第１の利得制御手段と、周波数変換後の中間周波信号の利得を制御する第２の利得制御手段と、上記第２の利得制御手段よりも後に設けられ、上記第１および第２の利得制御手段の利得を制御する制御手段とを有する自動利得制御回路において、以下の手段を講じたことを特徴としている。
【００１４】
すなわち、上記第１および第２の利得制御手段間の信号経路の複数箇所で、それぞれの信号レベルを検出する検出手段と、上記信号経路上に設けられ、上記各検出箇所での信号レベル差が一定の値となるように利得が制御される第３の利得制御手段とを備えている。
【００１５】
上記構成では、自動利得制御回路間の個体差によって、各検出箇所間の信号経路上の部材に利得偏差が発生したとしても、当該利得偏差は、上記第３の利得制御手段によって吸収され、各検出箇所での信号レベル差が一定の値に保たれる。
【００１６】
この結果、制御手段が第２の利得制御手段よりも後で、第１および第２の利得制御手段の利得を制御しているにも拘らず、上記信号経路上の部材の利得偏差に起因する、制御手段の利得制御の誤りを防止できる。これにより、自動利得制御回路間の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に保つことができる。
【００１７】
さらに、上記構成に加えて、上記第３の利得制御手段は、例えば、ＳＡＷフィルタの後など、上記周波数変換手段の後に設けられていてもよい。当該構成によれば、第３の利得制御手段が中間周波信号の利得を制御して、上記各検出点間のレベル差を一定の値に保つ。したがって、入力される高周波信号の帯域が広い場合であっても、高周波信号の利得を制御するよりも容易に、周波数特性の良い第３の利得制御手段を実現できる。
【００１８】
また、広い周波数帯域に渡って、周波数特性を向上するために、高周波信号の信号経路が、周波数帯域に応じて、複数に分割され、各経路の利得が大きく異なる場合であっても、利得の少ない経路に合わせて、利得を大きく設定可能な経路の利得を抑制する必要がない。
【００１９】
さらに、上記各構成に加えて、上記第１の利得制御手段がピンダイオードで構成され、上記第３の利得制御手段がデュアルゲート電界効果トランジスタから構成されていてもよい。
【００２０】
当該構成では、受動素子であり、周波数特性を向上しやすいピンダイオードで、第１の利得制御手段が構成され、デュアルゲート電界効果トランジスタによって形成された回路、すなわち、ピンダイオードよりも周波数特性の向上が難しいものの、安価で、高感度な回路によって、第３の利得制御手段が構成されている。したがって、周波数特性、感度および費用の全てでバランスのとれた自動利得制御回路を実現できる。
【００２１】
一方、本発明に係る自動利得制御方法は、入力端子を介して印加される高周波信号を中間周波信号に変換する周波数変換工程と、高周波信号の利得を制御する第１の利得制御工程と、中間周波信号の利得を制御する第２の利得制御工程と、利得制御後の中間周波信号に基づいて、当該中間周波信号の信号レベルが予め定める値になるように、上記第１および第２の利得制御工程での利得を決定する利得決定工程とを含み、上記利得決定工程は、上記第１および第２の利得制御工程での利得の合計が予め定める切り換え点を下回る場合、上記第２の利得制御工程での利得を固定する利得分配工程を含む自動利得制御方法において、上記課題を解決するために、以下の工程を設けたことを特徴としている。
【００２２】
すなわち、上記利得の合計が上記切り換え点を下回る信号レベルの高周波信号が上記入力端子へ入力されている状態で、上記第１の利得制御工程で高周波信号の利得が制御された後から上記第２の利得制御工程で中間周波信号の利得が制御される前までの信号経路の特定箇所の信号レベルを検出するレベル検出工程と、上記レベル検出工程にて検出された信号レベルが、予め定める値となるように、上記第２の利得制御工程で利得が制御された後の中間周波信号の利得を制御する第３の利得制御工程とを含んでいる。
【００２３】
上記構成では、上記利得の合計が上記切り換え点を下回る信号レベルの高周波信号が入力されている状態で、特定箇所の信号レベルが検出され、第３の利得制御工程の利得は、当該信号レベルの実測値が所定値になるように設定される。
【００２４】
ここで、当該状態では、第２の利得制御工程での利得が固定されており、中間周波信号の利得が所定値になるように制御されているため、上記特定箇所より後の信号経路の部材が、設計通りの特性を有していれば、上記特定箇所の信号レベルは、所定値となるハズであり、上記特定箇所の信号レベルの所定値と実測値との差は、上記各部材の利得偏差の合計を示している。
【００２５】
したがって、第３の利得制御工程にて、実測値と所定値との差を打ち消すように利得を制御することで、上記信号経路上の利得偏差を打ち消すことができる。この結果、利得制御後の中間周波信号に基づいて、第１および第２の利得制御工程の利得を決定しているにも拘らず、上記信号経路上の部材の利得偏差に起因する、利得決定工程における利得制御の誤りを防止できる。これにより、例えば、自動利得制御回路など、上記各工程を実施する回路間の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に保つことができる。
【００２６】
また、本発明に係る自動利得制御方法は、上記課題を解決するために、上記第３の利得制御工程に代えて、上記レベル検出工程にて検出された信号レベルが、予め定める値となるように、上記切り換え点を調整する切り換え点調整工程を含んでいてもよい。
【００２７】
当該構成では、上記第２の利得制御工程で利得が制御された後の中間周波信号の利得を制御する代わりに、上記切り換え点を調整することで、上記特定箇所の信号レベルが所定値に維持される。これにより、上記第２の利得制御工程で利得が制御された後の中間周波信号の利得を制御する場合と同様に、自動利得制御回路間の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に保つことができる。
【００２８】
一方、本発明に係る自動利得制御回路は、上記課題を解決するために、入力端子を介して印加される高周波信号を中間周波信号に変換する周波数変換手段と、高周波信号の利得を制御する第１の利得制御手段と、中間周波信号の利得を制御する第２の利得制御手段と、上記第２の利得制御手段よりも後に設けられ、上記第１および第２の利得制御手段の利得を制御する制御手段とを有し、上記制御手段は、上記第１および第２の利得制御手段へ指示する利得の合計が、予め定める切り換え点を下回る場合、上記第２の利得制御手段の利得を固定する自動利得制御回路において、以下の手段を講じたことを特徴としている。
【００２９】
すなわち、上記第１および第２の利得制御手段間の信号経路の特定箇所における信号レベルを検出する検出手段と、上記第２の利得制御手段と上記制御手段との間に設けられた第３の利得制御手段と、上記利得の合計が上記切り換え点を下回る信号レベルの高周波信号が上記入力端子へ入力されている状態における上記検出手段の出力が、予め定める値となるように、上記第３の利得制御手段の利得を設定する利得設定手段とを備えている。
【００３０】
上記構成において、利得設定手段は、上記利得の合計が上記切り換え点を下回る信号レベルの高周波信号が入力されている状態で、特定箇所の信号レベルに応じて、第２の利得制御手段と制御手段との間に配された第３の利得制御手段の利得が設定される。これにより、利得制御後の中間周波信号に基づいて、第１および第２の利得制御手段の利得を決定しているにも拘らず、上記信号経路上の部材の利得偏差に起因する、制御手段の利得制御の誤りを防止できる。これにより、自動利得制御回路間の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に保つことができる。
【００３１】
また、上記第３の利得制御手段および利得設定手段に代えて、上記利得の合計が上記切り換え点を下回る信号レベルの高周波信号が上記入力端子へ入力されている状態における上記検出手段の出力が、予め定める値となるように、上記切り換え点を調整する切り換え点調整手段を備えていてもよい。
【００３２】
上記構成では、第３の利得制御手段の利得を調整する代わりに、上記切り換え点を調整することで、上記利得の合計が上記切り換え点を下回る信号レベルの高周波信号が入力されている状態における上記検出手段の出力が、予め定める値となるように調整される。
【００３３】
これにより、第３の利得制御手段および利得設定手段を有する場合と同様に、自動利得制御回路間の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に保つことができる。
【００３４】
また、本発明に係る自動利得制御方法は、上記課題を解決するために、入力端子を介して印加される高周波信号を中間周波信号に変換する周波数変換工程と、高周波信号の利得を制御する第１の利得制御工程と、中間周波信号の利得を制御する第２の利得制御工程と、利得制御後の中間周波信号に基づいて、当該中間周波信号の信号レベルが予め定める値になるように、上記第１および第２の利得制御工程での利得を決定する利得決定工程とを含み、上記利得決定工程は、上記第１および第２の利得制御工程での利得の合計が予め定める切り換え点を下回る場合、上記第２の利得制御工程での利得を固定する利得分配工程を含む自動利得制御方法において、以下の工程を設けたことを特徴としている。
【００３５】
すなわち、信号レベルを変更しながら、上記入力端子へ高周波信号を入力すると共に、上記利得決定工程で決定される利得を監視することで、上記第２の利得制御工程における利得の固定が開始される時点の入力信号レベルを検出する第１の開始入力レベル検出工程と、上記検出された入力信号レベルが、予め定める基準値を超過した分だけ、上記固定される利得の値が大きくなるように、上記切り換え点を調整する第１の切り換え点調整工程と、上記第１の切り換え点調整工程の後に、信号レベルを変更しながら、上記第２の利得制御工程における利得の固定が開始される時点の入力信号レベルを再度検出する第２の開始入力レベル検出工程と、上記検出された入力信号レベルが、予め定める基準値を超過した分だけ、上記固定される利得の値が大きくなるように、上記切り換え点を調整する第２の切り換え点調整工程とを含んでいる。
【００３６】
上記構成によれば、入力端子へ印加する高周波信号の信号レベルを変更しながら、利得固定を開始する際の信号レベル（開始入力レベル）が測定され、測定結果に応じて、切り換え点が調整される。
【００３７】
ここで、第１の開始入力レベル検出工程および第１の切り換え点調整工程において、開始入力レベルが、予め定める基準値を超過した分は、第２の利得制御工程を実施する部材の利得偏差に対応する。また、上記第１の切り換え点調整工程において、当該利得偏差が補償されているので、第２の開始入力レベル検出工程および第２の切り換え点調整工程において、開始入力レベルが予め定める基準値を超過した分は、第１の利得制御工程を実施する部材の利得偏差に対応する。したがって、第１および第２の切り換え点調整工程によって、第１および第２利得制御工程を実施する部材の利得偏差全てが補償される。
【００３８】
この結果、例えば、自動利得制御回路など、上記各工程を実施する回路間の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に保つことができる。
【００３９】
また、上記構成に加えて、利得制御後の中間周波信号を復調する復調工程を含み、上記第１および第２の開始入力レベル検出工程の少なくとも一方にて、信号レベルを変更しながら上記入力端子へ印加される高周波信号を用いて、上記復調工程での受信性能を検査する方が望ましい。
【００４０】
上記構成によれば、信号レベルを変更しながら、入力端子へ高周波信号を印加する期間中に、上記第１および第２の開始入力レベル検出工程の少なくとも一方と、受信性能の検査との双方を同時に実施できる。したがって、検査に要する時間を短縮できる。
【００４１】
一方、本発明に係る自動利得制御回路は、上記課題を解決するために、入力端子を介して印加される高周波信号を中間周波信号に変換する周波数変換手段と、高周波信号の利得を制御する第１の利得制御手段と、中間周波信号の利得を制御する第２の利得制御手段と、上記第２の利得制御手段よりも後に設けられ、上記第１および第２の利得制御手段の利得を制御する制御手段とを有し、上記制御手段は、上記第１および第２の利得制御手段へ指示する利得の合計が、予め定める切り換え点を下回る場合、上記第２の利得制御手段の利得を固定する自動利得制御回路において、以下の手段を講じたことを特徴としている。
【００４２】
すなわち、上記第１または第２利得制御手段へ指示される利得を監視して、上記第２の利得制御手段の利得の固定が開始されているか否かを判定する判定手段と、利得固定の開始が検出された時点で上記入力端子に印加されている高周波信号の信号レベルが、予め定める基準値を超過した分だけ、上記固定される利得の値が大きくなるように、上記切り換え点を調整する切り換え点調整手段とを備えている。
【００４３】
上記構成において、入力端子へ印加する高周波信号の信号レベルを変化させながら、判定手段による判定と、切り換え点調整手段による調整とを２回繰り返すと、初回の判定および調整が、上述の第１の第１の開始入力レベル検出工程および第１の切り換え点調整工程に相当し、２回目の判定および調整が、上述の第１の第２の開始入力レベル検出工程および第２の切り換え点調整工程に相当する。
【００４４】
したがって、周波数変換手段、並びに、第１および第２の利得制御手段の特性バラツキを補償可能な値に、切り換え点を調整できる。この結果、自動利得制御回路の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に保つことができる。
【００４５】
また、本発明に係る自動利得制御方法は、上記課題を解決するために、入力端子を介して印加される高周波信号のうち、特定のチャンネルの周波数成分を中間周波信号に変換する周波数変換工程と、高周波信号の利得を制御する第１の利得制御工程と、中間周波信号の利得を制御する第２の利得制御工程と、利得制御後の中間周波信号に基づいて、当該中間周波信号の信号レベルが予め定める値になるように、上記第１および第２の利得制御工程での利得を決定する利得決定工程とを含み、上記利得決定工程は、上記第１および第２の利得制御工程での利得の合計が予め定める切り換え点を下回る場合、上記第２の利得制御工程での利得を固定する利得分配工程を含む自動利得制御方法において、以下の工程を設けたことを特徴としている。
【００４６】
すなわち、上記第１の利得制御工程で指示される利得の規定値と、上記第１の利得制御工程で高周波信号の利得が制御された後から上記第２の利得制御工程で中間周波信号の利得が制御される前までの信号経路の特定箇所における信号レベルの規定値との組み合わせを、予め記憶する記憶工程と、上記特定箇所における信号レベルと、上記第１の利得制御工程で指示される利得とを監視する実測工程と、上記実測工程で実測された信号レベルと利得との組み合わせが、上記記憶工程で記憶された規定値の組み合わせにない場合、規定値の組み合わせになるように、上記切り換え点を調整する切り換え点調整工程とを含んでいる。
【００４７】
ここで、入力端子へ印加される高周波信号が、複数のチャンネルの周波数成分を含んでいる場合、所望の特定チャンネルに隣接するチャンネルの周波数成分が大きいと、周波数変換工程にて、特定チャンネルの周波数成分のみを周波数変換しようとしても、隣接チャンネルの周波数成分が混入してしまう。したがって、この周波数成分を含む中間周波信号に基づいて、上記利得決定工程の利得決定および利得分配工程での利得分配が行われると、それぞれへ指示される利得に誤差が発生する。
【００４８】
これに対して、切り換え点調整工程では、上記実測工程で実測された信号レベルと利得との組み合わせと、上記記憶工程で記憶された規定値の組み合わせとが比較され、実測値の組み合わせが規定値の組み合わせになるように、上記切り換え点が調整される。これにより、上記隣接チャンネルによる妨害の有無と、妨害の程度とを評価でき、妨害による利得制御の誤差を補償できる。この結果、自動利得制御回路の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に保つことができる。
【００４９】
また、本発明に係る自動利得制御回路は、上記課題を解決するために、入力端子を介して印加される高周波信号のうち、特定のチャンネルの周波数成分を中間周波信号に変換する周波数変換手段と、高周波信号の利得を制御する第１の利得制御手段と、中間周波信号の利得を制御する第２の利得制御手段と、上記第２の利得制御手段よりも後に設けられ、上記第１および第２の利得制御手段の利得を制御する制御手段とを有し、上記制御手段は、上記第１および第２の利得制御手段へ指示する利得の合計が、予め定める切り換え点を下回る場合、上記第２の利得制御手段の利得を固定する自動利得制御回路において、以下の手段を講じたことを特徴としている。
【００５０】
すなわち、上記第１および第２の利得制御手段間の信号経路の特定箇所における信号レベルを検出する検出手段と、上記第１利得制御手段へ指示される利得を検出する利得監視手段と、上記検出手段で検出される信号レベルの規定値と、上記利得監視手段で検出される利得の規定値との組み合わせを記憶する記憶手段と、上記検出手段および利得監視手段の実測値の組み合わせが、上記記憶手段に格納された規定値の組み合わせにない場合、上記実測値の組み合わせが、上記規定値の組み合わせになるように、上記切り換え点を調整する切り換え点調整手段とを備えている。
【００５１】
上記構成において、切り換え点調整手段は、上記利得監視手段および検出手段で実測された信号レベルと利得との組み合わせと、上記記憶手段に記憶された規定値の組み合わせとを比較して、実測値の組み合わせが規定値の組み合わせになるように、上記切り換え点を調整する。これにより、上記隣接チャンネルによる妨害の有無と、妨害の程度とを評価でき、妨害による利得制御の誤差を補償できる。この結果、自動利得制御回路の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に保つことができる。
【００５２】
【発明の実施の形態】
〔第１の実施形態〕
本発明の一実施形態について図１ないし図８に基づいて説明すると以下の通りである。すなわち、本実施形態に係る自動利得制御回路（ＡＧＣ回路）は、入力信号のダイナミックレンジを大きく確保可能な回路であって、例えば、地上波ＴＶやＣＡＴＶ用のデジタル受信機やケーブルモデムなどに、特に好適に使用されている。
【００５３】
一例として、デジタルＣＡＴＶ用ＱＡＭ（ Quadrature Amplitude Modulation）受信機について説明すると、図１に示すように、当該デジタル受信機（自動利得制御回路）１は、ＲＦ(Radio Frequency) 入力端子Ｔ１に入力されたＱＡＭ変調信号（ＲＦ入力）の中から、希望するチャンネルの信号を選択し、中間周波数の中間周波信号に変換するチューナ部１１と、中間周波信号を増幅する中間周波処理部１２と、中間周波信号を復調する復調器（制御手段）１３とを備えており、希望するチャンネルのＱＡＭ変調信号を復調して出力できる。
【００５４】
上記チューナ部１１では、ＲＦ入力端子Ｔ１に入力されたＲＦ入力は、ハイパスフィルタ５１で、低周波成分が除去された後、ＲＦ−ＡＧＣアンプ（第１の利得制御手段）５２で増幅される。ＲＦ−ＡＧＣアンプ５２の後段には、受信チャンネルの周波数帯域に応じて切り換えられるスイッチ５３が設けられており、ＵＨＦ（ Ultra High Frequency ）帯域のチャンネルを選局する場合、ＲＦ−ＡＧＣアンプ５２の出力は、同調バンドパスフィルタ５４ａにて、ＵＨＦ帯域以外の周波数成分が除去された後、ＲＦ−ＡＧＣアンプ５５ａにて増幅され、複同調バンドパスフィルタ５６ａにて、ＵＨＦ帯域以外の周波数成分が除去される。さらに、複同調バンドパスフィルタ５６ａの出力は、上記スイッチ５３に連動して切り換えられるスイッチ５７を介して、混合器（周波数変換手段）５８に入力される。
【００５５】
本実施形態では、ＵＨＦからＶＨＦ（ Very High Frequency）までの広い周波数帯域に渡って、高い復調性能を保つために、チューナ部１１の受信帯域がＵＨＦ帯域、ＶＨＦ−Ｈｉｇｈ帯域およびＶＨＦ−Ｌｏｗ帯域の３つの周波数帯域に分割されており、各帯域毎に、同調バンドパスフィルタ５４ａ〜５４ｃ、ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃおよび複同調バンドパスフィルタ５６ａ〜５６ｃが設けられている。ここで、各バンドパスフィルタ５４ａ〜５４ｃ・５６ａ〜５６ｃの通過帯域など、各部材の特性は、それぞれが使用する帯域に併せて設定される。また、上記両スイッチ５３・５７は、例えば、図示しないＣＰＵや復調器１３などの選局回路の指示によって、選局チャンネルが属している周波数帯域の部材を選択するように切り換えられる。これにより、広い周波数帯域全域に渡って、高いＳ／Ｎ比で、波形歪みの小さなＱＡＭ信号が、混合器５８に印加される。
【００５６】
一方、混合器５８は、選局チャンネルに応じた周波数の局部発振信号と、上記ＱＡＭ信号とを混合する。これにより、ＱＡＭ信号のうち、選局チャンネルの周波数成分が選択され、上記ハイパスフィルタ５１の通過帯域よりも低い周波数の中間周波信号に周波数変換される。なお、上記局部発振信号は、発振器５９によって生成されており、ＰＬＬ回路６０にも入力される。ＰＬＬ回路６０は、上記選局回路としての復調器１３からの指示に基づき、発振器５９を制御して、局部発振信号の周波数を調整する。これにより、前記局部発振信号の周波数は、受信すべき放送局の周波数に対応するように、安定的に制御される。
【００５７】
上記チューナ部１１から出力された中間周波信号は、中間周波処理部１２において、狭帯域通過フィルタとしてのＳＡＷフィルタ７１によって、帯域外信号が抑圧された後、ＩＦ−ＡＧＣアンプ７２およびＩＦアンプ７３によってゲインが調整され、ローパスフィルタ７４を介して復調器１３に印加される。
【００５８】
一方、図２に示すように、復調器１３において、ＡＤＣ（ Analog to Dijital Converter）回路８１は、中間周波処理部１２のローパスフィルタ７４から出力されたＱＡＭ信号をデジタル信号に変換し、復調回路８２は、当該デジタル信号を復調した後、復調信号として出力する。また、復調器１３は、自らに入力される入力信号のレベルに応じて、チューナ部１１のＡＧＣ制御回路６１、並びに、中間周波処理部１２のＡＧＣ制御回路７５へ指示し、ＲＦ−ＡＧＣアンプ５２、並びに、ＩＦ−ＡＧＣアンプ７２のゲインを調整する。これにより、ＲＦ入力端子Ｔ１に入力されるＲＦ入力のレベルに拘らず、復調器１３には、常に同じレベルの信号が入力される。
【００５９】
より詳細には、比較回路８３は、上記ＡＤＣ回路８１が出力するデジタル信号のレベルと、予め定められた基準信号レベルとを比較し、差信号発生回路８４は、比較結果に基づき、両レベルの差に応じた信号を生成する。さらに、ＰＷＭ信号発生回路８５は、両者の差に応じたパルス幅のＰＷＭ（Pulse Width Modulation）信号を生成する。なお、上記基準信号レベルは、例えば、レジスタ８６に格納されている。
【００６０】
一方、各ＡＧＣ制御回路６１（７５）において、図示しない平滑回路は、それぞれへのＰＷＭ信号を直流化し、レベル変換回路（図示せず）は、直流信号のレベルを、ＲＦ−ＡＧＣアンプ５２（ＩＦ−ＡＧＣアンプ７２）に合ったレベルに変換する。レベル変換された信号は、制御信号として、ＲＦ−ＡＧＣアンプ５２（ＩＦ−ＡＧＣアンプ７２）に入力され、それぞれのゲインを調整する。
【００６１】
なお、本実施形態では、上記比較回路８３、差信号発生回路８４およびＰＷＭ信号発生回路８５は、ＡＤＣ回路８１および復調回路８２と共に、１つの復調用ＩＣ（Integrated Circuit）内に集積されている。これにより、部品点数を削減できると共に、信頼性を向上できる。
【００６２】
このように、ＲＦ入力のレベルに拘らず、復調器１３は、復調器１３への入力信号レベルが常時一定となるように、チューナ部１１および中間周波処理部１２のゲインを調整する。この結果、復調器１３は、ダイナミックレンジが広いＲＦ入力が印加されても、ダイナミックレンジの全域に渡って、高い感度と高い復調性能とを維持できる。
【００６３】
なお、本実施形態では、復調器１３によってゲインが制御される両ＡＧＣアンプ５２・７２に加え、両ＡＧＣアンプ５２・７２間の途中に、外部からの指示に応じてゲインを変更可能なＲＦ−ＡＧＣアンプ５５ａ〜５５ｃが設けられてるが、この動作については、後で詳細に説明する。
【００６４】
ここで、両部１１・１２のゲインの合計が同一であれば、復調器１３への入力信号レベルが同一になるが、本実施形態に係る復調器１３は、ダイナミックレンジの全域に渡って、高い受信感度と高い復調性能とを維持するために、以下のように、チューナ部１１および中間周波処理部１２のゲインを分配している。すなわち、ＲＦ入力のレベルが低い間は、チューナ部１１のゲイン、より正確には、ＲＦ−ＡＧＣアンプ５２のゲインを最大に設定し、中間周波処理部１２のゲインを調整して、復調器１３への入力信号レベルを制御する。この状態では、ＲＦ−ＡＧＣアンプ５２のゲインが最大で、デジタル受信機１のＮＦが一定なので、Ｓ／Ｎ比は、ＲＦ入力の信号レベルに比例して向上する。このように、早い段階で、信号レベルが増幅されるので、Ｓ／Ｎ比を向上できる。
【００６５】
ここで、ＲＦ−ＡＧＣアンプ５２のゲインを最大にした状態で、ＲＦレベルが大きくなっても、後段回路が飽和して波形歪みが発生する虞れがある。例えば、ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃや混合器５８では、波形歪みとして、高調波歪みが発生し、中間周波処理部１２のＩＦ−ＡＧＣアンプ７２やＩＦアンプ７３では、ＩＭ歪みが発生するので、復調器１３の復調性能が劣化してしまう。
【００６６】
これに対して、上記復調器１３は、復調器１３への入力レベルを一定に保つためにチューナ部１１および中間周波処理部１２へ指示しているゲインと、例えば、図２に示すレジスタ８６の設定などによって、予め定められたＴＯＰ（ Take Over Point）とを比較して、ＲＦ入力のレベルがＴＯＰよりも大きいと判断される場合、中間周波処理部１２のゲインを固定して、チューナ部１１、より正確には、ＲＦ−ＡＧＣアンプ５２のゲインを調整することで、上記入力信号レベルを制御する。これにより、波形歪みに起因する復調性能の劣化を防止でき、ＲＦの入力レベルが高くても、高い復調性能を維持できる。
【００６７】
例えば、図３に示すように、ＲＦ入力（チューナ入力）の信号レベルの範囲が、最小−１５ｄＢｍＶ、最大１５ｄＢｍＶとする。また、復調器１３への入力レベルが５５ｄＢｍＶに規定されており、チューナ部１１の最大ゲインが３９ｄＢ、中間周波処理部１２のゲインを固定する場合のゲインが２３ｄＢとする。なお、固定する際のゲインは、感度と歪みとのバランスが取れた値が、設計時の段階で決定される。
【００６８】
ここで、ＴＯＰよりもＲＦ入力のレベルが大きい場合は、中間周波処理部１２のゲインが固定されるため、この数値例では、チューナ部１１の出力レベルが３２ｄＢｍＶとなる。一方、チューナ部１１の最大ゲインが３９ｄＢなので、中間周波処理部１２のゲインを変更することなく、チューナ部１１の出力レベルを上記値に維持しようとすると、ＲＦ入力の信号レベルは、−７ｄＢｍＶ以上が必要になる。
【００６９】
したがって、この場合、ＲＦ入力の信号レベルが−７ｄＢｍＶの時点（ＡＧＣ開始入力レベル）が、ＴＯＰとして設定され、ＲＦ入力が−７ｄＢｍＶ以下の場合、復調器１３は、チューナ部１１のゲインを最大に設定して、中間周波処理部１２のゲインで、復調器１３の入力レベルを一定に維持する。一方、ＲＦ入力が−７ｄＢｍＶより大きい場合は、復調器１３によって、中間周波処理部１２のゲインが固定され、チューナ部１１のゲインによって、復調器１３の入力レベルが制御される。
【００７０】
ここで、ＲＦ−ＡＧＣアンプ５２の制御電圧に対するゲインリダクション特性は、例えば、図４に示すように設定され、ＩＦ−ＡＧＣアンプ７２の制御電圧に対するゲインリダクション特性は、例えば、図５に示すように設定されている。したがって、復調器１３は、復調器１３への入力と、現在、両ＡＧＣアンプ５２・７２へ指示しているゲイン量の合計とに基づいて、ＲＦ入力の信号レベルを判定し、両ＡＧＣ制御回路６１・７５へのＰＷＭ信号を制御するなどして、図６および図７に示す制御電圧が、各ＡＧＣアンプ５２・７２へ印加されるように制御する。
【００７１】
この結果、チューナ部１１、中間周波処理部１２および復調器１３が設計通りの特性で動作したとすると、ＲＦ−ＡＧＣアンプ５２への制御電圧は、図６中、Ｒｃｄで示すように変化する。したがって、ＲＦ入力の信号レベルがＡＧＣ開始入力レベルＲｔｄに到達しない間、上記制御電圧は、一定値（例えば、４Ｖ）に保たれ、ＲＦ−ＡＧＣアンプ５２のゲインを最大レベルに保つことができる。一方、ＲＦ入力の信号レベルがＡＧＣ開始入力レベルＲｔｄを超えると、上記制御電圧がＲＦ入力の信号レベルに応じて低下する。これにより、ＲＦ−ＡＧＣアンプ５２のゲインを、ＲＦ入力の信号レベルに応じて制御できる。
【００７２】
同様に、上記各部材１１〜１３が設計通りの特性で動作したとすると、ＩＦ−ＡＧＣアンプ７２の制御電圧は、図７中、Ｉｃｄで示すように変化する。したがって、ＲＦ入力の信号レベルがＡＧＣ開始入力レベルＩｔｄを超えている間、上記制御電圧は、一定値（例えば、約１．３Ｖ）に保たれ、ＩＦ−ＡＧＣアンプ７２のゲインを所定のレベルに保つことができる。一方、上記ＡＧＣ開始入力レベルＩｔｄを下回ると、上記制御電圧は、ＲＦ入力の信号レベルに応じて上昇する。これにより、ＩＦ−ＡＧＣアンプ７２のゲインを、ＲＦ入力の信号レベルに応じて制御できる。
【００７３】
ここで、上記ＲＦ入力が両ＡＧＣ開始入力レベルＲｔｄ・Ｉｔｄを超える時点は、各部材１１〜１３が設計通りの特性で動作したとすると、復調器１３によって、ＲＦ入力の信号レベルがＴＯＰを超えたと判断される時点と一致する。したがって、復調器１３は、上述のように、両ＡＧＣアンプ５２・７２へゲインを分配でき、ＲＦ入力のダイナミックレンジが大きい場合でも、良好な感度と、良好な復調性能とを両立できる。
【００７４】
さらに、本実施形態に係るデジタル受信機１では、上記復調器１３によりゲインが調整されるＲＦ−ＡＧＣアンプ５２からＩＦ−ＡＧＣアンプ７２までの区間に配された増幅器（この例では、ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃ）が、第３の利得制御手段として、ゲインを調整可能に構成されている。加えて、第１の検出点として、ＲＦ−ＡＧＣアンプ５２の出力ノードの信号レベルを検出する検波平滑回路（検出手段）２１ａと、第２の検出点として、混合器５８の出力ノードの信号レベルを検出する平滑化する検波平滑回路（検出手段）２１ｂと、両検波平滑回路２１ａ・２１ｂで検出されたレベルの差に応じた電圧を出力するレベル差検出回路２２と、基準電圧として、予め定められた定電圧を生成する基準定電圧生成回路２３と、レベル差検出回路２２の出力電圧と、基準電圧とに基づいて、上記両検出点の信号レベルの差が、予め定められた値になるように、上記ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃのゲインを調整する比較回路２４とが設けられている。なお、例えば、ＡＤＣやＤＡＣ（ Digital to Analog Converter）などを用いたデジタル回路によって、上記各部材２１ａ〜２４を実現し、復調器１３と各部材２１ａ〜２４とを同一のＩＣ内に集積してもよい。この場合は、部品数を削減できると共に、品質を安定させることができる。
【００７５】
上記両検波平滑回路２１ａ・２１ｂは、例えば、各検出点の信号を検波し、直流化することで、検出点の信号レベルを検出できる。この構成の場合、上記レベル差検出回路２２および比較回路２４は、両検波平滑回路２１ａ・２１ｂが出力する直流電圧の差が一定になるように、ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃのゲインに帰還をかける。
【００７６】
ここで、例えば、製造バラツキなどによって、チューナ部１１および中間周波処理部１２にゲイン偏差が発生すると、チューナ部１１の入力、チューナ部１１の出力（中間周波処理部１２の入力）および復調器１３の入力の関係は、図８に示すように、設計した関係Ａｄからズレてしまう。例えば、中間周波処理部１２のゲイン偏差がゲイン大の方向に最もバラツクと、中間周波処理部１２がゲインを固定している状態におけるチューナ部１１の出力レベルは、設計値Ｉ０ｄから実際の値Ｉ１ｒのように変化してしまう。一方、ゲイン小の方向に最も大きくバラツクと、チューナ部１１の実際の出力レベルは、Ｉ２ｒのように変化する。
【００７７】
さらに、チューナ部１１のゲインにゲイン偏差が発生すると、中間周波処理部１２のゲインを固定したままで、チューナ部１１のゲイン調整によって、復調器１３の入力レベルを維持可能な範囲も変化して、当該範囲の最小値（ＴＯＰ）も変化してしまう。この結果、中間周波処理部１２のゲイン偏差によって、チューナ部１１の出力レベルがＩ１ｒの状態では、最適なＴＯＰは、チューナ部１１のゲイン偏差に応じてＲ１１ｒ〜Ｒ１２ｒの範囲の値となる。また、チューナ部１１の出力レベルがＩ２ｒの状態では、最適なＴＯＰは、チューナ部１１のゲイン偏差に応じて、Ｒ２１ｒ〜Ｒ２２ｒの範囲の値になる。
【００７８】
この結果、両部材１１・１２のゲイン偏差によって、最適なＴＯＰは、Ｒ１１ｒ〜Ｒ２２ｒの範囲のいずれかの値となる。したがって、例えば、ＴＯＰがＲ１１ｒの場合、復調器１３は、両ＡＧＣアンプ５２・７２への制御電圧を、図６および図７中、Ｒｃ１１ｒまたはＩｃ１１ｒで示すように制御すると最適であり、ＴＯＰがＲ２２ｒの場合は、Ｒｃ２２ｒまたはＩｃ２２ｒで示すように制御する方が望ましい。
【００７９】
ここで、比較例として、図１に示す各部材２１ａ〜２４が存在せず、ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃのゲインが固定されている構成では、チューナ部１１および中間周波処理部１２を構成する各部材の特性にバラツキが発生しているにも拘らず、上記復調器１３は、設計値に基づいて設計されたＴＯＰに基づいて、ゲインを分配する。この結果、最適なＴＯＰでゲインを分配することができず、チューナ部１１のゲイン不足に起因するＳ／Ｎ比の低下が発生したり、中間周波処理部１２へ過大なレベルの信号が入力された結果、信号に波形歪みが発生するなどして、復調性能が低下したりする。
【００８０】
これに対して、本実施形態に係るデジタル受信機１では、上記各部材２１ａ〜２４が設けられており、両検波平滑回路２１ａ・２１ｂの検出点間のレベル差が一定になるようにＲＦ−ＡＧＣアンプ５５ａ〜５５ｃのゲインが調整される。この結果、例えば、製造バラツキなどが原因で、例えば、ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃ自体や図示しない混合器５８内のアンプなど、上記第１の検出点から第２の検出点までのアンプに、周波数に依存したゲイン偏差が存在する場合であっても、上記各部材２１ａ〜２４・５５ａ〜５５ｃによる帰還制御によって、上記両検出点間のゲイン差を一定に保ち、両検出点間のゲイン偏差を補償できる。
【００８１】
この結果、デジタル受信機１間の個体差、および、互いに異なる周波数帯域用の部材（例えば、ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃなど）間の個体差を吸収でき、受信可能な周波数帯域全域に渡って、上記両検出点間のゲイン偏差に起因するＡＧＣ開始入力レベルの変動を抑制できる。この結果、受信感度、並びに、波形歪みなどの復調性能を、設計通りの最適な値に保つことができる。
【００８２】
なお、上記両検出点は、復調器１３によってゲインが調整される２つのアンプの間（図１の例では、ＲＦ−ＡＧＣアンプ５２からＩＦ−ＡＧＣアンプ７２まで）の間に設けられていればよいが、中間周波信号に変換される前の信号を処理する部材（ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃおよび混合器５８）は、中間周波信号に比べて高い周波数を処理しているために、処理可能な周波数帯域全域に渡って、ゲイン偏差を抑制することが難しい。したがって、ゲイン偏差を効率良く除去するためには、本実施形態のように、上記第１の検出点は、ＲＦ−ＡＧＣアンプ５２の出力ノードとし、第２の検出点は、混合器５８の出力ノード、または、それ以降のノードとする方が望ましい。
【００８３】
〔第２の実施形態〕
ところで、第１の実施形態では、一般的なチューナの構成、すなわち、外部からゲインを調整可能なＲＦ−ＡＧＣアンプ５５ａ〜５５ｃがチューナ部１１に既に設けられている構成を想定して、ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃでゲインを調整する場合について説明した。
【００８４】
これに対して、本実施形態に係るデジタル受信機１ａでは、図９に示すように、ＩＦアンプ７３の代わりに、ＩＦ−ＡＧＣアンプ７６を設け、復調器１３は、当該ＩＦ−ＡＧＣアンプ７６のゲインを制御する。さらに、上記比較回路２４は、ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃのゲインに代えて、ＩＦ−ＡＧＣアンプ７２のゲインを制御する。なお、これに伴い、ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃは、ゲインが固定されたＲＦアンプ６２ａ〜６２ｃに変更されている。なお、この構成では、ＩＦ−ＡＧＣアンプ７６が特許請求の範囲に記載の第２の利得制御手段に対応し、ＩＦ−ＡＧＣアンプ７２が第３の利得制御手段に対応する。
【００８５】
当該構成でも、第１の実施形態のデジタル受信機１（図１参照）と同様に、復調器１３によって、それぞれゲインが制御されるＲＦ−ＡＧＣアンプ５２およびＩＦ−ＡＧＣアンプ７６間に、ＩＦ−ＡＧＣアンプ７２が配され、比較回路２４は、両検波平滑回路２１ａ・２１ｂの検出点間のレベル差が一定の値になるように、当該ＩＦ−ＡＧＣアンプ７２のゲインを制御する。
【００８６】
これにより、図１と同様に、デジタル受信機１ａ間の個体差、および、互いに異なる周波数帯域用の部材（例えば、ＲＦアンプ６２ａ〜６２ｃなど）間の個体差を吸収でき、受信可能な周波数帯域全域に渡って、上記両検出点間のゲイン偏差に起因するＡＧＣ開始入力レベルの変動を抑制できる。この結果、受信感度、並びに、波形歪みなどの復調性能を、設計通りの最適な値に保つことができる。
【００８７】
さらに、本実施形態では、図１と異なり、中間周波数に変換した後の場所（混合器５８より後段）に、高利得の利得制御アンプ（ＩＦ−ＡＧＣアンプ７２）を設け、ＩＦ−ＡＧＣアンプ７２でゲインを調整している。したがって、各周波数帯域用のＲＦアンプ６２ａ〜６２ｃ間のゲイン差が大きい場合であっても、図１の構成の構成と異なり、低いゲインでしか増幅できないＲＦアンプに合わせて、高いゲインで増幅可能なＲＦアンプのゲインを制限する必要がない。この結果、高いゲインで増幅可能なＲＦアンプのゲインを制限する場合と異なり、ＲＦ入力の信号レベルが弱い場合のＳ／Ｎ比を向上できる。
【００８８】
〔第３の実施形態〕
本実施形態では、チューナ部１１のゲイン調整にＰＩＮダイオード・アッテネータを使用する場合について説明する。なお、本構成は、上述の第１および第２の実施形態のいずれにも適用できるが、以下では、第１の実施形態に適用した場合を例にして説明する。
【００８９】
すなわち、図１０に示すように、本実施形態に係るデジタル受信機１ｂでは、図１に示すＲＦ−ＡＧＣアンプ５２の代わりに、ＲＦアンプ６３およびＰＩＮダイオード・アッテネータ６４が設けられており、復調器１３は、ＡＧＣ制御回路６１によって、ＰＩＮダイオード・アッテネータ（第１の利得制御手段）６４のゲインを調整する。また、本実施形態において、利得制御用のＲＦ−ＡＧＣアンプ５５ａ〜５５ｃには、デュアルゲートＦＥＴが使用されている。
【００９０】
ここで、ＰＩＮダイオード・アッテネータ６４は、受動素子であり、能動素子としてデュアルゲートＦＥＴを用いた増幅器（ＲＦ−ＡＧＣアンプ５２）でゲイン調整する場合と比較して、周波数特性に優れている。したがって、単一のＰＩＮダイオード・アッテネータで、周波数帯域全域を高精度にゲイン調整できる。
【００９１】
この結果、各周波数帯域に分けられる前の段階（スイッチ５３よりも前段）に、ゲイン調整用の部材（ＰＩＮダイオード・アッテネータ６４）を配しているにも拘らず、ＵＨＦ帯域、ＶＨＦ−Ｈｉｇｈ帯域、ＶＨＦ−Ｌｏｗ帯域の全域に渡って、ゲイン・バラツキの発生を抑制できる。
【００９２】
一方、各ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃは、デュアルゲートＦＥＴで構成されているため、ＰＩＮダイオードを用いる場合に比べて、高感度であり、安価に製造できる。また、各ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃは、上記各周波数帯域に分離された後の信号を処理するため、全域をカバーする場合に比べて、それぞれに割り当てられた帯域内での周波数特性を容易に向上できる。
【００９３】
このように、チューナ部１１において、復調器１３によりゲイン制御される部材（６４）を、ＰＩＮダイオード・アッテネータで構成すると共に、バラツキ補償のためにゲイン制御される部材（５５ａ〜５５ｃ）として、デュアルゲートＦＥＴで構成されたアンプを用いることで、周波数特性、感度および費用の全てでバランスのとれた合理的な設計を行うことができる。
【００９４】
なお、図９の構成に適用すると、バラツキ補償のために、ＩＦ−ＡＧＣアンプ７２のゲインが制御される。ただし、ＩＦ−ＡＧＣアンプ７２は、既に中間周波数に変換された後の信号を処理するので、高感度かつ安価なデュアルゲートＦＥＴで構成しても、ＲＦ入力の周波数帯域全域をカバーする場合に比べて、周波数特性の向上が容易である。したがって、この場合も、周波数特性、感度および費用の全てでバランスのとれた合理的な設計を行うことができる。
【００９５】
〔第４の実施形態〕
図１１に示すように、本実施形態に係るデジタル受信機１ｃでは、図１に示す構成に加えて、ＩＦアンプ７３もゲイン調整可能に形成されており、利得設定手段として、当該ＩＦアンプ７３のゲインを予め定められた値に調整するＰＧＡ（Programmable Gain Amplifier ）回路２５が設けられている。
【００９６】
上記値は、チューナ部１１の実際の出力レベルのズレを打ち消し可能な値であり、具体的には、製造工程において、任意の周波数で、ＩＦ−ＡＧＣアンプ７２のゲインが一定に制御される程度に大きな入力レベルのＲＦ入力をＲＦ入力端子Ｔ１へ印加した状態でのチューナ部１１の出力レベルと、基準値（設計値）とのズレをキャンセルする値に設定される。当該値は、例えば、復調器１３の図示しないメモリなどに格納され、ＰＧＡ回路２５は、当該値を参照して、ＩＦアンプ７３のゲインを調整する。
【００９７】
ここで、上記入力レベルのＲＦ入力が印加されている場合、復調器１３は、ＩＦ−ＡＧＣアンプ７２のゲインが一定になるように、ＲＦ−ＡＧＣアンプ５２およびＩＦ−ＡＧＣアンプ７２のゲインを制御している。したがって、チューナ部１１の出力から復調器１３の入力までの部材、すなわち、ＳＡＷフィルタ７１、ＩＦ−ＡＧＣアンプ７２、ＩＦアンプ７３およびローパスフィルタ７４が、設計通りの特性を持っていれば、チューナ部１１の出力レベルは、設計値になるハズである。
【００９８】
ところが、例えば、各部材７１〜７４にゲインにバラツキが発生したり、ＩＦ−ＡＧＣアンプ７２の制御電圧に対するゲインリダクションの特性にバラツキが発生したりすると、チューナ部１１の出力レベルは、これらのバラツキの分だけ、設計値からズレてしまう。このバラツキを放置すると、ＡＧＣ開始入力レベルが最適値（設計値）から変化するので、受信感度、並びに、波形歪みなどの復調性能を、設計した値に保つことができなくなってしまう。
【００９９】
これに対して、本実施形態に係るデジタル受信機１ｃでは、ＩＦアンプ７３のゲインを予め定められた値に設定するＰＧＡ回路２５が設けられており、ＩＦアンプ７３のゲインを、チューナ部１１の出力レベルのズレを打ち消し可能な値に調整できる。
【０１００】
これにより、各部材７１〜７４のゲインのバラツキ（ゲイン偏差）や、ＩＦ−ＡＧＣアンプ７２のゲインリダクションの特性のバラツキを吸収でき、これらのバラツキに起因するＡＧＣ開始入力レベルの変動を抑制できる。この結果、受信感度、並びに、波形歪みなどの復調性能を、さらに、設計値に近づけることができる。
【０１０１】
ここで、ＩＦアンプ７３およびローパスフィルタ７４は、ＩＦ−ＡＧＣアンプ７２の後段に設けられているため、チューナ部１１に比べて低い中間周波信号を処理している。また、ＲＦ−ＡＧＣアンプ５２およびＩＦ−ＡＧＣアンプ７２によって、復調器１３の信号レベルが一定になるように調整されるため、ＩＦアンプ７３およびローパスフィルタ７４を通過する信号レベルの範囲は、限定されている。したがって、上記ＰＧＡ回路２５は、検波平滑回路２１ａ〜比較回路２４およびＲＦ−ＡＧＣアンプ５５ａ〜５５ｃのように帰還ループを持たず、ＩＦ−ＡＧＣアンプ７２のゲインを所定の値に調整しているだけの簡略な構成であるにも拘らず、何ら支障なく、各部材７１〜７４のゲインのバラツキ（ゲイン偏差）や、ＩＦ−ＡＧＣアンプ７２のゲインリダクションの特性のバラツキを吸収できる。
【０１０２】
なお、上記では、ＰＧＡ回路２５のように、電子ポテンショメータを用いて自動調整する場合について説明したが、ＩＦアンプ７３のゲインを予め定める値に設定可能であれば、例えば、ＰＧＡ回路２５の代わりに可変抵抗を設け、当該可変抵抗の抵抗値を手動で調整するなどして、ＩＦアンプ７３のゲインを手動で調整してもよい。ただし、本実施形態のように、ゲインの値を自動設定する方が、調整の精度と効率とを向上できる。
【０１０３】
〔第５の実施形態〕
本実施形態では、図１２ないし図１４を参照しながら、ＴＯＰを変更することで、デジタル受信機を構成する各部材の特性バラツキを補償する方法、および、その方法に適したデジタル受信機について説明する。
【０１０４】
すなわち、本実施形態に係るデジタル受信機１ｄでは、図１に示す各上記部材２１ａ〜２４に代えて、検波平滑回路２１ｂと同様に、チューナ部１１の出力ノード（混合器５８の出力ノード）における信号レベルを検出する検波平滑回路３１が設けられている。また、ＲＦ入力がＡＧＣ開始入力レベルを超えた時点を実測するために、予め定められた定電圧を出力する定電圧源３２と、定電圧源３２の出力とＡＧＣ制御回路６１が出力する制御電圧とを比較して、ＲＦ入力がＡＧＣ開始入力レベルを超えたか否かを判定する比較器３３とが設けられている。さらに、デジタル受信機１ｄは、上記検波平滑回路３１の出力と比較器３３の出力とを参照して、予め定められた手順で、復調器１３のＴＯＰを調整するＣＰＵ（切り換え点調整手段）１４と、ＣＰＵ１４により参照されるメモリ１５とを備えている。
【０１０５】
なお、上記各部材２１ａ〜２４の削除に伴って、ＡＧＣ制御回路６１は、ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃの利得を制御すると共に、ＲＦ−ＡＧＣアンプ５２に代えてＲＦアンプ６３が設けられている。
【０１０６】
上記定電圧源３２が出力する定電圧は、例えば、制御電圧が図６に示すように変化する場合で、４Ｖに設定されるなど、ＲＦ−ＡＧＣアンプ５２のゲインが変化する時点（ＲＦ入力の信号レベルがＡＧＣ開始入力レベルを超えた時点）で、比較器（判定手段）３３の出力が反転するように設定されている。
【０１０７】
また、上記メモリ１５には、標準的なデジタル受信機１ｄにおいて、ＴＯＰを変化させた場合における検波平滑回路３１の出力値が、例えば、各出力値に対応するＴＯＰの値を出力可能なルックアップテーブルとして、予め格納されている。さらに、ＣＰＵ１４は、例えば、図２に示すレジスタ８６へ値を設定するなどして、復調器１３のＴＯＰを変更できる。
【０１０８】
上記構成のデジタル受信機１ｄでは、各チャンネルのＴＯＰを調整する際、ＲＦ入力端子Ｔ１に信号発生器２が接続される。この状態で、図１３に示すステップ１（以下では、Ｓ１のように略称する）において、ＣＰＵ１４は、復調器１３を介して、ＰＬＬ回路６０へ指示して、ＴＯＰを調整するチャンネルを選局させる。また、Ｓ２において、信号発生器２は、例えば、１０ｄＢｍＶなど、復調器１３が中間周波処理部１２のゲインを一定にする程度に大きなレベルで、しかも、選局したチャンネルのＱＡＭ変調信号を出力する。
【０１０９】
この状態では、復調器１３は、中間周波処理部１２のゲインを一定に保ち、チューナ部１１のゲインを制御して復調器１３の入力レベルを一定に保っているが、ＴＯＰとして、デフォルトの値（規定値）が設定されているため、チューナ部１１や中間周波処理部１２のバラツキによって、チューナ部１１の出力レベルＩ３ｒは、設計値からズレている。
【０１１０】
この状態で、ＣＰＵ１４は、検波平滑回路３１の出力値に基づいて、チューナ部１１の実際の出力レベルＩ３ｒを読み取り、上記設計値とのズレを取得する（Ｓ３）。さらに、ＣＰＵ１４は、Ｓ４において、メモリ１５のルックアップテーブルを参照して、上記ズレの分だけ、チューナ部１１の出力レベルが低くなるようなＴＯＰの値を取得し、復調器１３のＴＯＰを当該値に設定する（Ｓ４）。これにより、検波平滑回路３１の出力値が３ｄＢだけ設計値よりも高ければ、現在の設定よりも、３ｄＢだけ低い出力値が得られる値が、新たなＴＯＰとして設定される。この結果、検波平滑回路３１の検出点以降の回路のゲイン偏差、並びに、当該検出点以降の回路における制御電圧に対するゲインリダクションの特性バラツキが補償され、補正後の検波平滑回路３１の出力値（Ｉ４ｒ）は、設計値Ｉ０ｄとなる。
【０１１１】
また、Ｓ１１において、信号発生器２は、最低の出力レベル（例えば、−１５ｄＢｍＶ）から、徐々に出力レベルを上昇させ、ＣＰＵ１４は、比較器３３の出力を監視して、反転する時点、すなわち、ＡＧＣ開始入力レベルＲ５ｒを取得する。さらに、ＣＰＵ１４は、Ｓ１２において、ＡＧＣ開始入力レベルＲ５ｒと設計値Ｒ０ｄとのズレが、中間周波処理部１２のゲイン偏差によって発生していると仮定して、すなわち、チューナ部１１のゲインが設計値通りであると仮定して、中間周波処理部１２のゲインによって決まるチューナ部１１の出力レベルが、上記ズレを打ち消す分だけ変化するように、ＴＯＰを補正する。
【０１１２】
例えば、図１４に示すように、上記Ｓ１１にて検出されたＡＧＣ開始入力レベルがＲ５ｒで、設計値がＲ０ｄだったとする。この状態で、チューナ部１１のゲインが設計値通り、Ｉ０ｄ−Ｒ０ｄと仮定すると、ＡＧＣ開始入力レベルのズレがＲ５ｒ−Ｒ０ｄなので、ＡＧＣ開始入力レベルを設計値Ｒ０ｄとするためには、チューナ部１１の出力レベルを、Ｉ６ｒ＝Ｉ０ｄ−（Ｒ５ｒ−Ｒ０ｄ）に設定する必要がある。したがって、ＣＰＵ１４は、上記Ｓ１２において、メモリ１５のルックアップテーブルを参照するなどして、チューナ部１１の出力レベルがＩ６ｒとなるように、ＴＯＰの値を調整する。
【０１１３】
上記Ｓ１２において、チューナ部１１のゲインが設計値通りであると仮定した場合のＴＯＰの調整が終了すると、Ｓ１３において、上記Ｓ１１と同様に、信号発生器２は、最低の出力レベルから、徐々に出力レベルを上昇させ、ＣＰＵ１４は、比較器３３の出力を監視して、ＡＧＣ開始入力レベルＲ７ｒを取得する。ここで、上記Ｓ１２において、ＴＯＰは、チューナ部１１のゲインが設計値通りであると仮定して設定されている。したがって、Ｓ１４において、ＣＰＵ１４は、ＡＧＣ開始入力レベルＲ７ｒと設計値Ｒ０ｄとのズレが、チューナ部１１の実際のゲインと設計値とのズレであると判断して、チューナ部１１の出力レベルが、現在の値から、上記ズレを打ち消す分だけ変化するように、ＴＯＰを補正する。
【０１１４】
例えば、図１４に示すように、上記Ｓ１３にて検出されたＡＧＣ開始入力レベルがＲ７ｒで、設計値がＲ０ｄだったとする。このＡＧＣ開始入力レベルＲ７ｒを測定した際、ＴＯＰは、チューナ部１１のゲインが設計値通り、Ｉ０ｄ−Ｒ０ｄと仮定して、チューナ部１１の出力レベルがＩ６ｒとなるように設定されている。したがって、上記ＡＧＣ開始入力レベルのズレ（Ｒ７ｒ−Ｒ０ｄ）は、チューナ部１１のゲイン偏差に起因し、チューナ部１１の実際のゲインは、Ｉ６ｒ−Ｒ７ｒであることがわかる。この場合、ＣＰＵ１４は、上記Ｓ１４において、チューナ部１１の出力レベルが、Ｉ８ｒ＝Ｉ６ｒ−（Ｒ７ｒ−Ｒ０ｄ）となるように、ＴＯＰを調整する。
【０１１５】
上記Ｓ１１〜Ｓ１４のように、実際のＡＧＣ開始入力レベルの測定と測定結果に応じたＴＯＰの設定とを２回繰り返すことで、チューナ部１１および中間周波処理部１２にバラツキが発生したとしても、バラツキに応じたＴＯＰを設定でき、ＡＧＣ開始入力レベルを最適な値に設定できる。復調器１３は、ダイナミックレンジが広いＲＦ入力が印加されても、ダイナミックレンジの全域に渡って、高い感度と高い復調性能とを維持できる。
【０１１６】
上記Ｓ１〜Ｓ１４は、各チャンネル毎に繰り返される。これにより、全てのチャンネルにおいて、ＴＯＰは、ダイナミックレンジの全域に渡って、高い感度と高い復調性能とを維持可能な値に設定される。各チャンネルと、そのチャンネルで適切なＴＯＰとは、例えば、メモリ１５に格納され、ＣＰＵ１４は、選局されたチャンネルに応じたＴＯＰをメモリ１５から読み出して、復調器１３のレジスタ８６に設定する。
【０１１７】
ここで、上記Ｓ１〜Ｓ１４において、ＴＯＰを設定する際、ＲＦ入力端子Ｔ１には、信号発生器２が接続されている。したがって、例えば、デジタル受信機１ｄの設定を確認する検査、あるいは、デジタル受信機１ｄの受信感度特性や耐歪み特性を測定する受信性能検査のように、ＱＡＭ信号を印加しながら実施する検査と、上記Ｓ１〜Ｓ１４のＴＯＰ設定とを同時に実施できる。これにより、ＴＯＰ設定および検査を効率良く実施できる。また、信号発生器２は、信号の周波数や信号レベルなどを予め定められた手順で自動的に順次変更できるので、上記ＴＯＰ設定および検査の信頼性を向上できる。
【０１１８】
なお、上記では、Ｓ１・Ｓ２のように、ＴＯＰの値を調整することで、中間周波処理部１２のゲインのバラツキ、並びに、ＩＦ−ＡＧＣアンプ７２のゲインリダクション特性のバラツキを補償したが、第４の実施形態のように、ＰＧＡ回路２５を設け、ＩＦアンプ７３のゲインを調整するなどして、これらのバラツキを補償してもよい。
【０１１９】
いずれの場合であっても、ＡＧＣ開始入力レベルを実測しながらＴＯＰを調整することで、第１ないし第４の実施形態のように、帰還ループを設けることなく、デジタル受信機１ｄ間の個体差や、互いに異なる周波数帯域用の部材（例えば、ＲＦ−ＡＧＣアンプ５５ａ〜５５ｃなど）間の個体差に応じて、ＡＧＣ開始入力レベルを設定できる。この結果、第１ないし第４の実施形態よりも簡単な回路で、ダイナミックレンジの全域に渡って、高い感度と高い復調性能とを維持できる。
【０１２０】
〔第６の実施形態〕
本実施形態では、チューナ部１１および中間周波処理部１２を構成する部材に特性バラツキが発生しても、隣接チャンネル妨害信号に起因するＡＧＣ開始入力レベルの変動を防止可能なデジタル受信機について説明する。
【０１２１】
すなわち、本実施形態に係るデジタル受信機１ｅでは、図１５に示すように、図１２に示す定電圧源３２および比較器３３に代えて、ＲＦ−ＡＧＣアンプ５２への制御電圧をデジタル値に変換してＣＰＵ１４へ伝えるＡＤＣ回路（利得監視手段）３４が設けられている。なお、本実施形態では、メモリ１５が特許請求の範囲に記載の記憶手段に対応する。
【０１２２】
上記構成では、図１６に示すＳ２１において、信号発生器２は、最低の出力レベルから、徐々に出力レベルを上昇させる。さらに、ＣＰＵ１４は、各出力レベルにおいて、検波平滑回路３１の出力に基づいて、ＲＦ−ＡＧＣアンプ５２のゲインリダクションを取得し、ＡＤＣ回路３４の出力値に基づいて、制御電圧を取得すると共に、ゲインリダクションと制御電圧との組み合わせをメモリ１５に格納する。これにより、ＲＦ−ＡＧＣアンプ５２の制御電圧に対するゲインリダクションの特性が記憶される。
【０１２３】
さらに、例えば、受信時など、ＲＦ入力が印加されている状態で、ＣＰＵ１４は、Ｓ２２において、現在のゲインリダクションおよび制御電圧と上記特性とを比較して、隣接チャンネル妨害信号の影響を評価し、当該影響を打ち消すように、ＴＯＰを変更するなどして、ＡＧＣ開始入力レベルを調整する。
【０１２４】
具体的には、隣接チャンネルに大きな信号があった場合、チューナ部１１のＲＦ−ＡＧＣアンプ５２では、この信号（隣接チャンネル妨害信号）を完全には除去できないため、隣接チャンネル妨害信号によって、ＲＦ−ＡＧＣアンプ５２の制御電圧が、隣接チャンネル妨害信号がないときの値から変化する場合がある。この結果、受信チャンネルのＲＦ入力の信号レベルが低く、本来であれば、チューナ部１１のゲインを最大に設定する方が望ましいにも拘らず、復調器１３は、チューナ部１１のゲインを最大に設定せず、より低い値に制御してしまう。これにより、受信チャンネルのＳ／Ｎ比が低下する虞れがある。
【０１２５】
例えば、図１７に示すように、チューナ部１１の最大ゲインが（Ｉ３１ｒ−Ｒ３１ｒ＝Ｉ３２ｒ−Ｒ３２ｒ）であり、復調器１３が、チューナ部１１の出力レベルがＩ３１ｒ〜Ｉ３２ｒの間は、チューナ部１１のゲインが最大になるように制御しているとする。ここで、隣接チャンネルに大きな信号があった場合、例えば、ハイパスフィルタ５１など、ＲＦ段のフィルタでは、当該信号成分を除去できないため、チューナ部１１のゲインは、見かけ上、減少し、例えば、（Ｒ３３ｒ−Ｉ３１ｒ）となる。この場合、ＡＧＣ開始入力レベルが、本来の値（Ｒ３１ｒ）からＲ３３ｒとなり、本来であれば、チューナ部１１のゲインを最大に設定する方が望ましいにも拘らず、復調器１３は、チューナ部１１のゲインを最大より低い値に制御し、受信チャンネルのＳ／Ｎ比が低下してしまう。
【０１２６】
一方、隣接チャンネル妨害信号がなく、受信チャンネルにおけるＲＦ入力の信号レベルが大きくなった場合も、チューナ部１１の入力レベルが、上記値Ｒ１３ｒになる可能性がある。なお、この場合は、チューナ部１１のゲインが最大値（Ｉ３１ｒ−Ｒ３１ｒ＝Ｉ３２ｒ−Ｒ３２ｒ）に保たれているので、チューナ部１１の出力レベルは、Ｉ３３ｒとなる。
【０１２７】
ここで、メモリ１５には、ＲＦ−ＡＧＣアンプ５２の特性として、隣接チャンネル妨害信号がない場合の検波平滑回路３１の出力値とＡＤＣ回路３４の出力値との組み合わせが格納されている。したがって、図１７の例では、ＲＦ入力がＲ３３ｒとなる制御電圧に対応するチューナ部１１の出力値として、出力値Ｉ３３ｒが格納されている。
【０１２８】
この場合、隣接チャンネル妨害信号があると、上記ゲインリダクションによって、検波平滑回路３１は、チューナ部１１の出力レベルとして、Ｉ３１ｒを検出し、ＡＤＣ回路３４は、ＲＦ入力の信号レベルがＲ３３ｒとなるような制御電圧を検出する。したがって、ＣＰＵ１４は、実際に検出した組み合わせが、上記メモリ１５に格納された組み合わせと相違していることから、隣接チャンネル妨害信号があることを認識する。さらに、ＣＰＵ１４は、隣接チャンネル妨害信号によるゲインリダクションによって、本来の出力値、すなわち、メモリ１５に格納された出力値Ｉ３３ｒが、実際に検出した出力値Ｉ３１ｒへ変化したと判断して、両者のレベル差（Ｉ３３ｒ−Ｉ３１ｒ）だけ、チューナ部１１の出力値が低くなるように、例えば、ＴＯＰを調整するなどして、ＡＧＣ開始入力レベルを調整する。
【０１２９】
これとは逆に、隣接チャンネル妨害信号がない場合、ＣＰＵ１４は、実際に検出した組み合わせが、上記メモリ１５に格納された組み合わせと一致していることから、隣接チャンネル妨害信号がないと判断し、ＡＧＣ開始入力レベルを調整しない。
【０１３０】
このように、本実施形態に係るデジタル受信機１ｅでは、予め格納された制御電圧とチューナ部１１の出力レベルとの組み合わせと、実際に測定された組み合わせとを比較して、隣接チャンネル妨害信号の有無と、妨害の程度とを判断し、妨害を打ち消すように、ＡＧＣ開始入力レベルを調整する。これにより、隣接チャンネル妨害信号の大きさに拘らず、ＡＧＣ開始入力レベルを最適な値に維持でき、高い受信感度と高い復調性能とを両立可能なデジタル受信機１ｅを実現できる。
【０１３１】
【発明の効果】
本発明に係る自動利得制御方法は、以上のように、第１の利得制御工程で高周波信号の利得が制御された後から、第２の利得制御工程で中間周波信号の利得が制御される前までの信号経路の複数箇所で、それぞれの信号レベルを検出するレベル検出工程と、上記レベル検出工程にて検出された各信号レベルの差が、予め定める一定値となるように、上記信号経路中の信号レベルを制御する第３の利得制御工程とを含んでいる構成である。
【０１３２】
上記構成では、第１および第２の利得制御工程や周波数を変換する工程を実施する回路の個体差によって、各検出箇所間の信号経路上の部材に利得偏差が発生したとしても、当該利得偏差は、上記第３の利得制御工程によって吸収され、各検出箇所での信号レベル差を一定の値に保つことができる。この結果、利得制御後の中間周波信号に基づいて、第１および第２の利得制御工程の利得を決定しているにも拘らず、上記信号経路上の部材の利得偏差に起因する、利得決定工程における利得制御の誤りを防止できる。これにより、例えば、自動利得制御回路など、上記各工程を実施する回路間の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に維持できるという効果を奏する。
【０１３３】
本発明に係る自動利得制御回路は、以上のように、第１および第２の利得制御手段間の信号経路の複数箇所で、それぞれの信号レベルを検出する検出手段と、上記信号経路上に設けられ、上記各検出箇所での信号レベル差が一定の値となるように利得が制御される第３の利得制御手段とを備えている構成である。
【０１３４】
上記構成では、自動利得制御回路間の個体差によって、各検出箇所間の信号経路上の部材に利得偏差が発生したとしても、当該利得偏差は、上記第３の利得制御手段によって吸収され、各検出箇所での信号レベル差が一定の値に保たれる。この結果、制御手段が第２の利得制御手段よりも後で、第１および第２の利得制御手段の利得を制御しているにも拘らず、上記信号経路上の部材の利得偏差に起因する、制御手段の利得制御の誤りを防止できる。これにより、自動利得制御回路間の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に維持できるという効果を奏する。
【０１３５】
本発明に係る自動利得制御回路は、以上のように、上記構成に加え、上記第３の利得制御手段は、例えば、ＳＡＷフィルタの後など、上記周波数変換手段の後に設けられている構成である。
【０１３６】
当該構成によれば、広い周波数帯域に渡って、周波数特性を向上するために、高周波信号の信号経路が、周波数帯域に応じて、複数に分割され、各経路の利得が大きく異なる場合であっても、利得の少ない経路に合わせて、利得を大きく設定可能な経路の利得を抑制する必要がない。
【０１３７】
また、第３の利得制御手段が中間周波信号の利得を制御して、上記各検出点間のレベル差を一定の値に保つ。したがって、入力される高周波信号の帯域が広い場合であっても、高周波信号の利得を制御するよりも容易に、周波数特性の良い第３の利得制御手段を実現できるという効果を奏する。
【０１３８】
本発明に係る自動利得制御回路は、以上のように、上記各構成に加え、上記第１の利得制御手段がピンダイオードで構成され、上記第３の利得制御手段がデュアルゲート電界効果トランジスタから構成されている構成である。
【０１３９】
当該構成では、受動素子であり、周波数特性を向上しやすいピンダイオードで、第１の利得制御手段が構成され、デュアルゲート電界効果トランジスタによって形成された回路、すなわち、ピンダイオードよりも周波数特性の向上が難しいものの、安価で、高感度な回路によって、第３の利得制御手段が構成されている。したがって、周波数特性、感度および費用の全てでバランスのとれた自動利得制御回路を実現できるという効果を奏する。
【０１４０】
本発明に係る自動利得制御方法は、以上のように、利得の合計が切り換え点を下回る信号レベルの高周波信号が入力端子へ入力されている状態で、第１の利得制御工程で高周波信号の利得が制御された後から、第２の利得制御工程で中間周波信号の利得が制御される前までの信号経路の特定箇所の信号レベルを検出するレベル検出工程と、上記レベル検出工程にて検出された信号レベルが、予め定める値となるように、上記第２の利得制御工程で利得が制御された後の中間周波信号の利得を制御する第３の利得制御工程とを含んでいる構成である。
【０１４１】
上記構成では、上記利得の合計が上記切り換え点を下回る信号レベルの高周波信号が入力されている状態で、特定箇所の信号レベルが検出され、第３の利得制御工程の利得は、当該信号レベルの実測値が所定値になるように設定される。これにより、上記信号経路上の利得偏差を打ち消すことができる。この結果、上記各工程を実施する回路間の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に維持できるという効果を奏する。
【０１４２】
本発明に係る自動利得制御方法は、以上のように、上記第３の利得制御工程に代えて、上記レベル検出工程にて検出された信号レベルが、予め定める値となるように、上記切り換え点を調整する切り換え点調整工程を含んでいる構成である。
【０１４３】
当該構成では、上記第２の利得制御工程で利得が制御された後の中間周波信号の利得を制御する代わりに、上記切り換え点を調整することで、上記特定箇所の信号レベルが所定値に維持される。これにより、上記第２の利得制御工程で利得が制御された後の中間周波信号の利得を制御する場合と同様に、自動利得制御回路間の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に維持できるという効果を奏する。
【０１４４】
本発明に係る自動利得制御回路は、以上のように、第１および第２の利得制御手段間の信号経路の特定箇所における信号レベルを検出する検出手段と、上記第２の利得制御手段と制御手段との間に設けられた第３の利得制御手段と、利得の合計が上記切り換え点を下回る信号レベルの高周波信号が上記入力端子へ入力されている状態における上記検出手段の出力が、予め定める値となるように、上記第３の利得制御手段の利得を設定する利得設定手段とを備えている構成である。
【０１４５】
それゆえ、利得制御後の中間周波信号に基づいて、第１および第２の利得制御手段の利得を決定しているにも拘らず、上記信号経路上の部材の利得偏差に起因する、制御手段の利得制御の誤りを防止できる。これにより、自動利得制御回路間の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に維持できるという効果を奏する。
【０１４６】
本発明に係る自動利得制御回路は、以上のように、上記第３の利得制御手段および利得設定手段に代えて、上記利得の合計が上記切り換え点を下回る信号レベルの高周波信号が上記入力端子へ入力されている状態における上記検出手段の出力が、予め定める値となるように、上記切り換え点を調整する切り換え点調整手段を備えている構成である。
【０１４７】
上記構成では、第３の利得制御手段の利得を調整する代わりに、上記切り換え点を調整することで、上記利得の合計が上記切り換え点を下回る信号レベルの高周波信号が入力されている状態における上記検出手段の出力が、予め定める値となるように調整される。これにより、第３の利得制御手段および利得設定手段を有する場合と同様に、自動利得制御手段間の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に維持できるという効果を奏する。
【０１４８】
本発明に係る自動利得制御方法は、以上のように、信号レベルを変更しながら、入力端子へ高周波信号を入力すると共に、利得決定工程で決定される利得を監視することで、第２の利得制御工程における利得の固定が開始される時点の入力信号レベルを検出する第１の開始入力レベル検出工程と、上記検出された入力信号レベルが、予め定める基準値を超過した分だけ、上記固定される利得の値が大きくなるように、上記切り換え点を調整する第１の切り換え点調整工程と、上記第１の切り換え点調整工程の後に、信号レベルを変更しながら、上記第２の利得制御工程における利得の固定が開始される時点の入力信号レベルを再度検出する第２の開始入力レベル検出工程と、上記検出された入力信号レベルが、予め定める基準値を超過した分だけ、上記固定される利得の値が大きくなるように、上記切り換え点を調整する第２の切り換え点調整工程とを含んでいる構成である。
【０１４９】
上記構成によれば、入力端子へ印加する高周波信号の信号レベルを変更しながら、利得固定を開始する際の信号レベル（開始入力レベル）が測定され、測定結果に応じて、切り換え点が調整される。この結果、例えば、自動利得制御回路など、上記各工程を実施する回路間の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に維持できるという効果を奏する。
【０１５０】
本発明に係る自動利得制御方法は、以上のように、上記構成に加えて、利得制御後の中間周波信号を復調する復調工程を含み、上記第１および第２の開始入力レベル検出工程の少なくとも一方にて、信号レベルを変更しながら上記入力端子へ印加される高周波信号を用いて、上記復調工程での受信性能を検査する構成である。
【０１５１】
上記構成によれば、信号レベルを変更しながら、入力端子へ高周波信号を印加する期間中に、上記第１および第２の開始入力レベル検出工程の少なくとも一方と、受信性能の検査との双方を同時に実施できる。したがって、検査に要する時間を短縮できるという効果を奏する。
【０１５２】
本発明に係る自動利得制御回路は、以上のように、第１または第２利得制御手段へ指示される利得を監視して、上記第２の利得制御手段の利得の固定が開始されているか否かを判定する判定手段と、利得固定の開始が検出された時点で入力端子に印加されている高周波信号の信号レベルが、予め定める基準値を超過した分だけ、上記固定される利得の値が大きくなるように、上記切り換え点を調整する切り換え点調整手段とを備えている。
【０１５３】
上記構成において、入力端子へ印加する高周波信号の信号レベルを変化させながら、判定手段による判定と、切り換え点調整手段による調整とを２回繰り返すと、初回の判定および調整が、上述の第１の第１の開始入力レベル検出工程および第１の切り換え点調整工程に相当し、２回目の判定および調整が、上述の第１の第２の開始入力レベル検出工程および第２の切り換え点調整工程に相当する。
【０１５４】
したがって、周波数変換手段、並びに、第１および第２の利得制御手段の特性バラツキを補償可能な値に、切り換え点を調整できる。この結果、自動利得制御回路の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に維持できるという効果を奏する。
【０１５５】
本発明に係る自動利得制御方法は、以上のように、第１の利得制御工程で指示される利得の規定値と、第１の利得制御工程で高周波信号の利得が制御された後から第２の利得制御工程で中間周波信号の利得が制御される前までの信号経路の特定箇所における信号レベルの規定値との組み合わせを、予め記憶する記憶工程と、上記特定箇所における信号レベルと、上記第１の利得制御工程で指示される利得とを監視する実測工程と、上記実測工程で実測された信号レベルと利得との組み合わせが、上記記憶工程で記憶された規定値の組み合わせにない場合、規定値の組み合わせになるように、上記切り換え点を調整する切り換え点調整工程とを含んでいる構成である。
【０１５６】
上記構成によれば、切り換え点調整工程において、上記実測工程で実測された信号レベルと利得との組み合わせと、上記記憶工程で記憶された規定値の組み合わせとが比較され、実測値の組み合わせが規定値の組み合わせになるように、上記切り換え点が調整される。これにより、上記隣接チャンネルによる妨害の有無と、妨害の程度とを評価でき、妨害による利得制御の誤差を補償できる。この結果、自動利得制御回路の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に維持できるという効果を奏する。
【０１５７】
本発明に係る自動利得制御回路は、以上のように、第１および第２の利得制御手段間の信号経路の特定箇所における信号レベルを検出する検出手段と、上記第１利得制御手段へ指示される利得を検出する利得監視手段と、上記検出手段で検出される信号レベルの規定値と、上記利得監視手段で検出される利得の規定値との組み合わせを記憶する記憶手段と、上記検出手段および利得監視手段の実測値の組み合わせが、上記記憶手段に格納された規定値の組み合わせにない場合、上記実測値の組み合わせが、上記規定値の組み合わせになるように、上記切り換え点を調整する切り換え点調整手段とを備えている構成である。
【０１５８】
上記構成において、切り換え点調整手段は、上記利得監視手段および検出手段で実測された信号レベルと利得との組み合わせと、上記記憶手段に記憶された規定値の組み合わせとを比較して、実測値の組み合わせが規定値の組み合わせになるように、上記切り換え点を調整する。これにより、上記隣接チャンネルによる妨害の有無と、妨害の程度とを評価でき、妨害による利得制御の誤差を補償できる。この結果、自動利得制御回路の個体差を吸収でき、受信感度、並びに、波形歪みなどの復調性能を最適な値に維持できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すものであり、デジタル受信機の要部構成を示すブロック図である。
【図２】上記デジタル受信機に設けられた復調器の要部構成を示すブロック図である。
【図３】上記デジタル受信機において、ＲＦ−ＡＧＣアンプのゲインとＩＦ−ＡＧＣアンプのゲインとの分配方法を示す説明図である。
【図４】上記ＲＦ−ＡＧＣアンプにおいて、制御電圧に対するゲインリダクション特性を示すグラフである。
【図５】上記ＩＦ−ＡＧＣアンプにおいて、制御電圧に対するゲインリダクション特性を示すグラフである。
【図６】上記ＲＦ−ＡＧＣアンプにおいて、ＲＦ入力の信号レベルと、制御電圧との関係を示すグラフである。
【図７】上記ＩＦ−ＡＧＣアンプにおいて、ＲＦ入力の信号レベルと、制御電圧との関係を示すグラフである。
【図８】上記デジタル受信機において、ＲＦ−ＡＧＣアンプのゲインとＩＦ−ＡＧＣアンプのゲインとの分配方法を示すものであり、個々の部材の特性にバラツキがある場合を示す説明図である。
【図９】本発明の他の実施形態を示すものであり、デジタル受信機の要部構成を示すブロック図である。
【図１０】本発明のさらに他の実施形態を示すものであり、デジタル受信機の要部構成を示すブロック図である。
【図１１】本発明のまた別の実施形態を示すものであり、デジタル受信機の要部構成を示すブロック図である。
【図１２】本発明のさらに他の実施形態を示すものであり、デジタル受信機の要部構成を示すブロック図である。
【図１３】上記デジタル受信機の動作を示すフローチャートである。
【図１４】上記デジタル受信機において、個々の部材の特性バラツキに起因するＡＧＣ開始入力レベルの補償方法を示す説明図である。
【図１５】本発明のまた別の実施形態を示すものであり、デジタル受信機の要部構成を示すブロック図である。
【図１６】上記デジタル受信機の動作を示すフローチャートである。
【図１７】上記デジタル受信機において、隣接チャンネル妨害信号に起因するＡＧＣ開始入力レベルの補償方法を示す説明図である。
【図１８】従来技術を示すものであり、デジタル受信機の要部構成を示すブロック図である。
【符号の説明】
１・１ａ〜１ｅ      デジタル受信機（自動利得制御回路）
１３                  復調器（制御手段）
１４                  ＣＰＵ（切り換え点調整手段）
１５                  メモリ（記憶手段）
２１ａ・２１ｂ・３１  検波平滑回路（検出手段）
２５                  ＰＧＡ回路（利得設定手段）
３３                  比較器（判定手段）
３４                  ＡＤＣ回路（利得監視手段）
５２                  ＲＦ−ＡＧＣアンプ（第１の利得制御手段）
５５ａ〜５５ｃ        ＲＦ−ＡＧＣアンプ（第１または第３の利得制御手段）５８                  混合器（周波数変換手段）
６４                ＰＩＮダイオード・アッテネータ（第１の利得制御手段）７２                  ＩＦ−ＡＧＣアンプ（第２または第３の利得制御手段）７３                  ＩＦアンプ（第３の利得制御手段）
７６                  ＩＦ−ＡＧＣアンプ（第２の利得制御手段）
Ｔ１                  ＲＦ入力端子（入力端子）
【図１】
0003850673.tif 000002
【図２】
0003850673.tif 000003
【図３】
0003850673.tif 000004
【図４】
0003850673.tif 000005
【図５】
0003850673.tif 000006
【図６】
0003850673.tif 000007
【図７】
0003850673.tif 000008
【図８】
0003850673.tif 000009
【図９】
0003850673.tif 000010
【図１０】
0003850673.tif 000011
【図１１】
0003850673.tif 000012
【図１２】
0003850673.tif 000013
【図１３】
0003850673.tif 000014
【図１４】
0003850673.tif 000015
【図１５】
0003850673.tif 000016
【図１６】
0003850673.tif 000017
【図１７】
0003850673.tif 000018
【図１８】
0003850673.tif 000019