(57)【特許請求の範囲】
【請求項１】
少なくとも一つの上位装置と、前記上位装置の支配下で稼働する少なくとも一つの周辺装置とを接続する情報伝送路と、
個々の前記上位装置および前記周辺装置に設けられ、当該上位装置および周辺装置の各々における電源投入／切断に関係なく動作し、前記上位装置の稼働状態情報を前記情報伝送路を経由して前記周辺装置に伝達する通信制御手段と、
個々の前記周辺装置に設けられ、当該周辺装置の各々における電源投入／切断に関係なく動作し、前記上位装置の前記稼働状態情報に基づいて、当該周辺装置の各々における電源投入および電源切断を制御する電源制御手段と、を含み、
前記上位装置の前記稼働状態情報は、前記上位装置における電源投入および電源切断の電源状態を示す第１の情報と、前記上位装置が正常動作か否かの動作状態を示す第２の情報を含むことを特徴とする電源制御装置。
【請求項２】
請求項１記載の電源制御装置において、
個々の前記上位装置の前記通信制御手段が、任意の契機で、当該上位装置における前記稼働状態情報を収集して前記周辺装置の前記通信制御手段に通知する動作を行うことを特徴とする電源制御装置。
【請求項３】
請求項１記載の電源制御装置において、
個々の前記周辺装置の前記通信制御手段が、任意の契機で前記上位装置の前記通信制御手段に働きかけて当該上位装置の前記稼働状態情報を収集する動作を行うことを特徴とする電源制御装置。
【請求項４】
請求項１，２または３記載の電源制御装置において、
前記情報伝送路に接続される複数の前記上位装置および前記周辺装置は、各々がすくなくとも一つの前記上位装置および前記周辺装置を含むグループを構成し、個々の前記グループにおいて互いに独立に、当該グループ内における前記上位装置の前記稼働状態情報に基づく前記周辺装置の電源投入および電源切断の制御が実行されることを特徴とする電源制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源制御技術に関し、特に、複数の筐体からなる情報処理装置における各筐体の電源制御や、一つのシステム内に複数のＣＰＵ筐体をもつクラスタシステムにおける周辺機器筐体の電源制御等に適用して有効な技術に関する。
【０００２】
【従来の技術】
一つまたは複数のＣＰＵ筐体の配下に複数の周辺機器筐体を接続して構成される情報処理システムでは、個々のＣＰＵ筐体の電源のＯＮ／ＯＦＦと、配下の周辺機器筐体の電源のＯＮ／ＯＦＦ操作を連動させて制御することが、システムの運用管理の効率化、自動化、さらにはシステム全体の消費電力低減等の観点から重要となる。
【０００３】
従来、たとえば特開平１１−２１２６８２号公報には、情報処理装置の本体の内部に、周辺装置の電源のＯＮ／ＯＦＦに連動して当該本体の電源のＯＮ／ＯＦＦ、他の周辺装置の電源のＯＮ／ＯＦＦを実行する電源連動用モジュールを備えた電源制御方式が開示されている。
【０００４】
また、特開平６−２３６２２６号公報には、ホストコンピュータと周辺機器とを接続するＳＣＳＩケーブル等のインタフェース信号の状態によって、ホストコンピュータの電源のＯＮ／ＯＦＦを判断して、周辺機器の電源のＯＮ／ＯＦＦを連動させる技術が開示されている。
【０００５】
【発明が解決しようとする課題】
上述の各従来技術では、本体装置が一つの場合を想定しており、クラスタシステムの様に本体装置が複数台存在する場合には、いずれも対応できないという技術的課題がある。
【０００６】
また、後者の従来技術では、インタフェース信号の状態によって接続装置の電源のＯＮ／ＯＦＦ判断するため、ノイズや電圧の回り込みにより、インターフェイス信号の本来の機能が誤動作する可能性が生じるという技術的課題があった。特に、インターフェイス信号としてＳＣＳＩバスの終端電圧を使用する場合、従来の非同期型のバスに対して、近年の高速（８０ＭＢ／秒や１６０ＭＢ／秒）な転送レートを実現しようとすると、終端電圧もノイズ等に対して敏感になっており、終端抵抗の駆動電圧を電源状態の判別に利用することが、ますます実現困難になることが予想される。
【０００７】
本発明の目的は、システムを構成する上位装置や周辺装置の台数や組み合わせ等に関係なく、上位装置および周辺装置の連動した電源投入／切断の制御を的確に行うことが可能な電源制御技術を提供することにある。
【０００８】
本発明の他の目的は、上位装置と周辺装置との間の本来の接続インターフェイスの信頼性を低下させることなく、上位装置および周辺装置の連動した電源投入／切断の制御を的確に行うことが可能な電源制御技術を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の電源制御装置は、少なくとも一つの上位装置と、上位装置の支配下で稼働する少なくとも一つの周辺装置とを接続する情報伝送路と、個々の上位装置および周辺装置に設けられ、当該上位装置および周辺装置の各々における電源投入／切断に関係なく動作し、上位装置の稼働状態情報を情報伝送路を経由して周辺装置に伝達する通信制御手段と、個々の周辺装置に設けられ、当該周辺装置の各々における電源投入／切断に関係なく動作し、上位装置の稼働状態情報に基づいて、当該周辺装置の各々における電源投入および電源切断を制御する電源制御手段と、を含むものである。
【００１０】
より具体的には、接続される各筐体間を接続する複数の信号から構成されるバス、各筐体の電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な通信制御回路、自装置以外の筐体の電源情報等を記憶できる電源状態記憶回路、自筐体の電源のＯＮ／ＯＦＦを行う電源制御回路を備えたものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。
【００１２】
図１は、本発明の一実施の形態である電源制御装置を備えた情報処理システムの構成の一例を示すブロック図、図２は、本実施の形態の電源制御装置における作用の一例を示す説明図、図３は、本発明の一実施の形態である電源制御装置を備えた情報処理システムの構成の変形例を示すブロック図、図４は、図３の変形例の作用の一例を示す説明図、図５は、本発明の一実施の形態である電源制御装置を備えた情報処理システムの構成の変形例を示すブロック図である。
【００１３】
図１の構成において、１−１はＣＰＵ筐体１であり、電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な通信制御回路１−３を具備し、複数の信号から構成されるバス１−５によってＣＰＵ筐体２（１−２）、Ｉ／Ｏ筐体１−６、ＨＤＤ筐体１−ｂと接続される。
【００１４】
ＣＰＵ筐体２（１−２）は電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な通信制御回路１−４を具備している。ＣＰＵ筐体１（１−１）とＣＰＵ筐体２（１−２）はクラスタ構成である。
【００１５】
Ｉ／Ｏ筐体１−６は電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な通信制御回路１−９を具備し、ＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の電源状態情報１−ａを記憶できる電源状態記憶回路１−８、当該Ｉ／Ｏ筐体１−６の電源をＯＮ／ＯＦＦすることのできる電源制御回路１−７から構成される。
【００１６】
ＨＤＤ筐体１−ｂは電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な通信制御回路１−ｅを具備し、ＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の電源状態情報１−ｆを記憶できる電源状態記憶回路１−ｄ、当該ＨＤＤ筐体１−ｂの電源をＯＮ／ＯＦＦすることのできる電源制御回路１−ｃから構成される。
【００１７】
図１に示すクラスタシステムにおいて、ＣＰＵ筐体１（１−１）およびＣＰＵ筐体２（１−２）と、配下のＩ／Ｏ筐体１−６およびＨＤＤ筐体１−ｂは、たとえば、上述のバス１−５とは別に設けられた図示しない接続インターフェイスにて相互に接続され、相互にデータのやり取りを行うことで、連携して所望の情報処理動作を遂行する。
【００１８】
このため、ＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）のどちらか一つのＣＰＵ筐体に電源が入っていれば、それに接続されるＩ／Ｏ筐体１−６、ＨＤＤ筐体１−ｂの様な周辺機器筐体は連携動作可能なように電源を入れておかなければならない。以下にその制御方法について説明する。
【００１９】
まず、ＣＰＵ筐体の側から自発的に自筐体の電源状態を周辺装置側に通知する、ＣＰＵ筐体主導方式による電源制御方法ついて図１を用いて説明する。
【００２０】
ＣＰＵ筐体１（１−１）は、自筐体の電源（５Ｖ／１２Ｖなど）状態が変化した時に、通信制御回路１−３を用い、バス１−５を介してＩ／Ｏ筐体１−６内の通信制御回路１−９と、ＨＤＤ筐体１−ｂ内の通信制御回路１−ｅに電源情報を通知する。ＣＰＵ筐体２（１−２）も同様に自分の電源（５Ｖ／１２Ｖなど）状態が変化した時に、通信制御回路１−４を用い、バス１−５を介してＩ／Ｏ筐体１−６内の通信制御回路１−９と、ＨＤＤ筐体１−ｂ内の通信制御回路１−ｅに電源情報を通知する。
【００２１】
Ｉ／Ｏ筐体１−６は、通信制御回路１−９に通達された情報を電源状態記憶回路１−８に電源状態を電源状態情報１−ａの様に記憶させる。電源制御回路１−７は電源状態情報１−ａによって図２に例示する電源制御条件に基づいて、ＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の両ＣＰＵ筐体が電源ＯＦＦの状態から、どちらか片方もしくは両ＣＰＵ筐体の電源がＯＮされた場合に、当該Ｉ／Ｏ筐体１−６の電源をＯＦＦ→ＯＮさせ、またＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）のどちらか片方もしくは両ＣＰＵ筐体が電源ＯＮの状態から、両ＣＰＵ筐体の電源がＯＦＦされた場合に、当該Ｉ／Ｏ筐体１−６の電源をＯＮ→ＯＦＦさせる。
【００２２】
ＨＤＤ筐体１−ｂもＩ／Ｏ筐体１−６と同様に通信制御回路１−ｅに通達された情報を電源状態記憶回路１−ｄに電源状態を電源状態情報１−ｆの様に記憶させる。電源制御回路１−ｃは電源状態情報１−ｆによって、図２に示す電源制御条件に従って、ＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の両ＣＰＵ筐体が電源ＯＦＦの状態から、どちらか片方もしくは両ＣＰＵ筐体の電源がＯＮされた場合に、当該ＨＤＤ筐体１−ｂの電源をＯＦＦ→ＯＮさせ、またＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）のどちらか片方もしくは両ＣＰＵ筐体が電源ＯＮの状態から、両ＣＰＵ筐体の電源がＯＦＦされた場合に、当該ＨＤＤ筐体１−ｂの電源をＯＮ→ＯＦＦさせる。
【００２３】
次に周辺機器が主導でＣＰＵ筐体の状態情報を収集する場合の電源制御例について説明する。
【００２４】
Ｉ／Ｏ筐体１−６は、定期的に、あるいは任意の契機で、バス１−５を介してＣＰＵ筐体１（１−１）内の通信制御回路１−３と、ＣＰＵ筐体２（１−２）内の通信制御回路１−４にアクセスして、ＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の電源状態の情報を収集する。
【００２５】
ＨＤＤ筐体１−ｂも同様に、定期的に、あるいは任意の契機で、バス１−５を介してＣＰＵ筐体１（１−１）内の通信制御回路１−３とＣＰＵ筐体２（１−２）内の通信制御回路１−４から電源状態の情報を収集する。
【００２６】
Ｉ／Ｏ筐体１−６は、通信制御回路１−９に収集したＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の電源状態を電源状態情報１−ａの様に記憶する。電源制御回路１−７は電源状態情報１−ａによって図２に示す制御条件にて、ＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の両ＣＰＵ筐体が電源ＯＦＦの状態から、どちらか片方もしくは両ＣＰＵ筐体の電源がＯＮされていた場合に、当該Ｉ／Ｏ筐体１−６の電源をＯＦＦ→ＯＮさせ、またＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の両ＣＰＵ筐体が電源ＯＮの状態から、両ＣＰＵ筐体の電源がＯＦＦされていた場合にＩ／Ｏ筐体１−６の電源をＯＮ→ＯＦＦする。
【００２７】
ＨＤＤ筐体１−ｂもＩ／Ｏ筐体１−６と同様に収集した電源状態を電源状態情報１−ｆの様に記憶し、電源制御回路１−ｃは電源状態情報１−ｆによって図２に示す通り、当該ＨＤＤ筐体１−ｂの電源ＯＮ／ＯＦＦを制御する。
【００２８】
これらの、ＣＰＵ筐体主導、あるいは周辺装置主導によるＣＰＵ筐体の電源状態の情報の収集およびそれに連動した周辺装置の電源制御により、クラスタシステムにおいて必要条件を効率良く満たす電源制御が実現できる。
【００２９】
次に、周辺装置の電源制御に用いられる、ＣＰＵ筐体側の状態情報の種類を一つ増やした場合について図３を用いて説明する。例えば、電源情報の他に、ＣＰＵ筐体の動作情報ＯＫ／ＮＧという情報を追加する。動作情報ＯＫはＣＰＵ筐体の動作が正常な状態を示し、動作情報ＮＧはＣＰＵ筐体が動作不能な異常状態（ＣＰＵのハングアップ、等）を示す。
【００３０】
ＣＰＵ筐体の動作情報ＯＫ／ＮＧを追加した場合、図１の構成との相違点として、Ｉ／Ｏ筐体１−ｇは電源ＯＦＦ状態（スタンバイ電源状態）で動作可能なＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の電源状態及び動作状態からなる電源／動作状態情報１−ｉを記憶できる電源／動作状態記憶回路１−ｈを具備し、ＨＤＤ筐体１−ｊはＣＰＵ筐体１（１−１）、ＣＰＵ筐体２（１−２）の電源状態及び動作状態からなる電源／動作状態情報１−ｌを記憶できる電源／動作状態記憶回路１−ｋから構成される。
【００３１】
前述した様に、クラスタシステムにおいて、ＣＰＵ筐体が一つでも電源ＯＮの状態であれば、そのシステムに接続される周辺機器筐体は電源ＯＮしていなければならない。しかし、電源ＯＮしているＣＰＵ筐体がハングアップなどを起こし動作ＮＧであれば、周辺機器筐体の電源はＯＮしていても消費電力の無駄であり、電源ＯＦＦした方が効率がよい。以下にその制御方法について説明する。
【００３２】
ＣＰＵ筐体１（１−１）は、自分の電源状態が変化した場合や動作状態が変化した時に通信制御回路１−３を用い、バス１−５を介してＩ／Ｏ筐体１−ｇ内の通信制御回路１−９と、ＨＤＤ筐体１−ｊ内の通信制御回路１−ｅに、自ＣＰＵ筐体の電源情報と動作情報を通知する。ＣＰＵ筐体２（１−２）も同様に電源情報と動作情報を通知する。
【００３３】
Ｉ／Ｏ筐体１−ｇは通信制御回路１−９に通知された情報を電源／動作状態記憶回路１−ｈに電源状態及び動作状態を電源／動作状態情報１−ｉの様に記憶させる。電源制御回路１−７は電源／動作状態情報１−ｉによって図４に示す通り、ＣＰＵ筐体の一つ以上が電源ＯＮされ、かつ動作ＯＫの場合にのみ、周辺機器筐体（当該Ｉ／Ｏ筐体１−ｇ）の電源をＯＦＦ→ＯＮさせ、また全てのＣＰＵ筐体がＯＦＦされるか、もしくはＯＮされているＣＰＵ筐体の動作状態がＮＧであればＯＮ→ＯＦＦさせる。
【００３４】
ＨＤＤ筐体１−ｊもＩ／Ｏ筐体１−ｇと同様に各ＣＰＵ筐体から通知された電源情報と動作情報を電源／動作状態情報１−ｌの様に記憶し、電源制御回路１−ｃは電源／動作状態情報１−ｌによって図４に示す通り、当該ＨＤＤ筐体１−ｊの電源ＯＮ／ＯＦＦを制御する。
【００３５】
上の説明では、ＣＰＵ筐体の側から自発的に、周辺装置の側に、自ＣＰＵ筐体の電源情報および動作情報を通知して電源制御を行わせる場合を例示しているが、先に例示した図１の場合の様に、周辺機器の側から任意の契機で、各ＣＰＵ筐体の電源情報および動作情報を収集して、自周辺機器の電源のＯＮ／ＯＦＦを制御することもできる。
【００３６】
次に複数のグループ化されたシステムの場合における電源制御ついて図５を用いて説明する。バス１−５上に例えば２つのグループが存在した場合、グループ１は、ＣＰＵ筐体１（１−１）とＩ／Ｏ筐体１−６、ＨＤＤ筐体１（１−ｂ）の構成でバス１−５で接続されおり、グループ２は、ＣＰＵ筐体２（１−２）、ＣＰＵ筐体３（１−ｍ）とＨＤＤ筐体２（１−ｎ）の構成でグループ１と同じバス１−５で接続されている。
【００３７】
グループ１のＣＰＵ筐体１（１−１）は、自分の電源状態が変化した時に、自グループ１に属するＩ／Ｏ筐体１−６とＨＤＤ筐体１（１−ｂ）にのみ電源情報を通知し、他のグループ２に属するＨＤＤ筐体２（１−ｎ）へは通知しない。
【００３８】
グループ２のＣＰＵ筐体２（１−２）とＣＰＵ筐体３（１−ｍ）は、それぞれ自分の電源状態が変化した時に、自グループ２に属するＨＤＤ筐体２（１−ｎ）にのみ電源情報を通知し、他のグループ１に属するＩ／Ｏ筐体１−６とＨＤＤ筐体１（１−ｂ）へは通知しない。
【００３９】
グループ１のＩ／Ｏ筐体１−６とＨＤＤ筐体１（１−ｂ）は、通知された自グループ１内のＣＰＵ筐体１（１−１）の電源情報をもとに、上述の図２（電源情報と動作情報の二つを用いる場合は図４）の条件により自筐体の電源ＯＮ／ＯＦＦを制御する。
【００４０】
グループ２のＨＤＤ筐体２（１−ｎ）は、通知された自グループ２内のＣＰＵ筐体２（１−２）、ＣＰＵ筐体３（１−ｍ）の電源情報をもとに図２（電源情報と動作情報の二つを用いる場合は図４）の条件により自筐体の電源ＯＮ／ＯＦＦを制御する。
【００４１】
上記の様に、同一のバス１−５上に接続された複数のグループ１およびグループ２からなるシステムにおいても、必要なシステムにのみ情報を通知することにより、グループ毎に別々の電源制御を実現することができる。
【００４２】
複数のグループ化されたシステムにおいても、図１で説明した実施の形態の様に、前述のＣＰＵ筐体主導方式や周辺機器主導方式で実現することができる。
【００４３】
本実施の形態では以上の様に、周辺装置の電源制御に用いられるＣＰＵ筐体側の情報の例として、電源情報と動作情報を用いる場合例示したが、情報量には制限は無い。即ち、周辺機器筐体の電源ＯＮ／ＯＦＦに関わる情報、バスのスペックについては言及していない。また、ＣＰＵ筐体の数についても言及していない。
【００４４】
すなわち、ＣＰＵ筐体内情報はＣＰＵ筐体内電源情報のみでも構わないし、ＣＰＵ筐体内で筐体内情報により周辺機器筐体の電源ＯＮ／ＯＦＦを判定しても構わない。また、いろいろなＣＰＵ筐体情報を周辺機器筐体内で解析等を行い、各々周辺機器に合わせた電源ＯＮ／ＯＦＦの判定をしても構わない。
【００４５】
また、ＣＰＵ筐体内に、電源状態記憶回路や電源制御回路を配置し、Ｉ／Ｏ筐体やＨＤＤ筐体等の周辺装置側の電源状態に応じて、ＣＰＵ筐体側の電源のＯＮ／ＯＦＦを制御してもよい。また、Ｉ／Ｏ筐体やＨＤＤ筐体等の周辺装置の間で相互に電源状態に依存関係がある場合には、その依存関係に従った電源制御をおこなってもよいことはいうまでもない。
【００４６】
また、本実施の形態を応用すればマネージャコンソールからのシステムＯＮ／ＯＦＦも可能である。即ち上記ＯＮ／ＯＦＦ制御から独立した（常時ＯＮ）の図示しないマネージャコンソール（筐体）をバス１−５に接続し、該コソールからＯＮ／ＯＦＦ命令をバス１−５を介して発行する事により、システム全体の電源ＯＮ／ＯＦＦの制御を簡単に実施できる。
【００４７】
以上説明したように、本実施の形態の電源制御技術を用いれば、ＣＰＵ筐体、Ｉ／Ｏ筐体、ＨＤＤ筐体等の複数の筐体を接続して一つのシステムを構築する情報処理装置において、ＣＰＵ筐体が何個あっても、あるいはいかなる組み合わせ状態であっても、Ｉ／Ｏ筐体、ＨＤＤ筐体等の周辺機器筐体の電源制御を効率よく行なうことが可能となる。
【００４８】
また、電源制御に用いられる情報のやりとりは、専用のバス１−５を用いるので、通常のデータの授受等に用いられる接続インターフェイスを兼用する場合のように、当該接続インターフェイスの誤動作等の信頼性の低下の懸念もない。
【００４９】
本願の特許請求の範囲に記載された発明を見方を変えて表現すれば以下の通りである。
【００５０】
＜１＞  ＣＰＵ筐体、周辺機器筐体等の複数の筐体を接続して構築しているシステムにおいて、システム内の筐体をそれぞれ複数の信号から構成されるバスで接続し、そのバスを介して情報の交換を可能とし、各筐体共電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な通信制御回路を具備し、ＣＰＵ筐体がＣＰＵ筐体に接続される他筐体に対し電源状態を通知することにより電源ＯＮ／ＯＦＦを制御することを特徴とする電源制御方式。
【００５１】
＜２＞  項目＜１＞記載の電源制御方式において、周辺機器筐体がＣＰＵ筐体の電源状態を記憶でき、電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な電源状態記憶回路を具備し、ＣＰＵ筐体は自分の電源（５Ｖ／１２Ｖ等）状態が変化した場合、接続されている周辺機器筐体に対し新たな電源状態をバスを介して通知し、周辺機器筐体の通信制御記憶回路は、バスから送られてきた情報をもとに、電源状態記憶回路内の該ＣＰＵ筐体の情報を更新し、その情報より周辺機器筐体の電源ＯＮ／ＯＦＦを制御することを特徴とする電源制御方式。
【００５２】
＜３＞  項目＜１＞記載の電源制御方式において、同一バス上に接続された複数のＣＰＵ筐体と周辺機器筐体で複数のグループ化されたシステムにおいて、グループ毎にＣＰＵ筐体が主導となり、グループ化された他筐体に対し電源状態を通知し、グループ毎に別々の電源ＯＮ／ＯＦＦを制御することを特徴とする電源制御方式。
【００５３】
＜４＞  項目＜２＞記載の電源制御方式において、周辺機器筐体はＣＰＵ筐体から送られてきた情報をもとに、電源状態記憶回路の情報から、少なくとも一つのＣＰＵ筐体の電源がＯＮ状態であれば自分の電源をＯＮ状態に保ち、全てのＣＰＵ筐体の電源がＯＦＦ状態であれば、自分の電源をＯＦＦ状態に保つよう制御することを特徴とする電源制御方式。
【００５４】
＜５＞  項目＜２＞記載の電源制御方式において、ＣＰＵ筐体の電源情報以外の情報（例えば、電源は入っているが、システム内ＣＰＵ筐体がすべてハングアップしている）を持ち、ＣＰＵ筐体内で自筐体における周辺機器筐体電源ＯＮの必要の有無を判定し、周辺機器筐体に対して通知することにより周辺機器筐体の電源ＯＮ／ＯＦＦを制御することを特徴とする電源制御方式。
【００５５】
＜６＞  ＣＰＵ筐体、周辺機器筐体の複数の筐体を接続して構築しているシステムにおいて、システム内の筐体をそれぞれ複数の信号から構成されるバスで接続し、そのバスを介して情報の交換を可能とし、各筐体共電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な通信制御回路を具備し、周辺機器筐体がＣＰＵ筐体の電源情報をバスを介して収集し、得た情報をもとに周辺機器筐体の電源ＯＮ／ＯＦＦを制御することを特徴とする電源制御方式。
【００５６】
＜７＞  項目＜６＞記載の電源制御方式において、周辺機器筐体がＣＰＵ筐体の電源状態を記憶でき、電源ＯＦＦ状態（スタンバイ電源状態）で動作可能な電源状態記憶回路を具備し、周辺機器筐体が定期的に自分に接続されているＣＰＵ筐体の電源状態の情報をバスを介して収集し、得た情報をもとに、電源状態記憶回路内の該ＣＰＵ筐体の情報を更新し、その情報より周辺機器筐体の電源ＯＮ／ＯＦＦを制御することを特徴とする電源制御方式。
【００５７】
＜８＞  項目＜６＞記載の電源制御方式において、同一バス上に接続された複数のＣＰＵ筐体と周辺機器筐体で複数のグループ化されたシステムにおいて、グループ毎に周辺機器筐体が定期的に、グループ化されたＣＰＵ筐体の電源状態を収集し、得た情報をもとにグループ毎に別々の電源ＯＮ／ＯＦＦを制御することを特徴とする電源制御方式。
【００５８】
＜９＞  項目＜７＞記載の電源制御方式において、周辺機器筐体が定期的にＣＰＵ筐体の情報を収集し、得た情報をもとに、電源状態記憶回路の情報から、少なくとも一つのＣＰＵ筐体の電源がＯＮ状態であれば自分の電源をＯＮ状態に保ち、全てのＣＰＵ筐体の電源がＯＦＦ状態であれば、自分の電源をＯＦＦ状態に保つよう制御することを特徴とする電源制御方式。
【００５９】
＜１０＞  項目＜７＞記載の電源制御方式において、ＣＰＵ筐体の電源情報以外の情報（例えば、電源は入っているが、システム内ＣＰＵ筐体がすべてハングアップして動作不能に陥っているか否かの情報）を持ち、周辺機器筐体が集めた情報により解析等を行い、各々周辺機器に合わせた電源ＯＮ／ＯＦＦを制御する電源制御方式。
【００６０】
以上本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００６１】
【発明の効果】
本発明の電源制御装置によれば、システムを構成する上位装置や周辺装置の台数や組み合わせ等に関係なく、上位装置および周辺装置の連動した電源投入／切断の制御を的確に行うことができる、という効果が得られる。
【００６２】
本発明の電源制御装置によれば、上位装置と周辺装置との間の本来の接続インターフェイスの信頼性を低下させることなく、上位装置および周辺装置の連動した電源投入／切断の制御を的確に行うことができる、という効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である電源制御装置を備えた情報処理システムの構成の一例を示すブロック図である。
【図２】本発明の一実施の形態である電源制御装置における作用の一例を示す説明図である。
【図３】本発明の一実施の形態である電源制御装置を備えた情報処理システムの構成の変形例を示すブロック図である。
【図４】図３の変形例の作用の一例を示す説明図である。
【図５】本発明の一実施の形態である電源制御装置を備えた情報処理システムの構成の変形例を示すブロック図である。
【符号の説明】
１−１…ＣＰＵ筐体１（上位装置）、１−２…ＣＰＵ筐体２、（上位装置）１−３…通信制御回路（通信制御手段）、１−４…通信制御回路（通信制御手段）、１−５…バス（情報伝送路）、１−６…Ｉ／Ｏ筐体（周辺装置）、１−７…電源制御回路（電源制御手段）、１−８…電源状態記憶回路、１−９…通信制御回路（通信制御手段）、１−ａ…電源状態情報（稼働状態情報）、１−ｂ…ＨＤＤ筐体、ＨＤＤ筐体１（周辺装置）、１−ｃ…電源制御回路（電源制御手段）、１−ｄ…電源状態記憶回路、１−ｅ…通信制御回路（通信制御手段）、１−ｆ…電源状態情報（稼働状態情報）、１−ｇ…Ｉ／Ｏ筐体（周辺装置）、１−ｈ…電源／動作状態記憶回路、１−ｉ…電源／動作状態情報（稼働状態情報）、１−ｊ…ＨＤＤ筐体（周辺装置）、１−ｋ…電源／動作状態記憶回路、１−ｌ…電源／動作状態情報（稼働状態情報）、１−ｍ…ＣＰＵ筐体３（上位装置）、１−ｎ…ＨＤＤ筐体２（周辺装置）。
【図１】
0003827506.tif 000002
【図２】
0003827506.tif 000003
【図３】
0003827506.tif 000004
【図４】
0003827506.tif 000005
【図５】
0003827506.tif 000006