(57)【特許請求の範囲】
【請求項１】
半導体基板と、前記半導体基板上に形成された柱状電極と、前記柱状電極を除く前記半導体基板上に形成され、上面が前記柱状電極の上面と面一である第１の封止膜と、前記第１の封止膜上に形成され、前記柱状電極の上面に対応する位置に開口部を有する第２の封止膜とを具備し、前記第２の封止膜に形成された開口部内およびその上側に半田ボールが前記柱状電極に導電接続されて形成された構造となっていることを特徴とする半導体装置。
【請求項２】
半導体基板上に柱状電極を形成し、前記柱状電極を含む前記半導体基板上に第１の封止膜を形成し、前記第１の封止膜の上面側および前記柱状電極の上面側を研磨することにより、前記柱状電極の上面を露出させるとともに、この露出された柱状電極の上面を前記第１の封止膜の上面と面一とし、前記第１の封止膜上に第２の封止膜を前記柱状電極の上面に対応する位置に開口部を有するように形成することを特徴とする半導体装置の製造方法。
【請求項３】
請求項２に記載の発明において、前記柱状電極の上面側を５〜２０μｍ程度研磨することを特徴とする半導体装置の製造方法。
【請求項４】
請求項２または３に記載の発明において、前記第２の封止膜をスクリーン印刷法あるいはフォトリソグラフィ法により形成することを特徴とする半導体装置の製造方法。
【請求項５】
請求項２〜４のいずれかに記載の発明において、前記第２の封止膜の開口部内およびその上側に低融点金属層を形成することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、柱状電極の上面を封止膜の上面よりも低くした半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
例えばＣＳＰ(chip size package)と呼ばれる半導体装置には、一例として、図６に示すようなものがある。この半導体装置では、シリコン等からなる半導体基板１の上面に接続パッド２が形成され、その上面の接続パッド２の中央部を除く部分に絶縁膜３が形成され、絶縁膜３に形成された開口部４を介して露出された接続パッド２の上面から絶縁膜３の上面の所定の箇所にかけて再配線５が形成され、再配線５の先端のパッド部上面に柱状電極６が形成され、柱状電極６を除く上面全体に封止膜７がその上面が柱状電極６の上面よりも高くなるように形成され、封止膜７に形成された開口部８内およびその上側に半田ボール９が柱状電極６に導電接続されて形成された構造となっている。
【０００３】
この場合、柱状電極６の上面を封止膜７の上面よりも低くし、封止膜７に形成された開口部８内およびその上側に半田ボール９を柱状電極６に導電接続させて形成しているのは、この半導体装置を回路基板（図示せず）上に実装した後において、温度サイクル試験等を行ったとき、半導体基板１と回路基板との間の熱膨張係数差に起因して発生する応力により、柱状電極６と半田ボール９との界面にクラックが発生しにくいようにするためである。
【０００４】
次に、この半導体装置の製造方法の一例について、図７〜図１０を順に参照して説明する。まず、図７に示すように、ウエハ状態の半導体基板１の上面に接続パッド２が形成され、その上面の接続パッド２の中央部を除く部分に絶縁膜３が形成され、絶縁膜３に形成された開口部４を介して露出された接続パッド２の上面から絶縁膜３の上面の所定の箇所にかけて再配線５が形成され、再配線５の先端のパッド部上面に一例として高さ約１２０μｍ程度の柱状電極６が形成されたものを用意する。
【０００５】
次に、図８に示すように、柱状電極６および再配線５を含む絶縁膜３の上面全体にエポキシ系樹脂からなる封止膜７をトランスファモールド法、ディスペンサ法、ディッピング法、印刷法等により厚さが柱状電極６の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極６の上面は封止膜７によって覆われている。
【０００６】
次に、図９に示すように、封止膜７の上面側および柱状電極６の上面側を研磨することにより、柱状電極６の上面を露出させるとともに、この露出された柱状電極６の上面を封止膜７の上面と面一とする。この場合の研磨は、柱状電極６の上面を露出させるだけでなく、封止膜７の表面（上面）仕上げを兼ねているので、柱状電極６の上面側を約３０μｍ程度研磨する。したがって、この状態における柱状電極６の高さは約９０μｍ程度となる。
【０００７】
次に、図１０に示すように、ハーフエッチング処理により柱状電極６の上面側を約３０μｍ程度エッチングし、封止膜７に開口部８を形成する。したがって、この状態における柱状電極６の高さは約６０μｍ程度となる。次に、図６に示すように、封止膜７に形成された開口部８内およびその上側に半田ボール９を柱状電極６に導電接続させて形成する。次に、ダイシング工程を経ると、個々のチップからなる半導体装置が得られる。
【０００８】
【発明が解決しようとする課題】
ところで、上記従来の半導体装置では、柱状電極６の当初の高さが約１２０μｍ程度と比較的高いが、表面仕上げを兼ねた研磨処理およびハーフエッチング処理を経ると、柱状電極６の高さが当初の半分の約６０μｍ程度と低くなり、柱状電極６自体による応力の緩和が低下するという問題があった。また、ハーフエッチング処理により柱状電極６の高さにばらつきが生じ、ひいては半田ボール９の高さにばらつきが生じ、回路基板との導電接続に支障を来すことがあるという問題があった。さらに、ハーフエッチング処理により柱状電極６の上面側をエッチングし、封止膜７に開口部８を形成しているので、製造工程が複雑になるという問題もあった。
この発明の課題は、柱状電極の上面を封止膜の上面よりも低くした半導体装置において、柱状電極の高さを高くし且つ均一にすることである。
この発明の他の課題は、柱状電極の上面を封止膜の上面よりも低くした半導体装置の製造工程を容易とすることである。
【０００９】
【課題を解決するための手段】
請求項１に記載の発明に係る半導体装置は、半導体基板と、前記半導体基板上に形成された柱状電極と、前記柱状電極を除く前記半導体基板上に形成され、上面が前記柱状電極の上面と面一である第１の封止膜と、前記第１の封止膜上に形成され、前記柱状電極の上面に対応する位置に開口部を有する第２の封止膜とを具備し、前記第２の封止膜に形成された開口部内およびその上側に半田ボールが前記柱状電極に導電接続されて形成された構造となっていることを特徴とするものである。請求項２に記載の発明に係る半導体装置の製造方法は、半導体基板上に柱状電極を形成し、前記柱状電極を含む前記半導体基板上に第１の封止膜を形成し、前記第１の封止膜の上面側および前記柱状電極の上面側を研磨することにより、前記柱状電極の上面を露出させるとともに、この露出された柱状電極の上面を前記第１の封止膜の上面と面一とし、前記第１の封止膜上に第２の封止膜を前記柱状電極の上面に対応する位置に開口部を有するように形成することを特徴とするものである。請求項３に記載の発明に係る半導体装置の製造方法は、請求項２に記載の発明において、前記柱状電極の上面側を５〜２０μｍ程度研磨することを特徴とするものである。請求項４に記載の発明に係る半導体装置の製造方法は、請求項２または３に記載の発明において、前記第２の封止膜をスクリーン印刷法あるいはフォトリソグラフィ法により形成することを特徴とするものである。請求項５に記載の発明に係る半導体装置の製造方法は、請求項２〜４のいずれかに記載の発明において、前記第２の封止膜の開口部内およびその上側に低融点金属層を形成することを特徴とするものである。そして、請求項１に記載の発明によれば、上面が柱状電極の上面と面一となるように形成された第１の封止膜上に第２の封止膜を柱状電極の上面に対応する位置に開口部を有するように形成しているので、柱状電極の高さが第１の封止膜の厚さと同じとなり、したがって柱状電極の高さを高くし且つ均一にすることができる。また、請求項２に記載の発明によれば、第１の封止膜の上面側を研磨することにより、柱状電極の上面を露出させるとともに、この露出され柱状電極の上面を第１の封止膜の上面と面一とし、第１の封止膜上に第２の封止膜を柱状電極の上面に対応する位置に開口部を有するように形成しているので、従来のハーフエッチング処理の代わりに、第２の封止膜を形成すればよく、したがって製造工程を容易とすることができる。
【００１０】
【発明の実施の形態】
図１はこの発明の一実施形態における半導体装置の断面図を示したものである。この半導体装置では、シリコン等からなる半導体基板１１の上面に接続パッド１２が形成され、その上面の接続パッド１２の中央部を除く部分に絶縁膜１３が形成され、絶縁膜１３に形成された開口部１４を介して露出された接続パッド１２の上面から絶縁膜１３の上面の所定の箇所にかけて再配線１５が形成され、再配線１５の先端のパッド部上面に柱状電極１６が形成され、柱状電極１６を除く上面全体に第１の封止膜１７がその上面が柱状電極１６の上面と実質的に面一となるように形成され、柱状電極１６を除く第１の封止膜１７の上面に第２の封止膜１８が形成され、第２の封止膜１８に形成された開口部１９内およびその上側に半田ボール（低融点金属層）２０が柱状電極１６に導電接続されて形成された構造となっている。
【００１１】
この場合、柱状電極１６の上面を第１の封止膜１７の上面と面一とし、第１の封止膜１７上に形成された第２の封止膜１８に形成された開口部１９内およびその上側に半田ボール２０を柱状電極１６に導電接続させて形成しているのは、この半導体装置を回路基板（図示せず）上に実装した後において、温度サイクル試験等を行ったとき、半導体基板１１と回路基板との間の熱膨張係数差に起因して発生する応力により、柱状電極１６と半田ボール２０との界面にクラックが発生しにくいようにするためである。
【００１２】
次に、この半導体装置の製造方法の一例について、図２〜図５を順に参照して説明する。まず、図２に示すように、ウエハ状態の半導体基板１１の上面に接続パッド１２が形成され、その上面の接続パッド１２の中央部を除く部分に絶縁膜１３が形成され、絶縁膜１３に形成された開口部１４を介して露出された接続パッド１２の上面から絶縁膜１３の上面の所定の箇所にかけて再配線１５が形成され、再配線１５の先端のパッド部上面に一例として高さ約１２０μｍ程度の柱状電極１６が形成されたものを用意する。
【００１３】
次に、図３に示すように、柱状電極１６および再配線１５を含む絶縁膜１３の上面全体にエポキシ系樹脂からなる第１の封止膜１７をトランスファモールド法、ディスペンサ法、ディッピング法、印刷法等により厚さが柱状電極１６の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極１６の上面は第１の封止膜１７によって覆われている。
【００１４】
次に、図４に示すように、第１の封止膜１７の上面側および柱状電極１６の上面側を研磨することにより、柱状電極１６の上面を露出させるとともに、この露出された柱状電極６の上面を封止膜７の上面と面一とする。この場合の研磨は、後述する第２の封止膜１８の形成により第１の封止膜１７の表面（上面）仕上げを行う必要がないので、柱状電極１６の上面を露出させるとともに、この露出された柱状電極６の上面を封止膜７の上面と面一とするだけでよい。そこで、柱状電極１６の上面側を従来（約３０μｍ程度）よりも少なく例えば約５〜２０μｍ程度研磨する。したがって、この状態における柱状電極１６の高さは約１００〜１１５μｍ程度となる。
【００１５】
次に、図５に示すように、柱状電極１６を除く第１の封止膜１７の上面にエポキシ系樹脂からなる第２の封止膜１８をスクリーン印刷法、フォトリソグラフィ法等により厚さ約３０μｍ程度（従来のハーフエッチング処理による柱状電極６の上面側のエッチング量と同じ。）に形成する。この状態では、第２の封止膜１８の柱状電極１６の上面に対応する部分には開口部１９が形成されている。次に、図１に示すように、第２の封止膜１８に形成された開口部１９内およびその上側に半田ボール２０を柱状電極１６に導電接続させて形成する。次に、ダイシング工程を経ると、個々のチップからなる半導体装置が得られる。
【００１６】
このようにして得られた半導体装置では、研磨により上面が柱状電極１６の上面と面一となるように形成された第１の封止膜１７上に第２の封止膜１８を柱状電極１６の上面に対応する位置に開口部１９を有するように形成しているので、柱状電極１６の上面を第２の封止膜１８の上面よりも低くすることができる上、柱状電極１６の高さが第１の封止膜１７の厚さと同じとなり、したがって柱状電極１６の高さを高くし且つ均一にすることができる。
【００１７】
すなわち、上記実施形態では、柱状電極１６の当初の高さが約１２０μｍ程度であるのに対し、最終的な高さが約１００〜１１５μｍ程度であるので、当初の高さよりもやや低いだけであり、従来の最終的な高さ約６０μｍ程度と比較すると、かなり高くすることができる。この結果、柱状電極１６自体による応力の緩和を向上することができる。また、柱状電極１６の高さを均一にすることができるので、半田ボール２０の高さも均一になり、回路基板との導電接続に支障を来さないようにすることができる。
【００１８】
また、第１の封止膜１７の上面側を研磨することにより、柱状電極１６の上面を第１の封止膜１７の上面と面一とし、第１の封止膜１７上に第２の封止膜１８を柱状電極１６の上面に対応する位置に開口部１９を有するように形成しているので、従来のハーフエッチング処理の代わりに、第２の封止膜１８をスクリーン印刷法、フォトリソグラフィ法等により形成すればよく、したがって製造工程を容易とすることができる。
【００１９】
なお、上記実施形態において、半田ボール２０を形成せず、その代わりに、回路基板の接続端子上に半田ボールあるいは半田層を形成するようにしてもよい。また、上記実施形態では、第１の封止膜１７上に、柱状電極１６の上面に対応する部分に開口部１９が形成された第２の封止膜１８を形成した後、直ちに開口部１９内およびその上側に半田ボール２０を形成しているが、柱状電極１９の上面が酸化しているような場合には、ウエットエッチングまたはドライエッチングをして柱状電極１９の上面の酸化膜除去処理をした後、半田ボール２０を形成してもよい。このような処理を行った場合には、柱状電極１６は、高さが多少低くなるとしてもその量は僅かであり、第１の封止膜１７と実質的には面一であるので同様な効果が得られる。また、第２の封止膜１８の開口部１９の平面形状は、柱状電極１６の上面形状と一致させる必要はなく、柱状電極１６の上面形状より一回り小さくしてもよい。また、上記実施形態において、半田ボール２０を形成せず、その代わりに、異方性導電接着剤を介して回路基板の接続端子と導電接続するようにしてもよい。
【００２０】
【発明の効果】
以上説明したように、請求項１に記載の発明によれば、上面が柱状電極の上面と面一となるように形成された第１の封止膜上に第２の封止膜を柱状電極の上面に対応する位置に開口部を有するように形成しているので、柱状電極の高さが第１の封止膜の厚さと同じとなり、したがって柱状電極の高さを高くし且つ均一にすることができ、ひいては柱状電極自体による応力の緩和を向上することができ、また回路基板との導電接続に支障を来さないようにすることができる。また、請求項２に記載の発明によれば、第１の封止膜の上面側を研磨することにより、柱状電極の上面を第１の封止膜の上面と面一とし、第１の封止膜上に第２の封止膜を柱状電極の上面に対応する位置に開口部を有するように形成しているので、従来のハーフエッチング処理の代わりに、第２の封止膜を形成すればよく、したがって製造工程を容易とすることができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における半導体装置の断面図。
【図２】図１に示す半導体装置の製造に際し、当初用意したものの断面図。
【図３】図２に続く製造工程の断面図。
【図４】図３に続く製造工程の断面図。
【図５】図４に続く製造工程の断面図。
【図６】従来の半導体装置の一例の断面図。
【図７】図６に示す半導体装置の製造に際し、当初用意したものの断面図。
【図８】図７に続く製造工程の断面図。
【図９】図８に続く製造工程の断面図。
【図１０】図９に続く製造工程の断面図。
【符号の説明】
１１  半導体基板
１２  接続パッド
１３  絶縁膜
１５  再配線
１６  柱状電極
１７  第１の封止膜
１８  第２の封止膜
１９  開口部
２０  半田ボール
【図１】
0003767398.tif 000002
【図２】
0003767398.tif 000003
【図３】
0003767398.tif 000004
【図４】
0003767398.tif 000005
【図５】
0003767398.tif 000006
【図６】
0003767398.tif 000007
【図７】
0003767398.tif 000008
【図８】
0003767398.tif 000009
【図９】
0003767398.tif 000010
【図１０】
0003767398.tif 000011