(57)【特許請求の範囲】
【請求項１】
所望の原子を有し該原子を共鳴させるための共鳴周波数信号を入力されることにより周波数誤差情報を有する原子共鳴信号を出力する原子共振器と、
外部供給用の出力周波数を発生するとともに該原子共鳴信号の周波数誤差情報が最小となるように該出力周波数が制御される基準発振器と、
該基準発振器の出力を、低逓倍次数による周波数逓倍が該共鳴周波数信号となる高周波信号に変換するための高周波変換回路と、
該低逓倍次数を有し該高周波変換回路からの該高周波信号を能動的に周波数逓倍することにより該原子共振器用の該共鳴周波数信号を生成するための能動型低次逓倍器と、
該基準発振器の出力を分周するとともに所定の低周波変調信号により変調する分周・変調部と、
該原子共鳴信号を該低周波変調信号で同期検波することにより該周波数誤差情報を検出して該基準発振器の出力周波数制御用の制御信号を生成する同期検波部とをそなえ、
該分周・変調部が、
外部からの分周数及び位相変調度についての設定並びに該低周波変調信号のクロック周期に応じて該基準発振器の出力周波数のクロック周期を変化させることにより該基準発振器の出力に対して分周と位相変調とを施すプログラマブル分周器をそなえていることを特徴とする、原子発振器。
【請求項２】
所望の原子を有し該原子を共鳴させるための共鳴周波数信号を入力されることにより周波数誤差情報を有する原子共鳴信号を出力する原子共振器と、
外部供給用の出力周波数を発生するとともに該原子共鳴信号の周波数誤差情報が最小となるように該出力周波数が制御される基準発振器と、
該基準発振器の出力を、低逓倍次数による周波数逓倍が該共鳴周波数信号となる高周波信号に変換するための高周波変換回路と、
該低逓倍次数を有し該高周波変換回路からの該高周波信号を能動的に周波数逓倍することにより該原子共振器用の該共鳴周波数信号を生成するための能動型低次逓倍器と、
該基準発振器の出力を分周するとともに所定の低周波変調信号により変調する分周・変調部と、
該原子共鳴信号を該低周波変調信号で同期検波することにより該周波数誤差情報を検出して該基準発振器の出力周波数制御用の制御信号を生成する同期検波部と、
該基準発振器の出力を分周して該低周波変調信号を生成する第２分周器とをそなえていることを特徴とする、原子発振器。
【請求項３】
所望の原子を有し該原子を共鳴させるための共鳴周波数信号を入力されることにより周波数誤差情報を有する原子共鳴信号を出力する原子共振器と、
外部供給用の出力周波数を発生するとともに該原子共鳴信号の周波数誤差情報が最小となるように該出力周波数が制御される基準発振器と、
該基準発振器の出力を、低逓倍次数による周波数逓倍が該共鳴周波数信号となる高周波信号に変換するための高周波変換回路と、
該低逓倍次数を有し該高周波変換回路からの該高周波信号を能動的に周波数逓倍することにより該原子共振器用の該共鳴周波数信号を生成するための能動型低次逓倍器と、
該原子共振器用の発光ランプと、
該基準発振器の出力を分周して該発光ランプ用の駆動信号を生成する第３分周器とをそなえていることを特徴とする、原子発振器。
【請求項４】
該基準発振器の出力周波数を所望の原子発振器出力周波数に変換する出力周波数変換部をそなえていることを特徴とする、請求項１〜３のいずれか１項に記載の原子発振器。
【請求項５】
該低逓倍次数が、３又は４であることを特徴とする、請求項１〜４のいずれか１項に記載の原子発振器。
【請求項６】
該高周波変換回路が、
該高周波信号を生成する高周波発振器と、該高周波発振器の出力と該基準発振器の出力とを位相比較する位相比較器と、該位相比較器の位相比較結果をフィルタリングして該高周波発振器の出力を該基準発振器の出力に位相同期させるための該高周波発振器用の制御信号を生成するループフィルタとをそなえて成る、高周波ＰＬＬ回路として構成されていることを特徴とする、請求項１〜５のいずれか１項に記載の原子発振器。
【請求項７】
該基準発振器の出力を分周して該低周波変調信号を生成する第２分周器をそなえていることを特徴とする、請求項１記載の原子発振器。
【請求項８】
該原子共振器用の発光ランプと、
該基準発振器の出力を分周して該発光ランプ用の駆動信号を生成する第３分周器とをそなえていることを特徴とする、請求項１，２，７のいずれか１項に記載の原子発振器。
【請求項９】
所望の原子を有し該原子を共鳴させるための共鳴周波数信号を入力されることにより周波数誤差情報を有する原子共鳴信号を出力する原子共振器と、
外部供給用の出力周波数を発生するとともに該原子共鳴信号の周波数誤差情報が最小となるように該出力周波数が制御される基準発振器と、
該基準発振器の出力を、低逓倍次数による周波数逓倍が該共鳴周波数信号となる高周波信号に変換するための高周波変換回路と、
該低逓倍次数を有し該高周波変換回路からの該高周波信号を能動的に周波数逓倍することにより該原子共振器用の該共鳴周波数信号を生成するための能動型低次逓倍器と、
該基準発振器の出力を分周するとともに所定の低周波変調信号により変調する分周・変調部と、
該原子共鳴信号を該低周波変調信号で同期検波することにより該周波数誤差情報を検出して該基準発振器の出力周波数制御用の制御信号を生成する同期検波部と、
該原子共振器用の発光ランプと、
該基準発振器の出力を分周して該発光ランプ用の駆動信号を生成する第３分周器とをそなえていることを特徴とする、原子発振器。
【請求項１０】
所望の原子を有し該原子を共鳴させるための共鳴周波数信号を入力されることにより周波数誤差情報を有する原子共鳴信号を出力する原子共振器と、
外部供給用の出力周波数を発生するとともに該原子共鳴信号の周波数誤差情報が最小となるように該出力周波数が制御される基準発振器と、
該基準発振器の出力を、低逓倍次数による周波数逓倍が該共鳴周波数信号となる高周波信号に変換するための高周波変換回路と、
該低逓倍次数を有し該高周波変換回路からの該高周波信号を能動的に周波数逓倍することにより該原子共振器用の該共鳴周波数信号を生成するための能動型低次逓倍器と、
該基準発振器の出力を分周するとともに所定の低周波変調信号により変調する分周・変調部と、
該原子共鳴信号を該低周波変調信号で同期検波することにより該周波数誤差情報を検出して該基準発振器の出力周波数制御用の制御信号を生成する同期検波部と、
該原子共振器用の発光ランプと、
該基準発振器の出力を分周して該発光ランプ用の駆動信号を生成する第３分周器とをそなえ、
該分周・変調部が、
該基準発振器の出力を分周する第１分周器と、
該第１分周器の出力を該低周波変調信号により位相変調する位相変調器をそなえていることを特徴とする、原子発振器。
【請求項１１】
該高周波ＰＬＬ回路における該高周波発振器が、リング発振器として構成されていることを特徴とする、請求項６記載の原子発振器。
【請求項１２】
該高周波ＰＬＬ回路における該ループフィルタが、ディジタルフィルタにより構成されていることを特徴とする、請求項６又は請求項１１に記載の原子発振器。
【発明の詳細な説明】
（目次）
発明の属する技術分野
従来の技術（図６〜図８）
発明が解決しようとする課題
課題を解決するための手段（図１）
発明の実施の形態（図２〜図５）
発明の効果
【０００１】
【発明の属する技術分野】
本発明は、放送用基準源やディジタル同期網のクロック源等に用いて好適な、原子発振器に関する。
【０００２】
【従来の技術】
図６は従来のルビジウム原子発振器の構成を示すブロック図で、この図６に示すルビジウム原子発振器（以下、単に「原子発振器」ともいう）１０１は、大きく分けて、高周波（ＨＦ）部１０２，オプティカルマイクロウェーブユニット（ＯＭＵ）１０３及び低周波（ＬＦ）部１０４という３つのブロックから成っている。
【０００３】
ここで、高周波（ＨＦ）部１０２は、外部供給用の出力周波数信号（つまり、原子発振器出力）を生成するとともに、この出力周波数信号から、ＯＭＵ１０３内で発生させるべきマイクロ波〔ルビジウム原子の共鳴（遷移）周波数信号（ｆｒ：約６．８３４６ＧＨｚ）〕の基となる信号を生成するためのもので、このために、例えば、基準発振器としての電圧制御水晶発振器（ＶＣＸＯ）１２０，ＬＣタンク回路１２１，１２３，位相変調回路１２２，振幅変調回路１２４，整合回路１２５及び周波数シンセサイザ１２６等をそなえて構成されている。
【０００４】
そして、上記のＶＣＸＯ１２０は、原子発振器出力となる外部供給用の出力周波数信号（例えば、１０ＭＨｚ）を発生するためのものであり、ＬＣタンク（共振）回路（以下、単に「タンク回路」という）１２１，１２３は、それぞれ、例えば、図示しないトランジスタ増幅器とコイル（Ｌ）及びコンデンサ（Ｃ）によるタンクフィルタとを用いて構成され、トランジスタ増幅器のバイアスを変化させて入力周波数信号を歪ませて、タンクフィルタによりその信号から逓倍波成分を抽出することで、入力周波数信号を周波数逓倍（ここでは、３逓倍）するためのもので、これらのタンク回路１２１，１２３によって、ＶＣＸＯ１２０の出力周波数信号（１０ＭＨｚ）が１０ＭＨｚ→３０ＭＨｚ→９０ＭＨｚという具合に、順次、周波数逓倍（以下、単に「逓倍」という）されるようになっている。
【０００５】
また、位相変調回路１２２は、タンク回路１２１の出力（３０ＭＨｚ）に対して、後述するＬＦ部１０４の低周波発振器１４１の出力（位相変調信号ｆｍ：例えば、１５５Ｈｚ）を用いて位相変調（周波数変調でもよい）を施すためのものであり、振幅変調回路１２４は、タンク回路１２３の出力（９０ＭＨｚ）を周波数シンセサイザ１２６の出力（約５．３１０１ＭＨｚ）により振幅変調するためのものである。
【０００６】
なお、上記の周波数シンセサイザ１２６は、周知のように、ＰＬＬ(Phase Locked Loop) 回路の一種で、上記の振幅変調用の周波数信号（振幅変調信号：約５．３１０１ＭＨｚ）を発生するための電圧制御発振器（ＶＣＯ：図示省略）をそなえており、このＶＣＯの出力がＶＣＸＯ１２０の出力に（位相）同期するよう位相比較が行なわれてＶＣＯの出力周波数（振幅変調周波数）制御が行なわれるようになっている。また、可変分周器（プログラマブル分周器）も有しており、外部からの周波数設定情報により、上記振幅変調周波数の微調整も可能になっている。
【０００７】
さらに、整合回路１２５は、ＨＦ部１０２とＯＭＵ１０３とのインピーダンス整合をとるもので、この整合回路１２５を介して、上記の振幅変調回路１２４で振幅変調を施された信号（９０ＭＨｚ）が上記の共鳴周波数信号の基となる高周波信号としてＯＭＵ１０３に入力されるようになっている。
次に、ＯＭＵ（原子共振器：筐体）１０３は、内部にルビジウム原子の共鳴（遷移）周波数となるマイクロ波を発生することにより内部のルビジウム原子が共鳴（遷移）したときの信号（原子共鳴信号）を検出して出力するためのもので、このために、図６では、ルビジウムランプ１３１と、ルビジウム原子を封入（充填）した共鳴セル１３３，バラクタダイオード１３４及びフォトダイオード（ＰＤ）１３５を有する空洞共振器１３２と、プリアンプ（ＰＡ）１３３とをそなえて構成されている。なお、本ＯＭＵ１０３には、周辺回路からの磁気等の影響によりルビジウム原子の共鳴に影響がでることを防止するための磁気シールド加工１３０が施されている。
【０００８】
ここで、上記のルビジウムランプ１３１は、エキサイタ１３１１の出力（励振周波数信号）によりコイル１３１２を励振させることで発光（高周波放電）する発光ランプで、その光は空洞共振器１３２内の共鳴セル１３３に照射されるようになっている。
また、バラクタダイオード（高次逓倍器）１３４は、上記の整合回路１２５の出力（位相変調及び振幅変調を施された高周波信号：９０ＭＨｚ）を高次（ここでは、７６）逓倍することにより、９０×７６＝６．８４０ＧＨｚを中心として両サイドに振幅変調成分±５．３１０１ＭＨｚを有するマイクロ波（共鳴周波数信号）を空洞共振器１３２内に発生させるためのもので、このマイクロ波周波数の低域側（６．８４０ＧＨｚ−５．３１０１ＭＨｚ＝６．８３４６ＧＨｚ）がルビジウム原子の共鳴周波数近傍の値となる。なお、空洞共振器１３２は、約６．８ＧＨｚに同調している（約６．８ＧＨｚのマイクロ波により共振が起こるように設計されている）。
【０００９】
つまり、従来のルビジウム原子発振器１０１では、要求される出力周波数（つまり、ＶＣＸＯ１２０の出力周波数）が１０ＭＨｚという端数の無い出力周波数であるため、タンク回路１２１，１２３やバラクタダイオード１３４を用いてその出力周波数（１０ＭＨｚ）を単純に逓倍するだけではルビジウム原子の共鳴周波数（約６．８３４６ＧＨｚ）を生成できないため、上述のごとくＯＭＵ１０３への入力信号に振幅変調を施してその振幅変調成分を利用するようになっているのである。
【００１０】
そして、ＰＤ１３５は、共鳴セル１３３を通過してくるルビジウムランプ１３１の光を受光してその受光光量に応じた電気信号を原子共鳴信号として出力するためのもので、例えば、上記のバラクタダイオード１３４により発生したマイクロ波周波数がルビジウム原子の共鳴周波数（約６．８３４６ＧＨｚ）に一致すると原子共鳴が起こり共鳴セル１３３内のルビジウム原子によりルビジウムランプ１３１からの光が吸収されて受光光量が減少することになる。
【００１１】
従って、このＰＤ１３５から出力される電気信号（原子共鳴信号）は、空洞共振器１３２内で発生しているマイクロ波周波数のルビジウム原子の共鳴周波数（約６．８３４６ＧＨｚ）からのずれ（周波数誤差）についての情報を有していることなる。なお、プリアンプ１３６は、このＰＤ１３５の出力を適当なレベルに前置増幅するためのものである。
【００１２】
次に、ＬＦ部１０４は、上記のＯＭＵ１０３から出力される原子共鳴信号から上記の周波数誤差情報（誤差信号）を検出してその誤差信号が最小（理想では０）となるようにＶＣＸＯ１２０の出力周波数を制御するサーボ回路として機能するもので、例えば、低周波発振器（ＶＣＯ）１４１，増幅器１４２，同期検波器１４３及び積分器１４４をそなえて構成されている。
【００１３】
ここで、低周波ＶＣＯ１４１は、上記の位相変調回路１２２用の位相変調信号ｆｍを生成するものであり、増幅器１４２は、上記のＯＭＵ１０３からの原子共鳴信号を適当なレベルにまで増幅するものであり、同期検波器１４３は、この増幅器１４２で増幅された原子共鳴信号に対して、上記の低周波ＶＣＯ１４１の出力（位相変調信号ｆｍ）で同期検波を施すことにより誤差信号を検出するものである。
【００１４】
そして、積分器１４４は、この同期検波器１４３で検出された誤差信号を積分することにより直流電圧値に変換するもので、この直流電圧値がＶＣＸＯ１２０の出力周波数制御（補正）用の制御電圧として供給（印加）されるようになっている。
以下、上述のごとく構成された従来の原子発振器１０１の動作について説明する。
【００１５】
まず、ＶＣＸＯ１２０の出力（１０ＭＨｚ）は、ルビジウム原子発振器１０１の出力となるとともに、ＨＦ部１０２のタンク回路１２１と、周波数シンセサイザ１２６とにそれぞれ入力され、周波数シンセサイザ１２６ではＶＣＸＯ１２０の出力周波数に位相同期した信号（約５．３１０１ＭＨｚ）を振幅変調回路１２４用の振幅変調信号として生成する。
【００１６】
一方、タンク回路１２１では、入力信号（１０ＭＨｚ）を３逓倍（×３＝３０ＭＨｚ）して出力する。このタンク回路１２１の出力は、位相変調回路１２２に入力され、ＬＦ部１０４における低周波ＶＣＯ１４１の出力（位相変調信号ｆｍ）により位相変調が施される。この位相変調回路１２２の出力は、タンク回路１２３で、さらに３逓倍（×３＝９０ＭＨｚ）された後、振幅変調回路１２４で上記の周波数シンセサイザ１２６の出力（振幅変調信号）により振幅変調が施され、整合回路１２５を経由してＯＭＵ１０３に入力される。
【００１７】
ＯＭＵ１０３では、整合回路１２５からの入力信号が空洞共振器１３２内のバラクタダイオード１３４にて７６逓倍され、これにより、空洞共振器１３２内に約６．８４０ＧＨｚのマイクロ波が発生し、空洞共振器１３２内で共振が起こる。
ここで、バラクタダイオード１３４により発生しているマイクロ波周波数の両サイドに現れる振幅変調成分の低域側がルビジウム原子の共鳴周波数（６．８３４６ＧＨｚ）と一致していれば、原子共鳴が起こり共鳴セル１３３内のルビジウム原子によりルビジウムランプ１３１からの光が吸収されてＰＤ１３５で検出される光量が大幅に減少する（図７のＡ点参照）。
【００１８】
一方、上記の振幅変調成分の低域側がルビジウム原子の共鳴周波数（６．８３４６ＧＨｚ）から少しでも外れていると、図７に示すように、共鳴周波数に対してＱ値が非常に小さい（例えば、５００Ｈｚ）ため、ＰＤ１３５で検出される光量は急激に増加することになる（図７のＢ点，Ｃ点参照）。
このようにＰＤ１３５で検出された光量（電気信号）は、プリアンプ１３６を介してＬＦ部１０４に入力されるが、このときのプリアンプ１３６の出力は、空洞共振器１３２内で発生しているマイクロ波に位相変調が施されているため、共鳴周波数（６．８３４６ＧＨｚ）の近傍では、例えば図８の（ａ）に模式的に示すように、その共鳴周波数を中心として位相が１８０度反転する信号（原子共鳴信号）となっている。なお、この図８の（ａ）に示すＡ〜Ｃは、それぞれ、図７に示すＡ〜Ｃ点におけるマイクロ波周波数のときのプリアンプ１３６の出力波形を表している。
【００１９】
ＬＦ部１０４では、このプリアンプ１３６の出力（原子共鳴信号）を増幅器１４２にて適当なレベルに変換した後、同期検波器１４３にて低周波発振器１４３からの位相変調周波数ｆｍ〔例えば、図８の（ｂ）参照〕で同期検波することにより誤差信号〔図８の（ｃ）参照〕を発生する。
この誤差信号を積分器１４４で積分して直流電圧に変換すると、例えば、上記のＡ点（つまり、周波数誤差の無い状態）では０、Ｂ点側（つまり、マイクロ波周波数の方が共鳴周波数よりも高い状態）では「−」、Ｃ点側（つまり、マイクロ波周波数の方が共鳴周波数よりも低い状態）では「＋」の電圧値がそれぞれ発生し、これがＶＣＸＯ１２０の制御電圧として印加される。
【００２０】
これにより、ＶＣＸＯ１２０の出力周波数は、空洞共振器１３２内で発生させるマイクロ波周波数（振幅変調成分の低域側）がルビジウム原子の共鳴周波数（６．８３４６ＧＨｚ）と一致するように制御（補正）される。つまり、ＶＣＸＯ１２０の出力周波数は、ルビジウム原子の共鳴周波数の安定度と同等に安定化される。従って、ルビジウム原子発振器１０１として極めて高安定な出力周波数を得ることができる。
【００２１】
なお、上述した例では、タンク回路１２１，１２３の逓倍次数をそれぞれ“３”とし、バラクタダイオード１３４の逓倍次数を“７６”とする（つまり、ＶＣＸＯ１２０の出力を９逓倍した９０ＭＨｚの信号に振幅変調を施して７６逓倍する）ことで、ルビジウム原子の共鳴周波数を生成しているが、例えば、タンク回路１２１，１２３の一方の逓倍次数を“２”、他方を“３”とし、バラクタダイオード１３４の逓倍次数を“１４４”としても（ＶＣＸＯ１２０の出力を６逓倍した６０ＭＨｚの信号に振幅変調を施して１４４逓倍しても）同様に共鳴周波数を生成できる。
【００２２】
また、ルビジウム原子発振器１０１には、その出力周波数（つまり、ＶＣＸＯ１２０の出力周波数）として５ＭＨｚ等の１０ＭＨｚ以外の他の出力周波数（ただし、一般に端数の無い周波数）のものも存在するが、どのような出力周波数のものでも、最終的に空洞共振器１３２で発生させるマイクロ波周波数がルビジウム原子の共鳴周波数と一致するよう、タンク回路１２１，１２３，バラクタダイオード１３４の各逓倍次数が適宜に変更された構成になるだけである。
【００２３】
【発明が解決しようとする課題】
しかしながら、このような従来の原子発振器１０１では、ＶＣＸＯ１２０の出力を逓倍するのに、コイル（Ｌ）やコンデンサ（Ｃ）を用いて入力信号から逓倍波成分を抽出するタンク回路１２１，１２３を適用しているため、所望の逓倍次数に応じた調整（チューニング）が製造時に個々に必要になり、製造期間の遅延や製造コストの増大を招いてしまう。
【００２４】
また、バラクタダイオード１３４による逓倍は、このバラクタダイオード１３４が受動素子であることや、逓倍次数が“７６”や“１４４”と非常に大きい等の理由から、マイクロ波を所望のレベルで空洞共振器１３４内に発生させるためには、ＨＦ部１０２の整合回路１２５にシビアな調整が必要となる。また、バラクタダイオード１３４自体、高価な部品である。このため、さらに製造期間の遅延や製造コストの増大を招いてしまうことになる。
【００２５】
さらに、従来の原子発振器１０１では、ＶＣＸＯ１２０の出力周波数の整数倍が、直接、ルビジウム原子の共鳴周波数（６．８３４６ＧＨｚ）と合致しないため、別途、周波数シンセサイザ１２６及び振幅変調回路１２４を必要としているが、最適なルビジウム原子の共鳴周波数信号を発生させるためには、振幅変調回路１２４に対してもシビアな変調度調整が必要になる。
【００２６】
このように、従来のルビジウム原子発振器１０１では、ＶＣＸＯ１２０の出力周波数をルビジウム原子の共鳴周波数に変換する構成が複雑で、しかも、調整も容易でないため、回路規模の縮小，製造期間の短縮及び製造コスト削減の点で非常に不利である。
本発明は、このような課題に鑑み創案されたもので、低次の周波数逓倍が原子共鳴周波数に一致する高周波信号を基準発振器の出力周波数信号から生成できるようにすることで、回路規模の縮小，製造期間の短縮及び製造コスト削減を図れるようにした、原子発振器を提供することを目的とする。
【００２７】
【課題を解決するための手段】
図１は本発明の原理ブロック図で、この図１に示す本発明の原子発振器１は、原子共振器２，基準発振器３，高周波変換回路４及び能動型低次逓倍器５をそなえて構成されている。
ここで、原子共振器２は、所望の原子を有しその原子を共鳴させるための共鳴周波数信号を入力されることにより周波数誤差情報を有する原子共鳴信号を出力するものであり、基準発振器３は、外部供給用の出力周波数を発生するとともに上記の原子共鳴信号の周波数誤差情報が最小となるようにその出力周波数が制御されるものである。
【００２８】
また、高周波変換回路４は、基準発振器３の出力を、低逓倍次数による周波数逓倍（以下、単に「逓倍」という）が上記の共鳴周波数信号となる高周波信号に変換するためのものであり、能動型低次逓倍器５は、上記の低逓倍次数を有し、この高周波変換回路４からの高周波信号を能動的に逓倍することにより上記の原子共振器２用の共鳴周波数信号を生成するものである。
【００２９】
上述のごとく構成された本発明の原子共振器１では、高周波変換回路４において、基準発振器３の出力が、低逓倍次数による逓倍が共鳴周波数信号となる高周波信号に変換され、この高周波信号が低逓倍次数を有する低次逓倍器５にて能動的に逓倍されることにより原子共振器２用の共鳴周波数信号が生成される。つまり、バラクタダイオード等の受動的な高逓倍次数の逓倍回路を用いずに、基準発振器３の出力周波数をルビジウム原子の共鳴周波数信号に変換することができる。
【００３０】
ここで、本原子発振器１は、基準発振器３の出力周波数を所望の原子発振器出力周波数に変換する出力周波数変換部をそなえていてもよく、これにより、基準発振器３の出力周波数を上記の共鳴周波数信号の周波数を考慮して選定しても、所望の出力周波数を外部に供給することができる。
なお、上記の低逓倍次数は、３又は４とすれば逓倍特性の良い能動型低次逓倍器を適用することができる。
【００３１】
また、上記の高周波変換回路４は、上記の高周波信号を生成する高周波発振器と、この高周波発振器の出力と基準発振器３の出力とを位相比較する位相比較器と、この位相比較器の位相比較結果をフィルタリングして上記の高周波発振器の出力を基準発振器３の出力に位相同期させるための上記高周波発振器用の制御信号を生成するループフィルタとをそなえて成る、高周波ＰＬＬ回路として構成されていてもよい。
【００３２】
このように、基準発振器の出力の高周波信号への変換に高周波発振器を用いれば、従来のように、コイルやコンデンサによる逓倍回路を用いる必要が無い。また、上記の高周波発振器の出力は常に基準発振器３の出力に高精度に位相同期するので、高安定な高周波信号、ひいては、共鳴周波数信号を得ることができる。
【００３３】
さらに、本原子発振器１は、上記の基準発振器３の出力を分周するとともに所定の低周波変調信号により変調する分周・変調部と、上記の原子共鳴信号を前記の低周波変調信号で同期検波することにより上記の周波数誤差情報を検出して基準発振器３の出力周波数制御用の制御信号を生成する同期検波部とをそなえていてもよい。
【００３４】
これにより、簡素な構成で、共鳴周波数信号の周波数誤差情報を検出して、この周波数誤差情報が最小となるように基準発振器３の出力周波数を制御することができる。
ここで、上記の分周・変調部は、基準発振器３の出力を分周する第１分周器と、この第１分周器の出力を上記の低周波変調信号により位相変調する位相変調器とをそなえていてもよい。このようにすれば、基準発振器３の出力を分周して周波数を下げた状態で位相変調を行なうことができるので、位相変調が容易になる。
【００３５】
また、上記の分周・変調部は、外部からの分周数及び位相変調度についての設定並びに上記の低周波変調信号のクロック周期に応じて基準発振器３の出力周波数のクロック周期を変化させることにより基準発振器３の出力に対して分周と位相変調とを施すプログラマブル分周器をそなえていてもよい。これにより、基準発振器３に対して分周と位相変調とを施すのに、分周器と位相変調器とを個別にそなえる必要が無い。
【００３６】
さらに、本原子発振器１は、基準発振器３の出力を分周して上記の低周波変調信号を生成する第２分周器をそなえていてもよく、このようにすれば、上記の低周波変調信号生成用の発振器を個別にそなえることなく、高安定な低周波変調信号を得ることができる。
また、本原子発振器１は、原子共振器２用の発光ランプと、基準発振器３の出力を分周してこの発光ランプ用の駆動信号を生成する第３分周器とをそなえていてもよく、このようにすれば、上記発光ランプ用の駆動源（発振器等）を個別にそなえることなく、高安定な発光ランプ用の駆動信号を得ることができる。
【００３７】
さらに、上記の高周波ＰＬＬ回路における高周波発振器は、リング発振器として構成されていてもよく、このようにすれば、高周波発振器をディジタル化することができ、ＬＳＩの構成要素に含めることができる。また、上記の高周波ＰＬＬ回路におけるループフィルタは、ディジタルフィルタにより構成されていてもよく、このようにすれば、上記のループフィルタもＬＳＩの構成要素に含めることができる。
【００３８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を説明する。
（Ａ）一実施形態の説明
図２は本発明の一実施形態としてのルビジウム原子発振器の構成を示すブロック図であるが、この図２に示す本実施形態のルビジウム原子発振器（以下、単に「原子発振器」ともいう）１も、従来のものと同様に、大きく分けて、ＯＭＵ２，高周波（ＨＦ）部９及び低周波（ＬＦ）部１０という３つのブロックから成っている。
【００３９】
そして、ＯＭＵ２は、従来と同様に、エキサイタ１３１１及びコイル１３１２をそなえて成るルビジウムランプ（発光ランプ）１３１と、ルビジウム原子を封入した共鳴セル１３３及びこの共鳴セル１３３を通過してくるルビジウムランプ１３１の光を受光するためのフォトダイオード（ＰＤ）１３５を内蔵した空洞共振器１３２と、ＰＤ１３５からの信号を前置増幅して原子共鳴信号を出力するプリアンプ１３６とをそなえて構成されている。なお、図６により前述したバラクタダイオード１３４は後述する理由により省略されている。
【００４０】
また、ＬＦ部（同期検波部）１０も、従来と同様に、低周波発振器（ＶＣＯ）１４１，増幅器１４２，同期検波器１４３及び積分器１４４をそなえて構成され、上記のＯＭＵ２（プリアンプ１３６）から出力される原子共鳴信号を低周波ＶＣＯ１４１の出力（位相変調信号）で同期検波することにより、空洞共振器１３２で発生しているマイクロ波のルビジウム原子の共鳴周波数（約６．８３４６ＧＨｚ）からのずれ〔周波数誤差情報（誤差信号）〕を検出して、その誤差信号が最小（理想では０）となるようにＶＣＸＯ３の出力周波数を制御するサーボ回路として機能する。
【００４１】
一方、本実施形態のＨＦ部９は、従来のものとは異なり、基準発振器としての電圧制御水晶発振器（ＶＣＸＯ）３，高周波ＰＬＬ回路４，ＦＥＴ乗算器５，１／Ｎ分周器６，位相変調器７及び出力シンセサイザ回路８をそなえて構成され、高周波ＰＬＬ回路４は、さらに、高周波発振器（ＶＣＯ）４１，１／Ｍ分周器４２，位相比較器４３，ローパスフィルタ（ＬＰＦ）４４をそなえて構成され、出力シンセサイザ回路８は、さらに、ダイレクトディジタルシンセサイザ（ＤＤＳ）８１とＬＰＦ８２とをそなえて構成されている。なお、上記のＮ，Ｍはそれぞれ整数で、Ｎ＜Ｍである。
【００４２】
ここで、上記のＶＣＸＯ３も、外部供給用の出力周波数ｆ1 を発生するとともに、低周波部１０の同期検波器１４３により検出される、ＯＭＵ２からの原子共鳴信号の誤差信号（周波数誤差情報）が最小となるようにその出力周波数ｆ1 が制御されるものであるが、本実施形態では、ＦＥＴ乗算器５の逓倍次数をＰ（ただし、Ｐは整数で、本実施形態では後述するように、３もしくは４という低次の整数である）、ルビジウム原子の共鳴周波数（約６．８３４６ＧＨｚ）をｆ3 とした場合に、次式（１）で表される出力周波数ｆ1 を発生するようになっている。
【００４３】
ＶＣＸＯ３の出力周波数ｆ1 ＝（ｆ3 ×Ｎ）／（Ｐ×Ｍ）・・・（１）
また、１／Ｎ分周器（第１分周器）６（以下、単に「分周器６」と表記することもある）は、後段の位相変調器７での位相変調を容易にするために、このＶＣＸＯ３の出力を１／Ｎに分周するものであり、位相変調器７は、従来と同様、同期検波器１４３での同期検波のために、この１／Ｎ分周器６の出力に対し、ＬＦ部１０の低周波ＶＣＯ１４１で生成される低周波の位相変調信号ｆｍ（例えば、１５５Ｈｚ）を用いて位相変調を施すものである。
【００４４】
つまり、これらの１／Ｎ分周器６及び位相変調器７は、ＶＣＸＯ３の出力を分周するとともに低周波ＶＣＯ１４１の出力（低周波変調信号）により変調する分周・変調部を構成している。
さらに、高周波ＰＬＬ回路４において、１／Ｍ分周器４２（以下、単に「分周器４２」とも表記する）は、高周波ＶＣＯ４１の出力（周波数ｆ2 ）を１／Ｍに分周するもので、これにより、位相比較器４３での位相比較対象の各信号（位相変調器７の出力と分周器４２の出力）の周波数（比較周波数）が略同一の値に調整されることになる。
【００４５】
また、位相比較器４３は、上記の比較周波数で、高周波ＶＣＯ４１の出力とＶＣＸＯ３の出力とを位相比較するものであり、ＬＰＦ（ループフィルタ）４４は、この位相比較器４３の位相比較結果をフィルタリングして高周波ＶＣＯ４１の出力をＶＣＸＯ３出力に位相同期させるための高周波ＶＣＯ４１用の制御信号を生成するものである。
【００４６】
これにより、高周波ＶＣＯ４１の出力がＶＣＸＯ３の出力に位相同期するとともに、その出力周波数ｆ2 が、分周器６，４２の分周数Ｎ，Ｍから、ＶＣＸＯ３の出力周波数ｆ1 ＝（ｆ3 ×Ｎ）／（Ｐ×Ｍ）のＭ／Ｎ倍、即ち、ｆ3 ／Ｐとなる。
つまり、本高周波ＰＬＬ回路４は、ＶＣＸＯ３の出力を、低逓倍次数Ｐによる逓倍がルビジウム原子の共鳴周波数ｆ3 となる高周波信号〔周波数ｆ2 （＝ｆ3 ／Ｐ）〕に変換する高周波変換回路として機能し、本実施形態では、この高周波ＰＬＬ回路４とＶＣＸＯ３及び分周器６とで、分周器６，４２の分周数Ｎ，Ｍを自由に選定することによりＶＣＸＯ３の出力周波数を自由にＭ／Ｎ倍に逓倍できる周波数逓倍・シンセサイザ回路１１が形成されている。
【００４７】
次に、上記のＦＥＴ乗算器（FET MULT：能動型低次逓倍器）５は、ＦＥＴ（電界効果トランジスタ）を用いて構成された増幅器（図示省略）を有し、この増幅器により入力信号に対して生じる高調波成分を利用して入力信号を周波数逓倍する能動型の逓倍回路で、ここでは、低逓倍次数Ｐを有し上記の高周波ＰＬＬ回路４の出力〔高周波信号：周波数ｆ2 （＝ｆ3 ／Ｐ）〕をＰ逓倍することにより、ルビジウム原子の共鳴周波数信号（周波数ｆ3 ）（空洞共振器１３２用のマイクロ波）を生成できるようになっている。
【００４８】
なお、このＦＥＴ乗算器５の出力は、アンテナ結合器等の所望の結合部材（図示省略）により空洞共振器１３２内と空間的に結合されており、これにより、従来のように“７６”や“１４４”といった高次の逓倍次数のバラクタダイオード１３４（図６参照）を空洞共振器１３２内に設けなくても、ルビジウム原子の共鳴周波数信号を直接的に空洞共振器１３２内に発生させることが可能となる。
【００４９】
また、出力シンセサイザ回路（出力周波数変換部）８は、ＶＣＸＯ３の出力周波数ｆ1 を所望のルビジウム原子発振器出力周波数に変換することのできるもので、これにより、放送用基準源やディジタル同期網のクロック源等に好適な５ＭＨｚ，１０ＭＨｚ等の端数のない原子発振器出力周波数を得ることができるようになっている。
【００５０】
具体的には、ＤＤＳ８１に対して出力周波数設定データとして、原子発振器出力として希望する任意の端数の無い周波数値を設定しておき、このＤＤＳ８１にＶＣＸＯ３の出力を基準クロックとして入力することにより、この基準クロックに周波数同期した上記出力周波数設定データに応じた周波数信号を発生させるようにする。ここで、ＤＤＳ８１の出力波形は図２中の符号８３に示すように、階段（ステップ）状の波形であるため、ＬＰＦ８２にてこの波形を図２中の符号８４に示すように整形してルビジウム原子発振器１の出力とする。
【００５１】
以下、上述のごとく構成された本実施形態のルビジウム原子発振器１の動作について、具体的な数値例を挙げて説明する。
例えば、上記のＭ＝１５３６，Ｎ＝６３，Ｐ＝３とすると、ＶＣＸＯ３の出力周波数ｆ1 は、上記の式（１）により、ｆ1 ≒９３．４４３ＭＨｚとなり、高周波ＶＣＯ４１の出力周波数ｆ2 は、６．８３４６・・・ＧＨｚ／３≒２．２７８２ＧＨｚとなる。
【００５２】
ＶＣＸＯ３の出力は、１／６３分周器６と出力シンセサイザ回路８とにそれぞれ入力され、１／６３分周器６に入力されたＶＣＸＯ３の出力は１／６３分周されたのち位相変調器７に入力され、位相変調器７で低周波ＶＣＯ１４１の出力（位相変調信号：１５５Ｈｚ）により位相変調を受ける。
この位相変調器７の出力信号は、高周波ＰＬＬ回路４の基準信号として位相比較器４３に入力され、位相比較器４３は、この基準信号（９３．４４３ＭＨｚ／６３≒１．４８３ＭＨｚ）と、高周波ＶＣＯ４１の出力（２．２７８２ＧＨｚ）を分周器４２で１／１５３６に分周した信号（２．２７８２ＧＨｚ／１５３６≒１．４８３ＭＨｚ）との位相比較を行なう。
【００５３】
位相比較器４３の出力（位相誤差信号）は、ＬＰＦ４４に入力されて高周波成分が除去されて高周波ＶＣＯ４１の制御電圧として高周波ＶＣＯ４１に供給される。これにより、高周波ＶＣＯ４１の出力は、ＶＣＸＯ３の出力周波数（９３．４４３ＭＨｚ）の１５３６／６３倍の周波数、即ち、約２．２７８２ＧＨｚで、位相変調を施されたＶＣＸＯ３の出力に位相同期（ロック）する。
【００５４】
そして、この高周波ＶＣＯ４１の出力は、ＦＥＴ乗算器５に入力され、３逓倍されて、ルビジウム原子の共鳴周波数（約６．８３４６ＧＨｚ）となる。このＦＥＴ乗算器５の出力は、上記の結合部材を介して空洞共振器１３２内と空間的に結合され、これにより、共鳴セル１３３内において原子共鳴を引き起こさせるためのマイクロ波（共鳴周波数信号）が空洞共振器１３２内に発生する。
【００５５】
以降、従来と同様に、共鳴セル１３３を通過するルビジウムランプ１３１の光量がＰＤ１３５にて検出されて、上記のマイクロ波周波数とルビジウム原子の共鳴周波数との周波数誤差情報を有する原子共鳴信号がＯＭＵ２から出力され、この原子共鳴信号を基に、ＬＦ部１０が、ＶＣＸＯ３の制御電圧を発生する。これにより、ＶＣＸＯ３の出力周波数がルビジウム原子の共鳴周波数の安定度と同等に安定化される。
【００５６】
ところで、出力シンセサイザ回路８へ入力されたＶＣＸＯ３の出力（９３．４４３ＭＨｚ）は、ＤＤＳ８１により、出力周波数設定データに従ってルビジウム原子発振器１の出力となる１０ＭＨｚ等の端数の無い周波数に変換されたのち、ＬＰＦ８２にて波形整形されて、外部装置へ供給される。
以上のように、本実施形態のルビジウム原子発振器１によれば、高周波ＰＬＬ回路４により、低逓倍次数（３）による逓倍がルビジウム原子の共鳴周波数となるＶＣＸＯ３の出力に高安定に位相同期した高周波信号を生成し、この高周波信号をＦＥＴ乗算器５にて３逓倍することで、ＯＭＵ２（空洞共振器１３２）用の共鳴周波数信号を生成するので、ＬＣタンク回路や高価なバラクタダイオード等の受動型の逓倍回路を用いない回路構成で、ＶＣＸＯ３の出力周波数をルビジウム原子の共鳴周波数に精度良く変換することができる。
【００５７】
従って、従来必要であった整合回路が不要になって、上記の低次逓倍器と原子共振器との間のインピーダンス整合等の調整（チューニング）を行なう必要が無くなる（回路の無調整化が可能になる）。また、従来のように振幅変調を利用してルビジウム原子の共鳴周波数を作成する必要も無い。これにより、本原子発振器１の小型化，製造期間短縮及び製造コスト削減が可能となり、従来よりも、小型で安価な原子発振器１を早期に提供することができる。
【００５８】
また、本原子発振器１では、位相変調器７の前段に分周器６を設けることで、ＶＣＸＯ３の出力を分周して周波数を下げた状態で位相変調を行なうので、位相変調が容易になり、ＶＣＸＯ３の出力に対する位相変調を確実に施すことができるようにもなっている。
さらに、出力シンセサイザ回路８をそなえることで、ＶＣＸＯ３の出力周波数を、ルビジウム原子の共鳴周波数を考慮して上述のごとく端数の有る周波数として選定していても、１０ＭＨｚ，５ＭＨｚといった外部装置に要求される端数の無い所望の出力周波数に変換できるので、原子発振器１として必要な所望の出力周波数を高安定に出力することが可能である。
【００５９】
なお、上記のＦＥＴ乗算器５の逓倍次数（Ｐ）は、“４”でもよく、この場合、ＶＣＸＯ３の出力周波数ｆ1 は、ｆ1 ＝（６．８３４６・・・ＧＨｚ×６３）／（４×１５３６）≒７０．０８１ＭＨｚとすればよく、高周波ＶＣＯ４１の出力周波数ｆ2 は、ｆ2 ＝６．８３４６・・・ＧＨｚ／４≒１．７０８７ＧＨｚとなる。
【００６０】
このように、ＦＥＴ乗算器５の逓倍次数を“３”又は“４”とすれば、逓倍特性の良いＦＥＴ乗算器５を適用することができるので、高周波ＰＬＬ回路４の出力（高周波信号）の逓倍時の損失等を最小限に抑えることができ、本原子発振器１の性能向上に大いに寄与することになる。
ただし、ＦＥＴ乗算器５の逓倍次数（Ｐ）は上記の“３”や“４”に限定されるものではなく、例えば、Ｐ＝２，５，６等の他の次数（ただし、整数１桁がよい）としてもよく、Ｐ＝２であれば高周波ＶＣＯ４１の出力周波数ｆ2 は約３．４１７３ＧＨｚ、Ｐ＝５であれば出力周波数ｆ2 は約１．３６６９ＧＨｚ、Ｐ＝６であれば出力周波数ｆ2 は約１．１３９１ＧＨｚとなる（つまり、高周波ＶＣＯ４１の出力周波数ｆ2 が１〜４ＧＨｚの範囲であれば、逓倍次数（Ｐ）は２〜６になる）。
【００６１】
（Ｂ）変形例の説明
図３は上述したルビジウム原子発振器１の変形例を示すブロック図であるが、この図３に示す原子発振器１′は、図２により上述したものに比して、ＨＦ部９において、前記の１／Ｎ分周器６及び位相変調器７に代えてプログラマブル分周器６７が設けられるとともに、１／Ｅ分周器１２，１／Ｔ分周器１３（Ｅ，Ｔはそれぞれ整数で、Ｔ＞Ｅ）が追加されている点が主に異なる。
【００６２】
ここで、１／Ｅ分周器（第２分周器）１２（以下、単に「分周器１２」ともいう）は、ＶＣＸＯ３の出力を１／Ｅに分周して、前述した原子発振器１において低周波ＶＣＯ１４１が発生していた低周波の位相変調信号を生成するもので、これにより、本変形例では、ＬＦ部１０において前記の低周波ＶＣＯ１４１が不要になっている。なお、上述した実施形態と同様に、ＶＣＸＯ３の出力周波数ｆ1 を約９３．４４３ＭＨｚとし、上記の位相変調信号の周波数を１５５Ｈｚと仮定すると、上記の分周数Ｅは約６０２，８５８となる。
【００６３】
また、１／Ｔ分周器（第３分周器）１３（以下、単に「分周器１３」ともいう）は、ＶＣＸＯ３の出力を１／Ｔに分周してＯＭＵ２におけるルビジウムランプ１３１用の励振信号（駆動信号）を生成するためのもので、これにより、本変形例では、前記のエキサイタ１３１１も不要になっている。なお、一般的に、ルビジウムランプ１３１用の励振信号の周波数は５０ＭＨｚ程度であるので、この場合も、ＶＣＸＯ３の出力周波数ｆ1 を約９３．４４３ＭＨｚと仮定すれば、上記の分周数Ｔは２となる。
【００６４】
また、プログラマブル分周器６７（単に「分周器６７」と表記することもある）は、前記の１／Ｎ分周器６と位相変調器７との機能（分周・変調部としての機能）を実現するもので、具体的には、ＶＣＸＯ３の出力周波数ｆ1 の１周期分を１ビット（１００ＭＨｚであれば１０ｎｓｅｃ）とした場合に、位相変調周波数（１／Ｅ分周器１２の出力）に応じて、１／Ｎ分周したＶＣＸＯ３のクロックに対してビット加減算を施すことで、ＶＣＸＯ３の出力に対して１／Ｎ分周と位相変調とを施すことができるようになっている。
【００６５】
例えば、説明の簡単化のため、ＶＣＸＯ３の出力周波数ｆ1 を１００ＭＨｚ、高周波ＰＬＬ回路４での比較周波数を１０ＭＨｚ（つまり、分周数Ｎ＝１０）と仮定すると、このプログラマブル分周器６７では、図４に示すように、位相変調信号（１／Ｅ分周器１２の出力：▲１▼）がＨ状態の間（時点Ｔ１〜Ｔ２参照）、ＶＣＸＯ３の出力周波数ｆ1 を１／１０に分周した周波数信号（▲２▼）のクロック（分周クロック）に１ビットを加算することにより、その出力（▲３▼）の立ち上がりが１ビット分遅れるようにし、逆に、位相変調信号（▲１▼）がＬ状態の間（時点Ｔ２〜Ｔ３参照）、周波数信号（▲２▼）のクロックから１ビットを減算することにより、その出力（▲３▼）の立ち上がりが１ビット分早くなるようにする。
【００６６】
このようにして、ディジタル的に分周クロック（▲２▼）の立ち上がりや立ち下がりの位相を変えることで、ＶＣＸＯ３の出力に対する１／Ｎ分周と位相変調とが実施される。なお、この図４では、単純に、分周クロック（▲２▼）の１周期毎に１ビットを操作（加減算）しているが、より変調度を深くしたい場合は１周期毎に２ビット以上を操作すればよいし、逆に、より変調度を浅くしたい場合は２周期、もしくは、それ以上の周期毎に１ビットを操作すればよい。また、このようなビット操作についての設定、即ち、分周数及び位相変調度についての設定は、外部からのプログラム設定によって行なわれる。
【００６７】
つまり、本プログラマブル分周器６７は、外部からのプログラム設定に基づき、低周波の位相変調信号のクロック周期に応じてＶＣＸＯ３の出力周波数ｆ1 の（分周）クロック周期を変化させることによりＶＣＸＯ３の出力に対して分周と位相変調とを施すようになっているのである。なお、本変形例においても、このプログラマブル分周器６７と高周波ＰＬＬ回路４とＶＣＸＯ３とで周波数逓倍・シンセサイザ回路１１が形成されている。
【００６８】
従って、図２により前述した原子発振器１のように分周器６と位相変調器７とを個別にそなえる必要が無く、図２により上述した原子発振器１と同様の利点が得られるほか、さらにＨＦ部９の回路規模、ひいては、原子発振器１′の規模を削減することができる。
また、本変形例では、１／Ｅ分周器１２により、ＶＣＸＯ３の出力から位相変調信号を生成するので、前記の低周波ＶＣＯ１４１が不要であり、さらなる回路規模の削減に寄与する。また、ＶＣＸＯ３の出力はルビジウム原子の共鳴周波数と同等に安定化されるので、高安定な位相変調信号を生成でき、これにより、同期検波器１４３による誤差信号の検出も安定化されて、さらにＶＣＸＯ３の出力を安定化させることができる。
【００６９】
さらに、本変形例では、１／Ｔ分周器１３により、ルビジウムランプ１３１用の励振信号もＶＣＸＯ３の出力から生成するので、エキサイタ１３１１が不要であり、ルビジウムランプ１３の小型化を図ることができるとともに、その発光条件も安定化させることができる。
ここで、一般に、ルビジウム原子発振器では、ルビジウム原子の共鳴周波数（６．８３４ＧＨｚ）に対して低周波の発振器（ＶＣＸＯ３に相当）の出力（基本周波数）から共鳴周波数（６．８３４６ＧＨｚ）を生成（変換）するため、その変換途中で、様々な周波数の電波が生成されることになる。従って、偶然、共鳴周波数６．８３４６ＧＨｚと同じ周波数の電波が生成されてしまうこともあり、この不要波で異常が起きる場合がある。
【００７０】
特に、励振信号の周波数（以下、励振周波数という）と基本周波数の逓倍によって決まる不要波は、励振周波数に大きく依存する。このため、図２により前述した原子発振器１のようにエキサイタ１３１１により励振周波数をＶＣＸＯ３と独立して生成すると、一般に、その励振周波数の周波数安定度が悪いため、たまたまルビジウム原子の共鳴周波数に一致することがあり、励振周波数と基本周波数とによりスプリアスが発生することがある。
【００７１】
従って、上述したように励振周波数をＶＣＸＯ３の出力から生成することで、不要なスプリアス周波数を特定することができるようになり、ルビジウム原子の共鳴周波数に一致する周波数の発生を設計上防止することが可能になり、高性能なルビジウム原子発振器１′を提供することができる。
ところで、本変形例における分周器１２，１３，４２及び６７は、それぞれＩＣ(Integrated Circuit)として同一プロセスで作成することができ、また、高周波ＰＬＬ回路４の位相比較器４３についても、一般的なＰＬＬ−ＩＣとして構成できるので、これらの分周器１２，１３，４２及び６７と同一プロセスで設計することができる。さらに、出力シンセサイザ回路８もＩＣとして同一プロセスで作成可能である。
【００７２】
また、高周波ＶＣＯ４１についても、マイクロストリップライン型オシレータとして構成したり、例えば図５に示すように、それぞれ必要な出力周波数に見合った数のＦＥＴ１５ａ，１５ｂとインバータ素子１６とを用い、相互に直列接続されたインバータ素子１６の遅延により発振する、リングオシレータ（リング発振器）として構成したりすれば、ＩＣ化が可能である。なお、この図５においてＶDDは電源端子、ＶSSはグラウンド（ＧＮＤ）端子、１７はリングオシレータの発振周波数調整用の電圧端子をそれぞれ表す。
【００７３】
さらに、ＬＰＦ４２については、ＶＣＸＯ３の出力周波数ｆ1 が安定、且つ、ＬＰＦ４２のカットオフ周波数に比べて十分大きいため、このＶＣＸＯ３の出力周波数に同期したカットオフ周波数を設定できるディジタルフィルタ〔ＦＩＲ(Finite Impulse Response) フィルタやＩＩＲ(Infinite Impulse Response) フィルタ等〕を使用することが可能である。
【００７４】
以上により、図３中に枠１４で示す部分を１チップのＬＳＩ（大規模集積回路）で構成することができ、従来よりも、ＨＦ部９を超小型化することができて、さらに小型で安価な原子発振器１′を早期に提供することが可能となる。
なお、上記の例では、位相変調信号を生成するための分周器１２と励振信号を生成するための分周器１３との双方を有した構成になっているが、本発明はこれに限定されず、いずれか一方のみを有する構成にしてもよいし、双方を省略した構成（つまり、図２に示す原子発振器１にプログラマブル分周器６７のみを適用した構成）にしてもよい。
【００７５】
また、これらの分周器１２又は１３もしくはその両方は、図２に示す原子発振器１に適用してもよく、このようにすれば、図２に示す原子発振器１においても、本変形例と同様の作用効果が得られる。
（Ｃ）その他
上述した実施形態及びその変形例では、ＶＣＸＯ３の出力周波数ｆ1 をルビジウム原子の共鳴周波数に変換するのに高周波ＶＣＯ４１をそなえた高周波ＰＬＬ回路４を用いているが、本発明はこれに限定されず、例えば、ＦＥＴ乗算器５を多段に接続したものを用いてもよい。ただし、この場合、ＦＥＴ乗算器５の数が増えて逓倍段数が増えるため、回路規模が増大するばかりでなく特性も劣化するので、上述した例のように、高周波ＰＬＬ回路４を用いた方が、高安定な共鳴周波数が得られ高性能な原子発振器１（１′）を提供できる。
【００７６】
また、出力シンセサイザ回路８は、ルビジウム原子発振器１（１′）の出力周波数が端数をもつ値になっていてもよい場合には省略してもよい。さらに、ＯＭＵ２やＬＦ部１０の構成は、図２や図３に示す構成に限定されるものではなく、少なくとも、原子共鳴信号を得て、この原子共鳴信号を基にＶＣＸＯ３の出力周波数ｆ1 を制御・安定化できる構成になっていればよい。
【００７７】
また、上述した例では、ルビジウム原子を利用したルビジウム原子発振器に本発明を適用した場合について説明したが、本発明はこれに限定されず、例えば、セシウム原子を利用したセシウム原子発振器に適用することも可能である。
そして、本発明は上述した実施形態及びその変形例に限定されるものではなく、上記以外にも、本発明の趣旨を逸脱しない範囲で種々変形して実施することができる。
【００７８】
【発明の効果】
以上詳述したように、本発明の原子発振器によれば、高周波変換回路によって、基準発振器の出力を、低逓倍次数による逓倍が原子の共鳴周波数信号となる高周波信号に変換し、この高周波信号を低逓倍次数を有する能動型低次逓倍器にて逓倍することにより、基準発振器の出力周波数を原子共振器用の共鳴周波数に変換することができるので、従来のようにコイル及びコンデンサを用いたＬＣタンク回路やバラクタダイオード等の受動的な逓倍回路を用いずに、所望の共鳴周波数信号を得ることができる。従って、上記の低次逓倍器と原子共振器との間のインピーダンス整合等の調整（チューニング）を行なう必要が無く（回路の無調整化が可能になり）、また、従来のように振幅変調を利用してルビジウム原子の共鳴周波数を作成する必要も無い。これにより、本原子発振器の小型化，製造期間短縮及び製造コスト削減が可能となり、従来よりも、小型で安価な原子発振器を早期に提供することができる。
【００７９】
また、上記の基準発振器の出力周波数を所望の原子発振器出力周波数に変換する出力周波数変換部をそなえれば、基準発振器の出力周波数を上記の共鳴周波数信号の周波数を考慮して選定しても、所望の出力周波数を外部に供給することができるので、ユーザのニーズに応じた出力周波数を高安定に出力できる原子発振器を提供することができる。
【００８０】
なお、上記の低逓倍次数は、３又は４とすれば逓倍特性の良い能動型低次逓倍器を適用することができるので、上記の高周波信号の逓倍時の損失等を最小限に抑えることができ、本原子発振器の性能向上に大いに寄与する。
また、上記の高周波変換回路を、高周波発振器と位相比較器とループフィルタとをそなえて成る高周波ＰＬＬ回路として構成すれば、基準発振器の出力周波数から上記の高周波信号を生成する際にも、従来のようにコイルやコンデンサによる逓倍回路を用いる必要が無いので、高周波変換回路についても回路の無調整化及び回路規模の縮小が可能となり、さらに、本原子発振器の小型化，製造期間短縮及び製造コスト削減を図ることができる。また、上記の高周波発振器の出力は常に基準発振器の出力に高精度に位相同期するので、高安定な高周波信号、ひいては、共鳴周波数信号を得ることができ、本原子発振器の性能向上にも大いに寄与する。
【００８１】
さらに、本原子発振器は、上記の基準発振器の出力を分周するとともに所定の低周波変調信号により変調する分周・変調部と、上記の原子共鳴信号を前記の低周波変調信号で同期検波することにより上記の周波数誤差情報を検出して基準発振器の出力周波数制御用の制御信号を生成する同期検波部とをそなえれば、簡素な構成で、共鳴周波数信号の周波数誤差情報を検出して、この周波数誤差情報が最小となるように基準発振器の出力周波数を制御することができるので、基準発振器の出力周波数を原子の共鳴周波数の安定度と同等に高安定化でき、小型で高性能且つ安価な原子発振器を提供できる。
【００８２】
ここで、上記の分周・変調部は、基準発振器の出力を分周する第１分周器と、この第１分周器の出力を上記の低周波変調信号により位相変調する位相変調器とをそなえれば、基準発振器の出力を分周して周波数を下げた状態で位相変調を行なうことができるので、位相変調が容易になり、基準発振器の出力に対する位相変調を確実に施すことができる。
【００８３】
また、上記の分周・変調部は、外部からの分周数及び位相変調度についての設定並びに上記の低周波変調信号のクロック周期に応じて基準発振器の出力周波数のクロック周期を変化させることにより基準発振器の出力に対して分周と位相変調とを施すプログラマブル分周器をそなえていてもよく、このようにすれば、基準発振器に対して分周と位相変調とを施すのに、分周器と位相変調器とを個別にそなえる必要が無いので、本原子発振器のさらなる小型化を図ることができる。
【００８４】
さらに、本原子発振器は、上記の基準発振器の出力を分周して上記の低周波変調信号を生成する第２分周器をそなえていてもよく、このようにすれば、上記の低周波変調信号生成用の発振器を個別にそなえることなく、高安定な低周波変調信号を得ることができるので、本原子発振器のさらなる小型化，性能向上に大いに寄与する。
【００８５】
また、本原子発振器は、上記の原子共振器用の発光ランプと、上記の基準発振器の出力を分周してこの発光ランプ用の駆動信号を生成する第３分周器とをそなえていてもよく、このようにすれば、上記発光ランプ用の駆動源（発振器等）を個別にそなえることなく、高安定な発光ランプ用の駆動信号を得ることができるので、本原子発振器のさらなる小型化，性能向上に大いに寄与する。
【００８６】
さらに、上記の高周波ＰＬＬ回路における高周波発振器は、リング発振器として構成されていてもよく、このようにすれば、高周波発振器をディジタル化することができ、ＬＳＩの構成要素に含めることができる。また、上記の高周波ＰＬＬ回路におけるループフィルタは、ディジタルフィルタにより構成されていてもよく、このようにすれば、上記のループフィルタもＬＳＩの構成要素に含めることができる。つまり、ＬＳＩ化可能部分を増やすことができるので、本原子発振器の大幅な小型化が実現可能である。
【図面の簡単な説明】
【図１】本発明の原理ブロック図である。
【図２】本発明の一実施形態としてのルビジウム原子発振器の構成を示すブロック図である。
【図３】図２に示すルビジウム原子発振器の変形例を示すブロック図である。
【図４】図３に示すプログラマブル分周器の動作を説明するためのタイムチャートである。
【図５】図３に示す高周波ＶＣＯの構成例（リングオシレータ）を示すブロック図である。
【図６】従来のルビジウム原子発振器の構成例を示すブロック図である。
【図７】ルビジウム原子の原子共鳴によるルビジウムランプ光の吸収を説明するための図である。
【図８】（ａ）〜（ｃ）はいずれも同期検波による誤差信号の検出概念を説明するための図である。
【符号の説明】
１，１′  原子発振器（ルビジウム原子発振器）
２  原子共振器（ＯＭＵ）
３  基準発振器（電圧制御水晶発振器：ＶＣＸＯ）
４  高周波変換回路（高周波ＰＬＬ回路）
５  能動型低次逓倍器（ＦＥＴ乗算器）
６  １／Ｎ分周器
７  位相変調器
８  出力シンセサイザ回路（出力周波数変換部）
９  高周波（ＨＦ）部
１０  低周波（ＬＦ）部（同期検波部）
１１  周波数逓倍・シンセサイザ回路
１２  １／Ｅ分周器（第１分周器）
１３  １／Ｔ分周器（第２分周器）
１５ａ，１５ｂ  ＦＥＴ
１６  インバータ素子
１７  発振周波数調整用の電圧端子
４１  高周波発振器（ＶＣＯ）
４２  １／Ｍ分周器
４３  位相比較器
４４  ローパスフィルタ（ＬＰＦ：ループフィルタ）
６７  プログラマブル分周器（分周・変調部）
８１  ダイレクトディジタルシンセサイザ（ＤＤＳ）
８２  ローパスフィルタ（ＬＰＦ）
１３０  磁気シールド加工
１３１  ルビジウムランプ（発光ランプ）
１３２  空洞共振器
１３３  共鳴セル
１３５  フォトダイオード（ＰＤ）
１３６  プリアンプ
１４１  低周波発振器（ＶＣＯ）
１４２  増幅器
１４３  同期検波器
１４４  積分器
１３１１  エキサイタ
１３１２  コイル
ＶDD  電源端子
ＶSS  グラウンド（ＧＮＤ）端子
【図１】
0003780123.tif 000002
【図２】
0003780123.tif 000003
【図３】
0003780123.tif 000004
【図４】
0003780123.tif 000005
【図５】
0003780123.tif 000006
【図６】
0003780123.tif 000007
【図７】
0003780123.tif 000008
【図８】
0003780123.tif 000009