(57)【特許請求の範囲】
【請求項１】
第１の基板に第１、第２および第３の電極を交互に平行に配置するとともに、第１の基板もしくは第２の基板に第４の電極を第１の電極と直交するように配置したプラズマディスプレイパネルと、
前記第１の電極を選択駆動する第１電極選択駆動手段と、
前記第２の電極を駆動する第２電極駆動手段と、
前記第３の電極を駆動する第３電極駆動手段とを備え、
前記第１の電極と前記第２の電極を含み前記第４の電極との交点に第１の表示セルが形成され、前記第１の電極と前記第３の電極を含み前記第４の電極との交点に第２の表示セルが形成され、
前記第１の表示セルと前記第２の表示セルで発光表示を交互に繰り返すインタレース表示が行われ、
リセット期間中に、前記第２電極駆動手段と前記第３電極駆動手段は、前記第２と第３の電極間に電圧を印加して、前記第２の電極と前記第３の電極によって形成される第３のセルにおいてプライミング放電を行わせることを特徴とするプラズマディスプレイ装置。
【請求項２】
請求項１に記載のプラズマディスプレイ装置であって、前記第２と第３の電極との隙間である第３のスリットに、遮光体を設けたプラズマディスプレイ装置。
【請求項３】
請求項２に記載のプラズマディスプレイ装置であって、維持放電期間中に、前記第１電極選択駆動手段は前記第１の電極に第１の維持放電パルスを印加し、前記第２電極駆動手段と前記第３電極駆動手段の一方は、前記第１の維持放電パルスとは逆位相の維持放電パルスを印加し、他方は所定の一定電圧を印加するか対応する電極をハイインピーダンスとするプラズマディスプレイ装置。
【請求項４】
請求項２又は３のいずれか１項に記載のプラズマディスプレイ装置であって、前記第１と第２の電極の隙間である第１のスリットと、前記第１と第３の電極の隙間である第２のスリットとを等間隔に配置したプラズマディスプレイ装置。
【請求項５】
請求項４に記載のプラズマディスプレイ装置であって、前記第３のスリットを隣接する前記第１の電極の中間に形成したプラズマディスプレイ装置。
【請求項６】
請求項４に記載のプラズマディスプレイ装置であって、前記第１の電極のバス電極の幅が、前記第２の電極のバス電極の前記第１のスリット側の端から、隣接する行の前記第３の電極のバス電極の前記第２のスリット側の端までの寸法と同じであるプラズマディスプレイ装置。
【請求項７】
請求項５に記載のプラズマディスプレイ装置であって、前記第１の電極上に遮光体が形成されているプラズマディスプレイ装置。
【請求項８】
請求項７に記載のプラズマディスプレイ装置であって、前記第１の電極上の遮光体の幅を、前記第２の電極のバス電極の前記第１のスリット側の端から、隣接する行の前記第３の電極のバス電極の前記第２のスリット側の端までの寸法と同じであるプラズマディスプレイ装置。
【請求項９】
第１の基板に第１、第２および第３の電極を交互に平行に配置するとともに、第１の基板もしくは第２の基板に第４の電極を第１の電極と直交するように配置したプラズマディスプレイパネルを備え、前記第１の電極と前記第２の電極を含み前記第４の電極との交点に第１の表示セルが形成され、前記第１の電極と前記第３の電極を含み前記第４の電極との交点に第２の表示セルが形成され、前記第１のセルと前記第２のセルで発光表示を交互に繰り返すインタレース表示を行うプラズマディスプレイ装置の駆動方法であって、
表示セルの状態を均一にするリセット工程と、表示データの書き込みを行うアドレス工程と、点灯させるセルにおいて放電を維持する維持放電工程とを繰り返し行う駆動方法において、
前記第１の表示セルで放電維持を行う維持放電工程において、前記第１の電極に印加する維持放電パルスとは逆位相の維持放電パルスを前記第２の電極に印加するとともに、前記第３の電極の電位を前記維持放電パルスの電圧より低い所定の値とし、
前記第２の表示セルで放電維持を行う維持放電工程において、前記第１の電極に印加する維持放電パルスとは逆位相の維持放電パルスを前記第３の電極に印加するとともに、前記第２の電極の電位を維持放電パルスの電圧より低い所定の電圧値とし、
前記リセット工程において、前記第２と第３の電極間に電圧を印加することによりプライミング放電が行われ、前記第２と第３の電極によってプライミング用の第３のセルが形成されることを特徴とするプラズマディスプレイ装置の駆動方法。
【請求項１０】
請求項９に記載のプラズマディスプレイ装置の駆動方法であって、前記第２と第３の電極との隙間である第３のスリットからの光を遮光するプラズマディスプレイ装置の駆動方法。
【請求項１１】
請求項１０に記載のプラズマディスプレイ装置の駆動方法であって、前記第１の表示セルで発光表示を行う時と、前記第２の表示セルで発光表示を行う時では、前記プライミング放電を発生させるために前記第２と第３の電極に印加する電圧の極性を変えるプラズマディスプレイ装置の駆動方法。
【請求項１２】
請求項１０又は１１に記載のプラズマディスプレイ装置の駆動方法であって、前記プライミング放電を発生させる時には、前記第３のセルにパルスを印加して放電を開始させ、該パルスの除去後に再度放電を行うような電圧のパルスを印加してプライミング放電を発生させるプラズマディスプレイ装置の駆動方法。
【請求項１３】
請求項１０又は１１に記載のプラズマディスプレイ装置の駆動方法であって、直前の維持放電工程の最後の維持放電時の電圧とは逆極性のパルスを印加して前記プライミング放電を発生させ、該パルスの除去時に再度放電を起こすとともに、直前に放電維持を行っていた前記第１又は第２の表示セルにおいても、同時に放電を併発させるよう電圧パルスを印加するプラズマディスプレイ装置の駆動方法。
【請求項１４】
請求項１０から１３のいずれか１項に記載のプラズマディスプレイ装置の駆動方法であって、前記第１の表示セルでの表示から前記第２の表示セルでの表示に移行する直前および、前記第２の表示セルでの表示から前記第１の表示セルでの表示に移行する直前には、それぞれ、全てのセルで放電を発生させるよう電圧パルスを印加するプラズマディスプレイ装置の駆動方法。
【請求項１５】
請求項１０から１３のいずれか１項に記載のプラズマディスプレイ装置の駆動方法であって、前記維持放電工程の最後に、前記第１の電極と前記第２の電極又は前記第３の電極の間に消去パルスを印加するプラズマディスプレイ装置の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリ機能を有する表示素子であるセルの集合によって構成された表示パネルを駆動する技術に係わり、特にＡＣ（交流）型プラズマディスプレイパネル（Plasma Display Panel:PDP）において、インタレース表示を行う装置およびその駆動方法に関する。
【０００２】
上記のＡＣ型ＰＤＰは、２本の維持電極に、交互に電圧波形を印加することで放電を持続し、発光表示を行うものである。一度の放電は、パルス印加直後、１μｓから数μｓで終了する。放電によって発生した正電荷であるイオンは、負の電圧が印加されている電極上の絶縁層の表面に蓄積され、同様に負電荷である電子は、正の電圧が印加されている電極上の絶縁層の表面に蓄積される。
【０００３】
従って、初めに高い電圧（書き込み電圧）のパルス（書き込みパルス）で放電させ壁電荷を生成した後、極性の異なる前回よりも低い電圧（維持電圧または維持放電電圧）のパルス（維持パルスまたは維持放電パルス）を印加すると、前に蓄積された壁電荷が重畳され、放電空間に対する電圧は大きなものとなり、放電電圧のしきい値を越えて放電を開始する。つまり、一度書き込み放電を行い壁電荷を生成したセルは、その後、維持パルスを交互に逆極性で印加することで、放電を持続するという特徴がある。これをメモリ効果、またはメモリ機能と呼んでいる。一般に、ＡＣ型ＰＤＰは、このメモリ効果を利用して表示を行うものである。
【０００４】
【従来の技術】
フルカラー表示を行うＡＣ型ＰＤＰにおいては、面放電を利用した３電極構造が一般に用いられている。さらに、この３電極型においても、第３の電極を維持放電を行う第１と第２の電極が配置されている基板に形成する場合と、対向するもう一つの基板に配置する場合がある。また、同一基板に前記の３種の電極を形成する場合でも、維持放電を行う２本の電極の上に第３の電極を配置する場合と、その下に第３の電極を配置する場合がある。さらに、蛍光体から発せられた可視光を、その蛍光体を透過して見る場合（透過型）と、蛍光体からの反射を見る場合（反射型）がある。また、放電を行うセルは、障壁（リブ、バリア）によって、隣接セルとの空間的な結合が断ち切られている。この障壁は、放電セルを取り囲むように四方に設けられ完全に密封されている場合や、一方向のみに設けられ、他方は、電極間のギャップ（距離）の適正化によって結合が切られている場合等がある。
【０００５】
本明細書では、維持放電を行う電極の基板とは別な対向する基板に第３の電極を形成するパネルで、障壁が垂直方向（つまり、第１電極と第２電極に直交し、第３電極と平行）にのみ形成され、維持電極の一部が透明電極によって構成されている反射型の例をもとに説明する。
上記の３電極・面放電型のＰＤＰとして、図１にその概略的平面図を示すようなものが知られている。また、図２は、これらのパネルの概略的断面図であり、図３は同様に水平方向の概略的断面図である。
【０００６】
パネルは、２枚のガラス基板２１と２８によって構成されている。第１の基板２１には、平行する維持電極である第１および第２の電極（Ｘ電極、Ｙ電極）１１と１２を備えており、これらの電極は透明電極２２ａ，２２ｂとバス電極２３ａ，２３ｂとによって構成されている。透明電極は蛍光体からの反射光を透過させ、バス電極は、電極抵抗による電圧低下を防ぐ目的で金属が使用される。さらにそれらを、誘電体層２４で被覆し、放電面には保護膜としてＭｇＯ（酸化マグネシューム）膜２５を形成する。また、前記第１のガラス基板２１と向かい合う第２の基板２８には、第３の電極（アドレス電極）１３を、維持電極１１，１２と直交する形で形成する。また、アドレス電極１３間には、障壁１４を形成し、その障壁の間には、アドレス電極１３を覆う形で赤、緑、青の発光特性を持つ蛍光体２７を形成する。障壁の尾根１４と、ＭｇＯ面２５が密着する形で２枚のガラス基板が組み立てられている。
【０００７】
また、図４は、図１、図２および図３に示したＰＤＰをインタレース表示するための周辺回路を示した概略的ブロック図である。アドレス電極１３は１本毎にアドレスドライバ１０５に接続され、そのアドレスドライバによってアドレス放電時のアドレスパルスが印加される。また、Ｙ電極１１は個別にスキャンドライバ１０２に接続される。スキャンドライバ１０２、奇数Ｙ電極の駆動用と偶数Ｙ電極の駆動用にブロック分けされ、さらに、維持放電パルスを生成しＹ電極に印加するＹ共通ドライバも第１と第２のＹ共通ドライバ１０３ａと１０３ｂに分けられている。アドレス放電時の走査パルスはスキャンドライバ１０２から発生し、維持パルス等はＹ側共通ドライバ１０３ａと１０３ｂで発生し、スキャンドライバ１０２を経由して、Ｙ電極１１に印加される。Ｘ電極１２はパネルの全表示ラインに渡って共通に接続される。Ｘ側共通ドライバ１０４は、書き込みパルス、維持パルス等を発生する。これらのドライバ回路は、制御回路１０６によって制御され、その制御回路は、装置の外部より入力される、同期信号ＣＬＯＣＫ，ＶＳＹＮＣ，ＨＳＹＮＣや表示データ信号ＤＡＴＡによって制御される。
【０００８】
図５は、図１〜図３に示すＰＤＰを図４に示した回路によってインタレース表示を行う場合の、従来の駆動方法を示す波形図であり「アドレス／維持放電分離型・書き込みアドレス方式」の１サブフィールド期間を示している。この例では、１サブフィールドは、リセット期間とアドレス期間さらに、維持放電期間に分離される。リセット期間においては、まず、全てのＹ電極が０Ｖレベルにされ、同時に、Ｘ電極に電圧Ｖｓ＋Ｖｗ（約３００Ｖ）からなる全面書き込みパルスが印加される。さらに、維持放電が行われ消去パルスで消去放電が行われる。このリセット期間は、前のサブフィールドの点灯状態に係わらず全てのセルを同じ状態にする作用があり、次のアドレス（書き込み）放電を安定に行うことができる。
【０００９】
次に、アドレス期間において、表示データに応じた、セルのＯＮ／ＯＦＦを行うために、線順次でアドレス放電が行われる。まず、Ｙ電極にスキャンパルスを印加すると共に、アドレス電極中、維持放電を起すセル、すなわち、点灯させるセルに対応するアドレス電極に電圧Ｖａ（約５０Ｖ）のアドレスパルスが選択的に印加され、点灯させるセルのアドレス電極とＹ電極の間で放電が起こる。次にこれをプライミング（種火）として、直ちにＸ電極とＹ電極間の放電に移行する。これにより、選択ラインの選択セルのＸ電極とＹ電極上のＭｇＯ面に維持放電が可能な量の壁電荷が蓄積する。
【００１０】
以下、順次、他の表示ラインについても、同様の動作が行われ、全表示ラインにおいて、新たな表示データの書き込みが行われる。
その後、維持放電期間になると、Ｙ電極とＸ電極に交互に、電圧がＶｓ（約１８０Ｖ）からなる維持パルスが印加されて維持放電が行われ、１サブフィールドの画像表示が行われる。なお、インタレース表示であるため、放電を行わない表示ラインに対応するＹ電極はハイインピーダンス状態として、消費電力を低く抑えている。
【００１１】
なお、かかる「アドレス／維持放電分離型・書き込みアドレス方式」においては、維持放電期間の長短、つまり、維持パルスの回数によって、輝度が決定される。
具体的には、多階調表示の一例として、２５６階調表示を行う場合の駆動方法を図６に示すこととする。この例では、１フィールドは、８個のサブフィールド：ＳＦ１，ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６，ＳＦ７，ＳＦ８に区分される。１フィールドでは奇数ラインもしくは偶数ラインの一方の表示を行う、さらに続くフィールドでは他方の表示ラインの表示を行う。
【００１２】
これらのサブフィールド、ＳＦ１〜ＳＦ８においては、リセット期間とアドレス期間は、それぞれ、同一の長さとなる。また、維持放電期間の長さは、１：２：４：８：１６：３２：６４：１２８の比率となる。従って、点灯させるサブフィールドを選択することで、０から２５５までの２５６段階の輝度の違いを表示できる。
【００１３】
本出願人は、特願平８−１９４３２０号でインタレース表示を行うプラズマディスプレイ装置を開示している。図７〜１１は、この特願平８−１９４３２０号に開示したインタレース駆動を行うプラズマディスプレイ装置の構成と駆動波形を示す図である。
図７はＹ電極の両側のスリットを放電スリットとして活用したインタレース表示のパネルおよび回路構成の概略を示す図である。図８はその断面構造である。また、図９はその駆動方法を示す電極の駆動波形図である。この駆動方法の特徴は、アドレス時にＸ電極に印加する電圧を選択することでアドレス電極とＹ電極間で発生させた放電をトリガにして、Ｙ電極の両側のいずれのスリットで放電を起こすかが選択される。これによって維持放電を行いたい側のスリットのセルに壁電荷を形成することができる。また、放電を行わないスリットに隣接する電極同士は同位相の維持パルスが印加され誤放電が発生することを防いでいる。そのために、放電維持を行う手段であるＹサスティン回路とＸサスティン回路を、それぞれ奇数Ｙサスティン回路１２４と偶数Ｙサスティン回路１２５と、奇数Ｘサスティン回路１２６と偶数Ｘサスティン回路１２７とに分離して、独立にアドレス動作とサスティン動作のためのパルスが印加できるようにしている。
【００１４】
ここに示されたプラズマディスプレイ装置では、奇数フィールドと偶数フィールドの表示行が互いに影響しなくなるため、縦方向の表示セルを規定するための隔壁をＹ電極とＸ電極の間に設ける必要がなくなり、プラズマディスプレイパネルを高精細化することが可能である。
更に、特願平８−１９４３２０号は、表示に関係しない放電による表示コントラストの低下を防止するため、表示に関係しないスリットの部分に遮光体を設けることを開示している。図１０は、特願平８−１９４３２０号に開示された遮光体を設けた構成を示す図である。図１０に示したプラズマディスプレイパネルは、図１及び図２に示すような一対のＹ電極とＸ電極の間を表示用スリット１３１とする従来のもので、表示用スリットでない異なる列のＹ電極とＸ電極の間のスリットに遮光体１３２が設けられる。これにより、表示用でないスリットからの反射光が低減される。
【００１５】
また、プラズマディスプレイ装置では、アドレス放電、及び維持放電がスムーズに行われるように、プライミング放電と呼ばれる放電が行われる。従来例では、例えば、リセット期間に行われるリセット放電が、このプライミング放電の役割を果たしている。このようなプライミング放電は表示画像には関係せず、表示のコントラストを低下させる。例えば、Ｙ１電極とＸ２電極間でプライミング放電を行う場合に、上記のような遮光体１３２を設ければ、この表示に関係しない不要な光が遮断されることになる。
【００１６】
上記のように、図７に示すような構成を使用することにより、隔壁をＹ電極とＸ電極に平行に設ける必要がなくなるため、プラズマディスプレイパネルを高精細化することが可能になるが、Ｙ電極の選択手段であるスキャンドライバと放電維持手段であるＹサスティン回路もしくは、Ｙ共通ドライバとの接続が複雑になるという問題がある。図４および図７の従来例においては、Ｙ電極は奇数と偶数に分けてサスティン回路に接続される。一般にスキャンドライバは、例えば、１つのチップが６４ビット出力の集積回路によって構成されている。よって、１ビット毎に異なるサスティン回路に接続すると配線が複雑になる。また、１チップの出力を全て奇数電極用もしくは偶数電極用とした場合、サスティン回路とスキャンドライバ間の接続は簡略化されるが、スキャンドライバとパネルの電極間の接続が複雑になる。いずれの場合であっても、装置が複雑となりコストアップの要因となった。また、規模の増大および配線の複雑化によって性能および信頼性を低下させていた。特願平８−１９４３２０号には、このような問題が解決できるプラズマディスプレイ装置が開示されている。
【００１７】
図１１は、特願平８−１９４３２０号に開示されたプラズマディスプレイ装置の別の構成例を示す図である。このプラズマディスプレイ装置では、図１１に示すように、Ｙ１電極の両側にＸ１電極とＸ２電極を、Ｙ２電極の両側にＸ３電極とＸ４電極をという具合に、各Ｙ電極の両側に２つのＸ電極を設ける。奇数フィールドでは、各Ｙ電極と奇数番目のＸ電極の間に電圧を印加して放電を行わせ、偶数フィールドでは各Ｙ電極と偶数番目のＸ電極の間に電圧を印加して放電を行わせることにより、インタレース表示を行う。偶数番目のＸ電極と奇数番目のＸ電極の間は完全な非表示行になるが、隔壁がないので高精細化が可能である上、Ｙ電極を２系統に分離する必要がないので、スキャンドライバとＹサスティン回路間の接続やスキャンドライバとパネル間の接続が簡単になる。
【００１８】
【発明が解決しようとする課題】
特願平８−１９４３２０号に開示されたプラズマディスプレイ装置で、従来と同様にリセット期間に、Ｙ電極とＸ電極間に大きな電圧を印加して全面書込みを行い、その放電をプライミング放電とした場合、プライミング放電は表示セルと同じ部分で行われることになる。前述のように、プライミング放電は表示画像には関係せず表示のコントラストを低下させるため、遮光することが望ましいが、特願平８−１９４３２０号に開示された装置ではプライミング放電は表示セルの部分で行われるため、この部分に図１０に示したような遮光体を設けることはできない。そのため、特願平８−１９４３２０号に開示された従来の装置では、表示コントラストを十分に高くできないという問題があった。
【００１９】
このように、リセット放電として、全面書き込み放電および、全面自己消去放電を使用する図９の駆動方法や、全面書き込みおよび維持放電さらに消去を行う図５の駆動方法を使用する場合には、放電を行わないスリットにおいてもリセット放電（プライミング放電）が行われるため、コントラストを低下させていた。また、これらの例では、プライミング放電を表示セルにおいて行うため放電の規模が維持放電と同じように大きく、大きな電力を消費するという問題もあった。
【００２０】
本発明は、このようなプライミング放電による表示コントラストの低下を防止し、電力消費を低減することが可能なプラズマディスプレイ装置およびその駆動方法を実現することを目的とする。
【００２１】
【課題を解決するための手段】
本発明のプラズマディスプレイ装置は、第１の基板に第１、第２および第３の電極を交互に平行に配置するとともに、第１の基板もしくは第２の基板に第４の電極を第１の電極と直交するように配置したプラズマディスプレイパネルと、第１の電極を選択駆動する第１電極選択駆動手段と、第２の電極を駆動する第２電極駆動手段と、第３の電極を駆動する第３電極駆動手段とを備え、第１の電極と第２の電極を含み第４の電極との交点に第１の表示セルが形成され、第１の電極と第３の電極を含み第４の電極との交点に第２の表示セルが形成され、第１の表示セルと第２の表示セルで発光表示を交互に繰り返すインタレース表示が行われるプラズマディスプレイ装置において、リセット期間中に、第２電極駆動手段と第３電極駆動手段は、第２と第３の電極間に電圧を印加して、第３のセルにおいてプライミング放電を行わせ、第２の電極と第３の電極によってプライミング用の第３のセルが形成されることを特徴とする。
【００２２】
また、本発明のプラズマディスプレイ装置の駆動方法は、上記のようなインタレース表示を行うプラズマディスプレイ装置の駆動方法であって、表示セルの状態を均一にするリセット工程と、表示データの書き込みを行うアドレス工程と、点灯させるセルにおいて放電を維持する維持放電工程とを繰り返し行う駆動方法において、第１の表示セルで放電維持を行う維持放電工程において、第１の電極に印加する維持パルスとは逆位相の維持放電パルスを第２の電極に印加するとともに、第３の電極の電位を前記維持放電パルスの電圧より低い所定の値とし、第２の表示セルで放電維持を行う維持放電工程において、第１の電極に印加する維持パルスとは逆位相の維持放電パルスを第３の電極に印加するとともに、第２の電極の電位を維持放電パルスの電圧より低い所定の電圧値とし、リセット工程において、第２と第３の電極間に電圧を印加することにプライミング放電が行われ、第２と第３の電極によってプライミング用の第３のセルが形成されることを特徴とする。
【００２３】
図１２は、本発明における発光位置を示す図である。図１２において、Ｙ１，Ｙ２，…はＹ電極を、Ｘｏは第２の電極を、Ｘｅは第３の電極を示し、（１）のＴ１は第３のセルを、Ｔ２は第１の表示セル（奇数行の表示セル：ｏｄｄ表示セル）を、Ｔ３は第２の表示セル（偶数行の表示セル：ｅｖｅｎセル）をそれぞれ示している。本発明によれば、プライミング放電は、表示セルでない第２と第３の電極間の第３のセルＴ１で行われるため、遮光体を設けて遮光することが可能であり、表示コントラストを向上させることができる。また、表示セルでない第３のセルＴ１でプライミング放電が行われるため、放電の規模を小さくすることも可能であり、消費電力を低減できる。
【００２４】
更に、第２と第３の電極との隙間である第３のスリットに、遮光体を設ける。更に、維持放電期間中に、第１電極選択駆動手段は第１の電極に第１の維持放電パルスを印加し、第２電極駆動手段と第３電極駆動手段の一方は、第１の維持放電パルスとは逆位相の維持放電パルスを印加し、他方は所定の一定電圧を印加するか対応する電極をハイインピーダンスとする。そのため、放電を行わないスリット（セル）の電圧は最小放電維持電圧未満となるため、誤放電を起こすことは無い。
【００２５】
更に、所定の一定電圧は、第１の維持放電パルスの略半分の電圧であり、放電しないセルの電圧を最も小さくできる。
更に、第１と第２の電極の隙間である第１のスリットと、第１と第３の電極の隙間である第２のスリットとは等間隔に配置される。
更に、第２と第３の電極との隙間である第３のスリットを、隣接する第１の電極の中間に形成する。
【００２６】
更に、第１から第３の電極は、透明電極と金属のバス電極とから形成されている。
更に、第１の電極の透明電極は前記バス電極より幅が広く、バス電極は透明電極の中央に形成されている。
更に、第１と第２の電極の透明電極はバス電極より幅が広く、バス電極は第３のスリット側に形成されている。
【００２７】
更に、第１の電極のバス電極の幅が、第２の電極のバス電極の第１のスリット側の端から、隣接する行の第３の電極のバス電極の第２のスリット側の端までの寸法と同じになるように設定する。これにより、第１の表示セルと第２の表示セルがバランス良く形成される。
更に、第１の電極のバス電極の厚みは、第２と第３の電極のバス電極の厚みのほぼ半分に設定する。
【００２８】
更に、第１から第３の電極の抵抗値が同じであるように設定する。これにより、電極抵抗による電圧ドロップによって生じる輝度低下が表示の左右で同等になる。
更に、第１の電極上の表面側に遮光体を形成する。第３のセルにおけるプライミング放電の発光を遮断し、無効発光を低減できる。
【００２９】
更に、第１の電極上の遮光体の幅を、第２の電極のバス電極の第１のスリット側の端から、隣接する行の第３の電極のバス電極の第２のスリット側の端までの寸法と同じになるように設定する。これにより、セル配置のバランスが良くなる。
更に、第３のスリットの幅が第１と第２のスリットの幅より狭くなるように設定する。これにより、第１と第２の表示セルおよび第３のセルを形成する電極間に同じ電圧を印加した場合であっても第３のセルにのみ放電を発生させる事が可能である。
【００３０】
更に、第１の電極の中央に第４のスリットを形成する。これにより、放電の過剰な広がりを防止でき発光形状が均一になり維持放電が安定する。
更に、第１の電極の中央の第４のスリットに遮光体を形成する。これにより、反射光を防止しコントラストを向上できる。
更に、リセット工程において、第２の電極と第３の電極間に電圧を印加して第３のセルにおいてプライミング放電を行うため、安全に且つ確実にアドレス放電を行うことができる。
【００３１】
更に、リセット工程において、第２の電極と第３の電極間に電圧を印加する時の第１の電極の電圧は、第２の電極と第３の電極間の電圧の略中間の電圧を印加するため、プライミング放電の際に、第１および第２のセルにおいて放電を併発することが無い。
更に、リセット工程における第１の電極の電圧は、維持放電パルスの電圧と同じである。
【００３２】
更に、第１の表示セルで発光表示を行う時と、第２の表示セルで発光表示を行う時は、それぞれプライミング放電を発生される電圧印加の極性を変えることにより、効率よく放電を起こすことができる。
更に、プライミング放電では、直前の維持放電工程の最後の維持放電パルスと逆極性の電圧を印加するため、その前に消去放電を行わなくてもプライミング放電を行うことが可能である。
更に、第１の電極の電位を直前の維持放電工程の最後の維持放電時の電圧とし、第２もしくは第３の電極に逆極性の電圧を印加するため、効率よく放電を起こすことができる。
【００３３】
更に、第３のセルに放電を開始させ、パルスの除去後に再度放電を行うような電圧のパルスを印加してプライミング放電を行う。また、パルスの除去後は、全電極の電位差が無いように設定するため、自己消去放電となり均一に壁電荷の消去が行える。
更に、直前の維持放電工程の最後の維持放電時の電圧とは逆極性の電圧を印加して放電を行いパルスの除去時に再度放電を起こすとともに、直前に維持放電を行っていた第１もしくは第２の表示セルにおいても、同時に放電を併発させるため、第１および第２の表示セルの維持放電を行っていたセルに対して消去となる放電を併発させることができる。
【００３４】
更に、第１の表示セルでの表示から第２の表示セルでの表示に移行する直前および、第２の表示セルでの表示から第１の表示セルでの表示に移行する直前は、それぞれ、全てのセルで放電を発生させるよう電圧パルスを印加する。また、第１の表示セルでの表示から、第２の表示セルでの表示に移行する直前は、第２の表示セルと第３のセルに、また、第２の表示セルでの表示から、第１の表示セルでの表示に移行する直前は、第１の表示セルと第３のセルにそれぞれ放電を発生させるよう電圧パルスを印加し放電を行うため、新たに発光表示を行うセルの活性化が行える。
【００３５】
更に、放電維持工程の最後に、第１の電極と第２の電極もしくは第３の電極の間に消去パルスを印加する。
【００３６】
【発明の実施の形態】
本発明の、第１実施例のプラズマディスプレイ装置の構成を図１３に示す。なお、図４で示した制御部などは省略してある。
本装置のプラズマディスプレイパネルの断面構造を図１４に示す。本パネルの電極は、幅の広いＹ電極５１とそれを取り囲むＸｏ電極５２ｏおよびＸｅ電極５２ｅ、さらにアドレス電極５３より構成される。Ｙ電極５１は、透明電極５１ａと金属のバス電極５１ｂで、Ｘｏ電極５２ｏは透明電極５２ａｏと金属のバス電極５２ｂｏで、Ｘｅ電極５２ｅは透明電極５２ａｅと金属のバス電極５２ｂｅで構成されている。金属のバス電極は、電圧低下を防ぐために使用される。図示のように、透明電極はバス電極より幅が広い。Ｙ電極５１では、バス電極５１ｂは透明電極５１ａの中央に形成されており、Ｘｏ電極５２ｏおよびＸｅ電極５２ｅでは、バス電極５２ｂｏと５２ｂｅは透明電極５２ａｏと５２ａｅの端の、隣接する行のＸ電極と向き合う側に設けられている。なお、ここでは、Ｙ電極５１のバス電極５１ｂの幅が、バス電極５２ｂｏと５２ｂｅと、隣接する行のＸ電極間に設けられた遮光体５８の幅の合計に等しい。また、Ｙ電極５１のバス電極５１ｂの厚みは、バス電極５２ｂｏと５２ｂｅの厚みのおよそ半分であることが望ましい。これにより、各バス電極の抵抗値が同じになる。
【００３７】
Ｘｏ電極５２ｏとＹ電極５１の間に第１のスリット７１が形成され、この第１のスリット７１の部分に奇数フィールドにおいて表示を行う第１のセル（ｏｄｄセル）５５が形成される。また、Ｘｅ電極５２ｅとＹ電極５１の間に第２のスリット７２が形成され、この第２のスリット７２の部分に偶数フィールドにおいて表示を行う第２のセル（ｅｖｅｖセル）５６が形成される。さらに、Ｘｏ電極５２ｏとＸｅ電極５２ｅの間に第３のスリット７３が形成され、この部分にプライミング用の第３のセル５７が形成される。さらに、第３のスリット７３には遮光体５８を設けプライミング放電による発光が外に漏れることを防いでいる。
【００３８】
Ｙ電極は選択手段であるスキャンドライバ６２に接続され、さらにまとめて放電維持のための信号を印加するＹサスティン回路６３に接続される。スキャンドライバ６２はスキャンパルスを生成し、Ｙサスティン回路６３は、維持放電パルスを生成して、Ｙ電極５１に印加する。一方、Ｘｏ電極５２ｏとＸｅ電極５２ｅはそれぞれまとめて放電維持のための信号を印加する奇数Ｘサスティン回路６１ｏと偶数Ｘサスティン回路６１ｅに接続される。また、アドレス電極の駆動回路は、従来例と同様であるため省略してある。
【００３９】
図１５は、奇数Ｘサスティン回路６１ｏと偶数Ｘサスティン回路６１ｅの詳細を示す図である。電圧Ｖｓは維持放電パルスの電圧であり、Ｖｍは放電維持期間中に放電を行わない電極に印加する電圧であり、Ｖｓの約半分である。
図１６は、本装置の動作を示す、各電極の駆動波形図であり、奇数フィールドにおける、１サブフィールドのタイミングを示している。まず初めに、Ｘｏ電極５２ｏに電圧Ｖｗ（約３００Ｖ）からなるパルスが印加される。このパルスによって、Ｘｏ電極５２ｏとＸｅ電極５２ｅ間の第３のセル５７に放電が発生する。一方、Ｙ電極５１には電圧Ｖｓが印加されているため、第１および第２のセル５５と５７においては放電は発生しない。この放電によって、Ｘｏ電極５２ｏとＸｅ電極５２ｅ上の誘電体層の表面には壁電荷が蓄積される。パルスは約１０μｓで取り除かれ、全電極が０Ｖになったタイミングで、壁電荷自身の電圧により再度放電が発生する。この放電は、電極間の電位差が０Ｖであるため壁電荷の蓄積は行われず、空間電荷の中和によって終了する。しかしながら、多少の空間電荷は中和されず空間に漂うため、アドレス放電の際に、種火（プライミング）として有効に作用する。
【００４０】
アドレス期間は、Ｙ電極５１にスキャンパルス（−１５０Ｖ）が順次印加され、点灯させるべきセルに対応するアドレス電極５３に選択的にアドレスパルス（５０Ｖ）が印加される。これによって、アドレス電極とＹ電極間の放電が行われる。このとき、奇数フィールドでは、Ｘｅ５２ｅ電極が０Ｖであるのに対し、Ｘｏ電極５２ｏにはＶＸ（５０Ｖ）が印加されているため、アドレス電極５３とＹ電極５１の放電をトリガにＸｏ電極５２ｏとＹ電極５１間、つまり第１のセル５５での放電に移行する。この放電によって、維持放電期間において維持放電が行えるような壁電荷が形成される。以上の動作を順次繰り返し、全画面の表示データの書き込みが完了する。
【００４１】
維持放電期間は、Ｙ電極５１および、Ｘｏ電極５２ｏに交互に維持放電パルスが印加され書き込みが行われたセルにおいて維持放電が繰り返される。この時、Ｘｅ電極５２ｅには、維持放電パルスの中間電圧（Ｖｍ）が印加されるため、第２のセル５６で誤放電を起こすことはない。最後に、Ｙ電極５１に細幅消去パルスが印加され壁電荷の消去が行われる。
【００４２】
図１７は、偶数フィールドの駆動波形図である。リセット時のパルスは、Ｘｅ電極５２ｅに印加される。また、アドレス時は第２のセル５６に壁電荷を形成するように、Ｘｅ電極５２ｅにＶＸが印加される。また、維持放電期間は、Ｘｏ電極５２ｅにＶｍ電圧が印加され第１のセル５５での誤放電を防止している。
図１８は本発明の第２実施例のパネル構造である。装置構成および駆動方法は第１実施例と同じである。本パネルは、Ｙ電極側５１に、遮光体５９を設けている。その幅は、Ｘｅ電極５２ｅとＸｏ電極５２ｏのバス電極５２ｂｏと５２ｂｅと遮光体５８を含めた幅と同じであり、第１のセル５５と第２のセル５６の発光の形状が、第１および第２のスリットの中心からみた場合、同じ間隔となりバランスが良くなる。
【００４３】
図１９は本発明の第３実施例のパネル構造である。装置構成および駆動方法は第１実施例と同じである。本パネルは、Ｙ電極側５１のバス電極５１ｂの幅を、隣接する行のＸｅ電極とＸｏ電極のバス電極５２ｂｏと５２ｂｅと遮光体５８を含めた幅と同じ値としている。そのため、第２実施例と同様に、第１のセルと第２のセルの発光の形状が、第１および第２のスリットの中心からみた場合、同じ間隔となりバランスが良くなる。
【００４４】
図２０は、本発明の第４実施例のパネル構造である。装置構成および駆動方法は第１実施例と同じである。本パネルは、Ｙ電極５１側の中心に第４のスリットを設けている。このスリットにより、放電がＹ電極側にのみ広がることを防止でき、第１のセルと第２のセルの発光の形状が、第１および第２のスリットの中心からみた場合、同じ間隔となりバランスが良くなる。また、放電の安定化も図ることができる。
【００４５】
図２１は、本発明の第５実施例の駆動波形を示す図であり、駆動波形が異なる点を除けば第５実施例の装置は第１実施例のものと同じである。図２１は奇数フィールドにおける、１サブフィールドのタイミングを示している。本実施例においては、最後の維持放電パルスをＹ電極に印加して維持放電工程を終了している。このため、点灯セルにおいては、Ｙ電極側にマイナスの壁電荷が形成され、Ｘｏ電極側にはプラスの壁電荷が形成される。リセット工程に入り、Ｘｏ電極に電圧Ｖｗからなるパルスが印加される。第３のセルにおいて放電が開始されるが、直前に維持放電を行い壁電荷を保有しているセルのＹ電極のマイナス荷電荷はこの放電による空間電荷の飛来により壁電荷の中和が行われる。パルスの除去後には、第１実施例と同様に第３のセルにおいて自己消去放電が行われる。
【００４６】
図２２は、本発明の第６実施例の駆動波形を示す図であり、奇数フィールドにおける、１サブフィールドのタイミングを示している。本実施例において適用するパネルは、第３のスリットの幅を前者の実施例のパネルに対して約半分の値としている。本実施例においては、最後の維持放電パルスをＹ電極に印加して維持放電工程を終了している。点灯セルにおいては、Ｙ電極側にマイナスの壁電荷が形成され、Ｘｏ電極側にはプラスの壁電荷が形成される。リセット工程に入り、Ｘｏ電極に電圧Ｖｗからなるパルスが印加される。この電圧は、前者の実施例のＶｗの値より低い値に設定される。低い電圧であっても第３のスリットの幅が狭いため、十分に放電を開始すことが可能である。第３のセルにおいて放電が開始し、壁電荷が蓄積されパルスの除去時に自己消去放電が行われる。直前に維持放電を行いＹ電極にマイナス壁電荷電荷を蓄積しているセルは、自己消去放電を併発して消去が行われる。
【００４７】
なお、第１実施例のパネルにおいても、フィールドの切り替わり時に、電圧の高い本パルスを印加することで、表示用セルのリセット動作が行える。
【００４８】
【発明の効果】
以上説明したように、本発明によれば、駆動回路が簡素化され低コストであり、無効発光を低減しコントラストの高いインタレース表示を行うプラズマディスプレイ装置を実現できる。
【図面の簡単な説明】
【図１】従来の３電極・面放電・ＡＣ型ＰＤＰの概略平面図である。
【図２】従来の３電極・面放電・ＡＣ型ＰＤＰの概略断面図である。
【図３】従来の３電極・面放電・ＡＣ型ＰＤＰの概略断面図である。
【図４】従来のインタレース表示のＰＤＰ装置の概略ブロック図である。
【図５】従来の駆動方式による波形図である。
【図６】階調表示のシーケンスを示す図である。
【図７】Ｙ電極とＸ電極に平行な隔壁を除去した従来のインタレース表示装置のパネルおよび駆動回路の構成図である。
【図８】図７の従来例のパネル断面図である。
【図９】図７の従来例の装置の駆動波形図である。
【図１０】コントラスト向上のための遮光体を設けた従来例の構成を示す図である。
【図１１】インタレース表示用プラズマディスプレイ装置の別の従来例の構成を示す図である。
【図１２】本発明による発光位置を示す図である。
【図１３】本発明の第１実施例のプラズマディスプレイパネルおよび駆動回路の構成図である。
【図１４】第１実施例のパネル構造と発光位置を示す図である。
【図１５】第１実施例のＸサスティン回路の構成を示す図である。
【図１６】第１実施例の駆動波形図（奇数フィールド）である。
【図１７】第１実施例の駆動波形図（偶数フィールド）である。
【図１８】本発明の第２実施例のパネル構造図である。
【図１９】本発明の第３実施例のパネル構造図である。
【図２０】本発明の第４実施例のパネル構造図である。
【図２１】本発明の第５実施例の駆動波形図である。
【図２２】本発明の第６実施例の駆動波形図である。
【符号の説明】
５１…第１の電極（Ｙ電極）
５２ｏ…第２の電極（奇数Ｘ電極）
５２ｅ…第３の電極（偶数Ｘ電極）
５３…アドレス電極
５４…隔壁
５５…第１の表示セル
５６…第２の表示セル
５７…第３のセル
６１ｏ…第２電極駆動手段（奇数Ｘサスティン回路）
６１ｅ…第３電極駆動手段（偶数Ｘサスティン回路）
６２…第１電極駆動手段（スキャンドライバ）
６３…第１電極駆動手段（Ｙサスティン回路）
【図１】
0003767644.tif 000002
【図２】
0003767644.tif 000003
【図３】
0003767644.tif 000004
【図４】
0003767644.tif 000005
【図５】
0003767644.tif 000006
【図６】
0003767644.tif 000007
【図７】
0003767644.tif 000008
【図８】
0003767644.tif 000009
【図９】
0003767644.tif 000010
【図１０】
0003767644.tif 000011
【図１１】
0003767644.tif 000012
【図１２】
0003767644.tif 000013
【図１３】
0003767644.tif 000014
【図１４】
0003767644.tif 000015
【図１５】
0003767644.tif 000016
【図１６】
0003767644.tif 000017
【図１７】
0003767644.tif 000018
【図１８】
0003767644.tif 000019
【図１９】
0003767644.tif 000020
【図２０】
0003767644.tif 000021
【図２１】
0003767644.tif 000022
【図２２】
0003767644.tif 000023