(57)【特許請求の範囲】
【請求項１】
入力電圧を受け、出力電圧を出力する３モードスイッチにおいて、
負荷に接続され前記入力電圧を受け、前記入力電圧とほぼ等しい出力電圧を出力し、出力電流を出力する入力部および出力部を有する単一利得演算増幅器と、
前記単一利得演算増幅器に結合し、前記単一利得演算増幅器の出力電流の量を、前記電流手段の出力電流に応じて、前記負荷に対してわき出し、または前記負荷から吸い込む電流手段と
を具え、
前記電流手段が、
前記単一利得演算増幅器に結合し、前記入力電圧および出力電圧を受け、前記入力電圧が前記出力電圧より高いかどうか、および前記入力電圧が前記出力電圧より低いかどうかを決定し、前記決定を基礎とする制御信号を出力する検知器手段と、
前記検知器手段および単一利得演算増幅器に結合し、前記制御信号を基礎として前記単一利得演算増幅器への電流を発生する電流源と
を具えることを特徴とする３モードスイッチ。
【請求項２】
請求の範囲１に記載の３モードスイッチにおいて、前記単一利得演算増幅器に結合し、前記単一利得演算増幅器がパワーダウンした場合に直流電圧を発生する電圧発生器をさらに具える３モードスイッチ。
【請求項３】
請求の範囲１または２に記載の３モードスイッチにおいて、前記検知器手段が、
前記単一利得演算増幅器に結合し、前記単一利得演算増幅器の出力電圧および前記入力電圧を受け、前記入力電圧および出力電圧のどちらが高いかを決定し、前記出力電圧および入力電圧を基礎とする最高レベル検知器制御信号を発生し、出力する最高レベル検知器と、
前記単一利得演算増幅器に結合し、前記単一利得演算増幅器の出力電圧および前記入力電圧を受け、前記入力電圧および出力電圧のどちらが低いかを決定し、前記出力電圧および入力電圧を基礎とする最低レベル検知器制御信号を発生し、出力する最低レベル検知器と、
前記最高レベル検知器および最低レベル検知器に結合し、非反転入力部および反転入力部を有し、前記入力電圧および出力電圧のより高い方を前記非反転入力部において受け、前記入力電圧および出力電圧のより低い方を前記反転入力部において受け、それらを基礎とする電流発生器制御信号を出力する増幅器と
を具え、
前記電流手段が、
前記検知器手段と、
前記単一利得演算増幅器および増幅器に結合し、前記電流発生器制御信号を基礎として、前記出力電圧が前記入力電圧より高い場合、前記単一利得演算増幅器から電流を吸い込み、前記出力電圧が前記入力電圧より低い場合、前記単一利得演算増幅器に対して電流をわき出す電流発生器と
を具える３モードスイッチ。
【請求項４】
請求の範囲１または２に記載の３モードスイッチにおいて、前記電流手段が、前記出力電圧が前記入力電圧より高い場合、前記単一利得演算増幅器から電流を吸い込み、前記出力電圧が前記入力電圧より低い場合、前記単一利得演算増幅器に対して電流をわき出す３モードスイッチ。
【発明の詳細な説明】
発明の背景
発明の分野
本発明は、スイッチに関するものであり、特に、３モードスイッチに関するものである。
関連する技術の説明
理想的なスイッチにおいて、スイッチを閉じた時、該スイッチの入力部において現れるのと同じ信号が、該スイッチの出力部において瞬時に現れる。スイッチを実現する関連技術の方法を、図１（Ａ）、１（Ｂ）および１（Ｃ）において示し、以下に説明する。
図１（Ａ）は、ＣＭＯＳ２重装置スイッチ１を示す。このＣＭＯＳ２重装置スイッチ１は、図１（Ａ）−１（Ｃ）に示すスイッチのうちで理想スイッチに最も近いスイッチである。ＣＭＯＳ２重装置スイッチ１は、受動スイッチのように作用し、その出力駆動能力は、スイッチ１の前段にあるステージによって制限される。
スイッチを実現する第２の方法は、図１（Ｂ）に示すダイオードブリッジスイッチ２である。ダイオードブリッジスイッチ２は、電流Ｉ1およびＩ2の双方がターンオフしたときに開になる。しかしながら、ダイオードブリッジスイッチ２による問題は、正確な歪みの無い動作のために、負荷に対するシンクまたはソース電流を、Ｉ1またはＩ2のいずれかの電流値よりも小さくすべきであることである。したがって、ダイオードブリッジスイッチ２の連続動作中、電流は無駄に消費される。
スイッチを実現する第３の方法は、図１（Ｃ）に示す、パワーダウン能力を有する単一利得接続演算増幅器（オペアンプ）３である。しかしながら、単一利得接続オペアンプ３の欠点は、待機電流を小さくすることと、電流駆動能力を高くすることと、容量補償条件との間で平均を取らなければならないことである。
これらの関連技術のスイッチにおいて、交流負荷を該スイッチの出力部に与え、該スイッチを閉じた場合、その出力電圧は、入力電圧にすぐに等しくは成らない。前記関連技術において、出力電圧が入力電圧よりも低い場合、大電流を前記負荷に与え、前記出力電圧を上昇させ、前記出力電圧を前記入力電圧と等しくする必要がある。
ＣＭＯＳまたはｂｉ−ＣＭＯＳにおいて実現された３モードバッファ／スイッチは、ＭＯＳ装置が極めて良好なスイッチとして作用するため、実現するのが簡単である。代表的なＭＯＳ装置は、該ＭＯＳ装置がターンオンしている場合、低い抵抗を与える。さらに、該ＭＯＳ装置がターンオフしている場合、該ＭＯＳ装置によって極めて少ない量の漏れ電流しか出力されない。ＭＯＳスイッチを使用した場合、該ＭＯＳスイッチを、電流駆動能力のため、ＭＯＳまたはバイポーラバッファの前段に置くべきである。しかしながら、ｂｉ−ＣＭＯＳスイッチは、バイポーラスイッチよりも実現するのに費用が掛かる。さらに、バイポーラスイッチは、ＣＭＯＳスイッチよりも速い切替え速度を有する。
好適にはすべてバイポーラ装置を使用して実現した高速／高スルーレート３モードバッファ／スイッチが必要である。
発明の要約
本発明の目的は、閉じた場合に応じて数ミリアンペアの電流をわき出すまたは吸い込むことができる高速／高スルーレート３モードバッファ／スイッチを実現することである。
本発明の他の目的は、前記スイッチの閉じた場合の両端間の電圧降下を少なくすることである。本発明のさらに他の目的は、開いた場合、出力部に高インピーダンスを与え、該スイッチにおける負荷から電流をほとんど流さないスイッチを提供することである。
本発明の追加の目的は、電流をほとんど流さず、該スイッチの出力部において基準電圧を与え、該スイッチの容量性負荷を放電から防ぐパワーダウンモードを有するスイッチを提供することである。
さらに本発明の目的は、該スイッチを閉じた場合の該スイッチの両端間の電圧降下をゼロに保ち、該スイッチを閉じた場合、すぐに出力電圧を入力電圧に等しくする理想的なスイッチに近づくことである。
上述した目的を、請求の範囲において規定した３モードスイッチによって達成することができる。本発明は、閉じた場合に応じて数ミリアンペアの電流をわき出すまたは吸い込むことができる３モードバッファ／スイッチである。加えて、本発明のバッファ／スイッチは、高速なバイポーラ半導体装置のみを使用して実現することができる。さらに、本発明のバイポーラバッファ／スイッチは、該スイッチを開いた場合に該スイッチの入力ノードおよび出力ノード間に比較的高いインピーダンスを与え、該スイッチを閉じた場合に該スイッチの両端間の電圧降下を極めて小さくする。加えて、本発明のバッファ／スイッチは、該スイッチが開いた場合に負荷から電流をほとんど流さない。さらに、本発明のバッファ／スイッチにおいて、該バッファ／スイッチがパワーダウンした場合、一定の直流電圧を該スイッチの出力部において与え、充電された交流容量性負荷を保ち、該スイッチがターンオンした場合、該スイッチが、ターンオフした場合の状態に直ぐに戻るようにし、それによって、前記交流容量性負荷を放電から防ぐ。
以後に明らかになり、構成および動作の詳細に属するこれらのおよび他の目的および利点を、全体を通じて同様の参照符を同様の部分に用いるこれの一部を形成する添付した図を参照して、以下により完全に説明し、請求する。
図の簡単な説明
本発明のさらなる詳細を、添付した図の助けをかりて以下に説明する。
図１（Ａ）、１（Ｂ）および１（Ｃ）は、関連技術のスイッチを示す。
図２は、本発明の高速／高スルーレート３モードバッファ／スイッチのブロック図である。
図３は、本発明のスイッチの詳細な回路図である。
好適実施例の説明
図２において、本発明による高速／高スルーレート３モード全バイポーラバッファ／スイッチ１０を示す。スイッチ１０への入力電圧ｓｗｉｎを、慣例的な単一利得演算増幅器としてもよい単一利得演算増幅器２０の非反転（＋）入力部によって受け、同様に、最高レベル検知器３０および最低レベル検知器４０によって受ける。スイッチ１０の出力電圧ｓｗｏｕｔを、単一利得演算増幅器２０からの出力とし、単一利得演算増幅器２０の反転（−）入力部に帰還させ、最高レベル検知器３０および最低レベル検知器４０の第２入力とする。最高レベル検知器３０の出力を、増幅器５０の非反転（＋）入力部への入力とし、最低レベル検知器４０の出力を、増幅器５０の反転（−）入力部への入力とする。増幅器５０の出力は、電流源６０を制御し、この電流源６０は、慣例的に実現してもよく、電流Ｉmainを発生する。さらに、単一利得演算増幅器２０の出力部を電圧発生器７０に結合し、この電圧発生器７０は、慣例的に実現してもよく、スイッチ１０がパワーダウンした場合に一定の直流電圧を発生し、それによって、スイッチ１０がパワーダウンした場合、スイッチ１０の出力部を一定の直流電圧レベルに保持する。
スイッチ１０は、Ｉmainを制御し、上述した機能を達成するために必要な電流と同じ程度の電流をわき出すまたは吸い込むことによって、出力電圧ｓｗｏｕｔを入力電圧ｓｗｉｎに等しくする。スイッチ１０が閉じた場合に両端間の電圧降下がない単一利得演算増幅器である増幅器２０が入力電圧を受けた場合、ｓｗｉｎは、増幅器２０の出力部に、利得または減衰なしに伝送される。電流Ｉmainを発生する電流源６０は、増幅器２０を制御し、高い吸い込み能力および高いわき出し能力を単一利得演算増幅器２０に与える。スイッチ１０は、電流を浪費する前記関連技術におけるように一定量の電流出力を持たず、スイッチ１０の出力を、増幅器２０の出力部から検知器３０および検知器４０への出力電圧ｓｗｏｕｔの帰還を通る電流Ｉmainによって制御する。したがって、本発明は、要求に応じて、より大きい電流またはより小さい電流を与える。
図２に示すように、最高レベル検知器３０および最低レベル検知器４０は、入力電圧ｓｗｉｎおよび出力電圧ｓｗｏｕｔを感知する。ｓｗｉｎがｓｗｏｕｔより下である場合、または、ｓｗｏｕｔがｓｗｉｎより下である場合、電流Ｉmainを増幅器５０によって変化させ、出力電圧ｓｗｏｕｔを入力電圧ｓｗｉｎに一致させる。理想的なスイッチにおいて、該スイッチを閉じた場合、該スイッチの入力部に現れるのと同じ電流が、該スイッチの出力部において即座に現れる。本発明において、電流源６０は、十分な量、例えば５ミリアンペアの電流を供給し、スイッチ１０の出力部の電圧レベルをスイッチ１０の入力部の電圧レベルにほぼ瞬時に一致させ、上述した理想的なスイッチの特性に近づける。また、本発明において、スイッチ１０を開いた場合、電流源Ｉmainは停止し、オペアンプ２０をその出力部において高インピーダンスにし、数ナノアンペアのみの僅かな漏れ電流となる。したがって、本発明のスイッチ１０は、理想的なスイッチの特性に極めて近い。
２モード（すなわち、開または閉）である通常のスイッチと違って、本発明のスイッチ１０は、開いているまたは閉じているに加えて、パワーダウンと呼ばれる第３の状態を有する。図２に示すように、電圧発生器７０は、本発明のスイッチ１０がパワーダウンした場合、単一利得演算増幅器２０の出力部において直流基準電圧を与える。慣例的な論理制御回路によって発生され伝送された入力信号ｉｐｗｄを電圧発生器７０が受けた場合、電圧発生器７０は、前記直流基準電圧を発生する。
ここで図３を参照すると、ｎｐｎトランジスタ２１および２２と、ｐｎｐトランジスタ２３および２４とは、単一利得演算増幅器２０を形成する。トランジスタ２１のエミッタをトランジスタ２２のエミッタに結合する。さらに、トランジスタ２３のエミッタをトランジスタ２４のエミッタに結合する。図３に示すように、増幅器２０の出力部から単一利得演算増幅器２０の反転端子（−）への帰還を、トランジスタ２４のコレクタとトランジスタ２２のベースとの間に与える。上述した帰還は、単一利得演算増幅器２０の単一利得を与える。やはり図３に示すように、入力電圧ｓｗｉｎは、トランジスタ２１のベースを経て増幅器２０に対する入力となる。さらに、単一利得演算増幅器２０の出力部をトランジスタ２４のコレクタとする。
図３に示すように、電流Ｉmainを、ｎｐｎトランジスタ２８のエミッタからの電流出力とする。電流Ｉmainはグランドに流れる。トランジスタ２４および２８は、電流ミラーを形成する。トランジスタ２４のコレクタから流れる電流である出力電流は、トランジスタ２８のコレクタから流れてトランジスタ２１および２２間で分割される電流に正比例する。したがって、トランジスタ２８から流れる電流の量が増加すると、トランジスタ２４から流れる電流の量も増加する。トランジスタ２１のエミッタを通りトランジスタ２１のコレクタから流れる電流は、トランジスタ２３のコレクタに伝送され、トランジスタ２３および２４によって形成された電流ミラーのため、トランジスタ２４を通り反射される。したがって、電流Ｉmainが変化すると、スイッチ１０の出力電流が変化する。
やはり図３に示すように、最高レベル検知器３０は、ｎｐｎトランジスタ３１およびｎｐｎトランジスタ３２を含む。さらに、最低レベル検知器４０は、ｎｐｎトランジスタ４４およびｎｐｎトランジスタ４１を含み、これらのトランジスタは、ｐｎｐトランジスタ４３およびｐｎｐトランジスタ４５に電圧のレベルをシフトしたものを与える。
図３に示すように、スイッチ１０に対する入力電圧ｓｗｉｎは、単一利得演算増幅器２０におけるトランジスタ２１に対する入力であり、同時に、抵抗Ｒ１、例えば、３０キロオーム抵抗を通り、最高レベル検知器３０におけるトランジスタ３１のベースへの入力でもあり、最低レベル検知器４０におけるトランジスタ４１のベースへの入力でもある。さらに、スイッチ１０の出力ｓｗｏｕｔを、最低レベル検知器４０におけるトランジスタ４４のベースと、最高レベル検知器３０におけるトランジスタ３２のベースとに帰還させる。
最高レベル検知器３０の動作を、図３の参照と共に説明する。トランジスタ３２に帰還される出力電圧ｓｗｏｕｔと、トランジスタ３１に対する入力である入力電圧ｓｗｉｎとによって、トランジスタ３１およびトランジスタ３２は、スイッチ１０の入力および出力を感知する差動対を形成する。入力電圧ｓｗｉｎの入力電圧レベルが、出力電圧ｓｗｏｕｔの出力電圧レベルより高い場合、トランジスタ３１のベースおける電圧レベルは、トランジスタ３２のベースにおける電圧レベルより高い。結果として、トランジスタ３４のコレクタに流れ込む電流は、トランジスタ３１およびトランジスタ３２の一方からの流れのみである。したがって、（トランジスタ３１および３２のベースにおける電圧の）高い電圧が、トランジスタ３３のエミッタに、したがって最高レベル検知器に達する。
さらに、同様の働きが最低レベル検知器４０において生じる。図３に示すように、出力電圧ｓｗｏｕｔは、抵抗Ｒ２、例えば、３０キロオーム抵抗を通り、トランジスタ４４のベースに伝送される。抵抗Ｒ２も、キャパシタＣ１を経てグランドに結合する。さらに、入力電圧ｓｗｉｎを、抵抗Ｒ１を経てトランジスタ４１のベースに伝送する。トランジスタ４１および４４の双方を、慣例的なエミッタフォロワのトランジスタとする。したがって、入力電圧ｓｗｉｎおよび出力電圧ｓｗｏｕｔが、エミッタフォロワトランジスタ４１および４４を各々経て、ｐｎｐトランジスタ４３および４５のベースに各々印加される。最低レベル検知器４０におけるトランジスタ４３および４５は、最高レベル検知器３０におけるトランジスタ３１および３２と同様に作用する。したがって、トランジスタ４３および４５は、出力電圧ｓｗｏｕｔまたは入力電圧ｓｗｉｎのいずれが他方より低いかを感知する。入力電圧ｓｗｉｎが出力電圧ｓｗｏｕｔより高い場合、トランジスタ４５が導通する。入力電圧ｓｗｉｎが出力電圧ｓｗｏｕｔより低い場合、トランジスタ４３が導通する。結果として、トランジスタ４３または４５のいずれかのエミッタ電圧が、入力電圧ｓｗｉｎおよび出力電圧ｓｗｏｕｔの低い方の値と等しくなり、増幅器５０におけるｎｐｎトランジスタ５１を制御する。
上で示したように、最高レベル検知器３０および最低レベル検知器４０は、入力電圧ｓｗｉｎが出力電圧ｓｗｏｕｔより高いかどうか、または、出力電圧ｓｗｏｕｔが入力電圧ｓｗｉｎより高いかどうかを決定する。どちらが高いかに係わらず、増幅器５０において、より高い値が制御信号としてｎｐｎトランジスタ５２のベースに達し、より低い値が制御信号としてｎｐｎトランジスタ５１に達する。結局、増幅器５０の出力は、電流源６０におけるトランジスタ２８を制御する。
図３に示すように、トランジスタ５１およびトランジスタ５２は、トランジスタの差動対を形成する。したがって、トランジスタ５１およびトランジスタ５２のベースにおいて現れる制御信号は、ｐｎｐトランジスタ５３における電流変化を引き起こす。次に、この電流変化は、ｐｎｐトランジスタ２５に反射され、ｐｎｐトランジスタ２９に電流を供給する。次に、ｎｐｎトランジスタ２９に流れ込む電流は、ｎｐｎトランジスタ２８に反射される。したがって、本発明のスイッチ１０は、入力電圧ｓｗｉｎが出力電圧ｓｗｏｕｔより高いかどうか、または、入力電圧ｓｗｉｎが出力電圧ｓｗｏｕｔより低いかどうかを決定する。双方の場合において、電流Ｉmainは増加し、より高い吸い込みまたはわき出し能力を増幅器２０に与える。抵抗Ｒ５、トランジスタ２６およびダイオードＤ１の組み合わせは、通常はオフである。増幅器２０負荷が１０ミリアンペア程度より大きい電流を要求した場合のみ、ｎｐｎトランジスタ２６がターンオンし、トランジスタ２５からダイオードＤ１を経て電流を引き継ぎ、それによって、電流Ｉmainにおける増加を制限する。出力電圧ｓｗｏｕｔが入力電圧ｓｗｉｎに等しい場合、最高レベル検知器３０および最低レベル検知器４０のどちらも電流を要求せず、トランジスタ２８は、低いバイアス電流において動作する。
やはり図３に示すように、電圧発生器７０は、スイッチ１０がパワーダウンした場合、基準直流電圧を与える。電圧発生器７０を、バイポーラ装置を使用して実現する。図３に示すように、切替え可能信号ｓｗｅｎは、スイッチ１０を開き、または閉じる。切替え可能信号ｓｗｅｎは、慣例的に実現される切替え論理ユニット８０に対する入力である。切替え論理ユニット８０において、慣例的な論理制御に加えて、スイッチ１０のためのバイアス電流を全体として発生する。上述した出力が活性化した場合、電流Ｉmainを発生するトランジスタ２８がパワーダウンするため、スイッチ１０が開く。したがって、スイッチ１０をバイアスするための電流が利用できず、このため、開いたスイッチと同様に、増幅器２０が高インピーダンスになる。
電圧発生器７０は、スイッチ１０がパワーダウンした場合、基準直流電圧を出力電圧ｓｗｏｕｔに与える。前記基準直流電圧は、１．４ボルトに等しい。信号Ｉｐｗｄを、前記スイッチがパワーダウンした場合に、前記回路におけるどこかよそで発生された電流とする。信号Ｉｐｗｄは、ｎｐｎトランジスタ７３のコレクタおよびベースに対する入力であり、次に、ｎｐｎトランジスタ７２のコレクタおよびベースに対する入力であり、これらのトランジスタの双方を、ダイオードとして構成する。信号Ｉｐｗｄによる電流がトランジスタ７３を通ってグランドに流れるため、ほぼ１．４ボルトに等しい２つのベース−エミッタ接続電圧の電圧降下が、トランジスタ７３のベースにおいて現れる。ｎｐｎトランジスタ７２および７６から成る電流ミラーを活性化し、ｎｐｎトランジスタ７１および７５から成る差動増幅器にバイアス電流を供給する。トランジスタ７１のコレクタを、トランジスタ２３のコレクタに接続する。ｎｐｎトランジスタ７５のコレクタおよびベースを、短絡し、出力電圧ｓｗｏｕｔに接続する。単一利得増幅器２０がパワーダウンしても、トランジスタ７１、７５、２３および２４が活性化し、スイッチ１０の出力を１．４ボルト程度の基準電圧で駆動するオペアンプに接続された新たな単一利得を発生する。
本発明は、上述した実施例に限定されず、これらの変形物をも含むものである。
本発明の多くの特徴および利点が、この詳細な明細書から明らかになり、したがって、添付した請求の範囲によって、本発明の真の精神および範囲に入るすべてのこのような本発明の特徴および利点を含むものとする。さらに、多数の変形および変更が、当業者には容易に見いだされるであろうことから、本発明を、説明し、記述した厳密な構成に限定するのは望ましくなく、したがって、すべての好適な変形物および同等物を、本発明の範囲に入れることができるものとする。
【図１Ａ】
0003862282.tif 000002
【図１Ｂ】
0003862282.tif 000003
【図１Ｃ】
0003862282.tif 000004
【図２】
0003862282.tif 000005
【図３】
0003862282.tif 000006