(57)【特許請求の範囲】
【請求項１】
シリコン基板上に酸化シリコン膜を形成する工程と、
前記酸化シリコン膜の表面のみを窒化するプラズマ処理を行う工程と、
前記プラズマ処理を行った酸化シリコン膜上に化学的気相成長法により窒化シリコン膜を形成する工程と
によりゲート絶縁膜を形成する
ことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、詳しくはゲート絶縁膜を形成する半導体装置の製造方法に関する。
【０００２】
【従来の技術】
ＭＯＳＬＳＩの微細化にはゲート酸化膜の薄膜化が必要であるが、薄膜化にともなってトンネル現象が顕在化し、ゲートリーク電流の激増が起こる。おおむね２ｎｍ以下の膜厚を有するゲート絶縁膜では、従来から用いられてきた酸化シリコン膜より高い誘電率を有する膜を用いることで物理的膜厚を厚くし、トンネル現象を回避しようとしている。
【０００３】
ゲート絶縁膜に用いる誘電率の高い膜としては、窒化シリコン膜、酸化アルミニウム膜、酸化タンタル膜酸化チタン膜、酸化ハフニウム膜等が候補として上げられていて、開発が行われている。そのなかで、酸化シリコン膜に代わる膜としては、当面はシリコンＬＳＩ製造プロセスとの親和性の高い窒化シリコン膜が有望となっている。
【０００４】
窒化シリコン膜をゲート絶縁膜として用いる場合には、界面準位の抑制対策として、シリコン基板と窒化シリコン膜との間にバッファ膜として熱酸化膜を形成する必要がある。また、化学的気相成長法によって酸化シリコン膜上に窒化シリコン膜を形成する場合には、潜伏時間（インキュベーションタイム）が存在するために、窒化シリコン膜形成の再現性と均一性とが不安定になることが知られている。その対策として、アンモニア雰囲気中での高温アニールが有効とされている。
【０００５】
【発明が解決しようとする課題】
しかしながら、アンモニア雰囲気中での高温アニールを行うと、酸化膜が強く窒化されるため、トランジスタのしきい値電圧が負側にシフトする、チャネル移動度が劣化する等の問題が発生する。
【０００６】
また、化学的気相成長法による窒化シリコン膜の膜形成では、表面反応で成膜が進むといわれている。このため、シリコン上に窒化シリコン膜を形成する場合と比較して、酸化シリコン膜上に窒化シリコン膜を形成する場合には、酸化シリコン膜表面に窒素−シリコン結合が形成されにくいため、ある程度窒素−シリコン結合が結合されるまで、膜形成が始まらないと推定されている。これが潜伏時間（インキュベーションタイム）の原因と考えられる。
【０００７】
酸化シリコン膜をアンモニア雰囲気中でアニールすることで、図４に示すように、酸化シリコン膜１１１表面に窒素（Ｎ）−シリコン（Ｓｉ）結合が形成され、潜伏時間が抑制されて、窒化シリコン膜１２１が形成される。しかしながら、同時に酸化シリコン膜１１１とシリコン１０１との界面にも窒化が起こり、これが、トランジスタのしきい値電圧のシフト、チャネル移動度の劣化等を引き起こす原因となっている。
【０００８】
【課題を解決するための手段】
本発明は、上記課題を解決するためになされた半導体装置の製造方法である。
【０００９】
上記半導体装置の製造方法は、シリコン基板上に酸化シリコン膜を形成する工程と、前記酸化シリコン膜の表面のみを窒化するプラズマ処理を行う工程と、前記プラズマ処理を行った酸化シリコン膜上に化学的気相成長法により窒化シリコン膜を形成する工程とによりゲート絶縁膜を形成する製造方法である。
【００１０】
上記シリコン装置の製造方法では、酸化シリコン膜を形成した後、酸化シリコン膜の表面のみを窒化するプラズマ処理を行うことから、酸化シリコン膜の表面のみが窒化され、窒化層が形成される。このように、酸化シリコン膜表面のみに窒素−シリコン結合を形成させて窒化層を成すことが可能になり、その際、酸化シリコン膜が形成されている下地（例えばシリコン）との界面には窒化の影響を与えない。
【００１１】
その後、表面を窒化処理した酸化シリコン膜上に化学的気相成長法により窒化シリコン膜を形成することから、潜伏時間（インキュベーションタイム）に起因する窒化シリコン膜形成の再現性と均一性が安定化され、トランジスタのしきい値電圧の変動やチャネル移動度の劣化を回避することが可能な窒化シリコン膜のゲート絶縁膜の形成が実現される。
【００１２】
【発明の実施の形態】
本発明の半導体装置の製造方法に係る一実施の形態を、図１の製造工程図によって説明する。
【００１３】
図１の（１）に示すように、半導体基板（以下シリコン基板として説明する）１１に素子分離領域１２を形成する。この形成方法は公知の方法を用いる。その後、ウエルの形成、チャネル領域の濃度の調整等を、例えばイオン注入により行う。
【００１４】
次いで、図１の（２）に示すように、上記シリコン基板１１を洗浄して、シリコン基板表面の酸化膜（自然酸化膜）や汚染物質を除去する。この洗浄では、例えばフッ酸洗浄を用いる。その後、酸化処理を行って、半導体基板１１表面に酸化膜（酸化シリコン膜）１３を形成する。この酸化処理は、例えば、９００℃、１０ｋＰａの乾燥酸素雰囲気で１分程度の酸化を行う。酸化時間は処理条件によって適宜選択されるが、ここでは１分間が好適であった。
【００１５】
次いで、図１の（３）に示すように、上記形成した酸化膜１３にプラズマ処理を行って、酸化シリコン膜１３の表面のみに窒化層１４を形成する。このプラズマ処理では、窒素を含むプラズマを発生させ、５分間のプラズマ窒化を行う。このプラズマ処理条件としては、例えば、処理雰囲気内に窒素を２００ｃｍ3 ／ｍｉｎなる流量で供給し、処理雰囲気の圧力を１０Ｐａ、基板温度を６００℃、に設定し、ＲＦパワーを５００Ｗに設定する。なお、プラズマ処理時間は適宜選択されるが、ここでは５分間が好適であった。
【００１６】
その後、図１の（４）に示すように、化学的気相成長法によって、上記窒化層１４が形成された酸化シリコン膜１３上に窒化膜（窒化シリコン膜）１５を形成する。この成膜条件としては、例えば、処理雰囲気内にジクロロシラン（ＳｉＨ2 Ｃｌ2 ）を１０ｃｍ3 ／ｍｉｎなる流量で供給するとともにアンモニア（ＮＨ3 ）を１００ｃｍ3 ／ｍｉｎなる流量で供給し、処理雰囲気の圧力を１００Ｐａ、基板温度を６５０℃、に設定し、０．１ｎｍ／ｍｉｎ〜０．２ｎｍ／ｍｉｎ程度の成長速度で、窒化シリコン膜１５を好適には１ｎｍ〜２ｎｍの膜厚に形成する。
【００１７】
次いで、上記窒化シリコン膜１５〜酸化シリコン膜１３に対して熱処理を行って、上記プラズマ処理時に発生した膜ダメージの除去、を行い、膜質を改善する。この熱処理は、不活性な雰囲気（例えばアルゴン、ヘリウム等の希ガス雰囲気）中で行う。
【００１８】
その後、図１の（５）に示すように、上記窒化シリコン膜１５上に電極形成膜１６を例えばポリシリコン膜や金属膜で形成する。その後、図示はしないが、公知の方法によって、上記電極形成膜１６を加工してゲート電極を形成する。さらに拡散層の形成等、所定のＭＯＳＬＳＩ製造工程を行って、ＭＯＳＬＳＩが完成される。
【００１９】
上記実施の形態におけるプラズマ処理では窒素を用いたが、一酸化二窒素を用いることも可能である。
【００２０】
上記窒化シリコン膜１５を形成する化学的気相成長法では、ジクロロシラン（ＳｉＨ2 Ｃｌ2 ）の他に、モノシラン（ＳｉＨ4 ）、トリクロロシラン（ＳｉＣｌ3 Ｈ）、テトラクロロシラン（ＳｉＣｌ4 ）等を用いることも可能である。
【００２１】
上記実施の形態では、窒化シリコン膜１５の代わりに、窒化アルミニウム膜を用いることも可能である。
【００２２】
上記熱処理では、雰囲気を一酸化二窒素雰囲気とすることも可能である。
【００２３】
次に、上記実施の形態で説明した製造方法を用いて、ＭＯＳトランジスタを形成する方法を、図２の製造工程図によって説明する。
【００２４】
図２の（１）に示すように、上記実施の形態によって説明した製造方法によって、シリコン基板１１上に酸化シリコン膜１３と窒化シリコン膜１５とを積層する。次いで、化学的気相成長法によって、上記窒化シリコン膜１５上に電極形成膜１６としてポリシリコン膜を成膜する。次いで、通常のレジスト塗布、リソグラフィー技術を用いたレジストマスクの形成技術により、上記電極形成膜１６上にゲート電極を形成するレジストマスク３１を形成する。
【００２５】
続いて、図２の（２）に示すように、上記レジストマスク３１を用いて電極形成膜１６をエッチングし、ゲート電極１７を形成する。次いで、上記レジストマスク３１を除去する。
【００２６】
その後、図２の（３）に示すように、ＬＤＤ（Lightly Doped Drain ）構造を形成するために、ゲート電極１７の両側におけるシリコン基板１１上層に低濃度拡散層１８、１８を形成する。次いで、ゲート電極１７の側壁にサイドウォール絶縁膜１９を形成した後、ゲート電極１７側に上記低濃度拡散層１８を介して、上記シリコン基板１１にソース・ドレインとなる拡散層２０、２０を形成する。このようにしてＭＯＳトランジスタ１を形成する。
【００２７】
上記ＭＯＳトランジスタの製造方法は一例であって、拡散層１８上、ゲート電極１７上にシリサイド層を形成してもよく、またはゲート電極１７をポリメタル構造に形成してもよく、もしくは金属ゲート構造に形成してもよい。
【００２８】
次に、上記実施の形態で説明した製造方法を用いて形成したＰＭＯＳトランジスタと、従来の技術により形成したＰＭＯＳトランジスタとのしきい値電圧Ｖthばらつきを図３によって説明する。図３は、縦軸に積算度数（％）を示し、横軸にＰＭＯＳのＶth（Ｖ）を示す。
【００２９】
図３に示すように、窒素プラズマ処理が行われていないプロセスで形成されたＰＭＯＳトランジスタのＶthばらつきはおよそ０．２２Ｖにも及ぶが、窒素プラズマ処理を行って形成したＰＭＯＳトランジスタではＶthばらつきが０．０８Ｖとなり、Ｖthばらつきは従来の１／３に低減された。これは、窒化シリコン膜を形成する際の潜伏時間が軽減され、形成された窒化シリコン膜の膜厚、膜質の均一性が大幅に向上したことによるといえる。すなわち、酸化シリコン膜に窒素を含むプラズマを照射することで、酸化シリコン膜１３表面にのみ、予め窒素−シリコン結合層からなる窒化層１４を形成することが可能になる。そのため、化学的気相成長法により窒化シリコン膜１５を形成する際の潜伏時間が解消され、また酸化シリコン−シリコン界面の窒化を抑えることができる。よって、トランジスタのしきい値電圧の負側へのシフト、チャネル移動度の劣化等の防止することが可能になる。
【００３０】
【発明の効果】
以上、説明したように本発明の半導体装置の製造方法によれば、酸化シリコン膜の表面のみを窒化するプラズマ処理を行うことから、酸化シリコン膜表面に窒素−シリコン結合層からなる窒化層を形成することができる。そのため、酸化シリコン膜上に窒化シリコン膜を形成する際に、化学的気相成長法により窒化シリコン膜を形成した場合の潜伏時間が解消されるので、このときの酸化シリコン膜と下地のシリコン界面における窒化を抑えることができる。
【００３１】
よって、上記製造方法によって形成された酸化シリコン膜、窒化シリコン膜からなるゲート絶縁膜を用いたトランジスタでは、そのしきい値電圧が負側にシフトすることがなくなり、しきい値電圧のばらつきが低減され、チャネル移動度を劣化させる問題が解決できる。よって、実効的に膜厚を薄膜化することが可能になり、ゲートリークを増加させずに、ＭＯＳＬＳＩの微細化、高性能化、低消費電力化を達成することが可能になる。
【図面の簡単な説明】
【図１】本発明の半導体装置の製造方法に係る一実施の形態を示す製造工程図である。
【図２】本発明の製造方法を用いたＭＯＳトランジスタの製造方法を示す製造工程図である。
【図３】プラズマ処理の有無によるＰＭＯＳトランジスタのＶthのばらつきを示す図である。
【図４】課題を説明するモデル図である。
【符号の説明】
１１…半導体基板（シリコン基板）、１３…酸化膜（酸化シリコン膜）、１４…窒化層、１５…窒化膜（窒化シリコン膜）
【図１】
0003826792.tif 000002
【図２】
0003826792.tif 000003
【図３】
0003826792.tif 000004
【図４】
0003826792.tif 000005