(57)【特許請求の範囲】
【請求項１】
基板上に設けられた被エッチング膜上に開口部を有するレジストを形成し、前記開口部の被エッチング膜をエッチングし、前記エッチング時に発生する反応生成物の特定波長の発光強度に基づいてエッチングの終点を検出するエッチング方法において、
前記レジストにはモニタ用開口部が複数形成されてなり、前記複数のモニタ用開口部のすべては、前記被エッチング膜上の中央から等距離の位置に設けられるとともに、該複数のモニタ用開口部の合計面積が２００ｍｍ2以上であることを特徴とするエッチング方法。
【請求項２】
前記レジストが前記被エッチング膜に形成され、エッチングによりコンタクトホールを形成することを特徴とする請求項１に記載のエッチング方法。
【請求項３】
前記基板はアクティブマトリクス基板を形成するための基板であり、モニタ用開口部は、該アクティブマトリクス基板の非表示画素領域に設けられることを特徴とする請求項１又は２に記載のエッチング方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、エッチング方法に関する。特に、モニタ用開口部を使ってエッチングの終点を検出するエッチング方法に関する。
【０００２】
【従来の技術】
従来から、エッチングの終点を検出する方法として、エッチング時の反応生成物の発光強度を検出する方法がある。これは、例えばドライエッチング時にエッチャントガスＣＨＦ３のプラズマとＳｉ薄膜上に形成されたＳｉＯ２膜との間で発生するＣＯプラズマの発光強度をモノクロメータで検出しておき、発光強度が突然低下した点をＳｉＯ２膜が除去された点、即ちエッチングの終点とみなすものである。
【０００３】
ところで、液晶表示装置に使われるアクティブマトリクス基板を製造する工程では、データ線、走査線、画素電極、コンタクトホール等の様々なパターンがフォトリソグラフィ技術により形成される。そして、エッチング工程におけるエッチングの終点検出に上述した方法を適用することが可能である。
【０００４】
【発明が解決しようとする課題】
しかしながら、アクティブマトリクス基板のエッチング工程に上述した反応生成物の発光強度を検出する方法を適用した場合には、次のような問題点がある。
【０００５】
ＴＦＴアレイを構成するパターンのうちデータ線、走査線、画素電極等については、被エッチング面積が比較的大きいことから、ドライエッチング時に発生する反応生成物（例えば、ＳｉＯ２のエッチングの際発生するＣＯ）の量が多く、発光強度の低下点を検出することは容易である。しかし、パターンのうちコンタクトホールについては、基板のほぼ全面にわたり多数点在しているものの、１つの面積が例えば２〜３μｍ２というように非常に小さいことから全体の面積も小さいため、ドライエッチング時に発生するＣＯの量が微量で、発光強度の低下点を検出することは極めて困難である。
【０００６】
また、ドライエッチングにおいては、基板平面上の位置に応じてエッチング速度にばらつきがある。具体的には、基板平面上のほぼ中央のエッチング速度が最も遅く、端に行くほどエッチング速度が速くなる。これ対して、例えばコンタクトホール等は基板のほぼ全面にわたり点在しているため、それぞれの位置でエッチングの終点が異なり、上記のような検出方法では発光強度が突然低下するような点が現れず、発光強度が徐々に低下していくことになり、エッチングの終点を明確に把握することができない。
【０００７】
本発明は上述した問題点に鑑みなされたものであり、エッチングの終点を的確に検出することができるエッチング方法、パターン形成基板の製造方法及びパターン形成基板を提供することを課題とする。
【０００８】
【課題を解決するための手段】
本発明のエッチング方法は、基板上に設けられた被エッチング膜上に開口部を有するレジストを形成し、前記開口部の被エッチング膜をエッチングし、前記エッチング時に発生する反応生成物の特定波長の発光強度に基づいてエッチングの終点を検出するエッチング方法において、前記レジストにはモニタ用開口部が複数形成されてなり、前記複数のモニタ用開口部のすべては、前記被エッチング膜上の中央から等距離の位置に設けられるとともに、該複数のモニタ用開口部の合計面積が２００ｍｍ2以上であることを特徴とする。
【０００９】
本発明のこのような構成によれば、被エッチング膜上にモニタ用開口部を有するようにレジストを形成するとともに、このモニタ用開口部を介して被エッチング膜をドライエッチングしているので、ドライエッチング時に発生する反応生成物の量が多くなり、エッチングの終点を的確に検出することができる、という効果を有する。例えば、液晶表示装置に使われるＴＦＴアレイのコンタクトホールをエッチングする際には、ドライエッチング時に発生する反応生成物、例えばＣＯの量は微量であるが、モニタ用開口部を介して被エッチング膜である例えばＳｉＯ２のドライエッチングが同時に行われているので、全体としてのＣＯの発生量を適切なものとすることができる。従って、例えばモノクロメータによって発光強度が突然低下する点、即ちエッチングの終点を的確に検出できる。
【００１０】
従って、本発明のエッチング方法は、前記パターンに対応する開口部が、コンタクトホールに対応する開口部であることが好ましい。
【００１１】
また、本発明のエッチング方法は、前記モニタ用開口部が、２００ｍｍ２以上の面積を有することが好ましい。このような構成によれば、ドライエッチング時に発生する反応生成物がエッチングの終点を的確に検出できる程度の量となる。
【００１２】
さらに、本発明のエッチング方法は、前記モニタ用開口部すべてが、前記被エッチング膜上のほぼ中央からほぼ等距離の位置に複数設けられることが好ましい。このような構成によれば、被エッチング膜上のほぼ中央からほぼ等距離の位置における反応物生成の生成速度が支配的になり、位置に応じた反応物生成の生成速度のばらつきを抑えることができる。従って、例えばモノクロメータによって発光強度が突然低下する点が明確に現れ、エッチングの終点を的確に検出できる。
【００１３】
また、本発明のエッチング方法は、前記モニタ用開口部が、アクティブマトリクス基板の非表示画素領域に設けられることが好ましい。このような構成によれば、製品となったときに不要なモニタ用開口部がアクティブマトリクス基板の表示画素領域に残ることはなくなる。例えば、液晶表示装置に使われるアクティブマトリクス基板は、親ガラス基板から複数個取りされることがあり、その場合には隣接する製品領域間に非製品領域を有するため、本発明の適用が容易である。
【００１４】
またさらに、本発明のエッチング方法は、前記エッチングの終点は、前記ドライエッチング時に発生する反応生成物の特定波長の発光強度に基づいて検出することが好ましい。
【００１５】
本発明のエッチング方法を用いたパターン形成基板の製造方法は、所定のパターンが形成された基板を製造する方法であって、前記基板上に前記パターンを構成するための被エッチング膜を形成する工程と、前記被エッチング膜上に、前記パターンに対応する開口部及びモニタ用開口部を有するようにレジストを形成する工程と、前記開口部及び前記モニタ用開口部を介して前記被エッチング膜をドライエッチングする工程と、前記ドライエッチング時に発生する反応生成物に基づいてエッチングの終点を検出する工程とを具備することを特徴とする。
【００１６】
このような構成によれば、上述した本発明のエッチング方法と同様に、ドライエッチング時に発生する反応生成物の量が多くなり、エッチングの終点を的確に検出することができる、という効果を有する。また、上記パターン形成基板の製造方法は、上述した本発明のエッチング方法と同様の好ましい態様とすることができ、これにより同様の効果を有する。
【００１７】
本発明のエッチング方法を用いたパターン形成基板は、基板と、前記基板上に形成された、パターンを構成するための被エッチング膜と、前記パターンに対応する開口部及びモニタ用開口部を有するように、前記被エッチング膜上に形成されたレジストとを具備することを特徴とする。
【００１８】
ここで、前記パターンに対応する開口部が、コンタクトホールに対応する開口部であることが好ましい。また、前記モニタ用開口部が、２００ｍｍ２以上の面積を有することが好ましい。さらに、前記モニタ用開口部が、前記被エッチング膜上のほぼ中央からほぼ等距離の位置に複数設けられることが好ましい。また、前記モニタ用開口部が、前記被エッチング膜上の非製品領域に設けられることが好ましい。
【００１９】
また，複数の画素電極がマトリクス状に形成されてなり，各画素電極に接続してスイッチング素子が形成されて画素領域が形成されてなり，画素領域の周囲には前記スイッチング素子を駆動するための駆動回路が形成されてなるアクティブマトリクス基板において、前記画素領域の間の非表示画素領域に被エッチング膜が形成されてなることを特徴とする。このような構成とすることにより被エッチング膜が形成されているので，エッチングの際，この被エッチング膜のエッチングによって生成される生成物の量によりエッチングの進行具合を判別することができる。したがって，オーバーエッチ，アンダーエッチをすることがなく，適正な時間にエッチングを終了することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態及び参考形態を図面に基づいて説明する。
【００２１】
（アクティブマトリクス基板におけるドライエッチング時の構成）
本発明が適用されるアクティブマトリクス基板の一例として、薄膜トランジスタを形成したアクティブマトリクス基板におけるドライエッチング時の構成について、図１及び図２を参照してまず参考形態を説明する。図１は、ドライエッチング時のアクティブマトリクス基板（母基板）の平面図である。図２は、図１のＡ−Ａ’一部断面図である。尚、図１及び図２においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００２２】
図１に示すように、本参考形態によるドライエッチング時のアクティブマトリクス基板（母基板）６０は、例えば３００ｍｍ×３００ｍｍの大きさの基板上に図中点線で囲まれる４２個（６個×７個）の製品領域６１が設けられており、各製品領域６１には、コンタクトホール用の開口部６２が多数点在している。開口部６２は、２〜３μｍ２程度の大きさとされている。また、基板６０上の非製品領域６３であって基板６０上のほぼ中央には、モニタ用開口部６４が１つ設けられている。モニタ用開口部６４は、２００ｍｍ２（１０ｍｍ×２０ｍｍ）程度の大きさとされている。
【００２３】
図２に示すように、ドライエッチング時のアクティブマトリクス基板６０では、ｐ−Ｓｉ６５上に酸化シリコン膜（ＳｉＯ２）６６が形成されており、その上にレジスト６７が形成されている。ここで、レジスト６７は、上述した開口部６２及びモニタ用開口部６４を有し、酸化シリコン膜（ＳｉＯ２）６６は開口部６２及びモニタ用開口部６４を介して表面が露出している。
【００２４】
（ドライエッチング装置の構成）
図３は、本発明が適用されるアクティブマトリクス基板をドライエッチングするドライエッチング装置の一例を示す正面図である。
【００２５】
図３に示すように、真空容器７１内には外部の高周波電源８０に接続された高周波電極であって、アクティブマトリクス基板６０が載置される基板ステージ７２が配置され、基板ステージ７２の上方にはグランドに接続された対向電極７３が配置されている。また、真空容器７１の上部にはエッチャントガスＣＨＦ３が導入されるガス導入口７４が設けられ、真空容器７１の下部には真空ポンプ（図示を省略）に連なる排気口７５が設けられている。
【００２６】
また、真空容器７１の側部には光学窓７６が設けられ、真空容器７１の光学窓７６に隣接して光検出部７７が配置されている。そして、光検出部７７による検出結果はモノクロメータ７８に送られるようになっている。モノクロメータ７８は、ドライエッチング時にエッチャントガスＣＨＦ３とＳｉ薄膜上に形成されたＳｉＯ２膜との間で発生するＣＯの発光強度を検出するものである。
【００２７】
モノクロメータ７８による検出結果は制御部７９に送られる。制御部７９ではこの検出結果に基づいてドライエッチングの終点検出等を行い、ドライエッチング処理の停止等、装置全体を制御する。
【００２８】
（アクティブマトリクス基板におけるコンタクトホールのドライエッチングのプロセス）
次に、アクティブマトリクス基板におけるコンタクトホールのドライエッチングのプロセスを、図４を参照しながら説明する。
【００２９】
図４の工程（１）に示すように、アクティブマトリクス基板上に形成されたＰ−Ｓｉ６５上に、例えばＣＶＤ法により酸化シリコン膜（ＳｉＯ２）６６を形成する。酸化シリコン膜（ＳｉＯ２）６６の膜厚は、例えば、約５０００〜２００００オングストロームとする。
【００３０】
次に、図４の工程（２）に示すように、例えばスピンコート法により酸化シリコン膜（ＳｉＯ２）６６上にレジスト６７を形成する。
【００３１】
次に、図４の工程（３）に示すように、露光工程及び現像工程を経て、レジスト６７よりコンタクトホールに対応した開口部６２及びモニタ用開口部６４を除去する。
【００３２】
次に、図４の工程（４）に示すように、図３に示したドライエッチング装置によって酸化シリコン膜（ＳｉＯ２）６６のうち開口部６２及びモニタ用開口部６４に対応した部分をドライエッチングする。このようなドライエッチング時には、エッチャントガスＣＨＦ３と酸化シリコン膜（ＳｉＯ２）６６との間でＣＯが発生する。モノクロメータはこのように発生したＣＯの発光強度を検出している。
【００３３】
そして、図４の工程（５）に示すように、ドライエッチングにより酸化シリコン膜（ＳｉＯ２）６６のうち開口部６２及びモニタ用開口部６４に対応した部分が全て除去されると、ＣＯは発生しなくなる。
【００３４】
ここで、図５にモノクロメータによって検出されるＣＯの発光強度の経時変化を示す。図４の工程（４）に示した状態、即ち酸化シリコン膜（ＳｉＯ２）６６のうち開口部６２及びモニタ用開口部６４に対応した部分に酸化シリコン膜に残存している間（図５▲１▼）はＣＯが発生するため、モノクロメータによりＣＯによる発光が検出される。この発光強度を１００％とする。そして、図４の工程（５）に示した状態、即ち酸化シリコン膜（ＳｉＯ２）６６のうち開口部６２及びモニタ用開口部６４に対応した部分に酸化シリコン膜がなくなると（図５▲２▼）ＣＯが発生しなくなる。このため、モノクロメータにより検出される発光強度は１００％から突然ほぼ０％となる。そして、これをエッチングの終点とみなす。なお、この必要に応じてこの後のオーバエッチング期間を定めればよい（図５▲３▼）。
【００３５】
その後、図４の工程（６）に示すように、レジスト剥離工程を経て、レジスト６７を剥離する。
【００３６】
本参考形態では、酸化シリコン膜（ＳｉＯ２）６６上にコンタクトホールに対応した開口部６２と共にモニタ用開口部６４を有するようにレジスト６７を形成し、本来のパターンであるコンタクトホールに対応した開口部６２と共にモニタ用開口部６４を介して酸化シリコン膜（ＳｉＯ２）６６をドライエッチングしているので、ドライエッチング時にＣＯが適切な量だけ発生し、モノクロメータによって発光強度が突然低下する点、即ちエッチングの終点を的確に検出できる。ちなみに、本発明者等が行った実験結果によると、モニタ用開口部６４の面積が２００ｍｍ２以下ではエッチングの終点を検出できなかったが、その面積を２００ｍｍ２以上とすることでエッチングの終点が検出できるようになった。
【００３７】
（本発明の実施形態）
次に、本発明の実施形態について説明する。
【００３８】
図６は本発明の実施形態によるドライエッチング時のアクティブマトリクス基板（母基板）の平面図である。
【００３９】
図６に示すように、本発明の実施の形態によるドライエッチング時のアクティブマトリクス基板６０では、モニタ用開口部６４が基板６０上の非製品領域６３であって、基板６０上のほぼ中央からほぼ等距離の位置に複数設けられている。そして、これら複数のモニタ用開口部６４の合計面積は２００ｍｍ２以上とされている。本実施形態は、製品領域６１間の非製品領域６３が狭く、１つのモニタ用開口部６４では２００ｍｍ２以上の合計面積を確保できない場合に有効である。尚、図６において図１と共通の要素には同一の符号を付している。
【００４０】
ここで、ドライエッチングにおいては、アクティブマトリクス基板６０平面上の位置に応じてエッチング速度にばらつきがある。具体的には、アクティブマトリクス基板６０平面上のほぼ中央のエッチング速度が最も遅く、端に行くほどエッチング速度が速くなる。このため、図７に示すように、エッチングの終点はアクティブマトリクス基板６０平面上のほぼ中央からの距離によってエッチングの終点がばらつくことになる。従って、アクティブマトリクス基板６０平面上の中央から異なる距離の位置に複数のモニタ用開口部６４をそれぞれ設けると、図８に示すように、発光強度が徐々に低下していくことになり、エッチングの終点を明確に把握することができない。
【００４１】
そこで、本実施の形態では、図６に示したように、基板６０上のほぼ中央からほぼ等距離の位置にモニタ用開口部６４を設けることによって、ほぼ中央からほぼ等距離の位置における反応物生成の生成速度が支配的になり、位置に応じた反応物生成の生成速度のばらつきを抑えることができる。
【００４２】
（アクティブマトリクス基板の製造プロセス）
次に、本発明を適用したアクティブマトリクス基板ＡＭを製造する方法を、図９ないし図１３を参照して説明する。これらの図は、本形態のアクティブマトリクス基板ＡＭの製造方法を示す工程断面図である。但し、ここでは画素用ＴＦＴ１００の製造方法のみについて説明することとし、保持容量４０などの製造方法の説明および図示を省略する。
【００４３】
まず、図９（Ａ）に示すように、ガラス基板、たとえば無アルカリガラスや石英などからなる透明な絶縁基板１０の表面に直接、あるいは絶縁基板１０の表面に形成した下地保護膜（図示せず。）の表面全体に、減圧ＣＶＤ法などにより厚さが約２００オングストローム〜約２０００オングストローム、好ましくは約１０００オングストロームのポリシリコン膜からなる半導体膜１を形成した後、フォトリソグラフィ技術を用いてレジストマスクＲＭ１を形成する。この半導体膜１の形成は、アモルファスシリコン膜を堆積した後、５００℃〜７００℃の温度で１時間〜７２時間、好ましくは４時間〜６時間の熱アニールを施してポリシリコン膜を形成したり、ポリシリコン膜を堆積した後、シリコンを打ち込み、非晶質化した後、熱アニールにより再結晶化してポリシリコン膜を形成する方法を用いてもよい。
【００４４】
次に、図９（Ｂ）に示すように、レジストマスクＲＭ１を介して半導体膜１をパターニングし、側に島状の半導体膜１ａ（能動層）を形成する。
【００４５】
次に、島状にパターニングした半導体膜１ａの表面に残るレジストマスクＲＭ１に対し、図９（Ｃ）に示すように、レジストマスクＲＭ１を除去する。
【００４６】
次に、図９（Ｄ）に示すように、ＣＶＤ法などにより半導体膜１ａの表面に厚さが約５００オングストローム〜約１５００オングストロームのシリコン酸化膜からなるゲート酸化膜２を形成する。あるいは、熱酸化膜を約５０オングストローム〜約１０００オングストローム、好ましくは３００オングストローム形成した後、全面にＣＶＤ法などによりシリコン酸化膜を約１００オングストローム〜約１０００オングストローム、好ましくは５００オングストローム堆積し、それらによりゲート絶縁膜２を形成してもよい。また、ゲート絶縁膜２としてシリコン窒化膜を用いてもよい。
【００４７】
次に、図９（Ｅ）に示すように、ゲート電極などを形成するためのタンタル膜３を絶縁基板１０全面に形成した後、フォトリソグラフィ技術を用いてレジストマスクＲＭ２を形成する。
【００４８】
次に、図９（Ｆ）に示すように、レジストマスクＲＭ２を介してタンタル膜３をパターニングし、ゲート電極３ａを形成する。
【００４９】
次に、ゲート電極３ａの形成に用いたレジストマスクＲＭ２に対し、図１０（Ａ）に示すように、レジストマスクＲＭ２除去する。
【００５０】
次に、図１０（Ｂ）に示すように、画素ＴＦＴ部および駆動回路のＮチャネルＴＦＴ部の側には、ゲート電極３ａをマスクとして、約０．１×１０１３／ｃｍ２ 〜約１０×１０１３／ｃｍ２ のドーズ量で低濃度の不純物イオン（リンイオン）の打ち込みを行い、画素ＴＦＴ部の側には、ゲート電極３ａに対して自己整合的に低濃度のソース領域１ｂ、および低濃度のドレイン領域１ｃを形成する。ここで、ゲート電極３ａの真下に位置しているため、不純物イオンが導入されなかった部分は半導体膜１ａのままのチャネル領域となる。
【００５１】
次に、図１０（Ｃ）に示すように、画素ＴＦＴ部では、ゲート電極３ａよりの幅の広いレジストマスクＲＭ３を形成して高濃度の不純物イオン（リンイオン）を約０．１×１０１５／ｃｍ２ 〜約１０×１０１５／ｃｍ２ のドーズ量で打ち込み、高濃度のソース領域１ｄおよびドレイン領域１ｅを形成する。
【００５２】
これらの不純物導入工程に代えて、低濃度の不純物の打ち込みを行わずにゲート電極３ａより幅の広いレジストマスクＲＭ３を形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。また、ゲート電極３ａの上に高濃度の不純物（リンイオン）を打ち込んで、セルフアライン構造のソース領域およびドレイン領域を形成してもよいことは勿論である。
【００５３】
また、図示を省略するが、周辺駆動回路のＰチャネルＴＦＴ部を形成するために、前記画素部およびＮチャネルＴＦＴ部をレジストで被覆保護して、ゲート電極をマスクとして、約０．１×１０１５／ｃｍ２ 〜約１０×１０１５／ｃｍ２ のドーズ量でボロンイオンを打ち込むことにより、自己整合的にＰチャネルのソース・ドレイン領域を形成する。なお、ＮチャネルＴＦＴ部の形成時と同様に、ゲート電極をマスクとして、約０．１×１０１３／ｃｍ２ 〜約１０×１０１３／ｃｍ２ のドーズ量で低濃度の不純物（ボロンイオン）を導入して、ポリシリコン膜に低濃度領域を形成した後、ゲート電極よりの幅の広いマスクを形成して高濃度の不純物（ボロンイオン）を約０．１×１０１５／ｃｍ２ 〜約１０×１０１５／ｃｍ２ のドーズ量で打ち込み、ＬＤＤ構造（ライトリー・ドープト・ドレイン構造）のソース領域およびドレイン領域を形成してもよい。また、低濃度の不純物の打ち込みを行わずに、ゲート電極より幅の広いマスクを形成した状態で高濃度の不純物（リンイオン）を打ち込み、オフセット構造のソース領域およびドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基板内への内蔵化が可能となる。
【００５４】
次に、不純物の導入に用いたレジストマスクＲＭ３に対し、図１ないし図８を参照して説明した大気圧下でのプラズマ照射、および水あるいは水系洗浄液での洗浄処理を行い、図１０（Ｄ）に示すように、レジストマスクＲＭ３を除去する。ここで、不純物の導入に用いたレジストマスクＲＭ３は変質していて、硫酸による処理では短時間のうちに除去できなかったが、本発明を適用したレジスト除去方法であれば、短時間のうちに処理できる。
【００５５】
次に、図１０（Ｅ）に示すように、ゲート電極３ａの表面側にＣＶＤ法などにより、酸化シリコン膜やＮＳＧ膜（ボロンやリンを含まないシリケートガラス膜）などからなる第１の層間絶縁膜４を３０００オングストローム〜１５０００オングストローム程度の膜厚で形成した後、フォトリソグラフィ技術を用いて、第１の層間絶縁膜４にコンタクトホールや切断用孔を形成するためのレジストマスクＲＭ４を形成する。
【００５６】
次に、図１１（Ａ）に示すように、レジストマスクＲＭ４を介して第１の層間絶縁膜４に本発明によるドライエッチングを行い、第１の層間絶縁膜４のうち、ソース領域１ｄおよびドレイン領域１ｅに対応する部分にコンタクトホール４ａ、４ｄをそれぞれ形成する。
【００５７】
次に、コンタクトホール４ａ、４ｄの形成に用いたレジストマスクＲＭ４に対し、図１１（Ｂ）に示すように、レジストマスクＲＭ４を除去する。
【００５８】
次に、図１１（Ｃ）に示すように、第１の層間絶縁膜４の表面側に、ソース電極などを構成するためのアルミニウム膜６をスパッタ法などで形成した後、フォトリソグラフィ技術を用いて、レジストマスクＲＭ５を形成する。
【００５９】
次に、レジストマスクＲＭ５を介してアルミニウム膜６にエッチングを行い、図１１（Ｄ）に示すように、ソース領域１ｄに第１のコンタクトホール４ａを介して電気的に接続するアルミニウム膜からなるソース電極６ａ（データ線の一部）と、ドレイン領域１ｅに第２のコンタクトホール４ｄを介して電気的に接続するドレイン電極６ｄとを形成する。
【００６０】
次に、ソース電極６ａおよびドレイン電極６ｄの形成に用いたレジストマスクＲＭ５に対し、図１１（Ｅ）に示すように、レジストマスクＲＭ５を除去する。
【００６１】
次に、図１２（Ａ）に示すように、ソース電極６ａおよびドレイン電極６ｄの表面側に、ペルヒドロポリシラザンまたはこれを含む組成物の塗布膜を焼成した絶縁膜７１を形成する。さらに、この絶縁膜７１の表面に、ＴＥＯＳを用いたＣＶＤ法によりたとえば４００℃程度の温度条件下で厚さが約５００オングストローム〜約１５０００オングストロームのシリコン酸化膜からなる絶縁膜７２を形成する。これらの絶縁膜７１、７２によって、第２の層間絶縁膜７が形成される。
【００６２】
ここで、ペルヒドロポリシラザンとは無機ポリシラザンの一種であり、大気中で焼成することによってシリコン酸化膜に転化する塗布型コーティング材料である。たとえば、東燃（株）製のポリシラザンは、−（ＳｉＨ2 ＮＨ）−を単位とする無機ポリマーであり、キシレンなどの有機溶剤に可溶である。従って、この無機ポリマーの有機溶媒溶液（たとえば、２０％キシレン溶液）を塗布液としてスピンコート法（たとえば、２０００ｌｒｐｍ、２０秒間）で塗布した後、４５０℃の温度で大気中で焼成すると、水分や酸素と反応し、ＣＶＤ法で成膜したシリコン酸化膜と同等以上の緻密なアモルファスのシリコン酸化膜を得ることができる。従って、この方法で成膜した絶縁膜７１（シリコン酸化膜）は、層間絶縁膜として用いることができるとともに、ドレイン電極６ｄに起因する凹凸などを平坦化してくれる。それ故、液晶の配向状態が凹凸に起因して乱れることを防止できる。
【００６３】
次に、フォトリソグラフィ技術を用いて、第２の層間絶縁膜７にコンタクトホールを形成するためのレジストマスクＲＭ６を形成する。
【００６４】
次に、レジストマスクＲＭ６を介して第２の層間絶縁膜７に本発明によるドライエッチングを行い、図１２（Ｂ）に示すように、ドレイン電極６ｄに対応する部分にコンタクトホール７１ａ、７２ａからなる第３のコンタクトホール８ａを形成する。
【００６５】
次に、第３のコンタクトホール８ａの形成に用いたレジストマスクＲＭ６に対し、図１２（Ｃ）に示すように、レジストマスクＲＭ６を除去する。
【００６６】
次に、図１２（Ｄ）に示すように、第２の層間絶縁膜７の表面側に、ドレイン電極を構成するための厚さが約４００オングストローム〜約２０００オングストロームのＩＴＯ膜９（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）をスパッタ法などで形成した後、フォトリソグラフィ技術を用いて、ＩＴＯ膜９をパターニングするためのレジストマスクＲＭ７を形成する。
【００６７】
次に、レジストマスクＲＭ７を介してＩＴＯ膜９にエッチングを行って、図１３（Ａ）に示すように、第３のコンタクトホール８ａを介してドレイン電極６ｄに電気的に接続する画素電極９ａを形成する。
【００６８】
しかる後に、画素電極９ａの形成に用いたレジストマスクＲＭ７に対し、図１３（Ｂ）に示すように、レジストマスクＲＭ７を除去する。
【００６９】
（本実施形態のプロセスを用いたアクティブマトリクス基板を有する液晶装置の構成）
以上のように構成されたアクティブマトリクス基板を有する液晶装置１００の一例を図１４及び図１５に示す。尚、図１４は、アクティブマトリクス基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１５は、対向基板２０を含めて示す図１４のＨ−Ｈ’断面図である。
【００７０】
図１４において、アクティブマトリクス基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、表示領域周辺の非表示領域を囲む遮光膜（額縁）として、例えば遮光膜２２と同じ或いは異なる材料から成る遮光性の遮光膜５３が設けられている。シール材５２の外側の領域には、データ線駆動回路１０１及び実装端子１０２がアクティブマトリクス基板１０の一辺に沿って設けられており、走査線駆動回路１０４が、この一辺に隣接する2辺に沿って設けられている。ゲート線３１に供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良い。また、データ線駆動回路１０１を画面表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線３５は画面表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画面表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線３５を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更にアクティブマトリクス基板１０の残る一辺には、画面表示領域の両側に設けられた走査線駆動回路１０４間をつなぐための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも1箇所においては、アクティブマトリクス基板１０と対向基板２０との間で電気的導通をとるための導通材１０６が設けられている。そして、図１５に示すように、シール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりアクティブマトリクス基板１０に固着されている。
【図面の簡単な説明】
【図１】  本発明の参考形態におけるドライエッチング時のアクティブマトリクス基板（母基板）の平面図である。
【図２】  図１のＡ−Ａ’一部断面図である。
【図３】  本発明が適用されるアクティブマトリクス基板をドライエッチングするドライエッチング装置の一例を示す正面図である。
【図４】  アクティブマトリクス基板におけるコンタクトホールのドライエッチングのプロセスを順を追って示す工程図である。
【図５】  本発明を適用した場合のモノクロメータによって検出されるＣＯの発光強度の経時変化を示す図である。
【図６】  本発明の実施形態におけるドライエッチング時のアクティブマトリクス基板（母基板）の平面図である。
【図７】  本発明の実施形態における効果を説明するためのモノクロメータによって検出されるＣＯの発光強度の経時変化を示す図である（その１）。
【図８】  本発明の実施形態における効果を説明するためのモノクロメータによって検出されるＣＯの発光強度の経時変化を示す図である（その２）。
【図９】  本発明を適用したアクティブマトリクス基板の製造プロセスを順を追って示す工程図（その１）である。
【図１０】  本発明を適用したアクティブマトリクス基板の製造プロセスを順を追って示す工程図（その２）である。
【図１１】  本発明を適用したアクティブマトリクス基板の製造プロセスを順を追って示す工程図（その３）である。
【図１２】  本発明を適用したアクティブマトリクス基板の製造プロセスを順を追って示す工程図（その４）である。
【図１３】  本発明を適用したアクティブマトリクス基板の製造プロセスを順を追って示す工程図（その５）である。
【図１４】  本発明方法により製造されたアクティブマトリクス基板を有する液晶装置の一例を示す平面図である。
【図１５】  対向基板を含めて示す図１４のＨ−Ｈ’断面図である。
【図１】
0003855516.tif 000002
【図２】
0003855516.tif 000003
【図３】
0003855516.tif 000004
【図４】
0003855516.tif 000005
【図５】
0003855516.tif 000006
【図６】
0003855516.tif 000007
【図７】
0003855516.tif 000008
【図８】
0003855516.tif 000009
【図９】
0003855516.tif 000010
【図１０】
0003855516.tif 000011
【図１１】
0003855516.tif 000012
【図１２】
0003855516.tif 000013
【図１３】
0003855516.tif 000014
【図１４】
0003855516.tif 000015
【図１５】
0003855516.tif 000016