(57)【特許請求の範囲】
【請求項１】
ＳＩＲ規格のＩｒＤＡ方式により信号の変調及び復調を行うＩｒＤＡ変復調ＩＣにおいて、
アドレスフィールド、コントロールフィールド及び情報フィールドから成るデータにフレームチェックシーケンスの計算を行ってからフレームチェックシーケンスフィールドを追加する送信側ＣＲＣブロックと、
その送信側ＣＲＣブロックより出力されるデータに送信時の透過制御を行う送信側透過制御ブロックと、
前記送信側透過制御ブロックより出力されるデータの先頭にＢＯＦフラグ及び末端にＥＯＦフラグを付加する送信側フラグブロックと、
復調された信号から前記ＢＯＦフラグ及び前記ＥＯＦフラグを除去する受信側フラグブロックと、
前記受信側フラグブロックより出力されるデータから受信時の透過制御を行う受信側透過制御ブロックと、
前記受信側透過制御ブロックより出力されるデータに含まれている前記フレームチェックシーケンスフィールドの値を用いて伝送誤りが発生していないかどうかチェックする受信側ＣＲＣブロックと、
を備えたことを特徴とするＩｒＤＡ変復調ＩＣ。
【請求項２】
フレームの先頭に付加するＢＯＦフラグの個数を特定する信号を記憶するレジスタを備え、
前記フラグブロックではこのレジスタからの信号に基づいて１個以上の前記ＢＯＦフラグを前記フレームに付加することを特徴とする請求項１に記載のＩｒＤＡ変復調ＩＣ。
【請求項３】
ベースバンドＩＣとともに用いられる、ＳＩＲ規格のＩｒＤＡ方式により信号の変調を行うＩｒＤＡ変調ＩＣにおいて、
アドレスフィールド、コントロールフィールド及び情報フィールドから成るデータにフレームチェックシーケンスの計算を行ってからフレームチェックシーケンスフィールドを追加する送信側ＣＲＣブロックと、
その送信側ＣＲＣブロックより出力されるデータに送信時の透過制御を行う送信側透過制御ブロックと、
前記送信側透過制御ブロックより出力されるデータの先頭にＢＯＦフラグ及び末端にＥＯＦフラグを付加する送信側フラグブロックと、
前記ベースバンドＩＣからクロック信号を取り込み、該クロック信号の周波数を変換して所定のクロックを発生させるＰＬＬ回路と、
を備えたことを特徴とするＩｒＤＡ変調ＩＣ。
【請求項４】
ベースバンドＩＣとともに用いられる、ＳＩＲ規格のＩｒＤＡ方式により信号の復調を行うＩｒＤＡ復調ＩＣにおいて、
復調された信号からＢＯＦフラグ及ＥＯＦフラグを除去する受信側フラグブロックと、
前記受信側フラグブロックより出力されるデータから受信時の透過制御を行う受信側透過制御ブロックと、
前記受信側透過制御ブロックより出力されるデータに含まれているフレームチェックシーケンスフィールドの値を用いて伝送誤りが発生していないかどうかチェックする受信側ＣＲＣブロックと、
前記ベースバンドＩＣからクロック信号を取り込み、該クロック信号の周波数を変換して所定のクロックを発生させるＰＬＬ回路と、
を備えたことを特徴とするＩｒＤＡ復調ＩＣ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＩｒＤＡ（Infrared Data Association）方式で赤外線通信を行うために使用されるＩｒＤＡ変復調ＩＣ（Integrated Circuit）に関し、特にＳＩＲ（Serial Infrared）規格のＩｒＤＡ方式で通信を行うＩｒＤＡ変復調ＩＣに関する。
【０００２】
【従来の技術】
従来のＩｒＤＡ変復調ＩＣについて図８及び図９を用いて説明する。図８はＩｒＤＡ方式の通信制御手順の階層図である。例えばＲＳ−２３２Ｃのようにシリアルに転送される信号を赤外線で送信する場合を考えると、まず、シリアルに転送される信号はＩｒＣＯＭＭ７０で受け取られる。次に、ＴｉｎｙＴＰ７１でバッファ不足等が発生したときに送信を停止してもらうフロー制御を行う。そして、ＩｒＬＭＰ（Infrared Link Management Protocol）７２では例えば複数の通信先がある場合の管理を行う。
【０００３】
ＩｒＬＡＰ（Infrared Link Access Protocol）７３で送信用の信号を生成して物理層（Physical Layer）７４に渡す。この信号を物理層７４で変調し、発光ダイオード等を用いて赤外線を放射する。ＩｒＣＯＭＭ７０、ＴｉｎｙＴＰ７１、ＩｒＬＭＰ７２及びＩｒＬＡＰ７３がソフトウェアで処理を行う部分で、物理層７４がハードウェアで構成される部分である。赤外線で送信されてくる信号をホトダイオード等で受光したときに物理層７４で復調し、その後、信号をＩｒＬＡＰ７３に送る。そして、ＩｒＬＡＰ７３、ＩｒＬＭＰ７２及びＴｉｎｙＴＰ７１、ＩｒＣＯＭＭ７０で信号が処理され、必要なデータは送り出される。
【０００４】
ＳＩＲ規格のフレーム構成を図９に示す。ＩｒＤＡ方式による通信は半二重通信であり、フレーム８０を伝送単位にして通信を行う。フレーム８０は先頭からＢＯＦ（Biginning of Frame）フラグ８１、アドレス（Ａ）フィールド８２、コントロール（Ｃ）フィールド８３、情報（Ｉ）フィールド８４、フレームチェックシーケンス（ＦＣＳ）フィールド８５及びＥＯＦ（End of Frame）フラグ８６から構成される。
【０００５】
ＢＯＦフラグ８１はフレームの開始を示すフラグで、その値は（Ｃ０）16で定義されている。尚、括弧の後に付されている数字は基数を表すものとする。次のＡフィールド８２は通信先を特定するための８ビットのフィールドである。次のＣフィールド８３はフレーム８０の機能を定義する８ビットのフィールドである。
【０００６】
次のＩフィールド８４は通信データのフィールドである。Ｉフィールド８４の大きさは８ビットの倍数であるが、フレーム８０にＩフィールド８４が含まれない場合もある。その次のＦＣＳフィールド８５はＣＲＣ（Cyclic Redundancy Check）方式で伝送誤りがないかどうかをチェックすることができる１６ビットのフィールドである。ＥＯＦフラグ８６はフレーム８０の終了を示すフラグで、その値は（Ｃ１）16で定義されている。
【０００７】
ＳＩＲ規格では、ＩｒＤＡ変復調ＩＣは送信時にフレーム８０をソフトウェアで作成することになっている。すなわち、ＩｒＬＡＰ７３（図８参照）でＡ、Ｃ及びＩフィールド８２〜８４から成るデータを１６ビットＣＲＣ−ＣＣＩＴＴ（後述する）方式でフレームチェックシーケンスを計算してデータの後に付加する。その後、送信時の透過制御（後述する）を行う。次に、ＢＯＦフラグ８１とＥＯＦフラグ８６を付加して物理層７４に渡す。物理層７４はフレーム８０の信号を変調して赤外線で送信する。
【０００８】
一方、受信時には受信した信号を物理層７４で復調してＩｒＬＡＰ７３に送る。ＩｒＬＡＰ７３ではＢＯＦフラグを認識し、その次の１バイトをＡフィールドとし、その次の１バイトをＣフィールドとし、その次からＩフィールドとする。そして、ＥＯＦフラグを認識するとそのＥＯＦフラグの手前の２バイトをＦＣＳフィールドとし、Ｃフィールドの次からその手前までをＩフィールドとする。その後、受信時の透過制御（後述する）を行い、例えばＦＣＳフィールドの値を参照することにより伝送誤りが発生していないかどうかチェックする。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来のＩｒＤＡ変復調ＩＣでは、フレームチェックシーケンスの計算や透過制御等をソフトウェアで行っていたので、処理が非常に重くなっていた。高性能のＣＰＵを搭載したパーソナルコンピュータ等では処理能力の上で問題とならないかもしれないが、携帯機器やパーソナルコンピュータの周辺機器等で使用されているＣＰＵでは能力の限界近くで処理している場合が多いために他の処理を行う余裕がなく、能力の限界を超えた場合には処理しきれなくなってしまうという問題があった。
【００１０】
本発明は上記課題を解決するもので、ソフトウェアでの処理を軽減することのできるＩｒＤＡ変復調ＩＣを提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の構成では、ＳＩＲ規格のＩｒＤＡ方式により信号の変調及び復調を行うＩｒＤＡ変復調ＩＣにおいて、アドレスフィールド、コントロールフィールド及び情報フィールドから成るデータにフレームチェックシーケンスの計算を行ってからフレームチェックシーケンスフィールドを追加する送信側ＣＲＣブロックと、その送信側ＣＲＣブロックより出力されるデータに送信時の透過制御を行う送信側透過制御ブロックと、前記送信側透過制御ブロックより出力されるデータの先頭にＢＯＦフラグ及び末端にＥＯＦフラグを付加する送信側フラグブロックと、復調された信号から前記ＢＯＦフラグ及び前記ＥＯＦフラグを除去する受信側フラグブロックと、前記受信側フラグブロックより出力されるデータから受信時の透過制御を行う受信側透過制御ブロックと、前記受信側透過制御ブロックより出力されるデータに含まれている前記フレームチェックシーケンスフィールドの値を用いて伝送誤りが発生していないかどうかチェックする受信側ＣＲＣブロックとを備えている。
【００１２】
このような構成によると、データの送信時にＩｒＤＡ変復調ＩＣはＡ、Ｃ及びＩフィールドから成るデータより送信側ＣＲＣブロックでフレームチェックシーケンスの計算をする。そして、透過制御を行う。ＢＯＦ及びＥＯＦフラグを付加してフレームを作成する。このフレームの信号を変調することによりＩｒＤＡ変復調ＩＣは発光ダイオード等から赤外線で送信を行う。
【００１３】
一方、受信時にはＩｒＤＡ変復調ＩＣはホトダイオード等で受光された信号を復調し、その信号からフレームを認識してＢＯＦフラグ及びＥＯＦフラグを除去する。そして、受信時の透過制御を行う。次に受信側ＣＲＣブロックでは例えばＡ、Ｃ及びＩフィールドからフレームチェックシーケンスを計算して各フレームに付加されているＦＣＳフィールドの値と一致しているか確認することにより伝送誤りが発生していないかどうかチェックする。
【００１４】
また、本発明の第２の構成では、上記第１の構成において、フレームの先頭に付加するＢＯＦフラグの個数を特定する信号を記憶するレジスタを備え、前記フラグブロックではこのレジスタからの信号に基づいて１個以上の前記ＢＯＦフラグを前記フレームに付加している。
【００１５】
ＩｒＤＡ方式では通信のネゴシエーションによってａｄｄｉｔｉｏｎａｌ  ＢＯＦｓ（後述する）が設定されることがある。上記第２の構成では、そのＢＯＦフラグの個数を特定するため、例えばａｄｄｉｔｉｏｎａｌ  ＢＯＦｓを指定するパラメータと、ボーレートを指定するパラメータを上記レジスタに記憶しておくことにより、送信側フラグブロックはそのレジスタから情報を読み込み、必要であればいくつかのＢＯＦフラグを追加してフレームを作成する。
【００１６】
【発明の実施の形態】
＜第１の実施形態＞
本発明の第１の実施形態について図１〜図４を用いて説明する。図１はＩｒＤＡ変復調ＩＣ１のブロック図である。ＩｒＤＡ変復調ＩＣ１はＩｒＤＡ方式で赤外線通信を行うときに信号の変調及び復調をするときに使用される。ＩｒＤＡ変復調ＩＣ１にはアナログフロントエンド２０が接続されており、赤外線の発光及び受光をする。
【００１７】
アナログフロントエンド２０はＩｒＤＡ変復調ＩＣ１からの信号により発光ダイオード等で赤外線を発光し、一方、パーソナルコンピュータ等の外部から赤外線で送られてくる信号をホトダイオード等で受光すると波形の整形を行ってからデジタルでＩｒＤＡ変復調ＩＣ１に出力する。
【００１８】
ＩｒＤＡ変復調ＩＣ１には、メインクロック（ＣＬ）を発生させるためにＰＬＬ回路８が設けられている。ＰＬＬ回路８については後述する。ＩｒＤＡ変復調ＩＣ１には信号を伝送するためのバス９が設けられている。ＣＰＵ（Central Processing Unit）５はＩＣ１全体を制御したりソフトウェアを実行したりする。そのソフトウェアはＲＯＭ（Read Only Memory）７に記録されている。
【００１９】
ＲＡＭ（Random Access Memory）６はデータの退避等に使用される。タイマ１及びタイマ２はＩｒＤＡ方式での通信プロトコルで使用される。タイマ１は１００μｓｅｃ〜２６ｍｓｅｃ程度のタイマであり。タイマ２は２ｍｓｅｃ〜５２０ｍｓｅｃ程度のタイマである。ＷＤＴ（Watch Dog Timer）４はメインクロック（ＣＬ）の２の１６乗〜２の２２乗程度のタイマである。これによる時間内にＣＰＵ５がＷＤＴ４をクリアしなければＣＰＵ５がハングアップ状態であるとみなされる。
【００２０】
シリアル入出力インターフェース１０はＲＳ−２３２Ｃのようにシリアルに転送される信号の入出力を行うインターフェースであり、本実施形態では９本の伝送線が設けられている。パラレル入出力インターフェース１１はセントロニクス仕様の入出力インターフェースであり、データ用の８ビットの伝送線と送信用と受信用にそれぞれ５ビットの伝送線が設けられている。
【００２１】
汎用パラレル入出力インターフェース１２はＩＣの初期設定や各種状態の出力に使用される入出力インターフェースであり、入力用と出力用にそれぞれ８ビットの端子が設けられている。コントロールレジスタ１３はボーレート等の通信条件等を記憶する。
【００２２】
ＦＩＦＯ（Fast In Fast Out）方式のバッファ記憶装置（以下単に「ＦＩＦＯ」という）１４はフレーム制御部１６から出力される信号を一時的に記憶するために使用される。ＦＩＦＯ１５は赤外線で送信するデータを一時的に記憶するために使用される。コントロールレジスタ１８はＰＬＬ回路８で生成されるクロック（ＣＬ）の周波数を制御するためのレジスタである。上記各部分２〜７、１０〜１５、１８はバス９に接続されている。
【００２３】
フレーム制御部１６はＦＩＦＯ１５からデータを読み込み、送信時の透過制御等によりフレームを作成してＳＩＲ変復調回路１７に送る。逆に、フレーム制御部１６はＳＩＲ変復調回路１７で復調された信号の受信時の透過制御等を行ってからＦＩＦＯ１４に出力する。変復調回路１７はＳＩＲ規格における変復調回路であって、例えば９６００ｂｐｓのボーレートで信号を変調し、アナログフロントエンド２０に送る。また、受光によりアナログフロントエンド２０から出力される信号を復調する。
【００２４】
次に、フレーム制御部１６の内部の構成を図２に示す。ＦＩＦＯ１５からフレーム制御部１６に入力されるデータは図３（ａ）に示すように、Ａ、Ｃ及びＩフィールドから成る。
【００２５】
フレーム制御部１６では送信側のＣＲＣブロック３０でフレームチェックシーケンスを計算し、図３（ｂ）に示すようにＩフィールドの後方に付加する。フレームチェックシーケンスの計算は、１６ビットＣＲＣ−ＣＣＩＴＴ（Interenational Consultative Committee for Telephone and Telegraph）方式で行う。
【００２６】
この計算は、まずＡ、Ｃ及びＩフィールドから成るデータを伝送順に並べ、２の１６乗倍する。次に、それを生成多項式Ｘ16＋Ｘ12＋Ｘ5＋１で桁下げを行わずに割る。そして、剰余の多項式の係数列をＦＣＳフィールドの値とする。
【００２７】
次に、送信側の透過制御ブロック３１でＡフィールドからＦＣＳフィールドまで送信時の透過制御を行う。ＳＩＲ規格ではフレーム内のＢＯＦフラグ（Ｃ０）16、ＥＯＦフラグ（Ｃ１）16及びコントロールエスケープ（７Ｄ）16が特殊の用途で使用されているため、透過制御ブロック３１ではＡ、Ｃ、Ｉ及びＦＣＳフィールドに含まれている（Ｃ０）16、（Ｃ１）16及び（７Ｄ）16を次のように変換する。
【００２８】
Ｃ０  →  ７Ｄ  Ｅ０
Ｃ１  →  ７Ｄ  Ｅ１
７Ｄ  →  ７Ｄ  ５Ｄ
【００２９】
この変換は、１バイトのデータ（Ｃ０）16、（Ｃ１）16及び（７Ｄ）16があればそれぞれ（２０）16と排他的論理和をとり、そのデータの前にコントロールエスケープ（７Ｄ）16を挿入する変換である。これにより、図３（ｃ）に示すように透過制御後にはフレームが多少大きくなる場合がある。
【００３０】
そして、送信側のフラグブロック３２で図３（ｄ）に示すようにフレームの先頭にＢＯＦフラグ（Ｃ０）16を付加し、そのフレームの末端にＥＯＦフラグ（Ｃ１）16を付加して変復調回路１７に出力する。
【００３１】
一方、変復調回路１７で復調された信号はフレーム制御部１６に入力されると、まず受信側のフラグブロック３５で、この信号からＢＯＦフラグ（Ｃ０）16とＥＯＦフラグ（Ｃ１）16を検出してフレームを認識し、図３（ｃ）に示すようにフレームからＥＯＦフラグ（Ｃ１）16とＢＯＦフラグ（Ｃ０）16を取り除いて受信側の透過制御ブロック３４に出力する。透過制御ブロック３４では、受信時の透過制御を行う。透過制御ブロック３４では、次のような変換を行う。
【００３２】
７Ｄ  Ｅ０  →  Ｃ０
７Ｄ  Ｅ１  →  Ｃ１
７Ｄ  ５Ｄ  →  ７Ｄ
【００３３】
この変換は、コントロールエスケープ（７Ｄ）16を検出すればそのコントロールエスケープ（７Ｄ）16を除去し、次の１バイトのデータ（Ｅ０）16、（Ｅ１）16又は（５Ｄ）16に（２０）16と排他的論理和をとる変換である。これにより、送信時の透過制御前の状態にデータが復帰する。
【００３４】
受信側のＣＲＣブロック３３は透過制御ブロック３４から入力されるデータの末端から１６ビットをＦＣＳフィールドとして値を読み取る。そして、ＣＲＣブロック３３は残りのＡ、Ｃ及びＩフィールドより上述のフレームチェックシーケンスを計算して、上述のＦＣＳフィールドの値と一致しているか確認する。
【００３５】
一致していればＣＲＣブロック３３は図３（ａ）に示すようなＡ、Ｃ及びＩフィールドから成るデータをＦＩＦＯ１４に出力する。もし一致していなければ伝送誤りが発生しているのでエラー信号を出力する。このエラー信号により例えばＣＰＵ５（図１参照）は通信先に対してデータの再送を指示するようにＩＣ１を制御する。
【００３６】
これにより、入出力インターフェース１０、１１（図１参照）のいずれかに入力される信号を赤外線で送信するときに、ＩｒＤＡ変復調ＩＣ１はソフトウェアによって図３（ａ）に示すようなＡ、Ｃ及びＩフィールドから成るデータを作成し、バス９を通じてＦＩＦＯ１５に記憶すればよい。すると、ハードウェアであるフレーム制御部１６はＦＩＦＯ１５からデータを読み込み、図３（ｄ）に示すようなフレームを作成して変復調回路１７に出力する。そして、変復調回路１７は変調を行い、アナログフロントエンド２０から送信する。
【００３７】
逆に、赤外線の信号を受信したときには、フレーム制御部１６は変調回路１７で復調された信号の透過制御等を行い、そして、伝送誤りがないかどうかのチェックを行ってから、ＦＩＦＯ１４に図３（ａ）に示すようなＡ、Ｃ及びＩフィールドから成るデータを記憶する。ＩｒＤＡ変復調ＩＣ１のソフトウェアはこのデータを解析して信号をインターフェース１０〜１３から出力する。
【００３８】
フレーム制御部１６での処理はＳＩＲ規格により従来のＩｒＤＡ変復調ＩＣではソフトウェアで行われていたが、本実施形態のＩｒＤＡ変復調回路１ではハードウェアで行われているのでソフトウェアでの処理が軽減されている。また、ソフトウェアサイズを従来のＩｒＤＡ変復調ＩＣよりも縮小することができるので、ＲＯＭ７のチップ面積も縮小することができる。フレーム制御部１６での処理はハードウェア的には簡単な処理であるのでフレーム制御部１６によってはチップ面積はほとんど拡大しない。減少するＲＯＭの面積は、増加するゲート面積に比べて大きい。また、送信側と受信側では処理がそれぞれ独立なので、送信のときだけ動作する変調ＩＣや受信時のときだけ動作する復調ＩＣを構成することも可能である。
【００３９】
次に、ＰＬＬ回路８について説明する。携帯電話に搭載されるＩｒＤＡ変復調ＩＣが専用の水晶発振子に接続してメインクロック（ＣＬ）を生成するように構成されていると、携帯電話に搭載される水晶発振子の個数が増加するために携帯電話のコストが上昇するという問題があった。
【００４０】
そこで、本実施形態のＩｒＤＡ変復調ＩＣ１のようにＰＬＬ回路８を設けて、携帯電話に搭載されるベースバンドＩＣ（図示せず）からクロック信号を取り込み、分周回路２１、２５（図４参照）を用いて周波数を変換することによりメインクロック（ＣＬ）を生成する。尚、このベースバンドＩＣは音声の符号化や復号化等のベースバンド信号の処理を行うＩＣである。これにより、携帯電話に搭載される水晶発振子の個数を減らしてコストダウンを図る。また、水晶発振子を設置する部分での基板の面積を縮小することができるので携帯電話の小型化にも寄与する。
【００４１】
ＰＬＬ回路８のさらに詳しいブロック図を図４に示す。ベースバンドＩＣで用いられるクロックはＰＬＬ回路８において、まずセレクタ（選択器）２８の端子４０に入力される。セレクタ２８ではコントロールレジスタ１８により選択が行われて３個の端子４１〜４３のいずれかにクロックが送られる。
【００４２】
例えば、クロックの周波数が１２．６ＭＨｚであるとき端子４１にクロックが送られ、クロックの周波数が１２．８ＭＨｚであるとき端子４２にクロックに送られ、クロックの周波数が１４．４ＭＨｚであるとき端子４３にクロックに送られる。端子４１〜４３より送り出されるクロックの各周波数はｆ１＝１２．６ＭＨｚ、ｆ２＝１２．８ＭＨｚ、ｆ３＝１４．４ＭＨｚとなる。また、コントロールレジスタ１８はセレクタ２８を切り換えるときには、セレクタ２７も同時に切り換え、クロック周波数により信号経路が異なるようにする。
【００４３】
セレクタ２８の次段の分周回路２１はクロックの周波数を１／ｎ倍する。分周回路２１では３種類のクロック周波数ｆ１〜ｆ３のそれぞれにｎの値が設定されている。分周した信号を位相比較器２２に出力する。位相比較器２２は分周回路２１、２５より出力される両信号の位相差を比較する。そして、位相比較器２２の出力から低域フィルタ２３で高周波成分を除去し、電圧制御発振器２６に送る。
【００４４】
電圧制御発振器２６は上記位相差が小さくなるように周波数ｆｏを変更してクロック（ＣＬ）を出力する。また、クロック（ＣＬ）はセレクタ２７で経路が切り換えられて分周回路２５に送られる。分周回路２５でセレクタ２７が経路ごとに設定されている値ｍ（整数）で周波数が（１／ｍ）倍され位相比較器２２に送られる。
【００４５】
セレクタ２７、２８の切り換えはコントロールレジスタ１８で制御される。例えば、ベースバンドＩＣのクロック周波数が１２．６ＭＨｚの場合、分周回路２１、２５ではｍ／ｎ＝５１２／８７５の関係を満たす整数ｎとｍが設定される。クロック周波数が１２．８ＭＨｚの場合、ｍ／ｎ＝７２／１２５の関係を満たす整数ｍとｎが設定される。クロック周波数が１４．４ＭＨｚの場合、ｍ／ｎ＝６４／１２５の関係を満たす整数ｍとｎが設定される。これにより、ベースバンドＩＣのクロックの周波数が異なっていてもｆｏ＝７．３７２８ＭＨｚのクロック（ＣＬ）が生成される。
【００４６】
ベースバンドＩＣではクロック周波数の種類が限定されている。しかし、例えば携帯電話の全体を制御するための電話ＣＰＵ（図示せず）のようにベースバンドＩＣ以外ではクロック周波数が統一されていないので、セレクタ２７、２８を設けた構成では、多くのクロック周波数に対処できない。また、電話ＣＰＵ等では性能の向上等のためクロック周波数が変更される可能性もある。
【００４７】
ベースバンドＩＣではクロック周波数の種類がある程度限定されているので、セレクタ２７、２８で３種類の周波数に対応しているだけでも多数のベースバンドＩＣに対応できる。また、ベースバンドＩＣではベースバンド信号を処理するのでクロック周波数の変更もあまり行われないと考えられる。
【００４８】
尚、ＩｒＤＡ方式では通信を行おうとするときには、まず通信相手をディスカバリで呼び出す。次に、ネゴシエーションでボーレートやＩフィールドのデータサイズの指定等を行ってから通信を行う。ボーレートは２４００ｂｐｓ〜１１５２０００ｂｐｓであるので、クロック（ＣＬ）の周波数は１１５．２ｋＨｚの整数倍であれば使用が簡単となる。
【００４９】
また、アナログフロントエンド２０から赤外線の受光により信号を出力したときにＩｒＤＡ変復調ＩＣ１を起動するようにすれば携帯電話の消費電力が低減される。ディスカバリのときに通信は９６００ｂｐｓで行われることになっているのでこのことを利用して、ディスカバリの段階で通信が失敗したときにセレクタ２７、２８を切り換えることにより自動的にクロック（ＣＬ）の設定を行うようにすることもできる。ＩｒＤＡ変復調ＩＣ１は携帯電話の他の機能を追加したものでもよい。
【００５０】
＜第２の実施形態＞
本発明の第２の実施形態について図５及び図６を用いて説明する。ＳＩＲ規格では図６（ｄ）に示すようにフレームの先頭に付加するＢＯＦフラグの個数ｋをネゴシエーションのときに設定することができる。本来のＢＯＦフラグにさらに追加されているｋ−１個のＢＯＦフラグを「ａｄｄｉｔｉｏｎａｌ  ＢＯＦｓ」という。
【００５１】
ａｄｄｉｔｉｏｎａｌ  ＢＯＦｓの目的は、主に先頭のＢＯＦフラグを検出してから処理を開始するまでに時間が遅れる装置と通信するときに、その先頭のＢＯＦフラグからＡフィールドまで遅延時間を設けることである。尚、図６において（ａ）〜（ｃ）に示す部分は図３（ａ）〜（ｃ）に示す部分とそれぞれ同一であり、説明を省略する。
【００５２】
ａｄｄｉｔｉｏｎａｌ  ＢＯＦｓの処理もＳＩＲ規格により従来のＩｒＤＡ変復調ＩＣではソフトウェアで行っていたが、図５に示すようにハードウェアで処理することにより、ソフトウェアの処理を軽減することができる。フレーム制御部１６ａは図１におけるフレーム制御部１６の部分に該当し、フレーム制御部１６ａではレジスタ３６が設けられていることと、フラグブロック３２ａでの処理が異なるだけで他の部分については同一であるので、図５において図２と同一の部分については同一の符号を付して説明を省略する。
【００５３】
フレーム制御部１６ａの内部に設けられているレジスタ３６には、コントロールレジスタ１３又は直接ソフトウェアによって例えばネゴシエーションのときａｄｄｉｔｉｏｎａｌ  ＢＯＦｓを指定するパラメータとボーレートを指定するパラメータが記憶される。送信側のフラグブロック３２ａはレジスタ３６に記憶されている両パラメータから必要となるａｄｄｉｔｉｏｎａｌ  ＢＯＦｓの個数を求めて図６（ｃ）に示すデータの先頭にｋ個のＢＯＦフラグを付加し、末端にＥＯＦフラグを付加する。これにより、図６（ｄ）に示すようなフレームが作成されて変復調回路１７に送られる。
【００５４】
また、受信側のフラグブロック３５では、変復調回路１７から送られてくる信号からＢＯＦフラグ及びＥＯＦフラグを認識して、フレームの先頭に付加されているｋ個のＢＯＦフラグと末端のＥＯＦフラグを除去する。これにより、フレーム制御部１６ａではａｄｄｉｔｉｏｎａｌ  ＢＯＦｓに対応してフレームの処理を行うことができる。ａｄｄｉｔｉｏｎａｌ  ＢＯＦｓの設定は次表のようになる。
【００５５】
【表１】
0003815841.tif 000002
【００５６】
例えば、ボーレート（Baud Rate）が１１５２００ｂｐｓのとき１２個のＢＯＦフラグをフレームに追加する設定と、５７６００ｂｐｓのとき６個のＢＯＦフラグを追加する設定は同一のパラメータで表される。つまり、ａｄｄｉｔｉｏｎａｌ  ＢＯＦｓによる遅延時間を指定するパラメータとなっている。そして、ボーレートが設定されることによりＢＯＦフラグの個数ｋが特定される。そのため、レジスタ３６にはボーレートを示すパラメータと遅延時間を示すパラメータが記憶される。尚、ソフトウェア等によってａｄｄｉｔｉｏｎａｌ  ＢＯＦｓの個数を求めてからその数値をレジスタ３６に記憶するようにしてもよい。
【００５７】
＜第３の実施形態＞
図７は本発明の第３の実施形態のＩｒＤＡ変復調ＩＣ５０のブロック図である。上記第１の実施形態又は上記第２の実施形態では、ＩｒＤＡ方式のＳＩＲ規格にのみ対応していたが、本実施形態のＩｒＤＡ変復調ＩＣ５０では、ＳＩＲ規格だけでなく、ＦＩＲ（Fast Infrared）規格及び４ＰＰＭ（Four Pulse Position Modulation）規格にも対応している。また、ＩｒＤＡ変復調ＩＣ５０は外部に設けられているバス（図示せず）に接続される。ＩｒＤＡ変復調ＩＣ５０は水晶発振子６９を用いてメインクロック（ＣＬ）を生成するようにも構成されている。
【００５８】
赤外線で送信しようとするデータはＩＣ５０の外部に設けられているバスを介してバスインターフェース５１によりＩＣ５０の内部に取り込まれる。取り込まれたデータはＦＩＦＯ５２で一時的に記憶される。このＩＣ５０内部に取り込まれるデータは図３（ａ）に示すようにＡ、Ｃ及びＩフィールドから成る。ＦＩＦＯ５２の出力側にはセレクタ６０が設けられており、モードレジスタ６４の制御により出力先が選択される。
【００５９】
モードレジスタ６４によりＳＩＲ、ＦＩＲ、４ＰＰＭ規格から通信方式が選択される。図７ではＳＩＲ規格で変復や復調を行う場合を示している。モードレジスタ６４の制御によりＳＩＲ規格で処理を行う場合、セレクタ６０を介してＦＩＦＯ５２に記憶されているデータがＳＩＲフレーム制御部５４に送られる。ＳＩＲフレーム制御部５４は図２に示すフレーム制御部１６と同一の構成であり、送信時にはフレームチェックシーケンスの計算と、透過制御と、ＢＯＦフラグ及びＥＯＦフラグの付加を行う。
【００６０】
ＳＩＲフレーム制御部５４はＳＩＲ変復調回路５５に接続されている。ＳＩＲ変復調回路５５はコントロールレジスタ６５で指定されているボーレート等で変調や復調を行う。ＳＩＲフレーム制御部５４で作成されたフレームの信号をＳＩＲ変復調回路５５は変調してセレクタ６２に送る。そして、その信号はセレクタ６２を通過してアナログフロントエンド２０に送られ、赤外線で送信される。
【００６１】
一方、アナログフロントエンド２０で赤外線を受光した場合、アナログフロントエンド２０から信号がＩｒＤＡ変復調ＩＣ５０に入力される。この信号はまずセレクタ６３に送られる。セレクタ６３はモードレジスタ６４で制御されており、ＳＩＲ規格に指定されている場合にはその信号をＳＩＲ変復調回路５５に送る。そして、ＳＩＲ変復調回路５５で信号を復調する。
【００６２】
次に、ＳＩＲフレーム制御部５４でＢＯＦフラグ及びＥＯＦフラグの除去、透過制御及び伝送誤りがないかどうかのチェックを行ってデータをセレクタ６１に送る。このデータの形式は図３（ａ）に示すようにＡ、Ｃ及びＩフィールドから成る。ＳＩＲフレーム制御部５４より出力されるデータはセレクタ６１を介してＦＩＦＯ５３に記憶される。このデータはバスインターフェース５１によりＦＩＦＯ５３から上記バスに送り出される。
【００６３】
そして、このバスに接続されているＣＰＵ（図示せず）等によりソフトウェアでデータを処理する。ＳＩＲ規格、ＦＩＲ規格又は４ＰＰＭ規格のいずれであるかを指定する信号は上記バス等を通して外部より入力され、モードレジスタ６４に記憶される。ボーレート等も外部より入力され、コントロールレジスタ６５に記憶される。
【００６４】
モードレジスタ６４によりＦＩＲ規格が指定されている場合、送信時にはＦＩＦＯ５２よりデータがセレクタ６０を介してＦＩＲフレーム制御部５６に送られる。ＦＩＲフレーム制御部５６はフレームを作成してＦＩＲ変復調回路５７に出力する。ＦＩＲ変復調回路５７はその信号の変調を行い、セレクタ６２を介してアナログフロントエンド２０に変調した信号を送る。
【００６５】
一方、受信時にはアナログフロントエンド２０からセレクタ６３を介してＦＩＲ変復調回路５７に信号が送られる。ＦＩＲ変復調回路５７で復調が行われて、ＦＩＲフレーム制御部５６に送られる。ＦＩＲフレーム制御部５６は伝送誤りが発生していないかどうかのチェック等を行ってからデータをセレクタ６１を介してＦＩＦＯ５３に記憶する。
【００６６】
モードレジスタ６４により４ＰＰＭ規格が指定されている場合、送信時にはＦＩＦＯ５２よりデータがセレクタ６０を介して４ＰＰＭフレーム制御部５８に送られる。４ＰＰＭフレーム制御部５８はフレームを作成して４ＰＰＭ変復調回路５９に出力する。４ＰＰＭ変復調回路５９はその信号の変調を行い、セレクタ６２を介してアナログフロントエンド２０に変調した信号を送る。
【００６７】
一方、受信時にはアナログフロントエンド２０からセレクタ６３を介して４ＰＰＭ変復調回路５９に信号が送られる。４ＰＰＭ変復調回路５９で復調が行われて、４ＰＰＭフレーム制御部５８に送られる。４ＰＰＭフレーム制御部５８は伝送誤りが発生していないかどうかのチェック等を行ってからデータをセレクタ６１を介してＦＩＦＯ５３に記憶する。
【００６８】
ＳＩＲ規格、ＦＩＲ規格及び４ＰＰＭ規格では、それぞれフレームの構造や透過制御等が異なっているため、フレーム制御部５４、５６、５８と変復調回路５５、５７、５９のそれぞれを共通のブロックとすることができない。例えば、ＦＩＲ規格ではフレームの先頭を示すフラグの値は（０１１１１１１０）2であり、２個必要である。そして、フレームの終了を示すフラグの値は（０１１１１１１０）2である。
【００６９】
そして、送信時には（１）2が５個連続した場合には（０）2をその後ろに挿入する透過制御を行う。受信時には（１）2が５個連続している場合には、その後ろに存在する（０）2を取り除く透過制御を行う。４ＰＰＭ規格ではデータ中に存在しない独自のパターンが使用されているため透過制御は行われない。
【００７０】
フレームチェックシーケンスについても、ＦＩＲ規格ではＣＲＣ−ＣＣＩＴＴを用いた１６ビットフレームチェックシーケンスであるが、４ＰＰ規格ではＩＥＥＥ（The Institute of Electrical and Electronics Engineer）のＣＲＣ３２を用いた３２ビットフレームチェックシーケンスである。尚、ＦＩＲ規格及び４ＰＰＭ規格においては、それぞれフレーム制御部５６、５８のように、フレームの制御をハードウェアで構成することが規格で取り決められている。
【００７１】
ＩｒＤＡ変復調ＩＣ５０をバスに接続し、このバスにＣＰＵやインターフェース等を接続することにより、ＩｒＤＡ方式で赤外線通信を行うことができる。ＩｒＤＡ変復調ＩＣ５０のメインクロック（ＣＬ）は水晶発振子６９を用いて生成される。尚、ＳＩＲ、ＦＩＲは２．４ｋ〜１１５．２ｋｂｐｓ、０．５７６Ｍ〜１．１５２Ｍｂｐｓなので同一クロックを使用できるが、４ＰＰＭは４ＭＨｚの整数倍、例えば３２ＭＨｚ、４８ＭＨｚ等のクロックが必要となる。よって、通常３２ＭＨｚ、４８ＭＨｚ等の水晶発振子を接続して、ＩＣ内部のＰＬＬによってＳＩＲ、ＦＩＲ用のクロックを作る。
【００７２】
以上説明したように本実施形態によれば、ＳＩＲ規格においてＩｒＤＡ変復調ＩＣ５０では透過制御等を行うので上記ＣＰＵ等ではソフトウェアの処理が軽減される。尚、ＳＩＲフレーム制御部５４の構成を図５に示すフレーム制御部１６ａのようにａｄｄｉｔｉｏｎａｌ  ＢＯＦｓに対応した構成とすることも可能である。
【００７３】
【発明の効果】
＜請求項１の効果＞
上述のように本発明によれば、ハードウェアでＡ、Ｃ及びＩから成るデータからフレームが作成されるのでソフトウェアでの処理を軽減することができる。これにより、ソフトウェアを実行するＣＰＵ等での処理速度が向上する。ソフトウェアでの処理が軽減されるので、そのＣＰＵ等の動作周波数を遅くすることもできる。そのＣＰＵ等での消費電力は動作周波数におよそ比例する関係があるので、動作周波数を遅くすれば低消費電力とすることもできる。また、ソフトウェアのサイズが縮小されるのでソフトウェアの開発費を削減することができる。さらに、ソフトウェアが記録されるＲＯＭの容量が縮小されるので、ＲＯＭが設けられたＩｒＤＡ変復調ＩＣではチップ面積を縮小することができる。このことも低コスト化につながる。
【００７４】
＜請求項２の効果＞
通信のネゴシエーションにおいてａｄｄｉｔｉｏｎａｌ  ＢＯＦｓの指定がある場合にもハードウェアで必要数のＢＯＦフラグを追加するので、ソフトウェアの処理を軽減する。
【図面の簡単な説明】
【図１】  本発明の第１の実施形態のＩｒＤＡ変復調ＩＣのブロック図。
【図２】  そのフレーム制御部のブロック図。
【図３】  そのデータとフレームの変換を示す図。
【図４】  そのＰＬＬ回路のブロック図。
【図５】  本発明の第２の実施形態のフレーム制御部のブロック図。
【図６】  そのデータとフレームの変換を示す図。
【図７】  本発明の第３の実施形態のＩｒＤＡ変復調ＩＣのブロック図。
【図８】  ＩｒＤＡ方式の通信制御手順を示す階層図。
【図９】  そのフレームの構成を示す図。
【符号の説明】
１    ＩｒＤＡ変復調ＩＣ
４    ＷＤＴ
５    ＣＰＵ
６    ＲＡＭ
７    ＲＯＭ
８    ＰＬＬ回路
９    バス
１０    シリアル入出力インターフェース
１１    パラレル入出力インターフェース
１２    汎用パラレル入出力インターフェース
１３    コントロールレジスタ
１４、１５    ＦＩＦＯ
１６    フレーム制御部
１７    ＳＩＲ変復調回路
２０    アナログフロントエンド
３０    送信側のＣＲＣブロック
３１    送信側の透過制御ブロック
３２    送信側のフラグブロック
３３    受信側のＣＲＣブロック
３４    受信側の透過制御ブロック
３５    受信側のフラグブロック
【図１】
0003815841.tif 000003
【図２】
0003815841.tif 000004
【図３】
0003815841.tif 000005
【図４】
0003815841.tif 000006
【図５】
0003815841.tif 000007
【図６】
0003815841.tif 000008
【図７】
0003815841.tif 000009
【図８】
0003815841.tif 000010
【図９】
0003815841.tif 000011