(57)【特許請求の範囲】
【請求項１】
交流波形が現れる一対の入力端と、複数の第１の整流素子からなる第１の整流素子群と、複数の第２の整流素子からなる第２の整流素子群と、前記一対の入力端の一方と前記第１の整流素子群とを共通に接続する第１の配線パターンと、前記一対の入力端の他方と前記第２の整流素子群とを共通に接続する第２の配線パターンとを備えた整流回路であって、前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子が２箇所以上で、互いに隣り合うように、前記第１の整流素子群と前記第２の整流素子群が配置され、前記第１の配線パターンが多層基板に形成された複数の第１の単位配線パターンからなり、前記第２の配線パターンが前記多層基板に形成された複数の第２の単位配線パターンからなることを特徴とする整流回路。
【請求項２】
前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子が、前記第１の整流素子同士が隣り合う箇所の数と、前記第２の整流素子同士が隣り合う箇所の数の和よりも多くの箇所で、互いに隣り合うように、前記第１の整流素子群と前記第２の整流素子群が配置されていることを特徴とする請求項１に記載の整流回路。
【請求項３】
前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子とが交互に配置されていることを特徴とする請求項２に記載の整流回路。
【請求項４】
前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子とが実質的に一直線に配置されていることを特徴とする請求項１乃至３のいずれか１項に記載の整流回路。
【請求項５】
前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子とが円弧状に配置されていることを特徴とする請求項１乃至３のいずれか１項に記載の整流回路。
【請求項６】
さらに、前記交流波形を整流した波形が現れる一対の出力端と、前記一対の出力端の一方と前記第１の整流素子群を構成する前記複数の第１の整流素子および前記第２の整流素子群を構成する前記複数の第２の整流素子とを共通に接続する第３の配線パターンとを備えたことを特徴とする請求項１乃至５のいずれか１項に記載の整流回路。
【請求項７】
前記複数の第１の単位配線パターン及び前記複数の第２の単位配線パターンが、前記多層基板に交互に形成されていることを特徴とする請求項１乃至６のいずれか１項に記載の整流回路。
【請求項８】
直流である入力電圧を交流電圧に変換するスイッチング回路と、かかる交流電圧を整流する整流回路と、整流回路からの出力を平滑する平滑回路とを備え、前記整流回路が、前記交流電圧が供給される一対の入力端と、複数の第１の整流素子からなる第１の整流素子群と、複数の第２の整流素子からなる第２の整流素子群と、前記一対の入力端の一方と前記第１の整流素子群とを共通に接続する第１の配線パターンと、前記一対の入力端の他方と前記第２の整流素子群とを共通に接続する第２の配線パターンとを備え、前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子が２箇所以上で、互いに隣り合うように、前記第１の整流素子群と前記第２の整流素子群が配置され、前記第１の配線パターンが多層基板に形成された複数の第１の単位配線パターンからなり、前記第２の配線パターンが前記多層基板に形成された複数の第２の単位配線パターンからなることを特徴とするスイッチング電源装置。
【請求項９】
前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子が、前記第１の整流素子同士が隣り合う箇所の数と、前記第２の整流素子同士が隣り合う箇所の数の和よりも多くの箇所で、互いに隣り合うように、前記第１の整流素子群と前記第２の整流素子群が配置されていることを特徴とする請求項８に記載のスイッチング電源装置。
【請求項１０】
前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子とが交互に配置されていることを特徴とする請求項９に記載のスイッチング電源装置。
【請求項１１】
前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子とが実質的に一直線に配置されていることを特徴とする請求項８乃至１０のいずれか１項に記載のスイッチング電源装置。
【請求項１２】
前記整流回路が、さらに、前記平滑回路に接続された一対の出力端と、前記一対の出力端の一方と前記第１の整流素子群を構成する前記複数の第１の整流素子および前記第２の整流素子群を構成する前記複数の第２の整流素子とを共通に接続する第３の配線パターンとを備えたことを特徴とする請求項８乃至１１のいずれか１項に記載のスイッチング電源装置。
【請求項１３】
さらに、一対の２次側端子及びセンタータップを有するトランスを備え、前記整流回路の前記一対の入力端が前記トランスの前記一対の２次側端子にそれぞれ接続され、前記整流回路の前記一対の出力端の他方が前記トランスのセンタータップに接続されていることを特徴とする請求項１２に記載のスイッチング電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は整流回路に関し、特に、交流抵抗Ｒａｃが低減された配線パターンを有する整流回路に関する。また、本発明はスイッチング電源装置に関し、交流抵抗Ｒａｃが低減された配線パターンを有する整流回路を備えたスイッチング電源装置に関する。
【０００２】
【従来の技術】
一般に、スイッチング電源装置は、直流である入力電圧を交流電圧に変換するスイッチング回路と、かかる交流電圧を整流する整流回路と、整流回路からの出力を平滑して直流である出力電圧を生成する平滑回路とを備えており、これによって入力電圧とは異なる電圧をもった出力電圧を生成することができる。このようなスイッチング電源装置の整流回路は、一対の入力端、一対の出力端及び複数の整流素子を備えており、整流すべき交流電圧がこれら一対の入力端間に印加されて、整流された電圧波形がこれら一対の出力端間に現れる。
【０００３】
図１１は、整流回路の従来の回路配置を概略的に示す上面図である。
【０００４】
図１１に示されるように、かかる整流回路は、３つの第１の整流素子１−１、１−２及び１−３と、３つの第２の整流素子２−１、２−２及び２−３を備えており、この順に並んで一直線上に配置されている。これら第１の整流素子１−１、１−２及び１−３は、トランス３の一方の２次側端子４とグランド端子７との間に並列に接続され、第２の整流素子２−１、２−２及び２−３は、トランス３の他方の２次側端子５とグランド端子７との間に並列に接続されている。かかる構成により、トランス３の一方及び他方の２次側端子４、５が整流回路の一対の入力端となり、トランス３のセンタータップ６及びグランド端子７が整流回路の一対の出力端となる。ここで、第１の整流素子１−１、１−２及び１−３を並列に接続するとともに、第２の整流素子２−１、２−２及び２−３を並列に接続しているのは、整流回路の電流駆動能力を高めるために他ならない。
【０００５】
また、第１の整流素子１−１、１−２及び１−３とトランス３の一方の２次側端子４との接続には、配線パターン１０が用いられており、第２の整流素子２−１、２−２及び２−３とトランス３の他方の２次側端子５との接続には配線パターン１１が用いられている。さらに、各整流素子とグランド端子７との接続には配線パターン１２が用いられている。これら配線パターン１０〜１２は、いずれもプリント基板の表面に形成されている。
【０００６】
ここで、各整流素子とこれに接続される端子（トランス３の一方及び他方の２次側端子４、５及びグランド端子７）との間の直流抵抗Ｒｄｃは、Ｒ０×Ｌ／Ｓ（Ｒ０：配線パターン１０〜１２の抵抗率、Ｌ：配線パターン１０〜１２の長さ、Ｓ：配線パターン１０〜１２の断面積）で表すことができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、整流回路の従来の回路配置においては、整流回路に流れる電流の周波数が高くなれば高くなるほど、各整流素子とこれに接続される端子との間の交流抵抗Ｒａｃが高くなるという問題があった。例えば、図１１に示した配置において、整流すべき交流電圧の周波数が約２００ｋＨｚである場合には、交流抵抗Ｒａｃは直流抵抗Ｒｄｃの３倍から４倍という高い値となってしまう。これにより、特に高周波領域において整流回路にて大きな損失が発生するという問題が生じていた。
【０００８】
したがって、本発明の目的は、交流抵抗Ｒａｃが低減された配線パターンを有する整流回路を提供することである。
【０００９】
また、本発明の他の目的は、整流素子の配置が最適化された整流回路を提供することである。
【００１０】
また、本発明のさらに他の目的は、交流抵抗Ｒａｃが低減された配線パターンを有する整流回路を備えたスイッチング電源装置を提供することである。
【００１１】
また、本発明のさらに他の目的は、整流素子の配置が最適化された整流回路を備えるスイッチング電源装置を提供することである。
【００１２】
【課題を解決するための手段】
本発明のかかる目的は、交流波形が現れる一対の入力端と、複数の第１の整流素子からなる第１の整流素子群と、複数の第２の整流素子からなる第２の整流素子群と、前記一対の入力端の一方と前記第１の整流素子群とを共通に接続する第１の配線パターンと、前記一対の入力端の他方と前記第２の整流素子群とを共通に接続する第２の配線パターンとを備えた整流回路であって、前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子が２箇所以上で、互いに隣り合うように、前記第１の整流素子群と前記第２の整流素子群が配置され、前記第１の配線パターンが多層基板に形成された複数の第１の単位配線パターンからなり、前記第２の配線パターンが前記多層基板に形成された複数の第２の単位配線パターンからなることを特徴とする整流回路によって達成される。
【００１３】
本発明によれば、第１の整流素子群を構成する複数の第１の整流素子と、第２の整流素子群を構成する複数の第２の整流素子が２箇所以上で、互いに隣り合うように、前記第１の整流素子群と前記第２の整流素子群が配置されているから、入力端の一方と第１の整流素子群を構成する複数の第１の整流素子との間の電流経路と、入力端の他方と第２の整流素子群を構成する複数の第２の整流素子との間の電流経路とを互いに近接させることができ、したがって、第１の配線パターン及び第２の配線パターンの交流抵抗Ｒａｃを効果的に低減することができる。
【００１４】
本発明の好ましい実施態様においては、前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子が、前記第１の整流素子同士が隣り合う箇所の数と、前記第２の整流素子同士が隣り合う箇所の数の和よりも多くの箇所で、互いに隣り合うように、前記第１の整流素子群と前記第２の整流素子群が配置されている。
【００１５】
本発明の好ましい実施態様によれば、第１の配線パターン及び第２の配線パターンの交流抵抗Ｒａｃをより効果的に低減することができる。
【００１６】
本発明のさらに好ましい実施態様においては、前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子とが交互に配置されている。
【００１７】
本発明の好ましい実施態様によれば、第１の配線パターン及び第２の配線パターンの交流抵抗Ｒａｃをよりいっそう効果的に低減することができる。
【００１８】
本発明のさらに好ましい実施態様においては、前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子とが実質的に一直線に配置されている。
【００１９】
本発明の別の好ましい実施態様においては、前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子とが円弧状に配置されている。
【００２０】
本発明のさらに好ましい実施態様によれば、第１の配線パターン及び第２の配線パターンの直流抵抗Ｒｄｃ自体を低減させることができることから、その交流抵抗Ｒａｃをさらに低減させることが可能となる。
【００２１】
本発明のさらに好ましい実施態様においては、整流回路は、さらに、前記交流波形を整流した波形が現れる一対の出力端と、前記一対の出力端の一方と前記第１の整流素子群を構成する前記複数の第１の整流素子および前記第２の整流素子群を構成する前記複数の第２の整流素子とを共通に接続する第３の配線パターンとを備えている。
【００２２】
本発明のさらに好ましい実施態様によれば、出力端の一方と第１の整流素子群を構成する複数の第１の整流素子との間の電流経路と、出力端の一方と第２の整流素子群を構成する複数の第２の整流素子との間の電流経路とを互いに近接させることができることから、第３の配線パターンの交流抵抗Ｒａｃを効果的に低減することができる。
【００２４】
本発明のさらに好ましい実施態様においては、前記複数の第１の単位配線パターン及び前記複数の第２の単位配線パターンが、前記多層基板に交互に形成されている。
【００２５】
本発明のさらに好ましい実施態様によれば、入力端の一方と第１の整流素子群を構成する複数の第１の整流素子との間の電流経路と、入力端の他方と第２の整流素子群を構成する複数の第２の整流素子との間の電流経路とが立体的に近接することから、第１の配線パターン及び第２の配線パターンの交流抵抗Ｒａｃをさらに効果的に低減することができる。
【００２６】
本発明の前記目的はまた、直流である入力電圧を交流電圧に変換するスイッチング回路と、かかる交流電圧を整流する整流回路と、整流回路からの出力を平滑する平滑回路とを備え、前記整流回路が、前記交流電圧が供給される一対の入力端と、複数の第１の整流素子からなる第１の整流素子群と、複数の第２の整流素子からなる第２の整流素子群と、前記一対の入力端の一方と前記第１の整流素子群とを共通に接続する第１の配線パターンと、前記一対の入力端の他方と前記第２の整流素子群とを共通に接続する第２の配線パターンとを備え、前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子が２箇所以上で、互いに隣り合うように、前記第１の整流素子群と前記第２の整流素子群が配置され、前記第１の配線パターンが多層基板に形成された複数の第１の単位配線パターンからなり、前記第２の配線パターンが前記多層基板に形成された複数の第２の単位配線パターンからなることを特徴とするスイッチング電源装置によって達成される。
【００２７】
本発明によれば、入力端の一方と第１の整流素子群を構成する複数の第１の整流素子との間の電流経路と、入力端の他方と第２の整流素子群を構成する複数の第２の整流素子との間の電流経路とを互いに近接させることができるから、第１の配線パターン及び第２の配線パターンの交流抵抗Ｒａｃを効果的に低減することができる。したがって、出力電流が大電流である場合や、スイッチング周波数の高い場合であっても、整流回路にて発生する損失を効果的に抑制することが可能となる。
【００２８】
本発明の好ましい実施態様においては、前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子が、前記第１の整流素子同士が隣り合う箇所の数と、前記第２の整流素子同士が隣り合う箇所の数の和よりも多くの箇所で、互いに隣り合うように、前記第１の整流素子群と前記第２の整流素子群が配置されている。
【００２９】
本発明のさらに好ましい実施態様においては、前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子とが交互に配置されている。
本発明のさらに好ましい実施態様においては、前記第１の整流素子群を構成する前記複数の第１の整流素子と、前記第２の整流素子群を構成する前記複数の第２の整流素子とが実質的に一直線に配置されている。
【００３０】
本発明のさらに好ましい実施態様においては、前記整流回路が、さらに、前記平滑回路に接続された一対の出力端と、前記一対の出力端の一方と前記第１の整流素子群を構成する前記複数の第１の整流素子および前記第２の整流素子群を構成する前記複数の第２の整流素子とを共通に接続する第３の配線パターンとを備えている。
【００３１】
本発明のさらに好ましい実施態様においては、スイッチング電源装置が、さらに、一対の２次側端子及びセンタータップを有するトランスを備え、前記整流回路の前記一対の入力端が前記トランスの前記一対の２次側端子にそれぞれ接続され、前記整流回路の前記一対の出力端の他方が前記トランスのセンタータップに接続されている。
【００３２】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の好ましい実施態様について詳細に説明する。
【００３３】
図１は、本発明の好ましい実施態様にかかるスイッチング電源装置の回路図である。
【００３４】
図１に示されるように、本実施態様にかかるスイッチング電源装置は、トランス２０と、トランス２０の１次側に設けられたハーフブリッジ型のスイッチング回路３０と、トランス２０の２次側に設けられた整流回路４０と、整流回路４０の後段に設けられた平滑回路５０と、スイッチング回路３０の動作を制御する制御回路６０とを備えている。
【００３５】
トランス２０は、１次巻線２１と２次巻線２２及び２３を有するセンタータップ型のトランスである。後述するように、トランス２０には、２次巻線２２の一端が引き出された第１の端子２４と、２次巻線２３の一端が引き出された第２の端子２５と、センタータップ（２次巻線２２の他端と２次巻線２３の他端との接続点）２６とを備えている。
【００３６】
スイッチング回路３０は、直流である入力電圧Ｖｉｎが供給される一対の入力端子３１及び３２間に接続された第１の入力コンデンサ３３と、入力端子３１及び３２間に直列に接続された第２の入力コンデンサ３４及び第３の入力コンデンサ３５と、入力端子３１及び３２間に直列に接続された第１のメインスイッチ３６及び第２のメインスイッチ３７とを備えている。第２及び第３の入力コンデンサの接続点と、第１及び第２のメインスイッチの接続点との間には、トランス２１の１次巻線２１が巻回されている。尚、トランス２０の１次巻線２１と第２及び第３の入力コンデンサの接続点との間には、リーケージインダクタンス３８が存在している。
【００３７】
整流回路４０は、第１の整流素子群４１及び第２の整流素子群４２を備えている。以下に詳述するように、第１及び第２の整流素子群４１、４２は、いずれも複数の整流ダイオードが並列接続されてなる。第１の整流整流素子群４１のカソード側はトランス２０の２次巻線２１の一端である第１の端子２４に接続され、第２の整流整流素子群４２のカソード側はトランス２０の２次巻線２２の一端である第２の端子２５に接続され、第１及び第２の整流整流素子群４１、４２のアノード側は共通接続されている。かかる構成により、第１の整流整流素子群４１のカソード側及び第２の整流整流素子群４２のカソード側が、整流回路４０の一対の入力端となり、トランス２０のセンタータップ２６及び共通アノード接続点が整流回路４０の一対の出力端となる。図１に示されるように、かかる共通アノード接続点はグランドに接続されている。
【００３８】
平滑回路５０は、平滑用インダクタ５３及び平滑用コンデンサ５４とを備えている。平滑用インダクタ５３は、一方の出力端子５１と整流回路４０の一方の出力端であるセンタータップとの間に接続され、平滑用コンデンサは、一対の出力端子５１及び５２の間に接続されている。また、図１に示されるように、他方の出力端子５２はグランドに接続されている。尚、一対の出力端子５１及び５２間には、駆動すべき負荷が接続される。
【００３９】
制御回路６０は、一対の出力端子５１及び５２間に現れる出力電圧Ｖｏｕｔを監視し、これがあらかじめ定められた所定の電圧値を示すように、スイッチング回路３０に含まれる第１及び第２のメインスイッチ３６、３７のデューティを制御する。
【００４０】
図２は、整流回路４０の回路配置を概略的に示す上面図である。
【００４１】
図２に示されるように、整流回路４０は、３つの第１の整流素子４１−１、４１−２及び４１−３と、３つの第２の整流素子４２−１、４２−２及び４２−３を備えており、これら第１の整流素子４１−１、４１−２及び４１−３は上述した第１の整流素子群４１を構成し、第２の整流素子４２−１、４２−２及び４２−３は上述した第２の整流素子群４２を構成している。また、これら整流素子は、図２に示されるように、第１の整流素子４１−１、第２の整流素子４２−１、第１の整流素子４１−２、第２の整流素子４２−２、第１の整流素子４１−３、第２の整流素子４２−３の順に一直線に並んで配置されている。このように一直線に並んで配置された各整流素子の一方の側には、トランス２０が配置されており、他方の側にはグランド端子４５が配置されている。
【００４２】
これら第１の整流素子４１−１、４１−２及び４１−３のカソード（Ｃ）は、トランス２０の第１の端子２４に接続され、第２の整流素子４２−１、４２−２及び４２−３のカソード（Ｃ）は、トランス２０の第２の端子２５に接続される。本実施態様においては、第１の整流素子４１−１、４１−２及び４１−３のカソードとトランス２０の第１の端子２４との接続が配線パターン７１によって行われ、第２の整流素子４２−１、４２−２及び４２−３のカソードとトランス２０の第２の端子２５との接続が配線パターン７２によって行われる。また、各整流素子のアノード（Ａ）は、配線パターン７３によってグランド端子４５に共通に接続されている。
【００４３】
図３は、図２のＸ−Ｘ線に沿った略断面図である。
【００４４】
図３に示されるように、本実施態様にかかる整流回路４０が形成されるプリント基板８０は、６層の基板８１〜８６からなる多層基板であり、配線パターン７１を構成する単位配線パターン７１−１、７１−２及び７１−３と、配線パターン７２を構成する単位配線パターン７２−１、７２−２及び７２−３とが交互に形成されている。
【００４５】
より詳細には、最上層（整流素子の搭載面）である基板８１の表面には単位配線パターン７１−１が形成され、その下層に位置する基板８２の表面には単位配線パターン７２−１が形成され、さらにその下層に位置する基板８３の表面には単位配線パターン７１−２が形成され、さらにその下層に位置する基板８４の表面には単位配線パターン７２−２が形成され、さらにその下層に位置する基板８５の表面には単位配線パターン７１−３が形成され、さらにその下層（最下層）に位置する基板８６の表面には単位配線パターン７２−３が形成されている。さらに、図２に示されるように、最上層である基板８１の表面には、単位配線パターン７２−４及び７２−５が形成されており、これら単位配線パターン７２−４及び７２−５は、配線パターン７２に属している。
【００４６】
図４は、単位配線パターン７１−１、７１−２及び７１−３の略平面図である。
【００４７】
図４に示されるように、単位配線パターン７１−１、７１−２及び７１−３は実質的に同じ平面形状を有しており、いずれも、第１の整流素子４１−１、４１−２及び４１−３が載置されている部分に向かって突出した突出部とトランス２０の第１の端子２４に向かって突出した突出部を有している。
【００４８】
図５は、単位配線パターン７２−１、７２−２及び７２−３の略平面図である。
【００４９】
図５に示されるように、単位配線パターン７２−１、７２−２及び７２−３は実質的に同じ平面形状を有しており、いずれも、第２の整流素子４２−１、４２−２及び４２−３が載置されている部分に向かって突出した突出部とトランス２０の第２の端子２５に向かって突出した突出部を有している。
【００５０】
図６は、図２のＹ−Ｙ線に沿った略断面図である。
【００５１】
図６に示されるように、単位配線パターン７１−１、７１−２及び７１−３の第１の整流素子４１−１、４１−２及び４１−３側への突出部は、基板８１〜８４に形成されたスルーホール配線７４によって相互に接続され、同様に、単位配線パターン７２−１、７２−２及び７２−３の第２の整流素子４２−１、４２−２及び４２−３側への突出部は、基板８２〜８５に形成されたスルーホール配線７５によって相互に接続されている。さらに、単位配線パターン７２−１の第１の整流素子４２−１、４２−２及び４２−３側への突出部は、基板８１に形成されたスルーホール配線７６によって、単位配線パターン７２−４と接続されている。また、単位配線パターン７１−１の第１の整流素子４１−１、４１−２及び４１−３側への各突出部は、半田（図示せず）によって、それぞれ第１の整流素子４１−１、４１−２及び４１−３のカソード（Ｃ）に接続されており、各単位配線パターン７２−４は、半田（図示せず）によって、それぞれ第２の整流素子４２−１、４２−２及び４２−３のカソード（Ｃ）に接続されている。
【００５２】
図７は、図２のＺ−Ｚ線に沿った略断面図である。
【００５３】
図７に示されるように、単位配線パターン７１−１、７１−２及び７１−３のトランス２０側への突出部は、基板８１〜８４に形成されたスルーホール配線７７によって相互に接続され、同様に、単位配線パターン７２−１、７２−２及び７２−３のトランス２０側への突出部は、基板８２〜８５に形成されたスルーホール配線７８によって相互に接続されている。さらに、単位配線パターン７２−１のトランス２０側への突出部は、基板８１に形成されたスルーホール配線７９によって、単位配線パターン７２−５と接続されている。また、単位配線パターン７１−１のトランス２０側への突出部は、半田（図示せず）によってトランス２０の第１の端子２４に接続されており、単位配線パターン７２−５は、半田（図示せず）によってトランス２０の第２の端子２５に接続されている。
【００５４】
このような構造を有する整流回路４０においては、第１の整流素子４１−１、４１−２及び４１−３のカソード（Ｃ）とトランス２０の第１の端子２４との間に流れる電流の位相と、第２の整流素子４２−１、４２−２及び４２−３のカソード（Ｃ）とトランス２０の第２の端子２５との間に流れる電流の位相とは、互いに正反対となる。同様に、第１の整流素子４１−１、４１−２及び４１−３のアノード（Ａ）とグランド端子４５との間に流れる電流の位相と、第２の整流素子４２−１、４２−２及び４２−３のアノード（Ａ）とグランド端子４５との間に流れる電流の位相とは、互いに正反対となる。
【００５５】
図８は、整流回路４０における電流の流れを模式的に示す平面図である。
【００５６】
図８においては、第１の整流素子４１−１、４１−２及び４１−３のカソード（Ｃ）とトランス２０の第１の端子２４との間を流れる電流の主な経路が電流経路９１で示され、第２の整流素子４２−１、４２−２及び４２−３のカソード（Ｃ）とトランス２０の第２の端子２５との間を流れる電流の主な経路が電流経路９２で示されている。さらに、第１の整流素子４１−１、４１−２及び４１−３のアノード（Ａ）とグランド端子４５との間を流れる電流の主な経路が電流経路９３で示され、第２の整流素子４２−１、４２−２及び４２−３のアノード（Ａ）とグランド端子４５との間を流れる電流の主な経路が電流経路９４で示されている。
【００５７】
図８から明らかなように、本実施態様にかかる整流回路４０においては、電流経路９１と電流経路９２とが互いに近接しており、且つ、電流経路９３と電流経路９４とが互いに近接していることが分かる。このため、電流経路９１を流れる高周波電流の損失は、電流経路９２を流れる高周波電流によって効果的にキャンセルされ、電流経路９２を流れる高周波電流の損失は、電流経路９１を流れる高周波電流によって効果的にキャンセルされる。これは、電流経路９３及び電流経路９４を流れる高周波電流についてもあてはまる。このような理由から、本実施態様にかかる整流回路４０においては、配線パターン７１〜７３において発生する交流抵抗Ｒａｃが効果的に低減される。
【００５８】
図９は、整流回路４０に流れる交流電流の周波数と、パターン７１〜７３において発生する交流抵抗Ｒａｃと直流抵抗Ｒｄｃの比との関係を示すグラフである。図９においては、交流抵抗Ｒａｃと直流抵抗Ｒｄｃの比が縦軸に表され、周波数の平方根（０．５乗）が横軸に表されている。また、図９には、比較のため、図１１に示した従来の整流回路におけるこれらの比の関係についても示されている。
【００５９】
図９に示されるように、本実施態様にかかる４０においては、周波数の上昇に対するＲａｃ／Ｒｄｃ比の上昇が少ないことが分かる。このことは、周波数が高くなっても、交流抵抗Ｒａｃの上昇が少ないことを意味している。一方、従来の整流回路においては、交流抵抗Ｒａｃと直流抵抗Ｒｄｃの比が周波数の平方根に実質的に比例して増大していることが分かる。このことは、周波数が高くなるにつれて、交流抵抗Ｒａｃが増大していることを意味する。
【００６０】
このように、本実施態様によれば、整流回路４０を構成する第１の整流素子４１−１、４１−２及び４１−３と第２の整流素子４２−１、４２−２及び４２−３とが交互に配置されて、これにより、電流経路９１と電流経路９２とが互いに近接し、さらに、電流経路９３と電流経路９４とが互いに近接していることから、配線パターン７１〜７３の交流抵抗Ｒａｃを大幅に低減することができる。このため、本実施態様にかかる整流回路４０は、大電流を取り扱うスイッチング電源装置用の整流回路として特に好適である。また、本実施態様においては、整流回路４０に流れる電流の周波数が高くなっても交流抵抗Ｒａｃがほとんど変化しないことから、スイッチング周波数の高いスイッチング電源装置用の整流回路としても特に好適である。
【００６１】
次に、本発明の好ましい他の実施態様について説明する。
【００６２】
図１０は、本発明の好ましい他の実施態様にかかる整流回路４０’の回路配置を概略的に示す上面図である。
【００６３】
図１０に示されるように、本実施態様にかかる整流回路４０’は、上記実施態様にかかる整流回路４０と同様、第１の整流素子群４１を構成する３つの第１の整流素子４１−１、４１−２及び４１−３と、第２の整流素子群４２を構成する３つの第２の整流素子４２−１、４２−２及び４２−３を備えているが、これら各整流素子の配置が上記実施態様とは異なり、円弧状に配置されている。
【００６４】
このような配置によれば、電流経路９１〜９４の直線距離をより短くすることができるので、配線パターン７１〜７３の直流抵抗Ｒｄｃ自体を低減させることが可能となる。配線パターン７１〜７３の直流抵抗Ｒｄｃが低減すれば、配線パターン７１〜７３の交流抵抗Ｒａｃも低減することから、上記実施態様にかかる整流回路４０よりもさらに交流抵抗Ｒａｃを低減させることが可能となる。
【００６５】
本発明は、以上の実施態様に限定されることなく、特許請求の範囲に記載された発明の範囲内で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。
【００６６】
例えば、上記各実施態様においては、整流回路４０、４０’がそれぞれ３つの整流素子からなる第１及び第２の整流素子群４１、４２によって構成されているが、第１の整流素子群４１及び第２の整流素子群４２を構成する整流素子の数がこれ以外の数である場合においても、第１の整流素子群４１を構成する整流素子と第２の整流素子群４２を構成する整流素子とを交互に配置すればよい。
【００６７】
また、上記各実施態様においては、第１の整流素子群４１を構成する整流素子と、第２の整流素子群４２を構成する整流素子とを交互に配置しているが、これらを完全に交互に配置することは必須でなく、隣り合う２つの整流素子の境界のうち、同じ整流素子群に属する２つの整流素子の境界を第１の境界と定義し、互いに異なる整流素子群に属する２つの整流素子の境界を第２の境界と定義した場合に、第２の境界が２つ以上存在すればどのような配置であっても構わない。但し、本発明の効果は、全ての境界の数に占める第２の境界の割合が多いほど顕著となり、全ての境界が第２の境界である場合に最も顕著となる。したがって、本発明においては、全ての境界の半数以上が第２の境界となるようにこれら整流素子を配置することが好ましい。
【００６８】
さらに、第１及び第２の整流素子群４１、４２を構成する整流素子としてはダイオードに限定されず、ＦＥＴやバイポーラトランジスタであっても構わない。
【００６９】
【発明の効果】
以上説明したように、本発明によれば、交流抵抗Ｒａｃが低減された配線パターンを有する整流回路及びこのような整流回路を備えたスイッチング電源装置を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の好ましい実施態様にかかるスイッチング電源装置の回路図である。
【図２】本発明の好ましい実施態様にかかる整流回路４０の回路配置を概略的に示す上面図である。
【図３】図２のＡ−Ａ線に沿った略断面図である。
【図４】単位配線パターン７１−１、７１−２及び７１−３の略平面図である。
【図５】単位配線パターン７２−１、７２−２及び７２−３の略平面図である。
【図６】図２のＢ−Ｂ線に沿った略断面図である。
【図７】図２のＣ−Ｃ線に沿った略断面図である。
【図８】整流回路４０における電流の流れを模式的に示す平面図である。
【図９】交流電流の周波数と、パターン７１〜７３において発生する交流抵抗Ｒａｃと直流抵抗Ｒｄｃの比との関係を示すグラフである。
【図１０】本発明の好ましい他の実施態様にかかる整流回路４０’の回路配置を概略的に示す上面図である。
【図１１】整流回路の従来の回路配置を概略的に示す上面図である。
【符号の説明】
１−１〜１−３  第１の整流素子
２−１〜２−３  第２の整流素子
３  トランス
４  一方の２次側端子
５  他方の２次側端子
６  センタータップ
７  グランド端子
１０〜１２  配線パターン
２０  トランス
２１  １次巻線
２２，２３  ２次巻線
２４  第１の端子
２５  第２の端子
２６  センタータップ
３０  スイッチング回路
３１，３２  入力端子
３３  第１の入力コンデンサ
３４  第２の入力コンデンサ
３５  第３の入力コンデンサ
３６  第１のメインスイッチ
３７  第２のメインスイッチ
３８  リーケージインダクタンス
４０  整流回路
４１  第１の整流素子群
４１−１〜４１−３  第１の整流素子
４２  第２の整流素子群
４２−１〜４２−３  第２の整流素子
４５  グランド端子
５０  平滑回路
５１，５２  出力端子
５３  平滑用インダクタ
５４  平滑用コンデンサ
６０  制御回路
７１〜７３  配線パターン
７１−１〜７１−３，７２−１〜７２−５  単位配線パターン
７４〜７９  スルーホール配線
８０  多層プリント基板
８１〜８６  基板
９１〜９４  電流経路
【図１】
0003862980.tif 000002
【図２】
0003862980.tif 000003
【図３】
0003862980.tif 000004
【図４】
0003862980.tif 000005
【図５】
0003862980.tif 000006
【図６】
0003862980.tif 000007
【図７】
0003862980.tif 000008
【図８】
0003862980.tif 000009
【図９】
0003862980.tif 000010
【図１０】
0003862980.tif 000011
【図１１】
0003862980.tif 000012