(57)【特許請求の範囲】
【請求項１】
（ａ）半導体基板上に、ゲート絶縁膜、フローティングゲート材料膜、ダミー絶縁膜及びダミーゲート材料膜を形成し、
（ｂ）前記ダミーゲート材料膜、ダミー絶縁膜、フローティングゲート材料膜及び前記ゲート絶縁膜を加工してダミーゲート及びフローティングゲートを形成し、
（ｃ）得られた半導体基板上に、ダミーゲート及びフローティングゲートを埋め込み、かつダミーゲートの上面と面一の上面を有する埋め込み絶縁膜を形成し、
（ｄ）前記ダミーゲートを除去し、
（ｅ）前記ダミー絶縁膜上であって、ダミーゲートが除去された埋め込み絶縁膜の側壁にサイドウォールスペーサを形成し、
（ｆ）前記ダミー絶縁膜を除去し、
（ｇ）得られた半導体基板上全面に、誘電体膜及びコントロールゲート材料膜を形成し、所望の形状に加工することによりコントロールゲートを形成することからなる不揮発性記憶装置の製造方法。
【請求項２】
前記工程（ｂ）と前記工程（ｃ）との間に、ソース／ドレイン領域を形成する請求項１に記載の方法。
【請求項３】
前記誘電体膜が、高誘電体膜、高誘電体膜／酸化膜又は酸化膜／高誘電体膜／酸化膜である請求項１または２に記載の方法。
【請求項４】
前記高誘電体膜が、Ａｌ2Ｏ3、ＴｉＯ2、Ｙ2Ｏ3、Ｔａ2Ｏ5、ＨｆＯ2、ＺｒＯ2又はＬａ2Ｏ5である請求項３に記載の方法。
【請求項５】
半導体基板表面に形成されたチャネル領域、ソース／ドレイン領域と、前記チャネル領域上に形成されたフローティングゲートと、
該フローティングゲート上に形成されたメタルコントロールゲートと、
前記フローティングゲート上に開口した領域を有し、前記ソース／ドレイン領域上に形成された埋め込み絶縁膜と、
該開口した領域の内壁と前記メタルコントロールゲートとの間に形成された絶縁膜からなるサイドウォールスペーサーと、
前記フローティングゲート上であって、前記メタルコントロールゲートの底面と該サイドウォールスペーサーの側面とを被覆する誘電体膜とから構成される不揮発性記憶装置。
【請求項６】
前記誘電体膜が、高誘電体膜、高誘電体膜／酸化膜又は酸化膜／高誘電体膜／酸化膜である請求項５に記載の不揮発性記憶装置。
【請求項７】
前記高誘電体膜が、Ａｌ2Ｏ3、ＴｉＯ2、Ｙ2Ｏ3、Ｔａ2Ｏ5、ＨｆＯ2、ＺｒＯ2又はＬａ2Ｏ5である請求項６に記載の不揮発性記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、不揮発性記憶装置及びその製造方法に関し、より詳細には高誘電体膜を用いたフラッシュメモリからなる不揮発性記憶装置及びその製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
不揮発性メモリは、スイッチオフした後も、データ保持することができるメモリである。そのうち、フラッシュメモリは、通常、シリコンやII−Ｖ族半導体（例えばＩｎＰとＧａＡｓ等）等からなる基板上に、フローティングゲートが形成され、その上にコントロールゲートが積層され、これらフローティングゲートとコントロールゲートとに対して自己整合的に、ｎ型チャネルデバイスの場合にはｎ型のソース／ドレイン領域が、ｐ型チャネルデバイスの場合にはｐ型のソース／ドレイン領域が形成されている。また、両者のゲート間絶縁膜として酸化膜又はオキシナイトライドが用いられている。
【０００３】
このようなデバイスにおいては、近年、特にコントロールゲートの低電圧駆動が求められるようになり、そのため、フローティングゲートとコントロールゲートとの間の絶縁膜、基板とフローティングゲートとの間のトンネル酸化膜によって形成される容量比率（カップリング・レシオ）を高めることが必要とされている。
【０００４】
これに対して、例えば、特開平１１−２６０９３８号公報には、フローティングゲートとコントロールゲートとの間の絶縁膜として高誘電体膜を用いることが記載されている。
【０００５】
しかし、高誘電体膜をコントロールゲートとフローティングゲートとの間の誘電体膜として使用した場合、半導体装置の製造プロセスにおける熱処理によって高誘電体膜に構造変化が生じ、膜質が変化し、高い誘電率を保持できなくなる。そのため、高誘電体膜を形成した後には、５００℃程度以下でしか熱処理を行うことができないという制約が生じる。また、このような温度以上での熱処理が必要な場合には、高誘電体膜の形成までに、そのプロセスを終えておかなければならない。
【０００６】
そこで、製造プロセスに起因するＭＯＳトランジスタにおけるゲート絶縁膜の劣化を防止するための置き換えゲート方式を用いたＭＯＳトランジスタの製造方法（例えば、特開平１１−７４５０８号）を、フラッシュメモリの製造プロセス、特に高誘電体膜及びコントロールゲートの形成に応用することが考えられる。
【０００７】
つまり、置き換えゲート方式を用いたＭＯＳトランジスタは、まず、図２（ａ）に示したように、半導体基板３０上に、ダミーゲート絶縁膜３１を介してポリシリコン膜によるダミーゲート電極３２を形成する。
【０００８】
次いで、ダミーゲート電極３２をマスクとして用いてイオン注入してＬＤＤ領域３３を形成し、その後、得られた基板３０上全面にＣＶＤ酸化膜を堆積し、エッチバックすることによりダミーゲート電極３２の側壁にサイドウォールスペーサ３４を形成する。ダミーゲート電極３２とサイドウォールスペーサ３４とをマスクとして用いてイオン注入し、ソース／ドレイン領域３５を形成する（図２（ｂ））。
【０００９】
続いて、得られた基板３０上全面にＣＶＤ酸化膜３６を堆積し、その表面をダミーゲート電極３２上面が露出するまでＣＭＰ法により研磨する（図２（ｃ））。次いで、ダミーゲート電極３２及びダミーゲート絶縁膜３１を除去する（図２（ｄ））。得られた基板３０上全面に、酸化膜３７、高誘電体膜３８及び金属膜３９を形成する（図２（ｅ））。ＣＶＤ酸化膜３６の表面が露出するまで、金属膜３９、高誘電体膜３８及び酸化膜３６をＣＭＰ法により研磨し、ゲート電極３９ａを形成する（図２（ｆ））。
【００１０】
その後、層間絶縁膜、コンタクトホール、電極配線等を形成して、ＭＯＳトランジスタを完成させる。
【００１１】
しかし、この方法を応用して、図３に示したように、半導体基板４０上にゲート絶縁膜４１、フローティングゲート４２、ダミー絶縁膜４３、ダミーコントロールゲート４４及びソース／ドレイン領域４５を形成した後、得られた基板４０上全面にＣＶＤ酸化膜４６を形成し、ダミーコントロールゲート４４の表面が露出するまでＣＶＤ酸化膜４６を平坦化し、ダミーコントロールゲート４４を１５０℃程度のリン酸溶液を用いて、ダミー絶縁膜４３を、フッ化水素を用いて除去する場合には、フローティングゲート４２のエッジ部Ａに接するＣＶＤ酸化膜４６までエッチングされて、溝が形成されることになる。これは、ダミー絶縁膜４３を完全に除去するために、ＣＶＤ酸化膜４６がオーバーエッチングすることに起因する。
【００１２】
このため、その後に形成する高誘電体膜の周辺で、リーク電流が増大し、膜の耐圧が低下することになり、半導体装置の信頼性が確保されなりという問題を生じる。
【００１３】
本発明は上記課題に鑑みなされたものであり、高誘電体膜を備えることにより低電圧動作が可能であるとともに、耐圧が向上させ、リーク電流を低下させて高い信頼性を得ることができる不揮発性記憶装置及びその製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明によれば、（ａ）半導体基板上に、ゲート絶縁膜、フローティングゲート材料膜、ダミー絶縁膜及びダミーゲート材料膜を形成し、
（ｂ）前記ダミーゲート材料膜、ダミー絶縁膜、フローティングゲート材料膜及び前記ゲート絶縁膜を加工することによりダミーゲート及びフローティングゲートを形成し、
（ｃ）得られた半導体基板上に、ダミーゲート及びフローティングゲートを埋め込み、かつダミーゲートの上面と面一の上面を有する埋め込み絶縁膜を形成し、
（ｄ）前記ダミーゲートを除去し、
（ｅ）前記ダミー絶縁膜上であって、ダミーゲートが除去された埋め込み絶縁膜の側壁にサイドウォールスペーサを形成し、
（ｆ）前記ダミー絶縁膜を除去し、
（ｇ）得られた半導体基板上全面に、誘電体膜及びコントロールゲート材料膜を形成し、所望の形状に加工することによりコントロールゲートを形成することからなる不揮発性記憶装置の製造方法が提供される。
【００１５】
また、本発明によれば、半導体基板表面に形成されたチャネル領域、ソース／ドレイン領域と、前記チャネル領域上に形成されたフローティングゲートと、該フローティングゲート上に形成されたメタルコントロールゲートと、前記フローティングゲート上に開口した領域を有し、前記ソース／ドレイン領域上に形成された埋め込み絶縁膜と、該開口した領域の内壁と前記メタルコントロールゲートとの間に形成された絶縁膜からなるサイドウォールスペーサーと、前記フローティングゲート上であって、前記メタルコントロールゲートの底面と該サイドウォールスペーサーの側面とを被覆する誘電体膜とから構成される不揮発性記憶装置が提供される。
【００１６】
【発明の実施の形態】
本発明の不揮発性記憶装置においては、まず、工程（ａ）で、半導体基板上に、ゲート絶縁膜、フローティングゲート材料膜、ダミー絶縁膜及びダミーゲート材料膜を形成する。
【００１７】
半導体基板としては、通常、半導体装置に使用されるものであれば特に限定されるものではなく、例えば、シリコン、ゲルマニウム等の元素半導体、ＧａＡｓ、ＩｎＧａＡｓ、ＺｎＳｅ等の化合物半導体が挙げられる。また、ＳＯＩ基板又は多層ＳＯＩ基板等の種々の基板を用いてもよい。さらに、エピタキシャル半導体層を表面に成長させたいわゆるエピタキシャル基板でもよい。なかでもシリコン基板が好ましい。この半導体基板上には、素子分離領域が形成されていることが好ましく、さらにトランジスタ、キャパシタ、抵抗等の素子、層間絶縁膜、これらによる回路、半導体装置等が組み合わせられて、シングル又はマルチレイヤー構造で形成されていてもよい。
【００１８】
ゲート絶縁膜は、通常トランジスタのゲート絶縁膜として機能し得る絶縁膜、例えば、シリコン酸化膜（ＣＶＤ−ＳｉＯ2膜、熱−ＳｉＯ2膜）又はシリコン窒化膜等の絶縁膜、Ｔａ2Ｏ5等の高誘電体膜又はこれらの積層膜等を用いることができる。膜厚は、特に限定されるものではなく、例えば、絶縁膜は５〜２０ｎｍ程度、高誘電体膜は５〜５０ｎｍ程度が挙げられる。ゲート絶縁膜は、熱酸化法、ＣＶＤ法、スパッタ法、蒸着法、陽極酸化法等又はこれらの組み合わせにより形成することができる。
【００１９】
フローティングゲート材料膜は、通常電極又は配線として機能し得る導電膜、例えば、不純物がドーピングされたポリシリコン、アモルファスシリコン等の半導体；アルミニウム、ニッケル、金、銀、銅等の金属又は合金；タンタル、タングステン等の高融点金属又は合金；高融点金属のシリサイド又はポリサイド等の単層膜又は積層膜等が挙げられる。これらは、蒸着法、スパッタ法、ＣＶＤ法、ＥＢ法等の種々の方法で形成することができる。フローティングゲート材料膜の膜厚は特に限定されるものではなく、例えば、５０〜５００ｎｍ程度が挙げられる。
【００２０】
なお、この工程においては、ゲート絶縁膜及びフローティングゲート材料膜を形成した後、ゲート絶縁膜及び／又はフローティングゲート材料膜を、所望の形状に予備的に加工しておき、その後、ダミー絶縁膜及びダミーゲート材料膜を形成することが好ましい。ここでの予備的な加工とは、フローティングゲート材料膜の、フローティングゲートとして機能しうる最終的な形状には至らない程度の加工を意味し、例えば、行方向又は列方向の一方向のみの加工が挙げられる。
【００２１】
ダミー絶縁膜及びダミーゲート材料膜は、後工程で誘電体膜及びコントロールゲートを形成する領域に予備的に形成する膜を意味し、それらの膜厚等は、得ようとするコントロールゲートの機能、このコントロールゲートから構成される不揮発性記憶装置の特性及び機能等により適宜調整することができる。例えば、ダミー絶縁膜の膜厚としては、１〜５０ｎｍ程度が挙げられ、ダミーゲート材料膜の膜厚としては、５〜５００ｎｍ程度が挙げられる。これらの膜は、誘電体膜及びコントロールゲートを形成する前に、除去される膜であるため、除去する条件等に応じてその材料を適宜選択することができる。例えば、ポリシリコン、アモルファスシリコン等の半導体；アルミニウム、ニッケル等の金属又は合金；タンタル、タングステン等の高融点金属；シリコン酸化膜（熱酸化膜、低温酸化膜：ＬＴＯ膜等、高温酸化膜：ＨＴＯ膜、ＴＥＯＳ分解によるプラズマ酸化膜）、シリコン窒化膜（プラズマ放電又は高温熱処理によるＬＰＣＶＤシリコン窒化膜）、ＳＯＧ膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜等の絶縁膜の単層膜又は積層膜等が挙げられる。なかでも、ダミー絶縁膜は、ダミーゲート材料膜を除去する際のエッチングストッパーとして機能する膜となる材料により形成することが好ましく、具体的には、ダミー絶縁膜は、シリコン酸化膜が好ましく、ダミーゲート材料膜は、シリコン窒化膜がより好ましい。これらの膜は、熱酸化法、ＣＶＤ法（低温、高温、プラズマ、低圧、常圧、高圧等）、スパッタ法、蒸着法、陽極酸化法等又はこれらの組み合わせにより形成することができる。
【００２２】
工程（ｂ）において、ダミーゲート材料膜、ダミー絶縁膜、フローティングゲート材料膜及びゲート絶縁膜を加工する。
【００２３】
これらの加工は、公知の方法、例えばフォトリソグラフィ及びエッチング工程により、所望の形状のマスクパターンを用いて、一括して行うことができる。なお、工程（ａ）において、ゲート絶縁膜及び／又はフローティングゲート材料膜を予備的に加工した場合には、この工程での加工により、フローティングゲートとして機能しうる最終的な形状に加工することができる。また、この加工により、ダミーゲート材料膜を、コントロールゲートの形状を決定するダミーゲートに加工することができる。
【００２４】
工程（ｂ）の後、工程（ｃ）の前には、ダミーゲートをマスクとして用いてイオン注入を行い、ソース／ドレイン領域を形成することが好ましい。この際のイオン種、イオン注入の条件等は、得ようとする不揮発性記憶装置の特性等により適宜設定することができる。また、ダミーゲートをマスクとしてイオン注入をした後、フローティングゲート材料膜及びダミーゲートの側壁にサイドウォールスペーサを形成し、これらをマスクとして用いてイオン注入することにより、ＬＤＤ構造又はＤＤＤ構造のソース／ドレイン領域を形成してもよい。さらに、イオン注入の後には、不純物を活性化するための熱処理を行うことが好ましい。この場合の熱処理の条件は、用いるイオン種、不揮発性装置の特性等により、適宜設定することができる。例えば、大気中、酸素雰囲気又は窒素雰囲気下、６００〜９００℃程度の温度範囲で、１秒間〜５分間程度、炉アニール、ランプアニール、ＲＴＡ（Rapid Thermal Anneal）法等が挙げられる。
【００２５】
また、サイドウォールスペーサを形成するかわりに、加工したダミーゲート材料膜、ダミー絶縁膜、フローティングゲート材料膜及びゲート絶縁膜を熱酸化し、それらの表面に熱酸化膜を形成してもよい。この場合の熱酸化膜の膜厚は、特に限定されず、例えば、５〜３０ｎｍ程度が挙げられる。
【００２６】
工程（ｃ）において、得られた半導体基板上に、ダミーゲート及びフローティングゲートを埋め込み、かつダミーゲートの上面とほぼ面一の上面を有する埋め込み絶縁膜を形成する。埋め込み絶縁膜の材料は、特に限定されないが、特に、ダミーゲートを除去する場合に、ダミーゲートの除去方法で、ダミーゲートよりも除去されにくい材料であることが好ましくダミーゲートの材料により、例えば、ダミーゲート材料膜で例示された絶縁膜の中から適宜選択することができる。
【００２７】
まず、埋め込み絶縁膜を構成する絶縁膜を、例えば、フローティングゲート材料膜と、ダミーゲート絶縁膜と、ダミーゲートとの合計膜厚よりも厚い膜厚、例えば、１０００〜３０００ｎｍ程度の膜厚で、これらを含む半導体基板上に形成し、ダミーゲートの表面が露出するため後退させる。ここでの後退は、酸又はアルカリの溶液を用いたウェットエッチング、ドライエッチング又はＣＭＰ法等、種々の方法により行うことができる。なかでも、ＣＭＰ法が好ましい。
【００２８】
工程（ｄ）において、ダミーゲートのみをほぼ完全に除去する。ダミーゲートの除去は、その材料により、適宜選択することができ、例えば、ふっ酸、熱リン酸、硝酸、硫酸等を用いたウェットエッチング、スパッタリング法、反応性イオンエッチング法、プラズマエッチング法等のドライエッチング法等種々の方法が挙げられる。具体的には、シリコン窒化膜により形成されている場合には、シリコン窒化膜を溶解しえる溶液を用いたウェットエッチングが好ましい。なお、ここでの除去は、ダミーゲート絶縁膜をエッチングストッパーとして用いて、ダミーゲートのみがほぼ完全に除去するまで行うことが好ましい。
【００２９】
工程（ｅ）において、ダミー絶縁膜上であって、ダミーゲートが除去された埋め込み絶縁膜の側壁にサイドウォールスペーサを形成する。サイドウォールスペーサは、例えば、ダミーゲート材料膜で例示された絶縁膜の中から適宜選択することができる。なかでも、ダミー絶縁膜を構成する膜とは異なる膜、特に、後工程でダミー絶縁膜を除去する際に、ダミー絶縁膜との選択比が異なる材料を用いることが好ましい。
【００３０】
サイドウォールスペーサは、公知の方法、例えば、絶縁膜を、ダミーゲートが除去された凹部を含む半導体基板上全面に形成し、ＲＩＥ等の異方性エッチングによってエッチバックして形成することができる。
【００３１】
なお、サイドウォールスペーサの膜厚は、工程（ｆ）におけるダミー絶縁膜の除去の際に、サイドウォールスペーサの一部の除去される膜厚等を考慮して決定することが好ましい。
【００３２】
工程（ｆ）において、ダミー絶縁膜を完全に除去する。ダミー絶縁膜の除去は、その材料により、適宜選択することができるが、例えば、シリコン酸化膜により形成されている場合には、シリコン酸化膜を溶解しえる溶液を用いたウェットエッチングが好ましい。ここでのダミー絶縁膜の除去は、ダミー絶縁膜の端部、すなわち埋め込み絶縁膜近傍は、サイドウォールスペーサに被覆されているために除去されず、凹部内で露出している部分のみがほぼ完全に除去される程度に行う。
【００３３】
工程（ｇ）において、得られた半導体基板上全面に、誘電体膜及びコントロールゲート材料膜を形成する。誘電体膜としては、シリコン窒化膜；Ａｌ2Ｏ3、ＴｉＯ2、Ｙ2Ｏ3、Ｔａ2Ｏ5、ＨｆＯ2、ＺｒＯ2、Ｌａ2Ｏ5等の高誘電体膜；ＰＺＴ、ＰＬＺＴ、強誘電体膜又は反強誘電体膜等の誘電体膜等の単層膜又は積層膜等が挙げられる。また、これらの誘電体膜と絶縁膜、例えば、シリコン酸化膜（熱酸化膜、低温酸化膜：ＬＴＯ膜等、高温酸化膜：ＨＴＯ膜）の積層膜が挙げられる。なかでも、高誘電体膜の単層又は積層膜、高誘電体膜／酸化膜又は酸化膜／高誘電体膜／酸化膜が好ましい。なお、高誘電体膜／酸化膜の場合には、酸化膜は、高誘電体膜の一部の下層のみに配置されていても良いし、不均一な膜厚で形成されていてもよい。誘電体膜の膜厚は、例えば、５〜５０ｎｍ程度が挙げられる。
【００３４】
コントロールゲート材料膜は、フローティングゲート材料膜で例示された導電膜の中から選択することができる。なかでも、金属又は高誘電体金属、これらの合金の単層膜、積層膜が好ましい。コントロールゲート材料膜の膜厚は、特に限定されるものではなく、先の工程で得られた凹部を完全に埋め込むことができる膜厚、例えば、１００〜６００ｎｍ程度が挙げられる。
【００３５】
これらの膜は、蒸着法、スパッタ法、ＣＶＤ法、ＥＢ法等の種々の方法で形成することができる。なお、誘電体膜を形成した後、コントロールゲート材料膜を形成する前に、誘電体膜を熱処理することが好ましい。熱処理の条件は上記と同様であってもよいが、中でも、酸素雰囲気下、５００〜７００℃程度の温度範囲で行うことが好ましい。
【００３６】
これらの膜を形成した後、所望の形状に加工して、コントロールゲートを形成する。加工は、これらの膜を、埋め込み絶縁膜の表面が露出するまで、ウェットエッチング、ドライエッチング又はＣＭＰ法等、種々の方法により平坦化する方法が挙げられる。なかでも、ＣＭＰ法が好ましい。
【００３７】
なお、本発明の半導体記憶装置の製造方法においては、所望の工程前、中、後に、半導体装置を形成するための公知の方法により、任意に、閾値調整のためのイオン注入、熱処理、サリサイド工程、絶縁膜の形成、絶縁膜の緻密化、コンタクトホールの形成及び／又は配線層の形成等を行うことが好ましい。
【００３８】
このような工程により、半導体基板表面に形成されたチャネル領域、ソース／ドレイン領域と、チャネル領域上に形成されたフローティングゲートと、フローティングゲート上に形成されたメタルコントロールゲートと、フローティングゲート上であって、メタルコントロールゲートの底面及び側面を被覆する誘電体膜とから構成される不揮発性記憶装置を得ることができる。
【００３９】
以下に、本発明の半導体装置及びその製造方法の実施の形態を、図面を参照して詳細に説明する。
【００４０】
まず、前処理により清浄化を行ったシリコン基板１０上に、図１（ａ）に示したように、膜厚５〜１０ｎｍ程度のトンネル酸化膜（図示せず）、膜厚５０〜１００ｎｍ程度のポリシリコン膜１１を形成する。このポリシリコン膜１１が後にフローティングゲートを構成した場合に、フローティングゲートに十分電荷が保持されるように、ポリシリコン膜１１に、例えば、砒素又はＢＦ2をイオン注入する。次いで、ポリシリコン膜１１を矩形形状にパターニングし、得られたシリコン基板１０上全面に、シリコン酸化膜１２及びプラズマ放電又は高温熱処理によるＬＰＣＶＤシリコン窒化膜１３を形成する。シリコン酸化膜１２は、その上に形成されたダミーゲートとなるシリコン窒化膜１３をエッチングする際のエッチングストッパとしての役割を果たす。
【００４１】
その後、フォトリソグラフィ工程により、ポリシリコン膜１１に直交する矩形形状のレジストマスク１４を形成し、このレジストマスク１４を用いて、ドライエッチングによりシリコン窒化膜１３、シリコン酸化膜１２及びポリシリコン膜１１を順次パターニングし、ダミーゲート１３ａ及びフローティングゲート１１ａを形成する。
【００４２】
レジストマスク１４を除去した後、図１（ｂ）に示したように、ダミーゲート１３ａ、シリコン酸化膜１２及びフローティングゲート１１ａをマスクとして用いて、例えば、リン又は砒素をイオン注入し、熱処理を行い、ソース／ドレイン領域１５を形成する。その後、フローティングゲート１１ａからの電荷漏洩防止のために熱酸化を行い、フローティングゲート１１ａの側面を酸化し、膜厚１０ｎｍ程度の酸化膜１６を形成する。この際、ダミーゲート１３ａはほとんど酸化されない。
【００４３】
続いて、図１（ｃ）に示したように、得られたシリコン基板１０上全面に、埋め込み酸化膜１７として、膜厚１５００ｎｍ程度で、カバレッジ良好なオゾンによるＴＥＯＳ分解によるプラズマ酸化膜を形成し、この埋め込み酸化膜１７の表面を、ＣＭＰ法により平坦化し、ダミーゲート１３ａ表面を露出させる。
【００４４】
次いで、１５０℃の熱リン酸に、シリコン基板１０を浸漬することにより、ダミーゲート１３ａを除去する。その後、図１（ｄ）に示すように、低圧ＣＶＤ法により、膜厚２０ｎｍ程度の酸化膜１８ａを形成する。
【００４５】
図１（ｅ）に示したように、この酸化膜１８ａをＲＩＥ法によりエッチングし、酸化膜１２上であって、埋め込み酸化膜１７の側壁にサイドウォールスペーサ１８を形成する。その後、フッ化水素にシリコン基板１０を浸漬し、酸化膜１２をフローティングゲート１１ａ上から完全に除去する。この際、サイドウォールスペーサ１８が存在するため、従来問題となっていたフローティングゲート横の埋め込み酸化膜に溝が形成されることはない。
【００４６】
次いで、図１（ｆ）に示したように、得られたシリコン基板１０上全面に高誘電体膜として、膜厚３０ｎｍ程度のＡｌ2Ｏ3膜１９を、ＣＶＤ法により形成し、５００〜７００℃程度の温度範囲で、酸素アニールを行う。さらにＡｌ2Ｏ3膜１９上に、コントロールゲートとなるＴｉＮ膜２０を、膜厚１００ｎｍ程度でスパッタ法により形成する。
【００４７】
その後、図１（ｇ）に示したように、ＣＭＰ法により、ＴｉＮ膜２０及びＡｌ2Ｏ3膜１９を、埋め込み酸化膜１７の表面が露出するまで平坦化することにより、コントロールゲート２０ａを形成する。
【００４８】
続いて、得られたシリコン基板１０上に層間絶縁膜を堆積し、ソース／ドレイン領域のコンタクトホールを開口し、電極配線を形成することでにより、フラッシュメモリを完成させる。
【００４９】
これにより、高誘電体膜をフローティングゲートとコントロールゲートとの間の誘電体膜として用い、さらには、置き換え方式によるメタルゲート電極をコントロールゲートとした低消費電力駆動のフラッシュメモリを形成することができる。
【００５０】
【発明の効果】
本発明によれば、フラッシュメモリ技術において、フローティングゲートとコントロールゲートとの間の絶縁膜を誘電体膜にし、置き換え方式でメタルゲートによるコントロールゲートを形成する際に、フローティングゲートと誘電体膜との界面の近傍の絶縁膜にできる溝を防止することにより、容量のカップリング比を大きくするでき、例えば、５Ｖ程度以下での低電力駆動の不揮発性記憶装置を、簡便な方法により製造することが可能となる。しかも、誘電体膜の耐圧を向上させることができ、リーク電流の低い、信頼性が高い不揮発性記憶装置を製造することができる。
【図面の簡単な説明】
【図１】本発明における不揮発性記憶装置の製造方法の実施形態を示す要部の概略工程断面図である。
【図２】従来のＭＯＳトランジスタの製造方法を説明するための概略工程断面図である。
【図３】従来のＭＯＳトランジスタの製造方法を応用して不揮発性記憶装置を製造する場合の問題点を説明するための要部の概略断面図である。
【符号の説明】
１０  シリコン基板（半導体基板）
１１  ポリシリコン膜（フローティングゲート材料膜）
１１ａ  フローティングゲート
１２  シリコン酸化膜（ダミー絶縁膜）
１３  シリコン窒化膜（ダミーゲート材料膜）
１３ａ  ダミーゲート
１４  レジストマスク
１５  ソース／ドレイン領域
１６  酸化膜
１７  埋め込み酸化膜
１８  サイドウォールスペーサ
１８ａ  酸化膜
１９  Ａｌ2Ｏ3膜（誘電体膜）
２０  ＴｉＮ膜（コントロールゲート材料膜）
２０ａ  コントロールゲート
【図１】
0003770811.tif 000002
【図２】
0003770811.tif 000003
【図３】
0003770811.tif 000004