(57)【特許請求の範囲】
【請求項１】
記録媒体に記憶されたデータを読み出す読出手段と、前記記録媒体から正常に読み出されるように前記読出手段を制御し、トラッキングＯＮ信号を出力するサーボ制御手段と、前記読出手段によって読み出されたデータを一時的に保持するメモリ手段と、前記メモリ手段の書き込みアドレス及び読み出しアドレスを生成してデータの書き込み及び読み出しを制御するメモリ制御手段とを備えたデータ再生装置であって、
前記トラッキングＯＮ信号が出力されたときに前記メモリ手段に保持されたデータの書き込みアドレスを保持するアドレス保持手段と、前記メモリ手段から出力するデータの読み出しアドレスと前記アドレス保持手段が保持したアドレスとを比較し、一致した場合にはデータ開始信号を出力する比較手段と、前記データ開始信号によって同期信号の検出ウインドウを強制的に全開にすると共に、前記メモリ手段の出力から同期信号を検出する信号処理手段とを備えたことを特徴とするデータ再生装置。
【請求項２】
記録媒体に記憶されたデータを読み出す読出手段と、前記記録媒体から正常に読み出されるように前記読出手段を制御し、トラッキングＯＮ信号を出力するサーボ制御手段と、前記読出手段によって読み出されたデータを一時的に保持するメモリ手段と、前記メモリ手段の書き込みアドレス及び読み出しアドレスを生成してデータの書き込み及び読み出しを制御するメモリ制御手段とを備えたデータ再生装置であって、
前記トラッキングＯＮ信号が出力されたときに前記メモリ手段に保持されたデータの書き込みアドレスを保持するアドレス保持手段と、前記メモリ手段から出力するデータの読み出しアドレスと前記アドレス保持手段が保持したアドレスとを比較し、一致した場合にはデータ開始信号を出力する比較手段と、前記トラッキングＯＮ信号がＯＦＦになってからデータ開始信号が出力されるまでの期間、前記メモリ手段の出力を無効とするデータ無効手段と、前記データ無効手段の出力を信号処理する信号処理手段とを備えたことを特徴とするデータ再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はデータ再生装置、特に、ミニディスク（以下、ＭＤという）等に用いられるデータ再生装置に関するものである。
【０００２】
【従来の技術】
近年、コンパクト・ディスク（以下、ＣＤという）より小型で、且つ繰り返し記録が可能なＭＤが商品化されている。ＭＤは従来のＣＤに比べ、直径が約１／２と小型にもかかわらずＣＤと同時間の音楽信号の記録が可能である（「日経エレクトロニクス［日経ＢＰ社］第５２８号（１９９１．５．２７．）、１０６ページから１０７ページ」）、及び「ラジオ技術［ラジオ技術社］（１９９１年６月号）９ページから１２ページ」参照）。
【０００３】
以下、図面を参照しながら一般的なＭＤ再生装置について説明する。
【０００４】
図５は一般的なＭＤ再生装置の構成を示すブロック図であり、図５（ａ）は全体構成を示し、図５（ｂ）はＡＣＩＲＣデコード回路の内部構成を示している。図６は図５に示すＡＣＩＲＣデコード回路の出力データの説明図、図７は図５に示すＡＣＩＲＣデコード回路における検出モードの遷移図、図８は図５に示すＭＤ再生装置におけるシンク検出動作の説明図である。
【０００５】
図５（ａ）に示すように、このＭＤ再生装置は、磁性膜を有する光磁気ディスク１（以下ディスクと略す）と、ディスク１を回転駆動するためのスピンドルモータ２と、回転するディスク１にレーザビームを照射し、このレーザビームがディスク１の磁性膜において反射され、戻ってきたビーム中から光磁気信号を読み取り、ＲＦ信号（ＲＦ：Ｒａｄｉｏ  Ｆｒｅｑｕｅｎｃｙ）を出力する光ピックアップ３と、ＲＦ信号を適当なレベルにまで増幅するＲＦアンプ４と、増幅されたＲＦ信号から抽出されたＥＦＭ信号（ＥＦＭ：Ｅｉｇｈｔ  ｔｏ  Ｆｏｕｒｔｅｅｎ  Ｍｏｄｕｌａｔｉｏｎ）のＥＦＭ復調を行うＥＦＭ復調回路５と、ＥＦＭ復調されたデータを一時的に保持する訂正メモリ６と、訂正メモリに保持されたデータを適宜読み出して、誤りの検出及び訂正を行うと共にデインターリーブを行うＡＣＩＲＣデコード回路７と、ＡＣＩＲＣデコード回路７の出力するデータ列から同期信号を検出するシンク検出回路８と、シンク検出回路８の出力データを一時的に保持し、振動などによる音飛び等を防止するための１６Ｍビット程度のショックプルーフメモリ９（以下ＳＰメモリという）と、このＳＰメモリ９に対するデータの入出力を制御するためのＳＰメモリ制御回路１０と、ＳＰメモリ９から読み出されたデータの伸長を行い、デジタルオーディオ信号を出力するためのＡＴＲＡＣデコード回路１１と、光ピックアップ３をディスク１の半径方向に移動させるための光ピックアップ移動回路１２と、スピンドルモータ２及び光ピックアップ移動回路１２並びに光ピックアップ３をサーボ制御するためのサーボ制御回路１３と、このＭＤ再生装置の各回路を制御するためのシステム制御回路１４と、システム制御回路１４に外部から操作指令を与えるためのキー入力部１５と、このＭＤ再生装置の再生状態等を表示するための表示部１６とを備えており、これら各部は図示のように接続されている。
【０００６】
このように構成することにより、サーボ制御回路１３は、ＲＦアンプ４からのＲＦ信号を受けて、光ピックアップ移動回路１２及び光ピックアップ３を制御するための制御信号を抽出して送り出し、レーザビームをディスク１の記録トラック軸線上から外れないようにトラッキングサーボ制御を行うとともに、ＡＣＩＲＣデコード回路７に対してトラッキングがＯＮしていることを示すトラッキングＯＮ信号を出力する。また、サーボ制御回路１３は、ＥＦＭ復調回路５からのＥＦＭ信号中に含まれるクロック信号に基づき、スピンドルモータ２を所定の速度に回転させるための制御信号を送り出すことにより、スピンドルサーボ制御を行う。システム制御回路１４は、キー入力部１５に外部から入力される操作指令に基づき装置各部に制御信号を送り、高速サーチ動作や、ランダムアクセスプレー動作等を行わせることができる。
【０００７】
次に図５（ｂ），図６及び図７を用いて、本発明の要旨に関連するＡＣＩＲＣデコード回路７とシンク検出回路８の動作について、更に詳しく説明する。図５（ｂ）に示すように、ＡＣＩＲＣデコード回路７は、データ処理回路７１とアドレス生成回路７２とアドレス初期化回路７３から構成されている。
【０００８】
ここで、データ処理回路７１はデータの品質検出手段を構成しており、ＥＦＭ復調回路５から入力されたデータを訂正メモリ６に書き込んだり、訂正メモリ６からデータを読み出して誤りを検出して訂正すると共に再度訂正メモリ６に書き込んだり、訂正メモリ６からデータを読み出してシンク検出回路８へ出力する回路である。アドレス生成回路７２は、訂正メモリ６にデータを書き込むアドレス及び読み出すアドレスを生成する回路である。アドレス初期化回路７３は、訂正メモリ６に保持したデータがオーバーフローまたはアンダーフローした場合、或いはＥＦＭ信号の抽出が正常に行えるようになったとき、例えば、サーボ制御回路１３からのトラッキングＯＮ信号がトラッキングＯＦＦの状態からＯＮの状態になった場合に、訂正メモリ６のアドレスの初期化を行う回路である。この訂正メモリ６のアドレスの初期化の方法は種々考えられるが、ここでは、シンク検出回路８へデータを出力するための読み出しアドレスの初期化は行わず、ＥＦＭ復調回路５からのデータを書き込むアドレスをもっとも適したアドレスに変更するように初期化を行うものとする。なお、ＡＣＩＲＣデコード回路７に入力されるデータには、約１．１セクタのインターリーブがかけられているため、デインターリーブに約１．１セクタ要し、ＡＣＩＲＣデコード回路７の入力から出力までは最短でも約１．１セクタ遅延する。ここでは説明を簡単にするために、ＡＣＩＲＣデコード回路７は、１．５セクタの遅延を有するものとする。
【０００９】
このＡＣＩＲＣデコード回路７からシンク検出回路８へ転送するデータの構造は図６に示すようになっており、データ単位をセクタと呼び、セクタの先頭にはセクタを識別する同期信号（以下、シンクと省略する）とセクタアドレスが付加されてシンク検出回路８に導かれる。シンク検出回路８はシンクに続くセクタアドレスを検出してシステム制御回路１４にセクタアドレスを転送する回路である。シンク検出回路８は内部に持つ検出ウィンドウがＨの期間に検出されたシンクのみシンクと見なす。検出ウィンドウは全開（常にＨ）の場合のモード１と、シンクが検出されそうな期間に所定長の検出ウィンドウを設定するモード２の２種類の検出モードを有しており、その検出モードの遷移を図７に示す。モード１は検出ウィンドウが全開のモードであり、検出されたシンクとシンクの間隔が丁度１セクタ長の場合に、モード２へと移行する。また、モード２でシンクが２回連続検出されない場合にはモード１へ移行するものとする。
【００１０】
次に、上記のシンク検出動作について、図８を用いて説明する。図８はセクタＡ、セクタＢを再生した後、トラックアクセスを行い、アクセス完了後、セクタＡ’の途中データから再生が開始され、セクタＢ’、セクタＣ’と再生を行った場合の各種信号の波形を示している。図８において、（ａ）はＡＣＩＲＣデコード回路７の入力データで網掛けの部分はシンクを意味し、また破線の部分はアクセス中及びアクセス完了後トラッキングが外れてデータが乱れていることを示している。（ｂ）はサーボ制御回路１３からのトラッキングＯＮ信号で、ＨがトラッキングＯＮ状態、ＬがトラッキングＯＦＦ状態を示しており、トラックジャンプの期間はＬとなる。（ｃ）は訂正メモリ６の初期化信号、（ｄ）はＡＣＩＲＣデコード回路７の出力データである。（ｄ）も（ａ）と同様、網掛けの部分はシンクを意味し、また破線の部分はアクセス中及びアクセス完了後トラッキングが外れてデータが乱れていることを示している。（ｅ）はシンク検出回路８の検出ウィンドウを示しており、Ｈ期間がシンク検出可能な期間である。（ｆ）はシンク検出信号であり、Ｈは検出ウィンドウ内でシンクが検出されたことを示している。（ｇ）は検出ウィンドウの検出モードを示している。
【００１１】
データ再生中にトラックアクセスが行われると、ＡＣＩＲＣデコード回路７の入力データ（ａ）は乱れ、１．５セクタ遅れてＡＣＩＲＣデコード回路７の出力データ（ｄ）も乱れ始める。トラックアクセス完了後、１．５セクタ遅れてＡＣＩＲＣデコード回路７の出力データ（ｄ）が正常データとなっても、ＡＣＩＲＣデコード回路７の出力データ（ｄ）のシンクの位置と検出ウィンドウ（ｅ）との位相がずれるため、シンク検出信号（ｆ）が出力されない。
【００１２】
そして、シンクが２回検出されなくなると検出モード（ｇ）はモード２からモード１へ移行し、検出ウィンドウ（ｅ）は全開となる。検出ウィンドウ（ｅ）が全開となると、シンクの検出が可能となり、シンクを２回検出したところで検出モード（ｇ）はモード２となり、以降、安定してシンク検出が可能となって、図７に示すＭＤ再生装置は正常な再生動作を行うことになる。
【００１３】
【発明が解決しようとする課題】
しかしながら、このような構成では、シンクが２回連続検出されるまでモード２からモード１に移行しないため、図８のように短期間にアクセスが完了する場合には、ＡＣＩＲＣデコード回路７から正常にデータが出力されるようになってもシンクが検出できない状態がしばらく続くという問題点があった。
【００１４】
本発明は、上記従来の問題点を解決するものであり、トラックアクセス後、ＡＣＩＲＣデコード回路から正常にデータが出力されるようになった後のアクセスの高速化を図ることができるデータ再生装置を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明のデータ再生装置は、記録媒体に記憶されたデータを読み出す読出手段と、前記記録媒体から正常に読み出されるように前記読出手段を制御し、トラッキングＯＮ信号を出力するサーボ制御手段と、前記読出手段によって読み出されたデータを一時的に保持するメモリ手段と、前記メモリ手段の書き込みアドレス及び読み出しアドレスを生成してデータの書き込み及び読み出しを制御するメモリ制御手段とを備えたデータ再生装置であって、前記トラッキングＯＮ信号が出力されたときに前記メモリ手段に保持されたデータの書き込みアドレスを保持するアドレス保持手段と、前記メモリ手段から出力するデータの読み出しアドレスと前記アドレス保持手段が保持したアドレスとを比較し、一致した場合にはデータ開始信号を出力する比較手段と、前記データ開始信号によって同期信号の検出ウインドウを強制的に全開にすると共に、前記メモリ手段の出力から同期信号を検出する信号処理手段とから構成されるものであり、また、記録媒体に記憶されたデータを読み出す読出手段と、前記記録媒体から正常に読み出されるように前記読出手段を制御し、トラッキングＯＮ信号を出力するサーボ制御手段と、前記読出手段によって読み出されたデータを一時的に保持するメモリ手段と、前記メモリ手段の書き込みアドレス及び読み出しアドレスを生成してデータの書き込み及び読み出しを制御するメモリ制御手段とを備えたデータ再生装置であって、前記トラッキングＯＮ信号が出力されたときに前記メモリ手段に保持されたデータの書き込みアドレスを保持するアドレス保持手段と、前記メモリ手段から出力するデータの読み出しアドレスと前記アドレス保持手段が保持したアドレスとを比較し、一致した場合にはデータ開始信号を出力する比較手段と、前記トラッキングＯＮ信号がＯＦＦになってからデータ開始信号が出力されるまでの期間、前記メモリ手段の出力を無効とするデータ無効手段と、前記データ無効手段の出力を信号処理する信号処理手段とから構成されるものである。
【００１６】
この発明によれば、トラックアクセス後、システム制御回路は短時間でセクタアドレスが読めるようになるため、ディスク上の光ピックアップの位置を知ることができ、これが目標のセクタアドレスと異なる場合には、直ちに再アクセスをすることにより、アクセスの高速化を図ることができる。
【００１７】
【発明の実施の形態】
以下、本発明の各実施の形態について、図面を参照しながら説明する。なお、前記従来のものと同一の部分については同一符号を付し、その詳細な説明は省略する。
【００１８】
（実施の形態１）
図１は本発明のＭＤ再生装置の実施の形態１における構成を示すブロック図であり、図１（ａ）は全体構成を示し、図１（ｂ）はＡＣＩＲＣデコード回路の内部構成を示している。図２は図１に示すＭＤ再生装置におけるシンク検出動作の説明図である。
【００１９】
本実施の形態１はＡＣＩＲＣデコード回路及びシンク検出回路の内部構成以外の部分については前記従来のものと同等であるためその説明は省略し、これらＡＣＩＲＣデコード回路及びシンク検出回路について重点的に説明する。
【００２０】
ＡＣＩＲＣデコード回路１７の内部構成は図１（ｂ）に示すとおりであり、従来のＡＣＩＲＣデコード回路７の構成に加え、アドレスの初期化を行った際にＥＦＭ復調回路５からのデータを書き込むアドレスを保持するアドレス保持回路７４と、アドレス保持回路７４が保持したアドレスとシンク検出回路１８に出力するデータを読み出すアドレスとを比較して一致した場合にデータ開始信号を出力する一致検出回路７５とを備えている点で異なっている。
【００２１】
このような構成により、例えばＥＦＭ復調回路５から訂正メモリ６へデータが書き込まれている状態でトラッキングＯＮ信号がＯＦＦからＯＮになると、アドレス初期化回路７３からアドレス初期化信号が出力される。アドレス初期化信号が出力されると、アドレス初期化信号が出力された時点、即ち、トラッキングがＯＮになった時点にＥＦＭ復調回路５から入力されたデータが訂正メモリ６に書き込まれたときのアドレスがアドレス保持回路７４に保持される。その後、データは誤り訂正、デインターリーブされ、１．５セクタ後に訂正メモリ６から読み出されると同時に一致検出回路７５でアドレス保持回路７４に保持されたアドレスと読み出しのアドレスが一致し、データ開始信号が出力される。
【００２２】
即ち、トラッキングＯＮ信号がＯＦＦからＯＮになると、そのときに訂正メモリ６に書き込まれたデータが、１．５セクタ後に読み出されると同時にデータ開始信号が出力される。
【００２３】
シンク検出回路１８は、従来のシンク検出回路８の機能に加え、ＡＣＩＲデコード回路１７からのデータ開始信号が入力された場合には、強制的に検出モードをモード２からモード１へ移行させる機能を保持している。
【００２４】
以上のように構成されたＭＤ再生装置のシンク検出動作について、図２を用いて説明する。図２はセクタＡ，セクタＢを再生した後、トラックアクセスを行い、トラックアクセス完了後、セクタＡ’の途中データから再生が開始され、セクタＢ’、セクタＣ’と再生を行った場合の各種信号の波形を示している。
【００２５】
図２において、（ａ）はＡＣＩＲＣデコード回路１７の入力データ、（ｂ）はサーボ制御回路１３からのトラッキングＯＮ信号であり、ＨがトラッキングＯＮ状態、ＬがトラッキングＯＦＦ状態を示している。（ｃ）は訂正メモリ６の初期化信号、（ｄ）はＡＣＩＲＣデコード回路１７の出力データである。（ａ），（ｄ）ともに網掛けの部分はシンクを意味し、また破線の部分はアクセス中及びアクセス完了後トラッキングが外れてデータが乱れていることを示している。（ｅ）はＡＣＩＲＣデコード回路１７において生成されるデータ開始信号、（ｆ）はシンク検出回路１８の検出ウィンドウを示しており、Ｈ期間がシンク検出可能な期間である。（ｇ）はシンク検出信号であり、Ｈは検出ウィンドウ内でシンクが検出されたことを示している。（ｈ）は検出ウィンドウのモードを示している。
【００２６】
データ再生中にトラックアクセスが行われると、ＡＣＩＲＣデコード回路１７の入力データ（ａ）は乱れ、１．５セクタ遅れてＡＣＩＲＣデコード回路１７の出力データ（ｄ）も乱れ始める。しかし、トラックアクセス完了後、１．５セクタ遅れてＡＣＩＲＣデコード回路１７の出力データ（ｄ）が正常データとなると同時に、ＡＣＩＲＣデコード回路１７からデータ開始信号が出力されるため、シンク検出回路１８の検出モード（ｈ）は強制的にモード２からモード１へ移行し、検出ウィンドウ（ｆ）は全開となる。検出ウィンドウ（ｆ）が全開となると、全ての期間でシンクの検出が可能となり、シンクを２回検出したところで検出モード（ｈ）はモード２となり、以降、安定してシンク検出が可能となる。
【００２７】
以上のように、本実施の形態によれば、シンク検出回路１８に正常データが入力されると同時にデータ開始信号が入力され、検出ウィンドウを全開にすることができるため、データが正常になった最初のシンクから検出することができ、また、トラックアクセス後、システム制御回路１４は短時間でセクタアドレスが読めるようになるため、ディスク１上の光ピックアップ３の位置を知ることができ、アクセスの目標セクタアドレスと異なる場合には、直ちに再アクセスをすることにより、目標セクタアドレスまでの高速化を図ることができる。
【００２８】
（実施の形態２）
図３は本発明のＭＤ再生装置の実施の形態２における構成を示すブロック図であり、図３（ａ）は全体構成を示し、図３（ｂ）ＡＣＩＲＣデコード回路の内部構成を示すブロック図である。図４は図３に示すＭＤ再生装置におけるシンク検出動作の説明図である。
【００２９】
本実施の形態はＡＣＩＲＣデコード回路及びデータマスク回路の構成以外の部分については前記従来のものと同等であるためその説明は省略し、これらＡＣＩＲＣデコード回路及びデータマスク回路について重点的に説明する。
【００３０】
ＡＣＩＲＣデコード回路２７の内部構成は図３（ｂ）に示すとおりであり、実施の形態１のＡＣＩＲＣデコード回路１７と比較すると、トラッキングがＯＦＦになってから一致検出回路７５がデータ開始信号を出力するまでの期間をＨとするデータマスク信号を出力するゲート生成生成回路７６を備えている点で異なっている。２８はデータマスク回路であり、データマスク信号がＨの期間、入力データを強制的に固定値、例えば０データに固定する回路である。
【００３１】
以上のように構成されたＭＤ再生装置のシンク検出動作について説明する。図４はその説明図であり、セクタＡ，セクタＢを再生した後、トラックアクセスを行い、アクセス完了後、セクタＡ’の途中データから再生が開始され、セクタＢ’、セクタＣ’と再生を行った場合の各種信号の波形を示している。
【００３２】
図４において、（ａ）はＡＣＩＲＣデコ−ド回路２７の入力データ、（ｂ）はサーボ制御回路１３からのトラッキングＯＮ信号であり、ＨがトラッキングＯＮ状態、ＬがトラッキングＯＦＦ状態を示している。（ｃ）は訂正メモリ６の初期化信号、（ｄ）はＡＣＩＲＣデコ−ド回路２７の出力データである。（ｅ）はＡＣＩＲＣデコード回路２７において生成されるデータ開始信号、（ｆ）はＡＣＩＲＣデコード回路２７の出力であるデータマスク信号、（ｇ）はデータマスク回路２８の出力である。（ａ），（ｄ），（ｇ）何れも網掛けの部分はシンクを意味し、また破線の部分はアクセス中及びアクセス完了後トラッキングが外れてデータが乱れていることを示している。（ｈ）はシンク検出回路８の検出ウィンドウを示しており、Ｈ期間がシンク検出可能な期間である。（ｉ）はシンク検出信号であり、Ｈは検出ウィンドウ内でシンクが検出されたことを示している。（ｊ）は検出ウィンドウのモードを示している。
【００３３】
データ再生中にトラックアクセスが行われると、ＡＣＩＲＣデコード回路２７の入力データ（ａ）は乱れ、１．５セクタ遅れて、ＡＣＩＲＣデコード回路２７の出力データ（ｄ）も乱れ始める。しかし、トラックアクセスの開始と同時にデータマスク信号（ｆ）がＨとなり、ＡＣＩＲＣデコード回路２７の出力データ（ｄ）が正常になるまではＨを継続し、データマスク回路２８の出力（ｇ）即ち、シンク検出回路８の入力データは０固定となり、シンクが検出不能となる。このためデータが正常になる時点では、検出モード（ｊ）はモード１に移行し、検出ウインドウ（ｈ）が全開となるため、シンク検出が可能となる。
【００３４】
以上のように本実施の形態によれば、トラックアクセスと同時に訂正メモリ６に保持されているデータを無効とすることができるため、検出モード（ｊ）は従来のものよりも速くモード１に移行することができ、シンクが短時間で検出可能となる。さらに、トラックアクセス後、システム制御回路１４は短時間でセクタアドレスが読めるようになるため、ディスク１上の光ピックアップ３の位置を短時間で知ることができ、これがアクセスの目標セクタアドレスと異なる場合には直ちに再アクセスをすることにより、目標セクタアドレスまでの高速化を図ることができる。
【００３５】
なお、本実施の形態ではデータを強制的に０に固定するとしたが、シンクのパターンは固定値でないため、０に限らず固定値にすればよい。また、本実施の形態ではデータを強制的に０に固定することで無効データとしたが、ＡＣＩＲＣデコード回路がデータのみならずデータの信頼性を示すエラーフラグを出力し、シンク検出回路がエラーフラグを考慮してシンクの検出を行う場合は、エラーフラグをエラーとすることでデータを無効データとしてもよい。
【００３６】
【発明の効果】
以上のように、本発明によれば、トラックアクセス後、ＡＣＩＲＣデコード回路から正常にデータが出力されるようになった後のアクセスの高速化を図ることができるという有利な効果が得られる。
【図面の簡単な説明】
【図１】本発明のＭＤ再生装置の実施の形態１における構成を示すブロック図
【図２】図１に示すＭＤ再生装置におけるシンク検出動作の説明図
【図３】本発明のＭＤ再生装置の実施の形態２における構成を示すブロック図
【図４】図３に示すＭＤ再生装置におけるシンク検出動作の説明図
【図５】一般的なＭＤ再生装置の構成を示すブロック図
【図６】図５に示すＡＣＩＲＣデコード回路の出力データの説明図
【図７】図５に示すＡＣＩＲＣデコード回路における検出モードの遷移図
【図８】図５に示すＭＤ再生装置におけるシンク検出動作の説明図
【符号の説明】
１  ディスク
２  スピンドルモータ
３  光ピックアップ
４  ＲＦアンプ
５  ＥＦＭ復調回路
６  訂正メモリ
７，１７，２７  ＡＣＩＲＣデコード回路
８，１８，２８  シンク検出回路
９  ショックプルーフメモリ（ＳＰメモリ）
１０  ＳＰメモリ制御回路
１１  ＡＴＲＡＣデコード回路
１２  光ピックアップ移動回路
１３  サーボ制御回路
１４  システム制御回路
１５  キー入力部
１６  表示部
７１  データ処理回路
７２  アドレス生成回路
７３  アドレス初期化回路
７４  アドレス保持回路
７５  一致検出回路
７６  ゲート生成回路
【図１】
0003762955.tif 000002
【図２】
0003762955.tif 000003
【図３】
0003762955.tif 000004
【図４】
0003762955.tif 000005
【図５】
0003762955.tif 000006
【図６】
0003762955.tif 000007
【図７】
0003762955.tif 000008
【図８】
0003762955.tif 000009