(57)【特許請求の範囲】
【請求項１】
歪補償係数を用いて入力信号に歪補償処理を施して歪デバイスに入力し、歪補償前の入力信号と歪デバイスの出力側からフィードバックされるフィードバック信号とに基づいて歪補償係数を演算し、演算された歪補償係数を入力信号に対応させて記憶する歪補償装置において、
前記フィードバック信号をＡＤ変換するＡＤ変換部、
該ＡＤ変換部の出力を高速フーリエ変換し、スペクトラムを算出するＦＦＴ演算部、
ＦＦＴ演算結果に基づいて信号ノイズ比ＳＮＲあるいは隣接チャネル漏洩電力比ＡＣＬＲあるいはノイズレベルＰｎあるいは有効ビット長ＥＮＢＯのいずれかの値を計算する計算部、
現時刻における前記計算値と１つ前の時刻における前記計算値を比較し、比較結果に基づいて歪デバイスとフィードバックループで生じる信号の遅延時間を調整し、該調整処理を繰り返して前記遅延時間を決定する遅延時間決定部、
前記遅延時間を設定されて歪補償装置各部のタイミング合わせを行う遅延回路、
を備えたことを特徴とする歪補償装置。
【請求項２】
複数の送信信号を周波数多重して前記入力信号を生成する信号合成部を有する、
ことを特徴とする請求項１記載の歪補償装置。
【請求項３】
前記遅延時間決定部は前記計算値の差が設定値以下になったとき、遅延時間調整を終了する、
ことを特徴とする請求項１または請求項２記載の歪補償装置。
【請求項４】
前記遅延時間決定部はタイマーを備え、間欠的に遅延時間の決定処理を行う、
ことを特徴とする請求項３記載の歪補償装置。
【請求項５】
前記計算値の差が小さくなるにつれて前記ＦＦＴ演算部はＦＦＴ演算を行うＡＤ変換データ数を増加する、
ことを特徴とする請求項３記載の歪補償装置。
【請求項６】
遅延時間の決定に際して、歪デバイスの出力信号を選択してＡＤ変換部に入力するスイッチ、
を備えることを特徴とする請求項３記載の歪補償装置。
【請求項７】
歪補償係数を用いて入力信号に歪補償処理を施して歪デバイスに入力し、歪補償前の入力信号と歪デバイスの出力側からフィードバックされるフィードバック信号とに基づいて歪補償係数を演算し、演算された歪補償係数を入力信号に対応させて記憶する歪補償装置において、
フィードバック信号をＡＤ変換するＡＤ変換部、
該ＡＤ変換部の出力を高速フーリエ変換し、スペクトラムを算出するＦＦＴ演算部、
ＦＦＴ演算結果に基づいて信号ノイズ比ＳＮＲあるいは隣接チャネル漏洩電力比ＡＣＬＲあるいはノイズレベルＰｎあるいは有効ビット長ＥＮＯＢのいずれかの値を計算する計算部、
現時刻における前記計算値と１つ前の時刻における前記計算値を比較し、比較結果に基づいてＡＤ変換部のクロックタイミングを調整するクロックタイミング調整部、
を備えたことを特徴とする歪補償装置。
【請求項８】
複数の送信信号を周波数多重して前記入力信号を生成する信号合成部を有する、
ことを特徴とする請求項７記載の歪補償装置。
【請求項９】
前記クロックタイミング調整部は前記計算値の差が設定値以下になったとき、クロックタイミング調整を終了する、
ことを特徴とする請求項７または８記載の歪補償装置。
【請求項１０】
前記クロックタイミング調整部はタイマーを備え、間欠的にクロックタイミング調整処理を行う、
ことを特徴とする請求項９記載の歪補償装置。
【請求項１１】
クロックタイミング調整に際して、歪デバイスの出力信号を選択してＡＤ変換部に入力するスイッチ、
を備えることを特徴とする請求項９記載の歪補償装置。
【請求項１２】
前記比較結果に基づいて歪デバイスとフィードバックループで生じる信号の遅延時間を調整し、該調整処理を繰り返して前記遅延時間を決定する遅延時間決定部、
前記遅延時間を設定されて歪補償装置各部のタイミング合わせを行う遅延回路、
を備え、前記遅延時間決定部は前記計算値の差が第１の設定値以下になったとき、遅延時間決定制御を終了し、前記クロックタイミング調整部は前記計算値の差が第２の設定値以下になったとき、クロックタイミング調整を終了する、
ことを特徴とする請求項７記載の歪補償装置。
【請求項１３】
歪補償係数を用いて入力信号に歪補償処理を施して歪デバイスに入力し、歪補償前の入力信号と歪デバイスの出力側からフィードバックされるフィードバック信号とに基づいて歪補償係数を演算し、演算された歪補償係数を入力信号に対応させて記憶する歪補償装置において、
少なくとも隣接チャネルの帯域を通過帯域とすると共に、前記フィードバック信号が入力されるバンドパスフィルタ、
バンドパスフィルタの出力より隣接チャネルの電力を含む雑音電力を検出する雑音電力検出部、
現時刻における前記雑音電力と１つ前の時刻における雑音電力を比較し、比較結果に基づいて歪デバイスとフィードバックループで生じる信号の遅延時間を調整し、該調整処理を繰り返して前記遅延時間を決定する遅延時間決定部、
前記遅延時間を設定されて歪補償装置各部のタイミング合わせを行う遅延回路、
を備えたことを特徴とする歪補償装置。
【請求項１４】
複数の送信信号を周波数多重して前記入力信号を生成する信号合成部を有する、
ことを特徴とする請求項１３記載の歪補償装置。
【請求項１５】
前記遅延時間決定部は前記計算値の差が設定値以下になったとき、遅延時間調整を終了する、
ことを特徴とする請求項１３または請求項１４記載の歪補償装置。
【請求項１６】
前記遅延時間決定部はタイマーを備え、間欠的に遅延時間の決定処理を行う、
ことを特徴とする請求項１３または請求項１４記載の歪補償装置。
【請求項１７】
遅延時間調整に際して、歪デバイスの出力信号を選択してＡＤ変換部に入力するスイッチ、
を備えることを特徴とする請求項１３または請求項１４記載の歪補償装置。
【発明の詳細な説明】
技術分野
本発明は歪補償装置に係わり、特に電力増幅器とフィードバックループで生じる遅延時間を，信号ノイズ比ＳＮＲ（Ｓｉｇｎａｌ  Ｎｏｉｓｅ  Ｒａｔｉｏ）あるいは隣接チャネル漏洩電力比ＡＣＬＲ（Ａｄｊａｃｅｎｔ  Ｃｈａｎｎｅｌ  Ｐｏｗｅｒ  Ｒａｔｉｏ）あるいはノイズレベルＰｎ等から求め、該遅延時間に基づいて歪補償装置各部におけるタイミングを制御する機能を備えた歪補償装置に関する。
背景技術
近年周波数資源が逼迫し、無線通信に於いてディジタル化による高能率伝送が多く用いられるようになってきた。無線通信に多値位相変調方式を適用する場合、送信側特に電力増幅器の増幅特性を直線化して非線型歪を抑え、隣接チャネル漏洩電力を低減する技術が重要であり、また線型性に劣る増幅器を使用し電力効率の向上を図る場合はそれによる歪発生を補償する技術が必須である。
図２６は従来の無線機における送信装置の一例を示すブロック図であり、送信信号発生装置１はシリアルのディジタルデータ列を送出し、シリアル／パラレル変換器（Ｓ／Ｐ変換器）２はディジタルデータ列を１ビットづつ交互に振り分けて同相成分信号（Ｉ信号：Ｉｎ−ｐｈａｓｅ  ｃｏｍｐｏｎｅｎｔ）と直交成分信号（Ｑ信号：Ｑｕａｄｒａｔｕｒｅ  ｃｏｍｐｏｎｅｎｔ）の２系列に変換する。ＤＡ変換器３はＩ信号、Ｑ信号のそれぞれをアナログのベースバンド信号に変換して直交変調器４に入力する。直交変調器４は入力されたＩ信号、Ｑ信号（送信ベースバンド信号）にそれぞれ基準搬送波とこれを９０°移相した信号を乗算し、乗算結果を加算することにより直交変換を行って出力する。周波数変換器５は直交変調信号と局部発振信号をミキシングして周波数変換し、送信電力増幅器６は周波数変換器５から出力された搬送波を電力増幅して空中線（アンテナ）７より空中に放射する。
Ｗ−ＣＤＭＡ及びＰＤＣ（Ｐｅｒｓｏｎａｌ  Ｄｉｇｉｔａｌ  Ｃｅｌｌｕｌａｒ）等の移動通信において、送信装置の送信電力は１０ｍＷ〜数１０Ｗと大きく、送信電力増幅器６の入出力特性（歪関数ｆ（ｐ））は図２７（ａ）の点線で示すように非直線性になる。この非直線特性により非線形歪が発生し、送信周波数ｆ０周辺の周波数スペクトラムは図２７（ｂ）の実線に示すようにサイドローブが持ち上がり、隣接チャネルに漏洩し、隣接妨害を生じる。すなわち、非線形歪により（ｂ）に示すように送信波が隣接周波数チャネルに漏洩する電力が大きくなってしまう。漏洩電力をＡＣＬＲ（Ａｄｊａｃｅｎｔ  Ｃｈａｎｎｅｌ  Ｌｅａｋａｇｅ  Ｒａｔｉｏ）として説明するが、通常のＡＣＰＲ（Ａｄｊａｃｅｎｔ  Ｃｈａｎｎｅｌ  Ｐｏｗｅｒ  Ｒａｔｉｏ）と同じである。ＡＣＬＲは図２７（ｂ）の１点鎖線Ａと１点鎖線Ａ′間のスペクトラムの面積である着目チャネルの電力と１点鎖線Ａ，Ａ′と２点鎖線Ｂ，Ｂ′間の隣接チャネルに漏れるスペクトラムの面積である隣接漏洩電力の比である。このような漏洩電力は、他チャネルに対して雑音となり、そのチャネルの通信品質を劣化させてしまう。よって、厳しく規定されている。
漏洩電力は、例えば電力増幅器の線型領域（図２７（ａ）参照）で小さく、非線形領域で大きくなる。そこで、高出力の送信電力増幅器とするためには、線形領域を広くする必要がある。しかし、このためには実際に必要な能力以上の増幅器が必要となり、コスト及び装置サイズにおいて不利となる問題がある。
また、通常の増幅器では、線形領域での電力負荷効率は図２８に示すように低く、非線形領域で大きくなる。ここで電力負荷効率とは、アンプの定格電力に対する入力電力Ｐｉｎと出力電力Ｐｏｕｔの差（Ｐｉｎ−Ｐｏｕｔ）の割合（％）であり、熱になる分である。よって、必要な送信電力を得るには非線形領域では大きな消費電力が必要となってしまい、しかも、前述のように歪が増加し、ＡＣＬＲを劣化させてしまう。この状況に対して送信電力の歪を補償し、電力負荷効率の良い領域での増幅器の使用を実現するものが歪補償機能つきの無線装置（リニアライザ）である。
図２９はＤＳＰを用いたディジタル非線形歪補償機能を備えた送信装置のブロック図である。送信信号発生装置１から送出されるディジタルデータ群（送信信号）は、Ｓ／Ｐ変換器２においてＩ信号、Ｑ信号の２系列に変換されてＤＳＰで構成される歪補償部８に入力される。歪補償部８は機能的に図３０に示すように、送信信号ｘ（ｔ）のパワーレベル０〜１０２３に応じた歪補償係数ｈ（ｐｉ）（ｉ＝０〜１０２３）を記憶する歪補償係数記憶部８ａ、送信信号レベルに応じた歪補償係数ｈ（ｐｉ）を用いて該送信信号に歪補償処理（プリディストーション）を施すプリディストーション部８ｂ、送信信号ｘ（ｔ）と後述する直交検波器で復調された復調信号（フィードバック信号）ｙ（ｔ）を比較し、その差が零となるように歪補償係数ｈ（ｐｉ）を演算、更新する歪補償係数演算部８ｃを備えている。
歪補償部８は送信信号ｘ（ｔ）のパワーレベルに応じた歪補償係数ｈ（ｐｉ）を用いて該送信信号にプリディストーション処理を施し、ＤＡ変換器３に入力する。ＤＡ変換器３は入力されたＩ信号とＱ信号をアナログのベースバンド信号に変換して直交変調器４に入力する。直交変調器４は入力されたＩ信号、Ｑ信号にそれぞれ基準搬送波とこれを９０°移相した信号を乗算し、乗算結果を加算することにより直交変換を行って出力する。周波数変換器５は直交変調信号と局部発振信号をミキシングして周波数変換し、送信電力増幅器６は周波数変換器５から出力された搬送波信号を電力増幅して空中線（アンテナ）７より空中に放射する。
送信信号の一部は方向性結合器９を介して周波数変換器１０に入力され、ここで周波数変換されて直交検波器１１に入力される。直交検波器１１は入力信号にそれぞれ基準搬送波とこれを９０°移相した信号を乗算して直交検波を行い、送信側におけるベースバンドのＩ、Ｑ信号を再現してＡＤ変換器１２に入力する。ＡＤ変換器１２は入力されたＩ，Ｑ信号をディジタルに変換して歪補償部８に入力する。歪補償部８はＬＭＳ（Ｌｅａｓｔ  Ｍｅａｎ  Ｓｑｕａｒｅ）アルゴリズムを用いた適応信号処理により歪補償前の送信信号と直交検波器１１で復調されたフィードバック信号を比較し、その差が零となるように歪補償係数ｈ（ｐｉ）を演算、更新する。ついで、次の送信すべき送信信号に更新した歪補償係数を用いてプリディストーション処理を施して出力する。以後、上記動作を繰り返すことにより、送信電力増幅器６の非線形歪を抑えて隣接チャネル漏洩電力を低減する。
図３１は適応ＬＭＳによる歪補償処理の説明図である。１５ａは送信信号ｘ（ｔ）に歪補償係数ｈｎ−１（ｐ）を乗算する乗算器（図３０のプリディストーション部８ｂに対応）、１５ｂは歪関数ｆ（ｐ）を有する送信電力増幅器、１５ｃは送信電力増幅器からの出力信号ｙ（ｔ）を帰還する帰還系、１５ｄは送信信号ｘ（ｔ）のパワーｐ（＝ｘ（ｔ）２）を演算する演算部（振幅−電力変換部）、１５ｅは送信信号ｘ（ｔ）の各パワーに応じた歪補償係数を記憶する歪補償係数記憶部（図３０の歪補償係数記憶部８ａに対応）であり、送信信号ｘ（ｔ）のパワーｐに応じた歪補償係数ｈｎ−１（ｐ）を出力すると共に、ＬＭＳアルゴリズムにより求まる歪補償係数ｈｎ（ｐ）で歪補償係数ｈｎ−１（ｐ）を更新する。
１５ｆは共役複素信号出力部、１５ｇは送信信号ｘ（ｔ）と帰還復調信号ｙ（ｔ）の差ｅ（ｔ）を出力する減算器、１５ｈはｅ（ｔ）とｕ＊（ｔ）の乗算を行う乗算器、１５ｉはｈｎ−１（ｐ）とｙ＊（ｔ）の乗算を行う乗算器、１５ｊはステップサイズパラメータμを乗算する乗算器、１５ｋはｈｎ−１（ｐ）とμｅ（ｔ）ｕ＊（ｔ）を加算する加算器、１５ｍ，１５ｎ、１５ｐは遅延部であり、送信信号ｘ（ｔ）が入力してから帰還復調信号ｙ（ｔ）が減算器１５ｇに入力するまでの遅延時間を入力信号に付加する。１５ｆ、１５ｈ〜１５ｊは回転演算部１６を構成する。ｕ（ｔ）は歪を受けた信号である。上記構成により、以下に示す演算が行われる。
ｈｎ（ｐ）＝ｈｎ−１（ｐ）＋μｅ（ｔ）ｕ＊（ｔ）
ｅ（ｔ）＝ｘ（ｔ）−ｙ（ｔ）
ｙ（ｔ）＝ｈｎ−１（ｐ）ｘ（ｔ）ｆ（ｐ）
ｕ（ｔ）＝ｘ（ｔ）ｆ（ｐ）＝ｈ＊ｎ−１（ｐ）ｙ（ｔ）
Ｐ＝｜ｘ（ｔ）｜２
ただし、ｘ，ｙ，ｆ，ｈ，ｕ，ｅは複素数、＊は共役複素数である。上記演算処理を行うことにより、送信信号ｘ（ｔ）と帰還復調信号ｙ（ｔ）の差ｅ（ｔ）が最小となるように歪補償係数ｈ（ｐ）が更新され、最終的に最適の歪補償係数値に収束し、送信電力増幅器の歪が補償される。
図３２はｘ（ｔ）＝Ｉ（ｔ）＋ｊＱ（ｔ）として表現した送信装置の全体の構成図であり、図２９、図３１と同一部分には同一符号を付している。
以上のように、ディジタル非線形歪補償方式は、送信信号を直交変調して得られる搬送波を帰還検波し、送信信号と帰還信号の振幅をディジタル変換して比較し、比較結果に基づいて歪補償係数をリアルタイムに更新するという原理である。この非線形歪補償方式によれば、歪を減少でき、その結果、高出力で非線形領域での動作でも漏洩電力を低く抑え、かつ、電力負荷効率を改善することが可能となる。
ところで、歪補償装置の各遅延回路１５ｍ，１５ｎ，１５ｐに設定する遅延時間Ｄは送信電力増幅器１５ｂにおける遅延時間をＤ０、帰還系１５ｃの遅延時間をＤ１とすれば、次式
Ｄ＝Ｄ０＋Ｄ１
を満足するように設定する必要がある。この遅延時間Ｄを正しく設定できないと歪補償機能が有効に動作せず、遅延時間の設定誤差が大きくなるほどサイドローブが持ち上がって隣接チャネルへの漏洩電力が大きくなる。
電力増幅器１５ｂや帰還系１５ｃに用いられるフィルタ等のデバイスには個体差や経年変化があり、トータルの遅延時間Ｄが変動する。このため、従来は送信装置毎に各遅延回路１５ｍ，１５ｎ，１５ｐに設定する遅延時間を遅延時間調整スイッチ等を用いて手動で調整しており、遅延時間調整作業が煩雑となり、しかも、高精度の調整ができない問題があった。
以上から本発明の目的は、自動的に遅延時間を高精度に決定し、該遅延時間を遅延回路に設定できるようにすることである。
本発明の別の目的は、正確な遅延時間を用いることにより良好な歪補償を行えるようにし、しかも、送信電力増幅器の電力負荷効率を改善し、低消費電力化を可能にすることである。
本発明の別の目的は、電力負荷効率を改善して発熱量を削減し、これにより、発熱対策を軽減し、かつ、装置の規模を削減することである。
発明の開示
本発明の第１は、歪補償係数を用いて入力信号に歪補償処理を施して歪デバイスに入力し、歪補償前の入力信号と歪デバイスの出力側からフィードバックされるフィードバック信号とに基づいて歪補償係数を演算し、演算された歪補償係数を入力信号に対応させて記憶する歪補償装置において、（１）フィードバック信号をＡＤ変換し、（２）該ＡＤ変換出力に高速フーリエ変換（ＦＦＴ）を施し、（３）ＦＦＴ演算結果を用いて信号ノイズ比ＳＮＲあるいは隣接チャネル漏洩電力比ＡＣＬＲあるいはノイズレベルＰｎのいずれかの値を計算し、（４）現時刻における前記計算値と１つ前の時刻における前記計算値の差が零あるいは閾値以下となるようにを歪デバイスとフィードバックループで生じる遅延時間を調整し、（５）この調整処理を繰り返して正確な遅延時間を決定し、該遅延時間に基づいて歪補償装置各部のタイミング合わせを行う。
本発明の第２は、歪補償係数を用いて入力信号に歪補償処理を施して歪デバイスに入力し、歪補償前の入力信号と歪デバイスの出力側からフィードバックされるフィードバック信号とに基づいて歪補償係数を演算し、演算された歪補償係数を入力信号に対応させて記憶する歪補償装置において、（１）フィードバック信号をＡＤ変換し、（２）該ＡＤ変換出力に高速フーリエ変換（ＦＦＴ）を施し、（３）ＦＦＴ演算結果に基づいて信号ノイズ比ＳＮＲあるいは隣接チャネル漏洩電力比ＡＣＬＲあるいはノイズレベルＰｎのいずれかの値を計算し、（４）現時刻における前記計算値と１つ前の時刻における前記計算値の差が零あるいは閾値以下となるようにＡＤ変換部のクロックタイミングを調整する。
本発明の第３は、歪補償係数を用いて入力信号に歪補償処理を施して歪デバイスに入力し、歪補償前の入力信号と歪デバイスの出力側からフィードバックされるフィードバック信号とに基づいて歪補償係数を演算し、演算された歪補償係数を入力信号に対応させて記憶する歪補償装置において、（１）少なくとも隣接チャネルの周波数帯域を通過帯域とすると共に、前記フィードバック信号が入力されるバンドパスフィルタを設け、（２）該バンドパスフィルタの出力より隣接チャネルの電力を含む雑音電力を検出し、（３）現時刻における雑音電力と１つ前の時刻における雑音電力の差が零あるいは閾値以下となるようにを歪デバイスとフィードバックループで生じる遅延時間を調整し、（４）この調整処理を繰り返して正確な遅延時間を決定し、該遅延時間に基づいて歪補償装置各部のタイミング合わせを行う。
以上の第１〜第３の発明によれば、歪補償装置における送信信号とフィードバック信号のタイミングを精度良くかつ自動的に合わせることができ、これにより、歪補償の精度を向上でき、しかも、歪補償を安定に動作させることができる。また、送信電力増幅器の電力負荷効率を改善することができ、低消費電力化が可能となる。さらに、電力負荷効率の改善により、発熱量を削減でき、発熱対策を軽減でき、この結果、装置の規模を削減することができる。
発明を実施するための最良の形態
（Ａ）本発明の原理
歪補償装置において、各遅延回路１５ｍ，１５ｎ，１５ｐ（図３１参照）に設定する遅延時間Ｄを正確に設定できないと、図１の点線で示すようにサイドローブが持ち上がって隣接チャネルへの漏洩電力が大きくなる。各遅延回路に設定する遅延時間の誤差と、隣接チャネル電力比ＡＣＬＲあるいは信号ノイズ比ＳＮＲあるいは有効ビット長（以後ＥＮＯＢ：Ｅｆｆｅｃｔｉｖｅ  Ｎｕｍｂｅｒ  ｏｆ  Ｂｉｔ）あるいは帯域外のノイズレベルＰｎとの間には相関がある。隣接チャネル電力比ＡＣＬＲは図２に示すように送信信号の周波数チャネルにおける電力（信号電力）Ｐｓと隣接チャネルの電力Ｐ１１，Ｐ２１、次隣接チャネルの電力Ｐ１２，Ｐ２２の比であり、信号ノイズ比ＳＮＲは信号電力Ｐｓと雑音電力（Ｐ１１，Ｐ２１，Ｐ１２，Ｐ２２．．．）の比、ＥＮＯＢはＳＮＲより一義的に求まる値、ノイズレベルＰｎは前記雑音電力である。
以上より、これらの１つを測定し、その値が最小となるように、あるいはその値がもはや変化しなくなるまで、遅延時間を調整すれば、その時の遅延時間が送信電力増幅器とフィードバックループにおけるトータルの正確な遅延時間となり、この遅延量を用いることにより良好な歪み補償を行え、増幅器の電力負荷率効率が改善され、低消費電力化が可能となる。また、電力負荷効率の改善により、発熱量が削減でき、発熱対策が軽減し、装置の規模も削減できる。
（Ｂ）第１実施例
（ａ）全体の構成
図１は本発明の第１実施例の構成図であり、２１はディジタルの送信信号ｘ（ｔ）に歪補償係数ｈ（ｐ）を乗算してプリディストーション処理を施す乗算器、２２は送信信号をアナログに変換するＤＡ変換器、２３は送信電力増幅器、２４は送信信号の一部を抽出する方向結合器、２５は送信電力増幅器からの出力信号を帰還する帰還系、２６はアナログの送信信号をディジタルに変換するＡＤ変換器、２７は送信信号ｘ（ｔ）とフィードバック信号ｙ（ｔ）の差ｅ（ｔ）を出力する減算器、２８〜３０は送信信号ｘ（ｔ）が入力してからフィードバック信号ｙ（ｔ）が減算器２６に入力するまでの遅延時間を各部信号に付加する遅延部、３１は送信信号ｘ（ｔ）のパワーｐ（＝ｘ（ｔ）２）を演算する演算部（振幅−電力変換部）、３２は送信信号ｘ（ｔ）の各パワーに応じた歪補償係数を記憶する歪補償係数記憶部（歪補償テーブル）であり、送信信号ｘ（ｔ）のパワーｐに応じた歪補償係数ｈ（ｐ）を出力すると共に、ＬＭＳアルゴリズムにより求まる歪補償係数ｈ（ｐ）で更新されるもの、３３は歪補償信号生成部であり、ＬＭＳアルゴリズムを用いた適応信号処理により歪補償前の送信信号とフィードバック信号の差が零となるように歪補償係数ｈ（ｐ）を演算して歪補償テーブル３２の内容を更新するもの、４１は遅延部２８〜３０に設定する遅延時間を調整するタイミング調整部であり、高速フーリエ変換（ＦＦＴ）によりＡＣＬＲを算出して遅延時間を調整する。
タイミング調整部４１において、ＦＦＴ演算部４２はＡＤ変換器２６から出力するＮ（＝１０２４）ポイントのＡＤ変換出力データ（サンプリング時刻ｔ０〜ｔ１０２３のデータ）を蓄積し、高速フーリエ変換を行う。このＦＦＴ演算により、サンプリング周期をΔｔとすれば、周波数Δｆ（＝１／Δｔ・Ｎ）間隔でＮ／２（＝５１２）個のスペクトラムが得られる。ＡＣＬＲ算出部  ４３はＦＦＴ演算部４２から出力するスペクトラムを用いてＡＣＬＲを算出する。すなわち、送信信号の周波数チャネルの帯域に属するスペクトルを合計して信号成分の電力Ｐｓ（図２参照）を算出すると共に、隣接チャネルまたは次隣接チャネルの周波数帯域に属するスペクトルを合計して、隣接チャネル漏洩電力Ｐ１１または次隣接チャネル漏洩電力Ｐ１２を算出する。ついで、次式を用いて時間ｔにおける隣接チャネル漏洩電力比（ＡＣＬＲ１またはＡＣＬＲ２）を算出する。
ＡＣＬＲ１＝Ｐ１１／Ｐｓ    隣接チャネル漏洩電力比            （１）
ＡＣＬＲ２＝Ｐ１２／Ｐｓ    次隣接チャネル漏洩電力比          （２）
なお、以後これらを単にＡＣＬＲと総称する。ただし、ＡＣＬＲとしてＡＣＬＲ１あるいはＡＣＬＲ２を採用することができ、更には、高周波側の隣接チャネル漏洩電力Ｐ２１、Ｐ２２を用いてＡＣＬＲを算出することもできる。
遅延量調整部４４は、今回のＡＣＬＲとメモリ４５に保存されている前回のＡＣＬＲを比較し、比較結果に基づいて遅延時間を増減し、以後、この遅延時間調整処理を繰り返して正確な遅延時間を決定し、該遅延時間を遅延部２８〜３０に設定する。
（ｂ）遅延時間決定処理
図４は第１実施例のタイミング調整部４１の遅延時間決定処理フローである。
ＡＤ変換器２６から出力する１０２４ポイントのフィードバック信号を蓄積し（ステップ１０１）、ＦＦＴ演算により所定周波数間隔でスペクトルを求め、該スペクトルを用いて送信信号電力Ｐｓ、隣接チャネル電力Ｐ１１を測定し（ステップ１０２〜１０３）、（１）式により今回のＡＣＬＲｔを測定する（ステップ１０４）。
ついで、今回のＡＣＬＲｔと前回のＡＣＬＲｔ−１の差δを計算する（ステップ１０５）。ここで、今回の時間ｔにおける遅延量をＤｔとし、前回の時間ｔ−１における遅延量をＤｔ−１とするとき、
Ｄｔ＞Ｄｔ−１    （３）
が成立するかチェックする（ステップ１０６）。成立すれば、δの正負を判別する（ステップ１０７）。
δ＜０であれば、遅延時間を増加したとき（Ｄｔ＞Ｄｔ−１）、隣接チャネル漏洩電力ＡＣＬＲが減少して改善されたことになる。かかる場合は、遅延量Ｄｔを１増加してＤｔ＋１とし各遅延部２８〜３０に設定する（Ｄｔ＋１＝Ｄｔ＋１、ステップ１０８）。ついで、今回のＡＣＬＲｔをＡＣＬＲｔ−１とし（ＡＣＬＲｔ−１＝ＡＣＬＲｔ、ステップ１０９）、はじめに戻り以降の処理を繰り返す。
ステップ１０７において、δ＞０であれば、遅延時間を増加したとき（Ｄｔ＞Ｄｔ−１）、隣接チャネル漏洩電力ＡＣＬＲが増加してしまい劣化されたことになる。かかる場合、遅延量Ｄｔを１減少してＤｔ＋１とし各遅延部２８〜３０に設定する（Ｄｔ＋１＝Ｄｔ−１、ステップ１１０）。ついで、今回のＡＣＬＲｔをＡＣＬＲｔ−１とし（ＡＣＬＲｔ−１＝ＡＣＬＲｔ、ステップ１１１）、はじめに戻り以降の処理を繰り返す。
又、ステップ１０７において、δ＝０であれば、もはやＡＣＬＲを改善できないから、次回の遅延時間Ｄｔ＋１を今回の遅延時間Ｄｔとし（Ｄｔ＋１＝Ｄｔ、ステップ１１２）、遅延時間調整処理を終了する。
一方、ステップ１０６において、
Ｄｔ＞Ｄｔ−１
が成立せず、Ｄｔ＜Ｄｔ−１であれば、δの正負を判別する（ステップ１１３）。δ＜０で負であれば、遅延時間を減少したとき（Ｄｔ＜Ｄｔ−１）、隣接チャネル漏洩電力ＡＣＬＲが減少して改善されたことになる。かかる場合は、遅延量Ｄｔを１減少してＤｔ＋１とし各遅延部２８〜３０に設定する（Ｄｔ＋１＝Ｄｔ−１、ステップ１１４）。ついで、今回のＡＣＬＲｔをＡＣＬＲｔ−１とし（ＡＣＬＲｔ−１＝ＡＣＬＲｔ、ステップ１１５）、はじめに戻り以降の処理を繰り返す。
ステップ１１３において、δ＞０で正であれば、遅延時間を減少したとき（Ｄｔ＜Ｄｔ−１）、隣接チャネル漏洩電力ＡＣＬＲが増加してしまい劣化したことになる。かかる場合、遅延量Ｄｔを１増加してＤｔ＋１とし各遅延部２８〜３０に設定する（Ｄｔ＋１＝Ｄｔ＋１、ステップ１１６）。ついで、今回のＡＣＬＲｔをＡＣＬＲｔ−１とし（ＡＣＬＲｔ−１＝ＡＣＬＲｔ、ステップ１１７）、はじめに戻り以降の処理を繰り返す。
又、ステップ１１３において、δ＝０であれば、もはやＡＣＬＲを改善できないから、次回の遅延時間Ｄｔ＋１を今回の遅延時間Ｄｔとし（Ｄｔ＋１＝Ｄｔ、ステップ１１２）、遅延時間調整処理を終了する。
以上をまとめると、Ｄｔ＞Ｄｔ−１であれば以下の関係式
ｉｆ  ＡＣＬＲｔ＞ＡＣＬＲｔ−１  ｔｈｅｎ  Ｄｔ＋１＜Ｄｔ  （４ａ）
ｉｆ  ＡＣＬＲｔ＝ＡＣＬＲｔ−１  ｔｈｅｎ  Ｄｔ＋１＝Ｄｔ  （５ａ）
ｉｆ  ＡＣＬＲｔ＜ＡＣＬＲｔ−１  ｔｈｅｎ  Ｄｔ＋１＞Ｄｔ  （６ａ）
になる。又、Ｄｔ＜Ｄｔ−１であれば以下の関係式
ｉｆ  ＡＣＬＲｔ＞ＡＣＬＲｔ−１  ｔｈｅｎ  Ｄｔ＋１＞Ｄｔ  （４ｂ）
ｉｆ  ＡＣＬＲｔ＝ＡＣＬＲｔ−１  ｔｈｅｎ  Ｄｔ＋１＝Ｄｔ  （５ｂ）
ｉｆ  ＡＣＬＲｔ＜ＡＣＬＲｔ−１  ｔｈｅｎ  Ｄｔ＋１＜Ｄｔ  （６ｂ）
になる。これらの動作を繰り返すと、最終的に（５ａ），（５ｂ）式の状態となり、最もＡＣＬＲが良い最適な遅延量Ｄｏｐｔを導くことができる。この値を遅延部２８〜３０に設定して歪補償処理を実行すると歪が減少し図２７（ｂ）の点線で示すようなスペクトラムとすることができる。これにより増幅器の電力負荷効率を改善することができて、低消費電力化が可能となる。さらに、電力負荷効率の改善により、発熱最が削減でき、発熱対策が軽減する。この結果、装置の規模も削減することができる。
なお、初期値については、遅延量を０としてもよいし、ある一定値を設定してもよい。また、実際のＡＣＬＲ１は高周波側（ＡＣＬＲ１＋）及び低周波側（ＡＣＬＲ１−）の２種類あり、同様にＡＣＬＲ２についてもＡＣＬＲ２＋、ＡＣＬＲ２−の２種類がある。そこで、ＡＣＬＲ＋、ＡＣＬＲ１−の平均値をＡＣＬＲとして採用してもよい。また、ＡＣＬＲ１とＡＣＬＲ２に対して重み付けを行ってＡＣＬＲとすることもできる。
また、上述の遅延制御において、送信信号ｘ（ｔ）に変調波を用いた場合は、上述のように隣接チャネル漏洩電力比ＡＣＬＲに基づいて遅延時間決定制御を行い、送信信号ｘ（ｔ）に連続波ＣＷを用いた場合には、ＳＮＲ又はＥＮＯＢによって制御する。以下、その手順を示す。
まず、ＦＦＴ結果のスペクトラムより、信号電力Ｐｓ（図５の実線で囲まれた面積）と、雑音電力Ｐｎ（図５の斜線の面積）を算出し次式
ＳＮＲ＝Ｐｓ／Ｐｎ    （７）
よりＳＮＲを算出する。以後、図４のフローにおいてＳＮＲをＡＣＬＲに代わって使用して同様に遅延時間を決定する。ＥＮＯＢを使用する場合には、次式
ＥＮＯＢ＝（ＳＮＲ−１．７６）／６．０２  （ｄＢ）  （８）
によりＥＮＯＢを演算し、以後、図４のフローにおいてＥＮＯＢをＡＣＬＲに代わって使用して同様に遅延時間を決定する。また、ノイズレベルによる制御を行う場合は、送信信号に変調波を用いてもよいし、連続波ＣＷを用いてもよい。
（ｃ）変形例
・第１変形例
第１実施例はシングルキャリアの送信装置に適用できるものであるが、マルチキャリアの送信装置にも適用できる。図６は複数の送信信号をマルチキャリア信号を用いて送信する場合の構成図であり、４つの周波数を多重して送信する場合の例を示している。ディジタルの各送信信号ｘ１（ｔ）〜ｘ４（ｔ）は周波数シフト部５１〜５４でｅｘｐ（ｊω１ｔ）〜ｅｘｐ（ｊω４ｔ）（ωｎ＝２πｔ）を乗算されてｆ１〜ｆ４に周波数シフトを施された後、合成部５５で周波数多重される。このディジタル周波数多重信号はシングルキャリアの送信信号に対応し、以後、シングルキャリアの場合と同様の歪補償処理が行われる。
・第２変形例
第１実施例では今回と前回のＡＣＬＲあるいはＳＮＲが一致したときに遅延時間決定処理を終了するようにしたが、所定の閾値以下になったときに遅延時間決定処理を終了するように構成することもできる。
図７はかかる第２変形例の構成図、図８は遅延時間決定の処理フローである。尚、処理フローでは遅延時間がＤｔ＞Ｄｔ＋１の場合を示し、Ｄｔ＜Ｄｔ＋１の処理の図示を省略している。図７において、図３の第１実施例と異なる点は、閾値設定部４６を設けている点であり、図８の処理フローにおいて図４の処理フローと異なる点は、今回のＡＣＬＲｔが閾値ＡＣＬＲｔｈ以下になったときに遅延時間決定処理を終了する点である。すなわち、ステップ２０１において今回のＡＣＬＲｔと閾値ＡＣＬＲｔｈとの差δ１（＝ＡＣＬＲｔ−ＡＣＬＲｔｈ）を算出し、ステップ２０１において差δ１が０以下であるかチェックし、δ１≦０であれば遅延時間決定処理を終了し、δ１＞０であれば今回と前回のＡＣＬＲの差δ２を算出し（ステップ１０５）、以後、差δ２の正／負／零に応じて図４と同一の処理を行う。ただし、処理フローでは前回と今回の遅延時間がＤｔ＞Ｄｔ＋１の関係にあるものとしている。
ところで、ＦＦＴ演算はＮ＝１０２４ポイント蓄積した後は１サンプルデータ毎に行うこともできるが、高速処理を必要とするため、Ｎ＝１０２４ポイント毎に間欠的に行う方が消費電力を低減できる。
第２変形例によれば、今回のＡＣＬＲが閾値以下になった場合、収束したと判断し、そのときの遅延量Ｄｔを最適値として各遅延部２８〜３０に設定して歪み補償を行う。これにより、第１実施例よりも収束を早くできる。又、ＦＦＴ演算をＮ＝１０２４ポイント毎に間欠的に行うことにより消費電力を低減することができる。
・第３変形例
第２変形例においてＦＦＴ演算部４２は、一定数（Ｎ＝１０２４）のＡＤ変換出力を用いて間欠的にＦＦＴ演算を行っているが、最初は少ない数のＡＤ変換出力データを用いてＦＦＴ演算を行ない、遅延時間と閾値の差が小さくなるに従ってポイント数を多くするように構成することもできる。
図９はＦＦＴ演算に用いるＡＤ変換データ数を可変にする第３変形例の遅延時間決定処理フローであり、図８の処理フローと同一部分には同一符号を付している。異なる点は、ステップ２０２の後に、今回のＡＣＬＲｔが閾値ＡＣＬＲｔｈ以下にならなければ、その差δ１（＝ＡＣＬＲｔ−ＡＣＬＲｔｈ）に応じてＦＦＴ演算に用いるＡＤ変換データ数Ｎを適応的に制御するステップ２０３が含まれている点である。
例えば、ＦＦＴ演算を行うポイント数を最初は２５６ポイントと短くし、歪補償が進むにつれて５１２ポイントとしてＦＦＴ演算を行い、更にＡＣＬＲが改善されれば１０２４ポイントとし、順次スペクトルが得られる周波数間隔を狭める。これにより、遅延調整制御の収束が早くなるだけでなく、収束安定度が増しかつ、高精度の遅延調整を行うことができる。
・第４変形例
送信電力増幅器２２と帰還系２５のトータルの遅延時間は経年変化する。そこで、定期的に遅延時間決定処理を行い、常に遅延部２８〜３０に正確な遅延時間を設定する必要がある。
図１０は遅延時間を間欠的に決定して設定する第４変形例の構成図、図１１は第４変形例の遅延時間決定処理フローであり、図７、図８に示す第２変形例と同一部分には同一符号を付している。図１０において、図７の第２変形例と異なる点は、タイマー６１を設けている点であり、図１１の処理フローにおいて図８の処理フローと異なる点は、フローの最初のステップ２００においてタイマー６１より遅延時間決定処理開始が指示されたとき、ステップ１０１以降の遅延時間決定処理を行う点である。かかる間欠動作によれば常時遅延時間決定処理を行う必要がないため、消費電力を低減できる。
・第５変形例
送信電力増幅器２２と帰還系２５のトータルの遅延時間はデバイスの個体差により変化する。そこで、工場製造時に遅延時間を調整して最適な遅延時間Ｄｏｐｔを求め、メモリに記憶し、実運用時にこの値を用いて歪補償制御を行うようにする。このようにすれば、運用時に遅延時間決定制御を行う必要がなく、タイミング調整部４１を省略でき、コスト、規模的に有利である。
以上より、第５変形例では方向性結合器に替えてスイッチ６２を使用する。スイッチ６２は、遅延時間決定制御時に送信電力増幅器２２の出力信号をＡＤ変換器２６に入力し、運用時に送信電力増幅器２２をの出力信号を図示しないアンテナに入力する。この結果、製造時に遅延時間決定制御を行っても不要電波が放射されることがない。また、方向結合器と異なりフィードバックにおける損失がないため精度良く最適な遅延時間Ｄｏｐｔを求めてメモリに記憶するができ、実運用時に、この値を用いて正しい歪補償制御を行うことができる。また、タイミング調整部４１を備えておくことにより、製造時の遅延時間の最適値を初期値とし、実運用時に遅延時間を更新することも可能である。これにより、経年変化に対応することができる。
尚、図示しないが、第１〜ら第５変形例を適宜に組み合わせて歪補償装置を構成することもできる。
（Ｃ）第２実施例
第１実施例は送信信号に歪補償係数を乗算して歪補償信号を発生して送信電力増幅器に入力する歪補償装置に適用した例であるが、主信号（送信信号）と該送信信号に付加する歪成分（誤差信号）のそれぞれを独立にＤＡ変換した後、合成して送信電力増幅器に入力する歪補償装置にも適用できる。尚、後者の歪補償装置によれば、誤差信号の振幅が小さいため、誤差信号のみを出力するＤＡ変換器のビット精度を低くでき、又、送信信号のみを出力するＤＡ変換器にも大きなダイナミックレンジが不要であり、該ＤＡ変換器のビット精度を低くできる利点がある。
（ａ）構成
図１３は第２実施例の歪補償装置の構成図であり、第１実施例と同一部分には同一符号を付している。
７１は誤差信号発生部であり、送信信号ｘ（ｔ）のパワー｜ｘ（ｔ）｜２に応じた歪補償係数ｈｎ（ｐ）を歪補償テーブル３２から読み出し、該歪補償係数ｈｎ（ｐ）を送信信号ｘ（ｔ）に乗算する乗算器７１ａ、乗算器の出力信号ｘ（ｔ）・ｈｎ（ｐ）と送信信号ｘ（ｔ）との差である誤差信号Ｅ（ｔ）を出力する減算器７１ｂを有している。７２はディジタルの誤差信号Ｅ（ｔ）をアナログに変換するＤＡ変換器、７３は必要帯域の誤差信号成分のみを通過して波形整形するバンドパスフィルタ、７４は出力を調整する減衰器、７５は送信信号（主信号）ｘ（ｔ）をアナログに変換するＤＡ変換器、７６は送信信号より不要チャネルの信号成分を除去するバンドパスフィルタ、７７はアナログの送信信号ｘ（ｔ）とアナログの誤差信号Ｅ（ｔ）を合成して送信電力増幅器２３に入力する信号合成部である。他の構成及び遅延時間調整制御は第１実施例（図３、図４）と同じである。
（ｂ）変形例
・第１変形例
第２実施例はシングルキャリアの送信装置に適用できるものであるが、マルチキャリアの送信装置にも適用できる。図１４は複数の送信信号をマルチキャリア信号を用いて送信する場合の構成図であり、４つの周波数を多重して送信する場合の例を示している。ディジタルの各送信信号ｘ１（ｔ）〜ｘ４（ｔ）は周波数シフト部７８〜８１でｅｘｐ（ｊω１ｔ）〜ｅｘｐ（ｊω４ｔ）（ωｎ＝２πｔ）を乗算されてｆ１〜ｆ４に周波数シフトを施された後、合成部８２，８３で周波数多重される。このディジタル周波数多重信号はシングルキャリアの送信信号に対応し、以後、シングルキャリアの場合と同様の歪補償処理が行われる。
尚、４波の場合、スペクトルは図１５に示すようになるから、信号成分の電力Ｐ１と隣接チャネル漏洩電力Ｐ１１を算出し、次式により隣接チャネル漏洩電力比ＡＣＬＲ
ＡＣＬＲ＝Ｐ１１／Ｐ１  隣接チャネル漏洩電力比      （９）
を算出し、この隣接チャネル漏洩電力比ＡＣＬＲを用いて図４のフローにしたがって遅延時間を決定する。そして、この決定された遅延時間を遅延部２８〜３０に設定して歪補償することにより、図１５のスペクトラムの広がりが解消され矩形上のスペクトラムが４本の状態に近づき、歪が補償される。これにより増幅器の電力負荷効率を改善することができ、低消費電力化が可能となる。さらに、電力負荷効率の改善により、発熱量が削減でき、発熱対策が軽減する。この結果、装置の規模も削減することができる。
なお、初期値については、遅延量を０としてもよいし、ある一定値を設定してもよい。また、実際には隣接チャネルは周波数の上側及び下側の２種類がある。このため、いずれか一方、平均、両側の和等を用いる事ができる。
．第２変形例
第１変形例では今回と前回のＡＣＬＲが一致したときに遅延時間決定処理を終了するが、所定の閾値以下になったときに遅延時間決定処理を終了するように構成することもできる。図１６はかかる第２変形例の構成図であり、図１４の第１変形例と同一部分には同一符号を付している。図１４の第１変形例と異なる点は、閾値設定部４６を設けている点であり、遅延時間の決定は図８の処理フローに従って行われる。すなわち、今回のＡＣＬＲｔが閾値ＡＣＬＲｔｈ以下になったときに遅延時間決定処理を終了する。
．第３変形例
送信電力増幅器２２と帰還系２５のトータルの遅延時間は経年変化する。そこで、定期的に遅延時間決定処理を行い、常に遅延部２８〜３０に正確な遅延時間を設定する必要がある。図１７は遅延時間を間欠的に決定して設定する第３変形例の構成図であり、図１４に示す第１変形例と同一部分には同一符号を付している。第１変形例と異なる点は、タイマー６１を設けている点であり、定期的にタイマー６１より遅延時間決定処理開始が指示されたとき遅延時間決定処理を行うようになっている。かかる間欠動作によれば常時遅延時間決定処理を行う必要がないため、消費電力を低減できる。
（Ｄ）第３実施例
（ａ）第３実施例の概略
第１、第２実施例では、ＦＦＴ演算により求めたＡＣＬＲ等の結果を用いて、送信電力増幅器２２と帰還系２５のトータルの遅延時間を決定して遅延部２８〜３０に設定する。第３実施例は第１、第２実施例と異なり、ＦＦＴ演算により求めたＡＣＬＲ等の結果を用いてＡＤ変換器２６のクロックＣＬＫ（エンコード信号とも言う）の位相を進みあるいは遅れ制御する。
具体的には、ＡＤ変換器２６へのクロックＣＬＫのタイミングによって、隣接チャネル漏洩電力ＡＣＬＲや信号雑音電力比ＳＮＲ、ＥＮＯＢ等の特性が変動する。以後、ＳＮＲを用いて説明する。ＡＤ変換器２６の入力信号の変換点に対して、クロックＣＬＫの立ち上がりタイミングがどの程度遅れるかによってＳＮＲが変動する。すなわち、アイパターンを考慮すると、信号の変化点と変換点の中間でアイ開口が最も大きくなるため、この中間でクロックＣＬＫが立ち上がり、サンプリングが行われることが最良であり、ＳＮＲが最も良い値となる。一方、入力信号の変化点とクロックＣＬＫのタイミングが一致してしまうと、最悪の場合データが不定となてしまい、ＳＮＲが劣化する。そこで、クロック位相を制御してこれらを防ぎ、ＳＮＲを改善することは、歪補償装置全体の特性を改善することになり、結果的に送信電力増幅器の効率が改善される。
（ｂ）全体の構成
図１８は本発明の第３実施例の構成図であり、２１〜３３、４１〜４４は第１実施例（図３）と同一部分を示し同一機能を有している。遅延素子６５はＡＤ変換器２６のクロックＣＬＫ′の位相をΔＤづつ可変するクロック位相遅延素子であり、遅延量調整部４４からの指示に従ってクロックＣＬＫ′の位相をΔＤづつ進みあるいは遅延する。タイミング調整部４１において、ＦＦＴ演算部４２はＡＤ変換器２６から出力するＮ（＝１０２４）ポイントのＡＤ変換出力データ（サンプリング時刻ｔ０〜ｔ１０２３のデータ）を蓄積し、高速フーリエ変換を行う。このＦＦＴ演算により、サンプリング周期をΔｔとすれば、周波数Δｆ（＝１／Δｔ・Ｎ）間隔でＮ／２（＝５１２）個のスペクトラムが得られる。ＳＮＲ算出部４３はＦＦＴ演算部４２から出力するスペクトラムを用いてＳＮＲを算出する。すなわち、送信信号チャネルの周波数帯域に属するスペクトルを合計して信号成分の電力Ｐｓを算出すると共に、該送信信号チャネルに属さないスペクトルを合計して雑音信号の電力Ｐｎを算出し、次式
ＳＮＲ＝Ｐｓ／Ｐｎ    （１０）
によりＳＮＲを算出する。遅延量調整部４４は、今回のＳＮＲとメモリ４５に保存されている前回のＳＮＲを比較し、比較結果に基づいてクロック位相を増減し、このクロック位相調整処理を繰り返して最適なクロック位相を決定してＡＤ変換器２６に入力する。、
（ｃ）クロック位相決定処理
図１９は第３実施例のタイミング調整部４１のクロック位相決定処理フローである。
ＡＤ変換器２６から出力する１０２４ポイントのフィードバック信号を蓄積し（ステップ２０１）、ＦＦＴ演算により所定周波数間隔でスペクトルを求め、該スペクトルを用いて送信信号電力Ｐｓ、雑音電力Ｐｎを測定し（ステップ２０２〜２０３）、（１０）式により今回のＳＮＲｔを測定する（ステップ２０４）。
ついで、今回のＳＮＲｔと前回のＳＮＲｔ−１の差δを計算する（ステップ２０５）。ここで、今回の時間ｔにおけるクロック位相をＣＬＫＲｔとし、前回の時間ｔ−１におけるクロック位相をＣＬＫＲｔ−１とするとき、
ＣＬＫＲｔ＞ＣＬＫＲｔ−１
が成立するかチェックする（ステップ２０６）。成立すれば、δの正負を判別する（ステップ２０７）。
δ＞０であれば、クロック位相を増加したとき（ＣＬＫＲｔ＞ＣＬＫＲｔ−１）、ＳＮＲが増加して改善されたことになる。かかる場合は、クロック位相ＣＬＫＲｔを１増加しＣＬＫＲｔ＋１とし、このクロック位相ＣＬＫＲｔ＋１を遅延素子６５に設定する（ステップ２０８）。これにより、遅延素子６５はクロック位相をΔＤ増加する。ついで、今回のＣＬＫＲｔをＣＬＫＲｔ−１とし（ＣＬＫＲｔ−１＝ＣＬＫＲｔ、ステップ２０９）、はじめに戻り以降の処理を繰り返す。
ステップ２０８において、δ＜０であればクロック位相を増加したとき（ＣＬＫＲｔ＞ＣＬＫＲｔ−１）、ＳＮＲが減少して劣化されたことになる。かかる場合、クロック位相ＣＬＫＲｔを１減少してＣＬＫＲｔ＋１とし、このクロック位相ＣＬＫＲｔ＋１を遅延素子６５に設定する（ステップ２１０）。これにより、遅延素子６５はクロック位相をΔＤ減少する。ついで、今回のＣＬＫＲｔをＣＬＫＲｔ−１とし（ＣＬＫＲｔ−１＝ＣＬＫＲｔ、ステップ２１１）、はじめに戻り以降の処理を繰り返す。又、ステップ２０７において、δ＝０であれば、もはやＳＮＲを改善できないから、次回のクロック位相ＣＬＫＲｔ＋１を今回のクロック位相ＣＬＫＲｔとし（ステップ２１２）、クロック位相調整処理を終了する。
一方、ステップ２０６において、
ＣＬＫＲｔ＞ＣＬＫＲｔ−１
が成立せず、ＣＬＫＲｔ＜ＣＬＫＲｔ−１であれば、δの正負を判別する（ステップ２１３）。δ＞０であれば、クロック位相を減少したとき、ＳＮＲが増加して改善されたことになる。かかる場合は、クロック位相ＣＬＫＲｔを１減少ＬＣＬＫＲｔ＋１とし、このクロック位相ＣＬＫＲｔ＋１を遅延素子６５に設定する（ステップ２１４）。これにより、遅延素子６５はクロック位相をΔＤ減少する。ついで、今回のＣＬＫＲｔをＣＬＫＲｔ−１とし（ＣＬＫＲｔ−１＝ＣＬＫＲｔ、ステップ２１５）、はじめに戻り以降の処理を繰り返す。
ステップ２１３において、δ＜０であれば、すなわち、遅延時間を減少するとＳＮＲが減少して劣化すれば、クロック位相ＣＬＫＲｔを１増加しＣＬＫＲｔ＋１とする（ステップ２１６）。ついで、今回のＣＬＫＲｔをＣＬＫＲｔ−１とし（ＣＬＫＲｔ−１＝ＣＬＫＲｔ、ステップ２１７）、はじめに戻り以降の処理を繰り返す。
又、ステップ２１３において、δ＝０であれば、もはやＳＮＲを改善できないから、次回のクロック位相ＣＬＫＲｔ＋１を今回のクロック位相ＣＬＫＲｔとし（ステップ２１２）、クロック位相調整処理を終了する。
以上をまとめると、ＣＬＫＲｔ＞ＣＬＫＲｔ−１であれば以下の関係式
0003857652.tif 000002
になる。又、ＣＬＫＲｔ＜ＣＬＫＲｔ−１であれば以下の関係式
0003857652.tif 000003
になる。これらの動作を繰り返すと、最終的に（１２ａ），（１２ｂ）式の状態となり、最もＳＮＲが良い最適な遅延量ＣＬＫＲｏｐｔを導くことができる。この値をＡＤ変換器２６に設定して歪補償処理を実行すると歪が減少する。これにより増幅器の電力負荷効率を改善することができ、低消費電力化が可能となる。さらに、電力負荷効率の改善により、発熱量が削減でき、発熱対策が軽減する。この結果、装置の規模も削減することができる。
なお、第１実施例の第１〜第５変形例を第３実施例に同様に適用することができる。
（Ｅ）第４実施例
図２０は第１、第３実施例を組み合わせて高精度の遅延時間制御を行う第４実施例の歪補償装置の構成図であり、図７の第１実施例（第２変形例）と図１８の第３実施例を組み合わせた構成を有し、同一部分には同一符号を付している。
第１実施例の遅延時間決定制御では、決定した遅延時間を遅延部２８〜３０に設定する。しかし、遅延部２８〜３０はシフトレジスタ等で構成され、クロック周期以下の遅延時間を設定することができない。一方、第２実施例のクロック位相決定制御では、クロック周期以下のクロック位相制御を行えるがそれ以上のクロック位相制御ができない。そこで、第４実施例では、第１、第３実施例を組み合わせて高精度の遅延時間制御を行うものである。
図２１は第４実施例の処理フローであり、まず、第１実施例により遅延時間を決定して遅延部２８〜３０に設定し、ついで、第３実施例に従ってクロック位相を決定する。
すなわち、ＡＤ変換器２６から出力する１０２４ポイントのフィードバック信号を蓄積し（ステップ３０１）、ＦＦＴ演算により所定周波数間隔でスペクトルを求め、該スペクトルを用いて送信信号電力Ｐｓ、隣接チャネル電力Ｐ１１を測定し、（１）式により今回のＡＣＬＲｔを測定する。ついで、今回のＡＣＬＲｔと前回のＡＣＬＲｔ−１の差δを計算する（ステップ３０２〜３０３）。
以後、今回のＡＣＬＲｔと前回のＡＣＬＲｔ−１の差δが第１の設定値以下となるまで遅延時間の増減を行って送信電力増幅器及びフィードバックループにおけるトータルの遅延時間を決定し、遅延部２８〜３０に設定する（ステップ３０４）。
ついで、ＡＤ変換器２６から出力する１０２４ポイントのフィードバック信号を蓄積し（ステップ３０５）、ＦＦＴ演算により所定周波数間隔でスペクトルを求め、該スペクトルを用いて送信信号電力Ｐｓ、雑音電力Ｐｎを測定し、（１０）式により今回のＳＮＲｔを測定する。ついで、今回のＳＮＲｔと前回のＳＮＲｔ−１の差δを計算する（ステップ３０６〜３０７）。
以後、今回のＳＮＲｔと前回のＳＮＲｔ−１の差δが第２の設定値以下となるまでクロックＣＬＫ′の位相の増減を行ってＡＤ変換器２６に入力する（ステップ３０８）。
以上により、第４実施例によればクロック周期以下の単位で遅延時間の制御が可能になる。このため、フィードバック信号の遅延量がＣＬＫ単位でなくても対応することができる。たとえば、遅延部２８〜３０にｎクロックの遅延時間を設定し、ＡＤ変換器２６にクロック時間以下の１／４クロックの位相遅延を設定できる。
以上により、歪補償の精度が増し、増幅器の電力負荷効率を改善することができ、低消費電力化が可能となる。さらに電力負荷効率の改善により、発熱量が削減でき、発熱対策が軽減する。この結果、装置の規模も削減することができる。
なお、上述の説明では遅延量を先に制御したが、クロックタイミングを先に制御してもよい。
（Ｆ）第５実施例
第１実施例はＡＤ変換されたフィードバック信号にＦＦＴ演算を施すことによりＡＣＬＲやＳＮＲ、ＥＮＯＢを求めて遅延時間決定制御を行っているが、第５実施例ではＦＦＴ演算によらずに雑音電力を求め、該雑音電力が最小となるように遅延時間を決定する。図２２は第５実施例の歪補償装置の構成図であり、図３の第１実施例と同一部分には同一符号を付しており、異なる点は、タイミング調整部４１の構成である。
タイミング調整部４１において、バンドパスフィルタ９１は図２３（ｂ）に示す通過特性を備え、フィードバック信号に含まれる隣接チャネルの周波数帯域成分（図２３（ａ）の斜線部参照）のみを通過し、ノイズレベル算出部９２はバンドパスフィルタ出力より雑音電力Ｐｎを検出して遅延量調整部９３に入力すると共にメモリ９４に格納する。すなわち、ノイズレベル算出部９２において、検波器９２ａにより雑音電力Ｐｎを検出し、ＡＤ変換器９２ｂでディジタルに変換して遅延量調整部９３に入力する。遅延量調整部９３は図４の処理フローと同様に今回の雑音電力Ｐｎｔと前回の雑音電力Ｐｎｔ−１の差δが零あるいは閾値以下となるように遅延時間Ｄｔを増減すると共に遅延部２８〜３０に設定する。以後、かかる制御を繰り返すことにより、最終的に送信電力増幅器２３とフィードバックループにおけるトータルの遅延時間が求まり遅延部２８〜３０に設定される。
尚、ノイズレベル算出部９２は図２４に示すように、バンドパスフィルタ９１から入力する隣接チャネルの信号成分をＡＤ変換器９２ｃでＡ／Ｄ変換し、ＡＤ変換出力にＦＦＴ演算部９２ｄでＦＦＴ演算を施し、雑音電力計算部９２ｅでＦＦＴ出力を用いて雑音電力を算出してもよい。
図２５はノイズレベル算出部９２として図２４の構成を用いた場合の遅延時間決定制御フローであり、バンドパスフィルタ９１により隣接チャネルの信号成分を取り出し（ステップ４０１）、該隣接チャネルの信号成分にＦＦＴ処理を施し（ステップ４０２）、ＦＦＴ出力を用いて雑音電力を算出し（ステップ４０３）、該雑音電力が最小となるように遅延時間を調整する（ステップ４０４）。
尚、第１実施例で説明した第２〜第５変形例を第５実施例に適用することができる。
以上本発明によれば、歪補償装置における送信信号とフィードバック信号のタイミングを精度良くかつ自動的に合わせることができ、これにより、歪補償の精度を向上でき、しかも、歪補償を安定に動作させることができる。
また、本発明によれば、送信電力増幅器の電力負荷効率を改善することができ、低消費電力化が可能となる。さらに、電力負荷効率の改善により、発熱量を削減でき、発熱対策を軽減でき、この結果、装置の規模を削減することができる。
【図面の簡単な説明】
図１は遅延時間と隣接チャネル漏洩電力ＡＣＬＲの関係図である。
図２はＡＣＬＲ説明図である。
図３は本発明の第１実施例の歪補償装置の構成図である。
図４は遅延時間決定の処理フローである。
図５はＳＮＲの説明図である。
図６は第１実施例の第１変形例である。
図７は第１実施例の第２変形例である。
図８は第２変形例における遅延時間決定処理フローである。
図９は第３変形例における遅延時間決定処理フローである。
図１０は第１実施例の第４変形例である。
図１１は第４変形例における遅延時間決定処理フローである。
図１２は第１実施例の第５変形例である。
図１３は第２実施例の歪補償装置の構成図である。
図１４は第２実施例の第１変形例である。
図１５は４波の場合のスペクトル図である。
図１６は第２実施例の第２変形例である。
図１７は第２実施例の第３変形例である。
図１８は第３実施例の歪補償装置の構成図である。
図１９は第３実施例のクロック位相決定処理フローである。
図２０は第４実施例の歪補償装置の構成図である。
図２１は第４実施例の処理フローである。
図２２は第５実施例の歪補償装置の構成図である。
図２３はバンドパスフィルタの通過特性説明図である。
図２４はノイズレベル算出部の別の構成図である。
図２５は雑音電力算出の処理フローである。
図２６は従来の送信装置の構成図である。
図２７は送信電力増幅器の非直線性による問題点の説明図である。
図２８は電力増幅器の効率特性例である。
図２９は従来のディジタル非線形歪補償機能を備えた送信装置の構成図である。
図３０は歪補償部の機能構成図である。
図３１は適応ＬＭＳによる歪補償処理説明図である。
図３２は送信信号ｘ（ｔ）を複素表現した送信装置の全体の構成図ある。
【図１】
0003857652.tif 000004
【図２】
0003857652.tif 000005
【図３】
0003857652.tif 000006
【図４】
0003857652.tif 000007
【図５】
0003857652.tif 000008
【図６】
0003857652.tif 000009
【図７】
0003857652.tif 000010
【図８】
0003857652.tif 000011
【図９】
0003857652.tif 000012
【図１０】
0003857652.tif 000013
【図１１】
0003857652.tif 000014
【図１２】
0003857652.tif 000015
【図１３】
0003857652.tif 000016
【図１４】
0003857652.tif 000017
【図１５】
0003857652.tif 000018
【図１６】
0003857652.tif 000019
【図１７】
0003857652.tif 000020
【図１８】
0003857652.tif 000021
【図１９】
0003857652.tif 000022
【図２０】
0003857652.tif 000023
【図２１】
0003857652.tif 000024
【図２２】
0003857652.tif 000025
【図２３】
0003857652.tif 000026
【図２４】
0003857652.tif 000027
【図２５】
0003857652.tif 000028
【図２６】
0003857652.tif 000029
【図２７】
0003857652.tif 000030
【図２８】
0003857652.tif 000031
【図２９】
0003857652.tif 000032
【図３０】
0003857652.tif 000033
【図３１】
0003857652.tif 000034
【図３２】
0003857652.tif 000035