(57)【特許請求の範囲】
【請求項１】
コレクタ領域、
前記コレクタ領域に形成されるベース領域、
前記ベース領域に形成されるエミッタ領域、
前記ベース領域を第１トランジスタ用のベース領域と第２トランジスタ用のベース領域とに分割するとともに、前記エミッタ領域を第１トランジスタ用のエミッタ領域と第２トランジスタ用のエミッタ領域とに分割する絶縁部、
前記第１トランジスタのベース領域と前記第２トランジスタのエミッタ領域とを電気的に接続する接続部、
を備えたことを特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関するものであり、小さい占有面積で、かつ電流増幅率が大きい半導体装置の提供を目的とする。
【０００２】
【従来の技術】
図１２Αに、従来のダーリントン構造トランジスタ１００の構造を示す要部断面図を示す。ダーリントン構造トランジスタ１００においては、コレクタ低比抵抗層１１２の上に形成されたコレクタ高比抵抗層１１１に、第１トランジスタ領域Ａ１および第２トランジスタ領域Ａ２を有している。
【０００３】
第１トランジスタ領域Ａ１には、第１トランジスタのベース領域１２１が形成されている。ベース領域１２１の表面にはエミッタ領域１３１が形成されている。第２トランジスタ領域Ａ２にも同様に、第２トランジスタのベース領域１２２が形成され、このベース領域１２２の表面にはエミッタ領域１３２が形成されている。
【０００４】
コレクタ低比抵抗層１１２の表面には、コレクタ電極１０５が形成されている。コレクタ電極１０５が形成される面とは反対の面上には、酸化膜１０４が形成されている。ベース領域１２１上にベース電極１０６、エミッタ領域１３２上にエミッタ電極１０７が形成されている。ベース・エミッタ接続電極１０８は、第１トランジスタのエミッタ領域１３１と第２トランジスタのベース領域１２２とを電気的に接続する。
【０００５】
なお、２つのトランジスタの各ベース領域１２１、１２２は、電気的に絶縁するために、距離γだけ離してベース領域１２１、１２２を形成している。
【０００６】
ダーリントン構造トランジスタ１００の等価回路図を図１２Βに示す。このように、ダーリントン構造トランジスタ１００においては、第１トランジスタTr1のエミッタＥ1が、増幅用の第２トランジスタTr2のベースＢ2に接続されている。ダーリントン構造トランジスタ１００の電流増幅率は、個々のトランジスタの増幅率の積β1＊β2で表される。したがって、大きな電流増幅率を得ることができる。
【０００７】
【発明が解決しようとする課題】
しかしながら、ダーリントン構造トランジスタ１００には、以下のような問題点があった。
【０００８】
不純物を注入するのにイオン注入法を用いた場合、イオン化した不純物はその有する運動エネルギによって、打込んだ位置から半導体基盤表面に平行な方向へ広がる。また、不純物注入後、アニールにおこなうことにより、不純物が半導体基盤の深さ方向だけでなく、平行な方向にも拡散する。
【０００９】
すなわち、半導体基盤上に２つのベース領域を形成する場合、それぞれのベース領域のアニール後の横方向の広がりおよび両ベース領域間の電気的独立を確保するための距離を考慮しなければならなかった。したがって、半導体装置全体として小さくできないという問題があった。特に、他段のダーリントントランジスタにおいては、上記問題が顕著となる。
【００１０】
本発明は、集積度が高くかつ電流増幅率が大きい半導体装置の提供を目的とする。
【００１１】
また、本発明は、複数のベース領域間の電気的独立を確保しつつ、その間の距離を短くすることによって、集積度が高い半導体装置を提供することを目的とする。
【００１２】
さらに、本発明は、ベース領域間に絶縁部を設けることによってベース領域間の電気的独立を確保しつつ、その間の距離を短くすることによって集積度の高い半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本願発明にかかる半導体装置は、コレクタ領域、前記コレクタ領域に形成される第１トランジスタ用のベース領域、前記コレクタ領域に形成される第２トランジスタ用のベース領域、前記第１トランジスタ用のベース領域に形成される第１トランジスタ用のエミッタ領域、前記第２トランジスタ用のベース領域に形成される第２トランジスタ用のエミッタ領域、前記第１トランジスタ用のベース領域と前記第２トランジスタ用のエミッタ領域を電気的に接続する接続部、を備えた半導体装置において、前記第１トランジスタ用のベース領域と前記第２トランジスタ用のベース領域とを絶縁部を介して絶縁したこと、を特徴とする。
【００１４】
本願発明にかかる半導体装置においては、前記第１トランジスタ用のエミッタ領域と前記第２トランジスタ用のエミッタ領域とを絶縁部を介して絶縁したことを特徴とする。
【００１５】
本願発明にかかる半導体装置においては、コレクタ領域、前記コレクタ領域に形成されるベース領域、前記ベース領域に形成されるエミッタ領域、前記ベース領域を第１トランジスタ用のベース領域と第２トランジスタ用のベース領域とに分割するとともに、前記エミッタ領域を第１トランジスタ用のエミッタ領域と第２トランジスタ用のエミッタ領域とに分割する絶縁部、前記第１トランジスタ用のベース領域と前記第２トランジスタのエミッタ領域とを電気的に接続する接続部、を備えたことを特徴とする。
【００１６】
【発明の効果】
本願発明にかかる半導体装置においては、絶縁部は、第１トランジスタ用のベース領域と第２トランジスタ用のベース領域とを絶縁する。したがって、絶縁部の幅さえあれば、第１トランジスタと第２トランジスタの２つのベース領域間を絶縁することができる。また、接続部は、第１トランジスタ用のベース領域と第２トランジスタ用のエミッタ領域とを電気的に接続する。したがって、大きな電流増幅率を得ることができる。これにより、集積度が高くかつ電流増幅率が大きい半導体装置を提供することができる。
【００１７】
本願発明にかかる半導体装置は、さらに、第１トランジスタ用のエミッタ領域と第２トランジスタ用のエミッタ領域とを絶縁部を介して絶縁している。これにより、エミッタ領域の絶縁部方向へのアニール後の広がりを考慮する必要が無くなる。したがって、より集積度の高い半導体装置を提供することができる。
【００１８】
本願発明にかかる半導体装置では、絶縁部が、ベース領域を第１トランジスタ用のベース領域と第２トランジスタ用のベース領域に分割し、またエミッタ領域を第１トランジスタ用のエミッタ領域と第２トランジスタ用のエミッタ領域とに分割する。これにより、第１トランジスタ用のベース領域と第２トランジスタ用のベース領域とを絶縁部の幅だけ離れた位置に形成することができる。したがって、２つのベース領域を確実に電気的に独立なものとしながら、かつ２つのベース領域間の距離が短い半導体装置を提供することができる。
【００１９】
また、エミッタ領域の絶縁部方向へのアニール後の広がりを考慮することがなく第１トランジスタ用のエミッタ領域を第１トランジスタ用のベース領域内に形成することができる。第２トランジスタ用のエミッタ領域についても同様に第２トランジスタ用のベース領域内に形成することができる。
【００２０】
したがって、ベース領域の占有面積を小さくすることができる。これにより、集積度の高い半導体装置を提供することができる。
【００２１】
【発明の実施の形態】
本発明に係る半導体装置の第一の実施形態について、図１および図２に基づいて説明する。図２はダーリントン構造トランジスタ１の上面図である。図１は、図２のＸ−Ｘ断面を示す。なお、図２では、シリコン酸化膜２１ａを省略して示している。
【００２２】
図１に示すように、ダーリントン構造トランジスタ１においては、第１トランジスタTr1と第２トランジスタTr2とが、絶縁部であるシリコン酸化膜２１ｂによって絶縁されている。
【００２３】
第１トランジスタTr1は、コレクタ領域１１、ベース領域１３、およびエミッタ領域１７を有する。同様に、第２トランジスタTr2は、コレクタ領域１１、ベース領域１５、エミッタ領域１９で構成されている。なお、本実施形態においては、第１トランジスタTr1および第２トランジスタTr2のコレクタ領域１１は一体として形成されている。
【００２４】
第１トランジスタ用のエミッタ領域１７と第２トランジスタ用のベース領域１５とは、接続部であるアルミニウム配線２３によって電気的に接続されている。このアルミニウム配線２３は、図２に示すように、シリコン酸化膜２１ｂの上方を横切るように形成されている。これにより、第１トランジスタTr1と第２トランジスタTr2とは、２段のダーリントン構造をなしてる。
【００２５】
なお、第１トランジスタTr1および第２トランジスタTr2の表面には、従来と同様にシリコン酸化膜２１ａが形成されている。また、第１トランジスタ用のベース領域１３、ベース電極２５が形成され、第２トランジスタ用のエミッタ領域１９にエミッタ電極２７が形成されている。
【００２６】
次に図３〜図６を用いて、ダーリントン構造トランジスタ１の製造方法を説明する。
【００２７】
図３Αに示すように、Ｎ+半導体基盤５１上に、Ｎ-エピタキシャル層５２をエピタキシャル成長させる。なお、これらのＮ+半導体基盤５１およびＮ-エピタキシャル層５２は第１トランジスタTr1と第２トランジスタTr2のコレクタ領域として働く。
【００２８】
図３Ｂに示すように、Ｎ-エピタキシャル層５２の表面に酸化膜５３を形成し、その上にベース領域形成用のレジスト５４を形成する。レジスト５４をマスクとして、Ｐ型不純物をＮ-エピタキシャル層５２に選択的にイオン注入する。熱処理を施して、注入したＰ型不純物を拡散させることにより、図３Ｃに示すように、Ｐ型ベース領域５６が形成される。
【００２９】
酸化膜５３をエッチングにより除去し、図４Ａに示すように、表面に新たに酸化膜５７を形成し、さらに、エミッタ領域形成用のレジスト５８を形成する。そして、レジスト５８をマスクとして、Ｎ型不純物をＰ型ベース領域５６に選択的にイオン注入する。熱処理を施してＮ型不純物を拡散させることにより、図４Ｂに示すように、Ｎ型エミッタ領域６０が形成される。
【００３０】
酸化膜５７をエッチングにより除去し、図４Ｃに示すように、絶縁部形成の為のレジスト６１を形成する。
【００３１】
図５Ａに示すように、レジスト６１をマスクとして、異方性エッチングによりシリコンを選択的にエッチングする。これにより、ベース領域５６のほぼ中央に凹部６６が形成される。このエッチングは、ベース領域５６とエミッタ領域６０を電気的に完全に分離するようにコレクタ領域５２に達する深さまで行われる。
【００３２】
図７に、矢印７０方向からの矢視図を示す。このように、ベース領域５６は、第１トランジスタ用のベース領域１３および第２トランジスタ用のベース領域１５に分割される。また、エミッタ領域６０も同様に、第１トランジスタ用のエミッタ領域１７、第２トランジスタ用のエミッタ領域１９に分割される。なお、図７において、レジスト６１の表記は省略している。
【００３３】
つぎに、レジスト６１を除去し、ＣＶＤ法等を用いてシリコン酸化膜６７を形成する。これにより、図５Ｂに示すように、凹部６６にはシリコン酸化膜が形成される。
【００３４】
ベース電極およびエミッタ電極形成用のレジストを形成し（図示せず）、酸化膜６７のエッチングを行う。これにより、図５Ｃに示すように、電極形成用の開口部が形成される。その後、レジスト６８を除去する。
【００３５】
図６Αに示すように、表面に電極形成用のアルミニウム膜８１が形成される。このあと、アルミニウム膜８１上に電極形成用のレジスト８２を形成し、アルミニウム膜８１のエッチングを行う。これにより、図６Βに示すように、アルミニウム配線２３、ベース電極２５およびエミッタ電極２７が形成される。
【００３６】
このように、本実施形態においては、１つのベース領域５６を異方性エッチングにより２つに分割することによって、第１トランジスタTr1用のベース領域１３と第２トランジスタTr2用のベース領域１５を形成している。したがって、従来、２つのトランジスタを形成する際に必要としていた横方向への広がりを考慮する必要が無くなる。これにより、集積度の高いダーリントン構造トランジスタを提供することができる。
【００３７】
また、本実施形態においては、１つのエミッタ領域６０を形成した後、異方性エッチングによりこれを２つのエミッタ領域１７、１９に分割している。したがって、エミッタ領域１７、１９の絶縁部２１ｂ方向（図５Ｃ矢印８１方向）への広がりを考慮する必要が無くなる。よって、ベース領域の占有面積をより小さくすることができ、延いては半導体装置の占有面積をも小さくすることができる。
【００３８】
図８Αに他の実施形態であるダーリントン構造トランジスタ２の要部断面図を示す。図８Βは、図８Α中の矢印７１方向からの矢視図である。このように、ダーリントン構造トランジスタ２は、第１トランジスタ用のエミッタ領域１７および第２トランジスタ用のエミッタ領域１９をシリコン酸化膜２１ｂに接することなくそれぞれのベース領域内に形成されている。
【００３９】
なお、図８Βにおいては、シリコン酸化膜２１ａの表記を省略している。また、各部の配線を単なる実線で示しているが、これは各部の電気的つながりを明らかに示すために簡単に表記したものである。本来は、一般的に用いられているようにアルミニウム配線を行う。但し、図のようにワイヤー配線を行うことも可能である。
【００４０】
前記各実施形態においては、本発明を２段のダーリントン構造トランジスタに適用した場合について説明したが、３段以上のダーリントン構造バイポーラトランジスタにも適用することができる。図９Ａに、３段のダーリントン構造バイポーラトランジスタに本発明を適用した場合の要部断面図を示す。図９Βは、図９Α中の矢印７２方向からの矢視図である。図９Βにおける配線については図８Βと同様である。
【００４１】
なお、前述の２つの実施形態を組合わせるようにしてもよい。
【００４２】
また、前述の各実施形態において絶縁部をシリコン酸化膜によって形成したが、絶縁部をシリコン窒化膜によって形成してもよい。
【００４３】
第１の実施形態においては、アルミニウム配線２３用の開口部とベース電極２５およびエミッタ電極２７用の開口部とを図２に示すように配置したが、開口部３１、３２、３３、３４を同一断面上に形成してもよい（図１０Α、Β参照）。この場合、図１０Βに示すように、多層配線が形成される。
【００４４】
その製造方法は、第１の実施形態と同様にして、各電極用および配線用の開口部を形成する。次に、ベース電極２５およびエミッタ電極２７を形成する。次に、層間絶縁膜２９を形成し、最後にアルミニウム配線２３を形成する。なお、アルミニウム配線２３を先に形成し、その後に各電極を形成するようにしてもよい。
【００４５】
また、図１１に示すように、アルミニウム配線２３がシリコン酸化膜２１ｂの上方を横切らないように形成してもよい。なお、前述までの各実施形態と同様に、アルミニウム配線２３は、シリコン酸化膜２１ｂの軸線Ｚ−Ｚを横切るように形成される。
【００４６】
図１０および図１１の実施形態は、２段のダーリントン構造トランジスタに適用した場合について説明したが、３段以上のダーリントン構造バイポーラトランジスタにも適用することができる。
【図面の簡単な説明】
【図１】本発明にかかるダーリントン構造トランジスタ１の要部断面図であり、図２のＸ−Ｘ断面を示す。
【図２】本発明にかかるダーリントン構造トランジスタ１の上面図である。
【図３】図１にかかるダーリントン構造トランジスタ１の製造方法を示す図である。
【図４】図１にかかるダーリントン構造トランジスタ１の製造方法を示す図である。
【図５】図１にかかるダーリントン構造トランジスタ１の製造方法を示す図である。
【図６】図１にかかるダーリントン構造トランジスタ１の製造方法を示す図である。
【図７】図５Αの矢印７０からの矢視図である。
【図８】本発明にかかる他の実施形態であるダーリントン構造トランジスタ２を示す面図である。
【図９】本発明にかかる三段構造のダーリントン構造トランジスタ３を示す図である。
【図１０】本発明にかかる他の実施形態であるダーリントン構造トランジスタ４を示す面図である。
【図１１】本発明にかかる他の実施形態であるダーリントン構造トランジスタ５を示す面図である。
【図１２】従来のダーリントン構造トランジスタを示す図である。
【符号の説明】
１１・・・・・コレクタ領域
１３・・・・・ベース領域（第１トランジスタ用）
１５・・・・・ベース領域（第２トランジスタ用）
１７・・・・・エミッタ領域（第１トランジスタ用）
１９・・・・・エミッタ領域（第２トランジスタ用）
２１ｂ・・・・シリコン酸化膜
２３・・・・・アルミニウム配線
【図１】
0003753498.tif 000002
【図２】
0003753498.tif 000003
【図３】
0003753498.tif 000004
【図４】
0003753498.tif 000005
【図５】
0003753498.tif 000006
【図６】
0003753498.tif 000007
【図７】
0003753498.tif 000008
【図８】
0003753498.tif 000009
【図９】
0003753498.tif 000010
【図１０】
0003753498.tif 000011
【図１１】
0003753498.tif 000012
【図１２】
0003753498.tif 000013