(57)【特許請求の範囲】
【請求項１】
電圧制御発振器と、前記電圧制御発振器の信号を分周する分周比が切換え可能なモジュラスプリスケーラと、前記モジュラスプリスケーラからの信号を可変分周する可変分周器と、前記モジュラスプリスケーラからの信号と前記可変分周器からのリセット信号を入力し前記モジュラプリスケーラの分周比を切り替えるための制御信号を出力するモジュラスコントロール用の分周器と、前記可変分周器からの信号と基準信号との位相を比較する位相比較器と、前記位相比較器の出力の低周波成分を前記電圧制御発振器に帰還させるループフィルタとからなり、位相同期を行うＰＬＬシンセサイザ発振器であって、前記可変分周器を分周器を複数段接続して構成し、該分周器を複数段接続して構成した可変分周器のうちの途中の一段から取りだした信号と、該信号に対応する基準信号とで位相比較を行うことを特徴とするＰＬＬシンセサイザ発振器。
【請求項２】
前記分周器を複数段接続して構成された可変分周器のうちの一段から、前記可変分周器の最終段出力信号の周波数の整数倍の関係にある周波数の信号を取り出し、該信号に対応する基準信号とで位相比較を行うことを特徴とする請求項１記載のＰＬＬシンセサイザ発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ（以下ＰＬＬ）シンセサイザ発振器に関し、特にＰＬＬシンセサイザ発振器の低位相雑音化技術に関する。
【０００２】
【従来の技術】
従来のＰＬＬシンセサイザ発振器の構成の一例を図３に示す。ＰＬＬシンセサイザ発振器の構成で出力周波数と基準信号の設定に柔軟性があり、最も一般的に採用されているモジュラスプリスケーラを用いた構成例である。本図において、１は発振周波数が電圧により制御できる電圧制御発振器、２は電圧制御発振器１の信号を出力端子と分周器とに分配する分配器、３は電圧制御発振器の発振周波数を後述するモジュラスプリスケーラにおいて分周動作が可能な周波数まで低減するための分周比が１／Ｘのプリスケーラ、４は制御信号により分周比が１／Ｍ又は１／（Ｍ＋１）に切換え可能なモジュラスプリスケーラ、６はモジュラスプリスケーラ４の分周比切換信号発生用の分周比が１／Ａの分周器、７は後述する可変分周器９からの信号と基準信号との位相を比較する位相比較器、８は位相比較器７の信号の低周波成分を電圧制御発振器１にフィードバックするためのループフィルタ、９は分周比が１／ＮでありこのＮの値が可変できる可変分周器である。
【０００３】
又、同図においてｆＶＣＯは電圧制御発振器１によって発振した信号の周波数を、ｆＩＮは周波数ｆＶＣＯの信号が分周比が１／Ｘのプリスケーラ３によって分周された周波数を、ｆφは位相比較器７において位相比較するための基準となる周波数を表しており、Ｍ−ＣＮＴは、モジュラスプリスケーラ４の分周比切換信号発生用の分周比が１／Ａの分周器６により発生されたモジュラスプリスケーラ４の分周比を１／Ｍ又は１／（Ｍ＋１）に切り替えるための制御信号である。
【０００４】
このような構成においては、本図における各定数、つまり周波数ｆＩＮ、ｆＶＣＯ及びｆφ，分周比Ｘ，Ｍ，Ｎ，Ａの関係は以下の式により表わすことができる。
ｆＩＮ＝ｆＶＣＯ／Ｘ
ｆＩＮ／（ＭＮ＋Ａ）＝ｆφ
なお、Ｎ＞Ａ，ｆＩＮ／ｆφ＞Ｍ２であり、Ｘ，Ｍ，Ｎ，Ａは正の整数であるものとする。
【０００５】
ここで、図３において一般化された値として表わされている周波数ｆＩＮ、ｆＶＣＯ及びｆφ，分周比Ｘ，Ｍ，Ｎ，Ａに対して、所用の出力周波数と基準信号周波数の値が例えば
出力周波数        ：２５７５ＭＨｚ
基準信号周波数    ：    ２０ＭＨｚ
であるとして、また、現状使用可能な部品性能等を考慮して、分周比Ｘ，Ｍ，Ｎ，Ａを決定すると、各定数は例えば以下のようになる。
Ｘ＝２
Ｍ＝１６
Ｎ＝３２
Ａ＝３
更にこれらの定数と上記の出力周波数及び基準信号周波数からｆφの値もｆφ＝２．５ＭＨｚとして決定され、基準信号周波数をｆφの周波数に分周するための新たな定数ｎの値もｎ＝８として決定される。
【０００６】
図４は、上記のように決定された数値を、図３における一般化された各定数に当てはめた具体的な回路である。以下、図４によってシンセサイザの動作を説明する。同図において、１〜９は図３において説明した構成と同一であるが、図３における一般化した分周比を具体的な値、つまりＸ＝２、Ｍ＝１６、Ｎ＝３２、Ａ＝３としている。又、図４には図３にない分周器１０が追加されているが、これは基準信号の周波数である２０ＭＨｚから位相比較周波数（ｆφ）の２．５ＭＨｚの信号を得るための分周比が１／８の分周器である。
【０００７】
電圧制御発振器１は印加される電圧により発振する周波数が制御できる発振器であり、この例の場合発振周波数が２５７５ＭＨｚになるようなバイアス電圧が印加されて発振している。この電圧制御発振器１から出力された周波数が２５７５ＭＨｚの信号は分配器２によって分配され、一方の信号は出力端子に導かれ出力として取り出され、もう一方の信号は、分周比が１／２であるプリスケーラ３に入力される。このプリスケーラ３は、周波数を次のモジュラスプリスケーラ４において分周動作が可能となるような周波数にまで低減するための分周器であり、本図の例においては２分周されるので周波数は１２８７．５ＭＨｚの信号となり、モジュラスプリスケーラ４に入力される。
【０００８】
モジュラスプリスケーラ４に入力された信号は、モジュラスプリスケーラ４、分周器９及びモジュラスプリスケーラの分周比を制御するための分周器６とによる総合的な動作により、以下に説明するような分周動作が行われる。
【０００９】
モジュラスプリスケーラ４はＭ−ＣＮＴの値によりその分周比を切り替えることができ、ＭーＣＮＴの値が”０”のとき分周比が１／１７になり、その値が”１”のとき分周比は１／１６になるものとする。また、モジュラスプリスケーラの分周比を制御するための分周器６においては、モジュラスプリスケーラ４の出力をその入力として３分周して、その出力がＭーＣＮＴ信号としてモジュラスプリスケーラ４の分周比を切り替えている。つまりモジュラスプリスケーラ４の分周比はモジュラスプリスケーラの分周比を制御するための分周器６の出力が”１”になるまで、即ちその分周回数だけ、分周比１／１７の状態が続き、そのあと分周器９からの出力信号がリセット信号として分周器６に加えられるまで分周比１／１６の状態が続くことになる。
【００１０】
その結果、モジュラスプリスケーラ４、分周器９、モジュラスプリスケーラの分周比を制御するための分周器６を全体としてみたときの総合的な分周数Ｎは、一般化した定数によって表すと、Ｎ＝（Ｍ＋１）Ａ＋Ｍ（Ｎ−Ａ）＝ＭＮ＋Ａ、となる。このことは、定数ＡをＮ＞Ａの範囲内の適当な整数値に設定することにより、所望の分周比を得ることが可能となる。
【００１１】
そして今、例として説明しているＭ＝１６、Ｎ＝３２、Ａ＝３の場合には、Ｎ＝５１５となり、モジュラスプリスケーラ４に入力された信号は、モジュラスプリスケーラ４、分周器９及びモジュラスプリスケーラの分周比を制御するための分周器６によって５１５分周され、この結果分周器３から出力された周波数１２８７．５ＭＨｚの信号は周波数２．５ＭＨｚの信号となり位相比較器７に入力される。
【００１２】
位相比較器７には、上記したような、モジュラスプリスケーラ４、分周器９及びモジュラスプリスケーラの分周比を制御するための分周器６によって分周されて周波数が２．５ＭＨｚとなった信号の他に、周波数２０ＭＨｚの基準信号を８分周した２．５ＭＨｚの安定した周波数の信号が入力され、この両信号は互いに位相比較され、両信号に位相差が無い場合は分周器９からの出力信号は無く、両信号に位相差が有る場合はその位相差に応じた誤差信号が位相比較器７の出力としてループフィルタ８に入力される。ループフィルター８は、低域通過フィルターであり、位相誤差出力の高周波成分は除去され低周波成分のみが通過して電圧制御発振器１に帰還され、位相誤差電圧がある場合、つまり電圧制御発振器１から出力され分周器を経て位相比較器７に入力された信号の周波数が基準信号の安定な周波数と比較して位相のずれがある場合には電圧制御発振器１に印加されるバイアス電圧が変化することによりその発振周波数を変化させ、誤差電圧がなければ電圧制御発振器１の周波数を変化させることがなく周波数がロックされることにより水晶発振器などの安定した周波数との位相同期が行われる。
【００１３】
このようにして、水晶発振器などの安定した周波数を分周して得られた位相比較のための周波数（上記の例においては２．５ＭＨｚ）の整数倍の周波数が得られるＰＬＬシンセサイザ発振器として近年急速に普及した携帯電話などに重要な技術として使用されている。
【００１４】
【発明が解決しようとする課題】
しかしながら、前記したような従来の回路では、所用の周波数の値と部品の性能及び各定数の関係式により出力周波数と位相比較周波数の比が決定され、又、基準信号周波数と位相比較周波数の比が決定されることになる。結局、全体の分周数が決定されることになる。例えば、ｆＶＣＯ（出力周波数）＝２５７５ＭＨｚ、ｆφ＝２．５ＭＨｚなら全体的な分周比は１０３０ということになる。ここにおいて、位相雑音性能を要求される場合には、必要とする出力周波数での位相雑音の分周比分低い位相雑音レベルで位相比較する必要がある。すなわち、必要とする出力信号の位相雑音に対して出力信号を分周した信号はその分周数の対数を取った値だけ位相雑音を低い状態で取り扱わなければならない。
この式は、−２０ｌｏｇ１０ｆＶＣＯ／ｆφ［ｄＢ］で表され、上記の数値を当てはめると、
−２０ｌｏｇ１０ｆＶＣＯ／ｆφ［ｄＢ］＝−２０ｌｏｇ１０２５７５ＭＨｚ／２．５ＭＨｚ［ｄＢ］＝−２０ｌｏｇ１０１０３０［ｄＢ］＝６０．３［ｄＢ］
となる。
結局、約６０ｄＢも位相雑音の低いレベルにおいて位相比較をする必要が有ることになり、分周器と位相比較器などの容易に低減することが困難な位相雑音ノイズフロアに制限され、所用の位相雑音性能が得られないという問題があった。
このような問題を改善するための方法としては、位相比較周波数ｆφを高くする、すなわち分周数を低くする、又、ノイズフロアの低い分周器や位相比較器を使用すること等が考えられるが、以下の理由により困難であった。
【００１５】
１．位相比較周波数は、必要とされる出力周波数、基準信号周波数により制約され、決定される。
２．分周数を低くするためには周波数変換（ダウンコンバータ）等を使用しシンセサイザー入力周波数をより低い周波数に変換する必要があるが、そのために構成が複雑となり、必然的にコストが高くなることが避けられない。
３．プリスケーラ、モジュラスプリスケーラ、位相比較と分周器の位相雑音のノイズフロアは部品レベルでは管理されておらず、使用者側で確認する必要があり、また廉価な一般品ではノイズフロア性能は限界にきている。
本発明は前記したような問題を解決し、位相雑音の少ないＰＬＬシンセサイザ発振器を提供することを目的とする。
【００１６】
【課題を解決するための手段】
前記した課題を解決するために、以下のようにした。第１の発明においては、電圧制御発振器と、電圧制御発振器の信号を分周する分周比が切換え可能なモジュラスプリスケーラと、モジュラスプリスケーラからの信号を可変分周する可変分周器と、モジュラスプリスケーラからの信号と可変分周器からのリセット信号を入力しモジュラプリスケーラの分周比を切り替えるための制御信号を出力するモジュラスコントロール用の分周器と、可変分周器からの信号と基準信号との位相を比較する位相比較器と、位相比較器の出力の低周波成分を電圧制御発振器に帰還させるループフィルタとからなり、位相同期を行うＰＬＬシンセサイザ発振器であって、可変分周器を分周器を複数段接続して構成し、分周器を複数段接続して構成した可変分周器のうちの途中の一段から取りだした信号と、信号に対応する基準信号とで位相比較を行うことを特徴とするＰＬＬシンセサイザ発振器とした。
【００１７】
第２の発明においては、分周器を複数段接続して構成された可変分周器のうちの一段から、可変分周器の最終段出力信号の周波数の整数倍の関係にある周波数の信号を取り出し、該信号に対応する基準信号とで位相比較を行うことを特徴とする請求項１記載のＰＬＬシンセサイザ発振器とした。
【００１８】
【作用】
出力周波数の分周器の途中段階の周波数成分（ｆφの整数倍）を取り出すことにより、最終的に分周された周波数と比較して高い周波数によって基準信号の周波数と位相比較を行うことにより、分周器及び位相比較器のノイズフロアの影響を低減することがてき、低位相雑音化を実現できる。
【００１９】
図６は、図１で示した構成例の各部の波形のタイミングチャートを示したものである。本図中において（Ｕ）の波形は２０ＭＨｚの基準信号、（Ｖ）の波形はＮ分周器の分周途中段階の信号出力（２０ＭＨｚ成分のタップ出力）、（Ｗ）の波形は位相比較器の出力信号であり、正電圧側と負電圧側とのパルスの幅が等しいために、これをループフィルタを通過させることにより高調波成分を除くことにより平均化された信号は零となり、ロック状態すなわち位相同期状態となっている。２０ＭＨｚで位相比較を行った場合であっても従来の位相比較周波数の周期で平均化することにより位相差零でロック状態が可能な動作をする。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態における回路構成例について説明する。
図１は本発明の１実施例を示すものである。本図において、１は電圧制御発振器（図中でＶＣＯと表示）、２は出力端子と分周器とに発振器出力を分配する分配器、３は分周比が１／２の単分周プリスケーラ、４はＭ−ＣＮＴ信号により分周比が１／１６又は１／１７のいずれかに切換え可能なモジュラスプリスケーラ、５は４段の分周器で構成された可変分周器でありこの場合は１段目が分周比１／４、２段目が分周比１／２、３段目が分周比１／２、４段目が分周比１／２であり全体の分周比は１／３２、６はモジュラスプリスケーラの分周比を制御するための分周器、７は位相比較器（図中でＰＦＤと表示）、８はループフィルタ（図中でＬ／Ｆと表示）である。
【００２１】
以上のように構成されたＰＬＬシンセサイザ発振器の動作を説明する。電圧制御発振器１の発振出力で周波数が２５７５ＭＨｚの信号は、分配器２によって一方は出力端子に導かれ出力信号として取り出され、もう一方は単分周プリスケーラ３により２分周されて周波数が１２８７．５ＭＨｚの信号となりモジュラスプリスケーラ４に入力される。
【００２２】
モジュラスプリスケーラ４に入力された信号はＭ−ＣＮＴにより制御されて分周比を１６分周あるいは１７分周に切り替えられて、分周される。分周後の信号はさらに可変分周器５に入力されて、１段目で４分周、２段目で２分周、３段目で２分周、４段目で２分周されることにより最終的に可変分周器５において３２分周される。
【００２３】
モジュラスプリスケーラ４から出力された信号は可変分周器５に入力されると同時にモジュラスプリスケーラの分周比を制御するための３分周器６にも入力され、さらにそのモジュラスプリスケーラの分周比を制御するための３分周器６の出力Ｍ−ＣＮＴをモジュラスプリスケーラ４の制御信号として入力し、１６分周または１７分周の切換えを行う。又、可変分周器５の３２分周後の出力は同分周器及びモジュラスプリスケーラの分周比を制御するための３分周器６のそれぞれのリセット端子に入力される。
【００２４】
ここで４段の分周器で構成された可変分周器５の３２分周の内の１段目の４分周後の出力である２０ＭＨｚの信号を取り出し位相比較器７に入力する。一方、基準信号の２０ＭＨｚは位相比較器７に入力され位相誤差出力がループフィルタ８によって高周波成分が除去され低周波数成分のみが電圧制御発振器１に帰還されることにより位相同期が行われる。このようにして２０ＭＨｚ成分での位相比較が可能となり、従来の２．５ＭＨｚでの位相比較に比べ、８倍高い周波数において位相比較をすることが可能となり、プリスケーラ、モジュラスプリスケーラ、分周器、位相比較器のノイズフロアに対してマージンがとれ低位相雑音化が可能となる。
【００２５】
図６は本発明の１実施例である図１のタイミングチャートである。同図の（Ａ）から（Ｍ）は図１に対応し、それぞれの波形は以下のようになっている。
【００２６】
すなわち、（Ａ）：モジュラスプリスケーラ４の出力、（Ｂ）：４段の分周器で構成された可変分周器５での１／２出力、（Ｃ）：可変分周器５での１／４出力、（Ｄ）：可変分周器５での１／８出力、（Ｅ）：可変分周器５での１／１６出力、（Ｆ）：可変分周器５での１／３２出力、（Ｇ）：基準の２．５ＭＨｚの波形、（Ｈ）：ロック時の位相比較器出力、（Ｉ）：基準の５ＭＨｚの波形、（Ｊ）：位相差、（Ｋ）：基準の１０ＭＨｚの波形、（Ｍ）：位相差、である。
【００２７】
また、同図の（Ｏ）から（Ｗ）は図１に対応し、それぞれの波形は以下のようになっている。すなわち、（Ｏ）：基準の５．０ＭＨｚの波形、（Ｐ）：Ｎカウンタの１／１６出力、（Ｑ）：ロック時の位相比較出力、（Ｒ）：基準の１０．０ＭＨｚの波形、（Ｓ）：Ｎカウンタの１／８出力、（Ｔ）：ロック時の位相比較出力、（Ｕ）：基準の２０．０ＭＨｚの波形、（Ｖ）：Ｎカウンタの１／４出力、（Ｗ）：ロック時の位相比較出力、である。
【００２８】
【発明の効果】
図２に従来のような低い周波数である２．５ＭＨｚで位相比較を行った場合と、本発明のように２０ＭＨｚ帯で位相比較を行った場合の位相雑音特性を示す。本図によって本発明によれば位相雑音が大幅に改善されていることが分かる。以上説明したように位相比較周波数を高くとることにより位相雑音が改善されという大きな効果がある。
【図面の簡単な説明】
【図１】本発明の１実施例の回路図
【図２】従来例と本発明との位相雑音の比較
【図３】従来の回路構成例
【図４】図３を具体化した図
【図５】従来の構成における位相雑音の計算値を示すグラフ
【図６】タイミングチャート
【符号の説明】
１    電圧制御発振器
２    出力端子と分周器とに発振器出力を分配する分配器
３    分周比が１／２のプリスケーラ
４    分周比が１／１６又は１／１７のいずれかに切換え可能なモジュラスプリスケーラ
５    ４段の分周器で構成された可変分周器でありこの場合は１段目が分周比１／４、２段目が分周比１／２、３段目が分周比１／２、４段目が分周比１／２
６    モジュラスコントロール用の分周器
７    位相比較器
８    ループフィルタ（ＬＰＦ）
９    分周器
１０  分周器
【図１】
0003797791.tif 000002
【図２】
0003797791.tif 000003
【図３】
0003797791.tif 000004
【図４】
0003797791.tif 000005
【図５】
0003797791.tif 000006
【図６】
0003797791.tif 000007