(57)【特許請求の範囲】
【請求項１】
周波数偏差を有する受信信号を復調する際に前記周波数偏差を補正する自動周波数制御（ＡＦＣ）回路において、受信信号を復調する信号復調用回路から周波数偏差情報およびビットエラー情報を得て受信信号の周波数偏差値を推定し補正情報をディジタル信号で出力するＡＦＣコントローラと、このディジタル信号による補正情報および予め設定されたマスタ基準信号の両者を入力し小数点分周によるシンセサイザ方式を採用して、前記受信信号を前記信号復調用回路への入力信号に周波数変換するための局部発振信号を生成する位相同期ループ（ＰＬＬ）回路とを備えることを特徴とする自動周波数制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、衛星通信および移動通信などで発生しやすいドリフトを一つの原因とする周波数偏差を有する受信信号を復調する際に前記周波数偏差を補正する自動周波数制御（ＡＦＣ）回路に関し、特に、回路構成を簡単化すると共に位相雑音の低減および符号誤り率の改善を図ることができる自動周波数制御回路に関する。
【０００２】
【従来の技術】
従来、この種の自動周波数制御回路では、図２に示される衛星通信装置のように、入力端子から入力する受信ＩＦ（中間周波数）信号は、周波数変換器１に入力し入力した周波数を所定の周波数まで低域変換される。また、周波数変換器１では、後述するように、ＡＦＣ（自動周波数制御）用回路２００から供給される偏差補正が行われた局部発振信号により周波数変換後の出力信号が偏差補正される。
【０００３】
周波数変換器１の出力信号は分配器９に入力され、分配器９により分配された一方の分配信号は、補正されたＩＦＱＰＳＫ信号としてＱＰＳＫ（４相位相偏移変調）信号復調用回路１００へ供給される。周波数変換器１から出力され分配器９により分配された他方の分配信号は、ＡＦＣ用回路２００へ供給される。
【０００４】
ＡＦＣ用回路２００に分配された分配器９の出力信号は、周波数変換器２０１に入力して、パイロット基準信号受信用局部発振器２２０から受けるパイロット基準信号により周波数を低域変換され、不要波除去ＢＰＦ（帯域通過フィルタ）２０２により高調波などの不要波を除去されて周波数誤差検出器２０３へ入力する。
【０００５】
周波数誤差検出器２０３は、不要波除去ＢＰＦ２０２から入力した信号を別に予め設定されたマスタ基準信号と比較し、差の情報を誤差情報としてＡＦＣコントローラ２０４へ出力する。
【０００６】
ＡＦＣコントローラ２０４は受けた誤差情報を再度マスタ基準信号と比較し補正データとしてディジタル信号による補正情報２１１を出力する。この補正情報２１１は、ＤＡ（ディジタル／アナログ）変換器２０５によりアナログ信号に変換され、電圧制御発振器２０６へ可変電圧として供給される。
【０００７】
電圧制御発振器２０６により発振される周波数は供給される可変電圧に応じてそのダイナミックレンジまで変化し、その発振信号は信号復調用の周波数変換器１へ供給される安定した局部発振信号を生成するＰＬＬ（位相同期ループ：Phase Locked Loop)回路２０７に供給される。
【０００８】
ＰＬＬ回路２０７は、ＰＬＬＩＣ（集積回路）２０８、ＶＣＯ（電圧制御発振器）２０９および１／Ｎ分周器２１０により構成され、電圧制御発振器２０６から供給された発振信号は、ＰＬＬＩＣ２０８からＶＣＯ２０９を介して周波数変換器１へ局部発振信号として供給されると共に、この局部発振信号を１／Ｎ分周器２１０を介してＰＬＬＩＣ２０８へフィードバックして安定した局部発振信号が生成される。
【０００９】
上記構成により、周波数変換器１に入力する受信ＩＦ信号は、周波数変換器１において、周波数の低域変換と共に、ＡＦＣ用回路２００によりこの受信ＩＦ信号から生成された安定した局部発振信号のフィードバックを受けて周波数の誤差補正が行われ、ＩＦＱＰＳＫ信号として出力してＱＰＳＫ信号復調用回路１００へ供給される。
【００１０】
この周波数の誤差が補正されたＩＦＱＰＳＫ信号は、ＱＰＳＫ信号復調用回路１００において、不要波除去ＢＰＦ１１により高調波などの不要波が除去された後、同相検波器１５および直交検波器１６それぞれに分配され、ディジタルＱＰＳＫ信号復調器２０を介して復調されたＩデータおよびＱデータそれぞれとして出力される。
【００１１】
【発明が解決しようとする課題】
上述した従来の自動周波数制御回路には次のような問題点がある。
【００１２】
まず、第１の問題点は回路構成の規模が大きく複雑なことである。
【００１３】
その理由は、受信信号の周波数偏差を推定するために、パイロット基準信号を必要とし、更にこのパイロット基準信号を検波してマスタ基準信号との誤差情報を生成するので、パイロット基準信号のための受信用局部発振器および周波数変換器、ＢＰＦ、並びに周波数誤差検出器を備えているからである。また、推定した周波数誤差情報を信号復調用回路にフィードバックするＶＣＯの制御のため、ＡＦＣコントローラが出力するディジタル信号の補正情報をアナログ信号に変換するＤＡ変換器を必要とするからである。
【００１４】
また、第２の問題点は信号復調用回路への入力信号の位相雑音を増大させ、かつ符号誤り率を劣化させることである。
【００１５】
その理由は、信号復調用回路へのＩＦＱＰＳＫ信号を出力する周波数変換器に供給される補正用の局部発振信号が、ＤＡ変換器を含むアナログ的な制御回路により生成されるので雑音に干渉されやすく、また局部発振周波数の位相雑音を大幅に悪化させるからである。
【００１６】
本発明の課題は、上記問題点を解決し、回路構成を簡単化すると共に位相雑音の低減および符号誤り率の改善を図ることができる自動周波数制御回路を提供することである。
【００１７】
【課題を解決するための手段】
本発明による自動周波数制御回路は、周波数偏差を有する受信信号を復調する際に前記周波数偏差を補正する際、受信信号を復調する信号復調用回路から周波数偏差情報およびビットエラー情報を得て受信信号の周波数偏差値を推定し補正情報をディジタル信号で出力するＡＦＣコントローラと、このディジタル信号による補正情報および予め設定されたマスタ基準信号の両者を入力し小数点分周によるシンセサイザ方式を採用して、前記受信信号を前記信号復調用回路への入力信号に周波数変換するための局部発振信号を生成する位相同期ループ（ＰＬＬ）回路とを備えている。
【００１８】
この構成により、自動周波数制御回路には、パイロット基準信号が不要となるので、この信号のための受信用局部発振器、周波数変換器および検波回路、並びにＰＬＬ回路に供給される可変電圧のためのディジタル／アナログ変換器が不要である。更に、ＰＬＬ回路はディジタル信号で制御され、アナログ制御を不要にしている。
【００１９】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。
【００２０】
図１は本発明の実施の一形態を示す機能ブロック図である。図１に示された自動周波数制御回路は、ＡＦＣ用回路２であり、入力端子から受けた受信ＩＦ信号を周波数の低域変換と共にＩＦＱＰＳＫ信号として出力しＱＰＳＫ信号復調用回路１０へ供給する周波数変換器１に、ＱＰＳＫ信号復調用回路１０から受ける周波数偏差符号およびビットエラー情報から得られる補正情報により生成された安定した局部発振信号をフィードバックしている。
【００２１】
従って、周波数変換器１は、ＡＦＣ用回路２から受ける安定した局部発振信号のフィードバックを受け、入力する受信ＩＦ信号の周波数の誤差を補正し、ＩＦＱＰＳＫ信号としてＱＰＳＫ信号復調用回路１０へ供給している。
【００２２】
まず、ＡＦＣ用回路２が周波数を自動制御する対象となるＱＰＳＫ信号復調用回路１０について説明する。
【００２３】
ＱＰＳＫ信号復調用回路１０は、入力するＩＦＱＰＳＫ信号を、まず不要波除去ＢＰＦ１１により帯域制限して高調波等の不要波を除去し周波数偏差を考慮にいれた希望波のみを通過させ、次いで、分配器１２により同相検波器１５および直交検波器１６それぞれへ供給する。
【００２４】
ここで、周波数偏差を考慮にいれた希望波とは、希望信号帯域幅Ｗｓおよび周波数最大偏差Ｗｄにおける不要波除去ＢＰＦ１１の帯域幅Ｗbpf が、下記式１の条件を満たすものとする。
【００２５】
Ｗbpf   ≧  Ｗｓ＋２・Ｗｄ                    （１）
局部発振器１３が、一方ではπ／２変換器１４を介して同相検波器１５へ、また他方では直交検波器１６へ直接、固定周波数信号を供給しており、同相検波器１５および直交検波器１６それぞれの出力は互いに９０度の位相シフトを有している。
【００２６】
同相検波器１５および直交検波器１６それぞれの出力は不要波除去ＬＰＦ（低域通過フィルタ）１７において高調波等の不要波を除去されＡＤ変換器１８に入力する。ＡＤ変換器１８は、ＱＰＳＫ信号復調用回路１０の最終段の機能ブロックとなるディジタルＱＰＳＫ信号復調器２０のクロック再生回路から供給されるシンボルレートの４倍の周波数のクロックにより、入力したアナログ信号をディジタル値に変換する。
【００２７】
ＡＤ変換器１８から出力された信号は同一の周波数伝達特性を有するロールオフＬＰＦ１９に入力されスペクトル整形される。ロールオフＬＰＦ１９は、ディジタルデータ伝送における符号間干渉防止に要求される伝達特性を形成するフィルタであり、一般に送受信側のフィルタ特性と組合わされ、いわゆるロールオフ低域通過フィルタ特性が得られるように設計されている。従って、ロールオフＬＰＦ１９の出力は検波出力においてアイ開口率が十分に大きくなるようにスペクトル整形されている。また、４倍のシンボルレートでフィルタリングするということは、周波数偏差による折り返しの影響（エイリアシング：Aliasing）を避けるためである。
【００２８】
ディジタルＱＰＳＫ信号復調器２０は、９０度位相シフトされ二つのロールオフＬＰＦ１９それぞれから入力した信号をディジタル的に処理し復調データのＩデータおよびＱデータとして出力している。
【００２９】
また、ディジタルＱＰＳＫ信号復調器２０は、内部で信号復調の際に従来同様に生成される、周波数制御用の周波数誤差検出機能により検出される周波数偏差（＋、−）情報、および受信符号の自動誤り訂正用に検出されるビットエラー情報（ＦＥＣ：Forword Error Correction）を、ＡＦＣ用回路２へ出力し供給するものとする。
【００３０】
一方、ＡＦＣ用回路２は、ＡＦＣコントローラ３およびＰＬＬ回路４を有し、ＰＬＬ回路４は小数点分周ＰＬＬＩＣ５、ＶＣＯ６および１／Ｎ分周器７により構成されているものとする。
【００３１】
ＡＦＣコントローラ３は、ディジタルＱＰＳＫ信号復調器２０から周波数偏差情報およびビットエラー情報を入力して、シンセサイザデータとして推定される周波数偏差の補正情報８を、ＰＬＬ回路４の小数点分周ＰＬＬＩＣ５へディジタル信号により供給する。
【００３２】
小数点分周ＰＬＬＩＣ５は、予め設定されたマスタ基準信号と、上記ＡＦＣコントローラ３から供給されるディジタル信号による補正情報８と、更に、周波数変換器１に供給されるＰＬＬ回路４の出力を１／Ｎ分周器７を介してフィードバックされた信号とを受けてＶＣＯ６を制御する可変電圧を生成し出力する。
【００３３】
この可変信号を受けたＶＣＯ６が出力する局部発振信号はＰＬＬ回路４の出力として１／Ｎ分周器７を介して小数点分周ＰＬＬＩＣ５にフィードバックされるので、安定した局部発振信号が生成される。
【００３４】
この局部発振信号が周波数変換器１へ供給され、周波数変換器１により、入力する受信ＩＦ信号の周波数の誤差が補正され、ＱＰＳＫ信号復調用回路１０へ供給されるＩＦＱＰＳＫ信号が生成出力される。
【００３５】
上記説明では、ＡＦＣコントローラが入力するビットエラー情報をＱＰＳＫ信号復調器から得るように図示して説明したが、ビットエラー情報はＱＰＳＫ信号復調用回路に別に設けられたＵＷ（Unique Word)検出器等を用いて検出することにより得てもよい。
【００３６】
【発明の効果】
以上説明したように本発明によれば、受信信号を復調する信号復調用回路から周波数偏差情報およびビットエラー情報を得て受信信号の周波数偏差値を推定しディジタル信号による補正情報を出力するＡＦＣコントローラと、この補正情報および予め設定されたマスタ基準信号の両者を入力し小数点分周によるシンセサイザ方式を採用して、前記受信信号を前記信号復調用回路への入力信号に周波数変換するための局部発振信号を生成する位相同期ループ（ＰＬＬ）回路とを備える自動周波数制御回路が得られる。
【００３７】
この構成によって、パイロット基準信号が不要となるため、このアナログ信号のための受信用局部発振器、周波数変換器およびこの信号の検波回路、並びにＰＬＬ回路に供給される可変電圧のためのディジタル／アナログ変換器が不要になるので、回路構成を簡単化することができる。更に、ＡＦＣコントローラからディジタル信号による補正情報をＰＬＬ回路に直接供給することにより、ディジタル／アナログ変換器を含む制御回路が省かれるので、位相雑音の低減および符号誤り率の改善を図ることができるという効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態を示す機能ブロック図である。
【図２】従来の一例を示す機能ブロック図である。
【符号の説明】
１    周波数変換器
２    ＡＦＣ用回路
３    ＡＦＣコントローラ
４    ＰＬＬ回路
５    小数点分周ＰＬＬＩＣ（集積回路）
６    ＶＣＯ（電圧制御発振器）
７    １／Ｎ分周器
１０    ＱＰＳＫ信号復調用回路
２０    ディジタルＱＰＳＫ信号復調器
【図１】
0003801727.tif 000002
【図２】
0003801727.tif 000003