(57)【特許請求の範囲】
【請求項１】
交流電源を矩形波に整形する波形整形手段と、リレー接点開閉時に実際にリレー接点間に印加された印加電圧値を検出するリレー接点間印加電圧検出手段と、該リレー接点間印加電圧検出手段により検出された印加電圧値に基づいてリレー駆動タイミングを補正するための所定のリレー駆動タイミング補正時間を決定し、このリレー駆動タイミング補正時間を用いて当該開閉タイミングの最終的なリレー駆動タイミングを決定するリレー駆動制御手段と、該リレー駆動制御手段からの出力信号によって、上記リレー接点を開閉駆動するリレー駆動手段とを備えてなる駆動装置において、上記リレー接点の開閉タイミング付近において、上記リレー接点間印加電圧検出手段によって検出された前回までに実際にリレー接点間に印加されたリレー接点間の印加電圧値を記憶する印加電圧値記憶手段を設け、該印加電圧値記憶手段に記憶された前回までに実際にリレー接点間に印加されたリレー接点間の印加電圧値に基づいて当該開閉タイミングのリレー駆動タイミングを補正するリレー駆動タイミング補正時間を決定し、該リレー駆動タイミング補正時間に基づいて予じめ設定されている基本的なリレー駆動タイミングを補正することにより、最終的に交流電源のゼロボルト付近でのリレー駆動タイミングを決定するようにしたことを特徴とするリレー駆動装置。
【請求項２】
上記リレー駆動制御手段は、マイクロコンピュータ制御ユニットにより構成され、上記リレー接点間印加電圧検出手段により検出されたリレー接点間印加電圧値は、上記マイクロコンピュータ制御ユニットのアナログデジタル変換入力ポートを介して入力されるようになっていることを特徴とする請求項１記載のリレー駆動装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
【０００２】
本願発明は、リレー接点開閉時のアーク放電を防止したリレー駆動装置に関するものである。
【従来の技術】
【０００３】
一般に機械式の接点を有する有接点リレーにおいては、リレー接点の接触抵抗による電力損失が、半導体スイッチング素子などの無接点リレーのオン抵抗による電力損失よりも十分に小さいために、大きな負荷電流を流すことができ、また放熱板を用いる必要がないという特徴をもっている。しかし、他方負荷電流の開閉時に接点間でアーク放電が起きるので接点の劣化が著しくなり、開閉頻度を余り多くできず、また信頼性が悪くなるなどの問題を有している。
【０００４】
そこで、このような問題を解決した従来例として、例えば交流電源のゼロボルトに同期した信号を発生する電源同期信号発生手段と、リレー接点が開閉した位相を検知する開閉位相検知手段と、上記電源同期信号発生手段からの電源同期信号と上記開閉位相検知手段からの開閉位相検知信号とを各々入力し、それらの時間差を測定する時間差測定手段およびこの時間差測定手段からの測定信号に基づいて上記リレー接点の駆動位相を決定する駆動位相決定手段を有する制御部と、この制御部からの出力信号によって上記リレーを駆動するリレー駆動手段とからなり、上記交流電源のゼロボルト近辺でリレー接点の開閉を行うようにしたものがある（例えば特公平３−３３２５号公報参照）。
【０００５】
このようなリレー駆動装置によれば、交流電源のゼロボルト近辺でリレーの接点の開閉を行うことができるようになるために、負荷電流の開閉時にリレー接点間で起きるアーク放電が抑えられ、リレー接点の寿命が向上し、信頼性も高くなる。
【発明が解決しようとする課題】
【０００６】
しかし、上記のようなリレー駆動装置の構成の場合、その公報明細書および図面の記載から明らかなように、その実施に際して、例えばダイオードブリッジ、抵抗、フォトカプラなどからなる電源同期信号発生手段や、ダイオードブリッジ、抵抗、フォトカプラなどからなる開閉位相検知手段、また上記電源同期信号発生手段からの電源同期信号と上記開閉位相検知手段からの開閉位相検知信号とを各々入力し、それらの時間差を測定する時間差測定手段等を必要とし、コストがかかり、回路構成も複雑になる。
【０００７】
本願発明は、そのような問題を生じさせることなく、同様の機能を実現することができるリレー駆動装置を提供することを目的とするものである。
【課題を解決するための手段】
【０００８】
本願発明は、上記の目的を達成するために、次のような課題解決手段を備えて構成されている。
【０００９】
（１）  請求項１の発明
この発明のリレー駆動装置は、交流電源を矩形波に整形する波形整形手段と、リレー接点開閉時に実際にリレー接点間に印加された印加電圧値を検出するリレー接点間印加電圧検出手段と、該リレー接点間印加電圧検出手段により検出された印加電圧値に基づいてリレー駆動タイミングを補正するための所定のリレー駆動タイミング補正時間を決定し、このリレー駆動タイミング補正時間を用いて当該開閉タイミングの最終的なリレー駆動タイミングを決定するリレー駆動制御手段と、該リレー駆動制御手段からの出力信号によって、上記リレー接点を開閉駆動するリレー駆動手段とを備えてなる駆動装置において、上記リレー接点の開閉タイミング付近において、上記リレー接点間印加電圧検出手段によって検出された前回までに実際にリレー接点間に印加されたリレー接点間の印加電圧値を記憶する印加電圧値記憶手段を設け、該印加電圧値記憶手段に記憶された前回までに実際にリレー接点間に印加されたリレー接点間の印加電圧値に基づいて当該開閉タイミングのリレー駆動タイミングを補正するリレー駆動タイミング補正時間を決定し、該リレー駆動タイミング補正時間に基づいて予じめ設定されている基本的なリレー駆動タイミングを補正することにより、最終的に交流電源のゼロボルト付近でのリレー駆動タイミングを決定するようになっている。
【００１０】
したがって、該構成では、前回までのリレー接点開閉時の実際のリレー接点間の印加電圧値に基づいて、予じめ設定されている基本的な開閉タイミングを補正するだけの簡単な構成で、最終的に当該開閉タイミングにおける適切な開閉タイミング（ゼロボルト付近）を実現することができ、前記従来のものと同様に負荷電流の開閉時にリレー接点間で起きるアーク放電を有効に抑制することができるようになり、リレー接点の寿命が向上するとともに、製品間の寿命のばらつきも小さくすることができる。
【００１１】
その結果、信頼性が向上し、必要に応じて例えばリレーによる負荷電力のデューティ制御なども可能となる。
【００１２】
また、前回までのリレー接点開閉時におけるリレー接点間の実際の印加電圧値に基づいて、その開閉タイミングにおける補正時間を決定するようになっているので、当該開閉タイミング補正時間自体が、リレー接点開閉時点でのチャタリングノイズ等による同期位置変動の影響を受けないようになる。
【００１３】
さらに、大きなチャタリングノイズ等で交流電源の波形が大幅に歪むようなことがあっても、上記開閉タイミング補正時間は、前回までのリレー接点開閉時に実際にリレー接点間に印加された電圧値により決定されるようになっているため、その最適電圧範囲を超えるようなことはなく、過大な補正は起こりにくい。
【００１４】
（２）  請求項２の発明
この発明のリレー駆動装置は、上記請求項１の発明の構成において、上記リレー駆動制御手段が、マイクロコンピュータ制御ユニットにより構成され、上記リレー接点間印加電圧検出手段により検出されたリレー接点間印加電圧値は、上記マイクロコンピュータ制御ユニットのアナログデジタル変換入力ポートを介して入力されるようになっている。
【００１５】
このような構成によれば、上記リレー接点間印加電圧検出手段により検出された実際のリレー接点間の印加電圧値は、当該マイクロコンピュータ制御ユニットのアナログデジタル変換入力ポートを介して適切に入力され、同マイクロコンピュータ制御ユニットによって、上述のような有効な開閉制御が行われる。
【発明の実施の形態】
【００１６】
図１〜図８は、本願発明の実施の形態に係るリレー駆動装置の構成を示している。
【００１７】
先ず図１は、同リレー駆動装置が適用された所定の負荷（電源負荷）３に対する電源開閉制御用のリレー駆動システム図である。
【００１８】
図中、符号１は交流電源（以下、単にＡＣ電源という）、２は平滑コンデンサＣ、抵抗Ｒ1、ダイオードＤ1よりなる平滑整流回路（半波整流回路）を介して平滑整流された直流電源電圧Ｖｃｃ（図４の（ｂ）、図５の（ｂ）を参照）を出力する直流電源、３は例えばヒータ等の負荷（電源負荷）、４はダイオードＤ2および抵抗Ｒ2を介してＯＮ，ＯＦＦされるトランジスタＱ1を備え、出力抵抗Ｒ3を介して上記ＡＣ電源１の電源電圧ＶＡＣ（図４の（ａ）、図５の（ａ）を参照）の波形整形信号（矩形波信号）Ｖｉ1（電源電圧ＶＡＣの負側半サイクルでＨ、正側の半サイクルでＬ・・・（図４の（ｂ）、図５の（ｂ）を参照）を出力する波形整形回路、５はリレー（ＲＹ，Ｒｓ）の駆動状態をリレー駆動回路６を介して制御し、上述の負荷３に対する電源の供給状態を制御する制御ユニット（制御手段）、ＲＹはリレーのリレーコイル、Ｒｓはリレーのリレー接点、Ｄ3はリレーコイルＲＹのサージ電圧吸収用のダイオード、６はＯＮ動作時において上記リレーコイルＲＹを励磁するリレー駆動トランジスタＱ2とその動作電圧設定用の抵抗Ｒ4，Ｒ5よりなるリレー駆動回路、７は分圧抵抗Ｒ6，Ｒ7とクランプダイオードＤ4，Ｄ5よりなるリレー接点間印加電圧検出回路（リレー接点間印加電圧検出手段）である。
【００１９】
上記制御ユニット５は、例えばＣＰＵ、ＲＯＭ、ＲＡＭ（複数）、入出力ポート、アナログデジタル変換ポート（入力ポート）等を備えたマイクロコンピュータにより構成され、ＲＯＭ内に上記波形整形回路４からの波形整形信号Ｖｉ1と上記電源電圧ＶＡＣの電圧Ｖ1（図４の（ａ）参照）又はＶ3（図５の（ａ）参照）に対応するものとして検出された上記リレー接点間印加電圧検出回路７からのリレー接点間印加電圧検出値ｖ1（図４の（ｃ）Ｖｉ2参照）又はｖ3（図５の（ｃ）Ｖｉ2参照）とをそれぞれ対応する入力ポートＰ1、アナログデジタル変換ポート（入力ポート）Ｐ2を介して入力し、波形整形信号Ｖｉ1に対応した複数のリレー接点間印加電圧ｖ1又はｖ3を複数のＲＡＭ（特許請求の範囲中の印加電圧値記憶手段に該当する）中に順次記憶させる記憶制御手段と、それらの間の電圧差を演算（電圧値を比較）する電圧差演算手段（電圧値比較手段）と、該電圧差演算手段からの電圧差演算信号に基づいて、所定の補正時間Ｔｈｎ（閉時）又はＴｋｎ（開時）（これらＴｈｎ又はＴｋｎが、特許請求の範囲中のリレー駆動タイミング補正時間に該当する）を演算し、それにより予じめ定められている上記リレーの駆動タイミングであるリレーの駆動待ち時間Ｔ1（閉時・・・図４の（ｄ）〜（ｇ）参照）又はＴ2（開時・・・図５の（ｄ）〜（ｇ）参照）を各々適切に補正（増減）し、それによって最終的なリレー駆動待ち時間（最終的なリレー駆動タイミング）Ｔ1＋Ｔｈｎ（閉時）又はＴ2＋Ｔｋｎ（開時）を決定するリレー駆動制御手段とを持っている。
【００２０】
そして、上記リレー接点Ｒｓの開閉制御は、当該制御ユニット５中に内蔵された制御プログラムによって、例えば図２（閉制御）および図３（開制御）のフローチャートに示すようにして行われる。
【００２１】
一方、図４および図５は、それらの各フローチャートに対応したタイミングチャートである。
【００２２】
そこで、次に該図２および図３のフローチャートとそれらに対応する図４および図５のタイミングチャートとを参照しながら、上記制御ユニット５による上記リレー接点Ｒｓの開閉制御の内容について、さらに具体的に説明する。
【００２３】
（Ａ）  リレー接点Ｒｓを開状態から閉状態にメーク制御する場合（フローチャート図２、タイミングチャート図４）
すなわち、該場合には、先ずステップＳ1で、現在の状態が上記ＡＣ電源１の電源電圧ＶＡＣ（図４の（ａ）参照）の波形整形信号Ｖｉ1（図４の（ｂ）参照）の立下がり時を基準として開始するリレー制御スタートタイミングＴＡ以前であるか否かを判定する。今例えば、同スタートタイミングＴＡ以前において上記負荷３に対して電流を流す旨の指示（例えばヒータスイッチ等による負荷ＯＮ指令）があったとすると、同スタートタイミングＴＡ時点においてＹＥＳと判定し、それに対応して当該スタートタイミングＴＡ時点から上記リレーコイルＲＹを励磁して上記リレー接点Ｒｓを閉じるリレー駆動回路６のリレー接点メーク動作が始まる。そして、該リレー接点Ｒｓのメーク動作が始まると、続いてステップＳ2に進み、上記スタートタイミングＴＡ時点から例えば減算タイマーにより経過時間をカウントし、次のステップＳ3で予じめ定められている所定のリレー駆動待ち時間Ｔ1が経過（Ｔ1＝０）したか否かを判定する。その結果、ＹＥＳ（Ｔ1経過）と判定されると、その後、ステップＳ4で上記リレー駆動回路６のトランジスタＱ2に対してリレー駆動信号（図４の（ｄ）参照）を出力する。そうすると、同トランジスタＱ2がＯＮになって上記リレーコイルＲＹに電流が流れ始め、個々のリレーの製品特性によって定まる所要の接点動作時間Ｔｓ1後にリレー接点ＲｓがＯＮになって、負荷３に電流が流れるようになる（図４の（ｅ）参照）。
【００２４】
この時（１回目のリレーＯＮ時）、上記リレー接点Ｒｓは、上記ＡＣ電源１の電源電圧ＶＡＣのその時の所定の値の電圧Ｖ1（Ｖｎ）（図４の（ａ）参照）で閉じる。この電圧Ｖ1（Ｖｎ）は、目的とするリレー接点Ｒｓの損傷をさけるためのリレー接点保護最適電圧範囲（図４の（ａ）のＶｂ〜Ｖａの範囲内の電圧）に対しては、未だその範囲外にあることになる。
【００２５】
また、この時に上記リレー接点間印加電圧検出回路７は、上記抵抗Ｒ6，Ｒ7、ダイオードＤ4，Ｄ5を介して上記リレー接点ＲｓのＯＮ時の電源電圧ＶＡＣ側の電圧値Ｖ1（Ｖｎ）に相当するリレー接点Ｒｓ間の印加電圧検出値ｖ1（ｖｎ）（図４の（ｃ）参照）を検出して、上記制御ユニット５の複数のＲＡＭ中の何れかのＲＡＭに取り込んで記憶する。ここで検出された該リレー接点Ｒｓ間の印加電圧検出値ｖ1（ｖｎ）も、図示のように上記電源電圧ＶＡＣ側のリレー接点保護最適電圧範囲（Ｖｂ〜Ｖａ）に相当するリレー接点間印加電圧検出値の最適検出電圧範囲（ｖｂ〜ｖａ）外にあるため、上記制御ユニット５は次回（２回目）以降のリレー接点ＲｓのＯＮのタイミングでのリレー駆動待ち時間Ｔ1に対する所定の補正時間Ｔｈ1（Ｔｈｎ）を、上記今回検出されたリレー接点間印加電圧検出値ｖ1（ｖｎ）を基に演算して上記別のＲＡＭ中に記憶する。
【００２６】
なお、この補正時間Ｔｈ1（Ｔｈｎ）の演算は、例えば図６に示すような正負両特性のマップを用いて、ステップＳ5〜Ｓ8に示すようにして行われるようになっている。
【００２７】
すなわち、先ず１つの方法として、例えば図６に示すように、リレー接点開閉制御時において上記リレー接点間印加電圧検出回路７により検出された実際のリレー接点間印加電圧検出値ｖ1（ｖｎ）と補正時間Ｔｈ1（Ｔｈｎ）とをリニアに対応させてデータマッピングし、上記検出されたリレー接点間印加電圧検出値ｖｎが変わると、それに応じて補正時間Ｔｈｎの値も相互にリニアな関係で変わるようにしておく。
【００２８】
そして、リレー駆動信号出力後、ステップＳ5で予じめ設定された所定のサンプリング周期ｔｎに対応したサンプリングタイマーをスタートさせて、ステップＳ6で上記波形整形信号Ｖｉ1の次の立下りによって示されるエンドタイミングＴＢとなったことが判定されるまでのサンプリング期間内、上記検出されるリレー接点間の印加電圧ｖｎを上記サンプリング周期ｔｎ（ｎ＝１，２，３，４・・・ｎ）毎にサンプリングし、そのサンプリング電圧ｖｎ（ｎ＝１，２，３，４・・・ｎ）を対応する複数のＲＡＭ中に順次記憶して行く（ステップＳ7，Ｓ8）。
【００２９】
このようにして、所定の検出回数ｎ回の各回のサンプリング電圧ｖｎ（ｎ＝１，２，３，４・・・ｎ）が分ると、同サンプリング電圧ｖｎをパラメータとして上記図６のデータマップから、それに対応した補正時間Ｔｈｎ（ｎ＝１，２，３，４・・・ｎ）を読み出す。そして、この補正時間Ｔｈｎは、今回演算された補正時間が次回のリレー駆動待ち時間Ｔ1に対する補正時間として使用される。
【００３０】
次に、その間においてステップＳ6で上記エンドタイミングＴＢが到来したことが確認されると、続いてステップＳ9に進んで、その時の上記印加電圧検出値ｖｎと上記リレー接点保護最適電圧の最大値Ｖｂに相当する印加電圧検出値の最大値ｖｂとを比較し、ｖｎがｖｂ以上のＹＥＳの時はステップＳ10に進んで、上記リレー駆動待ち時間Ｔ1を上記リレー駆動待ち時間Ｔ1に対して上記図６を用いて演算された（読み出された）補正時間Ｔｈｎを加えた時間（Ｔ1＋Ｔｈｎ）に補正して、同時間（Ｔ1＋Ｔｈｎ）が経過した時にトランジスタＱ2をＯＮにしてリレーコイルＲＹを励磁する。
【００３１】
他方、ステップＳ9でＮＯと判定された上記ｖｎが少なくともｖｂよりも小さい時には、さらにステップＳ11で上記ｖｎを図４の（ｃ）に示す電源電圧ＶＡＣのリレー接点保護最適電圧範囲Ｖｂ〜Ｖａに対応した最適検出電圧範囲ｖｂ〜ｖａの最小電圧値ｖａと比較し、上記ｖｎが最適検出電圧範囲ｖｂ〜ｖａのｖａよりも小さい時（電圧レベルが低すぎる時）にはステップＳ12に進んで上記リレー駆動待ち時間Ｔ1をＴ1−Ｔｈｎにマイナス補正して駆動タイミングを進めた上でリレー接点Ｒｓを閉じる。他方、上記ステップＳ11でＹＥＳの時、すなわち検出されたリレー接点間印加電圧検出値ｖｎが電源電圧ＶＡＣのリレー接点保護のための最適電圧範囲Ｖｂ〜Ｖａに対応した最適検出電圧範囲ｖｂ〜ｖａ内にある最適検出電圧の時には、そのまま補正（Ｔｈｎの加算又は減算）を行うことなくリレー接点Ｒｓを閉じる。
【００３２】
つまり、以上の構成では、各回のリレー接点閉制御時において、リレー接点Ｒｓ間の印加電圧検出値ｖｎを基に次回のための補正時間Ｔｈｎを決定して置き、一旦上記負荷３への電源の供給が終了し、リレー接点Ｒｓが開いた状態にある場合において、例えば再び負荷３に対する操作スイッチがＯＮ操作されて、改めて負荷３に電流を流す必要がある時は、上記フローチャートのステップＳ9以降に示すように、最終設定されるリレー駆動待ち時間は上記予じめ決定された基本的なリレー駆動待ち時間Ｔ1に対して、それぞれ前回の制御で演算された補正時間Ｔｈｎを加えた値（Ｔ1＋Ｔｈｎ又はＴ1−Ｔｈｎ）になり、リレー接点開閉制御スタートタイミングＴＡからＴ1＋Ｔｈｎ、Ｔ1−Ｔｈｎ後に、リレーコイルＲＹに電流が流れ始め、さらに閉時の接点動作時間Ｔｓ1の経過後に適切にリレー接点ＲｓがＯＮになって、負荷３に電流が流れることになる。
【００３３】
すなわち、その制御回前のリレー接点ＲｓのＯＮ時に比べてＴｈｎだけ遅れ又は進んだタイミングで接点がＯＮになる。そして、この時、リレー接点ＲｓはＡＣ電源１の電源電圧Ｖ2で閉じる。
【００３４】
この電圧値Ｖ2が図４のようにリレー接点保護最適電圧範囲Ｖｂ〜Ｖａ内に入っている場合、リレー接点間印加電圧検出回路７はリレー接点接続時の同電圧値Ｖ2に相当する印加電圧検出値ｖ2を検出し、制御ユニット５に取り込む。この印加電圧検出値ｖ2は、アーク放電を生じにくい最適検出電圧範囲（ｖｂ〜ｖａ）に対応して定めてあるので、同電圧ｖ2が、この最適検出電圧範囲（ｖｂ〜ｖａ）内に入ると（ステップＳ11でＹＥＳの時）、上記制御ユニット５は新たな次の補正時間は演算せず、この時の補正時間Ｔｈｎを維持しつづけ、次の接点ＯＮ時にもこの補正時間Ｔｈｎで動作する。
【００３５】
他方、上記接点接続時の上記電圧ｖ2が上記最適検出電圧範囲（ｖｂ〜ｖａ）外にある時は、上記電圧ｖ2の値によって決定される補正時間Ｔｈｎを演算し、ＲＡＭ内に記憶する。
【００３６】
そして、それにより次に負荷３に電流を流す指示があった時の上記リレー接点開閉制御スタートタイミングＴＡからのリレー駆動待ち時間は、Ｔ1＋Ｔｈｎ、Ｔ1−Ｔｈｎとなり、上記図２のタイミングチャートよりさらにＴｈｎ遅れるか、又は進んだタイミングでリレー接点Ｒｓが閉じることになる。
【００３７】
以上の動作が、リレー接点Ｒｓの接続電圧がリレー接点保護最適電圧範囲（Ｖｂ〜Ｖａ）に対応した最適検出電圧範囲（ｖｂ〜ｖａ）内に入るまで繰り返し行われ、やがて、その接続電圧が電源電圧ＶＡＣのリレー接点保護最適電圧範囲（Ｖｂ〜Ｖａ）に対応した最適検出電圧範囲（ｖｂ〜ｖａ）内になる。
【００３８】
又、連続動作中も上記の接続電圧はリレー接点間印加電圧検出回路７で検出し続けられ、上記リレー接点保護最適電圧範囲（Ｖｂ〜Ｖａ）に対応した最適検出電圧範囲（ｖｂ〜ｖａ）から接続電圧が外れると、その値からリレー駆動待ち時間の補正時間を演算して補正するので、接続電圧は常に上記リレー接点保護最適電圧範囲（Ｖｂ〜Ｖａ）内に戻ることになる。
【００３９】
なお、以上の補正時間Ｔｈ1（Ｔｈｎ）の演算は、図６に示すようなリニアな特性を有するものに代えて、例えば図７に示すように、段階的に変化する正負両特性のマップを用いて上記ステップＳ4〜Ｓ12の動作を行わせるようにしてもよい。
【００４０】
すなわち、上記リレー接点間印加電圧検出回路７により検出されたリレー接点間印加電圧検出値ｖ1（ｖｎ）と補正時間Ｔｈ1（Ｔｈｎ）とを所定のステップ幅で段階的に対応させてデータマッピングし、上記検出されたリレー接点間印加電圧検出値ｖｎが変わると、それに応じて補正時間Ｔｈｎの値も相互に段階的な関係で応答性良く変わるようにする。
【００４１】
（Ｂ）  リレー接点Ｒｓを閉状態から開状態にブレーク制御する場合（フローチャート図３、タイミングチャート図５）
この場合、リレー接点Ｒｓを開くときの接点動作時間Ｔｓ2は、上記リレー接点Ｒｓを閉じるときの接点動作時間Ｔｓ1とは異なるので、そのときのリレー駆動待ち時間Ｔ2は、閉じるときのリレー駆動待ち時間Ｔ1とは異なる。しかし、動作的には上記図２，図４のリレー接点Ｒｓを閉じる時と同様の動作により、リレー接点保護最適電圧範囲（図５（ａ）中のＶｄ〜Ｖｃ）でリレー接点Ｒｓが開くように接点開タイミングが補正される。
【００４２】
すなわち、該場合には、、先ずステップＳ1で、上記ＡＣ電源１の電源電圧ＶＡＣの波形整形信号Ｖｉ1（図５の（ｂ）参照）の立下がり時を基準として開始するリレー制御スタートタイミングＴＡ以前であるか否かを判定し、同タイミングＴＡ以前において上記負荷３に流している電流をＯＦＦにする旨の指示（例えばヒータスイッチ等による負荷ＯＦＦ指令）があったとすると、上記波形整形信号Ｖｉ1の立ち下がり時点でＹＥＳと判定し、それに対応して上記スタートタイミングＴＡ時点から上記リレーコイルＲＹの励磁状態を遮断して上記リレー接点Ｒｓを開くリレー駆動回路６のリレー接点ブレーク動作が始まる。
【００４３】
そして、該リレー接点のブレーク動作が始まると、続いてステップＳ2に進み、上記スタートタイミングＴＡ時点からタイマーにより経過時間をカウントし、次のステップＳ3で上記予じめ定められている所定のリレー開駆動待ち時間Ｔ2が経過（Ｔ2＝０）したか否かを判定する。その結果、ＹＥＳ（Ｔ2経過）と判定されると、その後、ステップＳ4で上記リレー駆動回路６のトランジスタＱ2に対して出力されていたリレー駆動信号を停止する（図５の（ｄ）参照）。
【００４４】
そうすると、同トランジスタＱ2がＯＦＦになって上記リレーコイルＲＹの電流が遮断され、個々のリレーの製品特性によって定まる所要の接点開動作時間Ｔｓ2後にリレー接点ＲｓがＯＦＦになって、負荷３への電流の供給が遮断されるようになる（図５の（ｅ）参照）。
【００４５】
この時（１回目のリレーＯＦＦ時）、上記リレー接点Ｒｓは、上記ＡＣ電源１の電源電圧ＶＡＣのその時の所定の値の電圧Ｖ3（Ｖｎ）で開き、目的とするリレー接点Ｒｓの損傷をさけるための上述のリレー接点保護最適電圧範囲（Ｖｄ〜Ｖｃ）に対しては、未だその範囲外にあることになる。
【００４６】
また、この時に上記リレー接点間印加電圧検出回路７は、抵抗Ｒ6，Ｒ7、ダイオードＤ4，Ｄ5を介して図５の（ａ）に示される上記リレー接点ＲｓのＯＦＦ時の電源電圧Ｖ3（Ｖｎ）に相当する上記図５の（ｃ）に示されるリレー接点Ｒｓ間の印加電圧検出値ｖ3（ｖｎ）を検出して、上記制御ユニット５の複数のＲＡＭ中の何れかのＲＡＭに取り込んで記憶する。ここで検出されたリレー接点Ｒｓ間の印加電圧検出値ｖ3（ｖｎ）も、上記リレー接点保護最適電圧範囲（Ｖｄ〜Ｖｃ）に相当する最適検出電圧範囲（ｖｄ〜ｖｃ）外にあるため、上記制御ユニット５は次回（２回目以降）のリレー接点ＲｓのＯＦＦのタイミングでのリレー開駆動待ち時間Ｔ2に対する所定の補正時間Ｔｋ1（Ｔｋｎ）を、上記検出されたリレー接点間印加電圧検出値ｖ3（ｖｎ）を基に演算して上記別のＲＡＭ中に記憶する。
【００４７】
この補正時間Ｔｋ1（Ｔｋｎ）の演算は、例えば前述の図６又は図７の特性を接点開放時に対応させて適切に変更した特性のマップを用いて、ステップＳ5〜Ｓ8に示すようにして行われるようになっている。
【００４８】
すなわち、上記リレー接点間印加電圧検出回路７により検出された実際のリレー接点間印加電圧検出値ｖ3（ｖｎ）と上記補正時間Ｔｋ1（Ｔｋｎ）とをリニアに対応させてデータマッピングし、上記検出されたリレー接点間印加電圧検出値ｖ3（ｖｎ）が変わると、それに応じて補正時間Ｔｋ1（Ｔｋｎ）の値もリニアな関係で変わるようにしておく。
【００４９】
そして、リレー駆動信号停止後、ステップＳ5で予じめ設定された所定のサンプリング周期ｔｎに対応したサンプリングタイマーをスタートさせて、ステップＳ6で上記波形整形信号Ｖｉ1の次の立下りによって示されるエンドタイミングＴＢとなったことが判定されるまでのサンプリング期間内、上記検出されるリレー接点間の印加電圧ｖｎを上記サンプリング周期ｔｎ（ｎ＝１，２，３，４・・・ｎ）毎にサンプリングし、そのサンプリング電圧ｖｎ（ｎ＝１，２，３，４・・・ｎ）を対応する複数のＲＡＭ中に順次記憶して行く（ステップＳ7，Ｓ8）。
【００５０】
このようにして、所定の検出回数ｎ回の各回のサンプリング電圧ｖｎ（ｎ＝１，２，３，４・・・ｎ）が分ると、同サンプリング電圧ｖｎをパラメータとして上記データマップから、それに対応した補正時間Ｔｋｎ（ｎ＝１，２，３，４・・・ｎ）を読み出す。そして、この補正時間Ｔｋｎは、今回のものが次回のリレー駆動待ち時間Ｔ2に対する補正時間として使用される。
【００５１】
次に、その間において上記ステップＳ6でエンドタイミングＴＢに到達したことが確認されると、続いてステップＳ9に進んで、その時の上記印加電圧検出値ｖｎと電源電圧ＶＡＣのリレー接点保護最適電圧範囲Ｖｄ〜Ｖｃ（図５の（ａ））に対応したリレー接点間印加電圧検出値の最適検出電圧範囲の最大値ｖｄとを比較し、ｖｎがｖｄ以上のＹＥＳの時はステップＳ10に進んで、上記リレー駆動待ち時間Ｔ2を上記リレー開駆動待ち時間Ｔ2に対して上記補正時間Ｔｋｎを加えた時間（Ｔ2＋Ｔｋｎ）に補正して、同時間が経過した時にリレー接点Ｒｓを開く。
【００５２】
他方、ステップＳ9でＮＯと判定された上記リレー接点間印加電圧検出値ｖｎがｖｄよりも小さい時には、さらにステップＳ11で同検出値ｖｎを上記リレー接点保護最適電圧範囲Ｖｄ〜Ｖｃに対応した最適検出電圧範囲ｖｄ〜ｖｃの最小電圧値ｖｃと比較し、検出値ｖｎが最適検出電圧範囲ｖｄ〜ｖｃのｖｃよりも小さい時（電圧値が低すぎる時）には、ステップＳ12に進んで上記リレー開駆動待ち時間Ｔ2をＴ2−Ｔｋｎにマイナス補正した上でリレー接点Ｒｓを開く。他方、上記ステップＳ11でＹＥＳの時は、すなわち検出されたリレー接点間印加電圧検出値ｖｎがリレー開動作時のリレー接点保護のための最適検出電圧範囲ｖｄ〜ｖｃの範囲内にある適正なタイミングの時には、そのまま新たな補正を行うことなくリレー接点Ｒｓを開く。
【００５３】
つまり、以上の構成では、各回のリレー接点開制御時において、リレー接点間の印加電圧検出値を基に次回のための補正時間Ｔｋｎを演算して置き、一旦上記負荷３への電源の遮断が終了し、その後閉駆動されてリレー接点Ｒｓが再び閉じた状態にある場合において、例えば再び負荷３に対する操作スイッチがＯＦＦ操作されて、改めて負荷３をＯＦＦする必要があるような２回目以降のリレー接点ブレーク動作時には、上記フローチャートのステップＳ9以降の動作に示すように、最終的に設定されるリレー開駆動待ち時間Ｔ2は、上記前回に決定された補正値Ｔｋｎを加えた値（Ｔ2＋Ｔｋｎ又はＴ2−Ｔｋｎ）になり、上述のスタートタイミングＴＡからＴ2＋Ｔｋｎ後に、リレーコイルＲＹに流れる電流が遮断され始め、その接点開動作時間Ｔｓ2後にリレー接点Ｒｓが開放されて、負荷３に流れる電流が遮断される。
【００５４】
すなわち、その前（前回）のリレー接点ＲｓのＯＦＦ制御時に比べて所定時間Ｔｋｎ遅れ、又は進んだタイミングで接点がＯＦＦになる。そして、この時、リレー接点Ｒｓは、図５の（ａ）に示すＡＣ電源１の電圧Ｖ4で開かれる。
【００５５】
この電圧値Ｖ4が図５の（ａ）のリレー接点保護最適電圧範囲Ｖｄ〜Ｖｃ内に入っている場合、リレー接点間印加電圧検出回路７は同リレー接点開放時の電圧Ｖ4に相当するリレー接点間印加電圧検出値ｖ4を検出して、制御ユニット５のＲＡＭに取り込む。この印加電圧検出値ｖ4は、上述の最適検出電圧範囲（ｖｄ〜ｖｃ）に対応しているので、同印加電圧検出値ｖ4が最適検出電圧範囲（ｖｄ〜ｖｃ）内に入ると（ステップＳ11でＹＥＳの時）、制御ユニット５は新たな次の補正時間Ｔｋｎは演算せず、前回の補正値Ｔｋｎを維持しつづけ、次のリレー接点ＯＦＦ時にも前回の補正時間Ｔｋｎで動作する。
【００５６】
他方、上記リレー接点開放時の電圧Ｖ4がリレー接点保護最適電圧範囲（Ｖｄ〜Ｖｃ）外の時には、同リレー接点開放時の電源電圧Ｖ4の値により決定される新たな補正値Ｔｋｎを演算し、ＲＡＭ内に記憶する。
【００５７】
そして、次に負荷３に流れる電流を遮断する旨の指示があった時のスタートタイミングＴＡからのリレー駆動待ち時間は、Ｔ2＋Ｔｋｎ又はＴ2−Ｔｋｎとなり、上記図５のタイミングチャートよりさらにＴｋｎ遅れるか、又は進んだタイミングで接点が開かれることになる。
【００５８】
以上の動作が、リレー接点Ｒｓの実際のリレー接点開放電圧Ｖ4がリレー接点保護最適電圧範囲（Ｖｄ〜Ｖｃ）内に入るまで繰り返し行われ、そのリレー接点開放電圧Ｖ4は必ずリレー接点保護最適電圧範囲（Ｖｄ〜Ｖｃ）内に入るようになる。
【００５９】
さらに、連続動作中も上記の開放電圧Ｖ4はリレー接点間印加電圧検出回路７で常時検出し続けられ、リレー接点保護最適電圧範囲（Ｖｄ〜Ｖｃ）から開放電圧Ｖ4がはずれると、その値からリレー開駆動待ち時間Ｔ2の補正時間Ｔｋｎを演算して加算又は減算補正するようになるので、上記開放電圧Ｖ4は常にリレー接点保護最適電圧範囲Ｖｄ〜Ｖｃ内に戻る。
【００６０】
ところで、上記補正時間Ｔｋｎの記憶は、例えば図８のようにしてなされる。
【００６１】
すなわち、上記リレー接点Ｒｓは、上記スタートタイミングＴＡから、上記リレー駆動待ち時間Ｔ2と、それまでの補正時間Ｔｋｎの累積値ΣＴｋｎと、接点開動作時間Ｔｓ2とがそれぞれ経過した後に、初めて開き始める。
【００６２】
しかし、上記リレー接点Ｒｓは、機構的に開いたとしても、リレー接点Ｒｓ解放時に発生するアークなどにより電気的には半接続の状態が続き、図示のように所定の遮断遅れ時間Ｔｍを有し、その経過後に初めて電気的に接点が開く。
【００６３】
そこでリレー接点Ｒｓの開くタイミングの時間帯ｔについてｔ1〜ｔｎ回繰り返してリレー接点間の印加電圧検出値ｖ1〜ｖｎを検出し、それらの値を上記制御ユニット５の複数のＲＡＭ中に順次記憶し、その最大値ｖｍを求めるようにする。
【００６４】
以上のように、この発明のリレー駆動装置は、交流電源を矩形波に整形する波形整形手段と、リレー接点開閉時にリレー接点間に印加された印加電圧値を検知するリレー接点間印加電圧検出手段と、該リレー接点間印加電圧検出手段により検出されたリレー接点間の印加電圧値に基づいて所定の補正時間を決定し、この補正時間を用いて最終的なリレー駆動タイミングとなるリレー駆動待ち時間を決定するリレー駆動制御手段と、上記リレー駆動制御手段からの出力信号によって、上記リレー接点を開閉するリレー駆動手段とを備えて構成されている。そして、それにより上記リレー接点開閉時の上記リレー接点間の印加電圧値に基づいて、その開閉タイミングの補正時間を決定し、それにより最終的なリレー駆動タイミングを補正するだけの簡単な構成で、最終的に交流電源のゼロボルト近辺でリレーの接点の開閉を行うようになっている。
【００６５】
したがって、負荷電流の開閉時にリレー接点間で起きるアーク放電が抑えられ、接点寿命が向上するとともに、寿命のばらつきも小さくすることができる。その結果、リレーの信頼性が向上し、必要に応じてリレーによる負荷電力のデューティ制御なども可能となる。
【００６６】
また、リレー接点開閉時のリレー接点間の印加電圧値に基づいて、その開閉タイミング補正時間を決定するようになっているので、同補正時間自体がリレー開閉時点でのチャタリングノイズ等による同期位置変動の影響を受けないようになる。
【００６７】
さらに、大きなチャタリングノイズ等で交流電源波形が大幅に歪むようなことがあっても、上記開閉タイミング補正時間はリレー接点開閉時のリレー接点間の印加電圧値により決定されるため、最適電圧範囲を超えるようなことはなく、過大な補正が起こりにくい。
【００６８】
なお、以上の実施の形態の構成では、上述のような制御を開始するためのスタートタイミングＴＡを、一例としてＡＣ電源のゼロクロスポイントに対応させて設定したが、これは要するにＡＣ電源に同期するポイントであれば、どのポイントであっても同様の作用効果を持つ。
【００６９】
（他の実施の形態）
ところで、上記リレーのリレーコイルＲＹは、誘導負荷としての特性を有しているために、サージ電圧が発生する問題がある。
【００７０】
その対策として、上記実施の形態のものでは、図１のように、リレーコイルＲＹに並列にサージ電圧吸収手段としてのダイオードＤ3を接続して当該サージ電圧を吸収させるようにしている。
【００７１】
したがって、該ダイオードＤ3によりリレーコイルＲＹ部分で発生する誘導負荷特有の回路を破壊するような高電位のサージ電圧を吸収してリレー駆動回路６の保護を図ることができる。
【００７２】
ところが、そのようにダイオードＤ3を挿入しただけの場合、リレー個々の製品特性の相違によっては、当該ダイオードＤ3があることにより、リレー接点Ｒｓの動作時間が大きく変化し、共通なタイミングでの開閉制御を行うことが難しくなる。
【００７３】
そこで、この問題を解決したものが他の実施の形態としての図９の回路である。
【００７４】
該構成では、サージ電圧吸収手段が、リレーコイルＲＹに並列に接続されたダイオードＤ3およびツェナーダイオードＺＤの直列回路よりなっている。
【００７５】
このようにサージ電圧吸収手段が、ダイオードＤ3と該ダイオードＤ3に直列なツェナーダイオードＺＤにより形成されていると、先ずダイオードＤ3によりリレーコイルＲＹ部分で発生する誘導負荷特有の上記回路を破壊するような高電位のサージ電圧を有効に吸収してリレー駆動回路６の保護を図ることができる。
【００７６】
そして、さらに上記ダイオードＤ3に対して直列なツェナーダイオードＺＤがあると、リレーコイルＲＹで発生するサージ電圧の内の上記回路を破壊するような高電位のサージ電圧のみを吸収し、接点動作時間を変化させる要因の低電位のサージ電圧は吸収しないようになるので、上記リレー接点Ｒｓの動作時間を略共通にすることができるようになる。
【００７７】
その結果、例えば予じめ基本的な開閉タイミングを上述の制御ユニット５の所定の記憶手段に記憶させておくようにすると、前述のようなリレー駆動タイミングの補正回数を減らすことが可能になり、リレー接点Ｒｓの寿命を延ばすことができる。
【図面の簡単な説明】
【図１】  本願発明の実施の形態に係るリレー駆動装置を適用して構成したリレー駆動システム図である。
【図２】  同リレー駆動システムのリレー接点閉動作時のフローチャートである。
【図３】  同リレー駆動システムのリレー接点開動作時のフローチャートである。
【図４】  同リレー駆動システムのリレー接点閉動作時のタイミングチャートである。
【図５】  同リレー駆動システムのリレー接点開動作時のタイミングチャートである。
【図６】  同リレー駆動システムのリレー接点間印加電圧検出値とリレー駆動待ち時間補正時間との関係を示す第１例（連続的対応例）のグラフである。
【図７】  同リレー駆動システムのリレー接点間印加電圧検出値とリレー駆動待ち時間補正時間との関係を示す第２例（段階的対応例）のグラフである。
【図８】  同リレー駆動システムの制御ユニット中のＲＡＭに記憶させるリレー接点間印加電圧検出値記憶システム例を示すタイミングチャートである。
【図９】  他の実施の形態に係るリレー駆動装置を適用して構成したリレー駆動システム図である。
【符号の説明】
１はＡＣ電源、２は直流電源、３は負荷、４は波形整形回路、５は制御ユニット、６はリレー駆動回路、７はリレー接点間印加電圧検出回路、Ｄ3はダイオード、ＺＤはツェナーダイオードである。
【図１】
0003781581.tif 000002
【図２】
0003781581.tif 000003
【図３】
0003781581.tif 000004
【図４】
0003781581.tif 000005
【図５】
0003781581.tif 000006
【図６】
0003781581.tif 000007
【図７】
0003781581.tif 000008
【図８】
0003781581.tif 000009
【図９】
0003781581.tif 000010