(57)【特許請求の範囲】
【請求項１】
マイクロ波入力信号に対し出力信号が等振幅、位相差９０度となる第１および第２の出力ポートと、アイソレーションポートとを持つインターディジタルカプラと、
このインターディジタルカプラの第１の出力ポートに接続された第１のマイクロストリップ線路と、
上記インターディジタルカプラの第２の出力ポートに接続された第２のマイクロストリップ線路と、
上記第１のマイクロストリップ線路の近傍に設けた第１のグランドパターンと、
上記第２のマイクロストリップ線路の近傍に設けた第２のグランドパターンと、
上記第１のマイクロストリッブ線路と上記第１のグランドパターンとを接続する第１の導電体と、
上記第２のマイクロストリップ線路と上記第２のグランドパターンとを接続する第２の導電体とで構成し、
上記アイソレーションポートは、上記第１、第２のマイクロストリップ線路でそれぞれ反射され上記インターディジタルカプラに再入力した信号が、それぞれ同位相で出力され、
上記第１、第２の導電体は、上記アイソレーションポートの出力信号が所望の通過位相を得るように、上記第１、第２のマイクロストリップ線路との接続点がそれぞれ調整された、
ことを特徴とする移相器。
【請求項２】
マイクロ波入力信号に対し出力信号が等振幅、位相差９０度となる第１および第２の出力ポートと、アイソレーションポートとを持つインターディジタルカプラと、
このインターディジタルカプラの第１の出力ポートにホット側の線路が接続された第１のコプレナー線路と、
上記インターディジタルカプラの第２の出力ポートにホット側の線路が接続された第２のコプレナー線路と、
上記第１のコプレナー線路のホット側の線路と上記第１のコプレナー線路の第１のリターン側の線路とを接続する第１の導電体と、
上記第１のコプレナー線路のホット側の線路上にある上記第１の導電体を接続した場所と上記第１のコプレナー線路の第２のリターン側の線路とを接続する第２の導電体と、
上記第２のコプレナー線路のホット側の線路と上記第２のコプレナー線路の第１のリターン側の線路とを接続する第３の導電体と、
上記第２のコプレナー線路のホット側の線路上にある上記第３の導電体を接続した場所と上記第２のコプレナー線路の第２のリターン側の線路とを接続する第４の導電体とで構成し、
上記アイソレーションポートは、上記第１、第２のコプレナー線路でそれぞれ反射され上記インターディジタルカプラに再入力した信号が、それぞれ同位相で出力され、
上記第１、第２の導電体は、上記アイソレーションポートの出力信号が所望の通過位相を得るように、上記第１、第２のコプレナー線路との接続点がそれぞれ調整された、
ことを特徴とする移相器。
【請求項３】
マイクロ波入力信号に対し出力信号が等振幅、位相差９０度となる第１および第２の出力ポートと、アイソレーションポートとを持つインターディジタルカプラと、
このインターディジタルカプラの第１の出力ポートにホット側の線路が接続された第１のスロット線路と、
上記インターディジタルカプラの第２の出力ポートにホット側の線路が接続された第２のスロット線路と、
上記第１のスロット線路のホット側の線路と上記第１のスロット線路のリターン側の線路とを接続する第１の導電体と、
上記第２のスロット線路のホット側の線路と上記第２のスロット線路のリターン側の線路とを接続する第２の導電体とで構成し、
上記アイソレーションポートは、上記第１、第２のスロット線路のホット側でそれぞれ反射され上記インターディジタルカプラに再入力した信号が、それぞれ同位相で出力され、
上記第１、第２の導電体は、上記アイソレーションポートの出力信号が所望の通過位相を得るように、上記第１、第２のスロット線路のホット側との接続点がそれぞれ調整された、
ことを特徴とする移相器。
【請求項４】
マイクロ波入力信号に対し出力信号が等振幅、位相差９０度となる第１および第２の出力ポートと、アイソレーションポートとを持つブランチラインカプラと、
このブランチラインカプラの第１の出力ポートに接続された第１のマイクロストリップ線路と、
上記ブランチラインカプラの第２の出力ポートに接続された第２のマイクロストリップ線路と、
上記第１のマイクロストリップ線路の近傍に設けた第１のグランドパターンと、
上記第２のマイクロストリップ線路の近傍に設けた第２のグランドパターンと、
上記第１のマイクロストリップ線路と上記第１のグランドパターンとを接続する第１の導電体と、
上記第２のマイクロストリップ線路と上記第２のグランドパターンとを接続する第２の導電体とで構成し、
上記アイソレーションポートは、上記第１、第２のマイクロストリップ線路でそれぞれ反射され上記ブランチラインカプラに再入力した信号が、それぞれ同位相で出力され、
上記第１、第２の導電体は、上記アイソレーションポートの出力信号が所望の通過位相を得るように、上記第１、第２のマイクロストリップ線路との接続点がそれぞれ調整された、
ことを特徴とする移相器。
【請求項５】
マイクロ波入力信号に対し出力信号が等振幅、位相差９０度となる第１および第２の出力ポートと、アイソレーションポートとを持つブランチラインカプラと、
このブランチラインカプラの第１の出力ポートにホット側の線路が接続された第１のコプレナー線路と、
上記ブランチラインカプラの第２の出力ポートにホット側の線路が接続された第２のコプレナー線路と、
上記第１のコプレナー線路のホット側の線路と上記第１のコプレナー線路の第１のリターン側の線路とを接続する第１の導電体と、
上記第１のコプレナー線路のホット側の線路上にある上記第１の導電体を接続した場所と上記第１のコプレナー線路の第２のリターン側の線路とを接続する第２の導電体と、
上記第２のコプレナー線路のホット側の線路と上記第２のコプレナー線路の第１のリターン側の線路とを接続する第３の導電体と、
上記第２のコプレナー線路のホット側の線路上にある上記第３の導電体を接続した場所と上記第２のコプレナー線路の第２のリターン側の線路とを接続する第４の導電体とで構成し、
上記アイソレーションポートは、上記第１、第２のコプレナー線路でそれぞれ反射され上記ブランチラインカプラに再入力した信号が、それぞれ同位相で出力され、
上記第１、第２の導電体は、上記アイソレーションポートの出力信号が所望の通過位相を得るように、上記第１、第２のコプレナー線路との接続点がそれぞれ調整された、
ことを特徴とする移相器。
【請求項６】
マイクロ波入力信号に対し出力信号が等振幅、位相差９０度となる第１および第２の出力ポートと、アイソレーションポートとを持つブランチラインカプラと、
このブランチラインカプラの第１の出力ポートにホット側の線路が接続された第１のスロット線路と、
上記ブランチラインカプラの第２の出力ポートにホット側の線路が接続された第２のスロット線路と、
上記第１のスロット線路のホット側の線路と上記第１のスロット線路のリターン側の線路とを接続する第１の導電体と、
上記第２のスロット線路のホット側の線路と上記第２のスロット線路のリターン側の線路とを接続する第２の導電体とで構成し、
上記アイソレーションポートは、上記第１、第２のスロット線路のホット側でそれぞれ反射され上記ブランチラインカプラに再入力した信号が、それぞれ同位相で出力され、
上記第１、第２の導電体は、上記アイソレーションポートの出力信号が所望の通過位相を得るように、上記第１、第２のスロット線路のホット側との接続点がそれぞれ調整された、
ことを特徴とする移相器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、主にレーダ用送受信機内に使用され、かつマイクロ波帯で使用する移相器の改良に関する。
【０００２】
【従来の技術】
図１７は「Ｍｉｃｒｏｓｔｒｉｐ  Ｃｉｒｃｕｉｔｓ」（Ｆ．ＧＡＲＤＩＯＬ，，ＪＯＨＮ  ＷＩＬＬＹ＆ＳＯＮＳ，ＩＮＣ．）の１６８ページに開示された従来の移相器を示す回路構成図である。図において１は入力ポート２と、第１の出力ポート３と、第１の出力ポート３と等振幅かつ位相差９０度の信号を出力する第２の出力ポート４と、アイソレーションポート５とを持つ四端子カプラ、６は四端子カプラ１の第１の出力ポート３にカソードが接続された第１のバラクタダイオード、７は四端子カプラ１の第２の出力ポート４にカソードが接続された第２のバラクタダイオード、８は第１のバラクタダイオード６、及び第２のバラクタダイオード７のカソードに接続され使用周波数に対し十分高いインピーダンスを持つ抵抗、９はバイアス電圧を印加するためのポートである。
【０００３】
次に動作について説明する。
四端子カプラ１の入力ポート２に信号が入力すると出力ポート３、４に信号が出力される。出力ポート４に出力される出力信号は出力ポート３に出力される信号と比べて９０度の位相差がある。また、この時アイソレーションポート５には出力がない。抵抗８にはポート９から調整されたバイアス電圧が印加される。バラクタダイオード６、７は、そのバイアス電圧に応じたキャパシタンスをもっため、これを等価回路で表わすと図１８となる。つまり、バラクタダイオード６、７は、それぞれポート９から抵抗８を介してバイアスされる電圧により容量の変わる可変キャパシタンス１０、１１となる。出力ポート３に現われた信号はキャパシタンス１０で決まる反射位相で反射し、再び四端子カプラ１に入力される。出力ポート４に現われた信号も同様にキャパシタンス１１で決まる反射位相で反射し、四端子カプラ１に入力される。この結果、出力ポート３、４から再入力された信号は四端子カプラ１のアイソレーションポート５において同位相となり出力される。このように、９から印加するバイアス電圧を変化させることで通過位相を調整する。
【０００４】
また、入力端子２から入力されたマイクロ波信号の位相は、二つのバラクタダイオード６、７を等価的に表わしたキャパシタンス１０、１１により変化する。このキャパシタンス１０、１１はポート９から抵抗８を介しバラクタダイオード６、７にバイアスする電圧を調整することにより変化する。よって、この回路はバラクタダイオード６、７のバイアス電圧を変化させ、その等価キャパシタンス１０、１１を調整することで通過位相を変化させる移相器として動作する。
【０００５】
【発明が解決しようとする課題】
以上説明した移相器は、バイアス電圧を変化させることにより電気的に位相を調整するため、複数のチャンネルを持つマイクロ波機器、例えばモノパルスレーダ用受信機の各チャンネル間の通過位相を等しくするために使用した場合、経年変化で各チャンネル間の位相がずれていくという課題があった。また、上記移相器に印加される電源に変動があった場合、この変動が通過位相を変化させるという課題があった。
【０００６】
この発明は、上記のような課題を解決するためになされたものであり、バラクタダイオードに印加するバイアス電圧を可変する方式に対し、導電体を用いて線路、導体パターン長を調整することで経年変化、電源変動の影響をなくすことを目的とする。
【０００７】
【課題を解決するための手段】
第１の発明による移相器は、インターディジタルカプラの二つの出力ポートに接続されるマイクロストリップ線路とその近傍に設けたグランドパターンとを導電体で接続し、マイクロストリップ線路上にショート点を設けることでショートスタブを構成し、その長さで決まるインダクタンスを可変にすることで、通過位相を変化させ、バラクタダイオードと抵抗と電源を使用せずに移相器を構成するものである。
【０００８】
また、第２の発明による移相器は、インターディジタルカプラの二つの出力ポートに接続されるコプレナー線路のホット側の線路とリターン側の線路とを導電体で接続し、コプレナー線路上にショート点を設けることでショートスタブを構成し、その長さで決まるインダクタンスを可変にすることで、通過位相を変化させ、バラクタダイオードと抵抗と電源を使用せずに移相器を構成するものである。
【０００９】
また、第３の発明による移相器は、インターディジタルカプラの二つの出力ポートに接続されるスロット線路のホット側の線路とリターン側の線路とを導電体で接続し、スロット線路上にショート点を設けることでショートスタブを構成し、その長さで決まるインダクタンスを可変にすることで、通過位相を変化させ、バラクタダイオードと抵抗と電源を使用せずに移相器を構成するものである。
【００１０】
また、第４の発明による移相器は、インターディジタルカプラの二つの出力ポートとそれぞれの出力ポートの近傍に設けたどこにも接続されていない島状の導体パターンとを導電体で接続し、オープンスタブを構成し、その長さで決まるキャパシタンスを可変にすることで、通過位相を変化させ、バラクタダイオードと抵抗と電源を使用せずに移相器を構成するものである。
【００１１】
また、第５の発明による移相器は、ブランチラインカプラの二つの出力ポートに接続されるマイクロストリップ線路とその近傍に設けたグランドパターンとを導電体で接続し、マイクロストリップ線路上にショート点を設けることでショートスタブを構成し、その具さで決まるインダクタンスを可変にすることで、通過位相を変化させ、バラクタダイオードと抵抗と電源を使用せずに移相器を構成するものである。
【００１２】
また、第６の発明による移相器は、ブランチラインカプラの二つの出力ポートに接続されるコプレナー線路のホット側の線路とリターン側の線路とを導電体で接続し、コプレナー線路上にショート点を設けることでショートスタブを構成し、その長さで決まるインダクタンスを可変にすることで、通過位相を変化させ、バラクタダイオードと抵抗と電源を使用せずに移相器を構成するものである。
【００１３】
また、第７の発明による移相器は、ブランチラインカプラの二つの出力ポートに接続されるスロット線路のホット側の線路とリターン側の線路とを導電体で接続し、スロット線路上にショート点を設けることでショートスタブを構成し、その長さで決まるインダクタンスを可変にすることで、通過位相を変化させ、バラクタダイオードと抵抗と電源を使用せずに移相器を構成するものである。
【００１４】
また、第８の発明による移相器は、ブランチラインカプラの二つの出力ポートとそれぞれの出力ポートの近傍に設けたどこにも接続されていない島状の導体パターンとを導電体で接続し、オープンスタブを構成し、その長さで決まるキャパシタンスを可変にすることで、通過位相を変化させ、バラクタダイオードと抵抗と電源を使用せずに移相器を構成するものである。
【００１５】
【発明の実施の形態】
実施の形態１．
図１はこの発明の実施の形態１を示す移相器の回路構成図である。図において１は入力ポート２と、第１の出力ポート３と、第１の出力ポート３と等振幅かつ位相差９０度の信号を出力する第２の出力ポート４と、アイソレーションポート５とを持つインターディジタルカプラ、１２はインターディジタルカプラ１の第１の出力ポート３に接続された第１のマイクロストリップ線路、１３はインターディジタルカプラ１の第２の出力ポート４に接続された第２のマイクロストリップ線路、１４は第１のマイクロストリップ線路１２の近傍に設けた第１のグランドパターン、１５は第２のマイクロストリップ線路１３の近傍に設けた第２のグランドパターン、１６は第１のマイクロストリップ線路１２と第１のグランドパターン１４とを接続する第１の導電体、１７は第２のマイクロストリップ線路１３と第１のグランドパターン１５とを接続する第２の導電体である。
図２は図１の説明のための等価回路図である。
【００１６】
次に動作について説明する。
インターディジタルカプラ１の入力ポート２に信号が入力すると出力ポート３、４に信号が出力される。出力ポート４に出力される出力信号は出力ポート３に出力される信号と比べて９０度位相遅延がある。また、この時アイソレーションポート５には出力がない。インターディジタルカプラ１の二つの出力ポート３、４に接続されたマイクロストリップ線路１２、１３とグランドパターン１４、１５とを導電体１６、１７で接続することで、マイクロストリップ線路１２、１３上にショート点が形成される。マイクロストリップ線路１２、１３は、インターディジタルカプラ１の出力ポート３、４から前記ショート点までの長さをもつショートスタブとなる。ショートスタブは等価的にインダクタンスとみなすことができ、このため図１は図２に示す等価回路で表わすことができる。つまり、マイクロストリップ線路１２、１３は、ショート点の位置により値の変わる可変インダクタンス１８、１９となる。インターディジタルカプラ１の第１の出力ポート３から第１のマイクロストリップ線路１２に入力した信号は、そのインダクタンス１８で決まる反射位相で反射し再びインターディジタルカプラ１に入力される。第２の出力ポート４に現われた信号も同様にインダクタンス１９で決まる反射位相で反射し、インターディジタルカプラ１に入力される。
この結果、出力ポート３、４から再入力された信号はインターディジタルカプラ１のアイソレーションポート５において同位相となり出力される。このとき、導電体１６、１７の位置を変化させることでインダクタンス１８、１９の値を変化させ通過位相を調整する。
【００１７】
実施の形態２．
図３はこの発明の実施の形態２を示す移相器の回路構成図である。図において１は入力ポート２と、第１の出力ポート３と、第１の出力ポート３と等振幅かつ位相差９０度の信号を出力する第２の出力ポート４と、アイソレーションポート５とを持つインターディジタルカプラ、２０はインターディジタルカプラ１の第１の出力ポート３にホット側の線路２２が接続され、第１のリターン側の線路２４と第２のリターン側の線路２５を有する第１のコプレナー線路、１５はインターディジタルカプラ１の第２の出力ポート４にホット側の線路２３が接続され、第１のリターン側の線路２６と第２のリターン側の線路２７を有する第２のコプレナー線路、２８は第１のコプレナー線路２０のホット側の線路２２と第１のコプレナー線路２０の第１のリターン側の線路２４とを接続する第１の導電体、２９は第１のコプレナー線路２０のホット側の線路２２上にある第１の導電体２８が接続された場所と第１のコプレナー線路２０の第２のリターン側の線路２５とを接続する第２の導電体、３０は第２のコプレナー線路２１のホット側の線路２３と第２のコプレナー線路２１の第１のリターン側の線路２６とを接続する第３の導電体、３１は第２のコプレナー線路２１のホット側の線路２３上にある第３の導電体３０が接続された場所と第２のコプレナー線路２１の第２のリターン側の線路２７とを接続する第４の導電体である。
図４は図３の説明のための等価回路図である。
【００１８】
次に動作について説明する。
インターディジタルカプラ１の入力ポート２に信号が入力すると出力ポート３、４に信号が出力される。出力ポート４に出力される出力信号は出力ポート３に出力される信号と比べて９０度位相遅延がある。また、この時アイソレーションポート５には出力がない。二つの出力ポート３、４に接続されたコプレナー線路２０、２１のホット側の線路２２、２３には、コプレナー線路２０、２１のリターン側の線路２４、２５、２６、２７と接続された導電体２８、２９、３０、３１によってショート点が形成される。コプレナー線路のホット側の線路２０、２１は、インターディジタルカプラ１の出力ポート３、４から前記ショート点までの長さをもつショートスタブとなる。ショートスタブは等価的にインダクタンスとみなすことができ、このため図３は図４に示す等価回路で表わすことができる。つまり、コプレナー線路２０、２１のホット側の線路２２、２３は、ショート点の位置により値の変わる可変インダクタンス１８、１９となる。インターディジタルカプラ１の第１の出力ポート３から第１のコプレナー線路２０のホット側の線路２２に入力した信号は、そのインダクタンス１８で決まる反射位相で反射し再びインターディジタルカプラ１に入力される。第２の出力ポート４に現われた信号も同様にインダクタンス１９で決まる反射位相で反射し、インターディジタルカプラ１に入力される。この結果、出力ポート３、４から再入力された信号はインターディジタルカプラ１のアイソレーションポート５において同位相となり出力される。このとき、導電体の位置を変化させることでインダクタンス１２、１３の値を変化させ通過位相を調整する。
【００１９】
実施の形態３．
図５はこの発明の実施の形態３を示す移相器の回路構成図である。図において１は入力ポート２と、第１の出力ポート３と、第１の出力ポート３と等振幅かつ位相差９０度の信号を出力する第２の出力ポート４と、アイソレーションポート５とを持つインターディジタルカプラ、３２はインターディジタルカプラ１の第１の出力ポート３にホット側の線路３４が接続され、リターン側の線路３６を有する第１のスロット線路、３３はインターディジタルカプラ１の第２の出力ポート４にホット側の線路３５が接続され、リターン側の線路３７を有する第２のスロット線路、３８は第１のスロット線路３２のホット側の線路３４と第１のスロット線路３２のリターン側の線路３６とを接続する第１の導電体、３９は第２のスロット線路３３のホット側の線路３５と第２のスロット線路３３のリターン側の線路３７とを接続する第２の導電体である。
図６は図５の説明のための等価回路図である。
【００２０】
次に動作について説明する。
インターディジタルカプラ１の入力ポート２に信号が入力すると出力ポート３、４に信号が出力される。出力ポート４に出力される出力信号は出力ポート３に出力される信号と比べて９０度位相遅延がある。また、この時アイソレーションポート５には出力がない。二つの出力ポート３、４に接続されたスロット線路３２、３３のホット側の線路３４、３５には、スロット線路３２、３３のリターン側の線路３６、３７と接続された導電体３８、３９によってショート点が形成される。スロット線路のホット側の線路３４、３５は、インターディジタルカプラ１の出力ポート４、５から前記ショート点までの長さをもつショートスタブとなる。ショートスタブは等価的にインダクタンスとみなすことができ、このため図５は図６に示す等価回路で表わすことができる。つまり、スロット線路３２、３３のホット側の線路３４、３５は、ショート点の位置により値の変わる可変インダクタンス１８、１９となる。インターディジタルカプラ１の第１の出力ポート３から第１のスロット線路３２のホット側の線路３４に入力した信号は、そのインダクタンス１８で決まる反射位相で反射し再びインターディジタルカプラ１に入力される。第２の出力ポート４に現われた信号も同様にインダクタンス１９で決まる反射位相で反射し、インターディジタルカプラ１に入力される。この結果、出力ポート３、４から再入力された信号はインターディジタルカプラ１のアイソレーションポート５において同位相となり出力される。このとき、導電体の位置を変化させることでインダクタンス１８、１９の値を変化させ通過位相を調整する。
【００２１】
実施の形態４．
図７はこの発明の実施の形態４を示す移相器の回路構成図である。図において１は入力ポート２と、第１の出力ポート３と、第１の出力ポート３と等振幅かつ位相差９０度の信号を出力する第２の出力ポート５と、アイソレーションポート５とを持つインターディジタルカプラ、４０はインターディジタルカプラ１の第１の出力ポート３の近傍に設けられどこにも接続されていないｎ個（ｎは任意の自然数）の島状の導体パターン４２−ｉ（ｉは１からｎの自然数）からなる第１の導体パターン群、４１はインターディジタルカプラ１の第２の出力ポート４の近傍に設けられどこにも接続されていないｍ個（ｍは任意の自然数）の島状の導体パターン４３−ｊ（ｊは１からｍの自然数）からなる第２の導体パターン群、４４−１はインターディジタルカプラ１の第１の出力ポート３と第１の導体パターン群４０の中の導体パターン４２−１とを接続する導電体、４５−１はインターディジタルカプラ１の第２の出力ポート４と第２の導体パターン群４１の中の導体パターン４５−１とを接続する導電体、４４−ｐ（ｐは２からｎの自然数）は第１の導体パターン群４０の中の導体パターン４２−（ｐ−１）と導体パターン４２−ｐとを接続する導電体、４５−ｑ（ｑは２からｍの自然数）は第２の導体パターン群４１の中の導体パターン４３−（ｑ−１）と導体パターン４３−ｑとを接続する導電体である。
図８は図７の説明のための等価回路図である。
【００２２】
次に動作について説明する。
インターディジタルカプラ１の入力ポート２に信号が入力すると出力ポート３、４に信号が出力される。出力ポート４に出力される出力信号は出力ポート３に出力される信号と比べて９０度位相遅延がある。また、この時アイソレーションポート５には出力がない。インターディジタルカプラ１の二つの出力ポート３、４とその近傍に設けられた二つの導体パターン群４０、４１の導体パターン４２−１、４３−１とを導電体４４−１、４５−１で、各導体パターン群内の導体パターン４２−（ｐ−１）、４３−（ｑ−１）と導体パターン４２−ｐ、４３−ｑとをそれぞれ導電体４４−ｐ、４５−ｑで接続することでインターディジタルカプラ１の出力ポート３、４に、接続された導体パターンの長さに応じたオープンスタブが形成される。オープンスタブは等価的にキャパシタンスとみなすことができ、このため図７は図８に示す等価回路で表わすことができる。つまり、接続された導体パターンはその長さにより容量の変わる可変キャパシタンス１０、１１となる。インターディジタルカプラの出力ポート３から導体パターン群４０に入力した信号は、そのキャパシタンス１０で決まる反射位相で反射し再びインターディジタルカプラ１に入力される。出力ポート４に現われた信号も同様にキャパシタンス１１の容量で決まる反射位相で反射し、インターディジタルカプラ１に入力される。この結果、出力ポート３、４から再入力された信号はインターディジタルカプラ１のアイソレーションポート５において同位相となり出力される。このとき、接続される導体パターンの長さを変化させることでキャパシタンス１０、１１の容量を変化させ通過位相を調整する。
【００２３】
実施の形態５．
図９はこの発明の実施の形態５を示す移相器の回路構成図である。図において１は入力ポート２と、第１の出力ポート３と、第１の出力ポート３と等振幅かつ位相差９０度の信号を出力する第２の出力ポート４と、アイソレーションポート５とを持つブランチラインカプラ、１２はブランチラインカプラ１の第１の出力ポート３に接続された第１のマイクロストリップ線路、１３はブランチラインカプラ１の第２の出力ポート４に接続された第２のマイクロストリップ線路、１４は第１のマイクロストリップ線路１２の近傍に設けた第１のグランドパターン、１５は第２のマイクロストリップ線路１３の近傍に設けた第２のグランドパターン、１６は第１のマイクロストリップ線路１２と第１のグランドパターン１４とを接続する第１の導電体、１７は第２のマイクロストリップ線路１３と第１のグランドパターン１５とを接続する第２の導電体である。
図１０は図９の説明のための等価回路図である。
【００２４】
動作は本発明実施の形態１と同様である。
【００２５】
実施の形態６．
図１１はこの発明の実施の形態６を示す移相器の回路構成図である。図において１は入力ポート２と、第１の出力ポート３と、第１の出力ポート３と等振幅かつ位相差９０度の信号を出力する第２の出力ポート４と、アイソレーションポート５とを持つブランチラインカプラ、２０はブランチラインカプラ１の第１の出力ポート３にホット側の線路２２が接続され、第１のリターン側の線路２４と第２のリターン側の線路２５を有する第１のコプレナー線路、１５はブランチラインカプラ１の第２の出力ポート４にホット側の線路２３が接続され、第１のリターン側の線路２６と第２のリターン側の線路２７を有する第２のコプレナー線路、２８は第１のコプレナー線路２０のホット側の線路２２と第１のコプレナー線路２０の第１のリターン側の線路２４とを接続する第１の導電体、２９は第１のコプレナー線路２０のホット側の線路２２上にある第１の導電体２８が接続された場所と第１のコプレナー線路２０の第２のリターン側の線路２５とを接続する第２の導電体、３０は第２のコプレナー線路２１のホット側の線路２３と第２のコプレナー線路２１の第１のリターン側の線路２６とを接続する第３の導電体、３１は第２のコプレナー線路２１のホット側の線路２３上にある第３の導電体３０が接続された場所と第２のコプレナー線路２１の第２のリターン側の線路２７とを接続する第４の導電体である。
図１２は図１１の説明のための等価回路図である。
【００２６】
動作は本発明実施の形態２と同様である。
【００２７】
実施の形態７．
図１３はこの発明の実施の形態７を示す移相器の回路構成図である。図において１は入力ポート２と、第１の出力ポート３と、第１の出力ポート３と等振幅かつ位相差９０度の信号を出力する第２の出力ポート４と、アイソレーションポート５とを持つブランチラインカプラ、３２はブランチラインカプラ１の第１の出力ポート３にホット側の線路３４が接続され、リターン側の線路３６を有する第１のスロット線路、３３はブランチラインカプラ１の第２の出力ポート４にホット側の線路３５が接続され、リターン側の線路３７を有する第２のスロット線路、３８は第１のスロット線路３２のホット側の線路３４と第１のスロット線路３２のリターン側の線路３６とを接続する第１の導電体、３９は第２のスロット線路３３のホット側の線路３５と第２のスロット線路３３のリターン側の線路３７とを接続する第２の導電体である。
図１４は図１３の説明のための等価回路図である。
【００２８】
動作は本発明実施の形態３と同様である。
【００２９】
実施の形態８．
図１５はこの発明の実施の形態８を示す移相器の回路構成図である。図において１は入力ポート２と、第１の出力ポート３と、第１の出力ポート３と等振幅かつ位相差９０度の信号を出力する第２の出力ポート４と、アイソレーションポート５とを持つブランチラインカプラ、４０はブランチラインカプラ１の第１の出力ポート３の近傍に設けられどこにも接続されていないｎ個（ｎは任意の自然数）の島状の導体パターン４２−ｉ（ｉは１からｎの自然数）からなる第１の導体パターン群、４１はブランチラインカプラ１の第２の出力ポート４の近傍に設けられどこにも接続されていないｍ個（ｍは任意の自然数）の島状の導体パターン４３−ｊ（ｊは１からｍの自然数）からなる第２の導体パターン群、４４−１はブランチラインカプラ１の第１の出力ポート３と第１の導体パターン群４０の中の導体パターン４２−１とを接続する導電体、４５−１はブランチラインカプラ１の第２の出力ポート４と第２の導体パターン群４１の中の導体パターン４５−１とを接続する導電体、４４−ｐ（ｐは２からｎの自然数）は第１の導体パターン群４０の中の導体パターン４２−（ｐー１）と導体パターン４２−ｐとを接続する導電体、４５−ｑ（ｑは２からｍの自然数）は第２の導体パターン群４１の中の導体パターン４３−（ｑ−１）と導体パターン４３−ｑとを接続する導電体である。
図１６は図１５の説明のための等価回路図である。
【００３０】
動作は本発明実施の形態４と同様である。
【００３１】
【発明の効果】
第１の発明によれば、インターディジタルカプラの出力ポートに接続されるマイクロストリップ線路のショート点を導電体の接続位置により変化させ、その等価インダクタンスを調整することによって入力信号の通過位相を変化させるため、一度調整が終了すればバラクタダイオードや電源を要する移相器に比べ経年変化を小さくできる効果がある。
【００３２】
また、第２の発明によれば、インターディジタルカプラの出力ポートに接続されるコプレナー線路のショート点を導電体の接続位置により変化させ、その等価インダクタンスを調整することによって入力信号の通過位相を変化させるため、一度調整が終了すればバラクタダイオードや電源を要する移相器に比べ経年変化を小さくできる効果がある。
【００３３】
また、第３の発明によれば、インターディジタルカプラの出力ポートに接続されるスロット線路のショート点を導電体の接続位置により変化させ、その等価インダクタンスを調整することによって入力信号の通過位相を変化させるため、一度調整が終了すればバラクタダイオードや電源を要する移相器に比べ経年変化を小さくできる効果がある。
【００３４】
また、第４の発明によれば、インターディジタルカプラの出力ポートに接続される導体パターンの長さを導電体の接続位置により変化させ、その等価キャパシタンスを調整することによって入力信号の通過位相を変化させるため、一度調整が終了すればバラクタダイオードや電源を要する移相器に比ベ経年変化を小さくできる効果がある。
【００３５】
また、第５の発明によれば、ブランチラインカプラの出力ポートに接続されるマイクロストリップ線路のショート点を導電体の接続位置により変化させ、その等価インダクタンスを調整することによって入力信号の通過位相を変化させるため、一度調整が終了すればバラクタダイオードや電源を要する移相器に比べ経年変化を小さくできる効果がある。
【００３６】
また、第６の発明によれば、ブランチラインカプラの出力ポートに接続されるコプレナー線路のショート点を導電体の接続位置により変化させ、その等価インダクタンスを調整することによって入力信号の通過位相を変化させるため、一度調整が終了すればバラクタダイオードや電源を要する移相器に比べ経年変化を小さくできる効果がある。
【００３７】
また、第７の発明によれば、ブランチラインカプラの出力ポートに接続されるスロット線路のショート点を導電体の接続位置により変化させ、その等価インダクタンスを調整することによって入力信号の通過位相を変化させるため、一度調整が終了すればバラクタダイオードや電源を要する移相器に比べ経年変化を小さくできる効果がある。
【００３８】
また、第８の発明によれば、ブランチラインカプラの出力ポートに接続される導体パターンの長さを導電体の接続位置により変化させ、その等価キャパシタンスを調整することによって入力信号の通過位相を変化させるため、一度調整が終了すればバラクタダイオードや電源を要する移相器に比べ経年変化を小さくできる効果がある。
【図面の簡単な説明】
【図１】  この発明による移相器の実施の形態１を示す図である。
【図２】  図１に示す移相器の等価回路を示す図である。
【図３】  この発明による移相器の実施の形態２を示す図である。
【図４】  図３に示す移相器の等価回路を示す図である。
【図５】  この発明による移相器の実施の形態３を示す図である。
【図６】  図５に示す移相器の等価回路を示す図である。
【図７】  この発明による移相器の実施の形態４を示す図である。
【図８】  図７に示す移相器の等価回路を示す図である。
【図９】  この発明による移相器の実施の形態５を示す図である。
【図１０】  図９に示す移相器の等価回路を示す図である。
【図１１】  この発明による移相器の実施の形態６を示す図である。
【図１２】  図１１に示す移相器の等価回路を示す図である。
【図１３】  この発明による移相器の実施の形態７を示す図である。
【図１４】  図１３に示す移相器の等価回路を示す図である。
【図１５】  この発明による移相器の実施の形態８を示す図である。
【図１６】  図１５に示す移相器の等価回路を示す図である。
【図１７】  従来の移相器を示す図である。
【図１８】  図１７に示す移相器の等価回路を示す図である。
【符号の説明】
１  カプラ、２  入力ポート、３  第１の出力ポート、４  第２の出力ポート、５  アイソレーションポート、６  バラクタダイオード、７  バラクタダイオード、８  抵抗、９  バイアス用ポート、１０  可変キャパシタンス、１１  可変キャパシタンス、１２  マイクロストリップ線路、１３  マイクロストリップ線路、１４  グランドパターン、１５  グランドパターン、１６  導電体、１７導電体、１８  可変インダクタンス、１９  可変インダクタンス、２０  コプレナー線路、２１  コプレナー線路、２２  コプレナー線路のホット側の線路、２３  コプレナー線路のホット側の線路、２４  コプレナー線路のリターン側の線路、２５  コプレナー線路のリターン側の線路、２６  コプレナー線路のリターン側の線路、２７  コプレナー線路のリターン側の線路、２８  導電体、２９導電体、３０  導電体、３１  導電体、３２  スロット線路、３３  スロット線路、３４  スロット線路のホット側の線路、３５  スロット線路のホット側の線路。
【図１】
0003807032.tif 000002
【図２】
0003807032.tif 000003
【図３】
0003807032.tif 000004
【図４】
0003807032.tif 000005
【図５】
0003807032.tif 000006
【図６】
0003807032.tif 000007
【図７】
0003807032.tif 000008
【図８】
0003807032.tif 000009
【図９】
0003807032.tif 000010
【図１０】
0003807032.tif 000011
【図１１】
0003807032.tif 000012
【図１２】
0003807032.tif 000013
【図１３】
0003807032.tif 000014
【図１４】
0003807032.tif 000015
【図１５】
0003807032.tif 000016
【図１６】
0003807032.tif 000017
【図１７】
0003807032.tif 000018
【図１８】
0003807032.tif 000019