(57)【特許請求の範囲】
【請求項１】
ＭＳＢの区分化とＬＳＢの２進重み付けとを組み合わせることによって高性能Ｄ／Ａ変換構造を提供する方法であって、２進重み付けＬＳＢの遅延を使用して区分化によって生じた遅延を等しくし、全てのビットスイッチをツリー状クロック分配ネットワークでクロック制御することを特徴とする方法。
【請求項２】
ＣＭＯＳを用いて電流源のみを密に配列することにより整合を増加させると共にグリッチエネルギを減少させ、ビットスイッチおよびこれに接続しているクロック回路をクロック入力から各ビットスイッチまでの遅延が同一となるように構成することを特徴とする請求項１記載の方法。
【請求項３】
ＢｉＣＭＯＳおよびバイポーラを用いて電流源を密に配列することにより整合を増加させると共にグリッチエネルギを減少させ、ビットスイッチおよびこれに接続しているクロック回路をクロック入力から各ビットスイッチまでの遅延が同一となるように構成することを特徴とする請求項１記載の方法。
【請求項４】
ＭＳＢの区分化とＬＳＢの２進重み付けとを組み合わせることによる高性能Ｄ／Ａ変換構造を提供する装置であって、遅延機能を２進重み付けＬＳＢに対して設けることによって区分化によって生じる遅延を等しくし、全てのビットスイッチ（１４）をツリー状クロック分配ネットワーク（１１）でクロック制御することを特徴とする装置。
【請求項５】
ＣＭＯＳが用いられ、電流源を密に配列することにより整合を増加させると共にグリッチエネルギを減少させ、ビットスイッチおよびこれに接続しているクロック回路をクロック入力から各ビットスイッチまでの遅延が同一であるように構成することを特徴とする請求項４記載の装置。
【請求項６】
ＢｉＣＭＯＳおよびバイポーラが用いられ、電流源を密に配列することにより整合を増加させると共にグリッチエネルギを減少させ、ビットスイッチおよびこれに接続しているクロック回路をクロック入力から各ビットスイッチまでの遅延が同一であるように構成することを特徴とする請求項４記載の装置。
【請求項７】
ＣＭＯＳビットスイッチおよび電流源の回路を用い、ｐ型トランジスタを電流トランジスタとしてｎ型トランジスタをスイッチとして使用し、ビットスイッチのサイズを定めることにより電流を調整し、ダミースイッチを追加することによりビットスイッチ駆動装置の負荷を等しくするように回路を構成したことを特徴とする請求項４記載の装置。
【発明の詳細な説明】
発明の分野
本発明は遠隔通信に応用するための高速および高性能ディジタル−ツー−アナログ（Ｄ／Ａ）変換器であって、歪みおよび相互変調に対する要件が厳しい設計に関する。具体的には、本発明は最上位ビット（ＭＳＢｓ）の区分化と最下位ビット（ＬＳＢｓ）の重み付けとを組み合わせることにより高性能Ｄ−Ａ変換構造を提供する方法および装置、特に歪みおよび相互変調を低減するための回路実現技術に関する。
発明の背景
高速および高精度のディジタル−ツー−アナログ（Ｄ／Ａ）変換器は信号処理にその用途が多い。広帯域遠隔通信では、高性能のＤ／Ａ変換器に対する要求が強い。この種のＤ／Ａ変換器に対する歪みおよび相互変調の要件は非常に厳しい。
歪みおよび相互変調の主な原因の一つは過渡電流スパイクである。過渡電流スパイクの問題を例証するために、図１ａには３ビット２進重み付けＤ／Ａ変換器が示されている。電流がＩｏ、２Ｉｏおよび４Ｉｏの三つの電流源が設けられている。ディジタル入力ｂ０が１の場合、電流Ｉｏは出力に切り換えられ、ディジタル入力ｂ１が１の場合、電流２Ｉｏは出力に切り換えられ、ディジタル入力ｂ２が１の場合、電流４Ｉｏは出力に切り換えられる。
０１１から１００へのコード遷移がある場合を説明する。各ビットスイッチが同時に作動することは保証できないので、図１ｂに示されているように異なる一時的なコードが設けられている。従って、電流スパイク、またはグリッチが最終値に到達する前に出力に現れる。グリッチは通常ひずみを導入する。
グリッチエネルギを低減するために、区分化と呼ばれる他の技術を使用することができる。３ビット区分化Ｄ／Ａ変換器が図２ａに示されている。２進重み付けＤ／Ａ変換器と異なり、区分化Ｄ／Ａ変換器には単位電源しか設けられていない。３ビットディジタル入力データは最初にデコーダ１によって７個の出力Ｑ6〜0に復号される。入力データ値がＪに等しい場合、１の出力を有するＪ個の出力Ｑ(J-1)〜0（Ｊ＝７〜１）しかない。入力データがゼロに等しい場合、すべての出力Ｑ6〜0はゼロである。例えば図２ｂに示されている０１１から１００へのコード遷移がある場合、一つのビットスイッチＱ3だけが状態を変える。従って、コード遷移時デコーダ１から中間出力がない場合グリッチエネルギは最小にされる。これはデコーダ出力でラッチを使用することにより実現可能である。
区分化には欠点がある。２進重み付けと比べて多くの電源およびビットスイッチを必要とする。２進重み付けＣＭＯＳ Ｄ／Ａ変換器において、単位電源が通常用いられ整合を増加する。これは２進重み付けおよび区分化Ｄ／Ａ変換器における電源を同一にする。しかしながら、区分化Ｄ／Ａ変換器にはより多くのビットスイッチおよび電線を必要とするという事実により、区分化Ｄ／Ａ変換器の帯域幅は通常小さく多くのチップ面積を占める。高性能Ｄ／Ａ変換器を設計する際、区分化と２進重み付けとの組合せはよい選択である。
区分化と２進重み付けとを組合せる構造が従来使用されてきた。図３に示されている一例はＪ．Ｍ．ＦｏｕｒｎｉｅｒおよびＰ．Ｓｅｎｎによる「ＨＤＴＶ用１３０−Ｍｈｚ ８−ｂ ＣＭＯＳビデオＤＡＣ」、ＩＥＥＥ  ジャーナル．固体回路、１９９１年７月、１０７３〜１０７７頁に記載されている。しかしながら、データは、区分化および２進重み付け部品で遅延が異なる。また、ビットスイッチは、等しい遅延を保証するために分配されているクロック信号によってクロック制御されない。別の深刻な問題は実施化である。このレイアウトは、各セルが電源、ビットスイッチおよび局部デコーダを備えるマトリックス状に構成される。
引例における６ビットＭＳＢデータは、右上から最初の復号回路に供給され、ラッチ２で捕らえられる。引例における２ビットＬＳＢデータは遅延機能なしで直接捕らえられデータ経路において遅延を等しくする。従って、非常に高い周波数の操作は可能ではない。マトリックスにおいて、各セルは電源、ビットスイッチおよび局部デコーダを備えているが、下記のようにいくつかの問題がある。
１）電源の整合が不十分である。整合は電源間の距離の関数である。距離が大きいほど、整合が不十分である。局部デコーダおよびビットスイッチにより、電源の間隔は非常に大きい。
２）ノイズ結合が厳しい。その理由は、多くのディジタル信号線が電源を通過する必要があるからである。この問題は区分化のビット数増加とともに深刻となる。
３）グリッチエネルギが依然として非常に高い。ラッチの出力での状態変化がクロック制御可能であっても、ラッチから各ビットスイッチへの電線の長さが異なるので、遷移の場合ビットスイッチの制御信号がかなり異なる。このことでグリッチエネルギが生成され、歪みおよび相互変調が生じる。また区分化のビット数増加とともに問題がさらに深刻になる。
発明の要約
本発明は、実質上、広い帯域の遠隔通信システムに使用される高速および高精度のＤ／Ａ変換器の構造に関する。Ｄ／Ａ変換器における歪みおよび相互変調は、通常、参照電流における不整合、および大きな過渡電流スパイクが原因である。大きな過渡電流スパイクは、主要コード遷移ですべてのビットが同時に切り換えられなかった場合に生じる。遷移スパイクを低減するためになされた構造は、最下位ビット（ＬＳＢｓ）には２進重み付けが使用され、最上位ビット（ＭＳＢｓ）には区分化が使用され、入力から各ビットスイッチへのデータ遅延は等しくされ、すべてのビットスイッチがツリー状のクロック分配ネットワークによりクロック制御される。さらに、過渡電流スパイクを低減し整合を増加するための新しい平面図を示し、ＣＭＯＳビットスイッチおよび電源の回路を開示する。
【図面の簡単な説明】
図１ａ、ｂは３ビット２進重み付けＤ／Ａ変換器における２進重み付けおよびコード遷移を示す。
図２ａ、ｂは３ビット区分化Ｄ／Ａ変換器における区分化およびコード遷移を示す。
図３はＤ／Ａ変換器の従来例である。
図４ａ、ｂは本発明によるＭＳＢｓの区分化とＬＳＢｓの２進重み付けとを組み合わせている高性能Ｄ／Ａ変換器構造を示す。
図５は本発明によるＣＭＯＳＤ／Ａ変換器の平面図である。
図６は本発明によるＢｉＣＭＯＳまたはバイポーラのＤ／Ａ変換器の平面図である。
図７ａ−ｃはビットスイッチが接続されているＭＯＳ電源の回路図である。
好適な実施例の詳細な説明
本発明による区分化と２進重み付けとの組合せ構造が図４ａおよびｂに示されている。グリッチエネルギを低減するために、ｍ−ＭＳＢsが区分化され、チップ面積を低減するために、l−ＬＳＢｓが２進重み付けされる。ｍ−ＭＳＢｓの2m-１個の電源３は同一で２lＩoの値を有する。l−ＬＳＢｓの電源４は２進重み付けされＩｏから２l-1Ｉoまでの値を有する。また、グリッチエネルギを低減するために、図４ｂに示されているように、グローバルクロックツリー５が使用され、フリップフロップによってすべてのビットスイッチ６がクロック制御される。クロック信号は、ツリー状の分配ネットワークによって分配される。区分化デコーダ７における遅延を補償するために、連鎖インバータからなる遅延等化器８がl−ＬＳＢ入力とl−ＬＳＢビットスイッチとの間に使用される。すべての入力データの遅延が等化されるので、本構造は高速操作に適している。
図５に示されている本発明による新規ＣＭＯＳの実施例により、上述した問題が解決される。すべての従来技術と異なり、新構造において全ての電流源１０は互いに密に設けられている。密に設けられている電流源１０のまわりには、ダミー電流源９が設けられている。ビットスイッチもデコーダ機能ブロックもトランジスタマトリックスには挿入されていないので、整合が重要である。また、いかなるディジタル信号も電源マトリックスを通過しない。
すべての（２m−１＋l）ビットスイッチ１４とこれに接続しているフリップフロップ１５が上部に設けられている。これらの上にはクロック分配ネットワーク１１が設けられている。ｍ−ＭＳＢｓの区分化デコーダ１２およびl−ＬＳＢｓの遅延等化器１３がビットスイッチ１４およびフリップフロップ１５の両側に設けられている。クロック入力から各ビットスイッチまで遅延は正に同じであり、グリッチエネルギを最小にする。
ノイズ結合を低減するために、アナログブロックとディジタルブロックとでは別の供給を使用する。また二重リングを使用することにより（ｎ−ウェルおよび基板）基板を介してノイズ結合を防ぐ。電流源を取り囲むｎ−ウェル接点リングおよびｐ−基板接点リングは各々アナログＶｄｄおよびグランドにバイアスされている。
唯一の問題は、電源からビットスイッチへの距離が異なることだけである。電流源の出力インピーダンスが非常に高いので、電線の相違による寄生的抵抗の相違は電流値を変えない。従って、性能は低下しない。
この実施例は現存の設計に対して利点を有する。電流源がより密に設けられることにより、整合が増加する。電流源を通過するディジタル信号がなくディジタルおよびアナログの供給を別にすることができるので、ノイズ結合が減少する。クロック入力から各ビットスイッチへの遅延が同じであるため、さらにグリッチエネルギが低減される。
ＢＩＣＭＯＳまたはバイポーラの実施例では、通常Ｒ−２Ｒラダー（はしご）は、受動部品が能動部品よりも整合に優れているという点で、２進重み付けを実現する上で好適である。このようなレイアウトの平面図が、図６に示されている。相違点の一つは、二つのＲ−２Ｒラダー１６の使用である。２進重み付けはＲ−２Ｒラダー１６によって行われる。Ｒ−２Ｒラダー１６の出力は、区分化出力電流に直接接続される。電源、アナログ回路、ディジタル回路、およびＲ−２Ｒラダーは、異なる供給線を有することができるので、ノイズ結合問題が軽減される。
ＣＭＯＳ Ｄ／Ａ変換器におけるきわめて重要な回路は、電流源およびビットスイッチである。電流源は、ビットスイッチとともに図７に示されている。これらは高速、高分解能Ｄ／Ａ変換器に使用され、図５に従って４個のＭＳＢが区分化され６個のＬＳＢが２進重み付けされる。
ｎ型トランジスタよりもむしろＰ型トランジスタが、電流源およびカスコードトランジスタとして使用される。その理由は次の通りである。出力電流が外部抵抗器によって電圧に変換されると、出力ターミナルでの電圧振幅は０と１Ｖとの間である（または外部抵抗器によって、それ以下）。従って、ｎ型トランジスタをスイッチとして使用することができ、スイッチオン抵抗が小さいのでより速く安定する。適切に構成されたｐ型電流源は、充分に高い出力インピーダンス（メガオームの範囲で）を有し、スイッチトランジスタをカスコードトランジスタとして使用すること（飽和領域でスイッチトランジスタを動作させること）を回避する。
図７ａには４個の区分化ＭＳＢの電流源（平行に設けられている６４の単位電流源）およびビットスイッチ（平行に設けられている４個の単位スイッチトランジスタ）が示されている。図７ｂには６番目のＬＳＢの電流源（平行に設けられている３２の単位電流源）およびビットスイッチ（平行に設けられている２個の単位スイッチトランジスタ）が示されている。図７ｃには５番目から最初のＬＳＢの電流源（平行に設けられている１６、８、４、２または１個の単位電流源）およびビットスイッチ（１個の単位スイッチトランジスタ）が示されている。さらにグリッチエネルギを低減するために、スイッチトランジスタのサイズを電流に応じて決め、ダミーのトランジスタを使用することにより図７に示されているような等しい容量性負荷を保証する。５個のＬＳＢのみが同一のスイッチトランジスタ（およびダミートランジスタ）を有するが、電流は異なる。電流は非常に小さいので、影響が非常に小さい。
図４ａ、ｂの構造および図５並びに６の平面図はチップ、例えば１０ビットＣＭＯＳ Ｄ／Ａ変換器チップ、１０ビット１．５Ｖ ＣＭＯＳ Ｄ／Ａ変換器チップ、１２ビットＢｉＣＭＯＳ Ｄ／Ａ変換器チップに適用してもよく、この場合図５の平面図に従って２個のＣＭＯＳチップが設けられ図６の平面図に従ってＢｉＣＭＯＳチップが設けられた。
数多くの詳細および特性を上述したが、これらは本発明の単なる例証にすぎず、限定的に解釈されるものではない。添付する請求の範囲およびその法的等価物によって規定されている本発明の要旨を逸脱しない多くの変形例が当業者には明らかである。
【図１】
0003815797.tif 000002
【図２】
0003815797.tif 000003
【図３】
0003815797.tif 000004
【図４】
0003815797.tif 000005
【図５】
0003815797.tif 000006
【図６】
0003815797.tif 000007
【図７】
0003815797.tif 000008