(57)【特許請求の範囲】
【請求項１】
複数の走査ラインのうち選択されたものでスイッチ素子がオンになってデータラインの電位が該スイッチ素子を介し液晶表示画素の選択行の表示電極に印加されるアクティブマトリックス型液晶表示パネルと、該データラインに該電位を印加し、表示しようとする画像の１水平期間毎に該電位を更新するデータドライバと、該複数の走査ラインに対し線順次にパルスを供給する走査ドライバと、該複数の走査ラインのうち所定走査ラインに供給される該パルスの後縁のタイミングが、該データラインの該電位の更新時になるようにする制御回路と、を有し、
該所定走査ラインは、該複数の走査ラインの数と該表示しようとする画像のライン数とのずれを補うために該表示しようとする画像へのラインの追加又は縮退に対応する走査ラインであることを特徴とする液晶表示装置。
【請求項２】
上記制御回路は、水平同期パルスで初期化されクロックを計数する第１カウンタと、該第１カウンタの計数値が第１値になったときに上記所定走査ラインを選択状態から非選択状態に遷移させるパルス後縁タイミング回路と、を有することを特徴とする請求項１記載の液晶表示装置。
【請求項３】
上記クロックはピクセルクロックであることを特徴とする請求項２記載の液晶表示装置。
【請求項４】
上記制御回路はさらに、垂直同期パルスで初期化され上記水平同期パルスを計数する第２カウンタを有し、上記パルス後縁タイミング回路は、上記第１カウンタの計数値が上記第１値になり且つ該第２カウンタの計数値が第２値になったときに上記遷移を実行させる、ことを特徴とする請求項２又は３記載の液晶表示装置。
【請求項５】
上記水平同期パルス及び上記垂直同期パルスの周期を検出し、その検出値及び上記第２カウンタの計数値に基づいて上記第１値を決定するレファランス値決定回路、を有することを特徴とする請求項４記載の液晶表示装置。
【請求項６】
上記走査ドライバは、選択ビットが走査パルス毎に１ビットシフトされるシフトレジスタと、出力端が上記走査ラインに接続された出力バッファ回路と、該シフトレジスタの並列出力の各ビットと上記パルス後縁タイミング回路の出力とに基づいて、該ビットに対応する該走査ラインの出力を決定するタイミング調整回路と、を有することを特徴とする請求項２乃至５のいずれか１つに記載の液晶表示装置。
【請求項７】
上記タイミング調整回路は、上記シフトレジスタの並列出力のビットが上記選択ビットであるときに上記出力バッファ回路に対し該ビットに対応する上記走査ライン上に上記走査パルスを生成させ、上記パルス後縁タイミング回路の出力が２値の一方から他方に変化する時点で該出力バッファ回路に対し該走査パルスを消滅させることを特徴とする請求項６記載の液晶表示装置。
【請求項８】
上記更新時は、同一極性における表示用最大電位と表示用最小電位との一方から他方に上記電位を更新するときに中点電位になる時点に一致することを特徴とする請求項１乃至７のいずれか１つに記載の液晶表示装置。
【請求項９】
データラインに電圧を印加し、表示しようとする画像の１水平期間毎に該データラインの電位を更新するデータドライバと、複数の走査ラインに対し線順次にパルスを供給する走査ドライバとを制御し、該複数の走査ラインのうち所定走査ラインに供給される該パルスの後縁のタイミングが、該データラインの該電位の更新時になるようにする制御回路であって、該所定走査ラインは、該複数の走査ラインの数と該表示しようとする画像のライン数とのずれを補うために該表示しようとする画像へのラインの追加又は縮退に対応する走査ラインであることを特徴とする制御回路。
【請求項１０】
複数の走査ラインのうち選択されたものでスイッチ素子がオンになってデータラインの電位が該スイッチ素子を介し液晶表示画素の選択行の表示電極に印加されるアクティブマトリックス型液晶表示パネルを駆動する液晶表示パネル駆動方法において、
（１）該データラインに該電位を印加し、表示しようとする画像の１水平期間毎に該電位を更新し、
（２）該複数の走査ラインに対し線順次にパルスを供給し、
（３）該複数の走査ラインのうち所定走査ラインに供給される該パルスの後縁のタイミングが、該データラインの該電位の更新時になるようにし、
該所定走査ラインは、該複数の走査ラインの数と該表示しようとする画像のライン数とのずれを補うために該表示しようとする画像へのラインの追加又は縮退に対応する走査ラインであることを特徴とする液晶表示パネル駆動方法。
【請求項１１】
上記ステップ（３）では、水平同期パルスで初期化してクロックを計数しその値を第１計数値とし、垂直同期パルスで初期化して該水平同期パルスを計数しその値を第２計数値とし、該第１計数値が第１値になり、かつ、該第２計数値が第２値になったときに上記所定走査ラインを選択状態から非選択状態に遷移させる、ことを特徴とする請求項１０記載の液晶表示パネル駆動方法。
【請求項１２】
上記ステップ（３）ではさらに、上記水平同期パルス及び上記垂直同期パルスの周期を検出し、その検出値及び上記第２値に基づいて上記第１値を決定する、ことを特徴とする請求項１１記載の液晶表示パネル駆動方法。
【請求項１３】
上記更新時は、同一極性における表示用最大電位と表示用最小電位との一方から他方に電位を更新するときに中点電位になる時点に一致することを特徴とする請求項１０乃至１２のいずれか１つに記載の液晶表示パネル駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法に関する。
【０００２】
【従来の技術】
コンピュータは、複数の解像度（ドットマトリックス構成）のうちの１つを選択して、映像信号を出力することができる。これに対し、液晶表示装置のドットマトリックス構成は、固定されている。したがって、図１２（Ａ）において、例えばＳＶＧＡ（８００×６００ピクセル）の液晶表示パネルに、ＶＧＡ（６４０×４８０ピクセル）、ＸＧＡ（１０２４×７６８ピクセル）又はＳＸＧＡ（１２８０×１０２４ピクセル）のビデオ信号を入力して全画面表示するには、液晶表示装置に、メモリ、メモリ制御回路及びデジタルフィルタ回路を追加してデジタル画像処理を行う必要がある。このため、製造コストアップ、部品実装面積増大及び消費電力増大という問題が生じていた。
【０００３】
この問題を解決するには、例えば図１２（Ｂ）に示す如く表示ライン数を３／４倍にする場合、４ライン毎に１ライン間引けばよい。しかし、例えば黒線と白線とが交互に配置された画像では、線が太くなったり細くなったりして、滑らかな表示が得られない。また、図１２（Ｃ）に示す如く、表示ライン数を４／３倍にする場合、３ライン毎に１ラインダブって追加すればよい。しかし、間引きの場合と同様に、線が太くなったり細くなったりして、滑らかな表示が得られない。
【０００４】
【発明が解決しようとする課題】
本発明の目的は、このような問題点に鑑み、簡単な構成で、拡大又は縮小表示するために表示ライン数を増加又は減少させても滑らかな画像を表示することが可能な液晶表示装置及びその制御回路並びに液晶表示パネル駆動方法を提供することにある。
【０００５】
【課題を解決するための手段及びその作用効果】
請求項１の液晶表示装置では、複数の走査ラインのうち選択されたものでスイッチ素子がオンになってデータラインの電位が該スイッチ素子を介し液晶表示画素の選択行の表示電極に印加されるアクティブマトリックス型液晶表示パネルと、該データラインに該電位を印加し、表示しようとする画像の１水平期間毎に該電位を更新するデータドライバと、該複数の走査ラインに対し線順次にパルスを供給する走査ドライバと、該複数の走査ラインのうち所定走査ラインに供給される該パルスの後縁のタイミングが、該データラインの該電位の更新時になるようにする制御回路とを有し、該所定走査ラインは、該複数の走査ラインの数と該表示しようとする画像のライン数とのずれを補うために該表示しようとする画像へのラインの追加又は該表示しようとする画像の２ラインの１ラインへの縮退に対応する走査ラインである。縮退は例えば、該表示しようとする画像の２ラインの１ラインへの縮退である。
【０００６】
この液晶表示装置によれば、デジタルフィルタ処理等を行うことなく簡単な構成で、この追加又は縮退に対応する走査ラインの各画素の表示電位がその前後の走査ライン上の隣り合う画素の表示電位の平均に略等しくなるので、画像のライン複製による追加又は単なる間引きを行う従来の場合よりも、滑らかな表示が可能になるという効果を奏する。
【０００７】
請求項２の液晶表示装置では、請求項１において、上記制御回路は、水平同期パルスで初期化されクロックを計数する第１カウンタと、該第１カウンタの計数値が第１値になったときに上記所定走査ラインを選択状態から非選択状態に遷移させるパルス後縁タイミング回路とを有する。この液晶表示装置によれば、該遷移を実行させる時点がデジタル回路で決定されるので、温度変動や回路素子の特性のばらつきによる該時点の調整のずれを避けることができるという効果を奏する。
【０００８】
請求項３の液晶表示装置では、請求項２において、上記クロックはピクセルクロックである。この液晶表示装置によれば、データドライバと制御回路とでピクセルクロックを共通に用いることができるので、新たなクロックを生成する必要がないという効果を奏する。
【０００９】
請求項４の液晶表示装置では、請求項２又は３において、上記制御回路はさらに、垂直同期パルスで初期化され上記水平同期パルスを計数する第２カウンタを有し、上記パルス後縁タイミング回路は、上記第１カウンタの計数値が上記第１値になり且つ該第２カウンタの計数値が第２値になったときに上記遷移を実行させる。
【００１０】
請求項５の液晶表示装置では、請求項４において、上記水平同期パルス及び上記垂直同期パルスの周期を検出し、その検出値及び上記第２カウンタの計数値に基づいて上記第１値を決定するレファランス値決定回路を有する。この液晶表示装置によれば、これら検出値及び第２カウンタの計数値に基づいて第１値を適当に決定すればよいので、制御回路の構成が簡単になるという効果を奏する。
【００１１】
請求項６の液晶表示装置では、請求項２乃至５のいずれか１つにおいて、上記走査ドライバは、選択ビットが走査パルス毎に１ビットシフトされるシフトレジスタと、出力端が上記走査ラインに接続された出力バッファ回路と、該シフトレジスタの並列出力の各ビットと上記パルス後縁タイミング回路の出力とに基づいて、該ビットに対応する該走査ラインの出力を決定するタイミング調整回路とを有する。
【００１２】
請求項７の液晶表示装置では、請求項６において、上記タイミング調整回路は、上記シフトレジスタの並列出力のビットが上記選択ビットであるときに上記出力バッファ回路に対し該ビットに対応する上記走査ライン上に上記走査パルスを生成させ、上記パルス後縁タイミング回路の出力が２値の一方から他方に変化する時点で該出力バッファ回路に対し該走査パルスを消滅させる。
【００１３】
この液晶表示装置によれば、タイミング調整回路の構成が簡単になるという効果を奏する。
【００１４】
請求項８の液晶表示装置では、請求項１乃至７のいずれか１つにおいて、上記更新時は、同一極性における表示用最大電位と表示用最小電位との一方から他方に上記電位を更新するときに中点電位になる時点に一致する。
【００１５】
請求項９の制御回路は、データラインに電圧を印加し、表示しようとする画像の１水平期間毎に該データラインの電位を更新するデータドライバと、複数の走査ラインに対し線順次にパルスを供給する走査ドライバとを制御し、該複数の走査ラインのうち所定走査ラインに供給される該パルスの後縁のタイミングが、該データラインの該電位の更新時になるようにする制御回路であって、該所定走査ラインは、該複数の走査ラインの数と該表示しようとする画像のライン数とのずれを補うために該表示しようとする画像へのラインの追加又は縮退に対応する走査ラインである。
【００１６】
請求項１０では、複数の走査ラインのうち選択されたものでスイッチ素子がオンになってデータラインの電位が該スイッチ素子を介し液晶表示画素の選択行の表示電極に印加されるアクティブマトリックス型液晶表示パネルを駆動する液晶表示パネル駆動方法において、（１）該データラインに該電位を印加し、表示しようとする画像の１水平期間毎に該電位を更新し、（２）該複数の走査ラインに対し線順次にパルスを供給し、（３）該複数の走査ラインのうち所定走査ラインに供給される該パルスの後縁のタイミングが、該データラインの該電位の更新時になるようにし、該所定走査ラインは、該複数の走査ラインの数と該表示しようとする画像のライン数とのずれを補うために該表示しようとする画像へのラインの追加又は縮退に対応する走査ラインである。
【００１７】
請求項１１の液晶表示パネル駆動方法では、請求項１０において、上記ステップ（３）では、水平同期パルスで初期化してクロックを計数しその値を第１計数値とし、垂直同期パルスで初期化して該水平同期パルスを計数しその値を第２計数値とし、該第１計数値が第１値になり、かつ、該第２計数値が第２値になったときに上記所定走査ラインを選択状態から非選択状態に遷移させる。
【００１８】
請求項１２の液晶表示パネル駆動方法では、請求項１１において、上記ステップ（３）ではさらに、上記水平同期パルス及び上記垂直同期パルスの周期を検出し、その検出値及び上記第２値に基づいて上記第１値を決定する。
【００１９】
請求項１３の液晶表示パネル駆動方法では、請求項１０乃至１２のいずれか１つにおいて、上記更新時は、同一極性における表示用最大電位と表示用最小電位との一方から他方に電位を更新するときに中点電位になる時点に一致する。
【００２０】
【発明の実施の形態】
以下、図面に基づいて本発明の実施形態を説明する。
［第１実施形態］
図１は、本発明が適用された第１実施形態の液晶表示装置の概略構成を示す。ＬＣＤパネル１０では、対向するガラス基板の一方に、コモン電位ＶＣが印加される透明の対向電極が一面に被着され、他方のガラス基板に、透明の表示電極がマトリックス状に配置され、ガラス基板間に液晶が封入されて、液晶画素１１がマトリックス状に形成されている。表示電極側のガラス基板には、さらに、各表示電極に対応してＴＦＴ１２が形成され、データラインＤＬｊと走査ラインＳＬｉとが絶縁膜を介して形成されている。ＴＦＴ１２は、データラインＤＬｊと液晶画素１１の表示電極との間に接続され、そのゲートは走査ラインＳＬｉに接続されている。
【００２１】
不図示のコンピュータからデジタル又はアナログのビデオ信号ＶＡが信号処理回路２０に供給されて、表示電極用のアナログビデオ信号ＶＢに変換され、データドライバ３０に供給される。液晶劣化防止のために、液晶画素には交流電圧を印加する必要があり、ビデオ信号ＶＢは、例えば図２（Ａ）に示す如く、コモン電位ＶＣを基準として１フレーム毎に極性が反転する。図２R>２（Ａ）中、電位Ｖ１からＶ２までは液晶画素の不感帯であり、電位Ｖ０及びＶ３は最大振幅の場合の正極性電位及び負極性電位である。例えば、Ｖ０＝１５Ｖ、Ｖ１＝１２Ｖ、ＶＣ＝１０Ｖ、Ｖ２＝８Ｖ、Ｖ３＝５Ｖである。
【００２２】
データドライバ３０は、制御回路４０からの信号に基づいて、ビデオ信号ＶＢを１ライン分保持する毎に、これらを同時にデータラインＤＬ１〜ＤＬｎに印加する。これにより、データラインＤＬ１〜ＤＬｎの表示電位は、水平同期信号＊ＨＳの１周期（１Ｈ）毎に更新される。制御回路４０には、上記コンピュータからビデオ信号ＶＡ用の水平同期信号＊ＨＳ及び垂直同期信号＊ＶＳが供給される。走査ドライバ５０は、制御回路４０からの信号に基づいて、走査ラインＳＬ１〜ＳＬｍに対し走査パルスを線順次に供給する。
【００２３】
この走査パルスが走査ラインＳＬｉに供給されると、第ｉラインが選択ラインとなり、そのＴＦＴ１２がオンになって、データラインＤＬｊの電位がＴＦＴ１２を介し液晶画素１１の表示電極に印加される。走査ラインＳＬｉが選択状態から非選択状態に遷移する時点、すなわち走査パルスの後縁の時点でのデータラインＤＬｊの電位が、液晶画素１１の表示電極に、垂直同期信号＊ＶＳの１周期（１Ｖ）の間、保持される。
【００２４】
ＬＣＤパネル１０に例えば黒線及び白線を交互に表示する場合、１つのデータラインＤＬｊの電位は、奇数フレームであるか偶数フレームであるかにより、図２（Ｂ）に示すＶＢＯ又はＶＢＥのように変化する。表示電位ＶＢＯ又はＶＢＥの１周期は、１Ｈに等しい。液晶の印加電圧に対する透過特性は液晶の種類やＬＣＤパネルの構造等により逆になるが、本実施例の液晶画素は、表示電位がＶ０又はＶ３のとき黒となり、Ｖ１又はＶ２のとき白になるとする。
【００２５】
例えば、ＬＣＤパネル１０はＳＶＧＡ仕様であって、ｎ＝８００、ｍ＝６００であり、これに対し、表示しようとするビデオ信号ＶＡの画像の解像度は、ＳＶＧＡ、ＶＧＡ、ＸＧＡ又はＳＸＧＡである。ＶＡの画像のライン数とＬＣＤパネル１０の走査ライン数とが異なり、かつ、ＬＣＤパネル１０にＶＡの画像を全画面表示する場合には、ＶＡの画像のラインを追加し又は縮退させる必要がある。
【００２６】
表示ライン追加の場合、例えばビデオ信号ＶＡの画像のライン数とＬＣＤパネル１０の走査ライン数との比が２：３である場合を考える。この場合、図２（Ｂ）中の時点ｔ１〜ｔ６でそれぞれ走査ラインＳＬ１〜ＳＬ６を選択状態から非選択状態に遷移させる。すなわち、ＬＣＤパネル１０の走査ラインのうち所定走査ラインに供給される走査パルスの後縁のタイミングが、データラインの表示電位更新時になるようにする。ここに所定ラインとは、ＬＣＤパネル１０の走査ライン数と表示しようとするビデオ信号ＶＡの画像のライン数とのずれを補うためにＶＡの画像にラインを追加する場合における、該追加に対応するＬＣＤパネル１０の走査ラインである。換言すれば、この追加に対応する走査ラインの各画素の表示電位がその前後の走査ライン上の隣り合う画素の表示電位の間の電位、好ましくは中間、すなわち平均になるようにするために、データラインの表示電位切換時時点ｔ３及びｔ６に、この追加に対応する走査ラインを、選択状態から非選択状態に遷移させる。
【００２７】
これにより、図３（Ｂ）に示すような画像変換が行われ、上方から下方へ黒線、白線、黒線、白線、・・・であったＶＡの画像が、黒線、白線、灰色、黒線、白線、灰色、・・・の画像になる。従って、図１２R>２（Ｃ）に示す従来の場合よりも、滑らかな表示が可能となる。表示ライン縮退の場合、例えばビデオ信号ＶＡの画像のライン数とＬＣＤパネル１０の走査ライン数との比が４：３である場合を考える。この場合、図２（Ｂ）中の時点ｔ１、ｔ３、ｔ５でそれぞれ走査ラインＳＬ１〜ＳＬ３を選択状態から非選択状態に遷移させる。すなわち、ＬＣＤパネル１０の走査ラインのうち所定走査ラインに供給される走査パルスの後縁のタイミングが、データラインの表示電位更新時になるようにする。ここに所定ラインとは、ＬＣＤパネル１０の走査ライン数と表示しようとするＶＡの画像のライン数とのずれを補うためにＶＡの画像を縮退させる場合、例えば隣り合う２ラインを１ラインに縮退させる場合における、該縮退に対応するにＬＣＤパネル１０の走査ラインである。換言すれば、この縮退に対応する走査ラインの各画素の表示電位がその前後の走査ライン上の隣り合う画素の表示電位の例えば平均になるようにするために、データラインの表示電位切換時時点ｔ３及びｔ６に、この縮退に対応する走査ラインを、選択状態から非選択状態に遷移させる。
【００２８】
これにより、図３（Ａ）に示すような画像変換が行われ、上方から下方へ黒線、白線、黒線、白線、・・・であったＶＡの画像が、黒線、灰色、白線、・・・の画像になる。従って、図１２（Ｃ）に示す従来の場合よりも、滑らかな表示が可能となる。データラインＤＬｊ上の１Ｈ毎の表示電位切換時の電位変化が小さい場合、例えば図４に示す如く電位Ｖ０からＶａに変化した場合、最大振幅の場合の平均電位Ｖmに相当する時点ｔ３での電位は、前後の走査ラインの電位の平均値にならない。しかし、この場合、輝度変化が緩やかであるので、この平均値からのずれは小さく、画質にほとんど影響しない。
【００２９】
実際に本案の液晶表示装置を試作し、上記のような走査ラインの追加及び縮退を行ったところ、通常の画像においても表示が滑らかになることが確認された。図５は、図１のＬＣＤパネル１０の周辺回路の構成例を示す。データドライバ３０では、シフトレジスタ３１がゼロクリアされた状態でその直列信号入力端に制御回路４０から水平スタートパルスＳＰＤが供給され、制御回路４０からのピクセルクロックＣＬＫＤによりこれがシフトレジスタ３１の最下位ビットに取り込まれ、ＣＬＫＤにより順次シフトされる。水平スタートパルスＳＰＤは１Ｈ毎に１個であり、ピクセルクロックＣＬＫＤはビデオ信号ＶＡの画像の水平方向ドット数によらず１Ｈ毎にｎ個である。サンプルホールド回路行３２はｎ個のサンプルホールド回路を備え、シフトレジスタ３１の並列出力によりビデオ信号ＶＢがサンプルホールド回路行３２に順次サンプリングされて保持される。１ライン分のビデオ信号ＶＢがサンプルホールド回路行３２に保持された後に、制御回路４０からの図９に示すようなラッチ信号ＬＣＨにより、サンプルホールド回路行３２のｎ個の出力がサンプルホールド回路行３３に同時にサンプリングされ、１Ｈの間保持される。この保持中に、上述のシフトレジスタ３１及びサンプルホールド回路行３２の動作が再度行われる。これにより、１Ｈ毎にデータラインＤＬ１〜ＤＬｎの表示電位の組が更新され、例えば黒線と白線を交互に表示する場合にはデータラインＤＬｊの表示電位が図９に示すように変化する。
【００３０】
走査ドライバ５０では、シフトレジスタ５１がゼロクリアされた状態でその直列信号入力端に制御回路４０から図９に示すような垂直スタートパルスＳＰＧが供給され、制御回路４０からの図９に示すような走査クロックＣＬＫＧによりこれがシフトレジスタ５１の最下位ビットに取り込まれ、ＣＬＫＧにより順次シフトされる。図９中の数値は、シフトレジスタ５１の‘１’のビット位置を示している。垂直スタートパルスＳＰＧは垂直同期信号＊ＶＳの１周期（１Ｖ）毎に１個であり、走査クロックＣＬＫＧはＶＡの画像の水平方向ドット数によらず１Ｖ毎にｍ個である。
【００３１】
タイミング調整回路５２には、シフトレジスタ５１の並列出力と制御回路４０からのパルス後縁タイミング信号ＡＥとが供給される。図６に示す如く、タイミング調整回路５２はアンドゲート５２１〜５２ｍを備えており、その各々の一方の入力端にはパルス後縁タイミング信号ＡＥが供給され、他方の入力端にはシフトレジスタ５１の対応するビットの出力が供給される。後述のように走査クロックＣＬＫＧの立ち上がりでパルス後縁タイミング信号ＡＥが立ち上がるので、図９に示す如く、走査クロックＣＬＫＧの立ち上がりタイミングで、シフトレジスタ５１の‘１’のビットに対応したタイミング調整回路５２のアンドゲートの出力が‘１’になる。そして、パルス後縁タイミング信号ＡＥの立ち下がりのタイミングで、このアンドゲートの出力が‘０’になる。
【００３２】
出力バッファ回路５３は、レベルシフト回路であり、タイミング調整回路５２のｉ番目のアンドゲート５２ｉの出力が‘１’のときに走査ラインＳＬｉを選択状態、例えば２０Ｖにし、アンドゲート５２ｉの出力が‘０’のときに走査ラインＳＬｉを非選択状態、例えば−５Ｖにする。図５に戻って、制御回路４０では、ｑ／ｐ逓倍回路４１により水平同期信号＊ＨＳの周波数がｑ／ｐ倍されて、上述のピクセルクロックＣＬＫＤが生成され、これがカウンタ４２で計数され、その計数値がＣＤとして出力される。計数値ＣＤは、水平同期信号＊ＨＳの立ち上がりによりゼロクリアされる。水平同期信号＊ＨＳのパルスは、カウンタ４４で計数され、その計数値がＣＨとして出力される。計数値ＣＨは、垂直同期信号＊ＶＳのパルスでゼロクリアされる。したがって、計数値ＣＤ及びＣＨは、図８に示す如く変化する。
【００３３】
ＬＣＤパネル１０の解像度と異なるビデオ信号ＶＡの画像のそれが特定の１つのみ許可されている場合には、解像度が異なることが分かるだけで、パルス後縁タイミング信号ＡＥの立ち下がり時点を決定することができる。しかし、これが複数のうちの１つを選択することが許可されている場合には、ビデオ信号ＶＡの画像の解像度を調べる必要がある。そこで、垂直同期信号＊ＶＳ及び水平同期信号＊ＨＳの周期ＴＦ及びＴＨを、周期検出回路４５で検出している。
【００３４】
図７は、周期検出回路４５の構成例を示す。クロック発生回路４５１の出力パルスがカウンタ４５２で計数される。水平同期信号＊ＨＳはＤフリップフロップで構成されたＴフリップフロップ４５３で２分周され、その非反転出力端Ｑからの図８に示すような信号ＷＨの立ち上がりで、カウンタ４５２がゼロクリアされる。そして、Ｔフリップフロップ４５３の反転出力端＊Ｑからの信号＊ＷＨの立ち上がりで、カウンタ４５２の計数値がレジスタ４５４に保持される。これにより、クロック発生回路４５１の出力パルスで計測した水平同期信号＊ＨＳの周期ＴＨがレジスタ４５４に保持され、これが＊ＨＳの２周期毎に更新される。同様に、クロック発生回路４５１の出力パルスがカウンタ４５５で計数され、垂直同期信号＊ＶＳがＴフリップフロップ４５６で２分周され、その非反転出力端Ｑからの信号の立ち上がりでカウンタ４５５がゼロクリアされる。そして、Ｔフリップフロップ４５６の反転出力端＊Ｑからの信号の立ち上がりで、カウンタ４５５の計数値がレジスタ４５７に保持される。これにより、クロック発生回路４５１の出力パルスで計測した垂直同期信号＊ＶＳの周期ＴＦがレジスタ４５７に保持され、これが＊ＶＳの２周期毎に更新される。
【００３５】
ＭＰＵ４６は、不図示のＲＯＭを備えており、周期検出回路４５からの水平周期ＴＨ及び垂直周期ＴＦをＲＯＭのテーブル格納値と比較してビデオ信号ＶＡの画像の解像度を判定し、その結果に基づいて、上述のピクセルクロックＣＬＫＤを生成するためのｐ及びｑの値を決定し、これらをｑ／ｐ逓倍回路４１に設定する。ＭＰＵ４６はまた、計数値ＣＨが変化する毎に、例えば該結果と計数値ＣＨとに基づき、このＲＯＭをアドレス指定して、パルス後縁タイミング信号ＡＥの立ち下がり時点を定める図８に示すようなレファランス値ＲＥＦを読み出し、これをパルス後縁タイミング回路４７に供給する。
【００３６】
回路４７では、タイミングパルス生成回路４３からの走査クロックＣＬＫＧで、図６に示す如くＲＳフリップフロップ４７１がセットされ、コンパレータ４７２で計数値ＣＤとレファランス値ＲＥＦとが比較され、両者が一致すると、図８に示す如く一致信号ＥＱが立ち上がって、ＲＳフリップフロップ４７１がリセットされる。ＲＳフリップフロップ４７１の非反転出力端Ｑからのパルス後縁タイミング信号ＡＥが、タイミング調整回路５２に供給される。
【００３７】
タイミングパルス生成回路４３は、水平同期信号＊ＨＳとピクセルクロックＣＬＫＤとに基づいて上述の水平スタートパルスＳＰＤ及びラッチ信号ＬＣＨを生成し、垂直同期信号＊ＶＳと水平同期信号＊ＨＳとピクセルクロックＣＬＫＤとに基づいて上述の垂直スタートパルスＳＰＧ及び走査クロックＣＬＫＧを生成する。
【００３８】
図９は、３／２倍拡大表示モード、すなわちビデオ信号ＶＡの画像のライン数とＬＣＤパネル１０の走査ライン数との比が２：３である場合に、ビデオ信号ＶＡの画像をＬＣＤパネル１０に全画面表示させる場合の動作を示すタイムチャートである。図１０は、３／４倍縮小表示モード、すなわちビデオ信号ＶＡの画像のライン数とＬＣＤパネル１０の走査ライン数との比が４：３である場合に、ビデオ信号ＶＡの画像をＬＣＤパネル１０に全画面表示させる場合の動作を示すタイムチャートである。
【００３９】
［第２実施形態］
図１において、データドライバ３０の出力端とＴＦＴ１２との間のデータラインＤＬｊの長さが長くなる程、すなわち走査ラインＳＬｉのｉの値が大きくなる程、寄生容量の増加により、液晶画素１１の表示電極での表示電位の変化は図１１に示す如くなる。図１１中、中点電位Ｖｍは黒電位Ｖ１と白電位Ｖ０との中点電位であり、直線ＯＡ、ＯＢ、ＯＣ及びＯＤはそれぞれ走査ラインＳＬｉ、ｉ＝ａ〜ｄ（ａ＜ｂ＜ｃ＜ｄ）に対応した表示電極電位の変化を示している。走査ラインＳＬａ〜ＳＬｄは、上記追加又は縮退されるラインに対応したＬＣＤパネル１０の走査ラインである。
【００４０】
第２実施形態では、直線ＯＡ、ＯＢ、ＯＣ及びＯＤが中点電位Ｖｍとなる時点にそれぞれ走査ラインＳＬａ〜ＳＬｄの走査パルス後縁が一致するように、図５のＭＰＵ４６から出力されるレファランス値ＲＥＦが定められる。これにより、図１１に示すようなずれが無視できない場合に、第１実施形態の場合よりも表示が滑らかになる。
【００４１】
他の点は、第１実施形態の場合と同一である。なお、本発明には外にも種々の変形例が含まれる。例えば、ＬＣＤパネル１０に全画面表示せずに、上述のように画像を拡大又は縮小し、或いは、画像の一部を単に拡大又は縮小する場合に本発明を適用してもよい。
【００４２】
また、本発明は制御回路４０に特徴があり、ビデオ信号ＶＡとＶＢのいずれか又は両方がデジタルであってもよい。図５において、カウンタ４４を省略し、水平同期信号＊ＨＳ及び垂直同期信号＊ＶＳをＭＰＵ４６に供給し、水平同期信号＊ＨＳのパルス毎にレファランス値ＲＥＦを更新し、これを垂直同期信号＊ＶＳの周期で繰り返す構成であってもよい。また、周期検出回路４５の出力を解像度識別コードに変換し、これと計数値ＣＨとでテーブルＲＯＭをアドレス指定してレファランス値ＲＥＦを読み出す構成であってもよい。周期検出回路４５を用いずに、コンピュータから供給される解像度識別コードを用いてもよい。
【００４３】
さらに、本発明は上記実施形態のようなフレーム反転法以外にも、追加／縮退させようとするラインが同極性となるような駆動を行うものであれば適用可能である。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る液晶表示装置の概略構成を示す図である。
【図２】（Ａ）及び（Ｂ）は図１の装置の概略動作を示すタイムチャートであり、（Ａ）はフレーム反転を示す図、（Ｂ）は白線と黒線を交互に表示する場合の奇数フレーム及び偶数フレームでの、１つのデータラインの電位変化を示す図である。
【図３】（Ａ）及び（Ｂ）はそれぞれ３／４倍表示及び４／３倍表示の説明図である。
【図４】１Ｈ毎の表示電位切換時の電位変化が小さい場合における表示電位保持時点のずれ説明図である。
【図５】図１の液晶表示装置の周辺回路の構成例を示すブロック図である。
【図６】図５中のパルス後縁タイミング回路及び走査ドライバの構成例を示す図である。
【図７】図５中の周期検出回路の構成例を示すブロック図である。
【図８】制御回路の動作を示すタイムチャートである。
【図９】３／２倍拡大表示モードでの表示動作を示すタイムチャートである。
【図１０】３／４倍拡大表示モードでの表示動作を示すタイムチャートである。
【図１１】本発明の第２実施形態の走査パルス後縁時点調整説明図である。
【図１２】（Ａ）〜（Ｃ）は従来技術の問題点説明図である。
【符号の説明】
１０ ＬＣＤパネル
１１ 液晶画素
１２ ＴＦＴ
２０ 信号処理回路
３０ データドライバ
３１、５１ シフトレジスタ
３２、３３ サンプルホールド回路行
４０ 制御回路
４１ ｑ／ｐ逓倍回路
４２、４４ カウンタ
４３ タイミングパルス生成回路
４５ 周期検出回路
４５１ クロック発生回路
４５２、４５５ カウンタ
４５３、４５６ Ｔフリップフロップ
４５４、４５７ レジスタ
４６ ＭＰＵ
４７ パルス後縁タイミング回路
４７１ ＲＳフリップフロップ
４７２ コンパレータ
５０ 走査ドライバ
５２ タイミング調整回路
５２１ アンドゲート
５３ 出力バッファ回路
＊ＨＳ 水平同期信号
＊ＶＳ 垂直同期信号
ＶＣ コモン電位
ＳＬ1〜ＳＬｎ、ＳＬｉ 走査ライン
ＤＬ１〜ＤＬｍ、ＤＬｊ データライン
ＶＡ、ＶＢ ビデオ信号
ＡＥ パルス後縁タイミング信号
ＲＥＦ レファランス値
ＣＬＫＤ ピクセルクロック
ＳＰＤ 水平スタートパルス
、ＳＰＧ 垂直スタートパルス
ＬＣＨ ラッチ信号
ＣＬＫＧ 走査クロック
【図１】
0003770360.tif 000002
【図２】
0003770360.tif 000003
【図３】
0003770360.tif 000004
【図４】
0003770360.tif 000005
【図５】
0003770360.tif 000006
【図６】
0003770360.tif 000007
【図７】
0003770360.tif 000008
【図８】
0003770360.tif 000009
【図９】
0003770360.tif 000010
【図１０】
0003770360.tif 000011
【図１１】
0003770360.tif 000012
【図１２】
0003770360.tif 000013