(57)【特許請求の範囲】
【請求項１】
内部電極が埋設されたセラミック素子の表面に、外部電極が配設された構造を有する積層セラミック電子部品であって、
外部電極が、セラミック素子の表面に形成された第１電極層と、該第１電極層上に形成された第２電極層とから構成されており、かつ、
前記第１電極層中のガラスフリット含有率Ｇ１と、第２電極層中のガラスフリット含有率Ｇ２とが、Ｇ１≧Ｇ２の関係にあり、
第１電極層の厚みＴ１が２０μm以上、かつ、ガラスフリット含有率Ｇ１が５vol％以上であり、
第２電極層の厚みＴ２が５０μm以下、かつ、ガラスフリット含有率Ｇ２が１５vol％以下であり、かつ、
前記第１電極層の表面には、第１電極層の内部よりもガラスフリット含有率の高いガラスリッチ層が形成されているとともに、
前記内部電極を構成する導電成分が、Ｃｕ，Ｎｉ，Ｆｅ，Ｃｏ及びそれらの合金から選ばれる卑金属材料であり、前記第１電極層を構成する導電成分が、Ｃｕ，Ｎｉ，Ｆｅ，Ｃｏ及びそれらの合金から選ばれる卑金属材料であり、かつ、前記第２電極層を構成する導電成分が、Ａｇ，Ｐｄ，Ａｕ，Ｐｔ及びそれらの合金から選ばれる貴金属材料であること
を特徴とする積層セラミック電子部品。
【請求項２】
前記外部電極を、基板上の電極に、導電性接着剤を用いて接合させることにより実装されるものであることを特徴とする請求項１記載の積層セラミック電子部品。
【請求項３】
請求項１又は２記載の積層セラミック電子部品を製造する方法であって、
内部電極が埋設されたセラミック素子の表面に、ガラスフリットを第１電極層の表面近傍に析出させてガラスリッチ層が形成されるように、所定の割合以上のガラスフリットを含有する導電ペーストを塗布して焼き付けること
を特徴とする積層セラミック電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は、積層セラミック電子部品及びその製造方法に関し、詳しくは、導電性接着剤を用いて実装することが可能な積層セラミック電子部品及びその製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
代表的な積層セラミック電子部品の一つに、例えば、図２に示すようなチップ型の積層セラミックコンデンサがある。この積層セラミックコンデンサは、複数の内部電極５２がセラミック層５１を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面に引き出されたセラミック素子６０の両端面に、内部電極５２と導通するように一対の外部電極５３，５３が配設された構造を有している。
そして、外部電極５３としては、Ａｇ粉末などの導電成分やガラスフリットなどを含有する導電ペーストを塗布して焼き付けた下地電極上に、Ｎｉめっき膜電極、Ｓｎめっき膜電極などが配設された構造を有するものが一般的である。
【０００３】
そして、図２に示すようなチップ型の積層セラミックコンデンサを基板に実装するにあたっては、従来は、Ｐｂ／Ｓｎ系はんだを用いて、リフローはんだ付けなどの方法によって、外部電極を基板上の電極にはんだ付けすることにより実装されるのが一般的である。
【０００４】
一方、近年、環境保護の見地から、Ｐｂを含むはんだを使用することなく、電子部品を実装する方法の開発が進み、無鉛はんだや、導電性接着剤を用いて実装する方法が開発されるに至っている。
【０００５】
そして、導電性接着剤を用いて実装する方法は、無鉛はんだを用いる場合に比べて、実装時に電子部品を熱衝撃を与えることが少ない（すなわち、実装時に導電性接着剤を硬化させる際の加熱温度が無鉛はんだを溶融させる際の加熱温度よりも低い）点において、無鉛はんだよりも優れており、用途によっては、導電性接着剤を用いて積層セラミック電子部品を実装することが必要になる場合がある。
【０００６】
ところで、上記従来の積層セラミック電子部品の外部電極は、上述のように、Ａｇ粉末などを導電成分とする導電ペーストを塗布して焼き付けた下地電極上に、Ｎｉめっき膜電極、Ｓｎめっき膜電極などが配設された構造を有しており、かかる外部電極は、下地電極、Ｎｉめっき膜電極、Ｓｎめっき膜電極の各電極が比較的緻密で表面が平滑に形成されており、導電性接着剤が硬化する際に生じる応力や、基板のたわみによる応力などが外部電極を経て、セラミック素子に伝わりやすく、場合によっては、積層セラミック電子部品（セラミック素子）の破損を引き起こしたり、外部電極と基板上の電極の剥離が生じたりするという問題点がある。
また、外部電極の表面が平滑で、接着面積が小さいことから、導電性接着剤による接合強度が不十分になる場合があり、必ずしも十分に信頼性の高い実装を行うことができない場合があるという問題点がある。
【０００７】
このような問題点を解決する方法としては、例えば、余り緻密でないポーラスな構造の外部電極を形成する方法が考えられるが、外部電極をポーラスにすると、導電性接着剤が硬化する際に生じる応力や、基板のたわみによる応力などに対する積層セラミック電子部品の耐性（以下、単に「たわみ強度」ともいう）を向上させることは可能になるが、外部電極のシール性が不十分になり、耐候性や耐久性が低下するという問題点がある。
【０００８】
本願発明は、上記問題点を解決するものであり、たわみ強度が大きく、かつ、外部電極のシール性に優れ、しかも、導電性接着剤による実装に対応することが可能な外部電極を備えた積層セラミック電子部品及びその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本願発明（請求項１）の積層セラミック電子部品は、
内部電極が埋設されたセラミック素子の表面に、外部電極が配設された構造を有する積層セラミック電子部品であって、
外部電極が、セラミック素子の表面に形成された第１電極層と、該第１電極層上に形成された第２電極層とから構成されており、かつ、
前記第１電極層中のガラスフリット含有率Ｇ１と、第２電極層中のガラスフリット含有率Ｇ２とが、Ｇ１≧Ｇ２の関係にあり、
第１電極層の厚みＴ１が２０μm以上、かつ、ガラスフリット含有率Ｇ１が５vol％以上であり、
第２電極層の厚みＴ２が５０μm以下、かつ、ガラスフリット含有率Ｇ２が１５vol％以下であり、かつ、
前記第１電極層の表面には、第１電極層の内部よりもガラスフリット含有率の高いガラスリッチ層が形成されているとともに、
前記内部電極を構成する導電成分が、Ｃｕ，Ｎｉ，Ｆｅ，Ｃｏ及びそれらの合金から選ばれる卑金属材料であり、前記第１電極層を構成する導電成分が、Ｃｕ，Ｎｉ，Ｆｅ，Ｃｏ及びそれらの合金から選ばれる卑金属材料であり、かつ、前記第２電極層を構成する導電成分が、Ａｇ，Ｐｄ，Ａｕ，Ｐｔ及びそれらの合金から選ばれる貴金属材料であること
を特徴としている。
【００１０】
外部電極を、第１電極層と、第２電極層とを備えた複数層構造とし、かつ、第１電極層中のガラスフリット含有率Ｇ１を、第２電極層中のガラスフリット含有率Ｇ２と同等以上（Ｇ１≧Ｇ２）とし、さらに、第１電極層の厚みＴ１を２０μm以上、ガラスフリット含有率Ｇ１を５vol％以上とし、かつ、第２電極層の厚みＴ２を５０μm以下、ガラスフリット含有率Ｇ２を１５vol％以下とすることにより、ガラスフリット含有率の高い第１電極層によりシール性を確保するとともに、ガラスフリット含有率の低い、ポーラスな第２電極層により、外部からの応力を緩和して、導電性接着剤が硬化する際に生じる応力や、基板のたわみによる応力などに対する耐性（たわみ強度）を向上させることが可能になる。
また、ポーラスな構造を有する第２電極層により、導電性接着剤との接合性が向上するため、導電性接着剤を用いて実装する場合にも、信頼性の高い実装を行うことが可能になる。
【００１１】
なお、第１電極層中のガラスフリット含有率Ｇ１を、第２電極層中のガラスフリット含有率Ｇ２と同等以上（Ｇ１≧Ｇ２）とするのが好ましいのは、かかる要件を満たすことにより、第１電極層のシール性を向上させて、外部電極全体のシール性を向上させることが可能になることによる。
また、第１電極層の厚みＴ１を２０μm以上、ガラスフリット含有率Ｇ１を５vol％以上とするのが好ましいのは、かかる要件を満たすことにより、必要なシール性を確保し、かつ、セラミック素子と外部電極との接合強度を確保することが可能になることによる。
また、第２電極層の厚みＴ２を５０μm以下、ガラスフリット含有率Ｇ２を１５vol％以下とするのが好ましいのは、かかる要件を満たすことにより、導電性接着剤が硬化する際に生じる応力や、基板のたわみによる応力などに対する耐性（たわみ強度）を向上させることが可能になるとともに、導電性接着剤との接合性を向上させることが可能になることによる。
【００１２】
また、内部電極を構成する導電成分として、Ｃｕ，Ｎｉ，Ｆｅ，Ｃｏ及びそれらの合金から選ばれる卑金属材料を用い、第１電極層を構成する導電成分として、Ｃｕ，Ｎｉ，Ｆｅ，Ｃｏ及びそれらの合金から選ばれる卑金属材料を用い、かつ、第２電極層を構成する導電成分として、Ａｇ，Ｐｄ，Ａｕ，Ｐｔ及びそれらの合金から選ばれる貴金属材料を用いるようにしているので、製造コストの増大を抑制しつつ、導電性接着剤が硬化する際に生じる応力や、基板のたわみによる応力などに対する耐性（たわみ強度）や、シール性などに関し、所望の特性を備えた積層セラミック電子部品を得ることが可能になる。
【００１３】
さらに、第１電極層の表面に、第１電極層の内部よりもガラスフリット含有率の高いガラスリッチ層を設けるようにしているので、第１電極層のシール性能をさらに向上させて、外部電極全体としてのシール性をより高めることが可能になる。
【００１４】
また、請求項２の積層セラミック電子部品は、前記外部電極を、基板上の電極に、導電性接着剤を用いて接合させることにより実装されるものであることを特徴としている。
外部電極を、基板上の電極に、導電性接着剤を用いて接合させることにより実装される積層セラミック電子部品に本願発明を適用することにより、基板のたわみによる応力などに対する耐性（たわみ強度）に優れた、信頼性の高い実装を行うことが可能な積層セラミック電子部品を提供することが可能になる。
【００１５】
また、本願発明（請求項３）の積層セラミック電子部品の製造方法は、
請求項１又は２記載の積層セラミック電子部品を製造する方法であって、
内部電極が埋設されたセラミック素子の表面に、ガラスフリットを第１電極層の表面近傍に析出させてガラスリッチ層が形成されるように、所定の割合以上のガラスフリットを含有する導電ペーストを塗布して焼き付けることを特徴としている。
【００１６】
内部電極が埋設されたセラミック素子の表面に、ガラスフリットを第１電極層の表面近傍に析出させてガラスリッチ層が形成されるように、所定の割合以上のガラスフリットを含有する導電ペーストを塗布して焼き付けることにより、ガラスフリットを表面近傍に確実に析出させることが可能になり、特別な工程を必要とすることなく、第１電極層の表面にガラスリッチ層を形成することが可能になる。
なお、例えば、ガラスフリットを、焼成後の固形分に対する割合が、１０重量％以上となるように含有させた導電ペーストを用いることにより、ガラスフリットを表面近傍に析出させて、第１電極層の表面にガラスリッチ層を形成することが可能になる。
【００１７】
【発明の実施の形態】
以下、本願発明の実施の形態を示して、その特徴とするところをさらに詳しく説明する。
なお、以下の実施形態では、積層セラミック電子部品として積層セラミックコンデンサを例にとって説明する。
【００１８】
［実施形態１］
この実施形態１の積層セラミック電子部品（積層セラミックコンデンサ）は、図１に示すように、卑金属（この実施形態１では卑金属であるＮｉ）からなる複数の内部電極２がセラミック層１を介して互いに対向するように配設され、かつ、その一端側が交互に異なる側の端面に引き出されたセラミック素子１０の両端部に、内部電極２と導通するように一対の外部電極３，３を配設することにより形成されている。なお、この積層セラミックコンデンサの寸法は、２．０mm（Ｌ）×１．２５mm（Ｗ）×１．２５mm（Ｔ）である。
【００１９】
そして、外部電極３は、セラミック素子１０の表面に形成された、内部電極２と合金化しやすい金属（この実施形態１では卑金属であるＣｕ）からなる第１電極層１１と、該第１電極層１１上に形成された、酸化しにくい金属（この実施形態１では貴金属であるＡｇ）からなる第２電極層１２とを備えた複数層構造を有している。
なお、外部電極３は、セラミック素子１０の表面に、Ｃｕ粉末を導電成分とする導電ペースト（電極ペースト）を塗布して焼き付けることにより第１電極層（Ｃｕ電極層）１１を形成した後、第１電極層１１上にＡｇを導電成分とする導電ペースト（電極ペースト）を塗布して焼き付けることにより第２電極層（Ａｇ電極層）１２を形成して第１電極層１１と第２電極層１２からなる複数層構造としたものである。
【００２０】
なお、この実施形態１では、表１に示すような範囲で第１電極層（Ｃｕ電極層）１１の厚みＴ１及びガラスフリット含有率Ｇ１を変化させる一方、第２電極層（Ａｇ電極層）１２については、厚みＴ２：２０μm、ガラスフリット含有率Ｇ２：５vol％一定として、積層セラミックコンデンサを作製し、第１電極層１１の条件が外部電極３の特性に与える影響を確認できるようにした。
【００２１】
【表１】
0003760770.tif 000002
【００２２】
＜特性の測定＞
上記のようにして複数層構造の外部電極３を形成した積層セラミックコンデンサについて、耐湿性試験を行い耐湿性の良否、不良発生数を調べるとともに、外部電極の全体的な評価を行った。
なお、耐湿性は、１８個の試料について、温度８５℃、相対湿度８５％、定格電圧１６Ｖ、５００時間の条件で、耐湿負荷試験を行って、不良発生数を調べたものであり、耐湿負荷試験において、絶縁抵抗が１０ＭΩ以下に低下した試料を不良と判定した。
その結果を表１に併せて示す。
【００２３】
表１に示すように、第２電極層（Ａｇ電極層）１２が、厚みＴ２：２０μm、ガラスフリット含有率Ｇ２：５vol％一定の場合においては、第１電極層１１の厚みＴ１が２０μm、又は３０μmの場合、第１電極層（Ｃｕ電極層）１１中のガラスフリット含有率Ｇ１を高めて、ガラスフリット含有率Ｇ１を５vol％又は１０vol％とすることにより、シール性が向上して、耐湿負荷試験における不良の発生数が減少することがわかる。これは、ガラスフリット含有率Ｇ１が５vol％以上になると、第１電極層１１が緻密になることによるものである。
【００２４】
一方、第１電極層（Ｃｕ電極層）１１の厚みＴ１が１０μmの場合には、ガラスフリット含有率Ｇ１を５vol％又は１０vol％に高めても、十分なシール性を確保することができないことが確認された。
【００２５】
また、第１電極層（Ｃｕ電極層）１１のガラスフリット含有率Ｇ１が３vol％になると、第１電極層１１の厚みＴ１を２０μm以上にしても、耐湿負荷試験において不良が発生した。
【００２６】
したがって、第２電極層（Ａｇ電極層）１２の厚みＴ２が２０μm、ガラスフリット含有率Ｇ２が５vol％の場合、十分な耐湿性を確保するためには、第１電極層１１の厚みＴ１を２０μm以上、ガラスフリット含有率Ｇ１を５vol％以上にすることが必要であり、かかる要件を満たすことにより、シール性が高く、耐湿負荷試験において不良の発生しない外部電極を備えた積層セラミックコンデンサを得ることができる。
【００２７】
なお、第１電極層１１のガラスフリット含有率Ｇ１を１０vol％以上とした場合には、第１電極層１１の表面には、第１電極層１１の内部よりもガラスフリット含有率の高いガラスリッチ層が形成され、さらにシール性が向上することが確認されている。
【００２８】
［実施形態２］
この実施形態２においても、上記実施形態１の場合と同様、図１に示すような構造の積層セラミックコンデンサを作製した。なお、図１についての説明は上記実施形態１の該当部分の説明を援用して、ここではその説明を省略する。
【００２９】
この実施形態２では、表２に示すような範囲で第２電極層（Ａｇ電極層）１２の厚みＴ２及びガラスフリット含有率Ｇ２を変化させる一方、第１電極層（Ｃｕ電極層）１１については、厚みＴ１：５０μm、ガラスフリット含有率Ｇ１：１５vol％一定として、積層セラミックコンデンサを作製し、第２電極層１２の条件が外部電極３の特性に与える影響を確認できるようにした。
【００３０】
【表２】
0003760770.tif 000003
【００３１】
＜特性の測定＞
上記のようにして複数層構造の外部電極３を形成した積層セラミックコンデンサについて、第２電極層１２の厚みＴ２及びガラスフリット含有率Ｇ２と、導電性接着剤が硬化する際に生じる応力や、基板のたわみによる応力などに対する耐性（たわみ強度）の関係を調べるとともに、外部電極３の全体的な評価を行った。
たわみ強度は、ガラスエポキシ基板を使用し、導電性接着剤を用いて、積層セラミックコンデンサをガラスエポキシ基板上に実装し、押し棒により所定の荷重を加えて静電容量変化率を測定し、静電容量変化率が１０％を超えたものについてたわみ強度が不良であると判定した。より具体的には、たわみ量が限界値（たわみ量：２．０mm）を越えて積層セラミックコンデンサに破損の生じない場合を良品と判定し、たわみ量が２．０mmを超えずに積層セラミックコンデンサが破損した場合を不良と判定した。なお、測定は２０個の試料について行った。
その結果を表２に併せて示す。
【００３２】
表２に示すように、第１電極層（Ｃｕ電極層）１１が、厚みＴ１：５０μm、ガラスフリット含有率Ｇ１：１５vol％一定の場合においては、第２電極層１２の厚みＴ２が４０μm、又は５０μmの場合、第２電極層（Ａｇ電極層）１２中のガラスフリット含有率Ｇ２を低くして、ガラスフリット含有率Ｇ２を１５vol％又は１０vol％とすることにより、たわみ強度が向上し、たわみ不良の発生数が減少することが確認された。これは、ガラスフリット含有率Ｇ２が１５vol％以下になると、第２電極層１２がポーラスになり、外部電極３の応力が緩和されることによるものである。
なお、第２電極層（Ａｇ電極層）１２がポーラスであっても、第１電極層（Ｃｕ電極層）１１によりシール性が確保されるので、外部電極３の全体としてのシール性が問題になることはない。
【００３３】
一方、第２電極層（Ａｇ電極層）１２の厚みＴ２が５０μmを超えて６０μmになると、ガラスフリット含有率Ｇ２を１５vol％以下にしても、十分なたわみ強度が得られないことが確認された。
【００３４】
また、第２電極層（Ａｇ電極層）１２のガラスフリット含有率Ｇ２が２０vol％の場合には、第２電極層１２の厚みＴ２を５０μm以下にしても、十分なたわみ強度が得られないことが確認された。これは、ガラスフリット含有率Ｇ２が２０vol％になると、第２電極層（Ａｇ電極層）１２のポーラス性を確保することができなくなることによる。
【００３５】
したがって、第１電極層（Ｃｕ電極層）１１の厚みＴ１が５０μm、ガラスフリット含有率Ｇ１が１５vol％の場合、十分なたわみ強度を確保するためには、第２電極層１２の厚みＴ２を５０μm以下とし、かつ、ガラスフリット含有率Ｇ２を１５vol％以下にすることが必要であり、かかる要件を満たすことにより、十分なたわみ強度を備えた積層セラミックコンデンサを得ることが可能になる。
【００３６】
なお、上記実施形態１及び２では、内部電極がＮｉ電極、第１電極層がＣｕ電極である場合を例にとって説明したが、内部電極及び第１電極層としてはその他の種々の卑金属材料を用いることが可能である。なお、内部電極及び第１電極層を構成する卑金属材料としては、互いに合金しやすい金属材料の組み合わせとなるように、各卑金属材料の種類を選定することが望ましい。
【００３７】
また、上記実施形態１及び２では、第２電極層１２がＡｇ電極層である場合について説明したが、第２電極層１２としては、Ａｇ以外にも、Ａｇ／Ｐｄ合金その他の種々の貴金属を用いることが可能である。
【００３８】
また、上記実施形態では、積層セラミックコンデンサを例にとって説明したが、本願発明は、積層セラミックコンデンサに限らず、積層バリスタ、積層ＬＣ複合部品、多層基板その他の種々の積層セラミック電子部品に広く適用することが可能である。
【００３９】
本願発明はさらにその他の点においても、上記の実施形態に限定されるものではなく、セラミック素子を構成するセラミックの種類、内部電極や外部電極の具体的なパターン、内部電極の積層数などに関し、発明の要旨の範囲内において、種々の応用、変形を加えることが可能である。
【００４０】
【発明の効果】
上述のように、本願発明（請求項１）の積層セラミック電子部品は、外部電極を、第１電極層と、第２電極層とを備えた複数層構造とし、かつ、第１電極層中のガラスフリット含有率Ｇ１を、第２電極層中のガラスフリット含有率Ｇ２と同等以上（Ｇ１≧Ｇ２）とし、さらに、第１電極層の厚みＴ１を２０μm以上、ガラスフリット含有率Ｇ１を５vol％以上とし、かつ、第２電極層の厚みＴ２を５０μm以下、ガラスフリット含有率Ｇ２を１５vol％以下とするようにしているので、ガラスフリット含有率の高い第１電極層によりシール性を確保するとともに、ガラスフリット含有率の低い、ポーラスな第２電極層により、外部からの応力を緩和して、導電性接着剤が硬化する際に生じる応力や、基板のたわみによる応力などに対する耐性（たわみ強度）を向上させることができる。
また、ポーラスな構造を有する第２電極層により、導電性接着剤との接合性が向上するため、導電性接着剤を用いて実装する場合にも、信頼性の高い実装を行うことができる。
【００４１】
また、内部電極を構成する導電成分として、Ｃｕ，Ｎｉ，Ｆｅ，Ｃｏ及びそれらの合金から選ばれる卑金属材料を用い、第１電極層を構成する導電成分として、Ｃｕ，Ｎｉ，Ｆｅ，Ｃｏ及びそれらの合金から選ばれる卑金属材料を用い、かつ、第２電極層を構成する導電成分として、Ａｇ，Ｐｄ，Ａｕ，Ｐｔ及びそれらの合金から選ばれる貴金属材料を用いているので、製造コストの増大を抑制しつつ、導電性接着剤が硬化する際に生じる応力や、基板のたわみによる応力などに対する耐性（たわみ強度）や、シール性などに関し、所望の特性を備えた積層セラミック電子部品を得ることができるようになる。
【００４２】
また、第１電極層の表面に、第１電極層の内部よりもガラスフリット含有率の高いガラスリッチ層を設けるようにしているので、第１電極層のシール性能をさらに向上させて、外部電極全体としてのシール性をより高めることができる。
【００４３】
また、請求項２のように、外部電極を、基板上の電極に、導電性接着剤を用いて接合させることにより実装される積層セラミック電子部品に本願発明を適用した場合、基板のたわみによる応力などに対する耐性（たわみ強度）に優れた、信頼性の高い実装を行うことが可能な積層セラミック電子部品を提供することが可能になる。
【００４４】
また、本願発明（請求項３）の積層セラミック電子部品の製造方法は、内部電極が埋設されたセラミック素子の表面に、所定の割合以上のガラスフリットを含有する導電ペーストを塗布して焼き付けるようにしているので、ガラスフリットを表面近傍に析出させることが可能になり、特別な工程を必要とすることなく、第１電極層の表面にガラスリッチ層を形成することが可能になる。
【図面の簡単な説明】
【図１】  本願発明の実施形態にかかる積層セラミック電子部品（積層セラミックコンデンサ）を示す断面図である。
【図２】  従来の積層セラミック電子部品（積層セラミックコンデンサ）を示す断面図である。
【符号の説明】
１          セラミック層
２          内部電極
３          外部電極
１０        セラミック素子
１１        第１電極層
１２        第２電極層
【図１】
0003760770.tif 000004
【図２】
0003760770.tif 000005