(57)【特許請求の範囲】
【請求項１】
画像情報を光信号から電気信号に変換する固体撮像素子と、前記電気信号をサンプリングおよび増幅して、アナログ処理信号を生成するアナログ処理部と、
前記アナログ処理信号をデジタル信号にＡ／Ｄ変換するＡ／Ｄ変換部と、
前記デジタル信号をラッチするラッチ部と、
前記固体撮像素子、前記アナログ処理部、前記Ａ／Ｄ変換部および前記ラッチ部への制御パルスを発生するパルス発生部と、
前記パルス発生部のパルス発生タイミングを制御する制御部と、
を備える画像読取装置であって、
前記アナログ処理部は、前記アナログ処理信号の出力を設定電圧にするクランプ回路を備え、
前記パルス発生部は、前記ラッチタイミングを変化させる可変手段を備え、
前記ラッチ部は、前記ラッチ情報を検出し、前記設定電圧情報と比較および一致の判定を行う判定回路を備え、
前記制御部は、前記設定電圧を変化させた際の前記判定情報を、前記可変手段を用いて前記ラッチタイミングを変化させて繰り返し取得し、取得された複数の前記判定情報から前記ラッチタイミングを最適化する最適化手段を備えることを特徴とする画像読取装置。
【請求項２】
前記制御部は、前記設定電圧を、前記デジタル信号の１ビットあるいは複数ビット分だけ前記ラッチ周期で変化させる第１の電圧可変手段を備えることを特徴とする請求項１に記載の画像読取装置。
【請求項３】
前記制御部は、前記設定電圧が、前記ラッチ周期で前記デジタル信号の１ビットあるいは複数ビット分変化する勾配で、時間に比例して変化する第２の電圧可変手段を備えることを特徴とする請求項１に記載の画像読取装置。
【請求項４】
前記判定回路は、前記デジタル信号の前記１ビット情報あるいは前記複数ビット情報を検出する検出部を備えることを特徴とする請求項２あるいは３のいずれか１つに記載の画像読取装置。
【請求項５】
前記検出部は、前記１ビット情報あるいは前記複数ビット情報を、前記ラッチと同一のラッチ信号で検出することを特徴とする請求項４に記載の画像読取装置。
【請求項６】
前記判定回路は、前記検出情報と、前記第１あるいは第２の電圧可変手段による前記設定電圧情報とを比較する比較手段を備えることを特徴とする請求項５に記載の画像読取装置。
【請求項７】
前記最適化手段は、前記ラッチタイミングを変化させた際に、前記設定電圧情報と一致する前記判定情報のラッチタイミングを最適位置とすることを特徴とする請求項６に記載の画像読取装置。
【請求項８】
前記最適化手段は、前記最適位置が複数存在する際に、中心位置に存在する前記ラッチタイミングを最適位置とすることを特徴とする請求項７に記載の画像読取装置。
【請求項９】
前記可変手段は、前記ラッチタイミングを、前記ラッチのタイミングと前記ラッチから１周期のタイミングの２通りに変化させることを特徴とする請求項７に記載の画像読取装置。
【請求項１０】
前記可変手段は、ディレイラインを用いて構成されることを特徴とする請求項１ないし９のいずれか１つに記載の画像読取装置。
【請求項１１】
前記最適化手段は、電源投入後の任意時刻に、オペレータからの指示により実行する実行手段を備えることを特徴とする請求項１ないし１０のいずれか１つに記載の画像読取装置。
【請求項１２】
オペレータが情報を入力する操作部と、
原稿を画像情報として電気的なアナログ信号に変換し、さらに前記アナログ信号をデジタル信号に変換し、前記デジタル信号をラッチする画像読取部と、
前記画像情報に画像処理を施す画像処理部と、
前記画像情報を転写用紙に複写する画像複写部と、
を備える画像形成装置であって、
前記画像読取部は、
前記アナログ信号出力を設定電圧にするクランプ回路と、
前記ラッチのラッチタイミングを変化させる可変手段と、
前記ラッチのラッチ情報を検出し、前記設定電圧情報との比較および一致の判定を行う判定回路と、
前記設定電圧を変化させた際の前記判定情報を、前記可変手段を用いて前記ラッチタイミングを変化させて繰り返し取得し、取得された複数の前記判定情報から前記ラッチタイミングを最適化する最適化手段と、
を備えることを特徴とする画像形成装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、画像形成装置の画像読取装置に関し、さらに詳しくは、固体撮像素子を用いた画像読取装置および画像形成装置に関する。
【０００２】
【従来の技術】
近年、複写機の著しい高速化および高分解能化が行われているが、これにより、複写機内部の電子回路のさらなる高速化が求められている。特に、光の画像情報を感知する固体撮像素子から電気信号に変換された画像情報を読み取る際には、高分解能化によるデータ点数の増加および高速化の二つの要求から、なお一層の高速化が必要とされ、画像情報を読み取る際の基本クロックを高速化することが行われる。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来技術によれば、固体撮像素子から画像情報を読み取る際に、誤った画像情報を読み取ることがあった。すなわち、固体撮像素子のアナログ信号出力をＡ／Ｄ変換した後で、デジタル信号のサンプリングであるラッチが行われる。このラッチのタイミングが、前記アナログ信号出力のタイミングの変動により、ずれを生じ、誤った画像情報がサンプリングされることがあった。
【０００４】
特に、ＣＣＤに代表される固体撮像素子では、高速化に伴い、基本クロックが高周波数化しており、ひいては、基本クロックから生成されるラッチ周期も短縮し、分布定数的な電気的要因がサンプリング信号の伝送に影響をおよぼしている。このため、前記アナログ信号出力を正確にＡ／Ｄ変換するために、前記アナログ信号出力のタイミングを調節することが行われ、これがさらに、前記ラッチのタイミングにずれを生じさせる要因となっていた。
【０００５】
これらのことから、Ａ／Ｄ変換によりデジタル化された画像情報を、最適なタイミングでラッチし、正確な画像情報を取得することをいかに実現するかが極めて重要となる。
【０００６】
この発明は、上述した従来技術による課題を解決するためになされたものであり、Ａ／Ｄ変換によりデジタル化された画像情報を、最適なタイミングでラッチし、正確な画像情報を取得する画像読取装置および画像形成装置を実現することを目的とする。
【０００７】
【課題を解決するための手段】
上述した課題を解決し、目的を達成するために、請求項１に記載の発明にかかる画像読取装置は、画像情報を光信号から電気信号に変換する固体撮像素子と、前記電気信号をサンプリングおよび増幅して、アナログ処理信号を生成するアナログ処理部と、前記アナログ処理信号をデジタル信号にＡ／Ｄ変換するＡ／Ｄ変換部と、前記デジタル信号をラッチするラッチ部と、前記固体撮像素子、前記アナログ処理部、前記Ａ／Ｄ変換部および前記ラッチ部への制御パルスを発生するパルス発生部と、前記パルス発生部のパルス発生タイミングを制御する制御部と、を備える画像読取装置であって、前記アナログ処理部は、前記アナログ処理信号の出力を設定電圧にするクランプ回路を備え、前記パルス発生部は、前記ラッチタイミングを変化させる可変手段を備え、前記ラッチ部は、前記ラッチ情報を検出し、前記設定電圧情報と比較および一致の判定を行う判定回路を備え、前記制御部は、前記設定電圧を変化させた際の前記判定情報を、前記可変手段を用いて前記ラッチタイミングを変化させて繰り返し取得し、取得された複数の前記判定情報から前記ラッチタイミングを最適化する最適化手段を備えることを特徴とする。
【０００８】
この請求項１に記載の発明によれば、アナログ処理部は、クランプ回路によりアナログ処理信号の出力を設定電圧にし、パルス発生部は、可変手段によりラッチタイミングを変化させ、ラッチ部は、判定回路によりラッチ情報を検出し、設定電圧情報と比較および一致の判定を行い、制御部は、最適化手段により設定電圧を変化させた際の判定情報を、可変手段を用いてラッチタイミングを変化させて繰り返し取得し、取得された複数の判定情報からラッチタイミングを最適化することとしているので、Ａ／Ｄ変換された画像のデジタル情報を誤りなくラッチ部でラッチすることができる。
【０００９】
また、請求項２に記載の発明にかかる画像読取装置は、前記制御部に、前記設定電圧を、前記デジタル信号の１ビットあるいは複数ビット分だけ前記ラッチ周期で変化させる第１の電圧可変手段を備えることを特徴とする。
【００１０】
この請求項２に記載の発明によれば、制御部は、設定電圧を、第１の電圧可変手段により、デジタル信号の１ビットあるいは複数ビット分だけラッチ周期で変化させることとしているので、Ａ／Ｄ変換したデジタル信号を１ビットあるいは複数ビット分だけラッチ周期で切り替えることができる。
【００１１】
また、請求項３に記載の発明にかかる画像読取装置は、前記制御部に、前記設定電圧が、前記ラッチ周期で前記デジタル信号の１ビットあるいは複数ビット分変化する勾配で、時間に比例して変化する第２の電圧可変手段を備えることを特徴とする。
【００１２】
この請求項３に記載の発明によれば、制御部は、設定電圧が、第２の電圧可変手段により、ラッチ周期でデジタル信号の１ビットあるいは複数ビット分変化する勾配で、時間に比例して変化することとしているので、高速で動作しない電圧可変手段を用いて、Ａ／Ｄ変換したデジタル信号を１ビットあるいは複数ビット分だけラッチ周期で切り替えることができる。
【００１３】
また、請求項４に記載の発明にかかる画像読取装置は、前記判定回路に、前記デジタル信号の前記１ビット情報あるいは前記複数ビット情報を検出する検出部を備えることを特徴とする。
【００１４】
この請求項４に記載の発明によれば、判定回路は、検出部によりデジタル信号の１ビット情報あるいは複数ビット情報を検出することとしているので、ラッチ部にサンプリングされるデジタル情報を別途検出することができる。
【００１５】
また、請求項５に記載の発明にかかる画像読取装置は、前記検出部により、前記１ビット情報あるいは前記複数ビット情報を、前記ラッチと同一のラッチ信号で検出することを特徴とする。
【００１６】
この請求項５に記載の発明によれば、検出部は、１ビット情報あるいは複数ビット情報を、ラッチ部のラッチと同一のラッチ信号で検出することとしているので、ラッチ部にラッチされるデジタル情報と同一のデジタル情報を別途検出することができることができる。
【００１７】
また、請求項６に記載の発明にかかる画像読取装置は、前記判定回路は、前記検出情報と、前記第１あるいは第２の電圧可変手段の前記設定電圧情報とを比較する比較手段を備えることを特徴とする。
【００１８】
この請求項６に記載の発明によれば、判定回路は、比較手段により、検出情報と、第１あるいは第２の電圧可変手段の設定電圧情報とを比較することとしているので、設定電圧とこのＡ／Ｄ変換後のデジタル情報が示す電圧とが一致するかどうかを判定することができる。
【００１９】
また、請求項７に記載の発明にかかる画像読取装置は、前記最適化手段により、前記ラッチタイミングを変化させた際に、前記設定電圧情報と一致する前記判定情報を有するラッチタイミングを最適位置とすることを特徴とする。
【００２０】
この請求項７に記載の発明によれば、最適化手段は、ラッチタイミングを変化させた際に、設定電圧情報と一致する判定情報を有するサンプリング位置を最適位置とすることとしているので、設定電圧とこのＡ／Ｄ変換後のデジタル情報が示す電圧とが一致するラッチタイミングを最適位置とすることができる。
【００２１】
また、請求項８に記載の発明にかかる画像読取装置は、前記最適化手段により、前記最適位置が複数存在する際に、中心位置に存在するラッチタイミングを最適位置とすることを特徴とする。
【００２２】
この請求項８に記載の発明によれば、最適化手段は、最適位置が複数存在する際に、中心位置に存在するラッチタイミングを最適位置とすることとしているので、最も確実に設定電圧情報をラッチするラッチタイミングを最適位置とすることができる。
【００２３】
また、請求項９に記載の発明にかかる画像読取装置は、前記可変手段により、前記ラッチタイミングを、前記ラッチのタイミングと前記ラッチから１周期のタイミングとの２通りに変化させることを特徴とする。
【００２４】
この請求項９に記載の発明によれば、可変手段は、ラッチタイミングを、ラッチおよびラッチから１周期のタイミングとの２通りに変化させることとしているので、２つのラッチタイミングのラッチ情報から、簡易に最適位置を決定することができる。
【００２５】
また、請求項１０に記載の発明にかかる画像形成装置は、前記可変手段が、ディレイラインを用いて構成されることを特徴とする。
この請求項１０に記載の発明によれば、可変手段は、ディレイラインを用いて構成されることとしているので、高精度にラッチタイミングを変化させることができる。
【００２６】
また、請求項１１に記載の発明にかかる画像形成装置は、前記最適化手段に、電源投入後の任意時刻に、オペレータからの指示により実行する実行手段を備えることを特徴とする。
【００２７】
この請求項１１に記載の発明によれば、最適化手段は、実行手段により電源投入後の任意時刻に、オペレータからの指示により実行することとしているので、温度変化等によりサンプリング位置が変化してラッチタイミングが合わなくなった場合にも、再度ラッチタイミングの最適化を行うことができる。
【００２８】
また、請求項１２に記載の発明にかかる画像形成装置は、オペレータが情報を入力する操作部と、原稿を画像情報として電気的なアナログ信号に変換し、さらに前記アナログ信号をデジタル信号に変換し、前記デジタル信号をラッチする画像読取部と、前記画像情報に画像処理を施す画像処理部と、前記画像情報を転写用紙に複写する画像複写部と、を備える画像形成装置であって、前記画像読取部は、前記アナログ信号出力を設定電圧にするクランプ回路と、前記ラッチのラッチタイミングを変化させる可変手段と、前記ラッチのラッチ情報を検出し、前記設定電圧情報との比較および一致の判定を行う判定回路と、前記設定電圧を変化させた際の前記判定情報を、前記可変手段を用いて前記ラッチタイミングを変化させて繰り返し取得し、取得された複数の前記判定情報から前記ラッチタイミングを最適化する最適化手段と、を備えることを特徴とする。
【００２９】
この請求項１２に記載の発明によれば、画像読取部は、クランプ回路によりアナログ信号出力を電圧設定し、可変手段によりラッチのラッチタイミングを変化させ、判定回路によりラッチ情報を検出し、設定電圧情報との比較および一致の判定を行い、最適化手段により設定電圧を変化させた際の判定情報を、可変手段を用いてラッチタイミングを変化させて繰り返し取得し、取得された複数の判定情報からラッチタイミングを最適化することとしているので、画像のデジタル情報を誤りなくラッチすることができ、高品質の画像を複写することができる。
【００３０】
【発明の実施の形態】
以下に添付図面を参照して、この発明にかかる画像読取装置および画像形成装置の好適な実施の形態について説明する。なお、これにより本発明が限定されるものではない。
【００３１】
まず、本実施の形態にかかる画像形成装置である複写機１００の全体構成について、図１を用いて説明する。複写機１００は、原稿に書かれた文字あるいは図等を画像情報として転写用紙に複写するもので、操作部１１０、画像読取部１２０、画像処理部１３０、画像形成部１４０、画像メモリ１５０およびこれらを制御する制御部１６０からなる。
【００３２】
操作部１１０は、オペレータが転写枚数、転写濃度あるいは転写用紙の選択等の情報を制御部１６０に伝える入力部で、タッチパネル、操作キー等からなる。画像読取部１２０は、原稿に書かれた画像情報を読み取り、アナログ信号からデジタル信号に変換する部分である。画像処理部１３０は、読み取られた画像情報に画像処理を行い、転写される画像情報の品質を向上させる。
【００３３】
画像形成部１４０は、画像処理された画像情報を転写用紙に転写し、転写原稿を作成する。画像メモリ１５０は、画像読取部１２０で読み取られた画像および画像処理部１３０で画像処理された画像を蓄積、保存する。制御部１６０は、前記各部の制御を行い、原稿の読み取りから原稿の転写までの工程を管理、運行する。
【００３４】
つぎに、図２を用いて、画像読取部１２０の具体的な構成を説明する。ここで、図中の、実線は、情報を伝送する信号線を現し、点線は、動作のタイミングを制御する制御線である。画像読取部１２０は、原稿の画像情報を光信号からアナログの電気信号に変換し、さらにデジタル信号に変換する機能を持ち、固体撮像素子２００、アナログ信号処理部２１０、Ａ／Ｄコンバータ２２０、ラッチ部２５０、ゲートアレイ２３０およびパルス発生部２４０からなる。
【００３５】
固体撮像素子２００は、ＣＣＤ（Ｃｈａｒｇｅ  Ｃｏｕｐｌｅｄ  Ｄｅｖｉｃｅ）光センサよりなり、図示されないランプにより照明される原稿の光画像情報をフォトダイオードアレイで読み取り、電気信号に変換する。これら、電気信号は、フォトダイオードアレイ間に設けられた、ＣＣＤおよびアナログ信号レジスタにより、順次読み出される。
【００３６】
アナログ信号処理部２１０は、固体撮像素子２００から読み出される電気信号から前記フォトダイオードに蓄積された電荷情報を含む信号期間を抽出し、サンプリングを行う。
【００３７】
Ａ／Ｄコンバータ２２０は、アナログ信号処理部２１０でサンプリングされた電荷情報を含む電気信号を、アナログ信号からデジタル信号に、例えば１０ビットの変換を行う。
【００３８】
ラッチ部２５０は、Ａ／Ｄコンバータ２２０と変換ビット数の通信線で接続され、デジタル化された電気信号のサンプリングおよびホールド回路、並びに次段へのドライバー回路を含んでいる。また、正常に電気信号をサンプリングしたかどうかを判定する判定回路も含んでいる。
【００３９】
ゲートアレイ２３０は、この画像読取部１２０と複写機１００のその他の処理部とのインターフェースをなすもので、デジタル信号に変換された電気信号を制御部１６０あるいは、図示しない通信バスを介して画像メモリ１５０等に振り分けて転送する。
【００４０】
制御部１６０は、ＣＰＵおよび基本クロックを生成する発信器等からなり、画像読取部１２０全体の制御を司る信号を生成する。特に、固体撮像素子２００、アナログ信号処理部２１０、Ａ／Ｄコンバータ２２０およびラッチ部２５０を制御する信号は、精度の高いタイミングが要求されるため、パルス発生部２４０を介して生成される。
【００４１】
パルス発生部２４０は、制御部１６０からの制御信号に基づいて、固体撮像素子２００、アナログ信号処理部２１０、Ａ／Ｄコンバータ２２０およびラッチ部２５０を制御する信号を生成する。この回路は、高い精度で制御信号を生成する必要があるため、例えば、ディレイラインおよびセレクタを組み合わせることにより、高精度のタイミングを有する制御パルスを生成することができる。
【００４２】
つぎに、図３を用いて、アナログ信号処理部２１０の具体的な構成を説明する。図３は、アナログ信号処理部２１０の具体的な構成を示すブロック図である。固体撮像素子２００の出力信号は、クランプ回路３１０に入力され、パルス発生部２４０からのパルスに同期して、直流電位のシフトおよび画像情報を含む信号期間の電気信号の極性が反転される。
【００４３】
サンプリング回路３２０は、クランプ回路３１０の出力信号を、パルス発生部２４０からのパルスに同期してサンプルホールドする。なお、このサンプリングタイミングは、固体撮像素子２２０の出力信号から、画像情報を含む信号期間のみを抽出する。
【００４４】
増幅処理回路３３０は、サンプルホールドされたサンプリング回路３２０の出力を、Ａ／Ｄコンバータ２２０によりＡ／Ｄ変換を行うに適した電圧に増幅する。
【００４５】
クランプ回路３４０は、パルス発生部２４０からのパルスに同期して、直流電位のシフトを行い、画像情報の直流成分を調節する。ここで、図４を用いてクランプ回路３４０の構成について説明する。クランプ回路３４０は、加算器４３０、Ｄ／Ａコンバータ４１０およびドライバー４２０からなる。Ｄ／Ａコンバータ４１０は、パルス発生部２４０からのクランプパルスによりＤ／Ａ変換を行い、直流電圧を生成する。そして、制御部１６０は、この直流電圧を、増幅処理回路３３０の出力信号に加算する。なお、この直流電圧は、制御部１６０からゲートアレイ２３０を介して、デジタル的なビット情報により設定される。また、Ｄ／Ａコンバータ４１０の出力は、ドライバー４２０を介して、加算器４３０に接続される。
【００４６】
ここで、この直流電圧は、Ａ／Ｄ変換を行う周期の２倍周期で電圧が切り替えられ、固定電圧成分は、例えば、固体撮像素子２００に光情報を提供するランプが無点灯時の黒レベルに設定され、変動電圧成分は、Ａ／Ｄコンバータ２２０の出力が１ビット変化する大きさとする。
【００４７】
つぎに、図５を用いて、ラッチ部２５０の具体的な構成および画像読取部１２０内部の結線を詳細に説明する。
図５（Ａ）のラッチ部２５０は、ドライバー回路５７０および判定回路５１０よりなる。ドライバー回路５７０は、Ａ／Ｄコンバータ２２０のＡ／Ｄ出力信号を信号線を介してラッチし、ドライバーを介してゲートアレイ２３０に出力する。なお、制御部１６０からゲートアレイ２３０を介してパルス発生部２４０に送られる基本クロックに基づいて、パルス発生部２４０は、各種タイミング信号を生成する。すなわち、サンプリング回路３２０へのサンプリングパルス、クランプ回路３４０へのクランプパルス、Ａ／Ｄコンバータ２２０へのＡ／Ｄ変換パルス、ラッチ部２５０へのラッチパルスである。ここで、Ａ／Ｄ変換パルスは、サンプリングパルスのタイミング変化に連動して変化するが、ラッチパルスは、サンプリングパルスとは別に基本クロックから生成される。
【００４８】
また、制御部１６０は、第１の電圧可変手段を有している。第１の電圧可変手段は、ゲートアレイ２３０を介したクランプ回路３４０への電圧設定において、Ａ／Ｄコンバータ２２０の出力が１ビット変化する電圧を、Ａ／Ｄ変換パルスの周期で繰り返しオンオフする。
【００４９】
また、判定回路５１０のブロック図を図５（Ｂ）に示した。判定回路５１０は、２つのフリップフロップ５２０および５４０と、これら２つのフリップフロップの出力を比較して同一であるかどうかを判定する比較器５５０およびパルス発生部２４０からのＡ／Ｄ変換パルスを分周する分周回路５３０からなる。フリップフロップ５２０は、ドライバー回路５７０が検出するのと同一のサンプリング信号を検出するラッチ回路であり、フリップフロップ５４０は、Ａ／Ｄコンバータ２２０の入力信号、すなわちクランプ回路３４０の出力信号を、その設定情報から、Ａ／Ｄ変換の倍周期で検出するラッチ回路である。従って、この２つのフリップフロップ５２０、５４０の出力信号を比較器５５０で比較することにより、Ａ／Ｄコンバータ２２０の入力情報が、正確にＡ／Ｄ変換され、ドライバー回路５７０にサンプリングされたかどうかの判定がなされる。
【００５０】
つづいて、図６のフローチャートおよび図７のタイムチャートを用いて制御部１６０による画像読取部１２０の制御動作を説明する。なお、図７（Ａ）〜（Ｅ）のタイムチャートは、横軸はすべて同一の時間軸を共有し、縦軸は、概ね高レベルと低レベルの２値からなるデジタル電圧信号を示している。
【００５１】
まず、制御部１６０は、画像読取部１２０のランプを消灯し（ステップＳ６００）、第１の電圧可変手段を用いてクランプ回路に電圧設定を行う。そして、クランプ回路３４０は、パルス発生部２４０からのクランプパルスのタイミングで設定電圧を出力する（ステップＳ６０１）。この設定電圧出力により切り替わるクランプ回路の出力波形を図７（Ａ）に示す。この出力波形は、クランプ回路の出力の変動電圧部分を現しており、固定電圧部分は、例えば黒レベルの電圧に設定される。この変動電圧部分により、判定回路５１０で検出されるＡ／Ｄ出力信号の１ビットが切り替わる。
【００５２】
また、この変動電圧は、Ａ／Ｄ変換の繰り返し周期の２倍周期で高レベルと低レベルとに切り替わる。なお、固定電圧部分に例えば黒レベル電圧のようにバイアス電圧を含ませることにより、変動電圧部分を、ノイズに影響されない電圧レベルとすることができる。
【００５３】
その後、制御部１６０は、ラッチタイミングの設定を行い（ステップＳ６０２）、Ａ／Ｄ変換を行う（ステップＳ６０３）。図７（Ｂ）にパルス発生部２４０からのＡ／Ｄ変換パルスの波形を示した。この波形の立ち上がり部分において、Ａ／Ｄコンバータ２２０は、Ａ／Ｄ変換を行う。そして、図７（Ｃ）に示したＡ／Ｄ出力信号が、ドライバー回路５７０の入力部分に出力される。この波形は、パルス発生部２４０からのＡ／Ｄ変換パルスの立ち上がり部分よりも遅れて出現する。これは、Ａ／Ｄコンバータ２２０の変換時間およびＡ／Ｄ変換出力がドライバー回路の入力部に到達するのに要する伝達時間等の効果である。
【００５４】
なお、ステップＳ６０２のラッチタイミングの設定は、基本クロックからの遅延時間として設定される。このラッチタイミングは、Ａ／Ｄ変換周期の２倍周期以内の範囲で、複数点設定される。また、図７（Ｆ）に示した様に、判定回路５１０のフリップフロップ５４０は、このＡ／Ｄ変換パルスの立ち上がり部分において、ゲートアレイ２３０からの電圧設定信号の変化ビット情報をラッチする。このラッチ情報は、判定回路５１０が検出するＡ／Ｄ出力信号の１ビット情報を判定する際の判定基準情報に用いられる。
【００５５】
その後、制御部１６０は、図７（Ｄ）に示した様に、ステップＳ６０２で設定された遅延時間を有するラッチパルスを、パルス発生部２４０からドライバー回路５７０および判定回路５１０に出力する。そして、ドライバー回路５７０は、Ａ／Ｄ出力信号の全ビットをラッチし、判定回路５１０は、クランプ回路の変動電圧部分により変化する１ビットを、フリップフロップ５２０により、ラッチする（ステップＳ６０４）。
【００５６】
その後、判定回路５１０の比較器５５０は、フリップフロップ５２０と５４０の出力を比較し、一致する場合には、高レベルの信号を出力し、不一致の場合には、低レベルの信号を出力する。そして、この出力信号は、ゲートアレイ２３０を介して、制御部１６０に送信される。
【００５７】
その後、制御部１６０は、すべてのラッチタイミングでの判定情報を取得したかどうかを判定し（ステップＳ６０６）、取得していない場合には（ステップＳ６０６否定）、ステップＳ６０３に移行し、遅延時間の異なるラッチタイミングを順次出力しＡ／Ｄ変換を行う。すべてのラッチタイミングでの判定情報を取得した場合には（ステップＳ６０６肯定）、制御部１６０は、図７（Ｆ）に示した様に、遅延時間を横軸として、概ね図７（Ｃ）のＡ／Ｄ出力波形を２値化した情報を取得する。この情報の中から、高レベルの出力を有するラッチタイミングを選択し、最適値とする（ステップＳ６０７）。また、最適値が複数存在する際には、高レベルの出力を有するラッチタイミングの中心位置に存在するラッチタイミングを最適値とする。
【００５８】
その後、制御部１６０は、パルス発生部２４０に対して、ステップＳ６０７で取得した最適値をラッチタイミングとして設定を行い（ステップＳ６０８）、このラッチタイミングの最適化を終了する。
【００５９】
上述してきたように、本実施の形態では、アナログ信号処理部２１０の出力をクランプ回路３４０により電圧設定して、Ａ／Ｄコンバータ２２０でＡ／Ｄ変換された後のドライバー回路５７０の入力を判定回路５１０で検出し、前記電圧設定情報と比較判定することを、ドライバー回路５７０および判定回路５１０のラッチタイミングを変化させて繰り返し行い、複数の前記判定情報から最適なラッチタイミングを求めることとしているので、アナログ信号処理部２１０の画像情報の出力タイミングが変動した際にも、ドライバー回路５７０は、画像情報のみをラッチすることができ、誤った画像情報をラッチすることを無くすことができる。
【００６０】
また、本実施の形態によるラッチタイミングの最適化は、制御部１６０により行われるので、オペレータが操作部１１０から制御部１６０に指示を与えることにより、電源投入後の任意時刻に行うことができる。
【００６１】
また、本実施の形態では、判定回路５１０でＡ／Ｄ出力信号の１ビットのみを電圧設定信号と比較判定したが、複数ビットを比較判定することもできる。この場合には、第１の電圧可変手段の電圧設定信号も、Ａ／Ｄ出力信号が前記複数ビット変化する電圧設定にされる。そして、これら複数ビットが複数の判定回路５１０で比較され、全ビットが設定電圧情報と一致した場合に、正しいラッチが行われたとする。
【００６２】
また、本実施の形態では、パルス発生部２４０は、ラッチパルスの遅延時間を複数変化させ、繰り返し判定情報を取得することとしたが、遅延時間が零とＡ／Ｄ変換を行う周期の２点の判定情報から最適なラッチタイミングを求めることもできる。
（実施の形態のその他の例）
上記実施の形態では、クランプ回路３４０の変動電圧出力は、Ａ／Ｄ変換パルス出力波形の２倍周期で繰り返す信号であるとしたが、所定の勾配を有する階段波形とすることもできる。本実施の形態のその他の例では、クランプ回路３４０の変動電圧出力を、階段波形にした場合を例示する。なお、装置の構成は、上記実施の形態と同様であるので説明を省略する。
【００６３】
ここで、制御部１６０は、第２の電圧可変手段を有する。第２の電圧可変手段は、ゲートアレイ２３０を介したクランプ回路３４０への電圧設定において、Ａ／Ｄコンバータ２２０の出力が１ビットあるいは複数ビット変化する電圧を、Ａ／Ｄ変換パルスの周期で順次増加もしくは減少する電圧を設定する。
【００６４】
図８は、本実施の形態の動作を示すタイムチャートである。図８（Ａ）は、上記実施の形態の図７（Ａ）に対応するもので、クランプ回路３４０の変動電圧出力波形である。この変動電圧出力波形は、図８（Ｂ）に示したパルス発生部２４０からのＡ／Ｄ変換パルスのパルス周期で、Ａ／Ｄ出力信号が１ビットあるいは複数ビット切り替わる階段状の電圧波形である。
【００６５】
その後、制御部１６０は、Ａ／Ｄ出力信号の検出およびラッチパルスの動作等で、図７（Ｃ）〜（Ｆ）と全く同様の動作を行う。また、ラッチ部２５０は、Ａ／Ｄ出力信号の切り替わりが１ビットあるいは複数ビットの場合に応じて、１つあるいは複数の判定回路５１０を備える。
【００６６】
上述してきたように、本実施の形態のその他の例では、クランプ回路３４０の変動電圧出力を階段状の波形としているので、勾配のみを指定すれば良く、制御を行いやすい。また、この波形の階段の立ち上がり部分は判定情報に影響を及ぼさないので、低速のクランプ回路３４０によるランプ波形出力でも実現することができる。
【００６７】
【発明の効果】
以上説明したように、請求項１に記載の発明によれば、アナログ処理部は、クランプ回路によりアナログ処理信号の出力を設定電圧にし、パルス発生部は、可変手段によりラッチタイミングを変化させ、ラッチ部は、判定回路によりラッチ情報を検出し、設定電圧情報と比較および一致の判定を行い、制御部は、最適化手段により設定電圧を変化させた際の判定情報を、可変手段を用いてラッチタイミングを変化させて繰り返し取得し、取得された複数の判定情報からラッチタイミングを最適化することとしているので、Ａ／Ｄ変換された画像のデジタル情報を誤りなくラッチ部でラッチすることができるという効果を奏する。
【００６８】
請求項２に記載の発明によれば、制御部は、設定電圧を、第１の電圧可変手段により、デジタル信号の１ビットあるいは複数ビット分だけラッチ周期で変化させることとしているので、Ａ／Ｄ変換したデジタル信号を１ビットあるいは複数ビット分だけラッチ周期で切り替えることができる。
【００６９】
請求項３に記載の発明によれば、制御部は、設定電圧が、第２の電圧可変手段により、ラッチ周期でデジタル信号の１ビットあるいは複数ビット分変化する勾配で、時間に比例して変化することとしているので、高速で動作しない電圧可変手段を用いて、Ａ／Ｄ変換したデジタル信号を１ビットあるいは複数ビット分だけラッチ周期で切り替えることができる。
【００７０】
請求項４に記載の発明によれば、判定回路は、検出部によりデジタル信号の１ビット情報あるいは複数ビット情報を検出することとしているので、ラッチ部にサンプリングされるデジタル情報を別途検出することができる。
【００７１】
請求項５に記載の発明によれば、検出部は、１ビット情報あるいは複数ビット情報を、ラッチ部のラッチと同一のラッチ信号で検出することとしているので、ラッチ部にラッチされるデジタル情報と同一のデジタル情報を別途検出することができることができる。
【００７２】
請求項６に記載の発明によれば、判定回路は、比較手段により、検出情報と、第１あるいは第２の電圧可変手段の設定電圧情報とを比較することとしているので、設定電圧とこのＡ／Ｄ変換後のデジタル情報が示す電圧とが一致するかどうかを判定することができる。
【００７３】
請求項７に記載の発明によれば、最適化手段は、ラッチタイミングを変化させた際に、設定電圧情報と一致する判定情報を有するサンプリング位置を最適位置とすることとしているので、設定電圧とこのＡ／Ｄ変換後のデジタル情報が示す電圧とが一致するラッチタイミングを最適位置とすることができる。
【００７４】
請求項８に記載の発明によれば、最適化手段は、最適位置が複数存在する際に、中心位置に存在するラッチタイミングを最適位置とすることとしているので、最も確実に設定電圧情報をラッチするラッチタイミングを最適位置とすることができる。
【００７５】
請求項９に記載の発明によれば、可変手段は、ラッチタイミングを、ラッチおよびラッチから１周期のタイミングとの２通りに変化させることとしているので、２つのラッチタイミングのラッチ情報から、簡易に最適位置を決定することができる。
【００７６】
請求項１０に記載の発明によれば、可変手段は、ディレイラインを用いて構成されることとしているので、高精度にラッチタイミングを変化させることができる。
【００７７】
請求項１１に記載の発明によれば、最適化手段は、実行手段により電源投入後の任意時刻に、オペレータからの指示により実行することとしているので、温度変化等によりサンプリング位置が変化してラッチタイミングが合わなくなった場合にも、再度ラッチタイミングの最適化を行うことができる。
【００７８】
請求項１２に記載の発明によれば、画像読取部は、クランプ回路によりアナログ信号出力を電圧設定し、可変手段によりラッチのラッチタイミングを変化させ、判定回路によりラッチ情報を検出し、設定電圧情報との比較および一致の判定を行い、最適化手段により設定電圧を変化させた際の判定情報を、可変手段を用いてラッチタイミングを変化させて繰り返し取得し、取得された複数の判定情報からラッチタイミングを最適化することとしているので、画像のデジタル情報を誤りなくラッチすることができ、高品質の画像を複写することができる。
【図面の簡単な説明】
【図１】画像形成装置の全体構成を示すブロック図である。
【図２】画像形成装置の画像読取部を示すブロック図である。
【図３】画像読取部のアナログ信号処理部を示すブロック図である。
【図４】アナログ信号処理部のクランプ回路を示すブロック図である。
【図５】画像読取部のラッチ部および周辺回路と、ラッチ部の判定回路を示すブロック図である。
【図６】制御部の動作を示すフローチャートである。
【図７】画像読取部を構成する各部の動作を示すタイムチャートである。
【図８】実施の形態の一例のクランプ回路の動作を示すタイムチャートである。
【符号の説明】
１００  複写機
１１０  操作部
１２０  画像読取部
１３０  画像処理部
１４０  画像形成部
１５０  画像メモリ
１６０  制御部
２００  固体撮像素子
２１０  アナログ信号処理部
２２０  Ａ／Ｄコンバータ
２３０  ゲートアレイ
２４０  パルス発生部
２５０  ラッチ部
３１０、３４０  クランプ回路
３２０  サンプリング回路
３３０  増幅処理回路
４１０  Ｄ／Ａコンバータ
４２０  ドライバー
４３０  加算器
５１０  判定回路
５２０、５４０  フリップフロップ
５３０  分周回路
５５０  比較器
５７０  ドライバー回路
【図１】
0003855825.tif 000002
【図２】
0003855825.tif 000003
【図３】
0003855825.tif 000004
【図４】
0003855825.tif 000005
【図５】
0003855825.tif 000006
【図６】
0003855825.tif 000007
【図７】
0003855825.tif 000008
【図８】
0003855825.tif 000009