(57)【特許請求の範囲】
【請求項１】
外部電圧から第１の内部電圧を生成する第１内部電圧生成手段と、
前記第１の内部電圧から第２の内部電圧を生成する第２内部電圧生成手段と、
前記第１の内部電圧から第３の内部電圧を生成する第３内部電圧生成手段と、
外部から供給される第１の電気信号に従って前記第１及び第２の内部電圧を制御する第１制御手段と、
外部から供給される第２の電気信号に従って前記第１及び第２の内部電圧とは別に前記第３の内部電圧を制御する第２制御手段とを有し、
前記第１制御手段及び前記第２制御手段は、前記第１〜３の内部電圧を制御するための共通の制御手段と、前記第１〜２の内部電圧及び第３の内部電圧を制御するための個別の制御手段とで構成されることを特徴とする電源調整回路。
【請求項２】
前記第３内部電圧生成手段は、
前記第２制御手段から供給される制御信号に従って第１の基準電圧を生成する第１基準電圧生成手段と、
前記第１の内部電圧から生成した第２の基準電圧と前記第１の基準電圧とを比較した結果に従って第３の内部電圧を調整する第１調整手段と
を有する請求項１記載の電源調整回路。
【請求項３】
前記第１基準電圧生成手段は、
前記供給される制御信号に従って前記第３の内部電圧から第１の基準電圧を生成することを特徴とする請求項２記載の電源調整回路。
【請求項４】
前記第２制御手段は、
前記制御信号を外部から供給される電気信号に従って生成する第１制御信号生成手段と、
前記制御信号を内部から供給される電気信号に従って生成する第２制御信号生成手段と、
テストモード時に前記第１制御信号生成手段が生成した制御信号を前記第３内部電圧生成手段に出力し、通常モード時に前記第２制御信号生成手段が生成した制御信号を前記第３内部電圧生成手段に出力する選択手段と
を有する請求項２記載の電源調整回路。
【請求項５】
前記第３内部電圧生成手段は、
前記制御手段から供給される制御信号に従って前記第１の内部電圧から第３の基準電圧を生成する第２基準電圧生成手段と、
前記第３の内部電圧から第４の基準電圧を生成する第３基準電圧生成手段と、
前記第３の基準電圧と第４の基準電圧とを比較した結果に従って第３の内部電圧を調整する第２調整手段と
を有する請求項１記載の電源調整回路。
【請求項６】
外部電圧から第１の内部電圧を生成する第１内部電圧生成手段と、
前記第１の内部電圧から第２の内部電圧を生成する第２内部電圧生成手段と、
前記第１の内部電圧から第３の内部電圧を生成する第３内部電圧生成手段と、
前記第３の内部電圧から第４の内部電圧を生成する第４内部電圧生成手段と、
前記第４の内部電圧から第５の内部電圧を生成する第５内部電圧生成手段と、
外部から供給される第１の電気信号に従って前記第１及び第２の内部電圧を制御する第１制御手段と、
外部から供給される第２の電気信号に従って前記第１及び第２の内部電圧とは別に前記第３，第４及び第５の内部電圧を制御する第２制御手段とを有し、
前記第１制御手段及び前記第２制御手段は、前記第１〜５の内部電圧を制御するための共通の制御手段と、前記第１〜２の内部電圧及び第３〜５の内部電圧を制御するための個別の制御手段とで構成されることを特徴とする電源調整回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源調整回路及びその回路を用いた半導体装置に係り、特に、外部電源から複数の内部電源を生成する電源調整回路及びその回路を用いた半導体装置に関する。
【０００２】
【従来の技術】
近年、ＤＲＡＭ（Ｄｙｎａｍｉｃ  Ｒａｎｄｏｍ  Ａｃｃｅｓｓ  Ｍｅｍｏｒｙ）等の半導体装置は、高速化及び高集積化が急激に進んでいる。したがって、半導体装置を構成するトランジスタ，ダイオード，抵抗、コンデンサ等の部品は微細化され、動作電圧が低電圧化されている。
【０００３】
例えば、ＤＲＡＭ等の半導体装置は、外部から供給される外部電圧ＶＤＤ（例えば、ＶＤＤ＝３．３Ｖ）から内部降圧電圧Ｖｉｉ（例えば、Ｖｉｉ＝２．５Ｖ）を生成し、装置内の各回路にその内部降圧電圧Ｖｉｉを供給している。ところで、内部降圧電圧Ｖｉｉは半導体装置の製造工程で素子特性のバラツキ等によるズレが発生する場合があり、そのズレを補正する為のフューズ調整が可能となっている。
【０００４】
図１は、電源調整回路の一例の構成図を示す。図１中、内部基準電源回路１３は設定信号が供給され、その設定信号に従って外部電圧ＶＤＤから内部基準電圧Ｖｒｆを生成する。内部降圧電源回路１４は内部基準電圧Ｖｒｆを供給され、その内部基準電圧Ｖｒｆに従って内部降圧電圧Ｖｉｉを生成する。内部降圧電圧Ｖｉｉは、内部基準電圧Ｖｒｆを調整することにより調整される。
【０００５】
内部基準電源回路１３は、スイッチ回路１２を介してフューズＢＯＸ１０，テストレジスタ１１に接続されており、スイッチ回路１２によって選択された一の設定信号がフューズＢＯＸ１０，テストレジスタ１１から供給される。このスイッチ回路１２は、通常モード時にフューズＢＯＸ１０と内部基準電源回路１３とを接続し、試験モード時にテストレジスタ１１と内部基準電源回路１３とを接続する。
【０００６】
したがって、内部降圧電圧Ｖｉｉの調整は、まず試験モードを選択してテストレジスタ１１から内部基準電源回路１３に設定信号を供給する。そして、テストレジスタ１１の設定を電気的に変化させることにより設定信号を変化させ、内部降圧電圧Ｖｉｉを最適値に設定する。このときのテストレジスタ１１の設定に対応するようにフューズＢＯＸ１０を調整すれば、通常モード時、内部基準電圧Ｖｒｆが最適値に調整され、結果として内部降圧電圧Ｖｉｉが最適値に調整されることになる。
【０００７】
また、半導体装置は、内部降圧電圧Ｖｉｉ以外にも装置内部で使用する内部電圧を生成している。例えば、ＶＰＰ発生回路２０は内部基準電圧Ｖｒｆを供給され、その内部基準電圧Ｖｒｆを調整して内部昇圧電圧ＶＰＰを生成する。
基準電圧発生回路２１は内部基準電圧Ｖｒｆから内部基準電圧Ｖｐｒｅｆ１を生成する。比較器２３は内部基準電圧Ｖｐｒｅｆ１と内部昇圧電圧ＶＰＰを分圧した電圧ＶＰＰ’とを比較し、その比較結果に従ってＶＰＰ制御回路２４を制御する。ＶＰＰ制御回路２４は、比較器２３での比較結果に従ってチャージポンプ回路２５を制御し、内部昇圧電圧ＶＰＰを最適値に調整していた。なお、分圧回路２２及び比較器２３の構成例を図２に示しておく。
【０００８】
【発明が解決しようとする課題】
しかしながら、従来の電源調整回路は、内部降圧電圧Ｖｉｉ及び内部昇圧電圧ＶＰＰを内部基準電圧Ｖｒｆに従って生成している。つまり、内部降圧電圧Ｖｉｉ及び内部昇圧電圧ＶＰＰは同一の内部基準電圧Ｖｒｆに従って変動する為、内部降圧電圧Ｖｉｉ及び内部昇圧電圧ＶＰＰのどちらか一方を調整することができないという問題があった。
【０００９】
例えば、半導体装置の製造工程で素子特性のバラツキ等により発生するズレを補正する場合、内部降圧電圧Ｖｉｉのみを調整すること，内部昇圧電圧ＶＰＰのみを調整すること，及び内部降圧電圧Ｖｉｉと内部昇圧電圧ＶＰＰとを別々に調整すること等ができないという問題があった。
本発明は、上記の点に鑑みなされたもので、外部電源から生成する複数の内部電源を夫々別々に調整することができ、最適な内部電源の生成を可能とする電源調整回路及びその回路を用いた半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
そこで、上記課題を解決するため、請求項１記載の電源調整回路は、外部電圧から第１の内部電圧を生成する第１内部電圧生成手段と、前記第１の内部電圧から第２の内部電圧を生成する第２内部電圧生成手段と、前記第１の内部電圧から第３の内部電圧を生成する第３内部電圧生成手段と、外部から供給される第１の電気信号に従って前記第１及び第２の内部電圧を制御する第１制御手段と、外部から供給される第２の電気信号に従って前記第１及び第２の内部電圧とは別に前記第３の内部電圧を制御する第２制御手段とを有し、前記第１制御手段及び前記第２制御手段は、前記第１〜３の内部電圧を制御するための共通の制御手段と、前記第１〜２の内部電圧及び第３の内部電圧を制御するための個別の制御手段とで構成されることを特徴とする。
【００１１】
このように、第１制御手段及び第２制御手段を有することにより、第１〜第３の内部電圧を別々に調整することが可能である。従って、半導体装置の製造工程で素子特性のバラツキ等により発生するズレを容易に補正することができる。
また、請求項２記載の電源調整回路は、前記第３内部電圧生成手段は、前記第２制御手段から供給される制御信号に従って第１の基準電圧を生成する第１基準電圧生成手段と、前記第１の内部電圧から生成した第２の基準電圧と前記第１の基準電圧とを比較した結果に従って第３の内部電圧を調整する第１調整手段とを有することを特徴とする。
【００１２】
このように、第１基準電圧生成手段を有することにより、制御信号に従って第１の基準電圧を生成することができ、その第１の基準電圧と第２の基準電圧とを比較することで第３の内部電圧を調整することができる。したがって、制御信号を利用して第３の内部電圧を調整することが可能である。
また、請求項３記載の電源調整回路は、前記第１基準電圧生成手段は、前記供給される制御信号に従って前記第３の内部電圧から第１の基準電圧を生成することを特徴とする。
【００１３】
このように、第１基準電圧生成手段は第３の内部電圧がフィードバックされ、その第３の内部電圧を制御信号に従って調整することにより第１の基準電圧を生成することが可能である。従って、制御信号を利用して第３の内部電圧を調整することが可能である。
また、請求項４記載の電源調整回路は、前記第２制御手段は、前記制御信号を外部から供給される電気信号に従って生成する第１制御信号生成手段と、前記制御信号を内部から供給される電気信号に従って生成する第２制御信号生成手段と、テストモード時に前記第１制御信号生成手段が生成した制御信号を前記第３内部電圧生成手段に出力し、通常モード時に前記第２制御信号生成手段が生成した制御信号を前記第３内部電圧生成手段に出力する選択手段とを有することを特徴とする。
【００１４】
このように、選択手段を有することにより、テストモード時に第１制御信号生成手段が生成した制御信号を第３内部電圧生成手段に出力し、通常モード時に第２制御信号生成手段が生成した制御信号を第３内部電圧生成手段に出力することができる。
従って、テストモード時に外部から供給する電気信号により容易に制御信号を生成又は調整することができる。また、通常モード時は、例えばフューズ等により予め決められた電気信号により容易に制御信号を生成することができる。つまり、テストモードを利用して最適な第３の内部電圧を生成できる設定を検出し、その設定に従って通常モードの設定を行なうことができる。
【００１５】
また、請求項５記載の電源調整回路は、前記第３内部電圧生成手段は、前記制御手段から供給される制御信号に従って前記第１の内部電圧から第３の基準電圧を生成する第２基準電圧生成手段と、前記第３の内部電圧から第４の基準電圧を生成する第３基準電圧生成手段と、前記第３の基準電圧と第４の基準電圧とを比較した結果に従って第３の内部電圧を調整する第２調整手段とを有することを特徴とする。
【００１６】
このように、第２及び第３基準電圧生成手段を有することにより、制御信号に従って第３の基準電圧を生成することができ、その第３の基準電圧と第４の基準電圧とを比較することで第３の内部電圧を調整することができる。したがって、制御信号を利用して第３の内部電圧を調整することが可能である。
また、請求項６記載の電源調整回路は、外部電圧から第１の内部電圧を生成する第１内部電圧生成手段と、前記第１の内部電圧から第２の内部電圧を生成する第２内部電圧生成手段と、前記第１の内部電圧から第３の内部電圧を生成する第３内部電圧生成手段と、前記第３の内部電圧から第４の内部電圧を生成する第４内部電圧生成手段と、前記第４の内部電圧から第５の内部電圧を生成する第５内部電圧生成手段と、外部から供給される第１の電気信号に従って前記第１及び第２の内部電圧を制御する第１制御手段と、外部から供給される第２の電気信号に従って前記第１及び第２の内部電圧とは別に前記第３，第４及び第５の内部電圧を制御する第２制御手段とを有し、前記第１制御手段及び前記第２制御手段は、前記第１〜５の内部電圧を制御するための共通の制御手段と、前記第１〜２の内部電圧及び第３〜５の内部電圧を制御するための個別の制御手段とで構成されることを特徴とする。
【００１７】
このように、第１制御手段及び第２制御手段を有することにより、第１〜第３の内部電圧を別々に調整することが可能である。また、第３の内部電圧から第４及び第５の内部電圧を生成することが可能である。
従って、半導体装置の製造工程で素子特性のバラツキ等により発生するズレを容易に補正することができる。
【００１８】
また、請求項７記載の電源調整回路は、前記第４の内部電圧と第５の内部電圧とは所定の比率により構成されることを特徴とする。
このように、第３の内部電圧から第４及び第５の内部電圧を生成することにより、第３の内部電圧を調整したとしても第４の内部電圧と第５の内部電圧との比率が変化することがない。したがって、所定の比率により構成される２つの内部電圧が必要である場合に適用が可能である。
【００１９】
また、請求項８記載の半導体装置は、請求項１乃至７の電源調整回路を備えた半導体装置において、前記第３内部電圧生成手段は、前記第３の内部電圧として内部昇圧電源電圧を生成することを特徴とする。
このように、本発明の電源調整回路は半導体装置に容易に適用することが可能である。従って、製造工程で素子特性のバラツキ等により発生するズレを容易に補正することが可能な半導体装置が実現できる。
【００２０】
【発明の実施の形態】
次に、本発明の実施の形態について図面に基づいて説明する。図３は、本発明の電源調整回路の第１実施例の構成図を示す。
図３中、内部基準電源回路１３は設定信号１が供給され、その設定信号１に従って外部電圧ＶＤＤから内部基準電圧Ｖｒｆを生成する。内部降圧電源回路１４は内部基準電圧Ｖｒｆを供給され、その内部基準電圧Ｖｒｆに従って内部降圧電圧Ｖｉｉを生成する。内部降圧電圧Ｖｉｉは、内部基準電圧Ｖｒｆを調整することにより調整されている。
【００２１】
内部基準電源回路１３は、スイッチ回路１２を介してフューズＢＯＸ１０，テストレジスタ３０に接続されており、スイッチ回路１２によって選択された一の設定信号がフューズＢＯＸ１０，テストレジスタ３０から供給される。このスイッチ回路１２は、通常モード時にフューズＢＯＸ１０と内部基準電源回路１３とを接続し、試験モード時にテストレジスタ３０と内部基準電源回路１３とを接続する。
【００２２】
ここで、フューズＢＯＸ１０，テストレジスタ３０，及びスイッチ回路１２について図４を参照して簡単に説明しておく。図４は、フューズＢＯＸ１０，テストレジスタ３０，及びスイッチ回路１２の一例の構成図を示す。図４中、通常モード及び試験モードの切り替えは、端子４６にテスト信号を入力することで行なう。
【００２３】
例えば、通常モードが選択された場合、複数のフューズＢＯＸ１０から出力される設定信号１は、スイッチ回路１２を介して内部基準電源回路１３に出力される。また、試験モードが選択された場合、テストレジスタ３０から出力される設定信号１はスイッチ回路１２を介して内部基準電源回路１３に出力される。
従って、試験モードを選択した場合、端子４３〜４５に供給する信号を調整することにより設定信号１を電気的に変化させることが可能である。また、通常モードを選択した場合、複数のフューズＢＯＸ１０に含まれるフューズ５１を調整することにより設定信号１を電気的に変化させることが可能である。
【００２４】
なお、フューズＢＯＸ１０の数ａとテストレジスタ３０の出力信号の数ｂとを同数とすることで、テストレジスタ３０の設定に対応するようにフューズＢＯＸ１０を調整することが可能である。
具体的には、まず試験モード時にテストレジスタ３０の端子４３〜４５に供給する信号を変化させることにより設定信号１を変化させ、内部降圧電圧Ｖｉｉを最適値に設定する。このときのテストレジスタ３０の端子４３〜４５に供給された信号に対応するようにフューズＢＯＸ１０を調整すれば、通常モード時、内部基準電圧Ｖｒｆが最適値に調整され、結果として内部降圧電圧Ｖｉｉが最適値に調整される。
【００２５】
図３に戻り説明を続けると、内部基準電源回路１３は内部降圧電源回路１４の他にＶＰＰ発生回路２０に含まれる基準電圧発生回路２１に内部基準電圧Ｖｒｆを供給する。基準電圧発生回路２１は、内部基準電圧Ｖｒｆから内部基準電圧Ｖｐｒｅｆ１を生成する。基準電圧発生回路２１は、例えば図５に示すように内部基準電圧Ｖｒｆを抵抗分割し、アンプで増幅して内部基準電圧Ｖｐｒｅｆ１を生成してもよい。
【００２６】
比較器２３は、内部基準電圧Ｖｐｒｅｆ１と内部昇圧電圧ＶＰＰを分圧した電圧ＶＰＰ’とを比較し、その比較結果に従ってＶＰＰ制御回路２４を制御する。ＶＰＰ制御回路２４は、比較器２３での比較結果に従ってチャージポンプ回路２５を制御し、内部昇圧電圧ＶＰＰを最適値に調整する。例えば、電圧ＶＰＰ’が内部基準電圧Ｖｐｒｅｆ１に比べて低いと検出されると、チャージポンプ回路２５は出力する内部昇圧電圧ＶＰＰの値を上げる。
【００２７】
チャージポンプ回路２５は、内部昇圧電圧ＶＰＰを装置内の各回路に供給すると供に、分圧回路３３に内部昇圧電圧ＶＰＰをフィードバックする。分圧回路３３は供給された内部昇圧電圧ＶＰＰを分圧した電圧ＶＰＰ’を生成し、その電圧ＶＰＰ’を比較器２３に供給している。
本発明の第１実施例は、分圧回路３３の分圧の割合を設定信号２を利用して調整することを特徴としている。分圧回路３３は、スイッチ回路３２を介してフューズＢＯＸ３１，テストレジスタ３０に接続されており、スイッチ回路３２によって選択された一の設定信号がフューズＢＯＸ３１，テストレジスタ３０から供給される。なお、フューズＢＯＸ３１，テストレジスタ３０，及びスイッチ回路３２の構成は、図４の構成と同様である。
【００２８】
スイッチ回路３２は、通常モード時にフューズＢＯＸ３１と分圧回路３３とを接続し、試験モード時にテストレジスタ３０と分圧回路３３とを接続する。したがって、分圧回路３３の分圧の割合の調整は、まず試験モードを選択してテストレジスタ３０から分圧回路３３に設定信号２を供給する。
そして、テストレジスタ３０の設定を電気的に変化させることにより設定信号２を変化させ、内部昇圧電圧ＶＰＰを最適値に設定する。このときのテストレジスタ３０の設定に対応するようにフューズＢＯＸ３１を調整すれば、通常モード時、比較器２３から出力される電圧ＶＰＰＳＺが最適値に調整され、結果として内部昇圧電圧ＶＰＰが最適値に調整されることになる。
【００２９】
図６は、分圧回路３３及び比較器２３の一例の構成図を示す。分圧回路３３は、高抵抗Ｒ１０〜Ｒ１５が内部昇圧電圧ＶＰＰとグランドとの間に直列に接続され、スイッチ回路３２を介して供給される設定信号２に従って、内部昇圧電圧ＶＰＰを分圧する。設定信号２は端子６１〜７０に供給され、その端子６１〜７０に対応するトランスファゲートを制御することにより、任意の抵抗間の電圧を電圧ＶＰＰ’として取り出すことができる。
【００３０】
従って、分圧回路３３は分圧の割合を設定信号２を利用して調整し、内部昇圧電圧ＶＰＰを分圧した電圧ＶＰＰ’を生成して比較器２３に供給することが可能である。
比較器２３は、端子６０に供給される内部基準電圧Ｖｐｒｅｆ１と分圧回路３３から供給される内部昇圧電圧ＶＰＰを分圧した電圧ＶＰＰ’とを比較し、その結果に従った電圧ＶＰＰＳＺをＶＰＰ制御回路２４に供給する。したがって、比較器２３は、比較結果に従った電圧ＶＰＰＳＺをＶＰＰ制御回路２４を供給することにより、チャージポンプ回路２５から出力される内部昇圧電圧ＶＰＰの出力を調整することができる。
【００３１】
次に、本発明の第２実施例について図７を参照して説明する。図７は、本発明の電源調整回路の第２実施例の構成図を示す。なお、図７の構成図は、一部を除いて図３の構成図と同様であり、同一部分には同一符号を付して説明を一部省略する。
本発明の第２実施例は、ＶＰＰ発生回路２０の基準電圧発生回路７４にて生成される内部基準電圧Ｖｐｒｅｆ２を設定信号３を利用して調整することを特徴としている。内部基準電圧Ｖｐｒｅｆ２は、スイッチ回路７３を介してフューズＢＯＸ７２，テストレジスタ３０に接続されており、スイッチ回路７３によって選択された一の設定信号がフューズＢＯＸ７２，テストレジスタ３０から供給される。なお、フューズＢＯＸ７２，テストレジスタ３０，及びスイッチ回路７３の構成は、図４の構成と同様である。
【００３２】
したがって、内部基準電圧Ｖｐｒｅｆ２の調整は、まず試験モードを選択してテストレジスタ３０から基準電圧発生回路７４に設定信号３を供給する。そして、テストレジスタ３０の設定を電気的に変化させることにより設定信号３を変化させ、内部昇圧電圧ＶＰＰを最適値に設定する。このときのテストレジスタ３０の設定に対応するようにフューズＢＯＸ７２を調整すれば、通常モード時、比較器２３から出力される電圧ＶＰＰＳＺが最適値に調整され、結果として内部昇圧電圧ＶＰＰが最適値に調整されることになる。
【００３３】
図８は、基準電圧発生回路７４の一例の構成図を示す。基準電圧発生回路７４は、基準電圧発生回路２１により生成される内部基準電圧Ｖｐｒｅｆ１をスイッチ回路７３を介して供給される設定信号３に従って内部基準電圧Ｖｐｒｅｆ２に調整する。
基準電圧発生回路２１は内部基準電圧Ｖｒｆを供給され、その内部基準電圧Ｖｒｆから内部基準電圧Ｖｐｒｅｆ１を生成する。設定信号３は端子７６〜８５に供給され、その端子７６〜８５に対応するトランスファゲートを制御することにより、内部基準電圧Ｖｐｒｅｆ１を調整して内部基準電圧Ｖｐｒｅｆ２を生成することができる。
【００３４】
従って、基準電圧発生回路７４は内部基準電圧Ｖｒｆから生成された内部基準電圧Ｖｐｒｅｆ１を設定信号３に従って調整し、内部基準電圧Ｖｐｒｅｆ２を生成することが可能である。
次に、本発明の第３実施例について図９を参照して説明する。図９は、本発明の電源調整回路の第３実施例の構成図を示す。なお、なお、図９の構成図は、一部を除いて図７の構成図と同様であり、同一部分には同一符号を付して説明を一部省略する。
【００３５】
本発明の第１及び第２実施例はＶＰＰ発生回路２０により内部昇圧電圧ＶＰＰを調整する例について説明したが、内部基準電圧Ｖｒｆに基づいて作成する内部電圧であれば容易に応用が可能である。例えば、メモリセル回路は高集積化が進み、周辺回路より更に微細なトランジスタ等が使用される為、周辺回路の内部降圧電圧Ｖｉｉより更に低いメモリセル回路用の内部降圧電圧Ｖｉｉｃが用いられる。この場合に、内部降圧電圧Ｖｉｉと内部降圧電圧Ｖｉｉｃとを別々に調整できるようにしたのが本発明の第３実施例である。
【００３６】
図９中、基準電圧発生回路７４は第２実施例と同様に内部基準電圧Ｖｒｆから生成された内部基準電圧Ｖｐｒｅｆ１を設定信号３に従って調整し、内部基準電圧Ｖｐｒｅｆ２を生成している。なお、設定信号３による調整は、第２実施例と同様であり説明を省略する。
内部降圧電源８７は基準電圧発生回路７４から供給される内部基準電圧Ｖｐｒｅｆ２を供給され、例えば内部基準電圧Ｖｐｒｅｆ２を抵抗分割して内部降圧電圧Ｖｉｉｃを生成できる。生成された内部降圧電圧Ｖｉｉｃはメモリアレー部に供給されると供に、メモリセルのプレート電圧Ｖｐｒを生成するプレート電源発生回路８８に供給される。なお、プレート電源発生回路８８は、供給された内部降圧電圧Ｖｉｉｃからプレート電圧Ｖｐｒを生成してセルプレートに供給している。
【００３７】
ここで、ＤＲＡＭ等のメモリ装置では、メモリセルのプレート電圧ＶｐｒがＶｐｒ＝１／２Ｖｉｉｃの関係を有するように生成されていることが多い。従って、内部降圧電圧Ｖｉｉｃからプレート電圧Ｖｐｒを生成することにより、本発明を適用して内部降圧電圧Ｖｉｉｃを調整したとしてもＶｐｒ＝１／２Ｖｉｉｃの関係が崩れないようにすることができる。
【００３８】
図１０は、プレート電源発生回路８８の一例の構成図を示す。プレート電源発生回路８８は内部降圧電圧Ｖｉｉｃが供給され、その内部降圧電圧Ｖｉｉｃを例えば抵抗分割してプレート電圧Ｖｐｒを生成する。
以上のように、本発明の電源調整回路によれば、外部電圧から内部基準電圧Ｖｒｆを生成し、その内部基準電圧Ｖｒｆから複数の内部電圧を生成する場合、内部電圧毎に出力値を調整することが可能であり、半導体装置の製造工程で素子特性のバラツキ等により発生するズレを容易に補正することができる。
【００３９】
なお、特許請求の範囲に記載した事項の理解を容易にする為、以下に本実施例との対応関係を示す。特許請求の範囲に記載した第１内部電圧生成手段は内部基準電源回路１３に対応し、第２内部電圧生成手段は内部降圧電源回路１４に対応し、第３内部電圧生成手段はＶＰＰ発生回路２０に対応し、第１制御手段はフューズＢＯＸ１０，テストレジスタ３０，スイッチ回路１２に対応し、第２制御手段はテストレジスタ３０，フューズＢＯＸ３１，スイッチ回路３２に対応し、第４内部電圧生成手段は内部降圧電源回路８７に対応し、第５内部電圧生成手段はプレート電源発生回路８８に対応する。
【００４０】
【発明の効果】
上述の如く、本発明によれば、外部電圧から生成する内部電圧を別々に調整することが可能である。従って、半導体装置の製造工程で素子特性のバラツキ等により発生するズレを容易に補正することができる。
また、テストモード時に外部から供給する電気信号により容易に制御信号を生成又は調整することができ、通常モード時に、例えばフューズ等により予め決められた電気信号により容易に制御信号を生成することができる。従って、テストモードを利用して最適な内部電圧を生成できる設定を検出し、その設定に従って通常モードの設定を行なうことができる。
【図面の簡単な説明】
【図１】電源調整回路の一例の構成図である。
【図２】分圧回路及び比較器の一例の構成図である。
【図３】本発明の電源調整回路の第１実施例の構成図である。
【図４】フューズＢＯＸ，テストレジスタ，スイッチ回路の一例の構成図である。
【図５】基準電圧発生回路の一例の構成図である。
【図６】分圧回路及び比較器の一例の構成図である。
【図７】本発明の電源調整回路の第２実施例の構成図である。
【図８】基準電圧発生回路の一例の構成図である。
【図９】本発明の電源調整回路の第３実施例の構成図である。
【図１０】プレート電圧発生回路の一例の構成図である。
【符号の説明】
１０，３１，７２    フューズＢＯＸ
１２，３２，７３    スイッチ回路
１３    内部基準電源回路
１４    内部降圧電源回路
２０    ＶＰＰ発生回路
２１，７４    基準電圧発生回路
２３    比較器
２４    ＶＰＰ制御回路
２５    チャージポンプ回路
３０    テストレジスタ
３３    分圧回路
８７    内部降圧電源回路
８８    プレート電源発生回路
【図１】
0003762599.tif 000002
【図２】
0003762599.tif 000003
【図３】
0003762599.tif 000004
【図４】
0003762599.tif 000005
【図５】
0003762599.tif 000006
【図６】
0003762599.tif 000007
【図７】
0003762599.tif 000008
【図８】
0003762599.tif 000009
【図９】
0003762599.tif 000010
【図１０】
0003762599.tif 000011