(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置された複数の光電変換手段と、
個々の光電変換手段から信号を出力するための複数の信号読み取り手段と、
該信号読み取り手段から出力された信号を入力として第１の出力信号を生成し出力するために、各信号読み取り手段毎に設けられた複数の第１の信号増幅手段と、
該第１の信号増幅手段の入力端を入力信号電荷がない状態にリセットするために各第１の信号増幅手段毎に設けられた複数の第１のリセット手段と、
該第１の信号増幅手段の第１の出力信号を転送するために各第１の信号増幅手段毎に設けられたスイッチ手段と、
該スイッチ手段から出力された第１の出力信号を転送するために複数のスイッチ手段の端部に接続された導電線と、
該導電線によって転送された第１の出力信号を入力として第２の出力信号を生成し出力するための第２の信号増幅手段と、を有する固体撮像装置において、
第２の信号増幅手段の入力端を第１の出力信号がない状態にリセットするための第２のリセット手段を第２の信号増幅手段に設けると共に、
各第１の信号増幅手段とスイッチ手段との間を他の電荷リセット手段を介さずに容量素子で直接接続したことを特徴とする固体撮像装置。
【請求項２】
前記信号読み取り手段と前記第１の信号増幅手段との間に第２のスイッチ手段をそれぞれ設けると共に、各第２のスイッチ手段が同一タイミングで動作するように構成して成る請求項１記載の固体撮像装置。
【請求項３】
前記信号読み取り手段と、前記第１の信号増幅手段と、前記第１のリセット手段と、前記スイッチ手段と、前記第２の信号増幅手段と、前記第２のリセット手段と、前記容量素子とを、同一の絶縁体基板上に形成された薄膜トランジスタ素子を用いて構成した請求項１又は請求項２に記載の固体撮像装置。
【請求項４】
前記信号読み取り手段が絶縁体基板上に形成された薄膜トランジスタ素子を用いて構成され、
前記第１の信号増幅手段と、前記第１のリセット手段と、前記スイッチ手段と、前記第２の信号増幅手段と、前記第２のリセット手段と、前記容量素子とが半導体基板上に形成されたトランジスタ素子を用いて構成されると共に、
前記半導体基板が前記絶縁体基板上に接着されて成る請求項１又は請求項２に記載の固体撮像装置。
【請求項５】
請求項１〜４のいずれか１項に記載の固体撮像装置の駆動方法であって、
前記第１の信号増幅手段を介して前記容量素子に信号を入力する際には、第１のリセット手段はリセット動作を行なわない一方、第２のリセット手段はリセット動作を行い、
前記容量素子から第２の信号増幅手段に信号を入力する際には、第１のリセット手段はリセット動作を行う一方、第２のリセット手段はリセット動作を行わないように駆動することを特徴とする固体撮像装置の駆動方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は固体撮像装置およびその駆動方法に係り、特に出力信号の信号対雑音比（以下、Ｓ／Ｎと称する）の改善を図った固体撮像装置およびその駆動方法に関する。
【０００２】
【従来の技術】
図９は、従来の固体撮像装置の構成例を示す要部回路図である。図９において参照符号９１はホトダイオードを示し、受光面内にはこのホトダイオード９１と、これから信号電荷を読みだすためのトランジスタスイッチ９２がマトリクス状に配置されている。トランジスタスイッチ９２の一端は出力線９３に接続されており、さらに出力線９３の一端はそれぞれ増幅器９７ａ、９７ｂ、９７ｃに接続されている。例えば増幅器９７ａの入出力間には、リセットスイッチ９８ａおよび容量９９ａが設けられており、これらは積分器を構成する。増幅器９７ｂ、９７ｃについても同様である。増幅器９７ａ、９７ｂ、９７ｃの出力は、マルチプレクサ１００を介して出力端子１０１に接続されている。一方、トランジスタスイッチ９２のゲート端子はゲート線９４を介してゲートドライバ９５に接続されている。なお、各トランジスタスイッチ９２の他端は、それぞれホトダイオード９１を介して全て共通電極端子９６に接続される。
【０００３】
このように構成される第１の従来例の動作は、以下の通りである。光電変換により発生しホトダイオード９１内に蓄えられた信号電荷は、ゲートドライバ９５によって選択された行のトランジスタスイッチ９２のゲートがオンすると、出力線９３を介して前述の積分器に読みだされる。これらの積分器の出力は、さらにマルチプレクサ１００を介して順次選択され、出力端子１０１から外部に読みだされる。以下、このようにしてゲートドライバ９５により順次全てのゲート線９４が選択されることによって、１フレームの画像信号が読みだされる。
【０００４】
このような従来技術に関しては、例えば「エム．ジェイ．パウエル他、マテリアル  リサーチ  ソサイアテイ  シンポジウム  プロシーディングズ、第２５８巻、第１１２７−１１３７頁、１９９２年（M.J.Powell, et al., Material Research Society Symposium Proceedings, vol.258, pp.1127-1137, (1992)）」に記載されている。
【０００５】
また、図１０は従来の固体撮像装置の別の構成例を示す要部回路図である。図１０において、参照符号１１１はホトダイオードがトランジスタと一体化した受光素子を示し、受光面内にはこの受光素子１１１がマトリクス状に配置されている。受光素子１１１の一端は出力線１１３に接続されており、さらに出力線１１３の一端はそれぞれバイアストランジスタ１１７ａ、１１７ｂ、１１７ｃに接続されている。これらバイアストランジスタ１１７ａ、１１７ｂ、１１７ｃのゲートには、バイアス線１１８が接続されている。そして、例えばバイアストランジスタ１１７ａと出力線１１３の接続部からは、列出力線１１９ａが伸びており、その先は結合容量１２０ａ、記憶容量入力スイッチ１２２ａ、記憶容量出力スイッチ１２４ａを介して出力端子１２６に接続されている。また、結合容量１２０ａと記憶容量入力スイッチ１２２ａとの間にはクランプスイッチ１２１ａが接続され、記憶容量入力スイッチ１２２ａと記憶容量出力スイッチ１２４ａとの間には記憶容量１２３ａが接続されている。バイアストランジスタ１１７ｂ、１１７ｃについても同様である。一方、受光素子１１１のゲート端子はゲート線１１４を介してゲートドライバ１１５に接続されている。なお、各受光素子１１１の他端は、全て共通ドレイン電極端子１１６に接続される。
【０００６】
このように構成される第２の従来例の動作は、次の通りである。ゲートドライバ１１５によって選択された行の受光素子１１１が活性化されると、列出力線１１９ａ、１１９ｂ、１１９ｃには光電変換により発生し各受光素子１１１内に蓄えられた信号電荷量に応じた出力電圧がそれぞれ発生するが、この電圧はクランプスイッチ１２１ａ、１２１ｂ、１２１ｃ、記憶容量入力スイッチ１２２ａ、１２２ｂ、１２２ｃがそれぞれオンすることによって、それぞれの結合容量１２０ａ、１２０ｂ、１２０ｃにクランプされる。次いで、ゲートドライバ１１５によってこの行の各受光素子１１１内の信号電荷がリセットされるが、次にクランプスイッチ１２１ａ、１２１ｂ、１２１ｃをオフしておくことによって、この時記憶容量１２３ａ、１２３ｂ、１２３ｃには、それぞれ受光素子１１１がリセットされる前と後に対応した出力電圧の差が記憶される。このようにして記憶容量１２３ａ、１２３ｂ、１２３ｃに蓄えられた出力は、この後に記憶容量出力スイッチ１２４ａ、１２４ｂ、１２４ｃが順次選択されるのに応じて、出力端子１２６から外部に読みだされる。以下、このようにしてゲートドライバ１１５により順次全てのゲート線１１４が選択されることによって、１フレームの画像信号が読みだされる。なお、バイアストランジスタ１１７ａ、１１７ｂ、１１７ｃは、バイアス線１１８の電圧に応じて受光素子１１１のソース・ドレイン電流を調整するためのものである。
このような従来技術に関しては、例えば特開昭６４−２３５４号公報に開示されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、前述した第１の従来例においては、積分器を構成する増幅器がマルチプレクサを介して出力端子に接続されていたため、マルチプレクサの動作に同期して出力信号が出力端子に生じる際に、出力線に雑音電荷が飛び込みＳ／Ｎが劣化するという問題点がある。特に、出力線は高インピーダンスであるので性能の良いアンテナとして働き、このためマルチプレクサの動作等に起因するこのような飛込み雑音の低減は大きな問題であった。さらに第１の従来例においては、各増幅器のオフセット電圧の個々のばらつきが出力信号に重なって出力されてしまうため、固定パタン雑音を生じるという問題点もあった。特に、積分器の増幅器入力段として、ごく一般的な単結晶ＳｉのＭＯＳ型トランジスタを用いた場合のオフセット電圧のばらつきは１０から２０ｍＶにも達するため、後の画像処理で信号からオフセット成分を完全に除去することは困難であった。
【０００８】
他方、前述した第２の従来例においては、記憶容量出力スイッチを介して記憶容量から順次出力信号が出力端子に読みだされる際には、受光素子とバイアストランジスタから成る信号電荷の増幅器は出力端子とは回路的に遮断されている。このために上記のような第１の従来例における問題点は生じないが、新たに別の２つの問題点が存在する。１つは、容量に信号電荷を蓄えているために各スイッチのフィードスルー（クロックフィードスルーとも呼ばれ、オフセット誤差となる）電荷が無視できず、これらのスイッチ毎のばらつきにより固定パタン雑音を生じるという問題点である。記憶容量にはクランプスイッチおよび記憶容量入力スイッチのオフ動作の際に生じるフィードスルー電荷が蓄積されてしまい、さらに記憶容量出力スイッチ動作時には記憶容量出力スイッチのフィードスルー電荷も雑音として加算される。これらのフィードスルー電荷量は明らかにスイッチ個体によってばらつくため、固定パタン雑音を生じる。特に、記憶容量出力スイッチは画素数を増やすほど動作速度が速くなるので、オン抵抗低減のために出力スイッチの物理寸法を大きくする必要があり、固定パタン雑音もより大きくなってしまう。２つ目は、容量に信号電荷を蓄える際に、記憶容量入力スイッチをオフするため、信号電荷の増幅器におけるランダム雑音の高周波成分も低周波側に折り返り、Ｓ／Ｎがより劣化するという問題点である。
【０００９】
そこで、本発明の目的は、出力線に雑音電荷が飛込むことによるＳ／Ｎの劣化の抑圧を可能にした固体撮像装置およびその駆動方法を提供することにある。
また、本発明の他の目的は、各増幅器のオフセットや各スイッチのフィードスルーに起因する固定パタン雑音の抑圧を可能にした固体撮像装置およびその駆動方法を提供することにある。
更に、本発明の他の目的は、ランダム雑音の高周波成分の低周波側への折返りに起因するＳ／Ｎの劣化の抑圧を可能にした固体撮像装置およびその駆動方法を提供することにある。
【００１０】
【課題を解決するための手段】
本発明に係る固体撮像装置は、マトリクス状に配置された複数の光電変換手段と、各光電変換手段毎に設けられた第１のスイッチ手段と、これら第１のスイッチ手段に接続された第１の導電線とから成る個々の光電変換手段から信号を出力するための複数の信号読み取り手段と、該信号読み取り手段から出力された信号を入力として出力信号を生成し出力するために各信号読み取り手段毎に設けられた複数の信号増幅手段と、該信号増幅手段の出力信号を転送するために各信号増幅手段毎に設けられた第２のスイッチ手段と、該第２のスイッチ手段から転送された出力信号を出力するために第２のスイッチ手段の端部に接続された第２の導電線と、を有する固体撮像装置において、前記信号読み取り手段と前記信号増幅手段との間に第３のスイッチ手段をそれぞれ設けると共に、各第３のスイッチ手段が同一タイミングで動作するように構成したことを特徴とするものである。
【００１１】
この場合、前記信号読み取り手段と、前記信号増幅手段と、前記第２のスイッチ手段と、前記第３のスイッチ手段とを、同一の絶縁体基板上に形成された薄膜トランジスタ素子を用いて構成すれば好適である。
【００１２】
或いは、前記信号読み取り手段を絶縁体基板上に形成された薄膜トランジスタ素子を用いて構成し、前記信号増幅手段と、前記第２のスイッチ手段と、前記第３のスイッチ手段とを少なくとも１つの半導体基板上に形成されたトランジスタ素子を用いて構成し、さらに前記半導体基板を前記絶縁体基板上に接着することにより構成してもよい。
【００１３】
前記いずれかの固体撮像装置を駆動する場合、前記信号増幅手段の出力信号が第２のスイッチ手段を介して第２の導電線に出力される期間には、各第３のスイッチ手段をあらかじめオフ状態に切り替えておき、信号読み取り手段と信号増幅手段との間の信号伝達経路を遮断するように駆動すれば好適である。これにより、出力線に雑音電荷が飛び込むことによるＳ／Ｎの劣化の抑圧を達成できる。
【００１４】
また、本発明に係る固体撮像装置は、マトリクス状に配置された複数の光電変換手段と、個々の光電変換手段から信号を出力するための複数の信号読み取り手段と、該信号読み取り手段から出力された信号を入力として第１の出力信号を生成し出力するために、各信号読み取り手段毎に設けられた複数の第１の信号増幅手段と、該第１の信号増幅手段の入力端を入力信号電荷がない状態にリセットするために各第１の信号増幅手段毎に設けられた複数の第１のリセット手段と、該第１の信号増幅手段の第１の出力信号を転送するために各第１の信号増幅手段毎に設けられたスイッチ手段と、該スイッチ手段から出力された第１の出力信号を転送するために複数のスイッチ手段の端部に接続された導電線と、該導電線によって転送された第１の出力信号を入力として第２の出力信号を生成し出力するための第２の信号増幅手段と、を有する固体撮像装置において、第２の信号増幅手段の入力端を第１の出力信号がない状態にリセットするための第２のリセット手段を第２の信号増幅手段に設けると共に、各第１の信号増幅手段とスイッチ手段との間を他の電荷リセット手段を介さずに容量素子で直接接続した構成とすることもできる。これにより、各増幅器のオフセット電圧の個々のばらつきに起因する固定パタン雑音の抑圧を達成できる。
【００１５】
この場合、前記信号読み取り手段と前記第１の信号増幅手段との間に第２のスイッチ手段をそれぞれ設けると共に、各第２のスイッチ手段が同一タイミングで動作するように構成すれば好適である。これにより、出力線に雑音電荷が飛び込むことによるＳ／Ｎの劣化の抑圧を達成できる。
【００１６】
また、この固体撮像装置は、前記信号読み取り手段と、前記第１の信号増幅手段と、前記第１のリセット手段と、前記スイッチ手段と、前記第２の信号増幅手段と、前記第２のリセット手段と、前記容量素子とを、同一の絶縁体基板上に形成された薄膜トランジスタ素子を用いて構成することができる。
【００１７】
或いは、前記信号読み取り手段を絶縁体基板上に形成された薄膜トランジスタ素子を用いて構成し、前記第１の信号増幅手段と、前記第１のリセット手段と、前記スイッチ手段と、前記第２の信号増幅手段と、前記第２のリセット手段と、前記容量素子とを半導体基板上に形成されたトランジスタ素子を用いて構成すると共に、前記半導体基板を前記絶縁体基板上に接着することにより構成してもよい。
【００１８】
更に、この固体撮像装置を駆動する場合、前記第１の信号増幅手段を介して前記容量素子に信号を入力する際には、第１のリセット手段はリセット動作を行なわない一方、第２のリセット手段はリセット動作を行い、前記容量素子から第２の信号増幅手段に信号を入力する際には、第１のリセット手段はリセット動作を行う一方、第２のリセット手段はリセット動作を行わないように駆動すれば好適である。このように駆動することにより、各スイッチのフィードスルー電荷のばらつきに起因する固定パタン雑音の抑圧を達成できる。
【００１９】
また、本発明に係る固体撮像装置は、マトリクス状に配置された複数の光電変換手段と、個々の光電変換手段から信号を読み出すための複数の第１の信号読み出し手段と、該第１の信号読み出し手段から出力された信号を一時的に蓄積するために設けられた複数の容量素子と、該容量素子へ入力される信号の大きさを制御するために各容量素子毎に設けられたスイッチ手段と、容量素子に一時的に蓄えられた信号を読み出すための第２の信号読み出し手段と、を有する固体撮像装置において、複数の前記スイッチ手段のオン時の抵抗値をアナログ的に制御するためのスイッチ抵抗値アナログ制御手段を設けることもできる。このように構成することにより、増幅器におけるランダム雑音の高周波成分の低周波側への折り返りに起因するＳ／Ｎの劣化の抑圧を達成することができる。
【００２０】
更に、前記固体撮像装置において、前記スイッチ手段はＭＯＳトランジスタとし、前記スイッチ抵抗値アナログ制御手段は少なくともスイッチパルス発生回路とＲＯＭと低域通過フィルタとから成り、所定のタイミングでトリガされる度にＲＯＭに予め記憶されたアナログ波形に基づいて発生するスイッチパルス発生回路の出力パルスを低域通過フィルタを介して前記スイッチ手段のゲート電極に印加するように構成すれば好適である。
【００２１】
或いは、この場合、前記スイッチ抵抗値アナログ制御手段を、所定のタイミングでトリガされる度に三角パルスを前記スイッチ手段のゲート電極に印加する三角パルス発生装置で構成してもよい。
【００２２】
【作用】
マトリクス状に配置された複数の光電変換手段と、各光電変換手段毎に設けられた第１のスイッチ手段と、これら第１のスイッチ手段に接続された第１の導電線とから成る個々の光電変換手段から信号を出力するための複数の信号読み取り手段と、該信号読み取り手段から出力された信号を入力として出力信号を生成し出力するために各信号読み取り手段毎に設けられた複数の信号増幅手段と、該信号増幅手段の出力信号を転送するために各信号増幅手段毎に設けられた第２のスイッチ手段と、該第２のスイッチ手段から転送された出力信号を出力するために第２のスイッチ手段の端部に接続された第２の導電線と、を有する固体撮像装置において、前記信号読み取り手段と前記信号増幅手段との間に第３のスイッチ手段をそれぞれ設けると共に、各第３のスイッチ手段が同一タイミングで動作するように構成したことにより、信号増幅手段の出力信号が第２のスイッチ手段を介して第２の導電線に出力される期間には、全てが同一タイミングで動作する第３のスイッチ手段をあらかじめオフ状態に切り替えておき、信号読み取り手段と信号増幅手段との間の信号伝達経路を遮断することによって、既に光電変換手段とはスイッチによって切断されているにも拘らず出力線のような信号読み取り手段の一部に雑音が容量結合等によって飛び込むことによる影響が信号増幅手段を介して出力信号に生じることを回避することができるため、出力線に雑音電荷が飛び込むことによるＳ／Ｎの劣化を抑圧することができる。
【００２３】
また、マトリクス状に配置された複数の光電変換手段と、個々の光電変換手段から信号を出力するための複数の信号読み取り手段と、該信号読み取り手段から出力された信号を入力として第１の出力信号を生成し出力するために、各信号読み取り手段毎に設けられた複数の第１の信号増幅手段と、該第１の信号増幅手段の入力端を入力信号電荷がない状態にリセットするために各第１の信号増幅手段毎に設けられた複数の第１のリセット手段と、該第１の信号増幅手段の第１の出力信号を転送するために各第１の信号増幅手段毎に設けられたスイッチ手段と、該スイッチ手段から出力された第１の出力信号を転送するために複数のスイッチ手段の端部に接続された導電線と、該導電線によって転送された第１の出力信号を入力として第２の出力信号を生成し出力する第２の信号増幅手段と、を有する固体撮像装置において、第２の信号増幅手段の入力端を第１の出力信号がない状態にリセットするために第２の信号増幅手段に第２のリセット手段を設けると共に、各第１の信号増幅手段とスイッチ手段との間を他の電荷リセット手段を介さずに容量素子で直接接続した構成としたことにより、まず第２の信号増幅手段をリセットしている状態でスイッチ手段をオン状態に設定して増幅器である第１の信号増幅手段のオフセット出力レベルを容量素子にあらかじめ記憶させ、この後に第１の信号増幅手段から第１の出力信号を出力することによって、第２の信号増幅手段に入力される出力信号に上記のオフセット出力レベルが入らないようにすることができるため、各増幅器のオフセット電圧の個々のばらつきに起因する固定パタン雑音を抑圧することができる。
【００２４】
さらに、この場合、複数の第１の信号増幅手段と第２の信号増幅手段とをスイッチ手段と容量素子で直接接続したことにより、このスイッチ手段のオフ時に発生するフィードスルー電荷量を、第１の信号増幅手段のオフセット出力レベルを容量素子にあらかじめ記憶させる際にも、第１の信号増幅手段から第１の出力信号を容量素子を介して第２の信号増幅手段に出力する際にも同一値にさせ、これによってフィードスルーの影響を第２の信号増幅手段に入力させないようにすることができるため、各スイッチのフィードスルー電荷のばらつきに起因する固定パタン雑音の抑圧も達成することができる。
【００２５】
また、マトリクス状に配置された複数の光電変換手段と、個々の光電変換手段から信号を読み出すための複数の第１の信号読み出し手段と、該第１の信号読み出し手段から出力された信号を一時的に蓄積するために設けられた複数の容量素子と、該容量素子へ入力される信号の大きさを制御するために各容量素子毎に設けられたスイッチ手段と、容量素子に一時的に蓄えられた映像信号を読み出すための第２の信号読み出し手段と、を有する固体撮像装置において、複数の前記スイッチ手段のオン時の抵抗値をアナログ的に制御するためのスイッチ抵抗値アナログ制御手段を設けた構成としたことにより、各容量素子毎に設けられたスイッチ手段のオン時の抵抗値をアナログ的に制御して各容量素子へ入力される信号の大きさをアナログ的に制御することによって、容量素子へ入力される信号の周波数特性を適当な高域遮断フィルタ特性に設定し、第１の信号読み出し手段におけるランダム雑音の高周波成分を除去することが、すなわち増幅器におけるランダム雑音の高周波成分の低周波側への折り返りに起因するＳ／Ｎの劣化の抑圧を達成することができる。
【００２６】
この場合、前記スイッチ抵抗値アナログ制御手段は少なくともスイッチパルス発生回路とＲＯＭと低域通過フィルタとから成り、所定のタイミングでトリガされる度にＲＯＭに予め記憶されたアナログ波形に基づいて発生するスイッチパルス発生回路の出力パルスを低域通過フィルタを介して前記スイッチ手段のゲート電極に印加するように構成することにより、容量素子へ入力される信号の周波数特性を適当な高域遮断フィルタ特性を持たせることができる。
【００２７】
また、前記スイッチ抵抗値アナログ制御手段を所定のタイミングでトリガされる度に三角パルスを１個前記スイッチ手段のゲート電極に印加する三角パルス発生装置とした場合は、装置の簡素化と特性の向上とを両立させることができる。
【００２８】
【実施例】
次に、本発明に係る固体撮像装置およびその駆動方法の実施例につき、添付図面を参照しながら以下詳細に説明する。
【００２９】
＜実施例１＞
図１乃至図３を用いて、本発明に係る固体撮像装置およびその駆動方法について述べる。
図１は、本発明に係る固体撮像装置の一実施例を示す画像センサの要部の回路構成図である。図１において、参照符号１は光電変換手段であるホトダイオードを示し、このホトダイオード１がガラスで形成された絶縁物基板２００上の受光面上にマトリクス状に複数個配置されている。それぞれ一端が接地された各ホトダイオード１の他端は、第１のスイッチ手段であるＭＯＳトランジスタスイッチ２のソースに接続されている。ＭＯＳトランジスタスイッチ２のドレインは各列毎にそれぞれ第１の導電線である出力線３に接続されており、出力線３の一端は第３のスイッチ手段である出力線遮断スイッチ６を介して、電圧アンプ７、アンプリセットスイッチ８、アンプ帰還容量９よりなる信号増幅手段である積分器に入力される。ここで、ＭＯＳトランジスタスイッチ２と出力線３は、信号読み取り手段を構成している。尚、図１において参照符号に付けられた添字のアルファベットａ〜ｃは、各出力線３の列に接続されるスイッチ等の動作を区別して説明する場合のために便宜的に付けたものであり、特にことわらない限り添字を省略して説明する。以下の他の実施例の図においても添字のアルファベットａ〜ｃは同様である。
【００３０】
さらに、積分器の出力は、第１信号記憶容量１０と第１水平スイッチ１２の直列接続回路、および第２信号記憶容量１１と第２水平スイッチ１３の直列接続回路を経て第２の導電線である水平出力線１４に接続されている。また水平出力線１４は、水平電圧アンプ１５、水平アンプリセットスイッチ１６、水平帰還容量１７よりなる水平積分器に入力され、水平積分器の出力は出力端子１８に接続される。ここで、第１水平スイッチ１２と第２水平スイッチ１３は、第２のスイッチ手段を構成している。一方、各行のＭＯＳトランジスタスイッチ２のゲートは、ゲート線４を介してゲートドライバ５に接続されている。また、出力線遮断スイッチ６のゲートは、出力線遮断スイッチゲート線１９を介して出力線遮断スイッチゲートドライバ２０に接続されている。
【００３１】
次に、このように構成される本実施例の画像センサの動作について図２及び図３を用いて説明する。
図２は、本実施例の画像センサの動作パルスタイミングを示す図であり、ゲート線４、出力線遮断スイッチゲート線１９、アンプリセットスイッチ８、第１水平スイッチ１２、第２水平スイッチ１３、水平アンプリセットスイッチ１６、および出力端子１８における出力信号サンプル／ホールド（Ｓ／Ｈ）タイミングが示されている。ここで、図中のパルスは上方がオン、下方がオフを意味している。尚、図２（ａ）の動作はホトダイオード１のマトリクス上の注目する１行に関して、この１行の画素信号を信号記憶容量１０、１１に読みだす操作、すなわち前半動作を示し、同図（ｂ）の動作は信号記憶容量１０、１１に蓄えられた画素信号を出力信号として出力端子１８に出力する操作、すなわち後半動作を示している。本実施例は、これら前後半の一連の動作を通じて画素１行分の信号出力動作を行なう。
【００３２】
まず、図２（ａ）に示すように、前半動作の初期において、出力線遮断スイッチゲート線１９、各アンプリセットスイッチ８、および水平アンプリセットスイッチ１６はオン状態すなわち閉状態にある。次いで、各アンプリセットスイッチ８はオフすなわち開になり、各第１水平スイッチ１２が同時に全部オン／オフすると、各信号記憶容量１０には、それぞれ「電圧アンプ７のオフセット電圧と、アンプリセットスイッチ８のオフによって出力線３に生じたいわゆるｋＴＣ雑音電圧との和」が記憶される。次いで、注目するゲート線４がオン／オフしてホトダイオード１内の信号電荷が各出力線３に読みだされた後、各第２水平スイッチ１３が同時に全部オン／オフすると、各信号記憶容量１１には、それぞれ「電圧アンプ７のオフセット電圧と、アンプリセットスイッチ８のオフによって出力線３に生じたｋＴＣ雑音電圧と、さらに読みだされた信号電荷によって生じた信号電圧の和」が記憶される。なお、このとき出力端子１８の出力Ｓ／Ｈは、水平アンプリセットスイッチ１６がオンのままであるから、オフ状態である。
【００３３】
次いで、図２（ｂ）に示すように、後半動作においては、各アンプリセットスイッチ８がオン、出力線遮断スイッチゲート線１９がオフすなわち出力線遮断スイッチ６ａ、６ｂ、６ｃがオフした後に、水平アンプリセットスイッチ１６、第１水平スイッチ１２ａ、水平アンプリセットスイッチ１６、第２水平スイッチ１３ａの順に、順次オン／オフがスイッチ１２ｂ、１３ｂ、１２ｃ、１３ｃまで繰り返される。ここで、出力端子１８において、第１水平スイッチ１２ａがオン／オフ動作した際には、「アンプリセットスイッチ８ａのオフによって出力線３に生じたｋＴＣ雑音電圧」に対応した出力が、第２水平スイッチ１３ａがオン／オフ動作した際には、「アンプリセットスイッチ８ａのオフによって出力線３に生じたｋＴＣ雑音電圧と、さらに読みだされた信号電荷によって生じた信号電圧の和」に対応した出力が出力されるので、そのタイミングに合わせた出力信号のサンプル／ホールドを行なう。第１水平スイッチ１２ｂ、１２ｃがオン／オフ動作した際、および第２水平スイッチ１３ｂ、１３ｃがオン／オフ動作した際も同様である。尚、出力端子１８において、電圧アンプ７のオフセット電圧成分が観測されることはない。何故ならば、このオフセット電圧成分は、前半動作および後半動作を通して常に一定電圧値が信号記憶容量１０や１１の一端に印加されている直流成分であるため、信号記憶容量１０、１１を通過して他端に達することはないからである。
【００３４】
また、出力端子１８からは、各第１信号記憶容量１０から読みだされた信号出力と各第２信号記憶容量１１から読みだされた信号出力とが交互に出力されるが、これらの差信号をとれば、「ｋＴＣ雑音電圧のない信号電圧」が得られることは明らかである。
【００３５】
ここで、第１水平スイッチ及び第２水平スイッチ１３のフィードスルー電荷のばらつきが出力端子１８に出力されない理由に関して、第１水平スイッチ１２を例にとり、以下説明する。
【００３６】
前半動作内において、第１水平スイッチ１２がオン／オフした際のオフ時に、フィードスルー電荷が第１信号記憶容量１０に蓄積される。このフィードスルー電荷は、後半動作時において第１水平スイッチ１２がオン／オフする際のオン時に一時的に水平電圧アンプ１５に入力されるが、この一時的に入力された同じフィードスルー電荷は、オン／オフする際のオフ時に再び第１信号記憶容量１０に戻って蓄積されるので、第１水平スッチのオン／オフ一周期の動作を通じて見れば、第１信号記憶容量１０に蓄積されるフィードスルー電荷量は一定となるため、フィードスルー電荷の影響は水平電圧アンプ１５からは見えない。
【００３７】
これに対して、図１０に示した従来構成では、記憶容量１２３に対して信号を蓄積及び読み出しをするスイッチが異なり、信号を蓄積する場合の記憶容量入力スイッチ１２２のオフ時のフィードスルー電荷量と、読み出しの際の記憶容量出力スイッチ１２４のオフ時のフィードスルー電荷量とが同一とならないために、出力にフィードスルー電荷の影響が現れる。
【００３８】
従って、本実施例で出力にフィードスルー電荷の影響が現れないのは、信号電荷の第１信号記憶容量１０に対する蓄積及び読み出しを、同一の第１水平スイッチ１２のオン／オフによる構成として、フィードスルー電荷量を一定にすることができたからである。第２信号記憶容量１１に対する第２水平スイッチ１３によるフィードスルー電荷についても、同様のことが言える。
【００３９】
以上の動作により、本実施例においては後半動作において水平電圧アンプ１５に信号が入力される際には、出力線遮断スイッチゲートドライバ２０により出力線遮断スイッチゲート線１９がオフレベル、すなわち出力線遮断スイッチ６がオフされているために、出力線３への飛込みに起因する雑音が水平電圧アンプ１５には入力されないこと、電圧アンプ７のオフセット電圧のばらつきが第１及び第２の信号記憶容量１０、１１からは出力されないこと、第１水平スイッチ１２および第２水平スイッチ１３のフィードスルー電荷は常に一定量であり水平電圧アンプ１５には入力されないこと等により、従来技術で問題となっていた出力線に雑音電荷が飛び込むことによって生じるＳ／Ｎの劣化や、各増幅器のオフセット電圧のばらつきや各スイッチのフィードスルー電荷によって生じる固定パタン雑音の抑圧が達せられる。
【００４０】
また、本実施例では、増幅器のランダム雑音の高周波成分の低周波側への折り返りに起因するＳ／Ｎ劣化の抑圧に関しても同時に達成されているが、これに関しては図３を用いて更に詳細に説明する。
【００４１】
図３（ａ）はスイッチ抵抗値アナログ制御手段の構成例であり、図２（ａ）に示した第１水平スイッチ１２、第２水平スイッチ１３の前半動作期間内パルス波形発生部の構成図である。前半動作水平パルス波形発生部は、前半動作期間内水平スイッチパルス発生回路２５、ＲＯＭ２６、低域通過フィルタ（ＬＰＦ）２９、およびゲート切り替え回路３０から構成され、前半動作期間内水平スイッチパルス発生回路２５はＲＯＭ２６と接続されている。前半動作期間内水平スイッチパルス発生回路２５の２つの入力には、トリガ入力端子２７、クロック入力端子２８が接続され、出力はＬＰＦ２９を介してゲート切り替え回路３０に入力される。さらにゲート切り替え回路３０の出力は、第１水平スイッチ１２および第２水平スイッチ１３に接続されている。以下に、この動作を説明する。
【００４２】
前半動作期間内水平スイッチパルス発生回路２５は、トリガ入力端子２７からトリガを受けると、クロック入力端子２８から入力されるクロックに従って、あらかじめＲＯＭ２６に書き込まれていた図３（ａ）中に示すアナログ波形（Ａ）を出力する。このアナログ波形は低域通過フィルタ２９を介して整形された後、ゲート切り替え回路３０に入力され、ゲート切り替え回路３０にて選択されて第１水平スイッチ１２或いは第２水平スイッチ１３のいずれかのゲートに同図中に示すアナログ波形（Ｂ）として印加される。
【００４３】
第１水平スイッチ１２及び第２水平スイッチ１３が適当なアナログ波形（Ｂ）で駆動された際には、信号記憶容量１０、１１は高域遮断特性を有するが、この様子を図３（ｂ）に示す。図中の左の３つの波形は水平スイッチによる時間軸上の信号のサンプル特性を示し、右の３つの波形はそれぞれ左の波形に対応した信号記憶容量の周波数特性を示す。波形（１）は通常の矩形波によるサンプリングであるが、一般に良く知られている（ｓｉｎ ｘ）／ｘの周波数特性を有し、これは良好な高域遮断特性とは言い難い。これに対し波形（２）は、波形（１）同士の時間軸上の畳み込み関数（Convolution）であり、周波数軸上では波形（１）に対して２倍の高域遮断特性を有する。さらに波形（３）は、波形（１）同士の時間軸上のｎ個の畳み込み関数であり、周波数軸上では波形（１）に対してｎ倍の高域遮断特性を有する。本実施例における図３（ａ）中に示したアナログ波形（Ｂ）は、この波形（３）に相当するものである。この結果、前半動作期間内における第１水平スイッチ１２および第２水平スイッチ１３を介した信号記憶容量１０、１１への入力特性は、良好な高域遮断特性を有するため、電圧アンプ７のいわゆる入力等価雑音抵抗や出力線３の抵抗等の抵抗値に起因するランダム雑音の高周波成分は実質的に信号記憶容量１０、１１へ入力されることはなく、懸念されたランダム雑音高周波成分の低周波側への折り返りに起因するＳ／Ｎ劣化も同時に抑圧されている。
【００４４】
なお、以上の説明においては、説明を簡単にするために第１水平スイッチ１２および第２水平スイッチ１３のしきい値電圧やゲート駆動波形の直流成分等を無視し、アナログ駆動波形とこれらのスイッチのオン抵抗が比例するものとして述べたが、実際にはスイッチのゲート電圧とオン抵抗の関係を勘案して、スイッチのオン抵抗が上記アナログ波形（３）になるように、ゲート駆動波形を設定する必要があることは言うまでもない。
【００４５】
また、上記の説明においては、出力線遮断スイッチ６の役割として、出力線３における飛込み雑音による出力信号のＳ／Ｎ劣化抑圧に関して述べたが、次に出力線遮断スイッチ６のもう１つの役割について述べる。
【００４６】
後半動作期間内にアンプリセットスイッチ８がオンしている際には、信号記憶容量１０、１１と共に電圧アンプ７の入力部容量も、電圧アンプ７の負荷として働く。一方、第１および第２水平スイッチ１２、１３の走査クロックは、一般に画素数が増えるほど速くなるが、電圧アンプ７の周波数帯域はこれを上回る必要がある。そこで、消費電力の増加なく電圧アンプ７の周波数帯域を十分に大きく設定するためには、電圧アンプ７の負荷を低減することが望ましい。従って、出力線遮断スイッチ６は出力線３と電圧アンプ７の入力部間を遮断することが、電圧アンプ７の負荷を大きく低減することにも役立っている。
【００４７】
以上、本実施例では、簡単のため画素数を３×３画素に設定した場合について説明したが、特定の画素数に束縛されないことは明らかである。また、ホトダイオード１をｐ型が接地されているものとしたことに関しても、ｎ型の接地タイプ、或いは従来例の図９に示したように一端に例えば共通定電圧が印加されるタイプとしても良い。さらに、水平電圧アンプ１５は図１では１個だけとしたが、図１のブロック構成をさらに並列に多数、或いはマトリクス状に配列しても良いことは勿論である。また更に、本実施例では受光面をガラス基板２００上に設けたが、これをサファイアや酸化アルミニウム等の他の透明あるいは不透明な絶縁基板上に設けた際にも、適用可能であることは言うまでもない。尚、絶縁基板上にＭＯＳトランジスタを設けるには、水素化アモルファスシリコンやポリシリコンを用いた周知の薄膜トランジスタ（ＴＦＴ）技術を用いれば良い。以上の各補足内容は、以下に述べるその他の実施例に関しても同様である。
【００４８】
＜実施例２＞
図４は、本発明に係る固体撮像装置の別の実施例を示す要部回路構成図である。図４においてホトダイオード１が、ガラスで形成された絶縁物基板２００上の受光面上に実施例１と同様にマトリクス状に複数個配置されている。それぞれ一端が接地された各ホトダイオード１の他端は、ＭＯＳトランジスタスイッチ２のソースに接続され、ドレインは各列毎にそれぞれ出力線３に接続されている。出力線３の一端は、出力線遮断スイッチ４１を介して、電圧アンプ４２とアンプ帰還容量４３よりなる第１の信号増幅手段である積分器と、アンプリセットスイッチ４４とに接続される。更に、積分器の出力は、信号記憶容量４５と水平スイッチ４６の直列接続を経て導電線である水平出力線４７に接続されている。また、水平出力線４７は、水平電圧アンプ４８と水平アンプ帰還容量４９よりなる第２の信号増幅手段である水平積分器と、第２のリセット手段である水平アンプリセットスイッチ５０とに接続され、水平積分器の出力は出力端子５１に接続される。各行のＭＯＳトランジスタスイッチ２のゲートは、ゲート線４を介してゲートドライバ５にそれぞれ接続されている。また、出力線遮断スイッチ４１のゲートは、出力線遮断スイッチゲート線５２を介して出力線遮断スイッチゲートドライバ５３に接続されている。また、アンプリセットスイッチ４４の他端は、リセット電圧線５４に接続されている。
【００４９】
次に、このように構成される本実施例の固体撮像装置の動作について図５を用いて説明する。
図５は、本実施例の固体撮像装置の動作パルスタイミングを示す図であり、ゲート線４、出力線遮断スイッチゲート線５２、アンプリセッットスイッチ４４、水平スイッチ４６、水平アンプリセットスイッチ５０、および出力端子５１における出力信号サンプル／ホールド（Ｓ／Ｈ）タイミングが示されている。ここで、図中のパルスは上方がオン、下方がオフを意味している。尚、図５（ａ）の動作はホトダイオード１のマトリクス上の注目する１行に関して、この１行の画素信号を信号記憶容量４５に読みだす操作、すなわち前半動作を示し、同図（ｂ）の動作は信号記憶容量４５に蓄えられた画素信号を出力信号として出力端子５１に出力する操作、すなわち後半動作を示している。本実施例は、これら前後半の一連の動作を通じて画素１行分の信号出力動作を行なう。
【００５０】
まず、図５（ａ）に示すように、前半動作の初期において、出力線遮断スイッチゲート線５２、各アンプリセットスイッチ４４、および水平アンプリセットスイッチ５０はオン状態にある。次いで、各アンプリセトスイッチ４４はオフになり、注目するゲート線４がオン／オフしてホトダイオード１内の信号電荷が各出力線３に読みだされた後、各水平スイッチ４６が同時に全部オン／オフすると、各信号記憶容量４５には、それぞれ「電圧アンプ４２のオフセット電圧と、アンプリセットスイッチ４４のオフによって出力線３に生じたｋＴＣ雑音電圧と、さらに読みだされた信号電荷によって生じた信号電圧の和」が記憶される。なお、この時出力信号Ｓ／Ｈは、水平アンプリセットスイッチ５０がオンのままであるから、オフ状態である。
【００５１】
次いで、図５（ｂ）に示すように、後半動作においては、各アンプリセットスイッチ４４がオン、出力線遮断スイッチゲート線５２がオフすなわち出力線遮断スイッチ４１ａ、４１ｂ、４１ｃがオフした後に、水平アンプリセットスイッチ５０、水平スイッチ４６ａの順に、順次オン／オフが水平スイッチ４６ｂ、４６ｃまで繰り返される。ここで、出力端子５１においては、水平スイッチ４６が動作した際には、「アンプリセットスイッチ４４のオフによって出力線３に生じたｋＴＣ雑音電圧と、さらに読みだされた信号電荷によって生じた信号電圧の和」に対応した出力が出力されるので、そのタイミングに合わせた出力信号のサンプル／ホールドを行なうことにより、出力端子５１からは出力信号が得られる。尚、ここで出力端子５１において、電圧アンプ４２のオフセット電圧成分が観測されることはない。何故ならば、このオフセット電圧成分は、前半動作および後半動作を通して常に一定電圧値が信号記憶容量４３の一端に印加されている直流成分であるため、信号記憶容量４３を通過して他端に達することはないからである。
【００５２】
また、信号記憶容量４５にホトダイオード１からの信号電荷を蓄積及び読みだす際のスイッチは、同じ水平スイッチ４６により行なっているため、スイッチ４６のオン／オフによるフィードスルー電荷は、実施例１と同様に常に一定量とすることができる。
【００５３】
以上の動作により、本実施例においても後半動作において水平電圧アンプ４８に信号が入力される際には、出力線遮断スイッチゲートドライバ５３により出力線遮断スイッチゲート線５２がオフレベル、すなわち出力線遮断スイッチ４１がオフされているために、出力線３への飛込みに起因する雑音が水平電圧アンプ４８には入力されないこと、電圧アンプ４２のオフセット電圧のばらつきが信号記憶容量４５からは出力されないこと、水平スイッチ４６のフィードスルー電荷は常に一定量であり水平電圧アンプ４８には入力されないこと等により、従来技術で問題となっていた出力線に雑音電荷が飛び込むことによって生じるＳ／Ｎの劣化や、各増幅器のオフセット電圧のばらつきや各スイッチのフィードスルー電荷によって生じる固定パタン雑音の抑圧が達せられる。
【００５４】
また、本実施例では、前記実施例１の場合と比較して構造が簡単で済む利点がある。尚、本実施例は、「アンプリセットスイッチ４４のオフによって出力線３に生じたｋＴＣ雑音電圧」が信号出力から分離できないので、出力線３の容量が十分に小さい場合に適用するのが好適である。
【００５５】
また、増幅器のランダム雑音の高周波成分の低周波側への折り返りに起因するＳ／Ｎ劣化の抑圧に関しては、次のようにしている。すなわち、電圧アンプ４２等のランダム雑音の高周波成分は、スイッチ抵抗値アナログ制御手段として前半動作内の水平スイッチ４６を図５（ａ）中に示したように、三角パルスで駆動することによって抑圧している。このような時間波形でスイッチングされた場合に、信号記憶容量への入力特性が高域遮断周波数特性を示すことは、図３（ｂ）で示した通りである。本実施例のように三角パルスを発生させることは図３（ａ）に示したＲＯＭ２６を用いる回路構成としなくとも周知の三角波発生回路を用いればよく、三角波発生回路は一般的に比較的容易であり、これにより固体撮像装置の簡素化と特性の向上とを両立させることができる。
【００５６】
＜実施例３＞
図６は、本発明に係る固体撮像装置のまた別の実施例を示す要部回路構成図である。図６においてホトダイオード１が、ガラスで形成された絶縁物基板２００上の受光面上に実施例１と同様にマトリクス状に複数個配置されている。それぞれ一端が接地された各ホトダイオード１の他端は、ＭＯＳトランジスタスイッチ２のソースに接続され、ドレインは各列毎にそれぞれ出力線３に接続されている。出力線３の一端は、出力線遮断スイッチ６１を介して、第１電圧アンプ６２と第１アンプリセットスイッチ６３と第１アンプ帰還容量６４とからなる第１の積分器に接続される。更に、第１の積分器の出力は、第１信号記憶容量６５と第１水平スイッチ６６の直列接続を経て、第２電圧アンプ６７と第２アンプリセットスイッチ６８と第２アンプ帰還容量６９とからなる第２の積分器に接続される。さらに、第２の積分器の出力は、第２信号記憶容量７０と第２水平スイッチ７１の直列接続を経て水平出力線７２に接続されている。また、水平出力線７２は、水平電圧アンプ７３と水平アンプリセットスイッチ７４と水平アンプ帰還容量７５とからなる水平積分器に接続され、水平積分器の出力は出力端子７６に接続される。各行のＭＯＳトランジスタスイッチ２のゲートは、ゲート線４を介してゲートドライバ５にそれぞれ接続されている。また、出力線遮断スイッチ６１のゲートは、出力線遮断スイッチゲート線７７を介して出力線遮断スイッチゲートドライバ７８に接続されている。
【００５７】
次に、このように構成される本実施例の固体撮像装置の動作について、図７を用いて説明する。
図７は、本実施例の動作パルスタイミングを示す図であり、ゲート線４、出力線遮断スイッチゲート線７７、第１アンプリセットスイッチ６３、第１水平スイッチ６６、第２アンプリセットスイッチ６８、第２水平スイッチ７１、水平アンプリセットスイッチ７４、および出力端子７６における出力信号サンプル／ホールド（Ｓ／Ｈ）タイミングが示されている。ここで、図中のパルスは上方がオン、下方がオフを意味している。なお、図７（ａ）の動作は、ホトダイオード１のマトリクス上の注目する１行に関して、この１行の画素信号を第２信号記憶容量７０に読みだす操作、すなわち前半動作を示し、同図（ｂ）の動作は第２信号記憶容量７０に蓄えられた画素信号を出力信号として出力端子７６に出力する操作、すなわち後半動作を示している。本実施例は、これら前後半の一連の動作を通じて画素１行分の信号出力動作を行なう。
【００５８】
まず、前半動作の初期において、出力線スイッチゲート線７７、各第１アンプリセットスイッチ６３、各第２アンプリセットスイッチ６８、および水平アンプリセットスイッチ７４はオン状態にある。次いで、各第１アンプリセットスイッチ６３がオフになり、各第１水平スイッチ６６がオンすると、各第１信号記憶容量６５には、それぞれ「第１電圧アンプ６２のオフセット電圧と、第１アンプリセットスイッチ６３のオフによって出力線３に生じたｋＴＣ雑音電圧との和」が記憶される。次いで、各第２アンプリセットスイッチ６８がオフになり、注目するゲート線４がオン／オフしてホトダイオード１内の信号電荷が各出力線３に読みだされた後、各第２水平スイッチ７１が同時に全部オン／オフすると、各第２信号記憶容量７０には、それぞれ「第２電圧アンプ６７のオフセット電圧と、第２アンプリセットスイッチ６８のオフによって第２電圧アンプの入力部に生じたｋＴＣ雑音電圧と、さらに読みだされた信号電荷によって生じた信号電圧の和」が記憶される。この後に、各第１水平スイッチ６６をオフして前半動作が終わる。なお、前半動作において、出力端子７６の出力信号Ｓ／Ｈは、水平アンプリセットスイッチ７４がオンのままであるから、オフ状態である。
【００５９】
次いで、図７（ｂ）に示すように、後半動作においては、各第１及び第２アンプリセットスイッチ６３、６８がオン、出力線遮断スイッチゲート線７７がオフした後に、水平アンプリセットスイッチ７４と第２水平スイッチ７１ａの順に、順次オン／オフが第２水平スイッチ７１ｂ、７１ｃまで繰り返される。ここで、出力端子７６においては、第２水平スイッチ７１がオン／オフ動作した際には、それぞれ「第２アンプリセットスイッチ６８のオフによって第２電圧アンプ６７の入力部に生じたｋＴＣ雑音電圧と、さらに読みだされた信号電荷によって生じた信号電圧の和」に対応した出力が出力されるので、そのタイミングに合わせた出力信号のサンプル／ホールドを行なう。尚、ここで出力端子７６において、第１及び第２電圧アンプ６２、６７のオフセット電圧成分が観測されることはない。何故ならば、このオフセット電圧成分は、前半動作および後半動作を通して常に一定電圧値がそれぞれ第１及び第２信号記憶容量６５、７０の一端に印加されている直流成分であるため、それぞれ第１及び第２信号記憶容量６５、７０を通過して他端に達することはないからである。また、第１及び第２信号記憶容量６５、７０にホトダイオード１からの信号電荷をそれぞれ蓄積及び読みだす際のスイッチは、それぞれ同じ第１及び第２水平スイッチ６６、７１により行なっているため、第１及び第２水平スイッチ６６、７１のそれぞれのオン／オフ動作によるフィードスルー電荷は、実施例１と同様に常に一定量とすることができる。
【００６０】
以上の動作により、本実施例においても実施例１と同様に後半動作において水平電圧アンプ７３に信号が入力される際には、出力線遮断スイッチゲート線７７がオフレベル、すなわち出力線遮断スイッチ６１がオフされているために、出力線３への飛込みに起因する雑音が水平電圧アンプ７３には入力されないこと、第１および第２電圧アンプ６２、６７のオフセット電圧のばらつきが第１および第２信号記憶容量６５、７０からは出力されないこと、第１及び第２水平スイッチ６６、７１のフィードスルー電荷は常に一定であり水平電圧アンプ７３には入力されないこと等により、出力線３に雑音電荷が飛び込むことによって生じるＳ／Ｎの劣化や、各増幅器のオフセット電圧のばらつきや各スイッチのフィードスルー電荷によって生じる固定パタン雑音の抑圧が達せられる。
【００６１】
そして、本実施例は実施例１と比較して後半動作が簡単であるという利点を有している。尚、「第２アンプリセットスイッチ６８のオフによって第２電圧アンプ６７の入力部に生じたｋＴＣ雑音電圧」が信号出力から分離できないので、本実施例の適用は、第２電圧アンプ６７の入力部の容量が十分に小さい場合や、第１電圧アンプ６２等が構成する第１積分器の利得が十分に大きい場合に好適である。
【００６２】
また、本実施例においても、増幅器のランダム雑音の高周波成分の低周波側への折り返りに起因するＳ／Ｎ劣化の抑圧に関しては、実施例１或いは実施例２と同様な対策を行なえばよい。
【００６３】
＜実施例４＞
図１１は、本発明に係る固体撮像装置の更に別の実施例を示す画像センサの要部回路構成図である。図１１において、実施例１で図１に示した部分と同一の構成部分については、説明の便宜上、同一の参照符号を付してその詳細な説明は省略する。すなわち、回路構成および動作は実施例１と同様であるが、受光面以外の各素子、すなわち、出力線遮断スイッチ６、電圧アンプ７、アンプリセットスイッチ８、アンプ帰還容量９、第１信号記憶容量１０、第２信号記憶容量１１、第１水平スイッチ１２、第２水平スイッチ１３、水平出力線１４、水平電圧アンプ１５、水平アンプリセットスイッチ１６、水平帰還容量１７、出力端子１８、出力線遮断スイッチゲート線１９、および出力線遮断スイッチゲートドライバ２０はシリコン等の半導体基板２０１上に形成され、ゲートドライバ５がシリコン等の半導体基板２０２上に形成されている点が、図１の構成と相違する。半導体基板２０１、２０２は、ガラスで形成された絶縁基板２００上に、例えば、周知のＣＯＧ（Chip on Glass）技術を用いて接着する。
【００６４】
このように構成することにより、本実施例の固体撮像装置によれば、Ｓ／Ｎを重視する信号の増幅回路系や、大電流を駆動するゲートドライバ５を特性が薄膜トランジスタより良好な半導体基板上のトランジスタを用いて実現することができ、装置の大きさ等の固体撮像装置の特性が向上する。
【００６５】
尚、図１においては、図面の簡略化のために半導体基板２０１、２０２をそれぞれ１個ずつ用いる場合を示したが、半導体基板２０１、２０２はそれぞれ複数個に分割して配置してもよい。
【００６６】
＜実施例５＞
図８は、本発明に係る固体撮像装置を用いたシステムの一実施例を示すＸ線撮像システムのブロック図である。図８において、参照符号８３は前述した実施例１〜４のいずれかの画像センサであり、この画像センサ８３上にはヨウ化セシウム（ＣｓＩ）等からなるＸ線シンチレータ８４が密着されている。そして、この画像センサ８３は、被写体８２を介してＸ線光源８１と対向する位置に配置されている。画像センサ８３の出力は画像処理装置８５に入力され、画像処理装置８５には画像データ記憶装置８６、ＣＲＴディスプレイ等の表示出力装置８７、外部ネットワーク接続装置８８、中央信号処理装置８９等が接続されている。また、この中央信号処理装置８９は、駆動回路９０を介してＸ線光源８１と画像センサ８３に接続され、更に操作装置８０と接続されている。
【００６７】
このように構成される本実施例のＸ線撮像システムは、次のように動作する。中央信号処理装置８９は、操作装置８０から与えられた命令に従って、駆動回路９０を介してＸ線光源８１および画像センサ８３を動作させ、被写体８２のＸ線画像情報を画像処理装置８５に取り込む。ここで、Ｘ線シンチレータ８４は、２次元のＸ線像を例えば可視光領域の光学像に変換する役割を持つ。画像処理装置８５は取り込まれた画像に対して、中央信号処理装置８９からの指示に従い、画像データ記憶装置８６内に既に記憶していた画像との比較や圧縮処理、画像データ記憶装置８６への入力、表示出力装置８７への出力、外部ネットワーク接続装置８８を介した外部装置とのデータのやり取り等、必要な操作を行なう。尚、画像センサ８３の構成や動作等については、各実施例で既に説明しているのでここでは省略する。
【００６８】
本実施例のＸ線撮像システムは、画像センサ８３として、出力線に雑音電荷が飛び込むことによるＳ／Ｎの劣化や、固定パタン雑音、等を抑圧した前述した実施例１〜４のいずれかの固体撮像装置を用いているので、Ｓ／Ｎの大きいＸ線画像すなわちより鮮明なＸ線画像が得られ、被曝線量を低減することができる。
【００６９】
以上、本発明の好適な実施例について説明したが、本発明は前記実施例に限定されることなく、本発明の精神を逸脱しない範囲内において種々の設計変更をなし得ることは勿論である。
【００７０】
【発明の効果】
前述した実施例から明らかなように、本発明に依れば、第１に出力線に雑音電荷が飛び込むことによるＳ／Ｎの劣化を抑圧することができる。第２には複数の各増幅器のオフセット電圧のばらつきに起因する固定パタン雑音を抑圧でき、さらに各スイッチのフィードスルー電荷のスイッチ毎のばらつきに起因する固定パタン雑音が抑圧可能である。第３には、記憶容量入力スイッチをオフする際に生じる、ランダム雑音の高周波成分の低周波側への折り返りに起因するＳ／Ｎの劣化を抑圧できる。さらに本発明に依れば、上記の効果を全て同時に達成することも可能である。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置の一実施例を示す要部回路構成図である。
【図２】図１に示した固体撮像装置の動作を示す図であり、（ａ）は前半動作におけるパルスタイミング図、（ｂ）は後半動作におけるパルスタイミング図である。
【図３】図１に示した水平スイッチを駆動するパルス波形を説明する図であり、（ａ）はパルス波形発生部の構成を示すブロック図、（ｂ）は駆動パルス波形とこのパルスで駆動したスイッチと信号記憶容量とによる高域遮断特性を示す図である。
【図４】本発明に係る固体撮像装置の別の実施例を示す要部回路構成図である。
【図５】図４に示した固体撮像装置の動作を示す図であり、（ａ）は前半動作におけるパルスタイミング図、（ｂ）は後半動作におけるパルスタイミング図である。
【図６】本発明に係る固体撮像装置のまた別の実施例を示す要部回路構成図である。
【図７】図６に示した固体撮像装置の動作を示す図であり、（ａ）は前半動作におけるパルスタイミング図、（ｂ）は後半動作におけるパルスタイミング図である。
【図８】本発明に係る固体撮像装置を用いたＸ線撮像システムの一実施例を示すブロック図である。
【図９】固体撮像装置の従来例を示す要部回路構成図である。
【図１０】固体撮像装置の別の従来例を示す要部回路構成図である。
【図１１】本発明に係る固体撮像装置の更に別の実施例を示す要部回路構成図である。
【符号の説明】
１…ホトダイオード、
２…ＭＯＳトランジスタスイッチ、
３…出力線、
４…ゲート線、
５…ゲートドライバ、
６…出力線遮断スイッチ、
７…電圧アンプ、
８…アンプリセットスイッチ、
９…アンプ帰還容量、
１０…第１信号記憶容量、
１１…第２信号記憶容量、
１２…第１水平スイッチ、
１３…第２水平スイッチ、
１４…水平出力線、
１５…水平電圧アンプ、
１６…水平アンプリセットスイッチ、
１７…水平アンプ帰還容量、
１８…出力端子、
１９…信号線遮断スイッチゲート線、
２０…出力線遮断スイッチゲートドライバ。
【図１】
0003753757.tif 000002
【図２】
0003753757.tif 000003
【図３】
0003753757.tif 000004
【図４】
0003753757.tif 000005
【図５】
0003753757.tif 000006
【図６】
0003753757.tif 000007
【図７】
0003753757.tif 000008
【図８】
0003753757.tif 000009
【図９】
0003753757.tif 000010
【図１０】
0003753757.tif 000011
【図１１】
0003753757.tif 000012