(57)【特許請求の範囲】
【請求項１】
支持基板上に半導体層が積層されてなる半導体装置において、
前記半導体層側の第１表面に複数の半導体素子が形成され、
前記支持基板側の第２表面から前記半導体層へ向けて前記半導体素子より多数の順テーパ形状の溝が形成され、
前記溝内に、前記支持基板より熱伝導率の大きな金属からなる高熱伝導材料が埋め込まれ、更に、前記高熱伝導材料が、前記第２表面上にも連結して形成され、
前記第２表面上の前記高熱伝導材料に当接して、放熱部材が配置されることを特徴とする半導体装置。
【請求項２】
前記支持基板が、絶縁性基体であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記支持基板が、少なくとも一方の表面に絶縁層が形成された半導体基板であり、前記半導体層が前記絶縁層の上に積層され、
前記複数の半導体素子が、埋め込み絶縁分離溝により完全に分離されてなることを特徴とする請求項１に記載の半導体装置。
【請求項４】
前記複数の半導体素子のうち特定の半導体素子が他の半導体素子と比べて発熱量の大きな発熱素子であり、前記半導体素子より多数の溝が前記発熱素子の直下にのみ、まとめられ集中的に形成されることを特徴とする請求項１乃至３の何れか１項に記載の半導体装置。
【請求項５】
前記半導体素子より多数の溝が、前記複数の半導体素子の発熱量に応じた密度で、各半導体素子の直下に形成されることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
【請求項６】
前記半導体素子より多数の溝が、前記第２表面からほぼ垂直に形成されることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項７】
前記半導体素子より多数の溝が、前記第２表面に向かって広がる順テーパ形状に形成されることを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
【請求項８】
前記高熱伝導材料が、銅、アルミニウム、銀、金、銅合金、アルミニウム合金、銀合金、金合金のいずれかであることを特徴とする請求項１乃至７のいずれか１項に記載の半導体装置。
【請求項９】
前記第２表面が、放熱面であることを特徴とする請求項１乃至８のいずれか１項に記載の半導体装置。
【請求項１０】
前記第１表面に半田バンプが形成され、前記半田バンプを配線基板に接続して、
前記半導体装置を前記配線基板に搭載したことを特徴とする請求項１乃至９のいずれか１項に記載の半導体装置。
【請求項１１】
前記配線基板が、前記支持基板とほぼ同じサイズであることを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
支持基板上に半導体層が積層されてなる半導体装置の製造方法において、
前記半導体層側の第１表面に複数の半導体素子を形成する第１工程と、
前記支持基板側の第２表面から前記半導体層へ向けて前記半導体素子より多数の順テーパ形状の溝を形成する第２工程と、
前記溝内に、前記支持基板より熱伝導率の大きな金属からなる高熱伝導材料を埋め込むとともに、前記高熱伝導材料を、前記第２表面上にも連結して形成し、更に前記高熱伝導材料に当接して、放熱部材を配置させる第３工程とを有することを特徴とする半導体装置の製造方法。
【請求項１３】
前記複数の半導体素子のうち特定の半導体素子が他の半導体素子と比べて発熱量の大きな発熱素子であり、前記半導体素子より多数の溝を当該発熱素子の直下にのみ、まとめて集中的に形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記半導体素子より多数の溝を、前記複数の半導体素子の発熱量に応じた密度で、各半導体素子の直下に形成することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１５】
前記半導体素子より多数の溝を、前記第２表面からほぼ垂直に形成することを特徴とする請求項１２乃至１４のいずれか１項に記載の半導体装置の製造方法。
【請求項１６】
前記半導体素子より多数の溝を、ドライエッチング、ウェットエッチング、ドリル加工のいずれかを用いて形成することを特徴とする請求項１５に記載の半導体装置の製造方法。
【請求項１７】
前記半導体素子より多数の溝を、エッチングにより、前記第２表面に向かって広がる順テーパ形状に形成することを特徴とする請求項１２乃至１４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、放熱性能を向上させた半導体装置およびその製造方法に関するもので、特に、支持基板上に半導体層が積層されてなる半導体装置およびその製造方法に関するものである。
【０００２】
【従来の技術】
半導体素子の高速化や高集積化のために、ＳＯＩ（Silicon On Insulator）技術が用いられている。ＳＯＩは、絶縁性基体上に半導体層を形成し、その半導体層に半導体素子を形成するものである。
【０００３】
また、高速化・高集積化が進んだ半導体チップの実装方法として、フリップチップ実装が行われている。フリップチップ実装は、半導体素子を形成した半導体チップの主面に半田バンプを設け、その半田バンプにより、半導体チップの主面と当該チップを搭載する配線基板を向かい合わせて接続する構造である。フリップチップ実装は、配線遅延を低減することができ、またパッケージを小型にできるので、前記ＳＯＩ技術による半導体チップの高速化・高集積化と相性の良い実装方法である。このフリップチップ実装においては、近年、さらなる小型化を目的として、前記配線基板の大きさを半導体チップの大きさにほぼ等しくした、ＣＳＰ（Chip Size Package）構造の検討が行われている。
【０００４】
【発明が解決しようとする課題】
前記ＳＯＩ技術により高速化、高集積化が進められた半導体素子においては、動作中において発生する熱が、熱伝導性の低い支持基板の存在により、半導体装置の外に放熱され難いという問題点がある。
【０００５】
また、フリップチップ実装においても、従来の半導体チップ裏面を配線基板に貼り付ける実装方法に比較して、放熱能力は低下しており、特にＣＳＰ構造において厳しくなっている。
【０００６】
このため、高速化・高集積化が進められた前記半導体装置においては、素子特性の変化、配線抵抗の増大、半田バンプの融解、熱応力による保護膜剥離といった問題が発生しやすい。
【０００７】
そこで本発明の目的は、ＳＯＩ技術による半導体素子の高速化・高集積化と、フリップチップ実装によるパッケージの小型化を阻害することなく、放熱性能を向上させた半導体装置およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、支持基板上に半導体層が積層されてなる半導体装置において、半導体層側の第１表面に複数の半導体素子が形成され、前記支持基板側の第２表面から前記半導体層へ向けて前記半導体素子より多数の順テーパ形状の溝が形成され、当該溝内に支持基板より熱伝導率の大きな金属からなる高熱伝導材料が埋め込まれ、更に、前記高熱伝導材料が、前記第２表面上にも連結して形成され、前記第２表面上の前記高熱伝導材料に当接して、放熱部材が配置されることを特徴としている。
【０００９】
これによれば、支持基板の前記半導体素子より多数の溝内に埋め込まれた高熱伝導材料を介して、複数の半導体素子の動作中に半導体層側の第１表面で発生した熱が、すばやく支持基板の第２表面に伝達し、そこから放熱される。そして、高熱伝導材料に当接して配置された放熱部材により、第２表面に伝達された熱の放熱性能を、さらに高めることができる。従って、半導体装置の放熱性能が向上し、動作中の半導体素子の温度上昇を低減することができるため、温度上昇による素子の特性変化も低減することができる。
【００１０】
請求項２に記載の発明は、前記支持基板が、絶縁性基体であることを特徴としている。また、請求項３に記載の発明は、支持基板が、少なくとも一方の表面に絶縁層が形成された半導体基板であり、前記半導体層が当該絶縁層の上に積層され、前記複数の半導体素子が、埋め込み絶縁分離溝により完全に分離されてなることを特徴としている。これによれば、半導体基板の内部に酸化膜等の絶縁層を有する、いわゆるＳＯＩ構造の半導体基板において、半導体素子の温度上昇を防止することができる。
【００１１】
請求項４に記載の発明は、複数の半導体素子のうち特定の半導体素子が他の半導体素子と比べて発熱量の大きな発熱素子であり、前記半導体素子より多数の溝が当該発熱素子の直下にのみ、まとめられて集中的に形成されることを特徴としている。これによれば、発熱素子の発生する熱を、発熱素子の直下にのみ、まとめられて集中的に形成した半導体素子より多数の溝内に埋め込まれた高熱伝導材料を介して、すばやく直下の第２表面に伝達することができる。このため、発熱素子の発生する熱が同じ半導体層内で発熱素子の周囲に形成された他の素子へ伝達するのを抑制することができ、発熱素子の熱の広がりを抑えて他の素子への熱影響を低減することができる。
請求項５に記載の発明は、前記半導体素子より多数の溝が、前記複数の半導体素子の発熱量に応じた密度で、各半導体素子の直下に形成されることを特徴としている。このように各素子の発熱量に応じた密度で基板に溝を形成して、その内部に高熱伝導材料を埋め込んだ放熱構造を採用することにより、基板各部の放熱特性を任意に調節することができる。
例えば請求項６に記載のように、前記半導体素子より多数の溝は、前記第２表面からほぼ垂直に形成される。
【００１２】
請求項７に記載の発明は、前記半導体素子より多数の溝が、第２表面に向かって広がる順テーパ形状に形成されることを特徴としている。これによれば、溝形状を順テーパ形状にすることで、前記高熱伝導材料の溝内への埋め込み性を良くすることができるので、熱の伝達性が向上して、半導体装置の放熱性能が向上する。
【００１３】
請求項８に記載の発明は、高熱伝導材料が、銅、アルミニウム、銀、金、銅合金、アルミニウム合金、銀合金、金合金のいずれかであることを特徴としている。これによれば、これらの高熱伝導材料はいずれも熱伝導率が大きく、前記の半導体装置において、素子で発生した熱をすばやく支持基板側の第２表面に伝達し、放熱することができる。
【００１４】
請求項９に記載のように、前記第２表面は、放熱面とすることができる。
【００１６】
請求項１０に記載したように、本発明は、半導体層側の第１表面に半田バンプが形成され、半田バンプを配線基板に接続する、いわゆるフリップチップ実装に適用して効果的である。フリップチップ実装においては、実装構造上、放熱に対しては不利であるが、本発明を適用することでその不利を解消することができ、必要な放熱性能を確保することができる。
【００１７】
また請求項１１に記載したように、本発明は、配線基板が支持基板とほぼ同じサイズである、いわゆるＣＳＰに適用して効果的である。配線基板が支持基板とほぼ同じで、フリップチップ実装の中でも放熱において非常に厳しい構造となっているＣＳＰにおいても、本発明により、必要な放熱性能を確保することができる。
【００１８】
請求項１２〜１７に記載した発明は、上述した半導体装置の製造方法に関するものである。
【００１９】
その作用効果は同様であるので詳細説明は省略するが、請求項１２に記載した第２表面から半導体層へ向けて前記半導体素子より多数の順テーパ形状の溝を形成する第２工程は、第１表面に複数の半導体素子を形成する第１工程の前に行ってもよいし、第１工程の後に行ってもよい。第３工程は第２工程の後に行うが、高熱伝導材料の耐熱性が低い場合には、第３工程は第１工程と第２工程の後に行い、耐熱性が高い場合には、第２工程と第３工程を第１工程の前に行うこともできる。
【００２０】
さらに、請求項１３に記載したように、複数の半導体素子のうち特定の半導体素子が他の半導体素子と比べて発熱量の大きな発熱素子である場合には、前記半導体素子より多数の溝を発熱素子の直下にのみ、まとめて集中的・選択的に形成して、周りの半導体素子への熱の影響を選択的に抑制することができる。また、請求項１４に記載したように、前記半導体素子より多数の溝を、前記複数の半導体素子の発熱量に応じた密度で、各半導体素子の直下に形成することもできる。
例えば、請求項１５に記載したように、前記半導体素子より多数の溝は、前記第２表面からほぼ垂直に形成することができる。この場合には、請求項１６に記載したように、前記半導体素子より多数の溝を、ドライエッチング、ウェットエッチング、ドリル加工のいずれかを用いて形成することができる。
さらに、請求項１７に記載したように、エッチングで溝を順テーパ形状に形成して、高熱伝導材料の埋め込み性と熱の伝達性を向上することができる。
【００２１】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の実施形態を、図に基づいて説明する。
【００２２】
図１（ａ）は、本発明の第１実施形態における半導体装置を示す断面模式図であり、図１（ｂ）は、当該半導体装置の配線基板への搭載状態を示す断面図である。
【００２３】
図１（ａ）に示す半導体装置１０１は、支持基板１１と、支持基板１１上に積層された半導体層１０からなり、支持基板１１と半導体層１０が半導体チップ１２を構成している。半導体層１０側の表面７０には、半導体素子８１，８２，８３が形成されている。また、支持基板１１側の表面７１には半導体層１０に向かう複数の溝２が形成され、溝２内には支持基板１１より熱伝導率の大きな高熱伝導材料３が埋め込まれている。
【００２４】
図１（ｂ）に示す半導体装置１０１の配線基板５への搭載では、半導体素子８１，８２，８３を形成した半導体層１０側の表面７０に半田バンプ４が形成されており、半田バンプ４を介して半導体チップ１２が配線基板５に接続されている。図１（ｂ）に示す半導体チップ１２の実装方法は、素子の形成された半導体チップ１２の主面７０と配線基板５が対向して接続される、いわゆるフリップチップと呼ばれる実装方法である。
【００２５】
半導体装置１０１における支持基板１１は、金属や半導体のような導電性基体であってもよいが、支持基板１１が絶縁性基体の場合には、半導体チップ１２はＳＯＩ（Silicon On Insulator）と呼ばれる。ＳＯＩ基板を用いると、半導体層１０に形成される各半導体素子８１，８２，８３を高速化・高集積化することができる。一方、ＳＯＩ基板に用いられる絶縁性基体１１は、熱伝導性が良くない。このため、ＳＯＩにより半導体素子が高集積化される程、動作中に発生する熱で各半導体素子が温度上昇し、素子特性に悪影響が及ぶ。
【００２６】
また、図１（ｂ）に示すフリップチップ実装は、従来の半導体チップの裏面側７１を配線基板５に貼り付けワイヤボンディングにより配線接続する方法と比較し、半田バンプ４による接続のみで長いリード線が不要となるため、配線遅延を低減することができる。またパッケージを小型にできるので、ＳＯＩを用いた半導体チップの高集積化・高速化にも対応した実装方法である。このフリップチップ実装においては、近年、小型化を目的として、配線基板５の大きさを半導体チップ１２，１６の大きさにほぼ等しくした、ＣＳＰ（Chip Size Package）の検討が進められている。
【００２７】
フリップチップ実装は、従来の半導体チップ裏面側７１の全体が配線基板５に貼り付けられる実装方法と比較し、半導体層１０において素子の動作中に発生する熱が配線基板５に伝達しにくいため、構造上は放熱に対して不利である。
【００２８】
本発明の図１（ａ），（ｂ）の半導体装置１０１においては、半導体素子８１，８２，８３の動作中に発生する熱を、支持基板１１の溝２に埋め込まれた高熱伝導材料３を介して迅速に支持基板１１の表面７１に伝達し、表面７１から放熱することができる。高熱伝導材料３としてはできるだけ熱伝導率が大きな金属が望ましく、特に、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、金（Ａｕ）、銅合金、アルミニウム合金、銀合金、金合金のいずれかの金属が好ましい。このようにして、図１（ａ），（ｂ）の半導体装置１０１においては、ＳＯＩにより高集積化され多量の熱が発生する半導体装置１０１であっても、半導体素子８１，８２，８３の温度上昇を抑制することができ、素子特性の変化を低減することができる。
【００２９】
また、本発明の半導体装置１０１においては、半導体チップの裏面側である支持基板１１の表面７１を放熱面とし、素子で発生した熱を支持基板１１の溝２に埋め込まれた高熱伝導材料３を介して迅速に表面７１に伝達している。このため、フリップチップ実装においても、必要な放熱性能を確保することができ、素子特性の変化、配線抵抗の増大、半田バンプの融解、熱応力による保護膜剥離といった問題の発生を抑制することができる。
【００３０】
以上のように、本発明は、ＳＯＩによる半導体素子の高速化・高集積化と、フリップチップ実装によるパッケージの小型化を阻害することなく、放熱性能を向上させることができる。
【００３１】
図２（ａ）〜（ｅ）は、図１（ａ），（ｂ）に示した半導体装置１０１の製造工程を示す工程別の断面図である。半導体装置１０１の製造は、以下のとおりである。
【００３２】
図２（ａ）に示すように、最初に、シリコン基板（ウェハ）と支持基板１１を用意し、加熱により両者を貼り合わせて、貼り合わせ基板を形成する。その後、貼り合わされたシリコン基板を研磨して、１０μｍ厚程度のシリコン半導体層１０に加工する。
【００３３】
次に、図２（ｂ）に示すように、所定の工程を用いて、半導体層１０の表面７０に、半導体素子８１，８２，８３を形成する。
【００３４】
次に、図２（ｃ）に示すように、基板を反転し、支持基板１１の表面７１に所定の開口部を有するマスクを配置して、支持基板１１を表面７１からほぼ垂直にドライエッチングし、溝２を形成する。溝２の形成には、ウェットエッチングや機械的なドリル加工を用いてもよい。
【００３５】
次に、図２（ｄ）に示すように、溝２が形成された支持基板１１に、高熱伝導材料３を埋め込む。高熱伝導材料３は、前記したように、Ｃｕ、Ａｌ、Ａｇ、Ａｕ、Ｃｕ合金、Ａｌ合金、Ａｇ合金、Ａｕ合金が好ましい。これら金属による溝３の埋め込みは、スパッタ等の物理的気相成長、またはＣＶＤ等の化学的気相成長により行うことができる。高熱伝導材料３により溝２を埋め込んだ後、表面に残った高熱伝導材料３を化学機械研磨でエッチバックし、表面を平らにする。
【００３６】
次に、図２（ｅ）に示すように、半導体層１０側の表面７０に半田バンプ４を形成し、基板をカットして半導体チップ１２とする。最後に、半導体チップ１２に形成した半田バンプ４を配線基板５に接合して、半導体装置１０１が完成する。
【００３７】
尚、図２（ａ）〜（ｅ）に示した製造工程では、最初に図２（ｂ）の半導体素子形成工程を行った後、図２（ｃ）の溝形成工程を行った。しかしながら、最初に図２（ｃ）の溝形成工程を行った後、図２（ｂ）の半導体素子形成工程を行ってもよい。特に、高熱伝導材料３が前記したＣｕ、Ａｌ、Ａｇ、Ａｕ、Ｃｕ合金、Ａｌ合金、Ａｇ合金、Ａｕ合金のように耐熱性が低い場合には、最初に図２（ｂ）の半導体素子形成工程を行った後、図２（ｃ）の溝形成工程と図２（ｄ）の溝埋め込み工程を行うのがよい。一方、特に、高熱伝導材料３がタングステン（Ｗ）、モリブデン（Ｍｏ）、白金（Ｐｔ）のように耐熱性が高い場合には、最初に図２（ｃ）の溝形成工程と図２（ｄ）の溝埋め込み工程を行った後、図２（ｂ）の半導体素子形成工程を行うこともできる。
【００３８】
上述したように、本実施形態では、支持基板１１全体を熱伝導性の優れた材料から構成するのではなく、その支持基板１１に発熱部である半導体素子８１，８２，８３が形成される半導体層１０に向けて溝２を形成し、その溝２内にのみ高熱伝導材料３を埋め込む。従って、一つの半導体素子が発生した熱は、支持基板１１において横方向に伝えられることなく、速やかに、高熱伝導材料３を介して、支持基板１１の表面から放熱される。このため、本実施形態における放熱構造によれば、半導体層１０に複数の半導体素子が形成されても、それぞれの発熱の影響が相互に作用しにくくすることができる。
【００３９】
（第２の実施形態）
第１の実施形態では、絶縁性の支持基板１１と半導体層１０からＳＯＩ基板を形成した。第２の実施形態は、近年よく用いられる、２枚の半導体基板を絶縁層を介して貼り合わせ、ＳＯＩ基板を形成するものである。以下、本実施形態について図に基づいて説明する。
【００４０】
図３（ａ）は、本実施形態における半導体装置１０２を示す断面模式図であり、図３（ｂ）は、当該半導体装置１０２の配線基板５への搭載状態を示す断面図である。尚、図３（ａ），（ｂ）において、図１（ａ），（ｂ）に示した半導体装置１０１と同様の部分については同一の符号を付け、その説明を省略する。
【００４１】
２枚の半導体基板を貼り合わせて形成するＳＯＩ基板は、片面を表面酸化した半導体基板と、もう１枚の表面酸化を行わない半導体基板を準備し、表面酸化した半導体の酸化表面と表面酸化を行わない半導体基板を対向させて貼り合わせた後、一方の半導体基板を研磨して形成される。図３（ａ）において、半導体層１０は研磨されたほうの半導体基板であり、符号１３が研磨されていないほうの半導体基板である。また符合１４は絶縁層で、表面酸化した半導体基板の表面酸化膜からなっている。
【００４２】
図３（ａ）に示す半導体装置１０２においては、図１（ａ）の半導体装置１０１に対応して、表面酸化膜１４と半導体基板１３が支持基板１５に相当し、支持基板１５に形成された表面酸化膜からなる絶縁層１４上に、半導体層１０が積層された構造となっている。従って、図３（ａ）に示す半導体チップ１６は、半導体基板１３と半導体層１０の間に絶縁層１４が埋め込まれた構造になっている。図３（ａ）の半導体装置１０２において、図１（ａ）の半導体装置１０１と同様に半導体層１０には半導体素子８１，８２，８３が形成されているが、各半導体素子８１，８２，８３は埋め込み絶縁分離溝９１，９２により完全に分離されている。この埋め込み絶縁分離溝９１，９２による素子分離により、各半導体素子８１，８２，８３をより高集積化することができ、また高速化することができる。
【００４３】
図３（ａ）の半導体装置１０２においても、図１（ａ）の半導体装置１０１と同様に、支持基板１５に溝２０が形成され、溝２０内には支持基板１５を構成する半導体基板１３と絶縁層１４の熱伝導率より大きな高熱伝導材料３が埋め込まれている。尚、図３（ａ）の半導体装置１０２においては、溝２０が絶縁層１４に到達する深さまで形成されている。溝２０の深さは、放熱性能の面で深いほど望ましいが、必ずしも絶縁層１４に到達する必要はなく、必要な放熱性能が得られる深さで支持基板１５内に形成すればよい。
【００４４】
図３（ｂ）に示す半導体装置１０２の配線基板５への搭載は、図１（ｂ）に示す半導体装置１０１の配線基板５への搭載と同様の、フリップチップ実装である。
【００４５】
図３（ａ）に示した半導体装置１０２の製造は、前記したように、表面酸化したシリコン基板（ウェハ）ともう１枚の表面酸化していないシリコン基板（ウェハ）を貼り合わせた基板を用いて行う。最初に、貼り合わせた一方のシリコン基板を研磨して、１０μｍ厚程度のシリコン半導体層１０に加工する。次に、所定の工程を用いて、半導体層１０に埋め込み絶縁分離溝９１，９２とを形成する。次の半導体素子８１，８２，８３の形成以後は、図２（ｂ）〜（ｅ）に示した第１実施形態の半導体装置１０１の製造工程と同様に行う。
【００４６】
図３（ａ）に示す半導体装置１０２においては、図１（ａ）に示す半導体装置１０１と比較し、埋め込み絶縁分離溝９１，９２が形成されているため半導体層１０において横方向への熱が逃げにくい構造となっている。本実施形態の図３（ａ），（ｂ）に示す半導体装置１０２においては、第１実施形態と同様に、半導体素子８１，８２，８３の発生する熱を、溝２０に埋め込まれた高熱伝導材料３を介して表面７１からすばやく放熱することができる。従って、図３（ｂ）に示すフリップチップ実装においても、半導体素子８１，８２，８３の発熱による相互影響を一層低減できるとともに、各半導体素子８１，８２，８３の温度上昇を抑制することができ、素子特性の変化、配線抵抗の増大、半田バンプの融解、熱応力による保護膜剥離といった問題の発生を抑制することができる。
【００４７】
（第３の実施形態）
第２の実施形態では、貼り合わせ基板に半導体素子を形成し、高熱伝導材料を埋め込んだ溝により放熱性を高めた半導体装置について、構造およびその製造方法を示した。第３の実施形態は、複数の半導体素子のうち１つが特に発熱量の大きな発熱素子である場合に、高熱伝導材料を埋め込んだ溝がその発熱素子の直下に形成された半導体装置に関する。以下、本実施形態について図に基づいて説明する。
【００４８】
図４（ａ）は、本実施形態における半導体装置１０３を示す断面模式図であり、図４（ｂ）は、当該半導体装置１０３の下面図であり、図３（ｃ）は、当該半導体装置１０３の配線基板５への搭載状態を示す断面図である。尚、図４（ａ），（ｂ），（ｃ）において、図３（ａ），（ｂ）に示した半導体装置１０２と同様の部分については同一の符号を付け、その説明を省略する。
【００４９】
図４（ａ）に示す半導体装置１０３においては、図２（ａ）の半導体装置１０２と同様に半導体層１０には半導体素子８４，８５，８６が形成されているが、半導体素子８５は他の半導体素子８４，８６と比べて、特に発熱量の大きな発熱素子である。この発熱素子８４に対して、高熱伝導材料３を埋め込んだ溝２１が、発熱素子８５の直下に、集中的に形成されている。
【００５０】
この様な構造をとることにより、発熱素子８５の発生する熱を、発熱素子８５の直下に形成した溝２１内に埋め込まれた高熱伝導材料３を介して、すばやく表面７１に伝達することができる。このため、発熱素子８５の発生する熱が同じ半導体層１０内で発熱素子８５の周囲に形成された他の半導体素子８４，８６へ伝達するのを抑制することができ、発熱素子８５の熱の広がりを抑えて他の半導体素子８４，８６への熱影響を低減することができる。
【００５１】
図４（ａ），（Ｂ），（ｃ）に示した半導体装置１０３の製造は、前記の第２実施形態と同様であるので詳細説明は省略するが、本発明による半導体装置の製造方法によれば、図４（ａ），（Ｂ），（ｃ）の半導体装置１０３で示したように、放熱したい半導体素子８５の直下に集中的に放熱構造を形成できる利点がある。
【００５２】
また、各素子の発熱量に応じた密度で、高熱伝導材料を配置してもよい。すなわち、相対的に発熱量が大きい素子の直下には、高密度に高熱伝導材料を配置し、相対的に発熱量の小さい素子の直下には、低密度に高熱伝導材料を配置してもよい。このように各素子の発熱量に応じた密度で基板に溝を形成して、その内部に高熱伝導材料を埋め込んだ放熱構造を採用することにより、基板各部の放熱特性を任意に調節することができる。
【００５３】
（第４の実施形態）
第１の実施形態で示した半導体装置は、支持基板の表面からほぼ垂直に溝を形成し、溝内に高熱伝導材料３を埋め込んだ半導体装置であった。第４の実施形態は、溝を順テーパ形状に形成し、高熱伝導材料を支持基板の表面上にも連結して形成した半導体装置に関する。以下、本実施形態について図に基づいて説明する。
【００５４】
図５は、本実施形態における半導体装置１０４の配線基板５への搭載状態を示す断面図である。尚、図５において、図１（ｂ）に示した半導体装置１０１と同様の部分については同一の符号を付け、その説明を省略する。
【００５５】
図５に示す半導体装置１０４においては、図１（ｂ）の半導体装置１０１と比較し、溝２２が支持基板１１側の表面７１に向かって広がる順テーパ形状に形成されている。また、高熱伝導材料３は、溝２２を埋め込むだけでなく、支持基板１１の表面上にも連結して形成されている。
【００５６】
溝２２の形状を順テーパ形状にすることで、高熱伝導材料３の溝２２内への埋め込み性を良くすることができるので、熱の伝達性が向上して、半導体装置１０４の放熱性能が向上する。また、高熱伝導材料３を支持基板１１の表面上にも連結して形成することで、表面にも高熱伝導材料３があるため、支持基板１１側の表面７１に伝達された熱の放熱をより高めることができる。
【００５７】
図５に示した半導体装置１０４の順テーパ形状の溝２２形成は、第１実施形態で示した図２（ｃ）の溝形成工程において、テーパエッチングを用いて行えばよい。本発明による半導体装置の製造方法によれば、図５の半導体装置１０４で示したように任意の溝形状を用いることができ、放熱に適した高熱伝導材料の埋め込み形状とすることができる。また、図２（ｄ）の溝埋め込み工程において、スパッタやＣＶＤにより高熱伝導材料３を溝２２を埋め込んだ後、化学機械研磨によるエッチバックを行わなければ、支持基板１１の表面に高熱伝導材料３を溝２２と連結して残すことができる。
【００５８】
（第５の実施形態）
第４の実施形態で示した半導体装置は、溝を順テーパ形状に形成し、高熱伝導材料を支持基板の表面上にも連結して形成した半導体装置であった。第５の実施形態は、さらに、高熱伝導材料に放熱部材を当接して配置した半導体装置に関する。以下、本実施形態について図に基づいて説明する。
【００５９】
図６は、本実施形態における半導体装置１０５の配線基板５への搭載状態を示す断面図である。尚、図６において、図５に示した半導体装置１０４と同様の部分については同一の符号を付け、その説明を省略する。
【００６０】
図６に示すように、高熱伝導材料３に当接して放熱部材３０を配置することにより、半導体素子８１，８２，８３で発生し、高熱伝導材料３を介して表面７１に伝達された熱の放熱を、さらに高めることができる。
【００６１】
（他の実施形態）
上記各実施形態においては、フリップチップ実装を行った半導体装置を示した。これに限らず、本発明の半導体装置の配線基板への実装は、従来の半導体チップの裏面側を配線基板に貼り付ける方法と同様に、支持基板側を配線基板に貼り付けてもよい。これによっても、溝に埋め込んだ高熱伝導材料を介して、半導体素子で発生した熱を配線基板にすばやく逃がすことができ、本発明は効果的である。
【図面の簡単な説明】
【図１】（ａ）は、本発明の第１実施形態における半導体装置の断面図であり、（ｂ）は、当該半導体装置の配線基板への搭載状態を示す断面図である。
【図２】（ａ）〜（ｅ）は、本発明の第１実施形態における半導体装置の製造工程を示す工程別の断面図である。
【図３】（ａ）は、本発明の第２実施形態における半導体装置の断面図であり、（ｂ）は、当該半導体装置の配線基板への搭載状態を示す断面図である。
【図４】（ａ）は、本発明の第３実施形態における半導体装置の断面図であり、（ｂ）は、当該半導体装置の下面図であり、（ｃ）は、当該半導体装置の配線基板への搭載状態を示す断面図である。
【図５】本発明の第４実施形態における半導体装置の配線基板への搭載状態を示す断面図である。
【図６】本発明の第５実施形態における半導体装置の配線基板への搭載状態を示す断面図である。
【符号の説明】
１０１〜１０５  半導体装置
１０  半導体層
１３  半導体基板
１４  絶縁層
１１，１５  支持基板
１２，１６  半導体チップ
２，２０，２１，２２  溝
３  高熱伝導材料
４  半田バンプ
５  配線基板
６  放熱部材
【図１】
0003791459.tif 000002
【図２】
0003791459.tif 000003
【図３】
0003791459.tif 000004
【図４】
0003791459.tif 000005
【図５】
0003791459.tif 000006
【図６】
0003791459.tif 000007