(57)【特許請求の範囲】
【請求項１】
マスタデバイスからスレーブデバイスへの多重化されたセル転送をシェーピングするセル多重シェーピング方法において、
前記マスタデバイスはヘッダ変換部を有し、前記ヘッダ変換部はＶＰＩ値およびＶＣＩ値の少なくとも一方に対して一意にポーリングアドレスを設定し、
マスタデバイスからポーリングアドレスを通知し、通知されたポーリングアドレスにセルをキューイングし、
キューイングしたセルをポーリングアドレス毎に所定の送出間隔で前記スレーブデバイスへ転送する
ことを特徴とするセル多重シェーピング方法。
【請求項２】
マスタデバイスおよびスレーブデバイスは、ＵＴＯＰＩＡレベル２に準拠する
ことを特徴とする請求項１記載のセル多重シェーピング方法。
【請求項３】
ＡＴＭ層やＡＡＬ層の処理を実行するマスタデバイスと、物理層の処理を実行するスレーブデバイスと、前記マスタデバイスから前記スレーブデバイスへの多重化されたセル転送をシェーピングするシェーピング回路とを有する通信装置において、
ＶＰＩ値およびＶＣＩ値の少なくとも一方に対して一意にポーリングアドレスを設定するヘッダ変換部をマスタデバイスに有し、
ポーリングアドレス毎にセルをキューイングするキューと、キューイングしたセルの送出間隔をポーリングアドレス毎に制御するカウンタとをシェーピング回路に有する
ことを特徴とする通信装置。
【請求項４】
マスタデバイスおよびスレーブデバイスは、ＵＴＯＰＩＡレベル２に準拠する
ことを特徴とする請求項３記載の通信装置。
【請求項５】
マスタデバイスからのＵＴＯＰＩＡバスを終端し、セルをいずれかのキューに供給するＵＴＯＰＩＡ終端部をシェーピング回路に有する
ことを特徴とする請求項４記載の通信装置。
【請求項６】
キューより送出されたセルを競合制御を実行しつつ多重化する多重化器をシェーピング回路に有する
ことを特徴とする請求項３から請求項５のうちのいずれか１項記載の通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、例えばＡＴＭ（Asynchronous Transfer Mode）通信機器において、マスタデバイスからスレーブデバイスへの多重化されたセル転送をシェーピングするセル多重シェーピング方法および通信装置に関するものである。
【０００２】
【従来の技術】
近年、ＡＴＭにおけるＡＴＭ層やＡＡＬ層の処理を実行するマスタデバイスと物理層（ＰＨＹ層）の処理を実行するスレーブデバイスとの間の電気的なインタフェース規格であるＵＴＯＰＩＡ（Universal Test and Operations PHYinterface for ATM）が標準化された。さらに、例えば複数のＰＨＹ層のスレーブデバイスを使用可能とする等してＵＴＯＰＩＡを発展させたＵＴＯＰＩＡレベル２規格も標準化されている。
【０００３】
ＵＴＯＰＩＡレベル２規格に準拠したマスタデバイスとスレーブデバイスとの間のＵＴＯＰＩＡレベル２バスにおいては、複数のＰＨＹ層のスレーブデバイスのそれぞれに対して１つのポーリングアドレスが割り当てられ、マスタデバイスが、このポーリングアドレスでスレーブデバイスに対してポーリングを実行し、その後、セルを転送する。
【０００４】
この際、マスタデバイスからスレーブデバイスへのセル転送においてＶＰ（Virtual Path）またはＶＣ（Virtual Connection）単位でシェーピングを行う場合、例えば特開平１０−３２２３５０号公報に記載のように、マスタデバイスもしくはスレーブデバイスに、または両者の間にシェーピング回路を設け、そのシェーピング回路において各セルからＶＰＩ（Virtual Path Identification ）やＶＣＩ（Virtual Connection Identification ）を読み出してＶＰまたはＶＣ単位でシェーピングが実行される。
【０００５】
その他、従来の通信装置としては、特開平７−７９２３６号公報や特開平９−１１６５４５号公報に記載のものがある。
【０００６】
【発明が解決しようとする課題】
従来のセル多重シェーピング方法は以上のように構成されているので、ＶＰまたはＶＣ単位でシェーピングを行うために、部品実装面積の増大、コスト高、消費電力の増加などの課題があった。
【０００７】
この発明は上記のような課題を解決するためになされたもので、ＶＰＩ値およびＶＣＩ値の少なくとも一方に対して一意にポーリングアドレスを設定し、マスタデバイスからのポーリングアドレス毎にセルをキューイングし、キューイングしたセルをポーリングアドレス毎に所定の送出間隔でスレーブデバイスへ転送するようにして、部品実装面積、コストおよび消費電力を抑えつつ、ＶＰまたはＶＣ単位にセル多重シェーピングを実行することができるセル多重シェーピング方法および通信装置を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係るセル多重シェーピング方法は、マスタデバイスはヘッダ変換部を有し、ヘッダ変換部はＶＰＩ値およびＶＣＩ値の少なくとも一方に対して一意にポーリングアドレスを設定し、マスタデバイスからポーリングアドレスを通知し、通知されたポーリングアドレスにセルをキューイングし、キューイングしたセルをポーリングアドレス毎に所定の送出間隔でスレーブデバイスへ転送するものである。
【０００９】
この発明に係るセル多重シェーピング方法は、マスタデバイスおよびスレーブデバイスをＵＴＯＰＩＡレベル２に準拠させたものである。
【００１０】
この発明に係る通信装置は、ＶＰＩ値およびＶＣＩ値の少なくとも一方に対して一意にポーリングアドレスを設定するヘッダ変換部をマスタデバイスに有し、ポーリングアドレス毎にセルをキューイングするキューと、キューイングしたセルの送出間隔をポーリングアドレス毎に制御するカウンタとをシェーピング回路に有するものである。
【００１１】
この発明に係る通信装置は、マスタデバイスおよびスレーブデバイスがＵＴＯＰＩＡレベル２に準拠するものである。
【００１２】
この発明に係る通信装置は、マスタデバイスからのＵＴＯＰＩＡバスを終端し、セルをいずれかのキューに供給するＵＴＯＰＩＡ終端部をシェーピング回路に有するものである。
【００１３】
この発明に係る通信装置は、キューより送出されたセルを競合制御を実行しつつ多重化する多重化器をシェーピング回路に有するものである。
【００１４】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による通信装置の構成を示すブロック図である。図において、１はＡＴＭ層やＡＡＬ（ATM Adaptive Layer）層の処理を実行するマスタデバイスであり、２はマスタデバイス１との間でＵＴＯＰＩＡレベル２バスで接続され、マスタデバイス１からスレーブデバイス３への多重化されたセル転送をシェーピングするシェーピング回路であり、３は物理層（ＰＨＹ層）の処理を実行するスレーブデバイスである。
【００１５】
マスタデバイス１において、１１はＶＰＩ値およびＶＣＩ値の少なくとも一方に対して一意にポーリングアドレスを設定するヘッダ変換部である。
【００１６】
シューピング回路２において、２１はＵＴＯＰＩＡレベル２規格のＭｕｌｔｉ−ＰＨＹ方式の複数のポーリングアドレスに対するポーリングに対応した処理を実行してマスタデバイス１からのＵＴＯＰＩＡバスを終端し、マスタデバイス１からのセルをいずれかのキュー２２−ｉ（ｉ＝１，・・・，ｎ）に供給するＵＴＯＰＩＡ終端部であり、２２−１〜２２−ｎはポーリングアドレス毎にセルをキューイングして一時的に保持するＦＩＦＯ（First In First Out）といったメモリなどのキューであり、２３−１〜２３−ｎはキューイングしたセルの送出間隔をポーリングアドレス毎に制御するカウンタであり、２４はカウンタ２３−１〜２３−ｎにより出力されたセルを競合制御を実行しつつ多重化する多重化器である。
【００１７】
次に動作について説明する。
マスタデバイス１のヘッダ変換部１１は、そのセルのヘッダ内容（すなわちＶＰＩ値、ＶＣＩ値）をポーリングアドレスに対して一意になるようにする。なお、ポーリングアドレスに対して一意になるようにするには、従来のＡＴＭスイッチといったセルヘッダ変換回路を使用することができる。
【００１８】
そして、マスタデバイス１は、まず、セルを送出する際、そのポーリングアドレスでシェーピング回路２に対してポーリングをし、セル受信可能の可否を問い合わせる。
【００１９】
シェーピング回路２のＵＴＯＰＩＡ終端部２１は、ポーリングにより問い合わせのあったポーリングアドレスに対応するキュー２２−ｉが新たにセルの格納可能であるか否かを調べ、その可否をマスタデバイス１に返答する。なお、この問い合わせおよび返答はＵＴＯＰＩＡの規格に準ずる。
【００２０】
マスタデバイス１は、対応するキュー２２−ｉが新たにセルの格納可能であるという返答を受け取った場合、そのセルをシェーピング回路２に送出する。
【００２１】
シェーピング回路２のＵＴＯＰＩＡ終端部２１は、そのセルを受け取ると、ポーリングアドレスに対応するキュー２２−ｉに格納する。
【００２２】
このようにして、セルのＶＰＩ値またはＶＣＩ値に対応するシェーピング回路２のキュー２２−ｉに格納可能な限り、セルがマスタデバイス１からそのキュー２２−ｉへキューイングされていく。各キュー２２−ｉは、多重化器２４により得られた出力許可に対応して、キューイングされているセルをＦＩＦＯの順序で多重化器２４に供給する。
【００２３】
各カウンタ２３−ｉは、ＶＰまたはＶＣ毎に（すなわちキュー２２−ｉ毎に）予め設定された互いに同一または異なる初期値を設定し、対応するキュー２２−ｉからセルが送出されたタイミングでカウンタ値の減少を開始し、初期値に対応する時間が経過してそのカウンタ値が０になったときに、そのキュー２２−ｉに対する新たな出力許可を多重化器２４に要求する。その後、多重化器２４からの出力許可を受け取ると、そのキュー２２−ｉは次のセルを送出し、そのカウンタ２３−ｉはリセットしてカウンタ値を初期値にし、セルの送出されたタイミングから再度計時を実行する。
【００２４】
なお、カウンタ値が０ではないカウンタ２３−ｊは出力許可を供給されないので初期値へのリセットを実行させ、そのカウンタ２３−ｊに対応するキュー２２−ｊは出力許可を供給されないのでセルを送出しない。
【００２５】
このようにして、ＶＰまたはＶＣ毎に独立してセルの送出間隔が調整される。なお、このとき、カウンタ２３−１〜２３−ｎの初期値によっては、キュー２２−１〜２２−ｎからのセル送出が競合する可能性があるため、多重化器２４は、セル送出の競合制御を行う。多重化器２４は、出力許可の供給を受け取った順番を内蔵のＦＩＦＯに格納し、出力許可の供給を受け取った順番でセルの出力許可を与えるようにして競合制御を実行する。
【００２６】
以上のように、この実施の形態１によれば、ＶＰＩ値およびＶＣＩ値の少なくとも一方に対して一意にポーリングアドレスを設定し、マスタデバイスからのポーリングアドレス毎にセルをキューイングし、キューイングしたセルをポーリングアドレス毎に所定の送出間隔でスレーブデバイスへ転送するようにしたので、部品実装面積、コストおよび消費電力を抑えつつ、ＶＰまたはＶＣ単位にセル多重シェーピングを実行することができるという効果が得られる。
【００２７】
すなわち、実施の形態１におけるシェーピング回路では、従来のシェーピング回路のように、セルのヘッダ内容であるＶＰＩ値やＶＣＩ値を識別する回路が不要になる。また、ポーリングアドレスとＶＰＩ値やＶＣＩ値とが一対一の関係になっているので、マスタデバイス１からポーリングされた時点でセル受信の可否をマスタデバイス１に返答でき、従来のようにセルを受信したもののキューが一杯であるためにセル廃棄をすることがなくなり、効率よくセル伝送を実行することができるという効果が得られる。したがって、装置の小型化、コストダウンおよび低消費電力が可能になる。
【００２８】
【発明の効果】
以上のように、この発明によれば、ＶＰＩ値およびＶＣＩ値の少なくとも一方に対して一意にポーリングアドレスを設定し、マスタデバイスからのポーリングアドレス毎にセルをキューイングし、キューイングしたセルをポーリングアドレス毎に所定の送出間隔でスレーブデバイスへ転送するように構成したので、部品実装面積、コスト、消費電力を抑えつつ、ＶＰまたはＶＣ単位にセル多重シェーピングを実行することができるという効果がある。
【００２９】
この発明によれば、マスタデバイスおよびスレーブデバイスをＵＴＯＰＩＡレベル２に準拠させるようにしたので、マスタデバイスおよびスレーブデバイスを実現するＬＳＩとしてＵＴＯＰＩＡレベル２に準拠のものが使用でき、装置のコストを低減することができるという効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による通信装置の構成を示すブロック図である。
【符号の説明】
１  マスタデバイス、２  シェーピング回路、３  スレーブデバイス、１１  ヘッダ変換部、２１  ＵＴＯＰＩＡ終端部、２２−１〜２２−ｎ  キュー、２３−１〜２３−ｎ  カウンタ、２４  多重化器。
【図１】
0003789726.tif 000002