(57)【特許請求の範囲】
【請求項１】
基板上に設けた下層配線を覆うように絶縁膜を形成する工程と、
該絶縁膜上に第１のフォトレジスト層を形成する工程と、
該第１のフォトレジスト層をエッチングマスクとして第１のエッチングを行い該絶縁膜に溝を形成する工程と、
該第１のフォトレジスト層上に、第２のフォトレジスト層を形成する工程と、
該第２のフォトレジスト層をマスクとして第２のエッチングを行い、該絶縁膜に該下層配線に達する接続孔を形成する工程と、
該接続孔及び該溝を導電体で埋め込み、プラグ及び上層配線を形成する工程と
を包含し、
前記第２のエッチングより前に、前記第１のフォトレジスト層を硬化させる工程を含むことを特徴とする多層配線の形成方法。
【請求項２】
前記第１のフォトレジスト層を、ネガ型のフォトレジストにより形成する請求項１記載の多層配線の形成方法。
【請求項３】
前記第２のフォトレジスト層を形成する工程より前に、反射防止膜を形成する工程を含む請求項１又は請求項２に記載の多層配線の形成方法。
【請求項４】
前記溝を形成する工程と、前記第２のフォトレジスト層を形成する工程との間に、フッ酸処理をする工程を含む請求項１〜請求項３のいずれかに記載の多層配線の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路の多層配線の形成方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路の集積規模が拡大するにつれて、半導体基板に形成される能動素子等の素子の大きさはますます微細化が図られている。他方、これらの素子間を連結する配線は、微細化に伴う素子性能の向上にも拘わらず、電流密度等の制約から、微細化に対応して単純に細線化を図ることができないという問題がある。この問題を克服するために、複数の配線層を形成して能動素子間を連結する構造が採用されている。配線層を多層化する構成として、特にゲートアレイ等の特定用途向けの集積回路では、その配線層数は５層ないし６層にも及ぶ〔The National Techncal Roadmap for Semiconductors(1994)(Semiconductor Industry Association)p.98〕。そのため、各素子と配線、もしくは重なり合う配線層同士の接続数は膨大なものになる。
【０００３】
このような多層配線の形成方法として従来から用いられている埋め込み配線技術について以下に述べる。この技術では、配線の形成に際して、金属の化学的機械研磨（以下、ＣＭＰという、ＣＭＰはChemical Mechanical Polishingの略）技術を用いるので、通常の反応性イオンエッチングでは配線パターンを形成することが困難であった銅をも配線材料として用いることができるという特徴がある。銅はエッチング時の反応生成物の揮発性が低いため、通常の反応性イオンエッチングでの加工が困難であったが、銅は低抵抗であり、かつエレクトロマイグレーション耐性、即ち許容電流密度が高いため、配線高さを低くして、同一配線層内の配線間の容量を低減させることができ、ＬＳＩの低消費電力化、及び高性能化に有利であると考えられている。
【０００４】
このような埋め込み配線としては、下層の配線からの接続プラグを形成した後、配線部分のみを銅などで埋め込む構造が初期に提案されているが、ここでは、配線層間の接続も銅によって形成する、いわゆるデュアルダマシン法（Dual Damascene法）〔VMIC Conference(1991)Carter W.Kaante et.al.p144〕（従来例１）について、図５及び図６を用いて以下に詳しく説明する。
【０００５】
図５（ａ）に示すように、半導体基板２１１上には絶縁膜２１２が形成され、さらにこの絶縁膜２１２上には第１配線２１３が形成されている。ＴＥＯＳ系のＣＶＤ法のような成膜技術（ＴＥＯＳはテトラエトキシシランの略、ＣＶＤはChemical Vapor Depositionの略で化学的気相成長をいう）によって、上記のような半導体基板２１１に、配線間に容量が付かないようにするための絶縁膜を堆積する。その後、ＣＭＰのような平坦化技術によって、表面が平坦化された絶縁膜２１４を形成する。そして絶縁膜２１４は、後に第２配線を埋め込んだ時に第１配線２１３上の配線層間の容量が問題とならない程度の厚さ（例えば１．２μｍ程度）に形成する。
【０００６】
次に、図５（ｂ）に示すように、通常の塗布技術によって、配線間の絶縁膜２１４上にフォトレジスト層２１５を形成した後、フォトリソグラフィー技術によって、配線を形成すべき領域上のフォトレジスト層２１５に開口部２１６を形成する。そして、このフォトレジスト層２１５をエッチングマスクに用いたエッチングによって、配線の高さとして必要とされる深さ（例えば０．６μｍ程度）の溝２１７を絶縁膜２１４に形成する、上記の条件では第２配線２２３と第１配線２１３の間が約０．６μｍの絶縁膜２１４で絶縁されており、配線間の容量を充分に抑えることができる。
【０００７】
次に、図５（ｃ）に示すように、フォトレジスト層２１５を除去した後、再びフォトレジスト層２１８を塗布によって形成し、フォトリソグラフィー技術によって、第１配線２１３と接続を取るべき箇所に開口部２１９を形成する。そして、そのフォトレジスト層２１８をエッチングマスクに用いたエッチングによって第１配線２１３が露出するまで、絶縁膜２１４をエッチングして接続孔２２０を形成する。その後、フォトレジスト層２１８を除去する。
【０００８】
次に、図６（ａ）に示すように、ＣＶＤ法によって、配線となる銅２２１を絶縁膜２１４の厚さを超える厚さに、例えば１．５μｍ程度の厚さに堆積する。
【０００９】
その後、金属を研磨するのに適した条件でのＣＭＰ技術によって、溝２１７の内部及び接続孔２２０の内部を除く部分の銅２２１を研磨によって除去する。その結果、図６（ｂ）に示すように、接続孔２２０の内部に接続プラグ部２２２を形成すると共に溝２１７の内部に第２配線２２３を形成する。
【００１０】
上記の従来例１では、まず第２配線２２３を形成するための溝２１７を形成し、その後、接続プラグ部２２２を形成するための接続孔２２０をエッチングする例を説明したが、これらを逆の順序で形成する方法も提案されている。
【００１１】
また、上記の従来例１では、配線材料として低抵抗である銅を用いているが、合金など他の材料を用いる場合もあり、特にアルミニウムやタングステンを用いた場合には、抵抗の低さやエレクトロマイグレーション耐性では銅に劣るが、加工し易いためＣＭＰ技術が不要となる。
【００１２】
【発明が解決しようとする課題】
上記した従来例１のデュアルダマシン法による場合には、図７（ａ）に示すように、フォトレジスト層２１８に開口部２１９を形成するフォトリソグラフィー工程において、溝２１７に対してフォトレジスト層２１８の開口部２１９が合わせずれｅを生じた場合に、その後のフォトレジスト層２１８をマスクとしたエッチングによって、図７（ｂ）に示すように、フォトレジスト層２１８の開口部２１９を転写する状態に形成される接続孔２２０が溝２１７に対してｅだけずれた状態で形成されることになる。
【００１３】
そのため、図８（ａ）の断面図及び図８（ｂ）のレイアウト図に示すように、接続プラグ２２２及び配線２２３を形成した際、接続孔２２０の位置において配線幅が膨らむことになり、配線２２３ａと、接続孔２２０がずれた側に隣接する第２配線２２３ｂとの間隔ｓは、ずれた分だけ設計値よりも狭くなる。そこで、必要とする配線間隔ｓを確保するように第２配線２２３（２２３ａ，２２３ｂ）を形成するには、合わせずれｅの分だけ第２配線２２３（溝２１７）同士の間隔を広くして、第２配線２２３（溝２１７）を形成しなければならない。このことは、微細化にとって障害となる。
【００１４】
また、図７（ｂ）に示すように、フォトレジスト層の開口部２１９がずれた分、接続プラグ２２２の下部において接続プラグ２２２の断面積が小さくなっており（図８（ｂ）の斜線領域Ｒ３に相当）、抵抗の上昇や断線を招くという問題がある。このような配線２２３と接続孔２２０の位置ずれの問題は、上記したデュアルダマシン構造に固有のものではなく、あらゆる多層配線の配線層間の接続技術に常に伴う問題であるが、より高度な微細化の要請から生まれたデュアルダマシン構造技術にとって、位置合わせずれによる微細化の阻害は、極めて深刻な問題である。
【００１５】
このため、上層配線と接続孔の位置ずれを防ぐための手段がこれまでにいくつか提案されている。
【００１６】
例えば、特開平９−３０６９８８号公報（従来例２）には、以下に示す方法が開示されている。
【００１７】
まず、基板上に設けた下層配線を覆う状態に第１絶縁膜を形成した後、この第１絶縁膜よりもエッチング速度が遅い第２絶縁膜を第１絶縁膜上に形成する工程を行う。次に、下層配線に通じる接続孔を形成する領域の第２絶縁膜に開口部を形成する工程を行う。続いて、開口部上及び第２絶縁膜上にこの第２絶縁膜よりもエッチング速度が速い第３絶縁膜を形成する工程を行う。さらにエッチングによって、上層配線を形成する領域の第３絶縁膜に少なくとも開口部が露出する状態に溝を形成すると共に、第１絶縁膜にこの開口部を通じて下層配線に達する接続孔を形成する工程を行う。その後、接続孔内に導電体を埋め込むことで接続プラグを形成すると共に、溝内に導電体を埋め込むことで上層配線を形成する。以上が従来例２による方法である。
【００１８】
この従来例２の方法では、基板上に設けた下層配線を覆う状態に第１絶縁膜を形成し、次に、この第１絶縁膜よりもエッチング速度が遅い第２絶縁膜を第１絶縁膜上に形成した後、下層配線に通じる接続孔を形成する領域上の第２絶縁膜に開口部を形成する。その後、開口部上及び第２絶縁膜上にこの第２絶縁膜よりもエッチング速度が速い第３絶縁膜を形成している。そのため、エッチングによって第３絶縁膜に溝を形成した際、この溝の形成は第２絶縁膜によって停止される。さらにエッチングを進めると、第２絶縁膜はエッチングマスクになり、第２絶縁膜に形成した開口部下の第１絶縁膜がエッチングされ、そこに接続孔が形成される。このとき、第２絶縁膜は第１絶縁膜よりもエッチング速度が遅いため、第３絶縁膜に形成された溝は必要以上に深くならず、２回のエッチング工程によって溝と接続孔とが形成される。その際、第１回目のエッチングでは第２絶縁膜をエッチングし、第２回目のエッチングでは同種の材料で形成した第１絶縁膜と第３絶縁膜とをエッチングする。
【００１９】
しかしながら、この従来例２の方法による場合には、絶縁膜を必ず最低でも３層構造にしなければならないため、工程数が多くなりコストが高くなるという問題がある。また、接続孔の形成は、第２絶縁膜をエッチングマスクとして第１絶縁膜をエッチングして行うが、この時にエッチング選択性を出すのも非常に困難であり、これも高コスト化の原因となる。特に何層にもわたる多層配線を形成する際に、各層すべてに上記の方法を適用するならば、大幅なコストの増加を招くことになる。こうした工程数の増加やエッチングの困難性は、歩留まりが低下する原因にもなる。
【００２０】
また、特開平７−３２６６７４号公報には、接続孔の形成のためのフォトレジスト露光の際に、下層配線と上層配線のパターンの交差部におけるレジスト塗膜の膜厚の違いや下地層からの反射光の強度の違いを利用して、交差部のみに開口部を形成する方法が開示されている（従来例３）。
【００２１】
しかしながら、この従来例３の方法による場合には、非常に余裕の少ない不安定な条件下でのフォトを用いているため、歩留まりが低下するという問題がある。また、この方法を利用できるのは、上層配線と下層配線が交差している場合に限られるため、特に半導体基板上に形成したゲート電極等の電極へ直接つなげる接続孔を形成する場合には適用することができず、用途が限定されるという問題がある。
【００２２】
また、特開平１０−２７８４９号公報には、マルチレベルフォトレジストパターンを用いて、配線の溝と接続孔の両方を一度のフォト工程で形成する方法が開示されている（従来例４）。この従来例４の方法による場合には、配線と接続孔の位置ずれの心配はないが、この方法を実際のプロセス上において安定したものとするためには、厳密な条件の最適化が必要である。このため、この方法を現実に用いることはとても難しく、仮にこの方法を用いた場合には、歩留まりの低下や高コスト化を招くおそれがある。
【００２３】
また、特開平６−１６３７１７号公報には、デュアルダマシンプロセスについて直接言及したものではないが、解像限界幅以上の幅の接続孔と解像限界幅より細い幅の配線とのパターンを同時に露光し、接続孔部を完全に露光すると共に、配線部のフォトレジストの上層部のみを露光して除去する方法が開示されている（従来例５）。この従来例５の方法による場合には、接続孔と配線を形成するためのフォトを一度に行うため、位置ずれは防ぐことができるが、配線部の露光を不十分に行うという不安定なプロセスであるため、歩留まりが低下するという問題がある。また、実際に形成される配線の幅を細くし過ぎると、配線遅延や断線の原因となる。配線及び接続孔は共にデバイス上必要とされるだけの断面積を確保する必要があり、このような重要な工程において上記の不安定なプロセスを用いることは好ましくない。
【００２４】
上述したように、配線用の溝と接続孔の位置ずれを防止するための従来例２〜従来例５のいずれの方法による場合にも、工程数の大幅な増加によるコストの増加、不安定なプロセスによる歩留まりの低下、又は用途の限定といった問題のいずれかを生じることになる。
【００２５】
本発明は、こうした従来技術の課題を解決するものであり、製造工程において不安定なプロセスや工程数の増加がほとんどなく、コストの増加を抑制でき、高歩留まりを維持できると共に、用途が限定されず汎用性に優れた、上層配線用の溝と接続孔の位置ずれを防止することができる多層配線の形成方法を提供することを目的とする。
【００２６】
【課題を解決するための手段】
本発明の多層配線の形成方法は、基板上に設けた下層配線を覆うように絶縁膜を形成する工程と、該絶縁膜上に第１のフォトレジスト層を形成する工程と、該第１のフォトレジスト層をエッチングマスクとして第１のエッチングを行い該絶縁膜に溝を形成する工程と、該第１のフォトレジスト層上に、第２のフォトレジスト層を形成する工程と、該第２のフォトレジスト層をマスクとして第２のエッチングを行い、該絶縁膜に該下層配線に達する接続孔を形成する工程と、該接続孔及び該溝を導電体で埋め込み、プラグ及び上層配線を形成する工程とを包含しており、そのことにより上記目的が達成される。
【００２７】
好ましくは、前記第１のフォトレジスト層を、ネガ型のフォトレジストにより形成する。
【００２８】
また、好ましくは、前記第２のエッチングより前に、フォトレジスト層を硬化させる工程を含む構成とする。
【００２９】
また、好ましくは、前記第２のフォトレジスト層を形成する工程より前に、反射防止膜を形成する工程を含む。
【００３０】
また、好ましくは、前記溝を構成とする形成する工程と、前記第２のフォトレジスト層を形成する工程の間に、フッ酸処理をする工程を含む構成とする。
【００３１】
以下に、本発明の作用について説明する。
【００３２】
上記の形成方法によれば、第１のフォトレジスト層をエッチングマスクとして第１のエッチングを行い絶縁膜に上層配線用の溝を形成し、この第１のフォトレジスト層を除去することなく、第１のフォトレジスト層上に形成した第２のフォトレジスト層をマスクとして第２のエッチングを行い、絶縁膜に下層配線に達する接続孔を形成する。その後、接続孔及び溝を導電体で埋め込み、プラグ及び上層配線を形成する。即ち、接続孔が、上層配線用の溝の形成の際のマスクとなる第１のフォトレジスト層の開口部と、第２のフォトレジスト層の開口部の重なった部分を通してエッチングすることによって形成されるため、接続孔を溝に完全に重なった位置に形成することが可能となる。このため、上層配線用の溝と接続孔の位置ずれが防止され、配線間隔が設計どおりとなり、プラグの断面積が減少することもなくなるので、微細化に際し配線による抵抗の上昇、信号遅延、駆動電流の低下等を防ぐことが可能となる。
【００３３】
しかも、製造工程において不安定なプロセスや特殊なプロセスがなく、工程数の増加もほとんどないので、用途が限定されず汎用性に優れており、製造コストの増加を抑制し、高歩留まりを維持することが可能となる。また、高度な微細化が、従来と同程度の解像度をもつステッパーを用いて実現することができる。
【００３４】
第１のフォトレジスト層を、ネガ型のフォトレジストにより形成すると、これをマスクとしてドライエッチングによって配線用の溝を形成する場合に、第１のフォトレジスト層がエッチングガスのプラズマに曝されることによってレジストの架橋が進み、硬化される。従って、より幅広いエッチング条件の適用が可能となり、本発明の適用範囲が拡がることとなる。
【００３５】
尚、第２のエッチングより前に、紫外線照射等によってフォトレジスト層を硬化させる工程を含む構成としてもよい。
【００３６】
また、第２のフォトレジスト層を形成する工程より前に、反射防止膜を形成する工程を含む構成とすると、反射防止膜を用いることによって、第２のフォトレジスト層に対するフォトリソグラフィーをより正確に行うことが可能となる。
【００３７】
更には、溝を形成する工程と、第２のフォトレジスト層を形成する工程の間に、フッ酸処理をする工程を含む構成とすると、上層配線用の溝を形成するための第１のエッチング時におけるエッチング残渣がリフトオフによって除去されるので、接続孔の形成プロセスをより安定化することが可能となる。
【００３８】
【発明の実施の形態】
以下に、本発明の実施の形態を図面に基づいて具体的に説明する。
【００３９】
（実施形態１）
図１及び図２に、本発明の実施形態１による多層配線の形成方法の一例を示す。
【００４０】
この実施形態１は、デュアルダマシン法を改良した２層配線構造の形成方法であって、その詳細を図１及び図２を用いて以下に詳しく説明する。
【００４１】
まず、集積回路の能動素子（図示省略）が形成され、その能動素子を覆う状態に絶縁層（図示省略）が形成された基板（以下、半導体基板という）１１上に、下層配線１２を形成する。この下層配線１２は、下層配線１２を形成するための導電層をスパツタリング法によって形成した後、フォトリソグラフィー技術とエッチング技術とによる導電層のパターニングによって形成したものである。尚、下層配線１２を形成するための導電層の形成は、スパッタリング法以外の他の成膜技術を用いてもよく、例えばＣＶＤ法を用いることができる。
【００４２】
次に、図１（ａ）に示すように、半導体基板１１上に下層配線１２を覆う絶縁膜１３を形成する。ここでは、この絶縁膜１３をＣＶＤ法によって酸化シリコン（ＳｉＯ2）により形成するが、その際、この絶縁膜１３は、絶縁膜１３の表面を平坦化した後に下層配線１２とこれから形成する上層配線との配線層間の容量が充分に低くなる厚さとなるように、上層配線を含む厚さが、例えば１．２μｍ程度を確保できるように形成する必要がある。その後、ＣＭＰ等の平坦化技術によって絶縁膜１３の表面を平坦化すると、下層配線１２上の絶縁膜１３は１．２μｍ程度の厚さが確保されている。
【００４３】
次に、図１（ｂ）に示すように、塗布技術によって絶縁膜１３上に第１のフォトレジスト層１４を形成する。その後、通常のフォトリソグラフィー技術によって、上層配線を埋め込むための溝を形成する領域上の第１のフォトレジスト層１４に開口部１５を形成する。続いて、このフォトレジスト層１４をエッチングマスクとして用いた反応性イオンエッチングによって、絶縁膜１３に上層配線２２を埋め込むための溝１６（１６ａ，１６ｂ）を形成する（第１のエッチング）。このエッチングは、シリコン酸化膜をエッチングするフロロカーボン系ガス等を用い、反応性イオンエッチング装置によって行った。このエッチングの際に、第１のフォトレジスト層１４はエッチングガスのプラズマに曝されるため硬化する。ここで、形成する溝１６の深さは、上層配線２２を埋め込んで形成するために必要とされる深さであり、かつ、上層配線２２と下層配線１２との配線層間の容量が充分に低くなる程度に両配線の距離を保つことができる深さとする必要があり、ここでは、溝１６の深さを０．６μｍ程度とした。
【００４４】
次に、図１（ｃ）に示すように、第１のフォトレジスト層１４を除去することなく、この第１のフォトレジスト層１４上に更に塗布技術等によって第２のフォトレジスト層１７を形成する。その後、フォトリソグラフィー技術を用いて、第２のフォトレジスト層１７に対し、下層配線１２に接続するための接続孔１９（図２（ａ）参照）が形成される領域に対応する位置に開口部１８を形成する。ここで、この開口部１８の大きさは、実際に形成しようとする接続孔１９よりも大きくしている。
【００４５】
次に、図２（ａ）に示すように、反応性イオンエッチングによって、絶縁膜１３に接続孔１９を形成する（第２のエッチング）。このエッチングの際には、第２のフォトレジスト層１７がエッチングマスクとなると同時に、下層の第１のフォトレジスト層１４も、先に述べたように硬化しているため、再度のエッチングでも充分にエッチングマスクとして働く。このため、接続孔１９は、第２のフォトレジスト層１７の開口部１８、第１のフォトレジスト層１４の開口部１５、及び溝１６の重なり部分に形成されることになる。このエッチングも、例えば酸化シリコンをエッチングするフロロカーボン系ガス等を用い、反応性イオンエッチング装置によって、接続孔１９が下層配線１２に達するようにエッチングを行った。
【００４６】
次に、図２（ｂ）に示すように、例えばアッシングと洗浄によって第１のフォトレジスト層１４及び第２のフォトレジスト層１７を除去した後、ＣＶＤ法によって接続孔１９及び溝１６の各内部を埋め込むと共に、絶縁膜１３上の上面を超える高さになるまで導電体２０、例えば銅を堆積する。尚、レジスト除去方法は上記以外の他の手段を用いても構わない。
【００４７】
次に、図２（ｃ）に示すように、ＣＭＰ等の平坦化技術によって、絶縁膜１３上の配線部分以外の導電体２０を完全に除去し、接続孔１９の内部に接続プラグ２１を形成すると共に、溝１６の内部に上層配線２２（２２ａ，２２ｂ）を形成する。その際、接続孔１９が溝１６の一部分に接続しているので、上層配線２２ｂの一部分は接続プラグ２１に接続される。従って、接続プラグ２１によって、上層配線２２ｂと下層配線１２とが接続される多層配線構造が完成される。
【００４８】
上述した実施形態１では、２層配線構造の形成方法を例示したが、３層以上の配線構造を形成する場合にも適用することができ、その場合には上層配線を下層配線として上記と同様のプロセスを繰り返し行えばよい。
【００４９】
また、導電体２０の材料は、銅に限定されることはなく、銅以外の材料、例えば銅合金、アルミニウム合金、又は他の金属材料としてもよい。また、その堆積方法もＣＶＤ法に限定されるものではない。
【００５０】
また、接続プラグと配線を、導電材料を絶縁膜１３の上面を越える高さに堆積した後平坦化することにより形成する例を示したが、本発明はこれに限るものではなく、他の形成方法を用いてもよく、例えば導電材料を接続孔と溝部にのみ選択成長させる手段を用いることができる。特に、導電材料としてアルミニウム等を用いた場合には、堆積後エッチバックによって容易に配線を形成することができる。
【００５１】
さらに、絶縁膜１３を酸化シリコンで形成する例を示したが、本発明はこれに限るものではなく、絶縁性に優れた膜であれば他の材料を用いてもよい。例えば、炭素（Ｃ）原子を含む低誘電率材料として、有機ＳＯＧ（誘電率ε＝３．０〜３．５）、ポリイミド（誘電率ε＝３．０〜３．５）、ベンゾシクロブテン（誘電率ε≒２．６）、ポリパラキシリレン（誘電率ε≒２．４）等がある。これらの材料は、炭素原子、いわゆるアルキル基を含むことで材料の密度を低下させること、及び原子自身の分極率を低下させることにより、低誘電率になっている。また、これらの材料は単に誘電率が低いだけではなく、半導体装置の材料としての耐熱性を有している。ポリイミドはイミド結合を有することにより、ベンゾシクロブテンやポリパラキシリレンはベンゼン環のポリマーとなることにより、それぞれ耐熱性を有している。
【００５２】
また、各種膜の成膜方法は、上記した方法に限定されることはなく、ＣＶＤ法、スパッタリング法、蒸着法、塗布法等の各種の成膜方法のうちから最適な方法を適宜選択することができる。
【００５３】
上述した実施形態１による多層配線の形成方法では、半導体基板１１上に設けた下層配線１２を覆う状態に絶縁膜１３を形成し、第１のフォトレジスト層１４をエッチングマスクとして反応性イオンエッチングを行い、この絶縁膜１３に、上層配線２２を埋め込むべき溝１６を形成した後、第１のフォトレジスト層１４を除去することなく、更に第２のフォトレジスト層１７を形成し、フォトリソグラフィー技術によって、接続孔１９を形成する領域上に開口部１８を形成する。そして、反応性イオンエッチングを行うことにより、第２のフォトレジスト層１７の開口部１８と溝１６との交差部分のみがエッチングされ、接続孔１９が形成される。
【００５４】
ここでは、第１のフォトレジスト層１４をマスクとして溝１６を形成する際、フォトレジスト層がエッチングガスのプラズマに曝されることによって硬化する性質を利用し、第１のフォトレジスト層１４を接続孔１９の形成の際にもマスクとして利用した後に、第１のフォトレジスト層１４を第２のフォトレジスト層１７と共に除去している。
【００５５】
従って、この実施形態１では、従来技術に含まれないような新たな工程を全く加えておらず、各プロセスも生産に携わる者ならば熟知しているものばかりであるため、発明の実施にあたっては現状の設備をそのまま用いることができる。当然、従来のノウハウやプロセス条件も殆どそのまま流用することができ、本発明の方法を実際の量産工場で適用するのも非常に容易であり、歩留まりを下げることもない。また、従来例に比べ、フォトレジスト層の除去工程を少なくできるという利点があり、この工程数の減少によりコストの低減をも実現できる。更には、発明の実施にあたって、下層配線の形状による制限を受けることがなく汎用性があるので、発明の適用範囲を拡大することができる。
【００５６】
また、第２のフォトレジスト層１７を第１のフォトレジスト層１４の上に形成しているため、第２のフォトレジスト層１７に対するフォトリソグラフィーの際に下地からの反射による影響をほとんど受けない。このため、第２のフォトレジスト層１７として膜厚の薄く下地の影響を受けやすい化学増幅型レジストを用いた場合でも、フォトリソグラフィーを高精度に行うことが可能である。
【００５７】
この実施形態１は、以上のような多くの利点を持つだけでなく、上層配線と接続孔との位置ずれを防ぐという極めて重要な効果を併せて奏し得、多くの優れた効果を同時に達成している。
【００５８】
すなわち、接続孔１９は、上層配線２２が埋め込まれる溝１６の形成の際のマスクとなる第１のフォトレジスト層１４の開口部１５と、第２のフォトレジスト層１７の開口部１８の重なった部分を通してエッチングすることによって形成されるため、接続孔１９を溝１６に完全に重なった位置に形成することができる。このため、図８に示したような接続孔１９の位置ずれにより配線間隔ｓが接近する等の心配がなく、微細化する上でとても有利である。
【００５９】
次に、上述した実施形態１における第２のフォトレジスト層１７の開口部１８の形状について図３及び図４を用いて説明する。
【００６０】
まず、１つの配線を設ける場合の開口部１８の形状について、図３を用いて説明する。
【００６１】
図３（ａ）の平面レイアウト図に示すように、第２のフォトレジスト層１７の開口部１８は、Ｘ方向の幅ｗ３（但し、ｗ３＞ｗ２）、Ｙ方向の幅ｖ３の長方形に形成し、上層配線２２が形成されるＹ方向の溝１６の幅ｗ２に対し、Ｘ方向に合わせずれ余裕を付加した寸法で形成されている。従って、第２のフォトレジスト層１７の開口部１８を形成する際に合わせずれが生じても、この開口部１８は、溝１６に直交するＸ方向に、溝１６を跨ぐように形成することが可能である。このため、接続孔１９の形成は、上層配線２２が埋め込まれる溝１６の形成の際のマスクとして、第１のフォトレジスト層１４の開口部１５と第２のフォトレジスト層１７の開口部１８の重なった部分を通してエッチングすることによって形成されるため、図３（ｂ）のＡ−Ａ’断面図に示すように、上層配線２２が形成される溝１６のＸ方向の幅ｗ２と接続孔１９の幅ｗ１とは自己整合的にほぼ同じになり、第２のフォトレジスト層１７の開口部１８の幅ｗ３にはよらない。このため、開口部１８のＸ方向の幅ｗ３は、位置合わせずれの余裕を見込んで、実際の接続孔１９よりも大きくとればよい。これにより、図８（ａ）及び図８（ｂ）に示したような接続プラグの断面積の減少による抵抗の上昇、信号遅延、駆動電流の低下等の問題を防ぐことができる。
【００６２】
他方、接続孔１９のＹ方向の幅ｖ１は、第２のフォトレジスト層１７がエッチングマスクになって形成されるので、開口部１８のＹ方向の幅ｖ３が転写される。この時、Ｙ方向の合わせずれは問題にならない。そのため、図３（ｃ）のＢ−Ｂ’断面図に示すように、第２のフォトレジスト層１７の開口部１８のＹ方向の幅ｖ３は、形成しようとする接続孔１９の設計寸法ｖ１で形成されている。
【００６３】
次に、複数の配線を設ける場合の開口部１８の形状について、図４を用いて説明する。
【００６４】
図４（ａ）に示すように、第２のフォトレジスト層１７の開口部１８は、Ｘ方向には実際の接続孔１９よりも大きくとることができるので、設計上、幅ｗの上層配線用の溝１６が所定の配線間隔ｓで並列に配設されており、接続孔１９が上層配線用の溝１６に直交するＸ方向に隣接して形成される場合には、第２のフォトレジスト層１７の開口部１８を隣接する上層配線用の溝１６に跨って連続して形成することが可能である。開口部１８を隣接するｎ本の溝１６に跨って形成する場合、合わせずれの余裕を見込まない場合の開口部１８のＸ方向の幅ｈ２の設計寸法は、開口部１８がｎ本の溝を跨ぐので、ｈ２＝ｎ・ｗ＋（ｎ−１）・ｓ・・・・（式１）となる。従って、合わせずれの余裕を考慮する場合の開口部１８のＸ方向の幅ｈ１は、ｈ２に対して、ｄ＜ｐ＜（ｓ−ｄ）なる関係を満足する合わせずれの余裕ｐを両側に付加すればよい。ここで、破線で示す開口領域２３は、第２のフォトレジスト層１７の開口部１８の形成の際に合わせずれを設けない場合を示しており、配線と垂直なＸ方向にずれた場合における開口領域２３と溝１６との最大ずれ量をｄとしている。
【００６５】
従って、第２のフォトレジスト層１７の開口部１８の位置合わせずれを見込まない場合の幅ｈ２に対して、実際に形成すべき第２のフォトレジスト層１７の開口部１８の幅ｈ１は片側でｄより大きく（ｓ−ｄ）より小さい合わせずれ余裕の分だけ拡げ、ｈ１＝ｈ２＋２ｐ・・・・（式２）の関係を満たす幅ｈ１とすればよい。これにより、図４（ａ）において斜線領域Ｒ１で示す所望の接続面積を持つ接続孔１９を溝１６上からはみ出すことなく形成することができる。また、隣接して接続孔１９を形成しない場合には、上記の式１においてｎ＝１とすればよく、この場合はｈ２はｗに一致する。
【００６６】
また、接続孔１９の断面形状は、図４（ａ）に示す正方形に限定されることはなく、長方形、平行四辺形、円形、楕円形等の他の形状であってもよい。
【００６７】
従って、図４（ａ）では、上層配線用の溝１６が所定の配線間隔ｓで並列に配設され、接続孔１９が上層配線用の溝１６に直交する方向に隣接して形成される場合を示したが、実際には、配線用の溝の間隔が一定でない場合や、接続孔１９の並ぶ方向が配線用の溝１６に直交しない場合も考えられる。この場合にも、配線、接続孔の配列に基づいて、第２のフォトレジスト層１７の開口部１８の形状を適宜選べばよく、上記の考え方に準じて、位置合わせずれの余裕を考慮しておけば、一つの開口部で複数の接続孔を形成することが可能である。
【００６８】
図４（ｂ）に、その一例として、開口部１８の形状を平行四辺形とする場合を示す。この場合でも、第２のフォトレジスト層１７の開口部１８の大きさは、配線に垂直なＸ方向にのみ位置合わせずれの余裕を見ておけばよい。従って、ここでは開口部１８の形状を平行四辺形としているが、位置合わせずれの余裕、及び形成される接続プラグの断面積（斜線領域Ｒ２）を充分に確保できさえすれば、開口部１８の形状には制限がないので、配線や接続孔のレイアウトに従って開口部１８の形状を適宜決めればよい。
【００６９】
図４に示すように、接続孔１９の形成時のフォトリソグラフィーにおいて、第２のフォトレジスト層１７の開口部１８を複数の接続孔１９に跨るように大きくとる場合には、従来技術においてフォトレジスト層の開口部を形成すべき接続孔の大きさと同じにする場合に比べ、フォトリソグラフィーをはるかに容易に行うことができるという利点がある。具体的には、従来技術では、接続孔を形成する際のフォトレジストマスクの開口部は、接続孔の設計寸法そのものでなければならず、そのような微細な径の開口部をレジスト膜に形成するためには、エキシマ・レーザーやＸ線などを用いた高解像度のステッパーが必要となる。
【００７０】
他方、図４に示す本発明の方法では、接続孔を形成する際のフォトレジストマスクの開口部１８は、配線に垂直なＸ方向に大きく拡がりを持っているが、このような細長い開口部の形成は、従来技術で必要とされる微細な径の開口部の形成に比べはるかに容易であり、上層配線用の溝１６の形成時のフォトリソグラフィーに用いるのとほぼ同程度の解像度のステッパーで精度よく形成することができる。従って、上記実施形態１では、例えば径０．３μｍ程度の接続孔を、ｉ線（λ＝３６５ｎｍ）を用いたフォトリソグラフィー技術だけで、極めて精度よく形成することができる。このように、フォトリソグラフィーの際に従来技術で要求されたほどの高解像度が必要とされないため、コストを低減し歩留まりを上昇させることができるという利点がある。換言すれば、本発明によれば、従来技術よりも高度な微細化が同じ性能のステッパーを用いて実現することができることになる。
【００７１】
（実施形態２）
次に、本発明の実施形態２による多層配線の形成方法について説明する。
【００７２】
実施形態２は、上記第１の実施形態における第１のフォトレジスト層１４を、ネガ型のフォトレジストにより形成するものである。ネガ型のフォトレジストは、露光時に光が照射された部分のフォトレジスト材が架橋され現像後に残る。このため、第１のフォトレジスト層１４としてネガ型のフォトレジストを用い、これをマスクとしてドライエッチングによって配線用の溝を形成する場合には、第１のフォトレジスト層１４がエッチングガスのプラズマに曝されることによってレジストの架橋が進み、硬化がより顕著となる。このように、レジストが効果的に硬化すれば、より幅広いエッチング条件の適用が可能となり、本発明の適用範囲が拡がることとなる。
【００７３】
（実施形態３）
次に、本発明の実施形態３による多層配線の形成方法について説明する。
【００７４】
実施形態３は、上記第１の実施形態における第２のフォトレジスト層１７をマスクとして絶縁膜１３に接続孔１９を形成するためのエッチング（第２のエッチング）より前に、フォトレジスト層を硬化させる工程を含むものである。具体的には、例えば第１のフォトレジスト層１４と第２のフォトレジスト層１７をマスクとして接続孔１９を形成する前に、紫外光照射等によって、フォトレジスト層を硬化させる処理を行った。ここでは、第１のフォトレジスト層１４を露光、現像した後、上層配線用の溝１６を形成するエッチング（第１のエッチング）の前に、硬化処理を行ったが、第２のフォトレジスト層１７を露光、現像した後、接続孔１９を形成するためのエッチング（第２のエッチング）の前に硬化処理を行ってもよい。要するに、この実施形態３では、エッチング時のマスクであるフォトレジスト層を硬化させて、本発明をより幅広いエッチング条件においても適用できるようにすることを目的としているので、この目的に沿うような硬化処理を工程の適当な箇所に加えればよい。加えて、紫外光照射などの硬化処理は、半導体装置の製造におけるフォトリソグラフィー技術としては一般的なものであり、この硬化処理工程を増やしても製造コストをほとんど増加させることがなく、むしろエッチング工程を安定化させて歩留まりを上昇させることができる。尚、本技術は、上記実施形態２に示したネガ型のフォトレジストの使用と併用してもよい。
【００７５】
（実施形態４）
次に、本発明の実施形態４による多層配線の形成方法について説明する。
【００７６】
実施形態４は、上記の実施形態１において、第２のフォトレジスト層１７を形成する前に、反射防止膜を形成する工程を含むものである。反射防止膜を用いることによって、第２のフォトレジスト層１７に対するフォトリソグラフィーをより正確に行うことができる。この実施形態４におけるフォトリソグラフィーやドライエッチングは、通常の反射防止膜を使用した場合に一般的に用いられているフォト方法やエッチング方法に準じて行えばよい。尚、本技術は、上記実施形態２に示したネガ型のフォトレジストの使用や、上記実施形態３に示したフォトレジスト層の硬化工程と併用してもよい。
【００７７】
（実施形態５）
次に、本発明の実施形態５による多層配線の形成方法について説明する。
【００７８】
実施形態５は、上記の実施形態１において、上層配線用の溝１６を形成する工程と、第２のフォトレジスト層１７を形成する工程の間に、フッ酸処理をする工程を含むものである。具体的には、このフッ酸処理の条件として、例えば０．５％フッ酸水溶液に３０秒間浸した後、充分水洗を行った。このフッ酸処理を加えることにより、上層配線用の溝１６を形成するためのエッチング時におけるエッチング残渣をリフトオフによって除去することができ、接続孔１９の形成プロセスをより安定したものにすることができる。尚、本技術は、上記実施形態２に示したネガ型のフォトレジストの使用、上記実施形態３に示したフォトレジスト層の硬化工程、及び上記実施形態４に示した反射防止膜の形成工程と併用してもよい。
【００７９】
【発明の効果】
以上説明したように、本発明の多層配線の形成方法によれば、第１のフォトレジスト層をエッチングマスクとして第１のエッチングを行い絶縁膜に上層配線用の溝を形成し、この第１のフォトレジスト層を除去することなく、第１のフォトレジスト層上に形成した第２のフォトレジスト層をマスクとして第２のエッチングを行い、絶縁膜に下層配線に達する接続孔を形成し、その後、接続孔及び溝を導電体で埋め込み、プラグ及び上層配線を形成するので、接続孔を、上層配線用の溝の形成の際のマスクとなる第１のフォトレジスト層の開口部と、第２のフォトレジスト層の開口部の重なった部分を通してエッチングすることによって形成することができるため、接続孔を溝に完全に重なった位置に形成することができる。
【００８０】
このため、上層配線用の溝と接続孔の位置ずれを防止でき、配線間隔を設計どおりにでき、プラグの断面積が減少することもなくなるので、微細化に際し配線による抵抗の上昇、信号遅延、駆動電流の低下等を防ぐことができる。
【００８１】
しかも、製造工程において不安定なプロセスや特殊なプロセスがなく、工程数の増加もほとんどないので、用途が限定されず汎用性に優れており、製造コストの増加を抑制し、高歩留まりを維持することができる。また、高度な微細化が、従来と同程度の解像度をもつステッパーを用いて実現することができる。
【００８２】
加えて、接続孔の位置合わせずれを防ぐ手段として従来例のように下地構造を利用していないので、本発明を適用するにあたって、下地構造による制限がなく、汎用性に優れている。
【００８３】
また、第１のフォトレジスト層を、ネガ型のフォトレジストにより形成すると、これをマスクとしてドライエッチングによって配線用の溝を形成する場合に、第１のフォトレジスト層を、エッチングガスのプラズマに曝すことによってレジストの架橋を進め、硬化させることができるので、より幅広いエッチング条件の適用が可能となり、本発明の適用範囲を拡げることができる。
【００８４】
尚、第２のエッチングより前に、紫外線照射等によってフォトレジスト層を硬化させる工程を含む構成としても同様の効果が得られる。
【００８５】
また、第２のフォトレジスト層を形成する工程より前に、反射防止膜を形成する工程を含む構成にすると、反射防止膜を用いることによって、第２のフォトレジスト層に対するフォトリソグラフィーをより正確に行うことができ、微細化する上で有効である。
【００８６】
更には、溝を形成する工程と、第２のフォトレジスト層を形成する工程の間に、フッ酸処理をする工程を含む構成とすると、上層配線用の溝を形成するための第１のエッチング時におけるエッチング残渣がリフトオフによって除去されるので、接続孔の形成プロセスをより安定化することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１による多層配線の形成方法を示す製造工程図（その１）である。
【図２】本発明の実施形態１による多層配線の形成方法を示す製造工程図（その２）である。
【図３】本発明の実施形態１による多層配線の形成方法において、合わせずれの余裕を考慮した接続孔の形成方法を説明する説明図であって、（ａ）が平面図、（ｂ）がＡ−Ａ’断面図、（ｃ）がＢ−Ｂ’断面図である。
【図４】本発明の実施形態１による多層配線の形成方法において、開口部のレイアウト例を示す平面図である。
【図５】従来例１のデュアルダマシン法により多層配線を形成する工程を示す製造工程図（その１）である。
【図６】従来例１のデュアルダマシン法により多層配線を形成する工程を示す製造工程図（その２）である。
【図７】従来例１のデュアルダマシン法により多層配線を形成する際に、配線用の溝と接続孔に位置ずれが生じる状態を表す断面図である。
【図８】従来例１のデュアルダマシン法により多層配線の形成する際に、配線用の溝と接続孔の位置ずれにより、配線間隔にずれが生じる状態を表す説明図であって、（ａ）がＣ−Ｃ’断面図、（ｂ）がレイアウト図である。
【符号の説明】
１１  半導体基板
１２  下層配線
１３  絶縁膜
１４  第１のフォトレジスト層
１５  第１のフォトレジスト層の開口部
１６  溝
１７  第２のフォトレジスト層
１８  第２のフォトレジスト層の開口部
１９  接続孔
２０  導電体
２１  接続プラグ
２２  上層配線
【図１】
0003815889.tif 000002
【図２】
0003815889.tif 000003
【図３】
0003815889.tif 000004
【図４】
0003815889.tif 000005
【図５】
0003815889.tif 000006
【図６】
0003815889.tif 000007
【図７】
0003815889.tif 000008
【図８】
0003815889.tif 000009