(57)【特許請求の範囲】
【請求項１】
能動素子と、この能動素子に接続する第１伝送線路と、この第１伝送線路に接続する第２伝送線路とが、同一半導体基板に形成された半導体装置であって、
上記第１伝送線路は、上記半導体基板上に形成された第１導体と、この第１導体上に形成された第１誘電体と、この第１誘電体上に形成された第２導体とからなり、
上記第２伝送線路は、上記半導体基板上に形成された信号導体と、上記半導体基板の下面に形成された接地導体と、上記信号導体と接地導体との間の半導体基板の部分である第２誘電体とからなり、
上記能動素子に上記第１伝送線路の第２導体の一端を接続し、この第２導体の他端を、上記第２伝送線路の信号導体に接続すると共に、
上記能動素子の共通端子を上記第１伝送線路の第１導体に接続し、この第１導体を、上記半導体基板を貫通して形成したビアホールを介して、上記第２伝送線路の接地導体に接続したことを特徴とする半導体装置。
【請求項２】
請求項１に記載の半導体装置において、
上記第１伝送線路の第１導体の幅は、上記第１誘電体の厚みの４倍以上であることを特徴とする半導体装置。
【請求項３】
請求項１または２に記載の半導体装置において、
上記半導体基板の平面において、上記ビアホールの上記能動素子に近い端と、上記能動素子の上記ビアホールに近い端との間の上記第１伝送線路の線路長さは、７５μｍ以上であることを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか１つに記載の半導体装置において、
上記第１伝送線路の第２導体の幅は、上記第１導体の幅よりも小さいことを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか１つに記載の半導体装置において、
上記ビアホールは、上記半導体基板の平面において、上記第１伝送線路の第２導体を挟んで２個以上形成されていることを特徴とする半導体装置。
【請求項６】
請求項１乃至４のいずれか１つに記載の半導体装置において、
上記ビアホールは、上記第１伝送線路の第２導体の直下に形成されていることを特徴とする半導体装置。
【請求項７】
請求項１乃至６のいずれか１つに記載の半導体装置において、
上記第１伝送線路の第２導体は、上記能動素子の入力端子に接続する入力第２導体と、上記能動素子の出力端子に接続する出力第２導体とからなり、
上記第２伝送線路の信号導体は、上記第１伝送線路の入力第２導体に接続する入力信号導体と、上記第１の伝送通路の出力第２導体に接続する出力信号導体とからなることを特徴とする半導体装置。
【請求項８】
請求項１乃至７のいずれか１つに記載の半導体装置において、
上記能動素子は複数の能動素子であり、
上記第１伝送線路の第２導体は、上記複数の能動素子に各々接続する複数の枝部と、上記複数の枝部に接続する幹部とからなることを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置において、
上記第１伝送線路の第１導体は、上記複数の能動素子に各々接続する複数の枝部と、上記複数の枝部に接続する幹部とからなることを特徴とする半導体装置。
【請求項１０】
請求項１乃至７のいずれか１つに記載の半導体装置において、
上記能動素子は複数の能動素子であり、
上記第１伝送線路の第２導体は、上記複数の能動素子に各々接続する複数の第２導体であり、
上記第２伝送線路の信号導体は、上記複数の第２導体に各々接続する複数の枝部と、上記複数の枝部に接続する幹部とからなることを特徴とする半導体装置。
【請求項１１】
請求項１乃至１０のいずれか１つに記載の半導体装置を備える高周波信号増幅装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に関し、特に、トランジスタ等の能動素子と伝送線路とを同一半導体基板上に形成した半導体装置に関する。
【０００２】
【従来の技術】
従来、この種の半導体装置としては、図１２に示すようなものがある（特開平７−２４０６４５号公報）。この半導体装置は、半導体基板上に、能動素子としての電界効果トランジスタ９０１がソース接地の回路構成で形成されている。図１２では、簡単のために、電界効果トランジスタ９０１を矩形で表している。上記電界効果トランジスタ９０１は、ゲート配線端子９０２が入力用マイクロストリップ線路の信号導体９０３に接続され、ドレイン配線端子９０４が出力用マイクロストリップ線路の信号導体９０５に接続されている。上記入力用および出力用マイクロストリップ線路は、上記半導体基板の表面に形成された信号導体と、上記半導体基板の裏面全面に形成された金属層の接地導体とからなる。
【０００３】
上記電界効果トランジスタのソース配線端子９０６，９０６は、入力信号および出力信号の共通端子であり、このソース配線端子９０６，９０６は、伝送線路９０８，９０８に接続している。この伝送線路９０８は、上記電界効果トランジスタ９０１に近接して半導体基板を貫通して形成されたビアホール９０７，９０７で、半導体基板の裏面の接地導体に電気的に接続している。
【０００４】
上記ビアホール９０７，９０７を電界効果トランジスタ９０１に近接して形成して、電界効果トランジスタのソース配線端子９０６とビアホール９０７との間の伝送線路９０８の線路長さを小さくすることによって、線路長さに対応して増大する接地インダクタンス（グランドインダクタンスともいう）を小さくするようにしている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置は、製造時に、半導体基板をエッチングしてビアホール９０７を形成する際、このビアホール９０７の形成位置に近接して予め形成された電界効果トランジスタ９０１が、サイドエッチングによって損傷する場合があり、歩留まりが低いという問題がある。
【０００６】
そこで、本発明の目的は、接地インダクタンスを大きくすることなく、高い歩留まりで製造できる半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明の半導体装置は、能動素子と、この能動素子に接続する第１伝送線路と、この第１伝送線路に接続する第２伝送線路とが、同一半導体基板に形成された半導体装置であって、
上記第１伝送線路は、上記半導体基板上に形成された第１導体と、この第１導体上に形成された第１誘電体と、この第１誘電体上に形成された第２導体とからなり、
上記第２伝送線路は、上記半導体基板上に形成された信号導体と、上記半導体基板の下面に形成された接地導体と、上記信号導体と接地導体との間の半導体基板の部分である第２誘電体とからなり、
上記能動素子に上記第１伝送線路の第２導体の一端を接続し、この第２導体の他端を、上記第２伝送線路の信号導体に接続すると共に、
上記能動素子の共通端子を上記第１伝送線路の第１導体に接続し、この第１導体を、上記半導体基板を貫通して形成したビアホールを介して、上記第２伝送線路の接地導体に接続したことを特徴としている。
【０００８】
上記構成の半導体装置によれば、能動素子と、第１伝送線路と、第２伝送線路とが同一の半導体基板に形成されており、上記能動素子の入力端子または出力端子に上記第１伝送線路の第２導体の一端を接続し、上記能動素子の共通端子に上記第１伝送線路の第１導体を接続する。そして、上記第１伝送線路の第２導体の他端を第２伝送線路の信号導体に接続し、上記第１伝送線路の第１導体をビアホールを介して第２伝送線路の接地導体に接続する。この構成によって、接地インダクタンスを大きくすることなくビアホールを能動素子から離して形成でき、その結果、上記能動素子を損傷することなくビアホールを半導体基板に形成できて、半導体装置の歩留まりを高くできる。
【０００９】
１実施形態の半導体装置は、上記第１伝送線路の第１導体の幅は、上記第１誘電体の厚みの４倍以上であることを特徴としている。
【００１０】
上記実施形態の半導体装置によれば、上記第１伝送線路の第１導体の幅を、上記第１誘電体の厚みの４倍以上にすることによって、接地インダクタンスを低減できる。
【００１１】
１実施形態半導体装置は、上記半導体基板の平面において、上記ビアホールの上記能動素子に近い端と、上記能動素子の上記ビアホールに近い端との間の上記第１伝送線路の線路長さは、７５μｍ以上であることを特徴としている。
【００１２】
上記実施形態の半導体装置によれば、上記第１伝送線路の線路長さを７５μｍ以上にすることによって、接地インダクタンスをさらに低減できる。
【００１３】
１実施形態の半導体装置は、上記第１伝送線路の第２導体の幅は、上記第１導体の幅よりも小さいことを特徴としている。
【００１４】
上記実施形態の半導体装置によれば、上記第１伝送線路の第２導体の幅を第１導体の幅よりも小さくすることによって、接地インダクタンスをさらに低減できる。
【００１５】
１実施形態の半導体装置は、上記ビアホールは、上記半導体基板の平面において、上記第１伝送線路の第２導体を挟んで２個以上形成されていることを特徴としている。
【００１６】
上記実施形態の半導体装置によれば、ビアホールを第１伝送線路の第２導体を挟んで２個以上形成することによって、接地インダクタンスをさらに低減できる。
【００１７】
１実施形態の半導体装置は、上記ビアホールは、上記第１伝送線路の第２導体の直下に形成されていることを特徴としている。
【００１８】
上記実施形態の半導体装置によれば、上記ビアホールを第１伝送線路の第２胴体の直下に形成することによって、接地インダクタンスをさらに低減でき、また、半導体装置の表面積を小さくできる。
【００１９】
１実施形態の半導体装置は、上記第１伝送線路の第２導体は、上記能動素子の入力端子に接続する入力第２導体と、上記能動素子の出力端子に接続する出力第２導体とからなり、
上記第２伝送線路の信号導体は、上記第１伝送線路の入力第２導体に接続する入力信号導体と、上記第１の伝送通路の出力第２導体に接続する出力信号導体とからなることを特徴としている。
【００２０】
上記実施形態の半導体装置によれば、能動素子の入力端子と出力端子のいずれも、第１伝送線路を介して第２伝送線路に接続して、接地インダクタンスをさらに低減できる。
【００２１】
１実施形態の半導体装置は、上記能動素子は複数の能動素子であり、
上記第１伝送線路の第２導体は、上記複数の能動素子に各々接続する複数の枝部と、上記複数の枝部に接続する幹部とからなることを特徴としている。
【００２２】
上記実施形態の半導体装置によれば、上記複数の能動素子に第１伝送線路の第２導体の枝部を接続し、この枝部に接続する幹部を第２伝送線路の信号導体に接続することによって、複数の能動素子を並列に作動させるマルチフィンガ型の半導体装置を、接地インダクタンスを増大することなく構成できる。
【００２３】
１実施形態の半導体装置は、上記第１伝送線路の第１導体は、上記複数の能動素子に各々接続する複数の枝部と、上記複数の枝部に接続する幹部とからなることを特徴としている。
【００２４】
上記実施形態の半導体装置によれば、第１伝送線路の第１導体が占める面積を小さくできて、半導体装置を小型にして、しかも、接地インダクタンスを低減できる。
【００２５】
１実施形態の半導体装置は、上記能動素子は複数の能動素子であり、
上記第１伝送線路の第２導体は、上記複数の能動素子に各々接続する複数の第２導体であり、
上記第２伝送線路の信号導体は、上記複数の第２導体に各々接続する複数の枝部と、上記複数の枝部に接続する幹部とからなることを特徴としている。
【００２６】
上記実施形態の半導体装置によれば、上記複数の能動素子に第１伝送線路の複数の第２導体を接続し、この複数の第２導体を第２伝送線路の信号導体の枝部に接続することによって、複数の能動素子を並列に作動させるマルチフィンガ型の半導体装置を、接地インダクタンスを増大することなく構成できる。
【００２７】
１実施形態の高周波信号増幅装置は、上記半導体装置を備える。
【００２８】
上記実施形態によれば、接地インダクタンスが小さい上記半導体装置を用いることによって、利得の大きい高周波信号増幅装置が得られる。
【００２９】
【発明の実施の形態】
以下、本発明を図示の実施形態により詳細に説明する。
【００３０】
（第１実施形態）
図１は、本発明の第１実施形態の半導体装置を示す平面図であり、この半導体装置が形成された半導体基板の表面を示している。図２（ａ）は、図１のＡ−Ａ線における断面図であり、図２（ｂ）は、図１のＢ−Ｂ線における断面図である。
【００３１】
図１，図２（ａ），（ｂ）に示すように、この半導体装置は、半導体基板１０９に、能動素子１００と、この能動素子１００に接続する第１伝送線路１０１と、この第１伝送線路１０１に接続する第２伝送線路１０２を備える。図１、２（ａ）において、簡単のため、能動素子は矩形で示している。
【００３２】
上記第１伝送線路１０１は、半導体基板１０９上に形成された第１導体１０５と、この第１導体１０５上に形成された第１誘電体１０４と、この第１誘電体１０４上に形成された第２導体１０６とからなる。
【００３３】
上記第２伝送線路１０２は、半導体基板１０９の表面に形成された信号導体１０８と、上記半導体基板１０９の裏面に形成された接地導体１１１と、上記信号導体１０８と接地導体１１１とに挟まれた半導体基板１０９の部分である第２誘電体とからなり、マイクロストリップ線路を構成している。
【００３４】
上記能動素子１００の共通端子は、上記第１伝送線路の第１導体１０５に接続されている。図２（ｂ）に示すように、上記第１導体１０５の幅１１２は、第１誘電体１０４の厚み１１５の４倍以上に形成している。この第１導体１０５は、上記能動素子１００の平面において、図１に示すように能動素子１００の上方および下方に延びていて、この第１導体１０５の上方端部近傍と下方端部近傍に、半導体基板１０９を貫通するビアホール１１０，１１０が形成されている。このビアホール１１０，１１０を介して、上記第１導体１０５は、半導体基板の裏面に形成された第２伝送線路１０２の接地導体１１１に接続している。上記ビアホール１１０は、ドライエッチングやウェットエッチングなどによって、半導体基板１０９の表面あるいは裏面から貫通孔を形成し、この貫通孔の内面に金属を配置して形成されている。この貫通孔の内面に配置された金属で、半導体基板１０９の表面と裏面とを電気的に接続している。
【００３５】
上記能動素子１００の入力端子および出力端子は、上記第１伝送線路の第２導体１０６，１０６に各々接続されている。上記第１伝送線路の第２導体１０６，１０６は、上記能動素子の図１において上方および下方に能動素子から離れて位置する接続部１０７，１０７で、第２伝送線路としてのマイクロストリップ線路の信号導体１０８，１０８に接続している。上記第２導体１０６の幅１１３は、５μｍ以上に形成されている。
【００３６】
上記第１伝送線路１０１は、半導体基板の平面において、上記ビアホール１１０の上記能動素子１００に近い端と、上記能動素子１００の上記ビアホール１１０に近い端との間の線路長さ１１４が、７５μｍ以上に形成されている。
【００３７】
上記半導体装置は、上記能動素子１００を第１伝送線路１０１に接続し、この伝送線路１０１をビアホール１１０を介して第２伝送線路１０２に接続するので、上記ビアホール１１０を上記能動素子１００から距離を置いて配置できる。したがって、この半導体装置の製造過程において、半導体基板１０９をエッチングしてビアホール１１０を形成する際、サイドエッチングによって能動素子１００が損傷することがない。したがって、半導体装置の歩留まりを向上できる。ここにおいて、能動素子に近接してビアホールが設けられた従来の半導体装置と、第１実施形態の半導体装置とについて接地インダクタンスを計測して比較したところ、いずれも接地インダクタンスは約８ｐHであった。したがって、ビアホールを能動素子から離して形成しても、接地インダクタンスの増加の不都合はないと言える。
【００３８】
また、上記第１伝送線路１０１の第１導体１０５の幅１１２は、第１誘電体１０４の厚み１１５の４倍以上に形成されているので、接地インダクタンスを小さくできて、良好な特性の半導体装置が得られる。
【００３９】
さらに、上記第１伝送線路１０１の第２導体１０６を、５μｍ以上に形成しているので、この第１伝送線路１０１で伝送される高周波信号の伝送損失が少なくできる。
【００４０】
また、上記半導体基板の平面において、上記ビアホール１１０の上記能動素子１００に近い端と、上記能動素子１００の上記ビアホール１１０に近い端との間の第１伝送線路の線路長さ１１４を、７５μｍ以上に形成しているので、接地インダクタンスを小さくできて、良好な特性の半導体装置にできる。
【００４１】
また、上記ビアホール１１０，１１０が、第１伝送線路１０１の第２導体１０６を挟んで２個形成されて、この２個のビアホール１１０，１１０で第１伝送線路１０１の第１導体を第２伝送線路１０２の接地導体に接続しているので、接地インダクタンスを低減できる。
【００４２】
上記能動素子１００は、３個以上の端子を有する半導体素子であり、電界効果トランジスタや、バイポーラトランジスタ、あるいは、３端子ガン効果素子などのどのような能動素子であってもよい。より詳しくは、２次元電子ガスをチャネルとして用いた電界効果トランジスタ、ヘテロ接合バイポーラトランジスタ、あるいは、ヘテロ接合バイポーラトランジスタのコレクタ層が走行層としてエレクトロントランスファ効果を生じるヘテロ接合ガン効果トリオードなどの高周波要素子を用いた半導体装置において、接地インダクタンスを低減して高周波特性を効果的に向上できる。また、上記能動素子１００は、複数の素子が組み合わされて、共通端子を含めて３個以上の端子を有するように構成された回路ブロックであってもよい。また、上記能動素子は、受光部を有する高周波光変換素子であってもよい。
【００４３】
上記第１誘電体１０４は、酸化珪素や、窒化珪素、有機絶縁膜のいずれを用いて形成してもよい。上記有機絶縁膜は、ベンゾシクロブテン基を含む化合物の硬化物が、高周波信号の損失が少ないので、好ましい。また、上記有機絶縁膜は、ポリイミド樹脂などで形成してもよく、これらからなる膜を複数積層した多層膜であってもよい。
【００４４】
また、上記第１誘電体１０４は、上記能動素子１００と、第１伝送線路１０１、ビアホール１１０の周辺部分のみに配置したが、半導体基板１０９の平面において略全面に配置してもよい。しかし、上記第１誘電体は、第１伝送線路の第１導体の周辺のみに配置したほうが、誘電体による応力の集中を少なくして、半導体基板の反りなどの不都合を回避できる。
【００４５】
また、上記第１伝送線路１０１の第１導体１０５と、第２導体１０６、および、第２伝送線路１０２の信号導体１０８と、接地導体１１１は、金、銅、アルミニウムなどの低抵抗の金属で形成するのが好ましい。また、チタンや白金などの下地との密着性や金属間のバリア性が高い金属と、低抵抗の金属とを積層して形成してもよい。
【００４６】
また、上記第１伝送線路１０１は、平面において略直線に形成したが、屈曲部を有していてもよい。また、第１伝送通路の第２導体１０５を図１の接続部１０８と同じ縦方向位置まで延長し、上記接続部１０８を隔てて図１の左右両側にビアホールを設け、このビアホールを介して第１の伝送通路１０１の第１導体１０５を第２の伝送通路１０２の接地導体１１１に接続するのが好ましい。
【００４７】
（第２実施形態）
図３は、本発明の第２実施形態の半導体装置を示す平面図である。第２実施形態において、第１実施形態の半導体装置が備える部分と同一の機能を有する部分には、同一の参照番号を付して、詳細な説明を省略する。
【００４８】
この半導体装置は、半絶縁性のＧａＡｓからなる半導体基板を備え、能動素子としてのヘテロ接合バイポーラトランジスタを備える。このバイポーラトランジスタは、エミッタが共通端子、ベースが入力端子、コレクタが出力端子のエミッタ接地回路（エミッタコモン回路ともいう）であり、第１誘電体としてベンゾシクロブテン基を含む化合物の硬化体を用いている。
【００４９】
図３に示すように、この半導体装置は、平面において第１伝送通路の第２導体１０６の直下に形成されたビアホール２０１を備える。このビアホール２０１は、第１実施形態のビアホール１１０よりも第２導体１０６とビアホールとの間の距離を短くして、接地インダクタンスをさらに低減するようにしている。また、この半導体装置は、平面において第１伝送通路の第２導体１０６の直下に位置し、かつ、この第２導体１０６の幅よりも大きい長さを有する略矩形のビアホール２０２を備える。このビアホール２０２は、上記第２導体１０６の直下に形成されたビアホール２０１よりも大きい開口を有するので、接地インダクタンスをさらに低減できる。
【００５０】
この半導体装置は、半導体基板１０９の表面に第１導体１０５，１０５を形成した後、上記半導体基板１０９の裏面からエッチングすることによってビアホール２０１，２０２を形成している。こうして、第１導体１０５，１０５の表面に凹凸が生じることを回避して、第１導体の表面の凹凸によって第１誘電体の厚みがばらつき、第１導体と第２導体とが短絡することが防止できる。
【００５１】
また、第１伝送線路１０１と第２伝送線路１０２との接続部１０７と、能動素子１００との間であって、第１導体１０６の図３における左右両側に、ビアホール２０３，２０３を設けたり、上記能動素子１３の左右両側にビアホール２０４，２０４を設けてもよい。
【００５２】
（第３実施形態）
第３実施形態の半導体装置は、第１実施形態と同一の構造を有する半導体装置であって、第１伝送線路の第１誘電体の厚み１１５と、上記第１伝送線路の第１導体の幅１１２とが第１実施形態と異なる半導体装置である。図４は、上記第１誘電体の厚み１１５を０μｍから２０μｍまで変えて半導体装置を形成し、この半導体装置の高周波特性を測定して等価回路フィッティングによって求めた接地インダクタンスを示した図である。図４において、横軸は第１誘電体の厚み（μｍ）であり、縦軸は半導体装置の接地インダクタンス（ｐＨ）である。ここにおいて、上記第１導体の幅１１２は２０μｍであり、第２導体の幅１１３は１０μｍであり、能動素子１００のビアホール１１０に近い端と、ビアホール１１０の能動素子１００に近い端との間の距離１１４は、１００μｍである。
【００５３】
図４から分かるように、第１誘電体の厚み１１５が０μｍ以上５μｍ以下である場合は、第１誘電体の厚み１１５が増加しても接地インダクタンスは殆ど増加しない。しかし、第１誘電体の厚み１１５が５μｍより大きいと、第１誘電体の厚み１１５の増加に応じて接地インダクタンスが増加してしまう。上記第１導体の幅１１２が２０μｍ以外の場合についても、第１誘電体の厚み１１５を変えて半導体装置の接地インダクタンスを計測した。その結果、第１誘電体の厚み１１５が第１導体の幅１１２の４分の１以下である場合、第１誘電体の厚み１１５に拘らず、接地インダクタンスが比較的小さい所定の値になることが分かった。したがって、第１導体の幅１１２に対する第１誘電体の厚み１１５の割合を、４分の１以下にすることによって、半導体装置の接地インダクタンスを比較的小さい所定の値にすることができる。また、第１導体の幅１１２が過大になると、半導体装置の面積が大きくなるので、上記第１導体の幅１１２の幅は１００μｍ以下であるのが好ましく、５０μｍ以下であるのがさらに好ましい。
【００５４】
（第４実施形態）
第４実施形態の半導体装置は、第１実施形態と同一の構造を有する半導体装置であって、半導体基板の平面において、上記ビアホール１１０の上記能動素子１００に近い端と、上記能動素子１００の上記ビアホール１１０に近い端との間の第１伝送線路の線路長さ１１４が、第１実施形態と異なる半導体装置である。図５は、上記第１伝送線路の線路長さ１１４を０μｍから２００μｍまで変えて半導体装置を形成し、その半導体装置の高周波特性を測定して等価回路フィッティングによって求めた接地インダクタンスを示した図である。図５において、横軸は第１伝送線路の線路長さ（μｍ）であり、縦軸は半導体装置の接地インダクタンス（ｐH）である。ここにおいて、上記第１誘電体の厚み１１５は５μｍであり、第１導体の幅１１２は２０μｍであり、第２導体の幅１１３は１０μｍである。
【００５５】
図５から分かるように、上記ビアホール１１０の上記能動素子１００に近い端と、上記能動素子１００の上記ビアホール１１０に近い端との間の第１伝送線路の線路長さ１１４が０μｍ以上で７５μｍより小さい場合、上記第１伝送線路の線路長さ１１４が増加するにしたがって、接地インダクタンスが減少する。上記第１伝送線路の線路長さ１１４が７５μｍ以上である場合、第１伝送線路の線路長さ１１４が増加しても接地インダクタンスは殆ど減少しない。したがって、第１伝送線路の線路長さ１１４を７５μｍ以上にすることによって、半導体装置の接地インダクタンスを効果的に小さくできる。また、図３に示す半導体装置のように、能動素子の端からの第１伝送線路の線路長さが異なる位置に、複数のビアホールを有する場合、能動素子１００の端からの線路長さが最も長いビアホールについて、その線路長さが７５μｍ以上であるように形成すればよい。
【００５６】
（第５実施形態）
第５実施形態の半導体装置は、図１と同一の構造を有する半導体装置において、第１伝送線路の第２導体の幅１１３が第１実施形態と異なる半導体装置である。図６は、上記第１伝送線路の第２導体の幅１１３を０μｍから８０μｍまで変えて半導体装置を形成し、その半導体装置の高周波特性を測定して等価回路フィッティングによって求めた接地インダクタンスを示した図である。図６において、横軸は第１伝送線路の第２導体の幅（μｍ）であり、縦軸は半導体装置の接地インダクタンス（ｐＨ）である。ここにおいて、上記第１導体の幅１１２は２０μｍであり、第１誘電体の厚み１１５は５μｍであり、半導体基板の平面において、ビアホール１１０の能動素子１００に近い端と、上記能動素子１００の上記ビアホール１１０に近い端との間の第１伝送線路の線路長さ１１４が１００μｍである。
【００５７】
図６から分かるように、第１伝送線路の第２導体の幅１１３が０μｍ以上８０μｍ以下の全ての場合において、この第２導体の幅１１３が増加するにしたがって、接地インダクタンスが増加する。したがって、第１伝送線路の第２導体の幅１１３を小さくすれば接地インダクタンスを小さくできるが、上記第２導体の幅１１３が過小であると、高周波信号の伝送損失が大きくなる。したがって、この高周波信号の伝送損失を考慮すると、上記第２導体の幅１１３は５μｍ以上であるのが好ましい。また、上記第１伝送線路の第２導体の幅１１３が過大になると、半導体装置の面積が大きくなるので、上記第２導体の幅１１３は５μｍ以上１００以下であるのが好ましい。上記接地インダクタンスの大きさを考慮すると、上記第２導体の幅１１３は、５μｍ以上５０μｍ以下であるのが、さらに好ましい。
【００５８】
（第６実施形態）
図７は、本発明の第６実施形態の半導体装置を示す平面図である。この半導体装置は、能動素子１００の入力端子と出力端子のうちの入力端子のみを第１伝送線路１０１に接続した半導体装置である。図７に示すように、能動素子１００の２個の共通端子に、第１伝送線路の第１導体１０５を各々接続する一方、上記能動素子１００の入力端子のみに第１伝送線路の第２導体１０６を接続している。そして、上記第１伝送線路１０１と第２伝送線路１０２との接続部１０７において、上記第１伝送線路の第１導体１０６を第２伝送線路の信号導体１０８に接続すると共に、第１伝送線路の第２導体１０５を、ビアホール１１０を介して第２伝送線路の接地導体（図示せず）に接続している。また、上記能動素子１００の出力端子は、出力用の第２伝送線路の信号導体３０１に、直接接続している。上記第１伝送線路は、半導体基板の平面において、上記ビアホール１１０の上記能動素子１００に近い端と、上記能動素子１００の上記ビアホール１１０に近い端との間の線路長さを１００μｍにしている。また、上記第１伝送線路を構成する第１誘電体１１５は、厚みを１乃至２μｍにしている。
【００５９】
入力端子と出力端子のいずれか一方のみを第１伝送線路およびビアホールを介して第２伝送線路に接続した半導体装置は、入力端子と出力端子の両方を第１伝送線路およびビアホールを介して第２伝送線路に接続した半導体装置に比べて、接地インダクタンスが高くなる傾向がある。しかし、本実施形態において、上記第１伝送線路の能動素子１００とビアホール１１０との間の線路長を１００μｍにし、上記第１誘電体１１５の厚みを１乃至２μｍにしているので、接地インダクタンスの増加を比較的少なくできる。具体的には、第１実施形態の半導体装置の接地インダクタンスが８ｐＨ程度であるのに対して、本実施形態の半導体装置の接地インダクタンスは１０ｐＨ程度であり、２ｐＨ程度の比較的少ない接地インダクタンスの増加に留めることができる。したがって、入力端子および出力端子のいずれか一方のみを第１伝送線路に接続して小型で、しかも、接地インダクタンスが比較的小さい半導体装置を得ることができる。
【００６０】
上記実施形態において、入力端子を第１伝送線路１０１に接続したが、出力端子を第１伝送線路１０１に接続してもよい。
【００６１】
（第７実施形態）
図８は、本発明の第７実施形態の半導体装置を示した平面図である。この半導体装置は、複数の能動素子１００，１００を並列に接続したマルチフィンガ型である。この半導体装置は、半絶縁性のＩｎＰからなる基板上に、２個の能動素子を備える。この能動素子は、ＩｎＧａＡｓチャンネル層を有する電界効果トランジスタである。この半導体装置の第１伝送線路の第１誘電体は、ポリイミド樹脂からなる。
【００６２】
図８に示すように、上記第１伝送線路の第２導体１０６は、二股に分岐した岐部４０１と、この枝部４０１に接続する幹部４０２とを有する。上記２個の能動素子の入力端子に、上記第２導体の枝部４０１，４０１が、各々接続している。また、上記２個の能動素子１００の出力端子にも、入力端子と同様に、第１伝送線路の第２導体の岐部４０１，４０１が各々接続している。上記能動素子１００の入力端子および出力端子に接続した第２導体１０６，１０６は、幹部４０２が、接続部１０７，１０７において、第２伝送線路の信号導体１０８，１０８に接続している。上記２個の能動素子１００，１００の共通端子は、第１伝送線路の第１導体１０５に接続している。上記接続部１０７では、上記第１伝送線路の第１導体１０５が、２個のビアホール１１０，１１０を介して第２伝送線路の図示しない接地導体に接続している。上記ビアホール１１０は、上記第２導体４０１の図８において左右両側に１個づつ配置されて、この半導体装置全体で４個設けられている。
【００６３】
この半導体装置は、上記第１伝送線路の第２導体が岐部４０１，４０１を有し、この第２導体の幹部４０２の端に位置する接続部１０７において、第１伝送線路が第２伝送線路にビアホール１１０を介して接続するので、上記ビアホール１１０を上記第２導体の枝部４０１，４０１に接続された能動素子から離して形成できる。したがって、従来、複数個の能動素子が、近接するビアホールの形成時にエッチングの影響を受けて歩留まりが低かったマルチフィンガ型の半導体装置を、高い歩留まりで製造できる。また、上記半導体装置は、接地インダクタンスを低くできて、良好な高周波特性が得られる。
【００６４】
（第８実施形態）
図９は、本発明の第８実施形態の半導体装置を示す平面図であり、第１伝送線路の第１導体１０５の形状が異なる点のみが、第７実施形態の半導体装置と異なる。図９に示すように、本実施形態の半導体装置は、第１伝送線路の第１導体１０５が、枝部を有する第２導体１０６に対応して枝部４０４と幹部４０５とからなる。すなわち、上記第１伝送線路の第１導体１０５は、上記第２導体の枝部４０１に対応する平面位置に枝部４０４を有し、この第１導体の枝部４０４は、上記第２導体の枝部４０１よりも多少大きい幅を有するように形成されている。上記第１伝送線路の第１導体１０５は、第７実施形態と同様に、能動素子１００の共通端子に接続している。
【００６５】
この半導体装置は、上記第１伝送線路の第１導体１０５が、上記第２導体の枝部４０１に対応して枝部４０４を有するので、半導体装置の平面において導体が占める面積を小さくできる。ここで、上記第１伝送線路の第１導体の枝部４０４の幅が、上記第２導体の枝部４０１の幅よりも小さくなると、接地インダクタンスが増加すると共に、第２導体１０６と能動素子１００との間の寄生容量が増加する。したがって、上記第１伝送線路の第１導体の枝部４０４の幅は、上記第２導体の枝部４０１の幅より大きいことが好ましく、第１伝送線路の第１導体の枝部４０４の幅が、上記第２導体の枝部４０１の幅の２倍以上であるのが、より好ましい。
【００６６】
（第９実施形態）
図１０は、本発明の第９実施形態の半導体装置を示す図である。この半導体装置は、複数の能動素子１００，１００を並列に接続したマルチフィンガ型である。この半導体装置は、半絶縁性のＩｎＰからなる基板上に、２個の能動素子１００，１００を備える。この能動素子は、ＩｎＧａＡｓチャンネル層を有する電界効果トランジスタである。この半導体装置の第１伝送線路の第１誘電体は、ポリイミド樹脂からなる。
【００６７】
この半導体装置は、上記複数の能動素子１００，１００に各々接続する複数の第１伝送線路を備え、第２伝送線路は、上記複数の第１伝送線路に接続する複数の枝部５０１と、この複数の枝部５０１に接続する幹部５０２とからなる信号導体１０８を備える。
【００６８】
図１０に示すように、２個の能動素子１００の入力端子に、２本の第２導体１０６，１０６が夫々接続している。また、上記２個の能動素子１００の出力端子に、入力端子と同様に、２本の第２導体１０６，１０６が夫々接続している。一方、上記２個の能動素子１００の共通端子には、第１伝送線路の第１導体１０５が接続している。上記能動素子１００の入力端子および出力端子に接続した４本の第２導体１０６は、４個の接続部１０７において、第２伝送線路の信号導体の岐部５０１，５０１に接続している。上記接続部１０７では、上記第１伝送線路１０１の第１導体１０５が、上記第２導体１０６の略線対称位置に配置された２個のビアホール１１０，１１０を介して、第２伝送線路１０２の図示しない接地導体に接続している。すなわち、本実施形態の半導体装置は、８個のビアホール１１０，１１０・・・を備える。
【００６９】
この半導体装置は、上記接続部１０７において、上記能動素子１００に接続する第１伝送線路の第２導体１０６が、第２伝送線路の信号導体の枝部５０１に接続すると共に、第１伝送線路の第１導体１０５が、ビアホール１１０を介して第２伝送線路の接地導体に接続している。したがって、上記ビアホール１１０を能動素子から離して形成できて、高い歩留まりでマルチフィンガ型の半導体装置を製造できる。また、上記半導体装置は、接地インダクタンスを低くできて、良好な高周波特性が得られる。
【００７０】
（第１０実施形態）
図１１は、本発明の第１０実施形態の高周波信号増幅装置を示した斜視図である。この高周波信号増幅装置は、第１実施形態の半導体装置と同一の構造を有する半導体装置６０１を備える。この半導体装置６０１は、能動素子としてのヘテロ接合バイポーラトランジスタを備る。さらに、この半導体装置６０１は第１誘電体としてベンゾシクロブテン基を有する化合物の硬化体を備え、この第１誘電体の厚みは５μｍである。この半導体装置６０１の第１伝送線路の第１導体の幅は、上記第１誘電体の厚みの４倍以上である３０μｍである。また、上記第１伝送線路の第２導体の幅は、上記第１導体の幅の２分の１である１５μｍに形成している。また、この半導体装置６０１は、ビアホールの能動素子に近い端から、能動素子のビアホールに近い端までの第１伝送線路の線路長さを、１００μｍに形成している。
【００７１】
この高周波信号増幅装置は、図１１に示すように、半導体基板８００上に、上記半導体装置６０１と、この半導体装置６０１の入力用の第２伝送線路６０２を介して半導体装置６０１に接続した整合回路兼バイアス回路６０４と、上記半導体装置６０１の出力用の第２伝送線路６０３を介して半導体装置６０１に接続した整合回路兼バイアス回路６０５とを搭載している。さらに、上記半導体基板１０９上に、上記整合回路兼バイアス回路６０４に接続した入力端子６０６およびバイアス端子６０８と、上記整合回路兼バイアス回路６０５に接続した出力端子６０７およびバイアス端子６０９とを形成している。この高周波信号増幅装置を回路基板に実装して、上記入力端子６０６、バイアス端子６０８、出力端子６０７、バイアス端子６０９を、上記回路基板側の端子６１１，６１１，６１１，６１１にワイヤ６１０，６１０・・・で接続している。
【００７２】
上記高周波信号増幅装置は、接地インダクタンスが低く、かつ、歩留まりが高い第１実施形態の半導体装置を備えるので、増幅利得が高くて、しかも、安価な高周波信号増幅装置にできる。
【００７３】
【発明の効果】
以上より明らかなように、本発明の半導体装置によれば、能動素子と、第１伝送線路と、第２伝送線路とを同一の半導体基板に形成し、上記能動素子に上記第１伝送線路の第２導体の一端を接続し、上記能動素子の共通端子を上記第１伝送線路の第１導体に接続すると共に、上記第１伝送線路の第２導体の他端を第２伝送線路の信号導体に接続し、上記第１伝送線路の第１導体をビアホールを介して第２伝送線路の接地導体に接続するので、接地インダクタンスを大きくすることなくビアホールを能動素子から離して形成でき、その結果、上記能動素子を損傷することなくビアホールを半導体基板に形成できて、半導体装置の歩留まりを高くできる。
【００７４】
１実施形態の半導体装置によれば、上記第１伝送線路の第１導体の幅は、上記第１誘電体の厚みの４倍以上であるので、接地インダクタンスを低減できる。
【００７５】
１実施形態半導体装置によれば、上記半導体基板の平面において、上記ビアホールの上記能動素子に近い端と、上記能動素子の上記ビアホールに近い端との間の上記第１伝送線路の線路長さは、７５μｍ以上であるので、接地インダクタンスをさらに低減できる。
【００７６】
１実施形態の半導体装置によれば、上記第１伝送線路の第２導体の幅は、上記第１導体の幅よりも小さいので、接地インダクタンスをさらに低減できる。
【００７７】
１実施形態の半導体装置によれば、上記ビアホールは、上記半導体基板の平面において、上記第１伝送線路の第２導体を挟んで２個以上形成されているので、接地インダクタンスをさらに低減できる。
【００７８】
１実施形態の半導体装置によれば、上記ビアホールは、上記第１伝送線路の第２導体の直下に形成されているので、接地インダクタンスをさらに低減でき、また、半導体装置の表面積を小さくできる。
【００７９】
１実施形態の半導体装置によれば、上記第１伝送線路の第２導体は、上記能動素子の入力端子に接続する入力第２導体と、上記能動素子の出力端子に接続する出力第２導体とからなり、上記第２伝送線路の信号導体は、上記第１伝送線路の入力第２導体に接続する入力信号導体と、上記第１の伝送通路の出力第２導体に接続する出力信号導体とからなるので、接地インダクタンスをさらに低減できる。
【００８０】
１実施形態の半導体装置によれば、上記能動素子は複数の能動素子であり、上記第１伝送線路の第２導体は、上記複数の能動素子に各々接続する複数の枝部と、上記複数の枝部に接続する幹部とからなるので、複数の能動素子を並列に作動させるマルチフィンガ型の半導体装置を、接地インダクタンスを増大することなく構成できる。
【００８１】
１実施形態の半導体装置によれば、上記第１伝送線路の第１導体は、上記複数の能動素子に各々接続する複数の枝部と、上記複数の枝部に接続する幹部とからなるので、第１伝送線路の第１導体が占める面積を小さくして、半導体装置を小型にできて、しかも、接地インダクタンスを低減できる。
【００８２】
１実施形態の半導体装置によれば、上記能動素子は複数の能動素子であり、上記第１伝送線路の第２導体は、上記複数の能動素子に各々接続する複数の第２導体であり、上記第２伝送線路の信号導体は、上記複数の第２導体に各々接続する複数の枝部と、上記複数の枝部に接続する幹部とからなるので、複数の能動素子を並列に作動させるマルチフィンガ型の半導体装置を、接地インダクタンスを増大することなく構成できる。
【００８３】
１実施形態の高周波信号増幅装置によれば、上記半導体装置を備えるので、接地インダクタンスが小さい上記半導体装置を用いることによって、利得の大きい高周波信号増幅装置が得られる。
【図面の簡単な説明】
【図１】  本発明の第１実施形態の半導体装置を示す平面図である。
【図２】  図２（ａ）は、図１のＡ−Ａ線における断面図であり、図２（ｂ）は、図１のＢ−Ｂ線における断面図である。
【図３】  第２実施形態の半導体装置を示す平面図である。
【図４】  第３実施形態の半導体装置における接地インダクタンスを示した図である。
【図５】  第４実施形態の半導体装置における接地インダクタンスを示した図である。
【図６】  第５実施形態の半導体装置における接地インダクタンスを示した図である。
【図７】  第６実施形態の半導体装置を示す平面図である。
【図８】  第７実施形態の半導体装置を示す平面図である。
【図９】  第８実施形態の半導体装置を示す平面図であり
【図１０】  第９実施形態の半導体装置を示す図である。
【図１１】  第１０実施形態の高周波信号増幅装置を示した斜視図である。
【図１２】  従来の半導体装置を示す平面図である。
【符号の説明】
１００  能動素子
１０４  第１誘電体
１０５  第１導体
１０６  第２導体
１０７  接続部
１０８  信号導体
１０９  半導体基板
１１０  ビアホール
【図１】
0003762659.tif 000002
【図２】
0003762659.tif 000003
【図３】
0003762659.tif 000004
【図４】
0003762659.tif 000005
【図５】
0003762659.tif 000006
【図６】
0003762659.tif 000007
【図７】
0003762659.tif 000008
【図８】
0003762659.tif 000009
【図９】
0003762659.tif 000010
【図１０】
0003762659.tif 000011
【図１１】
0003762659.tif 000012
【図１２】
0003762659.tif 000013