(57)【特許請求の範囲】
【請求項１】
所定周期のクロック信号を計数し、入力された同期信号によってリセットされる計数手段と、
前記同期信号に基づき、前記計数手段の前記リセット直前の出力値を保持する保持手段と、
前記保持手段における出力値の保持完了を通知する通知手段と、
前記通知手段からの通知信号を検出すると前記保持手段により保持された出力値に基づき前記同期信号の周波数を算出するとともに、前記同期信号と同期した処理を実行する制御手段と、
前記通知手段による通知後に、前記同期信号と同期して実行する処理に必要な時間より長い所定時間だけ次の通知を禁止する禁止手段と
を備えることを特徴とする同期信号測定装置。
【請求項２】
前記禁止手段は、前記通知手段の出力信号によって起動され、前記所定時間だけ前記入力された同期信号をマスクするためのマスクパルス信号を発生するパルス発生回路であり、
前記通知手段は、前記禁止手段からのマスクパルス信号が出力される期間を除いて前記同期信号の通過を許可するゲート回路であり、該ゲート回路を通過した同期信号を前記通知信号とすることを特徴とする請求項１に記載の同期信号測定装置。
【請求項３】
表示手段を有する表示装置であって、
所定周期のクロック信号を計数し、入力された同期信号によってリセットされる計数手段と、
前記同期信号に基づき、前記計数手段の前記リセット直前の出力値を保持する保持手段と、
前記保持手段における出力値の保持完了を通知する通知手段と、
前記通知手段からの通知信号を検出すると前記保持手段により保持された出力値に基づき前記同期信号の周波数を算出するとともに、前記同期信号と同期した処理を実行する制御手段と、
前記通知手段による通知後に、前記同期信号と同期して実行する処理に必要な時間より長い所定時間だけ次の通知を禁止する禁止手段と
を含むことを特徴とする表示装置。
【請求項４】
前記禁止手段は、前記通知手段の出力信号によって起動され、前記所定時間だけ前記入力された同期信号をマスクするためのマスクパルス信号を発生するパルス発生回路であり、
前記通知手段は、前記禁止手段からのマスクパルス信号が出力される期間を除いて前記同期信号の通過を許可するゲート回路であり、該ゲート回路を通過した同期信号を前記通知信号とすることを特徴とする請求項３に記載の表示装置。
【請求項５】
前記入力された同期信号は垂直同期信号であって、
前記制御手段は、前記保持された出力値に基づき算出した垂直同期信号の周期が短すぎると判断すると前記表示装置にエラーを表示するように制御することを特徴とする請求項３に記載の表示装置。
【請求項６】
入力された同期信号によってリセットされるとともに所定周期のクロック信号を計数する第１の工程と、
前記同期信号に基づき、前記第１の工程における前記リセット直前の出力値を保持する第２の工程と、
前記第２の工程における出力値の保持完了を通知する第３の工程と、
前記第３の工程における通知信号を検出すると前記第２の工程により保持された出力値に基づき前記同期信号の周波数を算出するとともに、前記同期信号と同期した処理を実行する第４の工程と、
前記第３の工程における通知後に、前記同期信号と同期して実行する処理に必要な時間より長い所定時間だけ、次の通知を禁止する第５の工程と
を含むことを特徴とする同期信号測定方法。
【請求項７】
前記第５の工程は、前記第３の工程における通知信号によって起動され、前記所定時間だけ前記入力された同期信号をマスクするためのマスクパルス信号を発生し、
前記第３の工程においては、前記第５の工程におけるマスクパルス信号が出力される期間を除いて前記同期信号の通過を許可し、該通過した同期信号を前記通知信号とすることを特徴とする請求項６に記載の同期信号測定方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は同期信号測定装置、表示装置および同期信号測定方法に関し、特に、誤動作の防止が可能な同期信号測定装置、表示装置および同期信号測定方法に関するものである。
【０００２】
【従来の技術】
図５は、従来のマルチシンクディスプレイ機器用の垂直周波数計測装置の構成を示すブロック図である。ディスプレイ装置全体を制御するＣＰＵ１０には、外部メモリ１１、同期回路等の周辺装置１２、前面パネルの制御用スイッチ等の制御用入出力装置１３が接続されており、更に図５において点線で囲った垂直同期信号周波数測定回路が接続されている。
図５の方式においては、図示しない所定周波数のクロック信号をカウントするフリーランカウンタ４０のカウント値が常にデータラッチ４１に出力されている。データラッチ４１では垂直同期信号の立ち上がりまたは立ち下がりのタイミングに合わせて該カウント値を取り込み、保持する。また、同時にＣＰＵ１０の例えば割り込み端子にも垂直同期信号を入力し、データが保持された事を通知する。ＣＰＵ１０においては、通知を受信するとデータラッチ４１に保持されたデータを取り込み、記憶してある一つ前のデータとの差分を計算する事により、垂直同期信号の周期を求め、更にその逆数を計算する事により周波数を求める。
【０００３】
【発明が解決しようとする課題】
前記したような、従来のディスプレイ装置においては、ＣＰＵ１０は機器全体の制御に用いられる。その中でも特に周辺装置１２の制御処理の処理量が大きい。ところが、性能要求の厳しいコンピュータ用ディスフレイモニタ等では、制御通信によるディスプレイ装置内の他の回路への干渉を避けるため、周辺装置の制御は垂直のブランキング区間に行なうようにしている。そのため、その開始の合図として、周波数計測のデータ取り込み用に使用している垂直同期信号を兼用し、これらの処理を垂直同期信号に同期して行なうようにている。
しかし、従来方式の場合、ユーザーが垂直同期信号入力端子に間違えて水平同期信号を入力した時など、著しく早い周期で周辺装置制御処理が連続して起動された場合には、処理が終わらないうちに再度処理要求が起動される事になり、ついには機器の制御が不能な状態に陥ってしまう恐れがあった。
本発明の目的は、前記のような従来技術の問題点を解決し、同期信号端子にどのような信号が入力されても誤動作を防止することが可能な同期信号測定装置、表示装置および同期信号測定方法を提供することにある。
【０００４】
【課題を解決するための手段】
本発明は、同期信号測定装置において、同期信号パルスの周期を測定し保持する手段と、測定結果の保持完了を制御手段に通知する手段と、通知後の所定時間だけ次の測定結果の保持完了通知を禁止する手段とを備えたことを特徴とする。また、この同期信号測定装置を備えた表示装置、および同期信号測定方法にも特徴がある。
本発明によれば、一度、同期信号に関連した処理が起動されると、処理が完了するまでの所定時間は次の起動が禁止されるので、例えば信号線の誤接続等に基づく連続起動による制御不能状態に陥ることを防止できる。
【０００５】
【発明の実施の形態】
以下、本発明の実施の形態を詳細に説明する。図２は、本発明を適用したディスプレイ装置の構成を示すブロック図である。例えばアナログＲＧＢ信号である映像信号はビデオアンプ２２によって増幅され、ＣＲＴ１７に出力される。垂直および水平同期信号は同期回路２０に入力され、偏向補正波形発生回路２１、偏向回路１５を経て偏向ヨークコイルＤＹ１６を駆動する。ＯＳＤ（オンスクリーンディスプレイ）２３は使用者の操作に応じて装置の状態情報等をＣＲＴ上に表示する。
【０００６】
ディスプレイ装置全体を制御するＣＰＵ１０には、外部メモリであるEEPROM１１、同期回路２０〜ＯＳＤ２３の周辺装置１２、前面パネルの制御用スイッチ２５、工場調整用通信装置等の制御用入出力装置１３が接続されており、更に、本発明に関する周波数計測回路１４が接続されている。周波数計測回路１４には垂直および水平同期信号が入力されている。なお、実際の周波数計測回路１４においては水平および垂直周波数の両方を計測しているが、以下の実施例においては垂直周波数の計測について説明する。
【０００７】
図１は、本発明を適用した周波数計測回路１４の構成を示すブロック図である。計測用カウンタ３０は、所定周波数のクロック信号をカウントするカウンタである。リセット端子には垂直同期信号が接続されており、計測用カウンタ３０は垂直同期信号の立ち上がりまたは立ち下がりのタイミングに台わせてリセットされるようになっている。
計測用カウンタ３０の出力はデータラッチ回路３１に入力されている。そして、データラッチ回路３１のラッチ制御入力には垂直同期信号が接続されており、計測用カウンタ３０と同じ、垂直同期信号の立ち上がりまたは立ち下がりのタイミングに台わせてデータをラッチするようになっている。保持したデータはＣＰＵ１０に出力される。
【０００８】
ＡＮＤゲート回路３２の一方の入力端子には垂直同期信号が接続され、他方の入力端子には、マスクパルス発生回路３３の出力が接続されている。そしてＡＮＤゲート回路３２の出力はＣＰＵ１０の例えば割り込み端子に接続されている。また、ＡＮＤゲート回路３２の出力信号はマスクパルス発生回路３３の入力端子にも接続されている。
【０００９】
次に動作を説明する。図３は、正常な信号が入力された場合の各部の波形あるいは数値を示すタイミング図である。この例においては垂直同期信号の立ち上がりによってデータがラッチされると共にカウンタがリセットされるものとする。垂直同期信号が入力されると、その時点での計測用カウンタ値（ｎ）がデータラッチ回路にラッチ、保持されると共に、直後に計測用カウンタ値が０となり、再びクロックのカウントを開始する。データラッチ回路は保持しているデータ（ｎ）をＣＰＵ１０へ出力する。
【００１０】
垂直同期信号の入力時点において、マスクパルス発生回路３３の出力であるマスク信号は”１”であるので、ＡＮＤゲート回路３２からは垂直同期信号が、データ保持完了通知信号としてＣＰＵ１０へ出力されると共に、マスクパルス発生回路３３にも入力される。ＣＰＵ１０はデータ保持完了通知信号の到来を検出すると、データラッチ回路３１からカウント値を入力し、垂直同期信号の周波数を算出、認識して、該値に基づき、同期回路等の周辺装置を制御する。
【００１１】
マスクパルス発生回路３３は、データ保持完了信号の立ち下がりから、予め定められた所定期間だけ”０”となるマスクパルス信号を発生する。マスクパルスの幅は、ＣＰＵ１０が垂直同期信号と同期してブランキング期間中に実行すべき処理の最大時間よりも長く、かつ垂直同期信号の入力される可能性のある最短周期よりも短くなるように設定する。
従って、正常に同期信号が入力されている場合には、次の垂直同期信号が到来する前にマスクパルス信号は”１”に復帰しており、再びカウント値（ｎ）のラッチ、カウンタのリセット、データ保持完了通知信号のＣＰＵ１０への出力が繰り返される。
【００１２】
図４は、異常な信号が入力された場合の各部の波形あるいは数値を示すタイミング図である。例えば誤って垂直同期信号端子に水平同期信号を接続した場合について説明する。この場合には、計測用カウンタ３０およびデータラッチ回路３１は水平同期信号の周期でカウント（ｐ）、ラッチを繰り返し、データラッチ回路３１からは水平同期信号周期に対応したカウント値（ｐ）が出力される。
【００１３】
マスク信号が”１”の時に垂直同期信号端子にパルスが入力されると、ＡＮＤゲート回路３２からは該パルス信号が、データ保持完了通知信号としてＣＰＵ１０へ出力されると共に、マスクパルス発生回路３３にも入力される。ＣＰＵ１０はデータ保持完了通知信号の到来を検出すると、データラッチ回路３１からカウント値を入力し、信号の周波数を算出する。
この場合、入力されるカウント値は入力信号の周期と正確に対応しているので、ＣＰＵが入力信号周期が短すぎることを認識した場合には、例えばオンスクリーンディスプレイ回路を使用してエラー表示等を行うことが可能である。
【００１４】
マスクパルス発生回路３３は、例えばワンショットマルチバイブレータ回路によって構成され、データ保持完了通知信号の立ち下がりから、予め定められた所定期間だけ”０”となるマスクパルス信号を発生する。従って、マスクパルスが”０”の間は、垂直同期信号端子に入力されたパルスはＡＮＤゲート回路３２を通過できず、ＣＰＵにはデータ保持完了通知信号は出力されない。
【００１５】
所定の時間が経過してマスクパルスが”１”となると、その後に垂直同期信号端子に到来したパルスによって再びカウント値（ｐ）のラッチ、カウンタのリセット、データ保持完了通知信号のＣＰＵ１０への出力が実行される。この時、ＣＰＵ１０は垂直同期信号に同期した処理を既に完了して待機状態であるので、再び垂直同期信号に同期した処理を正常に実行可能であり、制御不能に陥ることはない。
【００１６】
以上、本発明の実施例を開示したが、本発明には下記のような変形例も考えられる。データ保持完了通知信号としては、垂直同期信号を使用して割り込みによってＣＰＵに通知する例を開示したが、データ保持完了通知禁止区間以外でデータ保持が完了した事を制御手段に通知できれば、通知タイミングや通知手段は任意であり、本発明の実施においては通知タイミングが垂直同期信号と同期している必要はない。
実施例においては、垂直同期信号を直接使用して周期計測を行なっているが、同期信号を整形した信号や、立ち上がり、立ち下がりの変化点を検出して生成したエッジ信号等、垂直同期信号に準ずるものであってもよい。
実施例においてはマルチシンクディスプレイ装置に本発明を適用する例を開示したが、本発明は入力信号周期を計測する必要のある任意の装置に適用可能である。
【００１７】
【発明の効果】
以上述べたように、本発明においては、データ保持完了通知禁止時間を垂直信号に同期して行なう処理に要する時間よりも大きく設定しておく事により、必要な処理時間よりも著しく早い周期で垂直同期信号が入力された場合でも、必ず処理が終わってから次の処理が起動されるので、従来方式のように、機器の制御が不能な状態に陥ってしまうような恐れがなくなるという効果がある。
また、著しく早い周期の垂直同期信号入力でも周波数の計測が行なえるため、信号のつなぎ間違えなどをユーザーに知らせるような新しい機能を機器に搭載可能となるという効果もある。
更に、データラッチにて保持されたデータは、垂直同期信号の周期そのものを示しているため、従来のように１つ前のデータとの差分を計算する必要が無く、一番処理負荷の重い、垂直同期信号に同期した処理を軽減する事が可能となるという効果もある。
【図面の簡単な説明】
【図１】本発明の周波数計測回路１４の構成を示すブロック図である。
【図２】本発明を適用したディスプレイ装置の構成を示すブロック図である。
【図３】正常信号入力時の各部の波形、数値を示すタイミング図である。
【図４】異常信号入力時の各部の波形、数値を示すタイミング図である。
【図５】従来の垂直周波数計測装置の構成を示すブロック図である。
【符号の説明】
１０…ＣＰＵ、１１…外部メモリ、１２…周辺装置、１３…制御用入出力装置、１４…周波数計測回路、１５…偏向回路、１６…偏向ヨークコイル、１７…ＣＲＴ、３０…計測用カウンタ、３１…データラッチ回路、３２…ＡＮＤゲート回路、３３…マスクパルス発生回路
【図１】
0003827047.tif 000002
【図２】
0003827047.tif 000003
【図３】
0003827047.tif 000004
【図４】
0003827047.tif 000005
【図５】
0003827047.tif 000006