(57)【特許請求の範囲】
【請求項１】
アナログ−デジタル間のデータ変換を行う複数の変換モジュールを備え、データ変換のための複数の要求項目に対して調停を行い、その結果に従い変換モジュールでのデータ変換を行わせるデータ変換装置において、
調停時毎に、前記複数の変換モジュールのうち使用中でない変換モジュールを探し、当該使用中でない変換モジュールにデータ変換のための要求項目を割り当てる調停制御手段と、
要求項目を特定するための識別データを付与して前記変換モジュールにデータ変換の要求を指示する要求指示手段と、
変換モジュールによるデータ変換の後、その結果を前記識別データと共に取り込み、該識別データ毎に格納するデータ格納手段と、
を備えることを特徴とするデータ変換装置。
【請求項２】
前記複数の変換モジュールは変換速度が個々に異なるものを含み、前記調停制御手段は、各変換モジュールの変換速度に応じて当該変換モジュールの割り当てを決定する請求項１に記載のデータ変換装置。
【請求項３】
前記複数の要求項目がそれぞれ複数の変換モジュールに入力されるよう、要求項目毎の出力点と変換モジュール群とがマトリクス状に信号接続されている請求項１に記載のデータ変換装置。
【請求項４】
前記複数の変換モジュールで共用され、入力データのサンプリングを行うサンプリング手段を備え、
該サンプリング手段は、その時々に割り当てられたデータ変換のためのサンプリングを順次実施する請求項１〜３の何れかに記載のデータ変換装置。
【請求項５】
請求項４に記載のデータ変換装置において、
前記サンプリング手段は、複数種の入力データのうち、何れか一つの入力データを変換モジュールに選択的に取り込むためのマルチプレクサであるデータ変換装置。
【請求項６】
前記調停制御手段は、各変換モジュールの使用状態を表す状態データを取り込み、調停時毎に該状態データに基づいて次の要求項目を割り当てるための変換モジュールを決定する請求項１〜５の何れかに記載のデータ変換装置。
【請求項７】
前記調停制御手段は、各変換モジュールについて使用中か使用中でないかをフラグ情報として取り込むと共に、調停時毎に該フラグ情報をパラメータとする関数Ｆを用い、使用中でなく且つその中で優先順位が最も高い変換モジュールを決定する請求項１〜５の何れかに記載のデータ変換装置。
【請求項８】
請求項７に記載のデータ変換装置において、
前記関数Ｆは、演算結果が一意になる関数であり、前記関数Ｆの結果から、予め用意されたテーブルを参照して各変換モジュールの優先順位付けを行うデータ変換装置。
【請求項９】
前記調停制御手段は、前記複数の要求項目についてデータ変換の要求の有無をフラグ情報として取り込むと共に、調停時毎に該フラグ情報をパラメータとする関数Ｆを用い、データ変換の要求が有り且つその中で優先順位が最も高い要求項目を決定する請求項１〜８の何れかに記載のデータ変換装置。
【請求項１０】
請求項９に記載のデータ変換装置において、
前記関数Ｆは、演算結果が一意になる関数であり、前記関数Ｆの結果から、予め用意されたテーブルを参照して各要求項目の優先順位付けを行うデータ変換装置。
【請求項１１】
アナログ−デジタル間のデータ変換を行う複数の変換モジュールを備え、データ変換のための複数の要求項目に対して調停を行い、その結果に従い変換モジュールでのデータ変換を行わせるデータ変換装置において、
前記複数の要求項目についてデータ変換の要求の有無をフラグ情報として取り込むと共に、調停時毎に該フラグ情報をパラメータとする第１の関数を用い、データ変換の要求が有り且つその中で優先順位が最も高い要求項目を決定する第１の調停ロジックと、
各変換モジュールについて使用中か使用中でないかをフラグ情報として取り込むと共に、調停時毎に該フラグ情報をパラメータとする第２の関数を用い、使用中でなく且つその中で優先順位が最も高い変換モジュールを決定する第２の調停ロジックとを実施する調停制御手段と、
要求項目を特定するための識別データを付与して前記変換モジュールにデータ変換の要求を指示する要求指示手段と、変換モジュールによるデータ変換の後、その結果を前記識別データと共に取り込み、該識別データ毎に格納するデータ格納手段と、を備え、
前記調停制御手段は、前記第１の調停ロジックで決定した要求項目について、前記第２の調停ロジックで決定した変換モジュールによりデータ変換を行うことを特徴とするデータ変換装置。
【請求項１２】
全ｎ個の要求項目をｍ個のグループに振り分け（ｎ＞ｍ）、各グループ毎の調停結果に従いデータ変換を行うデータ変換装置であり、
前記第１の調停ロジックでは、前記ｍ個のグループ毎に優先順位の高い一つの要求項目を選択し、その後、各グループで選択した要求項目の中から更に一つを選択する請求項１１に記載のデータ変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ入力をデジタル値に変換するか、或いはデジタル入力をアナログ値に変換するためのデータ変換装置に係り、詳しくは、複数の要求項目に応じて効率良くデータ変換を実施するためのデータ変換装置に関するものである。
【０００２】
【従来の技術】
例えば、自動車制御用の電子制御システムでは、制御機能の高精度化や複雑化に伴い、車載制御ユニット（ＥＣＵ）に取り込まれるアナログ入力が増えつつあり、それに対応してＡＤ変換装置（アナログ／デジタル変換装置）にＡＤ変換のための多数の要求項目が発行される。また近年では、多数の要求項目に応じて実施されるＡＤ変換の動作時間を短縮すべく、複数のＡＤ変換モジュール（ＡＤ変換機能）を搭載したＡＤ変換装置が提案されている。但しこの場合、回路面積や消費電流の低減を図るべく一部の機能を共有化して使用する構成とし、実際には、多数のアナログ入力を各々取り込むためのマルチプレクサが共有化される。
【０００３】
図１０には、ＡＤ変換装置の概要を機能毎に示す。図１０では、全ｎ個の要求項目が本ＡＤ変換装置に入力される事例を示しており、各要求項目をその要求の有無を表すフラグＲｉ（ｉ＝１〜ｎ）で表している。フラグＲｉは、例えば１が要求有りを表し、０が要求無しを表す。また、各要求項目（フラグＲｉ）は、要求元や要求発生のタイミング等に応じてｍ個のグループに区分され、そのグループ毎に１つずつＡＤ変換モジュール（ＡＤＣ１，ＡＤＣ２，…ＡＤＣｍ）が割り当てられている。すなわち、図１０の構成では、ｍ個のグループに各々１：１で対応するｍ個のＡＤ変換機能が設けられている。また、ｍ個のＡＤ変換モジュールが１つの共有部（マルチプレクサ）に接続されている。
【０００４】
本構成では、グループ１〜グループｍの各グループにおいて、要求有りとされる要求項目のうちグループ内での優先順位に基づき一つの要求項目が選択される。また、全ｍ個のＡＤ変換モジュールでは、共有機能としてのマルチプレクサの使用権が調停され、共有部（マルチプレクサ）の使用順序が決定される。これにより、前記グループ毎に選択された要求項目について、ＡＤ変換モジュールでの変換動作が順次行われる。
【０００５】
図１１は、ＡＤ変換動作を示すタイムチャートである。なお図１１において、下向き矢印はＡＤ変換要求が発生するタイミングを示す。また、個々の要求発生後においてＡＤ変換のためのサンプリング期間と実際の変換動作期間とを帯状に示しており、このうち、サンプリング期間は共有部としてのマルチプレクサを使用する期間に相当する。
【０００６】
さて、時刻ｔ１１ではグループ１のＡＤ変換要求が発生し、そのグループ１に対応するＡＤＣ１において、共有部（マルチプレクサ）を使用したアナログ入力のサンプリングと、そのサンプリングデータを用いた実際のＡＤ変換動作とが行われる。また、時刻ｔ１２ではグループｍｂのＡＤ変換要求が、時刻ｔ１３ではグループｍａのＡＤ変換要求が各々発生し、それらの先着順に、各グループに対応するＡＤＣｍｂ，ＡＤＣｍａにてアナログ入力のサンプリング及びＡＤ変換動作が行われる。このとき、時刻ｔ１１，ｔ１２，ｔ１３のＡＤ変換要求に対し、共有部（マルチプレクサ）では、先のデータサンプリングが終了するのに引き続いて後続のデータサンプリングが実施され、結果として共有部が継続的に使用されることとなる。
【０００７】
【発明が解決しようとする課題】
ところが、上記従来のＡＤ変換装置では、同じグループ内で発生するＡＤ変換要求のタイミングが近接すると、ＡＤ変換の効率が悪化するという問題を招く。例えば、グループｍａの要求項目に対してＡＤＣｍａにてＡＤ変換が実施されている時に、同じグループｍａのＡＤ変換要求が発生した場合（時刻ｔ１３の後、時刻ｔ１４でＡＤ変換要求が発生した場合）、後発の要求に対するＡＤ変換の開始（実際にはサンプリングの開始）が時間Ｔａだけ待たされる。この場合、時刻ｔ１４のＡＤ変換要求時には共有部は未使用のため、その時点で共有部の使用は可能であるのにも拘わらずＡＤ変換が開始できず、結果として、全体的なＡＤ変換速度が低下するという問題が生ずる。
【０００８】
なお、デジタル入力をアナログ値に変換するＤＡ変換装置（デジタル／アナログ変換装置）でも、ＤＡ変換のための複数の要求項目が発行され、各要求項目を個々に対応付けされた複数のＤＡ変換モジュールに振り分ける従来構成において同様の問題が生ずる。
【０００９】
本発明は、上記問題に着目してなされたものであって、その目的とするところは、データ変換を効率良く実施し、その変換時間を短縮することができるデータ変換装置を提供することである。
【００１０】
【課題を解決するための手段】
請求項１に記載のデータ変換装置では、複数の変換モジュールにより、所望の順序に従い要求項目毎にアナログ入力がデジタル値に変換される、又はデジタル入力がアナログ値に変換される。調停制御手段は、調停時毎に、前記複数の変換モジュールのうち使用中でない変換モジュールを探し、当該使用中でない変換モジュールにデータ変換のための要求項目を割り当てる。かかる場合、要求項目毎に変換モジュール（ＡＤ変換機能、又はＤＡ変換機能）が予め割り当てられる従来既存の装置とは異なり、空いている変換モジュールに変換要求が割り当てられるので、使用中でない変換モジュールがあるのに拘わらずデータ変換が待たされる、といった不都合は生じない。その結果、データ変換を効率良く実施し、その変換時間を短縮することができる。
【００１１】
特に、請求項１に記載のデータ変換装置では、要求項目を特定するための識別データを付与して前記変換モジュールにデータ変換の要求を指示する要求指示手段と、変換モジュールによるデータ変換の後、その結果を前記識別データと共に取り込み、該識別データ毎に格納するデータ格納手段とを備える。つまり、本請求項の発明によれば、前記の如く割り当てた変換モジュールでデータ変換が行われた後、要求項目を特定する識別データに基づいて変換後の結果データが格納される。従って、使用される変換モジュールがその都度変わっても要求項目を判別することができ、要求項目と対応させて変換後のデータを格納することができる。
【００１２】
請求項２に記載の発明では、前記調停制御手段は、各変換モジュールの変換速度に応じて当該変換モジュールの割り当てを決定する。この場合、例えばデータ変換の更なる高速化を図るには、変換速度の速い変換モジュールが優先的に使用できるよう、変換モジュールを割り当てればよい。
【００１３】
また、請求項３に記載のデータ変換装置では、前記複数の要求項目がそれぞれ複数の変換モジュールに入力されるよう、要求項目毎の出力点と変換モジュール群とがマトリクス状に信号接続されている。つまり、要求項目が任意の変換モジュールに割り当てられる本発明において、その時々の要求項目が何れかの変換モジュールに直接入力できる。従って、巨大なマルチプレクサ回路群を用いなくても本データ変換装置が実現できる。因みに、実際には例えばポイントｔｏポイント接続型デバイスを用いて実現すればよい。
【００１４】
請求項４に記載の発明では、前記複数の変換モジュールで共用され、入力データのサンプリングを行うサンプリング手段を備え、該サンプリング手段は、その時々に割り当てられたデータ変換のためのサンプリングを順次実施する。サンプリング手段としては例えば、複数種の入力データのうち、何れか一つの入力データを変換モジュールに選択的に取り込むためのマルチプレクサが該当する（請求項５）。
【００１５】
要するに、例えばサンプリング手段としてのマルチプレクサが複数の変換モジュールで共用される場合、上記の如く変換モジュールが割り当てられることにより、マルチプレクサの使用効率が上がる。つまり、入力データのサンプリング処理が効率良く実施でき、全体的な変換速度を向上させることができる。
【００１６】
また、請求項６に記載の発明では、前記調停制御手段は、各変換モジュールの使用状態を表す状態データを取り込み、調停時毎に該状態データに基づいて次の要求項目を割り当てるための変換モジュールを決定する。かかる場合、状態データに基づいて変換モジュールの使用状態が判断でき、使用中でない変換モジュールの中から一つを選択するための調停が正しく行われる。
【００１７】
また、請求項７に記載の発明では、前記調停制御手段は、各変換モジュールについて使用中か使用中でないかをフラグ情報として取り込むと共に、調停時毎に該フラグ情報をパラメータとする関数Ｆを用い、使用中でなく且つその中で優先順位が最も高い変換モジュールを決定する。かかる場合、フラグ情報に基づいて変換モジュールの使用状態が判断でき、使用中でない変換モジュールの中から一つを選択するための調停が正しく行われる。また特に、関数Ｆにて調停を行うことによりその調停を迅速に行い、データ変換の高速化を実現することができる。
【００１８】
前記請求項７の発明においては、請求項８に記載したように、前記関数Ｆは、演算結果が一意になる関数であり、前記関数Ｆの結果から、予め用意されたテーブルを参照して各変換モジュールの優先順位付けを行うと良い。本発明によれば、変換モジュール毎のフラグ情報から一意の結果が得られ、その結果により、データ変換時に使用すべき変換モジュールを容易に且つ適切に特定することができる。また、テーブルを参照して変換モジュールを特定することにより、その処理及び工程が簡素化できる。
【００１９】
また、請求項９に記載の発明では、前記調停制御手段は、前記複数の要求項目についてデータ変換の要求の有無をフラグ情報として取り込むと共に、調停時毎に該フラグ情報をパラメータとする関数Ｆを用い、データ変換の要求が有り且つその中で優先順位が最も高い要求項目を決定する。
【００２０】
本構成によれば、複数の要求項目から一つを選択するための調停において、使用中でない変換モジュールを選択するための前述の調停と同様に、調停を迅速に行い、データ変換の高速化を実現することができる。
【００２１】
請求項１０に記載の発明では、前記関数Ｆは、演算結果が一意になる関数であり、前記関数Ｆの結果から、予め用意されたテーブルを参照して各要求項目の優先順位付けを行う。本発明によれば、要求項目毎のフラグ情報から一意の結果が得られ、その結果により、データ変換すべき要求項目を容易に且つ適切に特定することができる。また、テーブルを参照して要求項目を特定することにより、その処理及び工程が簡素化できる。
【００２２】
請求項１１に記載の発明では、調停制御手段は、複数の要求項目についてデータ変換の要求の有無をフラグ情報として取り込むと共に、調停時毎に該フラグ情報をパラメータとする第１の関数を用い、データ変換の要求が有り且つその中で優先順位が最も高い要求項目を決定する（第１の調停ロジック）。また、各変換モジュールについて使用中か使用中でないかをフラグ情報として取り込むと共に、調停時毎に該フラグ情報をパラメータとする第２の関数を用い、使用中でなく且つその中で優先順位が最も高い変換モジュールを決定する（第２の調停ロジック）。そして、前記第１の調停ロジックで決定した要求項目について、前記第２の調停ロジックで決定した変換モジュールによりデータ変換が行われる。
【００２３】
本構成によれば、第１及び第２の関数を用いることにより、複数の要求項目の調停と複数の変換モジュールの調停とが共に効率良く実施され、結果として、データ変換の大幅な時間短縮を実現することができる。
また特に、請求項１１に記載のデータ変換装置では、要求項目を特定するための識別データを付与して前記変換モジュールにデータ変換の要求を指示する要求指示手段と、変換モジュールによるデータ変換の後、その結果を前記識別データと共に取り込み、該識別データ毎に格納するデータ格納手段とを備える。つまり、本請求項の発明によれば、前記の如く決定した変換モジュールでデータ変換が行われた後、要求項目を特定する識別データに基づいて変換後の結果データが格納される。従って、使用される変換モジュールがその都度変わっても要求項目を判別することができ、要求項目と対応させて変換後のデータを格納することができる。
【００２４】
特に請求項１２に記載の発明では、全ｎ個の要求項目を振り分けたｍ個のグループ毎に、優先順位の高い一つの要求項目を選択し、その後、各グループで選択した要求項目の中から更に一つを選択する。本発明によれば、ｍ個のグループ毎の調停結果に従いデータ変換を行うデータ変換装置において、調停により選択された要求項目をその時使用中でない変換モジュールに効率良く振り分けることができる。
【００２５】
【発明の実施の形態】
以下、この発明を具体化した一実施の形態を図面に従って説明する。本実施の形態では、自動車用の電子制御システムにおいて、各種アナログ信号を取り込み、そのアナログ信号を順次デジタル値に変換するためのＡＤ変換装置（アナログ／デジタル変換装置）について説明する。
【００２６】
図１は、本ＡＤ変換装置の概略構成を示す機能ブロック図である。同図に示すように、ＡＤ変換装置は、アナログ入力をデジタル値に変換するためのアナログ制御部１０と、その時々のＡＤ変換要求に従いアナログ制御部１０でのＡＤ変換を指示する共に、ＡＤ変換後の結果を取り込むためのデジタル制御部２０とに大別される。
【００２７】
アナログ制御部１０において、サンプリング手段としてのマルチプレクサ１１は、複数種のアナログ入力を取り込み、その時々で指定されたチャンネルより何れかのアナログ入力を出力する。ＡＤ変換部１２は、ＡＤＣ１，ＡＤＣ２，…ＡＤＣｍの計ｍ個のＡＤＣモジュールを備え、マルチプレクサ１１を介して取り込んだアナログ入力を各ＡＤＣモジュールによりデジタル値に変換する。すなわち、アナログ制御部１０は、ｍ個のＡＤ変換機能を有する。
【００２８】
また、デジタル制御部２０において、調停制御部２１には、全ｎ個の要求項目からなるＡＤ変換要求が入力される。各要求項目は、図示しないマイコン又はインターフェースロジック等より発行されるものであり、その要求項目毎に、Ｒ１，Ｒ２，…Ｒｎのフラグ情報として調停制御部２１に取り込まれる。各フラグＲ１，Ｒ２，…ＲｎはＡＤ変換要求の有無を表し、０は要求無しを、１は要求有りを表す。
【００２９】
調停制御部２１は、ＡＤ変換要求の有無を表す前記フラグ情報に基づいて各要求項目の調停を行い、複数の要求項目について優先順位付けをして何れか一つの要求項目を選択する。すなわち、マイコン等の要求発行元が異なる周期で定期的にＡＤ変換を行う場合や、割り込みにより要求を発生する場合等には、複数の要求項目（要求有りの状態）が重複することがあり、かかる場合に調停により何れか一つの要求項目を選択する。このとき同時に、調停制御部２１は、ＡＤ変換部１２の各ＡＤＣモジュールが使用中か使用中でないかを示す状態データをアナログ制御部１０より受け取り、使用中でないＡＤＣモジュールの中から一つを選択する。なお、状態データとは、各ＡＤＣモジュールが使用中か使用中でないかを表すフラグ情報（２値化データ）である。そして、前記選択された要求項目を使用中でないＡＤＣモジュールに割り当てるよう、その使用中でないＡＤＣモジュールに対して該当する要求項目と要求ＩＤデータとを出力する。但し、この調停制御部２１の調停方式は本実施の形態の要旨部分であり、その詳細は後述する。
【００３０】
また、データ制御部２２は、前記ＡＤ変換部１２によるＡＤ変換後の結果データと要求ＩＤデータとを取り込み、そのデータをデータレジスタ部２３に順次格納する。すなわち、データレジスタ部２３はｎ個のデータレジスタを備え、ＡＤ変換後のデジタル値が各要求項目に対応するデータレジスタに格納される。図示しないマイコン等は、データレジスタ部２３の数値を読み出すことによりＡＤ変換の結果を得ることができる。
【００３１】
なお本実施の形態では、調停制御部２１が特許請求の範囲に記載の「調停制御手段」及び「要求指示手段」に該当し、データレジスタ部２３が「データ格納手段」に該当する。
【００３２】
次に、調停制御部２１の詳細な構成及び作用について図２〜図５を用いて説明する。
図２に示すように、全ｎ個の要求項目（図では、要求項目毎のフラグＲ１，Ｒ２，…Ｒｎで示す）は、グループ１からグループｍまでのｍ個のグループに分割されている。例えばＲ１〜Ｒｎａはグループ１に属し、Ｒｎａ＋１〜Ｒｎｂはグループ２に属する。また、このグループ数に合わせて、ｍ個のＡＤＣモジュールが設けられている。各グループでは、要求項目毎のフラグ情報に応じてその都度実施すべき要求項目が選択される。
【００３３】
因みに、各要求項目のグループ分けの一例として、アルファベット順にａ〜ｉの要求項目が存在し、そのうち［ａ，ｂ，ｃ，ｄ］が回転同期系の要求項目、［ｅ，ｆ，ｇ］が時間同期系の要求項目、［ｈ，ｉ］がその他独立の要求項目である場合、［ａ，ｂ，ｃ，ｄ］をグループ１、［ｅ，ｆ，ｇ］をグループ２、［ｈ］をグループ３、［ｉ］をグループ４として、グループ１〜４が形成される。この場合、各グループ内では要求項目毎に優先順位付けをしておく。
【００３４】
そして、各グループ毎に選択された要求項目が、その時点で使用中でないＡＤＣモジュールに振り分けられる。図２では、グループ毎に選択される要求項目の出力点と各ＡＤＣモジュールとがマトリクス状に接続され、各グループと各ＡＤＣモジュールとの間で全ての組み合わせの信号のやり取りが可能であることを示す。なお、この部分は、ＦＰＩＤ（Field Programmable Interconnect Device）等のポイントｔｏポイント接続型デバイスで構成すると、巨大なマルチプレクサ回路群を使用せず構成できる。ここまでが調停制御部２１（デジタル制御２０側）の機能である。
【００３５】
また、アナログ制御部１０側の機能として、各ＡＤＣモジュールについて共有部（マルチプレクサ１１）の使用権が調停により選別されると共に、前記調停制御部２１で振り分けられたＡＤ変換の要求項目に従い、各ＡＤＣモジュールでＡＤ変換が実施される。アナログ制御部１０側の調停は、周知のラウンドロビン（ポーリング）方式調停にて具体化されれば良い。
【００３６】
調停制御部２１での調停について、各機能を模式的に示す図３を用いてより詳しく説明する。この調停制御部２１ではその機能として、各グループ毎に優先順位の高い一つの要求項目を選択する調停（第１調停）と、各グループ内で選択された要求項目の中から更に一つを選択する調停（第２調停）と、その時点で使用中でないＡＤＣモジュールの中からどれを使用するかを選択する調停（第３調停）とを実施する。なお、第３調停は、マルチプレクサ１１でのデータサンプリングの順序を決める調停でもある。
【００３７】
上記第１〜第３調停では何れも、多数有る選択肢の中から一つを選出する調停アルゴリズムが実施される。その調停アルゴリズムとして本実施の形態では、多数の選択肢を全てフラグ情報として２値化すると共に、関数Ｆ１，Ｆ２，Ｆ３を用いて各フラグ情報を２進重み付けする。そして、その関数Ｆ１，Ｆ２，Ｆ３の演算結果と予め用意した参照テーブルとより、多数の選択肢の中から一つを選択する。なおここで、関数Ｆ１及びＦ２によれば、要求項目群から各々一つの要求項目が選択され、関数Ｆ３によれば、ＡＤＣモジュール群から一つのＡＤＣモジュールが選択されることとなる。
【００３８】
第１調停におけるグループ１での調停を例に挙げれば、その概要として、ＡＤ変換のための要求項目毎のフラグＲｉ（ｉ＝１〜ｎａ）をパラメータとする関数Ｆ１を用い、調停時毎に関数Ｆ１が計算される。そして、関数Ｆ１の演算結果から、要求が有り且つその中で優先順位の最も高い要求項目が選択されることとなる。ここで、その調停アルゴリズムの一具体例を図４を用いて説明する。
【００３９】
図４において、レジスタ（又はメモリ）３１は１〜ｎａ番目のフラグＲ１〜Ｒｎａの値を各々ストアする。乗算ロジック部３２はフラグＲｉ毎に設けられ、ｉ番目（ｉ＝１〜ｎａ）の要求項目に対して各々独立にフラグＲｉの値と「２^(i-1)」とを乗算する。また、加算ロジック部３３は、各乗算ロジック部３２の結果を全て加算する。
【００４０】
かかる場合、乗算ロジック部３２で実現される関数Ｇｉ、加算ロジック部３３で実現される関数Ｆ１は、
0003791287.tif 000002
で表される。この関数Ｆ１によれば一意の演算結果が得られ、それは各フラグ情報が２進重み付けされたものとなる。このとき、加算ロジック部３３では、加算処理がビット演算の右シフト又は左シフトにて達成できる。
【００４１】
そして、加算ロジック部３３で導出された結果は、テーブル参照ロジック部３４に取り込まれる。テーブル参照ロジック部３４では、例えば図５に示すテーブルを用い、関数Ｆ１の演算結果（各フラグＲｉが２進重み付けされた結果）からＡＤ変換を行うべき要求項目を選択する。つまり、その時「１」である要求項目フラグのうち、最も優先順位の高い要求項目を、ＡＤ変換を行うべき要求項目として選択する。
【００４２】
なお、図５では、Ｒ１，Ｒ２，…Ｒｎａが元々の優先順位に併せて順に並ぶ事例について示すが、その優先順位の並びは任意でよい。何れにしろ、図５のテーブルは、関数Ｆ１の演算結果から一つの要求項目が導出されるものであれば良い。また、上記の各演算ロジックは、ハードウエア又はソフトウエアの何れで実現されても良い。
【００４３】
図３の第２調停及び第３調停については詳細な図示を省略するが、それらの場合も同様の調停が行われる。すなわち、第２，第３調停においても乗算ロジック部、加算ロジック部、テーブル参照ロジック部等からなる調停ロジックが組み込まれ、単純積和形の関数Ｆ２，Ｆ３（演算結果が一意となる関数）を用いて調停が行われる。各部の調停を略述すれば、第２調停では、第１調停を経てグループ毎に選択された要求項目について、そのフラグ情報（２値化データ）をパラメータとする関数Ｆ２を用い、調停時毎に関数Ｆ２が計算される。そして、関数Ｆ２の演算結果から、要求が有り且つその中で優先順位の最も高い要求項目が選択される。
【００４４】
また、第３調停では、ＡＤＣモジュールが使用中か使用中でないかを表すフラグ情報（状態データ）について、そのフラグ情報をパラメータとする関数Ｆ３を用い、調停時毎に関数Ｆ３が計算される。そして、関数Ｆ３の演算結果から、使用中でなく且つその中で優先順位の最も高いＡＤＣモジュールが選択される。
【００４５】
各ＡＤＣモジュールで変換速度が相違するものを含む場合、その変換速度を考慮してＡＤＣモジュールを使用する際の優先順位が予め決定される。例えば、各ＡＤＣモジュールの構成方式が異なる場合や、プロセスのバラツキ等に起因して変換時間が異なる場合、それを考慮して各ＡＤＣモジュールの優先順位が決定されると良い。
【００４６】
要するに本実施の形態では、上述の第１及び第２調停が特許請求の範囲に記載の「第１の調停ロジック」に該当し、第３調停が「第２の調停ロジック」に該当する。また、関数Ｆ１，Ｆ２が「第１の関数」に該当し、関数Ｆ３が「第２の関数」に該当する。
【００４７】
次に、ＡＤ変換の実際の動作を図６のタイムチャートを用いて説明する。なお図６において、下向き矢印はＡＤ変換要求がアナログ制御部１０側に入力されるタイミングを示す。また、個々の要求入力後に、ＡＤ変換のためのサンプリング期間と実際の変換動作期間とを帯状に示す。
【００４８】
さて、時刻ｔ１のＡＤ変換要求に対し、その時使用中でないＡＤＣモジュールの中からＡＤＣ１が選択され、当該ＡＤＣ１にてアナログ入力のサンプリング及び変換動作が行われる。また同様に、時刻ｔ２，ｔ３，ｔ４でもその時使用中でないＡＤＣモジュールの中から一つが選択される。すなわち、時刻ｔ２のＡＤ変換要求時にはＡＤＣｍｂが、時刻ｔ３のＡＤ変換要求時にはＡＤＣｍａが、時刻ｔ４のＡＤ変換要求時にはＡＤＣｍが各々選択され、当該ＡＤＣｍｂ，ＡＤＣｍａ，ＡＤＣｍにてアナログ入力のサンプリング及び変換動作が行われる。例えば、時刻ｔ４の要求時に選択されるＡＤＣモジュールは、勿論ＡＤＣ２であっても良い。
【００４９】
かかる場合、従来技術である図１１と比較すると、図１１では、使用中のＡＤＣモジュールに重ねて要求項目が発行されるため、例えば、ＡＤＣｍａにおいて先発のＡＤ変換（時刻ｔ１３での要求後のＡＤ変換）が完了するのを待って、同じくＡＤＣｍａにおいて後発のＡＤ変換が実施される。このとき、共有部としてのマルチプレクサの使用効率が悪化する。これに対し、図６では、使用中のＡＤＣモジュールに重ならないよう要求項目が振り分けられるため、ＡＤ変換要求の発行に伴いＡＤ変換の即時開始が可能となる。これにより、マルチプレクサ１１が効率良く使用されることとなる。
【００５０】
要するに、本実施の形態の装置によれば、何れか一つでも使用中でないＡＤＣモジュールがあればそれが連続的に使用されるので、多数連続してＡＤ変換動作が実施される場合、マルチプレクサ１１（共有部）の使用率は理論上１００％となる。それ故、ＡＤ変換全体で必要となる所要時間が短縮できる。
【００５１】
次に、要求項目が一定の時間間隔で一様に発行される場合を考える。図７には、その様子を示し、各要求項目が発行されるタイミングを図中下向きの矢印で示す。
【００５２】
一定の時間間隔で発行される各要求項目は、その時々で使用中でないＡＤＣモジュールに振り分けられ、即時実行される。図では、ＡＤＣモジュールの使用順序が数字順だが、その順序は任意で良い。なお、時刻ｔａの要求時には、ＡＤＣ１〜ＡＤＣｍの全てのＡＤＣモジュールが使用中であるため、何れかのＡＤＣモジュールでのＡＤ変換が完了するのを待つ。そして、何れかのＡＤＣモジュールが空き次第、そのＡＤＣモジュールでＡＤ変換が開始される（図では、ＡＤＣ２）。
【００５３】
以上詳述した本実施の形態によれば、以下に示す効果が得られる。
（イ）要求グループ毎にＡＤＣモジュール（ＡＤ変換機能）が予め割り当てられる従来既存の装置とは異なり、空いているＡＤＣモジュールに変換要求が割り当てられるので、使用中でないＡＤＣモジュールがあるのに拘わらずデータ変換が待たされる、といった不都合は生じない。その結果、ＡＤ変換を効率良く実施し、その変換時間を短縮することができる。また、本構成では、グループ数とＡＤ変換機能の数とは無関係になり、ＡＤ変換機能の数はグループ数と無関係に決定できる。
【００５４】
（ロ）要求項目を特定するための要求ＩＤデータを付与してＡＤ変換の要求を指示し、ＡＤ変換の後、その結果を要求ＩＤデータ毎に格納するので、使用されるＡＤＣモジュールがその都度変わっても該当する要求項目を判別することができ、要求項目と対応させてＡＤ変換後のデータを格納することができる。
【００５５】
（ハ）各ＡＤＣモジュールの変換速度を考慮して当該ＡＤＣモジュールの割り当てを決定するので、各ＡＤＣモジュールのサンプリング時間及び変換時間が異なる場合により有効となる。例えば、ＡＤＣモジュールとして高速型、低速型（回路規模重視等）の２種類がある場合、高速型のＡＤＣモジュールに優先的に要求項目を割り当てることにより、ＡＤ変換の更なる効率化を図ることができる。サンプリング時間のみが異なる場合も同様である。
【００５６】
（ニ）複数の要求項目が各ＡＤＣモジュールに入力されるよう、要求項目毎の出力点とＡＤＣモジュール群とをマトリクス状に信号接続したので、その時々の要求項目が何れかのＡＤＣモジュールに直接入力できる。従って、巨大なマルチプレクサ回路群を用いなくても本データ変換装置が実現できる。
【００５７】
（ホ）共有部としてのマルチプレクサ１１を備える本ＡＤ変換装置において、上記の如くＡＤＣモジュールを割り当てることにより、マルチプレクサ１１の使用効率が上がる。つまり、入力データのサンプリング処理が効率良く実施でき、全体的な変換速度を向上させることができる。
【００５８】
（ヘ）関数Ｆ１〜Ｆ３を用い第１調停，第２調停，第３調停を各々実施することにより、複数の要求項目の調停と複数のＡＤＣモジュールの調停とが共に迅速に且つ効率良く実施され、結果として、ＡＤ変換の大幅な時間短縮を実現することができる。
【００５９】
（ト）第１〜第３の各調停では、関数Ｆ１〜Ｆ３の結果から、予め用意されたテーブルを参照して各要求項目又は各ＡＤＣモジュールの優先順位付けを行うので、その処理及び工程が簡素化できる。また、このテーブルを任意に書き換えることにより各項目の優先順位が容易に変更でき、これら優先順位付けに関する情報が外部に漏れにくくなる。つまり、優先順位情報の隠蔽を容易に行うことができる。
【００６０】
なお本発明は、上記以外に次の形態にて具体化できる。
上記実施の形態では、図３で説明したように全ｎ個の要求項目をｍグループに分割し、「第１調停」でグループ毎に一つの要求項目を選択した後、更に「第２調停」で各グループ毎の要求項目から一つの要求項目を選択する構成であったが、この構成を図８のように変更する。図８では、全ｎ個の要求項目についてグループ分けは行わず、全ての要求項目について同時に調停を行い、その中から一つの要求項目を選択する（グループ数が１であるとも言える）。
【００６１】
すなわち、ＡＤ変換のための要求項目毎のフラグＲｉ（ｉ＝１〜ｎ）をパラメータとする関数Ｆ１０を用い、調停時毎に関数Ｆ１０が計算される。また、関数Ｆ１０の演算結果から、要求が有り且つその中で優先順位の最も高い要求項目が選択される。そして、該選択された要求項目について、その時使用中でないＡＤＣモジュールにてＡＤ変換が実施される。因みに、図８の構成は前記図３の構成と比べて、図３の第１及び第２調停を一つの調停として合成したものである。
【００６２】
上記実施の形態のＡＤ変換装置では、複数のＡＤＣモジュールで１つのマルチプレクサを共有する構成としたが、この構成を変更しても良い。例えば、マルチプレクサの個数を１以外とし、ＡＤＣモジュールの数よりも少ない、２個以上のマルチプレクサを用いても良い。また、マルチプレクサ（共有部）を用いず、各ＡＤＣモジュールに個別にアナログ入力が取り込まれるように構成しても良い。共有部を持たない場合、共有部の使用権をめぐる調停が不要となり、その部分での時間調整も必要ない。従って、ＡＤ変換時間は単にＡＤＣモジュールの数やＡＤＣモジュールの使用効率により規制されることとなる。
【００６３】
上記実施の形態では、単純積和形の関数Ｆ１〜Ｆ３を用いて各調停を行ったが、これを変更する。すなわち、上記実施の形態では関数Ｆ１において、
Ｇｉ＝２^(i-1)×Ｒｉ    （グループ１ではｉ＝１〜ｎａ）
Ｆ１＝ΣＧｉ
とし、フラグＲｉと２の（ｉ−１）乗との積和により関数Ｆ１の演算を実施したが、関数Ｇｉにおける２の指数（ｉ−１）は「ｉ＋ｋ（ｋは整数）」で与えられるものであれば良い。つまり、２の指数をｉ，ｉ＋１等に変更しても良い。また、Ｇｉ＝２^j×Ｒｉ（指数ｊはｉ毎に異なる整数（重複しない整数））としても良い。
【００６４】
更に広義には、上記関数Ｆ１は、演算結果が一意になることを条件に、単純積和形以外の他の関数に変更しても良い。何れにしろ、全てのフラグの値に基づき演算結果が一意になる関数Ｆ１を用いることにより、容易に且つ適切に要求項目が特定できる。また、他の関数Ｆ２，Ｆ３についても同様である。各関数Ｆ１〜Ｆ３で各々異なる関数を用いることも可能である。
【００６５】
上記実施の形態では、本発明をＡＤ変換装置に具体化した事例を説明したが、ＤＡ変換装置（デジタル／アナログ変換装置）としての具体化も可能である。図９にはＤＡ変換装置４０の概要を示す。ＤＡ変換装置４０は、調停制御部４１と、ＤＡ変換部４２とを有する。ＤＡ変換部４２は、ＤＡＣ１，ＤＡＣ２，…ＤＡＣｍの計ｍ個のＤＡＣモジュールを備え、ＤＡ変換の要求に応えてデジタル入力をアナログ信号に変換する。
【００６６】
調停制御部４１には、ＤＡ変換のための全ｎ個の要求項目が入力される。このとき、各要求項目は、Ｒ１，Ｒ２，…Ｒｎのフラグ情報として取り込まれる。各フラグＲ１，Ｒ２，…ＲｎはＤＡ変換要求の有無を表し、０は要求無しを、１は要求有りを表す。
【００６７】
調停制御部４１は、ＤＡ変換要求の有無を表す前記フラグ情報に基づいて各要求項目の調停を行い、複数の要求項目について優先順位付けをして何れか一つの要求項目を選択する。すなわち、複数の要求項目（要求有りの状態）が重複する場合に、調停により何れか一つの要求項目を選択する。このとき同時に、調停制御部４１は、ＤＡ変換部４２の各ＤＡＣモジュールが使用中か使用中でないかを示す状態データ（フラグ情報）をＤＡ変換部４２より受け取り、使用中でないＤＡＣモジュールの中から一つを選択する。そして、前記優先順位付けされた要求項目を使用中でないＤＡＣモジュールに割り当てるよう、その使用中でないＤＡＣモジュールに対して該当する要求項目を出力する。
【００６８】
かかる場合、調停制御部４１での調停は、上記ＡＤ変換装置として説明した構成作用に準ずるものであり（図２〜図５参照）、その概要として、ＤＡ変換要求に応じたフラグ情報をパラメータとする、例えば単純積和形の関数を用い、調停時毎にその時「１」であるＤＡ変換のための要求項目フラグのうち、最も優先順位の高い要求項目を次にＤＡ変換を行うべき要求項目として決定する。また、ＤＡＣモジュールの使用状態に応じたフラグ情報をパラメータとする、例えば単純積和形の関数を用い、調停時毎にその時使用中でないＤＡＣモジュールのうち、最も優先順位の高いＤＡＣモジュールを次にＤＡ変換を行うべきモジュールとして決定する。そして、各々決定された要求項目及びＤＡＣモジュール同士でＤＡ変換が実施される。
【００６９】
こうしてＤＡ変換装置として具体化される場合にも、使用中でないＤＡＣモジュールがあるのに拘わらずデータ変換が待たされる、といった不都合は生じない。その結果、ＤＡ変換を効率良く実施し、その変換時間を短縮することができる。また、本構成では、要求項目数とＤＡ変換機能の数とは無関係になり、ＤＡ変換機能の数は要求項目数と無関係に決定できる。
【００７０】
上記実施の形態では、図２に示した通りＦＰＩＤ等のポイントｔｏポイント接続型デバイスを用い、要求項目毎の各グループと複数のＡＤＣモジュールとを接続したが、この構成をマルチプレクサ回路群を用いた構成に変更しても良い。
【００７１】
上記調停制御部２１，４１において、フィールドプログラマブルゲートアレイＦＰＧＡ（Field Programmable Gate Array ）にて調停のための関数を具体化し、任意に書き換え可能な構成としても良い。
【図面の簡単な説明】
【図１】発明の実施の形態におけるＡＤ変換装置の概要を示す構成図。
【図２】要求項目毎の各グループと複数のＡＤＣモジュールとの接続を示すブロック図。
【図３】調停制御部での機能を模式的に示すブロック図。
【図４】調停ロジックの概要を示すブロック図。
【図５】要求項目を選択するためのテーブルの一例を示す図。
【図６】ＡＤ変換の実行タイミングを示すタイムチャート。
【図７】ＡＤ変換の実行タイミングを示すタイムチャート。
【図８】調停制御部での機能を模式的に示すブロック図。
【図９】ＤＡ変換装置の概要を示す構成図。
【図１０】従来技術において要求項目毎の各グループと複数のＡＤＣモジュールとの接続を示すブロック図。
【図１１】従来技術においてＡＤ変換の実行タイミングを示すタイムチャート。
【符号の説明】
１０…アナログ制御部、１１…マルチプレクサ（サンプリング手段）、１２…ＡＤ変換部、２０…デジタル制御部、２１…調停制御部（調停制御手段、要求指示手段）、２３…データレジスタ部（データ格納手段）、４０…ＤＡ変換装置、４１…調停制御部、４２…ＤＡ変換部。
【図１】
0003791287.tif 000003
【図２】
0003791287.tif 000004
【図３】
0003791287.tif 000005
【図４】
0003791287.tif 000006
【図５】
0003791287.tif 000007
【図６】
0003791287.tif 000008
【図７】
0003791287.tif 000009
【図８】
0003791287.tif 000010
【図９】
0003791287.tif 000011
【図１０】
0003791287.tif 000012
【図１１】
0003791287.tif 000013