(57)【特許請求の範囲】
【請求項１】
化合物半導体の表面の上部に設けられた表面不活性化半導体層を有する半導体装置において、
前記化合物半導体と前記表面不活性化半導体層との間に、該化合物半導体と逆の導電型を有し、かつ該化合物半導体層の表面に空乏層を形成するキャリア密度と厚みを有する空乏層形成半導体層を設け、
該空乏層形成半導体層と該表面不活性化半導体層との間に、該表面不活性化半導体層の内部に空乏層が形成されることを防ぐとともに、該空乏層形成半導体層から拡散されるキャリアにより該化合物半導体層に空乏層を形成するバッファ層を設けてなることを特徴とする半導体装置。
【請求項２】
前記化合物半導体がＧａＡｓ半導体であることを特徴とする請求項１記載の半導体装置。
【請求項３】
前記空乏層形成半導体層は、そのキャリア密度と厚さとの積と、前記化合物半導体の表面準位との和が、前記表面不活性化半導体層のキャリア密度と厚さとの積よりも大きいことを特徴とする請求項１記載の半導体装置。
【請求項４】
前記化合物半導体層上にフィールドプレート構造を有する電極を形成したことを特徴とする請求項１記載の半導体装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ダイオード、トランジスタ等に用いられる半導体装置に関し、特に縦型構造を有し、高電圧で使用される半導体装置に関するものである。
【０００２】
【従来の技術】
従来、ダイオードに用いられる半導体装置として、図３示のように、比較的高抵抗のｎ型半導体層３１にｐ型イオンを注入または拡散法によりｐｎ接合部３２を形成してなるｎ型半導体層３１の一方の面に第１の電極３４を設け、他方の面に絶縁保護膜３５を設け、絶縁保護膜３５上にｐｎ接合部３２に接続する第２の電極３６を設けてなるものが知られている。
【０００３】
図３示の半導体装置で、ｎ型半導体層３１がＧａＡｓ半導体等の化合物半導体からなるときには、表面準位が高いために表面再結合が生じ、半導体装置としての性能が著しく低下する。そこで、図３示の半導体装置において、図４示のように、第１の電極３４と反対側のｎ型半導体層３１の上に表面不活性化半導体層４１を設け、表面不活性化半導体層４１上に絶縁保護膜３５を設け、絶縁保護膜３５上にｎ型半導体層３１に接続する第２の電極３６を設けてなるものが知られている。
【０００４】
ところが、図４示の構成を有する半導体装置では、電極３４，３６間に高電圧を印加すると、アバランシェ降伏、ツェーナー降伏等の降伏現象（絶縁破壊）、特にアバランシェ降伏が生じやすいとの不都合がある。アバランシェ降伏はまた、表面降伏とバルク降伏とに分けられるが、表面降伏はデバイス表面や界面に存在するイオンや準位によって起こる電界集中によってデバイス表面近傍で降伏現象が生じるものであり、バルク降伏よりも低い電圧で生じる。
【０００５】
例えば、図４示の半導体装置では、電極３４，３６間に電圧を印加すると、ｎ型半導体層３１の電極３６の端部３６ａの直下に当たる部分に電界集中が生じる傾向があり、電極３６の端部３６ａの近傍にｐｎ接合部３２があると、前記電界集中によりｐｎ接合部３２で降伏現象が生じるものと考えられる。
【０００６】
そこで、本発明者らは、前記電界集中による影響を緩和するために、図４に仮想線示するように電極３６の端部を延長してフィールドプレート構造３６ｂとすることを試みた。前記フィールドプレート構造自体は公知であり、特開平１−１３６３６６号公報に記載されているもの等が知られている。尚、前記公報記載のフィールドプレート構造は、単結晶Ｓｉからなる高抵抗半導体層を備えるＦＥＴのベース電極に適用し、さらに該ベース電極に複数段差を設けたものである。
【０００７】
前記フィールドプレート構造３６ｂによれば、ｐｎ接合部３２近傍での電界集中が緩和されるので、耐圧性能に優れた半導体装置を得ることができると考えられる。しかしながら、本発明者らの検討によれば、図５示のように、フィールドプレート構造３６ｂの長さｌを５０μｍ程度まで長くしても、６５０Ｖ弱の電圧に耐えることが限度であり、７００Ｖ以上の電圧に耐える半導体装置は得ることができないという事実が実験により確認された。
【０００８】
さらに、本発明者らは、電極３６の下部の絶縁保護膜３５を厚くすることにより、前記電界集中を前記絶縁保護膜３５とｎ型半導体層３１とに分担させ、耐圧性能を向上させることを試みた。しかし、本発明者らの検討によれば、図６示のように、絶縁保護膜３５の厚さを５０００μｍ以上にすると、予想に反して耐圧性能が低下する傾向があることが判明した。
【０００９】
【発明が解決しようとする課題】
本発明は、改良された半導体装置を提供することを目的とする。
【００１０】
さらに詳しくは、本発明は、かかる不都合を解消して、化合物半導体にｐｎ接合部を形成してなる高抵抗半導体層を有する半導体装置であって、耐圧性能に優れると共に、半導体表面を安定化することができる半導体装置を提供することを目的とする。また、本発明は、フィールドプレート構造を有効に作用させることができる耐圧性能に優れた半導体装置を提供することを目的とする。
【００１１】
さらに本発明は、表面不活性化半導体層の空乏化を防止することができる半導体装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
かかる目的を達成するために、本発明の半導体装置は、化合物半導体の表面の上部に設けられた表面不活性化半導体層を有する半導体装置において、前記化合物半導体と前記表面不活性化半導体層との間に、該化合物半導体と逆の導電型を有し、かつ該化合物半導体層の表面に空乏層を形成するキャリア密度と厚みを有する空乏層形成半導体層を設け、該空乏層形成半導体層と該表面不活性化半導体層との間に、該表面不活性化半導体層の内部に空乏層が形成されることを防ぐとともに、該空乏層形成半導体層から拡散されるキャリアにより該化合物半導体層に空乏層を形成するバッファ層を設けてなることを特徴とする。
【００１３】
本発明の半導体装置は、前記化合物半導体が比較的高抵抗の化合物半導体から成り、該化合物半導体層にｐ型イオンを注入または拡散することによりｐｎ接合部が形成されている。また、該化合物半導体層の一方の面には第１の電極が設けられ、該第１の電極の他方の面に表面不活性化半導体層と、該表面不活性化半導体層に接続される第２の電極とが設けられる。そして、前記空乏層形成半導体層は、前記化合物半導体層と前記表面不活性化半導体層との間に設けられる。
また、本発明の半導体装置は、前記空乏層形成半導体層と前記表面不活性化半導体層との間に、バッファ層を設けてなることを特徴とする。前記バッファ層は、前記化合物半導体層と同じ化合物半導体から形成される。
【００１４】
前記化合物半導体としては、ＩＩＩ−Ｖ族化合物半導体、ＩＩ−ＶＩ族化合物半導体、ＩＶ−ＶＩ族化合物半導体等を挙げることができるが、本発明の半導体装置は、前記化合物半導体がＧａＡｓ，ＧａＰ，ＧａＳｂ等の２元素からなるか、或はＩｎＡｌＡｓ，ＩｎＧａＡｓ，ＡｌＧａＡｓ等の３元素からなるＩＩＩ−Ｖ族化合物半導体等からなるときに好適であり、ＧａＡｓからなるときにさらに好適である。
【００１５】
これらの化合物半導体は、例えばｎ型であるときには、ｐ型イオンを注入することによりｐｎ接合部が形成される。また、表面不活性化半導体層としては、前記化合物半導体と同種の導電型の半導体から形成される。
【００１６】
本発明の半導体装置は、前記空乏層形成半導体層のキャリア密度と厚さとの積と、前記化合物半導体層の表面準位との和が、前記表面不活性化半導体層のキャリア密度と厚さとの積よりも大きいことを特徴とする。
【００１８】
さらに、本発明の半導体装置は、前記第２の電極がフィールドプレート構造を有することを特徴とする。前記フィールドプレート構造は、複数の段差を有するものであってもよい。
【００１９】
【作用】
本発明の半導体装置によれば、電圧が印加されたときに、前記空乏層形成半導体層により前記表面不活性化半導体層のキャリアの拡散が低減され、前記化合物半導体層に空乏層が形成される。該空乏層には電荷が存在しないため電界集中が緩和され、半導体表面が安定化すると同時に優れた耐圧性能が得られる。
また、前記表面不活性化半導体層のキャリアの拡散の低減のために、前記空乏層形成半導体層と前記表面不活性化半導体層との間に設ける前記バッファ層によれば、該表面不活性化半導体層の内部に空乏層が形成されることを防ぐとともに、前記空乏層形成半導体層から拡散されるキャリアにより前記化合物半導体層に空乏層が形成され化合物半導体層の表面が安定化される。前記バッファ層は前記化合物半導体層と同じ化合物半導体が用いられる。この形態では、前記表面不活性化半導体層を単に半導体の表面を安定化させるために使用するのみならず、デバイスの動作層として利用でき、特にＨＢＴやヘテロＳＩＴに適用すると効果が大きく好ましい。
【００２０】
前記表面不活性化半導体層は、前記化合物半導体が、ＩＩＩ−Ｖ族化合物半導体、特にＧａＡｓ半導体のように、表面準位が高いときに、その影響を低減するために設けられる。従って、本発明の半導体装置は、前記化合物半導体がＩＩＩ−Ｖ族化合物半導体であるときに有効であり、ＧａＡｓ半導体であるときに更に有効になる。
【００２１】
本発明の半導体装置では、前記表面不活性化半導体層のキャリアの拡散の低減は、前記空乏層形成半導体層のキャリア密度と厚さとの積と、前記化合物半導体の表面準位との和を、前記表面不活性化半導体層のキャリア密度と厚さとの積よりも大きくすることにより行われる。このようにすることにより、前記表面不活性化半導体層から拡散されるキャリアが前記空乏層形成半導体層のキャリアにより相殺され、前記空乏層形成半導体層から拡散されるキャリアにより前記表面不活性化半導体層に空乏層が形成される。更に、化合物半導体層に空乏層が形成されると同時に表面が安定化される。
【００２３】
さらに、本発明の半導体装置では、前記化合物半導体層に接続されるフィールドプレート構造を有する電極を形成することにより、前記空乏層形成半導体層による前記作用と共に、該フィールドプレート構造が有効に作用してｐｎ接合部近傍での電界集中が緩和されるので、優れた耐圧性能が得られる。
【００２４】
【実施例】
次に、添付の図面を参照しながら本発明の半導体装置についてさらに詳しく説明する。図１は本発明の参考となる半導体装置の一構成例を示す説明的断面図であり、図２は本発明の半導体装置の一構成例を示す説明的断面図であり、図５は図１示の半導体装置の耐圧性能を示すグラフである。
【００２５】
図１示のように、本発明の参考例となる半導体装置は、ＩＩＩ−Ｖ族化合物半導体であるＧａＡｓ半導体からなるｎ型化合物半導体層１の一部の領域２にイオン注入法または拡散法によりｐｎ接合部２を形成し、ｎ型化合物半導体層１の一方の面に設けられたＡｕＧｅ、Ｎｉ、Ａｕ等からなる第１の電極４と、ｎ型化合物半導体層１の他方の面に設けられたｎ型ＡｌＧａＡｓ半導体からなる表面不活性化半導体層５と、表面不活性化半導体層５を介してｐｎ接合部２に接続されるＴｉＡｕからなる第２の電極６とを備え、表面不活性化半導体層５と電極６との間にはＳｉＯ2 からなる厚さ０．３μｍの絶縁保護膜７が設けられている。
【００２６】
そして、本参考例の半導体装置では、前記ｎ型化合物半導体層１と前記表面不活性化半導体層５との間に、該ｎ型化合物半導体層１を形成する化合物半導体と逆のｐ型ＧａＡｓ半導体からなり、前記ｎ型化合物半導体層１に空乏層を形成する空乏層形成半導体層８が設けられている。このデバイスの製造工程において、前記ｐｎ接合部２は、各半導体層５，８を公知のＭＢＥ法またはＣＶＤ法により形成したのち、この半導体層５，８上よりｐ型不純物を注入または拡散することにより形成している。前記ｐ型領域の形成（ｐｎ接合部形成）工程では、半導体膜を加工せずに不純物を導入するようにしているので、安定したデバイス特性が得られる。
【００２７】
また、電極６は、その端部が延長されたフィールドプレート構造６ａを備え、その長さｌは５０〜１００μｍの範囲で調整される。フィールドプレート構造６ａの長さｌは５０μｍ未満では上層配線に接続することが困難になり、１００μｍ以上では電解集中を緩和する効果が不十分になる。
【００２８】
図１示の半導体装置では、空乏層形成半導体層８のキャリア密度と厚さとの積と、ｎ型化合物半導体層１の表面準位との和が、表面不活性化半導体層５のキャリア密度と厚さとの積よりも大きくなるように形成することが必要であり、更には、最上層である表面不活性化半導体層５を十分に空乏化させるように、各半導体層５，８のキャリア密度と厚さとを設定することが望ましい。
【００２９】
例えば、ｎ型化合物半導体層１の表面準位が２．２×１０12（ｃｍ-2）、表面不活性化半導体層５がキャリア密度５×１０17（ｃｍ-3）で、０．０８μｍの厚さに形成されているときには、空乏層形成半導体層８は例えばキャリア密度６×１０16〜１×１０17（ｃｍ-3）、厚さ０．３μｍの組み合わせで形成される。本参考例のように構成することにより、電極４，６に電圧が印加されたときに、空乏層形成半導体層８のキャリアと、前記ｎ型ＧａＡｓ半導体からなるｎ型化合物半導体層１の表面準位との和が、表面不活性化半導体層５から拡散されるキャリアにより相殺されるか、または大きくなる。
【００３０】
ここで前記空乏層形成半導体層８のキャリア密度にある程度の幅が必要なのは、前記ｎ型化合物半導体層１の表面処理の良否によって、ｎ型化合物半導体層１の表面準位の数値が若干変化するためである。本参考例では、表面準位に比較的近い値のキャリア密度を組み合わせたため、キャリア密度と厚さとの選択幅は狭くなるが、空乏層形成半導体層８及び表面不活性化半導体層５のキャリア密度と厚さとの積を共に大きくすることにより、空乏層の制御が更に容易になることは言うまでもない。
【００３１】
各半導体層５，８を以上のように形成した結果、ｎ型化合物半導体層１の表面では空乏層形成半導体層８から拡散されるキャリアにより正電荷が多くなり、該正電荷により前記ｎ型化合物半導体層１に空乏層（図示せず）が形成されて、ｎ型化合物半導体層１の表面が安定化される。更には、表面不活性化半導体層５の内部にも空乏層が十分な厚みで形成されるので、この表面不活性化半導体層５の内部も安定化される。
【００３２】
前記空乏層形成半導体層８のキャリア密度を６×１０16（ｃｍ-3）、厚さを０．３μｍとしたとき（第１参考例）、キャリア密度を１０×１０16（ｃｍ-3）、厚さを０．３μｍとしたとき（第２参考例）の耐圧性能とフィールドプレート構造６ａの長さｌとの関係を図５に示す。図５から、第１及び第２参考例によれば、従来例では得られなかった７００Ｖ以上の耐圧性能が得られ、しかもフィールドプレート構造６ａの長さｌが前記範囲内で長いほど耐圧性能が向上することからフィールドプレート構造６ａが有効に作用し電界集中を緩和する効果が得られていることが明らかである。
【００３３】
次に、本発明に係わる半導体装置の態様について説明する。図２示の半導体装置は、図１示の空乏層形成半導体層８と表面不活性化半導体層５との間に、ｎ型化合物半導体層１と同じｎ型ＧａＡｓ半導体からなるバッファ層９が設けられている以外は図１示の半導体装置と同様の構成となっている。この構成は、最上層に形成されている表面不活性化半導体層５を空乏化させたくない場合に好適である。例えば、ＡｌＧａＡｓ等からなる表面不活性化半導体層５をＨＢＴやワイドバンドギャップ層、つまりエミッタ層またはソース層として用いると同時に、表面不活性化膜として応用する場合である。この場合には、前記表面不活性化半導体層５が完全に空乏化すると、トランジスターとしての動作に影響が出る。
【００３４】
バッファ層９は、上述の目的のために、表面不活性化半導体層５の空乏化を防止するものであり、例えば、表面不活性化半導体層５がキャリア密度５×１０17（ｃｍ-3）で、０．０８μｍの厚さに形成されているときには、厚さ０．０１〜０．３μｍ程度に形成される。
【００３５】
前記のように構成することにより、電極４，６に電圧が印加されたときに、表面不活性化半導体層５はバッファ層９により空乏化が防止できると同時に、ｎ型化合物半導体層１の表面近傍に空乏層（図示せず）が形成され耐圧性能が向上する。
【００３６】
本実施例では、厚さ０．０５μｍのバッファ層９を設けることにより、空乏層形成半導体層８のキャリア密度を１０×１０16（ｃｍ-3）、厚さを０．３μｍに形成し、図１示の半導体装置と同等の耐圧性能を得ることができた。
【００３７】
尚、前記実施例では、ＧａＡｓ半導体からなるｎ型化合物半導体層１に対して、表面不活性化半導体層５にワイドバンドギャップを有するＡｌＧａＡｓ半導体、空乏層形成半導体層８にｐ型ＧａＡｓ半導体、バッファ層９にｎ型ＧａＡｓ半導体が用いられているが、表面不活性化半導体層５、空乏層形成半導体層８及びバッファ層９を形成する半導体は前記に限定されるものではなく、ｎ型化合物半導体層１の材質に応じて適宜選択することができる。
【００３８】
また、前記実施例は縦型のｐｎ接合ダイオードの場合を例にとって説明しているが、本発明の半導体装置はＦＥＴ、ＳＩＴ、ＨＢＴ等、他の横型又は縦型の構造の半導体装置にも幅広く適用することができる。本発明をこれらのデバイスに応用した場合には、デバイスの表面を安定化させることができるので、各特性を安定化させ、同一半導体基板上での特性のバラツキを減少させる効果がある。
【００３９】
【発明の効果】
以上のことから明らかなように、本発明の半導体装置によれば、電圧が印加されたときに、前記空乏層形成半導体層により前記化合物半導体層に電荷が存在しない空乏層が形成されるので、電界集中を緩和することができ、優れた耐圧性能を得ることができると共に、半導体表面を安定化することができる。
また、本発明の半導体装置によれば、前記空乏層形成半導体層と前記表面不活性化半導体層との間にバッファ層を設けることにより、該表面不活性化半導体層の空乏化が抑制され、前記空乏層形成半導体層により前記化合物半導体層に空乏層を形成することができるので、半導体装置の耐圧性能を向上させることができると同時に、半導体の表面を安定化することができる。前記バッファ層は前記化合物半導体層と同じ化合物半導体により形成することができる。
【００４０】
前記空乏層形成半導体層による空乏層の形成は、表面不活性化半導体層が設けられているときに有効であるので、本発明の半導体装置は、前記化合物半導体層を形成する化合物半導体が、ＩＩＩ−Ｖ族化合物半導体、特にＧａＡｓ半導体のように、表面準位が高いときに、有効に用いることができる。
【００４１】
本発明の半導体装置によれば、前記空乏層形成半導体層のキャリア密度と厚さとの積と、化合物半導体の表面準位との和を、前記表面不活性化半導体層のキャリア密度と厚さとの積よりも大きくすることにより、前記表面不活性化半導体層から拡散されるキャリアを前記空乏層形成半導体層のキャリアにより相殺することができ、前記空乏層形成半導体層から拡散されるキャリアにより前記化合物半導体層に空乏層を形成することができるので、半導体装置の耐圧性能を向上させることができると共に、半導体表面を安定化することができる。
【００４３】
さらに、本発明の半導体装置では、フィールドプレート構造を有する電極を形成することにより、前記空乏層形成半導体層による前記作用と共に、該フィールドプレート構造を有効に作用させてｐｎ接合部近傍での電界集中を緩和することができ、優れた耐圧性能を得ることができる。
【図面の簡単な説明】
【図１】  本発明の参考となる半導体装置の一構成例を示す説明的断面図。
【図２】  本発明の半導体装置の一構成例を示す説明的断面図。
【図３】  従来の半導体装置の一構成例を示す説明的断面図。
【図４】  従来の半導体装置の他の構成例を示す説明的断面図。
【図５】  図１示の半導体装置のフィールドプレート構造の長さと耐圧性能との関係を示すグラフ。
【図６】  半導体装置の絶縁保護膜と耐圧性能との関係を示すグラフ。
【符号の説明】
１…化合物半導体層、  ５…表面不活性化半導体層、
６ａ…フィールドプレート構造、  ８…空乏層形成半導体層、
９…バッファ層。
【図１】
0003789949.tif 000002
【図２】
0003789949.tif 000003
【図３】
0003789949.tif 000004
【図４】
0003789949.tif 000005
【図５】
0003789949.tif 000006
【図６】
0003789949.tif 000007