(57)【特許請求の範囲】
【請求項１】
ＣＡＴＶ（ケーブルテレビジョン）局へ送出するためのデータ信号を、平衡なデータ信号として処理するためのアップストリーム回路を備えたケーブルモデム用チューナであって、
前記アップストリーム回路は、
その利得が制御可能であって、平衡型帯域フィルタによって帯域が制限された後の前記平衡なデータ信号を受ける利得制御回路、
前記利得制御回路によって利得の制御された前記平衡なデータ信号を電力増幅するための、直列接続された少なくとも２つの電力増幅回路、および
前記平衡なデータ信号の送出遮断を制御するために前記少なくとも２つの電力増幅回路に制御信号を送出する制御回路を備えた、ケーブルモデム用チューナ。
【請求項２】
ＣＡＴＶ（ケーブルテレビジョン）局へ送出するためのデータ信号を、平衡なデータ信号として処理するためのアップストリーム回路と、前記ＣＡＴＶ局からの下り信号を受信するための受信部を備えたケーブルモデム用チューナであって、
前記ＣＡＴＶ局への不平衡なデータ信号と前記ＣＡＴＶ局からの前記下り信号との分波を行なうためのデュプレクサを備え、
前記アップストリーム回路から送出された前記平衡なデータ信号は前記不平衡なデータ信号に変換されて前記デュプレクサに送出され、かつ前記受信部は前記デュプレクサから前記下り信号を受信し、
前記アップストリーム回路は、
その利得が制御可能であって、平衡型帯域フィルタによって帯域が制限された後の前記平衡なデータ信号を受ける利得制御回路、
前記利得制御回路によって利得の制御された前記平衡なデータ信号を電力増幅するための、直列接続された少なくとも２つの電力増幅回路、および
前記平衡なデータ信号の送出遮断を制御するために前記少なくとも２つの電力増幅回路に制御信号を送出する制御回路を備えた、ケーブルモデム用チューナ。
【請求項３】
前記受信部は、
前記下り信号をその周波数よりも高い第１の中間周波信号に変換するアップコンバータ、
前記アップコンバータから出力された前記第１の中間周波信号を選択するためのバンドパスフィルタ、および
前記バンドパスフィルタで選択された前記第１の中間周波信号をそれよりも低い第２の中間周波信号に変換して出力するダウンコンバータを備え、
前記バンドパスフィルタは、プリントコイルまたは空芯コイルを含む共振回路からなる、請求項２に記載のケーブルモデム用チューナ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ケーブルテレビジョン（以下、ＣＡＴＶと称する）の空きチャネルを利用して家庭において高速データ通信を行なわせるために用いられるケーブルモデムに搭載されるケーブルモデム用チューナに関する。
【０００２】
【従来の技術】
ＣＡＴＶでは家庭の引込み線を同軸ケーブルのままにしておき、幹線ネットワークを光ファイバ化したＨＦＣ（Hybrid Fiber/Coaxの略）の導入が進められている。家庭に数Ｍビット／秒の広帯域データ通信サービスを提供しようとしているためで、もはや先端技術ではない６４ＱＡＭ（Quadrature Amplitude Modulationの略）でも帯域幅６ＭＨｚで伝送速度３０Ｍビット／秒の高速データラインを作ることができる。これにケーブルモデムが使用される。ＣＡＴＶの空きチャンネルを利用して４Ｍビット／秒〜２７Ｍビット／秒の高速データ通信が実現できる。
【０００３】
図３は従来のケーブルモデム用チューナのブロック図である。ＣＡＴＶ信号においてケーブルモデム用チューナから図示されないＣＡＴＶ局側に向けて送信される上り信号は５ＭＨｚ〜４２ＭＨｚにて運用され、ＣＡＴＶ局側よりケーブルモデム用チューナに向けて送信される下り信号は５４ＭＨｚ〜８６０ＭＨｚにて運用されて、該チューナのＣＡＴＶ入力端子１０１を介してケーブルの回線に送出される。ケーブルモデムより送信された上り信号はＣＡＴＶ局（システムオペレータ）のデータレシーバにて受信され、センターのコンピュータに入る。また、ケーブルモデムの内部では、上り信号はデータ端子１２９に図示されないＱＰＳＫ送信機からの直交位相変位変調（ＱＰＳＫ）されたデータ信号が導入される。このデータ信号は、アップストリーム回路１０３とデータ端子１０１を介してＣＡＴＶ局に送信される。
【０００４】
他方、下り信号は図３のチューナの５〜４２ＭＨｚを減衰域とし、５４ＭＨｚ以上を通過域とするＩＦ（中間周波数の略）フィルタであるＨＰＦ（ハイパスフィルタの略）１０２からバッファ増幅器１０４に与えられて、以降の各回路に与えられる。
【０００５】
以降の各回路は、４７０〜８６０ＭＨｚを有するＵＨＦバンド（Ｂ３バンド）、１７０〜４７０ＭＨｚを有するＶＨＦ  ＨＩＧＨバンド（Ｂ２バンド）および５４〜１７０ＭＨｚを有するＶＨＦ  ＬＯＷバンド（Ｂ１バンド）のそれぞれについて受信回路を構成する。ただし、バンド分割はこれに特定されない。
【０００６】
また、ケーブルモデム用チューナは上述した受信回路のほかに、ＩＦ増幅回路１２４および１２６、ＳＡＷフィルタ１２５、ＩＦ出力端子１２７およびＰＬＬ選局回路１２８を含む。
【０００７】
前述したＢ１〜Ｂ３バンドのそれぞれについての受信回路は、スイッチングダイオードによる切替方法または帯域分割によるフィルタを用いた方法が適用される入力切替回路１０５、１０６および１０７のそれぞれとＵＨＦ高周波増幅入力同調回路１０８、ＶＨＦ  ＨＩＧＨ  ＢＡＮＤ高周波増幅入力同調回路１０９およびＶＨＦ  ＬＯＷ  ＢＡＮＤ高周波増幅入力同調回路１１０のそれぞれと、ＵＨＦ高周波増幅器１１１、ＶＨＦ  ＨＩＧＨ  ＢＡＮＤ高周波増幅器１１２およびＶＨＦ  ＬＯＷ  ＢＡＮＤ高周波増幅器１１３のそれぞれと、ＵＨＦ高周波増幅出力同調回路１１５、ＶＨＦ  ＨＩＧＨ  ＢＡＮＤ高周波増幅出力同調回路１１６およびＶＨＦ  ＬＯＷ  ＢＡＮＤ高周波増幅出力同調回路１１７のそれぞれと、ＵＨＦ混合回路１１８、ＶＨＦ  ＨＩＧＨ  ＢＡＮＤ混合回路１１９およびＶＨＦ  ＬＯＷ  ＢＡＮＤ混合回路１２０のそれぞれと、前述の混合回路のそれぞれに対応したＵＨＦ発振回路１２１、ＶＨＦ  ＨＩＧＨ  ＢＡＮＤ発振回路１２２およびＶＨＦ  ＬＯＷ  ＢＡＮＤ発振回路１２３のそれぞれとを含む。
【０００８】
高周波増幅器１１１、１１２および１１３にはデュアルゲート型のＭＯＳＦＥＴの素子が一般的に使用されてＡＧＣ端子１１４からのＡＧＣ電圧はこの素子のゲート電極に印加されるので、これら増幅器における利得はＡＧＣ電圧により制御される。
【０００９】
入力切替回路１０５、１０６および１０７は、Ｂ１〜Ｂ３バンドの受信信号を入力して所定周波数帯域の受信信号のみ選択的に出力する。
【００１０】
高周波増幅入力同調回路１０８、１０９および１１０は、入力切替回路１０５、１０６および１０７で選択出力された各受信信号を各バンドにおいて同調コイルなどを用いてそれぞれ所望の周波数（希望チャンネルの周波数）に同調させて出力する。
【００１１】
高周波増幅器１１１、１１２および１１３のそれぞれは、高周波増幅入力同調回路１０８、１０９および１１０からの出力信号を各バンドにおいてＡＧＣ（自動利得制御）電圧が供給されるＡＧＣ端子１１４の電圧レベルに基づいて信号歪などのＳＮ比の劣化を防止するように増幅し出力する。ＡＧＣ端子１１４に供給されるＲＦ（高周波）ＡＧＣ電圧は、高周波増幅器１１１、１１２および１１３のデュアルゲート型のＭＯＳＦＥＴのゲート電極に供給されて、高周波増幅器の電力利得を入力信号レベルが６０ｄＢμ以下においてはフルゲインにて動作し、また６０ｄＢμ以下の入力信号レベルにおいては該チューナの出力レベルが常に一定レベルとなるように作用して、信号に関して歪などのＳＮ比の劣化が防止される。
【００１２】
高周波出力増幅出力同調回路１１５、１１６および１１７のそれぞれは、高周波増幅器１１１、１１２および１１３のそれぞれの出力信号を各バンドにおいて同調コイルなどを用いて所望の周波数に同調させて出力する。
【００１３】
局部発振回路１２１、１２２および１２３のそれぞれは、各バンドに対応の所定の中間周波数を作るために安定発振し、混合回路１１８、１１９および１２０のそれぞれは高周波増幅出力同調回路１１５、１１６および１１７のそれぞれから出力された信号を対応の局部発振回路からの発振信号により所望の中間周波数信号に変換するので、局部発振回路１２１、１２２および１２３と混合回路１１８、１１９および１２０とにより各バンドについての周波数変換回路が形成される。
【００１４】
その後、各受信回路の出力信号はＩＦ増幅回路１２４にて所定レベルに増幅後、ＳＡＷフィルタ１２５およびＩＦ増幅回路１２６により所定レベルに周波数変換され、ＩＦ出力端子１２７を介して出力される。
【００１５】
次に、図３に示したケーブルモデム用チューナの動作について詳細に説明する。下り信号はＨＰＦ１０２を通過して、入力切替回路１０５、１０６および１０７に与えられるので、３つの受信回路のうち下り信号の周波数が該回路の動作周波数に該当する受信回路のみが動作し、他の受信回路は動作しない。なお、各受信回路の動作は共通である。
【００１６】
次に、各バンドの受信回路について説明する。
ＣＡＴＶ信号は入力切替回路１０５、１０６および１０７ならびに高周波増幅入力同調回路１０８、１０９、および１１０を介して高周波増幅器１１１、１１２および１１３にて増幅された後、高周波増幅出力同調回路１１５、１１６および１１７を介して受信信号として導出される。
【００１７】
その後、受信信号は混合回路１１８、１１９および１２０ならびに局部発振回路１２１、１２２および１２３により所望中間周波数信号に変換されて、ＩＦ増幅回路１２４と１２６およびＳＡＷフィルタ１２５にてＬＯＷ  ＩＦ変換されて出力端子１２７に導出される。
【００１８】
なお、これら一連の動作は、図示されないＣＰＵよりＰＬＬ選局回路１２８に選局データが送出されてこれに基づいてチャンネル選局が行なわれると同時にバンド特性に応じバンド切替の入力切替回路が動作して、各バンドの電源供給の切替が行なわれることで実現される。
【００１９】
また、特開平１０−３０４２６１号公報にも、同様な構成を有したケーブルモデム用チューナが示されている。
【００２０】
【発明が解決しようとする課題】
上述した従来のケーブルモデム用チューナでは、受信した信号を周波数変換した後、中間周波信号として取出されるシングルコンバージョン方式が一般的である。しかしながら、デジタル信号であるＱＡＭ信号をＱＡＭ復調回路に中間周波信号として導出するには、次に述べるように種々の問題点を有している。
【００２１】
まず、高周波増幅器１１１，１１２および１１３に高周波ＡＧＣの機能をもたせているため、特に、−１０〜−２０ｄＢの利得減衰量におけるＣＳＯ（Ｃｏｍｐｏｓｉｔ  ｓｙｓｔｅｍ  ｏｒｄｅｒ  ｂｅａｔ），ＣＴＢ（Ｃｏｍｐｏｓｉｔ  ｔｒｉｐｌｅ  ｂｅａｔ）の歪ＩＭ（Ｉｎｔｅｒ  Ｍｏｄｕｌａｔｉｏｎ）が−５０ｄＢｃ程度であり、改善の余地があった。
【００２２】
高周波増幅入力同調回路１０８，１０９および１１０と高周波増幅出力同調回路１１５，１１６および１１７を有しているため、受信帯域内感度偏差が１０ｄＢ以上となるのが一般的であり、改善する余地がある。また、同調回路方式であるため、影像信号除去比が−５０ｄＢｃ以上であり、改善する必要性がある。
【００２３】
高周波増幅入力同調回路１０８，１０９および１１０が入力回路にあるため、受信帯域全帯域に渡り、入力リターンロスを補償することは困難である。さらに、ローカルリーケージが−１０〜２０ｄＢｍＶであり、ＤＯＣＳＩＳ要求基準の−４０ｄＢｍＶを満足していない。
【００２４】
高周波増幅入力同調回路１０８，１０９および１１０と高周波増幅出力同調回路１１５，１１６および１１７と局部発振回路１２１，１２２および１２３の共振回路に空芯コイルを使用しており、また各同調回路と局部発振回路との間でトラッキング調整を行なう必要がある。また、空芯コイルを使用しているため、ＩＣ化のメリットが少なく小型化が困難となっていた。
【００２５】
それゆえに、この発明の主たる目的は、ダブルコンバージョン方式を採用することにより、シングルコンバージョン方式の問題点を改善したケーブルモデム用チューナを提供することである。
【００２６】
【課題を解決するための手段】
この発明は、ＣＡＴＶ（ケーブルテレビジョン）局へデータ信号を送出するためのアップストリーム回路を備えたケーブルモデム用チューナであって、アップストリーム回路は、その利得が制御可能であって、データ信号を受ける利得制御手段と、利得制御手段によって利得の制御されたデータ信号を電力増幅する電力増幅手段と、データ信号の送出遮断を制御するための制御手段とを備えたことを特徴とする。
【００２７】
他の発明は、ＣＡＴＶ（ケーブルテレビジョン）局からの下り信号を受信するための受信部を備えたケーブルモデム用チューナであって、受信部は、下り信号をその周波数よりも高い第１の中間周波信号に変換するアップコンバータと、アップコンバータから出力された第１の中間周波信号を選択するためのフイルタと、フイルタで選択された第１の中間周波信号をそれよりも低い第２の中間周波信号に変換して出力するダウンコンバータを備えたことを特徴とする。
【００２８】
また、アップコンバータは、受信周波数帯域を有し、下り信号を増幅する広帯域高周波増幅回路と、その利得が可変にされ、広帯域高周波増幅回路からの下り信号を受ける広帯域可変利得増幅回路と、下り信号の周波数よりも高い周波数の局部発振信号を出力する局部発振回路と、広帯域可変利得増幅回路から出力された下り信号と、局部発振回路から出力された局部発振信号とを混合する混合回路とを含む。
【００２９】
また、ダウンコンバータは、フイルタによって選択された第１の中間周波信号を増幅する第１の中間周波増幅回路と、第１の中間周波信号よりも周波数の低い局部発振信号を出力する局部発振回路と、第１の中間周波増幅回路から出力された第１の中間周波信号と局部発振回路から出力された局部発振信号とを混合して第２の中間周波信号を出力する混合回路と、混合回路から出力された第２の中間周波信号を増幅する第２の中間周波増幅回路と、第２の中間周波増幅回路から出力された前記第２の中間周波信号を選択するフイルタとを含む。
【００３０】
さらに、その利得が可変にされ、前記第２の中間周波増幅回路からの第２の中間周波信号を受ける中間周波利得増幅回路を含む。
【００３１】
さらに、フイルタは、ストリップライン，プリントコイルまたは空芯コイルを含む共振回路からなるバンドパスフイルタを含む。
【００３２】
さらに、他の発明は、ＣＡＴＶ（ケーブルテレビジョン）局へデータ信号を送出するためのアップストリーム回路と、ＣＡＴＶ局からの下り信号を受信するための受信部を備えたケーブルモデム用チューナであって、ＣＡＴＶ局へのデータ信号とＣＡＴＶ局からの下り信号との分波を行なうためのデュプレクサと、デュプレクサにデータ信号を出力するリターンパス回路と、デュプレクサで分波された下り信号を受ける受信部を含む。
【００３３】
【発明の実施の形態】
図１はこの発明の一実施形態のブロック図である。図１において、ＣＡＴＶ信号は、上り信号が５〜４２ＭＨｚ、下り信号が５４〜８６０ＭＨｚにて運用され、入出力端子１はケーブル回線に接続される。一方、上り信号はリターンパス信号入力端子１０に入力される。この上り信号は、図示しないＱＰＳＫ送信機からの直交位相偏位変調（ＱＰＳＫ）された平衡なデータであり、このデータは平衡型帯域フイルタ４によって帯域制限された後、リターンパス増幅回路ＩＣ５に入力される。
【００３４】
リターンパス増幅回路ＩＣ５は、前置増幅器５１と、デジタル利得制御回路５２と、電力増幅回路５３および５４とを含む。このリターンパス増幅回路ＩＣ５は、パワーロスを低減し、スプリアスエミッションを低減するために設けられている。デジタル利得制御回路５２の制御信号入力端子５６には、利得を制御するための制御信号が入力される。また、電力増幅回路５３，５４の制御信号入力端子５７には、データの送出遮断の制御を行うための制御信号が与えられる。
【００３５】
リターンパス増幅回路ＩＣ５から出力されたデータは、平衡不平衡変換回路６により不平衡信号に変換され、ローパスフイルタからなるデュプレクサ３を介して入出力端子１に出力される。
【００３６】
他方の下り信号は、入出力端子１に入力され、ハイパスフイルタからなるデュプレクサ２を介してアップコンバータ用ＩＣ７に入力される。アップコンバータ用ＩＣ７は、帯域増幅回路７１と、広帯域高周波ＡＧＣ増幅回路７２と、平衡型混合回路７３と、緩衝増幅回路７４と、第１ＰＬＬ回路７５、と電圧可変型第２局部発振回路７６とを含み、下り信号をそれよりも高い周波数の第１の中間周波信号に変換する。ＲＦ  ＡＧＣ端子７７にはＲＦ  ＡＧＣ制御信号が入力される。
【００３７】
アップコンバータ用ＩＣ７から出力された第１の中間周波信号は、ＳＡＷフイルタ８を介してダウンコンバータ用ＩＣ９に与えられる。ダウンコンバータ用ＩＣ９は第１ＩＦ増幅回路９１と、混合回路９２と、第２ＰＬＬ回路９３と、電圧可変型第２局部発振回路９４と、第２ＩＦ増幅回路９５と、第２ＩＦ  ＡＧＣ増幅回路９６とを含み、第１の中間周波信号をそれよりも低い周波数の第２の中間周波信号に変換する。ＩＦ  ＡＧＣ端子９７にはＩＦ  ＡＧＣ制御信号が入力される。第２ＩＦ  ＡＧＣ増幅回路９６の出力は出力端子９８から図示しないＱＡＭの復調回路にＩＦ信号として与えられる。
【００３８】
次に、図１に示したケーブルモデムチューナの具体的な動作について説明する。
【００３９】
上り信号であるＱＰＳＫ変調器からの信号は、リターンパス入力端子１０に入力され、平衡型帯域フイルタ４によってｎ次高調波成分が除去され、リターンパス増幅回路ＩＣ５によって約３０ｄＢの電力増幅が行なわれる。デジタル利得制御回路５２は、＋５８ｄＢｍＶ〜＋５ｄＢｍＶの出力レベルを１ｄＢごとに可変する。この制御のために、デジタル利得制御回路５２の制御信号入力端子５６には３Ｗｉｒｅ  Ｂｕｓの制御方式で制御信号が入力される。なお、電力増幅回路５３，５４は、制御入力端子５７に入力される制御信号によりデータの送出遮断の制御が行なわれる。
【００４０】
さらに、リターンパス信号は、平衡不平衡変換回路６によってインピーダンス変換されるとともに不平衡な信号に変換され、デュプレクサ３によって下り信号と合成されて入出力端子１から出力される。
【００４１】
一方、下り信号は、デュプレクサ２を介してアップコンバータ用ＩＣ７に入力され、広帯域増幅回路７１で増幅された後、広帯域高周波ＡＧＣ増幅回路７２によって、ＲＦ  ＡＧＣ端子７７に与えられるＱＡＭの復調回路からのＡＧＣ制御信号により、広帯域のＲＦ  ＡＧＣ制御が行なわれる。そして、下り信号は平衡型混合回路７３により、第１ＰＬＬ回路と電圧可変型第１局部発振回路７６と緩衝増幅回路７４で発生される局部発振信号と混合されて周波数変換が行なわれ、第１中間周波信号に変換される。受信信号がたとえば５４〜８６０ＭＨｚの場合は、第１中間周波信号は１１００ＭＨｚ前後に選定される。
【００４２】
第１中間周波信号は、ＳＡＷフイルタ８を通過した後、ダウンコンバータ用ＩＣ９に与えられる。そして、第１中間周波信号は第１ＩＦ増幅回路９１によって増幅された後、混合回路９２によって、第２ＰＬＬ回路９３と電圧可変型第２局部発振回路９４とによって発生された局部発振信号と混合されて周波数変換が行なわれ、第２中間周波信号に変換される。この第２中間周波信号は第２ＩＦ増幅回路９５によって増幅された後、デジタルＳＡＷフイルタ１０に与えられて帯域外妨害信号が除去され、第２ＩＦ  ＡＧＣ増幅回路９６に与えられる。そして、第２中間周波信号は、ＩＦ  ＡＧＣ端子９７に与えられているＱＡＭ復調回路からのＡＧＣ制御信号に基づいて利得制御が行なわれ、出力端子９８から出力される。
【００４３】
図２は図１に示したＳＡＷフイルタの代わりに用いることができるバンドパスフィルタの例を示す図である。バンドパスフイルタは図２（ａ）に示すような集中定数型フイルタまたは図２（ｂ）に示すストリップラインによる共振回路で構成される。すなわち、図２（ａ）に示す集中定数型フイルタは空芯コイルからなる共振用インダクタＬ１，Ｌ２と共振用コンデンサＣ１，Ｃ２とからなり、共振用インダクタＬ１，Ｌ２は誘導結合（Ｍ）されている。
【００４４】
また、図２（ｂ）に示したフイルタはストリップラインまたはプリントコイルからなる共振用インダクタＬ３，Ｌ４と共振用コンデンサＣ３，Ｃ４とから構成され、共振用インダクタＬ３，Ｌ４は誘導結合（Ｍ）されている。
【００４５】
上述のごとく、この実施形態によれば、ダブルコンバージョン方式の選局回路を採用し、しかも平衡型混合回路７３は伝送歪に対して有効であるため、従来のシングルミキサに比べて６ｄＢ以上の伝送歪の改善が得られる。また、ＩＭであるＣＳＯ，ＣＴＢを−５７ｄＢ以上に改善できる。
【００４６】
また、ダブルコンバージョン方式の選局回路を採用し、しかも受信帯域内偏差は平衡型混合回路７３の性能である変換利得の周波数特性によっているため、従来に比べて感度偏差を−３ｄＢ以内に改善できる。
【００４７】
さらに、影像信号除去比はＳＡＷフイルタ８の伝送特性によって決定され、従来に比べて６０ｄＢ以上に改善できる。
【００４８】
チューナの入力回路に広帯域増幅回路７１を採用したことにより、入力リターンロスを受信帯域全帯域に渡り６ｄＢ以上に改善できる。
【００４９】
アップコンバータ用ＩＣ７の局部発振回路７６の発振周波数を受信帯域外にしているため、スプリアスエミッションを−４０ｄＢｍＶ以下に改善できる。また、リターンパス回路を内蔵しているため、パワーロスを低減でき、スプリアスエミッションを−５０ｄＢｍＶ以下に改善できる。
【００５０】
さらに、アップコンバータ部とダウンコンバータ部とをＩＣ化することにより、また第１中間周波増幅部にＳＡＷフイルタ９を用いることにより、従来のデスクリート部品による回路構成に比べて、面積比の面で大幅に改善でき、３０％以上の実装面積の低減が可能になる。
【００５１】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００５２】
【発明の効果】
以上のように、この発明によれば、アップストリーム回路は、その利得が制御可能な利得制御手段によって利得の制御されたデータ信号を電力増幅し、データ信号の送出遮断を制御するようにしたので、パワーロスを低減でき、スプリアスエミッションを改善できる。
【００５３】
また、受信部は、下り信号をアップコンバータでその周波数よりも高い第１の中間周波信号に変換し、アップコンバータから出力された第１の中間周波信号をフイルタで選択し、フイルタで選択された第１の中間周波信号をダウンコンバータでそれよりも低い第２の中間周波信号に変換して出力ようにしたので、従来のシングルコンバータに比べて伝送歪を改善できる。
【００５４】
さらに、アップコンバータは、受信周波数帯域を有し、下り信号を広帯域高周波増幅回路で増幅し、その利得が可変にされた広帯域可変利得増幅回路で下り信号を受け、下り信号の周波数よりも高い周波数の局部発振信号と、広帯域可変利得増幅回路から出力された下り信号とを混合するようにしたので、スプリアスエミッションを改善できる。
【００５５】
さらに、アップコンバータ部とダウンコンバータ部とをＩＣ化することにより、従来のデスクリート部品による回路構成に比べて、面積比の面で大幅に改善でき、実装面積の低減が可能になる。
【図面の簡単な説明】
【図１】  この発明の一実施形態のブロック図である。
【図２】  図１に示したＳＡＷフイルタの例を示す図である。
【図３】  従来のケーブルモデム用チューナのブロック図である。
【符号の説明】
１  入出力端子、２，３  デュプレクサ、４  平衡型帯域フイルタ、５  リターンパス増幅回路、６  平衡不平衡変換回路、７  アップコンバータ用ＩＣ、８ＳＡＷフイルタ、９  ダウンコンバータ用ＩＣ、１０  出力端子、５１  前置増幅器、５２  デジタル利得制御回路、５３  電力増幅器、５６，５７  制御信号入力端子、７１  帯域増幅回路、７２  広帯域高周波ＡＧＣ増幅回路、７３  平衡型混合回路、７４  緩衝増幅回路、７５  第１ＰＬＬ回路、７６  電圧可変型第１局部発振回路、７７  ＡＧＣ端子、９１  第１ＩＦ増幅回路、９２  混合回路、９３  第２ＰＬＬ回路、９４  電圧可変型第２局部発振回路、９５  第２ＩＦ増幅回路、９６  ＡＧＣ増幅回路、９７  ＩＦ  ＡＧＣ端子、９８  出力端子。
【図１】
0003850225.tif 000002
【図２】
0003850225.tif 000003
【図３】
0003850225.tif 000004