(57)【特許請求の範囲】
【請求項１】
ＳｉＣ結晶の基板の深さ方向に配列される縦型半導体装置を形成し、前記基板の表面に選択した複数の選択領域以外の領域を表面から前記縦型半導体装置の最深の部分を越える深さまで選択的に除去することにより電気的に分離された複数の縦型半導体装置を得る電気的分離工程と、前記電気的に分離された複数の半導体装置を前記基板の横方向に物理的に分離する物理的分離工程と、この物理的分離工程に先立つ適宜な段階において前記基板の表裏両面に電極を形成する電極形成工程とを含むＳｉＣ縦型半導体装置の製造方法であって、
前記基板の表面の複数の選択領域のそれぞれにダイヤモンドの層を形成する工程を前記電気的分離工程の前に含み、
前記選択的に除去された領域を埋めるのに十分な厚みの絶縁物の層を前記基板の全表面に堆積したのち前記ダイヤモンドの層に達する深さまで機械的な研磨を行うことにより前記電気的に分離された各縦型半導体装置の周囲に基板の表面とほぼ同一の高さの平坦面を有する保護層を形成する工程を前記物理的分離工程の前に含み、かつ
前記物理的分離工程は、前記電気的に分離された各縦型半導体装置の周囲に形成された保護層を含めて行われることを特徴とするＳｉＣ縦型半導体装置の製造方法。
【請求項２】
請求項１において、
前記電気的分離工程は、反応性イオンエッチング、イオンビームエッチング、溶融塩エッチングその他の主として等方性のエッチング又はこれらのエッチングと先行のエアブレイシブとの組合せとによって行われることを特徴とするＳｉＣ縦型半導体装置の製造方法。
【請求項３】
請求項１又は２において、
前記ダイヤモンドの層が形成される基板の表面は保護膜で覆われており、前記電極形成工程は、前記保護層を形成する工程の後、前記ダイヤモンドの層を除去し、露出する前記主表面を覆う前記保護膜に電極形成用のコンタクトホールを形成し、前記コンタクトホール内に露出する前記基板に基板表面側の前記電極を形成する工程を含むことを特徴とするＳｉＣ縦型半導体装置の製造方法。
【請求項４】
請求項１乃至３のそれぞれにおいて、
前記ダイヤモンドの層の堆積に先立って前記主表面上に微細な凹凸を形成する工程を更に含むことを特徴とするＳｉＣ縦型半導体装置の製造方法。
【請求項５】
請求項１乃至４のそれぞれにおいて、
前記縦型半導体装置は、インパットダイオードであることを特徴とするＳｉＣ縦型半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、高温環境下でも動作可能であるなどの利点を有するシリコンカーバイド（ＳｉＣ）を用いたインパットダイオードなどの縦型半導体装置とその製造方法に関するものである。
【０００２】
【従来の技術】
インパット（ Impact Avalanche and Transit Time )ダイオードは、直流バイアス電力をマイクロ波帯やミリ波帯の高周波電力に直接変換できる有用な発振素子として周知であり、従来、ＳｉやＧａＡｓを素材としてｐｎ接合やショットキー接合を用いた縦型（あるいはサンドイッチ型）の半導体装置として製造されてきた。このインパットダイオードは、ガンダイオードなどの他の発振素子と比較して大きな出力が得られるため、マイクロ波帯やミリ波帯の固体発振源のなかでも主発振器として利用されることが多い。
【０００３】
インパットダイオードでは、動作に必要なバイアス電流値と接合容量値とは素子面積によって調整されており、典型的な素子の直径は１０μｍから５０μｍ程度の微小な値に設定される。更に、直列抵抗値を可能な限り減らして変換効率を高めるために、素子の厚みは、典型的には５０μｍ程度以下の微小な値に設定される。このように微細な寸法のインパットダイオードは、大きなジュール熱の放熱の問題と相まって、その組立てに関し高度の技術を要する。
【０００４】
典型的には、素子を最終的な直径に比べてかなり大きな直径数百μｍ程度のダイスに切り出し、それぞれを放熱スタッドなどと称される収納体（ケース）の台座上に、発熱量の大きな接合面に近い主表面を下向きにして( up side down）接着し、上側の電極には金リボンなどを用いて接続を行う。この電気的接続が完成した個々のダイスに、発振の閾値未満の直流電流を流してその値の変化をモニタしながら化学的腐食( エッチング) を行って素子面積を次第に減少させてゆく。このエッチングは、ダイシングの際生じた傷の多い表面層を除去するためにも必要である。素子の断面積がその直流電流値で換算される所望の値に達したことをもってエッチングが停止され、組立て配線時よりも寸法が１桁程度小さな１０乃至５０μｍの直径のインパットダイオードが完成する。
【０００５】
上述したインパットダイオードは、動作原理上雪崩降伏領域でしかも高い電流密度の状態で動作せしめられるため、焼損事故が発生しやいという欠点がある。この欠点を解決するために、半導体の素材として従来使用されてきたＳｉやＧａＡｓに代えてシリコンカーバイド（ＳｉＣ）を使用することが提案されている。このシリコンカーバイド（ＳｉＣ）の結晶は、「ＳｉＣ半導体材料、デバイスとコンタクト材料」と題する松波弘之氏の論文（社団法人  日本電子工業振興協会平成６年３月編集・発行の「超微細構造電極材料調査研究報告書」）に記載されているように、Ｓｉに比べて約３倍もの熱伝導率（５Ｗ／ｃｍo Ｋ）を有すると共に、約２倍もの飽和電子ドリフト速度を有する。また、高安定なポリタイプとして通常利用される六方晶の６ＨーＳｉＣでは、禁制帯幅が 2.93 eVもの大きな値に達する。従って、絶縁破壊電圧はＳｉに比べて１０倍程度も高く、また、動作可能温度は 773o K( 500o C ) にも達し、しかも、その導電型をｐ型、ｎ型のいずれにも容易に制御できる。
【０００６】
【発明が解決しようとする課題】
ＳｉＣは、上述したような種々の物性値に関する利点を有するため、インパットダイオードなどの高電力密度の縦型半導体装置の素材として最適である。しかしながら、ＳｉＣはその化学的安定性のため、これを素材としてインパットダイオードなどの縦型半導体装置を製造しようとした場合、次のような問題がある。すなわち、ＳｉやＧａＡｓを素材とする場合には、収納体には損傷を与えることなく半導体素材のみをエッチングできる化学薬品が存在するが、ＳｉＣの場合にはその化学的安定性のため、耐薬品性が容器の素材よりも大きい。このため、収納体内に組立て配線を終了したのちに、エッチングを行って面積を調整するという従来の手法が全く適用できないという問題がある。
従って、本発明の一つの目的は、ＳｉＣに適したインパットダイオードなどの縦型素子の製造方法を提供することにある。
【０００７】
また、仮に、上述したような化学的安定性に関する問題がなく、ＳｉＣについてもＳｉやＧａＡｓと同様にウエットエッチングによって素子面積の低減が可能であったとしても、ダイシングによって分離された一つ一つのダイスにウエットエッチングを行うとすれば、労力と時間がかさみ、量産に向かないという問題がある。特に、ウエットエッチングの速度は、エッチング液の組成や温度や、ダイシング時に生じた欠陥層の厚みのばらつきなどに依存してばらつくため、電流を流してその値をモニタしながら行う必要があり、その点からも量産性が損なわれる。
従って、本発明の他の目的は、ダイシングなどによって個々の素子を物理的に分離する前に個々の素子の面積を一括して設定し、その後に物理的な分離を行うことにより、製造時間と労力とを大幅に短縮できるＳｉＣ縦型半導体装置の製造方法を提供することにある。
【０００８】
さらに、上述のように、各素子の面積を一括して設定したのち物理的に分離した場合、この物理的に分離された各素子の面積は、典型的には１０μｍ程度もの微小な寸法であるため、その組立てと配線は実質上不可能となる。
従って、本発明の他の目的は、微小な素子の組立てと配線とを可能にするＳｉＣ縦型半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明に係わるＳｉＣ縦型半導体装置の製造方法は、ＳｉＣ結晶の基板の深さ方向に配列される縦型半導体装置を形成し、基板の表面に選択した複数の選択領域以外の領域を表面から縦型半導体装置の最深の部分を越える深さまで選択的に除去することにより電気的に分離された複数の縦型半導体装置を得る電気的分離工程と、電気的に分離された複数の半導体装置を基板の横方向に物理的に分離する物理的分離工程と、この物理的分離工程に先立つ適宜な段階において基板の表裏両面に電極を形成する電極形成工程とを含んでいる。
【００１０】
本発明の製造方法は、更に、基板の表面の複数の選択領域のそれぞれにダイヤモンドの層を形成する工程を前記電気的分離工程の前に含み、上記選択的に除去された領域を埋めるのに十分な厚みの絶縁物の層を基板の全表面に堆積したのちダイヤモンドの層に達する深さまで機械的な研磨を行うことにより電気的に分離された各縦型半導体装置の周囲に基板の表面とほぼ同一の高さの平坦面を有する保護層を形成する工程を前記物理的分離工程の前に含み、かつ上記物理的分離工程は前記電気的に分離された各縦型半導体装置の周囲に形成された保護層を含めて行われる。
【００１１】
【作用】
本発明によれば、電気的分離工程において、インパットダイオードなどの各縦型半導体装置が互いに電気的に分離され、この時点において各装置の面積が決定される。この電気的分離は、集積回路の製造方法として汎用の写真触刻法を用いたレジストの層の形成や、このレジストの層を用いたエッチングなどを用いて行われるため、電気的に分離された各縦型半導体装置の面積は極めて正確に決定される。また、分離された各装置は電界の局所的集中が発生しにくい好適なメサ型を呈する。このように、細分による物理的な分離が行われた後は、各装置についての電気的調整が全く不要であるから、製造時間と労力とが大幅に低減される。
【００１２】
更に、本発明の製造方法によれば、ダイシングなどによって物理的に分離された各縦型半導体装置の周囲には基板の表面と同一高さの平坦面を有する保護層が形成されている。従って、装置周辺の保護層の横幅を大きくすることにより、組立てと配線対象のダイスの寸法を必要なだけ大きくでき、組立てと配線作業が実質的に実現可能となる。
以下、本発明を実施例によって更に詳細に説明する。
【００１３】
【実施例】
製造対象の縦型半導体装置の典型例であるインパットダイオードとしては、ｐｎ接合型、ショットキー接合型、シングル走行領域型（リード型）、ダブル走行領域型など種々の型が知られている。ここでは、リード型インパットダイオードを例にとり、その製造方法を本発明の一実施例として、図１と図２を参照しながら説明する。このＳｉＣインパット・ダイオードによれば、ＳｉＣの結晶基板内にその表面から裏面に向けてｎ- ，ｐ，ｉ及びｐ- の各導電層が順次形成されることにより、基板の深さ方向にリード型インパットダイオードが形成されると共に、最深の層であるｐ- 層の直下には適宜な厚みの電極引出し用のｐ++層が形成されている。
【００１４】
まず、図１の（Ａ）に示すように、ＳｉＣの主表面１０上にＳｉＯ2 の保護膜１１を形成し、この保護膜１１の表面に、逆スパッタ、機械的研磨、エアアブレイシブなどの適宜な方法を用いて微小な凹凸の加工傷を形成する。
【００１５】
次に、図１の（Ｂ）に示すように、保護膜１１上に厚み１μｍ程度のダイヤモンドの層１２を堆積する。このダイヤモンドの層１２は、次のような条件のもとに行われるＣＶＤによって堆積される。
反応ガス：ＣＨ4 ＋Ｈ2 ,   反応ガス混合比：1.0 vol ％,
反応圧力: 40 Torr,    ガス流量 :100 ccm ,   マイクロ波出力：380W,
基板温度: 850 o C,    成膜時間：1.6 時間
【００１６】
続いて、図１の（Ｃ）に示すように、ダイヤモンドの層１２上にスパッタ法、ＣＶＤ法、ソルゲール法などの適宜な成膜手法の一つを用いてＳｉＯ2 、Ｓｉ3 Ｎ4 ，Ａｌ2 Ｏ3 などのレジストの層１３を1000Å以上の厚みで形成したのち、周知の写真触刻技術を用いてレジストの層１３のうちの不要部分を除去することにより以後のアッシングやエッチングに対するレジストの層を形成する。
【００１７】
まず、図１の（Ｄ）に示すように、ダイヤモンドの層１２のうちレジストの層１３で覆われていない部分を、酸素プラズマや、酸素イオンビームなどを用いたアッシング手法によって除去する。続いて、図１の（Ｅ）に示すように、各インパット・ダイオードの最下層のｐ- 層の深さを越えるまで、深さ方向へのほぼ等方性のエッチングやエアブレイシブなど行うことにより、各インパット・ダイオードを基板の主表面と平行な方向に電気的に分離する。ただし、各インパット・ダイオードは、基板の下部のｐ++層によって物理的には結合されている。
【００１８】
上記エッチングとしては、反応性イオンエッチングや、イオンビームエッチングなどのドライエッチング手法を適用してもよいし、溶融塩エッチングなどのウエットエッチング手法を適用することもできる。なお、エアブレイシブを適用する場合には、これに伴う加工傷や、歪みを除去するために、上記のドライエッチングやウエットエッチングなどを追加することもできる。上記分離の際のエッチングやエアブレイシブがかなり等方的であるため、各インパット・ダイオードの側面の形状は下方にむけて末広がりのいわゆるメサ型を呈することになり，電界集中による破壊を防止するうえで好適な形状となる。
【００１９】
次に、除去した溝を埋めるのに十分な厚みのＳｉＯ2 の保護層を主表面の全面に堆積する。この成膜手法としては、ＣＶＤなどの慣用のものの他、粉末ガラスの電着や、ゾルゲール法によるものなどを適用してもよい。次に、全表面に形成したＳｉＯ２の保護層をカーボランダムなどの研磨材を用いて表面から機械的に研磨してゆく。この研磨速度が極端に低下したことをもって、研磨面がダイヤモンドの層１２に到達したことが判明する。この状態で機械的研磨を停止して洗浄を行うと、図２の（Ａ）に示すように、メサ型の素子どうしがＳｉＯ２の保護層１４を介在させながら配列された構造が得られる。この結果、インパットダイオードの一方の電極面とほぼ同一の高さの平坦面を有する保護層１４がインパットダイオードの周辺に形成される。
【００２０】
更に、表面に残留するダイヤモンドの層１２を、酸素プラズマや酸素イオンビームなどを用いたアッシング処理によって除去し、この結果露出したＳｉＯ2 の保護膜１１に電極形成用のコンタクトホールを形成する。図２の（Ｂ）に示すように、基板表面側のコンタクトホール内と、基板裏側の全面とに高融点金属を主体とする金属の層を堆積することにより基板を挟んで対向し合う電極対１５，１６を形成する。
【００２１】
最後に、保護層１４の中央部分で基板をダイシングすることにより、図３の断面図（Ａ）と平面図（Ｂ）とに示すような矩形状のダイスを得る。電気的な分離に際して断面積が確定されたインパットダイオードの電極１５の直径は、典型的には、図示のように１０乃至５０μｍと小さく、それ単体では組立てと配線が実質的に不可能になる。しかしながら、素子周辺に大きな寸法（典型的には１００μｍ程度以上の）矩形上の保護層１４がほぼ素子と同一の高さで形成されているため、この保護層１４を含めた矩形上のダイス全体が従来のＳｉやＧａＡｓの場合の組立て、配線及びエッチング対象のダイスと同程度の寸法となり、これに対する組立てと配線が可能となる。
【００２２】
この矩形状のダイスを上下転倒(up side down)状態で収納体の放熱スタッド上に搭載し、この放熱スタッドに電極１５をハンダ付けし、他方の電極１６には収納体の蓋側から延びる金リボンを熱圧着などによって接続することによってインパット・ダイオードが完成する。
【００２３】
以上、ＳｉＣインパットダイオードを製造する場合を例にとって本発明を説明した。しかしながら、ＳｉＣＰＩＮダイオード、あるいは、大電力用のＳｉＣ縦型電界効果トランジスタ（ＦＥＴ）などインパットダイオード以外の各種のＳｉＣ縦型半導体装置の製造に本発明の方法を適用できることは明らかである。
【００２４】
【発明の効果】
以上詳細に説明したように、本発明の製造方法は、各縦型半導体装置をそれぞれの面積を確定しながら互いに電気的に分離し、その後にダイシングなどの物理的な分離を行う構成であるから、収納体に搭載した状態でのウエットエッチングなどが一切不要になり、製造時間と労力が大幅に低減される。
【００２５】
また、本発明の製造方法は、縦型半導体装置の一方の電極とほぼ同一の高さの平坦面を有する大きな寸法の保護層を装置の周辺に形成する構成であるから、この保護層を含めた装置の寸法を必要なだけ大きな値に設定できる。この結果、保護層を含む装置の組立てと配線とが実質的に可能となる。
【図面の簡単な説明】
【図１】本発明の一実施例のＳｉＣインパット・ダイオードの製造方法を説明するための装置断面図である。
【図２】上記実施例の製造方法の続きを説明するための装置断面図である。
【図３】上記実施例によって製造されたＳｉＣインパット・ダイオードの構造を示す断面図（Ａ）と平面図（Ｂ）である。
【符号の説明】
１０          ＳｉＣ結晶の基板
１１          保護膜
１２          ダイヤモンドの層
１３          レジストの層
１４保護層
１５，１６    基板の表面と裏面に形成される電極
【図１】
0003850459.tif 000002
【図２】
0003850459.tif 000003
【図３】
0003850459.tif 000004