(57)【特許請求の範囲】
【請求項１】
音声アプリケーション処理及び音声パケット転送処理を行うCPU部と、
音声信号を符号化及びパケット化する複数のDSPで構成するDSP部群と、
前記CPU部と前記DSP部群間の音声パケットの受け渡しをする外部RAM部と、
ネットワークにパケットの送受信を行うネットワーク通信制御部と、
電話端末又はPBXと接続して音声通信を行う音声通信制御部と、を備えるリアルタイム・トラフィック送受信処理装置において、
前記CPU部が複数の前記DSPを管理・制御する場合、前記CPU部から前記DSP毎に所定周期で割込により、前記外部RAM部へのアクセス権を付与する手段と、
前記割込のタイミングを前記DSP毎に許容可能な時間でずらし、前記DSPからの前記外部RAM部へのアクセスが重ならない周期とする手段と、を備え、
前記CPU部は前記リアルタイム・トラフィック送受信処理装置に実装されている前記DSPの数を各DSPからの所定周期での割込から把握する手段と、
前記CPU部は、前記許容時間を前記DSPの実装数から算出する手段と、を更に備えることを特徴とするリアルタイム・トラフィック送受信処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
リアルタイム・トラヒック送受信処理装置に関する。
【０００２】
【従来の技術】
特開２０００−１５６７４６号公報においては、音声パケット処理用LSI及び音声パケット処理装置について、端末側装置と音声信号を受け渡しするディジタル信号処理部とコンピュータネットワークと音声パケットを送受信するネットワーク制御部とそれらを統括的に制御するCPUとを同一基板に搭載した処理装置について述べている。
【０００３】
【発明が解決しようとする課題】
これら従来技術においては、RAM部を介してCPUとDSP群とがパケットの制御及び送受信の制御を行うが、CPUとDSP群がお互いに割込を発生させてアクセス権を争奪する為にコリジョンが頻発し、ひいては、装置全体の処理能力の低下を招くという問題があった。
【０００４】
本発明の目的は、CPUによる制御により、各DSPに対しRAM部へのアクセスを制御することにより、処理能力の高いシステムを提供することである。
【０００５】
【課題を解決するための手段】
本発明の観点にたてば、音声アプリケーション処理及び音声パケット転送処理を行うCPU部と、音声信号を符号化及びパケット化する複数のDSPで構成するDSP部群と、前記CPU部と前記DSP部群間の音声パケットの受け渡しをする外部RAM部と、ネットワークにパケットの送受信を行うネットワーク通信制御部と、電話端末又はPBXと接続して音声通信を行う音声通信制御部と、を備えるリアルタイム・トラフィック送受信処理装置において、前記CPU部が複数の前記DSPを管理・制御する場合、前記CPU部から前記DSP毎に所定周期で割込により、前記外部RAM部へのアクセス権を付与する手段と、前記割込のタイミングを前記DSP毎に許容可能な時間でずらし、前記DSPからの前記外部RAM部へのアクセスが重ならない周期とする手段と、を備え、前記CPU部は前記リアルタイム・トラフィック送受信処理装置に実装されている前記DSPの数を各DSPからの所定周期での割込から把握する手段と、前記CPU部は、前記許容時間を前記DSPの実装数から算出する手段と、を更に備えることを特徴とするリアルタイム・トラフィック送受信処理装置が提供される。
【０００７】
【発明の実施の形態】
本発明での実施の形態について、図１及び図２を用いて説明する。
【０００８】
第１図は、本発明の構成を示すブロック図である。
【０００９】
ＣＰＵ１は音声アプリケーション処理、及び音声パケットの転送処理を行う、ＤＳＰ２は音声信号を符号化、パケット化する、外部ＲＡＭ３はＣＰＵ−ＤＳＰ間の音声パケットを受け渡しする、シリアル・インタフェース４は、ＬＡＮ、ＷＡＮのシリアル・インタフェース、５はＰＣＭインタフェース、６はＰＢＸ／電話機を収容するための音声インタフェース、７はＣＰＵ用ＲＡＭ、８〜１１は内部バスを示す。
【００１０】
第１図に示されるＣＰＵ１とＤＳＰ２の音声パケットの受け渡しは、ＲＡＭ３とバス（８，９，１０）を使用して行われるが、ＣＰＵとＤＳＰがＲＡＭをアクセスするために使用するバスアクセス権の取得、解放の方法について、第２図で示している。
【００１１】
ＣＰＵが複数のＤＳＰを管理、制御する場合、各ＤＳＰ間でバスアクセスの競合を避けるために、１つのＤＳＰに関する一連の対ＣＰＵとのデータ送受信処理について、外部ＲＡＭ３へアクセス出来る許容時間Ｐを定め、かつ一定周期ｃの割り込みをＤＳＰ２毎にタイミングをずらして入力させている。
【００１２】
また、第３図はバスアクセス許容時間Ｐが、ＤＳＰ２の実装数、または呼数によって、決定されるべきとの観点から、その決定方法について示している。
【００１３】
ここでは、Voice over IPと呼ばれるインターネット電話アプリケーションを例に記述されるが、本発明は、Voice over FR/ATMなどの音声通信アプリケーションに適応できる。
【００１４】
また、本発明は、音声だけでなく、リアルタイム性の高いＦＡＸ、ビデオ通信などにも適応される。
【００１５】
実施の形態での音声信号の送受信の流れについての動作について図１を用いて説明する。
【００１６】
まず、音声信号をＬＡＮまたは、ＷＡＮへ送信する場合、ＰＢＸ、または電話機を収容する音声インタフェース６から音声信号が入力され、ＰＣＭ処理５を行った後、ＤＳＰ２へ渡される。ＤＳＰ２では符号化、パケット化処理を行った後、外部ＲＡＭ３を経由してＣＰＵ１へ音声パケットを引き渡す。
【００１７】
更にＣＰＵ１からＬＡＮ、またはシリアル・インタフェース４へ音声パケットが送出され、ＬＡＮ、またはシリアル・インタフェース４から受信した音声パケットは、先と全く逆の処理経路を経て、ＣＰＵ１からＤＳＰ２へ音声パケットを引き渡し、復号化して、ＰＢＸ、または電話機へ音声信号を送出する。
【００１８】
実施の形態でのＤＳＰ２、ＣＰＵ１のデータ受け渡しの実施例を図２を用いて説明する。
【００１９】
バス使用権は、各ＤＳＰ２への割り込みINT入力(t1)によって通知する。この時、ＥＮＢ信号がＯｎ(t2)であればバス使用権が与えられ、当該ＤＳＰ２は、それを確認して、ＵＳＥ信号をＯｎ(t3)にしてバスを使用し、外部ＲＡＭ３にアクセスする。まず、ＤＳＰ２は予め決められた外部ＲＡＭ３のエリアへ、データを書き込み(t4)、更にＣＰＵ１が書き込んだデータを読み取る(t5)。この後、ＤＳＰ２は割り込みを使用して、外部ＲＡＭ３へのアクセス処理が完了したことをＣＰＵ１に通知(t6)する。ＣＰＵ１は予め決められた外部ＲＡＭ３のエリアへ、データを書き込み(t7)、更にＤＳＰ２が書き込んだデータを読み取る(t8)。この後、ＣＰＵ１はアクセスが完了したことをＤＳＰ２へ通知する(t9)。通知を受けたＤＳＰ２は、ＵＳＥ信号をＯｆｆ(t10)にし、バスを解放する。バスの調停機能は、ＵＳＥ信号がＯｆｆになったことを確認して、次ＤＳＰのＥＮＢ信号をＯｎにする。
【００２０】
この一連の処理は、先にも述べたように、或る決められた周期ｃ毎に実行しなければならない。
【００２１】
各ＤＳＰ２に割り当てられたバスアクセスの許容時間は厳守する必要があり、周期ｃの割り込みが入ったら、待たされることなくバスアクセス出来なければならない。
【００２２】
このアクセス許容時間は、ＣＰＵ１が管理するＤＳＰ２の数に依存する。アクセス許容時間については、図３を用いて後述する。各ＤＳＰ２へ、周期ｃで割込みを入れるが、その割り込み信号は、ＤＳＰ２毎にアクセス許容時間分、タイミングをずらして同時には入力しない。
【００２３】
ずらした時間が、ＤＳＰ２の外部ＲＡＭ３にアクセスできるウインドウであり、更に、このウインドウ内でパケット転送の送受信動作を完了させる。
【００２４】
更に、バスアクセス許容時間Ｐ以内に処理が終了しない場合はＵＳＥ信号をＯｎにしたまま処理を続行できる。
【００２５】
図３はバスアクセス許容時間に関するフローチャートであるが、これを使用して、バスアクセス許容時間の決定方法について説明する。
【００２６】
ＣＰＵ１は各ＤＳＰ２から周期ｃの割り込みを受けるが、ＣＰＵ１は、この割り込みを受信することで当該ＤＳＰ２が実装されていることを確認でき、ＤＳＰ２の実装数を認識できる。バスアクセス許容時間Ｐは、ＤＳＰ２の実装数によって決定される。しかし、バスアクセス許容時間Ｐは、実装されるＤＳＰ２数の増加に反比例し減少する。
【００２７】
従って、バスアクセス許容時間Ｐは、予め定められた基本処理時間（例えば、最低１つの音声パケットを処理出来る時間）よりも大きくなければならない。
【００２８】
このバスアクセス許容時間Ｐが、限界を超える直前のＤＳＰ２実装数を規定値ｍとする。更にＤＳＰ２実装数が、規定値ｍを超えた場合には、実際に音声パケットの送受信処理を起動しているＤＳＰ２数、すなわち発生中の呼数によってバスアクセス許容時間Ｐを変更する必要がある。
【００２９】
装置立ち上げ(p10)後、ＤＳＰ２実装位置の先頭(p11)から実装チェック(j1)を行い、実装されていれば、カウントアップ(p12)する。もし、実装されていなければ、次収容位置へチェックポイントを移し(p13)、チェックする(j1)。
【００３０】
全数チェック(j2)を終えた後、ＤＳＰ２の実装数が規定値ｍより大きいか判定(j3)する。また、ＤＳＰ２の増設／削減(p14)を行った場合にも、ｊ３のチェックを行う。規定値ｍは、実装されたＤＳＰ２が全て使用された場合の輻輳ポイントで、ＤＳＰ２の実装数がｍを超えた場合には、発生した呼数によって、バスアクセス許容時間Ｐを変更する必要がある(p30)。
【００３１】
まず、ｊ３の判定によって、ＤＳＰ２の実装数がｍ未満の場合には、バスアクセス許容時間Ｐは、音声パケット送受信周期ｃを実装ＤＳＰ２数ｎで割った値となる(p20)。ｊ３の判定で、ＤＳＰ２実装数ｎがｍ以上の場合には、呼量管理モード(p30)に設定される。このモードでは、発呼／着呼(p34)、呼切断(p35)の都度、ＤＳＰ２の使用数、すなわち呼量を判定(j4)する。
【００３２】
ＤＳＰ２の使用数がｍ’未満の場合には、バスアクセス許容時間Ｐは、音声パケット送受信周期ｃをＤＳＰ２使用数ｍ’で割った値となる(p31)。
【００３３】
ｊ４の判定で、ＤＳＰ２使用数ｍ’がｍ以上の場合には、バスアクセス許容時間Ｐを輻輳ポイントに設定(p32)し、システムを輻輳／規制モード(p33)に移行させる。輻輳／規制モードは音声パケット以外のＤＳＰ２−ＣＰＵ１間通信、例えば統計データ、ユーザインタフェースコマンドなど、低優先データを規制し、また輻輳状態の通知を行う。
【００３４】
【発明の効果】
本発明の第１の効果は、ＣＰＵが管理する複数ＤＳＰとのバス使用権の競合を回避できるため、ＤＳＰ−ＣＰＵ間のメモリ転送待ち時間の増加を防止し、能力低下を抑えることができることである。
【００３５】
本発明の第２の効果は、異なる複数のＤＳＰから同時にパケットを受信することが無いため、ＣＰＵがＬＡＮ／ＷＡＮ側へパケットを転送する際の送出待ち遅延が無くなることである。
【００３６】
本発明の第３の効果は、実装されたＤＳＰ数、または呼数に応じて、バスアクセス許容時間の算出が行え、ＤＳＰが少ない場合には、自動的にバスアクセスの許容時間に余裕が出るため、アクセス時間が長くなるような異常処理や、データサイズの長いコマンドが存在しても、ＤＳＰとＣＰＵ間のデータ転送を中断処理するなどの準正常処理を行うことなく、正常処理できることである。
【００３７】
本発明の第４の効果は、バスアクセス許容時間を一定にしないことで、装置仕様上のＤＳＰ実装数、呼処理能力の幅を持たせることができることである。
【００３８】
本発明の第５の効果は、バスアクセス許容時間の算出から導かれる、輻輳、規制モードを使用して、低優先呼に対して切断を警告するような、サービス面での差別化を行うトリガにもなることである。
【図面の簡単な説明】
【図１】本発明の実施の形態における機能構成を示した機能構成ブロック図である。
【図２】本発明の実施の形態におけるCPU部とDSP部群間のRAM部へのアクセス制御例を示した制御チャート図である。
【図３】本発明におけるDSPがRAM部アクセスの許容時間を決定する処理のフローを示したフローチャート図である。
【符号の説明】
１    ＣＰＵ
２    ＤＳＰ
３    外部ＲＡＭ
４    ＬＡＮ、ＷＡＮのシリアルインタフェース
５    ＰＣＭインタフェース
６    ＰＢＸ／電話機を収容するための音声インタフェース
７    ＣＰＵ用ＲＡＭ
８    内部バス
９    内部バス
１０  内部バス
１１  内部バス
【図１】
0003767685.tif 000002
【図２】
0003767685.tif 000003
【図３】
0003767685.tif 000004