(57)【特許請求の範囲】
【請求項１】
半導体基板上に低抵抗埋込層を形成し、前記低抵抗埋込層上にエピタキシャル層を形成し、前記エピタキシャル層の上部にエミッタ領域、ベース領域およびコレクタ領域を形成するバイポーラトランジスタの製造方法において、
前記エピタキシャル層の上面に溝を形成し、
前記溝から水平方向に所定間隔を隔てた前記エピタキシャル層の上面に第１導電型の不純物を拡散して前記ベース領域を形成し、
前記溝から第２導電型の不純物を拡散することによって前記コレクタ領域の一部を構成するかつ前記低抵抗埋込層に到達するコレクタ拡散領域を形成し、
前記ベース領域の一部に前記第２導電型の不純物を拡散して前記エミッタ領域を形成すると同時に前記溝から前記第２導電型の不純物を拡散して前記コレクタ拡散領域の内側部分に高濃度領域を形成し、
前記溝を配線用のメタルで埋めるようにしたことを特徴とする、バイポーラトランジスタの製造方法。
【請求項２】
前記溝の近傍における前記エピタキシャル層の上面に前記第２導電型の不純物を拡散させて、前記コレクタ拡散領域と少なくとも一部が重なる低抵抗領域を形成し、前記低抵抗領域に前記配線用のメタルを接続するようにした、請求項１記載のバイポーラトランジスタの製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明はバイポーラトランジスタおよびその製造方法に関し、特にたとえば高耐圧化が要求されるパワートランジスタ等に適用される、バイポーラトランジスタに関する。
【０００２】
【従来の技術】
この種の従来のバイポーラトランジスタ１の構造を図８に示し、その等価回路を図９に示す。このバイポーラトランジスタ１は、半導体基板２を含み、半導体基板２の上には不純物濃度が高い低抵抗埋込層３が形成され、埋込層３の上には不純物濃度が低いエピタキシャル層４が形成される。また、エピタキシャル層４には、素子分離のための絶縁分離壁５，ベース拡散領域６ａ，エミッタ拡散領域６ｂおよび低抵抗埋込層３に至るコレクタ拡散領域６ｃが形成され、エピタキシャル層４の上には酸化膜７が形成される。そして、酸化膜７の上にはベース拡散領域６ａと導通するメタル８ａ，エミッタ拡散領域６ｂと導通するメタル８ｂおよびコレクタ拡散領域６ｃと導通するメタル８ｃが形成される。
【０００３】
このバイポーラトランジスタ１において装置が高耐圧化するとベース／コレクタ接合における空乏層の広がりが増大する。そして、この空乏層が埋込層３やコレクタ拡散領域６ｃに接すると装置の電気特性等が変化してしまう。そこで、従来では、これを防止するためにエピタキシャル層４の厚みやベース拡散領域６ａとコレクタ拡散領域６ｃとの間隔を十分に確保するようにしていた。
【０００４】
【発明が解決しようとする課題】
従来技術では、ベース拡散領域６ａとコレクタ拡散領域６ｃとの間隔を十分に確保するとともに埋込層３に至るコレクタ拡散領域６ｃを形成するようにしていたので、電気特性の変化を防止できるとともに抵抗値Ｒcollを低減して電力損失を抑えることができる。しかしながら、エピタキシャル層４の上面から埋込層３に至るまで不純物を拡散していたのでコレクタ拡散領域６ｃの形成に長時間を要するという問題点があった。また、コレクタ拡散領域６ｃや埋込層３は上述のように空乏層に接触しないように形成する必要があるが、コレクタ拡散領域６ｃの形成時間が長くなるとそれに伴って不純物の横方向への広がりが大きくなり、また、埋込層３がせり上がるため、セルサイズを大きくしたり、エピタキシャル層４の厚みをもっと厚くしたりしなければならないという問題点があった。さらに、コレクタ拡散領域６ｃを埋込層３に到達させるためには、不純物拡散のための加熱処理を濃度調整と深さ調整の二度に分けて行う必要があり、製造工程が煩雑であるという問題点があった。
【０００５】
それゆえに、この発明の主たる目的は、早く簡単に製造でき、しかもセルサイズを小型化できる、バイポーラトランジスタを提供することである。
【０００６】
【課題を解決するための手段】
この発明は、半導体基板上に低抵抗埋込層を形成し、低抵抗埋込層上にエピタキシャル層を形成し、エピタキシャル層の上部にエミッタ領域、ベース領域およびコレクタ領域を形成するバイポーラトランジスタの製造方法において、エピタキシャル層の上面に溝を形成し、溝から水平方向に所定間隔を隔てたエピタキシャル層の上面に第１導電型の不純物を拡散してベース領域を形成し、溝から第２導電型の不純物を拡散することによってコレクタ領域の一部を構成するかつ低抵抗埋込層に到達するコレクタ拡散領域を形成し、ベース領域の一部に第２導電型の不純物を拡散してエミッタ領域を形成すると同時に溝から第２導電型の不純物を拡散してコレクタ拡散領域の内側部分に高濃度領域を形成し、溝を配線用のメタルで埋めるようにしたことを特徴とする、バイポーラトランジスタの製造方法である。
【０００７】
【作用】
エピタキシャル層の上部に形成された溝から不純物を拡散させて低抵抗埋込層に至るコレクタ拡散領域を形成しているので、コレクタ拡散領域の不純物を拡散させる深さすなわち溝の底部から低抵抗埋込層までの距離が従来技術に比べて溝の深さだけ短くなる。したがって、一度の加熱処理（アニ−ル）によって短時間でコレクタ拡散領域を低抵抗埋込層まで到達させることができる。さらに、コレクタ拡散領域の内側部分の高濃度層とエミッタ領域とを同時に形成できるので、バイポーラトランジスタの製造工程を短縮することができる。
【０００８】
【発明の効果】
この発明によれば、コレクタ拡散領域を形成する時間を短縮できるので装置の製造に要する時間を短縮できる。また、コレクタ拡散領域における不純物拡散のための加熱処理（アニール）を二度に分けて行う必要がないので製造工程を簡素化できる。また、不純物の拡散時間を短縮できるので、不純物が横方向へ大きく広がるのを防止できるとともに低抵抗埋込層がせり上がるのを防止でき、セルサイズを小型化できる。
【０００９】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【００１０】
【実施例】
図１に従って、この実施例のバイポーラトランジスタ１０の構造を説明する。バイポーラトランジスタ１０は、半導体基板１２を含み、半導体基板１２上には、低抵抗埋込層１４およびエピタキシャル層１６が形成される。そして、エピタキシャル層１６には、素子分離ための絶縁分離壁１８および溝２０が形成され、溝２０から不純物を拡散させることによって低抵抗埋込層１４に至るコレクタ拡散領域２２が形成される。また、エピタキシャル層１６における低抵抗埋込層１４の上方には、溝２０から横方向へ所定間隔を隔てた位置にベース拡散領域２４およびエミッタ拡散領域２６が形成される。そして、エピタキシャル層１６の上には、溝２０と連通する孔２８，ベース拡散領域２４と連通する孔３０およびエミッタ拡散領域２６と連通する孔３２を有する酸化膜３４が形成され、酸化膜３４上には、孔２８および溝２０を通してコレクタ拡散領域２２と導通するメタル３６，孔３０を通してベース拡散領域２４と導通するメタル３８および孔３２を通してエミッタ拡散領域２６と導通するメタル４０が形成される。
【００１１】
バイポーラトランジスタ１０を製造する際には、まず、図２（Ａ）に示すように、単結晶シリコン（Ｓｉ）等からなる半導体基板１２上に不純物（ＡｓまたはＳｂ等）を高濃度で拡散させることによってＮ＋低抵抗埋込層１４を形成し、半導体基板１２および低抵抗埋込層１４上に不純物濃度の低いＮエピタキシャル層１６をＣＶＤ法によって形成する。そして、このエピタキシャル層１６に不純物（Ｂ等）を拡散させることによってＰ＋絶縁分離壁１８を形成するとともに、低抵抗埋込層１４上方の所定位置に不純物（Ｂ等）を拡散させることによってＰベース拡散領域２４を形成し、さらに、エピタキシャル層１６上に酸化シリコン（ＳｉＯ2 ）等からなる酸化膜３４を熱酸化法やＣＶＤ法によって成膜する。そして、図２（Ｂ）に示すように、酸化膜３４をパターン形成したレジスト４２でマスクし、エッチングによって酸化膜３４に孔２８を形成し、さらにＲＩＥ（反応性イオンエッチング）によってエピタキシャル層１６に所定深さの溝２０を形成する。続いて、レジスト４２を剥離して前洗浄した後、図２（Ｃ）に示すように、溝２０からエピタキシャル層１６に不純物（Ｐ，Ａｓ，Ｓｂ等）を高濃度で拡散させることによってＮ＋コレクタ拡散領域２２を形成する。
【００１２】
そして、図３（Ｄ）に示すように、酸化膜３４をパターン形成したレジスト４４でマスクしてエッチングし、ベース拡散領域２４上の酸化膜３４に孔３２を形成し、孔３２からベース拡散領域２４に不純物（Ｐ，Ａｓ，Ｓｂ等）を拡散させることによってＮエミッタ拡散領域２６を形成する。続いて、レジスト４４を剥離した後、図３（Ｅ）に示すように、酸化膜３４をパターン形成したレジスト４６でマスクしてエッチングし、酸化膜３４にベース拡散領域２４に至る孔３０を形成するとともに溝２０および孔３２の内面に形成された熱酸化膜を除去する。。そして、レジスト４６を剥離した後、図３（Ｆ）に示すように、酸化膜３４上にコレクタ拡散領域２２と導通するメタル３６，ベース拡散領域２４と導通するメタル３８およびエミッタ拡散領域２６と導通するメタル４０を形成する。
【００１３】
この実施例によれば、エピタキシャル層１６に溝２０を形成し、この溝２０から不純物（Ｐ，Ａｓ，Ｓｂ等）を拡散させることによって低抵抗埋込層１４に至るコレクタ拡散領域２２を形成するようにしているので、不純物の拡散時間を短縮でき、装置の製造に要する時間を短縮できる。また、不純物の拡散時間を短縮できることから、コレクタ拡散領域２２が横方向へ大きく拡大したり低抵抗埋込層１４がせり上がるのを防止できるので、コレクタ拡散領域２２とベース拡散領域２４および絶縁分離壁１８との間隔やベース拡散領域２４と低抵抗埋込層１４との間隔を十分に確保しつつセルサイズを小型化でき、集積度を上げられるとともにコストを低減できる。さらに、コレクタ拡散領域２２の不純物を拡散させる工程は、図２（Ｃ）に示す一工程だけでよいので、二度に分けて加熱処理していた従来技術に比べて製造工程を簡素化でき、付属工程に伴う汚染やオペミス等のリスクを回避できる。
【００１４】
なお、上述の実施例では、図３（Ｄ）に示す工程において、溝２０をレジスト４４でマスクしてエミッタ拡散領域２６を形成しているが、たとえば、図４に示すように、コレクタ拡散領域２２にも不純物を同時に拡散させて、コレクタ拡散領域２２の内側部分に高濃度領域２２ａを形成するようにしてもよい。
また、上述の実施例では、コレクタ拡散領域２２とエミッタ拡散領域２６とを別々に形成しているが、たとえば図５に示すように、溝２０および孔３２から不純物を同時に拡散させることによって、コレクタ拡散領域２２とエミッタ拡散領域２６とを同時に形成するようにしてもよい。
【００１５】
また、溝２０が深くなるとメタル３６のカバレッジが悪くなり、溝２０において配線抵抗値の増大や断線の恐れが生じるので、たとえば図６（Ａ）および図６（Ｂ）または図７（Ａ）および図７（Ｂ）に示すように、溝２０の近傍の酸化膜３４に孔４８を形成し、この孔４８から不純物（Ｐ，Ａｓ，Ｓｂ等）を拡散させることによってコレクタ拡散領域２２と導通するＮ＋低抵抗領域５０を形成し、この低抵抗領域５０にメタル３６を接続するようにしてもよい。この場合には、メタル３６を十分なカバレッジで低抵抗領域５０に接続することができるので、配線抵抗値の増大や断線の問題は生じない。
【図面の簡単な説明】
【図１】この発明の一実施例を示す図解図である。
【図２】図１実施例の製造方法を示す図解図である。
【図３】図１実施例の製造方法を示す図解図である。
【図４】この発明の他の実施例を示す図解図である。
【図５】この発明の他の実施例を示す図解図である。
【図６】この発明の他の実施例を示す図解図である。
【図７】この発明の他の実施例を示す図解図である。
【図８】従来技術を示す図解図である。
【図９】従来技術の等価回路図である。
【符号の説明】
１０  …バイポーラトランジスタ
１２  …半導体基板
１４  …低抵抗埋込層
１６  …エピタキシャル層
１８  …絶縁分離壁
２０  …溝
２２  …コレクタ拡散領域
２４  …ベース拡散領域
２６  …エミッタ拡散領域
３４  …酸化膜
３６，３８，４０  …メタル（配線用）
【図１】
0003801773.tif 000002
【図２】
0003801773.tif 000003
【図３】
0003801773.tif 000004
【図４】
0003801773.tif 000005
【図５】
0003801773.tif 000006
【図６】
0003801773.tif 000007
【図７】
0003801773.tif 000008
【図８】
0003801773.tif 000009
【図９】
0003801773.tif 000010