(57)【特許請求の範囲】
【請求項１】
複数のコンピュータ・システムとネットワーク接続手段を備え、前記各コンピュータ・システムがプロセッサ・モジュールと入力／出力（Ｉ／Ｏ）インタフェース・モジュールと主記憶装置を具備し、その各Ｉ／Ｏインタフェース・モジュールが前記ネットワーク接続手段に結合されているコンピュータ・ネットワークの電力を管理する方法において、
第１のコンピュータ・システムの覚醒状態から休眠状態への移行に対応して、前記第１のプロセッサ・モジュールの電源低下を指示するために、前記第１のコンピュータ・システムの前記第１のプロセッサ・モジュールに対応するインジケータをセットするステップと、
前記第１のプロセッサ・モジュールの状態情報を含むデータを、前記第１のコンピュータ・システムの前記第１の主記憶装置に記憶するステップと、
前記第１のコンピュータ・システムの前記第１のＩ／Ｏインタフェース・モジュールを電源高の状態に保ちながら、前記第１のプロセッサ・モジュールの電源を低下させ、それによって前記コンピュータ・ネットワークの電力消費量を減少させるステップと、
を遂行することによって、
前記第１のコンピュータ・システムの第１の前記プロセッサー・モジュールが電源を低下させていても、前記第１のコンピュータ・システムの前記第１のＩ／Ｏインタフェース・モジュールが電源高の状態を保つ休眠状態に第１の前記コンピュータ・システムを入らさせるステップと；
事象を検出するステップと；
第１のプロセッサー・モジュールを電源高にし、そしてプロセッサー・モジュール内で覚醒シーケンスを遂行するステップと；
第１のコンピュータ・システム内で事象に対応する割り込み要求を発生させ、そして割り込み要求の肯定的な認知が発生されるまで割り込み要求を再生させるステップと；
（Ａ）第１のプロセッサ・モジュールが覚醒シーケンスを完了していないならば、割り込み要求の否定的な認知を発生することによって、そして、（Ｂ）第１のプロセッサ・モジュールが覚醒シーケンスを完了しているならば、割り込み要求の肯定的な認知を発生し、そして事象に対応する割り込みパケットを第１のプロセッサ・モジュールに送ることによって、事象に対応する各割り込み要求に応答するステップと；
によって事象の検出に応答するステップと；
を含むことを特徴とする方法。
【請求項２】
前記事象が非同期的事象である、請求項１に記載の方法。
【請求項３】
前記事象が前記第１のＩ／Ｏインタフェース・モジュールに到着するネットワーク・パケットの検出である、請求項２に記載の方法。
【請求項４】
前記事象が予測可能な結果の事象である、請求項１に記載の方法。
【請求項５】
前記予測可能な結果の事象が前記第１のコンピュータ・システムのタイマーの終了である、請求項４に記載の方法。
【請求項６】
前記第１のＩ／Ｏインタフェース・モジュールの調停状態を選択的にリセットする調停リセット信号を前記第１のＩ／Ｏインタフェース・モジュールに送るステップを更に含む請求項１から５のいずれかに記載の方法。
【請求項７】
覚醒シーケンスを遂行するステップが、
前記第１のプロセッサ・モジュールでブート・シーケンスを実行するステップと；
前記第１のプロセッサ・モジュールの状態情報を含むデータをメイン・メモリから復元するステップと；
を含む請求項１から６のいずれかに記載の方法。
【請求項８】
プロセッサ・モジュールと、
ネットワーク接続手段に結合された、ネットワーク・パケットを受信する入力／出力（Ｉ／Ｏ）インタフェース・モジュールと、
前記プロセッサ・モジュールの状態情報を含むデータを記憶する主記憶装置と、
を備え、
前記Ｉ／Ｏインタフェース・モジュールが電源高の状態にして、前記プロセッサ・モジュールの前記電源を低下させ、それによって前記コンピュータ・システムの電力消費量を減少させて、前記コンピュータ・システムの覚醒状態から休眠状態への移行に対応して、前記プロセッサ・モジュールの電源低下を指示する前記プロセッサ・モジュールに対応するインジケータとを更に備え、そして
第１のプロセッサー・モジュールを電源高にし、そしてプロセッサー・モジュール内で覚醒シーケンスを遂行すること；
第１のコンピュータ・システム内で事象に対応する割り込み要求を発生させ、そして割り込み要求の肯定的な認知が発生されるまで割り込み要求を再生させること；
（Ａ）第１のプロセッサ・モジュールが覚醒シーケンスを完了していないならば、割り込み要求の否定的な認知を発生することによって、そして、（Ｂ）第１のプロセッサ・モジュールが覚醒シーケンスを完了しているならば、割り込み要求の肯定的な認知を発生しそして事象に対応する割り込みパケットを第１のプロセッサ・モジュールに送ることによって、事象に対応する各割り込み要求に応答すること；
によって事象を検出し、そして事象の検出に応答する、
ことを特徴とするコンピュータ・システム。
【請求項９】
前記事象が非同期的事象である、請求項８に記載のコンピュータ・システム。
【請求項１０】
前記事象が予測可能な結果の事象である、請求項８に記載のコンピュータ・システム。
【請求項１１】
前記予測可能な結果の事象が前記第１のコンピュータ・システムのタイマーの終了である、請求項８から請求項１０のいずれかに記載のコンピュータ・システム。
【請求項１２】
覚醒シーケンスを遂行することが、
前記第１のプロセッサ・モジュールでブート・シーケンスを実行すること；
前記第１のプロセッサ・モジュールの状態情報を含むデータをメイン・メモリから復元すること；
を含む請求項８から請求項１１のいずれかに記載のコンピュータ・システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電力管理の分野に関する。特に、本発明は、数多くのコンピュータ・システムを有するコンピュータ・ネットワークの全電力の保存に関する。
【０００２】
【従来の技術】
高速のクロック速度で動作し、ハード・ディスク・ドライブのようなパワー・ハングリー周辺装置を搭載するコンピュータ・システムの出現により、コンピュータ・ネットワークにおけるコンピュータ・システムの数が増加し、かつコンピュータ・システムの各の機能が増加するにつれて、数多くのコンピュータ・システムを具備するコンピュータ・ネットワークの全電力消費量を減少させることがますます重要になってきている。
【０００３】
従来のコンピュータ・システムの電力保存技術として、ディスク・ドライブのような周辺入力／出力（Ｉ／Ｏ）装置の電源を低下させることや、プロセッサ・クロックを停止させることがある。例えば、非駆動間隔タイマが所定の時間内にキーボード上にキーストロークがないと感知すると、信号がディスク・ドライブ・コントローラに送られて、節電モードに入る、例えば、駆動モータの電源を低下させる。そのうえ、プロセッサと結合したシステム・クロックが停止する。後で、ユーザは、ディスク・ドライブ・コントローラに駆動モータの電源を上昇させてシステム・クロックを再びスタートさせるスイッチを押して、コンピュータ・システムを再始動する。
【０００４】
Ｃａｒｔｅｒなどに発行された米国特許第４，９８０，８３６号にバッテリ式ポータブル・コンピュータが開示されており、このコンピュータでは、電力制御論理回路が、キーボードなど選択された周辺装置を連続してモニタし、選択した周辺装置の作動が所定の時間間隔内にない場合に、システム・クロックを停止するか、またはモデムやディスク・ドライブなど周辺装置の電源をオフさせるか、あるいはその両方を行っている。後で、ユーザは、待機スイッチを押し電力制御論理回路に信号を送って、モデムとディスク・ドライブの電源を回復させて、システム・クロックを再びスタートさせる。
【０００５】
【発明が解決しようとする課題】
前述の従来の電力保存方法の欠点は、コンピュータ・システムの再覚醒または再始動ためにユーザが介在する必要があること、およびコンピュータ・システムが節電モードすなわち休眠状態にある時に、入力データを処理できないことにある。例えば、Ｃａｒｔｅｒのコンピュータは、ネットワーク・パケットがそのネットワーク・インタフェースすなわちモデムに到着した時に、自動的に電源をオンにしてネットワークの接続を確立することができない。何故ならば、コンピュータ・システムが節電モードにある時、モデムの電源は切れているからである。その結果、Ｃａｒｔｅｒの電源が低下した時は、ユーザがたとえば、キーボードを押して再びそれを覚醒させるまで、そのネットワーク・インタフェースにとって休眠しているように見える。
【０００６】
したがって、互いに結合した複数のコンピュータ・システムを具備するコンピュータ・ネットワークにおいて、そのネットワーク内のコンピュータ・システムの１つまたは複数のプロセッサがネットワーク内で休眠モードに入った時、コンピュータ・ネットワーク全体は動作状態を保ち、休眠状態のプロセッサを含めて全てのプロセッサが、常に覚醒状態にあり、Ｉ／Ｏ動作に応答できる状態にあり、例えばコンピュータ・ネットワーク内の別のコンピュータ・システムからイーサネット・パケットを受信できるようにして、なおかつネットワーク全体の電力消費を減少させる方法が必要になる。
【０００７】
【課題を解決するための手段】
本発明は、互いに接続した複数のコンピュータ・システムを具備するコンピュータ・ネットワークの全電力消費量を能動的に管理する方法と装置を提供する。各コンピュータ・システムは、１つまたは複数のプロセッサ・モジュールと１つまたは複数のＩ／Ｏインタフェース・モジュールとを備えている。各コンピュータ・システムのモジュールを結合する適切な相互接続には、パケット交換相互接続と回路交換システム・バスが含まれている。ネットワークのコンピュータ・システムを結合する適切なネットワーク接続には、高速クラスター接続と、イーサネットなどのローカル・エリア・ネットワーク（ＬＡＮ）と、非同期転送モード（ＡＴＭ）などの広域ネットワーク（ＷＡＮ）が含まれる。
【０００８】
本発明によれぱ、コンピュータ・ネットワークの各コンピュータ・システムは、各ネットワーク・インタフェースを「活動状態」かつ完全な動作可能に保ちながら、電力保存モード、すなわち「休眠」状態への移行を独立に開始できる。後で、各コンピュータ・システムは、決定的事象または非同期事象によってトリガされた時に、完全に動作可能な状態、すなわち「動作」状態に独立に戻ることができる。その結果、コンピュータ・システムの休眠状態がコンピュータ・ネットワークには分からないようになる。
【０００９】
決定事象とは、コンピュータ・システムによって内部で生じる事象であり、例えば、毎日のテープ・バックアップなどハウスキーピング業務を行うために内部タイマが深夜にコンピュータ・システムを覚醒させることである。逆に、非同期事象の発生源は本質的に外部にある。非同期事象の例としては、キーボード・コントローラからのキーボード割り込みを引き起こす入力／出力（Ｉ／Ｏ）動作や、コンピュータ・システムのネットワーク・インタフェース・コントローラに到着するデータ・パケットの到着がある。
【００１０】
ある実施態様では、コンピュータ・システムはパケット交換式であり、コンピュータ・システムの相互接続はクロスバー交換機である。パッチ・スイッチおよびそれに関連するパケット交換プロトコルについての詳細は、Ｓｕｎ  Ｍｉｃｒｏｓｙｓｔｅｍｓ，Ｉｎｃに譲渡された、当方参照番号Ｐ７３１、「Ｐａｃｋｅｔ  Ｓｗｉｔｃｈｅｄ  Ｃａｃｈｅ  Ｃｏｈｅｒｅｎｔ  Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ  Ｓｙｓｔｅｍ」という名称の相互参照した同時係属の特許出願を参照のこと。システム・コントローラ（ＳＣ）は、パケットの流れを各コンピュータ・システムの相互接続に向ける制御信号を提供する。あるいは、ＳＣが提供する制御機構を分散式にする、すなわち、ＳＣの機能を幾つかのプロセッサ・モジュールの間に分散させることもできる。システム・コントローラは、その１つまたは複数のモジュールの電源が低下している時に覚醒状態を保つ。
【００１１】
休眠状態に入ると、コンピュータ・システムは、そのプロセッサ・モジュールに対応する適切な状態／セマフォ・ビットをセットする。カーネル状態情報を含むプロセッサ・モジュールの重要なデータが安定な記憶装置に記憶される。プロセッサ・モジュールのキャッシュ・メモリがコンピュータ・システムの主記憶装置に送られる。最後に、コンピュータ・システムのプロセッサ・モジュールの電源が低下する。セマフォ・ビットは、電源が低下している間に、プロセッサ・モジュールがクリティカル・コードを実行している時、プロセッサ・モジュールの電源上昇を禁止する。
【００１２】
前述のように、コンピュータ・システムは、決定事象または非同期事象によって覚醒され、ＳＣは、ＳＣにリセット信号を電源が低下したモジュールへ送らせる覚醒割込み要求を受信する。リセット信号を受信すると、電源が低下しているモジュールが電源高シーケンスを実行する。次に、プロセッサ・モジュールは、ＳＣステータス・ビットをポーリングして、リセット信号の原因を決定する。既に記憶されていた重要なデータは、リセット信号の原因が、システム規模の電源オン・リセットではなく、コンピュータ・システムの覚醒割込みである場合に回復される。最後に、状態／セマフォ・ビットがクリアされて、コンピュータ・システムのプロセッサ・モジュールがこのとき、電源がオンであることを示す。コンピュータ・システムは、このれによって上記それぞれの事象の原因に対処できる。
【００１３】
本コンピュータ・ネットワークの電力保存は、各コンピュータ・システムが、実際に休眠している間にも連続して覚醒しているように見え、実際には１つまたは複数のコンピュータ・システムが休眠状態にある時に、コンピュータ・ネットワーク全体が連続して「活動状態」にあるという幻覚をもたらすことができる。この幻覚が可能になるのは、プロセッサ・モジュールと周辺装置の電源が低下している間でも、各モジュールのシステム・コントローラと相互接続とネットワーク・インタフェースが、完全に動作可能なままであるからである。従って、各プロセッサ・モジュールの電源低下状態は、コンピュータ・ネットワークの他のコンピュータ・システムには分からない。
【００１４】
その結果、本発明の電力管理により、選択されたモジュールの電源を低下させることによって、コンピュータ・システムが刺激に応答して休眠状態から瞬時に覚醒できるので、コンピュータ・ネットワークの静的遮断を必要とせずに、すなわち、コンピュータ・ネットワークの全体的な性能と応答に影響を及ぼさずに、電力の保存を実現できるので、有利である。
【００１５】
本発明のシステムの目的、特徴および長所は、次に示す説明から明らかになろう。
【００１６】
【発明の実施の形態】
表記法と用語
非同期事象：  コンピュータ・システムに対して外部からトリガされる事象。
決定事象：  コンピュータ・システムによってトリガされる事象、例えば、内部タイマの満了。
休眠状態：  その１つまたは複数のモジュールの電源が低下しているコンピュータ・システムの状態。
覚醒状態：  その全てのモジュールの電源が高になっているコンピュータ・システムの状態。
覚醒シーケンス：  休眠状態から覚醒状態に移行するために、コンピュータ・システムが実行するシーケンス。
電源高シーケンス：  電源低下状態から電源高状態に移行するために、モジュールが実行するシーケンス。
電源低下シーケンス：  電源高状態から電源低下状態に移行するために、モジュールが実行するシーケンス。
Ｉ／Ｏ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビット：  Ｉ／Ｏインタフェース・モジュールに結合されているＩ／ＯバスからのＤＭＡ要求を禁止する、Ｉ／Ｏインタフェース・モジュール中の制御ビット。このビットは、Ｉ／Ｏインタフェース・モジュールに、システム・コントローラのための割込み要求（Ｉｎｔ＿Ｒｅｑ）を発行させる。その後、システム・コントローラは、リセット信号を任意の電源オフ・モジュールに送って、コンピュータ・システムを覚醒させる。
Ｓ＿Ｓｌｅｅｐ＿ＥｎｔｅｒとＳ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅセマフォ・ビット：  システム・コントローラのＳ＿Ｓｌｅｅｐ＿Ｅｎｔｅｒセマフォ・ビットは、コンピュータ・システムが休眠状態に入りつつあるとの指示を与え、対応するＳ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅセマフォ・ビットがセットされるまで、プロセッサ・モジュールの電源上昇を禁止する。Ｓ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅセマフォ・ビットがセットされると、コンピュータ・システムのプロセッサ・モジュールが電源低下シーケンスを完了し、プロセッサ・モジュールの電源上昇を開始しても安全であることを示す。
Ｗａｋｅｕｐ＿Ｒｅｓｅｔビット：  リセット信号の原因が、システム規模の電源オン・リセットではなく、コンピュータ・システムの覚醒であることを示すための、システム・コントローラの状況ビット。
【００１７】
以下の説明では、本発明を完全に理解できるように、種々の細部について説明する。これらの細部には、コンピュータ・システムの「休眠」状態をコンピュータ・ネットワークの残りの部分には分からないようにする、コンピュータ・ネットワーク用の効率的な能動的電力管理方式を構築する際に設計者を支援する、機能ブロックと例示的コンピュータ・ネットワークが含まれる。電力管理方式が具体的実施形態を用いて例示してあるが、本発明は多種多様なネットワーク構成と環境に適用できる。他の例では、周知の回路、構造、プログラム・コードは、必要以上に本発明を不明確にしないために、詳細には述べていない。したがって、本発明の原理を示すために不可欠な要素でない、実施上の細部を与えるために、同時係属出願の引例を含めてある。
【００１８】
本発明の一実施例によれば、図１のブロック図に示すように、この電力管理方式を実施するためのコンピュータ・ネットワーク１００は、ローカル・エリア・ネットワーク（ＬＡＮ）１９２と複数のコンピュータ・システム１１０、１２０、．．．１７０を含んでいる。ＬＡＮ  １９２は、コンピュータ・システム１１０、１２０、．．．１７０間の高速データ・リンクを提供する。当業者には周知のように、コンピュータ・システムは、高速ローカル・バス、イーサネットなどのローカル・エリア・ネットワーク（ＬＡＮ）、非同期転送モード（ＡＴＭ）などの広域ネットワーク（ＷＡＮ）、およびそれぞれの組合せを含めた、多種多様なネットワーキング・トポロジで互いに結合できる。この実施例では、コンピュータ・システム１１０、１２０、．．．１７０は類似のものであり、したがって以下に示すコンピュータ・システム１１０の説明がコンピュータ・システム１２０、．．．１７０にも適用できる。
【００１９】
ここで図２を参照すると、コンピュータ・システム１１０は、複数のモジュール１１１ａ、１１１ｂ、．．．１１１ｚと、相互接続（ＩＣ）１１２と、システム・コントローラ（ＳＣ）１１４と、主記憶装置１１５とを備えている。モジュール１１１ａ、１１１ｂ、．．．１１１ｚは相互接続１１２に個々に結合している。主記憶装置１１５も相互接続１１２に結合している。制御線が、システム・コントローラ１１４を、モジュール１１１ａ、１１１ｂ、．．．１１１ｚの各と相互接続１１２、および主記憶装置１１５に結合している。複数のモジュール１１１ａ、１１１ｂ、．．．１１１ｚには、１つまたは複数のプロセッサ・モジュール、および１つまたは複数の入出力（Ｉ／Ｏ）インタフェース・モジュールが含まれる。Ｓｕｎ  Ｍｉｃｒｏｓｙｓｔｅｍｓ，Ｉｎｃに譲渡された、当方参照番号Ｐ７３１、「Ｐａｃｋｅｔ  Ｓｗｉｔｃｈｅｄ  Ｃａｃｈｅ  Ｃｏｈｅｒｅｎｔ  Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ  Ｓｙｓｔｅｍ」という名称の同時係属の特許出願に、この実施例のコンピュータ・システム１１０の詳細な説明がある。この例では、モジュール１１１ａがプロセッサ・モジュールであり、モジュール１１１ｂがＩ／Ｏインタフェース・モジュールであり、モジュール１１１ｚがグラフィック・インタフェース・モジュールである。モジュール１１１ｂは、Ｉ／Ｏバス１１６とＩ／Ｏコントローラ１１８ａを介してＬＡＮ  １９２に結合している。
【００２０】
この実施形態では、コンピュータ・システム１１０はパケット交換式であり、相互接続１１２がデータパス・クロスバーである。モジュール１１１ａ、１１１ｂ、．．．１１１ｚの相互接続インタフェースにより、モジュールが、相互接続１１２を介してデータと制御パケットを互いに交換することができる。コンピュータ・システム１１０はパケット交換式であり、すなわち、回路交換データ回線を必要としないが、本発明の原理は、他の非パケット交換システムにも適用できる。コンピュータ・システム１１０によるキャッシュ管理とデータ・パケット転送についての詳細は、Ｓｕｎ  Ｍｉｃｒｏｓｙｓｔｅｍｓ，Ｉｎｃに譲渡された、当方参照番号Ｐ７３１、「Ｐａｃｋｅｔ  Ｓｗｉｔｃｈｅｄ  Ｃａｃｈｅ  Ｃｏｈｅｒｅｎｔ  Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ  Ｓｙｓｔｅｍ」という名称の同時係属特許出願を参照のこと。
【００２１】
図３は、コンピュータ・システム１１０の例示的プロセッサ・モジュール１１１ａを示す。プロセッサ・モジュール１１１ａは、相互接続インタフェース１１１ａ２とオプションのローカル・キャッシュ・メモリ１１１ａ１とを搭載している。この実施形態では、コンピュータ・ネットワーク１００のプロセッサ・モジュールが構造的に類似しているので、プロセッサ・モジュール１１１ａの動作の説明が、コンピュータ・システム１１０、１２０、．．．１７０の他のプロセッサ・モジュールにも同様に適用できる。
【００２２】
図４に示すように、Ｉ／Ｏバス１１６は、例示的にＩ／Ｏインタフェース・モジュール１１１ｂをコンピュータ・システム１１０のＩ／Ｏコントローラ１１８ａ、１１８ｂ、１１８ｃ、１１８ｄに結合している。Ｉ／Ｏコントローラ１１８ａ、１１８ｂ、１１８ｃ、１１８ｄは、ＬＡＮ  １９２、ハード・ディスク・ドライブ１９４などのＳＣＳＩデバイス、キーボード１９６、および非覚醒タイマ１９８に対するインタフェースを提供している。Ｉ／Ｏバス１１６を実施するのに適したシステム・バスには、ＳＢバスとＰＣＩバスが含まれる。コンピュータ・システム１１０は１個のＩ／Ｏインタフェース・モジュール１１１ｂを搭載するものとして説明してあるが、追加のＩ／Ｏ機能、例えば、ＡＴＭ接続、ＩＳＤＮ接続、およびＰＣＭＣＩＡカードを提供するために、追加のＩ／Ｏインタフェース・モジュールをコンピュータ・システム１１０に追加することもできる。
【００２３】
図５はコンピュータ・システム１１０の例示的グラフィック・インタフェース・モジュール１１１ｚを示す。モジュール１１１ｚは、グラフィック・コントローラ１１９を介してグラフィック表示装置１９５に結合している。追加のグラフィック表示装置をサポートするために追加のグラフィック・コントローラを追加することもできる。グラフィック・コントローラ１１９は複数のグラフィック表示装置を制御することもできる。
【００２４】
本発明のコンピュータ・ネットワーク１００の電力管理方式では、ＬＡＮ  １９２の電源が高いときにコンピュータ・システム１１０、１２０、．．．１７０のプロセッサ・モジュールが他に分からずに休眠状態に入ったり出たりすることができ、したがってコンピュータ・ネットワーク１００は、完全に覚醒可能な状態を保ちながら、全消費電力を減少させることができる。これが可能なのは、コンピュータ・ネットワーク１００が休眠状態に入る時、１つまたは複数のプロセッサ・モジュールと選択された周辺装置は電源が低下するが、コンピュータ・システム１１０、１２０、．．．１７０の各のＩ／Ｏインタフェース・モジュールは電源高の状態を保持するからである。その理由は、一般に、プロセッサ・モジュールがディスク・ドライブやディスプレイ・モニタなどの周辺装置と共に最も電力を消費するからである。
【００２５】
この実施形態では、プロセッサ・モジュールの電源は独立に低下するが、電源が低下しているモジュールは、コンピュータ・システム１１０の単一のリセット信号によって、電源が上昇する。他の実施形態では、個々のモジュールの電源を上昇させるために別々のリセット信号が使用できる。
【００２６】
本発明の一態様によれば、コンピュータ・システム１１０は次に示す例示的条件の１つのもとで休眠状態に入る。第１に、コンピュータ・システム１１０は、非覚醒タイマ１９８からタイムアウト通知を受け取るたびに休眠状態に入る。非覚醒タイマ１９８は、キーボード１９６の非覚醒状態やプロセッサ・モジュール１１１ａ上で実行しているユーザ・プロセスの非覚醒状態など、種々の基準を使用できる。第２に、コンピュータ・システム１１０は、特定の作業の完了時に休眠状態に入ることができる。例えば、プロセッサ・モジュール１１１ａは、定期的な記憶装置のバックアップなどのハウスキーピング業務やユーザによるチャージバック調整などの発生順作業の完了時に、コンピュータ・システム１１０が休眠状態に入るのを開始させることができる。第３に、ＬＡＮ  １９２を介してネットワーク・マネージャーからコンピュータ・システム１１０に、休眠状態に入るのを開始させるネットワーク・メッセージが届くことがある。第４に、コンピュータ・システム１１０のユーザが待機パワー・スイッチを押して、コンピュータ・システム１１０が休眠状態に入るのを開始させることができる。第５に、コンピュータ・システム１１０の節電／電源異常検出器は、コンピュータ・システム１１０の主電源の緊急停電を検出すると、休眠状態に入るのを開始させる。コンピュータ・ネットワーク１００、特にコンピュータ・システム１１０のトポロジにより、システムの設計者とエンドユーザに、休眠状態に入るための異なる条件を実施する際に、大きな柔軟性を有利に与えられるので、休眠状態に入るための他の条件も可能である。
【００２７】
図７は、休眠状態に入るために、コンピュータ・システム１１０が実行するステップを示す流れ図を示す。最初に、プロセッサ・モジュール１１１ａは、Ｉ／Ｏインタフェース・モジュール１１１ｂのＩ／Ｏ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅステータス・ビットをセットする（ステップ２１０）。Ｉ／Ｏ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビットがセットされると、システム・バス３９０上の全ての直接メモリ・アクセス（ＤＭＡ）調停が禁止されて、休止する可能性のある主記憶装置１１５に対するＤＭＡを妨げる。したがって、ＤＭＡに対するどんなバス調停要求も、プロセッサ・モジュール１１１ａの電源を上昇させる割込み要求（Ｉｎｔ＿Ｒｅｑ）をトリガすることになる。例えば、Ｉ／Ｏインタフェース・モジュール１１１ｂからのＤＭＡ要求があると、プロセッサ・モジュール１１１ａの電源を上昇させてＤＭＡを処理するために、システム・コントローラ１１４に対するＩｎｔ＿Ｒｅｑが発行される。その後、Ｉ／Ｏ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビットがクリアされるまで、システム・コントローラ１１４は、相互接続１１２を介してトラフィックを統制し、必要が生じたときにプロセッサ・モジュール１１１ａの電源を上昇させる責任を負う。
【００２８】
次に、システム・コントローラ１１４のＳ＿Ｓｌｅｅｐ＿Ｅｎｔｅｒセマフォ・ビットがセットされる（ステップ２２０）。Ｓ＿Ｓｌｅｅｐ＿Ｅｎｔｅｒビットをセットすると、電源上昇リセット信号がプロセッサ・モジュール１１１ａに到着しなくてもプロセッサ・モジュール１１１ａが電源低下シーケンスのクリティカル部分を実行できることが保証される。Ｓ＿Ｓｌｅｅｐ＿Ｅｎｔｅｒビットは、プロセッサ・モジュール１１１ａが電源低下の最中であることを示すインジケータを、システム・コントローラ１１４に与え、システム・コントローラ１１４の第２のセマフォ・ビットであるＳ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビットがプロセッサ・モジュール１１１ａによってセットされて、モジュール１１１ａがその電源低下シーケンスを完了し、電源を上昇できることを示すまで、プロセッサ・モジュール１１１ａの電源を上昇させるどんな試みも禁止する。休眠セマフォを実施するための構成レジスタの説明と、割込み禁止およびデータ・パケットの説明については、Ｓｕｎ  Ｍｉｃｒｏｓｙｓｔｅｍｓ，Ｉｎｃに譲渡された、当方参照番号Ｐ７３１、「Ｐａｃｋｅｔ  Ｓｗｉｔｃｈｅｄ  Ｃａｃｈｅ  Ｃｏｈｅｒｅｎｔ  Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ  Ｓｙｓｔｅｍ」という名称の同時係属特許出願を参照のこと。
【００２９】
他の実施形態も可能なことに留意されたい。例えば、図６に示すように、コンピュータ・システム１２０の別の実施例では、各モジュールが分散システム・コントローラと分散記憶装置に結合している。例えば、モジュール１２１ａは分散システム・コントローラ１２４ａと分散記憶装置１２５ａに結合している。したがって、モジュール１２１ａ．．．１２１ｚのプロセッサ・モジュールは、別々のセマフォ・ビット対、すなわち、各プロセッサ・モジュールごとに提供されるＳ＿Ｓｌｅｅｐ＿ＥｎｔｅｒビットおよびＳ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビットによって、個々に電源を低下させることができる。
【００３０】
プロセッサ・モジュール１１１ａの重要な状態データが、安定した記憶装置、例えば、不揮発性記憶装置に記憶される（ステップ２３０）。ローカル・キャッシュ・メモリ１１１ａ１の内容が、主記憶装置１１５に送られる（ステップ２４０）。任意選択で、主記憶装置１１５のＤＲＡＭの電源オフがサポートされる場合、主記憶装置１１５の内容を、ハード・ドライブ１９４にコピーすることができる（ステップ２４５）。
【００３１】
この実施形態では、１つのプロセッサ・モジュール、プロセッサ・モジュール１１１ａが、コンピュータ・システム１１０の共有資源、例えば、ディスク・ドライブ１９４やグラフィック表示装置１９５などの周辺装置の電源低下を開始する責任を負っている（ステップ２５０）。例えば、グラフィック・コントローラ１１９は、垂直／水平同期信号を休止し、表示装置１９５に対するビデオ信号をブランクにすることができる。あるいは、表示装置１９５の電源を低下させることもできる。
【００３２】
この段階で、第２のセマフォ・ビット、Ｓ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビットがセットされる（ステップ２６０）。Ｓ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビットがセットされると、プロセッサ１１１ａがその電源オフ・シーケンスを終了したことを示すインジケータが提供される。システム・コントローラ１１４は、このとき、プロセッサ・モジュール１１１ａの電源を上昇させるためのリセット信号を生成することができる。
【００３３】
最後に、ＳｈｕｔＤｏｗｎ命令がプロセッサ・モジュール１１１ａによって実行されて、コンピュータ・システム１１０が休眠状態に入るのが完了する（ステップ２７０）。プロセッサ・モジュール、例えば、プロセッサ・モジュール１１１ａの電源が低下すると、プロセッサ・モジュール１１１ａの内部クロックが、基礎となる半導体技術と整合する形で非覚醒状態になる。例えば、ＣＭＯＳ技術では、内部プロセッサ・クロックを停止して、電力消費量を最小限にできて有利である。この実施形態では、プロセッサ・モジュール１１１ａの電源が低下すると、コンピュータ・システム１１０の主システム・クロックは覚醒し続けるが、プロセッサ・モジュール１１１ａの内部プロセッサ・クロックはプロセッサ・モジュール１１１ａによって内部で抑制される。
【００３４】
本発明の別の形態によれば、コンピュータ・システム１１０が休眠状態にある時に、コンピュータ・システム１１０は、他のコンピュータ・システム１２０、．．．１７０にとって覚醒しているように見える。この幻覚が可能となるのは、システム・コントローラ１１４と相互接続１１２とＩ／Ｏインタフェース・モジュール１１１ｂが電源高の状態を保っているからである。電源高の状態を保つことによって、Ｉ／Ｏインタフェース・モジュール１１１ｂがデータ・パケットをＬＡＮ  １９２から連続して受信できる状態になる。従って、データ・パケットがＬＡＮ  １９２からＩ／Ｏコントローラ１１８ａに到着すると、Ｉ／Ｏインタフェース・モジュール１１１ｂが、システム・コントローラ１１４のためにＩｎｔ＿Ｒｅｑを生成して、コンピュータ・システム１１０を覚醒状態に入らせる。
【００３５】
この実施形態では、データ・パケットが、ネットワーク・レベルで廃棄される、すなわち、システム・コントローラ１１４によって無視されることがある。一部のネットワーク・レベル・パケットは失われるかも知れないが、ＴＣＰのような堅固な高レベルのプロトコルは、ネットワーク接続を失わずに、このような消失から回復することができ、そのためコンピュータ・ネットワーク１００上で実行しているユーザ・アプリケーションによって伝送されたデータ・パケットの終端間の完全性が維持される。本発明のこの有利な形態は、実際には休眠状態にあるのに「覚醒している」ように見える幻覚をコンピュータ・システム１１０、１２０、．．．１７０に与える。他の実施形態では、着信したデータ・パケットは、データ・パケットの同期の宛先、例えば、プロセッサ・モジュール１１１ａの電源が上昇するまで、Ｉ／Ｏインタフェース・モジュール１１１ｂでバッファされる。
【００３６】
本発明の更に別の態様によれば、コンピュータ・システム１１０が休眠状態にある時、コンピュータ・システム１１０は、事象と呼ばれる所定の条件のもとで覚醒できる。事象には２つのクラス、すなわち、決定事象と非同期事象がある。決定事象と非同期事象に関する次の定義は、コンピュータ・システム１１０の異なる事象に応答した休眠状態から覚醒状態への移行が類似しているので、種々の事象をよりよく例示するために示したものであることに留意されたい。
【００３７】
決定事象は、コンピュータ・システム１１０によって内部でトリガされる事象である。決定事象の例は、コンピュータ・システム１１０がハード・ディスクの内容を毎日磁気テープにバック・アップするなどのハウスキーピング業務を実行する必要がある時、内部タイマが、例えば、深夜に満了する時である。このような事象は、コンピュータ・システム１１０が、事象の始動源であり、ハウスキーピング業務の開始と終了を制御するので決定事象である。同様に、プロセッサ・モジュール１１１ａがデータ構造の「書込み可能な」オーナであり、そのデータ構造の最新のコピーがプロセッサ・モジュール１１１ａのローカル・キャッシュ１１１ａ１に記憶され、コンピュータ・システム１１０の第２のプロセッサ・モジュールがそのデータ構造を読み取って重ね書きする必要がある時に、第２のプロセッサ・モジュールによって開始されるデータ構造の読取りも、コンピュータ・システム１１０に対して決定事象である。
【００３８】
逆に、非同期事象は、コンピュータ・システム１１０の外部の発生源によってトリガされる事象である。非同期事象の一例は、コンピュータ・システム１１０のプロセッサ・モジュールを宛先とするネットワーク・パケットの、ネットワーク・コントローラ１１８ａへの到着である。非同期事象の別の例は、ユーザがキーボード１９６のキーを押し下げる、またはコンピュータ・システム１１０の待機ボタンを押し下げることである。
【００３９】
図８および図９がそれぞれ非同期事象と決定事象の処理を示す流れ図である。図１０は、休眠状態から覚醒状態に移行するために、コンピュータ・システム１１０が実行する覚醒シーケンスを示す流れ図である。図１は、コンピュータ・システム１１０を覚醒させるためのリセット信号の対を示すコンピュータ・システム１１０の実施形態を示す。リセット信号は、電源高であるモジュール、例えばＩ／Ｏインタフェース・モジュール１１１ｂの状態を保ちながら、モジュール１１１ａ、１１１ｃ、．．．１１１ｚのうちで電源が低下した任意のモジュールの電源を上昇させる。システム・コントローラ１１４が使用する２つのリセット信号は、ＵＰＡ＿Ｒｅｓｅｔ信号とＵＰＡ＿Ａｒｂ＿Ｒｅｓｅｔ信号であり、ＵＰＡ＿Ａｒｂ＿Ｒｅｓｅｔ信号は、電源が低下していないモジュール、例えばＩ／Ｏインタフェース・モジュール１１１ｂに送られ、ＵＰＡ＿Ｒｅｓｅｔ信号は、電源が低下しているモジュール、例えばプロセッサ・モジュール１１１ａとグラフィック・モジュール１１１ｚに送られる。選択されたプロセッサ・モジュールだけが電源低下状態にある他の実施形態では、ＵＰＡ＿Ａｒｂ＿Ｒｅｓｅｔ信号は、電源高の状態を保っているプロセッサ・モジュールに送られる。
【００４０】
次に図８を参照すると、コンピュータ・システム１１０が非同期事象、例えば、電源が低下しているプロセッサ・モジュール１１１ａ用のＩ／Ｏバス１１６にネットワーク・パケットが到着したことを検出すると（ステップ３１０）、Ｉ／Ｏバス１１６は、その非同期事象から生じた任意のＤＭＡ要求をドロップする（ステップ３２０）。対応する割込み要求（Ｉｎｔ＿Ｒｅｑ）が、システム・コントローラ（ＳＣ）１１４用のＩ／Ｏインタフェース・モジュール１１１ｂによって生成される（ステップ３２５）。システム・コントローラ１１４は、Ｉ／Ｏインタフェース・モジュール１１１ｂからのＩｎｔ＿ＲｅｑをＮＡＣＫ（否定応答）する（ステップ３３０）。システム・コントローラ１１４は、次に、Ｗａｋｅｕｐ＿Ｒｅｓｅｔビットをセットし、またＲｅｓｅｔ＿Ｃａｌｌビットをアサートして、コンピュータ・システム１１０の覚醒シーケンスを開始する（ステップ３４０）。その間、Ｉ／Ｏインタフェース・モジュール１１１ｂは、Ｉｎｔ＿ＲｅｑをＳＣ１１４に再び送り続ける（ステップ３５０）。ＳＣ  １１４は、コンピュータ・システム１１０が覚醒シーケンスを完了するまで（ステップ３６０）、再びＮＡＣＫして応答する（ステップ３７０）。この実施形態では、Ｉ／Ｏ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビットがクリアされて、コンピュータ・システム１１０のプロセッサ・モジュールが今や電源高の状態にある、例えば、プロセッサ・モジュール１１１ａが今や電源高の状態であり、Ｉｎｔ＿Ｒｅｑの原因を処理できることを示している。リセット信号とＡＣＫ／ＮＡＣＫプロトコルについての詳細な説明は、Ｓｕｎ  Ｍｉｃｒｏｓｙｓｔｅｍｓ，Ｉｎｃに譲渡された、当方参照番号Ｐ７３１、「Ｐａｃｋｅｔ  Ｓｗｉｔｃｈｅｄ  Ｃａｃｈｅ  Ｃｏｈｅｒｅｎｔ  Ｍｕｌｔｉｐｒｏｃｅｓｓｏｒ  Ｓｙｓｔｅｍ」という名称の同時係属特許出願を参照のこと。
【００４１】
覚醒シーケンスが完了すると、システム・コントローラ１１４は、ＡＣＫをＩ／Ｏインタフェース・モジュール１１１ｂに送り、対応する割込みパケットをプロセッサ・モジュール１１１ａに送る（ステップ３８０）。プロセッサ・モジュール１１１ａは、このとき電源が高になっており、ＳＣ  １１４からの割込みパケットを処理することができる（ステップ３９０）。コンピュータ・システム１１０はこのとき覚醒状態である。
【００４２】
図９に示すように、コンピュータ・システム１１０が決定事象、例えば、タイマの満了を検出すると、システム・コントローラ１１４に対するＩｎｔ＿Ｒｅｑが生成される（ステップ３２２）。システム・コントローラ１１４は、Ｉｎｔ＿ＲｅｑをＮＡＣＫする（ステップ３３２）。次に、システム・コントローラ１１４は、Ｗａｋｅｕｐ＿Ｒｅｓｅｔビットをセットし、またＲｅｓｅｔ＿Ｃａｌｌビットをアサートして、コンピュータ・システム１１０の覚醒シーケンスを開始する（ステップ３４０）。覚醒シーケンスが完了すると（ステップ３６０）、システム・コントローラは、対応する割込みパケットをプロセッサ・モジュール１１１ａに送る（ステップ３８２）。プロセッサ・モジュール１１１ａは、電源が高になっており、割込みパケットを処理することができる、例えば、タイマの満了に対処ことができる（ステップ３９２）。コンピュータ・システム１１０はこのとき覚醒状態である。
【００４３】
次に図１０を参照して、コンピュータ・システム１１０の覚醒シーケンスを更に詳細に説明する。この実施例では、リセット信号が下記の方式でプロセッサ・モジュール１１１ａに送られる。最初に、システム・コントローラ１１４が、システム・バス４９０のマスタになりたいとの要求をアリートする。システム・コントローラ１１４にシステム・バス４９０が許可されると、ＳＣ  １１４は、電源がオンのモジュール用のＵＰＡ＿Ａｒｂ＿Ｒｅｓｅｔ信号、および電源がオフのモジュール用、例えば、Ｉ／Ｏインタフェース・モジュール１１１ｂとプロセッサ・モジュール１１１ａ用のＵＰＡ＿Ｒｅｓｅｔ信号をアサートする（ステップ３４１）。ＵＰＡ＿Ａｒｂ＿Ｒｅｓｅｔ信号により、電源高のモジュールはその内部調停状態を同期させる、すなわち、その全ての内部状態を完全にクリアせずに、調停状態を選択的にクリアすることができる。システム・コントローラ１１４は、ＵＰＡ＿Ｒｅｓｅｔ信号と同じ期間、ＵＰＡ＿Ａｒｂ＿Ｒｅｓｅｔ信号をローに保持する。ＵＰＡ＿Ａｒｂ＿Ｒｅｓｅｔ信号のアサートを解除する前に、ＳＣ  １１４は、そのシステム・バス４９０に対する要求のアサートを解除し、それ自体の内部調停状態をリセットして、プロセッサ・モジュール１１１ａと１１１ｃのそれぞれのステータス・ビットを更新することに留意されたい。
【００４４】
次に、プロセッサ・モジュール１１１ａは電源上昇ブート・シーケンスを実行する（ステップ３４２）。ブート・シーケンス・コードは、ブートＰＲＯＭなど適切な不揮発性記憶装置内にある。
【００４５】
次にシステム・コントローラ１１４のＷａｋｅｕｐ＿Ｒｅｓｅｔビットが、リセット信号の原因を決定するためにポーリングされる（ステップ３４３）。コンピュータ・システム１１０の電源が低下しているモジュール、例えば、プロセッサ・モジュール１１１ａにＵＰＡ＿Ｒｅｓｅｔ信号が与えられている時に、モジュール１１１ａは、リセット信号の出所または原因について知らない、すなわち、ＵＰＡ＿Ｒｅｓｅｔ信号が覚醒シーケンスによって生じたのか、それともコンピュータ・システム１１０のシステム規模の電源上昇シーケンスによって生じたのか知らない。したがって、Ｗａｋｅｕｐ＿Ｒｅｓｅｔビットがセットされていない場合に、コンピュータ・システム１１０はシステム規模の電源上昇シーケンスを実行する（ステップ３４５）。逆に、Ｗａｋｅｕｐ＿Ｒｅｓｅｔビットがセットされている場合は、コンピュータ・システム１１０は覚醒シーケンスの実行を続行する。
【００４６】
原因がコンピュータ・システム１１０の覚醒にあると決定されると、周辺装置など、電源が低下している任意の共有資源の電力が回復される（ステップ３４６）。重要なデータが安定した記憶装置から回復される（ステップ３４７）。最後に、システム・コントローラ１１４のＳ＿Ｓｌｅｅｐ＿Ｅｎａｂｌｅビット、Ｓ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅビット、およびＷａｋｅｕｐ＿Ｒｅｓｅｔビットがクリアされ（ステップ３４８）、それと共にＩ／Ｏインタフェース・モジュール１１１ｂのＩ／Ｏ＿Ｗａｋｅｕｐ＿Ｅｎａｂｌｅ制御ビットもクリアされ（ステップ３４９）、コンピュータ・システム１１０がその覚醒シーケンスを完了したことを示す。制御ビットとセマフォ・ビットのクリアの順序は、プロセッサ・モジュール１１１ａが電源上昇リセットと、システム規模の電源上昇リセットとを区別するために重要である。コンピュータ・システム１１０はこのとき覚醒状態にあり、プロセッサ・モジュール１１１ａは事象の原因を処理できる状態にある。
【００４７】
コンピュータ・システム１１０の一部の実施形態では、追加の状態、例えば、「保留」状態や「待機」状態が提供される。保留状態は、休眠レベルよりも準備終了レベルが低い。保留状態では、コンピュータ・システム１１０はネットワークから使用可能ではない、すなわち、コンピュータ・ネットワーク１００の残りの部分にとって休眠しているように見える。コンピュータ・システム１１０の主電源は低電力の「待機」モードにある。バックアップ・バッテリが、コンピュータ・システム１１０を覚醒させるために、警報タイマに電力を与える。警報タイマの満了時に、主電源は再び作動可能になり、コンピュータ・システム１１０を覚醒させる。更に、キーボード１９６の「パワー」キーまたはメイン・オン／オフ・パワー・スイッチを押し下げると、コンピュータ・システム１１０が再始動する。保留状態は、「ネットワークが活動状態」にある、すなわち、常に覚醒状態に見えることを必要としないコンピュータ・システムにとって効果的である。
【００４８】
コンピュータ・システム１１０の待機状態は、休眠状態と覚醒状態との間の準備レベルを有する。待機状態では、全てのプロセッサ・モジュールは、覚醒状態を保ち、非活動状態の周辺装置、例えば、ディスク・ドライブや表示装置がオフになり、または低電力モードに入る。
【００４９】
本発明の精神から逸脱せずにその他の変更ならびに追加が可能である。例えば、各コンピュータ・システム内部のプロセッサ・モジュールの総数を増減することできる。さらに、各コンピュータ・システムのシステム・コントローラによって提供される制御機能を各コンピュータ・システムのモジュールの間で分散できる。プロセッサ・モジュールの他のコンピュータ・ネットワーク構成および混成も可能である。例えば、マルチモジュール・コンピュータ・システムのクラスタは、高速バスを含めた種々の手段を用いて互いに結合できる。一部のプロセッサ・モジュールが連続して電源高状態を保ち、磁気テープ・ドライブやレーザ・ディスク・ドライブなどの受動装置だけを制御する一部のＩ／Ｏインタフェース・モジュールの電源を低下させることも可能である。従って、本発明の範囲は頭記の特許請求の範囲から決定されるものである。
【図面の簡単な説明】
【図１】  本発明の電力管理方式を構築するために、互いに結合した複数のコンピュータ・システムを含むコンピュータ・ネットワークを示すブロック図である。
【図２】  図１のマルチモジュール・コンピュータ・システムの１つを示す図である。
【図３】  図２のマルチモジュール・コンピュータ・システムの、例示的プロセッサ・モジュールを示す図である。
【図４】  図２のマルチモジュール・コンピュータ・システムの、例示的Ｉ／Ｏインタフェース・モジュールを示す図である。
【図５】  図２のマルチモジュールコンピュータ・システムの、例示的グラフィック・モジュールを示す図である。
【図６】  図１のマルチモジュール・コンピュータ・システムの別の１つを示す図である。
【図７】  コンピュータ・システムの覚醒状態から休眠状態への移行を示す流れ図である。
【図８】  非同期事象の処理を示す流れ図である。
【図９】  決定事象の処理を示す流れ図である。
【図１０】  コンピュータ・システムの休眠状態から覚醒状態への移行を示す流れ図である。
【図１１】  Ｉ／Ｏインタフェース・モジュールの状態を保ちながら、プロセッサ・モジュールの電源をオンにするためのリセット信号を示す、４モジュール・コンピュータ・システムのブロック図である。
【符号の説明】
１００  コンピュータ・ネットワーク
１１０  コンピュータ・システム１
１１２  相互接続
１１４  システム・コントローラ
１１５  主記憶装置
１１６  Ｉ／Ｏバス
１２０  コンピュータ・システム２
１７０  コンピュータ・システムＭ
１９２  高速ローカル・エリア・ネットワーク（ＬＡＮ）
【図１】
0003803418.tif 000002
【図２】
0003803418.tif 000003
【図３】
0003803418.tif 000004
【図４】
0003803418.tif 000005
【図５】
0003803418.tif 000006
【図６】
0003803418.tif 000007
【図７】
0003803418.tif 000008
【図８】
0003803418.tif 000009
【図９】
0003803418.tif 000010
【図１０】
0003803418.tif 000011
【図１１】
0003803418.tif 000012