(57)【特許請求の範囲】
【請求項１】
入力電圧から調節された出力電圧を発生するための電圧変換器であって、電圧変換器の入力回路と出力回路との間に接続されている誘導性要素（４）と、誘導性要素（４）に入力電圧をクロックごとに与えるため誘導性要素（４）に接続されているスイッチング要素（２）と、出力電圧を調節するためスイッチング要素（２）の駆動用制御装置（７）とを備え、誘導性要素（４）の減磁状態を示す信号が供給され、スイッチング要素の駆動用制御装置（７）は作業カウンタ（２１）、第１の比較カウンタ（２２）及び第２の比較カウンタ（３０）を有し、スイッチング要素（２）は前記誘導性要素（４）の減磁状態を示す信号に基づいてスイッチオンされ、スイッチング要素（２）のスイッチオン継続時間は第１の比較カウンタ（２２）により設定され、作業カウンタ（２１）と第１の比較カウンタ（２２）とのカウンタ状態の比較によりスイッチング要素（２）はスイッチオフされ、低負荷作動の確認及び減磁状態の確認がなされたとき第２の比較カウンタ（３０）と作業カウンタ（２１）とのカウンタ状態が比較され、スイッチング要素（２）のスイッチオフ継続時間が定められ、作業カウンタ（２１）はスイッチング要素（２）のスイッチオンと共にリセットされた後クロック信号によりアップカウントされ、調節すべき出力電圧と出力側の目標電圧との比較に関係して作動する第１の比較カウンタ（２２）のカウンタ状態に作業カウンタ（２１）のカウンタ状態が達したときスイッチング要素（２）がスイッチオフされ、第１の比較カウンタ（２２）のカウンタ状態が所定の比較値より小さいことにより低負荷作動が確認されたときは、作業カウンタ（２１）の比較対象が第１の比較カウンタ（２２）から第２の比較カウンタ（３０）に切り換えられ、作業カウンタ（２１）のカウンタ状態が第２の比較カウンタ（３０）のカウンタ状態に達したときスイッチング要素（２）が新たにスイッチオンされることを特徴とする電圧変換器。
【請求項２】
誘導性要素（４）が、スイッチング要素（２）に直列に接続されている一次巻線（４）と整流装置（９、１０）を介して負荷（８）を接続するための二次巻線（５）とを有する変圧器（３）であり、スイッチング要素（２）を駆動するための手段（７）が、変圧器巻線（６）から導出される信号の変圧器の減磁状態を示す特徴的な信号成分が生ずるときにはスイッチング要素（２）がスイッチオンされ、作業カウンタ（２１）の出力信号が第１の比較カウンタ（２２）のカウンタ状態に達するときにはスイッチング要素（２）がスイッチオフされることを特徴とする請求項１記載の電圧変換器。
【請求項３】
第１の比較カウンタ（２２）がスイッチング要素（２）のスイッチオン相及びスイッチオフ相により形成される周期中に予め定められたインクレメントだけカウントされ、またカウント方向が、調節すべき出力電圧に結び付けられている信号（ＵＲ）を参照信号（ＵＲＥＦ）と比較する比較器（２５）により決定されることを特徴とする請求項１または２記載の電圧変換器。
【請求項４】
カウント方向の変化に続く周期に対する第１の比較カウンタ（２２）のインクレメントの大きさが少なくとも後続の周期に対するそれよりも大きいことを特徴とする請求項３記載の電圧変換器。
【請求項５】
変圧器巻線（６）から導出される信号（ＵＮ）が零通過を有するときに、スイッチング要素（２）をスイッチオンするためにメモリ要素（２０）がセットされ、また作業カウンタ（２１）が始動され、参照クロック発生装置（２４）によりクロック制御され、作業カウンタ（２１）のカウンタ状態が第１の比較カウンタ（２２）のカウンタ状態に達するときにメモリ要素（２０）がリセットされることを特徴とする請求項２〜４のいずれか１つに記載の電圧変換器。
【請求項６】
第１の比較カウンタ（２２）が比較しきい（Ｕ１）を下回るとき、第２の比較カウンタ（３０）のカウンタ状態が作業カウンタ（２１）のカウンタ状態との比較のために供給されることを特徴とする請求項１〜５のいずれか１つに記載の電圧変換器。
【請求項７】
別の比較値が第２の比較カウンタ（３０）から供給され、そのカウンタ状態が１つの周期の間に、第１の比較カウンタ（２２）のカウンタ状態がしきい値（Ｕ１）を下回るときには第１のカウント方向に１つのインクレメントだけ変更され、また第１の比較カウンタ（２２）のカウンタ状態がしきい値（Ｕ１）を上回るときには第２の反対向きのカウント方向に１つのインクレメントだけ変更されることを特徴とする請求項１〜５のいずれか１つに記載の電圧変換器。
【発明の詳細な説明】
本発明は入力電圧から調節された出力電圧を発生するための電圧変換器に関する。
【０００１】
【背景技術】
電圧変換器は従来の技術でよく知られており、またダウン−コンバータ、アップ−コンバータ、ブロッキング−コンバータなどの種々の形態のものが非特許文献１に記載されている。このような電圧変換器では、たとえば整流された交流電圧である入力電圧をクロックごとに誘導性要素に与えるため、スイッチング要素が誘導性要素、たとえばコイルまたは変圧器の一次巻線に接続されている。スイッチング要素は制御装置に関係して、所望の特性の出力電圧を生ずるようにパルス幅変調されてクロック制御される。通常、調節される出力電圧は負荷に無関係なできるだけ一定な電圧であるべきである。
【０００２】
スイッチング要素を駆動するために必要な調節回路は、通常、信号発生および調整のための外部回路要素を有する集積回路として構成されている。シーメンス社の集積制御モジュールＴＤＡ４６０５はブロッキング−コンバータ方式のスイッチングレギュレータ用の調節ＩＣとして適している。ＴＤＡ４６０５における信号処理はアナログ回路技術により行われる。この回路技術は、必要とするトランジスタが比較的少数ですむという利点を有するが、ディメンジョニングが困難であり、作動電圧の変動および寄生的要素の影響に対して敏感であるという欠点を有する。
【０００３】
特許文献１には、ディジタル動作する調節回路を有するスイッチングレギュレータが記載されている。調節回路は発振器により駆動されるカウンタを含んでおり、そのカウンタ状態が比較値と比較される。比較結果に関係して、スイッチングレギュレータに設けられているスイッチング要素が制御される。比較値はアップ−／ダウンカウンタから与えられ、そのアップ−／ダウンカウント入力端は比較器により駆動され、この比較器により調節すべき出力電圧が参照値と比較される。
【０００４】
特許文献２には、ディジタル動作する調節回路を有する自由振動するスイッチングレギュレータが記載されている。この場合、発振器によりクロック制御される作業カウンタが変圧器巻線から導出された帰還結合信号によりリセットされる。それによりスイッチングトランジスタのスイッチオフ時間が変圧器の共振周波数に適合される。
【０００５】
特許文献３には、調節回路にＣＰＵを含んでいるスイッチングレギュレータが記載されている。
【０００６】
【特許文献１】
日本特許抄録、１９９１年、第１５巻、第２３６号（Ｅ−１０７８）、ＪＰ３−７０４６４
【０００７】
【特許文献２】
日本特許抄録、１９９２年、第１６巻、第３１６号（Ｅ−１２３１）、ＪＰ４−８７５５６
【０００８】
【特許文献３】
日本特許抄録、１９９０年、第１４巻、第９５号（Ｅ−８９２）、ＪＰ１−２９８９５８
【０００９】
【非特許文献１】
ティーツェ（Ｔｉｅｔｚｅ）およびシェンク（Ｓｃｈｅｎｋ）著「半導体回路技術（Ｈａｌｂｌｅｉｔｅｒｓｖｈａｌｔｕｎｇｓｔｅｃｈｎｉｋ）」第９版、１９９１年、第５６１〜５７６頁
【００１０】
【発明の開示】
【００１１】
【発明が解決しようとする課題】
これまでに知られているディジタル動作するスイッチングレギュレータは出力側の低い負荷（スタンバイ）に対しても機能を変えることなく作動し、またこの作動状態を考慮に入れる特別な回路手段を備えていない。スタンバイ作動中には特にスイッチングレギュレータの損失電力が小さいことが望ましい。
【００１２】
本発明の課題は、冒頭に記載した種類の電圧変換器であって、低負荷作動中の損失電力が小さい電圧変換器を提供することにある。
【００１３】
【課題を解決するための手段】
この課題は、本発明によれば、請求項１にあげられている特徴により解決される。
【００１４】
本発明による電圧変換器ではスイッチング要素を駆動するための制御手段が完全にディジタル回路技術で実現されている。ディジタル制御回路は、従って、正確で予測可能な挙動を行う。その機能は擾乱にはほとんど影響されない。アナログでの回路実現の際には敏感な作動擾乱をもたらすであろう擾乱の影響は、ディジタルでの回路実現の際には広い範囲内での変動をもたらすだけである。このことはたとえば供給電圧の変動、寄生的な回路要素、温度の影響などに対して当てはまる。主要な要素としてディジタル調節回路はカウント装置を含んでおり、この装置により出力信号が出力電圧と結び付けられている比較ディジタル値と比較されることによって調節過程に対して必要な時間区分が求められる。
【００１５】
ブロッキング−コンバータ方式のスイッチングレギュレータでは、カウント装置が出力電圧から導出された比較値に達すると、スイッチング要素が特徴的な信号成分に関係してスイッチオンされたりスイッチオフされたりする。出力電圧はそれにより一定に保たれる。本発明によれば、特徴的な信号成分としては、変圧器の減磁を示す信号成分が選ばれる。これはたとえば、ブロッキング−コンバータ方式のスイッチングレギュレータの変圧器に含まれている磁気的エネルギーが完全に一次側から二次側へ与えられていることを示す変圧器電圧の零通過である。
【００１６】
ディジタル比較値を用意するため、各スイッチング周期の際に出力電圧に関係して予め定められたインクレメントだけカウントされるカウンタが使用される。カウント方向はその際に目標値に対する出力電圧の位置により決定される。この措置により、調節の振動が減衰されるように、遅れが調節ループに挿入される。好ましくはカウントインクレメントは出力電圧に関係して可変である。
【００１７】
調節回路は出力側にメモリ要素を有するのが目的に適っており、このメモリ要素は変圧器電圧の零通過によりセットされ、その結果、スイッチング要素がスイッチオンされ、またカウント装置により比較ディジタル値が到達されるとリセットされる。
【００１８】
またアップ−／ダウンカウンタにより用意され得る別の比較ディジタル値により、電圧変換器の特定の作動条件を考慮に入れるため、変換器のスイッチング周期中の別の時間スパンが決定され得る。低負荷作動（スタンバイ）の間は、変圧器電圧のいくつかの零通過が無視されるのが有利である。それにより電圧変換器のスイッチング周波数が減ぜられる。もしもこの零通過が無視されないと、スイッチング要素がスイッチオンされてしまい、スイッチング周波数が増大する。電圧変換器の損失電力は主としてスイッチング要素において惹起されるスイッチング損失に関係するので、低負荷作動の際の効率および消費される損失電力が低くされる。
【００１９】
【発明を実施するための最良の形態】
以下、図面に示されている実施例により本発明を一層詳細に説明する。
【００２０】
図１によるブロッキングコンバータ方式のスイッチングレギュレータは、入力側に入力交流電圧を供給され得る整流器１、好ましくはブリッジ整流器を有する。整流器１の出力端には整流された交流電圧が存在している。スイッチングレギュレータの出力端において負荷８が調節された発生すべき一定電圧を供給される。変圧器３の一次巻線４に対して直列にスイッチングトランジスタ２が接続されている。スイッチングトランジスタ２のスイッチオンおよびスイッチオフ相によって整流器１から発せられた整流された交流電圧がクロックごとに変圧器３の一次巻線４に与えられる。ディジタルに実現された制御装置７がスイッチングトランジスタ２のパルス幅変調された駆動を行い、負荷８に一定の調節された出力電圧ができるだけ負荷８の負荷変動とは無関係に与えられるようにする。そのために変圧器３の別の巻線６に与えられている電圧が、調節回路７に対し端子１１において、また整流のための整流器ダイオード１３および平滑コンデンサ１４を介して端子１２において供給される。
【００２１】
図１に示されている回路は以下のように動作する。その際に、通常の（低負荷でない）作動に対するスイッチングレギュレータのスイッチング周期の信号経過ダイアグラムを示す図４（ａ）が参照される。時点ｔ０でスイッチングトランジスタ２がスイッチオンされる。そのドレイン端子が接地電位に落とされるので、一次巻線４には整流器１から発せられた電圧が与えられる。一次巻線４を通って流れる電流は、知られているように、時間と共に直線的に増大する。時点ｔ１でスイッチングトランジスタ２がスイッチオフされる。スイッチングトランジスタ２のスイッチオン相ｔ０−ｔ１は、制御装置７の端子１２に与えられている信号に関係して負荷に関係して設定される。時点ｔ１とｔ３との間はスイッチングトランジスタがスイッチオフされているので、変圧器３に蓄積されていた磁気的エネルギーが二次巻線５を介してダイオード９およびコンデンサ１０による整流後に負荷８に印加される。変圧器３に蓄積されていた磁気的エネルギーが完全に二次巻線に移されると、調節巻線６に与えられている電圧が零になる。このことが制御装置７の端子１１に報知されるので、スイッチングトランジスタ２が時点ｔ３で再びスイッチオンされる。スイッチオン継続時間ｔ０−ｔ１は制御装置７により、負荷８にできるだけ一定の電圧が負荷変動に無関係に与えられるように設定される。
【００２２】
スイッチングトランジスタ２のスイッチオンおよびスイッチオフ相を調節するため、制御装置７は図２に示されている原理的な構成を有する。メモリ要素２０は、その出力端２６に接続されているスイッチングトランジスタ２がスイッチオンされるように、零通過信号ＵＮ（メモリ要素２０のセット入力端Ｓ）によりセットされる。零通過信号ＵＮは端子１１に与えられる信号から零通過検出のための公知の回路措置により導出される。さらに、作業カウンタ２１が零通過信号ＵＮによりリセットされる。作業カウンタ２１は、連続的にアップカウントするように、クロック発生器２４により端子ＣＬＫにおいてクロック制御される。記憶装置としてのカウンタ２２には調節すべき出力電圧から導出されたディジタル値が記憶されている。排他的オアゲートを含んでいる比較装置２３で作業カウンタ２１のカウンタ状態がカウンタ２２の比較値と比較される。比較が正の際（作業カウンタ２１のカウンタ状態がカウンタ２２のカウンタ状態を超えた際）には、メモリ要素２０はリセット入力端Ｒにおいてリセットされ、従ってスイッチングトランジスタ２がスイッチオフされる。
【００２３】
この様子は、図５の（ａ）及び（ｂ）の左半分に略示的に示されている。
【００２４】
カウンタ２２のディジタル値はたとえば出力電圧に比例する電圧の直接的なアナログ−ディジタル変換により得ることができる。好ましくは図２中でカウンタ２２に対してアップ／ダウンカウンタが設けられており、そのアップ／ダウンカウント入力端は比較器２５により駆動される。比較器２５により、端子１２において供給される調節電圧ＵＲが参照値ＵＲＥＦと比較される。参照値ＵＲＥＦは負荷８におけるスイッチングレギュレータの調節すべき出力電圧と一致する。
【００２５】
もし調節電圧ＵＲが参照値ＵＲＥＦよりも大きいならば、カウンタ２２は予め定められたステップ幅（後述するように１ステップ幅とは限らない）によりダウンカウントされる。その際に、スイッチングトランジスタのスイッチオフ相およびスイッチオン相を含んでいるスイッチングレギュレータのスイッチング周期の間はカウンタ２２でただ１回のカウントクロックが行われる。もし調節電圧ＵＲが参照値ＵＲＥＦよりも小さいならば、カウンタ２２は定められたステップ幅だけアップカウントされる。このようにして、スイッチングレギュレータの調節すべき出力電圧が目標値に従って変動することが達成される。この調節原理は比例調節器に相応する。アップおよびダウンカウントのステップ幅は、調節の振動傾向が減衰されるように調節ループに十分な時定数を挿入するために、比較的小さく選ばれる。実際的な調節挙動に対して８ＭＨｚの発振器２４の周波数が適していることが判明している。こうしてスイッチング要素２のスイッチオン継続時間ｔ０−ｔ１は比較カウンタ２２により、変圧器ノイズが避けられるように十分に小さい時間ステップで変更される。
【００２６】
ステップ幅を作動状態に関係して種々に選ぶと有利である。コンパレータ２５の出力端における状態切換わりの際には、ステップ幅は状態切換わりがその直前に起きていないときよりも大きい（状態切換わりがしばらく起きていないときに状態切換わりが生じるとステップ幅は大きく選ばれ得るが、状態切換わりが起きた直後に更に状態切換わりが生じた場合には、ステップ幅は小さく選ばれ得る）。それにより、出力電圧が目標値を下回るか上回るときに、スイッチングトランジスタのスイッチオン時間の比較的大きい再設定の形態の迅速な再調節が行われることが達成される。上記のような措置を講じない場合には、再設定はわずかずつしか行われない。実際には、コンパレータの出力信号の状態切換わりの直後に＋／−４ステップ幅だけ、後続のスイッチング周期では＋／−３ステップ幅だけ、次いで＋／−２ステップ幅だけ、またそれに続いて＋／−１ステップ幅だけアップまたはダウン方向にカウントすることが有利であることが判明している。調節ループの調節特性はその際に、残留する制御偏差がより小さいように、比例−積分−調節器の特性である。
【００２７】
これらの示されている機能ブロックは、以下になお示される実施態様に対しても当てはまるように、集積回路として実現され得る。それらは、ブロックの機能がソフトウェアにより制御されて実行されるマイクロプロセッサ−アーキテクチュアによっても実現され得る。状態スイッチング機構（有限状態機械）の形態での実現も考えられる。
【００２８】
図３にはディジタル制御回路７の図２に示されている原理の変形例が示されている。相応する要素には等しい符号が付されている。図２による実施例と相違して、図３による回路は、マルチプレクサ３１を介して第１の比較カウンタ２２の出力に対して代替的に比較装置２３と接続可能である第２の比較カウンタ３０を含んでいる。さらに別の比較装置３２が設けられており、この比較装置３２によりカウンタ２２のカウンタ状態を比較値Ｕ１と比較可能である。比較値Ｕ１はディジタルに与えることもできるが、好ましくはアナログに、たとえば分圧器を介して与えられ、その出力信号がアナログ−ディジタル変換される。後者アナログ方式は、制御回路７がスイッチングレギュレータの一次側に位置しており、またそこにほとんど他のディジタル信号処理装置が存在していないので、目的にかなっている。さらに、比較器３２の出力信号，作業カウンタ２１の出力信号、比較装置２３の出力信号ならびに零通過信号ＵＮを供給され得る制御装置３４が設けられており、この制御装置がメモリ要素２０をセットし、作業カウンタ２１をリセットし、比較カウンタ３０をアップ／ダウンカウントし、またマルチプレクサ３１を切換えるための制御信号を発する。
【００２９】
図３に示されている回路の機能を、スイッチング周期の間のスイッチングトランジスタ２のドレイン電圧ＵＤの信号経過を示す図４（ｂ）を参照して説明する。低負荷作動（スタンバイ）の間は、損失電力を低減するためスイッチングレギュレータのスイッチング周波数を減ずることが有利である。そのために変圧器電圧の一連の零通過に対してスイッチングトランジスタのスイッチオンが阻止される。このことは図４（ｂ）中に時点ｔ２−ｔ３の間に示されており、その際にドレイン電圧ＵＤは、整流器１の正の出力端子に与えられている電圧の周りを振動する自由な振動を行う。相応の振動は接地電位に関して調節巻線６および入力端１１に、そこで零点通過が検出可能であるように、印加されている。
【００３０】
マスキング時間ｔ２−ｔ３を発生するため比較装置３２により低負荷作動が確認される。そのために第１の比較カウンタ２２のカウンタ状態が比較値Ｕ１と比較される。カウンタ２２のカウンタ状態が比較しきい値Ｕ１を下回るならば、このことは二次側の出力電圧が比較的高く、また出力側の目標電圧（参照電圧ＵＲＥＦに相当する）のはるか上に位置していることを意味する。出力負荷８が低いので、二次側に伝達されるエネルギーは完全には消費されない。低負荷作動の確認は制御装置３４の端子５０に報知される。
【００３１】
図５の（ｂ），（ｃ）のｔ２時点に着目すれば判るように、時点ｔ２で、比較カウンタ３０が１つのカウントステップだけアップカウントされる。さらに作業カウンタ２１がリセットされ、またマルチプレクサ３１が、マスキング時間ｔ２−ｔ３を決定し得るように、比較カウンタ３０に切換わる。作業カウンタが時点ｔ３で第２の比較カウンタ３０の比較値に達すると、このことが、再びスイッチングトランジスタのスイッチオン過程が行われるように、制御装置３４の端子５１に報知される。そのためにマルチプレクサ３１が比較カウンタ２２に切換えられ、作業カウンタ２１が再び時点ｔ０の際のようにリセットされる。マスキング時間ｔ２−ｔ３に基づいて出力電圧が下げられているので、比較カウンタ２２が再び１ステップ幅だけアップカウントされ、従ってスイッチオン時間ｔ３−ｔ４は先のスイッチオン時間ｔ０−ｔ１よりもわずかに長い。すなわちスイッチングトランジスタ２のスイッチオン時間は低負荷作動中は延長され、他方においてスイッチオフ時間も同じく延長される。全体としてスイッチング周波数の減少、従ってまた周波数に関係する損失電力の減少が生ずる。
【００３２】
低負荷作動中の後続のスイッチング周期においては、マスキング時間ｔ２−ｔ３が高められ、さらに相応のスイッチオン時間が、カウンタ２２の出力が比較値Ｕ１を上回るまで高められ、その結果第２の比較カウンタ３０のカウンタ状態がそれに対して予め定められたステップ幅だけ再びダウンカウントされ、その結果マスキング時間ｔ２−ｔ３が再び減少する。次いで、過渡的振動状態では、負荷８における出力電圧が一定となるようにスイッチングトランジスタのスイッチオン時間と零通過に対するマスキング時間とがバランスする。
【００３３】
マスキング時間ｔ２−ｔ３を発生するための第２の比較カウンタ３０を接続し得る第１の比較カウンタ２２に対するしきい値Ｕ１は、好ましくは、第１のより高いしきい値と第２のより低いしきい値とを有し、第１のしきい値を上回る際に第２の比較カウンタ３０がアップカウントされ、第２のしき値において第２の比較カウンタ３０がリセットされる。それによりヒステリシス作用が達成され、低負荷作動中のマスキング時間ｔ２−ｔ３の調節が全体としてより遅くかつより安定になり、このことは振動傾向を減ずる。それにより可聴であった振動重畳が避けられる。
【００３４】
図３に示されているディジタル回路原理は簡単な仕方で本発明のいくつかの別の実施態様を可能にする。たとえば、別に比較器（図示されていない）が設けられ、それにより第２の比較カウンタ３０のカウンタ状態が別の比較値を上回るかどうかに関して監視され、このことが制御装置３４の端子に報知される。それにより、マスキング時間ｔ２−ｔ３が比較的大きいことが認識される。それに関係してバースト作動が能動化され得る。このことは、特定の時間スパンの間はスイッチングレギュレータが完全にブロックされており、また別の時間スパンの間は正規作動または低負荷作動をしていることを意味する。ブロッキングおよび作動時間は入力側の交流電圧の相に結び付けられていてよい。ブロッキング時間をカウントするため別のカウンタが設けられている。好ましくは、このカウンタは、プリスケーラとして利用するため、作業カウンタ２１の出力端で１ビット後に接続される。
【００３５】
過電圧および過負荷保護は、別の（図示されていない）カウンタが設けられ、このカウンタが比較器２５から発せられる第１の比較カウンタ２２に対する各アップカウントパルスまたはダウンカウントパルスの際にアップカウントされ、また比較器２５の状態切換わりの際にリセットされることにより実現され得る。この別のカウンタにより、不足負荷または過負荷、たとえば不足負荷の際の過度に高い出力電圧または短絡の際の過度に高い出力電流の認識が可能にされる。
【００３６】
スイッチングトランジスタ２のスイッチオフ時点ｔ１の直後に、知られているように、オーバーシュートに基づいて望ましくない零通過が生じ得る。このような零通過がスイッチングトランジスタ２のスイッチオンに通ずるのを避けるため、スイッチオフ時点ｔ１と共に開始する時間ｔ１−ｔ５が決定され、この時間の間は零通過の認識がブロックされる。零通過認識に対する相応のブロッキング時間ｔ１−ｔ５は作業カウンタ２１の固定のカウンタ状態の到達により行われる。固定のカウンタ状態の到達は制御装置３４の端子５２に報知される。その際に時点ｔ１で作業カウンタはリセットされなければならない。
【００３７】
時点ｔ３の後にスイッチングレギュレータ変圧器の振動は、零通過がもはや検出可能でなく、従ってまたスイッチングトランジスタ２がもはやスイッチオン可能でないまでに減衰した状態にあり得る。それにもかかわらずスイッチングトランジスタ２の確実なスイッチオンが行われるように、スイッチングトランジスタは時点ｔ３に付加される時間スパンの経過後に、それまでに零通過が既に振動が減衰しているために認識可能でなかったならば、別の条件なしにスイッチオンされる。相応の時間スパンが時点ｔ３においてマスキング時間ｔ２−ｔ３の終了に付加される。そのために再び作業カウンタ２１のカウンタ状態が特定の値の生起に関して相応のコーディング論理により監視され、またその結果が制御装置３４の端子５２に報知される。そのためには時点ｔ３で制御装置３４が作業カウンタ２１をリセットしなければならない。
【図面の簡単な説明】
図１はディジタル調節回路を有するブロッキングコンバータ方式のスイッチングレギュレータの原理回路図、
図２はディジタル調節回路の原理回路図、
図３は図２の原理回路図の変形例、
図４（ａ）および（ｂ）は正規および低負荷作動中のスイッチングレギュレータのスイッチング周期の信号経過ダイアグラム、
図５（ａ）、（ｂ）および（ｃ）は、作業カウンタ、第１および第２の比較カウンタのカウント状態を示すタイムチャートである。
【符号の説明】
２  スイッチング要素
４  誘導性要素
７  制御回路
８  負荷
２０  メモリ要素
２１  作業カウンタ
２２  第１の比較カウンタ
３０  第２の比較カウンタ
【図１】
0003839484.tif 000002
【図２】
0003839484.tif 000003
【図４】
0003839484.tif 000004
【図３】
0003839484.tif 000005
【図５】
0003839484.tif 000006