(57)【特許請求の範囲】
【請求項１】
ＡＴＡバスに接続されたＡＴＡ規格準拠デバイスと、共有バスに接続されたＡＴＡ規格非準拠デバイスと、前記共有バスに接続されたバス制御ＬＳＩとを有し、
前記ＡＴＡバスは、前記共有バスに接続され、前記ＡＴＡ規格準拠デバイスは、前記ＡＴＡバスのバススレーブとして動作し、前記ＡＴＡ規格非準拠デバイスは、前記共有バスのバススレーブとして動作し、前記バス制御ＬＳＩは、前記共有バス及び前記ＡＴＡバスのバスマスタとして動作するシステムにおけるバス制御方法であって、
前記ＡＴＡ規格準拠デバイスと前記バス制御ＬＳＩとの間のウルトラＤＭＡ転送中に、前記ＡＴＡ規格非準拠デバイスから前記バス制御ＬＳＩへのデータ転送要求があった場合に、前記バス制御ＬＳＩは、前記ＡＴＡ規格準拠デバイスに対してウルトラＤＭＡ転送許可を継続したまま、前記ＡＴＡ規格準拠デバイスに対してのウルトラＤＭＡ転送の一時停止を要求し、
その後、前記ＡＴＡ規格準拠デバイスから出力される追加データを転送するための一定時間経過後に、前記バス制御ＬＳＩは、前記ＡＴＡ規格準拠デバイスから出力されるデータの前記共有バスへの転送を抑止する制御を行うことによって、
前記バス制御ＬＳＩは、前記ＡＴＡ規格非準拠デバイスと前記バス制御ＬＳＩとの間のデータ転送を行い、
前記ＡＴＡ規格非準拠デバイスと前記バス制御ＬＳＩとの間のデータ転送の終了後、前記バス制御ＬＳＩは、前記ＡＴＡ規格準拠デバイスに対してのウルトラＤＭＡ転送の一時停止状態を解除し、かつ、前記ＡＴＡ規格準拠デバイスから出力されるデータの前記共有バスへの転送の抑止を解除する制御を行うことによって、ウルトラＤＭＡ転送を再開し、
前記ＡＴＡ規格準拠デバイスと前記バス制御ＬＳＩとの間のウルトラＤＭＡ転送終了時においては、それまで転送したデータのＣＲＣ計算結果の確認を行うこと、を特徴としたバス制御方法。
【請求項２】
前記バス制御ＬＳＩによる前記ＡＴＡ規格準拠デバイスから出力されるデータの前記共通バスへの転送を抑止する制御は、前記ＡＴＡバスと前記共有バスとの間に設けられたバススイッチを制御することにより行うことを特徴とする請求項１記載のバス制御方法。
【請求項３】
ＡＴＡバスに接続されたＡＴＡ規格準拠デバイスと、共有バスに接続されたＡＴＡ規格非準拠デバイスと、前記共有バスに接続されたバス制御ＬＳＩとを有し、
前記ＡＴＡバスは、前記共有バスに接続され、前記ＡＴＡ規格準拠デバイスは、前記ＡＴＡバスのバススレーブとして動作し、前記ＡＴＡ規格非準拠デバイスは、前記共有バスのバススレーブとして動作し、前記バス制御ＬＳＩは、前記共有バス及び前記ＡＴＡバスのバスマスタとして動作するシステムにおけるバス制御方法であって、
前記ＡＴＡ規格準拠デバイスと前記バス制御ＬＳＩとの間のウルトラＤＭＡ転送中に、前記ＡＴＡ規格非準拠デバイスから前記バス制御ＬＳＩへのデータ転送要求があった場合に、前記バス制御ＬＳＩは、前記ＡＴＡ規格準拠デバイスに対してウルトラＤＭＡ転送許可を継続したまま、前記ＡＴＡ規格準拠デバイスに対してのウルトラＤＭＡ転送の一時停止を要求し、
その後、前記ＡＴＡ規格準拠デバイスから出力される追加データを転送するための一定時間経過後に、前記ＡＴＡ規格準拠デバイスは、前記ＡＴＡバスへのデータ出力を抑止することによって、
前記バス制御ＬＳＩは、前記ＡＴＡ規格非準拠デバイスと前記バス制御ＬＳＩとの間のデータ転送を行い、
前記ＡＴＡ規格非準拠デバイスと前記バス制御ＬＳＩとの間のデータ転送の終了後、前記バス制御ＬＳＩは、前記ＡＴＡ規格準拠デバイスに対してのウルトラＤＭＡ転送の一時停止状態を解除し、前記ＡＴＡ規格準拠デバイスは、前記ＡＴＡバスへのデータの抑止を解除することによって、ウルトラＤＭＡ転送を再開し、
前記ＡＴＡ規格準拠デバイスと前記バス制御ＬＳＩとの間のウルトラＤＭＡ転送終了時においては、それまで転送したデータのＣＲＣ計算結果の確認を行うこと、を特徴とするバス制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＶＤやハードディスク等の高速なデータ転送が要求されるＡＴＡ規格準拠デバイスと、ＡＴＡ規格非準拠の通常のデバイスとが共有バスを使用するシステムにおいて、共有バスを制御するバス制御装置に関するものである。
【０００２】
【従来の技術】
ＡＴＡ規格において高速なＤＭＡ転送を実現するためのウルトラＤＭＡと呼ばれる転送方式がある。ウルトラＤＭＡはＡＴＡ規格準拠のデバイスとホストコントローラの間でデータを高速に転送するための規格であり、次の５つの制御信号を使用し転送制御を行う。
【０００３】
ＤＭＡ要求信号（DMARQ）
ＤＭＡ許可信号（NDMACK）
リード信号（NDIOR）
ライト信号（NDIOW）
ウエイト信号（NIORDY）
【０００４】
このうち、ＤＭＡ許可信号、リード信号、ライト信号は、定常時“Ｈ”で、動作時に反転して“Ｌ”になる信号であり、ウエイト信号は定常時“Ｈ”で、動作時に反転を繰り返しデータの送受信に使用される。以下、図５のタイミングチャートを参照しながら、ウルトラＤＭＡの転送開始から終了までのシーケンスおよび特徴について説明する。
【０００５】
まず、ウルトラＤＭＡ転送を開始する際には、ホストコントローラからデバイスにＰＩＯ転送によりウルトラＤＭＡを開始するためのコマンドを送出する。それを受けてデバイス側がＤＭＡ要求信号を送出し、ホストコントローラに対してウルトラＤＭＡ転送を要求する。次に、ホストコントローラはＤＭＡ許可信号を送出し、ウルトラＤＭＡ転送開始を許可する。ここまでのやりとりは通常のＤＭＡ転送と同様である。
【０００６】
この後、デバイスからホストコントローラへのデータ転送の場合は、ホストコントローラはリード信号およびライト信号を送出し、デバイスに対してデータ送出を許可する。通常のＤＭＡであれば、リード信号とライト信号はリードタイミングやライトタイミングをデバイスに伝え、それと同期してデバイス側からデータの送出やデータの取り込みが行われるが、ウルトラＤＭＡの場合は、リード信号とライト信号はデータ転送の一時停止や終了をデバイスに対し要求するために使用される。
【０００７】
一方、通常のＤＭＡにおけるウエイト信号は、デバイス側から出力されるデータを取り込むタイミングとして使用される。すなわち、デバイスはウエイト信号と同期してデータを送出し、ホストコントローラはウエイト信号のエッジでデバイスからのデータを受信することになる。また、データ転送中はリード信号を反転させることにより、デバイス側へデータ転送を一時停止することを要求できる。また、ライト信号を反転させることにより、デバイス側でデータ転送を終了することを要求することができる。
【０００８】
ここでデータ転送の一時停止と終了の違いは、データ転送の一時停止の場合は、デバイス側にウエイト信号のエッジ生成を一時的に停止させるだけであるが、終了の場合には、ＤＭＡ要求信号とＤＭＡ許可信号の関係を解除し、さらに、ＤＭＡ許可信号に合わせてそれまで転送したデータのＣＲＣ計算結果をホストコントローラからデバイスに送出し、デバイス側でＣＲＣチェックを行うことになる。
【０００９】
またＡＴＡ規格は専有バスの規格であるが、ＬＳＩのピン数削減などの理由から通常のバスと共有される場合がある。そのようなシステムにおいては、ウルトラＤＭＡ転送実行中に他のＡＴＡ規格でないデバイスからのバスリクエストが発生した場合には、一旦、ウルトラＤＭＡ転送を終了し共有バスを解放する必要があった。
【００１０】
その場合に、他のデバイスのバス調停優先順位を低くすることも可能ではあるが、ウルトラＤＭＡ転送は大量のデータ転送に使用されることが多く長時間バスを専有するため、他のデバイスのバスリクエストは長時間待たされてしまうケースが多くなってしまう。そのため、他のデバイスのバス調停優先順位を高く設定する場合が多く、他のデバイスからのバスリクエストが発生する度にウルトラＤＭＡ転送を終了し共有バスを解放していた。
【００１１】
【発明が解決しようとする課題】
しかしながら、ウルトラＤＭＡ転送の終了シーケンスはＣＲＣの確認を含むため、他のバス調停優先順位の高いデバイスからのバスリクエストが発生する度にウルトラＤＭＡ転送を終了するのでは、ウルトラＤＭＡ転送の転送速度を低下させてしまうという問題があった。
【００１２】
本発明は上記事情に鑑みてなされたもので、ＡＴＡ規格準拠デバイスとＡＴＡ規格非準拠デバイスとが共有バスを使用するシステムにおいて、ウルトラＤＭＡ転送実行中に優先順位の高いＡＴＡ規格非準拠デバイスからのバスリクエストが発生した場合においてもウルトラＤＭＡ転送を終了させず、一時停止中にバスを解放することによりデータ転送性能を向上させることが可能なバス制御装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
この課題を解決するために、本発明は、ＡＴＡ規格準拠デバイスとＡＴＡ規格非準拠デバイスとが共有バスを使用するシステムにおいて、ＡＴＡ規格準拠デバイスからのデータ転送中に生じたバス要求割り込みに応じてＡＴＡ規格準拠デバイスから出力されるデータの前記共有バスへの転送を抑止するデータ転送抑止手段（バススイッチ７）と、前記バス要求割り込みに応じて前記共有バスの解放タイミングを制御するタイミング制御手段（タイミング制御回路３）とを具備するものである。
【００１４】
ウルトラＤＭＡ転送の一時停止時にバスを解放する際、ホストコントローラからデバイスに一時停止要求を出した後、ホストコントローラはある一定時間はデバイスからのデータを受信する必要がある。また、デバイスはウルトラＤＭＡ転送の一時停止中にデータを出力し続けている場合もある。
【００１５】
上記構成によれば、データ転送中に生じたバス要求割り込みに応じて、共有バスへのデータ転送の抑止タイミングと共有バスの解放タイミングを適切に設定することで、これらのタイミング問題を解決することができ、ウルトラＤＭＡ転送の一時停止中にバスを解放することが可能になる。
【００１６】
本発明において、前記データ転送抑止手段は、ＡＴＡ規格準拠デバイスが接続されるバスと共有バスとの間に設けられタイミング制御手段からの制御信号により制御されるバススイッチで実現されるものである。
【００１７】
上記構成によれば、タイミング制御手段からの制御信号により制御されるバススイッチを用いることで、容易に前記データ転送抑止手段を実現することができる。
【００１８】
本発明において、前記データ転送抑止手段は、ＡＴＡ規格準拠デバイスに内蔵されるデータ出力回路が前記バス要求割り込みに応じた制御信号を受けて共有バスへのデータ出力を抑止する機能で実現されるものである。
【００１９】
上記構成によれば、バス要求割り込みに応じた制御信号を受けて共有バスへのデータ出力を抑止する機能をＡＴＡ規格準拠デバイスに内蔵することで、容易に前記データ転送抑止手段を実現することができる。
【００２０】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら詳細に説明する。
（実施の形態１）
図１は本発明の実施の形態１に係るバス制御装置の構成を示すブロック図である。図１において、１はバス制御ＬＳＩ、２はウルトラＤＭＡコントローラ、３はタイミング制御回路、４はバスコントローラ、５はＤＭＡ制御装置、６は共有バス、７はバススイッチ、８は通常デバイス、９はＡＴＡバス、１０はＨＤＤ、１１はＤＶＤ−ＲＯＭである。
【００２１】
ＡＴＡバス９と共有バス６はバススイッチ７により接続されており、ＡＴＡバス９にはＡＴＡ規格のデバイスであるＨＤＤ１０およびＤＶＤ−ＲＯＭ１１が接続されている。また共有バス６にはＡＴＡ規格ではない通常デバイス８が接続されている。バス制御ＬＳＩ１は、ＨＤＤ１０およびＤＶＤ−ＲＯＭ１１に対してウルトラＤＭＡ転送を行うためのウルトラＤＭＡコントローラ２と、共有バス６およびＡＴＡバス９を制御するバスコントローラ４と、通常デバイス８に対してＤＭＡ転送を行うためのＤＭＡ制御装置５とを内蔵している。
【００２２】
なお、図１ではＤＭＡ制御装置５や通常デバイス８がそれぞれ１つだけであるが、複数であっても構わない。また、本発明の特徴であるタイミング制御回路３もバス制御ＬＳＩ１に内蔵され、ウルトラＤＭＡコントローラ２とバスコントローラ４の間に位置し、ウルトラＤＭＡコントローラ２とバスコントローラ４の制御およびバススイッチ７の制御を行っている。
【００２３】
図３はデバイスからホストコントローラへのデータ転送の動作例を示すタイミングチャートである。以下、図１および図３を用いて、デバイス（ＨＤＤ１０）からホストコントローラ（バス制御ＬＳＩ１）へのウルトラＤＭＡ転送シーケンスについて説明する。
【００２４】
まず、デバイスからＤＭＡ要求信号が送出されると、ウルトラＤＭＡコントローラ２は共有バス６のバス権を獲得するためにバス権要求信号１（BRQ1）を送出し、タイミング制御回路３はすぐにバス権要求信号０（BRQ0）を送出してバスコントローラ４に対してバス権を要求する。
【００２５】
バスコントローラは、タイミング制御回路３からのバス権要求信号０を受けて、他に優先されるバス権要求信号が来ていないことを確認後、バス使用許可信号０（BACK0）を送出し、タイミング制御回路３に対してバスの使用を許可する。
【００２６】
タイミング制御回路３は、バスコントローラ４からのバス使用許可信号０を受けてバス使用許可信号１（BACK1）を送出し、バススイッチ方向制御信号（DIR）によりバススイッチ７の転送方向がＡＴＡバス９から共有バス６への方向になるように制御し、かつ、バススイッチ制御信号（BUF）によりバススイッチ７をオンにする。
【００２７】
その後、ウルトラＤＭＡコントローラ２は、タイミング制御回路３からバス使用許可信号１を受けて共有バスの使用許可を認識し、ＤＭＡ許可信号を送出しウルトラＤＭＡ転送を開始する。すなわち、ライト信号およびリード信号を送出し、ウエイト信号のエッジによるデータ受信を開始する。
【００２８】
次に、ウルトラＤＭＡ転送中に通常デバイス８から共有バス６の使用要求が送出された場合について説明する。ここで通常デバイス８のバス使用要求はＨＤＤ１０に比べて優先順位が高いものとする。
【００２９】
上記ウルトラＤＭＡ転送において幾つかのデータを受信後、通常デバイス８から共有バス６のバス使用要求信号Ａ（DRQA）が送出された場合、ＤＭＡ制御回路５はバス権要求信号Ａ（BRQA）を送出しバスコントローラ４に対して共有バス６のバス権を要求する。
【００３０】
しかしながら、共有バス６はＨＤＤ１０およびウルトラＤＭＡコントローラ２との間のウルトラＤＭＡ転送によって使用されている。そこでバスコントローラ４は、ＤＭＡ転送停止要求信号０（STOP0）を送出し、タイミング制御回路３に対しウルトラＤＭＡ転送の一時停止を要求する。
【００３１】
タイミング制御回路３はすぐにＤＭＡ転送停止要求信号１（STOP1）を送出し、それを受けてウルトラＤＭＡコントローラ２はリード信号を反転させ、ＨＤＤ１０に対しウルトラＤＭＡ転送の一時停止を要求する。ＨＤＤ１０はリード信号の反転を受け取ると、ＡＴＡ規格によって定められた一定時間だけ追加でデータを転送することができるが、その一定時間をタイミング制御回路３内タイマにより計測する。
【００３２】
タイミング制御回路３は、一定時間経過したと判断した後に、バス権要求信号１およびバス使用許可信号１はそのままにして、バス権要求信号０をオフにし、かつ、バススイッチ制御信号によりバススイッチ７をオフにしてＡＴＡバス９と共有バス６を切り離す。
【００３３】
バスコントローラ４は、バス権要求信号０がオフになったことを認識し、バス使用許可信号Ａ（BACKA）を送出しＤＭＡ制御回路５に共有バス６のバス権を与える。これにより、ＤＭＡ制御回路５は共有バス６を使用し通常デバイス８のＤＭＡ転送を行うことができる。この間、ＨＤＤ１０とウルトラＤＭＡコントローラ２との間のウルトラＤＭＡ転送は継続中であるが一時停止中となる。
【００３４】
その後、通常デバイス８のＤＭＡ転送が終了すると、通常デバイス８はバス使用要求信号Ａをオフにし、それを受けてＤＭＡ制御回路５はバス権要求信号Ａをオフにする。それを受けてバスコントローラ４はバス使用許可信号Ａをオフにし、それを受けてＤＭＡ制御回路５は共有バスを解放する。
【００３５】
バスコントローラ４は、共有バス６が解放されたことから、ＤＭＡ転送停止要求信号０をオフにし、それを受けてタイミング制御回路３はＤＭＡ転送停止要求信号１をオフにし、かつ、バススイッチ制御信号によりバススイッチ７をオンにする。ウルトラＤＭＡコントローラ２はＤＭＡ転送停止要求信号１がオフになったことを認識してリード信号を送出し、ＨＤＤ１０との間のウルトラＤＭＡ転送の一時停止状態を解除しデータ転送を再開する。
【００３６】
ウルトラＤＭＡコントローラ２とＨＤＤ１０との間のウルトラＤＭＡ転送が終了したときは、図５に示すように、ＨＤＤ１０からのＤＭＡ要求信号がオフになり、それを受けてウルトラＤＭＡコントローラ２はバス権要求信号１をオフにする。それを受けてタイミング制御回路３はバス権要求信号０をオフにする。それを受けてバスコントローラ４はバス使用許可信号０をオフにし、タイミング制御回路３はバス使用許可信号１をオフにし、ウルトラＤＭＡコントローラ２はＤＭＡ許可信号をオフにし、同時にＣＲＣの確認も行う。その後、タイミング制御回路３はバススイッチ制御信号によりバススイッチ７をオフにし、ウルトラＤＭＡ転送が終了する。
【００３７】
図４はホストコントローラからデバイスへのデータ転送の動作例を示すタイミングチャートである。以下、図１および図４を用いて、ホストコントローラ（バス制御ＬＳＩ１）からデバイス（ＨＤＤ１０）へのウルトラＤＭＡ転送シーケンスについて説明する。
【００３８】
まず、デバイスからＤＭＡ要求信号が送出されると、ウルトラＤＭＡコントローラ２は共有バス６のバス権を獲得するためにバス権要求信号１を送出し、タイミング制御回路３はすぐにバス権要求信号０を送出してバスコントローラ４に対してバス権を要求する。
【００３９】
バスコントローラは、タイミング制御回路３からのバス権要求信号０を受けて、他に優先されるバス権要求信号が来ていないことを確認後、バス使用許可信号０を送出し、タイミング制御回路３に対してバスの使用を許可する。
【００４０】
タイミング制御回路３は、バスコントローラ４からのバス使用許可信号０を受けてバス使用許可信号１を送出し、バススイッチ方向制御信号によりバススイッチ７の転送方向が共有バス６からＡＴＡバス９への方向になるように制御し、かつ、バススイッチ制御信号によりバススイッチ７をオンにする。
【００４１】
その後、ウルトラＤＭＡコントローラ２は、タイミング制御回路３からバス使用許可信号１を受けて共有バスの使用許可を認識し、ＤＭＡ許可信号を送出しウルトラＤＭＡ転送を開始する。すなわち、ライト信号を送出し、リード信号のエッジに合わせてデータ送信を開始する。
【００４２】
次に、ウルトラＤＭＡ転送中に通常デバイス８から共有バス６の使用要求が送出された場合について説明する。ここで通常デバイス８のバス使用要求はＨＤＤ１０に比べて優先順位が高いものとする。
【００４３】
上記ウルトラＤＭＡ転送において幾つかのデータを送信後、通常デバイス８から共有バス６のバス使用要求信号Ａが送出された場合、ＤＭＡ制御回路５はバス権要求信号Ａを送出しバスコントローラ４に対して共有バス６のバス権を要求する。
【００４４】
しかしながら、共有バス６はＨＤＤ１０およびウルトラＤＭＡコントローラ２との間のウルトラＤＭＡ転送によって使用されている。そこでバスコントローラ４は、ＤＭＡ転送停止要求信号０を送出し、タイミング制御回路３に対しウルトラＤＭＡ転送の一時停止を要求する。タイミング制御回路３はすぐにＤＭＡ転送停止要求信号１を送出し、それを受けてウルトラＤＭＡコントローラ２はリード信号のエッジ生成およびデータ送出を停止する。
【００４５】
その後、デバイスからホストコントローラへのデータ転送のときのように一定時間待つ必要はなく、すぐにタイミング制御回路３は、バス権要求信号１およびバス使用許可信号１はそのままにして、バス権要求信号０をオフにし、かつ、バススイッチ制御信号によりバススイッチ７をオフにしてＡＴＡバス９と共有バス６を切り離す（ただしこの場合は切り離さなくても構わない）。
【００４６】
バスコントローラ４は、バス権要求信号０がオフになったことを認識し、バス使用許可信号Ａを送出しＤＭＡ制御回路５に共有バス６のバス権を与える。これにより、ＤＭＡ制御回路５は共有バス６を使用し通常デバイス８のＤＭＡ転送を行うことができる。この間、ＨＤＤ１０とウルトラＤＭＡコントローラ２との間のウルトラＤＭＡ転送は継続中であるが一時停止中となる。
【００４７】
その後、通常デバイス８のＤＭＡ転送が終了すると、通常デバイス８はバス使用要求信号Ａをオフにし、それを受けてＤＭＡ制御回路５はバス権要求信号Ａをオフにする。それを受けてバスコントローラ４はバス使用許可信号Ａをオフにし、それを受けてＤＭＡ制御回路５は共有バスを解放する。
【００４８】
バスコントローラ４は、共有バス６が解放されたことから、ＤＭＡ転送停止要求信号０をオフにし、それを受けてタイミング制御回路３はＤＭＡ転送停止要求信号１をオフにし、かつ、バススイッチ制御信号によりバススイッチ７をオンにする。ウルトラＤＭＡコントローラ２はＤＭＡ転送停止要求信号１がオフになったことを認識し、ＨＤＤ１０との間のウルトラＤＭＡ転送の一時停止状態を解除し、リード信号のエッジ生成とデータ送信を再開する。
【００４９】
ウルトラＤＭＡコントローラ２とＨＤＤ１０との間のウルトラＤＭＡ転送が終了したときのシーケンスは、デバイスからホストコントローラへのデータ転送のときと同じである。
【００５０】
（実施の形態２）
図２は本発明の実施の形態２に係るバス制御装置の構成を示すブロック図である。図２において、符号１から１１で示す各ブロックは、図１の同一符号を付したブロックと同等の機能と役割を持つ。
【００５１】
実施の形態２の実施の形態１との相違点は、図１のバススイッチ７が存在しない代わりに、ＡＴＡ規格準拠のＨＤＤ１０やＤＶＤ−ＲＯＭ１１に、ウルトラＤＭＡ転送を一時停止してから一定時間経過後（追加転送データ送出終了後）はデータをＡＴＡバス９に出力しない機能を付加していることである。
【００５２】
すなわち、ウルトラＤＭＡ転送一時停止中は、実施の形態１ではバススイッチ７によりＨＤＤ１０からの出力データを共有バス６から切り離していたが、実施の形態２では、ＨＤＤ１０自体がデータをＡＴＡバス９に出力しないため、バススイッチは不要となり、バススイッチの制御信号も不要となる。また、ウルトラＤＭＡ転送の一時停止後の一定時間計測はＡＴＡ規格準拠のＨＤＤ１０やＤＶＤ−ＲＯＭ１１の内部でも行われることになる。
【００５３】
【発明の効果】
以上説明したように、本発明によれば、ＡＴＡ規格準拠デバイスとＡＴＡ規格非準拠デバイスとが共有バスを使用するシステムにおいて、ＡＴＡ規格準拠デバイスからのデータ転送中に割り込みが生じた場合に、共有バスへのデータ転送の抑止手段を備え、共有バスの解放タイミングを適切に制御することで、ウルトラＤＭＡ転送の一時停止中に共有バスを解放することが可能となり、データ転送性能を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るバス制御装置の構成を示すブロック図である。
【図２】本発明の実施の形態２に係るバス制御装置の構成を示すブロック図である。
【図３】本発明の実施の形態におけるデバイスからホストコントローラへのウルトラＤＭＡデータ転送の動作例を示すタイミングチャートである。
【図４】本発明の実施の形態におけるホストコントローラからデバイスへのウルトラＤＭＡデータ転送の動作例を示すタイミングチャートである。
【図５】ウルトラＤＭＡデータ転送の動作例を示すタイミングチャートである。
【符号の説明】
１  バス制御ＬＳＩ
２  ウルトラＤＭＡコントローラ
３  タイミング制御回路
４  バスコントローラ
５  ＤＭＡ制御回路
６  共有バス
７  バススイッチ
８  通常デバイス
９  ＡＴＡバス
１０  ＨＤＤ
１１  ＤＶＤ−ＲＯＭ
【図１】
0003797549.tif 000002
【図２】
0003797549.tif 000003
【図３】
0003797549.tif 000004
【図４】
0003797549.tif 000005
【図５】
0003797549.tif 000006