(57)【特許請求の範囲】
【請求項１】
無線回路を備えた直接シーケンス拡散スペクトラム受信器の自動利得制御回路であって、
受信した同相・直交ベースバンド信号から判別信号誤差を生成するための判別手段と、
前記判別信号誤差に対し信号捕捉期間の第１のループ利得定数とこの第１のループ利得定数よりも低い値の信号追跡期間の第２のループ利得定数との何れかを選択的に乗じるための乗算手段と、
前記乗算された判別信号誤差から積算ＡＧＣ値を得るための再帰型積算器と、
前記無線回路をオフする旨の保留指令に基づき前記再帰型積算器に前記乗算された判別信号誤差に代えてゼロ値を入力することにより前記積算ＡＧＣ値の値を一定にするための手段とを備えたことを特徴とする自動利得制御回路。
【請求項２】
前記再帰型積算器は、
検索チャンネル作動期間に使用する第１のＡＧＣ値を記憶するための第１のレジスタと、
公称チャンネル作動期間に使用する第２の異なるＡＧＣ値を記憶するための第２のレジスタと、
検索チャンネル作動及び公称チャンネル作動の開始時に、それぞれ最新の前記第１及び第２のＡＧＣ値を前記再帰型積算器に取り込むためのＡＧＣ切換え手段とを有することを特徴とする請求項１に記載の自動利得制御回路。
【請求項３】
前記ＡＧＣ切換え手段は、公称チャンネル作動の開始時に、最新の前記第１のＡＧＣ値を前記第１レジスタに保存するよう作動することを特徴とする請求項２に記載の自動利得制御回路。
【請求項４】
前記ＡＧＣ切換え手段は、検索チャンネル作動の開始時に、前記第２のＡＧＣ値を前記第２レジスタに保存するよう作動することを特徴とする請求項３に記載の自動利得制御回路。
【請求項５】
前記ＡＧＣ切換え手段は、検索チャンネル作動及び公称チャンネル作動の開始時に、それぞれ前記第１及び第２のレジスタを前記再帰型積算器に接続するよう作動することを特徴とする請求項２乃至４のいずれかに記載の自動利得制御回路。
【請求項６】
信号捕捉を検出し、信号捕捉の検出時に、前記乗算手段に対し、前記判定信号誤差に前記第１のループ利得定数を乗ずるように制御する捕捉論理回路を更に備えたことを特徴とする請求項１乃至５のいずれかに記載の自動利得制御回路。
【請求項７】
前記捕捉論理回路は、所定の期間において前記判別信号誤差の絶対値が、信号捕捉されたと判定される基準となる基準値より小さい時を検出する判別手段を有することを特徴とする請求項６に記載の自動利得制御回路。
【請求項８】
前記判別手段は、前記受信したベースバンド信号の平均振幅の対数と予め設定した値との差から前記判別信号誤差を求めることを特徴とする請求項７に記載の自動利得制回路。
【請求項９】
無線回路を備えた直接シーケンス拡散スペクトラム受信器の利得を自動的に制御する方法であって、
（ａ）受信した同相・直交ベースバンド信号から判別信号誤差を生成するステップと、
（ｂ）前記判別信号誤差に対し信号捕捉期間の第１のループ利得定数とこの第１のループ利得定数よりも低い値の信号追跡期間の第２のループ利得定数との何れかを選択的に乗じるステップと、
（ｃ）前記乗算された判別信号誤差から積算ＡＧＣ値を得るために再帰型積算器を使用するステップと、
（ｄ）前記無線回路をオフする旨の保留指令に基づき前記積算ＡＧＣ値に対しゼロ値を加算することにより前記積算ＡＧＣ値の値を一定にするステップとを含むことを特徴とする方法。
【請求項１０】
前記ステップ（ｃ）は、
検索チャンネル作動期間に使用する第１のＡＧＣ値を第１のレジスタに記憶するステップと、
公称チャンネル作動期間に使用する第２の異なるＡＧＣ値を第２のレジスタに記憶するステップと、
検索チャンネル作動及び公称チャンネル作動の開始時に、それぞれ最新の前記第１及び第２のＡＧＣ値を前記再帰型積算器に取り込むステップとを含むことを特徴とする請求項９に記載の方法。
【請求項１１】
前記最新の第１のＡＧＣ値は、公称チャンネル作動の開始時に、前記第１のレジスタに保存されることを特徴とする請求項１０に記載の方法。
【請求項１２】
前記第２のＡＧＣ値は、検索チャンネル作動の開始時に、前記第２のレジスタに保存されることを特徴とする請求項１１に記載の方法。
【請求項１３】
前記第１及び第２のレジスタは、検索チャンネル作動及び公称チャンネル作動の開始時に前記再帰型積算器に接続されることを特徴とする請求項１０乃至１２のいずれかに記載の方法。
【請求項１４】
信号捕捉を検出するステップと、
信号捕捉検出時に、前記判別信号誤差に前記第１のループ利得定数を乗じるステップを更に含むことを特徴とする請求項９乃至１３のいずれかに記載の方法。
【請求項１５】
所定期間において前記判別信号誤差の絶対値が、信号捕捉されたと判定される基準となる基準値より小さい時を検出するステップを更に含むことを特徴とする請求項１４に記載の方法。
【請求項１６】
前記受信したベースバンド信号の平均振幅の対数と予め設定した値との差から前記判別信号誤差を求めるステップを更に含むことを特徴とする請求項１５に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、全体として、移動式電話受信器用の自動利得制御回路及び方法に係り、特に、同時信号をスペクトラムの共用部分で送信するための直接シーケンス拡散スペクトラム技術を使用した移動式電話システムにおける自動利得制御回路及び方法の使用に関する。
【０００２】
【従来の技術】
移動式電話システムでは、基地局からの１つ又は通常各々異なる無線周波数を持つ２つ以上の無線信号を移動局が探知して解析できるようにする仕組みを使用する必要がある。このような様々な基地局を検索する過程をセル検索という。セル検索の過程で、移動局は全ての基地局を識別し、それら基地局のうちどれが接続の確立に最適なものかを決定する。接続が確立されると、入電があるかどうかのモニタが始まる、或いは、ユーザーが電話発信できるようになる。移動局が移動している場合、最適であると識別されたセルが質的に低下して他のセルからの無線信号の方が品質が良くなる可能性があるため、このセル検索は周期的に行なう必要がある。セル検索の反復に応じて、移動局は、使用できる全てのセルに関するリストの周期的な更新を継続する。現在使用しているセルからの信号品質が特定の閾値よりも低下した場合、移動局はこれまでのセルとの接続を断って新しいセルに再接続する、即ち、ハンドオーバを行なう。
【０００３】
Ｗ−ＣＤＭＡ（広帯域符号分割多重アクセス方式）等のほとんどの移動システムでは、通話中でも周期的なセル検索を行い、現在使用しているセルからの信号が質的に低下しその際より品質の高い他のセルが使用可能な場合にはハンドオーバを行えるようにして進行中の通話が切れないようにする必要がある。
【０００４】
Ｗ−ＣＤＭＡのような拡散スペクトラム方式を基にした移動システムでは、移動局が一時的に送受信を中断して異なる無線チャンネルでセル検索を行なえるように送受信プロトコルを設計する場合が多いが、この送受信の瞬間的な中断によってデータ損失が生じることはない。それは、移動局と基地局の双方が、平均データ送信速度を維持するように一時的に送信速度を増すことによって補償するからである。例えば、セル検索に使われる時間が、使用可能時間全体の５０％を要する場合、基地局と移動局は、残る５０％の時間に通常の２倍の速度で送信を行なうことになる。しかしながら、送信速度を増加した期間の送信エラー数は、増加した速度と通常速度との比率の対数に正比例するため、送信速度を無制限に高めることはできない。大部分の実際の用途では、わずかな送信エラーは許容される。しかし、Ｗ−ＣＤＭＡのような移動式電話システムでは、現在進行している接続の完全な品質を維持する必要性から、測定に使用できる時間を最小限に抑えることができるように最適化されている。
【０００５】
移動局がセル検索期間に通常の送受信を中断する際、移動局は、異なる無線チャンネルに合わせ直す。この異なる無線チャンネルでは、受信した無線信号のレベルは、通常の無線チャンネルでのレベルとは異なる。このため、大部分の移動局受信器の設計には、異なる強度の信号に対応できるように自動利得制御（ＡＧＣ）システムが用いられている。ＡＧＣシステムは、受信信号の強度を求め、それに応じて受信器の利得、即ちより低い信号レベルに対してはより高い利得を設定する必要がある。
【０００６】
【発明が解決しようとする課題】
異なる無線周波数チャンネルでの又はデュアルモード対応の受信器の場合における異なるセルラーシステム（例えば、ＧＳＭ）での検索測定を行なう際、セル検索に利用できる時間は、通常、短時間とされたＷ−ＣＤＭＡのタイムスロットに厳しく限定されるため、検索チャンネルの新しい利得値を極めて短期間内に決定する必要がある。この場合、自動利得制御機能は、検索期間の大部分を信号の計測と捕捉のために使用できるように十分高速であることが要求される。しかし、受信器が１つのＷ−ＣＤＭＡセルに接続され、低速作動によりビット誤り率を最適化するよう選択される場合、従来の高速自動利得制御回路の設計は、信号追跡時の使用に際して不安定であり決して満足できるものではない。
【０００７】
従って、従来の自動利得制御回路の１つ又はそれ以上の問題点を改善或いは克服する、Ｗ−ＣＤＭＡ又は他の直接シーケンス拡散スペクトラム受信器用の自動利得制御回路及び方法を提供することが望ましい。
また、信号捕捉期間及び信号追跡期間の使用に最適化された、直接シーケンス拡散スペクトラム受信器用の自動利得制御回路及び方法を提供することも望ましい。
【０００８】
【課題を解決するための手段】
上記点を考慮し、本発明の１つの様態によれば、受信した同相・直交ベースバンド信号から判別信号誤差を生成するための判別手段と、前記判別信号誤差に対し信号捕捉期間の第１のループ利得定数とこの第１のループ利得定数よりも低い値の信号追跡期間の第２のループ利得定数との何れかを選択的に乗じるための乗算手段と、乗算された判別信号誤差から積算ＡＧＣ値を得るための再帰型積算器と、無線回路をオフする旨の保留指令に基づき再帰型積算器に乗算された判別信号誤差に代えてゼロ値を入力することにより積算ＡＧＣ値の値を一定にするための手段とを備えたことを特徴とする直接シーケンス拡散スペクトラム受信器用の自動利得制御回路が提供される。
【０００９】
これらの構成を有する自動利得制御回路は、２つの作動モード、即ち「高速捕捉」モード及び「低速追跡」モードで機能することができる。これらのモードの変更は、異なる値のループ利得、即ち、信号捕捉期間に使用するための高い値と信号追跡期間に使用するための低い値とを使うことにより達成される。
【００１０】
本発明の一実施形態において、前記再帰型積算器は、検索チャンネル作動期間に使用する第１のＡＧＣ値を記憶するための第１のレジスタと、公称チャンネル作動期間に使用する第２の異なるＡＧＣ値を記憶するための第２レジスタと、検索チャンネル作動及び公称チャンネル作動の開始時に、それぞれ最新の第１及び第２のＡＧＣ値を再帰型積算器に取り込むためのＡＧＣ切換え手段を有する。
【００１１】
検索チャンネル作動及び公称チャンネル作動期間に使用するＡＧＣ値の記憶を２つの個別のレジスタが維持するので、各検索期間の開始時に前回の既知ＡＧＣ値を再取り込みすることが可能となり、これにより信号捕捉時間を最小限とすることができる。信号が第１の検索ウィンドウ以内で捕捉されない場合には、次のウィンドウで検索を継続することができ、この検索は、検索チャンネルについての前回の既知値を使用して開始される。
【００１２】
前記ＡＧＣ切換え手段は、公称チャンネル作動の開始時に、最新の第１のＡＧＣ値を第１のレジスタに保存する役割を果すようにしてもよい。
更に、ＡＧＣ切換え手段は、検索チャンネル作動の開始時に、第２のＡＧＣ値を第２のレジスタに保存する役割を果すようにしてもよい。
また、このＡＧＣ切換え手段は、便宜的に、検索チャンネル作動及び公称チャンネル作動の開始時に、それぞれ第１及び第２のレジスタを再帰型積算器に接続する役割を果たすようにしてもよい。
【００１３】
更に、前記自動利得制御回路は、信号捕捉を検出し、信号捕捉の検出時に、乗算手段に対し、前記判定信号誤差に前記第１のループ利得定数を乗ずるように制御する捕捉論理回路を備えるようにしてもよい。
この捕捉論理回路は、便宜的に、所定期間において判別信号誤差の絶対値が、信号捕捉されたと判定される基準となる基準値より小さい時を検出するための判別手段を有するようにしてもよい。
この判別手段は、受信したベースバンド信号の平均振幅の対数と予め設定した値との差から判別信号誤差を求めるようにしてもよい。
【００１４】
本発明の他の様態によれば、（ａ）受信した同相・直交ベースバンド信号から判別信号誤差を生成するステップと、（ｂ）判別信号誤差に対し信号捕捉期間の第１のループ利得定数とこの第１のループ利得定数よりも低い値の信号追跡期間の第２のループ利得定数との何れかを選択的に乗じるステップと、（ｃ）乗算された判別信号誤差から積算ＡＧＣ値を得るために再帰型積算器を使用するステップと、（ｄ）無線回路をオフする旨の保留指令に基づき積算ＡＧＣ値に対しゼロ値を加算することにより積算ＡＧＣ値の値を一定にするステップとを含むことを特徴とする、直接シーケンス拡散スペクトラム受信器の利得を自動的に制御する方法が提供される。
【００１５】
一実施形態において、前記ステップ（ｃ）は、検索チャンネル作動期間に使用する第１のＡＧＣ値を第１のレジスタに記憶するステップと、公称チャンネル作動期間に使用する第２の異なるＡＧＣ値を第２のレジスタに記憶するステップと、検索チャンネル作動及び公称チャンネル作動の開始時に、それぞれ最新の第１及び第２のＡＧＣ値を再帰型積算器に取り込むステップとを含む。
【００１６】
最新の第１のＡＧＣ値は、公称チャンネル作動の開始時に第１のレジスタに保存されるようにしてもよい。同様に、最新の第２のＡＧＣ値は、検索チャンネル作動の開始時に、第２のレジスタに保存されるようにしてもよい。
これら第１及び第２のレジスタは、それぞれ検索チャンネル作動及び公称チャンネル作動の開始時に再帰型積算器に接続されるようにしてもよい。
【００１７】
好ましくは、この方法は、信号捕捉を検出するステップと、信号捕捉検出時に、判別信号誤差に第１のループ利得定数を乗じるステップを更に含む。
更に、この方法は、所定の期間において判別信号誤差の絶対値が、信号捕捉されたと判定される基準となる基準値より小さくなる時を検出するステップを含むようにしてもよい。
更に、この方法は、受信したベースバンド信号の平均振幅の対数と予め設定した値との差から判別信号誤差を求めるステップを含むようにしてもよい。
【００１８】
以下の説明は、本発明の様々な特徴についてより詳細に述べたものであるが、本発明を理解を深めるために、自動利得制御回路が望ましい実施形態として例示された添付の図面を参照して説明する。しかしながら、本発明の自動利得制御回路は、図面に例示されるような望ましい実施形態に限定されるものではないと理解すべきである。
【００１９】
【発明の実施の形態】
図１を参照すると、直接シーケンス拡散スペクトラム受信器の一部を構成するベースバンド・モジュール１が全体的に示されている。ベースバンド・モジュール１は、受信器のアナログ・デジタル（Ａ／Ｄ）変換モジュール２、自動利得制御（ＡＧＣ）回路３、ＡＧＣデジタル・アナログ（Ｄ／Ａ）変換器４、ベースバンド処理ユニット５、無線周波（ＲＦ）前置増幅器６、及びデジタル信号処理（ＤＳＰ）・タイミング制御ユニット７を備える。Ａ／Ｄ変換モジュール２は、受信器（本図には示さず）内でアナログ前置ダウンコンバータからアナログ同相・直交ベースバンド信号を受信し、それらのデジタル等価信号Ｉ及びＱをＡＧＣ回路３に送る。
【００２０】
ＡＧＣ回路３は、受信器の利得を決定するとともに、アナログ同相・直交受信信号の利得を制御するように後で受信器のＲＦモジュールによって使用のために、出力信号ＡＧＣ＿ＷＯＲＤをＡＧＣ・Ｄ／Ａ変換器モジュール４に送る。更に、ＡＧＣ回路３は、ＲＦ前置増幅器６の制御のための出力信号ＰＲＥＡＭＰ＿ＯＮを生成する。
ベースバンド処理ユニット５は、信号の送受信期間に、受信器の音声モジュールに対するそしてそこからの全ての拡散スペクトラムの変調及び復調を行なう。ＡＧＣ回路３は、ベースバンド処理モジュール５の作動を制御するための出力信号ＳＥＡＲＣＨ＿ＷＩＮＤＯＷ、ＡＧＣ＿ＶＡＬＩＤ及びＲＳＳＩを生成する。
【００２１】
ＡＧＣ演算ブロック３の作動は、デジタル制御パラメータ  ＤＥＣＩＭＡＴＩＯＮ＿ＦＡＣＴＯＲ、ＲＥＦ＿ＬＥＶＥＬ、ＨＹＳＴＥＲＥＳＩＳ、ＧＡＩＮ＿ＳＬＯＷ、ＧＡＩＮ＿ＦＡＳＴ、ＣＡＬＩＢＴＡＴＩＯＮ＿ＤＡＴＡＳＥＴ、ＡＣＱ＿ＧＵＡＲＤ＿ＴＩＭＥ、ＡＣＱ＿ＴＩＭＥＯＵＴを使って、更に、出力信号ＣＯＭＭＡＮＤによって、ＤＳＰ・タイミング制御ユニット７によって制御される。また、出力信号ＲＳＳＩは、ＡＧＣ回路３によってＤＳＰ・タイミング制御ユニット７に送られる。
【００２２】
図２は、図１に示したＡＧＣ回路３の基本的な機能ブロックを示す。ＡＧＣ回路３は、デジタル化されて同相・直交ベースバンド受信信号Ｉ及びＱから判別信号誤差を生成するための判別ユニット４３を有する。判別ユニット４３は、関数Ｐ＝ＳＱＲＴ（Ｉ2＋Ｑ2）によって、デジタル化された同相・直交受信信号サンプルの振幅Ｐを計算するためのパワーブロック２１を有する。
【００２３】
平均ブロック２２は、次の関数に基づいて制御パラメータＤＥＣＩＭＡＴＩＯＮ＿ＦＡＣＴＯＲによって定められる時間にわたってパワーブロック２１からの出力の積算を行なう。
【００２４】
ＡＶＧ＝ＳＵＭ｛Ｐ［ｋ］，Ｐ［ｋ−１］，・・Ｐ［ｋ−ＤＥＣＩＭＡＴＩＯＮ＿ＦＡＣＴＯＲ］｝÷ＤＥＣＩＭＡＴＩＯＮ＿ＦＡＣＴＯＲ
【００２５】
これにより、同相・直交受信信号のサンプリングレートは、ＡＧＣ回路３による使用に相応しい率まで低減される。ｄＢブロック２３は、関数ＡＶＧ＿ｄＢ＝ｌｏｇ（ＡＶＧ）定数に基づいて、平均ブロック２２からの出力信号ＡＶＧの対数ＡＶＧ＿ｄＢを計算する。
【００２６】
ｄＢブロック２３からの出力は、減算ブロック２４によって制御パラメータＲＥＦ＿ＬＥＶＥＬの値から減算され、判別信号誤差ＥＲＲが生成される。次に、ヒステリシスブロック２５が、ＥＲＲ信号と制御パラメータのＨＹＳＴＥＲＥＳＩＳの値とを比較する。ＥＲＲ信号の絶対値がＨＹＳＴＥＲＥＳＩＳの値より小さい場合は、第１の出力ＨＹＳＴ＿ｏｕｔｐｕｔ＝ゼロとなり、第２の出力信号ＨＹＳＴ＿ｄｅｔｅｃｔ＝真となる。判別信号誤差ＥＲＲの値が制御パラメータＨＹＳＴＥＲＥＳＩＳの値より小さくない場合、第１の出力ＨＹＳＴ＿ｏｕｔｐｕｔ＝信号ＥＲＲの値となり、第２の出力ＨＹＳＴ＿ｄｅｔｅｃｔ＝偽となる。
【００２７】
また、ＡＧＣ回路３は、判別信号誤差ＥＲＲに信号捕捉期間の第１ループ利得定数と信号追跡期間の第２の異なるループ利得定数とを乗じるための乗算ユニット４４を備える。このために、乗算ユニット４４には、切換えブロック２８及び乗算ブロック２６及び２７がある。乗算ユニット４４は、受信信号の利得が得られているか否かに応じて、出力ＨＹＳＴ＿ｏｕｔｐｕｔに制御パラメータのＧＡＩＮ＿ＳＬＯＷ又はＧＡＩＮ＿ＦＡＳＴの値のいずれを乗じるかの選択ができるようになっている。
乗算ユニット４４の出力からの乗算された判別信号誤差は、再帰型積算器４５に送られる。
【００２８】
再帰型積算器４５は、第１及び第２のレジスタ３３及び３４、スイッチ３５、飽和ブロック３２、加算器３１を備える。第１のレジスタ３３は、公称チャンネル作動期間に使用するための第２の異なるＡＧＣ値を記憶するために使用される。第２のレジスタ３４は、受信器がセル検索を行なうために中間周波数又は中間システムチャンネルにある時に使用する第１のＡＧＣ値を記憶する。このチャンネルは、多くの場合「検索チャンネル」と呼ばれる。再帰型積算器４５は以下に従って機能する。
【００２９】
ＧＡＩＮ［ｋ］＝ＧＡＩＮ［ｋ−１］＋ＨＹＳＴ＿Ｏｕｔｐｕｔ*ＧＡＩＮ＿ＳＬＯＷ、又は
ＧＡＩＮ［ｋ］＝ＧＡＩＮ［ｋ−１］＋ＨＹＳＴ＿Ｏｕｔｐｕｔ*ＧＡＩＮ＿ＦＡＳＴ
【００３０】
ここで、ＧＡＩＮとは、第１又は第２のレジスタ３３、３４のいずれかに保持された最新のＡＧＣ値である。これらのレジスタは、受信器によって使用される利得制御信号の対数値を保持する。
【００３１】
ＤＳＰ・タイミング制御ユニット７からＡＧＣ計算ブロック３に送られる入力信号ＣＯＭＭＡＮＤは、捕捉制御論理ブロック２９に直接送られる。ＣＯＭＭＡＮＤ信号から受信された指令とＨＹＳＴ＿ｄｅｔｅｃｔ信号の状態とに応じて、捕捉制御論理ブロック２９は、ＳＥＬ＿ＡＢ＿ＨＯＬＤの状態と信号４１とを決定する。
【００３２】
ＳＥＬ＿ＡＢ信号は、再帰型積算を行なうために、第１又は第２のレジスタのいずれに記憶されたＡＧＣ値をフィードバックして加算器３１によって判別信号誤差と再結合するかを決定する。
信号４１は、「低速追跡」モード用のＧＡＩＮ＿ＳＬＯＷ定数を持つ乗算器２６と「高速捕捉」モード用のＧＡＩＮ＿ＦＡＳＴ定数を持つ乗算器２７のどちらかを選択することにより、ＡＧＣブロック３を「低速追跡」又は「高速捕捉」モードのいずれにするかを制御する。
ＨＯＬＤ信号が捕捉制御論理ブロック２９によってアサートされると、スイッチ３０は、加算器３１への最初の入力をゼロにし、この結果、第１又は第２レジスタ３３又は３４のどちらかに保持された利得の最新値が保存される。
【００３３】
前置増幅器制御・ＡＧＣワード探索ユニット３６は、再帰型積算器４５の出力に接続され、再帰型積算器４５の出力を、２つの出力信号、即ちＰＲＥＡＭＰ＿ＯＮ及びＡＧＣ＿ＷＯＲＤに変換する。ＰＲＥＡＭＰ＿ＯＮ出力信号は、無線周波前置増幅器６を制御するために使用される。再帰型積算器４５の出力の利得が予め定めた閾値を超えるまで増大する場合、ＰＲＥＡＭＰ＿ＯＮ出力信号は、真の状態に設定され、これに対し、利得が他の異なる閾値まで低下すると、ＰＲＥＡＭＰ＿ＯＮ信号は、偽の状態に設定される。前置増幅器の切換えの遅延が利得制御された増幅器の応答時間と異なることによって引き起こされ得る発振を防ぐため、そして、信号レベルが前置増幅器の閾値に近似する際の頻繁なスイッチング過度事象によって引き起こされる信号劣化を防ぐために、これらの２つの閾値は異なる値に設定される。ＡＧＣ＿ＷＯＲＤ出力信号は、再帰型積算器４５の出力の利得値の変換によって、更に、利得制御された増幅器の制御応答の記憶された複製を使って生成される。このユニット３６の全ての制御パラメータは、ＤＳＰ・タイミング制御ユニット７によって与えられ、当然の事として、無線周波チャンネルの周波数及び温度に対して調整される。
【００３４】
また、再帰型積算器４５の出力の利得は、積算器の出力値をｄＢｕＶの入力信号レベルに変換する受信信号の強度表示器（ＲＳＳＩ）フォーマッタユニット３７に送られる。再度、ＤＳＰ・タイミング制御ユニット７によって与えられるＣＡＬＩＢＲＡＴＩＯＮ＿ＤＡＴＡＳＥＴ位取りデータに基づいて変換が行なわれ、無線周波チャンネルの周波数及び温度に対して調整される。
【００３５】
更に、自動利得制御回路は、信号捕捉又は新しい指令の受信の検出時に、（ａ）信号捕捉が達成されたかどうか検出し、（ｂ）乗算手段４４に選択的な作動をさせ、（ｃ）再帰型積算器４５内の第１又は第２のレジスタ３３又は３４のいずれを使用するかを選択し、（ｄ）ＡＧＣ＿ＶＡＬＩＤ及びＳＥＡＲＣＨ＿ＷＩＮＤＯＷ信号を生成するための捕捉論理回路２９を備える。
【００３６】
捕捉制御論理回路２９は以下のように作動する。即ち、５つの別個の作動状態、「保留」、「公称捕捉」、「検索捕捉」、「公称」、「検索」がある。また上記の作動状態に対応する、同じ名称の５つの指令がある。ある状態から他の状態への変更は、ＤＳＰ・タイミング制御ユニット７がＣＯＭＭＡＮＤ信号送信バス上に新しい指令を出す時に行なわれる。
【００３７】
「保留」指令を受信するとすぐに、制御論理部２９は、ＨＯＬＤ信号を真に設定し、ＡＧＣ＿ＶＡＬＩＤ信号及びＳＥＡＲＣＨ＿ＷＩＮＤＯＷ信号を偽に設定する。信号４１及びＳＥＬ＿ＡＢは変更されない状態にある。
【００３８】
「公称捕捉」指令を受信するとすぐに、制御論理部２９は、ＨＯＬＤ信号を偽に設定し、ＳＥＬ＿ＡＢを偽に、信号４１を真に、ＡＧＣ＿ＶＡＬＩＤ及びＳＥＡＲＣＨ＿ＷＩＮＤＯＷを偽に設定する。同時に、タイムアウトカウンタが始動する。このカウンタは、ＡＧＣのクロックサイクル毎にインクリメントされる。カウントされたクロックサイクルの数がＡＣＱ＿ＴＩＭＥＯＵＴより大きいか又は等しい場合、信号４１は偽に設定され、ＡＧＣ＿ＶＡＬＩＤは真に設定される。同時に、信号ＨＹＳＴ＿ｄｅｔｅｃｔが真になる場合は、第２のカウンタが始動するか、又は、ＨＹＳＴ＿ｄｅｔｅｃｔが偽になる場合は、第２のカウンタがゼロにリセットされる。第２のカウンタの値がＡＣＱ＿ＧＵＡＲＤ＿ＴＩＭＥより大きい場合、制御論理部２９は、信号４１を偽にＡＧＣ＿ＶＡＬＩＤを真に設定し、第１カウンタを停止する。通常、ＡＣＱ＿ＴＩＭＥＯＵＴは、ＨＹＳＴ＿ｄｅｔｅｃｔが決して真とはならない場合のみに対処するため大きい値に設定される。これは、例えば不良のＡＧＣ・Ｄ／Ａコンバータ４といった予期せぬシステムの障害時にのみに起こる。通常の状態では、ＨＹＳＴ＿ｄｅｔｅｃｔは、短時間後に真となる。信号４１を偽に設定すると、ＡＧＣは「低速追跡」モードに切り替わり、第２カウンタがＡＣＱ＿ＧＵＡＲＤ＿ＴＩＭＥより大きい場合は、ＡＧＣ取得を宣言することができる。
【００３９】
「検索捕捉」指令を受信するとすぐに、制御論理部２９は、ＨＯＬＤ信号を偽に、ＳＥＬ＿ＡＢを真に、信号４１を真に、ＡＧＣ＿ＶＡＬＩＤ及びＳＥＡＲＣＨ＿ＷＩＮＤＯＷを偽に設定する。その後、ＡＧＣ＿ＶＡＬＩＤが真に設定され、ＳＥＡＲＣＨ＿ＷＩＮＤＯＷも真に設定される場合を除いて、「公称捕捉」指令の後と同じ動作が行なわれる。
【００４０】
「公称」指令を受信するとすぐに、制御論理部２９は、ＨＯＬＤ信号を偽に、ＳＥＬ＿ＡＢを偽に、信号４１を偽に、ＡＣＧ＿ＶＡＬＩＤを真に、ＳＥＡＲＣＨ＿ＷＩＮＤＯＷを偽に設定する。この場合、上記２つのタイマーは作動していない。
「検索」指令を受信するとすぐに、制御論理部２９は、ＨＯＬＤ信号を偽に、ＳＥＬ＿ＡＢを真に、信号４１を偽に、ＡＧＣ＿ＶＡＬＩＤを真に、ＳＥＡＲＣＨ＿ＷＩＮＤＯＷを真に設定する。この場合、上記２つのタイマーは作動していない。
【００４１】
通常、「保留」指令は、移動局が電力を保存するために無線回路を絶つために設けられる。この「保留」モード作動の期間には、ループ利得は、選択的に一定値に保持される。しばらくして無線回路がオンに切換えられると、「公称」又は「検索」指令が出されるので、公称チャンネル又は検索チャンネルのいずれかのために最新の既知利得値が再記憶される。
通常、「検索捕捉」指令は、新しい無線チャンネルでの第１のセル検索期間に出される。「検索」指令は、通常、次の検索期間に使用され、この期間に前の検索期間に使われた無線チャンネルを利用されるようにし、その利得は、既に取得され第２のレジスタ３４に記憶されている。
通常、「公称捕捉」指令は、電源投入後、移動局が公称チャンネル上にあるが利得がまだ取得されていない場合に出される。
【００４２】
図３に示されるように、公称送信チャンネルのための有効データがパケット５０、５１及び５２の状態で送信されるが、これらパケットは、送信間隔５３及び５４で隔てられている。中間周波数セル検索又は中間システムセル検索は、送信間隔５３及び５４で形成された検索チャンネル内で受信器によって行なわれる。各送信間隔の開始点の検出を受けて、ＤＳＰ・タイミング制御ユニット７が「検索捕捉」指令５５を送る。指令５５は、捕捉制御論理部２９によって検出される。指令５５の検出によって、乗算手段４４を選択的に作動させることにより、スイッチ２８が作動して増幅器２７をＨＹＳＴＥＲＥＳＩＳブロック２５及び再帰型積算器４５に直列に接続する。現在、ＡＧＣ演算ブロック３は、「高速捕捉」モードの状態にある。
【００４３】
「検索捕捉」指令５５の検出により、更に、第２のレジスタ３４が再帰型積算器４５において飽和ブロック３２とスイッチ３５との間に直列に接続され、検索チャンネル作動期間に使用されたＡＧＣ値を、第２レジスタ３４が取得できるようにする。第２レジスタ３４の漸増値は、ＡＧＣ＿ＷＯＲＤ出力信号の傾斜エッジ５７に反映される。ＡＧＣ＿ＷＯＲＤ出力信号の点５８に示されるように、加算ブロック１４の出力の判別誤差信号が、ＤＳＰ・タイミング制御ユニット７からの制御パラメータＨＹＳＴＥＲＥＳＩＳより小さいことを、ＨＹＳＴＥＲＥＳＩＳブロック２５が検出した場合、捕捉制御論理ユニット２９によって、信号４１は、ＡＧＣ＿ＧＵＡＲＤ＿ＴＩＭＥ期間後にリセットされるとともに、ＡＧＣ＿ＶＡＬＩＤ信号が立ち上がり５９で真値にリセットされる。この時点、即ち、利得の取得時に、乗算手段４４によって、直ちにスイッチ２８が選択的に作動され、増幅器２６をＨＹＳＴＥＲＥＳＩＳブロック２５と再帰型積算器４５との間に直列接続する。従って、ＡＧＣ演算ブロック３は、「低速追跡」モードに入り、有効データ６０が送信間隔５３の期間に追跡される。指令５５は「検索捕捉」のため、信号ＳＥＡＲＣＨ＿ＷＩＮＤＯＷも真の値に設定される。
【００４４】
送信間隔５３の終わりに、ＤＳＰ・タイミング制御ユニット７は「公称」指令６２を送る。この指令は、乗算手段４４を選択的に作動させることによって、再度、スイッチ２８が作動して増幅器２６をＨＹＳＴＥＲＥＳＩＳブロック２５と再帰型積算器４５との間に直列接続する。従って、ＡＧＣ演算ブロック３は、再び自動的に「低速追跡」モードに保たれる。
さらに、指令６２により、捕捉制御論理部２９がＳＥＬ＿ＡＢ信号を偽にリセットし、第１のレジスタ３３が再帰型積算器４５において飽和ブロック３２とスイッチ３５との間に直列接続され、その結果、受信器の公称チャンネル作動期間に使用するためそこに記憶されている第１の最新ＡＧＣ値を取り込む。第１のレジスタ３３及び第２のレジスタ３４に記憶されたＡＧＣ値の差は、立ち上がり６４でのＡＧＣ＿ＷＯＲＤ信号の値の変化によって示される。
【００４５】
公称チャンネル作動期間に使用されるループ利得が予め取得さている場合には、判別信号誤差は、指令ワードＨＹＳＴＥＲＳＩＳより小さくなるため、ＨＹＳＴＥＲＥＳＩＳブロック２５からの出力信号ＨＹＳＴ＿ＯＵＴＰＵＴはゼロになる。その後、受信器は、公称チャンネル作動期間に受信した有効データのパケット５１の処理を継続する。
次の送信間隔５４の期間に、ＤＳＰ・タイミング制御ユニット７は、「検索」指令６６を送り、それにより、第１のレジスタが再帰型積算器４５に直列接続され、第２のレジスタ３４に記憶された第２のＡＧＣ値がブロック３６を介してＡＧＣ・Ｄ／Ａコンバータ４に送られる。第２レジスタ３４に記憶された値の再取り込みが、ＡＧＣ＿ＷＯＲＤ出力信号の立ち下がり６７に示される。
【００４６】
上記の説明から、ＡＧＣ演算ブロック３は、２つのモード、即ち「高速捕捉」及び「低速追跡」モードで作動することが分かる。２つのモード間の切換えは、制御パラメータＧＡＩＮ＿ＳＬＯＷ及びＧＡＩＮ＿ＦＡＳＴによって決定されるようなループ利得の２つの異なる値の使用によって具現化される。各検索期間の開始時に、ＡＧＣ演算ブロック３は、自動的に「高速捕捉」モードとされる。ＡＧＣ演算ブロック３は、適切なチャンネル利得を取得したことが捕捉制御論理回路２９によって確認された時に、「低速追跡」モードに切換えられる。従って、ＡＧＣ再取得時間は最小限とされるため、中間周波数作動又は中間システム作動期間にセル検索測定が影響を受ける可能性のある時間を最適化することができる。更に、公称チャンネル作動及び検索チャンネル作動のための利得の最新既知値が個別のレジスタに維持されるので、高速捕捉を達成することが可能となる。ループ利得が、制御パラメータＡＣＱ＿ＴＩＭＥＯＵＴによって表される時間のプログラム可能な数値以内で得られない場合には、ＡＧＣ演算ブロック３は自動的に「低速追跡」モードに戻る。ループ利得が有効であることを示す出力論理信号は、ＡＧＣ演算ブロック３が「低速追跡」モードにある場合のみ生成される。
最後に、本明細書に記載された自動利得制御回路に対し、本発明の精神又は範囲から逸脱することなく様々な修正及び追加を為し得ることを理解されたい。
【図面の簡単な説明】
【図１】直接シーケンス拡散スペクトラム受信器のベースバンド・モジュールの主要機能ブロックのブロック図である。
【図２】図１のベースバンド・モジュールの一部を構成する自動利得制御回路のブロック図である。
【図３】作動期間における図２の自動利得制御回路の様々な時点での信号レベルを示すタイミング図である。
【符号の説明】
１  ベースバンド・モジュール
２  受信器Ａ／Ｄ変換モジュール
３  ＡＧＣ演算ブロック
４  ＡＧＣ・Ｄ／Ａコンバータ
５  ベースバンド処理ユニット
６  無線周波前置増幅器
７  ＤＳＰ・タイミング制御ユニット
２１  パワーブロック
２２  平均ブロック
２３  ｄＢブロック
２４  減算ブロック
２５  ヒステリシスブロック
２６、２７  乗算器
２８  切換えブロック
２９  捕捉制御論理ブロック
３０、３５  スイッチ
３１  加算器
３２  飽和ブロック
３３  第１のレジスタ
３４  第２のレジスタ
３６  ＡＧＣワード検索ユニット
３７  ＲＳＳＩフォーマッタユニット
４１  信号
４３  判別ユニット
４４  乗算ユニット
４５  再帰型積算器
【図１】
0003767456.tif 000002
【図２】
0003767456.tif 000003
【図３】
0003767456.tif 000004