(57)【特許請求の範囲】
【請求項１】
基板上に陰極を形成する段階と、
前記基板上に半導体物質層を形成する段階と、
前記半導体物質層上にマスクを形成する段階と、
前記半導体物質層上部を等方性触刻し、前記半導体物質層下部を異方性蝕刻して、各々上部及び下部を具備した複数のチップを前記陰極上に形成する段階と、
前記陰極上に前記チップの下部の高さと同じ厚さで絶縁物質を蒸着して絶縁層を形成する段階と、
前記絶縁層上に傾いた角度で第１金属を積層して突出縁部を具備したゲート電極を形成する段階と、
前記マスク及び前記チップを除去して複数のホールを形成する段階と、
前記ゲート電極及び前記複数のホールの上部から９０°垂直下方に第２金属を積層して前記ホール内に複数のマイクロチップを形成する段階と、
前記ゲート電極上に付随的に積層された第２金属を除去する段階を含むことを特徴とする電界効果電子放出素子の製造方法。
【請求項２】
前記チップの各上部は円錐形であり、各下部は円筒形であることを特徴とする請求項１に記載の電界効果電子放出素子の製造方法。
【請求項３】
基板上に陰極を形成する段階と、
前記陰極上に半導体物質層を形成する段階と、
前記半導体物質層上にマスクを形成する段階と、
前記半導体物質層上部を等方性触刻し、前記半導体物質層下部を異方性蝕刻して、各々円錐形上部と円筒形下部を具備した複数のチップを形成する段階と、
前記マスクの表面に対して垂直方向に前記チップの円筒形下部の高さと同じ厚さで前記陰極上に絶縁物質を蒸着することにより絶縁層を形成する段階と、
前記絶縁層上に縁部が上部に向かうように所定の方向に第１金属を積層してゲートを形成する段階と、
前記マスクとその上に順次的に積層された前記絶縁物質及び第１金属を除去する段階と、
前記チップを蝕刻することにより複数のホールを形成する段階と、
前記ゲート上に分割層を形成し、前記分割層及び前記複数のホールの上部から９０°垂直下方に第２金属を積層することにより前記ホール内にマイクロチップを形成する段階と、
蝕刻工程で前記分割層及びその上に付随的に積層された第２金属を除去する段階を含むことを特徴とする電界効果電子放出素子の製造方法。
【請求項４】
前記円錐形上部は等方性リアクティブイオン蝕刻法により形成され、前記円筒形下部は異方性リアクティブイオン蝕刻法により形成されることを特徴とする請求項３に記載の電界効果電子放出素子の製造方法。
【請求項５】
前記等方性リアクティブイオン蝕刻法はＳＦ6／Ｏ2プラズマを使用し、前記異方性リアクティブイオン蝕刻法はＣＦ4／Ｏ2プラズマを使用することを特徴とする請求項４に記載の電界効果電子放出素子の製造方法。
【請求項６】
前記半導体物質層がシリコンを積層することにより形成されることを特徴とする請求項５に記載の電界効果電子放出素子の製造方法。
【請求項７】
前記ホールはＳＦ6／Ｏ2プラズマで前記チップを選択的に蝕刻することにより形成されることを特徴とする請求項６に記載の電界効果電子放出素子の製造方法。
【請求項８】
前記ゲートは前記マスクの上部表面に対して６５°〜７５°の方向に前記第１金属を積層することにより形成されることを特徴とする請求項３に記載の電界効果電子放出素子の製造方法。
【請求項９】
前記絶縁層は絶縁物質を前記円筒形下部の高さまで積層することにより形成されることを特徴とする請求項８に記載の電界効果電子放出素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はゲートを精巧に形成した電界効果電子放出素子の製造方法に関する。
【０００２】
【従来の技術】
従来の電界効果電子放出素子は図１１及び図１２に示されたように、基板１上に陰極層２が備えられ、陰極層２上にはマイクロチップ２ａが形成されている。前記マイクロチップ２ａは前記積層上に備えられる絶縁層３のホール３ｐ内に備えられる。そして前記絶縁層３上には前記ホール３ａに対応する開口部４ｐを有するゲート電極４が積層されている。ここで、図１２は従来の電界効果電子放出素子の立体的な形を示す。
【０００３】
【発明が解決しょうとする課題】
前記のような構造の従来の電界効果電子放出素子は陰極層２とゲート電極４との電位差により誘導された電界によりマイクロチップ２ａから電子の放出が行われる。電界はゲート電極４とマイクロチップ２ａとの間で形成される。この際、電界がマイクロチップ２ａの上端部にのみ集中されてトンネリング効果による電子放出がマイクロチップ２ａで容易に行われない。従って、ゲートの開口部の直径ｄ１の制御が重要になる。しかし現在の技術としては前記開口部の直径を１．５μｍ以下にはしにくく、均一な開口部を得るに困るという問題点がある。
【０００４】
前記のように開口部の直径が大きい場合には電界形成のための電圧が高くなるべきであり、またこれに因した消耗電力が大きくなるという問題点が発生する。具体的に、電子はマイクロチップ２ａの下端から上端に移動するに電界がマイクロチップ２ａの上端部に主に形成されるので多数の電位障壁が形成され、従って電子がマイクロチップ２ａの上端部に集まらない。このような電位障壁による電子の移動性低下の問題を克服するためには自然に電界形成のための電圧が高くなり、これに因して消耗電力が大きくなることである。さらに、この際、ジュール熱が多量に発生され、熱的劣化が発生するおそれがあり、高電圧が印加されることにより陰極層２とゲート電極４との間に介されたＳｉＯ2等で作られた絶縁層３を通した漏れ電流が多量に発生されるおそれもある。
【０００５】
また、図１３に示されたように、従来の技術では分割層５（或は犠牲層）を用いてチップを形成するので、均一なチップを得ることが難しいという問題点がある。さらに、このような製造方法は電子ビームを均一に放出するためのゲートの開口部直径ｄ１を精密に制御できないという問題点がある。
【０００６】
本発明は前記のような問題点を改善するために創案されたものであって、放出される電子ビームを効率的に制御しうるようにマイクロチップとゲートの開口部の直径が精密で均一に形成された電界効果電子放出素子の製造方法を提供するにその目的がある。
【０００７】
【発明を解決するための手段】
前記目的を達成するための本発明による電界効果電子放出素子の製造方法は、基板上に陰極を形成する段階と、前記基板上に半導体物質層を形成する段階と、前記半導体物質層上にマスクを形成する段階と、前記半導体物質層を蝕刻し、各々上部及び下部を具備した複数のチップを前記陰極上に形成する段階と、前記陰極上に絶縁物質を蒸着して絶縁層を形成する段階と、前記絶縁層上に傾いた角度で第１金属を積層して突出縁部を具備したゲート電極を形成する段階と、前記マスク及び前記チップを除去して複数のホールを形成する段階と、前記ゲート電極上に第２金属を積層して前記ホール内に複数のマイクロチップを形成する段階と、前記ゲート電極上の第２金属を除去する段階を含むことを特徴とする。
【０００８】
本発明において、前記半導体物質層を形成する段階ではＳｉを電子ービーム蒸着法により１．５〜２μｍの厚さで蒸着し、前記マスクは０．１〜０．２μｍの厚さのＡｌ或はＣｒをリフトーオフ技法でパタニングして形成することが望ましい。
【０００９】
前記チップを作る段階は、前記マスクを用いてＳＦ6／Ｏ2プラズマを利用するリアクティブイオン蝕刻法で前記半導体物質層に等方性蝕刻を行って円錐形の上部を形成する段階と、前記マスクを用いてＣＦ4／Ｏ2プラズマを利用するリアクティブイオン蝕刻法で前記半導体物質層に異方性蝕刻を行って円筒形の下部とを形成する段階を含むことが望ましい。
【００１０】
前記円錐形の上部及び円筒形の下部の高さはそれぞれ１μｍであり、前記絶縁層は前記マスクを使用して電子ビーム蒸着法としてＳｉＯ2を１μｍの厚さで蒸着して形成し、前記ゲートは前記マスクを使用して水平から６５°〜７５°の方向に照射される金属電子ビームにより蒸着され、縁部が上方に向かうように形成され、前記ホールを形成する段階は前記ゲートをマスクとして使用してＳｉよりなる前記チップをＳＦ6／Ｏ2プラズマで選択的に蝕刻して形成し、前記分割層はＡｌを電子ビーム蒸着法により２０００オングストローム〜３０００オングストロームの厚さで蒸着して形成され、前記マイクロチップは前記分割層上にＭｏを電子ビーム蒸着法により垂直下方に照射される電子ビームを利用して蒸着し、前記分割層は湿式化学蝕刻法で蝕刻するリフトオフ技法により除去されることが望ましい。
【００１１】
【発明の実施の形態】
以下、添付された図面に基づき本発明の実施の形態等を詳しく説明する。
図１は本発明による電界効果電子放出素子の概略的垂直断面図である。この図面に基づきその構造を説明すれば次のようである。
【００１２】
基板１１上にＩＴＯ陰極１２が具備され、この陰極１２上に多数のマイクロチップ１２ａが電気的に陰極１２と導通するように形成される。マイクロチップ１２ａはＭｏを蒸着して形成される。そしてこのマイクロチップ１２ａの周辺を取囲むように絶縁層１３及びゲート１４が積層された構造で形成される。即ち、前記マイクロチップ等を収容するホール１３ｐ等を多数具備するように絶縁層１３及びゲート１４が形成される。絶縁層１３はＳｉＯ2が１μｍの厚さで蒸着されて形成され、ゲート１４は金属を６５°〜７５°の方向性電子ビーム蒸着法として蒸着するが、ホール側の縁部が若干上部に向けるように鋭利に形成され、このゲートの開口部の直径は０．３〜１μｍに調節される。このようにゲート開口部１４ｐをさらに微細で均一に制作することにより、マイクロチップ１２ａから放出される電子ビームをさらに低い電圧で駆動しうる。
【００１３】
以下前記のような構造の電界効果電子放出素子の製造方法を図２乃至図９に基づき説明する。
まず、図２に示されたように、ガラス基板１１上にＩＴＯを蒸着してからパタニングして陰極１２を形成した後、陰極１２が形成された基板１１上にＳｉのような半導体物質１５を電子ービーム蒸着法として１．５〜２μｍの厚さで蒸着する。そして、Ｓｉ層１５上に０．１〜０．２μｍの厚さのＡｌ或はＣｒをリフトーオフ技法でパタニングしてマスク１６を形成する。このマスク１６の形成工程はＳｉ層１５上にフォトレジストをコーティングした後１〜２μｍの大きさのホールをフォトリソグラフィ法によりパタニングし、そのホールに０．１〜０．２μｍの厚さのＡｌ或はＣｒを蒸着し、その残り部はリフトーオフさせる方式で行われる。この時のホールのパターンは安いコンタクトプリンティングやステッパ等が使用されても良い。
【００１４】
次いで、図３及び図４に示されたように、マスク１６を利用してＳｉ層１５を蝕刻して多数の円錐形の上部１５ａと円筒形の下部１５ｂを有するチップ状で作る。このような柱形チップ状１５ａ、１５ｂは、図３に示されたように、マスク１６を用いてＳＦ6／Ｏ2プラズマを利用するリアクティブイオン蝕刻法でＳｉ層１５に等方性蝕刻を行って円錐形の上部１５ａを形成した後、図４に示されたように、マスクを用いてＣＦ4／Ｏ2プラズマを利用するリアクティブイオン蝕刻法で円錐形の上部１５ａが形成されたＳｉ層に異方性蝕刻を行って円筒形の下部１５ｂを形成する工程で制作する。ここで、柱形チップ状のシリコンで円錐形の上部１５ａ及び円筒形の下部１５ｂの高さは各々１μｍほどで形成する。
【００１５】
次いで、図５に示されたように、チップ状のＳｉ層１５ａ、１５ｂが形成された基板１１上にマスク１６を用いて絶縁物質を全面的に蒸着して絶縁層１３ａを形成する。この絶縁層１３ａはマスクを使用して電子ビーム蒸着法でＳｉＯ2を円筒形の下部１５ｂの高さの１μｍの厚さで蒸着して形成する。そして、この絶縁層１３ａ上にゲート形成用の金属を全面的に蒸着してゲート１４ａを形成する。このゲート１４ａはゲート形成用の金属電子ビームをマスク１６の平面に対して６５°〜７５°の方向に傾けて照射し、図５に示されたように、その縁部がチップ状の上部１５ａの傾斜面に蒸着させることにより上方に向けるように形成する。このような傾いた電子ビームの照射による傾斜面の蒸着を利用すれば直径２μｍほどのパターン（マスク）でゲート開口部の直径ｄ２を０．３〜１μｍほどに均一に減らして製造しうる長所がある。
【００１６】
次いで、図５に示されたようなマスク１６及びこのマスク上に積層された絶縁物質１３ｂとゲート形成用の金属１４ｂをマスク１６を湿式化学蝕刻法で除去するリフトオフ技法を使用し、図６に示されたように除去する。
【００１７】
次いで、図６のシリコンで形成されたチップ１５ａ、１５ｂをゲート１４ａをマスクで利用して選択的に蝕刻し、図７に示されたように、ゲート開口部１４Ｐ及びホール１３Ｐを形成する。この際、シリコンはＳＦ6／Ｏ2プラズマで蝕刻する。このＳＦ6／Ｏ2プラズマは絶縁層１３を構成するＳｉＯ2はほとんど蝕刻しない。
【００１８】
次いで、図８に示されたように、ゲート１４上にＡｌを電子ビーム蒸着法で２０００オングストローム〜３０００オングストロームの厚さに蒸着して分割層１７を形成し、このゲート１４の上部から９０°垂直下方にＭｏ電子ビームを照射してマイクロチップ１２ａを形成する。この際、付随的に蒸着されたＭｏ層１２ｂは湿式化学蝕刻法でＡｌ分割層１７を蝕刻するリフトオフ技法で除去して図９に示されたように素子を完成する。
【００１９】
前記のような方法で製造された電界効果電子放出素子は図１０に示されたように、蛍光体１８が塗布された陽極１９を具備した後、その内部を真空状態とし、陰極１２ラインを接地したり、或は−電圧でバイアス電圧を印加し、ゲート１４ラインに＋電圧を印加すれば、鋭利なマイクロチップ１２ａから電子が放出される。この際、放出された電子は陽極１９にコーティングされた蛍光体１８を打って光ることになる。このような駆動方式を応用すれば画像表示素子として適するだけでなく、蛍光体の代りに他のメカニズムを応用すれば超高周波増幅器及びセンサーへの応用もできる。
【００２０】
【発明の効果】
前記のように、本発明による電界効果電子放出素子の製造方法は、構造的にゲートの開口部のサイズをさらに微細で均一にするため、さらに低電圧で駆動可能な素子内に従来の低解像度のマスクをアライン（２μｍレベル）し、シリコンチップ円錐形の上部の構造の傾斜面を利用してゲートを形成することにより、プラズマ蝕刻法で直径２μｍほどのマスクパターンにサブミクロン単位（０．３〜１μｍ）のゲート開口部を均一に形成しうる。また、リアクティブイオン蝕刻法及び電子ビーム蒸着法等の低温工程を活用することによりガラス基板上に素子を形成しやすく、平板表示素子、超高周波増幅器及びセンサー等への適用が可能であるという長所がある。
【図面の簡単な説明】
【図１】  本発明による電界効果電子放出素子の概略的垂直断面図である。
【図２】  マスク形成後の垂直断面図である。
【図３】  リアクティブイオン蝕刻法で等方性蝕刻を行った後の垂直断面図である。
【図４】  リアクティブイオン蝕刻法で異方性蝕刻を行った後の垂直断面図である。
【図５】  絶縁層及びゲートの蒸着後の垂直断面図である。
【図６】  マスクを蝕刻するリフトオフ技法を行った後の垂直断面図である。
【図７】  シリコンを蝕刻してホールを形成した後の垂直断面図である。
【図８】  分割層を形成した後金属を蒸着してマイクロチップを形成する工程を示す垂直断面図である。
【図９】  不要な蒸着物を除去して素子を完成した後の垂直断面図である。
【図１０】  本発明による電界効果電子放出素子を具体的に画像表示素子として適用した実施形態の垂直断面図である。
【図１１】  従来の電界効果電子放出素子の概略的垂直断面図である。
【図１２】  図１１の電界効果電子放出素子の概略的斜視図である。
【図１３】  図１１の電界効果電子放出素子の１つの製造工程を示す垂直断面図である。
【符号の説明】
１１  基板
１２  陰極
１２ａ  マイクロチップ
１３  絶縁層
１３Ｐ  ホール
１４  ゲート
１５  Ｓｉ層
１６  マスク
１７  分割層
【図１】
0003767952.tif 000002
【図２】
0003767952.tif 000003
【図３】
0003767952.tif 000004
【図４】
0003767952.tif 000005
【図５】
0003767952.tif 000006
【図６】
0003767952.tif 000007
【図７】
0003767952.tif 000008
【図８】
0003767952.tif 000009
【図９】
0003767952.tif 000010
【図１０】
0003767952.tif 000011
【図１１】
0003767952.tif 000012
【図１２】
0003767952.tif 000013
【図１３】
0003767952.tif 000014