(57)【特許請求の範囲】
【請求項１】
絶縁基板上に設けられたゲート電極と、
該ゲート電極および前記絶縁基板の上面を覆うゲート絶縁膜と、
前記ゲート電極上に前記ゲート絶縁膜を介して設けられたアモルファスシリコン膜と、
該アモルファスシリコン膜上に設けられたエッチングストッパとからなり、
アモルファスシリコン膜がエッチングストッパより外側にパターニングされ、
さらに前記絶縁膜上の前記エッチングストッパの一端面にシリサイド化合物からなるソース電極が設けられており、前記一端面に対向する端面にシリサイド化合物からなるドレイン電極が設けられており、さらに、前記ソース電極と前記エッチングストッパのあいだ、および前記ドレイン電極と前記エッチングストッパのあいだにシリサイド電極が設けられてなるエッチングストッパ型の薄膜トランジスタであって、
前記シリサイド電極を露出させることなく前記エッチングストッパの前記一端面と前記一端面に対向する端面以外の端面側の前記アモルファスシリコン膜の端面がエッチングされてなる薄膜トランジスタ。
【請求項２】
（ａ）絶縁基板上にゲート電極を形成する工程と、
（ｂ）該ゲート電極上にゲート絶縁膜を介してアモルファスシリコン膜を成膜する工程と、
（ｃ）前記アモルファスシリコン膜上にエッチングストッパを形成する工程と、（ｄ）前記エッチングストッパで覆われていない部分の前記アモルファスシリコン膜にイオンドープし、ｎ型アモルファスシリコン膜を形成する工程と、
（ｅ）前記ｎ型アモルファスシリコン膜を前記エッチングストッパよりも面積が大きくなるようにエッチングしてパターニングする工程と、
（ｆ）前記ｎ型アモルファスシリコン膜を覆うように金属膜を形成し、前記アモルファスシリコン膜と金属膜との接触部にシリサイド膜を形成する工程と、
（ｇ）前記金属膜をパターニングしてソース電極およびドレイン電極を形成する工程と、
（ｈ）前記ソース電極と前記ドレイン電極とに挟まれた領域を上下方向の幅がエッチングストッパよりせまいレジストで覆い、前記レジストで覆われない部分で、かつ前記（ｇ）工程のパターニングの際に前記金属膜が除去された部分の前記エッチングストッパのソース・ドレイン側でない２つの側端面を含む前記シリサイド膜および前記ｎ型アモルファスシリコン膜をエッチングする工程
とを含むエッチングストッパ型の薄膜トランジスタの製法。
【請求項３】
前記（ｇ）工程より前でかつ前記（ｆ）工程よりあとに、前記金属膜を前記ソース電極とドレイン電極とが形成される領域に挟まれた領域、および前記ソース電極とドレイン電極が形成される領域を覆い、ソース・ドレイン側でない２つの側端面でエッチングストッパの内側となるようにパターニングし、当該パターニングされた金属膜を保護パターンとする工程と、前記保護パターンで覆われない部分でかつ前記（ｇ）工程のパターニングの際に前記金属膜が除去された部分の前記シリサイド膜および前記ｎ型アモルファスシリコン膜をエッチングする工程とをさらに含む請求項２記載の薄膜トランジスタの製法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴという）マトリクス液晶表示装置の構造に関する。とくに、ＴＦＴマトリクスに関する。
【０００２】
【従来の技術】
図７は一般的な液晶表示装置の説明図である。図７において、１はゲート電極であり、２はエッチングストッパであり、３はアモルファスシリコン膜であり、４はソース電極であり、５はドレイン電極であり、６はシリサイド電極であり、１９はアモルファスシリコンの露出部である。
【０００３】
つぎに、従来の薄膜トランジスタの構成について、図７にもとづいて説明する。
【０００４】
まず、図７（ａ）に示すように、ガラスからなる透明基板（図示せず）上にスパッタリング法によりクロムからなる金属膜を成膜したのち、パターニングし、ゲート電極１を形成する。つぎに、プラズマＣＶＤ法により第１のシリコン窒化膜、アモルファスシリコン膜、第２のシリコン窒化膜の順に成膜したのち、第２のシリコン窒化膜をパターニングすることによってエッチングストッパ２を形成し、さらにリンイオンをアモルファスシリコン膜３の全面にイオンドープし、ｎ型アモルファスシリコン膜を形成する。プラズマＣＶＤ法で成膜する際、すべての膜は、図７（ａ）のアモルファスシリコン３のように、ゲート電極１全体を覆うように形成される。
【０００５】
つぎに、図７（ｂ）に示すように、ｎ型アモルファスシリコン膜３ａをパターニングする。このとき、エッチングストッパ２のクロムシリサイド側の端面部にｎ型アモルファスシリコンの露出部１９が生じる。
【０００６】
アモルファスシリコン膜３のパターニングののち、たとえば１層目がクロムからなり、２層目がアルミニウムからなるように、下から順に金属膜を成膜し、当該２層の膜をパターニングしてソース電極４およびドレイン電極５を形成する。このときソース電極４とエッチングストッパ２のあいだには、ｎ型アモルファスシリコン膜３ａと、クロムなどの金属との化合物である、いわゆるシリサイドからなる電極（以下、単にシリサイド電極という）６が形成される。
【０００７】
【発明が解決しようとする課題】
前記構成において作成した液晶表示装置では、ソース電極４とエッチングストッパ２のあいだだけではなく、アモルファスシリコンの露出部１９も前記金属膜に含まれるクロムなどの金属と接触するため、アモルファスシリコンの露出部１９にもシリサイド膜が形成される。このため、ＴＦＴのリーク電流が増加するので表示特性の劣化が生じる。
【０００８】
また、表示特性の劣化を防ぐためにシリサイド膜を除去するばあい、ＣＦ4とＯ2の混合ガスによるドライエッチングあるいはフッ酸を用いたウエットエッチングを行うので、シリサイド膜のみならず、シリサイド電極６もエッチングされてしまう。したがって、ＴＦＴのオン電流が減少し、コントラスト低下などの表示不良が生じる。
【０００９】
以上のように、従来の液晶表示装置はＴＦＴのリーク電流を増加させるシリサイド膜を除去しつつも、シリサイド電極として機能する部分は必要最小限残す必要があることにより、シリサイド膜を除去するプロセスの制御が非常に困難であった。
【００１０】
本発明はかかる問題を解決するため、ＴＦＴのリーク電流を増加させる不要なシリサイド膜を除去しうると共に、シリサイド電極部の必要なシリサイド膜は除去されない構造のＴＦＴおよびその製法を提供することを目的とする。
【００１２】
本発明の薄膜トランジスタは、絶縁基板上に設けられたゲート電極と、
該ゲート電極および前記絶縁基板の上面を覆うゲート絶縁膜と、
前記ゲート電極上に前記ゲート絶縁膜を介して設けられたアモルファスシリコン膜と、
該アモルファスシリコン膜上に設けられたエッチングストッパを少なくとも含み、アモルファスシリコン膜がエッチングストッパより外側にパターニングされ、さらに前記絶縁膜上の前記エッチングストッパの一端面にシリサイド化合物からなるソース電極が設けられており、前記一端面に対向する端面にシリサイド化合物からなるドレイン電極が設けられており、さらに、前記ソース電極と前記エッチングストッパのあいだ、および前記ドレイン電極と前記エッチングストッパのあいだにシリサイド電極が設けられてなるエッチングストッパ型の薄膜トランジスタであって、
前記シリサイド電極を露出させることなく前記エッチングストッパの前記一端面と前記一端面に対向する端面以外の端面側の前記アモルファスシリコン膜の端面がエッチングされていることを特徴とする。
【００１５】
本発明の薄膜トランジスタの製法は、（ａ）絶縁基板上にゲート電極を形成する工程と、
（ｂ）該ゲート電極上にゲート絶縁膜を介してアモルファスシリコン膜を成膜する工程と、
（ｃ）前記アモルファスシリコン膜上にエッチングストッパを形成する工程と、（ｄ）前記エッチングストッパで覆われていない部分の前記アモルファスシリコン膜にイオンドープし、ｎ型アモルファスシリコン膜を形成する工程と、
（ｅ）前記ｎ型アモルファスシリコン膜を前記エッチングストッパよりも面積が大きくなるようにエッチングしてパターニングする工程と、
（ｆ）前記ｎ型アモルファスシリコン膜を覆うように金属膜を形成し、前記アモルファスシリコン膜と金属膜との接触部にシリサイド膜を形成する工程と、
（ｇ）前記金属膜をパターニングしてソース電極およびドレイン電極を形成する工程と、
（ｈ）前記ソース電極と前記ドレイン電極とに挟まれた領域を上下方向の幅がエッチングストッパよりせまいレジストで覆い、前記レジストで覆われない部分で、かつ前記（ｇ）工程のパターニングの際に前記金属膜が除去された部分の前記エッチングストッパのソース・ドレイン側でない２つの側端面を含む前記シリサイド膜および前記ｎ型アモルファスシリコン膜エッチングする工程と
を含むことを特徴とする。
【００１６】
前記（ｇ）工程より前でかつ前記（ｆ）工程よりあとに、前記金属膜を前記ソース電極とドレイン電極とが形成される領域に挟まれた領域、および前記ソース電極とドレイン電極が形成される領域を覆い、ソース・ドレイン側でない２つの側端面でエッチングストッパの内側となるようにパターニングし、当該パターニングされた金属膜を保護パターンとする工程と、前記保護パターンで覆われない部分でかつ前記（ｇ）工程のパターニングの際に前記金属膜が除去された部分の前記シリサイド膜および前記ｎ型アモルファスシリコン膜をエッチングする工程とをさらに含むことが、シリサイド電極として必要な部分が除去されず、ＴＦＴの良好なオン電流をうることができるため好ましい。
【００１７】
【発明の実施の形態】
実施の形態１．
つぎに、図面を参照しながら本発明の薄膜トランジスタの第１の実施の形態について説明する。
【００１８】
図１は本発明の薄膜トランジスタにかかわる第１の実施の形態の工程説明図である。図１において、１はゲート電極であり、２はエッチングストッパであり、３はアモルファスシリコン膜であり、３ａはｎ型アモルファスシリコン膜であり、４はソース電極であり、５はドレイン電極であり、６はシリサイド電極であり、９はアモルファスシリコン膜の端面である。
【００１９】
つぎに本発明の第１の実施の形態における薄膜トランジスタの構成について、その製造工程とともに図１に基づいて説明する。
【００２０】
まず、図１（ａ）に示すように、スパッタリング法によりクロム、アルミニウム、タンタル、モリブデンなどの単独またはその２種以上の合金からなる膜をガラスなどの透明基板（図示せず）上に１００〜５００ｎｍの厚さに成膜したのち、パターニングしてゲート電極１（ゲート電極線を含む）を形成する。つぎにプラズマＣＶＤ法により、第１のシリコン窒化膜からなるゲート絶縁膜（図示せず）、アモルファスシリコン膜３の順に、それぞれ３００〜５００ｎｍの厚さ、２０〜１００ｎｍの厚さに成膜する。ここで、プラズマＣＶＤ法によってゲート絶縁膜とアモルファスシリコン膜は、絶縁基板の上面の全面を覆うように形成される。ゲート絶縁膜およびアモルファスシリコン膜３の成膜ののち、アモルファスシリコン膜３を所望の大きさ、たとえば図１において上下方向の長さが８〜３８μｍであり、左右方向の長さが１０〜２７μｍとなるようにパターニング形成する。
【００２１】
つぎに、第２のシリコン窒化膜をプラズマＣＶＤ法により２００〜３００ｎｍ程度の厚さに成膜したのち、第２のシリコン窒化膜をパターニングすることにより、図１（ｂ）に示されるエッチングストッパ２を形成する。パターニングの際、一般的には表面露光が用いられるが、裏面露光を用いてもよい。裏面露光を用いると、寄生容量が小さいＴＦＴを形成することができる。エッチングストッパ２の大きさは、たとえば図１において上下方向の長さが８〜４８μｍであり、左右方向の長さが４〜１０μｍである。すなわち、アモルファスシリコン膜３の一端面と前記一端面に対向する端面（図１（ａ）においてアモルファスシリコン膜３の左右方向の端面）は、エッチングストッパ２の端面よりも３〜７．５μｍの大きさだけ外側にあるのでエッチングストッパ２に覆われない。一方、アモルファスシリコン膜３の前記一端面と当該一端面に対向する端面以外の端面（図１（ａ）においては上下方向の端面）９において、エッチングストッパ２の端面が長さＨ（Ｈは１〜５μｍ）だけ外側にありアモルファスシリコン膜３を覆うよう、エッチングストッパ２をパターニング形成する。
【００２２】
つぎに、リンイオンを、パターニングされたアモルファスシリコン膜３の露出した表面のうちエッチングストッパ２に覆われていない部分に注入しｎ型化することにより、リンイオンの注入された部分のアモルファスシリコン膜３にｎ型アモルファスシリコン膜３ａが形成される。
【００２３】
そののち、金属膜、たとえば１層目をクロム膜（図示せず）とし、２層目をアルミニウム膜（図示せず）として、それぞれ厚さ１００〜３００ｎｍ、および厚さ１００〜３００ｎｍになるようにスパッタリング法で下から順に上下２層に成膜し、当該２層の膜をパターニングしてソース電極４およびドレイン電極５を形成する（図１（ｃ）参照）。このとき、ソース電極４とドレイン電極５は、ｎ型アモルファスシリコン膜３ａと接触しているために、シリサイド化合物となっている。ソース電極４は、エッチングストッパ２の一端面（図１（ｃ）ではエッチングストッパ２に対して左側）に形成され、ドレイン電極５は、エッチングストッパ２の前記一端面に対向する端面（図１（ｃ）ではエッチングストッパ２に対して右側）に形成される。このとき、ソース電極４とエッチングストッパ２のあいだ、およびドレイン電極５とエッチングストッパ２のあいだには、ｎ型アモルファスシリコン膜３ａとクロムの化合物、すなわち、シリコンと金属の化合物であるシリサイドの膜からなるシリサイド電極６が形成される。金属膜としては、クロム膜とアルミニウム膜のかわりに、それぞれモリブデンとタンタルの合金からなる膜、およびチタン単独からなる膜を用いることもできる。
【００２４】
つぎに第３のシリコン窒化膜をプラズマＣＶＤ法により３００〜６００ｎｍの厚さに成膜する。
【００２５】
このようにして、所望のＴＦＴが完成する。
【００２６】
前述の第１の実施の形態においてはアモルファスシリコン膜３（のちの、ｎ型アモルファスシリコン膜３ａ）の端面９がエッチングストッパ２に覆われるため、クロムなどからなる金属膜の成膜時にｎ型アモルファスシリコン膜３ａの端面９とクロムなどからなる金属膜とが接触しない。したがって、ｎ型アモルファスシリコン膜３ａの端面９にはシリサイド膜が生じない。このため、従来のように前記２層の膜をパターニングしてソース電極４およびドレイン電極５を形成したのちに、シリサイド膜を除去する必要がなく、シリサイド電極６を確実に形成することができる。シリサイド膜がｎ型アモルファスシリコン膜３ａの端部９に残らないので、ＴＦＴのリーク電流を抑制することができ、ＴＦＴが搭載される表示装置の表示特性を改善することができる。
【００２７】
また、ソース電極４およびドレイン電極５をパターニング形成したのちにシリサイド膜を除去するプロセスをなくすことができるので、シリサイド電極６を確実に形成することができる。したがって液晶表示装置の製品歩留りの向上とコストの低減を図ることができる。
【００２８】
実施の形態２．
図２は本発明の薄膜トランジスタにかかわる第２の実施の形態の工程説明図である。図２において、図１と同一のものには同一の符号を付しており、８はレジストである。
【００２９】
つぎに本発明の第２の実施の形態における薄膜トランジスタの構成について、その製造工程とともに図２に基づいて説明する。
【００３０】
まず、図２（ａ）に示すように、スパッタリング法によりクロム、アルミニウム、タンタル、モリブデンなどの単独またはその２種以上の合金からなる膜をガラスなどの透明基板（図示せず）上に１００〜５００ｎｍの厚さに成膜したのち、パターニングしてゲート電極１を形成する。つぎに、プラズマＣＶＤ法により、第１のシリコン窒化膜からなるゲート絶縁膜（図示せず）、アモルファスシリコン膜、および第２のシリコン窒化膜の順に、それぞれ３００〜５００ｎｍの厚さ、２０〜１００ｎｍの厚さ、および２００〜３００ｎｍの厚さに成膜する。プラズマＣＶＤ法によって、ゲート絶縁膜およびアモルファスシリコン膜は、絶縁基板の上面の全面を覆うように形成される。
【００３１】
そののち、第２のシリコン窒化膜をパターニングし、エッチングストッパ２を形成する。パターニングの際、表面露光が用いられるが、裏面露光を用いてもよい。裏面露光を用いると、寄生容量が小さいＴＦＴを形成することができる。エッチングストッパ２の大きさは、実施の形態１と同様であり、たとえば上下方向の長さが８〜４８μｍであり、左右方向の長さが４〜１０μｍである。
【００３２】
エッチングストッパ２の形成ののちに、リンイオンを、前述のアモルファスシリコン膜の露出した表面のうちエッチングストッパ２に覆われていない部分に注入し、ｎ型化することによって、リンイオンの注入された部分のアモルファスシリコン膜３にｎ型アモルファスシリコン膜３ａが形成される。そののち、ｎ型アモルファスシリコン膜３ａをＳＦ6によりエッチングしてｎ型アモルファスシリコン膜３ａの大きさがつぎのようになるようにパターニングする。ｎ型アモルファスシリコン膜３ａの一端面と前記一端面に対向する端面（図２（ａ）においてｎ型アモルファスシリコン膜３ａの左右方向の端面）は、エッチングストッパ２の端面よりも３〜７．５μｍの大きさだけ外側にあり、ｎ型アモルファスシリコン膜３ａの左右方向の端面がエッチングストッパ２に覆われないように形成される。一方、ｎ型アモルファスシリコン膜３ａの前記一端面と当該一端面に対向する端面以外の端面（図２（ａ）においては上下方向の端面、以下、単に上下方向の端面という）９において、エッチングストッパ２の端面がｎ型アモルファスシリコン膜３ａの端面よりも１〜５μｍだけ内側にあり、ｎ型アモルファスシリコン膜３ａの上下方向の端面９がエッチングストッパ２に覆われないようにｎ型アモルファスシリコン膜３ａをパターニング形成する。これは、エッチングストッパ２とｎ型アモルファスシリコンの端面が一致すると、後述の（クロム）シリサイド膜のエッチング時にエッチングストッパ２がバリアとなってシリサイド膜にエッチングガスがあたりにくくなり、シリサイド膜のエッチング不足となるためである。
【００３３】
そののち、金属膜、たとえば１層目をクロム膜（図示せず）とし、２層目をアルミニウム膜（図示せず）として、それぞれ厚さ１００〜３００ｎｍ、および厚さ１００〜３００ｎｍになるようにスパッタリング法で下から順に上下２層に成膜し、当該２層の膜をパターニングしてソース電極４およびドレイン電極５を形成する（図２（ｂ）参照）。このとき、ソース電極４とドレイン電極５は、ｎ型アモルファスシリコン膜３ａと接触しているために、シリサイド化合物となっている。ソース電極４は、エッチングストッパ２の一端面（図２（ｂ）ではエッチングストッパ２に対して左側）に形成され、ドレイン電極５は、エッチングストッパ２の前記一端面に対向する端面（図２（ｂ）ではエッチングストッパ２に対して右側）に形成される。このとき、ソース電極４とエッチングストッパ２のあいだ、およびドレイン電極５とエッチングストッパ２のあいだにはｎ型アモルファスシリコン膜３ａとクロムの化合物、すなわち、シリコンと金属の化合物であるシリサイドからなるシリサイド膜７が形成される。金属膜としては、クロム膜とアルミニウム膜のかわりに、それぞれモリブデンとタンタルの合金からなる膜、およびチタン単独からなる膜を用いることもできる。
【００３４】
つぎに、シリサイド膜７のうちシリサイド電極６に必要な部分を少なくとも覆うようにレジスト８をパターニング形成する。レジスト８はｘ×ｙの大きさになるように形成され、ｘとｙはそれぞれ１０〜４０μｍおよび８〜１９μｍである。
【００３５】
つぎに、不必要な部分のシリサイド膜７、すなわちレジスト８に覆われていない部分（レジスト８より外側にある部分）で、かつ前記金属膜のパターニングの際に前記金属膜が除去された部分のシリサイド膜７、およびシリサイド膜７の下層にあるｎ型アモルファスシリコン膜３ａをＣＦ4 とＯ2 の混合ガスによるドライエッチングまたはフッ酸を用いたウェットエッチングによって除去したのち、レジスト８を剥離する（図２（ｄ）参照）。前記ドライまたはウェットエッチングによって除去されなかったシリサイド膜７がシリサイド電極６である。いいかえれば、シリサイド電極６は露出されることなく、エッチングストッパ２の左右方向の端面以外の端面（図２の上下方向の端面）側におけるｎ型アモルファスシリコン膜３ａの端面のシリサイド膜がエッチングされる。こののち、ＳＦ6を用いたドライエッチングによりｎ型アモルファスシリコン膜３ａをエッチングする。このとき、ソース電極４およびドレイン電極５、シリサイド電極６、エッチングストッパ２で覆われた部分以外のｎ型アモルファスシリコン膜３ａがエッチングされる。
【００３６】
つぎに第３のシリコン窒化膜をプラズマＣＶＤ法により３００〜６００ｎｍの厚さに成膜する。
【００３７】
このようにして、所望のＴＦＴが完成する。
【００３８】
前述の第２の実施の形態においては、シリサイド電極６を形成する際、シリサイド電極として必要な部分をレジスト８で覆ったのちに、不要な部分のシリサイド膜を除去する。このとき、シリサイド電極６として必要な部分のシリサイド膜は除去されない。不要な部分のシリサイド膜が除去されることにより、ＴＦＴのリーク電流を抑制することができるので、ＴＦＴが搭載される表示装置の表示特性を改善することができる。
【００３９】
また、ソース電極４およびドレイン電極５をパターニング形成したのちにシリサイド膜を除去するプロセスにおいて、シリサイド電極６の部分は除去されない。したがって、シリサイド膜を除去するプロセスによるダメージなく、つまりシリサイド電極が破損することなくシリサイド電極を形成することができるので、トランジスタのオン電流が減少しない。よってコントラストが低下せず、ＴＦＴの搭載される表示装置の表示特性を改善することができる。また、ソース電極４およびドレイン電極５のパターニング形成後にシリサイドを除去するプロセスをなくすことができるため、シリサイド電極６を確実に形成することができ、液晶表示装置の製品歩留りの向上とコストの低減を図ることができる。
【００４０】
実施の形態３．
図３は本発明の薄膜トランジスタにかかわる第３の実施の形態の工程説明図である。図３において、図１と同一のものには同一の符号を付しており、１０はシリサイド電極の保護パターンである。
【００４１】
つぎに本発明の第３の実施の形態における薄膜トランジスタの構成について、その製造工程とともに図３に基づいて説明する。
【００４２】
まず、図３（ａ）に示すように、スパッタリング法によりクロム、アルミニウム、タンタル、モリブデンなどの単独またはその２種以上の合金からなる膜をガラスなどの透明基板（図示せず）上に３００〜５００ｎｍの厚さに成膜したのち、パターニングしてゲート電極１を形成する。つぎに、プラズマＣＶＤ法により、第１のシリコン窒化膜からなるゲート絶縁膜（図示せず）、アモルファスシリコン膜、および第２のシリコン窒化膜の順に、それぞれ１００〜５００ｎｍの厚さ、２０〜１００ｎｍの厚さ、および２００〜３００ｎｍの厚さに成膜する。
【００４３】
そののち、第２のシリコン窒化膜をパターニングし、エッチングストッパ２を形成する。パターニングの際、表面露光を用いるが、裏面露光を用いてもよい。裏面露光を用いると、寄生容量が小さいＴＦＴを形成することができる。エッチングストッパ２の大きさは、実施の形態２と同様であり、たとえば上下方向の長さが８〜４８μｍであり、左右方向の長さが４〜１０μｍである。また、プラズマＣＶＤ法によってゲート絶縁膜およびアモルファスシリコン膜は絶縁基板の上面の全面を覆うように形成されている。
【００４４】
エッチングストッパ２の形成ののちに、リンイオンを、アモルファスシリコン膜の露出した表面のうちエッチングストッパ２に覆われていない部分に注入してｎ型化することにより、リンイオンの注入された部分のアモルファスシリコン膜３にｎ型アモルファスシリコン膜３ａが形成される。そののち、ｎ型アモルファスシリコン膜３ａをＳＦ6によりエッチングしてｎ型アモルファスシリコン膜３ａの大きさがつぎのようになるようにパターニングする。ｎ型アモルファスシリコン膜３ａの一端面と前記一端面に対向する端面（図３（ａ）においてｎ型アモルファスシリコン膜３ａの左右方向の端面）は、エッチングストッパ２の端面よりも３〜７．５μｍの大きさだけ外側にあり、ｎ型アモルファスシリコン膜３ａの左右方向の端面がエッチングストッパ２に覆われないように形成される。一方、ｎ型アモルファスシリコン膜３ａの前記一端面と当該一端面に対向する端面以外の端面（図３（ａ）においては上下方向の端面）９において、エッチングストッパ２の端面がｎ型アモルファスシリコン膜３ａの端面よりも１〜５μｍだけ内側にあり、ｎ型アモルファスシリコン膜３ａの上下方向の端面がエッチングストッパ２に覆われないようにｎ型アモルファスシリコン膜３ａをパターニング形成する。これはエッチングストッパ２とｎ型アモルファスシリコン膜３ａの端面が一致すると、後述の（クロム）シリサイド膜のエッチング時にエッチングストッパ２がバリアとなってシリサイド膜にエッチングガスがあたりにくくなり、シリサイド膜のエッチング不足となるためである。
【００４５】
そののち、金属膜、たとえば１層目がクロム膜（図示せず）で、２層目がアルミニウム膜（図示せず）を、それぞれ厚さ１００〜３００ｎｍ、厚さ１００〜３００ｎｍにスパッタリング法で下から順に上下２層に成膜する。このとき、ｎ型アモルファスシリコン膜３ａとクロムの化合物、すなわち、シリコンと金属の化合物であるシリサイドからなるシリサイド膜７が図３（ｂ）に示すように形成される。ここで、金属膜としてクロム膜とアルミニウム膜のかわりに、それぞれモリブデンとタンタルの合金からなる膜およびチタン単独からなる膜を用いることもできる。
【００４６】
そののち、図３（ｂ）に示すように、前記２層の金属膜をソース電極とドレイン電極が形成される領域に挟まれた領域、および前記ソース電極とドレイン電極が形成される領域を覆うようにパターニングし、当該パターニングされた２層の金属膜をシリサイド電極の保護パターン１０とする。
【００４７】
つぎに、シリサイド電極の保護パターン１０で覆われていない不必要な部分のシリサイド膜７をＣＦ4 とＯ2 の混合ガスによるドライエッチングまたはフッ酸を用いたウェットエッチングによって除去する。こののち、ＳＦ6を用いたドライエッチングによりｎ型アモルファスシリコン膜３ａをエッチングする。このとき、ソース電極４およびドレイン電極５、シリサイド電極６、エッチングストッパ２で覆われた部分以外のｎ型アモルファスシリコン膜３ａがエッチングされる。そののち、前述のクロム膜とアルミニウム膜の２層の膜からなる保護パターン１０において不必要な部分をウェットエッチングによって除去し、保護パターン１０をパターニングすることによってソース電極４とドレイン電極５を形成する（図３（ｃ）参照）。このとき、ソース電極４とドレイン電極５は、ｎ型アモルファスシリコン膜３ａと接触しているために、シリサイド化合物となっている。その際、エッチングにより露出した前記シリサイド膜７はシリサイド電極６となる。ソース電極４は、エッチングストッパ２の一端面（図３（ｃ）ではエッチングストッパ２に対して左側）に形成され、ドレイン電極５は、エッチングストッパ２の前記一端面に対向する端面（図３（ｃ）ではエッチングストッパ２に対して右側）に形成される。前述の保護パターン１０の不必要な部分のエッチング方法としては、保護パターンの金属の種類によってはドライエッチングを用いることもできる。
【００４８】
つぎに、第３のシリコン窒化膜をプラズマＣＶＤ法により３００〜６００ｎｍの厚さに成膜する。
【００４９】
このようにして、所望のＴＦＴが完成する。
【００５０】
前述の第３の実施の形態においては、シリサイド電極６を形成する際、シリサイド電極として必要な部分をシリサイド電極の保護パターン１０で覆ったのちに不要な部分のシリサイド膜を除去する。したがって、シリサイド電極６として必要な部分のシリサイド膜は除去されない。不要な部分のシリサイド膜が除去されることにより、ＴＦＴのリーク電流を抑制することができるので、ＴＦＴが搭載される表示装置の表示特性を改善することができる。
【００５１】
また、ソース電極４およびドレイン電極５のパターニング形成後のシリサイド膜を除去するプロセスにおいて、シリサイド電極６の部分は除去されない。したがって、シリサイド膜を除去するプロセスによるダメージなく、つまりシリサイド電極が破損することなく、シリサイド電極を形成することができるので、トランジスタのオン電流は減少しない。よって、ＴＦＴが搭載される表示装置のコントラストが低下せず、表示特性を改善することができる。また、ソース電極４およびドレイン電極５のパターニング形成後にシリサイド膜を除去するプロセスをなくすことができるため、シリサイド電極６を確実に形成することができ、液晶表示装置の製品歩留りの向上とコストの低減を図ることができる。
【００５２】
実施の形態４．
図４は本発明の薄膜トランジスタにかかわる第４の実施の形態の工程説明図である。図４において、図３と同一のものには同一の符号を付している。また、図５は、図４（ｂ）のＡ−Ａ線断面における部分拡大図である。
【００５３】
つぎに本発明の第４の実施の形態における薄膜トランジスタの構成について、その製造工程とともに図４に基づいて説明する。
【００５４】
まず、図４（ａ）に示すように、スパッタリング法によりクロム、アルミニウム、タンタル、モリブデンなどの単独またはその２種以上の合金からなる膜をガラスなどの透明基板（図示せず）上に１００〜５００ｎｍの厚さに成膜したのち、パターニングしてゲート電極１を形成する。つぎに、プラズマＣＶＤ法により、第１のシリコン窒化膜からなるゲート絶縁膜（図示せず）、アモルファスシリコン膜３、および第２のシリコン窒化膜の順に、それぞれ３００〜５００ｎｍの厚さ、２０〜１００ｎｍの厚さ、および２００〜３００ｎｍの厚さに成膜する。プラズマＣＶＤ法によって、ゲート絶縁膜およびアモルファスシリコン膜３は絶縁基板の上面の全面を覆うように形成されている。そののち、第２のシリコン窒化膜をパターニングし、エッチングストッパ２を形成する。パターニングの際、表面露光が用いられるが、裏面露光を用いてもよい。裏面露光を用いると、寄生容量が小さいＴＦＴを形成することができる。エッチングストッパ２の大きさは、たとえば図４において上下方向の長さが８〜４８μｍであり、左右方向の長さが４〜１０μｍである。
【００５５】
エッチングストッパ２の形成ののちに、リンイオンを、アモルファスシリコン膜３の露出した表面のうちエッチングストッパ２に覆われていない部分に注入してｎ型化することにより、リンイオンの注入された部分のアモルファスシリコン膜３にｎ型アモルファスシリコン膜３ａが形成される。そののち、ｎ型アモルファスシリコン膜３ａを等方性エッチングであるプラズマエッチング法によりエッチングしてパターニングする。このとき、ｎ型アモルファスシリコン膜３ａのサイドエッチング量を制御して、ｎ型アモルファスシリコン膜３ａの端面９に対するエッチングストッパ２のオーバハングＬが少なくとも１μｍ以上で５μｍ以下となるようにする（図４（ｂ）および図５参照）。ここでオーバハングとは、図４（ｂ）と図５に示されるように、ｎ型アモルファスシリコン膜３ａより外側にあるエッチングストッパの部分Ｌのことである。
【００５６】
そののち、金属膜、たとえば１層目をクロム膜（図示せず）とし、２層目をアルミニウム膜（図示せず）として、それぞれ厚さ１００〜３００ｎｍ、および厚さ１００〜３００ｎｍになるようにスパッタリング法で下から順に上下２層に成膜する。このとき、ｎ型アモルファスシリコン膜３ａとクロムの化合物、すなわち、シリコンと金属の化合物であるシリサイドからなるシリサイド膜が形成される。ここで、クロム膜とアルミニウム膜のかわりに、それぞれモリブデンとタンタルの合金からなる膜、およびチタン単独からなる膜を用いることもできる。
【００５７】
そののち、前述のクロム膜とアルミニウム膜の２層の膜において不必要な部分をエッチングによって除去し、パターニングすることによってソース電極４とドレイン電極５を形成する（図４（ｃ）参照）。このとき、ソース電極４とドレイン電極５は、ｎ型アモルファスシリコン膜３ａと接触しているために、シリサイド化合物となっている。その際、エッチングにより露出した前記アモルファスシリコンの表面にはシリサイド膜が形成され、シリサイド電極６となる。ソース電極４は、エッチングストッパ２の一端面（図４（ｃ）ではエッチングストッパ２に対して左側）に形成され、ドレイン電極５は、エッチングストッパ２の前記一端面に対向する端面（図４（ｃ）ではエッチングストッパ２に対して右側）に形成される。
【００５８】
つぎに、第３のシリコン窒化膜をプラズマＣＶＤ法により３００〜６００ｎｍの厚さに成膜する。
【００５９】
このようにして、所望のＴＦＴが完成する。
【００６０】
前述の第４の実施の形態においては、エッチングストッパ２がｎ型アモルファスシリコン膜３ａの端面９に対してオーバハングしているため、クロムなどの成膜時にｎ型アモルファスシリコン膜３ａの端面９にクロムが付着せず、シリサイド膜の形成を防ぐことができる。このため、ＴＦＴのリーク電流を抑制することができ、ＴＦＴが搭載される表示装置の表示特性を改善することができる。
【００６１】
また、ソース電極４およびドレイン電極５をパターニング形成したのちにシリサイドを除去するプロセスをなくすことができるため、シリサイド電極６を確実に形成することができ、液晶表示装置の製品歩留りの向上とコストの低減ができる。
【００６２】
実施の形態５．
つぎに、図面を参照しながら本発明の薄膜トランジスタの第５の実施の形態について説明する。図６は本発明の薄膜トランジスタにかかわる第５の実施の形態の断面説明図である。図６において、図１と同一のものには同一の符号を付しており、１１はゲート絶縁膜１層目である第１ゲート絶縁膜であり、１２はゲート絶縁膜２層目である第２ゲート絶縁膜であり、１３は補助容量電極であり、１４は画素電極である。
【００６３】
第５の実施の形態は、第１の実施の形態におけるゲート絶縁膜である第１のシリコン窒化膜を２層とし、少なくとも１層をエッチングストッパと異なる材料でかつドライエッチングのエッチングストッパに対する選択比が小さい材料で形成することを特徴とする。たとえば、第１ゲート絶縁膜をシリコン窒化膜とし、第２ゲート絶縁膜をシリコン酸化膜とし、エッチングストッパをシリコン窒化膜とする。
【００６４】
つぎに本発明の第５の実施の形態における薄膜トランジスタの構成について、その製造工程とともに説明する。
【００６５】
まず、スパッタリング法によりクロム、アルミニウム、タンタル、モリブデンなどの単独またはその２種以上の合金からなる膜をガラスなどの透明基板（図示せず）上に１００〜５００ｎｍの厚さに成膜したのち、パターニングしてゲート電極１および補助容量電極１３を形成する。
【００６６】
つぎにプラズマＣＶＤ法により、第１のシリコン窒化膜、シリコン酸化膜またはタンタル酸化膜からなる第１のゲート絶縁膜１１、およびシリコン酸化膜、シリコン窒化膜またはタンタル酸化膜からなる第２のゲート絶縁膜１２の順に、それぞれ１００〜３００ｎｍの厚さ、および１００〜３００ｎｍの厚さであり、第１および第２のゲート絶縁膜の厚さが合計で２００〜６００ｎｍになるように成膜したのち、アモルファスシリコン膜をパターニング形成する。ここで、プラズマＣＶＤ法による成膜は、ゲート電極１および補助容量電極１３全面を覆うように行われている。
【００６７】
つぎに、第２のシリコン窒化膜をプラズマＣＶＤ法により１００〜３００ｎｍの厚さに成膜したのち、第２のシリコン窒化膜をパターニングすることにより、エッチングストッパ２を形成する。パターニングの際、表面露光が用いられるが、裏面露光を用いてもよい。このとき、アモルファスシリコン膜３の端面がエッチングストッパ２の端面と比べて左右方向は端面から３〜７．５μｍ大きく、かつ上下方向は１〜５μｍ大きくなるようにエッチングストッパ２をパターニング形成する。つぎに、リンイオンを、パターニングされたアモルファスシリコン膜の露出した表面のうちエッチングストッパ２に覆われていない部分に注入し、ｎ型化することによって、リンイオンの注入された部分のアモルファスシリコン膜３にｎ型アモルファスシリコン膜３ａを形成する。
【００６８】
ここでは第１のゲート絶縁膜、第２のゲート絶縁膜およびエッチングストッパの組み合わせとして、それぞれシリコン窒化膜、シリコン酸化膜およびシリコン窒化膜を用いたが、エッチングストッパと前述の２つのゲート絶縁膜のうちの少なくとも１層が異なる材料で形成されていればよい。第１のゲート絶縁膜、第２のゲート絶縁膜およびエッチングストッパの他の組み合わせとしては、シリコン窒化膜、タンタル酸化膜、シリコン窒化膜、または、シリコン酸化膜、タンタル酸化膜、シリコン酸化膜などが用いられうる。
【００６９】
さらに、透明電極などからなる画素電極１４を所定の位置にパターニング形成する。
【００７０】
そののち、金属膜、たとえば１層目をクロム膜とし、２層目をアルミニウム膜として、それぞれ厚さ１００〜３００ｎｍ、および厚さ１００〜３００ｎｍになるようにスパッタリング法で下から順に上下２層に成膜し、当該２層の膜をパターニングし、ソース電極４およびドレイン電極５を形成する。このとき、ソース電極４とドレイン電極５は、ｎ型アモルファスシリコン膜３ａと接触しているために、シリサイド化合物となっている。このとき、ソース電極４とエッチングストッパ２のあいだ、およびドレイン電極５とエッチングストッパ２のあいだには、ｎ型アモルファスシリコン膜３ａとクロムの化合物、すなわち、シリコンと金属の化合物であるシリサイド電極６が形成される。また、クロム膜とアルミニウム膜のかわりに、それぞれモリブデンとタンタルの合金からなる膜、およびチタン単独からなる膜を用いることもできる。
【００７１】
前述の第５の実施の形態では、ゲート絶縁膜が２層形成されており、少なくとも一層はエッチングストッパに対するエッチング時の選択比が小さい（エッチングされにくい）ので、エッチングストッパ２のパターニング時にゲート絶縁膜がエッチングされてしまうことを防ぐことができる。したがって、ＴＦＴの電気的耐圧の低下を防ぐことができる。
【００７２】
また、ゲート絶縁膜と補助容量絶縁膜とを共用する構造にする場合、エッチングストッパ２のエッチング時に補助容量絶縁膜のエッチングを防ぐことができ、補助容量絶縁膜の電気的耐圧の低下を防ぐことができる。さらに、補助容量電極の絶縁膜のエッチングを防ぐことができるので、エッチングストッパ２のドライエッチング時のエッチングレート分布により生じる補助容量絶縁膜厚のばらつきを抑えることができ、補助容量電極と画素電極のあいだに生じる補助容量を均一に形成することができる。
【００７３】
本発明のＴＦＴおよびその製法において、コスト面および製品歩留の面を考慮して、もっとも好ましい実施の形態は、実施の形態２である。また、実施の形態２において、ＴＦＴを以下の値に形成することがＴＦＴの製品歩留およびＴＦＴの特性向上の上で好ましい。
【００７４】
まず、スパッタリング法によりクロム膜からなる金属膜をガラスからなる透明基板上に３００ｎｍの厚さに成膜したのち、パターニングしてゲート電極を形成する。
【００７５】
つぎにプラズマＣＶＤ法により、第１のシリコン窒化膜からなるゲート絶縁膜、アモルファスシリコン膜の順に、それぞれ４００ｎｍの厚さ、１００ｎｍの厚さに成膜する。ここで、プラズマＣＶＤ法によってゲート絶縁膜とアモルファスシリコン膜は、絶縁基板の上面全面を覆うように形成される。
【００７６】
つぎに、第２のシリコン窒化膜をプラズマＣＶＤ法により２２０ｎｍの厚さに成膜したのち、第２のシリコン窒化膜をパターニングすることにより、エッチングストッパを形成する。パターニングの際、ドライエッチングの方法が用いられる。エッチングストッパの大きさは、４×１３μｍである。
【００７７】
つぎに、リンイオンを、パターニングされたアモルファスシリコン膜のうちエッチングストッパに覆われていない部分に注入しｎ型化することにより、ｎ型アモルファスシリコン膜を形成する。
【００７８】
さらに、ｎ型アモルファスシリコン膜を所望の大きさ１０×１５μｍとなるようにパターニング形成する。すなわち、ｎ型アモルファスシリコン膜の一端面と前記一端面に対向する端面は、エッチングストッパの端面よりも１μｍの大きさだけ外側にあるのでエッチングストッパに覆われない。一方、ｎ型アモルファスシリコン膜の前記一端面と当該一端面に対向する端面以外の端面において、エッチングストッパの端面が長さ３μｍだけ内側にあるよう、エッチングストッパをパターニング形成する。
【００７９】
そののち、金属膜、たとえば１層目をクロム膜とし、２層目をアルミニウム膜として、それぞれ厚さ１００ｎｍ、および厚さ３００ｎｍになるようにスパッタリング法で下から順に上下２層に成膜し、当該２層の膜をパターニングしてソース電極およびドレイン電極を形成する。このとき、ソース電極とエッチングストッパのあいだ、およびドレイン電極とエッチングストッパのあいだには、ｎ型アモルファスシリコン膜とクロムの化合物、すなわち、シリコンと金属の化合物であるシリサイドからなるシリサイド電極が形成される。つぎに、レジストを１４×１１μｍの大きさにパターニングし、シリサイド膜およびｎ型アモルファスシリコン膜をエッチングする。そののちレジストを除去する。そののちシリコン窒化膜を６００ｎｍの厚さに成膜し、所望のＴＦＴが完成する。
【００８１】
また、本発明のＴＦＴによれば、シリサイド電極を露出させることなくアモルファスシリコンの端面がエッチングされているので、シリサイド電極がエッチングされることなくＴＦＴが形成されるので、ＴＦＴのオン電流を減少させることがなく、表示装置の表示不良を防ぐことができる。
【００８４】
また、本発明のＴＦＴの製法によれば、（ａ）絶縁基板上にゲート電極を形成する工程と、（ｂ）該ゲート電極上にゲート絶縁膜を介してアモルファスシリコン膜を成膜する工程と、（ｃ）前記アモルファスシリコン膜上にエッチングストッパを形成する工程と、（ｄ）前記エッチングストッパで覆われていない部分の前記アモルファスシリコン膜にイオンドープし、ｎ型アモルファスシリコン膜を形成する工程と、（ｅ）前記ｎ型アモルファスシリコン膜を前記エッチングストッパよりも面積が大きくなるようにエッチングしてパターニングする工程と、（ｆ）前記ｎ型アモルファスシリコン膜を覆うように金属膜を形成し、前記アモルファスシリコン膜と金属膜との接触部にシリサイド膜を形成する工程と、（ｇ）前記金属膜をパターニングしてソース電極およびドレイン電極を形成する工程と、（ｈ）前記ソース電極と前記ドレイン電極とに挟まれた領域を上下方向の幅がエッチングストッパよりせまいレジストで覆い、前記レジストで覆われない部分で、かつ前記（ｇ）工程のパターニングの際に前記金属膜が除去された部分の前記エッチングストッパのソース・ドレイン側でない２つの側端面を含む前記シリサイド膜および前記ｎ型アモルファスシリコン膜をエッチングする工程を含むことにより、シリサイド電極として必要な部分が除去されず、ＴＦＴのリーク電流を抑制することができる効果がある。
【００８５】
前記（ｇ）工程より前でかつ前記（ｆ）工程よりあとに、前記金属膜を前記ソース電極とドレイン電極とが形成される領域に挟まれた領域、および前記ソース電極とドレイン電極が形成される領域を覆い、ソース・ドレイン側でない２つの側端面でエッチングストッパの内側となるようにパターンニングし、当該パターニングされた金属膜を保護パターンとする工程と、前記保護パターンで覆われない部分でかつ前記（ｇ）工程のパターニングの際に前記金属膜が除去された部分の前記シリサイド膜および前記ｎ型アモルファスシリコン膜をエッチングする工程とをさらに含むことにより、シリサイド電極として必要な部分が除去されず、ＴＦＴのリーク電流を抑制することができる効果がある。
【図面の簡単な説明】
【図１】  本発明の薄膜トランジスタの第１の実施の形態を示す平面工程説明図である。
【図２】  本発明の薄膜トランジスタの第２の実施の形態を示す平面工程説明図である。
【図３】  本発明の薄膜トランジスタの第３の実施の形態を示す平面工程説明図である。
【図４】  本発明の薄膜トランジスタの第４の実施の形態を示す平面工程説明図である。
【図５】  図４のＡ−Ａ線断面の拡大説明図である。
【図６】  本発明の薄膜トランジスタの第５の実施の形態を示す断面説明図である。
【図７】  従来の薄膜トランジスタの一例を示す平面工程説明図である。
【符号の説明】
１  ゲート電極、２  エッチングストッパ、３  アモルファスシリコン膜、  ４  ソース電極、５  ドレイン電極、６  シリサイド電極、７  シリサイド膜、８  レジスト、１０  保護パターン。
【図１】
0003801687.tif 000002
【図２】
0003801687.tif 000003
【図３】
0003801687.tif 000004
【図４】
0003801687.tif 000005
【図５】
0003801687.tif 000006
【図６】
0003801687.tif 000007
【図７】
0003801687.tif 000008