(57)【特許請求の範囲】
【請求項１】
画素毎に、電荷を蓄積する蓄積用電極（ＳＧ）と、前記蓄積用電極（ＳＧ）領域に蓄積された蓄積電荷を外部へ排出する電荷排出用電極（ＯＦＧ）とを備え、
画素毎に前記蓄積電荷を外部へ排出するか否かの情報を記憶するデータ記憶回路（５）と、
前記電荷排出用電極（ＯＦＧ）を駆動する信号（φＯＦＧ  ）と前記データ記憶回路（５）からの情報（Ｄｉ）に基づき、前記蓄積電荷を外部へ排出する画素の前記電荷排出用電極（ＯＦＧ）を駆動させる第１制御回路（ＧＡｉ）とを有することを特徴とする固体撮像素子。
【請求項２】
画素毎に、電荷を蓄積する蓄積用電極（ＳＧ）と、前記蓄積用電極（ＳＧ）領域に蓄積された蓄積電荷を外部へ読み出す電荷読出用電極（ＴＧ）とを備え、
画素毎に前記蓄積電荷を外部へ読み出すか否かの情報を記憶するデータ記憶回路（５）と、
前記電荷読出用電極（ＴＧ）を駆動する信号（φＴＧ）と前記データ記憶回路（５）からの情報（Ｄｉ）に基づき、前記蓄積電荷を外部へ読み出す画素の前記電荷読出用電極（ＴＧ）を駆動させる第２制御回路（ＧＢｉ）とを有することを特徴とする固体撮像素子。
【請求項３】
画素毎に、電荷を蓄積する蓄積用電極（ＳＧ）と、前記蓄積用電極（ＳＧ）領域に蓄積された蓄積電荷を外部へ排出する電荷排出用電極（ＯＦＧ）と、前記蓄積用電極（ＳＧ）領域に蓄積された蓄積電荷を外部へ読み出す電荷読出用電極（ＴＧ）とを備え、
画素毎に前記蓄積電荷を外部へ排出するか否かまたは読み出すか否かの情報を記憶するデータ記憶回路（５）と、
前記電荷排出用電極（ＯＦＧ）を駆動する信号（φＯＦＧ  ）と前記データ記憶回路（５）からの情報（Ｄｉ）に基づき、前記蓄積電荷を外部へ排出する画素の前記電荷排出用電極（ＯＦＧ）を駆動させる第１制御回路（ＧＡｉ）と、
前記電荷読出用電極（ＴＧ）を駆動する信号（φＴＧ）と前記データ記憶回路（５）からの情報（Ｄｉ）に基づき、前記蓄積電荷を外部へ読み出す画素の前記電荷読出用電極（ＴＧ）を駆動させる第２制御回路（ＧＢｉ）とを有することを特徴とする固体撮像素子。
【請求項４】
前記データ記憶回路（５）は、当該固体撮像素子外部から任意に設定可能であることを特徴とする請求項１、２、または３に記載の固体撮像素子。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は固体撮像素子に関し、特に、例えばフォトダイオード等で発生した画素毎の電荷を当該固体撮像素子の内部で加算し、その後に順次外部に読み出すような構造を備える固体撮像素子において、電荷を発生させるフォトダイオード等の素子に欠陥が含まれる場合にも当該固体撮像素子におけるＳ／Ｎの低下を防止し得る固体撮像素子に関する。
【０００２】
工業、医療の分野などで、非接触で地表、物体、或いは人体の温度を知ることが求められている。この場合、物体等から放射されている赤外線を検知して、温度を知ることができる赤外線センサは有効な手段である。赤外線撮像素子も可視光用などの他の固体撮像素子と同様に高Ｓ／Ｎを持つ素子が望まれている。
【０００３】
【従来の技術】
光学系を通して得られた結像が固体撮像素子上を一定速度で移動する場合、長時間信号を蓄積すると像がぼやけるため、信号蓄積時間は結像の移動速度で制限される。
【０００４】
一方、Ｓ／Ｎは長時間信号を蓄積することにより増加する。例えば、蓄積時間を２倍にすると、Ｓは２倍になり、Ｎは２1/2 倍になるので、結果としてＳ／Ｎは２1/2 倍になる。
【０００５】
結像が移動する方向に複数の画素を配置し、結像が移動する速度に合わせて、複数の画素からの信号を読み出して加算することにより、実効的に蓄積時間を長くでき、Ｓ／Ｎを向上できる。
【０００６】
例えば、図７に示すように、像が移動する方向に４個の画素を配置し、像Ａ，Ｂ，Ｃ，及びＤが４つの画素上を順次移動する場合、像Ａによる信号電荷は、先ず時間０〜Ｔ１で第１番目の素子に蓄積され（図７（ａ）参照）、その後、順次時間Ｔ１〜Ｔ２で第２番目の素子に蓄積され（図７（ｂ）参照）、時間Ｔ２〜Ｔ３で第３番目の素子に蓄積され（図７（ｃ）参照）、時間Ｔ３〜Ｔ４で第４番目の素子に蓄積される（図７（ｄ）参照）。つまり、これら４個の画素に渡って像による信号電荷を加算していくことにより、実効的に信号電荷の蓄積時間を４倍にしたことになる。
【０００７】
従来の固体撮像素子の構成図を図８に示す。この第１従来例では、４個の画素入力部１０１と、転送部３とを具備している。
１画素の入力部１０１は、フォトダイオードＰＤｉ（ｉ＝１〜４）、コントロールトランジスタＣＧｉ、蓄積トランジスタＳＧａｉ及びＳＧｂｉ、オーバーフロートランジスタＯＦｉ、並びにトランンスファートランジスタＴＧｉを備える。
【０００８】
また、本従来例の固体撮像素子における単位画素内での電荷処理動作の説明図を図９に示す。尚、同図は断面構造におけるポテンシャル分布図を表したもので、断面における実線がその時のポテンシャルレベルを示している。
【０００９】
先ず図９（ａ）に示すように、フォトダイオードＰＤで電荷が発生すると、コントロールトランジスタＣＧｉのゲート電極（以下、コントロールゲートという）ＣＧの領域を通って、蓄積トランジスタＳＧａｉ及びＳＧｂｉのゲート電極（以下、蓄積ゲートという）ＳＧの領域に流入する。図中のＳＧａとＳＧｂは分離して示しているが、平面では連続した同一ゲート電極である。
【００１０】
この時、オーバーフロートランジスタＯＦｉのゲート電極（以下、オーバーフローゲートという）ＯＦＧを駆動するオーバーフローゲート駆動信号φOFG により、電荷を蓄積すべく、オーバーフローゲートＯＦＧに“Ｌ”レベルの電圧が印加されてオーバーフロートランジスタＯＦｉがオフにされると、図９（ｂ）に示すように、障壁によって電荷の排出が止まり、電荷の蓄積が開始される。
【００１１】
一定時間蓄積後、トランンスファートランジスタＴＧｉのゲート電極（以下、トランスファーゲートという）ＴＧに供給されるトランスファーゲート駆動信号φTGにより該トランジスタＴＧｉをオンにすると、図９（ｃ）に示すように、電荷は転送部３（例えばＣＣＤ）の転送電極ＴＰの領域へ移送される。
【００１２】
また図９（ｄ）は、転送電極ＴＰ領域への信号電荷の移送が終了して、オーバーフローゲート駆動信号φOFG により、オーバーフローゲートＯＦＧに“Ｈ”レベルの電圧が印加されてオーバーフロートランジスタＯＦＧがオン、トランスファーゲート駆動信号φTGによりトランスファートランジスタＴＧｉがオフになった時のポテンシャル分布を示している。
【００１３】
転送部３では、信号電荷が順次出力部へ転送されていくが、この途中で別の画素からの電荷も加わって外部へ出力されることとなる。
以上のように、オーバーフローゲートＯＦＧ及びオーバーフロードレインＯＦＤは不要な電荷を外部へ排出する機能を実現するためのもので、オーバーフロードレインＯＦＤには常時一定電圧（オーバーフロードレイン駆動電圧ＶOFD ）が印加される。オーバーフローゲートＯＦＧに対しては、電荷蓄積時以外には“Ｈ”レベルの電圧が印加され、蓄積ゲートＳＧ領域に流入した電荷全てをオーバーフロードレインＯＦＤから外部へ排出し、電荷蓄積時には“Ｌ”レベルの電圧が印加されて、蓄積ゲートＳＧ領域での電荷蓄積を行えるようにしている。
【００１４】
但し、“Ｌ”レベルの電圧を印加してオーバーフローゲートＯＦＧをオフにしてしまうと、多量の電荷がフォトダイオードＰＤで発生した場合に、蓄積ゲートＳＧ領域から電荷が溢れて、ブルーミングと呼ばれる現象を引き起こすため、完全にはオフにならない程度の電圧が印加される。
【００１５】
このように複数の画素を使って加算すると、通常はＳ／Ｎが増加する。しかし、信号が小さい、或いはノイズが大きい画素が含まれていると、加算することによりむしろＳ／Ｎは低下してしまうことになる。
【００１６】
従って、このように信号を加算して出力する素子では画素が無欠陥でなければならない。また初期には無欠陥であっても、経時変化等により使用しているうちに欠陥画素が発生する場合もある。実際に無欠陥画素の素子を製造し維持することは難しい。
【００１７】
このような問題点を解決する方法として、図１０（ａ）に示すような構成の固体撮像素子（第２従来例）が提案されている（特願平４−２４０７７２）。
第２従来例の固体撮像素子は、第１従来例の入力部１０１の構成において、フォトダイオードＰＤｉとコントロールトランジスタＣＧｉの間にスイッチ（ＭＯＳＦＥＴ）ＦＧｉを設け、また欠陥画素情報を記憶したデータ記憶回路５を付加した構成である。
【００１８】
このような構成の固体撮像素子では、データ記憶回路５からの欠陥情報Ｄｉに基づき、欠陥画素と接続したスイッチＦＧｉをオフにして、フォトダイオードＰＤｉからの信号電荷の流入を阻止し、転送部３において欠陥画素からの電荷を加算しないようにしている。
【００１９】
【発明が解決しようとする課題】
以上のように、従来の固体撮像素子（第２従来例）では、欠陥画素からの電荷を加算しないようにするために、フォトダイオードＰＤｉで発生した電荷の流入を全く阻止する手法を採用しているが、この場合、欠陥画素で発生した電荷は、図１０（ｂ）に示すように隣接するフォトダイオードに流れ込むこととなり、疑似信号が発生して、見かけ上隣接したフォトダイオードで発生した電荷が多くなる、いわゆるブルーミング現象が生じるという問題があった。
【００２０】
本発明は、上記問題点を解決するもので、電荷を発生させるフォトダイオード等の素子に欠陥が含まれる場合にも、当該固体撮像素子におけるＳ／Ｎの低下を防止でき、全出力信号に対して比較的高Ｓ／Ｎが得られ、しかもブルーミングの発生を抑制し得る固体撮像素子を提供することを目的とする。
【００２１】
【課題を解決するための手段】
上記課題を解決するために、本発明の第１の特徴の固体撮像素子は、図１に示す如く、画素毎に、電荷を蓄積する蓄積用電極ＳＧと、前記蓄積用電極ＳＧ領域に蓄積された蓄積電荷を外部へ排出する電荷排出用電極ＯＦＧとを備え、画素毎に前記蓄積電荷を外部へ排出するか否かの情報を記憶するデータ記憶回路５と、前記電荷排出用電極ＯＦＧを駆動する信号φＯＦＧ  と前記データ記憶回路５からの情報Ｄｉに基づき、前記蓄積電荷を外部へ排出する画素の前記電荷排出用電極ＯＦＧを駆動させる第１制御回路ＧＡｉとを有して構成する。
【００２２】
また、本発明の第２の特徴の固体撮像素子は、図４に示す如く、画素毎に、電荷を蓄積する蓄積用電極ＳＧと、前記蓄積用電極ＳＧ領域に蓄積された蓄積電荷を外部へ読み出す電荷読出用電極ＴＧとを備え、画素毎に前記蓄積電荷を外部へ読み出すか否かの情報を記憶するデータ記憶回路５と、前記電荷読出用電極ＴＧを駆動する信号φＴＧと前記データ記憶回路５からの情報Ｄｉに基づき、前記蓄積電荷を外部へ読み出す画素の前記電荷読出用電極ＴＧを駆動させる第２制御回路ＧＢｉとを有して構成する。
【００２３】
また、本発明の第３の特徴の固体撮像素子は、図１または図４に示す如く、画素毎に、電荷を蓄積する蓄積用電極ＳＧと、前記蓄積用電極ＳＧ領域に蓄積された蓄積電荷を外部へ排出する電荷排出用電極ＯＦＧと、前記蓄積用電極ＳＧ領域に蓄積された蓄積電荷を外部へ読み出す電荷読出用電極ＴＧとを備え、画素毎に前記蓄積電荷を外部へ排出するか否かまたは読み出すか否かの情報を記憶するデータ記憶回路５と、前記電荷排出用電極ＯＦＧを駆動する信号φＯＦＧ  と前記データ記憶回路５からの情報Ｄｉに基づき、前記蓄積電荷を外部へ排出する画素の前記電荷排出用電極ＯＦＧのみを駆動させる第１制御回路ＧＡｉと、前記電荷読出用電極ＴＧを駆動する信号φＴＧと前記データ記憶回路５からの情報Ｄｉに基づき、前記蓄積電荷を外部へ読み出す画素の前記電荷読出用電極ＴＧのみを駆動させる第２制御回路ＧＢｉとを有して構成する。
【００２４】
更に、本発明の第４の特徴の固体撮像素子は、請求項１、２、または３に記載の固体撮像素子において、前記データ記憶回路５は、当該固体撮像素子外部から任意に設定可能である。
【００２５】
尚、本発明の第１、第３、及び第４の特徴の固体撮像素子において、前記第１制御回路ＧＡｉからの出力電圧が電極駆動電圧に対して不適当であれば、ドライブ回路等の電圧変換手段を介して前記電荷排出用電極ＯＦＧを駆動してもよい。
【００２６】
また、本発明の第２、第３、及び第４の特徴の固体撮像素子において、前記第２制御回路ＧＢｉからの出力電圧が電極駆動電圧に対して不適当であれば、ドライブ回路等の電圧変換手段を介して前記電荷読出用電極ＴＧを駆動してもよい。
【００２７】
【作用】
本発明の第１、第３、及び第４の特徴の固体撮像素子では、図１に示す如く、電荷を発生させるフォトダイオードＰＤｉ（ｉ＝１〜４）等の素子が正常な場合には、発生した電荷を蓄積用電極ＳＧ領域で蓄積し、蓄積用電極ＳＧ領域に蓄積された電荷を画素毎に分離された電荷読出用電極ＴＧの制御により、例えば転送部３に移送して別の画素からの電荷も加えて外部へ読み出すようにしている。
【００２８】
また、電荷を発生させる素子ＰＤｉに欠陥が含まれる場合には、データ記憶回路５に蓄積電荷を外部へ排出するか否かの情報、換言すれば何れの素子ＰＤｉが欠陥であるかの情報を保持しておき、第１制御回路ＧＡｉにより、電荷排出用電極ＯＦＧを駆動する信号φOFG とデータ記憶回路５からの情報Ｄｉに基づいて、蓄積電荷を外部へ排出すべき画素の電荷排出用電極ＯＦＧのみを駆動させ、欠陥画素についての蓄積電荷を外部へ排出するようにしている。
【００２９】
これにより、欠陥画素からの電荷が信号入力部に流入しても、転送部３等に移送されて欠陥画素の電荷が加算等されることはないので、当該固体撮像素子におけるＳ／Ｎの低下を防止でき、全出力信号に対して比較的高Ｓ／Ｎが得られる。
【００３０】
また、第２従来例のように、欠陥画素で発生した電荷が隣接するフォトダイオードに流れ込むことはないので、ブルーミング現象の発生を抑制することができる。
【００３１】
また、本発明の第２、第３、及び第４の特徴の固体撮像素子では、図４に示す如く、データ記憶回路５には蓄積電荷を外部へ読み出すか否かの情報、換言すれば素子ＰＤｉが正常または欠陥である旨の情報が保持されており、第２制御回路ＧＢｉにより、電荷読出用電極ＯＦＧを駆動する信号φTGとデータ記憶回路５からの情報Ｄｉに基づいて、蓄積電荷を外部へ読み出すべき画素の電荷読出用電極ＴＧのみを駆動させ、電荷を発生させるフォトダイオードＰＤｉ（ｉ＝１〜４）等の素子に欠陥のある欠陥画素についての蓄積電荷を外部へ読み出さないようにしている。
【００３２】
これにより、欠陥画素からの電荷が信号入力部に流入しても、転送部３等に移送されて欠陥画素の電荷が加算等されることはなく、正常な画素についてのみの電荷の加算等が行われるので、当該固体撮像素子におけるＳ／Ｎの低下を防止でき、全出力信号に対して比較的高Ｓ／Ｎが得られる。
【００３３】
また、第２従来例のように、欠陥画素で発生した電荷が隣接するフォトダイオードに流れ込むこともないので、ブルーミング現象の発生を抑制することができる。
【００３４】
また特に、本発明の第４の特徴の固体撮像素子では、データ記憶回路５を当該固体撮像素子外部から任意に設定可能とすることにより、欠陥画素の指定の追加、解除が自由に行うことができる。
【００３５】
【実施例】
次に、本発明に係る実施例を図面に基づいて説明する。
第１実施例
図１に本発明の第１実施例に係る固体撮像素子の構成図を示す。同図において、図８及び図９（従来例）と重複する部分には同一の符号を附する。
【００３６】
図１において、本実施例の固体撮像素子は、４個の画素入力部１、転送部３、及びデータ記憶回路５を具備して構成されている。
１画素についての入力部１は、電荷を発生させる素子としてのフォトダイオードＰＤｉ（ｉ＝１〜４）、コントロールトランジスタＣＧｉ、当該トランジスタのゲート電極である蓄積用電極（以下、蓄積ゲートという）ＳＧの領域に発生した電荷を蓄積する蓄積トランジスタＳＧａｉ及びＳＧｂｉ、蓄積ゲートＳＧの領域に蓄積された蓄積電荷を外部へ排出するオーバーフロートランジスタＯＦｉ、第１制御回路ＧＡｉ、並びに、蓄積ゲートＳＧの領域に蓄積された蓄積電荷を外部へ読み出すトランンスファートランジスタＴＧｉを備え、これらは画素毎に分離形成されている。図では、ＳＧａｉとＳＧｂｉは別に示しているが、実際ではゲートが一体となったものである。
【００３７】
また図中、ＶIGはコントロールトランジスタＣＧｉのゲート電極（以下、コントロールゲートという）ＣＧの駆動電圧、φOFG はオーバーフロートランジスタＯＦｉのゲート電極である電荷排出用電極（以下、オーバーフローゲートという）ＯＦＧの駆動信号、ＶOFD はオーバーフロートランジスタＯＦｉのドレイン電極（以下、オーバーフロードレインという）ＯＦＤの駆動電圧、ＶSGは蓄積ゲートＳＧの駆動電圧、φTGはトランンスファートランジスタＴＧｉのゲート電極（以下、トランスファーゲートという）ＴＧの駆動信号である。
【００３８】
第１制御回路ＧＡｉは、オーバーフローゲート駆動信号φOFG とデータ記憶回路５からの欠陥情報Ｄｉに基づき、前記蓄積電荷を外部へ排出する画素のオーバーフローゲートＯＦＧのみを駆動させる。
【００３９】
転送部３（例えばＣＣＤ）には、トランスファーゲート駆動信号φTGに基づくトランスファートランジスタＴＧｉの制御により、蓄積電荷が移送され、順次出力部へ転送されていく。転送途中では別の画素からの電荷も加算されて外部へ出力される。
【００４０】
またデータ記憶回路５は、例えばスタティック・シフトレジスタやＲＡＭ等で実現され、データ記憶回路５には、画素毎に、蓄積電荷を外部へ排出するか否かの情報、換言すればフォトダイオードＰＤｉが欠陥であるか否かの欠陥情報Ｄｉが、少なくとも必要な一定時間記憶される。
【００４１】
尚、オーバーフローゲート駆動信号φOFG が、蓄積ゲートＳＧの領域に電荷を蓄積させる時に“Ｌ”レベル、電荷を蓄積させない時に“Ｈ”レベルとなる信号であり、データ記憶回路５の欠陥情報Ｄｉが、正常であることを示す時に“Ｌ”レベル、欠陥であることを示す時に“Ｈ”レベルであるとすると、図１における第１制御回路ＧＡｉは、これら２つの信号の論理和を演算するＯＲゲート回路で実現される。
【００４２】
つまり、第１制御回路ＧＡｉの出力は、当該画素のフォトダイオードＰＤｉが正常であり、且つオーバーフローゲート駆動信号φOFG が蓄積ゲートＳＧの領域に電荷を蓄積させる旨を示す時に限り“Ｌ”レベルとなり、この時オーバーフロートランジスタＯＦｉがオフとなって、オーバーフロードレインへの電荷排出が止まり、電荷の蓄積が行われる。
【００４３】
本実施例の固体撮像素子では、フォトダイオードＰＤｉが正常な画素については、発生した電荷を蓄積ゲートＳＧ領域で蓄積し、トランスファーゲートＴＧの制御により、転送部３に移送して別の画素からの電荷も加えて外部へ読み出す。
【００４４】
また、フォトダイオードＰＤｉが欠陥である画素については、第１制御回路ＧＡｉにより、オーバーフローゲート駆動信号φOFG とデータ記憶回路５からの欠陥情報Ｄｉに基づいて、蓄積電荷を外部へ排出すべき画素のオーバーフローゲートＯＦＧのみを駆動して、欠陥画素についての蓄積電荷を外部へ排出する。
【００４５】
以下、ポテンシャル分布図を用いて動作を詳細に説明する。
フォトダイオードＰＤｉが正常な画素についての単位画素内での電荷処理動作は、従来例（図９）と同様であるので説明を省略する。
【００４６】
フォトダイオードＰＤｉが欠陥である画素については、図２に示す単位画素内での電荷処理動作の説明図のようになる。尚、同図は断面構造におけるポテンシャル分布図を表したもので、断面における実線がその時のポテンシャルレベルを示している。
【００４７】
先ず図２（ａ）に示すように、フォトダイオードＰＤで電荷が発生すると、コントロールゲートＣＧの領域を通って、蓄積ゲートＳＧの領域に流入する。
この時、電荷を蓄積すべくオーバーフローゲート駆動信号φOFG は“Ｌ”レベルとなるが、データ記憶回路５からの欠陥情報Ｄｉが当該画素のフォトダイオードＰＤが欠陥である旨（この場合、“Ｈ”レベル）を示すので、第１制御回路ＧＡｉによってオーバーフローゲートＯＦＧには“Ｈ”レベルの電圧が印加され、オーバーフロートランジスタＯＦｉがオンのままであるので、図２（ｂ）に示すように、障壁が形成されず、流入した電荷はオーバーフロードレインＯＦＤを介して排出される。
【００４８】
従って、一定時間後にトランスファートランジスタＴＧｉがオン（図２（ｃ）参照）となっても、電荷が蓄積されていないので転送部３の転送電極ＴＰ領域に電荷は移送されない。
【００４９】
更に、転送部３へ電荷移送する処理の時間が経過した後、トランスファートランジスタＴＧｉはオフ状態に戻って、図２（ｄ）に示す如くなる。
このように本実施例の固体撮像素子では、欠陥画素のオーバーフロートランジスタＯＦｉは常時オン状態であり、電荷が蓄積ゲートＳＧ領域に流入してもオーバーフロードレインＯＦＤを介して排出されて蓄積されることはない。つまり、欠陥画素からの電荷が信号入力部１に流入しても、転送部３に移送されて欠陥画素の電荷が加算されることはなく、正常画素からの電荷のみが加算されるので、当該固体撮像素子におけるＳ／Ｎの低下を防止でき、全出力信号に対して比較的高Ｓ／Ｎが得られる。
【００５０】
また、第２従来例のように、欠陥画素で発生した電荷が隣接するフォトダイオードに流れ込むことはないので、ブルーミング現象の発生を抑制することもでき。
第１実施例の変形例
第１実施例の第１制御回路ＧＡｉについて、以下のような変形が可能である。
（１）オーバーフローゲート駆動信号φOFG を、第１実施例と同様に、蓄積ゲートＳＧの領域に電荷を蓄積させる時に“Ｌ”レベル、電荷を蓄積させない時に“Ｈ”レベルとなる信号とし、データ記憶回路５の欠陥情報を、正常であることを示す時に“Ｈ”レベル、欠陥であることを示す時に“Ｌ”レベルである負論理信号／Ｄｉとすると、第１制御回路ＧＡｉは、図３（ａ）に示すように、オーバーフローゲート駆動信号φOFG を反転するＮＯＴゲート回路Ｇ１と、ＮＯＴゲート回路Ｇ１出力と欠陥情報／ＤｉとをＮＡＮＤ演算するＮＡＮＤゲート回路Ｇ２とで実現される。
（２）オーバーフローゲート駆動信号を、蓄積ゲートＳＧの領域に電荷を蓄積させる時に“Ｈ”レベル、電荷を蓄積させない時に“Ｌ”レベルとなる負論理信号／φOFG とし、データ記憶回路５の欠陥情報Ｄｉを、第１実施例と同様に、正常であることを示す時に“Ｌ”レベル、欠陥であることを示す時に“Ｈ”レベルである信号とすると、第１制御回路ＧＡｉは、図３（ｂ）に示すように、欠陥情報Ｄｉを反転するＮＯＴゲート回路Ｇ３と、ＮＯＴゲート回路Ｇ３出力とオーバーフローゲート駆動信号／φOFG とをＮＡＮＤ演算するＮＡＮＤゲート回路Ｇ４とで実現される。
（３）オーバーフローゲート駆動信号を、蓄積ゲートＳＧの領域に電荷を蓄積させる時に“Ｈ”レベル、電荷を蓄積させない時に“Ｌ”レベルとなる負論理信号／φOFG とし、データ記憶回路５の欠陥情報を、正常であることを示す時に“Ｈ”レベル、欠陥であることを示す時に“Ｌ”レベルである負論理信号／Ｄｉとすると、第１制御回路ＧＡｉは、図３（ｃ）に示すように、オーバーフローゲート駆動信号／φOFG と欠陥情報／ＤｉとをＮＡＮＤ演算するＮＡＮＤゲート回路Ｇ５で実現される。
【００５１】
また、第１制御回路ＧＡｉからの出力電圧がオーバーフローゲートＯＦＧの駆動電圧に対して不適当であれば、第１制御回路ＧＡｉとオーバーフローゲートＯＦＧとの間にドライブ回路等の電圧変換回路を介してオーバーフローゲートＯＦＧを駆動するようにしてもよい。
第２実施例
図４に本発明の第２実施例に係る固体撮像素子の構成図を示す。
【００５２】
図４において、本実施例の固体撮像素子は、４個の画素入力部１’、転送部３、及びデータ記憶回路５を具備して構成されている。
１画素についての入力部１’は、電荷を発生させる素子としてのフォトダイオードＰＤｉ（ｉ＝１〜４）、コントロールトランジスタＣＧｉ、蓄積ゲートＳＧの領域に発生した電荷を蓄積する蓄積トランジスタＳＧａｉ及びＳＧｂｉ、蓄積ゲートＳＧの領域に蓄積された蓄積電荷を外部へ排出するオーバーフロートランジスタＯＦｉ、第２制御回路ＧＢｉ、並びに、蓄積ゲートＳＧの領域に蓄積された蓄積電荷を外部へ読み出すトランンスファートランジスタＴＧｉを備え、これらは画素毎に分離形成されている。図ではＳＧａｉとＳＧｂｉでは別に示しているが、ゲートがつながった一体のものである。
【００５３】
また図中、ＶIGはコントロールゲートＣＧの駆動電圧、φOFG はオーバーフローゲートＯＦＧの駆動信号、ＶOFD はオーバーフロードレインＯＦＤの駆動電圧、ＶSGは蓄積ゲートＳＧの駆動電圧、φTGはトランスファーゲートＴＧの駆動信号である。
【００５４】
第２制御回路ＧＢｉは、トランスファーゲート駆動信号φTGとデータ記憶回路５からの欠陥情報Ｄｉに基づき、蓄積された電荷を外部へ読み出すべき画素のトランスファーゲートＴＧのみを駆動させる。
【００５５】
転送部３（例えばＣＣＤ）には、トランスファーゲート駆動信号φTGに基づくトランスファートランジスタＴＧｉの制御により、蓄積電荷が移送され、順次出力部へ転送されていく。転送途中では別の画素からの電荷も加算されて外部へ出力される。
【００５６】
またデータ記憶回路５は、例えばスタティック・シフトレジスタやＲＡＭ等で実現され、データ記憶回路５には、画素毎に、蓄積電荷を外部へ読み出すか否かの情報、換言すればフォトダイオードＰＤｉが欠陥であるか否かの欠陥情報Ｄｉが、少なくとも必要な一定時間記憶される。
【００５７】
尚、トランスファーゲート駆動信号φTGが、転送部３に電荷を移送させる時に“Ｈ”レベル、電荷を移送させない時に“Ｌ”レベルとなる信号であり、データ記憶回路５の欠陥情報Ｄｉが、正常であることを示す時に“Ｈ”レベル、欠陥であることを示す時に“Ｌ”レベルであるとすると、図４における第２制御回路ＧＢｉは、これら２つの信号の論理積を演算するＡＮＤゲート回路で実現される。
【００５８】
つまり、第２制御回路ＧＢｉの出力は、当該画素のフォトダイオードＰＤｉが正常であり、且つトランスファーゲート駆動信号φTGが転送部３に電荷を移送させる旨を示す時に限り“Ｈ”レベルとなり、この時トランスファートランジスタＴＧｉがオンとなって、蓄積ゲートＳＧ領域のポテンシャル井戸に蓄積された電荷が転送部３に移送される。
【００５９】
本実施例の固体撮像素子では、画素が正常であるか欠陥であるかに関係なく、フォトダイオードＰＤｉの発生した電荷を蓄積ゲートＳＧ領域で蓄積する。
フォトダイオードＰＤｉの正常な画素については、トランスファーゲート駆動信号φTGに基づきトランスファーゲートＴＧのオン制御により、転送部３に移送して別の画素からの電荷も加えて外部へ読み出す。
【００６０】
一方、フォトダイオードＰＤｉに欠陥が含まれる画素については、第２制御回路ＧＢｉにより、オーバーフローゲート駆動信号φOFG が転送部３に電荷を移送させる旨を示す時でもトランスファートランジスタＴＧｉをオフ状態のままとし、他の正常な画素について転送部３への電荷移送が終了した後、オーバーフローゲート駆動信号φOFG の制御の下にオーバーフロートランジスタＯＦｉがオン状態となって、蓄積電荷がオーバーフロードレインＯＦＤを介して排出される。
【００６１】
以下、ポテンシャル分布図を用いて動作を詳細に説明する。
フォトダイオードＰＤｉが正常な画素についての単位画素内での電荷処理動作は、従来例（図９）と同様であるので説明を省略する。
【００６２】
フォトダイオードＰＤｉに欠陥が含まれる画素については、図５に示す単位画素内での電荷処理動作の説明図のようになる。尚、同図は断面構造におけるポテンシャル分布図を表したもので、断面における実線がその時のポテンシャルレベルを示している。
【００６３】
先ず図５（ａ）に示すように、フォトダイオードＰＤで電荷が発生すると、コントロールゲートＣＧの領域を通って、蓄積ゲートＳＧの領域に流入する。
この時、オーバーフローゲート駆動信号φOFG により、電荷を蓄積すべくオーバーフローゲートＯＦＧに“Ｌ”レベルの電圧が印加されてオーバーフロートランジスタＯＦｉがオフにされると、図５（ｂ）に示すように、障壁によって蓄積オーバーフロードレインへの電荷の排出が止まり電荷が蓄積される。
【００６４】
一定時間蓄積後、トランスファーゲート駆動信号φTGが電荷を転送部３へ移送するタイミングとなっても、第２制御回路ＧＢｉにより、トランスファートランジスタＴＧｉはオフ状態のままである（図５（ｃ）参照）。
【００６５】
更に、他の正常な画素について転送部３への電荷移送が終了した後に、オーバーフローゲート駆動信号φOFG によりオーバーフローゲートＯＦＧに“Ｈ”レベルが与えられ、蓄積ゲートＳＧ領域に蓄積された電荷はオーバーフロードレインＯＦＤを介して排出される（図５（ｄ）参照）。
【００６６】
このように本実施例の固体撮像素子では、欠陥画素のトランスファートランジスタＴＧｉは常時オフ状態であり、電荷が蓄積ゲートＳＧ領域に蓄積されても、転送部３に移送されて欠陥画素の電荷が加算されることはなく、正常画素からの電荷のみが加算されるので、当該固体撮像素子におけるＳ／Ｎの低下を防止でき、全出力信号に対して比較的高Ｓ／Ｎが得られる。
【００６７】
また、第２従来例のように、欠陥画素で発生した電荷が隣接するフォトダイオードに流れ込むことはないので、ブルーミング現象の発生を抑制することもできる。
第２実施例の変形例
第２実施例の第２制御回路ＧＢｉについて、以下のような変形が可能である。
（１）トランスファーゲート駆動信号φTGを、第２実施例と同様に、転送部３に電荷を移送させる時に“Ｈ”レベル、電荷を移送させない時に“Ｌ”レベルとなる信号とし、データ記憶回路５の欠陥情報を、正常であることを示す時に“Ｌ”レベル、欠陥であることを示す時に“Ｈ”レベルである負論理信号／Ｄｉとすると、第２制御回路ＧＢｉは、図６（ａ）に示すように、トランスファーゲート駆動信号φTGを反転するＮＯＴゲート回路Ｇ６と、ＮＯＴゲート回路Ｇ６出力と欠陥情報／ＤｉとをＮＯＲ演算するＮＯＲゲート回路Ｇ７とで実現される。
（２）トランスファーゲート駆動信号を、転送部３に電荷を移送させる時に“Ｌ”レベル、電荷を移送させない時に“Ｈ”レベルとなる負論理信号／φTGとし、データ記憶回路５の欠陥情報Ｄｉを、第１実施例と同様に、正常であることを示す時に“Ｈ”レベル、欠陥であることを示す時に“Ｌ”レベルである信号とすると、第２制御回路ＧＢｉは、図６（ｂ）に示すように、欠陥情報Ｄｉを反転するＮＯＴゲート回路Ｇ８と、ＮＯＴゲート回路Ｇ８出力とトランスファーゲート駆動信号／φTGとをＮＯＲ演算するＮＯＲゲート回路Ｇ９とで実現される。
（３）トランスファーゲート駆動信号を、転送部３に電荷を移送させる時に“Ｌ”レベル、電荷を移送させない時に“Ｈ”レベルとなる負論理信号／φTGとし、データ記憶回路５の欠陥情報を、正常であることを示す時に“Ｌ”レベル、欠陥であることを示す時に“Ｈ”レベルである負論理信号／Ｄｉとすると、第２制御回路ＧＢｉは、図６（ｃ）に示すように、トランスファーゲート駆動信号／φTGと欠陥情報／ＤｉとをＮＯＲ演算するＮＯＲゲート回路Ｇ１０で実現される。
【００６８】
また、第２制御回路ＧＢｉからの出力電圧がトランスファーゲートＴＧの駆動電圧に対して不適当であれば、第２制御回路ＧＢｉとトランスファーゲートＴＧとの間にドライブ回路等の電圧変換回路を介してトランスファーゲートＴＧを駆動するようにしてもよい。
【００６９】
また、以上説明した第１実施例と第２実施例とを組合せた固体撮像素子の構成とすれば、第１実施例の構成の固体撮像素子において、欠陥画素について、仮にオーバーフロートランジスタＯＦｉのオン制御によっても、フォトダイオードＰＤから流入する電荷が掃き出しきれない状態が生じたとしても、トランスファートランジスタＴＧｉが常時オフ状態となるので、転送部３に電荷が移送されることはない。
【００７０】
【発明の効果】
以上説明したように、本発明によれば、電荷を発生させる素子に欠陥が含まれる場合には、データ記憶回路に蓄積電荷を外部へ排出するか否かの情報を保持しておき、第１制御回路により、電荷排出用電極を駆動する信号とデータ記憶回路からの情報に基づいて、蓄積電荷を外部へ排出すべき画素の電荷排出用電極のみを駆動させ、欠陥画素についての蓄積電荷を外部へ排出することとしたので、欠陥画素からの電荷が信号入力部に流入しても、転送部等に移送されて欠陥画素の電荷が加算等されることはないので、当該固体撮像素子におけるＳ／Ｎの低下を防止でき、全出力信号に対して比較的高Ｓ／Ｎを得ることができ、ブルーミング現象の発生を抑制し得る固体撮像素子を提供することができる。
【００７１】
また、本発明によれば、データ記憶回路に蓄積電荷を外部へ読み出すか否かの情報を保持しておき、第２制御回路により、電荷読出用電極を駆動する信号とデータ記憶回路からの情報に基づいて、蓄積電荷を外部へ読み出すべき画素の電荷読出用電極のみを駆動させ、電荷を発生させるフォトダイオード等の素子に欠陥のある欠陥画素についての蓄積電荷を外部へ読み出さないこととしたので、欠陥画素からの電荷が信号入力部に流入しても、転送部等に移送されて欠陥画素の電荷が加算等されることはなく、正常な画素についてのみの電荷の加算等が行われるので、当該固体撮像素子におけるＳ／Ｎの低下を防止でき、全出力信号に対して比較的高Ｓ／Ｎを得ることができ、ブルーミング現象の発生を抑制し得る固体撮像素子を提供することができる。
【００７２】
更に、データ記憶回路を当該固体撮像素子外部から任意に設定可能とすることにより、欠陥画素の指定の追加、解除が自由に行うことができる。
【図面の簡単な説明】
【図１】本発明の第１実施例に係る固体撮像素子の構成図である。
【図２】第１実施例の固体撮像素子における欠陥画素についての単位画素内での電荷処理動作の説明図であり、図２（ａ）〜図２（ｄ）は電荷が発生してから転送部への電荷移送が終了する時点までの経過を説明する。
【図３】第１実施例における第１制御回路の変形例の回路図である。
【図４】本発明の第２実施例に係る固体撮像素子の構成図である。
【図５】第２実施例の固体撮像素子における欠陥画素についての単位画素内での電荷処理動作の説明図であり、図５（ａ）〜図５（ｄ）は電荷が発生してから転送部への電荷移送が終了する時点までの経過を説明する。
【図６】第２実施例における第２制御回路の変形例の回路図である。
【図７】固体撮像素子における基本動作の説明図であり、図７（ａ）〜図７（ｄ）は時間的経過による蓄積信号の変化を説明する。
【図８】従来の固体撮像素子（第１従来例）の構成図である。
【図９】第１従来例の固体撮像素子における単位画素内での電荷処理動作の説明図であり、図９（ａ）〜図９（ｄ）は電荷が発生してから転送部への電荷移送が終了する時点までの経過を説明する。また、同図は第１及び第２実施例の固体撮像素子における正常な画素についての単位画素内での電荷処理動作の説明図でもある。
【図１０】図１０（ａ）は従来の固体撮像素子（第２従来例）の構成図であり、図１０（ｂ）は第２従来例における問題点の説明図である。
【符号の説明】
１，１’，１０１，１０２…画素入力部
３…転送部
５…データ記憶回路
ＰＤｉ（ｉ＝１〜４）…フォトダイオード
ＣＧｉ（ｉ＝１〜４）…コントロールトランジスタ
ＣＧ…コントロールゲート
ＳＧａｉ，ＳＧｂｉ（ｉ＝１〜４）…蓄積トランジスタ
ＳＧ，ＳＧａ，ＳＧｂ…蓄積ゲート（蓄積用電極）
ＯＦｉ（ｉ＝１〜４）…オーバーフロートランジスタ
ＯＦＧ…オーバーフローゲート
ＯＦＤ…オーバーフロードレイン
ＴＧｉ（ｉ＝１〜４）…トランンスファートランジスタ
ＴＧ…トランスファーゲート
ＴＰ…転送電極
ＧＡｉ（ｉ＝１〜４）…第１制御回路
ＧＢｉ（ｉ＝１〜４）…第２制御回路
ＶIG…コントロールゲート駆動電圧
φOFG …オーバーフローゲート駆動信号
ＶOFD …オーバーフロードレイン駆動電圧
ＶSG…蓄積ゲート駆動電圧
φTG…トランスファーゲート駆動信号
Ｄｉ（ｉ＝１〜４）…欠陥情報
Ｇ１，Ｇ３，Ｇ６，Ｇ８…ＮＯＴゲート回路
Ｇ２，Ｇ２，Ｇ５…ＮＡＮＤゲート回路
Ｇ７，Ｇ９，Ｇ１０…ＮＯＲゲート回路
【図１】
0003853379.tif 000002
【図２】
0003853379.tif 000003
【図３】
0003853379.tif 000004
【図４】
0003853379.tif 000005
【図５】
0003853379.tif 000006
【図６】
0003853379.tif 000007
【図７】
0003853379.tif 000008
【図８】
0003853379.tif 000009
【図９】
0003853379.tif 000010
【図１０】
0003853379.tif 000011