(57)【特許請求の範囲】
【請求項１】
トランジスタと、前記トランジスタのプリマッチ回路と、整合回路とを備えたマイクロ波広帯域増幅器において、
前記プリマッチ回路は、第１のインダクタと第１の抵抗と第１のキャパシタとを有する第１のショートスタブと、第２のインダクタと第２の抵抗とを有する第２のショートスタブとからなり、
前記第１のインダクタ、前記第２のインダクタ、前記第１の抵抗、前記第２の抵抗、前記第１のキャパシタのうちいずれか１つのパラメータを用いて前記トランジスタのインピーダンスが周波数によらず定抵抗となるように他のパラメータの選定を行う
ことを特徴とするマイクロ波広帯域増幅器。
【請求項２】
請求項１記載のマイクロ波広帯域増幅器において、
前記第１のインダクタと前記第２のインダクタのインダクタンスは等しい
ことを特徴とするマイクロ波広帯域増幅器。
【請求項３】
請求項１記載のマイクロ波広帯域増幅器において、
前記第１のインダクタは可変インダクタでなり、
前記第１の抵抗は可変抵抗でなり、
前記第１のキャパシタは可変コンデンサでなり、
前記第２のインダクタは可変インダクタでなる
ことを特徴とするマイクロ波広帯域増幅器。
【請求項４】
請求項１記載のマイクロ波広帯域増幅器において、
前記第２のショートスタブは、第２のキャパシタをさらに備える
ことを特徴とするマイクロ波広帯域増幅器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マイクロ波およびミリ波で使用されるマイクロ波広帯域増幅器に関するものである。
【０００２】
【従来の技術】
図６は、伊藤康之、高木直：“MMIＣ技術の基礎と応用”、REALIZE INC社、p165、1996年に示されたマイクロ波広帯域増幅器の一例である。図において、１は入力端子、２は出力端子、３はＦＥＴ、４は入力側整合回路、５は出力側整合回路、２３はインダクタ、２４は抵抗であり、インダクタ２３、抵抗２４を有するショートスタブでプリマッチ回路２５が構成されている。なお、出力側のプリマッチ回路はここでは省略している。
【０００３】
図７に、プリマッチ回路２５とＦＥＴ３の入力側等価回路を示す。図７に示すように、ＦＥＴ３の入力側等価回路は、ゲート・ソース間容量Ｃgs１４、内部抵抗Ｒi１５を用いて表されている。また、インダクタ２３のインダクタンスをＬ1、抵抗２４の抵抗値をＲ1としている。
【０００４】
次に動作について説明する。プリマッチ回路２５の端面からＦＥＴ側を見た入力インピーダンスＺinは、ＦＥＴ３の入力インピーダンスＺFET、ショートスタブの入力インピーダンスＺ1を用いて以下のように表される。
【数１】
0003853606.tif 000002
ここで、ＺFET、Ｚ1はそれぞれ以下のように表される。
【数２】
0003853606.tif 000003
【０００５】
このとき、Ｌ1、Ｒ1を以下のように選定すると、Ｚinは周波数によらず定抵抗となる。
【数３】
0003853606.tif 000004
【０００６】
従って、従来の構成では、前記の値をとることにより、プリマッチ回路２５の端面からＦＥＴ３側を見た入力インピーダンスが周波数によらず定抵抗となり、この抵抗値を入力端子のインピーダンスに変成することにより、広帯域な整合回路の設計が容易に行えるという利点を有する。
【０００７】
【発明が解決しようとする課題】
しかしながら、このような従来の構成においては、プリマッチ回路２５を構成するインダクタの値、抵抗値は一意的に決まってしまうため、設計の自由度がなく、利得および安定係数が自由に設計できないという問題がある。
【０００８】
この発明は前記の問題を解決するためになされたもので、プリマッチ回路設計の自由度を大きくし、増幅器の高利得化あるいは安定化を図ることができるマイクロ波広帯域増幅器を得ることを目的とする。
【０００９】
【課題を解決するための手段】
この発明に係るマイクロ波広帯域増幅器は、トランジスタと、前記トランジスタのプリマッチ回路と、整合回路とを備えたマイクロ波広帯域増幅器において、前記プリマッチ回路は、第１のインダクタと第１の抵抗と第１のキャパシタとを有する第１のショートスタブと、第２のインダクタと第２の抵抗とを有する第２のショートスタブとからなり、前記第１のインダクタ、前記第２のインダクタ、前記第１の抵抗、前記第２の抵抗、前記第１のキャパシタのうちいずれか１つのパラメータを用いて前記トランジスタのインピーダンスが周波数によらず定抵抗となるように他のパラメータの選定を行うことを特徴とするものである。
【００１０】
また、前記第１のインダクタと前記第２のインダクタのインダクタンスは等しいことを特徴とするものである。
【００１１】
また、前記第１のインダクタは可変インダクタでなり、前記第１の抵抗は可変抵抗でなり、前記第１のキャパシタは可変コンデンサでなり、前記第２のインダクタは可変インダクタでなることを特徴とするものである。
【００１２】
さらに、前記第２のショートスタブは第２のキャパシタをさらに備えることを特徴とするものである。
【００１３】
【発明の実施の形態】
実施の形態１．
図１は、この発明の実施の形態１によるマイクロ波広帯域増幅器を示す回路構成図である。図１において、１は入力端子、２は出力端子、３はＦＥＴ、４は入力側整合回路、５は出力側整合回路、６は第１のインダクタ、７は第１の抵抗、８は第１のキャパシタ、９は第２のインダクタ、１０は第２の抵抗であり、第１のインダクタ６、第１の抵抗７、第１のキャパシタ８を有する第１のショートスタブ１１、および、第２のインダクタ９、第２の抵抗１０を有する第２のショートスタブ１２によりプリマッチ回路１３が構成されている。
【００１４】
図２に、プリマッチ回路１３とＦＥＴ３の入力側等価回路を示す。ここでは、ＦＥＴ３の入力側等価回路を、ゲート・ソース間容量Ｃgs１４、内部抵抗Ｒi１５で表している。また、第１のインダクタのインダクタンスをＬ1、第１の抵抗の抵抗値をＲ1、第１のキャパシタのキャパシタンスをＣ1、第２のインダクタのインダクタンスをＬ2、第２の抵抗の抵抗値をＲ2としている。
【００１５】
次に動作について説明する。プリマッチ回路１３の端面からＦＥＴ３側を見た入力インピーダンスＺinは、ＦＥＴ３の入力インピーダンスＺFET、第１のショートスタブ１１の入力インピーダンスＺ1、第２のショートスタブ１２の入力インピーダンスＺ2を用いて以下のように表される。
【数４】
0003853606.tif 000005
【００１６】
ここで、ＺFET、 Ｚ1、Ｚ2はそれぞれ以下のように表される。
【数５】
0003853606.tif 000006
式（６）の分子および分母を整理すると以下のようになる。
【数６】
0003853606.tif 000007
【００１７】
従って、Ｚinが周波数によらず定抵抗Ｚとなる条件は以下のように与えられる。
【数７】
0003853606.tif 000008
【００１８】
このとき、選定すべきＬ1、Ｒ1、Ｌ2、Ｒ2、Ｃ1、Ｚの６個のパラメータに対し、入力インピーダンスが周波数によらず定抵抗となる条件式は５個しかないことから、各パラメータはどれか１つのパラメータを用いて表されることになる。
【００１９】
各パラメータをＣ1を用いて表した例を以下に示す。
【数８】
0003853606.tif 000009
【００２０】
以上のように、本発明の実施の形態１では、Ｌ1、Ｒ1、Ｌ2のパラメータ選定の自由度が大きくなるため、設計の自由度が大きくなるという利点を有する。
【００２１】
なお、ここでは、各パラメータをＣ1を用いて表した例について示したが、Ｌ1、Ｒ1、Ｌ2のいずれを用いて表してもよい。
また、第１のインダクタ６、第２のインダクタ９はそれぞれ伝送線路で構成してもよい。
【００２２】
実施の形態２．
図３は、この発明の実施の形態２によるマイクロ波広帯域増幅器を示す回路構成図である。図３において、１は入力端子、２は出力端子、３はＦＥＴ、４は入力側整合回路、５は出力側整合回路、１６は第１の伝送線路、７は第１の抵抗、８は第１のキャパシタ、１７は第２の伝送線路、１０は第２の抵抗である。図１における第１のインダクタ６を第１の伝送線路１６、第２のインダクタ９を第２の伝送線路１７で構成し、ＦＥＴ３に対して対称な位置に配置している。また、ここでは、第１のインダクタと第２のインダクタのインダクタンスを同じ、すなわち、第１の伝送線路と第２の伝送線路の長さを同じにしている。
【００２３】
以上のような構成でも実施の形態１と同様の利点を有する。さらに、第１の伝送線路１６と第２の伝送線路１７をＦＥＴ３に対して対称に配置し、長さを同じにすることにより、第１のショートスタブ１１と第２のショートスタブ１２の接続点における電流分布が対称になり、ＦＥＴセルが均一動作するという利点も有する。
【００２４】
実施の形態３．
図４は、この発明の実施の形態３によるマイクロ波広帯域増幅器を示す回路構成図である。図４において、１は入力端子、２は出力端子、３はＦＥＴ、４は入力側整合回路、５は出力側整合回路、１８は第１の可変インダクタ、１９は第１の可変抵抗、２０は第１の可変コンデンサ、２１は第２の可変インダクタ、１０は第２の抵抗である。
【００２５】
以上のような構成においても実施の形態１と同様の利点を有する。さらに、第１のインダクタ、第１の抵抗、第１のキャパシタ、第２のインダクタを可変とすることにより、最大有能利得（ＭＡＧ：Maximum Available Gain）や安定係数Ｋを調整できるという利点も有する。
【００２６】
実施の形態４．
図５は、この発明の実施の形態４によるマイクロ波広帯域増幅器を示す回路構成図である。図５において、１は入力端子、２は出力端子、３はＦＥＴ、４は入力側整合回路、５は出力側整合回路、６は第１のインダクタ、７は第１の抵抗、８は第１のキャパシタ、９は第２のインダクタ、１０は第２の抵抗、２２は第２のキャパシタである。
【００２７】
第２のキャパシタ２２は、そのキャパシタンスを大きくすることにより、ＲＦ特性への影響を小さくすることができる。以上のような構成においても実施の形態１と同様の利点を有する。さらに、第１のショートスタブ１１および第２のショートスタブ１２はともに電流がグランドに流れない構成となるため、キャパシタと抵抗の間をバイアス供給点とするバイアス回路として、第１のショートスタブまたは第２のショートスタブを利用することができるという利点も有する。
【００２８】
【発明の効果】
以上のように、この発明によれば、前記プリマッチ回路を、第１のインダクタと第１の抵抗と第１のキャパシタとを有する第１のショートスタブと、第２のインダクタと第２の抵抗とを有する第２のショートスタブとから構成することにより、パラメータ選定の自由度が大きくなるため、プリマッチ回路設計の自由度を大きくし、増幅器の高利得化あるいは安定化を図ることができる。
【００２９】
また、第１のインダクタと第２のインダクタのインダクタンスを同じくすることにより、第１の伝送線路と第２の伝送線路をトランジスタに対して対称に配置し、長さを同じにすることにより、第１のショートスタブと第２のショートスタブの接続点における電流分布が対称になり、トランジスタセルが均一動作するという利点も有する。
【００３０】
また、第１のインダクタ、第１の抵抗、第１のキャパシタ、第２のインダクタを可変とすることにより、最大有能利得ＭＡＧや安定係数Ｋを調整できるという利点を有する。
【００３１】
さらに、第２のキャパシタのキャパシタンスを大きくすることにより、ＲＦ特性への影響を小さくすることができる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１によるマイクロ波広帯域増幅器を示す回路構成図である。
【図２】  図１のプリマッチ回路１３とＦＥＴ３の入力側等価回路図である。
【図３】  この発明の実施の形態２によるマイクロ波広帯域増幅器を示す回路構成図である。
【図４】  この発明の実施の形態３によるマイクロ波広帯域増幅器を示す回路構成図である。
【図５】  この発明の実施の形態４によるマイクロ波広帯域増幅器を示す回路構成図である。
【図６】  伊藤康之、高木直：“MMIＣ技術の基礎と応用”、REALIZE INC社、p165、1996年に示された従来のマイクロ波広帯域増幅器の一例を示す回路図である。
【図７】  図６のプリマッチ回路２５とＦＥＴ３の入力側等価回路図である。
【符号の説明】
１  入力端子、２  出力端子、３  ＦＥＴ、４  入力側整合回路、５  出力側整合回路、６  第１のインダクタ、７  第１の抵抗、８  第１のキャパシタ、９第２のインダクタ、１０  第２の抵抗、１１  第１のショートスタブ、１２  第２のショートスタブ、１３  プリマッチ回路、１４  ゲート・ソース間容量Ｃgs、１５  内部抵抗Ｒi、１６  第１の伝送線路、１７  第２の伝送線路、１８第１の可変インダクタ、１９  第１の可変抵抗、２０  第１の可変コンデンサ、２１  第２の可変インダクタ、２２  第２のキャパシタ、２３  インダクタ、２４  抵抗、２５  プリマッチ回路。
【図１】
0003853606.tif 000010
【図２】
0003853606.tif 000011
【図３】
0003853606.tif 000012
【図４】
0003853606.tif 000013
【図５】
0003853606.tif 000014
【図６】
0003853606.tif 000015
【図７】
0003853606.tif 000016