(57)【特許請求の範囲】
【請求項１】
誘電率が３．５以下の低誘電率材料からなる絶縁膜を介して形成されたレジストマスクを有する基板をアッシング装置のチャンバー内に保持し、その電力値がＷｓのＲＦ電力を印加してチャンバー内に導入した酸素原子を含有するガスを活性化させるとともに、前記基板側にその電力値Ｗｂと前記電力値Ｗｓとの比Ｗｓ／Ｗｂが０．２２〜５であるようなＲＦ電力を印加して前記レジストマスクのアッシングを行うことを特徴とするアッシング方法。
【請求項２】
基板側に印加されるＲＦ電力（Ｗｂ）を１５０〜４５０Ｗに制御する請求項１に記載のアッシング方法。
【請求項３】
基板が電極上に保持され、該電極の温度を２０℃に設定する請求項１に記載のアッシング方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアッシング方法に関するものであり、より詳しくは、層間絶縁膜として低誘電率膜を介して形成されたレジストをアッシングする際に層間絶縁膜の膜質の変化を低減することができるアッシング方法に関するものである。
【０００２】
【従来の技術】
近年の半導体装置の微細化にしたがい、半導体装置における配線間容量が増大し、これに伴う信号遅延が重要な問題となっている。
【０００３】
配線間容量を低減する方法として、例えば、配線層間に使用する層間絶縁膜に低誘電率膜を採用する方法がある。
【０００４】
しかし、低誘電率膜は、アッシング等のプラズマに曝されると膜質が変化しやすい。例えば、低誘電率膜からなる層間絶縁膜上にホールエッチ等を行うために形成されたレジストパターンをアッシング処理により除去する場合、層間絶縁膜の誘電率を低減する源である膜中のＳｉ−Ｈ結合やＳｉ−ＣＨ3結合が、アッシング中に切断され、その部分にＳｉ−ＯＨ結合が生じる。このような膜質の変化により、誘電率が上昇したり、ホール抵抗が上昇し、さらには配線容量の増大、信号遅延を招き、デバイスの性能が劣化する。
【０００５】
そこで、層間絶縁膜において、アッシング処理による誘電率の上昇を抑制する種々の方法がある。
【０００６】
例えば、特開２０００−７７４１０号公報では、枚葉式アッシング装置において、低誘電率膜上に形成されたレジストマスクをアッシングによって除去する場合に、アッシング中の圧力を適切な範囲に制御してイオン主体のアッシング処置とする方法が提案されている。
【０００７】
また、特開平１１−８７３３２号公報には、Ｏ2アッシング処理中にＳｉ−Ｈ結合やＳｉ−ＣＨ3結合が切断されても、引き続きＨ2プラズマ中に曝すことによって、切断されたＳｉ−Ｈ結合を復活させる等の方法が提案されている。
【０００８】
【発明が解決しようとする課題】
しかし、圧力制御主体のアッシング処理方法では、イオン化エネルギー制御に上限があるため、必要なイオン化エネルギーが圧力制御では得られないことがあり、低誘電率膜の種類によっては誘電率上昇の抑制が十分できないことがある。
【０００９】
また、Ｏ2アッシング処理後にＨ2プラズマ中に曝す方法では、Ｈ2プラズマ中に曝す工程が追加されるため、処理時間が延長され、製造コストの増大を招くことになる。
【００１０】
本発明は上記課題に鑑みなされたものであり、製造コストの増大を招くことなく、低誘電率膜の誘電率の上昇を効率的に抑制することができるアッシング方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明によれば、絶縁膜を介して形成されたレジストマスクを有する基板をアッシング装置のチャンバ内に保持し、ＲＦ電力を印加してチャンバー内に導入した酸素原子を含有するガスを活性化させるとともに、前記基板側にもＲＦ電力を印加して前記レジストマスクのアッシングを行うアッシング方法が提供される。
【００１２】
【発明の実施の形態】
本発明のアッシング方法は、基板上に少なくとも絶縁膜を介して形成されたレジストマスクを除去するために行われる方法である。
【００１３】
本発明の方法で使用できる基板としては、通常、半導体装置を製造するために使用されるすべての基板があげられ、ガラス基板、プラスチック基板、半導体基板、半導体ウェハ等が挙げられる。具体的には、元素半導体（シリコン、ゲルマニウム等）基板、化合物半導体（ＧａＡｓ、ＺｎＳｅ、シリコンゲルマニウム等）基板等の種々の基板、ＳＯＩ、ＳＯＳ等の基板、元素半導体ウェハ（シリコン等）、石英基板、プラスチック（ポリエチレン、ポリスチレン、ポリイミド等）等が挙げられる。なお、この基板上には、トランジスタ、キャパシタ、抵抗等の素子、これらを含む回路、層間絶縁膜、配線層等が形成されていてもよい。
【００１４】
基板上に形成される絶縁膜としては、通常、層間絶縁膜として形成されるものが挙げられ、特に低誘電率膜であることが好ましい。ここで低誘電率とは、例えば、誘電率が３．５程度以下のものが挙げられる。具体的には、シリコン窒化膜又は、ＣＶＤ法で形成するＳｉＯ2膜、ＳｉＯＦ系膜、ＳｉＯＣ系膜もしくはＣＦ系膜又は塗布で形成するＨＳＱ（hydrogen silsesquioxane）系膜（無機系）、ＭＳＱ（methyl silsesquioxane）系膜、ＰＡＥ（polyarylene ether）系膜、ＢＣＢ系膜、ポーラス系膜もしくはＣＦ系膜又は多孔質膜等が挙げられる。この絶縁膜の膜厚は特に限定されるものではなく、例えば、４０００〜１００００Å程度が挙げられる。
【００１５】
レジストマスクは、半導体プロセスの分野で通常使用されているレジストによって形成されるものの全てが含まれ、例えば、電子線用又はＸ線用のネガ型レジスト（環化シス−１，４−ポリイソプレン、ポリ桂皮酸ビニル等）又はポジ型レジスト（ノボラック系）、遠紫外線（deep−ＵＶ）レジスト（ポリメチルメタクリレート、ｔ−Ｂｏｃ系）、イオンビーム用レジスト等の種々のレジストによるマスクが挙げられる。具体的には、アセタール系レジスト（ＴＤＵＲ−Ｐ０１５）、アニリング（ＴＭＸ−１１９１Ｙ）、ハイブリッド系レジスト（ＳＰＲ５５０）等が挙げられる。レジストマスクの膜厚は特に限定されるものではなく、例えば、７０００〜９０００Å程度が挙げられる。
【００１６】
本発明に使用することができるアッシング装置としては、一般に使用されているアッシング装置であれば、特に限定されるものではなく、導入したガスを活性化、好ましくはプラズマ化するためにＲＦ電力を印加することができるとともに、被エッチング基板側にＲＦ電力を印加することができるものであれば、円筒型、平行平板型、ヘキソード型、有磁場ＲＩＥ型、有磁場マイクロ波型、マイクロ波型、ＥＣＲ型等の種々の形状、原理のものが挙げられる。具体的には、図１に示すように、少なくとも真空チャンバーと、真空チャンバー内の下方に形成された下部電極と、真空チャンバー側でガスを活性化するためのＲＦ電力を印加し得る電源と、基板側にＲＦ電力を印加し得る電源とから構成されるアッシング装置が挙げられる。なお、このような装置においては、真空チャンバの外周に上部電極が形成されていてもよく、あるいはプラズマ生成用のコイル（電磁コイル等）が配置していてもよく、真空チャンバー側でガスを活性化するためのＲＦ電力を印加し得る電源は、真空チャンバにのみ、あるいは真空チャンバと上部電極又はコイル等とに接続されていることが好ましい。また、下部電極は、基板を保持する機構を備えていることが好ましく、さらに、基板温度を制御するための機構を備えていることが好ましい。基板側にＲＦ電力を印加し得る電源は、下部電極に接続されていることが好ましい。
【００１７】
本発明のアッシング方法は、通常、チャンバ内に酸素原子を含有するガスを導入し、チャンバ等にＲＦ電力を印加してガスを活性化、例えばプラズマ化させる。導入する酸素原子を有するガスとしては、基板上に形成された絶縁膜（低誘電体膜）の膜質等に悪影響を及ぼさない限り、ほぼ純粋な酸素ガス、オゾンガス、これらの混合ガス、あるいはこれらのガスにＮ2ガス、ＣＦ4ガス等のガスを添加した混合ガスであってもよい。酸素原子を含有するガスは、例えば、５０〜５００ＳＣＣＭ程度、１００〜２５０ＳＣＣＭ程度で導入することが適当である。
【００１８】
チャンバ内に導入したガスを活性化するために印加するＲＦ電力は、特に限定されるものではないが、上述した導入ガスの種類、量、速度等を考慮すると、１０００Ｗ程度以下、例えば、１００〜１０００Ｗ程度の範囲が適当である。
【００１９】
また、基板側に印加するＲＦ電力は、好ましくは、基板を保持する下部電極を介して基板に印加されるものであり、上述した導入ガスの種類、量、速度、チャンバ内に導入したガスを活性化するために印加するＲＦ電力等を考慮すると、１５０Ｗ程度以上、２００Ｗ程度以上、２５０Ｗ程度以上、２５０〜４５０Ｗ程度の範囲が適当である。
【００２０】
本発明においては、酸素原子を含有するガスを活性化するためのＲＦ電力（Ｗｓ）とウェハ側に印加されるＲＦ電力（Ｗｂ）との比（Ｗｓ／Ｗｂ）を一定以下に制御することが好ましく、例えば、５程度以下、４程度以下、０．２２〜４程度の範囲であることが適当である。別の観点から述べると、Ｗｓ／Ｗｂは、アッシング前後の絶縁膜の誘電率の変化率が１０％程度以下、８％程度以下、５％程度以下となるように設定することが好ましい。
【００２１】
本発明のアッシング方法におけるアッシング処理時間は、上述の条件等に設定してレジストのアッシングをした場合に、レジストのアッシング残りがほとんどなく、レジスト直下の絶縁膜のオーバーエッチングを最小限にとどめるようにレジストがほぼ完全に除去される程度に設定することが好ましい。具体的には、１．５〜５分間程度が挙げられる。
【００２２】
なお、本発明においては、上記のように基板が下部電極によって保持されていることが好ましく、アッシング中の下部電極の温度は、５０℃程度以下、３５℃程度以下、２５℃程度以下、２０℃程度以下であることが好ましい。なお、基板温度は、例えば、基板を保持する下部電極の温度を上記の温度に設定することにより、実質的に基板自体の温度をほぼ上記温度の近辺に設定することができる。
【００２３】
以下に、本発明のアッシング方法を図面に基づいて説明する。
【００２４】
この実施の形態のアッシング方法では、図１に示したアッシング装置を用いた。このアッシング装置は、外周にプラズマ生成用コイル１が設けられた真空チャンバー５と、真空チャンバー５内の下方に形成された下部電極３と、これらプラズマ生成用コイル１及び真空チャンバー５に電圧を印加するための電源２と、下部電極３に電圧を印加するための電源６と、下部電極３の温度を制御するためのチラー７とから主として構成される。下部電極３上には被エッチングウェハ４が保持される。
【００２５】
半導体ウェハ上に、低誘電率膜であるＭＳＱ系のＨＯＳＰ(Hydride Organo Siloxane Polymer、誘電率：２．５〜２．７)膜を、膜厚４００〜１０００ｎｍ程度で層間絶縁膜として塗布形成し、その上にレジスト（例えば、アセタール系レジスト）を７００〜９００ｎｍ程度塗布した。レジストに所定形状の開口を形成し、このレジストをマスクにして、層間絶縁膜に半導体ウェハ表面に至るホールを形成した。得られた半導体ウェハを上述のアッシング装置の下部電極３上に保持し、ウェハ上のレジストのアッシングを行った。
【００２６】
アッシングは、下部電極（基板）の温度を２０℃とし、ＲＩＥモード、酸素ガスを２００ＳＣＣＭで導入し、圧力２００ｍＴ程度とし、電源２のプラズマ生成用ＲＦパワーを１０００Ｗ、電源６のウエハへのイオン引き込みエネルギーを制御するＲＦパワーを２００Ｗに設定し、２．５分間程度行った。
【００２７】
このようなアッシングにより、レジストをほぼ完全に除去した後の層間絶縁膜のフーリエ変換赤外分光法（ＦＴ−ＩＲ）波形を測定した。その結果を図２（太線）に示す。なおアッシング処理をする前の同じ層間絶縁膜のＦＴ−ＩＲ波形を図２（破線）に併せて示す。
【００２８】
図２によれば、アッシング前後において、その波形はほとんど変化しておらず、膜質の変化は認められなかった。つまり、Ｓｉ−Ｈ結合等の誘電率を抑制する結合を示す波長のピークの減少は認められず、また、誘電率の上昇を促すＨ−ＯＨ結合を示す波長のピークの増加もほとんど認められなかった。
【００２９】
つまり、基板側へのＲＦ電力の印加によって、酸素イオンを容易に基板に引き寄せることができ、それによって層間絶縁膜の表面にＳｉＯ膜が形成され、この膜が保護膜として機能して、層間絶縁膜の膜質の変化を抑制したものと考えられる。
【００３０】
また、アッシング条件を、下部電極の温度を２０℃とし、電源２のプラズマ生成用ＲＦパワーを１０００Ｗ又は１００Ｗ、電源６のウエハへのイオン引き込みエネルギーを制御するＲＦパワーを１００〜４５０Ｗに変更した以外は、上記と同様の条件に設定した場合の層間絶縁膜の誘電率の変化を測定した。その結果を図３に示す。なお、図３中、黒丸は電源２のプラズマ生成用ＲＦパワーを１０００Ｗ、黒四角は１００Ｗとしたものを示す。
【００３１】
図３によれば、チャンバ内に導入したガスを活性化するために印加するＲＦ電力が１０００Ｗの場合、基板側に印加するＲＦ電力を１５０Ｗ程度以上とすることにより、アッシング前後の絶縁膜の誘電率の変化率が１０％程度以下とすることができ、１９０Ｗ程度以上とすることにより変化率８％程度以下とすることができ、２５０Ｗ程度以上とすることにより変化率５％程度以下とすることができる。
【００３２】
また、比較のため、下部電極の温度を２０℃とし、ＲＩＥモードでのアッシング、電源２のプラズマ生成用ＲＦパワーを１０００Ｗに設定し、電源６のウエハへのイオン引き込みエネルギーを制御するＲＦパワーを印加しなかった場合のＦＴ−ＩＲ波形を測定した。その結果を図４（太線）に示す。なおアッシング処理をする前の同じ層間絶縁膜のＦＴ−ＩＲ波形を図４（破線）に併せて示す。
【００３３】
図４によれば、下部電極を２０℃に低減することにより、後述するように、２５０℃の高温でのアッシングによって生じる波長３５００Å付近に現れるＨ−ＯＨ結合の強度０．０３４９を０．０２２２と、２／３程度に低減することができ、誘電率の上昇を抑制することができる。
【００３４】
一方、図５に示したように、外周にプラズマ生成用コイル１が設けられた真空チャンバー５と、真空チャンバー５内の下方に形成された下部電極３と、これらプラズマ生成用コイル１及び真空チャンバー５に電圧を印加するための電源２と、下部電極３の温度を制御するためのチラー７とから構成され，下部電極３に電圧を印加するための電源６が設けられていないダウンフロー型のアッシング装置を用いて、上記と同様の層間絶縁膜を、下部電極の温度を２５０℃とし、電源２のプラズマ生成用ＲＦパワーを１０００Ｗに設定してアッシングした。このアッシングによってレジストがほぼ完全に除去された後の層間絶縁膜場合のＦＴ−ＩＲ波形を測定した。その結果を図６（太線）に示す。なおアッシング処理をする前の同じ層間絶縁膜のＦＴ−ＩＲ波形を図６（破線）に併せて示す。
【００３５】
図６によれば、処理前の波形では、誘電率の低減に関与する波長３０００Å付近にＣ−Ｈ結合、２３００Å付近にＳｉ−Ｈ結合、１３００Å付近にＳｉ−Ｃ結合が現れているが、処理後ではそれらの波長がすべて減少しており、その反面、誘電率上昇に関与する３５００Å付近にＨ−ＯＨ結合が顕著に現れており、膜質が変化していることが分かる。これは、下部電極に独立にＲＦ電力を印加することができなかったため、誘電率の上昇を抑制するのに必要なイオンのエネルギーが制御することができなかったためと考えられる。
【００３６】
【発明の効果】
本発明によれば、絶縁膜を介して形成されたレジストマスクを有する基板をアッシング装置のチャンバ内に保持し、ＲＦ電力を印加してチャンバー内に導入した酸素原子を含有するガスを活性化させるとともに、前記基板側にＲＦ電力を印加して前記レジストマスクのアッシングを行うため、アッシングに起因する絶縁膜の誘電率の上昇を抑制することができ、配線間容量の増大による信号遅延を抑制でき、デバイス性能を向上させることができる。
【００３７】
特に、基板側に印加されるＲＦ電力（Ｗｂ）を一定以上に制御するか、また、酸素原子を含有するガスを活性化するためのＲＦ電力（Ｗｓ）と基板側に印加されるＲＦ電力（Ｗｂ）との比（Ｗｓ／Ｗｂ）を一定以下に制御することにより、さらに、基板が電極上に保持され、かつこの電極を２０℃程度以下に設定することにより、より有効にアッシングに起因する絶縁膜の誘電率の上昇を抑制することができる。よって、例えば、低誘電率膜を絶縁膜として採用した半導体装置におけるホール又はダマシントレンチ工程でのホールエッチ後又はダマシントレンチの溝加工後のマスクレジストのアッシングに起因する絶縁膜の膜質の変化を防止し、ひいては絶縁膜の誘電率変化を低減することが可能となる。
【図面の簡単な説明】
【図１】  本発明のアッシング方法に使用するアッシング装置の要部の概略断面図である。
【図２】  本発明のアッシング方法を行う前後の層間絶縁膜のＦＴ−ＩＲ波形を示す図である。
【図３】  本発明のアッシング方法においてバイアスパワーを変化させた場合の層間絶縁膜の誘電率の変化を示すグラフである。
【図４】  バイアスパワーを印加せずにレジストをアッシングした場合の層間絶縁膜のＦＴ−ＩＲ波形を示す図である。
【図５】  従来のアッシング方法に使用するアッシング装置の要部の概略断面図である。
【図６】  従来のアッシング装置を用いてアッシングを行う前後の層間絶縁膜のＦＴ−ＩＲ波形を示す図である。
【符号の説明】
１  プラズマ生成用コイル
２、６  電源
３  下部電極
４  ウェハ
５  真空チャンバー
７  チラー
【図１】
0003770790.tif 000002
【図２】
0003770790.tif 000003
【図３】
0003770790.tif 000004
【図４】
0003770790.tif 000005
【図５】
0003770790.tif 000006
【図６】
0003770790.tif 000007