(57)【特許請求の範囲】
【請求項１】
半導体基板上に前記半導体基板の所定領域を露出させるマスクパタンを形成する段階と、
前記マスクパタンを食刻マスクとして使用して前記露出した半導体基板を食刻してトレンチ領域を形成する段階と、
前記トレンチ領域の側壁及び底部に熱酸化膜を形成する段階と、
前記熱酸化膜が形成された半導体基板の全面に前記トレンチ領域を充填する流動性酸化膜を形成する段階と、
前記マスクパタンが露出されるまで前記流動性酸化膜を全面食刻して前記トレンチ領域内に流動性酸化膜パタンを形成する段階と、
前記露出したマスクパタンを湿式食刻工程により除去して流動性酸化膜パタンの上部コーナにリセスされた溝を形成し、前記トレンチ周辺の活性領域を露出する段階と、
前記露出したマスクパタンの除去された半導体基板を熱処理して前記流動性酸化膜パタンをリフローさせることによって、前記リセス溝が除去されたラウンド状に活性領域の縁部まで延びた素子分離膜を形成する段階とを含むことを特徴とする半導体集積回路のトレンチ素子分離方法。
【請求項２】
マスクパタンを形成する段階は、半導体基板上に緩衝膜、化学機械的研磨阻止膜及びトレンチ食刻阻止膜を順次形成する段階と、トレンチ食刻阻止膜、化学機械的研磨阻止膜及び緩衝膜をパタニングして半導体基板を露出させる緩衝膜パタン、化学機械的研磨阻止膜パタン及び緩衝膜パタンから構成されたマスクパタンを形成する段階と、からなる請求項１に記載の半導体集積回路のトレンチ分離方法。
【請求項３】
緩衝膜は、熱酸化膜である請求項２に記載の半導体集積回路のトレンチ分離方法。
【請求項４】
化学機械的研磨阻止膜は、シリコン窒化膜である請求項２に記載の半導体集積回路のトレンチ分離方法。
【請求項５】
トレンチ食刻阻止膜は、ＣＶＤ酸化膜である請求項２に記載の半導体集積回路のトレンチ分離方法。
【請求項６】
マスクパタンを食刻工程により除去する段階は、湿式食刻工程により行う請求項１記載の半導体集積回路のトレンチ分離方法。
【請求項７】
流動性酸化膜は、ＢＰＳＧ膜である請求項１に記載の半導体集積回路のトレンチ分離方法。
【請求項８】
ＢＰＳＧ膜は、フローによって平坦化する請求項７に記載の半導体集積回路のトレンチ分離方法。
【請求項９】
流動性酸化膜形成後の全面食刻は、化学的機械的研磨工程により行う請求項１〜８のいずれか１項に記載の半導体集積回路のトレンチ分離方法。
【請求項１０】
流動性酸化膜パタンのリフローを急速熱処理工程により行う請求項１〜９のいずれか１項に記載の半導体集積回路のトレンチ分離方法。
【請求項１１】
急速熱処理工程は、１０００℃〜１１５０℃の温度で１０秒〜６０秒間行う請求項１０に記載の半導体集積回路のトレンチ分離方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路のトレンチによる素子分離方法に関する。
【０００２】
【従来の技術】
半導体集積回路の高集積化が進み、素子分離領域（isolation region）を形成する技術の重要度が増している。素子分離の代表的な方法としては、トレンチ分離技術が広く用いられている。トレンチ分離技術とは、半導体基板の所定領域を食刻してトレンチ領域を形成し、そのトレンチ領域を絶縁膜で充填して素子分離を行う技術である。トレンチ領域を狭く深く形成することにより、隣接したトランジスタ同士の物理的な距離は増加させられる一方、素子分離領域の占有面積を最小化することができる。
【０００３】
図１〜図３は従来のトレンチ分離方法を説明するための断面図である。
【０００４】
図１では、まず半導体基板１上にパッド酸化膜、パッド窒化膜及びＣＶＤ酸化膜を順次形成する。次にＣＶＤ酸化膜、パッド窒化膜及びパッド酸化膜をパタニングして、半導体基板１の所定領域を露出させるパッド酸化膜パタン３、パッド窒化膜パタン５及びＣＶＤ酸化膜パタン７を形成する。さらにＣＶＤ酸化膜パタン７を食刻マスクとして露出した半導体基板１を食刻することにより、トレンチ領域Ｔを形成する。
【０００５】
図２では、トレンチ領域Ｔの形成された半導体基板１の全面にトレンチ領域Ｔを充填する絶縁膜を形成する。そして、図１の状態からパッド窒化膜パタン５が露出するまで絶縁膜を全面食刻して、トレンチ領域Ｔ内に絶縁膜パタン９を形成する。全面食刻工程としては化学機械的研磨（ＣＭＰ）工程が一般的である。
【０００６】
図３では、露出したパッド窒化膜パタン５及びパッド酸化膜パタン３を湿式食刻工程により除去し、トレンチ領域周辺の半導体基板１、すなわち活性領域を露出する。このとき絶縁膜パタン９も食刻され、縁部Ａに溝を有する素子分離膜９ａが形成される。これによりトレンチ口部分の角が露出する。
【０００７】
【発明が解決しようとする課題】
素子分離膜の縁部Ａに溝が形成されることにより、トレンチ口部の角が露出すると後続工程で活性領域上に形成したＭＯＳトランジスタのゲート電圧印加時に、ゲート電界が露出したトレンチ口の角に集中する。すると、ゲート電圧がしきい電圧より低い場合でも、トレンチ領域の側壁に沿った部分でチャネルが形成され、ソース領域及びドレイン領域間にリーク電流が流れるといった不都合が生じる。このような現象は、チャネル幅が小さいほど顕著になる。また、トレンチ口部の角に集中するゲート電界は、ゲート酸化膜の信頼性を低下させる。
【０００８】
そこで本発明は、素子分離膜の縁部に溝が形成されないトレンチ分離方法を提供する。
【０００９】
【課題を解決するための手段】
以上のような課題を解決する本発明の半導体集積回路のトレンチ分離方法は、半導体基板の所定領域を露出させるマスクパタンを形成する段階と、露出した半導体基板を食刻してトレンチ領域を形成する段階と、トレンチ領域の内壁に熱酸化膜を形成する段階と、その熱酸化膜の形成された半導体基板の全面にトレンチ領域を充填する流動性酸化膜を形成する段階と、マスクパタンが露出するまで流動性酸化膜を全面食刻してトレンチ領域内に流動性酸化膜パタンを形成する段階と、露出したマスクパタンを食刻工程、望ましくは湿式食刻工程により除去する段階と、このマスクパタンの除去された半導体基板を熱処理して流動性酸化膜パタンをリフローさせる段階と、からなることを特徴とする。マスクパタンを形成する段階は、半導体基板上に緩衝膜、化学機械的研磨阻止膜及びトレンチ食刻阻止膜を順次形成する段階と、これらトレンチ食刻阻止膜、化学機械的研磨阻止膜及び緩衝膜をパタニングして半導体基板を露出させる緩衝膜パタン、化学機械的研磨阻止膜パタン及び緩衝膜パタンから構成されたマスクパタンを形成する段階と、からなる。以上のトレンチ分離方法で、緩衝膜は熱酸化膜、化学機械的研磨阻止膜はシリコン窒化膜、トレンチ食刻阻止膜はＣＶＤ酸化膜、流動性酸化膜はＢＰＳＧ膜であることが望ましい。また、そのＢＰＳＧ膜はフローによって平坦化しておいて、全面食刻は化学的機械的研磨により行う。流動性酸化膜パタンのリフローは急速熱処理工程により行い、その条件は、１０００℃〜１１５０℃の温度で１０秒〜６０秒が適している。
【００１０】
【発明の実施の形態】
以下、添付した図面に基づき本発明の好適な実施形態を詳細に説明する。
【００１１】
図４では、半導体基板１１、例えばシリコン基板上に緩衝膜（buffer layer）、化学機械的研磨阻止膜（CMP stopper layer）、及びトレンチ食刻阻止膜（trench etch stopper layer）を順次形成する。緩衝膜は熱酸化膜から形成するのが望ましく、化学機械的研磨阻止膜は酸化膜を化学機械的研磨工程で食刻するために高い研磨選択比を示す物質膜、例えば、シリコン窒化膜から形成するのが望ましい。またトレンチ食刻阻止膜は、半導体基板１１を乾式食刻するために高い食刻選択比を示す物質膜、例えば、ＣＶＤ酸化膜から形成するのが望ましい。緩衝膜は半導体基板１１と化学機械的研磨阻止膜との間に介在され、化学機械的研磨阻止膜及び半導体基板１１間のストレス差を緩衝させる役割を持つ。
【００１２】
このようなトレンチ食刻阻止膜、化学機械的研磨阻止膜及び緩衝膜をパタニングして、半導体基板１１を露出させる緩衝膜パタン１３、化学機械的研磨阻止膜パタン１５及びトレンチ食刻阻止膜パタン１７を形成する。緩衝膜パタン１３、化学機械的研磨阻止膜パタン１５及びトレンチ食刻阻止膜パタン１７はマスクパタン１８を構成する。
【００１３】
図５では、マスクパタン１８を食刻マスクとして半導体基板１１を乾式食刻することによりトレンチ領域を形成する。さらにトレンチ領域の形成された半導体基板１１を熱酸化して、トレンチ領域の内壁に数十〜数百Åの熱酸化膜１９を形成する。熱酸化膜１９は、トレンチ領域を形成時の乾式食刻による食刻損を補い、後続工程で形成される流動性酸化膜内に含有された不純物が半導体基板１１に拡散することを防止する。
【００１４】
熱酸化膜１９を形成後、半導体基板１１全面にトレンチ領域を充填する流動性酸化膜２１を形成する。流動性酸化膜２１は、４００℃〜４５０℃の温度でＢＰＳＧ膜をＣＶＤ方法により蒸着した後、ＢＰＳＧ膜を８００℃〜９００℃の温度でフローして形成する。ＢＰＳＧ膜を熱処理工程でフローさせると、膜質が安定する。ＢＰＳＧ膜内に含有された燐（Ｐ）及びホウ素（Ｂ）の濃度は、それぞれ４〜６ｗｔ％及び６〜９ｗｔ％が望ましい。また、ＢＰＳＧ膜に代えてＰＳＧ膜を使用し、流動性酸化膜２１を形成してもよい。このとき、ＰＳＧ膜内に含有された燐（Ｐ）の濃度は６〜９ｗｔ％であるのが望ましい。
【００１５】
図６では、流動性酸化膜２１を化学機械的研磨工程で全面食刻し、トレンチ領域内に流動性酸化膜パタン２１ａを形成する。このとき、トレンチ食刻阻止膜パタン１７、すなわちＣＶＤ酸化膜パタンも同時に食刻され、化学機械的研磨阻止膜パタン１５が露出する。そのため、トレンチ領域周辺の半導体基板１１、すなわち、活性領域上に緩衝膜パタン１３及び化学機械的研磨阻止膜パタン１５から構成されたマスクパタン１８ａが残る。
【００１６】
図７では、マスクパタン１８ａを食刻溶液、例えば、燐酸溶液で湿式食刻して、活性領域を露出する。このとき、流動性酸化膜パタン２１ａの一部も食刻されて、流動性酸化膜パタン２１ｂに変形する。変形した流動性酸化膜パタン２１ｂの縁部Ｂには、溝が形成される。溝は、従来技術で既に説明したように、活性領域上に形成されるＭＯＳトランジスタの電気的な特性及び信頼性を低下させる。
【００１７】
図８では、変形した流動性酸化膜パタン２１ｂを熱処理工程でリフローすることにより、溝が除去された素子分離膜２１ｃを形成する。このとき、素子分離膜２１ｃの縁部Ｅは活性領域の縁部まで延設される。これにより、活性領域上にＭＯＳトランジスタのゲート酸化膜（図示せず）及びゲート電極（図示せず）を形成してゲート電極及び半導体基板間にゲート電圧を印加する場合、トレンチ口部の角にゲート電界が集中する現象を防止することができる。熱処理は、変形した流動性酸化膜パタン２１ｂがＢＰＳＧ膜から形成された場合、急速熱処理（ＲＴＡ：rapid thermal annealing）工程で行うのが望ましい。急速熱処理工程は、１０００℃〜１１５０℃で１０秒〜６０秒間行うことが望ましい。急速熱処理工程の代りに炉（furnace）を使用する熱処理工程を利用しても良い。
【００１８】
【発明の効果】
本発明によれば、素子分離膜の縁部に溝が形成されることを防止することができる。これにより、活性領域に形成されるＭＯＳトランジスタの電気的な特性及び信頼性を改善することができる。
【図面の簡単な説明】
【図１】従来のトレンチ分離方法を説明する工程図。
【図２】図１に続く工程図。
【図３】図２に続く工程図。
【図４】本発明によるトレンチ分離方法を説明する工程図。
【図５】図４に続く工程図。
【図６】図５に続く工程図。
【図７】図６に続く工程図。
【図８】図７に続く工程図。
【符号の説明】
１１  半導体基板
１３  緩衝膜パタン
１５  化学機械的研磨阻止膜パタン
１７  トレンチ食刻阻止膜パタン
１８  マスクパタン
１９  熱酸化膜
２１  流動性酸化膜
２１ａ、ｂ  流動性酸化膜パタン
２１ｃ  素子分離膜
【図１】
0003853096.tif 000002
【図２】
0003853096.tif 000003
【図３】
0003853096.tif 000004
【図４】
0003853096.tif 000005
【図５】
0003853096.tif 000006
【図６】
0003853096.tif 000007
【図７】
0003853096.tif 000008
【図８】
0003853096.tif 000009