(57)【特許請求の範囲】
【請求項１】
半導体層の表面に該表面と平行にソース・ドレイン電流が流れるようにソース領域及びドレイン領域を形成すると共に、該ソース領域とドレイン領域間の半導体層の表面に絶縁層を介してゲート電極を設けて構成した電荷変調素子を画素とし、該画素をマトリクス状に多数配列し、該配列した画素群の一部の複数の列の画素を遮光した画素アレイと、該画素アレイの各画素をソース・ゲート選択方式により順次選択して画素信号を読み出す走査手段とを備えた固体撮像装置において、前記遮光した画素に接続された複数の列ラインを、該列ラインにそれぞれ接続される列選択用スイッチトランジスタの第１の主電極の直前で共通に接続し、該列選択用スイッチトランジスタの第２の主電極は、１個を除き出力信号の基準電位に接続し、前記除いた１個の第２の主電極は信号出力線に接続し、且つ前記遮光した画素に接続された複数の列ラインにそれぞれ接続された列選択用スイッチトランジスタのすべての制御端子を共通に接続し、該制御端子に遮光画素選択用列選択パルスを印加することによって遮光画素の信号出力を得るように構成したことを特徴とする固体撮像装置。
【請求項２】
前記遮光画素選択用列選択パルスは、水平走査回路より受光画素選択用列選択パルスと連続して出力され、該受光画素選択用列選択パルスと同じパルス幅をもっていることを特徴とする請求項１記載の固体撮像装置。
【請求項３】
前記遮光画素選択用列選択パルスは、水平走査回路より受光画素選択用列選択パルスと連続して出力され、前記遮光画素選択用列選択パルスの幅を任意の期間に設定するための水平走査制御手段を備えていることを特徴とする請求項１記載の固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＣＭＤ（Charge Modulation Device）やＳＩＴ（Static Induction Transistor ）のような増幅型固体撮像素子を画素として用いた固体撮像装置に関し、特にバラツキの小さい基準黒レベルを出力することの可能な上記固体撮像装置に関する。
【０００２】
【従来の技術】
従来、固体撮像装置の出力信号における基準黒レベルを求める方式としては、画素群の一部を遮光膜で覆うなどの方法で遮光し、その遮光画素の出力信号を基準黒レベルとする手法が一般的である。
【０００３】
この方式を、本件出願人が提案したＣＭＤ撮像素子を用いた固体撮像装置に適用した場合の構成例について説明する。なお、ＣＭＤ撮像素子は、光照射により生成されゲート電極下に蓄積された電荷量によりソース・ドレイン電流を変調する一種のフォトトランジスタで、特開昭６１−８４０５９号公報や、１９８６年に開催された International Electron Device Meeting（ＩＥＤＭ）予稿集の第353 〜356 頁の“ A NEW MOS IMAGESENSOR OPERATEING IN A NON-DESTRUCIVE READOUT MODE”という題名の論文で、その内容が記述されている。
【０００４】
次に、かかるＣＭＤ撮像素子を用いた従来の固体撮像装置の構成例を、図７の回路構成図に基づいて説明する。まず、各画素を構成するＣＭＤ１−11，１−12，・・・１−MNをマトリクス状に配列し、その各ドレインには共通にバイアスＶＤ（＞０）を印加する。前記マトリクスの画素アレイ構成は水平Ｎ個×垂直Ｍ個で、そのうち水平５個からＮ個までの画素は遮光されており、１Ａは遮光画素領域を示している。Ｘ方向に配列されたＣＭＤ群のゲート端子は、行ライン２−１，２−２，・・・２−Ｍにそれぞれ接続し、Ｙ方向に配列されたＣＭＤ群のソース端子は、列ライン３−１，３−２，・・・３−Ｎにそれぞれ接続されている。上記列ライン３−１，３−２，・・・３−Ｎは、それぞれ列選択用スイッチトランジスタ４−１，４−２，・・・４−Ｎ及び反選択用スイッチトランジスタ５−１，５−２，・・・５−Ｎを介して、信号線６及び基準電位ＧＮＤに接地されたレファレンス・ライン７にそれぞれ共通に接続されている。信号線６は入力が仮想接地された電流−電圧変換型のプリアンプ12に接続され、プリアンプ12の出力端子９には負極性の映像信号が時系列に読み出されようになっている。
【０００５】
また、行ライン２−１，２−２，・・・２−Ｍは垂直走査回路10に接続して、それぞれ信号φＧ１，φＧ２，・・・φＧＭを印加し、列選択用スイッチトランジスタ４−１，４−２，・・・４−Ｎ及び反選択用スイッチトランジスタ５−１，５−２，・・・５−Ｎのゲート端子は、水平走査回路11に接続して、それぞれ信号φＳ１，φＳ２，・・・φＳＮ及び各々の反転信号を印加する。なお、図示しないが各ＣＭＤは同一基板上に形成され、その基板には基板電圧ＶＳＵＢを印加するようになっている。
【０００６】
図８は、図７に示したＣＭＤ撮像素子を用いた固体撮像装置の動作を説明するための信号波形図である。垂直走査回路10の作動により、行ライン２−１，２−２，・・・２−Ｍに印加される信号φＧ１，φＧ２，・・・φＧＭは、読み出し電圧ＶＲＤ、リセット電圧ＶＲＳＴ、オーバーフロー電圧ＶＯＦ、及び蓄積電圧ＶＩＮＴよりなり、非選択行においては映像信号の水平有効期間中は蓄積電圧ＶＩＮＴ、水平帰線期間中はオーバーフロー電圧ＶＯＦとなり、選択行においては映像信号の水平有効期間中は読み出し電圧ＶＲＤ、水平帰線期間中はリセット電圧ＶＲＳＴとなる。なお、前記オーバーフロー電圧ＶＯＦについては、特開昭６１−１３６３８８号公報に、更に詳細に説明されている。
【０００７】
一方、水平走査回路11の作動により列選択用スイッチトランジスタ４−１，４−２，・・・４−Ｎのゲート端子に印加される信号φＳ１，φＳ２，・・・φＳＮは、列ライン３−１，３−２，・・・３−Ｎを選択するための信号で、低レベルは列選択用スイッチトランジスタ４−１，４−２，・・・４−Ｎをオフ、反選択用スイッチトランジスタ５−１，５−２，・・・５−Ｎをオン、高レベルは列選択用スイッチトランジスタ４−１，４−２，・・・４−Ｎをオン、反選択用スイッチトランジスタ５−１，５−２，・・・５−Ｎをオフする電圧値になるように設定され、選択行に読み出し電圧ＶＲＤが印加されている期間に、列選択用スイッチトランジスタ４−１，４−２，・・・４−Ｎを順次オンし、各ＣＭＤ画素の光信号を信号線６により順次読み出し、プリアンプ12で信号電流を電圧変換して出力するようになっている。図９はプリアンプ12の出力端子９から出力される１行分のビデオ信号を表しており、受光画素の信号の出力期間ｔI に引き続いて遮光画素の信号が出力期間ｔB に読み出されることを示している。
【０００８】
なお、図７中φＨＳＴ，φＨ１，φＨ２は、水平走査回路11を駆動するためのスタート信号及びクロック信号を示している。また、φＶＳＴ，φＶ１，φＶ２は、垂直走査回路10を駆動するためのスタート信号及びクロック信号を示しており、Ｖ１，Ｖ２，Ｖ３は、それぞれＣＭＤ画素のゲートに印加する読み出し電圧ＶＲＤ、リセット電圧ＶＲＳＴ、オーバーフロー電圧ＶＯＦを与える入力電圧を示している。
【０００９】
【発明が解決しようとする課題】
ところで、図９に示したビデオ信号において、基準黒レベルを設定する一般的な回路として、図10に等価的に示すようなクランプ回路がある。このクランプ回路は、入出力間にコンデンサ21を直列に挿入し、その出力端と基準電位ＧＮＤの間に、抵抗22とスイッチ素子23とクランプ電源24を直列に接続して構成した回路であり、前記スイッチ素子23を前記ビデオ信号の遮光画素信号出力期間ｔB 内にオン、受光画素信号出力期間ｔI にオフさせることにより、遮光画素信号出力の直流電圧レベルを前記クランプ電源24の電圧値ＶＣＬにホールドするものである。また、このクランプ回路の遮光画素出力変化に対するレスポンスは、前記コンデンサ21の容量値Ｃと前記抵抗22の抵抗値Ｒの直列回路の時定数で決まる。
【００１０】
一方、図７に示す固体撮像装置から出力される遮光画素の信号には、暗電流やＣＭＤ撮像素子のトランジスタ特性のバラツキが含まれる。したがって、前記クランプ回路によって基準黒レベルを設定するとき、前記時定数を小さく設定すると、遮光画素出力信号のバラツキの影響を受け、前記ビデオ信号をモニタに出力したとき、横筋が見えるという不具合が生じる。この不具合を回避するためには、時定数を大きく設定すればよいが、そのためには、クランプ期間を長くとる、即ち、水平遮光画素数を多く設定する必要があり、チップサイズを増大させる原因となる。
【００１１】
本発明は、従来の固体撮像装置における上記問題点を解消するためになされたもので、チップサイズを増大させることなくバラツキが小さい基準黒レベルを出力させる固体撮像装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
上記問題点を解決するため、請求項１記載の発明は、半導体層の表面に該表面と平行にソース・ドレイン電流が流れるようにソース領域及びドレイン領域を形成すると共に、該ソース領域とドレイン領域間の半導体層の表面に絶縁層を介してゲート電極を設けて構成した電荷変調素子を画素とし、該画素をマトリクス状に多数配列し、該配列した画素群の一部の複数の列の画素を遮光した画素アレイと、該画素アレイの各画素をソース・ゲート選択方式により順次選択して画素信号を読み出す走査手段とを備えた固体撮像装置において、前記遮光した画素に接続された複数の列ラインを、該列ラインにそれぞれ接続される列選択用スイッチトランジスタの第１の主電極の直前で共通に接続し、該列選択用スイッチトランジスタの第２の主電極は、１個を除き出力信号の基準電位に接続し、前記除いた１個の第２の主電極は信号出力線に接続し、且つ前記遮光した画素に接続された複数の列ラインにそれぞれ接続された列選択用スイッチトランジスタのすべての制御端子を共通に接続し、該制御端子に遮光画素選択用列選択パルスを印加することによって遮光画素の信号出力を得るように構成するものである。
【００１３】
次に、このように構成した固体撮像装置の主要部の構成、及びその構成に基づいて得られる遮光画素の信号出力について、図１に示す概略図を用いて説明する。図１において、列ライン３−Ｋ，３−（Ｋ＋１），・・・３−（Ｋ＋Ｌ）は遮光されたＣＭＤ撮像素子で構成された画素の列ラインであり、列選択用スイッチトランジスタ４−Ｋ，４−（Ｋ＋１），・・・４−（Ｋ＋Ｌ）に接続される直前において、接続線13によって共通に接続されている。更に、列ライン３−Ｋについては、列選択用スイッチトランジスタ４−Ｋを介して信号線６に接続されており、他の列ライン３−Ｋ（Ｋ＋１），３−（Ｋ＋２），・・・３−（Ｋ＋Ｌ）は、それぞれ列選択用スイッチトランジスタ４−Ｋ（Ｋ＋１），４−（Ｋ＋２），・・・４−（Ｋ＋Ｌ）を介して、基準電位ＧＮＤに接地されたレファレンス・ライン７にそれぞれ共通に接続されている。前記信号線６は従来例と同様に、仮想接地された電流ー電圧変換プリアンプ12に接続されている。
【００１４】
このように構成された固体撮像装置において、列選択パルスφＳＫが高レベルとなり、列選択用スイッチトランジスタ４−Ｋ，４−（Ｋ＋１），・・・４−（Ｋ＋Ｌ）がオンすると、選択された行の遮光画素の信号電流は、列ライン３−Ｋ，３−（Ｋ＋１），・・・３−（Ｋ＋Ｌ）を流れ、接続線13によってこれらは加算される。この加算電流は列選択用スイッチトランジスタ４−Ｋ，４−（Ｋ＋１），・・・４−（Ｋ＋Ｌ）を介して、信号ライン６及びレファレンス・ライン７に流れる。このとき、前記列ライン３−Ｋ，３−（Ｋ＋１），・・・３−（Ｋ＋Ｌ）からみた出力インピーダンスは、すべて同じであるから、信号線６には、列ライン３−Ｋ，３−（Ｋ＋１），・・・３−（Ｋ＋Ｌ）に流れる遮光画素の出力信号の和の１／（Ｌ＋１）の電流が流れる。即ち、列選択パルスφＳＫが高レベルの期間、選択行の遮光画素の平均信号電流を得ることができる。
【００１５】
以上説明したように、上記のように構成された固体撮像装置においては、１行に配設される遮光画素の数によらず、その平均出力を選択期間に得ることができる。また、１行に配設される遮光画素の数は、平均することによってそのバラツキをキャンセルできる程度の数でよく、従来例のように、クランプ回路の時定数期間に選択される画素数分必要としないことから、遮光画素の数を削減することができ、ひいてはチップサイズを縮小することが可能となる。
【００１６】
また、請求項２記載の発明は、請求項１記載の固体撮像装置において、前記遮光画素選択用列選択パルスは、水平走査回路より受光画素選択用列選択パルスと連続して出力され、該受光画素選択用列選択パルスと同じパルス幅をもつように構成するものである。これにより、基準黒レベルとなる遮光画素の信号読み出し期間を１画素選択期間に短縮することができる。また、請求項３記載の発明は、請求項１記載の固体撮像装置において、前記遮光画素選択用列選択パルスは、水平走査回路より受光画素選択用列選択パルスと連続して出力され、前記遮光画素選択用列選択パルスの幅を任意の期間に設定するための水平走査制御手段を設けるものである。これにより、１行に構成される遮光画素の数によらず、基準黒レベルを設定する手段の要求に応じた期間だけ遮光画素信号の平均レベルを出力することができる。
【００１７】
【実施例】
次に実施例について説明する。図２は、本発明に係る固体撮像装置の第１実施例を示す回路構成図であり、図７に示した従来例と同じ構成要素には同一符号を付して示している。この実施例においては、各画素を構成するＣＭＤ１−11，１−12，・・・１−MNをマトリクス状に配列し、その各ドレインには共通にバイアスＶＤ（＞０）を印加する。前記マトリクスの構成は水平Ｎ個×垂直Ｍ個で、そのうち水平５個からＮ個までの画素は遮光されている。Ｘ方向に配列されたＣＭＤ群のゲート端子は、行ライン２−１，２−２，・・・２−Ｍにそれぞれ接続し、Ｙ方向に配列されたＣＭＤ群のソース端子は、列ライン３−１，３−２，・・・３−Ｎにそれぞれ接続する。上記列ライン３−１，３−２，・・・３−Ｎのうち受光画素に接続されている３−１，３−２，・・・３−４は、それぞれ列選択用スイッチトランジスタ４−１，４−２，・・・４−４及び反選択用スイッチトランジスタ５−１，５−２，・・・５−４を介して、信号線６及び基準電位ＧＮＤに接地されたレファレンス・ライン７に、それぞれ共通に接続されている。
【００１８】
一方、上記列ライン３−１，３−２，・・・３−Ｎのうち遮光画素に接続されている列ライン３−５，３−６，・・・３−Ｎは、列選択用スイッチトランジスタ４−５，４−６，・・・４−Ｎ及び反選択用スイッチトランジスタ５−５，５−６，・・・５−Ｎに接続される直前において、接続線13によって共通に接続され、更に列選択用スイッチトランジスタ４−５を介して信号線６に接続され、また列選択用スイッチトランジスタ４−６，・・・４−Ｎ及び反選択用スイッチトランジスタ５−５，５−６，・・・５−Ｎを介して、基準電位ＧＮＤに接地されたレファレンス・ライン７に、共通に接続されている。信号線６は入力が仮想接地された電流ー電圧変換型のプリアンプ12に接続し、プリアンプ12の出力端子９から負極性の映像信号を時系列に読み出すよう構成されている。
【００１９】
また、行ライン２−１，２−２，・・・２−Ｍは垂直走査回路10に接続して、それぞれ信号φＧ１，φＧ２，・・・φＧＭを印加し、列選択用スイッチトランジスタ４−１，４−２，・・・４−Ｎ及び反選択用スイッチトランジスタ５−１，５−２，・・・５−Ｎのゲート端子のうち、受光画素に接続されている列ライン３−１，３−２，・・・３−４に接続されている列選択用スイッチトランジスタ４−１，４−２，・・・４−４及び反選択用スイッチトランジスタ５−１，５−２，・・・５−４は、水平走査回路11に接続して、それぞれ信号φＳ１，φＳ２，・・・φＳ４及び各々の反転信号を印加する。一方、遮光画素に接続されている列ライン３−５，３−６，・・・３−Ｎに接続されている列選択用スイッチトランジスタ４−５，４−６，・・・４−Ｎ及び反選択用スイッチトランジスタ５−５，５−６，・・・５−Ｎは、水平走査回路11に接続して、共通に信号φＳ５及びその反転信号を印加する。なお、図示しないが各ＣＭＤは同一基板上に形成され、その基板には基板電圧ＶＳＵＢを印加するように構成されている。
【００２０】
本実施例の固体撮像装置の動作を説明するための信号波形は、図８に示した従来例の信号波形と全く同じであるので、図８に示した信号波形図を用いて、本実施例の信号読み出し動作について説明する。行ラインが選択され、列選択パルスφＳ１，φＳ２，・・・φＳ４が順次高レベルとなることにより、受光画素の信号が読み出され、引き続いて列選択パルスφＳ５が高レベルになると、列選択用スイッチトランジスタ４−５，４−６，・・・４−Ｎがオンし、選択された行の遮光画素の信号電流は列ライン３−５，３−６，・・・３−Ｎを流れ、接続線13によってこれらは加算される。この加算電流は、列選択用スイッチトランジスタ４−５，４−６，・・・４−Ｎを介して、信号線６及びレファレンス・ライン７に流れる。このとき、前記列ライン３−５，３−６，・・・３−Ｎからみた出力インピーダンスは全て同じであるから、信号線６には前記列ラインに流れる遮光画素の出力信号の和の１／（ｎ−４）の電流が流れる。即ち、列選択パルスφＳ５が高レベルの期間、選択行の遮光画素の平均信号電流を得ることができる。図３は以上説明したプリアンプ12の出力端子９から出力される１行分のビデオ信号を表している。
【００２１】
このように構成された固体撮像装置においては、１行に配設される遮光画素の数によらず、基準黒レベルとなる遮光画素の信号読み出し期間を１画素選択期間に短縮することができる。即ち、基準黒レベルを設定する手段として従来例で示したクランプ回路を用いたとき、該クランプ回路の時定数を短く設定しても、遮光画素信号のバラツキの影響は回避することができる。また、１行に配設される遮光画素の数は、平均することによってそのバラツキをキャンセルできる程度の数だけでよく、従来例のように、クランプ回路の時定数期間に選択される画素数分必要としないので、遮光画素の数を削減することができる。
【００２２】
次に、本発明の第２実施例について説明する。図４は第２実施例を示す回路構成図で、図２に示した第１実施例と同一の構成要素には同一の符号を付して示し、その説明を省略する。第１実施例と相違する部分は、水平走査回路11に印加するクロックパルスφＨ１，φＨ２が、水平走査制御回路14を介して印加されるように構成されている点である。本実施例の動作は、行ラインが選択され、水平走査回路11が列選択パルスφＳ４を出力するまでは、第１実施例と全く同じである。
【００２３】
次に、水平走査回路11が列選択パルスφＳ５を出力する動作を、図５の信号波形図を用いて説明する。列選択パルスφＳ５が出力されると、前記水平走査制御回路14は水平走査クロックパルスφＨ１の出力を停止する。これによりこの間、列選択パルスφＳ５は高レベルにホールドされ、前記水平走査制御回路14が水平走査クロックパルスφＨ１の出力を再開させると、これに同期して列選択パルスφＳ５は低レベルになる。即ち、第１実施例と動作上で相違する点は、平均化された遮光画素の信号が出力される期間が、水平走査制御回路14の動作によって決まる点である。
【００２４】
このように構成された固体撮像装置においては、１行に配設される遮光画素の数によらず、基準黒レベルとなる遮光画素の信号読み出し期間を、水平走査制御回路が設定する任意の時間に設定することができる。即ち、図６に示すように、基準黒レベルを設定する手段の要求に応じた期間だけ、遮光画素信号の平均レベルを出力することができる。
【００２５】
なお、本実施例においては、水平走査の制御方法として水平走査クロックパルスφＨ１のみを制御したものを示したが、水平走査クロックパルスφＨ２の制御でもよく、また、両方を制御してもよいことは言うまでもない。
【００２６】
また上記２つの実施例においては、遮光画素列は時間的に受光画素列が選択された後に選択される位置に配置したものを示したが、受光画素列が選択される前に選択される位置に遮光画素列を配置しても、それぞれの実施例の効果が変わることがないことは言うまでもない。
【００２７】
【発明の効果】
以上実施例に基づいて説明したように、請求項１記載の発明によれば、１行に配設される遮光画素の数によらず、その平均出力を選択期間に得ることができる。また、１行に配設される遮光画素の数は、平均することによってそのバラツキをキャンセルできる程度の数だけでよく、従来例のように、クランプ回路の時定数期間に選択される画素数分必要としないので、遮光画素の数を削減することができ、ひいてはチップサイズを縮小することができる。また、請求項２記載の発明によれば、基準黒レベルとなる遮光画素の信号読み出し期間を１画素選択期間に短縮することができる。また、請求項３記載の発明によれば、水平走査クロックパルスを制御するための水平走査制御手段により、１行に構成される遮光画素の数によらず、基準黒レベルを設定する手段の要求に応じた期間だけ、遮光画素信号の平均レベルを出力することができる。
【図面の簡単な説明】
【図１】本発明に係る固体撮像装置を説明するための主要部の構成を示す概略図である。
【図２】本発明の第１実施例を示す回路構成図である。
【図３】図２に示した第１実施例における１行分の出力ビデオ信号を示す図である。
【図４】本発明の第２実施例を示す回路構成図である。
【図５】図４に示した第２実施例の動作を説明するための信号波形図である。
【図６】図４に示した第２実施例における１行分の出力ビデオ信号を示す図である。
【図７】従来の固体撮像装置の構成例を示す回路構成図である。
【図８】図７に示した従来の固体撮像装置の動作を説明するための信号波形図である。
【図９】図７に示した従来の固体撮像装置における１行分の出力ビデオ信号を示す図である。
【図１０】基準黒レベルを設定するために用いるクランプ回路の等価回路を示す図である。
【符号の説明】
１−11，１−12，・・・１−MN  ＣＭＤ画素
２−１，２−２，・・・２−Ｍ  行ライン
３−１，３−２，・・・３−Ｎ  列ライン
４−１，４−２，・・・４−Ｎ  列選択用スイッチトランジスタ
５−１，５−２，・・・５−Ｎ  反列選択用スイッチトランジスタ
６  信号線
７  レファレンス・ライン
９  出力端子
10  垂直走査回路
11  水平走査回路
12  プリアンプ
13  接続線
14  水平走査制御回路
【図１】
0003762456.tif 000002
【図２】
0003762456.tif 000003
【図３】
0003762456.tif 000004
【図４】
0003762456.tif 000005
【図５】
0003762456.tif 000006
【図６】
0003762456.tif 000007
【図７】
0003762456.tif 000008
【図８】
0003762456.tif 000009
【図９】
0003762456.tif 000010
【図１０】
0003762456.tif 000011