(57)【特許請求の範囲】
【請求項１】
入力信号を反転増幅し、増幅された信号を出力信号として出力する共通ソース形の反転増幅手段と、
前記出力信号を非反転増幅して前記入力信号として出力する共通ゲートカスコード形の非反転増幅手段と、
前記入力信号と基準電位の間に連結される第１キャパシタと、
前記反転増幅手段と前記非反転増幅手段をバイアシングするバイアシング手段と、
前記出力信号と前記基準電位との間に連結されたドレイン及びソースを有する第１トランジスターと、
第１ノードと前記出力信号との間に連結されたドレイン及びソースを有する第２トランジスターと、
前記入力信号と前記第１ノードとの間に連結されたドレイン及びソースを有する第３トランジスターと、
前記出力信号と前記第３トランジスターのゲートとの間に連結され、直流成分を遮断する第２キャパシタとを具備し、
前記第１キャパシタは、前記第１トランジスターのゲートとソースとの間の寄生キャパシタであり、
前記バイアシング手段は、
第１供給電源と前記入力信号との間に連結されたドレイン及びソースを有する第４トランジスターと、
前記入力信号と前記第４トランジスターのゲートとの間に連結され、直流成分を遮断する第３キャパシタと、
一端が前記第１供給電源に連結された第１抵抗と、
前記第１抵抗の他端と前記第４トランジスターのゲートとの間に連結された第２抵抗と、
一端が前記第１抵抗の他端に連結された第３抵抗と、
前記第３抵抗の他端と前記第３トランジスターのゲートとの間に連結された第４抵抗と、
一端が前記第３抵抗の他端に連結された第５抵抗と、
前記第５抵抗の他端と前記第２トランジスターのゲートとの間に連結された第６抵抗と、
一端が前記第５抵抗の他端に連結された第７抵抗と、
前記第７抵抗の他端と前記第１トランジスターのゲートとの間に連結された第８抵抗と、
前記第７抵抗の他端と第２供給電源との間に連結された第９抵抗とを具備し、前記第１、第２及び第３トランジスターの各ゲートにバイアス信号を供給することを特徴とする能動インダクタ。
【請求項２】
前記能動インダクタは、
外部から印加される制御信号に応答して前記反転増幅手段及び前記非反転増幅手段の相互コンダクタンスを変化させる制御手段をさらに具備することを特徴とする請求項１に記載の能動インダクタ。
【請求項３】
前記制御手段は、
一端が前記制御信号と連結された第１０抵抗と、
前記第１０抵抗の他端と連結されたゲート、第２ノードと前記基準電位との間に連結されたドレイン及びソースを有する第５トランジスターと、
前記第２トランジスターのゲートと前記第２ノードとの間に連結され、直流成分を遮断する第４キャパシタと、
前記第１トランジスターのゲートと第３ノードとの間に連結され、直流成分を遮断する第５キャパシタと、
前記第３ノードと前記入力信号との間に連結された第１１抵抗とを具備することを特徴とする請求項２に記載の能動インダクタ。
【請求項４】
前記第１乃至前記第４トランジスターは、金属半導体の電界効果トランジスターであることを特徴とする請求項１に記載の能動インダクタ。
【請求項５】
入力信号を反転増幅し、増幅された信号を出力信号として出力する共通エミッタ形の反転増幅手段と、
前記出力信号を非反転増幅して前記入力信号として出力する共通ベースカスコード形の非反転増幅手段と、
前記入力信号と基準電位との間に連結される第１キャパシタと、
前記反転増幅手段と前記非反転増幅手段とをバイアシングするバイアシング手段と、
前記出力信号と第１ノードとの間に連結されたコレクター及びエミッタを有する第１トランジスターと、
前記第１ノードと基準電位との間に連結される第１抵抗と、
前記第１ノードと前記基準電位との間に連結され、直流成分を遮断する第２キャパシタと、
第２ノードと前記出力信号との間に連結されたコレクター及びエミッタを有する第２トランジスターと、
前記入力信号と前記第２ノードとの間に連結されたコレクター及びエミッタを有する第３トランジスターと、
前記第２トランジスターのベースと前記基準電位との間に連結され、直流成分を遮断する第３キャパシタと、
外部から印加される制御信号に応じて前記バイアス信号の量を調節する制御手段とを具備し、
前記バイアシング手段は、前記第１、前記第２及び前記第３トランジスターの各ベースにバイアス信号を供給し、前記第１キャパシタは、前記第１トランジスターのベースとエミッタとの間の寄生キャパシタであり、
前記バイアシング手段及び前記制御手段は、
一側が前記制御信号と連結された第２抵抗と、
前記第２抵抗の他側と前記第３トランジスターのベースとの間に連結された第３抵抗と、
一端が前記第２トランジスターのベースと連結された第４抵抗と、
前記第３トランジスターのベースと連結されたベース、前記第２抵抗の他端と前記第４抵抗の他側との間に連結されたコレクター及びエミッタを有する第４トランジスターと、
一端が前記第１トランジスターのベースと連結された第５抵抗と、
前記第２トランジスターのベースと連結されたベース、前記第４抵抗の他端と前記第５抵抗の他端との間に連結されたコレクター及びエミッタを有する第５トランジスターと、
一端が前記基準電位と連結された第６抵抗と、
前記第１トランジスターのベースと連結されたベース、前記第５抵抗の他端と前記第６抵抗の他端との間に連結されたコレクター及びエミッタを有する第６トランジスターと、
供給電源と前記入力信号との間に連結された第７抵抗と、
前記出力信号と第３ノードとの間に連結され、直流成分を遮断する第４キャパシタと、
前記第３ノードと前記第３トランジスターのベースとの間に連結された第８抵抗と、
前記第１トランジスターのベースと第４ノードとの間に連結された第５キャパシタと、
前記第４ノードと前記入力信号との間に連結された第９抵抗とを具備することを特徴とする能動インダクタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は能動インダクタに係り、特にモノリシック(monolithic)電圧制御発振器または光帯域調整可能なモノリシック帯域通過フィルター等に適用しうる能動インダクタに関する。
【０００２】
【従来の技術】
無線携帯用通信装置において、電圧制御発振器(VCO：Voltage Controlled Oscillator)と帯域通過フィルターが最も大きな体積を占め、高価である。ここで、電圧制御発振器及び帯域通過フィルターは高いQ(Qはquality factor)を有する受動素子等を要求する。これはQが高いほどVCOと帯域通過フィルターとの周波数特性が安定化し、損失が減少するからである。しかし、半導体上の受動インダクタと電界効果トランジスター(FET：Field Effect Transistor)を使用するバラクター(varactor)等は金属損失と制限された基板ドーピングに起因して低いQとなる。したがって、高いQを有し、自由に調整されうるインダクタンスを有する能動インダクタに対する関心が集まっている。
【０００３】
能動インダクタは後述するジャイレータ(gyrator）の原理を利用したものであって、反転増幅器と非反転増幅器とを並列に連結することにより実現することができる。このジャイレータは並列に連結されたキャパシタと抵抗を直列に連結されたインダクタと抵抗の形に変換する。この際、直列抵抗により能動インダクタのQが減少する。
【０００４】
従来の能動インダクタはS.Hara et al.による"Lossless broadband monolithic microwave active inductors"という題目のIEEE Trans.on MTT,vol.37,no12,Dec1989,ページ1979〜1984及びS.Lucyszny.et al.による"Monolithic narrowband filter using ultrahigh Q tunable active inductors"という題目のIEEE Trans on MTT,vol 42,no 12,Dec 1994,ページ2617〜2622に詳しく記述されている。
【０００５】
前述したS.Hara et alによる従来の能動インダクタ(以下、第1の従来の能動インダクタ）は２つの形で実現された。即ち、非反転増幅器として共通ゲート(CG：Common Gate)を使用し、反転増幅器として共通ソース(CS：Common Source)カスコード(cascode)を使用する形と、非反転増幅器として共通ゲートカスコードを使用し、反転増幅器として共通ソースカスコードを使用する形とがある。しかし、前者(以下、第1-1の従来の能動インダクタ）は共通ゲートの利得が小さくて一定したインダクタンスを得るために大電流が必要であり、Qが小さい問題点があり、後者(以下、第1-2の従来の能動インダクタ）は5個のトランジスターと1個の負荷抵抗が必要であり、電圧降下が大きくて電力消耗が大きくなるという問題点があった。
【０００６】
また、S.Lucyszny.et al.による従来の能動インダクタ(以下、第2の従来の能動インダクタ）は非反転増幅器として抵抗Rgを有する共通ゲートを使用し、反転増幅器として共通ソースカスコードを使用する形で実現される。しかし、第2従来の能動インダクタも電力消耗が大きく、寄生成分を相殺させるために素子に同一の電流及び電圧が原理上加えられるべきなので多数の電圧調整端子が必要でるという問題点があった。
【０００７】
さらに、モノリシックSi基板上では寄生抵抗、カップリング(coupling)及び基板損失のため周波数可変回路を実現にくいという問題点があった。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、直流電力の消費が小さく、バイアスピン数が少なく、安定的にバイアスされ、高いQを有し、調整端子ぼ数が少なく、電界効トランジスターで実現し得る能動インダクタを提供することにある。
本発明の他の目的は、直流電力の消費が少なく、バイアスピン数が少なく、安定的にバイアスされ、高いQを有し、調整端子の数が少なく、バイポラトランジスターで実現し得る能動インダクタを提供することにある。
【０００９】
【課題を解決するための手段】
前記目的を達成するため、本発明に係る能動インダクタは、入力信号を反転増幅し、増幅された信号を出力信号として出力する共通ソース形の反転増幅手段と、前記出力信号を非反転増幅して前記入力信号として出力する共通ゲートカスコード形の非反転増幅手段と、前記入力信号と基準電位の間に連結される第1キャパシタ及び前記反転増幅手段と前記非反転増幅手段とをバイアシングするバイアシング手段とで構成されることが望ましい。
【００１０】
前記他の目的を達成するため、本発明に係る能動インダクタは、入力信号を反転増幅し、増幅された信号を出力信号として出力する共通エミッタ形の反転増幅手段と、前記出力信号を非反転増幅して前記入力信号として出力する共通ベースカスコード形の非反転増幅手段と、前記入力信号と基準電位との間に連結される第1キャパシタと、前記反転増幅手段と前記非反転増幅手段とをバイアシングするバイアシング手段とで構成されることが望ましい。
【００１１】
【発明の実施の形態】
以下、本発明の好適な実施の形態に係る能動インダクタの構成及び動作を添付図面を参照しながら説明する。
図1は本発明に係る好適な実施の形態に係る能動インダクタの概略的のブロック図であって、この能動インダクタは、バイアシング部10、制御部12及び第1キャパシタC1と反転及び非反転増幅器22及び24を含むジャイレータ20を有する。
【００１２】
本発明の好適な実施の形態に係る能動インダクタは、前述のように、ジャイレータ20の原理を利用する。即ち、ジャイレータ20の反転増幅器22は負の相互コンダクタンス-gm1を有し、入力信号V1を反転増幅し、増幅された信号を出力信号V2として出力する。また、非反転増幅器24は正の相互コンダクタンスgmを有し、出力信号V2を非反転増幅して入力信号V1として出力する。この際、第1キャパシタC1は入力信号V1と接地間に連結されており、バイアシング部10は反転増幅器22と非反転増幅器24をバイアシングする役割をする。一方、制御部12は外部から印加される制御信号Vcに応答して反転増幅器22及び非反転増幅器24の相互コンダクタンス-gm1及びgm2を変更する。
【００１３】
図1に示す能動インダクタの反転及び非反転増幅器22及び24は、2種の形態で実現される。即ち、１）共通ソース増幅器を反転増幅器22として使用して、共通ゲートカスコード増幅器を非反転増幅器24として使用する第3能動インダクタと、２）共通エミッタ増幅器を反転増幅器22として使用し、共通ベースカスコード増幅器を非反転増幅器24として使用する第4能動インダクタがある。
【００１４】
図2は、前述の第3能動インダクタの望ましい一実施例の回路図で、この第３能動インタダクタは、バイアシング部40、制御部42、反転増幅器44、非反転増幅器46及び第2キャパシタC2を含む。
図1に示すジャイレータ20に相当する図2に示すジャイレータは、出力信号V2と接地間に連結されたドレイン及びソースを有する第1トランジスターMT1、第3トランジスターMT3のソースと出力信号V2の間に連結されたドレイン及びソースを有する第2トランジスターMT2、入力信号V1と第2トランジスターのドレイン間に連結されたドレイン及びソースを第3トランジスターMT3、出力信号V2と第3トランジスターMT3のゲート間に連結された第2キャパシタC2を含む。この際、第1トランジスターMT1のゲートとソース間の寄生キャパシタは、図1に示す第1キャパシタC1としての役割を果たす。
【００１５】
ここで、第1トランジスター44は図1に示す反転増幅器22に相当する共通ソース増幅器であり、第2及び第3トランジスター46は図1に示す非反転増幅器24に相当する共通ゲートカスコード増幅器である。
図1に示すバイアシング部10に相当する図2に示すバイアシング部40は、第1供給電源Vddと入力信号V1の間に連結されたドレイン及びソースを有する第4トランジスターMT4、入力信号V1と第4トランジスターMT4のゲート間に連結する第3キャパシタC3、一端が第1供給電源Vddに連結された第1抵抗R1、第1抵抗R1の他端と第4トランジスターMT4のゲート間に連結された第2抵抗R2、一端が第1抵抗R1の他端に連結された第3抵抗R3、第3抵抗R3の他端と第3トランジスターMT3のゲート間に連結された第4抵抗R4、一端が第3抵抗R3の他端に連結された第5抵抗R5、第5抵抗R5の他端と第2トランジスターMT2のゲート間に連結された第6抵抗R6、一端が第5抵抗R5の他端に連結された第7抵抗R7、第7抵抗の他端と第1トランジスターMT1のゲート間に連結された第8抵抗R8及び、第7抵抗R7の他端と第2供給電源Vggの間に連結された第9抵抗R9よりなる。
【００１６】
ここで、前述の第1及び第2の従来の能動インダクタは、全てのゲートキャパシタンスが小さいので、即ち大きいインピーダンスを有するので各ゲートにアクセスするためには6kΩより大きいバイアス抵抗を要求する。即ち、図2に示す抵抗R1、R3、R5、R7及びR9のような並列抵抗チェーンを使用し難く、多くのピンを要求する。しかし、この実施の形態に係る第3能動インダクタでは、並列抵抗チェーンにより各トランジスターのゲートにバイアス信号を各々供給し、並列抵抗チェーンに対して抵抗R2、R4、R6及びR8を挿入してバイアスピン数を減らした。結局、I.D.Robertson、et alによる"Ultra wideband biasing of MMIC distrubuted amplifiers using improved active load"という題目のElectronics Letters.vol 27、no.21のページ1907〜1909及び1991に記述されていることによれば、図2に示す第3能動インダクタはバイアス電流を容易に変化させることができる同時にバイアスを安定化させることができる。
【００１７】
一方、図1に示す制御部12に相当する図2に示す制御部42は、一端が制御信号Vcと連結された第10抵抗R10、第10抵抗R10の他端と連結されたゲート、接地に連結されたソースを有する第5トランジスターMT5、第2トランジスターMT2のゲートと第5トランジスターMT5のドレイン間に連結された第4キャパシタC4、第1トランジスターMT1のゲートと抵抗R11の一端との間に連結された第5キャパシタC5、第5キャパシタC5と入力信号V1の間に連結された第11抵抗R11を含む。ここで、図2に示す第1〜第4キャパシタC1〜C5は、直流成分を遮断するための直流ブロックキングキャパシタである。
【００１８】
図3は図2に示す第3能動インダクタの小信号等価モデルの回路図で、この小信号等価モデルは、第11抵抗、第1、第2及び第3トランジスターMT1、MT2、MT3を含む。
図3に示す能動インダクタの小信号モデルにおいて、第1トランジスターMT1のゲートは抵抗R11を介して第3トランジスターMT3のドレインと連結され、第1トランジスターMT1のドレインまたは第2トランジスターMT2のソースは第3トランジスターMT3のゲートと連結されている。
【００１９】
図2に示す共通ゲートカスコード増幅器46は、共通ゲート増幅器に比べて相対的に高い伝達特性y21、高い出力インピーダンス1/y22及び小さな逆伝達特性y12を有する。ここで、図3に示す回路についての（数１）の式のようなアドミタンス行列式より、共通ゲートカスコードはジャイレータの非反転増幅器として機能することが分かる。
【００２０】
【数１】
0003850966.tif 000002
【００２１】
ここで、μはgm/goを示し、go及びgmは出力側50から左側を向くコンダクタンス及び相互コンダクタンスを各々示す。
なお、図2に示す共通ソース増幅器44は共通ソースカスコード増幅器に比べて帯域幅が狭くて利得が小さい。しかし、共通ソースカスコード増幅器を反転増幅器44として使用する場合、過度に帰還される量が多くなって発振する恐れが大きい。したがって、この実施の形態のように直流電圧降下が低減しながら発振を防止できる共通ソース増幅器を反転増幅器として使用することが望ましい。
【００２２】
一方、図2に示す制御部42の抵抗R10及びR11により第3能動インダクタのインダクタンスが調整され、より高いQが得られる。即ち、インダクタを構成した時に寄生する抵抗によるインダクタンスの損失は抵抗R10及びR11により補償される。ここで、抵抗R10はフローティング(または、cold)FETにより実現することができる。
【００２３】
本発明の理解のために、図2に示す第3能動インダクタに次のよう条件を付与して、その動作を調べると次の通りである。
図4は図2に示す第3能動インダクタのインピーダンス変化をスミスチャートとして示す図面であって、周波数は0.5から4.42GHzまで変わる。
図2に示す第3能動インダクタをGaAsで実現し、抵抗R1、R3、R5、R7及びR9の値を各々3.75kΩ、4.05 kΩ、3.00kΩ、3.00kΩ及び2.55kΩとし、抵抗R2、R4、R6、R8の値を各々1.5kΩとし、第1〜第4キャパシタの各々の値を10pFとし、抵抗R10及びR11の大きさを各々6kΩ及び650kΩとし、第1〜第5トランジスターの外形比が各々200μm、200μm、200μm、50μm及び200μmと仮定する。この際、第1供給電源Vddの値を固定し、第2供給電源Vggと制御信号Vcの各レベルを変化させる時及び、制御信号のレベルを固定し、第1及び第2供給電源Vdd及びVggの各レベルを変化させる時、消耗される直流電力Pdc、直流電力消費率(Pdc ratio)及び図2に示す端子50から左側を向くインダクタンスLは表1のように計算される。
【００２４】
【表１】
0003850966.tif 000003
【００２５】
第2従来の能動インダクタから消耗される直流電力が209mWであることに対して、本発明による第3能動インダクタの消耗電力は表1から分かるように非常に低い。また、第3能動インダクタは低電力を消耗しながらもインダクタンスを1.9nH〜3.8nHに変化させうる。図4に示したスミスチャートを通じて第3能動インダクタは高いQを有することが分かる。
【００２６】
この実施の形態に係る第3能動インダクタは広い可変性を有するモノリシック電圧制御発振器及び広い調整性を有する帯域通過フィルターに好適に使用できる。例えば、第3能動インダクタがコルピッツ電圧制御発振器に使われる場合、発振周波数は2.1GHzから3.0GHzまで変わる。即ち、調整率は35%になる。また、第3能動インダクタが広い調整性を有する帯域通過フィルターにも使われる場合、制御信号Vcにより帯域通過フィルターの中心周波数が可変され、帯域通過フィルターは良い挿入損失と非通過帯域のレベルが低い特性を示す。例えば、第3能動インダクタが第2の従来の能動インダクタを適用した3次共振フィルター(図示せず)と同じ構造を有する2次共振フィルターに適用される場合、中心周波数は制御信号Vcにより2.64〜3.03GHzまで変化される。即ち、チューニング率は13.8%で、直流電力消費は115mWである。
【００２７】
この実施の形態に係る第3能動インダクタの第1〜第5トランジスターは、図2に示すように金属半導体電界効果トランジスターMESFETを使用したが、金属酸化膜電界効果トランジスターも使用できる。
図5は本発明の好適な実施の形態に係る第4の能動インダクタの望ましい一実施例の回路図で、この第４の能動インダクタは、バイアシング／制御部100と、ジャイレータ102を含む。
【００２８】
図5に示すバイアシング／制御部100は、図1に示すバイアシング部10と制御部12の役割を果たし、ジャイレータ102は図1に示すジャイレータ20に相当する。
このために、ジャイレータ102は、出力信号V2と抵抗R21の一端との間に連結されたコレクター及びエミッタを有するトランジスターQ1、トランジスターQ1のエミッタと接地との間に連結された抵抗R21、トランジスターQ1のエミッタと接地との間に連結されたキャパシタC22、トランジスターQ3のエミッタと出力信号V2との間に連結されたコレクター及びエミッタを有するトランジスターQ2、入力信号V1とトランジスターQ2のコレクターとの間に連結されたコレクター及びエミッタを有するトランジスターQ3、トランジスターQ2のベースと接地との間に連結されたキャパシタC23を含む。ここで、第1トランジスターQ1のベースとエミッタとの間の寄生キャパシタは、図1に示す第1キャパシタC1の役割を果たす。
【００２９】
また、バイアシング／制御部100は、電流ミラーを利用して第1、第2及び第3トランジスターQ1、Q2及びQ3の各ベースにバイアス信号を供給し、外部から印加される制御信号Vcに応答してバイアス信号の量を調節する。
このために、バイアシング／制御部100は、一端が制御信号Vcと連結された抵抗R22、抵抗R22の他端とトランジスターQ3のベースとの間に連結された抵抗R23、一端がトランジスターQ2のベースと連結された抵抗R24、トランジスターQ3のベースと連結されたベース、抵抗R23の他端と抵抗R24の他端との間に連結されたコレクター及びエミッタを有するトランジスターQ4、一端がトランジスターQ1のベースと連結された抵抗R25、トランジスターQ2のベースと連結されたベース、抵抗R24の他端と抵抗R25の他端との間に連結されるコレクター及びエミッタを有するトランジスターQ5、一端が接地と連結された抵抗R26、トランジスターQ1のベースと連結されたベース、抵抗R25の他端と抵抗R26の他端との間に連結されたコレクター及びエミッタを有するトランジスターQ6、供給電源Vccと入力信号V1の間に連結された抵抗R27、出力信号V2とトランジスターQ3のベースとの間に直列連結されたキャパシタC24及び抵抗R28、トランジスターQ1のベースと入力信号V1との間に直列連結されたキャパシタC25及び抵抗R29を含む。
【００３０】
図5に示すキャパシタC22、C23、C24及びC25の各々は、直流成分を遮断する直流ブロックキングキャパシタである。
一般的な小信号等価モデルから図5に示す第4能動インダクタの共通ベースカスコードに対するアドミタンス行列式を誘導すると、次の（数２）の式のようになる。
【００３１】
【数２】
0003850966.tif 000004
【００３２】
ここで、μはgm/goを示し、go及びgmは出力側104から左側を向くコンダクタンス及び相互コンダクタンスを各々示す。
数式2から分かるように、共通ベースカスコード構造は出力インピーダンスが高く、逆伝達インピーダンスが小さくて、ジャイレータ102の非反転増幅器として使用するのに適している。
【００３３】
図5に示すシリコンSiにより実現された第4能動インダクタは、図2に示すガリウムアセナイドGaAsで実現された第3能動インダクタとは違って、μが10倍も大きくなるので、より少ない電流だけで駆動することができる。また、図5に示す第4能動インダクタはSiバイポーラとトランジスターの飽和電圧がGaAs金属半導体電界効果トランジスターに比べてはるかに小さいので、低電圧でも第3能動インダクタより有利に動作する。
【００３４】
また、従来の能動インダクタは電圧調整素子として種々の調整端子が必要であったが、第4能動インダクタは電流調整素子に適合するので、電流ミラー形態のトランジスターにより容易にそのインダクタンスを可変させ得る。即ち、バイアス／制御部100は単純な電流ミラーにエミッタ抵抗R26とコレクター・ベース間に抵抗R23、R24及びR25を挿入して一つの調整端子によりインダクタンス及びQが調整できるようにし、可能な限り元の回路に寄生負荷を少なく与えるようにした。また、抵抗R28及びR29を利用して帰インダクタンス値を調整した。
【００３５】
この際、抵抗R29の値を調節するためにフローティングNMOSを使用することもできる。
図6は図5に示す第4能動インダクタのインダクタンスと直列抵抗の変化をスミスチャートとして示した図面である。
例えば、抵抗R22、R23、R24、R25及びR27の各々の値を2kΩとし、抵抗R21及びR26の値を1kΩとし、抵抗R28及びR29各々の値を50及び240Ωとする。この場合において、制御信号Vcのレベルを変化させる時、インダクタンスと直列抵抗は図6のように示され、13GHz近くの狭帯域でインダクタンスの損失がなくなるようになる。また、この実施の形態に係る第4能動インダクタは、第3能動インダクタより直流電力の消費が少ない。
【００３６】
図5に示す第4能動インダクタは、第3能動インダクタのように、広い可変性を有するモノリシック電圧制御発振器及び広い調整性を有する帯域通過フィルターに工程に使用され得る。
【００３７】
【発明の効果】
以上述べたように、本発明に係る能動インダクタは、従来の能動インダクタよりそのインダクタンスを広く可変させることができ、高いQを有しながらも直流電力損失が例えば従来の約1/3程度であり、バイアスピンが少なく、安定的にバイアスでき、例えば35%の調整率を有する広帯域モノリシック電圧制御発振器と14%の広い調整率を有するモノリシック帯域通過フィルターにも使われ得る。
【００３８】
【図面の簡単な説明】
【図１】本発明の好適な実施の形態に係る能動インダクタの概略的のブロック図である。
【図２】本発明の好適な実施の形態に係る第3能動インダクタの望ましい一実施例の回路図である。
【図３】図2に示す第3能動インダクタの小信号等価モデルの回路図である。
【図４】図2に示す第3能動インダクタのインピーダンス変化をスミスチャートとして示す図面である。
【図５】本発明の好適な実施の形態に係る第4能動インダクタの望ましい一実施例の回路図である。
【図６】図5に示す第4能動インダクタのインダクタンスと直列抵抗の変化をスミスチャートとして示した図面である。
【図１】
0003850966.tif 000005
【図２】
0003850966.tif 000006
【図３】
0003850966.tif 000007
【図４】
0003850966.tif 000008
【図５】
0003850966.tif 000009
【図６】
0003850966.tif 000010