(57)【特許請求の範囲】
【請求項１】
ｎチャネルＭＯＳＦＥＴで構成される電流ミラー回路である定電流回路、および第１のｎチャネルＭＯＳＦＥＴと第１のｐチャネルＭＯＳＦＥＴで構成されるスイッチ回路を有する定電流出力回路であって、
前記第１のｎチャネルＭＯＳＦＥＴのソースおよび前記第１のｐチャネルＭＯＳＦＥＴのドレインが共に前記定電流回路の出力点と接続し、前記第１のｐチャネルＭＯＳＦＥＴのソースが抵抗を介して電源の高電位側と接続し、前記第１のｎチャネルＭＯＳＦＥＴのドレインと前記定電流出力回路の出力端子とを接続し、前記第１のｎチャネルＭＯＳＦＥＴのゲートと前記第１のｐチャネルＭＯＳＦＥＴのゲートを接続し、該ゲートをオン・オフすることで、定電流出力回路の出力電流をオン・オフすることを特徴とする定電流出力回路。
【請求項２】
ｐチャネルＭＯＳＦＥＴで構成される電流ミラー回路である定電流回路、および第２のｎチャネルＭＯＳＦＥＴと第２のｐチャネルＭＯＳＦＥＴで構成されるスイッチ回路を有する定電流出力回路であって、
前記第２のｎチャネルＭＯＳＦＥＴのドレインと前記第２のｐチャネルＭＯＳＦＥＴのソースが共に前記定電流回路の出力点と接続し、前記第２のｎチャネルＭＯＳＦＥＴのソースが抵抗を介して電源の低電位側と接続し、前記第２のｐチャネルＭＯＳＦＥＴのドレインと前記定電流出力回路の出力端子とを接続し、前記第２のｎチャネルＭＯＳＦＥＴのゲートと前記第２のｐチャネルＭＯＳＦＥＴのゲートを接続し、該ゲートをオン・オフすることで、定電流出力回路の出力電流をオン・オフすることを特徴とする定電流出力回路。
【請求項３】
ｐチャネルＭＯＳＦＥＴをｐｎｐトランジスタ、ｎチャネルＭＯＳＦＥＴをｎｐｎトランジスタに置き換えることを特徴とする請求項１または２に記載の定電流出力回路。
【請求項４】
ｎチャンネルＭＯＳＦＥＴで構成される電流ミラー回路であるシンク電流源、ｐチャンネルＭＯＳＦＥＴで構成される電流ミラー回路であるソース電流源、および第３のｎチャンネルＭＯＳＦＥＴと第３のｐチャンネルＭＯＳＦＥＴで構成されるスイッチ回路を有する方形波電流発生回路であって、
前記第３のｎチャネルＭＯＳＦＥＴのドレインおよび前記第３のｐチャネルＭＯＳＦＥＴのソースが共に前記ソース電流源の出力点と接続し、前記第３のｐチャネルＭＯＳＦＥＴのドレインと前記シンク電流源の出力点が共に前記方形波電流発生回路の出力端子に接続し、前記第３のｎチャンネルＭＯＳＦＥＴのソースが抵抗もしくは定電流素子を介して電源の低電位側と接続し、前記スイッチ回路を構成する２つのＭＯＳＦＥＴのゲートを接続し、該ゲートに矩形波を印加することで、方形波電流を出力することを特徴とする方形波電流発生回路。
【請求項５】
請求項２の定電流出力回路をソース電流源とし、請求項１の定電流出力回路をシンク電流源とし、前記ソース電流源の電流ミラー回路を構成し、ドレインとゲートが接続される第４のｐチャネルＭＯＳＦＥＴのドレインから、第１基準電流出力段回路により第１基準電流を引き抜き、前記シンク電流源の電流ミラー回路を構成し、ドレインとゲートが接続される第４のｎチャネルＭＯＳＦＥＴのドレインに、第２基準電流出力段回路から第２基準電流を流し込み、前記ソース電流源の出力端子と前記シンク電流源の出力端子とを、第１接続点で接続し、該第１接続点と方形波電流発生回路の出力端子とを接続し、前記ソース電流源のスイッチ回路を構成する前記第２のｎチャネルＭＯＳＦＥＴと前記第２のｐチャネルＭＯＳＦＥＴのゲートおよび前記シンク電流源のスイッチ回路を構成する前記第１のｎチャネルＭＯＳＦＥＴと前記第１のｐチャネルＭＯＳＦＥＴのゲートとを、第２接続点で接続し、該第２接続点と方形波電流発生回路の信号入力端子とを接続することを特徴とする方形波電流発生回路。
【請求項６】
前記第４のｐチャネルＭＯＳＦＥＴのドレインを前記第１基準電流出力段回路と接続する替わりに、前記第４のｎチャネルＭＯＳＦＥＴとともに前記シンク電流源の前記電流ミラー回路を構成する第５のｎチャネルＭＯＳＦＥＴのドレインと接続し、該第５のｎチャネルＭＯＳＦＥＴのソースと電源の低電位側と接続することを特徴とする請求項５に記載の方形波電流発生回路。
【請求項７】
ｐチャネルＭＯＳＦＥＴをｐｎｐトランジスタ、ｎチャネルＭＯＳＦＥＴをｎｐｎトランジスタに置き換えることを特徴とする請求項４ないし６のいずれかに記載の方形波電流発生回路。
【請求項８】
請求項４ないし７のいずれかに記載の方形波電流発生回路において、前記出力端子と、該出力端子とソース電流源の電源またはシンク電流源の電源との間に負荷を接続することを特徴とする方形波電流発生回路。
【請求項９】
ソース電流源とシンク電流源とからなる方形波電流発生回路の出力端子と、ソース電流源の電源またはシンク電流源の電源との間にコンデンサを備えた三角波電圧出力回路において、請求項４ないし８のいずれかに記載の方形波電流発生回路を用いることを特徴とする三角波電圧出力回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、定電流回路を高速でオン・オフするスイッチ回路を付加した定電流出力回路に関する。また、それを用いた方形波電流発生回路および該方形波電流発生回路を用いた三角波電圧出力回路に関する。
【０００２】
【従来の技術】
携帯機器などに使用されるスイッチングレギュレータなどの電源は、小型軽量化を狙いとして、そのキャリア周波数の高周波化が進められている。そのため、この電源に用いられる定電流出力回路は、定電流回路から出力される一定の直流電圧および電流を高周波でオン・オフさせる必要が出てくる。そのために、定電流出力回路は、定電流回路の電圧・電流をオン・オフさせるスイッチ回路を設けている。
【０００３】
図９は、従来の定電流出力回路の一例で、ｐチャネルＭＯＳＦＥＴを用いた場合である。この定電流出力回路は、電流ミラー回路で構成される定電流回路５１と、この定電流回路５１の出力電圧・電流をオン・オフさせるスイッチ回路５２で構成されている。この回路はｐチャネルＭＯＳＦＥＴを用いたソース電流出力回路である。また、ここでは、ｎチャネルＭＯＳＦＥＴで構成されるシンク電流出力回路の説明は省略する。
【０００４】
電源の高電位側ＶddにｐチャネルＭＯＳＦＥＴであるＭ５１のソースとｐチャネルＭＯＳＦＥＴであるＭ５２のソースを接続し、Ｍ５１のゲートとＭ５２のゲートを接続し、Ｍ５１のゲートとＭ５１のドレインを接続する。Ｍ５１のドレインと抵抗Ｒ５１の一端を接続し、他端を電源の低電位側ＧＮＤと接続する。Ｍ５２のドレインを定電流回路５１の出力端子５３に接続する。これが電流ミラー回路である。ｐチャネルＭＯＳＦＥＴであるＭ５３のソースを電源の高電位側Ｖddと接続し、Ｍ５３のドレインをＭ５１のゲートに接続する。
【０００５】
この定電流回路５１ではＭ５１、抵抗Ｒ５１を通して流れる基準電流Ｉref51と、出力端子から出力される出力電流Ｉout51 は等しい。Ｍ５３のゲート端子５４に信号Ｄを与え、この信号Ｄの電圧であるゲート電圧（Ｖdd−ゲート電位）をＭ５３のしきい値電圧より小さい場合は、Ｍ５３はオフし、大きい場合はＭ５３はオンしてＭ５３のソースとドレインは短絡する。Ｍ５３をオフさせることで、Ｍ５１とＭ５２をオンさせ、出力端子５３からＩout51 が出力される。一方、Ｍ５３をオンさせることで、Ｍ５１とＭ５２のゲート電圧をしきい値電圧以下にして、Ｍ５１とＭ５２をオフさせ、出力端子５３から出力されるＩout53 を遮断する。このように、Ｍ５３をオン・オフさせることで出力端子５３から出力されるＩout51 をオン・オフさせる。
【０００６】
【発明が解決しようとする課題】
ところで、Ｍ５３がオンして、Ｍ５３のソースとドレインが短絡して、Ｍ５２のゲート電圧が零になり、Ｍ５２がオフするまでに時間がかかる。勿論、Ｍ５３がオフして、Ｍ５２がオンするまでにも時間がかかる。この信号Ｄに対する時間遅れ（遅延時間）は、Ｍ５３がオンして、ＶddからＭ５１とＭ５２のゲートに電流が流れ、Ｍ５１とＭ５２のゲート部の容量（ゲート容量）に電荷が蓄積して、ゲート電圧が立ち上がるのに時間を要するためである。また、見方を変えると、Ｍ５２のゲート電圧が変化すること（これはＭ５２の動作点の移動があることを意味する）で、ゲート容量への電荷の出し入れがあり、そのために、時間がかかるためとも言える。この遅延時間のために、従来の定電流出力回路では、立ち上がりの急峻な電流および高周波の電流を提供することが困難である。
【０００７】
また、図１９に示すように、従来の定電流出力回路をソース電流源１１１、シンク電流源１１２として方形波電流発生回路を製作した場合も、遅延時間のために、プラス、マイナスの交流の方形波電流で、立ち上がりの急峻な電流および高周波の電流を提供することが困難である。
尚、図中のソース電流源１１１は、図９の定電流出力回路と基本的に同じであり、Ｍ５１が入力端子７３と接続し、基準電流Ｉref51 が図示しない基準電流発生回路から与えられる。また、シンク電流源１１２も、同様にＭ５１に相当するＭ６１が入力端子７４に接続する。７１は出力端子、７２はゲート端子、Ｉref61 は基準電流、Ｉout61 はシンク電流源の出力電流、Ｉout71 は方形波出力電流、Ｍ６１、Ｍ６２、Ｍ６３はｎチャネルＭＯＳＦＥＴである。
【０００８】
さらには、図２０に示すように、図１９に記載のような方形波発生回路の出力に、発振用コンデンサを接続することにより、三角波電圧出力回路を製作した場合も同様である。
図２０に示す回路は、ソース電流源１１３とシンク電流源１１４の２つの定電流出力回路の出力に発振用コンデンサＣosc1を接続し、ソース電流源１１３とシンク電流源１１４により出力される定電流により交互に充放電を繰り返すことにより生成される。ソース電流源１１３の出力電流Ｉout81がＣosc1の充電電流となり、シンク電流源１１４の出力電流Ｉout82がＣosc1の放電電流となる。これらの電流の切り換えはソース電流源１１３とシンク電流源１１４を交互にオン・オフすることにより行う。また電流源のオン・オフの切り換えは、三角波電圧出力と基準として容易されている電圧を比較器を用いて比較することにより行う。上記基準として容易される電圧は図中の基準電圧Ｖref1およびＶref2に相当する。Ｖref1とＶref2の２値が外部より供給される場合、また、いずれか１つが供給され、他方は比較器内部で生成される場合がある。ここで仮に、Ｖref1＞Ｖref2とすると、三角波電圧出力は図に示すように最小値Ｖref2，最大値Ｖref1の波形を示す。
【０００９】
図２１に別の三角波電圧出力回路を示す。この回路はソース電源１１５とシンク電源１１６の２つの定電流出力回路によって構成される。三角波電圧は、発振用コンデンサＣosc2をこれらソース電流源１１５とシンク電流源１１６により出力電流Ｉout83とシンク電流Ｉout84の差がＣosc2の充電電流となり、シンク電流源１１６の出力電流Ｉout4がＣosc2の放電電流となる。よって、三角波の生成にはＩout83＞Ｉout84を満たす様に、これら２つの電流を設定しておくことが必要である。これらの電流の切り換えはソース電流源１１５をオン・オフすることにより行う。また、電流源のオン・オフの切り換えは、三角波電圧出力と基準として用意されている電圧を比較器を用いて比較することにより行う。上記基準電圧として用意されている電圧は図中の基準電圧はＶref3およびＶref4に相当する。Ｖref3とＶref4の２値が外部より供給される場合、また、いずれか１つが供給され、他方は比較器内部で生成される場合がある。ここで仮に、Ｖref3＞Ｖref4とすると、三角波電圧出力は図に示すように最小値Ｖref4，最大値Ｖref3の波形を示す。
【００１０】
図２２に図２１中の従来の方形波発生回路を示す。図２２の回路は、図１４の回路において、ソース電流源１１７のみをオン・オフするものであり、Ｍ５３が設けられており、シンク電流源は一定電流Ｉref51を流し続ける。動作は図９と同様に、Ｍ５３への信号によって与えられるゲート電圧（ＶＤＤ−ゲート電位）がＭ５３のしきい値電圧より小さい場合は、Ｍ５３はオフし、大きい場合はＭ５３はオンしてＭ５３のソースとドレインは短絡する。Ｍ５３をオフさせることで、Ｍ５１とＭ５２をオンさせ、出力端子７３からＩref51−Ｉref61が出力される。一方、Ｍ５３をオンさせることで、Ｍ５１とＭ５２のゲート電圧をしきい値電圧以下にして、Ｍ５１とＭ５２をオフさせ、出力端子にはＩref61のシンク電流が出力される。
【００１１】
上記の三角波電圧出力回路においてもトランジスタの動作の遅延により、立ち上がり、立ち下がりの急峻な高周波の方形波電流を供給することが困難なため、発振用コンデンサの充放電の切り換えに遅延を要し、この遅延時間分、過度の充電及び放電が行われることとなる。
このため、目標とする三角波振幅よりも大きい振幅となり、さらに高周波に成るに従いその影響は大きくなり、高周波の安定した三角波電圧を出力することが困難となる。
【００１２】
この発明の目的は、前記の課題を解決して、立ち上がりの急峻な電流および高周波の電流を供給できる定電流出力回路と、この定電流発生出力回路を用いた立ち上がりの急峻な電流および高周波の電流を供給できる交流の方形波電流発生回路およびこの方形波電流発生回路を用いた三角波電圧出力回路を提供することにある。
【００１３】
【課題を解決するための手段】
前記の目的を達成するために、下記のようにする。
１）ｎチャネルＭＯＳＦＥＴで構成される電流ミラー回路である定電流回路、および第１のｎチャネルＭＯＳＦＥＴと第１のｐチャネルＭＯＳＦＥＴで構成されるスイッチ回路を有する定電流出力回路であって、前記第１のｎチャネルＭＯＳＦＥＴのソースおよび前記第１のｐチャネルＭＯＳＦＥＴのドレインが共に前記定電流回路の出力点と接続し、前記第１のｐチャネルＭＯＳＦＥＴのソースが抵抗を介して電源の高電位側と接続し、前記第１のｎチャネルＭＯＳＦＥＴのドレインと前記定電流出力回路の出力端子とを接続し、前記第１のｎチャネルＭＯＳＦＥＴのゲートと前記第１のｐチャネルＭＯＳＦＥＴのゲートを接続し、該ゲートをオン・オフすることで、定電流出力回路の出力電流をオン・オフするよう定電流出力回路を構成とするとよい。
２）ｐチャネルＭＯＳＦＥＴで構成される電流ミラー回路である定電流回路、および第２のｎチャネルＭＯＳＦＥＴと第２のｐチャネルＭＯＳＦＥＴで構成されるスイッチ回路を有する定電流出力回路であって、
前記第２のｎチャネルＭＯＳＦＥＴのドレインと前記第２のｐチャネルＭＯＳＦＥＴのソースが共に前記定電流回路の出力点と接続し、前記第２のｎチャネルＭＯＳＦＥＴのソースが抵抗を介して電源の低電位側と接続し、前記第２のｐチャネルＭＯＳＦＥＴのドレインと前記定電流出力回路の出力端子とを接続し、前記第２のｎチャネルＭＯＳＦＥＴのゲートと前記第２のｐチャネルＭＯＳＦＥＴのゲートを接続し、該ゲートをオン・オフすることで、定電流出力回路の出力電流をオン・オフするよう定電流出力回路を構成とするとよい。
３）前記定電流出力回路を構成するｐチャネルＭＯＳＦＥＴをｐｎｐトランジスタ、ｎチャネルＭＯＳＦＥＴをｎｐｎトランジスタに置き換えるとよい。
４）ｎチャンネルＭＯＳＦＥＴで構成される電流ミラー回路であるシンク電流源、ｐチャンネルＭＯＳＦＥＴで構成される電流ミラー回路であるソース電流源、および第３のｎチャンネルＭＯＳＦＥＴと第３のｐチャンネルＭＯＳＦＥＴで構成されるスイッチ回路を有する方形波電流発生回路であって、前記第３のｎチャネルＭＯＳＦＥＴのドレインおよび前記第３のｐチャネルＭＯＳＦＥＴのソースが共に前記ソース電流源の出力点と接続し、前記第３のｐチャネルＭＯＳＦＥＴのドレインと前記シンク電流源の出力点が共に前記方形波電流発生回路の出力端子に接続し、前記第３のｎチャンネルＭＯＳＦＥＴのソースが抵抗もしくは定電流素子を介して電源の低電位側と接続し、前記スイッチ回路を構成する２つのＭＯＳＦＥＴのゲートを接続し、該ゲートに矩形波を印加することで、方形波電流を出力するよう方形波電流発生回路を構成すればよい。
５）２）項の定電流出力回路をソース電流源とし、１）項の定電流出力回路をシンク電流源とし、前記ソース電流源の電流ミラー回路を構成し、ドレインとゲートが接続される第４のｐチャネルＭＯＳＦＥＴのドレインから、第１基準電流出力段回路により第１基準電流を引き抜き、前記シンク電流源の電流ミラー回路を構成し、ドレインとゲートが接続される第４のｎチャネルＭＯＳＦＥＴのドレインに、第２基準電流出力段回路から第２基準電流を流し込み、前記ソース電流源の出力端子と前記シンク電流源の出力端子とを、第１接続点で接続し、該第１接続点と方形波電流発生回路の出力端子とを接続し、前記ソース電流源のスイッチ回路を構成する前記第２のｎチャネルＭＯＳＦＥＴと前記第２のｐチャネルＭＯＳＦＥＴのゲートおよび前記シンク電流源のスイッチ回路を構成する前記第１のｎチャネルＭＯＳＦＥＴと前記第１のｐチャネルＭＯＳＦＥＴのゲートとを、第２接続点で接続し、該第２接続点と方形波電流発生回路の信号入力端子とを接続する方形波電流発生回路とする。
６）前記第４のｐチャネルＭＯＳＦＥＴのドレインを前記第１基準電流出力回路とは接続する替わりに、前記第４のｎチャネルＭＯＳＦＥＴとともに前記シンク電流源の前記電流ミラー回路を構成する第５のｎチャネルＭＯＳＦＥＴのドレインと接続し、該ｎチャネルＭＯＳＦＥＴのソースと電源の低電位側と接続する方形波電流回路とする。
７）４）、５）及び６）項のｐチャネルＭＯＳＦＥＴをｐｎｐトランジスタ、ｎチャネルＭＯＳＦＥＴをｎｐｎトランジスタに置き換えてもよい。
８）４）項ないし７）項の方形波発生回路の出力端子と、方形波発生回路のソース側電流源の電源またはシンク電流源の電源との間に負荷を接続するものとする。
９）ソース電流源とシンク電流源とからなる方形波電流発生回路の出力端子と、ソース電流源の電源またはシンク電流源の電源との間にコンデンサを備えた三角波電圧出力回路において、４）項ないし８）項の方形波電流発生回路を用いる三角波電圧出力回路とする。
【００１４】
【発明の実施の形態】
図１は、この発明の第１実施例の定電流出力回路の要部回路図である。この回路は定電流回路１をｐチャネルＭＯＳＦＥＴで構成した場合で、またスイッチ回路２は概念図で示した。この定電流出力回路はソース電流出力回路である。
電源の高電位側ＶddにｐチャネルＭＯＳＦＥＴであるＭ１のソースとｐチャネルＭＯＳＦＥＴであるＭ２のソースを接続し、Ｍ１のゲートとＭ２のゲートを接続し、Ｍ１のゲートとＭ１のドレインを接続する。Ｍ１のドレインと抵抗Ｒ１の一端を接続し、他端を電源の低電位側ＧＮＤと接続する。Ｍ２を定電流回路の出力点４（これは図９の出力端子５３に相当する箇所である）に接続する。これが電流ミラー回路１である。出力点４にスイッチＳ１、Ｓ２の一端を接続し、Ｓ１の他端を抵抗Ｒ２を介して電源の低電位側ＧＮＤと接続する。一方、Ｓ２は定電流出力回路の出力端子３と接続する。このＳ１、Ｓ２および抵抗Ｒ２でスイッチ回路２を構成する。Ｓ１とＳ２の動作は、Ｓ１がオンのときＳ２はオフし、逆にＳ１がオフのときはＳ２がオンするという、逆相の動きをすることが特徴である。
【００１５】
Ｓ１をオフし、Ｓ２をオンした状態では、出力端子３から出力される出力電流Ｉout11 （この電流は出力点４の電流Ｉout1と等しい) は、電流ミラー回路により、基準電流Ｉref1と等しい。また、Ｓ１をオンし、Ｓ２をオフすると、このＩout11 は零となる。このとき、Ｍ２のゲート電圧は変化せず、常時、Ｍ１とＭ２はオン状態となっているために、前記の遅延時間はＳ１とＳ２のオン・オフ時の遅れ時間となり、Ｍ１とＭ２のゲート容量の影響は無くなる。そのために、Ｓ１とＳ２のオンからオフへ、オフからオンへの切換え時間を短縮することで、立ち上がりの急峻な電流および高周波の出力電流Ｉout11 を出力端子３から出力することができる。
【００１６】
図２は、この発明の第２実施例の定電流出力回路の要部回路図である。この回路は定電流回路５をｎチャネルＭＯＳＦＥＴで構成した場合で、またスイッチ回路６は概念図で示した。この回路はシンク電流出力回路である。
ｎチャネルＭＯＳＦＥＴであるＭ３とＭ４、抵抗Ｒ３で電流ミラー回路である定電流回路５を構成し、スイッチＳ３、Ｓ４、抵抗Ｒ４でスイッチ回路６を構成する。詳細な回路動作は省くが、電流ミラー回路により、出力点電流Ｉout2は基準電流Ｉref2と等しい。
【００１７】
この場合も第１実施例と同様に、Ｓ３とＳ４のオンからオフへ、オフからオンへの切換え時間を短縮することで、立ち上がりの急峻な電流および高周波の出力電流Ｉout21 を出力端子７から出力することができる。但し、Ｉout21 は負荷からの戻り電流である。
図３は、この発明の第３実施例の定電流出力回路の要部回路図である。この回路は定電流回路９をｐチャネルＭＯＳＦＥＴで構成した場合で、またスイッチ回路１０はｐチャネルＭＯＳＦＥＴとｎチャネルＭＯＳＦＥＴと抵抗で構成した場合を示した。このｐチャネルＭＯＳＦＥＴをｐｎｐトランジスタ、ｎチャネルＭＯＳＦＥＴをｎｐｎトランジスタに置き換えても構わない。また出力点電流Ｉout3と基準電流Ｉref3はほぼ等しい。この回路はソース電流出力回路である。
【００１８】
図３の回路において、図１のＳ１に相当したスイッチがｎチャネルＭＯＳＦＥＴであるＭ７であり、Ｓ２に相当したスイッチがｐチャネルＭＯＳＦＥＴであるＭ８である。Ｍ７、Ｍ８のゲートを互いに接続することで、Ｍ７、Ｍ８を逆相動作をさせることができる。前記したように、Ｍ５、Ｍ６は常時オン状態となっているために（動作点の移動がないために）、定電流出力回路の出力電流Ｉout31の立ち上がりの急峻さは、Ｍ７、Ｍ８のスイッチング時間で決まる。Ｍ７、Ｍ８は、オン状態ではソース・ドレイン間は殆ど短絡状態となり、発生損失が小さく、そのため、活性状態で動作するＭ５やＭ６に比べて、その占有面積は小さくできる。占有面積が小さくなることで、Ｍ７、Ｍ８のスイッチング時間が短縮し、出力端子１１から出力される出力電流Ｉout31 の、ゲート端子３１に入力される信号Ａに対する遅延時間は短縮される。そのために、立ち上がりの急峻な電流および高周波の電流を出力端子１１から出力できる。
【００１９】
図４は、この発明の第４実施例の定電流出力回路の要部回路図である。この回路は定電流回路１３をｎチャネルＭＯＳＦＥＴで構成した場合で、またスイッチ回路１４はｐチャネルＭＯＳＦＥＴとｎチャネルＭＯＳＦＥＴと抵抗で構成した場合を示した。このｐチャネルＭＯＳＦＥＴをｐｎｐトランジスタ、ｎチャネルＭＯＳＦＥＴをｎｐｎトランジスタに置き換えても構わない。また出力点電流Ｉout4と基準電流Ｉref4はほぼ等しい。この回路はシンク電流出力回路である。
【００２０】
図４の回路において、図３のＳ３に相当したスイッチがｐチャネルＭＯＳＦＥＴであるＭ１１であり、Ｓ４に相当したスイッチがｎチャネルＭＯＳＦＥＴであるＭ１２である。Ｍ１１、Ｍ１２のゲートは互いに接続することで、逆相の動作をさせることができる。Ｍ１１、Ｍ１２は、オンさせたときは殆どソース・ドレイン間は短絡状態となるために、Ｍ９やＭ１０に比べてその占有面積は小さくできる。そのために、スイッチング時間は短縮し、出力端子１５から出力される出力電流Ｉout41 の、ゲート端子４１に入力される信号B に対する遅延時間は短縮される。そのために、立ち上がりの急峻な電流および高周波の電流を出力端子１５から出力できる。但し、Ｉout41 は負荷からの戻り電流である。
【００２１】
図５は、この発明の第５実施例の定電流出力回路の要部回路図である。抵抗Ｒ５を電流ミラー回路の組合せで構成した抵抗相当回路４１に置き換え、出力端子１１とＧＮＤ端子１７の間に負荷ＲＬ１を接続した場合である。この場合も前記と同様の効果を期待できる。
図６は、図５の回路の動作波形図である。上段は信号Ａの波形、中段は図５のＩout31 の波形、下段は従来回路のＩout51 の波形である。本発明回路の方が、遅延時間が小さいために、電流の立ち上がり時間は短くなっている。そのために、従来回路と比べて立ち上がりの急峻な電流および高周波の電流を負荷に供給できる。
【００２２】
図７は、この発明の第６実施例の定電流出力回路の要部回路図である。図４の抵抗Ｒ７を電流ミラー回路の組合せで構成した抵抗相当回路４２に置き換え、出力端子１５とＶdd端子１８の間に負荷ＲＬ２を接続した場合である。この場合も前記と同様の効果を期待できる。
図８は、図７の回路の動作波形図である。上段は信号Ｂの波形、中段は図７のＩout41 の波形、下段は図示しない従来回路( シンク電流出力回路) の出力電流の波形である。本発明回路の方が、遅延時間が小さいために、電流の立ち上がり時間は短くなっている。そのために、従来回路と比べて立ち上がりの急峻な電流および高周波の電流を負荷に供給できる。
【００２３】
図１０は、この発明の第７実施例の方形波電流発生回路の回路図である。この回路は、ソース電流源１０１およびシンク電流源１０２により構成される。このソース電流源１０１は図１の回路と基本的に同じであり、また、シンク電流源１０２は図２の回路と基本的に同じである。そのため、同一箇所には同一の符号を付した。この回路は、Ｍ１が入力端子２２と接続し、Ｍ３が入力端子２３と接続し、出力端子３と出力端子７が出力端子２１に接続して、方形波電流発生回路が出来上がっている。また、入力端子２２と入力端子２３は、図示しない基準電流発生回路と接続し、基準電流Ｉref1およびＩref2が与えられる。この実施例では、Ｉref1＝Ｉout11およびＩref2＝Ｉout21とする。
【００２４】
ソース電流源１０１のオン・オフ切換えは、２つのスイッチＳ１およびＳ２で行い、その動作は図１で説明した内容と同じである。また、シンク電流源１０２のオン・オフ切換えは、２つのスイッチＳ３およびＳ４で行い、その動作は、図２に説明した内容と同じである。
４つのスイッチＳ１、Ｓ２、Ｓ３、Ｓ４の内、矢印で示したように、Ｓ２、Ｓ３をオンとし、Ｓ１、Ｓ４をオフすることにより、出力端子２１より、出力電流Ｉout61(＝Ｉout11)＝Ｉref1のソース電流が出力される。また、Ｓ２、Ｓ３をオフとし、Ｓ１、Ｓ４をオンすることにより、出力端子２１より出力電流Ｉout61(＝Ｉout21)＝Ｉref2のシンク電流が出力される。ここで、Ｉref1、Ｉref2は基準電流である。スイッチＳ１、Ｓ４およびズイッチＳ２、Ｓ３を用いて電流源の出力電流経路を切換えることにより、トランジスタＭ１〜Ｍ４の動作点が変動せず、これらトランジシタの動作の遅延の影響を回避できる。これにより、Ｓ１〜Ｓ４のオンからオフ、オフからオンへの切換え時間を短縮することで、立ち上がり、立ち下がりの急峻な高周波の方形波電流（電流がプラス、マイナスとなる交流の方形波電流）を出力端子２１から出力することができる。
【００２５】
図１１は、この発明の第８実施例の方形波電流発生回路の回路図である。この回路は、ソース電流源１０３およびシンク電流源１０４により構成される。このソース電流源１０３は図３の回路と基本的に同じであり、また、シンク電流源１０４は図４の回路と基本的に同じである。そのため、同一箇所には同一の符号を付した。この回路において、図１０のＳ１、Ｓ２、Ｓ３およびＳ４の相当するスイッチがトランジスタＭ７、Ｍ８、Ｍ１１およびＭ１２である。図中ソース電流源１０３のオン・オフ切換えの動作は、図３で説明した内容と同じである。また、シンク電流源１０４のオン・オフ切換えの動作は、図４で説明した内容と同じである。
【００２６】
トランジスタＭ７、Ｍ１２をｎチャネルＭＯＳＦＥＴで構成し、Ｍ８、Ｍ１１をｐチャネルＭＯＳＦＥＴで構成し、これら４つのトランジスタのゲートを接続し、それを入力端子とすることで、１つの信号（図中信号Ｃ）で４つのトランジスタをコントロールすることができる。この回路の効果は、図３および図４で説明した内容と同じであり、立ち上がり、立下がりの急峻な高周波の方形波電流を出力端子２４から出力することができる。尚、図中、Ｉout62 は方形波電流出力回路の出力電流であり、４２はゲート端子で信号Ｃが入力される。また、２５、２６は入力端子、Ｉref3とＩref4は基準電流、Ｉout31 とＩout41 はソース電流源、シンク電流源の出力電流である。
【００２７】
図１２は、この発明の第９実施例の方形波電流発生回路の回路図である。この回路において、図１１のＲ３、Ｒ４に相当した抵抗の代わりに、各々トランジスタＭ２３、Ｍ１９を用いている。また、図１１のＩref3とＩref4を等しくして、この基準電流Ｉref3、Ｉref4と等しい入力電流Ｉin3 を入力端子２８から入力する。つまり、Ｉref3＝Ｉref4＝Ｉin3 となる回路構成としたものである。このような回路構成としても出力端子２７に立ち上がりと立ち下がりの急峻な方形波電流を出力することができる。また、この図では、出力端子２７とＧＮＤ間に負荷容量ＣＬ１を接続してあり、この出力電圧は、三角波電圧を出力することができる。このような回路構成とすることで、後述のように、負荷容量ＣＬ１に流れる電流の立ち上がりと立ち下がりの急峻な方形波電流により、高周波においても振幅の制御が可能とである三角波電圧を出力することができる。
【００２８】
また、負荷として抵抗を出力端子に接続した場合は、方形波電流発生回路により出力される方形波電流の振幅の制御を行うことができる。
図１３は、図１２の回路の動作波形を示す図である。上段はゲート端子４３に与えられる信号Ｃの波形、中段は図１２のＩout63 の波形、下段は従来回路のＩout71 の波形である。この発明回路の方が、遅延時間が小さいため、電流の立ち上がり、立ち下がり時間が短くなっている。このため、前記した図１９の従来回路と比べて立ち上がり、立ち下がりの急峻な高周波の方形波電流を負荷に供給できる。
【００２９】
図１４は、この発明の第１０実施例の方形波電流発生回路の回路図である。この回路は、ソース電流源１０１およびシンク電流源１０２により構成される。このソース電流源１０１は図１の回路と基本的に同じであり、また、シンク電流源１０２は図２の回路においてスイッチ回路が形成されていない他は同じである。そのため、同一箇所には同一の符号を付した。この回路は、Ｍ１が入力端子２２と接続し、Ｍ３が入力端子２３と接続し、出力端子３と出力端子７が出力端子２９に接続して、方形波電流発生回路が出来上がっている。また、入力端子２２と入力端子２３は、図示しない基準電流発生回路と接続し、基準電流Ｉref1およびＩref2が与えられる。この実施例では、Ｉref1＞Ｉref2，Ｉref1＝Ｉout11およびＩref2＝Ｉout21とする。
【００３０】
ソース電流源１０１のオン・オフ切換えは、２つのスイッチＳ１およびＳ２で行い、その動作は図１で説明した内容と同じである。
２つのスイッチＳ１、Ｓ２の内、矢印で示したように、Ｓ２をオンとし、Ｓ１をオフすることにより、出力端子２９より、出力電流Ｉout64(＝Ｉout11−Ｉout21)＝Ｉref1−Ｉref2が出力される。また、Ｓ２をオフとし、Ｓ１をオンすることにより、出力端子２９より出力電流Ｉout64(＝Ｉout21)＝Ｉref2のシンク電流が出力される。ここで、Ｉref1、Ｉref2は基準電流である。スイッチＳ１およびスイッチＳ２を用いて電流源の出力電流経路を切換えることにより、トランジスタＭ１〜Ｍ４の動作点が変動せず、これらトランジシタの動作の遅延の影響を回避できる。これにより、Ｓ１、Ｓ２のオンからオフ、オフからオンへの切換え時間を短縮することで、立ち上がり、立ち下がりの急峻な高周波の方形波電流を出力端子２９から出力することができる。
【００３１】
図１５は、この発明の第１１実施例の方形波電流発生回路の回路図である。この回路は、ソース電流源１０３およびシンク電流源１０４により構成される。このソース電流源１０３は図３の回路と基本的に同じであり、また、シンク電流源１０４は図４の回路においてスイッチ回路が形成されていない他は同じである。そのため、同一箇所には同一の符号を付した。この回路において、図１４のＳ１、Ｓ２の相当するスイッチがトランジスタＭ７、Ｍ８である。図中ソース電流源１０３のオン・オフ切換えの動作は、図３で説明した内容と同じである。
【００３２】
トランジスタＭ７をｎチャネルＭＯＳＦＥＴで構成し、Ｍ８をｐチャネルＭＯＳＦＥＴで構成し、これら２つのトランジスタのゲートを接続し、それを入力端子とすることで、１つの信号（図中信号Ｃ）で２つのトランジスタをコントロールすることができる。この回路の効果は、図３で説明した内容と同じであり、立ち上がり、立下がりの急峻な高周波の方形波電流を出力端子３０から出力することができる。尚、図中、Ｉout65 は方形波電流出力回路の出力電流であり、４２はゲート端子で信号Ｃが入力される。また、２５、２６は入力端子、Ｉref3とＩref4は基準電流、Ｉout31 とＩout41 はソース電流源、シンク電流源の出力電流である。
【００３３】
図１６は、この発明の第１２実施例の方形波電流発生回路の回路図である。この回路において、図１５のＲ４に相当した抵抗の代わりに、トランジスタＭ１９を用いている。また、図１５のＩref3とＩref4を等しくして、この基準電流Ｉref3、Ｉref4と等しい入力電流Ｉin4 を入力端子３２から入力する。つまり、Ｉref3＝Ｉref4＝Ｉin4 となる回路構成とした場合である。この場合、Ｉout91＞Ｉout92となるように、ミラー回路を構成するトランジスタのサイズを調整する。
【００３４】
図１７は、この発明の第１３実施例の三角波電圧出力回路を用いた動作波形図であり、図２０の三角波電圧出力回路においてその方形波電流発生回路に図１２の回路を用いた場合のものである。比較例として図１９の方形波電流発生回路を用いた場合のものも示した。
１段目の波形は本実施例の出力電圧波形、２段目の波形は本実施例の方形波電流発生回路の出力電流波形、３段目の波形は方形波電流発生回路として従来の図１９の回路を用いた場合の出力電圧波形、４段目の波形は図１９の回路の出力電流波形である。
【００３５】
ここで、発振用コンデンサＣosc1には７．５ｐＦのものを用いた。本実施例の回路の方が従来例と比較して方形波電流の遅延時間が小さいため、電流の立ち上がり、立ち下がり時間は短くなり、安定した三角波電圧が確保されている。
図１８は、この発明の第１４実施例の三角波電圧回路を用いた動作波形図であり、図２１の三角波電圧出力回路においてその方形波電流発生回路に図１６の回路を用いた場合のものである。従来例として図２２の方形波電流発生回路を用いた場合のものも示した。
【００３６】
１段目の波形は本実施例の出力電圧波形、２段目の波形は本実施例の方形波電流発生回路の出力電流波形、３段目の波形は方形波電流発生回路として従来の図２２の回路を用いた場合の出力電圧波形、４段目の波形は図２２の回路の出力電流波形である。
ここで、発振用コンデンサＣosc1には１５ｐＦのものを用いた。本実施例の回路の方が従来例と比較して方形波電流の遅延時間が小さいため、電流の立ち上がり、立ち下がり時間は短くなり、安定した三角波電圧が確保されている。
【００３７】
【発明の効果】
この発明によれば、定電流回路のＭＯＳＦＥＴを常時オン状態にして、この定電流回路の出力端子に逆相の動作をする２個のスイッチを接続することで、出力電流の立ち上がり時間（遅延時間）を短縮して、高周波のパルス電流・電圧を負荷に供給する定電流出力回路を製作することができる。
【００３８】
また、この定電流出力回路を、ソース電流源とシンク電流源に用いることで、電流の立ち上がり、立ち下がりが急峻で、電流がプラス、マイナスに振られる交流の高周波の方形波電流を負荷に供給することができる方形波電流発生回路を提供することができる。
また、負荷としてコンデンサを用いる三角波電圧出力回路において、この方形波電流発生回路を用いることで、出力電圧の立ち上がり、立ち下がり時間を短縮して、高速の三角波電圧を出力することができる。
【図面の簡単な説明】
【図１】この発明の第１実施例の定電流出力回路の要部回路図
【図２】この発明の第２実施例の定電流出力回路の要部回路図
【図３】この発明の第３実施例の定電流出力回路の要部回路図
【図４】この発明の第４実施例の定電流出力回路の要部回路図
【図５】この発明の第５実施例の定電流出力回路の要部回路図
【図６】図５の回路の動作波形図
【図７】この発明の第６実施例の定電流出力回路の要部回路図
【図８】図７の回路の動作波形図
【図９】従来の定電流出力回路図
【図１０】この発明の第７実施例の方形波電流発生回路の回路図
【図１１】この発明の第８実施例の方形波電流発生回路の回路図
【図１２】この発明の第９実施例の方形波電流発生回路の回路図
【図１３】図１２の回路の動作波形を示す図
【図１４】この発明の第１０実施例の方形波電流発生回路の回路図
【図１５】この発明の第１１実施例の方形波電流発生回路の回路図
【図１６】この発明の第１２実施例の方形波電流発生回路の回路図
【図１７】この発明の第１３実施例の三角波電圧出力回路を用いた動作波形図
【図１８】この発明の第１４実施例の三角波電圧出力回路を用いた動作波形図
【図１９】従来の方形波電流発生回路
【図２０】三角波電圧出力回路の一例
【図２１】三角波電圧出力回路の一例
【図２２】従来の方形波電流発生回路
【符号の説明】
１、５、９、１３  定電流回路
２、６、１０、１４  スイッチ回路
３、７、１１、１５、２１、２４  出力端子
２７、２９、３０、３１  出力端子
４、８、１２、１６  出力点
１７    ＧＮＤ端子
１８    Ｖdd端子
２２〜２６、２８  入力端子
３１、４１、４２、４３  ゲート端子
Ｓ１、Ｓ２、Ｓ３、Ｓ４  スイッチ
Ｍ１、Ｍ２、Ｍ５、Ｍ６、Ｍ８  ｐチャネルＭＯＳＦＥＴ
Ｍ１１、Ｍ１５、Ｍ１６、Ｍ１８  ｐチャネルＭＯＳＦＥＴ
Ｍ２１、Ｍ２３、Ｍ３３、Ｍ３４  ｐチャネルＭＯＳＦＥＴ
Ｍ３、Ｍ４、Ｍ７、Ｍ９、Ｍ１０  ｎチャネルＭＯＳＦＥＴ
Ｍ１２、Ｍ１３、Ｍ１４、Ｍ１７  ｎチャネルＭＯＳＦＥＴ
Ｍ１９、Ｍ２０、Ｍ２２  ｎチャネルＭＯＳＦＥＴ
Ｍ３１、Ｍ３２、Ｍ３５、Ｍ３６  ｎチャネルＭＯＳＦＥＴ
Ｉref1、Ｉref2、Ｉref3、Ｉref4  基準電流
Ｉout1、Ｉout2、Ｉout3、Ｉout4  出力点電流
Ｉout11 、Ｉout21 、Ｉout31 、Ｉout41   出力電流
Ｉout61 、Ｉout62 、Ｉout63   出力電流
Ｉout64、Ｉout65、Ｉout66  出力電流
Ｉin1 、Ｉin2 、Ｉin3   入力電流
【図１】
0003815181.tif 000002
【図２】
0003815181.tif 000003
【図３】
0003815181.tif 000004
【図４】
0003815181.tif 000005
【図５】
0003815181.tif 000006
【図６】
0003815181.tif 000007
【図７】
0003815181.tif 000008
【図８】
0003815181.tif 000009
【図９】
0003815181.tif 000010
【図１０】
0003815181.tif 000011
【図１１】
0003815181.tif 000012
【図１２】
0003815181.tif 000013
【図１３】
0003815181.tif 000014
【図１４】
0003815181.tif 000015
【図１５】
0003815181.tif 000016
【図１６】
0003815181.tif 000017
【図１７】
0003815181.tif 000018
【図１８】
0003815181.tif 000019
【図１９】
0003815181.tif 000020
【図２０】
0003815181.tif 000021
【図２１】
0003815181.tif 000022
【図２２】
0003815181.tif 000023