(57)【特許請求の範囲】
【請求項１】
複数の液晶セルを駆動するためのマトリクス回路を電気絶縁性基板上に形成する液晶マトリクス基板の製造方法において、
電気絶縁性基板上のマトリクス回路に溌水性透明樹脂層を積層する透明樹脂層積層工程と、
溌水性透明樹脂層に電気絶縁膜を積層する電気絶縁膜形成工程と、
電気絶縁膜にレジストを塗布し、この後に露光量を調整したハーフトーン露光により、各液晶セルの画素電極領域のレジストを該画素電極領域内のコンタクトホール領域を除く範囲で硬化させ、各液晶セルの画素電極領域を区画する区画領域のレジストを半ば硬化させ、各コンタクトホール領域のレジストを未硬化にするレジスト形成工程と、
レジスト、電気絶縁膜、及び溌水性透明樹脂層のパターニングにより、各コンタクトホール領域でレジスト、電気絶縁膜、及び溌水性透明樹脂層を消失させて、マトリクス回路に達する各コンタクトホールを電気絶縁膜に形成し、各液晶セルの画素電極領域を区画する区画領域でレジスト及び電気絶縁膜を消失させて、該区画領域で溌水性透明樹脂層を露出させるパターニング工程と、
残存したレジストを除去し、パターニングされた電気絶縁膜に導電剤を塗布して、画素電極領域に画素電極を形成する画素電極形成工程と
を含むことを特徴とする液晶用マトリクス基板の製造方法。
【請求項２】
マトリクス回路は、複数の薄膜トランジスタを含むＴＦＴアクティブマトリクス回路であり、
ＴＦＴアクティブマトリクス回路の製造工程は、
電気絶縁性基板上にゲート電極膜を成膜してパターニングするゲート電極膜パターニング工程と、
ゲート絶縁膜、各薄膜トランジスタのチャネル領域となる第１半導体層、オーミックコンタクト層となる第２半導体層、ソースドレイン電極となる金属層を順次積層する積層工程と、
露光量を調整したハーフトーン露光及びパターニングにより、第１及び第２半導体層を島状に形成し、ソースドレイン電極を形成し、チャネル領域を形成する分離パターニング工程と、
パッシベーション膜を成膜するパッシベーション工程と
を含むことを特徴とする請求項１に記載の液晶用マトリクス基板の製造方法。
【請求項３】
溌水性透明樹脂層を溌水性フッ素系樹脂により形成し、電気絶縁膜をアクリル系樹脂により形成し、画素電極となる導電剤を塗布型透明導電材料としたことを特徴とする請求項１又は２に記載の液晶用マトリクス基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置に用いられる液晶用マトリクス基板の製造方法に関する。
【０００２】
【従来の技術】
周知の様に、液晶表示装置としては、ＴＦＴと略称される薄膜トランジスタをスイッチング素子として用いたアクティブマトリクス型液晶表示装置がある。このアクティブマトリクス型液晶表示装置では、多数のＴＦＴを透明なガラス基板上に形成した液晶マトリクス基板を用いる。この液晶マトリクス基板は、フォトリソグラフィのプロセスによる微細なパターニングを繰り返すことにより製造されるため、その製造工程に多数枚のフォトマスクを必要とする。その一方では、液晶表示装置の生産性及び製造歩留まりの向上、あるいはコストの低減を図るために、フォトマスクの枚数の低減、つまりはフォトリソグラフィのプロセスの簡略化が望まれている。
【０００３】
ところで、アクティブマトリクス型液晶表示装置の低消費電力化及び高輝度化を図るには、液晶セルの光透過率を改善せねばならず、液晶マトリクス基板の開口率を向上させることが必要である。この開口率を向上させる方法としては、液晶セルに電界を与える画素電極を平坦な保護膜上に形成すると共に、走査用のゲート電極もしくは薄膜トランジスタを画素電極に立体的にオーバラップさせるという方法が知られており、この方法により８０％を超える高開口率を実現することができる。
【０００４】
この様な高開口率の液晶マトリクス基板は、走査用のゲート電極と画像データ転送用のソース電極とが交差するＧ−Ｓ交差領域、薄膜トランジスタ領域、画素電極領域、及び周辺回路の端子領域等を含んでおり、図９乃至図１４に示す様な製造工程により製造される。
【０００５】
まず、図９（ａ）に示す様に、ガラス基板２１上にゲート電極膜２２を成膜する。ゲート電極膜２２は、スパッタリング法等によって生成されるものであって、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）等の金属膜である。このゲート電極膜２２上に、フォトレジストを均一に塗布し、１枚目のフォトマスクを用いて、図９（ｂ）に示す様なレジストパターン２３を形成する。そして、このレジストパターン２３をマスクとして用いてエッチングを行い、図９（ｃ）に示す様にゲート電極膜２２をパターニングする。
【０００６】
次に、図１０（ｄ）に示す様にゲート絶縁膜２４、第１半導体層２５、及び第２半導体層２６の３層をプラズマＣＶＤ法やスパッタリング法により連続的に積層して成膜する。ゲート絶縁膜２４は、例えば窒化シリコン（ＳｉＮｘ）膜である。第１半導体層２５は、アモルファス−シリコン（ａ−Ｓｉ）膜である。第２半導体層２６は、ｎ型不純物を高濃度にドープしたシリコン（ｎ+ −Ｓｉ）膜である。
【０００７】
次に、フォトレジストを全体に塗布し、２枚目のフォトマスクを用いて、図１０（ｅ）に示す様なレジストパターン２７を形成する。このレジストパターン２７は、薄膜トランジスタ領域のみに形成され、Ｇ−Ｓ交差領域及び端子領域には形成されない。このレジストパターン２７をマスクとして用いてエッチングを行い、図１０（ｆ）に示す様に第１半導体層２５及び第２半導体層２６を島状にパターニングする。
【０００８】
次に、レジストパターン２７を除去し、図１１（ｇ）に示す様にソースドレイン電極膜２８を成膜する。ソースドレイン電極膜２８は、スパッタリング法等によって生成されるものであって、クロム、アルミニウム、タンタル等の金属膜である。この後、ソースドレイン電極膜２８上に、フォトレジストを均一に塗布し、３枚目のフォトマスクを用いて、図１１（ｈ）に示す様なレジストパターン２９を形成する。このレジストパターン２９は、チャネル領域を除く薄膜トランジスタ領域、及びＧ−Ｓ交差領域に形成される。このレジストパターン２９をマスクとして用いてエッチングを行い、図１１（ｉ）に示す様に薄膜トランジスタ領域内のチャネル領域でソースドレイン電極膜２８及び第２半導体層２６を除去し、ソース電極とドレイン電極を分離する。更に、チャネル領域で第１半導体層２５を半ばエッチングして、チャネル領域の厚みを調整する。
【０００９】
次に、図１２（ｊ）に示す様にレジストパターン２９を除去する。そして、図１２（ｋ）に示す様にパッシベーション膜３０をＣＶＤ法及びスパッタリング法等により全面に形成する。パッシベーション膜３０は、例えば窒化シリコン（ＳｉＮｘ）等の保護膜である。更に、図１２（ｌ）に示す様に感光性アクリル系樹脂膜３１を塗布して、その表面を平坦化する。
【００１０】
次に、４枚目のフォトマスクを用いて、図１３（ｍ）に示す様に感光性アクリル系樹脂膜３１をパターニングする。このパターニングにより、感光性アクリル系樹脂膜３１にパッシベーション膜３０に達する各貫通孔を形成する。この感光性アクリル系樹脂膜３１をマスクとして用いてエッチングを行い、図１３（ｎ）に示す様に感光性アクリル系樹脂膜３１の表面から薄膜トランジスタのドレイン電極に達するコンタクトホール３１ａを形成すると共に、感光性アクリル系樹脂膜３１の表面から端子領域のゲート電極２２に達するコンタクトホール３１ｂを形成する。尚、ここでは図示されていないものの、感光性アクリル系樹脂膜３１の表面から薄膜トランジスタのソース電極に達するコンタクトホール（図示せず）も同時に形成する。
【００１１】
次に、図１３（ｏ）に示す様に透明導電膜３２をスパッタリング法等によって全面に形成する。透明導電膜３２は、酸化インジウム錫（ＩＴＯ）や酸化錫（ＳｎＯ2 ）等である。５枚目のフォトマスクを用いて、透明導電膜３２をパターニングし、図１４（ｐ）に示す様な画素電極３３を形成する。この画素電極３３は、感光性アクリル樹脂膜３１を介してゲート電極膜２２もしくは薄膜トランジスタ領域と立体的にオーバラップしているので、この液晶マトリクス基板３４の開口率を高くすることができる。
【００１２】
尚、レジストパターン２７により第１半導体層２５及び第２半導体層２６を島状にパターニングするに際し、レジストパターン２７を薄膜トランジスタ領域だけではなく、Ｇ−Ｓ交差領域にも形成し、第１半導体層２５及び第２半導体層２６がＧ−Ｓ交差領域に残存する構造にしても、同様の特性を有する液晶マトリクス基板を得ることができる。
【００１３】
【発明が解決しようとする課題】
しかしながら、上記従来の製造工程においては、図９（ｂ）、図１０（ｅ）、図１１（ｈ）、図１３（ｍ）、及び図１４（ｐ）の各工程でそれぞれのフォトマスクを用いており、合計で５枚のフォトマスクを必要とし、このフォトマスクの枚数の多さがプロセス時間の長期化や製造歩留まりの低下の原因になっていた。
【００１４】
このため、例えば特開平５−３０３１１１号公報に記載の技術では、ゲート電極の下地層及び画素電極となるＩＴＯ透明電極を基板上に形成し、下地層に電界メッキを施してゲート電極を形成し、これによりフォトプロセスを用いることなくゲート電極のパターニングを行ない、フォトマスクの枚数を低減している。しかしながら、それでも、５枚のフォトマスクを必要とし、プロセス時間や製造歩留まりを改善することができなかった。また、ゲート電極と画素電極が同一の層に形成されるため、これらを立体的にオーバラップさせることができず、開口率の向上を望めなかった。更に、ゲート電極を電界メッキにより作成する場合は、電位降下により膜厚が不均一になり易く、特に大型の基板では膜厚の均一性、つまりゲート電極の厚みの均一性を保つことができなかった。
【００１５】
また、特開平２０００−２０６５７１号公報に記載の技術では、１枚のフォトマスクを用いて、厚みが不均一なレジストパターンを形成し、図１０（ｅ）〜図１１（ｉ）に相当する各工程を該１枚のフォトマスクにより行うことを可能にしている。この厚みが不均一なレジストパターンは、例えば特開昭６１−１８１１３０号公報等に開示されている様に、該レジストパターンに対する露光量を不均一にすることにより形成することができる。
【００１６】
あるいは、特開２０００−２０６５７１号公報に記載の技術では、１枚のフォトマスクを用いて、厚みが不均一なレジストパターンを形成し、その上で、２段階のエッチングを行っており、フォトマスクの使用枚数を１枚だけ減少させている。同様の技術は、C.W.Kim et al.によるSid2000Digest 第1006〜1009頁の「A Novel Four-Mask-Count Process Architecture for TFT-LCD」や、月刊FPDintelligence の1995年5 月項の第31頁〜第35頁に記載の「三国電子 IPS TFT-LCDを2PEPで製造するプロセスを考案−TFT チャネル部分をハーフトーン露光」に報告されている。
【００１７】
しかしながら、これらの技術においては、フォトマスクの使用枚数を１枚だけ減少させるに過ぎない。また、ＩＰＳ（In Plane Switching）モードのアクティブマトリクス型液晶表示装置の製造工程への適用を主に説明しているだけであって、ゲート電極もしくは薄膜トランジスタと画素電極を立体的にオーバラップさせ、開口率を高めた液晶マトリクス基板の製造工程への適用の可能性については言及していない。
【００１８】
そこで、本発明は、上記従来の問題点に鑑みてなされたものであり、ゲート電極もしくは薄膜トランジスタと画素電極を立体的にオーバラップさせた液晶マトリクス基板の製造工程への適用が可能であって、フォトマスクの使用枚数をより減少させることが可能な液晶用マトリクス基板の製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記課題を解決するために、本発明は、複数の液晶セルを駆動するためのマトリクス回路を電気絶縁性基板上に形成する液晶マトリクス基板の製造方法において、電気絶縁性基板上のマトリクス回路に溌水性透明樹脂層を積層する透明樹脂層積層工程と、溌水性透明樹脂層に電気絶縁膜を積層する電気絶縁膜形成工程と、電気絶縁膜にレジストを塗布し、この後に露光量を調整したハーフトーン露光により、各液晶セルの画素電極領域のレジストを該画素電極領域内のコンタクトホール領域を除く範囲で硬化させ、各液晶セルの画素電極領域を区画する区画領域のレジストを半ば硬化させ、各コンタクトホール領域のレジストを未硬化にするレジスト形成工程と、レジスト、電気絶縁膜、及び溌水性透明樹脂層のパターニングにより、各コンタクトホール領域でレジスト、電気絶縁膜、及び溌水性透明樹脂層を消失させて、マトリクス回路に達する各コンタクトホールを電気絶縁膜に形成し、各液晶セルの画素電極領域を区画する区画領域でレジスト及び電気絶縁膜を消失させて、該区画領域で溌水性透明樹脂層を露出させるパターニング工程と、残存したレジストを除去し、パターニングされた電気絶縁膜に導電剤を塗布して、画素電極領域に画素電極を形成する画素電極形成工程とを含んでいる。
【００２０】
この様な本発明の製造方法によれば、ハーフトーン露光をレジストに施してから、レジスト、電気絶縁膜、及び溌水性透明樹脂層をパターニングしている。これにより、各コンタクトホール領域でレジスト、電気絶縁膜、及び溌水性透明樹脂層が消失して、マトリクス回路に達する各コンタクトホールが電気絶縁膜及び溌水性透明樹脂層に形成され、各液晶セルの画素電極領域を区画する区画領域でレジスト及び電気絶縁膜が消失して、溌水性透明樹脂層が露出する。そして、レジストを除去した上で、電気絶縁膜に導電剤を塗布している。このとき、区画領域の溌水性透明樹脂層表面で導電剤が撥ね返されて、ここに塗布されず、導電剤が画素電極領域に塗布されて画素電極となり、かつ導電剤がコンタクトホール領域に充填される。これにより、画素電極が形成され、コンタクトホールが充填される。従って、１枚のフォトマスクを用いるだけで、画素電極の形成、コンタクトホールの形成、コンタクトホールの充填を行うことができる。
【００２１】
また、本発明においては、マトリクス回路は、複数の薄膜トランジスタを含むＴＦＴアクティブマトリクス回路であり、ＴＦＴアクティブマトリクス回路の製造工程は、電気絶縁性基板上にゲート電極膜を成膜してパターニングするゲート電極膜パターニング工程と、ゲート絶縁膜、各薄膜トランジスタのチャネル領域となる第１半導体層、オーミックコンタクト層となる第２半導体層、ソースドレイン電極となる金属層を順次積層する積層工程と、露光量を調整したハーフトーン露光及びパターニングにより、第１及び第２半導体層を島状に形成し、ソースドレイン電極を形成し、チャネル領域を形成する分離パターニング工程と、パッシベーション膜を成膜するパッシベーション工程とを含んでいる。
【００２２】
この様なＴＦＴアクティブマトリクス回路の製造工程においては、ゲート電極膜のパターニングのために１枚のフォトマスクを用い、第１及び第２半導体層、ソースドレイン電極、チャネル領域の形成のために１枚のフォトマスクを用いている。更に、先に述べた様に画素電極の形成、コンタクトホールの形成、コンタクトホールの充填のために１枚のフォトマスクを用いている。従って、このＴＦＴアクティブマトリクス回路を含む液晶マトリクス基板を製造するには、合計で３枚のフォトマスクを用いるだけで済む。
【００２３】
更に、本発明においては、溌水性透明樹脂層を溌水性フッ素系樹脂により形成し、電気絶縁膜をアクリル系樹脂により形成し、画素電極となる導電剤を塗布型透明導電材料としている。
【００２４】
この様な材料の設定により、区画領域の溌水性透明樹脂層表面で導電剤が撥ね返されて、ここに塗布されず、導電剤が画素電極領域のアクリル系樹脂に塗布されて画素電極となり、かつ導電剤がコンタクトホール領域に充填される。これにより、フォトマスクが節減され、画素電極及びコンタクトホールを高精度で形成することができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施形態を添付図面を参照して詳細に説明する。
【００２６】
図１乃至図６は、本発明の液晶用マトリクス基板の製造方法の一実施形態を示している。尚、ここに示す液晶用マトリクス基板は、走査用のゲート電極と画像データ転送用のソース電極とが交差するＧ−Ｓ交差領域、薄膜トランジスタ領域、液晶セルに電界を与える画素電極の領域、及び周辺回路の端子領域等を含んでいる。
【００２７】
まず、図１（ａ）に示す様に、ガラス基板１上にゲート電極膜２を成膜する。ゲート電極膜２は、スパッタリング法等によって生成されるものであって、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）等の金属膜である。このゲート電極膜２上に、フォトレジストを均一に塗布し、１枚目のフォトマスクを用いて、図１（ｂ）に示す様なレジストパターン３を形成する。そして、このレジストパターン３を用いてエッチングを行い、図１（ｃ）に示す様にゲート電極膜２をパターニングする。
【００２８】
次に、図２（ｄ）に示す様にゲート絶縁膜４、第１半導体層５、及び第２半導体層６の３層をプラズマＣＶＤ法やスパッタリング法により連続的に積層して成膜し、更にソースドレイン電極膜７をプラズマＣＶＤ法やスパッタリング法により積層して成膜する。ゲート絶縁膜４は、例えば窒化シリコン（ＳｉＮｘ）膜である。第１半導体層５は、アモルファス−シリコン（ａ−Ｓｉ）膜である。第２半導体層６は、ｎ型不純物を高濃度にドープしたシリコン（ｎ+ −Ｓｉ）膜である。ソースドレイン電極膜７は、クロム、アルミニウム、タンタル等の金属膜である。
【００２９】
次に、フォトレジストを全体に１回塗布し、２枚目のフォトマスクとして、スリット等により露光量を調整したマスクを用いて、ハーフトーン露光を行い、更に現像を行うことにより、図２（ｅ）に示す様な不均一な厚みを有するレジストパターン８を形成する。レジストパターン８は、端子領域に形成されず、Ｇ−Ｓ交差領域及び薄膜トランジスタ領域に形成されており、薄膜トランジスタ領域内のチャネル領域５ａでのみ薄くされて、薄肉部８ａとなっている。そして、このレジストパターン８を用いてエッチングを行い、図２（ｆ）に示す様にレジストパターン８に覆われていない領域で、ゲート絶縁膜４、第１及び第２半導体層５，６という３つの層と、該領域のソースドレイン電極膜７を除去する。
【００３０】
次に、図３（ｇ）に示す様にレジストパターン８全体の厚みをアッシングにより減少させて、図２（ｆ）に示すレジストパターン８の薄肉部８ａを除去し、薄膜トランジスタ領域内のチャネル領域５ａでソースドレイン電極膜７を露出させる。そして、このレジストパターン８をマスクとして用いてエッチングを行い、図３（ｈ）に示す様に薄膜トランジスタ領域内のチャネル領域でソースドレイン電極膜７及び第２半導体層６を除去し、ソース電極とドレイン電極を分離する。更に、チャネル領域で第１半導体層５を半ばエッチングして、チャネル領域の厚みを調整する。
【００３１】
次に、図３（ｉ）に示す様にレジストパターン８を除去し、図４（ｊ）に示す様にパッシベーション膜９をＣＶＤ法及びスパッタリング法等により全面に形成する。パッシベーション膜９は、例えば窒化シリコン（ＳｉＮｘ）等の保護膜である。更に、図４（ｋ）に示す様に溌水性を有する樹脂材料、例えばフッ素系溌水性樹脂材料を塗布して溌水性透明樹脂層１０を形成し、その上に感光性を有する電気絶縁性樹脂材料、例えば感光性アクリル系樹脂を塗布して、感光性アクリル系樹脂膜１１を形成し、その表面を平坦化して、この感光性アクリル系樹脂膜１１を８０〜１００℃でプリベークしてから、図４（ｌ）に示す様にレジスト層１２を塗布する。
【００３２】
次に、３枚目のフォトマスクとして、スリット等により露光量を調整したマスクを用いて、ハーフトーン露光を行い、更に現像を行うことにより、図５（ｍ）に示す様にレジスト層１２をパターニングして、不均一な厚みのレジストパターン１２Ｐを形成する。このハーフトーン露光により、各コンタクトホール領域でレジスト層１２が硬化せず、コンタクトホール領域を除く画素電極領域でレジスト層１２が硬化し、画素電極領域を区画する区画領域でレジスト層１２が半ば硬化する。そして、現像により、各コンタクトホール領域で消失し、コンタクトホール領域を除く画素電極領域で十分な厚みとなり、画素電極領域を区画する区画領域で薄肉となるレジストパターン１２Ｐが形成される。
【００３３】
次に、レジストパターン１２Ｐをマスクとしてドライエッチングを行う。これにより、図５（ｎ）に示す様に画素電極領域内の一方のコンタクトホール領域では、感光性アクリル系樹脂膜１１、溌水性透明樹脂層１０、及びパッシベーション膜９が除去されて、薄膜トランジスタのドレイン電極に達するコンタクトホール１２ｃが形成され、また他方のコンタクトホール領域では、感光性アクリル系樹脂膜１１、溌水性透明樹脂層１０、パッシベーション膜９、及びゲート絶縁膜４が除去されてゲート電極膜２に達するコンタクトホール１２ｄが形成される。尚、ここでは図示されていないものの、感光性アクリル系樹脂膜１１、溌水性透明樹脂層１０、及びパッシベーション膜９を貫通して薄膜トランジスタのソース電極に達するコンタクトホール（図示せず）も同時に形成される。
【００３４】
同時に、画素電極領域を区画する区画領域では、薄肉のレジストパターン１２Ｐ及び感光性アクリル系樹脂膜１１が除去されて、孔１２ｅが形成され、溌水性透明樹脂層１０の表面が露出する。画素電極領域では、レジストパターン１２Ｐが残存し、このレジストパターン１２Ｐにより感光性アクリル系樹脂膜１１の表面が覆われる。
【００３５】
次に、図６（ｏ）に示す様にレジストパターン１２Ｐを全て除去する。最後に、図６（ｐ）に示す様に酸化インジウム錫（ＩＴＯ）等の塗布型透明導電材１３をスピンコート等により塗布する。このとき、塗布型透明導電材１３は、区画領域の溌水性透明樹脂層１０表面で撥ね返されるので、区画領域を除く他の部位に付着して塗布される。従って、塗布型透明導電材１３は、画素電極領域の感光性アクリル系樹脂膜１１表面に付着し、各コンタクトホール１２ｃ，１２ｄに充填される。更に、塗布型透明導電材１３を２００〜２５０℃で焼成すると、画素電極領域に付着した塗布型透明導電材１３が画素電極となり、各コンタクトホール１２ｃ，１２ｄに充填された塗布型透明導電材１３が導電パターンとなる。
【００３６】
こうして製造された図６（ｐ）に示す液晶用マトリクス基板１４は、ゲート電極膜もしくは薄膜トランジスタと画素電極が立体的にオーバラップしており、開口率が高いものとなる。
【００３７】
また、本実施形態の製造工程においては、図１（ｂ）、図２（ｅ）、及び図５（ｍ）の３つの工程でそれぞれのフォトマスクを使用しているので、合計３枚のフォトマスクを用いて、液晶用マトリクス基板を製造することができる。図７は、本実施形態の製造工程における３枚のフォトマスクの役目と、従来の製造工程における５枚のフォトマスクの役目とを対比して示す図表である。図７の図表から明らかな様に本実施形態の製造工程においては、ハーフトーン露光を行う２枚目と３枚目のフォトマスクを適用したことにより、フォトマスクの枚数を減少させている。
【００３８】
従って、本実施形態によれば、ゲート電極膜もしくは薄膜トランジスタと画素電極を立体的にオーバラップさせて、開口率を高くした液晶マトリクス基板を製造することができ、かつフォトマスクの枚数をより少なくすることができる。
【００３９】
また、画素電極を酸化インジウム錫（ＩＴＯ）等の塗布型透明導電材を塗布して形成するので、画素電極をプラズマＣＶＤ法やスパッタリング法等の真空成膜法により形成するよりも、製造コストを低く抑えることができる。
【００４０】
図８は、本実施形態におけるハーフトーン露光を行うフォトマスクの構造、このフォトマスク透過光量、このフォトマスクにより形成されるレジストの厚みを例示している。このフォトマスク１５は、光を１００％透過する透過部１５Ａ、光を遮断する遮光部１５Ｂ、及び光の透過率を適宜に設定されて、光を半ば透過するメッシュ部１５Ｃを有している。
【００４１】
一般のフォトマスクは、透過部１５Ａ及び遮光部１５Ｂのみを有している。これに対して、フォトマスク１５は、更にメッシュ部１５Ｃを有している。このメッシュ部１５Ｃは、例えば使用される光の分解能よりも小さな間隔のメッシュパターンやスリットパターンからなる。例えば、フォトマスク１５をポジ型のレジストに用いた場合は、透過部１５Ａに対応するレジスト部分の厚みが零となり、つまり該レジスト部分が消失し、遮光部１５Ｂに対応するレジスト部分の厚みが最大となり、メッシュ部１５Ｃに対応するレジスト部分の厚みが該メッシュ部１５Ｃの透過光量に比例することになる。
【００４２】
また、撥水性の樹脂を用いるという方法は、例えばカラーフィルターの製造に関連して、特開平８−１７９１１３号公報や特開平８−２９２３１３号公報に開示されている。
【００４３】
本実施形態では、溌水性透明樹脂層とハーフトーン露光を行うマスクを組み合わせて、画素電極を生成している。この様な画素電極の形成は、単純マトリクス型液晶表示装置のマトリクス基板にも適用することができる。
【００４４】
【発明の効果】
以上説明した様に本発明によれば、ハーフトーン露光をレジストに施してから、レジスト、電気絶縁膜、及び溌水性透明樹脂層をパターニングしている。これにより、各コンタクトホール領域でレジスト、電気絶縁膜、及び溌水性透明樹脂層が消失して、マトリクス回路に達する各コンタクトホールが電気絶縁膜及び溌水性透明樹脂層に形成され、各液晶セルの画素電極領域を区画する区画領域でレジスト及び電気絶縁膜が消失して、溌水性透明樹脂層が露出する。そして、レジストを除去した上で、電気絶縁膜に導電剤を塗布している。このとき、区画領域の溌水性透明樹脂層表面で導電剤が撥ね返されて、ここに塗布されず、導電剤が画素電極領域に塗布されて画素電極となり、かつ導電剤がコンタクトホール領域に充填される。これにより、画素電極が形成され、コンタクトホールが充填される。従って、１枚のフォトマスクを用いるだけで、画素電極の形成、コンタクトホールの形成、コンタクトホールの充填を行うことができる。
【００４５】
また、本発明によれば、ゲート電極膜のパターニングのために１枚のフォトマスクを用い、第１及び第２半導体層、ソースドレイン電極、チャネル領域の形成のために１枚のフォトマスクを用いている。更に、先に述べた様に画素電極の形成、コンタクトホールの形成、コンタクトホールの充填のために１枚のフォトマスクを用いている。従って、このＴＦＴアクティブマトリクス回路を含む液晶マトリクス基板を製造するには、合計で３枚のフォトマスクを用いるだけで済む。
【００４６】
更に、本発明によれば、溌水性透明樹脂層を溌水性フッ素系樹脂により形成し、電気絶縁膜をアクリル系樹脂により形成し、画素電極となる導電剤を塗布型透明導電材料としている。この様な材料の設定により、区画領域の溌水性透明樹脂層表面で導電剤が撥ね返されて、ここに塗布されず、導電剤が画素電極領域のアクリル系樹脂に塗布されて画素電極となり、かつ導電剤がコンタクトホール領域に充填される。これにより、フォトマスクが節減され、画素電極及びコンタクトホールを高精度で形成することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明の液晶用マトリクス基板の製造方法の一実施形態における各工程を示す図である。
【図２】（ｄ）〜（ｆ）は、図１に引き続く各工程を示す図である。
【図３】（ｇ）〜（ｉ）は、図２に引き続く各工程を示す図である。
【図４】（ｊ）〜（ｌ）は、図３に引き続く各工程を示す図である。
【図５】（ｍ）及び（ｎ）は、図４に引き続く各工程を示す図である。
【図６】（ｏ）及び（ｐ）は、図５に引き続く各工程を示す図である。
【図７】本実施形態の製造工程における３枚のフォトマスクの役目と、従来の製造工程における５枚のフォトマスクの役目とを対比して示す図表である。
【図８】本実施形態におけるハーフトーン露光を行うフォトマスクの構造、フォトマスクの透過光量、フォトマスクにより形成されるレジストの厚みを例示する図である。
【図９】（ａ）〜（ｃ）は、液晶用マトリクス基板の従来の製造方法における各工程を示す図である。
【図１０】（ｄ）〜（ｆ）は、図９に引き続く各工程を示す図である。
【図１１】（ｇ）〜（ｉ）は、図１０に引き続く各工程を示す図である。
【図１２】（ｊ）〜（ｌ）は、図１１に引き続く各工程を示す図である。
【図１３】（ｍ）〜（ｏ）は、図１２に引き続く各工程を示す図である。
【図１４】（ｐ）は、図１３に引き続く工程を示す図である。
【符号の説明】
１  ガラス基板
２  ゲート電極膜
３，８  レジストパターン
４  ゲート絶縁膜
５  第１半導体層
６  第２半導体層
７  ソースドレイン電極膜
９  パッシベーション膜
１０  溌水性透明樹脂層
１１  感光性アクリル系樹脂膜
１２  レジスト層
１３  塗布型透明導電材
１４  液晶用マトリクス基板
【図１】
0003857142.tif 000002
【図２】
0003857142.tif 000003
【図３】
0003857142.tif 000004
【図４】
0003857142.tif 000005
【図５】
0003857142.tif 000006
【図６】
0003857142.tif 000007
【図７】
0003857142.tif 000008
【図８】
0003857142.tif 000009
【図９】
0003857142.tif 000010
【図１０】
0003857142.tif 000011
【図１１】
0003857142.tif 000012
【図１２】
0003857142.tif 000013
【図１３】
0003857142.tif 000014
【図１４】
0003857142.tif 000015