(57)【特許請求の範囲】
【請求項１】
一対の主表面を有し、
第１導電型の半導体基板となる第１半導体領域の一方の主表面から基板と反対導電型の不純物を拡散して第２半導体領域が形成され、
一方の主表面から所定の領域に第１半導体領域と第２半導体領域からなるｐｎ接合が露出するようメサ型に溝が設けられ、
このメサ部にガラス被膜が形成され、
第１半導体領域の他方の主表面から第１半導体領域１より高不純物濃度で同導電型の不純物を拡散して第３半導体領域が形成される半導体基体において、
第２半導体領域の露出面に第１電極が形成され、
第３半導体領域の露出面に第２電極が形成され、
第１電極に半田を介して第１リード電極が接続され、
第２電極に半田を介して第２リード電極が接続され、
一方の主表面から見た第１リード電極と半導体基体の重なる部分の面積が半導体基体の面積より小さく、
前記第１リード電極が、前記第１電極の中央部近傍で第１電極に向けて凸の円状または角状の形状を有することを特徴とする面実装型半導体装置。
【請求項２】
請求項１に記載の面実装型半導体装置において、
前記第２リード電極が、前記第２電極に向けて凸の円状または角状の形状を有することを特徴とする面実装型半導体装置。
【請求項３】
一対の主表面を有し、
第１導電型の半導体基板となる第１半導体領域の一方の主表面から基板と反対導電型の不純物を拡散して第２半導体領域が形成され、
一方の主表面から所定の領域に第１半導体領域と第２半導体領域からなるｐｎ接合が露出するようメサ型に溝が設けられ、
このメサ部にガラス被膜が形成され、
第１半導体領域の他方の主表面から第１半導体領域１より高不純物濃度で同導電型の不純物を拡散して第３半導体領域が形成される半導体基体において、
第２半導体領域の露出面に第１電極が形成され、
第３半導体領域の露出面に第２電極が形成され、
第１電極に半田を介して第１リード電極が接続され、
第２電極に半田を介して第２リード電極が接続され、
一方の主表面から見た第１リード電極と半導体基体の重なる部分の面積が半導体基体の面積より小さく、
前記第１リード電極が、前記第１電極の中央部近傍で最も低く、半導体基体の外周部に向かい半導体基体との間隔が広くなる傾斜を有することを特徴とする面実装型半導体装置。
【請求項４】
請求項３に記載の面実装型半導体装置において、
前記第２リード電極が、前記第２電極に向けて凸の円状または角状の形状を有することを特徴とする面実装型半導体装置。
【請求項５】
請求項１から請求項４の何れか１つに記載の面実装型半導体装置において、
前記一方の主表面から見た前記第１リード電極と前記半導体基体のｐｎ接合面の重なる部分の面積が、前記半導体基体のｐｎ接合面の面積より小さい
ことを特徴とする面実装型半導体装置。
【請求項６】
請求項１から請求項４の何れか１つに記載の面実装型半導体装置において、
前記半導体基体が、第１半導体領域の他方の主表面から第１半導体領域１より高不純物濃度で同導電型の不純物を拡散して第３半導体領域が形成される一方の主表面からみて４角形の形状を有し、
前記一方の主表面から見た前記第１リード電極の引出部と前記４角形の形状を有する半導体基体の一辺とが重なる部分を除く３辺で、前記第１リード電極の外周が半導体基体の周囲より内部にある
ことを特徴とする面実装型半導体装置。
【請求項７】
請求項１から請求項４の何れか１つに記載の面実装型半導体装置において、
前記半導体基体が、第１半導体領域の他方の主表面から第１半導体領域１より高不純物濃度で同導電型の不純物を拡散して第３半導体領域が形成される一方の主表面からみて４角形の形状を有し、
前記一方の主表面から見た前記第１リード電極の引出部と前記４角形の形状を有する半導体基体の一辺とが重なる部分を除く３辺で、前記第１リード電極の外周が少なくとも半導体基体のｐｎ接合終端部より内部にある箇所を有する
ことを特徴とする面実装型半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係り、特に高耐圧で高信頼を有する面実装型半導体装置に関する。
【０００２】
【従来の技術】
メサ型半導体装置（少なくとも１個のｐｎ接合が主表面からエッチングによって溝が形成され、溝の側壁にｐｎ接合が露出する半導体装置）を高耐圧化するために従来から種々の技術が提案されている。
【０００３】
例えば、メサ型の半導体装置の高耐圧化に関する従来技術として、特開昭60−186071号公報に記載された技術が知られている。この従来技術は、メサ溝内壁をガラスで被覆した半導体装置の製造方法において、メサ溝を形成した後に熱処理等により、ｐｎ接合部を当初の位置より移動させることにより、高耐圧が得られるとされている。
【０００４】
さらに、メサ型の半導体装置の高耐圧化に関する他の従来技術として、特開平7−221049 号公報に記載された技術が知られている。この従来技術は、一定の幅内に隣接する２つのメサ溝の中間に凸状の部分を設け、この凸状の部分が半導体基板の表面よりも低くなるようにエッチングにより形成することにより、ダイシング時にガラス内部にクラックが入らないようにでき、信頼性と高耐圧化が図れるものとされている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来技術では、ダイオードに逆バイアス電圧が印加される阻止状態において、メサ部分の半導体端面での電界集中による耐圧低下やリーク電流増大に関する問題については考慮されていなかった。
【０００６】
本発明の目的は、従来の半導体装置の問題点を解決した面実装型半導体装置を提供することにある。
【０００７】
本発明の目的を具体的に言えば、高い逆方向電圧が印加された阻止状態でのリーク電流が低減でき、高耐圧が可能な面実装半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】
かかる目的を達成するために本発明は、一対の主表面を有し、第１導電型の半導体基板となる第１半導体領域の一方の主表面から基板と反対導電型の不純物を拡散して第２半導体領域が形成され、一方の主表面から所定の領域に第１半導体領域と第２半導体領域からなるｐｎ接合が露出するようメサ型に溝が設けられ、このメサ部にガラス被膜が形成され、第１半導体領域の他方の主表面から第１半導体領域１より高不純物濃度で同導電型の不純物を拡散して第３半導体領域が形成される半導体基体において、第２半導体領域の露出面に第１電極が形成され、第３半導体領域の露出面に第２電極が形成され、第１電極に半田を介して第１リード電極が接続され、第２電極に半田を介して第２リード電極が接続され、一方の主表面から見た第１リード電極と半導体基体の重なる部分の面積が半導体基体の面積より小さくなるようにし、半導体基体端面で第１リード電極による電界効果で電界集中を防止するようにしたものである。
【０００９】
さらに、第１リード電極として、一方の主表面から見た第１リード電極と半導体基体のｐｎ接合面の重なる部分の面積が半導体基体のｐｎ接合面の面積より小さくしたり、一方の主表面から見た第１リード電極と４角形の形を有する半導体基体の一辺の第１リード電極の引出部の重なる部分以外の３辺が半導体基体の周囲より内部にあるようにしたり、あるいは一方の主表面から見た第１リード電極の引出部と４角形の形を有する半導体基体の一辺とが重なる部分以外の３辺において、第１リード電極の外周が少なくとも半導体基体のｐｎ接合終端部より内部にある箇所を有するようにしたものである。
【００１０】
また、第１リード電極と半導体基体の周辺部が重なる部分において、半導体基体端面で第１リード電極による電界効果で電界集中が生じるのを一層確実に防止するように、半導体基体の第１リード電極とメサ部の第１半導体領域との間の絶縁物中の電圧降下を大きくし、第１リード電極、該絶縁物とメサ部の第１半導体領域構造でのしきい値電圧が半導体装置の定格耐圧以上となるようにしたものである。
【００１１】
【発明の実施の形態】
以下、本発明の実施例を図面を用いて説明する。
【００１２】
（実施例１）
図１は本発明の面実装型半導体装置の一実施例を示す断面図である。図において、１はシリコン基板として用いた面方位が（１１１）、抵抗率が３５〜４５  Ωcmのｎ型半導体領域であり、一方の主表面には表面不純物濃度が１×１０19／cm2 以上のＢ（ボロン）を４０±５μｍの深さにイオン打ち込み法あるいはボロンナイトライドを拡散源とした熱拡散法による高不純物濃度のｐ+ 型半導体領域２が形成され、他方の主表面には表面不純物濃度が１×１０20／cm2 以上のＰ  （リン）を４５±１０μｍの深さにイオン打ち込み法あるいは次亜塩素酸リンを用いた高不純物濃度のｎ+ 型半導体領域３が形成され、一方の主表面から所定の領域にｐｎ接合が露出するよう通常の熱酸化とホトリソグラフィにより一方の主表面の酸化膜の一部を除去した後、Ｕ０１エッチャントで約６０μｍエッチングしｐ+ 型半導体領域２とｎ型半導体領域１からなるｐｎ接合が露出するようにメサ溝が設けられ、このメサ部にスクリーン印刷法によりペースト状の鉛系ガラス（主成分：ＰｂＯ，ＳｉＯ2 ，Ａｌ2Ｏ3）を５５±１０μｍ塗布し、ガラス焼成として酸素雰囲気中で７８０〜８５０℃、４０分の熱処理をしたガラス被膜５が形成されている。また、アノード層となるｐ+ 型半導体領域２にはアノード電極２０が、カソード層となるｎ+ 型半導体領域３にはカソード電極３０がそれぞれガラス被膜５が形成された後に、無電解ニッケルめっきあるいはＣｒ−Ｎｉ−  Ａｇ蒸着によりオーミック接触して形成されている。
【００１３】
１００はこのような構成を有するｎ型半導体領域１，ｐ+ 型半導体領域２，  ｎ+ 型半導体領域３，アノード電極２０、及びカソード電極３０，ガラス被膜５からなる半導体ペレットである。
【００１４】
アノード電極２０に第１半田２１を介して、第１リード電極となるアノード側リード電極２２が接続され、カソード電極３０に第２半田３１を介して、第２リード電極となるカソード側リード電極３２が接続されている。４０は半導体ペレット１００を完全にモールドするためのエポキシ系の樹脂である。
【００１５】
図２は本発明の面実装型半導体装置による第１実施例を示す一方の主表面から見た平面図である。図中の符号の意味は図１で説明したのと同様であり、ここでは説明を省略する。アノード電極２０，アノード側リード電極２２，カソード側リード電極３２，ガラス被膜５、さらに第１半導体領域と第２半導体領域からなるｐｎ接合端７を示している。なお、第１リード電極２２の内、アノード電極  ２０のほぼ中央部では、半田を用いたアノード電極２０との接続を容易にするため、下に凸の形状をした箇所を２２ａで示し、上部に位置する箇所を２２ｂで示している。
【００１６】
なお、図２では樹脂４０を省略しているが、図２のＡ−Ａ′部で示した箇所の断面の概略図が図１に相当する。面実装型半導体装置の主ｐｎ接合の端部７は４角曲率を有する４角形となっており、ガラス被膜５の下に位置している。
【００１７】
次に、図１及び図２に示した構成の面実装型半導体装置の特長について述べる。アノード側リード電極２２が負、カソード側電極３２が正となる逆バイアス電圧が印加されると、ｎ型半導体領域１とｐ+ 型半導体領域２からなるｐｎ接合が逆バイアスされ、空乏層はほとんど不純物濃度の低いｎ型半導体領域１に拡がる。しかしながら、アノード側リード電極２２がｎ型半導体領域１に対して負の電位を有しているので、この空乏層はアノード側リード電極２２の電位による電界効果作用により、特にｎ型半導体領域１のメサ部、すなわちガラスに接するｎ型半導体領域表面での拡がりが顕著となる。
【００１８】
この結果、半導体ペレット端部におけるｎ型半導体領域１の角の部分で電界が集中し、耐圧低下やリーク電流が増大する問題があったが、図１及び図２に示したように、アノード側リード電極２２の左側の引出部２２ｂ以外の引出部２２ｂの端部を半導体ペレットの内側、さらにｐｎ接合端７の内側になるよう形成することにより、上記の電界効果作用による電界集中を極めて低減でき、さらに引出部２２ｂを金属（Ｍ）、ペレット端部のｎ型半導体領域１と引出部２２ｂの間に介在する樹脂４０とガラス被膜５を絶縁物（Ｉ）、ｎ型半導体領域１を半導体  （Ｓ）としたＭＩＳ構造のしきい値電圧Ｖthが定格耐圧ＢＶ以上になるよう、引出部２２ｂとｎ型半導体領域１間の距離を長くすることにより、引出部２２ｂの引出部での電界効果作用による電界集中をも低減でき、高耐圧かつ低リーク電流を有する面実装型半導体装置を得ることができた。具体的には、発明者らはガラス被膜５として鉛系ガラスを５０μｍ、第１リード電極とガラス被膜５との間に介在する樹脂４０を２６０μｍの厚さとすることにより、上記ＭＩＳ構造におけるフラットバンド電圧は約１００Ｖの値を示し、しきい値電圧として約４２０Ｖの値が得られ、定格耐圧４００Ｖより、しきい値電圧の値を大きくすることができ、アノード側電極２２の電界効果による悪影響を受けず、極めて良好な阻止特性を得ることができた。
【００１９】
さらに、ガラス被膜５を５０μｍ、上記第１リード電極とガラス被膜５との間に介在する樹脂４０を１１０μｍの厚さとすることにより、上記ＭＩＳ構造におけるフラットバンド電圧は約４２Ｖの値を示し、しきい値電圧として約２１６Ｖの値が得られ、同様にしきい値電圧を定格耐圧２００Ｖより大きくでき、極めて良好な阻止特性を得ることができた。
【００２０】
以上述べたように、アノード側リード電極引出部２２ｂを金属（Ｍ）、ペレット端部のｎ型半導体領域１と引出部２２ｂの間に介在する樹脂４０とガラス被膜５を絶縁物（Ｉ）、ｎ型半導体領域１を半導体（Ｓ）としたＭＩＳ構造のしきい値電圧Ｖthが定格耐圧ＢＶ以上になるようにすれば、高耐圧かつ低リーク電流を有する面実装型半導体装置を得ることができることを確認した。
【００２１】
さらに、上記のアノード側リード電極２２とメサ部のｎ型半導体領域１表面との距離ｔi に関して述べる。アノード側リード電極２２の電界効果による悪影響を受けず、極めて良好な阻止特性を得るためには、上記の距離ｔi が上記ＭＩＳ構造のしきい値電圧Ｖthが定格耐圧ＢＶ以上になるようにすれば良いが、アノード側リード電極２２と等電位にあるアノード電極２０との電界効果も考慮する必要がある。すなわち、本発明に示したメサ型の半導体装置では、アノード電極  ２０が最も広くなる可能性としては、表面に露出するｐ+ 型半導体領域２の横方向寸法であり、言い替えればペレット端部のｎ型半導体領域１とアノード電極  ２０の横方向の距離が最も短くなる距離はメサ部の横方向寸法である。本発明のメサ型半導体装置の構造では、ガラス被膜５の厚さ、上記樹脂４０の厚さがいかなる値を有していても、アノード電極２０の端部と最短距離となるｎ型半導体領域１表面の距離は上記メサ部の横方向寸法であるため、アノード電極２０と等電位にあるアノード側リード電極２２との電界効果を防止するためには、アノード側リード電極２２とメサ部のｎ型半導体領域１表面との距離ｔi として、少なくともメサ部の横方向寸法以上あれば一層効果的となることが明らかである。このように、種々の定格電圧を有する面実装型半導体装置に対して、アノード側リード電極２２とメサ部のｎ型半導体領域１表面との距離ｔi をメサ部の横方向寸法以上とすることにより、リーク電流を低減できることを見出した。
【００２２】
（実施例２）
図３，図４はそれぞれ本発明の面実装半導体装置の第２実施例を示す断面図及び平面図である。図３及び図４において、図１及び図２に示した符号と同一のものは説明を省略する。なお、図４では樹脂４０を省略しているが、図４のＢ−  Ｂ′部で示した箇所の断面の概略図が図３に相当する。図３において、アノード電極２０に第１半田２１を介して、アノード側リード電極２２が接続されているが、図１と異なるところはアノード側リード電極２２の形状である。すなわち、図３に示すようにアノード側リード電極２２のほぼ半導体ペレット１００の上部に位置するところで、３つの水平面を有し、アノード電極２０の中央部で最も低い位置にあり、半導体ペレットの外周部と重なる箇所で最も高い位置にあることである。一方の主表面から見た形状としては、図４に示したように、アノード電極２０の中央部で最も低い位置にある円形をしたアノード側リード電極の部分  ２２ａ，半導体ペレットの外周部と重なる箇所で最も高い位置にあるところをアノード側リード電極の引出部２２ｂ，その中間の水平面の高さを有する箇所をアノード側リード電極の部分２２ｃとした。この構造においても、図１及び図２で説明したのと同様の電気的な作用効果が得られるだけでなく、使用する第１半田２１の量が少なくてすみ、アノード側リード電極の部分２２ａ，アノード側リード電極の部分２２ｃとアノード電極２０との接着強度を高めることができる。
【００２３】
（実施例３）
図５は本発明の面実装半導体装置の第３実施例を示す平面図である。図５において、図２に示した符号と同一のものは説明を省略する。図２では、アノード側リード電極２２の左側の引出部２２ｂ以外のアノード側リード電極２２の端部を半導体ペレットの内側、さらにｐｎ接合端７の内側になるよう形成することにより、半導体ペレット端部での電界効果作用による電界集中を極めて低減できることを説明したが、本発明の効果はこれに限られることはなく、図５に示したように、アノード側リード電極２２の左側の引出部２２ｂ以外のアノード側リード電極２２の端部を半導体ペレットの内側となっていても、半導体ペレット端部での電界効果作用による電界集中を低減することができる。
【００２４】
（実施例４）
図６は本発明の面実装半導体装置の第４実施例を示す平面図である。図６において、図４に示した符号と同一のものは説明を省略する。図４では、アノード側リード電極２２の左側の引出部２２ｂ以外のアノード側リード電極２２の端部を半導体ペレットの内側、さらにｐｎ接合端７の内側になるよう形成することにより、半導体ペレット端部での電界効果作用による電界集中を極めて低減でき、アノード電極２０の中央部で最も低い位置にある円形をしたアノード側リード電極の部分２２ａ，半導体ペレットの外周部と重なる箇所で最も高い位置にあるところをアノード側リード電極２２ｂ、その中間の水平面の高さを有する箇所をアノード側リード電極２２ｃとすることにより、使用する第１半田２１の量が少なくてすみ、アノード側リード電極の部分２２ａ，アノード側リード電極の部分22ｃとアノード電極２０との接着強度を高めることができることを説明したが、本発明の効果はこれに限られることはなく、図６に示したように、アノード側リード電極２２の左側の引出部２２ｂ以外のアノード側リード電極２２の端部を半導体ペレットの内側となっていても、半導体ペレット端部での電界効果作用による電界集中を低減することができる。
【００２５】
（実施例５）
図７は本発明の面実装半導体装置の第５実施例を示す断面図である。図７において、図１に示した符号と同一のものは説明を省略する。図７において、アノード電極２０に第１半田２１を介して、アノード側のアノード側リード電極２２が接続されているが、図１と異なるところはアノード側リード電極２２の形状である。すなわち、図７に示すようにアノード側リード電極２２の周辺部が半導体ペレット１００の外側に位置していることである。図１及び図５では、アノード側リード電極２２の左側の引出部以外のアノード側リード電極２２の端部を半導体ペレットの内側や、さらにｐｎ接合端の内側になるよう形成することにより、半導体ペレット端部での電界効果作用による電界集中を極めて低減できることを説明したが、本発明の効果はこれに限られることはなく、図７に示すように、アノード側リード電極２２ｂを金属（Ｍ）、ペレット端部のｎ型半導体領域１とアノード側リード電極の引出部２２ｂの間に介在する樹脂４０とガラス被膜５を絶縁物（Ｉ）、ｎ型半導体領域１を半導体（Ｓ）としたＭＩＳ構造のしきい値電圧Ｖthが定格耐圧ＢＶ以上になるよう、アノード側リード電極２２ｂとｎ型半導体領域１間の距離を長くすることにより、アノード側リード電極２２ｂの引出部での電界効果作用による電界集中をも低減できることは言うまでもない
【００２６】
（実施例６）
図８は本発明の面実装半導体装置の第６実施例を示す断面図である。図８において、図７に示した符号と同一のものは説明を省略する。図８において、アノード電極２０に第１半田２１を介して、アノード側のリード電極２２が接続されているが、図７と異なるところはアノード側リード電極２２の形状である。すなわち、図８に示すようにアノード側リード電極２２が半導体ペレット１００の内側で最も低く、半導体ペレット１００の外に向かう方向に、半導体ペレット１００との間隔が拡がるよう傾斜を有していることである。このような傾斜を有するアノード側リード電極２２とすることにより、図７で説明した同様の効果が達成できる。
【００２７】
（実施例７）
図９は本発明の面実装半導体装置の第７実施例を示す断面図である。図９において、図３に示した符号と同一のものは説明を省略する。図３において、アノード電極２０に第１半田２１を介して、アノード側リード電極２２が接続されているが、図３と異なるところはアノード側リード電極２２の形状である。すなわち、図９に示すようにアノード側リード電極２２のほぼ半導体ペレット１００の上部に位置するところで、３つの水平面を有し、アノード電極２０の中央部で最も低い位置にあり、半導体ペレットの外周部と重なる箇所で最も高い位置にあることである。さらに、図７に示したのと同様に、アノード側リード電極２２の周辺部が半導体ペレット１００の外側に位置していることである。図１や図３では、アノード側リード電極２２の左側の引出部以外のアノード側リード電極２２の端部を半導体ペレットの内側や、さらにｐｎ接合端の内側になるよう形成することにより、半導体ペレット端部での電界効果作用による電界集中を極めて低減できることを説明したが、本発明の効果はこれに限られることはなく、図７でも説明したが図９に示すように、アノード側リード電極２２ｂを金属（Ｍ）、ペレット端部のｎ型半導体領域１とアノード側リード電極２２ｂの間に介在する樹脂４０とガラス被膜５を絶縁物（Ｉ）、ｎ型半導体領域１を半導体（Ｓ）としたＭＩＳ構造のしきい値電圧Ｖthが定格耐圧ＢＶ以上になるよう、アノード側リード電極２２ｂとｎ型半導体領域１間の距離ｔi を長くすることにより、あるいはｔi としてメサ部の横方向寸法以上に長くすることにより、アノード側リード電極２２ｂの引出部での電界効果作用による電界集中をも低減できることは言うまでもない。
【００２８】
（実施例８）
図１０は本発明の面実装半導体装置の第８実施例を示す断面図である。図１０において、図１に示した符号と同一のものは説明を省略する。図１で、本発明による高耐圧、低リーク電流の面実装型半導体装置の動作の詳細を述べたが、図１０では図１に示した半導体ペレット１００を具体的に面実装型に組み立てた断面構造の概要を示している。半導体ペレット１００の下部に位置するカソード電極３０はカソード側リード電極３２上に第２半田３１を介して接続され、アノード側リード電極２２は半導体ペレット１００の上部に位置するアノード電極２０と第１半田２１を介して接続されている。このように、半導体ペレット１００はアノード側リード電極２２とカソード側リード電極３２との間に挟まれた構造となっており、半導体ペレット１００の全てを完全に覆うように樹脂４０でモールドされている。
【００２９】
樹脂４０の中にあるカソード側リード電極３２は水平に形成され、樹脂４０の外部では、下方に折り曲げられ樹脂の下部にカソード側リード電極３２の先端が存在するように形成されている。また、樹脂４０の中にあるアノード側リード電極２２は、樹脂４０の内部においてカソード側リード電極３２が樹脂４０の内部にある水平面と同一の水平面となる箇所を有するように形成されている。すなわち、アノード側リード電極２２とカソード側リード電極３２は同一の水平面で樹脂４０から外に出る構造となっている。さらに、アノード側リード電極２２はカソード側リード電極３２と同様に、樹脂４０の外部では下方に折り曲げられ樹脂の下部にアノード側リード電極２２の先端が存在するように形成されている。こうすることにより、アノード側リード電極２２とカソード側リード電極の樹脂  ４０の外部にある箇所を同一平面に形成することができる。図１０に示した半導体ペレット１００，アノード側リード電極２２、及びカソード側リード電極３２の構成とすることにより、高耐圧，低リーク電流、かつ高信頼の面実装型半導体装置を得ることができる。
【００３０】
図１１は本発明の図１０に示した第８実施例を例にとった製造工程図を示す。図１１では図１０に示した第８実施例を例にした製造工程のみ示しているが、本発明はこれに限らず、図３，図７，図８さらに図９に示した半導体ペレット100 ，アノード側リード電極２２、及びカソード側リード電極３２の構成を適用できることは言うまでもない。図１１において、図１０に示した符号と同一のものは説明を省略する。
【００３１】
まず、図１１（ａ）に示すように、カソード側リード電極３２上に第２半田  ３１を形成し、その上に半導体ペレット１００のカソード電極３０が位置するように配置し、熱処理をして、カソード側リード電極３２とカソード電極３０を第２半田３１を介して接続する。図１１（ａ）では図示していないが、半導体ペレット１００が配置されるカソード側リード電極３２上は、第２半田が横方向にずれないように上に凸の円状あるいは角状の形状をしている。
【００３２】
次に、図１１（ｂ）に示すように半導体ペレット１００のアノード電極２０上に第１半田２１を形成し、その上にアノード側リード電極２２を配置し、熱処理をして、アノード側リード電極２２とアノード電極２０を第１半田２１を介して接続する。
【００３３】
最後に、図１１（ｃ）に示すように、半導体ペレット１００の全てを完全に覆うように樹脂４０でモールドし、樹脂４０の外部に出ているアノード側リード電極２２とカソード側リード電極３２を加工し、樹脂４０の下部にそれぞれの先端が位置するように形成する。なお、図示していないが、樹脂４０でモールドした後で、樹脂４０の外部に出ているアノード側リード電極２２とカソード側リード電極３２に、半田を形成しておくと、例えば、プリント基板に半田で接続する場合、接続が容易になる利点がある。
【００３４】
（実施例９）
図１２は本発明の面実装型半導体装置による第９実施例を示す断面図である。図１２において、図１０に示した符号と同一のものは説明を省略する。６はシリコン酸化膜等の絶縁膜であり、ガラス被膜５とｐ+ 型半導体領域２及びｎ型半導体領域１の表面との間に介在して形成されている。このように図１０に対してシリコン酸化膜６を付加することにより、半導体表面の界面準位を低減することが可能となり、半導体表面を流れる表面発生電流の低減を図ることができる。
【００３５】
（実施例１０）
図１３は本発明の面実装型半導体装置による第１０実施例を示す断面図である。図１３において、図１０に示した符号と同一のものは説明を省略する。４は高不純物濃度のｎ+ 型半導体領域であり、ガラス被覆半導体装置のチップ周辺に、ｐ+ 型半導体領域２を取り囲むようにｎ型半導体領域１に隣接して形成されている。こうすることにより、主ｐｎ接合から延びる空乏層がチップ端部にまで延びるのを防止できるだけでなく、ダイシング時にガラスを切らなくてすむので、ガラスのクラックの発生による耐圧不良を低減できる効果がある。
【００３６】
（実施例１１）
図１４は本発明の面実装型半導体装置による第１１実施例を示す断面図である。図１４において、図１２及び図１３に示した符号と同一のものは説明を省略する。図１３に示した高不純物濃度のｎ+ 型半導体領域４及び図１２に示したシリコン酸化膜６を併合することにより、主ｐｎ接合から延びる空乏層がチップ端部にまで延びることによるリーク電流増大を防止でき、ダイシング時にガラスを切らなくてすむので、ガラスのクラックの発生による耐圧不良を低減できる効果がある。さらに、半導体表面の界面準位を低減することが可能となり、半導体表面を流れる表面発生電流の低減を図ることができる。
【００３７】
以上詳述した本発明の各実施例を用いた面実装型半導体装置及びその製造方法によれば、高耐圧，低リーク電流、かつ高信頼の面実装型半導体装置を歩留まり良く製造することができた。
【００３８】
すなわち、面実装型半導体装置の耐圧は、約８００±１００Ｖであり、リーク電流も逆方向印加電圧が４００Ｖで１０ｎＡ以下となり、極めて阻止特性の優れた面実装型半導体装置及びその製造方法であることを確認した。さらに、高温逆バイアス試験（ＤＣ４００Ｖ，接合温度１５０℃，時間１０００ｈ）を実施したが、リーク電流は初期値の５０％増加にとどまり、高信頼性を示すことを確認した。
【００３９】
【発明の効果】
このようにして、本発明によれば、高耐圧でリーク電流が少ない高信頼の面実装型半導体装置が得られる。
【図面の簡単な説明】
【図１】本発明の面実装型半導体装置による第１実施例の断面図。
【図２】本発明の面実装型半導体装置による第１実施例の平面図。
【図３】本発明の面実装型半導体装置による第２実施例の断面図。
【図４】本発明の面実装型半導体装置による第２実施例の平面図。
【図５】本発明の面実装型半導体装置による第３実施例の平面図。
【図６】本発明の面実装型半導体装置による第４実施例の平面図。
【図７】本発明の面実装型半導体装置による第５実施例の断面図。
【図８】本発明の面実装型半導体装置による第６実施例の断面図。
【図９】本発明の面実装型半導体装置による第７実施例の断面図。
【図１０】本発明の面実装型半導体装置による第８実施例の断面図。
【図１１】本発明の面実装型半導体装置による第８実施例の製造工程図。
【図１２】本発明の面実装型半導体装置による第９実施例の断面図。
【図１３】本発明の面実装型半導体装置による第１０実施例の断面図。
【図１４】本発明の面実装型半導体装置による第１１実施例の断面図。
【符号の説明】
１…ｎ型半導体領域、２…ｐ+ 型半導体領域、３，４…ｎ+ 型半導体領域、５…ガラス被膜、６…シリコン酸化膜、７…ｐｎ接合端、２０…アノード電極、  ２１…第１半田、２２…アノード側リード電極、３０…カソード電極、３１…第２半田、３２…カソード側リード電極、４０…樹脂、１００…半導体ペレット。
【図１】
0003780061.tif 000002
【図２】
0003780061.tif 000003
【図３】
0003780061.tif 000004
【図４】
0003780061.tif 000005
【図５】
0003780061.tif 000006
【図６】
0003780061.tif 000007
【図７】
0003780061.tif 000008
【図８】
0003780061.tif 000009
【図９】
0003780061.tif 000010
【図１０】
0003780061.tif 000011
【図１１】
0003780061.tif 000012
【図１２】
0003780061.tif 000013
【図１３】
0003780061.tif 000014
【図１４】
0003780061.tif 000015