(57)【特許請求の範囲】
【請求項１】
入力信号からデジタルデータを再生する再生装置であって、
制御信号の供給を受け、前記制御信号に基づく標本化とパーシャルレスポンス特性に従う等化とを前記入力信号に対して行い、前記入力信号の標本化等化値を出力する標本化等化手段と、
前記標本化等化値を所定の方式により復号した結果を前記デジタルデータとして出力する復号手段と、
前記標本化等化値を閾値と比較した結果を前記標本化等化値の判別値とする判別手段と、
前記判別値に基づき、前記標本化等化手段の前記制御信号を生成する制御信号生成手段と、
を備え、
前記パーシャルレスポンス特性はパーシャルレスポンスクラス４であり、
前記判別手段は、下記の式により尤度および前記判別値を求めることを特徴とする再生装置。
【数１】
0003781163.tif 000011
ここで、Ｘi、ＭiおよびＹiはそれぞれ時刻ｉにおける前記標本化等化値、前記尤度および前記判別値であり、Ａは所定の値である。
【請求項２】
前記標本化等化手段は、前記制御信号によって周波数が制御されるクロック信号を生成する発振手段を含み、前記クロック信号により前記入力信号を標本化し、
前記制御信号生成手段は、前記標本化等化値と前記判別値に基づき、前記クロック信号と前記デジタルデータの再生に使用すべきクロック信号との位相誤差を求め、前記位相誤差に基づく信号を生成し、生成された前記信号を平滑化して前記制御信号として出力することを特徴とする、請求項１に記載の再生装置。
【請求項３】
前記標本化等化手段は、前記制御信号によって利得が制御される可変利得増幅手段を含み、前記可変利得増幅手段により前記制御信号に応じた振幅を持つ前記標本化等化値を出力し、
前記制御信号生成手段は、前記標本化等化値と前記判別値との振幅誤差を求め、前記振幅誤差に基づく信号を生成し、生成された前記信号を平滑化して前記制御信号として出力することを特徴とする、請求項１に記載の再生装置。
【請求項４】
前記入力信号の開始時点からの所定期間内であるか否かを検出する検出手段を備え、
前記制御信号生成手段は、前記検出手段による検出結果に基づき、前記所定期間内か否かにより異なる方法で前記制御信号を生成することを特徴とする、請求項１ないし３のいずれか１項に記載の再生装置。
【請求項５】
前記検出手段は、前記入力信号を包絡線検波した検波信号の振幅が所定の振幅閾値より小さい状態から、前記検波信号の振幅が前記振幅閾値より大きい状態に変化した後の所定の期間は第１の値を前記検出結果として出力し、前記所定の期間以外のときには第２の値を前記検出結果として出力し、
前記制御信号生成手段は、前記検出手段が前記第１の値を出力するときには、前記検出手段が前記第２の値を出力するときと異なる所定の算出法で前記制御信号を生成することを特徴とする、請求項４に記載の再生装置。
【請求項６】
前記入力信号が所定のデータ系列を符号化した信号であるときには第１の値を検出結果として出力し、前記入力信号が前記所定のデータ系列を符号化した信号でないときには第２の値を前記検出結果として出力する検出手段を備え、
前記制御信号生成手段は、前記検出手段が前記第１の値を出力するときには、前記検出手段が前記第２の値を出力するときと異なる所定の算出法で前記制御信号を生成することを特徴とする、請求項１ないし３のいずれか１項に記載の再生装置。
【請求項７】
前記制御信号生成手段は、前記検出手段が前記第１の値を出力するときにおいて、前記判別値が０でなく、かつ直前に供給された前記判別値が０でないときは、直前に出力した前記制御信号を出力することを特徴とする、請求項４ないし６のいずれか１項に記載の再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力信号からデジタルデータを再生する再生装置に関するものである。
【０００２】
【従来の技術】
近年、ハードディスク装置や磁気テープ装置などの再生装置では、デジタルデータを記録再生する方式としてＰＲＭＬ（Partial Response Maximum Likelihood ）方式が用いられる。ＰＲＭＬ方式を用いた再生装置では、記録媒体から再生された再生信号がパーシャルレスポンス等化された後、ビタビ復号器などにより最尤復号されることにより、記録媒体に記録されたデジタルデータが再生される。このような再生装置では、記録されたデータにクロック信号を同期させる位相制御機能、および再生された信号の振幅を補正する振幅制御機能を備える必要がある。
【０００３】
以下、磁気テープに記録されたデジタルデータをＰＲＭＬ方式を用いて再生するデジタルＶＴＲの再生信号処理部に関する従来技術を図面を参照して説明する。図１２は、デジタルＶＴＲの再生信号処理部の構成を示すブロック図である。図１２に示す再生信号処理部において、磁気テープから再生された再生信号１は再生アンプ２において増幅され、アンプ出力信号２３となる。アンプ出力信号２３は、可変利得増幅器３において振幅補正が行われた後、イコライザ４においてパーシャルレスポンス等化され、等化信号２４となる。イコライザ４における等化特性は、データの記録からイコライザ４の出力に至るまでの記録再生系のインパルス応答が（−１、０、１）となるよう等化するパーシャルレスポンスクラス４の特性であるとする。等化信号２４は、ＡＤ変換器２２においてクロック信号２１のタイミングで標本化および量子化され、標本化等化信号５となる。記録再生系に雑音などの妨害成分がない理想的な状態においては、標本化等化信号５の値は「２Ａ」、「０」あるいは「−２Ａ」（Ａは正の定数）のいずれかとなる。標本化等化信号５はビタビ復号器６においてビタビアルゴリズムにより最尤復号され、その結果が再生データ７として出力される。再生データ７がこの再生装置により再生されたデータとなる。
【０００４】
標本化等化信号５はビタビ復号器６に入力されるとともに、仮識別回路８、振幅誤差検出回路１０、および位相誤差検出回路１５に入力される。仮識別回路８は標本化等化信号５を所定の閾値と比較することにより仮識別を行い、その結果を仮識別データ９として出力する。仮識別データ９は振幅誤差検出回路１０および位相誤差検出回路１５に入力される。位相誤差検出回路１５は、後述する算出法により標本化等化信号５および仮識別データ９から標本化等化信号５についての位相誤差を検出し、その結果を位相誤差信号１６として出力する。位相誤差信号１６はＤＡ変換器１７においてアナログ信号に変換されたのち、ループフィルタ１８において平滑化され、発振周波数制御信号１９となる。発振周波数制御信号１９は電圧制御発振器ＶＣＯ（Voltage Controlled Oscillator ）２０に入力される。電圧制御発振器２０は発振周波数制御信号１９により制御される周波数で発振し、クロック信号２１を発生する。クロック信号２１はＡＤ変換器２２における標本化クロックとして使用される。以上の回路構成によれば、ＡＤ変換器２２、仮識別回路８、位相誤差検出回路１５、ＤＡ変換器１７、ループフィルタ１８、および電圧制御発振器２０からなる帰還路により構成されるＰＬＬ（Phase Locked Loop ）回路の動作により、記録されたデータに同期したクロック信号２１が得られる。
【０００５】
一方、振幅誤差検出回路１０は、後述する算出法により標本化等化信号５および仮識別データ９から標本化等化信号５についての振幅誤差を検出し、その結果を振幅誤差信号１１として出力する。振幅誤差信号１１はＤＡ変換器１２においてアナログ信号に変換されたのち、積分回路１３において積分され、振幅制御信号１４となる。振幅制御信号１４は可変利得増幅器３に入力される。可変利得増幅器３は振幅制御信号１４により制御される利得によりアンプ出力信号２３を増幅する。以上の回路構成によれば、可変利得増幅器３、イコライザ４、ＡＤ変換器２２、仮識別回路８、振幅誤差検出回路１０、ＤＡ変換器１２、および積分回路１３からなる帰還路によりＡＧＣ（Automatic Gain Control）回路の動作による正しい振幅を持った標本化等化信号５が得られる。
【０００６】
以下の説明では、ＡＤ変換器２２における標本化時刻をｔi （ｉは整数）と表し、時刻ｔi における標本化等化信号５、仮識別データ９、位相誤差信号１６および振幅誤差信号１１の値をそれぞれＸi 、Ｙi 、Ｅi 、Ｆi と表す。また、図１５、図１７、図１８および図１９は、いずれも等化信号２４の時間的変化を表した信号波形図である。これらの図においては、黒塗りの四角は時刻ｔi における標本化等化信号５の値Ｘi 、白抜きの丸印は値Ｘi の理想値、すなわち正しい位相で標本化された理想状態における標本化等化信号５の値をそれぞれ表すものとする。
【０００７】
図１２に示す再生装置の信号処理部の構成要素である仮識別回路８、位相誤差検出回路１５、および振幅誤差検出回路１０について構成と動作を説明する。
【０００８】
図１３は、仮識別回路８の構成を示すブロック図である。図１３に示す仮識別回路は、比較回路２５および２６、並びに論理回路２９から構成される。標本化等化信号５は、比較回路２５および２６に入力される。比較回路２５は標本化等化信号５と値「Ａ」を比較し、標本化等化信号５が値「Ａ」より大きいときは値「１」を、それ以外のときは値「０」をそれぞれ選択し比較結果信号２７として出力する。比較回路２６は標本化等化信号５と値「−Ａ」を比較し、標本化等化信号５が値「−Ａ」よりも小さいときは値「１」を、それ以外のときは値「０」をそれぞれ選択し比較結果信号２８として出力する。比較結果信号２７および２８は論理回路２９に入力される。論理回路２９は、比較結果信号２７が「１」のときは値「１」を、比較結果信号２８が「１」のときは値「−１」を、それ以外のときは値「０」を選択し仮識別データ９として出力する。以上の回路構成による仮識別回路８は、以下の式（１）による仮識別データ９を求める。
【数２】
0003781163.tif 000002
【０００９】
図１４は、位相誤差検出回路１５の構成を示すブロック図である。図１４に示す位相誤差検出回路は、標本化等化信号５を１クロック期間だけ遅延させる遅延回路３０、仮識別データ９と遅延回路３０の出力を乗算する乗算回路３１、仮識別データ９を１クロック期間だけ遅延させる遅延回路３２、標本化等化信号５と遅延回路３２の出力を乗算する乗算回路３３、および乗算回路３１の出力と乗算回路３３の出力との差を求める減算回路３４とから構成される。減算回路３４の出力が位相誤差検出回路１５の出力信号である位相誤差信号１６となる。
【００１０】
図１５は、位相誤差検出回路１５の動作を説明するための信号波形図である。図１５（ａ）は、クロック信号２１の位相が記録データに対して進んでいる場合についての等化信号２４の変化を示す信号波形図である。図１５（ａ）において、時刻ｔ0 における標本化等化信号５の振幅値Ｘ0 は「−Ａ」以上「Ａ」以下であるので、時刻ｔ0 における仮識別データ９の値Ｙ0 は０となる。同様に、Ｘ1 は「Ａ」より大きいのでＹ1 は１となる。図１２に示す位相誤差検出回路１５によれば、時刻ｔ1 における位相誤差信号１６の値Ｅ1 は
0003781163.tif 000003
となる。図１５（ａ）に示すようにＸ0 は正の値であるから、Ｅ1 も正の値となる。位相誤差信号１６が正の値であるとき、ループフィルタ１８が出力する発振周波数制御信号１９は正の値となり、電圧制御発振器２０が生成するクロック信号２１の周波数は上昇する。同様に時刻ｔi （ｉ＝０〜５）おける仮識別データ９の値Ｙi はＹ0 から順に０、１、０、−１、−１、１となり、時刻ｔi （ｉ＝１〜５）おける位相誤差信号１６の値Ｅi はＥ1 から順にＸ0 、−Ｘ2 、−Ｘ2 、−Ｘ3 ＋Ｘ4 、Ｘ4 ＋Ｘ5 となる。図１５（ａ）から導かれるようにＥi はいずれも正の値となるため、時刻ｔ1 から時刻ｔ5 までの期間、電圧制御発振器２０が生成するクロック信号２１の周波数は上昇する。
【００１１】
一方、図１５（ｂ）は、クロック信号２１の位相が記録データに対して遅れている場合についての等化信号２４の変化を示す信号波形図である。時刻ｔi （ｉ＝０〜５）おける仮識別データ９の値Ｙi および位相誤差信号１６の値Ｅi を求めると、Ｙi 、Ｅi ともにクロック信号が記録データに対して進んでいる場合と同じ計算結果となる。しかし、図１５（ｂ）から導かれるようにＥi はいずれも負の値となるため、時刻ｔ1 から時刻ｔ5 までの期間、電圧制御発振器２０が生成するクロック信号２１の周波数は下降する。
【００１２】
以上に示すように、クロック信号２１の位相が再生データに対して進んでいるか、あるいは遅れているかに対応して、位相誤差信号１６の値は平均的にそれぞれ正の値あるいは負の値をとる。加えて、クロック信号２１と記録データの位相誤差が比較的小さい範囲においては、位相誤差信号１６の大きさは概ねその位相誤差の大きさに比例する。したがって、図１４に示す位相誤差検出回路によれば、記録データとクロック信号２１の位相誤差が検出できる。このため、図１２に示す再生装置の再生信号処理部では、ＰＬＬ回路の動作により記録データに同期したクロック信号２１が得られる。
【００１３】
図１６は、振幅誤差検出回路１０の構成を示すブロック図である。図１６に示す振幅誤差検出回路は選択回路３５、減算回路３６、および乗算回路３７により構成される。仮識別データ９は選択回路３５と乗算回路３７に入力される。選択回路３５は、仮識別データ９が「１」、「０」あるいは「−１」であるときに、それぞれ値「２Ａ」、値「０」あるいは値「−２Ａ」を選択して出力する。選択回路３５の出力および標本化等化信号５は減算回路３６に入力され、減算回路３６は両者の差を求めて出力する。乗算回路３７は減算回路３６の出力と仮識別データ９の積を求めて振幅誤差信号１１として出力する。
【００１４】
図１７は、振幅誤差検出回路１０の動作を説明するための信号波形図である。図１７（ａ）は、標本化等化信号５の振幅が理想値よりも大きい場合について等化信号２４の変化を示す信号波形図である。図１７（ａ）において、時刻ｔ0 における標本化等化信号５の値Ｘ0 はＡより大きいので、時刻ｔ0 における仮識別データ９の値Ｙ0 は１となる。このため、図１６に示す選択回路３５は値「２Ａ」選択して出力する。この結果、振幅誤差信号１１が表す値Ｆ0 は、
0003781163.tif 000004
となる。図１７（ａ）に示すようにＸ0 は２Ａより大きいため、Ｆ0 は負の値となる。同様に時刻ｔi （ｉ＝０〜２）おける仮識別データ９の値Ｙi はＹ0 から順に１、−１、０となり、時刻ｔi （ｉ＝０〜２）おける振幅誤差信号１１の値Ｆi はＦ0 から順に−Ｘ0 ＋２Ａ、Ｘ1 ＋２Ａ、０となる。図１７（ａ）から導かれるようにＦi はいずれも負の値または０となるため、積分回路１３の出力である振幅制御信号１４は減少し、これに伴い可変利得増幅器３の利得が小さくなり、等化信号２４の振幅が小さくなる。
【００１５】
図１７（ｂ）は、標本化等化信号５の振幅が理想値よりも小さい場合について等化信号２４の変化を示す信号波形図である。時刻ｔi （ｉ＝０〜２）おける仮識別データ９の値Ｙi および振幅誤差信号１１の値Ｆi を求めると、Ｙi 、Ｆi ともに標本化等化信号５の振幅が理想値よりも大きい場合と同じ計算結果となる。しかし、図１７（ｂ）から導かれるようにＦi はいずれも正の値または０となるため、振幅制御信号１４は増加し、これに伴い可変利得増幅器３の利得が大きくなり、等化信号２４の振幅が大きくくなる。
【００１６】
以上に示すように、標本化等化信号５の振幅が理想値より大きいか小さいかに対応して、振幅誤差信号１１の値は平均的にそれぞれ負の値または正の値となる。図１６に示す振幅誤差検出回路によれば、標本化等化信号５とその理想値の振幅誤差が検出できる。このため、図１２に示す再生装置の信号処理部では、ＡＧＣ回路の動作により理想的な振幅を持った標本化等化信号５が得られる。
【００１７】
次に、図１２に示すビタビ復号器６において用いられるビタビ復号アルゴリズムについて説明する。一般に最尤復号においては、入力データの要素間に特定の相関関係がある場合に尤度、すなわち入力データの各要素をどの値に復号するのがより確からしいかを示す値を求め、最も尤度の高いシンボルに復号する。最尤復号の一種であるビタビ復号では、一般に、尤度の計算が発散することを防ぐため尤度に代えて差分尤度が使用される。ビタビ復号器６の入力である標本化等化信号５は、パーシャルレスポンスクラス４の特性によりに等化された等化信号２４を標本化した信号であるとする。時刻ｔi における標本化等化信号５の値をＸi とし、Ｘi の理想値が「２Ａ」、「０」あるいは「−２Ａ」（Ａは正の定数）であるとすれば、差分尤度Ｍi は以下の式（２）で表される。
【数３】
0003781163.tif 000005
【００１８】
式（２）に示すように、差分尤度の計算にはＸi 、Ｍi-2 およびＡの大小関係により３つの場合分けがある。ビタビ復号器６は差分尤度を計算する機構に加えて、上記場合分けの推移を順次記憶するパスメモリを備え、パスメモリにおける状態推移の経路を用いてデータを復号する。このようなパーシャルレスポンスクラス４等化された信号に対するビタビ復号、およびクロック信号の発生機能や振幅補正機能を備えたＰＲＭＬ方式による再生信号処理装置については、例えば、Roy D. Cidecian 他著、"A PRML system for digital magnetic recording"、IEEE Journal on Selected Areas in Communications、Vol.10、No.1（１９９２年１月）に記載されている。
【００１９】
【発明が解決しようとする課題】
以上に述べたような位相制御機能と振幅制御機能を持った再生装置では、特定のデータ系列を再生するときにＰＬＬ回路による位相制御とＡＧＣ回路による振幅制御が誤った状態に収束する場合があるという問題がある。以下、この問題について実例を用いて説明する。
【００２０】
再生装置の一例であるデジタルＶＴＲにおいては、記録媒体上の各記録トラックには有効なデータに加えて、プリアンブルと呼ばれる特定のデータ系列が記録されている。再生装置が記録媒体から出力された再生信号を再生するときには、有効なデータより前にプリアンブルを再生する。再生装置はプリアンブルが入力される期間にＰＬＬ回路により位相を、ＡＧＣ回路により振幅を正しい状態に収束させ、引き続き入力される有効データの再生に備える。例えば、民生用のデジタルＶＴＲフォーマットの規格であるＤＶフォーマットにおいては、偶数番目の各トラックの先頭部分にプリアンブルとして「１０００１０１１１０」の１０ビットのデータ系列が繰り返し記録される。プリアンブルとしてこのデータ系列が用いられる理由は、等化信号２４が値「Ａ」または値「−Ａ」の振幅値を横切る回数を多くすることにより、等化信号２４が値「Ａ」または値「−Ａ」の振幅値を横切るタイミングで位相比較を行う方式のＰＬＬ回路が位相引き込みを容易に行えるようにするためである。
【００２１】
ところが、従来技術の再生装置の再生信号処理部の構成によれば、プリアンブルが入力される期間にＰＬＬ回路およびＡＧＣ回路が動作した結果、クロック信号２１の位相が記録されたデータの位相に対して１８０度ずれた点で収束する場合がある。図１８および図１９を参照して、この現象について説明する。図１８（ａ）は、「１０００１０１１１０」のデータが繰り返し記録された再生信号１に対する等化信号２４の時間的変化を示す信号波形図である。再生信号１に「１０００１０１１１０」のデータが繰り返し記録されているため、図１８（ａ）において白抜きの丸印で示される標本化等化信号５の理想値は「−２Ａ、０、０、−２Ａ、０、２Ａ、０、０、２Ａ、０」の繰り返しとなる。
【００２２】
クロック信号２１の位相が再生データの位相に対して１８０度ずれた状態であると仮定すると、図１８（ａ）に示すように、
−Ｘ10＝−Ｘ14＝Ｘ15＝Ｘ19＝−Ｘ20
−Ｘ11＝−Ｘ13＝Ｘ16＝Ｘ18＝−Ｘ21
Ｘ12＝−Ｘ17
が成立する。また、時刻ｔi における仮識別データ９の値Ｙi 、位相誤差信号１６の値Ｅi および振幅誤差信号１１の値Ｆi は、それぞれ図１８（ｂ）、図１８（ｃ）および図１８（ｄ）に示す値となる。プリアンブルの１周期分に相当する期間、例えば、時刻ｔ12から時刻ｔ21までの期間について位相誤差信号１６の値Ｅi の和Ｓ0 を求めると、
0003781163.tif 000006
となり、位相誤差信号１６は平均的に０となる。このため、発振周波数制御信号１９は変化せず、クロック信号２１の位相が記録データの位相に対して１８０度ずれた状態から抜け出すことができない。
【００２３】
一方、図１８（ｄ）に示す振幅誤差信号１１は、仮識別データ９が０になる時刻である時刻ｔ12、ｔ17、ｔ22においては０、それ以外の時刻ではすべて正の値となる。このため、振幅制御信号１４は徐々に増加し、これに伴い可変利得増幅器３の利得が増大し、等化信号２４の振幅が大きくなる。等化信号２４の振幅がやがて、図１９に示すように、
Ｘ10≒Ｘ11≒Ｘ12≒Ｘ14≒−２Ａ
Ｘ15≒Ｘ16≒Ｘ18≒Ｘ19≒２Ａ
となった時点でＡＧＣ回路は安定状態に収束する。この状態では振幅誤差信号１１の値Ｆi はすべて０となるため、振幅制御信号１４は変化せず、等化信号２４の振幅が理想値よりも大きな値となった状態から抜け出すことができない。
【００２４】
以上のように、従来技術の再生装置の再生信号処理部では特定のデータ系列を再生するときに、ＰＬＬ回路により生成されるクロック信号２１の位相が記録データに対して１８０度ずれた点で収束し、このときＡＧＣ回路により求められる利得が正しい値よりも大きな値に収束することがある。特に実際のシステムにおいて使用されるプリアンブルを再生するときに、再生装置がこのような状態に陥ることは実用上大きな問題である。なぜなら、再生装置がプリアンブルに続く有効データを再生するとき、誤った位相を持つクロック信号により標本化を行い、誤った利得により利得制御を行うため、有効データを誤って復号するからである。
【００２５】
以上の問題を解決する１つの方法は、仮識別回路における仮識別を精度良く行うことである。例えば、図１３に示す仮判別回路に代えてビタビ復号器を用いる構成にすれば、標本化等化信号を識別する精度は向上する。しかしながら、ビタビ復号器には入力から出力までの間にパスメモリ部による数十クロックの遅延がある。このため、ＰＬＬ回路やＡＧＣ回路を構成する帰還ループ内に大きな遅延が挿入されることになり、標本化等化信号についての位相誤差や振幅誤差が電圧制御発振器や可変利得増幅器の制御に影響を及ぼすまでに時間がかかり、ＰＬＬ回路による位相制御およびＡＧＣ回路による振幅制御を短時間で行うことができないという問題がある。
【００２６】
本発明は、以上の課題を解決するためになされたものであって、プリアンブルなどの特定のデータ系列を再生するときにも、ＰＬＬ回路による位相制御とＡＧＣ回路による振幅制御が誤った状態に収束することがなく、プリアンブルに続いて記録されている有効なデータが確実に行え、かつＰＲＭＬ方式による信号再生に適した再生装置を提供することを目的とする。
【００２７】
【課題を解決するための手段および発明の効果】
第１の発明は、入力信号からデジタルデータを再生する再生装置であって、
制御信号の供給を受け、前記制御信号に基づく標本化とパーシャルレスポンス特性に従う等化とを前記入力信号に対して行い、前記入力信号の標本化等化値を出力する標本化等化手段と、
前記標本化等化値を所定の方式により復号した結果を前記デジタルデータとして出力する復号手段と、
前記標本化等化値を閾値と比較した結果を前記標本化等化値の判別値とする判別手段と、
前記判別値に基づき、前記標本化等化手段の前記制御信号を生成する制御信号生成手段と、
を備え、
前記判別手段は、前記標本化等化値に基づき、前記パーシャルレスポンス特性に従う尤度を求め、前記尤度に従い前記閾値を変化させることを特徴とする。
このような第１の発明によれば、判別手段による判別値の精度を上げられるため、標本化等化手段における標本化の制御を精度良く行う再生装置が提供できる。また、判別手段における遅延時間が無いため、入力信号の変化に追随して高速に標本化等化手段における制御が行える再生装置が提供できる。
【００２８】
第２の発明は、第１の発明において、
前記標本化等化手段は、前記制御信号によって周波数が制御されるクロック信号を生成する発振手段を含み、前記クロック信号により前記入力信号を標本化し、
前記制御信号生成手段は、前記標本化等化値と前記判別値に基づき、前記クロック信号と前記デジタルデータの再生に使用すべきクロック信号との位相誤差を求め、前記位相誤差に基づく信号を生成し、生成された前記信号を平滑化して前記制御信号として出力することを特徴とする。
このような第２の発明によれば、高い精度の判別値を用いてクロック信号の位相制御を行うため、標本化等化手段におけるクロックの位相制御を精度良く行う再生装置が提供できる。また、プリアンブルなどの特定のデータ系列を再生する際にもＰＬＬ回路の位相制御が誤った状態に収束しないため、プリアンブルに続いて入力される有効なデータを正しく再生する再生装置が提供できる。
【００２９】
第３の発明は、第１の発明において、
前記標本化等化手段は、前記制御信号によって利得が制御される可変利得増幅手段を含み、前記可変利得増幅手段により前記制御信号に応じた振幅を持つ前記標本化等化値を出力し、
前記制御信号生成手段は、前記標本化等化値と前記判別値との振幅誤差を求め、前記振幅誤差に基づく信号を生成し、生成された前記信号を平滑化して前記制御信号として出力することを特徴とする。
このような第３の発明によれば、高い精度の判別値を用いて入力信号の振幅制御を行うため、標本化等化手段における入力信号の振幅制御を精度良く行う再生装置が提供できる。また、プリアンブルなどの特定のデータ系列を再生する際にもＡＧＣ回路の振幅制御が誤った状態に収束しないため、プリアンブルに続いて入力される有効なデータを正しく再生する再生装置が提供できる。
【００３０】
第４の発明は、第１ないし３のいずれかの発明において、
前記パーシャルレスポンス特性はパーシャルレスポンスクラス４であり、
前記判別手段は、下記の式により前記尤度および前記判別値を求めることを特徴とする。
【数４】
0003781163.tif 000007
【００３１】
ここで、Ｘi 、Ｍi およびＹi はそれぞれ時刻ｉにおける前記標本化等化値、前記尤度および前記判別値であり、Ａは所定の値である。
このような第４の発明によれば、判別手段による判別値の精度を上げられるため、標本化等化手段における入力信号の振幅制御を精度良く行うパーシャルレスポンスクラス４に適した再生装置が提供できる。また、判別手段における遅延時間が無いため、入力信号の変化に追随して高速に標本化等化手段における制御が行えるパーシャルレスポンスクラス４に適した再生装置が提供できる。
【００３２】
第５の発明は、第１ないし４のいずれかの発明において、
前記入力信号の開始時点からの所定期間内であるか否かを検出する検出手段を備え、
前記制御信号生成手段は、前記検出手段による検出結果に基づき、前記所定期間内か否かにより異なる方法で前記制御信号を生成することを特徴とする。
【００３３】
第６の発明は、第５の発明において、
前記検出手段は、前記入力信号を包絡線検波した検波信号の振幅が所定の振幅閾値より小さい状態から、前記検波信号の振幅が前記振幅閾値より大きい状態に変化した後の所定の期間は第１の値を前記検出結果として出力し、前記所定の期間以外のときには第２の値を前記検出結果として出力し、
前記制御信号生成手段は、前記検出手段が前記第１の値を出力するときには、
前記検出手段が前記第２の値を出力するときと異なる所定の算出法で前記制御信号を生成することを特徴とする。
【００３４】
第７の発明は、第１ないし４のいずれかの発明において、
前記入力信号が所定のデータ系列を符号化した信号であるときには第１の値を検出結果として出力し、前記入力信号が前記所定のデータ系列を符号化した信号でないときには第２の値を前記検出結果として出力する検出手段を備え、
前記制御信号生成手段は、前記検出手段が前記第１の値を出力するときには、前記検出手段が前記第２の値を出力するときと異なる所定の算出法で前記制御信号を生成することを特徴とする。
このような第５ないし７の発明によれば、特定のデータ系列が再生されているときに、特定のデータ系列の性質により通常とは異なる制御を行うため、標本化等化手段における標本化の制御をより精度良く行う再生装置が提供できる。また、プリアンブルなどの特定のデータ系列を再生する際にもＰＬＬ回路による位相制御およびＡＧＣ回路による振幅制御が誤った状態に収束しないため、プリアンブルに続いて入力される有効なデータを正しく再生する再生装置が提供できる。
【００３５】
第８の発明は、第５ないし７のいずれかの発明において、
前記制御信号生成手段は、前記検出手段が前記第１の値を出力するときにおいて、前記判別値が０でなく、かつ直前に供給された前記判別値が０でないときは、直前に出力した前記制御信号を出力することを特徴とする。
このような第８の発明によれば、特定のデータ系列が再生されているときに、そのデータ系列の性質によりＰＬＬ回路による位相制御およびＡＧＣ回路による振幅制御が早く正しい状態に収束する再生装置が提供できる。
【００３６】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。なお、従来技術について説明した場合と同じく、ＡＤ変換器２２における標本化時刻をｔi （ｉは整数）と表し、時刻ｔi における標本化等化信号５、仮識別データ９、位相誤差信号１６および振幅誤差信号１１の値をそれぞれＸi 、Ｙi 、Ｅi 、Ｆi と表す。また、図４、図５および図１０は、いずれも等化信号２４の時間的変化を表した信号波形図である。これらの図においては、黒塗りの四角は時刻ｔi における標本化等化信号５の値Ｘi 、白抜きの丸印は値Ｘi の理想値、すなわち正しい位相で標本化された理想状態における標本化等化信号の値をそれぞれ表すものとする。
【００３７】
＜第１の実施形態＞
図１は、本発明の第１の実施形態である再生装置の再生信号処理部の構成を示すブロック図である。図１に示す再生装置の再生信号処理部は、再生アンプ２、可変利得増幅器３、イコライザ４、ＡＤ変換器２２、ビタビ復号器６、尤度参照仮識別回路４０、位相誤差検出回路１５、ＤＡ変換器１７、ループフィルタ１８、電圧制御発振器２０、振幅誤差検出回路１０、ＤＡ変換器１２、および積分回路１３から構成される。本実施形態は尤度参照仮識別回路４０において仮識別データ９を生成する点において、仮識別回路８において仮識別データ９を生成する従来技術の再生装置の再生信号処理部と異なる。そこで、本実施形態の特徴である尤度参照仮識別回路４０の構成およびその効果について説明する。
【００３８】
本実施形態における尤度参照仮識別回路４０では、標本化等化信号５を入力として、ビタビ復号の考え方を取り入れた方法により仮識別データ９を求める。すなわち、時刻ｔi における差分尤度をＭi としとたとき、以下の式（３）および式（４）により、仮識別データ９を求める。
【数５】
0003781163.tif 000008
【００３９】
図２は、尤度参照仮識別回路４０の構成を示すブロック図である。図２に示す尤度参照仮識別回路は、減算回路４１、加算回路４３、選択回路５１、遅延回路５３および５４、第１の比較回路４５、第２の比較回路４６、第３の比較回路４７、第４の比較回路４９、第１のＡＮＤ回路５６、第２のＡＮＤ回路５７および論理回路５８により構成される。標本化等化信号５（Ｘi ）は減算回路４１および加算回路４３に入力される。減算回路４１は標本化等化信号５と所定の値Ａとの差を求め、減算結果４２（Ｘi −Ａ）を出力する。加算回路４３は標本化等化信号５と所定の値Ａとの和を求め、加算結果４４（Ｘi ＋Ａ）を出力する。減算結果４２は選択回路５１、第１の比較回路４５および第３の比較回路４７に入力され、加算結果４４は選択回路５１、第２の比較回路４６および第４の比較回路４９に入力される。遅延回路５３および５４は、選択回路５１が出力する差分尤度信号５２（Ｍi ）を２クロック期間だけ遅延させる。遅延回路５４の出力信号である遅延差分尤度信号５５（Ｍi-2 ）は第３の比較回路４７および第４の比較回路４９に入力される。
【００４０】
第１の比較回路４５は、減算結果４２が値「０」より大きいときは値「１」を、それ以外のときは値「０」をそれぞれ第１の比較結果５９として出力する。第２の比較回路４６は、加算結果４４が値「０」より小さいときは値「１」を、それ以外のときは値「０」をそれぞれ第２の比較結果６０として出力する。第３の比較回路４７は、減算結果４２が遅延差分尤度信号５５より大きいときは値「１」を、それ以外のときは値「０」をそれぞれ第３の比較結果４８として出力する。第４の比較回路４９は、加算結果４４が遅延差分尤度信号５５より小さいときは値「１」を、それ以外のときは値「０」をそれぞれ第４の比較結果５０として出力する。第１のＡＮＤ回路５６は第１の比較結果５９と第３の比較結果４８の論理積を求める。第２のＡＮＤ回路５７は第２の比較結果６０と第４の比較結果５０の論理積を求める。論理回路５８は、第１のＡＮＤ回路５６の出力が１のときは値「１」を、第２のＡＮＤ回路５７の出力が１のときは値「−１」を、それ以外のときは値「０」をそれぞれ仮識別データ９として出力する。
【００４１】
また、第３の比較結果４８および第４の比較結果５０は選択回路５１に制御信号として入力される。選択回路５１は、第３の比較結果４８が１のときは減算結果４２を、第４の比較結果５０が１のときは加算結果４４を、それ以外のときは遅延差分尤度信号５５を、それぞれ選択して差分尤度信号５２（Ｍi ）として出力する。
【００４２】
図２に示す尤度参照仮識別回路の機能は以下のとおりである。第１の比較結果５９、第２の比較結果６０、第３の比較結果４８および第４の比較結果５０が１になるのは、それぞれＸi ＞Ａ、Ｘi ＜−Ａ、Ｘi ＞Ｍi-2 ＋ＡおよびＸi ＜Ｍi-2 −Ａのときのみである。第１のＡＮＤ回路５６の出力が１になるのは、Ｘi ＞ＡかつＸi ＞Ｍi-2 ＋Ａのときのみであり、このとき仮識別データ９は「１」となる。第２のＡＮＤ回路５７の出力が１になるのは、Ｘi ＜−ＡかつＸi ＜Ｍi-2 −Ａのときのみであり、このとき仮識別データ９は「−１」となる。第１のＡＮＤ回路５６および第２のＡＮＤ回路５７の出力がいずれも０のときは、仮識別データは「０」となる。したがって、図２に示す尤度参照識別回路は、式（３）および式（４）に示す仮識別データと差分尤度を求める。
【００４３】
図３は、標本化等化信号５の値Ｘi と仮識別データ９の値Ｙi の関係を示す図である。図３（ａ）に示すようにＭi-2 ≧０の場合は、Ｘi ＞Ｍi-2 ＋ＡのときＹi ＝１、−Ａ≦Ｘi ≦Ｍi-2 ＋ＡのときＹi ＝０、Ｘi ＜−ＡのときＹi ＝−１である。また、図３（ｂ）に示すようにＭi-2 ＜０の場合は、Ｘi ＞ＡのときＹi ＝１、Ｍi-2 −Ａ≦Ｘi ≦ＡのときＹi ＝０、Ｘi ＜Ｍi-2 −ＡのときＹi ＝−１である。
【００４４】
式（３）および式（４）が持つ意味は以下のとおりである。通常のビタビ復号では尤度を参照してトレリス線図上の枝分岐を検出することによりパスメモリを用いて最終的な枝経路が確定されるのに対し、本実施形態ではパスメモリを省略する代わりに尤度に加えて値「Ａ」または「−Ａ」を同時に参照することにより枝分岐部の復号が遅延無く行われる。これにより、トレリス線図上で枝分岐がない部分についてはビタビ復号と同等の確率で正しい復号が行われ、枝分岐がある場合も単なる閾値による判別に比べて正確な復号が行える。
【００４５】
次に、図２に示す尤度参照仮識別回路４０を備えた図１に示す本実施形態である再生装置が、従来技術の再生装置においてＰＬＬ回路とＡＧＣ回路を誤った状態に収束させるプリアンブルを再生するときの動作について説明する。
【００４６】
図４（ａ）は図１８（ａ）と同じ信号波形図であり、図１８（ａ）と同じ条件における等化信号２４の時間的変化、すなわち、クロック信号２１の位相が再生データの位相に対して１８０度ずれた状態で、「１０００１０１１１０」のデータが繰り返し記録された再生信号１を復号するときの等化信号２４の時間的変化を示す信号波形図である。Ｘ11＜Ｘ13、Ｘ10＜Ｘ14、Ｘ16＞Ｘ18、Ｘ15＞Ｘ19、およびＸ21＜Ｘ23が成立すると仮定した場合、時刻ｔi における差分尤度信号５２の値Ｍi 、仮識別データ９の値Ｙi 、位相誤差信号１６の値Ｅi および振幅誤差信号１１の値Ｆi は、それぞれ図４（ｂ）、図４（ｃ）、図４（ｄ）および図４（ｅ）に示す値となる。プリアンブル１周期分に相当する期間、例えば、時刻ｔ12から時刻ｔ21までの期間について位相誤差信号１６の値Ｅi の和Ｓ1 を求めると、
0003781163.tif 000009
となる。図４（ａ）から導かれるようにＸ12＜Ｘ16であるから、Ｓ1 ＜０となる。このため、発振周波数制御信号１９は減少し、これに伴い電圧制御発振器２０が生成するクロック信号２１の位相が遅れる。クロック信号２１の位相が遅れた結果、クロック信号２１と再生データとの位相関係はやがて図５に示す状態になる。図５に示す状態では、図５（ｄ）に示す位相誤差信号１６の値Ｅi 、および図５（ｅ）に示す振幅誤差信号１１の値Ｆi がいずれの時刻においても０となり、ＰＬＬ回路による位相制御およびＡＧＣ回路による振幅制御が正しい状態に収束する。
【００４７】
以上の説明においては、Ｘ11＜Ｘ13、Ｘ10＜Ｘ14、Ｘ16＞Ｘ18、Ｘ15＞Ｘ19およびＸ21＜Ｘ23が成立すると仮定したが、一般にＭi 、Ｙi 、Ｅi およびＦi の値は、Ｘ11とＸ13、Ｘ10とＸ14、Ｘ16とＸ18、およびＸ15とＸ19などの大小関係により様々な値の組み合わせをとる。しかし、本実施形態によれば、以上で説明した場合以外のときでも、ＰＬＬ回路による位相制御およびＡＧＣ回路による振幅制御が正しい状態に収束する。その理由は以下のとおりである。たとえば、Ｘ11とＸ13の大小関係は、等化信号２４に発生する雑音などの影響により、Ｘ11＜Ｘ13である場合とＸ11≧Ｘ13である場合がそれぞれ１／２の確率で起こる。Ｘ10とＸ14、Ｘ16とＸ18、およびＸ15とＸ19などについても同様にそれぞれ１／２の確率で大小関係が変化する。例えば、Ｘ11＞Ｘ13、Ｘ10＞Ｘ14、Ｘ16＜Ｘ18、およびＸ15＜Ｘ19が成立する場合、本実施形態においても、時刻ｔ12から時刻ｔ21までの期間についての位相誤差信号１６の値Ｅi の和Ｓは０となる。しかし、上記の大小関係がそれぞれ１／２の確率でランダムに成立し、かつすべての上記の大小関係の組み合わせについてのＳの平均値は負の値であるので、必ず誤った収束状態から抜け出して、ＰＬＬ回路による位相制御およびＡＧＣ回路による振幅制御が正しい状態に収束する。
【００４８】
また、本実施形態では、従来技術の再生装置と比較して、仮識別データ９として値「０」を選択する可能性が高い。このため、従来技術の再生装置と比較して、図４（ｅ）に示す振幅誤差信号１１は値が０になる可能性が高く、可変利得増幅器３の利得は緩やかに変化する。従来技術のクロック再生装置では、可変利得増幅器３の利得が速く変化し、等化信号２４の振幅が理想値よりも大きな値となった状態に収束する可能性があるが、本実施形態によれば、等化信号２４の振幅が理想値よりも大きな値となった状態に収束することなく、位相制御と振幅制御が比較的短時間で図５に示す正しい状態に収束する。
【００４９】
さらに、本実施形態では、尤度参照仮識別回路４０において式（３）および式（４）を用いた仮識別を行うため、仮識別回路に代えてビタビ復号器などを用いた場合と異なり、ＰＬＬ回路およびＡＧＣ回路の帰還ループ内の遅延量が小さく、位相制御と振幅制御が短時間で正しい状態に収束する。
【００５０】
以上に示したように、本実施形態によれば、プリアンブルなどの特定のデータ系列を再生する場合においても、ＰＬＬ回路による位相制御およびＡＧＣ回路による振幅制御が誤った状態に収束するがことない。このため、本実施形態によれば、プリアンブルに続いて入力される有効データを確実に再生できる。また、本実施形態は、仮識別回路に代えてビタビ復号器などを用いた場合と異なり、仮識別回路における遅延が小さいため、ＰＬＬ回路やＡＧＣ回路の帰還ループ内に大きな遅延が挿入されることはなく、クロック位相の同期や振幅の制御を短時間で行える。さらに、標本化等化信号５から位相誤差と振幅誤差を検出しているため、等化された標本値を用いてビタビ復号器６で最尤復号を行うＰＲＭＬ方式での信号検出を正確に行うことができる。
【００５１】
＜第１の実施形態の変形例＞
図１に示す第１の実施形態は、再生アンプ２の出力信号であるアンプ出力信号２３に対して可変利得増幅器３による増幅、イコライザ４による等化、ＡＤ変換器２２による標本化の順に、これらの処理を実施する構成であるとしたが、増幅、等化および標本化の実施順序は任意でよい。例えば、本実施形態による再生装置は、アンプ出力信号２３に対して等化、増幅、標本化の順に実施する構成であってもよいし、標本化、増幅、等化の順に実施する構成であってもよい。また、その他の任意の順序でこの３つの機能を実施する構成であってよい。図６は、標本化、増幅、等化の順に実施する場合について第１の実施形態の変形例を示すブロック図である。図６に示す第１の実施形態の変形例によれば、可変利得増幅器３およびイコライザ４をデジタル信号処理により実現できるため、回路の高精度化や無調整化ができ、半導体化に適している。
【００５２】
＜第２の実施形態＞
図７は、本発明の第２の実施形態である再生装置の再生信号処理部の構成を示すブロック図である。なお、図１に示す第１の実施形態と同一構成で同一機能のブロックおよび同一機能の信号には同じ番号を付した。本実施形態は、信号検出回路６６を備える点、および位相誤差検出回路６５がタイミング信号７１により制御される点において第１の実施形態と異なる。以下、本実施形態の特徴である信号検出回路６６および位相誤差検出回路６５の構成と動作について説明する。
【００５３】
再生アンプ２の出力信号であるアンプ出力信号２３は、可変利得増幅器３に入力されるとともに信号検出回路６６に入力される。信号検出回路６６は、包絡線検波回路６７、比較回路６８、およびタイマー回路６９から構成される。アンプ出力信号２３は包絡線検波回路６７において包絡線検波され、その検波信号の振幅が比較回路６８において所定の基準値と比較される。比較回路６８は、検波信号の振幅が所定の基準値よりも大きいときはＨレベル（ハイレベル）を、基準値よりも小さいときはＬレベル（ローレベル）を、それぞれ再生信号検出信号７０として出力する。再生信号検出信号７０はタイマー回路６９に入力される。タイマー回路６９は、再生信号検出信号７０がＬレベルからＨレベルに変化した時点から所定の期間τだけＨレベルとなるタイミング信号７１を出力する。タイミング信号７１は、標本化等化信号５および仮識別データ９とともに位相誤差検出回路６５に入力される。
【００５４】
図８は、記録トラックの先頭部分から再生を行う場合について、信号検出回路６６に関する信号線の変化を示す信号波形図である。図８（ａ）はアンプ出力信号２３の変化を示す信号波形図である。図８（ａ）に示すアンプ出力信号２３は、時刻Ｔ１までは記録トラックの先頭のデータ未記録部分に対応している。その後、アンプ出力信号２３は、時刻Ｔ１から時刻Ｔ２までの期間はプリアンブルに対応した信号、時刻Ｔ２以降は有効データに対応した信号となる。図８（ｂ）は再生信号検出信号７０の変化を示す信号波形図である。図８（ｂ）に示す再生信号検出信号７０は、包絡線検波回路６７による検波信号の振幅を所定の値と比較することで再生信号の有無を検出した信号であり、時刻Ｔ１までは再生信号がないことを示すＬレベル（ローレベル）、時刻Ｔ１以降は再生信号があることを示すＨレベル（ハイレベル）となる。図８（ｃ）はタイミング信号７１の変化を示す信号波形図である。タイミング信号７１は図８（ｂ）に示す再生信号検出信号７０がＬレベルからＨレベルに変化した時刻Ｔ１から所定の期間τだけＨレベルとなる。期間τをプリアンブルが再生される期間と概ね一致するように定めることにより、タイミング信号７１は記録トラック先頭部分にあるプリアンブル期間にほぼ対応した信号となる。
【００５５】
図９は、位相誤差検出回路６５の構成を示すブロック図である。なお、図１４に示す位相誤差検出回路１５と同機能のブロックには同一番号を付した。図９に示す位相誤差検出回路は、選択回路７５および遅延回路７６を含む点において、図１４に示す位相誤差検出回路１５と異なる。そこで、本実施形態の特徴である選択回路７５および遅延回路７６の構成および動作について説明する。
【００５６】
図９に示す位相誤差検出回路において、遅延回路７６は選択回路７５の出力である位相誤差信号１６を１クロック期間だけ遅延させた遅延位相誤差信号７７を出力する。選択回路７５には、減算回路３４の出力である減算結果７４、遅延位相誤差信号７７、仮識別データ９、仮識別データ９を遅延回路３２において１クロック期間だけ遅延させた遅延仮識別データ７８、およびタイミング信号７１が入力される。タイミング信号７１がＬレベルであるときは、選択回路７５は減算結果７４を位相誤差信号１６として出力する。このとき、本実施形態の再生装置は第１の実施形態と同じ動作をする。タイミング信号７１がＨレベルのときであって、仮識別データ９が０でなく、かつ遅延仮識別データ７８が０でないとき、選択回路７５は遅延位相誤差信号７７を選択し、１クロック期間前に出力した位相誤差信号１６を再び出力する。タイミング信号７１がＨレベルのときであって、仮識別データ９または遅延仮識別データ７８のいずれかが０である場合、選択回路７５は減算結果７４を選択して出力する。
【００５７】
次に、図９に示す位相誤差検出回路を備えた図７に示す本実施形態である再生装置が、従来技術の再生装置においてＰＬＬ回路とＡＧＣ回路を誤った状態に収束させるプリアンブルを再生するときの動作について説明する。
【００５８】
図１０（ａ）は図１８（ａ）と同じ信号波形図であり、図１８（ａ）と同じ条件における等化信号２４の時間的変化、すなわち、クロック信号２１の位相が再生データの位相に対して１８０度ずれた状態で、「１０００１０１１１０」のデータが繰り返し記録された再生信号１を復号するときの等化信号２４の時間的変化を示す信号波形図である。時刻ｔi における仮識別データ９の値Ｙi は、図４（ｃ）と同じく、図１８（ｂ）に示すようになる。図１０に示す期間にはプリアンブルが再生されているので、この期間タイミング信号７１はＨレベルである。この点を考慮すると、例えば時刻ｔ11においては、仮識別データ９の値Ｙ11が０でなく、かつ１クロック期間前の仮識別データ９の値Ｙ11も０ではないので、時刻ｔ11における位相誤差Ｅ11は時刻ｔ10における位相誤差信号１６の値Ｅ10と同じく「−Ｘ9 」となる。同様に時刻ｔi における位相誤差信号１６の値Ｅ16は、図１０（ｃ）に示すようになる。プリアンブル１周期分に相当する期間、例えば、時刻ｔ12から時刻ｔ21までの期間について位相誤差信号１６の値Ｅi の和Ｓ2 を求めると、
0003781163.tif 000010
となる。図１０（ａ）から導かれるようにＸ12＜Ｘ19かつＸ19＞０であるので、Ｓ2 ＜０となる。このため、発振周波数制御信号１９は減少し、これに伴い電圧制御発振器２０が生成するクロック信号２１の位相が遅れる。クロック信号２１の位相が遅れた結果、クロック信号２１と再生データとの位相関係はやがて図５に示す状態になる。図５に示す状態では、図５（ｄ）に示す位相誤差信号１６の値Ｅi 、および図５（ｅ）に示す振幅誤差信号１１の値Ｆi がいずれの時刻においても０となり、ＰＬＬによる位相制御およびＡＧＣによる振幅制御が正しい状態に収束する。
【００５９】
また、第１の実施形態では位相誤差信号１６の値Ｅi の和Ｓ1 は２×（Ｘ12−Ｘ16）であるから、図１０（ａ）から導かれるように、Ｓ2 の絶対値はＳ1 の絶対値の約２倍になる。このため、本実施形態では第１の実施形態に比べてより早く位相同期させることができる。
【００６０】
以上のように本実施形態では、データが記録されている再生信号を検出した時点から所定の期間以内であることを示すタイミング信号７１を生成し、この期間に入力されるプリアンブルの特性に応じて位相誤差検出回路６５の位相比較特性を変化させることで、記録トラックの先頭にあるプリアンブルが入力される期間において位相同期をより早く確立することができる。
【００６１】
なお、以上の説明では、図９に示す位相誤差検出回路６５においては、仮識別データ９または遅延仮識別データ７８のいずれかが０であるときには減算結果７４を選択して位相誤差信号１６として出力するものとした。しかし、仮識別データ９および遅延仮識別データ７８のいずれもが０の場合に遅延選択信号７７を選択する構成としても良い。このような構成としても、本実施形態と同様の効果が得られる。
【００６２】
＜第２の実施形態の変形例＞
図６に示す第２の実施形態は、再生アンプ２の出力信号であるアンプ出力信号２３に対して可変利得増幅器３による増幅、イコライザ４による等化、ＡＤ変換器２２による標本化の順に、これらの処理を実施する構成であるとしたが、増幅、等化および標本化の実施順序は任意でよい。例えば、本実施形態による再生装置は、アンプ出力信号２３に対して等化、増幅、標本化の順に実施する構成であってもよいし、標本化、増幅、等化の順に実施する構成であってもよい。また、その他の任意の順序でこの３つの機能を実施する構成であってよい。図１２は、標本化、増幅、等化の順に実施する場合について第２の実施形態の変形例を示すブロック図である。図１２に示す第２の実施形態の変形例によれば、可変利得増幅器３およびイコライザ４をデジタル信号処理により実現できるため、回路の高精度化や無調整化ができ、半導体化に適している。
【図面の簡単な説明】
【図１】本発明の第１の実施形態である再生装置の再生信号処理部の構成を示すブロック図。
【図２】本発明の第１の実施形態である再生装置における尤度参照仮識別回路の構成を示すブロック図。
【図３】本発明の第１の実施形態である再生装置における尤度参照仮識別回路の動作を説明するための図。
【図４】本発明の第１の実施形態である再生装置の再生信号処理部の動作を説明するための信号波形図。
【図５】本発明の第１の実施形態である再生装置の再生信号処理部の動作を説明するための信号波形図。
【図６】本発明の第１の実施形態の変形例である再生装置の再生信号処理部の構成を示すブロック図。
【図７】本発明の第２の実施形態である再生装置の再生信号処理部の構成を示すブロック図。
【図８】本発明の第２の実施形態である再生装置における信号検出回路の動作を説明するための信号波形図。
【図９】本発明の第２の実施形態である再生装置における位相誤差検出回路の構成を示すブロック図。
【図１０】本発明の第２の実施形態による再生装置の再生信号処理部の動作を説明するための信号波形図。
【図１１】本発明の第２の実施形態の変形例である再生装置の再生信号処理部の構成を示すブロック図。
【図１２】従来技術による再生装置の再生信号処理部の構成を示すブロック図。
【図１３】従来技術による再生装置における仮識別回路の構成を示すブロック図。
【図１４】従来技術による再生装置における位相誤差検出回路の構成を示すブロック図。
【図１５】従来技術による再生装置における位相誤差検出回路の動作を説明するための信号波形図。
【図１６】従来技術による再生装置における振幅誤差検出回路の構成を示すブロック図。
【図１７】従来技術による再生装置における振幅誤差検出回路の動作を説明するための信号波形図。
【図１８】従来技術による再生装置の再生信号処理部の動作を説明するための信号波形図。
【図１９】従来技術による再生装置の再生信号処理部の動作を説明するための信号波形図。
【符号の説明】
１…再生信号
２…再生アンプ
３…可変利得増幅器
４…イコライザ
５…標本化等化信号
６…ビタビ復号器
７…再生データ
８…仮識別回路
９…仮識別データ
１０…振幅誤差検出回路
１１…振幅誤差信号
１２、１７…ＤＡ変換器
１３…積分回路
１４…振幅制御信号
１５、６５…位相誤差検出回路
１６…位相誤差信号
１８…ループフィルタ
１９…発振周波数制御信号
２０…電圧制御発振器
２１…クロック信号
２２…ＡＤ変換器
２３…等化信号
４０…尤度参照仮識別回路
５２…差分尤度信号
５５…遅延差分尤度信号
６６…信号検出回路
６７…包絡線検波回路
６８…遅延回路
６９…タイマー回路
７０…再生信号検出信号
７１…タイミング信号
７７…遅延位相誤差信号
７８…遅延仮識別データ
【図１】
0003781163.tif 000012
【図２】
0003781163.tif 000013
【図３】
0003781163.tif 000014
【図４】
0003781163.tif 000015
【図５】
0003781163.tif 000016
【図６】
0003781163.tif 000017
【図７】
0003781163.tif 000018
【図８】
0003781163.tif 000019
【図９】
0003781163.tif 000020
【図１０】
0003781163.tif 000021
【図１１】
0003781163.tif 000022
【図１２】
0003781163.tif 000023
【図１３】
0003781163.tif 000024
【図１４】
0003781163.tif 000025
【図１５】
0003781163.tif 000026
【図１６】
0003781163.tif 000027
【図１７】
0003781163.tif 000028
【図１８】
0003781163.tif 000029
【図１９】
0003781163.tif 000030