(57)【特許請求の範囲】
【請求項１】
入力信号の高周波成分を抑圧する低域通過ろ波器と、
該低域通過ろ波器の出力を入力するＣＭＯＳゲートと、
該ＣＭＯＳゲートの出力が供給され、出力電圧の振幅が一定の出力を行う自動レベル制御回路と、
該自動レベル制御回路の出力電圧の平均値を検出する平均値検出回路と、
自己の出力の１／２の電圧を反転入力端子に受け、該平均値検出回路の出力を非反転入力端子に受け、自己の出力を該ＣＭＯＳゲートに電源電圧として供給する非反転増幅器とを備えることを特徴とするパルス幅制御回路。
【請求項２】
入力信号の高周波成分を抑圧する低域通過ろ波器と、
該低域通過ろ波器の出力を入力するＣＭＯＳゲートと、
該ＣＭＯＳゲートの出力が供給され、出力電圧の振幅が一定の出力を行う自動レベル制御回路と、
該自動レベル制御回路の出力電圧の平均値を検出する平均値検出回路と、
該ＣＭＯＳゲートの出力の直流成分を遮断した信号のピーク値を検出するピーク検出回路と、
該平均値検出回路の出力を非反転入力端子に受け、該ピーク検出回路の出力を反転入力端子に受け、自己の出力を該ＣＭＯＳゲートに電源電圧として供給する非反転増幅器とを備えることを特徴とするパルス幅制御回路。
【請求項３】
入力信号の高周波成分を抑圧する低域通過ろ波器と、
該低域通過ろ波器の出力を入力するＣＭＯＳゲートと、
該ＣＭＯＳゲートの出力が供給され、出力電圧の振幅が一定の出力を行う自動レベル制御回路と、
該自動レベル制御回路の出力電圧の平均値を検出する平均値検出回路と、
該平均値検出回路の出力を非反転入力端子に受け、自己の出力を該ＣＭＯＳゲートに電源電圧として供給すると共に、自己の出力の１／２の電圧を発生する１／２分圧回路に供給する非反転増幅器と、
該ＣＭＯＳゲートの出力の直流成分を遮断した信号に該１／２分圧回路の出力を重畳した信号の平均値を検出して該非反転増幅器の反転入力端子に供給する第二の平均値検出回路とを備えることを特徴とするパルス幅制御回路。
【請求項４】
請求項１乃至請求項３のいずれかに記載のパルス幅制御回路と、
該パルス幅制御回路の出力を受けるレーザ・ダイオード駆動回路と、
該レーザ・ダイオード駆動回路によって駆動されて電気信号を光信号に変換するレーザ・ダイオードと、
該レーザ・ダイオードのバック光を電気信号に変換するフォト・ダイオードと、
該フォト・ダイオードの出力電流を電圧変換した電圧によって該レーザ・ダイオード駆動回路のバイアスを制御し、該レーザ・ダイオードに自動光パワー制御をかける自動光パワー制御回路とを備えることを特徴とするパルス幅制御機能を有する電気・光変換回路。
【請求項５】
入力信号の高周波成分を抑圧する低域通過ろ波器と、
該低域通過ろ波器の出力を入力するＣＭＯＳゲートと、
該ＣＭＯＳゲートの出力を受けるレーザ・ダイオード駆動回路と、
該レーザ・ダイオード駆動回路によって駆動されて電気信号を光信号に変換するレーザ・ダイオードと、
該レーザ・ダイオードのバック光を電気信号に変換するフォト・ダイオードと、
該フォト・ダイオードの出力電流を電圧変換した電圧によって該レーザ・ダイオード駆動回路のバイアスを制御して該レーザ・ダイオードに自動光パワー制御をかける自動光パワー制御回路と
該フォト・ダイオードの出力電流を電圧変換した電圧のピーク値を検出するピーク検出回路と、
該検出したピーク値に基づいた自己の出力を該ＣＭＯＳゲートの電源電圧として供給する非反転増幅器とを備えることを特徴とするパルス幅制御機能を有する電気・光変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パルス幅制御回路及び電気・光変換回路に係り、特に、デューティ比が変動した入力信号を受けても一定のデューティ比の信号を出力する小型で低価格なパルス幅制御回路及び上記パルス幅制御技術を適用する電気・光変換回路に関する。
【０００２】
信号伝送装置においては、論理レベルの識別を安定にできるために、論理レベル“１”と論理レベル“０”を交互に繰り返す（即ち、論理レベル“１”と論理レベル“０”の符号の率が５０％である）場合に、論理レベル“１”の継続時間と論理レベル“０”の継続時間が等しいこと、即ち、デューティ比が５０％であることを前提に設計を行なっている。
【０００３】
そして、論理レベル“１”の符号（これを通常マークと呼ぶ。）と論理レベル“０”の符号（これを通常スペースと呼ぶ。）の率が５０％からずれても、所定の時間内でマーク率５０％を保つ符号の場合に１個のマークの継続時間と１個のスペースの継続時間がマークとスペースを交互に繰り返す場合と同じ継続時間になることが要求される。
【０００４】
しかし、パルス信号の立ち上がり時間と立ち下がり時間が０ではなく、且つ、立ち上がり時間と立ち下がり時間が等しくないことが通常であるため、信号伝送装置に用いられる識別回路の閾値の変動によってデューティ比が変動することがある。
【０００５】
そして、一旦デューティ比が変動すると、その変動が保存されながら信号が伝送されてゆく。これにより、後続の信号伝送装置では識別のタイミング・マージンが減少して信号の論理レベルの識別誤りが増加し、信号伝送の品質が低下するようになる。
【０００６】
又、上記の如くデューティ比が変動した信号を電気・光変換回路に入力すると、光信号においてもデューティ比が変動したままであると同時に、通常実施される自動光パワー制御（Automatic Power Control:一般にＡＰＣと標記される。）によって光パルスの振幅が変動するようになる。
【０００７】
従って、デューティ比が変動した入力信号を受けても一定のデューティ比の信号を出力するパルス幅制御回路及び上記パルス幅制御技術を適用する電気・光変換回路の実現が強く望まれている。
【０００８】
【従来の技術】
図１４は、従来のパルス幅調整回路の例である。
【０００９】
図１４において、５０は緩衝増幅器、５１は積分回路、５２はパルス幅の人為的な調整回路である。
【００１０】
そして，該積分回路５１は抵抗５１−１及びコンデンサ５１−２によって構成され、該パルス幅調整回路５２は直流遮断コンデンサ５２−１、抵抗５２−２、可変抵抗５２−３、インバータ５２−４によって構成される。
【００１１】
図１４の構成では、次のようにしてパルス幅を人為的な調整する。
【００１２】
即ち、入力信号は該緩衝増幅器５０を介して該積分回路５１に供給され、パルス波形から指数関数の充電・放電波形に変換される。
【００１３】
該積分回路５１の出力が該パルス幅調整回路５２に供給されるが、先ず該直流遮断コンデンサ５２−１によって直流分を遮断され、次いで該抵抗５２−２及び該可変抵抗５２−３よりなる分圧回路によって再び直流分を重畳される。
【００１４】
上記分圧回路の出力は該インバータ５２−４に印加される。該インバータ５２−４は論理レベル“１”と論理レベル“０”を識別する特有の閾値を持っている。
【００１５】
一方、該インバータ５２−４に入力される波形のレベルは上記分圧回路によって人為的な調整可能である。
【００１６】
従って、該分圧回路によって重畳する直流レベルと該インバータ５２−４の閾値との関係によって、該インバータ５２−４の出力端子におけるパルス幅を所定の値に人為的に調整することができる。
【００１７】
図１５は、従来の電気・光変換回路の例である。
【００１８】
図１５において、５０は緩衝増幅器、５１は積分回路、５２はパルス幅の人為的な調整回路である。又、該積分回路５１は抵抗５１−１及びコンデンサ５１−２によって構成され、該パルス幅の人為的な調整回路５２は直流遮断コンデンサ５２−１、抵抗５２−２、可変抵抗５２−３、インバータ５２−４によって構成される。そして、上記構成要素によって図１４に示した従来のパルス幅調整回路が構成される。
【００１９】
更に、５３はレーザ・ダイオード駆動回路（図ではＬＤ駆動回路と標記している。）、５４はレーザ・ダイオード、５５は該レーザ・ダイオードのバック光を再び電気変換するフォト・ダイオード、５６は該フォト・ダイオード５５の出力する電流を電圧変換する抵抗、５７は自動光パワー制御回路（これについても、ＡＰＣ回路と略記されることが多い。）である。
【００２０】
図１５におけるパルス幅調整回路の出力、即ち該インバータ５２−４の出力が該レーザ・ダイオード駆動回路５３に供給され、該レーザ・ダイオード５４が駆動されて電気信号が光信号に変換される。
【００２１】
該レーザ・ダイオード５４の出力光の一部である、通常バック光と呼ばれる光が該フォト・ダイオード５５に供給されて再び電気変換され、該抵抗５６によって電圧変換される。
【００２２】
該抵抗５６によって電圧変換された信号は該自動光パワー制御回路５７に導かれ、平均値検出又はピーク検出された後に基準電圧との差の電圧が生成され、該その電圧によって該レーザ・ダイオード駆動回路５３のバイアス電流を制御して該レーザ・ダイオード５４の光出力のパワーを一定に保つ。
【００２３】
【発明が解決しようとする課題】
図１４に示した従来のパルス幅調整回路では、該可変抵抗５２−３によって該インバータ５２−４に入力される波形のレベルを人為的に調整して、該インバータ５２−４特有の閾値との関係でパルス幅を人為的に調整する。即ち、図１４の構成では可変抵抗が必須な構成要素である。
【００２４】
しかし、可変抵抗の形状は大きく、且つ可変機構は集積回路には適合しないために、図１４の場幅人為的な調整回路の形状が大きくなる。又、上記の如き人為的な調整作業が必要なために、図１４のパルス幅調整回路では人為的な調整工数が大きくなって該パルス幅調整回路の価格が上昇する。
【００２５】
同様に、図１５の電気・光変換回路においても、回路形状が大きくなると共に価格が上昇する。
【００２６】
本発明は、かかる問題点に鑑み、デューティ比が変動した入力信号を受けても一定のデューティ比の信号を出力する小型で低価格なパルス幅制御回路及び上記パルス幅制御技術を適用する電気・光変換回路を提供することを目的とする。
【００２７】
【課題を解決するための手段】
本発明のパルス幅制御回路の基本構成は、入力信号を低域通過ろ波器に通してパルス波形からレベルが漸増／漸減する波形に変換し、レベルが漸増／漸減する波形をＣＭＯＳノン・インバータ（Complementary Metal-Oxide Semiconductor Non-Invertor) に供給し、該ＣＭＯＳノン・インバータの出力を自動レベル制御回路に供給し、該自動レベル制御回路の出力を平均値検出した電圧を非反転圧縮増幅器の非反転入力端子に供給し、該非反転圧縮増幅器の反転入力端子には該非反転圧縮増幅器の出力の１／２の電圧を基準電圧として供給し、該非判定圧縮増幅器の出力を該ＣＭＯＳノン・インバータの電源電圧として供給する構成である。
【００２８】
本発明のパルス幅制御回路の基本構成によれば、入力信号のデューティ比が変動すると下記の如き動作で入力信号のパルス幅の変動を抑圧する。
【００２９】
ここでは、入力信号のパルス幅が大きくなるものとして説明する。入力信号のパルス場が大きくなると、この瞬間には該ＣＭＯＳノン・インバータの電源電圧はパルス幅が変動する前の電圧であり、閾値もパルス幅が変動する前の閾値であるので、該ＣＭＯＳノン・インバータの出力パルスの幅が広がる。
【００３０】
従って、該自動レベル制御回路の出力パルスの幅も広がり、該平均値検出回路の出力も上昇する。
【００３１】
この平均値検出回路の出力が該非反転圧縮増幅器の非反転入力端子に供給されるので、該非反転圧縮増幅器の出力電圧も上昇する。
【００３２】
該非反転圧縮増幅器の出力電圧が該ＣＭＯＳノン・インバータに電源電圧として供給されているので、該ＣＭＯＳノン・インバータの識別閾値も上昇し、該ＣＭＯＳノン・インバータの出力パルスの幅が狭くなる。
【００３３】
従って、該自動レベル制御回路の出力パルスの幅も狭くなる。ところで、該ＣＭＯＳノン・インバータの出力は該自動レベル制御回路によって一定振幅に制御されるので、該自動レベル制御回路の出力を平均値検出した出力は低下する。
【００３４】
従って、該非反転圧縮増幅器の出力電圧が低下し、該ＣＭＯＳノン・インバータの識別閾値も低下して、該ＣＭＯＳノン・インバータの出力パルスの幅が広がるように制御がかかる。
【００３５】
更に、該非反転圧縮増幅器の出力電圧の１／２が該非反転圧縮増幅器の反転入力端子に基準電圧として供給されているので、上記帰還によって該平均値検出回路の出力と該非反転圧縮増幅器の出力電圧の１／２とが最終的に一致するように制御がかかる。
【００３６】
即ち、該ＣＭＯＳノン・インバータにおいては識別閾値は電源電圧の１／２であるが、識別閾値と信号の平均値とが等しくなるように制御がかかる。これは、とりもなおさず信号のパルス幅の変動が抑圧されることを示す。
【００３７】
上記においては入力信号のパルス幅が広がる場合を想定して説明したが、入力信号のパルス幅が狭くなっても同様にパルス幅の変動が抑圧される。
【００３８】
かくの如くして、入力信号のパルス幅に変動があっても出力信号においてはパルス幅の変動が抑圧される。
【００３９】
しかも、上記パルス幅の制御において可変抵抗などの可変素子の人為的な調整を必要としない。従って、小型で低価格なパルス幅制御回路を得ることができる。
【００４０】
又、上記パルス幅制御回路を入力回路に適用する電気・光変換回路においても小型化と低価格化が可能である。
【００４１】
【発明の実施の形態】
図１は、本発明の第一の実施の形態である。
【００４２】
図１において、１は低域通過ろ波器、２はＣＭＯＳノン・インバータ、３は自動レベル制御回路、４は平均値検出回路、５は分圧回路、６は非反転圧縮増幅器である。
【００４３】
又、該ＣＭＯＳノン・インバータ２は，Ｐ−ＣＨ型ＭＯＳトランジスタ２−１、Ｎ−ＣＨ型ＭＯＳトランジスタ２−２、Ｐ−ＣＨ型ＭＯＳトランジスタ２−３及びＮ−ＣＨ型ＭＯＳトランジスタ２−４によって構成され、該分圧回路５は抵抗５−１及び抵抗５−２によって構成される。
【００４４】
更に、該平均値検出回路４の構成は、図１１に示す如く、直列枝に抵抗、並列枝にコンデンサを備える回路で構成すればよい。そして、その時定数は信号のマーク率を規定する時間より長く設定しておけば、マークとスペースの微視的な率が変動しても信号の正しい平均値を求めることができる。
【００４５】
図１の構成においては、入力信号を該低域通過ろ波器１に通してパルス波形からレベルが漸増／漸減する高周波成分を減衰させた波形に変換し、該低域通過ろ波器１の出力を該ＣＭＯＳノン・インバータ（Complementary Metal-Oxide Semiconductor Non-Invertor) ２に供給し、該ＣＭＯＳノン・インバータ２の出力を該自動レベル制御回路３に供給し、該自動レベル制御回路３の出力を該平均値検出回路４によって平均値検出した電圧を該非反転圧縮増幅器６の非反転入力端子に供給し、該非反転圧縮増幅器６の反転入力端子には該非反転圧縮増幅器６の出力の１／２の電圧を基準電圧として供給し、該非反転圧縮増幅器６の出力を該ＣＭＯＳノン・インバータ２の電源電圧として供給する。そして、該自動レベル制御回路３の出力をパルス幅制御回路の出力とする。
【００４６】
図２は、図１の構成の動作を説明する図で、図２（イ）に低域通過ろ波器の入力、図２（ロ）にＣＭＯＳノン・インバータの出力、図２（ハ）に自動レベル制御回路の出力を示している。
【００４７】
以降、図１及び図２を参照しながら図１の構成の動作を説明する。
【００４８】
図２（イ）に細い実線で示す信号はパルス幅が正常な信号であり、太い実線で示す信号はパルス幅が広がった信号である。ここでは、図２（イ）の太い実線で示す信号が図１の低域通過ろ波器１に入力されるものとする。
【００４９】
図２（ロ）は、図２（イ）の太い実線で示す信号が入力された時の該低域通過ろ波器１の出力で、該低域通過ろ波器１の特性に対応して高周波成分が抑圧された波形になる。もし、図１４に示したような積分回路で該低域通過ろ波器１を構成するものとすれば、図２（ロ）の立ち上がり波形は積分回路の充電時定数で振幅を増加させる指数関数となり、立ち下がり波形は積分回路の放電時定数で振幅を減少させる指数関数となる。
【００５０】
図２（ロ）の波形が図１のＣＭＯＳノン・インバータ２に入力される。該ＣＭＯＳノン・インバータ２の識別閾値は、この瞬間に供給されている電源電圧の１／２に等しい。これが図２（ロ）の閾値１に等しいものとすれば、該ＣＭＯＳノン・インバータ２の出力は、図２（ロ）の波形の振幅が該閾値１より大きい時に論理レベル“１”となり、図２（ロ）の波形の振幅が該閾値１より小さい時に論理レベル“０”となる波形になる。これが図１のＣＭＯＳノン・インバータ２に供給されるので、該ＣＭＯＳノン・インバータの出力波形においてもパルス幅は所定値より広くなる。
【００５１】
該ＣＭＯＳノン・インバータ２の出力が図１の自動レベル制御回路３に供給されるので、該自動レベル制御回路３の出力は振幅が一定で、パルス幅が所内値より広くなった波形となる。これを図２（ハ）において太い実線の波形で示している。
【００５２】
図２（ハ）の太い実線の波形が図１の平均値検出回路４に供給されるので、該平均値検出回路４の出力は上昇する。
【００５３】
該平均値検出回路４の出力が図１の非反転圧縮増幅器６の非反転入力端子に供給されるので、該非反転圧縮増幅器６の出力電圧も上昇する。
【００５４】
該非反転圧縮増幅器６の出力電圧が該ＣＭＯＳノン・インバータ２に電源電圧として供給されている。ところで、ＣＭＯＳノン・インバータ２の識別閾値は当該ＣＭＯＳノン・インバータ２に供給されている電源電圧の１／２であるので、該ＣＭＯＳノン・インバータ２の識別閾値も上昇し、該ＣＭＯＳノン・インバータ２の出力パルスの幅が狭くなる。
【００５５】
従って、該自動レベル制御回路３の出力パルスの幅も狭くなる。これを、図２（ハ）において細い実線の波形によって示している。
【００５６】
ところで、該ＣＭＯＳノン・インバータ２の出力は該自動レベル制御回路３によって一定振幅に制御されるので、該自動レベル制御回路３の出力を図１の平均値検出回路４で平均値検出した電圧は低下する。
【００５７】
従って、該非反転圧縮増幅器６の出力電圧が低下し、該ＣＭＯＳノン・インバータ２の識別閾値も低下して、該ＣＭＯＳノン・インバータ２の出力パルスの幅が広がるように制御がかかる。
【００５８】
更に、該非反転圧縮増幅器６の出力電圧の１／２が該非反転圧縮増幅器６の反転入力端子に基準電圧として供給されているので、上記帰還によって該平均値検出回路４の出力と該非反転圧縮増幅器６の出力電圧の１／２とが最終的に一致するように制御がかかる。
【００５９】
即ち、該ＣＭＯＳノン・インバータ２の識別閾値と信号の平均値とが等しくなるように制御がかかる。これは、とりもなおさず信号のパルス幅が広がる方向の変動が抑圧されることを示す。
【００６０】
上記においては入力信号のパルス幅が広がる場合を想定して説明したが、入力信号のパルス幅が狭くなっても同様にパルス幅の変動が抑圧される。
【００６１】
かくの如くして、入力信号のパルス幅に変動があっても出力信号においてはパルス幅の変動が抑圧される。
【００６２】
しかも、上記パルス幅の制御において可変抵抗などの可変素子の人為的な調整を必要としない。従って、小型で低価格なパルス幅制御回路を得ることができる。
【００６３】
図３は、本発明の第二の実施の形態である。
【００６４】
図３において、１は低域通過ろ波器、２はＣＭＯＳノン・インバータ、３は自動レベル制御回路、４は平均値検出回路、６は非反転圧縮増幅器、７はピーク検出回路、８は直流遮断コンデンサである。
【００６５】
又、該ＣＭＯＳノン・インバータ２は，Ｐ−ＣＨ型ＭＯＳトランジスタ２−１、Ｎ−ＣＨ型ＭＯＳトランジスタ２−２、Ｐ−ＣＨ型ＭＯＳトランジスタ２−３及びＮ−ＣＨ型ＭＯＳトランジスタ２−４によって構成される。
【００６６】
更に、該平均値検出回路４の構成は、図１１に示す如く、直列枝に抵抗、並列枝にコンデンサを備える回路で構成すればよい。そして、その時定数は信号のマーク率を規定する時間より長く設定しておけば、マークとスペースの微視的な率が変動しても信号の正しい平均値を求めることができる。
【００６７】
又、該ピーク検出回路７の構成は、図１２に示す如く、直列枝にダイオード、並列枝にコンデンサを備える回路で構成すればよい。
【００６８】
図３の構成においては、入力信号を該低域通過ろ波器１に通してパルス波形から高周波成分を減衰させた波形に変換し、該低域通過ろ波器１の出力を該ＣＭＯＳノン・インバータ２に供給し、該ＣＭＯＳノン・インバータ２の出力を該自動レベル制御回路３に供給し、該自動レベル制御回路３の出力を２分割して、一方を該平均値検出回路４に供給し、もう一方を該直流遮断コンデンサ８を介して該ピーク検出回路７に供給し、該平均値検出回路４の出力を該非反転圧縮増幅器６の非反転入力端子に供給し、該ピーク検出回路７の出力を該非反転圧縮増幅器６の反転入力端子に供給し、該非反転圧縮増幅器６の出力を該ＣＭＯＳノン・インバータ２に電源電圧として供給する。
【００６９】
ここでは、入力信号のパルス幅が広がった場合を想定して説明する。
【００７０】
入力信号は該低域通過ろ波器１を通過すると高周波成分が減衰させられて、レベルが漸増／漸減する波形に変換される。この波形を該ＣＭＯＳノン・インバータ２の識別閾値で識別してパルス波形に戻す。
【００７１】
今は、入力信号のパルス幅が広がった場合を想定しているので、該ＣＭＯＳノン・インバータ２の出力におけるパルス幅も広くなり、従って、該自動レベル制御回路３の出力においてもパルス幅が広くなる。
【００７２】
該自動レベル制御回路３の出力が該平均値検出回路４に供給されるので、該平均値検出回路４の出力は上昇し、従って、該非反転圧縮増幅器６の出力も上昇する。
【００７３】
これにつれて、該ＣＭＯＳノン・インバータ２の識別閾値が上昇するので、該ＣＭＯＳノン・インバータ２の出力波形のパルス幅は狭くなる方向に変化する。
【００７４】
従って、該自動レベル制御回路３の出力の平均値は低下し、該非反転圧縮増幅器６の出力も低下する方向に変化するので、該ＣＭＯＳノン・インバータ２の識別閾値が低下する。
【００７５】
これにより、該ＣＭＯＳノン・インバータの出力波形においてパルス幅は広くなる方向に制御がかかる。
【００７６】
更に、該自動レベル制御回路３の出力の直流を遮断した信号が該ピーク検出回路７に供給される。従って、該ピーク検出回路７の出力は該自動レベル制御回路４の出力振幅の１／２の電圧となる。
【００７７】
即ち、該ＣＭＯＳノン・インバータ２の識別閾値と信号の平均値とが等しくなるように制御がかかる。これは、とりもなおさず信号のパルス幅が広がる方向の変動が抑圧されることを示す。
【００７８】
上記においては入力信号のパルス幅が広がる場合を想定して説明したが、入力信号のパルス幅が狭くなっても同様にパルス幅の変動が抑圧される。
【００７９】
かくの如くして、入力信号のパルス幅に変動があっても出力信号においてはパルス幅の変動が抑圧される。
【００８０】
しかも、上記パルス幅の制御において可変抵抗などの可変素子の人為的な調整を必要としない。従って、小型で低価格なパルス幅制御回路を得ることができる。
【００８１】
図４は、本発明の第三の実施の形態である。
【００８２】
図４において、１は低域通過ろ波器、２はＣＭＯＳノン・インバータ、３は自動レベル制御回路、４は平均値検出回路、５は分圧回路、６は非反転圧縮増幅器、８は直流遮断コンデンサ、９は第二の平均値検出回路である。
【００８３】
又、該ＣＭＯＳノン・インバータ２は，Ｐ−ＣＨ型ＭＯＳトランジスタ２−１、Ｎ−ＣＨ型ＭＯＳトランジスタ２−２、Ｐ−ＣＨ型ＭＯＳトランジスタ２−３及びＮ−ＣＨ型ＭＯＳトランジスタ２−４によって構成され、該分圧回路５は抵抗５−１及び抵抗５−２によって構成される。
【００８４】
更に、該平均値検出回路４及び該第二の平均値検出回路９の構成は、図１１に示す如く、直列枝に抵抗、並列枝にコンデンサを備える回路で構成すればよい。そして、その時定数は信号のマーク率を規定する時間より長く設定しておけば、マークとスペースの微視的な率が変動しても信号の正しい平均値を求めることができる。
【００８５】
図４の構成においては、入力信号を該低域通過ろ波器１に通してパルス波形から高周波成分を減衰させた波形に変換し、該低域通過ろ波器１の出力を該ＣＭＯＳノン・インバータ２に供給し、該ＣＭＯＳノン・インバータ２の出力を該自動レベル制御回路３に供給し、該自動レベル制御回路３の出力を２分割して、一方を該平均値検出回路４に供給し、もう一方を該直流遮断コンデンサ８と該分圧回路５を介して該第二の平均値検出回路９に供給し、該平均値検出回路４の出力を該非反転圧縮増幅器６の非反転入力端子に供給し、該第二の平均値検出回路９の出力を該非反転圧縮増幅器６の反転入力端子に供給し、該非反転圧縮増幅器６の出力を該ＣＭＯＳノン・インバータ２に電源電圧として供給すると共に、該分圧回路５の一端にも供給する。
【００８６】
ここでは、入力信号のパルス幅が広がった場合を想定して説明する。
【００８７】
入力信号は該低域通過ろ波器１を通過すると高周波成分が減衰させられて、レベルが漸増／漸減する波形に変換される。この波形を該ＣＭＯＳノン・インバータ２の識別閾値で識別してパルス波形に戻す。
【００８８】
今は、入力信号のパルス幅が広がった場合を想定しているので、該ＣＭＯＳノン・インバータ２の出力におけるパルス幅も広くなり、従って、該自動レベル制御回路３の出力においてもパルス幅が広くなる。
【００８９】
該自動レベル制御回路３の出力が該平均値検出回路４に供給されるので、該平均値検出回路４の出力は上昇し、従って、該非反転圧縮増幅器６の出力も上昇する。
【００９０】
これにつれて、該ＣＭＯＳノン・インバータ２の識別閾値が上昇するので、該ＣＭＯＳノン・インバータ２の出力波形のパルス幅は狭くなる方向に変化する。
【００９１】
従って、該自動レベル制御回路３の出力の平均値は低下し、該非反転圧縮増幅器６の出力も低下する方向に変化するので、該ＣＭＯＳノン・インバータ２の識別閾値が低下する。
【００９２】
これにより、該ＣＭＯＳノン・インバータ２の出力波形においてパルス幅は広くなる方向に制御がかかる。
【００９３】
更に、該自動レベル制御回路３の出力の直流を遮断した信号に該非反転圧縮増幅器６の出力を該分圧回路５で分圧した電圧を重畳した信号が該第二の平均値検出回路９に供給される。従って、該第二の平均値検出回路９の出力は該非反転圧縮増幅器６の出力振幅の１／２の電圧となる。
【００９４】
即ち、該ＣＭＯＳノン・インバータ２の識別閾値と信号の平均値とが等しくなるように制御がかかる。これは、とりもなおさず信号のパルス幅が広がる方向の変動が抑圧されることを示す。
【００９５】
上記においては入力信号のパルス幅が広がる場合を想定して説明したが、入力信号のパルス幅が狭くなっても同様にパルス幅の変動が抑圧される。
【００９６】
かくの如くして、入力信号のパルス幅に変動があっても出力信号においてはパルス幅の変動が抑圧される。
【００９７】
しかも、上記パルス幅の制御において可変抵抗などの可変素子の人為的な調整を必要としない。従って、小型で低価格なパルス幅制御回路を得ることができる。
【００９８】
図４の構成でも、該第二の平均値検出回路９の出力が該非反転圧縮増幅器６の出力の１／２に等しくなるので、基本的には図１の構成の動作と同じであるが、該平均値検出回路４と該第二の平均値検出回路９の特性が理想的な平均値検出回路の特性からの誤差を持っている場合にも、それらの誤差を打ち消すことができる。
【００９９】
図５は、本発明の第一の実施の形態の変形である。
【０１００】
図５において、１は低域通過ろ波器、２ａはＣＭＯＳインバータ、３は自動レベル制御回路、４は平均値検出回路、５は分圧回路、６は非反転圧縮増幅器、７はピーク検出回路、１６は反転側も非反転側も電圧利得の絶対値が１である差動増幅器である。
【０１０１】
又、該ＣＭＯＳインバータ２ａは，Ｐ−ＣＨ型ＭＯＳトランジスタ２−１、Ｎ−ＣＨ型ＭＯＳトランジスタ２−２によって構成され、該分圧回路５は抵抗５−１及び抵抗５−２によって構成される。
【０１０２】
更に、該平均値検出回路４の構成は、図１１に示す如く、直列枝に抵抗、並列枝にコンデンサを備える回路で構成すればよい。そして、その時定数は信号のマーク率を規定する時間より長く設定しておけば、マークとスペースの微視的な率が変動しても信号の正しい平均値を求めることができる。
【０１０３】
又、該ピーク検出回路７の構成は、図１２に示す如く、直列枝にダイオード、並列枝にコンデンサを備える回路で構成すればよい。
【０１０４】
尚、反転側も非反転側も電圧利得の絶対値が１である差動増幅器１６は、演算増幅器によってボルテージ・フォロワを形成し、該ボルテージ・フォロワの非反転入力端子側に１／２分圧回路を接続すれば実現できる。
【０１０５】
図５の構成においては、入力信号を該低域通過ろ波器１に通してパルス波形から高周波成分を減衰させたレベルが漸増／漸減する波形に変換し、該低域通過ろ波器１の出力を該ＣＭＯＳインバータ（Complementary Metal-Oxide Semiconductor Invertor) ２ａに供給し、該ＣＭＯＳインバータ２ａの出力を該自動レベル制御回路３に供給し、該自動レベル制御回路３の出力を該平均値検出回路４によって平均値検出すると共に該ピーク検出回路７によってピーク検出し、該平均値検出回路４の出力を該差動増幅器１６の反転入力端子に供給し、該ピーク検出回路の出力を該差動増幅器の非反転入力端子に供給し、該差動増幅器１６の出力を該非反転圧縮増幅器６の非反転入力端子に供給し、該非反転圧縮増幅器６の反転入力端子には該分圧回路５によって該非反転圧縮増幅器６の出力の１／２の電圧を基準電圧として供給し、該非判定圧縮増幅器６の出力を該ＣＭＯＳインバータ２ａの電源電圧として供給する。そして、該自動レベル制御回路３の出力をパルス幅制御回路の出力とする。
【０１０６】
該低域通過ろ波器１の出力を該ＣＭＯＳインバータ２ａに供給する場合、入力信号のデューティ比が大きくなると該平均値検出回路４の出力が低下する。
【０１０７】
該平均値回路４の出力を直接該非反転圧縮増幅器６の非反転入力端子に供給すると、該ＣＭＯＳインバータ２ａの閾値が低下し、該平均値検出回路の出力は一層低下して、信号のデューティ比を元に戻す制御が不可能である。
【０１０８】
上記制御が可能になるのは、入力信号のデューティ比が大きくなった時に該ＣＭＯＳインバータの電源電圧が高くできる場合である。このために、一見圧縮増幅器の極性を反転させればよいように思われる。
【０１０９】
しかし、圧縮増幅器の極性を単に逆転させると、該分圧回路５によって圧縮増幅器に正帰還がかかってしまい、安定な動作を得ることが不可能になる。
【０１１０】
そこで、該ピーク検出回路７と該差動増幅器１６を設けて、該ピーク検出回路７の出力から該平均値検出回路４の出力を引算した電圧を生成して該比反転圧縮増幅器６の比反転入力端子に供給すれば、図１の構成において入力電圧のデューティ比が大きくなった時に該比反転圧縮増幅器６の比反転入力端子に供給されるのと全く同じ電圧が供給でき、信号のデューティ比の制御が可能になる。
【０１１１】
従って、図１においてＣＭＯＳノン・インバータを使用して信号のデューティ比を制御するための構成を示してきたが、ＣＭＯＳインバータを用いても同じことが可能になる。
【０１１２】
即ち、図１と図５に示した技術は本質的に、入力信号波形の高周波成分を減衰させた信号波形を識別するＣＭＯＳゲートと、該ＣＭＯＳゲートの出力波形の平均値を検出する平均値検出回路と、自己の出力の１／２の電圧を反転入力端子に受け、該平均値検出回路の出力の変化を非反転入力端子に受け、出力を該ＣＭＯＳゲートに電源電圧として供給する非反転圧縮増幅器とを備えるパルス幅制御回路であるということができる。
【０１１３】
そして、図５の構成に示した技術は、図３及び図４の構成に対しても適用できることはいうまでもない。
【０１１４】
さて、図１、図３、図４及び図５の構成においては一貫して、ＣＭＯＳゲートの出力を自動レベル制御回路に供給し、該自動レベル制御回路の出力を平均値検出回路又はピーク検出回路に供給する構成を示してきた。しかし、本発明は上記構成に限定されるものではなく、該ＣＭＯＳゲートの出力を直接平均値検出回路又はピーク検出回路に供給する構成でもパルス幅の制御が可能である。これは、既に説明したパルス幅制御の動作を上記構成について確認すれば明らかであるが敢えて付言すれば、入力信号のデューティ比が変化して上記デューティ比の制御動作に入る瞬間には該ＣＭＯＳゲートの出力振幅は該非反転圧縮増幅器６が供給する所定の電圧によって決まっているので、該平均値検出回路４においてＣＭＯＳゲートの出力の平均値の変化を必ず検出できるからである。
【０１１５】
尚、上記構成の場合、デューティ比を制御している間には該ＣＭＯＳゲートの出力の論理レベルが入力パルス幅によって変動しうるので、該ＣＭＯＳゲートと該平均値検出回路又は該ピーク検出回路との接続点の後に自動レベル制御回路を配置し、該自動レベル制御回路の出力をパルス幅制御回路の出力とする構成にすることが望ましい。
【０１１６】
図６は、本発明の第四の実施の形態である。
【０１１７】
図６において、１は低域通過ろ波器、２はＣＭＯＳノン・インバータ、３は自動レベル制御回路、５ａは分圧回路、１０は緩衝増幅器である。
【０１１８】
又、該ＣＭＯＳノン・インバータ２は，Ｐ−ＣＨ型ＭＯＳトランジスタ２−１、Ｎ−ＣＨ型ＭＯＳトランジスタ２−２、Ｐ−ＣＨ型ＭＯＳトランジスタ２−３及びＮ−ＣＨ型ＭＯＳトランジスタ２−４によって構成され、該分圧回路５ａは抵抗５−１及び温度特性を有する抵抗５−３によって構成される。
【０１１９】
図６の構成では、入力信号を該低域通過ろ波器１に通してパルス波形から高周波成分を減衰させた波形に変換し、該低域通過ろ波器１の出力を該ＣＭＯＳノン・インバータ２に供給し、該分圧回路５ａで生成させた温度特性のある電圧を該緩衝増幅器１０を介して該ＣＭＯＳノン・インバータ２に電源電圧として供給する。
【０１２０】
図６の構成への入力信号のパルス幅の温度特性が正の係数を有する場合、該抵抗５−３として正の温度係数を有する抵抗を適用すれば、パルス幅の変動を抑圧することができる。
【０１２１】
何故なら、該抵抗５−３の温度係数が正であることを想定しているので、温度が上昇すると該ＣＭＯＳノン・インバータ２に供給される電源電圧が上昇し、これにつれて該ＣＭＯＳノン・インバータ２の識別閾値も上昇する。この結果、該ＣＭＯＳノン・インバータ２の出力におけるパルス幅は狭くなり、入力信号のパルス幅の広がりを抑圧するからである。
【０１２２】
そして、温度が下降すると該ＣＭＯＳノン・インバータ２に供給される電源電圧も下降し、これにつれて該ＣＭＯＳノン・インバータ２の識別閾値も下降する。この結果、該ＣＭＯＳノン・インバータ２の出力におけるパルス幅は広くなり、入力信号のパルス幅の狭まりを抑圧することができる。
【０１２３】
逆に、図６の構成への入力信号のパルス幅の温度特性が負の係数を有する場合、該抵抗５−３として負の温度係数を有する抵抗を適用すれば、パルス幅の変動を抑圧することができる。
【０１２４】
何故なら、該抵抗５−３の温度係数が負であることを想定しているので、温度が上昇すると該ＣＭＯＳノン・インバータ２に供給される電源電圧が下降し、これにつれて該ＣＭＯＳノン・インバータ２の識別閾値も下降する。この結果、該ＣＭＯＳノン・インバータ２の出力におけるパルス幅は広くなり、入力信号のパルス幅の狭まりを抑圧するからである。
【０１２５】
そして、温度が下降すると該ＣＭＯＳノン・インバータ２に供給される電源電圧が上昇し、これにつれて該ＣＭＯＳノン・インバータ２の識別閾値も上昇する。この結果、該ＣＭＯＳノン・インバータ２の出力におけるパルス幅は狭くなり、入力信号のパルス幅の広がりを抑圧することができる。
【０１２６】
かくの如くして、入力信号のパルス幅に温度変動があっても出力信号においてはパルス幅の変動が抑圧される。
【０１２７】
しかも、上記パルス幅の制御において可変抵抗などの可変素子の人為的な調整を必要としない。従って、小型で低価格なパルス幅制御回路を得ることができる。
【０１２８】
そして、図６の構成の利点は、フィード・フォワード型のパルス幅制御回路で、回路構成が簡易になることが利点である。
【０１２９】
尚、図６のような単純な分圧回路ではなく、温度係数を有する抵抗を複数組み合わせる回路で温度係数を有する電圧を生成すれば、パルス幅制御の確度を向上させることができる。
【０１３０】
図７は、本発明の第四の実施の形態の変形である。
【０１３１】
図７において、１は低域通過ろ波器、２ａはＣＭＯＳインバータ、３は自動レベル制御回路、５ａは分圧回路、１０は緩衝増幅器である。
【０１３２】
又、該ＣＭＯＳインバータ２ａは，Ｐ−ＣＨ型ＭＯＳトランジスタ２−１、Ｎ−ＣＨ型ＭＯＳトランジスタ２−２によって構成され、該分圧回路５ａは抵抗５−１及び温度特性を有する抵抗５−３によって構成される。
【０１３３】
図７の構成では、入力信号を該低域通過ろ波器１に通してパルス波形から高周波成分を減衰させた波形に変換し、該低域通過ろ波器１の出力を該ＣＭＯＳインバータ２ａに供給し、該分圧回路５ａで焼死させた温度特性のある電圧を該緩衝増幅器１０を介して該ＣＭＯＳインバータ２ａに電源電圧として供給する。
【０１３４】
図７の構成への入力信号のパルス幅の温度特性が正の係数を有する場合、該抵抗５−３として正の温度係数を有する抵抗を適用すれば、パルス幅の変動を抑圧することができる。
【０１３５】
何故なら、該抵抗５−３の温度係数が正であることを想定しているので、温度が上昇すると該ＣＭＯＳインバータ２ａに供給される電源電圧が上昇し、これにつれて該ＣＭＯＳインバータ２ａの識別閾値も上昇する。この結果、該ＣＭＯＳインバータ２ａの出力におけるパルス幅は狭くなり、入力信号のパルス幅の広がりを抑圧するからである。
【０１３６】
そして、温度が下降すると該ＣＭＯＳインバータ２ａに供給される電源電圧も下降し、これにつれて該ＣＭＯＳインバータ２ａの識別閾値も下降する。この結果、該ＣＭＯＳインバータ２ａの出力におけるパルス幅は広くなり、入力信号のパルス幅の狭まりを抑圧することができる。
【０１３７】
逆に、図７の構成への入力信号のパルス幅の温度特性が負の係数を有する場合、該抵抗５−３として負の温度係数を有する抵抗を適用すれば、パルス幅の変動を抑圧することができる。
【０１３８】
何故なら、該抵抗５−３の温度係数が負であることを想定しているので、温度が上昇すると該ＣＭＯＳインバータ２ａに供給される電源電圧が下降し、これにつれて該ＣＭＯＳインバータ２ａの識別閾値も下降する。この結果、該ＣＭＯＳインバータ２ａの出力におけるパルス幅は広くなり、入力信号のパルス幅の狭まりを抑圧するからである。
【０１３９】
そして、温度が下降すると該ＣＭＯＳインバータ２ａに供給される電源電圧が上昇し、これにつれて該ＣＭＯＳインバータ２ａの識別閾値も上昇する。この結果、該ＣＭＯＳインバータ２ａの出力におけるパルス幅は狭くなり、入力信号のパルス幅の広がりを抑圧することができる。
【０１４０】
かくの如くして、入力信号のパルス幅に温度変動があっても出力信号においてはパルス幅の変動が抑圧される。
【０１４１】
しかも、上記パルス幅の制御において可変抵抗などの可変素子の人為的な調整を必要としない。従って、小型で低価格なパルス幅制御回路を得ることができる。
【０１４２】
そして、図７の構成の利点は、フィード・フォワード型のパルス幅制御回路で、回路構成が簡易になることが利点である。
【０１４３】
尚、図７のような単純な分圧回路ではなく、温度係数を有する抵抗を複数組み合わせる回路で温度係数を有する電圧を生成すれば、パルス幅制御の確度を向上させることができる。
【０１４４】
さて、図６の構成と図７の構成は、ＣＭＯＳノン・インバータとＣＭＯＳインバータが異なり、温度係数を有する抵抗の温度係数の正負が異なるだけで、本質的には同じ構成である。即ち、図６と図７の構成は、温度係数を有する電圧を電源電圧として受け、入力信号波形の高周波成分を減衰させられた波形を識別するＣＭＯＳゲートによってパルス幅を制御するパルス幅制御回路であるということができる。
【０１４５】
図８は、本発明の第五の実施の形態で、図１の構成のパルス幅制御回路と電気・光変換回路を組み合わせてなる電気・光変換回路の構成を示す。
【０１４６】
図８において、１は低域通過ろ波器、２はＣＭＯＳノン・インバータ、３は自動レベル制御回路、４は平均値検出回路、５は分圧回路、６は非反転圧縮増幅器である。
【０１４７】
又、該ＣＭＯＳノン・インバータ２は，Ｐ−ＣＨ型ＭＯＳトランジスタ２−１、Ｎ−ＣＨ型ＭＯＳトランジスタ２−２、Ｐ−ＣＨ型ＭＯＳトランジスタ２−３及びＮ−ＣＨ型ＭＯＳトランジスタ２−４によって構成され、該分圧回路５は抵抗５−１及び抵抗５−２によって構成される。
【０１４８】
更に、該平均値検出回路４の構成は、図１１に示す如く、直列枝に抵抗、並列枝にコンデンサを備える回路で構成すればよい。そして、その時定数は信号のマーク率を規定する時間より長く設定しておけば、マークとスペースの微視的な率が変動しても信号の正しい平均値を求めることができる。
【０１４９】
そして、上記の構成要素によって図１に示したパルス幅制御回路を構成する。
【０１５０】
次いで、１１はレーザ・ダイオード駆動回路（図ではＬＤ駆動回路と標記している。以降も同様に標記する。）、１２は電気信号を光信号に変換するレーザ・ダイオード、１３は該レーザ・ダイオード１２の出力光の一部であるバック光を受けて再び電気変換するフォト・ダイオード、１４は該フォト・ダイオード１３の出力電流を電圧変換する抵抗、１５は該レーザ・ダイオード１２の出力光のパワーを制御する自動光パワー制御回路である。
【０１５１】
尚、該自動光パワー制御回路１５は、図１３に示す如く、フォト・ダイオードＰＤが光・電気変換して生成する電流を電圧変換した電圧を直流に変換する平均値検出回路又はピーク検出回路と、該平均値検出回路又は該ピーク検出回路が基準状態の時に出力する電圧ＶREF を非反転入力端子に受け、該平均値検出回路又は該ピーク検出回路の出力を反転入力端子に受けて出力をレーザ・ダイオード駆動回路（図ではＬＤ駆動回路と標記している。）に供給する反転圧縮増幅器によって構成すればよい。
【０１５２】
図８の構成では、図１の構成によってパルス幅を制御された信号を該レーザ・ダイオード駆動回路１１に供給して自動光パワー制御がかかった該レーザ・ダイオード１２によって光信号に変換する。
【０１５３】
従って、該レーザ・ダイオード１２の出力光のパルス幅も制御されたものになり、後段の回路にパルス幅の変動をそのまま伝えることを防止することができる。
【０１５４】
しかも、上記パルス幅の制御において可変抵抗などの可変素子の人為的な調整を必要としない。従って、小型で低価格な電気・光変換回路を得ることができる。
【０１５５】
尚、図８では図１のパルス幅制御回路と電気・光変換回路を組み合わせた電気・光変換回路を説明したが、この組み合わせは図３乃至図７のパルス幅制御回路と電気・光変換回路についても可能であることはいうまでもない。
【０１５６】
図９は、本発明の第六の実施の形態である。
【０１５７】
図９において、１は低域通過ろ波器、２はＣＭＯＳノン・インバータ、６は非反転圧縮増幅器、７はピーク検出回路、１１はレーザ・ダイオード駆動回路、１２はレーザ・ダイオード、１３はフォト・ダイオード、１４は抵抗、１５は自動光パワー制御回路である。
【０１５８】
又、該ＣＭＯＳノン・インバータ２は，Ｐ−ＣＨ型ＭＯＳトランジスタ２−１、Ｎ−ＣＨ型ＭＯＳトランジスタ２−２、Ｐ−ＣＨ型ＭＯＳトランジスタ２−３、Ｎ−ＣＨ型ＭＯＳトランジスタ２−４によって構成される。
【０１５９】
更に、該ピーク検出回路７の構成は、図１２に示す如く、直列枝にダイオード、並列枝にコンデンサを備える回路で構成すればよい。
【０１６０】
図９の構成では、入力信号を該低域通過ろ波器１に通してパルス波形から高周波成分を減衰させた波形に変換し、該低域通過ろ波器１の出力を該ＣＭＯＳノン・インバータ２に供給し、該ＣＭＯＳノン・インバータ２の出力を該レーザ・ダイオード駆動回路１１に供給し、該レーザ・ダイオード１２を駆動して電気信号を光信号に変換する。そして、該レーザ・ダイオード１２の出力光の一部であるバック光を該フォト・ダイオード１３で受けて電気変換し、該抵抗１４によって電圧変換する。
【０１６１】
該抵抗１４の端子電圧を、一方では該自動光パワー制御回路１５に供給して、該レーザ・ダイオード１２の出力光レベルを一定に制御する。又、該抵抗１４の端子電圧を、もう一方では該ピーク検出回路７に供給し、該ピーク検出回路７の出力を、反転入力端子に基準電圧ＶREF を供給された該非反転圧縮増幅器６の反転入力端子に供給し、該非反転圧縮増幅器６の出力を該ＣＭＯＳノン・インバータ２に電源電圧として供給する。
【０１６２】
今、入力信号のパルス幅が広くなったとして図９の構成の動作を説明する。
【０１６３】
入力信号のパルス幅が広くなると、高周波成分を減衰させられた信号を該ＣＭＯＳノン・インバータ２で識別した信号のパルス幅は広くなる。この信号で該レーザ・ダイオード駆動回路１１が自動光パワー制御がかかった該レーザ・ダイオード１２を駆動するので、該レーザ・ダイオード１２の出力光のパルス振幅は低下する。
【０１６４】
従って、該抵抗１４の端子電圧も低下するので、該非反転圧縮増幅器６は該ＣＭＯＳノン・インバータ２に低い電源電圧を供給することになる。電源電圧が低下するので、該ＣＭＯＳノン・インバータ２の識別閾値も低下し、該ＣＭＯＳインバータ２ａのパルス幅を狭くするように制御する。
【０１６５】
そして、該非反転圧縮増幅器６の非反転入力端子に供給されている基準電圧ＶREF と該ピーク検出回路７の出力電圧が等しくなるように制御が働いて図９の構成の各部のレベルが安定する。
【０１６６】
そして、入力信号のパルス幅が狭くなっても、同様にパルス幅の狭まりを抑圧するように制御が働く。
【０１６７】
かくの如くして、図９の構成によって入力信号のパルス幅に変動があっても出力光のパルス幅を一定に保つことができる。
【０１６８】
しかも、上記パルス幅の制御において可変抵抗などの可変素子の人為的な調整を必要としない。従って、小型で低価格な電気・光変換回路を得ることができる。
【０１６９】
そして、図９の構成の利点は、パルス幅制御を行なうループの中に電気・光変換を行なう回路が入っているために、レーザ・ダイオードの出力特性の閾値に個体差があってもレーザ・ダイオードの出力光のパルス幅を一定に保つことができる点にある。
【０１７０】
図１０は、本発明の第六の実施の形態の変形である。
【０１７１】
図１０において、１は低域通過ろ波器、２ａはＣＭＯＳインバータ、６ａは反転圧縮増幅器、７はピーク検出回路、１１はレーザ・ダイオード駆動回路、１２は電気信号を光信号に変換するレーザ・ダイオード、１３は該レーザ・ダイオード１２の出力光の一部であるバック光を受けて再び電気変換するフォト・ダイオード、１４は該フォト・ダイオード１３の出力電流を電圧変換する抵抗、１５は該レーザ・ダイオード１２の出力光のパワーを制御する自動光パワー制御回路である。
【０１７２】
又、該ＣＭＯＳインバータ２ａは，Ｐ−ＣＨ型ＭＯＳトランジスタ２−１、Ｎ−ＣＨ型ＭＯＳトランジスタ２−２によって構成される。
【０１７３】
更に、該ピーク検出回路７の構成は、図１２に示す如く、直列枝にダイオード、並列枝にコンデンサを備える回路で構成すればよい。
【０１７４】
最後に、該自動光パワー制御回路は図１３の如く、平均値検出回路又はピーク検出回路と、該平均値検出回路又はピーク検出回路が基準状態で出力する基準電圧を反転入力端子に受け、該平均値検出回路又はピーク検出回路の出力電圧を非反転入力端子に受ける反転圧縮増幅器によって構成され、該反転圧縮増幅器の出力電圧によって該レーザ・ダイオード駆動回路のバイアス電流を制御するように構成する。
【０１７５】
図１０の構成では、入力信号を該低域通過ろ波器１に通して高周波成分を抑圧した信号に変換し、該低域通過ろ波器１の出力信号を該ＣＭＯＳインバータ２ａに供給し、該ＣＭＯＳインバータ２ａの出力を該レーザ・ダイオード駆動回路１１に供給し、該レーザ・ダイオード１２によって電気信号を光信号に変換する。
【０１７６】
該レーザ・ダイオード１２の出力光の一部であるバック光を該フォト・ダイオード１３によって再び電気信号に変換して該抵抗１４によって電圧変換する。
【０１７７】
該抵抗１４の端子電圧を２分割し、一方は該自動光パワー制御回路１５に供給して該レーザ・ダイオード駆動回路１１のバイアス電流を制御して該レーザ・ダイオード１２の出力パワーを一定に制御する。
【０１７８】
同時に、該抵抗１４の端子電圧は該ピーク検出回路７に供給され、該ピーク検出回路７の出力電圧を該ＣＭＯＳインバータ２ａの電源電圧として供給する。
【０１７９】
今，入力電気信号のパルス幅が広くなったとする。この時には該ＣＭＯＳインバータ２ａの出力信号においてはパルス幅が狭くなり、この信号が該レーザ・ダイオード駆動回路１１に供給されて該レーザ・ダイオード１２を駆動する。
【０１８０】
ところで、該レーザ・ダイオード１２には自動光パワー制御がかかっているので、該レーザ・ダイオード駆動回路１１の入力パルス幅が狭くなると該レーザ・ダイオード１２の出力光のパワーを一定に保つために該レーザ・ダイオード１２の出力光の振幅を上昇させる方向に制御がかかる。
【０１８１】
従って、該ピーク検出回路７の出力電圧も上昇する方向に変化する。この電圧が該反転圧縮増幅器６ａの非反転入力端子に供給され、該反転圧縮増幅器６ａの出力が該ＣＭＯＳインバータ２ａに電源電圧として供給されるので、該ＣＭＯＳインバータ２ａの識別閾値も上昇し、該ＣＭＯＳインバータ２ａの出力信号のパルス幅が狭くなる方向に制御がかかる。
【０１８２】
かくの如くして、入力信号のパルス幅が広くなっても該レーザ・ダイオード１２の出力光のパルス幅の広がりは抑圧される。
【０１８３】
同様に、入力信号のパルス幅が狭くなっても該レーザ・ダイオード１２の出力光のパルス幅の狭まりは抑圧される。
【０１８４】
従って、図１０の構成によって入力信号のパルス幅が変動しても、レーザ・ダイオードから出力される光信号のパルス幅の変動が抑圧される。
【０１８５】
しかも、上記パルス幅の制御において可変抵抗などの可変素子の人為的な調整を必要としない。従って、小型で低価格な電気・光変換回路を得ることができる。
【０１８６】
そして、図１０の構成の利点は、パルス幅制御を行なうループの中に電気・光変換を行なう回路が入っているために、レーザ・ダイオードの出力特性の閾値に個体差があってもレーザ・ダイオードの出力光のパルス幅を一定に保つことができる点にある。
【０１８７】
さて、図９の構成と図１０の構成は、ＣＭＯＳノン・インバータとＣＭＯＳインバータが異なり、非反転圧縮増幅器と反転圧縮増幅器が異なるものの、本質的には同じ構成である。即ち、図９と図１０の構成は、入力信号波形の高周波成分を減衰させた信号波形を識別するＣＭＯＳゲートと、該ＣＭＯＳゲートの出力を受けるレーザ・ダイオード駆動回路と、該レーザ・ダイオード駆動回路によって駆動されて電気信号を光信号に変換するレーザ・ダイオードと、該レーザ・ダイオードのバック光を電気変換するフォト・ダイオードと、該フォト・ダイオードの出力電流を電圧変換した電圧によって該レーザ・ダイオード駆動回路のバイアスを制御して該レーザ・ダイオードに自動光パワー制御をかける自動光パワー制御回路と、該フォト・ダイオードの出力電流を電圧変換した電圧のピーク値を検出し、検出したピーク値によって該ＣＭＯＳゲートの電源電圧を制御するピーク検出回路とを備える電気・光変換回路であるということができる。
【０１８８】
【発明の効果】
以上詳述した如く、本発明により、パルス幅が変動した入力信号を受けても一定のパルス幅の信号を出力する小型で低価格なパルス幅制御回路が得られ、上記パルス幅制御技術を適用する小型で低価格な電気・光変換回路が得られる。
【図面の簡単な説明】
【図１】  本発明の第一の実施の形態。
【図２】  図１の構成の動作を説明する図。
【図３】  本発明の第二の実施の形態。
【図４】  本発明の第三の実施の形態。
【図５】  本発明の第一の実施の形態の変形。
【図６】  本発明の第四の実施の形態。
【図７】  本発明の第四の実施の形態の変形。
【図８】  本発明の第五の実施の形態。
【図９】  本発明の第六の実施の形態。
【図１０】  本発明の第六の実施の形態の変形。
【図１１】  平均値検出回路の例。
【図１２】  ピーク検出回路の例。
【図１３】  自動光パワー制御回路の例。
【図１４】  従来のパルス幅制御回路の例。
【図１５】  従来の電気・光変換回路の例。
【符号の説明】
１  低域通過ろ波器（ＬＰＦ）
２  ＣＭＯＳノン・インバータ
２ａ  ＣＭＯＳインバータ
２−１  Ｐ−ＣＨ型ＭＯＳトランジスタ
２−２  Ｎ−ＣＨ型ＭＯＳトランジスタ
２−３  Ｐ−ＣＨ型ＭＯＳトランジスタ
２−４  Ｎ−ＣＨ型ＭＯＳトランジスタ
３  自動レベル制御回路（ＡＬＣ回路）
４  平均値検出回路
５  分圧回路
５ａ  分圧回路
５−１  抵抗
５−２  抵抗
５−３  温度特性を有する抵抗
６  非反転圧縮増幅器
６ａ  反転圧縮増幅器
７  ピーク検出回路
８  直流遮断コンデンサ
９  第二の平均値検出回路
１０  緩衝増幅器
１１  レーザ・ダイオード駆動回路（ＬＤ駆動回路）
１２  レーザ・ダイオード
１３  フォト・ダイオード
１４  抵抗
１５  自動光パワー制御回路（ＡＰＣ回路）
１６  差動増幅器
５０  緩衝増幅器
５１  積分回路
５１−１  抵抗
５１−２  コンデンサ
５２  パルス幅の人為的な調整回路
５２−１  直流遮断コンデンサ
５２−２  抵抗
５２−３  可変抵抗
５２−４  インバータ
５３  レーザ・ダイオード駆動回路（ＬＤ駆動回路）
５４  レーザ・ダイオード
５５  フォト・ダイオード
５６  抵抗
５７  自動光パワー制御回路（ＡＰＣ回路）
【図１】
0003804336.tif 000002
【図２】
0003804336.tif 000003
【図３】
0003804336.tif 000004
【図４】
0003804336.tif 000005
【図５】
0003804336.tif 000006
【図６】
0003804336.tif 000007
【図７】
0003804336.tif 000008
【図８】
0003804336.tif 000009
【図９】
0003804336.tif 000010
【図１０】
0003804336.tif 000011
【図１１】
0003804336.tif 000012
【図１２】
0003804336.tif 000013
【図１３】
0003804336.tif 000014
【図１４】
0003804336.tif 000015
【図１５】
0003804336.tif 000016