(57)【特許請求の範囲】
【請求項１】
レーザパルス幅変調(PWM)により階調制御を行うPWM発生回路と、閾値ncを保持する閾値配列とを備え、ｔbit（ｔ≧８）の入力階調値niをこの入力階調値niと前記閾値ncとの差分値△n=ni-ncに基いてPWM階調値に変換する階調処理装置において、
前記差分値Δｎの上限値を規定する閾値間隔Δｈを収めたレジスタを備え、
Δｈを保持できる最小ビット幅以上のビット幅（ｒビット）を持つ中間出力信号として、
Δｎ＜０の場合は０を出力し、
Δn≧Δhの場合には全ビット１の値を出力し、
それ以外の場合（０≦Δｎ＜Δh）の場合にはΔｎを出力する第1の信号処理部と、
前記第1の信号処理部の出力信号から削減する下位ビット数sを予めΔｈに対応づけて保持するレジスタを備え、
前記s値に基づいて、前記中間出力信号の下位ｒビットから、さらに下位のｓビットを除いた（ｒ−ｓ）ビットの信号の値をＰＷＭ階調値とする、あるいは、切り捨てられた前記出力信号の下位ｓビットが０でない場合には、前記ＰＷＭ階調値にさらに１を加算した信号を改めてＰＷＭ階調値とする第２の信号処理部を備えることを特徴とする階調処理装置。
【請求項２】
前記PWM階調値をさらに変換する参照テーブルを備えた請求項１に記載の階調処理装置。
【請求項３】
レーザパルス幅変調（ＰＷＭ）により、出力最小画素に対して、ｍビット段階（ｍ＜８）の階調制御を行うPWM発生回路と、閾値配列を備え、一画素８ビット（＝256段階）の入力画素の階調値niと、前記閾値配列の閾値ncとの差分値を求め、その差分値に基づいて、ｍビット階調段数のPWMレベル値に変換する階調値制御を行うプリンタであって、
前記出力階調値は、適当な定数n0とｓ＝１，２，３，４のいずれかの値に対して、（ni−nc＋n0）の下位ｓビットに依存しない値を対応付け、入力階調増加に対する出力画像は、２のｓ乗個の網点間で巡回的に階調増加する網点格子であることを特徴とするプリンタ。
【請求項４】
少なくとも２色以上の多色印刷を色面毎に行う請求項３記載のプリンタであって、
前記閾値配列及びｓの値は、各色面毎に変更可能であることを特徴とするプリンタ。
【請求項５】
レーザパルス幅変調(PWM)により多段階の階調制御を行うPWM発生回路と、入力画素の階調値と閾値の特定ビットを比較する複数の比較回路と、前記閾値を保存する閾値配列とを備えた階調処理装置において、
前記比較回路は、該入力画素の階調値を上位P１ビット、中位P２ビット、下位P３ビットに分割しこれに対応して前記閾値から上位ビット及び下位ビットの領域を抽出し、前記階調値の上位P１ビットと閾値の上位ビットとを比較する第一の比較回路と、
該階調値の下位P３ビットと閾値の下位ビットとを比較する第二の比較回路と、
前記第一の比較回路の比較結果が等しい場合に該入力画素の階調値の中位ビットを前記PWM発生回路に入力する階調値として選択する選択手段を備え、
該第二の比較回路の比較結果に対応した定数を該階調値の中位ビットに加算することを特徴とする階調処理装置。
【請求項６】
前記階調値の各ビットのビット数は、P1＝４，P2＝２，P3＝２、またはP1＝４，P2＝３，P3＝１、或いはP1＋P2＋P3＝８，の関係を保って可変である請求項５記載の階調処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリンタ，ファックスなどの様に、画像を点(画素)の集合として印画する画像出力装置に関する。特に、レーザパルス幅変調(Pulse Width Modulation：PWM)と複数の画素の組み合わせにより連続階調を表現するための画像処理を行う装置のための発明である。
【０００２】
【従来の技術】
従来、デジタルプリンタ等に用いられる１画素２階調(２値)のラスタ・デバイスには、ディザ法や誤差拡散法として知られる中間階調表現手段により、疑似的に中間階調を補う手法が多く用いられてきた。
【０００３】
特にディザ法では、特開昭61-125264号公報の第３ｂ図に示されているような閾値パターンによるドット集中型ディザ法と呼ばれる階調処理法がよく用いられてきた。この方法は、複数のドット配列を用いて入力階調に応じて直径の変化する網点を模擬するものである。そしてこの方法は、階調処理によって再現画像に混入するノイズが目につかない利点を持つ。さらにこの方法は、特開昭61-125264号公報の第17ａ図に示されているように、一つの閾値パターンを複数のクラスタで構成し、各クラスタで順次拡大する複数の網点を模擬する方法、いわゆるサブマトリックス法を併用することにより、網点の密度と階調数を両立させることもある程度可能となる。
【０００４】
同様の階調処理は、特公平6-85558号公報の第21図(B)にも見られる。特に特公平6-85558号公報は、さらに１画素の出力をPWMとよばれる出力レーザのパルス幅変調により３値化している。そしてこの処理方法では、第21図(B)に対応するもう一組の閾値配列である第21図(A)を併用することで、３値の出力レベルを決定する方式をとっている。
【０００５】
【発明が解決しようとする課題】
これらの方式は、階調数と分解能を両立するための工夫であるが600dpi(dots per inch)相当のレーザプリンタでは必ずしもまだ十分な特性とはいえない。グラビア印刷程度の画像再現には、網点密度にして175lpi、階調数は256階調が必要とされる。ここで、単位lpiは、「線数」と呼ばれる1インチ当たりの網点密度のこと(lines per inch)である。lpiは、プリンタエンジンそのものの解像度dpiと区別される。
【０００６】
600dpiの２値程度のプリンタでは、これ程の階調密度の網点形成は不可能である。しかし、視覚が識別可能な階調数は、空間周波数に依存しており、高周波成分にそれ程の階調数が必要とされるわけではない。
【０００７】
Roetlingの "Visual performance and image coding(SPIE/OSA(1976))"によると、空間周波数f(cycles/degree)に対する識別可能な階調数Gnは、
Gn＝1010(exp(−0.138f))(１−exp(−0.1f))＋１…（１）
によりモデル化される。
【０００８】
この式に基づいて、識別可能階調数の視覚特性をプリンタの解像度に対応して示した図を図21に示す。実線は、この(1)式による空間周波数に対する識別可能階調数である。また、破線はn値の600dpiのプリンタで可能な階調数を示す。ただし、図21では、空間周波数を各30cmの及び40cm観察距離での網点線数に換算して表示している。30cmの観察距離では、１(cycle/degree)は約10(lpi)に相当する。
【０００９】
図21で破線が実線を上回る部分は、その空間周波数に対して十分な階調性が得られることを表している。従って、この図によると、600dpiのプリンタで、十分に滑らかな階調性を得るためには、少なくとも１つのドットを５値化ないし９値化する必要があることが分かる。
【００１０】
一方で600dpiのプリンタで175lpi以上の網点を形成するには、１つの網点を３×３以下のドットの組により構成する必要を生じる。この場合の階調数は９値のプリンタであっても３×３×９＋１＝82階調となり低周波域の階調数が不足する。故に、十分な階調性を得ることは、クラスタリング手法(サブマトリックス法)のみでは不可能である。また、PWMのみで階調性を得ようとしてPWM分割数をあまり多くすることは、同じ印画速度に対してより高周波の制御回路が要求されるため、高速化、或いは実装コスト上の障害となる。
【００１１】
このため、前出の特開昭61-125264号公報に見られるようなクラスタリング手法とPWMとを併用する必要が生じる。
【００１２】
また、特公平6-85558号公報のような、ドットの濃度の1/3，2/3の濃度レベルそれぞれに対応して閾値配列を設ける手法で9値化する場合には、閾値配列と比較回路が大きくなる問題を生じる。
【００１３】
このような手法による回路構成規模や必要メモリの増大は、単純にコストアップにつながるばかりでなく、処理を専用LSI(ASIC)化する場合などの開発負担の増大につながる。
【００１４】
本発明の目的は、少ないメモリと簡易な処理回路により、ASIC内に実現容易な網点のクラスタリングとPWMが両立可能な階調処理回路を提供することより、低コストに高速高画質な階調処理を実現することにある。
【００１５】
【課題を解決するための手段】
上記問題を解決するために、入力階調値及び閾値の下位ビットの値に基づいて、複数のドット間で分散的にPWMレベルを増加させる分散PWM回路により階調処理装置を構成する。
【００１６】
【発明の実施の形態】
本発明の実施例について図面を参照して説明する。
【００１７】
図１は、本発明の階調処理装置を適用した600dpiのカラーレーザプリンタにおける画像処理の流れを示している。印刷対象となる画像データ１は、１ページ分のRGBデータとして、入力バッファ２に蓄えられる。プリンタエンジン13は、YMCKの各面(各色)毎に現像を行うため、図１の入力バッファ２以降の処理は、一つのカラー画像に対してYMCKの４面分４回繰り返す。
【００１８】
最初に４色分解手段５は、RGB点順次データからYellowを算出するように必要に応じて内部を初期化する。これに対応して、γ補正手段７はγ補正値テーブル８からYellowに対応した補正値を内部の参照テーブルにロードする。また、ディザ回路10はYellowに対応した閾値配列及びその配列のサイズデータをテーブル11からロードし、内部を初期化する。この閾値配列は、図8の閾値配列27のような0から255以下の８bitで表現される値の配列である。
【００１９】
これにより入力バッファ２から送られるRGBデータは、色補正手段３による色補正、４色分解手段５によるYellowデータへの変換、γ補正手段7による階調補正を受けた後、階調処理装置９によりPWM信号12としてプリンタエンジン13に出力する。
【００２０】
Yellow１ページ分の処理が終了すると、４色分解手段５，γ補正手段７，ディザ回路10はそれぞれ必要なパラメータをMagenta用に再ロードして初期化し、同様の処理によりMagenta１ページ分のPWM信号12をプリンタエンジン13に送出する。
【００２１】
同様にCyan，Blackに対する処理を行う。これらの各色面の切り替えは、プリンタエンジンの垂直同期信号に同期して行う。このとき、閾値配列は各色面毎に変更可能なように設定しておいてもよい。
【００２２】
次に、階調処理装置９の例を図２及び図３に示す。これらの例では、階調処理装置９への入力階調値（入力画素階調値）は256階調(８bit)、またPWMによる１dotの分割数は16個(４bit)の17段階(０〜16)としている。本実施例では入力階調値を８bitで実現しているが他のbit数で入力しても良いことは言うまでもない。
【００２３】
図２のNAND回路17含む前半の処理では、まず減算回路14にて、入力信号niの階調範囲とディザ閾値ncとの差分Δn＝ni−ncを求める。Δn＜０の場合には、減算回路14のアンダーフロー(underflow)信号により、NAND回路17からの出力を全bit０とする。０≦Δnの場合には比較回路15にて、このΔnとレジスタ19に予め設定してある差分値の上限値となる閾値間隔Δhとの比較をする。そしてΔn≧Δhの場合には、比較回路15の出力を1とし、OR回路16により入力階調値に関わらず全６bitを１(＝full)としてNAND回路17を経て出力する。そして、その他の場合(０≦Δn＜Δhの場合)にはOR回路16への入力階調値６bitをそのままNAND回路17から出力し、８bitのΔnを６bitの０〜Δh(及び全bit＝１)の値に切り詰める。
【００２４】
NAND回路17の後段では、選択回路24により、NAND回路17の出力の６bitの信号線から４bit分を、Δhによりあらかじめレジスタ20に決定しておいた値ｓ＝０〜３の値に基づいて、次のように選択する。
【００２５】
ｓ＝０の場合は、上位２bitを切り捨て下位４bitを選択。
ｓ＝１の場合は、上位１bitと下位１bitを切り捨て中位４bitを選択。
ｓ＝２の場合は、下位２bitを切り捨て上位４bitを選択。
ｓ＝３の場合は、下位３bitを切り捨て上位に１bitの０信号を付加した４bitを選択。
【００２６】
この動作は、NAND回路17の６bitの出力値をｓbit右シフトし、溢れたbitを切り捨てることと等価である。そこで以下では、ｓをbitシフト量と呼ぶ。この処理は、NAND回路17の出力値を2のｓ乗で除して余りを切り捨てることにより、PWMの分割数に合わせたbit数とすることに相当する。この意味で図２は「切り捨て回路」である。
【００２７】
Δhに応じたbitシフト量ｓは、具体的には以下のように決定する。１≦Δh＜16(＝２4)のときは、ｓは０〜３の範囲で選択、16≦Δh＜32(＝２5)のときは、ｓ＝１〜３の範囲で選択、32≦Δh＜64(＝２6)のときは、ｓ＝２又は３とする。
【００２８】
これらの処理で４bitに減段された信号をインデックスとして、PWMレベル補正回路21は、参照テーブルであるPWM変換テーブル22に予め設定された値に従って、PWM階調値を更に変換し、最終的な実出力レベル値をPWMにより多段階の階調制御を行うPWM発生回路23に出力する。図４にPWM分割数が16で、入力階調値が０〜６及びｆの８段階に対する場合のPWM変換テーブル22の例を示す。
【００２９】
図４では、PWMによる１dotに対するレーザパルスの分割時間の相対値に対する相対濃度60がほぼ線形となるように補正をかけている。また、後述する理由により、入力階調値６と入力階調値f(全bit＝１)とは同じ最大レベル値を対応させている。
【００３０】
尚、上記の説明で差分Δnのうち、アンダーフロー信号を除いた８bitの上位２bitはOR回路16に入力される前に切り捨てているが、この上位２bitの回路上の切り捨て位置は特に重要ではない。また、図２の実施例ではΔhを64(６bit)より小さい値とし、NAND回路17の出力を６bitとしているが、もちろん６bitの制限は本質的なものではない。例えば、NAND回路17の出力まで８bitのままで処理をし、選択回路24を、
上位４bit切り捨て(ｓ＝０)、
上位３bit及び下位１bit切り捨て(ｓ＝１)、
上位２bit及び下位２bit切り捨て(ｓ＝２)、
上位１bit及び下位３bit切り捨て(ｓ＝３)、
下位４bit切り捨て(ｓ＝４)
の何れかを選択する回路として実装することも容易である。この場合にはbitシフト量ｓが０〜４の５通りあるので、レジスタ20からの選択信号であるの信号線は、３bit必要となる。
【００３１】
図３に示す実施例は、図２の切り捨て処理に対して、切り上げ処理を行う点だけが異なる。図３では、選択回路24の前段に設けた加算回路18a，18b及び18cにより、ｓ＝１〜３の場合に切り捨てられる下位bitのOR値を、PWMレベル補正回路21に出力される残りの上位４bitに加算する。これにより、図３は、選択回路24の bitシフト量ｓの値に応じて、NAND回路17の出力値を２のｓ乗で除し、余りを切り上げる「切り上げ回路」として動作する。
【００３２】
図５に以上の処理をフローチャートにて示す。処理は各色面毎のページ単位で行われる。まず、ページ処理に先立つ初期化ステップ100では、閾値間隔Δhをレジスタ19から、bitシフト量ｓをレジスタ20からそれぞれロードする。bitシフト量ｓは、ΔhをPWMによる分割数である４bitに切り詰めるのに十分な値として、Δhに対応して予め決めておく値であるが、図５の初期化ステップ100の例に従って、Δhから自動的に決定することもできる。また、初期化ステップ100では、PWM出力値ｐを実出力レベル値ｐ’に変換するPWM変換テーブル22もロードする。
【００３３】
ステップ101では、入力画素値niと閾値ncをロードし、ステップ102で差分Δnを算出する。このステップ101の閾値ncは、図１のディザ回路10により、後で説明する図８に示すような閾値配列27或いは、簡略化閾値配列28に基づいて入力画素値niと同期して逐次入力される。
【００３４】
ステップ103ではΔnとΔhとの比較を行う。そして、PWM出力値ｐを、Δn＜０ならばｐ＝０、Δn≧Δhならばｐ＝ｆ(16進)、０≦Δn＜Δhならばｐ＝(Δn/２^s)とする。(２^sは２のs乗を表す）但し、Δnを２^sで除した余りの処理は、図2の切り捨て回路では切り捨て、図3の切り上げ回路では切り上げとなる。
【００３５】
ステップ104ではPWM出力値ｐをインデックスとして、PWMレベル補正回路21によりPWM変換テーブル22に従って、最終的なPWM出力レベル値ｐ'を得る。
【００３６】
最後にステップ105でPWM出力レベルｐ'は、PWM発生回路23によりパルス幅変調されたPWM信号としてプリンタエンジン13へと出力する。
【００３７】
以上の処理を、１ページ分の画素の処理が終了するまで、ステップ101との間で反復した後、次ページ或いは次色面の処理として図５の処理が最初から繰り返す。
【００３８】
図６は、図３の切り上げ回路による入出力の対応例を示す。図６では、Δh＝24，ｓ＝２の場合の選択回路24からのPWM出力値ｐを、入力階調値ni＝0〜255を行とし、４×10組の閾値nc＝{24ｋ，24ｋ＋１，24ｋ＋２，24ｋ＋３}(ｋ＝０，１，２，, . . .，９)を列とする16進数の表として示す。このような閾値の組の配置例は、図８の閾値配列27に示す。
【００３９】
図６では、出力値は０を除いて、１，２，３，４，５，６，ｆ(full)の７段階であるが、これらの値は、図４に示したように、図３のPWMレベル補正回路21によりPWM変換テーブル22に従って均等な階調性が得られるようPWM出力レベルとして修正される。特に選択回路24の出力値の６とｆ(16進)とは、PWMレベル補正回路21で同じ実出力レベル値に対応させる。この場合、PWM段数(０，ｆを除いたPWM出力レベルの段数)は６段となっている。これにより、図６の40個の閾値の組み合わせによる論理的な出力階調数は241(６×40＋１)階調となる。
【００４０】
図７は同様のΔh＝24，ｓ＝２及び閾値の組に対する切り捨て回路(図２)による入出力の対応例を示す。この場合、入力階調値０〜４に対応する出力は全て０になるが、通常この程度のハイライト部の"飛び"は、出力画像に大きく影響しない。
【００４１】
必要ならば図２のni入力部に定数オフセット値n0＝３を加算する回路を付加することにより、切り上げ回路と同等の入出力対応(図５)とすることは容易に実現できる。或いは、前段のγ補正手段７の出力に初めからn0＝３のオフセットを持たせることで、同等の入出力対応はさらに容易に実現できる。
【００４２】
逆に、図６の切り上げ回路によるΔn＝ni−ncとPWM出力値ｐの関係は、入力階調値niにn0＝１のオフセットを付加することにより、Δn＋n0＝ni＋n0−ncの下位ｓ＝２bitには依存しない切り捨て回路とほぼ等価な処理となる。
【００４３】
このように図２、図３の実施例では、PWM出力値ｐは、差分値Δnを適当にオフセットした値Δn＋n0の下位ｓbitとは無関係に決定される。つまり、入力階調値と閾値の差分値に対する下位bitの切り捨て処理が、図２、図３で実装された処理の本質となっている。
【００４４】
図８に、これらの図２，図３に示された階調処理装置９との組み合わせでPWMの分散処理を実現する閾値配列の構成方法を示す。先の例同様、Δh＝24，ｓ＝２とする。
【００４５】
まず、基本閾値パターン25をＫとし、ＫからＫ×Δh，Ｋ×Δh＋１，Ｋ×Δh＋２，Ｋ×Δh＋３により生成される４つの閾値パターンによる拡張閾値パターン26を構成する。
【００４６】
次にこの拡張閾値パターン26を行・列とも周期的に閉じる矩形領域に充填することで図8の閾値配列27を得る。ディザ回路10はこの閾値配列27を周期的に繰り返し使用することで閾値ncを発生するが、この閾値配列27は、上２行を図中に矢印Ａで示した位置(６列目)で左にシフトしながら下方に10段積み重ねた構造になる。従って閾値配列27全体の代わりに、上２行からなる簡略化閾値配列28を、プリンタエンジン13の水平同期信号に同期して入力画像の２行毎に初期の列アドレスを６列づつシフトしながら反復使用することでさらに実装上のメモリを節約することが可能である。
【００４７】
図９は、このような構成による閾値配列27と図３の階調処理装置９により得られるPWMの分散処理の効果を示す。拡張閾値パターン26に対して従来例のようにPWMとクラスタリングを単に組み合わせたのみでPWMの分散処理を行わない場合には、ni＝７に対する画像出力は、図９(ｂ)の様にドットの不揃いやドット径の不揃いが強調されノイズの多い荒れた網点画像となる。これに対し、階調処理装置９によりPWMの分散処理を施した場合には、図９(ａ)のように４つの領域で、PWMによる中間階調が巡回的に増加する均質で滑らかな網点画像となる。
【００４８】
以上の説明における閾値配列27は、図８に○で示したように、一様な中間階調値に対して水平方向に対して約18.4度の角度をなす網点格子を出力する。この網点格子が水平方向に対してなす角はスクリーン角と呼ばれる。通常のカラー印刷では、再現色を安定化させる目的で、各色面毎に異なるスクリーン角が使用される。
【００４９】
図10は、種々のスクリーン角θに対応する基本閾値パターンＫと閾値間隔Δh、bitシフト量ｓの例を表にまとめて示す。表中の値には、
Δh＝２^s×(PWM段数)
(総階調数)＝(セル数)×Δh＋１
の関係がある。
【００５０】
先にも述べたように、bitシフト量ｓは設定に自由度を持たせている。これは一般にPWMによる
階調特性はプリンタエンジンによって異なるので、PWMによる階調特性が十分なプリンタエンジンに対してはｓの値は小さく採る方が均質で高密度な画像が得られる。しかし、PWMによる階調特性が十分でなく信号としてのパルス分割数に対して実際に対応する階調数が少ない場合は、ｓの値を大きく採る方が高い階調性が得られるからである。
【００５１】
カラー印刷の場合、Cyanに図８、Magentaに図10(ａ)、Yellowに図10(ｂ)、Blackに図10(ｃ)の閾値パターンを割り付けると、比較的網点の重ねによるモアレの目立ちにくい再現画像が得られる。MagentaとCyanに割り付けるパターンは逆でも良い。
【００５２】
これらの基本閾値パターンＫによる拡張閾値パターン及び閾値配列の構成法は、図８に示した先述の閾値配列27の構成方法とほぼ同様である。特にビットシフト量ｓが異なる場合の例は、図11に図10(ａ)でｓ＝１に対応する拡張閾値パターンと簡略化閾値配列を、図12に図10(ｃ)でｓ＝３に対応する拡張閾値パターンと簡略化閾値配列を示す。これらの図では、配置の特徴を見やすくするために、基本閾値パターンの閾値０に対応する拡張閾値パターン上の閾値を○で囲んで示す。図８の場合と同様に、これらの図の簡略化閾値配列42,45から閾値配列を得るには、図中矢印Ａで示した位置で、列をシフトしながら簡略化閾値配列を反復すれば良い。
【００５３】
図13は、図３の切り上げ回路とほぼ同様のPWM分散効果が得られる階調処理装置９の他の実装例である。この実施例は、データを幾つかのbitごとに分割して処理を行うので、先の「切り上げ回路」及び「切り捨て回路」に対して「bit区分回路」と呼ぶ。このbit区分回路による処理の流れの概念を図14に示す。
【００５４】
この実施例では１dotのPWM階調数を０〜４の５値(PWM分割数４)とし、４dot間でPWMを以下のようにして分散する。
【００５５】
また、通常画像に関するデータは８bit単位で取り扱われるが、簡単の為に、閾値ncの上位２bitをはじめから無視して６bitとして扱う。もちろん下位２bitのように他の位置の２bitを無視する構成も可能である。下位２bitを無視する場合には、以下の説明の閾値を２bitシフト即ち４倍して読みかえれば良い。
【００５６】
まず、γ補正手段７で補正された８bitの入力画素の階調値niを、上位bitから順に４bitをブロックインデックスbi、続く２bitをPWMレベル値Np、残り下位２bitをローテーションインデックスkiとなるように入力画素の配線を分割する。また、ディザ回路10からロードされた閾値である６bitの閾値ncを、上位bitから４bitをブロックインデックスbc、下位２bitをローテーションインデックスkcなるように閾値の配線を分割する(図14ステップ111)。
【００５７】
比較回路50はブロックインデックスbiとbcの大きさの比較により、PWMレベル値Npを、次の規則で修正する。bi＞bcの場合(ステップ112)には強制的にNp＝４(ステップ113)とする。bi＜bcの場合(ステップ114)には強制的にNp＝０(ステップ115)とする。bi＝bcの場合には、さらに比較回路51によりローテーションインデックスkiとkcとを比較し(ステップ116)、ki＞kcの場合のみ１をPWMレベル値Npに加算する(ステップ117)。それ以外の場合は、Npの修正は行わない。
【００５８】
このとき、bi＝bcの場合の処理を切替えるために、図13の例では、比較回路50により出力の切り替えを行う。比較回路50は、bi＝bcの真偽値とbi＞bcの真偽値を正論理で出力する。選択手段53は、bi＝bcの真偽値を選択信号として、bi＝bcの場合には、加算回路52の出力を選択し、bi≠bcの場合には、bi＞bcの真偽値を２bitシフト(即ち４倍)した値を選択する。最後にPWMレベル補正回路21は、PWM出力値NpをPWMレベル値ｐ'に変換する(ステップ118)。
【００５９】
図15は、この実施例によるPWM出力値を表で示したものである。図15では、40種類の閾値を持つ図16の閾値パターン56のような閾値の組を想定している。
【００６０】
以上の説明は、PWM分割数４に対応した実装例だが、ほぼ同様の回路で、PWM分割数８に対応した回路も構成できる。この場合には、対応するbit区分回路(図13)のbit分割の仕方を図13の括弧で示したように変更する。即ち、入力画素の階調値niは、上位bitから順に４bitをブロックインデックスbi、続く３bitをPWMレベル値Np、残り下位１bitをローテーションインデックスkiとなるように入力画素の配線を分割する。また、ディザ回路10からロードされた閾値である閾値ncは５bitとし、上位bitから４bitをブロックインデックスbc、下位１bitをローテーションインデックスkcなるように閾値の配線を分割する。
【００６１】
図16は、図13のbit区分回路に適した閾値パターンの構成方法である。PWM分割数４(２bit)に対応する拡張閾値パターン56の構成方法は、図８の場合と同様で、基本閾値パターン55をＫ、閾値間隔Δh＝４とし、ＫからＫ×Δh，Ｋ×Δh＋１，Ｋ×Δh＋２，Ｋ×Δh＋３により生成される４つの閾値パターンにより構成されている。また、PWM分割数８(３bit)に対応する拡張閾値パターン57の構成方法も図11と同様である。拡張閾値パターンから閾値配列、簡略化閾値配列が得られることも図８の場合と同様である。
【００６２】
閾値パターン56の場合、総階調数＝(セル数)×(PWM分割数)＋１＝40×４＋１＝161であり、対応可能な入力階調値の範囲はni＝０〜160までの161階調である。従って、図15からも分かるように、160を越える入力階調値に対するPWM出力値は全て最大値４となるが、図18に示すように、階調処理装置9前段のγ補正手段7のγ補正値を総階調数nmaxを越えない値に抑えることで容易に補正される。
【００６３】
図17は、各種の基本閾値パターンに適したPWM分割数とΔhの例を示す。bit区分回路の場合には、先の切り上げ回路や切り捨て回路の場合と異なって総階調数との関係は、
(総階調数)＝(セル数)×Δh×(PWM分割数)＋１
となる。
【００６４】
図13の階調処理装置におけるPWM分割数４の場合とPWM分割数８の場合との違いは、入力画素の階調値niと閾値ncのbit分割の数(bit幅)が異なるのみである。従って、図19のように比較回路50及び51の前に分割回路58及び59をそれぞれ設け、選択信号56によりbit分割のbit幅を可変にすることで、PWM分割数を切り替え可能とする事が出来る。
【００６５】
図19に示した例では、各信号線P1〜P5は、それぞれP1＝P4＝４bit、P2＝３bit、P3＝P5＝２bitのbit幅を持つ。選択信号56は、各色面毎に予め図示しないレジスタに設定しておき、P1，P2，P3の分割数を決定するための信号である。この実施例においては、選択信号は0と１との二通り(１bit)とし、PWM分割数を８或いは４となるようにする。
【００６６】
選択信号56が0の場合は、分割回路59は入力画素の階調値niの下位４bitの上位３bitをP2に、下位１bitをP3の上位１bitに分割する(P3の下位１bitは０)。また、分割回路58は８bitの閾値ncを最上位３bitを無視して中位４bitをP4に、下位１bitをP5に分割する(P5の下位１bitは０)。このように分割することにより、図13でPWM分割数８の場合と等価な回路となる。
【００６７】
また、選択信号56が１の場合は、分割回路59は入力画素の階調値niの下位４bitの上位２bitをP2の上位２bitに(P2の下位１bitは０)、下位２bitをP3に分割し比較回路51に出力する。分割回路58は、８bitの閾値ncを最上位３bitを無視して中位４bitをP4に、下位２bitをP5に分割し比較回路15に出力する。選択信号56に入力された値が１の場合は加算回路52において比較回路51からの出力を２倍して(＝１bitシフトさせて)P2に加算する。このようにすることにより図13でPWM分割数４の場合と等価な回路となる。
【００６８】
図20は、上記何れかの実施例の階調処理装置９を搭載したコントローラボード31を内蔵するカラーレーザプリンタ30の構成図を示す。コントローラボード31は、機構部と平行して、プリンタ底面に垂直に搭載されているため破線で示している。本発明の階調処理装置は、感光体ベルト32及びレーザ光学装置33を制御する水平同期信号及び垂直同期信号に同期して、実時間で入力画像信号を展開し、感光体ベルト上に静電潜像を形成する。
【００６９】
尚、上記の実施例においてはカラー印刷を例にとって説明したが、本願発明の階調処理装置は単色(モノクロ)の印刷にも適用できることは言うまでもない。また、本実施例では、PWMの分割数を16とするために４bitとしてPWMレベル補正回路21に入力しているが、PWMの分割数を他の値にすれば、その値に合わせ切り捨てるｓbitのbit数も変化することになる。
【００７０】
【発明の効果】
本発明によれば、クラスタリングされたスクリーン角付き網点ディザと両立するPWMの分散処理が、小規模の回路構成により実現される。これにより、高解像度・高階調で安定な階調処理をASIC上に実装することが容易となる。
【図面の簡単な説明】
【図１】本発明を含むデータ処理の流れを示す図である。
【図２】本発明の階調処理装置(切り捨て回路)の例を示す図である。
【図３】本発明の階調処理装置(切り上げ回路)の例を示す図である。
【図４】    PWMレベル補正の説明図である。
【図５】階調処理装置の動作フローを示す図である。
【図６】切り上げ回路による入出力対応例を示す図である。
【図７】切り捨て回路による入出力対応例を示す図である。
【図８】基本閾値パターンからの閾値配列の構成法を示す図である。
【図９】本発明の効果の説明図を示す図である。
【図１０】その他のスクリーン角を実現する基本閾値パターン例を示す図である。
【図１１】その他の基本閾値パターンからの簡略化閾値配列の構成例である。
【図１２】その他の基本閾値パターンからの簡略化閾値配列の構成例である。
【図１３】本発明の階調処理装置(bit区分回路)の例を示す図である。
【図１４】    bit区分回路による動作フローを示す図である。
【図１５】    bit区分回路による入出力対応例を示す図である。
【図１６】    bit区分回路に対応する拡張閾値配列の構成例を示す図である。
【図１７】    bit区分回路での各基本閾値パターン対する総階調数の図である。
【図１８】総階調数を上限にするγ補正の例を示す図である。
【図１９】    bit区分を可変にするbit区分回路の例を示す図である。
【図２０】本発明の階調処理装置を搭載したカラーレーザプリンタの例を示す図である。
【図２１】人の眼の階調識別特性を示す図である。
【符号の説明】
１…画像データ、２…入力バッファ、３…色補正手段、５…４色分解手段、７…γ補正手段、８…γ補正データ、９…階調処理装置、10…ディザ回路、11…閾値配列テーブル、12…PWM信号、13…プリンタエンジン、14…減算回路、15…比較回路、16…OR回路、17…NAND回路、18a…加算回路、18b…加算回路、19…レジスタ、20…レジスタ、21…PWM変換回路、22…PWM変換テーブル、23…PWM発生回路、24…選択回路、25…基本閾値パターン、26…拡張閾値パターン、30…カラーレーザプリンタ、31…コントローラボード、32…感光体ベルト、33…レーザー光学装置。
【図１】
0003801364.tif 000002
【図２】
0003801364.tif 000003
【図３】
0003801364.tif 000004
【図４】
0003801364.tif 000005
【図５】
0003801364.tif 000006
【図６】
0003801364.tif 000007
【図７】
0003801364.tif 000008
【図８】
0003801364.tif 000009
【図９】
0003801364.tif 000010
【図１０】
0003801364.tif 000011
【図１１】
0003801364.tif 000012
【図１２】
0003801364.tif 000013
【図１３】
0003801364.tif 000014
【図１４】
0003801364.tif 000015
【図１５】
0003801364.tif 000016
【図１６】
0003801364.tif 000017
【図１７】
0003801364.tif 000018
【図１８】
0003801364.tif 000019
【図１９】
0003801364.tif 000020
【図２０】
0003801364.tif 000021
【図２１】
0003801364.tif 000022