(57)【特許請求の範囲】
【請求項１】
記録媒体からの再生信号を増幅する可変利得増幅器と、
前記可変利得増幅器によって増幅された再生信号を量子化するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器によって量子化された再生信号に同期したクロックを生成するクロック生成回路と、
前記Ａ／Ｄ変換器によって量子化された再生信号と、前記記録媒体への記録制約および記録方式ならびに前記記録媒体からの再生信号に対する重み付けの方式によって定まるｎ値（ｎは正の整数）のうち前記Ａ／Ｄ変換器によって量子化された再生信号に対応する値と、の差に応じた誤差信号を生成する誤差算出部と、
前記誤差算出部によって生成された誤差信号に基づいて利得制御信号を生成する制御信号生成回路とを備え、
前記Ａ／Ｄ変換器は、前記可変利得増幅器によって増幅された再生信号を前記クロック生成回路からのクロックに同期して量子化し、
前記可変利得増幅器は、前記制御信号生成回路からの利得制御信号のレベルに応じた利得で前記記録媒体からの再生信号を増幅し、
前記誤差算出部は、
前記クロック生成回路からのクロックが前記Ａ／Ｄ変換器によって量子化された再生信号に同期していないとき、
前記Ａ／Ｄ変換器によって量子化された再生信号のピークと所定の基準値との差に応じた誤差信号を生成し、
前記クロック生成回路からのクロックが前記Ａ／Ｄ変換器によって量子化された再生信号に同期しているとき、
前記Ａ／Ｄ変換器によって量子化された再生信号と、前記記録媒体への記録制約および記録方式ならびに前記記録媒体からの再生信号に対する重み付けの方式によって定まるｎ値（ｎは正の整数）のうち前記Ａ／Ｄ変換器によって量子化された再生信号に対応する値と、の差に応じた誤差信号を生成する
ことを特徴とする自動利得制御回路。
【請求項２】
請求項１に記載の自動利得制御回路において、
前記所定の基準値は、
前記Ａ／Ｄ変換器のダイナミックレンジの上限値または下限値である
ことを特徴とする自動利得制御回路。
【請求項３】
請求項１に記載の自動利得制御回路において、
前記所定の基準値は、
前記Ａ／Ｄ変換器のダイナミックレンジの上限値よりも小さく中央値よりも大きい値または下限値よりも大きく前記中央値よりも小さい値である
ことを特徴とする自動利得制御回路。
【請求項４】
記録媒体からの再生信号を増幅する可変利得増幅器と、
前記可変利得増幅器によって増幅された再生信号を量子化するＡ／Ｄ変換器と、
前記Ａ／Ｄ変換器によって量子化された再生信号に同期したクロックを生成するクロック生成回路と、
前記Ａ／Ｄ変換器によって量子化された再生信号と、前記記録媒体への記録制約および記録方式ならびに前記記録媒体からの再生信号に対する重み付けの方式によって定まるｎ値（ｎは正の整数）のうち前記Ａ／Ｄ変換器によって量子化された再生信号に対応する値と、の差に応じた誤差信号を生成する誤差算出部と、
前記誤差算出部によって生成された誤差信号に基づいて利得制御信号を生成する制御信号生成回路とを備え、
前記Ａ／Ｄ変換器は、前記可変利得増幅器によって増幅された再生信号を前記クロック生成回路からのクロックに同期して量子化し、
前記可変利得増幅器は、前記制御信号生成回路からの利得制御信号のレベルに応じた利得で前記記録媒体からの再生信号を増幅し、
前記誤差算出部は、
前記クロック生成回路からのクロックが前記Ａ／Ｄ変換器によって量子化された再生信号に同期していないとき、
前記可変利得増幅器からの再生信号のピークと所定の基準値との差に応じた誤差信号を生成し、
前記クロック生成回路からのクロックが前記Ａ／Ｄ変換器によって量子化された再生信号に同期しているとき、
前記Ａ／Ｄ変換器によって量子化された再生信号と、前記記録媒体への記録制約および記録方式ならびに前記記録媒体からの再生信号に対する重み付けの方式によって定まるｎ値（ｎは正の整数）のうち前記Ａ／Ｄ変換器によって量子化された再生信号に対応する値と、の差に応じた誤差信号を生成する
ことを特徴とする自動利得制御回路。
【請求項５】
請求項１または請求項４に記載の自動利得制御回路において、
前記制御信号生成回路は、
前記クロック生成回路からのクロックが前記Ａ／Ｄ変換器によって量子化された再生信号に同期していないとき、
前記誤差算出部によって生成された誤差信号と第１の乗数との積に基づいて前記利得制御信号を生成し、
前記クロック生成回路からのクロックが前記Ａ／Ｄ変換器によって量子化された再生信号に同期しているとき、
前記誤差算出部によって生成された誤差信号と前記第１の乗数よりも小さい第２の乗数との積に基づいて前記利得制御信号を生成する
ことを特徴とする自動利得制御回路。
【請求項６】
請求項５に記載の自動利得制御回路において、
前記制御信号生成回路は、
前記記録媒体に記録されたデータのフォーマットに応じて前記第２の乗数を変える
ことを特徴とする自動利得制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は自動利得制御回路に関し、さらに詳しくは、光ディスクや磁気ディスクなどの記録媒体から得られた再生信号の振幅レベルを一定のレベルに制御する自動利得制御回路に関する。
【０００２】
【従来の技術】
光ディスク装置における再生信号処理回路では、ディスク上のピットにレーザを照射し、その反射光を光ピックアップによって取り込み電気信号に変換して再生信号を得る。こうして得られた再生信号はプリアンプによって増幅された後、可変利得増幅器によってその振幅レベルが調整される。可変利得増幅器では、後段のＡ／Ｄ変換器のダイナミックレンジに適合するように再生信号の振幅レベルが調整される。可変利得増幅器によって振幅レベルが調整された再生信号は波形等化された後にＡ／Ｄ変換器によって量子化される。量子化された再生信号はデジタル処理部によって２値の再生データに復号される。
【０００３】
この再生信号処理回路では、再生信号の振幅レベルをＡ／Ｄ変換器のダイナミックレンジ（入力電圧範囲）に適合させるために以下のようにして可変利得増幅器の利得を制御している。まず、波形等化された再生信号を全波整流した後にローパスフィルタを通過させて波形ピークを平滑化する。これにより再生信号の振幅レベルを導出する。次に、導出した振幅レベルとＡ／Ｄ変換器のダイナミックレンジに相当する基準レベルとを比較し、その誤差を算出する。そして、算出した誤差に応じた電圧レベルの利得制御信号を生成する。この利得制御信号の電圧レベルに応じた利得で可変利得増幅器は再生信号を増幅する。このように再生信号の振幅レベルと基準レベルとの誤差に応じて可変利得増幅器の利得を制御しているため、可変利得増幅器によって増幅された再生信号の振幅レベルは後段のＡ／Ｄ変換器のダイナミックレンジに適合したレベルになる。
【０００４】
【発明が解決しようとする課題】
自動利得制御回路では、後段のＡ／Ｄ変換器において効率よく量子化が行えるように再生信号の振幅レベルを調整することと入力される再生信号の振幅レベルをリアルタイムに調整することとが求められる。しかしながら、今後はディスク再生速度が高速化し光源が短波長化していくため、再生信号のＳＮ比が劣化したり高周波成分が微弱化したりすることが予想される。再生信号のＳＮ比が劣化したり高周波成分が微弱化したりすると可変利得増幅器の出力が不安定になる。
【０００５】
この発明は上記のような問題を解決するためになされたものであり、その目的は、可変利得増幅器の安定した出力が得られる自動利得制御回路を提供することである。
【０００６】
【課題を解決するための手段】
この発明に従うと自動利得制御回路は、可変利得増幅器と、Ａ／Ｄ変換器と、クロック生成回路と、誤差算出部と、制御信号生成回路とを備える。可変利得増幅器は、記録媒体からの再生信号を増幅する。Ａ／Ｄ変換器は、可変利得増幅器によって増幅された再生信号を量子化する。クロック生成回路は、Ａ／Ｄ変換器によって量子化された再生信号に同期したクロックを生成する。誤差算出部は、Ａ／Ｄ変換器によって量子化された再生信号と、記録媒体への記録制約および記録方式ならびに記録媒体からの再生信号に対する重み付けの方式によって定まるｎ値（ｎは正の整数）のうちＡ／Ｄ変換器によって量子化された再生信号に対応する値と、の差に応じた誤差信号を生成する。制御信号生成回路は、誤差算出部によって生成された誤差信号に基づいて利得制御信号を生成する。上記Ａ／Ｄ変換器は、可変利得増幅器によって増幅された再生信号をクロック生成回路からのクロックに同期して量子化する。上記可変利得増幅器は、制御信号生成回路からの利得制御信号のレベルに応じた利得で記録媒体からの再生信号を増幅する。
【０００７】
上記自動利得制御回路では、Ａ／Ｄ変換器によって量子化された再生信号のピーク値だけでなく中間値も誤差信号の生成の対象としているため、ピーク値だけを対象とする場合と比べると可変利得増幅器の出力は安定する。
【０００８】
好ましくは、上記誤差算出部は、上記ｎ値のうちＡ／Ｄ変換器によって量子化された再生信号に対応する値が所望の値のときに誤差信号を生成する。
【０００９】
上記自動利得制御回路によれば、上記ｎ値のうちＡ／Ｄ変換器からの再生信号との差のばらつきの少ない値だけを選択して誤差信号を生成することができる。
【００１０】
好ましくは、上記誤差算出部は、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期していないとき、Ａ／Ｄ変換器によって量子化された再生信号のピークと所定の基準値との差に応じた誤差信号を生成する。一方、上記誤差算出部は、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期しているとき、Ａ／Ｄ変換器によって量子化された再生信号と、記録媒体への記録制約および記録方式ならびに記録媒体からの再生信号に対する重み付けの方式によって定まるｎ値（ｎは正の整数）のうちＡ／Ｄ変換器によって量子化された再生信号に対応する値と、の差に応じた誤差信号を生成する。
【００１１】
好ましくは、上記所定の基準値は、Ａ／Ｄ変換器のダイナミックレンジの上限値または下限値である。
【００１２】
上記自動利得制御回路では、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期していないとき、Ａ／Ｄ変換器によって量子化された再生信号のレベルには規則性がない。しかし当該再生信号のピークを検出することはできる。そこで誤差算出部は、Ａ／Ｄ変換器によって量子化された再生信号のピーク値とＡ／Ｄ変換器のダイナミックレンジの上限値または下限値との差に応じた誤差信号を生成する。そして制御信号生成回路において、この誤差信号に基づいた利得制御信号が生成される。可変利得増幅器では、この利得制御信号に応じた利得で記録媒体からの再生信号が増幅される。これにより、Ａ／Ｄ変換器によって量子化された再生信号のピーク値とＡ／Ｄ変換器のダイナミックレンジの上限値または下限値との差が小さくなる。すなわち可変利得増幅器によって増幅された再生信号の振幅レベルがＡ／Ｄ変換器のダイナミックレンジに近づく。
【００１３】
クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期しているとき、Ａ／Ｄ変換器によって量子化された再生信号のレベルはほぼｎ値に分かれる。そこで誤差算出部は、Ａ／Ｄ変換器によって量子化された再生信号と上記ｎ値のうち当該再生信号に対応する値との差に応じた誤差信号を生成する。そして制御信号生成回路において、この誤差信号に基づいた利得制御信号が生成される。可変利得増幅器では、この利得制御信号に応じた利得で記録媒体からの再生信号が増幅される。これにより、Ａ／Ｄ変換器によって量子化された再生信号の振幅レベルはＡ／Ｄ変換器のダイナミックレンジに適合したレベルになる。このように、Ａ／Ｄ変換器によって量子化された再生信号のピーク値だけでなく中間値も誤差信号の算出の対象にするため、ピーク値だけを対象にする場合と比べると、可変利得増幅器の出力はＡ／Ｄ変換器のダイナミックレンジに適合しかつ安定したものとなる。
【００１４】
以上のように上記自動利得制御回路では、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期していないときは、Ａ／Ｄ変換器によって量子化された再生信号のピーク値とＡ／Ｄ変換器のダイナミックレンジの上限値または下限値との差に応じた誤差信号を生成する。これにより、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期するまでの間に可変利得増幅器の出力の振幅レベルをＡ／Ｄ変換器のダイナミックレンジに適合したレベルにある程度近づけることができる。この結果、可変利得増幅器の出力の振幅レベルをＡ／Ｄ変換器のダイナミックレンジに適合しかつ安定したものにするまでの時間を短くすることができる。
【００１５】
好ましくは、上記所定の基準値は、Ａ／Ｄ変換器のダイナミックレンジの上限値よりも小さく中央値よりも大きい値または下限値よりも大きく中央値よりも小さい値である。
【００１６】
上記自動利得制御回路によれば、可変利得増幅器の出力の振幅レベルがＡ／Ｄ変換器のダイナミックレンジを越えてしまうことを防ぐことができる。
【００１７】
好ましくは、上記誤差算出部は、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期していないとき、可変利得増幅器からの再生信号のピークと所定の基準値との差に応じた誤差信号を生成する。一方、上記誤差算出部は、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期しているとき、Ａ／Ｄ変換器によって量子化された再生信号と、記録媒体への記録制約および記録方式ならびに記録媒体からの再生信号に対する重み付けの方式によって定まるｎ値（ｎは正の整数）のうちＡ／Ｄ変換器によって量子化された再生信号に対応する値と、の差に応じた誤差信号を生成する。
【００１８】
上記自動利得制御回路では、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期するまでの間に可変利得増幅器の出力の振幅レベルをＡ／Ｄ変換器のダイナミックレンジに適合したレベルにある程度近づけることができる。この結果、可変利得増幅器の出力の振幅レベルをＡ／Ｄ変換器のダイナミックレンジに適合しかつ安定したものにするまでの時間を短くすることができる。
【００１９】
好ましくは、上記制御信号生成回路は、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期していないとき、誤差算出部によって生成された誤差信号と第１の乗数との積に基づいて利得制御信号を生成する。一方、上記制御信号生成回路は、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期しているとき、誤差算出部によって生成された誤差信号と第１の乗数よりも小さい第２の乗数との積に基づいて利得制御信号を生成する。
【００２０】
上記自動利得制御回路では、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期していないとき、大きいほうの第１の乗数と誤差信号との積に基づいて利得制御信号が生成される。したがって可変利得増幅器は、第２の乗数に基づいて利得制御信号が生成されるときよりも大きい利得で記録媒体からの再生信号を増幅する。これにより、可変利得増幅器の出力の振幅レベルがＡ／Ｄ変換器のダイナミックレンジにおおざっぱに近づけられる。一方、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期しているとき、小さいほうの第２の乗数と誤差信号との積に基づいて利得制御信号が生成される。したがって可変利得増幅器は、第１の乗数に基づいて利得制御信号が生成されるときよりも小さい利得で記録媒体からの再生信号を増幅する。これにより、Ａ／Ｄ変換器のダイナミックレンジに適合しかつ安定したレベルになるように可変利得増幅器の出力の振幅レベルが細かく調整される。
【００２１】
以上のように上記自動利得制御回路では、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期していないときは第１の乗数と誤差信号との積に基づいて利得制御信号を生成し、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期しているときは第２の乗数と誤差信号との積に基づいて利得制御信号を生成するため、可変利得増幅器の出力の振幅レベルの調整を効率よく行うことができる。
【００２２】
好ましくは、上記制御信号生成回路は、記録媒体に記録されたデータのフォーマットに応じて上記第２の乗数を変える。
【００２３】
上記自動利得制御回路によれば、可変利得増幅器の出力の振幅レベルの調整を、記録媒体に記録されたデータのフォーマットに応じて効率よく行うことができる。
【００２４】
【発明の実施の形態】
以下、この発明の実施の形態を図面を参照して詳しく説明する。なお、図中同一または相当部分には同一の符号を付し、その説明は繰り返さない。
【００２５】
（第１の実施形態）
＜再生信号処理回路の全体構成＞
図１は、この発明の第１の実施形態による再生信号処理回路の全体構成を示すブロック図である。図１に示す再生信号処理回路は、光ディスク装置における再生信号処理回路である。記録媒体である光ディスクＰＤにはＲＬＬ（Ｒｕｎ  Ｌｅｎｇｔｈ  Ｌｉｍｉｔｅｄ）符号化されたデータがＮＲＺＩ（Ｎｏｎ  Ｒｅｔｕｒｎ  ｔｏ  Ｚｅｒｏ  Ｉｎｖｅｒｓｅ）方式で記録されている。図１に示す再生信号処理回路では、ＰＲＭＬ（Ｐａｒｔｉａｌ  Ｒｅｓｐｏｎｓｅ  Ｍａｘｉｍｕｍ  Ｌｉｋｅｌｉｈｏｏｄ）信号処理技術を利用している。図１に示す再生信号処理回路は、光ピックアップ１と、プリアンプ２と、可変利得増幅器３と、等化器４と、Ａ／Ｄ変換器５と、ＰＬＬ回路６と、誤差算出部７と、制御信号生成回路８と、デジタルフィルタ９と、復号回路１０とを備える。
【００２６】
一般に映像や音楽等の情報はエンコードした後、変調を施して光ディスクＰＤにピットとして書き込まれる。光ピックアップ１は、光ディスクＰＤ上のピットにレーザを照射して得られる反射光を電気信号に変換し再生信号ＡＳ１として出力する。プリアンプ２は、光ピックアップ１からの再生信号ＡＳ１を増幅し再生信号ＡＳ２として出力する。
【００２７】
可変利得増幅器３は、制御信号生成回路８からの利得制御信号ＶＣに応じた利得でプリアンプ２からの再生信号ＡＳ２を増幅し再生信号ＡＳ３として出力する。等化器４は、可変利得増幅器３からの再生信号ＡＳ３の高周波成分をブーストして波形等化を行い再生信号ＡＳ４として出力する。Ａ／Ｄ変換器５は、等化器４からの再生信号ＡＳ４をＰＬＬ回路６からのクロックＣＬＫに同期して量子化し再生信号ＤＳとして出力する。ＰＬＬ回路６は、Ａ／Ｄ変換器５からの再生信号ＤＳに同期したクロックＣＬＫを生成する。またＰＬＬ回路６は、Ａ／Ｄ変換器５からの再生信号ＤＳにクロックＣＬＫが同期しているとき、すなわちＰＬＬ回路６がロックしているときはＨレベル（論理ハイレベル）の同期検出信号ＳＤＴを出力し、Ａ／Ｄ変換器５からの再生信号ＤＳにクロックＣＬＫが同期していないとき、すなわちＰＬＬ回路６がロックしていないときはＬレベル（論理ローレベル）の同期検出信号ＳＤＴを出力する。誤差算出部７は、Ａ／Ｄ変換器５からの再生信号ＤＳとＰＬＬ回路６からのクロックＣＬＫおよび同期検出信号ＳＤＴとを受け、Ａ／Ｄ変換器５からの再生信号ＤＳと所定の基準値との差に応じた誤差信号ＥＳを出力する。制御信号生成回路８は、ＰＬＬ回路６からのクロックＣＬＫに同期して動作し、誤差信号ＥＳに基づいてアナログの利得制御信号ＶＣを生成し可変利得増幅器３へ出力する。上述の可変利得増幅器３・等化器４・Ａ／Ｄ変換器５・ＰＬＬ回路６・誤差算出部７・制御信号生成回路８によって自動利得制御回路ＡＧＣが構成される。
【００２８】
デジタルフィルタ９は、ＰＬＬ回路６からのクロックＣＬＫに同期して動作し、Ａ／Ｄ変換器５からの再生信号ＤＳに復号回路１０における復号のための補正（ＰＲ等化）を施す。復号回路１０は、デジタルフィルタ９によって補正が施された再生信号を２値の再生データに復号（ビタビ復号）する。
【００２９】
＜誤差算出部７の内部構成＞
図２は、図１に示した誤差算出部７の内部構成を示すブロック図である。図２を参照して、誤差算出部７は、ピーク誤差算出回路２１と、レベル誤差算出回路２２と、セレクタ２３とを含む。ピーク誤差算出回路２１は、Ａ／Ｄ変換器５からの再生信号ＤＳのピーク値を検出し、検出したピーク値とＡ／Ｄ変換器５のダイナミックレンジの上限値または下限値との差に応じた誤差信号ＥＳ１を生成する。レベル誤差算出回路２２は、Ａ／Ｄ変換器５からの再生信号ＤＳと４つのしきい値ＴＨ１−ＴＨ４（後述）とを比較し、しきい値ＴＨ１−ＴＨ４によって定められる５つのレベルＬＶ１−ＬＶ５（後述）のうちどのレベルに再生信号ＤＳが属するかを判定する。そしてレベル誤差算出回路２２は、判定によって得られたレベルＬＶ１−ＬＶ５に対応する基準値ｄ１−ｄ５（後述）と再生信号ＤＳとの差に応じた誤差信号ＥＳ２を生成する。セレクタ２３は、ＰＬＬ回路６からの同期検出信号ＳＤＴがＬレベルのときはピーク誤差算出回路２１からの誤差信号ＥＳ１を誤差信号ＥＳとして出力し、同期検出信号ＳＤＴがＨレベルのときはレベル誤差算出回路２２からの誤差信号ＥＳ２を誤差信号ＥＳとして出力する。
【００３０】
＜ピーク誤差算出回路２１の内部構成＞
図３は、図２に示したピーク誤差算出回路２１の内部構成を示すブロック図である。図３を参照して、ピーク誤差算出回路２１は、遅延器ＤＬ３１−ＤＬ３４と、加算器３１と、ＥＸ−ＯＲ回路３２と、比較器３３とを含む。
【００３１】
遅延器３１は、Ａ／Ｄ変換器５からの再生信号ＤＳをＰＬＬ回路６からのクロックＣＬＫの１周期だけ遅延させる。加算器３１は、遅延器３１によって遅延された再生信号ＤＳとＡ／Ｄ変換器５からの再生信号ＤＳとの差をとり、その差の正負の符号ＭＳＢを出力する。すなわち、再生信号ＤＳの時間的に隣り合うデータの差をとり、その差の正負の符号ＭＳＢを出力する。遅延器ＤＬ３２は、加算器３１によって得られた符号ＭＳＢをＰＬＬ回路６からのクロックＣＬＫの１周期だけ遅延させる。ＥＸ−ＯＲ回路３２は、遅延器ＤＬ３２によって遅延された符号ＭＳＢと加算器３１によって得られた符号ＭＳＢとの排他的論理和を検出信号ＰＤＴとして出力する。すなわちＥＸ−ＯＲ回路３２は、符号ＭＳＢの時間的な変化［（＋）→（−），（−）→（＋）］を検出する。検出信号ＰＤＴは、符号ＭＳＢが変化したときにＨレベルとなり、符号ＭＳＢの変化のないときはＬレベルとなる。遅延器ＤＬ３３は、ＥＸ−ＯＲ回路３２からの検出信号ＰＤＴを所定時間  遅延させる。遅延器ＤＬ３４は、遅延器ＤＬ３１からの再生信号ＤＳを所定時間  遅延させる。比較器３３は、遅延器ＤＬ３３からの検出信号ＰＤＴがＨレベルのとき、遅延器ＤＬ３４からの再生信号ＤＳとＡ／Ｄ変換器５のダイナミックレンジの上限値または下限値との差に応じた誤差信号ＥＳ１を出力する。具体的には、比較器３３は、符号ＭＳＢの時間的な変化が［（＋）→（−）］であるときは再生信号ＤＳとＡ／Ｄ変換器５のダイナミックレンジの上限値との差に応じた誤差信号ＥＳ１を出力し、符号ＭＳＢの時間的な変化が［（−）→（＋）］であるときは再生信号ＤＳとＡ／Ｄ変換器５のダイナミックレンジの下限値との差に応じた誤差信号ＥＳ１を出力する。一方、比較器３３は、遅延器ＤＬ３３からの検出信号ＰＤＴがＬレベルのときは、それ以前の誤差信号ＥＳ１の値をそのまま維持する。
【００３２】
このようにピーク誤差算出回路２１では、符号ＭＳＢが変化した時点の再生信号ＤＳの値を再生信号ＤＳのピーク値とし、このピーク値とＡ／Ｄ変換器５のダイナミックレンジの上限値または下限値との差に応じた誤差信号ＥＳ１を生成する。
【００３３】
＜レベル誤差算出回路２２の内部構成＞
図４は、図２に示したレベル誤差算出回路２２の内部構成を示すブロック図である。図４を参照して、レベル誤差算出回路２２は、加算器４１−４４と、デコーダ４５と、セレクタ４６と、比較器４７とを含む。
【００３４】
加算器４１−４４は、Ａ／Ｄ変換器５からの再生信号ＤＳとしきい値ＴＨ１−ＴＨ４との差をとり、その差の正負の符号ＭＳＢ１−ＭＳＢ４を出力する。しきい値ＴＨ１−ＴＨ４は基準値ｄ１−ｄ５に対して図５に示すように定められる。しきい値ＴＨ４は、ｄ４≦ＴＨ４≦ｄ５を満たすように定められる。しきい値ＴＨ３は、ｄ３≦ＴＨ３≦ｄ４を満たすように定められる。しきい値ＴＨ２は、ｄ２≦ＴＨ２≦ｄ３を満たすように定められる。しきい値ＴＨ１は、ｄ１≦ＴＨ１≦ｄ２を満たすように定められる。基準値ｄ１−ｄ５は次のように定められる。この実施形態では、（１）記録媒体への記録制約としてＲＬＬがある、（２）記録媒体への記録方式としてＮＲＺＩを用いる、（３）記録媒体からの再生信号に対してＰＲ等化方式で重み付けをする。したがって、理想的にはＡ／Ｄ変換器５からの再生信号ＤＳは上述の（１）−（３）により定められるｎ値をとる。用いるＲＬＬおよびＰＲ等化方式に応じてｎは変わる。ここではｎ＝５とする。したがって再生信号ＤＳは５値をとる。この５値を基準値ｄ１−ｄ５とする。ただし基準値ｄ１−ｄ５は理想値であり、実際には光ディスクＰＤのぶれや雑音などの影響により再生信号ＤＳと基準値ｄ１−ｄ５との間にはズレがある。また図５に示すように、しきい値ＴＨ４以上の再生信号ＤＳのレベルをレベルＬＶ５、しきい値ＴＨ３以上しきい値ＴＨ４以下の再生信号ＤＳのレベルをレベルＬＶ４、しきい値ＴＨ２以上しきい値ＴＨ３以下の再生信号ＤＳのレベルをレベルＬＶ３、しきい値ＴＨ１以上しきい値ＴＨ２以下の再生信号のレベルをレベルＬＶ２、しきい値ＴＨ１以下の再生信号ＤＳのレベルをレベルＬＶ１としている。レベルＬＶ１−ＬＶ５に対してそれぞれ基準値ｄ１−ｄ５が対応している。
【００３５】
デコーダ４５は、加算器４１−４４からの符号ＭＳＢ１−ＭＳＢ４に応じた選択信号ＳＥＬ１を出力する。具体的には図６に示すように、符号ＭＳＢ１−ＭＳＢ４がすべて（＋）であるとき再生信号ＤＳのレベルはレベルＬＶ５である。このときデコーダ４５は基準値ｄ５を示す選択信号ＳＥＬ１を出力する。また符号ＭＳＢ１−ＭＳＢ３が（＋）であり符号ＭＳＢ４が（−）であるとき再生信号ＤＳのレベルはレベルＬＶ４である。このときデコーダ４５は基準値ｄ４を示す選択信号ＳＥＬ１を出力する。また符号ＭＳＢ１−ＭＳＢ２が（＋）であり符号ＭＳＢ３−ＭＳＢ４が（−）であるとき再生信号ＤＳのレベルはレベルＬＶ３である。このときデコーダ４５は基準値ｄ３を示す選択信号ＳＥＬ１を出力する。また符号ＭＳＢ１が（＋）であり符号ＭＳＢ２−ＭＳＢ４が（−）であるとき再生信号ＤＳのレベルはレベルＬＶ２である。このときデコーダ４５は基準値ｄ２を示す選択信号ＳＥＬ１を出力する。また符号ＭＳＢ１−ＭＳＢ４がすべて（−）であるとき再生信号ＤＳのレベルはレベルＬＶ１である。このときデコーダ４５は基準値ｄ１を示す選択信号ＳＥＬ１を出力する。
【００３６】
セレクタ４６は、基準値ｄ１−ｄ５のうちデコーダ４５からの選択信号ＳＥＬ１によって示される基準値を出力する。
【００３７】
比較器４７は、選択信号ＳＥＬ２が示す基準値にセレクタ４６からの基準値が含まれているとき、Ａ／Ｄ変換器５からの再生信号ＤＳとセレクタ４６からの基準値との差に応じた誤差信号ＥＳ２を出力する。一方  比較器４７は、選択信号ＳＥＬ２が示す基準値にセレクタ４６からの基準値が含まれていないときは、それ以前の誤差信号ＥＳ２の値をそのまま維持する。選択信号ＳＥＬ２は、基準値ｄ１−ｄ５のうち再生信号ＤＳとの比較を行うべき基準値を示す信号である。ここでは選択信号ＳＥＬ２はすべての基準値ｄ１−ｄ５を示すものとする。したがって比較器４７は、再生信号ＤＳと当該再生信号ＤＳが属するレベルＬＶ１−ＬＶ５に対応する基準値ｄ１−ｄ５との差に応じた誤差信号ＥＳ２を出力する。
【００３８】
＜自動利得制御回路ＡＧＣの動作＞
次に、図１に示した自動利得制御回路ＡＧＣの動作について説明する。
【００３９】
一連の再生信号処理の開始時にはＰＬＬ回路６はロックしていない。すなわちＡ／Ｄ変換器５からの再生信号ＤＳとＰＬＬ回路６からのクロックＣＬＫとが同期していない。したがって図７に示すように、Ａ／Ｄ変換器５におけるサンプリングポイントは理想的なサンプリングポイントからずれている。理想的なサンプリングポイントとは、ＰＬＬ回路６がロックした状態におけるクロックＣＬＫに同期しているサンプリングポイントである。図７に示すように、ＰＬＬ回路６がロックしていない状態では再生信号ＤＳのレベルに規則性がない。しかし再生信号ＤＳのピークを検出することはできる。そこで、この状態のときは再生信号ＤＳのピーク値とＡ／Ｄ変換器５のダイナミックレンジの上限値または下限値との差ΔＰ１−ΔＰ３に応じた誤差信号ＥＳ１が制御信号生成回路８に与えられる。そして制御信号生成回路８において、所定のループゲイン値を用いてこの誤差信号ＥＳ１が増幅され利得制御信号ＶＣとして出力される。可変利得増幅器３では、この利得制御信号ＶＣに応じた利得で再生信号ＡＳ２が増幅される。これにより、Ａ／Ｄ変換器５からの再生信号ＤＳのピーク値とＡ／Ｄ変換器５のダイナミックレンジの上限値または下限値との差ΔＰ１−ΔＰ３が小さくなる。すなわち再生信号ＡＳ４の振幅レベルがＡ／Ｄ変換器５のダイナミックレンジに近づく。
【００４０】
再生信号処理の開始から一定の時間が経過するとＰＬＬ回路６がロック状態となる。すなわちＡ／Ｄ変換器５からの再生信号ＤＳとＰＬＬ回路６からのクロックＣＬＫとが同期する。ＰＬＬ回路６がロックした状態では、図８に示すように、Ａ／Ｄ変換器５のサンプリングポイントにおける再生信号ＤＳのレベルがほぼ５値（基準値ｄ１−ｄ５）に分かれる。この状態のときは各サンプリングポイントについて、再生信号ＤＳと当該再生信号ＤＳが属するレベルＬＶ１−ＬＶ５に対応する基準値ｄ１−ｄ５との差に応じた誤差信号ＥＳ２が制御信号生成回路８に与えられる。そして制御信号生成回路８において、所定のループゲイン値を用いてこの誤差信号ＥＳ２が増幅され利得制御信号ＶＣとして出力される。可変利得増幅器３では、この利得制御信号ＶＣに応じた利得で再生信号ＡＳ２が増幅される。これにより、再生信号ＡＳ４の振幅レベルはＡ／Ｄ変換器５のダイナミックレンジに適合したレベルになる。このように再生信号ＤＳのピーク値だけでなく中間値も誤差信号ＥＳ２の算出の対象にするため、再生信号ＤＳのピーク値だけを対象にする場合と比べると、再生信号ＡＳ４の振幅レベルはＡ／Ｄ変換器５のダイナミックレンジに適合しかつ安定したものとなる。
【００４１】
なお、再生信号ＤＳと基準値ｄ１−ｄ５との差のばらつきは当該再生信号ＤＳが属するレベルＬＶ１−ＬＶ５によって異なる。したがって、ここでは再生信号ＤＳの５値すべてを誤差信号ＥＳ２の算出の対象としたけれども上記ばらつきの少ない値のみを選択して誤差信号ＥＳ２の算出の対象としてもよい。この選択は、図４に示した選択信号ＳＥＬ２によって行う。
【００４２】
＜効果＞
以上のように、この発明の第１の実施形態による再生信号処理回路ではレベル誤差算出回路２２を設けたため、ＰＬＬ回路６がロック状態における再生信号ＡＳ４の振幅レベルをＡ／Ｄ変換器５のダイナミックレンジに適合しかつ安定したものにすることができる。
【００４３】
また、ＰＬＬ回路６がロックしていないときはピーク誤差算出回路２１からの誤差信号ＥＳ１を誤差信号ＥＳとして制御信号生成回路８に与えるため、ＰＬＬ回路６がロックするまでの間に再生信号ＡＳ４の振幅レベルをＡ／Ｄ変換器５のダイナミックレンジに適合したレベルにある程度近づけることができる。これにより、再生信号ＡＳ４の振幅レベルをＡ／Ｄ変換器５のダイナミックレンジに適合しかつ安定したものにするまでの時間を短くすることができる。
【００４４】
＜なお書き＞
なお、ここでは図７に示したように、ＰＬＬ回路６がロックしていない状態のときはＡ／Ｄ変換器５のダイナミックレンジの上限値または下限値を再生信号ＤＳのピーク値との比較対象にしている。このため再生信号ＤＳの振幅レベルがＡ／Ｄ変換器５のダイナミックレンジを越えてしまうおそれがある。これを回避するためには、図９に示すように、Ａ／Ｄ変換器５のダイナミックレンジの上限値よりも小さく中央値よりも大きい基準値Ｒｅｆ１または下限値よりも大きく中央値よりも小さい基準値Ｒｅｆ２を再生信号ＤＳのピーク値との比較対象にすればよい。
【００４５】
（第２の実施形態）
この発明の第２の実施形態による再生信号処理回路では、誤差算出部７は、図２に示したピーク誤差算出回路２１に代えて図１０に示すピーク誤差算出回路３１を含む。その他の構成は第１の実施形態による再生信号処理回路と同様である。
【００４６】
図１０に示すピーク誤差算出回路３１は、等化器４からの再生信号ＡＳ４の振幅レベルを算出し、算出した振幅レベルと基準値との差に応じた誤差信号ＥＳ１を出力する。以下、さらに詳しく説明する。
【００４７】
図１１（ａ）に示すような波形の再生信号ＡＳ２は等化器４によって波形等化され図１１（ｂ）に示すような波形となる。ピーク誤差算出回路３１は、波形等化された再生信号ＡＳ４を全波整流した後にローパスフィルタを通過させて図１１（ｃ）に示すように波形ピークを平滑化する。そして再生信号のピークの平均値を算出する。次に、算出した平均値とＡ／Ｄ変換器のダイナミックレンジに相当する基準値とを比較し、その誤差を算出する。そして、算出した誤差に応じた誤差信号ＥＳ１を生成する。このようなピーク誤差算出回路３１を設けた場合にも第１の実施形態におけるのと同様の効果が得られる。
【００４８】
（第３の実施形態）
この発明の第３の実施形態による再生信号処理回路は、図１に示した制御信号生成回路８に代えて図１２に示す制御信号生成回路４０を備える。その他の構成は図１に示した再生信号処理回路と同様である。
【００４９】
図１２を参照して、制御信号生成回路４０は、セレクタ４１と、乗算器４２と、積分器４３とを含む。セレクタ４１は、図１に示したＰＬＬ回路６からの同期検出信号ＳＤＴがＨレベルのときはループゲインＧＬを乗算器４２に与え、同期検出信号ＳＤＴがＬレベルのときはループゲインＧＳを乗算器４２に与える。ループゲインＧＬはループゲインＧＳよりも大きい。乗算器４２は、図１に示した誤差算出部７からの誤差信号ＥＳとセレクタ４１からのループゲインとの積を積分器４３に出力する。積分器４３は、乗算器４２からの積を所定時間  積分し利得制御信号ＶＣとして出力する。
【００５０】
以上のように構成された再生信号処理回路では、ＰＬＬ回路６がロックしていないとき、すなわち同期検出信号ＳＤＴがＬレベルのときは大きいほうのループゲインＧＬが乗算器４２に与えられ、このループゲインＧＬと誤差信号ＥＳとの積に基づいて利得制御信号ＶＣが生成される。したがって可変利得増幅器３は、ループゲインＧＳが乗算器４２に与えられるときよりも大きい利得で再生信号ＡＳ２を増幅する。これにより、再生信号ＡＳ４の振幅レベルがＡ／Ｄ変換器５のダイナミックレンジにおおざっぱに近づけられる。一方、ＰＬＬ回路６がロックしているとき、すなわち同期検出信号ＳＤＴがＨレベルのときは小さいほうのループゲインＧＳが乗算器４２に与えられ、このループゲインＧＳと誤差信号ＥＳとの積に基づいて利得制御信号ＶＣが生成される。したがって可変利得増幅器３は、ループゲインＧＬが乗算器４２に与えられるときすなわちＰＬＬ回路６がロックしていないときよりも小さい利得で再生信号ＡＳ２を増幅する。これにより、Ａ／Ｄ変換器５のダイナミックレンジに適合しかつ安定したレベルになるように再生信号ＡＳ４の振幅レベルが細かく調整される。
【００５１】
以上のように第３の実施形態による再生信号処理回路では、ＰＬＬ回路６がロック状態でないときはループゲインＧＳを乗算器４２に与え、ＰＬＬ回路６がロック状態のときはループゲインＧＬを乗算器４２に与えるため、再生信号ＡＳ４の振幅レベルの調整を効率よく行うことができる。
【００５２】
（第４の実施形態）
この発明の第４の実施形態による再生信号処理回路は、図１に示した制御信号生成回路８に代えて図１３に示す制御信号生成回路５０を備える。その他の構成は図１に示した再生信号処理回路と同様である。
【００５３】
図１３を参照して、制御信号生成回路５０は、選択信号生成回路５１と、セレクタ５２と、乗算器５３と、積分器５４とを含む。選択信号生成回路５１は、フォーマット識別信号ＦＤＳおよび同期検出信号ＳＤＴに従って選択信号ＳＥＬ３をセレクタ５２に与える。フォーマット識別信号ＦＤＳは、光ディスクＰＤに記録されたデータが読み出し専用（ＲＯＭ）ディスク用のフォーマットであるときはＨレベルとなり、読み出し／書き込み可能な（ＲＡＭ）ディスク用のフォーマットであるときはＬレベルとなる。選択信号ＳＥＬ３は、ループゲインＧＬ，ＧＭおよびＧＳのうちいずれを乗算器５３に与えるかを示す信号である。セレクタ５２は、選択信号生成回路５１からの選択信号ＳＥＬ３に従ってループゲインＧＬ，ＧＭ，ＧＳのうちいずれか１つを乗算器５３に与える。ループゲインＧＬ，ＧＭおよびＧＳの大きさの関係は、ＧＳ＜ＧＭ＜ＧＬのようになっている。乗算器５３は、図１に示した誤差算出部７からの誤差信号ＥＳとセレクタ５３からのループゲインとの積を積分器５４に出力する。積分器５４は、乗算器５３からの積を所定時間  積分し利得制御信号ＶＣとして出力する。
【００５４】
次に、以上のように構成された再生信号処理回路の動作について説明する。ここでは、フォーマット識別信号ＦＤＳがＨレベルのときとＬレベルのときとに分けて説明する。
【００５５】
（１）フォーマット識別信号ＦＤＳがＨレベルのとき
光ディスクＰＤには、ＲＯＭディスク用フォーマットでデータが記録されている。すなわち、図１４に示すように、各セクタにユーザデータすなわちランダムデータが記録されている。自動利得制御回路ＡＧＣが動作を開始してからＰＬＬ回路６がロックするまでの間、選択信号生成回路５１は、ループゲインＧＬを示す選択信号ＳＥＬ３をセレクタ５２に与える。選択信号ＳＥＬ３を受けてセレクタ５２は、ループゲインＧＬを乗算器５３に与える。このループゲインＧＬと誤差信号ＥＳとの積に基づいて利得制御信号ＶＣが生成される。これにより、再生信号ＡＳ４の振幅レベルがＡ／Ｄ変換器５のダイナミックレンジにおおざっぱに近づけられる。ＰＬＬ回路６がロックした後においては、選択信号生成回路５１は、ループゲインＧＭを示す選択信号ＳＥＬ３をセレクタ５２に与える。選択信号ＳＥＬ３を受けてセレクタ５２は、ループゲインＧＭを乗算器５３に与える。このループゲインＧＭと誤差信号ＥＳとの積に基づいて利得制御信号ＶＣが生成される。これにより、Ａ／Ｄ変換器５のダイナミックレンジに適合しかつ安定したレベルになるように再生信号ＡＳ４の振幅レベルが細かく調整される。
【００５６】
（２）フォーマット識別信号ＦＤＳがＬレベルのとき
光ディスクＰＤには、ＲＡＭディスク用フォーマットでデータが記録されている。すなわち、図１５に示すように、ユーザデータとユーザデータとの間にはＶＦＯ（Ｖｏｌｔａｇｅ  Ｆｒｅｑｕｅｎｃｙ  Ｏｓｃｉｌｌａｔｏｒ）パターンと呼ばれる既知パターンが存在する。ＶＦＯパターンを再生している最中はＰＬＬ回路６のループ利得を大きくして高速に同期引き込みを行う。ＶＦＯパターンは４Ｔ＋４Ｔの周期をもったパターンである。ここでＴは記録チャネルビットである。
【００５７】
既知パターン領域において自動利得制御回路ＡＧＣが動作を開始してからＰＬＬ回路６がロックするまでの間、選択信号生成回路５１は、ループゲインＧＬを示す選択信号ＳＥＬ３をセレクタ５２に与える。選択信号ＳＥＬ３を受けてセレクタ５２は、ループゲインＧＬを乗算器５３に与える。このループゲインＧＬと誤差信号ＥＳとの積に基づいて利得制御信号ＶＣが生成される。これにより、再生信号ＡＳ４の振幅レベルがＡ／Ｄ変換器５のダイナミックレンジにおおざっぱに近づけられる。既知パターン領域においてＰＬＬ回路６がロックした後では、選択信号生成回路５１は、ループゲインＧＳを示す選択信号ＳＥＬ３をセレクタ５２に与える。選択信号ＳＥＬ３を受けてセレクタ５２は、ループゲインＧＳを乗算器５３に与える。このループゲインＧＳと誤差信号ＥＳとの積に基づいて利得制御信号ＶＣが生成される。これにより、Ａ／Ｄ変換器５のダイナミックレンジに適合しかつ安定したレベルになるように再生信号ＡＳ４の振幅レベルが、ユーザデータ領域におけるよりも細かく調整される。既知パターン領域に記録されているデータはある一定のパターンであるため、ランダムデータが記録されているユーザデータ領域に比べて再生信号のみだれが少ない。そのため、ユーザデータ領域の再生データについて使用するループゲインＧＭよりも小さいループゲインＧＳを使用して利得制御信号ＶＣを生成している。そして、既知パターン領域からユーザデータ領域に切り替わった後においては、選択信号生成回路５１は、ループゲインＧＭを示す選択信号ＳＥＬ３をセレクタ５２に与える。選択信号ＳＥＬ３を受けてセレクタ５２は、ループゲインＧＭを乗算器５３に与える。このループゲインＧＭと誤差信号ＥＳとの積に基づいて利得制御信号ＶＣが生成される。これにより、Ａ／Ｄ変換器５のダイナミックレンジに適合しかつ安定したレベルになるように再生信号ＡＳ４の振幅レベルが細かく調整される。
【００５８】
なお、ユーザデータ領域においてループゲインＧＭをループゲインＧＳに切り替えるようにしたり、ユーザデータ領域から既知パターン領域に切り替わるとループゲインＧＭをループゲインＧＳに切り替えるようにしたりしてもよい。
【００５９】
以上のように第４の実施形態によれば、再生信号ＡＳ４の振幅レベルの調整を光ディスクＰＤに記録されたデータのフォーマットに応じて効率よく行うことができる
【００６０】
【発明の効果】
この発明に従った自動利得制御回路では、Ａ／Ｄ変換器によって量子化された再生信号のピーク値だけでなく中間値も誤差信号の生成の対象としているため、可変利得増幅器の安定した出力を得ることができる。
【００６１】
また、誤差算出部は、ｎ値のうちＡ／Ｄ変換器によって量子化された再生信号に対応する値が所望の値のときに誤差信号を生成するため、ｎ値のうちＡ／Ｄ変換器からの再生信号との差のばらつきの少ない値だけを選択して誤差信号を生成することができる。
【００６２】
また、誤差算出部は、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期していないときは、Ａ／Ｄ変換器によって量子化された再生信号のピーク値とＡ／Ｄ変換器のダイナミックレンジの上限値または下限値との差に応じた誤差信号を生成するため、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期するまでの間に可変利得増幅器の出力の振幅レベルをＡ／Ｄ変換器のダイナミックレンジに適合したレベルにある程度近づけることができる。この結果、可変利得増幅器の出力の振幅レベルをＡ／Ｄ変換器のダイナミックレンジに適合しかつ安定したものにするまでの時間を短くすることができる。
【００６３】
また、所定の基準値は、Ａ／Ｄ変換器のダイナミックレンジの上限値よりも小さく中央値よりも大きい値または下限値よりも大きく中央値よりも小さい値であるため、可変利得増幅器の出力の振幅レベルがＡ／Ｄ変換器のダイナミックレンジを越えてしまうことを防ぐことができる。
【００６４】
また、上記誤差算出部は、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期していないとき、可変利得増幅器からの再生信号のピークと所定の基準値との差に応じた誤差信号を生成するため、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期するまでの間に可変利得増幅器の出力の振幅レベルをＡ／Ｄ変換器のダイナミックレンジに適合したレベルにある程度近づけることができる。この結果、可変利得増幅器の出力の振幅レベルをＡ／Ｄ変換器のダイナミックレンジに適合しかつ安定したものにするまでの時間を短くすることができる。
【００６５】
また、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期していないときは第１の乗数と誤差信号との積に基づいて利得制御信号を生成し、クロック生成回路からのクロックがＡ／Ｄ変換器によって量子化された再生信号に同期しているときは第２の乗数と誤差信号との積に基づいて利得制御信号を生成するため、可変利得増幅器の出力の振幅レベルの調整を効率よく行うことができる。
【００６６】
また、記録媒体に記録されたデータのフォーマットに応じて上記第２の乗数を変えるため、可変利得増幅器の出力の振幅レベルの調整を、記録媒体に記録されたデータのフォーマットに応じて効率よく行うことができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態による再生信号処理回路の全体構成を示すブロック図である。
【図２】図１に示した誤差算出部の内部構成を示すブロック図である。
【図３】図２に示したピーク誤差算出回路の内部構成を示すブロック図である。
【図４】図２に示したレベル誤差算出回路の内部構成を示すブロック図である。
【図５】基準値としきい値との関係を示す図である。
【図６】図４に示したデコーダの入力と出力との関係を示す図である。
【図７】図１に示したＰＬＬ回路がロックしていない状態におけるＡ／Ｄ変換器のサンプリングポイントおよび出力を示す図である。
【図８】図１に示したＰＬＬ回路がロックしている状態におけるＡ／Ｄ変換器のサンプリングポイントおよび出力を示す図である。
【図９】図１に示したＰＬＬ回路がロックしていない状態におけるＡ／Ｄ変換器のサンプリングポイントおよび出力を示す図である。
【図１０】この発明の第２の実施形態による再生信号処理回路における誤差算出部の内部構成を示すブロック図である。
【図１１】（ａ）−（ｃ）は、図１０に示したピーク誤差算出回路による誤差信号の算出の手順を説明するための図である。
【図１２】この発明の第３の実施形態による再生信号処理回路における制御信号生成回路の内部構成を示すブロック図である。
【図１３】この発明の第４の実施形態による再生信号処理回路における制御信号生成回路の内部構成を示すブロック図である。
【図１４】読み出し専用ディスク用のフォーマットとループゲインとの対応関係を示す図である。
【図１５】読み出し／書き込み可能なディスク用のフォーマットとループゲインとの対応関係を示す図である。
【符号の説明】
３  可変利得増幅器
５  Ａ／Ｄ変換器
６  ＰＬＬ回路
７  誤差算出部
８，４０，５０  制御信号生成回路
２１，３１  ピーク誤差算出回路
２２  レベル誤差算出回路
【図１】
0003789319.tif 000002
【図２】
0003789319.tif 000003
【図３】
0003789319.tif 000004
【図４】
0003789319.tif 000005
【図５】
0003789319.tif 000006
【図６】
0003789319.tif 000007
【図７】
0003789319.tif 000008
【図８】
0003789319.tif 000009
【図９】
0003789319.tif 000010
【図１０】
0003789319.tif 000011
【図１１】
0003789319.tif 000012
【図１２】
0003789319.tif 000013
【図１３】
0003789319.tif 000014
【図１４】
0003789319.tif 000015
【図１５】
0003789319.tif 000016