(57)【特許請求の範囲】
【請求項１】
映像信号処理機のパターン認識形輪郭補正回路であって、
入力されたアナログの輝度信号をサンプリングしアナログ／ディジタル変換するアナログ／ディジタル変換手段と、
該アナログ／ディジタル変換手段でディジタル変換された輝度信号を所定サンプル数だけ順次遅延し相互に異なる遅延時間を有する複数個の輝度信号を発生し、各段階で遅延された輝度信号から直前の段階で遅延された輝度信号を減算して複数個の差信号を求める遅延／マトリックス手段と、
該遅延／マトリックス手段から求められた各差信号と所定の基準信号とを論理演算し前記輝度信号の輪郭パターンを認識するパターン認識手段と、
該パターン認識手段で認識されたパターンに従い前記遅延／マトリックス手段から出力された相互に異なる遅延時間を有する輝度信号の選択を制御する選択制御信号を発生する輪郭補正制御手段と、
該輪郭補正制御手段から出力された選択制御信号に従い前記遅延／マトリックス手段から出力された相互に異なる遅延時間を有する輝度信号中の一つの信号を選択する切換手段と、
該切換手段から得られた輝度信号をディジタル／アナログ変換するディジタル／アナログ変換手段と、
を備え、
前記パターン認識手段は、前記遅延／マトリックス手段から得られた連続する４個の差信号と所定基準値とを論理演算し、前記輝度信号の値が所定値を維持した後上昇し初める上昇開始パターンを認識してその結果を前記輪郭補正制御手段に出力する上昇開始パターン認識部と、
前記遅延／マトリックス手段から得られた連続する４個の差信号と所定基準値とを論理演算し、前記輝度信号の値が所定値を維持した後、下降し始める下降開始パターンを認識してその結果を前記輪郭補正制御手段に出力する下降開始パターン認識部と、
前記遅延／マトリックス手段から得られた連続する４個の差信号と所定基準値とを論理演算し、前記輝度信号の値が増加した後所定値を維持する上昇終了パターンを認識してその結果を前記輪郭補正制御手段に出力する上昇終了パターン認識部と、
前記遅延／マトリックス手段から得られた連続する４個の差信号と所定基準値とを論理演算し、前記輝度信号の値が下降した後所定値を維持する下降終了パターンを認識してその結果を前記輪郭補正制御手段に出力する下降終了パターン認識部と、
を備えた映像信号処理機のパターン認識形輪郭補正回路。
【請求項２】
前記遅延／マトリックス手段は、サンプリングされて入力するディジタル輝度信号を所望のサンプル数だけ遅延させて遅延時間の異なる輝度信号を出力する複数個の遅延部と、
該複数個の遅延部から出力された輝度信号から前記遅延部に入力した輝度信号を減算して、前記遅延部の出力輝度信号と入力輝度信号間の差信号を求める複数個の減算部と、
を備えた請求項１に記載の映像信号処理機のパターン認識形輪郭補正回路。
【請求項３】
前記複数個の遅延部は、前記アナログ／ディジタル変換手段が輝度信号をアナログ／ディジタル変換するとき、サンプリング周波数に従いその数を調整する請求項２に記載の映像信号処理機のパターン認識形輪郭補正回路。
【請求項４】
前記複数個の遅延部は、輪郭を補正しようとする周波数の範囲に従いその数が調整される請求項２に記載の映像信号処理機のパターン認識形輪郭補正回路。
【請求項５】
前記上昇開始パターン認識部が行う論理演算は、
Ｐ１＝（｜Ｙ２−Ｙ１｜＜Ｖｒ１）×（Ｙ３−Ｙ２＞Ｖｒ２）×（Ｙ４−Ｙ３＞Ｖｒ２）×（Ｙ５−Ｙ４＞Ｖｒ２）
の論理式により行われ、ここで、Ｙ１−Ｙ５は、前記アナログ／ディジタル変換手段により各々サンプリングされ前記遅延／マトリックス手段で各々遅延された各サンプル値であり、Ｖｒ１，Ｖｒ２は、所定基準値である請求項１に記載の映像信号処理機のパターン認識形輪郭補正回路。
【請求項６】
前記下降開始パターン認識部が行う論理演算は、
Ｐ２＝（｜Ｙ２−Ｙ１｜＜Ｖｒ１）×（Ｙ２−Ｙ３＞Ｖｒ２）×（Ｙ３−Ｙ４＞Ｖｒ２）×（Ｙ４−Ｙ５＞Ｖｒ２）
の論理式により行われ、ここで、Ｙ１−Ｙ５は、前記アナログ／ディジタル変換手段により各々サンプリングされ前記遅延／マトリックス手段で各々遅延された各サンプル値であり、Ｖｒ１，Ｖｒ２は、所定基準値である請求項１に記載の映像信号処理機のパターン認識形輪郭補正回路。
【請求項７】
前記上昇終了パターン認識部が行う論理演算は、
Ｐ３＝（｜Ｙ５−Ｙ４｜＜Ｖｒ１）×（Ｙ２−Ｙ１＞Ｖｒ２）×（Ｙ３−Ｙ２＞Ｖｒ２）×（Ｙ４−Ｙ３＞Ｖｒ２）
の論理式により行われ、ここで、Ｙ１−Ｙ５は、前記アナログ／ディジタル変換手段により各々サンプリングされ前記遅延／マトリックス手段で各々遅延された各サンプル値であり、Ｖｒ１，Ｖｒ２は、所定基準値である請求項１に記載の映像信号処理機のパターン認識形輪郭補正回路。
【請求項８】
前記下降終了パターン認識部が行う論理演算は、
Ｐ４＝（｜Ｙ５−Ｙ４｜＜Ｖｒ１）×（Ｙ１−Ｙ２＞Ｖｒ２）×（Ｙ２−Ｙ３＞Ｖｒ２）×（Ｙ３−Ｙ４＞Ｖｒ２）
の論理式により行われ、ここで、Ｙ１−Ｙ５は、前記アナログ／ディジタル変換手段により各々サンプリングされ前記遅延／マトリックス手段で各々遅延された各サンプル値であり、Ｖｒ１，Ｖｒ２は所定基準値である請求項１に記載の映像信号処理機のパターン認識形輪郭補正回路。
【請求項９】
前記輪郭補正制御手段は、前記パターン認識手段の出力信号を論理演算し、前記輝度信号の値が所定値を維持した後、変化し始める輪郭のパターンを認識して第１選択制御信号を前記切換手段に出力する第１論理演算部と、
前記パターン認識手段の出力信号を論理演算し、前記輝度信号の値が変化した後所定値を維持する輪郭のパターンを認識して第２選択制御信号を前記切換手段に出力する第２論理演算部と、
を備えた請求項１に記載の映像信号処理機のパターン認識形輪郭補正回路。
【請求項１０】
前記第１論理演算部は、前記パターン認識手段の上昇開始パターン認識部及び下降開始パターン認識部の各出力信号を論理和する第１ＯＲゲートである請求項９に記載の映像信号処理機のパターン認識形輪郭補正回路。
【請求項１１】
前記第２論理演算部は、前記パターン認識手段の上昇終了パターン認識部及び下降終了パターン認識部の各出力信号を論理和する第２ＯＲゲートである請求項９に記載の映像信号処理機のパターン認識形輪郭補正回路。
【請求項１２】
前記切換手段は、前記輪郭補正制御手段の第１、第２選択制御信号により遅延／マトリックス手段から出力された複数個の輝度信号中の現在処理すべき輝度信号と、該現在処理すべき輝度信号の前後の輝度信号とを各々選択する請求項１に記載の映像信号処理機のパターン認識形輪郭補正回路。
【請求項１３】
前記切換手段は、前記第１、第２選択制御信号の値が同一であるとき、現在処理すべき輝度信号を選択する請求項１２に記載の映像信号処理機のパターン認識形輪郭補正回路。
【請求項１４】
前記切換手段は、前記第１、第２選択制御信号が前記輝度信号値が所定値を維持した後、変化し始める輪郭のパターンを認識すると、現在処理すべき輝度信号の以前の信号を選択する請求項１２に記載の映像信号処理機のパターン認識形輪郭補正回路。
【請求項１５】
前記切換手段は、前記第１、第２選択制御信号が前記輝度信号値が変化した後、所定値を維持し始める輪郭のパターンを認識すると、現在処理すべき輝度信号の以後の信号を選択する請求項１２に記載の映像信号処理機のパターン認識形輪郭補正回路。
【請求項１６】
前記パターン認識手段は、前記所定基準値を変化させて輪郭の補正すべき輝度信号の周波数を変更し得るようになる請求項１に記載の映像信号処理機のパターン認識形輪郭補正回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、テレビジョン受像機又はＶＴＲの映像信号処理機における輝度信号の輪郭を補正する回路に係るもので、詳しくは、サンプリングされアナログ／ディジタル変換された輝度信号から輪郭のパターンを認識し、該認識された輪郭のパターンに従い前記サンプリングされた信号を適切に選択して、輝度信号の輪郭を画質の劣化なしに補正し得るパターン認識形輪郭補正回路に関するものである。
【０００２】
【従来の技術】
従来、映像信号処理機においては、図７に示したように、入力端子Ｙｉｎを通って入力したアナログ信号の輝度信号Ｙを時間に対し微分する第１微分回路１００と、該第１微分回路１００から出力された信号を時間に対し２次微分する第２微分回路１０１と、それら第１、第２微分回路１００，１０１を経ずに入力するアナログの輝度信号Ｙとそれら第１、第２微分回路１００，１０１を経てアナログの輝度信号Ｙの間の遅延時間を補償する遅延部１０２と、該遅延部１０２で所定時間遅延されて入力する輝度信号から前記第２微分回路１０１で２次微分された輝度信号を減算し輪郭の補正された輝度信号Ｙ′を出力する減算器１０３と、から構成されていた。
【０００３】
このように構成された従来の映像信号処理機の輪郭補正回路の動作に対し説明する。
先ず、図８（Ａ）に示したような形状を有するアナログ輝度信号Ｙが入力端子Ｙｉｎを通って第１微分回路１００及び遅延部１０２に各々入力すると、前記第１微分回路１００は、該入力された輝度信号Ｙを時間に対し１次微分して図８（Ｂ）に示したような波形の信号を出力し、第２微分回路１０１は、該第１微分回路１００からの輝度信号を時間に対し再び２次微分して第８（Ｃ）に示したような波形の信号を減算器１０３に出力する。
【０００４】
且つ、前記遅延部１０２は、前記第１、第２微分回路１００，１０１から発生された遅延時間を補償するため、入力された輝度信号Ｙを図８（Ｄ）に示したように所定時間ｔだけ遅延させた後、該遅延された輝度信号Ｙを減算器１０３に出力し、減算器１０３は、該遅延部１０２から出力された輝度信号Ｙから前記第２微分回路１０１の出力信号を減算して、図８（Ｅ）に示したような輪郭の補正された輝度信号Ｙ′を出力する。
【０００５】
【発明が解決しようとする課題】
然るに、このような従来の映像信号処理機の輪郭補正回路においては、図８（Ｅ）に示したように、輪郭の補正された輝度信号Ｙ′にアンダーシューティング及びオーバーシューティングが発生し、それらアンダーシューティング及びオーバーシューティングにより輪郭の補正された輝度信号の画質が劣化されるという不都合な点があった。
【０００６】
本発明の目的は、テレビジョン受像機又はＶＴＲの映像機器のディジタル変換された輝度信号のパターンを認識し、該パターンの上昇開始点、終点及び下降開始点／終点における各サンプル値を以前サンプル値又は次のサンプル値に代替して、アンダーシューティグ及びオーバーシューティングのない輪郭に補正し、良好な画質を得るパターン認識形輪郭補正回路を提供しようとするものである。
【０００７】
【課題を解決するための手段】
このような本発明に係る映像信号処理機のパターン認識形輪郭補正回路においては、入力するアナログ輝度信号をサンプリングしてアナログ／ディジタル変換するアナログ／ディジタル変換手段と、該ディジタル変換された輝度信号を所定サンプル数だけ順次遅延して相互に異なる遅延時間を有する複数個の輝度信号を発生し、各段階で遅延された輝度信号から直前階段で遅延された輝度信号を減算して複数個の差信号を求める遅延／マトリックス手段と、該遅延／マトリックス手段から求めた差信号と所定基準信号とを論理演算して前記輝度信号の輪郭パターンを認識するパターン認識手段と、該パターン認識手段で認識されたパターンに従い前記遅延／マトリックス手段から出力した相互に異なる遅延時間を有する輝度信号の選択を制御する選択制御信号を出力する輪郭補正制御手段と、該輪郭補正制御手段からの出力選択制御信号により前記遅延／マトリックス手段から出力された相互に異なる遅延時間を有する輝度信号中の一つの信号を選択する切換手段と、該切換手段からの輝度信号をディジタル／アナログ変換するディジタル／アロナグ変換手段と、から構成される。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態に対し図面を用いて説明する。
本発明に係るパターン認識形輪郭補正回路においては、図１に示したように、入力端子Ｙｉｎを通って入力するアナログ輝度信号Ｙをサンプリングしディジタル信号に変換するアナログ／ディジタル変換部２０１としてのアナログ／ディジタル変換手段と、該アナログ／ディジタル変換部２０１から出力されたディジタル輝度信号を所望のサンプル数だけ順次遅延させて相互に異なる遅延時間を有した複数個の遅延信号を出力すると共に、各段階で遅延された信号とその直前の段階で遅延された信号間の差信号を求める遅延／マトリックス部２０２としての遅延／マトリックス手段と、該遅延／マトリックス部２０２から求められた複数個の差信号と所定基準時間Ｖｒ１，Ｖｒ２とを論理演算し前記輝度信号の輪郭パターンを認識するパターン認識部２０３と該パターン認識部２０３から出力された４ビットのパターン認識値Ｐ１−Ｐ４に従い所定選択制御信号Ｓ０，Ｓ１を発生する輪郭補正制御部２０４としての輪郭補正制御手段と、該輪郭補正制御部２０４から発生された選択制御信号Ｓ０，Ｓ１に従い前記遅延／マトリックス部２０２から出力された相互に異なる遅延時間を有する輝度信号中の一つの信号を選択して出力する切換部２０５としての切換手段と、該切換部２０５から選択された信号をディジタル／アナログ変換して輪郭の補正された輝度信号Ｙ′を出力するディジタル／アナログ変換部２０６としてのディジタル／アナログ変換手段と、から構成されている。
【０００９】
且つ、前記遅延／マトリックス部２０２においては、図２に示したように、前記アナログ／ディジタル変換部２０１を通って入力するディジタル輝度信号Ｙ５を順次所定時間遅延し、相互に異なる遅延時間を有した輝度信号Ｙ４，Ｙ３，Ｙ２，Ｙ１を各々出力する第１−第４遅延器２０２ａ−２０２ｄと、それら第１−第４遅延器２０２ａ−２０２ｄの入力信号Ｙ５−Ｙ２からそれら第１−第４遅延器２０２ａ−２０２ｄの出力信号Ｙ４−Ｙ１を各々減算する第１−第４減算器２０２ｅ−２０２ｈと、を備えている。
【００１０】
【外１】
0003850912.tif 000002
【００１１】
更に、前記上昇開始パターン認識部２０３ａにおいては、図２に示したように、前記遅延／マトリックス部２０２の第１減算器２０２ｅから求められた差信号Ｙ５−Ｙ４と第２基準値Ｖｒ２とを比較する第２比較部３０７と、前記第２減算器２０２ｆから求められた差信号Ｙ４−Ｙ３と第２基準値Ｖｒ２とを比較する第４比較部３０９と、前記第３減算器２０２ｇから求められた差信号Ｙ３−Ｙ２と第２基準値Ｖｒ２とを比較する第６比較部３１１と、前記第４減算器２０２ｈから求められた差信号Ｙ２−Ｙ１の絶対値を求める第２絶対値選択部３０１と、該第２絶対値選択部３０１から求められた絶対値｜Ｙ２−Ｙ１｜と第１基準値とを比較する第１０比較部３１５と、それら第２、第４、第６、第１０比較部３０７，３０９，３１１，３１５の各比較結果値を論理積する第１ＡＮＤゲート３１６と、を備えている。
【００１２】
そして、前記下降開始パターン認識部２０３ｂにおいては、前記遅延／マトリックス部２０２の第１減算器２０２ｅから求められた差信号Ｙ５−Ｙ４を反転する第１反転器３０２と、該第１反転器３０２からの出力差信号Ｙ４−Ｙ５と第２基準値Ｖｒ２とを比較する第３比較部３０８と、前記第２減算器２０２ｆから求められた差信号Ｙ４−Ｙ３を反転する第２反転器３０３と、該第２反転器３０３からの出力差信号Ｙ３−Ｙ４と第２基準値とを比較する第５比較部３１０と、前記第３減算器２０２ｇから求められた差信号Ｙ３−Ｙ２を反転する第３反転器３０４と、該第３反転器３０４からの出力差信号Ｙ２−Ｙ３と第２基準値Ｖｒ２とを比較する第７比較部３１２と、前記第１０比較部３１５と、それら第３、第５、第７比較部３０８，３１０，３１２との各比較結果値を論理積する第２ＡＮＤゲート３１７と、を備えている。
【００１３】
又、前記上昇終了パターン認識部２０３ｃにおいては、前記遅延／マトリックス部２０２の第１減算器２０２ｅの差信号Ｙ５−Ｙ４から絶対値を求める第１絶対値選択部３００と、該第１絶対値選択部３００から求められた絶対値｜Ｙ５−Ｙ４｜と前記第１基準値Ｖｒ１とを比較する第１比較部３０６と、第４減算器２０２ｈから求められた差信号Ｙ２−Ｙ１と前記第２基準値Ｖｒ２とを比較する第８比較部３１３と、前記第１、第４、第６、第８比較部３０６，３０９，３１１，３１３の各比較結果値を論理積する第３ＡＮＤゲート３１８と、を備えている。
【００１４】
又、前記下降終了パターン認識部２０３ｄにおいては、第７比較部３１２と、前記遅延／マトリックス部２０２の第４減算器２０２ｈから求められた差信号Ｙ２−Ｙ１を反転する第４反転器３０５と、該第４反転器３０５からの出力差信号Ｙ１−Ｙ２と前記第２基準値Ｖｒ２とを比較する第９比較部３１４と、前記第１、第５、第７、第９比較部３０６，３１０，３１２，３１４の各比較結果値を論理積する第４ＡＮＤゲート３１９と、を備えている。
【００１５】
更に、前記輪郭補正制御部２０４においては、図２に示したように、前記パターン認識部２０３の第１、第２ＡＮＤゲート３１６，３１７の出力信号Ｐ１，Ｐ２を論理和し第１選択制御信号Ｓ０を前記切換部２０５に出力する第１ＯＲゲート２０４ａと、前記第３、第４ＡＮＤゲート３１８，３１９の出力信号Ｐ３，Ｐ４を論理和し第２選択制御信号Ｓ１を前記切換部２０５に出力する第２ＯＲゲート２０４ｂと、を備えている。
【００１６】
このように構成された本発明に係る映像信号処理機のパターン認識形輪郭補正回路の作用を以下に説明する。
先ず、入力端子Ｙｉｎを通って補正すべき輪郭のアナログ輝度信号Ｙがアナログ／ディジタル変換部２０１に入力されると、該アナログ／ディジタル変換部２０１は入力したアナログ輝度信号Ｙをサンプリングしディジタル信号に変換して遅延／マトリックス部２０２に出力する。
【００１７】
次いで、該遅延／マトリックス部２０２は、ディジタルの輝度信号を所望のサンプル数だけ順次遅延させ相互に異なる遅延時間を有する複数個の輝度信号Ｙ５−Ｙ１を発生し、各段階で遅延された信号と該遅延される直前の信号間の差信号を求める。
即ち、この場合、図２に示したように、前記アナログ／ディジタル変換部２０１から出力された輝度信号は順次連結された第１−第４遅延器２０２ａ−２０２ｄを各々通って遅延され、若し、前記アナログ／ディジタル変換部２０１から出力された輝度信号がＹ５であるとき、該輝度信号Ｙ５は第１遅延器２０２ａで一つのサンプル遅延されてＹ４となり、該輝度信号Ｙ４は第２遅延器２０２ｂでもう一つのサンプル遅延されてＹ３となり、該輝度信号Ｙ３は第３遅延器２０２ｃでもう一つのサンプル遅延されてＹ２となり、該輝度信号Ｙ２は第４遅延器２０２ｄでもう一つのサンプル遅延されてＹ１となる。
【００１８】
次いで、それら遅延器２０２ａ−２０２ｄで各々遅延された輝度信号Ｙ４−Ｙ１は、各減算器２０２ｅ−２０２ｈで各々以前の信号Ｙ５−Ｙ２から各々減算され、前記遅延／マトリックス部２０２からは、相互に異なる時間に遅延された輝度信号Ｙ４−Ｙ２が切換部２０５に各々出力され、各遅延された信号間の差信号Ｙ５−Ｙ４，Ｙ４−Ｙ３，Ｙ３−Ｙ２，Ｙ２−Ｙ１がパターン認識部２０３に各々出力される。
【００１９】
次いで、前記パターン認識部２０３では、前記遅延／マトリックス部２０２から出力された差信号と第１、第２基準信号Ｖｒ１，Ｖｒ２により輝度信号の輪郭形状を認識する。即ち、前記遅延／マトリックス部２０２の第１減算器２０２ｅから求められた差信号Ｙ５−Ｙ４は、第１絶対値選択部３００、第２比較部３０７、及び第１反転器３０２に各々出力され、前記第２減算器２０２ｆから求められた差信号Ｙ４−Ｙ３は、第４比較部３０９及び第２反転器３０３に各々出力され、前記第３減算器２０２ｇから求められた差信号Ｙ３−Ｙ２は、第６比較部３１１及び第３反転器３０４に各々出力され、前記第４減算器２０２ｈから求められた差信号Ｙ２−Ｙ１は、第８比較部３１３、第４反転器３０５、及び第２絶対値選択部３０１に各々出力される。
【００２０】
次いで、前記第１絶対値選択部３００及び第２絶対値選択部３０１は、各々入力された信号Ｙ５−Ｙ４，Ｙ２−Ｙ１の絶対値を求め、該絶対値｜Ｙ５−Ｙ４｜｜Ｙ２−Ｙ１｜を各々第１、第１０比較部３０６，３１５に各々出力する。
且つ、前記第１−第４反転器３０２−３０５は、各入力信号Ｙ５−Ｙ４，Ｙ４−Ｙ３，Ｙ３−Ｙ２，Ｙ２−Ｙ１を反転し、該反転された信号Ｙ４−Ｙ５，Ｙ３−Ｙ４，Ｙ２−Ｙ３，Ｙ１−Ｙ２を第３、第５、第７、第９比較部３０８，３１０，３１２，３１４に各々出力する。
【００２１】
従って、前記第１比較部３０６及び第１０比較部３１５は、前記第１、第２絶対値選択部３００，３０１から出力された絶対値｜Ｙ５−Ｙ４｜｜Ｙ２−Ｙ１｜を前記第１基準値Ｖｒ１と各々比較して、その比較結果（｜Ｙ５−Ｙ４｜＜Ｖｒ１）（｜Ｙ２−Ｙ１｜＜Ｖｒ１）を各々出力し、前記第２、第４、第６、第８比較部３０７，３０９，３１１，３１３は、前記第１−第４減算器２０２ｅ−２０２ｈから求められた差信号Ｙ５−Ｙ４，Ｙ４−Ｙ３，Ｙ３−Ｙ２，Ｙ２−Ｙ１と前記第２基準値Ｖｒ２とを各々比較して、その比較結果（Ｙ５−Ｙ４＞Ｖｒ２）（Ｙ４−Ｙ３＞Ｖｒ２）（Ｙ３−Ｙ２＞Ｖｒ２）（Ｙ２−Ｙ１＞Ｖｒ２）を各々出力し、前記第３、第５、第７、第９比較部３０８，３１０，３１２，３１４は、前記第１−第４反転器３０２−３０５で反転された差信号Ｙ４−Ｙ５，Ｙ３−Ｙ４，Ｙ２−Ｙ３，Ｙ１−Ｙ２と前記第２基準値Ｖｒ２とを各々比較して、その比較結果（Ｙ４−Ｙ５＞Ｖｒ２）（Ｙ３−Ｙ４＞Ｖｒ２）（Ｙ２−Ｙ３＞Ｖｒ２）（Ｙ１−Ｙ２＞Ｖｒ２）を各々出力する。
【００２２】
次いで、第１ＡＮＤゲート３１６は、それら第２、第４、第６、第１０比較部３０７，３０９，３１１，３１５からの出力信号を論理積し、図３（Ａ）に示したようなパターンの上昇開始点を認識し、該認識値Ｐ１を出力する。
且つ、第２ＡＮＤゲート３１７は、それら第３、第５、第７、第１０比較部３０８，３１０，３１２，３１５からの出力信号を論理積し、図３（Ｂ）に示したようなパターンの下降開始点を認識し、その認識値Ｐ２を出力する。
【００２３】
又、第３ＡＮＤゲート３１８は、それら第１、第４、第６、第８比較部３０６，３０９，３１１，３１３からの出力信号を論理積し、図３（Ｃ）に示したようなパターンの上昇終点を認識し、該認識値Ｐ３を出力する。
更に、第４ＡＮＤゲート３１９は、それら第１、第５、第７、第９比較部３０６，３１０，３１２，３１４からの出力信号を論理積し、図３（Ｄ）に示したようなパターンの下降終点を認識し、該認識値Ｐ４を出力する。
【００２４】
即ち、図３（Ａ）のようなパターンを有した輪郭のディジタル輝度信号が入力されると、下記の論理式を有する第１ＡＮＤゲート３１６の出力信号Ｐ１はハイ状態となる。
Ｐ１＝（｜Ｙ２−Ｙ１｜＜Ｖｒ１）×（Ｙ３−Ｙ２＞Ｖｒ２）×（Ｙ４−Ｙ３＞Ｖｒ２）×（Ｙ５−Ｙ４＞Ｖｒ２）
且つ、図３（Ｂ）のようなパターンを有した輪郭のディジタルの輝度信号が入力されると、下記の論理式を有する第２ＡＮＤゲート３１７の出力信号Ｐ２はハイ状態となる。
【００２５】
Ｐ２＝（｜Ｙ２−Ｙ１｜＜Ｖｒ１）×（Ｙ２−Ｙ３＞Ｖｒ２）×（Ｙ３−Ｙ４＞Ｖｒ２）×（Ｙ４−Ｙ５＞Ｖｒ２）
又、図３（Ｃ）のようなパターンを有した輪郭のディジタル輝度信号が入力されると、下記の論理式を有する第３ＡＮＤゲート３１８の出力信号Ｐ３はハイ状態となる。
【００２６】
Ｐ３＝（｜Ｙ５−Ｙ４｜＜Ｖｒ１）×（Ｙ２−Ｙ１＞Ｖｒ２）×（Ｙ３−Ｙ２＞Ｖｒ２）×（Ｙ４−Ｙ３＞Ｖｒ２）
更に、図３（Ｄ）に示したようなパターンを有した輪郭ディジタル輝度信号が入力されると、下記の論理式を有する第４ＡＮＤゲート３１９の出力信号Ｐ４はハイ状態となる。
【００２７】
Ｐ４＝（｜Ｙ５−Ｙ４｜＜Ｖｒ１）×（Ｙ１−Ｙ２＞Ｖｒ２）×（Ｙ２−Ｙ３＞Ｖｒ２）×（Ｙ３−Ｙ４＞Ｖｒ２）
【００２８】
【外２】
0003850912.tif 000003
【００２９】
且つ、前記基準信号Ｖｒ１，Ｖｒ２の値を変更して、前記パターン認識部の各パターンを認識する信号の周波数を変化させることもできる。即ち、基準信号Ｖｒ１は、パターン認識部でパターンの開始点又は終了点がどれ程平坦しているかの基準となるため、前記基準信号Ｖｒ１の値を大きくすると、高い周波数成分を有する信号もパターン認識部により認識され、前記基準信号Ｖｒ１の値を小さくすると、パターン認識部の認識周波数が低くなる。
【００３０】
次いで、前記第１、第２ＡＮＤゲート３１６，３１７から求められた認識値Ｐ１，Ｐ２は輪郭補正制御部２０４の第１ＯＲゲート２０４ａに入力され、前記第３、第４ＡＮＤゲート３１８，３１９から求められた認識値Ｐ３，Ｐ４は輪郭補正制御部２０４の第２ＯＲゲート２０４ｂに各々入力されて、それら第１、第２ＯＲゲート２０４ａ，２０４ｂは前記入力された各認識値Ｐ１，Ｐ２，Ｐ３，Ｐ４を各々論理和し４ビットの第１、第２選択制御信号Ｓ０，Ｓ１を各々出力する。
【００３１】
即ち、前記第１ＯＲゲート２０４ａは、第１、第２ＡＮＤゲート３１６から出力された認識値Ｐ１，Ｐ２中の何れ一つがハイ状態である場合、該ハイ状態の第１選択制御信号Ｓ０を切換部２０５に出力し、前記認識値Ｐ１，Ｐ２の全てがロー状態である場合は、該ロー状態の第１選択制御信号Ｓ０を切換部２０５に出力する。
【００３２】
且つ、前記第２ＯＲゲート２０４ｂも、前記第３、第４ＡＮＤゲート３１８，３１９から出力された認識値Ｐ３，Ｐ４中の何れ一つがハイ状態である場合、該ハイ状態の第２選択制御信号Ｓ１を切換部２０５に出力し、前記認識値Ｐ３，Ｐ４の全てがロー状態である場合は、該ロー状態の第２選択制御信号Ｓ１を切換部２０５に出力する。
【００３３】
次いで、前記切換部２０５には、前記遅延／マトリックス部２０２の第１−第３遅延器２０２ａ−２０２ｃの出力信号Ｙ４−Ｙ２が各々印加されるが、それら出力信号Ｙ４−Ｙ２中の信号Ｙ３は現在処理すべき中間信号で、信号Ｙ２は現在処理すべき中間信号以前の信号（アーリー信号）で、信号Ｙ４は現在処理すべき中間信号以後の信号（レイト信号）である。
【００３４】
この場合、該切換部２０５は、前記輪郭補正制御部２０４から出力された第１、第２選択制御信号Ｓ０，Ｓ１の全てがロー状態又はハイ状態で、図３（Ａ）−（Ｄ）に示したようなパターンではないと、現在処理すべき中間信号のＹ３をそのまま選択しディジタル／アナログ変換部２０６に出力する。
【００３５】
【外３】
0003850912.tif 000004
【００３６】
即ち、図３（Ａ），（Ｂ）に示したように、Ｙ１−Ｙ５からなる信号中の二つのサンプルの遅延された中間信号Ｙ３の代わりに、図４（Ａ）（Ｂ）に示した中間信号Ｙ３の以前の信号（アーリー信号）Ｙ２を選択してディジタル／アナログ変換部２０６に出力する。
【００３７】
【外４】
0003850912.tif 000005
【００３８】
即ち、図３（Ｃ）及び（Ｄ）に示したＹ１−Ｙ５からなる輝度信号中の二つのサンプルの遅延された中間信号Ｙ３の代わりに、図４（Ｃ），（Ｄ）に示したように、その信号Ｙ３の以後の信号（レイト信号）Ｙ４を選択してディジタル／アナログ変換部２０６に出力する。
次いで、ディジタル／アナログ変換部２０６は、前記切換部２０５から出力された輝度信号をディジタル／アナログ変換し輪郭の補正された輝度信号Ｙ′を最終的に出力する。
【００３９】
【外５】
0003850912.tif 000006
【００４０】
そして、入力端子Ｙｉｎを通って入力したアナログ輝度信号をサンプリングしディジタル輝度信号に変換するとき、前記遅延／マトリックス部２０２の遅延器の数はサンプリング周波数に従い変更することができるし、輪郭を補正すべき周波数の範囲に従い前記遅延器の数を変更することもできる。
且つ、図６は前記遅延／マトリックス部２０２の他の実施形態を示したものであって、該遅延／マトリックス部２０２の遅延器の数が４個から８個に変更されている。即ち、図２の第１遅延器２０２ａが第１遅延器２０２ａ及び第５遅延器２０２ｉに代替され、第２遅延器２０２ｂは第２遅延器２０２ｂ及び第６遅延器２０２ｊに代替され、第３遅延器２０２ｃは第４遅延器２０２ｃ及び第７遅延器２０２ｋに代替され、第４遅延器２０２ｄは第４遅延器２０２ｄ及び第８遅延器２０２ｌに代替されている。
【００４１】
又、遅延器の数が４個の図２に示した遅延／マトリックス部２０２の出力信号Ｙ１−Ｙ５を用いて輪郭を補正した信号の周波数がｆ１であるとき、遅延器の数が８個の図６に示した遅延／マトリックス部２０２の出力信号Ｙ′１−Ｙ′５を用いて輪郭を補正すると、サンプル当り信号処理機が２倍になるため、輪郭の補正される信号の周波数をｆ２とすると、それらｆ１とｆ２との間にはｆ２＝ｆ１／２の関係が成立する。
【００４２】
【発明の効果】
以上説明したように、本発明に係る映像処理機の形輪郭補正回路においては、輝度信号の輪郭パターンを認識するパターン認識手段及び輝度信号の選択制御用信号を発生する輪郭補正制御手段とを備え、テレビジョン受像機又はＶＴＲの映像処理機における輝度信号の輪郭補正時に、ディジタル変換された輝度信号パターンを認識し、該パターンの上昇開始点／終点及び下降開始点／終点における各サンプル値を以前サンプル値又は次のサンプル値に代替して、アンダーシューティング及びオーバーシューティングのない輪郭を補い良好な画質を得るという効果がある。
【図面の簡単な説明】
【図１】本発明に係る映像信号処理機のパターン認識形輪郭補正回路のブロック図である。
【図２】本発明に係るパターン認識形輪郭補正回路図である。
【図３】本発明に係る各種輝度信号のパターン輪郭を示した図（Ａ〜Ｄ）である。
【図４】本発明に係る各種輝度信号のパターン輪郭の補正された形態表示図（Ａ〜Ｄ）である。
【図５】本発明に係る入力輝度信号を示した波形図であり、（Ａ）は入力信号波形図、（Ｂ）は出力信号波形図である。
【図６】本発明に係る遅延／マトリックス部の他の実施形態表示図である。
【図７】従来の映像信号処理機の輪郭補正回路のブロック図である。
【図８】従来の輪郭補正回路の各部信号波形図（Ａ〜Ｅ）である。
【符号の説明】
２０１…アナログ／ディジタル変換部
２０２…遅延／マトリックス部
２０３…パターン認識部
２０３ａ…上昇開始パターン認識部
２０３ｂ…下降開始パターン認識部
２０３ｃ…上昇の終わりパターン認識部
２０３ｄ…下降の終わりパターン認識部
２０４…輪郭補正制御部
２０５…切換部
２０６…ディジタル／アナログ変換部
【図１】
0003850912.tif 000007
【図２】
0003850912.tif 000008
【図３】
0003850912.tif 000009
【図４】
0003850912.tif 000010
【図５】
0003850912.tif 000011
【図６】
0003850912.tif 000012
【図７】
0003850912.tif 000013
【図８】
0003850912.tif 000014