(57)【特許請求の範囲】
【請求項１】
集積回路の電力消費を管理するための方法であって、
前記集積回路の持続性電力消費が、第１の所定の値を超えているか否かを判定するステップと、
前記持続性電力消費が前記第１の所定の値を超えていると判定されると、前記集積回路の前記持続性電力消費を前記第１の所定の値以下に減少させる措置をトリガするステップと、
前記集積回路の短期電力消費が、第２の所定の値を超えているか否かを判定するステップと、
前記短期電力消費が前記第２の所定の値を超えると判定されると、前記集積回路の前記短期電力消費を前記第２の所定の値以下に減少させる措置をトリガするステップ
を含む、方法。
【請求項２】
前記集積回路が、
前記集積回路の持続性電力消費のアナログ検出を実行する第１のオン・チップ回路と、
前記持続性電力消費が前記第１の所定の値を超えていると判定すると、前記持続性電力消費を低減するための少なくとも１つの措置を開始するための制御回路
を備え、
前記第１の所定の値を超えているか否かを判定するステップが、前記第１のオン・チップ回路を用いて実施され、
前記第１の所定の値以下に減少させる措置をトリガするステップが、前記制御回路によって実施されることからなる、請求項１の方法。
【請求項３】
前記集積回路が、
前記集積回路の電気特性のアナログ検出に少なくとも部分的に基づいて、前記集積回路の持続性電力消費を判定するための第１のオン・チップ回路と、
前記集積回路の電気特性のアナログ検出に少なくとも部分的に基づいて、前記集積回路の短期電力消費を判定するための第２のオン・チップ回路と、
前記集積回路の前記持続性電力消費が前記第１の所定の値を超えているか否か、及び、前記短期電力消費が前記第２の所定の値を超えているか否かを判定するための電力消費判定手段と、
前記集積回路の持続性電力消費が前記第１の所定の値を超えていると判定すると、前記集積回路のうちの少なくとも１つの集積回路の持続性電力消費の低減を開始し、及び、前記集積回路の短期電力消費が前記第２の所定の値を超えていると判定すると、前記集積回路のうちの少なくとも１つの集積回路の短期電力消費の低減を開始するための制御手段
を備え、
前記電力消費判定手段は、前記集積回路の低域フィルタリングを施された電圧を決定するためのローパスフィルタを備え、
前記第１の所定の値を超えているか否かを判定するステップが、前記第１のオン・チップ回路及び前記電力消費判定手段を用いて実施され、
前記第２の所定の値を超えているか否かを判定するステップが、前記第２のオン・チップ回路及び前記電力消費判定手段を用いて実施され、
前記第１の所定の値以下に減少させる措置をトリガするステップ、及び、前記第２の所定の値以下に減少させる措置をトリガするステップが、前記制御手段によって実施されることからなる、請求項１の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般に、集積回路による電力消費の管理に関するものであり、とりわけ、オン・チップ電圧コンパレータを利用して、チップの長期（持続）及び短期（瞬時）電力消費をモニタし、その長期及び短期電力消費を有効に管理するために、チップの動作を動的に管理するのに利用される信号を発生するシステム及び方法に関するものである。
【０００２】
【従来の技術】
マイクロプロセッサのような集積回路（一般に「チップ」と呼ばれる）は、その数が増大の一途をたどるさまざまな用途において利用されている。例えば、こうしたチップは、一般に、パーソナル・コンピュータ（ＰＣ）及びラップ・トップ・コンピュータにおいてだけではなく、一般に、パーソナル・デジタル・アシスタント（ＰＤＡ）、セルラー電話、ページャ、及び、さまざまな他のタイプの装置といった、はるかに小さい（より携帯に便利な）装置においても普通に実装されている。こうしたチップに依存して実施されるタスクの数、高処理速度の要求（タスクを迅速に実施できるようにするため）、及び、こうしたチップによる電力消費の制限要求を考慮すると、チップ設計者は、所望の性能（例えば、高速処理）を実現し、同時に、チップの電力消費を管理するチップを設計するという困難なタスクに直面する。マイクロプロセッサのようなチップの性能が絶えず進歩の度を増し続けるものとすると、電力消費は深刻な問題になる。例えば、電力消費は、高速マイクロプロセッサにとって重大な性能制限因子になりつつある。例えば、マイクロプロセッサ世代が新しくなる毎に、オン・チップ電圧供給割当は次第に減少しているが、ＡＣ電流の消費は増大しているように思われる。従って、マイクロプロセッサ・システムに関する重要な設計目標は、計算集約的な（すなわち、大量の計算を行う）コードに対して可能な最高ピーク性能を提供し、同時に、マイクロプロセッサ・システムの電力消費を減少させることである。とりわけ、こうしたマイクロプロセッサ・システムを携帯用電子装置内に実装する場合、装置のバッテリ寿命を最大化するには、電力消費を低減すること（少なくとも低性能稼動期間中）が望ましい。
【０００３】
周知のように、チップの電力消費は、一般に、次の式を用いて計算することが可能である。Ｐ＝Ｃ×Ｖ2×Ｆ、ここで、Ｐは、電力消費を表し、Ｃは、スイッチング・キャパシタンスを表し、Ｖは、動作電圧を表し、Ｆは、チップのクロック周波数を表している。この式に関して、スイッチング・キャパシタンス（Ｃ）、電圧（Ｖ）、及び、周波数（Ｆ）は、全て、チップの電力消費（Ｐ）を判定する上での全ての因子であることは言うまでもない。多くの場合、ある所与のシステムに（例えば、デスク・トップまたは携帯用装置内で）用いるのに許容し得る所定のレベル未満にチップの電力消費（Ｐ）を保持するために、プロセッサの周波数（Ｆ）及び／または電圧（Ｖ）を制限することが必要になる。
【０００４】
一般に、チップ設計には、２つの関連電力消費問題が存在する。第１の問題は、チップの長期（または持続性）電力消費である。これに関して、「長期」（または持続性）電力消費には、チップの動作では比較的長期と言える、マイクロ〜ミリ秒時間フレームが含まれる。一般に、比較的少ない持続性電力消費を可能にするチップ設計を施すことが望ましい。さらに後述するように、先行技術のチップ設計者は、一般に、最悪のケースの動作中（例えば、極めて計算集約的な動作中）に、チップが消費する可能性のある最大電力を求め、最悪のケースの動作中における適正な動作を可能にするため、チップに供給されるべき持続性電力として、こうして求められた最大電力を設定することが可能である。
【０００５】
チップ設計に関して生じる第２の問題は、短期（または瞬時）電力消費である。これに関して、「短期」（または瞬時）電力消費には、ナノ秒時間フレームが含まれる。例えば、チップが、平均で、２０ワットの電力を必要とするが、突然、１００ワットの電力を引き込む場合がある。当業者には明らかなように、電力が突然増大すると（例えば、電流負荷が突然増大すると）、一般に、電圧が垂下する。例えば、チップ上の全ての回路が所望の周波数（例えば、１ギガヘルツ）で動作するためには、チップが、特定の最小値、例えば、１ボルトを超える供給電圧を受けなければならないものと仮定する。従って、この例では、電圧が０．９ボルトまで垂下すると、回路は、１ギガヘルツで動作できなくなり、部品が機能しなくなる。従って、この例の場合、電圧が１ボルト未満に垂下しないことを保証する必要がある。チップ上で負荷の大幅な増大に遭遇すると、追加の帯域保護（ガードバンド）電圧（必要とされる１ボルトを超える）をチップに対して供給することが必要になる場合がある。例えば、チップが負荷の増大に遭遇し、結果として、ある瞬間に１００ミリボルト（すなわち、０．１ボルト）までの電圧垂下が生じるとすると、チップが、０．１ボルトの電圧垂下に遭遇するにもかかわらず、１ギガヘルツの周波数における適正な動作を維持するのに必要な１ボルトの供給を受けるようにするには、実際には、チップに１．１ボルトを供給することが必要になる。すなわち、負荷の増大という事象に遭遇すると、電圧は、短時間１ボルトまで垂下する場合があるが、その後、１．１ボルトに戻ることになる。従って、負荷の増大事象から帯域を保護するには、０．１ボルトの追加が必要になるだけである。
【０００６】
一般的に、チップが必要とする持続性電力量を減少させるのが望ましい。さらに、一般的に、動作中に、（例えば、負荷の増大により）チップが遭遇する電圧垂下量を減少させることが望ましい。一般に、こうしたチップ設計における要求には、ある程度の矛盾がある。例えば、チップ設計者が、チップの持続性電力消費を減少させると、チップは、一般に、より大きな電圧垂下に遭遇することになる（負荷が増大する結果として）。例えば、持続性電力消費が６０ワットで、時々、短時間にわたって、８０ワットを必要とする負荷の増大条件に遭遇し、その結果、電圧垂下を生じることになる、チップが設計されるものと仮定する。さらに、チップ設計者は、チップの持続性電力消費をわずか２０ワットにまで減少させる設計を実施するものと仮定する。このチップが、８０ワットを必要とするこうした負荷の増大状態に遭遇し続ける場合、はるかに大きい電圧垂下が認められることになる。従って、設計者は、チップの長期の持続性電力消費を減少させたが、チップが遭遇する電圧垂下は、極めて大きくなる。従って、チップの長期の持続性電力消費並びに短期電力消費を両方とも効率的に管理するのは困難である場合が多い。
【０００７】
チップにおける長期（持続性）電力消費を管理するため、さまざまな先行技術による解決法が実施されてきた。先行技術のマイクロプロセッサ・チップは、一般に、チップによる特定の電力量を超える消費を阻止するために決定された固定電圧及び周波数で実施されてきた。一般に、先行技術によるマイクロプロセッサ・チップの設計においては、設計者は、チップが過酷な計算上の負荷に遭遇した場合に、その電力消費が特定の量を超えることがないように、チップに対して実施することが可能な適切な電圧及び周波数を求めるため、チップに対する過酷な計算上の負荷を生じさせるためのソフトウェア・コードを用いて、チップのテストを行う。しかし、いったん実装されると、こうした過酷な計算上の負荷に遭遇する可能性は比較的稀であり、その時間の大部分にわたって、マイクロプロセッサには、小さい計算上の負荷が加えられる（または、計算上の負荷が全く加えられない）ことになる。従って、最悪の場合の計算上の負荷に従ってチップの電圧及び周波数が決定されると、チップの性能が阻害され（例えば、最悪の場合に必要な周波数が低下するため）、結果として、電力利用の効率が悪くなる（チップの動作期間の大部分にわたって、電力の多くが浪費されるので）。
【０００８】
チップが遭遇する電圧垂下量を減少させるための（すなわち、チップの短期電力消費を管理するための）先行技術による解決策も提案されている。先行技術によるマイクロプロセッサ・チップにおいて実施される電力節約技法の１つには、オン・チップ電源の電圧を調整して、電圧の垂下を減少させ、これによって、チップにおいてより高いクロック周波数を実施できるようにすることが含まれる。より具体的にいうと、この技法は、チップに対する平均電圧を減少させることができるように、オン・チップ電源を慎重に調整することによって（すなわち、電力消費が突然変化すると、電圧を平均値未満に垂下させることになりがちであるため）、オン・チップ電源の保全性（または完全性）を向上させようとするものである。例えば、フィルタリングを施されたチップ電圧をモニタして、それが、ある所与の時間にチップの平均電圧を超えるかまたはそれ未満になるのを検出する。電源は、一般に、その出力電圧を一定に維持しようとして、この種の電圧調整を実施するものである。電圧調整によって垂下を減少させることによって、周波数を低下させることなく、こうした垂下減少量だけ、チップの平均電圧を低下させることが可能になり、こうした平均電圧の低下によって、チップの電力消費が減少することになる。マイクロプロセッサの電圧垂下を減少させるために、オン・チップ電源の保全性を改良するこうした実施例については、ISSCC 2000（White Paper26.7）に掲載されたMichael Ang,Raoul Salem、及び、Alexander TaylorによるAn On-chip Voltage Regulator using Switched Decoupling Capacitorsにさらに詳細に記載されている。尚、この文献の開示内容を、参照により本明細書に援用する。
【０００９】
こうした先行技術による技法は、一般に、電源の保全性の改善を助けるものである。しかし、電源の完全性を改善するためのこうした技法は、活動性の高い期間中、チップに過剰な電流を供給しようとし、この結果、実際には電力消費を減少させることができなくなる。さらに、こうした期間中に供給される追加電流は、必然的に、キャパシタンス量（静電容量）によって供給が制限される。すなわち、この技法は、チップにおける電源の全体的な変動性を減ずる機能を実施し、これによって、ある所与の平均電圧に関して、チップが遭遇する最低電圧を高くするものである。この結果、平均電圧を低下させることによって、特定の動作周波数における電力消費が改善される（Ｐ＝ＣＶ2Ｆを想起されたい）。この技法によって補償可能な電流の変化量は、調整器（レギュレータ）のコンデンサに貯えることが可能な電荷量によって制限され、このため、さらに、電圧垂下の減少による便益が制限されることになる。
【００１０】
【発明が解決しようとする課題】
先行技術に鑑みて、本発明の目的は、チップの電力消費をより良好に管理するための方法及びシステムを提供することにある。とりわけ、本発明の目的は、チップの長期の持続性電力消費を効率的に管理し、同時に、短期の電力消費も管理する（例えば、遭遇する電圧垂下を減少させるため）ための方法及びシステムを提供することにある。
【００１１】
【課題を解決するための手段】
本発明は、集積回路の電力消費のアナログ検出を利用して、こうした電力消費を管理できるようにするシステム及び方法に関するものである。典型的な先行技術による電力管理技法では、回路及び／またはソフトウェアを利用するような方法による電力消費のデジタル検出を利用して、結果として、大量の電力消費を生じることが分かっている、集積回路によって実行される特定の命令シーケンスを検出する。しかし、こうしたデジタル検出法は、電力消費の正確／精密な検出を考慮していない場合が多く、及び、電力消費量が分からない命令に遭遇する可能性があるため、汎用性がない場合が多い。さらに、集積回路の動作中に、こうしたデジタル検出法では検出できない可能性のある、大量の電力消費を生じることになる不測の状態に遭遇する場合もあり得る。本発明のさまざまな実施態様では、電力消費のアナログ検出が利用される。例えば、本発明のさまざまな実施態様では、オン・チップ回路を利用して、チップの電圧レベルのような、チップのアナログ電気特性検出し、それからチップの電力消費を求めることが可能である。こうした電力消費のアナログ検出によって、チップの電力消費の極めて正確／精密な管理が可能になる。
【００１２】
本発明の実施態様の１つでは、オン・チップ回路を利用して、チップの長期持続性電力消費が管理される。こうした長期持続性電力消費は、ほぼ１マイクロ秒、並びに、もっと長い時間フレームにわたる電力消費を包含することを意図したものである。オン・チップ回路を実装して、チップの電力消費が決められた量を超えるか否かを判定することが可能である。例えば、チップの開発／テスト中に、所定の平均値を定義しておき、チップ上に回路を設けて、チップの電力消費がこうした所定の平均値を超えるたときに、これを検出することが可能である。より具体的には、チップ上に低域フィルタ（ローパスフィルタ）を設けて、チップに低域フィルタリングを施した電圧を供給することが可能である。例えば、低域フィルタを形成するように、抵抗器及びコンデンサを構成することもできるし、あるいは、チップ上に他の任意の適合する低域フィルタを設けて、こうした低域フィルタリングを施した電圧を供給することも可能である。さらに、電圧コンパレータ（例えば、アナログ・デジタル変換器）をチップ上に設けることも可能である。電圧コンパレータは、入力の１つとして、チップの低域フィルタリングを施された電圧を受信する。電圧コンパレータは、そのもう一方の入力において、所定の量（こうした所定の量は、その電力消費が所定の平均値に等しい場合、例えば、チップのパッケージの寄生抵抗の両端における公称ＤＣ電圧降下に一致する場合がある）だけオフセットした、オフ・チップ電源によってチップに供給される電圧を含む「クリーンな供給」電圧を受け取る。電圧コンパレータが、低域フィルタリングを施された電圧はクリーンな供給電圧を超えると判定すると、チップの電力消費が、所定の平均値より少ないということが分かるし、その逆も同様である。
【００１３】
電圧コンパレータが、低域フィルタリングを施された電圧は、クリーンな供給電圧を超えているるか否かを表示する信号を出力し、こうした信号をオン・チップ制御回路に入力することができると、オン・チップ制御回路は、こうした信号に応答して、チップの電力消費を管理することが可能になる。例えば、チップの長期電力消費が、あまりに多すぎると判定されると（電圧コンパレータの出力信号に基づいて）、制御回路は、チップの長期電力消費を減少させるために所定の操作をトリガすることが可能になる。トリガすることが可能な電力低減操作の一例として、チップにおいて比較的多くの電力を消費するいくつかの機能ユニットを抑制することが可能である。
【００１４】
本発明のもう１つの実施態様では、オン・チップ回路を利用して、チップの短期電力消費が管理される。こうした短期電力消費は、マイクロ秒未満（例えば、ナノ秒時間フレーム）にわたる電力消費を包含することを意図したものである。オン・チップ回路を設けて、チップの短期電力消費が所定の量（チップに関してあらかじめ決定することが可能な量である）を超えるか否かを判定することが可能である。より具体的には、上記実施態様に関して説明したように、チップ上に低域フィルタを設けて、低域フィルタリングを施された電圧をチップに供給することが可能である。さらに、チップ上に、電圧コンパレータ（例えば、アナログ・デジタル変換器）を設けることも可能である。電圧コンパレータは、チップの低域フィルタリングを施された電圧を入力の一方として受け取る。電圧コンパレータは、もう一方の入力において、瞬時オン・チップ電圧（すなわち、チップの電力グリッドに現れる電圧）を受け取る。電圧コンパレータが、チップの瞬時電圧は低域フィルタリングを施された電圧を超えていると判定すると、チップは、より多量の電力消費モードに入っていることになる。
【００１５】
電圧コンパレータが、チップの瞬時電圧が低域フィルタリングを施された電圧を超えているか否かを表示する信号を出力し、こうした信号をオン・チップ制御回路に入力することができると、オン・チップ制御回路は、こうした信号に応答して、チップの短期電力消費を管理することが可能になる。例えば、チップの短期電力消費が、あまりに多すぎると判定されると（電圧コンパレータの出力信号に基づいて）、制御回路は、チップの短期電力消費を即座に減少させるために所定の操作をトリガすることが可能になる。トリガすることが可能な電力低減操作の一例として、チップにおいて比較的多くの電力を消費するいくつかの機能ユニットを抑制することが可能である。
【００１６】
本発明の望ましい実施態様では、長期電力消費を管理するための回路と、短期電力消費を管理するための回路の両方を実施する。こうして、集積回路の電気特性（例えば、電圧）のアナログ検出を利用して、チップの長期電力消費と短期電力消費の両方を検出し、管理することが可能になる。
【００１７】
以上の説明は、後続する本発明の詳細な説明をより明確に理解できるようにするため、本発明の特徴及び技術的利点を概説したものである。本発明の特許請求の範囲の主題なす、本発明のその他の特徴及び利点については、後述することにする。当業者には明らかなように、開示した概念及び特定の実施態様は、本発明と同じ目的を実施するための他の構造を修正または設計するための基礎として容易に利用することが可能である。やはり、当事者には明らかなように、こうした同等の構成は、特許請求の範囲に記載した本発明の思想及び範囲を逸脱するものではない。本発明の構成及び動作方法の両方に関して、本発明に特有のものと信ずる新規の特徴並びにその他の目的及び利点については、添付の図面及び下記の説明から明らかになるであろう。しかしながら、言うまでもなく、各図面は、例示及び解説のためだけに提示したものであって、本発明の限界を画定することを意図したものではない。
【００１８】
【発明の実施の形態】
上述のように、チップの長期電力消費を最小限に抑えることが要求される場合が多い。さらに、こうした「長期」電力消費は、例えば、マイクロ秒〜ミリ秒の時間フレーム、並びに、それより長い時間フレームを包含することを意図したものである。やはり上述したように、典型的な先行技術によるチップ設計は、一般に、最悪のケースの電力消費に基づくものである。例えば、計算集約的コードを用いたチップのテストを通じて、チップが必要とする可能性のある最大電力が８８ワットであると判定することができる。しかし、動作時、チップが必要とする平均電力は、６０ワットにすぎない場合がある。従って、チップがこうした最悪のケースの電力を必要とする場合は、比較的少ないので、通常、２８ワットの電力が浪費されることになる。もちろん、最悪のケースの電力が必要とされる状況（例えば、極めて計算集約的な状況）において、先行技術によるチップを支援して、チップの動作不良を回避するには、こうした追加電力を電源及びパッケージングの設計に組み込むことが必要とされる。言うまでもなく、最悪のケースの電力を供給するように設計されたインフラストラクチャの大きな部分が浪費されるので、これは、電力供給資源を効率良く使用するものではない。さらに、最悪のケースの電力が消費されないとしても、この先行技術による技法を利用したシステムを購入する顧客が、電力供給インフラストラクチャのために余分なコストを支払うことが必要になり、顧客のコンピュータ・ルームにおいて、コンピュータ設計者によって指定された最悪のケースの電力消費を確実にサポートできるようにしなければならなくなる。
【００１９】
引き続き上記例について述べると、チップ・メーカは、ある持続時間期間にわたって、チップが上記平均電力を消費している場合に、それを検出して、さらに、電力消費をその所定の平均値に戻すため、その情報を利用して、チップの動作を変更する（例えば、その周波数を低下させる）手段を利用するチップの設計を望む場合がある。例えば、この例の場合、チップ・メーカは、（チップのテストを通じて）その平均電力消費を６０ワットにすべきであると決定することが可能であり、従って、チップがこうした所定の平均値を超えて消費している場合（例えば、７０または７５ワットに達する場合）、これを検出して、チップの電力消費を減少させ、その所定の平均値である６０ワットに戻すのに適した措置をトリガするための手段を設けることが可能である。こうして、メーカは、最悪のケースの電力状況における適正な動作を可能にする、上述の８８ワットの電力を消費することが必要とされるシステムではなく、一般に、６０ワットの電力供給を消費することだけを必要とされる、より安価なシステムを設計することが可能になる。
【００２０】
本発明の実施態様の１つによれば、比較的長期の（持続性）電力消費を効率的に管理するためのシステム及び方法が得られる。例えば、本発明の実施態様の１つでは、チップの動作を管理することによって、チップの長期電力消費を、チップの所定の平均電力消費のような、チップのほぼ所定の値に効率的に維持することが可能になる。以下、本発明のより十分な理解に資するように、添付の図面を参照して説明する。図１に、本発明の第１の実施態様の典型的な実施例を示す。図１にはシステム１００の一部が示されているが、これには、チップ１０６に電力を供給する電源１０２が含まれている。より具体的には、電源１０２によって、電圧信号及び接地信号が供給されるが、これらは、一般に、何らかのパッケージ寄生要素１０４を介してチップ１０６に供給される。こうしたパッケージ寄生要素１０４は、コンピュータ技術分野における当業者にとっては周知のところであるので、本明細書では詳しくは説明しない。従って、例えば、生成される電圧信号ＶINST（すなわち「瞬時電圧」）は、チップ１０６によって受け取られる。もちろん、チップ１０６は、限定のないマイクロプロセッサーを含む任意のタイプの集積回路とすることが可能である。チップ１０６には、さらに、マイクロプロセッサにおいて命令を実行するための論理素子、チップが動作を行うために利用することが可能な情報用の記憶素子、演算処理論理素子等のような、チップ１０６の任意の機能コンポーネント（例えば、クロックに同期して動作する回路コンポーネント）を含むことが可能な、コア・チップ回路１０８が含まれている。図１に示すように、ＶINSTは、コア回路１０８に供給される電圧である。すなわち、ＶINSTは、チップの電力グリッド（チップの回路に電力を配給する金属面）に、任意の所与の時間に現れる瞬時電圧である。
【００２１】
チップ１０６には、さらに、第１のオン・チップ回路（ここでは、電圧コンパレータ１１０）及び制御回路１１２が含まれており、これらについては、さらに詳細に後述することにする。電圧コンパレータ１１０は、入力として、２つのアナログ信号（例えば、電圧）を受け取って、どちらのアナログ入力が大きいかを示す１つ以上のデジタル信号を出力することが可能であり、さらに、オプションにより、電圧差の大きさを示す信号を出力することも可能である。このタイプの回路は、一般に、当該技術分野において、アナログ・デジタル変換器すなわちＡ／Ｄコンバータとして既知のところである。もちろん、こうした電圧値の比較に適した、現在知られている、または、今後開発される任意のコンパレータ（例えば、Ａ／Ｄコンバータ）をこの第１の実施態様内に設けることも可能である。図示のように、電圧コンパレータ１１０は、入力の一方において、フィルタリングを施された（すなわち、フィルタリングされた）電力バージョンである、チップ１０６の「クワイエット・バージョン（quiet version）」の電源供給（図１に「ＶAVERAGE」として示されている）を受け取る。より具体的には、電圧コンパレータ１１０へのＶAVERAGE入力は、チップ１０６のどこかから取り出されて、低域フィルタに通された電圧ＶINSTである。例えば、図１の例の場合、電圧コンパレータ１１０へのＶAVERAGE入力は、図１に示すように、チップ１０６のどこかから取り出されて、抵抗器１１３及びコンデンサ１１４に通された電圧ＶINSTである。抵抗器１１３及びコンデンサ１１４は、カットオフ周波数が積Ｒ×Ｃによって規定される低域フィルタを形成している。このフィルタの効果は、ＶINSTに対して低周波数で変化する長期平均電圧を供給することである。このフィルタの周波数応答を調整するため、Ｒ×Ｃの値を大きくすると、より長い平均がとられ、Ｒ×Ｃの値を小さくすると、ＶAVERAGEは、ＶINSTの変化に応答してより迅速に変化することが可能になる。こうした抵抗器／コンデンサの実施例ではなく、低域フィルタのさまざまな他の実施例を利用することも可能であり、こうした任意の実施例は、本発明の範囲内に含まれるものとする。一例として、Ａ／Ｄコンバータを利用して、アナログ電圧信号をデジタル信号に変換することが可能であり、デジタル低域フィルタを利用することも可能である。
【００２２】
電圧コンパレータ１１０は、他の入力として、外部（オフ・チップ）電源１０２からの給電を受け取る。すなわち、図１の例に示すように、電源１０２によって供給されるＶsupplyは、電圧オフセット部１０９に送ることが可能であり、電圧オフセット１０９部は、ＶsupplyＸを電圧コンパレータ１１０に対して出力する。チップ電力消費が指定の平均値と一致する場合、電圧オフセット部１０９を較正することによって、パッケージ寄生抵抗の両端における公称ＤＣ電圧降下を整合させることが可能である。従って、電圧コンパレータ（Ａ／Ｄコンバータ）１１０によって、ＶAVERAGEがＶsupplyＸを超えることが示されると、チップの最近の電力消費が平均値未満であることが分かる。その逆も同様である。Ａ／Ｄコンバータにおける電圧オフセットは、さまざまな方法で実施可能である。一例として、こうしたＡ／Ｄコンバータにおける電圧オフセットは、一般に、デジタル出力の較正によって実施される。例えば、Ａ／Ｄコンバータ１１０の出力「Ｙ」が、複数ビットの場合、チップが所定の平均量の電力を消費するように設定される際に、その値がチェックされる。次に、この値を後続の測定値から引くと、ＶAVERAGEが較正値を超えるか、それ未満であるかを知ることができる。
【００２３】
電圧コンパレータ１１０は、その第２の入力信号として、「ＶsupplyＸ」を受け取る。ＶsupplyＸは、パッケージ寄生要素１０４をバイパスした給電であって、チップ電力消費がチップの所定の平均値と整合するときに、パッケージ寄生要素１０４の両端において一般に生じる公称ＤＣ電圧降下によって（電圧オフセット１０９を介して）オフセットされた、外部電源１０２からのクリーンな給電である。従って、電圧コンパレータ１１０は、オン・チップ電圧（「ＶAVERAGE」）と電源１０２によって供給される電圧（「ＶsupplyＸ」）の差を求めることが可能である。すなわち、コンパレータ１１０によって、パッケージ寄生要素１０４の両端における電圧降下が測定され、この結果、パッケージ・バイパス・キャパシタンス及び寄生成分のフィルタリング後に、電源１０２によって供給を受ける、長期（例えば、マイクロ秒〜ミリ秒時間フレーム）電力消費に関する情報が得られる。
【００２４】
電圧コンパレータ１１０によって、信号「Ｙ」が出力されるが、この信号は、チップ１０６の電力消費を管理するために、信号Ｙに応答して、チップ１０６の動作のある側面を変更する（例えば、その動作周波数を低下させる）ことが可能な制御回路１１２に入力される。制御回路１１２は、例えば、ファームウェア（従って、こうした回路で実行されるソフトウェアを含む）として実施することもできるし、あるいは、単なる回路コンポーネントとして実施することも可能である。こうした制御回路１１２は、ＶAVERAGEがＶsupplyＸを超えていることを示す信号Ｙに応答して、チップ１０６の持続性電力（ＶAVERAGE）を減少させるための所定の動作をトリガすることができる。制御回路１１２によってトリガすることが可能な電力低減動作の一例として、チップ１０６において比較的多量の電力を消費するいくつかの機能ユニットを抑制する（例えば、機能ユニットの動作を停止させたり、あまり多くの電力を消費しないような動作モードにするなど）ことができる。制御回路１１２によってトリガすることが可能な電力低減操作のもう１つの例として、チップの動作パイプラインにバブル（例えば、機能停止や、処理速度を低下させたりするもの）を挿入して、その活動性を低下させることが可能である。制御回路１１２は、オン・チップ・クロック発生器を制御するか、電源にデジタル信号を供給することによって、チップ自体の動作周波数及び／または電圧を低下させるといった、所定の目標に向かってチップの電力消費を減少させるためにトリガすべき任意の数の他の電力低減措置を利用することが可能である。
【００２５】
上述のように、この第１の実施態様の場合、電圧コンパレータ１１０は、ＲＣフィルタリングを施された電圧（ＶAVERAGE）とオフ・チップ電源１０２によって供給される電圧（ＶsupplyＸ）を比較して、チップが、所定の電力消費量（例えば、チップの所定の平均電力消費量）未満で動作しているか、それとも、それに近い値で動作しているかを判定する。チップの持続性電力消費が、その所定の量を超えて増大すると、コンパレータ１１０から出力される信号Ｙによって、制御回路１１２がトリガされ、チップの持続性電力消費を減少させるための何らかの措置が開始される。
【００２６】
チップの動作中に生じる負荷の増大量を減少させるのが望ましい場合も多い。こうした負荷の増大量の減少は、チップの平均電力消費を減少させる上述の要求とある程度競合する要求である（一般に、平均電力消費を減少させると、より大きな負荷の増大が生じることになるので）。こうした負荷の増大が生じる場合には、例えば、大きい電圧垂下を回避するため、こうした負荷増大状態に短期間で（または瞬時に）応答し、チップの電力消費を管理するための手段を設けることが望ましい。
【００２７】
本発明の第２の実施態様によれば、比較的短期の電力消費を効率的に管理するためのシステム及び方法が得られる。これに関して、「短期」（または瞬時）電源消費とは、一例として、ナノ秒時間フレームを包含することを意図したものである。例えば、本発明の第２の実施態様によれば、チップの動作の管理によって、チップの短期電力消費を、チップの所定の平均電力消費といった、チップについてのほぼ所定の値に効率よく（または有効に）維持することが可能になる。図２に、本発明の第２の実施態様の基準的な実施例を示すが、図１のコンポーネントと同じコンポーネントには、同じ参照番号を付している。図２には、チップ２０６に電力を供給する電源１０２を含む、システム２００の一部が示されている。図１に関して上述したように、電圧信号及び接地信号が、電源１０２によって供給されるが、これらは、一般に、何らかのパッケージ寄生要素１０４を介してチップ２０６に供給される。従って、例えば、生成された電圧信号ＶINST（または「瞬時電圧」）は、チップ２０６によって受け取られる。図１のチップ１０６の場合と同様、チップ２０６は、限定のないマイクロプロセッサを含む、任意のタイプの集積回路とすることが可能である。チップ２０６には、さらに、チップ２０６の任意の機能コンポーネントを含むことが可能な、コア・チップ回路１０８が含まれており、コアチップ回路１０８のこうしたコンポーネントが、電圧ＶINSTを受け取る。チップ２０６には、さらに、第２のオン・チップ回路（ここでは、電圧コンパレータであり、例えば、Ａ／Ｄコンバータなどがある）２０２と、制御回路２０４が含まれているが、これらについてはさらに詳細に後述することにする。
【００２８】
図１の電圧コンパレータ１１０の場合と同様、電圧コンパレータ２０２は、入力として２つのアナログ信号（例えば、電圧）を受信し、入力の電圧差をデジタル表示する１つ以上のデジタル信号を出力する。もちろん、この第２の実施態様内に、こうした電圧値の比較に適した、現在知られている、または、今後開発されることなる任意のコンパレータ（例えば、Ａ／Ｄコンバータ）を設けることも可能である。図示のように、電圧コンパレータ２０２は、入力の一方として、低域フィルタリングを施された電力バージョンである、チップ２０６の「クワイエット・バージョン」の電源供給（図１及び図２に「ＶAVERAGE」として示されている）を受け取る。すなわち、電圧コンパレータ２０２に対するＶAVERAGE入力は、チップ２０６のどこかから取り出されて、図１に関して既述の低域フィルタを形成する、抵抗器１１３及びコンデンサ１１４に通された電圧ＶINSTである。図２の例には、ＲＣフィルタリングを施す例が示されているが、現在知られている、または、今後発見される低域フィルタの他のいかなる適合する実施例も、本発明の範囲内に含まれるものとする。電圧コンパレータ２０２は、もう一方の入力として、瞬時オン・チップ電圧である（コア・チップ回路１０８に供給される）ＶINSTを受け取る。すなわち、こうした瞬時電圧ＶINSTは、任意の所与の時間におけるチップの電力グリッドにおける電圧である。従って、電圧コンパレータ２０２は、低域フィルタリングを施されたバージョンのオン・チップ電圧（「ＶAVERAGE」）と瞬時オン・チップ電圧（「ＶINST」）の差を求めることが可能である。ＶINSTがＶAVERAGEを超える場合、これは、瞬時電力消費が平均電力消費より少ない（例えば、チップが、大電力動作モードから小電力動作モードに移行したばかりである）ことを表している。逆に、ＶINSTがＶAVERAGE未満の場合、チップが、大電力動作モードに入ったばかりであることを表している。こうして、さまざまな応答をトリガして、この電力の変化を制御することが可能である。
【００２９】
電圧コンパレータ２０２によって、信号「Ｘ」が出力されるが、この信号が制御回路２０４に入力されると、制御回路２０４は迅速に応答して、チップ２０６の電力消費を管理するために、信号Ｘへの応答として、チップ２０６の動作の何らかの側面を変更する（例えば、その動作周波数を低下させる）ことができる。制御回路２０４によってトリガすることが可能な電力低減動作の一例として、チップ２０６において比較的多くの電力を消費するいくつかの機能ユニットを抑制することが可能である。制御回路２０４によってトリガすることが可能な電力低減動作のもう１つの例として、チップの動作パイプラインにバブル（例えば、機能停止や動作速度低下機能）を挿入して、その活動性を低下させることが可能である。制御回路２０４は、所定の目標に向かってチップの電力消費を減少させるためにトリガすべき任意の数の他の電力低減動作を利用することが可能である。制御回路２０４によってトリガすることが可能な電力低減動作のさらにもう１つの例として、チップのクロック周波数を低下させることが可能である。例えば、ある実施例では、制御回路２０４は、チップのクロックを出力するオン・チップ発振器に供給される電圧を低下させることが可能であり、この場合、オン・チップ発振器に供給される電圧のこうした低下により、発振器によって出力されるチップのクロック周波数が低下することになる。これに関しては、「SYSTEM AND METHOD UTILIZING ON-CHIP VOLTAGE CONTROLLED FREQUENCY MODULATION TO MANAGE POWER CONSUMPTION」と題する、現在出願中であり、譲渡先が共通の、米国特許出願「代理人整理番号10005652-1」にさらに詳細に記載されている。尚、この出願の開示内容を、参照により本明細書に援用する。
【００３０】
上述のように、この第２の実施態様では、電圧コンパレータ２０２を利用して、低域フィルタリングを施された電圧（ＶAVERAGE）と瞬時オン・チップ電圧（ＶINST）を比較し、望ましくない電圧垂下を回避するために制御する必要のある、電力の瞬時増大が生じているか否かを判定する。チップの瞬時電力消費が、平均電圧を超えて増大する（例えば、負荷の増大が生じている）と、コンパレータ２０２から出力される信号Ｘによって、制御回路２０４がトリガされ、望ましくない電圧垂下を回避するために、チップの瞬時電力消費を減少させるための適切な措置が開始されることになる。
【００３１】
チップの長期（持続性）電力消費を減少させ、同時に、負荷の増大量も減少させるのが望ましい場合がよくある。一般に、長期電力消費を減少させると、負荷増大量が増すことになりがちであるため、こうした要求は、少々矛盾している。すなわち、一般に、長期（持続性）電力消費が減少すると、短期電力消費の管理がいっそう困難になる。従って、本発明の望ましい実施態様には、チップの長期電力消費と短期電力消費の両方を管理するための手段が含まれている。すなわち、望ましい実施態様によれば、チップの長期（持続性）電力消費をほぼ所定の量（例えば、チップの所定の平均値）に維持するための手段、並びに、チップにおいて生じる負荷の増大を検出し、こうした負荷の増大中に被る電圧垂下量を最小限に抑えるやり方で、それに応答するための手段が得られる。
【００３２】
図３に、本発明の望ましい実施態様の基準的な実施例を示すが、図１及び２のコンポーネントと同じコンポーネントには、同じ参照番号を付している。図３には、チップ３０６に電力を供給する電源１０２を含む、システム３００の一部が示されている。図１及び２に関して上述したように、電圧信号及び接地信号が、電源１０２によって供給されるが、これらは、一般に、何らかのパッケージ寄生要素１０４を介してチップ３０６に供給される。従って、例えば、生成された電圧信号ＶINST（または「瞬時電圧」）は、チップ３０６によって受け取られる。図１のチップ１０６と図２のチップ２０６の場合と同様、チップ３０６は、限定のないマイクロプロセッサを含む、任意のタイプの集積回路とすることが可能である。チップ３０６には、さらに、チップ３０６の任意の機能コンポーネントを含むことが可能な、コア・チップ回路（不図示）が含まれており、コアチップ回路のこうしたコンポーネントが、図１及び２に関して上述したように、電圧ＶINSTを受け取る。チップ３０６には、さらに、電圧コンパレータ１１０及び２０２が含まれているが、これらについては、図１及び２に関連して、それぞれ、上述したところである。
【００３３】
従って、この望ましい実施態様の場合、電圧コンパレータ１１０は、低域フィルタリングを施された電圧（ＶAVERAGE）とオフ・チップ電源１０２によって供給される電圧（ＶsupplyＸ）を比較して、チップ３０６が、所定の持続性電力消費量（例えば、チップの所定の平均電力消費量）未満で動作しているか、それとも、それに近い値で動作しているか否かを判定する。上述した実施態様の場合と同様、電圧ＶAVERAGEに、ＲＣフィルタリングを施すこともできるし、あるいは、任意の他の適切な低域フィルタによるフィルタリングを施すこともできる。チップ３０６の持続性電力消費が、その所定の量を超えて増大すると、コンパレータ１１０によって出力される信号Ｙによって、図１の制御回路１１２（図３には示されていない）のような制御回路がトリガされ、図１に関連して詳しく説明したように、チップの持続性電力消費を減少させるための何らかの措置が開始されることになる。さらに、チップ３０６の短期電力消費を管理するために、電圧コンパレータ２０２が含まれている。すなわち、電圧コンパレータ２０２は、低域フィルタリングを施された電圧（ＶAVERAGE）と瞬時オン・チップ電圧（ＶINST）を比較して、望ましくない電圧垂下を回避するために、制御する必要のある、電力の瞬時増大が生じているか否かを判定する。チップの瞬時電力消費が、平均電圧を超えて増大する（例えば、負荷の増大が生じている）と、コンパレータ２０２から出力される信号Ｘによって、図２の制御回路２０４のような制御回路（図３には示されていない）がトリガされ、望ましくない電圧垂下を回避するために、チップの瞬時電力消費を減少させるのに適した何らかの措置が開始されることになる。
【００３４】
図４の例示的な波形を参照して、以下では、こうした望ましい実施態様の動作の一例について述べることにする。図４では、例示のため、信号Ｘ及びＹは単一デジタル値として表されているが、それぞれ、コンパレータ２０２及び１１０の入力端子における電圧差を表す複数の２進ビットから構成することも可能である。図４に示すように、時間ｔ0において、ＶINSTは、ＶAVERAGEを超え、その結果、コンパレータ２０２の出力信号「Ｘ」が高になり、電力が最近減少したことが、システム制御装置や表示装置など（不図示）に対して示される。この結果、チップの動作に変化生じる場合も生じない場合もあるが、これに応じて、電圧を安定にするために電力消費を人為的に増大させることも、そうしないようにすることもできる。すなわち、制御回路は、チップの電力消費を有効に増大させて、電圧を安定化するのに適した措置をトリガすることができる（例えば、電源からアースに電流を分流するか、または、チップ上の機能ユニットに人為的な活動を開始させることによって、チップに人為的により多くの電力を消費させることができる）し、そうしないようにすることもできる。従って、いくつかの実施態様では、電力消費に関する所定の下限値を設定することができ、制御回路によりコンパレータ２０２の出力をモニタして、電力消費がこうした下限値未満に降下しないことを確実にすることができる。さらに、時点ｔ0において、ＶAVERAGEが、ＶsupplyＸを超えると、コンパレータ１１０の出力信号（Ｙ）が高になり、制御回路（不図示）に対して、長期電力消費が、チップの所定の平均電力限界未満であることが示される。時点ｔ1において、ＶINSTがＶAVERAGE未満にまで低下すると、コンパレータ２０２の出力信号Ｘが低になり、これによって、制御回路に対して過剰電力状態を示すことができ、この場合、制御回路は、大きな電圧垂下を回避するために、チップ３０６の電力消費を迅速に減少させるのに適した措置をトリガすることができる。時点ｔ1において、ＶAVERAGEは、ＶsupplyＸを超えたままであるため、信号Ｙは高のままであり、長期電力消費が、チップの所定の平均値未満であることが表示される。
【００３５】
時点ｔ2において、ＶINSTが再びＶAVERAGEを超えると、コンパレータ２０２によって出力される信号Ｘが高に遷移し、この結果、制御回路に対して、電力が減少したことが示され、このため、制御回路は、チップ３０６の電力消費を迅速に減少させようとして、前にトリガした措置を終了することができる。時点ｔ3において、ＶINSTが、ＶAVERAGE未満まで降下し、その結果、コンパレータ２０２の出力信号Ｘが低になり、制御回路に、チップ３０６の電力消費を迅速に減少させるのに適した措置をトリガさせることができる。ｔ3においても、ＶAVERAGEがＶsupplyＸを超えたままのため、信号Ｙは高のままである。
【００３６】
時点ｔ4において、ＶAVERAGEが、ＶsupplyＸ未満まで低下すると、コンパレータ１１０の出力信号Ｙが低になり、これによって、制御回路に、チップ３０６の持続性電力消費を減少させるのに適切な措置をトリガさせることができる。こうして、信号Ｙが低に遷移すると、（信号Ｘが低になるのに応答して）瞬時電力消費を減少させるだけではなく、長期持続性電力消費も減少させる措置をトリガすることができる。
【００３７】
本発明の実施態様によって、電力を管理するためのかなり高度なアプローチを可能にすることができるという点を理解されたい。例えば、チップの長期及び／短期電力消費を管理するために特定の電力低減措置をインテリジェントにトリガするやり方で、制御回路を実施することができる。例えば、チップが多数の浮動小数点演算を実行しているものと仮定すると、制御回路は、電力低減措置として整数演算を抑制し、同時に、浮動小数点演算の実行を正規のものとして続行できるようにすることを決定することが可能である。検出されが長期及び／または短期電力低減の要求に応答して、本発明の任意の実施態様に従って電力低減措置を開始する場合、任意のレベルのインテリジェンス（知的処理）を実施することが可能である。
【００３８】
本発明及びその利点について、詳述してきたが、特許請求の範囲によって画定される本発明の思想及び範囲を逸脱することなく、さまざまな変更、代替、及び、改変を施すことが可能である。さらに、本出願の範囲は、本明細書に記載のプロセス、機械、製造、物質の組成、手段、方法、及び、ステップの特定の実施態様には限定されない。当業者には本発明の開示内容から容易に理解されることであるが、本明細書に記載した実施態様と実質的に同じ機能を実施するか、または、実質的に同じ結果を達成する、現存の、または、これから開発されることになる、プロセス、機械、製造、物質の組成、手段、方法、または、ステップを、本発明に従って利用することが可能である。従って、特許請求の範囲には、こうしたプロセス、機械、製造、物質の組成、手段、方法、または、ステップが包含される。
【００３９】
以下においては、本発明の種々の構成要件の組み合わせからなる例示的な実施態様を示す。
１．集積回路３０６の電力消費を管理するための方法であって、
第１のオン・チップ回路１１０を利用して、前記集積回路の持続性電力消費が、第１の所定の値を超えているか否かを判定するステップと、
前記持続性電力消費が前記第１の所定の値を超えていると判定されると、前記集積回路の前記持続性電力消費を前記第１の所定の値以下に減少させる措置をトリガするステップと、
第２のオン・チップ回路２０２を利用して、前記集積回路の短期電力消費が、第２の所定の値を超えているか否かを判定するステップと、
前記短期電力消費が前記第２の所定の値を超えると判定されると、前記集積回路の前記短期電力消費を前記第２の所定の値以下に減少させる措置をトリガするステップ
を含む、方法。
２．前記第１のオン・チップ回路を利用する前記ステップが、前記第１のオン・チップ回路を利用して、前記持続性電力消費のアナログ検出を行うステップを含み、
前記第２のオン・チップ回路を利用する前記ステップが、前記第２のオン・チップ回路を利用して、前記短期電力消費のアナログ検出を行うステップを含む、上項１に記載の方法。
３．持続性電力消費の前記アナログ検出、及び、短期電力消費の前記アナログ検出に、前記集積回路のアナログ電気特性を検出するステップが含まれる、上項２に記載の方法。
４．持続性電力消費を減少させる前記措置が、
集積回路のクロック周波数を低下させるステップと、前記集積回路における機能コンポーネントを抑制するステップと、集積回路の動作パイプ・ラインにバブルを挿入するステップと、前記集積回路に電力供給する電源１０２に対して、前記電源によって供給される電圧を低下させる信号を伝えるステップとからなるグループから選択される、任意の１つ以上の措置を含む、上項１に記載の方法。
５．第１の回路を利用して、前記集積回路の持続性電力消費が、前記第１の所定の値を超えているか否かを判定するステップが、さらに、
前記集積回路の低域フィルタリングが施された電圧ＶAVERAGEとクリーンな給与電圧ＶsupplyＸを比較するステップを含み、
前記クリーンな給与電圧が、オフ・チップ電源１０２によって前記集積回路に供給される、所定の量だけオフセットした電圧を含む
ことからなる、上項１に記載の方法。
６．前記第２の回路を利用して、前記集積回路の短期電力消費が、前記第２の所定の値を超えているか否かを判定するステップが、さらに、
前記集積回路の瞬時電圧ＶINSTと低域フィルタリングが施された電圧ＶAVERAGEを比較するステップ
を含む、上項１に記載の方法。
７．前記持続性電力消費に、少なくとも１マイクロ秒の時間期間にわたる電力消費が含まれ、前記短期電力消費に、１マイクロ秒未満の時間期間にわたる電力消費が含まれる、上項１に記載の方法。
８．１つ以上の集積回路と回路（112、204）を備えるシステム（100、200、300）であって、
前記１つ以上の集積回路の少なくとも１つの集積回路（106、206、306）が、少なくとも部分的に、前記電力消費のアナログ検出に基づいて、前記少なくとも１つの集積回路の電力消費を判定するよう動作可能な回路（110、202）を備え、
前記回路（112、204）は、前記電力消費が所定の量を超えていると判定すると、前記少なくとも１つの集積回路の電力消費を減少させるための少なくとも１つの措置を開始するよう動作可能であることからなる、システム。
９．前記アナログ検出が、前記集積回路のアナログ電気特性の検出を含み、前記電力消費が、少なくとも部分的に前記アナログ電気特性の前記検出に基づいて判定される、上項８に記載のシステム。
１０．前記電力消費に、長期電力消費が含まれ、前記長期電力消費に、少なくとも１マイクロ秒の時間期間にわたる電力消費が含まれ、
前記少なくとも１つの集積回路が、さらに、
低域フィルタ１１３、１１４と、
前記少なくとも１つの集積回路の低域フィルタリングが施された電圧ＶAVERAGEと該少なくとも１つの集積回路のクリーンな供給電圧ＶsupplyＸを比較するよう動作可能な電圧コンパレータ１１０を備え、
前記クリーンな供給電圧に、オフ・チップ電源１０２によって前記少なくとも１つの集積回路に供給される、所定の量だけオフセットした電圧Ｖsupplyが含まれる
ことからなる、上項８に記載のシステム。
１１．前記電力消費に、短期電力消費が含まれ、前記短期電力消費に、１マイクロ秒未満の時間期間にわたる電力消費が含まれ、
前記少なくとも１つの集積回路が、さらに、
低域フィルタ１１３、１１４と、
前記少なくとも１つの集積回路の瞬時電圧ＶINSTと該少なくとも１つの集積回路の低域フィルタが施された電圧ＶAVERAGEを比較するよう動作可能な電圧コンパレータ２０２を備え、
前記瞬時電圧に、前記少なくとも１つの集積回路の電力グリッドで利用可能な電圧が含まれる
ことからなる、上項８に記載のシステム。
１２．集積回路（102、206、306）であって、
前記集積回路の電気特性のアナログ検出に少なくとも部分的に基づいて、前記集積回路の電力消費を判定するための手段（110、202）と、
前記集積回路の前記電力消費が、所定の値を超えているか否かを判定するための手段（110、202）と、
前記集積回路の前記電力消費が前記所定の値を超えていると判定すると、前記少なくとも１つの集積回路の電力消費の低減を開始するための手段（112、204）を備える、集積回路。
１３．前記電気特性に、電圧が含まれ、前記電力消費に、少なくとも１マイクロ秒の時間期間にわたる電力消費を含む、長期電力消費が含まれ、
前記集積回路の前記電力消費が所定の値を超えているか否かを判定するための前記手段が、
前記集積回路の低域フィルタリングが施された電圧ＶAVERAGEと該集積回路のクリーンな供給電圧ＶsupplyＸを比較するよう動作可能な電圧コンパレータ１１０を備え、
前記クリーンな供給電圧には、オフ・チップ電源１０２によって前記集積回路に供給される、所定の量だけオフセットした電圧Ｖsupplyが含まれる
ことからなる、上項１２の集積回路。
１４．前記電気的特性に、電圧が含まれ、前記電力消費に、１マイクロ秒未満の時間期間にわたる電力消費を含む、短期電力消費が含まれ、
前記集積回路の前記電力消費が所定の値を超えているか否かを判定するための前記手段が、前記集積回路の瞬時電圧ＶINSTと該集積回路の低域フィルタリングが施された電圧ＶAVERAGEを比較するよう動作可能な電圧コンパレータ２０２を備え、
前記瞬時電圧には、集積回路の電力グリッドで利用可能な電圧が含まれる
ことからなる、上項１２に記載の集積回路。
【００４０】
本発明の概要は次のようである。集積回路（チップ）の電力消費のアナログ検出を利用することによって電力消費の管理を可能にするシステム及び方法を開示する。オンチップ回路を使用して、チップ106、206、306のアナログ電気特性（例えば、電圧）を検出することにより、チップの電力消費を求めることができる。１実施態様は、オンチップ回路110を使用して、マイクロ秒程度、並びに、それより長い時間フレームにわたる電力消費を含む、チップの長期持続性電力消費を管理する。他の実施態様は、オンチップ回路202を使用して、マイクロ秒よりも短い時間（例えば、ナノ秒時間フレーム）にわたる電力消費を含む、チップの短期電力消費を管理する。好適な実施例では、長期電力消費を管理するための回路110と、短期電力消費を管理するための回路202の両方が実施される。電力消費が過大になったと判定した場合に、チップの長期及び／又は短期電力消費を低減するための所定の動作をトリガするよう、オンチップ制御回路112、204を実施することができる。
【００４１】
【発明の効果】
本発明によれば、集積回路チップの長期持続性電力消費と短期電力消費の両方を効率的に管理することができる。
【図面の簡単な説明】
【図１】チップの長期持続性電力消費の管理を可能にする、本発明の第１の実施態様の実施例を示す図である。
【図２】電圧垂下を減少させるために、チップの短期電力消費の管理を可能にする、本発明の第２の実施態様の実施例を示す図である。
【図３】チップの長期（持続性）電力消費と短期電力消費の両方の管理を可能にする、本発明の望ましい実施態様を示す図である。
【図４】本発明の望ましい実施態様の動作を示すための例示的な波形図である。
【符号の説明】
１００、２００、３００  システム
１０２  オフ・チップ電源
１０６、２０６、３０６  集積回路
１１０  第１のオン・チップ回路
１１２、２０４  制御回路
１１３、１１４  低域フィルタ（を構成する抵抗及びコンデンサ）
２０２  第２のオン・チップ回路
【図１】
0003853675.tif 000002
【図２】
0003853675.tif 000003
【図３】
0003853675.tif 000004
【図４】
0003853675.tif 000005