(57)【特許請求の範囲】
【請求項１】
第１、第２の接着材層を有する両面接着材付き絶縁フィルムの第１の接着材面に配線パターンが形成されており、第１の接着材層厚さ（Ｔ１）及び第２の接着材層厚さ（Ｔ２）が１５μｍ以下で、かつ厚み比率（Ｔ１／Ｔ２）が０．３０〜１５．０であり、第２の接着材層側から配線パターンに達する外部接続用非貫通孔が形成されている半導体パッケージ用基板。
【請求項２】
接着材のガラス転移点が１８０℃以上で、かつ半導体チップ接続時の絶縁フィルム温度における接着材の弾性率が１，０００ＭＰａ以上である請求項１記載の半導体パッケージ用基板。
【請求項３】
第１の接着材層表面の最大粗さ（Ｒｔ１）及び第２の接着材層表面の最大粗さ（Ｒｔ２）が１０μｍ以下で、かつ粗さ比率（Ｒｔ１／Ｒｔ２）が０．２５〜２０．０である請求項１又は２記載の半導体パッケージ用基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケ−ジ用基板に関する。
【０００２】
【従来の技術】
半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するＰＧＡ  （Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なＢＧＡ  （ＢａｌｌＧｒｉｄ  Ａｒｒａｙ）と称するパッケージが開発されている。また、パッケージの更なる小型・薄型化に対応するものとして、半導体チップとほぼ同等の外形を有する、いわゆるチップサイズパッケージ（ＣＳＰ；  Ｃｈｉｐ  ＳｉｚｅＰａｃｋａｇｅ）も提案されている。こうした各種パッケージを使用するベース基材で大別すると、（１）．セラミックタイプ、（２）．プリント配線板タイプ及び（３）．フィルムタイプなどに分類される。
【０００３】
このうち、セラミックタイプについては、従来のＰＧＡに比べるとマザーボードとパッケージ間の距離が短くなるために、マザーボードとパッケージ間の熱応力差に起因するパッケージ反りが深刻な問題である。また、プリント配線板タイプについても、基板の耐熱性などに加えて基板厚さが厚いなどの問題があり、ポリイミドフィルムなどの薄くて耐熱性に優れたフィルム基材をベース基材として適用したパッケージが望まれている。
【０００４】
【発明が解決しようとする課題】
フィルム基材をパッケージ用ベース基材として適用する場合、実装工程（チップ接続、封止、はんだリフロー等）に耐える耐熱性を有することと同時に、チップ実装前及びパッケージ化後での反りを極力小さくすることが重要な課題である。
本発明はパッケージの小型・薄型化に対応可能で、かつ、耐熱性に優れたＢＧＡやＣＳＰなどの半導体パッケージの半導体パッケージ用基板を提供するものである。
【０００５】
【課題を解決するための手段】
本願の発明は、第１、第２の接着材層を有する両面接着材付き絶縁フィルムの第１の接着材面に配線パターンが形成されており、第１の接着材層厚さ（Ｔ１）及び第２の接着材層厚さ（Ｔ２）が１５μｍ以下で、かつ厚み比率（Ｔ１／Ｔ２）が０．３０〜１５．０であり、第２の接着材層側から配線パターンに達する外部接続用非貫通孔が形成されている半導体パッケージ用基板に関する。この基板に半導体チップを基板の配線パターンと電気的に接続させて搭載し、半導体チップを封止材で封止し、基板の外部接続用非貫通孔に外部接続端子を設けることにより半導体パッケージとなる。
【０００６】
【発明の実施の形態】
本願の発明の特徴は、絶縁フィルムの片面に形成する金属配線パターンの残存面積率や適用する封止材の熱膨張係数などに応じて、第１及び第２の接着材層の厚み比率及び接着材表面粗さ比率等を適宜設定することにより、基板レベル及びパッケージレベルでの反り量を調整することができる点にある。この場合、第１及び第２の接着材層厚さ（Ｔ１及びＴ２）は１５μｍ以下で、かつ、厚み比率（Ｔ１／Ｔ２）は０．３０〜１５．０の範囲にあることが好ましい。
【０００７】
また、更に好ましくは、第１及び第２の接着材層表面の最大粗さ（Ｒｔ１及びＲｔ２）が１０μｍ以下で、かつ、粗さ比率（Ｒｔ１／Ｒｔ２）が０．２５〜２０．０の範囲にあれば良い。接着材層の厚さは、例えば、接着材ワニスを塗工する際のギャップや塗工速度などを調整することにより制御可能である。また、第１及び第２の接着材層の表面粗さは、それぞれ、接着材と接する銅箔面や離型基材面の粗度によって調整できる。
【０００８】
非貫通孔の形成方法は特に限定するものではなく、（１）．公知のドリルやパンチ加工などにより予め接着材付き絶縁フィルムに貫通孔を設けた後、銅箔を片面に加熱・加圧することにより貫通孔の片側を塞ぐ方法、（２）．接着材付きフィルムの片面に銅箔を加熱・加圧した後、例えば、炭酸ガスレーザ等で銅箔に達する非貫通孔を直接形成する方法、（３）．接着材付きフィルムの両面に銅箔を加熱・加圧した後、一方の側の銅箔をエッチング除去し、（２）．項と同様に直接非貫通孔を形成する方法などが適用可能である。なお、（２）及び（３）項においては、非貫通孔は配線パターンを形成する側の銅箔を配線加工する前に形成しても良いし、配線パターン形成後に形成しても良い。
【０００９】
配線パターンの形成方法についても特に限定されるものではなく、通常の銅箔用エッチング液を適用したサブトラクト法や金属箔上に配線パターンを予め電気めっき法で形成しておき、配線パターンを接着材層中に埋込んで転写した後、金属箔を選択的に除去する方法などが適用可能である。
【００１０】
一方、チップ電極と配線との導通化方法として金ワイヤボンディングやフェースダウンボンディングなどが適用可能である。前者の場合は、配線パターン下部に存在する接着材層の耐熱性及び硬さが重要な要因であり、ガラス転移点１８０℃以上で、かつ、ワイヤボンディング温度に於ける弾性率が１，０００ＭＰａ以上であることが好ましい。また、ボンディング時の絶縁基材温度を熱硬化性接着材のガラス転移点より低い温度で行なうことにより、よりいっそう安定的なワイヤボンディングが可能になる。後者の場合は、予め配線上に半導体チップ電極と接続する金属突起部を形成し、半導体チップ電極を金属突起が設けられている面に面して搭載し、半導体チップ電極と金属突起とを接続する。この場合、予め配線領域の所望する部分を熱可塑性ポリイミド接着材等で覆い、後工程で金属突起部を形成する箇所に配線に達する非貫通凹部を設け、めっき等で金属突起部を形成した後、半導体チップ電極と金属突起部とを加熱・加圧により接続させると同時にチップ電極面を封止しても良い。封止に適用する樹脂としては、例えば、直径１０〜２０μｍ程度のシリカを５〜８０ｗｔ％の範囲で含有したエポキシ樹脂等が適用可能である。
【００１１】
図１は、本発明の半導体パッケージ用基板を用いて半導体パッケージを製造する工程の一例を示す断面図であり、１はポリイミドフィルム、２は第１の接着材層、３は第２の接着材層、４は貫通孔、５は銅箔、６は非貫通孔、７は配線パターン、８はダイボンド材、９は半導体チップ、１０は金ワイヤ、１１は封止材、１２ははんだボール、１３は半導体パッケージを示す。
【００１２】
【発明の効果】
本発明により、反りが小さく、かつ、耐熱性に優れた薄型半導体パッケージが安定的に製造可能になった。
【図面の簡単な説明】
【図１】本発明の半導体パッケージ用基板を用いて半導体パッケージを製造する工程の一例を示す断面図。
【符号の説明】
１  ポリイミドフィルム
２  第１の接着材層
３  第２の接着材層
４  貫通孔
５  銅  箔
６  非貫通孔
７  配線パターン
８  ダイボンド材
９  半導体チップ
１０  金ワイヤ
１１  封止材
１２  はんだボール
１３  半導体パッケージ
【図１】
0003760913.tif 000002