(57)【特許請求の範囲】
【請求項１】
接続可能な複数の制御軸に対して補間処理を行い得る数値制御装置において、
前記制御軸に関して該制御軸の接続されるインターフェイスの処理周期情報と該制御軸に要求される要求精度情報との少なくとも一方を含む制御軸情報を記憶する制御軸情報記憶手段と、
該制御軸情報記憶手段から読込んだ該制御軸情報に基づき、該制御軸に応じて前記補間処理の間隔である補間制御周期を一つのＣＰＵによって処理される該制御軸毎に別々に設定する補間制御周期設定手段とを備えることを特徴とする数値制御装置。
【請求項２】
前記補間制御周期設定手段は、前記制御軸毎のＣＰＵの処理時間を処理周期で除して求まるＣＰＵ負荷率の合計を所定範囲内とする最適補間制御周期を算出する最適補間制御周期算出手段を有する請求項１記載の数値制御装置。
【請求項３】
前記ＣＰＵ負荷率の合計は、各割込み処理によるＣＰＵ負荷率を含む請求項２記載の数値制御装置。
【請求項４】
接続可能な複数の制御軸に対して補間処理を行い得る数値制御装置において、
前記制御軸に関して該制御軸の接続されるインターフェイスの処理周期情報と該制御軸に要求される要求精度情報との少なくとも一方を含む制御軸情報を取得する制御軸情報取得ステップと、
該制御軸情報取得ステップにより取得した該制御軸情報に基づき該制御軸に応じて前記補間処理の間隔である補間制御周期を一つのＣＰＵによって処理される該制御軸毎に別々に設定する補間制御周期設定ステップと、
該補間制御周期設定ステップにより設定された該補間制御周期に基づいて該制御軸の該補間処理を行う補間処理ステップと、
を備えることを特徴とする補間処理方法。
【請求項５】
接続可能な複数の制御軸に対して補間処理を行い得る数値制御装置を備える工作機械において、
前記数値制御装置は、前記制御軸に関して該制御軸の接続されるインターフェイスの処理周期情報と該制御軸に要求される要求精度情報との少なくとも一方を含む制御軸情報を記憶する制御軸情報記憶手段と、
該制御軸情報記憶手段から読込んだ該制御軸情報に基づき該制御軸に応じて前記補間処理の間隔である補間制御周期を一つのＣＰＵによって処理される該制御軸毎に別々に設定する補間制御周期設定手段とを備えることを特徴とする工作機械。
【請求項６】
前記制御軸は、前記制御軸情報記憶手段に記憶された制御軸情報に適合したサーボアンプとサーボモータとの少なくとも一方からなる請求項５記載の工作機械。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、制御軸の補間処理を行う数値制御装置またはその補間処理方法に関するものである。また、その数値制御装置を備える工作機械に関するものである。
【０００２】
【従来の技術】
現在の工作機械は、専用機、汎用機を問わず、加工軸や送り軸等の複数の制御軸を備え、それらが数値制御装置によって高精度に制御されている。このような工作機械のシステム構成例を図７に示す。図７の数値制御装置は、サーボアンプＸ、ＣとサーボモータＸ、Ｃとからなる高精度制御を可能とする高精度制御系１と、高精度サーボアンプＺとサーボモータＺとからなる同じく高精度制御を可能とする高精度制御系２とを数値制御するものである。
その数値制御装置は、輪郭のトレースなど滑らかな曲線を描く動作を各制御軸に行わせる場合、所定の微小な制御周期（補間制御周期）毎に補間処理を行い、高精度制御系１、２の各サーボアンプへ位置指令を出して、各サーボモータを駆動制御する。
【０００３】
従来、その補間処理は、ＲＯＭに記憶された一種類の補間制御周期に基づいて、ＣＰＵとその速度管理基準用タイマであるリアルタイムクロック（以下、「ＲＴＣ」と称す。）により起動されていた。そして、その補間処理は、指令対象であるすべての制御軸に対して、共通な補間制御周期で行われていた。
【０００４】
【発明が解決しようとする課題】
ところで、工作機械の仕様によっては、高精度制御が必要な制御軸（例えば、輪郭トレース軸など）と、高精度制御を必要としない制御軸（例えばテーブル送り軸など）とが混在することも現実には多い。しかし、従来の数値制御装置では、そのような場合でさえ、両者を区別せずに、高精度を必要とする制御軸に適合した補間制御周期を基準に、高精度制御を必要としない制御軸の補間処理をも行っていた。
【０００５】
その結果、数値制御装置のＣＰＵに係る負荷が不必要に大きくなり、ＣＰＵの余裕が少なく、工作機械のさらなる多軸化、高速化、高精度化といった仕様変更へ、容易には対応し難い状況にあった。
また、補間制御周期を短くした補間処理を実現するには、工作機械側においても、転送速度の速いハード構成等が必要となる。そして、補間制御周期を全制御軸で共通とすると、制御軸の特性に拘らず、すべての制御軸のハード構成を高精度仕様とする必要が生じる。つまり、高精度を必要としない制御軸に対しても、高精度なサーボアンプやサーボモータ等を使用しなければならないことになる。このことは、工作機械の過剰品質によるコスト高要因となり、好ましくなかった。
【０００６】
本発明は、このような事情に鑑みて為されたものである。つまり、工作機械の仕様にあった補間処理を行い、仕様変更に容易に対応可能な数値制御装置を提供することを目的とする。
また、その補間処理に適した補間処理方法、さらには、その数値制御装置を備えた工作機械を提供することを目的とする。
【０００７】
【課題を解決するための手段】
そこで、本発明者はこの課題を解決すべく鋭意研究し、試行錯誤を重ねた結果、制御軸の特性に応じた補間制御周期を適切に設定し、補間処理を行うことを思いつき、本発明を完成させるに至ったものである。
（数値制御装置）
すなわち、本発明の数値制御装置は、接続可能な複数の制御軸に対して補間処理を行い得る数値制御装置において、前記制御軸に関して該制御軸の接続されるインターフェイスの処理周期情報と該制御軸に要求される要求精度情報との少なくとも一方を含む制御軸情報を記憶する制御軸情報記憶手段と、該制御軸情報記憶手段から読込んだ該制御軸情報に基づき該制御軸に応じて前記補間処理の間隔である補間制御周期を一つのＣＰＵによって処理される該制御軸毎に別々に設定する補間制御周期設定手段とを備えることを特徴とする。
【０００８】
本発明の数値制御装置によれば、制御軸情報に基づき、その制御軸に応じた補間制御周期が設定され、それに基づいて各制御軸の補間処理が為される。従って、従来のように単一の補間制御周期で全制御軸の補間処理がされていた場合に較べ、ＣＰＵ等のハード資源に不要な負荷を及すことがない。
具体的にいうと、例えば、要求精度の高い制御軸と要求精度の低い制御軸とが混在している工作機械を本発明の数値制御装置で数値制御（補間処理）する場合、補間制御周期設定手段により、前者の制御軸には短い補間制御周期が設定され、後者の制御軸には長い補間制御周期が設定される。このように、要求精度の低い制御軸には、より長い補間制御周期が設定される結果、少なくとも、その補間処理により生じるＣＰＵ等の負荷は小さくなり、その分、ＣＰＵ等に余裕が生じる。この余裕を有効活用して、例えば、高精度が要求される制御軸のさらなる高精度化を図っても良いし、制御軸を追加してさらなる多軸化を図っても良いし、割込み処理等のマルチタスク性をさらに向上させても良い。
なお、「補間処理」とは、各制御軸の補間制御周期ごとの移動量を演算し、指令値を更新する処理である。
【０００９】
（補間処理方法）
本発明は、上記数値制御装置に限らず、それによってなされる補間処理方法でも良い。すなわち、本発明は、接続可能な複数の制御軸に対して補間処理を行い得る数値制御装置において、前記制御軸に関して該制御軸の接続されるインターフェイスの処理周期情報と該制御軸に要求される要求精度情報との少なくとも一方を含む制御軸情報を取得する制御軸情報取得ステップと、該制御軸情報取得ステップにより取得した該制御軸情報に基づき該制御軸に応じて前記補間処理の間隔である補間制御周期を一つのＣＰＵによって処理される該制御軸毎に別々に設定する補間制御周期設定ステップと、該補間制御周期設定ステップにより設定された該補間制御周期に基づいて該制御軸の該補間処理を行う補間処理ステップとを備えることを特徴とする補間処理方法としても良い。
【００１０】
（工作機械）
さらに、本発明は、上記補間処理方法を実現する数値制御装置を備えた工作機械でも良い。すなわち、本発明は、接続可能な複数の制御軸に対して補間処理を行い得る数値制御装置を備える工作機械において、前記数値制御装置は、前記制御軸に関して該制御軸の接続されるインターフェイスの処理周期情報と該制御軸に要求される要求精度情報との少なくとも一方を含む制御軸情報を記憶する制御軸情報記憶手段と、該制御軸情報記憶手段から読込んだ該制御軸情報に基づき該制御軸に応じて前記補間処理の間隔である補間制御周期を一つのＣＰＵによって処理される該制御軸毎に別々に設定する補間制御周期設定手段とを備えることを特徴とする工作機械としてもよい。
【００１１】
なお、この場合、工作機械側の制御軸のハード構成は、数値制御装置側の制御軸情報に適したものとすることが好ましい。具体的には、工作機械の制御軸を構成するサーボアンプおよび／またはサーボモータが、制御軸情報記憶手段に記憶された制御軸情報に適合したものであると好適である。
なぜなら、本発明によると、制御軸の特性に応じた補間制御周期が設定されるため、各制御軸のハード構成はその補間制御周期に応じたもので足り、例えば、要求精度の低い制御軸の場合なら、短い補間制御周期に対応した必要以上に高精度なサーボアンプやサーボモータ等は不要である。また、それにより、工作機械の低コスト化を図ることもできる。
【００１２】
（その他）
本明細書中でいう「制御軸」とは、数値制御装置によって数値制御される駆動系を意味し、サーボモータ、サーボモータに制御電流を供給するサーボアンプ等から構成されるものである。
上記補間制御周期設定手段または補間制御周期設定ステップによって設定される補間制御周期は、各制御軸ごとに個別に設定されるものでも良いし、要求精度等が同じ特定の制御軸のグループごとに算出し設定されるものでも良い。
【００１３】
上記制御軸情報記憶手段は、一時的に情報を記憶するものでも、長期的に記憶するものでも良く、また、内部記憶装置でも外部記憶装置でも良い。具体的には、ＲＯＭ、ＲＡＭの他、各種半導体メモリ（シリコンディスク含）、磁気ディスク（ハードディスク含）、光ディスク等から構成できる。
上記制御軸情報には、種々のものを考えることができるが、例えば、制御軸の接続されるインターフェイスの処理周期情報や制御軸に要求される要求精度情報等である。
【００１４】
また、上記補間制御周期設定手段（ステップ）は、前記制御軸毎のＣＰＵの処理時間を処理周期で除して求まるＣＰＵ負荷率の合計を所定範囲内とする最適補間制御周期を算出する最適補間制御周期算出手段（ステップ）を有すると好適である。数値制御装置の処理能力は、ＣＰＵの能力に左右されることが多いから、ＣＰＵ負荷率に基づいて補間制御周期を設定することが有効である。
また、数値制御装置は、通常、補間処理以外の種々の処理を行っている。そこで、前記ＣＰＵ負荷率の合計には、各割込み処理によるＣＰＵ負荷率を含めて考えることが妥当である。
【００１５】
【発明の実施の形態】
次に、実施形態を挙げ、本発明をより具体的に説明する。
（ハード構成）
本発明の実施形態に係る数値制御式の研削盤１（工作機械）の全体構成図を図１に示す。研削盤１は、非真円形状のカムシャフト（工作物）のカム面を、プロフィールデータに基づいて研削するものであり、外部表示器１０と、数値制御装置１００と、といし台軸１７０と、主軸１７２と、テーブル送り軸１７４とからなる。
【００１６】
外部表示器１０は、操作盤およびモニターとなるものであり、Ｉ／Ｆ１１０により数値制御装置１００に接続されている。
数値制御装置１００は、Ｉ／Ｆ（インターフェイス）１１０に接続されたＣＰＵ１２０と、ＣＰＵ１２０に接続されたＲＯＭ１３０、シリコンディスク１４０及びＲＡＭ１５０とを有する。また、ＣＰＵ１２０には、サーボＩ／Ｆ１６０Ａ及びサーボＩ／Ｆ１６０Ｂが接続されている。
【００１７】
といし台軸１７０（制御軸）は、といし台用サーボアンプ１７０Ａと、それに接続されたといし台用サーボモータ１７０Ｍとにより構成される。主軸１７２（制御軸）は、主軸用サーボアンプ１７２Ａと、それに接続された主軸用サーボモータ１７２Ｍとにより構成される。テーブル送り軸１７４（制御軸）は、テーブル送り用サーボアンプ１７４Ａと、それに接続されたテーブル送り用サーボモータ１７４Ｍとにより構成される。
【００１８】
そして、といし台用サーボアンプ１７０Ａと主軸用サーボアンプ１７２Ａとは、通信ケーブル１８０Ａを介して数値制御装置１００のサーボＩ／Ｆ１６０Ａに接続されている。また、テーブル送り用サーボアンプ１７４Ａは、通信ケーブル１８０Ｂを介して数値制御装置１００のサーボＩ／Ｆ１６０Ｂに接続されている。
【００１９】
（制御軸情報および割込み情報）
ところで、外部表示器１０から入力設定された各種パラメータは、シリコンディスク１４０に書き込まれる。シリコンディスク１４０に格納される各種パラメータの内容は、図２に示すようなものである。以下にその内容を説明する。
【００２０】
先ず、制御軸情報記憶領域１４０Ａには、軸名称に対応した、接続の有無・要求精度・及びサーボＩ／Ｆ番号が記憶される。例えば、接続の有無として、接続される軸には接続を示す“１”が、接続されていない軸には接続がないことを示す“０”が記憶される。また、要求精度（要求精度情報）は精度のランクに応じて、各軸毎に、１から順に番号（整数値）が記憶される。接続されない軸の要求精度は、“０”と記憶される。
そして、サーボＩ／Ｆ処理周期記憶領域１４０Ｄには、制御軸情報記憶領域１４０Ａにリンクして、サーボＩ／Ｆ番号に対応した処理周期（処理周期情報）が記憶されている。つまり、このサーボＩ／Ｆ番号を介して、各サーボＩ／Ｆの処理周期が設定される。
【００２１】
本実施形態の場合、制御軸Ｘ、制御軸Ｃおよび制御軸Ｚの接続が有効となっており、それぞれ、図１のといし台軸１７０、主軸１７２、テーブル送り軸１７４に対応する。
また、本発明でいう制御軸情報記憶手段は、シリコンディスク１４０、より具体的には、その制御軸情報記憶領域１４０ＡとサーボＩ／Ｆ処理周期記憶領域１４０Ｄとにより構成される。
【００２２】
次に、割り込み処理有効/無効記憶領域１４０Ｂには、処理名称毎に、処理が有効な場合は、処理有効を示す“１”が、処理が無効な場合は、処理無効を示す“０”が記憶される。
そして、割り込み処理情報記憶領域１４０Ｅには、割り込み処理有効/無効記憶領域１４０Ｂにリンクして、割込み処理名称に対応した処理周期と処理時間とが記憶されている。
【００２３】
本実施形態の場合、割込み処理ａ、ｂ、ｃ、ｆの処理が有効となっている。
なお、軸補間処理時間記憶領域１４０Ｃには、最小補間処理時間が記憶されている。本実施形態の場合、それは０．１ｍｓｅｃであり、各種の軸補間処理時間および割込み処理時間は、０．１ｍｓｅｃ単位で扱われる。
【００２４】
（起動および作動）
これらの記憶されたデータは、電源立ち上げと共にＣＰＵ１２０によって、ＲＡＭ１５０の制御軸情報テーブル記憶領域１５０Ａおよび割り込み処理情報テーブル記憶領域１５０Ｂに転送され、図３に示すような内容が記憶される。
【００２５】
そして、ＣＰＵ１２０は、ＲＯＭ１３０に記述されたシステムソフトで各種処理を行う。この際、各軸の補間処理は、ＲＡＭ１５０上に書き込まれた軸補間制御周期に基づいて行なわれる。補間された位置信号は位置制御の指令値となりサーボＩ／Ｆ１６０Ａ及びサーボＩ／Ｆ１６０Ｂを介して、各サーボアンプ１７０Ａ、１７２Ａ、１７４Ａを制御する。そして、各サーボアンプ１７０Ａ、１７２Ａ、１７４Ａからは、各サーボモータ１７０Ｍ、１７２Ｍ、１７４Ｍを駆動するモータ駆動電流が出力される。
なお、上記ＲＡＭ１５０、具体的には、制御軸情報テーブル記憶領域１５０Ａが、本発明の制御軸情報記憶手段に相当すると考えることもできる。
【００２６】
（軸補間制御周期の演算）
次に、その軸補間制御周期を求める演算を図４のフローチャート図を参照しつつ説明する。
ステップ５００で、シリコンディスク１４０の制御軸情報記憶領域１４０Ａ等に記憶されているデータを読み出す（制御軸情報取得ステップ）。次のステップ５０２で、その読み出したデータをＲＡＭ１５０の制御軸情報テーブル記憶領域１５０Ａに書き込む（図３参照）。同様に、次のステップ５０４で、シリコンディスク１４０の割り込み処理有効/無効記憶領域１４０Ｂ等に記憶されているデータを読み出す。次のステップ５０６で、その読み出したデータをＲＡＭ１５０の割り込み処理情報テーブル記憶領域１５０Ｂに書き込む（図３参照）。
【００２７】
そして、次のステップ５０８で、割り込み処理数カウンタを１にセットする。次のステップ５１０で、全数の割り込み処理を処理したかを判断する。処理していない割り込み処理がある場合には、ステップ５１２に進み、その割り込み処理のＣＰＵ負荷率を次の（１）式により演算する。
割り込み処理のＣＰＵ負荷率＝処理時間/処理周期                （１）
【００２８】
例えば、本実施形態の割込み処理ａの場合なら、ＣＰＵ負荷率は、０．１／２＝０．０５（５％）となる。
そして、ステップ５１４に進み、割り込み処理数カウンタを１インクリメントし、ステップ５１０に戻る。全割り込み処理についてＣＰＵ負荷率の演算を終えると、ステップ５１０からステップ５２０に進む。
【００２９】
ステップ５２０では、前ステップで演算した各割り込み処理のＣＰＵ負荷率を合計する。例えば、本実施形態の場合なら、ＣＰＵ負荷率の合計は、０．０５（処理ａ）＋０．０５（処理ｂ）＋０．１５（処理ｃ）＋０．０５（処理ｆ）＝０．３０（３０％）となる。
【００３０】
次に、ステップ５２２で、軸補間制御演算係数Ｋを１にセットする。次のステップ５２４で、軸数カウンタＭを１にセットする。
そして、ステップ５２６で、全軸のＣＰＵ負荷率の演算が完了したかを判断する。その演算が全軸について完了していない場合は、ステップ５２８に進み、各軸のＣＰＵ負荷率を次の（２）式により演算する。
0003804007.tif 000002
【００３１】
そして、ステップ５３０に進み、軸数カウンタＭを１インクリメントし、ステップ５２６に戻る。ステップ５２６で、全軸についてＣＰＵ負荷率の演算を完了すると、ステップ５３２に進み、前ステップで演算した各軸のＣＰＵ負荷率を合計する。
さらに、ステップ５３４で、ステップ５３２で求めた全軸のＣＰＵ負荷率の合計と、ステップ５２０で求めた全割込み処理のＣＰＵ負荷率の合計とを加算して、ＣＰＵの全負荷率を演算する。
【００３２】
ステップ５３６で、この全ＣＰＵ負荷率が１００％以上となる場合は、ステップ５３８に進み、軸補間制御演算係数Ｋを１インクリメントして、ステップ５２４に戻る。そして、ステップ５２４〜５３６の処理を繰返す。
そして、ステップ５３６でＣＰＵの全負荷率が１００％未満（所定範囲内）となった場合、ステップ５４０に進み、軸補間制御周期を次の（３）式により、各軸毎に演算する。
軸補間制御周期＝サーボＩ／Ｆ周期×Ｋ×要求精度                （３）
次に、ステップ５４２に進み、ステップ５４０で得られた演算結果（軸補間制御周期）をＲＡＭ１５０の制御軸情報テーブル領域に書き込む。
【００３３】
なお、本発明の補間制御周期設定ステップは、上記ステップ５２２〜５４０が相当する。また、その実行手段である本発明の補間制御周期設定手段または最適補間制御周期算出手段は、そのプログラムを記憶したＲＯＭ１３０と各制御軸情報を記憶したＲＡＭ１５０とそれらを演算処理するＣＰＵ１２０とにより構成される。また、ステップ５４０により算出された各制御軸ごとの軸補間制御周期が、本発明でいう最適補間制御周期に相当する。
【００３４】
（補間処理）
次に、上記処理に得られた最適な軸補間制御周期を用いた補間処理について、図５のフローチャートを参照しつつ説明する。
ステップ２０１で、ＣＰＵ１２０がＲＡＭ１５０の制御軸情報テーブル領域に書き込まれた軸補間制御周期を、各制御軸毎に読込む。ステップ２０２で、各制御軸について、クロックタイミングが軸補間制御周期に一致したかを判断する。一致していないときはステップ２０４に進み、一致したときはステップ２０３に進んで、制御対象である制御軸の目標位置を更新する。
【００３５】
次に、ステップ２０４に進み、その目標位置の更新が全制御軸に対して完了したかを判断する。そして、その更新が完了していないときは、ステップ２０１に戻り、同様の操作を繰返す。
これらのステップ２０１〜２０４が、本発明の補間処理ステップに相当し、そのプログラムを記憶したＲＯＭ１３０と各制御軸情報を記憶したＲＡＭ１５０とそれらを演算処理するＣＰＵ１２０とで、その実行手段である補間処理手段が構成される。
【００３６】
次に、補間処理のタイミングについて、図６のタイミングチャートを参照しつつ説明する。
各制御軸の補間処理が各割込み処理に優先して行われる。そして、要求精度の高い制御軸Ｘ（といし台軸１７０）と制御軸Ｃ（主軸１７２）は、短い軸補間制御周期で各補間処理がなされている。一方、要求精度の比較的低い制御軸Ｚ（テーブル送り軸１７４）は、長い軸補間制御周期（本実施形態では、上記軸補間制御周期の２倍）で補間処理がなされている。つまり、各制御軸の要求精度に応じて、最適な間隔で、各補間処理が行われる。
【００３７】
その結果、従来なら必要以上に多く処理されていた制御軸Ｚの補間処理が間引かれ、その分を他の処理（本実施形態では割込み処理ｃ）に割当てることが可能となった。そして、大幅にハード構成を変更等せずとも、システム全体の処理を高速化することが可能となった。勿論、その発生した余裕分を、新たに追加した制御軸の補間処理に利用することができる。つまり、さらなる多軸化にも容易に対応可能となる。また、ＣＰＵ１２０の空き時間に、優先度の低い割込み処理ｆを行うことにより、一層ＣＰＵ１２０の有効活用が可能となる。
【００３８】
また、要求精度に応じて軸補間制御周期を変更可能としたことにより、要求精度に応じたハード構成が可能となった。例えば、要求精度の低い制御軸系（本実施形態では、サーボＩ／Ｆ１６０Ｂ、テーブル送り用サーボアンプ１７４Ａ、テーブル送り用サーボモータ１７４Ｍ）には、高性能の機器が不要となり、その分コスト低減を実現できた。
【００３９】
なお、本実施形態では、シリコンディスク１４０の制御軸情報記憶領域またはＲＡＭ１５０の制御軸情報テーブルにある要求精度を、制御軸Ｘ、Ｃおよび制御軸Ｚについて全て”１”としたが、比較的要求される精度の低い制御軸Ｚについて、その要求精度を例えば、”２”等にしても良い。逆に、高精度が要求される制御軸Ｘ、Ｃについては、その要求される程度に応じて、要求精度を相対的に更に小さくして、軸補間制御周期をより短く設定しても良い。
【００４０】
【発明の効果】
本発明の数値制御装置または補間処理方法によれば、制御軸情報に基づいて制御軸に適した補間制御周期を設定し、その補間制御周期に基づいて制御軸の補間処理を行う。このため、数値制御装置側のＣＰＵ等のハード資源に余裕が生じ、その余裕を新たに有効活用することで、制御軸のさらなる高精度化やさらなる多軸化等が可能となる。
【００４１】
また、本発明の工作機械の場合、上記効果に加えて、制御軸のハード構成を数値制御装置側の制御軸情報に適合したものとすることにより、必要以上に高精度なサーボアンプやサーボモータ等が不要となり、工作機械の低コスト化を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である数値制御装置を備えた研削盤の全体構成図である。
【図２】その数値制御装置に含まれるシリコンディスクに格納される各種パラメータの詳細図である。
【図３】その数値制御装置に含まれるＲＡＭに転送される各種パラメータの詳細図である。
【図４】その数値制御装置が行う補間制御周期の演算処理を示すフローチャート図である。
【図５】その数値制御装置が行う補間処理を示すフローチャート図である。
【図６】その補間処理のタイミングチャート図である。
【図７】従来の数値制御装置を備えた研削盤の全体構成図である。
【符号の説明】
１                             研削盤（工作機械）
１００                         数値制御装置
１４０                         シリコンディスク（制御軸情報記憶手段）
１５０                         ＲＡＭ（制御軸情報記憶手段）
１２０                         ＣＰＵ
１６０Ａ、１６０Ｂ             サーボＩ／Ｆ（インターフェイス）
１７０                         といし台軸（制御軸）
１７２                         主軸（制御軸）
１７４                         テーブル送り軸（制御軸）
１７０Ａ、１７２Ａ、１７４Ａ   サーボアンプ
１７０Ｂ、１７２Ｂ、１７４Ｂ   サーボモータ
【図１】
0003804007.tif 000003
【図２】
0003804007.tif 000004
【図３】
0003804007.tif 000005
【図４】
0003804007.tif 000006
【図５】
0003804007.tif 000007
【図６】
0003804007.tif 000008
【図７】
0003804007.tif 000009