(57)【特許請求の範囲】
【請求項１】
装置全体の制御を行うマイクロプロセッサと、マイクロプロセッサのワークエリア及びマイクロプログラムの格納エリアとして使用するメインメモリと、マイクロプロセッサとメインメモリ間のデータの読み出し／書き込みの制御を行うメモリコントローラと、マイクロプロセッサのＩ／Ｏに対する読み出し／書き込みの制御を行うＩ／Ｏコントローラと、ホストコンピュータ及びネットワークを介して送信される印刷データを受信する受信制御部と、前記マイクロプロセッサによってメインメモリ上に展開された画像データを印刷機構部であるエンジンに送出するエンジンＩ／Ｆ制御部とを有し、更に、
前記エンジンＩ／Ｆ制御部が、画像データの一時的な格納のための中間バッファとして使用される揮発性メモリ、前記マイクロプロセッサからの印刷制御に関する指示により印刷シーケンスを実行するエンジンＩ／Ｆメイン制御部、前記揮発性メモリのメモリチェックを行うデータチェック部、前記中間バッファからのデータをビデオデータに変換するビデオデータ変換部、を有するプリンタ制御装置において、
前記マイクロプロセッサは、前記揮発性メモリにチェックデータを格納し、その後、前記エンジンＩ／Ｆメイン制御部に、前記中間バッファである揮発性メモリチェックの起動をかけ、
前記エンジンＩ／Ｆメイン制御部は、前記メモリチェックの起動がかかると、前記チェックデータを、前記ビデオデータ変換部に送信して、前記チェックデータをシリアル形式のビデオデータに変換し、該ビデオデータを前記データチェック部に送信してチェックする、ことを特徴とするプリンタ制御装置。
【請求項２】
装置全体の制御を行うマイクロプロセッサと、マイクロプロセッサのワークエリア及びマイクロプログラムの格納エリアとして使用するメインメモリと、マイクロプロセッサとメインメモリ間のデータの読み出し／書き込みの制御を行うメモリコントローラと、マイクロプロセッサのＩ／Ｏに対する読み出し／書き込みの制御を行うＩ／Ｏコントローラと、ホストコンピュータ及びネットワークを介して送信される印刷データを受信する受信制御部と、前記マイクロプロセッサによってメインメモリ上に展開された画像データを印刷機構部であるエンジンに送出するエンジンＩ／Ｆ制御部とを有し、更に、
前記エンジンＩ／Ｆ制御部が、画像データの一時的な格納のための中間バッファとして使用される揮発性メモリ、前記マイクロプロセッサからの印刷制御に関する指示により印刷シーケンスを実行するエンジンＩ／Ｆメイン制御部、前記揮発性メモリのメモリチェックを行うデータチェック部、前記中間バッファからのデータをビデオデータに変換するビデオデータ変換部、を有するプリンタ制御装置の制御方法において、
前記マイクロプロセッサは、前記揮発性メモリにチェックデータを格納し、その後、前記エンジンＩ／Ｆメイン制御部に、前記中間バッファである揮発性メモリチェックの起動をかけ、前記チェックデータは前記ビデオデータ変換部に送信されてシリアル形式のビデオデータに変換され、該ビデオデータが前記データチェック部に送られてチェックされることを特徴とするプリンタ制御装置の制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本考案は、プリンタ制御装置に関するものである。
【０００２】
【従来の技術】
図４に従来のエンジンI/F制御部を含んだプリンタ制御装置の概略ブロック図を示す。プリンタ制御装置全体を制御するマイクロプロセッサ１、マイクロプロセッサのワークエリア及びマイクロプログラム格納として使用するメインメモリ２、マイクロプロセッサとメインメモリ間のデータの読出し/書込みの制御を行うメモリコントローラ３、マイクロプロセッサのI/Oに対する読出し/書込みの制御を行うI/Oコントローラ４、ホストコンピュータ及びネットワークを介して送信される印刷データを受信する受信制御部５、マイクロプロセッサ１によってメインメモリ２に展開された画像データをビデオデータに変換して印刷機構部であるエンジンに送出するエンジンI/F制御部６から構成されている。プリンタ制御部に印刷データを送信するホストコンピュータ７、印刷機構部であるエンジン８とそれぞれ接続されている。次に、I/F制御部６の詳細構成について以下に示す。I/Oコントローラ４を介してマイクロプロセッサ１から指示されるアクセスを解析してエンジンI/F制御部内に指示を与えるI/Oアクセスデコーダ6a、6b1,6b2は印刷時にメインメモリ2から送られる画像データを一時的に格納する中間バッファで、特にこの中間バッファは、メインメモリ２から送られる画像データの受信とエンジン８への画像データの送信が同時に行えるように２面構成となっている。I/Oアクセスデコーダ6aからの信号で画像データが送られて来たことを認識し中間バッファ6b1,6b2へ画像データを書込むためのコントロール信号及びアドレス信号を生成する中間バッファ書込み制御部6c、エンジン８への画像データ送信指示に従い中間バッファ6b1,6b2から画像データを読出すためのコントロール信号及びアドレス信号を生成する中間バッファ読出し制御部6d、中間バッファ6b1,6b2に格納された画像データをビデオ形式のシリアルデータに変換するビデオデータ変換部6e、I/Oコントローラ４及びI/Oアクセスデコーダ6aを介してマイクロプロセッサ１から指示される印刷制御に関する指示を格納しエンジン８とのやり取りや画像データの送出制御を行うと同時にエンジンI/F制御部６全体を制御するエンジンI/Fメイン制御部6f、２面ある中間バッファ6b1,6b2のバス切り替えを行うバスチェンジスイッチ6g、装置の Power Onイニシャライズ時に行う中間バッファ6b1,6b2のメモリチェックにおいて、中間バッファ6b1,6b2に正しくデータが書かれ、また、正しく読出せるかをマイクロプロセッサ１が確認するために使用するデータバスの経路を構成するためのFIFOメモリ6iから構成されている。
【０００３】
上記した構成において、従来のPower On時の中間バッファのメモリチェック方式の詳細を以下に示す。
【０００４】
装置のPower On時、マイクロプロセッサ１が中間バッファ6b1,6b2のメモリチェックをする場合、まずI/Oコントローラ４及びI/Oアクセスデコーダ6aを介して中間バッファ6b1,6b2にデータを書込む。この時、中間バッファ6b1,6b2は、マイクロプロセッサ１から見てメモリ領域としてではなく一つのI/Oアドレスとしてマッピングされているため、マイクロプロセッサ１は、その一つのI/Oアドレスに順次データを書込んで行くことになる。実際には、中間バッファ6b1,6b2は、ある容量を持った揮発性メモリで構成されている。順次書き込まれたデータは、中間バッファ書込み制御部6cにより生成されたコントロール信号及びアドレス信号によって、中間バッファ6b1,6b2に書込まれていく。ここで、上記の如く中間バッファは、２面構成になっているため、例えば、チェックデータが中間バッファ6b1へ書込まれ、それが終了したならば、エンジンI/Fメイン制御部6fからの指示によりバスチェンジスイッチ6gが切り替えられる。それにより、いまデータが書込まれた中間バッファ6b1のバスは、ビデオデータ変換部6e側を向くことになる。次に、中間バッファ6b1に書込まれたデータは、中間バッファ読出し制御部6dからの指示により中間バッファ6b1から読み出さる。通常印刷時は、ビデオデータ変換部6eに印刷のための画像データとして送出されるが、Power On時のメモリチェック時には、FIFOメモリ6i側にデータが送出される。但し、上記中間バッファ6b1,6b2からのデータ読出しは、メモリチェック時も通常印刷時も同一方法で読出される。読出し方法は、ある単位のデータ量を１単位としたバースト読出しである。すなわち１度読出しの起動がかかると、ある単位のデータが一気にバーストで読出され、読出しが終了したならば次の起動が中間バッファ読出し制御部6dにかかるまで読出しは実行されない。この動作を利用し、中間バッファ6b1,6b2のメモリチェックをするための経路を構成するために設けられた FIFOメモリ6iは、ある単位のデータ量が入る深さの容量を持つものが使用さる。すなわち、中間バッファ6b1,6b2のメモリチェック時には、ある単位のデータ量が中間バッファ6b1,6b2から読出され、そのデータがFIFOメモリ6iに書込まれる。そのFIFOメモリ6iへの書き込みが終了したならば、終了報告がマイクロプロセッサ１に送られる。それにより、マイクロプロセッサ１は、 I/Oコントローラ４及びI/Oアクセスデコーダ6aを介して１バイトもしくは１ワード単位に FIFOメモリ6iからデータを読出してチェックを行う。FIFOメモリ6iに書き込まれたデータのチェックが終了したならば、次の読出しの起動をかける。この動作を中間バッファ6b1,6b2の全領域に対して行う。また、中間バッファ6b1,6b2は、２面構成になっているため２面とも同一方法でメモリチェックを行う。
【０００５】
【発明が解決しようとする課題】
従来のプリンタ制御装置は、マイクロプロセッサからメモリ領域としてマッピングされていない構成で装置内に実装される揮発性メモリのPower Onチェックには、チェックするために、FIFOメモリとその信号線といった特別なデータ経路を設け、チェックに多くの時間を要していた。そのため、装置そのもののPower On時の立ち上がりに時間を要するという問題があった。
【０００６】
本発明の目的は、装置の原価アップ、性能低下になるような特別な回路を追加することなく、Power On時のメモリチェックが効率よく実行され、装置立ち上げ時間を短縮することである。
【０００７】
【課題を解決するための手段】
揮発性メモリのチェックに使用するデータは、通常55H及びAAHである。また、エンジン I/F制御部には、中間バッファに一時的に格納されたパラレル形式のデータをシリアル形式に変換するビデオデータ変換部がある。これより、中間バッファのチェック時にも印刷シーケンスを動作させ、メモリチェック用に中間バッファに書き込まれたデータをシリアルデータに変換し中間バッファに書き込まれたデータのチェックのために設けられたデータチェック回路部に送る。データチェック回路部は、送られてくるデータと基準となるデータをビット単位で比較し不一致が発生したらばエラーとする。このように、マイクロプロセッサは、従来のようにデータチェックのために特別な経路を使ってデータを読むようなことはしないで、上記の如く、エンジンI/F制御部内でメモリチェックを実施し結果だけをマイクロプロセッサに報告するようにすることにより達成することができる。
【０００８】
【発明の実施の形態】
図１に、本発明の一実施例であるビット単位でデータをチェックするデータチェック部6hを設けたエンジンI/F制御部６を含んだプリンタ制御装置の概略ブロック図を示す。
【０００９】
図２には、データチェック部6hの詳細回路図を示す。インバータ９と、Ｄタイプフリップフロップ１０と、ＸＯＲゲート１１と、２ビットＡＮＤゲート１２と、２ビットＯＲゲート１３とから構成されている。図３には上記データチェック部の詳細タイミングチャートを示す。
【００１０】
次に、Power On時のメモリチェックの動作説明を図1、図２及び図３を用いて行う。
【００１１】
マイクロプロセッサ１は、エンジンI/F制御部６内の中間バッファ6b1,6b2のチェックを行うため、まず中間バッファ6b1,6b2にチェックデータ(55HもしくはAAH)を書込む。ここで本実施例では、チェックデータに55Hが使われるものとする。中間バッファ全領域に、データの書込みが終了したならば、次に、擬似印刷シーケンスを実行させる。本擬似印刷シーケンスは、マイクロプロセッサ１が、エンジンI/Fメイン制御部6fに中間バッファ6b1,6b2のメモリチェック開始の起動をかけることにより始まる。初めに中間バッファ読出し制御部6dが、データを読出すためのコントロール信号及びアドレス信号を生成する。上記信号により読出されたデータはビデオデータ変換部6eに送られ、そこでビデオデータであるシリアル形式のデータに変換される。次に、シリアルに変換されたビデオデータは、チェックのためにデータチェック部6hに送られる。データチェック部6hに送られたビデオデータは、図２の回路を介して、図３に示すタイミングでチェックされる。以下に、データチェックの詳細な動きを説明する。パラレルデータのシリアル変換やデータのチェックというのは、すべて図２及び図３に出てくるCLKというビデオ同期信号に同期して実行される。そのため、データチェック部で使われるすべての信号がCLKに同期している。またデータチェック部は、ビデオデータをチェックする時に使う基準となるデータを生成するチェック基準データ生成部と、実際にデータをコンペアチェックするデータコンペアチェック部から成る。チェック基準データは、CHECK_ENB信号が"１"になった次のCLKの立ち上がりエッジから生成が始まる。ここで、CHECK_ENB信号は、VIDEO_DATAが送信される１CLK前に生成された信号である。実際のチェック基準データは、図２に示すXOR11aの出力信号Bであるが、基本的には、Ｄタイプフリップフロップ10aによって元となる信号Ａが生成され、その信号Ａが、55Hもしくは AAHのどちらのデータにも対応できるようにDATA55_MODE信号とXOR11aを介して演算されて信号Bとなる。実際のチェック開始は、図３のタイミングチャートの如くCHECK_ENBから １CLK遅れて"１"になるMEM_TEST_STARTのタイミングでスタートする。データのコンペアチェックは、前記したタイミングで開始するが、それは、XOR11b,２ゲートAND１２を介してＤタイプフリップフロップ10bでチェックされる。図３のタイミングチャートに示す如く異常データが発生した場合には、通常"０"の信号Ｃが"１"になりVERIFY_ERRORが"1"になる。２ゲートOR１３は、一度エラーが発生したならばその状態をホールドするためのゲートである。
【００１２】
前述のように、本発明では、中間バッファ6b1,6b2にデータを書込み、次にチェックの起動をかけることにより、印刷シーケンスを利用して中間バッファ6b1,6b2のメモリチェックが開始されるので、マイクロプロセッサ１は、エンジンI/F制御部６からの結果報告だけを待てばよく従来の方法に比べチェック速度が高速となる。
【００１３】
【発明の効果】
本発明によれば、データチェック部で、マイクロプロセッサからメモリ領域としてマッピングされていない中間バッファとして用いられる揮発性メモリに対して、その揮発性メモリが実装される回路内でマイクロプロセッサを介さずメモリチェックができるので、プリンタ制御装置のイニシャライズ時のマイクロプロセッサへの負荷が軽減され、Power On時の立ち上がり時間の短縮が図れる。
【図面の簡単な説明】
【図１】  本発明によるI/F制御部を含むプリンタ制御装置の概略ブロック図である。
【図２】  データチェック部の回路図である。
【図３】  データチェックのタイミングチャートである。
【図４】  従来のエンジンI/F制御部を含むプリンタ制御装置の概略ブロック図である。
【符号の説明】
１はマイクロプロセッサ、２はメモリコントローラ、３はメインメモリ、４はI/Oコントローラ、５は受信制御部、６はエンジン制御部、6aはI/Oアクセスデコーダ、6b1,6b2は中間バッファ、6cは中間バッファ書込み制御部、6dは中間バッファ読出し制御部、6eはビデオデータ変換部、6fはエンジンI/Fメイン制御部、6gはバススイッチ、6hはデータチェック部、7はホストコンピュータ、８はエンジン、９はインバータ、１０はＤタイプフリップフロップ、１１はXOR、１２は２ゲートAND、１３は２ゲートORである。
【図１】
0003797507.tif 000002
【図２】
0003797507.tif 000003
【図３】
0003797507.tif 000004
【図４】
0003797507.tif 000005