(57)【特許請求の範囲】
【請求項１】
複数のワード線と、
複数のビット線と、
前記ワード線と前記ビット線が交差する位置にそれぞれに配置された複数のメモリセルと、
リファレンスビット線と、
前記リファレンスビット線と前記複数のワード線とが交差する位置にそれぞれに設けられた複数のリファレンスセルと、
前記複数のワード線から選択ワード線を選択するデコーダと、
前記複数のメモリセルに記憶されているデータを読み出すデータ読み出し回路
とを備え、
前記データ読み出し回路は、
前記複数のリファレンスセルのうち前記選択ワード線によって選択される選択リファレンスセルが有する選択リファレンスセル電気的状態と、前記選択ワード線によって選択される前記複数のメモリセルのうち、前記選択リファレンスセルの最も近くに位置する第１メモリセルが有する第１電気的状態とに基づいて、前記リファレンスセルが記憶するリファレンスセル記憶データと前記第１メモリセルに記憶されている第１データとの異同を示す第１比較結果信号を出力する第１比較器と、
前記リファレンスセル記憶データと前記第１比較結果信号とに基づいて、前記第１データを求める第１データ再生回路と、
前記第１電気的状態と、前記選択ワード線によって選択される前記複数のメモリセルのうち、前記選択リファレンスセルと反対側において前記第１メモリセルに隣接する第２メモリセルが有する第２電気的状態とに基づいて、前記第１データと前記第２データとの異同を示す第２比較結果信号を出力する第２比較器と、
前記第１データと前記第２比較結果信号とに基づいて、前記第２データを求める第２データ再生回路
とを含む
半導体記憶装置。
【請求項２】
請求項１に記載の半導体記憶装置において、
前記複数のリファレンスセルと前記複数のメモリセルとのそれぞれは、
第１強磁性薄膜と、
第２強磁性薄膜と、
前記第１強磁性薄膜と前記第２強磁性薄膜との間に挟まれたトンネル絶縁膜とを備えたトンネル磁気抵抗効果素子を含む
半導体記憶装置。
【請求項３】
請求項２に記載の半導体記憶装置において、
前記第１比較器は、前記選択リファレンスセルを流れる電流と、前記第１メモリセルを流れる電流とに応答して、前記第１比較結果信号を生成し、
前記第２比較器は、前記第１メモリセルを流れる電流と、前記第２メモリセルを流れる電流とに応答して前記第２比較結果信号を生成する
半導体記憶装置。
【請求項４】
請求項１に記載の半導体記憶装置において、
前記複数のリファレンスセルと前記複数のメモリセルとのそれぞれは、
浮遊ゲート電極を備えたＭＯＳトランジスタを含む
半導体記憶装置。
【請求項５】
複数のワード線と、
複数のビット線と、
前記ワード線と前記ビット線が交差する位置にそれぞれに配置された複数のメモリセルと、
リファレンスセルと、
前記複数のワード線から選択ワード線を選択するデコーダと、
前記複数のメモリセルに記憶されているデータを読み出すデータ読み出し回路
とを備え、
前記データ読み出し回路は、
前記リファレンスセルが有するリファレンスセル電気的状態と、前記選択ワード線によって選択される前記複数のメモリセルのうちの、前記リファレンスセルの最も近くに位置する第１メモリセルが有する第１電気的状態とに基づいて、前記リファレンスセルが記憶するリファレンスセル記憶データと前記第１メモリセルに記憶されている第１データとの異同を示す第１比較結果信号を出力する第１比較器と、
前記リファレンスセル記憶データと前記第１比較結果信号とに基づいて、前記第１データを求める第１データ再生回路と、
前記第１電気的状態と、前記選択ワード線によって選択される前記複数のメモリセルのうちの、前記選択リファレンスセルと反対側において前記第１メモリセルに隣接する第２メモリセルが有する第２電気的状態とに基づいて、前記第１データと前記第２データとの異同を示す第２比較結果信号を出力する第２比較器と、
前記第１データと前記第２比較結果信号とに基づいて、前記第２データを求める第２データ再生回路
とを含む
半導体記憶装置。
【請求項６】
請求項１に記載の半導体記憶装置において、
前記複数のリファレンスセルと前記複数のメモリセルとのそれぞれは、
第１強磁性薄膜と、
第２強磁性薄膜と、
前記第１強磁性薄膜と前記第２強磁性薄膜との間に挟まれたトンネル絶縁膜とを備えたトンネル磁気抵抗効果素子を含む
半導体記憶装置。
【請求項７】
複数のワード線と、
複数のビット線と、
前記ワード線と前記ビット線が交差する位置にそれぞれに配置された複数のメモリセルと、
リファレンスビット線と、
前記リファレンスビット線と前記複数のワード線とが交差する位置にそれぞれに設けられた複数のリファレンスセルとを備える半導体記憶装置の読み出し方法であって、
（ａ）前記複数のワード線から選択ワード線を選択するステップと、
（ｂ）前記複数のリファレンスセルのうち前記選択ワード線によって選択される選択リファレンスセルが有する選択リファレンスセル電気的状態と、前記選択ワード線によって選択される前記複数のメモリセルのうちの、前記選択リファレンスセルの最も近くに位置する第１メモリセルが有する第１電気的状態とに基づいて、前記リファレンスセルが記憶するリファレンスセル記憶データと前記第１メモリセルに記憶されている第１データとの異同を示す第１比較結果信号を出力するステップと、
（ｃ）前記リファレンスセル記憶データと前記第１比較結果信号とに基づいて、前記第１データを求めるステップと、
（ｄ）前記第１電気的状態と、前記選択ワード線によって選択される前記複数のメモリセルのうちの、前記選択リファレンスセルと反対側において前記第１メモリセルに隣接する第２メモリセルが有する第２電気的状態とに基づいて、前記第１データと前記第２データとの異同を示す第２比較結果信号を出力するステップと、
（ｅ）前記第１データと前記第２比較結果信号とに基づいて、前記第２データを求めるステップ
とを具備する
半導体記憶装置の読み出し方法。
【請求項８】
請求項７に記載の半導体記憶装置の読み出し方法において、
前記複数のリファレンスセルと前記複数のメモリセルとのそれぞれは、
第１強磁性薄膜と、
第２強磁性薄膜と、
前記第１強磁性薄膜と前記第２強磁性薄膜との間に挟まれたトンネル絶縁膜とを備えたトンネル磁気抵抗効果素子を含む
半導体記憶装置の読み出し方法。
【請求項９】
請求項２に記載の半導体記憶装置の読み出し方法であって、
前記第１比較結果信号は、前記選択リファレンスセルを流れる電流と、前記第１メモリセルを流れる電流とに基づいて生成され、
前記第２比較結果信号は、前記第１メモリセルを流れる電流と、前記第２メモリセルを流れる電流とに基づいて生成される
半導体記憶装置の読み出し方法。
【請求項１０】
複数のワード線と、
複数のビット線と、
前記ワード線と前記ビット線が交差する位置にそれぞれに配置された複数のメモリセルと、
リファレンスセルと、
とを備える半導体記憶装置の読み出し方法であって、
（ａ）前記複数のワード線から選択ワード線を選択するステップと、
（ｂ）前記リファレンスセルが有するリファレンスセル電気的状態と、前記選択ワード線によって選択される前記複数のメモリセルのうちの、前記リファレンスセルの最も近くに位置する第１メモリセルが有する第１電気的状態とに基づいて、前記リファレンスセルが記憶するリファレンスセル記憶データと前記第１メモリセルに記憶されている第１データとの異同を示す第１比較結果信号を出力するステップと、
（ｃ）前記リファレンスセル記憶データと前記第１比較結果信号とに基づいて、前記第１データを求めるステップと、
（ｄ）前記第１電気的状態と、前記選択ワード線によって選択される前記複数のメモリセルのうちの、前記リファレンスセルと反対側において前記第１メモリセルに隣接する第２メモリセルが有する第２電気的状態とに基づいて、前記第１データと前記第２データとの異同を示す第２比較結果信号を出力するステップと、
（ｅ）前記第１データと前記第２比較結果信号とに基づいて、前記第２データを求めるステップ
とを具備する
半導体記憶装置の読み出し方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体記憶装置に関する。本発明は、特に、リファレンスセルを参照してデータの読み出しを行う半導体記憶装置に関する。
【０００２】
【従来の技術】
ＭＲＡＭ（Magnetic Random Access Memory）、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）、ＦＲＡＭ（Ferroelectric Random Access Memory）のような半導体記憶装置のメモリセルに記憶されたデータの読み出しは、リファレンスセルを参照して行われることがある。例えば、ＭＲＡＭ及びＥＥＰＲＯＭでは、メモリセルから読み出される読み出し電流と、リファレンスセルから読み出される読み出し電流との大きさが比較されてメモリセルに記憶されるデータが同定される。また、ＤＲＡＭとＦＲＡＭとでは、リファレンスセルがリファレンスビット線に接続されたときのリファレンスビット線の電圧と、メモリセルがビット線に接続されたときのビット線の電圧とが比較されてメモリセルに記憶されるデータが同定される。
【０００３】
図１１は、公知の半導体記憶装置を示す。図１１に示された公知の半導体記憶装置は、ＭＲＡＭである。公知のそのＭＲＡＭは、メモリセルアレイ１０１を備えている。メモリセルアレイ１０１には、ワード線Ｗ１〜Ｗｍ及びビット線Ｂ１〜Ｂｍ含む。ワード線Ｗ１〜Ｗｍとビット線Ｂ１〜Ｂｎとが交差する位置のそれぞれには、メモリセルが設けられる。ワード線Ｗｉとビット線Ｂｊとが交差する位置に設けられるメモリセルは、メモリセルＣｉｊと記載される。
【０００４】
図１２は、メモリセルＣｉｊの構造を示す。メモリセルＣｉｊは、固定層１１１、データ記憶層１１２、及びトンネル絶縁膜１１３を含む。固定層１１１は、ワード線Ｗｉに接続され、データ記憶層１１２は、ビット線Ｂｊに接続される。固定層１１１及びデータ記憶層１１２は、いずれも強磁性体で形成され、それぞれ自発磁化を有する。トンネル絶縁膜１１３は、固定層１１１とデータ記憶層１１２との間に介設され、固定層１１１とデータ記憶層１１２との間にトンネル電流が流れる程度の膜厚を有する。トンネル絶縁膜１１３の厚さは、典型的には、１．５ｎｍである。
【０００５】
メモリセルＣｉｊは、図１３に示されているように、固定層１１１とデータ記憶層１１２とが有する自発磁化の向きによりデータ”０”又はデータ”１”を記憶する。固定層１１１が有する自発磁化の向きは固定されている。データ記憶層１１２が有する自発磁化は反転自在であり、固定層１１１が有する自発磁化の方向と同一方向、又は反対方向の２つの方向のいずれかを向く。固定層１１１とデータ記憶層１１２とが有する自発磁化が同一方向であるとき、固定層１１１とデータ記憶層１１２との自発磁化は、「平行」であると記載され、固定層１１１とデータ記憶層１１２とが有する自発磁化が反対方向であるとき、固定層１１１とデータ記憶層１１２との自発磁化は、「反平行」であると記載される。メモリセルＣｉｊは、固定層１１１とデータ記憶層１１２とが有する自発磁化が「平行」である状態と、「反平行」である状態とのいずれかを有し、固定層１１１とデータ記憶層１１２とが有する自発磁化が「平行」である電気的状態は、データ”０”とデータ”１”とのうちの一方に、自発磁化が「反平行」である電気的状態は、他方に対応する。以下では、固定層１１１とデータ記憶層１１２とが有する自発磁化が「平行」である電気的状態がデータ”１”に、自発磁化が「反平行」である電気的状態は、データ”０”に対応するものとして説明が行われる。
【０００６】
メモリセルＣｉｊに記憶されるデータの判別には、トンネル磁気抵抗効果（ＴＭＲ効果）によるトンネル絶縁膜１１３の抵抗値の変化が利用される。固定層１１１とデータ記憶層１１２とが有する自発磁化が「平行」であるときと、「反平行」であるときとでは、トンネル絶縁膜１１３の抵抗値が異なる。固定層１１１とデータ記憶層１１２とが有する自発磁化が「反平行」であるときのトンネル絶縁膜１１３の抵抗値は、固定層１１１とデータ記憶層１１２とが有する自発磁化が「平行」であるときのトンネル絶縁膜１１３の抵抗値よりも１０〜４０％大きい。この抵抗値の差を利用して、メモリセルＣｉｊに記憶されるデータの判別が行われる。
【０００７】
メモリセルＣｉｊに記憶されたデータの読み出しは、ワード線Ｗｉとビット線Ｂｊとの間に流れる電流に基づいて行われる。メモリセルＣｉｊに記憶されたデータが読み出される場合、ワード線Ｗｉとビット線Ｂｊとの間に所定の電位差が与えられる。与えられた電位差によりワード線Ｗｉとビット線Ｂｊとの間に流れる電流の大きさは、トンネル絶縁膜１１３の抵抗値に応じて異なる。トンネル絶縁膜１１３の抵抗値は、固定層１１１とデータ記憶層１１２とが有する自発磁化の向きに応じて異なるから、ワード線Ｗｉとビット線Ｂｊとの間に流れる電流から、メモリセルＣｉｊに記憶されたデータの検出が可能である。
【０００８】
このとき、メモリセルＣｉｊに記憶されたデータの検出は、メモリセルと同様の構造を有するリファレンスセルを参照して行われる。図１１に示されているように、メモリセルアレイ１０１には、予め定められたデータが書き込まれたリファレンスセルＲ１〜Ｒｍが設けられる。リファレンスセルＲ１〜Ｒｍは、いずれもリファレンスビット線Ｂｒに接続されている。リファレンスセルＲ１〜Ｒｍは、それぞれ、ワード線Ｗ１〜Ｗｍに接続されている。ワード線Ｗｉに接続されたメモリセルＣｉ１〜Ｃｉｎのデータの読み出しの際には、リファレンスセルＲｉが参照される。
【０００９】
リファレンスセルＲ１〜Ｒｍは、リファレンスセルＲ１〜Ｒｍを流れる電流Ｉ（Ｒｅｆ）が下記条件を満足するように設計される。
Ｉ（１）＞Ｉ（Ｒｅｆ）＞Ｉ（０）．          …（１）
Ｉ（０）：データ”０”を記憶するメモリセルを流れる電流
Ｉ（１）：データ”１”を記憶するメモリセルを流れる電流
【００１０】
メモリセルＣｉｊのデータは、メモリセルＣｉｊに流れる電流とリファレンスセルＲｉに流れる電流との比較により判別される。メモリセルＣｉｊのデータを判別する場合、ワード線Ｗｉとリファレンスビット線Ｂｒとの間に所定の電位差が印加され、リファレンスセルＲｉに電流が流される。更に、ワード線Ｗｉとビット線Ｂｊとの間に所定の電位差が印加され、メモリセルＣｉｊに電流が流される。メモリセルＣｉｊに流れた電流と、リファレンスセルＲｉに流れた電流との大きさが比較され、メモリセルＣｉｊに流れた電流がリファレンスセルＲｉに流れた電流よりも大きければ、メモリセルＣｉｊに記憶されたデータは”１”であり、メモリセルＣｉｊに流れた電流がリファレンスセルＲｉに流れた電流よりも小さければ、メモリセルＣｉｊに記憶されたデータは”０”であると判別される。
【００１１】
このような半導体記憶装置では、メモリセルの特性バラツキがデータ判別の安定性に影響を及ぼす。メモリセルの特性バラツキが大きくなると、読み出しのときにメモリセルを流れる電流とリファレンスセルを流れる電流とのマージンが小さくなる。マージンの減少の対策として、リファレンスセルや読み出しに関係する回路を高精度に設計するか、あるいは、読み出し時のアクセス速度を犠牲にせざるを得ない。
【００１２】
読み出し動作が異なるＭＲＡＭ以外の半導体記憶装置でも、同様の問題が発生し得る。
【００１３】
メモリセルの特性バラツキの影響が抑制され、データ判別の安定性が向上することが望まれる。
【００１４】
【発明が解決しようとする課題】
本発明の目的は、メモリセルの特性バラツキの影響を抑制し、安定的なデータ判別を可能にする半導体記憶装置を提供することにある。
【００１５】
本発明の他の目的は、メモリセルの特性バラツキの影響を抑制して安定的なデータ判別を可能にし、且つ、その面積が小さい半導体記憶装置を提供することにある。
【００１６】
【課題を解決するための手段】
以下に、[発明の実施の形態]で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、[特許請求の範囲]の記載と[発明の実施の形態]の記載との対応関係を明らかにするために付加されている。但し、付加された番号・符号は、[特許請求の範囲]に記載されている発明の技術的範囲の解釈に用いてはならない。
【００１７】
本発明による半導体記憶装置は、リファレンスセル（Ｒｉ、Ｒｅｆ）と、第１メモリセル（Ｃｉ１）と、リファレンスセル（Ｒｉ、Ｒｅｆ）よりも第１メモリセルに近い位置にある第２メモリセル（Ｃｉ２）と、データ読み出し回路（５〜８）とを備えている。データ読み出し回路（５〜８）は、リファレンスセル（Ｒｉ、Ｒｅｆ）が有するリファレンスセル電気的状態と第１メモリセル（Ｃｉ１）が有する第１電気的状態とから、第１メモリセル（Ｃｉ１）に記憶されている第１データ（Ｄ１）を同定する。更に、データ読み出し回路（５〜８）は、第１メモリセル（Ｃｉ１）が有する第１電気的状態と第２メモリセル（Ｃｉ２）が有する第２電気的状態とから第２メモリセル（Ｃｉ２）に記憶されている第２データを同定する。
【００１８】
当該半導体記憶装置では、第２メモリセル（Ｃｉ２）に記憶されている第２データの同定は、リファレンスセル（Ｒｉ、Ｒｅｆ）よりも第２メモリセル（Ｃｉ２）に近接した第１メモリセル（Ｃｉ１）を参照して行われ、これにより、メモリセルの特性のバラツキがデータ判別の安定性に及ぼす影響が抑制されている。一般に、２つのメモリセルについて、そのメモリセル間の距離が小さいほど、製造工程に起因するメモリセルの特性のバラツキも小さい。従って、第２メモリセル（Ｃｉ２）と第１メモリセル（Ｃｉ１）との特性差は、多くの場合、第２メモリセル（Ｃｉ２）とリファレンスセル（Ｒｉ、Ｒｅｆ）との特性差よりも小さい。当該半導体記憶装置では、リファレンスセル（Ｒｉ、Ｒｅｆ）よりも第２メモリセルとの特性差が多くの場合小さいと考えられる第１メモリセル（Ｃｉ１）が、第２メモリセル（Ｃｉ２）に記憶されている第２データの同定の際に参照され、これによりデータ判別の安定性が向上されている。
【００１９】
データ読み出し回路（５〜８）は、リファレンスセル電気的状態と第１電気的状態とに基づいて、リファレンスセル（Ｒｉ、Ｒｅｆ）が記憶するリファレンスセル記憶データ（ＱＲＥＦ）と第１メモリセル（Ｃｉ１）が記憶する第１データとの異同を示す第１比較結果信号（Ｑ１）を出力する第１比較器（１１１、１２１、１５１、２３１）と、リファレンスセル記憶データ（ＱＲＥＦ）と第１比較結果信号（Ｑ１）とに基づいて、第１データを求める第１データ再生回路（１６１）と、第１電気的状態と第２電気的状態に基づいて、第１データと第２データとの異同を示す第２比較結果信号（Ｑ２）を出力する第２比較器（１１２、１２２、１５２、２３２）と、第１データと第２比較結果信号（Ｑ２）とに基づいて、第２メモリセル（Ｃｉ２）が記憶する第２データを求める第２データ再生回路（１６２）とを含むことが好ましい。
【００２０】
上述の半導体記憶装置の構成は、リファレンスセル（Ｒｉ、Ｒｅｆ）と第１メモリセル（Ｃｉ１）と第２メモリセル（Ｃｉ２）とのそれぞれが、第１強磁性薄膜（１１１）と、第２強磁性薄膜（１１２）と、第１強磁性薄膜（１１１）と第２強磁性薄膜（１１２）との間に挟まれたトンネル絶縁膜（１１３）とを備えたトンネル磁気抵抗効果素子を含む場合に特に好適である。トンネル磁気抵抗効果素子で構成されたリファレンスセルとメモリセルとは、製造工程に起因するバラツキが生じやすい。上述の半導体記憶装置の構成が、リファレンスセルとメモリセルとがトンネル磁気抵抗効果素子で構成されている半導体記憶装置に適応されることは特に効果的である。
【００２１】
また、上述の半導体記憶装置の構成は、リファレンスセル（Ｒｉ、Ｒｅｆ）と第１メモリセル（Ｃｉ１）と第２メモリセル（Ｃｉ２）とのそれぞれが、浮遊ゲート電極を備えたＭＯＳトランジスタを含む場合に、特に好適である。浮遊ゲート電極を備えたＭＯＳトランジスタで構成されたリファレンスセルとメモリセルとは、製造工程に起因するバラツキが生じやすい。上述の半導体記憶装置の構成が、リファレンスセル（Ｒｉ、Ｒｅｆ）と第１メモリセル（Ｃｉ１）と第２メモリセル（Ｃｉ２）とのそれぞれが、浮遊ゲート電極を備えたＭＯＳトランジスタを含む半導体記憶装置に適応されることは特に効果的である。
【００２２】
当該半導体記憶装置は、更に、一の信号線（Ｗｉ）を備え、リファレンスセル（Ｒｉ）と第１メモリセル（Ｃｉ１）と第２メモリセル（Ｃｉ２）とは、その一の信号線（Ｗｉ）により活性化されることが好ましい。
【００２３】
当該半導体記憶装置は、更に、第３メモリセル（Ｃｉ’１、但し、ｉ’≠ｉ）と、リファレンスセル（Ｒｅｆ）よりも第３メモリセル（Ｃｉ’１）に近い位置にある第４メモリセル（Ｃｉ’２）とを備えることがある。この場合、データ読み出し回路（５〜８）は、リファレンスセル電気的状態と第３メモリセル（Ｃｉ’１）が有する第３電気的状態とから、第３メモリセル（Ｃｉ’１）に記憶されている第３データを同定し、第３電気的状態と第４メモリセル（Ｃｉ’２）が有する第４電気的状態とから第４メモリセル（Ｃｉ’２）に記憶されている第４データを同定することが好ましい。この構成では、第１メモリセル（Ｃｉ１）に記憶されている第１データと、第３メモリセル（Ｃｉ’１）とに記憶されている第３データの同定は、いずれも、一のリファレンスセル（Ｒｅｆ）を参照して行われ、参照されるリファレンスセル（Ｒｅｆ）の共通化が行われている。参照されるリファレンスセル（Ｒｅｆ）が共通化されていることにより、当該半導体記憶装置の面積の縮小が図られている。
【００２４】
この場合、当該半導体記憶装置は、更に、第１信号線（Ｗｒ）と、第２信号線（Ｗｉ）と、第３信号線（Ｗｉ’）とを備え、リファレンスセル（Ｒｅｆ）は、第１信号線（Ｗｒ）により活性化され、第１メモリセル（Ｃｉ１）と第２メモリセル（Ｃｉ２）とは、第２信号線（Ｗｉ）により活性化され、第３メモリセル（Ｃｉ’１）と第４メモリセル（Ｃｉ’２）とは、第３信号線（Ｗｉ’）により活性化されることが好ましい。
【００２５】
本発明による半導体記憶装置は、複数のメモリセル（Ｃ１１〜Ｃｍｎ）がマトリックス状に配置されたメモリセルアレイ（１、１’）と、複数のリファレンスセル（Ｒ１〜Ｒｍ）が一列に配置されたリファレンスセル列と、データ読み出し回路（５〜８）とを備えている。データ読み出し回路（５〜８）は、メモリセル（Ｃ１１〜Ｃｍｎ）のうちの前記メモリセルアレイ（１、１’）の最外周に位置する第１メモリセル（Ｃｉ１）に記憶されている第１データを、リファレンスセル（Ｒ１〜Ｒｍ）のうちの第１メモリセル（Ｃｉ１）に最も近い最近接リファレンスセル（Ｒｉ）が有するリファレンスセル電気的状態と、第１メモリセル（Ｃｉ１）が有する第１電気的状態とに基づいて同定し、且つ、前記メモリセル（Ｃ１１〜Ｃｍｎ）のうちの第１メモリセル（Ｃｉ１）に隣接する第２メモリセル（Ｃｉ２）に記憶されている第２データを、第１電気的状態と、第２メモリセル（Ｃｉ１）が有する第２電気的状態とに基づいて同定する。当該半導体記憶装置では、第２メモリセル（Ｃｉ２）の読み出しは、リファレンスセル（Ｒｉ、Ｒｅｆ）よりも第２メモリセルとの特性差が多くの場合小さいと考えられる第１メモリセル（Ｃｉ１）を参照して行われ、これにより第２メモリセル（Ｃｉ２）のデータ判別の安定性が向上されている。更に、第１メモリセル（Ｃｉ１）とリファレンスセル（Ｒｉ）との距離が最小化され、第１メモリセル（Ｃｉ１）のデータ判別の安定性が向上されている。
【００２６】
最近接リファレンスセル（Ｒｉ）と第１メモリセル（Ｃｉ１）と第２メモリセル（Ｃｉ２）とは、一の信号線（Ｗｉ）により活性化されることが好ましい。
【００２７】
本発明による半導体記憶装置は、複数のメモリセル（Ｃ１１〜Ｃｍｎ）がマトリックス状に配置されたメモリセルアレイ（１”）と、リファレンスセル（Ｒｅｆ）と、データ読み出し回路（５〜８）とを備えている。データ読み出し回路（５〜８）は、メモリセル（Ｃ１１〜Ｃｍｎ）のうちの前記メモリセルアレイ（１”）の最外周に位置する第１メモリセル（Ｃｉ１）に記憶されている第１データを、リファレンスセル（Ｒｅｆ）が有するリファレンスセル電気的状態と、第１メモリセル（Ｃｉ１）が有する第１電気的状態とに基づいて同定し、メモリセル（Ｃ１１〜Ｃｍｎ）のうち、第１メモリセル（Ｃｉ１）に隣接する第２メモリセル（Ｃｉ２）に記憶されている第２データを、第１電気的状態と、第２メモリセル（Ｃｉ２）が有する第２電気的状態とに基づいて同定し、メモリセル（Ｃ１１〜Ｃｍｎ）のうち、前記メモリセルアレイの最外周に位置し、且つ、前記第１メモリセルと異なる第３メモリセル（Ｃｉ’１、但しｉ’≠ｉ）に記憶されている第３データを、リファレンスセル電気的状態と、第３メモリセル（Ｃｉ’１）が有する第３電気的状態とに基づいて同定し、メモリセル（Ｃ１１〜Ｃｍｎ）のうち、第３メモリセル（Ｃｉ’１）に隣接する第４メモリセル（Ｃｉ’２）に記憶されている第４データを、第３電気的状態と、第４メモリセル（Ｃｉ’２）が有する第４電気的状態とに基づいて同定する。
【００２８】
本発明による半導体記憶装置の読み出し方法は、
（ａ）リファレンスセル（Ｒｉ、Ｒｅｆ）が有するリファレンスセル電気的状態と、第１メモリセル（Ｃｉ１）が有する第１電気的状態とから、第１メモリセル（Ｃｉ１）に記憶されている第１データを同定するステップと、
（ｂ）リファレンスセル（Ｒｉ、Ｒｅｆ）よりも第１メモリセル（Ｃｉ１）に近い位置にある第２メモリセル（Ｃｉ２）に記憶されている第２データを、第１電気的状態と第２メモリセル（Ｃｉ２）が有する第２電気的状態とから同定するステップ
とを備えている。
【００２９】
このとき、既述の（ａ）ステップは、
（ｃ）リファレンスセル電気的状態と第１電気的状態とに基づいて、リファレンスセル（Ｒｉ、Ｒｅｆ）が記憶するリファレンスセル記憶データ（Ｑｅｆ）と第１メモリセル（Ｃｉ１）が記憶する第１データとの異同を示す第１比較結果信号（Ｑ１）を生成するステップと、
（ｄ）リファレンスセル記憶データ（ＱＲＥＦ）と第１比較結果信号（Ｑ１）とに基づいて、第１データを求めるステップ
とを含み、
既述の（ｂ）ステップは、
（ｅ）第１電気的状態と第２電気的状態に基づいて、第１メモリセル（Ｃｉ１）が記憶する第１データと第１メモリセル（Ｃｉ２）が記憶する第２データとの異同を示す第２比較結果信号（Ｑ２）を出力するステップと、
（ｆ）第１データと第２比較結果信号（Ｑ２）とに基づいて、第２データを求めるステップ
とを含むことが好ましい。
【００３０】
本発明による半導体記憶装置の読み出し方法は、第1の方向に延在する複数の行線（Ｗ１〜Ｗｍ）と、第1の方向と異なる第2の方向に延在する複数の列線（Ｂ１〜Ｂｎ）と、夫々が、前記複数の行線（Ｗ１〜Ｗｍ）と複数の列線（Ｂ１〜Ｂｎ）の交点に設けられ且つ絶縁膜（１１３）を間に挟んだ２層の強磁性薄膜（１１１、１１２）より構成された複数のメモリセル（Ｃ１１〜Ｃｍｎ）と、前記複数の列線（Ｂ１〜Ｂｎ）のうち最縁端の列線（Ｂ１）に隣接して設けられ前記複数の行線（Ｗ１〜Ｗｍ）と交差するリファレンス列線（Ｂｒ）と、夫々が、前記リファレンス列線（Ｂｒ）及び前記複数の行線（Ｗ１〜Ｗｍ）の交点に設けられた複数のリファレンス素子（Ｒ１〜Ｒｍ）とを備える半導体装置読み出し方法である。当該半導体記憶装置の読み出し方法は、前記複数の行線（Ｗ１〜Ｗｍ）のうちの任意の行線（Ｗｉ）を選択し、その選択された行線（Ｗｉ）上の前記リファレンス素子（Ｒｉ）及び前記選択された行線（Ｗｉ）上の第１のメモリセル（Ｃｉ１）を比較し、次に前記選択された行線（Ｗｉ）上の前記第１のメモリセル（Ｃｉ１）及び前記選択された行線上の前記第２のメモリセル（Ｃｉ２）を比較することを特徴とする。
【００３１】
本発明による半導体記憶装置の読み出し方法は、少なくとも一つの行線（Ｗ１〜Ｗｍ）と、夫々が前記行線（Ｗ１〜Ｗｍ）と交差する第１及び第２の列線（Ｂ１、Ｂ２）と、夫々前記行線（Ｗ１〜Ｗｍ）と前記第１及び第２の列線（Ｂ１、Ｂ２）との交点に設けられた第１及び第２の不揮発性メモリセル（Ｃｉ１、Ｃｉ２）と、前記行線（Ｗ１〜Ｗｍ）と交差する少なくとも一つのリファレンス列線（Ｂｒ）と、前記リファレンス列線（Ｂｒ）上に設けられた少なくとも一つのリファレンスセル（Ｒ１〜Ｒｍ）とを備える半導体記憶装置の読み出し方法である。当該読み出し方法は、第１のメモリセル（Ｃｉ１）及び前記リファレンスセル（Ｒｉ）を選択し、前記第１のメモリセル（Ｃｉ１）に書きこまれたデータに基づいて前記第１の列線（Ｂ１）に流れる電流（Ｉｉ１）及び前記リファレンスセル（Ｒｉ）が記憶するデータに基づいて前記リファレンス行線（Ｂｒ）に流れる電流（ＩＲＥＦ）を比較して前記第１のメモリセル（Ｃｉ１）に書きこまれたデータを検出し、前記第１のメモリセル（Ｃｉ１）及び前記第２のメモリセル（Ｃｉ２）を選択し、第２のメモリセル（Ｃい２）に書きこまれたデータに基づいて前記第２の列線（Ｂ２）に流れる電流（Ｉｉ２）及び前記第１のメモリセル（Ｃｉ１）に書きこまれたデータに基づいて前記第１の行線（Ｂ１）に流れる電流（Ｉｉ１）を比較し、この比較結果及び前記検出した結果に基づいて前記第２のメモリセル（Ｃい２）に書きこまれたデータを検出することを特徴とする。
【００３２】
当該読み出し方法は、前記第１及び第２のメモリセル（Ｃｉ１、Ｃｉ２）及び前記リファレンスセル（Ｒｉ）は、それぞれトンネル絶縁膜（１１３）を間に挟んだ２層の強磁性薄膜（１１１、１１２）を含む場合に特に好適に用いられる
【００３３】
また、データの検出をより確実にするためには、前記リファレンスセル（Ｒｉ）は第１のメモリセル（Ｃｉ１）と隣接し、前記第１のメモリセル（Ｃｉ１）は前記第２のメモリセル（Ｃｉ２）と隣接することが好ましい。
【００３４】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明による半導体記憶装置の実施の一形態を説明する。
【００３５】
（実施の第１形態）
本発明による半導体記憶装置の実施の第１形態は、ＭＲＡＭである。当該ＭＲＡＭは、図１に示されているように、メモリセルアレイ１を含む。メモリセルアレイ１には、図２に示されているように、ワード線Ｗ１〜Ｗｍとビット線Ｂ１〜Ｂｎとが延設されている。ワード線Ｗ１〜Ｗｍとビット線Ｂ１〜Ｂｎとが交差する位置のそれぞれに、一のメモリセルが設けられ、メモリセルＣｉｊは、ワード線Ｗｉとビット線Ｂｊとが交差する位置に設けられる。メモリセルＣｉｊの構造は、従来の技術の記載において図１２を参照して説明されたとおりであり、その詳細な説明は行われない。
【００３６】
メモリセルアレイ１には、更に、リファレンスセルＲ１〜Ｒｍが設けられている。リファレンスセルＲ１〜Ｒｍは、ビット線Ｂ１に隣接して延設されたリファレンスビット線Ｂｒに接続されている。リファレンスセルＲ１〜ＲｍのうちのリファレンスセルＲｉは、ワード線Ｗｉとリファレンスビット線Ｂｒとが交差する位置に設けられる。リファレンスセルＲ１〜Ｒｍは、予め所定のデータ”１”が書き込まれ、メモリセルＣ１１〜Ｃｍｎのデータ判別の際に参照される。
【００３７】
図１に示されているように、メモリセルアレイ１には、ワード線Ｗ１〜Ｗｍを活性化するためのワード線デコーダ２が接続されている。ワード線デコーダ２には、行アドレスＸが与えられる。ワード線デコーダ２は、ワード線Ｗ１〜Ｗｍのうち、与えられた行アドレスＸに対応するワード線を活性化する。
【００３８】
メモリセルアレイ１には、更に、ビット線デコーダ３、ビット線セレクタ４、及びセンスアンプ５が接続されている。ビット線デコーダ３には、列アドレスＹが与えられる。ビット線デコーダ３は、ビット線セレクタ４を操作して、ビット線Ｂ１〜Ｂｎのうち、列アドレスＹに対応するビット線をセンスアンプ５に接続する。
【００３９】
センスアンプ５は、リファレンスビット線Ｂｒとビット線Ｂ１〜Ｂｎとのうちの隣接する２本を流れる電流を比較して、比較の結果を示すｎ個の比較結果ビットＱ１〜Ｑｎを出力する。ワード線Ｗ１〜Ｗｍのうちのワード線Ｗｉが活性化されると、リファレンスセルＲｉからリファレンスビット線Ｂｒに電流が流れ、メモリセルＣｉ１〜Ｃｉｎからビット線Ｂ１〜Ｂｎにそれぞれ電流が流れる。センスアンプ５は、リファレンスビット線Ｂｒとビット線Ｂ１とを流れる電流を比較して、比較の結果を示す比較結果ビットＱ１を出力する。更にセンスアンプ５は、リファレンスビット線Ｂ１とビット線Ｂ２とを流れる電流を比較して、比較の結果を示す比較結果ビットＱ２を出力する。同様に、センスアンプ５は、リファレンスビット線Ｂｋ−１（ｋは、２以上ｎ以下の整数）とビット線Ｂｋとを流れる電流を比較して、比較の結果を示す比較結果ビットＱｋを出力する。
【００４０】
比較結果ビットＱ１〜Ｑｎは、メモリセルＣ１１〜Ｃｍｎのうち、活性化されたワード線Ｗｉに接続されているメモリセルＣｉ１〜Ｃｉｎに記憶されているデータに一対一に対応するが、メモリセルＣｉ１〜Ｃｉｎに記憶されているデータそのものには一致しない。比較結果ビットＱ１〜ＱｎからメモリセルＣ１１〜Ｃｍｎに記憶されているデータを再生するために、第１レジスタ６、デコーダ７及び第２レジスタ８が設けられている。
【００４１】
第１レジスタ６は、センスアンプ５から比較結果ビットＱ１〜Ｑｎを受け取って保存する。第１レジスタ６は、デコーダ７に接続されている。
【００４２】
デコーダ７は、第１レジスタ６が保存する比較結果ビットＱ１〜Ｑｎをデコードして、メモリセルＣｉ１〜Ｃｉｎに記憶されたデータＤ１〜Ｄｎを再生し、データＤ１〜Ｄｎを第２レジスタ８に出力する。
【００４３】
第２レジスタ８は、デコーダ７からデータＤ１〜Ｄｎを受け取って保存する。第２レジスタ８は、外部に、メモリセルＣｉ１〜Ｃｉｎに記憶されたデータＤ１〜Ｄｎを出力する。
【００４４】
図３は、センスアンプ５、第１レジスタ６、デコーダ７、及び第２レジスタ８の詳細図である。センスアンプ５は、Ｉ−Ｖ変換器１０、Ｉ−Ｖ変換器１１１〜１１ｎ、Ｉ−Ｖ変換器１２１〜１２ｎ、Ｉ−Ｖ変換器１３、バッファ１４、並びにｅｘｃｌｕｓｉｖｅ  ＮＯＲ（ＥＸ−ＮＯＲ）回路１５１〜１５ｎを含む。Ｉ−Ｖ変換器１０、Ｉ−Ｖ変換器１１１〜１１ｎ、Ｉ−Ｖ変換器１２１〜１２ｎ、Ｉ−Ｖ変換器１３は、同一の回路構成を有し、入出力特性は実質的に同一になされている。
【００４５】
Ｉ−Ｖ変換器１０の入力と、Ｉ−Ｖ変換器１１１の入力とは、リファレンスビット線Ｂｒに接続されている。リファレンスセルＲ１〜Ｒｍからリファレンスビット線Ｂｒに流れる電流は、Ｉ−Ｖ変換器１０及び１１１に均等に分配される。Ｉ−Ｖ変換器１０及び１１１は、リファレンスビット線Ｂｒからそれぞれに流れ込む電流が、所定の基準電流よりも大きいとき、”１”を出力し、リファレンスビット線Ｂｒからそれぞれに流れ込む電流が、所定の基準電流よりも小さいとき、”０”を出力する。リファレンスセルＲ１〜Ｒｎには、”１”が書き込まれ、リファレンスビット線ＢｒからＩ−Ｖ変換器１０及び１１１のそれぞれに流れ込む電流は、基準電流よりも大きくなるように設計されている。従って、Ｉ−Ｖ変換器１０及び１１１は、常に”１”を出力する。
【００４６】
Ｉ−Ｖ変換器１１１〜１１ｎ及び１２１〜１２ｎのうちのＩ−Ｖ変換器１２ｊ、１１ｊ＋１（ｊは、１以上ｎ−１以下の整数）の入力は、ビット線Ｂｊに接続されている。メモリセルＣ１ｊ〜Ｃｍｊからビット線Ｂｊに流れる電流は、Ｉ−Ｖ変換器１１ｊ及び１２ｊに均等に分配される。Ｉ−Ｖ変換器１１ｊ、１２ｊは、ビット線Ｂｊからそれぞれに流れ込む電流が所定の基準電流よりも大きいとき”０”を出力し、ビット線Ｂｊからそれぞれに流れ込む電流が所定の基準電流よりも小さいとき”１”を出力する。
【００４７】
Ｉ−Ｖ変換器１２ｎの入力とＩ−Ｖ変換器１３の入力とは、ビット線Ｂｊに接続されている。メモリセルＣ１ｎ〜Ｃｍｎからビット線Ｂｎに流れる電流は、Ｉ−Ｖ変換器１２ｎ及び１３に均等に分配される。Ｉ−Ｖ変換器１２ｎ、１３は、ビット線Ｂｎからそれぞれに流れ込む電流が所定の基準電流よりも大きいとき”０”を出力し、ビット線Ｂｊからそれぞれに流れ込む電流が所定の基準電流よりも小さいとき”１”を出力する。
【００４８】
Ｉ−Ｖ変換器１０の出力は、バッファ１４の入力に接続されている。バッファ１４は、Ｉ−Ｖ変換器１０から入力された値と同一の値を、リファレンスビットＱＲＥＦとして第１レジスタ６に出力する。既述のように、Ｉ−Ｖ変換器１０は、常に”１”を出力するから、リファレンスビットＱＲＥＦは、常に”１”である。
【００４９】
Ｉ−Ｖ変換器１１１〜１１ｎ、１２１〜１２ｎのうち、Ｉ−Ｖ変換器１１ｊ、１２ｊの出力は、ＥＸ−ＮＯＲ回路１５ｊの入力に接続されている。ＥＸ−ＮＯＲ回路１５ｊは、Ｉ−Ｖ変換器１１ｊの出力と、Ｉ−Ｖ変換器１２ｊの出力のｅｘｃｌｕｓｉｖｅ  ＮＯＲを比較結果ビットＱｊとして出力する。
【００５０】
Ｉ−Ｖ変換器１３は、ビット線Ｂｎと他のビット線Ｂ１〜Ｂｎ−１との特性の均一性を保つために設けられており、Ｉ−Ｖ変換器１３の出力は、いずれにも接続されない。
【００５１】
このような構成を有するセンスアンプ５は、ワード線Ｗｉが活性化されたとき、メモリセルＣ１１〜Ｃｍ１のうちのメモリセルＣｉ１からビット線Ｂ１に出力されたデータがリファレンスセルＲｉに記憶されたデータに一致する”１”であるとき、比較結果ビットＱ１を”１”として出力し、一致しない”０”であるとき、比較結果ビットＱ１を”１”として出力する。
【００５２】
更に、センスアンプ５は、ｊを２以上ｎ以下の整数として、メモリセルＣｉｊ−１からビット線Ｂｊ−１に出力されたデータが、メモリセルＣｉｊからビット線Ｂｊに出力されたデータと一致するとき、比較結果ビットＱｊを”１”として出力し、一致しないとき、比較結果ビットＱｊを”０”として出力する。
【００５３】
第１レジスタ６は、センスアンプ５からリファレンスビットＱＲＥＦと比較結果ビットＱ１〜Ｑｎを受けとって保存する。
【００５４】
リファレンスビットＱＲＥＦと比較結果ビットＱ１〜Ｑｎとから、メモリセルＣｉ１〜Ｃｉｎに記憶されたデータＤ１〜Ｄｎを再生するデコーダ７は、データ再生器１６１〜１６ｎを含む。データ再生器１６１は、バッファ１７１、インバータ１８１、１９１、及び出力ノード２０１を含む。同様に、ｊを２以上ｎ以下の整数として、データ再生器１６ｉは、それぞれ、バッファ１７ｉ、インバータ１８ｉ、１９ｉ、及び出力ノード２０ｉを含む。
【００５５】
データ再生器１６１は、リファレンスビットＱＲＥＦと比較結果ビットＱ１とに基づいて、メモリセルＣｉ１に記憶されているデータＤ１を再生する。
【００５６】
より詳細には、データ再生器１６１に含まれるバッファ１７１の入力端子には、リファレンスビットＱＲＥＦが入力され、バッファ１７１のイネーブル端子には、比較結果ビットＱ１が入力される。バッファ１７１は、比較結果ビットＱ１が”１”であるとき活性化され、リファレンスビットＱＲＥＦと同一の値、即ち、”１”を出力する。バッファ１７１が活性化されない場合、バッファ１７１の出力は、ハイインピーダンス状態になる。
【００５７】
インバータ１８１の入力端子には、リファレンスビットＱＲＥＦが入力され、インバータ１８１のイネーブル端子には、インバータ１９１を介して比較結果ビットＱ１の負論理が入力される。インバータ１８１は、比較結果ビットＱ１が”０”であるとき活性化され、リファレンスビットＱＲＥＦの負論理の値、即ち、”０”を出力する。インバータ１８１が活性化されない場合、インバータ１８１の出力は、ハイインピーダンス状態になる。
【００５８】
バッファ１７１とインバータ１８１との出力は、出力ノード２０１に接続されている。出力ノード２０１は、第２バッファ８に接続されている。出力ノード２０１は、データ再生器１６１により再生された、メモリセルＣｉ１に記憶されているデータＤ１を出力する。
【００５９】
このような構成を有するデータ再生器１６１は、比較結果ビットＱ１に応答して、メモリセルＣｉ１に記憶されているデータとリファレンスビットＱＲＥＦとが同一のとき、即ち、比較結果ビットＱ１が”１”であるとき、リファレンスビットＱＲＥＦと同一の値（即ち”１”）を出力する。更にデータ再生器１６１は、メモリセルＣｉ１に記憶されているデータとリファレンスビットＱＲＥＦとが異なるとき、即ち、比較結果ビットＱ１が”０”であるとき、リファレンスビットＱＲＥＦと異なる値（即ち”０”）を出力する。既述のように、比較結果ビットＱ１は、メモリセルＣｉ１に記憶されているデータとリファレンスビットＱＲＥＦとが同一のときに”１”、異なるときに”０”をとるから、このようなデータ再生器１６１の動作により、メモリセルＣｉ１に記憶されているデータＤ１が再生される。
【００６０】
データ再生器１６２は、データ再生器１６１により再生されたデータＤ１と比較結果ビットＱ２とに基づいて、メモリセルＣｉ１に記憶されているデータＤ２を再生する。同様に、ｊを２以上ｎ以下の整数として、データ再生器１６ｊは、データ再生器１６ｊ−１により再生されたデータＤｊ−１と比較結果ビットＱｊとに基づいて、メモリセルＣｉｊに記憶されているデータＤｊを再生する。
【００６１】
より詳細には、データ再生器１６ｊに含まれるバッファ１７ｊの入力端子には、データ再生器１６ｊ−１により再生されたデータＤｊ−１が入力され、バッファ１７ｊのイネーブル端子には、比較結果ビットＱｊが入力される。バッファ１７ｊは、比較結果ビットＱｊが”１”であるとき活性化され、データ再生器１６ｊ−１により再生されたデータＤｊ−１と同一の値を出力する。バッファ１７ｊが活性化されない場合、バッファ１７ｊの出力は、ハイインピーダンス状態になる。
【００６２】
インバータ１８ｊの入力端子には、データ再生器１６ｊ−１により再生されたデータＤｊ−１が入力され、インバータ１８ｊのイネーブル端子には、インバータ１９ｊを介して比較結果ビットＱｊの負論理が入力される。インバータ１８ｊは、比較結果ビットＱｊが”０”であるとき活性化され、データＤｊ−１の負論理の値を出力する。インバータ１８ｊが活性化されない場合、インバータ１８ｊの出力は、ハイインピーダンス状態になる。
【００６３】
バッファ１７ｊとインバータ１８ｊとの出力は、出力ノード２０ｊに接続されている。出力ノード２０ｊは、第２バッファ８に接続されている。出力ノード２０ｊは、データ再生器１６ｊにより再生された、メモリセルＣｉｊに記憶されているデータＤｊを出力する。
【００６４】
このような構成を有するデータ再生器１６ｊは、比較結果ビットＱｊに応答して、メモリセルＣｉｊ−１に記憶されているデータとメモリセルＣｉｊに記憶されているデータとが同一のとき、即ち、比較結果ビットＱ１が”１”であるとき、メモリセルＣｉｊ−１に記憶されているデータと同一の値（即ち”１”）を出力する。更にデータ再生器１６１は、メモリセルＣｉｊ−１に記憶されているデータとメモリセルＣｉｊに記憶されているデータとが異なるとき、即ち、比較結果ビットＱ１が”０”であるとき、メモリセルＣｉｊ−１に記憶されているデータの負論理の値を出力する。既述のように、比較結果ビットＱｊは、メモリセルＣｉｊ−１に記憶されているデータとメモリセルＣｉｊに記憶されているデータとが同一のときに”１”、異なるときに”０”をとるから、このようなデータ再生器１６ｊの動作により、メモリセルＣｉｊに記憶されているデータＤｊが再生される。データ再生器１６１〜１６ｎによりそれぞれ再生されたデータＤ１〜Ｄｎは、第２レジスタ８を介して外部に出力される。
【００６５】
続いて、本実施の形態の半導体記憶装置の読み出し動作を説明する。
【００６６】
ワード線Ｗ１〜Ｗｍのうち、行アドレスＸにより指定されたワード線Ｗｉがワード線デコーダ２により、活性化される。ワード線Ｗｉに接続されているメモリセルＣｉ１〜Ｃｉｎに対して読み出しが行われる。
【００６７】
まず、ワード線Ｗｉに接続されているリファレンスセルＲｉを参照して、リファレンスセルＲｉに隣接するメモリセルＣｉ１からの読み出しが行われる。
【００６８】
より詳細には、リファレンスセルＲｉに接続されているリファレンスビット線ＢｒとメモリセルＣｉ１に接続されているビット線Ｂ１とが、ビット線デコーダ３とビット線セレクタ４とにより活性化され、ワード線Ｗｉとリファレンスビット線Ｂｒとの間、及び、ワード線Ｗｉとビット線Ｂ１との間に、所定の電位差が印加される。電位差の印加により、リファレンスセルＲ１に記憶されているデータ（即ち、データ”１”）に対応するリファレンス電流ＩＲＥＦが、リファレンスセルＲｉからリファレンスビット線Ｂｒに流れ込み、更に、メモリセルＣｉ１に記憶されているデータに対応するデータ電流Ｉｉ１が、メモリセルＣｉ１からビット線Ｂ１に流れ込む。
【００６９】
リファレンス電流ＩＲＥＦからリファレンスセルＲｉに記憶されているデータがセンスアンプ５に含まれるＩ−Ｖ変換器１０及びバッファ１４により判別され、判別されたデータを示すリファレンスビットＱＲＥＦが出力される。既述のように、リファレンスセルＲｉには、データ”１”が保存されるから、リファレンスビットＱＲＥＦとして”１”が出力される。
【００７０】
リファレンス電流ＩＲＥＦとデータ電流Ｉｉ１とに基づいて、リファレンスセルＲｉに記憶されているデータと、メモリセルＣｉ１に記憶されているデータとの異同が、センスアンプ５のＩ−Ｖ変換器１１１、１２１及びＥＸ−ＮＯＲゲート１５１により判定される。リファレンスセルＲｉに記憶されているデータと、メモリセルＣｉ１に記憶されているデータとが一致するとき、比較結果ビットＱ１は”１”に設定される。リファレンスセルＲｉに記憶されているデータと、メモリセルＣｉ１に記憶されているデータとが一致しないとき、比較結果ビットＱ１は”０”に設定される。図３に示されている例のように、メモリセルＣｉ１に記憶されているデータが”０”であるときには、メモリセルＣｉ１に記憶されているデータはリファレンスセルＲｉに記憶されているデータと異なるため、比較結果ビットＱ１は”０”に設定される。比較結果ビットＱ１は、第１レジスタ６に出力される。
【００７１】
更に、リファレンスビットＱＲＥＦと比較結果ビットＱ１とから、デコーダ７に含まれるデータ再生器１６１によってメモリセルＣｉ１に記憶されているデータＤ１が再生され、第２レジスタ８に出力される。
【００７２】
更に、メモリセルＣｉ１を参照して、メモリセルＣｉ１に隣接するメモリセルＣｉ２からの読み出しが行われる。
【００７３】
より詳細には、メモリセルＣｉ１に接続されているビット線Ｂ１とメモリセルＣｉ２に接続されているビット線Ｂ２とが、ビット線デコーダ３とビット線セレクタ４とにより活性化され、ワード線Ｗｉとビット線Ｂ１との間、及び、ワード線Ｗｉとビット線Ｂ２との間に、所定の電位差が印加される。電位差の印加により、メモリセルＣｉ１に記憶されているデータに対応するデータ電流Ｉｉ１が、メモリセルＣｉ１からビット線Ｂ１に流れ込み、更に、メモリセルＣｉ２に記憶されているデータに対応するデータ電流Ｉｉ２が、メモリセルＣｉ２からビット線Ｂ２に流れ込む。
【００７４】
データ電流Ｉｉ１とデータ電流Ｉｉ２とに基づいて、メモリセルＣｉ１に記憶されているデータとメモリセルＣｉ２に記憶されているデータとの異同が、センスアンプ５のＩ−Ｖ変換器１１２、１２２及びＥＸ−ＮＯＲゲート１５２により判定される。メモリセルＣｉ１に記憶されているデータと、メモリセルＣｉ２に記憶されているデータとが一致するとき、比較結果ビットＱ２は”１”に設定される。メモリセルＣｉ１に記憶されているデータとメモリセルＣｉ２に記憶されているデータとが一致しないとき、比較結果ビットＱ２は”０”に設定される。図３に示されている例のように、メモリセルＣｉ１に記憶されているデータが”０”であり、メモリセルＣｉ２に記憶されているデータが”１”であるときには、メモリセルＣｉ２に記憶されているデータはメモリセルＣｉ１に記憶されているデータと異なるため、比較結果ビットＱ２は”０”に設定される。比較結果ビットＱ２は、第１レジスタ６に出力される。
【００７５】
更に、データ再生器１６１によって再生された、メモリセルＣｉ１に記憶されているデータＤ１と比較結果ビットＱ２とから、デコーダ７に含まれるデータ再生器１６２によってメモリセルＣｉ２に記憶されているデータＤ２が再生され、第２レジスタ８に出力される。
【００７６】
以下、同様に、メモリセルＣｉｊ−１を参照してメモリセルＣｉｊが読み出され、メモリセルＣｉ１〜Ｃｉｎに記憶されているデータＤ１〜Ｄｎは、順次に読み出されて第２レジスタ８に保存される。第２レジスタ８に保存されたデータＤ１〜Ｄｎは、外部に出力される。
【００７７】
本実施の形態では、メモリセルアレイ１のうち、データが記憶される部分の際外周に位置するメモリセルＣｉ１は、リファレンスセルＲｉを流れるリファレンス電流ＩＲＥＦを参照して読み出される。更に、メモリセルＣｉ２は、それに隣接するメモリセルＣｉ１を流れるデータ電流Ｉｉ１を参照して読み出される。以下同様に、メモリセルＣｉｊは、それに隣接するメモリセルＣｉｊ−１を流れるデータ電流Ｉｉｊ−１を参照して読み出される。
【００７８】
このような動作により、メモリセルの特性バラツキの影響が抑制され、データ判別の安定性が向上されている。メモリセルを形成する場合、ある程度のメモリセルの特性バラツキが発生することは避けられない。しかし、大局的にはメモリセルの特性にはバラツキが発生するが、ある局所的な範囲においては、一般に、メモリセルの特性のバラツキは小さい。即ち、近い位置にある２つのメモリセルの特性は、ほぼ同一である。あるメモリセルとそれに隣接するメモリセルとの間では、それらの間の距離が小さく、メモリセルの特性のバラツキは比較的小さい。従って、メモリセルＣｉ１が、メモリセルＣｉ１に隣接するリファレンスセルＲｉを参照して読み出され、メモリセルＣｉ２に隣接し、リファレンスセルＲｉよりも近くに位置するメモリセルＣｉ１を参照してメモリセルＣｉ２が読み出されることにより、参照されるメモリセル（又は、リファレンスセル）とデータが読み出されるメモリセルとの距離が小さくされ、データ判別の際のメモリセルの特性のバラツキの影響を抑制することができる。
【００７９】
なお、本実施の形態の半導体記憶装置では、図３に示されているように、リファレンスビット線Ｂｒは、２つのＩ−Ｖ変換器１０、１１１に接続され、ビット線Ｂｊは、２つのＩ−Ｖ変換器１２ｊ、１１ｊ＋１（ｊは、１以上ｎ−１以下の整数）に接続されているが、図４に示されているように、リファレンスビット線Ｂｒ、及びビット線Ｂ１〜Ｂｎは、それぞれ一のＩ−Ｖ変換器に接続されることも可能である。この場合、リファレンスビット線Ｂｒは、Ｉ−Ｖ変換器１０に接続され、ビット線Ｂ１〜Ｂｎは、それぞれ、Ｉ−Ｖ変換器１２１〜１２ｎに接続される。Ｉ−Ｖ変換器１０は、リファレンスビット線Ｂｒからそれぞれに流れ込む電流が、所定の基準電流よりも大きいとき、バッファ１４に”１”を出力し、リファレンスビット線Ｂｒからそれぞれに流れ込む電流が、所定の基準電流よりも小さいとき、バッファ１４に”０”を出力する。同様に、Ｉ−Ｖ変換器１２１〜１２ｎは、それぞれ、ビット線Ｂ１〜Ｂｎからそれぞれに流れ込む電流が所定の基準電流よりも大きいとき、ＥＸ−ＮＯＲ回路１５１〜１５ｎに”１”を出力し、ビット線Ｂ１〜Ｂｎからそれぞれに流れ込む電流が、所定の基準電流よりも小さいとき、ＥＸ−ＮＯＲ回路１５１〜１５ｎに”０”を出力する。この場合でも、本実施の形態の半導体記憶装置は、上述の動作と同一の動作を行う。
【００８０】
また、センスアンプ５の構成は、図５に示されているように、Ｉ−Ｖ変換器１０、１１１’〜１１ｎ’、１２１’〜１２ｎ’、及び１３’並びにバッファ１４’、比較器１５１’〜１５ｎ’を含む構成に変更されることが可能である。
【００８１】
Ｉ−Ｖ変換器１０、１１１’〜１１ｎ’、１２１’〜１２ｎ’、及び１３’は、それぞれに流れ込む電流に応じた電圧を出力する。より詳細には、Ｉ−Ｖ変換器１０とＩ−Ｖ変換器１１１とは、リファレンスセルＢｒから、それぞれに流れ込む電流に応じた電圧を出力する。動揺に、Ｉ−Ｖ変換器１２ｋ、１１ｋ＋１（ｋは、１以上ｎ−１以下の整数）は、ビット線Ｂｊからそれぞれに流れ込む電流に応じた電圧を出力し、Ｉ−Ｖ変換器１２ｎ、１３は、ビット線Ｂｎからそれぞれに流れ込む電流に応じた電圧を出力する。Ｉ−Ｖ変換器１０、１１１’〜１１ｎ’、１２１’〜１２ｎ’、及び１３’が出力する電圧は、それぞれに流れ込む電流が大きいほど、高くなる。
【００８２】
バッファ１４’は、Ｉ−Ｖ変換器１０に接続され、Ｉ−Ｖ変換器１０が出力する電圧が、所定の基準電圧よりも高い場合に”１”を出力し、低い場合には、”０”を出力する。バッファ１４’により出力された値は、リファレンスビットＱＲＥＦとして第１レジスタ６に保存される。
【００８３】
比較器１５１’〜１５ｎ’のうちの比較器１５１’は、Ｉ−Ｖ変換器１１１’とＩ−Ｖ変換器１２１’とがそれぞれ出力する電圧に基づいて、リファレンスセルＲｉに予め記憶されているデータとメモリセルＣｉ１に記憶されているデータとの異同を判断する。比較器１５１’は、リファレンスセルＲｉに予め記憶されているデータとメモリセルＣｉ１に記憶されているデータとが一致していると判断したとき、比較結果ビットＱ１を”１”にして第１レジスタ６に出力し、一致していないと判断したとき、比較結果ビットＱ１を”０”にして第１レジスタ６に出力する。
【００８４】
同様に、比較器１５１’〜１５ｎ’のうちの比較器１５ｊ’（ｊは、２以上ｎ以下の整数）は、Ｉ−Ｖ変換器１１ｊ’とＩ−Ｖ変換器１２ｊ’とがそれぞれ出力する電圧に基づいて、メモリセルＣｉｊ−１とメモリセルＣｉｊとのそれぞれに記憶されているデータの異同を判断する。比較器１５ｊ’は、メモリセルＣｉｊ−１とメモリセルＣｉｊとのそれぞれに記憶されているデータが一致していると判断したとき、比較結果ビットＱ１を”１”にして第１レジスタ６に出力し、一致していないと判断したとき、比較結果ビットＱ１を”０”にして第１レジスタ６に出力する。
【００８５】
センスアンプ５がこのような構成を有する場合でも、本実施の形態の半導体記憶装置は、上述の動作と同様の動作を行う。リファレンス電流ＩＲＥＦとデータ電流Ｉｉ１とに基づいて、リファレンスセルＲｉに記憶されているデータと、メモリセルＣｉ１に記憶されているデータとの異同を示す比較結果ビットＱ１が生成され、リファレンスセルＲｉに記憶されているリファレンスデータＱＲＥＦと比較結果ビットＱ１とからメモリセルＣｉ１に記憶されているデータＤｉ１が同定される。同様に、データ電流Ｉｉｊ−１とデータ電流Ｉｉｊとに基づいて、メモリセルＣｉｊ−１に記憶されているデータとメモリセルＣｉｊに記憶されているデータとの異同を示す、比較結果ビットＱｊが生成され、メモリセルＣｉｊ−１に記憶されているデータＤｉｊ−１と、比較結果ビットＱｊとからメモリセルＣｉｊに記憶されているデータＤｉ１が同定される。
【００８６】
更に、本実施の形態の半導体記憶装置において、リファレンスセルＲ１〜Ｒｍに記憶されるデータが固定される場合には上述のバッファ１４、１４’は設けられる必要がない。リファレンスセルＲ１〜Ｒｍに”１”が記憶される場合には、リファレンスビットＱＲＥＦは、”１”に固定され、リファレンスセルＲ１〜Ｒｍに”０”が記憶される場合には、リファレンスビットＱＲＥＦは、”０”に固定される。
【００８７】
更に、上述されているように、本実施の形態の半導体記憶装置のリファレンスセルＲ１〜Ｒｍには、データ”１”が予め記憶されるが、リファレンスセルＲ１〜Ｒｍには、データ”１”と”０”とのうち任意に選択されたものが、予め記憶されることがされることも可能である。この場合、図６に示されているように、デコーダ７にＥＸ−ＮＯＲ回路２１が追加される。ＥＸ−ＮＯＲ回路２１には、リファレンスセルＲ１〜Ｒｍに記憶されているデータを示すＱＲＥＦと、比較結果ビットＱ１とが入力される。バッファ１７１は、ＥＸ−ＮＯＲ回路２１の出力が”１”であるとき活性化され、ＥＸ−ＮＯＲ回路２１の出力が”０”であるとき、バッファ１７１の出力をハイインピーダンス状態にする。インバータ１８１は、ＥＸ−ＮＯＲ回路２１の出力が”０”であるとき活性化され、ＥＸ−ＮＯＲ回路２１の出力が”１”であるとき、インバータ１８１の出力をハイインピーダンス状態にする。
【００８８】
また、本実施の形態の半導体記憶装置では、図１２に示された、ＴＭＲ効果を利用して電流によりデータが読み出されるメモリセルが使用されているが、その代わりに、電流により読み出しが行われる他のメモリセルが使用されることが可能である。例えば、ＥＥＰＲＯＭに使用されるメモリセルが使用されることが可能である。即ち、ＭＯＳトランジスタに浮遊ゲートが設けられ、その浮遊ゲートに蓄積された電荷に応じてソース−ドレイン間の電流が異なることを利用して読み出しが行われるメモリセルが、図１２に示された上述のメモリセルの代わりに使用されることが可能である。
【００８９】
（実施の第２形態）
図７は、本発明による半導体記憶装置の実施の第２形態を示す。実施の第２形態の半導体記憶装置は、メモリセルアレイ１’が使用されるＤＲＡＭである。実施の第１形態のメモリセルアレイ１では、メモリセルＣ１１〜Ｃｍｎとして、自発磁化の向きによりデータが記憶されるメモリセルが使用されるが、実施の第２形態のメモリセルアレイ１’では、メモリセルＣ１１〜Ｃｍｎとして、１トランジスタ−１キャパシタ型のＤＲＡＭメモリセルが使用される。同様に、リファレンスセルＲ１〜Ｒｍとして、メモリセルＣ１１〜Ｃｍｎと同一の構造を有する１トランジスタ−１キャパシタ型のリファレンスセルが使用される。１トランジスタ−１キャパシタ型のＤＲＡＭメモリセルの構造は、当業者にとって周知であり、その詳細は説明されない。
【００９０】
１トランジスタ−１キャパシタ型のメモリセルが使用されるメモリセルアレイ１’では、メモリセルに含まれるキャパシタがビット線Ｂ１〜Ｂｎに接続されたときのビット線Ｂ１〜Ｂｎの電位に基づいて、データの読み出しが行われる。これに伴って、実施の第２形態では、実施の第１形態におけるセンスアンプ５の代わりに、ビット線Ｂ１〜Ｂｎの電位を検知するセンスアンプ５’が使用される。
【００９１】
実施の第２形態の半導体記憶装置は、メモリセルアレイ１’とセンスアンプ５’以外の構成は、実施の第１形態と同一でありその詳細は説明されない。
【００９２】
図８は、センスアンプ５’の構成を示す。センスアンプ５’は、バッファ２２、比較器２３１〜２３ｎ及び比較器２４を含む。バッファ２２の入力は、リファレンスビット線Ｂｒに接続されている。バッファ２２は、リファレンスビット線Ｂｒの電位に基づいて、リファレンスビットＱＲＥＦを出力する。バッファ２２は、リファレンスビット線Ｂｒの電位が所定の基準電位よりも高いとき、リファレンスビットＱＲＥＦを”１”にして第１レジスタ６に出力し、リファレンスビット線Ｂｒの電位が基準電位よりも低いとき、リファレンスビットＱＲＥＦを”０”にして第１レジスタ６に出力する。
【００９３】
比較器２３１の第１入力には、リファレンスビットＢｒが接続され、第２入力にはビット線Ｂ１が接続される。ワード線Ｗｉが活性化されたとき、比較器２３１は、リファレンスセルＲｉに予め記憶されているデータとメモリセルＣｉ１に記憶されているデータとの異同を、リファレンスビット線Ｂｒの電位と、ビット線Ｂ１の電位とに基づいて判断し、比較結果ビットＱ１を出力する。比較器２３１は、リファレンスセルＲｉに予め記憶されているデータとメモリセルＣｉ１に記憶されているデータとが一致していると判断したとき、比較結果ビットＱ１を”１”にして第１レジスタ６に出力し、一致していないと判断したとき、比較結果ビットＱ１を”０”にして第１レジスタ６に出力する。
【００９４】
比較器２３２〜２３ｎについても同様に、ｊを２以上ｎ以下の整数として、比較器２３ｊの第１入力には、ビット線Ｂｊ−１が接続され、比較器２３ｊの第２入力には、ビット線Ｂｊが接続される。ワード線Ｗｉが活性化されたとき、比較器２３１は、メモリセルＣｉｊ−１に記憶されているデータとメモリセルＣｉｊに記憶されているデータとの異同を、ビット線Ｂｊ−１の電位とビット線Ｂｊの電位とに基づいて判断し、比較結果ビットＱｊを出力する。比較器２３ｊは、メモリセルＣｉｊ−１に記憶されているデータとメモリセルＣｉｊに記憶されているデータととが一致していると判断したとき、比較結果ビットＱｊを”１”にして第１レジスタ６に出力し、一致していないと判断したとき、比較結果ビットＱｊを”０”にして第１レジスタ６に出力する。
【００９５】
リファレンスビットＱＲＥＦと比較結果ビットＱ１〜Ｑｎとは、第１レジスタ６に出力され、更に保存される。第１レジスタ６に接続されているデコーダ７は、実施の第１形態と同様にして、第１レジスタ６に保存されているリファレンスビットＱＲＥＦと比較結果ビットＱ１〜Ｑｎとに基づいて、メモリセルＣｉ１〜Ｃｉｎに記憶されているデータＤ１〜Ｄｎを再生し、第２レジスタ８に出力する。第２レジスタ８は、データＤ１〜Ｄｎを保存し、外部に出力する。
【００９６】
続いて、実施の第２形態の半導体記憶装置の読み出し動作を説明する。以下の説明では、ワード線Ｗ１〜ワード線Ｗｍのうちのワード線Ｗｉに接続されたメモリセルＣｉ１〜Ｃｉｎからの読み出しが行われるものとする。
【００９７】
まず、リファレンスセルＲ１〜Ｒｍに、所定のデータが書き込まれる。以下の説明では、リファレンスセルＲ１〜Ｒｍに”１”が書き込まれるものとする。リファレンスセルＲ１〜Ｒｍに含まれるキャパシタには、データ”１”に対応する電荷が蓄積される。
【００９８】
更に、リファレンスビット線Ｂｒとビット線Ｂ１〜Ｂｎとが電源電位ＶＣＣの２分の１にプリチャージされる。
【００９９】
更に、ワード線Ｗｉがワード線デコーダ２により活性化され、メモリセルＣｉ１〜Ｃｉｎからのデータ読み出しが開始される。
【０１００】
リファレンスセルＲｉに隣接するメモリセルＣｉ１からの読み出しは、リファレンスセルＲｉを参照して行われる。ワード線Ｗｉが活性化されると、リファレンスセルＲｉとリファレンスビット線Ｂｉとの間で電荷の移動が行われ、リファレンスビット線Ｂｉは、リファレンスセルＲｉに記憶されているデータ”１”に対応する電位ＶＲＥＦになる。更に、メモリセルＣｉ１とビット線Ｂ１との間で電荷の移動が行われ、ビット線Ｂ１は、メモリセルＣｉ１に記憶されているデータに対応する電位Ｖ１になる。
【０１０１】
リファレンスビット線Ｂｉの電位ＶＲＥＦに基づいて、リファレンスセルＲｉに記憶されているデータの判別がバッファ２２により行われ、判別の結果に応じてリファレンスビットＱＲＥＦが設定される。既述のように、リファレンスセルＲｉには”１”が記憶されるから、リファレンスビットＱＲＥＦは、”１”に設定される。
【０１０２】
更に、リファレンスビット線Ｂｉの電位ＶＲＥＦとビット線Ｂ１の電位Ｖ１とに基づいて、リファレンスセルＲｉに記憶されているデータと、メモリセルＣｉ１に記憶されているデータとの異同が、センスアンプ５’の比較器２３１により判定される。リファレンスセルＲｉに記憶されているデータと、メモリセルＣｉ１に記憶されているデータとが一致するとき、比較結果ビットＱ１は”１”に設定される。リファレンスセルＲ１に記憶されているデータと、メモリセルＣｉ１に記憶されているデータとが一致しないとき、比較結果ビットＱ１は”０”に設定される。比較結果ビットＱ１は、第１レジスタ６に出力される。
【０１０３】
更に、リファレンスビットＱＲＥＦと比較結果ビットＱ１とからメモリセルＣｉ１に記憶されているデータＤ１が、デコーダ７に含まれるデータ再生器１６１によって再生され、第２レジスタ８に出力される。
【０１０４】
メモリセルＣｉ１に隣接するメモリセルＣｉ２からの読み出しは、メモリセルＣｉ１を参照して行われる。
【０１０５】
既述の通り、ワード線Ｗｉが活性化されると、メモリセルＣｉ１とビット線Ｂ１との間で電荷の移動が行われ、ビット線Ｂ１は、メモリセルＣｉ１に記憶されているデータに対応する電位Ｖ１になる。このとき更にメモリセルＣｉ２とビット線Ｂ２との間で電荷の移動が行われ、ビット線Ｂ２は、メモリセルＣｉ２に記憶されているデータに対応する電位Ｖ２になる。
【０１０６】
ビット線Ｂ１の電位Ｖ１と、ビット線Ｂ２の電位Ｖ２とに基づいて、メモリセルＣｉ１に記憶されているデータとメモリセルＣｉ２に記憶されているデータとの異同が、比較器２３２により判定される。メモリセルＣｉ１に記憶されているデータと、メモリセルＣｉ２に記憶されているデータとが一致するとき、比較結果ビットＱ２は”１”に設定される。メモリセルＣｉ１に記憶されているデータとメモリセルＣｉ２に記憶されているデータとが一致しないとき、比較結果ビットＱ２は”０”に設定される。比較結果ビットＱ２は、第１レジスタ６に出力される。
【０１０７】
更に、データ再生器１６１によって再生された、メモリセルＣｉ１に記憶されているデータＤ１と比較結果ビットＱ２とから、デコーダ７に含まれるデータ再生器１６２によってメモリセルＣｉ２に記憶されているデータＤ２が再生され、第２レジスタ８に出力される。
【０１０８】
以下、同様に、メモリセルＣｉｊ−１を参照して、メモリセルＣｉｊが読み出され、メモリセルＣｉ１〜Ｃｉｎに記憶されているデータＤ１〜Ｄｎは、順次に読み出されて第２レジスタ８に保存される。第２レジスタ８に保存されたデータＤ１〜Ｄｎは、外部に出力される。
【０１０９】
本実施の形態では、メモリセルアレイ１のうち、データが記憶される部分の際外周に位置するメモリセルＣｉ１は、リファレンスセルＲｉを参照して読み出される。更に、メモリセルＣｉ２は、それに隣接するメモリセルＣｉ１を参照して読み出される。以下同様に、メモリセルＣｉｊは、それに隣接するメモリセルＣｉｊ−１を参照して読み出される。このような動作により、実施の第１形態と同様に、メモリセルの特性バラツキの影響が抑制され、データ判別の安定性が向上されている。
【０１１０】
なお、本実施の形態の半導体記憶装置では、１トランジスタ−１キャパシタ型のＤＲＡＭメモリセルが使用されているが、その代わりに、電圧により読み出しが行われる他のメモリセルが使用されることが可能である。例えば、強誘電体キャパシタが使用された、１トランジスタ−１キャパシタ型のＦＲＡＭメモリセルが使用されることが可能である。
【０１１１】
（実施の第３形態）
実施の第１形態では、ワード線Ｗ１〜ＷｍのそれぞれにリファレンスセルＲ１〜Ｒｍが形成されているのに対し、実施の第３形態では、メモリセルアレイ１に対して一のリファレンスセルＲｅｆが形成されている。一のリファレンスセルＲｅｆが形成されたメモリセルアレイ１は、以下、メモリセルアレイ１”と記載される。他の構成は、実施の第１形態と同一である。
【０１１２】
図１０は、メモリセルアレイ１”を示す。メモリセルアレイ１”には、実施の第１形態のメモリセルアレイ１と同様に、ワード線Ｗ１〜Ｗｍとビット線Ｂ１〜Ｂｎとが延設され、メモリセルＣｉｊが、ワード線Ｗｉとビット線Ｂｊとが交差する位置に設けられる。メモリセルＣｉｊの構造は、従来の技術の記載において図１２を参照して説明されたとおりである。
【０１１３】
メモリセルアレイ１”には、更に、リファレンスワード線Ｗｒとリファレンスビット線Ｂｒとが延設され、リファレンスワード線Ｗｒとリファレンスビット線Ｂｒとが交差する位置には、リファレンスセルＲｅｆが設けられる。リファレンスセルＲｅｆは、リファレンスワード線Ｗｒとリファレンスビット線Ｂｒとに接続されている。リファレンスセルＲｅｆは、メモリセルＣｉｊと同一の構造を有する。
【０１１４】
続いて、本実施の形態の半導体記憶装置の読み出し動作を説明する。以下の説明において、リファレンスセルＲｅｆには、データ”１”が書き込まれているものとする。
【０１１５】
ワード線Ｗ１〜Ｗｍのうち、行アドレスＸにより指定されたワード線Ｗｉがワード線デコーダ２により活性化される。ワード線Ｗｉに接続されているメモリセルＣｉ１〜Ｃｉｎに対して読み出しが行われる。更に、リファレンスワード線Ｗｒがワード線デコーダ２により活性化される。リファレンスワード線Ｗｒは、ワード線Ｗ１〜Ｗｍのうちのいずれが選択されても、常に活性化され、メモリセルの最外周に位置するメモリセルＣ１１〜Ｃｍ１のいずれについて読み出しが行われる場合でも、常にリファレンスセルＲｅｆが参照される。
【０１１６】
まず、リファレンスセルＲｅｆを参照して、ワード線Ｗｉに接続されているメモリセルＣｉ１からの読み出しが行われる。
【０１１７】
より詳細には、リファレンスセルＲｅｆに接続されているリファレンスビット線ＢｒとメモリセルＣｉ１に接続されているビット線Ｂ１とが、ビット線デコーダ３とビット線セレクタ４とにより活性化され、ワード線Ｗｉとリファレンスビット線Ｂｒとの間、及び、ワード線Ｗｉとビット線Ｂ１との間に、所定の電位差が印加される。電位差の印加により、リファレンスセルＲ１に記憶されているデータ（即ち、データ”１”）に対応するリファレンス電流ＩＲＥＦが、リファレンスセルＲｅｆからリファレンスビット線Ｂｒに流れ込み、更に、メモリセルＣｉ１に記憶されているデータに対応するデータ電流Ｉｉ１が、メモリセルＣｉ１からビット線Ｂ１に流れ込む。
【０１１８】
リファレンス電流ＩＲＥＦからリファレンスセルＲｅｆに記憶されているデータがセンスアンプ５に含まれるＩ−Ｖ変換器１０及びバッファ１４により判別され、判別されたデータを示すリファレンスビットＱＲＥＦが出力される。既述のように、リファレンスセルＲｅｆには、データ”１”が保存されるから、リファレンスビットＱＲＥＦとして”１”が出力される。
【０１１９】
更に、リファレンス電流ＩＲＥＦとデータ電流Ｉｉ１とに基づいて、リファレンスセルＲｅｆに記憶されているデータと、メモリセルＣｉ１に記憶されているデータとの異同が、センスアンプ５により判定される。リファレンスセルＲｅｆに記憶されているデータと、メモリセルＣｉ１に記憶されているデータとが一致するとき、比較結果ビットＱ１は”１”に設定される。リファレンスセルＲｅｆに記憶されているデータと、メモリセルＣｉ１に記憶されているデータとが一致しないとき、比較結果ビットＱ１は”０”に設定される。比較結果ビットＱ１は、第１レジスタ６に出力される。
【０１２０】
更に、リファレンスビットＱＲＥＦと比較結果ビットＱ１とから、デコーダ７によってメモリセルＣｉ１に記憶されているデータＤ１が再生され、第２レジスタ８に出力される。
【０１２１】
更に、メモリセルＣｉ１を参照して、メモリセルＣｉ１に隣接するメモリセルＣｉ２からの読み出しが行われる。
【０１２２】
より詳細には、メモリセルＣｉ１に接続されているビット線Ｂ１とメモリセルＣｉ２に接続されているビット線Ｂ２とが活性化され、ワード線Ｗｉとビット線Ｂ１との間、及び、ワード線Ｗｉとビット線Ｂ２との間に、所定の電位差が印加される。電位差の印加により、メモリセルＣｉ１に記憶されているデータに対応するデータ電流Ｉｉ１が、メモリセルＣｉ１からビット線Ｂ１に流れ込み、更に、メモリセルＣｉ２に記憶されているデータに対応するデータ電流Ｉｉ２が、メモリセルＣｉ２からビット線Ｂ２に流れ込む。
【０１２３】
データ電流Ｉｉ１とデータ電流Ｉｉ２とに基づいて、メモリセルＣｉ１に記憶されているデータとメモリセルＣｉ２に記憶されているデータとの異同が判定される。メモリセルＣｉ１に記憶されているデータと、メモリセルＣｉ２に記憶されているデータとが一致するとき、比較結果ビットＱ２は”１”に設定される。メモリセルＣｉ１に記憶されているデータとメモリセルＣｉ２に記憶されているデータとが一致しないとき、比較結果ビットＱ２は”０”に設定される。図３に示されている例のように、メモリセルＣｉ１に記憶されているデータが”０”であり、メモリセルＣｉ２に記憶されているデータが”１”であるときには、メモリセルＣｉ２に記憶されているデータはメモリセルＣｉ１に記憶されているデータと異なるため、比較結果ビットＱ２は”０”に設定される。比較結果ビットＱ２は、第１レジスタ６に出力される。
【０１２４】
更に、メモリセルＣｉ１に記憶されているデータＤ１と比較結果ビットＱ２とから、デコーダ７によってメモリセルＣｉ２に記憶されているデータＤ２が再生され、第２レジスタ８に出力される。
【０１２５】
以下、同様に、メモリセルＣｉｊ−１を参照してメモリセルＣｉｊが読み出され、メモリセルＣｉ１〜Ｃｉｎに記憶されているデータＤ１〜Ｄｎは、順次に読み出されて第２レジスタ８に保存される。第２レジスタ８に保存されたデータＤ１〜Ｄｎは、外部に出力される。
【０１２６】
実施の第３形態では、実施の第１及び第２形態と同様に、２以上ｎ以下であるｊについてのメモリセルＣｉｊの読み出しは、メモリセルＣｉｊ−１を参照して行われる。これにより、読み出しが行われるメモリセルと、参照されるセルとの距離が小さくされ、製造上のバラツキの影響が抑制されている。
【０１２７】
また、実施の第３形態では、実施の第１形態と異なり、メモリセルアレイ１”には、一のリファレンスセルＲｅｆしか含まれず、メモリセルアレイ１”の面積を縮小する上で有利である。但し、リファレンスセルＲｅｆと、リファレンスセルＲｅｆを参照してデータの読み出しが行われるメモリセルＣ１１〜Ｃ１ｎとの距離が大きくなり、実施の第１形態と比較すると、製造上のバラツキの影響を受けやすい。
【０１２８】
なお、実施の第３形態では、図１２に示された、ＴＭＲ効果を利用して電流によりデータが読み出されるメモリセルが使用されているが、その代わりに、電流により読み出しが行われる他のメモリセルが使用されることが可能である。例えば、ＥＥＰＲＯＭに使用されるメモリセルが使用されることが可能である。即ち、ＭＯＳトランジスタに浮遊ゲートが設けられ、その浮遊ゲートに蓄積された電荷に応じてソース−ドレイン間の電流が異なることを利用して読み出しが行われるメモリセルが、図１２に示された上述のメモリセルの代わりに使用されることが可能である。
【０１２９】
また、メモリセルＣ１１〜Ｃｍｎとして、１トランジスタ−１キャパシタ型のＤＲＡＭメモリセルが使用され、リファレンスセルＲｅｆとして、メモリセルＣ１１〜Ｃｍｎと同一の構造を有する１トランジスタ−１キャパシタ型のリファレンスセルが使用されることが可能である。更に、電圧により読み出しが行われる他のメモリセル、例えば、強誘電体キャパシタが使用された、１トランジスタ−１キャパシタ型のＦＲＡＭメモリセルと、そのＦＲＡＭメモリセルと同一の構造を有するリファレンスセルとが使用されることも可能である。これらの場合、センスアンプ５の代わりに、実施の第２形態で説明されたセンスアンプ５’が使用される。
【０１３０】
【発明の効果】
本発明により、メモリセルの特性バラツキの影響を抑制し、安定的なデータ判別を可能にする半導体記憶装置が提供される。
【０１３１】
また、本発明により、メモリセルの特性バラツキの影響を抑制して安定的なデータ判別を可能にし、且つ、その面積が小さい半導体記憶装置が提供される。
【図面の簡単な説明】
【図１】図１は、本発明による半導体記憶装置の実施の第１形態を示す。
【図２】図２は、メモリセルアレイ１を示す。
【図３】図３は、センスアンプ５、第１レジスタ６、デコーダ７、及び第２レジスタ８の詳細図である。
【図４】図４は、センスアンプ５の変形例を示す。
【図５】図５は、センスアンプ５の他の変形例を示す。
【図６】図６は、デコーダ７の変形例を示す。
【図７】図７は、本発明による半導体記憶装置の実施の第２形態を示す。
【図８】図８は、センスアンプ５’を示す。
【図９】図９は、本発明による半導体記憶装置の実施の第３形態を示す。
【図１０】図１０は、メモリセルアレイ１”を示す。
【図１１】図１１は、公知のＭＲＡＭのメモリセルアレイ１０１を示す。
【図１２】図１２は、メモリセルＣｉｊを示す。
【図１３】図１３は、メモリセルＣｉｊの動作を説明する図である。
【符号の説明】
１、１’、１”：メモリセルアレイ
２：ワード線デコーダ
３：ビット線デコーダ
４：ビット線セレクタ
５：センスアンプ
６：第１レジスタ
７：デコーダ
８：第２レジスタ
１０：Ｉ−Ｖ変換器
１１１〜１１ｎ：Ｉ−Ｖ変換器
１２１〜１２ｎ：Ｉ−Ｖ変換器
１３：Ｉ−Ｖ変換器
１４：バッファ
１５１〜１５ｎ：ｅｘｃｌｕｓｉｖｅ  ＮＯＲ（ＥＸ−ＮＯＲ）回路
１６１〜１６ｎ：データ再生器
１７１〜１７ｎ：バッファ
１８１〜１８ｎ、１９１〜１９ｎ：インバータ
２０１〜２０ｎ：出力ノード
２１：ＥＸ−ＮＯＲ回路
２２：バッファ
２３１〜２３ｎ、２４：比較器
Ｂ１〜Ｂｎ：ビット線
Ｗ１〜Ｗｍ：ワード線
Ｃ１１〜Ｃｍｎ：メモリセル
Ｂｒ：リファレンスビット線
Ｗｒ：リファレンスワード線
Ｒ１〜Ｒｍ、Ｒｅｆ：リファレンスセル
【図１】
0003853199.tif 000002
【図２】
0003853199.tif 000003
【図３】
0003853199.tif 000004
【図４】
0003853199.tif 000005
【図５】
0003853199.tif 000006
【図６】
0003853199.tif 000007
【図７】
0003853199.tif 000008
【図８】
0003853199.tif 000009
【図９】
0003853199.tif 000010
【図１０】
0003853199.tif 000011
【図１１】
0003853199.tif 000012
【図１２】
0003853199.tif 000013
【図１３】
0003853199.tif 000014