(57)【特許請求の範囲】
【請求項１】
第１及び第２の容量素子からなる電荷蓄積手段と、
所定の第１及び第２の定電圧電源からなる電源手段と、
所定の電圧振幅を有する入力信号に基づいて、前記第１及び第２の容量素子相互、及び、前記第１及び第２の容量素子と前記第１及び第２の電源との接続状態を切り替え設定する接続状態設定手段と、を備え、
前記接続状態設定手段は、
前記入力信号の第１のタイミングにおいて、前記第１の容量素子に前記第１の定電圧電源より第１の電荷量を蓄積するとともに、前記第２の容量素子に蓄積された電荷量に基づく電位を出力電圧として出力するように前記接続状態を設定し、
前記入力信号の第２のタイミングにおいて、前記第２の定電圧電源より前記第２の容量素子に第２の電荷量を供給するとともに、前記入力信号の第１のタイミングにおいて前記第１の容量素子に蓄積された前記第１の電荷量を、前記第２の容量素子に移動させるために、前記第１の容量素子を前記第２の容量素子に直列に接続させるように前記接続状態を設定して、前記第２の容量素子に前記入力信号の第１のタイミングにおいて前記第１の容量素子に蓄積された前記第１の電荷量と前記第２の電荷量を合わせた電荷量を蓄積し、
前記第１のタイミング及び第２のタイミングにおける前記接続状態を、所定の周期で繰り返すことを特徴とする電源回路。
【請求項２】
前記出力電圧は、前記第２の容量素子に蓄積された、前記第１の電荷量と前記第２の電荷量を合わせた電荷量に基づく電圧であることを特徴とする請求項１記載の電源回路。
【請求項３】
前記接続状態設定手段は、前記第１及び第２の容量素子相互、及び、前記第１及び第２の容量素子と前記第１及び第２の定電圧電源との接続状態を切り替える複数のスイッチング素子と、該複数のスイッチング素子を個別に動作制御するための駆動電圧を生成する駆動電圧生成手段と、を備え、
前記駆動電圧生成手段は、前記入力信号の電圧振幅に基づいて、前記第１のタイミング及び第２のタイミングで、前記駆動電圧を生成して、前記複数のスイッチング素子に印加することを特徴とする請求項１又は２のいずれかに記載の電源回路。
【請求項４】
前記複数のスイッチング素子、及び、前記駆動電圧生成手段は、電界効果型のトランジスタにより構成されていることを特徴とする請求項３記載の電源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源回路に関し、特に、入力電圧に応じて容量素子への充放電を制御して、所定の電圧レベルを生成、出力するチャージポンプ回路を備えた電源回路に関する。
【０００２】
【従来の技術】
一般に、液晶表示装置を始め、駆動電圧として複数の異なる電圧レベルを必要とする電子回路においては、入力電圧に基づいて新たな電圧レベルを有する出力電圧を発生する電源回路を用いることにより、入力電圧の電源種及び電源数を少なくすることが行われている。このような電源回路としては、入力電圧に基づいて容量素子への充放電動作を制御し、該容量素子に蓄積された電荷量に応じた電圧レベルを出力電圧として出力する、いわゆる、チャージポンプ型の電源回路が知られている。
【０００３】
以下に、従来のチャージポンプ型の電源回路の一例について、図面を参照して説明する。
図３に示すように、従来のチャージポンプ型の電源回路は、大別して、チャージポンプ駆動用クロック信号（以下、クロックパルスと記す）ＣＰが印加される入力端子Ｎinと、入力端子Ｎinに接続されたインバータ素子群ＩＮＶ１〜ＩＮＶ３と、外部電源により供給される高電位側の電圧レベルＶＤＤと出力端子Ｎoutとの間に直列に接続され、インバータ素子群ＩＮＶ１〜ＩＮＶ３からの出力電圧に基づいて、ＯＮ／ＯＦＦ制御されるトランジスタ群Ｔｒ１１〜Ｔｒ１５と、トランジスタＴｒ１１及びＴｒ１２の接点Ｎ１１（端子ＮＡ）とトランジスタＴｒ１４及びＴｒ１５の接点Ｎ１４（端子ＮＢ）との間に接続されたコンデンサＣ１１と、入力端子ＮinとトランジスタＴｒ１２及びＴｒ１３の接点Ｎ１２（端子ＮＣ）との間に接続されたコンデンサＣ１２と、を有して構成されている。
【０００４】
トランジスタＴｒ１１は、ＰＭＯＳトランジスタにより構成され、トランジスタＴｒ１２〜Ｔｒ１５は、ＮＭＯＳトランジスタにより構成されている。そして、トランジスタＴｒ１１、Ｔｒ１２、Ｔｒ１５のゲートには、インバータ素子ＩＮＶ３の出力電位が印加され、トランジスタＴｒ１３、Ｔｒ１４のゲートには、インバータ素子ＩＮＶ２の出力電位が印加されている。ここで、インバータ素子ＩＮＶ１は電源電圧ＶＤＤ−ＶＳＳに基づいてインバータ動作を行うとともに、インバータ素子ＩＮＶ２、INV３は電源電圧ＶＤＤ−ＶＥＥに基づいてインバータ動作を行うように構成され、入力端子Ｎinに印加されるクロックパルスＣＰにより、後段のトランジスタ群Ｔr11〜Ｔr１５をアナログスイッチとして駆動するように、電圧レベルがＶＣＣ−ＶＳＳからＶＤＤ−ＶＥＥに順次シフトされる。
【０００５】
また、トランジスタＴｒ１３とＴｒ１４の接点Ｎ１３には、直接、低電位側の電圧レベルＶＳＳが印加されている。さらに、出力端子Ｎoutには他端側が低電位側の電圧レベルＶＳＳに接続されたコンデンサＣ１３が接続されるとともに、図示を省略した所定の負荷が接続されている。したがって、コンデンサＣ１３は、出力端子Ｎoutに接続された負荷に寄生する容量であっても良い。
このような構成において、入力端子Ｎinに、低電位側の電圧レベルがＶＳＳ（ここでは、接地電位ＧＮＤ）であり、高電位側の電圧レベルがＶＣＣ（すなわち、電圧振幅ＶＣＣ−ＶＳＳ）を有するクロックパルスＣＰが印加されることにより、出力端子Ｎoutから電圧レベルＶＥＥ＝−（ＶＤＤ＋ＶＣＣ）を有する出力電圧が出力される。
【０００６】
具体的には、クロックパルスＣＰがハイレベル（電圧レベルＶＣＣ）の状態では、図３に示したインバータ素子ＩＮＶ２の出力はハイレベル（ＶＤＤ）、ＩＮＶ３の出力はローレベル（ＶＥＥ）となり、トランジスタＴｒ１１、Ｔｒ１３、Ｔｒ１４がオン状態となるので、図４（ａ）の接続状態の等価回路（トランジスタ群及びコンデンサの接続状態と電圧レベルとの関係）に示すように、コンデンサＣ１１の両端に電圧レベルＶＤＤと電圧レベルＶＳＳが印加され、コンデンサＣ１２の両端に電圧レベルＶＣＣと電圧レベルＶＳＳが印加された状態となる。また、電圧レベルＶＳＳが一端側に印加されたコンデンサＣ１３は、他のコンデンサＣ１１、Ｃ１２とは独立して（切り離されて）出力端子Ｎout（電圧レベルＶＥＥ）に接続される。
これにより、クロックパルスＣＰがハイレベルのとき、コンデンサＣ１が電圧レベルＶＤＤとＶＳＳとにより充電され、また、コンデンサＣ２が電圧レベルＶＣＣとＶＳＳとにより充電される。
【０００７】
一方、クロックパルスＣＰがローレベル（電圧レベルＶＳＳ）の状態では、図３に示したインバータ素子ＩＮＶ２の出力はローレベル（ＶＥＥ）、ＩＮＶ３の出力はハイレベル（ＶＤＤ）となり、トランジスタＴｒ１２、Ｔｒ１５がオン状態となるので、図４（ｂ）の接続状態の等価回路（トランジスタ群及びコンデンサの接続状態と電圧レベルとの関係）に示すように、コンデンサＣ１１、Ｃ１２が直列接続されて、一端側に電圧レベルＶＳＳが印加されるとともに、他端側が出力端子Ｎout（電圧レベルＶＥＥ）に接続される。また、電圧レベルＶＳＳが一端側に印加されたコンデンサＣ１３は、出力端子Ｎout（電圧レベルＶＥＥ）を介して、他のコンデンサＣ１１、Ｃ１２と並列に接続される。
【０００８】
これにより、クロックパルスＣＰがローレベルのとき、コンデンサＣ１とＣ２に充電された電圧レベルが加算され（ＶＤＤ＋ＶＣＣ）、また、出力端子Ｎoutに対して極性が反転するように接続されるので、−（ＶＤＤ＋ＶＣＣ）の電圧レベルが生成され、この電圧レベルがコンデンサＣ１３に充電されて出力電圧ＶＥＥとして供給される。
したがって、従来のチャージポンプ型の電源回路においては、所定の電圧振幅を有するクロックパルスによりハイレベル、ローレベルを周期的に繰り返すことにより、コンデンサに蓄積された電荷（充電された電圧レベル）が足し合わされて出力電圧ＶＥＥとして出力される。
【０００９】
【発明が解決しようとする課題】
上述したように、上述した従来の電源回路においては、個別に充電されたコンデンサＣ１、Ｃ２を直列接続することにより出力電圧ＶＥＥを生成する構成を有していたため、出力電圧ＶＥＥの生成時における容量が、コンデンサＣ１、Ｃ２の合成容量（逆数の和）となって、コンデンサＣ１又はＣ２単体の容量に比較して、小さな値となっていた。そのため、出力端子Ｎoutに接続される負荷が断続的に変動した場合や、大きな負荷が一時的に加わった場合、出力電位ＶＥＥの電位変動が大きくなり（負荷変動に対する耐性が低くなる）、良好な電圧レベルの供給を行うことができなくなるという問題を有していた。
【００１０】
そこで、本発明は、上述した問題を解決して、出力端子に接続される負荷が変動した場合等であっても、電位変動を抑制して、安定した出力電圧を供給することができる電源回路を提供することを目的とする。
【００１１】
【課題を解決するための手段】
請求項１記載の電源回路は、第１及び第２の容量素子からなる電荷蓄積手段と、
所定の第１及び第２の定電圧電源からなる電源手段と、所定の電圧振幅を有する入力信号に基づいて、前記第１及び第２の容量素子相互、及び、前記第１及び第２の容量素子と前記第１及び第２の電源との接続状態を切り替え設定する接続状態設定手段と、を備え、前記接続状態設定手段は、前記入力信号の第１のタイミングにおいて、前記第１の容量素子に前記第１の定電圧電源より第１の電荷量を蓄積するとともに、前記第２の容量素子に蓄積された電荷量に基づく電位を出力電圧として出力するように前記接続状態を設定し、前記入力信号の第２のタイミングにおいて、前記第２の定電圧電源より前記第２の容量素子に第２の電荷量を供給するとともに、前記入力信号の第１のタイミングにおいて前記第１の容量素子に蓄積された前記第１の電荷量を、前記第２の容量素子に移動させるために、前記第１の容量素子を前記第２の容量素子に直列に接続させるように前記接続状態を設定して、前記第２の容量素子に前記入力信号の第１のタイミングにおいて前記第１の容量素子に蓄積された前記第１の電荷量と前記第２の電荷量を合わせた電荷量を蓄積し、前記第１のタイミング及び第２のタイミングにおける前記接続状態を、所定の周期で繰り返すことを特徴としている。
【００１２】
請求項２記載の電源回路は、請求項１記載の電源回路において、前記出力電圧は、前記第２の容量素子に蓄積された、前記第１の電荷量と前記第２の電荷量を合わせた電荷量に基づく電圧であることを特徴としている。
請求項３記載の電源回路は、請求項１又は２のいずれかに記載の電源回路において、前記接続状態設定手段は、前記第１及び第２の容量素子相互、及び、前記第１及び第２の容量素子と前記第１及び第２の定電圧電源との接続状態を切り替える複数のスイッチング素子と、該複数のスイッチング素子を個別に動作制御するための駆動電圧を生成する駆動電圧生成手段と、を備え、前記駆動電圧生成手段は、前記入力信号の電圧振幅に基づいて、前記第１のタイミング及び第２のタイミングで、前記駆動電圧を生成して、前記複数のスイッチング素子に印加することを特徴としている。
【００１３】
請求項４記載の電源回路は、請求項３記載の電源回路において、前記複数のスイッチング素子、及び、前記駆動電圧生成手段は、電界効果型のトランジスタにより構成されていることを特徴としている。
【００１４】
【発明の実施の形態】
以下、本発明に係る電源回路の実施の形態について、図面を参照しながら説明する。
図１は、本発明に係る電源回路の一実施形態を示す概略構成図である。ここで、従来技術と同等の構成については、同一の符号を付して説明する。
図１に示すように、本実施形態に係る電源回路は、大別して、電源回路駆動用のクロックパルス（入力信号）ＣＰが印加される入力端子Ｎinと、入力端子Ｎinに接続された３段のインバータ素子群ＩＮＶ１〜ＩＮＶ３と、外部電源により供給される高電位側の電圧レベルＶＤＤと出力端子Ｎoutとの間に直列に接続され、インバータ素子群ＩＮＶ１〜ＩＮＶ３からの出力電圧に基づいて、ＯＮ／ＯＦＦ制御されるトランジスタ群Ｔｒ１〜Ｔｒ３と、インバータ素子ＩＮＶ１の出力（端子Ｎａ）とトランジスタＴｒ１及びＴｒ２の接点Ｎ１（端子Ｎｂ）との間に接続されたコンデンサ（第１の容量素子）Ｃ１と、入力端子ＮinとトランジスタＴｒ２及びＴｒ３の接点Ｎ２（端子Ｎｃ）との間に接続されたコンデンサ（第２の容量素子）Ｃ２と、を有して構成されている。
【００１５】
トランジスタ群Ｔｒ１〜Ｔｒ３は、いずれもＮ型の電界効果型トランジスタ（ＮＭＯＳトランジスタ）により構成され、トランジスタＴｒ１、Ｔｒ３のゲートには、インバータ素子ＩＮＶ３の出力電位が印加され、トランジスタＴｒ２のゲートには、インバータ素子ＩＮＶ２の出力電位が印加されている。ここで、インバータ素子ＩＮＶ１は電源電圧ＶＤＤ−ＶＳＳにより駆動するとともに、インバータ素子ＩＮＶ２、INV３は電源電圧ＶＤＤ−ＶＥＥにより駆動するように構成され、入力端子Ｎinに印加されるクロックパルスＣＰにより、後段のトランジスタ群Ｔr１〜Ｔr３をアナログスイッチとして駆動するように、電圧レベルがＶＣＣ−ＶＳＳからＶＤＤ−ＶＳＳ、ＶＤＤ−ＶＥＥに順次シフトされる。
【００１６】
また、出力端子Ｎoutには他端側が低電位側の電圧レベルＶＳＳに接続されたコンデンサＣ３が接続されるとともに、図示を省略した所定の負荷が接続されている。したがって、コンデンサＣ３は、出力端子Ｎoutに接続された負荷に寄生する容量であっても良い。
ここで、コンデンサＣ１、Ｃ２は容量素子であって、電荷蓄積手段を構成する。また、トランジスタＴｒ１〜Ｔｒ３はスイッチング素子であり、インバータ素子群ＩＮＶ１〜ＩＮＶ３は駆動電圧生成手段であって、これらにより接続状態設定手段を構成している。
【００１７】
次に、上述したような構成を有する電源回路の動作について、図面を参照して説明する。
図２は、本実施形態に係る電源回路におけるトランジスタ群及びコンデンサの接続状態と電圧レベルとの関係を示す等価回路図である。
上述したような構成において、従来技術の構成と同様に、入力端子Ｎinに、電圧振幅ＶＣＣ−ＶＳＳを有するクロックパルスＣＰが印加されることにより、出力端子Ｎoutから電圧レベルＶＥＥ＝−（ＶＤＤ＋ＶＣＣ）を有する出力電圧が出力される。
【００１８】
具体的には、クロックパルスＣＰがローレベル（電圧レベルＶＳＳ）の状態（第１のタイミング）では、図１に示したインバータ素子ＩＮＶ１の出力はハイレベル（ＶＤＤ）、ＩＮＶ２の出力はローレベル（ＶＥＥ）、ＩＮＶ３の出力はハイレベル（ＶＤＤ）となり、トランジスタＴｒ１、Ｔｒ３がオン状態となるので、図２（ａ）の接続状態の等価回路に示すように、コンデンサＣ１の両端Ｎａ、Ｎｂに電圧レベルＶＤＤと電圧レベルＶＳＳが印加された状態となる。コンデンサＣ２の一端Ｎinには電圧レベルＶＳＳが印加され、他端Ｎｃが出力端子Ｎout（電圧レベルＶＥＥ）に接続された状態となる。また、電圧レベルＶＳＳが一端側に印加されたコンデンサＣ３は、出力端子Ｎout（電圧レベルＶＥＥ）に接続される。
これにより、クロックパルスＣＰがローレベルのとき、コンデンサＣ１が電圧レベルＶＤＤとＶＳＳとの電位差に基づいて充電されるとともに、出力端子Ｎoutに接続されたコンデンサＣ２により、コンデンサＣ３が充電される。以下に述べるように、クロックパルスＣＰがハイレベル（電圧レベルＶＣＣ）の期間を経た後にはコンデンサＣ２にＶＤＤ＋ＶＣＣの電荷が蓄積されることにより、コンデンサＣ３に出力電圧ＶＥＥが出力される。なお、初期の状態においては、コンデンサに充電される電圧は不明である。
【００１９】
一方、クロックパルスＣＰがハイレベル（電圧レベルＶＣＣ）の状態（第２のタイミング）では、インバータ素子ＩＮＶ１の出力はローレベル（ＶＳＳ）、ＩＮＶ２の出力はハイレベル（ＶＤＤ）、ＩＮＶ３の出力はローレベル（ＶＥＥ）となり、トランジスタＴｒ２のみがオン状態となるので、図２（ｂ）の接続状態の等価回路に示すように、コンデンサＣ１、Ｃ２が直列接続され、コンデンサＣ１において上記電圧レベルＶＤＤとＶＳＳの電位差に基づいて充電された電圧に応じて、コンデンサＣ２に対して、蓄積された電荷の移動が生じる。すなわち、コンデンサＣ２の一端側（低電位側；Ｎｃ）には、−ＶＤＤの電位が印加されることになる。加えて、このとき、コンデンサＣ２の他端側（高電位側；Ｎin）にはクロックパルスＣＰによりハイレベルの電圧レベルＶＣＣが印加されている。なお、電圧レベルＶＳＳが一端側に印加されたコンデンサＣ３は、他のコンデンサＣ１、Ｃ２とは切り離されて出力端子Ｎout（電圧レベルＶＥＥ）に接続される。
【００２０】
これにより、クロックパルスＣＰがハイレベルのとき、コンデンサＣ２には、電位差ＶＤＤ＋ＶＣＣが印加されることになり、この電位差に応じた電荷の蓄積が行われる。
そして、クロックパルスＣＰが、再び、ローレベルになると、上述したように、コンデンサＣ２の低電位側（端子Ｎｃ）が出力端子Ｎoutに接続されることになるので、クロックパルスＣＰにより周期的にハイレベル及びローレベルの電圧レベルを印加することにより、コンデンサＣ３にコンデンサＣ２から電荷が供給されて充電され、−（ＶＤＤ＋ＶＣＣ）の電圧レベルを有する出力電圧ＶＥＥが安定的に出力される。
【００２１】
したがって、本実施形態に係る電源回路によれば、上述した従来技術におけるチャージポンプ型の電源回路（図３、図４）の動作とは異なり、単独のコンデンサＣ２に蓄積された電荷に基づいて出力電圧が生成、出力されるので、容量値を大きくすることができ、時定数の影響を受けない程度に十分長い時間で充電を実行する場合、より多くの電荷をコンデンサＣ２からＣ３に供給することができる。したがって、出力端子Ｎoutに接続された負荷が断続的に変動した場合や、一時的に大きな負荷が加わった場合であっても、出力電位の変動を抑制して安定した電源を供給することができる。
【００２２】
また、本実施形態に係る電源回路においては、コンデンサＣ１〜Ｃ３の接続状態を切り替えるスイッチ素子として、ＮＭＯＳトランジスタを３個直列に接続した構成で、負荷変動に対する耐性が高い電源を構成することができるので、従来技術に比較して、回路構成をより簡素化して小型化することができるとともに、製造プロセスの簡略化を図ることができる。さらに、トランジスタ素子Ｔｒ１〜Ｔｒ３に駆動電圧を供給するインバータ素子群ＩＮＶ１〜ＩＮＶ３の構成をＣＭＯＳ構成とすることにより、トランジスタ素子Ｔｒ１〜Ｔｒ３を構成するＭＯＳトランジスタと同一の工程で製造することができ、一層の製造プロセスの簡略化及び電源回路の小型化を図ることができる。
【００２３】
なお、本実施形態においては、外部から供給される電圧（ＶＤＤ、ＶＣＣ）を加算し、極性反転して、負の出力電圧ＶＥＥ（＝−（ＶＤＤ＋ＶＣＣ））を生成する場合について説明したが、本発明は、これに限定されるものではなく、任意の電圧の組み合わせにより、所望の極性を有する出力電圧を生成することができるものであることはいうまでもない。
また、本実施形態において、コンデンサＣ１、Ｃ２はそれぞれ単一のコンデンサとしたが、それぞれが複数のコンデンサより構成されていてもよい。
更に、本実施形態においては、インバータ素子群及びトランジスタを備えた構成について、特に説明しなかったが、これらの接続状態切替手段を単一の基板上に集積回路（ＩＣ）として構成したものであってもよい。
【００２４】
【発明の効果】
請求項１の発明によれば、第１、第２の容量素子と、所定の第１及び第２の定電圧電源と、第１及び第２の容量素子相互の接続状態を切り替え設定する接続状態設定手段と、を備えたチャージポンプ型の電源回路において、入力信号の第１のタイミングで第１の容量素子に第１の電源より第１の電荷量を蓄積するとともに、第２の容量素子に蓄積された電荷量に基づく電位を出力電圧として出力し、また、入力信号の第２のタイミングで第２の電源より第２の容量素子に第２の電荷量を供給するとともに、第１の容量素子に蓄積された電荷を、第２の容量素子に移動させることにより第２の容量素子に第１の電荷量と第２の電荷量を合わせた電荷量を蓄積する一連の容量素子への電荷の蓄積、放出動作を、所定の周期で繰り返すように構成されているので、第２の容量素子単独で出力電位が生成されることになり、従来の直列接続による合成容量に比較して、容量値を大きくすることができる。したがって、出力電圧により駆動される負荷の変動が生じた場合や一時的に大きな負荷が加わった場合であっても、出力電位の変動を抑制して安定した電源を供給することができる。
【００２５】
請求項２記載の発明によれば、上記構成により生成、出力される出力電圧は、第２の容量素子に蓄積された、第１の電荷量と第２の電荷量を合わせた電荷量に基づく電圧であり、第１及び第２の定電圧電源により供給される電圧とは異なる電圧であるので、供給される電圧のみに基づいて所望の電圧を生成することができ、電源種や電源数を削減して、製品規模の小型化や製品コストの削減を図ることができる。
請求項３記載の発明によれば、上記接続状態設定手段は、第１及び第２の容量素子相互、及び、第１及び第２の容量素子と第１及び第２の定電圧電源との接続状態を切り替える複数のスイッチング素子と、該複数のスイッチング素子を個別に動作制御するための駆動電圧を生成する駆動電圧生成手段と、を備え、入力信号の電圧振幅に基づいてスイッチング素子を良好に駆動するための駆動電圧を生成することができるので、入力信号に適用される電圧振幅の設定自由度を大きくすることができる。
請求項４記載の発明によれば、上記スイッチング素子及び駆動電圧生成手段は、電界効果型のトランジスタにより構成されているので、電源回路の製造プロセスの簡略化、及び、回路規模の集積化による電源回路の小型化を図ることができる。
【図面の簡単な説明】
【図１】本発明に係る電源回路の一実施形態を示す概略構成図である。
【図２】本実施形態に係る電源回路におけるトランジスタ群及びコンデンサの接続状態と電圧レベルとの関係を示す等価回路図である。
【図３】従来技術における電源回路の一構成例を示す概略構成図である。
【図４】従来技術における電源回路のトランジスタ群及びコンデンサの接続状態と電圧レベルとの関係を示す等価回路図である。
【符号の説明】
Ｔｒ１〜Ｔｒ３      トランジスタ
ＩＮＶ１〜ＩＮＶ３  インバータ素子
Ｃ１、Ｃ２、Ｃ３    コンデンサ
ＣＰ      クロックパルス
ＶＥＥ    出力電圧
Ｎin      入力端子
Ｎout    出力端子
【図１】
0003743809.tif 000002
【図２】
0003743809.tif 000003
【図３】
0003743809.tif 000004
【図４】
0003743809.tif 000005