(57)【特許請求の範囲】
【請求項１】
誘電体基板表面に上部導体層と下部導体層とを有し、
前記上部導体層と前記下部導体層とを接続する導体により導波管側壁と誘導性窓とが形成された誘電体導波管構造を有するフィルタにおいて、
前記上部導体層、又は、前記下部導体層に形成された2個の結合スロットと、該スロットに挟まれた信号導体とから成る副次的なコプレーナ線路が、少なくとも1つの前記誘導性窓を跨って形成されており、
前記上部導体層、又は、前記下部導体層に形成された信号の入出力用の第2のコプレーナ線路から、前記導波管構造への変換構造と、前記副次的なコプレーナ線路が接続されることにより、前記副次的なコプレーナ線路と、前記第2のコプレーナ線路とが結合していること  を特徴とするフィルタ。
【請求項２】
前記コプレーナ線路を構成する信号導体の両側のグランド導体間が導体片によって接続されることを特徴とする請求項１記載のフィルタ。
【請求項３】
前記副次的な伝送線路を構成するコプレーナ線路の信号導体と、該信号導体の両側のグランド導体とが、フィルタ調整用の導体片によって接続されることを特徴とする請求項1に記載のフィルタ。
【請求項４】
前記コプレーナ線路の少なくとも片側が開放端であり、前記信号導体の開放端から離れて第1の導体片が形成され、前記第1の導体片と前記信号導体とがフィルタ調整用の第2の導体片によって接続されることを特徴とする請求項１記載のフィルタ。
【請求項５】
フリップチップ実装基板上に形成された導体片とバンプとにより、前記プレーナ線路を構成する導体間が接続されることを特徴とする請求項１から４のいずれかの請求項に記載のフィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波部品として用いられる誘電体導波管構造を有するフィルタに関する。
【０００２】
【従来の技術】
高周波で使用される従来型のフィルタには、小型であることが期待できる平面型フィルタとして、マイクロストリップやコプレーナ線路の1/4波長、或いは、1/2波長共振器を使用したフィルタがある。
また、低損失であることが期待できる導波管フィルタには、矩形導波管に比べて小型である誘電体導波管型フィルタがある。例えば、図11に示す特開平11-284409号公報に記載の誘電体導波管型フィルタでは、誘電体基板1の上下表面に導体層2a,2cを形成し、上部導体層2aと、下部導体層2cを、信号の伝搬方向の間隔lpが管内波長の1/2以下となるように形成したビアホール列3aで接続することで導波管を構成している。更に、構成された導波管内に誘導性窓を構成するビアホール3bを、管内波長の1/2以下の間隔(l1,l2,l3,l4)で形成することでフィルタを実現している。
【０００３】
【発明が解決しようとする課題】
しかしながら、平面型フィルタは、電磁波が狭い領域に集中するため、導体損や誘電体損によって損失が大きくなる、また、電磁波が平面型フィルタを構成する誘電体基板の外にも拡がるため、パッケージに実装した際に、パッケージの影響を受けフィルタ特性が変化するという問題があった。
また、特開平11-284409号公報に記載の誘電体導波管型フィルタでは、急峻な帯域外抑圧特性を持つフィルタを実現しようとすると、段数が増え、サイズが大きくなる、また、その結果、製造精度によって、設計した特性を得ることが難しくなるという問題があった。
本発明は、このような事情を考慮してなされたもので、実装時の特性変化が小さく、小型で、且つ、低損失なフィルタを提供することを目的とする。
【０００４】
【課題を解決するための手段】
以上の問題を解決するために、請求項１記載の発明は、誘電体基板表面に上部導体層と下部導体層とを有し、前記上部導体層と前記下部導体層とを接続する導体により導波管側壁と誘導性窓とが形成された誘電体導波管構造を有するフィルタにおいて、前記上部導体層、又は、前記下部導体層に形成された2個の結合スロットと、該スロットに挟まれた信号導体とから成る副次的なコプレーナ線路が、少なくとも1つの前記誘導性窓を跨って形成されており、
前記上部導体層、又は、前記下部導体層に形成された信号の入出力用の第2のコプレーナ線路から、前記導波管構造への変換構造と、前記副次的なコプレーナ線路が接続されることにより、前記副次的なコプレーナ線路と、前記第2のコプレーナ線路とが結合していることを特徴とするフィルタ。
請求項２記載の発明は、請求項１記載の発明において、前記コプレーナ線路を構成する信号導体の両側のグランド導体間が導体片によって接続されることを特徴とする
請求項３記載の発明は、請求項１記載の発明において、前記副次的な伝送線路を構成するコプレーナ線路の信号導体と、該信号導体の両側のグランド導体とが、フィルタ調整用の導体片によって接続されることを特徴とする。
請求項４記載の発明は、請求項１記載の発明において、前記コプレーナ線路の少なくとも片側が開放端であり、前記信号導体の開放端から離れて第1の導体片が形成され、前記第１の導体片と前記信号導体とがフィルタ調整用の第２の導体片によって接続されることを特徴とする。
請求項５記載の発明は、請求項１から４のいずれかの請求項に記載の発明において、フリップチップ実装基板上に形成された導体片とバンプとにより、前記プレーナ線路を構成する導体間が接続されることを特徴とする。
【０００５】
【発明の実施の形態】
本発明の第１の実施の形態について、図1を使用して詳細に説明する。図1(a)はフィルタ基板の上面図、図1(b)は図1(a)中の一点鎖線A-A’の断面図である。セラミック等の誘電体基板1内の表面、及び、裏面には、導体層2a,2cが形成され、上部導体層2aと下部導体層2cとは、誘電体基板1を貫通するビアホール3aによって接続される。このビアホール3aは信号の伝搬方向に沿って複数個、少なくとも2列形成される。上部導体層2aと下部導体層2cとビアホール3aとによって囲まれる領域が所望帯域で導波管を構成するためには、ビアホール3aの信号の伝搬方向に平行な方向の間隔lpは、所望帯域での管内波長の1/2以下である必要がある。更に、ビアホール3aの間からの放射による損失を十分抑制するためには、管内波長の1/4以下であることが望ましい。誘電体導波管内に、ビアホール3bを信号の伝搬方向に沿って、管内波長の1/2以下の間隔(l1,l2,l3,l4)で形成することによって、ビアホール3bで挟まれた区間が共振器となる。また、隣り合う共振器間は誘導性窓を構成しているビアホール3bを介して結合することで、誘電体帯域通過フィルタを構成している。
【０００６】
更に、誘電体基板1の表面に、ビアホール3bによって形成される誘導性窓を跨るように導体層2aをグランド、導体層2bを信号導体とするコプレーナ線路4を形成する。これによって、主線路である導波管に対して、長さlcpw1が管内波長の1/2程度である副次的な両端短絡の伝送路が形成される。図12には、副次的な伝送路が有る場合と無い場合のフィルタ特性を示す。図12に見られるように、副次的な伝送路を付加することによって、通過帯域外に減衰極を導入することができ、帯域外抑圧特性を大きく改善することができる。その結果、所定の抑圧特性を得る場合に、副次的な伝送路を形成しない場合に比べて、フィルタの段数を減らすことができ、小型化が可能となる。この減衰極は、図2に示す第２の実施の形態のような長さlcpw1が管内波長の1/2程度である両端開放の伝送路、図3に示す第３の実施の形態のような長さlcpw1が管内波長の1/4程度である片側短絡、片側開放の伝送路によっても導入できる。また、図4に示す第４の実施の形態のように、伝送路を複数個設けても良い。図13には、図4中のコプレーナ線路4の線路長lcpw1とlcpw2とが異なる場合のフィルタ特性を示す。図13に示すように、線路長lcpw1とlcpw2とを独立に変化させることによって、減衰極を独立に制御することができ、広い帯域に渡って帯域外を抑圧することができる。ここでは、減衰極が通過帯域の低周波側にできる例を示したが、コプレーナ線路4の長さを変化させることで、高周波側にも、或いは、図14に示すように低周波側と高周波側それぞれにも導入することができる。
【０００７】
図5を使用して、第５の実施の形態として、フィルタの特性が調整可能な構成について説明する。図5(a)はフィルタ基板の上面図、図5(b)は図5(a)中の一点鎖線B-B’の断面図である。ボンディングワイヤ7によって、コプレーナ線路4のグランドを構成する導体層2aと信号導体を構成する導体層2bとを接続することで、副次的な伝送線路である両端短絡のコプレーナ線路4の短絡点を移動させることができる。これによって、減衰極の現れる周波数を変化させフィルタ特性を調整することができる。ボンディングワイヤ7の代わりとして、金リボン等を使用することもできる。或いは、誘電体基板1の表面に導体層を形成する際に、あらかじめ導体層2aと導体層2bとを接続するエアブリッジ等を形成しておいて、それを除去することによりフィルタ特性の調整をすることも可能である。
【０００８】
次に、図6を使用して、第６の実施の形態として、フィルタの特性が調整可能である他の構成について説明する。図6(a)はフィルタ基板の上面図、図6(b)は図6(a)中の一点鎖線C-C’の断面図である。信号導体を構成する導体層2bから、離れた位置に導体片8をあらかじめ複数個形成しておく。ボンディングワイヤ7によって、この導体片8と導体層2bとを接続することで、副次的な伝送線路である両端開放のコプレーナ線路4の開放点を移動させることができる。これによって、短絡端と同様にフィルタ特性を調整することができる。
【０００９】
以上の実施の形態において、副次的な伝送路であるコプレーナ線路4を寄生的なスロットラインモードが伝搬し、フィルタ特性を劣化させる場合がある。図7を使用して、第７の実施の形態として、寄生的なスロットラインモードを抑制する構成について説明する。図7(a)はフィルタ基板の上面図、図7(b)は図7(a)中の一点鎖線D-D’の断面図である。ボンディングワイヤ７によって、コプレーナ線路4の信号導体を構成する導体層2bの両側の導体層2a間を接続する。これにより、導体層2bの両側の導体層2a間の電位差がなくなり、スロットラインモードを抑制することができる。
【００１０】
本発明の第８の実施の形態について、図8を使用して詳細に説明する。図8(a)はフィルタ基板の上面図、図8(b)は図8(a)中の一点鎖線E-E’の断面図である。セラミック等の誘電体基板1内の表面、及び、裏面には、導体層2a,2cが形成され、上部導体層2aと下部導体層2cとは、誘電体基板1を貫通するビアホール3aによって接続される。ビアホール3aは信号の伝搬方向に沿って複数個、少なくとも2列形成される。上部導体層2aと下部導体層2cとビアホール3aとによって囲まれる領域が所望帯域で導波管を構成するためには、ビアホール3aの信号の伝搬方向に平行な方向の間隔lpは、所望帯域での管内波長の1/2以下である必要がある。更に、ビアホール3aの間からの放射による損失を十分抑制するためには、管内波長の1/4以下であることが望ましい。誘電体導波管内に、ビアホール3bを信号の伝搬方向に沿って、管内波長の1/2以下の間隔(l1,l2,l3,l4)で形成することで、ビアホール3bで挟まれた区間が共振器となる。また、隣り合う共振器間は誘導性窓を構成している3bを介して結合することで、誘電体帯域通過フィルタを構成している。信号の入出力をコプレーナ線路とし、誘電体基板1の表面に形成したコプレーナ−導波管変換5によって、フィルタの外部との結合度を調整することができる。入出力をコプレーナ線路とすることにより、MMIC（Monolithic       Microwave Integrated Circuit）等の平面回路との集積化が可能となり、高周波でよく使用されるフリップチップ実装も可能となる。
【００１１】
電磁波の大半は導波管内を伝搬するために、フリップチップ実装した場合にも、ほとんど特性の変化が無いことが期待できる。また、入出力部分の導体層2aの一部を外部との接続部分を残してオフセット6をかけることで、基板端での放射を低減することができる。
更に、誘電体基板1の表面に、2個の共振器に跨るように導体層2aをグランド、導体層2bを信号導体とするコプレーナ線路4を形成することによって、主線路である導波管に対して、副次的な両側短絡の伝送路が形成される。この副次的な伝送路によって、第１の実施の形態と同様な効果を実現することができる。また、伝送路の形態は、第２の実施の形態、及び、第３の実施の形態で述べたように両端開放の線路、及び、片側短絡、片側開放の線路でも良いし、伝送路の数を変えても良い。
【００１２】
この場合においても、第５の実施の形態（図５）と同様な構成でフィルタの特性を調整できるが、入出力をコプレーナ線路としているため、フリップチップ実装が容易に可能である。図9には、実施の形態9として、フリップチップ実装によってフィルタ特性を調整できる構成のフィルタと実装基板の断面構造図を示す。フィルタ基板をフリップチップする際に、バンプ11とフリップチップ実装基板9上に形成した導体片10とを介して、導体層2aと導体層2bとを接続することで、両端短絡の伝送路の短絡点を調整することができる。これによって、ボンディングワイヤ7の場合と同様にフィルタ特性を調整することができる。
【００１３】
また、第７の実施の形態と同様な方法でスロットラインモードの抑制が可能であるが、フリップチップ実装を使用した方法もある。図10には、第１０の実施の形態としてフリップチップ実装によってスロットラインモードを抑制する構成のフィルタと実装基板の断面構造を示す。フィルタ基板をフリップチップ実装する際に、バンプ11とフリップチップ実装基板9上に形成した導体片10とを介して、導体層2bの両側の導体層2a間を接続することで、ボンディングワイヤ7と同様の効果を実現できる。
【００１４】
ここでは、信号の伝搬方向に平行な方向の共振器の長さは管内波長の1/2以下としたが、管内波長の1/2の整数倍程度でも良い。また、副次的な伝送路として、コプレーナ線路の例を示したが、例えば、スロット線路を用いることもできる。また、フィルタの段数としては4段の例を示したが、段数を所望特性が得られるように増減しても良い。
【００１５】
【発明の効果】
以上説明したように、請求項１記載の発明では、誘電体導波管型帯域通過フィルタにおいて、誘電体基板上の導体面に設けたプレーナ線路により、導波管を伝搬する主伝送路に対して副次的な伝送路が形成され、フィルタの帯域外に減衰極を形成することができ、帯域外抑圧特性が改善される。これにより、フィルタの段数を削減することができ、小型化が可能となる。
さらに、金属導波管上に形成する場合に比べて、誘電体導波管上にプレーナ線路を形成することは容易に行うことができ、簡単な構成によって、フィルタの帯域外抑圧特性の改善が可能となる。また、フィルタの段数の削減によって、製造上の歩留まり向上が可能となる。
請求項２記載の発明では、誘電体基板表面の上部導体層と下部導体層とを接続するビアホールで構成される疑似導波管構造を有するフィルタにおいて、誘電体基板上の導体面にプレーナ線路を設けたことにより、フィルタの帯域外に減衰極を形成することができ、帯域外抑圧特性が改善される。
請求項３記載の発明では、誘電体基板上に設けられたプレーナ線路が共振器間を接続する二次的な伝送路となることにより、減衰極が形成され、帯域外抑制特性が改善される。
請求項４記載の発明では、誘電体表面に形成されたプレーナ線路を、２個の結合スロットからなるコプレーナ線路とすることによって、電界がスロットに集中し、フィルタの特性を改善することができる。
請求項５記載の発明では、コプレーナ線路を構成する信号導体の両側のグランド導体間を導体片によって接続することにより、コプレーナ線路の高次モードとしてスロットラインモードが発生することを抑制し、スロットラインモードによるフィルタの特性の劣化を防止することができる。
請求項６記載の発明では、プレーナ線路を構成するスロットの両側の導体がフィルタ調整用の導体片によって接続されることにより、短絡端を有する線路の短絡端の位置を調整し、フィルタ特性の調整が可能となる。
請求項７記載の発明では、コプレーナ線路の少なくとも片側が開放端であり、信号導体の開放端から離れて第1の導体片が形成され、第1の導体片と信号導体とがフィルタ調整用の第2の導体片によって接続されることにより、開放端を有する線路の開放端の位置を調整することができ、フィルタ特性の調整が可能となる。
請求項８記載の発明では、コプレーナ線路から導波管への変換構造を形成することより、フリップチップ実装が可能なフィルタを提供することができる。
請求項９記載の発明では、フリップチップ実装基板上に形成された導体片とバンプとによって、プレーナ線路を構成する導体が接続されることにより、スロットラインモードの抑制が可能で、また、同時に特性が調整可能なフィルタを提供することができる。
【図面の簡単な説明】
【図１】  本発明による第１の実施の形態を示す構造図であり、(a)はフィルタ基板の上面図、(b)は一点鎖線A-A’の断面図である。
【図２】  本発明による第２の実施の形態を示す構造図である。
【図３】  本発明による第３の実施の形態を示す構造図である。
【図４】  本発明による第４の実施の形態を示す構造図である。
【図５】  本発明による第５の実施の形態を示す構造図であり、(a)はフィルタ基板の上面図、(b)は一点鎖線B-B'の断面図である。
【図６】  本発明による第６の実施の形態を示す構造図であり、(a)はフィルタ基板の上面図、(b)は一点鎖線C-C'の断面図である。
【図７】  本発明による第７の実施の形態を示す構造図であり、(a)はフィルタ基板の上面図、(b)は一点鎖線D-D’の断面図である。
【図８】  本発明による第８の実施の形態を示す構造図であり、(a)はフィルタ基板の上面図、(b)は一点鎖線E-E'の断面図である。
【図９】  本発明による第９の実施の形態を示す構造図である。
【図１０】  本発明による第１０の実施の形態を示す構造図である。
【図１１】  従来例による構造図であり、(a)はフィルタ基板の上面図、(b)は一点鎖線F-F'の断面図である。
【図１２】  コプレーナ線路による帯域外抑圧特性の改善効果を示す図である。
【図１３】  低周波側に2つの減衰極を有するフィルタ特性を示す図である。
【図１４】  低周波側と高周波側にそれぞれ減衰極を有するフィルタ特性を示す図である。
【符号の説明】
１． 誘電体基板
２ａ 上部導体層
２ｂ 信号導体層
２ｃ 下部導体層
３ａ 側壁を構成するビアホール
３ｂ 誘導性窓を構成するビアホール
４． コプレーナ線路
５． コプレーナ−導波管変換
６． オフセット
７． ボンディングワイヤ
８． 導体片
９． フリップチップ実装用誘電体基板
１０． フリップチップ実装用誘電体基板上に形成された導体片
１１． バンプ
【図１】
0003804407.tif 000002
【図２】
0003804407.tif 000003
【図３】
0003804407.tif 000004
【図４】
0003804407.tif 000005
【図５】
0003804407.tif 000006
【図６】
0003804407.tif 000007
【図７】
0003804407.tif 000008
【図８】
0003804407.tif 000009
【図９】
0003804407.tif 000010
【図１０】
0003804407.tif 000011
【図１１】
0003804407.tif 000012
【図１２】
0003804407.tif 000013
【図１３】
0003804407.tif 000014
【図１４】
0003804407.tif 000015