(57)【特許請求の範囲】
【請求項１】
集積回路を作成する方法において、
−回路デザインから出発して、コンピュータによって、配線網を有するレイアウトを作成し、
−レイアウトをコンピュータによって検証するために、レイアウト内に含まれている前記選択された配線網に対してレイアウト内に含まれている別の配線網に関する容量を次のように算出する；すなわち、
前記レイアウトにおける多数の配線網から１つの配線網を選択し、
前記選択した配線網の形状を取り囲むフィルタポリゴンを規定し、この場合、フィルタポリゴンの寸法が、選択した配線網の寸法に比べて、設定した幅だけ増加されており、
前記選択した配線網に対して、区分けセルへのフィルタポリゴンの分割を、それぞれフィルタポリゴンの輪郭における不連続部と交差する垂直なカットラインと水平なカットラインを使用して行い、
それぞれフィルタポリゴンにおける区分けセルとオーバラップする別の配線網の部分を規定し、
各区分けセルごとに、前記選択した配線網と、前記フィルタポリゴンとオーバラップする別の配線網の部分との間の容量を規定することにより、前記選択された配線網に対して別の配線網に関する容量を算出し、
−該容量を回路デザインと比較し、ずれが生じた場合にレイアウトを最適化し、
−検証したレイアウトから出発してマスクセットを作成し、該マスクセットを、集積回路を作成するために使用する
ことを特徴とする、集積回路を作成する方法。
【請求項２】
−フィルタポリゴンの寸法を、設定した最大寸法と比較し、
−フィルタポリゴンの寸法が、設定した最大寸法よりも大きく寸法設定されている場合に、フィルタポリゴンを、最大寸法を上回らない寸法を備えた区分けセルに分割し、
−区分けセルにつき、選択した配線網と、各区分けセルとオーバラップする別の配線網の部分との間の容量を算出する、請求項１記載の方法。
【請求項３】
設定した最小寸法よりも小さく寸法設定されている寸法を備えた区分けセルの１つを、隣り合って位置する区分けセルと接合する、請求項１記載の方法。
【請求項４】
−レイアウト内に含まれている複数の選択した配線網に対して、レイアウト内に含まれている全ての別の配線網に関する容量を、
−選択した各配線網の形状を取り囲むフィルタポリゴンをそれぞれ規定し、この場合、フィルタポリゴンの寸法が、選択した配線網の寸法に比べて、設定した幅だけ増加されており、
−各フィルタポリゴンとオーバラップする全ての別の配線網の部分をそれぞれ規定し、
−選択した配線網と、各フィルタポリゴンとオーバラップする全ての別の配線網の部分との間の容量をそれぞれ規定する
ことによって算出する、請求項１から３までのいずれか１項記載の方法。
【請求項５】
集積回路のレイアウトをコンピュータによって検証するための装置において、
−１つのプロセッサユニットが設けられており、該プロセッサユニットが、
前記レイアウトにおける多数の配線網から１つの配線網を選択し、
前記選択した配線網の形状を取り囲むフィルタポリゴンを規定する手段と、ただし、フィルタポリゴンの寸法が、選択した配線網の寸法に比べて、設定した幅だけ増加されており、
前記選択した配線網に対して、区分けセルへのフィルタポリゴンの分割を、それぞれフィルタポリゴンの輪郭における不連続部と交差する垂直なカットラインと水平なカットラインを使用して行い、それぞれフィルタポリゴンにおける区分けセルとオーバラップする別の配線網の部分を規定する手段と、
各区分けセルごとに、前記選択した配線網と、前記フィルタポリゴンとオーバラップする別の配線網の部分との間の容量を規定することにより、前記選択された配線網に対して別の配線網に関する容量を算出するための手段とを有していることによって、
レイアウト内に含まれている選択した配線網に対して、レイアウト内に含まれている別の配線網に関する容量が算出されるように前記プロセッサユニットが構成されていることを特徴とする、集積回路のレイアウトをコンピュータによって検証するための装置。
【請求項６】
−複数のプロセッサユニットが設けられており、該プロセッサユニットにおいて、レイアウト内に含まれている複数の選択した配線網のそれぞれ１つに対して、レイアウト内に含まれている全ての別の配線網に関する容量が、
−選択した各配線網の形状を取り囲むフィルタポリゴンがそれぞれ規定されるようになっており、フィルタポリゴンの寸法が、選択した配線網の寸法に比べて、設定された幅だけ増加されており、
−各フィルタポリゴンとオーバラップする別の配線網の部分が規定されるようになっており、
−選択した各配線網と、各フィルタポリゴンとオーバラップする別の配線網の部分との間の容量が規定されるようになっている
ことによって算出可能である、請求項５記載の装置。
【発明の詳細な説明】
【０００１】
大規模集積回路の実現においては通常まず回路デザインが作成される。この回路デザインには、どのような構成素子が設けられているのか、また、どのような切換特性を集積回路が有するべきであるかということが特徴付けられている。この回路デザインから出発してレイアウトが作成される。このレイアウトは、回路装置の全ての構成要素の幾何学的な形状および配置を説明している。構成要素には特に、ドーピングされた領域、絶縁性の構造体、導電性の構造体、金属化平面、コンタクト等が所属している。一般的に、レイアウトはコンピュータによって作成され、ファイルともプランとも呼ぶことができる。レイアウトは、マスクセットを作成するための基礎を成している。このマスクセットは、あとで集積回路の科学技術的な製造時に使用される。
【０００２】
レイアウトの作成時の不正確さとデザイン誤差と、たとえば最小寸法における妥協とによって、１つのレイアウトに相応して製造された回路が、回路デザインにおいて要求された特性と異なる特性を有しているということが考えられ得る。念のため、製造された回路が可能な限り正確に回路デザインに相応して機能するように、検証されたレイアウトから出発してマスクセットが製造される前に、レイアウトに何回も検証法が施される。検証時には、集積回路の、レイアウトに相応して設けられている構造体が、回路デザインにおいて特徴付けられている電気的な特性を実際に有しているかどうかが検査される。
【０００３】
集積回路の切換速度は、回路内で得られる配線容量に敏感に関連しているので、検証時には容量算出が実施される。このためには、しばしば回路網とも呼ばれる配線網が考慮される。配線網として、大規模集積回路の内部の導電性の経路、つまり導体路が理解される。この導体路は分岐されていてよく、集積回路の全ての面にわたって延在することができる。種々異なる配線網は互いに絶縁されている。容量算出時には、これらの回路網の間の容量が規定されなければならない。この容量は、高精度の算出のためにディープサブミクロン領域ではまだプログラム、いわゆる「フィールドソルバ」によってしか実施され得ない。このフィールドソルバにおいて、３次元のラプラス方程式が数値的に解かれる。しかし、数ｃｍ２のチップ面を備えた大きな集積回路では、このラプラス方程式は、複雑性の理由に基づき、今日使用可能なコンピュータによって完全に処理することができない。したがって、通常は容量算出時に区分けセルが規定される。この区分けセルのために、３次元のラプラス方程式を数値的に解くことが可能である。
【０００４】
この問題を処理するために「定義域分解（Ｄｏｍａｉｎ−Ｄｅｃｏｍｐｏｓｉｔｉｏｎ）」を実施することが提案されている（たとえば「Ｚ．Ｚｈｕ他著、｛ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎ  ｏｎ  Ｍｉｒｃｏｗａｖｅ  Ｔｈｅｏｒｙ  ａｎｄ  Ｔｅｃｈｎｉｑｕｅｓ｝、第４５巻、Ｎｏ．８、１９９７年８月、第１１７９〜１１８４頁」および「Ｚ．Ｚｈｕ他著、第４６巻、Ｎｏ．８、１９９８年８月、第１０３７〜１０４４頁」および「Ｅ．Ａ．Ｄｅｎｇｉ他著、｛ｉｎ  ｐｒｏｃｅｅｄｉｎｇ  ｏｆ  ＤＡＣ  １９９７｝、第１〜６頁」および「Ａ．Ｈ．Ｚｅｍａｎｉａｎ他著、｛ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎ  ｏｎ  Ｃｏｍｐｕｔｅｒ−Ａｉｄｅｄ  Ｄｅｓｉｇｎ｝、第８巻、Ｎｏ．１２、１９８９年１２月、第１３１９〜１３２６頁」参照）。この定義域分解では、全ての配線網の静電的な周辺条件が規定される。しかし、この手段は、従来は前記文献中で比較的小さな大規模集積回路についてのみ説明された。この場合、チップ面は最大２００μｍ２に制限されていた。なぜならば、全ての配線網の静電的な周辺条件の規定には手間がかかるからである。
【０００５】
さらに、ラプラス方程式を推計学的に解くことが提案されている（たとえば「Ｙ．Ｌ．Ｌｅ  Ｃｏｚ他著、｛Ｓｏｌｉｄ  Ｓｔａｔｅ  Ｅｌｅｃｔｒｏｎｉｃｓ｝、第３５巻、Ｎｏ．７、第１００５〜１０１２頁、１９９２年」参照）。しかし、この場合、統計学的な誤差が生ぜしめられる。さらに、種々異なる配線網の間の接続部分の算出と、運転時間とが不正確にしか可能とならない。最終的に、この方法は、４５゜および９０゜の角度を備えた構造体に制限されている。
【０００６】
本発明の問題は、集積回路のレイアウトをコンピュータによって検証する方法および装置を改善して、当該方法が大規模集積回路の製造に適していて、数ｃｍ２のチップ面を備えた集積回路でも許容可能な演算手間で実施可能となるようにすることである。
【０００７】
この問題は、請求項１記載の方法ならびに請求項１３記載の装置によって解決される。本発明の変化形は従属請求項から明らかである。
【０００８】
レイアウトを検証するために、レイアウト内に含まれている配線網が選択される。この配線網は、ドーピングされた半導体領域、ドーピングされた多結晶半導体層、金属層およびこれに類するもののような導電性のエレメントから成る互いに関連する構造体である。これらのエレメントは、種々異なる平面に配置することができ、互いに接触するかまたはオーバラップする。配線網は、構成素子の導電性の部分を有していてもよい。したがって、配線網は、互いに関連する導電性の接続部を集積回路内に提供している。選択的な配線網に対して、レイアウト内に含まれている別の配線網に関する容量は、選択的な配線網の形状に相当する形状を備えたフィルタポリゴンが規定されることによって算出される。この場合、フィルタポリゴンの寸法は、選択的な配線網の寸法に比べて、設定可能な幅の分だけ増大されている。したがって、フィルタポリゴンは幾何学的な面を有している。この面は、選択的な配線網の幾何学的な面を、設定可能な幅だけ増大することによって形成される。
【０００９】
引き続き、フィルタポリゴンとオーバラップする全ての別の配線網の部分が規定される。この部分は、フィルタポリゴンの領域で、選択的な配線網と同じ平面だけでなく、その平面の上方にまたは下方に位置する平面にも配置することができる。選択的な配線網と、フィルタポリゴンとオーバラップする別の配線網の部分との間の容量が算出される。フィルタポリゴンの外部に配置された別の配線網の部分は容量算出時には考慮されない。この方法では、容量への寄与が、導電性の構造体の間の間隔によって減少するという事実が利用される。この方法では、どのような寄与が容量算出時にさらに考慮されるべきであるのかが、設定可能な幅によって制御される。
【００１０】
この方法では、選択的な配線網しか考慮されず、しかも、選択的な配線網と、フィルタポリゴンの領域に配置された別の配線網の部分しか算出されないので、演算手間が著しく減少する。
【００１１】
極めて大きな集積回路のレイアウトを検証するために、フィルタポリゴンを、最大寸法を上回らない寸法を備えた区分けセルに分割することが有利である。このためには、フィルタポリゴンの寸法が、設定された最大寸法と比較され、フィルタポリゴンの寸法が最大寸法を上回った場合には、フィルタポリゴンがより小さな区分けセルに分割される。その後、区分けセルにつき、選択的な配線網と、各区分けセルとオーバラップする別の配線網の部分との間の容量が算出される。区分けセルの大きさによって、解きたい３次元のラプラス方程式の複雑性が減少される。さらに、種々異なる区分けセルを並行して処理することができるので、結果はより短い時間で検出することができる。区分けは、複数のプロセッサを使用して行うことができる。
【００１２】
全ての区分けセルは、選択的な配線網の増大に基づく形状を備えたフィルタポリゴンを形成しているので、たいていの事例では、この区分けによって、均質な静電的な周辺条件が存在する領域の内部でしか選択的な回路網の分離は実施されない。
【００１３】
区分けセルへのフィルタポリゴンの分割は、互いに異なる形式で行うことができる。フィルタポリゴンの分割が、垂直なかつ水平なカットラインをフィルタポリゴンの平面で使用することによって行われると有利である。この場合、カットラインは、それぞれフィルタポリゴンの輪郭における不連続点と交差している。こうして得られた部分ポリゴンはその寸法に関連して検査され、その寸法が最大寸法を上回っている限りにおいてはさらに分割される。この手段は、いわゆる「走査線アルゴリズム」によるものである。
【００１４】
最大寸法のサイズは、一方では容量算出のための所要な演算時間に影響を与え、他方では容量演算時に獲得可能な精度に影響を与える。所要な演算時間に関しては、小さな最大寸法が目標とされ得るのに対して、演算精度に関しては、限界値を上回らない最大寸法が目標とされ得る。最大寸法が、０．３５μｍテクノロジにおいて２５μｍ〜５０μｍであると有利である。最小の構造サイズＦによるテクノロジの事例では、最大寸法は７０Ｆ〜１４０Ｆの間に位置している。
【００１５】
区分けにおいて、設定された最小寸法よりも小さく寸法設定されている寸法を備えた個々の区分けセルが得られる場合には、この小さな区分けセルを、隣り合って位置する区分けセルと接合することが演算手間に関して有利となる。これによって、区分けセルの寸法が極めて小さい場合に不十分である演算精度も向上する。最小寸法が、０．３５μｍテクノロジにおいて１５μｍ〜２５μｍの間に位置していると有利である。最小の構造サイズＦによるテクノロジの事例では、最小寸法が４０Ｆ〜７０Ｆの間に位置していると有利である。
【００１６】
本発明の枠内では、配線網の座標が、データベースとしてコンピュータにメモリされている。各区分けセルのためにファイルが形成される。このファイルは、各区分けセルの幾何学的形状に関する情報と、別の配線網とのオーバラップに関する情報とを有している。
【００１７】
集積回路を製造するために、回路デザインから出発してコンピュータによってレイアウトが作成される。このレイアウトは配線網を有している。次いで、レイアウトを検証するために、コンピュータによって配線網が選択される。この配線網のために、上述した方法に基づき、フィルタポリゴンの領域における別の配線網に関する容量が算出される。その後、算出された容量が回路デザインと比較される。性能損失においては、レイアウトが、たとえば導電性の構造体の幅の適合によって最適化される。検証されたレイアウトから出発してマスクセットが製造される。このマスクセットは、集積回路を製造するために使用される。検証法に基づき所望の電気的な特性を有しているかまたはずれに基づき最適化されたレイアウトは検証済みレイアウトと呼ばれる。
【００１８】
本発明の枠内では、複数の配線網が選択される。これらの配線網のために、それぞれ１つのフィルタポリゴンが規定され、別の配線網に関する容量が規定される。この場合、種々異なる選択的な配線網の寄与分は並行して、特に複数のプロセッサを使用して算出することができる。
【００１９】
以下に、本発明の実施例を図面につき詳しく説明する。
【００２０】
線状の配線網１１は、０．６μｍの幅ｂと１３０μｍの長さＬとを有している。配線網１１にはフィルタポリゴン（Ｆｉｌｔｅｒｐｏｌｙｇｏｎ）１２が対応配置されている。このフィルタポリゴン１２は、配線網１１の輪郭を両辺でそれぞれｗ＝５μｍだけ増加させることによって配線網１１から得られる。したがって、フィルタポリゴン１２は、ｂ＋２ｗの幅とＬ＋２ｗの長さとを有している。フィルタポリゴン１２は区分けセル１３に分割される。この区分けセル１３は、配線網１１の長さＬに対して平行にｌ＝２５μｍの長さを有している。このためには、フィルタポリゴン１２が一方の辺を起点として長さｌの長方形に分割される（図１参照）。この場合、フィルタポリゴン１２の長さが長さｌの整数倍でない場合には、最後の区分けセルは、長さｌとは異なる長さを有している。
【００２１】
選択的な配線網２１は、ほぼＴ字形の横断面を有している（図２参照）。選択的な配線網２１にはフィルタポリゴン２２が対応配置されている。このフィルタポリゴン２２は同じくＴ字形の横断面を有しているが、選択的な配線網２１の寸法に比べて両側でそれぞれ幅ｗ＝５μｍだけ増加されている。フィルタポリゴン２２は区分けセル２３に分割されている。この区分けセル２３の寸法は、２５μｍの最大寸法よりも小さく寸法設定されている。フィルタポリゴン２２は別の配線網の部分２４にオーバラップしている。選択的な配線網２１と別の配線網の部分２４とは同一のレイアウト内に含まれている。
【００２２】
選択的な配線網２１と別の配線網の部分２４とを有するレイアウトを検証するために、選択的な配線網２１と別の配線網の部分２４との間の容量が、それぞれ区分けセル２３につき算出される。
【００２３】
フィルタポリゴンの区分けもしくは分割が、いわゆる「走査線アルゴリズム（Ｓｃａｎｌｉｎｅ−Ａｌｇｏｒｉｔｈｍｕｓ）」に基づき行われると有利である。この走査線アルゴリズムでは、フィルタポリゴン３１が、ｙ軸線ｙに対して平行に延びるカットライン３２とオーバラップされる。このカットライン３２は、それぞれフィルタポリゴン３１の輪郭における不連続部を通って延びるように位置している（図３参照）。この場合、互いに隣り合って位置する２つのカットライン３２と、フィルタポリゴン３１の輪郭の、ｘ軸線ｘに対して平行な部分とによって仕切られた長方形が規定される。類似のアルゴリズムは、回路網の抵抗分割と相俟って「Ｍ．Ｈｏｒｏｗｉｔｚ他著、（ＩＥＥＥ  Ｔｒａｎｓａｃｔｉｏｎ  ｏｎ  Ｃｏｍｐｕｔｅｒ  Ａｉｄｅｄ  Ｄｅｓｉｇｎ）、第ＣＡＤ−２巻、Ｎｏ．３、１９９３年７月、第１４５頁」において説明されている。そこでは、このアルゴリズムによって、算出したい抵抗を備えた導体路の形状が区分けセルに分割される。
【００２４】
以下に、フィルタポリゴン４１のステップ形式の区分けを図４〜図７につき詳しく説明する。
【００２５】
フィルタポリゴン４１において、ｙ軸線ｙに対して平行に延びるカットラインとの重畳によって、第１の区分けセル４２が規定される。この第１の区分けセル４２はｘ軸線ｘに対して平行に、ｙ軸線ｙに対して平行な延在長さよりも大きな延在長さを有している。第１の区分けセル４２は、フィルタポリゴン４１の輪郭の部分によってｘ軸線ｘに対して平行に仕切られている。
【００２６】
次のステップでは、第１の区分けセル４２がファイルにメモリされ、フィルタポリゴン４１の残留ポリゴンが互いに融着される。このことは、第１の区分けセル４２のフィルタリングによる取出しを意味している。
【００２７】
次いで、フィルタポリゴン４１が時計回り方向で９０゜だけ回動させられる。ｙ軸線ｙに対して平行に延びるカットラインとの重畳によって第２の区分けセル４３が形成される。この第２の区分けセル４３は、回動させられたｘ軸線ｘ′に対して平行に、回動させられたｙ軸線ｙ′に対して平行であるよりも大きく寸法設定されている。回動させられたｘ軸線ｘ′は、図４に示したｘ軸線ｘから９０゜だけ回動させられているので、第１の区分けセル４２は第２の区分けセル４３に対して垂直に配置されている（図５参照）。
【００２８】
第２の区分けセル４３はフィルタリングによって取り出され、メモリされる。
【００２９】
引き続き、第１の区分けセル４２と第２の区分けセル４３とが接触している限りにおいて、第１の区分けセル４２が第２の区分けセル４３を通ってさらに分割される。この場合、第３の区分けセル４４が形成される。この第３の区分けセル４４は、隣り合って位置する第１の区分けセル４２だけでなく、隣り合って位置する第２の区分けセル４３にも隣接している（図６参照）。
【００３０】
残留ポリゴンのために、この残留ポリゴンをほぼ長方形に分割することができるかが検査される。この長方形は第４の区分けセル４５としてメモリされ、フィルタリングによって取り出される（図６参照）。
【００３１】
残りのポリゴンは、カットラインとの重畳によって、ポリゴンの輪郭の不連続部でさらに分割される。この場合、メモリされる第５の区分けセル４６が形成される（図７参照）。
【００３２】
引き続き、最大寸法ｌ＝２５μｍを上回る寸法を備えた区分けセルが存在するかどうかが検査される。この最大寸法を上回る区分けセルは、ｎ＝Ｌ／ｌで長方形または台形に分割される。この場合、Ｌは本来の区分けセルの長さである。これによって、ｌ以下の長さを備えた長方形または台形しか残らなくなる。
【００３３】
たとえば１５μｍの最小寸法よりも小さい長さを備えた区分けセルが、隣り合って位置する区分けセルに融着される。得られた区分けセルの寸法が最大寸法より大きかったとしても、この区分けセルは、ほぼ同じ大きさの区分けセルに分割される。
【００３４】
集積回路を製造するために、回路デザインＳＥから出発してコンピュータによってレイアウトＬＯが作成される（図８参照）。回路網抽出ＮＥのための制御が提供される抽出プログラムＥＰによって、レイアウトＬＯから配線網の座標が抽出され、データベースＤＢにメモリされる。フィルタポリゴンを作成しかつ区分けするためのプログラムＰＦＰによって、選択的な配線網のためにフィルタポリゴンが規定される。さらに、フィルタポリゴンを規定しかつ区分けするためのプログラムＰＦＰによって、区分けセルへのフィルタポリゴンの分割が実施される。配線網を選択するための情報と、フィルタポリゴンを規定するための情報と、区分けするための情報とがパラメータファイルＰＤから取り出される。このパラメータファイルＰＤは特に、フィルタポリゴンを選択的な配線網の輪郭に対して増加させる設定可能な幅ｗと、最大寸法ｌと、区分けセルのための最小寸法とを有している。
【００３５】
さらなるプログラム実行が、区分けセルＰＺｉ（ｉ＝１，２，…，ｎ）に対して並行して行われる。各区分けセルＰＺｉのために、別の配線網のどの部分が区分けセルとオーバラップするのかということが規定される。３次元モデリング３ＤＭと呼ばれるこのステップはデータベースＤＢを基礎として行われる。引き続き、各区分けセルＰＺｉのために、区分けセルＰＺｉにオーバラップする別の配線網の部分に対する選択的な配線網の容量が算出される。この算出は、フィールドソルバ（Ｆｉｅｌｄｓｏｌｖｅｒ）ＦＳと呼ばれるプログラムによって行われる。
【００３６】
区分けセルＰＺｉ（ｉ＝１，２，…，ｎ）のための容量算出の結果は容量リストＫＬとして出力される。この容量リストＫＬは、アナログ式の回路シミュレータによって処理することができるフォーマット内に出力され得る。このようなフォーマットはＳＰＩＣＥ回路網リストという名で慣用されている。
【００３７】
引き続き、容量リストＫＬの、算出された容量が、比較ステップＶＳにおいて回路デザインＳＥの容量と比較される。この比較は、たとえば、回路デザインＳＥにおいて要求された、信号の時間特性につき比較される。検査ステップＰでは、容量リストＫＬの、算出された容量と、回路デザインＳＥの容量との間の合致が存在しているかが検査される。両容量が合致していない場合には、最適化ステップＯにおいてレイアウトＬＯが変更される。変更されたレイアウトＬＯから出発して、引き続き、検証するための方法が新たに実施される。両容量が合致している場合には、検証されたレイアウトＬＯから出発してマスク製造ＭＨが実施される。この場合、集積回路を科学技術的に実現するために必要となる全てのマスクセットが形成される。こうして製造されたマスクを使用して、集積回路の製造ＨＩＳが行われる。
【００３８】
図９では、算出された容量Ｃと、区分けセルの長さｌとの関係を知ることができる。区分けなしでは、すなわち無限の大きさのｌのためには、１０．３ｆＦの容量が得られる。図９では、区分けセルの、２５μｍよりも大きな長さのためには、容量の不連続部が最大で５％であるということを知ることができる。フィルタポリゴンを選択的な配線網に対して両辺で増大させる幅ｗは５μｍである。
【図面の簡単な説明】
【図１】  所属のフィルタポリゴンを備えた線状の配線網を示す図である。
【図２】  所属のフィルタポリゴンと、このフィルタポリゴンにオーバラップする別の配線網の部分とを備えた複雑な配線網を示す図である。
【図３】  フィルタポリゴンを、区分けのためのカットラインと共に示す図である。
【図４】  第１の区分けセルを確定した後のフィルタポリゴンを示す図である。
【図５】  第２の区分けセルを確定した後のフィルタポリゴンを示す図である。
【図６】  第３の区分けセルと第４の区分けセルとを確定した後のフィルタポリゴンを示す図である。
【図７】  第５の区分けセルを確定した後のフィルタポリゴンを示す図である。
【図８】  集積回路を製造するための実行チャートを示す図である。
【図９】  線状の配線網の容量を、１つの区分けセルの長さの関数として示す図である。
【符号の説明】
１１  配線網、  １２  フィルタポリゴン、  １３  区分けセル、  ２１  配線網、  ２２  フィルタポリゴン、  ２３  区分けセル、  ２４  部分、  ３１  フィルタポリゴン、  ３２  カットライン、  ４１  フィルタポリゴン、  ４２  区分けセル、  ４３  区分けセル、  ４４  区分けセル、  ４５  区分けセル、  ４６  区分けセル、  ｂ  幅、  Ｌ  長さ、  ｌ  長さ、  ｗ  幅、  ｘ，ｘ′  ｘ軸線、  ｙ，ｙ′  ｙ軸線
【図１】
0003762866.tif 000002
【図２】
0003762866.tif 000003
【図３】
0003762866.tif 000004
【図４】
0003762866.tif 000005
【図５】
0003762866.tif 000006
【図６】
0003762866.tif 000007
【図７】
0003762866.tif 000008
【図８】
0003762866.tif 000009
【図９】
0003762866.tif 000010