(57)【特許請求の範囲】
【請求項１】
チャネル領域と、チャネル領域の両側に形成されたソース領域及びドレイン領域と、前記チャネル領域と前記ソース領域との間、前記チャネル領域と前記ドレイン領域との間の少なくとも一方に形成された低不純物濃度領域と、を有する半導体層と、
前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、
を備えた薄膜トランジスタにおいて、
前記ゲート電極の側方で前記低不純物濃度領域上の少なくとも一部に形成されたサイドウォールと、
前記ゲート絶縁膜と前記サイドウォールとの間に形成されたエッチングストッパ層とを備え、前記エッチングストッパ層は金属材料であり前記ゲート電極と電気的に接続されていることを特徴とする薄膜トランジスタ。
【請求項２】
前記サイドウォールは、前記ゲート電極に対して自己整合的に形成され、且つ前記エッチングストッパ層は前記サイドウォールに対して自己整合的に形成されていることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項３】
前記金属材料は、Ｔｉ、Ｍｏ、Ｗ、Ｔａ、Ａｌのいずれか、もしくはそれらの合金からなることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項４】
前記半導体層は、多結晶シリコンからなり、前記ゲート絶縁膜と前記サイドウォールがともに酸化シリコンであることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項５】
前記サイドウォールは、体積密度で１×１０１８／ｃｍ３以上１×１０２１／ｃｍ３以下のＣを含有する酸化シリコンからなることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項６】
前記サイドウォールは、前記ゲート電極の側面に前記エッチングストッパ層を介して形成されていることを特徴とする請求項１記載の薄膜トランジスタ。
【請求項７】
絶縁性基板上にマトリクス状に形成された走査線、及び信号線と、前記走査線と信号線との交点部近傍に形成された薄膜トランジスタと、前記薄膜トランジスタに接続された画素電極と、
を有するアレイ基板と、
前記アレイ基板に対向して配置された対向基板と、
前記アレイ基板と前記対向基板との間隙に挟持された液晶と、
を備えた液晶表示装置において、
前記薄膜トランジスタは、チャネル領域と、チャネル領域の両側に形成されたソース領域及びドレイン領域と、前記チャネル領域と前記ソース領域との間、前記チャネル領域と前記ドレイン領域との間の少なくとも一方に形成された低不純物濃度領域と、を有する半導体層と、
前記チャネル領域上にゲート絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の側方で前記低不純物濃度領域上の少なくとも一部に形成されたサイドウォールと、
前記ゲート絶縁膜と前記サイドウォールとの間に形成されたエッチングストッパ層を備え、前記エッチングストッパ層は金属材料であり前記ゲート電極と電気的に接続されていることを特徴とする液晶表示装置。
【請求項８】
前記サイドウォールは、前記ゲート電極に対して自己整合的に形成され、且つ前記エッチングストッパ層は前記サイドウォールに対して自己整合的に形成されていることを特徴とする請求項７記載の液晶表示装置。
【請求項９】
前記金属材料は、Ｔｉ、Ｍｏ、Ｗ、Ｔａ、Ａｌのいずれか、もしくはそれらの合金からなることを特徴とする請求項７記載の液晶表示装置。
【請求項１０】
前記半導体層は、多結晶シリコンからなり、前記ゲート絶縁膜と前記サイドウォールがともに酸化シリコンであることを特徴とする請求項７記載の液晶表示装置。
【請求項１１】
前記サイドウォールは、体積密度で１×１０１８／ｃｍ３以上１×１０２１／ｃｍ３以下のＣを含有する酸化シリコンからなることを特徴とする請求項７記載の液晶表示装置。
【請求項１２】
前記サイドウォールは、前記ゲート電極の側面に前記エッチングストッパ層を介して形成されていることを特徴とする請求項７記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ、薄膜トランジスタの製造方法、及び液晶表示装置に係り、詳しくはＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を有する薄膜トランジスタに関する。
【０００２】
【従来の技術】
現在、液晶表示装置は駆動回路をアレイ基板上に一体に作り込むという要求に応えるべく、多結晶シリコン（ｐ−Ｓｉ）系の半導体層を用いた薄膜トランジスタ（ＴＦＴ）の研究開発が進められている。
【０００３】
このｐ−ＳｉＴＦＴは、単結晶シリコン薄膜トランジスタと同様にソース・ドレイン間に大きな電圧を印加すると、ブレークダウンやＴＦＴ特性の劣化を引き起こすことが知られている。これらの現象はドレイン近傍への電界の集中により、ホットキャリアが発生することなどが主要因と考えられ、ＴＦＴの微細化が進むにつれ、益々大きな問題となっていく。
【０００４】
この問題を解決するためにＬＤＤ構造が有効であり、単結晶シリコンＴＦＴでは盛んに使われている。
しかしながら液晶表示装置のように、大型のガラス基板等の上ではエッチングの異方性や、低温プロセスの要求等から、単結晶シリコンＴＦＴのプロセスをそのまま用いることができない。
【０００５】
そこで単結晶シリコンのプロセスとは異なる手法でＬＤＤ構造のＴＦＴを形成するアイデアが検討され、例えば、特開平６−１０４２７９号公報にはゲート電極の陽極酸化を利用してサイドウォールを形成する方法、特開平５−１７５２３０、特開平５−２７５４５０号公報にはゲート電極のサイドエッチングを利用する方法、特開平７−３０７４７７号公報には斜め方向からのドーピングを利用する方法、等が開示されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、これらの方法は、サイドウォール幅の制御が充分でなかったり、工程が複雑になるなど、必ずしも満足のいく手法とは言えなかった。
本発明は上記問題点に鑑みなされたもので、簡単に作成でき精度のよいＬＤＤ構造を有する薄膜トランジスタ、薄膜膜トランジスタの製造方法、及び液晶表示装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、ＬＤＤ領域上にサイドウォールを備えたＬＤＤ構造を有する薄膜トランジスタにおいて、ＬＤＤ領域とサイドウォールとの間にエッチングストッパ層を有し、エッチングストッパ層は金属材料であり、ゲート電極と電気的に接続されていることを特徴とする薄膜トランジスタである。
【０００８】
また、本発明は、上記した薄膜トランジスタを画素スイッチング、または駆動回路に用いた液晶表示装置である。
【０００９】
【発明の実施の形態】
以下に、本発明の実施例を図面を参照して詳細に説明する。
（実施例１）
図１にトップゲート型の薄膜トランジスタ１０の構成を示す。絶縁性基板１上に、島状に加工された半導体層２が形成されている。この半導体層２は、中央部にノンドープのチャネル領域２ａ、チャネル領域２ａに隣接して不純物が低濃度にドーピングされた低不純物濃度（ＬＤＤ：Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）領域２ｂ、さらにＬＤＤ領域２ｂに隣接して不純物が高濃度にドーピングされた低抵抗領域（ソース・ドレイン領域）２ｃ、を有している。そしてその半導体層２を覆うようにゲート絶縁膜３が全面に形成されている。さらにゲート絶縁膜３上には、チャネル領域２ａに対応する領域にゲート電極４が形成されており、ＬＤＤ領域２ｂに対応する領域とゲート電極４を覆うようにエッチングストッパ層５が形成されている。そして、ゲート電極４の側方にエッチングストッパ層５を介してサイドウォール６が形成されている。さらに、この上全面に層間絶縁膜７が形成され、ソース電極８、ドレイン電極９が形成されている。ソース電極８とドレイン電極９は、層間絶縁膜７とゲート絶縁膜３に形成されたコンタクトホールを介して低抵抗領域２ｃにそれぞれ接続されている。
【００１０】
次に、この薄膜トランジスタの製造方法を図２を参照しながら工程を追って順に説明する。
まず、ガラス等からなる絶縁性基板１の一主面上に非晶質シリコン（ａ−Ｓｉ）をプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｕｒ  Ｄｅｐｏｓｉｔｉｏｎ）法により０．０５μｍの厚さに成膜する。このａ−Ｓｉ膜にレーザを照射して多結晶化し、多結晶シリコン（ｐ−Ｓｉ）膜とする。次にこのｐ−Ｓｉ膜をフォトリソグラフィによって島状に加工し、半導体層２とする。
【００１１】
そして、この半導体層２を覆うように酸化シリコンを０．１μｍの厚さに成膜し、ゲート絶縁膜３とする。同図（ａ）
続いて、スパッタリング法によりＭｏＷ合金を０．３μｍの厚さに成膜し、フォトリソグラフィによりエッチング加工してゲート電極４を形成する。このエッチング加工には垂直エッチングができるように例えば反応性イオンを用いた異方性ドライエッチングを用いる。
【００１２】
そして、このゲート電極４をマスクとして例えばＰの低濃度ドーピングを行う。ドーピングにはイオン注入を用い、ドーズ量１×１０13／ｃｍ2 、加速電圧６５ｋＶ程度が適当である。同図（ｂ）
次に、ゲート電極４を覆うように、膜厚０．０５μｍのＴｉをスパッタリング法で成膜し、さらに膜厚０．４μｍの酸化シリコンをプラズマＣＶＤ法により成膜する。同図（ｃ）
そして、例えばＲＩＥ（Ｒｅａｃｔｉｖｅ  Ｉｏｎ  Ｅｔｃｈｉｎｇ）によって酸化シリコンを異方性エッチングし、Ｔｉの表面でエッチングを停止させ、サイドウオール６を形成する。このときエッチングガスとしてＣＨＦ3 等を用いるとＴｉに対してエッチング選択比１０以上を確保することができる。同図（ｄ）さらに、Ｔｉを異方性エッチングし、ゲート絶縁膜３の表面でエッチングを停止させ、エッチングストッパ層５を形成する。このときエッチングガスとしてＣＦ4 等を用いるとゲート絶縁膜３を構成している酸化シリコンに対しエッチング選択比５以上を確保することができる。
【００１３】
そして、ゲート電極４、エッチングストッパ層５、サイドウォール６をマスクとして、例えばＰの高濃度ドーピングを行う。ドーピングにはイオン注入を用い、ドーズ量１×１０16／ｃｍ2 、加速電圧６５ｋＶ程度が適当である。同図（ｅ）
次に全面に酸化シリコンなどの層間絶縁膜７を成膜する。
【００１４】
そして、低抵抗領域２ｃのうちの一部領域上のゲート絶縁膜３と層間絶縁膜７とをフォトリソグラフィによってエッチング除去しコンタクトホールを形成する。
【００１５】
そして、スパッタリング法によってＡｌを０．５μｍの膜厚に成膜する。このときＡｌ膜はコンタクトホールを介して低抵抗領域２ｃに接続されている。そしてフォトリソグラフィによってパターニングしソース電極８、ドレイン電極９を形成する。同図（ｆ）
このようにして所望の薄膜トランジスタ１０を得ることができる。
【００１６】
本発明の薄膜トランジスタ１０はサイドウォールを形成するためにゲート絶縁膜３とサイドウォール６を形成する膜との間にサイドウォール６と異なる膜質のエッチングストッパ層５を設けることで、サイドウォール６を形成する際の異方性エッチングの際にゲート絶縁膜３へのダメージを抑えることができる。ここで、「異なる膜質」とは、あるエッチング条件でエッチング選択比が異なることを意味し、たとえ膜を構成する材質が同じであっても、組成、不純物の濃度、その他成膜条件等によりエッチング選択比が異なるものであれば、「異なる膜質」の範中にはいる。
【００１７】
また、本実施例のようにエッチングストッパ層５に導電材料を用いゲート電極４に接続すると、エッチングストッパ層５が実効的にゲート電極の一部となり、ＬＤＤ領域２ｂにゲート電極４がオーバーラップする構造とすることができる。この構造では、通常のＬＤＤ構造と同様にドレイン端での電界強度が緩和されると共に、ＬＤＤ領域２ｂでのシリーズ抵抗によるオン電流低下を軽減することができる。またエッチングストッパ層５は半導体材料でも同様の効果を得られるが、そのときは不純物をドーピングする等によって抵抗を下げた材料を用いると良い。
【００１８】
さらに、サイドウォール６の材料としては酸化シリコン、窒化シリコン、酸窒化シリコン等の中から、エッチングストッパ層５はＴｉ、Ｍｏ、Ｗ、Ｔａ、Ａｌ等の中から選ばれた材料を用いるとエッチングの選択比、形状制御、ＴＦＴ特性、等の面で良好である。さらに言えば、サイドウォール６の材料としては窒化シリコンよりも酸化シリコン、酸窒化シリコン等の方がより優れている。これらの膜はラジカルでの等方的なエッチング速度が、イオンを用いた異方性エッチングの速度に比べて遅い傾向にあるからである。特に有機シラン、例えばテトラエトキシシラン（ＴＥＯＳ）を用いて形成した酸化シリコン膜はゲート電極への等方的な被覆性に優れており、サイドウォールの形状制御性に優れている。
【００１９】
本実施例においては薄膜トランジスタの特性上、ゲート絶縁膜３にシリコン酸化膜を用いているが、本発明のエッチングストッパ層を介在させることで、サイドウォール６にも酸化シリコン膜を用いることが可能になるわけである。つまり、本発明によって、ゲート絶縁膜３に使われている材料と同じ材料もしくは選択比の小さい材料もサイドウォール６の材料として選定することが可能になる。
【００２０】
また、有機シランを用いて形成した酸化シリコン膜はＣを含有することが特徴である。本発明のサイドウォールにこの膜を用いる場合、Ｃの濃度が低いと被覆性が悪化する問題があり、Ｃの濃度が高いと充分な絶縁性が得られないと言う問題がある。充分な被覆性と絶縁性を有するＣの濃度は体積密度で１×１０18／ｃｍ3 以上１×１０21／ｃｍ3 以下の範囲が好適であることを見出した。
なお、本実施例ではチャネル領域の両側にＬＤＤ領域を形成したが、チャネル領域の片側（ドレイン側）のみにＬＤＤ領域を形成することもある。
【００２１】
（実施例２）
次に、ボトムゲート型の薄膜トランジスタ６０の構成を図３（ｅ）を参照して説明する。絶縁性基板６１上にゲート電極６２がパターン形成されており、このゲート電極６２を覆うようにゲート絶縁膜６３が形成されている。
【００２２】
そしてゲート絶縁膜６３上に半導体層６４がパターン形成されている。この半導体層６４中央部にチャネル領域６４ａ、チャネル領域６４ａに隣接して不純物が低濃度にドーピングされたＬＤＤ領域６４ｂ、さらにＬＤＤ領域６４ｂに隣接して不純物が高濃度にドーピングされた低抵抗領域６４ｃを有している。
【００２３】
そしてこの低抵抗領域にソース電極６５、ドレイン電極６６が接続されている。
また、半導体層のチャネル領域６４ａ上にはマスク材６７が形成され、さらにＬＤＤ領域６４ｂ上にはエッチングストッパ層６８、及びサイドウォール６９が形成されている。
【００２４】
次にこの薄膜トランジスタの製造方法を図３を参照して説明する。
まず、ガラス等からなる絶縁性基板６１の一主面上に例えばＭｏＷ、ＭｏＴａ、Ｃｒ、Ａｌ等の金属膜を成膜し、パターニングしてゲート電極６２とする。
【００２５】
さらにこのゲート電極６２を覆うように例えば窒化シリコンを全面に成膜してゲート絶縁膜６３とする。
さらに、ゲート絶縁膜６３上に半導体層６４として多結晶シリコンをパターン形成する。多結晶シリコンは、非晶質シリコンを成膜した後に熱、及びエネルギービーム等により多結晶化する方法、又は元々多結晶シリコンを成膜する方法、等様々な方法がある。
【００２６】
次に、マスク材６７を均一に成膜し、半導体層のチャネル領域６４ａに対応する領域を残すようにパターニングを行う。このパターニングは垂直に近い方が好ましい。
【００２７】
次にこのマスク材６７をマスクとして半導体層６４中に不純物をドーピングする。同図（ａ）
そして、マスク材６７を覆うようにエッチングストッパ層６８を成膜し、さらにその上から例えば酸化シリコンを成膜する。同図（ｂ）
次に、例えばＲＩＥによって酸化シリコンを異方性エッチングし、エッチングストッパ層の表面でエッチングを停止させ、サイドウォール６９を形成する。同図（ｃ）
さらに、エッチングガスを変えることにより、サイドウォール６９をマスクとしてエッチングストッパ層６８をエッチング除去する。
【００２８】
そして、マスク材６７、エッチングストッパ層６８、サイドウォール６９をマスクとして再び不純物をドーピングし、低抵抗領域６４ｃを形成する。同図（ｄ）
さらに低抵抗領域６４ｃに接続するようにソース電極６５、ドレイン電極６６を形成して所望の薄膜トランジスタ６０を得る。同図（ｅ）
本実施例の薄膜トランジスタ６０においては、マスク材６７、エッチングストッパ層６８、サイドウォール６９等は低抵抗領域６４ｃ形成のための不純物ドーピングを終えたら、取り除いてもかまわない。取り除かない場合には、これらの材質は絶縁体であることが好ましい。
【００２９】
また、本実施例は半導体層６４の上に直接マスク材６７を形成したが、半導体層６４の上に絶縁膜を介してマスク材６７を形成しても良い。
【００３０】
（実施例３）
次に本発明の液晶表示装置を図４、及び図５を用いて詳細に説明する。
【００３１】
図４は本実施例の液晶表示装置の断面図である。液晶表示装置はアレイ基板３１と、このアレイ基板３１に対向配置された対向基板３２と、アレイ基板３１と対向基板３２とに挟持された液晶３３とを備えている。
【００３２】
アレイ基板３１には、表示領域に画素スイッチング用の薄膜トランジスタ５０ａと、それに接続して画素電極３６が形成されている。さらに非表示領域には駆動回路用の薄膜トランジスタ５０ｂ群が形成されている。そしてそれらを覆うように配向膜３７が形成されている。
【００３３】
また、対向基板３２には、表示領域にカラーフィルタ３８が、表示領域の外周を囲むように遮光膜３９が形成され、全面に対向電極４０、配向膜４１が形成されている。
【００３４】
そして、アレイ基板３１と対向基板３２とをそれぞれの電極が形成された面を対向させて、シール材４２によって貼り合わせている。
さらに、アレイ基板３１と対向基板３２とのそれぞれの外側の面には偏光板４３、４４が設けられている。
【００３５】
また、図５は本実施例の液晶表示装置の平面図である。アレイ基板３１の表示領域には、走査線３４と信号線３５がマトリクス状に配列され、その交点部近傍に上述した画素スイッチング用の薄膜トランジスタ５０ａが配置されている。そして走査線３４と信号線３５とで形成されるマトリクス状の開口部に対応して画素電極３６が形成されている。
【００３６】
また、アレイ基板３１の非表示領域には駆動回路用の薄膜トランジスタ５０ｂ群が作り込まれている。
上記した画素スイッチング用の薄膜トランジスタ５０ａと駆動回路用の薄膜トランジスタ５０ｂに（実施例１、２）で詳述した薄膜トランジスタ１０、または６０を用いている。なお、駆動回路用の薄膜トランジスタ５０ｂにはｐ型とｎ型の薄膜トランジスタを用いてＣ−ＭＯＳ回路を採ることが一般的であり、電界集中に起因する劣化現象はｎ型に比べてｐ型の方が程度が軽いので、ｎ型の薄膜トランジスタのみに上述したＬＤＤ構造を採用することもできる。
【００３７】
また、本発明は、薄膜トランジスタの上に絶縁膜を介して画素電極を設ける、いわゆる画素上置き構造のアレイ基板や、カラーフィルタ、遮光膜等が形成されたアレイ基板を用いる液晶表示装置にも適用できる。
【００３８】
【発明の効果】
本発明によれば、サイドウォールを形成する際のエッチングでサイドウォールの下層となる層にダメージを与えることなく、ＬＤＤ領域を有する薄膜トランジスタを作成することができる。
【００３９】
また、本発明によれば、使用することのできるサイドウォール材料のバリエーションが増え、構造、プロセス等の条件により好適なサイドウォール材料を選ぶことが可能になる。
【図面の簡単な説明】
【図１】本発明の実施例１における薄膜トランジスタの断面図である。
【図２】本発明の実施例１における薄膜トランジスタの製造工程を示す図である。
【図３】本発明の実施例２における薄膜トランジスタの製造工程を示す図である。
【図４】本発明の実施例３における液晶表示装置の断面図である。
【図５】本発明の実施例３における液晶表示装置の平面図である。
【符号の説明】
１、６１…絶縁性基板
２、６４…半導体層
３、６３…ゲート絶縁膜
４、６２…ゲート電極
５、６８…エッチングストッパ層
６、６９…サイドウォール
１０、６０…薄膜トランジスタ
３１…アレイ基板
３２…対向基板
３３…液晶
３４…走査線
３５…信号線
３６…画素電極
６７…マスク材
【図１】
0003762002.tif 000002
【図２】
0003762002.tif 000003
【図３】
0003762002.tif 000004
【図４】
0003762002.tif 000005
【図５】
0003762002.tif 000006