(57)【特許請求の範囲】
【請求項１】
絶縁性支持基板上に作製された複数の半導体チップ搭載用基板の半導体チップ搭載領域部にダイボンディング材を接着する方法であって、
離型性シ−トの片面に所定形状の膜状体ダイボンディング材が複数形成されたダイボンディング材転写用フィルムと、前記絶縁性支持基板とを、複数の前記膜状体ダイボンディング材が複数の前記半導体チップ搭載領域部の各々に対向するように位置合わせして重ね、熱圧着する工程、および前記離型性シ−トを剥離する工程、を備えることを特徴とする、絶縁性支持基板上に作製された複数の半導体チップ搭載用基板の半導体チップ搭載領域部にダイボンディング材を接着する方法。
【請求項２】
前記離型性シ−トの、前記膜状体ダイボンディング材が形成される面の表面エネルギーが２０〜５０ｅｒｇ／ｃｍ2である、請求項１に記載の方法。
【請求項３】
前記膜状体ダイボンディング材は、粘度が１００〜１０００ポイズのダイボンディング材ワニスを前記離型性シ−トの片面にパターニングして形成される、請求項１または２に記載の方法。
【請求項４】
前記位置合わせは、前記ダイボンディング材転写用フィルムおよび前記絶縁性支持基板の所定位置にガイド穴を設け、該ガイド穴をガイドピン付き治具のガイドピンに通して行うことを特徴とする、請求項１〜３のいずれか１項に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケ−ジ用チップ支持基板の製造法、半導体パッケ−ジ、半導体パッケ−ジの製造法、半導体パッケ−ジ用チップ支持基板の製造用絶縁材転写用シ−トに関する。
【０００２】
【従来の技術】
半導体の集積度が向上するに従い、入出力端子数が増加している。従って、多くの入出力端子数を有する半導体パッケージが必要になった。一般に、入出力端子はパッケージの周辺に一列配置するタイプと、周辺だけでなく内部まで多列に配置するタイプがある。前者は、ＱＦＰ（Ｑｕａｄ  Ｆｌａｔ  Ｐａｃｋａｇｅ）が代表的である。これを多端子化する場合は、端子ピッチを縮小することが必要であるが、０．５ｍｍピッチ以下の領域では、配線板との接続に高度な技術が必要になる。後者のアレイタイプは比較的大きなピッチで端子配列が可能なため、多ピン化に適している。従来、アレイタイプは接続ピンを有するＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）が一般的であるが、配線板との接続は挿入型となり、表面実装には適していない。このため、表面実装可能なＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）と称するパッケージが開発されている。
【０００３】
一方、電子機器の小型化に伴って、パッケージサイズの更なる小型化の要求が強くなってきた。この小型化に対応するものとして、半導体チップとほぼ同等サイズの、いわゆるチップサイズパッケージ（ＣＳＰ；  Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）が提案されている。これは、半導体チップの周辺部でなく、実装領域内に外部配線基板との接続部を有するパッケージである。具体例としては、バンプ付きポリイミドフィルムを半導体チップの表面に接着し、チップと金リード線により電気的接続を図った後、エポキシ樹脂などをポッティングして封止したもの（ＮＩＫＫＥＩ  ＭＡＴＥＲＩＡＬＳ  ＆  ＴＥＣＨＮＯＬＯＧＹ  ９４．４，Ｎｏ．１４０，ｐ１８−１９）や、仮基板上に半導体チップ及び外部配線基板との接続部に相当する位置に金属バンプを形成し、半導体チップをフェースダウンボンディング後、仮基板上でトランスファーモールドしたもの（Ｓｍａｌｌｅｓｔ  Ｆｌｉｐ−Ｃｈｉｐ−Ｌｉｋｅ  Ｐａｃｋａｇｅ  ＣＳＰ；  ＴｈｅＳｅｃｏｎｄ  ＶＬＳＩ  Ｐａｃｋａｇｉｎｇ  Ｗｏｒｋｓｈｏｐ  ｏｆ  Ｊａｐａｎ，ｐ４６−５０，１９９４）などがある。
従来提案されている半導体パッケージの多くは、小型で高集積度化に対応できかつパッケージクラックを防止し信頼性に優れしかも生産性に優れるものではない。
また、バンプ付きポリイミドフィルム等のチップ搭載用基板に半導体チップを接着し実装するダイボンデイング材を、チップ搭載用基板に接着する必要がある。従来は、液状体ダイボンデイング材をデイスペンサで塗布するか、膜状体（フィルム状）ダイボンデイング材を熱圧着している。
【０００４】
【発明が解決しようとする課題】
このような方法は、複雑なシーケンス制御や画像位置合わせなど装置の精密化が要求され、さらには、個片貼り付けが多くタクトタイムの削減に制限がある。膜状体（フィルム状）ダイボンデイング材は仮置きや貼り付けを個片で行うため、特に圧着時間を大きくするばあいにタクト時間増大となるため、圧着条件は容易に変更できない。
本発明は、パッケージクラックを防止し信頼性に優れる小型の半導体パッケ−ジの製造を可能とする半導体パッケ−ジ用チップ支持基板を提供するものであり、ダイボンデイング材のチップ搭載用基板への接着において安価にタクトタイムを短縮する方法を与えるものである。
【０００５】
【課題を解決するための手段】
本発明の半導体パッケ−ジ用チップ支持基板の製造法は、
Ａ．半導体チップ実装用端子、引き回し配線及び外部接続用端子を備えた導電体が形成された絶縁性支持基板を準備する工程、
Ｂ．離型性シ−トの所定箇所に接着性と絶縁性を確保した所定形状の絶縁材層が形成された絶縁材転写用シ−トを準備する工程、
Ｃ．前記絶縁性支持基板の半導体チップ搭載領域部に、前記絶縁材転写用シ−トの前記所定形状の絶縁材層を対向させ、前記絶縁性支持基板と前記絶縁材転写用シ−トとを加圧し、前記所定形状の絶縁材層を前記離型性シ−トから前記絶縁性支持基板の半導体チップ搭載領域部に転写する工程、
Ｄ．前記離型性シ−トを剥離する工程
を備えることを特徴とするものである。
【０００６】
本発明の半導体パッケ−ジ用チップ支持基板の製造法では、導電体は半導体チップ搭載領域を備えたものであり、絶縁性支持基板の半導体チップ搭載領域部には前記導電体の半導体チップ搭載領域が含まれるようにすることができる。
【０００７】
また本発明の半導体パッケ−ジ用チップ支持基板の製造法では、絶縁性支持基板の半導体チップ搭載領域部にベントホ−ルが設けられており、絶縁材転写用シ−トの前記ベントホ−ルに対向した箇所にベントホールより大きい切り欠きが設けられているようにするこたができる。
【０００８】
本発明の半導体パッケ−ジは、本発明の方法で製造された半導体パッケ−ジ用チップ支持基板の絶縁材層を介して半導体チップを搭載させた半導体パッケ−ジである。
【０００９】
本発明の半導体パッケ−ジの製造法は、
ａ．半導体チップ実装用端子、引き回し配線及び外部接続用端子を備えた導電体が形成された絶縁性支持基板を準備する工程、
ｂ．離型性シ−トの所定箇所に接着性と絶縁性を確保した所定形状の絶縁材層が形成された絶縁材転写用シ−トを準備する工程、
ｃ．前記絶縁性支持基板の半導体チップ搭載領域部に、前記絶縁材転写用シ−トの前記所定形状の絶縁材層を対向させ、前記絶縁性支持基板と前記絶縁材転写用シ−トとを加圧し、前記所定形状の絶縁材層を前記離型性シ−トから前記絶縁性支持基板の半導体チップ搭載領域部に転写する工程、
ｄ．前記離型性シ−トを剥離する工程
ｅ．前記絶縁性支持基板の半導体チップ搭載領域部に転写された前記所定形状の絶縁材層を介して半導体チップを搭載させる工程、
を備えるとともに、
前記離型性シ−トを剥離する工程（ｄ）を
前記絶縁性支持基板の半導体チップ搭載領域部に転写された前記所定形状の絶縁材層を介して半導体チップを搭載させる工程（ｅ）の直前に行うことを特徴とする半導体パッケ−ジの製造法。
【００１０】
本発明の半導体パッケ−ジ用チップ支持基板の製造用絶縁材転写用シ−トは、離型性シ−トの所定箇所に接着性と絶縁性を確保した所定形状の液状絶縁材層を形成し、後に絶縁性支持基板に転写するため接着性を著しく損なわないまでに乾燥した絶縁材転写用シ−トである。
【００１１】
【発明の実施の形態】
本発明が適用できる半導体パッケ−ジ用チップ支持基板（チップ搭載用基板）の具体例の断面図を図１、２に示す。これらは、少なくともインナー接続部（半導体チップ実装用端子）とアウター接続部（外部接続用端子）への引き回し配線を備えた導電体１とこれと導通したアウター接続部（外部接続用端子）が設けられる絶縁性支持基板２からなる。３は半導体チップ搭載領域部であり、図１、２は半導体パッケ−ジ用チップ支持基板（チップ搭載用基板）の構成１単位４となる。
図１は、導電体１が半導体チップ搭載領域部３の周辺に配置され、一般に知られるＰＧＡ（Ｐｉｎ  Ｇｒｉｄ  Ａｒｒａｙ）、ＢＧＡ（Ｂａｌｌ  Ｇｒｉｄ  Ａｒｒａｙ）がこれに対応する。一方、図２は半導体チップ搭載領域部３に導電体１のアウター接続部への引き回し配線を配置した構造であり、図１と比べてパッケージ寸法を縮小できる。すなわちこの導電体は、半導体チップ実装用端子、引き回し配線及び外部接続用端子、半導体チップ搭載領域を備えたものである。この構造はＣＳＰ（Ｃｈｉｐ  Ｓｉｚｅ  Ｐａｃｋａｇｅ）をもくろむ構造である。
【００１２】
本発明は、図３に示す様にチップ搭載用基板が多面で作製された基板を前提とする。すなわち、本発明は図１、２に示す半導体パッケ−ジ用チップ支持基板（チップ搭載用基板）の構成１単位４が多数作製された基板に好適に適用される。このチップ搭載用基板が多面で作製された基板の所定位置にガイド穴５を設ける。図３に示すガイド穴５を設けかつチップ搭載用基板の構成１単位が多面付けされた基板を以下配線基板６と呼ぶ。
次に、図４に示す望ましくは透明の離型性シ−ト７に膜状体ダイボンデイング材８を例えば印刷法によりパターニング及び熱処理して形成し、配線基板６のガイド穴５に対向したのガイド穴９を設ける。この図４に示すガイド穴９を設けた膜状体ダイボンデイング材８付き離型シ−トを以下Ｄ／Ｂ材転写フィルム１０と呼ぶ。Ｄ／Ｂ材転写フィルム１０のガイド穴９を配線基板６のガイド穴５と対向させ、かつ配線基板６の半導体チップ搭載領域部３とＤ／Ｂ材転写フィルム１０のダイボンデイング材８側が接着する様に配置して熱圧着する。この工程を以下Ｄ／Ｂ材フィルム仮貼り転写と呼ぶ。
【００１３】
【実施例】
図５、６により本発明の１実施例を説明する。まず図５によりＤ／Ｂ材転写フィルム作製方法を説明する。
離型性シ−ト１０としてＰＥＴフィルム、ＯＰＰフィルム（延伸ポリプロピレンフィルム）、ＴＰＸ（メチルペンテンコポリマ）フィルムなど、表面エネルギーが２０〜５０ｅｒｇ／ｃｍ2で、望ましくは透明性のあるフィルムを所定の大 きさ（縦２５０ｍｍ、横３００ｍｍ、厚さ５０μｍ）に切り出す（図５（ａ））。離型性シ−ト１０の片面にＤ／Ｂ材ワニス（粘度１００〜１０００ポイズ：Ｅ型  粘度計１回転／分）をスクリーンメッシュ或いは望ましくはメタルマスクを用いて所定のパターン１１を印刷する。このとき、ガイド穴９と場合により追加して後述するベントホール対向穴を穴明けするための基準となるＫおよびＫ’とよぶマークパターン１２も印刷する（図５（ｂ））。これをガラスエポキシ基板にのせ、４隅をマイラテープで固定し、乾燥する。この後、Ｋ、Ｋ’をパンチング穴明けする。１３はパンチング穴（直径３．１５ｍｍ）である（図５（ｃ））。このパンチング穴１３を基準にしてＮＣ穴明け装置でガイド穴９、場合によりベントホール対向穴を穴明けする。これにより、Ｄ／Ｂ材転写フィルムができる（図５（ｄ））。
【００１４】
Ｄ／Ｂ材ワニスとしては、例えば
【化１】
0003826458.tif 000002
（ただし、ｎ＝２〜２０の整数を示す。）
で表されるテトラカルボン酸二無水物（１）の含量が全テトラカルボン酸二無水物の７０モル％以上であるテトラカルボン酸二無水物と、ジアミンを反応させて得られるポリアミド酸、ポリイミド樹脂、更にエポキシ樹脂等の熱硬化性樹脂を必要に応じて有機溶媒に溶解させたワニスがある。更にこれにシリカ、アルミナ、等の無機物質フィラーを含有させることもできる。またソルダ用絶縁材として市販されているもの、例えば太陽インク製商品名ＰＳＲ−４００ＡＵＳ５等の使用できる。
【００１５】
図６により、Ｄ／Ｂ材フィルム仮貼り転写工程を説明する。
Ｄ／Ｂ材仮貼り転写では、まずＤ／Ｂ材転写フィルムの切り出しを行う（図６（ａ））。配線基板とＤ／Ｂ材転写フィルムの大きさが対応していればこの切り出しは必要ない。次に（図６（ｂ））に示す転写フィルム治具固定ではガイドピン付き治具１４に厚さ２．５ｍｍのシリコンゴム１５、厚さ１．０ｍｍのシリコン板１６の順に設置しておく。この上にガイド穴を通す様に、Ｄ／Ｂ材転写フィルム９をＤ／Ｂ材を上にして設置する。この後、（図６（ｃ））に示すように配線基板６の半導体チップ搭載領域部を下にして、ガイド穴を通す様に配線基板６を設置する。そして上下を０．１厚のテフロンシート１７で挟み込む。この後、この構成品を熱圧着する。この時に構成品の下側は常温の平坦な金属板に設置し、上側は熱源を有する表面が平坦な金属により加圧する。圧着後、構成品を解体し、配線基板６に転写されたＤ／Ｂ材転写フィルムの離型性シ−ト１０を剥離する（図６（ｄ））。最後に、Ｄ／Ｂ材の残溶剤量を調整するため乾燥する（図６（ｅ））。構成品の熱圧着はロ−ルでも良い。
【００１６】
このようにして作製された、チップ搭載用基板の断面を図７、８に示す。１８は配線基板に転写されたＤ／Ｂ材である。特に図８に示す様に、半導体チップ搭載領域を備えた２以上の導電体が形成されておりこの２以上の導電体の半導体チップ搭載領域にわたって半導体チップが搭載される場合、すなわち半導体チップ搭載領域を備えた２以上の導電体にわたって半導体チップ搭載領域部が構成されるチップ搭載用基板の場合には、圧着条件により所定配線間（導電体間）に間隙を持たせたままテント状にＤ／Ｂ材を形成できる他、埋め込み率を容易に制御できる。
すなわち、所定配線の端面（導電体の端面）と絶縁性支持基板表面と転写形成されたＤ／Ｂ材下面とで空隙が形成されるように、テント状にＤ／Ｂ材を形成すろようにすることができる。また前記空隙にＤ／Ｂ材が所定量埋め込まれるように埋め込み率を容易に制御することができる。
【００１７】
図９にベントホール１９を有する場合のチップ搭載用基板の断面図を示す。２０は外部接続のためのはんだボールを接続するための接続穴、２１はＤ／Ｂ材を支持するためのダミ−パタ−ンを示す。この図からも推察できるが、はんだボールを接続するリフローやマザーボードに実装する際のリフロー信頼性は、前記空隙の間隙率が高いほど膨張蒸気の逃げ道となる有効体積が大となり大きくなる。図１０は、図９のチップ搭載用基板の平面図である。
所定配線間の絶縁性が充分に確保されない場合においては、前記空隙の間隙の埋め込み率を圧着条件により変えることができる。埋め込み率を高くすると、図１１に示す様に、チップ（図示せず）とＤ／Ｂ材１８界面に間隙が残りベントホール１９による蒸気の逃げ道がなくなる。そこで図１２に示すようにベントホール１９と対向した箇所のＤ／Ｂ材転写フィルム９を、図５（ｄ）のガイド穴明け工程で穴明けしておく。この時の転写位置関係を図１２に示す。Ｄ／Ｂ材フィルム仮貼り転写により図１３の断面を持つチップ搭載用基板が得られる。この場合は、所定配線間の絶縁性が充分に確保されるように空隙間隙の埋め込み率を高くしかつベントホール１９による蒸気の逃げ道も確保することができる。
【００１８】
【発明の効果】
以上の発明により個々の膜状体ダイボンデイング材の接着において大幅なタクトタイム短縮が可能となる。
【図面の簡単な説明】
【図１】本発明が適用できる半導体パッケ−ジ用チップ支持基板（チップ搭載用基板）の具体例を示す断面図。
【図２】本発明が適用できる半導体パッケ−ジ用チップ支持基板（チップ搭載用基板）の具体例を示す断面図。
【図３】半導体パッケ−ジ用チップ支持基板（チップ搭載用基板）の構成１単位４が多数作製された基板の平面図。
【図４】Ｄ／Ｂ材転写フィルムの断面図。
【図５】Ｄ／Ｂ材転写フィルム作製工程を説明する断面図。
【図６】Ｄ／Ｂ材フィルム仮貼り転写工程を説明する断面図。
【図７】本発明の半導体パッケ−ジ用チップ支持基板（チップ搭載用基板）の断面図。
【図８】本発明の半導体パッケ−ジ用チップ支持基板（チップ搭載用基板）の断面図。
【図９】本発明の半導体パッケ−ジ用チップ支持基板（チップ搭載用基板）の断面図。
【図１０】図９の半導体パッケ−ジ用チップ支持基板（チップ搭載用基板）の平面図。
【図１１】ベントホール部を拡大した半導体パッケ−ジ用チップ支持基板（チップ搭載用基板）の断面図。
【図１２】ベントホールと対向したＤ／Ｂ材転写フィルムの位置関係を示すの断面図。
【図１３】本発明の半導体パッケ−ジ用チップ支持基板（チップ搭載用基板）の断面図。
【符号の説明】
１．導電体
２．絶縁性支持基板
３．半導体チップ搭載領域部
４．半導体パッケ−ジ用チップ支持基板の構成１単位
５．ガイド穴
６．配線基板
７．離型性シ−ト
８．膜状体ダイボンデイング材
９．ガイド穴
１０．Ｄ／Ｂ材転写フィルム
１１．所定のパターン
１２．マークパターン
１３．パンチング穴
１４．ガイドピン付き治具
１５．シリコンゴム
１６．シリコン板
１７．テフロンシート
１８．転写されたＤ／Ｂ材
１９．ベントホール
２０．ボール用接続穴
２１．ダミ−パタ−ン
【図１】
0003826458.tif 000003
【図２】
0003826458.tif 000004
【図３】
0003826458.tif 000005
【図４】
0003826458.tif 000006
【図５】
0003826458.tif 000007
【図６】
0003826458.tif 000008
【図７】
0003826458.tif 000009
【図８】
0003826458.tif 000010
【図９】
0003826458.tif 000011
【図１０】
0003826458.tif 000012
【図１１】
0003826458.tif 000013
【図１２】
0003826458.tif 000014
【図１３】
0003826458.tif 000015