(57)【特許請求の範囲】
【請求項１】
カソード領域である一導電型半導体基体の一主面にあって溝を複数有し、
前記溝の断面はＵ字型をなし、
前記各溝の内面に絶縁膜を有し、
前記絶縁膜に接して前記溝の内部を埋め立てるように導体を有し、
前記絶縁膜と前記導体によって前記半導体基体から絶縁された溝型絶縁電極を形成し、
前記絶縁膜に隣接する前記主面に同一導電型の第１アノード領域と、反対導電型の第２アノード領域とを有し、
前記導体は前記絶縁膜を介して隣接する前記半導体基体中に空乏領域を形成するような仕事関数の材料からなり、
前記溝の、各側壁同士の間隔は、対抗する側壁のない前記溝から発した前記空乏領域の幅の１.６倍以下であり、
前記溝の側壁に沿って前記第１アノード領域界面から前記溝の底部までの距離は前記側壁同士の間隔の２乃至３倍以上である、
ことを特徴とする双極性整流素子。
【請求項２】
前記第２アノード領域の端部から、導通時の前記半導体基体中の少数キャリアの拡散長以上離れた箇所に前記第１アノード領域の一部が存在することを特徴とする請求項１に記載の双極性整流素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は双極性整流素子の構造に関する。
【０００２】
【従来の技術】
従来の高耐圧ｐｉｎダイオードでは、順バイアス状態において両極性のキャリアがドリフト領域内に大量に蓄積した。よって、ターンオフ時の逆回復電流も大きく、逆回復時間も長かった。
【０００３】
【発明が解決しようとする課題】
このようなダイオードを、たとえば図９に示すような直流モータ駆動回路（１４は直流モータ等の誘導負荷）の環流ダイオードとして使用した場合、駆動トランジスタ１５のターンオン時にダイオード１６の逆回復電流が駆動トランジスタ１５の主電流に重畳し、大きな電流オーバーシュートに続いて急激な電流変動を引き起こし、回路内の電気的振動を誘発するなどの可能性があった。また、ダイオード１６のターンオン時には最初に多数キャリアがｐｎ接合前面に或る程度の濃度になるまで蓄積してからでなければ少数キャリアの注入は起こらず、速いターンオンをさせようとしても瞬間的に大きな順バイアス電圧がかかるばかりで、ターンオン時間の短縮には限度があった。すなわち、この現象は、同じく図９の回路で駆動トランジスタ１５のターンオフ時の端子間電圧の大きなオーバーシュートとなって反映され、同じくその過渡電圧の収まる時、急激な電圧変化が回路内に電気的振動を誘発する可能性があった。
【０００４】
本発明はこのような課題を解決し、高い耐圧をもち、かつターンオン時やターンオフ時に電気的振動を誘発する可能性の少ない良好なターンオン特性、ターンオフ特性を有する双極性整流素子を実現することを目的としている。
【０００５】
【課題を解決するための手段】
上記の目的を達成するため、本発明においては特許請求の範囲に記載するような構成をとる。すなわち、請求項１に記載の発明においては、カソード領域である一導電型（例えばｎ型）半導体基体（後記図１の実施の形態ではカソード領域１およびドリフト領域２に相当）の一主面にあって溝を複数有し、前記溝の断面はＵ字型をなし、前記各溝の内面に絶縁膜を有し、前記絶縁膜に接して前記溝の内部を埋め立てるように導体を有し、前記絶縁膜と前記導体によって前記半導体基体から絶縁された溝型絶縁電極を形成し、前記絶縁膜に隣接する前記主面に同一導電型の第１アノード領域と、反対導電型（ここではｐ型）の第２アノード領域とを有し、前記導体は前記絶縁膜を介して隣接する前記半導体基体中に空乏領域を形成するような仕事関数の材料からなり、前記溝の、各側壁同士の間隔は、対抗する側壁のない前記溝から発した前記空乏領域の幅の１.６倍以下であり、前記溝の側壁に沿って前記第１アノード領域界面から前記溝の底部までの距離は前記側壁同士の間隔の２乃至３倍以上である、ように構成している。なお、この構成は、例えば後記第１の実施の形態に相当する。
【０００６】
また、請求項２に記載の発明は、前記第２アノード領域の端部から、導通時の前記半導体基体中の少数キャリアの拡散長以上離れた箇所に前記第１アノード領域の一部が存在するように構成している。なお、この構成は、例えば後記第２の実施の形態に相当する。
【０００７】
上記のような構造の作用について説明する。まず請求項１の構成について。
【０００８】
前記溝の中にあって前記絶縁膜にて前記半導体基体とは絶縁された前記導体を「溝型絶縁電極」と呼ぶことにする。前記半導体基体のうち、この溝型絶縁電極同士に挟まれた部分には空乏層によるポテンシャル障壁が形成される。前記アノード電極を基準にした前記カソード領域の電位が、前記絶縁膜から前記カソード領域に向かって空乏層が伸びるような極性（ここでは電位が高い）場合、カソード電界は前記溝型絶縁電極に阻止されて同一導電型（ここではｎ型）の第１アノード領域の近傍には僅かしか影響しないか、もしくは全く影響しない。この電位の極性が逆転（ターンオン）すると、最初はカソード側から来た多数キャリア（ここでは電子）がポテンシャル障壁を乗り越えてアノード側へ流れる。つぎに、前記第２アノード領域からドリフト領域へ直接少数キャリア（ここでは正孔）が注入されると、通常の双極性ダイオードにおける順バイアス状態となる。この時点で少数キャリア（ここでは正孔）は前記溝型絶縁電極のポテンシャル障壁を完全に無効にし、多数キャリア（ここでは電子）はカソード側から第１アノード領域へより一層流れやすくなる。よって、一定の順バイアス電流を流した場合、単純なｐｉｎダイオードの順バイアス状態と比べ、ドリフト領域に溜まるキャリアの密度は低い。さらに、極性が順バイアス状態から逆バイアス状態へと移行（ターンオフ）する際には、ドリフト領域内のキャリア濃度は前記第１アノード領域の存在のために比較的低くなっているので、逆回復電流も小さい。また、後記実施の形態で説明するように、素子の導通状態における電圧シフトは、チャネル厚みＨ、絶縁膜厚ｔoxあるいはフェルミ・ポテンシャルφpを調節することなどで調節可能である。
【０００９】
また、前記請求項２の構成においては、上記の作用に加えて、ターンオフ時に極性が逆転しても、第１アノード領域に隣接する前記溝型絶縁電極の界面から過剰な正孔が排除される速度が遅い領域があり、ターンオフ後期の電流終息が緩慢になる。
【００１０】
【発明の効果】
上記のような本発明のような構成とすると、まず請求項１においては、
１．ターンオフ時の逆回復電流が小さい。
２．急速ターンオン時の初期順バイアス電圧が低く、オーバーシュート後の回復が緩慢で、これを組み込んだ回路に電気的振動を誘発する可能性が低い。
３．順バイアス時の電圧シフトを調節できる、という効果がある。
さらに請求項２においては、
４．ターンオフ時の逆回復後の電流終息が緩慢で、これを組み込んだ回路に電気的振動を誘発する可能性が低い。というさらなる効果がある。
【００１１】
【発明の実施の形態】
（第１の実施の形態）
図１、図２、図３は本発明第１の実施の形態である半導体装置の構造を示した図であり、前記請求項１に対応する。ここでは半導体としてシリコンを例に説明する。図１は斜視図、図２は図１の側面と同じ断面図、図３は図１の上面と同じ表面図である。図中番号、１はｎ+型カソード領域、１１はカソード電極、２はｎ-型ドリフト領域で、ここでは耐圧が約３００Ｖの素子を想定し不純物濃度８×１０14ｃｍ~3とする。３はｎ+型の第１アノード領域、４はｐ+型の第２アノード領域、５は絶縁膜で、ここでは二酸化珪素からなる。６はここではｐ+型ポリシリコンであり、ドリフト領域２の表面に設けられた溝に形成されたこれら５と６の構造を合わせて「溝型絶縁電極」７と呼ぶことにする。また、２つの溝型絶縁電極７に挟まれたドリフト領域２の一部分をここでは「チャネル」８と呼び、さらに図中、Ｌを「チャネル長」、Ｈを「チャネル厚み」と呼ぶことにする。なお、図１と図３では、説明のため図２に図示したアノード電極１３を省いている。また、図２中の破線は、紙面の向こう側にある溝型絶縁電極を暗示している。
【００１２】
次に、本実施の形態における動作について説明する。図４は図１中の線分Ｃ−Ｃに沿ったエネルギーバンド図である。一点鎖線はｎ-型ドリフト領域２の中性状態の導電帯の位置であるが、この領域では絶縁膜５を介して両側のｐ+領域からのビルトイン電界によって引き上げられ、伝導電子に対してはポテンシャル障壁を充分なものとするため、チャネル厚みＨは１μｍ以下に設定されている。すなわち、対抗する側壁のない溝型絶縁電極７の側壁から空乏層端までの距離はおよそ１.５７μｍであり、これより狭い領域ではチャネル内に伝導電子に対して充分な高さのポテンシャル障壁が形成されるので、上記のようにチャネル厚みＨを１μｍ以下に設定している。
【００１３】
図５と図６は、同じチャネル中にあって図４とは直角な「チャネル長方向」に沿ったバンド図である。
図５は、カソード電極電位がアノード電極電位より高い場合（逆バイアス状態）を示し、カソード側からの電界は溝型絶縁電極７に阻まれてアノード領域近傍にはほとんどか、あるいは全く影響しない。カソード電界がアバランシェ条件になってもこの遮断性を保持するためには、チャネル長Ｌがチャネル厚みＨの２〜３倍に設定すればよいことが、数値計算によって明らかになっている。
【００１４】
図６は、逆にアノード電極電位の方が高い場合（順バイアス状態）を示し、カソード側の電子はポテンシャル障壁を超えてｎ+型アノード領域３へと流れることができる。また、この状態になるとやがてｐ型の第２アノード領域からドリフト領域へ正孔が供給される。この正孔はチャネル８内に溝型絶縁電極７からチャネル８ヘの電界を遮蔽する。するとチャネル８内のポテンシャル障壁が消失し、カソード側からの電子は流れやすくなる。さらにドリフト領域２内に充満した正孔は、一般的なｐｎダイオードと同様に、高抵抗のドリフト領域２の伝導度を低下させて電流が流れやすくなる。しかし、単純なｐｎダイオードの場合には、キャリアは必ず反対導電型領域へ入って消滅するしかなかったが、本実施の形態ではカソード側からの電子はｎ型の第１アノード領域３を通って流れ去ることができるため、一定の順方向電流を流すときのドリフト領域２内のキャリア濃度は単純なｐｎダイオードに比べて低くて済む。図７中に示す実線はその様子を示したもので、横軸は素子の深さ方向、縦軸は高水準注入時のキャリア濃度である。破線は一般のｐｎ接合の場合を例示したものである。また、極性が順バイアス状態から逆バイアス状態へと移行（ターンオフ）する際には、ドリフト領域内のキャリア濃度は前記第１アノード領域３の存在のために比較的低くなっているので、本発明の素子のターンオフ時の逆回復電流は一般のｐｎダイオードに比べて低く、逆回復時間も短い。
【００１５】
ところで、前記の障壁高さは、チャネル厚みなどを変更することによって設計することができる。いま、ｐ+型ポリシリコンのフェルミ・ポテンシャルをφp、ｎ-型ドリフト領域のフェルミ・ポテンシャルを−φｎ、絶縁膜５の厚みをｔox、絶縁膜界面のポテンシャルをＶとすると、対面する側壁のない溝型絶縁電極７の側壁からの空乏層幅Ｘは下記の（数１）式〜（数４）式を解くことによって得られる。
【００１６】
εSi・ＥSi＝εox・Ｅox                 …（数１）
Ｅox＝（φp−Ｖ）／ｔox                …（数２）
ＥSi＝ｑ・ＮD・Ｘ／εSi                …（数３）
ｑ・ＮD・Ｘ2／２／εSi＝Ｖ＋φn        …（数４）
ここで、εSiはシリコンの誘電率、εoxは絶縁膜の誘電率、ＥSiはシリコンの電界強度、Ｅoxは絶縁膜の電界強度、ｔoxは絶縁膜厚、ｑは素電荷、ＮDはシリコン中の不純物濃度である。
【００１７】
ここで、絶縁膜厚ｔoxを０.１μｍとして計算すると、空乏層幅Ｘは下記（数５）式で与えられる。
Ｘ≒２.０８×√（φp＋φｎ）−０.３１［μｍ］    …（数５）
上記の値はおよそ１.５７μｍと計算できる。
【００１８】
一方、チャネル８中のポテンシャル障壁が有効なものになるためには、図４におけるポテンシャルの最低値が０Ｖ以上でなければならない。これは上記（数１）式と（数２）式に加え、下記（数６）式と（数７）式とを組み合わせて解くことができる。なお、ここではＨ／２＝ｘとしている。
ＥSi＝ｑ・ＮD・ｘ／εSi         …（数６）
ｑ・ＮD・ｘ2／２／εSi＝Ｖ      …（数７）
上記各式から、ｘ（チャネル厚みＨの１／２）は下記（数８）式で示される。
ｘ≒２.０８×√（φp）−０.３１［μｍ］      …（数８）
上記の値はおよそ１.２５μｍと計算できる。
【００１９】
すなわち、チャネル厚みＨの下限は下記（数９）式のように計算できる。
Ｈ／Ｘ＝２ｘ／Ｘ≒１.６        …（数９）
チャネル厚みがぎりぎり上記の条件を満たす場合は、電圧シフトはｐｎ接合のそれより低くすることが出来るし、チャネル厚みを狭くしてゆけば電圧シフトはｐｎ接合のそれに近づく。
本発明の素子の導通状態における電圧シフトは、上記のようにチャネル厚みＨ、絶縁膜厚ｔoxあるいはフェルミ・ポテンシャルφpを調節することなどで設計できる。
【００２０】
（第２の実施の形態）
本発明の第２の実施の形態は、前記図３を使って説明する。ここではｐ型の第２アノード領域４が溝型絶縁電極７のストライプに交差する狭い帯状となっていて、ｎ型の第１アノード領域３が広い帯状になっている。第１アノード領域３の幅Ｄはドリフト領域２中の正孔の拡散長の２倍以上に設定してある。素子がターンオフする際、溝型絶縁電極７の側壁界面にある過剰な少数キャリアがなくならないと電子に対するポテンシャル障壁が復活せず、端子間電圧が逆転しても今度は逆に第１アノード領域３からの電子がカソード側へ流れることになる。図３ではｎ型の第１アノード領域３の前面のチャネル領域８からｐ型の第２アノード領域４まで距離が遠い部分があるため、このポテンシャル障壁の復活に時間差ができ、ターンオフ時の逆回復電流のピークを過ぎた後の電流の終息は緩慢になる。このことは、本発明のダイオードが、前記図９に示すようなモータ駆動用インバータ回路などの環流ダイオードとして使われた場合、対抗アームのトランジスタがターンオンした時の初期の電流オーバーシュートによる回路中の電気的振動を抑制する効果を持つことを意味する。
【００２１】
次に、図８は、本発明の第１と第２の実施の形態に共通した別の形態を示した表面図である。前記図１では、溝型絶縁電極７はストライプ状であったが、必ずしもその必要はない。ストライプ状であれば絶縁膜側壁を少数キャリアがｐｎ接合まで移動しやすいが、チャネル厚みが充分に狭い場合、チャネル８に空間的な反転層が形成されており、図８のようにｐ型領域（ここでは第２アノード電極４）と接続していない絶縁膜界面が存在する形態でも、ほぼ同様の効果を得ることができる。この場合、個々の微小な溝型絶縁電極７の形状は、すべての溝型絶縁電極７の側壁が表面図上でどこかのｐｎ接合と連絡しうる形状ならば、点状、長方形、星形などなんでもよい。すなわち、溝型絶縁電極７の内側にｎ型領域（ここでは第１アノード領域３）が完全に囲まれるような形状（例えば前記図３と同様な表面図上で、ｎ型領域を溝型絶縁電極７がドーナツ状に取り囲む形状）でなければ、どのような形状でもよい。図８では、長方形の単位形状を用いて、隣接する絶縁電極間距離が均一になるように配置した例を示している。
【００２２】
次に、本発明が前記図９の回路に適用された場合の効果について説明する。まず従来のダイオードを使用した場合、前記図９の回路では駆動トランジスタ１５がターンオフするとダイオード１６がターンオンする構造になっているが、ダイオード１６のターンオンが遅いので、駆動トランジスタ１５には大きな電圧オーバーシュートが発生し、さらにその過渡電圧が収まる時、急激な電圧変化が回路内に電気的振動を誘発する可能性があった。しかし、本発明の整流ダイオードは、ｎ+型第１アノード領域３によってターンオン時にいち早く電子電流が流れるためターンオンが比較的早く、さらにその後ｐ+型第２アノード領域４から少数キャリアが注入されて比較的ゆっくりと伝導度変調が進んで、端子間電圧はゆっくりと低下するため、この期間に回路内に電気的振動が発生するのを抑制できる。
【００２３】
さらに、前記図９の回路は、駆動トランジスタ１５がターンオンするとダイオード１６がターンオフする構造になっているが、この時の逆回復電流が駆動トランジスタ１５の主電流に重畳して大きな電流オーバーシュートとなり、続いて起こる急激な電流変動が回路内の電気的振動を誘発する可能性があった。
これについては、本発明の整流ダイオードにおいて、ｎ+型第１アノード領域３が大きく、ｐ+型第２アノード領域４が小さく、かつ、相互の間隔が少数キャリアの拡散長の２倍以上離れた構成の場合には、素子の表面付近に存在する正孔が前記ｐ+型第２アノード領域４に流れ込むのに時間がかかり、さらに溝型絶縁電極７に挟まれたチャネル８に正孔が残存している間は電子電流も流れ続けることから、逆回復電流のピークを過ぎた後の逆電流の収束が緩慢になる。よって、このような構成の素子を前記図９の回路に適用すれば、上記で問題となった急激な電流変動は抑制され、回路の安定性を向上させることができる。
【００２４】
なお、これまでの説明では、例として高耐圧ダイオードを取り上げたが、不純物濃度は同じく低く、エピタキシャル厚だけを薄くしてパンチスルー型構造にした比較的低耐圧のダイオードも成立可能である。
また、基板にｎ型半導体を用いた例で説明したが、もちろん、基板をｐ型半導体とし、全ての導電型を逆にした場合でも成立する。
【図面の簡単な説明】
【図１】本発明第１の実施の形態を示す斜視図。
【図２】図１の側面と同じ断面図。
【図３】図１の上面と同じ表面図。
【図４】図１中の線分Ｃ−Ｃに沿ったエネルギーバンド構造図。
【図５】図１中の線分Ａ−Ａに沿った、逆バイアス状態を示すバンド構造図。
【図６】図１中の線分Ａ−Ａに沿った、順バイアス状態を示すバンド構造図。
【図７】図１の構造の深さ方向に沿った、順バイアス時の過剰キャリア分布を示す特性図。
【図８】本発明全般に共通する別の形態を示した表面図。
【図９】還流ダイオードを含む直流モータ駆動回路。
【符号の説明】
１・・・ｎ+型カソード領域
１１・・・カソード電極
２・・・ｎ-型ドリフト領域
３・・・ｎ+型第１アノード領域
４・・・ｐ+型第２アノード領域
１３・・・アノード電極
５・・・絶縁膜
６・・・ｐ+型ポリシリコン
７・・・溝型絶縁電極
８・・・チャネル
１４・・・誘導負荷（モータ等）
１５・・・駆動トランジスタ
１６・・・還流ダイオード
Ｈ・・・チャネル厚み
Ｌ・・・チャネル長
Ｄ・・・第１アノード領域３の幅
【図１】
0003807107.tif 000002
【図２】
0003807107.tif 000003
【図３】
0003807107.tif 000004
【図４】
0003807107.tif 000005
【図５】
0003807107.tif 000006
【図６】
0003807107.tif 000007
【図７】
0003807107.tif 000008
【図８】
0003807107.tif 000009
【図９】
0003807107.tif 000010