(57)【特許請求の範囲】
【請求項１】
第１主面にエミッタ電極、第２主面にコレクタを有する電圧制御型半導体チップと、第１主面にアノード電極、第２主面にカソード電極を有するダイオードチップがそれぞれ複数個、加圧接触型パッケージに組み込まれた半導体装置において、前記エミッタ電極と、第１コンタクト端子体を介して共通電極板と加圧接触し、前記アノード電極が第２コンタクト端子体を介して前記共通電極板と加圧接触し、前記共通電極板と接触する前記第２コンタクト端子体の接触面積Ｓ１と、前記アノード電極と接触する前記第２コンタクト端子体の接触面積Ｓ２の関係が、Ｓ１＞Ｓ２≧０．５Ｓ１となることを特徴とする半導体装置。
【請求項２】
前記アノード電極と接触する側の前記第２コンタクト端子体の表面形状が、凸型形状もしくはストイライプ形状であることを特徴とする請求項１に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、電圧制御型半導体チップと、ダイオードチップがそれぞれ複数個収納された半導体装置に関する。
【０００２】
【従来の技術】
電圧制御型半導体素子として、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴと称す）がある。このＩＧＢＴは、スイッチング素子として、モータを制御するインバータなどの応用分野に幅広く使われている。
【０００３】
このＩＧＢＴは、電圧駆動型で駆動電力が小さく、制御性がよく、また、安全動作領域が広く、スナバ回路が小型化できて、また、素子の破壊耐量が大きいという特徴を有することから、大容量ＧＴＯサイリスタの使用領域である大電流、高電圧の動作領域まで用途が拡大し、特に、電力送変電分野や電気車両分野などに適用されている。このような、高耐圧で大電流のＩＧＢＴは、加圧接触型平型パッケージにＩＧＢＴチップと、フリーホイールダイオードであるダイオードチップを逆並列に接続した状態で、それぞれ多数個収納されている。ＩＧＢＴチップとダイオードチップが１つのパッケージに収納することにより、ＩＧＢＴチップとダイオードチップの接続によるインダクタンスを極力小さくできて、そのため、スイッチング動作時に生じるこのインダクタンスよる跳ね上がり電圧を極めて小さく抑制できる利点がある。
【０００４】
図３は、従来の半導体装置の構成図で、同図（ａ）は要部断面図、同図（ｂ）は、同図（ａ）のＸ−Ｘ線で切断した要部平面図である。
図３において、加圧接触型平型パッケージに収納されるＩＧＢＴチップ５１のエミッタ電極５２とダイオードチップ６１のアノード電極６２は、パッケージの上部共通電極板７２と、第１コンタクト端子体５５および第２コンタクト端子体６５を介して、加圧接触する。このコンタクト端子体のＩＧＢＴチップ５１およびダイオードチップ６１と接触する接触面積は、電流を十分導通できるように、ＩＧＢＴの活性面積５３およびダイオードの活性面積６３に対して最大の面積になるように設計されている。尚、図中の５４、６４はチップを支持する支持基板、５６、６６はチップを位置決めする外枠の絶縁体、７３はパッケージのセラミック、７４は上部、下部共通電極板で、ＩＧＢＴチップおよびダイオードチップに均一な加圧力が加えられるようにするためのフランジである。
【０００５】
この活性面積は、ＩＧＢＴチップ５１およびダイオードチップ６１の面積が同一の場合には、制御端子部を持たないダイオードチップ６１の活性領域６３の面積が、ＩＧＢＴチップ５１の活性領域５３の面積より１０％〜２０％程度広い。そのため、ＩＧＢＴチップ５１と接触する側の第１コンタクト端子体５５の接触面積より、ダイオードチップ６１と接触する側の第２コンタクト端子体６５の接触面積が１０％〜２０％程度広くなる。
【０００６】
上部共通電極板７２の全面と下部共通電極板７１の全面に均一な加圧力Ｆを加えると、その加圧力Ｆは、第１コンタクト端子体５５および第２コンタクト端子体６５の上部に伝達され、その加圧力Ｆは第１コンタクト端子体５５および第２コンタクト端子体６５の下部から、ＩＧＢＴチップ５１のエミッタ電極５２およびダイオードチップ６１のアノード電極６２に伝達される。この伝達される加圧力は、第１コンタクト端子体５５の上部の接触面積と下部の接触面積が等しく、また、第２コンタクト端子体６５の上部の接触面積Ｓ10と下部の接触面積Ｓ20が同じであれば、ＩＧＢＴチップ５１のエミッタ電極５２に伝達される単位面積当たりの加圧力と、ダイオードチップ６１のアノード電極６２に伝達される単位面積当たりの加圧力とは等しくなる。
【０００７】
【発明が解決しようとする課題】
一方、この単位面積当たりの加圧力の大きさは、ＩＧＢＴチップ５１の遮断電流（ターンオフ電流）やダイオードチップ６１のサージ電流耐量の大きさに影響を及ぼす。
【０００８】
図４は、ダイオードチップのサージ電流耐量の単位面積当たりの加圧力依存性を示す図である。サージ電流耐量および加圧力とも目盛は任意目盛である。サージ電流耐量は、加圧力が小さくなると、サージ電流耐量は低下する。それは、加圧力が小さくなると、接触抵抗（熱抵抗と電気抵抗）が大きくなり、発熱量が増大するためである。
【０００９】
図５は、ＩＧＢＴチップの遮断電流の単位面積当たりの加圧力依存性を示す図である。遮断電流および加圧力とも目盛は任意目盛である。遮断電流は、単位面積当たりの加圧力が大きくなると低下する。それは、この加圧力が大きくなると、ターンオフ時間が長くなり、また、ＩＧＢＴチップ内での加圧力にばらつきが生じ、このばらつきが、ＩＧＢＴチップ内のターンオフ時間のばらつきを大きくし、ターンオフ時間の長い箇所に電流が集中してターンオフ破壊を生ずる。
【００１０】
前記のことから、ＩＧＢＴチップの遮断電流の低下が起こらない最大の単位面積当たりの加圧力が最適の単位面積当たりの加圧力（図では任意目盛で６０）となり、この単位面積当たりの加圧力でダイオードチップのアノード電極を加圧していた。
【００１１】
しかし、この加圧力では、ダイオードチップのアノード電極を加圧する単位面積当たりの加圧力としては十分でなく、図４から判るように、任意目盛で６０の単位面積当たりの加圧力では、ダイオードのサージ電流耐量が最大値に比べて３０％程度低下してしまう。
【００１２】
この発明の目的は、ＩＧＢＴチップの遮断電流を低下させることなく、ダイオードチップのサージ電流耐量を向上させることができる半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】
【００１４】
前記の目的を達成するために、第１主面にエミッタ電極、第２主面にコレクタを有する電圧制御型半導体チップと、第１主面にアノード電極、第２主面にカソード電極を有するダイオードチップがそれぞれ複数個、加圧接触型パッケージに組み込まれた半導体装置において、前記エミッタ電極と、第１コンタクト端子体を介して共通電極板と加圧接触し、前記アノード電極が第２コンタクト端子体を介して前記共通電極板と加圧接触し、前記共通電極板と接触する前記第２コンタクト端子体の接触面積Ｓ１と、前記アノード電極と接触する前記第２コンタクト端子体の接触面積Ｓ２の関係が、Ｓ１＞Ｓ２≧０．５Ｓ１となる構成とする。
【００１５】
前記アノード電極と接触する側の前記第２コンタクト端子体の表面形状が、凸型形状もしくはストイライプ形状であるとよい。
前記のようにすることで、ＩＧＢＴチップの遮断電流の低下なしに、ダイオードチップの加圧力を増大させて、サージ電流耐量の低下を防止することができる。
【００１６】
【発明の実施の形態】
図１は、この発明の第１実施例の半導体装置の構成図で、同図（ａ）は要部断面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した矢印方向から見た要部平面図である。
【００１７】
ＩＧＢＴチップ１およびダイオードチップ１１は支持基板４、１４にそれぞれ固着され、下部共通電極板２１に固定された外枠の絶縁ガイド６、１６で、これらのチップは位置決めされている。ＩＧＢＴチップ１のエミッタ電極２に第１コンタクト端子体５が配置され、ダイオードチップ１１のアノード電極１２に第２コンタクト端子体１５が配置される。これらのコンタクト端子体５、１５を介して、上部共通電極板２２に加えられた加圧力Ｆが、ＩＧＢＴチップ１とダイオードチップ１１に伝達される。上部共通電極板２２と下部共通電極板２１はフランジ２４を介してセラミック２３に固着して、加圧接触型平型パッケージを構成する。
【００１８】
前記の第１コンタクト端子体５の上部共通電極板２２と接触する接触面積とエミッタ電極２に接触する接触面積は同じである。一方、第２コンタクト端子体１５の上部共通電極板２２と接触する接触面積Ｓ１より、アノード電極１２と接触する接触面積Ｓ２が小さくなるように、第２コンタクト端子体１５のアノード電極１２と対向する表面の形状を凸型形状にする。
【００１９】
また、接触面積Ｓ１と接触面積Ｓ２の関係を、Ｓ１＞Ｓ２≧０．５Ｓ１となるようにする。こうすることで、ダイオードチップ１１のアノード電極１２の単位面積当たりの加圧力Ｐ２と、ＩＧＢＴチップ１のエミッタ電極２の単位面積当たりの加圧力Ｐ１の関係が、２Ｐ１≧Ｐ２＞Ｐ１となる。その結果、エミッタ電極２の単位面積当たりの加圧力よりアノード電極の単位面積当たりの加圧力を大きくできて、図４に示すように、ダイオードチップ１１のサージ電流耐量を向上できる。
【００２０】
しかし、アノード電極１２との接触面積Ｓ２が、上部共通電極板２２の接触面積Ｓ１の１／２より小さくなると、ダイオードチップ１１の単位面積当たりの加圧力が大きくなりすぎて、ダイオードチップ１１面内の加圧力分布にばらつきが生じ易くなることと、接触箇所での電流密度が過大になることによって、サージ電流耐量が低下する。
【００２１】
図２は、図１と異なる形状の第２コンタクト端子体の構造図の一例で、同図（ａ）は平面図、同図（ｂ）は同図（ａ）のＸ−Ｘ線で切断した断面図である。
ダイオードチップのアノード電極と接触する側の第２コンタクト端子体の平面パターンはストライプ形状（下駄の歯３１の形状）をしており、このストライプ形状の凸部（第２コンタクト端子体の下部）が、アノード電極と接触する。上部共通電極板と接触する側の第２コンタクト端子体の表面は平坦である。ここで、Ｓ１は第２コンタクト端子体の横の長さＡと縦の長さＢの積で表される。また、Ｓ２は下駄の歯の箇所の面積Ｓ21、Ｓ22、Ｓ23、Ｓ24の和で表される。勿論、Ｓ21、Ｓ22、Ｓ23およびＳ24は同じでも異なっていてもよい。また、下駄の歯３１の本数は第２コンタクト端子体の大きさや下駄の歯３１の幅によって変えても勿論よい。
【００２２】
こうすることで、ＩＧＢＴチップ１のエミッタ電極２の単位面積当たりの加圧力より、ダイオードチップ１１のアノード電極１２の単位面積当たりの加圧力をＳ１／Ｓ２倍高めることができる。この場合もＳ１とＳ２の関係は、Ｓ１＞Ｓ２≧０．５Ｓ１となるようすることで、サージ電流耐量の向上を図ることができる。
ここではストライプパターンを示したが、リング状や渦巻き状などその形状は各種考えられる。
【００２３】
【発明の効果】
この発明によれば、タイオードチップと接触する第２コンタクト端子体の接触面積を、上部共通電極板と接触する第２コンタクト端子体の接触面積より小さくすることで、ダイオードチップへの単位面積当たりの加圧力を増大させて、ＩＧＢＴチップの遮断電流の低下を伴わずに、ダイオードチップのサージ電流耐量の向上を図ることができる。
【図面の簡単な説明】
【図１】この発明の第１実施例の半導体装置の構成図で、（ａ）は要部断面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した矢印方向から見た要部平面図
【図２】図１と異なる形状の第２コンタクト端子体の構造図で、（ａ）は平面図、（ｂ）は（ａ）のＸ−Ｘ線で切断した断面図
【図３】従来の半導体装置の構成図で、（ａ）は要部断面図、（ｂ）は、（ａ）のＸ−Ｘ線で切断した要部平面図
【図４】ダイオードチップのサージ電流耐量の単位面積当たりの加圧力依存性を示す図
【図５】ＩＧＢＴチップの遮断電流の単位面積当たりの加圧力依存性を示す図
【符号の説明】
１    ＩＧＢＴチップ
２    エミッタ電極
３、１３    活性領域
４、１４    支持基板
５    第１コンタクト端子体
６、１６    外枠の絶縁体
１１    ダイオードチップ
１２    アノード電極
１５    第２コンタクト端子体
２１    下部共通電極板
２２    上部共通電極板
２３    セラミック
２４    フランジ
３１    下駄の歯
【図１】
0003797030.tif 000002
【図２】
0003797030.tif 000003
【図３】
0003797030.tif 000004
【図４】
0003797030.tif 000005
【図５】
0003797030.tif 000006