(57)【特許請求の範囲】
【請求項１】
固有番号を有する複数の子機を信号線を介して親機に接続し、親機は、子機からの要求に応じて子機とのコネクションを確立して通信を行い、各子機は、親機とのコネクション確立の要求を個別のタイミングで信号線に送出する通信システムにおいて、各子機は、親機に送信するデータを入力する入力手段と、他の子機から親機に送信される信号のデータを読み取る読取手段と、入力手段から入力されて親機に送信しようとしているデータが読取手段で読み取ったデータに一致するか否かを検知する検知手段と、親機とのコネクション確立の要求を信号線に送出する制御を行う制御手段とを備え、制御手段は、検知手段にてデータの一致が検知されたら当該データを送信するためのコネクション確立の要求を送出しないことを特徴とする通信システム。
【請求項２】
親機と各子機との間の通信方式をポーリング／セレクティング方式とし、各子機は、予め設定される固有番号に基づくタイミングで親機とのコネクション確立の要求を信号線に送出することを特徴とする請求項１記載の通信システム。
【請求項３】
各子機の製造番号を固有番号に設定することを特徴とする請求項２記載の通信システム。
【請求項４】
各子機は、所定のルールに従って自己の固有番号を設定する手段を備えたことを特徴とする請求項２又は３記載の通信システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、１乃至複数の子機を信号線にて親機に直接あるいは中継増幅機を介してバス接続（マルチドロップ接続）してなり、親機と各子機との間で信号線を介して通信を行う通信システムに関するものである。
【０００２】
【従来の技術】
従来の通信システムの構成例を図５に示す。この従来システムでは、親機Ｍに対して２線式の信号線Ｌｓにより複数の子機Ｓをバス接続（マルチドロップ接続）している。また、親機Ｍから子機Ｓまでの距離に比例して信号線Ｌｓの長さが長くなり信号線Ｌｓを伝送する信号の波形が鈍ったり、あるいは信号が減衰して親機Ｍと子機Ｓの間の通信が困難になることを避けるため、信号を増幅する中継増幅機Ｔを信号線Ｌｓの途中に接続している。複数の子機Ｓには個別にアドレスが設定され、親機Ｍはそれらのアドレスを用いて各子機Ｓを個別に認識する。この通信システムは、例えば何れかの子機Ｓにて制御対象とその制御内容を親機Ｍに送信し、親機Ｍが制御内容に沿って制御対象を制御する処理を実行するものである。
【０００３】
子機Ｓは、図６に示すように親機Ｍからの送信信号の受信と返信信号の送出を行なう信号送受信回路１と、使用者から制御内容と制御対象のアドレスの入力を受けるための制御内容入力回路２と、制御内容入力回路２からの入力内容に応じた親機Ｍへの返信信号を作成して信号送受信回路１へ送出する信号変換処理部３とを備える。また中継増幅機Ｔは、図７に示すように親機Ｍからの送信信号の受信と子機Ｓからの返信信号の増幅送出を行なう１次側信号送受信回路１１と、子機Ｓからの返信信号の受信と親機Ｍからの送信信号の増幅送出を行なう２次側信号送受信回路１２と、１次側信号送受信回路１１で受信した親機Ｍからの送信信号のフォーマットが正規のものであるか否かを判断し、正規のものであれば２次側信号送受信回路１２に送信信号を送出する送信信号フォーマット判断処理部１３と、２次側信号送受信回路１２で受信した子機Ｓからの返信信号のフォーマットが正規のものであるか否かを判断し、正規のものであれば１次側信号送受信回路１１に返信信号を送出する返信信号フォーマット判断処理部１４とを備えている。
【０００４】
一方図示は省略しているが、親機ＭはＣＰＵや信号送受信回路等のハードウェアを具備し、上記ＣＰＵにおいては、子機Ｓから受信した返信信号のパルス幅を測定し、返信信号が正当であるか否かを判断する処理、返信信号が正当な場合に返信信号の内容を解釈する処理、返信信号の解釈結果に基づいて返信を行なった子機Ｓの探索ポーリングを行なう処理、返信信号の解釈結果に基づいて制御内容に応じた制御を行なう処理、返信信号が不当な場合に返信信号の再送信を要求する処理を実行するものである。
【０００５】
上記従来例の動作を簡単に説明する。親機Ｍは信号線Ｌｓに対して、所定のフォーマットの伝送信号を送出する。この伝送信号は、例えば、図８に示すように信号送出開始を示すスタートパルス、子機Ｓを格別に呼び出すためのアドレスデータ、伝送信号の制御内容（モード）を示すモードデータ、親機Ｍによって子機Ｓを制御したりあるいは制御対象を制御するための制御データ、伝送誤りを検出するためのチェックサムデータ、子機Ｓからの返信信号を受信するタイムスロットである返信信号待機期間、信号送出終了を示すエンドパルスよりなる双極性の時分割多重信号であり、パルス幅変調によってデータが伝送されるようになっている。各子機Ｓでは、信号線Ｌｓを介して受信した伝送信号により伝送されたアドレスデータが自己のアドレスに一致すると、伝送信号から制御データを取り込むとともに、伝送信号の返信信号待機期間に信号線Ｌｓを適当な低インピーダンスを介して短絡することによる電流モード信号として返信信号を親機Ｍに返信する。
【０００６】
親機Ｍから所望の子機Ｓにデータを伝送する場合には、モードデータを制御モードとし、子機Ｓのアドレスをアドレスデータとする伝送信号を信号線Ｌｓに送出すれば、アドレスデータに一致する子機Ｓが制御データを受け取り、返信信号待機期間に返信信号（返信データ）を返信する。親機Ｍでは送出した制御データと返信信号待機期間に受信した制御データとの関係によって制御データが所望の子機Ｓに伝送されたことを確認することができる。子機Ｓは受け取った制御データに従って制御内容入力回路２で入力された制御内容と制御対象のアドレスのデータを親機Ｍに返信する。あるいは、図示しない子機においては受け取った制御データに従って制御対象を制御内容に応じて制御する。
【０００７】
一方、親機Ｍは常時はモードデータを常時ポーリングモードとしアドレスデータを周期的に変化させる伝送信号を一定時間間隔で送出する常時ポーリングを行っており、子機Ｓが制御内容入力回路２により入力された制御内容と制御対象のアドレスのデータを親機Ｍに伝送しようとするときには、伝送信号の割込信号待機期間（スタートパルス）に同期させて割込信号を発生させる。このとき、子機Ｓでは割込フラグを設定して親機Ｍとの以後の通信に備える。親機Ｍは割込信号を受信すると、割込信号を発生した子機Ｓを探索する探索ポーリングを開始し、モードデータを探索ポーリングモードとした伝送信号を送出する。割込信号を発生した子機Ｓでは、伝送信号のモードデータが探索ポーリングモードとなっている場合、返信信号待機期間に自己のアドレス及び上記データを信号返送期間に親機Ｍに返送する。そして、親機Ｍは割込信号を発生した子機Ｓのアドレスとその制御内容（制御対象のアドレス及び制御内容）を受理すると、割込信号を発生した子機Ｓのアドレスを指定し且つ割込リセットを指示する伝送信号を送信し、子機Ｓの割込フラグをリセットする。
【０００８】
【発明が解決しようとする課題】
ところで、上記従来例ではパルス幅変調によってデータを伝送しており、親機Ｍでは子機Ｓからの返信内容を各パルスのパルス幅に基づいて解釈するため、パルス幅が規定範囲であればその伝送信号が正常である判断し、パルス幅が規定範囲を外れる場合に再度同一内容の伝送信号を返信するように子機Ｓに要求する。ここで、中継増幅機Ｔで行われる伝送信号の内部処理によって信号の伝達に遅延が生じる。例えば、親機Ｍからの返信要求に対する子機Ｓからの返信信号に２種類のパルス幅ＴＳ，ＴＬ（ＴＳ＜ＴＬ）のパルスが含まれ、中継増幅機Ｔにおける遅延時間をＤｂとすると、図９（ａ）に示すように中継増幅機Ｔを介さずに親機Ｍと直接接続されている子機Ｓからの返信信号に対して、中継増幅機Ｔを介して親機Ｍと接続されている子機Ｓからの返信信号には同図（ｂ）に示すように遅延時間Ｄｂによる遅れが生じることになる。ここで、複数の子機Ｓ（例えば、親機Ｍに直接接続された子機Ｓと中継増幅機Ｔを介して親機Ｍに接続された子機Ｓの２つの子機Ｓ）が略同時に割込信号を発生した場合を考える。親機Ｍからの探索ポーリングに対して、割込信号を発生した２つの子機Ｓがそれぞれ自己のアドレスを含む返信信号を親機Ｍに返信したとき、中継増幅機Ｔを介して親機Ｍに接続された子機Ｓからの返信信号（図９（ｂ）参照）は、親機Ｍに到達した時点で中継増幅機Ｔを経由することによる遅延時間Ｄｂを含んだまま、親機Ｍに直接接続された子機Ｓからの返信信号（図９（ａ）参照）に重畳される。このため、親機Ｍでは、図９（ｃ）に示すようにパルス幅がそれぞれＴＳ＋Ｄｂ，ＴＬ＋Ｄｂとなった返信信号を受信することとなり、これらのパルス幅が親機Ｍで認識する信号の規定範囲を超えている場合には伝送異常又は返信内容に対する誤った解釈を与えることになる。特に、このような傾向は信号線Ｌｓに接続される中継増幅機Ｔの数が増加するほどに顕著となる。
【０００９】
これに対しては従来では、子機Ｓからの返信信号の内容に応じた優先順位を設定することで同時に通信を行う子機Ｓを１つに限定し、上述のような不具合の発生を防いでいたが、複数の子機Ｓからの返信信号の内容が同一であった場合には優先順位も同一となり、親機Ｍと１つの子機Ｓとの間で通信のコネクションを確立することが困難となっていた。但し、複数の子機Ｓにおいて制御内容入力回路２から同一の制御内容と制御対象のアドレスのデータが同時に入力されることは極めて希であり、そのような状況が発生した場合でも再度制御内容入力回路２から入力することで親機Ｍと各子機Ｓとの通信を異なるタイミングで行わせることが可能であった。
【００１０】
しかしながら、伝送路の利用率が非常に高くなるような状況においては、同時に複数の子機Ｓから同一の返信信号が送信された場合には返信信号の重畳が発生する可能性が高くなるため、使用による再度の入力操作を必要とする頻度も高くなってしまう。
【００１１】
本発明は上記事情に鑑みて為されたものであり、その目的とするところは、複数の子機から親機へ同時に同一の返信信号が返信される場合に返信信号の誤認識を回避して不具合の発生を防ぐことができる通信システムを提供することにある。
【００１２】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、固有番号を有する複数の子機を信号線を介して親機に接続し、親機は、子機からの要求に応じて子機とのコネクションを確立して通信を行い、各子機は、親機とのコネクション確立の要求を個別のタイミングで信号線に送出する通信システムにおいて、各子機は、親機に送信するデータを入力する入力手段と、他の子機から親機に送信される信号のデータを読み取る読取手段と、入力手段から入力されて親機に送信しようとしているデータが読取手段で読み取ったデータに一致するか否かを検知する検知手段と、親機とのコネクション確立の要求を信号線に送出する制御を行う制御手段とを備え、制御手段は、検知手段にてデータの一致が検知されたら当該データを送信するためのコネクション確立の要求を送出しないことを特徴とし、親機に対して複数の子機から同時にコネクション確立の要求が信号線に送出されることがなく、親機とのコネクション確立の要求を試みる子機が高々１つに定まるために返信信号の誤認識を回避して不具合の発生を防ぐことができるとともに、同一のデータが複数の子機から重複して親機に送信されることがなくなるから、親機によって同一の制御対象に対する同一の制御内容が繰り返し行われることが防止できる。また、必要以上に信号線が占有されることがなくなって信号線の利用効率の低下を抑えることができる。
【００１３】
請求項２の発明は、請求項１の発明において、親機と各子機との間の通信方式をポーリング／セレクティング方式とし、各子機は、予め設定される固有番号に基づくタイミングで親機とのコネクション確立の要求を信号線に送出することを特徴とし、各子機に対して固有番号とコネクション確立要求のタイミングとを別々に設定する必要がなくなってシステムの施工作業が簡素化できる。
【００１４】
請求項３の発明は、請求項２の発明において、各子機の製造番号を固有番号に設定することを特徴とし、固有番号及びコネクション確立要求のタイミングの何れも、システム利用時において使用者が設定する必要がなく、使い勝手が向上する。
【００１５】
請求項４の発明は、請求項２又は３の発明において、各子機は、所定のルールに従って自己の固有番号を設定する手段を備えたことを特徴とし、使用者が各子機の固有番号を用意する必要がなく、使い勝手が向上する。
【００１６】
【発明の実施の形態】
図２に本実施形態のシステム構成図を示す。子機Ｓ１〜Ｓ４が信号線Ｌｓにより親機Ｍに直接接続され、親機Ｍから見て子機Ｓ１，Ｓ２の後段には中継増幅機Ｔ１を介して子機Ｓ５〜Ｓ８が接続され、さらに親機Ｍから見て子機Ｓ５〜Ｓ８の後段には中継増幅機Ｔ３を介して子機Ｓ１１，Ｓ１２が接続されている。一方、親機Ｍから見て子機Ｓ３，Ｓ４の後段には中継増幅機Ｔ２を介して子機Ｓ９，Ｓ１０が接続され、さらに親機Ｍから見て子機Ｓ９，Ｓ１０の後段には中継増幅機Ｔ４を介して子機Ｓ１３〜Ｓ１６が接続されている。なお、本実施形態における親機Ｍ及び中継増幅機Ｔ１〜Ｔ４の構成並びにシステム全体の基本的な動作は従来例と共通であり、共通する構成要素には同一の符号を付して図示並びに説明は省略する。
【００１７】
本実施形態における子機Ｓ１〜Ｓ１６は図１に示すような構成を有しており、使用者から制御内容と制御対象のアドレスの入力を受けるための制御内容入力回路２と、自機の製造番号（ＩＤ）、制御対象のアドレスと制御内容、並びに通信のリトライ回数を記憶するメモリ部４と、ＣＰＵ５と、信号線Ｌｓを介して受信した送信信号を変換してＣＰＵ５へ送るとともにＣＰＵ５からの返信信号を変換して信号線Ｌｓに送出する送受信回路６とを備える。ここで、ＣＰＵ５はＲＯＭ又はＲＡＭに予め記憶しているプログラムを実行することにより、親機Ｍからの送信信号を解析する処理、制御内容入力回路２から入力された内容に応じて制御対象アドレスを判断する処理、上記内容に応じて親機Ｍに対する返信信号を作成する処理、メモリ部４に記憶されている自機の製造ＩＤに基づいて割込信号（親機Ｍとの通信のコネクション確立要求）の送信開始タイミングを算出する処理等を行うものである。ここで、本実施形態における子機Ｓ１〜Ｓ１６の製造ＩＤ（１６進数）を図３のように定める。
【００１８】
次に本実施形態の動作を説明する。
【００１９】
まず、各子機Ｓ１〜Ｓ１６において制御内容入力回路２により同一の制御対象及び制御内容（例えば、アドレスが「０１」の制御対象を「オン制御」する制御内容）が入力されたとすると、ＣＰＵ５が制御内容入力回路２から入力された内容に応じて制御対象アドレスを判断する処理を行い、上記制御対象アドレスと制御内容を自機のメモリ部４に記憶する。続いて、各子機Ｓ１〜Ｓ１６のＣＰＵ５では、２進数表現した自機の製造ＩＤの最下位の４ｂｉｔを１６で除算した剰余数を待機伝送数としてメモリ部４に保持するとともに、待機伝送数をメモリ部４に保持した時点から親機Ｍによる常時ポーリングの回数、すなわちモードデータを常時ポーリングモードとした伝送信号の伝送数（以下、これを「常時ポーリングの伝送数」と呼ぶ）をカウントし、常時ポーリングの伝送数がメモリ部４に記憶した待機伝送数と一致するまでは割込信号を送信せずに待機する。
【００２０】
そして、各子機Ｓ１〜Ｓ１６にて待機伝送数がメモリ部４に記憶されてから最初の常時ポーリングが行われると、製造ＩＤの末尾が「１」である３つの子機Ｓ１，Ｓ５，Ｓ１２においてメモリ部４に記憶した待機伝送数と伝送数が一致するため、各子機Ｓ１，Ｓ５，Ｓ１２のＣＰＵ５が伝送信号の割込信号待機期間（ステートパルス）に割込信号を送信する。
【００２１】
一方、親機Ｍでは子機Ｓ１，Ｓ５，Ｓ１２の割込信号を検知して探索ポーリングを開始し、モードデータを探索ポーリングモードとした伝送信号を送出する。なお、モードデータを探索ポーリングモードとした伝送信号が信号線Ｌｓに伝送されている間、各子機Ｓ１〜Ｓ１６では親機Ｍからの常時ポーリングの伝送数をカウントする動作を停止し、割込信号を送信した子機Ｓ１，Ｓ５，Ｓ１２ではＣＰＵ５がメモリ部４に記憶しているデータ（制御対象のアドレス及び制御内容（オン制御））を自機のアドレス（製造ＩＤ）とともに伝送信号の返信信号待機期間に親機Ｍに返信する。また、子機Ｓ１，Ｓ５，Ｓ１２以外の割込信号を送信していない子機Ｓ２，Ｓ３，…はまだ自機の待機伝送数と常時ポーリングの伝送数が一致していないので、探索ポーリングモードの伝送信号に対する返信は行わない。しかしながら、親機Ｍでは３つの子機Ｓ１，Ｓ５，Ｓ１２からの返信信号が重畳されているために信号が重複していると判断して探索ポーリングを中断し、モードデータを伝送エラー通知モードとした伝送信号を信号線Ｌｓに送出して各子機Ｓ１〜Ｓ１６に伝送エラーの発生を通知する。子機Ｓ１，Ｓ５，Ｓ１２以外の割込信号を送信していない子機Ｓ２，Ｓ３，…では、モードデータを伝送エラー通知モードとした伝送信号を受信しても伝送信号を監視するのみで返信処理や常時ポーリングの伝送数のカウントは再開しない。
【００２２】
これに対して割込信号を送信した子機Ｓ１，Ｓ５，Ｓ１２では、各々ＣＰＵ５が自機の製造ＩＤの最下位から５〜８ｂｉｔを１６で除算した剰余数を新たな待機伝送数としてメモリ部４に保持するとともに、待機伝送数をメモリ部４に保持した時点から親機Ｍによる常時ポーリングの伝送数のカウントを最初からやり直し、常時ポーリングの伝送数がメモリ部４に記憶した新たな待機伝送数と一致するまでは割込信号を送信せずに待機する。本実施形態においては３つの子機Ｓ１，Ｓ５，Ｓ１２の新たな待機伝送数がそれぞれ「５」，「１２」，「１５」となるから、親機Ｍによる常時ポーリングの再開から５回目の常時ポーリングが行われた時点で子機Ｓ１の待機伝送数と伝送数のカウント数が一致し、子機Ｓ１のＣＰＵ５が伝送信号の割込信号待機期間に割込信号を送信する。なお、この時点における各子機Ｓ１〜Ｓ１６の状態を図４に示す。
【００２３】
一方、親機Ｍでは子機Ｓ１の割込信号を検知して探索ポーリングを開始する。そして、割込信号を発生した子機Ｓ１のＣＰＵ５がメモリ部４に記憶している制御対象のアドレス及び制御内容のデータを自機のアドレスとともに伝送信号の返信信号待機期間に親機Ｍに返信する。この場合、子機Ｓ１のみが返信信号を送信しているため、親機Ｍでは信号重畳を検知せず、子機Ｓ１からのデータを正しく受理することができる。親機Ｍでは制御アドレスと制御内容を受理したら、モードデータを確認モードとし、受理した制御アドレス及び制御内容を含む伝送信号を各子機Ｓ１〜Ｓ１６に送信する。そして、親機Ｍとの通信を行った子機Ｓ１以外の各子機Ｓ２〜Ｓ１６では、モードデータを確認モードとした伝送信号を受信し、伝送信号に含まれる制御アドレス及び制御内容を取り込んで自らがメモリ部４に記憶している内容と同一であることを確認すれば、他の子機Ｓ１が制御を代わりに実施したものと判断してメモリ部４の制御内容や伝送数のカウンタを放棄して処理を終了する。
【００２４】
上述のように本実施形態では、各子機Ｓ１〜Ｓ１６が親機Ｍとのコネクション確立の要求（割込信号）を個別のタイミングで信号線Ｌｓに送出するようにしているから、親機Ｍに対して複数の子機Ｓ１，…から同時にコネクション確立の要求が信号線Ｌｓに送出されることがなく、親機Ｍとのコネクション確立の要求を試みる子機Ｓ１，…が高々１つに定まるために返信信号の誤認識を回避して不具合の発生を防ぐことができる。また、親機Ｍと各子機Ｓ１〜Ｓ１６との間の通信方式をポーリング／セレクティング方式とし、各子機Ｓ１〜Ｓ１６が、予め設定される固有番号に基づくタイミングで親機Ｍとのコネクション確立の要求を信号線に送出するようにしているから、各子機Ｓ１〜Ｓ１６に対して固有番号とコネクション確立要求のタイミングとを別々に設定する必要がなくなってシステムの施工作業が簡素化でき、しかも、本実施形態では各子機Ｓ１〜Ｓ１６の製造番号を固有番号に設定しているので、固有番号及びコネクション確立要求のタイミングの何れも、システム利用時において使用者が設定する必要がなく、使い勝手が向上するという利点がある。さらに、各子機Ｓ１〜Ｓ１６では他の子機Ｓ１，…から親機Ｍに送信される信号のデータを読み取り、制御内容入力回路２から入力されて親機Ｍに送信しようとしているデータが読み取ったデータに一致するか否かを検知し、データの一致が検知されたら当該データを送信するためのコネクション確立の要求を送出しないようにしているので、同一のデータが複数の子機Ｓ１，…から重複して親機Ｍに送信されることがなくなり、親機Ｍによって同一の制御対象に対する同一の制御内容が繰り返し行われることが防止できるとともに、必要以上に信号線Ｌｓが占有されることがなくなって信号線Ｌｓの利用効率の低下を抑えることができる。なお、各子機Ｓ１〜Ｓ１６では、所定のルールに従って自己の固有番号、すなわち待機伝送数を設定するため、使用者が各子機Ｓ１，…の固有番号を用意する必要がなく、使い勝手が向上するという利点がある。
【００２５】
【発明の効果】
請求項１の発明は、固有番号を有する複数の子機を信号線を介して親機に接続し、親機は、子機からの要求に応じて子機とのコネクションを確立して通信を行い、各子機は、親機とのコネクション確立の要求を個別のタイミングで信号線に送出する通信システムにおいて、各子機は、親機に送信するデータを入力する入力手段と、他の子機から親機に送信される信号のデータを読み取る読取手段と、入力手段から入力されて親機に送信しようとしているデータが読取手段で読み取ったデータに一致するか否かを検知する検知手段と、親機とのコネクション確立の要求を信号線に送出する制御を行う制御手段とを備え、制御手段は、検知手段にてデータの一致が検知されたら当該データを送信するためのコネクション確立の要求を送出しないので、親機に対して複数の子機から同時にコネクション確立の要求が信号線に送出されることがなく、親機とのコネクション確立の要求を試みる子機が高々１つに定まるために返信信号の誤認識を回避して不具合の発生を防ぐことができるとともに、同一のデータが複数の子機から重複して親機に送信されることがなくなるから、親機によって同一の制御対象に対する同一の制御内容が繰り返し行われることが防止できるとともに、必要以上に信号線が占有されることがなくなって信号線の利用効率の低下を抑えることができるという効果がある。
【００２６】
請求項２の発明は、請求項１の発明において、親機と各子機との間の通信方式をポーリング／セレクティング方式とし、各子機は、予め設定される固有番号に基づくタイミングで親機とのコネクション確立の要求を信号線に送出するので、各子機に対して固有番号とコネクション確立要求のタイミングとを別々に設定する必要がなくなってシステムの施工作業が簡素化できるという効果がある。
【００２７】
請求項３の発明は、請求項２の発明において、各子機の製造番号を固有番号に設定するので、固有番号及びコネクション確立要求のタイミングの何れも、システム利用時において使用者が設定する必要がなく、使い勝手が向上するという効果がある。
【００２８】
請求項４の発明は、請求項２又は３の発明において、各子機は、所定のルールに従って自己の固有番号を設定する手段を備えたので、使用者が各子機の固有番号を用意する必要がなく、使い勝手が向上するという効果がある。
【図面の簡単な説明】
【図１】  実施形態における子機のブロック図である。
【図２】  実施形態のシステム構成図である。
【図３】  同上の動作説明図である。
【図４】  同上の動作説明図である。
【図５】  従来のシステム構成図である。
【図６】  従来の子機のブロック図である。
【図７】  従来の中継増幅機のブロック図である。
【図８】  同上における伝送信号の説明図である。
【図９】  従来例の動作説明図である。
【符号の説明】
Ｍ  親機
Ｓ１〜Ｓ１６  子機
Ｔ１〜Ｔ４  中継増幅機
２  制御内容入力回路
４  メモリ部
５  ＣＰＵ
６  送受信回路
【図１】
0003770080.tif 000002
【図２】
0003770080.tif 000003
【図３】
0003770080.tif 000004
【図４】
0003770080.tif 000005
【図５】
0003770080.tif 000006
【図６】
0003770080.tif 000007
【図７】
0003770080.tif 000008
【図８】
0003770080.tif 000009
【図９】
0003770080.tif 000010