(57)【特許請求の範囲】
【請求項１】
記録するデータに対応した磁界を発生させるコイルと、
該コイルに正または負方向の電流を流すための電源電圧及び主駆動回路と、
該コイルの両端に切替方向に対応した１対のパルス電圧を重畳し該コイルを中心に対称な電圧を印加する補助駆動回路とを備え、
前記補助駆動回路は、前記コイルの両端に電源電圧以上の電位差が掛かるように前記１対のパルス電圧を重畳するよう構成され、かつ、前記主駆動回路にて前記コイルに流れる電流の方向が切り替わる時刻から該時刻の次に前記コイルに流れる電流の方向が切り替わる時刻よりも早い時刻までの期間、前記コイルの両端に前記１対のパルス電圧を重畳することを特徴とする磁気ヘッド駆動回路。
【請求項２】
請求項１において、
前記主駆動回路と前記コイルとの間に対称に抵抗が接続され、該コイルと該抵抗との接続点に前記補助駆動回路が接続されていることを特徴とする磁気ヘッド駆動回路。
【請求項３】
請求項１または請求項２において、
前記補助駆動回路は正パルス重畳回路及び負パルス重畳回路を一対とした回路を２対以上備えていることを特徴とする磁気ヘッド駆動回路。
【請求項４】
請求項１乃至請求項３のいずれか１項において、
前記補助駆動回路は、前記主駆動回路により前記コイルに流す電流値に応じて前記コイルに重畳するパルス電圧値を変化させる機能を有することを特徴とする磁気ヘッド駆動回路。
【請求項５】
データを記録する磁気ディスクと、
該磁気ディスクに記録するデータを発生する制御回路と、
そのデータに対応した磁界を発生させるコイルと、
該コイルに正または負方向の電流を流すための電源電圧及び主駆動回路と、
該コイルの両端に切替方向に対応したパルス電圧を重畳し該コイルを中心に対称な電圧を印加する補助駆動回路とを有する磁気ヘッド駆動回路を備え、
前記補助駆動回路は、前記コイルの両端に電源電圧以上の電位差が掛かるように前記１対のパルス電圧を重畳するよう構成され、かつ、前記主駆動回路にて前記コイルに流れる電流の方向が切り替わる時刻から該時刻の次に前記コイルに流れる電流の方向が切り替わる時刻よりも早い時刻までの期間、前記コイルの両端に前記１対のパルス電圧を重畳することを特徴とする磁気記録装置。
【請求項６】
請求項５において、
前記コイルの中心電位と前記磁気ディスクの電位とをほぼ同電位としたことを特徴とする磁気記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、記録しようとするデータに対応した記録磁界を磁気ヘッドによって発生し、その発生した磁界により記録媒体にデータを記録する磁気記録装置に関する。
【０００２】
【従来の技術】
近年、ハードディスク装置等などの磁気記録装置は、急速に記録密度が高まってきており、書き込み速度も上がってきている。
【０００３】
磁気記録装置において、データの書き込みは、書き込みを行う記録媒体に近接させた磁気ヘッドコイルに流れる電流の向きを、記録するデータに応じて反転させることにより行う。
【０００４】
図１０は、従来における磁気記録装置の磁気ヘッド駆動回路（Steve,L.,Lawrence,C.,David,Y.,”A 550Mb/s GMR Read/Write Amplifier using 0.5um 5V CMOS Process”,ISSCC2000,pp358-359,Feb.,2000）の概要を示したものである。この図１０において、PMOSトランジスタMP1、MP2、NMOSトランジスタMN7〜MN10はスイッチとして、NMOSトランジスタMN1、MN2、PMOSトランジスタMP3、MP４は保護素子として動作し、NMOSトランジスタMN3〜MN7、MN10から成るカレントミラー回路と電流源Is1とDamping-Resistor回路から構成されている。本回路を図１１のタイミングで動作させ、各トランジスタとDamping-Resistor回路を制御している。磁気ヘッドコイルは、インダクタンスLh及び、抵抗成分Rhより成る。t1において、それまでオンしていたMP1、MN10がオフし、同時にそれまでオフであったMP2、MN7がオンすることで、磁気ヘッドコイルに、HWLからHWR方向に流れていた電流をHWRからHWL方向に反転する。この時MN8がt2までの間だけオンすることで、磁気ヘッドコイル両端に大電圧（ここでは電源電圧）がかかり、電流の反転時間を短くしている。次にt2からt3までは、電流源Is1に流れる電流をIw１とすると磁気ヘッドコイルにHWRからHWL方向に一定電流Iw1が流れる。次にt3において、オンしていたMP2、MN7がオフし、同時にそれまでオフであったMP1、MN10がオンすることで、磁気ヘッドコイルに、HWRからHWL方向に流れていた電流をHWLからHWR方向に反転する。この時MN9がt4までの間だけオンすることで、t2からt3の間と同様に磁気ヘッドコイル両端に上記とは逆方向の大電圧（ここでは電源電圧）がかかり、電流の反転時間を短くする。t4からt5の間は、磁気ヘッドコイルにHWLからHWR方向の電流Iw1が流れ、t5以降はt1からの動作を繰り返しおこなう。ところで、本回路には次にあげるような問題点が想定される。
【０００５】
まず第一の問題点として、近年、集積回路の電源電圧は、デバイスの微細化、高速化に伴うトランジスタの耐圧低下により低くなる傾向に有り、最近では3V〜5V以下である。前記磁気ヘッド駆動回路において、電源電圧が低くなってくると磁気ヘッドコイル電流の反転にかかる時間が増大してしまう。さらに最近の磁気ディスク装置の大容量化に伴うデータ転送速度の増大により、さらに高速な立上がり／立下がりが要求されており、前記磁気ヘッド駆動回路で高速な立上がり／立下がりを実現するためには電源電圧を高くしなければ成らないが、素子耐圧を考慮すると、トランジスタMP3、MP4、MN1、MN2のような保護素子を多段入れる必要があるが、こん度は保護素子のオン抵抗が無視できなくなる。オン抵抗を低減するためには保護素子のサイズも大きくする必要がある。特に集積回路ではチップ面積、及び寄生容量が増大し、経済的にもスイッチングスピード的にも問題となる。
次に近年、磁気ヘッドと記録媒体との距離も小さくなる（数十nm）傾向にあり、磁気ヘッド−ディスク間の放電防止の観点から磁気ヘッドコイルの中心電位がディスク電位付近で安定していることが望まれているが、本回路で電流源Is1に流れる電流をIw１、磁気ヘッドコイルの抵抗Rh≒0、各トランジスタのオン抵抗をRMP1＝RMP2＝Rpon1、RMP3＝RMP4＝Rpon2、RMN1＝RMN2＝Rnon1、RMN8＝RMN9＝Rnon2とすると、t1で磁気ヘッドコイルの中心電位VhcはVCC-Iw1*(Rpon1+Rpon2)より、VCC*(Rpon1+Rpon2)/(Rpon1+Rpon2+ Rnon1+Rnon2)電位に変化し、t2でVCC-Iw1*(Rpon1+Rpon2)にもどる。ここで、各トランジスタMP1〜MP4、MN1、MN2、MN7、MN8はスイッチ及び、保護素子であるので、そのオン抵抗は十分小さく等しいものとして考えると最終的に磁気ヘッドコイルの中心電位は、近似的に図１１に示すようにVCC→VCC/2→VCCとなる。また、これは、t3、t4においても同様な変化をしめし、磁気ヘッドコイル電流の方向の反転時において、磁気ヘッドコイルの中心電位が大幅に変動するという問題点もある。
【０００６】
【発明が解決しようとする課題】
本発明は、このような問題点を解消するためになされたもので、その目的は、電源電圧を低くしたときにおいても、磁気ヘッドコイル電流反転時に駆動用トランジスタに掛かる電圧は低く抑えながら、磁気ヘッドコイル両端には電源電圧以上の十分な電圧を印加することを可能にし、磁気ヘッドコイル電流の反転時間を短縮するとともに、磁気ヘッドコイルの中心電位をディスク電位付近で磁気ヘッドコイル電流反転時においても電位が安定に駆動できるようにすることにある。また、反転時間を短縮して、オーバーシュートを発生させる磁気ヘッド駆動回路を実現することにある。
【０００７】
【課題を解決するための手段】
上記目標を達成するために、少なくとも１つのデータ書き込み用コイルを備え、該コイルを中心に対称な主駆動回路、該コイルを中心に対称な、すなわち該コイルの片端に正パルス重畳回路、もう一端に負パルス重畳回路を対とした重畳回路とその逆の構成の一対を含み少なくとも二対以上備える補助駆動回路を備え、且つ主駆動回路により、該コイルの電流方向を反転するときにおいて、前記重畳回路の少なくとも一対を該コイル両端に電源以上の電位差が掛かるように動作させ、該コイルの電流の反転を促進させ、該コイルの中心電位がディスク電位付近で安定して駆動できることを特徴とする磁気ヘッド駆動回路を提供する。
【０００８】
【発明の実施の形態】
以下、本発明の第１の実施例について図面を用いて説明する。図１は、本発明の実施の形態の構成例を示したものである。この図１に示すように、本発明の磁気記録装置にかかる磁気ヘッド駆動回路は、制御回路１、主駆動回路２、補助駆動回路１０、及び磁気ヘッドコイル９より構成されている。
なお、S1、S2はスイッチ回路、MP1〜MP4はPMOSトランジスタ、MN1〜MN10はNMOSトランジスタ、Is1は電流源を示す。以下同じである。
まず主駆動回路２は、スイッチ３〜６と抵抗７、８より構成されている。
制御回路１は図２で示すように該主駆動回路２のスイッチ３、５とスイッチ４、６のオンオフを切り替えることで、磁気ヘッドコイル９に流れる磁化電流Iwの方向をかえると同時に補助駆動回路１０の制御信号を発生する回路である。定常的なIwは式１の条件の場合、式２で表される。
次に補助駆動回路１０は、正パルス重畳回路１３と負パルス重畳回路１４を一対とした重畳回路二対（１１及び１２）を組として磁気ヘッドコイル９に対して対称に設置されている。
次に本実施例の動作について説明をする。制御回路から出力される図２に示す制御信号により、主駆動回路２、補助駆動回路１０が制御される。t1において、それまでオンであったスイッチ４、５がオフになり、それまでオフであったスイッチ３、６がオンする。また、同時に補助駆動回路１０の重畳回路１１がt1でオンとなりt2でオフとなる。この時、HyからHx方向に流れている磁化電流Iw が、HxからHy方向に反転する。一方、同時にオンになった重畳回路１１により、磁気ヘッドコイル９の両端の電位は図２のようになり、磁気ヘッドコイル９の両端に大電圧VLが発生する。これによりt2で重畳回路１１がオフするまで磁化電流Iwの変化が促進され、反転時間を短くする。次にt3〜t5までは、上記と逆の動作をする。すなわちt3においてそれまでオンであったスイッチ２、５がオフになり、それまでオンであったスイッチ３、４がオンする。また、同時に補助駆動回路１０の重畳回路１２がt3でオンしt4でオフとなる。この時、HxからHy方向に流れている磁化電流Iw が、HyからHx方向に反転する。一方、同時にオンとなった重畳回路１２により、磁気ヘッドコイル９の両端の電位VHｘ、VHｙは図２のようになり、磁気ヘッドコイル９の両端にt1と大電圧VLが発生する。これによりt4で重畳回路１２がオフするまで磁化電流Iwの変化が促進され、反転時間を短くする。
抵抗７及び８は定常時にコイルに流れる電流を制限し、該主駆動回路２の出力となり、常に磁気ヘッドコイル９と直列に接続される。これによりコイル両端に大電圧が発生した場合、主駆動回路２のスイッチに掛かる電圧は抵抗７、８とスイッチのオン抵抗で分圧される。通常スイッチのオン抵抗は十分小さいのでスイッチ素子に大電圧が印加されるのを防止できる。
また定常的なIwは式１の条件の場合式２で表される。
0003781272.tif 000002
0003781272.tif 000003
とくにスイッチのオン抵抗Ron3〜Ron6は、式３を満たし、電源電圧VCC、VEEを式４に設定することにより、磁気ヘッドコイル９の中心電位をほぼ0Vにできる。
0003781272.tif 000004
0003781272.tif 000005
次に対称配置及び対称動作の補助回路１０により、図２に示すように前記の電流方向変化時に磁気ヘッドコイル９に大電圧VLを発生させ電流方向のスイッチング時間を短縮するとともに、磁気ヘッドコイル９の中心電位Vhcもほぼディスク電位に保持される。
【０００９】
次に図３、４に重畳回路の構成例を示す。まず図３に示す正パルス重畳回路１３は、スイッチ１５〜１７とダイオード１８および容量１９から構成される。該正パルス重畳回路１３は、制御回路１の信号により非動作時と動作時の制御が行われる。該正パルス重畳回路１３において非動作時は、スイッチ１５および１６がオフ状態、スイッチ１７がオン状態となり、ダイオード１８と容量１９の直列回路を形成することで、容量１９に充電が行われ、式５の電圧VCが容量１９の両端に発生する。
0003781272.tif 000006
但し、Vpnはダイオードの順方向電圧であり、スイッチのオン抵抗は無視できるものとする。
また、動作時はスイッチ１５および１６がオン状態、スイッチ１７がオフ状態となることで、接点T2がVCCとなり接点T1が式６で与えられる電圧VT1を出力する。この時ダイオード１８は逆バイアスとなり自動的にオフ状態となる。
0003781272.tif 000007
但し、Vpnはダイオードの順方向電圧であり、スイッチのオン抵抗は無視できるものとする。
次に図４に示す負パルス重畳回路１４は、スイッチ２０〜２２とダイオード２３および容量２４から構成され上記正パルス重畳回路と逆の動作をする。すなわち制御回路１により前記正パルス重畳回路１３と同様に非動作時と動作時の制御が行い、非動作時は、スイッチ２０、２１がオフ状態、スイッチ２２がオン状態となり、ダイオード２３と容量２４の直列回路を形成することで、容量２４に充電が行い、前記正パルス重畳回路１３と同様に式５の電圧VCが容量２４の両端に発生する。また、動作時はスイッチ２０、２１がオン状態、スイッチ２２がオフ状態となることで、接点T3がVEEとなり接点T4に式７で与えられるVT4を出力する。この時ダイオード２３は逆バイアスとなり自動的にオフ状態となる。
0003781272.tif 000008
但し、Vpnはダイオードの順方向電圧であり、スイッチのオン抵抗は無視できるものとする。
以上から、図２に示したt1における磁気ヘッドコイル９の両端の電位VHｘ、VHｙと磁気ヘッドコイル９に発生する電位差VLは次のように表される。
0003781272.tif 000009
0003781272.tif 000010
0003781272.tif 000011
また、t3における磁気ヘッドコイル９の両端の電位VHｘ、VHｙも同様に次のように表され、式１０と同じコイル両端電圧VLが得られる。
0003781272.tif 000012
0003781272.tif 000013
次に図５、６を用いて、正パルス重畳回路１３及び負パルス重畳回路１４におけるスイッチ１５〜１７、２０〜２２の具体的な構成例について説明する。本実施例において、スイッチ１５、１６、２２には図５のスイッチ回路Ｓ１を、スイッチ１７、２０、２１には図６スイッチ回路Ｓ２を用いた。
【００１０】
まず、スイッチ回路Ｓ１について説明する。このスイッチ回路Ｓ１は、NPNトランジスタ２５とNPNトランジスタ２５のコレクタとベース間に接続されたPMOS２６とNPNトランジスタ２５のベースとエミッタ間にPMOS２７より構成されている。スイッチ回路Ｓ１がオン状態の時は、PMOS２６のゲートをローレベルにしPMOS２６をオン状態にさせNPNトランジスタ２５のコレクタ−ベース間を短絡、PMOS２７のゲートをハイレベルにしPMOS２７をオフ状態にしNPNトランジスタ２５のベース−エミッタを開放にすることで、NPNトランジスタ２５がT5からT6に対して、順バイアスのダイオード接続になり、該スイッチ回路Ｓ１がオン状態となる。一方、オフ状態の時は、PMOS２６のゲートをハイレベルにしPMOS２６をオフ状態にさせNPNトランジスタ２５のコレクタ−ベース間を開放、PMOS２７のゲートをローレベルにしPMOS２７をオン状態にしNPNトランジスタ２５のベース−エミッタ間を短絡することで、NPNトランジスタ２５がT5からT6に対して、逆バイアスのダイオード接続になり、該スイッチ回路Ｓ１がオフ状態となる。
【００１１】
次にスイッチ回路Ｓ２は、NPNトランジスタ２８とNPNトランジスタ２８のコレクタとベース間に接続されたNMOS２９とNPNトランジスタ２８のベースとエミッタ間にNMOS３０より構成されている。スイッチ回路Ｓ２がオン状態の時は、NMOS２９のゲートをハイレベルにしNMOS２９をオン状態にさせNPNトランジスタ２８のコレクタ−ベース間を短絡、NMOS３０のゲートをローレベルにしNMOS３０をオフ状態にしNPNトランジスタ２８のベース−エミッタを開放にすることで、NPNトランジスタ２８がT7からT8に対して、順バイアスのダイオード接続になり、該スイッチ回路Ｓ２がオン状態となる。一方、オフ状態の時は、NMOS２９のゲートをローレベルにしNMOS２９をオフ状態にさせNPNトランジスタ２５のコレクタ−ベース間を開放、NMOS３０のゲートをハイレベルにしNMOS３０をオン状態にしNPNトランジスタ２５のベース−エミッタ間を短絡することで、NPNトランジスタ２５がT7からT8に対して、逆バイアスのダイオード接続になり、該スイッチ回路Ｓ２がオフ状態となる。
これらのスイッチ回路は、オン時において、順方向にバイアスされたダイオードと等価になりオン抵抗が小さく。また、縦積みした同種のMOSトランジスタのゲートを逆相の信号で制御することにより、上段のMOSトランジスタ２６、２９の寄生容量Cgd、Cgsと下段のMOSトランジスタ２９、３０の寄生容量Cgs、Cgdのスイッチング時の影響を相殺しスイッチング速度も速い。
【００１２】
次に磁気ヘッド駆動回路では、磁気ヘッド、磁気記録ディスクに応じて、定常電流を変化させる必要があり、且つ磁気ヘッドコイルの中心電位を0V近辺に保持する必要がある。そのため方法としてVCC、VEE電位を変化させる。このためのVCC、VEEを実現する構成例を図７、８、９を用いて説明する。図７にあるように本実施例の磁気ヘッド駆動回路を備えたIC３１の磁気ヘッド駆動回路のグランド端子と磁気ディスク３２を駆動する駆動装置３３のグランドを磁気記録装置のグランド３４に接続し共有する。
図８はVCCを実現する構成例である、グランド３４を基準にした電圧Vref1は電流源３５に流れる電流Iref1と抵抗R37により式１４で表され、NPNトランジスタ３６をエミッタフォロアとして出力することで、式１５で表されるVCCが実現される。
0003781272.tif 000014
0003781272.tif 000015
また、図９はVEEを実現する構成例である。前記VCCと同様に、グランド３４を基準にした電圧Vref2は電流源３８に流れる電流Iref2と抵抗R40より式１６で表され、PNPトランジスタをエミッタフォロアとして出力することで、式１７のVEEが実現される。
0003781272.tif 000016
0003781272.tif 000017
ここで、Iref1＝Iref2、Vthnpn＝Vthpnp、R38＝R40とすると、式１８が導かれグランド３４に対称なVCC、VEEを得ることができ、磁気ヘッドコイル９の中心電位をほぼ0Vに制御でき、さらに定常的に磁気ヘッドコイル９流れる電流Iwは式１９で表され、Iref1により制御できる。
0003781272.tif 000018
0003781272.tif 000019
上記では、VCC、VEEともに制御をしたが、そこまで必要としない磁気録装置におおては、VCCまたはVEEのみでも良い。
以上説明したように本発明では、記録データに対応して磁化電流を磁気ヘッドコイルに供給し、媒体を磁化し記録する磁気記録装置において、磁気ヘッドコイルと該磁気ヘッドコイルを中心に対称な主駆動回路と、前記磁気ヘッドコイルを中心に対称な正パルス重畳回路と負パルス重畳回路を対とした重畳回路を少なくとも二対以上備えた構成の対称な補助駆動回路を備え、主駆動回路により磁気ヘッドコイルを流れる磁化電流の方向を反転するときに、前記補助駆動回路の重畳回路が一対以上動作し、磁気ヘッドコイルを中心に磁化電流の反転を促進する正負対称な電圧を重畳させることで、磁気ヘッドコイルの中心電位の変動を抑え、且つ反転時間を短縮し、電源電圧の低電圧化を可能にする。ここで磁気ヘッドコイルの中心電位を磁気ディスク電位と同じにする構成をとることで、磁気ヘッドと磁気ディスクの放電防止の効果もある。また、補助駆動回路により磁気ヘッドコイル両端に電圧を重畳させることで、主駆動回路の素子耐圧に制限された電圧においても、磁気ヘッドコイルには電源電圧より大きな電圧を発生させることができ、電源電圧の低電圧化を実現できる。さらに主駆動回路の出力に磁気ヘッドコイルに対して、常に抵抗が直列に接続される構成をとることで、補助駆動回路により磁気ヘッドコイル両端に電圧が重畳されたときに重畳された電圧が直接主駆動回路に印加されるのを防ぐ効果がある。
以上の説明では、主駆動回路は４つの半導体スイッチを使った構成であるがコイル両端に大電圧を印可する対照的な補助駆動回路を図１０の従来例にも適応できることは勿論である。
また、以上の特性を得るために、ヘッド駆動回路の構成、制御方法（パルスタイミンング、パルス電圧）を適宜変えることは可能である。
【００１３】
【発明の効果】
以上説明したとおり、本発明によれば、磁気記録装置の電源電圧の低電圧化を可能にすることができる。また、磁気ヘッドコイルの中心電位を磁気ディスク電位と同じにする構成をとることで、磁気ヘッドと磁気ディスクの放電防止の効果もある。
【図面の簡単な説明】
【図１】本発明の磁気ヘッド駆動回路の一実施例を示す図。
【図２】図１の動作説明図。
【図３】正パルス重畳回路１３の構成図。
【図４】負パルス重畳回路１４の構成図。
【図５】スイッチの具体的な構成例１を示す図。
【図６】スイッチの具体的な構成例２を示す図。
【図７】磁気ディスクグランドと本発明の磁気ヘッド駆動回路グランドの関係図。
【図８】本発明の磁気ヘッド駆動回路の電源VCCの一実施例を示す図。
【図９】本発明の磁気ヘッド駆動回路の電源VEEの一実施例を示す図。
【図１０】従来における磁気ヘッド駆動回路の概要を示す図。
【図１１】図１０の動作説明図。
【符号の説明】
１  制御回路、
２  主駆動回路、
３〜６、１５〜１７、２０〜２２  スイッチ、
抵抗、
９  磁気ヘッドコイル、
１０  補助駆動回路、
１１、１２  重畳回路、
１３  正パルス重畳回路、
１４  負パルス重畳回路、
１８、２３  ダイオード、
１９、２４  容量、
２５、２８  NPNトランジスタ、
２６、２７  NMOS、
２９、３０  PMOS、
３１  本発明の磁気ヘッド駆動回路を備えたIC、
３２  磁気ディスク、
３３  磁気ディスク駆動装置、
３４  磁気記録装置のグランド、
３５、３８  電流源、
３６  NPNトランジスタ、
３７、４０  抵抗、
３９  PNPトランジスタ。
【図１】
0003781272.tif 000020
【図２】
0003781272.tif 000021
【図３】
0003781272.tif 000022
【図４】
0003781272.tif 000023
【図５】
0003781272.tif 000024
【図６】
0003781272.tif 000025
【図７】
0003781272.tif 000026
【図８】
0003781272.tif 000027
【図９】
0003781272.tif 000028
【図１０】
0003781272.tif 000029
【図１１】
0003781272.tif 000030