(57)【特許請求の範囲】
【請求項１】
上部に半導体層が形成されている基板上に、第１の開口部と第２の開口部とを持ったマスクパターンを形成するマスクパターン形成工程と、
該マスクパターンを用いて、該半導体層を選択的にエッチングすることによって、該基板の表面に平行な第１方向に延びる半導体微構造を形成するエッチング工程と、
前記基板の全面にポリシリコンを堆積するポリシリコン堆積工程と、
前記ポリシリコンをエッチングして、前記マスクパターンの下にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と
を包含し、
該エッチング工程において、該第１方向に垂直かつ該基板の表面に平行な第２方向におけるエッチング速度は、該第１方向におけるエッチング速度に対して、実質的にゼロであり、該半導体微構造の幅は、該第１の開口部と該第２の開口部との間の、該第２方向における最短距離に実質的に同一である、半導体微構造の形成方法。
【請求項２】
前記基板の面方位は（110）であり、前記第１方向は＜211＞であり、前記第２方向は＜111＞である、請求項１に記載の半導体微構造の形成方法。
【請求項３】
前記基板は、ＳＯＩ基板である請求項１または２に記載の半導体微構造の形成方法。
【請求項４】
前記基板は、ＳＩＭＯＸ基板である請求項１または２に記載の半導体微構造の形成方法。
【請求項５】
前記マスクパターンは、前記第１の開口部と前記第２の開口部との間の帯状の部分を有し、該帯状の部分の長手方向は、前記第１方向と一致しない、請求項１から４のいずれかに記載の半導体微構造の形成方法。
【請求項６】
前記エッチング工程と前記ポリシリコン堆積工程との間に、前記第１方向に沿って並んでいるとともに前記半導体微構造を挟む一対の第１の酸化膜を前記半導体微構造の両側面に形成する工程をさらに包含している、請求項１から５のいずれかに記載の半導体微構造の形成方法。
【請求項７】
前記半導体層は、Ｓｉから形成されている、請求項１に記載の半導体微構造の形成方法。
【請求項８】
前記基板の前記半導体層の下に、酸化膜が形成されている、請求項１に記載の半導体微構造の形成方法。
【請求項９】
前記エッチング工程は、結晶異方性エッチングである、請求項１から８のいずれかに記載の半導体微構造の形成方法。
【請求項１０】
両側壁を有し、量子井戸として機能するほど十分に薄い幅を有するシリコン薄板と、該シリコン薄板の該両側壁に形成された１対のトンネル障壁と、該１対のトンネル障壁を両側から挟み込むように形成された１対の電極と、を備えた共鳴トンネル素子の製造方法であって、
上部にシリコン層が形成されている基板の表面に、第１の開口部と第２の開口部とを持った酸化膜を形成するマスクパターン形成工程と、
該酸化膜をマスクとして、該シリコン層を選択的にエッチングすることによって、該基板の表面に平行な第１方向に延びる該シリコン薄板を形成するエッチング工程と、
前記基板の全面にポリシリコンを堆積するポリシリコン堆積工程と、
前記ポリシリコンをエッチングして、前記酸化膜の下に前記一対の電極を形成する電極形成工程と
を包含し、
該エッチング工程において、該第１方向に垂直かつ該基板の表面に平行な第２方向におけるエッチング速度は、該第１方向におけるエッチング速度に対して、実質的にゼロであり、該半導体微構造の幅は、該第１の開口部と該第２の開口部との間の、該第２方向における最短距離に実質的に同一である、共鳴トンネル素子の製造方法。
【請求項１１】
前記基板の面方位は（110）であり、前記第１方向は＜211＞であり、前記第２方向は＜111＞である、請求項１０に記載の共鳴トンネル素子の製造方法。
【請求項１２】
前記基板は、ＳＯＩ基板である請求項１０または１１に記載の共鳴トンネル素子の製造方法。
【請求項１３】
前記基板は、ＳＩＭＯＸ基板である請求項１０または１１に記載の共鳴トンネル素子の製造方法。
【請求項１４】
前記マスクパターンは、前記第１の開口部と前記第２の開口部との間の帯状の部分を有し、該帯状の部分の長手方向は、前記第１方向と一致しない、請求項１０から１３のいずれかに記載の共鳴トンネル素子の製造方法。
【請求項１５】
前記エッチング工程と前記ポリシリコン堆積工程との間に、前記１対のトンネル障壁を前記シリコン薄板の両側面に形成する工程をさらに包含している、請求項１０から１４のいずれかに記載の共鳴トンネル素子の製造方法。
【請求項１６】
前記エッチング工程は、結晶異方性エッチングである、請求項１０から１５のいずれかに記載の共鳴トンネル素子の製造方法。
【請求項１７】
前記１対の電極は、前記酸化膜をマスクとして、ドライエッチングによって自己整合的に形成される、請求項１０から１６のいずれかに記載の共鳴トンネル素子の製造方法。
【請求項１８】
両側壁を有し、第１の方向に延びるシリコン薄板および該シリコン薄板の該両側壁に形成された１対の第１の酸化膜を有する２重障壁構造と、
該シリコン薄板を覆うように形成された第２の酸化膜と、
を備えた半導体素子であって、
該第２の酸化膜は、第１の開口部と第２の開口部とを持っており、
該第１の開口部と該第２の開口部との間の、該第１方向に垂直かつ該第２の酸化膜の表面に平行な第２方向における最短距離は、該シリコン薄板の該第２方向における幅と実質的に同一であり、
該１対の第１の酸化膜の両側面に形成された一対の電極を有し、
該第２の酸化膜は該一対の電極を覆っており、
該第２の方向において、該第１の開口部と該第２の開口部との間に前記シリコン薄板が挟まれている、半導体素子。
【請求項１９】
両側壁を有し、量子井戸として機能するほど十分に薄い幅を有するシリコン薄板と、
該シリコン薄板の該両側壁に形成された１対のトンネル障壁と、
該１対のトンネル障壁を両側から挟み込むように形成された１対の電極と、
該シリコン薄板を覆うように形成された酸化膜と、
を備えた共鳴トンネル素子であって、
該酸化膜は、第１の開口部と第２の開口部とを持っており、該第１の開口部と該第２の開口部との間の、該第１方向に垂直かつ該酸化膜の表面に平行な第２方向における最短距離は、該シリコン薄板の該第２方向における幅と実質的に同一であり、
該酸化膜は該１対の電極を覆っており、
該第２の方向において、該第１の開口部と該第２の開口部との間に該シリコン薄板が挟まれている、共鳴トンネル素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体微構造の形成方法に関し、特にＳＩＭＯＸ基板に結晶異方性エッチングを用いるＳｉ微構造の形成方法、およびそれを用いた共鳴トンネル素子の製造方法に関する。
【０００２】
【従来の技術】
近年、量子効果を利用した量子化機能素子の研究開発が進められている。そのなか、共鳴トンネル効果を利用した量子化機能素子として、共鳴トンネルダイオードが提唱され研究されている。その形成方法の１例として、(110)ＳＩＭＯＸ基板上に、熱酸化膜により<211>方向に平行な２つの近接したエッチング窓を有するエッチングマスクを形成し、その後、結晶異方性エッチングによって、Ｓｉのエッチング量を制御することにより、エッチングマスク下に幅の狭いＳｉ微構造を形成し、共鳴トンネルダイオードの量子井戸として用いることが提案されている。この方法は、特開平７−３１２４１９号公報に開示されいる。
【０００３】
【発明が解決しようとする課題】
しかし、従来の半導体微構造の形成方法では、次のような問題点がある。まず、現在のアライメント技術の限界あるいは基板の面方位測定の誤差により、エッチング窓と基板の<211>方向が厳密に平行ではなく、ある程度のずれを生じる。このため、エッチング窓の長いエッチングマスクを用いて半導体微構造を形成する場合、エッチングが基板の<211>方向に平行な方向に進行し、エッチングマスクの端までエッチングが進行してしまう。このため、Ｓｉ微構造が途中で切れてしまう。
【０００４】
また、従来のリソグラフィ技術では、エッチング窓の間の間隔を非常に狭く形成するのは光の波長による限界があり、次工程のリソグラフィのアライメント精度を非常に高精度にとる必要があるなど数々の問題点が存在する。これを克服するために、電子線描画などを利用する方法が用いられるが、描画のコストやスループットを考慮すると、製造に用いるときばかりではなく、研究に用いる場合ですらある種の困難が存在する。
【０００５】
さらに、従来の半導体微構造の形成方法では、半導体微構造の幅の制御をエッチング量によって行っているにもかかわらず、エッチング量をエッチングが行われている間に調べることが難しいなど、解決すべき問題が存在している。
【０００６】
本発明は、上記課題を解決するためになされたものであり、その目的とするところは、従来のリソグラフィ技術を用いて、低コスト、高スループットで、共鳴トンネルダイオードの量子井戸に用いられる半導体微構造の形成方法、および共鳴トンネルダイオードの製造方法を提供することにある。特に、基板の結晶面方位とリソグラフィアライメントとの間にある程度のずれが生じた場合でも、半導体微構造は途中で切れることなく、しかも幅の制御性の良い半導体微構造の形成方法を提供することである。
【０００７】
【課題を解決するための手段】
本発明による半導体微構造の形成方法は、上部に半導体層が形成されている基板上に、第１の開口部と第２の開口部とを持ったマスクパターンを形成する工程と、該マスクパターンを用いて、該半導体層を選択的にエッチングすることによって、該基板の表面に平行な第１方向に延びる半導体微構造を形成する工程と、を包含しており、該エッチング工程において、該第１方向に垂直かつ該基板の表面に平行な第２方向におけるエッチング速度は、該第１方向におけるエッチング速度に対して、実質的にゼロであり、該半導体微構造の幅は、該第１の開口部と該第２の開口部との間の、該第２方向における最短距離に実質的に同一であり、そのことにより上記目的が達成される。
【０００８】
ある実施形態では、前記基板の面方位は（110）であり、前記第１方向は＜211＞であり、前記第２方向は＜111＞である。
【０００９】
ある実施形態では、前記基板は、ＳＯＩ基板またはＳＩＭＯＸ基板である。
【００１０】
ある実施形態では、前記マスクパターンは、前記第１の開口部と前記第２の開口部との間の帯状の部分を有し、該帯状の部分の長手方向は、前記第１方向と一致しない。
【００１１】
ある実施形態では、前記基板上に、前記半導体層を挟んでおり、前記第１方向に沿って並ぶ第１の酸化膜と第２の酸化膜を形成する工程をさらに包含しており、前記エッチング工程において、該第１方向におけるエッチングは、該第１の酸化膜および該第２の酸化膜によってストップされる。
【００１２】
ある実施形態では、前記半導体層は、Ｓｉから形成されている。
【００１３】
ある実施形態では、前記基板の前記半導体層の下に、酸化膜が形成されている。
【００１４】
ある実施形態では、前記エッチング工程は、結晶異方性エッチングである。
【００１５】
本発明による共鳴トンネル素子の製造方法は、両側壁を有し、量子井戸として機能するほど十分に薄い幅を有するシリコン薄板と、該シリコン薄板の該両側壁に形成された１対のトンネル障壁と、該１対のトンネル障壁を両側から挟み込むように形成された１対の電極と、を備えた共鳴トンネル素子の製造方法であって、該シリコン薄板を形成する工程は、上部にシリコン層が形成されている基板の表面に、第１の開口部と第２の開口部とを持った酸化膜を形成する工程と、該酸化膜をマスクとして、該シリコン層を選択的にエッチングすることによって、該基板の表面に平行な第１方向に延びる該シリコン薄板を形成する工程と、を包含しており、該エッチング工程において、該第１方向に垂直かつ該基板の表面に平行な第２方向におけるエッチング速度は、該第１方向におけるエッチング速度に対して、実質的にゼロであり、該シリコン薄板の該幅は、該第１の開口部と該第２の開口部との間の、該第２方向における最短距離に実質的に同一であり、そのことにより上記目的が達成される。
【００１６】
ある実施形態では、前記基板の面方位は（110）であり、前記第１方向は＜211＞であり、前記第２方向は＜111＞である。
【００１７】
ある実施形態では、前記基板は、ＳＯＩ基板またはＳＩＭＯＸ基板である。
【００１８】
ある実施形態では、前記マスクパターンは、前記第１の開口部と前記第２の開口部との間の帯状の部分を有し、該帯状の部分の長手方向は、前記第１方向と一致しない。
【００１９】
ある実施形態では、前記基板上に、前記半導体層を挟んでおり、前記第１方向に沿って並ぶ第１の酸化膜と第２の酸化膜を形成する工程をさらに包含しており、前記エッチング工程において、該第１方向におけるエッチングは、該第１の酸化膜および該第２の酸化膜によってストップされる。
【００２０】
ある実施形態では、前記エッチング工程は、結晶異方性エッチングである。
【００２１】
ある実施形態では、前記１対の電極は、前記酸化膜をマスクとして、ドライエッチングによって自己整合的に形成される。
【００２２】
本発明による半導体素子は、両側壁を有し、第１の方向に延びるシリコン薄板と、該シリコン薄板の該両側壁に形成された１対の第１の酸化膜と、を有する２重障壁構造と、該シリコン薄板を覆うように形成された第２の酸化膜と、を備えた半導体素子であって、該第２の酸化膜は、第１の開口部と第２の開口部とを持っており、該第１の開口部と該第２の開口部との間の、該第１方向に垂直かつ該第２の酸化膜の表面に平行な第２方向における最短距離は、該シリコン薄板の該第２方向における幅と実質的に同一であり、該１対の第１の酸化膜の両側面に形成された一対の電極を有し、該第２の酸化膜は該一対の電極を覆っており、該第２の方向において、該第１の開口部と該第２の開口部との間に該シリコン薄板が挟まれており、そのことにより上記目的が達成される。
【００２３】
本発明による共鳴トンネル素子は、両側壁を有し、量子井戸として機能するほど十分に薄い幅を有するシリコン薄板と、該シリコン薄板の該両側壁に形成された１対のトンネル障壁と、該１対のトンネル障壁を両側から挟み込むように形成された１対の電極と、該シリコン薄板を覆うように形成された酸化膜と、を備えた共鳴トンネル素子であって、該酸化膜は、第１の開口部と第２の開口部とを持っており、該第１の開口部と該第２の開口部との間の、該第１方向に垂直かつ該酸化膜の表面に平行な第２方向における最短距離は、該シリコン薄板の該第２方向における幅と実質的に同一であり、該酸化膜は該１対の電極を覆っており、該第２の方向において、該第１の開口部と該第２の開口部との間に該シリコン薄板が挟まれており、そのことにより上記目的が達成される。
【００２４】
【発明の実施の形態】
（第１の実施形態）
以下に、本発明の第１の実施形態として、半導体微構造の形成方法を説明する。より詳しくは、結晶異方性エッチングによる半導体微構造の形成方法を説明する。
【００２５】
図１（ａ）〜（ｄ）は、本発明の方法によって形成される半導体微構造１０４、およびそれを形成するためのエッチングマスク１０９の構成を示す。図１（ａ）は半導体微構造１０４の上部からみた場合の平面図、図１（ｂ）は図１（ａ）の方向から約３０゜斜めに俯瞰した場合の斜視図、図１（ｃ）および１（ｄ）は、それぞれ図１（ａ）の線１Ｃ−１Ｃおよび１Ｄ−１Ｄに沿った断面図である。
【００２６】
半導体微構造１０４は、図１（ａ）および（ｂ）に示されるような細長い形状を有し、ＳＩＭＯＸ基板（separationby implanted oxygen基板）上に形成されている。ＳＩＭＯＸ基板は、上部シリコン層、埋め込み酸化膜層および下部シリコン層から形成されており、半導体微構造１０４は、ＳＩＭＯＸ基板の上部シリコン層をエッチングして形成される。図１（ｃ）および（ｄ）において、ＳＩＭＯＸ基板を構成する埋め込み酸化膜層１０５のみが、基板として示されている。
【００２７】
半導体微構造１０４を形成するためのエッチングマスク１０９は、全体として細長い形状を持った部分１０３を有する。この部分１０３を、本願明細書において、マスクの「エッチング制御部」と称する。エッチング制御部１０３は、第１の切れ込み１０１、および第２の切れ込み１０２を持っている。半導体微構造１０４は、第１の切れ込み１０１の端１１１、および第２の切れ込み１０２の端１１２から、少しだけ入ったところに対応する端面を有する。
【００２８】
図２〜５を参照しながら、結晶異方性エッチングによって、上記半導体微構造１０４の形成方法を説明する。
【００２９】
まず、図２（ａ）〜（ｃ）を参照する。図２（ａ）は、エッチングマスク２０９のエッチング制御部２０３の上部からみた平面図であり、図２（ｂ）および（ｃ）は、それぞれ図２（ａ）の線２Ｂ−２Ｂおよび２Ｃ−２Ｃに沿った断面図である。
【００３０】
基板として、下部シリコン層（不図示）、埋め込み酸化膜層１０５（厚さ：約４００ｎｍ）、および上部シリコン層２０４（厚さ：約２００ｎｍ）を含むｎ型ＳＩＭＯＸ基板を用いる。ＳＩＭＯＸ基板は、面方位が(110)、オリフラの面方位が<211>である。ＳＩＭＯＸ基板の酸素注入前の抵抗率は、10-20Ωcm程度である。
【００３１】
通常のＳｉプロセスで用いられる熱酸化膜形成工程（ＬＯＣＯＳ形成）によって、縦１０μm程度、横２１μm程度の１つの矩形領域を除いて、上部シリコン層２０４を埋め込み酸化膜層１０５まで完全に酸化する。これにより、矩形領域は、周囲が完全に絶縁されている素子領域となる。
【００３２】
次に、９００℃程度の温度で、約２５min間、パイロ酸化を行うことにより、この素子領域に、厚さ約７５nmのシリコン酸化膜を形成する。このシリコン酸化膜の上に、厚さ約1.5μmのレジストを塗布した後、g線ステッパーにより露光、現像処理を行い、ドライエッチングによりシリコン酸化膜をパターニングする。このパターニングによって、図２（ａ）に示されるように、素子領域の両側にエッチング窓（開口部）２２１および２２２を持った、シリコン酸化膜によるエッチングマスク２０９が形成される。エッチングマスク２０９は、開口部２２１と開口部２２２との間に帯状のエッチング制御部２０３を有する。エッチング制御部２０３は、図２（ａ）に示されるように、その上下両端に、互い違いに切れ込み２０１および２０２の入った形状を有する。
【００３３】
レジストを除去した後、エチレンジアミン、ピロカテコール、および水の混合液（混合比、約6:1:2）によって、８０℃程度の温度で結晶異方性エッチングを行う。以下に、この工程を詳細に説明する。
【００３４】
<110>方向のエッチング速度は、<111>方向のエッチング速度より１００倍ほど早いため、切れ込み２０１および２０２に接し、(111)の面方位に水平な面が、短時間で、エッチング制御部２０３の下部に形成される。これによって、図２（ｂ）および（ｃ）に示されるように、エッチング制御部２０３のエッジに沿って、均一な(111)面が形成される。
【００３５】
＜211＞方向におけるエッチングレートは（約１５００ｎｍ／ｍｉｎ）、＜111＞方向におけるエッチングレート（約７ｎｍ／ｍｉｎ）よりはるかに早い（約２００倍）。このような結晶異方性エッチングによって、上記工程とほぼ同時に、切れ込み２０１のエッジ２５１、および切れ込み２０２のエッジ２５２から、図２（ａ）の破線で示すように、エッチング制御部２０３の中心に向かって、エッチングが進行する。＜111＞方向（第２方向）におけるエッチングレートは＜211＞方向（第１方向）のそれに比べてはるかに遅いため、＜111＞方向のエッチングは、実質的に進行しない。すなわち、エッチング工程において、第１方向に垂直かつ基板の表面に平行な第２方向におけるエッチング速度は、第１方向におけるエッチング速度に対して、実質的にゼロである。
【００３６】
エッチングが途中まで進行する様子を、図３（ａ）〜（ｃ）および図４（ａ）〜（ｃ）に示す。図３（ａ）〜（ｃ）および図４（ａ）〜（ｃ）は共に、図２（ａ）〜（ｃ）に対応している。このように、結晶異方性エッチングによって、結果的に、図５（ａ）〜（ｃ）に示されるように、半導体微構造１０４が形成される。
【００３７】
半導体微構造１０４の幅ｍは、マスクのエッチング制御部２０３のサイズを調整することによって容易に制御できる。図５（ａ）に示されるような、エッチング制御部２０３の切れ込み２０１のエッジ２６１および切れ込み２０２のエッジ２６２のそれぞれに接し、＜211＞方向に平行な直線Ｌ１およびＬ２を考える線Ｌ１およびＬ２は、半導体微構造１０４の左右両側壁に対応している。線Ｌ１とＬ２との間隔Ｍ（開口部２２１と開口部２２２との間の、＜111＞方向における最短距離）が、半導体微構造１０４の幅ｍを決定する。本実施形態において、間隔Ｍを０．２μm程度にすることによって、約０．２μmの幅ｍを有する半導体微構造１０４が得られる。より正確にいうと、＜111＞方向におけるエッチングも若干進行し、得られる半導体微構造１０４の幅ｍは、０．２μmより少しだけ狭い。しかし、その誤差は３０ｎｍ程度であり、無視できるほど小さな値である。このため、本願明細書において、半導体微構造１０４の幅ｍを上記間隔Ｍとは実質的に同一であるとする。また、埋め込み酸化膜層１０５を有するＳＩＭＯＸ基板を用いることによって、深さ方向のエッチング量を容易に制御でき、高さ１６５ｎｍ程度の半導体微構造１０４が得られる。
【００３８】
図５（ａ）に示されるような形状のエッチングマスクを用いる代わりに、図６（ａ）〜（ｄ）および図７に示すようなエッチング制御部を有するエッチングマスクを用いてもよい。これらの図中の間隔Ｍは、上記図５（ａ）の線Ｌ１と線Ｌ２との間隔Ｍに対応しており、それを調整することによって、半導体微構造１０４の幅を容易に制御できる。図７には、結晶異方性エッチングに用いられるマスクのエッチング制御部２０３の典型的なサイズが示されている。
【００３９】
本発明によると、エッチングの速度に左右されることなく、エッチングマスクの形状のみの制御によって、非常に幅の小さな半導体微構造の形成が可能である。
【００４０】
また、エッチング速度の早い<211>方向のエッチングにより短時間で(111)面が形成され、<111>方向のエッチング速度が遅いため、半導体微構造が形成された後で、時間的に大きなマージンが得られる。すなわち、半導体微構造が形成された後、すぐにエッチングを中止できない場合でも、<111>方向のエッチングの進行によって、半導体微構造が切れたり、所望の幅が得られないなどのことが防止できる。
【００４１】
さらに、エッチングマスクと基板の面方位との合わせ角度に誤差（合わせずれ）があった場合でも、切れ込みが互い違いに形成されているため、基板の<211>方向に平行にエッチングが進み、半導体微構造１０４は、図８に示されるように、エッチング制御部１０３に対して傾いて形成される。このため、半導体微構造１０４は、途中で切れることなく形成できる。
【００４２】
本実施形態において、基板としてＳＩＭＯＸが用いられているが、その代わりにＳＯＩ基板（silicon oninsulator)、Ｓｉ基板、あるいは上部にシリコン層が形成されているＧａＡｓまたはＩｎＰの基板を用いてもよい。
【００４３】
（第２の実施形態）
以下に、図９（ａ）〜（ｄ）を参照しながら、上記第１の実施形態で説明した方法に、さらに、半導体微構造の長さを制御するために、エッチングストップを行う半導体微構造の形成方法を説明する。図９（ａ）〜（ｄ）は、 ＳＩＭＯＸ基板の上部からみた平面図である。本実施形態の方法は、基本的に第１の実施形態の方法と同一である。異なる点のみについて説明する。
【００４４】
図９（ａ）に示されるように、通常のＳｉプロセスで用いられる熱酸化膜形成工程によって、ＳＩＭＯＸ基板上の半導体微構造１０４（図９（ｄ）参照）の形成すべき領域に、素子を分離するためのシリコン酸化膜９０５および９０６（ＬＯＣＯＳ）を形成する。＜211＞方向における酸化膜９０５と酸化膜９０６との間隔ｎは、形成すべき半導体微構造１０４の長さを決める。本実施形態では、例えば、間隔ｎを５μm程度にする。
【００４５】
図９（ａ）に示されるような、エッチング制御部９０３を有するエッチングマスクの形成、および結晶異方性エッチングの工程は、第１の実施形態で説明した方法と同一である。結晶異方性エッチングは、図９（ｂ）および（ｃ）に示されるように進行し、最後に、図９（ｄ）に示されるように、酸化膜９０５および９０６によってストップされる。結果的に、間隔ｎに対応する所望の長さ（５μm程度）の半導体微構造１０４が形成される。
【００４６】
本実施形態によると、酸化膜９０５および９０６を形成することによって、素子領域を互いに分離すると同時に、半導体微構造の長さも精度よく制御することができる。
【００４７】
上記のような酸化膜９０５および９０６を形成する代わりに、図１０（ａ）〜（ｅ）に示されるように、半導体微構造１０４が形成すべき領域を完全に囲むようなシリコン酸化膜１００５を形成してもよい。図１０（ｅ）は、図１０（ａ）の線１０Ｅ−１０Ｅに沿った断面図である。
【００４８】
シリコン酸化膜１００５は、例えば、次のように形成できる。酸化シリコン層等の上に形成されたシリコン層（ＳＯＩ層）を、ドライエッチングによって島状にパターニングする。次に、熱酸化によって、パターニングされたシリコン層の表面にシリコン酸化膜を形成する。その後、マスクを用いて、シリコン酸化膜を選択的にエッチング除去することによって、図１０（ｅ）に示されるようなシリコン酸化膜１００５を形成する。なお、ＬＯＣＯＳを形成する方法によって、シリコン酸化膜１００５を形成しても構わない。
【００４９】
上記のようなシリコン酸化膜１００５を用いることによって、他の素子領域と完全に分離でき、リーク電流を防止できる。なお、この場合の結晶異方性エッチングは、図９（ａ）〜（ｄ）の場合と同様である。
【００５０】
図１４は、上記第１および第２の実施形態による結晶異方性エッチング後の半導体微構造のＳＥＭ写真を示す。
【００５１】
（第３の実施形態）
以下に、図１１（ａ）〜（ｃ）を参照しながら、本発明の第３の実施形態として、半導体素子の製造方法を説明する。より詳細には、共鳴トンネル効果を用いる共鳴トンネル素子の製造方法を説明する。
【００５２】
図１１（ａ）は本実施形態の半導体素子の斜視図、図１１（ｂ）は図１１（ａ）の線１１Ｂ−１１Ｂに沿った断面図、図１１（ｃ）は半導体素子の上からみた場合の平面図である。図１１（ａ）および（ｄ）に示されるように、この半導体素子は、(110)ＳＯＩ基板３００上に形成されている。ＳＯＩ基板３００は、シリコン基板３０３と、その上に形成されている埋め込みシリコン酸化膜層３０２とを含んでいる。酸化膜層３０２上には、上記第１および第２の実施形態で説明した異方性エッチングにより、シリコン薄板（半導体微構造）３０５が形成されている。シリコン薄板３０５の上部に、シリコン薄板３０５を形成するためのエッチングマスク３０４が形成されている。シリコン薄板３０５の両側面には、図１１（ｂ）に示されるように、酸化膜障壁３０６が形成されている。酸化膜障壁３０６の両側のマスク３０４の下に、ドレイン３０９およびソース３０８が形成されている。シリコン薄板３０５は、シリコン酸化膜障壁層３０６にはさまれた２重障壁構造となっている。
【００５３】
図１２は、図１１（ａ）〜（ｃ）の半導体素子の電気特性を示す。図１２から分かるように、ソース３０８にたいして、ドレイン３０９に電圧を印加することによって、２重障壁構造を流れる電流Ｉが共鳴トンネル効果により増減する、いわゆる負性抵抗があらわれる。
【００５４】
以下に、図１３（ａ）〜（ｆ）を参照しながら、上記共鳴トンネル素子の製造方法を説明する。図１３（ａ）〜（ｆ）は、製造工程を示す斜視図である。
【００５５】
まず、図１３（ａ）に示すように、上部シリコン層４０１（厚さ：約２００ｎｍ）、埋め込み酸化シリコン層４０２（厚さ：約４００ｎｍ）、および(110)Ｓｉ基板４０３からなる (110)ＳＯＩ基板４００の上面に、ＳｉＯ2により、<211>方向に平行なマスク４０４（厚さ：７５ｎｍ程度）を形成する。
【００５６】
マスク４０４（エッチング制御部）は、図７に示されるようなシフト形状およびサイズを有する。
【００５７】
次に、図１３（ｂ）に示されるように、エチレンジアミン・ピロカテコール・水の混合液（混合比、約6:1:2）によって、８０℃程度の温度で結晶異方性エッチングを行う。結晶異方性エッチングのエッチングレートの面方位依存性により、エッチングは、図１３（ｂ）の矢印に示されるように進行し、結果として、図１３（ｃ）に示されるように、マスク４０４の下には、(111)面を側面とするＳｉ薄板４０５（幅：０．２μm程度、長さ：５μm程度、高さ：１６５ｎｍ程度）が形成される。
【００５８】
次に、図１３（ｄ）に示されるように、熱酸化により、シリコン薄板４０５の両側面である(111)面上に、電子がトンネル効果によって通過出来るほど薄いＳｉＯ2障壁４０６（厚さ：１．５ｎｍ程度）を形成する。
【００５９】
次に、図１３（ｅ）に示すように、ポリシリコン４１０で基板の全面に堆積した後、ポリシリコン４１０に不純物を拡散させる。その後、マスク４０４をマスクとして、ポリシリコン４１０をドライエッチングする。これにより、図１３（ｆ）に示されるように、マスク４０４の下に、電極としてのソース４０８、ドレイン４０９が自己整合的に形成される。
【００６０】
マスク４０４は、前の工程であるシリコン薄板４０５を形成する工程で用いられると同時に、ソース４０８、ドレイン４０９を形成する工程においても、ポリシリコン４１０のエッチングマスクとして用いられる。このことによって、図１３（ｆ）に示されるような構成のデバイスを作製する場合、マスクの形成は１回でよく、ソース・ドレイン形成時に、あらたにマスクを形成する必要はない。
【００６１】
本実施形態によると、マスクの形成が１回でよく、製造工程は簡略化できる。マスク４０４の形状を工夫することで、シリコン薄板４０５を制御性よく製造できることについての本発明による効果は、以上の実施形態の場合と同様である。
【００６２】
なお、埋め込みシリコン酸化膜層４０２を有するＳＯＩ基板を用いることによって、基板側における電流のリークパスを防止できる。また、エッチングマスクを形成する前に、ＳＯＩ基板の上部シリコン層４０１の厚さを所望の値に調整することによって、後で形成される半導体微構造の縦方向の高さを制御できる。このため、電流か流れる面積を変えることによって、電流値を適切な値に設定し、ソース・ドレイン電極間の容量を調整し、動作速度を向上できる。このことは、ＳＩＭＯＸ基板を用いる場合も同様である。
【００６３】
【発明の効果】
本発明によると、以下の効果が得られる。
【００６４】
エッチングマスクのエッチング制御部の切れ込みの深さを調整することにより、形成する半導体微構造の幅を容易に制御できる。結晶異方性エッチングの速度に左右されることなく、エッチングマスクの形状のみの制御によって、非常に幅の小さな半導体微構造を形成できる。
【００６５】
また、エッチングマスクと基板の面方位との合わせ角度に誤差（合わせずれ）があった場合でも、切れ込みが互い違いに形成されているため、半導体微構造は、途中で切れることなく形成できる。
【００６６】
さらに、エッチング速度の早い<211>方向のエッチングを利用して、短時間で(111)面が形成され、半導体微構造が形成された後で、<111>方向のエッチング速度が遅いため、時間的に大きなマージンを設けることができる。
【図面の簡単な説明】
【図１】本発明の方法により形成した半導体微構造の全体構造を示す図、（ａ）は平面図、（ｂ）は鳥瞰図、（ｃ）および（ｄ）は断面図。
【図２】本発明の方法による結晶異方性エッチングの工程を示す図、（ａ）は平面図、（ｂ）及び（ｃ）は断面図。
【図３】本発明の方法による結晶異方性エッチングの工程を示す図、（ａ）は平面図、（ｂ）及び（ｃ）は断面図。
【図４】本発明の方法による結晶異方性エッチングの工程を示す図、（ａ）は平面図、（ｂ）及び（ｃ）は断面図。
【図５】本発明の方法による結晶異方性エッチングの工程を示す図、（ａ）は平面図、（ｂ）及び（ｃ）は断面図。
【図６】（ａ）から（ｄ）は、本発明に用いられるエッチングマスクを示す図。
【図７】本発明に用いられる典型的なエッチングマスクのサイズを示す図。
【図８】本発明の方法により形成した他の半導体微構造の平面図。
【図９】（ａ）から（ｄ）は、本発明の他の方法による結晶異方性エッチングの工程を示す図。
【図１０】本発明のさらに他の方法による結晶異方性エッチングの工程を示す図、（ａ）から（ｄ）は平面図、（ｅ）は断面図。
【図１１】本発明によって形成される半導体素子（共鳴トンネル素子）の構成を示す図、（ａ）は斜視図、（ｂ）は断面図、（ｃ）は平面図。
【図１２】図１１（ａ）から（ｃ）の半導体素子の電気特性を示す図。
【図１３】（ａ）から（ｆ）は、図１１（ａ）から（ｃ）の半導体素子の製造工程を示す図。
【図１４】本発明による結晶異方性エッチング後の半導体微構造のＳＥＭ写真を示す図。
【符号の説明】
１０１  第１の切れ込み
１０２  第２の切れ込み
１０３  エッチングマスクのエッチング制御部
１０４  半導体微構造
１０５  埋め込み酸化膜層
２０１  第１の切れ込み
２０２  第２の切れ込み
２０３  エッチングマスクのエッチング制御部
２０４  半導体微構造
【図１】
0003770489.tif 000002
【図２】
0003770489.tif 000003
【図３】
0003770489.tif 000004
【図４】
0003770489.tif 000005
【図５】
0003770489.tif 000006
【図６】
0003770489.tif 000007
【図７】
0003770489.tif 000008
【図８】
0003770489.tif 000009
【図９】
0003770489.tif 000010
【図１０】
0003770489.tif 000011
【図１１】
0003770489.tif 000012
【図１２】
0003770489.tif 000013
【図１３】
0003770489.tif 000014
【図１４】
0003770489.tif 000015