(57)【特許請求の範囲】
【請求項１】
光電変換素子と、
前記光電変換素子を所定電位にリセットするリセットスイッチと、
前記光電変換素子に蓄積されている光電荷をサンプリングするフレームシフトイッチと、
前回までのサンプリングで蓄えられていた電荷に今回のサンプリング結果を加算し、その加算結果を蓄えておくキャパシタと、
前記キャパシタを読み出し回路に接続する読み出しスイッチと、
を少なくとも構成要素として構成された画素を、複数個備えたイメージセンサであって、
前記複数個の画素のうち所定の画素を選択するアドレス信号が与えられたときにはそのアドレスに対応する画素のみの前記読み出しスイッチがオンし、前記キャパシタをリセットするキャパシタリセット信号が与えられたときは、全ての画素の前記読み出しスイッチがオンするように制御する論理回路を設けることにより、ランダムアクセスが可能で、かつ、前記読み出しスイッチを用いて全画素のリセットを同時に行えるように構成したことを特徴とするイメージセンサ。
【請求項２】
前記論理回路は、先ず前記キャパシタリセット信号とアドレスの各ビットとの論理和を求め、次に該論理和をデコードすることによって出力信号を決定する構成である、ことを特徴とする請求項１に記載のイメージセンサ。
【請求項３】
前記読み出し回路の入力部分が、少なくとも前記キャパシタリセット信号が与えられたときにオンするスイッチを介して固定電位に接続されていることを特徴とする請求項１または請求項２に記載のイメージセンサ。
【請求項４】
（Ａ）各フレームが始まる前に各画素毎の露光時間を設定しておき、
（Ｂ）全画素の前記リセットスイッチをオンさせ、所定時間後にオフさせることにより全画素の光電変換素子をリセットし、
（Ｃ）その所定時間後に前記キャパシタリセット信号を与えて全画素の前記読み出しスイッチをオンさせ、続いてオフさせることにより全画素の前記キャパシタをリセットし、
（Ｄ）続いて全画素の前記フレームシフトスイッチをオンさせ、続いてオフさせることにより全画素について各画素の光電変換素子の電荷をそれぞれのキャパシタに蓄積し、
（Ｅ）続いて所定のアドレスの画素について前記読み出しスイッチをオンさせ、続いてオフさせることにより当該画素のキャパシタに蓄積したデータを読み出し、
（Ｆ）設定された所定の最短露光時間が経過する毎に、前記（Ｄ）と、前記各画素毎の露光時間に応じて設定された次に読み出すべき前記所定のアドレスについて前記（Ｅ）と、を順次繰り返し、
（Ｇ）フレーム周期経過後に（Ａ）から再度実行する、
ように制御することにより、各画素毎の露光時間を変えてダイナミックレンジを実質的に拡大することを特徴とする請求項１乃至請求項３の何れかに記載のイメージセンサの制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、イメージセンサとその制御方法に関し、例えば画像処理装置に用いられるように、全ての画素のデータをフレーム周期内に必ずしも読み出さないような制御を含む場合に好適なイメージセンサに関する。
【０００２】
【従来の技術】
従来のイメージセンサとしては、例えば特開平４−２８１６８１号公報に開示されているものがある。図１２は上記従来例の回路図であり、各画素がフォトダイオードＤと、該フォトダイオードＤを一定電位ＢにリセットするためのリセットゲートＲと、フォトダイオードＤの電荷をサンプリングするためのフレームシフトゲートＦと、サンプリングした電荷をホールドするためのキャパシタＣとを有する。さらに、キャパシタＣにホールドされた電荷を読み出すために各画素毎に独立に制御できるＹおよびＸの読み出しゲートが設けられている。また走査回路１と２は、それぞれ複数の読み出しゲートＹ、Ｘの何れかを選択する信号を送出する。
【０００３】
リセットゲートＲおよびフレームシフトゲートＦは、それぞれ全画素共通の信号によって制御されている。動作させるには先ずリセットゲートＲをオンさせてフォトダイオードＤをリセットし、つぎにリセットゲートＲをオフさせる。そして所定の時間が経過した後にフレームシフトゲートＦをオンさせてフォトダイオードＤの電荷をサンプリングし、つぎにフレームシフトゲートＦをオフさせてサンプリング値をキャパシタＣにホールドする。次に、走査回路１、２の信号により、読み出す画素に対応した読み出しゲートＹ、Ｘをオンにする。例えば図１２の左上端の画素を読み出す場合には、読み出しゲートＹ１とＸ１をオンさせて、キャパシタＣにホールドされている電荷を出力抵抗Ｒ０に流す。そして出力抵抗Ｒ０に発生した電圧を増幅器３で増幅した後、後続回路へ出力する。
【０００４】
【発明が解決しようとする課題】
通常の画像入力装置においては、全ての画素を１フレーム中に順次走査することによって１画面を入力するので、上記のような構成となっている。しかし、画像処理装置等においては、全ての画素のデータをフレーム周期内に必ずしも読み出さないような制御を行なった方が好都合な場合がある。例えば、自動車の車線逸脱警報装置のように、画面の中の特定の物体（この場合は道路の白線）を検出する必要がある装置では、或るフレーム内の白線の位置は前のフレームでの位置の近傍にあると予想されるので、前のフレームで白線が写っている近傍の画素のデータのみを読み出し、その他の画素データは読み出さないようにすれば、読み出すデータの量を減らすことができ、画像処理を高速化できる。
【０００５】
しかし、図１２に示した従来装置を用いて、上記のように一部の画像のみを読み出すと、次のごとき問題が生じる。すなわち、読み出されなかった画素のキャパシタＣにはデータがホールドされたままになっているので、次のフレームシフトゲートＦがオンになった際に転送されてくるデータと上記の残像として残っているデータとが重複してホールドされることになる。そのため前フレームで走査されなかった画素のデータを読み出そうとすると、上記の残像のために大きな雑音が発生することになる。
【０００６】
上記の残像による雑音を防止するためには、リセットゲートＲとは別のリセット用スイッチをキャパシタＣと並列に設け、各フレームごとにキャパシタＣをリセットすればよい。しかしリセットスイッチを別に設けると画素の構成が複雑になり、画素１個の寸法が大きくなる。そのため所定面積当たりに形成できる画素数が少なくなるので、解像度が低下する、という問題が生じる。
【０００７】
本発明は上記のごとき従来技術の問題を解決するためになされたものであり、簡単な構成で、各画素のキャパシタをリセットすることが出来、ランダムアクセスが可能なイメージセンサおよびその制御方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するため、本発明においては、特許請求の範囲に記載するように構成している。まず請求項１に記載の発明においては、複数個の画素のうち所定の画素を選択するアドレス信号が与えられたときにはそのアドレスに対応する画素のみの読み出しスイッチがオンし、キャパシタをリセットするキャパシタリセット信号が与えられたときは、全ての画素の読み出しスイッチがオンするように制御する論理回路を設けるように構成している。
【０００９】
上記のように構成したことにより、本発明においては、アドレス信号によって所定画素のみの読み出しスイッチをオンすることが出来るので、ランダムアクセスが可能であり、かつキャパシタリセット信号によって全ての画素の読み出しスイッチをオンにし、全てのキャパシタをリセットすることが出来る。また、ランダムアクセスに用いる読み出しスイッチをキャパシタのリセット用に共用しているので、画素内に構成要素が追加されることがなく、したがって小型化が可能であり、そのため所定面積当たりに形成できる画素数が減少することがなく、解像度が低下することがない。なお、上記の構成は、後記図１〜図７に示す各実施の形態に相当する。
【００１０】
また、請求項２に記載の発明は、論理回路の構成として、先ず前記キャパシタリセット信号とアドレスの各ビットとの論理和を求め、次に該論理和をデコードすることによって出力信号を決定するようにしたものである。このように構成することにより、アドレスをデコードしてから論理和を求める構成よりも論理ゲート数を少なくできる。なお、上記の構成は、例えば後記図７に示す実施の形態に相当する。
【００１１】
また、請求項３に記載の構成は、読み出し回路の入力部分が、少なくともキャパシタリセット信号が与えられたときにオンするスイッチを介して固定電位に接続されたものである。なお、上記の構成は、例えば後記図６に示す実施の形態に相当する。
【００１２】
また、請求項４に記載の発明は、請求項１〜請求項３に記載のイメージセンサを用いて、高解像度のままで実質的にダイナミックレンジを拡大する制御方法であり、例えば後記図１０、図１１に記載の実施の形態に相当する。
【００１３】
【発明の効果】
本発明によれば、全画素のホールド用キャパシタを一斉にリセットすることが出来る。そのため前フレームで読み出されなかった画素の残像による雑音が発生することがないので、画像処理装置等において必要な個所のみをランダムアクセスすることが可能となり、処理速度を向上させることが出来る。しかもランダムアクセスに用いる読み出しスイッチをキャパシタのリセット用に共用しているので、画素内に構成要素を追加することがなく、そのため所定面積当たりに形成できる画素数が減少することがなく、解像度が低下することがない、という効果が得られる。
【００１４】
また、請求項４に記載の発明においては、画素を大きくすることなしに、実質的にダイナミックレンジを拡大することが出来ると共に、複数の領域の露光時間を独立に設定でき、かつ各領域に位相差がないような撮像ができる、という効果が得られる。
【００１５】
【発明の実施の形態】
図１は本発明の第１の実施の形態を示す回路図である。各画素の構成を説明すると、前記図１２と同じようにフォトダイオードＤ、リセットゲートＲ、フレームシフトゲートＦ、キャパシタＣが設けられている。また任意の画素のデータをランダムアクセスで読み出せるようにするために、各画素に２つずつのＭＯＳゲートＭ１、Ｍ２が設けられている。そしてＭＯＳゲートＭ１はデコーダ４からのＹ信号とリセット信号ＲＣとの論理和の信号によって制御され、ＭＯＳゲートＭ２はデコーダ５からのＸ信号とリセット信号ＲＣとの論理和の信号によって制御される。ただし、リセット信号ＲＣはキャパシタＣをリセットするための信号である。上記の論理和を演算するＯＲ回路が受光部の周辺に設けられている。
【００１６】
なお、図１においては、光電変換素子としてフォトダイオードを用いた場合を例示したが、光電変換素子としてはフォトトランジスタなどを用いることも出来る。
【００１７】
次に作用を説明する。
動作には、先ずリセットゲートＲをオンさせてフォトダイオードＤをリセットし、つぎにリセットゲートＲをオフさせる。所定時間経過後、後に説明するような方法でキャパシタＣをリセットし、続けてフレームシフトゲートＦをオンさせて、フォトダイオードＤの電荷をサンプリングする。つぎにフレームシフトゲートＦをオフさせてサンプリング値をキャパシタＣにホールドする。そしてデコーダ４、５の信号に応じて、必要な画素に対してのみＸ信号、Ｙ信号を用いてＭＯＳゲートＭ１、Ｍ２をオンにし、選択的にデータを読み出す。
【００１８】
キャパシタＣをリセットするには、リセット信号ＲＣを“ハイ”にする。それにより全ての画素についてＸ、Ｙ信号とリセット信号ＲＣとの論理和の信号が“ハイ”となるので、全画素のキャパシタＣが同時に出力抵抗Ｒ０に接続される。その結果、読み出されなかった画素のデータがリセットされる。そのため、次のフレームでサンプリングされるデータが前のデータと混合することがなくなる。
【００１９】
図１において、ＭＯＳゲートＭ１、Ｍ２は、ランダムアクセルするために必要なゲートであり、それをキャパシタＣのリセットに共用しているので、キャパシタＣをリセットするためのスイッチを個別に設ける必要がなく、画素の構成は簡略なので、寸法を小さいままにできる。また、論理和を求めるＯＲ回路は画素の外部に設けるので、画素自体が大きくなることはない。
【００２０】
なお、前記図１２の従来例に比較すると、ＭＯＳゲート１個分だけ画素の構成要素が増加しているように見掛けられるが、図１２の従来例は全ての画素を順番に読み出すものであってランダムアクセスができない構成（例えば特開平９−０６３７７０号公報参照）であり、ランダムに読み出せるようにするには選択に２つのＭＯＳゲートが必要となる。本発明のように、任意の画素のみを選択して読み出す用途に用いるものでは、ランダムアクセス出来なければ意味がないので、読み出し用のＭＯＳゲートは２個必須となる。本発明では上記のＭＯＳゲートをキャパシタＣのリセットに共用することにより、構成要素を増加させないで、全画素のキャパシタＣをリセット出来るようにしたものである。
【００２１】
次に、図２、図３はそれぞれ本発明の第２、第３の実施の形態を示す回路図である。
前記図１に示した実施の形態では、先ずＹ選択用のＭＯＳゲートＭ１がキャパシタＣに接続され、続いてＸ選択用のＭＯＳゲートＭ２が接続されるようになっていたが、図２の回路では、先ずキャパシタＣにＸ選択用のＭＯＳゲートＭ２が接続され、次にＹ選択用のＭＯＳゲートＭ１が接続される構成となっている。また、図３の回路では、キャパシタＣにはＭＯＳゲートＭ２だけが接続され、ＭＯＳゲートＭ２のゲートがＭＯＳゲートＭ１を介してＸ（またはＹ）信号線に接続されている。そしてＭＯＳゲートＭ１のゲートはＹ信号線に接続される。なお、上記のＭＯＳゲートＭ１とＭ２を逆にしてもよい。上記図２および図３のような構成でも前記図１の場合と同様の作用、効果が得られる。
【００２２】
次に、図４は本発明の第４の実施の形態を示す回路図である。
これまでの説明では、ＭＯＳゲートＭ１、Ｍ２としてＮ形ＭＯＳＦＥＴを用いた場合を例示したが、図４に示すようにＰ形ＭＯＳＦＥＴ（Ｍ３、Ｍ４）を用いることもできる。その場合、論理が負論理（ローアクティブ）に変わるので、ＯＲ回路の代わりにＡＮＤ回路を用いる。そしてリセット信号ＲＣを“ロー”にすることにより、Ｘ信号とリセット信号ＲＣとの論理和、およびＹ信号とリセット信号ＲＣとの論理和が“ロー”になり、全画素のＭＯＳゲートＭ３、Ｍ４が同時にオンする。その結果、全てのキャパシタＣにホールドされている電荷がＲ０を介して放電し、全てのキャパシタＣがリセットされる。なお、図４においては、リセットゲートＲとフレームシフトゲートＦもＰ形ＭＯＳＦＥＴを用いており、フォトダイオードＤのリセット信号およびフレームシフト信号も負論理となる。
【００２３】
次に、図５および図６は、読み出し回路の他の例を示す図である。前記図１〜図４では、読み出し回路を出力抵抗Ｒ０と増幅器３で構成した場合を例示したが、図５や図６に示すような回路も可能である。
まず、図５は積分回路を示し、演算増幅器６とキャパシタＣ０とで構成されている。この回路ではイメージセンサのキャパシタＣにホールドされている電荷を積分用のキャパシタＣ０に移すことによって読み出している。すなわち、キャパシタＣのリセット時には、全ての読み出しゲートＭ１、Ｍ２（またはＭ３、Ｍ４）をリセット信号ＲＣによってオンさせることにより、全てのキャパシタＣにホールドされている電荷をキャパシタＣ０に移すことができ、結果としてキャパシタＣをリセットできる。
【００２４】
また、図６では任意の形式の読み出し回路７が用いられる。そして、読み出し回路７の入力部はリセット信号ＲＣ１によってオンするリセットゲート８を介して所定電位に接続されている。キャパシタＣのリセット時には、全ての読み出しゲートＭ１、Ｍ２（またはＭ３、Ｍ４）がオンすると同時に、リセットゲート８もオンするようにリセット信号ＲＣ１を制御すればキャパシタＣをリセットできる。
【００２５】
次に、図７は、本発明の第５の実施の形態を示す回路図である。前記図１〜図４では、デコーダ４、５で、Ｘ信号（およびＹ信号）がデコードされてから、リセット信号ＲＣとの論理和を求めるように構成していたが、本発明においては、結果としてＸ信号、Ｙ信号とリセット信号ＲＣとの論理和が得られればよいのであり、上記の順番に限られるものではない。図７（Ａ）ではアドレスをデコードしてから論理和を求める場合の構成、（Ｂ）では論理和を求めた後にデコードする場合の構成を示す。図７からも判るように、一般に論理和を先に求めた方が論理ゲート数を少なくできる。
【００２６】
次に、本発明の第６の実施の形態について説明する。この実施の形態は、これまで説明した本発明のイメージセンサの応用例であり、本発明のイメージセンサを用いることによってダイナミックレンジを実質的に拡大する制御方法である。
【００２７】
ダイナミックレンジ拡大の従来例としては特開平８−２９４０５５号公報に記載されたものがある。この従来例はＣＣＤ（電荷結合素子）を用いたものであるが、ＭＯＳＦＥＴを用いてそれと同じ働きをする回路を図８に示す。図８には１ピクセル分の回路が示されている。図８において、リセットゲートＲはフォトダイオードＤをリセットするためのゲートで、図１２と同じである。フレームシフトゲートＦ１、フレームシフトゲートＦ２はそれぞれ低露光と高露光撮像のためのサンプリングゲートである。また、キャパシタＣ１、キャパシタＣ２はそれぞれ低露光時と高露光時のデータをホールドするためのキャパシタであり、読み出しゲートＹ１１、読み出しゲートＹ１２はそれぞれ低露光時と高露光時のデータを読み出すゲートである。このように従来の回路では低露光および高露光撮像のために２組のフレームシフトゲートＦ、キャパシタＣ、読み出しゲートＹが設けられているため、画素１個の寸法が大きくなり、そのため所定面積当たりに形成できる画素数が少なくなるので、解像度が低下する、という問題があった。
【００２８】
また、例えば図９に示すように、トンネルの出口を撮像し、白線を検知する場合を考える。前述のように入力画像を処理し、白線を検知するには図９に示す小窓９（複数個ある太黒枠で囲んだ部分）内のデータだけあれば十分である。これらの小窓内では光の強度変化が小さく、窓間の光強度の変化が大きい。そこで各小窓ごとに異なった露光で撮像する必要が生じる。しかしながらこれを図８に示す従来と同じ方法で実現するには多数のサンプリングゲート、キャパシタおよび読み出しゲートが必要となるので、上記と同様の理由で解像度を十分確保できなくなる。
【００２９】
以下に本発明のイメージセンサを利用してこの問題を解決する構成例を説明する。図１０はシステム構成の概念を示すブロック図である。イメージセンサ１０としては前記図１〜図７で説明した発明のイメージセンサを用いる。その制御のためにコントローラ１１が設けられ、コントローラ１１からリセットゲートＲ、フレームシフトゲートＦ、リセット信号ＲＣおよび読み出そうとしている画素のアドレスがイメージセンサ１０に送られる。さらにメモリとタイマ１２が用意され、タイマから割り込み信号がコントローラ１１に対して送出できるようになっている。メモリには前記小窓の位置や番号と該当小窓の露光時間が蓄えられている。これらのデータはコントローラ１１によって書き換えることができる。
【００３０】
次に動作を説明する。図１１にタイミングチャートを示す。１フレームの撮像はフォトダイオードＤのリセットから始まる。そのために先ずリセットゲートＲをオンし、所定時間後にオフする。これによって全ての画素のフォトダイオードＤが所定電位にリセットされる。リセットゲートＲのオフによって露光が開始される。またリセットゲートＲのオフと同期してタイマを動作させる。そしてメモリ内に蓄えられている露光時間の最も短い時間が経過するとタイマが割り込みを送出し、コントローラ１１に知らせる。コントローラ１１が１回目の割り込みを受けると先ずキャパシタＣをリセットするためにリセット信号ＲＣをオンにし、続いてオフにする。これによって全ての画素のキャパシタＣがリセットされる。次に第１回目のフレームシフトを行うためにフレームシフトゲートＦをオンにし、続いてオフにする。フレームシフトゲートＦをオフにした後、コントローラはメモリ内のデータに従って対応する小窓Ａのデータを読み出すためにアドレスを送出する。これによって小窓Ａのデータが読み出される。次に２番目に短い露光時間が経過するとタイマが再び割り込みを送出する。２回目以降の割り込みに対してコントローラ１１はキャパシタＣをリセットせずにフレームシフトのみを行う。フレームシフト後、コントローラ１１は第１回目のフレームシフトと同じくメモリ内のデータに従って対応する小窓Ｂのデータを読み出す。同様にして全ての小窓が読み出されるまでタイマ割り込み、フレームシフトおよびデータ読み出しが行われる。
【００３１】
このようにして各小窓の露光時間を独立に換えることができる。即ち、最も光量の多い、明るい小窓Ａは第１回目のフレームシフトでサンプリングされ、続いてデータが読み出される。このとき他の画素のデータもサンプリングされ、それぞれのキャパシタＣにホールドされる。２番目に光量が多い小窓Ｂについては第２回目のフレームシフトによってデータがサンプリングされ、キャパシタＣにホールドされているデータ（＝第１回目のフレームシフト時のデータ）と加算される。その結果、露光時間が小窓Ａよりも長くなる。このとき小窓Ａのデータもサンプリングされ、対応するキャパシタＣに加算されるが、小窓Ａのデータはすでに読み出されており、同じフレーム内では小窓Ａのデータが読み出されることがない。同様に他の小窓も対応する露光時間になるまで複数回のフレームシフト動作によってサンプリング加算が行われる。そして対応する露光時間が経過した後にデータが読み出される。したがって光量の少ない小窓ほど露光時間が長くなるので、実質的にダイナミックレンジが拡大される。
【００３２】
所定時間が経過すると再びフォトダイオードＤのリセットが行われ、次フレームとなる。このフォトダイオードＤのリセットは図１１に示すようにデータの読み出しの途中でも行うことができる。このように１フレーム内に１回のフォトダイオードＤのリセット、１回のキャパシタＣのリセット、必要に応じた複数回のフレームシフト、およびデータの読み出しが行われている。これらの動作以外の時間でコントローラ１１が例えば白線を検知したり、次フレームの各小窓の露光時間を決めたりするなどの処理を行なう。
【００３３】
上記の構成においては、第１回目のフレームシフトの前に全てのキャパシタＣがリセットされるので、例えば前フレームの第２回目のフレームシフト以降に小窓ＡのキャパシタＣに蓄積していた電荷がリセットされる。従って前フレームのデータが今フレームのデータと混ることがない。このように本発明のイメージセンサを用いれば、複数の転送ゲートやキャパシタを用意することなしに、各小窓の露光時間を変えることができ、高解像度のままでダイナミックレンジを実質的に拡大することが出来る。
【００３４】
さらに、図１１から判るように、本発明の場合には各小窓の露光開始時間が揃っており、位相差がない。位相差があればその間に画像が変化してしまう可能性があるので画像処理に使いにくい。さらに図１１に示したように、例えばキャパシタＣの読み出しと次フレームの第１の露光時間のような２つの動作を同時に実行できるために、効率よく露光ができる。
【００３５】
なお、次フレームが始まる前に各小窓の露光時間を決める必要がある。そのために例えば現フレームで過露光によってデータが飽和値に達した小窓の露光時間を短くし、露光が不足した小窓の露光時間を長くするようにコントローラ１１で計算し、その値をメモリに書き込んでおく。このとき露光時間の大小の順に並べ換えを行っておくこともできる。そして順番に並べておけば、次フレームで露光時間を順番にタイマにロードすることができ、割り込み処理を簡略化できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す回路図。
【図２】本発明の第２の実施の形態を示す回路図。
【図３】本発明の第３の実施の形態を示す回路図。
【図４】本発明の第４の実施の形態を示す回路図。
【図５】読み出し回路の他の例を示す回路図。
【図６】読み出し回路のさらに他の例を示す回路図。
【図７】本発明の第５の実施の形態を示す回路図。
【図８】ダイナミックレンジを実質的に拡大する構成の従来例を示す回路図。
【図９】トンネルの出口を撮像し、白線を検知する場合の検出範囲の一例を示す図。
【図１０】本発明の第６の実施の形態の構成を示すブロック図であり、ダイナミックレンジを実質的に拡大する制御方法の構成を示す。
【図１１】図１０の構成におけるタイミングチャート。
【図１２】従来のイメージセンサの一例の回路図。
【符号の説明】
１、２…走査回路                        ３…増幅器
４、５…デコーダ                        ６…演算増幅器
７…任意の形式の読み出し回路        ８…リセットゲート
９…イメージ・センサ              １０…コントローラ
１１…メモリとタイマ              Ｙ、Ｘ…読み出しゲート
Ｒ０…出力抵抗                        Ｄ…フォトダイオード
Ｒ…リセットゲート                  Ｆ…フレームシフトゲート
Ｃ…キャパシタ                    ＲＣ…リセット信号
Ｃ０…積分用キャパシタ            ＲＣ１…リセット信号
Ｍ１、Ｍ２…ＭＯＳゲート（Ｎ型ＭＯＳＦＥＴ）
Ｍ３、Ｍ４…ＭＯＳゲート（Ｐ型ＭＯＳＦＥＴ）
【図１】
0003826564.tif 000002
【図２】
0003826564.tif 000003
【図３】
0003826564.tif 000004
【図４】
0003826564.tif 000005
【図５】
0003826564.tif 000006
【図６】
0003826564.tif 000007
【図７】
0003826564.tif 000008
【図８】
0003826564.tif 000009
【図９】
0003826564.tif 000010
【図１０】
0003826564.tif 000011
【図１１】
0003826564.tif 000012
【図１２】
0003826564.tif 000013