(57)【特許請求の範囲】
【請求項１】
絶縁基板の一面に電子源素子を備え前記絶縁基板の他面に前記電子源素子と電気的に接続された複数個のパッド電極を備える電子源チップと、前記パッド電極が電気的に接続される行選択配線および列選択配線を備えるとともに行選択配線と列選択配線との少なくとも一方を複数本備えるベースプレートとを有し、電子源素子は、絶縁基板の前記一面に設けた下部電極と、下部電極に対して絶縁基板の反対側面に対向する表面電極と、下部電極と表面電極との間に介装される強電界ドリフト層とを備え、表面電極が下部電極に対して高電位側となるように表面電極と下部電極との間に電圧を印加したときに下部電極から強電界ドリフト層に注入された電子が強電界ドリフト層をドリフトし表面電極を通して放射される電界放射型電子源であって、強電界ドリフト層が、下部電極に交差する方向に延びた柱状の複数本の半導体結晶と、半導体結晶間に介在するナノメータオーダの半導体微結晶と、半導体微結晶の表面に形成された半導体微結晶の結晶粒径より小さな膜厚の絶縁膜とからなり、ベースプレート上に複数個の電子源チップが配列され、所要の行選択配線と列選択配線との間に電圧を印加することにより給電される電子源素子から電子線が放射されるマトリクス電子源において、前記電子源素子の低電位側に接続される電極パッドから高電位側に接続される電極パッドに逆バイアスがかかることによるリーク電流が流れるのを阻止するダイオードが前記ベースプレートに形成されていることを特徴とするマトリクス電子源。
【請求項２】
前記電子源素子と前記パッド電極とを電気的に接続する導電部が前記絶縁基板の外側面に形成されていることを特徴とする請求項１記載のマトリクス電子源。
【請求項３】
前記電子源素子と前記接続用電極とを電気的に接続する導電部が前記絶縁基板を前記一面から前記他面に亘って貫通するように形成されていることを特徴とする請求項１記載のマトリクス電子源。
【請求項４】
前記電子源チップにはマトリクス状に配列された複数個の電子源素子が設けられ、行選択配線と列選択配線との少なくとも一方に対応したパッド電極に電気的に接続されている導電部が複数個の電子源素子に共通に接続されていることを特徴とする請求項２または請求項３記載のマトリクス電子源。
【請求項５】
前記行選択配線および前記列選択配線が厚膜であることを特徴とする請求項１ないし請求項４のいずれか１項に記載のマトリクス電子源。
【請求項６】
前記電子源素子に印加する電圧を制御する駆動制御回路が前記電子源チップの前記他面に設けられていることを特徴とする請求項１ないし請求項５のいずれか１項に記載のマトリクス電子源。
【請求項７】
前記電子源素子に印加する電圧を制御する駆動制御回路が前記ベースプレートに形成されていることを特徴とする請求項１ないし請求項５のいずれか１項に記載のマトリクス電子源。
【請求項８】
請求項１ないし請求項７のいずれか１項に記載のマトリクス電子源と、マトリクス電子源から放射される電子線により励起されて発光する蛍光物質を備えるフェースプレートとを備えることを特徴とするマトリクス電子源を用いた表示装置。
【請求項９】
前記マトリクス電子源が複数個の電子源素子を備え、前記フェースプレートには各電子源素子から放射される電子線がそれぞれ照射される複数個の微小領域を一定ピッチに配列したブラックマトリクスが重ね合わされるとともに各微小領域ごとに前記蛍光物質が配置され、前記電子源チップの周部において前記絶縁基板の周縁と各電子源素子の周縁との距離が前記ブラックマトリクスの隣り合う一対の微小領域間の距離の２分の１に形成されていることを特徴とする請求項８記載のマトリクス電子源を用いた表示装置。
【請求項１０】
前記ベースプレートにおいて前記フェースプレートとの対向面が前記フェースプレート側に凸となる曲面であることを特徴とする請求項８または請求項９記載のマトリクス電子源を用いた表示装置。
【請求項１１】
前記フェースプレートが前記ベースプレートと一定間隔を保つ形状に形成されていることを特徴とする請求項１０記載のマトリクス電子源を用いた表示装置。
【請求項１２】
前記ベースプレートにおける前記フェースプレートとの対向面には角錐状の多数個の突起が配列されるとともに、突起の各面に前記電子源チップがそれぞれ配置されていることを特徴とする請求項１０記載の記載のマトリクス電子源を用いた表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数個の電子源素子を配列したマトリクス電子源およびそれを用いた表示装置に関するものである。
【０００２】
【従来の技術】
従来から、電子源として電界放射型のものが各種提案されている。たとえば、スピント（Spindt）型と称する電子源（米国特許３６６５２４１号明細書）、ＭＩＭ（Metal Insulator Metal）型の電子源、ＭＯＳ（Metal Oxide Semiconductor）型の電子源などが提案されている。
【０００３】
これらの電子源は、１個当たりの占有面積を小さくすることが可能であり、多数個を配列することによって多数本の電子線を放出させる、いわゆるマルチビーム化が可能である。したがって、表示装置などへの応用するために、多数個の電子源を配列してマルチビーム化を図り、かつ各電子源を個別に制御可能となるように配線することが考えられている。電子源を多数個配列しながらも個別に制御するために、電子源をマトリクス状に配列するとともに、行方向に並ぶ各電子源の一方の電極を共通に接続する行選択配線と、列方向に並ぶ各電子源の他方の電極を共通に接続する列選択配線とを設け、所望の行選択配線と列選択配線との間に電圧を印加することによって、行選択配線と列選択配線とが交差する位置の電子源から電子線を放射させるようにすることが考えられている。このように複数個の電子源で共通の配線を用いる配線技術を採用することにより、多数個の電子源に個々に配線する場合に比較すると配線数を低減することが可能になる。
【０００４】
【発明が解決しようとする課題】
ところで、上述のように、多数個の電子源をマトリクス状に配列したマトリクス電子源を構成するときには、個々の電子源の特性を均一化することが必要である。しかしながら、上述した電界放射型の電子源は、微細構造を有し、比較的複雑な作製プロセスが要求されるから、多数個の電子源の特性を均一化することは困難であり、電子源を個数を多くしようとすれば、歩留まりが著しく低下することになる。とくに、表示装置に応用するために大面積化しようとすれば、電子源の個数が増加して歩留まりが低下するだけではなく、製造装置の大型化によって大幅なコスト高になる。
【０００５】
本発明は上記事由に鑑みて為されたものであり、その目的は、製造時には一度に作製する電子源の個数を少なくすることによって歩留まりの高くするとともに、製造装置の大型化によるコスト増を防止しながらも、多数個の電子源を配列することが可能なマトリクス電子源およびそれを用いた表示装置を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１の発明は、絶縁基板の一面に電子源素子を備え前記絶縁基板の他面に前記電子源素子と電気的に接続された複数個のパッド電極を備える電子源チップと、前記パッド電極が電気的に接続される行選択配線および列選択配線を備えるとともに行選択配線と列選択配線との少なくとも一方を複数本備えるベースプレートとを有し、電子源素子は、絶縁基板の前記一面に設けた下部電極と、下部電極に対して絶縁基板の反対側面に対向する表面電極と、下部電極と表面電極との間に介装される強電界ドリフト層とを備え、表面電極が下部電極に対して高電位側となるように表面電極と下部電極との間に電圧を印加したときに下部電極から強電界ドリフト層に注入された電子が強電界ドリフト層をドリフトし表面電極を通して放射される電界放射型電子源であって、強電界ドリフト層が、下部電極に交差する方向に延びた柱状の複数本の半導体結晶と、半導体結晶間に介在するナノメータオーダの半導体微結晶と、半導体微結晶の表面に形成された半導体微結晶の結晶粒径より小さな膜厚の絶縁膜とからなり、ベースプレート上に複数個の電子源チップが配列され、所要の行選択配線と列選択配線との間に電圧を印加することにより給電される電子源素子から電子線が放射されるマトリクス電子源において、前記電子源素子の低電位側に接続される電極パッドから高電位側に接続される電極パッドに逆バイアスがかかることによるリーク電流が流れるのを阻止するダイオードが前記ベースプレートに形成されていることを特徴とする。
この構成によれば、複数個の電子源チップをベースプレートに配列することによって複数個の電子源素子をベースプレート上に配列するから、配列しようとする電子源素子の個数に応じてベースプレートに形成する行選択配線および列選択配線の本数を設定するだけで、任意個数の電子源素子に対応することが可能になる。しかも、ベースプレートに配列する電子源素子の個数にかかわらず、電子源チップとしては少数の電子源素子を備えるものを作製すればよいから、１つの電子源チップに複数個の電子源素子を設ける場合でも各電子源素子の特性を均一化することは比較的容易であって、電子源素子の個数にかかわらず歩留まりを高くすることができる。また、電子源チップごとに検査してからベースプレートに実装することができるから、このことによっても、マトリクス電子源としての歩留まりが向上し、しかも電子源素子の個数を増やして大面積化に際してベースプレートについてのみ考慮すればよいから、大面積化の制約が少なくなる。しかも、大面積化のマトリクス電子源を構成した後の検査時においては、不具合を生じた電子源チップのみを交換すればよいから、このことによってもマトリクス電子源としての歩留まりを向上させることができるとともに、不具合を生じた一部の電子源チップのみの交換であるから、検査時に不良が発見されても全体を廃棄する必要がなく、比較的低コストで良品として出荷可能になる。加えて、電子源チップに設ける電子源素子の個数は比較的少数であるから、電子源チップの製造に際して大形の製造装置を用いる必要がなく、コスト増を抑制することができる。さらに、小型の電子源チップがベースプレート上に配列されているから、実装する回路基板と電子源チップとの膨張率に差があっても、実装に際しての半田付けや真空封止の際の脱ガスやフリットによる接着のような加熱過程があっても、電子源チップに熱的影響が及びにくく、電子源チップに応力が作用してクラックが生じたり、電子源チップに特性劣化や破損が生じたりすることが回避される。その上、リーク電流が抑制されることによって目的とする電子源素子に効率よく給電することができ消費電力が抑制され、しかも不要な箇所からの電子線の放射が防止される。また、スピント型の電子源素子を用いる場合であれば、逆バイアスがかかると円錐状のエミッタに放電が生じてエミッタが破損することがあるが、ダイオードを設けることによりこの問題が回避される。
【０００７】
なお、電子源素子は、従来構成として説明した電界放射型の電子源のほか、以下の実施の形態において説明する電子源などどのような構成のものでも用いることが可能である。
【０００８】
請求項２の発明は、請求項１の発明は、前記電子源素子と前記パッド電極とを電気的に接続する導電部が前記絶縁基板の外側面に形成されているので、絶縁基板の表面に導電部を形成すればよく、比較的簡単な製造工程で実現することができる。
【０００９】
請求項３の発明は、請求項１の発明において、前記電子源素子と前記接続用電極とを電気的に接続する導電部が前記絶縁基板を前記一面から前記他面に亘って貫通するように形成されているので、電子源チップを密接させて配置しても導電部が接触して損傷することがなく歩留まりの向上につながる。
【００１０】
請求項４の発明は、請求項２または請求項３の発明において、前記電子源チップにはマトリクス状に配列された複数個の電子源素子が設けられ、行選択配線と列選択配線との少なくとも一方に対応したパッド電極に電気的に接続されている導電部が複数個の電子源素子に共通に接続されているので、電子源チップに複数個の電子源素子を配列している場合に、各電子源素子ごとに配線を設ける場合に比較すると配線数を低減することが可能である。たとえば、２個の電子源素子に個別に配線を設けるとすれば４本の配線が必要であるが、導電部を複数個の電子源素子に共通に接続することによって３本の配線でよいことになる。この効果は、電子源素子の個数が多くなるとより顕著になる。
【００１１】
この構成の電子源素子は、従来構成として説明したスピント型の電子源などに比較して電子放射効率の真空度に対する依存性が低いという知見が得られており、真空度を十分に高めることができない場合でも（大面積化するほど真空度を高めることが難しくなる）電子放射効率の低下が防止される。
【００１２】
請求項５の発明は、請求項１ないし請求項４の発明において、前記行選択配線および前記列選択配線が厚膜であるので、行選択配線および列選択配線による伝送遅れを比較的小さくすることができ応答性を高めることになる。
【００１４】
請求項６の発明は、請求項１ないし請求項５の発明において、前記電子源素子に印加する電圧を制御する駆動制御回路が前記電子源チップの前記他面に設けられているので、たとえば電子源チップに複数個の電子源素子を設けるとともに、各電子源素子を規則的に（つまり、一定の順番で）駆動するような場合には、駆動制御回路において電子源素子への電圧印加を制御することによって、ベースプレートの行選択配線および列選択配線の配線数を低減することが可能になる場合がある。
【００１６】
請求項７の発明は、請求項１ないし請求項５の発明において、前記電子源素子に印加する電圧を制御する駆動制御回路が前記ベースプレートに形成されているので、たとえば電子源チップに複数個の電子源素子を設けるとともに、各電子源素子を規則的に（つまり、一定の順番で）駆動するような場合には、駆動制御回路において電子源素子への電圧印加を制御することによって、ベースプレートの行選択配線および列選択配線の配線数を低減することが可能になる場合がある。
【００１７】
請求項８の発明は、請求項１ないし請求項７のいずれか１項に記載のマトリクス電子源と、マトリクス電子源から放出される電子線により励起されて発光する蛍光物質を備えるフェースプレートとを備えるものであり、この構成によれば、大面積の表示装置を容易に作製することができる。
【００１８】
請求項９の発明は、請求項８の発明において、前記マトリクス電子源が複数個の電子源素子を備え、前記フェースプレートには各電子源素子から放出される電子線がそれぞれ照射される複数個の微小領域を一定ピッチに配列したブラックマトリクスが重ね合わされるとともに各微小領域ごとに前記蛍光物質が配置され、前記電子源チップの周部において前記絶縁基板の周縁と各電子源素子の周縁との距離が前記ブラックマトリクスの隣り合う一対の微小領域間の距離の２分の１に形成されていることを特徴とする。この構成によれば、電子源チップを密接させて配置したときに、隣り合う電子源チップの電子源素子間をブラックマトリクスの微小領域間に一致させることができ、隣接する画素間でにじみを生じさせないようにマトリクス電子源を構成することができる。
【００１９】
請求項１０の発明は、請求項８または請求項９の発明において、前記ベースプレートにおいて前記フェースプレートとの対向面が前記フェースプレート側に凸となる曲面であるので、電子線を広角に放射することが可能になり、比較的少ない個数の電子源チップ（または電子源素子）で大面積の表示が可能になる。
【００２０】
請求項１１の発明は、請求項１０の発明において、前記フェースプレートが前記ベースプレートと一定間隔を保つ形状に形成されているので、画面の形状が平面以外の形状となる表示装置を構成することが可能になり、たとえば全方位から視認可能な円筒状の表示装置等を構成することが可能である。
【００２１】
請求項１２の発明は、請求項８の発明において、前記ベースプレートにおける前記フェースプレートとの対向面には角錐状の多数個の突起が配列されるとともに、突起の各面に前記電子源チップがそれぞれ配置されているので、複数個の電子源素子からフェースプレートの同じ箇所に電子線を照射することが可能になり、高輝度の表示装置を構成することが可能になる。
【００２２】
【発明の実施の形態】
以下に説明する実施の形態では、本発明者らが先に提案した多孔質多結晶半導体層（たとえば、多孔質化された多結晶シリコン層）を急速熱酸化（ＲＴＯ）技術によって急速熱酸化することによって、導電性基板と金属薄膜（表面電極）との間に介在し導電性基板から注入された電子がドリフトする強電界ドリフト層を形成した電界放射型電子源（特許第２９８７１４０号、特許第２９６６８４２号等）を、電子源素子として用いる例を示す。
【００２３】
この電子源素子について簡単に説明する。電子源素子１０は、図１５に示すように、導電性基板であるｎ形シリコン基板１の主表面（一表面）側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６が形成され、強電界ドリフト層６上に金属薄膜よりなる表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。つまり、ｎ形シリコン基板１とオーミック電極２とからなる下部電極４と表面電極７とが対向し、下部電極４と表面電極７との間に強電界ドリフト層６が介装された形になっている。なお、図１５に示す例では、ｎ形シリコン基板１と強電界ドリフト層６との間にノンドープの多結晶シリコン層３を介在させてある。もっとも、多結晶シリコン層３を介在させずにｎ形シリコン基板１の上に強電界ドリフト層６を形成した構造も採用可能である。強電界ドリフト層６の厚さはたとえば１．５μｍに設定されている。
【００２４】
図１５に示す構成の電子源素子１０から電子を放射させるには、表面電極７に対向してコレクタ電極９を配置し、表面電極７を下部電極４に対して高電位（正極）として直流電圧Ｖｐｓを印加するとともに、コレクタ電極９を表面電極７に対して高電位（正極）として直流電圧Ｖｃを印加する。直流電圧Ｖｐｓ，Ｖｃを適宜に設定することにより、ｎ形シリコン基板１から強電界ドリフト層６に注入された電子が、強電界ドリフト層６をドリフトし表面電極７を通して放出される。なお、図１５の一点鎖線は表面電極７を通して放出された電子ｅ- の流れを示す。表面電極７には仕事関数の小さな材料（たとえば、金）が採用され、表面電極７の膜厚は１０〜１５ｎｍに設定されている。ここに、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉｐｓと呼び、コレクタ電極９と表面電極７との間に流れる電流を放出電子電流Ｉｅと呼ぶことにすると、ダイオード電流Ｉｐｓに対する放出電子電流Ｉｅが大きい（Ｉｅ／Ｉｐｓが大きい）ほど電子放出効率が高いことになる。なお、図示する電子源素子１０では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖｐｓを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００２５】
電子源素子１０では、電子放出特性の真空度依存性が小さくかつ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。強電界ドリフト層６は、図１６に示すように、下部電極４であるｎ形シリコン基板１の主表面側に列設された柱状の多結晶シリコンのグレイン（半導体結晶）５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダのシリコン微結晶（半導体微結晶）６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、強電界ドリフト層６は、各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されていると考えられる。したがって、強電界ドリフト層６に印加された電界のほとんどがシリコン酸化膜６４にかかるから、注入された電子はシリコン酸化膜６４にかかっている強電界により加速され多結晶シリコンのグレイン５１間を表面に向かって図１６の矢印の向きへ（図１６中の上方に向かって）ドリフトするので、電子放出効率を向上させることができる。ここに、強電界ドリフト層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。
【００２６】
上述した電子源素子１０の下部電極４としては、ｎ形シリコン基板１などの半導体基板の代わりに、図１７に示すように、ガラス基板などの絶縁性基板５上に形成した導電性層（たとえば、金属薄膜）を用いることも可能である。ここに、強電界ドリフト層６は、下部電極４上にノンドープの多結晶シリコン層を堆積させた後に、該多結晶シリコン層を陽極酸化処理にて多孔質化し、さらに急速加熱法によって酸化もしくは窒化することにより形成される。
【００２７】
以下では、上述した構成の電子源素子１０を用いて構成したマトリクス電子源について説明し、次いで、マトリクス電子源を用いて構成した表示素子について説明する。
【００２８】
（基本構成）
以下の実施形態に示すマトリクス電子源は、基本的には、図１に示す構成を有するものであって、電子源素子１０を複数個（図示例では９個）備える電子源チップ１１を構成し、複数個の電子源チップ１１をベースプレート２１の一面上に配列してある。ただし、とくに複数個の電子源素子１０を用いることに限定されない構成であれば、電子源チップ１１に設ける電子源素子１０は１個でもよい。
【００２９】
電子源チップ１１は、図２に示すように、ガラス基板、合成樹脂基板のような絶縁基板１２を備え、絶縁基板１２の厚み方向の一面に電子源素子１０を配置してある。電子源チップ１１に複数個の電子源素子１０を設ける場合には、図２に示すように、下部電極４を図の左右方向に延長した形とし、表面電極７を下部電極４に直交する方向に延長した形として、少なくとも一方については複数本設けることになる。たとえば、９個の電子源素子１０を設ける場合には、下部電極４と表面電極７とを３本ずつ設ける。多結晶シリコン層３および強電界ドリフト層６は下部電極４に沿って形成され、隣り合う下部電極４の間に対応する部位で、下部電極４と多結晶シリコン層３と強電界ドリフト層６とを電気的に分離する分離部８が形成される。つまり、下部電極４と表面電極７との交差する部位が、各電子源素子１０になる。したがって、電子源チップ１１において適宜の下部電極４と表面電極７との組を選択し、選択した下部電極４に対して選択した表面電極７が高電位（正極）になるように電圧を印加すれば、下部電極４と表面電極７との交差する部位である電子源素子１０から電子線が放出される。
【００３０】
ここに、下部電極４に用いる材料としては、アルミニウム、銅、銀、クロムなどのほか、高融点金属であるタングステン、チタン、タンタルを用いてもよく、またこれらの金属の合金を用いることも可能である。また、表面電極７に用いる材料としては、金のほか、アルミニウム、クロム、タングステン、ニッケル、白金を用いることができる。さらには、下部電極４と表面電極７とを１層の金属膜で形成してもよいが、複数層の金属膜で形成することも可能である。下部電極４と表面電極７とは、スパッタ、電子ビーム蒸着、メッキのような技術を適用して成膜するとともに、フォトリソグラフィとエッチングとの組合せによってパターンを形成したり、スクリーン印刷と小生とを組み合わせてパターンを形成したりすることが可能である。もっとも、下部電極４と表面電極７とは上述した技術以外でも適宜に採用することが可能である。
【００３１】
ところで、図３に示すように、絶縁基板１２において電子源素子１０を配置した面の反対面にはパッド電極１５が設けられる。パッド電極１５は１００ｎｍ以上の膜厚があればよいが、好ましくは１μｍ以上が望ましい。パッド電極１５は電子源素子１０に電気的に接続される。つまり、下部電極４および表面電極７にパッド電極１５が接続される。上述のように９個の電子源素子１０を設けている場合には、下部電極４と表面電極７とが３本ずつになるから、パッド電極１５は各下部電極４と各表面電極７とにそれぞれ対応して合計６個設けられることになる。ここで、下部電極４および表面電極７と、パッド電極１５とは絶縁基板１２の表裏に形成されるから、下部電極４および表面電極７とパッド電極１５とを接続するために、絶縁基板１２にはそれぞれ導電部１３，１４が設けられる（下部電極４を導電部１３に接続し、表面電極７を導電部１４に接続しているものとする）。図３に示す導電部１３，１４は、絶縁基板１２の外側面（表面）に沿って形成され、下部電極４および表面電極７と同様の材料を用いて成膜し、フォトリソグラフィによるパターンニング、エッチング（ＲＩＥ、湿式エッチング、イオンミリングなど）によるパターンニング、イオンビームによるパターンニング、レーザビームによるパターンニングなどの技術を用いてパターンを形成する。
【００３２】
一方、ベースプレート２１の厚み方向の一面には、複数本ずつの行選択配線２２および列選択配線２３が形成される。ここに、行選択配線２２と列選択配線２３とについては厚膜により形成すれば、行選択配線２２および列選択配線２３の伝送遅れを小さくすることができる。つまり、行選択配線２２および列選択配線２３の組を選択して電圧を印加してから選択された電子源素子１０から電子線が放射されるまでの遅れ時間を小さくすることができる。行選択配線２２と列選択配線２３とは互いに直交する方向に延長され、かつ交差部位では厚み方向に離間して互いに電気的に絶縁されている。ここに、行選択配線２２と列選択配線２３との本数はベースプレート２１に配列する電子源チップ１１の個数に応じて適宜に設定され、一方については１本のみ設けるようにしてもよい。行選択配線２２は電子源チップ１１の導電部１３に接続されたパッド電極１５に接続され、列選択配線２３は電子源チップ１１の導電部１４に接続されたパッド電極１５に接続される。したがって、上述した９個の電子源素子１０を備える電子源チップ１１に対して、行選択配線２２と列選択配線２３とが３本ずつ接続されることになる。パッド電極１５と行選択配線２２および列選択配線２３とは、ハンダボール、ダイボンド用ペースト、熱拡散のような技術を用いて接続される。
【００３３】
上述した構成によって、適宜の行選択配線２２と列選択配線２３との組を選択して、選択した列選択配線２３が選択した行選択配線２２に対して高電位（正極）となるように適宜の電圧を印加すれば、電子源素子１０における表面電極７が下部電極４に対して高電位（正極）になり、選択した行選択配線２２と列選択配線２３の交差部位に対応する電子源素子１０から電子線が放出される。ここに、行選択配線２２と列選択配線２３とについて選択していないものを０Ｖとし、選択された行選択配線２２は負電圧を印加し、選択された列選択配線２３は正電圧を印加するようにするのが望ましい。なお、上述した基本構成では行選択配線２２と列選択配線２３との少なくとも一方を複数本選択することが可能であり、複数個の電子源素子１０から同時に電子線を放出させることも可能である。
【００３４】
上述したように、行選択配線２２および列選択配線２３を設けたベースプレート２１に複数個の電子源チップ１１を配列するから、行選択配線２２と列選択配線２３と本数の積に相当する個数の電子源素子１０を設けることができるようにしながらも、各電子源チップ１１には少数の電子源素子１０を設ければよい。したがって、各電子源チップ１１については電子源素子１０の特性が均一なものを製造するのが比較的容易であり、多数個の電子源素子１０を備えるマトリクス電子源を一括して作製する場合に比較すると歩留まりの向上が期待できる。
【００３５】
なお、行選択配線２２と列選択配線２３とは交差していればよく、互いに直交する方向に延長されていることは必須ではない。
【００３６】
（参考例１）
基本構成では、電子源チップ１１における導電部１３，１４を絶縁基板１２の外側面に形成していたが、本例では、図４に示すように、絶縁基板１２の厚み方向に貫通する導電部１６を形成してある。この導電部１６は、絶縁基板１２にスルーホールメッキを施すことによって形成することができる。また、絶縁基板１２がガラスであるときに、導電部１６となる金属製のプラグを溶融ガラスに埋め込んでおき、プラグが絶縁基板１２の両面に露出するようにスライスすることで形成することも可能である。本例の構成では、ベースプレート２１に複数個の電子源チップ１１を密接して配列したときに、隣接する電子源チップ１１において導電部１６が接触することがなく、導電部１６の損傷を防止することができる。他の構成および動作は基本構成と同様である。
【００３７】
（参考例２）
本例は、図５に示すように、電子源チップ１１において各電子源素子１０の表面電極７に接続される導電部１４については絶縁基板１２の外側面に形成し、下部電極４については絶縁基板１２を貫通するように設けたダイオードＤを介して、絶縁基板１２において電子源素子１０の反対面側に設けたパッド電極１５に接続してある。ダイオードＤは図６に示すように、電子源素子１０の下部電極４がアノードに接続される極性になっている。
【００３８】
いま、図６に示す構成について、行選択配線２２と列選択配線２３とにそれぞれＨが正極、Ｌが負極となるように電圧を印加するものとする。また、行選択配線２２については選択状態でＬ、非選択状態でＨとなるようにし、列選択配線２３については選択状態でＨ、非選択状態でＬとなるように使用するものとする。この場合、行選択配線２２がＬ、列選択配線２３がＨである交差部位の電子源素子１０から電子線が放出されるのであって、この電子源素子１０に対しては、ダイオードＤの極性は順方向になる。また、上述した構成の電子源素子１０では、下部電極４が表面電極７に対して高電位側となるように電圧が印加されると、リーク電流が流れる可能性があるが、このような関係で電圧が印加されている箇所ではダイオードＤが逆極性になるから、リーク電流が流れるのが阻止される。他の構成および動作は基本構成と同様である。
【００３９】
（参考例３）
本例は、図７に示すように、電子源チップ１１に駆動制御回路１７を付設したものである。駆動制御回路１７は、行選択配線２２と列選択配線２３とを通して入力される電圧信号に同期して各電子源素子１０を所定の規則で順次駆動するものである。つまり、１個の電子源チップ１１について行選択配線２２と列選択配線２３とを１本ずつ対応付け、行選択配線２２と列選択配線２３とを通して９個の電子源素子１０に対応する電圧信号を順次与えるとともに、順次入力された電圧信号に対応する電子源素子１０を駆動制御回路１７が順次駆動することになる。ここにおいて、電子源素子１０の駆動順についての規則は適宜に設定することが可能である。
【００４０】
上述のように駆動制御回路１７では、１本ずつの行選択配線２２と列選択配線２３との組から電圧信号を受けて電子源チップ１１の複数個の電子源素子１０を駆動するから、駆動制御回路１７を備える電子源チップ１１では行選択配線２２と列選択配線２３とに接続するためのパッド電極１５を２個設ければよく、複数個の電子源素子１０を備える電子源チップ１１では、パッド電極１５の個数を削減することが可能になる。つまり、ベースプレート２１に設ける行選択配線２２および列選択配線２３の本数についても基本構成よりも削減することができる。このことは、ベースプレート２１における行選択配線２２および列選択配線２３の断線の発生を抑制することになり、ベースプレート２１の歩留まりを向上させ、かつ行選択配線２２あるいは列選択配線２３の断線に伴う故障の発生率を低減させることになる。
【００４１】
本例では駆動制御回路１７を絶縁基板１２においてベースプレート２１との対向面に設けているから、駆動制御回路１７が行選択配線２２あるいは列選択配線２３に接触する可能性を有しているが、このようなときには、必要に応じて駆動制御回路１７の表面を絶縁層で覆うようにすればよい。また、パッド電極１５と行選択配線２２および列選択配線２３との接続については基本構成と同様である。他の構成および動作は基本構成と同様である。
【００４２】
（第１の実施の形態）
参考例２ではダイオードＤを電子源チップ１１に設けた例を示したが、図８に示すように、ダイオードＤをベースプレート２１に設けてもよい。同様に、駆動制御回路１７は図９に示すようにベースプレート２１に設けてもよい。
【００４３】
（第２の実施の形態）
本実施形態は、上述したマトリクス電子源を用いて表示装置を構成するものであって、図１０および図１１に示すように、マトリクス電子源を構成する電子源素子１０に対向する平板状のガラス基板であるフェースプレート３１を配設し、フェースプレート３１における電子源素子１０との対向面に図示しないコレクタ電極９（図１５参照）と蛍光物質３２とブラックマトリクス３３とを設けてある。ブラックマトリクス３３は、液晶ディスプレイ等において周知のように各画素を区画する微小領域を一定ピッチに備え、隣り合う一対の微小領域間は黒色材料によって形成されている。蛍光物質３２はブラックマトリクス３３の各微小領域に対応して設けられる。また、ブラックマトリクス３３の各微小領域は、電子源素子１０の正面位置に対応するように配置される。蛍光物質３２はコレクタ電極９の表面に塗布されており、電子源素子１０から放射される電子により可視光を発光する。蛍光物質３２としてはカラー化するのであれば、たとえばＲ，Ｇ，Ｂの各発光色のものを用いればよく、たとえばＰ−２２として知られている蛍光物質３２を用いることができ、この場合にはアルミニウムのメタルバックを設ける。また、蛍光物質３２としてＰ−１５を用いるのであれば、メタルバックは不要であるがコレクタ電極９としてＩＴＯのような透明電極を設ける。フェースプレート３１はスペーサ４１によって電子源素子１０と離間させてあり、フェースプレート３１と電子源素子１０との間に形成される気密空間を真空にしてある。気密空間を真空にする技術としては、一般的なゲッタを用いる技術を採用する。
【００４４】
ところで、本実施形態では、各電子源素子１０とブラックマトリクス３３の各微小領域との位置が一致するように、ブラックマトリクス３３の隣り合う一対の微小領域間の距離Ｗと、電子源チップ１１において隣り合う一対の電子源素子１０の距離Ｗとが等しくなるように設定してある。さらに、電子源チップ１１における絶縁基板１２の周縁と電子源素子１０との距離についてはＷ／２に設定してある。したがって、電子源チップ１１を密接させて配置したときに、隣り合う一対の電子源チップ１１において電子源素子１０の間の距離はＷになる。このことによって、ベースプレート２１に複数の電子源チップ１１を配列したときに、各電子源素子１０の間隔を等間隔にすることができ、かつブラックマトリクス３３の各微小領域に対応して設けた蛍光物質３２の位置に一致させることができる。
【００４５】
（第３の実施の形態）
本実施形態は、表示装置に用いるマトリクス電子源を、図１２に示すように、平板状のフェースプレート３１に向かって凸となる曲面状に形成したものである。つまり、ベースプレート２１として、たとえば断面弧状のものを用い、このベースプレート２１に電子源チップ１１を配列すればよい。この構成では、電子源素子１０から放射される電子線が拡散するように放射され、電子線の放射方向を広角化することが可能である。
【００４６】
また、同様の構成のマトリクス電子源を用い、フェースプレート３１を図１３に示すように、マトリクス電子源のベースプレート２１との距離が一定になるように湾曲させれば、フェースプレート３１と電子源素子１０との距離が一定になり、輝度むらのない表示装置を構成することができる。ここに、ベースプレート２１の形状は任意に設定できるから、表示装置の正面形状も任意のものとすることが可能である。また、フェースプレート３１を円筒状などの形状に形成すれば、全方位から視認可能な表示装置を構成することが可能になる。他の構成および動作は第２の実施の形態と同様である。
【００４７】
（第４の実施の形態）
本実施形態は、図１４に示すように、マトリクス電子源のベースプレート２１に角錐状の突起２６を設け、突起２６の各面にそれぞれ電子源チップ１１を配置したものである。突起２６は連続的に配列され、断面が鋸歯状になるように形成される。この構成は、第２の実施の形態のような微小面積の画素単位で表示するような表示装置ではなく、高い輝度を必要とするような表示装置に適用することを目的としている。本実施形態の構成では、隣り合う突起２６に設けた電子源チップ１１から同時に電子線を放射させることにより、比較的狭い領域に密度の高い電子線を放射することができ、結果的にフェースプレート３１の蛍光物質３２から放射される可視光の輝度を高めることが可能になる。他の構成および動作は第２の実施の形態と同様である。
【００４８】
【発明の効果】
請求項１の発明の構成によれば、複数個の電子源チップをベースプレートに配列することによって複数個の電子源素子をベースプレート上に配列するから、配列しようとする電子源素子の個数に応じてベースプレートに形成する行選択配線および列選択配線の本数を設定するだけで、任意個数の電子源素子に対応することが可能になる。しかも、ベースプレートに配列する電子源素子の個数にかかわらず、電子源チップとしては少数の電子源素子を備えるものを作製すればよいから、１つの電子源チップに複数個の電子源素子を設ける場合でも各電子源素子の特性を均一化することは比較的容易であって、電子源素子の個数にかかわらず歩留まりを高くすることができる。また、電子源チップごとに検査してからベースプレートに実装することができるから、このことによっても、マトリクス電子源としての歩留まりが向上し、しかも電子源素子の個数を増やして大面積化に際してベースプレートについてのみ考慮すればよいから、大面積化の制約が少なくなる。しかも、大面積化のマトリクス電子源を構成した後の検査時においては、不具合を生じた電子源チップのみを交換すればよいから、このことによってもマトリクス電子源としての歩留まりを向上させることができるとともに、不具合を生じた一部の電子源チップのみの交換であるから、検査時に不良が発見されても全体を廃棄する必要がなく、比較的低コストで良品として出荷可能になる。加えて、電子源チップに設ける電子源素子の個数は比較的少数であるから、電子源チップの製造に際して大形の製造装置を用いる必要がなく、コスト増を抑制することができる。さらに、小型の電子源チップがベースプレート上に配列されているから、実装する回路基板と電子源チップとの膨張率に差があっても、実装に際しての半田付けや真空封止の際の脱ガスやフリットによる接着のような加熱過程があっても、電子源チップに熱的影響が及びにくく、電子源チップに応力が作用してクラックが生じたり、電子源チップに特性劣化や破損が生じたりすることが回避される。その上、リーク電流が抑制されることによって目的とする電子源素子に効率よく給電することができ消費電力が抑制され、しかも不要な箇所からの電子線の放射が防止される。また、スピント型の電子源素子を用いる場合であれば、逆バイアスがかかると円錐状のエミッタに放電が生じてエミッタが破損することがあるが、ダイオードを設けることによりこの問題が回避される。
【００４９】
なお、電子源素子は、従来構成として説明した電界放射型の電子源のほか、以下の実施の形態において説明する電子源などどのような構成のものでも用いることが可能である。
【００５０】
請求項２の発明は、請求項１の発明は、前記電子源素子と前記パッド電極とを電気的に接続する導電部が前記絶縁基板の外側面に形成されているので、絶縁基板の表面に導電部を形成すればよく、比較的簡単な製造工程で実現することができる。
【００５１】
請求項３の発明は、請求項１の発明において、前記電子源素子と前記接続用電極とを電気的に接続する導電部が前記絶縁基板を前記一面から前記他面に亘って貫通するように形成されているので、電子源チップを密接させて配置しても導電部が接触して損傷することがなく歩留まりの向上につながる。
【００５２】
請求項４の発明は、請求項２または請求項３の発明において、前記電子源チップにはマトリクス状に配列された複数個の電子源素子が設けられ、行選択配線と列選択配線との少なくとも一方に対応したパッド電極に電気的に接続されている導電部が複数個の電子源素子に共通に接続されているので、電子源チップに複数個の電子源素子を配列している場合に、各電子源素子ごとに配線を設ける場合に比較すると配線数を低減することが可能である。たとえば、２個の電子源素子に個別に配線を設けるとすれば４本の配線が必要であるが、導電部を複数個の電子源素子に共通に接続することによって３本の配線でよいことになる。この効果は、電子源素子の個数が多くなるとより顕著になる。
【００５３】
この構成の電子源素子は、従来構成として説明したスピント型の電子源などに比較して電子放射効率の真空度に対する依存性が低いという知見が得られており、真空度を十分に高めることができない場合でも（大面積化するほど真空度を高めることが難しくなる）電子放射効率の低下が防止される。
【００５４】
請求項５の発明は、請求項１ないし請求項４の発明において、前記行選択配線および前記列選択配線が厚膜であるので、行選択配線および列選択配線による伝送遅れを比較的小さくすることができ応答性を高めることになる。
【００５６】
請求項６の発明は、請求項１ないし請求項５の発明において、前記電子源素子に印加する電圧を制御する駆動制御回路が前記電子源チップの前記他面に設けられているので、たとえば電子源チップに複数個の電子源素子を設けるとともに、各電子源素子を規則的に（つまり、一定の順番で）駆動するような場合には、駆動制御回路において電子源素子への電圧印加を制御することによって、ベースプレートの行選択配線および列選択配線の配線数を低減することが可能になる場合がある。
【００５８】
請求項７の発明は、請求項１ないし請求項５の発明において、前記電子源素子に印加する電圧を制御する駆動制御回路が前記ベースプレートに形成されているので、たとえば電子源チップに複数個の電子源素子を設けるとともに、各電子源素子を規則的に（つまり、一定の順番で）駆動するような場合には、駆動制御回路において電子源素子への電圧印加を制御することによって、ベースプレートの行選択配線および列選択配線の配線数を低減することが可能になる場合がある。
【００５９】
請求項８の発明は、請求項１ないし請求項７のいずれか１項に記載のマトリクス電子源と、マトリクス電子源から放出される電子線により励起されて発光する蛍光物質を備えるフェースプレートとを備えるものであり、この構成によれば、大面積の表示装置を容易に作製することができる。
【００６０】
請求項９の発明は、請求項８の発明において、前記マトリクス電子源が複数個の電子源素子を備え、前記フェースプレートには各電子源素子から放出される電子線がそれぞれ照射される複数個の微小領域を一定ピッチに配列したブラックマトリクスが重ね合わされるとともに各微小領域ごとに前記蛍光物質が配置され、前記電子源チップの周部において前記絶縁基板の周縁と各電子源素子の周縁との距離が前記ブラックマトリクスの隣り合う一対の微小領域間の距離の２分の１に形成されていることを特徴とする。この構成によれば、電子源チップを密接させて配置したときに、隣り合う電子源チップの電子源素子間をブラックマトリクスの微小領域間に一致させることができ、隣接する画素間でにじみを生じさせないようにマトリクス電子源を構成することができる。
【００６１】
請求項１０の発明は、請求項８または請求項９の発明において、前記ベースプレートにおいて前記フェースプレートとの対向面が前記フェースプレート側に凸となる曲面であるので、電子線を広角に放射することが可能になり、比較的少ない個数の電子源チップ（または電子源素子）で大面積の表示が可能になる。
【００６２】
請求項１１の発明は、請求項１０の発明において、前記フェースプレートが前記ベースプレートと一定間隔を保つ形状に形成されているので、画面の形状が平面以外の形状となる表示装置を構成することが可能になり、たとえば全方位から視認可能な円筒状の表示装置を構成することが可能である。
【００６３】
請求項１２の発明は、請求項８の発明において、前記ベースプレートにおける前記フェースプレートとの対向面には角錐状の多数個の突起が配列されるとともに、突起の各面に前記電子源チップがそれぞれ配置されているので、複数個の電子源素子からフェースプレートの同じ箇所に電子線を照射することが可能になり、高輝度の表示装置を構成することが可能になる。
【図面の簡単な説明】
【図１】  （ａ）は基本構成を示す斜視図、（ｂ）は同上に用いる電子源チップを示す斜視図である。
【図２】  同上に用いる電子源チップの要部破断斜視図である。
【図３】  同上に用いる電子源チップを示し、（ａ）は正面側の斜視図、（ｂ）は裏面側の斜視図である。
【図４】  参考例１に用いる電子源チップを示し、（ａ）は正面側の斜視図、（ｂ）は裏面側の斜視図である。
【図５】  参考例２に用いる電子源チップを示し、（ａ）は正面側の斜視図、（ｂ）は裏面側の斜視図である。
【図６】  同上の回路図である。
【図７】  参考例３に用いる電子源チップを示し、（ａ）は正面側の斜視図、（ｂ）は裏面側の要部斜視図である。
【図８】  第１の実施の形態を示す斜視図である。
【図９】  他の構成例を示す斜視図である。
【図１０】  第２の実施の形態を示す断面図である。
【図１１】  同上の要部斜視図である。
【図１２】  第３の実施の形態を示す要部断面図である。
【図１３】  同上の他の構成例を示す要部断面図である。
【図１４】  第４の実施の形態を示す要部断面図である。
【図１５】  本発明に用いる電子源素子の原理説明図である。
【図１６】  同上の原理説明図である。
【図１７】  同上の他の構成例の原理説明図である。
【符号の説明】
４  下部電極
６  強電界ドリフト層
７  表面電極
１０  電子源素子
１１  電子源チップ
１２  絶縁基板
１３  導電部
１４  導電部
１５  パッド電極
１６  導電部
１７  駆動制御回路
２１  ベースプレート
２２  行選択配線
２３  列選択配線
３１  フェースプレート
３２  蛍光物質
３３  ブラックマトリクス
Ｄ  ダイオード
【図１】
0003797145.tif 000002
【図２】
0003797145.tif 000003
【図３】
0003797145.tif 000004
【図４】
0003797145.tif 000005
【図５】
0003797145.tif 000006
【図６】
0003797145.tif 000007
【図７】
0003797145.tif 000008
【図８】
0003797145.tif 000009
【図９】
0003797145.tif 000010
【図１０】
0003797145.tif 000011
【図１１】
0003797145.tif 000012
【図１２】
0003797145.tif 000013
【図１３】
0003797145.tif 000014
【図１４】
0003797145.tif 000015
【図１５】
0003797145.tif 000016
【図１６】
0003797145.tif 000017
【図１７】
0003797145.tif 000018