(57)【特許請求の範囲】
【請求項１】
絶縁表面を有する基板上に非晶質半導体膜を形成し、
前記非晶質半導体膜上にマスク絶縁膜を形成し、
前記マスク絶縁膜にパターニングを施して、第１の開口部を形成し、
前記第１の開口部において露出した前記非晶質半導体膜を除去し、
前記マスク絶縁膜にパターニングを施して、第２の開口部を形成し、
前記非晶質半導体膜の前記第２の開口部において露出した領域に、前記非晶質半導体膜の結晶化を助長する触媒元素を保持または添加し、
加熱処理により前記非晶質半導体膜を結晶化して、前記触媒元素が保持または添加された前記領域から結晶成長した第１の領域と、自然核発生により結晶成長した第２の領域とを形成し、
前記第１の領域及び前記第２の領域にそれぞれパターニングを施し、前記第１の領域から駆動回路の薄膜トランジスタの活性層を形成し、前記第２の領域から画素マトリクス回路の薄膜トランジスタの活性層を形成することを特徴とする半導体装置の作製方法。
【請求項２】
絶縁表面を有する基板上に非晶質半導体膜を形成し、
前記非晶質半導体膜にパターニングを施して、前記非晶質半導体膜に第１の開口部を形成し、
前記非晶質半導体膜上にマスク絶縁膜を形成し、
前記マスク絶縁膜にパターニングを施して、第２の開口部を形成し、
前記非晶質半導体膜の前記第２の開口部において露出した領域に、前記非晶質半導体膜の結晶化を助長する触媒元素を保持または添加し、
加熱処理により前記非晶質半導体膜を結晶化して、前記触媒元素が保持または添加された前記領域から結晶成長した第１の領域と、自然核発生により結晶成長した第２の領域とを形成し、
前記第１の領域及び前記第２の領域にそれぞれパターニングを施し、前記第１の領域から駆動回路の薄膜トランジスタの活性層を形成し、前記第２の領域から画素マトリクス回路の薄膜トランジスタの活性層を形成することを特徴とする半導体装置の作製方法。
【請求項３】
絶縁表面を有する基板上に非晶質半導体膜を形成し、
前記非晶質半導体膜上にマスク絶縁膜を形成し、
前記マスク絶縁膜にパターニングを施して、第１の開口部を形成し、
前記第１の開口部において露出した前記非晶質半導体膜を除去し、
前記マスク絶縁膜にパターニングを施して、第２の開口部を形成し、
前記非晶質半導体膜の前記第２の開口部において露出した領域に、前記非晶質半導体膜の結晶化を助長する触媒元素を保持または添加し、
加熱処理により前記非晶質半導体膜を結晶化して、前記触媒元素が保持または添加された前記領域から結晶成長した第１の領域と、自然核発生により結晶成長した第２の領域とを形成し、
前記第１の領域において前記触媒元素を低減または除去させるゲッタリングを行い、
前記第１の領域及び前記第２の領域にそれぞれパターニングを施し、前記第１の領域から駆動回路の薄膜トランジスタの活性層を形成し、前記第２の領域から画素マトリクス回路の薄膜トランジスタの活性層を形成することを特徴とする半導体装置の作製方法。
【請求項４】
絶縁表面を有する基板上に非晶質半導体膜を形成し、
前記非晶質半導体膜にパターニングを施して、前記非晶質半導体膜に第１の開口部を形成し、
前記非晶質半導体膜上にマスク絶縁膜を形成し、
前記マスク絶縁膜にパターニングを施して、第２の開口部を形成し、
前記非晶質半導体膜の前記第２の開口部において露出した領域に、前記非晶質半導体膜の結晶化を助長する触媒元素を保持または添加し、
加熱処理により前記非晶質半導体膜を結晶化して、前記触媒元素が保持または添加された前記領域から結晶成長した第１の領域と、自然核発生により結晶成長した第２の領域とを形成し、
前記第１の領域において前記触媒元素を低減または除去させるゲッタリングを行い、
前記第１の領域及び前記第２の領域にそれぞれパターニングを施し、前記第１の領域から駆動回路の薄膜トランジスタの活性層を形成し、前記第２の領域から画素マトリクス回路の薄膜トランジスタの活性層を形成することを特徴とする半導体装置の作製方法。
【請求項５】
請求項１乃至請求項４のいずれか一項において、
前記第１の開口部及び前記第２の開口部はスリット状に形成されていることを特徴とする半導体装置の作製方法。
【請求項６】
請求項１乃至請求項５のいずれか一項において、
前記第１の開口部は幅１〜５μｍのスリット状に形成され、
前記第２の開口部は幅５〜２０μｍのスリット状に形成されることを特徴とする半導体装置の作製方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本願発明は、半導体薄膜を利用した薄膜トランジスタ（ＴＦＴ）を構成に含む半導体装置およびその作製方法に関する。
【０００２】
なお、本明細書中において「半導体装置」とは、半導体を利用して機能しうる装置全てを含む。従って、本明細書中に記載されたＴＦＴ、半導体素子、電気光学装置及び電子機器は全て半導体装置の範疇に含まれる。
【０００３】
【従来の技術】
近年、高温ポリシリコン及び低温ポリシリコンを用いた周辺回路一体型のアクティブマトリクス型液晶パネルの商品化が相次いでいる。現状では液晶駆動回路としてシフトレジスタやアナログスイッチ等が内蔵されているが、イメージセンサ、メモリ、ＭＰＵ、ＡＳＩＣ等を内蔵したインテリジェントパネルの開発が急速に進められている。
【０００４】
この様な駆動回路さらには論理回路をも内蔵するためには個々のＴＦＴ特性、特に動作速度を高速なものとし、高速動作の可能な半導体回路を構成する必要がある。そして、そのためには非常に結晶性の高い半導体薄膜を実現することが不可欠である。
【０００５】
そこで本発明者らは、高い結晶性を有する半導体薄膜を形成する技術として特開平8-78329 号公報記載の技術を開示している。同公報記載の技術は、非晶質半導体薄膜に対して選択的に結晶化を助長する触媒元素を導入し、その領域を起点とした結晶成長を行わせる技術が開示されている。
【０００６】
本発明者らは、触媒元素の添加領域を中心として広がる結晶領域を横成長領域と呼び、単に触媒元素を添加して結晶化させた領域とは明確に区別している。この横成長領域は、200 μｍ程度の長さにまで結晶成長させることができる。
【０００７】
また、横成長領域の特徴は、幅数百nmの棒状または偏平棒状結晶（内部はほぼ単結晶と見なせる結晶性を有する）が、マクロ的には互いに概略平行に並び、特定の方向性をもって結晶成長している点にある。即ち、単結晶ライクな結晶粒が規則性をもって配列しているので非常に高い結晶性が得られる。
【０００８】
【発明に至るまでの過程】
前述の様なアクティブマトリクス型液晶パネル及びインテリジェントパネルにおいて、メモリの記憶セル、液晶パネルの表示セル、イメージセンサの受光セルなどは同一パターンの繰り返しで構成されたマトリクス回路で構成される。これらマトリクス回路の共通の特徴としては、単一セルが小さく、占有面積が大きいことが挙げられる。また、マトリクスの配置（セル間隔、アスペクト比等）は設計事項の制約により自由に調節することができない。
【０００９】
そのため、特開平8-78329 号公報記載の技術を利用するにあたって不具合が生じてしまう。それは触媒元素の導入領域が10〜20μｍと大きく、結晶化後はその領域を除去しなくてはならないという理由から生じる。
【００１０】
例えば液晶パネルの表示セルを例にとると、セルピッチ（画素間距離）が３０μｍ以下と狭くなれば、表示セルのマトリクス回路内に触媒元素の導入領域を形成することは実質的に不可能である。また、200 μｍ程度に成長させた横成長領域でもマトリクス回路全体をカバーすることはできない。
【００１１】
以上の様に、マトリクス回路内では触媒元素の導入領域を形成することができず、特開平8-78329 号公報記載の技術を利用することはできない。ところが、幸いにもマトリクス回路を構成する表示セル、記憶セル、受光セル等に配置されるＴＦＴはさほど動作速度を要求されない。
【００１２】
そのため触媒元素を利用しないで結晶化させたポリシリコン膜、場合によってアモルファスシリコン膜でも十分な機能を得られる。また、触媒元素は結晶化には有効であるが、結晶化後はＴＦＴ特性のバラツキの原因となる恐れがあるので、マトリクス回路の様に極力バラツキを排除すべき回路にとって触媒元素を利用しないで済む利点は大きい。
【００１３】
従って、駆動回路や論理回路等の様に高い動作速度を必要とする回路を配置する領域には触媒元素を利用した半導体薄膜を形成し、表示セル等の様にさほど高い動作速度を必要としない回路を配置する領域には触媒元素を利用しないで結晶化させた半導体薄膜を形成する様な構成が望ましいと言える。
【００１４】
ところが、半導体回路の集積度は益々向上しているため触媒元素を利用する領域と利用しない領域とが非常に近接して形成されることが多い。従って、 100〜200 μｍ程度にまで成長する横成長領域の先端部分が、触媒元素を利用しない領域に入り込んでしまう様な事態が起こりうる。
【００１５】
この様子を図２を用いて説明する。図２は熱結晶化工程を終え、横成長領域を形成した時点での様子を表している。図２において、２０１、２０２はドライバー回路を構成するＴＦＴ（ドライバーＴＦＴ）の活性層となる領域、２０３は画素マトリクス回路を構成するＴＦＴ（画素ＴＦＴ）の活性層となる領域、２０４は触媒元素の導入領域、２０５で示される斜線部は横成長領域である。
【００１６】
図２に示す様に、ドライバーＴＦＴの活性層となる領域２０１、２０２のみが含まれる様に横成長領域を形成するつもりであっても、横成長領域２０５の成長距離が長過ぎてしまい、画素ＴＦＴの活性層となる領域２０３の一部までもが横成長領域２０５に含まれてしまっている。
【００１７】
この場合、横成長領域に含まれる領域と含まれない領域とでは結晶性の異なる活性層が形成される。即ち、マトリクス回路を構成する領域（触媒元素を使用しない領域）内で活性層の結晶性の均一性が崩れ、バラツキを生じる。
【００１８】
また、横成長領域の先端部分が触媒元素を利用しない領域に入り込まない様にマージンをとってしまうと、半導体回路の集積度を低下させることになり好ましいものではない。
【００１９】
【発明が解決しようとする課題】
本願発明は以上の様な問題点を鑑みて成された技術であり、横成長領域の成長距離を制御するための技術を提供することを課題とする。そして、同一基板上において、触媒元素を利用する領域と利用しない領域とを高い集積度で形成するための技術を提供することを課題とする。
【００２０】
【課題を解決するための手段】
本明細書で開示する発明の構成は、
画素マトリクス回路と当該画素マトリクス回路を駆動する駆動回路とを同一基板上に一体形成した構成を含む半導体装置であって、
前記画素マトリクス回路及び前記駆動回路は複数のＴＦＴから構成され、
前記駆動回路を構成する複数のＴＦＴの活性層のみに当該活性層の結晶化を助長する触媒元素が含まれていることを特徴とする。
【００２１】
また、上記構成の半導体装置を実現するためには、
絶縁表面を有する基板上に非晶質半導体膜を形成する工程と、
前記非晶質半導体膜上にマスク絶縁膜を形成する工程と、
前記マスク絶縁膜にパターニングを施し、第１の開口部を形成する工程と、
前記第１の開口部において露出した前記非晶質半導体膜を除去する工程と、
前記マスク絶縁膜に再度のパターニングを施し、第２の開口部を形成する工程と、
前記第２の開口部において露出した前記非晶質半導体膜に当該非晶質半導体膜の結晶化を助長する触媒元素を保持または添加する工程と、
加熱処理により前記非晶質半導体膜の一部を結晶化する工程と、
を含むことを特徴とする半導体装置の作製方法が必要である。
【００２２】
また、他の発明の構成は、
絶縁表面を有する基板上に非晶質半導体膜を形成する工程と、
前記非晶質半導体膜にパターニングを施し、第１の開口部を形成する工程と、
前記第１の開口部において露出した前記非晶質半導体膜を除去する工程と、
前記非晶質半導体膜上にマスク絶縁膜を形成する工程と、
前記マスク絶縁膜にパターニングを施し、第２の開口部を形成する工程と、
前記第２の開口部において露出した前記非晶質半導体膜に当該非晶質半導体膜の結晶化を助長する触媒元素を保持または添加する工程と、
加熱処理により前記非晶質半導体膜の一部を結晶化する工程と、
を含むことを特徴とする。
【００２３】
また、他の発明の構成は、
絶縁表面を有する基板上に非晶質半導体膜を形成する工程と、
前記非晶質半導体膜上にマスク絶縁膜を形成する工程と、
前記マスク絶縁膜にパターニングを施し、第１の開口部を形成する工程と、
前記第１の開口部において露出した前記非晶質半導体膜に不純物元素を添加する工程と、
前記マスク絶縁膜に再度のパターニングを施し、第２の開口部を形成する工程と、
前記第２の開口部において露出した前記非晶質半導体膜に当該非晶質半導体膜の結晶化を助長する触媒元素を保持または添加する工程と、
加熱処理により前記非晶質半導体膜の一部を結晶化する工程と、
を含むことを特徴とする。
【００２４】
【発明の実施の形態】
本願発明の実施の形態を図１を用いて説明する。本願発明ではドライバー領域（駆動回路や論理回路を構成する領域）と画素領域（マトリクス回路を構成する領域）との境界にあたる部分に、横成長領域の成長を強制的に制止する領域を設けることに特徴がある。
【００２５】
図１において、１０１、１０２はドライバーＴＦＴの活性層となる領域、１０３は画素ＴＦＴの活性層となる領域、１０４は触媒元素の導入領域である。
【００２６】
非晶質半導体膜の結晶化工程では、触媒元素の導入領域１０４から基板と概略平行に棒状または偏平棒状結晶が成長し、横成長領域１０５を形成する。この時、横成長領域の成長方向の前方、即ち、ドライバー領域と画素領域との境界部分に横成長領域のストッパー領域１０６を設ける点が本願発明の特徴である。
【００２７】
このストッパー領域１０６は、強制的に棒状結晶の成長を終了させるための領域であり、以下の様な方法で形成される。
（１）  非晶質半導体膜そのものを除去し、結晶成長の連続性を妨げる。
（２）  意図的に高濃度な不純物領域を形成して結晶成長の連続性を妨げる。
【００２８】
この様な構成とすることで、横成長領域１０５の進行を強制的に制止することが可能となる。そのため、横成長領域１０５の画素領域内への進行が防がれ、画素領域内における結晶性の均一性を確保することができる。
【００２９】
なお、本願発明は横成長領域を利用する領域と利用しない領域との境界を明確にすることを目的としている。従って、画素領域とドライバー領域とを区別するといった特定部分への適用に限定されず、その様な区別が必要となる全ての回路部分に対しても本願発明を適用することは可能である。
【００３０】
【実施例】
〔実施例１〕
本実施例では、本願発明を利用した半導体装置の作製工程を示す。具体的には同一基板上にドライバー回路と画素マトリクス回路とを一体形成した反射型ＬＣＤの作製工程について図３を用いて説明する。
【００３１】
まず、石英基板３０１上に20〜100 nm厚の非晶質半導体膜３０２を形成する。石英基板の代わりにシリコン基板またはセラミックス基板に下地絶縁膜を設けた基板を用いても良い。また、本実施例では非晶質半導体膜として非晶質珪素膜を用いるが、Six Ge1-x （0<X<1)で示される化合物半導体を用いても良い。
【００３２】
次に、酸化珪素膜または窒化珪素膜でなるマスク絶縁膜３０３を50〜200 nmの厚さに形成する。非晶質珪素膜３０２とマスク絶縁膜３０３を連続成膜すると、その界面において結晶成長を阻害しうる界面準位が減るので有効である。そして、パターニングによりマスク絶縁膜３０３、非晶質珪素膜３０２を順次エッチングし、ストッパー領域３０４を形成する。ストッパー領域３０４は開口幅 1〜5 μｍのスリット状に形成すれば良い。（図３（Ａ））
【００３３】
なお、上記エッチング工程は、CF4/O2/SF6系ガスを用いた一括ドライエッチングを行えば良い。または、マスク絶縁膜３０３をフッ酸系エッチャントでエッチングし、非晶質珪素膜３０２を塩素系ガスを用いてドライエッチングするかフッ硝酸を用いてウェットエッチングすれば良い。
【００３４】
こうして図３（Ａ）の状態が得られたら、マスク絶縁膜３０３を再びパターニングして開口幅５〜20μｍのスリット状の開口部３０５を形成する。そして、重量換算で10〜100ppmのニッケルを含んだ酢酸ニッケル塩溶液をスピンコート法により塗布し、ニッケル含有層３０６を形成する。この技術の詳細は特開平8-78329 号公報を参考にすると良い。（図３（Ｂ））
【００３５】
なお、図３（Ｂ）に示す様に、ストッパー領域３０４内では非晶質珪素膜３０２の側面が露出してしまい、その部分でニッケル含有層３０６と接してしまうことになる。しかし、接触する面積が非常に小さいため問題とはならない。
【００３６】
上述のニッケルは珪素の結晶化を助長する触媒元素として機能する。その様な触媒元素としては、他にもコバルト（Ｃｏ）、鉄（Ｆｅ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、ゲルマニウム（Ｇｅ）、鉛（Ｐｂ）、錫（Ｓｎ）等を用いることが可能である。
【００３７】
また、上記触媒元素の添加工程はスピンコート法に限らず、イオン注入法（質量分離を行ったイオン添加）、イオンドーピング法（質量分離を行わないイオン添加）を用いることも可能である。また、ＣＶＤ法（ＭＯＣＶＤ法も含む）、スパッタ法、蒸着法を用いて添加することも可能である。
【００３８】
次に、 450〜500 ℃２時間程度の水素出しの後、不活性雰囲気又は水素雰囲気中において 500〜700 ℃（代表的には 550〜650 ℃）の温度で 4〜24時間の加熱処理を加えて非晶質珪素膜５０３の結晶化を行う。本実施例では窒素雰囲気で600 ℃８時間の加熱処理を行う。（図３（Ｃ））
【００３９】
この時、非晶質珪素膜３０２の結晶化はニッケルを添加した領域（触媒元素の導入領域）３０７で発生した核から優先的に進行し、基板３０１の基板面に対してほぼ平行に成長した結晶領域３０８が形成される。本発明者らはこの結晶領域３０８を横成長領域と呼んでいる。横成長領域は比較的揃った状態で個々の結晶が集合しているため、全体的な結晶性に優れるという利点がある。
【００４０】
本実施例では横成長領域の進行方向（矢印で示される）の前方にストッパー領域３０４が形成され、非晶質珪素膜が一旦そこで途切れているのでそれ以上には結晶成長が進行しない。即ち、３０９で示される領域に横成長領域３０８が進行することはなく、横成長領域３０８の成長が強制的に制止される。
【００４１】
また、この結晶化工程では600 ℃８時間という加熱処理を施しているので、３０９で示される領域も自然核発生によって結晶化して結晶領域となる。そのため、横成長領域３０８とは全く異なる結晶構造をとる。
【００４２】
例えば、横成長領域３０８は棒状結晶が互いに概略平行、且つ、巨視的な方向性をもって並んでいるのに対し、自然核発生による結晶領域３０９は個々の結晶粒が不規則に存在するだけで何ら規則性が見出せない。この様な結晶構造の差はＴＥＭ（透過型電子顕微鏡）観察で確認できる。
【００４３】
また、ラマン特性にも差が現れる。横成長領域３０８と自然核発生による結晶領域３０９とでラマン特性を比べると、横成長領域３０８の方がラマン強度が高く、半値幅も狭い。半値幅が狭いということは結晶性が良いということを意味しており、この事からも横成長領域の結晶性の良さが確認できる。
【００４４】
また、ストッパー領域３０４では膜自体の連続性が途切れているため、ニッケルの拡散もそれ以上は進まない。そのため、ストッパー領域３０４で画素領域を完全に取り囲んでしまえば、画素領域には全くニッケルが存在しない状態を実現することができる。即ち、横成長領域３０８には少なからずニッケルが存在するが、結晶領域３０９には全くニッケルは存在しない場合もある。
【００４５】
こうして図３（Ｃ）の状態が得られる。図３（Ｃ）の状態を上面から見ると図１の状態となっている。
【００４６】
次に、マスク絶縁膜３０３をフッ酸系エッチャントを用いて除去する。なお、この時、ストッパー領域３０４において下地（本実施例では石英）が露出しているので石英自体もエッチングされ、エッチング跡が残る。本願発明を利用するとこの様な跡がどうしても形成されてしまうが、この部分は後の層間絶縁膜等で凹凸が吸収されてしまうので問題とはならない。
【００４７】
次に、ニッケルを除去するための加熱処理を行う。この加熱処理は処理雰囲気中にハロゲン元素を含ませ、ハロゲン元素による金属元素のゲッタリング効果を利用するものである。
【００４８】
なお、ハロゲン元素によるゲッタリング効果を十分に得るためには、上記加熱処理を700 ℃を超える温度で行なうことが好ましい。この温度以下では処理雰囲気中のハロゲン化合物の分解が困難となり、ゲッタリング効果が得られなくなる恐れがある。そのため加熱処理温度を好ましくは800 〜1000℃（代表的には950 ℃）とし、処理時間は 0.1〜 6hr、代表的には 0.5〜 1hrとする。
【００４９】
代表的な実施例としては酸素雰囲気中に対して塩化水素（ＨＣｌ）を0.5 〜10体積％（本実施例では３体積％）の濃度で含有させた雰囲気中において、950 ℃、30分の加熱処理を行えば良い。
【００５０】
また、ハロゲン元素を含む化合物してはＨＣｌガス以外にもＨＦ、ＮＦ3 、ＨＢｒ、Ｃｌ2 、ＣｌＦ3 、ＢＣｌ3 、Ｆ2 、Ｂｒ2 等のハロゲン元素を含む化合物から選ばれた一種または複数種のものを用いることが出来る。
【００５１】
この工程においては横成長領域３０８中のニッケルが塩素の作用によりゲッタリングされ、揮発性の塩化ニッケルとなって大気中へ離脱して除去される。そして、この工程により横成長領域３０８中のニッケルの濃度は 5×1017atoms/cm3 以下にまで低減される。なお、本発明者らの経験によれば、ニッケル濃度が 5×1017atoms/cm3 以下であればＴＦＴ特性に悪影響は出ない。
【００５２】
また、この加熱処理によって横成長領域３０８、自然核発生による結晶領域３０９自体の結晶性も大幅に向上する。即ち、残存する非晶質成分はほぼ完全に消滅し、非常に高い結晶化率が得られる。また、結晶粒界では不対結合手同士の再結合等の歪み緩和により格子間結合の整合性が高まり、極めてエネルギー障壁の小さい（粒界準位の少ない）結晶領域を得ることができる。
【００５３】
次に、得られた結晶領域をパターニングして活性層３１０、３１１を形成する。活性層３１０は横成長領域３０８のみから形成され、後にドライバーＴＦＴの活性層を構成する。また、活性層３１１は自然核発生による結晶領域３０９のみから形成され、後に画素マトリクス回路の活性層を構成する。
【００５４】
活性層３１０、３１１を形成したら、珪素を含む絶縁膜でなるゲイト絶縁膜３１２を形成する。ゲイト絶縁膜３１２の膜厚は後の熱酸化工程による増加分も考慮して20〜250nm の範囲で調節すれば良い。また、成膜方法は公知の気相法（ＣＶＤ法、スパッタ法等）を用いれば良い。
【００５５】
ゲイト絶縁膜３１２を形成したら、もう一度、 700〜1100℃の温度範囲で加熱処理を行う。この加熱処理は先程の加熱処理同様にハロゲン元素を含む雰囲気中で行っても良いし、酸素雰囲気で行っても良い。
【００５６】
この加熱処理により活性層３１０、３１１とゲイト絶縁膜３１２との界面では熱酸化反応が進行し、熱酸化膜の分だけゲイト絶縁膜３１２の膜厚は増加する。この様にして熱酸化膜を形成すると非常に界面準位を減らすことができる。また、活性層端部における熱酸化膜の形成不良（エッジシニング）が防げる。
【００５７】
さらに、上記ハロゲン雰囲気における加熱処理を施した後に、窒素雰囲気中で950 ℃ 1時間程度の加熱処理を行なうことで、ゲイト絶縁膜３１２の膜質の向上を図ることも有効である。
【００５８】
次に、図示しないアルミニウムを主成分とする金属膜を成膜し、パターニングによって後のゲイト電極の原型（図示せず）を形成する。本実施例では２wt% のスカンジウムを含有したアルミニウム膜を用いる。なお、これ以外にもタンタル膜、導電性を有する珪素膜等を用いることもできる。
【００５９】
ここで本発明者らによる特開平7-135318号公報記載の技術を利用する。同公報には、陽極酸化により形成した酸化膜を利用して自己整合的にソース／ドレイン領域と低濃度不純物領域とを形成する技術が開示されている。以下にその技術について簡単に説明する。
【００６０】
まず、アルミニウム膜のパターニングに使用したレジストマスク（図示せず）を残したまま３％シュウ酸水溶液中で陽極酸化処理を行い、多孔性の陽極酸化膜３１２〜３１４を形成する。この膜厚が後に低濃度不純物領域の長さになるのでそれに合わせて膜厚を制御する。
【００６１】
次に、図示しないレジストマスクを除去した後、エチレングリコール溶液に３％の酒石酸を混合した電解溶液中で陽極酸化処理を行う。この処理では緻密な無孔性の陽極酸化膜３１５〜３１７が形成される。膜厚は70〜120 nmで良い。
【００６２】
そして、上述の２回に渡る陽極酸化処理の後に残ったアルミニウム膜３１８〜３２０が実質的にゲイト電極として機能する。（図４（Ａ））
【００６３】
次にゲイト電極及び多孔性の陽極酸化膜をマスクとしてゲイト絶縁膜３１２をドライエッチング法によりエッチングする。そして、多孔性の陽極酸化膜３１２〜３１４を除去する。
【００６４】
こうして図４（Ｂ）の状態が得られたら、後にＰＴＦＴ（Ｐチャネル型ＴＦＴ）となる領域を隠す様にレジストマスク３２１を設け、１５族から選ばれた元素（代表的にはリン）の添加工程を行う。
【００６５】
この工程では、まず１回目の不純物添加を高加速電圧で行い、ｎ- 領域を形成する。この時、加速電圧が80keV 程度と高いので不純物元素は露出した活性層表面だけでなく露出したゲイト絶縁膜の端部の下にも添加される。さらに、２回目の不純物添加を低加速電圧で行い、ｎ+ 領域を形成する。この時は加速電圧が10keV 程度と低いのでゲイト絶縁膜はマスクとして機能する。
【００６６】
以上の工程によりドライバー回路を構成するＮＴＦＴ（Ｎチャネル型ＴＦＴ）のソース領域３２２、ドレイン領域３２３、ＬＤＤ領域３２４、チャネル形成領域３２５が形成される。また、同時に画素マトリクス回路を構成するＮＴＦＴのソース領域３２６、ドレイン領域３２７、ＬＤＤ領域３２８、チャネル形成領域３２９が形成される。
【００６７】
次に、レジストマスク３２１を除去し、今度はＮＴＦＴを隠す様にして再びレジストマスク３４０、３４１を設ける。そして、次に１３族から選ばれた元素（代表的にはボロン）の添加工程を行い、ＰＴＦＴのソース領域３４２、ドレイン領域３４３、ＬＤＤ領域３４４、チャネル形成領域３４５を形成する。（図４（Ｃ））
【００６８】
この場合も前述のＮＴＦＴの場合と同様に２回に分けて不純物の添加を行う。また、ＰＴＦＴはＮＴＦＴに比べて劣化に強いので、場合によっては高加速電圧での添加工程のみを高濃度で行い、ＬＤＤ領域を形成しない構成とすることも可能である。
【００６９】
以上の様にしてソース／ドレイン領域の形成が終了したら、ファーネスアニール、レーザーアニール、ランプアニール等の組み合わせによって不純物元素の活性化を行う。それと同時に添加工程で受けた活性層の損傷も修復される。
【００７０】
次に、第１の層間絶縁膜３４６を500 nmの厚さに形成する。層間絶縁膜３４６としては酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、有機性樹脂膜、或いはそれらの積層膜を用いることができる。
【００７１】
次に、コンタクトホールを形成した後、ドライバーＴＦＴのソース電極３４７、３４８及び共通ドレイン電極３４９、画素ＴＦＴのソース電極３５０、ドレイン電極３５１を形成する。（図４（Ｄ））
【００７２】
次に、20〜70nm厚の窒化珪素膜３５２を成膜し、その上に導電膜３５３を設ける。導電膜３５３としては、チタン膜やアルミニウムとチタンの積層膜などを用いることができる。導電膜３５３は画素ＴＦＴのドレイン電極３５１との間で窒化珪素膜３５２を誘電体として補助容量を形成する。（図５（Ａ））
【００７３】
次に、有機性樹脂膜でなる第２の層間絶縁膜３５４を１〜２μｍの厚さに形成し、その上にブラックマトリクス３５５を形成する。ブラックマトリクス３５５としては、前述の導電膜３５３と同一材料を用いれば良い。（図５（Ｂ））
【００７４】
なお、ブラックマトリクス３５５は後に画素電極とドレイン電極３５１とを接続するためのコンタクトホールを形成する位置を除いて、画素領域の全面に配置する。これはブラックマトリクス（遮光膜）としての機能だけでなく、ＴＦＴとその上に形成される画素電極との間で電界遮蔽膜をも兼ねるからである。
【００７５】
本実施例は反射型ＬＣＤの例であるので透過型の様に開口率を考慮する必要がない。そのため、本実施例の様に画素電極の下を全体的にブラックマトリクス３５５で覆う様な構造が可能である。
【００７６】
次に、第３の層間絶縁膜３５６を形成し、コンタクトホールを形成して画素電極３５７を形成する。画素電極３５７としては反射率の高いアルミニウムを主成分とする材料を用いることが好ましい。
【００７７】
最後に、基板全体を350 ℃の水素雰囲気で１〜２時間加熱し、素子全体の水素化を行うことで膜中（特に活性層中）のダングリングボンド（不対結合手）を終端する。以上の工程によって、図５（Ｃ）に示す様な構造のアクティブマトリクス基板を作製することができる。
【００７８】
後は、公知のセル組み工程を行って、反射型ＬＣＤを完成させれば良い。本実施例では詳細な説明は省略する。
【００７９】
本願発明を利用した場合の大きな特徴は、ドライバーＴＦＴの活性層と画素ＴＦＴの活性層とで結晶構造が全く異なる点にある。これは、ドライバーＴＦＴのみに特開平8-78329 号公報にある様な触媒元素の作用効果を利用し、画素ＴＦＴには利用しなかったためである。
【００８０】
換言すれば、その様にドライバーＴＦＴと画素ＴＦＴとで結晶構造の使い分けを明確に行うためには、本願発明が必要不可欠である。即ち、今後微細化がさらに進行した場合、本願発明の様に強制的に横成長領域を制止する技術を利用しなければ、回路の一部のみに横成長領域を用いるという構成は不可能と言える。
【００８１】
また、本願発明のもう一つの効果は、画素ＴＦＴの活性層には一切触媒元素（本実施例ではニッケル）が存在しない点にある。これは、ニッケルの拡散源である触媒元素の導入領域と画素領域とが物理的に分断されていることによる。
【００８２】
仮に画素ＴＦＴの活性層（特にチャネル／ドレイン接合部）にニッケル等の金属元素が含まれると、そこをパスとしてオフ電流が増大し、オフ電流のバラツキを招く。しかしながら、本願発明を利用すると画素ＴＦＴには一切ニッケルが存在しなくなるので、その様な問題は生じない。
【００８３】
また、上述の様な結晶構造の差は、そのままＴＦＴの電気特性の差として現れる。本実施例に従って作製した場合、ドライバーＴＦＴの電界効果移動度（モビリティ）は 150〜250cm2/Vs （ＮＴＦＴ）を達成するが、画素ＴＦＴの電界効果移動度は90〜110cm2/Vs （ＮＴＦＴ）程度と若干低くなる。
【００８４】
〔実施例２〕
本実施例では、実施例１とは異なる手段でストッパー領域を形成する場合に例について説明する。
【００８５】
まず、実施例１の場合と同様に石英基板６０１上に非晶質珪素膜６０２、マスク絶縁膜６０３を形成する。その後、マスク絶縁膜６０３のみに開口部６０４を形成する。（図６（Ａ））
【００８６】
その状態でリン、窒素、酸素またはアルゴンから選ばれた一種または複数種の不純物元素を添加する。この不純物元素の添加工程は加速電圧20keV 、ドーズ量 1×1015〜 1×1016atoms/cm2 程度のイオン注入法またはイオンドーピング法で行えば良い。
【００８７】
この不純物元素の添加工程により高濃度に上記不純物元素を含むストッパー領域６０５が形成される。（図６（Ｂ））
【００８８】
次に、パターニングにより触媒元素を導入するための開口部６０６を形成し、ニッケル含有層（図示せず）を形成した後、結晶化のための加熱処理を行う。この工程については実施例１の条件に従えば良い。
【００８９】
こうして、触媒元素の導入領域６０７、横成長領域６０８が形成される。この時、横成長領域６０８の結晶成長はストッパー領域６０５によって強制的に制止され、６０９で示される領域は自然核発生によって結晶化された領域となる。
【００９０】
結晶化が終了したら、触媒元素の導入領域６０７、ストッパー領域６０５を完全に取り除いて活性層を形成し、ＴＦＴを作製すれば良い。活性層の形成からは実施例１と同様の工程に従えば良いので説明は省略する。
【００９１】
実施例１が非晶質珪素膜を除去して物理的にドライバー領域と画素領域とを分断したのに対し、本実施例ではドライバー領域と画素領域との間に高濃度不純物領域を形成して意図的に結晶化を阻害し、横成長領域の成長を強制的に制止する構成を実現している。
【００９２】
〔実施例３〕
本実施例では実施例１において、マスク絶縁膜の形成順序を変えた例を示す。図７（Ａ）において、７０１は石英基板、７０２は非晶質珪素膜、７０３は非晶質珪素膜７０２をエッチングして形成したストッパー領域である。
【００９３】
本実施例では、図７（Ａ）の状態が得られてからマスク絶縁膜７０４を形成し、開口部７０５を設けて触媒元素の含有層７０６を形成する。（図７（Ｂ））
【００９４】
そして、結晶化のための加熱処理を実施例１の示した条件に従って行い、触媒元素の導入領域７０７、横成長領域７０８、自然核発生による結晶領域７０９を形成する。（図７（Ｃ））
【００９５】
本実施例の構成では、ストッパー領域７０３に現れる非晶質珪素膜７０２の側面がマスク絶縁膜７０４によって完全に覆われるので、触媒元素の含有層７０６がストッパー領域７０３において非晶質珪素膜７０２に接触することはない。そのため、画素領域に対する触媒元素の侵入を完全に防ぐことができる。
【００９６】
〔実施例４〕
本実施例では、結晶化後の珪素膜の結晶性改善工程をレーザーアニールによって行う場合の例を説明する。
【００９７】
まず、実施例１の工程に従って図３（Ｃ）の状態を得る。そして、マスク絶縁膜３０３を除去して、図８（Ａ）の状態を得る。さらに、この状態でパルスレーザー光の照射を行う。パルスレーザー光としては、ＫｒＦ、ＡｒＦ、ＸｅＣｌ等のエキシマレーザーを利用すれば良い。
【００９８】
レーザー光は線状に加工して、基板の一端から他端に向かって走査する様にして照射する。この時、エネルギー強度は 250〜350mJ/cm2 程度で良いが、この値は結晶性珪素膜の膜質によって変化するので、実際には実施者が実験的に最適値を決定する必要がある。
【００９９】
また、レーザー光の代わりにそれと同等の強度を持つ強光を照射することで結晶性の改善を行うこともできる。その様な強光としては紫外光ランプや赤外光ランプから発する強光などを用いれば良い。
【０１００】
こうしてレーザーアニール工程によって結晶性珪素膜の結晶性を改善したら、パターニングによって活性層８０３、８０４を形成し、その上にゲイト絶縁膜８０５を形成する。（図８（Ｂ））
【０１０１】
なお、ここではレーザーアニールによって結晶性を改善した後に活性層８０３、８０４を形成しているが、この順序を入れ換えても構わない。
【０１０２】
また、実施例１ではゲイト絶縁膜を形成した後に触媒元素のゲッタリングを兼ねた加熱処理を行って結晶性を改善しているので、耐熱性の高い石英基板を用いる必要があった。しかしながら、本実施例の様にレーザーアニールによって結晶性を改善する場合、必ずしも高い温度での加熱処理を必要としないため、石英基板の代わりに下地膜を設けたガラス基板を用いることも可能である。
【０１０３】
その場合、実施例１において石英基板の代わりに酸化珪素膜でなる下地膜を設けたガラス基板を用いる。その他の工程は実施例１に従えば良い。結晶化のための加熱処理も 500〜700 という様にガラスの歪み点以下の温度であるので問題とはならない。
【０１０４】
そして、結晶化の後にレーザーアニールによって結晶領域の結晶性を改善し、活性層を形成してゲイト絶縁膜を形成する。この後の工程は実施例１に従えば良い。なお、この様な工程に従った場合、図３（Ｄ）に示した加熱処理による効果の一部（熱酸化膜の形成、ゲイト絶縁膜の膜質改善など）は得られないが、それでも十分実用に耐えうるＴＦＴを作製できる。
【０１０５】
また、本実施例の構成を実施例２の構成と組み合わせることは容易である。
【０１０６】
〔実施例５〕
本実施例では、実施例１とは異なる手段で結晶化に利用した触媒元素をゲッタリングする構成を示す。
【０１０７】
図９（Ａ）において、９０１はガラス基板、９０２は 200nm厚の酸化珪素膜でなる下地膜、９０３は非晶質珪素膜、９０４はマスク絶縁膜、９０５はストッパー領域である。ストッパー領域９０５の形成方法やその他の膜厚範囲等は実施例１で述べた通りである。
【０１０８】
次に、マスク絶縁膜９０４にニッケルを導入するための開口部９０６を設け、図示しないニッケル含有層を形成して結晶化のための加熱処理を行う。本実施例では 450〜500 ℃2 時間の水素出しの後、570 ℃14時間の加熱処理を行う。この工程によってニッケル導入領域９０７、横成長領域９０８が形成される。また、この時９０９で示される領域は温度が570 ℃と低いため自然核発生が起こらず、完全に非晶質状態のままとなっている。
【０１０９】
次に、マスク絶縁膜９０４を除去してレーザーアニールを行う。レーザー光の照射は、室温においてパルス周波数30Hz、スキャン速度2mm/sec 、エネルギー強度315mJ/cm2 で行う。また、レーザー光は長さ120mm 、幅 0.4〜1.0mm の線状レーザーに加工されて照射される。この工程により横成長領域９０８の結晶性が改善されると同時に、非晶質領域９０９が結晶化され、レーザー光による結晶領域９１０となる。（図９（Ｃ））
【０１１０】
次に、レジストマスク９１１と画素領域を完全に覆うレジストマスク９１２を設け、１５族から選ばれた元素（本実施例ではリン）の添加工程を行う。この工程により高濃度にリンを含む領域（以下、ゲッタリング領域と呼ぶ）９１３、９１４が形成される。（図９（Ｄ））
【０１１１】
この時、リンの添加工程はイオン注入法またはイオンドーピング法を用いる。添加条件はＲＦ電力を20Ｗ、加速電圧を 5〜30keV （代表的には10keV ）に設定し、ドーズ量は 1×1013atoms/cm2 以上（好ましくは 5×1013〜 5×1015atoms/cm2 ）とする。
【０１１２】
次に、レジストマスク９１１、９１２を除去した後、ニッケルをゲッタリングするための加熱処理を行う。この加熱処理は不活性雰囲気、水素雰囲気、酸化性雰囲気またはハロゲン元素を含む酸化性雰囲気におけるファーネスアニールで良い。また、処理温度は 400〜700 ℃（好ましくは 550〜650 ℃）とし、処理時間は２時間以上（好ましくは４〜１２時間）とすれば良い。
【０１１３】
この工程により横成長領域９０８に残存していたニッケルは大部分がゲッタリング領域９１３、９１４に捕獲され、徹底的にニッケルの除去された結晶領域９１５を得ることができる。この結晶領域９１５では、ニッケル濃度が 5×1017atoms/cm3 以下にまで低減されている。（図９（Ｅ））
【０１１４】
図９（Ｅ）の状態が得られたら、結晶領域９１５からなる活性層でドライバーＴＦＴを構成し、結晶領域９１０からなる活性層で画素ＴＦＴを構成すれば良い。ＴＦＴの作製工程は実施例１に示した構成にもできるし、他の公知の手段で作製することも可能である。
【０１１５】
本実施例の特徴は、まず、画素ＴＦＴの活性層がレーザーアニールに特有の結晶構造を有する点にある。即ち、比較的大きな多角形状の結晶粒と結晶粒界付近に存在するリッジの存在が観測される。この結晶構造は横成長領域及び自然核発生による結晶領域の結晶構造とは明らかに異なるものである。
【０１１６】
また、本実施例の場合、ドライバーＴＦＴ（横成長領域からなる活性層を有する）と画素ＴＦＴ（レーザー結晶化された活性層を有する）とではＴＦＴの電気特性が大きく異なる。
【０１１７】
例えば、ドライバーＴＦＴのサブスレッショルド係数（Ｓ値）が 300〜350mV/decadeであるのに対し、画素ＴＦＴのＳ値は 450〜500mV/decadeと大きい。また、電界効果移動度もドライバーＴＦＴが 100〜150cm2/Vs （ＮＴＦＴ）であるのに対し、画素ＴＦＴは60〜80cm2/Vs（ＮＴＦＴ）とやや低い値となる。
【０１１８】
また、リンによるゲッタリング工程を、ドライバーＴＦＴの活性層を構成する領域（横成長領域）のみ、即ち特定箇所のみに行うという点にも特徴がある。
【０１１９】
なお、本実施例の構成を実施例１〜３に示した構成と組み合わせることは容易である。特に、実施例１に示した様なハロゲン元素を用いたゲッタリング工程と組み合わせると、さらに効果的に触媒元素を除去することが可能である。
【０１２０】
〔実施例６〕
本実施例では、実施例５の構成を基本として、代表的なボトムゲイト型構造である逆スタガ型ＴＦＴで回路構成を行う場合の例を説明する。
【０１２１】
まず、ガラス基板１１上に下地膜１２を設け、ゲイト電極１３〜１５を形成する。ゲイト電極１３〜１５の材料としては、アルミニウムを主成分とする材料、クロム、タンタル、タングステン、モリブデン等を用いることができる。
【０１２２】
次に、ゲイト絶縁膜１６を形成した後、非晶質珪素膜１７、マスク絶縁膜１８を設け、実施例１に示した手段によりストッパー領域１９を形成する。この場合もストッパー領域１９の下部ではゲイト絶縁膜１６にエッチング跡が形成されるが問題とはならない。（図１０（Ａ））
【０１２３】
次に、ニッケルを導入するための開口部２０を設け、ニッケル含有層２１を形成する。詳細な実施例１に従えば良い。（図１０（Ｂ））
【０１２４】
ニッケル含有層２１を形成したら、結晶化のための加熱処理を行い、ニッケル導入領域２２、横成長領域２３、非晶質領域２４を形成する。なお、結晶化のための加熱処理は実施例５の条件に従えば良い。（図１０（Ｃ））
【０１２５】
そして、マスク絶縁膜１８を除去した後、横成長領域２３のみからなる活性層２５、非晶質領域２４のみからなる活性層２６を形成し、その後、レーザーアニールを行う。レーザーアニールの条件は実施例５に示した条件に従えば良い。（図１０（Ｄ））
【０１２６】
こうして活性層２５の結晶性は改善され、活性層２６はレーザー照射によって結晶化される。以上の様にして図１０（Ｄ）の状態が得られたら、公知の逆スタガ型ＴＦＴの作製工程に従って完成させれば良い。
【０１２７】
なお、本実施例は実施例５の構成を基本として説明したが、実施例１〜４に示したどの構成も逆スタガ型ＴＦＴに適用することは容易である。ただし、高い温度での加熱処理を行う場合、ゲイト電極の耐熱性を考慮する必要があることは言うまでもない。
〔実施例７〕
本願発明は特開平8-78329 号公報に記載された技術が適用しうる構成であれば全てのＴＦＴに対して適用することができる。また、その様なＴＦＴで作製する反射型ＬＣＤ、透過型ＬＣＤ等に適用することは容易である。
【０１２８】
また、本願発明はＬＣＤ（液晶表示装置）だけでなく、ＥＬ（エレクトロルミネッセンス）表示装置やＥＣ（エレクトロクロミクス）表示装置の様に、ＴＦＴをスイッチング素子として使用しうる装置であれば全てに適用できる。
【０１２９】
なお、表示装置の様に電気的信号を光学的信号に変換する或いはその逆を行う装置を電気光学装置と定義する。即ち、本願発明はＴＦＴで構成される全ての電気光学装置に対して適用することが可能である。
【０１３０】
また、電気光学装置の範疇にはイメージセンサの如き光電変換層を有する半導体素子も含まれる。例えば、本願発明は図１１に示す様な構成のイメージセンサ内蔵型ＬＣＤに対して適用すると効果的である。
【０１３１】
図１１において、３１はマトリクス回路からなる映像表示部、３２、３３は映像表示部用の駆動回路である。また、３４はマトリクス回路からなるエリアセンサの映像読込部（受光部）であり、３５、３６はエリアセンサ用の駆動回路である。さらに、３７は外部からの信号処理、エリアセンサからの信号処理または映像表示部からの信号処理を行う制御回路である。
【０１３２】
図１１の様なシステム構成とする場合、映像表示部用の駆動回路３２、３３、エリアセンサ用の駆動回路３５、３６及び制御回路３７は高速動作を必要とするため横成長領域を利用したＴＦＴで構成しなければならない。
【０１３３】
しかし、映像表示部３１、映像読込部３４はそれほど高速動作を必要としないため横成長領域を利用することは必ずしも必要ではない。それよりもマトリクス状に百万個を超えるＴＦＴを配置するため、個々のＴＦＴの均一性を揃えることの方が重要な問題となる。
【０１３４】
そこで、図１１に示す様な配置で横成長領域のストッパー領域３８、３９を設けて結晶化を行うことで、横成長を利用する領域と利用しない領域との区別を明確に行う。この様にすることで、図１１に示す様に高密度に集積化されたインテリジェントパネルを作製する場合においても、回路設計の自由度を大幅に確保することが可能となる。
【０１３５】
なお、横成長領域が映像表示部３１及び映像読込部３４に到達しない様にすることが重要であるので、図１１（Ｂ）の様な構成でストッパー領域４０、４１を配置しても良い。しかし映像表示部３１及び映像読込部３４から完全に触媒元素を排除するには図１１（Ａ）の構成が望ましい。
【０１３６】
〔実施例８〕
実施例７に示した電気光学装置は、様々な電子機器のディスプレイとして利用される。なお、本実施例に挙げる電子機器とは、液晶モジュールに代表される電気光学装置を搭載した製品と定義する。
【０１３７】
その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションＴＶ、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ（ノート型を含む）、携帯情報端末（モバイルコンピュータ、携帯電話等）などが挙げられる。
【０１３８】
この様に本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。他にも電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【０１３９】
【発明の効果】
本願発明を利用することで、横成長領域を利用する領域と利用しない領域との区別を明確につけることが可能となる。そのため、画素マトリクス回路の様に均一性が最重要課題となる領域に近接する場所にも、問題なく横成長領域を形成することができる。
【０１４０】
また、今後集積度が益々向上して高密度なインテリジェントパネルの要求が高まった時に、回路設計の自由度が大幅に広がり、横成長領域の優れた結晶性を有効に活用することが可能となる。
【図面の簡単な説明】
【図１】    本願発明の構成を説明するための図。
【図２】    従来の構成を説明するための図。
【図３】    ＴＦＴの作製工程を示す図。
【図４】    ＴＦＴの作製工程を示す図。
【図５】    ＴＦＴの作製工程を示す図。
【図６】    ＴＦＴの作製工程を示す図。
【図７】    ＴＦＴの作製工程を示す図。
【図８】    ＴＦＴの作製工程を示す図。
【図９】    ＴＦＴの作製工程を示す図。
【図１０】  ＴＦＴの作製工程を示す図。
【図１１】  イメージセンサ内蔵型ＬＣＤの構成を示す図。
【符号の説明】
１０１、１０２      ドライバーＴＦＴの活性層
１０３              画素ＴＦＴの活性層
１０４              触媒元素の導入領域
１０５              横成長領域
１０６              ストッパー領域
【図１】
0003753845.tif 000002
【図２】
0003753845.tif 000003
【図３】
0003753845.tif 000004
【図４】
0003753845.tif 000005
【図５】
0003753845.tif 000006
【図６】
0003753845.tif 000007
【図７】
0003753845.tif 000008
【図８】
0003753845.tif 000009
【図９】
0003753845.tif 000010
【図１０】
0003753845.tif 000011
【図１１】
0003753845.tif 000012