(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板表面に形成された第２導電型の電荷転送領域及びリセットドレイン領域、該電荷転送領域及びリセットドレイン領域間に配置し、その表面に浮遊拡散層を有する電荷検出領域と、前記半導体基板上にゲート絶縁膜を介して形成され、前記電荷転送領域からの電荷信号を浮遊拡散層へ転送する出力ゲートと、前記半導体基板上にゲート絶縁膜を介して形成され、前記浮遊拡散層から電荷信号をリセットドレイン領域へ転送するリセットゲートとからなる転送部及び、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極とソース／ドレイン領域とからなり、前記浮遊拡散層の電位変化を検出する検出用トランジスタを備えた固体撮像装置であって、
前記ゲート電極が、前記電荷検出領域上にまで延設されるとともに、少なくともその一部が出力ゲート及び／又はリセットゲートに第２ゲート絶縁膜を介して被覆され、さらに浮遊拡散層上に開口を有してなることを特徴とする固体撮像装置。
【請求項２】
前記ゲート電極が、１層目ゲート電極及び２層目ゲート電極から構成されかつ浮遊拡散層上に開口を有し、前記２層目ゲート電極は、検出用トランジスタから電荷検出領域上にまで延設されて該電荷検出領域の一部を覆い、前記１層目ゲート電極は、電荷検出領域の残りの部分を覆いかつ２層目ゲート電極と少なくとも一部が接触し、更に第２ゲート絶縁膜を介して出力ゲート又はリセットゲートで被覆されてなる請求項１に記載の固体撮像装置。
【請求項３】
請求項１に記載の固体撮像装置を製造する方法において、
前記ゲート電極を、第１導電型の半導体基板上にゲート絶縁膜を介して形成した第１の導電材料膜を所望の形状にパターニングして、開口を有するように形成し、
出力ゲート及びリセットゲートを、得られた半導体基板上に第２ゲート絶縁膜を介して形成した第２の導電材料膜をパターニングして、前記ゲート電極の一部を被覆するように形成し、
前記浮遊拡散層を、前記ゲート電極に形成された開口を通して半導体基板上に第２導電型のイオン注入することにより、該開口下にゲート電極に対して自己整合的に形成することを特徴とする固体撮像装置の製造方法。
【請求項４】
請求項２に記載の固体撮像装置の製造方法において、
前記１層目ゲート電極を、第１導電型の半導体基板上の電荷検出領域にゲート絶縁膜を介して形成された第１の導電材料膜をパターニングして、該電荷検出領域の一部を覆いかつ開口の一部を形成する形状で形成し、
前記第２ゲート絶縁膜を、１層目ゲート電極上の少なくとも出力ゲート又はリセットゲートにより被覆されるべき領域に形成し、
前記２層目ゲート電極を、得られた半導体基板上に形成された第２の導電材料膜をパターニングして、検出用トランジスタから電荷検出領域上にまで延びて該電荷検出領域の残りの部分を覆って前記１層目ゲート電極と少なくとも一部が接触するとともに、該１層目ゲート電極により形成された開口の一部と共に１つの開口を形成する開口の残りの一部を形成する形状で形成し、
前記出力ゲート及びリセットゲートを、前記第２の導電材料膜から前記２層目ゲート電極の形成と同時に、１層目ゲート電極の一部を第２ゲート絶縁膜を介して被覆するように形成し、
前記浮遊拡散層を、前記１層目及び２層目ゲート電極により形成された開口を通して半導体基板上に第２導電型のイオン注入することにより、該開口下にゲート電極に対して自己整合的に形成することを特徴とする固体撮像装置の製造方法。
【請求項５】
第１の導電材料膜及び第２の導電材料膜が同じ導電材料の膜である請求項４に記載の固体撮像装置の製造方法。
【請求項６】
得られた半導体基板上に層間絶縁膜を形成し、開口上の層間絶縁膜にコンタクトホールを形成し、該コンタクトホールに配線を形成して、浮遊拡散層とゲート電極とを接続する請求項３〜５のいずれか１項に記載の固体撮像装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は固体撮像装置及びその製造方法に関し、より詳細には、高い検出感度を有するＣＣＤ（charge coupled device）イメージセンサ等の固体撮像装置及びその製造方法に関する。
【０００２】
【従来の技術】
ＣＣＤイメージセンサ等の半導体を用いた撮像素子は、デジタル・カメラをはじめ、スキャナ、デジタル複写機、ファクシミリなど様々な用途に利用されている。また、その普及につれて、小型化、低価格化などの要請はもとより、画素数の増大、受光感度の向上などの高機能化、高性能化がますます強まってきている。
【０００３】
従来のＣＣＤは、図３（ａ）及び（ｂ）に示すように、検出用ＭＯＳトランジスタ３５と、ＣＣＤの転送部４６とを有する。
【０００４】
検出用ＭＯＳＦＥＴ３５は、ｐ型の半導体基板４１表面に形成されたソース／ドレイン領域４７と、ソース／ドレイン領域４７間であって、半導体基板４１上にゲート絶縁膜１２を介して形成されたゲート電極３９とからなる。
【０００５】
ＣＣＤの転送部４６は、ｐ型の半導体基板４１表面に形成されたｎ-型拡散層である電荷転送路４５と、その上にゲート絶縁膜１２を介して互いにほぼ平行に配置された水平出力ゲート３２及びリセットゲート３３とからなる。電荷転送路４５は、水平出力ゲート３２の一方側に配置するｎ-型の電荷転送領域３１と、リセットゲート３３の他方側に配置するｎ+型のリセットドレイン領域３４と、水平出力ゲート３２とリセットゲート３３との間に配置するｎ-型の電荷検出領域３６ａと、電荷検出領域３６ａ内に配置するｎ+型の浮遊拡散層（ＦＤ）３６を有している。電荷検出領域３６ａ上には、検出用ＭＯＳＦＥＴ３５のゲート電極３９が延設されて配置しており、浮遊拡散層３６上に開口３９ａを有している。
【０００６】
また、これら検出用ＭＯＳＦＥＴ３５とＣＣＤの転送部４６との上には、層間絶縁膜４４が形成されている。電荷検出領域３６ａ上の層間絶縁膜４４にはコンタクトホール３７が形成され、このコンタクトホール３７と開口３９ａとを通して、電荷検出領域３６ａとゲート電極３９が配線３８に接続されている。
【０００７】
このような構成のＣＣＤでは、リセットゲート３３に印加するリセットパルス電圧をハイレベルにすることによりＦＤ３６の信号電荷をリセットし、リセットパルス電圧をローレベルにすることにより電荷転送領域３１からＦＤ３６に信号電荷を転送する。
【０００８】
ＦＤ３６に接続された検出用ＭＯＳＦＥＴ３５のゲート電極３９等を含む全体の容量をＣｔ、転送された信号電荷をＱとした場合、ＦＤ３６ではΔＶｆｄ＝Ｑ／Ｃｔの電位変化が生じ、その電位変化を検出用ＭＯＳＦＥＴ３５で検出する。また、検出用ＭＯＳＦＥＴ３５を一部とする検出回路の利得をＧとした場合、検出回路の検出感度はΔＶｏｕｔ＝Ｇ・Ｑ／Ｃｔとなり、信号電荷Ｑに比例した電圧変化が検出される。
【０００９】
ところで、Ｃｔを構成する容量としては、主に、ＦＤとリセットゲート間容量Ｃｆｒ、ＦＤと水平出力ゲート間容量Ｃｏｇ、検出用ＭＯＳＦＥＴのゲート容量Ｃｇ、ＦＤと半導体基板間の接合容量Ｃｆｄ、電荷検出領域３６ａと半導体基板間の接合容量Ｃｆｄａ、電荷検出領域３６ａ上の配線容量Ｃｍｒ等がある。
【００１０】
つまり、ＦＤ３６に接続された検出用ＭＯＳＦＥＴ３５のゲート電極３９を含む全体の容量Ｃｔは、
Ｃｔ＝Ｃｆｒ＋Ｃｏｇ＋Ｃｇ＋Ｃｆｄ＋Ｃｆｄａ十Ｃｍｒである。
【００１１】
したがって、検出回路の利得Ｇが一定であれば、Ｃｆｄａが小さい方が検出感度は高くでき、電荷検出領域３６ａの容量Ｃｆｄａは電荷検出領域３６ａの面積に比例すると考えられるため、このような構成のＣＣＤにおいて、高い検出感度を達成するには、できる限り電荷検出領域３６ａの面積を縮小することが有効である。
【００１２】
【発明が解決しようとする課題】
上述のようなＣＣＤは、通常、検出用ＭＯＳＦＥＴ３５のゲート電極３９と、転送部４６の水平出力ゲート３２及びリセットゲート３３とは、同一の材料膜によって、同一の工程で同時に形成される。ゲート電極３９と水平出力ゲート３２及びリセットゲート３３との間には、各ゲート電極を形成するために所定の間隔が必要である。このため、検ゲート電極３９から水平出力ゲート３２及びリセットゲート３３までの距離は縮小することができず、電荷検出領域３６ａの面積を小さくすることは困難である。
【００１３】
従って、電荷検出回路の検出感度を高めること、つまり、電荷転送領域３１からＦＤ３６に転送された信号電荷を高感度に検出することは困難であるという問題点がある。
【００１４】
本発明は上記課題に鑑み成されたものであり、電荷検出領域３６ａの面積を小さくして、ＦＤの信号電荷を高感度に検出でき、さらにＦＤと出力ゲート及びリセットゲートの距離を短くして、電荷転送領域からＦＤへの転送及びＦＤからリセットドレインへの転送を高効率にする固体撮像装置及びその製造方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】
本発明によれば、第１導電型の半導体基板表面に形成された第２導電型の電荷転送領域及びリセットドレイン領域、該電荷転送領域及びリセットドレイン領域間に配置し、その表面に浮遊拡散層を有する電荷検出領域と、前記半導体基板上にゲート絶縁膜を介して形成され、前記電荷転送領域からの電荷信号を浮遊拡散層へ転送する出力ゲートと、前記半導体基板上にゲート絶縁膜を介して形成され、前記浮遊拡散層から電荷信号をリセットドレイン領域へ転送するリセットゲートとからなる転送部及び、
前記半導体基板上にゲート絶縁膜を介して形成されたゲート電極とソース／ドレイン領域とからなり、前記浮遊拡散層の電位変化を検出する検出用トランジスタを備えた固体撮像装置であって、
前記ゲート電極が、前記電荷検出領域上にまで延設されるとともに、少なくともその一部が出力ゲート及び／又はリセットゲートに第２ゲート絶縁膜を介して被覆され、さらに浮遊拡散層上に開口を有してなることを特徴とする固体撮像装置が提供される。
【００１６】
また、本発明によれば、上記の固体撮像装置を製造する方法において、
前記ゲート電極を、第１導電型の半導体基板上にゲート絶縁膜を介して形成した第１の導電材料膜を所望の形状にパターニングして、開口を有するように形成し、
出力ゲート及びリセットゲートを、得られた半導体基板上に第２ゲート絶縁膜を介して形成した第２の導電材料膜をパターニングして、前記ゲート電極の一部を被覆するように形成し、
前記浮遊拡散層を、前記ゲート電極に形成された開口を通して半導体基板上に第２導電型のイオン注入することにより、該開口下にゲート電極に対して自己整合的に形成することを特徴とする固体撮像装置の製造方法が提供される。
【００１７】
さらに、本発明によれば、上記の固体撮像装置を製造する方法において、
前記１層目ゲート電極を、第１導電型の半導体基板上の電荷検出領域にゲート絶縁膜を介して形成された第１の導電材料膜をパターニングして、該電荷検出領域の一部を覆いかつ開口の一部を形成する形状で形成し、
前記第２ゲート絶縁膜を、１層目ゲート電極上の少なくとも出力ゲート又はリセットゲートにより被覆されるべき領域に形成し、
前記２層目ゲート電極を、得られた半導体基板上に形成された第２の導電材料膜をパターニングして、検出用トランジスタから電荷検出領域上にまで延びて該電荷検出領域の残りの部分を覆って前記１層目ゲート電極と少なくとも一部が接触するとともに、該１層目ゲート電極により形成された開口の一部と共に１つの開口を形成する開口の残りの一部を形成する形状で形成し、
前記出力ゲート及びリセットゲートを、前記第２の導電材料膜から前記２層目ゲート電極の形成と同時に、１層目ゲート電極の一部を第２ゲート絶縁膜を介して被覆するように形成し、
前記浮遊拡散層を、前記１層目及び２層目ゲート電極により形成された開口を通して半導体基板上に第２導電型のイオン注入することにより、該開口下にゲート電極に対して自己整合的に形成することを特徴とする固体撮像装置の製造方法が提供される。
【００１８】
【発明の実施形態】
本発明の固体撮像装置は、第１導電型の半導体基板に、電荷転送部と検出用トランジスタとを備えてなる。
【００１９】
半導体基板としては、通常半導体装置を形成するための基板として使用される基板であれば特に限定されるものではなく、例えば、シリコン、ゲルマニウム等の半導体、ＳｉＣ、ＧａＡｓ、ＡｌＧａＡｓ等の化合物半導体等からなる基板を使用することができる。なかでも、シリコン基板が好ましい。この半導体基板は、第１導電型、つまり、ｎ型又はｐ型の不純物がドーピングされてなる。なお、半導体基板には、電荷転送部と検出用トランジスタとの他に、光電変換部（発光部又は受光部）、素子分離領域、他の半導体装置や回路等が組み合わせられて形成されていてもよい。
【００２０】
電荷転送部は、主として、半導体基板表面に形成された電荷転送領域、リセットドレイン領域、電荷転送領域とリセットドレイン領域との間に配置され、その表面に浮遊拡散層を有する電荷検出領域；半導体基板上にゲート絶縁膜を介して形成された出力ゲート及びリセットゲートを有してなる。
【００２１】
電荷転送領域、リセットドレイン領域、電荷検出領域、浮遊拡散層は、いずれも、第２導電型の拡散層として形成されており、電荷転送路を構成する。これらの大きさ、形状、接合深さ、不純物濃度は、電荷を効率よく転送することができるように、適宜調整して配置される。電荷転送路は、例えば、１００〜５００ｎｍ程度の接合深さ、１×１０17〜１×１０18ｃｍ-3程度の不純物濃度を有しており、その一部として電荷転送領域及び電荷検出領域を配置している。なお、電荷転送領域は、後述する出力ゲートの一方側に配置しており、電荷検出領域は出力ゲートの他方側に配置している。
【００２２】
また、リセットドレイン領域は、例えば、電荷転送領域等よりも接合深さが浅く、具体的には１００〜５００ｎｍ程度の接合深さを有しており、電荷転送領域等よりも不純物濃度が高く、具体的には１×１０19〜１×１０21ｃｍ-3程度の不純物濃度を有していてもよい。リセットドレイン領域は、後述するリセットゲートの他方側に配置しており、電荷検出領域がリセットゲートの一方側に配置している。
【００２３】
さらに、浮遊拡散層は、電荷検出領域の表面に一部に配置しており、例えば、電荷転送領域等よりも接合深さが浅く、具体的には１００〜５００ｎｍ程度の接合深さを有しており、電荷転送領域等よりも不純物濃度が高く、具体的には１×１０19〜１×１０21ｃｍ-3程度の不純物濃度を有していてもよい。なお、浮遊拡散層の上方には、後述する検出用トランジスタのゲート電極は配置していないことが好ましい。
【００２４】
出力ゲート及びリセットゲートは、半導体基板上に少なくともゲート絶縁膜を介して形成されており、電荷転送領域とリセットドレイン領域との間に、ほぼ平行に配置されていることが好ましい。各ゲートは、例えば、ポリシリコン；金、白金、銀、銅、アルミニウム、銅等の金属；チタン、タンタル、タングステン等の高融点金属；高融点金属とのシリサイド、ポリサイド；ＩＴＯ、ＳｎＯ2、ＺｎＯ等の透明性導電体等の単層膜又は積層膜により形成することができる。その膜厚は及びゲート長は、その機能に応じて設定することができ、例えば、１０〜１００ｎｍ程度の膜厚、１０００〜５０００ｎｍ程度のゲート長が挙げられる。出力ゲート及び／又はリセットゲートは、その一部が、第２ゲート絶縁膜を介して後述するゲート電極の少なくとも一部を被覆している。つまり、出力ゲートの一部のみ、リセットゲートの一部のみ又は出力ゲートとリセットゲートとの双方の一部が、ゲート電極の一部又は全部を被覆していてもよい。オーバーラップの程度は、これらゲートのゲート長及びゲート間の距離、ゲート電極のゲート長、浮遊拡散層の大きさ等に応じて適宜調整することができるが、例えば、１００〜５００ｎｍ程度が適当であり、出力ゲートとリセットゲートとの双方の一部がゲート電極を被覆する場合には、そのオーバーラップの程度が異なっていてもよい。ただし、マスク合わせずれ等の製造プロセスに起因して、ほとんどゲート電極上に配置せず、例えば、ゲート電極の側壁に第２のゲート絶縁膜を介してサイドウォールスペーサ形状に配置するような形態、第２のゲート絶縁膜上のみにオーバーラップするような形態でも許容される。なお、ゲート絶縁膜及び第２ゲート絶縁膜は、シリコン酸化膜、シリコン窒化膜又はこれらの積層膜のいずれで形成されていてもよく、その膜厚は、ゲート絶縁膜として機能する限り、特に限定されない。
【００２５】
検出用トランジスタは、半導体基板上にゲート絶縁膜を介して形成されたゲート電極とソース／ドレイン領域とからＭＯＳＦＥＴにより構成されるのが一般的であるが、ゲート電極を備える限り、どのような形態のトランジスタであってもよい。ゲート絶縁膜は、上記と同様のものが挙げられる。ゲート電極は、通常のトランジスタを構成する膜厚、ゲート長を備えていればよく、例えば、１０〜５０ｎｍ程度の膜厚、５００〜２０００ｎｍ程度のゲート長が挙げられる。ただし、ゲート電極は、さらに、上述したように電荷転送部の電荷検出領域上にまで延設されていることを要する。ゲート電極は、検出用トランジスタを構成するゲート長と同じゲート長で電荷検出領域にまで延設されていてもよいが、電荷検出領域上で長く又は短くなっていてもよい。例えば、電荷検出領域上でのゲート電極のゲート長は、１００〜１０００ｎｍ程度が適当である。また、ゲート電極は、電荷検出領域にまで一体的に延設されていなくてもよく、電気的に導通するのであれば、例えば、電荷検出領域上で２つ以上に分けて形成されていてもよい。このような場合には、ゲート電極は、例えば、１層目ゲート電極と２層目ゲート電極というように、異なる材料、異なる工程によって形成することができるため、上述したように、一方のゲート電極のみが出力ゲート又はリセットゲートに被覆されるように配置することができる。なお、ゲート電極は、電荷検出領域上で１つ又はそれ以上の開口を有していることが必要である。開口の大きさは、得ようとする個体撮像装置の性能等によって適宜調整することができ、例えば、１×１０-9〜１×１０-7ｃｍ2程度が挙げられる。
【００２６】
ソース／ドレイン領域は、通常のトランジスタで形成されるような大きさ、接合深さ、不純物濃度等を採用して構成することができる。
【００２７】
なお、本発明の固体撮像装置は、上記の検出用トランジスタ及び電荷転送部の上に、平坦化、保護、絶縁性確保等の目的で、層間絶縁膜が形成されている。層間絶縁膜としては、シリコン酸化膜（熱酸化膜、低温酸化膜：ＬＴＯ膜等、高温酸化膜：ＨＴＯ膜）、シリコン窒化膜、ＳＯＧ膜、ＰＳＧ膜、ＢＳＧ膜、ＢＰＳＧ膜等の単層膜又は積層膜等が挙げられる。膜厚は、例えば、１００〜１０００ｎｍ程度が挙げられる。この層間絶縁膜には、浮遊拡散層又は浮遊拡散層を含む領域に、ゲート電極の開口を通して半導体基板に至るコンタクトホールが形成されており、このコンタクトホールには、配線が形成されている。これにより、配線が浮遊拡散層とゲート電極との双方に接続される。配線は、上記した導電性材料と同様の単層膜又は積層膜によって形成することができる。
【００２８】
本発明の固体撮像装置の製造方法は、まず、第１導電型の半導体基板上にゲート絶縁膜を介して第１の導電材料膜を形成し、所望の形状にパターニングして、開口を有するゲート電極を形成する。ゲート絶縁膜及び第１の導電材料膜は、例えば、スパッタ法、蒸着法、ＥＢ法、ＣＶＤ法等の種々の方法により、上記したものの中から適宜選択して形成することができる。パターニングは、例えば、フォトリソグラフィ及びエッチング工程により行うことができる。
【００２９】
次いで、得られた半導体基板上に、第２ゲート絶縁膜を介して第２の導電材料膜を形成し、第２の導電材料膜が、ゲート電極の一部を被覆するようにパターニングして出力ゲートとリセットゲートとを形成する。第２ゲート絶縁膜及び第２の導電材料膜は、上記と同様に形成することができ、上記と同様にパターニングすることができる。
【００３０】
続いて、ゲート電極に形成された開口を通して半導体基板上に第２導電型のイオン注入する。この際、ゲート電極が形成されていない領域であって不純物を注入しない領域には、レジスト等によりマスクを形成しておくことが好ましい。マスクは、公知のフォトリソグラフィ及びエッチング工程により、所望の形状に形成することができる。なお、この際、例えば、リセットドレイン領域や検出用トランジスタのソース／ドレイン領域を形成しようとする領域におけるマスクに開口を形成しておき、同時に第２導電型のイオンを注入してもよい。ここでのイオン注入の条件は、用いるイオン種、浮遊拡散層の接合深さによって、適宜調整することができる。これにより、電荷転送部におけるゲート電極の開口下に、ゲート電極に対して自己整合的に浮遊拡散層を形成することができる。
【００３１】
また、固体撮像装置の別の製造方法では、まず、第１導電型の半導体基板上にゲート絶縁膜を介して第１の導電材料膜を形成し、所望の形状にパターニングして１層目ゲート電極を形成する。１層目ゲート電極の形状は、例えば、電荷転送部を形成しようとする領域上にのみ配置するような形状とすることが適当である。また、この１層目ゲート電極のパターニングの際に、転送部を構成するリセットゲート又は出力ゲートのいずれか一方を同時にパターニングしてもよい。
【００３２】
次いで、得られた半導体基板上に、第２の導電材料膜を形成し、パターニングして２層目ゲート電極を形成する。この際のパターニングは、第２の導電材料膜を、１層目ゲート電極と少なくとも一部接触させるとともに、１層目ゲート電極との接触により開口を形成するような形状とする限り、上記と同様に行うことができる。
【００３３】
続いて、１層目及び２層目ゲート電極に形成された開口を通して半導体基板上に第２導電型のイオン注入する。イオン注入は、上記と同様に行うことができる。
【００３４】
なお、この方法では、１層目及び２層目ゲート電極を形成した後、第２のゲート絶縁膜をこれらゲート電極上に形成し、さらに第３の導電材料膜を形成し、この第３の導電材料膜を、その一部が１層目ゲート電極及び／又は２層目ゲート電極上にオーバーラップするようにパターニングして、リセットゲート又は出力ゲートを形成してもよい。あるいは、第２の導電材料膜を形成する前に、１層目ゲート電極を含む半導体基板上全面に第２ゲート絶縁膜を形成し、１層目ゲート電極と接触する領域における第２ゲート絶縁膜を除去し、その上に、第２の導電材料膜を形成し、２層目ゲート電極とともに、リセットゲート及び／又は出力ゲートを同時に形成するようにパターニングしてもよい。この場合の第２ゲート絶縁膜は、１層目ゲート上にリセットゲート又は出力ゲートがオーバーラップする領域のみに残し、それ以外の領域からは除去してもよい。
【００３５】
また、上記工程の前、中、後に、イオン注入、熱処理、絶縁膜の形成又は除去、層間絶縁膜の形成、コンタクトホールの形成、配線の形成等の通常の半導体プロセスで行われる種々の工程を行ってもよい。
以下に、本発明の固体撮像装置及びその製造方法を図面に基づいて詳細に説明する。
【００３６】
第１の実施形態
この実施の形態の固体撮像装置は、図１（ａ）及び（ｂ）に示すように、検出用ＭＯＳトランジスタ５と、ＣＣＤの転送部１６とを有する。
【００３７】
検出用ＭＯＳＦＥＴ５は、ｐ型の半導体基板１１表面に形成された拡散層１７であるソース／ドレイン領域と、ソース／ドレイン領域間であって、半導体基板１１上にゲート絶縁膜１２を介して形成されたゲート電極９とからなる。
【００３８】
ＣＣＤの転送部１６は、ｐ型の半導体基板１１表面に形成されたｎ-型拡散層である電荷転送路１５と、水平出力ゲート２及びリセットゲート３とからなる。
【００３９】
電荷転送路１５は、水平出力ゲート２の一方側に配置するｎ-型の電荷転送領域１と、リセットゲート３の他方側に配置するｎ+型のリセットドレイン領域４と、水平出力ゲート２とリセットゲート３との間に配置するｎ-型の電荷検出領域６ａと、電荷検出領域６ａ内に配置するｎ+型の浮遊拡散層（ＦＤ）６を有している。
【００４０】
また、電荷検出領域６ａ上には、検出用ＭＯＳＦＥＴ５のゲート電極９がほぼ平坦に延設されて配置しており、浮遊拡散層６上に開口９ａを有している。なお、ＦＤ６は、転送部１６上に配置されるゲート電極９をマスクとして、その開口９ａからイオン注入を行って、ゲート電極９に対して自己整合的に形成されている。
【００４１】
水平出力ゲート２及びリセットゲート３は、それぞれ、検出用ＭＯＳＦＥＴ５のゲート電極９上から半導体基板１１の電荷転送路１５上に、その一部がゲート電極９上にオーバーラップし、互いに交差しないように配置している。水平出力ゲート２及びリセットゲート３は、それぞれ、ゲート電極９上及び側面においては、第２ゲート絶縁膜１３を介して配置しており、電荷転送路１５上においては、ゲート絶縁膜１２及び第２ゲート絶縁膜１３を介して配置している。
【００４２】
これら検出用ＭＯＳＦＥＴ５とＣＣＤの転送部１６との上には、層間絶縁膜１４が形成されている。電荷検出領域６ａ上の層間絶縁膜１４にはコンタクトホール７が形成され、このコンタクトホール７と開口９ａとを通して、電荷検出領域６ａとゲート電極９とが配線８に接続されている。
【００４３】
上記のＣＣＤでは、ＦＤ６の信号電荷をリセットする場合は、リセットゲート３に印加するリセットパルス電圧をハイレベルにする。また、電荷転送領域１からＦＤ６に信号電荷を転送する場合、リセットゲート３のリセットパルス電圧をローレベルにすることにより、電荷転送領域１に電荷が転送され、ＦＤ６が、電荷転送領域１から水平出力ゲート２を介して信号電荷を受け、検出用ＭＯＳＦＥＴ５が、ＦＤ６の電位変化を検出する。
【００４４】
このＣＣＤは、以下のように形成することができる。
【００４５】
まず、ｐ型の半導体基板上に、膜厚１０〜１００ｎｍ程度のシリコン酸化膜からなるゲート絶縁膜１２を形成し、その上に、膜厚１００〜５００ｎｍ程度のポリシリコン膜を形成し、フォトリソグラフィ及びエッチング工程によりパターニングして、開口９ａを有するゲート電極９を形成する。
【００４６】
次いで、得られた半導体基板１１上全面に、膜厚１０〜１００ｎｍ程度のシリコン酸化膜からなる第２ゲート絶縁膜１３を形成し、その上に、膜厚１００〜５００ｎｍ程度のポリシリコン膜を形成し、上記と同様の方法でゲート電極９の一部を被覆するようにパターニングして、出力ゲート２とリセットゲート３とを形成する。
【００４７】
続いて、ゲート電極９の開口９ａ及びその周辺と、リセットドレイン領域４を形成する領域と、検出用ＭＯＳＦＥＴ５のソース／ドレイン領域となる拡散層１７を形成する領域とに開口を有するレジストパターンを形成し、このレジストパターン、ゲート電極９及びリセットゲート３をマスクとして用いて、砒素イオンを、１０〜１００ｋｅＶの加速エネルギー、１×１０15〜１×１０16ｃｍ-2程度のドーズでイオン注入し、熱処理を行って、開口９ａ直下に、ゲート電極９に対して自己整合的に浮遊拡散層６を形成するとともに、リセットドレイン領域４と、検出用ＭＯＳＦＥＴ５のソース／ドレイン領域となる拡散層１７とを形成する。
【００４８】
その後、得られた半導体基板１１上全面に、膜厚１０００ｎｍ程度のＢＰＳＧからなる層間絶縁膜１４を形成し、浮遊拡散層６及びその周辺領域上の層間絶縁膜１４にコンタクトホール７を形成する。コンタクトホール７を含む層間絶縁膜１４上に、アルミニウム膜を形成し、所望の形状にパターニングして、浮遊拡散層６及びゲート電極９とに接続する配線８を形成する。
このように、検出用ＭＯＳＦＥＴ５のゲート電極９が、第１層目の導電材料膜により形成され、水平出力ゲート２とリセットゲート３が、第２層目の導電材料膜により形成されることによってゲート電極９上にオーバーラップしているため、電荷検出領域６ａの面積を低減することができる。その結果、電荷検出領域６ａと半導体基板１１との間の接合容量を低減し、ＦＤ６の信号電荷を高感度に検出することができるとともに、電荷転送領域１からＦＤ６への転送及びＦＤ６からリセットドレイン領域４への転送を迅速かつ高効率にすることができる。
【００４９】
第２の実施形態
この実施の形態のＣＣＤは、図２（ａ）及び（ｂ）に示すように、検出用ＭＯＳＦＥＴ２５のゲート電極が、１層目ゲート電極２９と２層目ゲート電極３０とからなり、１層目ゲート電極２９は、電荷転送路１５上においてゲート絶縁膜１２を介して配置し、２層目ゲート電極３０は、電荷転送路１５上においてゲート絶縁膜１２及び第２ゲート絶縁膜１３を介して配置しており、水平出力ゲート２のみが１層目ゲート電極２９上にオーバーラップしている以外は、実質的に実施の形態１のＣＣＤと同様である。
【００５０】
このＣＣＤは、以下のように形成することができる。
【００５１】
まず、Ｐ型半導体基板上に、膜厚１０〜１００ｎｍ程度のシリコン酸化膜からなるゲート絶縁膜１２を形成し、その上に、膜厚１００〜５００ｎｍ程度のポリシリコン膜を形成する。フォトリソグラフィ及びエッチング工程により、ポリシリコン膜をパターニングして、開口９ａの一部を形成するゲート電極２９を形成する。
【００５２】
次いで、得られた半導体基板１１上全面に、膜厚１０〜１００ｎｍ程度のシリコン酸化膜からなる第２ゲート絶縁膜１３を形成し、その上に、膜厚１００〜５００ｎｍ程度のポリシリコン膜を形成する。このポリシリコン膜を、上記と同様の方法でゲート電極２９の一部を被覆するようにパターニングして、ゲート電極３０、出力ゲート２及びリセットゲート２３を形成する。
【００５３】
続いて、ゲート電極２９、３０により形成される開口９ａ及びその周辺と、リセットドレイン領域４を形成する領域と、検出用ＭＯＳＦＥＴ２５のソース／ドレイン領域となる拡散層１７を形成する領域とに開口を有するレジストバターンを形成し、このレジストバターン、ゲート電極２９、３０及びリセットゲート２３をマスクとして用いて、砒素イオンを、１０〜１００ｋｅＶの加速エネルギー、１×１０15〜１×１０16ｃｍ-2程度のドーズでイオン注入し、熱処理を行って、開口９ａ直下に、ゲート電極２９、３０に対して自己整合的に浮遊拡散層６を形成するとともに、リセットドレイン領域４と、検出用ＭＯＳＦＥＴ２５のソース／ドレイン領域となる拡散層１７とを形成する。
【００５４】
その後、得られた半導体基板１１上全面に、膜厚１０００ｎｍ程度のＢＰＳＧからなる層間絶縁膜１４を形成し、浮遊拡散層６及びその周辺領域上の層間絶縁膜１４にコンタクトホール７を形成する。コンタクトホール７を含む層間絶縁膜１４上に、アルミニウム膜を形成し、所望の形状にパターニングして、浮遊拡散層６及びゲート電極２９、３０とに接続する配線８を形成する。
【００５５】
このように、検出用ＭＯＳＦＥＴ２５の１層目ゲート電極２９が、第１層目の導電材料膜により形成され、２層目ゲート電極３０、水平出力ゲート２及びリセットゲート３が、第２層目の導電材料膜により形成されることによって１層目ゲート電極２９上に水平出力ゲート２がオーバーラップしているため、電荷検出領域６ａの面積を低減することができる。その結果、電荷検出領域６ａと半導体基板１１との間の接合容量を低減し、ＦＤ６の信号電荷を高感度に検出することができるとともに、電荷転送領域１からＦＤ６への転送及びＦＤ６からリセットドレイン領域４への転送を迅速かつ高効率にすることができる。
【００５６】
【発明の効果】
本発明によれば、電荷検出領域上にまで延設されたゲート電極が、少なくともその一部が出力ゲート及び／又はリセットゲートに第２ゲート絶縁膜を介して被覆されているため、ゲート電極間隔をなくすことができ、よって電荷検出領域の面積を低減できる。その結果、電荷検出領域と半導体基板との接合容量を減少することができ、浮遊拡散層の信号電荷を高感度に検出することができる。さらに、電荷転送領域から浮遊拡散層への転送距離及び浮遊拡散層からリセットドレイン領域ヘの転送距離を短くすることができ、高効率に転送することができる。
【００５７】
また、本発明の固体撮像装置の製造方法によれば、電荷転送部などで２層以上のゲート電極にて製造されるが、ゲート電極を形成する工程を追加することなく、従来と同様の工程で製造することができる。また、浮遊拡散層をゲート電極の開口部下方に形成して、自己整合的に形成することができるため、浮遊拡散層の位置合わせマージンをなくすことができる。
【００５８】
さらに、ＭＯＳＦＥＴを構成するゲート電極を、従来と同様に形成することができ、トランジスタ、ひいては固体撮像装置の特性を確保することが可能となる。
【００５９】
また、ゲート電極の開口部上方に位置するようにコンタクトホールを形成し、コンタクトホールに配線を形成する場合には、浮遊拡散層とコンタクトホールとを自己整合的に形成することができ、位置合わせマージンをなくすことができ、固体撮像装置の縮小化に有利となる。
【図面の簡単な説明】
【図１】（ａ）は本発明の固体撮像装置の実施の形態を示す要部の概略平面図であり、（ｂ）は（ａ）のＢ−Ｂ線断面図である。
【図２】（ａ）は本発明の固体撮像装置の別の実施の形態を示す要部の概略平面図であり、（ｂ）は（ａ）のＢ−Ｂ線断面図である。
【図３】（ａ）は従来の固体撮像装置を示す要部の概略平面図であり、（ｂ）は（ａ）のＢ−Ｂ線断面図である。
【符号の説明】
１  電荷転送領域
２  水平出力ゲート
３、２３  リセットゲート
４  リセットドレイン領域
５、２５  検出用ＭＯＳトランジスタ５
６  浮遊拡散層
６ａ  電荷検出領域
７  コンタクトホール
８  配線
９  ゲート電極
９ａ  開口
１１  半導体基板
１２  ゲート絶縁膜
１３  第２ゲート絶縁膜
１４  層間絶縁膜
１５  電荷転送路
１６  転送部
１７  拡散層
２９  １層目ゲート電極
３０  ２層目ゲート電極
【図１】
0003781675.tif 000002
【図２】
0003781675.tif 000003
【図３】
0003781675.tif 000004