(57)【特許請求の範囲】
【請求項１】
絶縁ゲートトランジスタを駆動する駆動回路の最終段半導体素子の出力点と絶縁ゲートトランジスタのゲートとの間を直列接続された複数の抵抗を介して接続し、それぞれの抵抗の接続点の少なくとも１つに少なくとも１つのキャパシタンスの一端を接続し、前記駆動回路の接地点と絶縁ゲートトランジスタのエミッタとを接続している配線中の任意の場所に前記キャパシタンスの他端が接続されている絶縁ゲートトランジスタの駆動回路において、
前記直列接続された抵抗の総和（Ω）と、前記入力容量（Ｆ）との積の平方根が、１．５×１０-4以上６．２×１０-4以下で、かつ、前記キャパシタンス（Ｆ）を前記ゲート入力容量（Ｆ）で除算した値が、０．３以上８以下とし、
前記絶縁ゲートトランジスタがターンオンする際のコレクタ電流がピークに達した以後であって、前記接続点より前記絶縁ゲートトランジスタのゲート側に接続された抵抗の両端に電位差が生じた場合に、該抵抗を介して、前記キャパシタンスに蓄積した電荷を前記絶縁ゲートトランジスタの入力容量へ供給することを特徴とする絶縁ゲートトランジスタの駆動回路。
【請求項２】
請求項１に記載の絶縁ゲートトランジスタが誘導性負荷を駆動するためのブリッジ回路の半導体素子であることを特徴とする電力変換装置。
【請求項３】
請求項２に記載の絶縁ゲートトランジスタはフリーホイリングダイオードが逆並列に接続されていることを特徴とする電力変換装置。
【請求項４】
請求項１に記載の抵抗とキャパシタンスの少なくとも１組が、前記絶縁ゲートトランジスタと同一の半導体基板内又は半導体基板上に形成されていることを特徴とする電力用半導体モジュール。
【請求項５】
請求項１に記載の抵抗とキャパシタンスの少なくとも１組と、前記絶縁ゲートトランジスタが１つのパッケージに収納されていることを特徴とする電力用半導体モジュール。
【請求項６】
請求項１に記載の抵抗とキャパシタンスと絶縁ゲートトランジスタが駆動回路と共に１つのパッケージに収納されていることを特徴とする電力用半導体モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）等の電圧駆動型の絶縁ゲートトランジスタ（以下ＩＧＢＴと称す）のゲート駆動回路と、該絶縁ゲートトランジスタが用いられる電力変換装置と、その電力変換装置に用いられる電力用半導体モジュールに関する。
【０００２】
【従来の技術】
図７はＩＧＢＴを用いた電力変換装置の従来例の回路構成図である。
この種の電力変換装置は、上アーム素子としてのＩＧＢＴ１と下アーム素子としてのＩＧＢＴ２が直列接続されてト−テムポール型を構成し、このＩＧＢＴ１に逆並列接続されたフリーホイリングダイオードＦＷＤ１と、ＩＧＢＴ２に逆並列接続されたフリーホイリングダイオードＦＷＤ２を備えている。そして、この上下アーム素子が直流電圧電源ＥｄとＧＮＤとの間に接続され、直流電圧電源Ｅｄと上下アーム素子の中間接続点との間に誘導性負荷であるリアクトルＬが接続される。ゲート駆動回路ＧＤＵ１、ＧＤＵ２は、ＩＧＢＴ１、ＩＧＢＴ２に各駆動信号を供給するための駆動回路である。なお、Ｌｍは主回路の配線インダクタンスを示す。
【０００３】
そして、ゲート駆動回路ＧＤＵ１、ＧＤＵ２は、例えば図８に示すように、ＩＧＢＴをオン、オフさせるための相補接続のトランジスタＴＲ１、ＴＲ２、ゲートオン抵抗Ｒｇ（ｏｎ）、ゲートオフ抵抗Ｒｇ（ｏｆｆ）およびインターフェイス回路ＩＦなどから構成される。図８は、従来例のゲート駆動回路の回路構成図である。
【０００４】
この図７の電力変換装置の下アーム素子であるＩＧＢＴ２の動作波形図が図９である。図９において、（ａ）はゲート入力信号であり、（ｂ）はコレクタ電流であり、（C）はコレクタ−エミッタ間電圧である。
ＩＧＢＴ２がオン状態のとき（ｔ０〜ｔ１およびｔ２〜ｔ３）は、Ｅｄ−Ｌｍ−Ｌ−ＩＧＢＴ２−Ｅｄの経路で電流が流れる。ｔ１で、ＩＧＢＴ２がターンオフすると、ＩＧＢＴ２のコレクタ−エミッタ間電圧（以下Ｖｃｅと称す）が図示のように上昇する。このＶｃｅが直流電圧電源（以下Ｅｄと称す）の電圧に達し、ＦＷＤ１がオンすることによって、負荷電流はＦＷＤ１に転流し、コレクタ電流Ｉｃは減少する。その後ｔ２で、再びＩＧＢＴ２がターンオンし、コレクタ電流Ｉｃが増加すると、負荷電流の一部がＩＧＢＴ２に流れ、ＦＷＤ１は逆回復するためＦＷＤ１のアノード−カソード間電圧Ｖａｋは上昇する。ＩＧＢＴ２のコレクタ−エミッタ間電圧Ｖｃｅは、Ｖｃｅ＝（Ｅｄ−Ｖａｋ）であるため、Ｖａｋの増加に従いＩＧＢＴ２のＶｃｅは減少し、ターンオンは完了する。
【０００５】
【発明が解決しようとする課題】
図１０に上記回路構成における、ＩＧＢＴ２の典型的なターンオン波形を示す。ＩＧＢＴ２の電流増加率（以下ｄＩｃ／ｄｔと称す）は、主にＩＧＢＴ２のゲート入力容量と、ゲート駆動回路ＧＤＵ２のゲートオン抵抗Ｒｇ（ｏｎ）により調整することができる。この時、あまりに大きなｄＩｃ／ｄｔとすると、ターンオン時の電流および電圧振動を招き、放射ノイズの増加をもたらしてしまう [参考文献１："Analysis on the Low Current Turn-on Behavior of IGBT Module", S.Momotaら, Proc. of ISPSD ( International Symposium on Power Semiconductor Devices and Ics), pp.359-362,2000参照]。
【０００６】
この放射ノイズの増加は、各国が設けている機器からの放射ノイズ規制（例えばＥＭＣ規制）に触れるだけでなく、装置の不安定現象をもたらす結果[参考文献２：特開平３−９３４５７号公報参照]にもなる。
これに対して、逆に小さなｄＩｃ／ｄｔは、ターンオン損失の増大となり、機器の消費電力を増大させるばかりでなく、装置の発熱をもたらすこととなる。従来は、ＩＧＢＴのターンオン時に生じる前記課題を解決するために、意識的にｄＩｃ／ｄｔを緩やかにする方法がとられていたが（参考文献２）、現在は例えば、フィールドストップＩＧＢＴ ("The Field Stop IGBT (FS-IGBT)-A New Power Device Concept with a Great Improvement Potential", T.Laskaら, Proc.in ISPSD2000, pp.355-358, 2000参照)に代表されるように、ＩＧＢＴのターンオフ損失が大幅に改善された結果、ターンオン損失の影響の方がターンオフ損失と比較して大きくなってきている。従って、ターンオン損失を犠牲にする低いｄＩｃ／ｄｔは望ましくない。
【０００７】
図８に示すような簡単なゲート駆動回路を用いた電力変換装置のスイッチング動作の回路設計においては、ＩＧＢＴのゲート入力容量はＩＧＢＴの構造で決定されるため、ゲートオン抵抗Ｒｇ（ｏｎ）のみが、調整可能なパラメータである。これに対して、回路応用上の選択の幅を広げるために、例えば、"An Active Control Gate Drive Circiuit for IGBTs to Realize Low-noise and Snubberless System", S.Igarashiら, in Proc.1997 ISPSD, pp.69-72, 1997のような駆動回路方式も提案されているが、装置が複雑かつ高価になるという課題がある。
【０００８】
ＩＧＢＴのターンオン損失は、図１０に示すように２つの領域に区別できる。すなわち、ゲート駆動回路にオンパルスが入力されてから、ＩＧＢＴのコレクタ電流Ｉｃが最大値を迎えるまでの期間（Ｅｏｎ１領域）と、コレクタ電流が最大値に達した以降の損失（Ｅｏｎ２領域）である。図８に示した従来の駆動方式では、こられ２つの損失を独立に制御することができない。例えばＥｏｎ２は、図１１に示すようにＲｇ（ｏｎ）を小さくすることで低減することが可能ではあるが、同時にｄＩｃ／ｄｔも大きくなるため、前述したような装置の不安定性やノイズ放射が増大してしまう。
【０００９】
前記Ｅｏｎ２の損失は、図１０に示したように、ターンオン時においては、コレクタ電圧Ｖｃｅが、直流電源電圧からＩＧＢＴのオン電圧（オン状態におけるコレクタ−エミッタ間電圧）まで変化（下降）するが、この電圧変化が途中から緩やかになる現象（以後Ｖｃｅテールと称す）が生じることにより発生している。
【００１０】
次に、Ｖｃｅテールが生じる原因を説明する。図１２に示すように、Ｖｃｅの変化に伴い、ＩＧＢＴのゲート−コレクタ間容量Ｃｇｃは充電される。この時の充電電流の経路は２つある。すなわち、ゲートオン抵抗Ｒｇ（ｏｎ）を介してＧＤＵから供給される電流と、ゲート−エミッタ間容量Ｃｇｅから供給される電流である。この時、例えば1200V/150A IGBTチップにおいては、Ｃｇｅは約１０ｎＦであり、Ｒｇ（ｏｎ）は８Ωを用いるのが典型である。ＩＧＢＴのターンオンは数１００ｎｓｅｃの短いプロセスであるので、仮に周波数を１０ＭＨｚとして、それぞれのインピーダンスを計算すると、Ｚ（Ｃｇｅ）＝１／２π√（ｆＣ）＝１／（２π×√（１０×１０6×１０×１０-9））＝ ０．５Ωである。すなわちこの場合は、Ｃｇｃの充電電流の９４％はＣｇｅの放電により供給される。
【００１１】
Ｃｇｅの放電にともない、ＩＧＢＴのゲート−エミッタ間電圧Ｖｇｅは減少する。ＶｇｅがＩＧＢＴのしきい値（Ｖｔｈ）近辺まで減少すると、十分なコレクタ電流が供給できなくなる為、ＩＧＢＴのＶｃｅは増加する。すなわち、Ｖｇｅが負荷電流を供給するに十分な値になるように、ＩＧＢＴのＶｃｅの低下率（ｄＶｃｅ／ｄｔ）が抑制される方向にＩＧＢＴ内部でフィードバックがかかる。
【００１２】
前記、Ｒｇ（ｏｎ）を小さくすることで、Ｅｏｎ２を低減できるのは、前記Ｚ（Ｃｇｅ）に対するＲｇ（ｏｎ）の比率を小さくすることで、Ｃｇｃの充電電流としてＲｇ（ｏｎ）を介して供給される電流成分を増やすことにより、Ｖｇｅの低下を防ぐことができるからである。
別の方法として、Ｃｇｅを増大させることにより、Ｃｇｅの電流供給能力そのものを増やすという方法も容易に考えられる。さらに参考文献１によれば、ＩＧＢＴのゲート−エミッタ間にキャパシタンスを挿入することにより、放射ノイズレベルが低減できることがわかっている。しかしながら、参考文献１の図１３にあるように、前記キャパシタンスを付加することにより、ターンオン損失は増大している。この文献にはＶｃｅ波形が提示されていないが、これはキャパシタンスを付加することによりｄＩｃ／ｄｔが減少し、Ｅｏｎ１が増大したためと予想される。
【００１３】
図１３は、図８の回路に加えてＩＧＢＴのゲート−エミッタ間にキャパシタンス（Ｃｇｅａ）を挿入し、ｄＩｃ／ｄｔが一定になるようにＣｇｅａとＲｇ（ｏｎ）を調整した時の、Ｃｇｅａとターンオン損失（Ｅｏｎ＝Ｅｏｎ１＋Ｅｏｎ２）の関係を示している。ここで、ｄＩｃ／ｄｔは一定であるので、すべての条件でほぼ同じ値である。すなわちＥｏｎの差は、Ｅｏｎ２の差である。この図より、Ｃｇｅａ、Ｒｇ（ｏｎ）を用いてもＥｏｎ２の低減は可能であることがわかる。例えば、Ｃｇｅａ＝２４ｎＦ、Ｒｇａ＝２．５Ωの条件で、ほぼＥｏｎは半減している。しかしながら、Ｃｇｅａを追加しない場合（すなわち従来の駆動方式）と比較して、Ｒｇ（ｏｎ）が８Ω→２．５Ω、Ｃｇｅ＝１０ｎＦ→１０＋２４＝３４ｎＦと、ゲート駆動回路から見た、抵抗成分で０．３１倍、容量成分で３．４倍となっている。単純計算しても、３．４／０．３１＝１０．２倍の駆動電流が必要となるので現実的でない。
【００１４】
上記のように、ＩＧＢＴを低損失かつ安定したターンオンを実現するためには、ｄＩｃ／ｄｔを適切な範囲で小さく保ちつつかつ、Ｖｃｅテールをできるだけ高速に低減させることにより、前記Ｅｏｎ２をできる限り減らすことが重要である。
すなわち、この発明の課題は、ｄＩｃ／ｄｔとＶｃｅテールを独立に制御でき、かつ駆動電流の大幅な増加を必要としない、ＩＧＢＴの駆動方式を安価で提供することである。
【００１５】
【課題を解決するための手段】
上記の課題を解決するために、本願は、絶縁ゲートトランジスタを駆動する駆動回路の最終段半導体素子の出力点と絶縁ゲートトランジスタのゲートとの間を直列接続された複数の抵抗を介して接続し、それぞれの抵抗の接続点の少なくとも１つに少なくとも１つのキャパシタンスの一端を接続し、前記駆動回路の接地点と絶縁ゲートトランジスタのエミッタとを接続している配線中の任意の場所に前記キャパシタンスの他端を接続し、前記直列接続された抵抗の総和（Ω）と、前記入力容量（Ｆ）との積の平方根が、１．５×１０-4以上６．２×１０-4以下で、かつ、前記キャパシタンス（Ｆ）を前記ゲート入力容量（Ｆ）で除算した値が、０．３以上８以下とし、前記絶縁ゲートトランジスタがターンオンする際のコレクタ電流がピークに達した以後であって、前記接続点より前記絶縁ゲートトランジスタのゲート側に接続された抵抗の両端に電位差が生じた場合に、該抵抗を介して、前記キャパシタンスに蓄積した電荷を前記絶縁ゲートトランジスタの入力容量へ供給することとする。
【００１６】
これにより前記Ｃｇｅの放電によるＶｇｅの減少を補う電荷を抵抗を介して設置されたキャパシタンスより供給することにより、前記Ｖｃｅテールを低減でき、ＩＧＢＴの高速かつ低損失ターンオンが実現できる。
これにより放射ノイズを低減しつつ、損失の低減が図れる。
【００１７】
これらの絶縁ゲートトランジスタが誘導性負荷を駆動するためのブリッジ回路の半導体素子であることがよい。また、ブリッジ回路である場合に、絶縁ゲートトランジスタにフリーホイリングダイオードが逆並列に接続されていることとする。
【００１８】
更に、抵抗とキャパシタンスの少なくとも１組が、前記絶縁ゲートトランジスタと同一の半導体基板内又は半導体基板上に形成されているか、抵抗とキャパシタンスの少なくとも１組と、前記絶縁ゲートトランジスタが１つのパッケージに収納されていることとするか、抵抗とキャパシタンスと絶縁ゲートトランジスタが駆動回路と共に１つのパッケージに収納されていることとする電力用半導体モジュールとするとよい。。
【００１９】
【発明の実施の形態】
図１は、本発明の実施例であるゲート駆動回路の１アーム分を示した回路図である。Ｈブリッジであればこの１アームが４つ設けられ、その接続点間に負荷が接続される。また、３相のインバータであれば、１アームを上下に接続したものを３つ設ける。図１において、ゲート駆動回路の最終段のトランジスタＴＲ１とＩＧＢＴの間に、直列に複数の抵抗Ｒｇ（ｅｘｔ）、Ｒｇ（ｉｎｔ）を配置し、その間にキャパシタンスＣ（ｅｘｔ）をＩＧＢＴのゲート−エミッタ間に並列接続となるように設置する。
【００２０】
ここで、図１の回路構成において、Ｒｇ（ｅｘｔ）、Ｒｇ（ｉｎｔ）、Ｃ（ｅｘｔ）の値はそれぞれ重要な意味を持つ。ターンオン過程の前半（コレクタ電流がピークに達するまでの期間）においては、ゲート駆動回路の出力電流は、Ｒｇ（ｅｘｔ）を介して、Ｃ（ｅｘｔ）と、さらにＲｇ（ｉｎｔ）を介してＩＧＢＴのＣｇｅを充電する。この時、Ｃｇｅの充電された電荷量はＩＧＢＴのＶｇｅに対応する。すなわち、Ｒｇ（ｔｏｔａｌ）（Ｒｇ（ｅｘｔ）＋Ｒｇ（ｉｎｔ）の和）はＩＧＢＴのｄＩｃ／ｄｔと、一対一に対応する。
【００２１】
一方で、ターンオン後半（コレクタ電流がピークに達した以後）では、前述したように、ＩＧＢＴのＣｇｃが充電されることにより、Ｃｇｅの放電によるＶｇｅの低下が起こる。この時、Ｃ（ｅｘｔ）に充電されている電荷をＲｇ（ｉｎｔ）を介して供給することにより、Ｖｇｅの低下を小さく抑え、前記Ｖｃｅテールを抑制することができる。この時、「Ｒｇ（ｉｎｔ）を介して供給する」ということが重要である。Ｖｇｅが低下し、Ｒｇ（ｉｎｔ）の両端に電位差が生じた場合にのみＣ（ｅｘｔ）から電荷を効率よく供給することにより、Ｃ（ｅｘｔ）の容量を小さくできる。
【００２２】
Ｃ（ｅｘｔ）は効果が得られる範囲で、可能な限り小さくすることが必要である。前記ターンオン前半においては、ＩＧＢＴのＣｇｅの充電とともに、Ｃ（ｅｘｔ）の充電も同時に行われる。Ｃ（ｅｘｔ）が大きい程、Ｒｇ（ｅｘｔ）が小さい程、この充電電流も大きくなる、すなわちより大きな電流駆動能力が駆動回路に求められるからである。
【００２３】
以上のように、Ｒｇ（ｅｘｔ）、Ｒｇ（ｉｎｔ）、Ｃ（ｅｘｔ）は、ターンオン損失低減およびｄＩｃ／ｄｔを適切な値に保つ、ドライブ能力などの視点から、ＩＧＢＴのＣｇｅに対応してそれぞれ適当な値に調整することが重要である。一般的なＩＧＢＴの駆動に用いられる前記Ｒｇ（ｔｏｔａｌ）は、ＩＧＢＴのＣｇｅに対して、次の関係がある。
１．５×１０-4＜τ＝√（Ｒｇ（ｔｏｔａｌ）×Ｃｉｎ）＜６．２×１０-4
上記τの値が、１．５×１０-4以下ではｄＩｃ／ｄｔが大きくなりすぎることにより、前記放射ノイズ等の問題を引き起こす。逆に、６．２×１０-4以上になるとｄＩｃ／ｄｔが緩やかになることによる損失増加が著しくなる。いずれの場合にしても、実用的ではなくなる。すなわち、適用するＩＧＢＴに対して、Ｒｇ（ｔｏｔａｌ）が上記範囲内になるように、Ｒｇ（ｅｘｔ）とＲｇ（ｉｎｔ）の値を設定しなければならない。
【００２４】
本発明では、電圧駆動型半導体素子をスイッチング素子とする電力変換装置において、前記電圧駆動型半導体素子をターンオンさせる場合、前記Ｅｏｎ１、Ｅｏｎ２を独立に制御することで、前記高いｄＩｃ／ｄｔの場合に発生する幾つかの問題を回避しつつ、さらに駆動電流を大幅に増加させることなく、前記Ｅｏｎ２のみを低減することにより、前記電圧駆動型半導体素子の低損失スイッチングを可能としている。
【００２５】
さらに、Ｃ（ｅｘｔ）の値も同様に適切な範囲がある。図２は、ｄＩｃ／ｄｔが一定になるように、Ｒｇ（ｅｘｔ）を調節した時のＣ（ｅｘｔ）とターンオン損失との関係である。この時、ＩＧＢＴのＣｇｅは約１６ｎＦであった。この図より、Ｃ（ｅｘｔ）＞５ｎＦで３０％以上のターンオン損失低減が得られている。「３０％」の理由は、一般的にこの製品が適用される分野においては、新世代として認知される損失低減の基準が３０％であるため、それ以下の損失低減では新世代の製品としての意味をなさないためである。すなわち、Ｃ（ｅｘｔ）／Ｃｇｅ＞５／１６であればターンオン損失低減に有効であることがわかる。図２からも明らかなように、これより大きな値となるＣ（ｅｘｔ）が５ｎＦ以上では、ターンオン損失はほぼ一定値になっていることがわかる。つまりＣ（ｅｘｔ）の値は、上記関係を満たせば前記Ｖｃｅテールの低減に関しては特に上限がないことがわかる。
【００２６】
しかしながら、ゲート駆動回路に要求される電流は、ほぼ（Ｃｇｅ＋Ｃ（ｅｘｔ））の平方根に比例する。上記Ｃｇｅ＝１６ｎＦの場合、Ｃ（ｅｘｔ）＞１２８ｎＦになると、駆動電流は従来と比較して３倍になり、一般的な許容範囲を越える。以上のことから、Ｃ（ｅｘｔ）／Ｃｇｅの関係は、０．３＜Ｃ（ｅｘｔ）／Ｃｇｅ＜８であることが望ましい。
【００２７】
図３および図４は、この発明の実施の形態を示す構成図と測定された波形である。ＩＧＢＴはトレンチゲート型ＩＧＢＴであり、定格１２００Ｖ／１５０Ａのものを室温で測定した。このＩＧＢＴは、Ｒｇ（ｉｎｔ）として、チップ内に５Ωの抵抗を備えており、測定の結果Ｃｇｅは１６ｎＦであった。Ｃ（ｅｘｔ）として、ＩＧＢＴのゲート−エミッタ間に１５ｎＦ、耐圧１００Ｖのフィルムキャパシタを接続した。またＲｇ（ｅｘｔ）として、１．５Ωの抵抗を使用している。
【００２８】
図５は、この発明の実施の形態を示す構成の幾つかの例である。
半導体チップ内またはチップ上にＲｇ（ｉｎｔ）およびＣ（ｅｘｔ）、又は、Ｒｇ（ｉｎｔ）を設けることは技術的に可能であるので、そのようなＩＧＢＴチップを適用し、内蔵されていない構成部品のみを、ＩＧＢＴモジュール内部または外部に取り付けたのが、（ａ）と（ｂ）である。さらに（ｃ）のようにＩＰＭ（インテリジェントパワーモジュール）などに見られるように、ＩＧＢＴチップと駆動用ＩＣが一体化されたパワーモジュールの場合は、モジュール内部の制御基板上、またはＩＣ内部に本発明の構成を設置することも可能である。
【００２９】
これら構成部品の一部をＩＧＢＴチップまたはモジュール内部に組み入れることにより、寄生インダクタンス等の影響を少なくでき、装置の安定動作が期待できる。
さらに、図６のように、例えば大容量化等のために並列接続された複数のＩＧＢＴチップ又はモジュールに対して、１つの構成部品を用いて駆動することも可能である。この場合は、並列接続された各ＩＧＢＴチップの均一動作を高めるため、Ｒｇ（ｉｎｔ）は、分割してそれぞれのチップに対して設けた方が望ましい。
【００３０】
【発明の効果】
絶縁ゲートトランジスタをスイッチング素子とする電力変換装置において、前記絶縁ゲートトランジスタをターンオンさせる場合、ターンオン時のコレクタ電流の立ち上げりと、コレクタ電流の立ち下がりを独立に制御できるように、駆動回路とゲートとの間に複数の抵抗とキャパシタンスを設けることで、絶縁ゲートトランジスタの低損失スイッチングを容易に実現できる。
【図面の簡単な説明】
【図１】本発明の実施例であるゲート駆動回路の１アーム分を示した回路図
【図２】Ｃ（ｅｘｔ）とターンオン損失との関係を示す特性図
【図３】具体的な実施例の回路構成図
【図４】図３の回路におけるコレクタ電流とコレクタ−エミッタ間電圧の波形図
【図５】本発明の実施の形態を示す構造図
【図６】異なる実施例の回路構成図
【図７】従来例のＩＧＢＴを用いた電力変換装置の回路構成図
【図８】従来例のゲート駆動回路の回路構成図
【図９】従来例のＩＧＢＴ２の動作波形図
【図１０】従来例のＩＧＢＴのコレクタ電流とコレクタ−エミッタ間電圧のターンオン時の波形図
【図１１】Ｒｇ（ｏｎ）の規格値に対するターンオン損失比の関係を示す特性図
【図１２】ＩＧＢＴの動作を説明するための回路図
【図１３】キャパシタンスとターンオン損失比との関係を示す特性図
【符号の説明】
ＴＲ１      トランジスタ
Ｒｇ（ｅｘｔ）、Ｒｇ（ｉｎｔ）      抵抗
Ｃ（ｅｘｔ）    キャパシタンス
ＦＷＤ      フリーホイリングダイオード
ＩＧＢＴ    絶縁ゲートバイポーラトランジスタ
ＧＤＵ      ゲート駆動回路
【図１】
0003767450.tif 000002
【図２】
0003767450.tif 000003
【図３】
0003767450.tif 000004
【図４】
0003767450.tif 000005
【図５】
0003767450.tif 000006
【図６】
0003767450.tif 000007
【図７】
0003767450.tif 000008
【図８】
0003767450.tif 000009
【図９】
0003767450.tif 000010
【図１０】
0003767450.tif 000011
【図１１】
0003767450.tif 000012
【図１２】
0003767450.tif 000013
【図１３】
0003767450.tif 000014