(57)【特許請求の範囲】
【請求項１】
表面および裏面を有し、かかる表面に表面配線層を有し且つ裏面に裏面配線層を有するコア基板と、
上記コア基板の表面上方に複数の絶縁層および複数の配線層を含むビルドアップ層と、を備え、
上記表面配線層における上記コア基板との接触面の表面粗さは、上記裏面配線層における上記コア基板との接触面の表面粗さよりも小さい、
ことを特徴とする配線基板。
【請求項２】
前記コア基板の表面に接触する前記表面配線層の表面粗さ(Ｒｚ)は３〜７μｍの範囲にあり、上記コア基板の裏面に接触する前記裏面配線層の表面粗さ(Ｒｚ)は６〜１０μｍの範囲にある、
ことを特徴とする請求項１に記載の配線基板。
【請求項３】
表面および裏面を有するコア基板において、かかる表面に表面配線層を形成し且つ裏面に裏面配線層を形成する工程と、
上記コア基板の表面上方に複数の絶縁層および複数の配線層を含むビルドアップ層を形成するビルドアップ工程と、を含む配線基板の製造方法であって、
上記コア基板の表面および裏面に予め形成され且つ上記表面配線層の一部または上記裏面配線層の一部となる一対の金属箔のうち、かかるコア基板の表面に形成した金属箔の表面粗さは、かかるコア基板の裏面に形成した金属箔の表面粗さよりも小さく設定されている、ことを特徴とする配線基板の製造方法。
【請求項４】
前記コア基板は、複数のコア基板を有するパネル内の製品単位であり、前記表面の金属箔および前記裏面の金属箔は上記パネルの表面と裏面における複数の製品単位にわたり形成されている、
ことを特徴とする請求項３に記載の配線基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コア基板の表面上方のみ(片面)にビルドアップ層を有する配線基板およびその製造方法に関する。
【０００２】
【従来の技術】
近年、低コスト化の要請に応じ、コア基板の表面(片面)上方にのみ複数の絶縁層および複数の配線層を交互に積層したビルドアップ層を形成する配線基板が提案されている。
しかしながら、コア基板の表面上のみ(片面)にビルドアップ層を形成した場合、かかるコア基板の表面に形成した表面配線層と上記ビルドアップ層を形成する複数の配線層および複数の絶縁層とからなる表面側と、コア基板の裏面に形成した裏面配線層およびソルダーレジスト層からなる裏面側との間では、当該コア基板を挟んで熱膨張率に差が生じる。
【０００３】
【発明が解決すべき課題】
この結果、得られる配線基板全体が、上記ビルドアップ層寄りに反る、即ちビルドアップ層の中央付近が凹むため、かかるビルドアップ層の平坦性が確保できなくなると共に、当該ビルドアップ層の表面上に実装すべきＩＣチップや半導体素子などの電子部品が実装できなくなる、という問題があった。また、ビルドアップ層が形成されないコア基板の裏面に形成する配線層は、外気に触れ易くなり、電気的信頼性が低下するおそれがある、という問題もあった。
本発明は、以上に説明した従来の技術における問題点を解決し、コア基板の片面にのみビルドアップ層を有し且つかかるビルドアップ層とファインパターンの配線層とを含み全体が反ることなく平坦性および信頼性が確保された配線基板およびその製造方法を提供する、ことを課題とする。
【０００４】
【課題を解決するための手段】
本発明は、上記課題を解決するため、コア基板の表面および裏面に個別に形成する表面配線層と裏面配線層との表面粗さを相違させる、ことに着想して成されたものである。
即ち、本発明の配線基板(請求項１)は、表面および裏面を有し、かかる表面に表面配線層を有し且つ裏面に裏面配線層を有するコア基板と、かかるコア基板の表面上方に複数の絶縁層および複数の配線層を含むビルドアップ層と、を備え、上記表面配線層における上記コア基板との接触面の表面粗さは、上記裏面配線層における上記コア基板との接触面の表面粗さよりも小さい、ことを特徴とする。
【０００５】
これによれば、裏面配線層は、表面配線層に比べてコア基板と強固に密着し、且つその中央部付近に向けて収縮し易くなる。このため、裏面配線層の電気的特性が安定する。また、コア基板の表面に形成した表面配線層および上記ビルドアップ層を形成する複数の配線層および複数の絶縁層からなる表面側と、コア基板の裏面に形成した裏面配線層およびソルダーレジスト層からなる裏面側との熱膨張の差をなくすか、小さくすることができる。従って、配線基板全体が、従来のようにビルドアップ層寄りに反る、即ちビルドアップ層の中央付近が凹む事態を防止または抑制できるため、当該ビルドアップ層の平坦性が確保できると共に、複数の配線層もファインパターンとなる。しかも、配線基板の表面(第１主面)上に実装すべきＩＣチップや半導体素子などを容易に実装することが可能となる。尚、上記コア基板には、単一の絶縁層からなる形態の他、複数の絶縁層とその間に配置した配線層とを有する多層基板の形態も含まれる。また、配線基板には、上記コア基板の表面および裏面の間を貫通する貫通孔内またはコア基板の裏面側に開口する凹部内に電子部品(チップコンデンサ、ＩＣチップなど)を実装または内蔵する形態も含まれる。
【０００６】
付言すれば、本発明には、表面および裏面を有し、かかる表面に表面配線層を有し且つ裏面に裏面配線層を有するコア基板と、かかるコア基板の表面および裏面間を貫通し且つ上記表面配線層と裏面配線層とを接続するスルーホール導体と、上記コア基板の表面上方に複数の絶縁層および複数の配線層を含むビルドアップ層と、を備え、上記表面配線層における上記コア基板との接触面の表面粗さは、上記裏面配線層における上記コア基板との接触面の表面粗さよりも小さい、配線基板も含まれ得る。
【０００７】
また、本発明には、前記コア基板の表面に接触する前記表面配線層の表面粗さ(Ｒｚ：十点平均粗さ)は３〜７μｍの範囲にあり、上記コア基板の裏面に接触する前記裏面配線層の表面粗さ(Ｒｚ)は６〜１０μｍの範囲にある、配線基板(請求項２)も含まれる。これによれば、裏面配線層は、表面配線層に比べてコア基板と高いピール強度をもって強固に密着するため、平坦なビルドアップ層およびその内部にファインパターンの配線層を有する配線基板とすることが一層確実になる。尚、表面配線層の表面粗さは、３μｍ未満にするとコア基板との密着性が十分に得られず、一方、７μｍ超とするとビルドアップ配線をファインパターンとしにくくなるため、上記範囲とした。
また、裏面配線層の表面粗さは、６μｍ未満にするとコア基板との密着性が不足し始め、一方、１０μｍ超とするとコア基板の裏面付近におけるピール強度が低下し始める。しかも、裏面絶縁層のパターン形成時の(例えば公知のサブトラクティブ法による)エッチング残りの発生、およびパターン形成時の平滑性の喪失、あるいはビルドアップ層側に発生する反りの矯正力の低下が起こるため、上記範囲としたものである。更に、表面配線層と裏面配線層との間における表面粗さの差は、３μｍ以上とすることにより、上述した効果を確保することができる。
【０００８】
一方、本発明の配線基板の製造方法(請求項３)は、表面および裏面を有するコア基板において、かかる表面に表面配線層を形成し且つ裏面に裏面配線層を形成する工程と、上記コア基板の表面上方に複数の絶縁層および複数の配線層を含むビルドアップ層を形成するビルドアップ工程と、を含む配線基板の製造方法であって、上記コア基板の表面および裏面に予め形成され且つ上記表面配線層の一部または上記裏面配線層の一部となる一対の金属箔のうち、かかるコア基板の表面に形成した金属箔の表面粗さは、かかるコア基板の裏面に形成した金属箔の表面粗さよりも小さく設定されている、ことを特徴とする。
これによれば、裏面配線層は表面配線層に比べてコア基板と強固に密着し、その電気的信頼性が確保できると共に、平坦なビルドアップ層およびファインパターンの配線層を有する配線基板を、確実に提供することが可能となる。尚、上記金属箔には、銅箔のほか、純アルミニウム系のアルミ箔も含まれる。
【０００９】
また、本発明には、前記コア基板の表面の金属箔の表面粗さ(Ｒｚ)は３〜７μｍの範囲にあり、上記コア基板の裏面の金属箔の表面粗さ(Ｒｚ)は６〜１０μｍの範囲にある、配線基板の製造方法を含めることも可能である。
これによる場合、裏面配線層は表面配線層に比べてコア基板に高いピール強度をもって強固に密着し、平坦なビルドアップ層およびその内部にファインパターンの配線層を有する配線基板を提供するすることが一層確実にし得る。
尚、表面の金属箔の表面粗さを、３μｍ未満にするとコア基板２との密着性が不足し、一方、７μｍ超とするとビルドアップ配線をファインパターンとしにくくなるため、上記範囲とした。また、裏面の金属箔の表面粗さを、６μｍ未満にするとコア基板との密着性が不足し始め、一方、１０μｍ超とするとコア基板の裏面付近におけるピール強度が低下し始めるため、上記範囲としたものである。
【００１０】
更に、本発明には、前記コア基板は、複数のコア基板を有するパネル内の製品単位であり、前記表面の金属箔および前記裏面の金属箔は上記パネルの表面と裏面における複数の製品単位にわたり形成されている、配線基板の製造方法(請求項４)も含まれる。これによれば、前記配線基板を一層効率良く製造可能となる。尚、前記ビルドアップ工程は、表面配線層および裏面配線層を形成した一対のコア基板を、離型シートなどを介して厚み方向に積層した状態で行うと、一層平坦なビルドアップ層を形成することができる。しかも、かかる工程を、複数のコア基板をそれぞれ含む一対のパネル同士を積層した状態で行うと、一層平坦なビルドアップ層を形成することが確実且つ効率良く行える。
【００１１】
【発明の実施の形態】
以下において、本発明の実施に好適な形態を図面と共に説明する。
図１(Ａ)は、本発明の配線基板１における主要部の断面を示す。
かかる配線基板１は、図１(Ａ)に示すように、表面２ａおよび裏面２ｂを有するコア基板２と、かかるコア基板２の表面２ａに形成した表面配線層８と、コア基板２の表面２ａの上方に形成されたビルトアップ層ＢＵと、コア基板の裏面２ｂに形成した裏面配線層９と、を備えている。
コア基板２は、厚さ約８００μｍのガラス−エポキシ樹脂からなる単一の絶縁層である。図１(Ａ)に示すように、コア基板２には、その表面２ａと裏面２ｂとの間を貫通する複数のスルーホール５と、それらの内側に位置する銅メッキ製のスルーホール導体６および充填樹脂７と、が形成されている。尚、各スルーホール導体６は、上記表面配線層１０と裏面配線層１１との間を接続する。また、表面配線層８および裏面配線層９の厚みは、約２５μｍである。
【００１２】
図１(Ｂ)に示すように、表面配線層８において、コア基板２の表面２ａと接触する接触面３ａの表面粗さ(Ｒｚ：十点平均粗さ)は、３〜７μｍと比較的平滑で且つ緻密である。一方、図１(Ｃ)に示すように、裏面配線層９において、コア基板２の裏面２ｂと接触する接触面４ａの表面粗さ(Ｒｚ)は、６〜１０μｍと比較的粗とされている。表面配線層８の接触面３ａと裏面配線層９の接触面４ａとの表面粗さ(Ｒｚ)の差は、３〜７μｍである。
かかる表面配線層８の接触面３ａおよび裏面配線層８の接触面４ａの各表面粗さ(Ｒｚ)は、後述するように、予めコア基板２の表面２ａおよび裏面２ｂに貼り付けられる銅箔(金属箔)の表面粗さによるものである。
【００１３】
図１(Ａ)に示すように、コア基板２の表面２ａの上方には、絶縁層１０，１６および銅メッキ製の配線層１４，２０(厚さ約１５μｍ)を交互に積層したビルトアップ層ＢＵが形成されている。絶縁層１０，１６は、厚さが約３０μｍの無機フィラを含むエポキシ系樹脂からなり、これらの適所には、表面配線層８、配線層１４，２０の相互間を接続するビア導体(フィルドビア導体)１２，１８が形成されている。また、絶縁層１６および配線層２０の上には、厚さが約２５μｍのソルダーレジスト層(絶縁層)２２が形成されている。
【００１４】
図１(Ａ)に示すように、配線層２０上の適所には、第１主面２３よりも高く突出するハンダバンプ(ＩＣ接続端子)２４が複数形成される。かかるハンダバンプ２４は、Ｓｎ−Ａｇ系、Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系など(本実施形態ではＳｎ−Ａｇ系)の低融点合金からなり、第１主面２３上に実装されるＩＣチップ(電子部品)２５の接続端子(図示せず)と個別に接続される。尚、複数のハンダバンプ２４とＩＣチップ２５の接続端子とは、図示しないアンダーフィル材により埋設され且つ保護される。
【００１５】
図１(Ａ)に示すように、コア基板２の裏面２ｂおよび裏面配線層９の下には、厚さが約２５μｍのソルダーレジスト層(絶縁層)１１が形成される。
裏面配線層９から延び且つソルダーレジスト層１１に形成した開口部１５内から第２主面１３側に露出する配線１７は、その表面にＮｉメッキ膜およびＡｕメッキ膜が被覆され、当該配線基板１自体を搭載する図示しないマザーボードなどのプリント基板との接続端子として活用される。尚、配線１７には、ハンダボールや銅系または鉄系合金からなるピンなどを接合しても良い。
【００１６】
以上のような配線基板１によれば、コア基板２の表面２ａに形成した表面配線層８の接触面３ａの表面粗さが、裏面２ｂに形成した裏面配線層９の接触面４ａよりも小さく設定されている。このため、表面配線層８と前記ビルドアップ層ＢＵを形成する複数の配線層１４，２０および複数の絶縁層１０，１６とからなる表面側と、コア基板２の裏面２ｂに形成した裏面配線層９およびソルダーレジスト層１１からなる裏面側との熱膨張の差をなくすか、小さくできる。この結果、配線基板１全体が、表面側のビルドアップ層ＢＵ寄りに反る変形を防止または抑制できるため、当該ビルドアップ層ＢＵの平坦性が確保できる。しかも、ビルドアップ層ＢＵの配線層１４，２０をファインパターンにできると共に、当該配線基板１の第１主面２３上にＩＣチップ２５や半導体素子などを容易に実装することが可能となる。また、裏面配線層９は、コア基板２の裏面２ｂに密着するため、電気的特性の信頼性を確保できる。従って、信頼性の高い配線基板１となる。
【００１７】
ここで、前記配線基板１の製造方法について説明する。
図２(Ａ)に示すように、コア基板２は、その表面２ａに厚さ約１５μｍの銅箔(金属箔)３が、その裏面２ｂにはほぼ同じ厚さの銅箔(金属箔)４が予め貼り付けられている。図２(α)に示すように、銅箔３の表面粗さ(Ｒｚ)は、３〜７μｍの範囲内と、比較的平滑で且つ緻密である。このため、銅箔３は、コア基板２の表面２ａと接触する接触面３ａにおいて、所要のピール強度でコア基板２と密着している。一方、図２(β)に示すように、銅箔４の表面粗さ(Ｒｚ)は、６〜１０μｍの範囲内と比較的粗であり、銅箔３，４間の表面粗さの差は、３〜７μｍである。このため、銅箔４は、コア基板２の裏面２ｂと接触する接触面４ａにおいて、高いピール強度により、かかるコア基板２に強固に密着している。尚、上記図２(α)，図２(β)は、図２(Ａ)中の一点鎖線部分α，βの拡大図である。
【００１８】
上記コア基板２の所定の位置にレーザを照射するか、細径のドリルにて穿孔する。その結果、図２(Ｂ)に示すように、コア基板２における表面２ａと裏面２ｂとの間を貫通し且つ内径が約１００μｍのスルーホール５が複数形成される。
次に、複数のスルーホール５を有するコア基板２の全面に対し、無電解銅メッキおよび電解銅メッキを施す。尚、各スルーホール５の内壁には、予めＰｄを含むメッキ触媒を塗布しておく。また、上記スルーホール５の穿孔および銅メッキは、複数のコア基板２(製品単位)を含むパネル(多数個取りの基板)の状態で行っても良い。その結果、図２(Ｃ)に示すように、各スルーホール５の内壁表面に沿って厚みが約１５μｍのスルーホール導体６がそれぞれ形成される。また、銅箔３，４は、厚めの銅メッキ層３ｃ，４ｃ(便宜上厚みは銅箔３，４と同じとする)となる。この際、銅メッキ層３ｃ，４ｃには、前記接触面３ａ，４ａが残るが、これらと反対側の外側面３ｂ，４ｂの表面粗さは、上記メッキで平滑化される。
【００１９】
次いで、図３(Ａ)に示すように、各スルーホール導体６の内側に、シリカフィラなどの無機フィラ入りのエポキシ系樹脂からなる充填樹脂７を充填する。尚、充填樹脂７に替え、多量の金属粉末を含む導電性樹脂または金属粉末を含む非導電性樹脂を用いても良い。更に、表面２ａおよび裏面２ｂの前記銅メッキ層３ｃ，４ｃの上に、全面銅メッキを行い且つ充填樹脂７の表面に蓋メッキを行う。
そして、公知のフォトリソグラフィ技術により、所定のパターンを有する図示しないエッチングレジストを形成した後、かかるエッチングレジストのパターン間の隙間から露出する銅メッキ層３ｃ，４ｃをエッチング(公知のサブトラクティブ法)する。
【００２０】
その結果、図３(Ａ)に示すように、コア基板２の表面２ａおよび裏面２ｂに、上記レジストのパターンに倣った表面配線層８または裏面配線層９が形成される。この表面配線層８や裏面配線層９の厚みは約１５μｍである。尚、充填樹脂７の表面の真上にビア導体を形成しない場合には、上記蓋メッキを省いても良い。次に、図３(Ｂ)に示すように、表面配線層８および裏面配線層９を形成したコア基板２における裏面２ｂおよび裏面配線層９の下に、エポキシ樹脂を主成分とする厚みが約２５μｍのソルダーレジスト層(絶縁層)１１を形成する。
そして、図３(Ｃ)に示すように、一対のコア基板２，２を、それぞれのソルダーレジスト層１１を対向させ、離型シートｒを挟んで積層し且つ固定する。
かかる離型シートｒには、例えば一対のフィルム間に熱可塑性樹脂からなるクッション材を挟み且つその周縁で上記フィルムにより密封したシート状のものが用いられる。尚、上記クッション材には、柔軟性(弱い弾性)を有する熱可塑性樹脂(商品名：パコタンプラス)を用いる。また、かかるクッション材には、ＰＥＴフィルムや、フッ素樹脂(テフロン：登録商標)シートなどを使用しても良い。
【００２１】
次いで、図４(Ａ)に示すように、何れかのコア基板２の表面２ａの上方に、絶縁層１０を形成し且つ表面配線層８上の所定の位置にフィルドビア導体１２を形成する。これ以降は、ビルドアップ層ＢＵを絶縁層１０など共に形成する絶縁層１６、配線層１４，２０、フィルドビア導体１８、ソルダーレジスト層２２を公知のビルドアップ工程(セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる絶縁層の形成、フォトリソグラフィ技術など)により形成する(ビルドアップ工程)。また、配線層２０上には、第１主面２３よりも高く突出するハンダバンプ２４を複数形成する。
尚、残りのコア基板２の表面２ａの上方にも、上記同様にしてビルドアップ層ＢＵなどを形成する。また、以上のビルドアップ工程は、複数のコア基板２を有する一対のパネル(多数個取り用パネル)を互いに積層した状態で行っても良い。
【００２２】
そして、図４(Ｂ)に示すように、離型シートｒを除去して個別に分離したビルドアップ層ＢＵなどを有するコア基板２の裏面２ｂ下におけるソルダーレジスト層１１に対しレーザ加工などを行って、かかるソルダーレジスト層１１における所定の位置に開口部１５を形成する。裏面配線層９から延び且つ開口部１５内から第２主面１３側に露出する配線１７は、その表面にＮｉメッキ膜およびＡｕメッキ膜が被覆され、当該配線基板１自体を搭載する図示しないマザーボードなどのプリント基板との接続端子となる。これにより、図４(Ｂ)に示すように、前記ＩＣチップ２５を実装する直前の配線基板１を得ることができる。
【００２３】
以上のような配線基板１の製造方法によれば、表面配線層８におけるコア基板２との接触面３ａの表面粗さは、裏面配線層９におけるコア基板２との接触面４ａの表面粗さよりも小さくされている。このため、裏面配線層９は、表面配線層８よりも高いピール強度によりコア基板２に密着し、その電気的特性が安定すると共に、コア基板２の裏面２ｂの中央付近に向けて収縮しようとする応力を有する。これにより、コア基板２の表面２ａ上方に、絶縁層１０，１６および配線層１４，２０からなるビルドアップ層ＢＵを形成しても、第１主面２３側が凹む反りをなくすか、小さくできる。しかも、一対のコア基板２，２を積層した状態でビルドアップ工程を行うため、上記反りを抑えて平坦としたビルドアップ層ＢＵを一層確実に形成することができる。従って、反り変形がなく、平坦なビルドアップ層ＢＵを有すると共に、ＩＣチップ２５などの実装も容易に行え且つ信頼性の安定した配線基板１を確実に提供することができる。
【００２４】
図５(Ａ)は、前記配線基板１の応用形態の配線基板１ａにおける断面を示す。配線基板１ａは、図５(Ａ)に示すように、多層基板のコア基板Ｋと、かかるコア基板Ｋの表面２６ａに形成した表面配線層８と、コア基板Ｋの表面２６ａの上方に形成したビルトアップ層ＢＵと、コア基板Ｋの裏面２７ａに形成した裏面配線層９と、を備えている。
図５(Ａ)に示すように、コア基板Ｋは、絶縁層２と、その表面２ａや裏面２ｂ上に形成した配線層２８，２９と、これらの上に形成した絶縁層２６，２７と、からなる多層基板である。絶縁層２は、平面視がほぼ正方形で且つ厚みが５００μｍ未満のガラスクロスまたはガラス繊維入りのエポキシ樹脂からなる。
また、配線層２８，２９は、厚さ１０数μｍの銅メッキ層であり、絶縁層２６，２７は、ガラスフィラなどの無機フィラを含む厚さ数１０μｍのエポキシ系樹脂からなる。かかるコア基板Ｋ全体の厚みは、約６００〜８００μｍである。
【００２５】
図５(Ｂ)に示すように、配線層２８および表面配線層８は、絶縁層２，２６の表面２ａ，２６ａとの接触面２８ａ，８ａの表面粗さ(Ｒｚ)が３〜７μｍと比較的平滑である。一方、図５(Ｃ)に示すように、配線層２９および裏面配線層９は、絶縁層２，２７の裏面２ｂ，２７ｂとの接触面２９ａ，９ａの表面粗さ(Ｒｚ)が６〜１０μｍと比較的粗である。表面配線層８などの接触面２８ａ，８ａと裏面配線層９などの接触面２９ａ，９ａとの表面粗さ(Ｒｚ)の差は３〜７μｍである。この結果、配線層２９および裏面配線層９は、絶縁層２，２７に高いピール強度をもって密着するため、コア基板Ｋを、その裏面２７ｂの中央部付近に引っ張る収縮応力を生じると共に、それらの電気的特性も安定し易くなる。
【００２６】
図５(Ａ)に示すように、コア基板Ｋの表面２６ａ上方には、前記と同様の表面配線層８、ビルドアップ層ＢＵ、ソルダーレジスト層２２、およびハンダバンプ２４が形成され、コア基板Ｋの裏面２７ａ下方には、前記同様の裏面配線層９、ソルダーレジスト層１１、開口部１５、および配線１７が形成されている。
以上のような配線基板１ａを得るには、絶縁層２の表面２ａおよび裏面２ｂに予め貼り付けた異なる表面粗さの銅箔に対し、フォトリソグラフィ技術を施し、配線層２８，２９を形成した後、これらの上にエポキシ系樹脂のフイルムを貼り付けて絶縁層２６，２７を形成し、先ずコア基板Ｋを形成する。
【００２７】
次に、図５(Ａ)に示すように、コア基板Ｋの所定の位置に、前記同様のスルーホール５、スルーホール導体６、および充填樹脂７を形成する。この際、スルーホール導体６は、その中間で配線層２８，２９とそれぞれ接続される。
上記コア基板Ｋの表面２６ａに、表面粗さの小さい銅箔を貼り付けた後、この上に電解銅メッキを施し且つフォトリソグラフィ技術により、前記同様の厚みを有する表面配線層８を形成する。また、コア基板Ｋの裏面２７ｂにも、予め表面粗さの大きな銅箔を貼り付け、且つ表面２６ａにメッキガード(例えばドライフィルムなど)を施した後、電解銅メッキなどを施して、裏面配線層９を形成する。この後は、前記図４(Ａ)に示したビルドアップ工程などを施すことにより、図５(Ａ)に示す配線基板１ａが得られる。
以上のような配線基板１ａによれば、前記配線基板１と同様の平坦なビルドアップ層ＢＵが得られると共に、コア基板Ｋにも配線層２８，２９が内蔵されているため、内部の配線密度を高くすることができる。
【００２８】
図６(Ａ)は、異なる形態の配線基板３０における主要部の断面を示す。かかる配線基板３０は、図６(Ａ)に示すように、多層基板のコア基板Ｋ、その表面３７に形成した表面配線層５０、コア基板Ｋの表面３７の上方に形成したビルドアップ層ＢＵ、コア基板Ｋの裏面３４に形成され且つ表面配線層５０よりも厚い裏面配線層５１、およびコア基板Ｋの裏面３４側に開口する凹部３１、を含む。
コア基板Ｋは、比較的厚肉の第１の絶縁層３２および比較的薄肉の第２の絶縁層３６から形成される。第１の絶縁層３２は、表面３３および裏面３４を有する厚さが約８００μｍのガラス−エポキシ樹脂からなり、その中央付近には、凹部３１が穿設されている。第２の絶縁層３６は、表面３７および裏面３８を有する厚さ約２００μｍのガラス−エポキシ樹脂からなり、その中央付近には、直径約１００μｍのスルーホール４７が複数貫通する。スルーホール４７の内側には、銅メッキ製のスルーホール導体４８と充填樹脂４９とが形成されている。
【００２９】
図６(Ａ)に示すように、第１の絶縁層３２と第２の絶縁層３６とは、厚みが約６０μｍの接着性を有するプリプレグ(接着層)４０を介して貼り合わされることにより、積層されている。尚、凹部３１は、予め第１の絶縁層３２をプレス加工して形成され、平面視で縦・横それぞれ約１４ｍｍずつのほぼ正方形を呈する。図６(Ａ)の左右に示すように、上記凹部３１の周囲における第１の絶縁層３２および第２の絶縁層３６には、直径が約１００μｍの複数のスルーホール４３が貫通すると共に、各スルーホール４３の内側には、銅メッキ製で長いスルーホール導体４４および充填樹脂４５が形成されている。
【００３０】
また、図６(Ａ)に示すように、第２の絶縁層３６の裏面３８には、所定パターンを有して銅製で且つ厚みが約１５μｍである銅メッキ製の配線層４１，４６が形成され、配線層(電子部品接続配線)４６はスルーホール導体４８の下端と、配線層４１はスルーホール導体４４の中間と接続されている。第１の絶縁層３２の表面３３にも、上記同様の所定パターンおよび厚みを有する銅メッキ製の配線層４２が形成され、且つスルーホール導体４４の中間と接続されている。
更に、図６(Ａ)に示すように、コア基板Ｋの表面３７には、所定パターンを有し銅メッキ製で厚みが約１５〜２５μｍ(本実施形態では２０μｍ)の表面配線層５０が形成され、スルーホール導体４４，４８の上端と接続されている。かかる表面配線層５０は、図６(Ｂ)に示すように、第２の絶縁層３６の表面３７に予め貼り付けた銅箔の上に銅メッキ層を形成したもので、第２の絶縁層３６に面接触する接触面５０ａの表面粗さ(Ｒｚ)が３〜７μｍと比較的平滑である。
【００３１】
図６(Ａ)に示すように、コア基板Ｋの表面３７と配線層５０との上方には、エポキシ系樹脂の絶縁層５４，６０および配線層５８，６４を交互に積層したビルドアップ層ＢＵが形成される。絶縁層５４，６０には、表面配線層５０、配線層５８，６４の間を相互に接続するフィルドビア導体５６，６２が形成される。絶縁層６０および配線層６４の上には、最上層のソルダーレジスト層(絶縁層)６６が形成される。尚、絶縁層５４などの厚みは約３０μｍで、ソルダーレジスト層６６の厚みは約２５μｍである。
図６(Ａ)に示すように、配線層６４上の所定の位置には、第１主面(表面)６７よりも高く突出する複数のハンダバンプ(ＩＣチップ接続端子)６８が個別に形成される。かかるハンダバンプ６８は、第１主面６７上に実装する図示しないＩＣチップ(半導体素子)の接続端子と個別に接続される。上記バンプ６８は、Ｓｎ−Ａｇ系、Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系など(本実施形態ではＳｎ−Ａｇ系)の低融点合金からなる。
【００３２】
また、図６(Ａ)に示すように、第１の絶縁層３２および第２の絶縁層３６により形成される凹部３１には、複数のチップコンデンサ(電子部品)７０が実装される。上記コンデンサ７０は、両側面の上端および下端に突出する電極７２を図６(Ａ)の前後方向に沿って複数有し、例えばチタン酸バリウムを主成分とする誘電体層および内部電極となるＮｉ層を交互に積層したセラミックスコンデンサで、３．２ｍｍ×１．６ｍｍ×０．７ｍｍのサイズである。かかるコンデンサ７０の上端の電極７２は、図示しないハンダを介してスルーホール導体４８の下端に位置する配線層４６と接続されている。一方、コンデンサ７０における下端の電極７２は、裏面配線層５１とほぼ同じ高さに位置する。
【００３３】
図６(Ａ)に示すように、コア基板Ｋの裏面３４には、厚さ約２０μｍの裏面配線層５１がほぼ全面に形成される。裏面配線層５１は、第１の絶縁層３２の裏面３４に予め貼り付けた銅箔上に銅メッキ層を形成したもので、図６(Ｃ)に示すように、第１の絶縁層３２に接触する接触面５１ａの表面粗さ(Ｒｚ)が６〜１０μｍと比較的粗で且つ表面配線層５０の接触面５０ａよりも３〜７μｍ粗である。図６(Ａ)に示すように、コア基板Ｋの裏面３４と裏面配線層５１の下側には、前記同様の厚みを有するソルダーレジスト層(絶縁層)５２が形成され、裏面配線層５１から延び且つ第２主面６９側に開口する開口部５３の底部には配線５１ａが露出する。かかる配線５１ａは、表面にＮｉおよびＡｕメッキ膜が被覆され、当該配線基板３０自体を搭載する図示しないマザーボードなどのプリント基板との接続端子として活用される。尚、配線５１ａには、ハンダボールや銅系または鉄系合金からなるピンなどを接合しても良い。また、前記コンデンサ７０の下端の電極７２も、ハンダボールなどを介してマザーボードなどと接続しても良い。
【００３４】
以上のような配線基板３０によれば、前記配線基板１，１ａと同様に平坦なビルドアップ層ＢＵが得られ、且つ裏面配線層５１の電気的特性が安定すると共に、コア基板Ｋの凹部３１にチップコンデンサ７０が実装されているため、第１主面６７上に実装するＩＣチップなどとの配線経路を短くでき、クロストークノイズを低減し、安定した導通が取れる。また、上記チップコンデンサ７０を直にプリント基板などに接続することも容易となる。
尚、前記凹部３１の面積は、平面視においてコア基板Ｋの約４０％以下の面積比とすることが、表面粗さが異なる表面配線層５０および裏面配線層５１による前記効果を得る上で望ましい。また、凹部３１内で各チップコンデンサ７０を、その下端の電極７２を除いて埋め込み樹脂によりモールドして内蔵しても良い。
【００３５】
本発明は以上において説明した形態に限定されるものではない。
前記コア基板Ｋは、単一の絶縁層からなるものとし、その裏面側に開口する凹部３１をルータ(座ぐり)加工により形成したものを用いても良い。
前記コア基板２やコア基板Ｋの絶縁層３２，３６の材質は、前記ガラス−エポキシ樹脂系の複合材料の他、ビスマレイミド・トリアジン(ＢＴ)樹脂、エポキシ樹脂、同様の耐熱性、機械強度、可撓性、加工容易性などを有するガラス織布や、ガラス織布などのガラス繊維とエポキシ樹脂、ポリイミド樹脂、またはＢＴ樹脂などの樹脂との複合材料であるガラス繊維−樹脂系の複合材料を用いても良い。あるいは、ポリイミド繊維などの有機繊維と樹脂との複合材料や、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることも可能である。
【００３６】
また、前記表面配線層８などや、スルーホール導体６などの材質は、前記Ｃｕの他、Ａｇ、Ｎｉ、Ｎｉ−Ａｕ系などにしても良く、あるいは、これら金属のメッキ層を用いず、導電性樹脂を塗布するなどの方法により形成しても良い。
更に、前記絶縁層１０，１６などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性等を有するポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることもできる。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹脂をロールコータにより塗布する方法を用いることもできる。尚また、絶縁層に混入するガラス布またはガラスフィラの組成は、Ｅガラス、Ｄガラス、Ｑガラス、Ｓガラスの何れか、またはこれらのうちの２種類以上を併用したものとしても良い。
【００３７】
また、ビア導体は、前記フィルドビア導体１２などでなく、内部が完全に導体で埋まってない逆円錐形状のコンフォーマルビア導体とすることもできる。あるいは、各ビア導体の軸心をずらしつつ積み重ねるスタッガードの形態でも良いし、途中で平面方向に延びる配線層が介在する形態としても良い。
また、前記凹部３１に実装または内蔵する電子部品は、１つのみでも良い。逆に、多数の配線基板３０を含む多数個取りの基板(パネル)内における製品単位１個内に、複数の凹部３１を形成しても良い。更に、複数のチップ状電子部品を互いの側面間で予め接着したユニットとし、これを凹部３１内に実装することもできる。また、チップ状電子部品には、前記チップコンデンサ７０などの他、チップ状のインダクタ、抵抗、フィルタなどの受動部品や、トランジスタ、半導体素子、ＦＥＴ、ローノイズアンプ(ＬＮＡ)などの能動部品、あるいはＳＡＷフィルタ、ＬＣフィルタ、アンテナスイッチモジュール、カプラ、ダイプレクサ、ＩＣチップ、半導体集積回路なども含まれる。しかも、互いに異種の電子部品同士を配線基板３０の同じ凹部３１内に併せて実装することも可能である。
【００３８】
【発明の効果】
以上に説明した本発明の配線基板(請求項１)によれば、裏面配線層は、表面配線層に比べてコア基板と強固に密着し且つその中央部付近に向って収縮し易くなる。この結果、裏面配線層の電気的特性が安定する。また、コア基板の表面に形成した表面配線層およびビルドアップ層を形成する複数の配線層および複数の絶縁層からなる表面側と、コア基板の裏面に形成した裏面配線層およびソルダーレジスト層からなる裏面側との熱膨張の差をなくすか、小さくできる。従って、配線基板全体が、ビルドアップ層寄りに反って中央付近が凹む事態を防止または抑制できるため、ビルドアップ層を平坦にでき、且つその内部の複数の配線層もファインパターンとなる。しかも、配線基板の第１主面上に実装すべきＩＣチップや半導体素子なども容易に実装可能となる。
【００３９】
一方、本発明の配線基板の製造方法(請求項３)によれば、裏面配線層が表面配線層に比べてコア基板と強固に密着し、裏面配線層の電気的特性が安定すると共に、平坦で且つファインパターンの配線層を含むビルドアップ層を有する配線基板を、確実に提供可能となる。
更に、請求項４の配線基板の製造方法によれば、前記配線基板を一層効率良く製造することが可能となる。
【図面の簡単な説明】
【図１】  (Ａ)は本発明の配線基板における主要部を示す断面図、(Ｂ)，(Ｃ)は(Ａ)中の一点鎖線部分Ｂ，Ｃの拡大図。
【図２】  (Ａ)〜(Ｃ)は図１(Ａ)の配線基板の製造方法における各工程を示す概略図、(α)，(β)は(Ａ)中の一点鎖線部分α，βの拡大図。
【図３】  (Ａ)〜(Ｃ)は図２(Ｃ)に続く各製造工程を示す概略図。
【図４】  (Ａ)は図３(Ｃ)に続く製造工程を示す概略図、(Ｂ)は得られた配線基板を示す概略断面図。
【図５】  (Ａ)は図１(Ａ)の配線基板の応用形態である配線基板の主要部を示す断面図、(Ｂ)，(Ｃ)は(Ａ)中の一点鎖線部分Ｂ，Ｃの拡大図。
【図６】  (Ａ)は異なる形態の配線基板における主要部を示す断面図、(Ｂ)，(Ｃ)は(Ａ)中の一点鎖線部分Ｂ，Ｃの拡大図。
【符号の説明】
１，１ａ，３０……………………………配線基板
２，Ｋ………………………………………コア基板
２ａ，２６ａ，３７………………………表面
２ｂ，２７ｂ，３４………………………裏面
３，４………………………………………銅箔(金属箔)
３ａ,４ａ，８ａ,９ａ,５０ａ,５１ａ…接触面
８，５０……………………………………表面配線層
９，５１……………………………………裏面配線層
１０，１６，５４，６０…………………絶縁層
１４，２０，５８，６４…………………配線層
ＢＵ…………………………………………ビルドアップ層
【図１】
0003786894.tif 000002
【図２】
0003786894.tif 000003
【図３】
0003786894.tif 000004
【図４】
0003786894.tif 000005
【図５】
0003786894.tif 000006
【図６】
0003786894.tif 000007