(57)【特許請求の範囲】
【請求項１】
スイッチの端子電圧が信号として入力され、この信号から前記スイッチの作動状態を読取る演算処理部と、前記端子電圧を前記演算処理部の入力端子に入力するための入力回路とを有するコントローラにおいて、
前記入力回路が、
前記信号としての端子電圧を生じさせる電圧又は電流を前記スイッチに印加又は通電するための第１の通電ラインと、
前記スイッチの接点を活性化させる電圧又は電流を前記スイッチに印加又は通電するための第２の通電ラインと、
前記第１の通電ラインに設けられ、前記演算処理部の制御により動作して前記第１の通電ラインを導通状態又は非導通状態とする第１のスイッチング素子と、  前記第２の通電ラインに設けられ、前記演算処理部の制御により動作して前記第２の通電ラインを導通状態又は非導通状態とする第２のスイッチング素子とを備えるとともに、
前記演算処理部に安定化された電源電圧を供給するための電源回路を備え、
前記スイッチのグランド側端子がグランドに直接接続されるとともに、前記スイッチの電源側端子が前記演算処理部の入力端子に接続されて、前記スイッチの電源側端子の電圧が前記信号として前記演算処理部に入力される構成とされ、
前記第１の通電ライン及び第２の通電ラインは、前記電源回路の出力側と前記スイッチの電源側端子とを、それぞれが接続する回路であることを特徴とするコントローラ。
【請求項２】
前記演算処理部の制御により前記第１のスイッチング素子を作動させて前記第１の通電ラインを導通状態とするタイミングと、前記演算処理部の制御により前記第２のスイッチング素子を作動させて前記第２の通電ラインを導通状態とするタイミングとを異ならせた
ことを特徴とする請求項１に記載のコントローラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スイッチの端子電圧が信号として入力され、この信号から前記スイッチの作動状態を読取る演算処理部を有するコントローラに係り、前記信号の入力動作や読取り判定の信頼性向上が実現できるとともに、省電力化が図れるコントローラに関する。
【０００２】
【従来の技術】
例えば、自動車搭載用コントローラは、コネクタを介して外部に接続されるスイッチのＯＮ／ＯＦＦ信号（Ｌレベル又はＨレベル）を入力回路により入力し、内部のＣＰＵやその他のＩＣなどの演算処理部で論理判定や演算を行って、被制御装置に対して所定の出力を行うものである。
図４は、このようなコントローラの従来の入力回路の一例を示す図である。
ここで、符号ＳＷで示すものがスイッチの接点であり、このスイッチＳＷは、コントローラに対してなんらかの情報をＯＮ／ＯＦＦ信号として入力するもので、例えば車両の運転者が操作する操作部（ボタン等）に連動して開閉する接点よりなるものでもよいし、例えば車両におけるなんらかの状態を検出するセンサの出力部としての接点よりなるものでもよい。
【０００３】
また、符号１で示すものは、演算処理部であるＣＰＵ１である。このＣＰＵ１は、電源入力端子２と、入力回路制御信号を出力する出力端子３と、スイッチＳＷの端子電圧が入力されるＳＷ入力端子４と、グランド端子５とを備える。なおＣＰＵ１は、その他にも、例えば車両の装置を制御するための制御信号を出力する出力端子などを当然に備えるが、それらについては本発明に無関係であるので、説明を省略する。
【０００４】
ＣＰＵ１の電源入力端子２には、この場合電源回路６により安定化された電源電圧が入力されており、またこの電源回路６の入力側は、電流の逆流防止用のダイオード７とコネクタ８とを介して、バッテリーなどの電源９に接続されている。
また、ＣＰＵ１のＳＷ入力端子４は、信号入力用の抵抗１０と、電流の逆流防止用のダイオード１１と、コネクタ１２とを介して、スイッチＳＷの一方の端子に接続されている。
また、ＣＰＵ１のグランド端子５は、コネクタ１３を介して、スイッチＳＷの他方の端子とともにグランドに接続されている。
【０００５】
そして、電源回路６の出力側（ＣＰＵ１の電源入力端子２）と、ＣＰＵ１のＳＷ入力端子４（正確には、ダイオード１１のアノード側）との間は、通電ライン２０（第１の通電ライン）により接続されている。
通電ライン２０上には、電源側より、トランジスタＴＲ１（第１のスイッチング素子）と、プルアップ抵抗２１とが、順次接続されている。この場合トランジスタＴＲ１は、ＰＮＰ型のもので、そのエミッタ端子が電源側に、コレクタ端子がプルアップ抵抗２１に接続されている。また、このトランジスタＴＲ１のベース端子は、抵抗２２を介してエミッタ端子に接続されているとともに、抵抗２３を介してＣＰＵ１の出力端子３に接続されており、ＣＰＵ１の出力端子３の電圧がＣＰＵ１の動作によりＯＦＦ（Ｌレベル）になると、トランジスタＴＲ１のスイッチング動作によりそのエミッタ端子とコレクタ端子が導通する。
【０００６】
なお、上記通電ライン２０は、スイッチＳＷの端子電圧を生じさせるためにスイッチＳＷに電圧を印加するラインであって、その導通状態は、トランジスタＴＲ１を介したＣＰＵ１の制御により切換えられる。つまりＣＰＵ１は、省電力のために、スイッチＳＷの作動状態を読み込む必要のあるタイミング（通常は、一定周期毎）に、一時的にトランジスタＴＲ１を作動させて通電ライン２０を導通状態とし、この際のＳＷ入力端子４の電圧からスイッチＳＷの作動状態を読み取る（即ち、入力判定を行う）。
この場合具体的には、ＳＷ入力端子４の電圧がＯＮ（しきい値を越えたＨレベル）であれば、スイッチＳＷが開状態にあると判定できるし、ＳＷ入力端子４の電圧がＯＦＦ（しきい値以下のＬレベル）であれば、スイッチＳＷが閉状態にあると判断できる。なぜなら、スイッチＳＷが閉じると、導通ライン２０より、スイッチ経路（この場合、コネクタ１２及びスイッチＳＷよりなる経路）を経由してグランド側に電流が流れるため、スイッチＳＷやコネクタ１２の接点の電圧降下が一定の低い値である限り、ＳＷ入力端子４の電圧はほぼグランドレベルとなるからである。
【０００７】
【発明が解決しようとする課題】
ところで、この種のコントローラに接続されるスイッチ（例えば、上記スイッチＳＷ）やその接続のためのコネクタ（例えば、上記コネクタ１２）は、定格電流が過大な大電流用の部品が流用されたり、車室外に配置されるなど使用環境が悪い場合がある。このような場合には、スイッチの接点に酸化膜（絶縁膜）が発生して接触信頼性が低下し易いため、これを防止するためには、スイッチやコネクタに大電流を流すことが必要である。すなわち、図４に示す構成であれば、プルアップ抵抗２１の抵抗値を下げて、スイッチＳＷが閉じた時に導通ライン２０より上記スイッチ経路を流れる電流の量を増やす必要がある。
しかし、このように単純にスイッチ経路の電流を増加させると、以下のような問題がある。
【０００８】
（１）暗電流が増加して省電力を図る上での支障になる。なお暗電流とは、スイッチからの入力信号の変化がなく、コントローラが動作する必要がない場合に、ＣＰＵを低消費電力モードにした時にコントローラに流れる電流のことで、バッテリー保護のためには、なるべく小さく抑える必要がある。暗電流は、ＣＰＵ以外のＩＣや入力スイッチの数によっても変化するが、スイッチ経路に流れるものが暗電流増加の主な要因となる。
【０００９】
（２）スイッチ等の電圧降下が増加して誤入力（前述の入力判定の誤り）が生じる可能性が高まる。つまり、電圧降下は、電流値に比例するため、例えば図４においてスイッチ経路の電流を増加させると、スイッチＳＷやコネクタ１２などにおける電圧降下がその分高まり、スイッチＳＷが閉状態の場合のＳＷ入力端子４の電圧が比較的高くなって、前述の入力判定においてスイッチＳＷが閉状態にあるのに開状態にあるとＣＰＵ１で判定してしまう誤判定が生じ易くなる。
【００１０】
なお、このような問題を解消するために、例えば図５に示すように、別個のプルアップ抵抗３１（大電流用の抵抗値の低いもの）を有する第２の通電ライン３０を設け、ＣＰＵの制御とは無関係な特定の条件（図５の場合には、イグニションスイッチＩＧＳＷの閉操作）で、この第２の通電ライン３０を介してスイッチＳＷに電圧を印加する構成が考えられる。
この構成であれば、前記特定の条件が成立していない場合には、スイッチ経路に大電流が流れないため、暗電流を低く維持できるし、前記特定の条件が定期的に成立すれれば、スイッチＳＷやコネクタ１２の接点活性（酸化膜発生の防止）が実現できる。
【００１１】
しかし、前記特定の条件が長時間成立しない場合には、スイッチＳＷ等の接点活性が図れずに酸化膜が発生し、スイッチＳＷが閉状態となっても接点間が導通せずに、入力判定がなされなくなる恐れがある。また、前記特定の条件が成立していてスイッチＳＷが閉状態となっている場合には、スイッチ経路に常に大電流が連続的に流れるため、スイッチＳＷ等の電圧降下により前述した誤判定が生じる可能性もあり、やはり信頼性の点で十分でない。
またこの構成では、前記特定の条件が成立していてスイッチＳＷが閉状態となっている場合には、スイッチ経路に常に大電流が連続的に流れるため、省電力化の点でも限界があるという問題もある。
【００１２】
そこで本発明は、スイッチの端子電圧が信号として入力され、この信号から前記スイッチの作動状態を読取る演算処理部と、前記端子電圧を前記演算処理部の入力端子に入力するための入力回路とを有するコントローラにおいて、前記信号の入力動作や読取り判定の信頼性向上や、暗電流の低減を含む省電力化が、高度に実現できるコントローラを提供することを目的としている。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明による請求項１記載のコントローラは、スイッチの端子電圧が信号として入力され、この信号から前記スイッチの作動状態を読取る演算処理部と、前記端子電圧を前記演算処理部の入力端子に入力するための入力回路とを有するコントローラにおいて、
前記入力回路が、
前記信号としての端子電圧を生じさせる電圧又は電流を前記スイッチに印加又は通電するための第１の通電ラインと、
前記スイッチの接点を活性化させる電圧又は電流を前記スイッチに印加又は通電するための第２の通電ラインと、
前記第１の通電ラインに設けられ、前記演算処理部の制御により動作して前記第１の通電ラインを導通状態又は非導通状態とする第１のスイッチング素子と、  前記第２の通電ラインに設けられ、前記演算処理部の制御により動作して前記第２の通電ラインを導通状態又は非導通状態とする第２のスイッチング素子とを備えるとともに、
前記演算処理部に安定化された電源電圧を供給するための電源回路を備え、
前記スイッチのグランド側端子がグランドに直接接続されるとともに、前記スイッチの電源側端子が前記演算処理部の入力端子に接続されて、前記スイッチの電源側端子の電圧が前記信号として前記演算処理部に入力される構成とされ、
前記第１の通電ライン及び第２の通電ラインは、前記電源回路の出力側と前記スイッチの電源側端子とを、それぞれが接続する回路であることを特徴とする。
【００１６】
また請求項２記載のコントローラは、前記演算処理部の制御により前記第１のスイッチング素子を作動させて前記第１の通電ラインを導通状態とするタイミングと、前記演算処理部の制御により前記第２のスイッチング素子を作動させて前記第２の通電ラインを導通状態とするタイミングとを異ならせたことを特徴とする。
【００１７】
【発明の実施の形態】
以下、まず比較例を説明した後、本発明の実施の形態の一例（形態例）を図面に基づいて説明する。なお、図４に示す従来と同様の構成要素については、同符号を使用して重複する説明を省略する。
（比較例）
比較例のコントローラの入力回路は、図１に示すように、通電ライン２０（第１の通電ライン）とは別個の通電ライン４０（第２の通電ライン）を備え、ＣＰＵ１ａの制御で、この通電ライン４０を介して接点活性化のための電圧をスイッチＳＷに定期的に印加するものである。
本例のＣＰＵ１ａは、入力回路制御信号を出力する出力端子として、二つの端子（第１出力端子３ａ，第２出力端子３ｂ）を備え、このうち、第１出力端子３ａが前述のトランジスタＴＲ１（第１のスイッチング素子）のベース端子に接続されている。
【００１８】
また通電ライン４０は、電源回路６の入力側とスイッチＳＷの端子（ダイオード１１のカソード側）とを接続する回路であり、この通電ライン４０上には、電源側より、トランジスタＴＲ２（第２のスイッチング素子）と、プルアップ抵抗４１とが、順次接続されている。この場合トランジスタＴＲ２は、ＰＮＰ型のもので、そのエミッタ端子が電源側に、コレクタ端子がプルアップ抵抗４１に接続されている。また、このトランジスタＴＲ２のベース端子は、抵抗４２を介してエミッタ端子に接続されているとともに、抵抗４３及びインバータ（ＮＯＴ回路）４３ａを介してＣＰＵ１ａの第２出力端子３ｂに接続されており、インバータ４３ａの出力電圧がＣＰＵ１ａの信号（第２出力端子３ｂの電圧）によりＯＦＦ（Ｌレベル）になると、トランジスタＴＲ２のスイッチング動作によりそのエミッタ端子とコレクタ端子が導通する。
なお、上記通電ライン４０のプルアップ抵抗４１の抵抗値は、通電ライン２０のプルアップ抵抗２１に比較して小さくなっており、通電ライン４０を経由して接点活性に十分な大電流が流せるようになっている。
【００１９】
そして本例のＣＰＵ１ａは、各出力端子から図３に示すタイミングで入力回路の制御信号（各トランジスタの駆動信号）を出力するようにプログラミングされている。
即ちＣＰＵ１ａは、第１出力端子３ａの電圧を、ＣＰＵ１ａの入力信号読取りタイミングに対応した一定の短周期Ｆ１（例えば、１０ｍｓｅｃ〜２０ｍｓｅｃ程度）で一時的にＯＦＦして、トランジスタＴＲ１の駆動信号を出力する。なお、この駆動信号の１周期当りのＯＮ時間Ｔ１（即ち、端子３ａの電圧のＯＦＦ時間）は、ＣＰＵ１ａの信号読取りに要する十分な時間（例えば、１ｍｓｅｃ〜５ｍｓｅｃ程度）に設定すればよい。
【００２０】
またＣＰＵ１ａは、第２出力端子３ｂの電圧を、接点活性に必要十分な一定の長周期Ｆ２（例えば、１分〜１０分程度）で一時的にＯＮして、トランジスタＴＲ２の駆動信号を出力する。なお、この駆動信号の１周期当りのＯＮ時間Ｔ２（即ち、端子３ｂの電圧のＯＮ時間）は、接点活性に必要十分な値であって、トランジスタＴＲ１の駆動信号の１周期当りのＯＦＦ時間（Ｆ１−Ｔ１）よりも小さい値に設定されている。さらに、このトランジスタＴＲ２の駆動信号を出力する時期（電圧波形の位相）は、トランジスタＴＲ１の駆動信号の出力時期と異ならせてあり、各トランジスタの駆動信号が出力されている期間が重複しないようになっている。即ち、各トランジスタの駆動信号が同時に出力されることがない構成となっている。
【００２１】
以上説明したコントローラでは、入力信号読取りタイミングの期間には、通電ライン２０のトランジスタＴＲ１が作動するため、スイッチＳＷが開状態であれば、スイッチＳＷに適正な端子電圧が発生し、ＣＰＵ１ａはこの入力信号からスイッチＳＷが開状態であることを読取ることができる。また、スイッチＳＷが閉状態であれば、スイッチＳＷやコネクタ１２の接触信頼性が維持されている限り、端子電圧はグランドレベル（Ｌレベル）となり、ＣＰＵ１ａはこの入力信号からスイッチＳＷが閉状態であることを読取ることができる。
なおこの際、スイッチＳＷが閉状態である場合には、スイッチ経路に通電ライン２０を経由して電流が流れるが、この電流値はプルアップ抵抗２１により十分低く調整されているため、スイッチＳＷやコネクタ１２の電圧降下の値も十分低くなり、この電圧降下が大き過ぎてＣＰＵ１ａでの読取り判定に誤りが生じる可能性は極めて少ない。特に本例の場合には、通電ライン４０が導通状態とされるタイミングが前述の如く通電ライン２０のそれ（即ち、入力信号読取りタイミング）とは異なって設定されている。このため、入力信号読取り時に、通電ライン４０を経由してスイッチ経路に大電流が流れることが確実に回避され、スイッチＳＷ等の電圧降下増により読取り判定に誤りが生じる不具合はより信頼性高く回避される。
【００２２】
そして上記コントローラでは、通電ライン４０のトランジスタＴＲ２が上述の如くトランジスタＴＲ１とは独立に制御されることで、入力信号読取りタイミングとは無関係に、例えば１分〜１０分程度の比較的長周期で定期的にスイッチＳＷやコネクタ１２に電圧が印加され、スイッチＳＷが閉状態であればプルアップ抵抗４１で調整された大電流がスイッチＳＷやコネクタ１２に流れ、それら接点の活性化が十分になされる。このため、スイッチＳＷやコネクタ１２に大電流用の部品が流用されていたり、スイッチＳＷやコネクタ１２が車室外などの環境の悪い場所に設置されていても、それら接点における酸化膜発生を阻止して、それら接点の接触信頼性を高く維持できる。
【００２３】
したがって、上記コントローラによれば、スイッチ経路に流れる電流を全体として低く抑えて暗電流の低減化や省電力化を図りつつ、スイッチ等の接触信頼性を高く維持し、またスイッチ等の電圧降下増による誤入力の問題も回避して、スイッチからの信号の入力動作や読取り判定の信頼性向上を図ることができる。
なお図３は、スイッチＳＷが閉状態である場合における電流の変化を示している。本例の場合、通電ライン２０（トランジスタＴＲ１）を経由してスイッチ経路に流れる電流は図３の最上段に示すように変化し、通電ライン４０（トランジスタＴＲ２）を経由してスイッチ経路に流れる電流は図３の２段目に示すように変化し、結局、スイッチ経路に流れるトータルの電流は、図３の３段目に示すように変化する。このため、スイッチＳＷが閉状態においてスイッチ経路に流れるトータルの電流の平均は、図３の４段目に示すようになり、通電ライン４０（トランジスタＴＲ２）による通電動作をしない場合（図３の最下段）に対して僅かな増加ですむ。
【００２４】
これに対し、例えば、単純にプルアップ抵抗２１の抵抗値を下げることで、信頼性向上を図った場合には、通電ライン２０（トランジスタＴＲ１）を経由して読取りタイミング毎にスイッチ経路に流れる電流が大電流となるので、トータルの電流の平均は大幅に増加することになる。また図５に示すように、例えばイグニションスイッチＯＮ等の特定条件下、別の経路より大電流を流した場合には、この条件が超期間成立し続けた場合には、大電流が流れ続けることになり、トータルの電流の平均は著しく増加することになる。
【００２５】
（形態例）
次に、本発明の形態例について説明する。本例のコントローラの入力回路は、図２に示すように、通電ライン４０が、電源回路６の出力側とスイッチＳＷの端子側とを接続するように設けられている点に特徴を有する。即ちこの場合、通電ライン４０と通電ライン２０とが並列状に設けられている。なおこの場合には、インバータ４３ａが設けられておらず、トランジスタＴＲ２は、ＣＰＵ１ａの第２出力端子３ｂの電圧により直接制御され、比較例と同様のタイミングで作動する構成となっている。
本例の場合には、比較例と同様の効果に加えて、以下の様な効果を奏することができる。すなわち、通電ライン４０を経由して接点活性のために印加される前述の電圧や電流の値が、電源９の出力変動に関わらず、安定したものとなるため、暗電流を含む省電力化と信頼性の向上がより的確に実現できる。
【００２６】
というのは、前述の比較例のような態様であると、通電ライン４０を経由して接点活性のために印加される前述の電圧や電流の値は、電源９の出力電圧の変動に応じて変化するため、接点活性化を確実に行うためには、例えばその変動分を見込んだより大きな電流が流れるようにプルアップ抵抗４１の値を設定しておく必要がある。そしてこの場合には、電源９の出力電圧が十分高い場合には、逆に必要以上の電流が流れることになる。一方、このような高めの電流設定を行わなければ、接点活性のために流す電流を必要最低限に維持できるが、電源９の出力電圧が低下したときに、十分な電流を流せずに接点活性の効果が若干劣化することになる。
これに対し、本例の態様の場合には、電源回路６の出力電圧は常に略一定値に保たれるため、このような不具合がなく、暗電流を含む省電力化と信頼性の向上がより的確に実現できる。
【００２７】
なお本発明は、以上説明した形態例に限られず、各種態様が有り得る。例えば、以上の説明では、ＣＰＵの出力電圧やスイッチの端子電圧がＬレベルの状態を「ＯＦＦ」とし、Ｈレベルの状態を「ＯＮ」として説明したが、これに断定されるものではない。
【００２８】
【発明の効果】
本発明のコントローラでは、入力信号読取りタイミングで第１の通電ラインの第１のスイッチング素子を作動させることにより、第１の通電ラインを経由した通電又は電圧の印加によりスイッチに適正な端子電圧（Ｈレベル又はＬレベル）を発生させ、演算処理部でこの端子電圧からスイッチの作動状態を読取ることができる。
なおこの際、スイッチが閉状態である場合には、スイッチ経路に第１の通電ラインを経由して電流が流れるが、この電流値は第１の通電ラインの抵抗値の設定により十分低く調整できるため、スイッチやそのコネクタの電圧降下の値も十分低くなり、この電圧降下が大き過ぎて演算処理部での読取り判定に誤りが生じる可能性は少ない。
【００２９】
そして本コントローラでは、第２の通電ラインの第２のスイッチング素子を第１のスイッチング素子とは独立に制御することで、入力信号読取りタイミングとは無関係に、例えば１分〜１０分程度の比較的長周期で定期的にスイッチやそのコネクタに電圧を印加し、スイッチが閉状態であれば第２の通電ラインの抵抗値設定で調整された大電流をスイッチやそのコネクタに流し、それら接点の活性化を十分に遂行することができる。このため、スイッチやそのコネクタに大電流用の部品が流用されていたり、これら部品が車室外などの環境の悪い場所に設置されていても、それら接点における酸化膜発生を阻止して、それら接点の接触信頼性を高く維持できる。
【００３０】
したがって、本コントローラによれば、スイッチ経路に流れる電流を全体として低く抑えて暗電流の低減化や省電力化を図りつつ、スイッチ等の接触信頼性を高く維持し、またスイッチ等の電圧降下増による誤入力の問題も回避して、スイッチからの信号の入力動作や読取り判定の信頼性向上を図ることができる。
【００３１】
特に請求項２記載のように、第１のスイッチング素子を作動させて第１の通電ラインを導通状態とするタイミングと、第２のスイッチング素子を作動させて第２の通電ラインを導通状態とするタイミングとを異ならせた場合には、入力信号読取り時に、第２の通電ラインを経由してスイッチ経路に大電流が流れることが確実に回避され、スイッチ等の電圧降下増により読取り判定に誤りが生じる不具合をより信頼性高く回避できる。
【００３２】
また本発明のコントローラでは、第１の通電ライン及び第２の通電ラインが、電源回路の出力側とスイッチの電源側端子とを、それぞれが接続する回路である。このため、第２の通電ラインを経由して接点活性のために印加又は通電される電圧や電流の値が、電源の出力変動に関わらず安定したものとなるため、暗電流を含む省電力化と信頼性の向上がより的確に実現できる。
【図面の簡単な説明】
【図１】  コントローラの比較例を示す回路図である。
【図２】  コントローラの形態例を示す回路図である。
【図３】  コントローラのスイッチ経路に流れる電流波形の一例を示す図である。
【図４】  従来のコントローラを示す回路図である。
【図５】  改良したコントローラを示す回路図である。
【符号の説明】
１，１ａ  ＣＰＵ（演算処理部）
２０  通電ライン（第１の通電ライン）
４０  通電ライン（第２の通電ライン）
６  電源回路
８，１２，１３  コネクタ
９  電源
２１  プルアップ抵抗
４１  プルアップ抵抗
ＳＷ  スイッチ
ＴＲ１  トランジスタ（第１のスイッチング素子）
ＴＲ２  トランジスタ（第２のスイッチング素子）
【図１】
0003786155.tif 000002
【図２】
0003786155.tif 000003
【図３】
0003786155.tif 000004
【図４】
0003786155.tif 000005
【図５】
0003786155.tif 000006