(57)【特許請求の範囲】
【請求項１】
メモリ機能を有する液晶セルを用いた液晶表示装置において、液晶層を介して対向して配置される２枚の基板の一方の内面に、互いに直交する複数本のコモン電極及びゲート電極を有すると共に、前記コモン電極に平行した複数本のドレイン電極を有し、さらに、コモン電極及びゲート電極の交差部にメモリー機能を有する液晶セル及び前記ゲート電極とドレイン電極とに接続されコモン電極を介して前記液晶セルを制御するスイッチング素子を有する液晶パネルと、前記ゲート電極を駆動するデータ信号駆動回路と、前記コモン電極を駆動する走査信号駆動回路と、前記ドレイン電極を駆動する電圧レベル選択回路とを備え、表示情報として、表示データに応じて表示状態の変化する前記液晶セルの垂直方向のアドレスを指示するアドレス信号、水平方向のアドレスを指示するアドレス信号、及び、表示状態を示す表示データを用い、前記データ信号駆動回路と走査信号駆動回路とは、前記アドレスに基づいて液晶セルの１つを選択し、前記電圧レベル選択回路は、液晶セルの表示状態を変更可能とする電圧信号を前記ドレイン電極に出力することにより、表示状態が変化した位置の液晶セルの表示状態を変化させることを特徴とする液晶表示装置。
【請求項２】
前記データ信号駆動回路と走査信号駆動回路と電圧レベル選択回路とによる液晶セルの１つの制御は、前記走査信号駆動回路が、前記垂直方向のアドレスを指示するアドレス信号に対応するコモン電極に、走査ライン信号のアクティブ信号を印加し、前記データ信号駆動回路が、前記水平方向のアドレスを指示するアドレス信号に対応するゲート電極に、選択する液晶セルの表示データに応じた表示状態を記憶するように、同一の液晶セルに印加される前記走査ライン信号のアクティブ期間の前半または後半で前記スイッチング素子がオフ状態になるように、パルス幅を制御した電圧レベル制御信号を印加し、前記電圧レベル選択回路が、前記走査ライン信号のアクティブと非アクティブとの電位と同じ電位を基準電位として、前記走査ライン信号のアクティブ期間の前半と後半とで、オンレベルとオフレベルを持つ電圧レベルを前記ドレイン電極に印加することにより行われることを特徴とする請求項１記載の液晶表示装置の駆動方法。
【請求項３】
前記表示情報は、ある一定の周期で１フレーム分の表示データに応じて、全ての全液晶セルに表示状態を記憶していくリフレッシュ走査に対応した信号を、表示データに応じて表示状態の変化する前記液晶セルの垂直方向のアドレスを指示するアドレス信号、水平方向のアドレスを指示するアドレス信号、及び、表示状態を示す表示データに変換した情報、あるいは、ＣＰＵとＳＲＡＭとのインターフェース信号であるＳＲＡＭインターフェース信号であることを特徴とする請求項１記載の液晶表示装置。
【請求項４】
前記メモリー機能を有する液晶セルは、強誘電性液晶で構成される液晶セルであることを特徴とする請求項１または３記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置及びその駆動方法に係り、特に、メモリ機能を有する液晶セルを用いた液晶表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
明状態（透過率、大）及び暗状態（透過率、小）の２つの状態、すなわち、２つの異なる電圧が印加された状態を２つの表示状態として記憶することができるメモリー機能を有する液晶材料として、例えば、強誘電性液晶材料が知られている。強誘電性液晶を用いた液晶ディスプレイは、走査線数が増加してもコントラストの劣化がなく、フリッカのない高品位の画質を持った表示を行うことが可能なものである。また、強誘電性液晶を用いた液晶ディスプレイは、ＳＴＮやＴＮ液晶よりもそのスイッチング速度が速く、書き換え時における画像のボヤケを防止することができ、さらに、表示制御に制御信号の交流化が不要で、全画面のリフレッシュを常に行う必要のないものである。このため、強誘電性液晶を用いた液晶ディスプレイは、現在のコンピュータ・アプリケーションでは必須となっているマウス操作やウインドウ操作での応答性向上のために、また、動画の表示に使用して好適なものである。強誘電性液晶を液晶セルとして用いた液晶ディスプレイ（液晶表示装置）の駆動方法に関する従来技術として、例えば、小林駿介編著「カラー液晶ディスプレイ」（産業図書）ｐ９７〜ｐ１１３等に記載された技術が知られている。
【０００３】
図２は従来技術による液晶ディスプレイの画素構造を説明する図であり、以下、図２を参照して従来技術について説明する。図２において、１０１はデータ信号駆動回路、１０３は走査線信号駆動回路、１１〜３３は液晶セルである。
【０００４】
図２に示す従来技術による液晶ディスプレイは、単純マトリックス型のパネル構成であり、横方向の走査線と縦方向のデータ信号線との交点に、それぞれ液晶セル１１〜３３を形成して構成されている。このディスプレイは、走査信号駆動回路１０３から走査線に印加される走査電圧と、データ信号駆動回路１０１からデータ信号線に印加されるデータ電圧との電位差が液晶セルに印加されて駆動される。この電位差が正極性であって、ある閾値電圧を超えると液晶セルは明状態となり、その状態を記憶する。また、この液晶セルに、明状態を記憶させた時と逆極性であって、ある閾値電圧を超えた電圧を印加することにより暗状態を記憶させることができる。
【０００５】
前述の構造を持つ液晶ディスプレイの駆動方法の１つとして、常に一定のスピードで全画面を書き込んでいく「リフレッシュ走査」による方法がある。この方法は、走査信号駆動回路１０３が、表示を書き込む走査線を選択する選択電圧を印加し、データ信号駆動回路１０１が、選択された走査線の表示データに対応するように各液晶セルに対してデータ電圧を印加することにより、１走査線上の液晶セルへの書き込みを行うものである。走査信号駆動回路１０３は、順次走査線を選択し、この動作を繰り返すことにより、全画面の書き込みを行うことが可能となる。
【０００６】
【発明が解決しようとする課題】
前述した従来技術によるメモリー機能を有する液晶セルを用いた液晶表示装置は、線順次で走査線を駆動して表示を行うものであるため、１フレームに１度の割合で表示データに対応したデータ電圧が液晶セルに印加されている。このため、前述の従来技術による液晶表示装置は、静止画等の表示データが変化しないパターンを長時間表示する場合でも、電圧の印加を繰り返すために、余分な電力が消費されてしまうという問題点を有している。
【０００７】
本発明の目的は、前述した従来技術の問題点を解決し、表示のための電力の消費を著しく低減することができる液晶表示装置及びその駆動方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明によれば前記目的は、メモリ機能を有する液晶セルを用いた液晶表示装置において、液晶層を介して対向して配置される２枚の基板の一方の内面に、互いに直交する複数本のコモン電極及びゲート電極を有すると共に、前記コモン電極に平行した複数本のドレイン電極を有し、さらに、コモン電極及びゲート電極の交差部にメモリー機能を有する液晶セル及び前記ゲート電極とドレイン電極とに接続されコモン電極を介して前記液晶セルを制御するスイッチング素子を有する液晶パネルと、前記ゲート電極を駆動するデータ信号駆動回路と、前記コモン電極を駆動する走査信号駆動回路と、前記ドレイン電極を駆動する電圧レベル選択回路とを備え、表示情報として、表示データに応じて表示状態の変化する前記液晶セルの垂直方向のアドレスを指示するアドレス信号、水平方向のアドレスを指示するアドレス信号、及び、表示状態を示す表示データ用い、前記データ信号駆動回路と走査信号駆動回路とが、前記アドレスに基づいて液晶セルの１つを選択し、前記電圧レベル選択回路は、液晶セルの表示状態を変更可能とする電圧信号を前記ドレイン電極に出力することにより、表示状態が変化した位置の液晶セルの表示状態を変化させることにより達成される。
【０００９】
また、前記目的は、前記データ信号駆動回路と走査信号駆動回路と電圧レベル選択回路とによる液晶セルの１つの制御を、前記走査信号駆動回路が、前記垂直方向のアドレスを指示するアドレス信号に対応するコモン電極に、走査ライン信号のアクティブ信号を印加し、前記データ信号駆動回路が、前記水平方向のアドレスを指示するアドレス信号に対応するゲート電極に、選択する液晶セルの表示データに応じた表示状態を記憶するように、同一の液晶セルに印加される前記走査ライン信号のアクティブ期間の前半または後半で前記スイッチング素子がオフ状態になるように、パルス幅を制御した電圧レベル制御信号を印加し、前記電圧レベル選択回路が、前記走査ライン信号のアクティブと非アクティブとの電位と同じ電位を基準電位として、前記走査ライン信号のアクティブ期間の前半と後半とで、オンレベルとオフレベルを持つ電圧レベルを前記ドレイン電極に印加することにより行うことにより達成される。
【００１２】
さらに、前記目的は、前記表示情報が、ある一定の周期で１フレーム分の表示データに応じて、全ての全液晶セルに表示状態を記憶していくリフレッシュ走査に対応した信号を、表示データに応じて表示状態の変化する前記液晶セルの垂直方向のアドレスを指示するアドレス信号、水平方向のアドレスを指示するアドレス信号、及び、表示状態を示す表示データに変換した情報、あるいは、ＣＰＵとＳＲＡＭとのインターフェース信号であるＳＲＡＭインターフェース信号であることにより、また、前記メモリー機能を有する液晶セルが、強誘電性液晶で構成される液晶セルであることにより達成される。
【００１３】
具体的にいえば、本発明は、液晶層を介して対向して配置される２枚の基板の一方の内面に、互いに直交する複数本のコモン電極とゲート電極、及び前記コモン電極に平行した複数本のドレイン電極を形成し、その交差部にメモリー機能を有する液晶セルとスイッチング素子とを形成し、全てのスイッチング素子が、例えば、薄膜トランジスタで構成され、薄膜トランジスタのドレインは、前記ドレイン電極に接続され、前記ドレイン電極には、液晶セルの状態を決める電圧レベルが印加され、薄膜トランジスタのソースず、前記液晶セルの一方に接続され、液晶セルの対向側がコモン電極に接続され、コモン電極には、垂直方向に複数並ぶ走査ラインから１つの該走査ラインを選択するための走査ライン信号が印加され、薄膜トランジスタのゲートが、ゲート電極に接続され、ゲート電極には水平方向に並ぶ液晶セルの中から任意の該液晶セルを選択して、液晶セルに印加される電圧レベルを制御する電圧レベル制御信号が印加されるフラットパネルディスプレイであり、前記薄膜トランジスタが、ゲート電極とコモン電極とに印加される電圧の電位差が、ある規定値を越えるとオン状態となり、規定値より小さいとオフ状態となり、薄膜トランジスタのオン状態のときに、液晶セルがドレイン電極とコモン電極に印加される電圧の電位差が印加される液晶表示装置であり、表示データに応じて表示状態の変化する該液晶セルの垂直方向のアドレスを指示する信号、水平方向のアドレスを指示する信号、及び、表示状態に対応する表示データとを、システムと液晶表示装置とのインターフェース信号として用い、表示データに応じて表示状態が変化する液晶セルに接続される薄膜トランジスタのみをオン状態とすることにより、表示状態を変化させることを特徴とする。
【００１４】
また、本発明は、前記表示データに応じて表示状態が変化する該液晶セルに接続される薄膜トランジスタのみをオン状態とすることにより、表示状態を変化させる液晶表示装置の表示の制御を、垂直方向のアドレスを指示する信号に対応する液晶セルのコモン電極に、走査ラインを指示する走査ライン信号のアクティブを印加し、ドレイン電極に、同一の液晶セルに印加される走査ライン信号のアクティブと非アクティブとの電位と同じ電位を基準電位とし、走査ライン信号のアクティブ期間の前半と後半とで、オンレベルとオフレベルとを持つ電圧レベルを印加し、水平方向のアドレスを指示する信号に対応する液晶セルのゲート電極に、選択されている液晶セルの表示データに応じた表示状態を記憶するように、同一の液晶セルに印加される走査ライン信号のアクティブ期間の前半、または、後半で薄膜トランジスタがオフ状態になるように、パルス幅を制御した電圧レベル制御信号を印加することにより行うことを特徴とする。
【００１７】
また、本発明は、前記メモリー機能を有する液晶セルとして、例えば、強誘電性液晶で構成される液晶セルを使用することを特徴とする。
【００１８】
また、本発明は、中央制御の働きをし、計算、論理、及び実効決定を行い、入力装置、出力装置、及び記憶装置との信号の伝送を行う中央処理装置と、命令やデータの記憶に使用される記憶装置と、情報を、情報機器に入力するための入力装置と、情報機器の内部から外部へ、情報を出力するための出力装置で構成される液晶表示装置を備えた情報機器において、液晶表示装置として、前述した構成を備える液晶表示装置を使用することを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明による液晶表示表示及びその駆動方法の実施形態を図面により詳細に説明する。
【００２０】
図１は本発明の第１の実施形態による液晶表示装置の画素構造を説明する図、図３は図１に示す液晶表示装置の駆動方法を説明するタイミングチャート、図４は図１における走査信号駆動回路の構成を示すブロック図、図５は図４に示す走査信号駆動回路の動作を説明するタイミングチャート、図６は図１におけるデータ信号駆動回路の構成を示すブロック図、図７は図６に示すデータ信号駆動回路の動作を説明するタイミングチャートである。図１、図４、図６において、１０２は電圧レベル選択回路、１０４は電圧レベル発生回路、４０１、６０１、６０２はラッチ回路、４０２は制御信号生成部、４０３、６０４は出力チャネルセレクタ、４０４、６０５は出力制御回路、４０５、６０６は出力バッファ、６０３はデータパルス変換回路であり、他の符号は図２の場合と同一である。
【００２１】
図１に示す本発明の第１の実施形態による液晶表示装置は、メモリ機能を有する液晶セル、例えば、強誘電性液晶材料を用いた液晶セルと、スイッチング素子、例えば、Ｎ型のＭＯＳトランジスタとよりなる画素を有して構成されれている。それぞのＭＯＳトランジスタは、ゲートに縦方向の画素共通のゲート電極が接続され、ドレインに横方向共通のドレイン電極が接続され、ソースに液晶セルを介して対向側にる横方向の画素共通のコモン電極が接続されている。そして、ゲート電極には、データ信号駆動回路１０１が出力する電圧レベル制御信号（Ｖx1、Ｖx2、・・）、ドレイン電極には、電圧レベル選択回路１０２が出力する電圧レベル信号（Ｖd1、Ｖd2、・・）、コモン電極には、走査信号駆動回路１０３が出力する走査ライン信号（Ｖy1、Ｖy2、・・）が印加される。
【００２２】
一方、周辺回路は、電圧レベル制御信号を出力するデータ信号駆動回路１０１と、電圧レベルを出力する電圧レベル選択回路１０２と、走査ライン信号を出力する走査信号駆動回路１０３と、電圧レベルの基準となる電圧波形（Ｖlev)を出力する電圧レベル発生回路１０４とにより構成されている。また、電圧レベル選択回路１０２（電圧レベル選択回路１〜ｎ）は、走査ライン対応に走査ライン同数設けられており、走査ライン信号によりセレクトされる。
【００２３】
また、図１に示す液晶表示装置とシステムとのインターフェース信号１０５としては、表示データに応じて表示状態が変化する画素の垂直方向のアドレスを指示する信号、水平方向のアドレスを指示する信号、及び表示データを含むインターフェース信号が使用される。このインターフェース信号は、例えば、ＣＰＵと汎用のＳＲＡＭとのインターフェース信号であるＳＲＡＭインターフェース信号であってよい。システムから転送されるＳＲＡＭインターフェース信号は、水平方向及び垂直方向の表示位置を示すアドレス信号、表示データ信号、及び、描画アクセス信号を含んでおり、データ信号駆動回路１０１及び走査信号駆動回路１０３に転送される。また、走査信号駆動回路が生成する制御信号及びラッチ信号１０６は、データ信号駆動回路１０１及び電圧レベル発生回路１０４に転送される。
【００２４】
次に、データ信号駆動回路１０１、電圧レベル選択回路１０２、走査信号駆動回路１０３、及び、電圧レベル発生回路１０４の動作を図３に示すタイミングチャートを参照して説明する。
【００２５】
本発明の第１の実施形態で用いているＳＲＡＭインターフェース信号は、図３にＤＡＴＡ、ＡＤ（ｘ方向）、ＡＤ（ｙ方向）として示すように、表示データに変更のある場合に限って、表示データに変更がある液晶セルの位置（アドレス）と、その液晶セルに書き込む表示データとを持つ信号である。表示データに変更がある液晶セルの位置は、水平方向のアドレスＡＤ（ｘ方向）と、垂直方向のアドレスＡＤ（ｙ方向）とにより表されて転送されてくる。図３に示すＳＲＡＭインターフェースの信号は、水平方向に３番目、垂直方向に４番目の液晶セルを表示データ０に書き換えるという信号である。以下、この場合の動作について説明する。
【００２６】
図１に示す走査信号駆動回路１０３は、垂直方向のアドレスＡＤ（ｙ方向）の信号を受け取ると、垂直方向に４番目の走査線に印加する走査ライン信号Ｖy4を、ある一定期間‘ロウ’レベルとして出力する。この走査ライン信号Ｖy4が‘ロウ’レベルとなる期間は、ＳＲＡＭインターフェース信号が、１つの液晶セルのデータを転送する際に必要とする期間と等しく、また、‘ロウ’レベルに変化するタイミングは、走査信号駆動回路１０３が生成する制御信号１０６の立ち上がりに同期している。また、このとき、走査信号駆動回路１０３は、垂直方向のアドレスＡＤ（ｙ方向）により指定された以外の走査ラインには、全て‘ハイ’レベルの走査ライン信号を出力する。
【００２７】
データ信号駆動回路１０１は、システムから転送される水平方向のアドレスＡＤ（ｘ方向）に応じて、そのアドレスに対応したドレイン電極に印加する電圧レベル制御信号Ｖｘを、‘ハイ’レベルとして出力する。例えば、この場合、水平方向のアドレスＡＤ（ｘ方向）が‘３’であるので、電圧レベル制御信号Ｖx3を‘ハイ’レベルとして出力する。電圧レベル制御信号が‘ハイ’レベルに変化するタイミングは、走査信号駆動回路１０３が出力する制御信号１０６の立ち上がりに同期しており、走査信号駆動回路１０３の出力する走査ライン信号Ｖy4の立ち下がるタイミングと同一となる。また、このとき、データ信号駆動回路１０１は、アドレスＡＤ（ｘ方向）で指定される電圧制御信号Ｖx3以外の電圧レベル制御信号を‘ロウ’レベルとして出力する。データ信号駆動回路１０１が、電圧制御信号Ｖx3に‘ハイ’レベルの電圧を印加する期間は、表示データ（ＤＡＴＡ）に応じて変化し、この電圧レベル制御信号Ｖx3が立ち下がるタイミングでの電圧レベルＶd4により、メモリ機能を有する液晶セル３４（図１には示していないが図１の液晶セル３３の下に位置する液晶セル）の状態が決定されることになる。
【００２８】
画素３４のドレイン電極に印加されることになる電圧レベルＶd4は、電圧レベル選択回路４へのセレクト信号であるＶy4が‘ロウ’レベルのときに、電圧レベル発生回路１０４が出力する電圧レベルＶlev を出力する。電圧レベル発生回路１０４が生成す電圧レベルＶlev は、走査信号駆動回路１０３が出力する制御信号１０６に基づいて、走査信号駆動回路１０３が出力する走査ライン信号Ｖy4が‘ロウ’レベルである期間のうち、例えば、前半が‘ロウ’レベル、後半が‘ハイ’レベルとなるような電圧波形を生成して電圧レベル選択回路１０２に出力する。一方、それ以外の電圧レベル選択回路１、２、３、５、・・は、走査ライン信号（Ｖy1、Ｖy2、Ｖy3、Ｖy5、・・）が‘ハイ’レベルであるため、電圧レベル発生回路１０４の電圧レベルＶlev を選択せず、‘ハイ’レベルの電圧を電圧レベル（Ｖd1、Ｖd2、Ｖd3、Ｖd5、・・）として出力する。
【００２９】
本発明の実施形態で使用しているメモリ機能を有する液晶セルとしての強誘電性液晶の場合、ある閾値電圧を超える正極性の電圧が印加されると明状態が記憶され、ある閾値電圧を超える負極性の電圧が印加されると暗状態が記憶される。従って、電圧レベル発生回路１０４から出力される電圧レベルＶlev における前半の‘ロウ’期間が表示データＤＡＴＡ‘０’に対応し、暗状態を記憶させるための電圧レベルであり、また、後半の‘ハイ’期間が表示データＤＡＴＡ‘１’に対応し、明状態を記憶させるための電圧レベルとなる。
【００３０】
説明している例において、データ信号駆動回路１０１が出力する電圧レベル制御信号Ｖx3は、表示データＤＡＴＡ‘０’に対応し液晶セルに負極性の電圧が印加されるように、電圧レベルＶd4の‘ロウ’期間中にＶx3を立ち下げるため、toffの期間だけ‘ハイ’レベルに制御されて出力される。また、表示データＤＡＴＡが‘１’の場合、液晶セルに正極性の電圧が印加されるように、走査信号駆動回路の走査ライン信号Ｖｙが‘ロウ’レベル、かつ、電圧レベルＶｄが‘ハイ’期間中に電圧レベル制御信号Ｖｘが‘ハイ’レベルから‘ロウ’レベルに立ち下がるように、ton の期間だけ電圧レベル制御信号Ｖｘに‘ハイ’レベルが出力される。
【００３１】
前述で説明したようなデータ信号駆動回路１０１、電圧レベル選択回路１０２、走査信号駆動回路１０３、及び、電圧レベル発生回路１０４の動作により、液晶セル３４に接続されているＮＭＯＳトランジスタのコモン電極には、走査信号駆動回路１０３が出力する走査ライン信号Ｖy4の‘ロウ’レベルが印加される。また、ゲート電極には、データ信号駆動回路１０１が出力する電圧レベル制御信号Ｖx3の‘ハイ’レベルが印加されるために、ＮＭＯＳトランジスタはオン状態となり、電圧レベル選択回路４が出力する電圧レベルＶd4が液晶セル３４に印加されることになる。toffの期間の後、電圧レベル制御信号Ｖx3は、‘ロウ’レベルに変化するため、ＮＭＯＳトランジスタはオフ状態となる。従って、最終的に液晶セル３４に印加される電圧は、ある閾値電圧を超えた負極性の電圧Ｖoff となるため、液晶セル３４には暗状態（透過率、小）が記憶されることになる。
【００３２】
同様に、次のＳＲＡＭインターフェース信号は、ＡＤ（ｘ方向）‘７’、ＡＤ（ｙ方向）‘２’、及び、表示データ‘１’が転送されてくるため、まず、液晶セル７２に接続されているＮＭＯＳトランジスタのコモン電極には、走査信号駆動回路１０３が出力する走査ライン信号Ｖy2の‘ロウ’レベルが印加される。また、ゲート電極には、データ信号駆動回路１０１が出力する電圧レベル制御信号Ｖx7が‘ハイ’レベルとなって印加されるため、ＮＭＯＳトランジスタはオン状態となり、電圧レベル選択回路２が出力する電圧レベルＶd2が液晶セル７２に印加されることになる。この場合、表示データＤＡＴＡが‘１’であるため、ton の期間の後、電圧レベル制御信号Ｖx7は、‘ロウ’レベルに変化し、ＮＭＯＳトランジスタはオフ状態となる。従って、最終的に液晶セル７２に印加される電圧は、ある閾値電圧を超えた正極性の電圧Ｖonとなるため、液晶セル７２には明状態（透過率、大）が記憶されることになる。
【００３３】
以上の様に、ＳＲＡＭインターフェース信号として転送される、アドレス信号ＡＤ及びデータ信号ＤＡＴＡを用いることにより、リフレッシュ走査ではなく、全画面中で表示に書き換えのある部分のみをＮＭＯＳトランジスタにより選択でき、書き換えることが可能となる。
【００３４】
次に、図４、図５を参照して、走査信号駆動回路１０３の構成と動作とについて説明する。
【００３５】
図４に示すように、走査信号駆動回路１０３は、ラッチ回路４０１、制御信号生成部４０２、出力チャネルセレクタ４０３、出力制御回路４０４、及び、出力バッファ４０５を備えて構成される。
【００３６】
前述のように構成される走査信号駆動回路１０３には、ＳＲＡＭインターフェース信号に含まれる垂直方向のアドレス信号ＡＤ（ｙ方向）と、描画アクセス信号であるアクセス信号ＣＳ及びライトイネーブル信号ＷＥとが、図５に示すようなタイミングで入力される。入力される信号は、アクセス信号ＣＳが‘ロウ’レベルのときのアドレス信号及びデータ信号が有効データとなっている。また、ライトイネーブル信号ＷＥは、１つの画素のアドレスデータが転送される期間の中で、一定期間‘ロウ’レベルとなっている。描画アクセス信号（ＣＳ、ＷＥ）は、制御信号生成部４０２に入力され、制御信号生成部４０２は、これに基づいてラッチ信号及び制御信号を、図５に示すタイミングで生成して出力する。ラッチ信号は、描画アクセス信号であるＣＳとＷＥとのＮＯＲ論理を取ることにより、簡単に生成することができる。また、制御信号は、このラッチ信号をシフトさせ、この制御信号の立ち上がりで、表示データＤＡＴＡをラッチできるようにした信号である。
【００３７】
垂直方向のアドレス信号ＡＤ（ｙ方向）は、ラッチ回路４０１に入力され、制御信号生成部４０２が出力するラッチ信号の立ち上がりのタイミングでラッチされる。ラッチ回路４０１が保持したアドレス信号ＡＤＹは、出力チャネルセレクタ４０３に入力され、出力チャネルセレクタ４０３は、制御信号生成部４０２が出力する制御信号の立ち上がりに同期して、ＡＤＹに対応する１つの端子を選択するように、Ｂ１〜Ｂｎの端子の１つに選択信号を出力する。出力制御回路４０４は、出力チャネルセレクタ４０３が出力する選択信号に応じて、垂直方向のアドレスＡＤＹに対応した端子に、制御信号の立ち上がりに同期して、ある一定期間‘ロウ’レベルの信号を出力する。この出力制御回路４０４が‘ロウ’レベルを出力する期間は、ＳＲＡＭインターフェース信号が１画素分のアドレス信号を出力する期間と同一となるように調整される。そして、最後に、出力バッファ４０５は、出力制御回路の出力を、走査ライン信号の‘ハイ’レベルと‘ロウ’レベルとの電位に調整し、各出力端子Ｖy1〜Ｖynまでに出力する。
【００３８】
次に、図６、図７を参照して、データ信号駆動回路１０１の構成と動作とについて説明する。
【００３９】
図６に示すように、データ信号駆動回路１０１は、ラッチ回路６０１、６０２、データパルス変換回路６０３、出力チャネルセレクタ６０４、出力制御回路６０５、及び、出力バッファ６０６を備えて構成されている。
【００４０】
前述のように構成されるデータ信号駆動回路１０１には、ＳＲＡＭインターフェース信号に含まれる水平方向のアドレス信号ＡＤ（ｘ方向）、表示データＤＡＴＡと、走査信号駆動回路１０３が出力するラッチ信号、制御信号が、図７に示すタイミングで入力される。水平方向のアドレス信号ＡＤ（ｘ方向）は、ラッチ回路６０１に入力され、ラッチ信号の立ち上がりのタイミングでラッチ回路６０１にラッチされる。ラッチ回路６０１が保持したアドレス信号ＡＤＸは、出力チャネルセレクタ６０４に入力され、出力チャネルセレクタ６０４は、制御信号の立ち上がりに同期して、ＡＤＸに対応する１つの端子を選択するように、Ａ１〜Ａｎの端子の１つに選択信号を出力する。
【００４１】
また、ラッチ回路６０２は、制御信号の立ち上がりに同期して、表示データＤＡＴＡをラッチする。ラッチ回路６０２が保持した表示データＤは、データパルス変換回路６０３に入力される。データパルス変換回路６０３は、制御信号の立ち上がりに同期して‘ハイ’レベルに立ち上がり、表示データＤが‘０’の場合にtoffの期間だけ‘ハイ’レベルを出力し、表示データＤが‘１’の場合にton の期間だけ‘ハイ’レベルとなる信号を出力する。出力制御回路６０５は、出力チャネルセレクタ６０４から出力される選択信号Ａ１〜Ａｎの１つに応じて、アドレス信号Ｄに対応した出力ピンに、データパルス変換回路６０３が生成した信号を出力し、その他の出力ピンには‘ロウ’レベルの信号を出力する。そして、最後に、出力バッファ６０６は、出力制御回路６０５の出力を電圧レベル制御信号の‘ハイ’レベルと‘ロウ’レベルとの電位に調整し、各出力端子にＶx1〜Ｖxnの信号を出力する。
【００４２】
前述で説明したように、本発明の第１の実施形態による液晶表示装置は、ＳＲＡＭインターフェース信号を用い、図１に示すようにメモリ機能を有する液晶セルを用いた液晶表示装置の構成にすることにより、リフレッシュ走査の場合のように全画面をある一定の周期で書き換えて表示を行う方式ではなく、書き換えの必要な部分のみを書き換えていく液晶表示装置を容易に実現することが可能となる。これにより、前述した本発明の第１の実施形態は、リフレッシュ走査による全画面の書き換えではなく、表示データが変化する部分だけを選択し、変化した表示データを書き込むことにより、静止画等の表示データがほとんど変化しない表示パターンを表示したとき、電圧を印加する画素数を大幅に削減することが可能となり、低消費電力化を実現することができる。
【００４３】
また、前述した本発明の第１の実施形態は、電圧レベルＶlev の波形を矩形としたが、本発明は、これに限られるわけではなく、この電圧レベルＶlev 及び電圧レベル制御信号Ｖｘの‘ハイ’レベルの時間ton 、toffを調整することにより、最終的にＭＯＳトランジスタがオフ状態になる時点で、メモリ機能を有する液晶セルが、どちらの状態を記憶するかを明確にできるように調整されていれば問題なく適用することができる。また、本発明の実施形態は、メモリ機能を持つ液晶セルとして、強誘電性液晶を用いるとして説明したが、本発明は、前述した電圧レベルＶlev 、電圧レベル制御信号Ｖｘの‘ハイ’レベルの時間ton 、toff等を調整することにより、メモリ機能を有する他の液晶セルを使用して同様な液晶表示装置を構成することも可能となる。
【００４４】
なお、前述した本発明の第１の実施形態による液晶表示装置は、現在広く使用されているアモルファスシリコンＴＦＴを用いて製造することが可能であるが、本発明は、その効果をより高めるために、周辺回路と画素とを一体に形成することが可能な低温ポリシリコンＴＦＴを使用して製造することも可能である。
【００４５】
図８は本発明の第２の実施形態による液晶表示装置の画素構造を説明する図、図９は本発明の第２の実施形態におけるシステムからのインターフェース信号を示説明するタイミングチャート、図１０は図８における変換回路の構成を示すブロック図、図１１は図８に示す変換回路の動作を説明するタイミングチャートであり、いか、図８〜図１１を参照して本発明の第２の実施形態による液晶表示装置について説明する。図８、図１０において、８０２は変換回路、１００１、１００２はカウンタ回路、１００３は反転回路、１００４〜１００６はラッチ回路、１００７は加算器であり、他の符号は第１の実施形態の場合と同一である。
【００４６】
本発明の第２の実施形態による液晶表示装置は、システムからのインターフェース信号として、ＣＲＴ等による表示装置で広く使用されるリフレッシュ走査信号を使用することとし、この場合にも、表示データが変化する画素部分だけの書き換えを実現するようにしたものである。このため、本発明の第２の実施形態による液晶表示装置は、図８に示すように、システムから転送されるリフレッシュ走査に対応したインターフェース信号８０１を、変換回路８０２により表示データが変化する画素の水平方向のアドレス信号ＡＤ（ｘ方向）、垂直方向のアドレス信号ＡＤ（ｙ方向）、データ信号ＤＡＴＡ、及び、描画アクセス信号（ＣＳ、及びＷＥ）に変換するように構成して実現したものである。従って、図８に示す本発明の第２の実施形態による液晶表示装置は、前述したようなリフレッシュ走査信号によるインターフェース信号８０１を受け、これを変換回路８０２により変化した画素対応のデータに変換した以降、前述した本発明の第１の実施形態のの場合と同様に信号の処理を行うことができるので、その構成は同一でよい。従って、以下では、インターフェース信号８０１と変換回路８０２との動作についてのみ説明する。
【００４７】
図９に示す本発明の第２の実施形態で使用するシステムからのインターフェース信号８０２は、１フレーム期間に１回の割合で有効になる垂直同期信号ＶＳＹＮＣ（図示せず）、１走査期間に１回の割合で有効になる水平同期信号ＨＳＹＮＣ、表示データが有効な期間‘ハイ’レベルとなるディスプタイミング信号ＤＴＭＧ、表示データＤＡＴＡ、及び、クロック信号ＤＣＬＫであり、通常のリフレッシュ走査を必要とする表示装置で用いられるインターフェース信号である。そして、本発明の第２の実施形態で使用するもう１つのインターフェース信号である表示データ変化信号ＤＣＨは、ある画素の表示データが前のフレームでの表示データと異なる場合に、‘ハイ’レベルとなる信号である。この表示データ変化信号ＤＣＨは、例えば、システムが持つメモリに前回転送した１フレーム分の表示データを記憶しておき、次の１フレーム分の表示データを転送する際に、システムが持つメモリに記憶された表示データと比較し、異なる場合に表示データ変化信号ＤＣＨを‘ハイ’レベルとして出力される信号である。
【００４８】
次に、図１０、図１１を参照して、変換回路８０２の構成と動作とについて説明する。
【００４９】
変換回路８０２は、図１０に示すように、例えば、カウンタ回路１００１、１００２、反転回路１００３、ラッチ回路１００４、１００５、１００６、加算器１００７、及び、描画アクセス信号生成部１００８から構成される。
【００５０】
図１０に示す変換回路８０２において、カウンタ回路１００１は、垂直同期信号ＶＳＹＮＣが‘ハイ’レベルとなるとリセットされて‘０’となり、ディスプタイミング信号ＤＴＭＧの立ち上がりに同期して、ディスプタイミング信号ＤＴＭＧをカウントアップする。従って、このカウンタ回路１００１が出力する図１１に示すカウントデータＹＣＮＴは、現在表示データＤＡＴＡが転送されている画素の垂直方向のアドレスを示すことになる。ラッチ回路１００４は、カウンタ回路１００１のカウントデータＹＣＮＴを表示データ変化信号ＤＣＨの立ち上がりでラッチすることにより、表示データが変化する画素部の垂直方向のアドレスＡＤ（ｙ方向）を出力することができる。
【００５１】
一方、カウンタ回路１００２は、水平同期信号ＨＳＹＮＣをリセット信号として、クロック信号ＤＣＬＫの立ち下がりで‘０’にリセットされる。その後、カウンタ回路１００２は、ディスプタイミング信号ＤＴＭＧをカウントイネーブル信号として、ＤＴＭＧが‘ハイ’レベルの期間クロック信号ＤＣＬＫの立ち下がりに同期してクロック信号ＤＣＬＫをカウントアップしていく。そのため、このカウンタ回路１００２のカウントデータＸＣＮＴに加算器１００７により‘１’を加算したデータは、現在表示データが転送されている画素の水平方向のアドレスを示すことになる。従って、ラッチ回路１００５が、表示データ変化信号ＤＣＨの立ち上がりに同期してカウンタ回路１００２のカウンタデータＸＣＮＴをラッチすることにより、加算器１００７は、表示データが変化する画素部の水平方向のアドレスＡＤ（ｘ方向）を出力することができる。
【００５２】
また、ラッチ回路１００６は、表示データ変化信号ＤＣＨをラッチイネーブル信号とし、信号ＤＣＨが‘ハイ’レベルの期間中にクロック信号ＤＣＬＫの立ち下がりに同期して表示データＤＡＴＡをラッチする。これにより、図１０に示す変換回路８０２は、表示データが変化する画素部のアドレス信号を出力すると同時に、変化した表示データＣＤＡＴＡをも出力することが可能となる。さらに、描画アクセス信号生成部１００８は、表示データ変化信号ＤＣＨから描画アクセス信号であるアクセス信号ＣＳ及びライトイネーブル信号ＷＥを生成する。アクセス信号ＣＳは、表示データ変化信号ＤＣＨを反転した信号であり、‘ロウ’レベルとなる期間が、システムが１画素分の表示データを転送するのに必要な期間（例えば、クロック信号ＤＣＬＫの周期）と等しくなる。ライトイネーブル信号ＷＥは、‘ロウ’レベルの幅がアクセス信号ＣＳよりも短く、ライトイネーブル信号ＷＥの立ち上がりで、変換回路８０２が出力する表示データＣＤＡＴＡをラッチできるようなタイミングの信号とされる。
【００５３】
前述したように本発明の第２の実施形態による液晶表示装置は、図８に示したような構成を持つ変換回路８０２を備えることにより、リフレッシュ走査に対応したシステムからのインターフェース信号を、ＳＲＡＭインターフェース信号に対応した画素部のアドレス信号、表示データ、及び描画アクセス信号に変換することが可能となる。
【００５４】
これにより、本発明の第２の実施形態による液晶表示装置は、リフレッシュ走査に対応したシステムからのインターフェース信号であっても、リフレッシュ走査の場合のように全画面をある一定の周期で書き換えて表示を行う必要がなく、書き換えの必要な部分のみを書き換えていくことが可能となり、静止画等の表示データの変化が少ない画像を表示した場合に、電圧を印加する画素数を大幅に削減して、低消費電力化を実現することができる。
【００５５】
図１２は本発明の第３の実施形態による液晶表示装置の画素構造を説明する図、図１３は図１２に示す液晶表示装置の駆動方法を説明するタイミングチャートであり、次に、図１２、図１３を参照して、本発明の第３の実施形態による液晶表示装置の構成と動作とを説明する。図１２における符号は、図１の場合と同一である。
【００５６】
本発明の第３の実施形態による液晶表示装置は、図１２に示すように、１つの画素を２個のＭＯＳトランジスタにより構成し、例えば、第１のＭＯＳトランジスタのゲートを縦方向の画素共通の第１ゲート電極に、ドレインを全画素共通な電圧レベルを印加するドレイン電極に、ソースを第２のＭＯＳトランジスタのドレインに接続している。また、第２のＭＯＳトランジスタのゲートは、横方向の画素共通の第２ゲート電極に、ソースはメモリー機能を有する液晶セル、例えば、強誘電性液晶を用いた液晶セルを介して全画素共通のコモン電極に接続されている。
【００５７】
本発明の第３の実施形態による液晶表示装置は、システムからのインターフェース信号として表示データが変化した画素のアドレス信号、表示データ信号、及び、描画アクセス信号を含むインターフェース信号、例えば、ＳＲＡＭインターフェース信号を用いている。従って、周辺回路であるデータ信号駆動回路１０１、走査信号駆動回路１０３、及び、電圧レベル発生回路１０４は、本発明の第１の実施形態で説明したデータ信号駆動回路１０１、走査信号駆動回路１０３、及び、電圧レベル発生回路１０４の動作とほぼ同一であり、ここでは説明を省略する。但し、本発明の第３の実施形態による図１２に示す液晶表示装置に含まれる電圧レベル発生回路１０４は、電圧レベルＶlev と共にコモン電圧Ｖcom を出力する。また、走査信号駆動回路１０３は、走査ライン信号Ｖｙとして、第２ゲート電極に接続されている第２のＭＯＳトランジスタのゲートへ、選択時にオン電圧を印加するために、逆極性となり、走査ライン選択時に‘ハイ’レベルとなる走査ライン信号を出力している。
【００５８】
本発明の第３の実施形態による液晶表示装置の動作を説明する図１３において、システムから転送されたアドレス信号が、ＡＤ（ｘ方向）‘３’、ＡＤ（ｙ方向）‘４’であるとする。まず、走査信号駆動回路１０３は、アドレスに対応して第２ゲート電極にＶy4を印加する。これにより、垂直方向で４番目の走査ライン上の第２のＭＯＳトランジスタはオン状態となる。また、データ信号駆動回路１０１は、アドレスに対応して、第１ゲート電極にＶx3を印加する。これにより、水平方向で３番目のカラム上の第１のＭＯＳトランジスタがオン状態となる。
【００５９】
前述の動作により、アドレス信号ＡＤ（ｘ方向）、ＡＤ（ｙ方向）に対応した画素部だけ、第１及び第２のＭＯＳトランジスタがオン状態なり、液晶セル３４にだけ電圧レベル発生回路１０４が発生する電圧レベルＶlev が印加されることになる。このとき、液晶セル３４を含む画素部の表示データは‘０’であるため、データ信号駆動回路１０１は、電圧レベル制御信号Ｖx3の‘ハイ’レベルの期間をtoffとし、第１のＭＯＳトランジスタがオフ状態になるタイミングで、液晶セル３４に印加される電圧が負極性の電圧Ｖoff となるように調整している。これにより、液晶セル３４は、表示データ‘０’に対応した暗状態（透過率、小）を記憶することになる。
【００６０】
また、液晶セル７２を含む画素部の表示データは‘１’であるので、この場合、データ信号駆動回路１０１は、電圧レベル制御信号Ｖx7の‘ハイ’レベルの期間をton とし、第１のＭＯＳトランジスタがオフ状態になるタイミングで、液晶セル７２に印加される電圧が正極性の電圧Ｖonとなるように調整している。これにより液晶セル７２は、表示データ‘１’に対応した明状態（透過率、大）を記憶することになる。
【００６１】
前述で説明したように、本発明の第３の実施形態による液晶表示装置は、ＳＲＡＭインターフェース信号を用い、図１２に示すようにメモリ機能を有する液晶セルを用いた液晶表示装置の構成にすることにより、リフレッシュ走査の場合のように全画面をある一定の周期で書き換えて表示を行う方式ではなく、書き換えの必要な部分のみを書き換えていく液晶表示装置を容易に実現することが可能となる。これにより、前述した本発明の第３の実施形態は、リフレッシュ走査による全画面の書き換えではなく、表示データが変化する部分だけを選択し、変化した表示データを書き込むだけでよいので、静止画等の表示データがほとんど変化しない表示パターンを表示したとき、電圧を印加する画素数を大幅に削減することが可能となり、低消費電力化を実現することができる。
【００６２】
さらに、本発明の第３の実施形態による液晶表示装置において、本発明の第２の実施形態で説明した変換回路８０２を用いることにより、システムからのインターフェース信号として、リフレッシュ走査に対応した信号を用いても、書き換えの必要な画素部のみを書き換えていくことができる液晶表示装置を容易に実現することが可能となる。
【００６３】
また、本発明の第３の実施形態は、本発明の第１の実施形態の場合と同様に、電圧レベルＶlev の波形を矩形としたが、本発明は、これに限られるわけではなく、この電圧レベルＶlev 及び電圧レベル制御信号Ｖｘの‘ハイ’レベルの時間ton 、toffを調整することにより、最終的にＭＯＳトランジスタがオフ状態になる時点で、メモリ機能を有する液晶セルが、どちらの状態を記憶するかを明確にできるように調整されていれば問題なく適用することができる。また、本発明の実施形態は、メモリ機能を持つ液晶セルとして、強誘電性液晶を用いるとして説明したが、本発明は、前述した電圧レベルＶlev 、電圧レベル制御信号Ｖｘの‘ハイ’レベルの時間ton 、toff等を調整することにより、メモリ機能を有する他の液晶セルを使用して同様な液晶表示装置を構成することも可能となる。
【００６４】
なお、前述した本発明の第３の実施形態による液晶表示装置は、現在広く使用されているアモルファスシリコンＴＦＴを用いて製造することが可能であるが、本発明は、その効果をより高めるために、周辺回路と画素とを一体に形成することが可能な低温ポリシリコンＴＦＴを使用して製造することも可能である。
【００６５】
図１４は前述した本発明の実施形態による液晶表示装置を使用して構成した情報機器の構成を示すブロック図であり、以下、これについて説明する。図１４において、１４０１は液晶表示装置を備えた情報機器、１４０２は液晶表示装置、１４０３は中央処理装置、１４０４は入力装置、１４０５は記憶装置、１４０６は出力装置、１４０７は電源装置である。
【００６６】
図１４に示す情報機器１４０１は、本発明の第１〜第３実施形態による液晶表示装置、すなわち、表示データが変化する画素部分だけの書き換えを実現できる液晶表示装置を備えた情報機器である。この情報機器１４０１は、例えば、コンピューターであり、前述までで説明した本発明の第１〜第３実施形態による液晶表示装置１４０２と、相互にシステムバスを介して接続された中央処理装置１４０３、入力装置１４０４、記憶装置１４０５、及び、出力装置１４０６と、電源回路１４０７とにより構成されている。
【００６７】
中央処理装置１４０３は、中央制御の働きをし、計算、論理、及び、実行の決定を行い、入力装置１４０４、出力装置１４０６と、記憶装置１４０５との間での信号の伝送を制御する。記憶装置１４０５は、命令やデータの記憶に使用され、入力装置１４０４は、キーボード、マウス等であり、必要な情報をコンピューターに入力する。入力情報はデータであってもプログラムであってもよい。また、出力装置１４０６は、プリンタ、磁気テープや磁気ディスクのような補助記憶装置であってよく、コンピューターの内部データをプリンタに書き出したり、磁気テープや磁気ディスクの様な補助記憶装置に記憶したりする。また、電源回路１４０７は、液晶表示装置１４０２、及び、情報機器１４０１のその他の電源を必要とする構成要素に電源を供給している。
【００６８】
前述した情報機器１４０１は、中央処理装置１４０３が、表示データが変化する画素部の水平方向のアドレスを示す信号、垂直方向のアドレスを示す信号、及び、表示データ、例えば、汎用のＳＲＡＭインターフェース信号を、本発明の第１の実施形態または本発明の第３の実施形態で説明した液晶表示装置１４０２に入力することにより表示を制御しており、装置全体の消費電力を低減して表示を行うことが可能となる。
【００６９】
また、前述の情報機器１４０１において、出力装置１４０６が出力するリフレッシュ走査に対応したインターフェース信号、例えば、表示データ信号、及び１水平期間中に１回の割合で有効になる水平同期信号、１フレーム期間中に１回の割合で有効になる垂直同期信号、クロック信号、有効な表示データの範囲を示すディスプタイミング信号等を含むインターフェース信号を、本発明の第２の実施形態として説明した液晶表示装置１４０２に入力することにより、液晶表示装置の消費電力を低減した情報機器を実現することが可能となる。
【００７０】
前述した図１４に示すように構成される情報機器は、その表示装置を本発明の第１〜第３の実施形態として説明した液晶表示装置を備えることにより、情報機器の低消費電力化実現することが可能となり、情報機器の中でも低消費電力化が更に必要なノートパソコンや、電子手帳等の携帯情報端末機器に適用することにより大きな効果を得ることができる。
【００７１】
【発明の効果】
以上説明したように本発明によれば、メモリ機能を有する液晶セルを用いた液晶表示装置において、システムからのインターフェース信号として、表示データが変化する画素部のアドレス信号、表示データ信号及び描画アクセス信号を含むインターフェース信号を用いることにより、書き換えの必要な画素のみを選択し表示を書き換えるだけてよくなるので、静止画や、静止部分の多い画像を表示した時に、電圧を印加しなければならない画素数を大幅に削減することが可能となり、低消費電力化を実現することができる。
【００７２】
また、本発明によれば、システムから転送されるインターフェース信号が、リフレッシュ走査に対応した信号であっても、表示データ変化信号ＤＣＨ及びそれらの信号をＳＲＡＭインターフェース信号に相当するアドレス信号、表示データ信号及び描画アクセス信号に変換する変換回路を用いることにより、書き換えの必要な画素のみを選択し表示を書きかえる駆動が可能となり、低消費電力化を実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態による液晶表示装置の画素構造を説明する図である。
【図２】従来技術による液晶ディスプレイの画素構造を説明する図である。
【図３】図１に示す液晶表示装置の駆動方法を説明するタイミングチャートである。
【図４】図１における走査信号駆動回路の構成を示すブロック図である。
【図５】図４に示す走査信号駆動回路の動作を説明するタイミングチャートである。
【図６】図１におけるデータ信号駆動回路の構成を示すブロック図である。
【図７】図６に示すデータ信号駆動回路の動作を説明するタイミングチャートである。
【図８】本発明の第２の実施形態による液晶表示装置の画素構造を説明する図である。
【図９】本発明の第２の実施形態におけるシステムからのインターフェース信号を示説明するタイミングチャートである。
【図１０】図８における変換回路の構成を示すブロック図である。
【図１１】図８に示す変換回路の動作を説明するタイミングチャートである。
【図１２】本発明の第３の実施形態による液晶表示装置の画素構造を説明する図である。
【図１３】図１２に示す液晶表示装置の駆動方法を説明するタイミングチャートである。
【図１４】本発明の実施形態による液晶表示装置を使用して構成した情報機器の構成を示すブロック図である。
【符号の説明】
１１〜３３  液晶セル
１０１  データ信号駆動回路
１０２  電圧レベル選択回路
１０３  走査線信号駆動回路
１０４  電圧レベル発生回路
４０１、６０１、６０２、１００４〜１００６  ラッチ回路
４０２  制御信号生成部
４０３、６０４  出力チャネルセレクタ
４０４、６０５  出力制御回路
４０５、６０６  出力バッファ
６０３  データパルス変換回路
８０２  変換回路
１００１、１００２  カウンタ回路
１００３  反転回路
１００７  加算器
１４０１  情報機器
１４０２  液晶表示装置
１４０３  中央処理装置
１４０４  入力装置
１４０５  記憶装置
１４０６  出力装置
【図１】
0003857481.tif 000002
【図２】
0003857481.tif 000003
【図３】
0003857481.tif 000004
【図４】
0003857481.tif 000005
【図５】
0003857481.tif 000006
【図６】
0003857481.tif 000007
【図７】
0003857481.tif 000008
【図８】
0003857481.tif 000009
【図９】
0003857481.tif 000010
【図１０】
0003857481.tif 000011
【図１１】
0003857481.tif 000012
【図１２】
0003857481.tif 000013
【図１３】
0003857481.tif 000014
【図１４】
0003857481.tif 000015