(57)【特許請求の範囲】
【請求項１】
ソレノイドコイルに接続されて駆動電流を制御する制御素子と、前記制御素子を通じて検出した検出電圧を出力する検出手段と、前記検出手段からの検出電圧を更新した最大ピーク値を保持するコンデンサを含む保持手段と、この保持手段で保持する最大ピーク値を取り込み、かつ、前記保持手段の前記コンデンサを短絡制御した際の最小値を取り込んで前記制御素子を駆動制御する制御手段とを備えたソレノイド駆動電流検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子機器に用いるソレノイド（コイル）の駆動電流の閉ループ制御を行う際にソレノイドの駆動電流のピーク値を検出するソレノイド駆動電流検出装置に関する。
【０００２】
【従来の技術】
図４は従来のソレノイド駆動電流検出装置の構成を示す回路図である。図４において、このソレノイド駆動電流検出装置は、ソレノイドコイルＬ２の一端に直流電源１が接続され、また、ソレノイドコイルＬ２の他端に駆動電流を制御するトランジスタＱ３が直列接続されている。このトランジスタＱ３のエミッタと接地との間に接続された抵抗器Ｒ４での検出電圧（降下電圧）が電流−電圧（Ｉ−Ｖ）変換器４で変換される。この変換値が制御部５のＡ／Ｄ変換器５ａでデジタル信号に変換してＣＰＵ５ｂで取り込まれる。ＣＰＵ５ｂは取り込んだデータ、すなわち、ソレノイドコイルＬ２の駆動電流値を認識し、インタフェース（Ｉ／Ｆ）部５ｃを通じてトランジスタＱ３へ、ソレノイドコイルＬ２に所定の駆動電流を流すための制御信号を出力する。すなわち、ソレノイドコイルＬ２へ所定の駆動電流を流すための閉ループ制御が行われる。
【０００３】
【発明が解決しようとする課題】
しかし、上記従来例のソレノイド駆動電流検出装置では、ソレノイドコイルＬ２に流れる駆動電流の抵抗器Ｒ４での検出電圧を常時、制御部５のＡ／Ｄ変換器５ａでデジタル信号に変換してＣＰＵ５ｂで監視する必要があり、制御部５でのプログラムステップが増加し、ＣＰＵ５ｂの処理負担が大きくなって、その信号処理規模が増大化するという欠点があった。
【０００４】
本発明は、このような従来の技術における課題を解決するものであり、閉ループ制御などにおけるソレノイドコイルの駆動電流のピーク値を検出する際のプログラムステップなどを低減して、その信号処理規模の増大化を抑えることが出来る優れたソレノイド駆動電流検出装置を提供する。
【０００５】
【課題を解決するための手段】
上記課題を達成するために、本発明のソレノイド駆動電流検出装置は、ソレノイドコイルに流れる駆動電流を制御素子を通じて検出した検出電圧を、順次更新し、この最大ピーク値をコンデンサで保持する。この保持した最大ピーク値又は、コンデンサを短絡した際の最小値を制御手段が取り込んいる。これによって、閉ループ制御などにおけるソレノイドコイルの駆動電流のピーク値（最大値又は最小値）を検出する際に、従来、慣用的に行われていたデジタル制御のみのピーク値の検出処理に比較してプログラムステップなどが低減され、その信号処理規模の増大化を抑えることが出来るようになる。
【０００６】
【発明の実施の形態】
本発明の請求項１に記載の発明は、ソレノイドコイルに接続されて駆動電流を制御する制御素子と、前記制御素子を通じて検出した検出電圧を出力する検出手段と、前記検出手段からの検出電圧を更新した最大ピーク値を保持するコンデンサを含む保持手段と、この保持手段で保持する最大ピーク値を取り込み、かつ、前記保持手段の前記コンデンサを短絡制御した際の最小値を取り込んで前記制御素子を駆動制御する制御手段とを備えたものであり、閉ループ制御などにおけるソレノイドコイルの駆動電流のピーク値（最大値又は最小値）を検出する際に、従来、慣用的に行われていたデジタル制御のみのピーク値の検出処理に比較してプログラムステップなどが低減され、その信号処理規模の増大化を抑えることが出来るようになる。
【０００７】
また、請求項２に記載の発明は、保持手段が、演算増幅器と、制御手段の制御でコンデンサを短絡又は非短絡に切り替える第１のアナログスイッチと、保持手段で保持する最大ピーク値を制御手段の制御で出力、又は、非出力に切り替える第２のアナログスイッチとを備えたものである。
【０００８】
また、請求項３に記載の発明は、検出手段からの検出電圧を更新した負の最大ピーク値を得るための負ピーク値保持手段を備えたものである。
【０００９】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
（実施の形態１）
図１は本発明の一実施の形態におけるソレノイド駆動電流検出装置の構成を示すブロック図である。図１において、このソレノイド駆動電流検出装置は、ソレノイドコイルＬ１２の一端に直流電源１１が接続され、また、ソレノイドコイルＬ１２の他端に駆動電流を制御する制御素子：トランジスタＱ１３が直列接続されている。このトランジスタＱ１３のエミッタと接地との間にソレノイドコイルＬ１２の駆動電流を検出する抵抗器Ｒ１４が接続されている
【００１０】
この抵抗器Ｒ１４には、ここでの検出電流を電圧値に変換する電流−電圧（Ｉ−Ｖ）変換器１４が接続されており、抵抗器R１４とＩ−Ｖ変換器１４で検出手段を構成している。さらに、抵抗器Ｒ１４での検出値に基づいてトランジスタＱ１３を駆動してソレノイドコイルＬ１２の駆動電流を所定値に制御する閉ループ制御を行うための制御部１５が設けられている。また、このソレノイド駆動電流検出装置には、Ｉ−Ｖ変換器１４からの検出電圧ＶＩが供給されて、ソレノイドコイルＬ１２の駆動電流における最大値又は最小値のピーク値を保持し、このピーク値に対応する出力電圧ＶＯを制御部１５に送出するピーク値保持部１６とを有している。
【００１１】
制御部１５は、ピーク値保持部１６からの出力電圧ＶＯをＡ／Ｄ変換器１５ａでデジタル信号に変換し、このデジタルデータ（出力電圧ＶＯ）をＣＰＵ１５ｂが取り込むようになっている。このＣＰＵ１５ｂは、デジタルデータ（出力電圧ＶＯ）に基づいたトランジスタＱ１３の駆動電圧をベースに送出し、かつ、最大値又は最小値のピーク値を出力するとともに負のピーク値を出力するための出力切替信号ＶＧを送出する。さらに、この出力切替信号ＶＧをピーク値保持部１６に送出するインタフェース（Ｉ／Ｆ）部１５ｃが設けられている。
【００１２】
ピーク値保持部１６は、Ｉ−Ｖ変換器１４からの検出電圧ＶＩが供給され、最大値又は最小値のピーク値を示す出力電圧ＶＯを出力する並列接続の正ピーク値保持回路１６ａ及び負ピーク値保持回路１６ｂを有している。
【００１３】
図２はピーク値保持部１６の詳細な構成を示す回路図である。図２において、正ピーク値保持回路１６ａは、Ｉ−Ｖ変換器１４からの検出電圧ＶＩを増幅（バッファ）して出力するオペアンプ２５、ダイオードＤ１６、抵抗器Ｒ１７を有しており、さらに、ダイオードＤ１６からの検出電圧ＶＩを充電電荷として保持するコンデンサＣ１８と、このコンデンサＣ１８での充電電荷（最大ピーク値ＶＰＨＯ）を制御部１５からの出力切替信号ＶＧでオン／オフして保持又は放電するための直列接続の抵抗器Ｒ１９及びアナログスイッチ３０が設けられている。さらに、コンデンサＣ１８で保持している現在の充電電荷（最大ピーク値ＶＰＨＯ）を制御部１５からの出力切替信号ＶＧでオン／オフして出力、又は、非出力に切り替えるアナログスイッチ２０を有している。
【００１４】
負ピーク値保持回路１６ｂも正ピーク値保持回路１６ａと同様の構成であり、オペアンプ３１、ダイオードＤ２２、抵抗器Ｒ２３、コンデンサＣ３６、抵抗器Ｒ２５及びアナログスイッチ２１，３６を有している。また、最大値又は最小値のピーク値を読み出す出力切替信号ＶＧを反転してアナログスイッチ２１に入力するためのインバータ２３を有している。
【００１５】
次に、この実施形態の動作について説明する。
図３は、この実施形態の動作の状態変化における処理波形とタイミングを示すを示すタイミング図である。図１、図２及び図３において、通常動作時は、図３中の状態１に示すように、制御部１５中のＣＰＵ１５ｂの制御でＩ／Ｆ部１５ｃから出力される出力切替信号ＶＧでピーク値保持部１６における正ピーク値保持回路１６ａ内のアナログスイッチ（ＳＷ）３０がオフ（図３ｃ）に設定される。この場合の最大ピーク値ＶＰＨＯが、ソレノイドコイルＬ１２の駆動電流に対応するＩ−Ｖ変換器１４での検出電圧ＶＩの上昇とともに、オペアンプ２５、抵抗器Ｒ１７、ダイオードＤ１６を通じて更新される（図３ａ，ｂ）。この電圧値がコンデンサＣ１８で保持される。
【００１６】
次に、図３中の状態２に示すように、Ｉ−Ｖ変換器１４での検出電圧ＶＩが低下した場合（図３ａ）、ダイオードＤ１６、抵抗器Ｒ１７及びコンデンサＣ１８の作用によって、その最大ピーク値ＶＰＨＯが維持される（図３ｂ）。次に、図３中の状態３に示すように、Ｉ−Ｖ変換器１４での検出電圧ＶＩが、さらに上昇すると（図３ａ，ｂ）、この新しい最大ピーク値ＶＰＨＯがコンデンサＣ１８で保持される。この最大ピーク値ＶＰＨＯまで変化するピーク値がアナログスイッチ２０に供給されている（図３ｂ）。
【００１７】
アナログスイッチ２０は、制御部１５中のＣＰＵ１５ｂの読み出しタイミングに基づいた、例えば、一定時間ごとにＩ／Ｆ部１５ｃから出力切替信号ＶＧでオンになって（図３ｃ）、最大ピーク値ＶＰＨＯまでのピーク値、すなわち、ソレノイドコイルＬ１２の駆動電流を順次、出力電圧ＶＯとして制御部１５に出力する。制御部１５では出力電圧ＶＯがＡ／Ｄ変換器１５ａでデジタル信号に変換されてＣＰＵ１５ｂが取り込む。
【００１８】
また、図３中の状態４に示すように、制御部１５中のＣＰＵ１５ｂが一定時間ごとに最大ピーク値ＶＰＨＯまでのピーク値を取り込むと、その取り込みの終了時点でＩ／Ｆ部１５ｃからの出力切替信号ＶＧでアナログスイッチ３０がオンになってコンデンサＣ１８を短絡し、最大ピーク値ＶＰＨＯを初期化する。この初期化した値、すなわち、最小値が制御部１５中のＡ／Ｄ変換器１５ａを通じてデジタル信号に変換されてＣＰＵ１５ｂが取り込んで認識する。
【００１９】
負ピーク値保持回路１６ｂは、正ピーク値保持回路１６ａと基本的に同様に動作して、更新した最大ピーク値ＶＰＨＯをコンデンサＣ２４で保持する。この最大ピーク値ＶＰＨＯまでの値がアナログスイッチ２１に供給される。このアナログスイッチ２１に、制御部１５中のＣＰＵ１５ｂの読み出しタイミングに基づいたＩ／Ｆ部１５ｃから出力切替信号ＶＧをインバータ２３で反転して入力する。この結果、正ピーク値保持回路１６ａと逆転した負の最大ピーク値（ＶＰＨＯ）までの値を制御部１５のＣＰＵ１５ｂがＡ／Ｄ変換器１５ａを通じて取り込むことが出来る。
【００２０】
【発明の効果】
以上の説明から明らかなように、本発明のソレノイド駆動電流検出装置によれば、ソレノイドコイルに流れる駆動電流を制御素子を通じて検出した最大ピーク値をコンデンサで保持し、この最大ピーク値又は、コンデンサを短絡した際の最小値を制御手段が取り込んいるため、閉ループ制御などにおけるソレノイドコイルの駆動電流のピーク値（最大値又は最小値）を検出する際に、デジタル制御のみのピーク値の検出処理に比較してプログラムステップなどが低減され、制御手段の負担が大きくならずに、その信号処理規模の増大化を抑えることが出来るようになる。
【図面の簡単な説明】
【図１】本発明の一実施の形態におけるソレノイド駆動電流検出装置の構成を示すブロック図
【図２】同実施の形態におけるピーク値保持部の詳細な構成を示す回路図
【図３】同実施の形態の動作の状態変化における処理波形を示すタイミング図
【図４】従来のソレノイド駆動電流検出装置の構成を示す回路図
【符号の説明】
１１  直流電源
１４  電流−電圧（Ｉ−Ｖ）変換器
１５  制御部
１５ａ  Ａ／Ｄ変換器
１５ｂ  ＣＰＵ
１５ｃ  インタフェース（Ｉ／Ｆ）部
１６  ピーク値保持部
１６ａ  正ピーク値保持回路
１６ｂ  負ピーク値保持回路
２５，３１  オペアンプ
２０，２１，３０，３１  アナログスイッチ
２３  インバータ
Ｃ１８，Ｃ２４，Ｃ３６  コンデンサ
Ｄ１６，Ｄ２２  ダイオード
Ｌ１２  ソレノイドコイル
Ｑ１３  トランジスタ
Ｒ１４，Ｒ１７，Ｒ１９，Ｒ２３，Ｒ２５  抵抗器
ＶＧ  出力切替信号
ＶＩ  検出電圧
ＶＯ  出力電圧
【図１】
0003826432.tif 000002
【図２】
0003826432.tif 000003
【図３】
0003826432.tif 000004
【図４】
0003826432.tif 000005