(57)【特許請求の範囲】
【請求項１】
第１の記憶内容に対応する第１の分極状態、または第２の記憶内容に対応する第２の分極状態を保持し得る記憶用強誘電体コンデンサ、
前記記憶用強誘電体コンデンサに対し、直列に接続され得る負荷用コンデンサ、
直列に接続された前記記憶用強誘電体コンデンサおよび負荷用コンデンサに対し所定の読出用電圧が印加されたとき、前記記憶用強誘電体コンデンサに発生する分圧に基づいて、記憶内容を検出する記憶内容検出手段、
を備えた強誘電体記憶装置において、
直列に接続された前記記憶用強誘電体コンデンサおよび負荷用コンデンサに対し、特性決定用電圧を印加し、記憶用強誘電体コンデンサの電圧および電荷特性を一定としたときの負荷用コンデンサの静電容量と差分電圧との関係を印加時間をパラメータとして求め、前記記憶内容検出手段の検出限界に対応する電圧値に近い値を差分電圧の最大値とするような印加時間を選択し、当該印加時間において差分電圧を最大とする静電容量を前記負荷用コンデンサの静電容量としたこと、
を特徴とする強誘電体記憶装置。
【請求項２】
請求項１の強誘電体記憶装置において、
直列に接続された前記記憶用強誘電体コンデンサおよび負荷用コンデンサに対し、前記読出用電圧とほぼ同一の特性決定用電圧を印加したこと、
を特徴とするもの。
【請求項３】
請求項２の強誘電体記憶装置において、
前記読出用電圧の印加時間経過後、速やかに前記記憶内容検出手段の検出動作を行なわせるよう構成したこと、
を特徴とするもの。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、強誘電体記憶装置に関し、特に、読出しの高速化、省電力化等に関する。
【０００２】
【従来の技術】
不揮発性の半導体メモリとして、強誘電体コンデンサを用いた強誘電体メモリが知られている。図８に、強誘電体メモリの回路構成の一部を示す。強誘電体メモリは、記憶用強誘電体コンデンサ４と負荷用コンデンサ６とを備えている。図９に、記憶用強誘電体コンデンサ４に関する電圧（図８に示すプレートラインＰＬを基準電位とした場合のビットラインＢＬの電位）と分極状態（図においては、”分極状態”と等価な”電荷”で表わしている）との関係を表わす履歴曲線を示す。
【０００３】
図９において、残留分極Ｚ１を生じている状態を第１の分極状態Ｐ１（記憶内容”Ｈ”に該当）とし、残留分極Ｚ２を生じている状態を第２の分極状態Ｐ２（記憶内容”Ｌ”に該当）とする。記憶用強誘電体コンデンサ４がいずれの分極状態にあるかを調べることにより、記憶用強誘電体コンデンサ４の記憶内容を読み出すことができる。
【０００４】
記憶用強誘電体コンデンサ４がいずれの分極状態にあるかを調べるには、図８に示す負荷用コンデンサ６を放電させた後、ビットラインＢＬをフローティング状態とし、その後、プレートラインＰＬに読出用電圧Ｖpを与え、このとき記憶用強誘電体コンデンサ４の両端に生ずる分圧Ｖfを測定する。
【０００５】
図９に示す図式解法によれば、負荷用コンデンサ６の静電容量を直線Ｌ１の傾きで表わした場合、記憶用強誘電体コンデンサ４が第１の分極状態Ｐ１であれば、記憶用強誘電体コンデンサ４の両端に生ずる分圧ＶfはＶ１となり、第２の分極状態Ｐ２であれば、分圧ＶfはＶ２となる。したがって、基準電圧Ｖrefを図９のように設定しておけば、読出時における記憶用強誘電体コンデンサ４の両端に生ずる分圧Ｖfと基準電圧Ｖrefとを比較することにより、記憶用強誘電体コンデンサ４がいずれの分極状態にあるかを調べることができる。
【０００６】
この場合、電圧Ｖ１と電圧Ｖ２との差分が大きいほど、記憶内容の検出マージンが大きくなるため都合がよい。一方、電圧Ｖ１と電圧Ｖ２との差分電圧ΔＶは、記憶用強誘電体コンデンサ４の電圧・電荷特性と負荷用コンデンサ６の電圧・電荷特性とにより変化することが知られている。図１０は、記憶用強誘電体コンデンサ４の電圧・電荷特性を一定とした場合の、負荷用コンデンサ６の静電容量（電圧・電荷特性）と差分電圧ΔＶとの関係を例示した図面である。
【０００７】
従来は、差分電圧ΔＶが最大となるよう、負荷用コンデンサ６の静電容量Ｃ０（図１０の場合は、Ｃ０≒５ｐＦ）を設定していた。これにより、記憶内容の検出マージンを大きくとることができる。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記のような従来の強誘電体メモリには、次のような問題点がある。図１０は、プレートラインＰＬに読出用電圧Ｖpを与える時間を無限大とした場合における、負荷用コンデンサ６の静電容量と差分電圧ΔＶとの関係を示すものであり、従来は、このような関係に基づいて静電容量Ｃ０を決定していた。
【０００９】
しかし、読出用電圧Ｖpを与える時間は実際には有限であり、上述のようにして決定された静電容量Ｃ０が、実際の読出時間に対して、差分電圧ΔＶの最大値を与えるとは限らない。
【００１０】
また、読出用電圧Ｖpを与える時間を短くするほど、差分電圧ΔＶは小さくなる。したがって、読出用電圧Ｖpを比較的長時間与える場合には、差分電圧ΔＶが十分大きいため、記憶内容の検出に支障はないが、読出用電圧Ｖpを短時間しか与えない場合には、差分電圧ΔＶが小さくなるため、記憶内容の検出に支障をきたす。このため、上述の強誘電体メモリにおいては、読出動作をあまり高速にすることができなかった。また、この結果、読出動作時の消費電力をあまり小さくすることができなかった（図１１参照、後述）。
【００１１】
この発明はこのような問題を解決し、実際の読出時間に対応した適正な負荷用コンデンサを備え、また、読出動作を高速に行なうことができ、消費電力の小さい強誘電体記憶装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
この発明の強誘電体記憶装置は、第１の記憶内容に対応する第１の分極状態、または第２の記憶内容に対応する第２の分極状態を保持し得る記憶用強誘電体コンデンサ、前記記憶用強誘電体コンデンサに対し、直列に接続され得る負荷用コンデンサ、直列に接続された前記記憶用強誘電体コンデンサおよび負荷用コンデンサに対し所定の読出用電圧が印加されたとき、前記記憶用強誘電体コンデンサに発生する分圧に基づいて、記憶内容を検出する記憶内容検出手段、を備えた強誘電体記憶装置において、直列に接続された前記記憶用強誘電体コンデンサおよび負荷用コンデンサに対し、特性決定用電圧を印加し、記憶用強誘電体コンデンサの電圧および電荷特性を一定としたときの負荷用コンデンサの静電容量と差分電圧との関係を印加時間をパラメータとして求め、前記記憶内容検出手段の検出限界に対応する電圧値に近い値を差分電圧の最大値とするような印加時間を選択し、当該印加時間において差分電圧を最大とする静電容量を前記負荷用コンデンサの静電容量としたこと、を特徴とする。
【００１３】
この発明の強誘電体記憶装置は、直列に接続された前記記憶用強誘電体コンデンサおよび負荷用コンデンサに対し、前記読出用電圧とほぼ同一の特性決定用電圧を印加したこと、を特徴とする。
【００１４】
この発明の強誘電体記憶装置は、前記読出用電圧の印加時間経過後、速やかに前記記憶内容検出手段の検出動作を行なわせるよう構成したこと、を特徴とする。
【００１７】
【発明の効果】
この発明の強誘電体記憶装置は、直列に接続された前記記憶用強誘電体コンデンサおよび負荷用コンデンサに対し、特性決定用電圧を印加し、記憶用強誘電体コンデンサの電圧および電荷特性を一定としたときの負荷用コンデンサの静電容量と差分電圧との関係を印加時間をパラメータとして求め、前記記憶内容検出手段の検出限界に対応する電圧値に近い値を差分電圧の最大値とするような印加時間を選択し、当該印加時間において差分電圧を最大とする静電容量を前記負荷用コンデンサの静電容量としたこと、を特徴とする。
【００１８】
したがって、特性決定用電圧を無限大時間印加した場合に差分が最大になるよう負荷用コンデンサの電圧・電荷特性を設定する従来の強誘電体記憶装置に比し、実際の使用に近い状態で差分が最大となるよう負荷用コンデンサの電圧・電荷特性を設定することができる。このため、実際の読出時間において差分が最大となるような負荷用コンデンサを得ることができる。また、読出時間の高速化に対応した負荷用コンデンサを設定することができる。
【００１９】
すなわち、実際の読出時間に対応した適正な負荷用コンデンサを備え、また、読出動作を高速に行なうことが可能で、消費電力の小さい強誘電体記憶装置を実現することができる。
【００２０】
この発明の強誘電体記憶装置は、直列に接続された前記記憶用強誘電体コンデンサおよび負荷用コンデンサに対し、前記読出用電圧とほぼ同一の特性決定用電圧を印加したこと、を特徴とする。したがって、読出時間を短縮することができる。すなわち、読出動作を高速に行なうことができる。また、その結果、読出時における消費電力を小さくすることができる。
【００２１】
この発明の強誘電体記憶装置は、前記読出用電圧の印加時間経過後、速やかに前記記憶内容検出手段の検出動作を行なわせるよう構成したこと、したがって、読出用電圧の印加、記憶内容の検出の他、これらに付随する記憶内容の再書込など一連の読出動作を高速で行なうことができる。したがって、読出時における消費電力を、さらに小さくすることができる。
【００２４】
【発明の実施の形態】
図２に、この発明の一実施形態による強誘電体記憶装置である強誘電体コンデンサを用いた強誘電体メモリ１０の回路図の一部を示す。強誘電体メモリ１０は、複数のメモリセルＭ１１、Ｍ２１...Ｍｍｎを行列配置する構成を有している。なお、図２においては、メモリセルＭ１１...Ｍ１ｎの並び（縦方向の並び）を行と呼び、メモリセルＭ１１...Ｍｍ１の並び（横方向の並び）を列と呼ぶ。
【００２５】
強誘電体メモリ１０は、さらに、基準セル駆動回路１２、センスアンプＡＭＰ１...を有するセンスアンプ部１４、基準セルプリセット回路部１６を備えている。基準セル駆動回路１２により、グローバルセルプレートラインＧＣＰ（以下「ラインＧＣＰ」という。）を介して、プレートラインＰＬ１に読出用電圧を印加する。センスアンプ部１４および基準セルプリセット回路部１６が記憶内容検出手段に対応する。また、基準セル駆動回路１２およびセンスアンプ部１４により、後述する再書込を行なう。
【００２６】
なお、この実施形態においては、基準セル駆動回路１２を読出用電圧の印加と再書込とにおいて兼用し、センスアンプ部１４を記憶内容の検出と再書込とにおいて兼用するよう構成している。このように構成することにより、回路の簡略化を図ることができる。
【００２７】
図３にメモリセルＭ１１近傍の拡大回路図を示す。メモリセルＭ１１は、記憶用強誘電体コンデンサＣ１１と選択用トランジスタＴＲ１１とを備えている。記憶用強誘電体コンデンサＣ１１の一端は、選択用トランジスタＴＲ１１、ビットライン／ＢＬ１を介して、負荷用コンデンサＣbと直列に電気的に接続される。この実施形態では、負荷用コンデンサＣbは、ビットライン／ＢＬ１とグランドとの寄生容量として与えられた常誘電体コンデンサである。
【００２８】
記憶用強誘電体コンデンサＣ１１の他端は、プレートラインＰＬ１、トランジスタ１５、ラインＧＣＰを介して基準セル駆動回路１２に接続されている。
【００２９】
選択用トランジスタＴＲ１１およびトランジスタ１５のゲートは、ともにワードラインＷＬ１に接続されている。ビットライン／ＢＬ１には、センスアンプＡＭＰ１の一端が接続されており、センスアンプＡＭＰ１の他端はビットラインＢＬ１を介して、基準セルプリセット回路部１６（図２参照）に接続されている。
【００３０】
センスアンプＡＭＰ１は、センスアンプ駆動回路１３により駆動される。センスアンプ駆動回路１３は、ラインＧＣＰの信号の立上がりを検知し、一定時間後にセンスアンプＡＭＰ１を駆動する。
【００３１】
図１に、記憶用強誘電体コンデンサＣ１１に関する電圧（図３に示すプレートラインＰＬ１を基準電位とした場合のビットライン／ＢＬ１の電位）と分極状態（図においては、”分極状態”と等価な”電荷”で表わしている）との関係を表わす履歴曲線を示す。図１において、残留分極Ｚ１を生じている状態を第１の分極状態Ｐ１（第１の記憶内容である記憶内容”Ｈ”に対応）とし、残留分極Ｚ２を生じている状態を第２の分極状態Ｐ２（第２の記憶内容である記憶内容”Ｌ”に対応）とする。
【００３２】
図３に示す負荷用コンデンサＣbの静電容量および読出用電圧Ｖｐの印加時間ｔｐは、以下のようにして決定する。直列に接続された記憶用強誘電体コンデンサＣ１１および負荷用コンデンサＣbに対し、読出用電圧Ｖｐと同一の特性決定用電圧Ｖｄを時間ｔ（所定有限時間）印加したと仮定したときに、第１の分極状態において記憶用強誘電体コンデンサＣ１１に生ずる分圧Ｖｆと第２の分極状態における分圧Ｖｆとの差分電圧をΔＶとする。
【００３３】
記憶用強誘電体コンデンサＣ１１の電圧・電荷特性を一定としたときの、負荷用コンデンサＣbの静電容量と差分電圧ΔＶとの関係を、前記印加時間ｔをパラメータとして求め、図４のように表わす。
【００３４】
つぎに、センスアンプＡＭＰ１の検出限界に対応する電圧値に近い値を差分電圧ΔＶの最大値とするような印加時間ｔを選択する。印加時間ｔにおいて、差分電圧ΔＶを最大とする静電容量を、負荷用コンデンサＣbの静電容量とする。
【００３５】
たとえば、センスアンプＡＭＰ１の検出限界に対応する電圧値が０．８Ｖであるとすると、図４に示すように、差分電圧ΔＶの最大値が約０．８７Ｖを示す印加時間ｔ（＝２．５ｎｓｅｃ）が選択される。また、負荷用コンデンサＣbの静電容量Ｃは、印加時間ｔ＝２．５ｎｓｅｃにおいて差分電圧ΔＶの最大値を与える静電容量（≒１．２５ｐＦ）に設定される。
【００３６】
このようにして設定した負荷用コンデンサＣb（静電容量Ｃ≒１．２５ｐＦ）を用いた場合において、後述する読出動作時にプレートラインＰＬ１に流れる電流Ｉｐおよび記憶用強誘電体コンデンサＣ１１に発生する分圧Ｖｆが、時間の経過とともにどのように変化するかを図５に示す。また、従来の方法で設定された負荷用コンデンサＣb（静電容量Ｃ≒５ｐＦ）用いた場合の同様な図を図１１に示す。
【００３７】
図５および図１１を対比すると、たとえば記憶内容が”Ｈ”の場合、図５に示す電流Ｉｐの時間積分値（ハッチング部面積）は、図１１に示す電流Ｉｐの時間積分値（ハッチング部面積）に比し、かなり低減されていることがわかる。
【００３８】
また、この実施形態においては、読出用電圧Ｖｐの印加時間ｔｐ（すなわち読出時間）を、特性決定用電圧Ｖｄの印加時間ｔと同じく、２．５ｎｓｅｃとしている。図５に示すように、読出用電圧Ｖｐの印加時間ｔｐを２．５ｎｓｅｃとすることにより、電流Ｉｐの時間積分値（格子線部面積）は、さらに減少することがわかる。
【００３９】
また、後述するように、読出用電圧Ｖｐの印加時間ｔｐを短くすることにより、再書込に要する時間も短縮することができる。したがって、読出しから再書込み完了までの時間を、いっそう短縮することができる。また、再書込に要する時間を短くすることにより、消費電力をさらに低減することができる。
【００４０】
なお、この実施形態においては、センスアンプＡＭＰ１の検出限界に対応する電圧値０．８Ｖは、センスアンプＡＭＰ１の製造誤差および所定の検出マージンを含んだ値としている。
【００４１】
また、上述のように、センスアンプ駆動回路１３は、ラインＧＣＰの信号の立上がりを検知し、一定時間後にセンスアンプＡＭＰ１を駆動するよう構成されているが、この実施形態においては、この一定時間を、読出用電圧Ｖｐの印加時間ｔｐとしている。
【００４２】
なお、従来のように、特性決定用電圧Ｖｄの印加時間ｔが無限大のとき（図４に破線で示す）に差分電圧ΔＶが最大となるよう負荷用コンデンサＣbの静電容量（Ｃ０≒５ｐＦ）を選択した場合、読出時間を５ｎｓｅｃとしたときは差分電圧ΔＶが約０．９Ｖであるため問題はない。しかし、この場合、読出時間を２．５ｎｓｅｃとしたときは差分電圧ΔＶが約０．５Ｖとなり、上述のセンスアンプＡＭＰ１の検出限界に対応する電圧値０．８Ｖよりも低くなってしまい、誤検出を生ずるおそれが大きいことがわかる。
【００４３】
つぎに、強誘電体メモリ１０の記憶内容を読み出す場合の動作について説明する。例えばメモリセルＭ１１の記憶内容を読み出す場合には、図２に示すアドレスバッファ１８に、該当アドレスを入力する。これにより、行を選択する行デコーダ２０および列を選択する列デコーダ２２を介してメモリセルＭ１１が選択されることになる。
【００４４】
図６に、記憶内容”Ｈ”を読出す場合の各信号線等の状態を表わすタイミングチャートを示す。図６、図２を参照しつつ、図１、図３に基づいて記憶内容”Ｈ”を読出す場合の動作を説明する。
【００４５】
まず、図３に示すビットライン／ＢＬ１を”Ｌ”とすることにより、負荷用コンデンサＣｂを放電させ（図６（ａ）参照）、その後、ビットライン／ＢＬ１をフローティング状態にする（図６（ｂ）参照）。
【００４６】
つぎに、ワードラインＷＬ１を”Ｈ”とすることにより、選択トランジスタＴＲ１１およびトランジスタ１５をＯＮ状態とし（図６（ｃ）参照）、その後、基準セル駆動回路１２からの出力にしたがって、ラインＧＣＰを介して、プレートラインＰＬ１を”Ｈ”にする（図６（ｄ）参照）。
【００４７】
プレートラインＰＬ１を”Ｈ”にすることにより、直列に電気的に接続された記憶用強誘電体コンデンサＣ１１および負荷用コンデンサＣｂの両端に、読出し用電圧Ｖｐが印加されることになる。これにより、図１に示すように、記憶用強誘電体コンデンサＣ１１の分極状態は、Ｐ１からＰ８に向って変化しようとする。
【００４８】
一方、センスアンプ駆動回路１３は、ラインＧＣＰの立上がりを監視しており、基準セル駆動回路１２からの出力にしたがって、ラインＧＣＰが”Ｈ”になったあと所定時間待機し、その後速やかにセンスアンプＡＭＰ１を動作させる（図６（ｆ）参照）。この待機時間が、読出用電圧Ｖｐの印加時間ｔｐ（上述の例では２．５ｎｓｅｃ）に該当する。
【００４９】
センスアンプＡＭＰ１動作時における記憶用強誘電体コンデンサＣ１１の分極状態は、図１に示すＰ４で示される。図式解法によれば、このとき、記憶用強誘電体コンデンサＣ１１には分圧Ｖ１が生じている。したがって、グランドを基準としたビットライン／ＢＬ１の電位は図６（ｅ）に示す値となる。
【００５０】
センスアンプＡＭＰ１は、ビットラインＢＬ１を介して基準セルプリセット回路部１６（図２参照）から与えられ、図１に示される基準電圧Ｖref（しきい値電圧）と記憶用強誘電体コンデンサＣ１１の分圧Ｖ１とを比較し（実際には、図１に示す読出し用電圧Ｖｐを基準としたときの、基準電圧Ｖrefの電位と分圧Ｖ１の電位を比較する）、分圧Ｖ１の方が高ければ、記憶内容は”Ｈ”であると判定し、ビットライン／ＢＬ１の電位を”Ｈ”にする（図６（ｇ）参照）。このとき、記憶用強誘電体コンデンサＣ１１は、図１に示すように、分極状態Ｐ５を呈する。
【００５１】
このように、この実施形態においては、読出用電圧Ｖｐの印加時間ｔｐを短かく設定（上述の例では２．５ｎｓｅｃ）することで、Ｐ１からＰ８に向って変化しようとする記憶用強誘電体コンデンサＣ１１の分極状態を、Ｐ４で停止させている。これにより、分極状態Ｐ４からＰ８に至る、時間および消費電力を低減することができる。
【００５２】
なお、この実施形態においては、基準電圧Ｖrefの値は、分圧Ｖ１と後述する分圧Ｖ２の中間の値となるように設定している。
【００５３】
つぎに、基準セル駆動回路１２からの出力にしたがってプレートラインＰＬ１を”Ｌ”にする（図６（ｈ）参照）。
【００５４】
プレートラインＰＬ１を”Ｌ”にすることにより、プレートラインＰＬ１と”Ｈ”に維持されたビットライン／ＢＬ１との間には電位差が生ずることとなる。この電位差が、図１に示す第１の再書込電圧Ｖrw1であり、記憶用強誘電体コンデンサＣ１１の両端に印加される。記憶用強誘電体コンデンサＣ１１は、第１の再書込電圧Ｖrw1を印加され、図１に示す分極状態Ｐ６となる。この状態が満充電状態である。
【００５５】
記憶用強誘電体コンデンサＣ１１の分極状態をＰ４で停止させることにより、該分極状態をＰ８まで放置する場合に比し、再書込（分極状態Ｐ５からＰ６まで）に要する時間および消費電力を低減することができる。
【００５６】
つぎに、記憶用強誘電体コンデンサＣ１１が第１の再書込電圧Ｖrw1により満充電された状態で、ワードラインＷＬ１を”Ｌ”に落とす（図６（ｉ）参照）ことにより、選択トランジスタＴＲ１１およびトランジスタ１５をＯＦＦとし、記憶用強誘電体コンデンサＣ１１をフローティング状態とする。
【００５７】
つぎに、列デコーダ２２の出力線Ｂ１（図２参照）を立ち上げる（図６（ｊ）参照）ことにより、ビットライン／ＢＬ１の電位”Ｈ”（図６（ｋ）参照）を、出力バッファ２４に取込む（図６（ｌ）参照）。その後、センスアンプＡＭＰ１をＯＦＦにする（図６（ｍ）参照）ことにより、再びビットライン／ＢＬ１をフローティング状態とする（図６（ｎ）参照）。最後に、列デコーダ２２の出力線Ｂ１を”Ｌ”に戻し、読出処理を終了する。
【００５８】
読み出し処理の終了後、時間の経過とともに、記憶用強誘電体コンデンサＣ１１は、図１における第１の分極状態Ｐ１に戻る。
【００５９】
つぎに、記憶内容”Ｌ”を読み出す場合の動作を説明する。図７に、記憶内容”Ｌ”を読出す場合の各信号線等の状態を表わすタイミングチャートを示す。図６および図７に示すように、この実施形態の強誘電体メモリ１０は、記憶内容”Ｈ”の読み出しか記憶内容”Ｌ”の読み出しかを区別することなく、全く同一の処理手順で読み出しを行なうよう構成されている。
【００６０】
したがって、記憶内容”Ｌ”の読み出しの動作は、記憶内容”Ｈ”の読み出しの動作と同様に行なわれる。ただし、図１に示すように、記憶内容”Ｌ”の読み出しの場合は、読み出し時の分極状態が第２の分極状態Ｐ２である点で、記憶内容”Ｈ”の読み出しの場合と異なる。
【００６１】
記憶内容”Ｌ”を読み出す場合においては、図１に示す読出用電圧Ｖpが時間ｔｐだけ印加された場合、記憶用強誘電体コンデンサＣ１１は、分極状態Ｐ３を呈する。したがって、記憶用強誘電体コンデンサＣ１１に生ずる分圧ＶｆはＶ２を示す。なお、このとき、グランドを基準としたビットライン／ＢＬ１の電位は図７（ａ）に示す値となる。
【００６２】
記憶内容”Ｈ”の読み出しの場合同様、この実施形態においては、読出用電圧Ｖｐの印加時間ｔｐを短かく設定（上述の例では２．５ｎｓｅｃ）することで、Ｐ２からＰ９に向って変化しようとする記憶用強誘電体コンデンサＣ１１の分極状態を、Ｐ３で停止させている。これにより、分極状態Ｐ３からＰ９に至る、時間および消費電力を低減することができる。
【００６３】
前述のように、基準電圧ＶrefはＶ２より高い値に設定されているため、センスアンプＡＭＰ１は、記憶内容は”Ｌ”であると判定し、ビットライン／ＢＬ１の電位を”Ｌ”にする（図７（ｂ）参照）。
【００６４】
ビットライン／ＢＬ１の電位を”Ｌ”にすることにより、ビットライン／ＢＬ１と”Ｈ”に維持されたプレートラインＰＬ１との間には電位差が生ずることとなる。この電位差が、図１に示す第２の再書込電圧Ｖrw2（読出用電圧Ｖpに等しい）であり、記憶用強誘電体コンデンサＣ１１の両端に印加される。記憶用強誘電体コンデンサＣ１１は、第２の再書込電圧Ｖrw2を印加され、図１に示す分極状態Ｐ７となる。
【００６５】
この後、プレートラインＰＬ１を”Ｌ”にする（図７（ｃ）参照）ことにより、記憶用強誘電体コンデンサＣ１１の両端にかかる電圧を強制的に０Ｖとする。これにより、記憶用強誘電体コンデンサＣ１１は、図１における第２の分極状態Ｐ２に戻る。このようにして、強誘電体メモリ１０の記憶内容を読み出すことができる。
【００６６】
なお、上述の実施形態においては、読出用電圧Ｖｐの印加時間ｔｐを、特性決定用電圧Ｖｄの印加時間ｔと同一に設定したが、読出用電圧Ｖｐの印加時間ｔｐは、特性決定用電圧Ｖｄの印加時間ｔと必ずしも同一にする必要はない。たとえば、読出用電圧Ｖｐの印加時間ｔｐを、特性決定用電圧Ｖｄの印加時間ｔより大きく設定することで、読出時の検出マージンをより大きくすることが可能となる。
【００６７】
また、上述の実施形態においては、センスアンプＡＭＰ１の検出限界に対応する電圧値に近い値を差分電圧ΔＶの最大値とするよう、特性決定用電圧Ｖｄの印加時間ｔを選択し、該印加時間ｔにおいて、差分電圧ΔＶを最大とする静電容量を、負荷用コンデンサＣbの静電容量とするよう構成したが、負荷用コンデンサＣbの静電容量は、必ずしもこのように選択する必要はない。たとえば、センスアンプＡＭＰ１の検出限界に対応する電圧値よりもかなり大きい値を差分電圧ΔＶの最大値とするよう、特性決定用電圧Ｖｄの印加時間ｔを選択し、該印加時間ｔにおいて、差分電圧ΔＶを最大とする静電容量を、負荷用コンデンサＣbの静電容量とするよう構成することで、読出時の検出マージンをより大きくすることが可能となる。
【００６８】
また、負荷用コンデンサＣbの静電容量を、設計上要求される読出用電圧Ｖｐの印加時間ｔｐに対応させて設定することもできる。たとえば、要求される読出用電圧Ｖｐの印加時間ｔｐが小さい場合には負荷用コンデンサＣbの静電容量を小さくし、要求される読出用電圧Ｖｐの印加時間ｔｐが比較的大きい場合には負荷用コンデンサＣbの静電容量を大きくすることができる。この場合、当該印加時間ｔｐにおいて差分電圧ΔＶが最大となるよう負荷用コンデンサＣbの静電容量を設定すれば、読出時の検出マージンを大きくすることができるので好都合である。
【００６９】
また、上述の実施形態においては、負荷用コンデンサＣｂとしてビットラインの寄生容量を用いたが、負荷用コンデンサＣｂとして、別途コンデンサを設けることもできる。また、負荷用コンデンサＣｂとして常誘電体コンデンサを用いたが、負荷用コンデンサＣｂとして常誘電体コンデンサ以外のコンデンサを用いることもできる。たとえば、負荷用コンデンサＣｂとして強誘電体コンデンサを用いれば、記憶用強誘電体コンデンサと負荷用コンデンサＣｂとを同一工程で作り込むことができる。このため、製造条件にバラ付きがあっても、記憶用強誘電体コンデンサと負荷用コンデンサＣｂとの特性の比率は一定に保たれるので好都合である。なお、負荷用コンデンサＣｂとして強誘電体コンデンサを用いる場合は、該強誘電体コンデンサの履歴特性が、負荷用コンデンサの電圧・電荷特性に該当する。
【００７０】
また、上述の実施形態においては、記憶用強誘電体コンデンサの電圧・電荷特性をまず設定し、つぎに、所定の条件を満たすよう負荷用コンデンサの電圧・電荷特性を設定する場合を例に説明したが、この発明はこのような手順に限定されるものではない。上述の手順とは逆に、負荷用コンデンサの電圧・電荷特性をまず設定し、その後、所定の条件を満たすよう記憶用強誘電体コンデンサの電圧・電荷特性を設定することもできる。また、記憶用強誘電体コンデンサの電圧・電荷特性と負荷用コンデンサの電圧・電荷特性とを、同時に設定するようにしてもよい。
【００７１】
なお、強誘電体メモリ１０の読出処理の手順は、図６および図７に示すタイミングチャートに限定されるものではない。さらに、この発明は図２に示す回路構成を有する強誘電体メモリ１０に限定されるものではない。
【図面の簡単な説明】
【図１】この発明の一実施形態による強誘電体記憶装置である強誘電体メモリ１０に用いられる記憶用強誘電体コンデンサＣ１１の動作状態を説明するための図面である。
【図２】強誘電体メモリ１０の回路構成の一部を示す図面である。
【図３】強誘電体メモリ１０の回路構成のうち、メモリセル近傍を拡大した図面である。
【図４】記憶用強誘電体コンデンサＣ１１の電圧・電荷特性を一定としたときの、負荷用コンデンサＣbの静電容量と差分電圧ΔＶとの関係を、時間ｔをパラメータとして表わした図面である。
【図５】強誘電体メモリ１０において、読出動作時にプレートラインＰＬ１に流れる電流Ｉｐおよび記憶用強誘電体コンデンサＣ１１に発生する分圧Ｖｆが、時間の経過とともにどのように変化するかを示した図面である。
【図６】強誘電体メモリ１０における記憶内容”Ｈ”の読出手順を説明するためのタイミングチャートである。
【図７】強誘電体メモリ１０における記憶内容”Ｌ”の読出手順を説明するためのタイミングチャートである。
【図８】従来の強誘電体メモリの回路構成の一部を示す図面である。
【図９】従来の強誘電体メモリに用いられる記憶用強誘電体コンデンサの動作状態を説明するための図面である。
【図１０】従来の負荷用コンデンサの静電容量を決定するための図面である。
【図１１】従来の負荷用コンデンサを用いた場合の読出動作時における消費電力を説明するための図面である。
【符号の説明】
ＡＭＰ１・・・・・ センスアンプ
ΔＶ・・・・・・・ 差分電圧
Ｖｄ・・・・・・・ 特性決定用電圧
ｔ・・・・・・・・ 特性決定用電圧Ｖｄの印加時間
Ｖp・・・・・・・・読出用電圧
ｔｐ・・・・・・・ 読出用電圧Ｖpの印加時間
Ｃb・・・・・・・・負荷用コンデンサ
Ｃ・・・・・・・・ 負荷用コンデンサＣbの静電容量
【図１】
0003770282.tif 000002
【図２】
0003770282.tif 000003
【図３】
0003770282.tif 000004
【図４】
0003770282.tif 000005
【図５】
0003770282.tif 000006
【図６】
0003770282.tif 000007
【図７】
0003770282.tif 000008
【図８】
0003770282.tif 000009
【図９】
0003770282.tif 000010
【図１０】
0003770282.tif 000011
【図１１】
0003770282.tif 000012