(57)【特許請求の範囲】
【請求項１】
一対の基板と、該一対の基板に挟持される液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成され、複数の走査信号配線と、該走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とソース電極、ゲート電極及びドレイン電極とを含む薄膜トランジスタと、前記ソース電極に接続される反射型の画素電極とを有する反射型液晶表示装置の製造方法であって、
（ａ）前記走査信号配線及び該走査信号配線から延びる前記ゲート電極とを形成するとともに、前記走査信号配線と実質的に平行な方向に延びるとともに、前記映像信号配線の延在方向のピッチが前記走査信号配線と異なる行配線パターンを形成する工程と、
（ｂ）前記ゲート電極と重畳する位置に半導体層を形成する工程と、
（ｃ）前記映像信号配線を形成するとともに、前記ゲート電極の両側であって前記半導体層と重畳する位置に前記ソース電極と前記ドレイン電極とを形成して前記薄膜トランジスタを形成する工程と、
（ｄ）前記薄膜トランジスタを覆う層間絶縁膜を形成し、該層間絶縁膜に前記薄膜トランジスタのソース電極の上面を露出するスルーホールを形成し、前記走査信号配線の前記映像信号配線の延在方向のピッチと同じピッチで前記スルーホールを介して前記ソース電極と接続する前記画素電極を形成する工程と
を含む反射型液晶表示装置の製造方法。
【請求項２】
一対の基板と、該一対の基板に挟持される液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成され、複数の走査信号配線と、該走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とソース電極、ゲート電極及びドレイン電極とを含む薄膜トランジスタと、前記ソース電極に接続される反射型の画素電極とを有する反射型液晶表示装置の製造方法であって、
（ａ）前記走査信号配線及び該走査信号配線から延びる前記ゲート電極とを形成するとともに、前記映像信号配線の延在方向及び前記走査信号配線の延在方向の少なくともいずれかのピッチが前記ゲート電極と異なる列電極パターンとを形成する工程と、
（ｂ）前記ゲート電極と重畳する位置に半導体層を形成する工程と、
（ｃ）前記映像信号配線を形成するとともに、前記ゲート電極の両側であって前記半導体層と重畳する位置に前記ソース電極と前記ドレイン電極とを形成して前記薄膜トランジスタを形成する工程と、
（ｄ）前記薄膜トランジスタを覆う層間絶縁膜を形成し、該層間絶縁膜に前記ソース電極の上面を露出するスルーホールを形成し、前記スルーホールを介して前記ソース電極と接続する画素電極を前記ゲート電極のピッチと同じピッチで形成する工程と
を含む反射型液晶表示装置の製造方法。
【請求項３】
一対の基板と、該一対の基板に挟持される液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成され、複数の走査信号配線と、該走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とソース電極、ゲート電極及びドレイン電極とを含む薄膜トランジスタと、前記ソース電極に接続される反射型の画素電極とを有する反射型液晶表示装置の製造方法であって、
（ａ）前記走査信号配線及び該走査信号配線から延びる前記ゲート電極とを形成する工程と、
（ｂ）前記ゲート電極と重畳する位置に半導体層を形成するとともに、前記映像信号配線の延在方向及び前記走査信号配線の延在方向の少なくともいずれかのピッチが前記半導体層と異なる島状パターンとを形成する工程と、
（ｃ）前記映像信号配線を形成するとともに、前記ゲート電極の両側であって前記半導体層と重畳する位置に前記ソース電極と前記ドレイン電極とを形成して前記薄膜トランジスタを形成する工程と、
（ｄ）前記薄膜トランジスタを覆う層間絶縁膜を形成し、該層間絶縁膜に前記ソース電極の上面を露出するスルーホールを形成し、前記スルーホールを介して前記ソース電極と接続する画素電極を前記半導体層と同じピッチで形成する工程と
を含む反射型液晶表示装置の製造方法。
【請求項４】
一対の基板と、該一対の基板に挟持される液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成され、複数の走査信号配線と、該走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とソース電極、ゲート電極及びドレイン電極とを含む薄膜トランジスタと、前記ソース電極に接続される反射型の画素電極とを有する反射型液晶表示装置の製造方法であって、
（ａ）前記走査信号配線及び該走査信号配線から延びる前記ゲート電極とを形成する工程と、
（ｂ）前記ゲート電極と重畳する位置に半導体層を形成する工程と、
（ｃ）前記映像信号配線を形成するとともに、前記ゲート電極の両側であって前記半導体層と重畳する位置に前記ソース電極と前記ドレイン電極とを形成して前記薄膜トランジスタを形成する工程と、前記映像信号配線と実質的に平行な方向に延びるとともに、前記走査信号配線の延在方向のピッチが前記映像信号配線と異なる列配線パターンを形成する工程と、
（ｄ）前記薄膜トランジスタを覆って該層間絶縁膜に前記ソース電極の上面を露出するスルーホールを形成し、前記スルーホールを介して前記ソース電極と接続する画素電極を前記映像信号配線の前記走査信号配線の延在方向のピッチと同じピッチで形成する工程と
を含む反射型液晶表示装置の製造方法。
【請求項５】
一対の基板と、該一対の基板に挟持される液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成され、複数の走査信号配線と、該走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とソース電極、ゲート電極及びドレイン電極とを含む薄膜トランジスタと、前記ソース電極に接続される反射型の画素電極とを有する反射型液晶表示装置の製造方法であって、
（ａ）前記走査信号配線及び該走査信号配線から延びる前記ゲート電極とを形成する工程と、
（ｂ）前記ゲート電極と重畳する位置に半導体層を形成する工程と、
（ｃ）前記映像信号配線を形成するとともに、前記ゲート電極の両側であって前記半導体層と重畳する位置に前記ソース電極と前記ドレイン電極とを形成して前記薄膜トランジスタを形成する工程と、前記ソース電極と実質的に平行な方向に延びるとともに、前記走査信号配線の延在方向又は前記映像信号配線の延在方向の少なくとも一方のピッチが前記ソース電極と異なる行電極パターンを形成する工程と、
（ｄ）前記薄膜トランジスタを覆って層間絶縁膜を形成し、該層間絶縁膜に前記ソース電極の上面を露出するスルーホールを形成し、前記スルーホールを介して前記ソース電極と接続する画素電極を前記ソース電極のピッチと同じピッチで形成する工程と
を含む反射型液晶表示装置の製造方法。
【請求項６】
一対の基板と、該一対の基板に挟持される液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成され、複数の走査信号配線と、該走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とソース電極、ゲート電極及びドレイン電極とを含む薄膜トランジスタと、前記ソース電極に接続される反射型の画素電極とを有する反射型液晶表示装置の製造方法であって、
（ａ）前記走査信号配線及び該走査信号配線から延びる前記ゲート電極とを形成する工程と、
（ｂ）前記ゲート電極と重畳する位置に半導体層を形成する工程と、
（ｃ）前記映像信号配線を形成するとともに、前記ゲート電極の両側であって前記半導体層と重畳する位置に前記ソース電極と前記ドレイン電極とを形成して前記薄膜トランジスタを形成する工程と、前記ドレイン電極と実質的に平行な方向に延びるとともに、前記走査信号配線の延在方向又は前記映像信号配線の延在方向の少なくとも一方のピッチが前記ドレイン電極と異なる交差部電極パターンを形成する工程と、
（ｄ）前記薄膜トランジスタを覆って層間絶縁膜を形成し、該層間絶縁膜に前記ソース電極の上面を露出するスルーホールを形成し、前記スルーホールを介して前記ソース電極と接続する画素電極を前記ドレイン電極と同じピッチで形成する工程と
を含む反射型液晶表示装置の製造方法。
【請求項７】
一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、
さらに、前記映像信号配線の延在方向に隣接する前記画素電極のピッチ又は前記走査信号配線の延在方向に隣接する前記画素電極のピッチのうちの少なくとも一方と異なるピッチを有する島状パターンであって、前記半導体層と同層にマトリクス状に形成され特定の規則性を有して配置された島状パターンを備えた反射型液晶表示装置。
【請求項８】
一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、
さらに、前記半導体層と同層に形成され前記半導体層とともに所定の規則性を有するマトリックス状のパターンを形成する島状パターンであって、前記マトリックス状のパターンが、前記映像信号配線の延在方向に隣接する前記画素電極のピッチ又は前記走査信号配線の延在方向に隣接する前記画素電極のピッチのうちの少なくとも一方と異なるピッチを有するように配置された島状パターンを備えた反射型液晶表示装置。
【請求項９】
一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを含む薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、
さらに、前記映像信号配線と同層かつ実質的に平行に形成される複数の列配線パターンであって、前記走査信号配線の延在方向の前記列配線パターンのピッチが、前記走査信号配線の延在方向に隣接する画素電極のピッチと異なる特定の規則性を有する列配線パターンを備えた反射型液晶表示装置。
【請求項１０】
一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、
さらに、前記映像信号配線と同層かつ実質的に平行に形成され前記映像信号配線とともに所定の規則性を有する第１のストライプ状パターン群を形成する複数の列配線パターンであって、前記走査信号配線の延在方向の前記第１のストライプ状パターンが、前記走査信号配線の延在方向に隣接する画素電極と異なるピッチを有するように配置された列配線パターンを備えた反射型液晶表示装置。
【請求項１１】
一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する数の映像信号線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、
さらに、前記走査信号配線と同層かつ実質的に平行に形成される複数の行配線パターンであって、前記映像信号配線の延在方向の前記行配線パターンのピッチが、前記映像信号配線の延在方向に隣接する画素電極のピッチとは異なる特定の規則性を有する行配線パターンを備えた反射型液晶表示装置。
【請求項１２】
一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、
さらに、前記走査信号配線と同層かつ実質的に平行に形成され前記走査信号配線とともに祖低の規則性を有する第２のストライプ状パターン群を形成する複数の行配線パターンであって、前記映像信号配線の延在方向に隣接する前記ストライプ状パターンのピッチが前記映像信号配線の延在方向に隣接する前記画素電極のピッチと異なるように配置された行配線パターンを備えた反射型液晶表示装置。
【請求項１３】
一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備した画素電極とを有する反射型液晶表示装置であって、
さらに、前記映像信号配線の延在方向に隣接する画素電極のピッチ又は前記走査信号配線の延在方向に隣接する画素電極のピッチのうちの少なくとも一方と異なるピッチを有する列電極パターンであって、前記ゲート電極と同層に形成され特定の規則性を有して配置された列電極パターンを備えた反射型液晶表示装置。
【請求項１４】
一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成される透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、
さらに、前記薄膜トランジスタのゲート電極と同層に形成され前記ゲート電極とともに所定の規則性を有する第２のマトリックス状パターンを形成する列電極パターンであって、前記第２のマトリックス状パターンが、前記映像信号配線の延在方向のピッチ又は前記走査信号配線の延在方向のピッチのうちの少なくとも一方と異なるピッチを有するように配置された列電極パターンを備える反射型液晶表示装置。
【請求項１５】
一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備した画素電極とを有する反射型液晶表示装置であって、
さらに、前記映像信号配線の延在方向に隣接する画素電極のピッチ又は前記走査信号配線の延在方向に隣接する画素電極のピッチのうちの少なくとも一方と異なるピッチを有する行電極パターンと該行電極パターンと向かい合う位置に形成される交差部電極パターンとであって、それぞれが前記ドレイン電極と同層にマトリクス状に形成され特定の規則性を有して配置された行電極パターン及び交差部電極パターンを備える反射型液晶表示装置。
【請求項１６】
一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを備えた薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、
さらに、前記ドレイン電極と同層に形成され前記ドレイン電極とともに所定の規則性を有する第３のマトリックス状パターン群を形成する行電極パターンであって、前記走査信号配線の延在方向に隣接する前記第３のマトリックス状パターンのピッチが、前記走査信号配線の延在方向に隣接する画素電極のピッチと異なるピッチを有するように配置された行電極パターンと、前記ソース電極と同層に前記行電極パターンと向かい合う位置に形成され前記ソース電極とともに所定の規則性を有する第４のマトリックス状パターン群を形成する交差部電極パターンであって、前記映像信号配線の延在方向の前記第４のマトリックス状パターンのピッチが、前記映像信号配線の延在方向に隣接する画素電極のピッチと異なるピッチを有するように配置された交差部電極パターンとを備えた反射型液晶表示装置。
【請求項１７】
一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続された反射板としての機能を具備した画素電極とを有する反射型液晶表示装置であって、
前記走査信号配線と同層かつ実質的に平行な複数の行配線パターンと前記走査信号配線とで形成され所定の規則性を有する第１の合同パターンと、
前記映像信号配線と同層かつ実質的に平行な複数の列配線パターンと前記映像信号配線とで形成され所定の規則性を有する第２合同パターンと、
前記列方向パターンから該列方向パターンと実質的に垂直な方向に延びて前記ドレイン電極と同層かつマトリクス状に形成される行電極パターンと前記ドレイン電極と形成され所定の規則性を有する第３合同パターンと、
前記ソース電極同層に前記行電極パターンと向かい合う位置に形成される交差部電極パターンと前記ソース電極とで形成され所定の規則性を有する第４合同パターンと、
前記行方向パターンから該行方向パターンと実質的に垂直な方向に延びて前記ゲート電極と同層かつマトリクス状に形成される列電極パターンと前記ゲート電極とで形成され所定の規則性を有する第５合同パターンと、
前記半導体層と同層かつマトリクス状に形成される島状パターンと前記半導体層とで形成され所定の規則性を有する第６合同パターンと
の少なくとも１の合同パターンが形成され、前記第１から第６までの合同パターンのうち形成された合同パターンであってそのうちの少なくとも１の合同パターンが前記画素電極のピッチと異なるピッチを有している反射型液晶表示装置。
【請求項１８】
さらに、前記映像信号配線を駆動する映像線駆動用外部回路を有し、
前記映像信号配線の端子部分に前記映像線駆動用外部回路と接続するためのパッド電極と、前記パッド電極と前記映像信号配線とを接続するための接続部とが、前記列方向配線に対して選択的に形成されている
請求項９又は１０に記載の反射型液晶表示装置。
【請求項１９】
さらに、前記走査信号線を駆動する走査線駆動用外部回路を有し、
前記走査信号線の端子部分に、前記走査線駆動用外部回路と接続するためのパッド電極と、前記パッド電極と前記映像信号配線とを接続するための接続部とが、前記行方向配線に対して選択的に形成されている
請求項１１又は１２に記載の反射型液晶表示装置。
【請求項２０】
前記半導体層にゲート電極と、ソース電極と、ドレイン電極とを前記島状パターンに対して選択的に形成したことを特徴とする請求項７又は８に記載の反射型液晶表示装置。
【請求項２１】
前記ソース電極と前記画素電極とを接続するための接続部を前記交差部電極に対して選択的に形成した
請求項７、８、１４及び１５のうちのいずれか１項に記載の反射型液晶表示装置。
【請求項２２】
前記映像信号配線の端部とは反対側において、前記列配線パターンが一定電位に接続されている
請求項７から２１までのいずれか１項に記載の反射型液晶表示装置。
【請求項２３】
前記走査信号配線の端部とは反対側において、前記行配線パターンが一定電位に接続されている
請求項７から２１までのいずれか１項に記載の反射型液晶表示装置。
【請求項２４】
前記映像信号配線の端部とは反対側において、前記列配線パターンが前記共通電極と同電位とされている
請求項７から２１までのいずれか１項に記載の反射型液晶表示装置。
【請求項２５】
前記走査信号配線の端部とは反対側において、前記行配線パターンが前記共通電位と同電位とされている
請求項７から２１までのいずれか１項に記載の反射型液晶表示装置。
【請求項２６】
透明性を有する共通信号電極を備えた第１の基板と、
該第１の基板と対向する位置に配置される第２の基板であって、前記第１の基板との対向面に複数の画素領域がマトリックス状に画定されている第２の基板と、
前記第１の基板と前記第２の基板とに挟持された液晶層とを含む反射型液晶表示装置であって、
複数の前記画素領域のそれぞれと実質的に同じ領域に形成され、反射板としての機能を有する複数の画素電極と、
前記画素電極の下部であって前記第１の基板上にマトリックス状に形成され、前記画素電極の列方向のピッチ又は行方向のピッチのうちの少なくとも一方よりも小さいピッチを有し、半導体層とソース電極とドレイン電極とゲート電極とを有する薄膜トランジスタと、
列方向に整列する前記薄膜トランジスタ列に沿って形成される映像信号配線と、行方向に整列する前記薄膜トランジスタ行に沿って形成される走査信号配線と、
該薄膜トランジスタを覆って前記第１の基板上に形成される層間絶縁膜であって、前記画素電極がその上面に形成される層間絶縁膜と、
該層間絶縁膜に形成され、前記ソース電極の上面を露出するスルーホールであって、前記画素電極と前記薄膜トランジスタとをそれぞれ１つずつ接続するスルーホールと
を有する反射型液晶表示装置。
【請求項２７】
前記スルーホ−ルにより前記画素電極と接続された薄膜トランジスタは、行方向及び列方向の少なくとも一方に整列して配置された薄膜トランジスタである
請求項２６に記載の反射型液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関し、特に、反射型液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
画素電極として反射電極を備えている反射型液晶表示装置であって、画素を構成する表示領域に、スイッチング素子として薄膜トランジスタ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒｓ：ＴＦＴ）を設けたアクティブマトリックス方式の反射型液晶表示装置が多く提案されている。反射型液晶表示装置は、一対の基板の間に液晶層を挿入し、この液晶層を一対の基板により挟持している。一方の基板(ＴＦＴ基板と称する。) には、ＴＦＴと、反射型画素電極と、走査信号配線及び映像信号配線と、配線と外部駆動回路とを接続するための端子等とが形成されている。他方の基板(ＣＦ基板と称する。) 側にはカラーフィルタ（ＣＦ）、ブラックマトリクス（ＢＭ）、対向電極（共通電極：ＣＥ）が形成されている。画素電極と対向電極との間に電圧を印加し基板面にほぼ垂直な縦電界を形成するか否かで白黒表示の切り替えを行うツイストネマチック表示方式を採用している。
【０００３】
アクティブマトリクス方式の反射型液晶表示装置を製造する際には、半導体層、電極層、配線層などの各層をパターン形成するためのホトマスクが複数枚必要となる。反射型液晶表示装置の表示画面サイズ、画素電極のピッチが異なるものを製造する場合には、全てのホトマスクを新たに揃える（製造する）必要がある。特に、反射型液晶表示装置は、携帯電話の表示画面や携帯用ノート型ＰＣ及びＰＤＡ（Ｐｅｒｓｏｎａｌ  Ｄａｔａ  Ａｓｓｉｓｔａｎｃｅ）の表示画面に用いられている場合が多い。携帯電話やＰＤＡは多品種の製品を製造する必要があるため、ホトマスクの設計・製造期間、製造コストなどが増大する傾向にあった。
【０００４】
これに対し、特開２０００-２５８７８８号公報に、表示画面サイズが異なる仕様間で複数の液晶表示装置を形成する際に、マスクを共通化する方法が記載されている。同公報においては、基板全面に走査信号配線を所定間隔毎に複数形成する工程と、映像信号配線を走査信号配線と交差する姿勢で複数本形成する工程と、走査信号配線と映像信号配線が重なり合う部分に対応して薄膜トランジスタを形成する工程とを含み、走査信号配線を形成する工程と映像信号配線を形成する工程の少なくとも一方、およびアクティブ素子を形成する工程では製品の表示画素サイズに関係なく表示画面領域よりも大きい所定範囲にわたって走査信号配線、映像信号配線およびアクティブ素子を形成する構造を開示している。
【０００５】
上記の構造を形成した後に、表示画面サイズに応じた画素電極形成用のホトマスクにより画素電極を形成することにより、製品の表示画面サイズが変更されても、走査信号配線や映像信号配線、薄膜トランジスタを形成する際の各マスクやその製造方法を共通化することができる。この技術は、表示画面サイズのみが異なる製品を作る場合には、各仕様間でマスクを共通化できる。
【０００６】
【発明が解決しようとする課題】
しかしながら、画素電極のピッチを変更する必要がある場合には、上記の技術は適用できない。液晶表示装置の製造工程においては、通常、画素電極と映像信号配線が同層に形成されている。上記公報に記載のように基板全面に走査信号配線と、映像信号配線と、薄膜トランジスタとを製造した場合には、外部信号回路と接続するパッド電極が映像信号配線を乗り越えることができず、パッド電極の形成領域が画素サイズ以下に限定される。
【０００７】
画素領域のサイズが大きい場合には画素と同程度の大きさのパッド電極を形成し、直接外部信号回路と接続する方法を採用することもできるが、画素間隔が小さくなった場合にはパッド電極と外部信号回路との接続が非常に困難になる。
本発明は、反射型液晶表示装置の画素電極のピッチが変わった場合でも、製品間でマスクを共通化でき、かつパッド電極の形状も画素サイズ等に制限を受けずに自由に設計可能な構造を提案することを目的とする。
【０００８】
【課題を解決するための手段】
本発明の一観点によれば、一対の基板と、該一対の基板に挟持される液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成され、複数の走査信号配線と、該走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とソース電極、ゲート電極及びドレイン電極とを含む薄膜トランジスタと、前記走査信号配線、前記映像信号配線及び前記薄膜トランジスタを覆う層間絶縁膜と、該層間絶縁膜に形成されるスルーホールと、該スルーホールを介して前記ソース電極に接続される反射型の画素電極とを有する反射型液晶表示装置の製造方法であって、第１の仕様と、該第１の仕様とは異なる画素ピッチを有する第２の仕様との少なくとも２つの異なる仕様により少なくとも２種類の反射型液晶表示装置を製造する場合に使用するホトマスクであって、前記走査信号配線と前記ゲート電極とを形成する第１工程と、前記半導体層を形成する第２工程と、前記映像信号配線と前記ソース電極及び前記ドレイン電極とを形成する第３工程とのうち少なくとも１の工程に用いられるホトマスクを前記第１の仕様と前記第２の仕様とで共通に用いることを特徴とする反射型液晶表示装置の製造方法が提供される。
上記の方法によれば、第１の仕様と該第１の仕様と画素ピッチの異なる第２の仕様とでホトマスクを共通化することができ、製造コストを削減できる。
【０００９】
本発明の他の観点によれば、一対の基板と、該一対の基板に挟持される液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成され、複数の走査信号配線と、該走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とソース電極、ゲート電極及びドレイン電極とを含む薄膜トランジスタと、前記ソース電極に接続される反射型の画素電極とを有する反射型液晶表示装置の製造方法であって、（ａ）前記走査信号配線と前記ゲート電極とを形成する工程と、（ｂ）前記ゲート電極と重畳する半導体層を形成する工程と、（ｃ）前記映像信号配線と前記ソース電極と前記ドレイン電極とを形成する工程と、により前記走査信号配線と前記映像信号配線と前記薄膜トランジスタとを形成する工程と；（ｄ）前記薄膜トランジスタを覆う層間絶縁膜を形成し、該層間絶縁膜にソース電極の上面を露出するスルーホールを選択的に形成し、選択されたスルーホールを含む前記層間絶縁膜上に前記選択されたスルーホールを介して前記走査信号配線の延在方向と前記映像信号配線の延在方向とに所望のピッチを有する画素電極を形成する工程とを備えた反射型液晶表示装置の製造方法が提供される。
【００１０】
上記反射型液晶表示装置の製造方法によれば、画素電極を除くＴＦＴ基板側の構成要素を製造した後に、コンタクトホールを選択的に形成することにより、画素電極のピッチを前記構成要素のピッチ異なるピッチで製造することができる。従って、画素電極のピッチの異なる仕様でホトマスクを共通化することができ、製造コストを削減できる。
【００１１】
本発明の別観点によれば、一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号線と、前記走査信号配線と前記映像信号配線との交点付近の少なくとも一部に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、さらに、前記映像信号配線の延在方向に隣接する前記画素電極のピッチ又は前記走査信号配線の延在方向に隣接する前記画素電極のピッチのうちの少なくとも一方と異なるピッチを有する島状パターンであって、前記半導体層と同層にマトリクス状に形成され特定の規則性を有して配置された島状パターンを備えた反射型液晶表示装置が提供される。
【００１２】
上記反射型液晶表示装置によれば、半導体層と同層で形成される島状パターンも特定の規則性を有しているため、島状パターンに有する規則性に従って半導体層とは異なるピッチを有する画素電極を備えた反射型液晶表示装置を別仕様で製造することができる。
その他、走査信号線、映像信号線、ゲート電極、ソース電極及びドレイン電極などに関しても、規則性に従って異なるピッチを有する画素電極を備えた反射型液晶表示装置を別仕様で製造することができる。
以下、画素電極のピッチが異なる２つの仕様の反射型液晶表示装置を製造する際に、ホトマスクを共通化できる理由を説明する。
【００１３】
第１の仕様では、薄膜トランジスタの配置される側の基板上の表示領域には、薄膜トランジスタのゲート電極、半導体層、ドレイン電極、ソース電極及び走査信号配線と映像信号配線とを形成する。その際、第１の仕様において形成される表示機能とは無関係であり、外部駆動回路と接続されない無効パターンを形成する。無効パターンは、島状パターン、列配線パターン、行配線パターン、列電極パターン、行電極パターン及び交差部電極パターンのうち少なくとも１つのパターンである。これらの無効パターンは、第１の仕様で反射型液晶表示装置を製造した場合には機能しない。
【００１４】
これらの無効パターンが、第１の仕様で製造した反射型液晶表示装置における画素電極のピッチとは異なる画素電極のピッチを有する第２の仕様で製造した反射型液晶表示装置においては、有効なパターンとなるように無効パターンを形成する。すなわち、第１の仕様で製造した反射型液晶表示装置において形成される島状パターンと、列配線パターンと、行配線パターンと、列電極パターンと、行電極パターンと、交差部電極パターンとは、第２の仕様の反射型液晶表示装置においては、それぞれ薄膜トランジスタの半導体層と、映像信号配線と、走査信号配線と、ドレイン電極と、ゲート電極と、ソース電極として機能する。
【００１５】
一方、第１の仕様において薄膜トランジスタの半導体層と、映像信号配線と、走査信号配線と、ドレイン電極と、ゲート電極とは、第２の仕様においては、それぞれ島状パターンと、列方向配線パターンと、行方向配線パターンと、行電極パターンと、列電極パターンと、交差部電極パターンとなり、実際には機能は有しない。
【００１６】
尚、第１の仕様と第２の仕様とのそれぞれの画素電極のピッチの公倍数にあたる位置に配置されたパターンは、基準位置が同じであれば、第１又は第２のいずれの仕様においても半導体層、映像信号配線、走査信号配線、ドレイン電極、ゲート電極、ソース電極として機能する。
上記の構造とすることにより、第１の仕様と第２の仕様とで以下のホトマスクを共通化できる。
【００１７】
より詳細に説明すると、島状パターンを形成するホトマスクと薄膜トランジスタの半導体層とを製造する工程で用いるホトマスクとが共通化可能である。列配線パターンを形成するホトマスクと映像信号配線を形成する工程で用いるホトマスクとが共通化できる。列電極パターンを形成したホトマスクと、ドレイン電極を形成する際に用いるホトマスクとを共通化できる。行配線パターンを形成するホトマスクを、走査信号配線を形成する工程で用いるホトマスクと共通化できる。行電極パターンを形成するホトマスクと、ゲート電極を形成する工程で用いるホトマスクを共通化できる。交差部電極パターンを形成するホトマスクと、ソース電極を形成する工程で用いるホトマスクとを共通化することができる。
【００１８】
実際には、画素電極は画素領域のほぼ全域を覆うため、島状パターンと、列配線パターン、行配線パターン、列配線パターン、行配線パターン及び交差部電極パターンとが画素電極下に形成される構造となる。但し、反射型液晶表示装置においては、入射光は画素電極において反射されるため、反射電極の下に形成されたパターンは、画素の開口率を低下させる要因とはならない。従って、開口率低下による表示品質の劣化は生じない。
【００１９】
列配線パターン及び行配線パターンと画素電極とが重畳した領域においては、配線パターンと画素電極との間で浮遊容量を形成する。画素電極と配線パターン間の浮遊容量は低減可能である。例えば、配線パターンと画素電極との間に厚い絶縁膜を形成すれば良い。絶縁膜としては、例えばスピンコート法等で製造する塗布型絶縁膜を１から４μｍ程度形成すれば、浮遊容量が低減し、浮遊容量に起因する液晶表示装置の表示品質の低下を回避することができる。
尚、異なる２つの仕様間のみでなく、３種類以上の異なる仕様間でも同様の方法を用いてホトマスクを共通化できる。
【００２０】
本発明のさらに他の観点によれば、一対の基板と、前記一対の基板に挟持された液晶層と、前記一対の基板の一方に形成され透明性を有する共通信号電極と、前記一対の基板の他方に形成される複数の走査信号配線と、前記走査信号配線と実質的に直交する複数の映像信号配線と、前記走査信号配線と前記映像信号配線との交点付近に形成され半導体層とゲート電極とソース及びドレイン電極とを有する薄膜トランジスタと、前記薄膜トランジスタに接続され反射板としての機能を具備する画素電極とを有する反射型液晶表示装置であって、さらに、前記半導体層と同層に形成され前記半導体層とともに所定の規則性を有するマトリックス状のパターンを形成する島状パターンであって、前記マトリックス状のパターンが、前記映像信号配線の延在方向に隣接する前記画素電極のピッチ又は前記走査信号配線の延在方向に隣接する前記画素電極のピッチのうちの少なくとも一方と異なるピッチを有するように配置された島状パターンを備えた反射型液晶表示装置が提供される。
【００２１】
上記の反射型液晶表示装置によれば、マトリックス状のパターン中の半導体層と島状パターンとのいずれかを選択してそれぞれのピッチに合う所望のサイズを有する画素電極を形成することができる。
その他、走査信号線、映像信号線、ゲート電極、ソース電極及びドレイン電極などに関しても、規則性に従って異なるピッチを有する画素電極を備えた反射型液晶表示装置を別仕様で製造することができる。
【００２２】
さらに、透明性を有する共通信号電極を備えた第１の基板と、該第１の基板と対向する位置に配置される第２の基板であって、前記第１の基板との対向面に複数の画素領域がマトリックス状に画定されている第２の基板と、前記第１の基板と前記第２の基板とに挟持された液晶層とを含む反射型液晶表示装置であって、複数の前記画素領域のそれぞれと実質的に同じ領域に形成され、反射板としての機能を有する複数の画素電極と、前記画素電極の下部であって前記第１の基板上にマトリックス状に形成され、前記画素電極の列方向のピッチ又は行方向のピッチのうちの少なくとも一方よりも小さいピッチを有し、半導体層とソース電極とドレイン電極とゲート電極とを有する薄膜トランジスタと、列方向に整列する前記薄膜トランジスタ列に沿って形成される映像信号配線と、行方向に整列する前記薄膜トランジスタ行に沿って形成される走査信号配線と、該薄膜トランジスタを覆って前記第１の基板上に形成される層間絶縁膜であって、前記画素電極がその上面に形成される層間絶縁膜と、該層間絶縁膜に形成され、前記ソース電極の上面を露出するスルーホールであって、前記画素電極と前記薄膜トランジスタとをそれぞれ１つずつ接続するスルーホールとを有する反射型液晶表示装置が提供される。
【００２３】
上記反射型液晶表示装置によれば、薄膜トランジスタのピッチよりも大きい任意のピッチを有する画素電極を備えた反射型液晶表示装置を形成することができる。上記構造については、それぞれを適用することで１枚のホトマスクを仕様の異なる反射型液晶表示装置を製造する際に共通化することができるが、組み合わせて適用することで複数枚のホトマスクを共通化することができる。
【００２４】
上記構造において、行配線パターン、映像信号配線の延在方向に併設する行電極パターン、映像信号配線の延在方向に併設する列電極パターン、および映像信号配線の延在方向に併設する島状パターンのピッチは例えば製品のうち映像信号配線の延在方向に隣接する画素電極のピッチのもっとも小さいものと同一もしくはそれ以下の間隔とするのが好ましい。
【００２５】
列配線パターン、映像信号配線の延在方向に併設する行電極パターン、映像信号配線の延在方向に併設する列電極パターン、および映像信号配線の延在方向に併設する島状パターンのピッチについても同様に例えば製品のうちの走査信号配線の延在方向に隣接する画素電極のピッチのもっとも小さいものと同一もしくはそれ以下の間隔とする。
以下、走査信号配線の延在方向に隣接する画素電極のピッチが、列配線パターンのピッチよりも広い製品を製造する例を用いてホトマスクを共通化できる理由について説明する。
【００２６】
行配線パターン、列配線パターン、行電極パターン、列電極パターン、島状パターンを形成する工程については、異なる画素電極のピッチを有する反射型液晶表示装置を製造する場合において、ホトマスクをすべて共通化し上述の構造を形成する。行配線パターンのうち走査信号配線として使用するか否かは、走査信号配線の端子部分において、外部駆動回路と接続するためのパッド電極、およびパッド電極と走査信号配線を接続するためのスルーホールを選択的に形成することにより決定する。これらを選択的に形成したパターンが走査線配線パターンとなる。
【００２７】
同様に、列配線パターンに関しても、映像信号配線として使用する配線パターンの端子部分にパッド電極およびスルーホールを選択的に形成することにより決定する。ここで、走査信号配線および映像信号配線として選択する行配線パターンおよび列配線パターンは、製造する反射型液晶表示装置の画素電極のピッチにより異なる。より具体的には、画素電極と接続する薄膜トランジスタが接続されている行配線パターンと列配線パターンとが、それぞれ走査信号配線及び映像信号配線として選択される。
【００２８】
画素電極と接続する薄膜トランジスタは、各画素電極の配置される領域に形成された薄膜トランジスタを用いる。ここで、薄膜トランジスタは、反射型液晶表示装置のうち画素電極ピッチが最も小さいものと同じか又はそれ以下の間隔で形成する。従って、画素電極下には、少なくとも１つ以上の薄膜トランジスタが配置され、薄膜トランジスタが存在しないということはない。２つ以上の薄膜トランジスタが配置されている場合においては、どちらの薄膜トランジスタを接続しても良い。但し、走査信号配線の延在する方向（Ｘ方向）に整列して形成されている画素電極と接続する薄膜トランジスタは、Ｘ方向に整列して形成されている薄膜トランジスタを選択する方がより望ましい。Ｘ方向に整列して形成されている薄膜トランジスタを、同一の走査信号配線に接続することにより、従来と同じ駆動回路、駆動方式を採用でき、走査信号配線の本数を増加させなくてすむからである。
【００２９】
同様に、映像信号配線の延在方向（Ｙ方向）に設けられている画素電極に対しても、Ｙ方向に整列して形成されている薄膜トランジスタを選択して、これらと画素電極とをそれぞれ接続するのが望ましい。
以上の理由により、画素電極のピッチ、基板外形および画面表示サイズが異なる製品を製造する際に使用するホトマスクを共通化することができる。
【００３０】
尚、上記構造において、スイッチング素子として使用していない薄膜トランジスタについては、薄膜トランジスタが接続されている行配線パターンが走査信号配線として選択されている場合にはスイッチング動作をし、接続されている列配線パターンが映像信号配線として選択されている場合には映像信号が送られる。しかしながら、上記いずれの場合にも、画素電極とは接続されていない。従って、光学的特性上や駆動上で表示特性を劣化させる要因にはなりえないので問題とはならない。
【００３１】
上記の構造において、画素電極と薄膜トランジスタとの相対位置は、各画素電極により異なることもある。しかしながら、この相対位置が異なっても、そのことが、反射型液晶表示装置としての光学的特性、表示特性、駆動特性などを劣化させる要因にはならない。
【００３２】
上記構造において、画素電極が、島状パターン、列配線パターン及び行配線パターン、列配線パターン、行配線パターンと重畳する構造となる。しかしながら、反射型液晶表示装置においては、画素電極の下に配置されたパターンは開口率を低下させる要因とはならない。
従って、開口率低下による表示品質の劣化はおきない。また、列配線パターン、行配線パターンと画素電極が重畳した領域においては、配線パターン−画素電極間で浮遊容量を形成するが、以下の方法により課題を回避できる。
【００３３】
第１の回避方法は、画素電極と列配線パターン、行配線パターン間に、両者間の浮遊容量が問題にならない程度の絶縁膜を形成する。例えば、スピンコート法等で塗布型絶縁膜を１から４μｍ程度の厚さで形成することで、容量を低減することができ、浮遊容量に起因する表示品質の低下も回避することができる。
【００３４】
第２の回避方法は、映像信号配線として選択されなかった列配線パターン及び走査信号配線として選択されなかった非選択行配線パターンを、映像信号配線及び走査信号配線の端子とは反対側で全ての非選択配線パターンを例えばパッド電極を用いて接続する。そして、パッド電極に一定の電圧、例えば対向電極に印加する電圧を加える。これにより、浮遊容量を液晶の保持容量に変換することができ、表示品質を向上させることも可能である。
【００３５】
【発明の実施の形態】
以下、発明者の行った本発明の原理に関する考察について図１及び図２を参照しつつ説明する。
図１（ａ）は、第１の仕様で製造した反射型液晶表示装置の簡単化した平面図である。図１（ｂ）は、第２の仕様で製造した反射型液晶表示装置の簡単化した平面図である。
図１（ａ）及び図１（ｂ）に示すように、直交するＸ軸とＹ軸とを含む２次元Ｘ−Ｙ平面を画定する基板上に、Ｙ方向に延在しＸ方向に第１のピッチで並ぶ複数本の映像信号配線ＤＬと、それと平行に形成されＸ方向に第３のピッチで並ぶ列配線パターンＹＬを形成する。尚、図１（ａ）及び（ｂ）では、図の左端のパターンは、映像信号配線と列配線パターンとが同じ共通になっている例を示している。
【００３６】
さらに、基板上に、Ｘ方向に延在しＹ方向に第２のピッチで並ぶ複数本の走査信号配線ＧＬと、それと平行に形成されＹ方向に第４のピッチで並ぶ行配線パターンＸＬとを形成する。尚、図１（ａ）及び（ｂ）では、図の上端のパターンは、走査信号配線と行配線パターンとが同じ共通になっている例を示している。
【００３７】
図１（ａ）に示すように、第１の仕様では、画素電極ＰＸ１は、Ｘ方向に第１のピッチで、Ｙ方向に第２のピッチで形成する。右下がりの斜線を施した領域が１画素領域であり、画素電極ＰＸ１は、実質的に画素領域と同じ領域内に形成される。Ｘ方向及びＹ方向に隣接する画素電極ＰＸ１間に設けられている配線が、第１の仕様においては、それぞれ映像信号配線ＤＬ及び走査信号配線ＧＬとして機能する。これらの配線が図示しない映像信号線駆動回路及び走査信号線駆動回路などの外部駆動回路（周辺回路）と接続される。映像信号配線ＤＬと共通でない配線パターンＹＬと、走査信号配線ＧＬと共通でない行配線パターンＸＬとは、第１の仕様で製造した反射型液晶表示装置においては機能しない。
【００３８】
図１（ｂ）に示すように、第２の仕様では、画素電極ＰＸ２は、Ｘ方向に第２のピッチで、Ｙ方向に第４のピッチで形成する。斜線を施した領域が画素領域であり、画素電極ＰＸ２は、実質的に画素領域と同じ領域内に形成される。Ｘ方向及びＹ方向に隣接する画素電極ＰＸ２間に設けられている配線ＹＬ，ＸＬ（図１（ａ））が、第２の仕様においては、それぞれ映像信号配線及び走査信号配線として機能する。これらの配線が図示しない映像信号線駆動回路及び走査信号線駆動回路と接続される。映像信号配線ＹＬと共通でない配線パターンＤＬと走査信号配線ＸＬと共通でない行配線パターンＧＬとは、第２の仕様で製造した反射型液晶表示装置においては機能しない。
【００３９】
より詳細に説明すると、第１の仕様では、薄膜トランジスタの配置される側の基板上の表示領域に、薄膜トランジスタのゲート電極、半導体層、ドレイン電極、ソース電極、走査信号配線及び映像信号配線を形成する。その際、第１の仕様において形成される表示機能とは無関係であり、外部駆動回路と接続されない無効パターンが形成される。この無効パターンは、島状パターン、列配線パターン、行配線パターン、列電極パターン、行電極パターン及び交差部電極パターンのうち少なくとも１つのパターンである。これらの無効パターンは、第１の仕様で反射型液晶表示装置を製造した場合には、実際には機能しない。
【００４０】
これらの無効パターンが、第１の仕様で製造した反射型液晶表示装置における画素電極のピッチとは異なる画素電極のピッチを有する第２の仕様で製造した反射型液晶表示装置においては，有効なパターンとなるように設計する。すなわち、第２の仕様で製造した反射型液晶表示装置において形成される島状パターンと、列配線パターンと、行配線パターンと、列電極パターンと、行電極パターンと、交差部電極パターンとは、第２の仕様の反射型液晶表示装置においては、それぞれ薄膜トランジスタの半導体層と、映像信号配線と、走査信号配線と、ドレイン電極と、ゲート電極と、ソース電極として機能する。
【００４１】
第２の仕様で製造すると、第１の仕様において形成された薄膜トランジスタの半導体層と、映像信号配線と、走査信号配線と、ドレイン電極と、ゲート電極となるパターンは、第２の仕様において、それぞれ島状パターンと、列方向配線パターンと、行方向配線パターンと、行電極パターンと、列電極パターンと、交差部電極パターンとなり、実際には画素の構成要素としては機能は有しない。
【００４２】
尚、第１の仕様と第２の仕様との基準位置が同じであれば、それぞれの仕様のおける画素電極のピッチの公倍数にあたる位置に配置されたパターンは、第１又は第２のいずれの仕様においても、半導体層、映像信号配線、走査信号配線、ドレイン電極、ゲート電極、ソース電極として機能する。
上記の技術を用いると、第１の仕様と第２の仕様とで、例えば以下のホトマスクを共通化できる。
【００４３】
まず、島状パターンを形成するホトマスクと薄膜トランジスタの半導体層とを製造する工程で用いるホトマスクとが共通化可能である。列配線パターンを形成するホトマスクと映像信号配線を形成する工程で用いるホトマスクとが共通化できる。列電極パターンを形成したホトマスクと、ゲート電極を形成する際に用いるホトマスクとを共通化できる。行配線パターンを形成するホトマスクを、走査信号配線を形成する工程で用いるホトマスクと共通化できる。行電極パターンを形成するホトマスクと、ソース電極を形成する工程で用いるホトマスクを共通化できる。交差部電極パターンを形成するホトマスクと、ソース電極を形成する工程で用いるホトマスクとを共通化することができる。
尚、実際上、走査信号配線とゲート電極及び列電極パターンは同一工程で形成される場合が多く、また、映像信号配線とソース及びドレイン電極と行電極パターンと交差部電極パターンとは同一工程で製造されるのが一般的である。
【００４４】
反射型の画素電極は、１画素領域を画定する画素領域のほぼ全域を覆うため、島状パターンと、列配線パターン、行配線パターン、列配線パターン、行配線パターン及び交差部電極パターンと重畳する構造となる。しかしながら、上述のように、反射型液晶表示装置においては、入射光は画素電極において反射されるため、反射電極の下に形成されたパターンは、画素の開口率を低下させる要因とはならない。従って、開口率低下による表示品質の劣化は生じない。
尚、ホトマスクには、各製造工程間におけるマスク合わせの基準位置を定めるいわゆる合わせマーク（アライメントマーク）が存在する。上記の無効パターンは、かかる合わせマークとは異なるものであり、機能を異にする。
基板外形、表示画面サイズ、画素電極のピッチが変わった場合にマスクを共通化する別方法として例えば以下の構造を考えた。
以下、別方法に関する原理について図２（ａ）から図２（ｃ）までを参照して説明する。尚、以下に説明する原理は、説明のために単純化されたものである。
【００４５】
図２（ａ）は、第１及び第２の仕様のいずれにも共通の仕様で途中まで製造した反射型液晶表示装置の簡略化した平面図である。図２（ｂ）は、図２（ａ）に示した状態から、第１の仕様で製造を継続した反射型液晶表示装置の簡略化した平面図である。図２（ｃ）は、図２（ａ）に示した状態から、第２の仕様で製造を継続した反射型液晶表示装置の簡略化した平面図である。
【００４６】
図２（ａ）に示すように、直交するＸ軸とＹ軸とを含む２次元Ｘ−Ｙ平面を画定する基板上に、Ｙ方向に延在しＸ方向に第１のピッチで並ぶ複数本の列方向配線ＹＬと、Ｘ方向に延在しＹ方向に第２のピッチで並ぶ複数本の行方向配線ＸＬと、列方向配線ＹＬと行方向配線ＸＬとの交差点近傍に形成される薄膜トランジスタＴＦＴとを含む。
図２（ａ）に示す構造から、図２（ｂ）又は図２（ｃ）のいずれか一方の構造を選択して製造することができる。
【００４７】
図２（ｂ）に示す第１の仕様においては、例えば、全ての列方向配線ＹＬと全ての行方向配線ＸＬとを、それぞれ映像信号線と走査信号線として用いる。斜線を施した画素領域（画素電極ＰＸ１）が、列方向配線ＹＬと行方向配線ＸＬとに囲まれた全ての領域に形成される。列方向配線ＹＬと行方向配線ＸＬとの全ての交点に形成される薄膜トランジスタＴＦＴ（詳細にはＴＦＴのソース電極）と、画素電極とがスルーホールＴＨを介して電気的に接続される。図２（ｂ）に示す構造では、画素電極ＰＸ１が、Ｘ方向に第１のピッチで並ぶとともに、Ｙ方向に第２のピッチで並ぶ。
【００４８】
図２（ｃ）に示す第２の仕様においては、例えば、図２（ａ）に示す列方向配線ＹＬのうちから選択された列方向配線ＸＬ２と行方向配線ＸＬから選択された行方向配線ＹＬ２とが、それぞれ映像信号線と走査信号線として用いる。斜線を施した画素領域（画素電極ＰＸ２）が、列方向配線ＹＬ２と行方向配線ＸＬ２とに囲まれた全ての領域に形成される。列方向配線ＹＬ２と行方向配線ＸＬ２との全ての交点に形成される薄膜トランジスタＴＦＴ（詳細にはＴＦＴのソース電極）と、画素電極とがスルーホールＴＨを介して電気的に接続される。
【００４９】
図２（ｃ）に示す構造では、画素電極ＰＸ２が、Ｘ方向に第１のピッチとは異なる第３のピッチで並ぶとともに、Ｙ方向に第２のピッチとは異なる第４のピッチで並ぶ。尚、上記の例では、第１の仕様においては全ての行方向配線と列方向配線とを選択し、第２の仕様では、Ｘ方向及びＹ方向に第１の仕様の整数倍（２倍）のピッチを有する行方向配線と列方向配線とを選択したが、図２（ａ）の第１のピッチと第２のピッチとのそれぞれの公倍数であれば、スルーホールＴＨを形成するか否かにより、行方向配線と列方向配線とを任意に選択することができる。
【００５０】
上記の考え方に基づき、１枚のホトマスクを仕様の異なる反射型液晶表示装置を製造する際に共通化することができるが、組み合わせて適用することで複数枚のホトマスクを共通化することもできる。
例えば、行配線パターン、映像信号配線の延在方向に併設する行電極パターン、映像信号配線の延在方向に併設する列電極パターン、および映像信号配線の延在方向に併設する島状パターンのピッチは、製品のうち映像信号配線の延在方向に隣接する画素電極のピッチの最も小さいものと同一もしくはそれ以下の間隔とする。
【００５１】
列配線パターン、映像信号配線の延在方向に併設する行電極パターン、映像信号配線の延在方向に併設する列電極パターン、および映像信号配線の延在方向に併設する島状パターンのピッチについても同様に例えば製品のうちの走査信号配線の延在方向に隣接する画素電極のピッチの最も小さいものと同一もしくはそれ以下の間隔とする。
以下、走査信号配線の延在方向に隣接する画素電極のピッチが、列配線パターンのピッチよりも広い仕様の製品を製造する例を用いてホトマスクを共通化できる理由について説明する。
【００５２】
走査信号配線と行配線パターン、映像信号配線と列配線パターン、ソース及びドレイン電極と行電極パターン、ゲート電極と列電極パターン、半導体ス（活性層）と島状パターンを形成する工程に関して、異なる画素電極のピッチを有する２つの反射型液晶表示装置を製造する場合において、ホトマスクをすべて共通化し上述の構造を形成する。行配線パターンと走査信号配線とを含むストライプ上パターンのうち、実際に走査信号を伝える走査信号配線となるか否かは、配線の端子部分において、外部駆動回路と接続するためのパッド電極、およびパッド電極と走査信号配線を接続するためのスルーホールを選択的に形成することにより決定する。これらを選択的に形成したパターンが実際の走査線配線パターンとなる。
【００５３】
同様に、映像信号配線と列配線パターンに関しても、映像信号配線として使用する配線パターンの端子部分にはパッド電極およびスルーホールを選択的に形成する。ここで、走査信号配線および映像信号配線として選択する配線は、製造する反射型液晶表示装置の画素電極のピッチに合わせれば良い。より具体的には、画素電極と接続する薄膜トランジスタが接続されている配線が、それぞれ走査信号配線及び映像信号配線として選択される。
【００５４】
画素電極と接続する薄膜トランジスタは、各画素電極の配置される領域に形成された薄膜トランジスタを用いる。ここで、薄膜トランジスタは、反射型液晶表示装置のうち画素電極ピッチが最も小さいものと同じか又はそれ以下のピッチで形成する。従って、画素電極下には、少なくとも１つ以上の薄膜トランジスタが配置され、薄膜トランジスタが存在しないということはない。２つ以上の薄膜トランジスタが配置されている場合においては、どちらの薄膜トランジスタを接続しても良い。但し、走査信号配線の延在する方向（Ｘ方向）に整列して形成されている画素電極と接続する各薄膜トランジスタとしては、Ｘ方向に整列して形成されている薄膜トランジスタ行を選択する方がより望ましい。Ｘ方向に整列して形成されている薄膜トランジスタを、同一の走査信号配線に接続することにより、従来と同じ駆動回路、駆動方式を採用でき、走査信号配線の本数を増加させなくて良いからである。
【００５５】
同様に、映像信号配線の延在方向（Ｙ方向）に設けられている画素電極に対しても、Ｙ方向に整列して形成されている薄膜トランジスタ列を選択して、これらと画素電極とをそれぞれ接続するのが望ましい。
以上の技術を用いることにより、画素電極のピッチ、基板外形および画面表示サイズが異なる製品を製造する際に使用するホトマスクを共通化することができる。
【００５６】
尚、上記構造において、スイッチング素子として使用していない薄膜トランジスタについては、薄膜トランジスタが接続されている行配線パターンが走査信号配線として選択されている場合にはスイッチング動作をし、接続されている列配線パターンが映像信号配線として選択されている場合には映像信号が送られる。しかしながら、上記いずれの場合にも、画素電極とは接続されていない。従って、光学的特性上や駆動上で表示特性を劣化させる要因にはなりえないので問題とはならない。
【００５７】
上記の構造において、画素電極と薄膜トランジスタとの相対位置は、各画素電極により異ならせることもできる。しかしながら、この相対位置が異なっても、そのことが、反射型液晶表示装置としての光学的特性、表示特性、駆動特性などを劣化させる要因にはならない。
【００５８】
また、上記構造において、画素電極は、島状パターン、列配線パターン及び行配線パターン、列配線パターン、行配線パターンと重畳する構造となる。しかしながら、前述のように、反射型液晶表示装置においては、画素電極の下に配置されたパターンは開口率を低下させる要因とはならない。従って、開口率低下による表示品質の劣化はおきない。また、列配線パターン、行配線パターンと画素電極が重畳した領域においては、配線パターン−画素電極間で浮遊容量を形成するが、前述の第１及び第２の方法により回避できる。
以下、上記の考察に基づいて、本発明の各実施の形態について図面を参照しつつ説明する。
【００５９】
まず、本発明の第１の実施の形態により反射型液晶表示装置について、図３から図１０までを参照して説明する。第１の実施の形態による反射型液晶表示装置は、画素電極のピッチが異なり、基板外形及び表示画面サイズが同一である第１及び第２の２つの仕様間で半導体層を形成する工程に用いるホトマスクを共通化した装置である。図３は、本発明の第１の実施の形態による反射型液晶表示装置のうちＴＦＴ基板の構造を示す模式的な平面図である。
【００６０】
図３に示すように、符号ＰＡＮは反射型液晶表示装置Ａの基板外形（液晶パネルの外周輪郭）を示す。反射型液晶表示装置Ａが形成されるＴＦＴ基板内には、映像信号配線用端子及び走査信号配線用端子に信号を入力するための外部回路と接続するための領域である端子形成領域ＡＰＡＤが、ＴＦＴ基板の図における上部及び左部に設けられている。端子形成領域ＡＰＡＤ以外の領域が表示領域ＡＰＸである。少なくとも表示領域ＡＰＸには、後述する島状パターンＳＩ１及びＳＩ２が形成されている。
以下、表示領域の一部領域（図３における符号Ｂで示す領域）と、端子形成領域ＡＰＡＤのうち図の上部領域Ｃ及び図の左部領域Ｄとに関して説明する。
【００６１】
図４は、図３の領域Ｂ内の構造を示す図であり、第１の仕様で製造した反射型液晶表示装置の平面図である。図５は、第２の仕様で製造した反射型液晶表示装置の平面図であり、同じく図３の領域Ｂ内の構造を示す図である。
図４に示すように、第１の仕様で製造した反射型液晶表示装置Ａ１は、薄膜トランジスタＴＦＴ１と、映像信号配線ＤＬ１と、走査信号配線ＧＬ１とを有している。さらに、反射型液晶表示装置Ａは、スルーホールＴＨ１と、画素電極ＰＸ１とを有している。画素電極ＰＸ１の領域を明確化するために、画素電極ＰＸ１のうちの１つに右上がりの斜線を施した。さらに、基板上に島状パターンＳＩ１、ＳＩ２が形成されている、島状パターンＳＩ１とＳＩ２とのうち、島状パターンＳＩ１は、薄膜トランジスタＴＦＴ１の活性領域（半導体層）を形成する。さらに薄膜トランジスタＴＦＴ１は、ドレイン電極ＤＥ１と、ソース電極ＳＥ１と、ゲート電極ＧＥ１とを有している。
第１の仕様で製造した反射型液晶表示装置Ａは、２次元平面（Ｘ−Ｙ平面）が画定される透明絶縁基板ＳＵＢ１上にＸ方向に第１のピッチ、Ｙ方向に第３のピッチを有する（以下、「第１-第３ピッチ」と称する。）画素電極ＰＸを備える。
【００６２】
図５は、本発明の第１の実施の形態による反射型液晶表示装置を、第１の仕様とは異なる第２の仕様で製造した場合の、ＴＦＴ基板側の構造を示す平面図である。第２の仕様で製造した反射型液晶表示装置Ａ２は、薄膜トランジスタＴＦＴ２と、映像信号配線ＤＬ２と、走査信号配線ＧＬ２とを有している。さらに、反射型液晶表示装置Ａ２は、スルーホールＴＨ２と、画素電極ＰＸ２とを有している。画素電極ＰＸ２の領域を明確化するために、画素電極ＰＸ２のうちの１つに右上がりの斜線を施した。さらに、島状パターンＳＩ１、ＳＩ２が形成されている、島状パターンＳＩ１とＳＩ２とのうち、島状パターンＳＩ２は、薄膜トランジスタＴＦＴ２の活性領域（半導体層）を構成する。さらに薄膜トランジスタＴＦＴ２は、ドレイン電極ＤＥ２と、ソース電極ＳＥ２と、ゲート電極ＧＥ２とを有している。
【００６３】
第２の仕様で製造した反射型液晶表示装置Ａは、２次元平面（Ｘ−Ｙ平面）が画定される透明絶縁基板ＳＵＢ１上にＸ方向に第１のピッチとは異なる第２のピッチ、Ｙ方向に第３のピッチとは異なる第４のピッチを有する（以下、「第２-第４ピッチ」と称する。）画素電極ＰＸを備える。
【００６４】
図４及び図５に示すように、上記本発明の第１の実施の形態による反射型液晶表示装置においては、走査信号配線ＧＬ１又はＧＬ２と映像信号配線ＤＬ１又はＤＬ２により画定された画素領域内に、薄膜トランジスタＴＦＴ１又はＴＦＴ２、画素電極ＰＸ１又はＰＸ２のそれぞれいずれか１つが形成され、１画素を構成している。尚、薄膜トランジスタＴＦＴは、その上に堆積された表面保護膜に形成されたスルーホールＴＨ１又はＴＨ２を介して、画素電極ＰＸ１又はＰＸ２と電気的に接続されている。
【００６５】
本発明の第１の実施の形態による反射型液晶表示装置であって、第１の仕様により製造した反射型液晶表示装置Ａ１においては、走査信号配線ＧＬ１の延在方向（Ｘ方向）に整列して形成される島状パターンＳＩ１のピッチは、走査信号配線ＧＬ１の延在方向（Ｘ方向）に隣接する画素電極ＰＸ１のピッチとほぼ同じである。映像信号配線ＤＬ１の延在方向（Ｙ方向）に整列して形成される島状パターンＳＩ１のピッチは、映像信号配線ＤＬ１の延在方向（Ｙ方向）に隣接する第１の仕様における画素電極ＰＸ１のピッチとほぼ等しい。
【００６６】
一方、第２の仕様で製造した反射型液晶表示装置Ａ２においては、走査信号配線ＧＬ２の延在方向（Ｘ方向）に整列して形成された島状パターンＳＩ２のピッチは、走査信号配線ＧＬ２の延在方向（Ｘ方向）に隣接する第２の仕様における画素電極ＰＸ２のピッチとほぼ等しく、映像信号配線ＤＬ２の延在方向（Ｙ方向）に整列して形成された島状パターンＳＩ２のピッチは、映像信号配線ＤＬ２の延在方向（Ｙ方向）に隣接する第２の仕様における画素電極ＰＸ２のピッチとほぼ等しい。
【００６７】
図４に示すように、本発明の第１の実施の形態の第１の仕様で製造した反射型液晶表示装置Ａ１は、薄膜トランジスタＴＦＴ１に半導体層ＳＩ１を使用し、半導体層ＳＩ１とは異なる規則性を有して配置される島状パターンＳＩ２は、未使用のパターンとなる。一方、第２の仕様で反射型液晶表示装置を製造した場合は、図５に示すように第１の仕様における島状パターンＳＩ２を第２の仕様における薄膜トランジスタＴＦＴ２の半導体層として使用し、第１の仕様における半導体層ＳＩ１は第２の仕様においては未使用のパターンとなる。
【００６８】
図６は、第１の仕様で製造した反射型液晶表示装置Ａ１の断面図であり、前述した図４に示したＶＩ−ＶＩ’線に沿う断面図である。
尚、符号ＰＯＬは偏向板を、ＮＦは位相差板を、ＳＦは散乱性を有するフィルムを、ＳＵＢ２はカラーフィルタが配置される側の透明絶縁基板を、ＢＭは遮光パターンを、ＣＦはカラーフィルタを、ＯＣはオーバーコート膜を、ＣＥＤは共通電極を、ＯＲＩ１及びＯＲＩ２はは配向膜を、ＬＣは液晶層を、ＰＡＳは薄膜トランジスタの表面保護膜を、ＮＳＩはリン等をドープしたシリコンからなる電極を、ＧＩはゲート絶縁膜を、ＳＵＢ１は薄膜トランジスタが配置される側の透明絶縁基板を、ＤＴＭは映像信号配線の端子部分を、ＰＡＤは外部駆動回路と接続するためのパッド電極を、ＧＴＭは走査信号配線の端子部分をそれぞれ示す。
【００６９】
図６に示すように、薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１はＴＦＴ基板と呼ばれ、このＴＦＴ基板ＳＵＢ１と液晶層ＬＣを介して対向配置される対向側の透明絶縁基板ＳＵＢ２はＣＦ基板と称す。
本発明の第１の実施の形態による反射型液晶表示装置Ａ１のＣＦ基板ＳＵＢ２に、その液晶層ＬＣ側の面にＴＦＴ上の画素電極の隙間領域を覆うとともに、各画素領域を画定する遮光パターンＢＭが形成されている。実質的な画素領域を画定する遮光パターンＢＭの開口部には、カラーフィルタＣＦが形成されている。さらに、遮光パターンＢＭ及びカラーフィルタＣＦを覆って、例えば樹脂膜からなるオーバーコート膜ＯＣが形成されている。このオーバーコート膜ＯＣの表面（下面）に、共通信号電極ＣＥが形成されている。この共通信号電極ＣＥの表面（下面）には、配向膜ＯＲＩ２が形成されている。ＤＦ基板の上面液晶層ＬＣ側とは反対の面には、偏光板ＰＯＬと、液晶層ＬＣの屈折率異方性の波長分散を補うための位相差板ＮＦと、出射光を拡散させるための散乱性フィルムＳＦとが形成されている。
【００７０】
一方、ＴＦＴ基板ＳＵＢ１側には、逆スタガの薄膜トランジスタＴＦＴ１が形成されている。薄膜トランジスタＴＦＴ１においては、走査信号配線ＧＬ１に薄膜トランジスタＴＦＴ１のしきい値以上の電圧が印加されると、半導体層ＳＩ１が導通状態となり、薄膜トランジスタＴＦＴ１のドレイン電極ＤＥ１とソース電極ＳＥ１との間が導通状態となる。その際、映像信号配線ＤＬ１に印加されている電圧とほぼ等しい電圧が画素電極ＰＸ１にも印加される。
【００７１】
走査信号配線ＧＬ１の電圧が、薄膜トランジスタＴＦＴ１のしきい値電圧以下の場合になると、薄膜トランジスタＴＦＴ１のドレイン電極ＤＥ１とソース電極ＳＥ１との間が絶縁状態となる。映像信号配線ＤＬ１に印加されている電圧は画素電極ＰＸ１には伝達されない。但し、画素電極ＰＸ１はドレイン電極ＤＥとソース電極ＳＥとが導通状態の時に伝達された際の電位が、画素電極ＰＸ１と共通電極ＣＥとの間に形成される蓄積容量により次の走査期間まで保持される。
尚、図６に示すように、ドレイン電極ＤＥ１及びソース電極ＳＥ１と、シリコン層ＳＩ１の間にはリン等の不純物をドープしたシリコン膜により電極ＮＳＩが形成されていても良い。
【００７２】
スルーホールＴＨ１は、薄膜トランジスタＴＦＴ１のソース電極ＳＥ１と画素電極ＰＸ１とを接続するために、薄膜トランジスタＴＦＴ１の表面保護膜（層間絶縁膜）ＰＡＳに形成されている。画素電極ＰＸ１は、スルーホールＴＨ１の段差を乗り越えて、スルーホールＴＨ１の底部に露出したソース電極ＳＥ１の上面と電気的に接続されている。画素電極ＰＸ１は、偏光板ＰＯＬ側から入射した光を反射させる機能を有しており、この反射光を用いて表示を行う。配向膜ＯＲＩ１及びＯＲＩ２は、その表面をラビング法等により処理を施すことにより、液晶層ＬＣ内の液晶分子を一定方向に配向させる機能を有している。
【００７３】
偏光板ＰＯＬは、反射型液晶表示装置Ａ１に入射した光を直線偏光に変換する機能を有している。偏光板ＰＯＬ側から入射した光は、位相差板ＮＦ、液晶層ＬＣを通り、画素電極ＰＸ１において反射する。反射光は、再び、液晶層ＬＣ、位相差板ＮＦを通過して偏光板ＰＯＬに到達する。液晶層ＬＣ及び位相差板ＮＦは、屈折率異方性を有している。液晶層ＬＣの屈折率異方性は、液晶層ＬＣに印加された電界によりその特性が変化する。
【００７４】
例えば、液晶層ＬＣに電界が印加されない状態で白表示をするノーマリーホワイト型の反射型液晶表示装置においては、液晶層ＬＣに電界を生じさせると、偏光板ＰＯＬを通過し画素電極ＰＸ１で反射し、再び偏光板ＰＯＬに到達した光は、位相差板ＮＦと液晶層ＬＣにより、偏光板ＰＯＬの吸収軸に対して平行な偏光となり、偏光板ＰＯＬで吸収される。従って、反射光は、反射型液晶表示装置Ａ１から外に出射しないため、黒表示となる。
【００７５】
一方、液晶層ＬＣに電界が印加されていない状態においては、位相差板ＮＦと液晶層ＬＣとにより、画素電極ＰＸ１で反射し偏光板ＰＯＬに到達した光が、偏光板ＰＯＬの吸収軸に対して垂直な偏光となり、偏光板ＰＯＬで吸収されない。従って、反射光が反射型液晶表示装置Ａ１の外に出射し、白表示となる。
【００７６】
図７（ａ）は、本発明の第１の実施の形態による反射型液晶表示装置のうち、図３の領域Ｄに配置された走査信号配線用端子ＧＴＭの平面図であり、図７（ｂ）は図７（ａ）のＶＩＩ−ＶＩＩ’線に沿う断面図を示す。図８（ａ）は、図３の領域Ｃに配置された映像信号配線用端子ＤＴＭの平面図であり、図８（ｂ）は図８（ａ）のＶＩＩＩ−ＶＩＩＩ’線に沿う断面図である。
【００７７】
図７（ａ）及び図７（ｂ）に示すように、走査信号配線用端子ＧＴＭは、透明絶縁基板ＳＵＢ１上の走査信号端子部分を形成する領域に形成された走査信号配線ＧＬの延在部を有する。さらに、走査信号配線ＧＬを覆ってゲート絶縁膜ＧＩ及び薄膜トランジスタＴＦＴ１の表面保護膜ＰＡＳが順次積層され、これらゲート絶縁膜ＧＩ及び表面保護膜ＰＡＳに設けられたスルーホールＴＨによって、走査信号配線ＧＬの延在部の一部が露出される。その上にパッド電極ＰＡＤが形成され、走査信号配線用端子ＧＴＭを形成する。パッド電極ＰＡＤは、スルーホールＴＨを介して、走査信号配線ＧＬと電気的に接続される。
【００７８】
図８（ａ）及び図８（ｂ）に示すように、映像信号配線用端子ＤＴＭは、透明絶縁基板ＳＵＢ１上にゲート絶縁膜ＧＩが形成され、映像信号配線用端子ＤＴＭが形成される領域に映像信号配線ＤＬの延在部が形成される。その後、薄膜トランジスタＴＦＴを覆う表面保護膜ＰＡＳが形成され、映像信号配線用端子ＤＴＭが形成される領域のうち、後の工程で製造されるパッド電極ＰＡＤが形成される領域の一部にスルーホールＴＨが開口される。その上に、パッド電極ＰＡＤが形成され、映像信号配線用端子ＤＴＭを形成する。このパッド電極ＰＡＤは、スルーホールＴＨを介して、映像信号配線ＤＬと電気的に接続される。
次に、本発明の第１の実施の形態による反射型液晶表示装置の電気回路及び外部駆動回路と接続する端子部分の形状について説明する。
【００７９】
図９は、本発明の第１の実施の形態によるアクティブマトリックス型液晶表示装置の等価回路図である。図９に示すように、Ｘ方向に延在しＹ方向に整列して配置される各走査信号配線ＧＬは、走査信号配線用端子ＧＴＭを介して、垂直走査回路ＶＳＣによって、順次走査信号(電圧信号)が供給されるようになっている。
【００８０】
走査信号配線ＧＬに沿って配置される各画素領域の薄膜トランジスタＴＦＴは、走査信号によって駆動される。走査信号のタイミングに合わせて、映像信号駆動回路ＤＤＣから、映像信号配線用端子ＤＴＭを介して、Ｙ方向に延在し、Ｘ方向に整列配置される各映像信号配線ＤＬに映像信号を供給する。この映像信号は、各画素領域の薄膜トランジスタＴＦＴを介して、画素電極ＰＸに伝達される。共通信号電極ＣＥには、共通信号配線用端子ＣＴＭを介して対向電圧が印加されており、画素電極ＰＸと共通信号電極ＣＥとの間に電界を発生させる。この電界により液晶層の光透過率を制御する。
【００８１】
図９において、各画素領域に示したＲ，Ｇ，Ｂのそれぞれの符号は、各画素領域にそれぞれ赤色用フィルタ、緑色用フィルタ、青色用フィルタが形成されていることを示している。
図１０に、本発明の第１の実施の形態による反射型液晶表示装置の製造プロセスのフローを示す。反射型液晶表示装置は、例えば（Ａ）から（Ｅ）までの５段階のホトリソグラフィー工程を経て、ＴＦＴ基板ＳＵＢ１が完成する。以下、製造工程を順に説明する。適宜、図６から図８までを参照する。
【００８２】
まず、工程（Ａ）においては、透明絶縁基板ＳＵＢ１を準備し、その表面上に、例えばスパッタリング法によりＣｒ膜を１００から３００ｎｍ、好ましくは１６０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、Ｃｒ膜をエッチングし、走査信号配線ＧＬとゲート電極ＧＥとを形成する。走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部を形成する。
【００８３】
次に、工程（Ｂ）においては、透明絶縁基板ＳＵＢ１表面上に、例えばプラズマＣＶＤ法により、ゲート絶縁膜ＧＩとして窒化シリコン膜を２００から７００ｎｍ程度、好ましくは３５０ｎｍの膜厚で形成する。さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法により、アモルファスシリコン膜を５０から３００ｎｍ、好ましくは２００ｎｍの膜厚で形成し、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０から１００ｎｍ、好ましくは２０ｎｍの膜厚で順次積層する。
次に、ホトリソグラフィー技術を用いて、アモルファスシリコン膜をエッチングし、画素領域内に島状パターンＳＩ１及びＳＩ２を形成する。
【００８４】
次に、工程（Ｃ）において、透明絶縁基板ＳＵＢ１を準備し、その表面上に、例えばスパッタリング法により、Ｃｒ膜を１００から３００ｎｍ、好ましくは１６０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、Ｃｒ膜をエッチングし、画素領域内には薄膜トランジスタＴＦＴのドレイン電極ＤＥ、ソース電極ＳＥ及び映像信号配線ＤＬを、また映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を形成する。その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
【００８５】
工程（Ｄ）においては、透明絶縁基板ＳＵＢ１の表面全域に、例えばプラズマＣＶＤ法により薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００から９００ｎｍの間、好ましくは３５０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、表面保護膜ＰＡＳをエッチングし、画素領域内に、薄膜トランジスタＴＦＴのソース電極ＳＥの一部上面を露出するためのスルーホールＴＨを形成する。さらに、走査信号配線ＧＴＭ形成領域には、表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩの上面を露出させるスルーホールＴＨを形成し、走査信号配線ＧＬの一部を露出させる。映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を露出するためのスルーホールＴＨを形成する。
【００８６】
次に、工程（Ｅ）においては、透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法により、反射型画素電極を構成しＡｌを主成分とするとともに、Ｎｄを含む合金膜(以下、「Ａｌ−Ｎｄ膜」と称する。) を、５０から３００ｎｍ、好ましくは２００ｎｍの厚さで形成する。次に、ホトリソグラフィー技術を用いて、Ａｌ−Ｎｄ膜をエッチングする。画素領域内に、スルーホールＴＨを介して、ソース電極ＳＥと接続された画素電極ＰＸを形成するとともに、走査信号配線用端子ＧＴＭを、映像信号配線用端子ＤＴＭ形成領域には接続用のパッド電極ＰＡＤを形成する。以上に述べた工程により、ＴＦＴ基板側の構造が完成する。
【００８７】
一方、ＣＦ基板側には、顔料分散法などにより製造したカラーフィルタＣＦと、Ｃｒ系金属層又は有機材料からなる遮光パターンＢＭが形成される。その後、平坦化層となるオーバーコート膜を形成し、ＴＦＴ基板とＣＦ基板とをシール材などを用いて貼り合わせ，両基板間に液晶層ＬＣを封入する。ＣＦ基板の外側に偏光板ＰＯＬを配置することにより反射型液晶表示装置を形成することができる。
【００８８】
本発明の第１の実施の形態による反射型液晶表示装置によれば、反射型液晶表示装置を第１の仕様と第２の仕様とで製造する場合に、ＴＦＴの活性領域を構成する半導体層を形成する工程において、島状パターンＳＩ１及びＳＩ２をそれぞれの仕様の画素ピッチに対応した間隔で形成する。各々の仕様の反射型液晶表示装置を製造する際に、画素ピッチと同じピッチで形成された島状パターンを、薄膜トランジスタの半導体層として使用すれば、半導体層を形成する際のマスクを画素ピッチの異なる二つの仕様の反射型液晶表示装置を製造する際に共通化することができる。
【００８９】
次に、本発明の第２の実施の形態による反射型液晶表示装置について、図１１から図１４までを参照して説明する。図１１は、出発基板である大型ガラス基板上に、第１の仕様と第２の仕様とで形成された反射型液晶表示装置の基板外形を示す図である。図１２は、各基板外形の配置を示す図であり、図１３は、走査信号配線と映像信号配線とのそれぞれと外部回路との接続部分を示す図である。
【００９０】
本発明の第２の実施の形態による反射型液晶表示装置は、画素電極のピッチ、基板外形及び表示画面サイズが異なる第１及び第２の２つの仕様で反射型液晶表示装置を製造する際に、半導体層を形成する工程で用いるホトマスクを共通化したものである。尚、第１の実施の形態と同じの構成要素については同一の符号を付してその説明を省略する。
【００９１】
図１１及び図１２において、点線で囲まれた領域ＰＡＮ１は、第１の仕様で製造した反射型液晶表示装置の基板外形を、ＰＡＮ２は第２の仕様で製造した反射型液晶表示装置の基板外形を示す。領域を明確にするため、領域ＰＡＮ１には左下がりの斜線を施し、領域ＰＡＮ２には右下がりの斜線を施した。
【００９２】
符号ＳＵＢＬは、製造工程に用いられ複数の反射型液晶表示装置を形成できる大型透明絶縁基板を示す。符号ＡＰＡＤ１は、第１の仕様で製造した反射型液晶表示装置の端子形成領域を示し、符号ＡＰＡＤ２は第２の仕様で製造した反射型液晶表示装置の端子形成領域を示す。符号ＡＰＸ１は、第１の仕様で製造した反射型液晶表示装置の表示領域を、符号ＡＰＸ２は、第２の仕様で製造した反射型液晶表示装置の表示領域をそれぞれ示す。
【００９３】
本発明の第２の実施の形態による反射型液晶表示装置において、第１の仕様及び第２の仕様で製造した場合の、反射型液晶表示装置の薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の平面図は、第１の実施の形態による反射型液晶表示装置の場合と同じであるためその説明を省略する。
【００９４】
図１１は、製造工程において用いる大型透明絶縁基板ＳＵＢＬにからＴＦＴ基板を製造する際の様子を示す概略図である。通常、反射型液晶表示装置などの比較的小型の表示装置を製造する工程においては、大型の透明絶縁基板を用いて各信号配線、薄膜トランジスタ等を製造し、その後、基板を所望のサイズに分割（切断）して複数枚のＴＦＴ基板とするのが一般的である。
【００９５】
本実施の形態においては、第１の仕様と第２の仕様における基板外形ＰＡＮ１とＰＡＮ２とが異なる。大型絶縁基板ＳＵＢＬに対する各仕様での基板外形ＰＡＮ１とＰＡＮ２との相対的な位置も異なる。図１２は、図１１に示される領域Ａ（楕円で囲まれた領域）の模式的な図である。前述のように、大型絶縁基板ＳＵＢＬに対する第１又は第２の各仕様での基板外形の相対位置が異なるため、図１２に示すＡＰＸ１とＡＰＸ２とは、第１の実施の形態による反射型液晶表示装置とは異なり基準位置が異なることになる。本発明の第２の実施の形態による反射型液晶表示装置では、表示領域ＡＰＸ１に島状パターンＳＩ１を形成し、表示領域ＡＰＸ２に島状パターンＳＩ２を形成する。
【００９６】
本発明の第２の実施の形態による反射型液晶表示装置においては、走査信号配線の延在方向（Ｘ方向）に整列配置される島状パターンＳＩ１のピッチを、走査信号配線の延在方向（Ｘ方向）に隣接する第１の仕様における画素電極のピッチとほぼ同じピッチにする。映像信号配線の延在方向（Ｙ方向）に整列配置される島状パターンＳＩ１のピッチは、映像信号配線の延在方向（Ｙ方向）に隣接する第１の仕様における画素電極のピッチとほぼ同じになる。
【００９７】
走査信号配線の延在方向（Ｘ方向）に整列配置される島状パターンＳＩ２のピッチは、走査信号配線の延在方向（Ｘ方向）に隣接する第２の仕様における画素電極のピッチとほぼ同じにする。映像信号配線の延在方向（Ｙ方向）に併設する島状パターンＳＩ２のピッチは、映像信号配線の延在方向（Ｙ方向）に隣接する第２の仕様における画素電極のピッチとほぼ同じになる。
本発明の第２の実施の形態による反射型液晶表示装置の断面図は、本発明の第１の実施の形態による反射型液晶表示装置の場合と同様であるため説明を省略する。
【００９８】
図１３（ａ）は、本発明の第２の実施の形態による反射型液晶表示装置を第２の仕様で製造した場合の、図１２の領域Ｆに配置される走査信号配線用端子ＧＴＭ部分の平面図であり、図１３（ｂ）は、図１３（ａ）のＸＩＩＩ−ＸＩＩＩ’線に沿う断面図である。図１４（ａ）は、第２の仕様で製造した反射型液晶表示装置であって、図１２の領域Ｅに配置される映像信号配線用端子ＤＴＭ部分の平面図であり、図１４（ｂ）は図１４（ａ）のＸＩＶ−ＸＩＶ’線に沿う断面図である。
【００９９】
第２の仕様において、走査信号配線用端子ＧＴＭが形成される領域には、第１の仕様で薄膜トランジスタの半導体層となる島状パターンＳＩ１が形成されている。パッド電極ＰＡＤは、島状パターンＳＩ１を乗り越えるように形成される。島状パターンを順テーパー形状に加工することにより、パッド電極ＰＡＤが島状パターンＳＩ１を乗り越える際に断線を引き起こす可能性を低減することができる。
【０１００】
図１４に示すように、映像信号配線用端子ＤＴＭ部分にも、走査信号配線用端子ＧＴＭと同様に第１の仕様で薄膜トランジスタの半導体層として使用する島状パターンが存在するが、走査信号配線端子部分に形成された島状パターンと同様に順テーパー形状に加工することで、乗り越えによる断線の問題は生じにくい。
【０１０１】
第２の仕様により製造した反射型液晶表示装置の図１２の領域Ｄに配置される走査信号配線用端子ＧＴＭ部分の平面図と、図１２の領域Ｃに配置される映像信号配線用端子ＤＴＭ部分の平面図は、本発明の第１の実施の形態による反射型液晶表示装置と同様のため説明を省略する。本発明の第２の実施の形態による反射型液晶表示装置の電気回路の概略図も第１の実施の形態と同じであるため、その説明を省略する。
本実施の形態による反射型液晶表示装置を製造するためのプロセスフローに関しても第１の実施の形態と同じであるため説明を省略する。
【０１０２】
本実施の形態による反射型液晶表示装置によれば、半導体層を形成する工程で、島状パターンＳＩ１、ＳＩ２を、それぞれの仕様における画素ピッチに対応して形成し、各々の仕様の反射型液晶表示装置を製造する際にそれぞれを薄膜トランジスタの半導体層として使用することにより、半導体層を形成する際のマスクを異なる仕様の反射型液晶表示装置を製造する際に共通化することができる。
次に、本発明の第３の実施の形態による反射型液晶表示装置について、図１５から図１８までを参照して説明する。
【０１０３】
本発明の第３の実施の形態による反射型液晶表示装置は、画素電極のピッチが異なり、基板外形、表示画面サイズが同じ２つの仕様の反射型液晶表示装置を製造する場合に、走査信号配線及びゲート電極を形成する工程で用いるホトマスクを共通化した例である。
【０１０４】
図１５から図１８までにおいて、第１又は第２の実施の形態による反射型液晶表示装置と同一の構成要素については同一の符号を付してその説明を省略する。図において、符号ＸＬは行配線パターンを、ＹＥは列電極パターンを、ＳＩは薄膜トランジスタの半導体層を示す。
図１５は、本発明の第３の実施の形態による反射型液晶表示装置であって、第１の仕様で製造した反射型液晶表示装置のうち、薄膜トランジスタが配置される側の透明絶縁基板の平面図である。
【０１０５】
第１の仕様で製造した反射型液晶表示装置Ａ１は、走査信号配線ＧＬ１を形成する工程で形成され、走査信号配線ＧＬ１とほぼ平行に形成された行配線パターンＸＬ１（Ｘ方向に延在する）を有している。加えて、行配線パターンＸＬ１からＹ方向に延びる列電極パターンＹＥが形成されている。ここで、行配線パターンＸＬのピッチは、第２の仕様における映像信号配線ＤＬの延在方向（Ｙ方向）に隣接する画素電極ＰＸ２のピッチとほぼ同じである。
【０１０６】
また、走査信号配線ＸＬ１から延びる列電極パターンＹＥ１のピッチは、第２の仕様における走査信号配線ＸＬ２の延在方向（Ｘ方向）に隣接する画素電極ＰＸ２のピッチとほぼ同じである。これら行配線パターンＸＬ１及び列電極パターンＹＥ１は、後述する第２の仕様で製造した場合には、その反射型液晶表示装置Ａ２の走査信号配線ＧＬ２、ゲート電極ＧＥとして機能する。
【０１０７】
図１６は、本発明の第３の実施の形態による反射型液晶表示装置であって、第２の仕様で製造した反射型液晶表示装置の薄膜トランジスタが配置される側の透明絶縁基板の平面図である。
図１６に示すように、第２の仕様で製造した反射型液晶表示装置Ａ２にも、前述の図１５と同様に、走査信号配線ＧＬ２を形成する工程で形成され走査信号配線ＧＬとほぼ平行に行配線パターンＸＬ２が形成される。加えて、行配線パターンＸＬ２から列電極パターンＹＥ２が延びている。ここで、行配線パターンＸＬ２のピッチは、第１の仕様における反射型液晶表示装置Ａ１の映像信号配線ＤＬ１の延在方向に隣接する画素電極ＰＸ１のピッチとほぼ同じである。
【０１０８】
また、走査信号配線ＸＬ２の延在方向（Ｘ方向）に整列して形成される列電極配線パターンＹＥ２のピッチは、第１の仕様により形成された反射型液晶表示装置Ａ１の走査信号配線ＧＬ１の延在方向（Ｘ方向）に隣接する画素電極ＰＸ１のピッチとほぼ同じである。これら行配線パターンＸＬ２及び列電極パターンＹＥ２は、前述の第１の仕様で製造した反射型液晶表示装置Ａ１では、走査信号配線ＧＬ１、ゲート電極ＧＥ１として用いられるパターンである。
また、第１の仕様又は第２の仕様のいずれの仕様により反射型液晶表示装置を製造した場合においても、走査信号配線ＧＬとなるパターンには、通常、ゲート電極ＧＥと列電極パターンＹＥとが同時に接続される。
【０１０９】
本発明の第３の実施の形態による反射型液晶表示装置において、行配線パターンＸＬ及び列電極パターンＹＥは、それぞれ未使用のパターンとなる。ここで、図１５に示すように、ソース電極ＳＥ１と配線パターンＸＬ１とが重畳する構造となる場合もある。しかしながら、ソース電極ＳＥ１と配線パターンＸＬ１は、ゲート絶縁膜ＧＩを介して電気的に絶縁されているため、ショート等の問題は生じない。但し、ソース電極ＳＥ１と配線パターンＸＬ１との間には、浮遊容量が発生するため、表示品質の劣化等が生じないような容量を設計する必要がある。また、行配線パターンと画素電極間にも浮遊容量が生じるため、表示品質の劣化等が生じないような容量の設計が必要となる。
【０１１０】
図１７に、本発明の第３の実施の形態による反射型液晶表示装置における、走査信号配線用端子ＧＴＭ形成領域の平面図を示す。走査信号配線用端子ＧＴＭ形成領域には、走査信号配線ＧＬの延在部の他に行配線パターンＸＬの延在部も形成されている。外部から信号入力を必要とするのは走査信号配線ＧＬのみである。本発明の第３の実施の形態による反射型液晶表示装置では、走査信号配線ＧＬにのみ外部信号が入力されるために、スルーホールＴＨおよびパッド電極を走査信号配線ＧＬの延在部にのみ形成し、配線パターンの延在部にはスルーホールＴＨ及びパッド電極ＰＡＤを形成しない。このように、パッド電極ＰＡＤを選択的に形成することより、必要な配線にのみ信号を入力することができる。
【０１１１】
尚、本発明の第３の実施の形態による反射型液晶表示装置の映像信号配線用端子ＤＴＭ部分の平面図は、第１の実施の形態による反射型液晶表示装置と同様であるためその説明を省略する。また、電気回路の概略図も第１の実施の形態による反射型液晶表示装置と同じであるため説明を省略する。
【０１１２】
図１８に、本発明の第３の実施の形態による反射型液晶表示装置を製造するためのプロセスフローを示す。尚、本実施の形態による製造工程は、工程（Ｃ）から（Ｅ）までが、第１の実施の形態による製造工程と同じであるためその説明を省略する。
【０１１３】
まず工程（Ａ）において、透明絶縁基板ＳＵＢ１を準備し、その表面上に、例えばスパッタリング法によりＣｒ膜を１００から３００ｎｍ、好ましくは１６０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、Ｃｒ膜をエッチングし、走査信号配線ＧＬ、行配線パターンＸＥ、ゲート電極ＧＥ、列電極パターンＹＥ及び走査信号配線用端子ＧＴＭの形成領域に走査信号配線ＧＬ、行配線パターンＸＬの延在部を形成する。
【０１１４】
次に、工程（Ｂ）において、透明絶縁基板ＳＵＢ１の表面上に、例えばプラズマＣＶＤ法により、ゲート絶縁膜ＧＩとなる窒化シリコン膜を２００から７００ｎｍ程度、好ましくは３５０ｎｍの膜厚で形成する。さらに、このゲート絶縁膜ＧＩの表面上に、例えばプラズマＣＶＤ法により、アモルファスシリコン膜を５０から３００ｎｍ、好ましくは２００ｎｍの膜厚で形成し、次いでｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０から１００ｎｍ、好ましくは２０ｎｍの膜厚で順次積層する。
次に、ホトリソグラフィー技術を用いて、アモルファスシリコン膜をエッチングし、画素領域内に薄膜トランジスタＴＦＴの半導体層ＳＩを形成する。
以上の工程を経てＴＦＴ基板が完成する。
【０１１５】
本発明の第３の実施の形態による反射型液晶表示装置によれば、第１の仕様の反射型液晶表示装置Ａ１の製造工程において、走査信号配線ＧＬ１を形成する工程において、第２の仕様の反射型液晶表示装置の映像信号配線ＤＬ２の延在方向（Ｙ方向）に隣接する画素電極ＰＸ２のピッチとほぼ同一の間隔で行配線パターンＸＬ１を、走査信号配線ＧＬ１の延在方向（Ｘ方向）に隣接する第２の仕様における画素電極ＰＸ２のピッチと同じピッチで第１の仕様における列電極パターンＹＥ１を形成することにより、走査信号配線ＧＬ及びゲート電極ＧＥを形成する際のホトマスクを２つの異なる画素ピッチを有する反射型液晶表示装置を製造する際に共通化することができる。
【０１１６】
次に、本発明の第４の実施の形態による反射型液晶表示装置について、図１９及び図２０を参照して説明する。
本発明の第４の実施の形態による反射型液晶表示装置においては、画素電極のピッチが異なり、基板外形、表示画面サイズが同一の第１及び第２の２つの仕様の反射型液晶表示装置を製造する場合に走査信号配線及びゲート電極を形成する工程で用いるホトマスクを共通化したものである。
【０１１７】
図１９及び図２０において、前述の実施の形態と同一の構成要素については同一の符号を付して重複する説明を省略する。
本発明の第４の実施の形態による反射型液晶表示装置を、第１の仕様で製造した場合に、薄膜トランジスタが配置される側の透明絶縁基板の平面図と、第２の仕様で製造した場合の同平面図とは、本発明の第３の実施の形態による反射型液晶表示装置と同じであるため説明を省略する。また、走査信号配線用端子ＧＴＭ形成領域の平面図は、第３の実施の形態による同平面図と同じであるため説明を省略する。映像信号配線用端子ＤＴＭ平面図は、第１の実施の形態と同じであるため説明を省略する。電気回路図は、第１の実施の形態と同じであるため説明を省略する。プロセスフローは、第３の実施の形態と同じであるため説明を省略する。
【０１１８】
図１９は、走査信号配線端子部分の反対側の構成を示す図である。走査信号配線用端子の反対側では、図１９に示すように、行配線パターンＸＬの延在部及び走査信号配線ＧＬの延在部が形成されている。行配線パターンＸＬ上にスルーホールＴＨを選択的に形成し、行配線パターンＸＬの延在部の一部上を露出させる。さらに、パッド電極ＰＡＤが形成される全ての行配線パターンＸＬを接続する。ここで、行配線パターンＸＬに接続されたパッド電極ＰＡＤには、共通信号電極と同じ電圧を印加する。
【０１１９】
図２０（ａ）から図２０（ｆ）までは、図１９を含む変形例の回路図である。図２０（ｆ）は図１９と同じ構成を回路図で示した図である。図２０（ａ）は、非選択パターンである複数の行方向配線ＸＬの延在部を接続し、これらを一定の電位に保持する例である。図２０（ｂ）は、非選択パターンである複数の列方向配線ＹＬの延在部を接続し、これらを一定の電位に保持する例である。図２０（ｃ）は、非選択パターンである複数の行方向配線ＸＬの延在部を接続し、これらを共通電極ＣＥに接続する例である。図２０（ｄ）は、非選択パターンである複数の列方向配線ＹＬの延在部を接続し、これらを共通電極ＣＥに接続する例である。図２０（ｅ）は、非選択パターンである複数の行方向配線ＸＬと複数の列方向配線ＹＬとの延在部を接続し、これらを一定の電位に保持する例である。図２０（ｆ）は、非選択パターンである複数の行方向配線ＸＬと複数の列方向配線ＹＬとの延在部を接続し、これらを共通電極ＣＥに保持する例であり、図１９と同じ例である。
【０１２０】
非選択配線パターンの延在部を一定電位にするか、或いは共通電極と接続することにより、表示品質の劣化の要因となりうる配線パターンと画素電極との間の容量を液晶の保持容量として利用することができ、表示部の表示品質を向上することができる。
次に、本発明の第５の実施の形態による反射型液晶表示装置について図２１を参照して説明する。本発明の第５の実施の形態による反射型液晶表示装置は、画素電極のピッチが異なり、基板外形、表示画面サイズが同一の第１及び第２の２つの仕様の反射型液晶表示装置を製造する場合に走査信号配線、ゲート電極を形成する工程で用いるホトマスクを共通化した例である。
【０１２１】
図２１において、前述の各実施の形態による反射型液晶表示装置と同一の構成要素については同一の符号を付して重複する説明を省略する。
図２１は、本発明の第５の実施の形態による反射型液晶表示装置であって、第１の仕様で製造した反射型液晶表示装置のうち薄膜トランジスタが配置される側の透明絶縁基板の平面図である。本発明の第５の実施の形態による反射型液晶表示装置では、走査信号配線ＧＬ１及び薄膜トランジスタＴＦＴ１と画素電極（斜線を施した領域）ＰＸ１の相対的な位置が、映像信号配線の延在方向（Ｙ方向）に隣接する画素電極毎に異なる構造を有する。かかる構造により、本発明の第３の実施の形態による反射型液晶表示装置において、ソース電極ＳＥと画素電極ＰＸとの間が重畳するのを回避することができる。すなわち、図２０に示す構造を有する反射型液晶表示装置においては、ソース電極ＳＥ１と行配線パターンＸＬ１との間に生じる容量を低減することができ、容量の設計が容易になるという利点がある。
【０１２２】
本発明の第５の実施の形態による反射型液晶表示装置は、容量を低減するための一例である。その他、走査信号配線ＧＬ１、薄膜トランジスタＴＦＴ１の配置を工夫することによって最適な容量設計をすることも可能である。
本発明の第５の実施の形態による反射型液晶表示装置の走査信号配線用端子ＧＴＭ形成領域の平面図は第３の実施の形態による反射型液晶表示装置と同一であるため説明を省略する。映像信号配線用端子ＤＴＭ部分の平面図は、第１の実施の形態による反射型液晶表示装置と同一のため説明を省略する。電気回路の概略図は第１の実施の形態と同一であるため説明を略す。プロセスフローは、第３の実施の形態と同一のため説明を省略する。
【０１２３】
本発明の第５の実施の形態による反射型液晶表示装置によれば、第１の仕様で反射型液晶表示装置を製造する際であって、走査信号配線ＧＬ１を形成する工程において、第２の仕様の映像信号配線の延在方向（Ｙ方向）に隣接する画素電極のピッチとほぼ同一の間隔で行配線パターンＸＬ１が、走査信号配線の延在方向（Ｘ方向）に隣接する画素電極のピッチと同一の間隔で列電極パターンＹＥ１を形成することにより、二つの異なる画素ピッチを持つ反射型液晶表示装置を製造する場合に、走査信号配線ＧＬ１とゲート電極ＧＥ１とを形成する際のホトマスクを共通化することができる。
【０１２４】
次に、本発明の第６の実施の形態による反射型液晶表示装置について、図２２から図２５までを参照して説明する。本実施の形態による反射型液晶表示装置は、画素電極のピッチが異なり、基板外形、表示画面サイズが同一の第１及び第２の２つの仕様の反射型液晶表示装置を製造する場合に、映像信号配線、ソース電極、ドレイン電極を形成する工程で用いるホトマスクを共通化した実施の形態である。
前述の第１から第５までのいずれかの実施の形態と同一の構成要素については同一の符号を付して重複する説明を省略する。符号ＹＥは列配線パターンを、符号ＸＥは行電極パターンを、符号ＭＥは交差部電極パターンをそれぞれ示す。
【０１２５】
図２２は、第１の仕様で製造した反射型液晶表示装置であって、薄膜トランジスタが配置される側の透明絶縁基板の構造を示す平面図である。第１の仕様で製造した反射型液晶表示装置には、映像信号配線ＤＬ１を形成する工程で形成された走査信号配線ＤＬ１とほぼ平行に列配線パターンＹＬ１が配置されている。また列配線パターンＹＬ１には、行電極パターンＸＥ１が接続されている。さらに、行電極パターンＹＥ１と向かい合う位置に交差部電極パターンＭＥ１が形成されている。これらは、通常、同層のパターンとして形成される。
【０１２６】
ここで列配線パターンＹＬ１のピッチは、第２の仕様における映像信号配線ＤＬ１の延在方向に、隣接する画素電極のピッチとほぼ同じである。また、行電極パターンＸＥ１および交差部電極パターンＭＥ１の映像信号配線ＤＬ１の延在方向（Ｙ方向）にピッチは、第２の仕様における映像信号配線ＤＬ２の延在方向（Ｙ方向）に隣接する画素電極ＰＸ２のピッチとほぼ同じである。列配線パターンＹＬ１、行電極パターンＸＥ１及び交差部電極パターンＭＥ１は、それぞれ後述する第２の仕様で製造した反射型液晶表示装置の映像信号配線ＤＬ２、ドレイン電極ＤＥ２、ソース電極ＳＥ２となる。
【０１２７】
図２３は、第２の仕様で製造した反射型液晶表示装置Ａ２の薄膜トランジスタＴＦＴ２が配置される側の透明絶縁基板の平面図である。第２の仕様で製造した反射型液晶表示装置Ａ２にも、前述した図２２と同様に映像信号配線を形成する工程で形成され映像信号配線とほぼ平行な列配線パターンが配置されている。また列配線パターンＹＬ２には、行電極パターンＸＥ２が接続されており、行電極パターンＸＥ２と向かい合う位置に交差部電極パターンＭＥ２が形成されている。これら列配線パターンＹＬ２、行電極パターンＸＥ２、交差部電極パターンＭＥ２は、第１の仕様において映像信号配線ＤＬ１、ドレイン電極ＤＥ１、ソース電極ＳＥ１として用いられるパターンである。また、映像信号配線ＤＬにドレイン電極ＤＥと行電極パターンＸＥとが同時に接続される場合もある。
【０１２８】
本実施の形態による反射型液晶表示装置において、列配線パターンＹＬ、行電極パターンＸＥはそれぞれ未使用のパターンとなる。列配線パターンＹＬと画素電極間に浮遊容量が生じるため、表示品質の劣化等が生じないような容量の設計が必要となる。
【０１２９】
図２４は、映像信号配線用端子ＤＴＭ形成領域の平面図である。映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部の他に列配線パターンＹＬの延在部も形成されている。このうち、外部から信号入力を必要とするのは映像信号配線ＤＬのみである。そこで、本実施の形態による反射型液晶表示装置においては、映像信号配線ＤＬにのみ外部信号を入力するために、パッド電極ＰＡＤ及びパッド電極ＰＡＤと映像信号配線ＤＬの延在部とを接続するためのスルーホールＴＨを、映像信号配線ＤＬの延在部にのみ形成する。列配線パターンＹＬの延在部には、スルーホールＴＨやパッド電極ＰＡＤは形成しない。このように、パッド電極ＰＡＤとスルーホールＴＨとを選択的に形成することより映像信号配線ＤＬにのみ信号を入力することが可能である。
尚、走査信号配線用端子ＣＴＭ部分の平面図は、第１の実施の形態と同一のため説明を省略する。電気回路の概略図は第１の実施の形態と同一であるため説明を省略する。
【０１３０】
図２５に、本実施の形態による反射型液晶表示装置の製造プロセスフローを示す。本実施の形態において、工程（Ａ）は第１の実施の形態と、（Ｂ）、（Ｄ）及び（Ｅ）は第３の実施の形態と同様であるため説明を省略する。
工程（Ｃ）において、透明絶縁基板ＳＵＢ１を準備し、その表面全域に、例えばスパッタリング法によって、Ｃｒ膜を１００から３００ｎｍ、好ましくは１６０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、Ｃｒ膜をエッチングし、薄膜トランジスタＴＦＴのドレイン電極ＤＥ、ソース電極ＳＥ及び映像信号配線ＤＬ、列配線パターンＹＬ、行電極パターンＸＥを、また映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を形成する。
その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。以上の工程を経てＴＦＴ基板が完成する。
【０１３１】
本実施の形態によれば、第１の仕様で反射型液晶表示装置を製造する際に、映像信号配線ＤＬを形成する工程において、第２の仕様の映像信号配線の延在方向に隣接する画素電極のピッチとほぼ同一の間隔で列配線パターンＹＬを、走査信号配線の延在方向（Ｘ方向）に隣接する画素電極のピッチと同一の間隔で行電極パターンＸＥを、行電極パターンＸＥに向かい合うように交差部電極パターンＭＥを形成することにより、映像信号配線ＤＬと、ドレイン電極ＤＥと、ソース電極ＳＥとを形成する際のホトマスクを、画素電極ＰＸのピッチが異なる２つの仕様で反射型液晶表示装置を製造する際に共通化することができる。
【０１３２】
以上、第１の仕様と第２の仕様とで１層が同層である場合について説明した。次いで、第１の仕様と第２の仕様とで、２層以上を共通化する工程について説明する。
まず、第１の仕様と第２の仕様とで２層を共通化した本発明の第７の実施の形態について図２６から図３０までを参照して説明する。
【０１３３】
図２６は、第１の仕様と第２の仕様とで半導体層ＳＩ１と映像信号線兼ドレイン電極ＤＬ１／ＤＥ１とを形成するマスクを共通化する際に、第１の仕様で形成した反射型液晶表示装置の部分断面図である。基板ＳＵＢ１上に、薄膜トランジスタＴＦＴ１と別パターンＭとが形成される。薄膜トランジスタＴＦＴ１と別パターンとは、半導体層ＳＩ１と映像信号線兼ドレイン電極ＤＬ１／ＤＥ１との２層が同層で形成されている。ＴＦＴ１のソース電極ＳＥ１はスルーホールＴＨ１を介して画素電極ＰＸ１と接続されている。別パターンＭにはスルーホールＴＨは形成されておらず、画素電極ＰＸとも接続されていない。
【０１３４】
図２７は、第１の仕様と第２の仕様とで走査信号配線兼ゲート電極ＧＬ１／ＧＥ１と映像信号線兼ドレイン電極ＤＬ１／ＤＥ１とを形成するマスクを共通化する際に、第１の仕様で形成した反射型液晶表示装置の部分断面図である。基板ＳＵＢ１上に、薄膜トランジスタＴＦＴ１と別パターンＭとが形成される。薄膜トランジスタＴＦＴ１と別パターンとは、走査信号配線兼ゲート電極ＧＬ１／ＧＥ１と映像信号線兼ドレイン電極ＤＬ１／ＤＥ１との２層が同層で形成されている。ＴＦＴ１のソース電極ＳＥ１はスルーホールＴＨ１を介して画素電極ＰＸ１と接続されている。別パターンＭにはスルーホールＴＨは形成されておらず、画素電極ＰＸとも接続されていない。
【０１３５】
図２８は、第１の仕様と第２の仕様とで走査信号配線兼ゲート電極ＧＬ１／ＧＥ１と映像信号線兼ドレイン電極ＤＬ１／ＤＥ１とを形成するマスクを共通化する際に、第１の仕様で形成した反射型液晶表示装置の部分断面図である。基板ＳＵＢ１上に、薄膜トランジスタＴＦＴ１と別パターンＭとが形成される。薄膜トランジスタＴＦＴ１と別パターンとは、走査信号配線兼ゲート電極ＧＬ１／ＧＥ１と映像信号線兼ドレイン電極ＤＬ１／ＤＥ１との２層が同層で形成されている。ＴＦＴ１のソース電極ＳＥ１はスルーホールＴＨ１を介して画素電極ＰＸ１と接続されている。別パターンＭにはスルーホールＴＨは形成されておらず、画素電極ＰＸ１とも接続されていない。
【０１３６】
図２９及び図３０は、２層共通の例として、走査信号配線ＧＬ１兼ゲート電極ＧＥと映像信号線兼ドレイン電極ＤＬ／ＤＥとの２層を同層で形成した例の平面図である。図２９は第１の仕様で製造した場合の平面図であって、図２７に対応する図である。尚、図２８は、図２９の２８−２８’線に沿う断面図である。図３０は、第２の仕様で製造した場合の平面図である。
【０１３７】
図２９に示すように、第１の仕様で製造した反射型液晶表示装置は、走査信号配線兼ゲート電極ＧＬ１／ＧＥ１と映像信号線兼ドレイン電極ＤＬ１／ＤＥ１との２層が同層で形成されている薄膜トランジスタＴＦＴ１と別パターンＭ１とが形成されている。
【０１３８】
薄膜トランジスタＴＦＴ１のソース電極ＳＥ１は、スルーホールＴＨを介して画素電極ＰＸ１と接続されている。画素電極ＰＸ１はＸ方向に第１のピッチで、Ｙ方向に第３のピッチで形成されており、走査信号配線ＧＬ１はＹ方向に第２のピッチで、ゲート電極ＧＥ１はＸ方向に第１のピッチで形成されている。映像信号線ＤＬ１は、Ｘ方向に第１のピッチでドレイン電極ＤＥ１はＸ方向に第１のピッチでＹ方向に第３のピッチで形成されている。
【０１３９】
薄膜トランジスタＴＦＴ１は、行方向（Ｘ方向）に整列して形成されている。一方、別パターンＭ１には、走査信号配線兼ゲート電極ＧＬ１／ＧＥ１と映像信号線兼ドレイン電極ＤＬ１／ＤＥ１とが形成されているが、半導体層ＳＩ１やスルーホールＴＨ１は形成されていない。別パターンＭ１も行方向（Ｘ方向）に整列して配置されている。図２９に示す例では、薄膜トランジスタＴＦＴ１と別パターンＭ１とが、列方向（Ｙ方向）に関して交互に形成されている。
【０１４０】
図３０に示すように、第２の仕様で製造した反射型液晶表示装置は、走査信号配線兼ゲート電極ＧＬ２／ＧＥ２と映像信号線兼ドレイン電極ＤＬ２／ＤＥ２との２層が同層で形成されている薄膜トランジスタＴＦＴ２と別パターンＭ２とが形成されている。
【０１４１】
薄膜トランジスタＴＦＴ２は、行方向（Ｘ方向）に整列して形成されている。一方、別パターンＭ２には、走査信号配線兼ゲート電極ＧＬ２／ＧＥ２と映像信号線兼ドレイン電極ＤＬ２／ＤＥ２とが形成されているが、半導体層ＳＩ２やスルーホールＴＨ２は形成されていない。別パターンＭ２も行方向（Ｘ方向）に整列して配置されている。図３０に示す例では、薄膜トランジスタＴＦＴ２と別パターンＭ２とが、列方向（Ｙ方向）に関して交互に形成されている。
【０１４２】
第１の仕様において行方向に整列して形成された薄膜トランジスタＴＦＴ１の位置から選択された位置にのみ薄膜トランジスタＴＦＴ２が形成される。薄膜トランジスタＴＦＴ２のソース電極ＳＥ２と画素電極ＰＸ２とがスルーホールＴＨ２により選択的に接続されている。第２の仕様では、画素電極ＰＸ２はＸ方向に第３のピッチで、Ｙ方向に第４のピッチで形成されている。但し、薄膜トランジスタＴＦＴ２、走査信号配線兼ゲート電極ＧＬ２／ＧＥ２と映像信号線兼ドレイン電極ＤＬ２／ＤＥ２は、第１のピッチ、第２のピッチを有しており、画素電極とはピッチが異なる。
【０１４３】
以上説明したように、本発明の第７の実施の形態による反射型液晶表示装置においては、第１の仕様と第２の仕様とで２層を形成する際に、共通のホトマスクを用いることができる。従って、仕様の異なる複数の反射型液晶表示装置を製造する際の、製造コストを一層削減することができる。
次に、第１の仕様と第２の仕様とで３層を共通化した本発明の第８の実施の形態による反射型液晶表示装置について図３１を参照して簡単に説明する。
【０１４４】
図３１は、第１の仕様と第２の仕様とで走査信号配線兼ゲート配線ＧＬ１／ＧＥ１と、半導体層ＳＩ１と、映像信号線兼ドレイン電極ＤＬ１／ＤＥ１とを形成するマスクを共通化する際に、第１の仕様で形成した反射型液晶表示装置の部分断面図である。基板ＳＵＢ１上に、薄膜トランジスタＴＦＴ１と別パターンＭとが形成される。薄膜トランジスタＴＦＴ１と別パターンとは、走査信号配線兼ゲート配線ＧＬ１／ＧＥ１と半導体層ＳＩ１と映像信号線兼ドレイン電極ＤＬ１／ＤＥ１との２層が同層で形成されている。ＴＦＴ１のソース電極ＳＥ１はスルーホールＴＨ１を介して画素電極ＰＸ１と接続されている。別パターンＭにはスルーホールＴＨは形成されておらず、画素電極ＰＸとも接続されていない。
本実施の形態においては３層のマスクを共通化できるので、製造コストをさらに削減することができる。
【０１４５】
次に、本発明の第９の実施の形態による反射型液晶表示装置について図３２から図３９までを参照して説明する。本発明の第９の実施の形態による反射型液晶表示装置においては、画素電極のピッチ、基板外形、および表示画面サイズのいずれかが異なった場合に数種類の仕様間で走査信号配線、映像信号配線、半導体層を形成する工程に用いるホトマスクを共通化する。
尚、図３２から図３９までにおいて、前述の各実施の形態と同一の構成要素については同一の符号を付して重複する説明を省略する。符号ＯＰＡＳは、塗布型絶縁膜である。
【０１４６】
図３２は、反射型液晶表示装置を製造する際に用いる大型透明絶縁基板の概略図である。本実施の形態においては、大型透明絶縁基板ＳＵＢＬ１のほぼ全面に、行配線パターンＸＬ及び行配線パターンＸＬと交差するように列配線パターンＹＬを形成する。
この際、行配線パターンＸＬのピッチは可能な限り小さくするのが好ましい。例えば、製造する反射型液晶表示装置の映像信号配線の延在方向に隣接する画素電極のピッチのうち最小ピッチと同一又はそれ以下とするのが望ましい。列配線パターンＹＬのピッチについてもできるだけ小さく、例えば製造する反射型液晶表示装置の走査信号配線の延在方向に隣接する画素電極のピッチと同一、もしくはそれ以下とするのが望ましい。
【０１４７】
図３３は、前述した図３２において囲まれた領域Ｇの平面図である。後述するプロセスフローの（Ｃ）工程を終了した段階での反射型液晶表示装置の平面図である。大型透明基板ＳＵＢＬ内に、前述した行配線パターンＸＬ、列配線パターンＹＬの他に、行配線パターンに接続された列電極パターンＹＥ、列配線パターンＹＬに接続された行電極パターンＸＥ、行配線パターンＸＬと列配線パターンＹＬの交点付近に形成された半導体層からなる島状パターンＳＩ及び半導体層の一部に重畳するように形成された交差部電極パターンＭＥがそれぞれ形成されている。
【０１４８】
これら列電極パターンＹＥ、行電極パターンＸＥ、島状パターンＳＩ、交差部電極パターンＭＥは、薄膜トランジスタＴＦＴとして動作可能に形成されており、列配線パターンＹＬ、行配線パターンＸＬを介して、薄膜トランジスタＴＦＴのゲート−ドレイン間にＴＦＴのしきい値電圧Ｖｔｈ以上の電圧が加わると、列配線パターンＹＬの信号が半導体層ＳＩを介して交差部電極パターンＭＥに伝達される。ここで、本実施の形態による反射型液晶表示装置において、走査信号配線ＧＬとして使用する行配線パターンＸＬ、映像信号配線ＤＬとして使用する列配線パターンＹＬ及び薄膜トランジスタＴＦＴの半導体層として使用する島状パターンＳＩは、製造する反射型液晶表示装置の画素ピッチ、基板外形、表示画面サイズにより異なる。
【０１４９】
図３２に示した平面図では、反射型液晶表示装置の表示領域のみならず、端子部分形成領域にまで配線が形成されている。
図３４は、本実施の形態による反射型液晶表示装置を、第１の仕様で製造した際に、薄膜トランジスタＴＦＴが形成される側の透明絶縁基板ＳＵＢ１の平面図である。図３４に示すように、走査信号配線ＧＬの延在方向に隣接する画素電極ＰＸのピッチは、列配線パターンＹＥのピッチと同一である。表示領域に形成されている映像信号配線ＤＬは、実際の反射型液晶表示装置において全て映像信号配線ＤＬとして用いる。
【０１５０】
一方、映像信号配線ＤＬの延在方向（Ｙ方向）に隣接する画素電極ＰＸのピッチは、行配線パターンＸＬの２倍となっている。走査信号配線ＧＬと、第１の仕様では用いない行配線パターンＸＥとが、Ｙ方向に交互に並んでいる。映像信号配線ＤＬと走査信号配線ＧＬとの交差点付近に形成された列電極パターンＹＥと、行電極パターンＸＥと、半導体層ＳＩと、交差部電極パターンＭＥとは、薄膜トランジスタＴＦＴの構成要素である。薄膜トランジスタＴＦＴのソース電極ＳＥ上には、薄膜トランジスタＴＦＴの表面保護膜（ＰＡＳ）上に選択的にスルーホールＴＨを形成することにより、画素電極ＰＸと薄膜トランジスタＴＦＴとを電気的に接続する。一方、行配線パターンＸＥと映像信号配線ＤＬとの交点付近に形成された列電極パターンＹＥと、行電極パターンＸＥと、半導体層ＳＩと、交差部電極パターンＭＥとは、薄膜トランジスタＴＦＴ用に用いない。そのため、交差部電極パターンＭＥ上にもスルーホールＴＨは開口せず、画素電極ＰＸと薄膜トランジスタＴＦＴとは電気的に絶縁する。
【０１５１】
図３４に示す第１の仕様による反射型液晶表示装置においては、映像信号配線ＤＬの延在方向（Ｙ方向）に隣接する画素電極ＰＸのピッチと、行配線パターンＸＬのピッチ及び走査信号配線ＧＬの延在方向（Ｘ方向）に隣接する画素電極ＰＸのピッチと列配線パターンＹＬのピッチが、整数倍の関係にある場合について述べたが、本実施の形態による反射型液晶表示装置は、映像信号配線ＤＬの延在方向（Ｙ方向）に隣接する画素電極ＰＸのピッチと、行配線パターン（ＸＬ）のピッチ及び走査信号配線ＧＬの延在方向（Ｘ方向）に隣接する画素電極ＰＸのピッチと列配線パターンＹＬのピッチとが、約数を持たない場合についても実現可能である。
【０１５２】
図３５は、本実施の形態による反射型液晶表示装置を第２の仕様で製造した際の、薄膜トランジスタが配置される側の透明絶縁基板ＳＵＢ１の平面図である。図３５は、走査信号配線の延在方向（Ｘ方向）に隣接する画素電極ＰＸのピッチと、列配線パターンＹＬのピッチ及び映像信号配線ＤＬの延在方向（Ｙ方向）に隣接する画素電極ＰＸのピッチと行電極パターンＧＬのピッチが整数倍の関係にない場合である。その際の走査信号配線として用いる行配線パターンＧＬは、特定の規則、例えば前述したように走査信号配線ＧＬと行配線パターンＸＬとが交互に並ぶ等の規則性を有さず、それぞれの画素に近い行配線パターンＸＬを走査信号配線ＧＬとして使用する。映像信号配線ＤＬとして用いる列配線パターンＹＬに関しても特定の規則性を有さず、それぞれの画素に近い列配線パターンＹＬを映像信号配線ＤＬとして使用している。ここで、映像信号配線ＤＬと走査信号配線ＧＬとの交点付近に形成された列電極パターンＹＥ、行電極パターンＸＥ、半導体層ＳＩ、交差部電極パターンＭＥを、薄膜トランジスタＴＦＴの構成要素として用いる点に関しては、第１の仕様の場合と同じである。
以上第１及び第２の２つの画素電極のピッチを有する反射型液晶表示装置を製造した場合について説明したが、それ以外の３以上の異なる画素ピッチを有する反射型液晶表示装置を製造する際にも、上記の技術を同様の手法により適用できる。
【０１５３】
図３６は、第１の仕様で製造した反射型液晶表示装置の断面図であり、前述の図３４に示す３６−３６’線に沿う断面図である。
本実施の形態による反射型液晶表示装置は、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳと画素電極ＰＸとの間に、塗布型絶縁膜を配置した構造としている。塗布型絶縁膜ＯＰＡＳは、スピンコート法等により形成された層であり、下層の段差を緩和する平坦化膜として機能する。塗布型絶縁膜ＯＰＡＳにより、画素電極ＰＸがその下に存在する構造に起因する段差を乗り越える際に生じうる断線の可能性を一層低減することができる。
【０１５４】
また、塗布型絶縁膜ＯＰＡＳとして誘電率の比較的小さい膜を用いると、画素電極ＰＸと配線パターンＤＬ、電極パターンＤＥ間の寄生容量を低減することができる。従って、浮遊容量に起因する画質の劣化等も防止することができる。さらに、凹凸が形成されている塗布型絶縁膜ＯＰＡＳの表面上に画素電極ＰＸを形成することにより、画素電極ＰＸの表面にも塗布型絶縁膜ＯＰＡＳ表面の凹凸を反映した凹凸パターンが形成される。画素電極ＰＸに形成された凹凸パターンは、反射電極から反射する光を散乱する機能を有しており、周知の散乱性を有するフィルムを用いずに表示を行える利点がある。他の構成については、本発明の第１の実施の形態による反射型液晶表示装置と同じである。
【０１５５】
図３７（ａ）は、本実施の形態による反射型液晶表示装置における、走査信号配線用端子ＧＴＭ部分の平面図であり、図３７（ｂ）は、図３７（ａ）の３７ａ−３７ａ’線に沿う断面図である。
図３７（ａ）に示すように、走査信号配線用端子ＧＴＭは、透明絶縁基板ＳＵＢ１上の走査信号端子部分を形成する領域に、走査信号配線ＧＬの延在部及び列電極パターンＹＥが形成されている。さらに、走査信号配線ＧＬを覆って、ゲート絶縁膜ＧＩが形成され、その上に半導体膜により形成される島状パターンＳＩと、列配線パターンＹＬと、列配線パターンＹＬとに接続された行電極パターンXＸＥと交差部電極パターンＭＥとが形成される。
【０１５６】
さらに、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳと塗布型絶縁膜ＯＰＡＳとが順次積層され、これらゲート絶縁膜ＧＩ及び表面保護膜ＰＡＳに設けたスルーホールＴＨにより、走査信号配線ＧＬの延在部の一部表面が露出される。走査信号配線ＧＬと列配線パターンＹＬとのショート不良を回避するために、開口するスルーホールＴＨは列配線パターン上を避けて開口するように形成する必要がある。スルーホールＴＨ上に、パッド電極ＰＡＤが形成されて走査信号配線用端子ＧＴＭを構成する。このパッド電極ＰＡＤは、スルーホールＴＨを介して、走査信号配線ＧＬと電気的に接続される。
【０１５７】
パッド電極ＰＡＤは、列配線パターンＹＥの段差を乗り越えて形成されるが、列配線パターンＹＬとパッド電極ＰＡＤとの間には、塗布型絶縁膜ＯＰＡＳが形成されている。塗布絶縁膜ＯＰＡＳにより列配線パターンＹＥの段差を緩和しているため、パッド電極ＰＡＤが列配線パターンＹＥを乗り越えることによるパッド電極ＰＡＤのショート不良を回避することができる。
【０１５８】
本実施の形態による反射型液晶表示装置において、列配線パターンＹＬとパッド電極ＰＡＤとは絶縁膜を介して配置されているため、列配線パターンＹＬを乗り越えるようにパッド電極ＰＡＤを形成できる。従って、列配線パターンＹＬのピッチに関係なく、パッド電極ＰＡＤを任意の形状に設計することができる。
【０１５９】
図３８（ａ）は、映像信号配線用端子ＤＴＭ部分の平面図であり、図３８（ｂ）は図３８（ａ）の３８−３８’線に沿う断面図を示す。
図３８（ａ）及び図３８（ｂ）に示すように、映像信号配線用端子ＤＴＭは、透明絶縁基板ＳＵＢ１上に、行配線パターンＸＬと、列電極パターンＹＥと、ゲート絶縁膜ＧＩと、半導体膜からなる島状パターンＳＩとを形成した後、映像信号配線用端子ＤＴＭが形成される領域に、映像信号配線ＤＬの延在部及び行電極パターンＸＥが形成される。
【０１６０】
その後、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳと、塗布型絶縁膜ＯＰＡＳとが順次形成され、映像信号配線用端子ＤＴＭが形成される領域のうち、後の工程で製造するパッド電極ＰＡＤが形成される領域の一部にスルーホールＴＨが開口される。スルーホールＴＨ上にパッド電極ＰＡＤを形成することにより映像信号配線用端子ＤＴＭが構成される。パッド電極ＰＡＤは、スルーホールＴＨを介して、映像信号配線ＤＬと電気的に接続される。
【０１６１】
本実施の形態においては、行配線パターンＸＬとパッド電極ＰＡＤとは、絶縁膜を介して形成されているため、行配線パターンＸＬを乗り越えるようにパッド電極ＰＡＤを形成できる。従って、行配線パターンＸＬのピッチに関係なく、パッド電極ＰＡＤを任意の形状に設計できる。
本実施の形態による反射型液晶表示装置の電気回路については、第１の実施の形態による反射型液晶表示装置と同じであるため説明を省略する。
【０１６２】
図３９は、本実施の形態による反射型液晶表示装置の製造プロセスフローを示す図である。本実施の形態によれば、具体的には（Ａ）から（Ｆ）までの６段階のホトリソグラフィー工程を経てＴＦＴ基板ＳＵＢ１が完成する。
以下、工程順に説明する。まず、工程（Ａ）において、透明絶縁基板ＳＵＢ１を準備し、その表面全域に、例えばスパッタリング法によって、Ｃｒ膜を１００から３００ｎｍ、好ましくは１６０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、Ｃｒ膜をエッチングし、基板全面に行配線パターンＸＬと、列電極パターンＹＥとを形成する。
【０１６３】
次に、工程（Ｂ）において、透明絶縁基板ＳＵＢ１の表面全域に、例えばプラズマＣＶＤ法により、ゲート絶縁膜ＧＩとして窒化シリコン膜を２００から７００ｎｍ程度、好ましくは３５０ｎｍの膜厚で形成する。さらに、このゲート絶縁膜ＧＩの表面全域に、例えばプラズマＣＶＤ法によりアモルファスシリコン膜を５０から３００ｎｍ、好ましくは２００ｎｍの膜厚で形成する。ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜を１０から１００ｎｍ、好ましくは２０ｎｍの膜厚で順次積層する。次に、ホトリソグラフィー技術を用いて、アモルファスシリコン膜をエッチングし、基板全面に半導体膜からなる島状パターンＳＩ１を形成する。
【０１６４】
次に、工程（Ｃ）において、透明絶縁基板ＳＵＢ１を準備し、その表面全域に、例えばスパッタリング法によって、Ｃｒ膜を１００から３００ｎｍ、好ましくは１６０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、Ｃｒ膜をエッチングし、基板全面に列配線パターンＹＬと、行電極パターンＸＥと、交差部電極パターンＭＥとを形成する。
その後、Ｃｒ膜をエッチングしたパターンをマスクとして、ｎ型不純物としてリンをドーピングしたアモルファスシリコン膜をエッチングする。
【０１６５】
工程（Ｄ）において、透明絶縁基板ＳＵＢ１の表面の全域に、例えばプラズマCＣＶＤ法によって、薄膜トランジスタＴＦＴの表面保護膜ＰＡＳとなる窒化シリコン膜を２００から９００ｎｍ、好ましくは３５０ｎｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、表面保護膜ＰＡＳをエッチングし、画素領域内に薄膜トランジスタＴＦＴのソース電極ＳＥの一部を露出するためのコンタクトホールＴＨを形成する。加えて、走査信号配線ＧＴＭ形成領域には、表面保護膜ＰＡＳの下層に位置するゲート絶縁膜ＧＩに達するスルーホールＴＨを形成し、走査信号配線ＧＬの一部を露出させるためのスルーホールＴＨを形成する。映像信号配線用端子ＤＴＭ形成領域には、映像信号配線ＤＬの延在部を露出するためのスルーホールＴＨを形成する。
【０１６６】
工程（Ｅ）において、透明絶縁基板ＳＵＢ１の表面全域に、例えばスピンコート法によって、ポリイミド系、アクリル系ポリマー、エポキシ系ポリマー、ベンジシクロブテン系ポリマー等の種々の有機系の樹脂、もしくは有機溶媒に可溶なＳｉを含む無機ポリマー、例えば、ＳＯＧ膜等の絶縁膜からなる塗布型絶縁膜ＯＰＡＳを、２００ｎｍから４μｍ、好ましくは１μｍから３μｍの膜厚で形成する。次に、ホトリソグラフィー技術を用いて、工程（Ｄ）において表面保護膜ＰＡＳ上にスルーホールを開口した位置にはスルーホールを、画素電極が配置される領域には凹凸パターンをそれぞれ形成する。
【０１６７】
工程（Ｆ）において、透明絶縁基板ＳＵＢ１の表面全域に、例えばスパッタリング法により、画素電極となるＡｌを主成分とし、Ｎｄを含有した合金膜(以下、Ａｌ−Ｎｄ膜と称する。) を５０から３００ｎｍの厚さで、好ましくは、２００ｎｍの厚さだけ形成する。次に、ホトリソグラフィー技術を用いて、Ａｌ−Ｎｄ膜をエッチングし、画素領域内にはスルーホールＴＨを介して、ソース電極ＳＥと接続された画素電極ＰＸを形成するとともに、走査信号配線用端子ＧＴＭ及び映像信号配線用端子ＤＴＭ形成領域には、接続用のパッド電極ＰＡＤを形成する。
以上に示した工程により、ＴＦＴ基板側の構造が完成する。
【０１６８】
本実施の形態によれば、大型透明絶縁基板ＳＵＢＬのほぼ全面に行配線パターンＸＬおよび行配線パターンと交差するように列配線パターンＹＬを形成する。行配線パターンＸＬのピッチをできるだけ小さく、例えば製造する反射型液晶表示装置の映像信号配線の延在方向に隣接する画素電極のピッチのうちの最も小さいピッチと同一もしくはそれ以下とする。列配線パターンのピッチもできるだけ小さく、例えば製造する反射型液晶表示装置の走査信号配線の延在方向に隣接する画素電極のピッチと同一、もしくはそれ以下とする。さらに、行配線パターンに接続された列電極パターンＹＥ、列配線パターンＹＬに接続された行電極パターンＸＥ、行配線パターンＸＬと列配線パターンＹＬの交点付近に形成された半導体層からなる島状パターンＳＩ及び半導体層の一部に重畳するように形成された交差部電極パターンＭＥを形成することにより薄膜トランジスタＴＦＴを形成する。
【０１６９】
可能な限り小さいピッチで薄膜トランジスタ、映像信号配線及び走査信号配線を形成しておき、画素電極をそれと同じピッチで形成することができる。加えて、１つの薄膜トランジスタＴＦＴの交差部電極パターン（ソース電極）と画素電極とをスルーホールにより選択的に接続することにより、薄膜トランジスタ、映像信号配線及び走査信号配線よりも大きなピッチで画素電極を形成することもできる。
【０１７０】
従って、画素電極ピッチ、画面表示サイズ、基板外形のうち少なくともひとつが異なる仕様の反射型液晶表示装置を製造する際に、走査信号配線ＧＬと、映像信号配線ＤＬと、薄膜トランジスタＴＦＴを構成する半導体層ＳＩ、ソース電極ＳＥ、ゲート電極ＧＥ、ドレイン電極ＤＥとを作成する際のマスクのうちの少なくともいずれかを共通化することができる。
【０１７１】
以上、本発明の各実施の形態による反射型液晶表示装置によれば、列配線パターン、行配線パターン、行電極パターン、列電極パターン、半導体層、交差部電極パターンのうち少なくともひとつを形成し、列配線パターン、走査信号配線の延在する方向に併設する行電極パターン、走査信号配線の延在する方向に併設する列電極パターン、走査信号配線の延在する方向に併設する半導体層のピッチを、走査信号配線の延在する方向に隣接する画素電極のピッチと異なるピッチとし、行配線パターン、映像信号配線の延在する方向に併設する行電極パターン、映像信号配線の延在する方向に併設する列電極パターン、走査信号配線の延在する方向に併設する半導体層のピッチを、映像信号配線の延在する方向に隣接する画素電極のピッチと異なるピッチとすることで、画素電極ピッチ、画面表示サイズ、基板外形のうち少なくともひとつが異なる仕様の反射型液晶表示装置を製造する際に用いるホトマスクを共通化することができる。
【０１７２】
以上において説明した各実施の形態による反射型液晶表示装置おいて、半導体層としてアモルファスシリコンを用いた逆スタガ型の薄膜トランジスタをスイッチング素子として用いて説明したが、正スタガ型、コープレーナー型の薄膜トランジスタや、半導体層として多結晶シリコンを用いた薄膜トランジスタ等を用いた場合においても、第１の仕様と第２の仕様とでホトマスクを共通化できる。
【０１７３】
また、各実施の形態による反射型液晶表示装置において、走査信号配線、ゲート電極、映像信号配線、ドレイン電極、ソース電極としてＣｒ膜を用いたが、その他に、例えばＣｒを主成分としたＣｒ合金膜、Ａｌ層、Ａｌを主成分としたＡｌ合金膜、Ａｂ、Ａｇを主成分としたＡｇ合金膜等を用いても良い。
さらに、各実施の形態による反射型液晶表示装置において、画素電極としてＡｌ−Ｎｄ合金膜を用いたが、その他に、例えばＡｌを主成分としてＴｉ、Ｔａを含む合金膜、Ａｇ、Ａｇを主成分とした合金膜を画素電極として用いた場合でもホトマスクを共通化できる。
【０１７４】
各実施の形態による反射型液晶表示装置において、パッド電極は画素電極を形成する工程で同時に形成しているが、パッド電極を形成するために新たに工程を追加してもホトマスクを共通化できる。
尚、各実施の形態おいて、２つの異なる仕様の反射型液晶表示装置を製造する際にホトマスクを共通化した場合について述べたが、三つ以上の異なる仕様の反射型液晶表示装置を製造する際についてもそれぞれの仕様に対応したパターンを形成することによりマスクを共通化することもできる。
【０１７５】
ゲート電極と走査信号配線を同一材料、同一工程で形成した場合について述べたが、ゲート電極と走査信号配線を別な工程で製造した場合は、ゲート電極を形成する際に列電極パターンを形成することで、ゲート電極を形成する際のホトマスクを、走査信号配線を形成する際に行配線パターンを形成することで、走査信号配線を形成する工程で用いるホトマスクを共通化できる。
【０１７６】
ソース電極、ドレイン電極、映像信号配線を同一材料、同一工程で形成した場合について述べたが、それぞれを別な工程で製造した場合は、ソース電極を形成する際に交差部電極パターンを形成することでソース電極を形成する際のホトマスクを、ドレイン電極を形成する際に行電極パターンを形成することで、ドレイン電極を形成する際のホトマスクを、映像信号配線を形成する際に列配線パターンを形成することで、映像信号配線を形成する工程で用いるホトマスクをそれぞれ共通化できる。
【０１７７】
列電極パターンを映像信号配線の端子部分とは逆側の領域でパッド電極を用いてすべてを接続し、ある特定の電位を加えることで液晶の保持容量とすることも可能である。
画素電極のピッチのみが異なった場合について述べたが、基板外形、表示画面サイズが変わった場合についても第２の実施の形態と同様の考え方でホトマスクを共通化することができる。
【０１７８】
塗布型絶縁膜を適用しなくても良いが、塗布型絶縁膜を適用すれば、下層段差による断線の低減、寄生容量の低減の他に、画素電極への散乱性の付与という新たな効果を付与することができる。
以上、実施の形態に沿って本発明を説明したが、本発明はこれらに制限されるものではない。その他、種々の変更、改良、組み合わせが可能なことは当業者に自明であろう。
【０１７９】
【発明の効果】
本発明によれば、画素ピッチなどの仕様の異なる反射型液晶表示装置を製造する際に、ホトマスクのうちの少なくとも１枚を共通化することができる。従って、画素ピッチなどの異なる反射型液晶表示装置を製造する際の製造コストを削減できる。
【図面の簡単な説明】
【図１】図１（ａ）及び図１（ｂ）は、本発明の原理を簡略化して示す平面図である。
【図２】図２（ａ）から図２（ｃ）までは、本発明の原理を簡略化して示す平面図である。
【図３】本発明の第１の実施の形態による反射型液晶表示装置の全体構成を示す平面図である。
【図４】本発明の第１の実施の形態のうち第１の仕様で製造した反射型液晶表示装置の平面図である。
【図５】本発明の第１の実施の形態のうち第１の仕様で製造した反射型液晶表示装置の平面図である。
【図６】本発明の第１の実施の形態のうち第１の仕様で製造した反射型液晶表示装置の断面図であり、図４のＶＩ−ＶＩ線に沿う断面図である。
【図７】図７（ａ）は、本発明の第１の実施の形態による反射型液晶表示装置のうち、図３の領域Ｄに配置された走査信号配線用端子ＧＴＭの平面図であり、図７（ｂ）は図７（ａ）のＶＩＩ−ＶＩＩ’線に沿う断面図を示す。
【図８】図８（ａ）は、図３の領域Ｃに配置された映像信号配線用端子ＤＴＭの平面図であり、図８（ｂ）は図８（ａ）のＶＩＩＩ−ＶＩＩＩ’線に沿う断面図である。
【図９】本発明の第１の実施の形態による反射型液晶表示装置（アクティブマトリックス型液晶表示装置）の等価回路図である。
【図１０】本発明の第１の実施の形態による反射型液晶表示装置の製造工程を示す図である。
【図１１】本発明の第２の実施の形態による反射型液晶表示装置を製造する際に用いられる大型透明絶縁基板の概略平面図であり、第１の仕様と第２の仕様とで用いる反射型液晶表示装置の基板領域を示す図である。
【図１２】図１１のＡ領域の構造を示す平面図である。
【図１３】本発明の第２の実施の形態による反射型液晶表示装置のうち、図１１の領域Ｆの構造を示す図であり、図１３（ａ）は、走査信号配線用端子部分の平面図、図１３（ｂ）は、図１３（ａ）のＸＩＩＩ−ＸＩＩＩ’線に沿う断面図である。
【図１４】本発明の第２の実施の形態による反射型液晶表示装置のうち、図１１の領域Ｃの構造を示す図であり、図１４（ａ）は、映像信号配線用端子部分の平面図、図１４（ｂ）は、図１３（ａ）のＸＩＩＩ−ＸＩＩＩ’線に沿う断面図である。
【図１５】本発明の第３の実施の形態による反射型液晶表示装置であって、第１の仕様で製造した反射型液晶表示装置のうち、薄膜トランジスタが配置される側の透明絶縁基板の平面図である。
【図１６】本発明の第３の実施の形態による反射型液晶表示装置であって、第２の仕様で製造した反射型液晶表示装置の薄膜トランジスタが配置される側の透明絶縁基板の平面図である。
【図１７】本発明の第３の実施の形態による反射型液晶表示装置における、走査信号配線用端子ＧＴＭ形成領域の平面図である。
【図１８】本発明の第３の実施の形態による反射型液晶表示装置の製造工程を示す図である。
【図１９】本発明の第４の実施の形態による反射型液晶表示装置の走査信号の配線端子部分の反対側の構成を示す平面図である。
【図２０】図２０（ａ）から（ｆ）までは、本発明の第４の実施の形態の変形例による反射型液晶表示装置の走査信号の配線端子部分の反対側の構成を示す回路図である。
【図２１】本発明の第５の実施の形態による反射型液晶表示装置であって、第１の仕様で製造した反射型液晶表示装置のうち薄膜トランジスタが配置される側の透明絶縁基板の平面図である。
【図２２】本発明の第６の実施の形態による反射型液晶表示装置であって、第１の仕様で製造した反射型液晶表示装置の薄膜トランジスタが配置される側の透明絶縁基板の構造を示す平面図である。
【図２３】本発明の第６の実施の形態による反射型液晶表示装置であって、第２の仕様で製造した反射型液晶表示装置の薄膜トランジスタが配置される側の透明絶縁基板の構造を示す平面図である。
【図２４】本発明の第６の実施の形態による反射型液晶表示装置の映像信号の配線端子部分の反対側の構成を示す平面図である。
【図２５】本発明の第６の実施の形態による反射型液晶表示装置の製造工程を示す図である。
【図２６】本発明の第７の実施の形態による反射型液晶表示装置の断面図であり、第１の仕様と第２の仕様とで半導体層と映像信号線兼ドレイン電極とを形成するマスクを共通化する際に、第１の仕様で形成した反射型液晶表示装置の部分断面図である。
【図２７】本発明の第７の実施の形態による反射型液晶表示装置の断面図であり、第１の仕様と第２の仕様とで走査信号配線兼ゲート電極と映像信号線兼ドレイン電極とを形成するマスクを共通化し、第１の仕様で形成した反射型液晶表示装置の部分断面図である。
【図２８】本発明の第７の実施の形態による反射型液晶表示装置の断面図であり、第１の仕様と第２の仕様とで走査信号配線兼ゲート電極と映像信号線兼ドレイン電極とを形成するマスクを共通化し、第１の仕様で形成した反射型液晶表示装置の部分断面図である。
【図２９】図２７に対応する構造の平面図であり、第１の仕様で製造した場合の平面図である。
【図３０】本発明の第７の実施の形態による反射型液晶表示装置を第２の仕様で製造した場合の平面図である。
【図３１】本発明の第８の実施の形態による反射型液晶表示装置において、第１の仕様と第２の仕様とで走査信号配線兼ゲート配線と、半導体層ＳＩ１と、映像信号線兼ドレイン電極とを形成するマスクを共通化し、第１の仕様で形成した反射型液晶表示装置の部分断面図である。
【図３２】本発明の第８の実施の形態による反射型液晶表示装置を製造する際に用いる大型透明絶縁基板の概略平面図である。
【図３３】図３２において囲まれた領域Ｇの平面図である。
【図３４】本発明の第８の実施の形態による反射型液晶表示装置を、第１の仕様で製造した際に、薄膜トランジスタＴＦＴが形成される側の透明絶縁基板ＳＵＢ１の平面図である。
【図３５】本発明の第８の実施の形態による反射型液晶表示装置を、第２の仕様で製造した際に、薄膜トランジスタＴＦＴが形成される側の透明絶縁基板ＳＵＢ１の平面図である。
【図３６】第１の仕様で製造した反射型液晶表示装置の断面図であり、図３４に示す３６−３６’線に沿う断面図である。
【図３７】図３７（ａ）は、本発明の第８の実施の形態による反射型液晶表示装置における、走査信号配線用端子ＧＴＭ部分の平面図であり、図３７（ｂ）は、図３７（ａ）の３７ａ−３７ａ’線に沿う断面図である。
【図３８】図３８（ａ）は、本発明の第８の実施の形態による反射型液晶表示装置における、映像信号配線用端子ＤＴＭ部分の平面図であり、図３８（ｂ）は、図３８（ａ）の３８ａ−３８ａ’線に沿う断面図である。
【図３９】本発明の第８の実施の形態による反射型液晶表示装置の製造工程を示す図である。
【符号の説明】
ＴＦＴ…薄膜トランジスタ、ＤＬ…映像信号配線、ＧＬ…走査信号配線、ＤＥ…薄膜トランジスタのドレイン電極、ＳＥ…薄膜トランジスタのソース電極、ＴＨ…スルーホール、ＰＸ…画素電極、ＳＩ１，ＳＩ２…島状パターン、ＳＩ…薄膜トランジスタの半導体層、ＰＡＮ…反射型液晶表示装置の基板外形、ＳＵＢＬ…製造ラインにて用いられる大型透明絶縁基板、ＡＰＡＤ…反射型液晶表示装置の端子形成領域、ＡＰＸ…反射型液晶表示装置の表示領域、ＰＯＬ…偏向板、ＮＦ…位相差板、ＳＦ…散乱性を有するフィルム、ＳＵＢ２…カラーフィルタが配置される側の透明絶縁基板、ＢＭ…遮光パターン、ＣＦ…カラーフィルタ、ＯＣ…オーバーコート膜、ＣＥ…共通電極、ＯＲＩ１、ＯＲＩ２…配向膜、ＬＣ…液晶層、ＰＡＳ…薄膜トランジスタの表面保護膜、ＧＩ…ゲート絶縁膜、ＳＵＢ１…薄膜トランジスタが配置される側の透明絶縁基板、ＤＴＭ…映像信号配線の端子部分、ＰＡＤ…外部駆動回路と接続するためのパッド電極、ＧＴＭ…走査信号配線の端子部分、ＰＡＮ１…第１の仕様の反射型液晶表示装置の基板外形、ＰＡＮ２…第２の仕様の反射型液晶表示装置の基板外形、ＡＰＡＤ１…第１の仕様の反射型液晶表示装置の端子形成領域、ＡＰＡＤ２…第２の仕様の反射型液晶表示装置の端子形成領域、ＡＰＸ１…第１の仕様の反射型液晶表示装置の表示領域、ＡＰＸ２…第２の仕様の反射型液晶表示装置の表示領域、ＸＥ…行電極パターン、ＹＥ…列電極パターン、ＸＬ…行配線パターン、ＹＬ…列配線パターン、ＭＥ…交差部電極パターン、ＯＰＡＳ…塗布型絶縁膜
【図１】
0003789351.tif 000002
【図２】
0003789351.tif 000003
【図３】
0003789351.tif 000004
【図４】
0003789351.tif 000005
【図５】
0003789351.tif 000006
【図６】
0003789351.tif 000007
【図７】
0003789351.tif 000008
【図８】
0003789351.tif 000009
【図９】
0003789351.tif 000010
【図１０】
0003789351.tif 000011
【図１１】
0003789351.tif 000012
【図１２】
0003789351.tif 000013
【図１３】
0003789351.tif 000014
【図１４】
0003789351.tif 000015
【図１５】
0003789351.tif 000016
【図１６】
0003789351.tif 000017
【図１７】
0003789351.tif 000018
【図１８】
0003789351.tif 000019
【図１９】
0003789351.tif 000020
【図２０】
0003789351.tif 000021
【図２１】
0003789351.tif 000022
【図２２】
0003789351.tif 000023
【図２３】
0003789351.tif 000024
【図２４】
0003789351.tif 000025
【図２５】
0003789351.tif 000026
【図２６】
0003789351.tif 000027
【図２７】
0003789351.tif 000028
【図２８】
0003789351.tif 000029
【図２９】
0003789351.tif 000030
【図３０】
0003789351.tif 000031
【図３１】
0003789351.tif 000032
【図３２】
0003789351.tif 000033
【図３３】
0003789351.tif 000034
【図３４】
0003789351.tif 000035
【図３５】
0003789351.tif 000036
【図３６】
0003789351.tif 000037
【図３７】
0003789351.tif 000038
【図３８】
0003789351.tif 000039
【図３９】
0003789351.tif 000040