(57)【特許請求の範囲】
【請求項１】
オーディオ信号にデルタシグマ変調処理を施して得られた１ビットディジタルデータを制御して上記オーディオ信号のゲインを可変するディジタルデータ処理装置であって、
上記１ビットディジタルデータから上記オーディオ信号の低域成分のみを抽出して、上記オーディオ信号の低域成分の瞬時波高値レベルを検出する瞬時波高値レベル検出手段と、
予め決められた入出力特性を備えた記憶手段と、
上記記憶手段に記憶された入出力特性に上記瞬時波高値レベル検出手段によって得られた瞬時波高値レベルを入力することによって上記瞬時波高値レベルのゲイン係数を生成するゲイン生成手段と、
上記ゲイン生成手段から出力された上記ゲイン係数を上記１ビットディジタルデータに乗算し、デルタシグマ変調を行うことによって上記入力特性に基づいた上記１ビットディジタルデータを制御するレベル制御手段と
を備えることを特徴とするディジタルデータ処理装置。
【請求項２】
上記瞬時波高値レベル検出手段及び上記ゲイン生成手段のシステムクロック周波数を上記デルタシグマ変調処理で用いたクロック周波数よりも低くすることを特徴とする請求項１記載のディジタルデータ処理装置。
【請求項３】
オーディオ信号にデルタシグマ変調処理を施して得られた１ビットディジタルデータを制御して上記オーディオ信号のゲインを可変するディジタルデータ処理装置であって、
上記１ビットディジタルデータから上記オーディオ信号の低域成分のみを抽出して、上記オーディオ信号の低域成分の平均エネルギーレベルを検出する平均エネルギーレベル検出手段と、
予め決められた入出力特性を備えた記憶手段と、
上記記憶手段に記憶された入出力特性に上記平均エネルギーレベル検出手段によって得られた平均エネルギーレベルを入力することによって上記平均エネルギーレベルのゲイン係数を生成するゲイン生成手段と、
上記ゲイン生成手段から出力された上記ゲイン係数を上記１ビットディジタルデータに乗算し、デルタシグマ変調を行うことによって上記入力特性に基づいた上記１ビットディジタルデータを制御するレベル制御手段と
を備えることを特徴とするディジタルデータ処理装置。
【請求項４】
上記平均エネルギーレベル検出手段及び上記ゲイン生成手段のシステムクロック周波数を上記デルタシグマ変調処理で用いたクロック周波数よりも低くすることを特徴とする請求項３記載のディジタルデータ処理装置。
【請求項５】
オーディオ信号にデルタシグマ変調処理を施して得られた１ビットディジタルデータを制御して上記オーディオ信号のゲインを可変するディジタルデータ処理方法であって、
上記１ビットディジタルデータから上記オーディオ信号の低域成分のみを抽出して、上記オーディオ信号の低域成分の瞬時波高値レベルを検出する瞬時波高値レベル検出ステップと、
予め決められた入出力特性を記憶手段に記憶する記憶ステップと、
上記記憶ステップによって記憶手段に記憶された入出力特性に上記瞬時波高値レベル検出ステップによって得られた瞬時波高値レベルを入力することによって上記瞬時波高値レベルのゲイン係数を生成するゲイン生成ステップと、
上記ゲイン生成ステップから出力された上記ゲイン係数を上記１ビットディジタルデータに乗算し、デルタシグマ変調を行うことによって上記入力特性に基づいた上記１ビットディジタルデータを制御するレベル制御ステップと
を備えることを特徴とするディジタルデータ処理方法。
【請求項６】
オーディオ信号にデルタシグマ変調処理を施して得られた１ビットディジタルデータを制御して上記オーディオ信号のゲインを可変するディジタルデータ処理方法であって、
上記１ビットディジタルデータから上記オーディオ信号の低域成分のみを抽出して、上記オーディオ信号の低域成分の平均エネルギーレベルを検出する平均エネルギーレベル検出ステップと、
予め決められた入出力特性を記憶手段に記憶する記憶ステップと、
上記記憶ステップによって記憶手段に記憶された入出力特性に上記平均エネルギーレベル検出ステップによって得られた平均エネルギーレベルを入力することによって上記平均エネルギーレベルのゲイン係数を生成するゲイン生成ステップと、
上記ゲイン生成ステップから出力された上記ゲイン係数を上記１ビットディジタルデータに乗算し、デルタシグマ変調を行うことによって上記入力特性に基づいた上記１ビットディジタルデータを制御するレベル制御ステップと
を備えることを特徴とするディジタルデータ処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、オリジナルのオーディオ信号にディジタル変調処理を施して得られた１ビットデータの振幅方向のレベルを制御するディジタルデータ処理装置及び方法に関する。
【０００２】
【従来の技術】
オリジナルのアナログオーディオ信号にデルタシグマ（ΔΣ）変調処理を施して得られた１ビットデータは、例えばサンプリング周波数４４．１ｋＨｚ、データ語長１６ビットといったフォーマットの従来のデジタルオーディオデータに比べて、例えばサンプリング周波数が４４．１ｋＨｚの６４倍でデータ語長が１ビットというように、非常に高いサンプリング周波数と短いデータ語長といった形をしており、広い伝送可能周波数帯域を特長にしている。また、ΔΣ変調処理により１ビットデータであっても、６４倍というオーバーサンプリング周波数に対して低域であるオーディオ帯域において、高いダイナミックレンジをも確保できる。この特徴を生かして高音質のレコーダーやデータ伝送に応用することができる。
【０００３】
上記デルタシグマ変調処理を上記アナログオーディオ信号に施すΔΣ変調回路自体は、とりわけ新しい技術ではなく、回路構成が集積化に適していて、また比較的簡単にＡ／Ｄ変換の精度を得ることができることから、従来からＡ／Ｄコンバータの内部などではよく用いられている回路である。
【０００４】
ΔΣ変調処理により得られた１ビットデータは、簡単なアナログローパスフィルタを通すことによって、アナログオーディオ信号に戻すことができる。
【０００５】
一方、上記１ビットデータに対して、デジタルオーディオマスタリングなどで用いられる非線形処理によるリミッター等のエフェクト効果をもたらすレベル制御処理は難しい。例えば、上記１ビットデータに一旦アナログ変換処理を施して得たアナログ信号上で、上記非線形処理等のレベル制御処理を行った後に再び、上記１ビットデータに変換せざるを得なかった。
【０００６】
【発明が解決しようとする課題】
ところで、上記１ビットデータに一旦アナログ変換処理を施して得たアナログ信号上で、上記非線形処理等のレベル制御処理を行った後に再び、上記１ビットデータに変換するという方式では、アナログ非線形装置が必要な他、すでに１ビットデータに変換された信号に処理をかけるので、一度アナログオーディオ信号に変換し、非線形処理をかけた後にΔΣ変調を行わなければならず、構成の複雑さと信号クオリティーの低下を伴った。
【０００７】
本発明は、上記実情に鑑みてなされたものであり、１ビットデータの低域オーディオ信号成分の振幅の瞬時波高値レベルに応じて、該１ビットデータのレベルを簡単な構成で、かつ音質を損なわずに制御することのできるディジタルデータ処理装置の提供を目的とする。
【０００８】
また、本発明は、上記実情に鑑みてなされたものであり、１ビットデータの低域オーディオ信号成分の振幅の平均エネルギーレベルに応じて、該１ビットデータのレベルを簡単な構成で、かつ音質を損なわずに制御することのできるディジタルデータ処理装置の提供を目的とする。
【０００９】
また、本発明は、上記実情に鑑みてなされたものであり、１ビットデータの低域オーディオ信号成分の振幅のレベル情報に応じて、該１ビットデータのレベルを簡単な構成で、かつ音質を損なわずに制御することのできるディジタルデータ処理方法の提供を目的とする。
【００１０】
【課題を解決するための手段】
本発明に係るディジタルデータ処理装置は、上記課題を解決するために、オーディオ信号にデルタシグマ変調処理を施して得られた１ビットディジタルデータを制御して上記オーディオ信号のゲインを可変するディジタルデータ処理装置であって、上記１ビットディジタルデータから上記オーディオ信号の低域成分のみを抽出して、上記オーディオ信号の低域成分の瞬時波高値レベルを検出する瞬時波高値レベル検出手段と、予め決められた入出力特性を備えた記憶手段と、上記記憶手段に記憶された入出力特性に上記瞬時波高値レベル検出手段によって得られた瞬時波高値レベルを入力することによって上記瞬時波高値レベルのゲイン係数を生成するゲイン生成手段と、上記ゲイン生成手段から出力された上記ゲイン係数を上記１ビットディジタルデータに乗算し、デルタシグマ変調を行うことによって上記入力特性に基づいた上記１ビットディジタルデータを制御するレベル制御手段とを備える。
【００１１】
本発明に係るディジタルデータ処理装置は、上記課題を解決するために、オーディオ信号にデルタシグマ変調処理を施して得られた１ビットディジタルデータを制御して上記オーディオ信号のゲインを可変するディジタルデータ処理装置であって、上記１ビットディジタルデータから上記オーディオ信号の低域成分のみを抽出して、上記オーディオ信号の低域成分の平均エネルギーレベルを検出する平均エネルギーレベル検出手段と、予め決められた入出力特性を備えた記憶手段と、上記記憶手段に記憶された入出力特性に上記平均エネルギーレベル検出手段によって得られた平均エネルギーレベルを入力することによって上記平均エネルギーレベルのゲイン係数を生成するゲイン生成手段と、上記ゲイン生成手段から出力された上記ゲイン係数を上記１ビットディジタルデータに乗算し、デルタシグマ変調を行うことによって上記入力特性に基づいた上記１ビットディジタルデータを制御するレベル制御手段とを備える。
【００１２】
本発明に係るディジタルデータ処理方法は、上記課題を解決するために、オーディオ信号にデルタシグマ変調処理を施して得られた１ビットディジタルデータを制御して上記オーディオ信号のゲインを可変するディジタルデータ処理方法であって、上記１ビットディジタルデータから上記オーディオ信号の低域成分のみを抽出して、上記オーディオ信号の低域成分の瞬時波高値レベルを検出する瞬時波高値レベル検出ステップと、予め決められた入出力特性を記憶手段に記憶する記憶ステップと、上記記憶ステップによって記憶手段に記憶された入出力特性に上記瞬時波高値レベル検出ステップによって得られた瞬時波高値レベルを入力することによって上記瞬時波高値レベルのゲイン係数を生成するゲイン生成ステップと、上記ゲイン生成ステップから出力された上記ゲイン係数を上記１ビットディジタルデータに乗算し、デルタシグマ変調を行うことによって上記入力特性に基づいた上記１ビットディジタルデータを制御するレベル制御ステップとを備える。
また、本発明に係るディジタルデータ処理方法は、上記課題を解決するために、オーディオ信号にデルタシグマ変調処理を施して得られた１ビットディジタルデータを制御して上記オーディオ信号のゲインを可変するディジタルデータ処理方法であって、上記１ビットディジタルデータから上記オーディオ信号の低域成分のみを抽出して、上記オーディオ信号の低域成分の平均エネルギーレベルを検出する平均エネルギーレベル検出ステップと、予め決められた入出力特性を記憶手段に記憶する記憶ステップと、上記記憶ステップによって記憶手段に記憶された入出力特性に上記平均エネルギーレベル検出ステップによって得られた平均エネルギーレベルを入力することによって上記平均エネルギーレベルのゲイン係数を生成するゲイン生成ステップと、上記ゲイン生成ステップから出力された上記ゲイン係数を上記１ビットディジタルデータに乗算し、デルタシグマ変調を行うことによって上記入力特性に基づいた上記１ビットディジタルデータを制御するレベル制御ステップとを備える。
【００２０】
【発明の実施の形態】
以下、本発明に係るディジタルデータ処理装置及び方法の幾つかの実施の形態について説明する。
【００２１】
先ず、第１の実施の形態は、オリジナルのアナログオーディオ信号にデルタシグマ（ΔΣ）変調処理を施して得た１ビットデータに非線形のリミッタ処理を施して、レベルを制御し、リミッタ処理が施されたオーディオ信号を出力するエフェクト装置のような１ビットデータ処理装置である。この１ビットデータ処理装置は、本発明に係るディジタルデータ処理方法、すなわち１ビットデータの低域成分の振幅のレベル情報を検出し、この振幅レベル情報に応じて生成したゲイン係数に基づいて上記１ビットデータのレベルを制御することを特徴とするディジタルデータ処理方法を適用して、１ビットデータの低域オーディオ信号成分の振幅のレベル情報に応じて、該１ビットデータのレベルを簡単な構成で、かつ音質を損なわずに制御することができる。
【００２２】
図１に示す上記１ビットデータ処理装置は、入力端子１から供給されたオリジナルのアナログオーディオ信号にΔΣ変調処理を施すΔΣ変調器２からの１ビットデータ入力Ｘの低域成分の振幅の瞬時波高値レベルＡを検出するディジタルＦＩＲフィルタのような瞬時波高値レベル検出器３と、この瞬時波高値レベル検出器３にて検出した瞬時波高値レベルＡに応じてゲイン係数Ｋを生成するゲイン生成器４と、このゲイン生成器４にて生成されたゲイン係数Ｋに基づいて上記１ビットデータのレベルを制御し、非線形のリミッタ処理が施された１ビットデータ出力Ｙを出力するレベルコントローラ７とを備えてなる。
【００２３】
また、この１ビットデータ処理装置は、瞬時波高値レベル検出器３及びゲイン生成器４の処理時間に相当する時間分だけ上記１ビットデータを遅延するディレーライン６を備え、このディレーライン６にて遅延された上記１ビットデータのレベルをレベルコントローラ７に制御させている。
【００２４】
レベルコントローラ７は、ディレーライン６からの遅延１ビットデータにゲイン生成器４からのゲイン係数Ｋを乗算して、乗算出力Ｚを出力する乗算器８と、この乗算器８からの乗算出力Ｚに再度ΔΣ変調処理を施すΔΣ変調器９とを有してなる。
【００２５】
また、ゲイン生成器４は、後述する非線形のリミッタ関数により得られた入出力特性を記憶しているＲＯＭテーブル５から上記瞬時波高値レベルＡに応じたゲイン係数Ｋを読み出し、このゲイン係数Ｋをレベルコントローラ７の乗算器８に供給する。
【００２６】
ここで、ΔΣ変調器２及びΔΣ変調器９の詳細な構成を図２に示す。例えば、ΔΣ変調器２は、加算器１６と、積分器１７と、量子化器１８と、遅延器２０とを備えてなる。加算器１６の加算出力は積分器１７に供給され、積分器１７からの積分出力は量子化器１８に供給される。量子化器１８の量子化出力は出力端子１９から導出されると共に、遅延器２０を介して負符号とされて加算器１６にフィードバックされ、入力端子１５（図１では入力端子１）から供給されるアナログオーディオ信号に加算される。この加算器１６からの加算出力は、積分器１７で積分され、この積分器１７からの積分出力を量子化器１８で１サンプル期間毎に１ビットデータに量子化している。
【００２７】
なお、ΔΣ変調器２及び９は、通常のＰＣＭ処理で用いられるサンプリング周波数ｆｓ（＝44.1ＫＨｚ）の例えば６４倍となる６４ｆｓというクロックをサンプリングクロックとして用いている。また、図１に示した各部はこの６４ｆｓをシステムクロック、すなわち動作周波数としている。
【００２８】
この１ビットデータ処理装置では、上述したように、非線形のリミッタ処理を１ビットデータに対して施す。この非線形のリミッタ処理特性を図３に示す。
【００２９】
この図３に示した非線形のリミッタ処理特性、
ｙ＝ｆ（ｘ）                  ・・・（１）
は、従来、図４に示すような構成のマルチビットＰＣＭ装置によってのみ可能とされていた。この図４において、入力端子２５からのＰＣＭ信号入力ｘは、入出力関数ｆ（ｘ）によってレベル変換を行う変換器２６により、入力信号レベルに応じて非線形リミッター処理された出力信号ｙに変換される。そして、この変換出力ｙは出力端子２７から導出される。このようにマルチビットＰＣＭでは、入力信号ｘ自身が信号の振幅値を表しているため、入出力関数により直接処理出力値を決定できていた。
【００３０】
一方、上記１ビットデータの場合、データ自身は“０”と“１”からなる最大、最小の２つの振幅値しか持たず、１ビットデータ入力から直接入出力関数により処理信号を得ることはできなかった。
【００３１】
そこで、図１に示した１ビットデータ処理装置では、瞬時波高値レベル検出器３により、１ビットデータ入力から低域オーディオ信号成分の瞬時波高値レベルを検出し、この瞬時波高値レベルに応じて、ゲイン生成器４で変換ゲイン係数を生成する。そしてこのゲイン係数に基づいて、レベルコントローラ７がレベルコントロールされた１ビットデータ、ここでは非線形のリミット処理が施された１ビットデータ出力を得ている。
【００３２】
この１ビットデータ処理装置の動作を、図５のタイミングチャートを用いて詳細に説明する。先ず、入力端子１から入力されたオリジナルのアナログオーディオ信号（図５の（ａ））は、図２に示したΔΣ変調器２により、図５の（ｂ）に示す１ビットデータ入力Ｘとされる。この１ビットデータ入力Ｘは、瞬時波高値レベル検出器３及びディレーライン６に供給される。
【００３３】
瞬時波高値レベル検出器３は、オーディオ帯域をカットオフ周波数とするディジタルＦＩＲフィルタによって構成され、１ビットデータ入力Ｘの瞬時波高値レベルＡ（図５の（ｃ））を検出する。この瞬時波高値レベルＡは、ディジタルデータであり、なおかつ振幅情報を持つような出力である。
【００３４】
ゲイン生成器４は、上記瞬時波高値レベルＡが供給されると、ＲＯＭテーブル４を参照し、所定の瞬時波高値レベルＡに対応するゲイン係数Ｋを読み出して、レベルコントローラ７の乗算器８に出力する。
【００３５】
乗算器８は、ディジタル乗算器であり、乗算器出力Ｚを、
Ｚ＝Ｋ＊Ｘ                          ・・・（２）
として図５の（ｆ）に示すように出力する。
【００３６】
このときのゲイン係数Ｋは、入出力変換関数を示す上記（１）式より、
Ｋ＝ｆ（Ｘ）／Ｘ                     ・・・（３）
となる。
【００３７】
ここで１ビットデータの場合、低域成分信号の瞬時波高値レベルは、上記瞬時波高値レベル検出器３により、Ａとして得られる。これよりゲイン生成器４は、
Ｋ＝ｆ（Ａ）／Ａ                     ・・・（４）
によりレベルに応じた図５の（ｄ）のようなゲイン係数Ｋを生成する。なお、（３）、（４）式は、（１）式による変換器２６の伝達関数に相当する。
【００３８】
図６には、ＲＯＭテーブル４に格納されている変換特性の一例を示す。これは、上記図３及び（１）式に示した非線形リミッターの入出力変換関数より、（４）式により導出した伝達特性である。ここで、正弦波を実際入力した場合のゲイン係数Ｋは、図５に示すように、上記レベルＡが０.０付近の時、２.０付近を、上記レベルＡの絶対値が１.０付近の時、１.０付近を示す。
【００３９】
一方、１ビットデータ入力Ｘにはディレーライン６により、瞬時波高値レベル検出器３及びゲイン生成器４によるディレー時間分の遅延操作が施され、図５の（ｅ）に示すようなディレーライン出力となり、タイミングが合わされた後、ゲインコントローラ７内乗算器８により上記ゲイン係数（Ｋ）倍される。Ｋ倍されて図５の（ｆ）のように得られた乗算出力Ｚは、上記図２に示した構成のΔΣ変調器９により再び１ビットデータに変換され、図５の（ｇ）のようにレベルコントロールされた１ビットデータ出力Ｙとして得られる。
【００４０】
このレベルコントローラ７と、ゲイン生成器４からなる１ビットゲインコントローラについては、本件出願人による特開平８−２７４６４６号公報にて開示されている。
【００４１】
すなわち、乗算手段に入力された１ビットデータに対し、乗算手段では係数発生手段により発生された例えば１６ビットのマルチビット乗算係数を乗算する。そして、乗算手段の乗算出力に対して、ΔΣ変調手段がΔΣ変調処理を施し、１ビットデータに変換する。
【００４２】
図１において、上記レベルコントローラ７からの１ビットデータ出力Ｙは、アナログＦＩＲフィルタ１０に供給され、最終的に図５の（ｈ）に示すようなオーディオ信号成分が出力端子１１から得られる。
【００４３】
このアナログＦＩＲフィルタ１０は、例えば図７に示すような構成である。アナログＦＩＲフィルタ１０は、図７に示すように、カスケード接続された４個のＤフリップフロップＤ-ＦＦ1，Ｄ-ＦＦ2，Ｄ-ＦＦ3，Ｄ-ＦＦ4と、このＤフリップフロップＤ-ＦＦ1，Ｄ-ＦＦ2，Ｄ-ＦＦ3，Ｄ-ＦＦ4にそれぞれ接続された４個の抵抗器Ｒ1，Ｒ2，Ｒ3，Ｒ4とを備えてなる。この４個の抵抗器Ｒ1，Ｒ2，Ｒ3，Ｒ4よりの電流を加算することによってアナログのＦＩＲフィルタを形成し、ＦＩＲフィルタの出力をコンデンサＣで平滑して出力端子３３から導出している。
【００４４】
１ビットデータが供給される入力端子３１をＤフリップフロップＤ-ＦＦ1のデータ入力端子Ｄに接続し、このＤフリップフロップＤ-ＦＦ1の出力端子ＱをＤフリップフロップＤ-ＦＦ2のデータ入力端子Ｄに接続し、このＤフリップフロップＤ-ＦＦ2の出力端子ＱをＤフリップフロップＤ-ＦＦ3のデータ入力端子Ｄに接続し、このＤフリップフロップＤ-ＦＦ3の出力端子ＱをＤフリップフロップＤ-ＦＦ4のデータ入力端子Ｄに接続している。
【００４５】
クロックＣＫの供給されるクロック入力端子３２を各ＤフリップフロップＤ-ＦＦ1，Ｄ-ＦＦ2，Ｄ-ＦＦ3，Ｄ-ＦＦ4の各クロック端子にそれぞれ接続する。
【００４６】
ＤフリップフロップＤ-ＦＦ1の出力端子Ｑに抵抗器Ｒ1の一端を接続し、ＤフリップフロップＤ-ＦＦ2の出力端子Ｑに抵抗器Ｒ2の一端を接続し、ＤフリップフロップＤ-ＦＦ3の出力端子Ｑに抵抗器Ｒ3の一端を接続し、ＤフリップフロップＤ-ＦＦ4の出力端子Ｑに抵抗器Ｒ4の一端を接続している。
【００４７】
これら抵抗器Ｒ1，Ｒ2，Ｒ3，Ｒ4の他端を接続し、その接続点より出力端子３３を形成すると共に、その接続点とグランド間に挿入されたコンデンサＣを用いて上記アナログ出力を平滑する。
【００４８】
アナログＦＩＲフィルタ１０からのアナログ信号は、図示しないアナログＬＰＦを通ることにより、可聴アナログオーディオ信号（図５の（ｈ））とされる。
【００４９】
この図５の（ｈ）に示したオーディオ信号成分は、図５の（ａ）に示したオリジナルのオーディオ信号に対し、レベルの低い所は２.０倍近くのゲインを持ち、またレベルが高くなるにつれて徐々にリミッター効果が得られている。
【００５０】
以上より、この１ビットデータ処理装置によれば、１ビットデータを従来のように一度アナログ信号に戻すことなく、そのまま１ビットデータのまま用いて、低域成分レベルに応じたゲイン操作を行い、非線形のリミッタ処理を実現している。すなわち、従来よりも、簡単な構成で、かつ音質を損なわずにレベルを制御できる。
【００５１】
なお、図５の（ｈ）に示した信号は、図３に示した非線形リミッターで用いられる入出力関数を用いた場合に得られたが、他の特性を用いることにより、同様の非線形処理が可能であり、さまざまなエフェクト効果を実現することができる。
【００５２】
次ぎに、第２の実施の形態について説明する。この第２の実施の形態も、オリジナルのアナログオーディオ信号にΔΣ変調処理を施して得た１ビットデータのレベルを制御する１ビットデータ処理装置であるが、レベル制御処理としては、瞬時よりも比較的長い時間で変化するレベル変化処理、例えばエクスパンド処理を行う。
【００５３】
この１ビットデータ処理装置は、図８に示すような構成である。上記図１に示した構成と異なるのは、瞬時波高値レベル検出器３の代わりに、平均エネルギーレベル検出器３５を設けていること、そのため新たなゲイン生成器３８、ＲＯＭ３９を用いている点である。
【００５４】
平均エネルギーレベル検出器３５は、１ビットデータの低域成分の平均エネルギーレベルＡを検出する。この平均エネルギーレベル検出器３５は、ディジタルＦＩＲフィルタ３６と、２乗和平均算出器３７とを有してなる。
【００５５】
平均エネルギーレベル検出器３５からの平均エネルギーレベルＡは、ゲイン生成器３８に供給される。
【００５６】
ゲイン生成器３８は、エクスパンド処理を行うための関数により得られた入出力特性を記憶しているＲＯＭテーブル３９からの上記平均エネルギーレベルＡに応じたゲイン係数Ｋを読み出し、このゲイン係数Ｋをレベルコントローラ７の乗算器８に供給する。
【００５７】
上記エクスパンド処理を行うための関数としては、例えば、図９に示すような、入出力特性、
ｙ＝ｆ（ｘ）                      ・・・（１’）
がある。これは、入力レベルｘの上昇にしたがって、出力レベルｙも非線形に上昇していくような特性である。
【００５８】
このよう入出力特性を実現するには、従来、上記図４に示したのと同様な、マルチビットＰＣＭ装置を使う必要があった。
【００５９】
上記１ビットデータの場合、データ自身は“０”と“１”からなる最大、最小の２つの振幅値しか持たず、１ビットデータ入力から直接入出力関数により処理信号を得ることはできなかった。
【００６０】
そこで、図８に示した１ビットデータ処理装置では、平均エネルギーレベル検出器３５により、１ビットデータ入力から低域オーディオ信号成分の平均エネルギーレベルを検出し、この平均エネルギーレベルに応じて、ゲイン生成器３８で変換ゲイン係数を生成する。そしてこのゲイン係数に基づいて、レベルコントローラ７がレベルコントロールされた１ビットデータ、ここでは非線形のエクスパンド処理が施された１ビットデータ出力を得ている。
【００６１】
この１ビットデータ処理装置の動作を、図１０のタイミングチャートを用いて詳細に説明する。先ず、入力端子１から入力されたオリジナルのアナログオーディオ信号（図１０の（ａ））は、図２に示したΔΣ変調器２により、図１０の（ｂ）に示す１ビットデータ入力Ｘとなる。ここで、オリジナルのアナログオーディオ信号は、瞬時よりも長い時間で徐々に振幅レベルが大きくなっている。１ビットデータ入力Ｘは、平均エネルギーレベル検出器３５及びディレーライン６に供給される。
【００６２】
平均エネルギーレベル検出器３は、オーディオ帯域をカットオフ周波数とするディジタルＦＩＲフィルタ３６とそのフィルタ出力の２乗和平均を算出する２乗和平均算出器３７とから構成されており、図１０の（ｃ）に示す平均エネルギーレベルＡを検出する。この平均エネルギーレベルＡは、ディジタルデータであり、なおかつ振幅情報を持つような出力である。
【００６３】
ゲイン生成器３８は、上記平均エネルギーレベルＡが供給されると、ＲＯＭテーブル３９を参照し、所定の平均エネルギーレベルＡに対応する図１０の（ｄ）に示すようなゲイン係数Ｋを読み出して、レベルコントローラ７の乗算器８に出力する。
【００６４】
乗算器８は、ディジタル乗算器であり、乗算器出力Ｚを、上記（２）式に示すようにして演算して出力する。
【００６５】
このときのゲインＫは、入出力変換関数を示す上記（１’）式より、上記（３）式のようになる。
【００６６】
ここで１ビットデータの場合、上記平均エネルギーレベルは、上記平均エネルギーレベル検出器３５により、Ａとして得られる。これよりゲイン生成器３８は、上記（４）式により、レベルに応じたゲイン係数Ｋを生成する。なお、（３）、（４）式は、（１’）式による変換器２６の伝達関数に相当する。
【００６７】
図１１には、ＲＯＭテーブル３９に格納されている変換特性の一例を示す。これは、上記図９及び（１’）式に示した入出力変換関数より、（４）式により導出した伝達特性である。
【００６８】
ここで、図１０の（ａ）に示したようなオーディオ信号を入力した場合の、ゲイン係数Ｋは、上記レベルＡが0.0付近の時、0.0であり、上記レベルＡが1.0のとき、2.0であり、その変化は線形となっている。
【００６９】
一方、１ビットデータ入力Ｘにはディレーライン６により、平均エネルギーレベル検出器３５及びゲイン生成器３８によるディレー時間分の遅延操作が施され、タイミングが合わされた後、ゲインコントローラ７内乗算器８により上記ゲイン係数Ｋ倍される。Ｋ倍されて得られる図１０の（ｅ）に示す乗算出力Ｚは、上記図２に示した構成のΔΣ変調器９により再び１ビットデータに変換され、レベルコントロールされた１ビットデータ出力Ｙ（図１０の（ｆ））として得られる。
【００７０】
この１ビットデータ出力Ｙは、上記図７に構成を示したアログロＦＩＲフィルタ１０によってアナログ信号に変換され、図示しないアナログＬＰＦを通ることにより、可聴アナログオーディオ信号（図１０の（ｇ））とされる。
この図１０の（ｇ）に示したオーディオ信号成分は、図１０の（ａ）に示したオリジナルのオーディオ信号と同様に、瞬時よりも長い時間で徐々に、振幅レベルがエクスパンドされている。
【００７１】
以上より、この１ビットデータ処理装置によれば、１ビットデータを従来のように一度アナログ信号に戻すことなく、そのまま１ビットデータのまま用いて、低域成分レベルに応じたゲイン操作を行い、エクスパンド処理を実現している。すなわち、従来よりも、簡単な構成で、かつ音質を損なわずにレベルを制御できる。
【００７２】
なお、図１０の（ｇ）に示した信号は、エクスパンド処理で用いられる入出力関数を用いた場合であるが、他の特性を用いることにより、同様の非線形処理が可能であり、さまざまなエフェクト効果を実現することができる。
【００７３】
また、これまでは、上記第１の実施の形態の図１に示した１ビットデータ処理装置、及び上記第２の実施の形態の図８に示した１ビットデータ処理装置とも、低域信号成分の瞬時波高値レベル検出器３、及び平均エネルギーレベル検出器３５、またゲイン生成器４、及びゲイン生成器３８を、ΔΣ変調処理に用いるサンプリング周期単位に同期して動作させていたが、この同期をサンプリング周期の整数倍間隔で行うことにより、これらの処理負担を軽減するようにしてもよい。
【００７４】
図１２には、第１の実施の形態の１ビットデータ処理装置の瞬時波高値レベル検出器３及びゲイン生成器４のシステムクロックを、ΔΣ変調処理で用いるサンプリグ周波数６４ｆｓを１／６４に分周器４２で分周したシステムクロックｆｓとする場合の構成を示す。
【００７５】
クロック入力端子４１からのΔΣ変調器２でのΔΣ変調処理に用いるサンプリング周波数６４ｆｓは、ディレーライン６、レベルコントローラ７に、システムクロックとして供給される。また、瞬時波高値レベル検出器３及びゲイン生成器４には、分周器４２で１／６４に分周された周波数ｆｓのシステムクロックが供給される。
【００７６】
これにより、ゲインコントロールのための一連の操作処理が１／６４に軽減され、またリアルタイムで実行するハードウエアを構成する際の規模を軽減できる。
【００７７】
また、同様に、図１３に示すように、上記第２の実施の形態の１ビットデータ処理装置の平均エネルギーレベル検出器３５及びゲイン生成器３８へのシステムクロックを分周器４２で１／６４に分周した周波数ｆｓのクロックとすることにより、ゲインコントロールのための一連の操作処理を１／６４に軽減し、またリアルタイムで実行するハードウエアを構成する際の規模を軽減できる。
【００７８】
また、本発明に係るディジタルデータ処理方法、すなわち、１ビットデータの低域成分の振幅のレベル情報を検出し、この振幅レベル情報に応じて生成したゲイン係数に基づいて上記１ビットデータのレベルを制御することを特徴とするディジタルデータ処理方法をソフトウェアとしてプログラム化し、例えばＲＯＭなどの記録媒体に格納しておけば、例えば振幅方向のエフェクト処理を施した１ビットデータを簡単に得ることができる。
【００７９】
【発明の効果】
本発明に係るディジタルデータ処理装置によれば、１ビットデータの低域オーディオ信号成分の振幅の瞬時波高値レベルに応じて、該１ビットデータのレベルを簡単な構成で、かつ音質を損なわずに制御することができる。
【００８０】
また、本発明に係るディジタルデータ処理装置によれば、１ビットデータの低域オーディオ信号成分の振幅の平均エネルギーレベルに応じて、該１ビットデータのレベルを簡単な構成で、かつ音質を損なわずに制御することができる。
【００８１】
また、本発明に係るディジタルデータ処理方法によれば、１ビットデータの低域オーディオ信号成分の振幅のレベル情報に応じて、該１ビットデータのレベルを簡単な構成で、かつ音質を損なわずに制御することができる。
【図面の簡単な説明】
【図１】本発明に係るディジタルデータ処理装置及び方法の第１の実施の形態となる１ビットデータ処理装置のブロック図である。
【図２】上記図１に示した１ビットデータ処理装置で用いるΔΣ変調器の詳細な構成を示すブロック図である。
【図３】非線形のリミッタ処理の入出力特性を示す特性図である。
【図４】上記図３に示した入出力特性を実行する従来のマルチビットＰＣＭ装置の構成を示すブロック図である。
【図５】上記図１に示した１ビットデータ処理装置の動作を説明するためのタイミングチャートである。
【図６】上記図１に示した１ビットデータ処理装置で用いたゲイン生成器の変換特性の一例を示す特性図である。
【図７】上記図１に示した１ビットデータ処理装置に用いられるアナログＦＩＲフィルタの構成を示す回路図である。
【図８】本発明に係るディジタルデータ処理装置及び方法の第２の実施の形態となる１ビットデータ処理装置の構成を示すブロック図である。
【図９】上記図８に示した１ビットデータ処理装置が行うエクスパンド処理の入出力特性を示す特性図である。
【図１０】上記図８に示した１ビットデータ処理装置の動作を説明するためのタイミングチャートである。
【図１１】上記図８に示した１ビットデータ処理装置で用いたゲイン生成器の変換特性の一例を示す特性図である。
【図１２】上記図１に示した第１の実施の形態となる１ビットデータ処理装置の変形例のブロック図である。
【図１３】上記図８に示した第２の実施の形態となる１ビットデータ処理装置の変形例のブロック図である。
【符号の説明】
２  ΔΣ変調器、３  瞬時波高値レベル検出器、４  ゲイン生成器、５  ＲＯＭテーブル、６  ディレーライン、７  レベルコントローラ、８  乗算器、９  ΔΣ変調器
【図１】
0003807036.tif 000002
【図２】
0003807036.tif 000003
【図３】
0003807036.tif 000004
【図４】
0003807036.tif 000005
【図５】
0003807036.tif 000006
【図６】
0003807036.tif 000007
【図７】
0003807036.tif 000008
【図８】
0003807036.tif 000009
【図９】
0003807036.tif 000010
【図１０】
0003807036.tif 000011
【図１１】
0003807036.tif 000012
【図１２】
0003807036.tif 000013
【図１３】
0003807036.tif 000014