(57)【特許請求の範囲】
【請求項１】
平均粒径を１μｍ以下、比表面積を１．５〜２．８ｍ2 ／ｇ、タップ密度を３．７〜５．０ｇ／ｃｍ3 とした金属材料より成る粉体状物に、粒径が０．０５〜０．５０μｍとされる誘電体層と同一もしくは類似組成の材料を１０〜３０ｗｔ％混ぜて、内部電極用ペーストを作製し、
次に、焼成後の内部電極の厚さが１．０〜２．５μｍとなるようにこの内部電極用ペーストをグリーンシートに印刷し、
この後、このグリーンシートを乾燥し積層して誘電体層間に前記内部電極を形成した後に、焼成したことを特徴とした積層型電子部品の製造方法。
【請求項２】
グリーンシートを乾燥し積層した後に、内部電極が形成されたグリーンシートを切断してチップ化してから、このチップ化されたグリーンシートをそれぞれ焼成することを特徴とする請求項１記載の積層型電子部品の製造方法。
【請求項３】
完成された積層型電子部品内に配置される内部電極の全面積に対して、前記内部電極に生じた貫通孔の総面積の占める割合が、４０〜０％とされたことを特徴とする請求項１記載の積層型電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄層化した内部電極を多数層用いた場合でも低ＥＳＲ化が図られた積層型電子部品を製造できる積層型電子部品の製造方法に係り、特に積層チップコンデンサの製造に好適なものである。
【０００２】
【従来の技術】
従来より、電子部品の一種としてのコンデンサが幅広く用いられており、ＬＳＩの電源回路においても、積層セラミックチップコンデンサが用いられている。そして、近年のＣＰＵの高性能化の要求に伴って、クロック数を高めてＣＰＵの処理速度の高速化が図られるようになった為、この処理速度の高速化に合わせてＥＳＬで表される等価直列インダクタンスの低いコンデンサが必要になった。
【０００３】
これに対して、低ＥＳＬ化されたコンデンサとしては、例えば縦横の長さを逆転したフリップコンデンサや３端子貫通コンデンサが知られている。また、更なる低ＥＳＬ化の為に、隣り合った端子電極同士を異なる極性として交互電流を生じさせるインダクタンス相殺型のチップコンデンサが採用され始めている。
他方、内部電極を多数層有することを特徴とする小型で静電容量の高い積層セラミックチップコンデンサを作製する為に、内部電極の一層の薄層化が最近図られている。
【０００４】
【発明が解決しようとする課題】
しかし、内部電極が薄くなると内部電極に構造欠陥である貫通孔が生じて、セラミック層を内部電極が覆う被覆率が低下する。そして、この被覆率が６０％未満と低くなると、静電容量が低下すると共にＥＳＲで表される等価直列抵抗が上昇するようになる。
この一方、ＣＰＵの高クロック化の弊害として高ワッテージ化が進むことで、ピーク間で２０Ａもの大電流が流れるようになった。これに対して、従来の２０１２形状で１μＦ程度の静電容量を有するインダクタンス相殺型のチップコンデンサでも、１０〜２０ｍΩのＥＳＲが一般に存在するので、大電流が流れる際のＥＳＲによる発熱が無視できなくなる。
【０００５】
ここでコンデンサの発熱は、内部電極の抵抗Ｒｅ（＝ＥＳＲ）によるものと、誘電体の損失Ｒｆとに、大別される。そして、ＥＳＲによる発熱はＰ＝Ｉ2 ×Ｒｅで一般に表されている。
ＥＳＲすなわちＲｅは、
Ｒｅ＝（ρ・Ｌ）／（Ｗ・ｔ・Ｋ・ｎ）の式で求められる。
尚、ρは物質の抵抗率、Ｌは電極長さ、Ｗは電極幅、ｔは電極厚み、Ｋは被覆率、ｎは層数である。
【０００６】
以上の結果として、ＥＳＲの更なる低減化がこのようなコンデンサに要求されるようになった。
本発明は上記事実を考慮し、静電容量の安定化及びＥＳＲの低下を図った積層型電子部品を製造するための積層型電子部品の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
請求項１による積層型電子部品の製造方法は、平均粒径を１μｍ以下、比表面積を１．５〜２．８ｍ2 ／ｇ、タップ密度を３．７〜５．０ｇ／ｃｍ3 とした金属材料より成る粉体状物に、粒径が０．０５〜０．５０μｍとされる誘電体層と同一もしくは類似組成の材料を１０〜３０ｗｔ％混ぜて、内部電極用ペーストを作製し、
次に、焼成後の内部電極の厚さが１．０〜２．５μｍとなるようにこの内部電極用ペーストをグリーンシートに印刷し、
この後、このグリーンシートを乾燥し積層して誘電体層間に前記内部電極を形成した後に、焼成したことを特徴とした。
【０００８】
請求項１に係る積層型電子部品の製造方法によれば、内部電極用導電材料となる内部電極用ペーストを作製する際に、平均粒径を１μｍ以下、比表面積を１．５〜２．８ｍ2 ／ｇ、タップ密度を３．７〜５．０ｇ／ｃｍ3 とした金属材料より成る粉体状物を主成分とする。そして、粒径が０．０５〜０．５０μｍとされる誘電体層と同一もしくは類似組成の材料を１０〜３０ｗｔ％含んだ例えばペースト材を副成分として混ぜて、内部電極用ペーストが作製される。
次に、焼成後の内部電極の厚さが１．０〜２．５μｍとなるようにこの内部電極用導電材料をグリーンシートに印刷した後に、このグリーンシートを乾燥して内部電極を形成する。さらに、これらグリーンシートを積層して内部電極を誘電体層間に形成してから、焼成してグリーンシートを誘電体層とする。
【０００９】
ここで本請求項に係る積層型電子部品の製造方法によれば、粉体状物を含む内部電極用ペーストが、平均粒径を１μｍ以下とし、比表面積（ＢＥＴ値）を１．５ｍ2 ／ｇ〜２．８ｍ2 ／ｇとし、タップ密度を３．７ｇ／ｃｍ3 〜５．０ｇ／ｃｍ3 とされている。
【００１０】
従って、従来のＢＥＴ値が０．４ｍ2 ／ｇ程度の粉体と異なって、この条件を満たす内部電極用導電材料を用いることで、内部電極の厚さが２．５μｍ以下であっても、内部電極の全面積に対する内部電極に生じた貫通孔の総面積の占める割合を４０％〜０％とすることができる。
尚、比表面積（ＢＥＴ値）は高い程、平均粒径が小さくなると考えられるが、２．８ｍ2 ／ｇを越えると、粉体状物が凝集して大きな粒径として作用して不適切なものとなる。
【００１１】
そして、上記の製造条件を満たす内部電極用導電材料を用いることで、内部電極の厚さが２．５μｍ以下であっても、内部電極の全面積に対する内部電極に生じた貫通孔の総面積の占める割合を４０％〜０％とすることができる。この結果、内部電極の全面積に対して貫通孔の総面積の占める割合を４０％〜０％とすることで、内部電極の被覆率が向上して構造欠陥を抑制でき、静電容量の安定化及びＥＳＲの低下が図られるようになる。
【００１２】
また、本請求項では、内部電極用ペーストとして、誘電体層と同一もしくは類似組成の材料を１０ｗｔ％〜３０ｗｔ％含んだペースト材が用いられている。
つまり、誘電体層と同一もしくは類似組成の材料を共材として１０ｗｔ％以上添加すると、内部電極の収縮が抑制されて、焼成後に構造欠陥が生じるおそれがなくなる。この一方、この共材を３０ｗｔ％を越えて含有すると、電気特性の内の特に静電容量やｔａｎδ及びＥＳＲが悪化する。
この結果、誘電体層と同一もしくは類似組成の材料の適正量として、内部電極用導電材料とされる例えばＮｉ粉末に対して１０〜３０ｗｔ％の含有率が妥当となる。
【００１３】
請求項２に係る積層型電子部品の製造方法によれば、請求項１の積層型電子部品の製造方法と同様の構成の他に、グリーンシートを乾燥し積層した後に、内部電極が形成されたグリーンシートを切断してチップ化してから、このチップ化されたグリーンシートをそれぞれ焼成するという構成を有している。
【００１４】
請求項３に係る積層型電子部品の製造方法によれば、請求項１の積層型電子部品の製造方法と同様の構成の他に、完成された積層型電子部品内に配置される内部電極の全面積に対して、前記内部電極に生じた貫通孔の総面積の占める割合が、４０〜０％とされたという構成を有している。
【００２２】
【発明の実施の形態】
以下、本発明に係る積層型電子部品の製造方法の実施の形態を図面に基づき説明する。
本発明の第１の実施の形態に係る積層型電子部品であるアレイ型の多端子型積層コンデンサ１０を図１から図４に示す。これらの図に示すように、誘電体層とされるセラミックグリーンシートを複数枚積層した積層体を焼成することで得られた直方体状の焼結体である誘電体素体１２を主要部として、多端子型積層コンデンサ１０が構成されている。
【００２３】
この誘電体素体１２内の所定の高さ位置には、面状の第１の内部電極１４が配置されており、誘電体素体１２内においてセラミック層１２Ａを隔てた第１の内部電極１４の下方には、同じく面状の第２の内部電極１６が配置されている。
同じく誘電体素体１２内においてセラミック層１２Ａを隔てた第２の内部電極１６の下方には、同じく面状の第３の内部電極１８が配置され、同じく誘電体素体１２内においてセラミック層１２Ａを隔てた第３の内部電極１８の下方には、同じく面状の第４の内部電極２０が配置されている。
【００２４】
さらに、同じく誘電体素体１２内においてセラミック層１２Ａを隔てた第４の内部電極４０の下方には、同じく面状の第５の内部電極２２が配置されており、誘電体素体１２内においてセラミック層１２Ａを隔てた第５の内部電極２２の下方には、同じく面状の第６の内部電極２４が配置されている。
同じく誘電体素体１２内においてセラミック層１２Ａを隔てた第６の内部電極２４の下方には、同じく面状の第７の内部電極２６が配置され、同じく誘電体素体１２内においてセラミック層１２Ａを隔てた第７の内部電極２６の下方には、同じく面状の第８の内部電極２８が配置されている。
【００２５】
この為、これら第１の内部電極１４から第８の内部電極２８までが誘電体素体１２内においてセラミック層１２Ａを介して隔てられつつ相互に対向して配置されることになる。そして、これら第１の内部電極１４から第８の内部電極２８までの中心は、誘電体素体１２の中心とほぼ同位置に配置されており、また、第１の内部電極１４から第８の内部電極２８までの縦横寸法は、対応する誘電体素体１２の辺の長さより小さくされている。
【００２６】
ここで、これらの内部電極１４〜２８が、Ｃｕ、Ｎｉ、Ｃｕ合金或いは、Ｎｉ合金の何れかの金属材料を主体として２．５μｍ以下の厚さで膜状に形成されて、セラミック層１２Ａ間にそれぞれ配置されている。
但し、これら各内部電極１４〜２８は、それぞれの全面積に対して、内部電極に生じた貫通孔（図８の島状に点在する部分）の総面積の占める割合が、４０％〜０％となっている。従って、本実施の形態では、内部電極の全面積に対して、貫通孔の総面積を除いた面積の占める割合となる被覆率は、６０％〜１００％となっている。
【００２７】
さらに、図４に示すように、第１の内部電極１４の手前側の端部から左方向に向かって電極が１箇所引き出されることで、第１の内部電極１４に１つの引出部１４Ａが形成されている。また、第２の内部電極１６の手前側寄りの部分から左方向に向かって電極が１箇所引き出されることで、第２の内部電極１６に１つの引出部１６Ａが形成されている。
一方、第３の内部電極１８の奥側寄りの部分から左方向に向かって電極が１箇所引き出されることで、第３の内部電極１８に１つの引出部１８Ａが形成されている。また、第４の内部電極２０の奥側の端部から左方向に向かって電極が１箇所引き出されることで、第４の内部電極２０に１つの引出部２０Ａが形成されている。
【００２８】
そして、第５の内部電極２２の奥側の端部から右方向に向かって電極が１箇所引き出されることで、第５の内部電極２２に１つの引出部２２Ａが形成されている。また、第６の内部電極２４の奥側寄りの部分から右方向に向かって電極が１箇所引き出されることで、第６の内部電極２４に１つの引出部２４Ａが形成されている。
他方、第７の内部電極２６の手前側寄りの部分から右方向に向かって電極が１箇所引き出されることで、第７の内部電極２６に１つの引出部２６Ａが形成されている。また、第８の内部電極２８の手前側の端部から右方向に向かって電極が１箇所引き出されることで、第８の内部電極２８に１つの引出部２８Ａが形成されている。
以上より、引出部１４Ａ〜２８Ａまでの計８ヵ所の引出部分が相互に重ならない位置で内部電極１４〜２８からそれぞれ引き出されている。
【００２９】
さらに、図１から図４に示すように、内部電極１４の引出部１４Ａに接続される第１の端子電極３１、内部電極１６の引出部１６Ａに接続される第２の端子電極３２、内部電極１８の引出部１８Ａに接続される第３の端子電極３３及び、内部電極２０の引出部２０Ａに接続される第４の端子電極３４が、誘電体素体１２の左側の側面１２Ｂにそれぞれ配置されている。
【００３０】
つまり、第１の内部電極１４の引出部１４Ａから第４の内部電極２０の引出部２０Ａまでがこれら内部電極の図４の左側で相互に重ならずに位置しているので、これら引出部１４Ａ〜２０Ａを介して、隣り合う端子電極同士が相互に異なる内部電極１４〜２０に順次接続される形で、これら端子電極３１〜３４が誘電体素体１２の左側の側面１２Ｂに配置されて、例えば隣り合う端子電極同士が相互に逆の極性で使用可能となる。
【００３１】
また、図１から図４に示すように、内部電極２２の引出部２２Ａに接続される第５の端子電極３５、内部電極２４の引出部２４Ａに接続される第６の端子電極３６、内部電極２６の引出部２６Ａに接続される第７の端子電極３７及び、内部電極２８の引出部２８Ａに接続される第８の端子電極３８が、誘電体素体１２の右側の側面１２Ｂにそれぞれ配置されている。
【００３２】
つまり、第５の内部電極２２の引出部２２Ａから第８の内部電極２８の引出部２８Ａまでがこれら内部電極の図４の右側で相互に重ならずに位置しているので、これら引出部２２Ａ〜２８Ａを介して、隣り合う端子電極同士が相互に異なる内部電極２２〜２８に順次接続される形で、これら端子電極３５〜３８が誘電体素体１２の右側の側面１２Ｂに配置されて、例えば隣り合う端子電極同士が相互に逆の極性で使用可能となる。
【００３３】
以上より、本実施の形態では、多端子型積層コンデンサ１０の左側の側面１２Ｂに端子電極３１〜３４がそれぞれ配置され、右側の側面１２Ｂに端子電極３５〜３８がそれぞれ配置されることで、直方体である六面体形状とされる誘電体素体１２の４つの側面１２Ｂ、１２Ｃの内の２つの側面１２Ｂに端子電極３１〜３８がそれぞれ配置されることになる。
【００３４】
次に、本実施の形態に係る多端子型積層コンデンサ１０の製造方法について、図４に基づき説明する。
先ず、多端子型積層コンデンサ１０の製造に際しては、コンデンサとして機能する誘電体材料よりなる複数枚のセラミックグリーンシート３０Ａ、３０Ｂ、３０Ｃ、３０Ｄ、３０Ｅ、３０Ｆ、３０Ｇ、３０Ｈを用意する。
【００３５】
この図４に示すように、それぞれ左方向に引き出される１箇所の引出部１４Ａ、１６Ａ、１８Ａ、２０Ａを有した内部電極１４、１６、１８、２０を形成するために、セラミックグリーンシート３０Ａ、３０Ｂ、３０Ｃ、３０Ｄの上面に、それぞれこれらの内部電極１４、１６、１８、２０に応じて内部電極材用導電材料が配置されている。
さらに、それぞれ右方向に引き出される１箇所の引出部２２Ａ、２４Ａ、２６Ａ、２８Ａを有した内部電極２２、２４、２６、２８を形成するために、セラミックグリーンシート３０Ｅ、３０Ｆ、３０Ｇ、３０Ｈの上面に、それぞれこれらの内部電極２２、２４、２６、２８に応じて内部電極材用導電材料が配置されている。
【００３６】
尚、セラミックグリーンシート３０Ａ〜３０Ｈの上面に配置される内部電極材用導電材料は、例えば導電性のペースト材が印刷されて設けられる。また、セラミックグリーンシート３０Ａ〜３０Ｄとセラミックグリーンシート３０Ｅ〜３０Ｈとの間で、必要とされる特性に合わせてシート厚等を相違させても良い。
【００３７】
つまり、本実施の形態の完成品では、金属材料を主体とする２．５μｍ以下の厚さで膜状の内部電極１４〜２８をセラミックグリーンシート３０Ａ〜３０Ｈの表面にそれぞれ形成し、これら内部電極１４〜２８を表面に有したセラミック層１２Ａとなるセラミックグリーンシート３０Ａ〜３０Ｈを積層した形となっている。
【００３８】
また、これら内部電極１４〜２８を形成する為に粉体状物を含む内部電極用導電材料（内部電極用ペースト）が用いられており、この粉体状の内部電極用導電材料が、平均粒径を１μｍ以下とし、比表面積（ＢＥＴ値）を１．５ｍ2 ／ｇ〜２．８ｍ2 ／ｇとし、タップ密度を３．７ｇ／ｃｍ3 〜５．０ｇ／ｃｍ3 とされたものとなっている。
さらに、この内部電極用導電材料の主成分としては、Ｃｕ、Ｎｉ、Ｃｕ合金或いは、Ｎｉ合金の何れかが用いられる。また、内部電極用導電材料の副成分としては、セラミック材料と同一もしくは類似組成の材料を１０ｗｔ％〜３０ｗｔ％含み、乾燥密度を５．３ｇ／ｃｍ3 〜６．２ｇ／ｃｍ3 としたペースト材が用いられている。
【００３９】
そして、それぞれ平面形状を矩形としたセラミックグリーンシート３０Ａ〜３０Ｈをこの図の順序で積層し、内部電極１４の引出部１４Ａに接続される第１の端子電極３１、内部電極１６の引出部１６Ａに接続される第２の端子電極３２、内部電極１８の引出部１８Ａに接続される第３の端子電極３３、内部電極２０の引出部２０Ａに接続される第４の端子電極３４、内部電極２２の引出部２２Ａに接続される第５の端子電極３５、内部電極２４の引出部２４Ａに接続される第６の端子電極３６、内部電極２６の引出部２６Ａに接続される第７の端子電極３７及び、内部電極２８の引出部２８Ａに接続される第８の端子電極３８をこれら積層されたセラミックグリーンシートの周囲に配置する。
【００４０】
さらに、第１の内部電極１４の上面等の部分をこれらセラミックグリーンシートと同一の材料で覆って、これらを一体焼成することにより、誘電体素体１２の４つの側面１２Ｂ、１２Ｃの内の左側の側面１２Ｂに端子電極３１〜３４が配置されると共に右側の側面１２Ｂに端子電極３５〜３８が配置された多端子型積層コンデンサ１０を得ることができる。
尚、実際に多端子型積層コンデンサ１０を作製する際には、同一の電極パターンが多数並んだセラミックグリーンシートを乾燥した後に、これらグリーンシートを積層すると共に切断してチップ化してから、一体焼成する手法を用いることが考えられる。
【００４１】
次に、本実施の形態に係る多端子型積層コンデンサ１０及びその製造方法の作用を説明する。
セラミック等の誘電体層を積層して形成された誘電体素体１２内に、セラミック層１２Ａを介して隔てられつつ８枚の内部電極１４〜２８がそれぞれ配置される。
【００４２】
また、これらの内部電極１４〜２８は、Ｃｕ、Ｎｉ、Ｃｕ合金或いは、Ｎｉ合金の何れかの金属材料を主体とする２．５μｍ以下の厚さで、膜状にそれぞれセラミック層１２Ａの表面に形成されており、これら内部電極１４〜２８を有したセラミック層１２Ａを繰り返して積層される形となっている。尚、この際の内部電極１４〜２８の厚さとして、表２に示すようにより好ましくは１．８μｍ以下、更に好ましくは１．４μｍ以下とすることが考えられる。
さらに、これら内部電極１４〜２８の全面積に対して、内部電極に生じた貫通孔の総面積の占める割合が、４０％〜０％とされているので、被覆率が６０％〜１００％となっている。
【００４３】
一方、この多端子型積層コンデンサ１０の製造に際しての内部電極用導電材料の印刷時に、Ｃｕ、Ｎｉ、Ｃｕ合金或いは、Ｎｉ合金の何れかを主成分とする粉体状物を含む内部電極用導電材料が使用されるが、この内部電極用導電材料は、平均粒径を１μｍ以下とし、比表面積（ＢＥＴ値）を１．５ｍ2 ／ｇ〜２．８ｍ2 ／ｇとし、タップ密度を３．７ｇ／ｃｍ3 〜５．０ｇ／ｃｍ3 （即ち、ｇ／ｃｃ）としたものとなっている。
【００４４】
以上より、この条件を満たす内部電極用導電材料を用いることで、内部電極１４〜２８の厚さが２．５μｍ以下であっても、内部電極の全面積に対する内部電極に生じた貫通孔の総面積の占める割合を４０％〜０％とすることができる。
この結果として、内部電極１４〜２８の被覆率が向上して構造欠陥を抑制でき、低ＥＳＬ化を図った場合でも、静電容量が安定化すると共にＥＳＲが低下するようになる。
【００４５】
さらに、内部電極用導電材料の主成分として、Ｃｕ、Ｎｉ、Ｃｕ合金或いは、Ｎｉ合金の何れかの金属材料が用いられることで、内部電極用導電材料として従来用いられていたパラジウム等の金属材料と比較して、製造コストを低減しつつＥＳＲの一層の低下が図られるようになった。
【００４６】
他方、本実施の形態では、この多端子型積層コンデンサ１０の製造に際して、セラミック材料と同一もしくは類似組成の材料を１０ｗｔ％〜３０ｗｔ％含み、乾燥密度を５．３ｇ／ｃｍ3 〜６．２ｇ／ｃｍ3 （即ち、ｇ／ｃｃ）としたペースト材が、内部電極用導電材料の副成分として用いられている。
つまり、セラミック材料と同一もしくは類似組成の材料を共材として１０ｗｔ％以上添加すると、内部電極１４〜２８の収縮が抑制されて、焼成後に構造欠陥が生じるおそれがなくなる。この一方、この共材を３０ｗｔ％を越えて含有すると、電気特性の内の特に静電容量やｔａｎδが悪化する。
この結果、セラミック材料と同一もしくは類似組成の材料の適正量として、内部電極用導電材料とされる例えばＮｉ粉末に対して、１０〜３０ｗｔ％の含有率が妥当となる。
【００４７】
そしてこの際、乾燥密度が、５．３ｇ／ｃｍ3 〜６．２ｇ／ｃｍ3 とされる条件を満たすペースト材を内部電極用導電材料の副成分として用いることで、ペースト材がセラミック材料と同一もしくは類似組成の材料を１０ｗｔ％〜３０ｗｔ％含んでいても、多端子型積層コンデンサ１０の製造の際に、内部電極用導電材料の副成分として問題が生じないようになる。
【００４８】
また、これら８枚の内部電極１４〜２８は、誘電体素体１２の相互に対向する２つの側面１２Ｂに向かってそれぞれ引き出される引出部１４Ａ〜２８Ａを有していて、計８個の端子電極３１〜３８が誘電体素体１２外にそれぞれ配置されている。
これら引出部１４Ａ〜２８Ａの内の引出部１４Ａを介して内部電極１４に第１の端子電極３１が接続されており、引出部１６Ａを介して内部電極１６に第２の端子電極３２が接続されており、引出部１８Ａを介して内部電極１８に第３の端子電極３３が接続されており、引出部２０Ａを介して内部電極２０に第４の端子電極３４がそれぞれ接続されている。
そして、これら内部電極１４、１６、１８、２０及び端子電極３１、３２、３３、３４で一つのコンデンサを構成し、このコンデンサへの通電の際にこれら端子電極３１〜３４が交互に正負極に順次なって、引出部１４Ａ〜２０Ａを介して端子電極３１〜３４とそれぞれ接続される４枚の内部電極１４〜２０が、相互に対向しつつ並列に配置されるコンデンサの電極となる。
【００４９】
また、引出部２２Ａを介して内部電極２２に第５の端子電極３５が接続されており、引出部２４Ａを介して内部電極２４に第６の端子電極３６が接続されており、引出部２６Ａを介して内部電極２６に第７の端子電極３７が接続されており、引出部２８Ａを介して内部電極２８に第８の端子電極３８が接続されている。
そして、これら内部電極２２、２４、２６、２８及び端子電極３５、３６、３７、３８でもう一つのコンデンサを構成し、このコンデンサへの通電の際にこれら端子電極３５〜３８が交互に正負極に順次なって、引出部２２Ａ〜２８Ａを介して端子電極３５〜３８とそれぞれ接続される４枚の内部電極２２〜２８が、相互に対向しつつ並列に配置されるコンデンサの電極となる。
【００５０】
さらに、本実施の形態では、誘電体素体１２が六面体形状に形成され、この六面体形状の誘電体素体１２の４つの側面１２Ｂ、１２Ｃの内の２つの側面１２Ｂにそれぞれ４つづつの端子電極３１〜３８が配置されており、同一の側面１２Ｂ内に配置されたこれらの端子電極３１〜３４が順に相互に異なる内部電極１４〜２０に接続され、同じく同一の側面１２Ｂ内に配置されたこれらの端子電極３５〜３８が順に相互に異なる内部電極２２〜２８に接続される構造となっている。
【００５１】
従って、このような構造の多端子型積層コンデンサ１０において、端子電極３１〜３４及び端子電極３５〜３８の内の相互に隣り合う端子電極間の極性が相互に異なるように交互に正負となる高周波電流が、端子電極３１〜３４及び端子電極３５〜３８にそれぞれ流された場合、隣り合う引出部間において電流が相互に逆方向に流されるので、磁束を相殺させる効果がこれら側面１２Ｂで集中的に生じて、等価直列インダクタンスが低減される。
【００５２】
さらに、本実施の形態では、前述のように一つの多端子型積層コンデンサ１０内に２つのコンデンサが実質的に組み込まれた形となっている為、多端子型積層コンデンサ１０の数を減らすことで、製造コストが削減されると共に、回路が高集積化されるのに伴って要求される省スペース化が図られることになった。
【００５３】
次に、本実施の形態に係る多端子型積層コンデンサ１０の使用例を図５に基づき説明する。
図５に示すように、グランド端子ＧＮＤと所定の電位を有した端子Ｖとの間に、本実施の形態の多端子型積層コンデンサ１０がＬＳＩチップと並列で配置されている。但し、多端子型積層コンデンサ１０の図において左側に位置する端子電極３１〜３４及び、この端子電極３１〜３４と接続される内部電極１４〜２０が一つのコンデンサを構成し、多端子型積層コンデンサ１０の図において右側に位置する端子電極３５〜３８及び、この端子電極３５〜３８と接続されるこの内部電極２２〜２８がもう一つのコンデンサを構成しているので、実質的に２つのコンデンサが個々にＬＳＩチップと並列に接続される形となっている。
【００５４】
従って、多端子型積層コンデンサ１０の両側に配置される端子電極３１〜３４及び端子電極３５〜３８の内の相互に隣合った端子電極同士が、前述のように相互に逆の極性となるだけなく、用途に合わせて静電容量を相互に異ならせることで、一方を高周波用のコンデンサとすると共に、他方を低周波用のコンデンサとすることが可能となった。
【００５５】
次に、本発明に係る積層型電子部品の製造方法による第２の実施の形態を図６及び図７に基づき説明する。尚、第１の実施の形態で説明した部材と同一の部材には同一の符号を付して、重複した説明を省略する。
図６及び図７に、本発明の第２の実施の形態に係る積層型電子部品である２端子型積層コンデンサ１００を示す。
【００５６】
これらの図に示すように、この２端子型積層コンデンサ１００の誘電体素体１１２内の所定の高さ位置には、面状の第１の内部電極１１４が配置されており、誘電体素体１１２内においてセラミック層１１２Ａを隔てた第１の内部電極１１４の下方には、同じく面状の第２の内部電極１１６が配置されている。
さらに、図６に示すように、内部電極１１４の奥側から引き出された部分に接続される端子電極１１８及び、内部電極１１６の手前側から引き出された部分に接続される端子電極１２０が、誘電体素体１１２の奥と手前の側面にそれぞれ配置されている。
【００５７】
そして、本実施の形態のこれら内部電極１１４、１１６も、第１の実施の形態で採用された内部電極の物性及び製造方法と同様の物性及び製造方法により、形成されている。
従って、本実施の形態も第１の実施の形態と同様に、内部電極の被覆率が向上して構造欠陥を抑制でき、低ＥＳＬ化を図った場合でも、静電容量が安定化すると共にＥＳＲが低下するようになる。
【００５８】
次に、図８に示す内部電極の顕微鏡写真及び図９に示す被覆率と静電容量との関係のグラフに基づき、内部電極の全面積に対して、内部電極に生じた貫通孔の総面積の占める割合を、４０〜０％とした理由を以下に説明する。
つまり、図８に示す顕微鏡写真内の黒く島状に点在する部分が内部電極に生じた貫通孔であり、この貫通孔の総面積の占める割合が、内部電極の全面積に対して４０％（つまり被覆率が６０％）を越えると、図９に示すように、急に静電容量が減少してコンデンサとしての機能が低下するだけでなく、ＥＳＲも大きくなって、実使用に適さなくなる。この為、上記実施の形態では、内部電極の全面積に対して、貫通孔の総面積の占める割合を４０〜０％とした。
【００５９】
次に、平均粒径が１μｍ以下とされる粉体状の内部電極用導電材料の顕微鏡写真を図１０から図１２に示し、以下に説明する。
これらの図の内の図１０に示すものが本実施の形態の内部電極用導電材料を約５０００倍に拡大した顕微鏡写真であり、平均粒径が１μｍ以下で粒径分布が安定していることが分かる。これに対して、同様に図１１に示すものでは粒径分布が大きく、また、同様に図１２に示すものでは粒径が大きくて、それぞれ不適切なものとなっている。
【００６０】
次に、Ｎｉ粉を用いたペースト材の種類を変えて作成した積層型電子部品の各特性を、下記の表１に示し、以下に説明する。
但し、表１の実施例１は、従来例の印刷付着量と同じにして作成したものであり、実施例２は、実施例１と同じペースト材を用いたものであるが、印刷付着量を高めて作成したものである。
【００６１】
【表１】
0003753935.tif 000002
【００６２】
図１３（Ａ）に示す断面の顕微鏡写真のように、従来例は図において白くなっている電極厚みが厚く途切れて貫通孔が生じた形となっているのに対し、図１３（Ｂ）に示す実施例１は電極の連続性が良く、厚み方向への膨らみの少ないものとなり、表１のようにＥＳＲを低減できる。また、図１３（Ｃ）に示す実施例２は、実施例１によりさらにＥＳＲを低減できることが、表１より分かる。
【００６３】
次に、表２のように、積層型電子部品の各物性を変えると共に内部電極の厚みを変えたサンプルを作成して、内部電極の被覆率を測定した結果を説明する。ここで、Ｎｏ．４〜Ｎｏ．７のサンプルの物性が、上記実施の形態の限定範囲内となっている。
【００６４】
【表２】
0003753935.tif 000003
【００６５】
この表２より、上記実施の形態の限定範囲に入るＮｏ．４〜Ｎｏ．７のサンプルでは、電極厚みを２．５μｍ、１．８μｍ、１．４μｍとした場合、それぞれ被覆率が６０％以上となる。さらに、１．０μｍの厚みではＮｏ．５のサンプルのみが、６０％以上の被覆率となった。尚、この表２において「不可」は内部電極を薄くしたものができないことを意味する。
以上より、内部電極の厚みが、２．５μｍ以下であって１．０μｍ或いは１．４μｍ以上とされる範囲が、適正な内部電極の厚みの範囲と言える。
【００６６】
次に、セラミック材等の共材の添加量と、構造欠陥、静電容量及びｔａｎδとの関係を下記の表３に表し、以下に説明する。但し、表３では共材粒径（Ｄ５０）を０．１０μｍとしたものを用いた。
この表３より、上記実施の形態の限定範囲である１０〜３０ｗｔ％に入るＴＥＳＴ２〜ＴＥＳＴ７までのサンプルは、静電容量が１μＦ以上であって、ｔａｎδの値も２．５前後に安定したものとなっていることが確認できる。
つまり、共材を添加すると内部電極の収縮が抑制され、焼成後の構造欠陥に効果が現れるものの、共材を入れ過ぎると電気特性の内の特に静電容量やｔａｎδが悪化するので、適正量としては、Ｎｉ粉末に対して１０〜３０ｗｔ％が妥当であることが確認された。
【００６７】
【表３】
0003753935.tif 000004
【００６８】
尚、この表３で、構造欠陥は、埋め込み断面研磨によりそれぞれ１００個のサンプルの内の欠陥数を確認した結果である。また、静電容量及びｔａｎδの値は、ＬＣＲメーターでそれぞれ１００個のサンプルを測定した結果である。
【００６９】
次に、共材粒径と構造欠陥の発生率及び表面粗さとの関係について、表４に表す。
この表４より、共材粒径が大きいと構造欠陥に対して効果が薄くなる一方、共材粒径が細かすぎるとペースト化時の分散がうまくいかず、表面粗さが大きくなる欠点があることが確認できる。従って、適正粒径（Ｄ５０）は０．０５μｍ〜０．５０μｍが妥当である。尚、ここで共材の添加量としてはＮｉに対して１０重量部（ｗｔ％）とした。
【００７０】
【表４】
0003753935.tif 000005
【００７１】
尚、上記第１の実施の形態に係る多端子型積層コンデンサ１０は、８枚の内部電極１４〜２８を有する構造とされているものの、２回路に対応するべく、実質的に４枚の内部電極１４〜２０間でそれぞれ静電容量を得る一つのコンデンサと、４枚の内部電極２２〜２８間でそれぞれ静電容量を得るもう一つのコンデンサとの２つのコンデンサから構成されている。但し、内部電極の枚数は４枚に限定されず、４回路に対応できるように例えば２枚づつとして４つのコンデンサから構成される構造としても良く、また全体の内部電極の枚数も８枚に限定されることなく、４枚、６枚、１０枚、１２枚、１４枚、１６枚としても良く、さらに多くの枚数としても良い。そして、このように多数の内部電極を有する構造とすれば、さらに多数の回路に対応できるようになる。
【００７２】
一方、上記の実施の形態において、内部電極用導電材料の物性及び製造方法を種々説明したが、内部電極用導電材料の副成分とされるセラミック材料と同一もしくは類似組成の材料は含有しなくとも良く、また、内部電極用導電材料の物性を規定した平均粒径、比表面積、タップ密度等も種々の変化が考えられる。
【００７３】
【発明の効果】
本発明によれば、静電容量の安定化及びＥＳＲの低下が図られた積層型電子部品を製造するための積層型電子部品の製造方法を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る多端子型積層コンデンサを示す断面図であって、図３の１−１矢視線断面に対応する図である。
【図２】本発明の第１の実施の形態に係る多端子型積層コンデンサを示す断面図であって、図３の２−２矢視線断面に対応する図である。
【図３】本発明の第１の実施の形態に係る多端子型積層コンデンサを示す斜視図である。
【図４】第１の実施の形態の多端子型積層コンデンサの製造工程において用いられる複数枚のセラミックグリーンシート及び電極形状を示す分解斜視図である。
【図５】第１の実施の形態に係る多端子型積層コンデンサの使用状態を示す図である。
【図６】本発明の第２の実施の形態に係る多端子型積層コンデンサを示す斜視図である。
【図７】第２の実施の形態の多端子型積層コンデンサの製造工程において用いられる複数枚のセラミックグリーンシート及び電極形状を示す分解斜視図である。
【図８】本発明の実施の形態に係る内部電極の顕微鏡写真を示す。
【図９】本発明の実施の形態に係る内部電極の被覆率と静電容量との関係を表すグラフを示す図である。
【図１０】本実施の形態の内部電極用導電材料を拡大した顕微鏡写真を示す。
【図１１】第１の比較例の内部電極用導電材料を拡大した顕微鏡写真を示す。
【図１２】第２の比較例の内部電極用導電材料を拡大した顕微鏡写真を示す。
【図１３】積層コンデンサの断面を拡大した顕微鏡写真であって、（Ａ）は従来例の顕微鏡写真であり、（Ｂ）は実施例１の顕微鏡写真であり、（Ｃ）は実施例２の顕微鏡写真である。
【符号の説明】
１０      多端子型積層コンデンサ
１２      誘電体素体
１２Ａ    セラミック層
１４、１６、１８、２０、２２、２４、２７、２８  内部電極
【図１】
0003753935.tif 000006
【図２】
0003753935.tif 000007
【図３】
0003753935.tif 000008
【図４】
0003753935.tif 000009
【図５】
0003753935.tif 000010
【図６】
0003753935.tif 000011
【図７】
0003753935.tif 000012
【図８】
0003753935.tif 000013
【図９】
0003753935.tif 000014
【図１０】
0003753935.tif 000015
【図１１】
0003753935.tif 000016
【図１２】
0003753935.tif 000017
【図１３】
0003753935.tif 000018