(57)【特許請求の範囲】
【請求項１】
画素を読み取る複数個の固体撮像素子が形成されたセンサチップを、一次元に複数個配列してなる光電変換手段と、
前記各センサチップの配列方向における相互の配置間隔の情報を記憶する記憶手段と、
前記記憶手段の出力に対して外部で適正化処理を可能にするための処理情報を提供する処理情報提供手段と、
前記光電変換手段の出力と、前記記憶手段の出力と、前記処理情報提供手段の出力とを同一端子から外部に切り替えて出力させる出力手段とを備えたことを特徴とするイメージセンサ。
【請求項２】
画素を読み取る複数個の固体撮像素子が形成されたセンサチップを、一次元に複数個配列してなる光電変換手段と、
前記各センサチップの配列方向における相互の配置間隔の情報を記憶する記憶手段と、
前記記憶手段が出力し得る最大値と最小値を、前記記憶手段の出力に対して外部で適正化処理を可能にするための処理情報を提供する処理情報提供手段と、
前記光電変換手段の出力と、前記記憶手段の出力と、前記処理情報提供手段の出力とを同一端子から外部に出力させる出力手段とを備えたことを特徴とするイメージセンサ。
【請求項３】
画素を読み取る複数個の固体撮像素子が形成されたセンサチップを、一次元に複数個配列してなる光電変換手段と、
前記各センサチップの配列方向における相互の配置間隔の情報を記憶する記憶手段と、
前記記憶手段の出力に対して外部で適正化処理を可能にするための処理情報を提供する処理情報提供手段と、
前記光電変換手段の出力と、前記記憶手段の出力、および前記処理情報提供手段の出力を同一端子から外部に出力させる出力手段とを備えたイメージセンサにおいて、
前記記憶手段を抵抗体によって形成することを特徴とするイメージセンサ。
【請求項４】
前記記憶手段に記憶された前記配置間隔の情報に基づいて前記光電変換手段の出力のサンプリング位置を補正する補正手段を有することを特徴とする請求項１乃至３のいずれか一項記載のイメージセンサ。
【請求項５】
前記補正手段は、前記配置間隔の情報と前記センサチップのピッチとの差を所定数に分割した補正値を生成し、前記光電変換手段の出力のサンプリング位置を所定数の位置にわたって前記補正値により補正することを特徴とする請求項４記載のイメージセンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、画素を読み取る複数個のＣＣＤ等の固体撮像素子が形成されたセンサチップを、画素の配列方向と同一方向に複数個配列したイメージセンサに関する。
【０００２】
【従来の技術】
近年、ファクシミリ装置や複写装置などにおける原稿画像読み取り装置では、光路長を短く設定することが可能で、装置の小型化にも適合するため、等倍イメージセンサを採用する機種が多くなりつつある。
この等倍イメージセンサは、複数個のＣＣＤ等の固体撮像素子が一次元に形成されたセンサチップを、基板材上に画素の配列方向と同一方向に複数個配列して形成したものである（例えば特開昭６１−６９２５６号公報）。
このセンサチップは、半導体を製造する工程で基本となるウェハーサイズによって、その長さ方向（画素の配列方向）のサイズが規制されるため、Ａ４サイズやＡ３サイズを等倍光学系で読み取るイメージセンサの場合には、センサチップを複数個配列して必要な読み取り長を確保している。
【０００３】
例えば、読み取り解像度が４００ＤＰＩ（ドット・パー・インチ）の場合、画素のピッチは約６３．５μｍとなる。
ところで、等倍イメージセンサにおいて、同一センサチップ内部の画素ピッチを均一に揃えることは可能である。
しかし、複数のセンサチップを基板材上に配列する場合に、その配置位置に誤差が生じると、センサチップの継ぎ目における画素ピッチが、センサチップ内における画素ピッチと異なることになり、読み取り画像が乱れる一因になる。
【０００４】
具体的にいえば、原稿上の斜線を読み取った場合、その読み取り画像の斜線部に、センサチップの継ぎ目位置で段差が生じてしまう。
また、網点原稿を読み取った場合などには、網点のピッチ（空間周波数）とセンサチップ上に形成された画素ピッチとの差異によって生じるモアレ縞が継ぎ目位置で乱れ、縦スジ状に見えたりする。
このような読み取り画像の乱れは、画素ピッチに対するセンサチップの継ぎ目誤差の割合が大きいほど、読み取り画像に発生する悪影響は大きくなる。
しかも、センサチップの解像度が高くなれば、画素ピッチが小さくなる。
その結果、センサチップの継ぎ目誤差が同一でも、その影響は一層顕著に現われることになる。
【０００５】
一方、近年は、高画質読み取りの要求に対応して高解像度化が進んでおり、例えば６００ＤＰＩのような解像度を有するイメージセンサも出現している。
このような高解像度化に伴う高画質化を実現する上で、継ぎ目誤差を小さく抑えることは重要である。
しかし、継ぎ目誤差は、センサチップを配置する際に生じる誤差であるから、この継ぎ目誤差を小さくして高精度を実現するには、限界がある。
このような問題を解決する従来の一つの方法として、イメージセンサ内の各画素を主走査方向に複数に分割し、分割されたそれぞれの画素を外部から電気的に選択することにより、チップ同士の配列ズレを補正するようにした画像読取装置が知られている（例えば特開昭６１−２５６８６０号公報）。
この画像読取装置では、イメージセンサを形成する１画素を複数個（実施例においては３個）のセンサエレメントで構成し、センサチップの配置の位置ズレに応じてエレメントを選択的に使用することにより、位置ズレの影響を補正している。
【０００６】
また、従来の他の方法として、変倍処理情報メモリ手段にすでに書き込まれている原画像データサンプリング位置情報および位置誤差情報を読み出すことによって、これらの情報を演算するための処理時間を節約し、変倍画像データ転送速度の向上を可能にした画像データの変倍処理装置も、提案されている（例えば特公平８−２８８１０号公報）。
このように、変倍処理情報メモリ手段にすでに書き込まれている原画像データサンプリング位置情報および位置誤差情報を利用すれば、変倍画像データ転送速度を向上させることができる。
なお、この画像データの変倍処理装置では、実サンプリングデータ（実画素出力値）から仮想サンプリングデータを演算により算出する方法として、３次関数コンボリューション法といわれる、サンプリング定理に基づく近似演算についても開示されているが、この３次関数コンボリューション法は、良好な精度が得られる近似演算法である。
【０００７】
【発明が解決しようとする課題】
従来の技術で説明した画像読取装置（前記の特開昭６１−２５６８６０号公報）では、イメージセンサを形成する１画素を複数個のセンサエレメントで構成し、センサチップの配置の位置ズレに応じてエレメントを選択的に使用することにより、位置ズレの影響を補正している。
この画像読取装置によれば、センサチップの配置の位置ズレの影響を補正することは可能であるが、補正の精度が粗いという問題がある。
その理由は、精度は１画素をいくつのエレメントで構成したか、によって決定されてしまう。
【０００８】
そこで、構成エレメント数を十分に増やせば、この問題を解決することは可能であるが、この方法を採用すると、センサエレメント個々の受光部の開口面積が大幅に縮小されて、十分な受光が行われないことにより、センサ出力のＳ／Ｎ比の低下による画像品質の劣化を招くという副作用が生じる。
その結果、高画質化と相反する結果となってしまう。
この発明では、画素を読み取る複数個の固体撮像素子が形成されたセンサチップを、一次元に複数個配列して構成されたイメージセンサにおいて、各センサチップの配置ズレによる画像の影響を除去可能にし、高品位の画像信号が得られるイメージセンサを実現することを課題とする。
【０００９】
【課題を解決するための手段】
請求項１の発明では、画素を読み取る複数個の固体撮像素子が形成されたセンサチップを一次元に複数個配列してなる光電変換手段と、各センサチップの配列方向における相互の配置間隔の情報を記憶する記憶手段と、記憶手段の出力に対して外部で適正化処理を可能にするための処理情報を提供する処理情報提供手段と、光電変換手段の出力と記憶手段の出力と処理情報提供手段の出力とを同一端子から外部に切り替えて出力させる出力手段とを設けている。
【００１０】
請求項２の発明では、請求項１の処理情報提供手段は、記憶手段が出力し得る最大値と最小値を、記憶手段の出力に対して外部で適正化処理を可能にするための処理情報を提供するようにしている。
【００１１】
請求項３の発明では、請求項１のイメージセンサにおいて、記憶手段を抵抗体によって形成している。
【００１２】
【発明の実施の形態】
この発明のイメージセンサについて、図面を参照しながら、その実施の形態を詳しく説明する。
この実施の形態は、請求項１から請求項３の発明に対応しているが、請求項１の発明が基本発明である。
各発明に共通する概略を説明すると、各センサチップの配置間隔ピッチ情報に基づいて、イメージセンサの出力を補正し、画像上の影響を除去する、という技術的思想それ自体は、従来から知られている。
ところが、イメージセンサを用いた原稿読み取り装置などのシステムを考慮すると、各センサチップの配置間隔の情報は、イメージセンサ固体ごとにバラバラの固有の値を取るので、各センサチップの配置間隔の情報を、イメージセンサユニット自体に保持させる方法を採用すれば、システム上都合よい。
そして、イメージセンサから出力される各センサチップの配置間隔の情報は、同イメージセンサから出力される画素信号と同一端子から、しかも全く同一のイメージセンサインターフェース回路（アナログフロントエンド）を通してシステムに入力できることが、システムの信頼性を向上させる上でも、小型化を図る上でも重要である。なお、ここでいうアナログフロントエンドは、イメージセンサの出力する画素信号をデジタルデータに変換するまでの回路を意味する。
この発明のイメージセンサでは、以上のような認識に基づき、各センサチップの配列方向における相互の配置ズレの情報を、イメージセンサの画素出力信号と同一の処理回路においてデジタルデータに変換可能なように出力すれば、各センサチップの配置ズレによる画像の影響を除去することが可能である、という点に着目し、以下に述べるように構成することによって、高品位の画像信号が得られるイメージセンサを実現している。
【００１３】
図２は、この発明のイメージセンサについて、その要部構成の実施の形態の一例を示すチップ配置図である。図において、１は基板材、２ａ，２ｂはイメージセンサチップ、３は各画素受光用のアパーチャを示し、ｄはイメージセンサチップ２ａ，２ｂにおける画素ピッチ、Ｄは２つのイメージセンサチップ２ａ，２ｂの境界における画素ピッチを示す。
【００１４】
通常、基板材１には、高抵抗値を有するセラミックやガラスエポキシなどが使用されている。
この基板材１上に、複数個、例えば２つのイメージセンサチップ（以下、適宜チップという）２ａ，２ｂが配置されており、各チップ２ａ，２ｂでは、それぞれの長手方向に複数の画素が形成される。
この図２では、各イメージセンサチップ２ａ，２ｂにおいては、ピッチｄが画素のピッチになるように、各画素受光用のアパーチャ３が形成されている。この場合の読み取り解像度を４００ＤＰＩとすれば、ピッチｄ＝６３．５μｍ程度である。
【００１５】
また、２個のチップ２ａ，２ｂの境界における画素ピッチは、Ｄである。
この境界における画素ピッチＤは、イメージセンサチップの基板材１上へのアッセンブリの精度によってバラつきが生じる。
そして、Ｄ≒ｄのとき、すなわち、両者がほぼ一致するときは問題がない。
しかし、一般的には、境界における画素ピッチＤの方が、チップ２ａ，２ｂにおける画素ピッチｄより大きくなったり、逆に、小さくなったりする。
このような場合には、すでに述べたように、その程度に応じて、読み取り画像に色々な障害の発生原因になる。
そして、特に顕著に現われる障害は、原稿上の斜線を読み取った場合で、読み取り画像の斜線部に、センサチップの継ぎ目位置で段差が生じる。
【００１６】
また、網点原稿を読み取った場合などには、網点のピッチ（空間周波数）とイメージセンサの画素ピッチとの差異により生じるモアレ縞が継ぎ目位置で乱れ、縦スジ状に見えたりする。なお、モアレに関しては多数の文献が存在するので、詳細な説明は省略する。
一般的には、基板材１上にエッチングないしは蒸着などによって導体による回路が形成され、この回路によって各イメージセンサチップに給電、信号供給が行われて、画素の読み取り信号が取り出されることになる。
ところで、イメージセンサチップの配置間隔ピッチムラによる画像障害を防止するためには、イメージセンサの出力を、そのセンサチップの配置のバラつき情報に従って補正することが考えられる。
【００１７】
図３は、イメージセンサの出力をそのセンサチップの配置のバラツキ情報に従って補正する方法について、その補正動作を概念的に示す図である。図における符号は図２と同様であり、Ａ（Ｎ−２），Ａ（Ｎ−１），Ａ（Ｎ）はイメージセンサチップＡにおける各画素受光用のアパーチャの位置、Ｂ（１），Ｂ（２），Ｂ（３），……は、イメージセンサチップＢにおける各画素受光用のアパーチャの位置、Ａ′（Ｎ−２），Ａ′（Ｎ−１），Ａ′（Ｎ）はイメージセンサチップＡにおける仮想サンプリング画素位置、Ｂ′（１），Ｂ′（２），Ｂ′（３），……は、イメージセンサチップＢにおける仮想サンプリング画素位置を示す。
【００１８】
この図３には、イメージセンサチップＡとＢとの境界の部分の状態を示している。
この場合に、最上行に示した画素間隔は、先の図２で説明したように、チップ２ａ，２ｂにおける画素ピッチｄと境界における画素ピッチＤである。
また、次の行には、実画素配置と記しているが、実際にイメージセンサの画素部分の存在する場所である。なお、実サンプリング位置というのは、実際に画素が存在する位置という意味である。
この図３では、黒ドットでイメージセンサチップＡの最後の３画素、Ａ（Ｎ−２），Ａ（Ｎ−１），Ａ（Ｎ）と、イメージセンサチップＢの先頭の６画素Ｂ（１），Ｂ（２），Ｂ（３），Ｂ（４），Ｂ（５），Ｂ（６）の存在位置が表現されている。
同一イメージセンサチップＡ，Ｂ内の画素ピッチは全て「ｄ」であり、イメージセンサチップＡ，Ｂの境界における境界の画素ピッチ、つまりＡ（Ｎ）とＢ（１）の間隔は、この図３ではやや広い「Ｄ」としている。
【００１９】
このように、規則正しい間隔「ｄ」で整列している画素のうちで、１ヶ所のみ「ｄ」とはかなり異なる間隔「Ｄ」の場所があると、画像読み取り性能において、色々な障害が発生される。
再三述べたように、例えば、原稿上の斜線を読み取った場合、その読み取り画像の斜線部に、イメージセンサチップの継ぎ目位置で段差が生じたり、また、網点原稿を読み取った場合などには、網点のピッチ（空間周波数）とイメージセンサの画素ピッチとの差異によって生じるモアレ縞が継ぎ目位置で乱れて、縦スジ状に見えたりする。
これらの不都合を防止するためには、サンプリング位置がほぼ等間隔で並ぶように仮想サンプリング点を設定し、この仮想サンプリング位置に仮に画素が存在したときの出力、すなわち、仮想サンプリングデータを画像信号とみなして処理すればよい。
【００２０】
図３によって説明すれば、３行目の仮想サンプリング画素位置について、仮想サンプリング位置をＡ′（Ｎ−２），Ａ′（Ｎ−１），Ａ′（Ｎ）や、Ｂ′（１）〜Ｂ′（６）などで表現しているが、境界部分を含む５つの仮想サンプリング位置の間隔（４つの間隔）を決定する際に、境界における画素ピッチＤとイメージセンサチップＡ，Ｂにおける画素ピッチｄとの間に差が生じないように、均等な間隔にする。
具体的にいえば、「Ｄ」と「ｄ」の差を４分割してピッチムラを徐々に解消するように仮想サンプリング画素位置を決定している。
すなわち、Ｂ′（１）は、Ａ′（Ｎ）から［ｄ＋（Ｄ−ｄ）／４］だけ隔たった位置に設定し、また、Ｂ′（２）は、Ｂ′（１）から同様に［ｄ＋（Ｄ−ｄ）／４］だけ隔たった位置に設定する。
このように設定すれば、４つ目のＢ′（４）の位置で、仮想サンプリング画素位置と実サンプリング位置とが一致することになる。
このような設定処理は、イメージセンサチップＢから読み出しが続く限り、常に継続される。
なお、実サンプリングデータ（実画素出力値）から仮想サンプリングデータを演算により算出する方法は、従来より色々提案されており、例えば３次関数コンボリューション法といわれる、サンプリング定理に基づく近似演算などが精度の上では良い方法である（前記の特公平８−２８８１０号公報）。
【００２１】
先の図３においては、図による表現上の簡便さから「Ｄ」と「ｄ」の差を４分割して、ピッチムラを徐々に解消するように仮想サンプリング画素位置を決定する場合について説明した。
しかし、４分割の代りに、もっと緩やかに、例えば８分割や１６分割で実施した方が、性能的には高精度の結果が得られるが、同時に仮想サンプリングデータを算出する演算の精度も要求されるので、実用上は、両者のバランスによって分割の数を決定することになる。
また、逆にイメージセンサチップ間隔の「Ｄ」が「ｄ」よりも小さいときも、全く同様の演算により仮想サンプリング画素位置を決定することが可能であることは自明である。
【００２２】
図１は、この発明のイメージセンサについて、その要部構成の実施の形態の一例を示す機能ブロック図である。図において、１１は駆動制御部、１２は光電変換部、１３は信号処理部、１４は記憶部、１５は最大・最小値出力部、１６は制御部、１７はセレクタを示す。
【００２３】
この図１においては、破線で囲ったブロック、すなわち、記憶部１４、最大・最小値出力部１５、制御部１６の構成と機能に特徴を有している。
各部の機能は、概略次のとおりである。
光電変換部１２は、図２のイメージセンサチップ２ａと２ｂに相当する。
信号処理部１３は、駆動制御部１１の出力を所定のレベルの電圧信号に変換、増幅する。
駆動制御部１１は、外部より与えられる画素ごとのタイミングを示す画素クロック「ＣＬＫ」と、イメージセンサの１ラインの読み出し開始タイミングを示す「ＬＳＹＮＣ」に従い、光電変換部１２のセンサ画素の出力取り出し制御等の動作を行わせる。
【００２４】
記憶部１４は、各イメージセンサチップの配置された間隔の情報を格納しており、電圧信号の形態で出力する。
最大・最小値出力部１５は、記憶部１４から出力される電圧の最大値と最小値を順に出力する。
制御部１６は、最大・最小値出力部１５、記憶部１４の順に出力を行わせるシーケンサである。
セレクタ１７は、出力信号を切り替えるセレクタで、イメージセンサ外部より入力される「ＳＥＬ」信号の指示に従って、光電変換出力と記憶部１４の出力、最大・最小値出力部１５の出力、をそれぞれ切り替えて同一端子からイメージセンサ外部に出力する。
次に、図１において、破線で囲ったブロックについて説明する。
【００２５】
図４は、図１に示した記憶部１４、最大・最小値出力部１５、制御部１６の実施の形態について、その具体的な構成の一例を示す図である。図において、２１は基準電圧生成部、２２はシーケンサ（シフトレジスタ）、２３はインピーダンス変換回路、Ｒｗ，Ｒｂ，Ｒ１〜Ｒｎは抵抗体、Ｓ１〜Ｓ（ｎ＋２）はスイッチを示す。
【００２６】
基準電圧生成部２１は、定電圧回路で形成される。
シーケンサ２２は、シフトレジスタにより構成されており、「ＬＳＹＮＣ」入力で初期化され、これ以後「ＣＬＫ」信号の入力のたびに、スイッチＳ１からＳ（ｎ＋２）までを順番に１つずつオンさせていく。
このシーケンサ２２の動作によって、インピーダンス変換回路２３を経て順番に「基準電圧値：Ｖｗ」、「基準電圧の抵抗体ＲｗとＲｂによる分圧値：Ｖｂ」、「基準電圧の抵抗体ＲｗとＲ１による分圧値：Ｖ１」、……、「基準電圧の抵抗体ＲｗとＲｎによる分圧値：Ｖｎ」が出力される。
【００２７】
ここで、「基準電圧値：Ｖｗ」は、信号処理部１３から出力される有効画素出力の最大電圧（すなわち、最も白い原稿を読み取ったときの画素出力値）とほぼ同等に設定し、この設定電圧がこのインピーダンス変換回路２３の出力する上限電圧となる。
「基準電圧の抵抗体ＲｗとＲｂによる分圧値：Ｖｂ」は、信号処理部１３から出力される有効画素出力の最小電圧（つまり、最も黒い原稿を読み取ったときの画素出力値）とほぼ同等に設定し、これがこのインピーダンス変換回路２３の出力する下限電圧となる（請求項２の発明）。
「基準電圧の抵抗体ＲｗとＲ１による分圧値：Ｖ１」は、センサチップの配列の方向の１番目と２番目の配置間隔を示す情報であり、ＶｗとＶｂの間で設定される。
また、抵抗体Ｒ１は、センサチップの配列の方向の１番目と２番目の配置間隔に応じて設定される。
【００２８】
この場合の設定は、イメージセンサの仕様として予め規定しておけばよく、例えば、
Ｖ＝Ｖｗの時 センサチップ配置間隔＝１．５・ｄ（誤差＋５０％）
Ｖ＝Ｖｂの時
センサチップ配置間隔＝０．５・ｄ（誤差−５０％）
Ｖ＝（Ｖｗ＋Ｖｂ）／２の時
センサチップ配置間隔＝ｄ（誤差なし）
のように規定する。また、抵抗値の設定の仕方は、可変抵抗を実装し抵抗値を調整してもよいし、また予め複数の固定抵抗値の抵抗体を実装あるいは基板に印刷し、レーザなどによるトリミングによって所望の抵抗値を得るように構成してもよい（請求項３の発明）。
この情報を受け取る原稿読み取り装置などのシステムは、読み取り動作に先立って、「ＳＥＬ」信号によりイメージセンサからセンサチップの配置間隔情報を出力させ、画素出力信号をデジタル変換する回路そのものを用いてデジタル変換し、結果をシステムメモリなどに格納させ、ＶｗとＶｂを基準にセンサチップの配置間隔情報を得ることができる。ここで、この発明のイメージセンサを搭載するのに好適な原稿読み取り装置などのシステムについて、その一例を説明する。
【００２９】
図５は、原稿読み取り装置などのシステムについて、その実施の形態の一構成例を示す機能ブロック図である。図において、３１はイメージセンサ、３２はアナログフロントエンド回路、３３はＡ／Ｄ変換器、３４はシェーディング補正部、３５は継ぎ目補正演算処理部、３６は画像処理部、３７は間隔データ再生部、３８は制御部を示す。
【００３０】
イメージセンサ３１の出力は、アナログフロントエンド回路３２で所定の処理を施され、Ａ／Ｄ変換器３３に入力される。シェーディング補正部３４は、黒基準板の読み取り値ないしは照明光源オフ時の読み取り値を黒基準値とし、白基準板読み取り値を白基準値としてイメージセンサの出力を正規化し、イメージセンサの暗時のオフセット出力の補正や、センサの感度バラツキ、光源やレンズなどの光学部品による照明バラツキの補正を行う。このシェーディング動作に関しては、公知の技術であるので、これ以上の説明は省略する。間隔データ再生部３７は、センサチップ間隔データを再生する。制御部３８は、読み取り動作に先立って「ＳＥＬ」信号によりイメージセンサ３１からセンサチップの配置間隔情報（Ｖ１，Ｖ２，…，Ｖｎ）を出力させる。これをデジタル変換したデータより先に述べたようにＶｗとＶｂを基準にセンサチップの配置間隔データを得る。この後、制御部３８は「ＳＥＬ」信号を制御してイメージセンサから画素出力を出力させる。
【００３１】
継ぎ目補正演算処理部３５は、画像読み出しが進行するのに従って間隔データ再生部３７から供給されるセンサチップ間の配置ズレを補正する演算を行う。
この継ぎ目補正演算処理部３５の動作は、先の図３に関連して説明したとおりである。
画像処理部３６は、画像読み取り装置としての諸々の画像処理動作を行うブロックで、画像のフィルタリングや変倍（解像度変換）、２値化処理などの公知の処理を実施する。このブロックに関する動作は、この発明とは直接関連しないので、これ以上の説明は省略する。
画像信号は、この画像処理部３６を経て、システムないしはプロッタ部等に伝送され、ファクシミリや複写機などの読み取り画像信号として使用される。
【００３２】
【発明の効果】
請求項１のイメージセンサでは、画素を読み取る複数個の固体撮像素子が形成されたセンサチップを、複数個配列してなるイメージセンサにおいて、各センサチップの配置ズレの情報を、イメージセンサの画素出力信号と同一の処理回路にてデジタルデータに変換可能なように出力するようにしている。
したがって、各センサチップの配置ズレによる画像の影響を除去することが可能になり、高品位な画像信号が得られると共に、システムを高信頼性および小型化可能なイメージセンサが実現される。
【００３３】
請求項２のイメージセンサでは、請求項１のイメージセンサにおける処理情報提供手段が、記憶手段が出力し得る最大値と最小値を、記憶手段の出力に対して外部で適正化処理を可能にするための処理情報を提供する構成である。
このような構成によっても、請求項１のイメージセンサと同様の効果が得られる。
【００３４】
請求項３のイメージセンサでは、画素を読み取る複数個の固体撮像素子が形成されたセンサチップを、複数個配列してなるイメージセンサにおいて、各センサチップの配置ズレの情報を、抵抗体を用いて形成している。
したがって、請求項１のイメージセンサをより簡単に構成することができ、各センサチップの配置ズレによる画像の影響を除去することが可能になり、高品位な画像信号が得られると共に、システムを高信頼性および小型化可能なイメージセンサが実現される。
【図面の簡単な説明】
【図１】この発明のイメージセンサについて、その要部構成の実施の形態の一例を示す機能ブロック図である。
【図２】この発明のイメージセンサについて、その要部構成の実施の形態の一例を示すチップ配置図である。
【図３】イメージセンサの出力をそのセンサチップの配置のバラツキ情報に従って補正する方法について、その補正動作を概念的に示す図である。
【図４】図１に示した記憶部１４、最大・最小値出力部１５、制御部１６の実施の形態について、その具体的な構成の一例を示す図である。
【図５】原稿読み取り装置などのシステムについて、その実施の形態の一構成例を示す機能ブロック図である。
【符号の説明】
１１…駆動制御部、１２…光電変換部、１３…信号処理部、１４…記憶部、１５…最大・最小値出力部、１６…制御部、１７…セレクタ
【図１】
0003762525.tif 000002
【図２】
0003762525.tif 000003
【図３】
0003762525.tif 000004
【図４】
0003762525.tif 000005
【図５】
0003762525.tif 000006