(57)【特許請求の範囲】
【請求項１】
画素領域に画素電極と対向電極とが形成された第１の基板と、この第１の基板の前記画素電極と対向電極とが形成された面と液晶を介して対向配置された第２の基板とを有し、
この第２の基板の液晶側の面に凹陥部が形成され、この凹陥部は前記画素電極と対向電極のうち少なくとも１つの電極と対向する領域に形成され、該凹陥部の幅は該凹陥部が対向する電極の幅より小さいことを特徴とする液晶表示装置。
【請求項２】
前記第２の基板に形成されたカラーフィルタを備え、前記凹陥部が前記カラーフィルタに形成されていることを特徴とする請求項１記載の液晶表示装置。
【請求項３】
前記第２の基板に形成されたカラーフィルタと、該カラーフィルタより液晶層側に形成された平坦化膜を備え、前記凹陥部が前記平坦化膜に形成されていることを特徴とする請求項１記載の液晶表示装置。
【請求項４】
画素領域の周辺を除く中央部に開口が設けられたブラックマトリクスを備え、前記凹陥部は該ブラックマトリクスの開口内に形成されていることを特徴とする請求項１ないし３のうちいずれかに記載の液晶表示装置。
【請求項５】
前記画素電極は、ゲート信号線を通して供給される信号によって駆動されるスイッチング素子を介して、ドレイン信号線からの映像信号が供給されるようになっていることを特徴とする請求項１ないし４のうちいずれかに記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に、いわゆる横電界方式と称される液晶表示装置に関する。
【０００２】
【従来の技術】
いわゆる横電界方式と称される液晶表示装置は、液晶を介して対向配置される透明基板の液晶側の画素領域に画素電極と対向電極とが形成され、これら各電極の間に生じる電界のうち透明基板とほぼ平行な成分によって液晶を駆動させる構成のものをいう。
【０００３】
このような液晶表示装置は、表示面をその垂線に対して大きな角度を有する方向から観察しても色調の変化が生じない、いわゆる広視野角特性に優れたものとして知られるに到っている。
【０００４】
なお、このような技術としては、例えば特開平９−３０４７８１号公報、特開平９−１０５９２５号公報等に詳述されている。
【０００５】
【発明が解決しようとする課題】
そして、このような液晶表示装置において、その高速応答化をさらに向上させるために、各透明基板のギャップ、すなわち液晶の層厚を小さくすることが有効となる。
【０００６】
しかし、このようにした場合、液晶内の電界分布が変動して縦方向（透明基板と垂直方向）の電界が多くなる結果、その電界への液晶分子の追従の傾向が強まり、これにより液晶のしきい値電圧を上昇させざるを得ないという不都合が生じる。
【０００７】
このしきい値Ｖは次式（１）に示すような関係があることから明らかとなる。
【０００８】
【数１】
Ｖｍａｘ  ∝  ｌ／ｄ√（Ｋ／Δε）  …………………………（１）
ここで、ｌは電極の間隔、ｄは各基板のギャップ、Δεは液晶材料の誘電率異方性である。
【０００９】
この式（１）から、液晶のしきい値電圧の上昇を抑制するために、電極の間隔ｌを狭くすることが考えられるが、開口率が低減することから好ましくない。
【００１０】
また、液晶の材料としてその誘電率異方性Δεの高いものを選択することが考えられるが、そのような液晶は粘度が高く高速応答化の妨げとなってしまう。
【００１１】
本発明はこのような事情に基づいてなされたものであり、その目的は、高速応答化を向上させることができる液晶表示装置を提供することにある。
また本発明の他の目的は、液晶の誘電率Δεが同じでも、低電圧駆動が可能な液晶表示装置を提供することにある。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下の通りである。
【００１３】
すなわち、本発明による液晶表示装置は、例えば、画素領域に画素電極と対向電極とが形成された第１の基板と、この第１の基板の前記画素電極と対向電極とが形成された面側と液晶を介して対向配置された第２の基板と、この第２の基板の液晶側の面に前記画素電極と対向電極との間の領域に対向する領域に形成されたカラーフィルタと、を備えることを特徴とするものである。
【００１４】
このように構成した液晶表示装置は、その画素領域において、カラーフィルタによる段差が形成され、画素電極および対向電極が形成された部分（領域）のギャップは大きく、画素電極と対向電極との間の部分（領域）のギャップは小さくなる。
【００１５】
このことは、第１の基板と第２の基板とのギャップを狭ばめても、画素電極と対向電極との間の領域においてその効果が得られ、該画素電極および対向電極が形成された領域においてはギャップを大きく維持することができる。
【００１６】
液晶内において、縦方向（基板に対して垂直方向）の電界成分は画素電極および対向電極の上方において発生し、ここの部分においてギャップが大きくなっていると、比較的狭い範囲で集中する。換言すれば、縦方向の電界成分は、光透過領域である画素電極と対向電極との間の領域にまで侵入することがなく、たとえ侵入しても僅かとなる。
【００１７】
このことから、表示に直接関係する画素電極と対向電極との間の領域において、縦方向の電界成分の影響をあまり受けないで、そのギャップを狭くすることができるようになる。
【００１８】
従って、応答速度の高速化を図る液晶表示装置を得ることができるようになる。
また、液晶の誘電率Δεが同じでも、低電圧駆動ができるようになる。
【００１９】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
【００２０】
実施例１．
《マトリクス部（画素部）の平面構成》
図２は本発明のアクティブ・マトリクス方式カラー液晶表示装置の一画素とその周辺を示す平面図である。
【００２１】
図２に示すように、各画素は走査信号線（ゲート信号線または水平信号線）ＧＬと、対向電圧信号線（対向電極配線）ＣＬと、隣接する２本の映像信号線（ドレイン信号線または垂直信号線）ＤＬとの交差領域内（４本の信号線で囲まれた領域内）に配置されている。各画素は薄膜トランジスタＴＦＴ、蓄積容量Ｃｓｔｇ、画素電極ＰＸおよび対向電極ＣＴを含む。走査信号線ＧＬ、対向電圧信号線ＣＬは図では左右方向に延在し、上下方向に複数本配置されている。映像信号線ＤＬは上下方向に延在し、左右方向に複数本配置されている。画素電極ＰＸは薄膜トランジスタＴＦＴと接続され、対向電極ＣＴは対向電圧信号線ＣＬと一体になっている。
【００２２】
画素電極ＰＸと対向電極ＣＴは互いに対向し、各画素電極ＰＸと対向電極ＣＴとの間の電界により液晶ＬＣの光学的な状態を制御し、表示を制御する。画素電極ＰＸと対向電極ＣＴは櫛歯状に構成され、それぞれ、図の上下方向に細長い電極となっている。
【００２３】
《マトリクス部（画素部）の断面構成》
図１は図２の１−１切断線における断面を示す図、図３は図２の３−３切断線にける薄膜トランジスタＴＦＴの断面図、図４は図２の４−４切断線における蓄積容量Ｃｓｔｇの断面を示す図である。
【００２４】
図１、図３、図４に示すように、液晶層ＬＣを基準にして下部透明ガラス基板ＳＵＢ１側には薄膜トラシンジスタＴＦＴ、蓄積容量Ｃｓｔｇ及び電極群が形成され、上部透明ガラス基板ＳＵＢ２側にはカラーフィルタＦＩＬ、遮光用ブラックマトリクスＢＭが形成されている。
【００２５】
また、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれの内側（液晶ＬＣ側）の表面には、液晶の初期配向を制御する配向膜ＯＲＩ１、ＯＲＩ２が設けられており、透明ガラス基板ＳＵＢ１、ＳＵＢ２のそれぞれの外側の表面には、偏光軸が直交して配置された（クロスニコル配置）偏光板が設けられている。
【００２６】
《薄膜トランジスタＴＦＴ》
薄膜トランジスタＴＦＴは、ゲート電極ＧＴに正のバイアスを印加すると、ソース−ドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。
【００２７】
薄膜トランジスタＴＦＴは、図３に示すように、ゲート電極ＧＴ、ゲート絶縁膜ＧＩ、ｉ型（真性、intrinsic、導電型決定不純物がドープされていない）非晶質シリコン（Ｓｉ）からなるｉ型半導体層ＡＳ、一対のソース電極ＳＤ１、ドレイン電極ＳＤ２を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。
【００２８】
《ゲート電極》
ゲート電極ＧＴは走査信号線ＧＬと連続して形成されており、走査信号線ＧＬの一部の領域がゲート電極ＧＴとなるように構成されている。ゲート電極ＧＴは薄膜トランジスタＴＦＴの能動領域を超える部分であり、ｉ型半導体層ＡＳを完全に覆うよう（下方からみて）それより大きめに形成されている。
【００２９】
これにより、ゲート電極ＧＴの役割のほかに、ｉ型半導体層ＡＳに外光やバックライト光が当たらないように工夫されている。本例では、ゲート電極ＧＴは、単層の導電膜ｇ１で形成されている。
【００３０】
導電膜ｇ１としては例えばスパッタで形成されたアルモニュウム（Ａｌ）膜が用いられ、その上にはＡｌの陽極酸化膜ＡＯＦが設けられている。
【００３１】
《走査信号線ＧＬ》
走査信号線ＧＬは導電膜ｇ１で構成されている。この走査信号線ＧＬの導電膜ｇ１はゲート電極ＧＴの導電膜ｇ１と同一製造工程で形成され、かつ一体に構成されている。この走査信号線ＧＬにより、外部回路からゲート電圧Ｖｇをゲート電極ＧＴに供給する。また、走査信号線ＧＬ上にもＡｌの陽極酸化膜ＡＯＦが設けられている。なお、映像信号線ＤＬと交差する部分は映像信号線ＤＬとの短絡の確率を小さくするため細くし、また、短絡しても、レーザトリミングで切り離すことができるように二股にしている。
【００３２】
《対向電極ＣＴ》
対向電極ＣＴはゲート電極ＧＴおよび走査信号線ＧＬと同層の導電膜ｇ１で構成されている。また、対向電極ＣＴ上にもＡｌの陽極酸化膜ＡＯＦが設けられている。対向電極ＣＴは、陽極酸化膜ＡＯＦで完全に覆われていることから、映像信号線と限りなく近づけても、それらが短絡してしまうことがなくなる。また、それらを交差させて構成させることもできる。対向電極ＣＴには対向電圧Ｖｃｏｍが印加されるように構成されている。本実施例では、対向電圧Ｖｃｏｍは映像信号線ＤＬに印加される最小レベルの駆動電圧Ｖｄｍｉｎと最大レベルＶｄｍａｘとの中間直流電位から、薄膜トランジスタＴＦＴをオフ状態にするときに発生するフィードスルー電圧ΔＶｓ分だけ低い電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すればよい。
【００３３】
《対向電圧信号線ＣＬ》
対向電圧信号線ＣＬは導電膜ｇ１で構成されている。この対向電圧信号線ＣＬの導電膜ｇ１はゲート電極ＧＴ、走査信号線ＧＬおよび対向電極ＣＴの導電膜Ｇ１と同一製造工程で形成され、かつ対向電極ＣＴと一体に構成されている。この対向電圧信号線ＣＬにより、外部回路から対向電圧Ｖｃｏｍを対向電極ＣＴに供給する。また、対向電圧信号線ＣＬにもＡｌの陽極酸化膜ＡＯＦが設けられている。なお、映像信号線ＤＬと交差する部分は、走査信号線ＧＬと同様に映像信号線ＤＬとの短絡の確率を小さくするため細くし、また、短絡しても、レーザトリミングで切り離すことができるように二股にしている。
【００３４】
《絶縁膜ＧＩ》
絶縁膜ＧＩは、薄膜トランジスタＴＦＴにおいて、ゲート電極ＧＴと共に半導体層ＡＳに電界を与えるためのゲート絶縁膜として使用される。絶縁膜ＧＩはゲート電極ＧＴおよび走査信号線ＧＬの上層に形成されている。絶縁膜ＧＩとしては例えばプラズマＣＶＤで形成された窒化シリコン膜が選ばれ、１２００〜２７００Åの厚さに（本実施例では、２４００Å程度）形成される。ゲート絶縁膜ＧＩは、マトリクス部ＡＲの全体を囲むように形成され、周辺部は外部接続端子ＤＴＭ、ＧＴＭを露出するよう除去されている。絶縁膜ＧＩは走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬの電気的絶縁にも寄与している。
【００３５】
《ｉ型半導体層ＡＳ》
ｉ型半導体層ＡＳは、非晶質シリコンで、２００〜２２００Åの厚さに（本実施例では、２０００Å程度の膜厚）で形成される。層ｄ０はオーミックコンタクト用のリン（Ｐ）をドープしたＮ（＋）型非晶質シリコン半導体層であり、下側にｉ型半導体層ＡＳが存在し、上側に導電層ｄ１（ｄ２）が存在するところのみに残されている。
【００３６】
ｉ型半導体層ＡＳは走査信号線ＧＬおよび対向電圧信号線ＣＬとの交差部（クロスオーバ部）の両者間にも設けられている。この交差部のｉ型半導体層ＡＳは交差部における走査信号線ＧＬおよび対向電圧信号線ＣＬと映像信号線ＤＬとの短絡を低減する。
【００３７】
《ソース電極ＳＤ１、ドレイン電極ＳＤ２》
ソース電極ＳＤ１、ドレイン電極ＳＤ２のそれぞれは、Ｎ（＋）型半導体層ｄ０に接触する導電膜ｄ１とその上に形成された導電膜ｄ２とから構成されている。
【００３８】
導電膜ｄ１はスパッタで形成したクロム（Ｃｒ）膜を用い、５００〜１０００Åの厚さに（本実施例では、６００Å程度）で形成される。Ｃｒ膜は膜厚を厚く形成するとストレスが大きくなるので、２０００Å程度の膜厚を超えない範囲で形成する。Ｃｒ膜はＮ（＋）型半導体層ｄ０との接着性を良好にし、導電膜ｄ２のＡｌがＮ（＋）型半導体層ｄ０に拡散することを防止する（いわゆるバリア層の）目的で使用される。導電膜ｄ１として、Ｃｒ膜の他に高融点金属（Ｍｏ、Ｔｉ、Ｔａ、Ｗ）膜、高融点金属シリサイド（ＭｏＳｉＯ2、ＴｉＳｉＯ2、ＴａＳｉＯ2、ＷＳｉＯ2）膜を用いてもよい。
【００３９】
導電膜ｄ２はＡｌのスパッタリングで３０００〜５０００Åの厚さに（本実施例では、４０００Å程度）形成される。Ａｌ膜はＣｒ膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極ＳＤ１、ドレイン電極ＳＤ２および映像信号線ＤＬの抵抗値を低減したり、ゲート電極ＣＴやｉ型半導体層ＡＳに起因する段差乗り越えを確実にする（ステップカバーレッジを良くする）働きがある。
【００４０】
導電膜ｄ１、導電膜ｄ２を同じマスクパターンでパターンニングした後、同じマスクを用いて、あるいは導電膜ｄ１、導電膜ｄ２をマスクとして、Ｎ（＋）型半導体層ｄ０が除去される。つまり、ｉ型半導体層ＡＳ上に残っていたＮ（＋）型半導体層ｄ０は導電膜ｄ１、導電膜ｄ２以外の部分がセルフアラインで除去される。このとき、Ｎ（＋）型半導体層ｄ０はその厚さ分は全て除去されるようエッチングされるので、ｉ型半導体層ＡＳも若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい。
【００４１】
《映像信号線ＤＬ》
映像信号線ＤＬはソース電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜ｄ２、第３導電膜ｄ３で構成されている。また、映像信号線ＤＬはドレイン電極ＳＤ２と一体に形成されている。
【００４２】
《画素電極ＰＸ》
画素電極ＰＸはソース電極ＳＤ１、ドレイン電極ＳＤ２と同層の第２導電膜ｄ２、第３導電膜ｄ３で構成されている。また、画素電極ＰＸはソース電極ＳＤ１と一体に形成されている。
【００４３】
《蓄積容量Ｃｓｔｇ》
画素電極ＰＸは、薄膜トランジスタＴＦＴと接続される端部と反対側の端部において、対向電圧信号線ＣＬと重なるように形成されている。この重ね合わせは、図１４からも明らかなように、画素電極ＰＸを一方の電極ＰＬ２とし、対向電圧信号線ＣＬを他方の電極ＰＬ１とする蓄積容量（静電容量素子）Ｃｓｔｇを構成する。この蓄積容量Ｃｓｔｇの誘電体膜は、薄膜トランジスタＴＦＴのゲート絶縁膜として使用される絶縁膜ＧＩおよび陽極酸化膜ＡＯＦで構成されている。
【００４４】
図１１に示すように平面的には蓄積容量Ｃｓｔｇは対向電圧信号線ＣＬの導電膜ｇ１の幅を広げた部分に形成されている。この場合、この蓄積容量Ｃｓｔｇは、その絶縁膜ＧＩに対して下側に位置づけられる電極の材料がＡｌで形成され、かつ、その表面が陽極化成されたものであることから、Ａｌのいわゆるホイスカ等が原因する点欠陥（上側に位置づけられる電極との短絡）による弊害を発生しにくくする蓄積容量を得ることができる。
【００４５】
《マトリクス周辺の構成》
図５は上下のガラス基板ＳＵＢ１、ＳＵＢ２を含む表示パネルＰＮＬのマトリクス（ＡＲ）周辺の要部平面を示す図である。また、図６は、左側に走査回路が接続されるべき外部接続端子ＧＴＭ付近の断面を、右側に外部接続端子が無いところのシール部付近の断面を示す図である。
【００４６】
このパネルの製造では、小さいサイズであればスループット向上のため１枚のガラス基板で複数個分のデバイスを同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化された大きさのガラス基板を加工してから各品種に合ったサイズに小さくし、いずれの場合も一通りの工程を経てからガラスを切断する。
【００４７】
図５、図６は後者の例を示すもので、図５、図６の両図とも上下基板ＳＵＢ１、ＳＵＢ２の切断後を表しており、ＬＮは両基板の切断前の縁を示す。いずれの場合も、完成状態では外部接続端子群Ｔｇ、Ｔｄおよび端子ＣＴＭが存在する（図で上辺と左辺）部分はそれらを露出するように上側基板ＳＵＢ２の大きさが下側基板ＳＵＢ１よりも内側に制限されている。
【００４８】
端子群Ｔｇ、Ｔｄはそれぞれ後述する走査回路接続用端子ＧＴＭ、映像信号回路接続用端子ＤＴＭとそれらの引出配線部を集積回路チップＣＨＩが搭載されたテープキャリアパッケージＴＣＰ（図示せず）の単位に複数本まとめて名付けたものである。各群のマトリクス部から外部接続端子部に到るまでの引出配線は、両端に近づくにつれ傾斜している。これは、パッケージＴＣＰの配列ピッチ及び各パッケージＴＣＰにおける接続端子ピッチに表示パネルＰＮＬの端子ＤＴＭ、ＧＴＭを合わせるためである。
【００４９】
また、対向電極端子ＣＴＭは対向電極ＣＴに対向電圧を外部回路から与えるための端子である。マトリクス部の対向電極信号線ＣＬは、走査回路用端子ＧＴＭの反対側（図では右側）に引き出し、各対向電圧信号線を共通バスラインＣＢで一まとめにして、対向電極端子ＣＴＭに接続している。
【００５０】
透明ガラス基板ＳＵＢ１、ＳＵＢ２の間にはその縁に沿って、液晶封入口ＩＮＪを除き、液晶ＬＣを封止するようにシールパターンＳＬが形成される。シール材は例えばエポキシ樹脂からなる。
【００５１】
配向膜ＯＲＩ１、ＯＲＩ２の層は、シールパターンＳＬの内側に形成される。偏光板ＰＯＬ１、ＰＯＬ２はそれぞれ下部透明ガラス基板ＳＵＢ１、上部透明ガラス基板ＳＵＢ２の外側の表面に構成されている。液晶ＬＣは液晶分子の向きを設定する下部配向膜ＯＲＩ１と上部配向膜ＯＲＩ２との間でシールパターンＳＬで仕切られた領域に封入されている。下部配向膜ＯＲＩ１は下部透明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ１の上部に形成されている。
【００５２】
この液晶表示装置は、下部透明ガラス基板ＳＵＢ１側、上部透明ガラス基板ＳＵＢ２側で個別に種々の層を積み重ね、シールパターンＳＬを基板ＳＵＢ２側に形成し、下部透明ガラス基板ＳＵＢ１と上部透明ガラス基板ＳＵＢ２とを重ね合わせ、シール材ＳＬの開口部ＩＮＪから液晶ＬＣを注入し、注入口ＩＮＪをエポキシ樹脂などで封入し、上下基板を切断することによって組み立てられる。
【００５３】
《表示装置全体等価回路》
表示マトリクス部の等価回路とその周辺回路の結線図を図７に示す。同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。ＡＲは複数の画素を二次元状に配列したマトリクス・アレイである。
【００５４】
図中、Ｘは映像信号線ＤＬを意味し、添字Ｇ、ＢおよびＲがそれぞれ緑、青および赤画素に対応して付加されている。Ｙは走査信号線ＧＬを意味し、添字１、２、３、…、ｅｎｄは走査タイミングの順序に従って付加されている。
【００５５】
走査信号線Ｙ（添字省略）は垂直走査回路Ｖに接続されており、映像信号線Ｘ（添字省略）は映像信号駆動回路Ｈに接続されている。
【００５６】
ＳＵＰは１つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路やホスト（上位演算処理回路）からのＣＲＴ（陰極線管）用の情報をＴＦＴ液晶表示装置用の情報に交換する回路を含む回路である。
【００５７】
《駆動方法》
図８に本発明の液晶表示装置の駆動波形を示す。対向電圧をＶｃｈとＶｃｌの２値の交流矩形波にし、それに同期させて走査信号Ｖｇ（ｉ−１）、Ｖｇ（ｉ）の非選択電圧を１走査期間ごとに、ＶｇｌｈとＶｇｌｌの２値で変化させる。対向電圧の振幅値と非選択電圧の振幅値は同一にする。映像信号電圧は、液晶層に印加したい電圧から、対向電圧の振幅の１／２を差し引いた電圧である。
【００５８】
対向電圧は直流でもよいが、交流化することで映像信号電圧の最大振幅を低減でき、映像信号駆動回路（信号側ドライバ）に耐圧の低いものを用いることが可能になる。
【００５９】
《蓄積容量Ｃｓｔｇの働き》
蓄積容量Ｃｓｔｇは、 画素に書き込まれた（薄膜トランジスタがオフした後の）映像情報を、長く蓄積するために設ける。本発明で用いている電界を基板面と平行に印加する方式では、電界を基板面に垂直に印加する方式と異なり、画素電極と対向電極で構成される容量（いわゆる液晶容量）がほとんど無いため、蓄積容量Ｃｓｔｇが映像情報を画素に蓄積することができない。従って、電界を基板面と平行に印加する方式では、蓄積容量Ｃｓｔｇは必須の構成要素である。
【００６０】
また、蓄積容量Ｃｓｔｇは、薄膜トランジスタＴＦＴがスイッチングするとき、画素電極電位Ｖｓに対するゲート電位変化ΔＶｇの影響を低減するようにも働く。この様子を式で表すと、次式（2）のようになる。
【００６１】
【数２】
ΔＶｓ＝｛Ｃｇｓ／（Ｃｇｓ＋Ｃｓｔｇ＋Ｃｐｉｘ）｝×ΔＶｇ………………………（２）
ここで、Ｃｇｓは薄膜トランジスタＴＦＴのゲート電極ＧＴとソース電極ＳＤ１との間に形成される寄生容量、Ｃｐｉｘは画素電極ＰＸと対向電極ＣＴとの間に形成される容量、ΔＶｓはΔＶｇによる画素電極電位の変化分いわゆるフィードスルー電圧を表す。この変化分ΔＶｓは液晶ＬＣに加わる直流成分の原因となるが、保持容量Ｃｓｔｇを大きくすればする程、その値を小さくすることができる。液晶ＬＣに印加される直流成分の低減は、液晶ＬＣの寿命を向上し、液晶表示画面の切り替え時に前の画素が残るいわゆる焼き付きを低減することができる。
【００６２】
《ブラックマトリクス》
図１に示すように、上部透明ガラス基板ＳＵＢ２の液晶側の面にはブラックマトリクスＢＭが形成されている。
【００６３】
このブラックスマトリクスＢＭは、この実施例では、薄膜トランジスタＴＦＴの外来からの光の照射を遮光するためと、表示のコントラストを良好にするために設けられている。
【００６４】
図２には、下部透明ガラス基板ＳＵＢ１の画素領域との関係でブラックマトリクスＢＭの形成領域を図示し、画素領域の中央部を除く周辺に形成され、これにより前記薄膜トランジスタＴＦＴを覆うとともに、隣接する他の画素領域とを画すようにして形成されている。
【００６５】
すなわち、ブラックマトリクスＢＭは、各画素領域において、周辺を除く中央部に開口が形成さるようにして形成されている。
【００６６】
このブラックマトリクスＢＭは、例えば樹脂材に黒色顔料を含有した絶縁性のものであってもよく、また、遮光がなされる金属層であってもよい。
【００６７】
《カラーフィルタ》
図１に示すように、上部透明ガラス基板ＳＵＢ２の液晶側の面には、前記ブラックマトリクスＢＭの開口を覆うようにしてカラーフィルタＦＩＬが形成されている。
【００６８】
このカラーフィルタＦＩＬは、赤色（Ｒ）、緑色（Ｇ）、および青色（Ｂ）のものから構成され、それぞれの色のカラーフィルタＦＩＬは映像信号線ＤＬと平行に配列される各画素に共通になっており、走査信号線ＧＬの延在方向に、例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の順に繰り返されて形成されている。
【００６９】
すなわち、走査信号線ＧＬの延在方向に配列される赤色（Ｒ）フィルタの画素、緑色（Ｇ）フィルタの画素、青色（Ｂ）フィルタの画素の３つの画素によって、カラー表示の一画素としての機能を有するようになっている。
【００７０】
そして、この実施例では、この各フィルタＦＩＬにおいて、画素電極ＰＸおよび対向電極ＣＴと対向する部分において、凹陥部ＤＮＴが形成されている。
【００７１】
ここで、フィタルにＦＩＬ形成された凹陥部ＤＮＴとは、その底部において、下地基板である上部透明ガラス基板ＳＵＢ２の面が露出されるようにして形成されたものであってもよく、いまだある程度の厚さでフィルタＦＩＬを残存して形成されたものであってもよい。
【００７２】
後述するように、フィルタＦＩＬに凹陥部ＤＮＴを形成するのは、この凹陥部ＤＮＴの形成部分において、他の部分よりも液晶ＬＣの層厚を大きく確保せんとするためであるからである。
【００７３】
そして、フィルタＦＩＬに形成される凹陥部の幅は対応する画素電極ＰＸおよび対向電極ＣＴの幅よりも小さくすることが好ましい。
【００７４】
換言すれば、平面的に観て、画素電極ＰＸおよび電極ＣＴによってフィルタＦＩＬの凹陥部ＤＮＴが覆われるようにすることが好ましい。
【００７５】
このようにしない場合、バックライト（例えば下部透明ガラス基板ＳＵＢ１の背面に配置される）側からの光がカラーフィルタＦＩＬを介さないで上部透明ガラス基板ＳＵＢ２（観察側）へ照射される畏れがあるからである。
【００７６】
このカラーフィルタＦＩＬは、例えば上部透明ガラス基板ＳＵＢ２の液晶側の面に対応する色の顔料を含ませた樹脂層等を形成した後に、フォトリソグラフィ技術による選択エッチングによって前記凹陥部を形成することになるが、エッチングされないフィルタ部の前記凹陥部ＤＮＴへの末広がり状のテーパが形成されないことが好ましい。
【００７７】
このテーパ部を通してバックライトからの光が観察側へ照射されると色調が変化するからである。
【００７８】
図２には、下部透明ガラス基板ＳＵＢ１の画素領域との関係でカラーフィルタＦＩＬに形成される凹陥部ＤＮＴを示している。
【００７９】
該凹陥部ＤＮＴは、画素として認識できる領域、すなわち、ブラックマトリクスＢＭの開口部内の画素電極ＰＸおよび対向電極ＣＴの上部に形成すれば充分であり、その他の部分に形成しなくてもよいことはいうまでもない。観察者が認識する画素はブラックマトリクスＢＭの開口内でしかも画素電極ＰＸと対向電極ＣＴの間の領域を透過する光にもとづくからである。
【００８０】
しかし、図９に示すように、該凹陥部を隣接する他の画素領域に及んで形成するようにしてもよいことはもちろんである。このようにした場合、ブラックマトリクスＢＭの開口部内において、特に、その周辺において中央部と同じように高速応答性を確保できる効果を奏するようになる。
【００８１】
このように構成した液晶表示装置は、その画素領域において、カラーフィルタＦＩＬによる段差が形成され、画素電極ＰＸおよび対向電極ＣＴが形成された部分（領域）のギャップは大きく、画素電極と対向電極との間の部分（領域）のギャップは小さくなることと等価になる。
【００８２】
このことは、模式図である図１０に示すように、下部ガラス基板ＳＵＢ１と上部ガラス基板ＳＵＢ２とのギャップを狭ばめた場合、画素電極ＰＸと対向電極ＣＴとの間の領域においてその効果が得られ、該画素電極ＰＸおよび対向電極ＣＴが形成された領域においてはギャップを大きく維持することができる。
【００８３】
換言すれば、図１０に示すように、画素電極ＰＸと対向電極ＣＴとの間の領域の液晶の層厚（各基板のギャップ）をｄ1、画素電極ＰＸの領域の液晶の層厚をｄ2、対向電極ＣＴの領域の液晶の層厚をｄ3とした場合、ｄ1＜ｄ2＜ｄ3の関係をもつことになる。
【００８４】
液晶内において、縦方向（基板に対して垂直方向）の電界成分は、図１０に示すように、画素電極ＰＸおよび対向電極ＣＴの上方において発生し、ここの部分においてギャップが大きくなっていると、比較的狭い範囲で集中する。換言すれば、縦方向の電界成分は、光透過領域である画素電極ＰＸと対向電極ＣＴとの間の領域にまで侵入することがなく、たとえ侵入しても僅かとなる。
【００８５】
このことから、表示に直接関係する画素電極ＰＸと対向電極ＣＴとの間の領域（換言すれば、表示に寄与する領域）において、縦方向の電界成分の影響をあまり受けないで、そのギャップを狭くすることができるようになる。
【００８６】
従って、応答速度の高速化を図る液晶表示装置を得ることができるようになる。
【００８７】
なお、図１０に示したｄ1、ｄ2、ｄ3は、配向膜ＯＲＩ２が不都合なくラビング処理できるため、次の式（３）、（４）の関係を有することが好適となる。
【００８８】
【数３】
０．５μｍ＜ｄ2−ｄ1＜１．０μｍ  …………………………（３）
【数４】
０．５μｍ＜ｄ3−ｄ1＜１．０μｍ  …………………………（４）
また、これらについて、液晶の屈折率異方性Δｎ（５８９ｎｍ、２９℃）とセルギャップの積Δｎで表すと、通常、高速応答用に使用すると考えられるセルギャップ２〜４ｎｍを想定すると（Δｎ：０．０７１３〜０．１４３）、次の式（５）、（６）のような関係となる。
【００８９】
【数５】
０．０３５＜Δｎｄ2−Δｎｄ1＜０．１４３  ………………（５）
【数６】
０．０３５＜Δｎｄ3−Δｎｄ1＜０．１４３  ………………（６）
上述した各式のｄ1、ｄ2、ｄ3の各関係は、表示領域ＡＲ内にて平均的になされておれば、すなわち、各画素におけるｄ1の平均値、ｄ2の平均値、ｄ3の平均値において上述した関係にあれば充分に本発明の効果を達成することができる。
【００９０】
実施例２．
図１１は、本発明による液晶表示装置の他の実施例を示す断面図で、図１に対応した図となっている。
【００９１】
同図は、上部透明ガラス基板ＳＵＢ２のブラックマトリクスＢＭおよびカラーフィルタＦＩＬを覆って形成され、本来平坦化膜ＯＣとして機能する例えば塗布による樹脂層に凹陥部ＤＮＴを形成することによって、実施例１と同様の効果を図らんとしたものである。
【００９２】
該凹陥部ＤＮＴは画素電極ＰＸおよび対向電極ＣＴの真上に相当する位置に形成され、この部分において、他の部分よりも液晶ＬＣの層厚を大きく確保せんとしている。
【００９３】
この場合の凹陥部ＤＮＴはカラーフィタルＦＩＬに形成された凹陥部ＤＮＴの場合と異なり、特に、その溝幅を対応する画素電極ＰＸあるいは対向電極ＣＴの幅よりも小さくする必要はない。
【００９４】
平坦化膜ＯＣにおいては、カラーフィルタＦＩＬと異なり、その凹陥部の大小によって光学特性にあまり影響を与えないからである。
【００９５】
このことから、例えば図１２に示すように、選択エッチング後の平坦化膜ＯＣにおいて、上部透明ガラス基板ＳＵＢ２側に末広がり状となるテーパが形成されるようになってもよい。
【００９６】
また、この実施例の場合は平坦化膜ＯＣに凹陥部ＤＮＴを形成した構成となっいるが、その凹陥部ＤＮＴの底部がカラーフィルタＦＩＬにまで及んでもよいし、さらに、カラーフィルタＦＩＬの下地層となる上部透明ガラス基板ＳＵＢ２が露出するまでに及んでもよいことはもちろんである。
【００９７】
このようにした場合、画素電極ＰＸおよび対向電極ＣＴ上の液晶ＬＣの層厚と、画素電極ＰＸと対向電極ＣＴの間の領域上の液晶ＬＣの層厚の差を大きくできるようになる。
【００９８】
このことは、液晶ＬＣ内の縦電界の影響を受けることなく、下部透明ガラス基板ＳＵＢ１に対する上部透明ガラス基板ＳＵＢ２のギャップをより狭くでき（換言すれば、画素電極ＰＸと対向電極ＣＴの間の領域上の液晶ＬＣの層厚を小さくでき）、それだけ応答性の高速化を実現できるようになる。
【００９９】
実施例３．
図１３は、本発明による液晶表示装置の他の実施例を示す断面図で、図１に対応した図となっている。
【０１００】
同図は、下部透明ガラス基板ＳＵＢ１側において、凹陥部ＤＮＴを形成した構成となっており、例えばこの実施例では保護膜ＰＳＶに該凹陥部を形成している。
【０１０１】
保護膜ＰＳＶは薄膜トランジスタＴＦＴへの液晶ＬＣの直接の接触を回避し、これにより該薄膜トランジスタＴＦＴの特性の劣化を防止することを主目的とする。このことから、少なくともブラックマトリクスＢＭの開口内の画素領域において凹陥部ＤＮＴを形成することによる不都合はなく、しかも、画素電極ＰＸあるいは対向電極ＣＴに対して大きな位置づれなく該凹陥部ＤＮＴを形成できる効果を有する。
【０１０２】
この場合における凹陥部ＤＮＴも、画素電極ＰＸおよび対向電極ＣＴの上方となる。そして、この実施例の場合、図１３に示すように、画素電極ＰＸおよび対向電極ＣＴは依然として絶縁膜ＧＩあるいは保護膜ＰＳＶによって覆われたままであるが、液晶ＬＣとの直接の接触において特に不都合が生じなければ、それらが露出されるような凹陥部ＤＮＴを形成するようにしてもよいことはいうまでもない（この場合、絶縁膜ＧＩにまで及んで凹陥部が形成されることもある）。
【０１０３】
また、同様の趣旨で、例えば図１６に示すように、透明ガラス基板ＳＵＢ１側の保護膜ＰＳＶ上の画素電極ＰＸと対向電極ＣＴとの間に、凸部ＰＲＪを積極的に形成するようにしてもよい。
【０１０４】
この場合の凸部ＰＲＪは保護膜ＰＳＶと同一の材料、あるいは樹脂層等の他の材料であってもよいことはいうまでもない。
【０１０５】
実施例４．
上述した各実施例では、透明ガラス基板ＳＵＢ１あるいは透明ガラス基板ＳＵＢ２のうちいずれか一方の基板の液晶側の面に凹部あるいは凸部を設けたものである。
【０１０６】
しかし、そのいずれの基板側にも凹部あるいは凸部を設けるようにしてもよいことはいうまでもない。
【０１０７】
図１７は、このようにした構成の一実施例を示した断面図である。このようにした場合、各基板側の凹部の深さあるいは凸部の高さを比較的大きくする必要がないことから、それらの上層として形成される配向膜ＯＲＩ１、ＯＲＩ２の段差の程度が小さくなりラビング処理に不都合をもたらさないという効果を奏するようになる。
【０１０８】
実施例５．
図１４は、本発明による液晶表示装置の他の実施例を示す平面図であり、図２に対応した図となっている。
【０１０９】
同図において、例えばカラーフィルタＦＩＬに形成された凹陥部ＤＮＴは画素電極ＰＸ上に形成され対向電極ＣＴ上には形成されていない構成となっている。
【０１１０】
凹陥部ＤＮＴの形成は、画素電極ＰＸ上および対向電極ＣＴ上に形成される縦電界成分の画素電極ＰＸ上と対向電極ＣＴの間の領域側に及ぼす影響を低減させるために設けることは上述した通りである。
【０１１１】
このため、前記凹陥部ＤＮＴは全ての画素電極ＰＸおよび対向電極ＣＴ上に形成する必要はなく、その数は任意のものであってもよいことはいうまでもない。
【０１１２】
このことから、１つの画素領域内に画素電極ＰＸと対向電極ＣＴの数が多く形成されている場合、一方の側から２つおき、３おき、あるいは４おきに形成されていてもよく、この場合、凹陥部ＤＮＴの形成は画素電極ＰＸ上あるいは対向電極ＣＴ上であってもよい。
【０１１３】
実施例６．
上述した各実施例では、画素電極ＰＸおよび対向電極ＣＴをともに不透明の金属材料で形成したものである。
【０１１４】
しかし、画画素の開口率を向上させるために、これら各電極のうち少なくとも一方を例えばＩＴＯ（Indium-Tin-Oxide）等からなる透明導電材によって形成するものにも適用できることはいうまでもない。
【０１１５】
このような構成の液晶表示装置においても上述したと同様の課題を有するからである。
【０１１６】
実施例７．
上述した各実施例では、画素電極ＰＸおよび対向電極ＣＴをともに直線状のパターンで形成したものである。しかし、画素領域内において画素電極ＰＸと対向電極ＣＴとの間に発生する電界の方向を異ならしめる各領域を形成し、表示面の垂線に対して相対向する方向から観察した場合の色調の変化を防止するために、該画素電極ＰＸおよび対向電極に屈曲部を有するジグザグ形状にするものが知られている（通常、マルチドメイン方式と称されている）。
【０１１７】
この場合においても、本発明を適用できることはいうまでもない。図１５は、このような構成の液晶表示装置の画素構成を示した平面図である。
【０１１８】
画素電極ＰＸおよび対向電極ＣＴがその延在方向に沿ってジグザグ状に形成され、対向電圧信号線ＬＣが画素領域の中央を走行して形成されている場合を除いて前述した図２の構成とほぼ同様となっている。
【０１１９】
この場合、一実施例としてカラーフィルタＦＩＬに凹陥部ＤＮＴを形成する際のそのパターンを同図に示している。
【０１２０】
【発明の効果】
以上説明したことから明らかなように、本発明による液晶表示装置によれば、高速応答化を図ることができるようになる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の画素の一実施例を示す構成図で、図２の１−１線における断面を示した図である。
【図２】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図３】図２の３−３線における断面図である。
【図４】図２の４−４線における断面図である。
【図５】本発明による液晶表示装置の一実施例を示す全体平面図である。
【図６】本発明による液晶表示装置の一実施例を示す全体断面図である。
【図７】本発明による液晶表示装置の一実施例を示す等価回路図である。
【図８】本発明による液晶表示装置の駆動方法の一実施例を示すタイミング図である。
【図９】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図１０】本発明による液晶表示装置の効果を示す模式図である。
【図１１】本発明による液晶表示装置の画素の他の実施例を示す断面図である。
【図１２】本発明による液晶表示装置の画素の他の実施例を示す断面図である。
【図１３】本発明による液晶表示装置の画素の他の実施例を示す断面図である。
【図１４】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図１５】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図１６】本発明による液晶表示装置の画素の他の実施例を示す断面図である。
【図１７】本発明による液晶表示装置の画素の他の実施例を示す断面図である。
【符号の説明】
ＳＵＢ……透明ガラス基板、ＧＬ……ゲート信号線、ＤＬ……ドレイン信号線、ＣＬ……対向電圧信号線、ＰＸ……画素電極、ＣＴ……対向電極、ＴＦＴ……薄膜トラジスタ、Ｃｓｔｇ……蓄積容量、ＰＳＶ……保護膜、ＢＭ……ブラックマトリクス、ＦＩＬ……カラーフィルタ、ＯＣ……平坦化膜、ＬＣ……液晶。
【図１】
0003804910.tif 000002
【図２】
0003804910.tif 000003
【図３】
0003804910.tif 000004
【図４】
0003804910.tif 000005
【図５】
0003804910.tif 000006
【図６】
0003804910.tif 000007
【図７】
0003804910.tif 000008
【図８】
0003804910.tif 000009
【図９】
0003804910.tif 000010
【図１０】
0003804910.tif 000011
【図１１】
0003804910.tif 000012
【図１２】
0003804910.tif 000013
【図１３】
0003804910.tif 000014
【図１４】
0003804910.tif 000015
【図１５】
0003804910.tif 000016
【図１６】
0003804910.tif 000017
【図１７】
0003804910.tif 000018