(57)【特許請求の範囲】
【請求項１】
高電圧デバイスのための駆動回路であって、
ＭＯＳゲートドライバーと、パワー切替回路とからなり、
上記のパワー切替回路は、上記の駆動回路の高電圧部により駆動される第１の高電圧側ＭＯＳゲートトランジスタ及び上記の駆動回路の低電圧部により駆動される第２の低電圧側ＭＯＳゲートトランジスタを備え、上記のＭＯＳゲートドライバーは、第１及び第２のＭＯＳゲートトランジスタに接続され、第１及び第２のＭＯＳゲートトランジスタを交互にオン状態にし、
上記のパワー切替え回路は、第１及び第２のＭＯＳゲートトランジスタの間に電圧出力ノード（Vｏ）を有し、上記の第２ＭＯＳゲートトランジスタは回復ダイオードと固有のインダクタンスＬＳ１、ＬＳ２とを有し、
上記の駆動回路は集積回路であって、駆動回路の高電圧側の電源の第１回路ノードＶｂと駆動ＭＯＳゲートドライバー回路    の第２回路ノードＶＳとの間に接続された共通ノード(COM)と第１コンデンサＣｂを備え、この第２回路ノードＶｓは電圧出力ノードＶｏに接続され、
上記の第１コンデンサＣｂは、共通ノード(COM)と第１回路ノードＶｂとの間に接続された第２充電コンデンサＣＶＣＣ、抵抗体Ｒｂ及びダイオードＤｂを含むブートストラップ回路とを備え、
上記の第１コンデンサＣｂは、最大パルスオン時間にわたって上記の第１ＭＯＳゲートトランジスタの電圧を保持するのに必要な容量を実質的に越えた、高い選択された容量値を有し、この容量値が、固有インダクタンス(ＬＳ１、ＬＳ２)と上記の２つのＭＯＳゲートトランジスタの大きさと種類とに対応して定められ、抵抗体Ｒｂの抵抗値は小さい値に減少される
高パワーデバイスの駆動回路。
【請求項２】
請求項１に記載の駆動回路において、上記の第１コンデンサＣｂは、ＩＲサイズ３「ｋ」型ＩＧＢＴの場合に約０.４７μＦよりも大きい容量を有する駆動回路。
【請求項３】
請求項１に記載された駆動回路において、第２コンデンサＣＶＣＣは、第１コンデンサＣｂの値の少なくとも約１０倍の容量を有する駆動回路。
【請求項４】
請求項１に記載された駆動回路において、抵抗体Ｒｂの抵抗値はできるだけ小さい値に減少される駆動回路。
【請求項５】
請求項４に記載された駆動回路において、抵抗体Ｒｂの抵抗値は約０オームである駆動回路。
【請求項６】
請求項１に記載された駆動回路において、さらに、上記のＭＯＳゲートドライバー回路の共通ノードとパワー切替え回路の共通ノードとの間に接続される、約１から２０オームの範囲内の第２の抵抗体ＲＣＯＭを備える駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＭＯＳゲートデバイスからなるレベルシフト式高電圧駆動回路に関し、より詳細には、転流電流による有害作用に対する高度な耐性を有するＭＯＳゲートデバイスからなる高電圧駆動回路に関する。
【０００２】
【従来の技術】
ＭＯＳゲートデバイスを用いたレベルシフト式高電圧駆動回路(Level shifted high voltage MOSgated device)は、例えば絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）やパワーＭＯＳ電界効果トランジスタのようにブリッジ接続をしたＭＯＳゲートデバイスの駆動回路としてよく知られている。この種のデバイスは型式番号ＩＲ２１ＸＸで販売されていて、高電圧集積回路(HVIC)デバイスであり、何れもブリッジの１本の足ごとに２個のＭＯＳゲートデバイスを駆動するようになっている。図１と図２とに、高速回復ダイオード１２、１３がそれぞれ接続された高電圧側と低電圧側のＩＧＢＴ１０、１１からなるＩＲ２１ＸＸ型駆動回路（例えば、ＩＲ２１５５型駆動回路）２０の典型的な構成を示す。この集積駆動回路２０のピン４、２におけるＨo出力とＬo出力とは、デバイス１０、１１をそれぞれ順次オン・オフ状態にして、出力回路（図示せず）へのパワーの流れを制御する。
【０００３】
【発明が解決しようとする課題】
図１と図２に示した駆動回路の動作について説明する。上側のデバイス１０がオフ状態になると、電流Ｉ10が図３に示すように転流電流Ｉ13となって下側のダイオード１３へ転流する。この転流電流Ｉ13は下側のダイオード１３と直列接続になっている固有のインダクタンスＬS1、ＬS2を介して流れるから、接続点Ｖoにおける電圧が−ＶSとなる。この負電圧が駆動集積回路２０を誤動作させたり、または、破壊したりしている。このような問題は、短絡状態では一層著しい。
【０００４】
本発明の目的は、転流電流による破壊作用に耐えられるように構成した、ＭＯＳゲートデバイスを用いたレベルシフト式高電圧駆動回路を提供することである。
【０００５】
【課題を解決するための手段】
本発明に係る高電圧駆動回路は、ＩＧＢＴやパワーＭＯＳＦＥＴなどのＭＯＳゲート装置を駆動する。この装置においてインダクタンスＬS1、ＬS2を通って転流する電流により生じる負電圧振動の効果は、いくつかの手段で防止される。まず、本発明に係る高パワーデバイスの駆動回路は、ＭＯＳゲートデバイスからなるレベルシフト式高電圧駆動回路であり、ＭＯＳゲートドライバーと、パワー切替回路とからなる。パワー切替回路は、第１及び第２のＭＯＳゲートトランジスタを備える。ＭＯＳゲートドライバーは、第１及び第２のＭＯＳゲートトランジスタに接続され、第１及び第２のＭＯＳゲートトランジスタを交互にオン状態にする。パワー切替回路は、第１及び第２のＭＯＳゲートトランジスタの間に電圧出力ノードを有し、第２ＭＯＳゲートトランジスタは回復ダイオードと固有のインダクタンスＬS1、ＬS2とを備える。上記のＭＯＳゲートドライバーは集積回路であって、ＭＯＳゲート駆動回路の第１回路ノードＶbと第２回路ノードＶSとの間に接続された外部の第１のコンデンサＣbを備え、さらに、第１の共通ノードと、第１の共通ノードと第１ノードＶbとの間に接続された第２のコンデンサＣVCC、抵抗体Ｒb及びブートストラップダイオードＤbを含む直列回路とを備える。さらに、上記のＭＯＳゲートドライバー回路とパワー切替回路とは、第２ノードＶSと電圧出力ノードＶSとの間、及び、第１の共通ノードとパワー切替回路の第２の共通ノードとの間の導線を短くするように、できるだけ近接して接続されており、それによりインダクタンス値ＬS1、ＬS2をそれぞれ減少させる。このように、本発明では、導線の長さを一層短くし、また、ダイオードＤbと共通（ＣＯＭ）接続点（ノード）とをインダクタンス路を減少させるように位置決めすることにより内部固有インダクタンスＬS1、ＬS2が小さな値となるようにデバイスを構成する。
【０００６】
また、外部の第１コンデンサＣbに生ずる電圧を減少させるために、このコンデンサＣbの容量を増加している。第１コンデンサＣbのこの減少により、内部回路に生じる電圧は低下する。好ましくは、第１コンデンサＣbは、最大パルスオン時間にわたって上記の第１ＭＯＳゲートトランジスタの電圧を保持するのに必要な容量を実質的に越えた値を有し、この値が、インダクタンスＬS1、ＬS2と、上記の２つのＭＯＳゲートトランジスタの大きさと種類とにより定まる。好ましくは、第１コンデンサＣbは、ＩＲサイズ３「ｋ」型ＩＧＢＴの場合に約０.４７μＦよりも大きい容量を有する。
好ましくは、内部集積回路の寄生ダイオードＤSが早まってオン状態になることがないようにするために、第２コンデンサＣVCCのサイズを大きくして第２コンデンサＣVCCの電圧をできるだけ変動しないように保持するようにする。大雑把に言えば、第２コンデンサＣVCCの容量は、本システムにおける全ての第１コンデンサＣbの容量全体の少なくとも約１０倍の値でなければならない。
【０００７】
また、ブートストラップ経路における抵抗体Ｒbをできるだけ減少させて、減少した電流が基板ダイオードを流れるようにすることによっても、前述の目的が達成できる。このため、抵抗体Ｒbの抵抗値はできるだけ小さい値に減少され、より好ましくは約０オームである。
好ましくは、基板寄生ダイオードＤSの回路における抵抗値を増加し、コンデンサＣVCCの充電と基板電流とを減少させるために、第２の抵抗体ＲCOMを用いる。この抵抗体ＲCOMは、ＭＯＳゲートドライバー回路の共通ノードとパワー切替え回路の共通ノードとの間に接続され、約１から２０オームの範囲内の抵抗値を備える。
【０００８】
【発明の実施の形態】
以後、添付図面を参照しながら本発明の好ましい実施の形態を説明する。まず、本発明が解決しようとする問題点がよりよく理解できるようにするために、関係のある回路構成部品と著しい寄生部品を示した図４を参照する。
【０００９】
図４に示す本実施形態の高電圧駆動回路は、ＭＯＳゲートドライバーと、パワー切替回路とからなる。集積回路２０は、上側のドライバーと下側のドライバーを備え、さらに、寄生基板ダイオードＤs（２０）が上下のドライバーの間に生じる。上側のドライバーは、第１ノードＶbに接続され、下側のドライバーは、共通のノードＣＯＭ（３６）に接続される。パワー切替回路は、第１のＭＯＳゲートトランジスタ（１０）と第２のＭＯＳゲートトランジスタを備える。第２ＭＯＳゲートトランジスタは回復ダイオードＤp（１３）と固有のインダクタンスＬS1、ＬS2とを備える。ＭＯＳゲートドライバーは、第１と第２のＭＯＳゲートトランジスタに接続され、第１及び第２のＭＯＳゲートトランジスタを交互にオン状態にする。ＭＯＳゲートドライバーは集積回路であって、さらに、第１の共通ノードＶCOMと、第１の共通ノードＶCOMと第１ノードＶbとの間に直接に接続された充電コンデンサＣVCC（２６）、抵抗体Ｒb（４０）及びダイオードＤb（２２）を備え、さらに、ＭＯＳゲート駆動回路の第１ノードＶbと第２ノードＶS（３８）との間に接続された外部コンデンサＣb（２８）を備える。外部コンデンサＣb（２８）は、最大パルスオン時間にわたって第１ＭＯＳゲートトランジスタの電圧を保持するのに必要な容量を実質的に越えた値を有し、この値は、インダクタンスＬS1、ＬS2と、２つのＭＯＳゲートトランジスタの大きさと種類とにより定まる。パワー切替え回路は、第１及び第２のＭＯＳゲートトランジスタの間に電圧出力ノードＶoを有する。上述のＭＯＳゲートドライバー回路とパワー切替回路とは、第２ノードＶS（３８）と電圧出力ノードＶ0との間、及び、第１の共通ノードＣＯＭ（３６）とパワー切替回路の第２の共通ノードとの間の導線を短くするように、できるだけ近接して接続されており、それによりインダクタンス値ＬS1、ＬS2をそれぞれ減少させる。
【００１０】
図４に示した回路構成部品には、ブートストラップダイオードＤb（２２）とコンデンサＣVCC（２６）とが含まれている。また、集積回路の寄生基板ダイオードＤSと入力コンデンサＣVCC（２６）も含まれている。Ｖoが−ＶSとなった時の故障モードには二種ある。
【００１１】
先ず第１故障モードについていえば、図４に示したブートストラップダイオードＤb（２２）が導通し始めてコンデンサＣb（２８）を充電する。もしコンデンサＣb（２８）の充電電圧が上側のドライバー（ツェナーダイオード３０として図示）における規格アバランシ値を超えると、その電圧により集積回路２０が破壊される。もう一つの第２故障モードでは、ブートストラップコンデンサＣb（２８）は、寄生基板ダイオードＤS（２４）を介しても充電される。もしこのダイオードＤS（２４）に著しい電流が流れると、集積回路２０が誤動作するか、破損するか、又は破壊される。
【００１２】
従来では、インダクタンスＬS1とＬS2を増大させる回路配置について十分な注意が払われるようなことはなかった。さらに、コンデンサＣbは、電圧の蓄積を減少させるためでなく、最大パルスオン時間にわたって駆動回路の電圧を保持するに適した大きさになっていた。
【００１３】
前述の問題に対する従来の解決策では、電流制限抵抗をブートストラップ路に設けたり、抵抗３２などの抵抗と、ダイオード３４（図５）などの高電圧ダイオードを追加したりして、−ＶSの量を制限している。ところが、これではゲート電圧にスパイクが生じ、そのために別に高電圧ダイオードが必要となっている。
【００１４】
本発明では下記のように構成している。
（ａ）インダクタンスを短くすると共に、インダクタンス路を短くするように図４においてＶsノード３８と「ＣＯＭ」ノード３６とを位置決めすることにより、インダクタンスＬS1、ＬS2のそれぞれの値を減少させている。
【００１５】
（ｂ）コンデンサＣb（２８）の値を、図６に示したように、容量電圧を減少した値へと上昇させるように増加させる。サイズ３のＩＧＢＴダイ（カリフォルニア州エル・セグンド所在のインターナショナル・レクチファイヤー・コーポレーションから入手可能）の場合では、ＩＭＳ基板上に部品を配置するにあたり、０.４７μＦのコンデンサを用いるのが好ましい。外部コンデンサＣbは、ＩＲサイズ３「ｋ」型ＩＧＢＴの場合に約０.４７μＦよりも大きい容量を有することが望ましい。
【００１６】
（ｃ）ブートストラップ充電時にＶcc電圧が下降(dip)すると集積回路の内部ダイオードＤS（２４）がより早くオン状態になるので、コンデンサＣVCC（２６）の大きさを、Ｖcc電源電圧（図４）をできるだけ「一定に」（stiff）保持できるように増大させている。好ましくは、コンデンサＣVCC（２６）の値としては、システムにおける全てのＣbコンデンサの合計容量の少なくとも約１０倍が望ましい。
【００１７】
（ｄ）ブートストラップ路における抵抗体Ｒb（４０）の抵抗値はできるだけ減少させている。抵抗体Ｒb（４０）はコンデンサＣb（２８）の充電を制限しているが、制限しないと、増加した電流が寄生基板ダイオードを介して流れ、そのために誤動作状態が発生する。この抵抗値は、できるだけ小さいことが好ましく、特に０オームであることが望ましい。
【００１８】
（ｅ）基板ダイオードＤS（２４）の経路における抵抗値を増加させるため、さらに、他の抵抗体ＲCOM（４０）が、図４に示した回路線４１に、すなわち、ＭＯＳゲートドライバー回路の共通ノードとパワー切替回路の共通ノードとの間に接続する。この抵抗体ＲCOM（４２）は、コンデンサＣb（２６）と基板電流をも減少させる。抵抗体ＲCOMは、約１オームから２０オームの範囲内の抵抗値を有する。
【図面の簡単な説明】
【図１】  一対の高電圧デバイスを駆動するように接続した従来のドライバー回路を示す概略図である。
【図２】  図１に示した回路の動作を示す回路図である。
【図３】  上側のトランジスタ装置がオフ状態になったときでの転流電流路を示す概略図である。
【図４】  本発明の実施の形態の回路図である。
【図５】  本発明の別の特徴を示す回路図である。
【図６】  大容量のときにコンデンサのピーク電圧が減少されていることを示すために、異なった容量でのコンデンサ電圧をプロットしたグラフである。
【符号の説明】
２０    集積回路
２２    ブートストラップダイオード
２４    寄生基板ダイオード
２６    コンデンサ
２８    コンデンサ
３４    高電圧ダイオード
４０    抵抗
４２    抵抗
【図１】
0003762491.tif 000002
【図２】
0003762491.tif 000003
【図３】
0003762491.tif 000004
【図４】
0003762491.tif 000005
【図５】
0003762491.tif 000006
【図６】
0003762491.tif 000007