(57)【特許請求の範囲】
【請求項１】
供給される変換すべきディジタルコードに従って状態が制御される各自のスイッチを介してディジタル-アナログ変換器の出力端子を形成する共通結合点に接続される複数の電流源を含んでいるディジタル-アナログ変換器において、該ディジタル-アナログ変換器は更に対応する複数のダミー電流源を含んでおり、これらのダミー電流源はほぼ零電流を発生するが、それらの対応する電流源の関連するキャパシタンスとほぼ等しい関連するキャパシタンスを有し、これらのダミー電流源の各々が別の各自のスイッチを介して前記共通結合点に接続されており、これらの別の各自のスイッチの各々の状態は供給される前記ディジタルコードの論理補数に従って制御されることを特徴とするディジタル-アナログ変換器。
【請求項２】
前記の全電流源が同じ値を有していることを特徴とする請求項１記載のディジタル-アナログ変換器。
【請求項３】
各電流源がバイアス電位源に接続されたゲート電極を有しているＭＯＳＦＥＴを具えていることを特徴とする請求項１記載のディジタル-アナログ変換器。
【請求項４】
各電流源がバイアス電位源に接続されたゲート電極を有しているＭＯＳＦＥＴを具えていることを特徴とする請求項２記載のディジタル-アナログ変換器。
【請求項５】
前記ダミー電流源が前記対応する電流源のＭＯＳＦＥＴと同じ寸法を有する別のＭＯＳＦＥＴを具え、該別のＭＯＳＦＥＴが非導通になるようにバイアスされていることを特徴とする請求項３記載のディジタル-アナログ変換器。
【請求項６】
前記ダミー電流源が前記対応する電流源のＭＯＳＦＥＴと同じ寸法を有する別のＭＯＳＦＥＴを具え、該別のＭＯＳＦＥＴが非導通になるようにバイアスされていることを特徴とする請求項４記載のディジタル-アナログ変換器。
【請求項７】
請求項１〜６のいずれかに記載のディジタル-アナログ変換器を含んでいるシグマ・デルタアナログ-ディジタル変換器。
【請求項８】
差動アナログ電流入力を変換するためのシグマ-デルタアナログ-ディジタル変換器であって、第１及び第２ディジタル-アナログ変換器を含み、各ディジタル-アナログ変換器が請求項１〜６のいずれかに記載されているディジタル−アナログ変換器であることを特徴とするシグマ・デルタアナログ-ディジタル変換器。
【発明の詳細な説明】
本発明はディジタル-アナログ変換器に関するものである。本発明は更にアナログ-ディジタル変換器にも関するものである。本発明は、これに限定されないが、シグマデルタ変換器における特別の応用にも関するものである。
シグマデルタアナログ-ディジタル（Ａ／Ｄ）変換器においては、ディジタル-アナログ（Ｄ／Ａ）変換器がフィードバックループを完成するために必要とされる。このＤ／Ａ変換器の線形性動作が全システムの総合線形性を決定することが知られている。多くのシステムにおいて、伝達関数を理想的にする必要があるため、量子化を１ビット精度で行って線形性問題の可能性を回避している。
多ビット量子化によるシグマデルタＡ／Ｄ変換器においては、線形性の問題が大きな重要性を持つ。信号量の大きさを決定する素子は、Ｄ／Ａ変換器の静的線形性を設定するので、高い精度で規定する必要がある。トランジスタや抵抗寸法、コモンセントロイドレイアウトの最適選択のようなファクタをこの静的線形性の最適化のために用いることができる。
切換電流シグマデルタＡ／Ｄ変換器においては、そのフィードバックＤ／Ａ変換器が、その信号出力を雑音整形フィルタ内の第１積分器（またはことによると微分器）の入力端子に供給する。すなわち、入力電流とフィードバック電流の信号加算が簡単なワイヤ接続により達成される。このような切換電流回路には、主として加算結合点における総合負荷キャパシタンスと記憶ＭＯＳトランジスタのｇmとにより形成される時定数のために常に整定誤差がある。この点が記憶セルの設計及び編成において通常考慮される。整定誤差の割合と入力信号との間に非線形な関係があり得るので、整定誤差は理想的には絶対項において極めて小さくする必要がある。整定誤差のこのような変化は信号の歪みとして顕著と成る。
電流モードＤ／Ａ変換器に対する最も好適な例は、適切にバイアスされたＭＯＳトランジスタを具える電流源（又はシンク）を用い、これらのトランジスタを供給されるディジタルコードの制御のもとで電流加算結合点に選択的にスイッチするものである。これらの電流源の各々は、主としてそのＭＯＳトランジスタのドレイン−バルクキャパシタンスのために、大地に対して寄生キャパシタンスを有している。その結果として、加算結合点（Ａ／Ｄ変換器の入力結合点も形成する）における全キャパシタンスは、供給されるディジタルコードの関数になる。それ故、第１積分器の整定時間に対応する変化を生じ、従って記憶された信号にコード依存整定誤差を生ずる。これは、特に、整定時間が許容サンプリング誤差とある程度の精度で交換（トレードオフ）される高いサンプリングレートに対して最適化された設計において歪みの重大な危険性を与える。
理想的状態においては、入力結合点におけるキャパシタンスは絶対最小値に維持すべきであるが、そうするためには非常に小さいトランジスタの使用を必要とし、他のトレードオフが問題になるため、この方法は全く採用不可である。
本発明の目的は、量子化過程における入力信号の歪みが低減される、シグマデルタアナログ-ディジタル変換器を提供することにある。本発明の他の目的は、コード依存誤差が低減されるディジタル-アナログ変換器を提供することにある。
本発明は、供給される変換すべきディジタルコードに従って状態が制御される各自のスイッチを介してディジタル-アナログ変換器の出力端子を形成する共通結合点に接続される複数の電流源を含んでいるディジタル-アナログ変換器において、該ディジタル-アナログ変換器は、更に、対応する複数のダミー電流源を含んでおり、これらのダミー電流源はほぼ零電流を発生するが、それらの対応する電流源の関連するキャパシタンスとほぼ等しい関連するキャパシタンスを有し、これらのダミー電流源の各々が別の各自のスイッチを介して前記共通結合点に接続されており、これらの別の各自のスイッチの各々の状態は供給される前記ディジタルコードの論理補数に従って制御されることを特徴とする。
本発明で採用する手段によれば、変換されるべきディジタルコードと無関係にほぼ一定のキャパシタンスを加算結合点に有するＤ／Ａ変換器が得られる。従って、シグマデルタＡ／Ｄ変換器において瞬時ディジタルコードによる整定誤差の変化が生ぜず、既知の負荷キャパシタンスに対する切換電流記憶セルにおけるトレードオフを最適化することが可能になる。
一実施例では、全ての電流源が同じ値を有するものとし得る。この構成は量子化器により自然に生成されるサーモメータコードで直接動作できるので、多ビットシグマデルタ変換器に便利である。
各電流源はバイアス電位源へ接続されたゲート電極を有するＭＯＳＦＥＴを具えものとし得る。この場合には、このＤ／Ａ変換器が共通基準からバイアスされる複数の単位寸法化されたＭＯＳトランジスタを都合よく具えているので、複数の同一電流をディジタル的に制御されるスイッチを介して出力端子へ加えることができる。
ダミー電流源は対応する電流源ＭＯＳＦＥＴと同じ寸法を有する別のＭＯＳＦＥＴを具え、この別のＭＯＳＦＥＴは非導通になるようにバイアスされているものとすることができる。
電流源ＭＯＳＦＥＴと同じ寸法及び特性を有するＭＯＳＦＥＴの形のダミー電流源を設けると、密接に整合する寄生キャパシタンスが得られる。これらのダミー電流源を集積回路内の電流源に隣接して形成する場合には、プロセス変動の影響は同一になるため両キャパシタンスの正確な整合が得られる。
本発明は更にこのようなディジタル-アナログ変換器を含んでいるシグマ-デルタアナログ-ディジタル変換器を提供する。このＡ／Ｄ変換器は差入力電流を処理するように構成してもよく、第１及び第２のＤ／Ａ変換器を含んでもよい。
このＡ／Ｄ変換器が信号処理のために切換電流回路を用いる雑音整形器を含む場合、一定の結合点キャパシタンスが記憶セル入力端子へ与えられ、従って結合点キャパシタンスの変化による整定時間のコード依存変化は生じない。
本発明の上述の及び他の特徴と利点は、添付の図面を参照して以下に例示的に説明する本発明の一実施例の記載から明らかになる。
図１は、供給されたディジタルコードに依存するアナログ出力電流値を発生する、本発明によるディジタル-アナログ変換器を概略図で示している。図１に示すこのディジタル-アナログ変換器は、基準電流Ｉrefを供給する電流源１を具え、この電流源は供給線ＶddとＮチャネル電界効果トランジスタＴrefのドレイン及びゲート電極との間に接続されている。このトランジスタＴrefのソース電極は供給線Ｖssに接続されている。このトランジスタＴrefのゲート電極は複数のトランジスタＴ0,Ｔ1,…, Ｔnのゲート電極に接続されている。トランジスタＴ0〜Ｔnのソース電極は供給線Ｖssに接続されており、一方それらのドレイン電極は、ディジタル-アナログ変換器の出力端子３に接続されている線２へ、各自のスイッチＤ0,Ｄ1,…, Ｄnを介して接続されている。別の電流源４がバイアス及び電流オフセットとして働くように供給線Ｖddと前記の線２との間に接続されているために、全出力電流はいずれの方向にもなり得る。
別の複数のトランジスタ
0003850038.tif 000002
は、前記の供給線Ｖssに接続されたゲート及びソース電極を有している。トランジスタ
0003850038.tif 000003
のドレイン電極は前記の線２へ各自のスイッチ
0003850038.tif 000004
を介して接続されている。
トランジスタＴ0〜Ｔnから成る電流源の各々は、主としてドレイン−バルクキャパシタンスのために、大地に対して寄生キャパシタンスＣ0〜Ｃnをそれぞれ有している。最初に、トランジスタ
0003850038.tif 000005
とスイッチ
0003850038.tif 000006
との寄与を無視すると、出力端子３における総合キャパシタンスはディジタルコードのほぼ線形な関数となる。このような出力端子が切換電流積分器の入力端子に接続された場合、その結果としてこの積分器の整定時定数に変化を生じ、従って記憶される信号にコード依存整定誤差を生じる。これは、特に、整定時間が許容サンプリング誤差とある程度の精度で交換（トレードオフ）される高いサンプリングレートに対して最適化された設計において歪みの重大な危険性を与える。それ故、出力端子３における出力キャパシタンスは理想的には絶対最小値に維持すべきである。しかし、これは線形性の問題よりも優先すべきではなく、従って、出力キャパシタンスがディジタルコードと無関係に一定である変換器が有利である。その理由は、この場合には瞬時ディジタルコードによる整定誤差の変化がなく、その結果として既知の負荷キャパシタンスに対する切換電流記憶セルにおけるトレードオフを最適化することが可能になるからである。
このような一定出力キャパシタンスの提供を可能にするために、別のトランジスタ
0003850038.tif 000007
とスイッチ
0003850038.tif 000008
とが設けられる。トランジスタ
0003850038.tif 000009
は、キャパシタンスＣ0〜Ｃnとほぼ等しい関連するキャパシタンス
0003850038.tif 000010
を有している。スイッチ
0003850038.tif 000011
はスイッチＤ0〜Ｄnを動作させる２進コードの反転２進コードにより動作される。従って、任意の瞬時において同じ総合キャパシタンスが出力端子３に見られることになる。トランジスタ
0003850038.tif 000012
はＤ／Ａ変換器の電流出力に何の寄与も与えないこと明らかである。それは、これらのトランジスタは非導通であるがそれらの関連するキャパシタンスが出力端子３に一定の総合キャパシタンスを与えるべく選択的に接続されるからである。
このようなディジタル-アナログ変換器はシグマデルタディジタル-アナログ変換器装置に用いることができる。図２は本発明によるシグマデルタアナログ-ディジタル変換器を示している。図２に示されたように、この変換器は入力信号が供給される入力端子20を有し、この入力端子は加算回路21の第１入力端子に接続される。ディジタル-アナログ変換器22の出力端子は加算回路21の第２入力端子に接続されている。このディジタル-アナログ変換器22は図１に示されたディジタル-アナログ変換器の形態をなす。加算回路21の出力は雑音整形器23へ供給され、その出力が量子化器24に供給される。量子化器２４の出力は、ディジタル-アナログ変換器22の入力端子へ供給されるとともに、出力ディジタルコードとして出力端子25に供給される。雑音整形器23は例えば切換電流積分器から成ってももい。既知のように、切換電流積分器は加算回路21からの出力電流をサンプリングし得る入力部を有している。
図３は入力信号とディジタル-アナログ変換器の出力と雑音整形器との間のインターフェースを更に詳細に示している。入力20が電流加算結合点21の第１入力端子へ供給され、一方ディジタル-アナログ変換器22の出力が電流加算結合点21の第２入力端子へ供給される。電流加算結合点21からの出力が雑音整形器23の入力端子へ供給される。図３に示されているように、雑音整形器23の入力部はクロック信号の第１位相中に入力をサンプリングする切換電流メモリセルを具えている。雑音整形器23の入力回路として示された特定の種類の電流メモリセルは特開平6-236697号公報に記載されており、Ｓ21電流メモリセルと一般に呼ばれている。高周波数成分を有する入力電流信号を処理するときは、電流メモリセルへ加えられるクロック信号は更に高い周波数が必要とされ、従って電流メモリセルへの電流の整正時間が対応して短くなる。従って、一定の整正時間が電流入力の大きさに無関係に達成されるように一定の容量性負荷がこの入力端子に接続されることが重要である。電流加算回路網21は、入力電流とディジタル-アナログ変換器22と出力電流が供給される単なる結合点からなり、該結合点から流れ出る電流が雑音整形器23の入力端子に流れ込むものとすることができる。
本発明の範囲から逸脱することなく種々の変更をこの装置に対して加えることができる。例えば、例えば電流源の出力インピーダンスを増大するためにもっと複雑な電流源を縦続接続して用いることができる。図示された実施例においては、電流源はもっと厳密に電流シンクと見なすことができる。雑音整形器に供給される電流は、電流シンクのどれかがスイッチＤ0〜Ｄnによって線２へスイッチされることによりシンクされる電流が差し引かれる電流源によって発生される。この回路は、切換電流源が供給線Ｖddへ接続されたＰチャネル電界効果トランジスタから成り、対応する電流シンク４がＮチャネル電界効果トランジスタからなるものとすることにより、反転することが可能であることが勿論である。
高調波歪みの低減の点からみて差動動作の既知の利点を与える差動型のこのようなアナログ-ディジタル変換器を構成することも可能である。このような差動型が図４に図示されており、変換されるべき差動アナログ電流が入力端子20+及び20-へ加えられる。この例では３ビット変換器である２個のディジタル-アナログ変換器22+及び22-が、加算回路21+及び21-への他の入力を発生する。これらの加算回路21+及び21-の出力端子が、雑音整形器23の入力部を形成する差動切換電流積分器回路への電流入力を発生する。
相互コンダクタンス段の応答は雑音整形器の入力端子に与えられるキャパシタンスにより影響されるので、雑音整形器２３は切換電流技術を用いて構成する必要はない。
この開示を読むことにより、当業者に他の変更が可能であること明らかである。このような変更は、アナログ-ディジタルあるいはディジタル-アナログ変換器及びそれの構成部品の設計及び使用において公知の他の特徴を含んでよく、更にここに記載された特徴の代わりに、あるいはこれに付加する他の特徴を含んでもよい。更に、個々に明示的に又は暗示的に開示した如何なる新規な特徴または特徴の組み合わせも、それがこの特許請求の範囲に記載された発明と同一である否かにかかわらず、本発明が解決すべき技術的課題の一部又は全部を解決するかしないにかかわらず、この出願の開示の範囲に含まれるものと解されるべきである。本出願人はここに、この出願又はこの出願から導出されたあらゆる別の出願の継続中に、前記の特徴及び／又は特徴の組み合わせについて新しい特許請求の範囲を提出することがありうることを明記する。
【図面の簡単な説明】
図１は本発明によるディジタル-アナログ変換器の一実施例の回路図であり、
図２は本発明によるアナログ-ディジタル変換器の一実施例のブロック線図であり、
図３は図２の変換器に用いられる雑音整形器内の積分器の一部を構成する切換電流メモリセルの一実施例に接続された図１の変換器を示し、且つ
図４は差入力電流をディジタル信号に変換するための装置を示す図である。
【図１】
0003850038.tif 000013
【図２】
0003850038.tif 000014
【図３】
0003850038.tif 000015
【図４】
0003850038.tif 000016