(57)【特許請求の範囲】
【請求項１】
絶縁性樹脂基材と、その絶縁性樹脂基材に設けられた凹部または開口に嵌合され、かつ固定された半導体素子と、前記絶縁性樹脂基材に設けたバイアホールと、前記絶縁性樹脂基材の第１の表面と半導体素子の表面とを被覆し、かつ前記バイアホールと前記半導体素子の電極パッドのそれぞれの位置に対応した位置に開口部を設けてなる樹脂絶縁層と、前記樹脂絶縁層の表面に沿って形成され、かつ前記開口部を介して前記バイアホールと電極パッドとを電気的に接続する、めっきにより形成された接続配線パターンと、前記絶縁性樹脂基材の第２の表面側に設けられ、前記バイアホールに電気的に接続される導電性バンプと、を有する半導体素子内蔵基板。
【請求項２】
絶縁性樹脂基材と、その絶縁性樹脂基材に設けられた凹部または開口に嵌合され、かつ固定された半導体素子と、前記絶縁性樹脂基材に設けたバイアホールと、前記絶縁性樹脂基材の第１の表面と半導体素子の表面とを被覆し、かつ前記バイアホールと前記半導体素子の電極パッドのそれぞれの位置に対応した位置に開口部を設けてなる樹脂絶縁層と、前記樹脂絶縁層の表面に沿って形成され、かつ前記開口部を介して前記バイアホールと電極パッドとを電気的に接続する、めっきにより形成された接続配線パターンと、前記絶縁性樹脂基材の第２の表面側に設けられ、前記バイアホールに電気的に接続される導電性バンプとを有する半導体素子内蔵基板の複数枚が、積層され、かつ一体化されてなる多層回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を内蔵した回路基板およびその回路基板を積層し、かつ一体化してなる多層回路基板に関するものである。
【０００２】
【従来の技術】
近年、各種電子装置における回路構成の複雑化および電子部品の高密度実装化の要請に応じた、各種の高密度実装構造が提案されている。
たとえば、特開平８−８８４７１においては、絶縁性基板に設けた凹状のキャビティー内に電子部品を内蔵し、絶縁基板の表裏面の少なくとも一方の面に、電子部品に電気的に接続される回路パターンおよび電極部を形成した印刷配線基板を単位として、これらの基板の複数層を絶縁性樹脂を介して積層し、加熱処理により絶縁性樹脂層を硬化させることによって多層化した多層印刷配線基板が開示されている。
【０００３】
上記凹状のキャビティー内に内装固定された半導体素子は、キャビティーを含めた領域に形成された回路パターンに、金属ワイヤによって電気接続された状態で、樹脂によってキャビティー内に封止され、また、上記回路パターンの複数箇所が電極部として構成されるとともに、この電極部上には導電性樹脂層が形成されている。
【０００４】
このように形成された各印刷配線基板は、絶縁性樹脂を介して互いに絶縁状態を保って一体的に接着され多層化されるが、この際には、各印刷配線基板の電極部は、隣接する印刷配線基板の電極部に導電性樹脂を介して電気接続され、これによって、各配線パターン相互が電気接続されるように構成されている。
【０００５】
【発明が解決しようとする課題】
ところで、このような従来の多層印刷配線基板は、凹状のキャビティー内に予め半導体素子等の電子部品を内蔵した印刷配線基板を多層化することができ、平面面積に対する電子部品の実装密度の向上が可能となるが、各印刷配線基板のキャビティー内に形成された回路パターンに半導体素子がワイヤボンディング法によって電気接続されるので、このような接続作業による生産性の低下を招いたり、隣接する各印刷配線基板の配線パターン間の電気接続が導電性樹脂を介して行われるので、半導体素子間の距離が長くなるとともに配線抵抗が大きくなってしまうという問題点がある。
【０００６】
そこで、本発明は、従来技術が抱える上記問題点に鑑みてなされたものであり、その目的とするところは、高密度・薄型化を図り、半導体素子等の電子部品との電気的接続を確実に行うことができるとともに、電子部品から引き出された配線を出来る限り短縮化し、さらにその配線を積層化することができるような構造を有する半導体素子内蔵基板を提供することにある。
【０００７】
本発明の他の目的は、半導体素子内蔵基板の複数個を積層し、かつ一体化してなる、半導体素子等の電子部品の高密度実装化および薄型化を可能とする多層回路基板を提供することにある。
【０００８】
【課題を解決するための手段】
そこで、本発明者は、上掲の目的を実現するために鋭意研究した結果、以下の内容を要旨構成とする本発明に想到した。すなわち、
【０００９】
（１）  本発明の半導体素子内蔵基板は、絶縁性樹脂基材に設けられた凹部または開口に半導体素子を嵌合させ、かつ固定し、絶縁性樹脂基材にバイアホールを形成し、絶縁性樹脂基材の第１の表面と半導体素子の表面とを被覆し、かつバイアホールと半導体素子の電極パッドのそれぞれの位置に対応した位置に開口部を有する樹脂絶縁層を設け、その樹脂絶縁層の表面に沿って、かつ前記開口部を介してバイアホールと電極パッドとを電気的に接続する接続配線パターンをめっきにより形成し、絶縁性樹脂基材の第２の表面側に、バイアホールに電気的に接続される導電性バンプを形成してなることを特徴とする。
【００１０】
上記（１）のような構成によれば、絶縁性基材に設けた凹部または開口内に半導体素子を収容した状態で、他の回路基板とともに積層化を図ることができるので、配線基板の高密度化や半導体チップ間の距離の短縮化を図り、配線の抵抗やインダクタンスに起因する不具合を低減することができ、電気信号を遅延なく高速で伝達することができる多層回路基板の製造に非常に有利となる。
【００１１】
（２）また、本発明の多層回路基板は、上記（１）に記載の半導体素子内蔵基板の複数枚を積層し、その積層された複数枚の基板を一体化することによって製造され、前記半導体素子の電極パッドは、樹脂絶縁層の表面に沿って形成した接続配線パターンを介してバイアホールに電気的に接続され、そのバイアホールは導電性バンプを介して、他の半導体素子内蔵基板に接続されていることを特徴とする。
【００１２】
【発明の実施の形態】
本発明にかかる半導体素子内蔵基板の特徴は、ICチップ等の半導体素子を基板に設けた凹部または開口に嵌合かつ固定させ、他の半導体素子を収容するほぼ同じ構造を有する他の回路基板と共に積層されて、半導体素子間の信号伝達を速やかに行うことができる多層回路基板の製造に好適に用いられる点にある。
【００１３】
すなわち、本発明にかかる半導体素子内蔵基板は、絶縁性樹脂基材に設けられた凹部または開口に半導体素子を嵌合かつ固定させ、絶縁性樹脂基材を貫通する孔内に導電性物質を充填させてバイアホールを形成し、絶縁性樹脂基材の第１の表面と半導体素子の表面とを被覆し、かつバイアホールおよび半導体素子の電極パッドのそれぞれの位置に対応した位置に開口部を有する樹脂絶縁層を設け、その樹脂絶縁層の表面に沿って、かつ前記開口部を介してバイアホールと電極パッドとを電気的に接続する接続配線パターンをめっきにより形成し、絶縁性樹脂基材の第２の表面側にはバイアホールに電気的に接続される導電性バンプを形成してなる。
【００１４】
上記絶縁性基材は、そのほぼ中央部に半導体素子を収容する領域、すなわち、半導体素子のサイズに応じた凹部または開口を有し、そのような半導体素子の収容領域から外側に向かった周辺部には、多数の微細な貫通孔が形成されるとともに、その微細孔には導電性物質が充填されてなるバイアホールが形成され、半導体素子の電極パッドとバイアホールとの電気的接続は、絶縁性樹脂基材の第１の表面および半導体素子の電極パッドを覆って形成され、かつバイアホールおよび半導体素子の電極パッドのそれぞれの位置に対応した位置に開口部を有して形成された樹脂絶縁層の表面に沿ってめっきにより形成された接続配線パターンによって行われる。
【００１５】
また、絶縁性基材の周辺部に設けたバイアホールには隣接する他の基板との電気的接続のための導電性バンプが、絶縁性基材の第２の表面から突出して形成される。
【００１６】
このような半導体素子が内蔵された基板は、他の半導体素子が内蔵されたほぼ同じ構造を有する他の基板と共に積層され、必要に応じて接着剤を介して、加熱プレスされて一体化され、高密度化および高機能化の実現を図ることができる多層回路基板が形成される。
【００１７】
上記多層回路基板内に、演算機能を主として有する半導体素子（ロジックIC）と、メモリー機能を主として有する半導体素子（メモリIC）とを混在させる場合には、放熱性の観点から、たとえば、外層側に、演算機能を主として有する半導体素子（ロジックIC）を内蔵した基板を配置させ、内層側に、メモリー機能を主として有する半導体素子（メモリIC）を実装した基板を配置させ、それらの回路基板を積層し一括して加熱プレスすることによって行われることが望ましい。
【００１８】
上記積層され、かつ一体化された多層化回路基板において、絶縁性樹脂基材に設けた凹部または開口に嵌合かつ固定された半導体素子は、接続配線パターンおよびそれに対応するバイアホールを介して絶縁性樹脂基材の反対側に設けた導電性バンプに接続され、その導電性バンプは、隣接する回路基板の接続配線パターンまたはバイアホールパッドに接続されているので、半導体チップ間の距離の短縮化や、配線抵抗やインダクタンスに起因する不具合が低減されるので、その結果、電気信号の伝達を遅延なく高速で行うことができる。
【００１９】
本発明の回路基板に使用する絶縁性樹脂基材は、有機系絶縁性基材であれば使用でき、具体的には、アラミド不織布−エポキシ樹脂基材、ガラス布エポキシ樹脂基材、アラミド不織布−ポリイミド基材、ビスマレイミドトリアジン樹脂基材、ＦＲ−４、ＦＲ−５から選ばれるリジッド（硬質）の積層基材、あるいは、ポリフェニレンエーテル（ＰＰＥ）フィルム、ポリイミド（ＰＩ）などのフィルムからなるフレキシブル基材から選ばれる１種であることが望ましい。
【００２０】
特に、硬質の絶縁性樹脂基材は、従来のような半硬化状態のプリプレグではなく、完全に硬化した樹脂材料から形成されるので、このような材料を用いることによって、たとえば、絶縁性基材上に銅箔を加熱プレスによって圧着させる際に、プレス圧による絶縁性基材の最終的な厚みの変動がなくなるので、バイアホールの位置ずれを最小限度に抑えて、そのバイアホールのパッド径を小さくできる。
したがって、配線ピッチを小さくして配線密度を向上させることができる。また、基材の厚みを実質的に一定に保つことができるので、後述する充填バイアホール形成用開口をレーザ加工によって形成する場合には、そのレーザ照射条件の設定が容易となる。
【００２１】
上記絶縁性基材の第１の表面に設けるバイアホールパッドは、銅箔等の金属箔を適切な樹脂接着剤を介して絶縁性基材に貼り付け、後述するように、所定の工程を経た後、適切なエッチング処理を施すことによって行われる。
【００２２】
このような絶縁性基材上への銅箔の貼付に代えて、絶縁性基材上に予め銅箔が貼付られた片面銅張積層板を用いることもでき、その銅箔は密着性改善のためにマット処理されていてもよい。この片面銅張積層板は、リジッドな基板であり、扱いやすくコスト的にも最も有利であり、これを使用することが最も好ましい実施の形態である。
また、絶縁性樹脂基材の表面に、金属を蒸着した後、電解めっきを用いて、金属層を形成することもできる。
【００２３】
上記絶縁性樹脂基材の厚さは、１０〜２００μｍ、好ましくは１５〜１００μｍであり、２０〜８０μｍが最適である。これらの範囲より薄くなると強度が低下して取扱が難しくなり、逆に厚すぎると微細なバイアホールの形成および導電性材料による充填が難しくなるからである。
【００２４】
一方、上記銅箔の厚さは、５〜３６μｍ、好ましくは８〜３０μｍであり、１２〜２５μｍがより好適である。その理由は、後述するようにバイアホール形成用開口孔をレーザ加工によって設ける際に、薄すぎると貫通してしまうからであり、逆に厚すぎるとエッチングにより、ファインパターンを形成し難いからである。
【００２５】
バイアホールの開口径は、５０〜２００μｍであることが望ましい。５０μｍ未満では開口内に導電性物質を充填し難くなると共に、接続信頼性が低くなるからであり、２００μｍを超えると、高密度化が困難になるからである。
【００２６】
上記開口内に導電性物質を充填してバイアホールを形成する前に、開口の内壁面に残留する樹脂残滓等を取り除くためのデスミア処理、例えば、酸や過マンガン酸、クロム酸などの酸化剤などに浸漬する化学的除去方法、あるいは、プラズマ放電やコロナ放電などを用いた物理的除去方法によって処理することが接続信頼性確保の点から望ましい。
なお、バイアホール形成用開口はレーザ加工で形成するのが望ましいが、これに限らず、ドリル加工、パンチング加工等の機械的方法で穴開けすることも可能である。
【００２７】
上記デスミア処理を行った開口内に導電性物質を充填してバイアホールを形成する方法には、めっき処理によるめっき充填方法や導電性ペーストの充填による方法がある。
【００２８】
上記めっき充填は、電解めっき処理または無電解めっき処理のいずれによっても行うことができるが、電解めっき処理が望ましい。
【００２９】
電解めっきとしては、例えば、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合金等を使用できるが、特に、電解銅めっきが最適である。
【００３０】
また、めっき処理による導電性物質充填の代わりに、導電性ペーストを充填する方法、あるいは電解めっき処理又は無電解めっき処理によって開口の一部を充填し、残存部分に導電ペーストを充填して行うこともできる。
【００３１】
上記導電性ペーストとしては、銀、銅、金、ニッケル、各種はんだから選ばれる１種または２種以上の金属粒子からなる導電性ペーストを使用できる。
【００３２】
また、上記金属粒子としては、金属粒子の表面に異種金属をコーティングしたものも使用できる。具体的には、銅粒子の表面に金または銀のような貴金属を被覆した金属粒子を使用することができる。
なお、導電性ペーストとしては、金属粒子に、エポキシ樹脂などの熱硬化性樹脂や、ポリフェニレンスルフィド（ＰＰＳ）樹脂を加えた有機系導電性ペーストが望ましい。
【００３３】
上記バイアホールパッドは、バイアホール形成用開口に導電性物質を充填した後、絶縁性基材に貼付された銅箔を適切なエッチング処理することによって、各バイアホール開口位置に対応して設けることが望ましい。
【００３４】
すなわち、銅箔面に感光性ドライフィルムを貼付するか、液状感光性レジストを塗布した後、バイアホール開口よりも若干口径の大きいパッドパターンを有するマスクを載置し、露光・現像処理することによってめっきレジスト層を形成した後、エッチングレジスト非形成部分の銅箔をエッチング処理することによって形成される。
【００３５】
このようなエッチング処理に際して、絶縁性基材の第２の表面はポリエチレンテレフタレートフィルム（PETフィルム）等のエッチング保護フィルムで被覆し、バイアホール形成用開口に充填した導電性金属が腐食されないようにすることが望ましい。
【００３６】
本発明にかかる半導体素子内蔵基板において、上記バイアホールは絶縁性基材の中央部から外側に向った周辺部に設けられ、一方、絶縁性基材のほぼ中央部には半導体素子を収容するための実装領域として凹部または貫通孔が形成されている。
このような実装領域は、半導体素子のサイズおよび厚さに応じて設けられ、半導体素子は凹部または貫通孔内に収容されかつ適切な接着剤によって固定される。
【００３７】
絶縁性基材の凹部または貫通孔内に収容された半導体素子は、その電極パッドを絶縁性樹脂の第１の表面に形成したバイアホールパッドの表面とほぼ同一な平面上にあるような位置で固定されることが望ましく、そのような位置関係を保持することによって、後述するような、絶縁性基材の第１の表面および半導体素子表面を覆って設ける樹脂絶縁層に対して、バイアホールパッドおよび電極パッドにそれぞれ対応した位置に設ける開口の深さを一定にすることができ、後述するように、樹脂絶縁層の表面からバイアホールパッドおよび電極パッドに達する開口を形成する際の、露光条件またはレーザ加工条件の設定が容易となるからである。
【００３８】
上記絶縁性基材の第１の表面および半導体素子表面を覆って設ける樹脂絶縁層は、熱硬化性樹脂、熱可塑性樹脂、あるいは熱硬化性樹脂と熱可塑性樹脂の複合体を用いることができる。
【００３９】
熱硬化性樹脂としては、エポキシ樹脂、ポリイミド樹脂、フェノール樹脂、熱硬化性ポリフェニレンエーテル（PPE）などが使用できる。
【００４０】
熱可塑性樹脂としては、フェノキシ樹脂、ポリテトラフルオロエチレン（PTFE）等のフッ素樹脂、ポリエチレンテレフタレート（PET）、ポリスルフォン（PSF）、ポリフェニレンスルフィド（PPS）、熱可塑型ポリフェニレンエーテル（PPE）、ポリエーテルスルフォン（PES）、ポリエーテルイミド（PEI）、ポリフェニレンスルフォン（PPES）、４フッ化エチレン６フッ化プロピレン共重合体（FEP）、４フッ化エチレンパーフロロアルコキシ共重合体（PFA）、ポリエチレンナフタレート（PEN）、ポリエーテルエーテルケトン（PEEK）、ポリオレフィン系樹脂などが使用できる。
【００４１】
熱硬化性樹脂と熱可塑性樹脂の複合体としては、エポキシ樹脂−PES、エポキシ樹脂−PSF、エポキシ樹脂−PPS、エポキシ樹脂−PPESなどが使用できる。
【００４２】
本発明において、半導体素子を収容した絶縁性樹脂基材を覆う樹脂絶縁層としては、所定の加熱条件下において軟化するような樹脂フィルム、たとえば、熱硬化性のポリオレフィン系樹脂またはエポキシ系樹脂を主成分とした樹脂フィルムから形成されることが望ましい。ポリオレフィン系樹脂は、その一つとしてのシクロオレフィン系樹脂を用いることができる。このシクロオレフィン系樹脂は、誘電率および誘電正接が低いので、GHz帯域の高周波信号を用いた場合でも信号の伝播遅延やエラーが起きにくく、さらには、剛性等の機械的特性にも優れるからである。
【００４３】
シクロオレフィン系樹脂としては、２−ノルボルネン、５−エチリデン−２−ノボルネンまたはこれらの誘導体からなる単量体の単独重合または共重合体であることが望ましい。
【００４４】
前記誘導体としては、２−ノルボルネンなどのシクロオレフィンに、架橋を形成するためのアミノ酸残基あるいはマレイン酸変性したもの等が結合したものが挙げられる。
前記共重合体を合成する場合の単量体としては、例えば、エチレン、プロピレンなどがある。その中でも熱硬化性シクロオレフィン系樹脂であることが望ましい。加熱を行って架橋を形成させることにより、より剛性が高くなり機械的特性が向上するからである。
【００４５】
このようなポリオレフィン系樹脂を主成分とする樹脂フィルムは、温度50〜250℃、圧力９．８×１０４〜４．９×１０６Ｐａ、プレス時間1〜120分間の条件で加熱プレスして形成することが好ましい実施の形態である。
【００４６】
上記樹脂絶縁層には、半導体素子の電極パッドとバイアホールパッドとを電気的接続するために、樹脂絶縁層表面からバイアホールパッドおよび電極パッドに達する開口がそれぞれ形成されると共に、それらの開口内壁を含んだ樹脂絶縁層表面に沿って、バイアホールパッドと電極パッドとを電気的に接続する配線パターンが形成されている。
【００４７】
上記開口は、それぞれ電極パッドとバイアホールパッドの大きさに応じた開口径に形成されることが望ましい。
上記樹脂絶縁層を感光性樹脂で形成する場合は、露光、現像処理によって開口を形成し、樹脂絶縁層を熱硬化性樹脂や熱可塑性樹脂で形成する場合は、レーザ照射によって開口を形成する。
このとき、使用されるレーザ光としては、炭酸ガスレーザ、紫外線レーザ、エキシマレーザなどが望ましい。
【００４８】
上記開口を形成した後、必要に応じて樹脂絶縁層の表面を粗化して、その樹脂絶縁層上に形成される接続配線パターンとの密着性を向上させることもできる。
【００４９】
上記配線パターンを無電解めっき処理によって形成する場合には、その樹脂絶縁層の表面に、無電解めっき用の触媒核が付与されるが、一般的な触媒核は、パラジウム−スズコロイドであり、この溶液に基板を浸漬、乾燥、加熱処理して樹脂絶縁層表面に触媒核が固定される。
【００５０】
また、金属核をＣＶＤ、スパッタ、プラズマにより樹脂表面に打ち込んで触媒核とすることができる。この場合、樹脂表面に金属核が埋め込まれることになり、この金属核を中心にめっきが析出して導体層が形成されるため、粗化しにくい樹脂やフッ素樹脂（ポリテトラフルオロエチレン等）のように樹脂と導体層との密着が悪い樹脂でも、密着性を確保できる。
【００５１】
このような金属核としては、パラジウム、銀、金、白金、チタン、銅およびニッケルから選ばれる少なくとも１種以上がよい。なお、金属核の量は、20μｇ／ｃｍ２ 以下がよい。この量を超えると金属核を除去しなければならないからである。
【００５２】
上記バイアホールパッドの表面、半導体素子の電極パッド表面および樹脂絶縁層の表面には、接続配線パターンを形成する薄付け導体層が形成される。この薄付け導体層は、スパッタリングまたは無電解めっき処理によって形成され、それぞれ銅スパッタリングまたは無電解銅めっき処理が好ましい。
【００５３】
上記薄付け導体層上に、感光性ドライフィルムをラミネートした後、露光、現像処理によってめっきレジストを形成し、さらに、電解めっき処理を施して、導体層部分を厚付けすると共に、上記バイアホールパッドに対応する開口および半導体素子の電極パッドに対応する開口をそれぞれめっき充填する。電解めっきは、電解銅めっき処理によって形成されるのが好ましく、その厚みは、５〜３０μｍがよい。
【００５４】
そしてさらに、めっきレジストを剥離した後、そのめっきレジスト下の薄付け導体層を、硫酸−過酸化水素の水溶液、過硫酸アンモニウムや過硫酸ナトリウム、過硫酸カリウムなどの過硫酸塩水溶液、塩化第二鉄や塩化第二銅の水溶液のいずれかをエッチング液として用いたエッチング処理によって溶解除去して、メモリICの電極パッドとバイアホールパッドとを電気的接続する接続配線パターンが、樹脂絶縁層表面に沿って形成される。
【００５５】
上記接続配線パターンは、基板のほぼ中央部に固定される半導体素子の電極パッドから外周部に向かって延設された微細な線幅のパターンで構成され、その厚みが５〜３０μｍであることが望ましく、１２μｍであることが最も好ましい。また、線幅と線間距離との比（Ｌ／Ｄ）は、５０μｍ／５０μｍ〜１００μｍ／１００μｍであることが望ましい。
さらに、配線パターン上に形成されるパッドは、その口径が１５０〜５００μｍであることが望ましく、特に、３５０μｍであることが好ましい。
【００５６】
上記絶縁性樹脂基材の第２の表面に露出するバイアホールに直接的に接続される導電性バンプは、めっき処理または導電性ペーストを印刷することによって形成されることが望ましい。
【００５７】
上記めっき処理による充填は、電解めっき処理または無電解めっき処理のいずれによっても行うことができるが、電解めっき処理が望ましい。
電解めっき処理としては、例えば、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ、Ｃｕ、Ｚｎ、Ｉｎ、Ｂｉ、半田またはスズ合金等を使用できるが、この実施形態においては、電解スズめっき処理が最適である。
【００５８】
上記導電性バンプの高さとしては、３〜３０μｍの範囲が望ましい。その理由は、３μｍ未満では、バンプの変形により、バンプの高さのばらつきを許容することができず、また、３０μｍを越えるとマイグレーションやウイスカーの発生が増加するからである。特に、５μｍの高さとすることが最も好ましい。
【００５９】
また、導電性バンプは、めっき処理の代わりに、メタルマスクを用いたスクリーン印刷によって、導電性ペーストをバイアホール上に印刷することによって形成することもできる。
【００６０】
この導電性ペーストからなるバンプは、半硬化状態であることが望ましい。導電性ペーストは、半硬化状態でも硬く、熱プレス時に軟化した有機接着剤層を貫通させることができるからである。また、熱プレス時に変形して接触面積が増大し、導通抵抗を低くすることができるだけでなく、バンプの高さのばらつきを是正することができるからである。
【００６１】
この他に、例えば、低融点金属であるはんだペーストを印刷する方法や、はんだめっきを行う方法、あるいははんだ溶融液に浸漬する方法によって導電性バンプを形成することができる。
【００６２】
上記低融点金属としては、Ｐｂ−Ｓｎ系はんだ、Ａｇ−Ｓｎ系はんだ、インジウムはんだ等を使用することができる。
【００６３】
上記絶縁性基材の第２の表面には接着剤層が形成されることが望ましく、この接着剤層は、絶縁性基材の第２の表面全体に樹脂を塗布し、乾燥させて、未硬化状態としたものであることが望ましい。
【００６４】
上記接着剤層は、有機系接着剤から形成することが望ましく、その有機系接着剤としては、エポキシ樹脂、ポリイミド樹脂、熱硬化型ポリフェニレンエーテル（ＰＰＥ：Ｐｏｌｙｐｈｅｎｙｌｅｎ  ｅｔｈｅｒ）、エポキシ樹脂と熱可塑性樹脂との複合樹脂、エポキシ樹脂とシリコーン樹脂との複合樹脂、ＢＴレジンから選ばれる少なくとも１種の樹脂であることが望ましい。
ここで、有機系接着剤の溶剤としては、ＮＭＰ、ＤＭＦ、アセトン、エタノールを用いることができる。
【００６５】
上記有機系接着剤である未硬化樹脂の塗布方法は、カーテンコータ、スピンコータ、ロールコータ、スプレーコータ、スクリーン印刷などを使用できる。
上記接着剤層の厚さは、５〜５０μｍが望ましい。接着剤層は、取扱が容易になるため、予備硬化（プレキュア）しておくことが好ましい。
【００６６】
半導体素子を絶縁性基材内に収容してなる本発明にかかる基板の複数枚を、所定方向に積層させ、たとえば加熱プレスによって、それらを一体化して多層回路基板を形成することが望ましい。
【００６７】
本発明にかかる複数の基板の積層・一体化は、たとえば、表層側には、演算機能を主として有する半導体素子（ロジックIC）を内蔵した基板を配置させ、内層側には、メモリー機能を主として有する半導体素子（メモリーIC）を内蔵した基板を配置させ、それらの回路基板を互いに同一方向に積層し、一体化することが望ましい。
【００６８】
また、本発明にかかる多層回路基板は、メモリー機能を主として有する半導体素子（メモリーIC）を内蔵した半導体素子内蔵基板の複数枚を同一方向に積層させ、一体化した後、その一体化した多層回路基板の最も表層側の基板の接続配線パターンの一部をパッドの形態に形成し、そのパッド上に半田バンプを形成し、その半田バンプを介して演算機能を主として有する半導体素子（ロジックIC）をフリップ実装することによって製造することもできる。
【００６９】
上記各基板の積層は、各基板に予め設けた位置決め用孔をＣＣＤカメラ等で光学的に検出し、その位置合わせを行いながら進め、そのような積層体を、５０〜２５０℃の温度で加熱されながら、０．５〜５ＭＰａの圧力でプレスして、すべての回路基板が、１度のプレス成形により一体化される。特に、好ましい加熱温度は、１６０〜２００℃の範囲である。
【００７０】
上記各基板の積層は、すべての基板を同一方向に配向させた状態で一体化した後、最外層の回路基板の接続配線パターンのパッド上に半田体を供給して、半導体素子以外の他の電子部品の実装を可能とすることができる。
そのような積層形態の場合には、最下層に位置する回路基板に対して導電性バンプや接着剤層を形成しないで、積層一体化の後に、バイアホールの直上に導電性バンプを形成することが望ましい。
【００７１】
さらに、導電性バンプを形成した最下層の回路基板に接着剤を塗布し、その接着剤を介して銅箔を圧着した後、適切なエッチング処理によって、パッドを含んだI/O配線パターンを形成させ、その配線パターンのパッド上に、たとえば、ニッケル−金層を形成し、その金−ニッケル層上にはんだボールまたはＴピンを接合して、マザーボードへの接続端子とすることができる。
【００７２】
以下、本発明にかかる半導体素子内蔵基板および多層回路基板の製造方法の一例について、添付図面を参照にして具体的に説明する。
（１）  本発明にかかる半導体チップ実装用回路板を製造するに当たって、ガラス布エポキシ樹脂基材からなる絶縁性樹脂基材１０の片面（以下、絶縁性基材の「第１の表面」と言う）に、銅箔１２が貼付けられたものを出発材料として用いる（図１(a)参照）。
上記絶縁性基材１０および銅箔１２としては、ガラス布エポキシ樹脂基材に銅箔が圧着されてなる片面銅張積層板を用いることが好ましい。
【００７３】
(2)  このような絶縁性基材１０の第１の表面と反対側の表面（以下、「第２の表面」と言う）に、表面に粘着層を設けたポリエチレンテレフタレート（ＰＥＴ）フィルムからなる保護フィルム１３を貼付する。
【００７４】
(3)  ついで、絶縁性基材１０の第２の表面に貼付けられたＰＥＴフィルム１３の上方から、レーザ照射を行って、ＰＥＴフィルム１３を貫通して、絶縁性基材１０の表面から銅箔１２に達する開口１６を形成する（図１(b)参照）。
上記開口１６は、絶縁性基材１０のほぼ中央部を占める半導体チップ実装領域の外側に位置する周辺領域に形成される。
【００７５】
(4)  前記(3)の工程で形成された開口１６の内壁面に残留する樹脂残滓を取り除くために、プラズマ放電や、コロナ放電等を用いたドライデスミア処理を行う。
【００７６】
(5)  次に、絶縁性樹脂基材１０の第１の表面にPETフィルム１４を貼付し、前記(3)でのデスミア処理を終えた基板に対して電解銅めっき処理を施して、バイアホール２０を形成する（図1(c)参照）。
【００７７】
(6)  その後、絶縁性樹脂基材１０の第１の表面に貼付したPETフィルム１４を剥離させるとともに、第２の表面にエッチング保護フィルムとしてのＰＥＴフィルム１５を貼付した後、銅箔１２の不要な部分をエッチング処理によって除去して、バイアホールパッド４０を形成する。
【００７８】
この処理工程においては、先ず、銅箔１２を覆って感光性ドライフィルムレジストを貼付した後、露光、現像処理してエッチングレジスト層２４を形成し（図１(d)参照）、エッチングレジスト非形成部分の銅箔をエッチングして、所定パターンのバイアホールパッド４０を形成する（図１(e)参照）。
このバイアホールパッド４０は、その内径がバイアホール口径とほぼ同様であるが、その外径は、５０〜２５０μｍの範囲に形成されることが好ましい。
【００７９】
(7)  次いで、絶縁性樹脂基材１０の第２の表面に貼付けられたPETフィルム１５を剥離させた後、絶縁性基材のほぼ中央部に、半導体素子２６よりも僅かにサイズの大きい開口（貫通孔）２５を、レーザ照射またはパンチングによって形成し、その開口２５内壁に接着剤を塗布した状態で半導体素子２６を嵌合させて、半導体素子２６を開口２５の内壁に接着・固定する。
その際、半導体素子２６の電極パッド２７の表面が、絶縁性樹脂の第１の表面に形成したバイアホールパッド４０の表面とほぼ同一な平面上にあるように収容される（図１(f)参照）。
【００８０】
(8)  前記半導体素子２６が収容・固定された絶縁性基材の第１の表面上に、所定の加熱条件下において軟化するような樹脂フィルム、たとえば、熱硬化性のポリオレフィン系樹脂またはエポキシ系樹脂を主成分とした樹脂フィルムから樹脂絶縁層３０を形成する（図２(a)参照）。
【００８１】
ポリオレフィン系樹脂は、その一つとしてのシクロオレフィン系樹脂を用いることができる。このシクロオレフィン系樹脂は、誘電率および誘電正接が低いので、GHz帯域の高周波信号を用いた場合でも信号の伝播遅延やエラーが起きにくく、さらには、剛性等の機械的特性にも優れるからである。
このようなポリオレフィン系樹脂を主成分とする樹脂フィルムを、温度５０〜２５０℃、圧力９．８×１０４〜４．９×１０６Ｐａ、プレス時間１〜１２０分間の条件で加熱プレスして、樹脂絶縁層３０を形成する。
【００８２】
(9)  上記(8)において形成された樹脂絶縁層３０の表面に、レーザ照射によって、樹脂絶縁層表面からバイアホールパッド４０および電極パッド２７に達する開口３２、３４をそれぞれ形成する（図２(b)参照）。
【００８３】
(10)  前記樹脂絶縁層３０を形成した絶縁性樹脂基材１０の表面に、金属核をＣＶＤ、スパッタあるいいはプラズマにより打ち込んで触媒核とした後、バイアホールパッド４０の表面、半導体素子２６の電極パッド２７表面および樹脂絶縁層３０の表面に、無電解銅めっき処理によって薄付け導体層（図示せず）を形成する。この無電解銅めっきの厚みは、０．１〜５μｍ、より望ましくは０．５〜３μｍとする。
【００８４】
(11)  上記薄付け導体層上に、感光性ドライフィルムをラミネートした後、露光、現像処理によってめっきレジストを形成し、さらに、電解銅めっき処理を施して、導体層部分を厚付けすると共に、上記バイアホールパッド４０に対応する開口３２および半導体素子２６の電極パッド２７に対応する開口３４をそれぞれ電解銅めっきで充填する。
【００８５】
(12)  そしてさらに、めっきレジストを剥離した後、そのめっきレジスト下の薄付け導体層をエッチング処理により溶解除去すると、メモリIC２６の電極パッド２７とバイアホールパッド４０とを電気的接続する配線パターン４２が、樹脂絶縁層３０表面に沿って形成される（図２(c)参照）。
【００８６】
(13)  前記(12)にて接続配線パターン４２を形成した絶縁性基材１０の第１の表面にＰＥＴフィルム１７を貼付させた後、電解すずめっき処理を施して、バイアホール２０の真上に位置して、導電性バンプ４４を形成する（図２(e)参照）。
【００８７】
(14)  前記(13)にて導電性バンプ４４を形成した絶縁性基材１０の第２の表面に、必要に応じて、エポキシ樹脂からなる接着剤を塗布し、乾燥させて未硬化状態とする（図２(f)参照）。
【００８８】
本発明にかかる半導体素子内蔵基板は、上記(1)〜(13)の工程にしたがって製造されるが、上記未硬化状態の接着剤層４６を形成した後、それらの複数枚を所定方向に積層させ、たとえば、加熱プレスによって一体化して多層回路基板５０を製造する。
【００８９】
４枚の半導体素子内蔵基板５０Ａ、５０Ｂ、５０Ｃおよび５０Ｄを同一方向に順次積層する場合には、たとえば、最上層の半導体素子内蔵基板５０Ｄには、ロジックICが収容・固定され、一方、内層側の半導体素子内蔵基板５０Ａ〜５０Ｃには、メモリーICが収容・固定される。また、最下層の半導体素子内蔵基板５０Ａには、導電性バンプ４４および接着剤層４６を形成しないで、積層・加熱プレスの後に、上記(13)に従った処理を施して導電性バンプ４４を形成する。
【００９０】
図３は、４層に積層された積層体を、1度の加熱プレス成形により一体化してなる多層回路基板を示す。この際、加圧と同時に加熱することで、各回路基板に設けた接着剤層が硬化して、半導体素子内蔵基板５０Ａ〜５０Ｄの間で強固な接着が行われる。
なお、熱プレスとしては、真空熱プレスを用いた。
【００９１】
このように一体化して形成された多層回路基板を構成する最下層の回路基板５０Ａのバイアホール２０上に、導電性バンプ４４を形成する。この際、最上層の回路基板５０Ｄの表面には、ＰＥＴフィルム１９を貼付しておく。
【００９２】
なお、絶縁性樹脂基材１０の第２の表面に予め形成された接着剤層４６に代えて、各回路基板が製造されて後、多層化する段階において、適切な個所に接着剤を塗布し、乾燥化した状態の未硬化樹脂からなる接着剤層として形成することもできる。
【００９３】
上述した実施形態では、４枚の半導体素子内蔵基板５０Ａ〜５０Ｄを順次積層して4層に多層化したが、そのような例に限定されるものではなく、実装する半導体素子の特性、容量、厚み等または絶縁性樹脂基材の種類、厚み等に応じて、３層以下または５層以上の多層化回路基板の製造にも適用できることは勿論のことである。
【００９４】
【実施例】
（実施例１）
（１）  エポキシ樹脂をガラスクロスに含潰させてＢステージとしたプリプレグと、銅箔とを積層して加熱プレスすることにより得られる片面銅張積層板を基板として用いる。絶縁性樹脂基材１０の厚さは５０μｍ、銅箔１２の厚さは、１８μｍとした（図１(a)参照）。
【００９５】
（２）  このような絶縁性基材１０の銅箔１２が貼付けられた第１の表面に、厚さ２２μｍのＰＥＴフィルム１３を貼付ける。上記ＰＥＴフィルムは、厚みが１０μｍの粘着剤層と、厚みが１２μｍのＰＥＴフィルムベースとからなる。
【００９６】
（３）  次いで、ＰＥＴフィルム１３の上方から、パルス発振型炭酸ガスレーザを照射して、ビアホール形成用開口１６を形成した後、その開口１６の開口内壁に残留する樹脂を取り除くために、プラズマクリーニング処理を施した（図１(b)参照）。
【００９７】
（４）  次いで、絶縁性樹脂基材１０の第２の表面から、ＰＥＴフィルム１３を剥離させ、第１の表面にPETフィルム１４を貼付した後、市販の電解めっき水溶液で電解銅めっき処理を施して、開口１６の内部に電解銅めっきを充填して、口径１５０μｍ、ピッチ５００μｍのバイアホール２０を形成した（図１(c)参照）。
【００９８】
（５）  次に、絶縁性基材１０の第１の表面に貼付されたＰＥＴフィルム１４を剥離した後、その銅箔面にエッチングレジスト層２４を形成し（図１(d)参照）、エッチングレジスト非形成部分の銅箔を、塩化第二銅のエッチング溶液で処理することにより、バイアホール２０に対応した位置に直径２５０μｍのバイアホールパッド４０を形成した。
【００９９】
（６）  絶縁性基材１０のほぼ中央部に、上記（３）と同様なレーザ加工装置を用いて、半導体素子２６よりも僅かにサイズの大きい開口２５（貫通孔）を形成し（図１(e)参照）、その開口２５の内壁にエポキシ樹脂からなる接着剤を塗布した状態で、半導体素子２６を嵌合させて、半導体素子２６を開口内壁に接着・固定した（図１(f)参照）。
その際、半導体素子２６の電極パッド２７の表面が、絶縁性基材１０の第１の表面に形成したバイアホールパッド４０の表面とほぼ同一な平面上にあるように固定した。
【０１００】
（７）  次に、絶縁性基材１０のバイアホールパッド４０形成面に、厚さ５０μｍの熱硬化型のポリオレフィン樹脂シートを温度５０〜１８０℃まで昇温しながら、９．８×１０３Ｐａの圧力で加熱プレスして積層し、ポリオレフィン系樹脂からなる樹脂絶縁層３０を設けた（図２(a)参照）。
【０１０１】
（８）  ポリオレフィン系樹脂からなる樹脂絶縁層３０の表面側から、レーザ照射を行って、バイアホールパッド４０に達する開口３２および半導体素子２６の電極パッド２７に達する開口３４を設けた（図２(b)参照）。
【０１０２】
さらに、CF4および酸素混合気体のプラズマ処理により、デスミアおよびポリオレフィン系樹脂絶縁層表面の改質を行った。この改質により、表面にはＯＨ基やカルボニル基、ＣＯＯＨ基などの親水性基が確認された。
【０１０３】
（９）  さらに、銅をターゲットにしたスパッタリングを行って、前記（８）にて形成されたポリオレフィン系樹脂からなる樹脂絶縁層３０の表面と、開口３２および３４の内壁面に、導体下地層としての厚さが０．１μｍの銅スパッタ層（図示せず）を形成した。
【０１０４】
（１０）  前記（９）で形成した銅スパッタ層上に、感光性ドライフィルムを使用して、厚さ１５μｍのめっきレジスト（図示せず）を設けた。
【０１０５】
（１１）  さらに、前記（４）の処理にしたがって電解銅めっき処理を施して、厚さ１５μｍの電解銅めっきを形成し、接続配線パターン４２となるべき導体層を厚付けするとともに、開口３２および３４をめっき充填した。
【０１０６】
（１２）  次いで、上記（１０）で形成しためっきレジストを剥離除去した後、そのめっきレジスト下の銅スパッタ層および電解銅めっきを溶解除去し、電解銅めっきと銅スパッタ層とからなる配線パターン４２を形成する。これによって、半導体素子２６の電極パッド２７とバイアホール２０とが電気的に接続される（図２(c)参照）。
【０１０７】
（１３）  さらに、市販の電解めっき水溶液で電解すずめっき処理を施して、バイアホール２０上に、電解すずめっきして、直径１５０μｍ、高さ５μｍ、ピッチ５００μｍの導電性バンプ４４を形成した（図２(e)参照）。この際、絶縁性基材１０の第１の表面にはPETフィルム１７を貼付しておく（図２(d)参照）。
【０１０８】
（１４）  前記（１３）にて導電性バンプ４４を形成した絶縁性基材１０の第２の表面に、エポキシ樹脂からなる接着剤を塗布し、乾燥させて接着剤層４６を形成した（図２(f)参照）。
【０１０９】
（１５）  次いで、上記（１）〜（１４）の工程にしたがって３枚の半導体素子内蔵基板５０Ｂ〜５０Ｄを作製するとともに、上記（１）〜（１２）の工程にしたがって１枚の半導体素子内蔵基板５０Ａを作製して、これら４枚の基板を、半導体素子内蔵基板５０Aが最下層に位置するように同一方向に配向させて積層し、温度１８０℃で加熱するとともに、圧力２ＭＰａでプレスして、すべての回路基板を１度のプレス成形により一体化した（図３参照）。
【０１１０】
（１６）  さらに、上記一体化した回路基板のうち、最上層に位置する基板５０Dの表面に保護膜としてPETフィルム１９を貼付した状態で、前記（１３）に従った処理を施して、最下層の基板５０Aのバイアホール２０上に、導電性バンプ４４を形成して、多層回路基板を製造した（図４参照）。
【０１１１】
（実施例２）
（１）  上記実施例１の（１）〜（１３）の工程にしたがって、４枚の半導体素子内蔵基板５０A〜５０Dを作製した後、これら４枚の半導体素子内蔵基板のうち、最下層に配置すべき基板５０Aの導電性バンプ４４側の表面に樹脂接着剤を塗布し、乾燥させて半硬化状態とした接着剤層を設け、これらの基板を同一方向に配向させて積層すると共に、最下層に位置する基板の導電性バンプ２２側の表面に対して、銅箔６０を対向配置させ、４枚の基板と銅箔６０とを接合して、４枚の半導体素子内蔵基板と銅箔６０とを一体化した（図５参照）。
【０１１２】
（２）  上記一体化した基板の最上層の基板５０Dの表面にPETフィルムを貼付し、最下層にある基板５０Aに貼付した銅箔６０表面に、前記導電性バンプ４４に対応する位置にエッチングレジスト層を形成した後、エッチング処理を施して、導電性バンプ４４に電気的接続された円形の接続用パッド６２を形成する。
【０１１３】
（３）  上記（２）で形成した接続用パッド６２を覆って、ソルダーレジスト層６４を形成した後、前記接続用パッド６２に対応する位置に開口６６を設け、その開口６６内に露出するパッド６２部分に、ニッケル−金層（図示せず）を形成し、さらに、そのニッケル−金層上にはマザーボードの端子に接続する半田ボール６８を配設して、ＢＧＡ構造を有する多層回路基板を作製した（図６参照）。
【０１１４】
（実施例３）
低融点金属であるスズ−銀系はんだからなる導電性ペーストを用いて、印刷によって、直径８０μｍ、高さ３０μｍ、ピッチ６００μｍで導電性バンプ４４を形成した以外は、実施例１と同様な処理を施して多層回路基板を製造した。
【０１１５】
【発明の効果】
以上説明したように、本発明によれば、各基板に収容・固定された半導体素子間の距離の短縮化を図り、配線抵抗やインダクタンスに起因する不具合を低減することができるので、高速で遅延なく電気信号を伝達することができるとともに、配線基板の高密度化および高機能化を図ることができる。
【図面の簡単な説明】
【図１】  (a)〜(ｆ)は、本発明の実施例１にかかる半導体素子内蔵基板の製造工程の一部を示す図である。
【図２】  (a)〜(ｆ)は、本発明の実施例１にかかる半導体素子内蔵基板の製造工程の一部を示す図である。
【図３】本発明の実施例１にかかる半導体素子内蔵基板を積層してなる多層回路基板の製造工程の一部を示す図である。
【図４】本発明の実施例１にかかる半導体素子内蔵基板を積層してなる多層回路基板の製造工程の一部を示す図である。
【図５】本発明の実施例２にかかる半導体素子内蔵基板を積層してなる多層回路基板の製造工程の一部を示す図である。
【図６】本発明の実施例２にかかる半導体素子内蔵基板を積層してなる多層回路基板の製造工程の一部を示す図である。
【符号の説明】
１０  絶縁性基材
１２  銅箔
１３  PETフィルム
１４  PETフィルム
１６  バイアホール形成用開口
２０  充填バイアホール
２４  エッチングレジスト層
２５  半導体素子収容開口
２６  半導体素子
２７  電極パッド
３０  樹脂絶縁層
３２、３４  開口
４２  接続配線パターン
４４  導電性バンプ
４６  接着剤層
５０A〜５０D  半導体素子内蔵基板
６２  接続パッド
６４  ソルダーレジスト層
６６  開口
６８  半田ボール
【図１】
0003853219.tif 000002
【図２】
0003853219.tif 000003
【図３】
0003853219.tif 000004
【図４】
0003853219.tif 000005
【図５】
0003853219.tif 000006
【図６】
0003853219.tif 000007