(57)【特許請求の範囲】
【請求項１】
ウェハエッヂリンスしたフォトレジストをマスクとして半導体基板または基板上の半導体膜にイオン注入する工程と、
ウェハエッヂ部におけるイオン注入領域の上の絶縁膜をエッチング除去して当該イオン注入領域を露出させる工程と、
ウェハの上面を層間絶縁膜で被覆する工程と、
を備えたことを特徴とする半導体装置の製造方法。
【請求項２】
請求項１に記載の半導体装置の製造方法において、
前記イオン注入する工程は、第１導電型の不純物イオンを注入する工程と、第２導電型の不純物イオンを注入する工程を含むことを特徴とする半導体装置の製造方法。
【請求項３】
請求項１に記載の半導体装置の製造方法において、
第１導電型の不純物イオンを注入する工程と、第２導電型の不純物イオンを注入する工程と、配線層を形成する工程を含むことを特徴とする半導体装置の製造方法。
【請求項４】
請求項２または３に記載の半導体装置の製造方法において、
イオン注入でのイオン種として、ＢＦ系と、ＡｓまたはＰを用いたことを特徴とする半導体装置の製造方法。
【請求項５】
請求項４に記載の半導体装置の製造方法において、
ＢＦ系イオン種のドーズ量が２×１０15／ｃｍ2 以上であるとともに、ＡｓまたはＰのイオン種ドーズ量が３×１０15／ｃｍ2 以上であることを特徴とする半導体装置の製造方法。
【請求項６】
請求項１に記載の半導体装置の製造方法において、
前記ウェハエッヂ部のイオン注入領域上の絶縁膜をエッチング除去する工程は、フォトレジストをウェハ全面に塗布し、ウェハエッヂ部のレジストをリンスで除去した後、フッ酸系エッチング液でエッチングしてシリコン基板または多結晶シリコン膜を剥き出しにすることを特徴とする半導体装置の製造方法。
【請求項７】
請求項１〜６のいずれか１項に記載の半導体装置の製造方法において、
前記半導体基板または半導体膜上の絶縁膜の膜厚が２００ｎｍ以下であることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体装置の製造方法に係り、特に、レジストのウェハエッヂリンス、即ち、レジスト塗布時にウェハ周辺部のレジストに溶剤をかけて除去する処理を伴うプロセスを具備する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
半導体製造では、各デバイスを、フォトリソ技術でパターン形成し、不純物を所定の位置に拡散する工程を有する。そのフォトリソ工程にて、表面マスクである、フォトレジスト膜はウェハエッヂリンス（サイドリンス）で、各工程の処理のたびに除去され、ウェハエッヂ部は絶縁膜などが剥き出しになり、常に不純物が注入される。
【０００３】
注入されるイオン種及び重ね打ちによってウェハエッヂ部の絶縁膜と半導体シリコン基板の密着強度を低下させ、層間膜形成工程で膜剥がれが起き、工程内汚染や素子パターン欠陥を招いてしまう問題点がある。
【０００４】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、ウェハエッヂリンスしたフォトレジストを用いた工程を経ることにより発生していた不具合を解消することができる半導体装置の製造方法を提供することにある。
【０００５】
【課題を解決するための手段】
請求項１によれば、ウェハエッヂリンスしたフォトレジストをマスクとして半導体基板または基板上の半導体膜にイオン注入される。そして、ウェハエッヂ部におけるイオン注入領域の上の絶縁膜をエッチング除去して当該イオン注入領域を露出させた後において、ウェハの上面に層間絶縁膜が被覆される。よって、従来方法では、ウェハエッヂ部におけるイオン注入領域での半導体と絶縁膜との界面の密着強度が低下するが、本発明では、この部位の絶縁膜を除去した後に層間絶縁膜が形成されるので、層間膜形成工程で膜剥がれが起きて工程内汚染や素子パターン欠陥に至るといった不具合を解消することができる。
【０００６】
また、請求項２に記載のように、イオン注入する工程として、第１導電型の不純物イオンを注入する工程と、第２導電型の不純物イオンを注入する工程を含む場合に適している。さらに、請求項３に記載のように、第１導電型の不純物イオンを注入する工程と、第２導電型の不純物イオンを注入する工程と、配線層を形成する工程を含む場合にも適している。
【０００７】
また、請求項４に記載のように、イオン注入でのイオン種として、ＢＦ系と、ＡｓまたはＰを用いた場合、さらに、請求項５に記載のように、ＢＦ系イオン種のドーズ量が２×１０15／ｃｍ2 以上であるとともに、ＡｓまたはＰのイオン種ドーズ量が３×１０15／ｃｍ2 以上の場合に適している。
【０００８】
また、請求項６に記載のように、ウェハエッヂ部のイオン注入領域上の絶縁膜をエッチング除去する工程は、フォトレジストをウェハ全面に塗布し、ウェハエッヂ部のレジストをリンスで除去した後、フッ酸系エッチング液でエッチングしてシリコン基板または多結晶シリコン膜を剥き出しにするとよい。
【０００９】
さらに、請求項７に記載のように、半導体基板または半導体膜上の絶縁膜の膜厚が２００ｎｍ以下である場合に適している。
【００１０】
【発明の実施の形態】
以下、この発明を具体化した実施の形態を図面に従って説明する。
図１〜図３には本実施形態における半導体装置の製造工程を示す。
【００１１】
本装置は、図３（ｄ）に示すようにＭＯＳＦＥＴ構造をなしている。詳しくは、ＮチャネルＭＯＳＦＥＴとＰチャネルＭＯＳＦＥＴを具備している。装置の構造を説明すると、シリコン基板（ウェハ）１の上面における表層部にはＰウェル領域２とＮウェル領域３が形成されている。Ｐウェル領域２においてはその表層部にＮ領域（ソース）４とＮ領域（ドレイン）５が形成されている。同様に、Ｎウェル領域３においてはその表層部にＰ領域（ソース）６とＰ領域（ドレイン）７が形成されている。また、Ｐウェル領域２の上にはゲート酸化膜８を介してポリシリコンゲート電極９が形成されている。同様に、Ｎウェル領域３の上にはゲート酸化膜１０を介してポリシリコンゲート電極１１が形成されている。ポリシリコンゲート電極９，１１はシリコン酸化膜１２，１３にて覆われている。さらに、シリコン基板（ウェハ）１の上面には第１の層間絶縁膜としてのＢＰＳＧ膜１４が形成されている。Ｎ領域４，５とＰ領域６，７はアルミ配線１５，１６，１７，１８と接続されている。その上には第２の層間絶縁膜としてのＴＥＯＳ膜１９が形成されている。
【００１２】
次に、半導体装置の製造方法を説明する。
まず、図１（ａ）に示すように、シリコンウェハ１を用意し、シリコンウェハ１にパッド酸化膜３０を形成する。そして、図１（ｂ），（ｃ），（ｄ）に示すように、ＭＯＳＦＥＴのＰ，Ｎウェル領域２，３をフォトリソ・イオンインプラ・不純物ドライブの各技術を用いて形成する。詳しくは、図１（ｂ）に示すように、フォトレジスト３１を所定の領域に形成し、このフォトレジスト３１を用いてＰ型のイオン種を打ち込むとともに、図１（ｃ）に示すように、フォトレジスト３２を所定の領域に形成し、このフォトレジスト３２を用いてＮ型のイオン種を打ち込む。これらの工程で用いるフォトレジスト３１，３２はウェハエッヂリンス処理が行われ、図１（ｂ），（ｃ）の外周端Ｅ１，Ｅ２よりもウェハ外周側にはフォトレジスト３１，３２が無く、この領域にもイオン種が打ち込まれる。さらに、図１（ｄ）に示すように、アニールすることによりＰ，Ｎウェル領域２，３が形成される。このとき、ウェハ外周部には不純物拡散領域３３が形成される。
【００１３】
引き続き、図１（ｅ）に示すように、ＭＯＳＦＥＴのゲート用のポリシリコン膜（９，１１）をデポし、フォトリソ技術（フォトレジスト３４）と、ドライエッチング技術を用いて不要なポリシリコン膜を除去してポリシリコンゲート電極９，１１を配置する。そして、図２（ａ）に示すように、ポリシリコンゲート電極９，１１の保護として、熱酸化により側壁酸化膜１２，１３を約１００ｎｍ程度形成する。
【００１４】
さらに、図２（ｂ）に示すように、ＮチャネルＭＯＳＦＥＴのソース・ドレイン拡散層の形成のために砒素イオン（Ａｓ+ ）または燐イオン（Ｐ+ ）をフォトレジスト３５を用いて注入する。また、図２（ｃ）に示すように、ＰチャネルＭＯＳＦＥＴのソース・ドレイン拡散層の形成のためにフォトレジスト３６を用いてイオン種としてのＢＦ2 + をイオン注入する。これらの工程で用いるフォトレジスト３５，３６はウェハエッヂリンス処理が行われ、図２（ｂ），（ｃ）の外周端Ｅ３，Ｅ４よりもウェハ外周側にはフォトレジスト３５，３６が無く、この領域にもイオン種が打ち込まれる。
【００１５】
このようにソース・ドレインインプラした後に、図２（ｄ）に示すように、フォトレジスト３７を用いて、ウェハエッヂ部における不純物拡散領域（イオン注入領域）４１の上の酸化膜２０をエッチング除去してこの領域４１を露出させる。詳しくは、フォトレジスト３７をウェハ全面に塗布し、ウェハエッヂ部のレジスト３７をリンスで除去した後、フッ酸系エッチング液で酸化膜２０をエッチングしてシリコン基板１を剥き出しにする。
【００１６】
その後、図３（ａ）に示すように、ウェハ上に第１の層間絶縁膜としてのＢＰＳＧ膜１４をデポする。そして、アニール（熱処理）を行う。これは、ＢＰＳＧ膜１４の平坦化及びＭＯＳＦＥＴのソース・ドレインの活性化のためである。
【００１７】
そして、図３（ｂ）に示すように、フォトリソ・エッチングにてＭＯＳＦＥＴのソース・ドレイン領域の電極をとるためにコンタクトホール３９を形成する。詳しくは、フォトレジスト３８を所定の領域に形成してウェットエッチングを行い、さらに、ドライエッチングを行うことによりコンタクトホール３９を形成する。コンタクトホール３９のドライエッチングは、エッチング安定化のためにウェハエッヂ部をクランプリングでマスクするため、ウェハエッヂ部にＢＰＳＧ膜１４が残る。
【００１８】
このようにコンタクトホール３９を形成した後、アルミ膜（配線層）での段差被覆性を確保するためにアニールする。そして、図３（ｃ）に示すように、アルミ膜をスパッタリング技術で形成し、フォトリソ技術（フォトレジスト４０）と、ドライエッチング技術を用いてパターニングしてアルミ配線１５〜１８を配置する。さらに、図３（ｄ）に示すように、ウェハ上に第２の層間絶縁膜としてのＴＥＯＳ膜１９を成膜する。
【００１９】
以上が本実施形態での製造工程であるが、同様な工程を経て半導体装置を製造する場合、従来方法では以下のような不具合が発生していた。図１〜図３に対応する従来方法による製造工程を図９〜図１１に示す。即ち、図９のごとくフォトレジスト３１，３２を用いてＰ，Ｎのウェル領域２，３を形成した後に、ポリシリコンゲート電極９，１１を配置し、さらに、図１０，１１に示すようにフォトレジスト３５，３６を用いてＰ，Ｎ領域４〜７を形成し、続いて、ＢＰＳＧ膜１４の形成、配線層１５〜１８の形成、ＴＥＯＳ膜１９の形成を行う。
【００２０】
ここで、図１１（ｄ）に示すように、第２の層間絶縁膜であるＴＥＯＳ膜１９の形成工程の際の熱処理により膜内部応力が発生して、ＳｉＯ2 ／Ｓｉ界面で酸化膜剥がれが起きる。これがデバイス領域に付着しパターン異常を引き起こしたり、ウエハキャリア、又は、後工程の装置を汚染するといった不具合が生じる。これは、ＭＯＳＦＥＴのソース・ドレイン領域のイオン注入の際に、ウェハ外周部にもＮ+ とＰ+ の両方のイオンが注入され、酸化膜の薄い部分（１００ｎｍ程度）では、ＳｉＯ2 ／Ｓｉ界面に弱い結合ができ、膜の密着力が低下するためである。
【００２１】
これに対し、本実施形態では、図２（ｄ）のごとくＳｉＯ2 ／Ｓｉ界面にできる弱い化学結合の膜２０を事前に除去してシリコン基板１を剥き出しにし、膜剥がれを防止している。
【００２２】
以下、本発明者らが行った各種の実験の結果を説明する。この実験は、酸化膜剥がれの原因を調査する目的で行ったものである。
図４には、Ｎ+ 、Ｐ+ イオンインプラドーズ量と酸化膜密着強度の関係を示す。横軸には、イオン種としてＢＦ2 + を用いた場合におけるドーズ量をとっている。また、縦軸にはウェハ上の酸化膜の密着強度をとっている。サンプルは、
（ａ）．Ａｓのドーズ量を５×１０15／ｃｍ2 としたもの、
（ｂ）．Ａｓのドーズ量を３×１０15／ｃｍ2 としたもの、
（ｃ）．燐（Ｐ）のドーズ量を３×１０15／ｃｍ2 としたもの、
（ｄ）．Ａｓのドーズ量を５×１０15／ｃｍ2 、かつ、ボロン単体をイオン種としてドーズ量を５．５×１０15／ｃｍ2 としたもの、
（ｅ）．Ａｓは無く、ボロン単体をイオン種としてドーズ量を１０×１０15／ｃｍ2 としたもの、
を用いている。
【００２３】
この図４の（ａ）と（ｂ）を比較すると、（ａ）は（ｂ）の下にあり、また、（ａ），（ｂ）とも右にいくほど下がっている。よって、Ｎ+ （Ａｓ+ ）のドーズ量が多いと酸化膜密着強度が低下すること、及び、Ｐ+ （ＢＦ2 + ）ドーズ量が多いと、酸化膜密着強度が低下することが分かる。また、図４の（ｂ）と（ｃ）を比較すると、（ｂ）は（ｃ）の下にあり、燐（Ｐ+ ）より原子の大きい砒素（Ａｓ+ ）の方が密着強度が低い。さらに、図４の（ｄ）と（ｅ）を比較すると、酸化膜密着強度がほぼ同じであることから、Ｎ+ の原子の有無によって酸化膜密着強度が変化しないことが分かる。これらのことから、Ｎ+ の原子によりシリコンにダメージが形成され、さらに、このダメージ層に対するＰ+ （ＢＦ2 + ）のドーズ量を増やすと密着強度が低下すると推定される。この際、ボロン単体（Ｂ+ ）では酸化膜密着強度が低下しないことから（図４の（ｄ），（ｅ）参照）、ＢＦ2 + のＦが膜密着強度を低下させる要因であると考えられる。
【００２４】
図５には、ボロンドーズ量と第２の層間絶縁膜であるＴＥＯＳ膜の形成での酸化膜剥がれとの関係を示す。横軸にはイオン種としてＢＦ2 + を用いた場合におけるドーズ量をとっている。また、縦軸にはウェハ上の酸化膜の剥がれ個数をとっている。サンプルは、
（ａ）．Ａｓのドーズ量を５×１０15／ｃｍ2 としたもの、
（ｂ）．Ａｓのドーズ量を５×１０15／ｃｍ2 、かつ、ボロン単体をイオン種としてドーズ量を５×１０15／ｃｍ2 としたもの、
を用いている。
【００２５】
この図５から、Ｐ+ （ＢＦ2 + ）のドーズ量が２×１０15／ｃｍ2 を越えると剥がれが増加することが分かる。また、ボロン単体（Ｂ+ ）では剥がれは発生しない。このことからも、Ｐ+ （ＢＦ2 + ）のドーズ量及びＦが酸化膜剥がれの発生要因であると考えられる。
【００２６】
図４，５から判明したことをまとめる形で、図６には、各工程での酸化膜密着強度を示す。横軸には、各工程（Ｎ+ のイオン注入、Ｐ+ のイオン注入、第１の層間絶縁膜であるＢＰＳＧデポ・アニール、コンタクトエッチ・アニール、アルミスパッタ・フォトエッチ、第２の層間絶縁膜であるＴＥＯＳデポ）をとり、縦軸にはウェハ上の酸化膜の密着強度をとっている。
【００２７】
図６から、Ｎ+ インプラでダメージ層を形成し、Ｐ+ （ＢＦ2 + ）インプラでＦが注入される。さらに、第１の層間絶縁膜であるＢＰＳＧ膜の形成後のコンタクトエッチ・アニールで、Ｓｉ−Ｏ−Ｆなどの弱い化学結合ができ、酸化膜の密着強度が低下する。さらに、第２の層間絶縁膜であるＴＥＯＳ膜の形成時に、膜内部応力で酸化膜剥がれが生じる（これは、熱応力によるものと推定される）。
【００２８】
図７には、ＭＯＳＦＥＴソース・ドレイン拡散層の活性化アニール後のＳｉＯ2 ／Ｓｉ界面の元素プロファイルを示す。即ち、元素としてＦ（フッ素）とＳｉとＢとＰとＯとＡｓでの酸化膜からの深さ方向での分布を示している。なお、測定にはＴＯＦ−ＳＩＭＳを用いた。この図７からも、Ｆ（フッ素）がＳｉＯ2 ／Ｓｉ界面に存在していることが分かり、これにより、弱い化学結合膜を形成していると推定され、その弱い酸化膜を除去し層間絶縁膜を堆積することで、剥がれを防止することができる。
【００２９】
以上のごとく、従来方法では、ウェハエッヂ部は絶縁膜などが剥き出しになり、常に不純物が注入され、イオン種の重ね打ちによって（Ｎ+ 、Ｐ+ 両方のインプラによって）、絶縁膜とシリコン基板の密着強度を低下させ、膜剥がれが生じていたが、不純物などが注入されたウェハエッヂ部の絶縁膜２０を除去してシリコンを剥き出しにすることで結合の弱い膜を除去して剥がれを防止することができる。
【００３０】
このように、本実施の形態は下記の特徴を有する。
（イ）図１，２，３に示すように、ウェハエッヂリンスしたフォトレジスト３１，３２，３５，３６をマスクとしてシリコン基板１にイオン注入し、さらに、図２（ｄ）に示すように、ウェハエッヂ部におけるイオン注入領域（不純物拡散領域）４１の上の絶縁膜（シリコン酸化膜）２０をエッチング除去して当該イオン注入領域（不純物拡散領域）４１を露出させた後、図３に示すように、ウェハの上面を層間絶縁膜１４，１９で被覆するようにした。よって、従来方法では、半導体ウェハのエッヂ部におけるイオン注入領域（不純物拡散領域）４１での半導体と絶縁膜との界面の密着強度が低下するが、本実施形態では、この部位の絶縁膜２０を除去した後に層間絶縁膜１４，１９が形成されるので、層間膜形成工程で膜剥がれが起きて工程内汚染や素子パターン欠陥に至るといった不具合を解消することができる。
（ロ）特に、イオン注入でのイオン種として、図４を用いて説明したようにＢＦ系と、ＡｓまたはＰを用いる場合に適している。
（ハ）さらに、図５のごとくＢＦ系イオン種のドーズ量が２×１０15／ｃｍ2 以上であるとともに、図４のごとくＡｓまたはＰのイオン種ドーズ量が３×１０15／ｃｍ2 以上である場合に適している。
【００３１】
また、シリコン基板上の絶縁膜の膜厚が２００ｎｍ以下である場合に適している。図８には、酸化膜厚さと酸化膜剥がれの関係を示し、酸化膜が２００ｎｍよりも薄いと膜剥がれが起き、酸化膜が２００ｎｍよりも厚くなると膜の剥がれが発生しなくなる。これは、酸化膜が厚いほどＮ+ 、Ｐ+ の飛程がズレて化学結合が弱くならないことによるものと考えられる。
【００３２】
次に、その他の実施形態を説明する。
上記実施の形態では両方の層間絶縁膜１４，１９を形成する前にウェハエッヂ部におけるイオン注入領域（不純物拡散領域）４１の上の絶縁膜２０をエッチング除去したが、このエッチングをＴＥＯＳ膜１９の堆積前に実施してもよい。つまり、膜剥がれは、アニールでＳｉＯ2 ／Ｓｉ界面の密着強度が低下し、第２の層間絶縁膜であるＴＥＯＳ膜１９の応力で剥がれると考えられ、ＴＥＯＳ膜１９の堆積前に実施すれば、酸化膜剥がれを防止できる。
【００３３】
また、上記実施の形態では半導体基板１にイオン注入して不純物拡散領域を形成する場合を示したが、基板１上の半導体膜（多結晶シリコン膜）にイオン注入して不純物拡散領域を形成する場合、即ち、ウェハエッヂ部のポリシリコン膜に拡散領域が残る場合に適用してもよい。つまり、ポリシリコンエッチングの際にエッチング安定性を得るためにウェハエッヂ部をクランプリングでマスクするとウェハエッヂ部にポリシリコン膜が残るが、この場合において、ウェハエッヂ部のポリシリコン膜上の絶縁膜を除去してポリシリコン膜を剥き出しにした後にＢＰＳＧ膜を堆積すれば剥がれは生じない。
【００３４】
また、配線層は図１〜図３では基板上に１層のみ設けた単層構造であったが、基板上面に１層目の配線層を設けるとともにその上の層間絶縁膜上に２層目の配線層を設ける多層構造の半導体装置に適用してもよい。
【００３５】
また、上記実施の形態での半導体基板または半導体基板上の絶縁膜の除去に関して、フォトレジストをウェハ全面に塗布し、ウェハエッヂ部のレジストをリンスで除去した後、ふっ素系のガスでドライエッチングしてシリコン基板または多結晶シリコン膜を剥き出しにしてもよい。
【図面の簡単な説明】
【図１】  実施の形態における半導体装置の製造工程を示す縦断面図。
【図２】  半導体装置の製造工程を示す縦断面図。
【図３】  半導体装置の製造工程を示す縦断面図。
【図４】  インプラドーズ量と酸化膜密着強度の関係を示す図。
【図５】  インプラドーズ量と外周酸化膜剥がれの関係を示す図。
【図６】  各工程と酸化膜密着強度の関係を示す図。
【図７】  ＳｉＯ2 ／Ｓｉ界面での元素プロファイルを示す図。
【図８】  酸化膜厚と剥がれ発生個数の関係を示す図。
【図９】  従来方式による半導体装置の製造工程を示す縦断面図。
【図１０】  半導体装置の製造工程を示す縦断面図。
【図１１】  半導体装置の製造工程を示す縦断面図。
【符号の説明】
１…シリコン基板（ウェハ）、２…Ｐウェル領域、３…Ｎウェル領域、４…Ｎ領域（ソース）、５…Ｎ領域（ドレイン）、６…Ｐ領域（ソース）、７…Ｐ領域（ドレイン）、８…Ｐウェル上のゲート酸化膜、９…ポリシリコンゲート電極、１０…Ｎウェル上のゲート酸化膜、１１…ポリシリコンゲート電極、１２…Ｐウェル上ポリシリコンの側壁酸化膜、１３…Ｎウェル上ポリシリコンの側壁酸化膜、１４…第１の層間絶縁膜としてのＢＰＳＧ膜、１５，１６，１７，１８…アルミ膜、１９…第２の層間絶縁膜としてのＴＥＯＳ膜、２０…絶縁膜、３０…パッド酸化膜、３１，３２，３５，３６…フォトレジスト、３３…ウェル後の不純物拡散領域、３４，３７，３８，４０…フォトレジスト、３９…コンタクトホール、４１…不純物拡散領域。
【図１】
0003797095.tif 000002
【図２】
0003797095.tif 000003
【図３】
0003797095.tif 000004
【図４】
0003797095.tif 000005
【図５】
0003797095.tif 000006
【図６】
0003797095.tif 000007
【図７】
0003797095.tif 000008
【図８】
0003797095.tif 000009
【図９】
0003797095.tif 000010
【図１０】
0003797095.tif 000011
【図１１】
0003797095.tif 000012