(57)【特許請求の範囲】
【請求項１】
一方の伝導形式の低ドープ半導体基板（１）に設けられている、一方の伝導形式の低ドープドリフトゾーン（２）を有するＰＮ分離層をもつＩＧＢＴにおいて、
ドリフトゾーン（２）と半導体基板（１）との間に、一方の伝導形式の第１の高ドープキャビティゾーン（８）と一方の伝導形式に対立する他方の伝導形式の第２の高ドープキャビティゾーン（９）とが順次設けられ、
両キャビティゾーン（８、９）の表面はＵリンク（１０）で互いに連結されていることを特徴とするＩＧＢＴ。
【請求項２】
請求項１によるＩＧＢＴにおいて、ドリフトゾーン（２）には、陰極（４、５；Ｋ）をもつＩＧＢＴセル（３）と、そのＩＧＢＴセル（３）から間隔を空けてドリフトゾーン（２）の縁部を囲む陽極（６；Ａ）とが設けられていることを特徴とするＩＧＢＴ。
【請求項３】
請求項１または２のＩＧＢＴにおいて、両キャビティゾーン（８、９）と半導体基板（１）とは、それらの表面においてＵリンク（１０、１１）で互いに連結されていることを特徴とするＩＧＢＴ。
【請求項４】
請求項１から３のいずれかに掲げるＩＧＢＴのためのキャビティゾーンの製造方法において、
両キャビティゾーン（８、９）の水平方向の領域は、注入または拡散あるいはその両方で形成し、他方、これらのキャビティゾーン（８、９）の垂直方向の領域は、少なくとも２つのエピタキシ工程（１４、１５）およびそれに続いての注入または拡散あるいはその両方でつくりだすことことを特徴とする製造方法。
【請求項５】
請求項１から３のいずれかに掲げるＩＧＢＴのためのキャビティゾーンの製造方法において、
キャビティゾーン（８、９）の水平方向の領域は、注入または拡散あるいはその両方で形成すること、そして、キャビティゾーン（８、９）の垂直方向の領域は、トレンチエッチング（１７、１８）をおこない、引き続きドープ多結晶シリコン（１９、２０）による充填および外方拡散（２１参照）によりつくりだすことを特徴とする製造方法。
【発明の詳細な説明】
本発明は、一方の伝導形式の低ドープ半導体基板に設けられる、一方の伝導形式の低ドープドリフトゾーンを有するＰＮ分離層付きＩＧＢＴ（絶縁ゲートをもつバイポーラトランジスタ）に関する。
【０００１】
モノリシック集積回路における隣接半導体素子の絶縁層分離のためには、公知の通りＰＮ分離層と絶縁層分離とがある。ＰＮ分離層では、隣接する素子は互いにＰＮ接合により電気的に分離されている。すなわち、例えば、ＵＳ  ５  ７０８  ２９０では、Ｎ伝導キャビティの中に敷き込まれるＮチャンネルＭＯＳ電界効果トランジスタをＰチャンネルＭＯＳ電界効果トランジスタからＰ+ 伝導領域により電気的に分離することが知られている。そのようなＰＮ分離層の他の例はＵＳ  ４  ８８１  １１２およびＥＰ−Ａ１−０  ２８２  ７３４により公知である。
【０００２】
ＰＮ分離層は、絶縁層分離に比べはるかに簡単に実現できるため、絶縁層分離よりも著しい利点をもっている。すなわち、必要なＰＮ接合は、個々の素子の製造にはいずれにしても必要となるドーピング工程と共に拡散または注入により問題なく設けることができるが、絶縁層分離は、トレンチを設けることと、それを二酸化シリコンおよび窒化シリコンまたはそのどちらかで埋めることを前提とするため、すなわち、いずれにせよおこなわなければならない、ＰＮ分離層に使われるドーピング工程に加えて、別の工程を必要とする。
【０００３】
しかし、「ハイサイド」（ｈｉｇｈ−ｓｉｄｅ）および「ローサイド」（ローサイド）のスイッチとして用いられるＩＧＢＴでは、ＰＮ分離層は今日まで利用されておらず（これについては、１９９５年パワーセミコンダクタデバイスおよびＩＣ国際シンポジウム／横浜の会報の３２５−３３３頁、特に３２５頁、左段第２節のＭ．Ｓｔｏｉｓｉｅｋ、Ｋ．−Ｇ．Ｏｐｐｅｒｍａｎｎ、Ｕ．Ｓｃｈｗａｌｋｅ、およびＤ．  Ｔａｋａｃｓ「オフラインアプリケーションのための絶縁層分離高圧ＩＣテクノロジー」を参照）、現在では費用のかかる絶縁層分離だけが採用されている。これは結局のところ、通常のＰＮ分離層を使うと、ＩＧＢＴの機能に必要である高濃度のマイノリティ電荷キャリア、特に特別の正孔がドリフトゾーンにおいて許容される以上に高い基板電流をもたらすかもしれないことに理由がある。
【０００４】
よって、本発明の課題は、ＰＮ分離層を使用するにもかかわらず、許容以上の高い基板電流の発生を回避できるＩＧＢＴを提案することである。さらに、そのようなＩＧＢＴの製造方法を創造することが課題である。
【０００５】
この課題は、初めに述べた様態のＩＧＢＴにおいて、ドリフトゾーンと半導体基板との間に、一方の伝導形式の第１の高ドープキャビティゾーンと一方の伝導形式に対立する他方の伝導形式の第２の高ドープキャビティゾーンとを順次設けることにより解決される。
【０００６】
その場合、ドリフトゾーンにはそれ自体知られた方法で、陰極をもつＩＧＢＴセルと、そのＩＧＢＴセルから間隔を空けてドリフトゾーンの縁部を囲む陽極とが設けられる。
【０００７】
両方のキャビティゾーンの表面はＵリンクで互いに連結される。このＵリンクには場合によってはさらに低ドープ半導体基板を接続してもよい。この処置は、例えば、一方の伝導形式がＮ伝導形式であり、ＩＧＢＴが「ハイサイド」スイッチとして用いられるときに適用される。
【０００８】
本発明のＩＧＢＴはそのＰＮ分離層により比較的簡単に製造することができる。両キャビティゾーンの水平方向の領域は、注入または拡散あるいはその両方で形成でき、他方、これらのキャビティゾーンの垂直方向の領域は、例えば、少なくとも２つのエピタキシ工程およびそれに続いての注入または拡散あるいはその両方でつくりだすことができる。もうひとつ別の方法は、トレンチエッチングをおこない、そのようにしてできたトレンチを引き続きＮ+ ドープ多結晶シリコンまたはＰ- ドープ多結晶シリコンで埋め、このドープ物質を隣接する単結晶シリコン半導体領域に外方拡散させることである。
【０００９】
すなわち、本発明のＩＧＢＴでは、素子の絶縁のため、基板電流を基本的に回避することを可能ならしめるが、ドリフトゾーンにおけるマイノリティ電荷キャリア密度は事実上影響を受けない、ＰＮ接合の組合せおよび適切な接続が提案される。このために、本発明のＩＧＢＴでは、一方の伝導形式がＮ伝導形式であるとき、陰極ないしはＩＧＢＴセルが、例えばＮ- 伝導ドリフトゾーンの中央に位置を占めている。このＮ- 伝導ドリフトゾーンは、Ｎ+ 伝導第１キャビティゾーン、そしてＰ+ 伝導第２キャビティゾーンにより順次囲まれている。
【００１０】
Ｎ+ 伝導第１キャビティゾーンとＮ- 伝導ドリフトゾーンとの間の接合部に生じるドリフトフィールドだけで、僅か一部の正孔だけがこの障壁を乗り越えることができ、Ｐ+ 伝導キャビティゾーンに到達するという結果をもたらす。実験は、この割合が１％未満であることを示した。
【００１１】
しかし、Ｐ+ 伝導キャビティゾーンにおいては、正孔はマジョリティ電荷キャリアである。両キャビティゾーン間のＰＮ接合はＵリンクにより短絡されているので、電流は陰極に流れる。従って、マイノリティ電荷キャリアは、回路内に存在する電位のうち最もポジティブな電位にあるＮ- 伝導半導体基板には到達しない。
【００１２】
すなわち、「ハイサイド」スイッチおよび「ローサイド」スイッチとしてのそのようなＩＧＢＴを、例えば、ブリッジ使用のためにモノリシックに集積することが可能であり、費用のかかる絶縁層分離を用いる必要はない。
【００１３】
上記の例では、伝導形式はもちろん逆にすることもできることを付記しておきたい。また同じように、両キャビティゾーンにより形成されるそれぞれのキャビティに他の素子、例えば、ＣＭＯＳトランジスタまたはバイポーラトランジスタを組み入れることも可能である。
【００１４】
推論が示すところでは、本発明のＩＧＢＴをもつディスクは、絶縁層分離の従来のＩＧＢＴが設けられているディスクに比べ約５０％までのコスト低減を可能にする。
【００１５】
以下に本発明の実施例を図面により詳述する。
【００１６】
図１には、本発明の実施例によるＩＧＢＴが示されている。例えば、シリコンから成るＮ- 伝導半導体ボディ１には、Ｎ- 伝導ドリフトゾーン２が設けられ、このドリフトゾーンにはＰ伝導ゾーン４とＮ+ 伝導ゾーン５をもつＩＧＢＴセル３が設けられている。ゾーン４、５は陰極電極Ｋにより接触されており、他方、Ｐ伝導ゾーン４のチャンネル領域の上方には、ゾーン５とドリフトゾーン２との間にゲート電極Ｇが設けられている。さらに、ドリフトゾーン２の端には陽極電極Ａをもつもう一方のＰ伝導リングゾーン６が設けられている。
【００１７】
ドリフトゾーン２は、Ｐ伝導ゾーン４の下に二重矢印７により暗示されている厚みｄepi のアクティブ層を有している。
【００１８】
本発明によれば、ドリフトゾーン２と半導体基板１との間には、Ｎ+ 伝導第１キャビティゾーン８ならびにＰ+ 伝導第２キャビティゾーン９がある。両キャビティゾーン８、９はＵリンク１０により互いに連結されている。このＵリンクは、「ハイサイド」スイッチでは、鎖線１１が暗示するように、半導体基板１にまで達するようにすることもできる。
【００１９】
Ｎ+ 伝導第１キャビティゾーン８とＮ- 伝導ドリフトゾーン２との接合個所に発生する電界Ｅdrift は、Ｐ伝導ゾーン６から出る僅か一部の正孔だけがこの接合部を克服でき、Ｐ+ 伝導第２キャビティゾーン９に到達するという結果をもたらし、その結果、この方策だけによってすでに基板電流Ｉs は非常に小さくなる。Ｐ+ 伝導第２キャビティゾーン９では、正孔はマジョリティ電荷キャリアである。そこで、両キャビティゾーン８、９の間のＰＮ接合部はＵリンク１０により短絡されているので、電流は陰極に向かって流出し（矢印１２を参照）、その結果、マイノリティ電荷キャリアは全回路構造の中で最もポジティブな電位値をもつＮ- ドープ半導体基板１に到達しない。
【００２０】
従って、簡単な方法で、すなわち、ＰＮ分離層により、ＩＧＢＴを「ハイサイド」スイッチとして、そして「ローサイド」スイッチとしてモノリシックに集積することができ、費用のかかる絶縁層分離を用いる必要はなくなる。
【００２１】
例えば、６００Ｖの逆電圧には、約３５μｍのドリフトゾーン２のアクティブ層の厚みｄepi で十分である。キャビティゾーン８、９は、ドリフトゾーン２よりも、例えば１ランクほど多くドーピングを施してよい。しかし、キャビティゾーン８、９にはドリフトゾーン２を基準としてもっと多くのドーピングを施すことも可能である。ドリフトゾーン２自体は通常通りにドーピングされる。
【００２２】
図２および図３は、本発明のＩＧＢＴが簡単な方法で製造できることを示す。図２および図３では、それぞれ対応する部分については、図１と同じ番号および記号が使われる。
【００２３】
図２では、まずは鎖線１３が暗示する表面で終わるＮ- 伝導半導体基板１に、拡散または注入により、キャビティゾーン８、９の「床領域」が形成される。そのあと、２つのエピタキシ層１４、１５が形成されるが、その場合、各個別のエピタキシ層１４ないしは１５の装着のあとに、次のエピタキシ層の形成の前に注入または拡散あるいはその両方により、キャビティゾーン８、９のそれぞれ垂直の領域が形成される。
【００２４】
図３において、本発明のＩＧＢＴにおけるキャビティゾーン８、９の他の製造方法が示される。これらのキャビティゾーン８、９の床領域は、まず、図２の実施例と同じ方法でつくられる。しかし、そのあとエピタキシ層１６にはトレンチ１７、１８が形成され、これらのトレンチはＰ+ 伝導多結晶シリコン１９ないしはＮ- 伝導多結晶シリコン２０により充填される。そのあと、これらの多結晶シリコン１９、２０から外方拡散がおこなわれ、その結果、ＰＮ接合部２１がモノリシック領域に位置することになる。
【図面の簡単な説明】
【図１】  本発明によるＩＧＢＴの実施例の断面図である。
【図２】  図１のＩＧＢＴにおけるキャビティゾーンの相異なる製造方法を説明するための断面図である。
【図３】  図１のＩＧＢＴにおけるキャビティゾーンの相異なる製造方法を説明するための断面図である。
【図１】
0003827954.tif 000002
【図２】
0003827954.tif 000003
【図３】
0003827954.tif 000004