(57)【特許請求の範囲】
【請求項１】
シンクチップを含むアナログビデオ信号をクランプした後にＡ／Ｄ変換器でＡ／Ｄ変換するビデオ信号処理装置において、
前記Ａ／Ｄ変換器の出力に基づいて前記シンクチップを検出する第１検出回路と、第１検出回路の検出結果に応じて前記アナログビデオ信号をクランプレベルでクランプ処理する第１クランプ回路と、前記Ａ／Ｄ変換器の出力に基づいて第１検出回路が前記シンクチップを正常に検出することができるか否かを検出する第２検出回路と、正常に検出できないとき、前記アナログビデオ信号を正常に検出できる方向にシフトするように動作する第２クランプ回路とを備え、
前記アナログ信号路と前記クランプレベルとの間に第１スイッチを設け、この第１スイッチのオン、オフを前記第１検出回路の出力で制御するとともに、
前記アナログ信号路と直流電圧源との間に第２スイッチを設け、この第２スイッチのオン、オフを第２検出回路の出力で制御するようにしたことを特徴とするビデオ信号処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はパーソナルコンピュータ、家庭用ゲーム機器やビデオプリンタ等のようにアナログビデオ信号をデジタルビデオ信号に変換することが必要な機器に用いられるビデオ信号処理装置に関する。
【０００２】
【従来の技術】
従来のビデオ信号処理装置を図３に示す。図３において、アナログビデオ信号Ｖはクランプ用コンデンサ４０で直流成分が遮断された後にクランプ回路４１に入力される。アナログビデオ信号Ｖはクランプ回路４１でクランプ処理された後にＡ／Ｄ変換器４２でＡ／Ｄ変換される。Ａ／Ｄ変換器４２より出力されるデジタルビデオ信号は例えば８ビットのデジタル信号である。シンクチップ検出回路４３はこのデジタルビデオ信号を入力し、デジタルビデオ信号に含まれるシンクチップの検出を行い、その検出結果に基づいてシンクチップクランプコントロール信号Ｓ１を出力する。このシンクチップの検出は例えばＡ／Ｄ変換器４２より出力されるデジタルビデオ信号の最小値を検出することにより行われる。
【０００３】
シンクチップが検出されたときには、コントロール信号Ｓ１によってクランプ回路４１でアナログビデオ信号Ｖは一定のクランプレベルにクランプされる。一方、シンクチップが検出されないときには、コンデンサ４０を通して入力されるアナログビデオ信号Ｖはクランプ動作を受けずにそのまま出力される。このようにしてアナログビデオ信号がクランプ処理された後にＡ／Ｄ変換器４２でＡ／Ｄ変換され、信号処理回路４４で各種の画像処理が行われる。
【０００４】
上記従来のビデオ信号処理装置について、さらに詳しく説明するために、アナログビデオ信号Ｖの波形を図４に示す。図４において、アナログビデオ信号Ｖのフロントポーチ５０から説明を始める。アナログビデオ信号Ｖはフロントポーチ５０の後に水平同期信号のシンクチップ５１を有し、そのシンクチップ５１の後にバックポーチ５２が設けられ、バックポーチ５２の期間中にカラーバースト５３が付加される。その後、アナログビデオ信号Ｖは画像に応じた走査期間の信号５４となる。
【０００５】
その後、再びアナログビデオ信号Ｖはフロントポーチ５５、シンクチップ５６、バックポーチ５７となる。バックポーチ５７の期間中にはカラーバースト５８が付加されている。そして、画像に応じた走査期間の信号５９となり、続いてフロントポーチ６０、シンクチップ６１となる。このように、アナログビデオ信号Ｖには一定の周期でシンクチップ５１、５６、６１が設けられている。シンクチップ５１、５６、６１はアナログビデオ信号Ｖの最も低いところとなっているので、シンクチップ検出回路４３ではＡ／Ｄ変換器４２でデジタルビデオ信号の最小値を検出することによりシンクチップを検出することができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来のビデオ信号処理装置（図３）では、Ａ／Ｄ変換器４２が８ビットＡ／Ｄ変換器である場合、図５の波形７０に示すように、０〜２５５のＡ／Ｄ変換できる領域を超えてシンクチップがデジタル値で０となる電圧よりも低いところに現れ、その結果、全体のビデオ信号のレベルが下がると、シンクチップ検出回路４３ではシンクチップ７３、７４以外のフロントポーチやバックポーチの期間をもシンクチップと判断してしまう可能性がある。つまり、レベル３２よりも低い部分はシンクチップと判断してしまう。
【０００７】
一旦このような誤動作状態となると、上記従来のビデオ信号処理装置では、誤判断が引き続き発生して正常動作に復帰するのが難しい。そのため、上記従来のビデオ信号処理装置では、クランプレベルを３２以上の大きな値に設定することにより、このような誤動作が生じないようにしていた。すなわち、例えばクランプレベルが３２に設定されているときには波形７１に示すようなアナログビデオ信号ＶがＡ／Ｄ変換器４２でＡ／Ｄ変換されるようになってるので、０〜３２の領域ＢにＡ／Ｄ変換の余裕を設けて、波形７０のようなアナログビデオ信号ＶがＡ／Ｄ変換器４２に入力されないようになっていた。
【０００８】
ところが、シンクチップはＡ／Ｄ変換を行い得る０〜２５５のダイナミックレンジＡの３２のレベルにクランプされるので、その３２よりも低いレベルである領域Ｂにはビデオ信号が存在しない形でＡ／Ｄ変換器４２にアナログビデオ信号Ｖが入力される。したがって、ダイナミックレンジＡを有効に活用しているとはいいがたい。そのため、Ａ／Ｄ変換器４２でＡ／Ｄ変換された後のデジタルビデオ信号の画質が悪くなるという問題があった。
【０００９】
本発明は上記課題を解決するものであり、Ａ／Ｄ変換器のダイナミックレンジを有効に活用することによって画質の向上を図ることのできるビデオ信号処理装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために、本発明では、シンクチップを含むアナログビデオ信号をクランプした後にＡ／Ｄ変換器でＡ／Ｄ変換するビデオ信号処理装置において、前記Ａ／Ｄ変換器の出力に基づいて前記シンクチップを検出する第１検出回路と、第１検出回路の検出結果に応じて前記アナログビデオ信号をクランプレベルでクランプ処理する第１クランプ回路と、前記Ａ／Ｄ変換器の出力に基づいて第１検出回路が前記シンクチップを正常に検出することができるか否かを検出する第２検出回路と、正常に検出できないとき、前記アナログビデオ信号を正常に検出できる方向にシフトするように動作する第２クランプ回路とを備え、前記アナログ信号路と前記クランプレベルとの間に第１スイッチを設け、この第１スイッチのオン、オフを前記第１検出回路の出力で制御するとともに、前記アナログ信号路と直流電圧源との間に第２スイッチを設け、この第２スイッチのオン、オフを第２検出回路の出力で制御するようにしている。
【００１１】
このような構成によると、ビデオ信号処理装置はシンクチップを有するアナログビデオ信号を第１検出回路及び第１クランプ回路でクランプレベルでクランプ処理した後にＡ／Ｄ変換器でデジタルビデオ信号に変換する。さらに、ビデオ信号処理装置は第１検出回路が正常にシンクチップを検出するこができるか否かを検出することができる第２検出回路を備えている。正常に検出することができないとき、第２クランプ回路が動作して第１検出回路が正常に検出することができるようにアナログビデオ信号をレベルシフトする。これにより、ビデオ信号処理装置は正常動作に復帰する。
【００１２】
【発明の実施の形態】
以下、本発明の一実施形態について説明する。図１は本実施形態のビデオ信号処理装置のブロック図である。ビデオ信号処理装置はＬＳＩ（Large Scale Integrated circuit）１とクランプ用コンデンサ２とから成る。ＬＳＩ１は各種の画像処理を行うものであり、パーソナルコンピュータ等の機器に用いられる。アナログビデオ信号Ｖは上述したように図４に示すような波形である。
【００１３】
図１において、アナログビデオ信号Ｖはクランプ用コンデンサ２で直流成分が遮断された後にＬＳＩ１に入力される。ＬＳＩ１の内部において、入力されたアナログビデオ信号Ｖはノード１１に導入される。ノード１１には点線枠で示すシンクチップクランプ回路（第１クランプ回路）１０とＶDDクランプ回路（第２クランプ回路）３が接続されている。後述するように、シンクチップクランプ回路１０はシンクチップコントロール信号Ｓ１の制御によってクランプレベルＶ４でクランプ処理し、一方のＶDDクランプ回路３はＶDDクランプコントロール信号Ｓ２によってクランプレベルＶDDでクランプ処理する。
【００１４】
ＶDDクランプ回路３はスイッチ４で構成され、スイッチ４はノード１１と電源電圧ＶDDの間に接続されている。スイッチ４はＶDDクランプコントロール信号Ｓ２によって制御される。スイッチ４はＯＮしたときにはアナログビデオ信号Ｖを電源電圧ＶDDのクランプレベルでクランプする。一方、スイッチ４がＯＦＦしたときにはＶDDクランプ回路３は動作しない。
【００１５】
電源電圧ＶDDとグランドの間に直列に接続された抵抗Ｒ１、抵抗群Ｒ４と抵抗Ｒ３を用いて、シンクチップクランプ回路１０内の抵抗群Ｒ４の途中からデジタル値が４となるクランプレベルＶ４が取り出されるようになっており、増幅回路６の非反転入力端子（＋）に入力される。増幅回路６の出力側と反転入力端子（−）は直接接続されている。増幅回路６はバッファとして機能する。増幅回路６の出力側とノード１１の間にスイッチ５が接続されている。スイッチ５はシンクチップコントロール信号Ｓ１によって制御される。スイッチ５がＯＮしたときには、アナログビデオ信号ＶをクランプレベルＶ４でクランプする。一方、スイッチ５がＯＦＦしたときにはシンクチップクランプ回路１０は動作しない。
【００１６】
このようにノード１１に伝送されたアナログビデオ信号ＶはＡ／Ｄ変換器７でデジタルビデオ信号にＡ／Ｄ変換される。後述するように、Ａ／Ｄ変換器７は図２に示すような並列比較型Ａ／Ｄ変換器である。Ａ／Ｄ変換器７は８ビットのＡ／Ｄ変換を行うために、電源電圧ＶDDとグランドの間に直列に接続された抵抗Ｒ１、抵抗群Ｒ２と抵抗Ｒ３によって与えられる２５６個の基準電圧Ｖ２５５、Ｖ２５４・・・Ｖ０がＡ／Ｄ変換器７に入力される。これらの基準電圧Ｖ２５５、Ｖ２５４・・・Ｖ０は抵抗群Ｒ２から取り出すことができるようになっている。Ａ／Ｄ変換器７より出力されるデジタルビデオ信号はシンクチップ検出回路（第１検出回路）８、異常クランプ検出回路（第２検出回路）１２及び信号処理回路９に入力される。
【００１７】
シンクチップ検出回路８ではデジタルビデオ信号の最小値を検出することによりシンクチップの検出を行い、シンクチップクランプコントロール信号Ｓ１を出力する。最小値を検出するには、例えば所定の値より低い領域にデジタルビデオ信号の値が入っていることを検出することにより行うことができる。シンクチップ検出回路８はシンクチップを検出したときには水平同期信号の期間アナログビデオ信号をクランプレベルＶ４でクランプするようにシンクチップクランプコントロール信号Ｓ１を出力する。一方、シンクチップが検出されないときにはスイッチ５をＯＦＦするようにシンクチップクランプコントロール信号Ｓ１を出力する。
【００１８】
異常クランプ検出回路１２は入力されるデジタルビデオ信号が０の値が一定期間継続したか否かを判断して、ＶDDクランプコントロール信号Ｓ２をＶDDクランプ回路３に出力する。本実施形態ではＡ／Ｄ変換器７のダイナミックレンジＡを超えた部分（７３、７４）を有する信号の入力があると、図２に示すようにＡ／Ｄ変換器７の内部に設けられている比較器Ｎ２５５、Ｎ２５４・・・Ｎ０の出力がすべて０となるのでＡ／Ｄ変換器７の出力は０となる。
【００１９】
したがって、デジタルビデオ信号が０の値が一定期間継続したときには、図５における波形７０のようにＡ／Ｄ変換器７のダイナミックレンジＡを超えた部分（７３、７４）を有する信号の入力があると判断でき、異常クランプ検出回路１２はシンクチップ検出回路８がシンクチップを正常に検出することができないと判断することができる。このとき、異常クランプ検出回路１２はスイッチ４を水平同期期間の数区間分ＯＮするようにＶDDクランプコントロール信号Ｓ２を出力する。
【００２０】
信号Ｓ２によってスイッチ４がＯＮになると、コンデンサ２に電流Ｉが図示のように流れ込み、コンデンサ２の右側の電圧を上昇させることになる。このとき、スイッチ４はトランジスタ等で構成されているので、導通時抵抗を有することになり、したがって或る時定数でコンデンサ２は充電される（充電電流Ｉ）。
【００２１】
その結果、Ａ／Ｄ変換器７に入力されるアナログビデオ信号７０は図５において上方にシフトする。そして、シンクチップ７３、７４が領域Ａに入ると検出回路１２は、シンクチップ検出回路８が正常にシンクチップを検出することができると判断してスイッチ４をＯＦＦするようにＶDDクランプコントロール信号Ｓ２を出力する。
【００２２】
このように、シンクチップクランプ回路１０及びＶDDクランプ回路３でクランプ処理されたアナログビデオ信号ＶはＡ／Ｄ変換器７でデジタルビデオ信号に変換され、信号処理回路９で種々の画像処理が行われる。
【００２３】
上述のように、本実施形態のビデオ信号処理装置ではクランプレベルＶ４がデジタル値４の電圧に設定されているが、シンクチップ検出回路８が誤動作するようなときには、異常クランプ検出回路１２とＶDDクランプ回路３が動作することにより正常に動作できよう方向にアナログビデオ信号Ｖをシフトするので、ビデオ信号処理装置は正常動作に復帰できる。なお、この正常動作に復帰するためにには水平同期期間数回分の時間が必要であるが、この期間は再生画面を人が見るときには問題とならない程度に短い。逆に、アナログビデオ信号をＡ／Ｄ変換するＡ／Ｄ変換器７のダイナミックレンジを有効に活用できるので画質が向上するという利点がある。なお、本実施形態ではクランプレベルＶ４デジタル値で４のレベルとしていたが、これに限ることなく、十分に０に近い別の値にしてもよい。
【００２４】
続いて、Ａ／Ｄ変換器７について詳述する。図２はＡ／Ｄ変換器７の内部構成を示す回路図である。アナログビデオ信号Ｖはノード１１に接続されているＶDDクランプ回路３とシンクチップクランプ回路１０でそれぞれクランプ処理された後に、Ａ／Ｄ変換器７の内部における２５６個の比較器Ｎ２５５、Ｎ２５４・・・Ｎ０の各々の非反転入力端子（＋）に入力される。
【００２５】
また、電源電圧ＶDDとグランドの間には直列に抵抗Ｒ１、抵抗群Ｒ２と抵抗Ｒ３が接続されている。抵抗群Ｒ２は抵抗値の等しい２５５個の抵抗Ｒが直列に接続されている。抵抗Ｒ１と抵抗群Ｒの接続中点ｎ２５５ではデジタル値２５５を示す基準電圧Ｖ２５５が得られ、この基準電圧Ｖ２５５が比較器Ｎ２５５の反転入力端子（−）に入力される。そして、接続中点ｎ２５５から抵抗群Ｒ２における１個の抵抗Ｒを介した点ｎ２５４ではデジタル値２５４を示す基準電圧Ｖ２５４が得られ、この基準電圧Ｖ２５４が比較器Ｎ２５４の反転入力端子（−）に入力される。
【００２６】
同様に、抵抗群Ｒ２において１個の抵抗Ｒを介すごとにそれぞれの基準電圧が得られる。最後に抵抗群Ｒ２と抵抗Ｒ３の接続中点ｎ０ではデジタル値０の基準電圧Ｖ０が得られ、この基準電圧Ｖ０は比較器Ｎ０の反転入力端子（−）に入力される。２５６個の比較器Ｎ０〜Ｎ２５５の比較結果がエンコーダ２３に入力され、８ビットのデジタルビデオ信号となってＡ／Ｄ変換器２３より出力される。
【００２７】
このような並列型Ａ／Ｄ変換器７を用いることにより、アナログビデオ信号Ｖの入力に対して並列に設けられている比較器Ｎ２５５、Ｎ２５４・・・Ｎ０で直ちに比較され、これをエンコーダ２３で８ビットのデジタル信号に変換してＡ／Ｄ変換しているので変換速度が高速であるという利点がある。
【００２８】
図１において、シンクチップクランプ回路１０でクランプレベルＶ４では上述した抵抗群Ｒ２と同様の構成の抵抗群Ｒ４が抵抗群Ｒ２と並列に接続されており、クランプレベルＶ４がデジタル値で４となるように基準電圧Ｖ４が増幅回路６に与えられる。尚、Ｒ２とＲ４を共通にしても構わない。
【００２９】
【発明の効果】
以上説明したように、本発明のビデオ信号処理装置はアナログビデオ信号を第１検出回路及び第１クランプ回路でシンクチップを用いて所定のクランプレベルでクランプ処理を行う。さらに、ビデオ信号処理装置の第２検出回路は第１検出回路のシンクチップの検出が正常に行われるか否かを判断して、該検出が正常に行われないと判断したときには、第２クランプ回路で正常に動作出来る方向にアナログビデオ信号をシフトする。これにより、ビデオ信号処理装置は正常動作に復帰できるようになる。したがって、上記従来のビデオ信号処理装置では誤検出が生じないように設定されていたクランプレベルを、従来なら誤検出される領域まで更に拡げるように設定することが可能となるので、Ａ／Ｄ変換器のダイナミックレンジを有効に活用することができる。そのため、Ａ／Ｄ変換器の分解能を有効に活用できるのでデジタル変換されたビデオ信号の画質を向上させることができる。
【図面の簡単な説明】
【図１】  本発明の一実施形態のビデオ信号処理装置のブロック図。
【図２】  そのビデオ信号処理装置のＡ／Ｄ変換器の内部構成を示す回路図。
【図３】  従来のビデオ信号処理装置のブロック図。
【図４】  アナログビデオ信号の波形図。
【図５】  従来のビデオ信号処理装置のダイナミックレンジを示す図。
【符号の説明】
１    ＬＳＩ
２    クランプ用コンデンサ
３    ＶDDクランプ回路（第２クランプ回路）
４    スイッチ
５    スイッチ
６    増幅回路
７    Ａ／Ｄ変換器
８    シンクチップ検出回路（第１検出回路）
９    信号処理回路
１０    クランプ回路（第１クランプ回路）
１２    異常クランプ検出回路（第２検出回路）
２３    エンコーダ
Ｎ２５５、Ｎ２５４・・・Ｎ０    比較器
Ｒ、Ｒ１、Ｒ３    抵抗
Ｒ２、Ｒ４    抵抗群
Ｓ１    シンクチップコントロール信号
Ｓ２    ＶDDクランプコントロール信号
Ｖ２５５、Ｖ２５４・・・Ｖ０    基準電圧
【図１】
0003862419.tif 000002
【図２】
0003862419.tif 000003
【図３】
0003862419.tif 000004
【図４】
0003862419.tif 000005
【図５】
0003862419.tif 000006