(57)【特許請求の範囲】
【請求項１】
インクジェットヘッド半導体デバイスの製造方法であって、
ウエハ表面に設定されたスクライブライン領域によって区画された複数のチップ部分それぞれに、インク吐出手段と、各インク吐出手段を駆動する駆動回路を構成する集積回路と、各集積回路をそれぞれ被覆する絶縁膜とが少なくとも備えられた半導体ウエハについて、
前記半導体ウエハの表面の、前記スクライブライン領域および各チップ部分の所定の領域に金属膜を形成する工程と、
前記金属膜を接地した状態で、サンドブラスト法によって前記半導体ウエハを加工して、前記インク吐出手段にインクを供給するためのインク供給路を形成する工程と、
前記金属膜のうち、前記スクライブライン領域に対応するスクライブライン金属膜部分を除去するとともに、前記チップ部分を区画するスクライブラインに沿って前記半導体ウエハを切断して、複数のチップ状の前記インクジェットヘッド半導体デバイスに分割する工程とを有し、
前記金属膜を形成する工程において形成される前記金属膜は、各チップ部分それぞれにおいて、前記絶縁膜の表面の前記集積回路に対応する領域の少なくとも一部を被覆するとともに、前記集積回路を被覆する金属膜部分から各々対応するチップ部分の端部まで延在して、前記スクライブライン領域に対応する金属膜部分と接続していることを特徴とする半導体デバイスの製造方法。
【請求項２】
前記金属膜は、各チップ部分それぞれにおいて、前記絶縁膜の前記集積回路に対応する領域全体を被覆することを特徴とする請求項１記載の半導体デバイスの製造方法。
【請求項３】
前記金属膜を形成する工程において形成される前記金属膜は、さらに、各チップ部分それぞれにおいて、前記集積回路のボンディングパッドを被覆するとともに、前記ボンディングパッドを被覆する金属膜部分から各々対応するチップ部分の端部まで延在して、前記スクライブライン領域に対応する金属膜部分と接続していることを特徴とする請求項１または２記載の半導体デバイスの製造方法。
【請求項４】
前記金属膜を形成する工程は、前記金属膜を形成するとともに、前記複数のチップ部分の外側の前記半導体ウエハの周縁領域に、前記スクライブライン領域を被覆する前記金属膜と接続した接地用電極パッドを形成し、
前記サンドブラスト法によって前記インク供給路を形成する際、前記接地用電極パッドを接地することで、前記金属膜を接地することを特徴とする請求項１〜３のいずれかに記載の半導体デバイスの製造方法。
【請求項５】
前記インク吐出手段は、発熱抵抗体であり、
前記金属膜は、前記発熱抵抗体を形成する際、前記発熱抵抗体の形成と同時に、前記発熱抵抗体の材料を用いて形成されていることを特徴とする請求項１〜４のいずれかに記載の半導体デバイスの製造方法。
【請求項６】
前記金属膜表面を金メッキ処理する工程と、
前記金メッキ処理する工程を実施した後、前記金属膜と同時に形成された前記発熱抵抗体の表面を熱酸化処理する工程とを有し、
前記金属膜を金メッキ処理する際、前記金属膜のうち、少なくとも前記集積回路領域および前記スクライブライン領域を被覆する部分をマスクして、前記集積回路領域および前記スクライブライン領域を被覆する部分への、金メッキ材料の付着を防止することを特徴とする請求項５に記載の半導体デバイスの製造方法。
【請求項７】
前記金属膜を形成するとともに、前記半導体ウエハの前記集積回路が設けられている側と反対の側の表面を覆う裏面金属膜を形成することを特徴とする請求項１〜６のいずれかに記載の半導体デバイスの製造方法。
【請求項８】
前記半導体デバイスは、オリフィス板に設けられたオリフィスからインク滴を吐出するサーマルインクジェットヘッド半導体デバイスであって、
前記インク供給路を形成した後、前記半導体ウエハ表面に前記オリフィス板を積層して、ドライエッチング法により前記オリフィス板にオリフィスを穿設する工程を有し、
前記ドライエッチング法により前記オリフィスを穿設する際、前記金属膜を接地することを特徴とする請求項１〜７のいずれかに記載の半導体デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスの製造方法に関し、より詳しくは、インクジェットプリンタの記録ヘッドとして形成される半導体デバイスの製造時に、サンドブラストやドライエッチング等の処理により、半導体チップの集積回路内に形成された素子が電気的に破壊されるのを防止するための技術分野に属するものである。
【０００２】
【従来の技術】
例えば、サーマルインクジェットプリンタの記録ヘッドは、半導体チップの上にヒータ（発熱抵抗体）やその駆動回路を形成し、インク溝やインク供給孔を形成し、各々のヒータの上にインク室となるキャビティを形成した半導体デバイスを製造した後、半導体デバイスの全面にオリフィスプレートを貼り付けて、各々のヒータに相当する位置にインク吐出口となるオリフィス（ノズル）を開孔することにより製造される。
【０００３】
ここで、インク溝やインク供給孔は、従来では、フォトレジストを用いてインク溝やインク供給孔以外の領域をマスクし、ヒドラジンや水酸化カリウム（ＫＯＨ）等のエッチング液を使用して、半導体チップを異方性エッチングすることにより形成されていた。しかし、ヒドラジンは非常に発ガン性が高く、爆発の危険性もあるし、ＫＯＨは、非常に強力なエッチング液であるため、レジスト剥離等が発生し、インク溝やインク供給孔以外の領域まで損傷を受ける危険性があるという問題があった。
【０００４】
これに対し、レーザ光線やサンドブラスト法によりインク溝やインク供給孔を形成する手法も利用されている。例えば、サンドブラスト法では、インク溝やインク供給孔以外の領域をマスクし、半導体デバイスにアルミナ等の小径の粒子を高速で吹き付けることにより、半導体ウェハ上に形成された複数の半導体チップに同時にインク溝やインク供給孔を形成する。サンドブラスト法であれば、レーザ光線よりもさらに綺麗に、しかも効率的にインク溝やインクやインク供給孔を形成することができるという利点がある。
【０００５】
【発明が解決しようとする課題】
しかし、サンドブラスト法では、乾燥空気により小径粒子を吹き付けるため、粒子と空気との摩擦により静電気が発生して、半導体チップの表面がチャージアップされ、これにより半導体デバイスが静電破壊される場合があるという問題があった。例えば、前述のサーマルインクジェットプリンタ用の記録ヘッドでは、その製造時に、半導体チップ上に集積回路として形成された駆動回路が静電破壊される場合があるという問題があった。
【０００６】
また、前述のサーマルインクジェットプリンタ用の記録ヘッドにおいて、オリフィスは、通常、各々のヒータに相当する位置以外の領域をマスクし、オリフィスプレートをドライエッチングすることにより形成される。しかし、ドライエッチングの場合には、オリフィスを開孔した時に、イオンプラズマ状態の分子が、ヒータの上に形成されている酸化膜上にチャージアップされ、ヒータに接続されている駆動回路が破壊される場合があるという問題があった。
【０００７】
本発明の目的は、前記従来技術の問題点を解消し、サンドブラストやドライエッチング等の製造時の加工処理により、インクジェットプリンタの記録ヘッドとして形成される半導体チップ上に集積回路として形成された、インク吐出手段を駆動する駆動回路を構成する素子が電気的に破壊されるのを防止することができる構造を備えた半導体デバイスの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本発明は、インクジェットヘッド半導体デバイスの製造方法であって、ウエハ表面に設定されたスクライブライン領域によって区画された複数のチップ部分それぞれに、インク吐出手段と、各インク吐出手段を駆動する駆動回路を構成する集積回路と、各集積回路をそれぞれ被覆する絶縁膜とが少なくとも備えられた半導体ウエハについて、前記半導体ウエハの表面の、前記スクライブライン領域および各チップ部分の所定の領域に金属膜を形成する工程と、前記金属膜を接地した状態で、サンドブラスト法によって前記半導体ウエハを加工して、前記インク吐出手段にインクを供給するためのインク供給路を形成する工程と、前記金属膜のうち、前記スクライブライン領域に対応するスクライブライン金属膜部分を除去するとともに、前記チップ部分を区画するスクライブラインに沿って前記半導体ウエハを切断して、複数のチップ状の前記インクジェットヘッド半導体デバイスに分割する工程とを有し、前記金属膜を形成する工程において形成される前記金属膜は、各チップ部分それぞれにおいて、前記絶縁膜の表面の前記集積回路に対応する領域の少なくとも一部を被覆するとともに、前記集積回路を被覆する金属膜部分から各々対応するチップ部分の端部まで延在して、前記スクライブライン領域に対応する金属膜部分と接続していることを特徴とする半導体デバイスの製造方法を提供する。
【０００９】
ここで、前記金属膜は、各チップ部分それぞれにおいて、前記絶縁膜の前記集積回路に対応する領域全体を被覆することが好ましい。
【００１０】
前記金属膜を形成する工程において形成される前記金属膜は、さらに、各チップ部分それぞれにおいて、前記集積回路のボンディングパッドを被覆するとともに、前記ボンディングパッドを被覆する金属膜部分から各々対応するチップ部分の端部まで延在して、前記スクライブライン領域に対応する金属膜部分と接続していることが好ましい。
【００１１】
なお、前記金属膜を形成する工程は、前記金属膜を形成するとともに、前記複数のチップ部分の外側の前記半導体ウエハの周縁領域に、前記スクライブライン領域を被覆する前記金属膜と接続した接地用電極パッドを形成し、前記サンドブラスト法によって前記インク供給路を形成する際、前記接地用電極パッドを接地することで、前記金属膜を接地することが好ましい。
【００１２】
また、前記インク吐出手段は、発熱抵抗体であり、前記金属膜は、前記発熱抵抗体を形成する際、前記発熱抵抗体の形成と同時に、前記発熱抵抗体の材料を用いて形成されていることが好ましい。
【００１３】
また、前記金属膜表面を金メッキ処理する工程と、前記金メッキ処理する工程を実施した後、前記金属膜と同時に形成された前記発熱抵抗体の表面を熱酸化処理する工程とを有し、前記金属膜を金メッキ処理する際、前記金属膜のうち、少なくとも前記集積回路領域および前記スクライブライン領域を被覆する部分をマスクして、前記集積回路領域および前記スクライブライン領域を被覆する部分への、金メッキ材料の付着を防止することが好ましい。
【００１４】
また、前記金属膜を形成するとともに、前記半導体ウエハの前記集積回路が設けられている側と反対の側の表面を覆う裏面金属膜を形成することが好ましい。
【００１５】
なお、前記半導体デバイスは、オリフィス板に設けられたオリフィスからインク滴を吐出するサーマルインクジェットヘッド半導体デバイスであって、前記インク供給路を形成した後、前記半導体ウエハ表面に前記オリフィス板を積層して、ドライエッチング法により前記オリフィス板にオリフィスを穿設する工程を有し、前記ドライエッチング法により前記オリフィスを穿設する際、前記金属膜を接地することを特徴とすることが好ましい。
【００１６】
【発明の実施の形態】
本発明に係る半導体デバイスの製造方法を添付の図面に示す好適実施例に基づいて以下に詳細に説明する。
【００１７】
まず、本発明の半導体デバイスの製造方法を適用し、半導体製造技術を利用して製造された半導体デバイスの一実施例として、サーマルインクジェットプリンタの記録ヘッドについて説明する。
【００１８】
図１は、本発明に係るサーマルインクジェットプリンタの記録ヘッドの一実施例の構成概略図である。同図に示すように、サーマルインクジェットプリンタの記録ヘッド１０は、印字を行う記録素子である個々のオリフィス（ノズル）に対応する発熱抵抗体１１（Ｒ１，Ｒ２，…，Ｒｎ）と、その駆動回路１２とを備えている。また、駆動回路１２は、発熱抵抗体Ｒ１，Ｒ２，…，Ｒｎに各々対応するドライバトランジスタＴ１，Ｔ２，…，Ｔｎと、その制御回路１４とを備えている。
【００１９】
ここで、発熱抵抗体Ｒ１，Ｒ２，…，Ｒｎの一端は共通のグランドＧＮＤに接続され、その他端は、各々対応するドライバトランジスタＴ１，Ｔ２，…，Ｔｎのソースに接続されている。また、ドライバトランジスタＴ１，Ｔ２，…，Ｔｎのドレインは共通の電源ＶＤＤに接続され、そのゲートには、制御回路１４からの制御信号が各々入力されている。なお、発熱抵抗体Ｒ１，Ｒ２，…，Ｒｎの素子数は何ら限定されない。
【００２０】
記録ヘッド１０では、制御回路１４の制御により、ドライバトランジスタＴ１，Ｔ２，…，Ｔｎのオンオフが制御される。ドライバトランジスタＴ１，Ｔ２，…，Ｔｎがオンすると、各々対応する発熱抵抗体Ｒ１，Ｒ２，…，Ｒｎに電流が流れ、発熱抵抗体Ｒ１，Ｒ２，…，Ｒｎは発熱する。逆に、ドライバトランジスタＴ１，Ｔ２，…，Ｔｎがオフすると、発熱抵抗体Ｒ１，Ｒ２，…，Ｒｎに電流は流れず、発熱抵抗体Ｒ１，Ｒ２，…，Ｒｎは発熱しない。
【００２１】
続いて、上述するサーマルインクジェットプリンタの記録ヘッドのレイアウト構造について説明する。
【００２２】
図２は、図１に示す記録ヘッドの一実施例のレイアウト断面図である。
同図は、本発明の半導体デバイスの製造方法を適用し、半導体製造技術を利用して製造された半導体デバイスの一実施例である、サーマルインクジェットプリンタの記録ヘッド１０であって、まず、シリコン基板等の半導体基板１５の半導体チップ１６の領域の図中中央部に、オリフィスにインクを供給するインク溝１８が、半導体基板１５の表面を掘り下げるようにして、同図紙面に対して垂直方向に延在するように形成されている。
【００２３】
このインク溝１８には、インク溝１８にインクを供給するために、半導体チップ１６の半導体基板１５の裏面とインク溝１８とを連通する複数個のインク供給孔（貫通孔）２０が、インク溝１８の延在方向に所定の間隔で開孔（穿孔）されている。なお、支持フレーム２２は、半導体チップ１６を配置するための支持部材であり、この支持フレーム２２には、インク供給孔２０を介して半導体チップ１６の半導体基板１５の表側面に形成されたインク溝１８にインクタンク（図示省略）から供給されたインクを供給するインク溝（またはインク供給孔）２４が形成されている。
【００２４】
また、インク溝１８を挟んで図中左右対称の位置に、インク溝１８に沿って複数個のオリフィス２６が等間隔で交互に配置された２列のオリフィス列を備えている。個々のオリフィス２６は中空円形状で、半導体チップ１６の上に積層されたポリイミド等からなるオリフィスプレート２８に形成されている。オリフィス列は、例えば３６０ｎｐｉ（ノズル／インチ）の場合には１列当り約７１μｍのピッチでオリフィス２６が紙面と垂直方向に配置され、２列で合計７２０ｎｐｉの解像度を実現可能である。
【００２５】
半導体チップ１６の半導体基板１５の上部で、かつオリフィス列の下部には、個々のオリフィス２６からのインクの吐出を制御する発熱抵抗体１１が形成されている。また、インク溝１８を中心として、オリフィス列よりも外側の半導体チップ１６（半導体基板１５）の表面には、個々の発熱抵抗体１１（Ｒ１，Ｒ２，…，Ｒｎ）を駆動する駆動回路１２が形成され、半導体チップ１６の表面とオリフィスプレート２８との間には、インク溝１８から各オリフィス２６にインクを供給するインク流路を形成する隔壁３０が形成されている。
【００２６】
インクは、インクタンクから、支持フレーム２２のインク溝２４を通り、半導体チップ１６（半導体基板１５）に開孔されたインク供給孔２０を介して半導体チップ１６（半導体基板１５）の表面のインク溝１８に供給され、隔壁３０によって形成されたインク流路を介して、インク溝１８の両側に形成されたオリフィス列に分配される。そして、駆動回路１２により、画像データに応じて個々の発熱抵抗体１１（Ｒ１，Ｒ２，…，Ｒｎ）が制御され、各々対応するオリフィス２６から所定量のインクが吐出される。
【００２７】
次に、図３を参照して、本発明の半導体デバイスの製造方法を適用し、半導体製造技術を利用して製造された半導体デバイスについてさらに詳細に説明する。
【００２８】
図３は、本発明の半導体デバイスの一実施例を概念的に示す平面図である。
同図は、図２に示すサーマルインクジェットプリンタの記録ヘッド１０の半導体チップが複数個形成された半導体ウェハ３４を概念的に示したものである。なお、図２では、記録ヘッド１０は２列のオリフィス列を備えているが、説明を容易にするために、図３では、図１に示す記録ヘッド１０のように、１列のオリフィス列のみを備えるものとする。
【００２９】
同図に示すように、本発明の半導体デバイスは、個々の半導体チップの状態では、金属膜３６が駆動回路１２の領域の上層に被覆され、半導体チップ１６の端部まで延在するように形成されている。すなわち、金属膜３６は、駆動回路１２の上層の被覆領域３６ａおよび延在領域３６ｂによって構成される。また、図示例の場合には、さらに、金属膜３６がボンディングパッド３８の上層にも被覆され、同じく半導体チップ１６の端部まで延在するように形成されている。すなわち、金属膜３６は、さらに、ボンディングパッド３８の上層の被覆領域３６ｃおよび延在領域３６ｄによっても構成される。なお、ボンディングパッド３８の上層に被覆される被覆領域３６ｃおよび半導体チップ１６の端部まで形成された延在領域３６ｂの金属膜３６は、必要に応じて適宜設ければよい。
【００３０】
一方、半導体ウェハ３４の状態では、金属膜３６がさらに個々の半導体チップ１６間の領域（スクライブライン）４０に沿って被覆され、ライン領域３６ｅを形成し、全ての半導体チップ１６の端部まで延在するように形成された金属膜３６の延在領域３６ｂおよび３６ｄが、スクライブライン４０上に形成された金属膜３６のライン領域３６ｅにより互いに接続されている。また、半導体ウェハ３４の周縁部で半導体チップ１６以外の領域には同じ金属膜で接地用パッド４２が形成され、スクライブライン４０に沿って被覆された金属膜３６と接続されている。
【００３１】
半導体ウェハ３４上に形成された全ての半導体チップ１６は、製造プロセスの終了後、スクライブライン４０で切り離され、個々の半導体チップ１６に分離される。この時、半導体ウェハ３４の状態の時にスクライブライン４０上に形成されたライン領域３６ｅの金属膜３６は、個々の半導体チップ１６の状態に分離された時には除去される。この結果、個々の半導体チップ１６には、駆動回路１２の上層に被覆された被覆領域３６ａおよび半導体チップ１６の端部まで延在するように形成された延在領域３６ｂや、ボンディングパッド３８の上層に被覆された被覆領域３６ｃおよび半導体チップ１６の端部まで形成された延在領域３６ｄの金属膜３６だけが残ることになる。
【００３２】
なお、金属膜３６は、駆動回路１２の全面（全被覆領域３６ａ）を被覆しても良いし、必要に応じて、その一部を被覆していなくてもよい。例えば、駆動回路１２の全領域から静電容量が回路に影響を与える等電気回路上問題となる部分を除いた一部のみを金属膜３６で被覆しても良い。また、各々の半導体チップ１６において、駆動回路１２およびボンディングパッド３８の上層に被覆された両方の金属膜３６（被覆領域３６ａおよび３６ｃ）から、スクライブライン４０上に形成された金属膜３６（ライン領域３６ｅ）まで各々延長（延在）させてもよいし、これらの金属膜３６を半導体チップ１６上で接続して、スクライブライン４０上の金属膜３６まで１本以上延長させるようにしてもよい。
【００３３】
本発明において用いられる金属膜３６としては、後述する半導体デバイスの製造プロセスの容易化の点から、発熱抵抗体１１を形成する材料となる公知の金属、例えばＴａＳｉＯ等や、発熱抵抗体１１と駆動回路１２とを接続する導線の材料となる公知の金属、例えばＮｉ等を挙げることができるが、この他、例えば、Ａｌ，Ｗ，Ｔｉ，Ｍｏ，Ｔａ，Ｐｔ，Ａｕ等の、通常の半導体製造プロセスで用いられる金属またはその合金等が全て使用可能である。なお、これらの金属は、単独で用いても良いし、複数組み合せて、例えば複数積層して用いても良い。
また、本発明において、金属膜３６の膜厚は、特に限定的ではないが、１０ｎｍ（１００Å）以上で１０μｍ以下であるのが好ましく、より好ましくは、０．１μｍ（１００ｎｍ）〜１μｍである。
なお、金属膜３６と、駆動回路１２やボンディングパッド３８との間には、少なくとも何らかの絶縁膜が介在しているのはもちろんである。この絶縁膜としては、電気的に絶縁できればどのようなものでも良いが、例えば、ＳｉＯ2 ，ＳｉＮ，ホウケイ酸ガラス、ポリイミドなど半導体デバイスに良く使用されるものを挙げることができる。
【００３４】
以下、図４に示すインクジェットプリンタの記録ヘッドとして形成される半導体デバイスの製造プロセスを示すフローチャートならびに図５（ａ）〜（ｄ）および図６（ａ）〜（ｂ）に示す半導体デバイスの製造プロセスの工程図を参照しながら、本発明の半導体デバイスの製造方法について説明する。図５（ａ）〜（ｄ）は、それぞれ、図４に示す製造プロセスのフローチャートのステップＳ１，Ｓ４，Ｓ６およびＳ８における図３のＡ−Ａ線断面図であり、図６（ａ）〜（ｂ）は、それぞれ、図４に示す製造プロセスのフローチャートのステップＳ１およびＳ３における図３のＢ−Ｂ線断面図である。
【００３５】
まず、ステップＳ１において、半導体ウェハ３４の状態の半導体デバイスにおいて、半導体製造技術を利用して、図５（ａ）および図６（ａ）に示すように半導体基板１５上の各々の半導体チップ１６の領域に駆動回路１２を形成する。
この後、図５（ａ）に示すように、駆動回路１２上およびその周辺部上には、例えばＴＥＯＳ層などの駆動回路１２の保護層４４が形成され、さらに、駆動回路１２の両側には、駆動回路１２からの、例えばＡｌ配線４６が形成される。
【００３６】
続いて、ステップＳ２において、発熱抵抗体１１を形成する。例えば半導体ウェハ３４の全面に、発熱抵抗体１１の材料である金属膜、例えばＴａＳｉＯ層３７ａと、発熱抵抗体１１と駆動回路１２とを接続する導線の材料である金属膜、例えばＮｉ層３７ｂとからなる２層の金属膜３６を被覆し、発熱抵抗体形成用のマスクを用いて、２層の金属膜３６をフォトエッチングする。２層の金属膜３６の内の導線の材料であるＮｉ層３７ｂのみを除去した領域が発熱抵抗体１１の領域となる（図５（ｂ）参照）。
【００３７】
ここで、本実施例では、発熱抵抗体形成用のマスクのパターンを変更して、２層の金属膜３６をエッチングする。その結果、図６（ｂ）に示すように、発熱抵抗体１１の領域とは独立して、駆動回路１２の上層にも発熱抵抗体１１と同じＴａＳｉＯ層３７ａ／Ｎｉ層３７ｂの２層の金属膜３６が被覆される（ステップＳ３）。なお、図６（ｂ）では、駆動回路１２の最上層の保護層４４は、図示が省略されている。また、駆動回路１２の上層の金属膜３６は、半導体チップ１６の端部まで形成され、延在領域３６ｂとなり、スクライブライン４０を介して、半導体ウェハ３４上の全ての半導体チップ１６の間で互いに接続される。
【００３８】
また、発熱抵抗体１１を形成する時同時にこの同じフォトエッチング工程で、各々の半導体チップ１６上に形成されたボンディングパッド３８（Ａｌ配線４６）の上層にも２層の金属膜３６（被覆領域３６ｃ）を被覆する（図５（ｂ）参照）。この場合、少なくともグランド端子に相当するボンディングパッド３８の上層に被覆された金属膜３６（の被覆領域３６ｃ）は、半導体チップ１６の端部まで延在して、延在領域３６ｄを形成し、スクライブライン４０上に被覆された金属膜３６（ライン領域３６ｅ）に接続するようにする。
【００３９】
また、同時にこの同じフォトエッチング工程で、半導体ウェハ３４の周縁部で半導体チップ１６以外の領域に接地用パッド４２（図３参照）を形成する。この接地用パッド４２も、同じくスクライブライン４０上に被覆される２層の金属膜３６に接続するようにする。なお、接地用パッド４２の個数は制限されず、１つ以上であれば何個でもよい。
【００４０】
このように、発熱抵抗体や導体形成用の金属膜３６を利用することにより、製造工程を増やすことなく、駆動回路１２やボンディングパッド３８等の上層に金属膜３６を被覆することができる。なお、発熱抵抗体や導体用の材料は上記実施例に限定されず、他の材料を使用してもよい。また、発熱抵抗体１１や導体の形成工程と駆動回路１２の上層の金属膜３６の形成工程とを別工程としてもよい。この場合、発熱抵抗体や導体用の材料と駆動回路１２上層の金属膜３６の材料とを別々にすることができるという利点がある。
【００４１】
発熱抵抗体や導体用の材料と駆動回路１２上層の金属膜３６の材料とを別々とした場合、駆動回路１２などの上層に被覆する金属膜３６としては、例えば、Ａｌ，Ｗ，Ｔｉ，Ｍｏ，Ｔａ，Ｐｔ等の、通常の半導体製造プロセスで用いられる金属またはその合金等が全て使用可能である。また、金属膜３６は、駆動回路１２の上層の全体を被覆してもよいし、あるいは、必要に応じて部分的に被覆してもよい。
【００４２】
また、発熱抵抗体用を除く、駆動回路１２やボンディングパッド３８の上層（被覆領域３６ａや３６ｃ）に、スクライブライン４０の上（ライン領域３６ｅ）に、駆動回路１２およびボンディングパッド３８からスクライブライン４０まで延在するように形成される（延在領域３６ｂや３６ｄの）金属膜３６は、２層膜に限定されず、１層膜でもよいし、３層以上の何層膜でもよい。例えば、発熱抵抗体用を除く、駆動回路１２やボンディングパッド３８の上層に、スクライブライン４０上に、駆動回路１２およびボンディングパッド３８からスクライブライン４０まで延在するように形成される金属膜３６をＴａＳｉＯのみの１層膜としてもよい。
【００４３】
続いて、図５（ｂ）に示すように、電解／無電解メッキ法により、各々の半導体チップ１６のボンディングパッド３８および接地用パッド４２に金メッキ処理を施す（Ｓ４）。これにより、次の熱酸化の工程の際に、ボンディングパッド３８および接地用パッド４２が酸化されるのを防ぎ、その導電性を保持することができる。なお、各々の半導体チップ１６のボンディングパッド３８および接地用パッド４２以外の領域をマスクしてから金メッキ処理を施すのが好ましい。
【００４４】
マスクせずに金メッキ処理を施した場合、ボンディングパッド３８および接地用パッド４２はもちろん、駆動回路１２やスクライブライン４０上の金属膜３６の上にも金メッキが施され、金メッキ液の使用量が飛躍的に増加する。従って、前述のようにマスクすることにより、金メッキ液の使用量を大幅に削減することができる。なお、発熱抵抗体１１と駆動回路１２とを接続するＮｉ導線（３７ｂ）の上にも金メッキ処理を施すようにしてもよい。こうすれば、導線の抵抗値を下げることが可能となる。
【００４５】
続いて、発熱抵抗体１１の表面を熱酸化処理する（Ｓ５）。その結果、発熱抵抗体１１の表面には電気的な絶縁被膜１１ａが形成される。この絶縁被膜１１ａは、非常に強度に優れ、インクに対する耐蝕性を備えている。このため、通常のサーマルインクジェットプリンタの記録ヘッドでは必要である、耐キャビテーションや耐蝕性を目的とする保護層を不要とすることができ、投入エネルギの低減等を図り、小型で、かつ熱効率の高い記録ヘッドを実現することができる。
【００４６】
続いて、図５（ｃ）に示すように、サンドブラスト法により、半導体ウェハ３４（半導体基板１５）の表側面および／または裏側面から、インク供給孔２０となる領域の半導体チップ１６の半導体基板１５を掘削して、インク溝１８を形成する加工工程を行うと共に、半導体チップ１６（の半導体基板１５）の表裏を貫通するインク供給孔２０を開孔（穿孔）する加工工程を行う（Ｓ６）。
その後、図５（ｄ）に示すように、半導体チップ１６の表面に隔壁３０を形成して、発熱抵抗体１１の上にインク室３１となるキャビティを形成した半導体ウェハ３４（半導体チップ１６）の表面にオリフィスプレート２８を貼り付け（Ｓ７）、ドライエッチングにより、オリフィス２６を開孔（穿孔）する加工工程を行う（Ｓ８）。
【００４７】
ここで、本発明では、サンドブラスト法によってインク溝１８を形成する時やインク供給孔２０を開孔する時、および、ドライエッチングによりオリフィス２６を開孔する時などの加工処理時、半導体ウェハ３４上に形成された接地用パッド４２を介して、駆動回路１２、ボンディングパッド３８および接地用パッド４２の上層に被覆された金属膜３６を電気的にグランドに接続（接地）し、電荷をグランドに逃がすことができる。これにより、本発明によれば、駆動回路１２が電気的に破壊されるのを未然に防止することができる。
【００４８】
本発明の半導体デバイスの製造方法は、基本的に以上のようなものである。
なお、本発明の半導体デバイスの製造方法においては、サンドブラスト法によってインク溝１８を形成する前やインク供給孔２０を開孔する前や、またドライエッチングによりオリフィス２６を開孔する前等の加工処理前に、半導体ウエハ３４の各半導体チップ１６の駆動回路１２が形成されている表面側に金属膜３６を設けているが、本発明はこれに限定されず、図７に示すように、表面側の金属膜３６に加え、半導体ウエハ３４（半導体基板１５）の裏面側にも金属膜５０を設けるのが好ましい。なお、裏面側に設けられる金属膜５０は、金属膜３６と同じ構成であっても、異なっていても良い。
この場合には、金属膜５０は、半導体ウエハ３４（半導体基板１５）の裏面側の全面に設けるのが良い。
【００４９】
このように駆動回路１２が形成された半導体ウエハ３４の表裏両面に金属膜３６および５０を形成した後に、サンドブラスト法によるインク溝１８の形成やインク供給孔２０の穿孔、またドライエッチングによるオリフィス２６の開孔等の加工処理工程を行うと、仮に、加工処理によって静電気が発生したとしても、表面のみの片面金属膜３６の被覆の場合よりも発生した電荷をさらに効率良くグランド（接地）に流すことができるので、より確実に、駆動回路１２の静電破壊を防止することができる。
なお、インク溝１８やインク供給孔２０やオリフィス２６の加工処理後には、半導体ウエハ３４の裏面に形成された金属膜５０を、例えば、ドライまたはウエットエッチング等の処理によって、除去しておくのが好ましい。表面側の金属膜３６についても、加工処理後、不要な部分は、同様なエッチング等の処理により除去しても良いのは、もちろんである。
【００５０】
なお、半導体チップ１６の半導体基板１５の掘削および穿孔等の加工処理は、サンドブラスト法により、半導体チップ１６の一方の側の面、すなわち、表側面または裏側面のどちらか一方から開孔してもよいし、両側面から同時もしくは半導体チップの一方の側の面から途中まで開孔し、続いて他方の側の面から完全に開孔するようにしてもよい。
【００５１】
また、本発明は、モノクロおよびカラーの違いを問わず、半導体デバイスを利用するサーマルインクジェットプリンタ用の記録ヘッドに適用可能である。この場合、トップシュータ型（フェイスインクジェット）、サイドシュータ型（エッジインクジェット）等の従来公知の各種の記録ヘッド構造はいずれも利用可能である。また、オリフィス列は何列としてもよいし、その記録素子数にも何ら制限はない。
【００５２】
また、本発明は、上記実施例のように、加熱によりインクを吐出するサーマル方式のインクジェットプリンタの記録ヘッドの製造方法に限定されるのではなく、ピエゾ素子や静電力等を用いてダイアフラム（振動板）を振動させてインクを吐出する圧力方式等の従来公知の各種方式のインクジェットプリンタの製造方法に適用可能である。なお、本発明では、サーマル方式の発熱抵抗体や圧力方式のピエゾ素子等をまとめてインク吐出手段と表現する。
【００５３】
さらに、本発明は、インクジェットプリンタの記録ヘッドの製造方法に限定されず、製造時の処理により、半導体チップ上に集積回路として形成された素子が電気的に破壊される可能性のある半導体デバイスの製造方法には同じように適用可能である。
以上、本発明の半導体デバイスの製造方法について、種々の実施例を挙げて詳細に説明したが、本発明は上記実施例に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよいのはもちろんである。
【００５４】
【発明の効果】
以上詳細に説明したように、本発明は、半導体ウェハ上に形成された接地用パッドを介して、集積回路やボンディングパッドの上層に形成された金属膜を接地し、半導体製造プロセスの処理工程を施すようにしたものである。
これにより、本発明によれば、サンドブラストやドライエッチング等の加工処理工程により、半導体デバイスの集積回路に形成された素子が電気的に破壊されるのを防止することができ、半導体デバイスの製造歩留りの向上を図れるという効果がある。
【図面の簡単な説明】
【図１】  本発明の半導体デバイスの製造方法を用いて製造されたサーマルインクジェットプリンタの記録ヘッドの一実施例の構成概略図である。
【図２】  図１に示す記録ヘッドの一実施例のレイアウト断面図である。
【図３】  本発明の半導体デバイスの製造方法を用いて製造された半導体デバイスの一実施例を概念的に示す平面図である。
【図４】  本発明の半導体デバイスの製造方法の各工程を表す一実施例のフローチャートである。
【図５】  （ａ）〜（ｄ）は、それぞれ本発明の半導体デバイスの製造方法の各工程の半導体デバイスの一実施例のＡ−Ａ線断面を表す工程図である。
【図６】  （ａ）および（ｂ）は、それぞれ本発明の半導体デバイスの製造方法の各工程の半導体デバイスの一実施例のＢ−Ｂ線断面を表す工程図である。
【図７】  本発明の半導体デバイスの製造方法の別の一工程の半導体デバイスの一実施例の他の断面を表す工程図である。
【図１】
0003804011.tif 000002
【図２】
0003804011.tif 000003
【図３】
0003804011.tif 000004
【図４】
0003804011.tif 000005
【図５】
0003804011.tif 000006
【図６】
0003804011.tif 000007
【図７】
0003804011.tif 000008