(57)【特許請求の範囲】
【請求項１】
電圧と分極状態との関係を規定する履歴特性に基づいて、電圧を零としたとき第１の分極状態を呈する第１の記憶内容と第２の分極状態を呈する第２の記憶内容とのうちいずれか一方の記憶内容を保持する記憶用強誘電体コンデンサ、
を備えた強誘電体記憶装置において、
少なくとも記憶内容の読出時に、記憶用強誘電体コンデンサに対し直列に電気的に接続される負荷用コンデンサ、
読出時に直列に電気的に接続された記憶用強誘電体コンデンサおよび負荷用コンデンサに対し、第１の分極状態を生じさせる電圧と異なる極性の読出用電圧を印加する読出用電圧印加手段、
読出用電圧が印加された状態において、記憶用強誘電体コンデンサに発生する分圧に基づいて記憶内容を判定する記憶内容判定手段、
記憶内容判定手段の判定した記憶内容に対応する分極状態を回復するための再書込電圧を記憶用強誘電体コンデンサに印加する再書込手段、
を備えるとともに、
負荷用コンデンサとして記憶用強誘電体コンデンサとほぼ同一特性の強誘電体コンデンサを用い、
読出用電圧の絶対値が、第１の分極状態を回復するための第１の再書込電圧の絶対値より小さいかまたはほぼ同一となるよう構成したことにより、再書込の直後に次の読み出しが行なわれる高速読み出しの場合に、強誘電体コンデンサの分極状態が第１の分極状態よりも第２の分極状態よりになることがないよう構成したこと、
を特徴とする強誘電体記憶装置。
【請求項２】
請求項１の強誘電体記憶装置において、
記憶用強誘電体コンデンサと負荷用コンデンサとして用いられる強誘電体コンデンサとは、同一基板上に設けられ、同一工程において同時に形成されたものであること、
を特徴とする強誘電体記憶装置。
【請求項３】
請求項１または２の強誘電体記憶装置において、
記憶用強誘電体コンデンサの履歴特性を、履歴特性を有する強誘電体項と履歴特性を有しない常誘電体項との合成として表わした場合、第１の再書込電圧により満充電された状態における強誘電体項に基づく分極状態と、第１の分極状態における強誘電体項に基づく分極状態とが、ほぼ等しくなるよう、記憶用強誘電体コンデンサの履歴特性を定めたこと、
を特徴とする強誘電体記憶装置。
【請求項４】
請求項１、２または３の強誘電体記憶装置において、
記憶内容判定手段が判定した記憶内容が第１の記憶内容である場合には、再書込手段が記憶用強誘電体コンデンサを第１の再書込電圧により満充電状態とした後に、記憶用強誘電体コンデンサをフローティング状態とし、
記憶内容が第２の記憶内容である場合には、再書込手段が記憶用強誘電体コンデンサを第２の分極状態とした後に、記憶用強誘電体コンデンサをフローティング状態とするよう構成したこと、
を特徴とする強誘電体記憶装置。
【請求項５】
請求項１、２、３または４の強誘電体記憶装置において、
読出時に記憶内容を判定する基準となるしきい値電圧を、第１の分極状態における読出時に記憶用強誘電体コンデンサの両端に発生する電圧と第２の分極状態における読出時に記憶用強誘電体コンデンサの両端に発生する電圧との間の値としたこと、
を特徴とする強誘電体記憶装置。
【請求項６】
電圧と分極状態との関係を規定する履歴特性に基づいて、電圧を零としたとき第１の分極状態を呈する第１の記憶内容と第２の分極状態を呈する第２の記憶内容とのうちいずれか一方の記憶内容を保持する記憶用強誘電体コンデンサを用いた記憶方法において、
少なくとも記憶内容の読出時に、記憶用強誘電体コンデンサに対し負荷用コンデンサを直列に電気的に接続し、
読出時に直列に電気的に接続された記憶用強誘電体コンデンサおよび負荷用コンデンサに対し、第１の分極状態を生じさせる電圧と異なる極性の読出用電圧を印加し、
読出用電圧が印加された状態において、記憶用強誘電体コンデンサに発生する分圧に基づいて記憶内容を判定し、
判定した記憶内容に対応する分極状態を回復するための再書込電圧を記憶用強誘電体コンデンサに印加するよう構成するとともに、
負荷用コンデンサとして記憶用強誘電体コンデンサとほぼ同一特性の強誘電体コンデンサを用い、
読出用電圧の絶対値が、第１の分極状態を回復するための第１の再書込電圧の絶対値より小さいかまたはほぼ同一となるよう構成したことにより、再書込の直後に次の読み出しが行なわれる高速読み出しの場合に、強誘電体コンデンサの分極状態が第１の分極状態よりも第２の分極状態よりになることがないよう構成したこと、
を特徴とする強誘電体コンデンサを用いた記憶方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、強誘電体記憶装置および強誘電体コンデンサを用いた記憶方法に関し、特に、強誘電体記憶装置の長寿命化に関する。
【０００２】
【従来の技術】
不揮発性の半導体メモリとして、強誘電体コンデンサを用いた強誘電体メモリが知られている。図８に、従来の強誘電体メモリの回路構成の一部を示す。従来の強誘電体メモリは、強誘電体コンデンサ４と負荷用コンデンサ６とを備えている。図９に、強誘電体コンデンサ４に関する電圧（図８に示すプレートラインＰＬを基準電位とした場合のビットラインＢＬの電位）と分極状態（図においては、”分極状態”と等価な”電荷”で表わしている）との関係を表わす履歴曲線を示す。
【０００３】
図９において、残留分極Ｚ１を生じている状態を第１の分極状態Ｐ１（記憶内容”Ｈ”に該当）とし、残留分極Ｚ２を生じている状態を第２の分極状態Ｐ２（記憶内容”Ｌ”に該当）とする。強誘電体コンデンサ４がいずれの分極状態にあるかを調べることにより、強誘電体コンデンサ４の記憶内容を読み出すことができる。
【０００４】
強誘電体コンデンサ４がいずれの分極状態にあるかを調べるには、図８に示す負荷用コンデンサ６を放電させた後、ビットラインＢＬをフローティング状態とし、その後、プレートラインＰＬに読出用電圧Ｖpを与え、このとき強誘電体コンデンサ４の両端に生ずる電圧Ｖfを測定する。
【０００５】
図９に示す図式解法によれば、負荷用コンデンサ６の静電容量を直線Ｌ１の傾きで表わした場合、強誘電体コンデンサ４が第１の分極状態Ｐ１であれば、強誘電体コンデンサ４の両端に生ずる電圧ＶfはＶ１となり、第２の分極状態Ｐ２であれば、電圧ＶfはＶ２となる。したがって、基準電圧Ｖrefを図９のように設定しておけば、読出時における誘電体コンデンサ４の両端に生ずる電圧Ｖfと基準電圧Ｖrefとを比較することにより、強誘電体コンデンサ４がいずれの分極状態にあるかを調べることができる。
【０００６】
この場合、図９に示すように、強誘電体コンデンサ４が第２の分極状態Ｐ２にある場合には、読出時において一時的に分極状態Ｐ３を示すものの、印加電圧が零に戻ると、分極状態も第２の分極状態Ｐ２に戻るため、読み出しによる残留分極の変動は起こらない。
【０００７】
しかし、強誘電体コンデンサ４が第１の分極状態Ｐ１にある場合には、読出時において一時的に分極状態Ｐ４を示し、印加電圧が零に戻ると、分極状態Ｐ５を示す。すなわち、読み出しによる残留分極の変動が起こる。このため、読出後に、再書込電圧Ｖrwを強誘電体コンデンサ４に印加し、分極状態Ｐ６を生じさせる。このようにすると、印加電圧が零に戻ったとき、強誘電体コンデンサ４は、再び第１の分極状態Ｐ１を示す。
【０００８】
このように、強誘電体コンデンサ４が第１の分極状態Ｐ１にある場合は、読み出しの後、再書き込みを行なうことにより、残留分極をさらに変動させ、強制的に第１の分極状態に戻す。このように構成することで、読み出しにより、記憶内容が変動するのを防止している。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記のような従来の強誘電体メモリには、次のような問題点があった。強誘電体コンデンサ４の寿命は自発分極の反転（残留分極の変動）回数等に関連して定まり、ある種の強誘電体材料を用いた場合１０12回程度とされる。したがって、毎回、記憶内容が”Ｈ”（第１の分極状態Ｐ１に対応）である同一のメモリセルを読み出す場合であっても、読出サイクルが長い場合、すなわち、再書き込み後、強誘電体コンデンサ４の自然放電により第一の分極状態Ｐ１に至った後、つぎの読み出しが行なわれるような場合には、使用可能年数としては十分長くなるため問題はない。
【００１０】
しかし、読出サイクルが短い場合、すなわち、再書き込み後、強誘電体コンデンサ４の自然放電がほとんど行なわれない状態で、つぎの読み出しが行なわれるような場合には、使用可能年数からみて問題となる。
【００１１】
すなわち、図９に示すように、誤読み出し防止のため基準電圧Ｖrefと電圧Ｖ１およびＶ２とのマージンをできるだけ大きくとる必要性から、負荷用コンデンサ６の静電容量を比較的大きく（直線Ｌ１の傾きを比較的大きく）設定している。したがって、再書き込み後、強誘電体コンデンサ４の自然放電がほとんど行なわれない状態（分極状態Ｐ６）で、つぎの読み出しを行なうような場合であっても、残留分極はＰ１〜Ｐ８〜Ｐ１と変動する。このため、読出サイクルが長い場合同様、記憶内容が”Ｈ”である同一のメモリセルを読み出す回数が寿命に関連する。したがって、読出サイクルが短い分、使用可能年数が短くなるため問題となる。これが第１の問題である。
【００１２】
さらに、従来の強誘電体メモリにおいては、図９に示すように、電圧Ｖ１およびＶ２は、強誘電体コンデンサ４の履歴特性と負荷用コンデンサ６の静電容量に大きく依存している。一方、製造時における種々の条件のバラ付き等に起因して、強誘電体コンデンサ４の履歴特性や負荷用コンデンサ６の静電容量も一定のバラ付きを持つ。
【００１３】
このため、誤読み出し防止のため基準電圧Ｖrefと電圧Ｖ１およびＶ２とのマージンをできるだけ大きくとるよう構成しているものの、強誘電体コンデンサ４の履歴特性や負荷用コンデンサ６の静電容量のバラ付きによっては、電圧Ｖ１およびＶ２が大きくバラ付く。さらに、基準電圧Ｖref、読出用電圧Ｖp、再書込電圧Ｖrw自体が変動することを考慮すれば、電圧Ｖ１が基準電圧Ｖref以下になるケースや、電圧Ｖ２が基準電圧Ｖref以上になるケースが一定の比率で生じ得る。すなわち、誤読み出しが生じやすく、動作の信頼性が低い。これが第２の問題である。
【００１４】
第１の問題を解決する方法として、通常の書込／読出時には、残留分極を変化させないような状態（状態１）で強誘電体コンデンサ４を使用し、記憶内容を保存する場合には残留分極の変化を伴う状態（状態２）で強誘電体コンデンサ４を使用する方法が提案されている（A Ferroelectric DRAM Cell for High-Density NVRAM's(IEEE ELECTRON DEVICE LETTERS,VOL.11,NO.10,OCTOBER 1990））。
【００１５】
この方法を採用することにより、使用可能年数が短くなるという第１の問題を解決することができる。しかし、この方法によっても、誤読み出しが生じやすく、動作の信頼性が低いという第２の問題は解決されない。さらに、この方法においては、状態１と状態２それぞれについて、処理アルゴリズムが必要になるため、処理内容が複雑化する。また、状態１にするか状態２にするかの判断回路等が必要になる。さらに、異常事態発生時における状態２への移行が速やかに行なわれないおそれがあり、記憶内容の保護の点からも問題がある。
【００１６】
この発明は、このような従来の強誘電体コンデンサを用いた強誘電体メモリなど強誘電体記憶装置の問題点を解決し、簡単な構成で、寿命が長く、動作の信頼性が高く、記憶内容の保護に関する信頼性が高い強誘電体記憶装置および強誘電体コンデンサを用いた記憶方法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
この発明の強誘電体記憶装置は、電圧と分極状態との関係を規定する履歴特性に基づいて、電圧を零としたとき第１の分極状態を呈する第１の記憶内容と第２の分極状態を呈する第２の記憶内容とのうちいずれか一方の記憶内容を保持する記憶用強誘電体コンデンサ、を備えた強誘電体記憶装置において、少なくとも記憶内容の読出時に、記憶用強誘電体コンデンサに対し直列に電気的に接続される負荷用コンデンサ、読出時に直列に電気的に接続された記憶用強誘電体コンデンサおよび負荷用コンデンサに対し、第１の分極状態を生じさせる電圧と異なる極性の読出用電圧を印加する読出用電圧印加手段、読出用電圧が印加された状態において、記憶用強誘電体コンデンサに発生する分圧に基づいて記憶内容を判定する記憶内容判定手段、記憶内容判定手段の判定した記憶内容に対応する分極状態を回復するための再書込電圧を記憶用強誘電体コンデンサに印加する再書込手段、を備えるとともに、負荷用コンデンサとして記憶用強誘電体コンデンサとほぼ同一特性の強誘電体コンデンサを用い、読出用電圧の絶対値が、第１の分極状態を回復するための第１の再書込電圧の絶対値より小さいかまたはほぼ同一となるよう構成したことにより、再書込の直後に次の読み出しが行なわれる高速読み出しの場合に、強誘電体コンデンサの分極状態が第１の分極状態よりも第２の分極状態よりになることがないよう構成したこと、を特徴とする。
【００１８】
この発明の強誘電体記憶装置は、記憶用強誘電体コンデンサと負荷用コンデンサとして用いられる強誘電体コンデンサとは、同一基板上に設けられ、同一工程において同時に形成されたものであること、を特徴とする。
【００１９】
この発明の強誘電体記憶装置は、記憶用強誘電体コンデンサの履歴特性を、履歴特性を有する強誘電体項と履歴特性を有しない常誘電体項との合成として表わした場合、第１の再書込電圧により満充電された状態における強誘電体項に基づく分極状態と、第１の分極状態における強誘電体項に基づく分極状態とが、ほぼ等しくなるよう、記憶用強誘電体コンデンサの履歴特性を定めたこと、を特徴とする。
【００２０】
この発明の強誘電体記憶装置は、記憶内容判定手段が判定した記憶内容が第１の記憶内容である場合には、再書込手段が記憶用強誘電体コンデンサを第１の再書込電圧により満充電状態とした後に、記憶用強誘電体コンデンサをフローティング状態とし、記憶内容が第２の記憶内容である場合には、再書込手段が記憶用強誘電体コンデンサを第２の分極状態とした後に、記憶用強誘電体コンデンサをフローティング状態とするよう構成したこと、を特徴とする。
【００２１】
この発明の強誘電体記憶装置は、読出時に記憶内容を判定する基準となるしきい値電圧を、第１の分極状態における読出時に記憶用強誘電体コンデンサの両端に発生する電圧と第２の分極状態における読出時に記憶用強誘電体コンデンサの両端に発生する電圧との間の値としたこと、を特徴とする。
【００２２】
この発明の強誘電体コンデンサを用いた記憶方法は、電圧と分極状態との関係を規定する履歴特性に基づいて、電圧を零としたとき第１の分極状態を呈する第１の記憶内容と第２の分極状態を呈する第２の記憶内容とのうちいずれか一方の記憶内容を保持する記憶用強誘電体コンデンサを用いた記憶方法において、少なくとも記憶内容の読出時に、記憶用強誘電体コンデンサに対し負荷用コンデンサを直列に電気的に接続し、読出時に直列に電気的に接続された記憶用強誘電体コンデンサおよび負荷用コンデンサに対し、第１の分極状態を生じさせる電圧と異なる極性の読出用電圧を印加し、読出用電圧が印加された状態において、記憶用強誘電体コンデンサに発生する分圧に基づいて記憶内容を判定し、判定した記憶内容に対応する分極状態を回復するための再書込電圧を記憶用強誘電体コンデンサに印加するよう構成するとともに、負荷用コンデンサとして記憶用強誘電体コンデンサとほぼ同一特性の強誘電体コンデンサを用い、読出用電圧の絶対値が、第１の分極状態を回復するための第１の再書込電圧の絶対値より小さいかまたはほぼ同一となるよう構成したことにより、再書込の直後に次の読み出しが行なわれる高速読み出しの場合に、強誘電体コンデンサの分極状態が第１の分極状態よりも第２の分極状態よりになることがないよう構成したこと、を特徴とする。
【００２３】
【発明の効果】
この発明の強誘電体記憶装置および強誘電体コンデンサを用いた記憶方法は、負荷用コンデンサとして記憶用強誘電体コンデンサとほぼ同一特性の強誘電体コンデンサを用い、読出用電圧の絶対値が第１の再書込電圧の絶対値より小さいかまたはほぼ同一となるよう構成したことにより、再書込の直後に次の読み出しが行なわれる高速読み出しの場合に、強誘電体コンデンサの分極状態が第１の分極状態よりも第２の分極状態よりになることがないよう構成したこと、を特徴とする。
【００２４】
したがって、負荷用コンデンサ、記憶用強誘電体コンデンサ相互間の特性の差はほとんどない。このため、動作が安定し、誤読み出しが少ない。
【００２５】
また、第１の再書込電圧により記憶用強誘電体コンデンサが満充電された分極状態における読み出しの際、記憶用強誘電体コンデンサの両端に発生する電圧がほぼ零または第１の再書込電圧と同一の極性になる。このため、再書込の直後に次の読み出しが行なわれる高速読み出しの場合には、記憶用強誘電体コンデンサの分極状態が第１の分極状態よりも第２の分極状態よりになることはない。この結果、高速読み出しの場合には、残留分極の変動は起こらず、残留分極の変動（分極反転）にともなう寿命の低下はない。
【００２６】
また、高速読み出し、低速読み出しの別を問わず、記憶内容は残留分極として保持されている。このため、電源の継断に伴う記憶内容の呼出／保存のための処理を別途行なう必要はない。また、電源の継断を検知する回路等を設ける必要もない。さらに、異常事態により電源がダウンした場合等においても記憶内容が失われることはない。
【００２７】
すなわち、簡単な構成により、寿命が長く、動作の信頼性が高く、記憶内容の保護に関する信頼性が高い強誘電体記憶装置および強誘電体コンデンサを用いた記憶方法を実現することができる。
【００２８】
この発明の強誘電体記憶装置は、記憶用強誘電体コンデンサと負荷用コンデンサとして用いられる強誘電体コンデンサとは、同一基板上に設けられ、同一工程において同時に形成されたものであることを特徴とする。
【００２９】
したがって、製造条件のバラ付きが大きい場合であっても、記憶用強誘電体コンデンサと負荷用コンデンサとは常に同一特性を有することが保証される。すなわち、動作の信頼性がより高い強誘電体記憶装置を実現することができる。
【００３０】
この発明の強誘電体記憶装置は、第１の再書込電圧により満充電された状態における強誘電体項に基づく分極状態と、第１の分極状態における強誘電体項に基づく分極状態とが、ほぼ等しくなるよう、記憶用強誘電体コンデンサの履歴特性を定めたことを特徴とする。
【００３１】
したがって、第１の再書込電圧により満充電された分極状態と第１の分極状態との間で、強誘電体項に基づく分極状態の変動がほとんどない。このため、高速読み出しの場合は、強誘電体項に基づく分極状態の変動にともなう寿命の低下はほとんどない。すなわち、さらに寿命の長い強誘電体記憶装置を実現することができる。
【００３２】
この発明の強誘電体記憶装置は、記憶内容が第１の記憶内容である場合には、再書込手段が記憶用強誘電体コンデンサを第１の再書込電圧により満充電状態とした後に、記憶用強誘電体コンデンサをフローティング状態とし、記憶内容が第２の記憶内容である場合には、再書込手段が記憶用強誘電体コンデンサを第２の分極状態とした後に、記憶用強誘電体コンデンサをフローティング状態とするよう構成したことを特徴とする。
【００３３】
したがって、記憶内容のいかんにかかわらず、再書込手段の動作と記憶用強誘電体コンデンサをフローティング状態とする動作との関係を一定にすることができる。すなわち、さらにより簡単な構成により、寿命が長く、動作の信頼性が高く、記憶内容の保護に関する信頼性が高い強誘電体記憶装置等を実現することができる。
【００３４】
この発明の強誘電体記憶装置は、読出時に記憶内容を判定する基準となるしきい値電圧を、第１の分極状態における読出時に記憶用強誘電体コンデンサの両端に発生する電圧と第２の分極状態における読出時に記憶用強誘電体コンデンサの両端に発生する電圧との間の値としたことにより、再書込の直後に次の読み出しが行なわれる高速読み出しの場合に、強誘電体コンデンサの分極状態が第１の分極状態よりも第２の分極状態よりになることがないよう構成したこと、を特徴とする。
【００３５】
したがって、記憶内容を判定する際のマージンの小さい低速読み出しに合わせてしきい値電圧を設定することにより、マージンの大きい高速読み出しの場合にも同一のしきい値電圧を用いることができる。このため、低速読み出しであるか高速読み出しであるかにかかわらず、同一のしきい値電圧を用いることができる。すなわち、さらにより簡単な構成により、寿命が長く、動作の信頼性が高く、記憶内容の保護に関する信頼性が高い強誘電体記憶装置等を実現することができる。
【００３６】
【発明の実施の形態】
図２に、この発明の一実施形態による強誘電体記憶装置である強誘電体コンデンサを用いた強誘電体メモリ１０の回路図の一部を示す。強誘電体メモリ１０は、複数のメモリセルＭ１１、Ｍ２１...Ｍｍｎを行列配置する構成を有している。なお、図２においては、メモリセルＭ１１...Ｍ１ｎの並び（縦方向の並び）を行と呼び、メモリセルＭ１１...Ｍｍ１の並び（横方向の並び）を列と呼ぶ。
【００３７】
強誘電体メモリ１０は、さらに、基準セル駆動回路１２、センスアンプＡＭＰ１...を有するセンスアンプ部１４、基準セルプリセット回路部１６を備えている。基準セル駆動回路１２は読出用電圧印加手段に対応する。センスアンプ部１４および基準プリセット回路部１６が記憶内容判定手段に対応する。また、基準セル駆動回路１２およびセンスアンプ部１４が再書込手段に対応する。
【００３８】
なお、この実施形態においては、基準セル駆動回路１２を読出用電圧印加手段と再書込手段とにおいて兼用し、センスアンプ部１４を記憶内容判定手段と再書込手段とにおいて兼用するよう構成している。このように構成することにより、回路の簡略化を図ることができる。
【００３９】
図３にメモリセルＭ１１近傍の拡大回路図を示す。メモリセルＭ１１は、記憶用強誘電体コンデンサである強誘電体コンデンサＣ１１と選択用トランジスタＴＲ１１とを備えている。強誘電体コンデンサＣ１１の一端は、選択用トランジスタＴＲ１１、ビットライン／ＢＬ１を介して、負荷用コンデンサＣbと直列に電気的に接続される。強誘電体コンデンサＣ１１の他端は、プレートラインＰＬ１を介して基準セル駆動回路１２（図２参照）に接続されている。
【００４０】
選択用トランジスタＴＲ１１のゲートは、ワードラインＷＬ１に接続されている。ビットライン／ＢＬ１には、センスアンプＡＭＰ１の一端が接続されており、センスアンプＡＭＰ１の他端はビットラインＢＬ１を介して、基準セルプリセット回路部１６（図２参照）に接続されている。
【００４１】
図１に、強誘電体コンデンサＣ１１に関する電圧（図３に示すプレートラインＰＬ１を基準電位とした場合のビットライン／ＢＬ１の電位）と分極状態（図においては、”分極状態”と等価な”電荷”で表わしている）との関係を表わす履歴曲線を示す。図１において、残留分極Ｚ１を生じている状態を第１の分極状態Ｐ１（第１の記憶内容である記憶内容”Ｈ”に対応）とし、残留分極Ｚ２を生じている状態を第２の分極状態Ｐ２（第２の記憶内容である記憶内容”Ｌ”に対応）とする。
【００４２】
この実施形態では、負荷用コンデンサＣbは、強誘電体コンデンサＣ１１と同一基板上に設けられ、同一工程において同時に形成され、同一の特性を有する強誘電体コンデンサである。したがって、製造条件のバラ付きが大きい場合であっても、強誘電体コンデンサＣ１１と負荷用コンデンサＣｂとは常に同一特性を有することが保証され、動作の信頼性が格段に向上する。
【００４３】
また、後述する第１の再書込電圧Ｖrw1の絶対値と後述する読出用電圧Ｖpの絶対値とが同一となるよう設定している。このように、再書込電圧Ｖrw1と読出用電圧Ｖpとを設定することにより、第１の再書込電圧Ｖrw1により強誘電体コンデンサＣ１１が満充電された分極状態における読み出しの際、強誘電体コンデンサの両端に発生する電圧がほぼ零になる。このため、後述するように、記憶内容”Ｈ”を高速で読み出す場合、残留分極の変動がほとんどなく、寿命の低下を防止することができる。
【００４４】
図３に示す強誘電体コンデンサＣ１１の履歴特性Ｈを図４に示す。強誘電体コンデンサＣ１１の履歴特性Ｈは、履歴特性を有する強誘電体項Ｈfと履歴特性を有しない常誘電体項Ｈpとの合成として表わすことができると考えられている。第１の再書込電圧Ｖrw1により満充電された状態Ｐ６における強誘電体項Ｈfに基づく分極状態Ｒ６と、第１の分極状態Ｐ１における強誘電体項Ｈfに基づく分極状態Ｒ１とが、ほぼ等しくなるように、強誘電体コンデンサＣ１１の履歴特性を定めている。つまり、受電感度の高い（強誘電体項Ｈfの立上がりの急峻な）強誘電体コンデンサＣ１１を用いている。
【００４５】
このような履歴特性を有する強誘電体コンデンサＣ１１を用いれば、後述するように、記憶内容”Ｈ”を高速で読み出す場合、強誘電体項Ｈfに基づく分極状態の変動がほとんどなく、寿命の低下を防止することができる。
【００４６】
なお、図５に示すような受電感度の低い強誘電体コンデンサを用いると、第１の再書込電圧Ｖrw1により満充電された状態Ｐ６における強誘電体項Ｈfに基づく分極状態Ｒ６と、第１の分極状態Ｐ１における強誘電体項Ｈfに基づく分極状態Ｒ１とが、大きく異なる（図中”ｄ”で示す）。したがって、このような履歴特性を有する強誘電体コンデンサを用いれば、記憶内容”Ｈ”を高速で読み出す場合、強誘電体項Ｈfに基づく分極状態の変動が大きく、寿命の低下を招くこととなる。
【００４７】
したがって、第１の分極状態Ｐ１における強誘電体項Ｈfに基づく分極状態Ｒ１が、第１の再書込電圧Ｖrw1により満充電された状態Ｐ６における強誘電体項Ｈfに基づく分極状態Ｒ６の少なくとも８０％程度以上であることが好ましい。
【００４８】
つぎに、強誘電体メモリ１０の記憶内容を読み出す場合の動作について説明する。例えばメモリセルＭ１１の記憶内容を読み出す場合には、図２に示すアドレスバッファ１８に、該当アドレスを入力する。これにより、行を選択する行デコーダ２０および列を選択する列デコーダ２２を介してメモリセルＭ１１が選択されることになる。
【００４９】
図６に、記憶内容”Ｈ”を読出す場合の各信号線等の状態を表わすタイミングチャートを示す。図６、図２を参照しつつ、図１、図３に基づいて記憶内容”Ｈ”を読出す場合の動作を説明する。まず、強誘電体コンデンサＣ１１が後述する第１の再書込電圧Ｖrw1により満充電された分極状態Ｐ６において読み出しを行なう場合（高速読み出し）について説明する。
【００５０】
まず、図３に示すビットライン／ＢＬ１を”Ｌ”とすることにより、負荷用コンデンサＣｂを放電させ（図６（ａ）参照）、その後、ビットラインＢＬ１をフローティング状態にする（図６（ｂ）参照）。
【００５１】
つぎに、ワードラインＷＬ１を”Ｈ”とすることにより、選択トランジスタＴＲ１１をＯＮ状態とし（図６（ｃ）参照）、その後、基準セル駆動回路１２（図２参照）からの出力にしたがってプレートラインＰＬ１を”Ｈ”にする（図６（ｄ）参照）。
【００５２】
プレートラインＰＬ１を”Ｈ”にすることにより、直列に電気的に接続された強誘電体コンデンサＣ１１および負荷用コンデンサＣｂの両端に、読出し用電圧Ｖｐが印加されることになる。これにより、図１に示すように、強誘電体コンデンサＣ１１の両端には、読出し用電圧Ｖｐに基づく分圧Ｖ３が生ずる。図式解法によれば、分圧Ｖ３は第１の分極状態Ｐ１における強誘電体コンデンサＣ１１の電圧として与えられる。すなわち、
Ｖ３＝０
となる。したがって、グランドを基準としたビットライン／ＢＬ１の電位は図６（ｅ）に示す値となる。
【００５３】
つぎに、センスアンプＡＭＰ１を動作させる（図６（ｆ）参照）。センスアンプＡＭＰ１は、ビットラインＢＬ１を介して基準セルプリセット回路部１６（図２参照）から与えられ、図１に示される基準電圧Ｖref（しきい値電圧）と強誘電体コンデンサＣ１１の分圧Ｖ３とを比較し（実際には、図１に示す読出し用電圧Ｖｐを基準としたときの、基準電圧Ｖrefの電位と分圧Ｖ３の電位を比較する）、分圧Ｖ３の方が高ければ、記憶内容は”Ｈ”であると判定し、ビットライン／ＢＬ１の電位を”Ｈ”にする（図６（ｇ）参照）。このとき、強誘電体コンデンサＣ１１の分極状態は、図１に示す第１の分極状態Ｐ１のままである。なお、基準電圧Ｖrefの値は、後述する分圧Ｖ１と分圧Ｖ２の中間の値となるように設定している。
【００５４】
つぎに、基準セル駆動回路１２（図２参照）からの出力にしたがってプレートラインＰＬ１を”Ｌ”にする（図６（ｈ）参照）。
【００５５】
プレートラインＰＬ１を”Ｌ”にすることにより、プレートラインＰＬ１と”Ｈ”に維持されたビットライン／ＢＬ１との間には電位差が生ずることとなる。この電位差が、図１に示す第１の再書込電圧Ｖrw1であり、強誘電体コンデンサＣ１１の両端に印加される。強誘電体コンデンサＣ１１は、第１の再書込電圧Ｖrw1を印加され、図１に示す分極状態Ｐ６となる。この状態が満充電状態である。
【００５６】
つぎに、強誘電体コンデンサＣ１１が第１の再書込電圧Ｖrw1により満充電された状態で、ワードラインＷＬ１を”Ｌ”に落とす（図６（ｉ）参照）ことにより、選択トランジスタＴＲ１１をＯＦＦとし、強誘電体コンデンサＣ１１をフローティング状態とする。
【００５７】
つぎに、列デコーダ２２の出力線Ｂ１（図２参照）を立ち上げる（図６（ｊ）参照）ことにより、ビットライン／ＢＬ１の電位”Ｈ”（図６（ｋ）参照）を、出力バッファ２４に取込む（図６（ｌ）参照）。その後、センスアンプＡＭＰ１をＯＦＦにする（図６（ｍ）参照）ことにより、再びビットライン／ＢＬ１をフローティング状態とする（図６（ｎ）参照）。最後に、列デコーダ２２の出力線Ｂ１を”Ｌ”に戻し、読出処理を終了する。
【００５８】
このように、高速読み出しの場合、すなわち、強誘電体コンデンサＣ１１が第１の再書込電圧Ｖrw1により満充電されたあと放電される前に次の読み出しが行なわれるような短サイクルの読み出しの場合には、上述のように、一連の読み出し処理の過程において、強誘電体コンデンサＣ１１の分極状態は、図１に示すように、Ｐ６〜Ｐ１〜Ｐ６と変化するのみである。
【００５９】
このため、強誘電体コンデンサＣ１１の残留分極は、第１の分極状態Ｐ１のまま変動することはない。したがって、この実施形態によれば、高速読出時における、残留分極の変動にともなう強誘電体コンデンサＣ１１の寿命の低下はない。
【００６０】
また、図４に示すように、強誘電体コンデンサＣ１１の分極状態がＰ６〜Ｐ１〜Ｐ６と変化する過程で、強誘電体項Ｈfに基づく分極状態の変動は、ほとんどない。したがって、この実施形態によれば、高速読出時における、強誘電体項Ｈfに基づく分極状態の変動にともなう強誘電体コンデンサＣ１１の寿命の低下も、ほとんどない。
【００６１】
つぎに、長サイクルの読み出し、すなわち、強誘電体コンデンサＣ１１の常誘電体項Ｈp（図４参照）が全て放電された状態、つまり図１における第１の分極状態Ｐ１において読み出しが行なわれる場合（低速読み出しの場合）の動作について説明する。
【００６２】
この実施形態の強誘電体メモリ１０は、高速読み出しか低速読み出しかを区別することなく、全く同一の処理手順で読み出しを行なう。したがって、低速読み出しの動作は、高速読み出しの動作と同様に行なわれる。ただし、図１に示すように、低速読み出しの場合は、読み出し時の分極状態が第１の分極状態Ｐ１である点で、読み出し時の分極状態がＰ６である高速読み出しの場合と異なる。
【００６３】
したがって、低速読み出しの場合には、図１に示す読出用電圧Ｖpが印加された場合、強誘電体コンデンサＣ１１は、分極状態Ｐ４を呈する。したがって、強誘電体コンデンサＣ１１に生ずる分圧はＶ１を示す。なお、このとき、グランドを基準としたビットライン／ＢＬ１の電位は図６（ｅ´）に示す値となる。
【００６４】
しかし、前述のように、基準電圧ＶrefはＶ１より低い値に設定されているため、センスアンプＡＭＰ１は、高速読み出しの場合同様、記憶内容は”Ｈ”であると判定し、ビットライン／ＢＬ１の電位を”Ｈ”にする（図６（ｇ）参照）。なお、このとき、強誘電体コンデンサＣ１１は、図１に示すように、分極状態Ｐ５を呈する。
【００６５】
この後、強誘電体コンデンサＣ１１の両端に第１の再書込電圧Ｖrw1を印加する（図６（ｈ）参照）ことにより再書き込みを行なう。再書き込みにより、強誘電体コンデンサＣ１１は分極状態Ｐ６を呈する。読み出し処理の終了後、時間の経過とともに、強誘電体コンデンサＣ１１の常誘電体項Ｈp（図４参照）に基づく電荷が全て放電され、図１における第１の分極状態Ｐ１に戻る。
【００６６】
したがって、低速読み出し時においては、残留分極がＰ１〜Ｐ５〜Ｐ１と変動し、図４に示すように、強誘電体コンデンサＣ１１の分極状態がＰ１〜Ｐ４と変化する過程で、強誘電体項Ｈfに基づく分極状態もＲ１〜Ｒ４と変動する。このため、記憶内容”Ｈ”を低速で読み出す場合には、強誘電体コンデンサＣ１１の寿命の低下をきたす。
【００６７】
しかしながら、低速で読み出す場合には、単位時間あたりの読出回数が少ないため、単位時間あたりの寿命の低下量が小さく、問題とならない。
【００６８】
つぎに、記憶内容”Ｌ”を読み出す場合の動作を説明する。図７に、記憶内容”Ｌ”を読出す場合の各信号線等の状態を表わすタイミングチャートを示す。図６および図７に示すように、この実施形態の強誘電体メモリ１０は、記憶内容”Ｈ”の読み出しか記憶内容”Ｌ”の読み出しかを区別することなく、全く同一の処理手順で読み出しを行なうよう構成されている。
【００６９】
したがって、記憶内容”Ｌ”の読み出しの動作は、記憶内容”Ｈ”の読み出しの動作と同様に行なわれる。ただし、図１に示すように、記憶内容”Ｌ”の読み出しの場合は、読み出し時の分極状態が第２の分極状態Ｐ２である点で、記憶内容”Ｈ”の読み出しの場合と異なる。また、記憶内容”Ｌ”を読み出す場合は、高速読み出しであっても低速読み出しであっても、読み出し時の分極状態が常に第２の分極状態Ｐ２となるよう構成されている点で、上述の記憶内容”Ｈ”を読み出す場合と異なる。
【００７０】
記憶内容”Ｌ”を読み出す場合においては、図１に示す読出用電圧Ｖpが印加された場合、強誘電体コンデンサＣ１１は、分極状態Ｐ３を呈する。したがって、強誘電体コンデンサＣ１１に生ずる分圧はＶ２を示す。なお、このとき、グランドを基準としたビットライン／ＢＬ１の電位は図７（ａ）に示す値となる。
【００７１】
前述のように、基準電圧ＶrefはＶ２より高い値に設定されているため、センスアンプＡＭＰ１は、記憶内容は”Ｌ”であると判定し、ビットライン／ＢＬ１の電位を”Ｌ”にする（図７（ｂ）参照）。
【００７２】
ビットライン／ＢＬ１の電位を”Ｌ”にすることにより、ビットライン／ＢＬ１と”Ｈ”に維持されたプレートラインＰＬ１との間には電位差が生ずることとなる。この電位差が、図１に示す第２の再書込電圧Ｖrw2（読出用電圧Ｖpに等しい）であり、強誘電体コンデンサＣ１１の両端に印加される。強誘電体コンデンサＣ１１は、第２の再書込電圧Ｖrw2を印加され、図１に示す分極状態Ｐ７となる。
【００７３】
この後、プレートラインＰＬ１を”Ｌ”にする（図７（ｃ）参照）。ことにより、強誘電体コンデンサＣ１１の両端にかかる電圧を強制的に０Ｖとする。これにより、強誘電体コンデンサＣ１１の常誘電体項Ｈp（図４参照）に基づく電荷が全て強制的に放電され、図１における第２の分極状態Ｐ２に戻る。
【００７４】
したがって、記憶内容”Ｌ”の読み出し時においては、一連の読み出し処理の過程において、強誘電体コンデンサＣ１１の分極状態は、図１に示すように、Ｐ２〜Ｐ３〜Ｐ７〜Ｐ２と変化するのみである。
【００７５】
このため、強誘電体コンデンサＣ１１の残留分極は、第２の分極状態Ｐ２のまま変動することはない。したがって、この実施形態によれば、記憶内容”Ｌ”の読み出し時における、残留分極の変動にともなう強誘電体コンデンサＣ１１の寿命の低下はない。
【００７６】
また、図４に示すように、強誘電体コンデンサＣ１１の分極状態がＰ２〜Ｐ３〜Ｐ７〜Ｐ２と変化する過程で、強誘電体項Ｈfに基づく分極状態の変動は、ほとんどない。したがって、この実施形態によれば、記憶内容”Ｌ”の読み出し時における、強誘電体項Ｈfに基づく分極状態の変動にともなう強誘電体コンデンサＣ１１の寿命の低下も、ほとんどない。
【００７７】
このように、この実施形態によれば、強誘電体コンデンサＣ１１の寿命の低下が生ずるのは、記憶内容”Ｈ”を低速で読み出す場合のみである一方、上述のように、低速で読み出す場合には、単位時間あたりの寿命の低下量が少ないため、実用上問題となることはない。
【００７８】
また、図３に示すように、負荷用コンデンサＣbの一端はグランド電位に接地されており、他端はビットライン／ＢＬ１に接続されている。一方、図６および図７に示すように、上述の各動作において、ビットライン／ＢＬ１の電位は、”Ｈ”（第１の再書込電圧Ｖrw1に対応）と”Ｌ”（グランド電位に対応）との間で変動するのみである。したがって、負荷用コンデンサＣbの両端に印加される電圧は、常に同一方向であり、その大きさは０〜Ｖrw1の範囲内である。このため、強誘電体で構成されている負荷用コンデンサＣbは、上述の各動作において、分極反転を生ずることはない。すなわち、この実施形態においては、負荷用コンデンサＣbを強誘電体で構成したにもかかわらず、負荷用コンデンサＣbの分極反転に伴う寿命の低下はない。
【００７９】
また、強誘電体コンデンサＣ１１と負荷用コンデンサＣｂとを同一の基板に同一工程で同時に作り込んだ強誘電体コンデンサにより構成している。このため、製造工程におけるバラ付きを吸収し、動作に対する信頼性を向上させることができる。さらに、読出サイクルの長短、記憶内容のいかんを区別することなく、同一の処理手順により読み出しを行なうことができる。
【００８０】
なお、上述の実施形態においては、負荷用コンデンサＣbを、強誘電体コンデンサＣ１１と、同一基板上に設けるとともに同一工程において同時に形成するよう構成したが、負荷用コンデンサＣbを、強誘電体コンデンサＣ１１とほぼ同一の特性を有する強誘電体コンデンサとするのであれば、製造方法は特に問わない。
【００８１】
また、第１の再書込電圧Ｖrw1の絶対値と後述する読出用電圧Ｖpの絶対値とが同一となるよう設定したが、読出用電圧Ｖpの絶対値が第１の再書込電圧Ｖrw1の絶対値より小さくなるよう構成することもできる。
【００８２】
また、読出用電圧Ｖpと第２の再書込電圧Ｖrw2とを同一の値としたが、読出用電圧Ｖpと第２の再書込電圧Ｖrw2とは、必ずしも同一の値とする必要はない。
【００８３】
また、第１の再書込電圧Ｖrw1により満充電された状態Ｐ６における強誘電体項Ｈfに基づく分極状態Ｒ６と、第１の分極状態Ｐ１における強誘電体項Ｈfに基づく分極状態Ｒ１とが、ほぼ等しくなるよう、強誘電体コンデンサＣ１１の履歴特性を定めたが、強誘電体コンデンサＣ１１の履歴特性は、必ずしもこのようなものである必要はない。
【００８４】
また、強誘電体メモリ１０の読出処理の手順は、図６および図７に示すタイミングチャートに限定されるものではない。さらに、この発明は図２に示す回路構成を有する強誘電体メモリ１０に限定されるものではない。
【図面の簡単な説明】
【図１】この発明の一実施形態による強誘電体記憶装置である強誘電体メモリに用いられる強誘電体コンデンサの動作状態を説明するための図面である。
【図２】この発明の一実施形態による強誘電体メモリの回路構成の一部を示す図面である。
【図３】この発明の一実施形態による強誘電体メモリの回路構成のうち、メモリセル近傍を拡大した図面である。
【図４】この発明の一実施形態による強誘電体メモリに用いられる強誘電体コンデンサの履歴特性を示す図面である。
【図５】この発明の一実施形態による強誘電体メモリに用いられる強誘電体コンデンサの履歴特性を説明するための図面である。
【図６】この発明の一実施形態による強誘電体メモリにおける記憶内容”Ｈ”の読出手順を説明するためのタイミングチャートである。
【図７】この発明の一実施形態による強誘電体メモリにおける記憶内容”Ｌ”の読出手順を説明するためのタイミングチャートである。
【図８】従来の強誘電体メモリの回路構成の一部を示す図面である。
【図９】従来の強誘電体メモリに用いられる強誘電体コンデンサの動作状態を説明するための図面である。
【符号の説明】
Ｃ１１・・・・・・・強誘電体コンデンサ
Ｃb・・・・・・・・負荷用コンデンサ
Ｖrw1・・・・・・・第１の再書込電圧
Ｐ６・・・・・・・・第１の再書込電圧に対応する分極状態
Ｖp・・・・・・・・読出用電圧
Ｐ１・・・・・・・・第１の分極状態
【図１】
0003767703.tif 000002
【図２】
0003767703.tif 000003
【図３】
0003767703.tif 000004
【図４】
0003767703.tif 000005
【図５】
0003767703.tif 000006
【図６】
0003767703.tif 000007
【図７】
0003767703.tif 000008
【図８】
0003767703.tif 000009
【図９】
0003767703.tif 000010