(57)【特許請求の範囲】
【請求項１】
表示部と、
前記表示部を駆動制御する表示用ドライバＩＣと、
前記表示用ドライバＩＣが搭載される第１の基板と、
前記表示用ドライバＩＣにコマンド、表示データを送出するＭＰＵと、
前記ＭＰＵが搭載される第２の基板と、
前記第１，第２の基板同士を電気的に接続するコネクタと、
を有し、
前記ＭＰＵは検査モード時にテストコマンドを送出し、その後前記表示用ドライバＩＣから出力される検査結果信号を読み取る手段を有し、
前記表示用ドライバＩＣは、
前記ＭＰＵとの間で信号が入出力されるインターフェース回路と、
前記ＭＰＵから前記インターフェース回路を介して入力された前記テストコマンドをデコードするコマンドデコーダと、
前記コマンドデコーダからの信号に基づいて、前記検査結果信号を出力する検査回路と、
ＩＤ設定部と、
を有し、
前記ＭＰＵは、前記検査モード時に、前記ＩＤ設定部の出力をモニタするためのテストコマンドを送出し、
前記検査回路は、前記テストコマンドが前記コマンドデコーダにてデコードされた後に、前記ＩＤ設定部の出力に基づいて上位ビット及び下位ビットを含む前記検査結果信号を出力し、かつ、前記テストコマンドを前記コマンドデコーダがデコードすることで生成される信号に基づいて、前記上位ビットと前記下位ビットとが正転−反転の関係とされ、
前記インターフェース回路及び前記コネクタを介して入力された前記検査結果信号を前記ＭＰＵが読み取ることで、前記コネクタの接続不良を判定可能としたことを特徴とする表示ユニット。
【請求項２】
請求項１において、
前記ＭＰＵは、前記表示用ドライバＩＣを含む複数種の表示用ドライバＩＣのための複数種の制御内容を記憶する記憶部を有し、
前記ＭＰＵは、前記ＩＤ設定部からのＩＤの読み取り時にＩＤモニタコマンドを前記表示用ドライバＩＣに送出し、
前記表示用ドライバＩＣは、前記ＩＤモニタコマンドを前記コマンドデコーダがデコードすることで生成される信号に基づいて、前記ＩＤ設定部からのＩＤ情報を前記ＭＰＵに送出し、
前記ＭＰＵは、前記ＩＤ情報を読み取ることで、前記記憶部内の対応する制御内容に基づいて、前記表示用ドライバＩＣを駆動制御することを特徴とする表示ユニット。
【請求項３】
請求項１または２において、
前記第１の基板はガラス基板であり、前記表示部は、前記ガラス基板を含んで構成される液晶表示部であることを特徴とする表示ユニット。
【請求項４】
請求項１乃至３のいずれかに記載の表示ユニットを有することを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、表示用ドライバＩＣ（INTEGLATED CIRCUIT）とそれを制御するＭＰＵとを含む表示ユニット及びそれを用いた電子機器並びに表示ユニットの検査方法に関する。
【０００２】
【背景技術】
図１は、携帯電話の表示ユニットの概略断面図である。図１に示すように、携帯電話の表示部は、検査回路を内蔵する液晶表示ドライバＩＣ１０が搭載された液晶モジュール２０と、ＭＰＵ３００が搭載された印刷回路基板３０と、液晶モジュール２０と印刷回路基板３０とを電気的に接続させるコネクタ例えば導電部と絶縁部とを交互に形成した弾性接続部材（ゼブラゴム）４０とで構成される。弾性接続部材は図１の裏面から表面に向かう方向に長手沿って導電部と絶縁部とが交互に積層されて構成され。この弾性接続部材４０の長手方向にて均等に圧力を作用させることで、液晶モジュール２０と印刷回路基板３０との端子同士が電気的に接続される。
【０００３】
液晶モジュール２０は、２枚のガラス基板２２，２４間に液晶２６を封止して構成される液晶表示部２８を有し、一方の基板２４の延長部に液晶表示ドライバＩＣ１０が搭載される。
【０００４】
ここで、弾性接続部材４０に作用する圧力が一様でないと、液晶モジュール２０と印刷回路基板３０とは接触不良となる。
【０００５】
従来、この接触不良の検査は、ＭＰＵ３００からの信号に基づいて液晶表示ドライバＩＣ１０を駆動して、液晶表示部２８に表示パターンを表示し、これを目視することで行っていた。
【０００６】
【発明が解決しようとする課題】
ところで、この種の表示ユニットの製造工程は、上述の目視検査工程以外は完全自動化が進んでいるが、目視検査が必要なために検査工程のみ自動化ができなかった。
【０００７】
しかも、上述した目視検査では人為的ミスにより不良を見過ごしてしまうこともあり、検査精度の点でも改善の余地があった。
【０００８】
また、近年、エンドユーザの要求に答えるため、あるいは電子機器メーカの販売戦略に応じて、表示容量、画面サイズなどの仕様が変更された複数種の表示ユニットを製造する必要がある。この場合、異なる仕様の機種毎に部品を用意することでは、部品の品種が増えて割高となるばかりか、部品管理も煩雑となる。
【０００９】
そこで、本発明の目的は、コネクタの接続不良を検査する検査工程を自動化することが可能な表示ユニット及びそれを用いた電子機器並びに表示ユニットの検査方法を提供することにある。
【００１０】
本発明の他の目的は、コネクタの接続不良を検査する検査工程にて、昇圧回路の出力異常または発振回路の出力異常を検査でき、あるいは表示用ドライバＩＣのＩＤを読み出すことができる表示ユニット及びそれを用いた電子機器並びに表示ユニットの検査方法を提供することにある。
【００１１】
本発明のさらに他の目的は、ＭＰＵを複数種の表示用ドライバＩＣに共用でき、しかも組み込まれた表示用ドライバＩＣに適合する制御内容をＭＰＵが正しく設定することができる表示ユニット及びそれを用いた電子機器を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、表示部と、前記表示部を駆動制御する表示用ドライバＩＣと、前記表示用ドライバＩＣが搭載される第１の基板と、前記表示用ドライバＩＣにコマンド、表示データを送出するＭＰＵと、前記ＭＰＵが搭載される第２の基板と、前記第１，第２の基板同士を電気的に接続するコネクタとを有する表示用ユニットに関する。
【００１３】
本発明に係る表示ユニットは、
前記ＭＰＵは検査モード時にテストコマンドを送出し、その後前記表示用ドライバＩＣから出力される検査結果信号を読み取る手段を有し、
前記表示用ドライバＩＣは、
前記ＭＰＵとの間で信号が入出力されるインターフェース回路と、
前記ＭＰＵから前記インターフェース回路を介して入力された前記テストコマンドをデコードするコマンドデコーダと、
前記コマンドデコーダからの信号に基づいて、前記検査結果信号を出力する検査回路と、
を有する。
【００１４】
そして、本発明に係る表示ユニット及びその検査方法にあっては、前記インターフェース回路及び前記コネクタを介して入力された前記検査結果信号を前記ＭＰＵが読み取ることで、前記コネクタの接続不良を判定可能とした。
【００１５】
すなわち、検査結果信号が正常であれば、その検査結果信号の出力経路途中のコネクタでの接続も正常であると判定できる。このように、目視検査に頼らずにコネクタでの接続状態を検査できるので、検査工程の自動化が図られる。
【００１６】
本発明においては、前記第１の基板はガラス基板であり、前記表示部を、前記ガラス基板を含んで構成される液晶表示部とすることができる。
【００１７】
第１の基板を、液晶表示部の一部であるガラス基板とした場合、この液晶表示部を駆動制御する表示用ドライバＩＣ以外の各種回路（ＭＰＵを含む）は、コネクタを介して表示用ドライバＩＣと接続される第２の基板に形成することができる。
【００１８】
本発明においては、
前記表示用ドライバＩＣは、
前記ＭＰＵから前記インターフェース回路を介して入力された表示データが書き込まれる記憶部と、
前記記憶部に書き込まれた表示データに基づいて表示駆動する表示駆動部と、
前記表示駆動部に供給される電圧を昇圧して生成する昇圧回路と、
を有することができる。
【００１９】
このとき、前記昇圧回路には、前記コネクタを介して少なくとも一つの昇圧コンデンサが接続される。
【００２０】
一方、前記検査回路は、
前記昇圧回路の出力と基準値とを比較する比較器と、
前記比較器での比較結果に基づいて、前記昇圧回路の出力が前記基準値を下回った時のフェイル状態をラッチするラッチ回路と、
を有する。
【００２１】
このような構成の表示ユニットでは、ＭＰＵは、検査モード時に、昇圧クロックにより駆動される昇圧回路の出力電圧をモニタするためのテストコマンドを送出し、その後昇圧クロックの１周期以上の時間経過を待って検査結果信号を読み取る。
【００２２】
こうすると、少なくとも一つの昇圧コンデンサがコネクタでの接続不良により昇圧回路に正常に接続されていない異常時には、ラッチ回路にてフェイル状態がラッチされる。この異常時には上記フェイル状態が、昇圧クロックの１周期の間に必ず生ずるため、ＭＰＵが昇圧クロックの１周期以上の時間経過を待って検査結果信号を読み取ることで、コネクタの接続異常が判明する。
【００２３】
本発明において、前記表示用ドライバＩＣはＩＤ設定部を内蔵することができる。
【００２４】
この場合、前記ＭＰＵは、前記検査モード時に、前記ＩＤ設定部の出力をモニタするためのテストコマンドを送出する。前記検査回路は、前記テストコマンドを前記コマンドデコーダがデコードした後に、前記ＩＤ設定部の出力に基づいて前記検査結果信号を出力する。このＩＤ情報である検査結果信号をＭＰＵが読み取ることでも、コネクタの接続状態が正常か異常であるかを判定できる。
【００２５】
より好ましくは、前記検査回路は、上位ビットと下位ビットから成る検査結果信号を出力し、かつ、前記テストコマンドを前記コマンドデコーダがデコードすることで生成される信号に基づいて、前記上位ビットと前記下位ビットとが正転−反転の関係とされる。
【００２６】
この場合、ＭＰＵは検査結果信号の上位ビットと下位ビットとが正転−反転の関係であるか否かを判定することで、コネクタでの接続状態を判定することができる。
【００２７】
本発明においては、
前記表示用ドライバＩＣは、前記コネクタを介して供給されるロジック電源電圧に基づいて発振する発振回路を有し、
前記インターフェース回路は、データ入出力端子とシリアルクロック端子とを有し、前記ＭＰＵから前記シリアルクロック端子を介して供給されるシリアルクロックを所定数カウントする毎に、前記データ入出力端子を入力可能状態と出力可能状態との間で切り換えるオートリターン回路を有する構成とすることができる。
【００２８】
この場合、前記ＭＰＵは、前記検査モード時に、前記発振回路の出力をモニタするためのテストコマンドと前記所定数のシリアルクロックとを送出し、前記発振回路からの出力を前記検査回路及び前記データ入出力端子を介して入力する際には、前記シリアルクロックの送出を停止し、前記発振回路の出力の読み取り後に、前記所定数のシリアルクロックを送出する。一方、前記表示用ドライバＩＣは、前記発振回路の出力の送出後に入力された前記シリアルクロックをカウントする前記オートリターン回路の動作に基づいて、前記データ入出力端子を入力可能状態に設定する。
【００２９】
通常、発振回路の出力周波数はシリアルクロックの周波数よりも充分に低いので、ＭＰＵがシリアルクロックに従って発振回路の出力をモニタすると、発振回路の出力が全く変化しない場合があり得る。このため、発振回路の出力のモニタ時にはシリアルクロックを停止させている。また、発振回路の出力を読み取った後に、データ入出力端子が入力可能状態に切り換えるために、ＭＰＵは所定数のシリアルクロックを送出する。
【００３０】
本発明の他の態様に係る表示ユニットは、
表示部と、
前記表示部を駆動制御する表示用ドライバＩＣと、
前記表示用ドライバＩＣにコマンド、表示データを送出するＭＰＵと、
を有し、
前記表示用ドライバＩＣは、
ＩＤ設定部と、
前記ＭＰＵからの前記コマンドをデコードするコマンドデコーダと、
を有し、
前記ＭＰＵは、前記表示用ドライバＩＣを含む複数種の表示用ドライバＩＣのための複数種の制御内容を記憶する記憶部を有し、
前記ＭＰＵは、前記ＩＤ設定部からのＩＤの読み取り時にＩＤモニタコマンドを前記表示用ドライバＩＣに送出し、
前記表示用ドライバＩＣは、前記ＩＤモニタコマンドを前記コマンドデコーダがデコードすることで生成される信号に基づいて、前記ＩＤ設定部からのＩＤ情報を前記ＭＰＵに送出し、
前記ＭＰＵは、前記ＩＤ情報を読み取ることで、前記記憶部内の対応する制御内容に基づいて、前記表示用ドライバＩＣを駆動制御することを特徴とする。
【００３１】
こうすると、ＭＰＵを複数種の表示用ドライバＩＣに共用することができ、しかも、ＭＰＵに接続された表示用ドライバＩＣの制御内容を、その表示用ドライバＩＣから読み出されるＩＤに従って選択することができる。
【００３２】
【発明の実施の形態】
以下、本発明を携帯電話用の液晶装置に適用した実施の形態について図面を参照して説明する。
【００３３】
（液晶装置の全体概要）
本実施の形態に係る液晶装置も、図１に示す携帯電話の表示ユニットを有している。図１に示す第１の基板は液晶表示部２８の一構成要素であるガラス基板２４であり、このガラス基板２４に液晶表示ドライバＩＣ１０が搭載される。第２の基板はＭＰＵ３００が搭載された印刷回路基板３０であり、第１の基板２４とコネクタ（例えばゼブラゴムなどの弾性接続部材）４０により接続されている。なお、図１に示す液晶モジュール２０は、透過型液晶装置であればバックライトまたはサイドライトが搭載されるが、反射型であれば光源は不要である。
【００３４】
この液晶モジュール２０は、図１４に示すように携帯電話機５００に液晶表示部２８が露出するように配置される。携帯電話機５００は、液晶表示部２８の他、受話部５１０，送話部５２０，操作部５３０及びアンテナ５４０等を有する。そして、ＭＰＵ３００は、アンテナ５４０にて受信された情報、あるいは操作部５３０にて操作入力された情報に基づいて、液晶モジュール２０にコマンドデータあるいは表示データを送出する。
【００３５】
（液晶表示ドライバＩＣ）
図２は、液晶表示ドライバＩＣを示すブロック図である。図２において、この液晶表示ドライバＩＣ１０には、電源回路５０、表示メモリ例えば表示データＲＡＭ６０、表示ドライバとしてのセグメント（ＳＥＧ）ドライバ７０及びコモン（ＣＯＭ）ドライバ８０、発振回路９０、表示タイミング発生回路９２等の液晶駆動に必要な構成が設けられている。表示データＲＡＭ６０は、１３２本のセグメント電極ＳＥＧ０〜ＳＥＧ１３１と６５本のコモン電極ＣＯＭ０〜ＣＯＭ６４との交点に形成される画素数と同じ数（１３２×６５個）のメモリ素子を備えている。
【００３６】
また、この液晶表示ドライバＩＣ１０には検査回路２００とＩＤ設定部４００とが設けられている。ＩＤ設定部４００は、この液晶表示ドライバＩＣ１０固有のＩＤを設定するものである。検査回路２００は、本実施の形態では、電源回路５０、発振回路９０またはＩＤ設定部４００からの信号に基づく検査データ（検査結果信号）をシリアルで出力するものである。この検査データは、後述するＭＰＵインターフェース回路１００、第１の入出力端子１０１を介してＭＰＵ３００に入力される。
【００３７】
液晶表示ドライブＩＣ１０にはさらに、ＭＰＵインターフェース１００、コマンド・デコーダ１１０、内部バス１２０が設けられている。本実施の形態では、このＭＰＵインターフェース１００には、ＭＰＵ３００からの各種信号を入力するための第１の入出力端子１０１と第２〜第４の入力端子１０２〜１０４が設けられている。第１の入出力端子１０１にはシリアルデータ信号（ＳＤＡ）が入出力され、第２の入力端子１０２にはシリアルクロック信号（ＳＣＬ）が入力され、第３の入力端子１０３にはチップセレクト信号（ＸＣＳ）が入力され、第４の入力端子１０４にはリセット信号（ＸＲＥＳ）が入力される。
【００３８】
ここで、シリアルデータ信号（ＳＤＡ）としては、ＭＰＵ３００より入力されるデータとして、コマンドデータ及び表示データがあり、表示用ドライバＩＣ１０からの出力データとして前述の検査データがある。これらのシリアルデータ信号（ＳＤＡ）は、ＭＰＵ３０００が同時に処理するビット数で構成され、本実施の形態では１バイト（８ビット）である。コマンドデータ及び表示データのビット数は、１ワード（１６ビット）または１ロングワード（３２ビット）としてもよい。
【００３９】
ＭＰＵインターフェース１００は、チップセレクト信号（ＸＣＳ）がアクティブ（例えばＬＯＷアクティブ）のときに、シリアルクロック信号（ＳＣＬ）に従って入力されたシリアルデータ信号（ＳＤＡ）を転送し、シリアル−パラレル変換して入出力する。
【００４０】
ＭＰＵインターフェース１００は、シリアルデータ信号（ＳＤＡ）がコマンドデータであれば、そのコマンドデータをコマンド・デコーダ１１０にパラレルで送出し、シリアルデータ信号（ＳＤＡ）が表示データであれば、その表示データを内部バスライン１２０にパラレルで送出する。
【００４１】
また、ＭＰＵインターフェース回路１００は、検査回路２００からの検査データを、第１の入出力端子１０１を介して出力する機能を有する。
【００４２】
デコードされたコマンドデータは、電源回路５０、表示タイミング発生回路９２の動作コマンドとして用いられる他、表示データＲＡＭ６０に接続されたページ・アドレス回路６１，カラムアドレス回路６２，ラインアドレス回路６３の各アドレス指定に用いられる。また、デコードされたコマンドデータが検査回路２００からの検査データを要求するものである場合には、第１の入出力端子１０１が出力可能状態とされ、検査回路２００からの検査データが出力される。
【００４３】
一方、パラレルの表示データは、内部バス１２０、表示データＲＡＭ６０のＩ／Ｏバッファ６４を介して、コマンドにより指定されたページ及びカラムの各アドレスに従って表示データＲＡＭ６０内のメモリ素子に書き込まれる。
【００４４】
表示データＲＡＭ６０は、液晶モジュール２０の液晶表示部２８のフィールドメモリまたはフレームメモリとして機能する。表示データＲＡＭ６０に書き込まれた表示データは、表示タイミング発生回路９２からのタイミング信号に従ってアドレス指定されて読み出され、表示データ・ラッチ回路６５にてラッチされる。表示データ・ラッチ回路６５にてラッチされた表示データは、セグメント（ＳＥＧ）ドライバ７０にて、液晶駆動に必要な例えば５レベルの電位Ｖ１〜Ｖ５に変換され、液晶表示部２８のセグメント電極ＳＥＧ０〜ＳＥＧ１３１に供給される。
【００４５】
このセグメント電極ＳＥＧ０〜ＳＥＧ１３１への電位供給を、表示タイミング発製回路９２からのタイミング信号に基づいて、コモン（ＣＯＭ）ドライバ８０を介してコモン電極ＣＯＭ０〜ＣＯＭ６４の選択を切り換えながら実施することで、液晶表示部２８が表示駆動される。
【００４６】
（内蔵検査回路の説明）
図３は、図２中の検査回路２００と、その検査回路２００の動作に関係する構成を示している。検査回路２００は、図２に示す電源回路５０内に設けられた昇圧回路５２からの出力と、発振回路９０からの出力と、ＩＤ設定部４００からの出力とを、コマンド・デコーダ１１０からの信号に基づいてシリアルで出力する機能を有する。このために検査回路２００は、図３に示すように、電圧モニタ回路２１０と、比較器２１２と、マルチプレクサ２１４とを有する。
【００４７】
電圧モニタ回路２１０は、昇圧回路５２からの出力を抵抗分割により分圧し、比較器２１への基準電圧Ｖｒｅｆに見合うモニタ電圧を生成するものである。比較器２１２は、基準電圧Ｖｒｅｆとモニタ電圧とを比較し、その比較結果を出力する。マルチプレクサ２１４は、発振回路９０、比較器２１４及びＩＤ設定部４００からの出力を、コマンド・デコーダ１１０からの信号に基づいて切替ながら、シリアルで出力するものである。
【００４８】
ＭＰＵインターフェース１００には、第１の入出力端子１０１を入力可能状態か出力可能状態かに切り換えるために、オートリターン回路１１１、第１，第２のトランスミッションゲート１１２，１１４及びインバータ１１６が設けられている。オートリターン回路１１１は、第２の入力端子１０２からのシリアルクロック信号（ＳＣＬ）を８発カウントする毎にその出力が反転する。第１のトランスミッションゲート１１２はオートリターン回路１１１のＨ出力でオンされ、第２のトランスミッションゲート１１４はオートリターン回路１１１のＬ出力をインバータ１１６にて反転したＨ信号にてオンされる。そして、第１のトランスミッションゲート１１２がオンすることで、マルチプレクサ２１４からの検査データの出力が可能となる。また、第２のトランスミッションゲート１１４がオンすることで、第１の入出力端子１０１からのコマンドデータ等が液晶表示ドライバＩＣ１０内に入力可能な状態となる。なお、第２のトランスミッションゲート１１４にはシフトレジスタ１０９が接続され、シリアルで入力されたコマンドデータを１ビットずつシフトして、８ビットのパラレルデータとしてコマンド・デコーダ１１０に入力させている。
【００４９】
なお、図３において、パワーＩＣ３１０からのロジック電圧ＶＤＤ（例えば２．７Ｖ）、ＶＩＯ（例えば１．８Ｖ）及びＧＮＤ（０Ｖ）は、弾性接続部材４０を介して、液晶表示ドライブＩＣ１０のロジック電圧入力部５４に入力されている。また、昇圧用の外付けコンデンサＣ１〜Ｃ４は、コネクタ４０を介して昇圧回路５２に接続されている。
【００５０】
（マルチプレクサの構成）
図４は、図３に示すマルチプレクサ２１４の論理回路図である。このマルチプレクサ２１４には、図３に示す発振回路９０からの発振出力ＸＣＩＣＬ、比較器２１２からの出力ＣＯＭＰ、ＩＤ設定部４００からの出力が、図３に示すコマンド・デコーダ１１０からの出力ＴＳＩＮＶ，ＴＥＳＴ１Ｓ，ＴＥＳＴ１１〜１４，１６に基づいて選択されて、マルチプレクサ２１４の出力ＴＳＴＯＵＴが得られる。このために、マルチプレクサ２１４は、インバータＩＮＶ１〜ＩＮＶ５、ナンドゲートＮＡＮＤ１〜ＮＡＮＤ１３、ノアゲートＮＯＲ１〜ＮＯＲ８及びＤ型フリップフロップＤＦＦを有する。インバータＩＮＶ２、Ｄ型フリップフロップＤＦＦ及びノアゲートＮＯＲ１は、比較器２１２の出力がＬＯＷとなったときに、そのフェイル状態をラッチする回路２１６として機能する。また、マルチプレクサ２１４の他の出力ＸＴＥＳＴＯとして、検査回路２００での検査時にはＬＯＷが、それ以外の時にはＨＩＧＨが出力される。
【００５１】
ここで、図４に示す信号ＴＥＳＴ１Ｓは、発振回路９０の出力をモニタする時にのみＨＩＧＨとされ、信号ＴＥＳＴ１６は比較器２１２の出力に基づいて電圧をモニタする時にのみＨＩＧＨとされる。信号ＴＥＳＴ１１〜ＴＥＳＴ１４はＩＤ設定部４００からのＩＤをモニタするときに、一つずつ順次ＨＩＧＨとなる。
【００５２】
また、図４に示す信号ＴＳＩＮＶは、図４に示すノードａでの出力信号を、図４に示す正転出力経路ＯＵＴ１、反転出力経路ＯＵＴ２のいずれか一方より出力するように切り換えるために使用される。ノードａの出力信号が正転出力経路ＯＵＴ１を経由するとその論理がそのまま出力され、反転出力経路ＯＵＴ２を経由するとその論理が反転されて出力される。
【００５３】
（発振回路出力のモニタ工程）
まず、液晶表示ドライブＩＣの発振回路９０が正常であるか否かの検査方法について、図５のフローチャート及び図６のタイミングチャートをも参照して説明する。図５に示すように、ＭＰＵ３００は、液晶表示ドライバＩＣ１０のパワーセーブモードを解除する（図５のステップ１）。このステップは、発振回路９０をパワーセーブモードでなく通常モードで駆動するために行われる。
【００５４】
次に、発振回路９０の出力をＭＰＵ３００にてモニタするためのテストコマンドを、ＭＰＵ３００が出力する（図５のステップ２）。８ビットのテストコマンドは、図６に示すように、８発のシリアルクロックＳＣＬに同期して出力され、第１の入出力端子１０１を介して液晶表示ドライバＩＣ１０にシリアル入力される。
【００５５】
このテストコマンドは、図３に示す第２のトランスミッションゲート１１４を介してシフトレジスタ１０９にシリアル入力される。シフトレジスタ１０９では、第２の入力端子１０２を介して入力されるシリアルクロック信号（ＳＣＬ）に従ってシリアルデータをシフトし、８ビットのテストコマンドＤ０〜Ｄ８をパラレルで出力する。このテストコマンドはコマンド・デコーダ１１０にてデコードされ、マルチプレクサ２１４は発振回路９０のからの出力を選択して出力するように制御される。
【００５６】
すなわち、発振回路出力のモニタ工程では、コマンド・デコーダ１１０からの出力である図４に示す信号ＴＳＩＮＶ，ＴＥＳＴ１Ｓ，ＴＥＳＴ１１〜１４，１６のうち、信号ＴＥＳＴ１ＳのみがＨＩＧＨとなり、他はＬＯＷとなる。
【００５７】
このとき、発振回路９０の出力ＸＩＣＬの論理は、インバータＩＮＶ１，ナンドゲートＮＡＮＤ１，ノアゲートＮＯＲ７，ノアゲートＮＯＲ１５及びナンドゲートＮＡＮＤ１１にてそれぞれ反転され、図４のノードａにて発振回路９０の出力ＸＩＣＬの反転出力が得られる。
【００５８】
ここで、ノアゲートＮＯＲ７に入力される信号ＴＳＩＮＶはＬＯＷ、信号ＴＥＳＴ１ＳはＨＩＧＨであるから、ノアゲートＮＯＲ７の出力はＬＯＷ固定となる。この場合、ノードａ以降の出力経路として図４の反転出力経路ＯＵＴ２が選択される。
【００５９】
従って、ノードａにおける発振回路９０の出力ＸＩＣＬの反転出力は、ノアゲートＮＯＲ８，インバータＩＮＶ５及びナンドゲートＮＡＮＤ１３にてそれぞれ反転されるので、マルチプレクサ２１４の出力ＴＳＴＯＵＴより、発振回路９０の出力ＸＩＣＬが選択的に得られる。
【００６０】
また、８ビットのテストコマンドが入力されると、図３のオートリターン回路１１１がシリアルクロック信号（ＳＣＬ）を８発カウントするので、第２のトランスミッションゲート１１４をオフとし、第１のトランスミッションゲート１１２をオンさせる。この結果、マルチプレクサ２１４の出力として選択された発振回路９０の出力が、第１の入出力端子１０１を介して外部のＭＰＵ３００に出力される。
【００６１】
ここで、発振回路９０はパワーセーブモードが解除されることで、通常モードにて発振している。このとき、ＭＰＵ３００は発振出力のリード状態に設定され（図５のステップ３）、発振回路９０の発振周波数を測定することになる。この場合、図６に示すようにＭＰＵ３００はシリアルクロック信号（ＳＣＬ）の発生を停止させることが好ましい。発振出力は例えば数１０ＫＨｚと低周波数であるのに対して、シリアルクロック信号（ＳＣＬ）は例えば４ＭＨｚと高周波数である。従って、高周波のシリアルクロック信号（ＳＣＬ）のタイミングに従って低周波の発振出力を計測しても、発振出力が全く変化しない状態を何回も測定することになるからである。そこで、シリアルクロック信号（ＳＣＬ）を停止させ、発振出力に見合った一定のタイミングで発振出力のレベル変化点を読むか、あるいはイベントカウンタを使用するなどして、発振周波数を計測する。
【００６２】
この計測が終了すると、図６に示すようにＭＰＵ３００は８発のシリアルクロック（ＳＣＬ）を出力する。このクロックが、液晶表示ドライバ１０のオートリターン回路１１１にてカウントされることで、第１のトランスミッションゲート１１２がオフ、第２のトランスミッションゲート１１４がオンされて、その後この検査項目がリセットされる（図５のステップ４）。
【００６３】
この発振回路９０の発振出力をモニタする意義は、発振回路９０がロジック電圧入力部５４からのロジック電圧供給を受けて動作することから、その発振出力が正常であれば、ロジック電圧入力部５４には正常なロジック電圧が供給されていることが分かることである。換言すれば、パワーＩＣ３１０とロジック電圧入力部５４との間の弾性接続部材４０のコンタクトは正常であることが分かる。
【００６４】
さらに、ＭＰＵ３００からのコマンドデータと、液晶表示ドライバＩＣ１０からの発振出力のデータを正常に入出力できていることから、第１の入出力端子１０１及び第２の入力端子１０２（シリアルインターフェース）も正常にコンタクトされていることも分かる。
【００６５】
（ＩＤのモニタ工程）
次に、液晶表示ドライバＩＣ１０のＩＤ設定部４００からのＩＤをモニタする工程について、図７のフローチャート及び図８のタイミングチャートを参照して説明する。
【００６６】
このＩＤモニタ工程は、上述した発振出力モニタ工程の検査結果が正常であった場合に、それに引き続いて実施することが好ましいが、他のタイミングで実施しても良い。
【００６７】
ここで、図４に示すＩＤ設定部４００では、この液晶表示ドライバＩＣ１０の固有のＩＤ情報をセットするために、ナンドゲートＮＡＮＤ６の一方の入力端子を電位ＶＤＤに接続し、他のナンドゲートＮＡＮＤ３〜５の一方の入力端子を電子ＶＳＳに接続するように配線している。この配線を組み替えることで、２4＝１６通りのＩＤをセット可能としている。
【００６８】
液晶表示ドライバＩＣ１０のＩＤを読み出すには、図７のステップ１に示すように、ＭＰＵ３００よりテストコマンドが液晶表示ドライバＩＣ１０に入力される。このテストコマンドにより、上述のナンドゲートＮＡＮＤ３〜６の他方の入力端子への信号ＴＥＳＴ１１〜ＴＥＳＴ１４を、ＴＥＳＴ１４よりＴＥＳＴ１１に向かう順で選択的に順次ＨＩＧＨＩにする。このとき、各ナンドゲートＮＡＮＤ３〜６の出力を読み出す途中にて、信号ＴＳＩＮＶを前半はＬＯＷ、後半はＨＩＧＨとする。図４に示す他の信号ＴＥＳＴ１Ｓ，ＴＥＳＴ１６はＬＯＷとされる。この設定により、下記の表１に示す各８ビットのＩＤ１〜ＩＤ４が順次読み出され、計３２ビットのＩＤがＭＰＵ３００にてモニタされる。
【００６９】
【表１】
0003815131.tif 000002
【００７０】
ここで、このＩＤの読み出しのためのテストコマンドは、上記と同様にして、入出力端子１０１，第２のトランスミッションゲート１１４，シフトレジスタ１１６を介してコマンド・デコーダ１１０にてデコードされ、マルチプレクサ２１４はＩＤ設定部４００からの出力を選択して出力するように制御される。
【００７１】
このテストコマンドにより、先ずＴＥＳＴ１１がＨＩＧＨとされ、ＴＥＳＴ１２〜１４はＬＯＷとされる。また、信号ＴＳＩＮＶは当初ＬＯＷとされる。そうすると、図４に示すナンドゲートＮＡＮＤ６の一方の入力電位ＶＤＤ（ＨＩＧＨ）が、ナンドゲートＮＡＮＤ９，インバータＩＮＶ４，ナンドゲートＮＡＮＤ１１にてそれぞれ反転され、ノードａにＨＩＧＨが得られる。このとき、ナンドゲート７の出力がＨＩＧＨ固定であるので正転出力経路ＯＵＴ１が選択され、ノードａの論理ＨＩＧＨがそのままマルチプレクサ２１４の出力ＴＳＴＯＵＴとして得られる。
【００７２】
このマルチプレクサ２１４の出力は、ＭＰＵインターフェース１００にてシリアルクロックＣＬＫによって出力され、上述の表１及び図８に示すように、上位４ビットのステータスＤ７〜Ｄ４がそれぞれ“１”として出力される。
【００７３】
この後、図８に示すように信号ＴＳＩＮＶがＬＯＷよりＨＩＧＨに切り換えられる。そうすると、ナンドゲート７の出力がＬＯＷ固定となるので反転出力経路ＯＵＴ２が選択され、ノードａの論理ＨＩＧＨが反転されて、マルチプレクサ２１４の出力ＴＳＴＯＵＴとしてＬＯＷが得られる。
【００７４】
このマルチプレクサ２１４の出力も、ＭＰＵインターフェース１００にてシリアルクロックＣＬＫによって出力され、上述の表１及び図８に示すように、下位４ビットのステータスＤ３〜Ｄ０がそれぞれ“０”として出力される。
【００７５】
同様にして、信号ＴＥＳＴ１２，１３，１４を順次ＨＩＧＨとすることで、表１に示すＩＤ２〜ＩＤ４として、正転の上位４ビットと反転の下位４ビットが得られる。
【００７６】
こうして、ＭＰＵ３００には表１に示す全３２ビットのＩＤ１〜ＩＤ４が入力され、ＭＰＵ３００はこのＩＤを読みとることになる（図７のステップ２）。ＭＰＵ３００に入力された各ＩＤ１〜ＩＤ４の８ビットが、上位４ビットの論理に対して下位４ビットが反転されていれば、ロジック電源の接続と、シリアルインターフェースの接続とが正常であると判定できる。もしこれらの接続に異常があれば、各ＩＤ１〜ＩＤ４の８ビットデータが４ビットずつで正転と反転の論理とならないからである。
【００７７】
一般に、シリアルデータが正常に転送されているか否かを判定するために、パリティチェックが行われる。このパリティチェックでは、“１”のデータの数が幾つあるかを加算器を用いてチェックすることになる。しかし、加算器は回路規模が大きく、ＩＣ内に占める面積が増大してしまう。本実施の形態では、そのような大規模回路を要せずに、シリアルインターフェースが正常であるか否かを判定できる。この判定が終了したら、ＭＰＵ３００はリセットコマンドを送出し、ＩＤモニタ工程が終了する（図７のステップ３）。
【００７８】
（電圧モニタ工程）
次に、液晶表示ドライバＩＣ１０内の昇圧回路５２の出力電圧ＶＯＵＴが正常であるか否かを検査する電圧モニタ工程について説明する。
【００７９】
この電圧モニタ工程は、上述したＩＤモニタ工程の検査結果が正常であった場合に、それに引き続いて実施することが好ましいが、他のタイミングで実施しても良い。
【００８０】
まず、昇圧回路５２の構成及び動作について、図９及び図１０を参照して説明する。図９は昇圧回路５２及び外付けの昇圧コンデンサＣ１〜Ｃ４を示し、図１０は図９に示す昇圧トランジスタ群を駆動する昇圧クロックの信号波形を示している。
【００８１】
図９に示すように、昇圧トランジスタ群５２Ａには、弾性接続部材４０を介して昇圧コンデンサＣ１〜Ｃ４が接続されている。この昇圧トランジスタ群５２Ａの各ゲートには、昇圧クロック信号ＣＬＨ１，ＣＬＨ２，ＣＬ１Ｐ，ＣＬ２Ｐ，ＣＬ１Ｎ，ＣＬ２Ｎが、図１０に示すタイミングで供給される。なお、この昇圧クロック信号は、発振回路９０の出力を分周することで生成される。従って、この電圧モニタ工程は、発振回路９０から発振出力が正常であると判定された後に行われることが好ましい。
【００８２】
上述の昇圧クロック信号により、昇圧コンデンサＣ１にはＶＤＤ２（例えば２．７Ｖ）と２×ＶＤＤ２とが交互にチャージされ、昇圧コンデンサＣ２には２×ＶＤＤ２と４×ＶＤＤ２とが交互にチャージされ、昇圧コンデンサＣ３には３×ＶＤＤ２と３３×ＶＤＤ２とが交互にチャージされる。その結果、昇圧用コンデンサＣ４に４×ＶＤＤ２（例えば２．７Ｖ×４＝１０．８Ｖ）がチャージされ、これが昇圧回路５２の出力電圧ＶＯＵＴとなる。
【００８３】
以上の動作は、弾性接続部材４０を介して、昇圧トランジスタ群５２Ａと昇圧コンデンサＣ１〜Ｃ４とが接触不良なく接続されていることが前提となる。従って、接続不良がなければ、昇圧回路５２の出力電圧ＶＯＵＴは図１１に示すように、一定電圧に維持される。しかし、例えば昇圧コンデンサＣ１が接続不良であれば、図１２に示すように、昇圧クロックに同期して出力電圧ＶＯＵＴは変化する。ただし、異常時の出力電圧ＶＯＵＴの波形にはリップルが生じて、そのピーク値は、図１１に示す正常値とほぼ同じとなっている。
【００８４】
この接続状態を検査するために、昇圧回路５２の出力電圧ＶＯＵＴがモニタされる。この出力電圧ＶＯＵＴは、電圧モニタ回路２１０にて抵抗分割により分圧され、比較器２１２の一方の入力端子に入力される。比較器２１２の他方の入力端子には基準電圧（例えば１．５Ｖ）が供給されている。ここで、電圧モニタ回路２１０では、昇圧回路５２の出力電圧ＶＯＵＴが正常値であるときに、基準電圧よりも少し高い電圧となるように、出力電圧ＶＯＵＴを分圧している。従って、電圧モニタ回路２１０の出力電圧が基準電圧より高ければ、比較器２１２の出力はＨＩＧＨとなって、出力電圧ＶＯＵＴが正常であることが分かる。一方、いずれか一つ以上の昇圧コンデンサが外れていれば、図１２のような電圧波形となるため、比較器２１２の出力は常にＨＩＧＨとならず、ＬＯＷに転ずることがある。
【００８５】
次に、液晶表示ドライバＩＣ１０内の昇圧回路５２の出力電圧ＶＯＵＴが正常であるか否かを検査する電圧モニタ工程についての詳細を、図１３に示すフローチャートに従って説明する。
【００８６】
先ず、パワーセーブモードを解除して（図１３のステップ１）、発振回路９０を通常モードで駆動させる。その後、昇圧回路５２をターンオンさせ（図１３のステップ２）、昇圧コンデンサＣ４に４×ＶＤＤ２の電圧がチャージされるまでに要する時間だけ待機する（図１３のステップ３）。
【００８７】
その後、ＭＰＵ３００よりテストコマンドを送出する。このテストコマンドも前述と同様にしてコマンド・デコーダ１１０にてデコードされる。この結果、図４に示す信号ＴＥＳＴ１６のみがＨＩＧＨとされ、他の信号ＴＳＩＮＶ，ＴＥＳＴ１Ｓ，ＴＥＳＴ１１〜ＴＥＳＴ１４は全てＬＯＷとされる。
【００８８】
ここで、昇圧回路５２の出力電圧ＶＯＵＴが正常であれば、比較器２１２の出力はＨＩＧＨとなるので、図４に示すインバータＩＮ２の出力は常時ＬＯＷとなる。そうすると、その後段のノアゲートＮＯＲＱの一方の入力がＬＯＷに固定されるため、他方の入力の論理に拘わらずノアゲートＮＯＲ１の出力はＨＩＧＨとなる。
【００８９】
一方、電圧モニタ工程では上述した通り信号ＴＥＳＴ１６のみがＨＩＧＨとなっているので、ノアゲートＮＯＲ１の出力（ＨＩＧＨ）と信号ＴＥＳＴ１６（ＨＩＧＨ）とが入力されるナンドゲートＮＡＮＤ２の出力ＬＯＷは、ナンドゲートＮＡＮＤ７，ノアゲートＮＯＲ５，ナンドゲートＮＡＮＤ１１にてそれぞれ反転され、ノードａの論理はＨＩＧＨとなる。
【００９０】
またこのとき、信号ＩＴＳＩＮＶはＬＯＷであるので、正転出力経路ＯＵＴ１が選択されている。従って、ノードａの論理（ＧＨＩＨ）は、ナンドゲートＮＡＮＤ１２，ＮＡＮＤ１３を経て、マルチプレクサ２１４の出力ＴＳＴＯＵＴとしてそのまま出力される。
【００９１】
このマルチプレクサ２１４の出力も、ＭＰＵインターフェース１００にてシリアルクロックＣＬＫによって出力されるが、これは昇圧動作の１周期Ｈ以上の期間に亘って実施される（図１３のステップ５）。
【００９２】
このマルチプレクサ２１４の出力はＭＰＵ３００にて読み取られ（図１３のステップ６）、マルチプレクサ２１４の出力論理がＨＩＧＨであれば、昇圧回路５２の出力電圧ＶＯＵＴが正常であることが判明する。
【００９３】
次に、外付けの昇圧コンデンサＣ１〜Ｃ４の少なくとも一つが接続不良であった場合の動作について説明する。例えば昇圧コンデンサＣ１が接続不良であれば、昇圧回路５２の出力電圧ＶＯＵＴは図１２のように変化する。ここで、図１２から明らかなように、接続不良の場合には昇圧クロックの１周期Ｈの間に必ず、出力電圧ＶＯＵＴは正常時の電圧レベルよりもかなり低いレベルに変化する。
【００９４】
そこで、図１３のステップ５では、昇圧クロックの少なくとも１周期Ｈの期間に亘って電圧をモニタすると共に、図４に示すフェイル状態ラッチ回路２１６にて出力電圧ＶＯＵＴの異常をラッチできるようにしている。
【００９５】
すなわち、出力電圧ＶＯＵＴが図１２に示すように変化したとき、昇圧クロックの１周期Ｈ中に比較器２１２の出力はＨＩＧＨよりＬＯＷに転ずる。そうすると、図４に示すインバータＩＮＶ２を介して、Ｄ型フリップフロップＤＦＦのクロック入力端子ＣにＨＩＧＨが入力され、Ｄ型フリップフロップＤＦＦの出力Ｑには、データ端子Ｄの電位ＶＤＤ（ＨＩＧＨ）が現れる。この出力Ｑが一旦ＨＩＧＨとなると、たとえ比較器２１２の出力がＨＩＧＨに変化しても、Ｄ型フリップフロップＤＦＦのクロック入力端子Ｃへの入力電位がＬＯＷとなるだけで、出力ＱはＨＩＧＨ固定となる。
【００９６】
そうすると、このＤ型フリップフロップの後段のノアゲートＮＯＲ１の一方の入力端子の論理は、Ｑ出力によってＨＩＧＨ固定となる。よって、このノアゲートＮＯＲ１の出力は、インバータＩＮＶ２の論理に拘わらずＬＯＷ固定となる。
【００９７】
このようにして、フェイル状態ラッチ回路２１２では、出力電圧ＶＯＵＴが異常となるフェイル状態をラッチでき、ノアゲートＮＯＲ１の出力をＬＯＷ固定とすることができる。
【００９８】
この場合、図４に示すノードａの論理（ＬＯＷ）は、ナンドゲートＮＡＮＤ１２，ＮＡＮＤ１３を経て、マルチプレクサ２１４の出力ＴＳＴＯＵＴとしてそのまま出力される。従って、これが入力されるＭＰＵ３００では、図１３のステップ５での待機後のマルチプレクサ２１４の出力を読み取ることで（図１３のステップ６）、その論理がＬＯＷであれば、昇圧回路５２の出力電圧ＶＯＵＴが異常であると判定できる。その後、ＭＰＵ３００がリセットコマンドを送出することで、電圧モニタ工程が終了する（図１３のステップ７）。
【００９９】
（液晶表示ドライバＩＣのＩＤの他の利用形態）
本実施の形態では、液晶表示ドライバＩＣ１０が、固有のＩＤを有するため、ＭＰＵ３００は複数種の液晶表示ドライバＩＣに共用する構成とすることができる。この場合、ＭＰＵ３００は、記憶部例えばＰＲＯＭ（PROGRAMABLE READ ONLY MEMORY）に、複数のＩＤと対応付けて、複数の液晶表示ドライバＩＣに適合する表示制御内容を記憶している。
【０１００】
例えば、一つのＭＰＵ３００に共用される複数種の液晶表示ドライバＩＣとして、それにより駆動される液晶パネルの表示容量が異なる下記の機種Ａ，Ｂを挙げることができる。
【０１０１】
機種Ａ…６５×９６ドットの液晶パネル駆動用ＩＣ
機種Ｂ…４８×９６ドットの液晶パネル駆動用ＩＣ
このように、液晶パネルの表示容量が異なれば、液晶表示ドライバＩＣも異なり、ＭＰＵ３００での制御内容が異なる。
【０１０２】
この他、液晶パネルの表示容量の異同に拘わらず、液晶パネルメーカ（ベンダー）が相違すれば、そのメーカ間でコンパチブルでない限り、制御コマンド体系が相違している。
【０１０３】
このため、液晶ドライバＩＣ１０のＩＤ設定部４００にて設定されるＩＤは、上述した検査工程にて用いられるものに限らず、下記の通りＭＰＵ３００の記憶部に記憶された複数機種毎の制御内容を選択するためにも用いることができる。
【０１０４】
この制御内容を選択する手順として、例えば下記のものを挙げることができる。すなわち、液晶表示ドライバＩＣ１０からのＩＤ読み取りを、このＩＣが搭載された機器に電源投入される度に、あるいはパワーオンリセットが行われた後に実施することができる。このタイミングでＩＤ読み取りのコマンドがＭＰＵ３００より送出されると、ＩＤモニタ工程と同様にして液晶表示ドライバＩＣ１０からのＩＤがＭＰＵ３００にて読み取られる。このとき、各ベンダー・機種間で、ＩＤ読み取り方法は共通化されている。
【０１０５】
読み取られたＩＤは、機器内に設けられたレジスタまたはメモリ例えばＲＡＭに格納される。もしこのメモリが不揮発性であれば、工場にて実施される上述の検査工程時に読み取られたＩＤを格納しておけばよく、上述した電源投入毎、あるいはパワーオンリセット後に毎回実施する必要はなくなる。
【０１０６】
そして、メモリ等に格納されたＩＤに基づいて、それと対応する制御内容を選択し、その制御内容に従って、各液晶表示ドライバＩＣ１０を駆動制御することができる。
【０１０７】
例えば、ＲＡＭに格納されたＩＤに基づいて、ＲＯＭ内のルックアップテーブルを参照し、そのＩＤに対応する制御内容を選択してＲＡＭに保存する。この制御内容の情報としては、例えば液晶パネルの画面サイズ、表示容量、各種コマンド（アドレスセット、表示オン／オフなど）を含んでいる。
【０１０８】
ここで、上述の制御内容に従って図２に示す表示データＲＡＭ６０にデータを書き込み制御する場合には、ＲＡＭアドレスセットのコマンドにより指定された領域に表示データを書き込む動作を繰り返し実施すれば、液晶パネルの表示容量に合ったデータ書き込みを実施できる。
【０１０９】
なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明はコマンドデータ、表示データ等の入力を、シリアル入力とするかパラレル入力とするかを、ユーザが切り換えられるものにも適用できる。少なくともシリアル入力時に本発明の構成に従った動作を行うことができるからである。
【０１１０】
また、本発明に係る表示用ドライブＩＣは必ずしも液晶表示に用いられるものに限らず、他の種々の方式の表示装置に適用できる。本発明に係る電子機器も携帯電話に限らず、液晶その他の表示部をシリアルデータの入力を受けて駆動する他の種々の電子機器に適用することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る液晶表示ドライバＩＣを搭載した液晶モジュールの概略断面図である。
【図２】図１に示す液晶表示ドライバＩＣのブロック図である。
【図３】図２に示す検査回路と、その検査回路の動作に関係する構成を示すブロック図である。
【図４】図３に示すマルチプレクサの論理回路図である。
【図５】液晶表示ドライバＩＣの発振回路出力をモニタする工程のフローチャートである。
【図６】液晶表示ドライバＩＣの発振回路出力をモニタする工程のタイミングチャートである。
【図７】液晶表示ドライバＩＣのＩＤ設定部からのＩＤをモニタする工程のフローチャートである。
【図８】液晶表示ドライバＩＣのＩＤ設定部からのＩＤをモニタする工程のタイミングチャートである。
【図９】図３に示す昇圧回路と外付けの昇圧コンデンサとを示す回路図である。
【図１０】図９に示す昇圧トランジスタ群に供給される昇圧クロックの波形図である。
【図１１】図９に示す昇圧回路の正常時の出力電圧ＶＯＵＴの波形図である。
【図１２】図９に示す昇圧回路の異常時の出力電圧ＶＯＵＴの波形図である。
【図１３】電圧モニタ工程のフローチャートである。
【図１４】図１に示す液晶モジュールが搭載される電子機器の一例である携帯電話の概略斜視図である。
【符号の説明】
１０  液晶表示ドライバＩＣ
２０  液晶モジュール
２２，２４  ガラス基板
２６  液晶
２８  液晶表示部
３０  印刷回路基板
４０  弾性接続部材
５０  電源回路
５２  昇圧回路
５２Ａ  昇圧トランジスタ群
Ｃ１〜Ｃ４  昇圧用コンデンサ
５４  ロジック電圧入力部
６０  表示データＲＡＭ
６１  ページ・アドレス回路
６２  カラム・アドレス回路
６３  ライン・アドレス回路
６４  表示データ・ラッチ回路
７０  セグメントドライバ
８０  コモンドライバ
９０  発振回路
９２  表示タイミング発生回路
１００  ＭＰＵインターフェース
１０１  第１の入出力端子
１０２〜１０４  第２〜第４の入力端子
１０９  シフトレジスタ
１１０  コマンド・デコーダ
１１１  オートリターン回路
１１２，１１４  第１，第２のトランスミッションゲート
１１６  インバータ
１２０  内部バス
２００  検査回路
２１０  電圧モニタ回路
２１２  比較器
２１４  マルチプレクサ
２１６  フェイル状態ラッチ回路
ＤＦＦ  Ｄ型フリップフロップ
ＩＮＶ１〜ＩＮＶ５  インバータ
ＮＡＮＤ１〜ＮＡＮＤ１３  ナンドゲート
ＮＯＲ１〜ＮＯＲ８  ノアゲート
３００  ＭＰＵ
４００  ＩＤ設定部
５００  携帯電話機
５１０  受話部
５２０  送話部
５３０  操作部
５４０  アンテナ
【図１】
0003815131.tif 000003
【図２】
0003815131.tif 000004
【図３】
0003815131.tif 000005
【図４】
0003815131.tif 000006
【図５】
0003815131.tif 000007
【図６】
0003815131.tif 000008
【図７】
0003815131.tif 000009
【図８】
0003815131.tif 000010
【図９】
0003815131.tif 000011
【図１０】
0003815131.tif 000012
【図１１】
0003815131.tif 000013
【図１２】
0003815131.tif 000014
【図１３】
0003815131.tif 000015
【図１４】
0003815131.tif 000016