(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１不純物含有導電層と、
前記第１不純物含有導電層上に形成され、前記第１不純物含有導電層が露出されないように部分的に蝕刻されることにより第１領域全体の厚さが第２領域の厚さの２／３以下となっている第１シリサイド層と、
前記第１領域を除いた領域に形成される層間絶縁層と、
前記第１領域の第１シリサイド層を露出させるコンタクトホールと、
前記コンタクトホールを通じて前記第１シリサイド層と接続され、前記第１不純物含有導電層と同一の導電型である第２不純物含有導電層と、を含み、
前記第１不純物含有導電層および前記第２不純物含有導電層は多結晶シリコンより構成されていることを特徴とする層間接続構造。
【請求項２】
前記第２不純物含有導電層上に第２シリサイド層がさらに形成されていることを特徴とする請求項１記載の層間接続構造。
【請求項３】
前記第１シリサイド層はタングステンシリサイドWSi2、チタンシリサイドTiSi2、タンタルシリサイドTaSi2およびモリブデンシリサイドMoSi2よりなるシリサイド群から選択されたいずれか一つで構成されていることを特徴とする請求項１記載の層間接続構造。
【請求項４】
半導体基板上に第１不純物含有導電層を形成する第１段階と、
前記第１不純物含有導電層上に第１シリサイド層を形成する第２段階と、
前記第２段階で形成された結果物基板上に層間絶縁層を形成する第３段階と、
前記層間絶縁層を部分的に蝕刻して前記第１シリサイド層を露出させるコンタクトホールを形成する第４段階と、
前記コンタクトホールを通じて露出された前記第１シリサイド層を蝕刻する第５段階と、
前記第５段階で形成された結果物基板上に、前記第１不純物含有導電層と同一の導電型である第２不純物含有導電層を形成する第６段階と、
を含み、
前記第１不純物含有導電層および前記第２不純物含有導電層は、多結晶シリコンより構成され、
前記第５段階において、前記コンタクトホールを通じて露出されている前記第１シリサイド層は、前記第１不純物含有導電層が露出されないように蝕刻前の厚さの２／３以下の厚さになるまで部分的に蝕刻されることを特徴とする層間接続構造の製造方法。
【請求項５】
前記第１シリサイド層はタングステンシリサイドWSi2、チタンシリサイドTiSi2、タンタルシリサイドTaSi2およびモリブデンシリサイドMoSi2よりなるシリサイド群から選択されたいずれか一つを用いて形成されていることを特徴とする請求項４記載の層間接続構造の製造方法。
【請求項６】
前記第６段階の後、前記第２不純物含有導電層上に第２シリサイド層を形成する段階をさらに含むことを特徴とする請求項４記載の層間接続構造の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体素子およびその製造方法に係り、さらに詳細にはコンタクトホールを通じて、最上部の表面がシリサイドより形成されている下部導電層を不純物含有上部導電層と接続させる半導体装置の層間接続構造およびその製造方法に関する。
【０００２】
【従来の技術】
集積化された半導体装置において、導電層を多層の部分に形成する多層配線方法は、素子の電気的信頼性を保つ上、集積度を増加させ得る。
高信頼度の多層配線部において、電気的信頼度を決定する最も重要な要素は導電層と導電層との間の接触抵抗である。低抵抗を有する導電物質で配線を形成しても、配線と配線との間の接触抵抗が高ければ、結果的に配線全体の抵抗が増加するため、素子の電気的特性が大幅に劣化される。接触抵抗は、特に配線と配線とを接続させるコンタクトホールの大きさに大きく左右される。最近、集積度の増加とともにコンタクトホールの面積も次第に減少しつつあるので、コンタクトホールの面積の減少による接触抵抗の変化が注目を浴びている。
【０００３】
配線を構成する物質としては、主にアルミニウムAlが用いられてきたが、このアルミニウムは低い面抵抗を有するという長所とともに融点が低いという短所を有するため、素子の製造時、供給される熱エネルギーにより配線の形状が変形される恐れがある。したがって、最近では配線の材料として多結晶シリコンのような導電物質を主に使用している。これらの導電物質は、不純物のドーピング濃度により面抵抗の大きさを調節することができ、また融点が高いので高い熱エネルギーが供給されてもその形状が変形されない。
【０００４】
例えば、Ｎ型またはＰ型の不純物イオンのドーピングされた単層構造の多結晶シリコンや、前記した単層の多結晶シリコン上に、例えばタングステンシリサイド WSiX のようなシリサイドを積層した多層構造のポリサイドが主に使用されている。
図１は、一般的なポリサイド層と多結晶シリコン層との間の層間接続構造を示した断面図である。
【０００５】
参照番号１０は半導体基板、１２は第１多結晶シリコン層、１４は第１シリサイド層、１６は層間絶縁層、１８は第２多結晶シリコン層、そして１はコンタクトホールを示す。
半導体基板１０上に第１多結晶シリコン層１２と第１シリサイド層１４とが積層して形成されたポリサイド構造の下部導電層を、層間絶縁層１６に形成されているコンタクトホール１を通じて、上部導電層である単層の第２多結晶シリコン層１８と接続させた層間接続構造を示したものである。
【０００６】
純粋な多結晶シリコンは面抵抗が高いので導電物質として用いることはできないが、ここに所定の不純物イオンをドーピングすると面抵抗が低くなって導電物質として使用し得る。通常、純粋な多結晶シリコンに不純物をドーピングすることは、多結晶シリコンを蒸着した後または蒸着する間に行われる。
さらに、シリサイドの抵抗は不純物のドーピングされた多結晶シリコンに比べて非常に低いため、通常、多結晶シリコン上に該シリサイドを積層したポリサイド構造の導電層を多く使用する。
【０００７】
ポリサイド構造を採用した一般的な層間接続構造によれば、多結晶シリコン上に低抵抗のシリサイドを積層することにより配線の抵抗を減少させることができる。
【０００８】
【発明が解決しようとする課題】
しかし、このポリサイド構造を採用した一般的な層間接続構造によると、多結晶シリコン内にドーピングされている不純物イオンが多結晶シリコンとシリサイドとの界面に拡散されて接触抵抗を上げるという問題があり、素子の電気的特性および集積度の向上を鈍化させた。
【０００９】
図２Ａは下部導電層が多結晶シリコンで形成された層間接続構造を示した断面図であり、図２Ｂはポリサイド構造となった下部導電層を有する層間接続構造を示した断面図である。
図２Ａにおいて、下部導電層は第１多結晶シリコン１のみから構成され、上部導電層は第２多結晶シリコン２とタングステンシリサイド３とが積層されたポリサイド構造である。第１多結晶シリコン１と第２多結晶シリコン２との間にはシリサイドが介されていない。
【００１０】
図２Ｂにおいて、下部導電層は第１多結晶シリコン４と第１タングステンシリサイド５とが積層されたポリサイド構造であり、上部導電層は第２多結晶シリコン６と第２タングステンシリサイド７とが積層されたポリサイド構造である。第１多結晶シリコン４と第２多結晶シリコン６との間には、シリサイドである第１タングステンシリサイド５が介されている。
【００１１】
図３は下部導電層の構造による層間接触抵抗の分布を示したグラフであり、Ａは燐イオンのドーピングされている多結晶シリコン間の接触抵抗を、Ｂは上部導電層を構成する多結晶シリコンにボロンイオンがドーピングされている場合のポリサイド構造の下部導電層と上部導電層間の接触抵抗を、そしてＣは上部導電層を構成する多結晶シリコンに砒素イオンがドーピングされている場合のポリサイド構造の下部導電層と上部導電層間の接触抵抗を示す。
【００１２】
前記のグラフから、多結晶シリコンと多結晶シリコンとが直接接続する時（Ａ）の接触抵抗よりポリサイドと多結晶シリコンとが接続する時（Ｂ、Ｃ）の接触抵抗がはるかに大きいということが判る。
これは、多結晶シリコン内にドーピングされている不純物が多結晶シリコンとシリサイドとの界面に吸収されて、これにより接触部の接触抵抗を増加させたためと推定される。
【００１３】
したがって、半導体素子の集積度および電気的特性の向上のためには、多結晶シリコン内にドーピングされている不純物イオンが多結晶シリコンとシリサイドとの界面に拡散して発生する接触抵抗の増加問題を解決すべきである。
本発明の目的は、最上部の表面にシリサイドの形成されている下部導電層と最下部の表面に不純物含有導電層の形成されている上部導電層間の接触抵抗を減少させることにより高信頼度の多層配線を形成し得る層間接続構造を提供することにある。
【００１４】
本発明の他の目的は、前記した層間接続構造の製造に適した製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
前記の目的を達成するための本発明による層間接続構造は、半導体基板上に形成された第１不純物含有導電層と、前記第１不純物含有導電層上に形成され、部分的に蝕刻されることにより第１領域の厚さが第２領域の厚さの２／３以下になっている第１シリサイド層と、前記第１領域を除いた領域に形成される層間絶縁層と、前記第１領域の前記第１シリサイド層を露出させるコンタクトホールと、前記コンタクトホールを通じて、前記第１シリサイド層と接続される第２不純物含有導電層とを含むことを特徴とする。
【００１７】
本発明による層間接続構造において、前記第１および第２不純物含有導電層は多結晶シリコンより形成されていることが好ましい。
本発明による層間接続構造において、前記第２不純物含有導電層上に第２シリサイド層がさらに形成されていることが好ましい。
本発明による層間接続構造において、前記第１シリサイド層はタングステンシリサイドWSi2、チタンシリサイドTiSi2、タンタルシリサイドTaSi2およびモリブデンシリサイドMoSi2よりなるシリサイド群から選択されたいずれか一つで構成されていることが好ましい。
【００１８】
前記他の目的を達成するために本発明による層間接続構造の製造方法は、半導体基板上に第１不純物含有導電層を形成する第１段階と、前記第１不純物含有導電層上に第１シリサイド層を形成する第２段階と、前記第２段階で形成された結果物基板上に層間絶縁層を形成する第３段階と、前記層間絶縁層を部分的に蝕刻して前記第１シリサイド層を露出させるコンタクトホールを形成する第４段階と、前記コンタクトホールを通じて露出された前記第１シリサイド層を蝕刻する第５段階と、前記第５段階で形成された結果物基板上に第２不純物含有導電層を形成する第６段階とを含むことを特徴とする。
【００１９】
本発明による層間接続構造の製造方法において、前記第１および第２不純物含有導電層は多結晶シリコンを用いて形成することが好ましい。
本発明による層間接続構造の製造方法において、前記第１シリサイド層はタングステンシリサイドWSi2、チタンシリサイドTiSi2、タンタルシリサイドTaSi2およびモリブデンシリサイドMoSi2よりなるシリサイド群から選択されたいずれか一つを用いて形成されることが好ましい。
【００２０】
本発明の一実施例による層間接続構造の製造方法は、前記第５段階において、コンタクトホールを通じて露出されている前記第１シリサイド層は前記第１不純物含有導電層が露出されるまで蝕刻されることが好ましい。
本発明の他の実施例による層間接続構造の製造方法は、前記第５段階において、前記コンタクトホールを通じて露出されている前記第１シリサイド層は前記第１不純物含有導電層が露出されないように蝕刻されることが好ましい。この際、さらに好ましくは、前記第１シリサイド層は蝕刻前の厚さの２／３以下の厚さになるまで部分的に蝕刻される。
【００２１】
本発明による層間接続構造の製造方法は、前記第６段階の後、前記第２不純物含有導電層上に第２シリサイド層を形成する段階をさらに含むことが好ましい。
【００２２】
【発明の実施の形態】
以下、添付した図面に基づき本発明を詳細に説明する。
（参考例）
図４は本発明の参考例による層間接続構造を示した断面図であり、第１不純物含有導電層１３と第１シリサイド層１４とが積層されたポリサイド構造の下部導電層と第２不純物含有導電層１９とよりなる上部導電層をコンタクトホール１を通じて接続させる層間接続構造を示したものである。
【００２３】
下部導電層を構成する第１不純物含有導電層１３と上部導電層を構成する第２不純物含有導電層１９とが、コンタクトホール１を通じて直接的に連結されている。すなわち、第１不純物含有導電層１３と第２不純物含有導電層１９との間には、第１シリサイド層１４が介されていない。
本発明の参考例において、前記第１不純物含有導電層１３および第２不純物含有導電層１９は、不純物のドーピングされた多結晶シリコンを用いて形成した。さらに、前記第２不純物含有導電層１９上に図示しない第２シリサイド層をさらに形成し得ることは言うまでもない。
【００２４】
第１シリサイド層１４はコンタクトホール１が形成される領域以外の第１不純物含有導電層１３上に形成されており、第２不純物含有導電層１９は前記コンタクトホールにより露出されている第１不純物含有導電層１３と接続する。
上部導電層と下部導電層は、シリサイドを介することなく不純物含有導電層間に直接的に接続されているので、不純物含有導電層内にドーピングされている不純物がシリサイドに拡散する現象は生じない。したがって、不純物の拡散による接触抵抗の増加問題は発生しない。
【００２５】
図５Ａ〜図５Ｄは、本発明の参考例による層間接続構造を製造する方法を説明するために工程段階別に示した断面図である。
まず、図５Ａは第１不純物含有導電層１３および第１シリサイド層１４よりなる下部導電層を形成する工程を示したものであり、これは半導体基板１０上に第１不純物含有導電層１３を形成する第１段階、前記第１不純物含有導電層１３上に第１シリサイド層１４を形成する第２段階、および、前記第１シリサイド層１４および第１不純物含有導電層１３を部分的に蝕刻して下部導電層１３、１４を形成する第３段階で行われる。
【００２６】
前記第１不純物含有導電層１３は、多結晶シリコンに例えば燐ＰのようなＮ型の不純物イオンをドーピングして形成する。前記第１シリサイド層１４は、例えばタングステンシリサイドWSi2のようなシリサイドを用いて形成する。
この際、前記多結晶シリコンには、燐の代わりに砒素ＡｓのようなＮ型の不純物またはボロンＢのようなＰ型の不純物をドーピングしても良い。さらに、前記第１シリサイド層１４は、タングステンシリサイドの代わりにチタンシリサイド、タンタルシリサイドおよびモリブデンシリサイドなどよりなるシリサイド群から選択されたいずれか一つを用いて形成しても良い。
【００２７】
図５Ｂはコンタクトホール１を形成する段階を示したものであり、これは下部導電層の形成されている結果物基板上に層間絶縁層１６を形成する第１段階、および、コンタクトホールが形成される領域の前記層間絶縁層１６を部分的に蝕刻することにより前記第１シリサイド層１４を部分的に露出させるコンタクトホール１を形成する第２段階で行われる。
【００２８】
この際、前記層間絶縁層１６は、例えば二酸化シリコンSiO2のような絶縁物質を用いて形成する。
図５Ｃは第１シリサイド層１４を蝕刻する段階を示したもので、これは露出された第１シリサイド層を取り除いて第１不純物含有導電層１３を部分的に露出させる段階で行われる。
【００２９】
図５Ｄは第２不純物含有導電層１９を形成する段階を示したもので、これは第１不純物含有導電層１３が部分的に露出されている結果物上に第２不純物含有導電層１９を形成する段階で行われる。
この際、前記第２不純物含有導電層１９は多結晶シリコンに不純物イオンをドーピングして形成する。前記不純物イオンは、第１不純物含有導電層１３にドーピングされている不純物イオンの導電型（例えばＮ型またはＰ型）と同じ導電型のものを用いる。
【００３０】
これにより、前記第２不純物含有導電層１９とコンタクトホールを通じて露出されている前記第１不純物含有導電層１３とが接続する。
さらに、第２不純物含有導電層１９を形成する前記段階の後、前記第２不純物含有導電層上に、例えばタングステンシリサイドのようなシリサイドを蒸着して図示しない第２シリサイド層をさらに形成しても良い。
【００３１】
この際、第２シリサイド層を、前記タングステンシリサイドの他に、チタンシリサイド、タンタルシリサイドおよびモリブデンシリサイドなどよりなるシリサイド群から選択されたいずれか一つを蒸着して形成しても良い。
（第１実施例）
図６は本発明の第１実施例による層間接続構造を示した断面図であり、下部導電層を構成する第１不純物含有導電層１３と上部導電層を構成する第２不純物含有導電層１９とは第１シリサイド層１４を介して接続されている。
【００３２】
この際、コンタクトホール１の形成領域に形成された前記第１シリサイド層１４の厚さは、コンタクトホール１の形成領域以外の領域に形成された第１シリサイド層１４の厚さより薄い。好ましくは、コンタクトホール１の形成領域に形成された第１シリサイド層１４の厚さはコンタクトホールの形成領域以外の領域に形成された第１シリサイド層１４の厚さの２／３程度の厚さである。
【００３３】
図７Ａ〜図７Ｄは、本発明の第１実施例による層間接続構造を製造する方法を説明するために工程段階別に示した断面図である。
図７Ａに示すように、半導体基板１０上に第１不純物含有導電層１３を、例えば不純物のドーピングされた多結晶シリコンを蒸着して形成した後、その上部に第１シリサイド層１４を、例えば５００Å〜３０００Å程度の厚さに積層する。
【００３４】
次いで、図７Ｂに示すように、前記シリサイド層１４上に層間絶縁層１６を形成し、これを部分的に蝕刻してコンタクトホール１を形成する。その後、図７Ｃに示すように、前記コンタクトホール１を通じて露出された第１シリサイド層１４を部分的に、例えば第１シリサイド層１４の最初の厚さの２／３以下（すなわち２００Å程度）の厚さになるように蝕刻して、コンタクトホール１の形成領域に形成された第１シリサイド層１４がコンタクトホール１の形成領域以外の領域に形成された第１シリサイド層１４より薄く形成されるようにする。
【００３５】
次いで、図７Ｄに示すように、前記参考例で説明した方法と同一な方法で第２不純物含有導電層１９を形成する。
図８は、下部導電層のシリサイド層の厚さと層間接触抵抗値との関係を示したグラフである。
下部導電層は９００Åの厚さの多結晶シリコン上に１２００Åの厚さのタングステンシリサイドが積層されたものを用い、上部導電層は９００Åの厚さの多結晶シリコンのみで形成されたものを用いた。
【００３６】
Ａはシリサイド層が全く蝕刻されなかった時の〔１／接触面積〕による接触抵抗を示し、Ｂはシリサイド層が７００Å程度蝕刻された時の〔１／接触面積〕による接触抵抗を示し、Ｃはシリサイド層が１０００Å程度蝕刻された時の〔１／接触面積〕による接触抵抗を示す。
前記図８のグラフより、コンタクトホールの形成領域に形成されたシリサイド層が薄いほど、上部導電層と下部導電層間の接触抵抗は低下することが判る。
【００３７】
したがって、本発明による層間接続構造およびその製造方法によれば、最上部の表面がシリサイド層より形成された下部導電層と最下部の表面が不純物含有導電層より形成された上部導電層とを接続させる接続構造において、下部導電層を構成する前記シリサイド層の厚さを最小化するか、あるいは完全に無くすことにより、不純物含有導電層内に含有されている不純物が不純物含有導電層とシリサイドとの界面に拡散されて発生する接触抵抗の増加現象を防止する。
【００３８】
本発明は前記実施例に限定されず、様々な変形が本発明の技術的思想内で当分野で通常の知識を持つ者により可能なのは無論である。
【図面の簡単な説明】
【図１】  一般的なポリサイド層と多結晶シリコン層間の層間接続構造を示した断面図である。
【図２】  Ａは下部導電層が多結晶シリコンより形成された層間接続構造を示した断面図であり、Ｂはポリサイド構造で形成された下部導電層を有する層間接続構造を示した断面図である。
【図３】  下部導電層の構造による層間接触抵抗の分布を示したものである。
【図４】  本発明の参考例による層間接続構造を示した断面図である。
【図５】  Ａ〜Ｄは、本発明の参考例による層間接続構造を製造する方法を説明するために工程段階別に示した断面図である。
【図６】  本発明の第１実施例による層間接続構造を示した断面図である。
【図７】  Ａ〜Ｄは、本発明の第１実施例による層間接続構造を製造する方法を説明するために工程段階別に示した断面図である。
【図８】  下部導電層のシリサイド層の厚さと接触抵抗値との関係を示したグラフである。
【符号の説明】
１      コンタクトホール
１０      半導体基板
１３      第１不純物含有導電層
１４      第１シリサイド層
１６      層間絶縁層
１９      第２不純物含有導電層
【図１】
0003839086.tif 000002
【図２】
0003839086.tif 000003
【図３】
0003839086.tif 000004
【図４】
0003839086.tif 000005
【図５】
0003839086.tif 000006
【図６】
0003839086.tif 000007
【図７】
0003839086.tif 000008
【図８】
0003839086.tif 000009