(57)【特許請求の範囲】
【請求項１】
一部の領域に電子回路が形成された第１の半導体基板と、前記電子回路部分に対応する領域に凹部が形成された第２の半導体基板とを接合する工程と、
第２の半導体基板における前記凹部に対し第１の切断溝を形成する工程と、
第２の半導体基板上に粘着性膜を貼り付ける工程と、
この粘着性膜の上から第２の半導体基板の凹部に対し前記第１の切断溝と交差する方向の第２の切断溝を形成する工程と、
第１及び第２の切断溝によって囲まれた部分を第２の半導体基板から切り取る工程と、を有することを特徴とする半導体基板の作成方法。
【請求項２】
一部の領域に電子回路が形成された第１の半導体基板と、前記電子回路部分に対応する領域に開口部が形成されたスペーサ基板と、第２の半導体基板とを接合する工程と、
前記第２の半導体基板における前記スペーサ基板の開口部に対応する部分に対し第１の切断溝を形成する工程と、
第２の半導体基板上に粘着性膜を貼り付ける工程と、
第２の半導体基板における前記スペーサ基板の開口部と対応する部分に対し前記第１の切断溝と交差する方向の第２の切断溝を前記粘着性膜の上から形成する工程と、
第１及び第２切断溝で囲まれた部分を第２の半導体基板から切り取る工程と、を有することを特徴とする半導体基板の作成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の半導体基板が積層された積層構造の半導体基板を作成する方法に関する。
【０００２】
【従来の技術】
図１３及び図１４は積層構造の半導体基板を作成するため、特開昭６３−２３７４９１号公報に記載された従来の方法を示す。１００は電子回路（図示省略）が形成された回路基板であり、１１０はこの回路基板１００上に接着された透明基板である。透明基板１１０における回路基板１００の電子回路形成領域に対応する部分には凹部１２０が形成されている。
【０００３】
従来の積層基板の作成は、図１３に示すように、その凹部１２０が電子回路形成領域に臨むように、透明基板１１０を回路基板１００に接着し、この接着後に図１４に示すように、ブレード１３０を用いて透明基板１１０の凹部１２０をフルカットし、その後、カットされた不要部分を透明基板１１０から分離することで行っている。
【０００４】
【発明が解決しようとする課題】
しかしながら、従来の方法では、カッティングされた透明基板１１０の不要部分１４０が下の回路基板１００上に落下して衝突し、これにより回路基板の１００の電子回路を損傷する問題を有している。
【０００５】
本発明はこのような従来の問題点を考慮してなされたものであり、電子回路を損傷することがなく、しかも簡単に積層構造とすることが可能な半導体基板の作成方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、一部の領域に電子回路が形成された第１の半導体基板と、前記電子回路部分に対応する領域に凹部が形成された第２の半導体基板とを接合する工程と、第２の半導体基板における前記凹部に対し第１の切断溝を形成する工程と、第２の半導体基板上に粘着性膜を貼り付ける工程と、この粘着性膜の上から第２の半導体基板の凹部に対し前記第１の切断溝と交差する方向の第２の切断溝を形成する工程と、第１及び第２の切断溝によって囲まれた部分を第２の半導体基板から切り取る工程と、を有することを特徴とする。
【０００７】
この方法では、粘着性膜は第１の切断溝を第２の半導体基板に形成した後に、第２の半導体基板上に貼り付けられる。この貼り付けの後に、第２の切断溝を第２の半導体基板に形成するため、第１の切断溝上では粘着膜は切断されることなく、残存している。このため第１及び第２の切断溝によって囲まれた部分が第１の半導体基板に落下したり、飛散することがなくなり、その電子回路を損傷することを防止できる。
【０００８】
請求項２の発明は、一部の領域に電子回路が形成された第１の半導体基板と、前記電子回路部分に対応する領域に開口部が形成されたスペーサ基板と、第２の半導体基板とを接合する工程と、前記第２の半導体基板における前記スペーサ基板の開口部に対応する部分に対し第１の切断溝を形成する工程と、第２の半導体基板上に粘着性膜を貼り付ける工程と、第２の半導体基板における前記スペーサ基板の開口部と対応する部分に対し前記第１の切断溝と交差する方向の第２の切断溝を前記粘着性膜の上から形成する工程と、第１及び第２切断溝で囲まれた部分を第２の半導体基板から切り取る工程と、を有することを特徴としている。
【０００９】
この方法においても、第２の半導体基板に貼り付けられた粘着性膜が第１の切断溝上に残存しているため、第１及び第２の切断溝で囲まれた部分が第１の半導体基板に落下したり、飛散することがなくなる。
【００１０】
【発明の実施の形態】
（実施の形態１）
図１〜図９は本発明の実施の形態１を示す。図１は複数のチップ１０を形成するための半導体ウェハからなる第１の半導体基板１であり、各チップ１０に対応する領域にはその拡大図で示すように、回路部２及びランド部３からなる電子回路が印刷等によって形成されている。各チップ１０における鎖線で囲まれた領域４（図１の拡大図）は後述する第２の半導体基板６の凹部９が対応するものである。
【００１１】
この第１の半導体基板１は図２に示すように、チップ１０を切断するための切断線１１が縦横方向に形成されている。この切断線１１はダイシングソーが切り込むことで各チップ１０を分離するものである。又、図２に示すように、第１の半導体基板１に上面には、第２の半導体基板６との相対的な位置決めを行うためのマーカ５が左右の端部に形成されている。このマーカ５は電子回路の作成時に同時に作成されるものである。
【００１２】
図３〜図５は第２の半導体基板６を示し、この第２の半導体基板６は（１００）面の結晶方向となっている。この第２の半導体基板６も第１の半導体基板１と同様に、複数のチップ１２を形成するものであり、このため各チップ１２の境界となる切断線１３が図３及び図４に示すように、縦横方向に形成されている。各チップ１２に対応する領域には、図３の拡大図で示すように、回路部７及びランド部８からなる電子回路が印刷によって形成されている。
【００１３】
図４において、１４は第１の半導体基板１のマーカ５と対応するマーカであり、チップ１２の電子回路形成時に同時に作成される。この場合、第２の半導体基板６の左右の端面１５はそのオリエンテーションフラット１６に対し、左右の対象位置となるようにダイシングソーにより切除されている。この左右の端面１５は第２の半導体基板６が第１の半導体基板１と重ね合わされた時に、第１の半導体基板側のマーカ５が隠れないようにするためである。
【００１４】
さらに第２の半導体基板６の下面には、図５に示すように凹部９がエッチングによって形成されている。この凹部９は第１の半導体基板１のランド部３形成領域４と対応するように形成されるものであり、後述するように半導体基板１、６を接合した後に切り取りが行われる。かかる半導体基板１、６の接合を行うため、第２の半導体基板６の下面には熱硬化性接着剤１７がスプレーによって均一に塗布されている。
【００１５】
次に、この実施の形態の作成手順について説明する。図６は第１及び第２の半導体基板１、６を位置合わせしながら接合する状態を示す。まず第１の半導体基板１に対して第２の半導体基板６を上方から接近させる。このとき半導体基板１を固定しておき、図６（ａ）で示すように左右の領域１８、１９をＣＣＤカメラで同時に観察しながら、第２の半導体基板６をＸＹθ方向に微動させる。
【００１６】
そして同図（ｂ）で示すように、、マーカ５とマーカ１４が予め設計的に決められた寸法（Ｌ１，０）（Ｌ２，０）になるよう位置合わせする。この時、上下の半導体基板がこすりあわないように基板１、６の間に空間を設ける。かかる位置合わせによって、第１の半導体基板１のランド３形成領域４に第２の半導体基板６の凹部９が対向する。次に、第２の半導体基板６を第１の半導体板１上に静かに基板１を基板９に降ろして接触させ、この接触後に加熱して熱硬化性接着剤１７を硬化し、第１の半導体基板１の上に第２の半導体基板６を接合する。なお、この接合においては、不活性ガスを封入した気密容器内で、加圧しながら加熱することで良好な接合を行うことができる。
【００１７】
図７及び図８はこの接合の後の切断溝の形成を示し、図７（ａ）で示すように第２の半導体基板６の凹部９が第１の半導体基板１に臨んでいる。この状態に対し、図７（ｂ）で示すようにダイシングソー２０による切断溝の形成が行われる。このダイシングソー２０は図７（ｂ）で示すように、第１の半導体基板１よりも距離Ｍだけ浮かせた状態で走行し、これにより第１の半導体基板１の電子回路への傷付けが防止される。
【００１８】
ダイシングソー２０はまず、一方向に走行することで、第１の切断溝２１を第２の半導体基板６の凹部９に対して形成する。この第１の切断溝２１は図８に示すように、第２の半導体基板６の凹部９の両側に位置するように形成される。かかるダイシングソー２０による第１の切断溝２１の形成の後、図７（ｃ）で示すように、粘着性膜としての保護テープ２２を第２の半導体基板６の上面に張り付ける。この保護テープ２２は下面に粘着剤が塗布されており、その粘着力によって第２の半導体基板６の上面に貼着される。
【００１９】
その後、第２の半導体基板６へのダイシングソー２０による第２の切断溝２３の形成が行われる。この第２の切断溝２３は図８に示すように、第２の半導体基板６の凹部９の両側に対し、第１の切断溝２１と直交状に交差する方向にダイシングソー２０を走行させることで形成される。かかる第２の切断溝２３の形成はダイシングソー２０を保護テープ２２の上から第２の半導体基板６に食い込ませて走行させることで行われる。
【００２０】
この場合、保護テープ２２は第２の切断溝２３によって切り込みが行われるが、第１の切断溝２１形成後に第２の半導体基板６に貼着されているため、第１の切断溝２１による切り込みが行われることがない。このため第２の半導体基板６の凹部９は第１及び第２の切断溝２１、２３に囲まれて第２の半導体基板６からの切り離し状態となっているが、保護テープ２２が貼着しており、凹部９が第１の半導体基板１に落下したり、飛散することがなく、その電子回路を損傷することがない。
【００２１】
以上の処理の後、接合状態の第１及び第２の半導体基板１、６を切断線１３（図３及び図４参照）に沿ってフルカットする。そして、保護テープ２２を剥離することで、第１及び第２の切断溝２１、２３で囲まれた凹部９が保護テープ２２と共に、第２の半導体基板６から剥ぎ取られる。
【００２２】
図９はこの最終の切断を行った状態を示し、第１の半導体基板１からのチップ１０と、第２の半導体基板６からのチップ１２とが一体となったチップ２３が作成される。このチップ２３の上面には、凹部９が切り取られることによって開口された窓部２５が形成されており、チップ１０側のランド部３が窓部２５から露出している。そして、このランド部３とチップ１２のランド部８とをボンディングワイヤ２６によって接続することで、チップ１０、１２間が電気的に接続される。
【００２３】
以上の実施の形態では、第２の半導体基板６の凹部９の切断に際して、凹部９が第１の半導体基板１に落下したり、飛散することがなくなる。このため、接合状態の半導体基板を第１の半導体基板１を損傷することなく、作成することができる。
【００２４】
（実施の形態２）
図１０から図１２は実施の形態２を示し、実施の形態１と同一の要素は同一の符号で対応させてある。この実施の形態は図１０に示すように、第１の半導体基板１と、第２の半導体基板６と、これらの間に介挿されるスペーサ基板３０とを備えている。第１の半導体基板１は実施の形態１と同様に、複数のチップ１０を形成するものであり、各チップ１０には回路部２と、ランド部３とからなる電子回路が形成されている。第２の半導体基板６は（１００）面の結晶方向を有している。この基板６も複数のチップ１２を形成するものであり、各チップ１２にはランド部８と、回路部７とからなる電子回路が形成されている。なお、この第２の半導体基板６の下面には、凹部が形成されることがないが、熱硬化性接着剤（図示省略）が下面に塗布されるものである。
【００２５】
スペーサ基板３０はこれらの半導体基板１、６の間に挿入される。このスペーサ基板３０は（１１０）面の結晶方向を有しており、第１の半導体基板１における電子回路のランド部３と対応する部分にそれぞれ開口部３１が形成されている。この開口部３１は合う基板３０を異方性エッチングすることで形成されるものである。また、このスペーサ基板３９の下面には熱硬化性接着剤（図示省略）がスプレーにより均一に塗布されている。
【００２６】
図１１はこの実施の形態の作成を示し、実施の形態１と同様な位置決めを行うことで第１の半導体基板１、スペーサ基板３０及び第２の半導体基板６を重ね合わせる。この重ね合わせによって図１１（ａ）で示すように、スペーサ基板３０の開口部３１が第１の半導体基板１のランド部３と対向する。そして基板全体を加熱することによって熱硬化性接着剤を硬化し、第１の半導体基板１、スペーサ基板３０及び第２の半導体基板６を接合する。
【００２７】
次に、第２の半導体基板６におけるスペーサ基板３０の開口部３１に対応する部分に第１の切断溝３２を形成する。この第１の切断溝３２の形成は図１１（ｂ）で示すように、ダイシングソー２０を第２の半導体基板６に対して一方向に走行させることで行う。
【００２８】
この第１の切断溝３２の形成の後、図１１（ｃ）で示すように粘着性膜としての保護テープ２２を第２の半導体基板６の上面に貼り付ける。その後、この保護テープ２２の上から第２の半導体基板６に対して第２の切断溝３３を形成する。この第２の切断溝３３は基板全体を９０度回転させた後、第１の切断溝３２と直交状に交差した方向に対してダイシングソーを切り込むことで行われる。
【００２９】
これにより第２の半導体基板６における第１及び第２の切断溝３２、３３によって囲まれた部分が第２の半導体基板６から切り離された状態となるが、保護テープ２２が貼り付けられているため、この部分が第１の半導体基板１に落下したり、飛散することがない。
【００３０】
この第２の切断溝３３の形成の後、ダイシングソーによるフルカットが行われる。そして、保護テープ２２を剥ぎ取ることで、第１及び第２の切断溝３２、３３に囲まれた部分が第２の半導体基板６から切り取られる。これにより図１１（ｄ）で示すように、スペーサ基板３０の開口部３１と連通する窓部３４が第２の半導体基板６に形成される。
【００３１】
図１２はこのフルカット後の状態を示し、第１の半導体基板１側のチップ１０と、第２の半導体基板６側のチップ１２との間にスペーサ基板３０が挟まれた積層構造となっている。この状態では、チップ１０のランド部３が窓部３４によって露出しており、このランド部３と、チップ１２のランド部８とをボンディングワイヤ２６で接続することで、これらが導通状態となる。
【００３２】
以上の実施の形態２は実施の形態１と同様な効果を有するが、スペーサ基板が介挿されるため、ダイシングソーによるカッティングの際に、第１の半導体基板１への損傷を防止することが容易となるメリットがある。
【００３３】
【発明の効果】
以上のように、本発明は第１の切断溝を第２の半導体基板に形成した後、第２の半導体基板に粘着性膜を貼り付け、この粘着性膜の上から第２の切断溝を形成するため、これらによって囲まれた部分が不用意に落下したり、飛散することがなく、第１の半導体基板の電子回路を損傷することがなくなる。
【図面の簡単な説明】
【図１】実施の形態１に使用する第１の半導体基板の斜視図及び部分拡大正面図である。
【図２】第１の半導体基板の正面図である。
【図３】実施の形態１に使用する第２の半導体基板の斜視図及び部分拡大正面図である。
【図４】第２の半導体基板の正面図である。
【図５】図３のＡ−Ａ線断面図である。
【図６】（ａ）及び（ｂ）は基板の位置出しを示す正面図である。
【図７】（ａ）〜（ｃ）は切断溝の形成手順を示す断面図である。
【図８】切断溝の方向を示す正面図である。
【図９】作成されたチップの斜視図である。
【図１０】実施の形態２の斜視図である。
【図１１】（ａ）〜（ｄ）は切断溝の形成手順を示す断面図である。
【図１２】作成されたチップの斜視図である。
【図１３】従来の作成方法を示す断面図である。
【図１４】従来の作成方法を示す断面図である。
【符号の説明】
１        第１の半導体基板
２，７    回路部
３，８    ランド部
６        第２の半導体基板
９        凹部
【図１】
0003797690.tif 000002
【図２】
0003797690.tif 000003
【図３】
0003797690.tif 000004
【図４】
0003797690.tif 000005
【図５】
0003797690.tif 000006
【図６】
0003797690.tif 000007
【図７】
0003797690.tif 000008
【図８】
0003797690.tif 000009
【図９】
0003797690.tif 000010
【図１０】
0003797690.tif 000011
【図１１】
0003797690.tif 000012
【図１２】
0003797690.tif 000013
【図１３】
0003797690.tif 000014
【図１４】
0003797690.tif 000015