(57)【特許請求の範囲】
【請求項１】
一定周期のクロック信号で標本化しディジタル信号に変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段によって得られたディジタル化された映像信号の時間軸変動を補正する時間軸補正手段と、
前記時間軸補正手段で時間軸補正されたディジタル映像信号をアナログ映像信号に変換するＤ／Ａ変換手段とを備え、
前記時間軸変換手段は、
入力された複合映像信号から同期信号部分のみを取り出すハイカット手段と、
前記ハイカット手段で分離した同期信号のＤＣレベルを一定にし、前記同期信号のシンクチップレベルを検出し、前記シンクチップレベルから同期信号の時間軸誤差を検出する基準レベルを定め、時間軸誤差検出レベルとして出力するクランプ手段と、
前記ハイカット手段で分離した同期信号から雑音成分を除去するフィルターと、
前記フィルターから出力された同期信号と前記時間軸誤差検出レベルとから前記同期信号の時間軸誤差を検出して時間軸を補正するための時間軸補正量を出力する補正手段と、
前記時間軸補正量に基づいて、前記複合映像信号の時間軸補正を行う補間フィルターとを備え、
前記補正手段は、前記同期信号における前記時間軸誤差検出レベル近傍の２つのサンプル点を基準点として前記２つの基準点の中点を算出し、前記中点のレベルと前記時間軸誤差検出レベルとが一致するとき、前記中点の時刻を前記複合映像信号の時間軸を補正するための時間軸補正量として出力し、前記中点のレベルと前記時間軸誤差検出レベルとが一致しないとき、前記中点のレベルと前記時間軸誤差検出レベルとが一致するまで、前記中点を新たな基準点として中点の算出を繰り返すことを特徴とする時間軸補正装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ビデオテープレコーダ等の再生映像信号の時間軸変動を補正する時間軸補正装置に関するものである。
【０００２】
【従来の技術】
近年、家庭用のビデオテープレコーダ等において再生映像信号の時間軸変動を補正するためにメモリーまたはＣＣＤを用いた時間軸補正装置が採用されている。
【０００３】
以下に従来の時間軸補正装置について説明する。
従来、時間軸補正装置は特開平２ー２７８８２号公報に記載されたものが知られている。その時間軸補正装置を図５に示す。図５は従来の時間軸補正装置のブロック図を示すものである。図５において、７は再生映像信号が入力される再生映像信号入力端子、１は入力された再生映像信号中の同期信号を分離する同期信号分離器、２は周期検出器で、同期信号分離器１で分離された同期信号において、予め定められた基準周期からの増減を検出する。３は周期検出器２の出力信号を積分する積分器、４は積分器３の出力信号に基づいて電荷結合素子５の駆動クロック周波数を変化させる電圧制御発振器（以下ＶＣＯと略記）である。５は遅延手段として使用される電荷結合素子（以下ＣＣＤと略記）、６は再生映像信号の垂直帰線期間の全期間の間、積分器３の積分値を予め定められたリセット値にリセットし、等価パルス、切り込みパルス等の１／２Ｈ周期の周期検出誤差となる期間において時間軸補正を停止させるＶリセット回路、８はＣＣＤ５によって時間軸補正された映像信号が出力される映像信号出力端子である。
【０００４】
以上のように構成された従来の時間軸補正装置について、以下その動作について説明する。
【０００５】
まず、時間軸変動を含んだ再生映像信号は入力端子７に入力され、同期信号分離器１とＣＣＤ５に導かれる。そして同期信号分離器１では、再生映像信号に含まれる水平同期信号を分離し、その出力は周期検出器２に印加される。そして予め定められた基準信号からの増減に応じた出力が周期検出器２より出力され、積分器３に印加される。
【０００６】
積分器３では、前記周期検出器２の出力電圧を１Ｈごとに順次加算することにより積分し、出力する。この積分器３の出力は、ＶＣＯ４に入力され、ＣＣＤ５の駆動クロック周波数を変化させ、ＣＣＤ５の遅延時間を制御してＣＣＤ５に入力される再生映像信号の時間軸を補正し、出力端子８より時間軸補正のなされた再生映像信号が出力される。
【０００７】
Ｖリセット回路６は、前記再生映像信号の垂直帰線期間の全期間の間、前記積分器３の積分値を予め定められたリセット値にリセットし、等価パルス、切り込みパルス等の１／２Ｈ周期の周期検出誤差となる期間において時間軸補正を停止し、誤動作を防止する。
【０００８】
【発明が解決しようとする課題】
しかしながら上記の従来の構成では、時間軸補正装置の特性を最大限に出すために周期検出器２で検出した時間軸誤差を積分器３で積分し、ＶＣＯ４に出力を送る際に、使用部品のばらつきや周囲温度変化に対する出力電圧の利得調整及び補償手段が必要であり、また、フィードバック制御で応答速度も遅いという問題点を有していた。
【０００９】
本発明は上記従来の問題点を解決するもので、常に一定周期のクロックと水平同期信号の立ち下がりとの時間軸誤差を時間軸誤差検出に必要な時間分だけ遅延した後の再生映像信号を補間フィルターでの遅延とメモリーへの書き込みタイミング制御で即座に時間軸誤差分だけ補正することにより外的影響の少ないフィードフォワード系の時間軸補正装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
この目的を達成するために本発明の時間軸補正装置は、一定周期のクロック信号で標本化しディジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段によって得られたディジタル化された映像信号の時間軸変動を補正する時間軸補正手段と、前記時間軸補正手段で時間軸補正されたディジタル映像信号をアナログ映像信号に変換するＤ／Ａ変換手段とを備え、前記時間軸変換手段は、入力された複合映像信号から同期信号部分のみを取り出すハイカット手段と、前記ハイカット手段で分離した同期信号のＤＣレベルを一定にし、前記同期信号のシンクチップレベルを検出し、前記シンクチップレベルから同期信号の時間軸誤差を検出する基準レベルを定め、時間軸誤差検出レベルとして出力するクランプ手段と、
前記ハイカット手段で分離した同期信号から雑音成分を除去するフィルターと、
前記フィルターから出力された同期信号と前記時間軸誤差検出レベルとから前記同期信号の時間軸誤差を検出して時間軸を補正するための時間軸補正量を出力する補正手段と、前記時間軸補正量に基づいて、前記複合映像信号の時間軸補正を行う補間フィルターとを備え、前記補正手段は、前記同期信号における前記時間軸誤差検出レベル近傍の２つのサンプル点を基準点として前記２つの基準点の中点を算出し、前記中点のレベルと前記時間軸誤差検出レベルとが一致するとき、前記中点の時刻を前記複合映像信号の時間軸を補正するための時間軸補正量として出力し、前記中点のレベルと前記時間軸誤差検出レベルとが一致しないとき、前記中点のレベルと前記時間軸誤差検出レベルとが一致するまで、前記中点を新たな基準点として中点の算出を繰り返すものである。
【００１１】
この構成によって、常に一定周期のクロックと水平同期信号の立ち下がりとの時間軸誤差を時間軸誤差検出に必要な時間分だけ遅延した後の再生映像信号を補間フィルターでの遅延とメモリーへの書き込みタイミング制御で即座に時間軸誤差分だけ補正することにより外的影響の少ない完全無調整のフィードフォワード系の時間軸補正装置が得られる。
【００１２】
【発明の実施の形態】
本発明の請求項１に記載の発明は、一定周期のクロック信号で標本化しディジタル信号に変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段によって得られたディジタル化された映像信号の時間軸変動を補正する時間軸補正手段と、前記時間軸補正手段で時間軸補正されたディジタル映像信号をアナログ映像信号に変換するＤ／Ａ変換手段とを備え、前記時間軸変換手段は、入力された複合映像信号から同期信号部分のみを取り出すハイカット手段と、前記ハイカット手段で分離した同期信号のＤＣレベルを一定にし、前記同期信号のシンクチップレベルを検出し、前記シンクチップレベルから同期信号の時間軸誤差を検出する基準レベルを定め、時間軸誤差検出レベルとして出力するクランプ手段と、
前記ハイカット手段で分離した同期信号から雑音成分を除去するフィルターと、
前記フィルターから出力された同期信号と前記時間軸誤差検出レベルとから前記同期信号の時間軸誤差を検出して時間軸を補正するための時間軸補正量を出力する補正手段と、前記時間軸補正量に基づいて、前記複合映像信号の時間軸補正を行う補間フィルターとを備え、前記補正手段は、前記同期信号における前記時間軸誤差検出レベル近傍の２つのサンプル点を基準点として前記２つの基準点の中点を算出し、前記中点のレベルと前記時間軸誤差検出レベルとが一致するとき、前記中点の時刻を前記複合映像信号の時間軸を補正するための時間軸補正量として出力し、前記中点のレベルと前記時間軸誤差検出レベルとが一致しないとき、前記中点のレベルと前記時間軸誤差検出レベルとが一致するまで、前記中点を新たな基準点として中点の算出を繰り返すものであり、この構成によって、常に一定周期のクロックと水平同期信号の立ち下がりとの時間軸誤差を時間軸誤差検出に必要な時間分だけ遅延した後の再生映像信号を補間フィルターでの遅延とメモリーへの書き込みタイミング制御で即座に時間軸誤差分だけ補正することにより外的影響の少ない完全無調整のフィードフォワード系の時間軸補正装置が得られる。
【００１４】
以下、本発明の実施の形態について、図１から図４を用いて説明する。
（実施の形態１）
図１は本実施の形態の時間軸補正装置のブロック図であり、図１において、１１は再生映像信号が入力される入力端子、１２は入力端子１１に入力された再生映像信号をアナログ信号からデジタル信号に変換するアナログ／デジタル変換手段であるアナログ／デジタルコンバータ（以下、Ａ／Ｄコンバータと記す）、１３は遅延手段である遅延器、１４はＡ／Ｄコンバータ１２からの映像信号のペデスタルレベル以上の信号部分をカットするハイカット手段であるハイカット回路、１５はハイカット回路１４の出力信号中の信号成分以外の雑音成分を除去するローパスフィルタ、１６は別途分離された同期信号が入力される同期信号入力端子、１７はハイカット回路１４で分離された同期信号のシンクチップレベルを入力端子１６から入力された同期信号の期間検出し、検出したシンクチップレベルから同期信号の時間軸誤差を検出する基準レベルを定めた後検出基準レベル情報を出力するクランプ回路、１８はローパスフィルタ１５で雑音成分を取り除いた映像信号の同期信号部分とクランプ回路１７から送られた同期信号の時間軸誤差を検出する基準レベル情報で時間軸誤差を検出する補正手段である補正器、１９は映像信号は時間軸誤差分だけ遅延させられ時間軸誤差を補正する補間フィルタ、２０は時間軸誤差が補正された映像信号を補正器１８からの指令に同期して書き込まれる記憶手段であるメモリ−、２２はメモリー２０の読み出し制御を行うメモリー制御器、２１はメモリー２０から読み出された映像信号をデジタル信号からアナログ信号へ変換するデジタル／アナログ変換手段であるＤ／Ａコンバータ、２３はＤ／Ａコンバータ２１の出力信号を出力する出力端子である。
【００１５】
ここで、上記の構成のうち、遅延器１３、ハイカット回路１４、ローパスフィルタ１５、クランプ回路１７、補正器１８、補間フィルタ１９、メモリー２０、Ｄ／Ａコンバータ２１、メモリー制御器２２で、時間軸補正手段を構成している。
【００１６】
以上のように構成された本実施の形態の時間軸補正装置について、以下その動作について説明する。
【００１７】
まず、入力端子１１に時間軸変動のある再生映像信号が入力され、Ａ／Ｄコンバータ１２に送られる。Ａ／Ｄコンバータ１２で前記映像信号はディジタル変換され遅延器１３とハイカット回路１４に送られる。ハイカット回路１４では映像信号のペデスタルレベル以上の信号部分がカットされ、時間軸誤差検出の際の映像期間の信号レベル変動の影響を無くした後、ローパスフィルタ１５及びクランプ回路１７に送られる。ローパスフィルタ１５では信号成分以外の雑音成分が除去され補正器１８に送られる。
【００１８】
一方、同期信号入力端子１６には、別途分離された同期信号が入力されクランプ回路１７に送られる。クランプ回路１７では、ハイカット回路１４で分離された同期信号のシンクチップレベルを前記入力端子１６から入力された同期信号の期間検出し、検出したシンクチップレベルから同期信号の時間軸誤差を検出する基準レベルを定めた後、検出基準レベル情報を補正器１８に送る。
【００１９】
補正器１８はローパスフィルタ１５で雑音成分を取り除いた映像信号の同期信号部分とクランプ回路１７から送られた同期信号の時間軸誤差を検出する基準レベル情報で時間軸誤差を検出する。また、補正器１８は補間フィルタ１９で時間軸誤差を取り除いた映像信号をメモリー２０に書き込むための指令を行う。ここで、メモリー２０に書き込むタイミングについては図４に示しているが、詳述は省略する。
【００２０】
補正器１８で検出された時間軸誤差は補間フィルタ１９に送られ、ここで映像信号は時間軸誤差分だけ遅延させられ時間軸誤差を補正されてからメモリー２０に送られる。メモリー２０では、時間軸誤差が補正された映像信号を補正器１８からの指令に同期して書き込まれる。メモリー２０に記憶された映像信号はメモリー制御器２２からの指令で読み出されＤ／Ａコンバータ２１に送られる。Ｄ／Ａコンバータ２１はメモリー２０から送り込まれたディジタル映像信号をアナログに変換し、出力端子２３から出力する。
【００２１】
以下、図２及び図３を用いてその動作を詳述する。
図２は補正器１８における時間軸誤差検出方法を示している。ハイカット回路１４で映像信号から分離された同期信号はローパスフィルタ１５で雑音成分を除去された後、クランプ回路１７で定めた時間軸誤差検出レベルで立ち下がり部分の時間軸誤差検出点ａが定められる。今、補正すべき目標点が「ｎＴ」にある時、時間軸誤差検出点ａが図２のように水平同期周波数ｆＨにロックした一定周期のクロックの「（ｎ＋ｋ−１）Ｔと（ｎ＋ｋ）Ｔ」の間に有るとき、点ａの位置、即ち検出した時間軸誤差量ｔは次のように求められる。
【００２２】
今、仮に点ａが図３の位置に有るとすると、まず「（ｎ−１）Ｔ」と「ｎＴ」の中点ｈ１を求め位置を比較する。点ａは点ｈ１と「（ｎ−１）Ｔ」の間にあるので、更に、点ｈ１と「（ｎ−１）Ｔ」の中点ｈ２を求めて、点ａとの位置を比較する。点ａは、点ｈ１と点ｈ２の間にあるので、更に点ｈ１と点ｈ２の中点ｈ３を求め位置を比較する。図３の場合点ａは点ｈ３と一致したのでこの例の時間軸補正量ｔは次のようになる。
【００２３】
もし、上記の点ａが点ｈ３と一致しない場合は、同様の操作を繰り返すことにより、時間軸誤差を求めることができる。以上のような手順で補正器１８で求められた時間軸補正量ｔは補間フィルタ１９に送られる。補間フィルター１９では、遅延器１３から送られた時間軸変動のある映像信号を補正器１８で求めた補正量分だけ遅延させる。
【００２４】
一方、補正器１８は図３の場合、メモリー２０に対して「ｎＴ」のタイミングで１水平同期期間分から一定量α分を引いた期間（以下、（１Ｈ−α）と表現する）に書き込み指令を送る。αの期間は、水平消去期間の開始点から水平同期信号の立ち下がりまでの期間の長さを超えない範囲で決められる一定値である。補間フィルタ１９からメモリー２０に書き込まれる映像信号の、メモリー２０への書き込み開始点は遅延器１３によって水平消去期間の水平同期信号と映像期間終了点の間になるように、常に一定の遅延量で設定される。また、仮に点ａが図２に於いて「（ｎ＋ｋ−１）Ｔ」と「（ｎ＋ｋ）Ｔ」との間に有れば、メモリー２０への書き込み指令をｋＴ分シフトすることで、メモリー２０には時間軸誤差が補正された状態で書き込まれる。
【００２５】
一定値αによりメモリー２０に書き込まれる映像信号は１水平同期期間より一定量α少ない（１Ｈ−α）期間記憶されるが、メモリー制御器２２の読み出し指令を（１Ｈーα）期間読み出し後、α期間待機とすることで、メモリー２０からＤ／Ａ変換器２３へは補正された映像信号が送られる。
【００２６】
以上のように本実施の形態によれば、映像信号の時間軸誤差を補正器１８で検出し、一定周期のクロックの１周期以下の誤差を遅延する補間フィルタ１９で時間軸変動のある映像信号を遅延することと補間フィルタ１９で遅延した映像信号を一定周期のクロックの１周期以上の時間軸誤差を補正器１８からメモリー２０への書き込み指令タイミングをシフトして書き込むメモリー２０を設けることと、時間軸誤差の検出を水平同期信号の開始位置で検出することと、水平消去期間の開始位置と水平同期信号の立ち上がり位置の間にメモリー２０に書き込み開始する様に設定する遅延器１３を設けることにより、映像信号の同期信号やバースト信号の付け替えを行うことなく、また、補正処理に必要な時間が短く周囲温度変化の影響をうけることが少ない無調整の応答時間の速いフィードフォワード型時間軸補正装置を実現することができる。
【００２７】
【発明の効果】
以上のように本発明は映像信号の同期信号やバースト信号の付け替えを行うことなくまた、補正処理に必要な時間が短いために周囲温度変化の影響を受けることが少なく、調整の必要がないという優れた効果が得られる。
【図面の簡単な説明】
【図１】本発明の実施の形態における時間軸補正装置の構成を示すブロック図
【図２】同実施の形態における時間軸誤差の検出方法を説明するためのグラフ
【図３】同実施の形態における時間軸誤差の検出方法の実例を説明するためグラフ
【図４】同実施例における時間軸補正装置の動作説明のための波形図
【図５】従来の時間軸補正装置のブロック図
【符号の説明】
１１  映像入力端子
１２  Ａ／Ｄコンバータ
１３  遅延器
１４  ハイカット回路
１５  ローパスフィルタ
１６  同期信号入力端子
１７  クランプ回路
１８  補正器
１９  補間フィルタ
２０  メモリー
２１  Ｄ／Ａコンバータ
２２  メモリー制御器
２３  映像出力端子
【図１】
0003815056.tif 000002
【図２】
0003815056.tif 000003
【図３】
0003815056.tif 000004
【図４】
0003815056.tif 000005
【図５】
0003815056.tif 000006