(57)【特許請求の範囲】
【請求項１】
一定周期の周期信号が各周期毎にランダム時間だけ時間調整された演算開始信号を形成し、
波形データと音パラメータとに基づく演算処理を、前記演算開始信号により開始し、所定の演算処理が終了したときに演算処理結果データを保持し、
前記保持された演算処理結果データを、前記周期信号と同期して出力させることを特徴とする電子音発生方法。
【請求項２】
波形データを記憶した波形記憶手段と、
一定周期の周期信号を各周期毎にランダム時間だけ時間調整して演算開始信号を形成するタイミング調整手段と、
前記波形記憶手段から入力される波形データと、音パラメータとに基づく演算処理を前記演算開始信号により開始し、所定の演算処理が終了したときに演算処理結果データを出力するディジタル信号処理手段と、
前記ディジタル信号処理手段から入力される演算処理結果データを保持し、前記周期信号に同期して音データとして出力する演算結果出力手段と、を備えることを特徴とする電子音発生装置。
【請求項３】
請求項２に記載された電子音発生装置を備えていることを特徴とする携帯機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、記憶装置に記憶させた波形データを用いて、音楽を演奏させるための電子音発生方法、装置及び、それを用いた携帯機器（例えば、携帯電話、シンセサイザ、ＰＤＡなど）に関する。
【０００２】
【従来の技術】
従来から、記憶装置に記憶させた波形データを用いて電子音を発生させる方法として、全てハードウエアで設計する方法と、ＤＳＰ（ディジタルシグナルプロセッサ）等のディジタル信号処理装置を使用してソフトウエアで演算処理する方法とが用いられてきた。最近では、同時発音数が増えたり、さまざまな音響効果に対応させるため、演算内容や演算順序が複雑になってきている。したがって、ハードウエアで全ての信号処理を行うように構成することは、設計期間や処理内容の変更などの点から難しい。
【０００３】
このため、ディジタル信号処理装置を用いてソフトウエアで処理する方法が、複雑な演算順序をプログラムとして開発できるため、多く用いられるようになってきている。
【０００４】
ディジタル信号処理装置では、所要の音楽用の波形データと、楽器の種類や音階などに応じた音パラメータとに基づき、一定周期Ｔで発生されるサンプリング信号に同期して演算処理を開始する。そして、そのサンプリング周期Ｔ内に、音データを得るための所定量の演算を行う。
【０００５】
この周期Ｔは例えばＣＤにおけるように２２．７μｓ（＝１／４４．１ｋＨｚ）であるが、実際の演算は内部処理クロックの速度で実行される。その周期Ｔ内に、ひとまとまりの演算が終了した時点でその演算処理結果データを音データとして出力する。
【０００６】
このように、ディジタル信号の演算処理を、サンプリング信号に同期して行うことにより、その演算処理のための信号処理回路の設計が容易になり、またその回路規模が小さくてすむ。
【０００７】
【発明が解決しようとする課題】
しかし、サンプリング信号に同期して、ディジタル信号処理の演算を開始するから、その周期的な回路動作により、そのサンプリング周期に応じた雑音が発生する。この周期性雑音は、電源回路や出力信号に乗ってしまう。例えば、ＣＤの４４．１ｋＨｚのサンプリングの場合には、４４．１ｋＨｚの周波数に大きな雑音が発生する。
【０００８】
この周期性雑音が電源回路などに乗ると、他のＩＣにもこの雑音が伝搬し、その動作上問題となる。特に、携帯電話などではチャンネル帯域（例えば、０〜５０ｋＨｚや、０〜１００ｋＨｚ）との関係で、その帯域の雑音を低減する必要があり、規格上でも雑音レベルの上限が定められている。また、サンプリング周期としては、他に、４８ｋＨｚ、３２ｋＨｚ、２４ｋＨｚ、２２．０５ｋＨｚなどがあるが、これらのいずれの周波数の雑音も低減することが求められている。
【０００９】
そこで、本発明は、サンプリング周期を大きく変更することなく、その周期（周波数）の雑音レベルを低減して、他のデバイスへの影響を少なくすることができる電子音発生方法及び装置、それを使用した携帯機器を提供することを目的とする。
【００１０】
【課題を解決するための手段】
請求項１記載の電子音発生方法は、一定周期の周期信号が各周期毎にランダム時間だけ時間調整された演算開始信号を形成し、波形データと音パラメータとに基づく演算処理を、前記演算開始信号により開始し、所定の演算処理が終了したときに演算処理結果データを保持し、前記保持された演算処理結果データを、前記周期信号と同期して出力させることを特徴とする。
【００１１】
請求項２記載の電子音発生装置は、波形データを記憶した波形記憶手段と、一定周期の周期信号を各周期毎にランダム時間だけ時間調整して演算開始信号を形成するタイミング調整手段と、前記波形記憶手段から入力される波形データと、音パラメータとに基づく演算処理を前記演算開始信号により開始し、所定の演算処理が終了したときに演算処理結果データを出力するディジタル信号処理手段と、前記ディジタル信号処理手段から入力される演算処理結果データを保持し、前記周期信号に同期して音データとして出力する演算結果出力手段と、を備えることを特徴とする。
【００１２】
請求項３記載の携帯機器は、請求項２に記載された電子音発生装置を備えていることを特徴とする。
【００１３】
本発明の電子音発生方法及び装置によれば、各周期の演算開始信号がランダム時間だけずれているから、ディジタル信号処理により発生する雑音が、一定周期の周期信号の周波数に集中しにくく、幅広い周波数帯域に分散する。したがって、サンプリング周期などの周期信号の周期を大きく変更することなく、その周期（周波数）の雑音レベルを低減して、他のデバイスへの影響を少なくすることができる。また、携帯電話などのチャンネル帯域の雑音が低減される。
【００１４】
また、各周期毎に演算処理の開始は異なるが、その演算処理結果データは周期信号に同期して出力されるから、演算結果データの出力周期は一定である。したがって、演算結果データを利用する外部装置ではタイミングずらしによる影響を受けることがない。
【００１５】
【発明の実施の形態】
以下、本発明の電子音発生方法及び装置の実施の形態について、説明する。図１は、電子音発生装置の全体構成を示す図、図２は周期信号をずらせるためのタイミング調整回路の一構成例を示す図、及び図３は電子音発生装置のタイミングチャートである。
【００１６】
図１において、本発明の電子音発生装置は、主な構成として、音パラメータ入力回路１１、波形メモリ１２、ディジタル信号処理回路１３、タイミング調整回路１４、サンプリング信号発生回路１５及び演算結果出力回路１６を有している。なお、これらの各構成回路・装置は、図示を省略しているＣＰＵなどの制御装置によって、制御される。
【００１７】
まず、音パラメータ入力回路１１は、楽器の種類や音階などのデータからなる音パラメータをディジタル信号処理回路１３に入力するものであり、ＣＰＵなどから指示された音パラメータが選択されて出力される。
【００１８】
波形メモリ１２は、図示せぬ入出力手段を介して、予め処理対象のＰＣＭ音源信号（以後、これを波形データと言う場合もある。）が入力されており、読み出し専用メモリ（ＲＯＭ）が用いられる。この波形データとしては、個々の楽器毎の種々のデータが、そのメモリアドレスと対応させて記憶されている。
【００１９】
ディジタル信号処理回路１３は、入力される音パラメータと波形データとに基づいて所要の演算処理を行う。このディジタル信号処理回路１３の演算処理は、タイミング調整回路回路１４からの演算開始信号iiを受けて開始され、音データとして出力される一纏まりの演算処理を行う。実際の演算処理は、演算開始信号iiの繰り返し周波数よりももっと高い周波数の、内部処理のための高周波数クロックの速度で実行される。この一纏まりの演算処理が終了すると、演算処理結果データvを演算結果出力回路１６に供給する。
【００２０】
サンプリング信号発生回路１５は、一定周期（例えば、２２．７μｓ）の周期信号であるサンプリング信号ｉをタイミング調整回路１４に供給する。このサンプリング周期Ｔに対して、ディジタル信号処理回路１３における一纏まりの演算処理に要する時間は、サンプリング周期Ｔ内に収まるように設定される。
【００２１】
タイミング調整回路１４は、入力されたサンプリング信号ｉを基準として、各サンプリング周期Ｔ１、Ｔ２・・・毎にランダムな時間だけずらすように時間調整された演算開始信号iiを形成する。この演算開始信号iiがディジタル信号処理回路１３に供給されるから、そこでの演算処理は、周期Ｔ毎に異なったタイミングで処理されることになる。
【００２２】
また、タイミング調整回路１４は、入力されたサンプリング信号ｉを基準として、一定時間遅延された演算結果出力信号iiiを形成する。この演算結果出力信号iiiは、その周期Ｔのディジタル信号処理回路１３での演算処理が終了する時点以後に出力され、その周期のサンプリング信号iに同期している。
【００２３】
演算結果出力回路１６は、ディジタル信号処理回路１３から非同期に出力される演算処理結果データvを保持するレジスタなどを設けている。そして、そのレジスタに保持されている演算処理結果データvを、演算結果出力信号iiiによって読み出し、音データviとして出力する。したがって、読み出された音データviは、サンプリング信号ｉに同期したものとなり、一定周期Ｔで出力される。
【００２４】
図２は、タイミング調整回路１４の一構成例を、具体的に示す図であり、この構成例では、最大周期パルス列発生回路（Ｍ系列発生回路）２１と、デコーダ２２と、カウンタ２３とにより構成されている。
【００２５】
Ｍ系列発生回路２１は、フリップフロップＦ１〜Ｆｎからなるｎビットのシフトレジスタと排他的論理和回路ＥＸ−ＯＲとを図のように組み合わせる。排他的論理和回路ＥＸ−ＯＲへの入力をどのフリップフロップの出力から採るかは、種々に選択できる。このシフトレジスタにクロックパルスＣＰを加えると、ｎビットで定まる周期のパルス列が得られる。このパルス列は、‘０’と‘１’の発生確率が等しく、かつその周期の中でランダム性が保証されるので、このパルス列を疑似ランダムパルスとして用いる。
【００２６】
このＭ系列発生回路２１の複数段の出力をコードデータとして取り出し、デコーダ２２に入力する。デコーダ２２では入力されたコードデータをデコードし、数値データとしてカウンタ２３に供給する。なお、デコーダ２２にサンプリング信号ｉを供給するようにして、サンプリング信号ｉが発生した時のみにコードデータをデコードするようにしても良い。
【００２７】
カウンタ２３は、デコーダ２２から供給されている数値データを、サンプリング信号ｉの立ち上がりにより取り込み、その都度、その数値データを第１プリセット値としてセットする。その後、クロックパルスＣＰをカウントし、そのカウント数が第１プリセット値に達した時点で、演算開始信号iiを出力する。その第１プリセット値は、サンプリング信号ｉの入力毎にその時点の数値データに更新される。
【００２８】
したがって、演算開始遅延時間、即ち演算開始信号iiの出力タイミングは、サンプリング信号ｉの入力毎にランダムな時間になる。なお、この演算開始信号iiの出力タイミングの変化幅は、Ｍ系列発生回路２１からコードデータとして取り出す出力段数により決まるから、必要な変化幅にあわせてその出力段数を設定することができる。
【００２９】
また、カウンタ２３は、サンプリング信号ｉを受けてから所定の一定時間Ｔｃ後に演算結果出力信号iiiを出力する。このために、一定時間Ｔｃに相当する値の第２プリセット値をセットする。この第２プリセット値は、周期毎に変更されることはなく、一定値である。これにより、演算結果出力信号iiiは、一定時間Ｔｃの時間差を持って、サンプリング信号ｉに同期して出力される。なお、演算結果出力信号iiとして、次の周期のサンプリング信号ｉを用いてもよい。
【００３０】
タイミング調整回路１４としては、図２の構成例に限らず、他の種々の形態をとることができる。例えば、それぞれビット数の異なるシフトレジスタを用いた複数のＭ系列発生回路を用いて、それらから出力される複数の疑似ノイズを図２のデコーダ２２に供給するようにしても良い。
【００３１】
さて、この図１の電子音発生装置の動作を、図３のタイミングチャートも参照して説明する。
【００３２】
サンプリング信号発生回路１５から、サンプリング信号ｉが所定の一定周期Ｔ（Ｔ１〜Ｔ３）毎に発生される。第１周期Ｔ１において、サンプリング信号ｉが出力される（時点ｔ１）と、タイミング調整回路１４は時間の計測を開始する。そして、その周期Ｔ１における演算開始遅延時間Ｔｓ１が計測される（時点ｔ２）と、演算開始信号iiが信号処理回路３に供給される。この演算開始遅延時間Ｔｓ１は、タイミング調整回路１４内でランダムに決定される。
【００３３】
信号処理回路１３は、時点ｔ２から演算処理を開始し、その周期Ｔ１での一纏まりの演算が終了する（時点ｔ３）と、演算処理結果データｖを出力し、演算結果出力回路１６に保持させる。図３で、ivは、信号処理回路１３での演算処理中を示している。なお、信号処理回路１３から演算処理中に、演算用のクロックによる雑音も発生する。しかし、この雑音はクロック周波数に応じた高周波数であるから、通常のノイズ除去手段により比較的容易に低減できるので問題とはならない。
【００３４】
タイミング調整回路１４はさらに時間の計測を継続し、サンプリング信号ｉを受けてから所定の一定時間Ｔｃ後である時点ｔ４で、演算結果出力信号iiiを出力する。
【００３５】
この演算結果出力信号iiiが演算結果出力回路１６に供給されると、演算結果出力回路１６に既に時点ｔ３で保持されている演算処理結果データｖを読み出し、音データviとして出力する。この一連の動作によって、第１周期Ｔ１における処理が終了する。
【００３６】
次いで、第２周期Ｔ２における処理が、時点ｔ５のサンプリング信号ｉにより開始される。この第２周期Ｔ２でも、サンプリング信号ｉ（時点ｔ５）からその周期Ｔ２における演算開始遅延時間Ｔｓ２が時点ｔ６で計測され、演算開始信号iiを出力する。この演算開始遅延時間Ｔｓ２は、タイミング調整回路１４内でランダムに決定されるから、周期Ｔ１における演算開始遅延時間Ｔｓ１とは異なる。
【００３７】
時点ｔ６から信号処理回路１３で演算処理を開始し、その周期Ｔ２での演算が終了する（時点ｔ７）と、演算処理結果データｖを出力し、演算結果出力回路１６に保持させる。タイミング調整回路１４はさらに時間の計測を継続し、サンプリング信号ｉを受けてから所定の一定時間Ｔｃ後である時点ｔ８で、演算結果出力信号iiiを出力し、時点ｔ７で保持されている演算処理結果データｖを読み出し、音データviとして出力する。
【００３８】
同様の処理が、周期Ｔ３以後も継続して実行される。各周期Ｔ（Ｔ１、Ｔ２・・・）おいて、演算開始遅延時間Ｔｓ（Ｔｓ１、Ｔｓ２・・・）が、図２のようなタイミング調整回路１４でランダムに決定される。したがって、信号処理回路１３での演算開始信号iiのタイミングは、一定周期のサンプリング信号ｉに対して各周期Ｔ毎にランダムに変化する。
【００３９】
このように、本発明では、信号処理回路１３での演算開始信号iiのタイミングが周期Ｔ毎にランダムに変化することにより、従来の一定周期の場合に比較して、ノイズレベルが低減される。
【００４０】
図４は、一定周期Ｔにランダム成分を含んだときのノイズ低減効果を、モデルを用いて計算した結果を示す図である。この図で、周波数−ノイズ振幅特性を、一定周期Ｔの場合と、平均値がゼロになるランダム時間Ｔｃを一定周期Ｔに加えた場合について、相対的な値（なお、単位は省略）で示している。
【００４１】
図４では、一定周期Ｔの場合のノイズ特性を「Ａ」で示し、一定周期Ｔにランダム時間Ｔｓを加えた場合のノイズ特性を「Ｂ」で示している。このモデルの例では、一定周期Ｔの周波数ｆｓにおけるノイズ振幅のピークが、「Ｂ」では「Ａ」に対して約３５％低下しており、また、「Ｂ」ではノイズが広い範囲に分散している。
【００４２】
また、各周期Ｔにおける演算結果出力信号iiiを、サンプリング信号ｉの出力時点から一定の演算開始遅延時間Ｔｃの経過後に出力しているから、演算処理結果データｖがランダムな時間に出力されても、音データviはサンプリング信号ｉに同期して、一定周期で出力される。
【００４３】
【発明の効果】
本発明の電子音発生方法及び装置によれば、各周期の演算開始信号がランダム時間だけずれているから、ディジタル信号処理により発生する雑音が、一定周期の周期信号の周波数に集中しにくく、幅広い周波数帯域に分散する。したがって、サンプリング周期などの周期信号の周期を大きく変更することなく、その周期（周波数）の雑音レベルを低減して、他のデバイスへの影響を少なくすることができる。また、携帯電話などのチャンネル帯域の雑音が低減される。
【００４４】
また、各周期毎に演算処理の開始は異なるが、その演算処理結果データは周期信号に同期して出力されるから、演算結果データの出力周期は一定である。したがって、演算結果データを利用する外部装置ではタイミングずらしによる影響を受けることがない。
【図面の簡単な説明】
【図１】本発明の実施に形態に係る電子音発生装置の構成を示す図。
【図２】図１のタイミング調整回路の一構成例を示す図。
【図３】図１の電子音発生装置のタイミングチャート。
【図４】一定周期Ｔにランダム成分を含んだときの周波数−ノイズ振幅特性を示す図。
【符号の説明】
１１  音パラメータ入力回路
１２  波形メモリ
１３  ディジタル信号処理回路
１４  タイミング調整回路
１５  サンプリング信号発生回路
１６  演算結果出力回路
２１  Ｍ系列発生回路
２２  デコーダ
２３  カウンタ
Ｆ１〜Ｆｎ  フリップフロップ
ＥＸ−ＯＲ  排他的論理和回路
【図１】
0003789393.tif 000002
【図２】
0003789393.tif 000003
【図３】
0003789393.tif 000004
【図４】
0003789393.tif 000005