(57)【特許請求の範囲】
【請求項１】
パワー素子を駆動する制御回路から上記パワー素子に制御信号を伝達するインターフェース回路において、
上記制御回路のグランドと上記パワー素子のグランドの間に生じるノイズ電圧を電気的に吸収するノイズ吸収部を備え、
上記ノイズ吸収部は、一定電圧まで電流を流さない定電圧的不感帯部と、上記制御信号のＬｏｗレベルに対応するＬｏｗ信号を発生するＬｏｗ信号発生部と、上記制御信号のＨｉｇｈレベルに対応するＨｉｇｈ信号を発生するＨｉｇｈ信号発生部とを備えるか、または、
上記ノイズ吸収部は、一定電圧までは一定電流を流す定電流的不感帯部と、上記定電流的不感帯部によって定電流が流れたとき、その電流を電圧に変換して、Ｈｉｇｈ信号を発生する電流電圧変換回路とを備え、
上記不感帯発生部は、上記ノイズ電圧による影響を電気的に吸収するとともに、
上記ノイズ吸収部により、上記ノイズ電圧が発生しても、このノイズ電圧の影響を受けることなく、上記制御回路が発生する上記制御信号を上記パワー素子に伝達することを特徴とするインターフェース回路。
【請求項２】
請求項１記載のインターフェース回路において、
上記定電圧的不感帯部の不感帯電圧Ｖｃは、上記ノイズ電圧Ｖｎｏｉｓｅよりも大きく設定されていることを特徴とするインターフェース回路。
【請求項３】
請求項１記載のインターフェース回路において、さらに、
上記ノイズ吸収部が出力する制御信号を上記パワー素子をオンオフする信号レベルに変換する信号補正部を備えることを特徴とするインターフェース回路。
【請求項４】
請求項３記載のインターフェース回路において、
電源電圧ＶＤＣと、上記信号補正部の論理電圧振幅ΔＶｌｏｇｉｃの差分（ＶＤＣ−ΔＶｌｏｇｉｃ）を、上記ノイズ電圧Ｖｎｏｉｓｅよりも大きく設定したことを特徴とするインターフェース回路。
【請求項５】
半導体素子を有するモジュール部に、制御部から出力された半導体素子駆動用制御信号を伝達するものであって、
上記制御部から出力された上記制御信号を電気的に受け取る受取手段と、
この受取手段が受け取った上記制御信号を、上記制御部のグランド電位と上記半導体素子のグランド電位との電位差に起因する上記制御信号のレベル変化を無視して、上記モジュール部に伝達する伝達手段とを具備し、
上記伝達手段は、上記電位差を電気的に吸収するノイズ吸収部であり、
上記ノイズ吸収部は、一定電圧まで電流を流さない低電圧的若しくは一定電圧までは一定電流を流す定電流的不感帯を発生して上記電位差を電気的に吸収する不感帯発生部と、上記制御信号のＬｏｗレベルに対応するＬｏｗ信号を発生するＬｏｗ信号発生部と、上記制御信号のＨｉｇｈレベルに対応するＨｉｇｈ信号を発生するＨｉｇｈ信号発生部とを具備することを特徴とするインターフェース回路。
【請求項６】
請求項５記載のインターフェース回路において、
上記不感帯発生部の不感帯電圧は、上記電位差よりも大きく設定されていることを特徴とするインターフェース回路。
【請求項７】
請求項５記載のインターフェース回路において、
上記ノイズ吸収部は、上記不感帯発生部によって定電流が流れた時、その電流を電圧に変換して、Ｈｉｇｈ信号を発生する電流電圧変換回路を具備することを特徴とするインターフェース回路。
【請求項８】
請求項５記載のインターフェース回路において、
上記伝達手段から出力された上記制御信号を上記半導体素子の駆動信号レベルに変換する信号補正部を具備することを特徴とするインターフェース回路。
【請求項９】
請求項８記載のインターフェース回路において、
電源電圧と上記信号補正部の論理電圧振幅との差分は、上記電位差よりも大きく設定されていることを特徴とするインターフェース回路。
【請求項１０】
パワー素子と、このパワー素子を駆動する制御回路と、この制御回路から上記パワー素子に制御信号を伝達するインターフェース回路とを有する電力変換装置において、
上記インターフェース回路は、上記パワー素子およびこのパワー素子により構成されるパワーモジュールの寄生インダクタンスにより、上記制御回路のグランドと上記パワー素子のグランドの間に生じるノイズ電圧を電気的に吸収するノイズ吸収部を備え、
上記ノイズ吸収部は、一定電圧まで電流を流さない定電圧的不感帯部と、上記制御信号のＬｏｗレベルに対応するＬｏｗ信号を発生するＬｏｗ信号発生部と、上記制御信号のＨｉｇｈレベルに対応するＨｉｇｈ信号を発生するＨｉｇｈ信号発生部とを備えるか、または、
上記ノイズ吸収部は、一定電圧までは一定電流を流す定電流的不感帯部と、上記定電流的不感帯部によって定電流が流れたとき、その電流を電圧に変換して、Ｈｉｇｈ信号を発生する電流電圧変換回路とを備え、
上記不感帯発生部は、上記ノイズ電圧による影響を電気的に吸収するとともに、
上記ノイズ吸収部により、上記ノイズ電圧が発生しても、このノイズ電圧の影響を受けることなく、上記制御回路が発生する上記制御信号を上記パワー素子に伝達することを特徴とする電力変換装置。
【請求項１１】
請求項１０記載の電力変換装置において、
上記インターフェース回路は、上記ノイズ吸収部が出力する制御信号を上記パワー素子をオンオフする信号レベルに変換する信号補正部を備えるとともに、
上記インターフェース回路の電源電圧ＶＤＣと、上記信号補正部の論理電圧振幅ΔＶｌｏｇｉｃの差分（ＶＤＣ−ΔＶｌｏｇｉｃ）を、上記ノイズ電圧Ｖｎｏｉｓｅよりも大きく設定したことを特徴とする電力変換装置。
【請求項１２】
請求項１０記載の電力変換装置において、
上記インターフェース回路と上記パワー素子との間に、上記パワー素子のスイッチング速度をゆっくりにするソフトスイッチングゲート駆動回路を備えたことを特徴とする電力変換装置。
【請求項１３】
請求項１２記載の電力変換装置において、
上記ソフトスイッチングゲート駆動回路によって上記パワー素子を緩やかにスイッチングした時のパワー素子を流れる電流Ｉの変化分（ｄＩ／ｄｔ）に、上記寄生インダクタンスのインダクタンス分Ｌを乗じた値が、上記インターフェース回路の電源電圧ＶＤＣと上記信号補正部の論理電圧振幅ΔＶｌｏｇｉｃの差分（ＶＤＣ−ΔＶｌｏｇｉｃ）以下となるように、上記ソフトスイッチングゲート駆動回路によって上記パワー素子をスイッチングする速度を設定することを特徴とする電力変換装置。
【請求項１４】
車輪を駆動するモータと、直流電源から供給される直流電力を交流電力に変換するとともに、上記モータに供給する電流を制御する電力変換装置を有する電動車両において、
上記電力変換装置は、パワー素子と、このパワー素子を駆動するモータ制御回路と、このモータ制御回路から上記パワー素子に制御信号を伝達するインターフェース回路とを有し、
上記インターフェース回路は、上記パワー素子およびこのパワー素子により構成されるパワーモジュールの寄生インダクタンスにより、上記制御回路のグランドと上記パワー素子のグランドの間に生じるノイズ電圧を電気的に吸収するノイズ吸収部を備え、
上記ノイズ吸収部は、一定電圧まで電流を流さない定電圧的不感帯部と、上記制御信号のＬｏｗレベルに対応するＬｏｗ信号を発生するＬｏｗ信号発生部と、上記制御信号のＨｉｇｈレベルに対応するＨｉｇｈ信号を発生するＨｉｇｈ信号発生部とを備えるか、または、
上記ノイズ吸収部は、一定電圧までは一定電流を流す定電流的不感帯部と、上記定電流的不感帯部によって定電流が流れたとき、その電流を電圧に変換して、Ｈｉｇｈ信号を発生する電流電圧変換回路とを備え、
上記不感帯発生部は、上記ノイズ電圧による影響を電気的に吸収するとともに、
上記ノイズ吸収部により、上記ノイズ電圧が発生しても、このノイズ電圧の影響を受けることなく、上記制御回路が発生する上記制御信号を上記パワー素子に伝達することを特徴とする電動車両。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、インターフェース回路，それを用いた電力変換装置およびそれを用いた電動車両に係り、特に、パワー素子の制御に用いるに好適なインターフェース回路，それを用いた電力変換装置およびそれを用いた電動車両に関する。
【０００２】
【従来の技術】
従来、モータ負荷を駆動するシステムでは、例えば、特開２００１−３２７１７１号公報に記載されているように、制御系回路であるコントロールユニットと、パワー系回路を構成するパワー半導体素子の間には、フォトカプラからなるインターフェース回路を用いている。すなわち、負荷であるモータを駆動するパワー半導体素子は、大電流を短時間でスイッチングするため、寄生インダクタンスに発生する電圧が、パワー系回路のグランドの電位を変動させ、ノイズとなる。そこで、パワー系グランドの配線と制御系グランドの配線をそれぞれ設け、寄生インダクタンスによるノイズによる誤動作を防ぐため、制御系からパワー系にフォトカプラを介して制御信号を伝達することにより、制御系とパワー系を電気的に分離している。
【０００３】
【特許文献】
特開２００１−３２７１７１号公報
【０００４】
【発明が解決しようとする課題】
しかしながら、フォトカプラは光素子を使用していることから、耐久性が低く、したがって、信頼性が低いという問題があった。特に、モータによって車輪を駆動する電動車両においては、その使用温度環境が例えば−４０℃〜＋１０５℃と広いにも関わらず、フォトカプラの使用可能な温度範囲は、これよりも狭く、低温時若しくは高温時における耐久性が大幅に低下する。フォトカプラが故障して制御系からパワー系に制御信号が伝達されなくなると、モータの制御が不可能となり、電動車両を走行できなくなり、その制御信頼性が低下することになる。
【０００５】
一方、フォトカプラを用いないと、上述した寄生インダクタンスによるノイズの影響で、制御信号を正しくパワー素子に伝達できなくなり、制御信頼性が低下することになる。
【０００６】
本発明の目的は、フォトカプラを用いることなく、しかも、制御信頼性の向上したインターフェース回路，それを用いた電力変換装置およびそれを用いた電動車両を提供することにある。
【０００７】
【課題を解決するための手段】
（１）上記目的を達成するために、本発明は、パワー素子を駆動する制御回路から上記パワー素子に制御信号を伝達するインターフェース回路において、上記制御回路のグランドと上記パワー素子のグランドの間に生じるノイズ電圧を電気的に吸収するノイズ吸収部を備え、上記ノイズ吸収部は、一定電圧まで電流を流さない定電圧的不感帯部と、上記制御信号のＬｏｗレベルに対応するＬｏｗ信号を発生するＬｏｗ信号発生部と、上記制御信号のＨｉｇｈレベルに対応するＨｉｇｈ信号を発生するＨｉｇｈ信号発生部とを備えるか、または、上記ノイズ吸収部は、一定電圧までは一定電流を流す定電流的不感帯部と、上記定電流的不感帯部によって定電流が流れたとき、その電流を電圧に変換して、Ｈｉｇｈ信号を発生する電流電圧変換回路とを備え、上記不感帯発生部は、上記ノイズ電圧による影響を電気的に吸収するとともに、上記ノイズ吸収部により、上記ノイズ電圧が発生しても、このノイズ電圧の影響を受けることなく、上記制御回路が発生する上記制御信号を上記パワー素子に伝達するようにしたものである。
かかる構成により、フォトカプラを用いることなく、しかも、制御信頼性を向上し得るものとなる。
【００１０】
（２）上記（１）において、好ましくは、上記定電圧的不感帯部の不感帯電圧Ｖｃは、上記ノイズ電圧Ｖｎｏｉｓｅよりも大きく設定したものである。
【００１２】
（３）上記（１）において、好ましくは、さらに、上記ノイズ吸収部が出力する制御信号を上記パワー素子をオンオフする信号レベルに変換する信号補正部を備えるようにしたものである。
【００１３】
（４）上記（３）において、好ましくは、電源電圧ＶＤＣと、上記信号補正部の論理電圧振幅ΔＶｌｏｇｉｃの差分（ＶＤＣ−ΔＶｌｏｇｉｃ）を、上記ノイズ電圧Ｖｎｏｉｓｅよりも大きく設定したものである。
【００１４】
（５）上記目的を達成するために、本発明は、半導体素子を有するモジュール部に、制御部から出力された半導体素子駆動用制御信号を伝達するものであって、上記制御部から出力された上記制御信号を電気的に受け取る受取手段と、この受取手段が受け取った上記制御信号を、上記制御部のグランド電位と上記半導体素子のグランド電位との電位差に起因する上記制御信号のレベル変化を無視して、上記モジュール部に伝達する伝達手段とを具備し、上記伝達手段は、上記電位差を電気的に吸収するノイズ吸収部であり、上記ノイズ吸収部は、一定電圧まで電流を流さない低電圧的若しくは一定電圧までは一定電流を流す定電流的不感帯を発生して上記電位差を電気的に吸収する不感帯発生部と、上記制御信号のＬｏｗレベルに対応するＬｏｗ信号を発生するＬｏｗ信号発生部と、上記制御信号のＨｉｇｈレベルに対応するＨｉｇｈ信号を発生するＨｉｇｈ信号発生部とを具備するようにしたものである。
かかる構成により、フォトカプラを用いることなく、しかも、制御信頼性を向上し得るものとなる。
【００１７】
（６）上記（５）において、好ましくは、上記不感帯発生部の不感帯電圧は、上記電位差よりも大きく設定したものである。
【００１８】
（７）上記（５）において、好ましくは、上記ノイズ吸収部は、上記不感帯発生部によって定電流が流れた時、その電流を電圧に変換して、Ｈｉｇｈ信号を発生する電流電圧変換回路を具備するようにしたものである。
【００１９】
（８）上記（５）において、好ましくは、上記伝達手段から出力された上記制御信号を上記半導体素子の駆動信号レベルに変換する信号補正部を具備するようにしたものである。
【００２０】
（９）上記（８）において、好ましくは、電源電圧と上記信号補正部の論理電圧振幅との差分は、上記電位差よりも大きく設定したものである。
【００２２】
（１０）上記目的を達成するために、本発明は、パワー素子と、このパワー素子を駆動する制御回路と、この制御回路から上記パワー素子に制御信号を伝達するインターフェース回路とを有する電力変換装置において、上記インターフェース回路は、上記パワー素子およびこのパワー素子により構成されるパワーモジュールの寄生インダクタンスにより、上記制御回路のグランドと上記パワー素子のグランドの間に生じるノイズ電圧を電気的に吸収するノイズ吸収部を備え、上記ノイズ吸収部は、一定電圧まで電流を流さない定電圧的不感帯部と、上記制御信号のＬｏｗレベルに対応するＬｏｗ信号を発生するＬｏｗ信号発生部と、上記制御信号のＨｉｇｈレベルに対応するＨｉｇｈ信号を発生するＨｉｇｈ信号発生部とを備えるか、または、上記ノイズ吸収部は、一定電圧までは一定電流を流す定電流的不感帯部と、上記定電流的不感帯部によって定電流が流れたとき、その電流を電圧に変換して、Ｈｉｇｈ信号を発生する電流電圧変換回路とを備え、上記不感帯発生部は、上記ノイズ電圧による影響を電気的に吸収するとともに、上記ノイズ吸収部により、上記ノイズ電圧が発生しても、このノイズ電圧の影響を受けることなく、上記制御回路が発生する上記制御信号を上記パワー素子に伝達するようにしたものである。
かかる構成により、フォトカプラを用いることなく、しかも、制御信頼性を向上し得るものとなる。
【００２３】
（１１）上記（１０）において、好ましくは、上記インターフェース回路は、上記ノイズ吸収部が出力する制御信号を上記パワー素子をオンオフする信号レベルに変換する信号補正部を備えるとともに、上記インターフェース回路の電源電圧ＶＤＣと、上記信号補正部の論理電圧振幅ΔＶｌｏｇｉｃの差分（ＶＤＣ−ΔＶｌｏｇｉｃ）を、上記ノイズ電圧Ｖｎｏｉｓｅよりも大きく設定したものである。
【００２４】
（１２）上記（１０）において、好ましくは、上記インターフェース回路と上記パワー素子との間に、上記パワー素子のスイッチング速度をゆっくりにするソフトスイッチングゲート駆動回路を備えるようにしたものである。
【００２５】
（１３）上記（１２）において、好ましくは、上記ソフトスイッチングゲート駆動回路によって上記パワー素子を緩やかにスイッチングした時のパワー素子を流れる電流Ｉの変化分（ｄＩ／ｄｔ）に、上記寄生インダクタンスのインダクタンス分Ｌを乗じた値が、上記インターフェース回路の電源電圧ＶＤＣと上記信号補正部の論理電圧振幅ΔＶｌｏｇｉｃの差分（ＶＤＣ−ΔＶｌｏｇｉｃ）以下となるように、上記ソフトスイッチングゲート駆動回路によって上記パワー素子をスイッチングする速度を設定したものである。
【００２６】
（１４）上記目的を達成するために、本発明は、車輪を駆動するモータと、直流電源から供給される直流電力を交流電力に変換するとともに、上記モータに供給する電流を制御する電力変換装置を有する電動車両において、上記電力変換装置は、パワー素子と、このパワー素子を駆動するモータ制御回路と、このモータ制御回路から上記パワー素子に制御信号を伝達するインターフェース回路とを有し、上記インターフェース回路は、上記パワー素子およびこのパワー素子により構成されるパワーモジュールの寄生インダクタンスにより、上記制御回路のグランドと上記パワー素子のグランドの間に生じるノイズ電圧を電気的に吸収するノイズ吸収部を備え、、上記ノイズ吸収部は、一定電圧まで電流を流さない定電圧的不感帯部と、上記制御信号のＬｏｗレベルに対応するＬｏｗ信号を発生するＬｏｗ信号発生部と、上記制御信号のＨｉｇｈレベルに対応するＨｉｇｈ信号を発生するＨｉｇｈ信号発生部とを備えるか、または、上記ノイズ吸収部は、一定電圧までは一定電流を流す定電流的不感帯部と、上記定電流的不感帯部によって定電流が流れたとき、その電流を電圧に変換して、Ｈｉｇｈ信号を発生する電流電圧変換回路とを備え、上記不感帯発生部は、上記ノイズ電圧による影響を電気的に吸収するとともに、上記ノイズ吸収部により、上記ノイズ電圧が発生しても、このノイズ電圧の影響を受けることなく、上記制御回路が発生する上記制御信号を上記パワー素子に伝達するようにしたものである。
かかる構成により、フォトカプラを用いることなく、しかも、制御信頼性を向上し得るものとなる。
【００２７】
【発明の実施の形態】
以下、図１〜図４を用いて、本発明の第１の実施形態によるインターフェース回路置の構成について説明する。
図１は、本発明の第１の実施形態によるインターフェース回路の基本構成を示すブロック図である。図２は、本発明の第１の実施形態によるインターフェース回路の具体的構成を示すブロック図である。図３は、本発明の第１の実施形態によるインターフェース回路に用いる定電圧的不感帯発生部の特性図である。図４は、本発明の第１の実施形態による電力変換装置に用いるインターフェース回路の構成を示す回路図である。
【００２８】
図１に示すように、本実施形態によるインターフェース回路（Ｉ／Ｆ）１００Ａは、制御回路２００と、パワー回路３００との間に設けられている。制御回路２００は、グランド線Ｇ１に接続されている。パワー回路３００は、グランド線Ｇ２に接続されている。パワー回路３００は、後述するように、その内部に負荷であるモータを駆動するパワー半導体素子（例えば、MOSFET）を備えている。パワー半導体素子は、大電流Ｉを短時間でスイッチングするため、寄生インダクタンスＬにノイズ電圧Ｖnoiseが発生する。発生するノイズ電圧Ｖnoiseは、式（１）で表される。
Ｖnoise＝−Ｌ・dI/dt  …（１）
パワー半導体素子に電流が流れない場合には、ノイズ電圧Ｖnoiseは０Ｖであるため、グランド線Ｇ１の電位ＶG1と、グランド線Ｇ２の電位ＶG2は等しい。しかし、パワー半導体素子に電流が流れると、グランド線Ｇ１の電位ＶG1は、グランド線Ｇ２の電位ＶG2よりも、ノイズ電圧Ｖnoiseだけ高くなる。すなわち、グランド線Ｇ１の電位ＶG1とグランド線Ｇ２の電位ＶG2とは等しい場合と、電位差を有する場合がある。
【００２９】
インターフェース回路１００Ａは、電源切替部１１０と、ノイズ吸収部１２０と、信号補正部１３０とを備えている。ノイズ吸収部１２０は、寄生インダクタンスＬに発生するノイズ電圧Ｖnoiseによって、グランド線Ｇ１の電位ＶG1とグランド線Ｇ２の電位ＶG2とは等しい場合や、電位差を有する場合があっても、このノイズ電圧Ｖnoiseの影響を吸収して、制御回路２００からのオン・オフ制御信号が正確に、パワー回路３００の入力部にオン・オフ信号として伝達されるようにする。
【００３０】
電源切替部１１０は、インタフェース回路１００Ａの電源電圧が供給されるとともに、制御回路２００のグランド線Ｇ１に接続されている。電源切替部１１０は、制御回路２００から出力されたオン・オフ制御信号によって動作するスイッチである。ノイズ吸収部１２０は、上述したように、ノイズ電圧Ｖnoiseの影響を吸収するとともに、電源切替部１１０のスイッチ動作に応じて、インターフェース回路１００Ａの電源電圧レベルのオン・オフ信号（ハイ・ロー信号）を出力する。
【００３１】
信号補正部１３０は、ノイズ吸収部１２０が出力するオン・オフ信号（ハイ・ロー信号）を、パワー回路３００のパワー半導体素子をオン・オフ制御するためのオン・オフ信号となるように、その信号レベルを変更する。なお、電源切替部１１０とノイズ吸収部１２０とが同一回路内で構成される場合もある。
【００３２】
次に、図２にさらに具体的に示すように、電源切替部１１０は、異なる電源系をまたぐようなスイッチ１１２を備えている。ノイズ吸収部１２０には、定電圧的不感帯発生部１２２と、Ｌｏｗ信号発生部１２４と、Ｈｉｇｈ信号発生部１２６とを備えている。定電圧的不感帯発生部１２２は、図３に示すように、ある一定電圧Ｖcまで電流を流さず、電圧Ｖc以上で電流を流すような特性を有している。ここで、電圧Ｖcを「不感帯電圧」と称する。Ｌｏｗ信号発生部１２４は、電流を流すことによりＬｏｗ信号を発生する。Ｈｉｇｈ信号発生部１２６は、電流を流すことによりＨｉｇｈ信号を発生する。信号補正部１３０は、パワー回路３００の論理振幅に見合うように信号レベルを補正する。
【００３３】
不感帯発生部１２２を設けることにより、例えば、スイッチ１１２をオンさせ、Ｌｏｗ信号を発生させた状態において、グランドＧ１の電位ＶG1がグランドＧ２の電位ＶG2よりも高くなっても、不感帯発生部１２２により、Ｈｉｇｈ信号発生部１２６に電流が流れることがなく、正しい信号，即ちＬｏｗ信号が伝達される。また、この不感帯電圧Ｖcは、図３に示したように、ノイズ吸収部分の電源電圧ＶDCから信号補正部の入力部の論理振幅ΔＶlogicをひいたものよりも小さくする。以上のように、不感帯発生部１２２を有するノイズ吸収部１２０を設け、不感帯電圧Ｖcよりも低いノイズを発生させるパワー回路を構築することにより、光素子を使用した信号伝達回路を使用せずに異なる電源系の間で信号を伝達できる。
【００３４】
次に、図４を用いて、本実施形態によるインターフェース回路１００Ａの具体的な回路構成について説明する。
電源切替部１１０は、トランジスタＴＲ１を備えている。トランジスタＴＲ１が図２に示したスイッチ１１２を構成する。トランジスタＴＲ１のエミッタは、グランド配線Ｇ１に接続されている。トランジスタＴＲ１のベースには、図２に示した制御回路２００からオン・オフ制御信号Ｖinが入力する。トランジスタＴＲ１のコレクタは、グランド配線G１とは完全に絶縁されていないグランド配線G２をグランドとするノイズ吸収部１２０に信号を伝達する。
【００３５】
ノイズ吸収部１２０は、抵抗Ｒ１と、ダイオードＤ１と、ツェナーダイオードＺＤ１と、抵抗Ｒ２とを備えている。抵抗Ｒ１は、図２のＬｏｗ信号発生部１２４を構成する。ダイオードＤ１とツェナーダイオードＺＤ１は、図２の定電圧的不感帯発生部１２２を構成する。抵抗Ｒ２は、図２のＨｉｇｈ信号発生部１２６を構成する。
【００３６】
信号補正部１３０は、コンデンサＣ１と、抵抗Ｒ３，Ｒ４，Ｒ５と、トランジスタＴＲ２とを備えている。コンデンサＣ１は、フィルター回路を構成する。コンデンサＣ１は、トランジスタＴＲ１のスイッチング動作によって、ノイズ吸収部１２０の抵抗Ｒ２の両端電圧に重畳したノイズ信号によって、トランジスタＴＲ２が誤動作しないように、高周波分をカットして、直流信号成分のみをトランジスタＴＲ２のベースに供給する。抵抗Ｒ３と抵抗Ｒ４は、抵抗分圧回路を構成する。抵抗Ｒ２の両端電圧が、例えば、Hiレベル（１Ｖ）／Lowレベル(０Ｖ)と変化するとき、トランジスタＴＲ２をオン・オフ動作させるに必要なHiレベル（０．６Ｖ）／Lowレベル(０Ｖ)の電圧に変換する。抵抗Ｒ５はプルアップ抵抗である。トランジスタＴＲ２がオンすると、信号補正部１３０の出力電圧Ｖoutは、０Ｖとなり、トランジスタＴＲ２がオフすると、信号補正部１３０の出力電圧は、信号補正部１３０の電源電圧ＶDC（例えば、１２Ｖ）となる。電源切替部１１０に入力する電圧Ｖinは、制御回路２００からのオン・オフ制御信号である。制御回路２００としては例えばマイクロコンピュータが用いられると、入力電圧Ｖinのレベルは、例えば、Hiレベル（０．６Ｖ）／Lowレベル(０Ｖ)である。一方、パワー回路３００に用いられるパワー半導体素子をオンさせるための電圧Ｖthは、例えば、３Ｖである。そこで、信号補正部１３０によって、入力電圧Ｖin(Hiレベル（０．６Ｖ）／Lowレベル(０Ｖ))を、これよりも信号電圧の高い出力電圧Ｖout（Hiレベル（１２Ｖ）／Lowレベル(０Ｖ)）に変換する。
【００３７】
次に、本実施形態によるインターフェース回路１００Ａの動作について説明する。
【００３８】
電源切替部１１０の入力電圧（トランジスタＴＲ１のベース端子電圧）が、Lowレベルのとき、不感帯発生部１２２にあたるツェナーダイオードＺＤ１およびHigh信号発生部にあたる抵抗Ｒ２に電流が流れ、信号補正部１３０のトランジスタＴＲ２がオンし、信号補正部１３０の出力電圧ＶoutはLowレベルとなる。このとき、トランジスタＴＲ１はオフであり、トランジスタＴＲ１のコレクタ端子はオープン状態であるため、ノイズによりグランド配線Ｇ１とグランド配線Ｇ２の間に電位差が生じたとしても、信号の授受に影響はない。
【００３９】
トランジスタＴＲ１のエミッタコレクタ間にかかる電圧は、ノイズ電圧Ｖnoiseと、インターフェース回路１００Ａの電源電圧ＶDCを加えたものである。トランジスタＴＲ１のエミッタコレクタ間にかかる電圧は、トランジスタＴＲ１の耐圧（ブレークダウン電圧）ＢVceo以下にする必要があるため、以下の式（２）を満たす必要がある。
Ｖnoise＋ＶDC  ＜  ＢＶceo  …（２）
また、トランジスタＴＲ１のベースエミッタ間には、逆バイアスがかからないようにする必要があるので、以下の式（３）のように、
Ｖnoise＋ＶDC   ＞  ０  …（３）
とする必要がある。従って、式（２），式（３）から、グランド配線Ｇ１とグランド配線Ｇ２の電位差，すなわち、ノイズ電圧Ｖnoiseは、以下の式（４）を満たすように、
−ＶDC ＜ Ｖnoise  ＜  ＢＶceo  −  ＶDC  …（４）
とする必要がある。
【００４０】
各電圧については、後述するが、例えば、インターフェース回路１００Ａの電源電圧ＶDCを１２Ｖとし、トランジスタＴＲ１の耐圧（ブレークダウン電圧）ＢVceoを６０Ｖとすると、式（４）を満たすノイズ電圧Ｖnoiseは、以下の式（５）のように、
−１２Ｖ＜ノイズ電圧Ｖnoise＜４８Ｖ  …（５）
とする必要がある。ノイズ電圧Ｖnoiseは、式（１）で説明したように、寄生インダクタンスＬと、この寄生インダクタンスを流れる電流の変化分ｄＩ／ｄｔで決まるため、予め寄生インダクタンスＬが決まれば、この値に応じて、寄生インダクタンスを流れる電流の変化分ｄＩ／ｄｔが所定の値となるようにすることで、式（４）を満たすことができる。
【００４１】
次に、電源切替部１１０の入力電圧（トランジスタＴＲ１のベース端子電圧）が、Highレベルのとき、不感帯発生部１２２にあたるツェナーダイオードＺＤ１には電流が流れず、トランジスタＴＲ２がオフし、インタフェース回路１００Ａの出力電圧ＶoutはＨｉｇｈレベルとなる。このときのトランジスタＴＲ１のコレクタ端子の電位は、グランド配線Ｇ１の電位にほぼ等しいので、ノイズによりグランド配線Ｇ１の電位がグランド配線Ｇ２の電位より高くなっても、ツェナーダイオードＺＤ１のツェナー電圧以下であれば、トランジスタＴＲ２は誤ってオンすることはないものである。ここで、ツェナーダイオードＺＤ１のツェナー電圧が、不感帯発生部１２２の不感帯電圧Ｖcに相当する。トランジスタＴＲ２の動作電圧（抵抗Ｒ４の両端電圧；トランジスタＴＲ２のベースエミッタ電圧）をΔＶlogicとすると、以下の式（６）のように、
Ｖc＋ΔＶlogic  ＜  ＶDC  …（７）
とすればよいものである。
【００４２】
また、ノイズによりグランド配線Ｇ１の電位がグランド配線Ｇ２の電位より低くなった場合は、トランジスタＴＲ１を流れる電流値が大きくなるが、トランジスタＴＲ１の電流最大値およびダイオードＤ１の逆耐圧を超えない範囲ならば、トランジスタＴＲ２の動作に影響しないものである。そこで、ツェナーダイオードＺＤ１のツェナー電圧（不感帯発生部１２２の不感帯電圧Ｖc）と、ノイズ電圧Ｖnoiseの間に、以下の式（７）のように、
Ｖnoise  ＜  Ｖc  …（７）
とすればよいものである。
【００４３】
従って、式（６），式（７）から、ツェナーダイオードＺＤ１のツェナー電圧（不感帯発生部１２２の不感帯電圧Ｖc）は、以下の式（８）のように、
Ｖnoise  ＜  Ｖc  ＜  ＶDC  −  ΔＶlogic  …（８）
と選定することで、ノイズ耐量を持ったシステムを構築することができる。
【００４４】
例えば、インターフェース回路１００Ａの電源電圧ＶDCを１２Ｖとし、トランジスタＴＲ２の動作電圧をΔＶlogicを０．６Ｖとすると、式（８）は、以下の式（９）のように、
ノイズ電圧Ｖnoise＜不感帯電圧Ｖc＜１２Ｖ−０．６Ｖ  …（９）
となる。
【００４５】
したがって、式（６）を満たすノイズ電圧Ｖnoiseを例えば、１０Ｖとすると、式（９）を満たす不感帯電圧Ｖcは、例えば、１０Ｖ＜不感帯電圧Ｖc＜１１．４Ｖとなる。
【００４６】
以上説明したように、制御回路とパワー回路の間のインターフェース回路に、定電圧的不感帯回路を用いることにより、寄生インダクタンスによるノイズ電圧によってグランド配線Ｇ１，Ｇ２間の電圧が変動しても、このノイズ電圧の影響を受けることなく、制御信号をパワー回路に伝達することができる。また、フォトカプラのような光素子を用いることなく、制御信号をパワー回路に伝達することができる。したがって、フォトカプラを用いることなく、しかも、制御信頼性を向上することができる。
【００４７】
次に、図５〜図７を用いて、本発明の第２の実施形態によるインターフェース回路の構成について説明する。
図５は、本発明の第２の実施形態によるインターフェース回路の具体的構成を示すブロック図である。図６は、本発明の第２の実施形態によるインターフェース回路に用いる定電流的不感帯発生部の特性図である。図７は、本発明の第２の実施形態によるインターフェース回路の構成を示す回路図である。
【００４８】
本実施形態によるインターフェース回路の基本構成は、図１に示したものと同様である。図５に示すように、インターフェース回路１００Ｂは、電源切替部１１０Ｂと、ノイズ吸収部１２０Ｂと、信号補正部１３０Ｂとを備えている。ノイズ吸収部１２０Ｂは、寄生インダクタンスＬに発生するノイズ電圧Ｖnoiseによって、グランド線Ｇ１の電位ＶG1とグランド線Ｇ２の電位ＶG2とは等しい場合や、電位差を有する場合があっても、このノイズ電圧Ｖnoiseの影響を吸収して、制御回路２００からのオン・オフ制御信号が正確に、パワー回路３００の入力部にオン・オフ信号として伝達されるようにする。図２に示した例では、不感帯発生部１２２として、定電圧的不感帯発生部を用いていたのに対して、本実施形態では、定電流的不感帯発生部を用いている点に特徴がある。
【００４９】
電源切替部１１０Ｂは、異なる電源系をまたぐようなスイッチ１１２Ｂを備えている。ノイズ吸収部１２０Ｂには、定電流的不感帯発生部１２２Ｂと、電流電圧変換回路１２８とを備えている。スイッチ部１１２Ｂと不感帯発生部１２２Ｂによって、定電流を発生させる回路構成とする。スイッチ１１２Ｂがオンして定電流的不感帯発生部１２２Ｂによって定電流が流れると、この定電流が電流電圧変換回路１２８によって電圧に変換され、接点Ａ１に信号が発生し、伝達される。ここで、グランド配線Ｇ１の電位ＶG１とグランド配線Ｇ２の電位ＶG２が変動しても、その範囲が定電流を流すことが可能な電圧範囲、即ちノイズ吸収部分の電源電圧ＶDCから信号補正部１３２Ｂの入力部の論理振幅ΔＶlogicをひいたものよりも小さければ、図６に示すように、接点Ａ１には一定の電流を供給することができ、信号を伝えることができる。信号補正部１３０Ｂは、パワー回路３００の論理振幅に見合うように信号レベルを補正する。
【００５０】
以上のように、定電流的不感帯発生部１２２Ｂを有するノイズ吸収部１２０Ｂを設けることにより、光素子を使用した信号伝達回路を使用せずに異なる電源系の間で信号を伝達できる.
次に、図７を用いて、本実施形態によるインターフェース回路１００Ｂの具体的な回路構成について説明する。
電源切替部１１０Ｂは、トランジスタＴＲ１１を備えている。トランジスタＴＲ１１が図５に示したスイッチ１１２Ｂを構成する。トランジスタＴＲ１１のエミッタは、グランド配線Ｇ１に接続されている。トランジスタＴＲ１１のベースには、図５に示した制御回路２００からオン・オフ制御信号Ｖinが入力する。トランジスタＴＲ１１のコレクタは、グランド配線G１とは完全に絶縁されていないグランド配線G２をグランドとするノイズ吸収部１２０Ｂに信号を伝達する。
【００５１】
ノイズ吸収部１２０Ｂは、抵抗Ｒ１１，Ｒ１２と、トランジスタＴＲ１２とを備えている。抵抗Ｒ１２とトランジスタＴＲ１２とは、図５の電流電圧変換回路１２８を構成する。トランジスタＴＲ１１の定電流特性を利用して、抵抗Ｒ１１とにより、図５の定電流的不感帯発生部１２２Ｂを構成する。
【００５２】
信号補正部１３０Ｂは、抵抗Ｒ１３を備えている。トランジスタＴＲ１２がオンすると、信号補正部１３０Ｂの出力電圧Ｖoutは、電源電圧ＶDC（例えば、１２Ｖ）となり、トランジスタＴＲ１２がオフすると、信号補正部１３０Ｂの出力電圧は、０Ｖとなる。
【００５３】
次に、本実施形態によるインターフェース回路１００Ｂの動作について説明する。
トランジスタＴＲ１１がオフのとき、抵抗Ｒ１１および抵抗Ｒ１２には電流が流れないため、トランジスタＴＲ１２もオフとなり、出力電圧ＶoutはLowレベルとなる。このとき、トランジスタＴＲ１１のコレクタ端子は基本的にオープン状態であるため、ノイズによりグランド配線Ｇ１とグランド配線Ｇ２の間に電位差が生じたとしても、信号の授受に影響はないものである。
【００５４】
ここで、グランドの電位差が大きくなると、トランジスタＴＲ１１のエミッタコレクタ間にトランジスタＴＲ１１の耐圧ＢVceo以上の過電圧がかかったり、ベースエミッタ間に逆バイアスがかかることがあるので、上述の式（４）と同じく、
−ＶDC ＜ Ｖnoise  ＜  ＢＶceo  −  ＶDC  …（４）
となる必要がある。
【００５５】
また、トランジスタＴＲ１１がオンして、トランジスタＴＲ１１のコレクタ端子がLowレベルになると、トランジスタＴＲ１２がオンし、出力電圧ＶoutはHighレベルとなる。このとき、トランジスタＴＲ１１のコレクタエミッタ間、抵抗Ｒ１１および抵抗Ｒ１２には一定の電流が流れ、その電流によってトランジスタＴＲ１２を駆動する。すなわち、トランジスタＴＲ１１は、スイッチングを行う電源切替部としての役割と同時に、ベース電流に比例するコレクタ電流を流す定電流的不感帯部を生成する役割がある。したがって、グランド配線Ｇ１とグランド配線Ｇ２の間の電位変動にかかわらず、抵抗Ｒ１１および抵抗Ｒ１２には一定の電流が流れ、トランジスタＴＲ１２をオンすることができる。
【００５６】
ここで、グランド配線Ｇ１に対するグランド配線Ｇ２の電位が、ノイズ吸収部１２０Ｂの電源電圧ＶDCからトランジスタＴＲ１１の論理振幅ΔＶlogicを引いたものより高くなると、トランジスタＴＲ１１に電流が流れなくなるため、式（８）と同様にして、以下の式（１０）、
Ｖnoise  ＜  ＶDC  −  ΔＶlogic  …（１０）
となる必要がある。
【００５７】
以上説明したように、制御回路とパワー回路の間のインターフェース回路に、定電流的不感帯回路を用いることにより、寄生インダクタンスによるノイズ電圧によってグランド配線Ｇ１，Ｇ２間の電圧が変動しても、このノイズ電圧の影響を受けることなく、制御信号をパワー回路に伝達することができる。また、フォトカプラのような光素子を用いることなく、制御信号をパワー回路に伝達することができる。したがって、フォトカプラを用いることなく、しかも、制御信頼性を向上することができる。
【００５８】
次に、図８を用いて、本発明の第３の実施形態によるインターフェース回路の構成について説明する。
図８は、本発明の第３の実施形態によるインターフェース回路の構成を示す回路図である。
【００５９】
本実施形態によるインターフェース回路の基本構成は、図１に示したものと同様である。また、インターフェース回路の具体的構成は、図５に示したものと同様である。すなわち、図８に示すように、インターフェース回路１００Ｃは、電源切替部１１０Ｃと、ノイズ吸収部１２０Ｃと、信号補正部１３０Ｃとを備えている。ノイズ吸収部１２０Ｃは、寄生インダクタンスＬに発生するノイズ電圧Ｖnoiseによって、グランド線Ｇ１の電位ＶG1とグランド線Ｇ２の電位ＶG2とは等しい場合や、電位差を有する場合があっても、このノイズ電圧Ｖnoiseの影響を吸収して、制御回路２００からのオン・オフ制御信号が正確に、パワー回路３００の入力部にオン・オフ信号として伝達されるようにする。本実施形態では、不感帯発生部１２２として、図７と同様に、定電流的不感帯発生部を用いている。
【００６０】
電源切替部１１０Ｃは、トランジスタＴＲ２１を備えている。トランジスタＴＲ２１が図５に示したスイッチ１１２Ｂに相当する。トランジスタＴＲ２１のコレクタは、ノイズ吸収部１２０Ｃを介して、グランド配線Ｇ１に接続されている。トランジスタＴＲ２１のベースには、図５に示した制御回路２００からオン・オフ制御信号Ｖinが入力する。トランジスタＴＲ２１のコレクタは、グランド配線G１とは完全に絶縁されていないグランド配線G２をグランドとするノイズ吸収部１２０Ｃに信号を伝達する。
【００６１】
ノイズ吸収部１２０Ｃは、抵抗Ｒ２１，Ｒ２２と、トランジスタＴＲ２２とを備えている。トランジスタＴＲ２と抵抗Ｒ２１とにより、図５の定電流的不感帯発生部１２２Ｂを構成する。抵抗Ｒ２２は、図５の電流電圧変換回路１２８を構成する。
【００６２】
信号補正部１３０Ｃは、コンパレータＣＰ１を備えている。トランジスタＴＲ２２がオンすると、信号補正部１３０ＣのコンパレータＣＰ１に電圧がかかり、信号補正部１３０の出力電圧Ｖoutは、電源電圧ＶDC（例えば、１２Ｖ）となり、トランジスタＴＲ２２がオフすると、信号補正部１３０の出力電圧は、０Ｖとなる。
【００６３】
次に、本実施形態によるインターフェース回路１００Ｃの動作について説明する。
トランジスタＴＲ２１がオフのとき、トランジスタＴＲ２２もオフとなり、抵抗Ｒ２２に電流が流れないため、出力電圧ＶoutはLowレベルとなる。このとき、トランジスタＴＲ２２は基本的にオープン状態であるため、ノイズによりグランド配線Ｇ１とグランド配線Ｇ２の間に電位差が生じたとしても、信号の授受に影響はないものである。
【００６４】
ここで、グランドの電位差が大きくなると、トランジスタＴＲ２２のエミッタコレクタ間にトランジスタＴＲ２２の耐圧ＢVceo以上の過電圧がかかったり、ベースエミッタ間に逆バイアスがかかることがあるので、上述の式（４）と同じく、
−ＶDC ＜ Ｖnoise  ＜  ＢＶceo  −  ＶDC  …（４）
となる必要がある。
【００６５】
また、トランジスタＴＲ２１がオンして、抵抗Ｒ２１およびトランジスタＴＲ２２のベースエミッタ間に電流が流れると、トランジスタＴＲ２２がオンし、抵抗Ｒ２２に電流が流れ、コンパレータＣＰ１の出力電圧ＶoutはHighレベルとなる。このとき、トランジスタＴＲ２２は、抵抗Ｒ２２には一定電流を流す定電流的不感帯部を生成する。したがって、グランド配線Ｇ１とグランド配線Ｇ２の間の電位変動にかかわらず、抵抗Ｒ２１および抵抗Ｒ２２には一定の電流が流れ、コンパレータＣＰ１の出力をHighレベルに維持することができる。
【００６６】
ここで、グランド配線Ｇ１に対するグランド配線Ｇ２の電位が、ノイズ吸収部１２０Ｃの電源電圧ＶDCからトランジスタＴＲ２２の論理振幅ΔＶlogicを引いたものより高くなると、トランジスタＴＲ２２に電流が流れなくなるため、式（１０）と同様に、
Ｖnoise  ＜  ＶDC  −  ΔＶlogic  …（１０）
となる必要がある。
【００６７】
以上説明したように、制御回路とパワー回路の間のインターフェース回路に、定電流的不感帯回路を用いることにより、寄生インダクタンスによるノイズ電圧によってグランド配線Ｇ１，Ｇ２間の電圧が変動しても、このノイズ電圧の影響を受けることなく、制御信号をパワー回路に伝達することができる。また、フォトカプラのような光素子を用いることなく、制御信号をパワー回路に伝達することができる。したがって、フォトカプラを用いることなく、しかも、制御信頼性を向上することができる。
【００６８】
次に、図９を用いて、本発明の第１の実施形態によるインターフェース回路を用いた電力変換装置の構成について説明する。
図９は、本発明の第１の実施形態によるインターフェース回路を用いた電力変換装置の構成を示すブロック図である。なお、図２，図４と同一符号は、同一部分を示している。
【００６９】
本実施形態による電力変換回路は、制御回路２００と、プリドライバ回路１００と、パワーモジュール３００とから構成されている。プリドライバ回路１００の中には、図２及び図４にて説明したインタフェース回路１００Ａ及び、ロジック回路１５０と、ソフトスイッチングゲート駆動回路１６０とを備えている。
【００７０】
制御回路２００は、マイクロコンピュータ等を備えている。パワーモジュール３００は、パワー素子ＭＦ１を備えている。パワー素子ＭＦ１は、例えば、ＭＯＳＦＥＴである。制御回路２００は、パワー素子ＭＦ１をオンオフ制御するための制御信号を出力する。この制御信号は、プリドライバ回路１００の中のインターフェース回路１００Ａによって、パワー素子ＭＦ１の寄生インダクタンスＬによって発生するノイズ電圧の影響を受けることなく、パワー素子ＭＦ１であるＭＯＳＦＥＴのゲートに供給され、パワー素子ＭＦ１をオンオフ動作させる。これによって、パワー素子ＭＦ１を流れる電流がオン・オフするため、直流電圧を交流電圧に変換する電圧変換装置を構成できる。
【００７１】
インターフェース回路１００Ａは、トランジスタＴＲ１，ＴＲ２と、抵抗Ｒ１，Ｒ２，Ｒ５と、不感帯発生部１２２と、フィルタＣ１とを備えている。トランジスタＴＲ１は、図２に示した電源切替部１１０の中のスイッチ１１２を構成する。定電圧的不感帯発生部１２２は、図２に示したように、ダイオードＤ１とツェナーダイオードＺＤ１から構成されている。抵抗Ｒ１は、図２のＬｏｗ信号発生部１２４を構成する。抵抗Ｒ２は、図２のＨｉｇｈ信号発生部１２６を構成する。フィルター回路は、図２に示したコンデンサＣ１から構成される。抵抗Ｒ５とトランジスタＴＲ２とは、図２に示した信号補正部１３０を構成する。
【００７２】
インターフェース回路１００Ａの動作は、図４にて説明した通りである。インターフェース回路を用いることにより、寄生インダクタンスによるノイズ電圧の影響を受けることなく、制御信号をパワーモジュール３００に伝達することができる。
【００７３】
ロジック回路１５０は、インターフェース回路１００Ａからパワーモジュール３００に伝達される信号の中に誤信号等が含まれている場合に、その誤信号をカットして、パワーモジュール３００が誤動作するのを防止する回路である。ソフトスイッチングゲート駆動回路１６０は、パワー素子ＭＦ１であるＭＯＳＦＥＴのゲートに入力する電圧の変化を緩やかにして、パワー素子ＭＦ１を緩やかにオンさせ、パワー素子ＭＦ１を流れる電流Ｉを緩やかにするための回路である。式（１）にて説明したように、ノイズ電圧Ｖnoiseは、寄生インダクタンスＬと、パワー素子ＭＦ１を流れる電流Ｉの時間変化分（dＩ／dｔ）で決まる。したがって、寄生インダクタンスＬが既知の場合、パワー素子ＭＦ１を流れる電流Ｉの時間変化分（dＩ／dｔ）を、ソフトスイッチングゲート駆動回路１６０によって、パワー素子ＭＦ１であるＭＯＳＦＥＴのゲートに入力する電圧の変化を制御することにより、ノイズ電圧Ｖnoiseを所定の値にすることができる。
【００７４】
インターフェース回路１００Ａが出力するパワー素子ＭＦ１の駆動信号信号は、ロジック回路１５０とソフトスイッチングゲート駆動回路１６０を介し、パワー素子ＭＦ１であるＭＯＳＦＥＴを駆動する。ここで、プリドライバ回路１００の電源端子にかかる電圧をＶDCとすると、通常ＶDCは、インターフェース回路１００Ａ，ロジック回路１５０およびゲート駆動回路１６０の電源を兼ねているため、パワー素子ＭＦ１であるＭＯＳＦＥＴのゲート駆動電圧に依存する。一般的には、１０〜２０V前後である。また、ノイズ電圧Ｖnoiseは、上述した式（１０）により、
Ｖnoise  ＜  ＶDC  −  ΔＶlogic  …（１０）
となる。
【００７５】
また、フィルタＣ１およびトランジスタＴＲ２からなる信号補正部の論理振幅を示すΔＶlogicは、トランジスタＴＲ２のベース駆動電圧に相当する０．６V前後となる。ノイズ電圧の影響を受けない，すなわち、ノイズ耐量を持つインターフェース回路を有する電力変換装置としては、上述の式（１０）を必要があるので、例えば、ＶDCを１２Vとすると、
Ｖnoise  ＜  １２  −  ０．６  ＝  １１．４  [V]  …（１１）
を満たす必要がある。Ｖnoiseを決定する要素として、パワーモジュール１０９の回路に存在する寄生インダクタンスＬと、寄生インダクタンスＬを流れる電流の時間変化率dＩ／dｔの二つがある。寄生インダクタンスの値Lは、モジュール内部の配線や構造によって決まるものである。電流の時間変化率dＩ／dｔは、ゲート駆動回路１６０の定数によって決まる。ＭＯＳＦＥＴのスイッチングスピードをゆっくりにすると、電流の時間変化率dＩ／dｔが減少するため、Ｖnoiseの値を低く押さえることができる。しかし、ＭＯＳＦＥＴをゆっくりとスイッチングを行うことは、ＭＯＳＦＥＴの非飽和領域を長時間使うことになるため、スイッチングロスが増えることになる。したがって、インダクタンスＬを可能な限り小さく抑え、適切な電流の時間変化率dＩ／dｔを選択することが、低損失と低ノイズを両立するために必要となる。たとえば、インダクタンスが１００ｎＨ以下となるモジュールを使用すると、ゲート抵抗を調整することで、電流の時間変化率を１００Ａ/μｓ以下となるよう設計することで、
Ｖnoise   ＜  １００[ｎH]ｘ１００[Ａ/μs]  ＝１０[V]  …（１２）となり、不感帯電圧Ｖcを、
１０[V]  ＜  Vc  ＜  １１．４[V]  …（１３）
となるように選ぶと、上述の式（８）、
Ｖnoise  ＜  Ｖc  ＜  ＶDC  −  ΔＶlogic  …（８）
を満たす電力変換装置とすることができる。
【００７６】
なお、図９に示した構成において、電源切替部を構成するトランジスタＴＲ１は、制御回路２００の中に内蔵する構成とすることもできる。
【００７７】
以上説明したように、寄生インダクタンスによるノイズ電圧の影響を受けることなく、制御信号をパワー回路に伝達できるインターフェース回路を用いることにより、フォトカプラのような光素子を用いることなく、制御信号をパワー回路に伝達することができる。したがって、電力変換回路として、フォトカプラを用いることなく、しかも、制御信頼性を向上することができる。
次に、図１０及び図１１を用いて、本発明の第１の実施形態によるインターフェース回路を用いた電動車両の構成について説明する。
図１０は、本発明の第１の実施形態によるインターフェース回路を用いた電動車両の構成を示すブロック図である。図１１は、図１０に示した電動車両に用いられる電力変換回路の構成を示すブロック図である。なお、図２，図４，図９と同一符号は、同一部分を示している。
【００７８】
図１０に示すように、本実施形態による電動車両は、駆動力源として、エンジン（Ｅ）４１０と、電動発電機（Ｍ／Ｇ）４２０とを備えている。エンジン（Ｅ）４１０及び電動発電機（Ｍ／Ｇ）４２０にて発生した駆動力は、変速機（Ｔ／Ｍ）４３０およびデファレンシャルギア（ＤＥＦ）４４０を介して、車輪ＷＨ１，ＷＨ２に伝達され、車両を走行させる。ここで、電動発電機（Ｍ／Ｇ）４２０は、エンジン（Ｅ）４１０をアシストして用いられる。なお、エンジンと、電動機とで、それぞれ独立して車輪を駆動するパラレル駆動式のものに本実施形態を適用することもできる。さらに、電動機のみによって車輪を駆動する電動車両にも本実施形態を適用することができる。
【００７９】
電動発電機（Ｍ／Ｇ）４２０に供給される交流電力は、３６Ｖバッテリー５１０に蓄積された直流電力を、インバータＩＮＶによって電力変換することで得られる。インバータＩＮＶは、モータコントロールユニット（ＭＣＵ）２００と、インターフェース回路１００Ａを内蔵するプリドライバ回路１００と、パワードライバ３００とから構成されている。また、電動発電機（Ｍ／Ｇ）４２０が発電機として動作するとき、発電機によって発電された交流電力は、インバータＩＮＶによって直流電力に変換され、３６Ｖバッテリー５１０に蓄積される。また、ＤＣ／ＤＣコンバータ５３０によって１４Ｖの直流電圧に変換され、１２Ｖバッテリー５２０に蓄積される。
【００８０】
モータコントロールユニット２００と、エンジン（Ｅ）４１０を制御するエンジンコントロールユニット６１０と、電動発電機（Ｍ／Ｇ）４２０を制御する変速機コントロールユニット６２０と、バッテリを制御するバッテリーコントロールユニット６３０は、コントロールエリアネットワークＣＡＮを介して、全体コントローラ（ＣＵ）によって統合制御される。
【００８１】
図１１に示すように、本実施形態による電力変換回路は、制御回路（モータコントロールユニット）２００と、プリドライバ回路１００と、パワーモジュール３００とから構成されている。プリドライバ回路１００は、インターフェース回路１００Ａと、ロジック回路１５０と、下アームソフトスイッチングゲート駆動回路１６０Ｌと、上アームソフトスイッチングゲート駆動回路１６０Ｕと、レベルシフト回路１７０とを備えている。パワーモジュール３００は、下アームに設けられたパワー素子ＭＦ１ＬであるＭＯＳＦＥＴと、上アームに設けられたパワー素子ＭＦ１ＵであるＭＯＳＦＥＴとを備えている。制御回路２００は、下アームに設けられたパワー素子ＭＦ１Ｌをオン・オフ制御する制御信号ＣＬと、上アームに設けられたパワー素子ＭＦ１Ｕをオン・オフ制御する制御信号ＣＵをそれぞれ出力する。インターフェース回路１００Ａの内部構成は、図９に示したものと同様である。但し、下アームに設けられたパワー素子ＭＦ１Ｌをオン・オフ制御する制御信号ＣＬに対応するインターフェース回路と、上アームに設けられたパワー素子ＭＦ１Ｕをオン・オフ制御する制御信号ＣＵに対応するインターフェース回路をそれぞれ備えている。ロジック回路１５０は、例えば、下アームに設けられたパワー素子ＭＦ１Ｌと、上アームに設けられたパワー素子ＭＦ１Ｕを同時にオンさせるような誤信号が発生した場合には、それを検知して、その誤信号をカットし、パワーモジュール３００が誤動作するのを防止する。
【００８２】
下アームソフトスイッチングゲート駆動回路１６０Ｌは、図９に示したソフトスイッチングゲート駆動回路１６０と同様の構成を有している。下アームソフトスイッチングゲート駆動回路１６０Ｌは、インターフェース回路１００Ａによって寄生インダクタンスＬの影響を受けることなく伝達された制御信号によって、パワー素子ＭＦ１ＬであるＭＯＳＦＥＴをオン・オフ制御する。
【００８３】
ここで、下アームのパワー素子ＭＦ１ＬであるＭＯＳＦＥＴをオン・オフ制御するゲート電圧を、Ｈｉ（１２Ｖ）／Ｌｏ（０Ｖ）とし、パワーモジュール３００のＰ端子とＮ端子の間に、バッテリー５１０から供給される電圧を４２Ｖとすると、上アームのパワー素子ＭＦ１ＵであるＭＯＳＦＥＴをオン・オフ制御するゲート電圧は、Ｈｉ（５４Ｖ）／Ｌｏ（４２Ｖ）とする必要がある。すなわち、４２Ｖ分だけレベルシフトする必要がある。そのために、レベルシフト回路１７０が用いられている。
【００８４】
ンターフェース回路１００Ａによって寄生インダクタンスＬの影響を受けることなく伝達された制御信号ＣＵは、レベルシフト回路１７０によって、例えば、４２Ｖだけレベルシフトされ、上アームソフトスイッチングゲート駆動回路１６０Ｕに供給される。上アームソフトスイッチングゲート駆動回路１６０Ｕは、図９に示したソフトスイッチングゲート駆動回路１６０と同様の構成を有している。上アームソフトスイッチングゲート駆動回路１６０Ｕは、インターフェース回路１００Ａによって寄生インダクタンスＬの影響を受けることなく伝達された制御信号によって、パワー素子ＭＦ１ＵであるＭＯＳＦＥＴをオン・オフ制御する。
【００８５】
制御回路（モータコントロールユニット）２００は、バッテリー３６Ｖの直流電力を単に交流電力に変換して、電動発電機４２０に供給するだけでなく、パワー素子ＭＦ１Ｕ，ＭＦ１Ｌのオン時間を制御することにより、電動発電機４２０に供給するモータ電流を変化させることにより、電動発電機４２０が発生するモータトルクを制御する。
【００８６】
以上説明したように、寄生インダクタンスによるノイズ電圧の影響を受けることなく、制御信号をパワー回路に伝達できるインターフェース回路を用いることにより、フォトカプラのような光素子を用いることなく、制御信号をパワー回路に伝達することができる。したがって、電動車両として、フォトカプラを用いることなく、しかも、制御信頼性を向上することができる。
【００８７】
【発明の効果】
本発明によれば、インターフェース回路，それを用いた電力変換装置およびそれを用いた電動車両において、フォトカプラを用いることなく、しかも、制御信頼性を向上することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態によるインターフェース回路の基本構成を示すブロック図である。
【図２】本発明の第１の実施形態によるインターフェース回路の具体的構成を示すブロック図である。
【図３】本発明の第１の実施形態によるインターフェース回路に用いる定電圧的不感帯発生部の特性図である。
【図４】本発明の第１の実施形態による電力変換装置に用いるインターフェース回路の構成を示す回路図である。
【図５】本発明の第２の実施形態によるインターフェース回路の具体的構成を示すブロック図である。
【図６】本発明の第２の実施形態によるインターフェース回路に用いる定電圧的不感帯発生部の特性図である。
【図７】本発明の第２の実施形態によるインターフェース回路の構成を示す回路図である。
【図８】本発明の第３の実施形態によるインターフェース回路の構成を示す回路図である。
【図９】本発明の第１の実施形態によるインターフェース回路を用いた電力変換装置の構成を示すブロック図である。
【図１０】本発明の第１の実施形態によるインターフェース回路を用いた電動車両の構成を示すブロック図である。
【図１１】図１０に示した電動車両に用いられる電力変換回路の構成を示すブロック図である。
【符号の説明】
１００…プリドライバ回路
１００Ａ，１００Ｂ，１００Ｃ…インターフェース回路
１１０…電源切替部
１１２…スイッチ
１２０…ノイズ吸収部
１２２…不感帯発生部
１２４…Ｌｏｗ信号発生部
１２６…Ｈｉｇｈ信号発生部
１２８…電流電圧変換回路
１３０…信号補正部
１５０…ロジック回路
１６０，１６０Ｕ，１６０Ｌ…ソフトスイッチングゲート駆動回路
２００…制御回路
３００…パワー回路（パワーモジュール〜
G１，G２…グランド配線
Ｌ…寄生インダクタンス
ＭＦ１，ＭＦ１Ｕ，ＭＦ１Ｌ…パワー素子（ＭＯＳＦＥＴ）
【図１】
0003780251.tif 000002
【図２】
0003780251.tif 000003
【図３】
0003780251.tif 000004
【図４】
0003780251.tif 000005
【図５】
0003780251.tif 000006
【図６】
0003780251.tif 000007
【図７】
0003780251.tif 000008
【図８】
0003780251.tif 000009
【図９】
0003780251.tif 000010
【図１０】
0003780251.tif 000011
【図１１】
0003780251.tif 000012