(57)【特許請求の範囲】
【請求項１】
デジタル映像信号を格納したビデオメモリと該ビデオメモリからの読み出しを制御する基準クロックを出力するクロック発生回路とを有するビデオ信号発生装置において、
前記ビデオメモリから読み出したデジタル映像信号を、ＲＧＢそれぞれに分離されたアナログ映像信号に変換して出力するＤＡコンバータと、所定の波形データを格納したサブ同期メモリとを有し、
前記波形データに基いて、ＲＧＢそれぞれのアナログ映像信号の水平ブランキング期間内の同一のタイミングに、該基本クロック信号に同期した補助同期信号を付加する手段を具備したことを特徴とするビデオ信号発生装置。
【請求項２】
請求項１記載のアナログ映像信号に基づいて画像を表示するディスプレイであって、前記補助同期信号の位相を検出して位相制御信号を出力する同期検出手段と、該位相制御信号に基づいて前記映像信号をＡＤ変換するクロック信号の位相を制御する位相調整手段を具備することを特徴とするディスプレイ。
【請求項３】
請求項１記載のビデオ信号発生装置と、請求項２記載のディスプレイとからなる画像表示システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアナログビデオ信号入力端子を持つ、コンピュータ用ディスプレイあるいは画像処理装置又はテレビジョン装置等に関し、特に具体的には外部のコンピュータ等の、アナロググラフィックビデオ信号生成と、該アナロググラフィックビデオ信号をディスプレイに表示する場合において、安定な同期状態の画像表示を提供するものである。
【０００２】
【従来の技術】
従来のワークステーションやパーソナルコンピュータなどのグラフィックディスプレイは、例えばＢＮＣコネクターを５個備え、赤信号、緑信号、青信号、垂直同期信号、水平同期信号として、コンピュータのグラフィック発生回路より出力して、対象ディスプレイに供給しフルカラー又は低ビット（例えば２５６色など）の画像表示等を行っている。
【０００３】
また、前記ＢＮＣコネクターに対して、より取り扱いの容易なＤｓｕｂ１５ｐｉｎコネクターなどの複合コネクターが、特に低価格なパーソナルコンピュータなどで広く普及している。以上は主に、アナログの赤信号、緑信号、青信号、及び同期信号のいわゆるコンポーネントアナログビデオ信号であり、従来は対象となるディスプレイが、カラーＣＲＴ方式が多く、信号処理がアナログ信号ベースにて行なわれることがほとんどの為、その同期精度及び方式に関しては、大きな問題は無かった。
【０００４】
しかし、近年の液晶ディスプレイやプラズマディスプレイなどがコンピュータのグラフィックスディスプレイとして使用される状況が増加している。
【０００５】
前記アナログコンポーネント信号を、前記液晶ディスプレイやプラズマディスプレイ等のいわゆるマトリクス方式のディスプレイ等で画像表示する場合、ディスプレイの各画素への表示画像の取り込み（言い換えれば画像信号のサンプリングタイミング）の精度が重要となる。又、様々なコンピュータグラフィックスの表示同期周波数規格に対応させるために、デジタル方式のスキャンコンバータでの処理の必要があり、入力された前記アナログコンポーネントビデオ信号を、一旦ＡＤ変換する必要があり、この場合にも正確なサンプリング精度が重要となる。
【０００６】
前記マトリクス表示方式のディスプレイ及びＡＤコンバータ対応のディスプレイにおけるサンプリングのクロック信号の位相精度は、水平期間ごとに出力されている水平同期信号のみからの情報であり、精度不足となりやすい。
【０００７】
このような同期信号の精度不足に対して、例えば特開２０００−１５５５４９号公報の映像信号表示システムに開示されたように、前記アナログコンポーネントビデオ信号と共に伝送される同期信号の同期信号周波数に同期したクロック信号又は該整数分の１のクロック信号を、前記グラフィック信号発生手段の同期信号出力部において付加して伝送し、該アナログコンポーネントビデオ信号の画像を表示するディスプレイの同期信号処理回路において、前記グラフィック信号発生手段の同期信号出力部において付加して伝送された、同期信号にクロック信号又は該整数分の１のクロック信号を分離抽出して、基本クロック信号を得る方式が提案されている。
【０００８】
図３にその基本構成図を示す。
【０００９】
図３において、２４は液晶モニタ装置を、１はコンピュータ装置に搭載されるグラフィックカードを表している。
グラフィックカード１は、ビデオメモリ３とグラフィックコントローラ２を有する。
【００１０】
グラフィックコントローラ２は、ビデオメモリ３の表示データの読み書きを制御するメモリ制御回路５と、所定のシステムクロック１０からグラフィックコントローラ２の動作の基準となるクロック１１を発生する基準クロック発生器４と、クロック１１から垂直同期信号２１と水平同期信号２２を生成する同期信号発生器９と、ビデオメモリ３から読み出した表示データを、クロック１１を位相調整したクロック１５に同期してアナログ映像信号に変換するＤＡコンバータ６、７、８と水平同期信号２２にクロック１１を分周した水平分割信号を重畳した第２水平同期信号３７を生成する水平分割信号合成回路３６を備えている。そして、このような構成において、グラフィックコントローラ２は、垂直同期信号２１と水平同期信号２２に同期して、クロック１１毎にビデオメモリ３に格納された表示データを順次読み出して、ＤＡコンバータ６、７、８に変換させ、アナログ映像信号１８、１９、２０として、垂直同期信号２１、第２水平同期信号３７と共に液晶モニタ装置２４に出力する。
【００１１】
一方、液晶モニタ装置２４は、アナログ映像信号１８、１９、２０をデジタル映像信号３２、３３、３４に変換するＡＤコンバータ２８、２９、３０と、ＰＬＬ２７と、液晶表示コントローラ２５と、液晶表示装置２６と、同期信号分離回路３８とを備えている。
【００１２】
このような構成において、同期信号分離回路３８は、グラフィックカード１から入力する第２水平同期信号３７を水平同期信号４０と水平分割信号３９に分離し、ＰＬＬ２７は水平分割信号３９に位相同期した変換クロック３１を生成する。グラフィックカード１から入力するアナログ映像信号１８、１９、２０は、ＰＬＬ２７が生成する変換クロック３１に同期してサンプリングされデジタル映像信号３２、３３、３４に変換される。液晶表示コントローラ２５は、デジタル映像信号３２、３３、３４を、同期信号分離回路３９が分離した水平同期信号４０、グラフィックカード１から入力する垂直同期信号２１に同期して、液晶表示装置２６に表示する。
【００１３】
ここで３７の第２水平同期信号は、図４に示すような水平同期信号２２の非同期期間に前記クロック１１を分周した水平分割信号を重畳した波形を持つ。前記クロック１１を分周した水平分割信号の重畳レベルは、水平同期信号のレベルに対して異なるレベルを与えて、３８の同期信号分離回路において、３９の水平分割信号と４０の水平同期信号を、直流電位のスレッショルドによる分離を可能にしている。
【００１４】
以上の動作により、本従来例において、伝送した信号によって、表示装置におけるＡＤ変換誤差を軽減し、表示のちらつきを防止することができるものである。
【００１５】
【発明が解決しようとする課題】
しかし従来の様に、液晶ディスプレイやプラズマディスプレイなどのマトリクス画素配列ディスプレイ等により画像表示する場合、特開２０００−１５５５４９号公報の映像信号表示システムに開示されたような方法でクロックを得ても、赤信号、緑信号、青信号、垂直同期信号、水平同期信号のそれぞれ別々の処理回路及び伝送線を用いて伝送を行なう範囲においては、特に高解像度のグラフィック画像を伝送した場合、クロックレートは非常に高くなり、わずかな前記処理回路及び伝送線の遅延特性の違いにより、表示画像に表示色による表示位置のずれや、同期信号及びクロック信号と画像信号のタイミングの違いにより、例えば、文字情報などの輝度のピークをサンプリング出来ずに、シャープな画像表示が出来ない状況が発生する。このような場合、ディスプレイ自身の調整機構として、ディスプレイ内部の画像サンプリング位相を、マニュアル調整する必要が発生する。
【００１６】
また近年では、前記コンピュータのグラフィックディスプレイ信号のディスプレイへの信号伝送において、デジタル信号として伝送する方法が実用化されており、上記のような従来の問題は軽減されつつある。しかし前記アナログビデオインターフェースは、多くのパーソナルコンピュータ及び該コンピュータ用ディスプレイへの搭載実績があり現在も多く生産されている。したがって、その接続の互換性として、他に譲れないものがある。
【００１７】
【課題を解決するための手段】
前記のような問題に鑑み、本発明では、前記コンピュータからのアナログコンポーネントビデオ信号を、マトリクス画素配列ディスプレイに伝送する場合、従来のアナログコンポーネントビデオ信号発生手段において、各アナログコンポーネントビデオ信号の任意の期間に、サブ同期信号を付加する手段を備え、また対象マトリクス画素配列ディスプレイのアナログコンポーネントビデオ信号入力部において、前記各アナログコンポーネントビデオ信号の、前期付加されたサブ同期信号を抽出する手段と、該サブ同期信号から、該ディスプレイのアナログコンポーネントビデオ信号をデジタイズするための、ＡＤコンバータの、サンプリング用クロック発生手段からのクロック位相を制御する位相制御手段とにより、前記アナログコンポーネントビデオ信号の前記ＡＤコンバータでのデジタイズにおいて、最適な位相にてサンプリングを行い、マトリクス画素配列ディスプレイの各画素において、ちらつきの無い良好なる画像の表示を提供するものである。
【００１８】
【発明の実施の形態】
（実施形態１）
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００１９】
図１に本実施形態に係る映像表示システムの構成を示す。
【００２０】
図１において、１０１はコンピュータ装置に搭載されるグラフィックカード、１０２は液晶モニタ装置、１０３は１０１のグラフィックカードから１０２の液晶モニタ装置を接続して、映像信号及び同期信号を伝送する接続ケーブルユニットを表している。
【００２１】
ここで１０１のグラフィックカードは、１０４のビデオメモリと１０５のサブ同期メモリと、ビデオメモリ１０４とサブ同期メモリ１０５の表示データの読み書きを制御する制御回路１０６と、グラフィックカード１０１の動作タイミングの基準となる所定のシステムクロックを得る基準クロック発生器１１０と、同期信号発生器１１１と、ビデオメモリ１０４及びサブ同期メモリ１０５から読み出した表示データを、クロック１１２を位相調整したクロック１１４に同期してアナログ映像信号に変換するＤＡコンバータ１０７、１０８、１０９を備える。
【００２２】
また、図中１１２は基準クロック信号、１１３同期信号１１４はＤＡＣ用クロック信号、１１８は水平同期信号、１１９は垂直同期信号、である。
【００２３】
一方、液晶モニタ装置１０２は、アナログ映像信号１１５、１１６、１１７をデジタル映像信号１３０、１３１、１３２に変換するＡＤＣ１２０、１２１、１２２と、同期信号処理回路１２７、ＰＬＬ回路１２８と、同期パルス発生回路１２９と、液晶表示コントローラ１２５と、液晶表示装置１２６と、サブ同期位相検出回路１２４、クロック位相制御回路１２３、を備えている。
【００２４】
このような構成において、グラフィックコントローラ１０１は、１１２のクロック毎にビデオメモリ１０４とサブ同期メモリ１０５に格納された表示データを順次読み出して、ＤＡＣ１０７、１０８、１０９に変換させ、アナログ映像信号１１５、１１６、１１７として、垂直同期信号１１８、水平同期信号１１９と共に液晶モニタ装置１０２に出力する。
【００２５】
図２はグラフィックコントローラ１０１が出力する映像信号及び同期信号の水平期間の波形の例である。図２において、（イ）は水平同期信号波形、（ロ）は従来の映像信号の波形の例、（ハ）は本実施形態におけるサブ同期信号を持つ映像信号の波形の例、（ニ）は（ハ）のサブ同期信号を持つ映像信号の波形のサブ同期期間の拡大波形である。
【００２６】
ここで前記の図１ａにおける、ビデオメモリ１０４においてはビデオ信号を発生させ、サブ同期メモリ１０５においては、あらかじめ決められた波形のサブ同期信号を発生させるもので、上記図２の（ニ）及び（ハ）に示すように、ビデオ表示期間においては、ビデオメモリ１０４からのビデオデータを読み出し、ビデオ非表示期間の任意の期間にサブ同期メモリ１０５からのあらかじめ記憶されている波形データを読み出す。以上の動作は１０６のメモリ制御回路により制御されるものである。
【００２７】
基準クロック発生器からのクロック信号１１２は、さらに、１１１の同期信号発生器に供給され、１１１の同期信号発生器にて、クロック信号１１２に同期した垂直同期信号１１９と水平同期信号１１８を出力する。
【００２８】
次に、１０２の液晶モニタ装置では、同期信号処理回路１２７にて、グラフィックカード１０１から入力する水平同期信号１１８と、
垂直同期信号１１９により、液晶モニタ装置１０２の内部同期の基準信号を得る。
【００２９】
１２７の同期処理回路からの、水平同期基準信号１３９を基準としたクロック信号１４０をＰＬＬ回路１２８において生成する。
【００３０】
クロック信号１４０はクロック位相制御回路１２３に供給される。
【００３１】
一方１０１のグラフィックカードより出力されたビデオ信号１１５、１１６、１１７は、１０３の接続ケーブルユニットを経て、１０２の液晶モニタ装置の、ＡＤＣ１２０、１２１、１２２にそれぞれ供給される。
【００３２】
ＡＤＣ１２０、１２１、１２２では、１２３のクロック位相制御回路からのクロック信号１３３、１３４、１３５にて、それぞれ、ＡＤ変換を行う。
【００３３】
前記ＡＤ変換された、ＡＤＣ１２０、１２１、１２２から出力されるデジタルデータ１３０、１３１、１３２は、１２５の表示コントローラに供給される。１２５の表示コントローラにおいて、ガンマ調整等の階調制御や、カラーバランス調整、コントラスト調整等の、画質制御などの信号処理を経て、画像信号１４５として１２６の液晶表示装置に供給され画像が表示される。
【００３４】
又、前記ＡＤＣ１２０、１２１、１２２の出力デジタルデータ１３０、１３１、１３２は、同時に１２４のサブ同期検出回路にそれぞれ供給される。
【００３５】
サブ同期検出回路１２４の位相検出はサブ同期期間の前後３クロック分のデジタルデータを検出して、第一の位相と第三の位相におけるデジタルデータの値が同じになることを検出する。
【００３６】
第一のデジタルデータが第三のデジタルデータよりも大きい場合は例えば正の補正（エラー）電圧を、逆に、第一のデジタルデータが第三のデジタルデータよりも小さい場合は負の補正（エラー）電圧をそれぞれ１３６、１３７、１３８として１２３のクロック位相制御回路に出力する。
【００３７】
以下にその具体的動作を説明する。
【００３８】
１２４のサブ同期検出回路において、デジタルデータ１３０、１３１、１３２の１水平期間のサブ同期期間を抽出して、その位相検出を行う。図１ｂはそのサブ同期検出回路の基本構成図である。図１ｂにおいて２０１ａ〜２０４ａ、２０１ｂ〜２０４ｂ、２０１ｃ〜２０４ｃ、はデジタルのラッチ回路、２０５ａ、２０５ｂ、２０５ｃはデジタルの引き算回路、２０６ａ、２０６ｂ、２０６ｃはＤＡＣである。
【００３９】
次に図１ｂのブロック図において１３０のデジタルビデオデータが、２０１ａと２０４ａのラッチ回路に入力され２０４ａのラッチ回路の出力デジタルビデオデータは１クロック分遅延され、２０５ａの引き算回路の第２入力に供給される。
【００４０】
又前記２０１ａのラッチ回路出力は、後段の２０２ａと２０３ａのラッチ回路を通過して、２０１ａのラッチ回路入力に対して、３クロック分遅延されたデジタルビデオデータが２０３ａのラッチ回路より、２０５ａの引き算回路の第１の入力に供給される。２０５ａの引き算回路は、前記二つのデジタルビデオデータを比較してその差分を検出し、２０６ａのＤＡＣにおいてアナログ信号に変換され１３６の位相制御信号として、前記図１ａに示すようにクロック位相制御回路に出力される。
【００４１】
尚、この動作においては、サブ同期期間と、映像信号表示期間の区別無く、作用するが、図示せずとも、しかるべき水平同期信号に位相同期したゲート信号により、サブ同期期間のみ前記２０５ａの引き算動作を行い、サブ同期期間の位相検出信号を２０６ａのＤＡＣにより出力するものである。また、動作の安定性を考慮して、前記２０６ａのＤＡＣ回路出力にローパスフィルター等の安定化回路を併せ持つことが望ましい。
【００４２】
以上は記号ａで示した、映像信号１１５に対するサブ同期信号の検出動作の説明であるが、デジタルデータ１３１及び１３２に対しても、図１ａの記号ｂ、とｃ、で示されるブロック構成において同様に検出され、それぞれ検出信号１３７及び１３８を得る。
【００４３】
クロック位相制御回路１２３は、前記１４０のクロック信号を入力として前記１３３、１３４、１３５、のクロック信号をＡＤＣ回路１２０、１２１、１２２、に分配する。この分配する過程において、それぞれのクロック信号に対して、位相シフト回路により位相シフト制御を行う。図１ｃにそのクロック位相制御回路１２３の回路例を示す。図１ｃにおいて、３０１、３０２はＣＭＯＳ構成のインバータ回路である。この二つのインバータ回路の電源を３０３で示す。３０３は前記図１ｂにおける、サブ同期検出回路１２４の２０６ａのＤＡＣからの検出信号１３６を、図１ｃに示す３０４の電圧シフト回路より最適バイアスを得て、前記図１ｃのインバータ３０１、３０２の電源電圧として印加される。
【００４４】
この回路構成において、３０１のインバータの入力に、前記１２８のクロック信号を入力して、インバータ３０２の出力は、前記３０４の電圧シフト回路の入力電圧１３６を変化させることにより、インバータ３０１、３０２の電源電圧３０３が制御され結果的に、遅延時間が変化するものである。
【００４５】
以上の位相シフト回路を図１ｃの記号ｂとｃ、で示すように、さらに２回路備え、図１ｂに示す前記サブ同期検出回路からの検出信号１３７、１３８により、それぞれ電圧シフト回路３０４ｂ、３０４ｃにより最適動作点を得て、それぞれインバータの電源電圧３０３ｂ、３０３ｃとして、制御可変させ、クロック位相制御回路１２３の出力１３４、１３５の各出力クロック位相を制御する。
【００４６】
以上の動作により、１０１のグラフィックカードから出力されたアナログ映像信号１１５、１１６、１１７の水平ブランキング期間に、正方向に付加されたサブ同期信号とその前後の３クロック期間の第１の位相と第３の位相にてデジタイズした信号を比較して、該第１の位相のレベルと第３の位相のレベルが同一になるように、クロック位相制御回路１２３において、位相シフトを施し、該位相シフトされたクロック１３３、１３４、１３５によりＡＤＣ１２０、１２１、１２２における映像信号のデジタイズが、最適位相にて行なうことが可能となるものである。
【００４７】
【発明の効果】
以上のように、本発明によれば、従来のアナログコンポーネント映像信号インターフェース構成と互換性を保ちながら、映像信号出力装置から表示装置へのコンポーネント映像信号の伝送における、微妙な信号タイミングのずれを、サブ同期を付加して伝送することにより、最適位相にてデジタイズ可能となるもので、ちらつきや、色にじみの無い精細な画像を再現することができる。
【図面の簡単な説明】
【図１ａ】ａは本発明の具体的実施形態である回路ブロック構成図である。
【図１ｂ】ｂは図１ａに示した液晶ディスプレイの、回路ブロック図における、サブ同期検出回路の具体的回路ブロック構成例である。
【図１ｃ】ｃは図１ａに示した液晶ディスプレイの、回路ブロック図における、クロック位相制御回路の具体的回路ブロック構成例である。
【図２】図１ａの本発明の具体的実施形態の回路ブロック構成図における、グラフィックカードより液晶ディスプレイに供給される映像信号のサブ同期信号を含む波形図の例である。
【図３】従来例の回路ブロック構成図。
【図４】従来例の回路ブロック構成図における同期信号の波形の例である。
【符号の説明】
１０１  コンピュータ装置に搭載されるグラフィックカード
１０２  液晶モニタ装置
１０３  接続ケーブルユニット
１０４  ビデオメモリ
１０５  サブ同期メモリ
１０６  メモリ制御回路
１１０  基準クロック発生器
１１１  同期信号発生器
１０７  １０８、１０９：ＤＡＣ
１１２  基準クロック信号
１１３  同期信号
１１４  ＤＡＣ用クロック信号
１１８  水平同期信号
１１９  垂直同期信号
１１５、１１６、１１７  アナログ映像信号
１３０、１３１、１３２  デジタル映像信号
１２０、１２１、１２２  ＡＤコンバータ
１２７  同期信号処理回路
１２８  ＰＬＬ回路
１２９  同期パルス発生回路
１２５  液晶表示コントローラ
１２６  液晶表示装置
１２４  サブ同期位相検出回路
１２３  クロック位相制御回路
【図１ａ】
0003826015.tif 000002
【図１ｂ】
0003826015.tif 000003
【図１ｃ】
0003826015.tif 000004
【図２】
0003826015.tif 000005
【図３】
0003826015.tif 000006
【図４】
0003826015.tif 000007