(57)【特許請求の範囲】
【請求項１】
信号入力端子の電圧を所定のクランプ電圧と比較し、その信号入力端子の電圧が前記クランプ電圧を超えている時にクランプ動作指令信号を出力する比較回路と、
前記クランプ電圧を超えない範囲内の電圧を出力し所定の電流出力能力を有する電圧出力回路と、
前記信号入力端子と前記電圧出力回路との間に接続され、前記比較回路からクランプ動作指令信号が出力されていることを条件として閉動作するスイッチ回路とが半導体集積回路装置として構成され、
この半導体集積回路装置の外部において前記信号入力端子への信号入力経路に電流制限素子が設けられており、
前記比較回路は、電源線から所定の電源電圧の供給を受けて動作するとともに比較入力端子がそれぞれ前記信号入力端子と前記電源線に接続されたコンパレータから構成され、
そのコンパレータにおいて、差動増幅回路の能動負荷回路を構成するトランジスタの電流出力能力比が、前記クランプ電圧と前記電源線の電位との差に基づいて設定されていることを特徴とするクランプ回路。
【請求項２】
前記半導体集積回路装置が複数の信号入力端子を有する場合、前記比較回路、スイッチ回路および電流制限素子は各信号入力端子ごとに設けられ、前記電圧出力回路は各信号入力端子に対し共通に設けられていることを特徴とする請求項１記載のクランプ回路。
【請求項３】
前記電流制限素子は抵抗であることを特徴とする請求項１または２記載のクランプ回路。
【請求項４】
前記電圧出力回路は、前記抵抗を通過する前の信号の最大電圧をＶｍ、前記クランプ電圧をＶｃ、前記抵抗の抵抗値をＲ、前記信号入力端子の数をＮとすれば、少なくとも｜Ｖｍ−Ｖｃ｜／Ｒ×Ｎだけの電流出力能力を有していることを特徴とする請求項３記載のクランプ回路。
【請求項５】
前記信号入力端子は、前記半導体集積回路装置内に設けられたＡ／Ｄコンバータへのアナログ信号入力端子であることを特徴とする請求項１ないし４の何れかに記載のクランプ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置の信号入力端子に適用されるクランプ回路に関する。
【０００２】
【発明が解決しようとする課題】
例えばＡ／Ｄコンバータが形成された半導体集積回路装置（ＩＣ）の入力端子には、種々の検出手段により検出されたアナログ電圧信号が入力される。この場合、当該ＩＣの耐圧を超える電圧が入力されることがないように、例えば図４に示す構成を持つクランプ回路が用いられている。
【０００３】
この図４に示すクランプ回路１は、検出手段（図示せず）からＩＣ２の入力端子３への信号入力経路４に設けられた抵抗Ｒ１、Ｒ２と、抵抗Ｒ１とＲ２との共通接続点とグランド線５との間に接続されたツェナーダイオードＺＤ１とから構成されている。ツェナー電圧ＶｚはＩＣ２の耐圧よりも低く設定されており、ツェナー電圧Ｖｚを超える電圧が入力されると、ツェナーダイオードＺＤ１が通電状態となって入力電圧をツェナー電圧Ｖｚにクランプする。
【０００４】
しかし、ＩＣ２が多数の入力端子３を有している場合には、各入力端子３ごとに抵抗Ｒ１、Ｒ２とツェナーダイオードＺＤ１とを外付けしなければならず、ＩＣ２が搭載される基板の面積が増大するとともにコストが上昇するという問題がある。
【０００５】
また、特表平９−５１０７９０号公報には、過大電圧に対し感応回路要素（Ａ／Ｄコンバータ）を飽和および破壊から保護する過大電圧保護回路が開示されている。図５は、この過大電圧保護回路の電気的構成を示している。過大電圧保護回路６は、入力信号を基準レベルと比較して所定の電圧範囲内にあるかどうかを判定するレンジ外検出器７と、所定の電圧範囲内の補助信号を出力する補助信号ソース８と、所定の電圧範囲内にない場合にＡ／Ｄコンバータ９に対し補助信号ソース８からの信号を与える制御回路１０とから構成されている。
【０００６】
この過大電圧保護回路６は、過大電圧が入力された時に入力電圧をクランプするのではなく、Ａ／Ｄコンバータ９に対し入力電圧に替えて補助信号を与えることによりＡ／Ｄコンバータ９を保護するものである。従って、この構成ではレンジ外検出器７には過大電圧がそのまま印加され、ＣＭＯＳプロセスなどの低耐圧プロセスを用いたＩＣにおいては、レンジ外検出器７をＡ／Ｄコンバータ９などと同一チップ上に形成することができないという不都合が生じる。
【０００７】
本発明は上記事情に鑑みてなされたもので、その目的は、半導体集積回路装置の信号入力端子に適用するに際し、必要な外付け部品を極力減らすことができるクランプ回路を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に記載した手段によれば、比較回路により信号入力端子の電圧（以下、端子電圧と称す）と所定のクランプ電圧との比較が行われ、信号入力端子と電圧出力回路との間に接続されたスイッチ回路は、その比較結果であるクランプ動作指令信号に基づいて開閉動作を行う。上限側のクランプ動作を例に説明すれば、端子電圧がクランプ電圧以下の時にはスイッチ回路が開状態となり、外部からの入力電圧は電流制限素子を介して信号入力端子に入力され、半導体集積回路装置内に形成された内部回路に与えられる。一般に内部回路の入力インピーダンスは非常に高いため、信号入力経路に設けた電流制限素子による電圧誤差は殆ど生じない。
【０００９】
一方、端子電圧がクランプ電圧を超えている時にはスイッチ回路が閉状態となり、信号入力経路に設けられた電流制限素子、半導体集積回路装置の信号入力端子、スイッチ回路を介して電圧出力回路に電流が流れる。この電流により電流制限素子に電圧降下が生じ、端子電圧はクランプ電圧以下に設定されている電圧出力回路の出力電圧に近付く。そして、端子電圧がクランプ電圧以下になるとスイッチ回路が開く。つまり、外部からクランプ電圧を超える電圧が与えられている期間、比較回路が端子電圧とクランプ電圧とに基づいてスイッチ回路の開閉制御を行い、端子電圧は上限側のクランプ電圧にクランプされる。
【００１０】
以上の作用は、下限側のクランプ動作についても同様となる。この場合にも、端子電圧がクランプ電圧を（低電位方向に）超えている時にスイッチ回路が閉状態となり、電流が電圧出力回路からスイッチ回路、信号入力端子、外部の電流制限素子を介して流れる。
【００１１】
これにより、クランプ電圧を超える過電圧の入力に対し端子電圧を所望するクランプ電圧にクランプでき、そのクランプ電圧を半導体集積回路装置の耐圧範囲内に設定することにより、半導体集積回路装置を過電圧から保護できる。本手段によれば、半導体集積回路装置の外付け部品は電流制限素子だけとなるので、半導体集積回路装置が搭載された基板の面積を縮小できるとともにコストを低減できる。
【００１２】
比較回路は、電源線から所定の電源電圧の供給を受けて動作するコンパレータから構成される。このコンパレータは、能動負荷回路を構成するトランジスタの電流出力能力比に応じたオフセット電圧を持っている。このため、比較入力端子の一方を信号入力端子に接続し他方を電源線に接続すると、端子電圧が、電源線の電位に対し上記オフセット電圧だけずれた電圧（クランプ電圧に相当）と比較されることになる。本手段によれば、クランプ電圧を生成するクランプ電圧発生回路を備える必要がなくなり、構成を簡単化することができる。
【００１３】
請求項２に記載した手段によれば、半導体集積回路装置が複数の信号入力端子を有する場合、電圧出力回路を各信号入力端子に対し共通に設けたので、構成を簡単化できるとともに消費電流を低減することができる。
【００１４】
請求項３に記載した手段によれば、半導体集積回路装置の外付け部品である電流制限素子は抵抗から構成されているので、半導体集積回路装置が搭載された基板の面積をより縮小できるとともにコストを一層低減できる。
【００１５】
請求項４に記載した手段によれば、Ｎ個の信号入力端子に同時に最大電圧Ｖｍが印加された場合において、電圧出力回路はその電圧印加に伴い各スイッチ回路を介して流れる電流を流し出す（または流し込む）ことが可能なため、端子電圧をクランプ電圧に確実にクランプすることができる。
【００１６】
請求項５に記載した手段によれば、クランプ電圧を超える電圧の入力に対して端子電圧がクランプ電圧に固定されるので、Ａ／Ｄコンバータへの入力電圧はそのクランプ動作開始時の電圧のまま保持され、クランプ動作時においても妥当な変換結果が得られる。
【００１７】
【発明の実施の形態】
（第１の実施形態）
以下、本発明の第１の実施形態について図１および図２を参照しながら説明する。
図１は、正の過電圧保護機能を有する半導体集積回路装置の電気的構成を示している。この図１において、ＣＭＯＳプロセスにより製造される半導体集積回路装置１１（以下、ＩＣ１１と称す）は、電源端子１２、１３を介して外部から電源電圧ＶDD（例えば５．０Ｖ）の供給を受けて動作するようになっている。各電源端子１２、１３は、ＩＣ１１の内部においてそれぞれ高電位側の電源線１４、低電位側の電源線１５に接続されている。
【００１８】
このＩＣ１１は、Ａ／Ｄコンバータ１６、マルチプレクサ１７をはじめ図示しない各種のアナログ回路およびディジタル回路を備えている。また、電源電圧ＶDDが５．０Ｖの場合、アナログ信号の入力端子１８、１９（信号入力端子に相当）の最大定格電圧は５．５Ｖであるため、入力端子１８、１９に５．１Ｖのクランプ電圧ＶCLを超える電圧が印加されることがないようにクランプ回路２０を備えている。なお、このＩＣ１１は、車両に搭載された電子制御装置（ＥＣＵ）において用いられている。
【００１９】
マルチプレクサ１７は、入力端子１８、１９とＡ／Ｄコンバータ１６の入力端子との間にそれぞれ接続されたアナログスイッチ１７ａ、１７ｂから構成されており、選択信号Ｓ１〜Ｓ４に従って何れか一方のアナログスイッチのみがオン状態に制御されるようになっている。また、Ａ／Ｄコンバータ１６は、マルチプレクサ１７から入力された０．０Ｖから５．０Ｖの電圧範囲内の電圧に対し、所定の分解能によりＡ／Ｄ変換を実行するようになっている。
【００２０】
クランプ回路２０は、その大部分がＩＣ１１の内部に形成されており、ＩＣ１１の外部例えばＩＣ１１が搭載された基板上には抵抗Ｒ１１とＲ１２のみが搭載されている。これら抵抗Ｒ１１、Ｒ１２は、それぞれアナログ電圧Ｖa1、Ｖa2を出力する検出手段（図示せず）と入力端子１８、１９との間の信号経路に設けられている。
【００２１】
ＩＣ１１の内部において、入力端子１８、１９とオペアンプ２１（電圧出力回路に相当）の出力端子との間には、それぞれＰチャネル型トランジスタＱ１１、Ｑ１２（スイッチ回路に相当）のソース・ドレイン間が接続されている。オペアンプ２１はボルテージフォロアの回路形態を有しており、図示しない定電圧発生回路から入力した一定の電圧Ｖｃをそのままの電圧値で出力するようになっている。この電圧Ｖｃはクランプ電圧ＶCL以下であれば良いが、確実なクランプ動作を行うためには、クランプ電圧ＶCLに対し、トランジスタＱ１１、Ｑ１２のオン時のソース・ドレイン間電圧ＶDS以上低い電圧とすることが好ましい。
【００２２】
コンパレータ２２、２３（比較回路に相当）は、それぞれ入力端子１８、１９の電圧Ｖin1 、Ｖin2 （以下、端子電圧Ｖin1 、Ｖin2 と称す）を上記クランプ電圧ＶCLと比較するもので、その非反転入力端子（比較入力端子に相当）はともに電源線１４に接続され、その出力端子はそれぞれトランジスタＱ１１、Ｑ１２のゲートに接続されている。また、コンパレータ２２、２３の反転入力端子（比較入力端子に相当）は、それぞれ入力端子１８、１９に接続されている。
【００２３】
これらコンパレータ２２、２３は、図２に示す電気的構成を備えている。すなわち、非反転入力端子側のＮチャネル型トランジスタＱ１３と反転入力端子側のトランジスタＱ１４（ともに差動入力トランジスタに相当）のソースは共通に接続され、定電流回路としてのトランジスタＱ１５を介して電源線１５に接続されている。また、トランジスタＱ１３、Ｑ１４の各ドレインと電源線１４との間には、能動負荷回路２４を構成するＰチャネル型トランジスタＱ１６、Ｑ１７が接続されている。これらトランジスタＱ１６、Ｑ１７はカレントミラー回路の形態を有しており、トランジスタＱ１７のゲート面積はトランジスタＱ１６のゲート面積の１．５倍とされている。
【００２４】
電源線１４と１５との間にはＰチャネル型トランジスタＱ１８とＮチャネル型トランジスタＱ１９とが直列に接続されており、その共通に接続されたドレインが出力ノードとなっている。トランジスタＱ１３のドレインはトランジスタＱ１８のゲートに接続され、トランジスタＱ１５、Ｑ１９の各ゲートにはバイアス電圧が与えられている。
【００２５】
上記構成により、トランジスタＱ１７の電流出力能力はトランジスタＱ１６の電流出力能力よりも大きくなる。そして、非反転入力端子と反転入力端子との間には０．１Ｖのオフセット電圧が発生し、反転入力端子の電圧（端子電圧Ｖin1 、Ｖin2 ）が非反転入力端子の電圧（５．０Ｖ）に対し０．１Ｖだけ高い５．１Ｖ（つまりクランプ電圧ＶCL）を超えると、出力がＨレベル（５Ｖ）からＬレベル（０Ｖ）に反転するようになっている。
【００２６】
次に、入力端子１８に対する過電圧保護動作について説明する。この過電圧保護動作は、入力端子１９に対しても同様となる。
上述したようにコンパレータ２２は０．１Ｖのオフセット電圧を持っているため、端子電圧Ｖin1 をクランプ電圧ＶCL（５．１Ｖ）と比較するのと同じ動作をする。端子電圧Ｖin1 がクランプ電圧ＶCL以下の正常電圧範囲内にある場合、コンパレータ２２はＨレベルを出力し、トランジスタＱ１１はオフ状態となる。これにより、入力端子１８はオペアンプ２１から切り離された状態となり、図示しない検出手段により検出されたアナログ電圧Ｖa1は抵抗Ｒ１１、入力端子１８、マルチプレクサ１７を介してＡ／Ｄコンバータ１６に入力される。ＭＯＳトランジスタからなるＡ／Ｄコンバータ１６の入力インピーダンスは極めて高いため、端子電圧Ｖin1 はアナログ電圧Ｖa1と等しくなり、信号経路に抵抗Ｒ１１を介在させたことによる電圧誤差は発生しない。
【００２７】
これに対し、端子電圧Ｖin1 にクランプ電圧ＶCLを超える電圧が印加されると、コンパレータ２２はＬレベル（クランプ動作指令信号に相当）を出力し、トランジスタＱ１１のゲート・ソース間にはしきい値電圧Ｖｔを超える十分なゲート電圧が与えられる。これにより、トランジスタＱ１１は十分なオン状態となる。この時、抵抗Ｒ１１、入力端子１８、トランジスタＱ１１を介して電流が流れ、この電流はオペアンプ２１の出力端子に流れ込む。トランジスタＱ１１のオン抵抗は抵抗Ｒ１１よりも十分に低いので、この電流によって抵抗Ｒ１１に電圧降下が生じ、端子電圧Ｖin1 はオペアンプ２１の出力電圧Ｖｃに向かって低下する。そして、端子電圧Ｖin1 がクランプ電圧ＶCL以下になると再びトランジスタＱ１１がオフとなる。
【００２８】
このように、クランプ電圧ＶCLを超えるアナログ電圧Ｖa1が検出手段より出力されている期間、コンパレータ２２が端子電圧Ｖin1 とクランプ電圧ＶCLとの比較に基づいてトランジスタＱ１１のオンオフ動作を制御し、これにより端子電圧Ｖin1 はクランプ電圧ＶCLにクランプされる。
【００２９】
この場合、オペアンプ２１に要求される電流出力能力（電流シンク能力）Ｉsinkは、アナログ電圧Ｖa1、Ｖa2の最大値をそれぞれＶa1max 、Ｖa2max 、抵抗Ｒ１１、Ｒ１２の抵抗値をそれぞれＲ11、Ｒ12とすれば、次の（１）式で示すようになる。
Ｉsink≧（Ｖa1max −ＶCL）／Ｒ11＋（Ｖa2max −ＶCL）／Ｒ12  …（１）
【００３０】
この（１）式を一般化すれば、アナログ電圧Ｖa1、Ｖa2の最大値をともにＶamax、抵抗Ｒ１１、Ｒ１２の抵抗値をともにＲ、入力端子数をＮとすれば、次の（２）式で示すようになる。
Ｉsink≧（Ｖamax−ＶCL）／Ｒ×Ｎ                            …（２）
【００３１】
以上説明したように、本実施形態によればＩＣ１１にクランプ回路２０を設けたので、Ａ／Ｄコンバータ１６への入力端子１８、１９にクランプ電圧ＶCLを超える電圧が入力された場合に、その端子電圧Ｖin1 、Ｖin2 をクランプ電圧ＶCLにクランプすることができる。このクランプ電圧ＶCLは、電源電圧ＶDDよりも高く且つ入力端子１８、１９の最大定格電圧よりも低く設定されているので、０．０Ｖから５．０Ｖまでの電圧範囲の入力電圧に対し精度が低下することなくＡ／Ｄ変換が行われるとともに、ＩＣ１１を過電圧から保護できる。
【００３２】
クランプ回路２０の構成要素のうちトランジスタＱ１１、Ｑ１２、オペアンプ２１およびコンパレータ２２、２３はＩＣ１１内に構成され、抵抗Ｒ１１、Ｒ１２だけが外付け部品となる。このように外付け部品の数が減少することにより、ＩＣ１１が搭載される基板の面積を縮小でき、コストを低減することができる。本実施形態では２つの入力端子を備えているが、さらに多くの入力端子を備えたＩＣに対してはより大きな縮小効果、低減効果が得られる。
【００３３】
クランプ回路２０において、コンパレータ２２、２３内のトランジスタＱ１６とＱ１７との電流出力能力比を変えることによりオフセット電圧を付加したので、クランプ電圧ＶCLの生成する基準電圧発生回路が不要となる。また、入力端子１８、１９に対しオペアンプ２１を共通化した。こうしたことにより、構成の簡単化および消費電流の低減が図られている。
【００３４】
端子電圧Ｖin1 、Ｖin2 がクランプ電圧ＶCL以下の正常電圧範囲内にある場合には、トランジスタＱ１１、Ｑ１２はオフ状態となり抵抗Ｒ１１、Ｒ１２の両端電圧は０となるので、クランプ回路２０の存在によるＡ／Ｄ変換精度の低下は生じない。また、端子電圧Ｖin1 またはＶin2 がクランプされている過電圧保護期間における変換結果は、クランプ電圧ＶCLである５．１Ｖに対応した値（実際には入力電圧範囲の上限値である５．０Ｖに対応した値）となる。検出されたアナログ電圧Ｖa1またはＶa2が入力電圧範囲を超えている本期間において、入力電圧範囲内においてアナログ電圧Ｖa1またはＶa2に最も近い上限値の変換結果が得られるということは、信号処理上において望ましい結果となる場合が多いと考えられる。
【００３５】
（第２の実施形態）
次に、本発明の第２の実施形態について図３を参照しながら説明する。
図３は、負の過電圧保護機能を有する半導体集積回路装置の電気的構成を示すもので、図１と同一部分には同一符号が付されている。この半導体集積回路装置２５（以下、ＩＣ２５と称す）のクランプ回路２６は、ＩＣ１１のクランプ回路２０におけるＰチャネル型トランジスタＱ１１、Ｑ１２をＮチャネル型トランジスタＱ２０、Ｑ２１（スイッチ回路に相当）に置き替えるとともに、コンパレータ２７、２８（比較回路に相当）の非反転入力端子を電源線１５に接続した構成となっている。
【００３６】
コンパレータ２７、２８は、具体的には図示しないが差動入力トランジスタに対する能動負荷回路が所定量だけアンバランスに設定されており、これにより０．１Ｖのオフセット電圧を有している。従って、反転入力端子の電圧（端子電圧Ｖin1 、Ｖin2 ）が非反転入力端子の電圧（０．０Ｖ）に対し０．１Ｖだけ低い−０．１Ｖ（クランプ電圧ＶCL）を超えて低下すると、出力がＬレベル（０Ｖ）からＨレベル（５Ｖ）に反転する。
【００３７】
オペアンプ２１は、一定の電圧Ｖｄを出力するようになっている。この電圧Ｖｄはクランプ電圧ＶCL以上であれば良いが、確実なクランプ動作を行うためには、クランプ電圧ＶCLに対し、トランジスタＱ２０、Ｑ２１のオン時のドレイン・ソース間電圧ＶDS以上高い電圧とすることが好ましい。
【００３８】
上記構成を備えたＩＣ２５の過電圧保護動作は、第１の実施形態で説明したＩＣ１１における過電圧保護動作と同様となる。すなわち、入力端子１８に対しては、端子電圧Ｖin1 がクランプ電圧ＶCL以上の正常電圧範囲内にある場合、コンパレータ２７はＬレベルを出力し、トランジスタＱ２０はオフ状態となる。
【００３９】
また、端子電圧Ｖin1 にクランプ電圧ＶCLより低い電圧が印加されると、コンパレータ２７はＨレベルを出力し、トランジスタＱ２０はオン状態となる。この時、オペアンプ２１の出力端子からトランジスタＱ２０、入力端子１８、抵抗Ｒ１１を介して電流が流れ、端子電圧Ｖin1 はオペアンプ２１の出力電圧Ｖｄに向かって上昇する。
【００４０】
コンパレータ２７が端子電圧Ｖin1 とクランプ電圧ＶCLとの比較に基づいてトランジスタＱ２０のオンオフ動作を制御することにより、端子電圧Ｖin1 はクランプ電圧ＶCL（−０．１Ｖ）にクランプされる。以上説明した作用により、本実施形態によっても入力端子１８、１９に対する負の過電圧入力について第１の実施形態と同様の効果を得ることができる。
【００４１】
（その他の実施形態）
なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。
第１の実施形態に示すクランプ回路２０と第２の実施形態に示すクランプ回路２６とを両方備えた構成としても良い。
クランプ動作により保護する入力端子は、アナログ入力端子に限られずディジタル汎用ポートなど種々の信号入力端子であっても良い。
保護する入力端子の数は２に限られず、１あるいは３以上であっても良い。複数の入力端子を有する場合において、オペアンプ２１は共通に１つだけ設ければ良い。
【００４２】
コンパレータ２２、２３、２７、２８の能動負荷回路をアンバランスに設定したが、これに替えて差動入力トランジスタをアンバランスに設定しても良い。また、コンパレータのオフセット電圧を０とし、クランプ電圧ＶCLを生成するクランプ電圧発生回路を設け、そのクランプ電圧ＶCLを当該コンパレータの非反転入力端子に印加するように構成しても良い。
ＩＣ１１、２５は、バイポーラプロセスにより製造されるものでも良い。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す半導体集積回路装置の電気的構成図
【図２】コンパレータの電気的構成図
【図３】本発明の第２の実施形態を示す図１相当図
【図４】従来技術を示すクランプ回路の電気的構成図
【図５】過大電圧保護回路の電気的構成図
【符号の説明】
１１、２５は半導体集積回路装置、１４、１５は電源線、１６はＡ／Ｄコンバータ、１８、１９は入力端子（信号入力端子）、２０、２６はクランプ回路、２１はオペアンプ（電圧出力回路）、２２、２３、２７、２８はコンパレータ（比較回路）、２４は能動負荷回路、Ｑ１１、Ｑ１２、Ｑ２０、Ｑ２１はトランジスタ（スイッチ回路）、Ｑ１３、Ｑ１４はトランジスタ（差動入力トランジスタ）、Ｒ１１、Ｒ１２は抵抗（電流制限素子）である。
【図１】
0003797186.tif 000002
【図２】
0003797186.tif 000003
【図３】
0003797186.tif 000004
【図４】
0003797186.tif 000005
【図５】
0003797186.tif 000006