(57)【特許請求の範囲】
【請求項１】
画像部域、この画像部域からの信号電荷を受け取る出力レジスタ、出力レジスタからの信号電荷が直列転送される別個の増倍レジスタ、及び増倍レジスタの電荷転送要素内の充分に高い電界を通過して電荷を転送することによって信号電荷の増倍を得るための手段を含んで成り、増倍レジスタのその出力により近い電荷転送要素が、増倍レジスタの入力により近い電荷転送要素よりもより大きい電荷容量を有しているＣＣＤイメージャ。
【請求項２】
信号電荷が出力レジスタから増倍レジスタの各電荷転送要素を通過して連続して転送される、請求項１に記載のイメージャ。
【請求項３】
充分に高い電界領域が増倍レジスタの各電荷転送要素内で生成される請求項１又は２に記載のイメージャ。
【請求項４】
増倍レジスタの電荷転送要素の数が出力レジスタの電荷転送要素の数のほぼ整数倍である、請求項１、２又は３に記載のイメージャ。
【請求項５】
テレビジョン速度信号の走査ラインタイミングと増倍レジスタからの信号読出しを同期化するための手段を含む、請求項１〜４のいずれか１項に記載のイメージャ。
【請求項６】
信号電荷がクロック送りされて出力レジスタを通過されるのと同じ速度でクロック送りされて増倍レジスタを通過される請求項１〜５のいずれか１項に記載のイメージャ。
【請求項７】
信号電荷増倍量は、信号電荷が増倍レジスタを通過する様に増倍レジスタに加えられる単数又は複数の駆動パルスの振幅を制御することによって制御される、請求項１〜６のいずれか１項に記載のイメージャ。
【請求項８】
信号電荷増倍量は、増倍レジスタに加えられる単数又は複数のポテンシャルのレベルを制御することによって制御される、請求項１〜７のいずれか１項に記載のイメージャ。
【請求項９】
増倍レジスタの単数又は複数の電荷転送要素の電荷容量が、出力レジスタの電荷転送要素のものよりも大きい、請求項１〜８のいずれか１項に記載のイメージャ。
【請求項１０】
増倍レジスタの１つの電荷転送要素からの余剰の信号電荷が増倍レジスタの別の電荷転送要素の中に拡散するのを防ぐための信号制限手段を含む、請求項１〜９のいずれか１項に記載のイメージャ。
【請求項１１】
増倍レジスタが出力レジスタの延長である請求項１〜１０記載のいずれか１項に記載のイメージャ。
【請求項１２】
画像部域に対して複数の出力レジスタが設けられており、各々の出力レジスタがそれぞれの異なる増倍レジスタに接続されている請求項１〜１１記載のいずれか１項に記載のイメージャ。
【請求項１３】
前記イメージャが光子計数デバイスである請求項１〜１２のいずれか１項に記載のイメージャ。
【請求項１４】
信号電荷増倍量を制御するべく自動利得回路を含む、請求項１〜１３のいずれか１項に記載のイメージャ。
【発明の詳細な説明】
【０００１】
【産業上の理由分野】
本発明は、電荷結合素子（ＣＣＤ）、より特定的に言うと、ＣＣＤイメージャ（撮像素子）のための出力回路に関する。
【０００２】
【従来の技術】
標準的なＣＣＤイメージャにおいては、入射放射線を表わす信号電荷は、画像部域内で画素アレイの形で蓄積される。積分化期間の後、信号電荷は、制御電極に対して適切なクロック又は駆動パルスを加えることによって出力レジスタに転送される。その後、この信号電荷は出力レジスタから読出され、信号電荷量を表わす電圧を生成するため電荷検出回路に加えられる。
１９９２年８月のＩＥＥＥ  Trans. of Electron Devices第３９巻、No. ８ｐ１９７２〜１９７５の「小画素ＣＣＤ画像センサ内の電荷の検出に適した新しい低雑音電荷キャリア増倍器−ＣＣＭ」という題のHynecek による論文の中では、出力レジスタまで画素から画素へと信号電荷がクロック送りされるにつれて転送プロセス中のＣＣＤ画像部域内の電荷キャリアを増倍するという提案がなされている。提案された技術は、従来のオペレーションではＣＣＤ要素を通して信号電荷を収集・移動させるために制御されている制御電極対の下の半導体材料内の大きな電界を作り出すことを含んでいる。必要とされる大きな電界は、転送プロセス中に隣接するＣＣＤ制御電極に印加される駆動電圧の大きな差を用いることによって得ることができる。かくして信号電荷キャリアは大きな電界領域によって充分高い速度まで加速され、制御電極の下の領域間の転送時点で、衝突電離（イオン化）を通して追加のキャリアが生成されることになる。転送毎の電荷増倍は一般に低く標準的には最高１％であるが、実際のデバイス内では信号読出しのために通常必要される転送数が多いことから、有用なほどに大きな信号利得を達成することが可能である。増倍プロセスに付随する付加的な雑音は低いものであることから、信号レベルの増大は検出器の全体としての信号対雑音比の改善をもたらす。キャリア増倍という概念は、例えば電子なだれフォトダイオードといったような他のタイプの固体状態検出器においても知られている。
【０００３】
【発明が解決しようとする課題】
本発明は、電荷増倍を実施することができ、以前に提案されてきた技術に比べいくつかの利点をもたらすＣＣＤを提供しようとするものである。
【０００４】
【課題を解決するための手段】
本発明に従うと画像部域、この画像部域からの信号電荷を受け取る出力レジスタ、出力レジスタからの信号電荷が中へ転送される別個の増倍レジスタ及び増倍レジスタの要素内の充分に高い電界を通して電荷を転送することによって信号電荷の増倍を得るための手段を含んで成るＣＣＤイメージャが提供されている。
本発明を利用する利点は、電荷増倍が、画像部域又は蓄積領域といったような従来のＣＣＤ構造から分離した１つの領域内で行なわれ、適切にはＣＣＤ出力レジスタの拡張セクションであるということにある。従って、増倍レジスタ及びそのオペレーションは、ＣＣＤイメージャの従来の機能に必要とされるパラメータ及び構造を考慮に入れることなく最適化することができ、キャリア増倍を実施するのにこれらのパラメータ又は構造のいかなる適合化も必要とされない。以前に提案された構造では、キャリア増倍はデバイスの既存の活動状態の構造内で発生するが、この構造は同時に、暗電流、量子効率及びピーク信号レベルといったパラメータについても最適化されなくてはならず、設計及びオペレーションに対する制約が課せられ妥協が求められることになる。
【０００５】
本発明のもう１つの利点は、それが例えば、ライン間転送を用いたものといったようなあらゆるタイプのＣＣＤアーキテクチャに対して応用可能であるということにある。
画像部域から出力レジスタによって受け取られた電荷は、直接又は例えば中間蓄積領域を介して転送され得る。同様に、好ましくは信号電荷が出力レジスタから増倍レジスタまで直接転送されるものであっても、その他の介在する構造が存在していてもよい。
いくつかの応用例については、信号電荷増倍を達成するために増倍レジスタの要素内で生成される電界は、経時的にかつ／又はレジスタ内の要素の位置に応じてその強度が変動し得るが、一般的には、増倍が必要とされる要素に対しては、同じ電界が生成される。
【０００６】
本発明の特に有用な実施形態においては、信号電荷は、各々の増倍レジスタ要素を通して出力レジスタから連続的に転送される。このことは、列（コラム）間で生じ得る利得変動が回避する。この変動とは、以前に提案された技術においてＣＣＤの通常の画像部域及び蓄積領域の中で発生することのあった、本質的には固定されたパターン雑音である。しかしながら、いくつかの応用例においては、出力レジスタの各要素をそれぞれの異なる増倍セクションと結びつけることが適切であるかもしれない。実際、このことは、別の列内の１つのアレイとして増倍レジスタが形成される結果を導く。しかしながら、このことが列間利得変動を導く可能性があり、又増倍レジスタにより占有される同一空間量のために利用可能な増倍量も低減することもあり得る。このことは、キャリア増倍が通常の活動状態のＣＣＤ領域とは分離した１つの領域の中で行なわれるため、以前に提案されたアプローチに比べいくつかの利点を提供する。
【０００７】
本発明を使用すると、画像部域内に蓄積された信号電荷に対して同じ増倍率を適用することが可能となるが、一方Hynecek により提案された技術においては、増倍量は画像部域内の信号電荷の場所によって左右され、出力レジスタへと移動させるのにより多くの転送を受けている電荷は、それ相応に大きな量で増倍される。
必要とされる電荷増倍を達成するために、増倍レジスタの各要素内で充分に高い電界が生成されることが好ましい。しかしながらいくつかの構造においては、増倍レジスタ内において利用可能な要素の一部のみの中で必要な電界を生成することが適切であるかもしれない。
増倍レジスタ内の要素の数は重要ではなく、信号対雑音比の有用な増加が得られるように選択され得る。充分に多数の要素があれば光子計数（フォトンカウンティング）能を達成することができ、ひいては充分に低雑音の増倍が達成され、各画素内に電子正孔対を生成する光子の数は出力端にて検出された信号電荷により明確に決定することができる。
【０００８】
本発明の有利な実施形態においては、増倍レジスタの要素の数は出力レジスタの要素の数のおよそ整数倍である。整数倍数は１又はそれ以上の数であってよく、「およそ」というのは、出力レジスタを増倍レジスタの両方が同じ速度で読出しされ得るように、増倍レジスタ要素の数が出力レジスタの要素の数又はその倍数よりも少しだけ多いか少ないかであることを意味している。テレビジョン速度信号の走査ラインタイミングと増倍レジスタから読出された信号を同期化するための手段が内含されていることが特に好ましい。増倍レジスタセクションが出力レジスタとほぼ同数又はその１より大きい倍数の要素を有している場合、それはデバイスオペレーションが通常の活動状態の走査ラインの各期間と同期化され得るようにする。ＣＣＤの隣接する蓄積領域から出力レジスタへの信号電荷のいずれの走査ラインの並行転送も、ＴＶ走査ラインの帰線消去期間中に発生する。これらの電荷は、このとき、通常の活動状態のＴＶ走査ライン期間中出力レジスタから増倍レジスタまで逐次的に転送され、一方同時に、増倍レジスタまで転送され帰線消去期間中暫定的に保持された先行する電荷の走査ラインは電荷検出器回路に転送されて信号出力を与える。増倍レジスタを通しての全ての転送は、そのレジスタ中への転送又はそのレジスタから外への転送のいずれの間であれ、増倍率の絶対値が以下で説明されている通りに制御されている状態で、電荷増倍を用いて行なうことができる。
【０００９】
本発明の一実施形態においては、得られる信号電荷増倍の量の制御は、信号電荷が増倍レジスタを通過する様に増倍レジスタに加えられる単数又は複数の駆動パルスの振幅を制御することによって行われる。代替的又は付加的には、得られる信号電荷の増倍量は、増倍レジスタに加えられる単数又は複数のポテンシャルのレベルを制御することによって制御される。従って、増倍率は、増倍レジスタを通過する電荷の転送を操作するように加えられるパルス及び／又はポテンシャルを用いて外部から制御され、これらのパルス及びポテンシャルはＣＣＤの従来の部分のために用いられるものとは異なるものであってよい。
好ましくは、増倍レジスタの単数又は複数の要素の電荷容量は出力レジスタの要素のものよりも大きい。こうすると、増倍の結果得られるより高い信号レベルに対応することが可能となる。増倍レジスタの要素は同じ電荷容量を有していてもよいし、或いは又、電荷検出回路により近い増倍レジスタの要素の電荷容量はこれらの要素がより高い電荷レベルを保持することが期待されるのでより大きいものであってもよい。
【００１０】
増倍レジスタの１つの要素から余剰の信号電荷が増倍レジスタの他の要素の中に拡散するのを防ぐため、信号制限手段を含ませることが有利である。この信号制限手段は、デバイスの画像部域内でのブルーミング防止のために用いられる構造に類似するものであってよい。
本発明に従ったイメージャは、デバイスの異なる領域からの読出しを可能にするために、複数の増倍レジスタの対応するものと関係する複数の出力レジスタ及び電荷検出回路を有することができる。
本発明に従うと、従来のＣＣＤイメージャの撮像及び蓄積部域とは別のものである増倍レジスタが内含されていることから、ＣＣＤ構造自体を再設計したりその他の特徴に影響を及ぼすことなく高性能ＣＣＤに付随する他の特長のいずれもと合わせてそれを使用することができる。例えば、高い量子効率のための裏面薄化及び処理済みデバイス、低い暗電流のための反転モードデバイス、ブルーミング防止及び／又はリン被覆を伴うデバイス、ＩＲ応答の改善のための深い空乏デバイス又はこれらの特長又はその他の特長の任意の組合せであるようなＣＣＤにおいて、増倍レジスタを使用することができる。
【００１１】
ここで、一例として、添付図面を参照しながら、本発明が実現されるいくつかの仕方について記述する。
【００１２】
【実施例】
図１を参照すると、ＣＣＤイメージャ１は、各々従来のＣＣＤイメージャに見られるものである画像部域２、蓄積セクション３及び、出力又は読出しレジスタ４を含んで成る。出力レジスタ４は、増倍レジスタ５を提供するべく直線方向に拡張されており、この増倍レジスタの出力端は電荷検出回路６に接続されいてる。
デバイスのオペレーション中、入射放射線は、画像部域２で、画像アレイを作り上げている画素アレイ上に衝突する放射線の強度を表わす信号電荷へと変換される。画像獲得期間の後、駆動パルスが制御電極７に加えられ、画像部域２の画素に蓄積された電荷を蓄積セクション３へと転送する。これと同時に、矢印により示されているように電荷を行（ロウ）から行へ転送させるべく蓄積セクション３にて制御電極８に対し駆動信号も加えられ、このとき、行３ａ内の要素の中に保持された電荷の最後の行は出力レジスタ４に対し並行に転送される。
【００１３】
信号電荷の行が出力レジスタ４の中の転送された時点で、適切な駆動パルスが電極９に加えられ、出力レジスタの要素から増倍レジスタ５の要素まで電荷を逐次的に転送する。その実施形態においては、増倍レジスタは出力レジスタと類似のアーキテクチャをもつ。増倍レジスタ５の要素の各々の中の電荷の増倍を達成するため、矢印で示された方向に１つの要素から次の隣接する要素まで信号電荷を転送する目的だけでなく駆動パルスの振幅により決定される量だけ信号電荷のレベルを増大させる目的で、充分に高い振幅の駆動パルスが制御電極１０に付加される。かくして１つの要素から次の要素まで増倍レジスタを通過して各々の電荷パケットが転送されるにつれて、信号電荷が増大する。回路６で検出された電荷はかくして、出力レジスタ４内で収集された信号電荷の増倍されたバージョンである。増倍レジスタの各段において、信号電荷は増大させられる。出力レジスタ４内に蓄積された各々の信号電荷パケットは、各々が増倍レジスタ５の全ての要素を通過する時に同一の増倍プロセスを受ける。
【００１４】
電荷検出回路６の出力は同様に自動利得制御回路１１にも加えられる、この制御回路は、利得を制御するべく増倍レジスタ５に適用された電圧を調製する。その他の実施形態においては、このフィードバック構成は省略される。その場合、利得は、望まれる場合手動式で制御することができる。
概略的に示されている通り、増倍レジスタは、画像部域２、蓄積セクション３及び出力レジスタ４の境界を超えて延びているが、これはいくつかの実際的応用においては、図１に示されている構成と同様に機能するものの、増倍レジスタはよりコンパクトな構造を呈するように出力レジスタ４に対し物理的に平行でかつこれに隣接していてよい。
図１の増倍レジスタ５の一部分が図２Ａに概略的に示されており、これには「チャンネルストップ」隔離領域１２及び１３とそれらの間のＣＣＤチャネルが含まれている。増倍レジスタ５は、この場合３相ＣＣＤアーキテクチャに基づいているが、その他の実施形態は例えば２又は４相アーキテクチャを使用することもできる。図２Ｂは、増倍レジスタ５の電極に加えられたクロックパルス及びバイアス電圧を示しているが、示された電圧は単なる一例にすぎない。第１及び第２の位相電極φ１及びφ２についてのクロックパルスは１０ボルトの振幅をもち、ｄｃポテンシャルは２ボルトに維持される。第３の位相電極φ３は、増倍レジスタ５内に高電界領域を得るため０から４０ボルトで駆動される。図３は、増倍レジスタ５のオペレーションに対する駆動波形の影響を例示している。電極は、増倍レジスタ５の一部に沿った横断面で概略化された形で示されている。電極の下のポテンシャルプロフィール及び転送サイクルのさまざまな時点における信号電荷の分布は、段（ａ）〜（ｅ）に示されており、ポテンシャルは下向き方向に増大している状態で示されている。
【００１５】
段（ａ）で、電荷が第２の位相電極φ２下で蓄積されているサイクルの初期部分が例示されている。これに続いて、（ｂ）に示されたポテンシャルプロフィールを得るべく第３の位相電極φ３に大きい電圧クロックパルスが加えられ、その結果、対を構成する各第２及び第３の位相電極φ２及びφ３間に高電界領域が得られる。（ｃ）で示されているように、第２の位相電極φ２に対し加えられたクロック信号がゼロボルトまで低減されるにつれて、第２の位相電極φ２の下から第３の位相電極φ３の下に形成された井戸まで高電界領域を通過して電荷が転送される。このとき、増倍された電荷は、（ｄ）で示されているように、第３の位相電極φ３の下に蓄積される。サイクルを完成させるため、電荷は、（ｅ）で示されているように第１の位相電極φ１の下に転送される。
【００１６】
電子なだれ増倍を達成するのに必要とされる高電界は、増倍レジスタの各要素の中の対を構成する隣接する電極間で充分に大きい電圧差を得ることによって生成される。例示されている実施形態においては、各対の中の１つの電極がそれに加えられた高振幅（３０〜４０ボルト）のクロックパルスを有し、その対の隣接する電極が低い直流バイアスポテンシャルに維持されているような高電界領域が得られる。各々要素の２つの付加的な電極には、標準的に１０ボルトの振幅の通常のクロックパルスが加えられている。高振幅パルスの高レベルと直流バイアスの間の電圧差は、標準的には例えば２ボルトといったクロック低レベルに近いもののそれより僅かに高いところにあり、電界の強度を決定する。従って、増倍率を制御することが可能となる。電子なだれ増倍率を調整するためには、高振幅パルスの高レベル又は直流バイアスのいずれかを調整して電界を変化させることができる。高振幅クロックの低レベルは、付加的電極に加えられる通常のクロックパルスについては標準的にゼロボルトである。
【００１７】
デバイスが従来のＴＶ速度で作動させられる場合には、増倍レジスタ要素の数は出力レジスタ内の要素の数と同じであるか又はほぼ同じである。例示された実施形態においては、増倍レジスタ５の要素は、出力レジスタ４のものと同じ電荷蓄積容量を有する。その他の実施形態においては、増倍レジスタ要素の電荷蓄積容量は、信号電荷の増大に対応するため出力レジスタのものよりも大きい。電荷検出回路６により近いところにある要素は、出力レジスタ４により近いところにある要素に比べて大きい電荷蓄積容量をもつことができる。本発明のもう１つの実施形態において図４Ａ及び４Ｂを参照すると、増倍レジスタ１５内の余剰の電荷に対応するため、信号制限構造が含まれているが、これがないと、隣接するレジスタ要素内に拡散し解像度を劣化させる可能性がある。増倍レジスタ１５は図２に例示されているものと類似しているが、さらに、イオン注入により形成される障壁領域１６及びドレイン領域１７を含む。障壁は代替的には、ゲート制御されるブルーミング防止ドレインに類似した別の電極を含むことによっても実施され得る。図４Ｂは、増倍レジスタ１５の電極の下の所定の時刻におけるポテンシャルプロフィールを例示しており、（ｉ）は直線Ａ−Ｂに治ったポテンシャル変動を示し、（ｉｉ）は直線Ｃ−Ｄに沿ったポテンシャル変動を示している。障壁電圧Ｖbは、通常の振幅のブロックパルス加えられている電極の下のポテンシャル井戸の深度Ｖ0よりも小さく、その結果、余剰の信号電荷は全て、矢印に示されているようにドレイン領域１７内に収集される。
【００１８】
図１に示されているイメージャにおいては、信号電荷の１行の全ては出力レジスタ４から増倍レジスタ５内へ読出される。その他の構成では、出力レジスタ４のもう１方の端部において付加的な増倍レジスタがそれ自体の電荷検出回路と共に含まれている。この場合、電荷は、出力レジスタ４の１つの半分から一方の方向に、又もう１つの半分から反対方向に付加的な増倍レジスタへと読出すことができる。その他のデバイスにおいては、複数の出力レジスタを内含させ、それ自身の増倍レジスタ及び電荷検出回路を結びつけることができる。このような配置は図５に概略的に示されている。ＣＣＤイメージャの画像セクション１８は、それぞれの異なる出力読出しレジスタ２０Ａ〜２０Ｄに接続されている４つの別々の蓄積セクション１９Ａ、１９Ｂ、１９Ｃ及び１９Ｄに接続されている。各々の読出しレジスタ２０Ａ〜２０Ｄは、それぞれの異なる増倍レジスタ２１Ａ〜２１Ｄに接続され、これらの増倍レジスタの出力は電荷検出回路２２Ａ〜２２Ｄに加えられる。増倍レジスタ２１Ａ〜２１Ｄは、必要に応じて利得又は信号電荷を生成するべく本発明に従って制御される。
【００１９】
本発明に従ったＣＣＤイメージャの増倍レジスタに特に高い電界を加えることにより、ＣＣＤを光子計数（フォトンカウンティング）デバイスとして作動させることが可能である。増倍率は、各画素中に電子正孔対を生成する光子の数が出力端で検出される信号電荷により明確に決定され得るよう、充分なものとなるべく制御されている。
【図面の簡単な説明】
【図１】本発明に従ったＣＣＤイメージャを概略的に示す。
【図２】図２Ａは、図１のイメージャで使用される単純な増倍レジスタの一部を概略的に例示し、図２Ｂは図２Ａの増倍レジスタを作動させる上で使用される標準的駆動波形を示す。
【図３】高電界領域の形成及びそれを通じての電荷転送に関する説明図である。
【図４】図４Ａは最大信号電荷を制限するための手段を内含する増倍レジスタの一部を概略的に例示し、図４Ｂは（ｉ）では図４Ａの直線Ａ−Ｂに沿ったＣＣＤチャネル内の標準的ポテンシャルプロフィールを、又（ｉｉ）では図４Ａの直線Ｃ−Ｄに沿ったＣＣＤチャネルを横断する標準的ポテンシャルプロフィールを例示している。
【図５】複数の電荷増倍レジスタをもつ本発明に従ったＣＣＤイメージャを概略的に例示している。
【符号の説明】
１  ＣＣＤイメージャ
２  画像部域
３  蓄積セクション３
４  出力又は読出しレジスタ
５  増倍レジスタ
６  電荷検出回路
７、８  制御電極
９  電極
１０  制御電極
１１  自動利得制御回路
１２、１３  チャネルストップ隔離領域
１５  増倍レジスタ
１６  障壁領域
１７  ドレイン領域
１８  画像セクション
１９Ａ、１９Ｂ、１９Ｃ、１９Ｄ  蓄積セクション
２０Ａ〜２０Ｄ  読出しレジスタ
２１Ａ〜２１Ｂ  増倍レジスタ
２２Ａ〜２２Ｄ  電荷検出回路
【図１】
0003862850.tif 000002
【図２】
0003862850.tif 000003
【図３】
0003862850.tif 000004
【図４】
0003862850.tif 000005
【図５】
0003862850.tif 000006