(57)【特許請求の範囲】
【請求項１】
ＦＩＢによる攻撃を検出する回路であって、
該ＦＩＢによる攻撃によって生成された電荷を蓄積するアンテナ（３）と、
該アンテナに導通するように接続された電極を有するメモリセル（１）と、
該メモリセルを駆動する駆動回路（２）と
を備え、
該電極と該駆動回路（２）との間に、該アンテナ（３）から該駆動回路を分離するキャパシタンス（４）が存在し、該キャパシタンスは、該アンテナによって収集された該電荷が該メモリセルに供給されるように、該電荷が該駆動回路に流れ込むことを防ぐことを特徴とする、回路。
【請求項２】
前記メモリセル（１）は、浮動ゲートセル、ＥＥＰＲＯＭセル、フラッシュセル、およびＳＯＮＯＳセルからなる群から選択されるメモリセルである、請求項１に記載の回路。
【請求項３】
前記メモリセル（１）は、シリコン領域上に電気導電電極を含み、該電極は、絶縁体によって該シリコンから分離されている、請求項１に記載の回路。
【請求項４】
前記アンテナ（３）に接続され、前記駆動回路（２）からキャパシタンス（４）によって分離された２つのメモリセル（１、１’）が存在する、請求項１〜３のいずれか１つに記載の回路。
【請求項５】
スマートカードＩＣに収束イオンビームを供給することによって生じた電荷を検出するＦＩＢセンサの動作のための請求項１〜４のいずれか１つに記載の回路。
【請求項６】
前記２つのメモリセルの第１のメモリセルは、正電荷を検出し、該２つのメモリセルの第２のメモリセルは、負電荷を検出する、請求項４に記載の回路。
【請求項７】
前記キャパシタンスは、前記駆動回路と前記アンテナとの間に配置されたキャパシタによって生じ、さらに、該キャパシタは、該駆動回路と前記メモリセルとの間に配置されている、請求項１〜６のいずれか１つに記載の回路。
【請求項８】
前記蓄積した電荷は、前記メモリセルに導かれ、
該メモリセルは、該蓄積した電荷が前記アンテナから導かれることに起因して検出可能に変更される電荷状態をさらに有し、
前記駆動回路は、該メモリセルの電荷状態を確認する、請求項１〜７のいずれか１つに記載の回路。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、使用され得るＦＩＢセンサ（特にスマートカードＩＣの保護）のための回路に関する。
【背景技術】
【０００２】
電子回路（主に、個人情報を保護するためのメモリが設けられた回路）では、権限が与えられていない解析に対して（特に格納されたデータの改ざんの発覚（ｃｏｎｖｅｒｔ  ｄｉｓｃｏｖｅｒｙ）に対して）保護されなければならない問題が生じる。１つの可能な攻撃は、ＦＩＢ（集束イオンビーム）によって影響され得る。このような攻撃は、この攻撃に適切な回路によって検出され得ることにより、確認された攻撃の場合では、適切な対抗手段が開始され得る。例としては、このような攻撃の間またはこの後に、電子回路は、情報が権限が与えられていない態様によってはもはや読み出されることできない程度まで利用不可能にされることを確実にし得る。
【０００３】
これに対して適切な保護回路は、保護回路の電荷またはこのために供給された回路部の電荷（この攻撃によって影響を受ける）を検出するＦＩＢセンサを実質的に構成する。回路がＦＩＢ攻撃の標的にされたことを認識可能にするために、ＦＩＢ攻撃の結果としてＦＩＢセンサによって検出された電荷は、電荷量の検出可能な変更を生じる。従って、ＦＩＢセンサは、駆動回路を有するメモリセルおよび電気導体としてメモリセルに接続されたアンテナを含む。ＦＩＢ攻撃の間、このメモリセル上に電荷が蓄積される。
【０００４】
この電荷は、メモリセルがその電荷量の検出可能な変更を経験するようにメモリセルに供給される。さらなる回路部は、ＦＩＢセンサのメモリセルの状態を確認するための駆動回路として設けられる。この場合、ＦＩＢ攻撃の場合にアンテナによって収集された電荷が、メモリセルの再プログラミングが発生する前に駆動回路を介して流れないようにこの回路部が接続されるかまたは接続され得ることを確実にしなければならない。
【０００５】
ＥＰ  ０  ５１０  ４３４  Ａ２は、回路の解析を防ぐための回路構成を説明し、この回路では、ＰＩＮフォトダイオードが放射の衝突の検出のために設けられ、演算増幅器の反転入力および非反転入力の間に接続され、演算増幅器の出力は、放射の場合に電源から保護されるべき揮発性ＲＡＭメモリを切断するスイッチを制御する。
【発明の開示】
【課題を解決するための手段】
【０００６】
本発明の目的は、ＦＩＢセンサに対して適切な回路を特定することであり、スマートカードＩＣの標準的な素子を用いて実現され得る。
【０００７】
本目的は、請求項１の特徴を有するＦＩＢによる攻撃を検出するための回路によって達成される。改良は従属請求項から生じる。
【０００８】
標準的な素子を排他的に用いてＦＩＢ攻撃を検出するための本発明の回路は、追加的に存在し、メモリセルの駆動回路からアンテナを絶縁するキャパシタンスを介して容量的にメモリセルの駆動（消去、プログラミング、および読み出し）を可能にする。アンテナを介する攻撃を検出する場合、このキャパシタンスは、電荷が流れることを防ぐことにより、生成された電圧がメモリセル上に作用し、それにより、電荷状態の検出可能な変更を経験する（例えばそれに従って再プログラミングされる）。このキャパシタンスは、原則的には、回路の任意のキャパシタ構造としてそれ自体公知の態様で実現され得る。
【０００９】
メモリセルの構成は、原則的には任意である。このメモリセルに含まれるセルは、好適には、それ自体公知である、浮動ゲートセル、ＥＥＰＲＯＭ（電気的消去可能なプログラム可能なリードオンリーメモリ）セル、またはフラッシュセルを含む。簡単な場合では、メモリセルは、シリコン領域上の電気導電性電極によって形成され得、この電極は、格納媒体として働く絶縁体によってシリコンから絶縁される。この電極は、アンテナに導電接続される。この絶縁体は、特に窒化物層を含み得る。従って、この構造は、ＳＯＮＯＳセル（シリコン−酸化物−窒化物−酸化物−［ポリ−］シリコン）として形成され得る。
【００１０】
添付図面は、本発明による回路の例を図解的に示す。
【発明を実施するための最良の形態】
【００１１】
この回路の基本構成は、添付の図１における例として示される。ＦＩＢセンサのメモリセル１は、駆動回路２によって動作され、これ自体は公知である。従って、詳細には説明しない。ＦＩＢ攻撃は、電気導電体の帯電を生じる。この電荷は、このために設けられたアンテナ３上に優先的に蓄積され、メモリセルに導かれる。本発明に従って、キャパシタンス４は、メモリセル１およびアンテナ３の回路分岐から駆動回路２をデカップリングするために設けられる。
【００１２】
図２は、比較による好適な例示的実施形態を示す。この実施形態では、アンテナ３に同様に接続され、キャパシタンス４によって駆動回路２からデカップリングされる第２のメモリセル１’がある。この場合、１つのメモリセルは、そのセルが正電荷を検出するように設計され、他のメモリセルが負電荷を検出するように設計される。ここでこの利点は、両方の符号の電荷が検出され、特定の手段によって補償できないことである。
【００１３】
本発明によるこの回路は、特にスマートカードＩＣを保護するために設けられたＦＩＢセンサの動作に対して適切である。
【図面の簡単な説明】
【００１４】
【図１】図１は、回路の基本構成の例を示す。
【図２】図２は、比較による好適な実施形態を示す。
【符号の説明】
【００１５】
１  メモリセル
１’  メモリセル
２  駆動回路
３  アンテナ
４  キャパシタンス
【図１】
0003853737.tif 000002
【図２】
0003853737.tif 000003