(57)【特許請求の範囲】
【請求項１】
有効画素領域と、これに隣接した光学的黒画素領域とを有し、該有効画素領域及び該光学的黒画素領域にはいずれも受光素子を含む画素が複数配列され、各画素中のリセットノードにリセットスイッチ素子が接続されている画素アレイと、
ブラッククランプ回路を備え、該画素アレイを走査して画素から積分信号を読み出させ、該積分信号を、該ブラッククランプ回路により求めた暗電流積分信号で補正する読み出し回路と、
を有するイメージセンサにおいて、
該光学的黒画素領域の同一画素行内の複数の画素の中の該リセットノードを共通に接続する電位平均化ライン、
を有することを特徴とするイメージセンサ。
【請求項２】
上記電位平均化ラインを含む画素行は、上記有効画素領域の水平走査方向の外側に位置しており、上記ブラッククランプ回路によりラインクランプが行われることを特徴とする請求項１記載のイメージセンサ。
【請求項３】
上記電位平均化ラインを含む画素行は、上記有効画素領域の垂直走査方向の外側に位置しており、上記ブラッククランプ回路によりフレームクランプが行われることを特徴とする請求項１記載のイメージセンサ。
【請求項４】
複数の画素行の上記平均化ラインが共通に接続され、上記リセットスイッチ素子がこれら平均化ラインに共通に接続されていることを特徴とする請求項３記載のイメージセンサ。
【請求項５】
上記読み出し回路はさらに、
上記電位平均化ラインに接続されている上記複数の画素についてはその一部に接続された垂直バスライン上の信号のみが供給される相関２重サンプリング回路、
を有することを特徴とする請求項１乃至４のいずれか１つに記載のイメージセンサ。
【発明の詳細な説明】
【発明の属する技術分野】
本発明は、電子カメラ、イメージリーダ又はファクシミリ等に用いられる１次元又は２次元のイメージセンサに関する。
【従来の技術】
イメージセンサの各受光素子から読み出された信号には、光積分成分と暗電流積分成分とが含まれている。この暗電流は、９℃上昇すると約２倍になるという強い温度依存性を持っている。
読み出し信号から暗電流積分成分を除去して光積分信号を得るために、従来では、画素アレイの周辺領域を光遮光膜で覆って光学的黒画素領域を形成し、ブランキング期間において光学的黒画素から暗電流積分信号を読み出し、ブラッククランプ回路でその平均値Ｖdをオフセット値（黒レベル）として求めていた。そして、有効画素領域からの読み出し期間では該ブラッククランプ回路で、読み出された信号Ｖsから平均値Ｖdを差し引いていた。
このようなブラッククンプには、１水平走査毎に行うラインブラッククランプと、１フレーム毎に行うフレームブラッククランプとがあり、そのいずれかが行われる。
図１１は、水平ブランキング期間において光学的黒画素領域から読み出された暗電流積分信号を示す。この信号は、各画素の特性のばらつきにより、一定ではない。
【発明が解決しようとする課題】
特に欠陥画素があると、図１１に示すように暗電流積分信号が急変するので、平均値を求めるためキャパシタにより積分を行う回路を備えたブラッククランプ回路では、オフセット値が不正確になり、横縞ノイズが発生する原因となる。これを防止するために、光学的黒画素領域の幅を広くとると、画素数が多いイメージセンサでは水平ブランキング期間内にオフセット成分を求めることができなくなったり、チップ面積が増大してコスト高になる。
本発明の目的は、このような問題点に鑑み、画素欠陥などによりブラッククランプレベルがばらつくのを防止できるイメージセンサを提供することにある。
本発明の他の目的は、ブラッククランプの黒レベルをより短時間で求めることができるイメージセンサを提供することにある。
【課題を解決するための手段及びその作用効果】
本発明によるイメージセンサでは、
有効画素領域と、これに隣接した光学的黒画素領域とを有し、該有効画素領域及び該光学的黒画素領域にはいずれも受光素子を含む画素が複数配列され、各画素中のリセットノードにリセットスイッチ素子が接続されている画素アレイと、ブラッククランプ回路を備え、該画素アレイを走査して画素から積分信号を読み出させ、該積分信号を、該ブラッククランプ回路により求めた暗電流積分信号で補正する読み出し回路と、
を有するイメージセンサにおいて、
該光学的黒画素領域の同一画素行内の複数の画素の中の該リセットノードを共通に接続する電位平均化ラインを有する。
このイメージセンサによれば、従来ブラッククランプ回路で行われていた平均化処理の替わりに、光学的黒画素領域からの信号読み出し前に電位平均化処理が自動的に行われるので、読み出した信号のレベルが安定する。これにより、より正確なラインブラッククランプが行われて、横縞ノイズが低減され、画質が向上する。
また、特定の時点で暗電流積分電圧をサンプリングすればよいので、ブラッククランプ回路の構成を従来よりも簡単化することができる。
さらに、前記理由により黒レベル（オフセット値）を従来より短時間で求めることができるので、画素数が多くてブランキング期間が短くても、これを求めることができる。
本発明の他の目的、構成及び効果は以下の説明から明らかになる。
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を説明する。
［第１実施形態］
図１は、本発明の第１実施形態のイメージセンサを示す概略ブロック図である。
イメージセンサは、例えばＭＯＳ型である。
画素アレイ１０は、行及び列に配列された画素を備えている。画素アレイ１０の周部は、遮光膜、例えばアルミニューム膜で受光素子が覆われた光学的黒画素領域１０１であり、図１ではこれにハッチングが施されている。光学的黒画素領域１０１には受光素子に光が入射しないので、この領域から暗電流積分信号のみを読み出すことができる。光学的黒画素領域１０１の内側は遮光膜が存在しない有効画素領域１０２である。
光学的黒画素領域１０１の水平走査査開始側かつ遮光膜の下側には、各画素行に、太線で示す電位平均化ライン３０が形成されている。
光学的黒画素領域１０１の画素は、有効画素領域１０２のそれと基本的に同一構成であり、光学的黒画素領域１０１の画素に上記遮光膜が形成されていることと、光学的黒画素領域１０１の一部の画素に電位平均化ライン３０が形成されている点でのみ有効画素領域１０２の画素と異なる。
図２は、図１中の画素アレイ１０の一部の回路図である。
光学的黒画素２１では、受光素子としてのホトダイオード３１のアノードがクランド電位の導体に接続され、ホトダイオード３１のカソードが、一方ではバッファアンプ３２及び読み出しスイッチ素子３３を介して垂直バスライン１２１に接続され、他方ではリセットスイッチ素子４１を介してリセット電位供給線４０に接続されている。バッファアンプ３２は、例えばソースホロア回路である。読み出しスイッチ素子３３及びリセットスイッチ素子４１はＦＥＴで形成されている。リセットスイッチ素子４２〜４５はそれぞれ光学的黒画素２２〜２５に備えられ、各ホトダイオードのリセット端であるカソードとリセット電位供給線４０との間に接続されている。
同一行の読み出しスイッチ素子の制御入力端は行選択ライン５０（ゲートライン）で共通に接続され、同一行のリセットスイッチ素子４１〜４５の制御入力端は行リセットライン５１（ゲートライン）で共通に接続されている。行選択ライン５０及び行リセットライン５１にはそれぞれ、図１の垂直走査回路１１から行選択信号ＲＳ１及びリセット信号ＲＳＴ１が供給される。光学的黒画素２１〜２３のホトダイオードのリセット端は、太線で示す電位平均化ライン３０で共通に接続されている。
行選択信号ＲＳ１のパルスにより読み出しスイッチ素子３３がオンになって、ホトダイオード３１のカソード電位がバッファアンプ３２及び読み出しスイッチ素子３３を介し垂直バスライン１２１上に読み出される。光学的黒画素２２〜２５についても同様に、ホトダイオードのカソード電位がバッファアンプ及び読み出しスイッチ素子を介し垂直バスライン１２２〜１２６上に読み出される。次に、リセット信号ＲＳＴ１のパルスによりリセットスイッチ素子４１〜４５がオンになり、ホトダイオードのカソード電位がＶＤＤにリセットされる。
画素２１〜２５に対するこのような読み出し及びリセットの動作は、１フレーム期間経過毎に行われる。リセットから次のリセットまでの１フレーム期間において、ホトダイオード３１に蓄積された電荷は、有効画素２４及び２５では入射光及び暗電流により放電され、光学的黒画素２１〜２３では暗電流のみにより放電される。
図１に戻って、シフトレジスタを含む垂直走査回路１１は、画素アレイ１０を線（行）順次に走査する。これにより、選択された行の受光素子に積分された信号が垂直バス１２上に読み出される（垂直読み出し）。読み出された信号は、サンプルホールド制御回路１３からの制御信号に応答して、サンプルホールド回路１４に保持される。選択された行の受光素子が上記のようにリセットされて、この行の積分が開始される。
サンプルホールド回路１４は例えば、相関２重サンプリング回路（ＣＤＳ）であり、この場合、積分信号の読み出し及び保持の詳細は次の通りである。サンプルホールド回路がリセットされ、第１回サンプリングにより（積分信号Ｖｘ）＋（ホトダイオード３２に結合されたバッファアンプ３２及び読み出しスイッチ素子３３の特性のばらつきに依存した成分ΔＶ）の電圧がサンプルホールド回路１４にサンプリングされ、次いで選択行の上記リセットが行われ、次いで第２回サンプリングにより、Ｖｘ＋ΔＶとΔＶの差である積分信号電圧Ｖｘがサンプルホールド回路１４に保持される。
シフトレジスタを含む水平走査回路１５によりサンプルホールド回路１４の図１左側から点順次に信号が水平バス１６上に読み出される。水平バス１６上の信号は、増幅回路１７で増幅される。
暗電流積分信号は水平ブランキング期間において水平バス１６上に読み出され、その電圧は、図３に示す如く一定となる。すなわち、電位平均化ライン３０により読み出し前に平均化されているので、ブラッククランプ回路１８において平均化する必要がない。ブラッククランプ回路１８は、この電圧を例えば図３の時点ｔ１でサンプリングし、これを黒レベルＶbとして保持する。ブラッククランプ回路１８は、有効画素から積分信号を読み出す時、水平バス１６上の積分信号Ｖsから黒レベル電圧Ｖbを差し引いたものを出力する。このような黒レベル補正動作が、各水平ラインについて行われる（ラインブラッククランプ）。
黒レベルが補正された信号は、Ａ／Ｄ変換回路１９でデジタル値に変換される。
タイミング制御回路２０は、クロックＣＬＫに基づいて、垂直走査回路１１、サンプルホールド制御回路１３及び水平走査回路１５を動作させるための制御信号を生成する。
図２に戻って、光学的黒画素２１〜２３について、ホトダイオードのリセット端が電位平均化ライン３０で共通に接続されているので、垂直バスライン１２１〜１２３から読み出された暗電流積分電圧は互いにほぼ等しくなる。光学的黒画素２１〜２３の、バッファアンプ３２及び読み出しスイッチ素子３３の特性のばらつきによる暗電流積分電圧の差は、サンプルホールド回路１４による上記動作により除去される。
本第１実施形態では、光学的黒画素領域１０１の同一画素行内の複数の画素の画素中のリセットノードが電位平均化ライン３０で共通に接続されているので、従来ブラッククランプ回路１８で行われていた平均化処理の替わりに、光学的黒画素領域１０１からの信号読み出し前に電位平均化処理が自動的に行われ、読み出した信号のレベルが安定する。これにより、より正確なラインブラッククランプが行われて、横縞ノイズが低減され、画質が向上する。
また、特定の時点で暗電流積分電圧をサンプリングすればよいので、ブラッククランプ回路１８の構成を従来よりも簡単にすることができる。
［第２実施形態］
図４は、本発明の第２実施形態のイメージセンサを示す概略ブロック図である。
このイメージセンサでは、光学的黒画素領域１０１の垂直バスラインのうち、図２の垂直バスライン１２３のみがサンプルホールド回路１４Ａの信号入力端に接続されている。
これにより、画素アレイ１０の画素数が多くて水平ブランキング期間が短くても、その期間内でブラッククランプ回路１８において正確な黒レベルをサンプリングすることができる。
また、サンプルホールド回路１４Ａ及び水平走査回路１５Ａの段数が図１の場合よりも少なくなる。
他の点は、上記第１実施形態と同一である。
［第３実施形態］
図５は、本発明の第３実施形態のイメージセンサを示す概略ブロック図である。
このイメージセンサでは、水平走査回路１５Ｂにモード信号ＭＯＤＥが供給される。水平走査回路１５Ｂは、モード信号ＭＯＤＥが通常モードを示している場合には図５の左側から右側へ走査し、左右反転モード（又は上下左右反転モード）を示している場合にはこれと逆方向に走査する。
光学的黒画素領域１０１の水平走査開始側の部分から読み出された信号で１水平ラインの黒レベルを決定する必要があるので、左右反転モードの場合には、この部分にも図中太線で示す電位平均化ラインが形成されている。この部分についても上記第２実施形態と同様に、１つの垂直バスラインがサンプルホールド回路１４Ｂの信号入力端に接続されている。
他の点は上記第２実施形態と同一である。
［第４実施形態］
図６は、本発明の第４実施形態のイメージセンサを示す概略ブロック図である。
このイメージセンサでは、フレームブラッククランプを行うために、光学的黒画素領域１０１の垂直走査開始側に、電位平均化ライン３０Ａ〜３０Ｃがそれぞれの画素行に形成されている。
サンプルホールド回路１４Ｃ及び水平走査回路１５Ｃの段数は、有効画素領域１０２の列数に等しく、図４の場合よりも１つ少ない。また垂直走査回路１１Ａの段数は、有効画素領域１０２の行数よりも電位平均化ラインの本数だけ多い数である。
図７は、電位平均化ライン３０Ａ及びその付近の回路の一部を示す図である。
ブラッククランプ回路１８は、垂直ブランキング期間において、電位平均化ライン３０Ａ〜３０Ｃからバッファアンプ３２、読み出しスイッチ素子３３及び垂直バスラインを介して読み出された電圧の平均値を積分回路で求め、これを黒レベルＶbとして保持する。そして、有効画素についての水平バス１６上の積分信号Ｖsから黒レベル電圧Ｖbを差し引いた光積分電圧を出力する。このような黒レベル補正動作が、フレーム毎に行われる（フレームブラッククランプ）。
この第４実施形態においても、上記第１実施形態と同様の効果が得られる。
［第５実施形態］
図８は、本発明の第５実施形態のイメージセンサを示す概略ブロック図である。
このイメージセンサでは、電位平均化ライン３０Ａ、３０Ｂ及び３０Ｃがコモンライン３０Ｄで接続されている。
図９は、電位平均化ライン３０Ａ〜３０Ｄ及びその付近の回路の一部を示す。電位平均化ライン３０Ａ〜３０Ｄは図２のリセット電位供給線４０としても機能する。すなわち、３画素行に共通のリセットスイッチ素子４１がコモンライン３０Ｄに接続されている。３画素行について共通の暗電流積分信号が垂直バスラインから読み出されるので、これら３画素行の行選択ライン５０Ａ、５０Ｂ及び５０Ｃもコモンライン５０Ｄで共通に接続され、これに行選択信号ＲＳ０が供給されて、３画素行の読み出しスイッチ素子３３が共通にオン／オフ制御される。
該３画素行に対する行選択信号はＲＳ０だけでよいので、垂直走査回路１１Ｂの段数は有効画素領域１０２の行数より１つ多い数となり、図６の垂直走査回路１１Ａよりも簡単になる。
また、垂直ブランキング期間でのブラッククランプ期間を第４実施形態の場合の１／３にすることができるので、本第５実施形態は特に、画素アレイ１０の画素数が多くて垂直ブランキング期間が短い場合に有利である。
他の点は上記第４実施形態と同一である。
［第６実施形態］
図１０は、本発明の第６実施形態のイメージセンサを示す概略ブロック図である。
このイメージセンサでは、垂直走査回路１１Ｃにモード信号ＭＯＤＥが供給される。垂直走査回路１１Ｃは、モード信号ＭＯＤＥが通常モードを示している場合には図１０の上側から下側へ走査し、上下反転モード（又は上下左右反転モード）を示している場合にはこれと逆方向に走査する。
光学的黒画素領域１０１の垂直走査方向開始側の部分で１フレームの黒レベルが決定されるので、上下反転モードの場合には、この部分にも、図中太線で示す電位平均化ラインが形成されている。この部分についても上記第５実施形態と同様に、１つ（複数行に共通）の行選択信号が垂直走査回路１１Ｃの出力端に接続されている。
他の点は上記第５実施形態と同一である。
なお、本発明には外にも種々の変形例が含まれる。
例えば、イメージセンサは１次元のものやＣＣＤ型等であってもよい。
【図面の簡単な説明】
【図１】本発明の第１実施形態のイメージセンサを示す概略ブロック図である。
【図２】図１中の画素アレイの一部の回路図である。
【図３】水平ブランキング期間において光学的黒画素領域から読み出された暗電流積分信号を示す線図である。
【図４】本発明の第２実施形態のイメージセンサを示す概略ブロック図である。
【図５】本発明の第３実施形態のイメージセンサを示す概略ブロック図である。
【図６】本発明の第４実施形態のイメージセンサを示す概略ブロック図である。
【図７】図６中の電位平均化ライン３０Ａ及びその付近の回路の一部を示す図である。
【図８】本発明の第５実施形態のイメージセンサを示す概略ブロック図である。
【図９】図８中の電位平均化ライン３０Ａ〜３０Ｄ及びその付近の回路の一部を示す図である。
【図１０】本発明の第６実施形態のイメージセンサを示す概略ブロック図である。
【図１１】水平ブランキング期間において従来の光学的黒画素領域から読み出された暗電流積分信号を示す線図である。
【符号の説明】
１０  画素アレイ
１０１  光学的黒画素領域
１０２  有効画素領域
１１、１１Ａ〜１１Ｃ  垂直走査回路
１２  垂直バス
１２１〜１２５  垂直バスライン
１３  サンプルホールド制御回路
１４、１４Ａ〜１４Ｃ  サンプルホールド回路
１５、１５Ａ〜１５Ｃ  水平走査回路
１６  水平バス
１７  増幅回路
１８  ブラッククランプ回路
１９  Ａ／Ｄ変換回路
２０  タイミング制御回路
２１〜２３  光学的黒画素
２４、２５  有効画素
３０、３０Ａ〜３０Ｃ  電位平均化ライン
３０Ｄ、５０Ｄ  コモンライン
３１  ホトダイオード
３２  バッファアンプ
３３  読み出しスイッチ素子
４０  リセット電位供給線
４１〜４５  リセットスイッチ素子
５０、５０Ａ〜５０Ｃ  行選択ライン
５１  行リセットライン
ＲＳＴ１  リセット信号
ＲＳ０、ＲＳ１  行選択信号
【図１】
0003827502.tif 000002
【図２】
0003827502.tif 000003
【図３】
0003827502.tif 000004
【図４】
0003827502.tif 000005
【図５】
0003827502.tif 000006
【図６】
0003827502.tif 000007
【図７】
0003827502.tif 000008
【図８】
0003827502.tif 000009
【図９】
0003827502.tif 000010
【図１０】
0003827502.tif 000011
【図１１】
0003827502.tif 000012