(57)【特許請求の範囲】
【請求項１】
点欠陥拡散モデルを使用し，シリコン基板の厚さをＴ１としてメッシュ生成を行った後，各製造工程の計算を行うことにより，半導体の製造プロセスをシミュレートする半導体プロセスシミュレーション方法において，
不純物拡散工程中に，酸化工程で発生する酸化増速拡散（ＯＥＤ），又は不純物イオン注入により格子間シリコン原子がシリコン基板中に導入されるダメージイオン注入工程の直後の拡散工程で発生する増速拡散（ＴＥＤ）を計算する際に，計算に使用する前記シリコン基板の厚さをＴ２（Ｔ１＜Ｔ２）としてメッシュ生成を行い，その後に計算を行う半導体プロセスシミュレーション方法。
【請求項２】
前記ＯＥＤ又はＴＥＤを計算する際に，計算に使用する前記シリコン基板の厚さをＴ２としてメッシュ生成を行い，その後に計算を行う工程において前記シリコン基板の厚さをＴ１としてメッシュ生成を行い，該当する各工程の計算を行う請求項１に記載の半導体プロセスシミュレーション方法。
【請求項３】
前記ＯＥＤ又はＴＥＤを計算する際に，計算に使用する前記シリコン基板の厚さをＴ２としてメッシュ生成を行い，その後に計算を行う工程において前記シリコン基板の厚さＴ１における格子間シリコン原子の勾配が所定の判定値以下になる場合，前記シリコン基板の厚さをＴ１としてメッシュ生成を行い，該当する各工程の計算を行う請求項２に記載の半導体プロセスシミュレーション方法。
【請求項４】
前記ＯＥＤ又はＴＥＤを計算する際に，計算に使用する前記シリコン基板の厚さをＴ２としてメッシュ生成を行い，その後に計算を行う工程において前記シリコン基板の厚さＴ１における格子間シリコン原子の勾配が所定の判定値以下になる場合であって，かつ，熱処理開始からの経過時間が所定の指定値以上であるとき，前記シリコン基板の厚さをＴ１としてメッシュ生成を行い，該当する各工程の計算を行う請求項３に記載の半導体プロセスシミュレーション方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は，半導体の製造プロセスをシミュレートする半導体プロセスシミュレーション方法に関し，より詳細には，点欠陥拡散モデルの計算中にシリコン基板の厚さを変えることにより，計算時間の低減を図った半導体プロセスシミュレーション方法に関する。
【０００２】
【従来の技術】
今日の半導体デバイス開発において，半導体プロセスシミュレーション装置は重要な位置を占めており，半導体デバイス開発者に広く利用されている。また，現在の半導体プロセスシミュレーション装置における半導体プロセスシミュレーション方法では，半導体の製造プロセス中の熱処理工程における不純物拡散現象を計算する際に，点欠陥拡散モデルを使用している。
【０００３】
この点欠陥拡散モデルは，シリコンの不純物拡散に格子間シリコン原子（Interstitial）や，シリコン原子空孔（Vacancy ）の挙動が影響しているとし，不純物原子・格子間シリコン原子・シリコン原子空孔の拡散方式を連立して解くものであり，本来、ＯＥＤ（酸化増速拡散，Oxidised Enhanced Diffusion ）や，ＴＥＤ（Transient Enhanced Diffusion）等の異常拡散現象を説明するために導入されたモデルである。このため，格子間シリコン原子やシリコン原子空孔の挙動があまり不純物拡散に影響しない条件では，格子間シリコン原子やシリコン原子空孔の濃度を平衡濃度として解く不純物拡散モデルの計算結果と一致する。したがって，全ての不純物拡散工程において，点欠陥拡散モデルを使用して計算することが可能である。
【０００４】
【発明が解決しようとする課題】
しかしながら，従来の半導体プロセスシミュレーション方法によれば，全ての不純物拡散工程において点欠陥拡散モデルを使用して計算すれば良いのであるが，点欠陥拡散モデルは，後述する理由のため，格子間シリコン原子やシリコン原子空孔の濃度を平衡濃度として計算する不純物拡散モデルと比較した場合に，計算のために必要なメモリ領域が大きくなるという問題点や，計算時間が長くなるという問題点があった。
【０００５】
第１に，格子間シリコン原子とシリコン原子空孔の濃度を平衡濃度として取り扱う不純物拡散モデルでは，不純物原子の拡散方程式だけを解けば良いが，点欠陥拡散モデルでは，不純物原子の拡散方程式だけでなく，格子間シリコン原子とシリコン原子空孔の拡散方程式を連立して解かなければならないため，計算時間が長くなる。
【０００６】
第２に，格子間シリコン原子の拡散係数が，一般的に，不純物原子やシリコン原子空孔の拡散係数よりも大きく，換言すれば，格子間シリコン原子の拡散する深さが不純物やシリコン原子空孔の拡散する深さよりも大きいため，不純物の拡散している深さよりもかなり基板の奥深くまで計算する必要があり，数値計算の際に解かなければならない行列が大きなものとなってしまい，計算時間が長くなる。また，大きな行列を計算するために，格子間シリコン原子とシリコン原子空孔の濃度を平衡濃度として取り扱う不純物拡散モデルと比較して，計算に必要なメモリ領域も大きなものになる。
【０００７】
さらに，従来，点欠陥拡散モデルを使用した場合には，メモリ領域が大きくなり，計算時間が長くなるため，同時に複数のプロセスシミュレーションの計算を行うマルチジョブに適さないという問題点もあった。
【０００８】
このため，従来の多くの半導体プロセスシミュレーション装置では，点欠陥拡散モデルに加えて，格子間シリコン原子やシリコン原子空孔の濃度を平衡濃度として計算する不純物拡散モデルも備えており，半導体プロセスシミュレーション装置の使用者が各工程のプロセス条件により拡散モデルを使い分けて使用しているのが現状である。
【０００９】
本発明は上記に鑑みてなされたものであって，計算に要するメモリ領域の大きさを節約し，かつ，計算時間の短縮を図ると共に，同時に複数のプロセスシミュレーションの計算を行うマルチジョブに適した半導体プロセスシミュレーション方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の目的を達成するために，請求項１に係る半導体プロセスシミュレーション方法は，点欠陥拡散モデルを使用し，シリコン基板の厚さをＴ１としてメッシュ生成を行った後，各製造工程の計算を行うことにより，半導体の製造プロセスをシミュレートする半導体プロセスシミュレーション方法において，不純物拡散工程中に，酸化工程で発生する酸化増速拡散（ＯＥＤ），又は不純物イオン注入により格子間シリコン原子がシリコン基板中に導入されるダメージイオン注入工程の直後の拡散工程で発生する増速拡散（ＴＥＤ）を計算する際に，計算に使用する前記シリコン基板の厚さをＴ２（Ｔ１＜Ｔ２）としてメッシュ生成を行い，その後に計算を行うものである。
【００１１】
また，請求項２に係る半導体プロセスシミュレーション方法は，請求項１記載の半導体プロセスシミュレーション方法において，前記ＯＥＤ又はＴＥＤを計算する際に，計算に使用する前記シリコン基板の厚さをＴ２としてメッシュ生成を行い，その後に計算を行う工程において前記シリコン基板の厚さをＴ１としてメッシュ生成を行い，該当する各工程の計算を行うものである。
【００１２】
また，請求項３に係る半導体プロセスシミュレーション方法は，請求項２記載の半導体プロセスシミュレーション方法において，前記ＯＥＤ又はＴＥＤを計算する際に，計算に使用する前記シリコン基板の厚さをＴ２としてメッシュ生成を行い，その後に計算を行う工程において前記シリコン基板の厚さＴ１における格子間シリコン原子の勾配が所定の判定値以下になる場合，前記シリコン基板の厚さをＴ１としてメッシュ生成を行い，該当する各工程の計算を行うものである。
【００１３】
また，請求項４係る半導体プロセスシミュレーション方法は，請求項３記載の半導体プロセスシミュレーション方法において，前記ＯＥＤ又はＴＥＤを計算する際に，計算に使用する前記シリコン基板の厚さをＴ２としてメッシュ生成を行い，その後に計算を行う工程において前記シリコン基板の厚さＴ１における格子間シリコン原子の勾配が所定の判定値以下になる場合であって，かつ，熱処理開始からの経過時間が所定の指定値以上であるとき，前記シリコン基板の厚さをＴ１としてメッシュ生成を行い，該当する各工程の計算を行うものである。
【００１５】
【発明の実施の形態】
以下，本発明の半導体プロセスシミュレーション方法について，〔本発明の概略〕，〔実施の形態１〕〜〔実施の形態５〕の順で，添付の図面を参照して詳細に説明する。
【００１６】
〔本発明の概略〕
本発明の半導体プロセスシミュレーション方法は，点欠陥拡散モデルを使用した半導体プロセスシミュレーション方法であって，半導体プロセスシミュレーションにおける不純物拡散工程中に，計算に使用する基板底の位置（換言すれば，基板の厚さ）を変化させることにより，メモリ領域の節約および計算時間の低減を図るようにしたものである。
【００１７】
先ず，図１〜図３を参照して，本発明の半導体プロセスシミュレーション方法の概略動作について説明する。ここで，図１に示すような状態まで，半導体プロセスのシミュレーションの計算が終了し，次の工程の計算が点欠陥拡散モデルを使用した拡散計算で，シリコン基板１０１の奥深くまでを計算する必要がある際に，計算上のシリコン基板１０１の底面１０５を，図２に示すように，当初の位置よりも深い位置の底面１０６に変更（図中の厚くする方向）して計算を行う。次に，シリコン基板１０１の奥深くまで計算する必要がなくなった時点で，図３に示すように，計算上のシリコン基板１０１の底面１０６を当初の底面１０５の位置に戻して，計算を続行する。なお，図において，１０２はポリシリコンゲート，１０３はゲート酸化膜，１０４は不純物層（注入層）を示す。
【００１８】
なお，実際の半導体プロセスにおいて使用するシリコン基板の厚さは，通常，約５００μｍであるが，半導体プロセスシミュレーションを行う際には，シリコン基板の厚さ全部を考慮して計算することは少ない。これは，ＭＯＳ等のデバイスが，シリコン基板の極表面に形成されるためであり，シミュレーションを行う際には，デバイスが形成される近傍で，計算結果に影響を与えると考えられる範囲を計算領域としている。
【００１９】
一方，不純物拡散に点欠陥拡散モデルを使用する場合には，格子間シリコン原子とシリコン原子空孔の濃度を平衡濃度として計算する不純物拡散モデルを使用する場合よりも，シリコン基板側に大きな計算領域が必要となる。以下に，イオン注入により格子間シリコン原子がシリコン基板中に導入された後に熱処理を行うＴＥＤの１次元シミュレーションを例として，その理由を説明する。
【００２０】
図４は，深さ方向のプロファイルを有する不純物Ａが既に導入されているシリコン基板に不純物Ｂがイオン注入され，不純物Ｂの注入プロファイルに従った格子間シリコン原子の高濃度領域がシリコンの表面付近に形成されていることを示している。なお，図４の深さプロファイルにおいて，４０１は不純物Ａ，４０２は不純物Ｂ，４０３は格子間シリコン原子，４０４はシリコン原子空孔，４０５はシリコン表面，４０６は計算上のシリコン基板の底面を示す。
【００２１】
図４の状態を熱処理にかけると，不純物Ａ，不純物Ｂ，格子間シリコン原子およびシリコン原子空孔がそれぞれ相互作用をしながら拡散する。図４の計算上のシリコン基板の底面４０６が十分深いところまで考慮されている場合には，図５に示すような計算結果が得られる。しかしながら，シリコン基板の底面が十分深いところまで考慮されずに計算が行われた場合には，図６に示すような計算結果となり，不純物は正常な計算結果（図５の計算結果）よりも基板の奥深くまで拡散していまう。
【００２２】
図４に示すように，局所的に平衡状態よりも過剰な格子間シリコン原子が存在する状態から熱処理を開始すると，過剰な格子間シリコン原子は，シリコン表面からの蒸発反応，シリコン基板奥方向への拡散，シリコン原子空孔との反応により，平衡濃度に徐々に近づいていく。この格子間シリコン原子が過剰に存在している状態から，平衡濃度へ近づく過程で発生する増速拡散がＴＥＤである。
【００２３】
以上では，局所的に過剰に存在する格子間シリコン原子が，シリコン表面からの蒸発反応，シリコン基板奥方向への拡散，シリコン原子空孔との反応により，平衡濃度に近づいていくことを述べた。この３つの反応のうち，シリコン基板奥方向への拡散がかなり計算結果に影響を与える。格子間シリコン原子の拡散係数は不純物やシリコン原子空孔の拡散係数に比較して大きいため，局所的に過剰な格子間シリコン原子は，不純物よりも先に基板奥へ拡散していく。実際の試料では，基板の厚さは約５００μｍであり，格子間シリコン原子が基板の内部に拡散していくと，格子間シリコン原子は基板の内部で希釈されて急速に平衡濃度に近づいていく。
【００２４】
ところが，シミュレーションの場合には，シリコン基板の底面が十分深いところまで考慮されていないと，基板の底方向へ拡散していった格子間シリコン原子は，計算領域（シリコン基板）内に滞ってしまい，平衡濃度よりも過剰の格子間シリコン原子が，広い領域で長時間存在してしまうことになる。
【００２５】
平衡濃度よりも過剰の格子間シリコン原子が広い領域で長時間存在すると，シリコン原子空孔も格子間シリコン原子との反応により，平衡濃度からシフトした値となり，結果として，不純物の拡散計算結果は，実際の現象を再現した正常な計算結果よりも，さらに基板奥へ拡散した計算結果となってしまう。
【００２６】
以上述べた状況をもう少し正確に述べると，計算上のシリコン基板の厚さが十分に厚くなくても，実際に存在しているはずのさらに奥深くの基板の効果を反映したような境界条件をシリコン基板底に設定することができれば良いのであるが，そのような境界条件は存在しない。そこで，通常のプロセスシミュレーション方法では，シリコン基板底の境界条件を反射境界として，計算上のシリコン基板の厚さを十分厚く考慮することによって，正常な計算結果が得られるようにしている。
【００２７】
以上が，点欠陥拡散モデルを使用して拡散を計算する場合に，不純物の拡散深さよりもかなり深いところまでシリコン基板を考慮しなければならない理由である。以上の例では，ＴＥＤを例にして説明したが，ＯＥＤ（酸化増速拡散）の場合も，シリコン／シリコン酸化膜界面からシリコン基板中へ格子間シリコン原子が注入されるために不純物の拡散深さよりもかなり深いところまでシリコン基板を考慮しなければないならないという事情は同じである。
【００２８】
また，最近では，点欠陥拡散モデルの計算精度をさらに向上するために，Dislocation Loopや，｛３１１｝クラスタと言った格子間シリコン原子及びシリコン原子空孔のトラップサイトとなるシリコン結晶中の欠陥を点欠陥拡散モデルに組み込むことが検討されて始めており，このような結晶欠陥が組み込まれた点欠陥モデルでは，格子間シリコン原子の基板方向への拡散を適正に見積もるために，計算するシリコン基板の厚さを十分に厚くしなければならないという点はさらに重要となってきている。
【００２９】
さらに，従来の半導体プロセスシミュレーション装置（半導体プロセスシミュレーション方法）では，図７のステップＳ７０１〜Ｓ７０４に示すように，シリコン基板の厚さを計算領域の宣言で設定し，該計算領域の宣言に基づいてメッシュを生成した後，各工程の計算を順次行っている。したがって，計算に考慮するシリコン基板の厚さは計算の最初にプロセスシミュレーションの命令コマンドで宣言すると固定されてしまうので，プロセスシミュレーションのフロー中のどこかで，点欠陥拡散モデルを使用してＴＥＤやＯＥＤを計算する場合には，最初に命令コマンドで宣言するシリコン基板の厚さを十分大きくしておかなければならない。ところが，計算に使用するシリコン基板の厚さが，不純物の拡散深さよりも十分深くなければならないのは，点欠陥拡散モデルを使用してＴＥＤやＯＥＤを計算するときだけであり，その他の工程でシリコン基板の奥深くまで計算するのは，無駄に大きな行列を計算していることになる。
【００３０】
〔実施の形態１〕
図８は，実施の形態１の半導体プロセスシミュレーション方法の概略フローチャートを示し，先ず，計算領域の宣言の際に，２つのシリコン基板厚さＴ１，Ｔ２（ここでは，Ｔ１＜Ｔ２）を宣言する（Ｓ８０１）。次に，シリコン基板を奥深くまで計算する必要がない計算の工程では，シリコン基板の厚さをＴ１としてメッシュ生成を行い（Ｓ８０２），該当する各工程の計算を行う（Ｓ８０３）。続いて，シリコン基板を奥深くまで計算する必要がある計算の工程では，シリコン基板の厚さをＴ２としてメッシュ生成（リメッシュ）を行い（Ｓ８０４），該当する工程の計算を行う（Ｓ８０５）。次に，シリコン基板を奥深くまで計算する必要がない計算の工程が続く場合には，シリコン基板の厚さをＴ１としてメッシュ生成（リメッシュ）を行い（Ｓ８０６），該当する各工程の計算を行う（Ｓ８０７，Ｓ８０８）。
【００３１】
これによって，シリコン基板を奥深くまで計算する必要がない計算の工程では，計算する行列の大きさを小さくすることができ，計算に使用するメモリ領域の節約と計算時間の短縮を実現することができる。換言すれば，計算に要するメモリ領域の大きさを節約し，かつ，計算時間の短縮を図ると共に，同時に複数のプロセスシミュレーションの計算を行うマルチジョブに適した半導体プロセスシミュレーション方法を提供することができる。
【００３２】
〔実施の形態２〕
図９は，実施の形態２の半導体プロセスシミュレーション方法の概略フローチャートを示す。実施の形態２では，点欠陥拡散モデルを使用してＯＥＤを計算する工程で，シリコン基板の厚さを大きくするものである。なお，基本的には図８で示した実施の形態１と同様であるため，共通のステップは同一の符号を付して説明を省略する。
【００３３】
先ず，計算領域の宣言の際に，２つのシリコン基板厚さＴ１，Ｔ２（ここでは，Ｔ１＜Ｔ２）を宣言しておき（Ｓ８０１），点欠陥拡散モデルを使用してＯＥＤを計算する工程（Ｓ９０１，Ｓ９０２）で，シリコン基板の厚さをＴ２としてメッシュ生成（リメッシュ）を行い，該当する工程の計算を行う。その他の工程では，シリコン基板の厚さをＴ１として計算する。
【００３４】
これによって，ＯＥＤ以外の工程は，計算する行列の大きさを小さくすることができ，計算に使用するメモリ領域の節約と計算時間の短縮を実現することができる。換言すれば，計算に要するメモリ領域の大きさを節約し，かつ，計算時間の短縮を図ると共に，同時に複数のプロセスシミュレーションの計算を行うマルチジョブに適した半導体プロセスシミュレーション方法を提供することができる。
【００３５】
〔実施の形態３〕
図１０は，実施の形態３の半導体プロセスシミュレーション方法の概略フローチャートを示す。実施の形態３では，点欠陥拡散モデルを使用して，イオン注入ダメージによるＴＥＤを計算する工程で，シリコン基板の厚さを大きくするものである。なお，基本的には図８で示した実施の形態１と同様であるため，共通のステップは同一の符号を付して説明を省略する。
【００３６】
先ず，計算領域の宣言の際に，２つのシリコン基板厚さＴ１，Ｔ２（ここでは，Ｔ１＜Ｔ２）を宣言しておき（Ｓ８０１），点欠陥拡散モデルを使用してイオン注入ダメージによるＴＥＤを計算する工程（Ｓ１００１，Ｓ１００２）で，シリコン基板の厚さをＴ２としてメッシュ生成（リメッシュ）を行い，該当する工程の計算を行う。その他の工程では，シリコン基板の厚さをＴ１として計算する。
【００３７】
これによって，ＴＥＤ以外の工程は，計算する行列の大きさを小さくすることができ，計算に使用するメモリ領域の節約と計算時間の短縮を実現することができる。換言すれば，計算に要するメモリ領域の大きさを節約し，かつ，計算時間の短縮を図ると共に，同時に複数のプロセスシミュレーションの計算を行うマルチジョブに適した半導体プロセスシミュレーション方法を提供することができる。
【００３８】
〔実施の形態４〕
図１１は，実施の形態４の半導体プロセスシミュレーション方法の概略フローチャートを示す。実施の形態４では，シリコン基板の厚さをＴ２としたＯＥＤあるいはＴＥＤの工程の最中であっても，最初のシリコン基板の厚さの位置Ｔ１における格子間シリコン原子の勾配が判定値ｓ以下になった時点で，シリコン基板の厚さをＴ１としてリメッシュして計算を続行するものである。なお，基本的には図８で示した実施の形態１と同様であるため，共通のステップは同一の符号を付して説明を省略する。
【００３９】
先ず，計算領域の宣言の際に，２つのシリコン基板厚さＴ１，Ｔ２（ここでは，Ｔ１＜Ｔ２）を宣言し，同時に判定に使用する判定値ｓを宣言する（Ｓ１１０１）。次に，シリコン基板を奥深くまで計算する必要がない計算の工程では，シリコン基板の厚さをＴ１としてメッシュ生成を行い（Ｓ８０２），該当する各工程の計算を行う（Ｓ８０３）。
【００４０】
続いて，ＯＥＤあるいはＴＥＤの工程（Ｓ１１０２〜Ｓ１１０６）で，シリコン基板の厚さをＴ２としてメッシュ生成（リメッシュ）を行い（Ｓ１１０２），該当する工程の計算を開始し（Ｓ１１０３），最初のシリコン基板の厚さの位置Ｔ１における格子間シリコン原子の勾配が判定値ｓ以下になった時点で（Ｓ１１０４），シリコン基板の厚さをＴ１としてメッシュ生成（リメッシュ）を行い（Ｓ１１０５），該当する工程の計算を続行する（Ｓ１１０６）。
【００４１】
その後，シリコン基板の厚さがＴ１の状態で，継続して他の各工程の計算を行う（Ｓ８０７，Ｓ８０８）。ただし，ここでは，既にシリコン基板の厚さがＴ１でリメッシュされているので，実施の形態１のステップＳ８０６に相当するステップが省略されている。
【００４２】
ここで，ＯＥＤあるいはＴＥＤの工程の最中でも，深さ位置Ｔ１での格子間シリコン原子の勾配が判定値ｓ以下になった時点で，シリコン基板の厚さをＴ１とすることができる理由について説明する。なお，ここでは，ＴＥＤ計算を例として説明する。
【００４３】
ＴＥＤ計算の格子間シリコン原子の初期状態は，図１２のように，シリコンの表面近くに平衡濃度よりも過剰の格子間シリコン原子が存在している。なお，図において，１２０１は格子間シリコン原子，１２０２はシリコン表面，１２０３は計算上のシリコン基板の底面（Ｔ１），１２０４は計算上のシリコン基板の底面（Ｔ２）を示す。
【００４４】
図１２の状態から熱処理が開始すると，格子間シリコン原子は，シリコン表面からの蒸発反応，シリコン基板奥方向への拡散，シリコン原子空孔との反応により，平衡濃度に近づいていく。格子間シリコン原子の拡散係数が大きいため，格子間シリコン原子は基板の奥方向へ急速に拡散していき，熱処理開始から時間ｔ１経過後には，図１３のように状態になる。図１３の状態では，まだ深さＴ１よりも深い領域に格子間シリコン原子は拡散している最中である。
【００４５】
さらに時間が経過したｔ２後には，図１４のような状態になり，深さＴ１の位置での格子間シリコン原子の濃度傾きは殆どなくなる。図１４のような状態になってしまうと，深さＴ１の位置での格子間シリコン原子の濃度の傾きは殆どなくなってしまうため，深さＴ１の位置での格子間シリコン原子の拡散による流れは殆どなくなり，深さＴ１よりも深い位置での，格子間シリコン原子の挙動が計算全体に影響を与えることはなくなってしまう。これ以降の時間経過後の格子間シリコン原子の濃度分布は，殆どシリコン表面からの蒸発反応とシリコン原子空孔との反応によって決まり，深さＴ１の位置よりも深い位置でのシリコン基板は考慮しなくても不純物拡散には殆ど影響しないことになる。
【００４６】
以上の理由により，深さ位置Ｔ１での格子間シリコン原子の濃度勾配が殆どゼロであると判定する判定値ｓ以下になった時点で，シリコン基板の厚さをＴ１とすることが可能となる。なお，ここではＴＥＤを例としたが，ＯＥＤの計算の場合も同様である。
【００４７】
以上の説明で述べた通り，実施の形態４の半導体プロセスシミュレーション方法では，深さ位置Ｔ１での格子間シリコン原子の濃度勾配が殆どゼロであると判定する判定値ｓ以下になった時刻以降の計算では，シリコン基板の厚さをＴ１とすることができる。したがって，計算する行列の大きさを小さくすることができ，計算に使用するメモリ領域の節約と計算時間の短縮を実現することができる。
【００４８】
〔実施の形態５〕
図１５は，実施の形態５の半導体プロセスシミュレーション方法の概略フローチャートを示す。実施の形態５では，深さ位置Ｔ１での格子間シリコン原子の勾配が判定値ｓより小さくても，熱処理開始からの経過時間が時間経過の指定値ｔよりも小さい場合には，シリコン基板の厚さをＴ１とせず，シリコン基板の厚さをＴ２として計算するものである。なお，基本的には図８で示した実施の形態１と同様であるため，共通のステップは同一の符号を付して説明を省略する。
【００４９】
先ず，計算領域の宣言の際に，２つのシリコン基板厚さＴ１，Ｔ２（ここでは，Ｔ１＜Ｔ２）を宣言し，同時に判定に使用する判定値ｓ及び指定値ｔを宣言する（Ｓ１５０１）。次に，シリコン基板を奥深くまで計算する必要がない計算の工程では，シリコン基板の厚さをＴ１としてメッシュ生成を行い（Ｓ８０２），該当する各工程の計算を行う（Ｓ８０３）。
【００５０】
続いて，ＯＥＤあるいはＴＥＤの工程（Ｓ１５０２〜Ｓ１５０７）で，シリコン基板の厚さをＴ２としてメッシュ生成（リメッシュ）を行い（Ｓ１５０２），該当する工程の計算を開始し（Ｓ１５０３），最初のシリコン基板の厚さの位置Ｔ１における格子間シリコン原子の勾配が判定値ｓ以下になった時点で（Ｓ１５０４），熱処理開始からの経過時間が時間経過の指定値ｔよりも小さくなければ（Ｓ１５０５：Ｎｏ），シリコン基板の厚さをＴ１としてメッシュ生成（リメッシュ）を行い（Ｓ１５０６），該当する工程の計算を続行する（Ｓ１５０７）。一方，熱処理開始からの経過時間が時間経過の指定値ｔよりも小さい場合（Ｓ１５０５：Ｙｅｓ），ステップＳ１５０３へ戻る。
【００５１】
以上のような処理を行うのは，以下のような理由による。実施の形態４で示した図１３及び図１４の間には，図１６に示すような状態が存在する。なお，図中の符号は図１３及び図１４と共通である。
【００５２】
シミュレーションをする際に，図１６のような状態が計算の途中経過で表れるかどうかは，計算の時間ステップに依存しているが，図１６のような状態が途中経過で表れた場合に，経過時間の指定値ｔによる判断をしなければ，シリコン基板の厚さをＴ１としてしまい，誤ったプロセスシミュレーション（誤動作）を実行してしまう。
【００５３】
以上述べたように，実施の形態５によれば，実施の形態４の効果に加えて，深さ位置Ｔ１での格子間シリコン原子の勾配が判定値ｓより小さくても，熱処理の経過時間が時間経過の指定値ｔよりも小さい場合には，シリコン基板の厚さをＴ１とせず，シリコン基板の厚さをＴ２として計算を継続するという判定を取り入れることにより，シリコン基板の厚さをＴ２からＴ１に変える際の誤動作を防止することができる。
【００５４】
【発明の効果】
以上説明したように，本発明の半導体プロセスシミュレーション方法（請求項１）は，点欠陥拡散モデルを使用し，シリコン基板の厚さをＴ１としてメッシュ生成を行った後，各製造工程の計算を行うことにより，半導体の製造プロセスをシミュレートする半導体プロセスシミュレーション方法において，不純物拡散工程中に，酸化工程で発生する酸化増速拡散（ＯＥＤ），又は不純物イオン注入により格子間シリコン原子がシリコン基板中に導入されるダメージイオン注入工程の直後の拡散工程で発生する増速拡散（ＴＥＤ）を計算する際に，計算に使用する前記シリコン基板の厚さをＴ２（Ｔ１＜Ｔ２）としてメッシュ生成を行い，その後に計算を行うため，前記ＯＥＤ又はＴＥＤを計算する必要がある工程になった場合だけ，シリコン基板の厚さを厚くすることができ，その他の工程では，計算する行列の大きさを小さくすることができる。換言すれば，計算に要するメモリ領域の大きさを節約し，かつ，計算時間の短縮を図ると共に，同時に複数のプロセスシミュレーションの計算を行うマルチジョブに適した半導体プロセスシミュレーション方法を提供することができる。
【００５５】
また，請求項２に係る半導体プロセスシミュレーション方法は，前記ＯＥＤ又はＴＥＤを計算する際に，計算に使用する前記シリコン基板の厚さをＴ２としてメッシュ生成を行い，その後に計算を行う工程において前記シリコン基板の厚さをＴ１としてメッシュ生成を行い，該当する各工程の計算を行うため，前記ＯＥＤ又はＴＥＤを計算する必要がなくなった場合，シリコン基板の厚さを再び薄くすることができ，計算する行列の大きさを小さくすることができる。換言すれば，計算に要するメモリ領域の大きさを節約し，かつ，計算時間の短縮を図ると共に，同時に複数のプロセスシミュレーションの計算を行うマルチジョブに適した半導体プロセスシミュレーション方法を提供することができる。
【００５６】
また，請求項３に係る半導体プロセスシミュレーション方法は，前記ＯＥＤ又はＴＥＤを計算する際に，計算に使用する前記シリコン基板の厚さをＴ２としてメッシュ生成を行い，その後に計算を行う工程において前記シリコン基板の厚さＴ１における格子間シリコン原子の勾配が所定の判定値以下になる場合，前記シリコン基板の厚さをＴ１としてメッシュ生成を行い，該当する各工程の計算を行うため，さらに，効率良く計算する行列の大きさを小さくすることができ，計算に使用するメモリ領域の節約と計算時間の短縮を実現することができる。
【００５７】
また，請求項４に係る半導体プロセスシミュレーション方法は，前記ＯＥＤ又はＴＥＤを計算する際に，計算に使用する前記シリコン基板の厚さをＴ２としてメッシュ生成を行い，その後に計算を行う工程において前記シリコン基板の厚さＴ１における格子間シリコン原子の勾配が所定の判定値以下になる場合であって，かつ，熱処理開始からの経過時間が所定の指定値以上であるとき，前記シリコン基板の厚さをＴ１としてメッシュ生成を行い，該当する各工程の計算を行うため，プロセスシミュレーションの工程における誤動作を防止することができる。
【図面の簡単な説明】
【図１】本発明の半導体プロセスシミュレーション方法の概略動作を示す説明図である。
【図２】本発明の半導体プロセスシミュレーション方法の概略動作を示す説明図である。
【図３】本発明の半導体プロセスシミュレーション方法の概略動作を示す説明図である。
【図４】イオン注入直後の深さプロファイルを示す説明図である。
【図５】計算上のシリコン基板の厚さを十分にとった場合のダメージ注入後の熱拡散計算結果（深さプロファイル）を示す説明図である。
【図６】計算上のシリコン基板の厚さを十分にとらなかった場合のダメージ注入後の熱拡散計算結果（深さプロファイル）を示す説明図である。
【図７】従来の半導体プロセスシミュレーション方法の処理を示すフローチャートである。
【図８】実施の形態１の半導体プロセスシミュレーション方法の概略フローチャートである。
【図９】実施の形態２の半導体プロセスシミュレーション方法の概略フローチャートである。
【図１０】実施の形態３の半導体プロセスシミュレーション方法の概略フローチャートである。
【図１１】実施の形態４の半導体プロセスシミュレーション方法の概略フローチャートである。
【図１２】ＴＥＤ計算の格子間シリコン原子の初期状態を示す説明図である。
【図１３】ＴＥＤ計算の格子間シリコン原子のｔ１時間経過後の状態を示す説明図である。
【図１４】ＴＥＤ計算の格子間シリコン原子のｔ２時間経過後の状態を示す説明図である。
【図１５】実施の形態５の半導体プロセスシミュレーション方法の概略フローチャートである。
【図１６】ＴＥＤ計算の格子間シリコン原子の状態（図１３と図１４の間の状態）を示す説明図である。
【符号の説明】
１０１  シリコン基板
１０２  ポリシリコンゲート
１０３  ゲート酸化膜
１０４  不純物層（注入層）
１０５  当初の計算上のシリコン基板の底面
１０６  計算上のシリコン基板を厚くした後の計算上のシリコン基板の底面
【図１】
0003853944.tif 000002
【図２】
0003853944.tif 000003
【図３】
0003853944.tif 000004
【図４】
0003853944.tif 000005
【図５】
0003853944.tif 000006
【図６】
0003853944.tif 000007
【図７】
0003853944.tif 000008
【図８】
0003853944.tif 000009
【図９】
0003853944.tif 000010
【図１０】
0003853944.tif 000011
【図１１】
0003853944.tif 000012
【図１２】
0003853944.tif 000013
【図１３】
0003853944.tif 000014
【図１４】
0003853944.tif 000015
【図１５】
0003853944.tif 000016
【図１６】
0003853944.tif 000017