(57)【特許請求の範囲】
【請求項１】
直流電力を交流電力に変換するインバータ回路において、
上アーム及び下アームに前記直流電力を供給する直流電源の短絡電流を検出して、前記上アーム及び前記下アームに入力される前記直流電力を前記交流電力に変換するための制御信号を遮断する制御回路と、
前記上アームを構成する上スイッチ素子の各上制御端子と各相の出力端子との間にそれぞれ接続される上容量素子と、
前記下アームを構成する下スイッチ素子の各下制御端子と共通グランドとの間にそれぞれ接続される下容量素子と、
前記下容量素子に直列接続されて、前記制御信号が遮断された場合に前記下アームの発振を抑制する抵抗と、
を有することを特徴とするインバータ回路。
【請求項２】
前記制御回路は前記短絡電流を検出しない場合、前記制御信号を前記上スイッチ素子及び前記下スイッチ素子を駆動する電圧に変換して出力することを特徴とする請求項１記載のインバータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は直流電力を交流電力に変換するインバータ回路に関し、制御信号の遮断時における発振を防止するインバータ回路に関する。
【０００２】
【従来の技術】
電力変換を行うインバータ回路は、複数の半導体スイッチの組み合わせからなり、この半導体スイッチを順次オン・オフさせることで直流電圧を任意の周波数と任意の電圧に変換する。この半導体スイッチとして絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴと記載）を使用したものがある。
【０００３】
ＩＧＢＴは、高速による制御性能の改善、また、低飽和電圧による低損失化に貢献している。その一方で、高速スイッチングによって発生する電磁ノイズ（伝導ノイズと放射ノイズを含む）が、コンピュータなどの電子機器を誤動作させる問題が起きている。電磁ノイズは、ＩＧＢＴのターンオン時における還流ダイオードの逆回復期間や、ＩＧＢＴのターンオフ時の電流減衰帰還での電圧や電流の変化率（ｄｖ／ｄｔ、ｄｉ／ｄｔ）に伴う高周波電流に大きく起因する。このため、例えば、ＩＧＢＴのゲートとエミッタとの間にコンデンサを接続した特開平２０００−２２５１３号公報、特開平９−５１０６８号公報に示すような回路がある。
【０００４】
図３は、従来のインバータ回路を示す回路図である。従来のインバータ回路は、ＩＧＢＴであるトランジスタＴｒ７〜Ｔｒ１２と、コンデンサＣ９〜Ｃ１４と、フリーホイールダイオードＤ７〜Ｄ１２と、制御回路３０〜３５とから構成される。トランジスタＴｒ７〜Ｔｒ１２のゲートには制御回路３０〜３５が挿入され、ゲートとエミッタの間にはコンデンサＣ９〜Ｃ１４が接続されている。また、トランジスタＴｒ７〜Ｔｒ１２のコレクタとエミッタの間にはフリーホイールダイオードＤ７〜Ｄ１２が接続されている。
【０００５】
図３に示すＶｉｎＵ端子、ＶｉｎＶ端子、ＶｉｎＷ端子、ＶｉｎＸ端子、ＶｉｎＹ端子、ＶｉｎＺ端子に、制御信号が順次入力される。図示しない直流電源の高電位側は、Ｐ端子に入力され、低電位側はＮ端子に入力される。直流電源の電圧は、制御信号によって任意の周波数に変換されて負荷が接続されるＵ端子、Ｖ端子、Ｗ端子に出力される。
【０００６】
ところで、ＶｉｎＵ端子と、ＶｉｎＸ端子とに同時に制御信号が入力された場合、トランジスタＴｒ７、Ｔｒ１０は同時にオンし、Ｐ端子−Ｎ端子間に短絡電流が流れる。下アームを構成するトランジスタＴｒ１０〜Ｔｒ１２のエミッタは、共通グランドとなっているため、トランジスタＴｒ１０に流れた短絡電流は、他のトランジスタＴｒ１１、Ｔｒ１２のエミッタがつながる電位を経由して、Ｎ端子へと流れる。
【０００７】
制御回路３０、３３はこの短絡電流を検出し、入力した制御信号の出力を遮断する。この遮断によって、トランジスタＴｒ７、Ｔｒ１０はオフ状態となり、Ｐ端子、Ｎ端子間の短絡電流の流れを遮断する。
【０００８】
【発明が解決しようとする課題】
このように、下アームに流れる短絡電流は、下アームの共通グランドをバイパスして直流電源の低電圧側に流れてしまうため、共通グランドの電位が不安定となり、下アームのスイッチング素子が発振し、制御信号の遮断後も負荷出力端子に電圧が出力されてしまうという問題点があった。
【０００９】
本発明はこのような点に鑑みてなされたものであり、直流電源の短絡によって、制御回路が制御信号を遮断しても安定して停止するインバータ回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明では上記問題を解決するために、直流電力を交流電力に変換するインバータ回路において、上アーム及び下アームに前記直流電力を供給する直流電源の短絡電流を検出して、前記上アーム及び前記下アームに入力される前記直流電力を前記交流電力に変換するための制御信号を遮断する制御回路と、前記上アームを構成する上スイッチ素子の各上制御端子と各相の出力端子との間にそれぞれ接続される上容量素子と、前記下アームを構成する下スイッチ素子の各下制御端子と共通グランドとの間にそれぞれ接続される下容量素子と、前記下容量素子に直列接続されて、前記制御信号が遮断された場合に前記下アームの発振を抑制する抵抗と、を有することを特徴とするインバータ回路が提供される。
【００１１】
このようなインバータ回路では、直流電源の短絡電流によって制御回路が制御信号を遮断しても、下アームに接続される抵抗によって発振が起こる条件が回避され下アームは発振しない。
【００１２】
【発明の実施の形態】
以下、本発明のインバータ回路の実施の形態を、３相インバータ回路に適用した場合を例に図面を参照して詳細に説明する。
【００１３】
図１は本発明の３相インバータ回路を示す回路図である。
図に示す３相インバータ回路は、制御回路１０〜１２、ＩＧＢＴであるトランジスタＴｒ１〜Ｔｒ３、コンデンサＣ１〜Ｃ３、フリーホイールダイオードＤ１〜Ｄ３からなる上アームと、制御回路１３〜１５、ＩＧＢＴであるＴｒ４〜Ｔｒ６、コンデンサＣ４〜Ｃ６、フリーホイールダイオードＤ４〜Ｄ６からなる下アームとから構成される。
【００１４】
まず、上アームについて説明する。
トランジスタＴｒ１のゲートには、制御回路１０が接続され、トランジスタＴｒ１のゲートとエミッタの間には、コンデンサＣ１が接続される。また、トランジスタＴｒ１のコレクタとエミッタの間には、フリーホイールダイオードＤ１が接続される。フリーホイールダイオードＤ１のカソードは、コレクタに、アノードはエミッタに接続される。
【００１５】
制御回路１０は、ＶｃｃＵ端子に電圧を供給されることによって、ＶｉｎＵ端子から入力される制御信号を、トランジスタＴｒ１のゲート駆動電圧に変換して出力する。また、制御回路１０は、トランジスタＴｒ１に過電流が流れたことを検出して、制御信号の出力を遮断する。ＧＮＤＵ端子は、ＶｃｃＵ端子、ＶｉｎＵ端子に対するグランドである。
【００１６】
コンデンサＣ１は、トランジスタＴｒ１のゲートに入力される制御信号の切り換えの際、充放電をする。この充放電によって、制御信号の切り換え時間が延び、ｄｖ／ｄｔや、ｄｉ／ｄｔを緩和し、電磁ノイズを緩和する。
【００１７】
ＶｉｎＵ端子に入力される制御信号は、制御回路１０によってトランジスタＴｒ１のゲートを駆動できる電圧に変換され、トランジスタＴｒ１のゲートに入力される。トランジスタＴｒ１は、ゲートに入力される制御信号に応じてコレクタ、エミッタ間をオン・オフさせる。このオン・オフによってＰ端子に入力されている直流電源Ｅの電圧がＵ端子に生じる。
【００１８】
トランジスタＴｒ２は、ゲートに制御回路１１が接続され、ゲートとエミッタの間にコンデンサＣ２が接続される。また、コレクタとエミッタの間にフリーホイールダイオードＤ２が接続される。また、Ｐ端子とトランジスタＴｒ２のコレクタは接続されている。
【００１９】
ＶｉｎＶ端子に入力される制御信号は、制御回路１１によってトランジスタＴｒ２のゲートを駆動できる電圧に変換され、トランジスタＴｒ２のゲートに入力される。トランジスタＴｒ２は、ゲートに入力される制御信号に応じて、コレクタ、エミッタ間をオン・オフさせる。このオン・オフによってＰ端子に入力されている直流電源Ｅの電圧がＶ端子に生じる。
【００２０】
また、トランジスタＴｒ３は、ゲートに制御回路１２が接続され、ゲートとエミッタの間にコンデンサＣ３が接続される。また、コレクタとエミッタの間にフリーホイールダイオードＤ３が接続される。また、Ｐ端子とトランジスタＴｒ３のコレクタは接続されている。
【００２１】
ＶｉｎＷ端子に入力される制御信号は、制御回路１２によってトランジスタＴｒ３のゲートを駆動できる電圧に変換され、トランジスタＴｒ３のゲートに入力される。トランジスタＴｒ３は、ゲートに入力される制御信号に応じて、コレクタ、エミッタ間をオン・オフさせる。このオン・オフによってＰ端子に入力されている直流電源Ｅの電圧がＷ端子に生じる。
【００２２】
次に、下アームについて説明する。
トランジスタＴｒ４のゲートには、制御回路１３が接続され、トランジスタＴｒ４のゲートとエミッタの間には、コンデンサＣ４と、抵抗Ｒ１が直列に接続される。また、トランジスタＴｒ４のコレクタとエミッタの間にフリーホイールダイオードＤ４が接続される。フリーホイールダイオードＤ４のカソードは、コレクタに、アノードはエミッタに接続される。また、トランジスタＴｒ４のコレクタは、Ｕ端子に接続され、エミッタはＮ端子に接続される。
【００２３】
制御回路１３は、Ｖｃｃ端子に電圧を供給されることによって、ＶｉｎＸ端子から入力される制御信号を、トランジスタＴｒ４のゲート駆動電圧に変換して出力する。また、制御回路１３は、トランジスタＴｒ４に過電流が流れたことを検出して、制御信号の出力を遮断する。ＧＮＤ端子は、Ｖｃｃ端子、ＶｉｎＸ端子に対するグランドである。また、ＧＮＤ端子は、トランジスタＴｒ５、Ｔｒ６のエミッタに接続され、ＶｉｎＹ端子、ＶｉｎＺ端子に対する共通グランドである。
【００２４】
コンデンサＣ４は、トランジスタＴｒ４に入力される制御信号の切り換えの際、充放電する。この充放電によって、制御信号の切り換え時間が延び、ｄｖ／ｄｔや、ｄｉ／ｄｔを緩和し、電磁ノイズを緩和する。コンデンサＣ４に直列に接続された抵抗Ｒ１は、トランジスタＴｒ４に過電流が流れ、制御信号の入力が遮断された場合、トランジスタＴｒ４のコレクタ電流が発振をするのを抑制するための抵抗である。
【００２５】
ＶｉｎＸ端子に入力される制御信号は、制御回路１３によって、トランジスタＴｒ４のゲートを駆動できる電圧に変換され、トランジスタＴｒ４のゲートに入力される。トランジスタＴｒ４は、ゲートに入力される制御信号に応じて、コレクタ、エミッタ間をオン・オフさせる。このオン・オフによってＮ端子に入力されている直流電源Ｅの電圧（０Ｖ）がＵ端子に生じる。
【００２６】
トランジスタＴｒ５は、ゲートに制御回路１４が接続され、また、ゲートとエミッタの間に、直列接続された抵抗Ｒ２とコンデンサＣ５が接続される。また、コレクタとエミッタの間にフリーホイールダイオードＤ５が接続される。また、コレクタはＶ端子に接続され、エミッタはＮ端子に接続される。
【００２７】
ＶｉｎＹ端子に入力される制御信号は、制御回路１４によって、トランジスタＴｒ５のゲートを駆動できる電圧に変換され、トランジスタＴｒ５のゲートに入力される。トランジスタＴｒ５は、ゲートに入力される制御信号に応じて、コレクタ、エミッタ間をオン・オフさせる。このオン・オフによって、Ｎ端子に入力されている直流電源Ｅの電圧がＶ端子に生じる。
【００２８】
トランジスタＴｒ６は、ゲートに制御回路１５が接続され、また、ゲートとエミッタの間に、直列接続された抵抗Ｒ３とコンデンサＣ６が接続される。また、コレクタとエミッタの間にフリーホイールダイオードＤ６が並列接続される。また、コレクタはＷ端子に接続され、エミッタはＮ端子に接続される。
【００２９】
ＶｉｎＺ端子に入力される制御信号は、制御回路１５によって、トランジスタＴｒ６のゲートを駆動できる電圧に変換され、トランジスタＴｒ６のゲートに入力される。トランジスタＴｒ６は、ゲートに入力される制御信号に応じて、コレクタ、エミッタ間をオン・オフさせる。このオン・オフによってＮ端子に入力されている直流電源Ｅの電圧がＷ端子に生じる。
【００３０】
すなわち、上アームのＶｉｎＵ端子、ＶｉｎＶ端子、ＶｉｎＷ端子、下アームのＶｉｎＸ端子、ＶｉｎＹ端子、ＶｉｎＺ端子に入力する制御信号の電圧を順次切り換えることによって、任意の周波数で直流電源Ｅの電圧をＵ端子、Ｖ端子、Ｗ端子から出力する。
【００３１】
ここで、例えば、上アームのＶｉｎＵ端子と、下アームのＶｉｎＸ端子に制御信号が同時に入力された場合は、Ｐ端子、Ｎ端子間には直流電源Ｅの短絡電流が流れる。短絡電流は、Ｐ端子から、トランジスタＴｒ１のコレクタ−エミッタ間と、トランジスタＴｒ４のコレクタ−エミッタ間に流れる。トランジスタＴｒ４のエミッタを流れた短絡電流は、トランジスタＴｒ４〜Ｔｒ６の共通グランドをバイパスして端子Ｎに流れるが、トランジスタＴｒ４のゲート、エミッタ間に直列接続されるコンデンサＣ４と抵抗Ｒ１によって発振が抑えられる。
【００３２】
ここで、発振を抑えられる原理について説明する。
図２に下アームの１相分の等価回路図を示す。下アームの１相分の等価回路は、制御回路２０と、プリント基板の配線パターン及びプリント基板とＩＧＢＴを接続するアルミワイヤのインダクタＬ１、Ｌ２と、プリント基板の配線パターン及びプリント基板とＩＧＢＴを接続するアルミワイヤの抵抗Ｒ４、Ｒ５と、ＩＧＢＴのゲート−エミッタ間の入力容量であるコンデンサＣ７と、ｄｖ／ｄｔ低減用のコンデンサＣ８とからなる。
【００３３】
ここで、インダクタＬ１、Ｌ２のインダクタンス値をＬ1、Ｌ2、抵抗Ｒ４、Ｒ５の抵抗値をＲ1、Ｒ2、コンデンサＣ７とＣ８の容量値をＣ1、Ｃ2とする。  発振が起こる条件式は、Ｒ2＜（４Ｌ／Ｃ）である。ここで、Ｒ＝Ｒ1＋Ｒ2、Ｌ＝Ｌ1＋Ｌ2、Ｃ＝Ｃ1＋Ｃ2である。
【００３４】
発振を防止するには、発振が起こる条件式において、Ｒを大きく、Ｌを小さく、Ｃを大きくすればよい。Ｌを小さくするには、プリント基板の配線を短く、太くする必要があり、構造上の制約から難しい。Ｃを大きくするには、Ｃ1を大きくするか、Ｃ2を大きくする必要があるが、Ｃ1は、ＩＧＢＴの内部構造を変更する必要があり、また、Ｃ2を大きくするとスイッチング損失が増加し、好ましくない。Ｒ1、Ｒ2を大きくすると、同時にＬ1、Ｌ2が大きくなるため望ましくない。よって、図２のＣ８に直列に抵抗を挿入することによって発振を抑える。
【００３５】
すなわち、制御回路１０、１３が短絡電流を検出して短絡電流を遮断した後、インバータ回路は発振することがないので、安定して制御信号を遮断することができる。
【００３６】
ところで、上記説明ではＶｉｎＵ端子と、ＶｉｎＸ端子に制御信号が同時入力された場合について説明したが、上アームのあるトランジスタと、下アームのあるトランジスタが同時にオン状態になり直流電源Ｅの短絡電流が流れる場合の組み合わせにおいても同様に、安定して制御信号を遮断することができる。
【００３７】
以上の３相インバータ回路において、制御回路１０〜１５はディスクリート部品で構成してもよく、また、すべての機能をＩＣ化してもよい。
また、スイッチング素子はＩＧＢＴに限るものではなく、ＭＯＳＦＥＴなどの自己消弧型素子を用いてもよい。
【００３８】
【発明の効果】
以上説明したように、本発明では、下制御端子と共通グランドとの間に下容量素子と抵抗とを接続したので、制御回路によって直流電源の短絡電流が検出され、制御信号が遮断されても、下アームの共通グランドに流れる短絡電流によって生じる発振を防止でき、インバータ回路を安定して停止することができる。
【図面の簡単な説明】
【図１】本発明の３相インバータ回路を示す回路図である。
【図２】下アームの１相分の等価回路図を示す。
【図３】従来のインバータ回路を示す回路図である。
【符号の説明】
１０〜１５、２０、３０〜３５  制御回路
Ｔｒ１〜Ｔｒ１２  トランジスタ
Ｒ１〜Ｒ５  抵抗
Ｃ１〜Ｃ１４  コンデンサ
Ｌ１〜Ｌ２  インダクタ
【図１】
0003791393.tif 000002
【図２】
0003791393.tif 000003
【図３】
0003791393.tif 000004