(57)【特許請求の範囲】
【請求項１】
制御電極及び出力電極を有する第１，第２のトランジスタを含み、一方のトランジスタの出力電極を他方のトランジスタの制御電極に互いに接続した正帰還構成の増幅手段と、前記第１，第２のトランジスタの出力電極間に接続されたインダクタと可変容量素子を含むタンク手段とを有し、前記可変容量素子に供給される制御電圧が小さくなるに従って発振周波数が低くなるように制御され、位相雑音が最も低いときの発振周波数を基準周波数として、前記基準周波数よりも低い周波数範囲で発振する発振手段と、
前記増幅手段に供給する動作電流量を前記制御電圧に応じて変化させ、前記発振手段の発振周波数が低い領域では前記増幅手段に供給する動作電流量を大きくするよう制御する可変電流源手段と、を具備したことを特徴とする電圧制御発振器。
【請求項２】
前記可変電流源手段は、バイアス電圧によって動作し一定の電流を流す第１の能動素子と、前記第１の能動素子に並列に接続され前記制御電圧が所定の閾値以下になると動作して前記制御電圧の低下とともに増加する電流が流れる第２の能動素子と、前記第１の能動素子及び前記第２の能動素からの電流量に比例した電流を前記増幅手段の動作電流として供給するカレントミラー手段とからなり、
前記発振周波数が高い場合には、前記第１の能動素子を流れる電流のみを前記カレントミラー手段を介して前記増幅手段に供給し、前記発振周波数が低い場合には、前記第１の能動素子および前記第２の能動素子を流れる電流を合成し前記カレントミラー手段を介して前記増幅手段に供給することを特徴とする請求項１記載の電圧制御発振器。
【請求項３】
制御電極及び出力電極を有する第１，第２のトランジスタを含み、一方のトランジスタの出力電極を他方のトランジスタの制御電極に互いに接続した正帰還構成の増幅手段と、前記第１，第２のトランジスタの出力電極間に接続されたインダクタと可変容量素子を含むタンク手段とを有し、前記可変容量素子に供給される制御電圧が小さくなるに従って発振周波数が高くなるように制御され、位相雑音が最も低いときの発振周波数を基準周波数として、前記基準周波数よりも高い周波数範囲で発振する発振手段と、
前記増幅手段に供給する動作電流量を前記制御電圧に応じて変化させ、前記発振手段の発振周波数が高い領域では前記増幅手段に供給する動作電流量を小さくするように制御する可変電流源手段と、を具備したことを特徴とする電圧制御発振器。
【請求項４】
前記可変電流原手段は、バイアス電圧によって動作し一定の電流を流す第３の能動素子と、
前記第３の能動素子に並列に接続され前記制御電圧が所定の閾値を超えると動作して前記制御電圧の増加とともに増加する電流が流れる第４の能動素子と、
前記第３の能動素子及び前記第４の能動素からの電流量に比例した電流を前記増幅手段の動作電流として供給するカレントミラー手段とからなり、
前記発振周波数が低い場合には、前記第３の能動素子および前記第４の能動素子の電流を合成し前記カレントミラー手段を介して前記増幅手段に供給し、前記発振周波数が高い場合には、前記前記第３の能動素子を流れる電流のみを前記カレントミラー手段を介して前記増幅手段に供給することを特徴とする請求項３記載の電圧制御発振器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電圧制御発振器に関する。
【０００２】
【従来の技術】
図７に、従来の電圧制御発振器の構成を示す。従来の電圧制御発振器においては、発振周波数の制御電圧Ｖｃｔｒｌを、同一半導体基板内に形成されたスパイラルインダクタＬと可変容量ダイオード（可変容量素子）Ｄ１,Ｄ２からなるタンク回路１０１の可変容量の制御にのみ用いてきた。
【０００３】
ここで、電圧制御発振器の発振周波数は、（数１）の式（１）によって決定される。
【数１】
0003760100.tif 000002
式（１）において、ＬはスパイラルインダクタＬのインダクタンスを示し、Ｃは可変容量ダイオードＤ１，Ｄ２の容量値と電圧制御発振器を構成する全素子の寄生容量の総和（キャパシタンス）を示す。
【０００４】
電圧制御発振器においては、制御電圧Ｖｃｔｒｌによって発振周波数を可変せしめることが必要である。そこで、図７においては、制御電圧Ｖｃｔｒｌによって可変容量ダイオードＤ１およびＤ２の中間電位を制御し、結果として可変容量ダイオードＤ１およびＤ２の接合容量を変化させ、所望の発振周波数を得ている。
【０００５】
【発明が解決しようとする課題】
電圧制御発振器の特性としては、その発振周波数、周波数可変範囲、とともに発振する周波数の純度を示すパラメータである位相雑音が非常に重要である。
【０００６】
発振周波数の精度は、インダクタＬと可変容量ダイオードＤ１とＤ２の精度によって決まる。周波数可変範囲は、可変容量ダイオードＤ１とＤ２の容量可変範囲および電圧制御発振器を構成する全素子寄生容量によって決まる。位相雑音は、電圧制御発振器を構成する全素子の寄生抵抗と増幅器１０３に流れる電流Ｉｃｃによって決定される。
【０００７】
そして熱雑音が主成分となる領域の位相雑音は、（数２）の式（２）によって示される。
【数２】
0003760100.tif 000003
式（２）において、ｋはボルツマン定数、Ｔは絶対温度、Ｒｅｆｆは電圧制御発振器を構成する全素子の寄生抵抗の総和値、ｆｏｓｃは発振周波数、ｆｏｆｆｓｅｔは位相雑音を観測するオフセット周波数であり発振周波数ｆｏｓｃからのオフセット周波数を示す。そしてＶｒｍｓは、発振器の出力振幅である。
【０００８】
また、式（２）におけるパラメータＡは、（数３）の式（３）で示される。
【数３】
0003760100.tif 000004
つまり、タンク回路１０１内で消費されるエネルギーＧｎｅｇと増幅器１０３全体で消費されるエネルギーＧｍ，ａｍｐの比が、Ａというパラメータを示すことになる。
【０００９】
また、Ｇｎｅｇは、発振周波数ｆｏｓｃ、上述の容量値Ｃ、上述の抵抗値Ｒｅｆｆで示すことができ、（数４）の式（４）のようになる。
【数４】
0003760100.tif 000005
上記式（２）から明らかなように、電圧制御発振器の位相雑音の最も大きな原因はタンク回路１０１内の寄生抵抗による熱雑音、つまり式（２）に於けるＲｅｆｆであるが、それが十分に抑えられたタンク回路１０１および増幅器１０３では過剰な電流雑音によってもたらされる雑音が非常に大きく影響を及ぼす。これはタンク回路１０１および増幅器１０３内で消費されるべきエネルギーに対して過剰なエネルギー（電流）を供給している事が原因となる。そして式（４）で示されるようにタンク回路１０１および増幅器１０３内で消費されるエネルギーは、タンク回路１０１で発生する発振周波数によって変化する。
【００１０】
また、式（２）からもう一つ明らかになることは、増幅器１０３の出力振幅も電圧制御発振器の位相雑音に大きな影響を及ぼすことである。一般に高周波増幅器の出力振幅、増幅率は、高周波増幅器を構成する全素子の寄生容量に依存する。
【００１１】
本従来例のような構成の電圧制御発振器においては、発振周波数を可変せしめるために可変容量ダイオードＤ１とＤ２を用いているが、発振周波数が低くなればなるほど、式（１）の容量値Ｃは大きくしなければならない。従って増幅器１０３から見ると寄生容量が非常に大きい状態で動作していることになる。
【００１２】
これらのことより、ある発振周波数によって設計された電圧制御発振器において、その設計された発振周波数より低い周波数で使用する場合は、出力振幅が小さくなり、位相雑音は増加せざるをえない。
【００１３】
また、逆にある発振周波数によって設計された電圧制御発振器においてその設計された発振周波数より高い周波数で使用する場合は、過剰な電流雑音の影響が大きくなりやはり位相雑音は増加せざるをえない。
【００１４】
図８に、図７の電圧制御発振器における位相雑音の発振周波数依存性の特性図を示す。およそ、１２３５ＭＨｚ付近の発振周波数で、この電圧制御発振器の位相雑音は極小値を示す。しかしながら、それ未満の低い発振周波数およびそれを超える高い発振周波数の領域では、位相雑音は順次大きくなっていく。
【００１５】
これらは前記のような原因によって起こっていると考察された。つまり、位相雑音が極小値の発振周波数を超える高い発振周波数では、過剰電流により全体の位相雑音は大きくなる。一方、位相雑音が極小値の発振周波数未満の低い発振周波数では、その出力振幅の低下によって全体の位相雑音はやはり大きくなってしまうことによる。図９に、図７の電圧制御発振器における出力振幅の発振周波数依存性の特性図を示した。この図からでも、出力振幅の低下によって全体の位相雑音はやはり大きくなってしまうことは明らかである。
【００１６】
そこで本発明は、発振周波数にかかわらず安定した十分に小さい位相雑音特性を有する電圧制御発振器を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明の電圧制御発振器は、制御電極及び出力電極を有する第１，第２のトランジスタを含み、一方のトランジスタの出力電極を他方のトランジスタの制御電極に互いに接続した正帰還構成の増幅手段と；前記第１，第２のトランジスタの出力電極間に接続されたインダクタと可変容量素子を含むタンク手段とを有し、前記可変容量素子に供給される制御電圧が小さくなるに従って発振周波数が低くなるように制御され、位相雑音が最も低いときの発振周波数を基準周波数として、前記基準周波数よりも低い周波数範囲で発振する発振手段と；前記増幅手段に供給する動作電流量を前記制御電圧に応じて変化させ、前記発振手段の発振周波数が低い領域では前記増幅手段に供給する動作電流量を大きくするよう制御する可変電流源手段と；を具備したことを特徴とする。
或いは、制御電極及び出力電極を有する第１，第２のトランジスタを含み、一方のトランジスタの出力電極を他方のトランジスタの制御電極に互いに接続した正帰還構成の増幅手段と；前記第１，第２のトランジスタの出力電極間に接続されたインダクタと可変容量素子を含むタンク手段とを有し、前記可変容量素子に供給される制御電圧が小さくなるに従って発振周波数が高くなるように制御され、位相雑音が最も低いときの発振周波数を基準周波数として、前記基準周波数よりも高い周波数範囲で発振する発振手段と；前記増幅手段に供給する動作電流量を前記制御電圧に応じて変化させ、前記発振手段の発振周波数が高い領域では前記増幅手段に供給する動作電流量を小さくするように制御する可変電流源手段と；を具備したことを特徴とする。
【００１８】
【発明の実施の形態】
図１に、本発明の電圧制御発振器の基本的構成を示す。図１において、インダクタＬと可変容量素子Ｃでタンク回路１を構成する。増幅器３は、タンク回路１で発生した共振信号を増幅した発振信号としている。増幅器３を動作させるための電流源回路は、下記で明らかにするように可変電流源回路５となっている。制御回路７は、制御電圧Ｖｃｔｒｌに従って、可変電流源回路５の動作を制御する。これにより可変電流源回路５は、増幅器３に供給する電流の値を変化する。
【００１９】
本発明では、図８に示される従来例の位相雑音の発振周波数依存性を無くすために、基本的に二つの点に着眼している。
【００２０】
一つは、従来の技術の説明の際に述べた位相雑音が最も低いときの発振周波数を電圧制御発振器の仕様上の最高発振周波数に設定する。この場合、発振周波数が低くなるに連れて出力振幅が低下することによる位相雑音の増加があるため、発振周波数が最高周波数よりも低くなるに従って可変電流源回路５から増幅器３に供給する電流を大きくし、出力振幅を増大させる。
【００２１】
もう一つは、従来の技術の説明の際に述べた位相雑音が最も低いときの発振周波数を、電圧制御発振器の仕様上の最低発振周波数に設定する。この場合、発振周波数が高くなるに連れて過剰電流による電流雑音の増加に起因する位相雑音の増加があるため、発振周波数が最低発振周波数よりも高くなるに従って可変電流源回路５から増幅器３に供給する電流を小さくし、電流雑音成分を減少させる。
【００２２】
上記二点とも結果としては同じことであり、発振周波数が低い領域では増幅器３に供給する電流を増大させ、逆に発振周波数が高い領域では増幅器３に供給する電流を減少させる。
【００２３】
図２に、本発明の電圧制御発振器の第１の実施例の回路図を示す。図２において、タンク回路１は、インダクタＬと可変容量ダイオードＤ１およびＤ２からなる。可変容量ダイオードＤ１のアノードは、インダクタＬの一端に接続され、それのカソードは、可変容量ダイオードＤ２のカソードに接続されている。可変容量ダイオードＤ２のアノードは、インダクタＬの他端に接続されている。可変容量ダイオードＤ１およびＤ２の共通接続カソードに制御電圧Ｖｃｔｒｌが供給される。
【００２４】
増幅器３は、ＮＰＮ型トランジスタＱ１とＱ２の正帰還増幅器とＰ−ＭＯＳＦＥＴＭ７とＭ８の正帰還増幅器からなる。
【００２５】
トランジスタＱ１のエミッタは接地されており、それのベース（制御電極）はトランジスタＱ２のコレクタ（出力電極）とインダクタＬの他端に接続されており、トランジスタＱ１のコレクタ（出力電極）はトランジスタＱ２のベース（制御電極）とインダクタＬの一端に接続されている。またトランジスタＱ２のエミッタは接地されている。
【００２６】
ＦＥＴＭ７のドレイン（出力電極）はＦＥＴＭ８のゲート（制御電極）とインダクタＬの一端に接続され、それのゲート（制御電極）はＦＥＴＭ８のドレイン（出力電極）とインダクタＬの他端に接続されている。また、ＦＥＴＭ７のソースとＦＥＴＭ８のソースはＰ−ＭＯＳＦＥＴＭ６のドレインに接続されている。
【００２７】
Ｐ−ＭＯＳＦＥＴＭ５とＭ６でカレントミラー回路１１を構成している。ＦＥＴＭ５のドレインはそれのゲートとＦＥＴＭ６のゲートに接続されており、それのソースは電源Ｖｃｃに接続されている。ＦＥＴＭ６のソースは電源Ｖｃｃに接続されている。
【００２８】
Ｎ−ＭＯＳＦＥＴＭ３とＭ４でカレントミラー回路９を構成している。ＦＥＴＭ３のソースは接地されており、それのドレインはそれのゲートとＦＥＴＭ４のゲートに接続されている。ＦＥＴＭ４のソースは接地されており、それのドレインはＦＥＴＭ５のドレインに接続されている。
【００２９】
Ｐ−ＭＯＳＦＥＴＭ１とＭ２で可変電流源回路５を構成している。ＦＥＴＭ１のドレインはＦＥＴＭ２のドレインとＦＥＴＭ３のドレインに接続されており、それのソースは電源Ｖｃｃに接続されており、それのゲートにはバイアス電圧が印加されている。これによりＦＥＴＭ１は、常にオン状態にあり、定電流源となる。
【００３０】
ＦＥＴＭ２のドレインはＦＥＴＭ３のドレインに接続されており、それのソースは電源Ｖｃｃに接続されており、それのゲートには抵抗（図示せず）を介して発振周波数を制御する制御電圧Ｖｃｔｒｌが供給されている。制御電圧Ｖｃｔｒｌが高いときには、ＦＥＴＭ２のゲート・ソース間電圧は該ＦＥＴＭ２の閾値電圧の絶対値未満のため、該ＦＥＴＭ２はオフであり電流が流れない。一方制御電圧Ｖｃｔｒｌが低下するとＦＥＴＭ２のゲート・ソース間電圧は増大し、該ＦＥＴＭ２はオンし電流が流れる。
【００３１】
次に図２の電圧制御発振器の動作を説明する。制御電圧Ｖｃｔｒｌを低くすることにより可変容量素子である可変容量ダイオードＤ１とＤ２の接合間電圧が低くなり接合容量は増大する。この特性は従来の接合ダイオードと同じ特性である。そのために、上記式（１）におけるＣの項が大きくなり発振周波数は低下する。
【００３２】
一方、制御電圧Ｖｃｔｒｌを高くすることにより、同様に式（１）に於けるＣの項が小さくなり発振周波数は高くなる。このような原理によって電圧制御発振器は動作している。
【００３３】
本実施例では第一段階として、制御電圧Ｖｃｔｒｌが最大の時に（Ｃは最小、ｆｏｓｃは最高）、位相雑音が最小となるように、ＦＥＴＭ１のみをオンさせ、増幅器３に流れる電流Ｉｃｃを制御した。
【００３４】
しかしながらこのままでは上述したように、制御電圧Ｖｃｔｒｌが低くなるにつれて（Ｃは大きく、ｆｏｓｃは低くなる）、電圧制御発振器の出力振幅が小さくなり位相雑音は増加していくことが観測された。
【００３５】
そこで、制御電圧Ｖｃｔｒｌによって増幅器３に流す電流Ｉｃｃを制御する回路が必要となってくる。本実施例に於いては、可変電流源回路５において付加電流を与えるＦＥＴＭ２をＦＥＴＭ１に並列に付加し、そのゲート電圧を制御電圧Ｖｃｔｒｌで制御することにより、制御電圧Ｖｃｔｒｌが低くなったときに（Ｃは大きく、ｆｏｓｃは低くなる）、多くの電流を流し、出力振幅を略一定とすることができた。
【００３６】
つまり制御電圧Ｖｃｔｒｌが高い時には（Ｃは小さく、ｆｏｓｃは高い）、ＦＥＴＭ２のゲート・ソース間電圧は、該ＦＥＴＭ２の閾値電圧の絶対値よりも低い値となるため、該ＦＥＴＭ２はオフである。このためＦＥＴＭ２には電流が流れず、増幅器３に供給される電流Ｉｃｃは、ＦＥＴＭ１を流れる電流によって決定される。これにより電流雑音に起因する位相雑音の発生が抑制される。
【００３７】
そして制御電圧Ｖｃｔｒｌを順次低下させていった時には（Ｃは大きくなる）、発振周波数は低くなり、それと共に付加電流源であるＦＥＴＭ２のゲート・ソース間電圧は増大してオンする。これにより、増幅器３に供給される電流Ｉｃｃは増大することになる。つまり、増幅器３に供給される電流は、次の式（５）で示される。
【００３８】
Ｉｃｃ  ＝  I（Ｍ１）＋Ｉ（Ｍ２）・・（５）
これにより、出力振幅が増大して位相雑音の発生が抑制される。
【００３９】
本実施例において、ＦＥＴＭ２が動作していないとき、つまり制御電圧Ｖｃｔｒｌが最大の時に（Ｃは最小、ｆｏｓｃは最高）、増幅器３に流れる最小電流は約１．２ｍＡであった。
【００４０】
図３に、電圧制御発振器の増幅器３に流れる電流Ｉｃｃの制御電圧依存性を示した。最も低い制御電圧Ｖｃｔｒｌ（Ｃは最大）、つまり最も低い周波数を発振する状態においては、約２ｍＡの電流Ｉｃｃが増幅器３に流れており、最も高い制御電圧Ｖｃｔｒｌ（Ｃは最小）、つまり最も高い周波数を発振する状態では約１．２ｍＡの電流が流れていることが観測された。その結果として、全ての発振周波数ｆｏｓｃにおいて、大きな変化が無い安定した出力振幅を得ることができた。
【００４１】
図４に、出力振幅の制御電圧依存性を示した。本実験の結果では、出力振幅の最大・最小の差は１００ｍＶ程度に抑えることが可能であった。
【００４２】
これらの結果により、上記式（２）における分母の項、つまり出力振幅の発振周波数依存性を最小限に抑えることができる。
【００４３】
結果として、本実施例の電圧制御発振器においては、図５に示したように非常に安定な位相雑音特性を得ることができた。
【００４４】
本実施例に於いては、位相雑音の周波数依存性は非常に小さく、全ての発振周波数領域においてプラスマイナス２ｄＢ以内に抑えることが出来た。
【００４５】
なお次に述べる置換がそれぞれ可能である。
【００４６】
ＮＰＮ型トランジスタＱ１とＱ２の代わりに、Ｎ−ＭＯＳＦＥＴをそれぞれ採用する。Ｐ−ＭＯＳＦＥＴＭ７とＭ８の代わりに、ＰＮＰ型トランジスタをそれぞれ採用する。Ｐ−ＭＯＳＦＥＴＭ５とＭ６の代わりに、ＰＮＰ型トランジスタをそれぞれ採用する。Ｎ−ＭＯＳＦＥＴＭ３とＭ４の代わりに、ＮＰＮ型トランジスタをそれぞれ採用する。Ｐ−ＭＯＳＦＥＴＭ１の代わりに、ＰＮＰ型トランジスタを採用する。Ｐ−ＭＯＳＦＥＴＭ２の代わりに、ＰＮＰ型トランジスタを採用する。
【００４７】
更に増幅器３は、１つの正帰還増幅器だけでよく、他の正帰還増幅器は、一端がカレントミラー回路１１の出力端子または接地電位に接続され、他端は２つの出力端子に夫々接続された２つの受動部品（例えばインダクタ）に置き換えることができる。
【００４８】
上述の電圧制御発振器は、１つの半導体基板内に形成され得るが、タンク回路１のみを半導体基板外に外付けとすることもできる。
【００４９】
図６に、本発明の電圧制御発振器の第２の実施例の回路図を示す。この実施例は、制御電圧Ｖｃｔｒｌが高くなると発振周波数が低くなる電圧制御発振器の例である。次に図２の第１の実施例との構成の違いだけを説明する。
【００５０】
可変容量ダイオードＤ１のカソードは、インダクタＬの一端に接続され、それのアノードは可変容量ダイオードＤ２のアノードに接続されている。可変容量ダイオードＤ２のカソードは、インダクタＬの他端に接続されている。可変容量ダイオードＤ１およびＤ２の共通接続アノードに制御電圧Ｖｃｔｒｌが供給される。
【００５１】
図２のカレントミラー回路９は、省略されている。
【００５２】
可変電流源回路５ａは、Ｎ−ＭＯＳＦＥＴＭ１ａとＭ２ａから構成されている。ＦＥＴＭ１ａのドレインはＦＥＴＭ５のドレインとＦＥＴＭ２ａのドレインに接続されており、それのソースは接地されており、それのゲートにはバイアス電圧が印加されている。これによりＦＥＴＭ１ａは、常にオン状態にあり、定電流源となる。
【００５３】
ＦＥＴＭ２ａのドレインはＦＥＴＭ５のドレインに接続されており、それのソースは接地されており、それのゲートには抵抗（図示せず）を介して発振周波数を制御する制御電圧Ｖｃｔｒｌが供給されている。制御電圧Ｖｃｔｒｌが低いときには、ＦＥＴＭ２ａのゲート・ソース間電圧は該ＦＥＴＭ２ａの閾値電圧の絶対値未満のため、該ＦＥＴＭ２ａはオフであり電流が流れない。一方制御電圧Ｖｃｔｒｌが高くなるとＦＥＴＭ２ａのゲート・ソース間電圧は増大し、該ＦＥＴＭ２ａはオンし電流が流れる。
【００５４】
次に図６の電圧制御発振器の動作を説明する。制御電圧Ｖｃｔｒｌを低くすることにより可変容量素子である可変容量ダイオードＤ１とＤ２の接合間電圧が低くなり接合容量は減少する。そのために、上記式（１）におけるＣの項が小さくなり発振周波数は高くなる。
【００５５】
一方、制御電圧を高くすることにより、同様に式（１）に於けるＣの項が大きくなり発振周波数は低くなる。このような原理によって電圧制御発振器は動作している。
【００５６】
本実施例では第一段階として、制御電圧Ｖｃｔｒｌが最小の時に（Ｃは最小、ｆｏｓｃは最高）、位相雑音が最小となるように、ＦＥＴＭ１ａのみをオンさせ、増幅器３に流れる電流Ｉｃｃを制御した。
【００５７】
しかしながらこのままでは上述したように、制御電圧Ｖｃｔｒｌが高くなるにつれて（Ｃは大きく、ｆｏｓｃは低くなる）、電圧制御発振器の出力振幅が小さくなり位相雑音は増加していくことが観測された。
【００５８】
そこで、制御電圧Ｖｃｔｒｌによって増幅器３に流す電流Ｉｃｃを制御する回路が必要となってくる。本実施例に於いては、可変電流源回路５ａにおいて付加電流を与えるＦＥＴＭ２ａをＦＥＴＭ１ａに並列に付加し、そのゲート電圧を制御電圧Ｖｃｔｒｌで制御することにより、制御電圧Ｖｃｔｒｌが高くなったときに（Ｃは大きく、ｆｏｓｃは低くなる）、多くの電流を流し、出力振幅を略一定とすることができた。
【００５９】
つまり制御電圧Ｖｃｔｒｌが低い時には（Ｃは小さく、ｆｏｓｃは高い）、ＦＥＴＭ２ａのゲート・ソース間電圧は、該ＦＥＴＭ２ａの閾値電圧の絶対値よりも低い値となるため、該ＦＥＴＭ２ａはオフである。このためＦＥＴＭ２ａには電流が流れず、増幅器３に供給される電流Ｉｃｃは、ＦＥＴＭ１ａを流れる電流によって決定される。これにより電流雑音に起因する位相雑音の発生が抑制される。
【００６０】
そして制御電圧Ｖｃｔｒｌを順次高くしていった時には（Ｃは大きくなる）、発振周波数は低くなり、それと共に付加電流源であるＦＥＴＭ２ａのゲート・ソース間電圧は増大してオンする。これにより、増幅器３に供給される電流Ｉｃｃは増大することになる。つまり、増幅器３に供給される電流は、次の式（６）で示される。
【００６１】
Ｉｃｃ  ＝  I（Ｍ１ａ）＋Ｉ（Ｍ２ａ）・・（６）
これにより、出力振幅が増大して位相雑音の発生が抑制される。
【００６２】
なお次に述べる置換がそれぞれ可能である。
【００６３】
ＮＰＮ型トランジスタＱ１とＱ２の代わりに、Ｎ−ＭＯＳＦＥＴをそれぞれ採用する。Ｐ−ＭＯＳＦＥＴＭ７とＭ８の代わりに、ＰＮＰ型トランジスタをそれぞれ採用する。Ｐ−ＭＯＳＦＥＴＭ５とＭ６の代わりに、ＰＮＰ型トランジスタをそれぞれ採用する。Ｎ−ＭＯＳＦＥＴＭ１ａの代わりに、ＮＰＮ型トランジスタを採用する。Ｎ−ＭＯＳＦＥＴＭ２ａの代わりに、ＮＰＮ型トランジスタを採用する。
【００６４】
更に増幅器３は、１つの正帰還増幅器だけでもよく、第１の実施例と同様に、他の正帰還増幅器は受動部品に置き換えることができる。
【００６５】
上述の電圧制御発振器は、１つの半導体基板内に形成され得るが、タンク回路１のみを外付けとすることもできる。
【００６６】
図１０は、本発明の電圧制御発信器の第３の実施例の回路図で、第３の実施例は第１の実施例の変形例である。第１の実施例と同一部分には同一番号を付して重複する説明を省略する。
【００６７】
第３の実施例では、可変電流源回路５ａ内の制御電圧Ｖｃｔｒｌ入力部が第１の実施例と異なっている。第３の実施例の入力部には差動増幅器ＩＣ１が使用されており、その正入力端子には基準電圧Ｖｒｅｆが入力され、負入力端子には制御電圧Ｖｃｔｒｌが入力される。
【００６８】
差動増幅器ＩＣ１の出力端子はＦＥＴ９およびＦＥＴ１０で構成されるカレントミラー９ａの入力端子に接続され、カレントミラー回路９ａの出力電流は、カレントミラー回路９の出力電流端子において、ＦＥＴＭ１からの定電流をカレントミラー回路９でミラーした出力電流に加算されるようになっている。
【００６９】
その他の回路は、図２と基本的に同じであるが、第１の実施例のＰ−ＭＯＳＦＥＴＭ７、Ｍ８に代えてＰＮＰバイポーラトランジスタＱ１ａ、Ｑ２ａを使用し、ＮＰＮトランジスタＱ１、Ｑ２に代えてＮ−ＭＯＳＦＥＴＭ７ａ、Ｍ８ａを使用している点が異なる。このような構成でも第１の実施例の増幅器と同等な性能が得られる。
【００７０】
第１の実施例においては、制御電圧の入力部においてＦＥＴＭ２の閾値電圧の製造時のばらつきの影響を受ける可能性があるが、第３の実施例においては差動増幅器を使用しているので、ばらつきの影響を避けることができる。
【００７１】
なお次に述べる置換が、それぞれ可能である。ＰＮＰ型トランジスタＱ１ａとＱ２ａの代わりに、Ｐ−ＭＯＳＦＥＴをそれぞれ採用する。Ｎ−ＭＯＳＦＥＴＭ７ａとＭ８ａの代わりに、ＮＰＮ型トランジスタをそれぞれ採用する。Ｐ−ＭＯＳＦＥＴＭ５とＭ６の代わりに、ＰＮＰ型トランジスタをそれぞれ採用する。Ｎ−ＭＯＳＦＥＴＭ３とＭ４の代わりに、ＮＰＮ型トランジスタをそれぞれ採用する。Ｐ−ＭＯＳＦＥＴＭ１の代わりにＰＮＰ型トランジスタを採用する。Ｐ−ＭＯＳＦＥＴＭ２の代わりに、ＰＮＰ型トランジスタを採用する。
【００７２】
更に増幅器３は、１つの正帰還増幅器だけでもよく、第１の実施例と同様に、他の正帰還増幅器は受動部品に置き換えることができる。
【００７３】
上述の電圧制御発振器は、１つの半導体基板内に形成され得るが、タンク回路１のみを外付けとすることもできる。
【００７４】
【発明の効果】
以上本発明の電圧制御発振器によれば、発振周波数にかかわらず安定した十分に小さい位相雑音特性を有する。
【図面の簡単な説明】
【図１】本発明の電圧制御発振器の基本構成を示す図である。
【図２】本発明の電圧制御発振器の第１の実施例の回路図である。
【図３】図２の電圧制御発振器の増幅器に流れる電流Ｉｃｃの制御電圧依存性を示す特性図である。
【図４】図２の電圧制御発振器における出力振幅の制御電圧依存性を示す特性図である。
【図５】図２の電圧制御発振器における位相雑音の発振周波数依存性の特性図である。
【図６】本発明の電圧制御発振器の第２の実施例を示す回路図である。
【図７】従来の電圧制御発振器の構成を示す回路図である。
【図８】図７の電圧制御発振器における位相雑音の発振周波数依存性の特性図である。
【図９】図７の電圧制御発振器における出力振幅の発振周波数依存性の特性図である。
【図１０】本発明の電圧制御発振器の第３の実施例の回路図である。
【符号の説明】
１・・タンク回路、３・・増幅器、５、５ａ・・可変電流源回路、７・・制御回路、９・・カレントミラー回路、１１・・カレントミラー回路。
【図１】
0003760100.tif 000006
【図２】
0003760100.tif 000007
【図３】
0003760100.tif 000008
【図４】
0003760100.tif 000009
【図５】
0003760100.tif 000010
【図６】
0003760100.tif 000011
【図７】
0003760100.tif 000012
【図８】
0003760100.tif 000013
【図９】
0003760100.tif 000014
【図１０】
0003760100.tif 000015