(57)【特許請求の範囲】
【請求項１】
ダイオードとコンデンサを組み合わせてなるコッククロフト・ウォルトン型回路の構成のうち少なくとも一つのダイオード部分を１個または２個のエンハンストメント型ＦＥＴに置換した回路構造を有するとともに、前記ＦＥＴのゲートを制御する制御手段を有し、前記制御手段による前記ＦＥＴのＯＮ／ＯＦＦ制御に応じて前記ＦＥＴの寄生ダイオードが利用されることによりコッククロフト・ウォルトン型回路が形成されることを特徴とする直流高電圧発生装置。
【請求項２】
ダイオードとコンデンサを組み合わせてなるシェンケル型回路の構成のうち少なくとも一つのダイオード部分を１個または２個のエンハンストメント型ＦＥＴに置換した回路構造を有するとともに、前記ＦＥＴのゲートを制御する制御手段を有し、前記制御手段による前記ＦＥＴのＯＮ／ＯＦＦ制御に応じて前記ＦＥＴの寄生ダイオードが利用されることによりシェンケル型回路が形成されることを特徴とする直流高電圧発生装置。
【請求項３】
前記ダイオード部分が２個のエンハンストメント型ＦＥＴで置換され、これら２つのＦＥＴは互いの寄生ダイオードのアノード側どうしを向き合わせるように接続されていることを特徴とする請求項１又は２に記載の直流高電圧発生装置。
【請求項４】
前記コンデンサには無極性コンデンサが用いられ、前記制御手段による前記エンハンストメント型ＦＥＴのＯＮ／ＯＦＦ制御によって、正電圧及び負電圧の両極性の電圧を出力できるように構成されていることを特徴とする請求項１又は２に記載の直流高電圧発生装置。
【請求項５】
被写体を撮影して画像情報を取得する撮像システムにおいて、
前記撮像システムの電源部には、ダイオードとコンデンサを組み合わせてなるコッククロフト・ウォルトン型回路の構成のうち少なくとも一つのダイオード部分を１個または２個のエンハンストメント型ＦＥＴに置換した回路構造を有する直流高電圧発生装置であって、前記ＦＥＴのゲートの制御に応じて前記ＦＥＴがＯＮ／ＯＦＦされることにより前記ＦＥＴの寄生ダイオードが利用されてコッククロフト・ウォルトン型回路が形成される直流高電圧発生装置が用いられ、
前記撮像システムには、前記ＦＥＴのゲートを制御する信号を与える制御装置が設けられていることを特徴とする撮像システム。
【請求項６】
前記制御装置はマイクロコンピュータで構成されるとともに、前記撮像システムは画像表示装置を有し、該画像表示装置は前記直流高電圧発生装置から電源の供給を受け、前記マイクロコンピュータの制御に基づいて駆動されることを特徴とする請求項５に記載の撮像システム。
【請求項７】
前記制御装置はマイクロコンピュータで構成されるとともに、前記撮像システムは光学像を電気信号に変換する撮像素子を有し、該撮像素子は前記直流高電圧発生装置から電源の供給を受け、前記マイクロコンピュータの制御に基づいて駆動されることを特徴とする請求項５に記載の撮像システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は直流高電圧発生装置及び撮像システムに係り、特に液晶モニタを有するカメラなどの携帯用電子機器の電源回路に好適な直流高電圧発生装置、並びにその直流高電圧発生装置が適用される撮像システムに関する。
【０００２】
【従来の技術】
電子機器等の電源部に用いられる直流高電圧装置として、従来からコッククロフト・ウォルトン型昇圧回路やシェンケル型昇圧回路が知られている（特許第２６９８９５１号、特開昭４９−４４７８１号公報、特開平６−３２７２３６号公報）。図４に従来のコッククロフト・ウォルトン型４倍電圧昇圧回路の構成例を示す。同図において、Ａは電源部、Ｂは方形波発振回路、Ｃはバッファ回路、Ｄはコッククロフト・ウォルトン型昇圧回路部である。
【０００３】
電源部Ａは電池１００と安定化用のコンデンサＣ1 からなる。方形波発振回路ＢはインバータＩＣ（ＮＯＴゲート）１０２を含み、ＮＯＴゲート１０２の入力端子はコンデンサＣ2 と接続され、出力端子は抵抗Ｒ1 を介して前記入力端子に帰還されている。この方形波発振回路Ｂから出力されるパルス信号電圧は、次段のバッファ回路ＣをＯＮ／ＯＦＦ制御できる電圧に設定されている。
【０００４】
バッファ回路はＮチャンネルＭＯＳＦＥＴ１０４とＰチャンネルＭＯＳＦＥＴ１０６によってスイッチ回路が形成されている。このバッファ回路Ｃは次段のコッククロフト・ウォルトン回路にバイアス電圧ＶB の方形波パルス信号を供給する。なお、電池１００の電圧をＥ（Ｖ）とするとき、バッファ回路Ｃの出力端子ａの電圧ＶB はＥ／２（Ｖ）となる。
【０００５】
コッククロフト・ウォルトン型昇圧回路部Ｄは、ダイオードＤ11〜Ｄ14とコンデンサＣ11〜Ｃ14を直列に積み上げ、その積み上げた段数だけ、入力電圧の倍数の高圧直流電圧を得ることができる。この昇圧部の動作は、まず、入力端子ｂ側に正の電圧が発生すると、ダイオードＤ11が導通してコンデンサＣ11を充電する。これはコンデンサ・インプット型の整流となり、コンデンサＣ11の端子電圧（ＶC11 ) はＶB となる。次に、バッファ回路Ｃの出力電圧の極性が反転し、端子ａ側に正の電圧が発生すると、バイアス電圧ＶB とコンデンサＣ11の充電電圧とが加算されて、ダイオードＤ12を導通させ、コンデンサＣ12を充電する。この時点でＣ12の端子電圧ＶC12 はＶC12 ＝２ＶB となる。
【０００６】
更にバッファ回路Ｃの出力端子電圧が反転して、端子ｂ側が正電圧になると、バイアス電圧ＶB にコンデンサＣ12の電圧が積み上がり、ダイオードＤ13を通してコンデンサＣ13を充電する。しかし、このときのコンデンサＣ13の端子電圧はコンデンサＣ11の端子電圧分ＶC11 ＝ＶB があるために、コンデンサＣ12と同様に２ＶB となる。
【０００７】
このような動作を順次繰り返していくと、コンデンサＣ11を除いた全てのコンデンサＣ12、Ｃ13、Ｃ14にはそれぞれ２ＶB が充電される。したがって、各ダイオードＤ11〜Ｄ14の電圧降下をＶF とすると、最後のコンデンサＣ14の（＋）側（すなわち、図におけるＯＵＴ端子）と、グランド（ＧＮＤ）端子の間には、４×（Ｅ／２）−４ＶF の電圧が発生することになる。
【０００８】
図９には、従来のシェンケル型４倍電圧昇圧回路の一例が示されている。同図において、Ａは電源部、Ｂは方形波発振回路、Ｃはフリップフロップ回路、Ｄはシェンケル型昇圧回路部である。シェンケル型昇圧回路は出力側からみたときコンデンサＣ21、Ｃ22が並列に接続されている点で、図８で説明したコッククロフト・ウォルトン型回路と異なる。
【０００９】
電源部Ａ及び方形波発振回路Ｂは図８に示した例と同様である。フリップフロップ回路Ｃの第１の出力端子（Ｑ）からは振幅Ｅの正極性の方形波電圧が出力される。他方、第２の出力端子（逆位相出力端子：／Ｑ）からはその反転信号が出力される。シェンケル型昇圧回路部Ｄの一方の入力端子ａはＱ端子に接続され、他方の入力端子ｂは／Ｑ端子に接続されている。Ｑと／Ｑから逆位相の方形波が発生するので、入力端子ａ−ｂ間には振幅２Ｅのパルス電圧が印加されることになる。このパルス電圧が、ダイオードＤ21〜Ｄ24とコンデンサＣ21〜Ｃ24の組み合わせからなるシェンケル型昇圧回路部Ｄで昇圧されることにより、ＯＵＴ端子とＧＮＤ端子の間には４Ｅ−４ＶF の電圧が得られる。
【００１０】
【発明が解決しようとする課題】
しかし、特許第２６９８９５１号に示された従来の直流高電圧装置では、回転切換器のような機械的手段により発生電圧の極性を切り換える必要があるため、装置が大型化する。また、図８で説明した従来のコッククロフト・ウォルトン回路や図９で説明した従来のシュンケル型昇圧回路においては、出力電圧の正負及び電圧設定値をあらかじめ決めておく必要があり、使用する機器毎に個別に回路設計をしなければならなかった。
【００１１】
したがって、例えばデジタルカメラなどの電子機器において液晶表示パネル（ＬＣＤ）を駆動する場合のように、直流電圧を必要とするデバイスを電子機器において新規採用する場合、駆動電圧が変更されると、それに応じて電源装置も対応する部品及び回路構成に変更する必要があった。
本発明はこのような事情に鑑みてなされたもので、簡単な回路構成によって、任意の正負直流高電圧を発生させることができ、小型化、省電力化を達成することができる直流高電圧発生装置を提供することを目的とし、併せて、かかる直流高電圧発生装置を適用した撮像システムを提供することを目的とする。
【００１２】
【課題を解決するための手段】
前記目的を達成するために本発明に係る直流高電圧発生装置は、ダイオードとコンデンサを組み合わせてなるコッククロフト・ウォルトン型回路の構成のうち少なくとも一つのダイオード部分を１個または２個のエンハンストメント型ＦＥＴに置換した回路構造を有するとともに、前記ＦＥＴのゲートを制御する制御手段を有し、前記制御手段による前記ＦＥＴのＯＮ／ＯＦＦ制御に応じて前記ＦＥＴの寄生ダイオードが利用されることによりコッククロフト・ウォルトン型回路が形成されることを特徴としている。
【００１３】
本発明によれば、ダイオードとコンデンサとを直列に積み上げて成る従来のコッククロフト・ウォルトン型昇圧回路の構成要素のうち、ダイオードの部分を１個または２個のエンハンストメント型ＦＥＴに置換し、制御手段から出力する制御信号により前記ＦＥＴをＯＮ／ＯＦＦ制御する構造を有している。ＦＥＴのＯＮ／ＯＦＦに応じてＦＥＴの寄生ダイオードが整流機能を発揮し、かかる寄生ダイオードの整流作用の有無に対応して複数パターンのコッククロフト・ウォルトン回路を形成できる。これにより、一つの回路構造で任意の正又は負の直流高電圧を負荷に供給することが可能になる。
【００１４】
本発明の他の態様に係る直流高電圧発生装置は、ダイオードとコンデンサを組み合わせてなるシェンケル型回路の構成のうち少なくとも一つのダイオード部分を１個または２個のエンハンストメント型ＦＥＴに置換した回路構造を有するとともに、前記ＦＥＴのゲートを制御する制御手段を有し、前記制御手段による前記ＦＥＴのＯＮ／ＯＦＦ制御に応じて前記ＦＥＴの寄生ダイオードが利用されることによりシェンケル型回路が形成されることを特徴としている。
【００１５】
すなわち、本発明は、従来のシェンケル型回路を構成するダイオード部分を１個又は２個のエンハンストメント型ＦＥＴで置換し、制御手段から出力する制御信号により任意のＦＥＴをＯＮ／ＯＦＦ制御する構造を有している。ＦＥＴのＯＮ／ＯＦＦに応じてＦＥＴの寄生ダイオードが整流機能を発揮し、シェンケル型昇圧回路が形成されることにより、任意の正又は負の直流高電圧を負荷に供給することができる。
【００１６】
なお、コッククロフト・ウォルトン型回路又はシェンケル型回路のダイオード部を１個のエンハンストメント型ＦＥＴで置換するときは、前記寄生ダイオードの順方向を置換対象となるダイオードの順方向に合わせて配置する。また、ダイオード部分を２個のエンハンストメント型ＦＥＴで置換する場合は各ＦＥＴの寄生ダイオードのアノード側どうしを向き合わせて接続し、対称回路を構成するようにＦＥＴを配置する。そして、正負両極性の出力電圧を得る場合には、コッククロフト・ウォルトン型回路又はシェンケル型回路を構成するコンデンサとして無極性コンデンサが用いられる。
【００１７】
また、前記目的を達成するために、本発明に係る撮像システムは、被写体を撮影して画像情報を取得する撮像システムにおいて、前記撮像システムの電源部には、ダイオードとコンデンサを組み合わせてなるコッククロフト・ウォルトン型回路の構成のうち少なくとも一つのダイオード部分を１個または２個のエンハンストメント型ＦＥＴに置換した回路構造を有する直流高電圧発生装置であって、前記ＦＥＴのゲートの制御に応じて前記ＦＥＴがＯＮ／ＯＦＦされることにより前記ＦＥＴの寄生ダイオードが利用されてコッククロフト・ウォルトン型回路が形成される直流高電圧発生装置が用いられ、前記撮像システムには、前記ＦＥＴのゲートを制御する信号を与える制御装置が設けられていることを特徴としている。
【００１８】
本発明の一態様に係る撮像システムでは、前記制御装置はマイクロコンピュータで構成されるとともに、前記撮像システムは画像表示装置を有し、該画像表示装置は前記直流高電圧発生装置から電源の供給を受け、前記マイクロコンピュータの制御に基づいて駆動されることを特徴としている。
また、本発明の他の態様に係る撮像システムでは、前記制御装置はマイクロコンピュータで構成されるとともに、前記撮像システムは光学像を電気信号に変換する撮像素子を有し、該撮像素子は前記直流高電圧発生装置から電源の供給を受け、前記マイクロコンピュータの制御に基づいて駆動されることを特徴としている。
【００１９】
【発明の実施の形態】
以下添付図面に従って本発明に係る直流高電圧発生装置及び撮像システムの実施の形態について詳説する。
図１は本発明の第１の実施の形態に係るコッククロフト・ウォルトン型倍電圧昇圧回路の構成回路図である。このコッククロフト・ウォルトン型倍電圧昇圧回路は、図８で説明した従来のコッククロフト・ウォルトン回路を構成する各ダイオード部分（Ｄ11〜Ｄ14）がそれぞれ２個のＰチャンネルのエンハンストメント型ＭＯＳＦＥＴ（１１，１２）、（２１，２２）、（３１，３２）、（４１，４２）で置換されており、各ＦＥＴ１１〜４２のゲートが中央演算処理装置（ＣＰＵ）５０によって制御される構造になっている。電源部Ａ、方形波発振回路Ｂ、及びバッファ回路Ｃの部分は図８で説明した構成と同様である。
【００２０】
Ｐチャンネルのエンハンストメント型ＭＯＳＦＥＴ１１〜４２はゲート−ソース間に寄生ダイオード１１Ｄ〜４２Ｄを含んでいる。図８で示した回路中の各ダイオードＤ11〜Ｄ14部分をそれぞれ２個のＦＥＴ対で置換するにあたり、各ＦＥＴの寄生ダイオードのカソード側が向き合うように対称的に配置した回路構成とする。すなわち、図８に示したダイオードＤ11の部分は図１において２個のＦＥＴ１１、１２で置換され、その寄生ダイオード１１Ｄ、１２Ｄのカソードどうしが向き合うように接続されている。ＦＥＴ２１, ２２は図８のダイオードＤ12を、ＦＥＴ３１, ３２は図８のダイオードＤ13を、ＦＥＴ４１, ４２は図８のダイオードＤ14を、それぞれ置換したものに相当する。各ＦＥＴ１１〜４２のゲートはＣＰＵ５０の＋Ｖout ポート及び−Ｖout ポートから出力される制御信号によって制御されるようになっている。また、コンデンサＣ31〜Ｃ34には無極性コンデンサが用いられている。なお、図１に示したコッククロフト・ウォルトン回路ではコンデンサＣ34の接続方法が図８に示した例と異なるが、図１のようにコンデンサＣ34の一端を接地したほうがノイズが減るという利点がある。
【００２１】
図１に示した回路の動作について説明する。図１においてＣＰＵ５０の＋Ｖout ポート信号をＨｉ、−Ｖout ポート信号をＬｏｗとするとトランジスタＴr1がＯＮする一方、トランジスタＴr2はＯＦＦとなる。この結果、ＦＥＴ１２、２２、３２、４２のゲートがＯＮして、これらＦＥＴ１２、２２、３２、４２のドレイン−ソース間に電流が流れる。そして、これらと対の関係にあるＦＥＴ１１、２１、３１、４１の寄生ダイオード１１Ｄ、２１Ｄ、３１Ｄ、４１Ｄと、コンデンサＣ31〜Ｃ34によって図２に示すようなコッククロフト・ウォルトン回路が形成される。
【００２２】
電池１００の電圧を６Ｖとするとき、方形波発振回路Ｂの方形波出力の振幅は６Ｖであるが、コンデンサＣ3 、Ｃ4 で直流成分をカットしているため、バッファ回路Ｃの各ＦＥＴ１０４、１０６のゲート−ソース間電圧は±３Ｖの方形波となる。そして、ＮチャンネルのＦＥＴ１０４のドレイン電流が流れる期間はＰチャンネルのＦＥＴ１０６のドレイン電流はゼロとなり、逆にＰチャンネルのＦＥＴ１０６においてドレイン電流が流れる期間はＮチャンネルのＦＥＴ１０４のドレイン電流がゼロになる。このように、２つのＦＥＴ１０４、１０６は連動して交互にＯＮ／ＯＦＦするスイッチとなっている。バッファ回路Ｃの出力端子ａ−ｂからはピーク・トゥ・ピークで６Ｖの方形波（Ｖpp) が出力される。この方形波が図２に示すコッククロフト・ウォルトン回路の入力として与えられることにより、コッククロフト・ウォルトン回路の出力端子（ＯＵＴ）からは＋Ｅ（Ｖ）、寄生ダイオードによる電圧降下分を考慮する時は、２×（Ｅ／２）−４ＶF （Ｖ）の直流電圧を取り出すことができる。
【００２３】
また、ＣＰＵ５０の＋Ｖout ポート信号をＬｏｗ、−Ｖout ポート信号をＨｉとするとトランジスタＴr1がＯＦＦする一方、トランジスタＴr2はＯＮとなる。この結果、ＦＥＴ１１、２１、３１、４１のゲートがＯＮして、これらＦＥＴ１１、２１、３１、４１のドレイン−ソース間に電流が流れる。そして、これらと対の関係にあるＦＥＴ１２、２２、３２、４２の寄生ダイオード１２Ｄ、２２Ｄ、３２Ｄ、４２Ｄと、コンデンサＣ31〜Ｃ34によって図３に示すようなコッククロフト・ウォルトン回路が形成される。したがって、この場合、出力端子（ＯＵＴ）からは、負極性の直流電圧−Ｅ（Ｖ）、寄生ダイオードによる電圧降下分を考慮する時は−２×（Ｅ／２）−４ＶF （Ｖ）の直流電圧を取り出すことができる。
【００２４】
図４は本発明の第２の実施の形態に係るコッククロフト・ウォルトン型４倍電圧昇圧回路の構成回路図である。この回路は図１で説明した回路において、更に押し上げ用コンデンサＣ44、Ｃ45と整流部に相当するエンハンストメント型ＦＥＴ４３、４４、５３、５４を積み上げた構造を有している。なお、図４において、コンデンサＣ41、Ｃ42、Ｃ43、Ｃ46はそれぞれ図１中のコンデンサＣ31、Ｃ32、Ｃ33、Ｃ34に対応するものであり、図４のエンハンストメント型ＦＥＴ１３、１４、２３、２４、３３、３４、６３、６４はそれぞれ図１中のエンハンストメント型ＦＥＴ１１、１２、２１、２２、３１、３２、４１、４２に対応するものである。そして、前記ＦＥＴ１３〜３４及び６３、６４の各ゲートがＣＰＵ６０の＋Ｖout ポート、及び−Ｖout ポートから出力される制御信号によって制御され、前記ＦＥＴ４３〜５４のゲートがＣＰＵ６０の＋２Ｖout ポート、及び−２Ｖout ポートから出力される制御信号によって制御されるようになっている。
【００２５】
図４に示した回路構成によれば、ＣＰＵ６０の＋Ｖout ポート信号をＨｉ、−Ｖout ポート信号をＬｏｗ、＋２Ｖout ポート信号をＨｉ、−２Ｖout ポート信号をＬｏｗとすると、昇圧部は図５に示す回路構成となり、出力電圧は正極性の直流電圧＋４×（Ｅ／２）−６ＶF となる。
また、ＣＰＵ６０の＋Ｖout ポート信号をＬｏｗ、−Ｖout ポート信号をＨｉ、＋２Ｖout ポート信号をＬｏｗ、−２Ｖout ポート信号をＨｉとすると、昇圧部は図６に示す回路構成となり、出力端子（ＯＵＴ）からは、負極性の直流電圧−４×（Ｅ／２）−６ＶF が出力される。
【００２６】
なお、図４においてＣＰＵ５０の＋Ｖout ポート信号をＨｉ、−Ｖout ポート信号をＬｏｗ、＋２Ｖout 及び−２Ｖout ポート信号をともにＨｉとすると、図２に示した回路と同等の回路が形成され、＋Ｅの出力電圧が得られる。
図７は本発明の第３の実施の形態に係るシェンケル型４倍電圧昇圧回路の構成回路図である。このシェンケル型４倍電圧昇圧回路は、図９で説明した従来のシェンケル型回路を構成する各ダイオード部分（Ｄ21〜Ｄ24）がそれぞれ２個のＰチャンネルのエンハンストメント型ＦＥＴ（１７，１８）、（２７，２８）、（３７，３８）、（４７，４８）で置換されており、各ＦＥＴ１７〜４８のゲートがＣＰＵ７０によって制御される構造になっている。
【００２７】
図９で示した回路中の各ダイオードＤ21〜Ｄ24部分をそれぞれ２個のＦＥＴ対で置換するにあたり、各ＦＥＴの寄生ダイオードのカソード側が向き合うように対称的に配置した回路構成とする。なお、電源部Ａ、方形波発振回路Ｂ、及びフリップフロップ回路Ｃの部分は図９で説明した構成と同様である。
電池１００の電源電圧を方形波発振回路Ｂ及びフリップフロップ回路Ｃによって互いに逆位相の二種類の方形波電圧に変換し、その発振方形波を直接（又は図示せぬバッファ回路を介して）シェンケル型昇圧回路に加える。
【００２８】
図９に示した回路構成によれば、ＣＰＵ７０の＋２Ｖout ポート信号をＨｉ、−２Ｖout ポート信号をＬｏｗとし、＋４Ｖout ポート信号をＨｉ、−４Ｖout ポート信号をＬｏｗとすると、トランジスタＴr11 及びＴr13 がＯＮする一方、トランジスタＴr12 及びＴr14 がＯＦＦとなる。この結果、ＦＥＴ１８、２８、３８、４８の各ゲートがＯＮして、これらＦＥＴ１８、２８、３８、４８のドレイン−ソース間に電流が流れる。そして、これらと対の関係にあるＦＥＴ１７、２７、３７、４７の寄生ダイオード１７Ｄ、２７Ｄ、３７Ｄ、４７Ｄと、コンデンサＣ51〜Ｃ54によって図９で説明したのと同等のシェンケル型昇圧回路が形成される。したがって、この場合、出力端子（ＯＵＴ）からは、正極性の直流電圧＋４×Ｅ−４ＶF （Ｖ）の直流電圧を取り出すことができる。
【００２９】
また、ＣＰＵ７０の＋２Ｖout ポート信号及び＋４Ｖout ポート信号をＬｏｗとし、−２Ｖout ポート信号及び−４Ｖout ポート信号をＨｉとすると、トランジスタＴr12 及びＴr14 がＯＮする一方、トランジスタＴr11 及びＴr13 がＯＦＦとなる。その結果、ＦＥＴ１８、２８、３８、４８の寄生ダイオード１８Ｄ、２８Ｄ、３８Ｄ、４８Ｄと、コンデンサＣ51〜Ｃ54によってシェンケル型回路が形成される。この場合、出力端子（ＯＵＴ）からは、負極性の直流電圧−４×Ｅ−４ＶF （Ｖ）の直流電圧を取り出すことができる。
【００３０】
本発明を適用した直流高電圧発生装置によれば、エンハンストメント型ＦＥＴの寄生ダイオードを利用して、ＦＥＴのゲートをＣＰＵの出力信号で制御することで昇圧回路を形成するようにしたので、必要とされる電圧値毎に回路部品や、構成を変更することなく、ＣＰＵのプログラム変更のみで必要な出力電圧を発生させることができる。
【００３１】
また、従来のトランスを用いる直流高電圧発生装置では効率が６０〜７０％であるが、本発明ではトランスを用いずに半導体デバイスのみで回路を構成することができるため効率を８０％以上に高めることができる。
更に、本発明によれば、高圧発生回路を構成するエンハンストメント型ＦＥＴは高耐圧を必要としないのでデバイスの選択の自由度が大きくなるという利点もある。
【００３２】
本発明の他の用途として、任意の周期で正負電圧を発生するようにＣＰＵにて昇圧回路を構成するエンハンストメント型ＦＥＴをスイッチング制御することにより、高電圧矩形波発振回路を実現することもできる。
上述した直流高電圧発生装置は、様々な電子機器等の電源部に適用することができるが、例えば、被写体を撮影することにより画像情報を取得する撮像システム（カメラシステム）の電源部に用いられる。この場合、システムの制御装置に相当するマイクロコンピュータによってエンハンストメント型ＦＥＴのゲートを制御して、所望の出力電圧を得る。
【００３３】
前記撮像システムには、ＣＣＤ（撮像素子）と、液晶ディスプレイ（ＬＣＤ）などの画像表示装置が設けられており、これらＣＣＤ及び液晶ディスプレイは前記直流高電圧発生装置から電源が供給されるようになっている。そして、前記マイクロコンピュータの制御に基づいてＣＣＤ駆動及びＬＣＤ表示が行われる。
【００３４】
【発明の効果】
以上説明したように本発明に係る直流高電圧発生装置及び撮像システムによれば、従来のコッククロフト・ウォルトン型回路やシェンケル型回路のダイオード部分をエンハンストメント型ＦＥＴで置換し、各ＦＥＴのゲートを制御手段によって制御することによりＦＥＴの寄生ダイオードを利用してコッククロフト・ウォルトン型回路やシェンケル型回路を形成する構造にしたので、簡単な構成で多様な出力電圧を発生させることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示すコッククロフト・ウォルトン型倍電圧昇圧回路の回路図
【図２】図１に示したコッククロフト・ウォルトン型倍電圧昇圧回路の昇圧部の等価回路図
【図３】図１に示したコッククロフト・ウォルトン型倍電圧昇圧回路の昇圧部の等価回路図
【図４】本発明の第２の実施の形態を示すコッククロフト・ウォルトン型４倍電圧発生回路の回路図
【図５】図４に示したコッククロフト・ウォルトン型４倍電圧昇圧回路の昇圧部の等価回路図
【図６】図４に示したコッククロフト・ウォルトン型４倍電圧昇圧回路の昇圧部の等価回路図
【図７】本発明の第３の実施の形態を示すシェンケル型４倍電圧昇圧回路の回路図
【図８】従来のコッククロフト・ウォルトン型昇圧回路の一例を示す回路図
【図９】従来のシェンケル型昇圧回路の一例を示す回路図
【符号の説明】
１１、１２、２１、２２、３１、３２、４１、４２…エンハンストメント型ＦＥＴ、１１Ｄ、１２Ｄ、２１Ｄ、２２Ｄ、３１Ｄ、３２Ｄ、４１Ｄ、４２Ｄ…寄生ダイオード、５０、６０、７０…ＣＰＵ（制御手段）、１００…電池
【図１】
0003794460.tif 000002
【図２】
0003794460.tif 000003
【図３】
0003794460.tif 000004
【図４】
0003794460.tif 000005
【図５】
0003794460.tif 000006
【図６】
0003794460.tif 000007
【図７】
0003794460.tif 000008
【図８】
0003794460.tif 000009
【図９】
0003794460.tif 000010