(57)【特許請求の範囲】
【請求項１】
下地の上面に接触するとともに、前記下地の一部を露出するように、所定の間隔を隔てて形成された複数のマスク層と、
前記下地の上面上および前記マスク層上に形成され素子領域を有する第１半導体層とを備え、
隣接する前記マスク層間の最短距離は、前記マスク層の下面から第１の高さ位置で極大値の第１の距離を有するとともに、前記マスク層の下面から前記第１の高さよりも低い第２の高さ位置で前記第１の距離よりも小さい第２の距離を有し、かつ、前記マスク層の下面から前記第１の高さよりも高い第３の高さ位置で前記第１の距離よりも小さい第３の距離を有するとともに、
前記マスク層は、前記第１の高さ位置に形成された第１の層と、前記第２の高さ位置に形成された第２の層と、前記第３の高さ位置に形成された第３の層と、からなる３層構造を有し、
前記第２の層および第３の層は、前記第１の層よりもエッチングされにくい材料から構成されている、半導体素子。
【請求項２】
前記下地は、基板を含み、
前記マスク層は、前記基板の上面に接触するように形成されている、請求項１に記載の半導体素子。
【請求項３】
前記基板の上面は、前記第１半導体層よりも蒸発しやすい材料を含む、請求項２に記載の半導体素子。
【請求項４】
下地の上面に接触するとともに、前記下地の一部を露出するように、所定の間隔を隔てて複数のマスク層を形成する工程と、
前記下地の上面上および前記マスク層上に、素子領域を有する第１半導体層を形成する工程とを備え、
前記マスク層を形成する工程は、マスク層の下面から順に第１の層と、第２の層と、第３の層とを積層する工程を有し、
前記第２の層を前記第１の層及び前記第３の層よりもエッチングされにくい材料から構成すると共に、前記第１の層、第２の層及び第３の層をエッチングすることにより、隣接する前記マスク層間の最短距離が、前記マスク層の下面から第１の高さ位置で極大値の第１の距離を有するとともに、前記マスク層の下面から前記第１の高さよりも低い第２の高さ位置で前記第１の距離よりも小さい第２の距離を有し、かつ、前記マスク層の下面から前記第１の高さよりも高い第３の高さ位置で前記第１の距離よりも小さい第３の距離を有するマスク層を形成する、半導体層の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、半導体素子および半導体層の形成方法に関し、特に、下地上に下地とは異なる材料からなる半導体層がヘテロ成長によって形成される半導体素子および半導体層の形成方法に関する。
【０００２】
【従来の技術】
従来、下地上に下地とは異なる材料からなる半導体をヘテロ成長させる技術が知られている。たとえば、窒化物系半導体の１つであるＧａＮの結晶成長では、格子整合する基板が少ないために、サファイア基板などの異種基板上にヘテロ成長を行っている。この場合、結晶欠陥の少ない結晶性の良好なＧａＮを成長させるために、従来、基板とＧａＮ層との間に、低温成長によるバッファ層を挿入する技術が知られている。
【０００３】
しかしながら、上記のような低温バッファ層を用いた場合であっても、低減できる欠陥の密度には限界があり、さらに転位を低減するのは困難である。そこで、従来、ＧａＮを成長する際に、選択横方向成長（Ｅｐｉｔａｘｉａｌ  Ｌａｔｅｒａｌ  Ｏｖｅｒｇｒｏｗｔｈ：ＥＬＯＧ）法によって転位を低減した下地層を用いる技術が提案されている。この選択横方向成長については、たとえば、応用電子物性分科会誌第４巻（１９９８）の第５３頁〜第５８頁および第２１０頁〜第２１５頁などに開示されている。
【０００４】
図２３〜図２６は、従来の選択横方向成長技術を用いた窒化物系半導体層の形成方法の一例を説明するための断面図である。次に、図２３〜図２６を参照して、従来の選択横方向成長技術を用いた窒化物系半導体層の形成方法の一例について説明する。
【０００５】
まず、図２３に示すように、サファイア基板２０１上に低温バッファ層２０２を形成した後、その低温バッファ層２０２上に、下地となるＧａＮ層２０３を成長させる。
【０００６】
次に、図２４に示すように、ＧａＮ層２０３上の所定領域に、ＳｉＯ2などからなるストライプ状（細長状）のマスク層２０４を形成する。マスク層２０４を選択成長マスクとして、ＧａＮ層２０３を下地層として再成長を行うと、ＧａＮ層２０３の露出部には、まず、断面が三角形状のファセット構造を有するＧａＮ層２０５が形成される。
【０００７】
さらに、成長が進むと、ファセット構造のＧａＮ層２０５が、図２５に示すように、結合し、横方向成長が支配的になる。このため、ｃ軸方向（縦方向）に延びていた転位はファセット結合部で曲げられて上部には到達しない。ただし、ファセット結合部上には転位が残る。
【０００８】
さらに、成長が進むと、図２６に示すように、ファセット構造の各ＧａＮ層２０５が合体して連続膜となる。これにより、平坦な上面を有するＧａＮ層２０５が形成される。この平坦化されたＧａＮ層２０５の表面に到達する転位は、下地層に比べて大幅に減少されている。
【０００９】
【発明が解決しようとする課題】
図２３〜図２６に示した従来の窒化物系半導体層の形成方法では、選択横方向成長によってＧａＮ層２０５を形成する場合、転位はファセットが結合するマスク層２０４の上部に集中的に残る。このため、転位を少なくするためには、マスク層２０４の幅は小さい方が好ましい。しかし、転位を少なくするためにマスク層２０４の幅を小さくすると、下地となるＧａＮ層２０３の露出部分の幅が広くなるので、ＧａＮ層２０３の露出部分上に形成されるＧａＮからなるファセットも大きく（高く）なる。このため、その大きなファセットを結合して平坦化するためには、ＧａＮ層２０５を厚く形成する必要があった。このように、従来では、薄い膜厚で転位の少ないＧａＮ層２０５を得ることは困難であった。
【００１０】
また、従来では、基板上に直接マスク層を形成して選択横方向成長を用いてＧａＮ層を成長させる方法も提案されている。図２７は、その従来の提案された窒化物系半導体層の形成方法を説明するための断面図である。図２７を参照して、この従来の提案された方法では、サファイア基板２１１上に直接ＳｉＯ2からなるマスク層２１２を形成した後、その上にＧａＮからなる低温バッファ層２１３および高温成長のＧａＮ層２１４を形成することによって、１回の成長で転位を低減したＧａＮ層２１４を形成する。この従来の提案された方法では、サファイア基板２１１上に直接マスク層２１２を形成するので、下地層がない分、全体の膜厚は薄くなる。
【００１１】
しかし、図２７に示した従来の提案された方法では、図２３〜図２６に示した従来例と同様の問題が発生する。すなわち、サファイア基板２１１上に直接マスク層２１２を形成して選択横方向成長を行う場合においても、転位を少なくするためには、マスク層２１２の幅を小さくする必要がある。しかし、マスク層２１２の幅を小さくすると、サファイア基板２１１の露出面積が大きくなるので、その露出部分の低温バッファ層２１３上に形成されるＧａＮからなるファセットが大きく（高く）なる。このため、その大きなファセットを結合してＧａＮ層２１４を平坦化させるためには、ＧａＮ層２１４を約５μｍ以上の大きな厚みで形成する必要があった。その結果、図２７に示した従来の提案された方法においても、薄い膜厚で転位の少ないＧａＮ層２１４を得るのは困難であった。
【００１２】
また、従来では、ＡｌＧａＮ、ＩｎＮ、ＩｎＧａＮ、ＢＧａＮ、ＢＡｌＧａＮ、ＢＩｎＧａＮ、ＡｌＧａＩｎＮなどの混晶を厚く成長させる場合には、格子整合する基板を求めることはより困難である。たとえば、サファイア基板上にＩｎＧａＮを直接成長させる場合、格子定数の差が大きいために、ＩｎＧａＮ層を厚く成長させることは困難である。このため、従来では、図２８に示すように、まず、サファイア基板２２１上にバッファ層２２２を介してＧａＮ層２２３を成長させる。そして、ＧａＮ層２２３上に、マスク層２２４を形成した後、そのマスク層２２４を選択成長マスクとして、選択横方向成長させることによって、低転位のＧａＮ層２２５を形成する。そして、その低転位のＧａＮ層２２５上に、ＩｎＧａＮ層２２６を成長させていた。このように、選択横方向成長を用いて形成した低転位のＧａＮ層２２５上にＩｎＧａＮ層２２６を成長させることによって、低転位のＩｎＧａＮ層２２６をある程度厚く成長させることが可能となる。
【００１３】
図２８に示した従来の混晶からなる窒化物系半導体層の形成方法では、上記のように、転位の少ないＩｎＧａＮ層２２６を得るために、下地層として選択横方向成長を用いて低転位のＧａＮ層２２５を形成する必要がある。このため、図２８に示した従来例では、全体の厚みが大きくなり、その結果、全体として薄い膜厚で転位の少ないＩｎＧａＮ層２２６を得るのは困難であった。また、図２８に示した従来の混晶からなる窒化物系半導体層の形成方法では、選択横方向成長を用いて形成したＧａＮ層２２５を下地層として、さらにＩｎＧａＮ層２２６を成長させるので、工程が複雑になるという問題点もあった。
【００１４】
この発明は上記のような課題を解決するためになされたものであり、
この発明のもう１つの目的は、下地上に、薄い膜厚で低転位の半導体層をヘテロ成長により形成することが可能な構造を有する半導体素子を提供することである。
【００１５】
この発明の１つの目的は、下地上に、低転位の半導体層を薄い膜厚で容易にヘテロ成長させることが可能な半導体層の形成方法を提供することである。
【００１６】
【課題を解決するための手段】
この発明の第１の局面による半導体素子は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて形成された複数のマスク層と、下地の上面上およびマスク層上に形成され素子領域を有する第１半導体層とを備え、隣接するマスク層間の最短距離は、マスク層の下面から第１の高さ位置で極大値の第１の距離を有するとともに、マスク層の下面から第１の高さよりも低い第２の高さ位置で第１の距離よりも小さい第２の距離を有し、かつ、マスク層の下面から第１の高さよりも高い第３の高さ位置で第１の距離よりも小さい第３の距離を有するとともに、マスク層は、第１の高さ位置に形成された第１の層と、第２の高さ位置に形成された第２の層と、第３の高さ位置に形成された第３の層と、からなる３層構造を有し、第２の層および第３の層は、第１の層よりもエッチングされにくい材料から構成されている。
【００１７】
この第１の局面による半導体素子では、上記のように、隣接するマスク層間の最短距離を、マスク層の下面から第１の高さ位置で極大値の第１の距離を有するとともに、マスク層の下面から第１の高さよりも低い第２の高さ位置で第１の距離よりも小さい第２の距離を有し、かつ、マスク層の下面から第１の高さよりも高い第３の高さ位置で第１の距離よりも小さい第３の距離を有するように構成することによって、マスク層の高さ方向の中央部がくびれを有する構造になるので、マスク層をマスクとして第１半導体層を成長させる際に、マスク層のくびれを有する部分（第１の高さ位置）には、上方にマスク層が形成されているため、原料が届きにくくなる。これにより、マスク層のくびれを有する部分では、マスク層間の中央部に比べて第１半導体層の成長が遅くなるので、第１半導体層は台形状に成長しやすくなる。このため、第１半導体層の膜厚がマスク層よりも薄い成長初期の段階から、横方向成長が促進されるので、第１半導体層の成長初期段階から転位が横方向に曲げられる。その結果、第１半導体層の成長初期段階から縦方向に伝搬する転位を低減することができるので、下地上に低転位の第１半導体層を薄い膜厚で成長させることができる。
【００１９】
また、上記の半導体素子においては、エッチングを用いて、容易に、くびれを有するマスク層を形成することができる。
【００２０】
上記の半導体素子において、好ましくは、下地は、基板を含み、マスク層は、基板の上面に接触するように形成されている。このように構成すれば、基板上に直接薄い膜厚で低転位の第１半導体層を成長させることができる。この場合、好ましくは、基板の上面は、第１半導体層よりも蒸発しやすい材料を含む。このように構成すれば、以下のような効果を得ることができる。すなわち、下地として第１半導体層よりも蒸発しやすい材料を使用した場合には、基板上にエピタキシャル成長される第１半導体層に基板材料が混入しやすい。本発明では、マスク層のくびれの下に位置する第２の高さ位置では、くびれ部分と異なり、全体に原料が届きやすいので、第１半導体層を基板の露出部分の全面を覆うように容易に成長させることができる。このため、基板材料の蒸発を容易に防止することができる。これにより、基板上にエピタキシャル成長される第１半導体層に基板材料が混入するのを防止することができるとともに、基板の劣化を防止することができる。
【００２１】
この発明の第２の局面による半導体層の形成方法は、下地の上面に接触するとともに、下地の一部を露出するように、所定の間隔を隔てて複数のマスク層を形成する工程と、下地の上面上およびマスク層上に、素子領域を有する第１半導体層を形成する工程とを備え、マスク層を形成する工程は、マスク層の下面から順に第１の層と、第２の層と、第３の層とを積層する工程を有し、第２の層を前記第１の層及び第３の層よりもエッチングされにくい材料から構成すると共に、第１の層、第２の層及び第３の層をエッチングすることにより、隣接するマスク層間の最短距離が、マスク層の下面から第１の高さ位置で極大値の第１の距離を有するとともに、マスク層の下面から第１の高さよりも低い第２の高さ位置で第１の距離よりも小さい第２の距離を有し、かつ、マスク層の下面から第１の高さよりも高い第３の高さ位置で第１の距離よりも小さい第３の距離を有するマスク層を形成する。
【００２２】
この第２の局面による半導体層の形成方法では、上記のように、隣接するマスク層間の最短距離を、マスク層の下面から第１の高さ位置で極大値の第１の距離を有するとともに、マスク層の下面から第１の高さよりも低い第２の高さ位置で第１の距離よりも小さい第２の距離を有し、かつ、マスク層の下面から第１の高さよりも高い第３の高さ位置で第１の距離よりも小さい第３の距離を有するように構成することによって、マスク層の高さ方向の中央部がくびれを有する構造になるので、マスク層をマスクとして第１半導体層を成長させる際に、マスク層のくびれを有する部分（第１の高さ位置）には、上方にマスク層が形成されているため、原料が届きにくくなる。これにより、マスク層のくびれを有する部分では、マスク層間の中央部に比べて第１半導体層の成長が遅くなるので、第１半導体層は台形状に成長しやすくなる。このため、第１半導体層の膜厚がマスク層よりも薄い成長初期の段階から、横方向成長が促進されるので、第１半導体層の成長初期段階から転位が横方向に曲げられる。その結果、第１半導体層の成長初期段階から縦方向に伝搬する転位を低減することができるので、下地上に低転位の第１半導体層を薄い膜厚で成長させることができる。
【００２３】
なお、上記の半導体素子において、下地は基板を含み、その基板は第１半導体層とは異なる材料からなるようにしてもよい。このように構成すれば、下地上に低転位の半導体層を薄い膜厚でヘテロ成長させることができる。また、第１半導体層は、窒化物系半導体層を含むようにしてもよい。また、下地は基板上に形成された第２半導体層を含み、その第２半導体層上にマスク層が形成されていてもよい。
【００２４】
【発明の実施の形態】
本発明の実施の形態を説明する前に、まず、本発明の概念について説明する。図１〜図４は、本発明の概念を説明するための断面図である。図１〜図４を参照して、以下、本発明の概念について説明する。
【００２５】
まず、本発明では、図１に示すように、下地基板または基板上に形成された下地層からなる下地１上に、オーバーハング部２ａを有するとともに、高さ方向の中央部にくびれ部２ｂを有するマスク層２をストライプ状（細長状）に形成する。隣接するマスク層２間の最短距離としては、マスク層２の下面から第１の高さ位置（Ｈ１）のくびれ部２ｂで極大値の第１の距離（Ｗ１）を有するとともに、マスク層２の下面から第１の高さ（Ｈ１）よりも低い第２の高さ位置（Ｈ２）で第１の距離（Ｗ１）よりも小さい第２の距離（Ｗ２）を有し、かつ、マスク層２の下面から第１の高さ（Ｈ１）よりも高い第３の高さ位置（Ｈ３）で第１の距離（Ｗ１）よりも小さい第３の距離（Ｗ３）を有する。
【００２６】
上記のようなマスク層２を用いて、半導体層を成長させる場合、まず、マスク層２の下面から第２の高さ位置（Ｈ２）までは、図２に示すように、幅Ｗ２で下地１の露出されれた上面上に、半導体層３ａが形成される。そして、さらに半導体層３ａを成長させると、図３に示すように、くびれ部２ｂにおいて、横方向成長が促進される。すなわち、くびれ部２ｂでは、上部にオーバーハング部２ａが位置するため、原料が届きにくくなる。これにより、くびれ部２ｂでは、マスク層２間の中央部付近に比べて、半導体層３ａの成長速度が遅くなるため、半導体層３ａは台形状に成長する。そして、その台形状の半導体層３ａの側面がくびれ部２ｂにおいて徐々に横方向に成長するので、くびれ部２ｂにおいて、半導体層３ａの横方向成長が促進される。
【００２７】
図３に示した状態から、さらに半導体層３ａを成長させると、図４に示すように、下地１上に、平坦な上面を有する半導体層３が形成される。
【００２８】
このように、本発明では、マスク層２のくびれ部２ｂにおいて半導体層３の横方向成長を促進させることができるので、半導体層３の膜厚がマスク層２よりも薄い成長初期の段階で、転位を横方向に曲げることができる。これにより、半導体層３の成長初期の段階から半導体層３の転位を低減することができるので、下地１上に、低転位の半導体層３を薄い膜厚で成長させることができる。
【００２９】
また、本発明では、以下のような効果も得ることができる。すなわち、下地１として半導体層３ａよりも蒸発しやすい材料を使用した場合には、下地１上にエピタキシャル成長される半導体層３ａに下地１の構成材料が混入しやすい。本発明では、図２に示した工程において、下地１の露出された上面上に、半導体層３ａを成長させる際に、下地１の露出された上面は、マスク層２のくびれ部２ｂの場合と異なり、上方にオーバーハング部２ａが存在しないので、全面に原料が届きやすい。このため、半導体層３ａを下地１の露出部分の全面を覆うように容易に成長させることができるので、下地１の蒸発を容易に防止することができる。その結果、下地１として、半導体層３ａよりも蒸発しやすい材料を使用した場合に、下地１上にエピタキシャル成長される半導体層３ａに、下地１の材料が混入するのを防止することができるとともに、下地１の劣化を防止することができる。
【００３０】
次に、上記した本発明の概念を具体化した実施形態について説明する。
【００３１】
（第１実施形態）
図５は、本発明の第１実施形態による窒化物系半導体層の形成方法を説明するための断面図である。また、図６は、図５に示した第１実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００３２】
まず、図５を参照して、第１実施形態の窒化物系半導体層の形成方法について説明する。この第１実施形態では、まず、下地としてのサファイア基板１１の上面上に、直接、上部にオーバーハング部１２ｅを有するとともに、中央部にくびれ部１２ｄを有するマスク層１２を形成する。また、マスク層１２は、プラズマＣＶＤ法を用いてＲＦパワー２５０Ｗで形成された下層のＳｉＮ層１２ａと、プラズマＣＶＤ法を用いてＲＦパワー１５０Ｗで形成された中間層のＳｉＮ層１２ｂと、プラズマＣＶＤ法を用いてＲＦパワー２５０Ｗで形成された上層のＳｉＮ層１２ｃとからなる３層構造を有する。この場合、上記のように形成された上層のＳｉＮ層１２ｃおよび下層のＳｉＮ層１２ａは、中間層のＳｉＮ層１２ｂよりもエッチングされにくくなる。このマスク層１２では、隣接するマスク層１２のくびれ部１２ｄ間の最短距離は、図１に示した場合と同様、隣接するマスク層１２のオーバーハング部１２ｅ間の最短距離および隣接するマスク層１２の下層のＳｉＮ層１２ａ間の最短距離よりも大きい。
【００３３】
このようなマスク層１２の形成方法としては、まず、サファイア基板１１の全面に、下層のＳｉＮ層１２ａと、中間層のＳｉＮ層１２ｂと、上層のＳｉＮ層１２ｃとを上記した条件で順次形成した後、上層のＳｉＮ層１２ｃ上の所定領域に、ストライプ状のレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、フッ酸系のエッチング液を用いて、上層のＳｉＮ層１２ｃ、中間層のＳｉＮ層１２ｂおよび下層のＳｉＮ層１２ａをウェットエッチングすることによって、上部にオーバーハング部１２ｅを有するとともに、中央部にくびれ部１２ｄを有する３層構造のマスク層１２を容易に形成することができる。このくびれ部１２ｄのくびれの大きさＷ４（図５参照）は、マスク層１２の厚みの約１０％〜約２００％となるように形成する。たとえば、マスク層１２の厚みが約１μｍの場合には、くびれの大きさＷ４が約１μｍとなるようにマスク層１２を形成する。なお、このマスク層１２は、約７μｍの周期を有するストライプ状（細長状）で、約１０ｎｍ〜約２μｍの厚みで形成する。また、マスク層１２の開口部は、たとえば、サファイア基板１１の［１１−２０］方向または［１−１００］方向に形成するのが好ましい。
【００３４】
この後、サファイア基板１１上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層１３を成長させる。そして、ＭＯＣＶＤ法（Ｍｅｔａｌ  Ｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ；有機金属気相成長法）またはＨＶＰＥ法（Ｈｙｄｒｉｄｅ  Ｖａｐｏｒ  Ｅｐｉｔａｘｙ；ハイドライド気相成長法）を用いて、マスク層１２を選択成長マスクとして、低温バッファ層１３上に、アンドープＧａＮ層１４を選択横方向成長させる。このアンドープＧａＮ層１４は、約９５０℃〜約１２００℃の温度条件下で、約２μｍの厚みを有するように形成する。なお、このアンドープＧａＮ層１４は、本発明の「第１半導体層」の一例である。
【００３５】
このアンドープＧａＮ層１４を成長する際に、くびれ部１２ｄの上方にオーバーハング部１２ｅが位置するので、くびれ部１２ｄには原料が届きにくくなる。これにより、原料が届きやすいマスク層１２間の中央部付近では、アンドープＧａＮ層１４の成長速度が速くなるとともに、原料が届きにくいくびれ部１２ｄでは、アンドープＧａＮ層１４の成長速度が遅くなる。このため、図３に示した概念図と同様、成長初期の段階から台形状のアンドープＧａＮ層（図示せず）が形成されやすくなるとともに、その台形状のアンドープＧａＮ層の側面が徐々に横方向に成長するので、アンドープＧａＮ層１４の膜厚がマスク層１２の膜厚よりも薄い成長初期の段階から横方向成長が促進される。これにより、アンドープＧａＮ層１４の成長初期段階から転位が横方向へ曲げられるので、アンドープＧａＮ層１４の成長初期段階から縦方向に伝搬する転位を低減することができる。その結果、サファイア基板１１上に、低転位のアンドープＧａＮ層１４を薄い膜厚でヘテロ成長させることができる。
【００３６】
次に、図６を参照して、第１実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【００３７】
第１実施形態の半導体レーザ素子では、図５に示したアンドープＧａＮ層１４上に、図６に示すように、約４μｍの厚みを有するｎ型ＧａＮからなる第１導電型コンタクト層１０５が形成されている。第１導電型コンタクト層１０５上には、約０．４５μｍの膜厚を有するｎ型ＡｌＧａＮからなる第１導電型クラッド層１０６が形成されている。第１導電型クラッド層１０６上には、ＩｎＧａＮからなる多重量子井戸（ＭＱＷ）発光層１０７が形成されている。ＭＱＷ発光層１０７上には、約０．４５μｍの厚みを有するｐ型ＡｌＧａＮからなる第２導電型クラッド層１０８が形成されている。その第２導電型クラッド層１０８上には、約０．１５μｍの膜厚を有するｐ型ＧａＮからなる第２導電型コンタクト層１０９が形成されている。なお、各層１０５〜１０９は、本発明の「第１半導体層」の一例である。また、第１導電型コンタクト層１０５の露出された上面上には、ｎ側電極１１０が形成されている。また、第２導電型コンタクト層１０９の上面上には、ｐ側電極１１１が形成されている。
【００３８】
上記した第１実施形態の半導体レーザ素子では、図５に示した形成方法を用いて形成された薄い厚みで転位が低減されたアンドープＧａＮ層１４上に、各層１０５〜１０９を形成するので、各層１０５〜１０９において、良好な結晶性を実現することができる。したがって、第１実施形態では、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００３９】
（第２実施形態）
図７は、本発明の第２実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図８は、図７に示した第２実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００４０】
まず、図７を参照して、第２実施形態の窒化物系半導体層の形成方法について説明する。この第２実施形態では、下地としてのＺｒＢ2基板２１の表面上に、直接、上部にオーバーハング部２２ｅを有するとともに、中央部にくびれ部２２ｄを有するマスク層２２を形成する。このマスク層２２は、下層の約３ｎｍ〜約１μｍの厚みを有するＳｉＮ層２２ａと、中間層の約４ｎｍ〜約２μｍの厚みを有するタングステン層２２ｂと、上層の約３ｎｍ〜約１μｍの厚みを有するＳｉＮ層２２ｃとからなる３層構造を有する。このマスク層２２では、隣接するマスク層２２のくびれ部２２ｄ間の最短距離は、図１に示した場合と同様、隣接するマスク層２２のオーバーハング部２２ｅ間の最短距離および隣接するマスク層２２の下層のＳｉＮ層２２ａ間の最短距離よりも大きい。
【００４１】
このようなマスク層２２の形成方法としては、ＺｒＢ2基板２１上に、ＳｉＮ層２２ａ、タングステン層２２ｂおよびＳｉＮ層２２ｃを順次形成した後、ＳｉＮ層２２ｃ上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、フッ酸系のエッチング液を用いて、ウェットエッチングすることによって、タングステン層２２ｂと、ＳｉＮ層２２ａおよびＳｉＮ層２２Ｃとのエッチングレートの差を利用して、図７に示したような、上部にオーバーハング部２２ｅを有するとともに、中央部にくびれ部２２ｄを有する３層構造のマスク層２２を形成する。このくびれ部２２ｄのくびれの大きさ（図５のＷ４に相当）としては、たとえば、下層のＳｉＮ層２２ａの厚みを約２００ｎｍ、中間層のタングステン層２２ｂの厚みを約１．５μｍ、上層のＳｉＮ層２２ｃの厚みを約１μｍとした場合には、くびれの大きさが約３．５μｍとなるようにマスク層２２を形成する。なお、このマスク層２２は、約７μｍの周期を有するストライプ状（細長状）で、約１０ｎｍ〜約１０００ｎｍの厚みで形成する。
【００４２】
その後、ＺｒＢ2基板２１上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層２３を成長させる。そして、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層２２を選択成長マスクとして、低温バッファ層２３上に、ｎ型ＧａＮ層２４を形成する。このｎ型ＧａＮ層２４は、約９５０℃〜約１２００℃の温度条件下で、約２μｍの厚みを有するように形成する。なお、このｎ型ＧａＮ層２４は、本発明の「第１半導体層」の一例である。
【００４３】
このｎ型ＧａＮ層２４を成長する際に、くびれ部２２ｄの領域の上方にオーバーハング部２２ｅが位置するので、くびれ部２２ｄには原料が届きにくくなる。これにより、原料が届きやすいマスク層２２間の中央部付近では、ｎ型ＧａＮ層２４の成長速度が速くなるとともに、原料が届きにくいくびれ部２２ｄでは、ｎ型ＧａＮ層２４の成長速度が遅くなる。このため、図３に示した概念図と同様、成長初期の段階から台形状のｎ型ＧａＮ層（図示せず）が形成されやすくなるとともに、その台形状のｎ型ＧａＮ層の側面が徐々に横方向に成長するので、ｎ型ＧａＮ層２４の膜厚がマスク層２２の膜厚よりも薄い成長初期の段階から横方向成長が促進される。これにより、ｎ型ＧａＮ層２４の成長初期段階から転位が横方向へ曲げられるので、ｎ型ＧａＮ層２４の成長初期段階から縦方向に伝搬する転位を低減することができる。その結果、ＺｒＢ2基板２１上に、低転位のｎ型ＧａＮ層２４を薄い膜厚でヘテロ成長させることができる。
【００４４】
また、第２実施形態のマスク層２２は、上記したように、下層のＳｉＮ層２２ａおよび上層のＳｉＮ層２２ｃと、中間層のタングステン層２２ｂとを異なる材料で構成することによって、エッチングレートの差を大きくすることができるので、容易に、くびれ部２２ｄのくびれの大きさを大きくすることができる。これにより、より効果的に、くびれ部２２ｄにおけるｎ型ＧａＮ層２４の横方向成長を促進させることができる。また、異なる材料を用いてマスク層２２を構成することによって、エッチングなどを用いて、容易に、くびれ部２２ｄのくびれ形状を再現性よく形成することができる。
【００４５】
次に、図８を参照して、第２実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子の構造について説明する。
【００４６】
第２実施形態の半導体レーザ素子では、図７に示したｎ型ＧａＮ層２４上に、図８に示すように、約４μｍの膜厚を有するｎ型ＧａＮからなるｎ型層１１５が形成されている。ｎ型層１１５上には、約０．４５μｍの膜厚を有するｎ型ＡｌＧａＮからなる第１導電型クラッド層１１６が形成されている。第１導電型クラッド層１１６上には、ＩｎＧａＮからなるＭＱＷ発光層１１７が形成されている。ＭＱＷ発光層１１７上には、約０．４５μｍの膜厚を有するｐ型ＡｌＧａＮからなる第２導電型クラッド層１１８が形成されている。その第２導電型クラッド層１１８上には、約０．１５μｍの膜厚を有するｐ型ＧａＮからなる第２導電型コンタクト層１１９が形成されている。なお、上記した各層１１５〜１１９は、本発明の「第１半導体層」の一例である。また、ＺｒＢ2基板２１の裏面には、ｎ側電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ側電極１２１が形成されている。
【００４７】
第２実施形態による半導体レーザ素子では、ＺｒＢ2基板２１上に、薄い厚みで転位が低減されたｎ型ＧａＮ層２４を形成した後、そのｎ型ＧａＮ層２４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。これにより、この第２実施形態では、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００４８】
（第３実施形態）
図９は、本発明の第３実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１０は、図９に示した第３実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。この第３実施形態では、上記した第２実施形態と異なり、下地にＳｉＣ基板を用いた場合の例について説明する。なお、第３実施形態のその他の構造は、第２実施形態と同様である。以下、詳細に説明する。
【００４９】
まず、図９を参照して、第３実施形態の窒化物系半導体層の形成方法について説明する。この第３実施形態では、下地としてのＳｉＣ基板３１の表面上に、直接、上部にオーバーハング部２２ｅを有するとともに、中央部にくびれ部２２ｄを有するマスク層２２を形成する。また、マスク層２２は、第２実施形態と同様、下層の約３ｎｍ〜約１μｍの厚みを有するＳｉＮ層２２ａと、中間層の約４ｎｍ〜約２μｍの厚みを有するタングステン層２２ｂと、上層の約３ｎｍ〜約１μｍの厚みを有するＳｉＮ層２２ｃとからなる３層構造を有する。なお、マスク層２２のその他の構造および寸法ならびに形成方法は、第２実施形態と同様である。
【００５０】
その後、ＳｉＣ基板３１上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層２３を形成する。そして、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層２２を選択成長マスクとして、低温バッファ層２３上に、ｎ型ＧａＮ層２４を選択横方向成長させる。このｎ型ＧａＮ層２４は、約９５０℃〜約１２００℃の温度条件下で約２μｍの厚みで形成する。
【００５１】
このｎ型ＧａＮ層２４を成長する際に、くびれ部２２ｄの上方にオーバーハング部２２ｅが位置するので、くびれ部２２ｄの領域には原料が届きにくくなる。これにより、くびれ部２２ｄでは、マスク層２２間の中央部に比べてｎ型ＧａＮ層２４の成長速度が遅くなるため、図３に示した概念図と同様、台形状のｎ型ＧａＮ層（図示せず）が形成されやすくなる。そして、その台形状のｎ型ＧａＮ層の側面が徐々に横方向に成長するので、ｎ型ＧａＮ層２４の膜厚がマスク層２２の膜厚よりも薄い成長初期の段階から横方向成長が促進される。これにより、第２実施形態と同様、ｎ型ＧａＮ層２４の成長初期段階から転位が横方向に曲げられるので、ｎ型ＧａＮ層２４の成長初期段階から縦方向に伝搬する転位を低減することができる。その結果、ＳｉＣ基板３１上に、低転位のｎ型ＧａＮ層２４を薄い膜厚でヘテロ成長させることができる。
【００５２】
また、第３実施形態のマスク層２２は、第２実施形態と同様、下層のＳｉＮ層２２ａおよび上層のＳｉＮ層２２ｃと、中間層のタングステン層２２ｂとを異なる材料で構成することによって、エッチングレートの差を大きくすることができるので、容易に、くびれ部２２ｄのくびれ大きさを大きくすることができる。これにより、より効果的に、くびれ部２２ｄにおけるｎ型ＧａＮ層２４の横方向成長を促進させることができる。また、異なる材料を用いてマスク層２２を構成することによって、エッチングなどを用いて、容易に、くびれ部２２ｄのくびれ形状を再現性よく形成することができる。
【００５３】
次に、図１０を参照して、図９に示した第３実施形態の形成方法を用いて製造した半導体レーザ素子の構造について説明する。この第３実施形態の半導体レーザ素子では、第２実施形態と同様、図９に示したｎ型ＧａＮ層２４上に、ｎ型ＧａＮからなるｎ型層１１５、ｎ型ＡｌＧａＮからなる第１導電型クラッド層１１６、ＩｎＧａＮからなるＭＱＷ発光層１１７、ｐ型ＡｌＧａＮからなる第２導電型クラッド層１１８およびｐ型ＧａＮからなる第２導電型コンタクト層１１９が形成されている。また、ＳｉＣ基板３１の裏面には、ｎ側電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ側電極１２１が形成されている。なお、上記した各層１１５〜１１９の膜厚は、図８に示した第２実施形態の半導体レーザ素子と同様である。
【００５４】
第３実施形態による半導体レーザ素子では、図９に示した形成方法を用いてＳｉＣ基板３１上に形成された低転位のｎ型ＧａＮ層２４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。また、図９に示した窒化物系半導体層の形成方法では、全体の厚みが薄く形成されるので、その上に各層１１５〜１１９を形成した場合、半導体レーザ素子の厚みが薄くなる。これにより、この第３実施形態では、第２実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００５５】
（第４実施形態）
図１１は、本発明の第４実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１２は、図１１に示した第４実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【００５６】
まず、図１１を参照して、第４実施形態の窒化物系半導体層の形成方法について説明する。この第４実施形態では、下地としてのｎ型ＧａＡｓ（１１１）Ａ基板（ｎ型ＧａＡｓ基板）４１の表面上に、直接、上部にオーバーハング部４２ｅを有するとともに、中央部にくびれ部４２ｄを有するマスク層４２を形成する。また、マスク層４２は、下層の約３ｎｍ〜約１μｍの厚みを有するＳｉＯ2層４２ａと、中間層の約４ｎｍ〜約２μｍの厚みを有するＳｉＮ層４２ｂと、上層の約３ｎｍ〜約１μｍの厚みを有するＳｉＯ2層４２ｃとからなる３層構造を有する。このマスク層４２では、隣接するマスク層４２のくびれ部４２ｄ間の最短距離は、隣接するマスク層４２のオーバーハング部４２ｅ間の最短距離および隣接するマスク層４２の下層のＳｉＯ2層４２ａ間の最短距離よりも大きい。
【００５７】
このようなマスク層４２の形成方法としては、ｎ型ＧａＡｓ基板４１上に、ＳｉＯ2層４２ａ、ＳｉＮ層４２ｂおよびＳｉＯ2層４２ｃを順次形成した後、ＳｉＯ2層４２ｃ上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、フッ酸系のエッチング液を用いて、ウェットエッチングすることによって、ＳｉＮ層４２ｂと、ＳｉＯ2層４２ａおよびＳｉＯ2層４２ｃとのエッチングレートの差を利用して、図１１に示したような、上部にオーバーハング部４２ｅを有するとともに、中央部にくびれ部４２ｄを有する３層構造のマスク層４２を形成する。このくびれ部４２ｄの大きさ（図５のＷ４に相当）としては、たとえば、下層のＳｉＯ2層４２ａの厚みを約１００ｎｍ、中間層のＳｉＮ層４２ｂの厚みを約１μｍ、上層のＳｉＯ2層４２ｃの厚みを約０．５μｍとした場合には、くびれの大きさが約２μｍとなるようにマスク層４２を形成する。なお、このマスク層４２は、約５μｍの周期を有するストライプ状（細長状）で、約１０ｎｍ〜約１０００ｎｍの厚みで形成する。
【００５８】
その後、図７に示した第２実施形態と同様の製造プロセスを用いることによって、ｎ型ＧａＡｓ基板４１上に、低温バッファ層２３およびｎ型ＧａＮ層２４を形成する。すなわち、ｎ型ＧａＡｓ基板４１上に、約５００℃〜約７００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮまたはＧａＮからなる低温バッファ層２３を成長させる。そして、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層４２を選択成長マスクとして、低温バッファ層２３上に、ｎ型ＧａＮ層２４を選択横方向成長させる。このｎ型ＧａＮ層２４は、約９５０℃〜約１２００℃の温度条件下で、約２μｍの厚みを有するように形成する。
【００５９】
ここで、この第４実施形態では、下地として使用するｎ型ＧａＡｓ基板４１は、ｎ型ＧａＮ層２４よりも蒸発しやすい材料であるためｎ型ＧａＡｓ基板４１上に成長されるｎ型ＧａＮ層２４にｎ型ＧａＡｓ基板４１の構成材料であるＡｓが混入しやすい。この第４実施形態では、低温バッファ層２３を成長する際に、ｎ型ＧａＡｓ基板４１の露出された上面の領域では、くびれ部４２ｄの場合と異なり、上方にオーバーハング部４２ｅが位置しないので、ｎ型ＧａＡｓ基板４１の露出された上面全体に原料が届きやすい。このため、低温バッファ層２３をｎ型ＧａＡｓ基板４１の露出部分の全面を覆うように容易に成長することができる。その結果、ｎ型ＧａＡｓ基板４１のＡｓの蒸発を容易に防止することができる。これにより、その後にエピタキシャル成長されるｎ型ＧａＮ層２４にｎ型ＧａＡｓ基板４１のＡｓが混入するのを防止することができるとともに、ｎ型ＧａＡｓ基板４１の劣化を防止することができる。
【００６０】
また、ｎ型ＧａＮ層２４を成長する際に、くびれ部４２ｄの上方にオーバーハング部４２ｅが位置するので、くびれ部４２ｄには原料が届きにくくなる。これにより、くびれ部４２ｄでは、マスク層４２間の中央部に比べてｎ型ＧａＮ層２４の成長が遅くなるため、図３に示した概念図と同様、台形状のｎ型ＧａＮ層（図示せず）が形成されやすくなる。その台形状のｎ型ＧａＮ層の側面が徐々に横方向に成長するので、ｎ型ＧａＮ層２４の膜厚がマスク層４２の膜厚よりも薄い成長初期の段階から横方向成長が促進される。これにより、第２実施形態と同様、ｎ型ＧａＮ層２４の成長初期段階から転位が横方向に曲げられるので、ｎ型ＧａＮ層２４の成長初期段階から縦方向に伝搬する転位を低減することができる。その結果、ｎ型ＧａＡｓ基板４１上に、低転位のｎ型ＧａＮ層２４を薄い膜厚でヘテロ成長させることができる。
【００６１】
また、第４実施形態のマスク層４２は、上記したように、下層のＳｉＯ2層４２ａおよび上層のＳｉＯ2層４２ｃと、中間層のＳｉＮ層４２ｂとを異なる材料で構成することによって、エッチングレートの差を大きくすることができるので、容易に、くびれ部４２ｄのくびれを大きくすることができる。これにより、より効果的に、ｎ型ＧａＮ層２４の横方向成長を促進させることができる。また、異なる材料を用いてマスク層４２を構成することによって、エッチングなどを用いて、容易に、くびれ部４２ｄのくびれ形状を再現性よく形成することができる。
【００６２】
次に、図１２を参照して、図１１に示した第４実施形態の形成方法を用いて製造した半導体レーザ素子の構造について説明する。この第４実施形態の半導体レーザ素子では、第２実施形態と同様、図１１に示したｎ型ＧａＮ層２４上に、ｎ型ＧａＮからなるｎ型層１１５、ｎ型ＡｌＧａＮからなる第１導電型クラッド層１１６、ＩｎＧａＮからなるＭＱＷ発光層１１７、ｐ型ＡｌＧａＮからなる第２導電型クラッド層１１８およびｐ型ＧａＮからなる第２導電型コンタクト層１１９が形成されている。また、ｎ型ＧａＡｓ基板４１の裏面には、ｎ側電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ側電極１２１が形成されている。なお、上記した各層１１５〜１１９の膜厚は、図８に示した第２実施形態の半導体レーザ素子と同様である。
【００６３】
第４実施形態による半導体レーザ素子では、図１１に示した形成方法を用いて形成された低転位のｎ型ＧａＮ層２４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。また、図１１に示した窒化物系半導体層の形成方法では、全体の厚みが薄く形成されるので、その上に各層１１５〜１１９を形成した場合、半導体レーザ素子の厚みが薄くなる。これにより、この第４実施形態では、第２実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００６４】
（第５実施形態）
図１３は、本発明の第５実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１４は、図１３に示した第４実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。この第５実施形態では、上記第１〜第４実施形態と異なり、２つのくびれ部を有するマスク層を形成している。以下、詳細に説明する。
【００６５】
まず、図１３を参照して、第５実施形態の窒化物系半導体層の形成方法について説明する。この第５実施形態では、下地としてのｎ型Ｓｉ（１１１）基板（ｎ型Ｓｉ基板）５１の表面上に、直接、２つのオーバーハング部５２ｈおよび５２ｉと、２つのくびれ部５２ｆおよび５２ｇとを有するマスク層５２を形成する。また、マスク層５２は、下から上に向かって、下層の約３ｎｍ〜約１μｍの厚みを有するＳｉＯ2層５２ａと、中間層の約４ｎｍ〜約２μｍの厚みを有するＳｉＮ層５２ｂと、中間層の約３ｎｍ〜約１μｍの厚みを有するＳｉＯ2層５２ｃと、中間層の約４ｎｍ〜約２μｍの厚みを有するＳｉＮ層５２ｄと、上層の約３ｎｍ〜約１μｍの厚みを有するＳｉＯ2層５２ｅとからなる５層構造を有する。このマスク層５２では、隣接するマスク層５２のくびれ部５２ｆ間の最短距離およびくびれ部５２ｇ間の最短距離は、隣接するマスク層５２のオーバーハング部５２ｈ間の最短距離、オーバーハング部５２ｉ間の最短距離および下層のＳｉＯ2層５２ａ間の最短距離よりも大きい。
【００６６】
このようなマスク層５２の形成方法としては、ｎ型Ｓｉ基板５１上に、ＳｉＯ2層５２ａ、ＳｉＮ層５２ｂ、ＳｉＯ2層５２ｃ、ＳｉＮ層５２ｄおよびＳｉＯ2層５２ｅを上記した膜厚で順次形成した後、ＳｉＯ2層５２ｅ上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、フッ酸系のエッチング液を用いて、ウェットエッチングすることによって、ＳｉＮ層５２ｂおよびＳｉＮ層５２ｄと、ＳｉＯ2層５２ａ、ＳｉＯ2層５２ｃおよびＳｉＯ2層５２ｅとのエッチングレートの差を利用して、図１３に示したような、２つのオーバーハング部５２ｈおよび５２ｉと、２つのくびれ部５２ｆおよび５２ｇとを有する５層構造のマスク層５２を形成する。このくびれ部５２ｆおよびくびれ部５２ｇの大きさ（図５のＷ４に相当）としては、たとえば、下層のＳｉＯ2層５２ａの厚みを約１００ｎｍ、中間層のＳｉＮ層５２ｂの厚みを約０．５μｍ、中間層のＳｉＯ2層５２ｃの厚みを約０．５μｍ、中間層のＳｉＮ層５２ｄの厚みを約０．５μｍ、上層のＳｉＯ2層５２ｅの厚みを約０．５μｍとした場合には、くびれの大きさが、約１．５μｍのマスク層５２を形成する。なお、このマスク層５２は、約５μｍの周期を有するストライプ状（細長状）で、約１０ｎｍ〜約１０００ｎｍの厚みで形成する。
【００６７】
その後、第５実施形態では、ｎ型Ｓｉ基板５１上に、約１１００℃の温度条件下で、約１０ｎｍ〜約５０ｎｍの厚みを有するＡｌＧａＮからなるバッファ層５３を成長させる。そして、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層５２を選択成長マスクとして、バッファ層５３上に、ｎ型ＧａＮ層５４を選択横方向成長させる。このｎ型ＧａＮ層５４は、約９５０℃〜約１２００℃の温度条件下で約２μｍの厚みを有するように形成する。なお、このｎ型ＧａＮ層５４は、本発明の「第１半導体層」の一例である。
【００６８】
ここで、この第５実施形態では、第４実施形態と同様、下地として使用するｎ型Ｓｉ基板５１は、ｎ型ＧａＮ層５４よりも蒸発しやすい材料であるため、ｎ型Ｓｉ基板５１上に成長されるｎ型ＧａＮ層５４にｎ型Ｓｉ基板５１の構成材料であるＳｉが混入しやすい。この第５実施形態では、バッファ層５３を成長する際に、ｎ型Ｓｉ基板５１の露出された上面では、くびれ部５２ｆおよびくびれ部５２ｇの場合と異なり、上方にオーバーハング部５２ｈおよび５２ｉが位置しないので、ｎ型Ｓｉ基板５１の露出された上面の全体に原料が届きやすい。このため、バッファ層５３をｎ型Ｓｉ基板５１の露出された上面の全面を覆うように容易に成長することができる。その結果、ｎ型Ｓｉ基板５１のＳｉの蒸発を容易に防止することができる。これにより、その後、エピタキシャル成長されるｎ型ＧａＮ層５４に意図しない過剰のＳｉが混入するのを防止することができるとともに、ｎ型Ｓｉ基板５１の劣化を防止することができる。
【００６９】
また、ｎ型ＧａＮ層５４を成長する際に、くびれ部５２ｆの上方にオーバーハング部５２ｈが位置するので、くびれ部５２ｆの領域には原料が届きにくくなる。これにより、くびれ部５２ｆでは、マスク層５２間の中央部に比べてｎ型ＧａＮ層５４の成長速度が遅くなるため、図３に示した概念図と同様、台形状のｎ型ＧａＮ層（図示せず）が形成されやすくなる。そして、その台形状のｎ型ＧａＮ層の側面が徐々に横方向に成長するので、ｎ型ＧａＮ層５４の膜厚がマスク層５２の膜厚よりも薄い成長初期の段階から横方向成長が促進される。これにより、ｎ型ＧａＮ層５４の成長初期段階から転位が横方向に曲げられるので、ｎ型ＧａＮ層５４の成長初期段階から縦方向に伝搬する転位を低減することができる。また、第５実施形態の窒化物系半導体層では、くびれ部５２ｆの上方に、さらにくびれ部５２ｇが形成されている。そのため、くびれ部５２ｆと同様、くびれ部５２ｇにおいても、台形状のＧａＮ層（図示せず）が形成されやすく、その結果、ｎ型ＧａＮ層５４の横方向成長が再び促進される。
【００７０】
このように、第５実施形態では、２つのくびれ部５２ｆおよび５２ｇによって、横方向成長が繰り返されるので、横方向成長をより促進することができる。これにより、ｎ型Ｓｉ基板５１上に、低転位のｎ型ＧａＮ層５４をより薄い膜厚でヘテロ成長させることができる。
【００７１】
また、第５実施形態のマスク層５２は、上記したように、下層のＳｉＯ2層５２ａ、中間層のＳｉＯ2層５２ｃおよび上層のＳｉＯ2層５２ｅと、中間層のＳｉＮ層５２ｂおよび中間層のＳｉＮ層５２ｄとを異なる材料で構成することによって、エッチングレートの差を大きくすることができるので、容易に、くびれ部５２ｆおよびくびれ部５２ｇのくびれ大きさを大きくすることができる。これにより、より効果的に、ｎ型ＧａＮ層５４の横方向成長を促進させることができる。また、異なる材料を用いてマスク層５２を構成することによって、エッチングなどを用いて、容易に、くびれ部５２ｆおよび５２ｇのくびれ形状を再現性よく形成することができる。
【００７２】
次に、図１４を参照して、図１３に示した第５実施形態の形成方法を用いて製造した半導体レーザ素子の構造について説明する。この第５実施形態の半導体レーザ素子では、第２実施形態と同様、図１３に示したｎ型ＧａＮ層５４上に、ｎ型ＧａＮからなるｎ型層１１５、ｎ型ＡｌＧａＮからなる第１導電型クラッド層１１６、ＩｎＧａＮからなるＭＱＷ発光層１１７、ｐ型ＡｌＧａＮからなる第２導電型クラッド層１１８およびｐ型ＧａＮからなる第２導電型コンタクト層１１９が形成されている。また、ｎ型Ｓｉ基板５１の裏面には、ｎ側電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ側電極１２１が形成されている。なお、上記した各層１１５〜１１９の膜厚は、図８に示した第２実施形態の半導体レーザ素子と同様である。
【００７３】
第５実施形態による半導体レーザ素子では、図１３に示した形成方法を用いて形成された低転位のｎ型ＧａＮ層５４上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。また、図１３に示した第５実施形態による窒化物系半導体層の形成方法では、２つのくびれ部５２ｆおよび５２ｇによって、ｎ型ＧａＮ層５４の横方向成長をより促進させることができるので、全体の厚みをさらに薄く形成することができる。これにより、ｎ型ＧａＮ層５４上に、各層１１５〜１１９を形成した場合、半導体レーザ素子の厚みをより薄くすることが可能となる。その結果、この第５実施形態では、厚みがより薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００７４】
（第６実施形態）
図１５は、本発明の第６実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１６は、図１５に示した第６実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。この第６実施形態では、下地としてｎ型ＧａＮ基板を用いるとともに、マスク層としては第１実施形態と同様のマスク層を用いた例を示している。以下、詳細に説明する。
【００７５】
まず、図１５を参照して、第６実施形態の窒化物系半導体層の形成方法について説明する。この第６実施形態では、下地としてのｎ型ＧａＮ基板６１の表面上に、直接、上部にオーバーハング部１２ｅを有するとともに、中央部にくびれ部１２ｄを有する第１実施形態と同様のマスク層１２を形成する。すなわち、マスク層１２は、プラズマＣＶＤ法を用いてＲＦパワー２５０Ｗで形成された下層のＳｉＮ層１２ａと、プラズマＣＶＤ法を用いてＲＦパワー１５０Ｗで形成された中間層のＳｉＮ層１２ｂと、プラズマＣＶＤ法を用いてＲＦパワー２５０Ｗで形成された上層のＳｉＮ層１２ｃとからなる３層構造を有する。この場合、上記のように形成された上層のＳｉＮ層１２ｃおよび下層のＳｉＮ層１２ａは、中間層のＳｉＮ層１２ｂよりもエッチングされにくくなる。このマスク層１２では、隣接するマスク層１２のくびれ部１２ｄ間の最短距離は、隣接するマスク層１２のオーバーハング部１２ｅ間の最短距離および隣接するマスク層１２の下層のＳｉＮ層１２ａ間の最短距離よりも大きい。なお、マスク層１２のその他の構成および寸法ならびに形成方法は、図５に示した第１実施形態と同様である。
【００７６】
その後、第６実施形態では、ｎ型ＧａＮ基板６１上に、直接、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層１２を選択成長マスクとして、ｎ型のＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮ層を選択横方向成長させる。ＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮの組成は、Ｘ＝Ｙ＝０を除く組成で、かつ、ＡｌWＢXＧａYＩｎZＴｌ1-W-X-Y-ZＮの格子定数はＧａＮの格子定数よりも小さい。たとえば、ＡｌWＧａ1-WＮ（０＜Ｗ≦１）あるいはＢXＧａ1-XＮ（０＜Ｘ≦１）などである。この第６実施形態では、たとえば、ｎ型Ｂ0.05Ｇａ0.95Ｎ層６３を、約８５０℃〜約１４００℃の温度条件下で、約２μｍの厚みで選択横方向成長させる。なお、このｎ型Ｂ0.05Ｇａ0.95Ｎ層６３は、本発明の「第１半導体層」の一例である。
【００７７】
このｎ型Ｂ0.05Ｇａ0.95Ｎ層６３を成長する際に、くびれ部１２ｄの上方に、オーバーハング部１２ｅが位置するので、くびれ部１２ｄの領域には原料が届きにくくなる。これにより、くびれ部１２ｄでは、マスク層１２間の中央部に比べてｎ型Ｂ0.05Ｇａ0.95Ｎ層６３の成長速度が遅くなるため、図３に示した概念図と同様、台形状のｎ型Ｂ0.05Ｇａ0.95Ｎ層（図示せず）が形成されやすくなる。そして、その台形状のｎ型Ｂ0.05Ｇａ0.95Ｎ層の側面が徐々に横方向に成長するので、ｎ型Ｂ0.05Ｇａ0.95Ｎ層６３の膜厚がマスク層１２の膜厚よりも薄い成長初期の段階から横方向成長が促進される。これにより、ｎ型Ｂ0.05Ｇａ0.95Ｎ層６３の成長初期段階から転位が横方向に曲げられるので、ｎ型Ｂ0.05Ｇａ0.95Ｎ層６３の成長初期段階から縦方向に伝搬する転位を低減することができる。その結果、下地のＧａＮ層がない状態でも、ｎ型ＧａＮ基板６１上に、低転位のｎ型Ｂ0.05Ｇａ0.95Ｎ層６３を厚く形成することができる。この場合、下地層としてのＧａＮ層がない分、図２８に示した従来例と比較して、全体の厚みを厚くすることができる。
【００７８】
次に、図１６を参照して、図１５に示した第６実施形態の形成方法を用いて製造した半導体レーザ素子の構造について説明する。この第６実施形態の半導体レーザ素子では、図１５に示したｎ型Ｂ0.05Ｇａ0.95Ｎ層６３上に、ｎ型ＧａＮからなるｎ型層１１５、ｎ型ＡｌＧａＮからなる第１導電型クラッド層１１６、ＩｎＧａＮからなるＭＱＷ発光層１１７、ｐ型ＡｌＧａＮからなる第２導電型クラッド層１１８およびｐ型ＧａＮからなる第２導電型コンタクト層１１９が形成されている。また、ｎ型ＧａＮ基板６１の裏面には、ｎ側電極１２０が形成されている。また、第２導電型コンタクト層１１９の上面上には、ｐ側電極１２１が形成されている。なお、上記した各層１１５〜１１９の膜厚は、図８に示した第２実施形態の半導体レーザ素子と同様である。
【００７９】
第６実施形態による半導体レーザ素子では、図１５に示した形成方法を用いて形成された低転位のｎ型Ｂ0.05Ｇａ0.95Ｎ層６３上に、各層１１５〜１１９を形成するので、各層１１５〜１１９において良好な結晶性を実現することができる。また、図１５に示した窒化物系半導体層の形成方法では、全体の厚みが薄く形成されるので、その上に各層１１５〜１１９を形成した場合、半導体レーザ素子の厚みが薄くなる。これにより、この第６実施形態では、第２実施形態と同様、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００８０】
（第７実施形態）
図１７は、本発明の第７実施形態による窒化物系半導体層の形成方法を説明するための断面図である。図１８は、図１７に示した第７実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。この第７実施形態では、下地としてサファイア基板上に形成したＧａＮ層を用いるとともに、マスク層としては第１実施形態と同様のマスク層を用いた例を示している。以下、詳細に説明する。
【００８１】
まず、図１７を参照して、第７実施形態の窒化物系半導体層の形成方法について説明する。この第７実施形態では、サファイア基板７１上に、ＡｌＧａＮからなる低温バッファ層７２を形成する。その低温バッファ層７２上に、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、下地となるＧａＮ層７３を約２μｍの厚みで形成する。そして、下地としてのＧａＮ層７３の表面上に、上部にオーバーハング部１２ｅを有するとともに、中央部にくびれ部１２ｄを有する第１実施形態と同様のマスク層１２を形成する。すなわち、マスク層１２は、プラズマＣＶＤ法を用いてＲＦパワー２５０Ｗで形成された下層のＳｉＮ層１２ａと、プラズマＣＶＤ法を用いてＲＦパワー１５０Ｗで形成された中間層のＳｉＮ層１２ｂと、プラズマＣＶＤ法を用いてＲＦパワー２５０Ｗで形成された上層のＳｉＮ層１２ｃとからなる３層構造を有する。この場合、上記のように形成された上層のＳｉＮ層１２ｃおよび下層のＳｉＮ層１２ａは、中間層のＳｉＮ層１２ｂよりもエッチングされにくくなる。このマスク層１２では、隣接するマスク層１２のくびれ部１２ｄ間の最短距離は、隣接するマスク層１２のオーバーハング部１２ｅ間の最短距離および隣接するマスク層１２の下層のＳｉＮ層１２ａ間の最短距離よりも大きい。なお、マスク層１２のその他の構造および寸法ならびに形成方法は、図５に示した第１実施形態と同様である。
【００８２】
その後、第７実施形態では、ＧａＮ層７３上に、ＭＯＣＶＤ法またはＨＶＰＥ法を用いて、マスク層１２を選択成長マスクとして、Ａｌ1-W-X-Y-ZＢWＧａXＩｎYＴｌZＮ層を選択横方向成長させる。Ａｌ1-W-X-Y-ZＢWＧａXＩｎYＴｌZＮの組成は、Ｙ＝Ｚ＝０を除く組成で、かつ、Ａｌ1-W-X-Y-ZＢWＧａXＩｎYＴｌZＮの格子定数はＧａＮの格子定数よりも大きい。たとえば、Ｇａ1-YＩｎYＮ（０＜Ｙ≦１）あるいはＧａ1-ZＴｌZＮ（０＜Ｚ≦１）などである。この第７実施形態では、たとえば、ＡｌＧａＩｎＮ層７５を、約６００℃〜約１２００℃の温度条件下で、約１μｍの厚みで選択横方向成長させる。なお、このＡｌＧａＩｎＮ層７５は、本発明の「第１半導体層」の一例である。
【００８３】
このＡｌＧａＩｎＮ層７５を成長する際に、くびれ部１２ｄの上方にオーバーハング部１２ｅが位置するので、くびれ部１２ｄの領域には原料が届きにくくなる。これにより、くびれ部１２ｄの領域では、マスク層１２間の中央部に比べてＡｌＧａＩｎＮ層７５の成長速度が遅くなるため、図３に示した概念図と同様、台形状のＡｌＧａＩｎＮ層（図示せず）が形成されやすくなる。そして、その台形状のＡｌＧａＩｎＮ層の側面が徐々に横方向に成長するので、ＡｌＧａＩｎＮ層７５の膜厚がマスク層１２の膜厚よりも薄い成長初期の段階から横方向成長が促進される。これにより、ＡｌＧａＩｎＮ層７５の成長初期段階から転位が横方向に曲げられるので、ＡｌＧａＩｎＮ層７５の成長初期段階から縦方向に伝搬する転位を低減することができる。その結果、下地であるＧａＮ層７３上に、低転位のＡｌＧａＩｎＮ層７５を薄い膜厚でヘテロ成長させることができる。
【００８４】
次に、図１８を参照して、第７実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子の構造について説明する。この第７実施形態の半導体レーザ素子では、図１７に示したＡｌＧａＩｎＮ層７５上に、ｎ型ＧａＮからなる第１導電型コンタクト層１０５、ｎ型ＡｌＧａＮからなる第１導電型クラッド層１０６、ＩｎＧａＮからなるＭＱＷ発光層１０７、ｐ型ＡｌＧａＮからなる第２導電型クラッド層１０８およびｐ型ＧａＮからなる第２導電型コンタクト層１０９が形成されている。また、第１導電型コンタクト層１０５の露出された上面上には、ｎ側電極１１０が形成されている。また、第２導電型コンタクト層１０９の上面上には、ｐ側電極１１１が形成されている。なお、上記した各層１０５〜１０９の膜厚は、図６に示した第１実施形態の半導体レーザ素子と同様である。
【００８５】
上記した第７実施形態の半導体レーザ素子では、図１７に示した形成方法を用いて形成された薄い厚みで転位が低減されたＡｌＧａＩｎＮ層７５上に、各層１０５〜１０９を形成するので、各層１０５〜１０９において、良好な結晶性を実現することができる。したがって、第７実施形態では、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００８６】
（第８実施形態）
図１９は、本発明の第８実施形態による半導体層の形成方法を説明するための断面図である。図２０は、図１９に示した第８実施形態の半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。なお、この第８実施形態では、上記第１〜第７実施形態と異なり、窒化物系半導体層以外の半導体層（ＧａＡｓ層）の形成方法について説明する。また、この第８実施形態では、２つのくびれ部を有するマスク層を用いる。以下、詳細に説明する。
【００８７】
まず、図１９を参照して、第８実施形態の半導体層の形成方法について説明する。この第８実施形態では、下地としてのｎ型Ｓｉ（１１１）基板（ｎ型Ｓｉ基板）８１の表面上に、直接、２つのオーバーハング部８２ｇおよび８２ｈを有するとともに、２つのくびれ部８２ｅおよび８２ｆを有するマスク層８２を形成する。このマスク層８２は、下から上に向かって、下層の約４ｎｍ〜約２μｍの厚みを有するタングステン層８２ａと、中間層の約３ｎｍ〜約１μｍの厚みを有するＳｉＯ2層８２ｂと、中間層の約４ｎｍ〜約２μｍの厚みを有するタングステン層８２ｃと、上層の約３ｎｍ〜約１μｍの厚みを有するＳｉＯ2層８２ｄとからなる４層構造を有する。このマスク層８２では、隣接するマスク層８２のくびれ部８２ｅ間の最短距離およびくびれ部８２ｆ間の最短距離は、隣接するマスク層８２のオーバーハング部８２ｇ間の最短距離およびオーバーハング部８２ｈ間の最短距離よりも大きい。
【００８８】
このようなマスク層８２の形成方法としては、ｎ型Ｓｉ基板８１上に、タングステン層８２ａ、ＳｉＯ2層８２ｂ、タングステン層８２ｃおよびＳｉＯ2層８２ｄを順次形成した後、ＳｉＯ2層８２ｄ上の所定領域にレジスト（図示せず）を形成する。そして、そのレジストをマスクとして、フッ酸系のエッチング液を用いて、ウェットエッチングすることによって、ＳｉＯ2層８２ｂおよびＳｉＯ2層８２ｄと、タングステン層８２ａおよびタングステン層８２ｃとのエッチングレートの差を利用して、図１９に示したような、２つのオーバーハング部８２ｇおよび８２ｈと２つのくびれ部８２ｅおよび８２ｆを有する４層構造のマスク層８２を形成する。このくびれ部８２ｅおよびくびれ部８２ｆの大きさ（図５のＷ４に相当）としては、たとえば、下層のタングステン層８２ａの厚みを約１μｍ、中間層のＳｉＯ2層８２ｂの厚みを約０．５μｍ、中間層のタングステン層８２ｃの厚みを約１．５μｍ、上層のＳｉＯ2層８２ｄの厚みを約０．５μｍとした場合には、下層のタングステン層８２ａのくびれ大きさが約２μｍ、中間層のタングステン層８２ｃのくびれ大きさが約３μｍのマスク層８２を形成する。なお、このマスク層８２は、約５μｍの周期を有するストライプ状（細長状）で、約１０ｎｍ〜約１０００ｎｍの厚みで形成する。
【００８９】
その後、第８実施形態では、下地であるｎ型Ｓｉ基板８１上に、ＭＯＣＶＤ法またはＭＢＥ法（Ｍｏｌｅｃｕｌａｒ  Ｂｅａｍ  Ｅｐｉｔａｘｙ；分子線エピタキシャル成長法）を用いて、マスク層８２を選択成長マスクとして、ｎ型Ｓｉ基板８１上に、ｎ型ＧａＡｓ層８３を選択横方向成長させる。このｎ型ＧａＡｓ層８３は、約６００℃の温度条件下で、約２μｍの厚みを有する。なお、このｎ型ＧａＡｓ層８３は、本発明の「第１半導体層」の一例である。
【００９０】
また、ｎ型ＧａＡｓ層８３を成長する際に、くびれ部８２ｅの上方にオーバーハング部８２ｇが位置するので、くびれ部８２ｅには原料が届きにくくなる。これにより、くびれ部８２ｅの領域では、マスク層８２間の中央部に比べてｎ型ＧａＡｓ層８３の成長速度が遅くなるため、図３に示した概念図と同様、台形状のｎ型ＧａＡｓ層（図示せず）が形成されやすくなる。そして、その台形状のｎ型ＧａＡｓ層の側面が徐々に横方向に成長するので、ｎ型ＧａＡｓ層８３の膜厚がマスク層８２の膜厚よりも薄い成長初期の段階から横方向成長が促進される。これにより、ｎ型ＧａＡｓ層８３の成長初期段階から転位が横方向に曲げられるので、ｎ型ＧａＡｓ層８３の成長初期段階から縦方向に伝搬する転位を低減することができる。また、この第８実施形態では、くびれ部８２ｅの上方に、さらにくびれ部８２ｆが形成されている。そのため、くびれ部８２ｅと同様、くびれ部８２ｆの領域においても、台形状のＧａＡｓ層（図示せず）が形成されやすく、その結果、ｎ型ＧａＡｓ層８３の横方向成長が再び促進される。このように第８実施形態では、２つのくびれ部８２ｅおよび８２ｆによって、横方向成長が繰り返されるので横方向成長をより促進することができる。これにより、ｎ型Ｓｉ基板８１上に、低転位のｎ型ＧａＡｓ層８３をより薄い膜厚でヘテロ成長させることができる。
【００９１】
また、第８実施形態のマスク層８２は、上記したように、下層のタングステン層８２ａおよび中間層のタングステン層８２ｃと、中間層のＳｉＯ2層８２ｂおよび上層のＳｉＯ2層８２ｄとを異なる材料で構成することによって、エッチングレートの差を大きくすることができるので、くびれ部８２ｅおよびくびれ部８２ｆのくびれを大きくすることができる。これにより、より効果的に、ｎ型ＧａＡｓ層８３の横方向成長を促進させることができる。また、異なる材料を用いてマスク層８２を構成することによって、エッチングなどを用いて、容易に、くびれ部８２ｅおよび８２ｆのマスク形状を再現性よく形成することができる。
【００９２】
次に、図２０を参照して、図１９に示した第８実施形態の形成方法を用いて製造した半導体レーザ素子の構造について説明する。この第８実施形態の半導体レーザ素子では、図１９に示したｎ型ＧａＡｓ層８３上に、ｎ型ＧａＡｓからなるｎ型層８４、ｎ型ＡｌＧａＡｓクラッド層８５、ＧａＡｓ／ＡｌＧａＡｓからなるＭＱＷ発光層８６、ｐ型ＡｌＧａＡｓクラッド層８７およびｐ型ＧａＡｓコンタクト層８８が形成されている。また、ｎ型Ｓｉ基板８１の裏面には、ｎ側電極１２０が形成されている。また、ｐ型ＧａＡｓコンタクト層８８の上面上には、ｐ側電極１２１が形成されている。
【００９３】
第８実施形態による半導体レーザ素子では、図１９に示した形成方法を用いて形成された低転位のｎ型ＧａＡｓ層８３上に、各層８４〜８８を形成するので、各層８４〜８８において良好な結晶性を実現することができる。また、図１９に示した第８実施形態による半導体層の形成方法では、２つのくびれ部８２ｅおよび８２ｆによって、ｎ型ＧａＡｓ層８３の横方向成長をより促進させることができるので、全体の厚みをさらに薄く形成することができる。これにより、ｎ型ＧａＡｓ層８３上に各層８４〜８８を形成した場合、半導体レーザ素子の厚みをより薄くすることが可能となる。その結果、この第８実施形態では、厚みがより薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【００９４】
（第９実施形態）
図２１は、本発明の第９実施形態による半導体層の形成方法を説明するための断面図である。図２２は、図２１に示した第９実施形態の半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。なお、この第９実施形態では、上記第１〜第７実施形態と異なり、窒化物系半導体層以外の半導体層（ＺｎＯ層）の形成方法について説明する。また、第９実施形態におけるマスク層の構成は、第１実施形態と同様である。以下、詳細に説明する。
【００９５】
まず、図２１を参照して、第９実施形態の半導体層の形成方法について説明する。この第９実施形態では、第１実施形態と同様、下地としてのサファイア基板９１上に、直接、上部にオーバーハング部１２ｅを有するとともに、中央部にくびれ部１２ｄを有する第１実施形態と同様のマスク層１２を形成する。すなわち、マスク層１２は、プラズマＣＶＤ法を用いてＲＦパワー２５０Ｗで形成された下層のＳｉＮ層１２ａと、プラズマＣＶＤ法を用いてＲＦパワー１５０Ｗで形成された中間層のＳｉＮ層１２ｂと、プラズマＣＶＤ法を用いてＲＦパワー２５０Ｗで形成された上層のＳｉＮ層１２ｃとからなる３層構造を有する。この場合、上記のように形成された上層のＳｉＮ層１２ｃおよび下層のＳｉＮ層１２ａは、中間層のＳｉＮ層１２ｂよりもエッチングされにくくなる。このマスク層１２では、隣接するマスク層１２のくびれ部１２ｄ間の最短距離は、隣接するマスク層１２のオーバーハング部１２ｅ間の最短距離および隣接するマスク層１２の下層のＳｉＮ層１２ａ間の最短距離よりも大きい。なお、マスク層１２のその他の構造および寸法ならびに形成方法は、図５に示した第１実施形態と同様である。
【００９６】
その後、第９実施形態では、下地であるサファイア基板９１上に、ＭＯＣＶＤ法またはＭＢＥ法を用いて、約０．０８μｍ／秒の成長速度および約１５０℃〜約２５０℃の成長温度で、約２ｎｍ〜約１０ｎｍの厚みを有するＺｎＯ薄膜９３を成長させる。そして、マスク層１２を選択成長マスクとして、ＺｎＯ薄膜９３上に、アンドープＺｎＯ層９４を形成する。このアンドープＺｎＯ層９４は、約１μｍ／秒程度の成長速度および約４００℃の成長温度で形成する。なお、このアンドープＺｎＯ層９４は、本発明の「第１半導体層」の一例である。
【００９７】
このアンドープＺｎＯ層９４を成長する際に、くびれ部１２ｄの上方にオーバーハング部１２ｅが位置するので、くびれ部１２ｄには原料が届きにくくなる。これにより、くびれ部１２ｄの領域では、マスク層１２間の中央部に比べてアンドープＺｎＯ層９４の成長速度が遅くなるため、図３に示した概念図と同様、台形状のアンドープＺｎＯ層（図示せず）が形成されやすくなる。そして、その台形状のアンドープＺｎＯ層の側面が徐々に横方向に成長するので、アンドープＺｎＯ層９４の膜厚がマスク層１２の膜厚よりも薄い成長初期の段階から横方向成長が促進される。これにより、アンドープＺｎＯ層９４の成長初期段階から転位が横方向に曲げられるので、アンドープＺｎＯ層９４の成長初期段階から縦方向に伝搬する転位を低減することができる。その結果、サファイア基板９１上に、低転位のアンドープＺｎＯ層９４を薄い膜厚でヘテロ成長させることができる。
【００９８】
次に、図２２を参照して、第９実施形態の半導体層の形成方法を用いて製造した半導体レーザ素子の構造について説明する。この第９実施形態の半導体レーザ素子では、図２１に示したアンドープＺｎＯ層９４上に、約４μｍの厚みを有するＧａドープのｎ型ＺｎＯからなる第１導電型コンタクト層９５、約０．４５μｍの厚みを有するＧａドープのｎ型Ｍｇ0.15Ｚｎ0.85Ｏからなる第１導電型クラッド層９６、ＺｎＯ／ＺｎＯ0.9Ｓ0.1からなるＭＱＷ発光層９７、約０．４５μｍの厚みを有する窒素ドープのｐ型Ｍｇ0.15Ｚｎ0.85Ｏからなる第２導電型クラッド層９８、および、約０．１５μｍの厚みを有する窒素ドープのｐ型ＺｎＯ0.95Ｓ0.05からなる第２導電型コンタクト層９９がこの順序で形成されている。また、第１導電型コンタクト層９５の露出された上面上には、ＡｌまたはＴｉなどからなるｎ側電極１００が形成されている。また、第２導電型コンタクト層９９の上面上には、Ｎｉ，ＰｄまたはＰｔなどからなるｐ側電極１０１が形成されている。
【００９９】
上記した第９実施形態の半導体レーザ素子では、図２１に示した形成方法を用いて形成された薄い厚みで転位が低減されたアンドープＺｎＯ層９４上に、各層９５〜９９を形成するので、各層９５〜９９において、良好な結晶性を実現することができる。したがって、第９実施形態では、厚みが薄く、かつ、良好な素子特性を有する半導体レーザ素子を得ることができる。
【０１００】
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【０１０１】
たとえば、上記実施形態では、１つまたは２つのくびれ部を有するマスク層を形成したが、本発明はこれに限らず、３つ以上のくびれ部を有するマスク層であってもよい。
【０１０２】
また、上記実施形態では、下地上にストライプ状のマスク層を形成したが、本発明はこれに限らず、たとえば、六角形のマスク層、三角形のマスク層、六角形の開口部を形成したマスク層、三角形の開口部を形成したマスク層を形成してもよい。
【０１０３】
また、上記実施形態では、半導体レーザ素子を作製する場合について示したが、本発明はこれに限らず、発光ダイオード、電界効果トランジスタ、フォトダイオードまたは太陽電池などの他の半導体素子を作製する場合にも適用可能である。
【０１０４】
また、上記実施形態では、くびれを有するマスク層の作製方法としてウェットエッチングを用いたが、本発明はこれに限らず、ドライエッチング、あるいはドライエッチングとウェットエッチングの両方を用いて、マスク層を作製してもよい。たとえば、まずドライエッチングによりくびれを有しないマスク層を形成した後、ウェットエッチングによりくびれを形成してもよい。
【０１０５】
また、上記第２実施形態、第３実施形態および第８実施形態では、タングステン層とＳｉＮ層とのエッチングレートの差を利用し、あるいは第４実施形態および第５実施形態では、ＳｉＯ2層とＳｉＮ層とのエッチングレートの差を利用して、中央にくびれ部を有するマスク層を形成したが、本発明はこれに限らず、くびれを有する層よりも、くびれを有しない層がエッチングされにくい材料であれば、他の組み合わせであってもよい。たとえば、上記第２実施形態および第３実施形態において、上層または下層をＳｉＯ2、ＳｉＮ、ＴｉＯ2、ＴｉＮなどで構成し、中間層をタングステンなどの金属で構成してもよい。あるいは、上記第４実施形態において、上層または下層をＴｉＮ、ＴｉＯ2などで構成し、中間層をＳｉＯ2、ＳｉＮなどで構成してもよい。
【０１０６】
また、上記第１〜第５実施形態では、基板として、サファイア基板、Ｓｉ基板、ＳｉＣ基板、ＺｒＢ2基板またはＧａＡｓ基板を用いたが、本発明はこれに限らず、たとえば、ズピネル基板、ＧａＰ基板、ＩｎＰ基板または水晶基板などを用いてもよい。これらの窒化物系半導体以外の基板を用いる場合に、特に、転移減少の効果が大きい。
【０１０７】
また、上記第６実施形態では、基板として、ＧａＮ基板を用いたが、本発明はこれに限らず、サファイア基板、Ｓｉ基板、ＳｉＣ基板、ＧａＡｓ基板、スピネル基板、ＧａＰ基板、ＩｎＰ基板または水晶基板などを用いてもよい。
【０１０８】
また、上記第４実施形態および第５実施形態では、構成材料が蒸発しやすい基板として、ＧａＡｓ基板およびＳｉ基板を用いたが、本発明はこれに限らず、ＧａＰ基板、ＩｎＰ基板、Ｇｅ基板などの他の蒸発しやすい基板を用いた場合にも、同様の効果を得ることができる。
【０１０９】
【発明の効果】
以上のように、本発明によれば、下地上に、低転位の半導体層を薄い膜厚で容易にヘテロ成長させることができる。
【図面の簡単な説明】
【図１】本発明の概念を説明するための断面図である。
【図２】本発明の概念を説明するための断面図である。
【図３】本発明の概念を説明するための断面図である。
【図４】本発明の概念を説明するための断面図である。
【図５】本発明の第１実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図６】図５に示した第１実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図７】本発明の第２実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図８】図７に示した第２実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図９】本発明の第３実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１０】図９に示した第３実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図１１】本発明の第４実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１２】図１１に示した第４実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図１３】本発明の第５実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１４】図１３に示した第５実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図１５】本発明の第６実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１６】図１５に示した第６実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図１７】本発明の第７実施形態による窒化物系半導体層の形成方法を説明するための断面図である。
【図１８】図１７に示した第７実施形態の窒化物系半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図１９】本発明の第８実施形態による半導体層の形成方法を説明するための断面図である。
【図２０】図１９に示した第８実施形態の半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図２１】本発明の第９実施形態による半導体層の形成方法を説明するための断面図である。
【図２２】図２１に示した第９実施形態の半導体層の形成方法を用いて製造した半導体レーザ素子を示した断面図である。
【図２３】従来の選択横方向成長技術を用いた窒化物系半導体の形成方法の一例を説明するための断面図である。
【図２４】従来の選択横方向成長技術を用いた窒化物系半導体の形成方法の一例を説明するための断面図である。
【図２５】従来の選択横方向成長技術を用いた窒化物系半導体の形成方法の一例を説明するための断面図である。
【図２６】従来の選択横方向成長技術を用いた窒化物系半導体の形成方法の一例を説明するための断面図である。
【図２７】従来の選択横方向成長を用いて基板上に直接窒化物系半導体層を形成する方法を説明するための断面図である。
【図２８】従来の混晶からなる窒化物系半導体層を形成する方法を説明するための断面図である。
【符号の説明】
１  下地
２、１２、２２、４２、５２、８２  マスク層
１１、７１、９１  サファイア基板（下地）
２１  ＺｒＢ2基板（下地）
３１  ＳｉＣ基板（下地）
４１  ｎ型ＧａＡｓ基板（下地）
５１、８１  ｎ型Ｓｉ基板（下地）
６１  ｎ型ＧａＮ基板（下地）
３  半導体層（第１半導体層）
１４  アンドープＧａＮ層（第１半導体層）
２４、５４  ｎ型ＧａＮ層（第１半導体層）
６３  ＢＧａＮ層（第１半導体層）
７５  ＡｌＧａＩｎＮ層（第１半導体層）
８３  ｎ型ＧａＡｓ層（第１半導体層）
９４  アンドープｎ型ＺｎＯ層（第１半導体層）
【図１】
0003789814.tif 000002
【図２】
0003789814.tif 000003
【図３】
0003789814.tif 000004
【図４】
0003789814.tif 000005
【図５】
0003789814.tif 000006
【図６】
0003789814.tif 000007
【図７】
0003789814.tif 000008
【図８】
0003789814.tif 000009
【図９】
0003789814.tif 000010
【図１０】
0003789814.tif 000011
【図１１】
0003789814.tif 000012
【図１２】
0003789814.tif 000013
【図１３】
0003789814.tif 000014
【図１４】
0003789814.tif 000015
【図１５】
0003789814.tif 000016
【図１６】
0003789814.tif 000017
【図１７】
0003789814.tif 000018
【図１８】
0003789814.tif 000019
【図１９】
0003789814.tif 000020
【図２０】
0003789814.tif 000021
【図２１】
0003789814.tif 000022
【図２２】
0003789814.tif 000023
【図２３】
0003789814.tif 000024
【図２４】
0003789814.tif 000025
【図２５】
0003789814.tif 000026
【図２６】
0003789814.tif 000027
【図２７】
0003789814.tif 000028
【図２８】
0003789814.tif 000029