(57)【特許請求の範囲】
【請求項１】
ウエハ上にシリコン窒化膜を形成し、このシリコン窒化膜にセミリセスＬＯＣＯＳ酸化膜形成領域上に位置する開口部を形成する工程と、
前記シリコン窒化膜をマスクとして前記ウエハを所定深さエッチングする工程と、
前記シリコン窒化膜をマスクとして熱酸化することにより前記ウエハ表面のフィールド領域にセミリセスＬＯＣＯＳ酸化膜からなる素子分離膜を形成する工程と、
前記シリコン窒化膜を除去する工程と、
前記ウエハ表面のアクティブ領域にプレ酸化膜を形成する工程と、
前記ウエハ表面の光学式欠陥検査を行う工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項２】
ウエハ上にシリコン窒化膜を形成し、このシリコン窒化膜にトレンチ素子分離膜形成領域上に位置する開口部を形成する工程と、
前記シリコン窒化膜をマスクとして前記ウエハをエッチングすることにより前記ウエハにトレンチを形成する工程と、
前記トレンチ内及び前記シリコン窒化膜上に埋込み用酸化膜を堆積する工程と、
前記シリコン窒化膜を研磨ストッパーとして前記埋込み用酸化膜をＣＭＰで研磨することにより、前記ウエハ表面のフィールド領域にトレンチ素子分離膜を形成する工程と、
前記シリコン窒化膜を除去する工程と、
スクラッチ欠陥を広げるためのライトエッチングを前記ウエハ表面に行う工程と、
前記ウエハ表面のアクティブ領域にプレ酸化膜を形成する工程と、
前記ウエハ表面の光学式欠陥検査を行う工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項３】
ウエハ表面の第１絶縁膜上に配線を形成する工程と、
この配線及び第１絶縁膜の上に第２絶縁膜を形成する工程と、
第２絶縁膜をＣＭＰ研磨して平坦化する工程と、
第２絶縁膜に、配線上に位置する接続孔を形成する工程と、
この接続孔内及び第２絶縁膜上に導電膜を形成する工程と、
ウエハ表面の光学式欠陥検査を行う工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項４】
ウエハ表面の絶縁膜に孔を形成する工程と、
この孔内及び絶縁膜上に埋込み膜を形成する工程と、
この埋込み膜をＣＭＰ研磨又はエッチバックすることにより、該孔内に埋込み膜からなるプラグを形成する工程と、
このプラグ及び絶縁膜の上に導電膜を形成する工程と、
ウエハ表面の光学式欠陥検査を行う工程と、
を具備することを特徴とする半導体装置の製造方法。
【請求項５】
上記導電膜がＴｉＮ膜であることを特徴とする請求項３又は４に記載の半導体装置の製造方法。
【請求項６】
上記光学式欠陥検査を行う工程は、ウエハ表面の所定部分の明度を測定し、この測定データのうち最も暗いピクセルの明度をライトレベル０と規定し、最も明るいピクセルの明度をライトレベル２５５と規定し、ウエハ表面の第１チップ領域における各ピクセルの明度を測定し、この測定データから各ピクセルの明度を、上記ライトレベル０とライトレベル２５５を基準とした相対的なライトレベル値として導出し、ウエハ表面の第２チップ領域における各ピクセルの明度を測定し、この測定データから各ピクセルの明度を、上記ライトレベル０とライトレベル２５５を基準とした相対的なライトレベル値として導出し、第２チップ領域における各ピクセルのライトレベル値を第１チップ領域における対応する各ピクセルのライトレベル値と比較し、そのライトレベル値に所定の差があるか否かによって欠陥の有無を判定する工程であることを特徴とする請求項１〜５のうちいずれか１項記載の半導体装置の製造方法。
【請求項７】
ウエハ表面のフィールド領域にセミリセスＬＯＣＯＳ酸化膜からなる素子分離膜を形成し、ウエハ表面のアクティブ領域にプレ酸化膜を形成した後、ウエハ表面の画像を取り込み、ウエハ表面の明度を測定することによって欠陥を検査する方法であることを特徴とする光学式欠陥検査方法。
【請求項８】
ウエハ上にシリコン窒化膜を形成し、このシリコン窒化膜にトレンチ素子分離膜形成領域上に位置する開口部を形成し、前記シリコン窒化膜をマスクとして前記ウエハをエッチングすることにより前記ウエハにトレンチを形成し、前記トレンチ内及び前記シリコン窒化膜上に埋込み用酸化膜を堆積し、前記シリコン窒化膜を研磨ストッパーとして前記埋込み用酸化膜をＣＭＰで研磨することにより、前記ウエハ表面のフィールド領域にトレンチ素子分離膜を形成し、スクラッチ欠陥を広げるためのライトエッチングを前記ウエハ表面に行い、前記ウエハ表面のアクティブ領域にプレ酸化膜を形成した後、ウエハ表面の画像を取り込み、ウエハ表面の明度を測定することによって欠陥を検査する方法であることを特徴とする光学式欠陥検査方法。
【請求項９】
ウエハ表面の第１絶縁膜上に配線を形成し、この配線及び第１絶縁膜の上に第２絶縁膜を形成し、第２絶縁膜をＣＭＰ研磨して平坦化し、第２絶縁膜に、配線上に位置する接続孔を形成し、この接続孔内及び第２絶縁膜上に導電膜を形成した後、ウエハ表面の画像を取り込み、ウエハ表面の明度を測定することによって欠陥を検査する方法であることを特徴とする光学式欠陥検査方法。
【請求項１０】
ウエハ表面の絶縁膜に孔を形成し、この孔内及び絶縁膜上に埋込み膜を形成し、この埋込み膜をＣＭＰ研磨又はエッチバックすることにより、該孔内に埋込み膜からなるプラグを形成し、このプラグ及び絶縁膜の上に導電膜を形成した後、ウエハ表面の画像を取り込み、ウエハ表面の明度を測定することによって欠陥を検査する方法であることを特徴とする光学式欠陥検査方法。
【請求項１１】
上記欠陥を検査する方法は、ウエハ表面の所定部分の明度を測定し、この測定データのうち最も暗いピクセルの明度をライトレベル０と規定し、最も明るいピクセルの明度をライトレベル２５５と規定し、ウエハ表面の第１チップ領域における各ピクセルの明度を測定し、この測定データから各ピクセルの明度を、上記ライトレベル０とライトレベル２５５を基準とした相対的なライトレベル値として導出し、ウエハ表面の第２チップ領域における各ピクセルの明度を測定し、この測定データから各ピクセルの明度を、上記ライトレベル０とライトレベル２５５を基準とした相対的なライトレベル値として導出し、第２チップ領域における各ピクセルのライトレベル値を第１チップ領域における対応する各ピクセルのライトレベル値と比較し、そのライトレベル値に所定の差があるか否かによって欠陥の有無を判定する方法であることを特徴とする請求項７〜１０のうちいずれか１項記載の光学式欠陥検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ウエハ表面の画像を取り込み、ウエハ表面の明度を測定することによって欠陥を検査する光学式欠陥検査方法及びそれを用いた半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
図８は、従来の光学式欠陥検査方法を説明するものであり、図８（ａ）は、従来の欠陥検査方法を用いて欠陥検査が行われる半導体装置を示す断面図であり、図８（ｂ）は、図８（ａ）に示す半導体装置の平面図であり、図８（ｃ）は、図８（ａ），（ｂ）に示す半導体装置の欠陥検査結果をライトレベルによって示す図である。この半導体装置は、セミリセスＬＯＣＯＳプロセスの途中工程を示すものである。
【０００３】
図８（ａ）に示すように、シリコン基板（Ｓｉ基板）１０１の表面上に熱酸化法によりシリコン酸化膜（ＳｉＯ2膜）１０２を形成し、このシリコン酸化膜１０２の上にシリコン窒化膜（Ｓｉ3Ｎ4膜）１０３をＣＶＤ(Chemical Vapor Deposition)法により堆積する。次いで、このシリコン窒化膜１０３の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、シリコン窒化膜１０３の上にはレジストパターンが形成される。
【０００４】
次いで、このレジストパターンをマスクとしてシリコン窒化膜１０３及びシリコン酸化膜１０２をエッチングする。これにより、シリコン窒化膜１０３及びシリコン酸化膜１０２にはセミリセスＬＯＣＯＳ酸化膜の形成領域上の開口部が形成される。次いで、レジストパターンをマスクとしてシリコン基板１０１をドライエッチングすることにより、シリコン基板の表面を５０ｎｍ程度除去する。次いで、レジストパターンを剥離する。この際、図８（ａ），（ｂ）に示すように、シリコン基板のセミリセスＬＯＣＯＳ酸化膜の形成領域及びシリコン窒化膜１０３それぞれの上に欠陥１０４が存在している。
【０００５】
この後、図８（ａ），（ｂ）に示すシリコン基板表面（ウエハ表面）を光学式欠陥検査装置によって検査する。
【０００６】
以下、具体的な光学式欠陥検査方法について説明する。
この光学式欠陥検査方法は、ウエハ表面に光を照射し、ウエハ表面の画像を取り込み、ウエハ表面の明度（明るさ）を測定することによって欠陥を検査するものである。ウエハ表面には複数の同一のチップ領域が並んで形成されているので、各々のチップ領域の明度を隣のチップ領域の明度と比較し、明度の差を測定することにより、欠陥の有無を検査する。
【０００７】
より具体的には、まず、ウエハの中央付近に位置するチップ領域に光を照射し、そのチップ領域における所定部分の明度（明るさ）を検出する。なお、ウエハ表面は一辺が０．２５μｍ程度の正方形領域（これをピクセルという）に分割され、前記所定部分は複数のピクセルを有する領域である。
【０００８】
次に、検出された前記所定部分の明度のデータから各々のピクセル毎の明度を検出し、そのうち最も明るいピクセルの明度をライトレベル２５５と規定し、最も暗いピクセルの明度をライトレベル０と規定する。このように絶対値として規定したライトレベル０と２５５がウエハ表面の明度を測定した際の基準となる明度である。従って、ウエハ全体の明度において最も明るいピクセルと最も暗いピクセルの両方を有する領域を予め前記所定部分として選択しておく必要がある。
【０００９】
この後、ウエハにおける上部のチップ領域に光を照射し、そのチップ領域における各ピクセル毎の明度を測定する。この測定された明度のデータと上述したライトレベル０と２５５の基準から、相対的に各ピクセル毎のライトレベルを０から２５５の数値として導出する。次に、上記チップ領域の隣のチップ領域に光を照射し、そのチップ領域における各ピクセル毎の明度を測定する。この測定された明度のデータとライトレベル０と２５５の基準から、相対的に各ピクセル毎のライトレベルを０から２５５の数値として導出する。そして、隣同士のチップ領域の対応する各ピクセルのライトレベルを比較し、そのライトレベルに所定の差があるピクセルを検出する。この検出されたピクセルの位置に欠陥が存在すると判定される。
【００１０】
次いで、このような隣同士のチップ領域のライトレベルの比較を、ウエハの上部のチップ領域から順に横方向に行い、順にウエハの下方のチップ領域に進んでいき、ウエハ上の全てのチップ領域の欠陥検査を行う。
【００１１】
このような光学式欠陥検査を行った結果、図８（ｃ）に示すように、図８（ａ），（ｂ）に示すシリコン基板表面におけるライトレベルが測定された。シリコン窒化膜１０３のライトレベルは０と暗く（黒く）、シリコン基板１０１のライトレベルは２５５と明るい（白い）ので、コントラストがつきすぎる。これに対して、欠陥１０４は淡い色であったので、この欠陥を検出することができないことがある。その結果、欠陥検出にもれが生じることがある。
【００１２】
図９は、他の従来の光学式欠陥検査方法を説明するものであり、図９（ａ）は、従来の欠陥検査方法を用いて欠陥検査が行われる半導体装置を示す断面図であり、図９（ｂ）は、図９（ａ）に示す半導体装置の平面図であり、図９（ｃ）は、図９（ａ），（ｂ）に示す半導体装置の欠陥検査結果をライトレベルによって示す図である。この半導体装置は、ＳＴＩ（shallow trench isolation）プロセスの途中工程を示すものである。
【００１３】
図９（ａ）に示すように、シリコン基板（Ｓｉ基板）１１１の表面上に熱酸化法によりシリコン酸化膜（ＳｉＯ2膜）１１２を形成し、このシリコン酸化膜１２の上にシリコン窒化膜（Ｓｉ3Ｎ4膜）１１３をＣＶＤ法により堆積する。次いで、このシリコン窒化膜１１３の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、シリコン窒化膜１１３の上にはレジストパターンが形成される。
【００１４】
次いで、このレジストパターンをマスクとしてシリコン窒化膜１１３及びシリコン酸化膜１１２をエッチングする。これにより、シリコン窒化膜１１３及びシリコン酸化膜１１２にはトレンチ素子分離膜の形成領域上の開口部が形成される。次いで、レジストパターンを剥離した後、シリコン窒化膜１１３をマスクとしてシリコン基板１１１をドライエッチングすることにより、シリコン基板にトレンチを形成する。
【００１５】
次に、トレンチ内及びシリコン窒化膜１１３上にＣＶＤ法によりシリコン酸化膜を堆積する。次いで、シリコン窒化膜１１３を研磨ストッパーとしてシリコン酸化膜をＣＭＰ(Chemical Mechanical Polishing)で研磨する。これにより、トレンチ内にはシリコン酸化膜が埋込まれ、シリコン基板１１にはトレンチ素子分離膜１１６ａ〜１１６ｃが形成される。この際、図９(ｂ)に示すように、トレンチ素子分離膜１１６ｂの表面には欠陥ではない色むら１１４が発生している。
【００１６】
この後、図９（ａ），（ｂ）に示すシリコン基板表面（ウエハ表面）を光学式欠陥検査装置によって検査する。具体的な光学式欠陥検査方法は前記従来の光学式欠陥検査方法と同様である。
【００１７】
この光学式欠陥検査を行った結果、図９（ｃ）に示すように、シリコン基板表面におけるライトレベルが測定された。ＣＭＰ研磨直後では、残っているシリコン窒化膜１１３のパターン内、チップ内、ウエハ面内のバラツキによる色むらが激しいので、光学式欠陥検査を行うと色むら１１４が擬似欠陥として検出されることがある。このため、スクラッチの欠陥を検出する感度が低くなってしまう。
【００１８】
図１０（ａ），（ｂ）は、他の従来の光学式欠陥検査方法を説明するものであって、他の従来の欠陥検査方法を用いて欠陥検査が行われる半導体装置を示す断面図である。
【００１９】
シリコン基板の上方に絶縁膜１２１を形成し、この絶縁膜１２１の上にＡｌ合金膜をスパッタリングにより堆積する。次いで、このＡｌ合金膜をパターニングすることにより、絶縁膜１２１の上にはＡｌ合金配線１２２ａ，１２２ｂが形成される。次いで、このＡｌ合金配線１２２ａ，１２２ｂを含む全面上にシリコン酸化膜などからなる層間絶縁膜１２３をＣＶＤ法により堆積する。次いで、この層間絶縁膜１２３をＣＭＰ研磨することにより層間絶縁膜１２３を平坦化する。この際、層間絶縁膜１２３の表面にスクラッチ欠陥１２４が存在している。
【００２０】
この後、図１０（ａ）に示すシリコン基板表面（ウエハ表面）を光学式欠陥検査装置によって検査する。具体的な光学式欠陥検査方法は前記従来の光学式欠陥検査方法と同様である。
【００２１】
ＣＭＰ研磨直後に光学式欠陥検査を行うとウエハ表面の色むらが激しいので、スクラッチ欠陥１２４を確実に検出することが困難であり、スクラッチ欠陥を検出する感度が低くなってしまう。
【００２２】
次に、図１０（ｂ）に示すように、層間絶縁膜１２３の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、層間絶縁膜１２３の上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜１２３をエッチングすることにより、該層間絶縁膜１２３にはＡｌ合金配線１２２ａ，１２２ｂの上に位置する接続孔が形成される。
【００２３】
次いで、この接続孔内及び層間絶縁膜１２３上にＴｉＮ膜などのバリアメタル膜１２５をスパッタリングにより堆積し、このバリアメタル膜１２５の上にＷ膜をスパッタリングにより堆積する。次いで、このＷ膜及びバリアメタル膜をＣＭＰで研磨することにより、図１０（ｂ）に示すように接続孔内にＷ膜が埋込まれ、各々のＡｌ合金配線１２２ａ，１２２ｂ上にＷプラグ１２６ａ，１２６ｂが形成される。この際、層間絶縁膜１２３の表面にスクラッチ欠陥１２４が存在している。
【００２４】
この後、ウエハ表面を光学式欠陥検査装置によって検査する。具体的な光学式欠陥検査方法は前記従来の光学式欠陥検査方法と同様である。ＣＭＰ研磨直後に光学式欠陥検査を行うとウエハ表面の色むらが激しいので、スクラッチ欠陥１２４を確実に検出することが困難であり、スクラッチ欠陥を検出する感度が低くなってしまう。
【００２５】
【発明が解決しようとする課題】
図８（ｃ）に示すように、シリコン窒化膜１０３のライトレベルは２５５と暗く（黒く）、シリコン基板１０１のライトレベルは０と明るい（白い）ので、コントラストがつきすぎる。これに対して、欠陥１０４は淡い色であったので、この欠陥を検出することができないことがある。その結果、欠陥検出にもれが生じることがある。
【００２６】
また、図９に示す他の従来の光学式欠陥検査方法では、ＣＭＰ研磨直後でウエハ表面の色むらが激しいので、光学式欠陥検査を行うと色むら１１４が擬似欠陥として検出されることがある。このため、スクラッチの欠陥を検出する感度が低くなってしまう。
【００２７】
また、図１０に示す他の従来の光学式欠陥検査方法では、ＣＭＰ研磨直後に光学式欠陥検査を行うとウエハ表面の色むらが激しいので、スクラッチ欠陥１２４を確実に検出することが困難であり、スクラッチ欠陥を検出する感度が低くなってしまう。
【００２８】
本発明は上記のような事情を考慮してなされたものであり、その目的は、欠陥の検出精度を向上させた半導体装置の製造方法及び光学式欠陥検査方法を提供することにある。
【００２９】
【課題を解決するための手段】
上記課題を解決するため、本発明に係る半導体装置の製造方法は、ウエハ表面のフィールド領域に素子分離膜を形成する工程と、
ウエハ表面のアクティブ領域にプレ酸化膜を形成する工程と、
ウエハ表面の光学式欠陥検査を行う工程と、
を具備することを特徴とする。
【００３０】
上記半導体装置の製造方法によれば、素子分離膜を形成し、プレ酸化膜を形成した後に光学式欠陥検査を行っている。従って、背景色の明暗差（アクティブ側とフィールド側の差）よりも外側に欠陥によるライトレベルが外れるため、欠陥の検出精度を向上させることができる。
【００３１】
本発明に係る半導体装置の製造方法は、ウエハ表面の第１絶縁膜上に配線を形成する工程と、
この配線及び第１絶縁膜の上に第２絶縁膜を形成する工程と、
第２絶縁膜をＣＭＰ研磨して平坦化する工程と、
第２絶縁膜に、配線上に位置する接続孔を形成する工程と、
この接続孔内及び第２絶縁膜上に導電膜を形成する工程と、
ウエハ表面の光学式欠陥検査を行う工程と、
を具備することを特徴とする。
【００３２】
上記半導体装置の製造方法によれば、接続孔内及び第２絶縁膜上に導電膜を形成することでウエハ表面の色むらを少なくすることができ、スクラッチ欠陥を確実に検出することができる。従って、欠陥の検出精度を向上させることがでる。
【００３３】
本発明に係る半導体装置の製造方法は、ウエハ表面の絶縁膜に孔を形成する工程と、
この孔内及び絶縁膜上に埋込み膜を形成する工程と、
この埋込み膜をＣＭＰ研磨又はエッチバックすることにより、該孔内に埋込み膜からなるプラグを形成する工程と、
このプラグ及び絶縁膜の上に導電膜を形成する工程と、
ウエハ表面の光学式欠陥検査を行う工程と、
を具備することを特徴とする。
【００３４】
上記半導体装置の製造方法によれば、プラグ及び絶縁膜の上に導電膜を形成することでウエハ表面の色むらを少なくすることができ、スクラッチ欠陥を確実に検出することができる。従って、欠陥の検出精度を向上させることがでる。
【００３５】
また、本発明に係る半導体装置の製造方法においては、上記導電膜がＴｉＮ膜であることが好ましい。
【００３６】
また、本発明に係る半導体装置の製造方法において、上記光学式欠陥検査を行う工程は、ウエハ表面の所定部分の明度を測定し、この測定データのうち最も暗いピクセルの明度をライトレベル０と規定し、最も明るいピクセルの明度をライトレベル２５５と規定し、ウエハ表面の第１チップ領域における各ピクセルの明度を測定し、この測定データから各ピクセルの明度を、上記ライトレベル０とライトレベル２５５を基準とした相対的なライトレベル値として導出し、ウエハ表面の第２チップ領域における各ピクセルの明度を測定し、この測定データから各ピクセルの明度を、上記ライトレベル０とライトレベル２５５を基準とした相対的なライトレベル値として導出し、第２チップ領域における各ピクセルのライトレベル値を第１チップ領域における対応する各ピクセルのライトレベル値と比較し、そのライトレベル値に所定の差があるか否かによって欠陥の有無を判定する工程であることが好ましい。
【００３７】
また、本発明に係る半導体装置の製造方法において、上記素子分離膜を形成する工程は、ウエハ上にシリコン窒化膜を形成し、このシリコン窒化膜にセミリセスＬＯＣＯＳ酸化膜形成領域上に位置する開口部を形成する工程と、シリコン窒化膜をマスクとしてウエハを所定深さエッチングする工程と、シリコン窒化膜をマスクとして熱酸化することによりウエハ表面にセミリセスＬＯＣＯＳ酸化膜を形成する工程と、シリコン窒化膜を除去する工程と、を具備することも可能である。
【００３８】
また、本発明に係る半導体装置の製造方法において、上記素子分離膜を形成する工程は、ウエハ上にシリコン窒化膜を形成し、このシリコン窒化膜にトレンチ素子分離膜形成領域上に位置する開口部を形成する工程と、シリコン窒化膜をマスクとしてウエハをエッチングすることによりウエハにトレンチを形成する工程と、このトレンチ内及びシリコン窒化膜上に埋込み用酸化膜を堆積する工程と、シリコン窒化膜を研磨ストッパーとして埋込み用酸化膜をＣＭＰで研磨する工程と、シリコン窒化膜を除去する工程と、を具備することも可能である。
【００３９】
また、本発明に係る半導体装置の製造方法においては、上記シリコン窒化膜を除去する工程の後に、スクラッチ欠陥を広げるためのライトエッチングをウエハ表面に行う工程をさらに含むことも可能である。これにより、欠陥の検出精度を向上させることがでる。
【００４０】
本発明に係る光学式欠陥検査方法は、ウエハ表面のフィールド領域に素子分離膜を形成し、ウエハ表面のアクティブ領域にプレ酸化膜を形成した後、ウエハ表面の画像を取り込み、ウエハ表面の明度を測定することによって欠陥を検査する方法であることを特徴とする。
【００４１】
また、本発明に係る光学式欠陥検査方法においては、上記素子分離膜がセミリセスＬＯＣＯＳ酸化膜又はトレンチ素子分離膜であることも可能でである。
【００４２】
また、本発明に係る光学式欠陥検査方法においては、素子分離膜を形成した後で且つプレ酸化膜を形成する前に、スクラッチ欠陥を広げるためのライトエッチングをウエハ表面に行うことも可能である。
【００４３】
本発明に係る光学式欠陥検査方法は、ウエハ表面の第１絶縁膜上に配線を形成し、この配線及び第１絶縁膜の上に第２絶縁膜を形成し、第２絶縁膜をＣＭＰ研磨して平坦化し、第２絶縁膜に、配線上に位置する接続孔を形成し、この接続孔内及び第２絶縁膜上に導電膜を形成した後、ウエハ表面の画像を取り込み、ウエハ表面の明度を測定することによって欠陥を検査する方法であることを特徴とする。
【００４４】
本発明に係る光学式欠陥検査方法は、ウエハ表面の絶縁膜に孔を形成し、この孔内及び絶縁膜上に埋込み膜を形成し、この埋込み膜をＣＭＰ研磨又はエッチバックすることにより、該孔内に埋込み膜からなるプラグを形成し、このプラグ及び絶縁膜の上に導電膜を形成した後、ウエハ表面の画像を取り込み、ウエハ表面の明度を測定することによって欠陥を検査する方法であることを特徴とする。
【００４５】
また、本発明に係る光学式欠陥検査方法においては、上記欠陥を検査する方法は、ウエハ表面の所定部分の明度を測定し、この測定データのうち最も暗いピクセルの明度をライトレベル０と規定し、最も明るいピクセルの明度をライトレベル２５５と規定し、ウエハ表面の第１チップ領域における各ピクセルの明度を測定し、この測定データから各ピクセルの明度を、上記ライトレベル０とライトレベル２５５を基準とした相対的なライトレベル値として導出し、ウエハ表面の第２チップ領域における各ピクセルの明度を測定し、この測定データから各ピクセルの明度を、上記ライトレベル０とライトレベル２５５を基準とした相対的なライトレベル値として導出し、第２チップ領域における各ピクセルのライトレベル値を第１チップ領域における対応する各ピクセルのライトレベル値と比較し、そのライトレベル値に所定の差があるか否かによって欠陥の有無を判定する方法であることが好ましい。
【００４６】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
図１（ａ）〜（ｃ）及び図２（ｄ）〜（ｆ）は、本発明に係る第１の実施の形態による半導体装置の製造方法を示す図である。図２（ｄ）は、本発明に係る第１の実施の形態による光学式欠陥検査方法を用いて欠陥検査が行われる半導体装置を示す断面図であり、図２（ｅ）は、図２（ｄ）に示す半導体装置の平面図であり、図２（ｆ）は、図２（ｄ），（ｅ）に示す半導体装置の欠陥検査結果をライトレベルによって示す図である。この半導体装置の製造方法は、セミリセスＬＯＣＯＳプロセスを示すものである。
【００４７】
図１（ａ）に示すように、シリコン基板（Ｓｉ基板）１の表面上に熱酸化法によりシリコン酸化膜（ＳｉＯ2膜）２を形成し、このシリコン酸化膜２の上にシリコン窒化膜（Ｓｉ3Ｎ4膜）３をＣＶＤ法により堆積する。次いで、このシリコン窒化膜３の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、シリコン窒化膜３の上にはレジストパターンが形成される。
【００４８】
次いで、このレジストパターンをマスクとしてシリコン窒化膜３及びシリコン酸化膜２をエッチングする。これにより、シリコン窒化膜３及びシリコン酸化膜２にはセミリセスＬＯＣＯＳ酸化膜の形成領域上の開口部が形成される。次いで、レジストパターンをマスクとしてシリコン基板１をドライエッチングすることにより、シリコン基板の表面を５０ｎｍ程度除去する。次いで、レジストパターンを剥離する。この際、図１（ａ）に示すように、シリコン基板１のセミリセスＬＯＣＯＳ酸化膜の形成領域及びシリコン窒化膜３それぞれの上に欠陥４が存在している。
【００４９】
この後、図１（ｂ）に示すように、シリコン窒化膜３をマスクとしてシリコン基板１を熱酸化することにより、シリコン基板１の表面には選択的にセミリセスＬＯＣＯＳ酸化膜５が形成される。
【００５０】
次いで、図１（ｃ）に示すように、シリコン窒化膜３及びシリコン酸化膜２を除去する。次いで、図２（ｄ）に示すように、シリコン基板１の表面を熱酸化することにより、シリコン基板１の表面にはプレ酸化膜６が形成される。この際、図２（ｄ），（ｅ）に示すように、セミリセスＬＯＣＯＳ酸化膜５及びプレ酸化膜６それぞれに欠陥４が存在している。なお、この時のセミリセスＬＯＣＯＳ酸化条件は、ガス組成がＨ2Ｏ９５％＋Ｏ2５％、温度が１０００〜１１００℃、処理時間が２０〜６０分、酸化膜厚が３５０〜５００ｎｍを用いることが望ましい。また、この時のプレ酸化条件は、ガス組成がＮ2９０〜９５％＋Ｏ2５〜１０％、温度が１０００〜１１００℃、処理時間が２０〜６０分、酸化膜厚が１０〜３０ｎｍを用いることが望ましい。
【００５１】
この後、図２（ｄ），（ｅ）に示すシリコン基板表面（ウエハ表面）を光学式欠陥検査装置によって検査する。
【００５２】
以下、具体的な欠陥検査方法について説明する。
この光学式欠陥検査方法は、ウエハ表面に光を照射し、ウエハ表面の画像を取り込み、ウエハ表面の明度（明るさ）を測定することによって欠陥を検査するものである。ウエハ表面には複数の同一のチップ領域が並んで形成されているので、各々のチップ領域の明度を隣のチップ領域の明度と比較し、明度の差を測定することにより、欠陥の有無を検査する。
【００５３】
より具体的には、まず、ウエハの中央付近に位置するチップ領域に光を照射し、そのチップ領域における所定部分の明度（明るさ）を検出する。なお、ウエハ表面は一辺が０．２５μｍ程度の正方形領域（これをピクセルという）に分割され、前記所定部分は複数のピクセルを有する領域である。
【００５４】
次に、検出された前記所定部分の明度のデータから各々のピクセル毎の明度を検出し、そのうち最も明るいピクセルの明度をライトレベル２５５と規定し、最も暗いピクセルの明度をライトレベル０と規定する。このように絶対値として規定したライトレベル０と２５５がウエハ表面の明度を測定した際の基準となる明度である。従って、ウエハ全体の明度において最も明るいピクセルと最も暗いピクセルの両方を有する領域を予め前記所定部分として選択しておく必要がある。
【００５５】
この後、ウエハにおける上部のチップ領域に光を照射し、そのチップ領域における各ピクセル毎の明度を測定する。この測定された明度のデータと上述したライトレベル０と２５５の基準から、相対的に各ピクセル毎のライトレベルを０から２５５の数値として導出する。次に、上記チップ領域の隣のチップ領域に光を照射し、そのチップ領域における各ピクセル毎の明度を測定する。この測定された明度のデータとライトレベル０と２５５の基準から、相対的に各ピクセル毎のライトレベルを０から２５５の数値として導出する。そして、隣同士のチップ領域の対応する各ピクセルのライトレベルを比較し、そのライトレベルに所定の差があるピクセルを検出する。この検出されたピクセルの位置に欠陥が存在すると判定される。
【００５６】
次いで、このような隣同士のチップ領域のライトレベルの比較を、ウエハの上部のチップ領域から順に横方向に行い、順にウエハの下方のチップ領域に進んでいき、ウエハ上の全てのチップ領域の欠陥検査を行う。
【００５７】
このような光学式欠陥検査を行った結果、図２（ｆ）に示すように、図２（ｄ），（ｅ）に示すシリコン基板表面におけるライトレベルが測定された。
【００５８】
従来の光学式欠陥検査方法では、シリコン基板におけるセミリセスＬＯＣＯＳ酸化膜の形成領域にドライエッチングを施し、レジストパターンを剥離した後に光学式欠陥検査を行っている。このため、背景色の明暗差（アクティブ側とフィールド側の差）の内側に欠陥のライトレベルが埋もれてしまっていた。これに対して、上記第１の実施の形態では、セミリセスＬＯＣＯＳ酸化膜５を形成し、シリコン窒化膜３を除去し、シリコン基板１にプレ酸化膜６を形成した後に光学式欠陥検査を行っている。従って、本実施の形態では、図２（ｆ）に示すように、背景色の明暗差（アクティブ側とフィールド側の差）よりも外側に欠陥４によるライトレベルが外れるため、欠陥４の検出精度を高くすることができる。
【００５９】
図３〜図５は、本発明に係る第２の実施の形態による半導体装置の製造方法を示す図である。図５（ｅ）は、本発明に係る第２の実施の形態による光学式欠陥検査方法を用いて欠陥検査が行われる半導体装置を示す断面図であり、図５（ｆ）は、図５（ｅ）に示す半導体装置の平面図であり、図５（ｇ）は、図５（ｅ），（ｆ）に示す半導体装置の欠陥検査結果をライトレベルによって示す図である。この半導体装置の製造方法はＳＴＩプロセスを示すものである。
【００６０】
まず、図３（ａ）に示すように、シリコン基板（Ｓｉ基板）１１の表面上に熱酸化法によりシリコン酸化膜（ＳｉＯ2膜）１２を形成し、このシリコン酸化膜１２の上にシリコン窒化膜（Ｓｉ3Ｎ4膜）１３をＣＶＤ法により堆積する。次いで、このシリコン窒化膜１３の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、シリコン窒化膜１３の上にはレジストパターンが形成される。
【００６１】
次いで、このレジストパターンをマスクとしてシリコン窒化膜１３及びシリコン酸化膜１２をエッチングする。これにより、シリコン窒化膜１３及びシリコン酸化膜１２にはトレンチ素子分離膜の形成領域上の開口部が形成される。次いで、レジストパターンを剥離した後、シリコン窒化膜１３をマスクとしてシリコン基板１１をドライエッチングすることにより、シリコン基板にトレンチ１１ａを形成する。
【００６２】
次に、図３（ｂ）に示すように、トレンチ１１ａ内及びシリコン窒化膜１３上にＣＶＤ法によりシリコン酸化膜１６を堆積する。
【００６３】
この後、図４（ｃ）に示すように、シリコン窒化膜１３を研磨ストッパーとしてシリコン酸化膜１６をＣＭＰで研磨する。これにより、トレンチ内にはシリコン酸化膜１６が埋込まれ、シリコン基板１１にはトレンチ素子分離膜１６ａ〜１６ｃが形成される。この際、トレンチ素子分離膜１６ｂの表面にスクラッチ欠陥１４が存在している。このスクラッチ欠陥は非常に細いスジ状の欠陥である。
【００６４】
次に、図４（ｄ）に示すように、シリコン窒化膜１３及びシリコン酸化膜１２を除去した後、スクラッチ欠陥を広げるためのライトエッチングを行い、スクラッチ欠陥１４ａの幅が広げられる。この際のエッチング条件は、液組成がＨＦ：Ｈ2Ｏ＝１：１００、液温度が２３℃、エッチング時間が４〜５分、エッチング量が１２〜１５ｎｍを用いることが望ましい。
【００６５】
この後、図５（ｅ）に示すように、シリコン基板１１の表面を熱酸化することにより、シリコン基板の表面にはプレ酸化膜１７が形成される。この際、図５（ｆ）に示すように、トレンチ素子分離膜１６ｂには幅が広げられたスクラッチ欠陥１４ａが存在している。なお、この時の熱酸化条件は、ガス組成がＨ2Ｏ９５％＋Ｏ2５％、温度が７００〜８００℃、処理時間が３０分、酸化膜厚が１０ｎｍを用いることが望ましい。
【００６６】
次に、図５（ｅ），（ｆ）に示すシリコン基板表面（ウエハ表面）を光学式欠陥検査装置によって検査する。この際の具体的な光学式欠陥検査方法は第１の実施の形態と同様であるので説明を省略する。
【００６７】
この光学式欠陥検査を行った結果、図５（ｇ）に示すように、ウエハ表面におけるライトレベルが測定された。
【００６８】
従来の光学式欠陥検査方法では、ＣＭＰ研磨直後で色むらが激しいので、色むらが擬似欠陥として検出されてしまい、スクラッチの欠陥を検出する感度が低くなっていた。これに対して、第２の実施の形態では、ＣＭＰ研磨後、シリコン窒化膜１３を除去し、ライトエッチングによりスクラッチ欠陥の幅を広げ、シリコン基板１１の表面にプレ酸化膜１７を形成した後、光学式欠陥検査を行っている。従って、本実施の形態では、ウエハ表面の色むらを抑制することができると共に、ウエハのフィールド領域のスクラッチ欠陥をライトエッチングによって広げることができる。これにより、スクラッチ欠陥１４ａの検出精度を高くすることができる。
【００６９】
図６（ａ），（ｂ）及び図７（ｃ）〜（ｅ）は、本発明に係る第３の実施の形態による半導体装置の製造方法を示す図である。
【００７０】
図６（ａ）に示すように、シリコン基板の上方に絶縁膜２１を形成し、この絶縁膜２１の上にＡｌ合金膜をスパッタリングにより堆積する。次いで、このＡｌ合金膜をパターニングすることにより、絶縁膜２１の上にはＡｌ合金配線２２ａ，２２ｂが形成される。次いで、このＡｌ合金配線２２ａ，２２ｂを含む全面上にシリコン酸化膜などからなる層間絶縁膜２３をＣＶＤ法により堆積する。次いで、この層間絶縁膜２３をＣＭＰ研磨することにより層間絶縁膜２３を平坦化する。この際、絶縁膜２３の表面にスクラッチ欠陥２４が存在している。
【００７１】
次に、図６（ｂ）に示すように、層間絶縁膜２３の上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光、現像することにより、層間絶縁膜２３の上にはレジストパターンが形成される。次いで、このレジストパターンをマスクとして層間絶縁膜２３をエッチングすることにより、該層間絶縁膜２３にはＡｌ合金配線２２ａ，２２ｂの上に位置する接続孔２３ａ，２３ｂが形成される。次いで、この接続孔２３ａ，２３ｂ内及び層間絶縁膜２３上にＴｉＮ膜などのバリアメタル膜２５をスパッタリングにより堆積する。この際、層間絶縁膜２３の表面にスクラッチ欠陥２４が存在している。
【００７２】
次に、図６（ｂ）に示すシリコン基板表面（ウエハ表面）を光学式欠陥検査装置によって検査する。この際の具体的な光学式欠陥検査方法は第１の実施の形態と同様であるので説明を省略する。
【００７３】
従来の光学式欠陥検査方法では、ＣＭＰ研磨直後に光学式欠陥検査を行うため、ウエハ表面の色むらが激しくなり、スクラッチ欠陥を確実に検出することが困難であった。これに対して、本実施の形態では、接続孔内及び層間絶縁膜２３上にバリアメタル膜２５を形成することでウエハ表面の色むらを少なくすることができ、スクラッチ欠陥を確実に検出することができる。従って、スクラッチ欠陥２４の検出精度を高くすることがでる。
【００７４】
次に、図７（ｃ）に示すように、このバリアメタル膜２５の上にＷ膜２６をスパッタリングにより堆積する。次いで、このＷ膜２６及びバリアメタル膜２５をＣＭＰで研磨又は全面エッチバックすることにより、図７（ｄ）に示すように接続孔内にＷ膜が埋込まれ、各々のＡｌ合金配線２２ａ，２２ｂ上にＷプラグ２６ａ，２６ｂが形成される。この際、層間絶縁膜２３の表面にスクラッチ欠陥２４が存在している。
【００７５】
この後、図７（ｅ）に示すように、Ｗプラグ２６ａ，２６ｂ及び層間絶縁膜２３の上にＴｉＮ膜２７をスパッタリングにより堆積する。この際、層間絶縁膜２３の表面にスクラッチ欠陥２４が存在している。
【００７６】
次に、ウエハ表面を光学式欠陥検査装置によって検査する。この際の具体的な光学式欠陥検査方法は第１の実施の形態と同様であるので説明を省略する。
【００７７】
従来の光学式欠陥検査方法では、前述したようにスクラッチ欠陥を確実に検出することが困難であったのに対して、本実施の形態では、層間絶縁膜２３上にＴｉＮ膜２７を形成することでウエハ表面の色むらを少なくすることができ、スクラッチ欠陥を確実に検出することができる。従って、スクラッチ欠陥２４の検出精度を高くすることがでる。
【００７８】
尚、本発明は上記実施の形態に限定されず、種々変更して実施することが可能である。例えば、上記第３の実施の形態では、ウエハ表面を光学式欠陥検査によって検査する前に、ウエハ表面にＴｉＮ膜を形成しているが、これに限定されるものではなく、光学式欠陥検査を行うことができる膜であれば、ＴｉＮ膜以外の他の材質の膜をウエハ表面に形成することも可能である。
【００７９】
【発明の効果】
以上説明したように本発明によれば、欠陥の検出精度を向上させた半導体装置の製造方法及び光学式欠陥検査方法を提供することができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は、本発明に係る第１の実施の形態による半導体装置の製造方法を示す図である。
【図２】（ｄ）〜（ｆ）は、本発明に係る第１の実施の形態による半導体装置の製造方法を示す図である。
【図３】（ａ），（ｂ）は、本発明に係る第２の実施の形態による半導体装置の製造方法を示す図である。
【図４】（ｃ），（ｄ）は、本発明に係る第２の実施の形態による半導体装置の製造方法を示す断面図である。
【図５】（ｅ）〜（ｇ）は、本発明に係る第２の実施の形態による半導体装置の製造方法を示す断面図である。
【図６】（ａ），（ｂ）は、本発明に係る第３の実施の形態による半導体装置の製造方法を示す図である。
【図７】（ｃ）〜（ｅ）は、本発明に係る第３の実施の形態による半導体装置の製造方法を示す断面図である。
【図８】従来の光学式欠陥検査方法を説明する図である。
【図９】他の従来の光学式欠陥検査方法を説明する図である。
【図１０】（ａ），（ｂ）は、他の従来の光学式欠陥検査方法を説明するものであって、他の従来の欠陥検査方法を用いて欠陥検査が行われる半導体装置を示す断面図である。
【符号の説明】
１，１１，１０１，１１１…シリコン基板
２，１２，１０２，１１２…シリコン酸化膜
３，１３，１０３，１１３…シリコン窒化膜
４，１０４…欠陥                    ５…セミリセスＬＯＣＯＳ酸化膜
６…プレ酸化膜                  １１ａ…トレンチ
１４，１４ａ，２４，１２４…スクラッチ欠陥
１６…シリコン酸化膜
１６ａ〜１６ｃ，１１６ａ〜１１６ｃ…トレンチ素子分離膜
１７…プレ酸化膜                    ２１，１２１…絶縁膜
２２ａ，２２ｂ，１２２ａ，１２２ｂ…Ａｌ合金配線
２３，１２３…層間絶縁膜            ２３ａ，２３ｂ…接続孔
２５，１２５…バリアメタル膜        ２６…Ｗ膜
２６ａ，２６ｂ，１２６ａ，１２６ｂ…Ｗプラグ
２７…ＴｉＮ膜
【図１】
0003815352.tif 000002
【図２】
0003815352.tif 000003
【図３】
0003815352.tif 000004
【図４】
0003815352.tif 000005
【図５】
0003815352.tif 000006
【図６】
0003815352.tif 000007
【図７】
0003815352.tif 000008
【図８】
0003815352.tif 000009
【図９】
0003815352.tif 000010
【図１０】
0003815352.tif 000011