(57)【特許請求の範囲】
【請求項１】
各々少なくとも二個の薄膜トランジスタＴＦＴを有した複数個の画素を含む画素領域と、互いに相異なる導電型を有した少なくとも二個の薄膜トランジスタを含む非画素領域を有した有機ＥＬ表示装置の製造方法において、基板上に透明物質層と第１金属層を連続で蒸着する段階と；前記透明物質層と前記第１金属層を同時にパターンして画素電極と、第１キャパシタ電極と、前記画素領域上に第１及び第２ソース／ドレーン電極と、前記非画素領域上に第１及び第２型ソースドレーン電極を形成する段階と；前記第１及び第２ソース／ドレーン電極間に第１及び第２半導体層を形成して、前記第１及び第２型ソース／ドレーン電極間に第１及び第２型半導体層を各々形成する段階と；前記基板にコンタクトホールを有した絶縁層を形成する段階と；前記基板全面に第２金属層を蒸着する段階と；前記第２金属層をパターンして第１及び第２ゲート電極と、第１型ゲート電極と、第２キャパシタ電極と、前記第２型半導体層上に形成された第１不純物遮断層を形成する段階と；第１導電型不純物をイオン注入して前記第１及び第２半導体層と前記第１型半導体層の両端部に各々第１及び第２ソース／ドレーン領域と第１型ソース／ドレーン領域を形成する段階と；前記基板全面に第２不純物遮断層を形成する段階と；前記第１不純物遮断層と前記第２不純物遮断層の一部をパターンして第２型ゲート電極を形成する段階と；第２導電型不純物をイオン注入して第２型ソース／ドレーン領域を前記第２型半導体層の両端に形成する段階と；前記画素電極の一部を露出させるように平坦化膜を形成する段階と；前記画素電極の露出された部分に有機発光層を形成する段階とを含むことを特徴とする有機ＥＬ表示装置の製造方法。
【請求項２】
前記第１及び第２導電型不純物は、各々ｐまたはｎ型不純物であって、したがって、非画素領域上の薄膜トランジスタをＰＭＯＳ ＴＦＴとＮＭＯＳ ＴＦＴで形成することを特徴とする請求項１に記載の有機ＥＬ表示装置の製造方法。
【請求項３】
前記第１キャパシタ電極は、前記第１ドレーン電極及び前記第２ゲート電極と電気的で連結されており、前記第２キャパシタ電極は前記第２ソース電極と電気的に連結されたことを特徴とする請求項１に記載の有機ＥＬ表示装置の製造方法。
【請求項４】
前記透明物質層と前記第１金属層を蒸着する前に前記基板上にバッファ層を形成する段階をさらに含むことを特徴とする請求項１に記載の有機ＥＬ表示装置の製造方法。
【請求項５】
前記バッファ層は、ＳｉＯ2で作られたことを特徴とする請求項４に記載の有機ＥＬ表示装置の製造方法。
【請求項６】
前記画素電極は、ＩＴＯまたはＩＺＯで作られたことを特徴とする請求項１に記載の有機ＥＬ表示装置の製造方法。
【請求項７】
前記平坦化膜は、アクリルで作られたことを特徴とする請求項１に記載の有機ＥＬ表示装置の製造方法。
【請求項８】
前記第２不純物遮断層は、金属または感光膜で作られたことを特徴とする請求項１に記載の有機ＥＬ表示装置の製造方法。
【請求項９】
複数個の画素を含む画素領域と、非画素領域を有した有機ＥＬ表示装置の製造方法において、基板上に透明物質層と第１金属層を連続で蒸着して、第１マスクを利用して前記透明物質層と前記第１金属層を同時にパターニングして画素電極と、ストレージキャパシタの第１キャパシタ電極と、前記画素領域上にスイッチング薄膜トランジスタと駆動薄膜トランジスタの第１及び第２ソース／ドレーン電極と、前記非画素領域上に第１及び第２コントローラ薄膜トランジスタの第１及び第２型ソースドレーン電極を形成する段階と；前記基板上にシリコン層を蒸着して、第２マスクを利用して前記シリコン層をパターニングして、前記第１及び第２ソース／ドレーン電極間と前記第１及び第２型ソース／ドレーン電極間に半導体層を各々形成する段階と；前記基板にコンタクトホールを有した絶縁層を蒸着して、第３マスクを利用してパターニングしてコンタクトホールを形成する段階と；前記基板全面に第２金属層を蒸着して、第４マスクを利用して前記第２金属層をパターニングして前記スイッチング薄膜トランジスタと駆動トランジスタのゲート電極と、前記ストレージキャパシタの第２キャパシタ電極と、第１型ゲート電極と、前記第２型ソース／ドレーン電極間の半導体層上に第１不純物遮断層を形成する段階と；第１導電型不純物をイオン注入して前記第１及び第２ソース／ドレーン電極間の前記半導体層の端部に第１及び第２ソース／ドレーン領域を形成して、第１型ソース／ドレーン電極間の前記半導体層の端部上に第１型ソース／ドレーン領域を形成して、前記第１不純物遮断層で前記第２型ソース／ドレーン電極を遮断する段階と；前記基板全面に第２不純物遮断層を蒸着して、前記第１不純物遮断層と前記第２不純物遮断層の一部を第５マスクを利用してパターニングして前記第２コントローラ薄膜トランジスタの第２型ゲート電極を形成する段階と；第２導電型不純物をイオン注入して前記第２型ソース／ドレーン電極間の前記半導体層の端部上に第２型ソース／ドレーン領域を形成する段階と；前記基板上に第２絶縁層を蒸着して、第６マスクを利用して前記絶縁層をパターニングして画素電極の一部を露出させる平坦化膜を形成する段階と；前記画素電極の露出された部分に有機発光層を形成する段階とを含むことを特徴とする有機ＥＬ表示装置の製造方法。
【請求項１０】
前記第２不純物遮断層は、金属で作られたことを特徴とする請求項９に記載の有機ＥＬ表示装置の製造方法。
【請求項１１】
前記第２不純物遮断層は、感光膜で作られたことを特徴とする請求項９に記載の有機ＥＬ表示装置の製造方法。
【請求項１２】
前記第１キャパシタは、前記スイッチング薄膜トランジスタのドレーン電極から延びることを特徴とする請求項９に記載の有機ＥＬ表示装置の製造方法。
【請求項１３】
前記半導体層を形成する段階は、前記基板上に非晶質シリコン層を蒸着する段階と；前記非晶質シリコン層を結晶化して多結晶シリコン層を形成する段階と；前記多結晶シリコン層をパターニングする段階とを含むことを特徴とする請求項９に記載の有機ＥＬ表示装置の製造方法。
【請求項１４】
前記コンタクトホールは、前記第１キャパシタ電極と、前記駆動薄膜トランジスタのソース電極と、前記第１コントローラのソース電極と、前記第１コントローラ薄膜トランジスタのドレーン電極と、前記第２コントローラ薄膜トランジスタのソース電極と、前記第２コントローラ薄膜トランジスタのドレーン電極と、画素電極の一部とを露出させることを特徴とする請求項９に記載の有機ＥＬ表示装置の製造方法。
【請求項１５】
前記第２キャパシタ電極は、前記コンタクトホール中の一つを通して前記駆動薄膜トランジスタの前記ソース電極と連結されて、前記電源印加線は前記第２キャパシタ電極から延ばして、信号線が前記コンタクトホール中の一つを通して前記第１コントローラ薄膜トランジスタのソース電極と連結されたことを特徴とする請求項１０に記載の有機ＥＬ表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は有機ＥＬ電界表示装置に係り、特にＣＭＯＳ薄膜トランジスタアクティブマトリックス型有機ＥＬ表示装置の製造方法に関する。
【０００２】
【従来の技術】
最近、有機ＥＬ表示装置は、ＬＣＤ、ＣＲＴのような表示装置に比べて、例えば、薄くて、軽くて、消費電力が少ないために平板表示装置として注目されている。
【０００３】
有機ＥＬ表示装置は、その駆動方式によって大別してアクティブマトリックス型とパッシブマトリックス型の２種の形態に分けることができる。このような有機ＥＬ表示装置は低い電流密度と高い発光効率のために精力的に研究されている。
【０００４】
アクティブマトリックス型有機ＥＬ表示装置の製造工程は非常に複雑である。例えば、コプレーナＣＭＯＳ  ＴＦＴ  ＡＭ−ＯＥＬＤの場合には、チャネルドーピングとＬＤＤ（Lightly Doped Drain）構造のためのマスクを除外すると、８個のマスク固定が必要である。したがって、歩留まりが低くて、製造費用が高い。
【０００５】
【発明が解決しようとする課題】
前記問題点を克服するためのものであり、本発明の目的は、歩留まりが高くて製造費用が低い有機ＥＬ表示装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
前記目的を達成するための本発明は、各々少なくとも二個の薄膜トランジスタＴＦＴを有した複数個の画素を含む画素領域と、互いに他の導電型を有した少なくとも二個の薄膜トランジスタを含む非画素領域を有した有機ＥＬ表示装置の製造方法において、基板上に透明物質層と第１金属層を連続で蒸着する段階と；前記透明物質層と前記第１金属層を同時にパターンして画素電極と、第１キャパシタ電極と、前記画素領域上に第１及び第２ソース／ドレーン電極と、前記非画素領域上に第１及び第２型ソースドレーン電極を形成する段階と；前記第１及び第２ソース／ドレーン電極間に第１及び第２半導体層を形成して、前記第１及び第２型ソース／ドレーン電極間に第１及び第２型半導体層を各々形成する段階と；前記基板にコンタクトホールを有した絶縁層を形成する段階と；前記基板全面に第２金属層を蒸着する段階と；前記第２金属層をパターンして第１及び第２ゲート電極と、第１型ゲート電極と、第２キャパシタ電極と、前記第２型半導体層上に形成された第１不純物遮断層を形成する段階と；第１導電型不純物をイオン注入して前記第１及び第２半導体層と前記第１型半導体層の両端部に各々第１及び第２ソース／ドレーン領域と第１型ソース／ドレーン領域を形成する段階と；前記基板全面に第２不純物遮断層を形成する段階と；前記第１不純物遮断層と前記第２不純物遮断層の一部をパターンして第２型ゲート電極を形成する段階と；第２導電型不純物をイオン注入して第２型ソース／ドレーン領域を前記第２型半導体層の両端に形成する段階と；前記画素電極の一部を露出させるように平坦化膜を形成する段階と；前記画素電極の露出された部分に有機発光層を形成する段階とを含む有機ＥＬ表示装置の製造方法を提供する。
【０００７】
前記第１及び第２導電型不純物は、各々ｐまたはｎ型不純物であって、したがって、非画素領域上の薄膜トランジスタをＰＭＯＳ  ＴＦＴとＮＭＯＳ  ＴＦＴで形成する。前記第１キャパシタ電極は前記第１ドレーン電極及び前記第２ゲート電極と電気的で連結されており、前記第２キャパシタ電極は前記第２ソース電極と電気的で連結される。前記有機ＥＬ表示装置の製造方法は前記透明物質層と前記第１金属層を蒸着する前に前記基板上にバッファ層を形成する段階をさらに含む。
【０００８】
前記バッファ層は、ＳｉＯ2で作る。前記画素電極はＩＴＯ（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ）またはＩＺＯ（Ｉｎｄｉｕｍ  Ｚｉｎｃ  Ｏｘｉｄｅ）で作る。前記平坦化膜はアクリルで作る。前記第２不純物遮断層は金属または感光膜で作る。
【０００９】
本発明はまた、複数個の画素を含む画素領域と、非画素領域を有した有機ＥＬ表示装置の製造方法において、基板上に透明物質層と第１金属層を連続で蒸着して、第１マスクを利用して前記透明物質層と前記第１金属層を同時にパターンして画素電極と、ストレージキャパシタの第１キャパシタ電極と、前記画素領域上にスイッチング薄膜トランジスタと駆動薄膜トランジスタの第１及び第２ソース／ドレーン電極と、前記非画素領域上に第１及び第２コントローラ薄膜トランジスタの第１及び第２型ソースドレーン電極を形成する段階と；前記基板上にシリコン層を蒸着して、第２マスクを利用して前記シリコン層をパターンして、前記第１及び第２ソース／ドレーン電極間と前記第１及び第２型ソース／ドレーン電極間に半導体層を各々形成する段階と；前記基板にコンタクトホールを有した絶縁層を蒸着して、第３マスクを利用してパターンしてコンタクトホールを形成する段階と；前記基板全面に第２金属層を蒸着して、第４マスクを利用して前記第２金属層をパターンして前記スイッチング薄膜トランジスタと駆動トランジスタのゲート電極と、前記ストレージキャパシタの第２キャパシタ電極と、第１型ゲート電極と、前記第２型ソース／ドレーン電極間の半導体層上に第１不純物遮断層を形成する段階と；第１導電型不純物をイオン注入して前記第１及び第２ソース／ドレーン電極間の前記半導体層の端部に第１及び第２ソース／ドレーン領域を形成して、第１型ソース／ドレーン電極間の前記半導体層の端部上に第１型ソース／ドレーン領域を形成して、前記第１不純物遮断層で前記第２型ソース／ドレーン電極を遮断する段階と；前記基板全面に第２不純物遮断層を蒸着して、前記第１不純物遮断層と前記第２不純物遮断層の一部を第５マスクを利用してパターンして前記第２コントローラ薄膜トランジスタの第２型ゲート電極を形成する段階と；第２導電型不純物をイオン注入して前記第２型ソース／ドレーン電極間の前記半導体層の端部上に第２型ソース／ドレーン領域を形成する段階と；前記基板上に第２絶縁層を蒸着して、第６マスクを利用して前記絶縁層をパターンして画素電極の一部を露出させる平坦化膜を形成する段階と；前記画素電極の露出された部分に有機発光層を形成する段階とを含む有機ＥＬ表示装置の製造方法を提供する。
【００１０】
前記半導体層を形成する段階は、前記基板上に非晶質シリコン層を蒸着する段階と；前記非晶質シリコン層を結晶化して多結晶シリコン層を形成する段階と；前記多結晶シリコン層をパターンする段階とを含む。
【００１１】
前記コンタクトホールは、前記第１キャパシタ電極と、前記駆動薄膜トランジスタのソース電極と、前記第１コントローラのソース電極と、前記第１コントローラ薄膜トランジスタのドレーン電極と、前記第２コントローラ薄膜トランジスタのソース電極と、前記第２コントローラ薄膜トランジスタのドレーン電極と、画素電極の一部を露出させる。前記第２キャパシタ電極は前記コンタクトホール中の一つを通して前記駆動薄膜トランジスタの前記ソース電極と連結されて、前記電源印加線は前記第２キャパシタ電極から延ばして、信号線が前記コンタクトホール中の一つを通して前記第１コントローラ薄膜トランジスタのソース電極と連結される。
【００１２】
【発明の実施の形態】
以下、添付した図面を参照して、本発明の一実施例を通して本発明をさらに詳細に説明する。
【００１３】
図１は、本発明の実施例による有機ＥＬ表示装置(ＯＥＬＤ)を示す断面図である。本発明の有機ＥＬ表示装置は画素領域と非画素領域に分けられる。前記画素領域には複数個の画素１２０がマトリックス状に配設されている。
【００１４】
図１は、有機ＥＬ表示装置の単位画素を示している。各々の単位画素は二個のＴＦＴ  ２２０、２１０を含んでいる。また、他の導電型を有した少なくとも二個のＴＦＴが非画素領域に形成される。前記画素１２０各々は横方向に配設されたゲートライン１１２と前記ゲートラインと垂直で配設されたデータライン１１１とを含んでいる。
【００１５】
スイッチングＴＦＴ  ２００が前記ゲートライン１１２と前記データライン１１１の接触点近所に配設されている。前記スイッチングＴＦＴ  ２００はソース電極２０１と、ドレーン電極２０２と半導体層２０３とゲート電極２０４とを含んでいる。前記ソース電極２０１は前記データライン１１１から延ばして、前記ゲート電極２０４は前記ゲートライン１１２から延ばす。
【００１６】
ストレージキャパシタ２２０が前記スイッチングＴＦＴ  ２００近所に形成されている。前記ストレージキャパシタ２２０は第１及び第２キャパシタ電極２２２、２２１とその間に介在された誘電層２２３(図３Ｆ参照)を有している。前記第１キャパシタ電極２２２は前記スイッチングＴＦＴ  ２００の前記ドレーン電極２０２から延ばす。
【００１７】
駆動ＴＦＴ  ２１０が有機発光層(図示せず)を駆動するように形成されている。前記駆動ＴＦＴ  ２１０はソース電極２１１、ドレーン電極２１２、半導体層２１３とゲート電極２１４を含んでいる。前記駆動ＴＦＴ  ２１０のゲート電極２１４はコンタクトホールＣ１を通して前記第１キャパシタ電極２２２と連結されている。前記駆動ＴＦＴ  ２１０のソース電極２１１はコンタクトホールＣ２を通して前記第２キャパシタ電極２２１と連結されている。
【００１８】
電源印加線１１３が前記ストレージキャパシタ２２０の第２キャパシタ電極と連結されている。
【００１９】
一方、ＩＴＯまたはＩＺＯ等で作られた透明物質層が第１金属層に対応する基板１００上、すなわち、データライン１１１と、前記ソース／ドレーン電極２０１、２０２と、前記第１キャパシタ電極２２２と前記ソース／ドレーン電極下部に形成されている。
【００２０】
前記有機発光層を形成する領域を提供するように発光ホールＣ７が前記透明物質層の一部分を露出させるように形成されている。また、図示されなかったが、コントローラが前記データライン１１１と前記ゲートライン１１２と前記電源印加線１１３とに提供される信号を制御するように配設されている。前記コントローラはコントローラＴＦＴ  ２５０、２６０(図３Ｅ及び３Ｆ参照)を含んでいる。
【００２１】
図２Ａないし図２Ｆは、図１のII−IIラインを沿って切断された断面図であって、図３Ａないし図３ＦはコントローラＴＦＴを形成するための工程を示す断面図である。以下、本発明の実施例によるアクティブマトリックス型有機ＥＬ表示装置(ＡＭ−ＯＥＬＤ)を製造する工程を図２Ａないし２Ｆ及び３Ａないし３Ｆを参照して説明する。
【００２２】
図２Ａ及び図３Ａに示したように、バッファ層１０５が前記基板全面に形成される。前記基板は例えばＳｉＯ2で作る。
【００２３】
その後、透明物質層及び第１金属層を連続に前記バッファ層１０５全面に蒸着して、続いて第１マスクを利用してパターンして画素電極１３０と、データライン１１１と、スイッチングＴＦＴ  ２００のソース／ドレーン電極２０１、２０２と、前記ストレージキャパシタ２２０の前記第１キャパシタ電極２２２と、前記コントローラＴＦＴ  ２５０のソース／ドレーン電極２５１、２５２を形成する。前記ピクセル電極はＩＴＯまたはＩＺＯで作る。
【００２４】
その後、図２Ｂ及び図３Ｂに示したように、非晶質シリコン層を前記基板１００に蒸着する。前記非晶質シリコン層を例を挙げると、レーザーアニーリング(ｌａｓｅｒ  ａｎｎｅａｌｉｎｇ)を利用して結晶化して多結晶シリコン層を形成する。前記多結晶シリコン層を第２マスクを利用してパターンして前記ＴＦＴ２００、２１０、２５０、２６０各々の半導体層２０３、２１３、２５３、２６３を形成する。
【００２５】
図２Ｃ及び図３Ｃに示したように、絶縁物質層を基板１００全面に蒸着して第３マスクを利用してパターンして絶縁層２３０を形成する。前記絶縁層２３０はコンタクトホールＣ１〜Ｃ７を含んでいる。
【００２６】
前記コンタクトホールＣ１(図１参照）は、前記第１キャパシタ電極２２２の一部を露出させるように形成される。前記コンタクトホールＣ２は前記駆動ＴＦＴ  ２１０のソース電極２１１の一部を露出させるように形成される。前記コンタクトホールＣ３は前記ＴＦＴ  ２５０のソース電極２５１の一部を露出させるように形成される。前記コンタクトホールＣ４は前記ＴＦＴ  ２５０のドレーン電極２５０の一部を露出させるように形成される。前記コンタクトホールＣ５は前記ＴＦＴ  ２６０のソース電極２６１の一部を露出させるように形成される。前記コンタクトホールＣ６は前記ＴＦＴ  ２６０のドレーン電極２６２の一部を露出させるように形成される。前記コンタクトホールＣ７(すなわち発光ホール)は前記画素電極１３０の一部を露出させるように形成される。前記ストレージキャパシタ２２０の第１及び第２キャパシタ電極２２２、２２１間の前記絶縁層２３０部分は前記ストレージキャパシタ２２０の誘電層２２３として役割をする。
【００２７】
望ましくは前記絶縁層２３０は酸化膜で形成される。
【００２８】
続いて、図２Ｄ及び図３Ｄに示したように、第２金属層を前記基板１００全面に蒸着した後第４マスクを利用してパターンして前記スイッチングＴＦＴ  ２００のゲート電極２０４と、前記電源印加線１１３と、前記ストレージキャパシタ２２０の前記第２キャパシタ電極２２１と、前記駆動ＴＦＴ  ２１０の前記ゲート電極２１４と、信号線１１０と、前記ＰＭＯＳ  ＴＦＴ  ２５０のゲート電極２５４とを形成する。
【００２９】
前記ストレージキャパシタ２２０の第２キャパシタ電極２２１は、前記コンタクトホールＣ２を通して前記駆動ＴＦＴ  ２１０の前記ソース電極２１１と連結される。前記電源印加線１１３は前記ストレージキャパシタ２２０の第２キャパシタ電極２２１から延ばす。
【００３０】
前記信号線１００は、前記コンタクトホールＣ３を通して前記ＰＭＯＳ  ＴＦＴ  ２５０の前記ソース電極２５１と連結される。
【００３１】
また、前記ＰＭＯＳ  ＴＦＴ  ２５０のドレーン電極２５２とＮＭＯＳ  ＴＦＴ  ２６０全体に対応する前記第２金属層の一部１５０はパターンされない。すなわち、前記第２金属層の非パターン部１５０は前記ＮＭＯＳ  ＴＦＴ  ２６０の全面を覆って、前記コンタクトホールＣ４を充填する。
【００３２】
その後、ｐ型不純物を注入して前記スイッチングＴＦＴ  ２００のソース／ドレーン領域２０３ａ、２０３ｂと、前記駆動ＴＦＴ  ２１０のソース／ドレーン領域２１３ａ、２１３ｂを形成する。ここで、前記第２金属層の非パターン部１５０は不純物を遮断するマスクとして役割をする。
【００３３】
次に、図２Ｅ及び図３Ｅに示したように、第３金属層１４０を基板１００全面に蒸着する。第５マスクを利用して、前記第２金属層の非パターン部１５０と前記第３金属層をパターンして前記ＮＭＯＳ  ＴＦＴ  ２６０のゲート電極２６４を形成する。
【００３４】
引続き、ｎ型不純物をイオン注入して前記ＮＭＯＳ  ＴＦＴ  ２６０のソース／ドレーン領域２６３ａ、２６３ｂを形成する。その後、前記発光ホールＣ７下の前記第３金属層１４０と前記第１金属層は除去される。ここで、前記第３金属層１４０の代わりに、感光膜を用いて不純物を遮断できる。しかし、前記金属層が感光膜よりは不純物遮断にさらに効果的である。
【００３５】
前記第４マスクは、前記ＴＦＴ  ２００、２１０、２５０がすべてＮＭＯＳ  ＴＦＴである場合には要らない。また、第５マスクは前記ＴＦＴ  ２６０がＰＭＯＳ  ＴＦＴである場合には要らない。
【００３６】
図２Ｆ及び図３Ｆに示したように、第２絶縁物質層を前記基板１００全面に蒸着した後、第６マスクを利用してパターンして平坦化膜２４０を形成して、また有機発光層が形成される前記画素電極１３０の一部分を露出させる。前記平坦化膜を例を挙げると、アクリルで作る。
【００３７】
最後に、図示されなかったが、有機発光層とカソード電極を前記画素電極１３０の露出された部分に形成する。前記有機発光層は電子注入層、電子輸送層、発光物質層、正孔輸送層、正孔注入層を含んでいる。
【００３８】
【発明の効果】
上述したように、本発明によるＣＭＯＳ  ＴＦＴ  ＡＭ−ＯＥＬＤを製造する方法を利用し、製造工程が単純になり、したがって歩留まりが向上され、製造費用が低くなる。
【００３９】
前記では本発明の望ましい実施例を参照して説明したが、該技術分野の熟練された当業者は特許請求の範囲に記載された本発明の思想及び領域から外れない範囲内で本発明を多様に修正及び変更させることができることを理解することができる。
【図面の簡単な説明】
【図１】  本発明の実施例による有機ＥＬ表示装置を示す断面図である。
【図２Ａ】図１の有機ＥＬ表示装置のII−IIラインに沿って切断された断面図であって、製造工程の最初の工程を説明するための図である。
【図２Ｂ】  図２Ａの次の工程を説明するための図である。
【図２Ｃ】  図２Ｂの次の工程を説明するための図である。
【図２Ｄ】  図２Ｃの次の工程を説明するための図である。
【図２Ｅ】  図２Ｄの次の工程を説明するための図である。
【図２Ｆ】  図２Ｅの次の工程を説明するための図である。
【図３Ａ】  コントローラＴＦＴを形成するための工程を示す断面図であって、製造工程の最初の工程を説明するための図である。
【図３Ｂ】  図３Ａの次の工程を説明するための図である。
【図３Ｃ】  図３Ｂの次の工程を説明するための図である。
【図３Ｄ】  図３Ｃの次の工程を説明するための図である。
【図３Ｅ】  図３Ｄの次の工程を説明するための図である。
【図３Ｆ】  図３Ｅの次の工程を説明するための図である。
【符号の説明】
１００  基板
１２０  画素
２００  ＴＦＴ
２０１  ＴＦＴ
２０２  ドレーン電極
２０３  半導体層
２０３ａ  ソース領域
２０３ｂ  ドレーン領域
２０４  ゲート電極
２１０  ＴＦＴ
２１１  ソース電極
２１２  ドレーン電極
２１３  半導体層
２１３ａ  ソース領域
２１３ｂ  ドレーン領域
２１４  ゲート電極
２２０  ＴＦＴ
２２１  第１キャパシタ
２２２  第２のキャパシタ
２２３  誘電層
２３０  絶縁層
２５０  ＴＦＴ
２５１  ソース電極
２５４  ゲート電極
２６０  ＴＦＴ
２６１  ソース電極
２６２  ドレーン電極
２６３ａ  ソース領域
２６３ｂ  ドレーン領域
２６４  ゲート電極
【図１】
0003748827.tif 000002
【図２Ａ】
0003748827.tif 000003
【図２Ｂ】
0003748827.tif 000004
【図２Ｃ】
0003748827.tif 000005
【図２Ｄ】
0003748827.tif 000006
【図２Ｅ】
0003748827.tif 000007
【図２Ｆ】
0003748827.tif 000008
【図３Ａ】
0003748827.tif 000009
【図３Ｂ】
0003748827.tif 000010
【図３Ｃ】
0003748827.tif 000011
【図３Ｄ】
0003748827.tif 000012
【図３Ｅ】
0003748827.tif 000013
【図３Ｆ】
0003748827.tif 000014