(57)【特許請求の範囲】
【請求項１】
半導体チップの機能検査用テスト装置であって、
半導体ディスク（１０）と、複数の半導体チップ（１）と、エネルギー源（３）とを有し、
前記複数の半導体チップ（１）は前記半導体ディスク（１０）の表面に配置されており、各半導体チップ（１）は自己テストユニット（２）を有し、
該自己テストユニットは半導体チップの機能テストのためのテスト情報を発生し、
前記各半導体チップには、当該半導体チップ（１）の機能能力を検査するために機能テストが実施され、
前記エネルギー源（３）は半導体チップ（１）に対して電気エネルギーを供給し、
当該エネルギー源（３）は少なくとも１つのソーラーセル（３０）を有し、これにより半導体チップ（１）に対する動作電流（ＩＢ）を各半導体チップ（１）上で無接点供給された光ビーム（３１）により形成し、
前記ソーラーセル（３０）は前記半導体ディスク（１０）の全表面を覆うように半導体ディスクの上に配置されており、
半導体ディスク（１０）の表面とソーラーセル（３０）との間にはビーム吸収性層（１２）が配置されており、該ビーム吸収性層（１２）はすくなくとも１つのスルーコンタクト（１３）を有し、該スルーコンタクトにより半導体チップはソーラーセルと接続されており、
スルーコンタクト（１３）とビーム吸収性層（１２）との境界にはｐｎ接合部（１４）がスルーコンタクト（１３）に沿って配置されており、これにより電流がスルーコンタクトと半導体ディスク（１０）との間で流れるのが阻止される、ことを特徴とするテスト装置。
【請求項２】
半導体チップ（１）は、データ（ＤＡ）を無接点伝送するために機能ユニット（４）を有し、
前記データはテスト実行および／またはテスト結果についての情報を含んでいる、請求項１項記載のテスト装置。
【請求項３】
機能ユニット（４）は、光学ビームパルス（４１）を伝送すべきデータ（ＤＡ）に相応して形成するように構成されており、
該データは受信器（５）により半導体チップ（１）の外で受信される、請求項２記載のテスト装置。
【請求項４】
機能ユニット（４）は出力端子（Ａ）を有し、
該出力端子を介して伝送すべきデータ（ＤＡ）が容量性結合によって受信器（５）に半導体チップ（１）の外側で伝送される、請求項２記載のテスト装置。
【請求項５】
材料（４２）は機能ユニット（４）の端子（Ａ）と接続されており、
該端子には機能ユニット（４）により制御される電位（ＵＡ）が伝送すべきデータ（ＤＡ）に相応して印加され、
前記材料（４２）は、前記電位（ＵＡ）により制御されて、光学ビーム（４３）を光学的に屈折（α）させ、
前記材料（４２）には光学ビームが照射され、
前記材料（４２）により屈折された光学ビーム（４４）は受信器（５）により半導体チップ（１）の外で受信される、請求項２記載のテスト装置。
【請求項６】
半導体チップ（１）は電圧検知器（６）または電流検知器（６）を有し、
該検知器はエネルギー源（３）および機能ユニット（４）と接続されており、機能ユニット（４）によるデータ伝送を特徴的電圧経過ないし電流経過の検知に基づいてトリガする、請求項２から５までのいずれか１項記載のテスト装置。
【請求項７】
半導体チップ（１）は不揮発性メモリユニット（７）を、データ（ＤＡ）の記憶のために有し、
該データはテスト実行および／またはテスト結果についての情報を含み、
前記不揮発性メモリユニット（７）は半導体チップ（１）の端子（ＥＸ）と接続されており、
該端子を介してメモリユニット（７）のデータ（ＤＡ）を半導体チップ（１）の外側へ取り出すことができる、請求項１から６までのいずれか１項記載のテスト装置。
【請求項８】
テスト装置は複数のテストすべき半導体チップ（１）を有し、
テストすべき半導体チップ（１）の１つは機能テストの間、エネルギー供給の点でそれぞれ別の半導体チップ（１）から分離される、請求項１から７までのいずれか１項記載のテスト装置。
【請求項９】
テスト装置は複数のテストすべき半導体チップ（１）を有し、
複数のテストすべき半導体チップ（１）に対するテスト装置は共通のエネルギー源（３）を有し、
テストすべき半導体チップ（１）はそれぞれ１つの電流制限回路（３２）を有し、これにより動作電流（ＩＢ）が限界値を上回る場合、それぞれの半導体チップ（１）をエネルギー源（３）から電気的に分離する、請求項１から８までのいずれか１項記載のテスト装置。
【請求項１０】
半導体チップ（１）は電圧検知器（６）または電流検知器（６）を有し、
該検知器はエネルギー源（３）および自己テストユニット（２）と接続されており、かつ特徴的電圧経過ないし電流経過を検知すると機能テストをトリガする、請求項１から９までのいずれか１項記載のテスト装置。
【請求項１１】
半導体チップ（１）は集積メモリを有し、
該集積メモリは、機能テストの実施されるメモリセル（ＭＣ）を有し、
半導体チップ（１）は、テスト情報を形成し、かつメモリセル（ＭＣ）の機能テストを実施する自己テストユニット（２）を有する、請求項１から７までのいずれか１項記載のテスト装置。
【請求項１２】
集積メモリは、通常メモリセル（ＭＣ）と、該通常メモリセル（ＭＣ）を置換するための冗長的メモリセル（ＲＭＣ）とを有し、
前記自己テストユニット（２）は、通常メモリセル（ＭＣ）の機能能力を検査し、どの通常メモリセル（ＭＣ）をどの冗長的メモリセル（ＲＭＣ）により置換すべきかを分析し、冗長的メモリセル（ＲＭＣ）を前記分析結果に相応してアクティブ化するように構成されている、請求項１１記載のテスト装置。
【請求項１３】
集積メモリは電気的にプログラミング可能なメモリユニット（９）を、前記冗長的メモリセル（ＲＭＣ）のアクティブ化のために有し、
前記メモリユニット（９）には、前記自己テストユニット（２）により検出された修復結果がプログラミングされる、請求項１２記載のテスト装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体チップの機能検査を行うためのテスト装置に関する。この半導体チップにはその機能能力を検査するために機能テストを実施するできる。
【０００２】
【従来の技術】
半導体チップの製造中に半導体チップには一般的に少なくとも一度機能テストが実施され、この機能テストでこの半導体チップの機能能力が検査される。ここでは半導体チップは例えば外部検査装置により検査され、テスト情報が形成され、機能テストが実施される。テスト情報はここで半導体チップに書き込まれ、読み出されたデータと比較される。
【０００３】
例えば集積半導体メモリの機能検査は通常、複数のステップで行われる。第１のテスト装置でハウジングされていない半導体チップの機能テストを行う。この半導体チップは通常、半導体ディスクに配置されている（いわゆるディスクテストまたはウェハ・レベルテスト）。このテストは一般的には複雑なテストシステムで複数の半導体チップに対して並列的に実施され、これによりテスト時間およびテストコストを低く保っている。別のテスト装置ではハウジングされた半導体チップでの機能テストが行われる（いわゆる構成素子テスト）。
【０００４】
半導体メモリではテスト時間およびテスト作業が一般的にメモリ密度の上昇と共に格段に上昇し、従ってテストコストおよび製造コストが上昇する。外部テスト機器をディスクテストに使用する場合には、一般的に制限された数の制御チャネルを介し、いわゆるニードルカード技術（いわゆるプローブカード）を用いてテスト信号、制御信号および動作電圧ないし動作電流が供給される。並列に検査すべきメモリチップの数は、ニードルカード技術での機械的問題により、例えば動作電圧を供給するために制限される。
【０００５】
【発明が解決しようとする課題】
本発明の課題は、半導体チップの機能検査のためのテスト装置を提供し、このテスト装置によって、実施すべき機能テストのためのテスト時間およびテストコストを比較的低く維持することができるようにすることである。
【０００６】
【課題を解決するための手段】
この課題は、半導体チップの機能検査用テスト装置であって、
半導体ディスクと、複数の半導体チップと、エネルギー源とを有し、
前記複数の半導体チップは前記半導体ディスクの表面に配置されており、各半導体チップは自己テストユニットを有し、
該自己テストユニットは半導体チップの機能テストのためのテスト情報を発生し、
前記各半導体チップには、当該半導体チップの機能能力を検査するために機能テストが実施され、
前記エネルギー源は半導体チップに対して電気エネルギーを供給し、
当該エネルギー源は少なくとも１つのソーラーセルを有し、これにより半導体チップに対する動作電流を各半導体チップ上で無接点供給された光ビームにより形成し、
前記ソーラーセルは前記半導体ディスクの全表面を覆うように半導体ディスクの上に配置されており、
半導体ディスクの表面とソーラーセルとの間にはビーム吸収性層が配置されており、該ビーム吸収性層はすくなくとも１つのスルーコンタクトを有し、該スルーコンタクトにより半導体チップはソーラーセルと接続されており、
スルーコンタクトとビーム吸収性層との境界にはｐｎ接合部がスルーコンタクトに沿って配置されており、これにより電流がスルーコンタクトと半導体ディスクとの間で流れるのが阻止される、ことを特徴とするテスト装置により解決される。
【０００７】
【発明の実施の形態】
本発明のテスト装置によって、基本的には任意に多数の検査すべき半導体チップを並列的に機能能力についてテストすることができる。自己テストユニットにより、外部テスト機器に依存しないでテスト情報を形成し、機能テストを実施することができる。従って検査すべき半導体チップを、テスト信号または制御信号に対する外部端子を介して外部テスト装置と接続する必要がない。なぜならさらに、無接点供給されたエネルギーから電気エネルギーを供給するためのエネルギー源が支持体材料、例えば半導体ディスクに配置されており、半導体チップと接続されているので、動作電圧および／または動作電流を供給するための外部端子を省略できるからである。並列的に検査すべき半導体チップの数はこれにより、例えばニードルカード技術での機械的問題により制限されなくなる。テストコストないし製造コストは付加的に低減される。なぜなら外部テスト機器が必要ないからである。
【０００８】
複数の半導体チップが例えば１つの半導体ディスクに配置されていれば、半導体ディスクの半導体チップの他に、複数の半導体ディスクないしそこに取り付けられた半導体チップに並列的機能テストを実施することができる。このテストは本発明のテスト装置により無接触ディスクテストとして実施することができる。
【０００９】
本発明の改善形態では、エネルギー源が少なくとも１つのソーラセルを有し、これが動作電流を、テストすべき半導体チップ上で無接点供給される光学ビームにより形成する。ソーラセルはこのために例えば可視光線により照射され、これにより電流が形成され、この電流が動作電流として半導体チップ上で用いられる。
【００１０】
検査すべき複数の半導体チップが１つの半導体ディスク上に設けられているテスト装置では、ソーラセルは実施例では半導体ディスクのスリットフレームに配置されている。このスリットフレームは半導体ディスク上の半導体チップを相互に分離する。このスリットフレームに沿って比較的後での製造プロセスで半導体チップが相互に分離される。この分離は半導体ディスクをスリットフレームに沿って相互に切り出す（いわゆるダイシング）ことにより行われる。このために必要な、半導体ディスク上でのスペースは、有利にはソーラセルをスリットフレームに配置することにより利用することができる。ソーラセルは半導体チップの後での動作に対してはもはや必要ないから、半導体ディスクを後でダイシングする際にソーラセルが破壊されても支障はない。
【００１１】
ソーラセルによって十分な電流を形成できるようにするため、比較的に大きな面がソーラセルに対して必要である。このことによりスリットフレームが必然的に拡大し、そのため半導体ディスク上の半導体チップの数は一般的に低減する。この欠点はテストコストが節約されることと比較考慮しなければならない。
【００１２】
本発明の別の実施例では、ソーラセルが検査すべき半導体チップの取り付けられた半導体ディスクの表面上に平坦に配置される。ソーラセルの光子収穫率が１００％の場合、このソーラセルを半導体ディスクないし半導体チップの上に直接取り付けることができる。しかしソーラセルが僅かに透過性である場合、ソーラセルと半導体チップとの間にビーム吸収性層を設け、チップ上での電荷担体形成を回避するのが有利である。
【００１３】
本発明の別の有利な実施例では、ソーラセルを支持体材料の表面に配置する。ここでこの表面は、テストすべき半導体チップとは反対側の表面である。従ってソーラセルが支持体材料、例えば半導体ディスクの裏側に配置される場合、ソーラセルを半導体ディスクの基板を通して半導体ディスクの他方の側へスルーコンタクトしなければならない。支持体材料ないし半導体ディスクとスルーコンタクトとの境界では、電流バリアがｐｎ接合部の形態でスルーコンタクトに沿って配置され、これにより電流がスルーコンタクトと半導体ディスクとの間に流れることが回避される。スルーコンタクトを簡単に形成するため、半導体ディスクを場合より所要の程度まで薄くしなければならない。ソーラセルが部分透過性の場合、ここでは電荷担体形成を回避するためにソーラセルと半導体チップとの間にビーム吸収性層を配置することが必要である。
【００１４】
ソーラセルをエネルギー形成のために、テストすべき半導体チップ上で使用する場合には、一般的に所与の面積で十分な動作電流を形成できなければならない。これは半導体チップを機能テスト中にドライブするためである。一般的には書き込みテストを実施するために機能テストは実施されない。この機能テストは動作周波数の点で脆弱である。すなわちここでは一般的に低い動作周波数でテストすることができる。このことにより動作電流が比較的に低く保たれる。従ってソーラセルの電流駆動能力に対する要求が緩和される。例えばメモリチップのテストの際に、全テスト時間はメモリセルに対するいわゆるリテンションテストによって殆ど決められ、動作周波数自体による部分は比較的僅かである。半導体ディスク上にある全てのチップは並列的にテストできるから、機能テスト中の動作周波数が低くても殆ど影響がない。
【００１５】
半導体チップは短絡の場合、比較的に大きな電流を必要とすることがある。機能テストの障害を回避するため、半導体ディスクに配置された欠陥のあるチップは有利には並列テスト中に、半導体ディスクの他の機能能力のあるチップからエネルギー供給の点で分離される。このことは、半導体チップ毎に別個のソーラセルを使用し、これらを１つの半導体チップに配置することにより達成される。
【００１６】
テストすべき複数の半導体チップの電流供給に共通のエネルギー源を使用する場合、テストすべきチップは有利にはそれぞれ１つの電流制限回路を有する。この電流制限回路は、それぞれの半導体チップをエネルギー源から、動作電流が限界値を上回る際に分離するためのものである。テストすべきチップの電流消費が例えば短絡の場合で限界値より上にある場合、テストすべきチップはそれ以上テストされず、エネルギー供給源から電流制限回路によって分離される。
【００１７】
製造コストをできるだけ低くすることに興味がある場合、ソーラセルの形成ないし堆積のためのプロセスステップを、半導体チップを製造するためプロセスステップに組み込むと有利である。このことはとりわけ使用すべき材料およびプロセス温度の点で当てはまる。
【００１８】
ソーラセルに対して所要の面積をできるだけ小さくするため、ビーム源ないし光源はできるだけ高いエネルギー密度を有するべきである。さらにこのエネルギー密度はソーラセルの電力特性に適合しなければならない。ビーム源は例えばＵＶ光源または拡張されたレーザビームにより実現することができる。
【００１９】
機能テストの実施および／またはテスト結果についての情報を評価すべき場合、これらを同様に無接点で例えば外部評価装置に伝送しなければならない。ここでテスト情報は最も簡単な場合、いわゆる合格情報または欠陥情報とすることができる。この情報は、テストされた半導体チップが正常に機能するか否かを指示する。評価すべきデータはさらに、速度等級への配分情報または類似の分類基準についての情報を含むことができる。
【００２０】
テストすべき半導体チップが、半導体チップ上での既存の冗長性により、例えば自己テストユニットによって修復可能であれば、修復についての詳細な情報を得て、チップ上のエラー密度についての予測を行うことができる。従って例えばテストすべきメモリチップにおいてエラーのあるメモリセルのアドレスを検出し、既存の冗長性のいくつが修復のために使用されたかを評価できる。
【００２１】
テストの実施および／またはテスト結果についてのテスト情報を伝送および評価するため、半導体チップは本発明の実施例では機能ユニットを有する。この機能ユニットは、読み出すべきテスト情報を含むデータを無接点伝送するためのものである。
【００２２】
機能ユニットはこのために例えば光学的ビームパルスを伝送すべきデータに相応して形成するよう構成されている。ビームパルスは受信器により半導体チップの外側で受信可能である。このために例えば半導体レーザが半導体チップに設けられており、この半導体レーザは相応のビームパルスを形成する。ここでは散乱光を十分に遮へいすることと、受信器のキャリブレーションに、ソーラセルを使用する際に注意すべきである。これは読み出すべき信号を電流形成のための照明下でも確実に検知できるようにするためである。半導体レーザは例えばチップの接続パッドの個所に設けられる。このパッドはビームを放射するために開放されていなければならない。検出すべきビームパルスは例えばレーザ光によって形成することができる。このレーザ光は、半導体ディスクの表面に対して斜めに照射する。
【００２３】
本発明の別の実施例では、機能ユニットが出力端子を有し、この出力端子を介して伝送すべきデータが容量性結合により受信器へ、半導体チップの外でも伝送可能である。そのために、例えば出力パッドの形態の出力端子には検査用先端部が比較的に小さな間隔で対向されており、伝送すべき情報を容量結合により伝送する。ソーラセルを半導体ディスクの表面（この表面は検査すべき半導体チップ側の表面である）に配置する場合、検査用先端部の構成はディスク表面の十分な照明を許容しなければならない。
【００２４】
本発明の別の実施例では、材料、例えば半導体材料が機能ユニットの端子と接続されており、この端子には機能ユニットにより制御可能な電位が伝送すべきデータに相応して印加される。ここでこの材料は、電位により制御可能な光学的屈折を入射される光学ビームに及ぼす。材料はこのために光学ビームにより照射され、材料によって屈折された光学ビームは受信器により半導体チップの外で受信される。従って電子光学的制御により電子的漂遊電界を機能ユニットの端子で使用することによって、相応の材料の屈折率を変化することができる。ここで屈折率は印加される電位により変化し、この電位は機能ユニットにより制御される。このことにより生じた屈折角度の差は受信器により評価される。
【００２５】
読み出すべきテスト情報の伝送をスタートするため、半導体チップは有利な実施例では、電圧検知器または電流検知器を有する。これらはエネルギー源および機能ユニットと接続されている。特徴的電圧経過ないし電流経過が発生する場合、データ伝送は機能ユニットによりトリガされる。このために必要な電圧強度経過ないし電流強度経過はビーム強度の相応の変化によって形成される。
【００２６】
別の実施形態では、電圧検知器ないし電流検知器がエネルギー源および自己テストユニットと接続されており、検知された特徴的電圧経過ないし電流経過によって機能テストの開始が自己テストユニットによりトリガされる。
【００２７】
情報を例えば外部の検査装置から検査すべき半導体チップへテストフローの開始時に転送することは必ずしも必要ではない。これらの情報は例えばＲＯＭにファイルすることができる。情報は機能テストのために自己テストユニットにより読み出される。
【００２８】
本発明の別の実施例では、半導体チップが不揮発性メモリユニットを有し、これにテスト実施および／またはテスト結果についての情報を含むデータを記憶する。このデータを読み出すため、不揮発性メモリユニットは半導体チップの端子と接続され、この端子を介してメモリユニットのデータを半導体チップの外側へ取り出すことができる。この実施例がとりわけ有利であるのは機能テストの場合である。この機能テストではテスト情報が制限された範囲で読み出される。この情報は例えば電気的にプログラミング可能なフューズに不揮発性に記憶される。次のテストステップ、例えば書き込みテストが実行される構成素子テストで、この情報を読み出すことができる。
【００２９】
半導体チップの別の改善形態では、半導体チップが集積メモリを有し、この集積メモリが機能テストを実施することのできるメモリセルを含む。自己テストユニットはこのために、テスト情報を形成し、メモリセルの機能テストを実行するように構成されている。この自己テストユニットは、機能テストに対して必要ないわゆるテストパターンおよびタイミングを形成する。
【００３０】
実施例の集積メモリが通常のメモリセルの他に冗長的メモリセルを、通常のメモリセルと置換するために有していれば、欠陥のある通常メモリセルの修復を行うことができる。自己テストユニットにより通常メモリセルの機能能力が検査され、引き続いて分析が実行される。この分析は、どの通常メモリセルをどの冗長的メモリセルにより置換すべきかという分析である。メモリの検出されたエラー像からの計算によって修復情報が形成される。相応する冗長的アルゴリズムはこのために適切に自己テストユニットにファイルされる（例えばＲＯＭに）。修復情報を検出した後、冗長的メモリセルは分析結果に相応して自己テストユニットによりアクティブ化される。このアクティブ化は別の実施例では電気的にプログラミング可能なメモリユニットにより行うことができる。このメモリユニットでは自己テストユニットにより検出された修復結果をプログラミングすることができる。メモリチップの前記の修復はとりわけＤＲＡＭおよびｅＤＲＡＭで使用することができる。
【００３１】
さらなる有利な構成は従属請求項の対象である。
【００３２】
【実施例】
図１は半導体チップ１を示す。この半導体チップはここでは集積メモリとして構成されている。メモリはマトリクス状のメモリセルフィールド８を有し、このメモリセルフィールドは通常メモリセルＭＣと、エラーのある通常メモリセルＭＣを置換するための冗長的メモリセルＲＭＣを有する。これらのメモリセルはそれぞれ行線路と列線路に沿って配置されている。半導体チップ１はさらに自己テストユニット２を有する。これはＢＩＳＴ（Built - In -Self Test）とも称せられ、テスト情報を形成し、通常メモリセルＭＣの機能テストを実行するためのものである。このために例えば検査パターン（いわゆるパターン）がメモリセルフィールド８に書き込まれ、読み出されたデータと比較される。ここで自己テストユニット２は通常メモリセルＭＣの機能能力を検査する。自己テストユニット２によりさらに制御信号の電圧レベルが形成される。自己テストユニット２はさらに、どの通常メモリセルＭＣをどの冗長的メモリセルＲＭＣにより置換すべきかという分析を実行する。この分析が行われると、修復情報が記憶される。
【００３３】
メモリチップ１はこのために電気的にプログラミング可能なメモリユニット９を有する。このメモリユニットには、自己テストユニット２により検出された修復結果をプログラミングすることができる。電気的にプログラミング可能なメモリユニット９は例えばいわゆる電気的フューズとして構成することができ、このフューズは同様に自己テストユニット２によりプログラミングすることができる。メモリユニット９には例えばエラーのある通常メモリセルＭＣのアドレスが記憶されている。エラーのある通常メモリセルＭＣを置換するために相応の冗長的メモリセルＲＭＣがメモリユニット９によりアクティブ化される。
【００３４】
電気エネルギー供給を半導体チップ１上で行うためにエネルギー源３が設けられている。このエネルギー源はエネルギー供給を無接点で供給されたエネルギーから行う。エネルギー源３はこの実施例では半導体チップ１上に配置されている。エネルギー源３は電圧検知器または電流検知器６と接続されており、この検知器は動作電圧ＵＢないし動作電流ＩＢの特徴的電圧経過ないし電流経過を検知することができる。電圧検知器ないし電流検知器６は自己テストユニット２と接続されており、特徴的電圧経過ないし電流経過の検知に続いて機能テストをトリガする。
【００３５】
半導体チップ１はさらに機能ユニット４を有する。この機能ユニットはデータＤＡを無接点で伝送するように構成されている。このデータはテスト実行および／またはテスト結果についての情報を含む。機能ユニット４は例えば半導体レーザを有し、この半導体レーザによって光学的ビームパルス４１を伝送すべきデータＤＡに相応して形成することができる。光学的ビームパルス４１は受信器５により半導体チップ１の外で受信される。機能ユニット４は自己テストユニット２と接続されている。機能ユニット４はさらに電圧検知器または電流検知器６と接続されており、この検知器は特徴的電圧経過ないし電流経過を検知すると機能ユニット４によるデータ伝送をトリガする。
【００３６】
別の実施例では機能ユニット４は、例えば端子パッドの形態の出力端子Ａを有する。この出力端子を介して伝送すべきデータＤＡは容量性結合により受信器５に伝送される。受信器５はこのために適切な検査用先端部を有する。この検査用先端部は端子Ａに対して十分に小さな間隔をおいて配置されている。
【００３７】
半導体チップ１はさらに不揮発性メモリユニット７を、データＤＡの記憶のために有する。メモリユニット７は半導体チップの端子ＥＸと接続されている。端子ＥＸからは例えば構成素子テスト中に、メモリユニット７に記憶されたデータＤＡが読み出される。
【００３８】
図２にはテスト装置の実施形態が電気的基本回路として示されている。エネルギー源３はここではソーラーセル３０を有し、これにより動作電流ＩＢを半導体チップ１上で、無接点供給された光学ビーム３１によって形成することができる。ソーラセル３０の電流パッドには電流制限回路３２が設けられている。この電流制限回路は、動作電流ＩＢが限界値を上回るとき、半導体チップ１をソーラセル３０から分離する。このことはとりわけ次の場合に有利である。すなわち、ソーラセル３０が共通のエネルギー源として複数のテストすべき半導体チップに対して使用される場合に有利である。従い例えば短絡の場合に他のテストすべき半導体チップに影響が及ぼされない。なぜならエラーのあるチップは電流制限回路３２によってエネルギー供給から分離されるからである。
【００３９】
図３にはテスト装置の別の実施例が示されている。半導体チップ１は材料４２を有し、この材料は光学ビーム４３により照射される。このとき光学ビーム４３の光学的屈折が電位ＵＡにより制御される。その結果、屈折された光学ビーム４４には種々異なる屈折角度αが生じる。屈折されたビーム４４は受信器５により半導体チップ１の外側で受信される。材料４２は機能ユニット４の端子Ａと接続されており、この端子には電位ＵＡが印加される。この電位は、伝送すべきデータＤＡに相応して制御される。すなわち屈折角度αは伝送すべきデータＤＡに依存して変化される。従って漂遊電界は端子Ａにおいてそこに印加される電位ＵＡにより電子光学的制御を用いて使用される。
【００４０】
図４は、複数の半導体チップ１の構成の実施例を示す。この複数の半導体チップ１は支持体１０に配置されている。支持体１０は図４では半導体ディスクとして例えばウェハの形態に構成されている。半導体ディスク１０はスリットフレーム１１を有し、このスリットフレームにはソーラセル３０が配置されている。半導体チップ１はスリットフレーム１１に沿って製造の後の時点で切り出される。
【００４１】
図５ａは別の実施例において、基板ないし半導体ディスク１０に複数の半導体チップ１が配置されている構成の断面を示す。ここでソーラーセル３０はまったく平坦に半導体ディスク１０の表面上に配置されている。ソーラセル３０と半導体ディスク１０との間には、ビーム吸収性層１２が取り付けられている。ソーラセル３０がビームを下方へ半導体ディスク１０へ通過させる場合には、ビーム吸収性層１２によって半導体チップ１上での電荷担体形成が回避される。
【００４２】
図５ｂは、ソーラーセル３０が基板ないし半導体ディスク１０の下側表面に配置されている構成の別の実施例を示す。この下側表面は半導体チップ１とは反対側の表面である。ソーラセル３０とそれぞれの半導体チップ１との間では導電性スルーコンタクト１３が基板に配置されている。ここでは例えばただ１つのスルーコンタクト１３が示されている。スルーコンタクト１３と基板との境界にはｐｎ接合部１４がスルーコンタクト１３に沿って配置されている。ここでｐｎ接合部１４は、電流がスルーコンタクト１３と基板との間で流れるのを阻止するために用いる。スルーコンタクト１３とｐｎ接合部１４は、図５ａのビーム吸収性層１２と同じ目的で同じように配置されている。このビーム吸収性層は図５ｂの構成でも付加的に設けることができる。
【図面の簡単な説明】
【図１】本発明のテスト装置の実施例である。
【図２】テスト装置の別の詳細な実施例である。
【図３】テスト装置の別の詳細な実施例である。
【図４】ソーラセルの配置についての本発明の実施例である。
【図５】ソーラセルの配置についての本発明の実施例である。
【符号の説明】
１  半導体チップ
１０  半導体ディスク
１３  スルーコンタクト
１４  ｐｎ接合部
３０  ソーラセル
【図１】
0003733298.tif 000002
【図２】
0003733298.tif 000003
【図３】
0003733298.tif 000004
【図４】
0003733298.tif 000005
【図５】
0003733298.tif 000006