(57)【特許請求の範囲】
【請求項１】
半導体基板上でドレイン電極とソース電極の間に複数本のショットキー電極を配置された電界効果型の半導体装置において、
ショットキー電極間の領域を動作時の電圧が安定した領域と直流的にほぼ同電位に保持する手段を備え、
前記動作時の電圧が安定した領域は、ドレインあるいはソース電極もしくはドレインあるいはソース電極の下の活性層領域であり、
ショットキー電極間の領域と動作時の電圧が安定した領域とを直流的にほぼ同電位に保持する前記手段は、ショットキー電極間の活性層領域から引き出されて動作時の電圧が安定した領域に接続された導電層であることを特徴とする半導体装置。
【請求項２】
ショットキー電極間の活性層領域は、高周波信号を遮断できる抵抗を介して、前記導電層により動作時の電圧が安定した領域に接続されていることを特徴とする、請求項１に記載の半導体装置。
【請求項３】
ショットキー電極間の活性層領域は、インダクタを介して、前記導電層により動作時の電圧が安定した領域に接続されており、ショットキー電極間の領域とオーミック電極とは直流的にはほぼ同電位で、高周波信号は遮断されていることを特徴とする、請求項１に記載の半導体装置。
【請求項４】
ショットキー電極間に低抵抗領域を有し、当該低抵抗領域から前記導電層が引き出されていることを特徴とする、請求項１乃至３のいずれかに記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関する。特に、ＭＥＳＦＥＴのような電界効果型半導体素子やそれらの素子を有する集積回路（ＩＣ）等の半導体装置に関する。
【０００２】
【従来の技術】
半導体ＭＭＩＣのスイッチング素子には、高アイソレーション、低損失、小スペース化（小型集積化）が要求されている。これらの要求を実現する方法の一つとして、オーミック電極間に２本以上のショットキー電極を形成したデュアルゲートＦＥＴやマルチゲートＦＥＴ等があり、スイッチング用ＩＣに用いられている。
【０００３】
図１は従来例によるデュアルゲートＦＥＴ１の構造を示しており、半導体基板２の表層部に形成された活性層３の上にソース電極及びドレイン電極となるオーミック電極４ａ，４ｂを形成し、パッド部５から延出された２本のショットキー電極（ゲート電極）６を当該オーミック電極４ａ，４ｂ間に配置したものである。このようなデュアルゲートＦＥＴやマルチゲートＦＥＴを採用すれば、シングルゲートＦＥＴを複数個並べた多段ＦＥＴスイッチと類似のスイッチング特性が得られる。つまり、デュアルゲートＦＥＴによれば、高アイソレーションを維持しつつ、ＩＣ面積の小型化を図ることができる。また、ＦＥＴを低損失化するためには、ＦＥＴのオン時におけるショットキー電極間の抵抗Ｒonを小さくしなければならない。これには、図２に示すデュアルゲートＦＥＴ７のように、ショットキー電極６とショットキー電極６との中間領域において活性層３内に低抵抗領域８を形成することにより、低損失化する方法が一般的に用いられている。
【０００４】
【発明が解決しようとする課題】
しかし、図１及び図２に示した従来のデュアルゲートＦＥＴ７では、ショットキー電極間の領域（中間領域）がフロート状態（電位が固定されていない状態）にあるため、中間領域の両サイドに位置するショットキー電極６、６に印加される電圧の変動の影響を受け、中間領域の電位まで変動してしまう（この変動は、中間領域に低抵抗領域が形成されている場合に特に顕著に生じる）。このようにして中間領域の電位が、ショットキー電極６、６の電位につられて変動すると、両者間の電位差は小さくなるが、この電位差が小さくなるとＦＥＴのピンチオフ特性は劣化することになる。これは、電位差の小さい領域間には空乏層が広がりにくくなるためである。この結果、スイッチング素子のＯＮ／ＯＦＦ特性が劣化するという問題が生じる。
【０００５】
また、中間領域の電位がショットキー電極６、６の電位につられて変動すると、本来２つのゲート領域を用いてスイッチングを行なっているにも拘らず、２つのゲート領域とそのゲート領域に電位の近い中間領域とであたかも１つのゲート領域を構成しているかのように動作する。この結果、デュアルゲート構成とすることによって低減されるはずのＣoff値を十分に低減できない事態が生じる。なお、このＣoff値とは、ＦＥＴがピンチオフしているときにソース・ドレイン電極間に生じる電気容量のことであり、この容量値が大きいほど、ピンチオフしているにも拘らず、ソース電極側からドレイン電極側に漏れ流れる高周波信号が多くなる（すなわち、アイソレーションが低くなる）。
【０００６】
本発明は上述の技術的問題点を解決するためになされたものであり、その目的とするところは、半導体基板上に形成されたオーミック電極間に２本以上のショットキー電極を備えた電界効果型の半導体装置において、それぞれのショットキー電極間の領域（中間領域）の電位を一定に保つことができるようにすることにある。
【０００７】
請求項１に記載した半導体装置は、半導体基板上でドレイン電極とソース電極の間に複数本のショットキー電極を配置された電界効果型の半導体装置において、ショットキー電極間の領域を動作時の電圧が安定した領域と直流的にほぼ同電位に保持する手段を備え、前記動作時の電圧が安定した領域は、ドレインあるいはソース電極もしくはドレインあるいはソース電極の下の活性層領域であり、ショットキー電極間の領域と動作時の電圧が安定した領域とを直流的にほぼ同電位に保持する前記手段は、ショットキー電極間の活性層領域から引き出されて動作時の電圧が安定した領域に接続された導電層であることを特徴としている。
【０００８】
本発明の半導体装置は、ショットキー領域間の領域（中間領域）を半導体装置の動作時に電位の安定している領域に直流的に接続することにより、中間領域の電位を安定した領域の電位に固定（安定）させ、ショットキー電極の電圧の変動の影響による中間領域の電位の変動を抑制し、もって半導体装置のピンチオフ特性を良好なものとするものである。これにより、Ｃoff値を本来の意図通りに低減させることができ、半導体装置のアイソレーションを高めることができる。さらに、半導体装置の設計時に中間領域の電位の変動を考慮する必要がなくなるので、その設計を容易ならしめることができる。
【００１０】
ショットキー電極間の領域をドレイン電極あるいはソース電極等に接続するようにすれば、ショットキー電極間の領域を動作時の電圧が安定した領域と直流的にほぼ同電位に保持する手段を短くでき、半導体装置を小型化できる。
【００１２】
さらに、ショットキー電極間の領域を動作時の電圧が安定した領域と直流的にほぼ同電位に保持する手段を導電層によって形成しているので、導電層を活性層で形成する場合、ショットキー電極間の領域を動作時の電圧が安定した領域と直流的にほぼ同電位に保持する手段を活性層と同時に作成することができ、製造工程を簡略化することができる。
【００１３】
請求項２に記載の実施態様は、請求項１に記載した半導体装置において、ショットキー電極間の活性層領域は、高周波信号を遮断できる抵抗を介して、前記導電層により動作時の電圧が安定した領域に接続されていることを特徴としている。
【００１４】
この実施態様では、ショットキー電極間の活性層領域を動作時の電圧が安定した領域と直流的にほぼ同電位に保持する手段が高周波信号を遮断できる抵抗を備えているので、動作時の電圧が安定した領域からショットキー電極間の活性層領域へ、あるいはショットキー電極間の活性層領域から動作時の電圧が安定した領域へ高周波信号が漏れるのを防ぐことができる。
【００１５】
請求項３に記載の実施態様は、請求項１に記載した半導体装置において、ショットキー電極間の活性層領域は、インダクタを介して、前記導電層により動作時の電圧が安定した領域に接続されており、ショットキー電極間の領域とオーミック電極とは直流的にはほぼ同電位で、高周波信号は遮断されていることを特徴としている。
【００１６】
この実施態様では、ショットキー電極間の活性層領域を動作時の電圧が安定した領域と直流的にほぼ同電位に保持する手段が高周波信号を遮断できるインダクタを備えているので、動作時の電圧が安定した領域からショットキー電極間の活性層領域へ、あるいはショットキー電極間の活性層領域から動作時の電圧が安定した領域へ高周波信号が漏れるのを防ぐことができる。
【００１７】
請求項６に記載の実施態様は、請求項１ないし３のいずれかに記載した半導体装置において、ショットキー電極間に低抵抗領域を有し、当該低抵抗領域から前記導電層が引き出されていることを特徴としている。
【００１８】
この実施態様では、ショットキー電極間に低抵抗領域を形成しているから、半導体装置を低損失化することができる。さらに、接続用パターンでショットキー電極間の領域の電位を安定化しているため、従来低抵抗領域を設けることにより生じていたアイソレーションの低下も改善することができる。
【００１９】
【発明の実施の形態】
（第１の実施形態）
図３は本発明の一実施形態によるデュアルゲートＦＥＴ１１の構造を示す平面図である。このデュアルゲートＦＥＴ１１にあっては、ＧａＡｓ半絶縁性基板１２上の表層部に活性層１３が形成されており、活性層１３の両端部上面には、ソース電極となるオーミック電極１４ａとドレイン電極となるオーミック電極１４ｂが形成されている。オーミック電極１４ａ，１４ｂ間の領域において活性層１３の上面には、２本の微細な線幅のショットキー電極（ゲート電極）１５が形成されており、活性層１３の外部（素子領域外）においてショットキー電極１５の端部には電極パッド１６が設けられている。さらに、基板１２の表層部には、活性層１３のうちショットキー電極１５間の領域から引き出されるようにして接続用パターン１７が設けられており、接続用パターン１７は活性層１３の外部を迂回するようにして他端を一方のオーミック電極１４ａ（ソース電極）の下面で再び活性層１３とつながれている。この接続用パターン１３は、活性層１３と同一の方法によって同時に形成するのが望ましいが、別々に形成してもよい。
【００２０】
接続用パターン１７は高周波カット（ＲＦカット）用のハイインピーダンス線路となっており、接続用パターン１７を通じてショットキー電極１５間の領域（活性層領域）の直流電位がオーミック電極１４ａの設けられている領域（活性層領域）と同電位になるが、高周波信号は遮断されるようにしている。接続用パターン１７と活性層１３が同時に形成されていて、両者のシート抵抗が等しい場合には、接続用パターン１７の長さを長くして両端間の抵抗値が大きくなるようにすることが望ましい。その場合、小さな面積で両端間の抵抗値を大きくするためには、接続用パターン１７を曲りくねった蛇行形状（メアンダ型の形状）にすればよい。あるいは、活性層１３と接続用パターン１７を別々に形成する場合には、接続用パターン１７のシート抵抗が活性層１３のシート抵抗よりも大きくなるようにすればよい。これらの点は以下の他の実施形態についても当てはまる。
【００２１】
また、図示例では、ショットキー電極１５間の領域から引き出された接続用パターン１７の他端は一方のオーミック電極１４ａの下面で活性層１３と導通しているが、両方のオーミック電極１４ａ，１４ｂの下面で活性層１３と導通していてもよい。あるいは、ショットキー電極間の領域から引き出された接続用パターン１７の他端の接続先は、必ずしもオーミック電極１４ａ，１４ｂの形成されている領域に限るものではなく、後述の実施形態のように変動するショットキー電圧の影響を受け難い部分であれば良い。
【００２２】
また、ショットキー電極１５間の領域とオーミック電極１４ａの下面領域とを接続する接続用パターン１７は、活性層１３と同じ導電層によって連続的に形成することが接続用パターン製作の簡易さからは望ましいが、基板１２の上に形成した金属配線によって接続パターン１７を形成しても差し支えない。
【００２３】
次に、上記デュアルゲートＦＥＴの製造方法を説明する。まず、ＭＢＥ法もしくはＭＯＣＶＤ法により、図４（ａ）に示すようにＧａＡｓ半絶縁性基板１２の各素子形成領域に活性層１３を形成する。例えば、ドーズ種としてＳｉを用いてドーズ量５×１０17／ｃｍ2で活性層１３を成長させ、シート抵抗が７００Ω／口の活性層１３を得る。
【００２４】
この後、図４（ｂ）に示すように、基板１２の表面をレジスト膜１８で覆ってフォトリソグラフィにより素子分離用のパターンを形成し、ウエットエッチングで基板１２に素子分離溝１９を形成して素子分離を行う。ここでウエットエッチング液には、例えば燐酸：過酸化水素水：水＝１：１：１００の水溶液を用い、エッチング時間１０分で素子分離を完了する。
【００２５】
こうして素子分離することによって１素子領域をパターニングする際、図４（ｃ）に示すように、活性層１３のショットキー電極１５間の領域となる位置といずれか一方のオーミック電極１４ａ（例えば、ソース電極）が形成される領域とが、活性層１３の外側を迂回してつながるように接続用パターン１７を形成する。従って、この接続用パターン１７は、活性層１３と同一の導電層であり、活性層１３と同一の物理的性質を有しており、例えば線幅５μｍ、長さ１００μｍに形成する。
【００２６】
ついで、活性層１３の上面に２つのオーミック電極１４ａ，１４ｂを形成する。この工程においては、基板１２上にレジスト膜を塗布した後、フォトリソグラフィによりレジスト膜をパターニングし、Ａｕ-Ｇe／Ｎｉ等のＧａＡｓ半絶縁性基板１２とオーミック接合する電極材料をパターニングされたレジスト膜の上から基板１２上に蒸着させ、レジスト膜を剥離させることにより、図４（ｄ）のようにリフトオフ法で所望パターンのオーミック電極１４ａ，１４ｂを得る。
【００２７】
次に、活性層１３の上にショットキー電極１５を形成する。この工程においては、図４（ｅ）に示すように、基板１２の上にレジスト膜を形成し、フォトリソグラフィによってレジスト膜をパターニングし、ショットキー電極形成領域をリセスエッチングする。ついで、Ａｌ等のＧａＡｓ半絶縁性基板１２とショットキー接合する電極材料を蒸着させた後、レジスト膜を基板１２から剥離させることによりリフトオフ法でリセス２０内にショットキー電極１５を形成する。
【００２８】
ついで、基板１２の上に絶縁膜を形成し、フォトリソグラフィ及びエッチングで絶縁膜に電極部分を開口し、さらにフォトリソグラフィ及び金属蒸着にてショットキー電極及びオーミック電極の上に上層電極を形成する。この結果、図３に示したようなデュアルゲートＦＥＴ１１が得られる。
【００２９】
このデュアルゲートＦＥＴ１１は、上記のように接続パターン１７を介してショットキー電極１５間の領域（中間領域）をＦＥＴ動作時に電位の安定しているオーミック電極１４ａに接続しているから、ショットキー電極１５間の領域の直流電位を安定もしくは固定させることができ、ピンチオフ特性の劣化を招くことなく、Ｃoffの値を低減することができる。また、後述の測定例でも示すように、ショットキー電極１５間の領域の直流電位を固定してもショットキー電極１５間の抵抗Ｒonはあまり影響せず、ショットキー電極１５間の抵抗値Ｒonは従来のデュアルゲートＦＥＴと同等レベルに保つことができる。この結果、デュアルゲートＦＥＴ１１の低損失、小スペースという特徴を維持したまま、アイソレーションを向上させることができる。
【００３０】
（第２の実施形態）
図５は本発明の別な実施形態によるデュアルゲートＦＥＴ２１の構造を示す平面図、図６（ａ）〜（ｃ）はその製造工程を示す平面図である。このデュアルゲートＦＥＴ２１では、オーミック電極１４ａ，１４ｂの形成される領域及びショットキー電極１５間となる領域にそれぞれ低抵抗活性層２２，２３を形成し、一方のオーミック電極１４ａの形成される低抵抗活性層２２とショットキー電極１５間となる低抵抗活性層２３とを接続用パターン１７で接続している。
【００３１】
以下、この実施形態によるデュアルゲートＦＥＴの製造方法を図６（ａ）〜（ｃ）及び図５に従って説明する。まず、図６（ａ）に示すように、選択イオン注入によりＧａＡｓ半絶縁性基板１２の表層部に活性層１３及び接続用パターン１７を形成する。選択イオン注入を行なうには、イオン注入機を用いマスクを通して例えば７０ｋｅＶ、５×１０12／ｃｍ2の面密度でＳｉイオンを注入することにより所望パターンの活性層１３及び接続用パターン１７を形成する。図６（ａ）に示す接続用パターン１７では、両端と活性層１３との間に隙間をあけて形成されている。ここでは、ショットキー電極１５間の活性層領域とオーミック電極１４ａとを接続するための接続用パターン１７と活性層１３とは同時に形成したが、それぞれ別の条件により形成してもよい。
【００３２】
つぎに、図６（ｂ）に示すように、選択イオン注入により基板１２上に前記活性層１３よりも低抵抗の低抵抗活性層２２，２３を形成する。この低抵抗活性層２２，２３は、オーミック電極１４ａ，１４ｂが形成される領域と、ショットキー電極１５間となる領域とに形成する。すなわち、活性層１３のうちショットキー電極１５を形成する領域を避けて形成する。また、低抵抗活性層２２，２３は接続パターン１７の両端に達して導通するように形成される。この低抵抗活性層２２，２３は、イオン注入機により例えば２００ｋｅＶ、５×１０13／ｃｍ2の面密度でＳｉイオンを注入して形成する。
【００３３】
この後、８２０℃、２０分間の活性化アニールを行ない、シート抵抗が約７００Ω／口の活性層１３及び接続用パターン１７と、シート抵抗が約７０Ω／口の低抵抗活性層２２，２３を得る。このようにして、ショットキー電極１５間となる低抵抗活性層２３から活性層１３の外側へ引き出し、オーミック電極１４ａを形成する低抵抗活性層２２に接続するように接続用パターン１７が形成される。この接続用パターン１７もＲＦカットのハイインピーダンス線路となるものであって、たとえば幅５μｍ、長さ１００μｍに形成する。
【００３４】
つぎに、図６（ｃ）に示すように両端の低抵抗活性層２２の上にオーミック電極１４ａ，１４ｂを形成する。オーミック電極形成工程では、基板１２上にレジスト膜を形成した後、フォトリソグラフィによりレジスト膜をパターニングし、Ａｕ−Ｇe／Ｎｉ等のＧａＡｓ半絶縁性基板１２とオーミック接合する電極材料をレジスト膜の上から蒸着により形成し、レジスト膜を剥離することによりリフトオフ法で所望パターンのオーミック電極１４ａ，１４ｂを得る。
【００３５】
ついで、オーミック電極１４ａ，１４ｂ間の活性層１３の上にショットキー電極１５を形成する。ショットキー電極形成工程においても、基板１２上にレジスト膜を形成した後、フォトリソグラフィによりレジスト膜をパターニングし、Ａｌ等のＧａＡｓ半絶縁性基板１２とショットキー接合する電極材料をレジスト膜の上から蒸着により形成し、レジスト膜を剥離することにより、図５のようにリフトオフ法で所望パターンのショットキー電極１５を得る。
【００３６】
最後に、基板１２上に絶縁膜を形成し、フォトリソグラフィ及びエッチングで絶縁膜に電極部分を開口し、さらにフォトリソグラフィ及び金属蒸着にてショットキー電極１５及びオーミック電極１４ａ，１４ｂの上に上層電極を形成する。この結果、この実施形態のデュアルゲートＦＥＴ２１が得られる。
【００３７】
この実施形態のデュアルゲートＦＥＴ２１にあっても、ショットキー電極１５間の領域の直流電位をＦＥＴ動作時に電位の安定している低抵抗活性層２２に接続して安定させることにより、ピンチオフ特性を良好にし、Ｃoffの値を小さくできるので、高アイソレーションのスイッチング用ＩＣ等を実現できる。また、この実施形態では、ショットキー電極１５間の領域に低抵抗活性層２３を設けているので、より一層低損失化することができる。
【００４０】
（第３の実施形態）
図７は本発明のさらに別な実施形態によるデュアルゲートＦＥＴ３１の構造を示す平面図である。この実施形態にあっては、ショットキー電極１５間の低抵抗活性層２３から引き出された接続用パターン１７の途中に巻線状のインダクタ部３２を形成したものである。このインダクタ部３２は活性層１３と同じ構造で基板１２内に作り込んであってもよく、電極配線によって基板１２上に形成してあってもよい。なお、３３はインダクタ部３２の交差部分で絶縁を図るための絶縁層である。このインダクタ部３２は、直流電位についてはショットキー電極１５間の低抵抗活性層２３がオーミック電極１４ａの設けられている低抵抗活性層２２と同電位になるが、高周波信号は遮断されるように選定している。また、この実施形態では、基板１２上もしくは基板１２内にインダクタ部３２を形成しているが、基板外部で個別部品のインダクタを接続する構造としてもよい。
【００４１】
この実施形態によれば、インダクタ部３２のインダクタンスを任意に調整することができ、デュアルゲートＦＥＴ３１の接続パターン１７の設計が容易になる。
【００４２】
（測定例）
ゲート電極（ショットキー電極）間の距離を２.４μｍ、２.８μｍ、３.２μｍに変化させて図１に示したような構造の従来のデュアルゲートＦＥＴを製作した。同様に、ゲート電極（ショットキー電極）間の距離を２.４μｍ、２.８μｍ、３.２μｍに変化させて図３に示したような構造の本発明のデュアルゲートＦＥＴを製作した。そして、従来例のデュアルゲートＦＥＴにおけるショットキー電極間の抵抗ＲonとＣoff値を測定した。また、本発明のデュアルゲートＦＥＴでは、ショットキー電極間の領域を接続用パターンを通じて接地させ、ショットキー電極間の抵抗ＲonとＣoff値を測定した。
【００４３】
図８は、このＲon及びＣoffの測定結果を（本発明のデュアルゲートＦＥＴにおける測定値）／（従来のデュアルゲートＦＥＴにおける測定値）の比として表わしたものである。この測定結果から分かるように、本発明のようにショットキー電極間の領域の直流電位を固定することにより、ピンチオフ特性の劣化を招かず、Ｃoffの値を約１１％低減することができた。また、ショットキー電極間の領域の直流電位を固定してもショットキー電極間の抵抗Ｒonにはあまり影響がなく、従来のデュアルゲートＦＥＴと同等レベルのＲonを得ることができた。
【図面の簡単な説明】
【図１】  従来のデュアルゲートＦＥＴの構造を示す平面図である。
【図２】  従来の別なデュアルゲートＦＥＴの構造を示す平面図である。
【図３】  本発明の一実施形態によるデュアルゲートＦＥＴの構造を示す平面図である。
【図４】  （ａ）〜（ｅ）は同上のデュアルゲートＦＥＴの製造工程を示す概略断面図である。
【図５】  本発明の別な実施形態によるデュアルゲートＦＥＴの構造を示す平面図である。
【図６】  （ａ）（ｂ）（ｃ）は同上のデュアルゲートＦＥＴの製造工程を示す平面図である。
【図７】  本発明のさらに別な実施形態によるデュアルゲートＦＥＴの構造を示す平面図である。
【図８】  本発明によるデュアルゲートＦＥＴと従来例のデュアルゲートＦＥＴのＲon比とＣoff比とを示す図である。
【符号の説明】
１２  ＧａＡｓ半絶縁性基板
１３  活性層
１４ａ，１４ｂ  オーミック電極
１５  ショットキー電極
１７  接続用パターン
２２，２３  低抵抗活性層
３２  インダクタ部
【図１】
0003772562.tif 000002
【図２】
0003772562.tif 000003
【図３】
0003772562.tif 000004
【図４】
0003772562.tif 000005
【図５】
0003772562.tif 000006
【図６】
0003772562.tif 000007
【図７】
0003772562.tif 000008
【図８】
0003772562.tif 000009