(57)【特許請求の範囲】
【請求項１】
外部から入力されるｎビットのデジタル画像データを保持するデータラッチと、
各階調の正極性のアナログ階調電圧を正極性階調電圧線上に発生させる正極性階調電圧発生部と、
各階調の負極性のアナログ階調電圧を負極性階調電圧線上に発生させる負極性階調電圧発生部と、
直上に前記負極性階調電圧線が配置されずに前記正極性階調電圧線が配置され、前記データラッチが保持したｎビットのデジタル画像データに応じて、前記正極性階調電圧発生部により発生させられる各階調の正極性のアナログ階調電圧を選択する正極性セレクタと、
直上に前記正極性階調電圧線が配置されずに前記負極性階調電圧線が配置され、前記データラッチが保持したｎビットのデジタル画像データに応じて、前記負極性階調電圧発生部により発生させられる各階調の負極性のアナログ階調電圧を選択する負極性セレクタと、
前記正極性セレクタ及び前記負極性セレクタにより選択された正極性アナログ階調電圧及び負極性アナログ階調電圧を増幅して出力するオペアンプと、
前記オペアンプにより出力される正極性アナログ階調電圧及び負極性アナログ階調電圧の信号経路をストレート又はクロスに切り替えて液晶パネルに出力する出力切替部とを備え、
前記データラッチは、正極性のアナログ階調電圧を発生させるためのデジタル画像データを保持する正極性データラッチと、負極性のアナログ階調電圧を発生させるためのデジタル画像データを保持する負極性データラッチとを含み、
前記正極性セレクタは、前記正極性データラッチが保持したデジタル画像データに応じて前記正極性のアナログ階調電圧を選択し、
前記負極性セレクタは、前記負極性データラッチが保持したデジタル画像データに応じて前記負極性のアナログ階調電圧を選択し、
前記オペアンプは、前記正極性セレクタにより選択された正極性アナログ階調電圧を増幅して出力する正極性オペアンプと、前記負極性セレクタにより選択された負極性アナログ階調電圧を増幅して出力する負極性オペアンプとを含み、
前記正極性データラッチ及び前記正極性セレクタを一組として前記正極性階調電圧線に対して水平方向に複数並べ、前記負極性データラッチ及び前記負極性セレクタを一組として前記負極性階調電圧線に対して水平方向に複数並べて配置したことを特徴とする液晶パネル駆動用半導体集積回路。
【請求項２】
外部から入力されるｎビットのデジタル画像データを保持するデータラッチと、
各階調の正極性のアナログ階調電圧を正極性階調電圧線上に発生させる正極性階調電圧発生部と、
各階調の負極性のアナログ階調電圧を負極性階調電圧線上に発生させる負極性階調電圧発生部と、
直上に前記負極性階調電圧線が配置されずに前記正極性階調電圧線が配置され、前記データラッチが保持したｎビットのデジタル画像データに応じて、前記正極性階調電圧発生部により発生させられる各階調の正極性のアナログ階調電圧を選択する正極性セレクタと、
直上に前記正極性階調電圧線が配置されずに前記負極性階調電圧線が配置され、前記データラッチが保持したｎビットのデジタル画像データに応じて、前記負極性階調電圧発生部により発生させられる各階調の負極性のアナログ階調電圧を選択する負極性セレクタと、
前記正極性セレクタ及び前記負極性セレクタにより選択された正極性アナログ階調電圧及び負極性アナログ階調電圧を増幅して出力するオペアンプと、
前記オペアンプにより出力される正極性アナログ階調電圧及び負極性アナログ階調電圧の信号経路をストレート又はクロスに切り替えて液晶パネルに出力する出力切替部とを備え、
前記データラッチは、正極性のアナログ階調電圧を発生させるためのデジタル画像データを保持する正極性データラッチと、負極性のアナログ階調電圧を発生させるためのデジタル画像データを保持する負極性データラッチとを含み、
前記正極性セレクタは、前記正極性データラッチが保持したデジタル画像データに応じて前記正極性のアナログ階調電圧を選択し、
前記負極性セレクタは、前記負極性データラッチが保持したデジタル画像データに応じて前記負極性のアナログ階調電圧を選択し、
前記オペアンプは、前記正極性セレクタにより選択された正極性アナログ階調電圧を増幅して出力する正極性オペアンプと、前記負極性セレクタにより選択された負極性アナログ階調電圧を増幅して出力する負極性オペアンプとを含み、
前記正極性セレクタ及び前記正極性データラッチを正極性の組とし、前記負極性セレクタ及び前記負極性データラッチを負極性の組として、前記正極性データラッチと前記負極性データラッチとが隣接するように前記正極性の組及び前記負極性の組を配置してこれを一組とし、前記正極性階調電圧線及び前記負極性階調電圧線に対して水平方向に複数組並べて配置したことを特徴とする液晶パネル駆動用半導体集積回路。
【請求項３】
外部から入力されるｎビットのデジタル画像データを保持するデータラッチと、
各階調の正極性のアナログ階調電圧を正極性階調電圧線上に発生させる正極性階調電圧発生部と、
各階調の負極性のアナログ階調電圧を負極性階調電圧線上に発生させる負極性階調電圧発生部と、
直上に前記負極性階調電圧線が配置されずに前記正極性階調電圧線が配置され、前記データラッチが保持したｎビットのデジタル画像データに応じて、前記正極性階調電圧発生部により発生させられる各階調の正極性のアナログ階調電圧を選択する正極性セレクタと、
直上に前記正極性階調電圧線が配置されずに前記負極性階調電圧線が配置され、前記データラッチが保持したｎビットのデジタル画像データに応じて、前記負極性階調電圧発生部により発生させられる各階調の負極性のアナログ階調電圧を選択する負極性セレクタと、
前記正極性セレクタ及び前記負極性セレクタにより選択された正極性アナログ階調電圧及び負極性アナログ階調電圧を増幅して出力するオペアンプと、
前記オペアンプにより出力される正極性アナログ階調電圧及び負極性アナログ階調電圧の信号経路をストレート又はクロスに切り替えて液晶パネルに出力する出力切替部とを備え、
前記データラッチは、正極性のアナログ階調電圧を発生させるためのデジタル画像データを保持する正極性データラッチと、負極性のアナログ階調電圧を発生させるためのデジタル画像データを保持する負極性データラッチとを含み、
前記正極性セレクタは、前記正極性データラッチが保持したデジタル画像データに応じて前記正極性のアナログ階調電圧を選択し、
前記負極性セレクタは、前記負極性データラッチが保持したデジタル画像データに応じて前記負極性のアナログ階調電圧を選択し、
前記オペアンプは、前記正極性セレクタにより選択された正極性アナログ階調電圧を増幅して出力する正極性オペアンプと、前記負極性セレクタにより選択された負極性アナログ階調電圧を増幅して出力する負極性オペアンプとを含み、
前記正極性セレクタ及び前記正極性データラッチを正極性の組とし、前記負極性セレクタ及び前記負極性データラッチを負極性の組として、前記正極性セレクタと前記負極性セレクタとが隣接するように前記正極性の組及び前記負極性の組を配置してこれを一組とし、前記正極性階調電圧線及び前記負極性階調電圧線に対して水平方向に複数組並べて配置したことを特徴とする液晶パネル駆動用半導体集積回路。
【請求項４】
外部から入力されるｎビットのデジタル画像データを保持するデータラッチと、
各階調の正極性のアナログ階調電圧を正極性階調電圧線上に発生させる正極性階調電圧発生部と、
各階調の負極性のアナログ階調電圧を負極性階調電圧線上に発生させる負極性階調電圧発生部と、
直上に前記負極性階調電圧線が配置されずに前記正極性階調電圧線が配置され、前記データラッチが保持したｎビットのデジタル画像データに応じて、前記正極性階調電圧発生部により発生させられる各階調の正極性のアナログ階調電圧を選択する正極性セレクタと、
直上に前記正極性階調電圧線が配置されずに前記負極性階調電圧線が配置され、前記データラッチが保持したｎビットのデジタル画像データに応じて、前記負極性階調電圧発生部により発生させられる各階調の負極性のアナログ階調電圧を選択する負極性セレクタと、
前記正極性セレクタ及び前記負極性セレクタにより選択された正極性アナログ階調電圧及び負極性アナログ階調電圧を増幅して出力するオペアンプと、
前記オペアンプにより出力される正極性アナログ階調電圧及び負極性アナログ階調電圧の信号経路をストレート又はクロスに切り替えて液晶パネルに出力する出力切替部とを備え、
前記データラッチは、正極性のアナログ階調電圧を発生させるためのデジタル画像データを保持する正極性データラッチと、負極性のアナログ階調電圧を発生させるためのデジタル画像データを保持する負極性データラッチとを含み、
前記正極性セレクタは、前記正極性データラッチが保持したデジタル画像データに応じて前記正極性のアナログ階調電圧を選択し、
前記負極性セレクタは、前記負極性データラッチが保持したデジタル画像データに応じて前記負極性のアナログ階調電圧を選択し、
前記オペアンプは、前記正極性セレクタにより選択された正極性アナログ階調電圧を増幅して出力する正極性オペアンプと、前記負極性セレクタにより選択された負極性アナログ階調電圧を増幅して出力する負極性オペアンプとを含み、
前記正極性セレクタ及び前記正極性データラッチを正極性の組とし、前記負極性セレクタ及び前記負極性データラッチを負極性の組として、前記正極性及び負極性の異なる組のセレクタとデータラッチとが隣接するように前記正極性の組及び前記負極性の組を配置してこれを一組とし、前記正極性階調電圧線及び前記負極性階調電圧線に対して水平方向に複数組並べて配置したことを特徴とする液晶パネル駆動用半導体集積回路。
【請求項５】
外部から入力されるｎビットのデジタル画像データを保持するデータラッチと、
各階調の正極性のアナログ階調電圧を正極性階調電圧線上に発生させる正極性階調電圧発生部と、
各階調の負極性のアナログ階調電圧を負極性階調電圧線上に発生させる負極性階調電圧発生部と、
直上に前記負極性階調電圧線が配置されずに前記正極性階調電圧線が配置され、前記データラッチが保持したｎビットのデジタル画像データに応じて、前記正極性階調電圧発生部により発生させられる各階調の正極性のアナログ階調電圧を選択する正極性セレクタと、
直上に前記正極性階調電圧線が配置されずに前記負極性階調電圧線が配置され、前記データラッチが保持したｎビットのデジタル画像データに応じて、前記負極性階調電圧発生部により発生させられる各階調の負極性のアナログ階調電圧を選択する負極性セレクタと、
前記正極性セレクタ及び前記負極性セレクタにより選択された正極性アナログ階調電圧及び負極性アナログ階調電圧を増幅して出力するオペアンプと、
前記オペアンプにより出力される正極性アナログ階調電圧及び負極性アナログ階調電圧の信号経路をストレート又はクロスに切り替えて液晶パネルに出力する出力切替部とを備え、
前記データラッチは、正極性のアナログ階調電圧を発生させるためのデジタル画像データを保持する正極性データラッチと、負極性のアナログ階調電圧を発生させるためのデジタル画像データを保持する負極性データラッチとを含み、
前記正極性セレクタは、前記正極性データラッチが保持したデジタル画像データに応じて前記正極性のアナログ階調電圧を選択し、
前記負極性セレクタは、前記負極性データラッチが保持したデジタル画像データに応じて前記負極性のアナログ階調電圧を選択し、
前記オペアンプは、前記正極性セレクタにより選択された正極性アナログ階調電圧を増幅して出力する正極性オペアンプと、前記負極性セレクタにより選択された負極性アナログ階調電圧を増幅して出力する負極性オペアンプとを含み、
前記正極性セレクタは第１の正極性セレクタ部と第２の正極性セレクタ部とを有し、前記負極性セレクタは第１の負極性セレクタ部と第２の負極性セレクタ部とを有し、
前記正極性データラッチを前記第１及び第２の正極性セレクタ部の間に挟んだものを正極性の組とし、前記負極性データラッチを前記第１及び第２の負極性セレクタ部の間に挟んだものを負極性の組とし、前記正極性の組と前記負極性の組とを配置してこれを一組とし、前記正極性階調電圧線及び前記負極性階調電圧線に対して水平方向に複数組並べて配置したことを特徴とする液晶パネル駆動用半導体集積回路。
【請求項６】
外部から入力されるｎビットのデジタル画像データを保持するデータラッチと、
各階調の正極性のアナログ階調電圧を正極性階調電圧線上に発生させる正極性階調電圧発生部と、
各階調の負極性のアナログ階調電圧を負極性階調電圧線上に発生させる負極性階調電圧発生部と、
直上に前記負極性階調電圧線が配置されずに前記正極性階調電圧線が配置され、前記データラッチが保持したｎビットのデジタル画像データに応じて、前記正極性階調電圧発生部により発生させられる各階調の正極性のアナログ階調電圧を選択する正極性セレクタと、
直上に前記正極性階調電圧線が配置されずに前記負極性階調電圧線が配置され、前記データラッチが保持したｎビットのデジタル画像データに応じて、前記負極性階調電圧発生部により発生させられる各階調の負極性のアナログ階調電圧を選択する負極性セレクタと、
前記正極性セレクタ及び前記負極性セレクタにより選択された正極性アナログ階調電圧及び負極性アナログ階調電圧を増幅して出力するオペアンプと、
前記オペアンプにより出力される正極性アナログ階調電圧及び負極性アナログ階調電圧の信号経路をストレート又はクロスに切り替えて液晶パネルに出力する出力切替部とを備え、
前記データラッチは、正極性のアナログ階調電圧を発生させるためのデジタル画像データを保持する正極性データラッチと、負極性のアナログ階調電圧を発生させるためのデジタル画像データを保持する負極性データラッチとを含み、
前記正極性セレクタは、前記正極性データラッチが保持したデジタル画像データに応じて前記正極性のアナログ階調電圧を選択し、
前記負極性セレクタは、前記負極性データラッチが保持したデジタル画像データに応じて前記負極性のアナログ階調電圧を選択し、
前記オペアンプは、前記正極性セレクタにより選択された正極性アナログ階調電圧を増幅して出力する正極性オペアンプと、前記負極性セレクタにより選択された負極性アナログ階調電圧を増幅して出力する負極性オペアンプとを含み、
前記正極性データラッチは第１の正極性データラッチ部と第２の正極性データラッチ部とを有し、前記負極性データラッチは第１の負極性データラッチ部と第２の負極性データラッチ部とを有し、
前記正極性セレクタを前記第１及び第２の正極性データラッチ部の間に挟んだものを正極性の組とし、前記負極性セレクタを前記第１及び第２の負極性データラッチ部の間に挟んだものを負極性の組とし、前記正極性の組と前記負極性の組とを配置してこれを一組とし、前記正極性階調電圧線及び前記負極性階調電圧線に対して水平方向に複数組並べて配置したことを特徴とする液晶パネル駆動用半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶パネル駆動用半導体集積回路に関し、特に、デジタル画像データを基にアナログ階調電圧を液晶パネルに出力する液晶パネル駆動用半導体集積回路に関する。
【０００２】
【従来の技術】
図１２は、従来技術による液晶表示装置の構成図である。液晶表示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動用半導体集積回路４０を有する。半導体集積回路４０は、データラッチ部ＬＴ、セレクタ部ＳＥＬ、オペアンプ部ＯＰ、出力切替部ＳＷを有する。データラッチ部ＬＴには、２×ｍ個のデータラッチＬＴ１〜ＬＴ４が水平方向に配列されている。セレクタ部ＳＥＬには、２×ｍ個のセレクタＳＥＬ１〜ＳＥＬ４が水平方向に配列されている。オペアンプ部ＯＰには、２×ｍ個のオペアンプＯＰ１〜ＯＰ４が水平方向に配列されている。出力切替部ＳＷには、ｍ個の出力切替部ＳＷ１，ＳＷ２が水平方向に配列されている。
【０００３】
半導体集積回路４０は、例えば３８４出力の場合、数値ｍが１９２になる。なお、図１２では、図の簡略化のために、水平方向の数を減らして示している。
【０００４】
データラッチ部ＬＴには、直上に配置されるデータラッチ線が配線コンタクト部１（●印で示す）で接続され、負極性データラッチＬＴ１，ＬＴ３と正極性データラッチＬＴ２，ＬＴ４とが交互に水平方向に２×ｍ個配列されている。負極性データラッチＬＴ１，ＬＴ３は、所定階調の負極性のアナログ階調電圧を発生させるためのｎビット（６４階調の場合は６ビット）のデジタル画像データを外部から入力して保持する。正極性データラッチＬＴ２，ＬＴ４は、所定階調の正極性のアナログ階調電圧を発生させるためのｎビットのデジタル画像データを外部から入力して保持する。
【０００５】
セレクタ部ＳＥＬには、負極性セレクタＳＥＬ１，ＳＥＬ３と正極性セレクタＳＥＬ２，ＳＥＬ４とが交互に水平方向に２×ｍ個配列されている。負極性セレクタＳＥＬ１，ＳＥＬ３はＮチャネルＭＯＳトランジスタにより構成され、正極性セレクタＳＥＬ２，ＳＥＬ４はＰチャネルＭＯＳトランジスタにより構成される。セレクタＳＥＬ１〜ＳＥＬ４の直上には、例えば６４階調の場合、６４×２本の正極性及び負極性階調電圧線ＬＮが配置される。負極性セレクタＳＥＬ１，ＳＥＬ３には６４本の負極性階調電圧線ＬＮが配線コンタクト部１で接続され、正極性セレクタＳＥＬ１，ＳＥＬ３には６４本の正極性階調電圧線ＬＮが配線コンタクト部１で接続されている。
【０００６】
負極性セレクタＳＥＬ１，ＳＥＬ３は、負極性階調電圧線ＬＮ上に発生させられる例えば６Ｖから０Ｖまでの負極性のアナログ階調電圧を基に、データラッチＬＴ１，ＬＴ３が保持するデジタル画像データに応じて所定の階調の負極性アナログ階調電圧を選択する。正極性セレクタＳＥＬ２，ＳＥＬ４は、正極性階調電圧線ＬＮ上に発生させられる例えば６Ｖから１２Ｖまでの正極性のアナログ階調電圧を基に、データラッチＬＴ２，ＬＴ４が保持するデジタル画像データに応じて所定の階調の正極性アナログ階調電圧を選択する。
【０００７】
オペアンプ部ＯＰには、負極性オペアンプＯＰ１，ＯＰ３と正極性オペアンプＯＰ２，ＯＰ４とが交互に水平方向に２×ｍ個配列されている。負極性オペアンプＯＰ１，ＯＰ３は、負極性セレクタＳＥＬ１，ＳＥＬ３により選択された負極性アナログ階調電圧を増幅して出力する。正極性オペアンプＯＰ２，ＯＰ４は、正極性セレクタＳＥＬ２，ＳＥＬ４により選択された正極性アナログ階調電圧を増幅して出力する。
【０００８】
出力切替部ＳＷには、出力切替部ＳＷ１，ＳＷ２が水平方向にｍ個配列されている。出力切替部ＳＷ１は、負極性オペアンプＯＰ１から出力される負極性アナログ階調電圧及び正極性オペアンプＯＰ２から出力される正極性アナログ階調電圧の信号経路をストレート又はクロスに切り替えて液晶パネルＰＮＬに出力する。出力切替部ＳＷ２は、負極性オペアンプＯＰ３から出力される負極性アナログ階調電圧及び正極性オペアンプＯＰ４から出力される正極性アナログ階調電圧の信号経路をストレート又はクロスに切り替えて液晶パネルＰＮＬに出力する。液晶パネルＰＮＬは、赤色と緑色と青色の３色からなる各画素を各色について所定の階調電圧で液晶表示を行う。
【０００９】
【発明が解決しようとする課題】
半導体集積回路４０は、データラッチ部ＬＴ、セレクタ部ＳＥＬ及びオペアンプ部ＯＰの縦方向に並ぶ列が水平方向に２×ｍ組（例えば３８４組）繰り返し並ぶため、水平方向の長さ２４が長い長方形の半導体集積回路４０が形成される。例えば、水平方向の長さ２４が約１５ｍｍであり、垂直方向の長さが約２ｍｍである。この半導体集積回路４０は、面積が比較的大きいので、より小さい面積の半導体集積回路４０の開発が望まれている。特に、半導体集積回路４０の水平方向の長さを短くすることが望まれている。
【００１０】
また、負極性セレクタＳＥＬ１，ＳＥＬ３の直上では、負極性階調電圧線ＬＮは配線コンタクト部１において負極性セレクタＳＥＬ１，ＳＥＬ３と接続されているが、正極性階調電圧線ＬＮは負極性セレクタＳＥＬ１，ＳＥＬ３と接続されておらず、その領域（図上の斜線領域）が未使用領域２として無駄になってしまう。同様に、正極性セレクタＳＥＬ２，ＳＥＬ４にも、無駄な未使用領域２が生じてしまう。
【００１１】
また、ＮチャネルＭＯＳトランジスタで構成される負極性セレクタＳＥＬ１，ＳＥＬ３とＰチャネルＭＯＳトランジスタで構成される正極性セレクタＳＥＬ２，ＳＥＬ４とが交互に配置されるため、異なるチャネルタイプのセレクタ間の距離２３をある程度以上は広げなければならず、半導体集積回路４０の水平方向の長さ２４を必要以上に長くせざるを得ない。
【００１２】
本発明の目的は、液晶パネル駆動用半導体集積回路を小さい面積で構成できるようにすることである。
【００１３】
【課題を解決するための手段】
本発明の液晶パネル駆動用半導体集積回路は、外部から入力されるｎビットのデジタル画像データを保持するデータラッチと、各階調の正極性のアナログ階調電圧を正極性階調電圧線上に発生させる正極性階調電圧発生部と、各階調の負極性のアナログ階調電圧を負極性階調電圧線上に発生させる負極性階調電圧発生部と、直上に前記負極性階調電圧線が配置されずに前記正極性階調電圧線が配置され、前記データラッチが保持したｎビットのデジタル画像データに応じて、前記正極性階調電圧発生部により発生させられる各階調の正極性のアナログ階調電圧を選択する正極性セレクタと、直上に前記正極性階調電圧線が配置されずに前記負極性階調電圧線が配置され、前記データラッチが保持したｎビットのデジタル画像データに応じて、前記負極性階調電圧発生部により発生させられる各階調の負極性のアナログ階調電圧を選択する負極性セレクタと、前記正極性セレクタ及び前記負極性セレクタにより選択された正極性アナログ階調電圧及び負極性アナログ階調電圧を増幅して出力するオペアンプと、前記オペアンプにより出力される正極性アナログ階調電圧及び負極性アナログ階調電圧の信号経路をストレート又はクロスに切り替えて液晶パネルに出力する出力切替部とを備え、前記データラッチは、正極性のアナログ階調電圧を発生させるためのデジタル画像データを保持する正極性データラッチと、負極性のアナログ階調電圧を発生させるためのデジタル画像データを保持する負極性データラッチとを含み、前記正極性セレクタは、前記正極性データラッチが保持したデジタル画像データに応じて前記正極性のアナログ階調電圧を選択し、前記負極性セレクタは、前記負極性データラッチが保持したデジタル画像データに応じて前記負極性のアナログ階調電圧を選択し、前記オペアンプは、前記正極性セレクタにより選択された正極性アナログ階調電圧を増幅して出力する正極性オペアンプと、前記負極性セレクタにより選択された負極性アナログ階調電圧を増幅して出力する負極性オペアンプとを含み、前記正極性データラッチ及び前記正極性セレクタを一組として前記正極性階調電圧線に対して水平方向に複数並べ、前記負極性データラッチ及び前記負極性セレクタを一組として前記負極性階調電圧線に対して水平方向に複数並べて配置したことを特徴とする。
【００１４】
本発明は上記技術手段より成るので、セレクタの直上に配置されている階調電圧線が同一極性のものだけで済み、セレクタの未使用領域をなくすことが可能となる。また、異なるタイプのセレクタを交互に配置しなくても済むので、同タイプのトランジスタをまとめて配置することが可能となり、素子間隔を短くすることが可能となる。
【００１５】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。
（第１の実施形態）
図１は、第１の実施形態による液晶表示装置の構成例を示す図である。液晶表示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動用半導体集積回路３０を有する。半導体集積回路３０は、負極性セレクタ部（Ｎチャネルセレクタ部）ＮＳＥＬ、データラッチ部ＬＴ、正極性セレクタ部（Ｐチャネルセレクタ部）ＰＳＥＬ、オペアンプ部ＯＰ、出力切替部ＳＷを有する。本実施形態では、図１２のセレクタ部ＳＥＬが、負極性セレクタ部ＮＳＥＬと正極性セレクタ部ＰＳＥＬとに分割されている。また、ＴＦＴ液晶パネルＰＮＬは、図１２に示したものと同様のものである。
【００１６】
データラッチ部ＬＴには、直上に配置されるデータラッチ線が配線コンタクト部１（●印で示す）で接続される。データラッチ部ＬＴは、上段に負極性データラッチＬＴ１，ＬＴ３が水平方向にｍ個配列され、その下段に隣接して正極性データラッチＬＴ２，ＬＴ４が水平方向にｍ個配列されている。負極性データラッチＬＴ１，ＬＴ３は、所定階調の負極性のアナログ階調電圧を発生させるためのｎビット（６４階調の場合は６ビット）のデジタル画像データを外部から入力して保持する。正極性データラッチＬＴ２，ＬＴ４は、所定階調の正極性のアナログ階調電圧を発生させるためのｎビットのデジタル画像データを外部から入力して保持する。
【００１７】
負極性セレクタ部ＮＳＥＬは、ＮチャネルＭＯＳトランジスタ（転送ゲート）により構成され、負極性セレクタＳＥＬ１，ＳＥＬ３が水平方向にｍ個配列されている。負極性セレクタＳＥＬ１，ＳＥＬ３の直上には、ｍ／３本（例えば６４本）の負極性階調電圧線ＮＬＮが水平方向に延びるように垂直方向に並んで配置されており、負極性セレクタＳＥＬ１，ＳＥＬ３にはｍ／３本の負極性階調電圧線ＮＬＮが配線コンタクト部１で接続されている。
【００１８】
負極性セレクタＳＥＬ１，ＳＥＬ３は、負極性階調電圧線ＮＬＮ上に発生させられる例えば６Ｖから０Ｖまでの負極性のアナログ階調電圧を基に、負極性データラッチＬＴ１，ＬＴ３から信号線３を介して与えられるデジタル画像データに応じて所定の階調を示す負極性アナログ階調電圧を選択し、信号線４を介してオペアンプ部ＯＰに供給する。
【００１９】
図２は、負極性セレクタ（Ｎチャネルセレクタ）ＳＥＬ１及びそれに接続される階調電圧発生部５の回路図である。階調電圧発生部５の端子Ｖ+には例えば６Ｖが印加され、端子Ｖ-には例えば０Ｖが印加される。端子Ｖ+と端子Ｖ-の間には、ラダー抵抗６が接続される。ラダー抵抗６を抵抗分割するように、ラダー抵抗６にはｍ／３本（例えば６４本）の負極性階調電圧線ＮＬＮが接続され、例えば６Ｖから０Ｖまでの間で６４階調分の負極性のアナログ階調電圧が発生させられる。
【００２０】
６４階調（６ビット）の場合には、各負極性階調電圧線ＮＬＮには６個のＮチャネルＭＯＳトランジスタ（転送ゲート）Ｔｒが直列に接続される。ＮチャネルＭＯＳトランジスタＴｒは、６行６４列の２次元行列として配置され、各トランジスタＴｒのゲートには、負極性データラッチＬＴ１（図１）からの信号線３が接続される。信号線３に供給されるデジタル画像データに応じて、６４本の負極性階調電圧線ＮＬＮのうちのいずれか一本が選択されて、信号線４を介して所定階調のアナログ階調電圧が負極性オペアンプＯＰ１（図１）に出力される。負極性セレクタＳＥＬ３の構成は、上記の負極性セレクタＳＥＬ１の構成と同様である。
【００２１】
図１に戻り、正極性セレクタ部ＰＳＥＬは、ＰチャネルＭＯＳトランジスタ（転送ゲート）により構成され、正極性セレクタＳＥＬ２，ＳＥＬ４が水平方向にｍ個配列されている。正極性セレクタＳＥＬ２，ＳＥＬ４の直上には、ｍ／３本（例えば６４本）の正極性階調電圧線ＰＬＮが水平方向に延びるように垂直方向に並んで配置されており、正極性セレクタＳＥＬ２，ＳＥＬ４にはｍ／３本の正極性階調電圧線ＰＬＮが配線コンタクト部１で接続されている。
【００２２】
正極性セレクタＳＥＬ２，ＳＥＬ４は、正極性階調電圧線ＰＬＮ上に発生させられる例えば６Ｖから１２Ｖまでの正極性のアナログ階調電圧を基に、正極性データラッチＬＴ２，ＬＴ４が保持するデジタル画像データに応じて所定の階調を示す正極性アナログ階調電圧を選択する。正極性セレクタＳＥＬ２，ＳＥＬ４及びそれに接続される階調電圧発生部は、図２に示したものと同様であるが、トランジスタＴｒがＮチャネルではなくＰチャネルにより構成され、端子Ｖ-には６Ｖが印加され、端子Ｖ+には１２Ｖが印加される点が異なる。この場合、階調電圧生成部５は、６Ｖから１２Ｖまでの正極性階調電圧を発生させる。
【００２３】
オペアンプ部ＯＰには、上段に正極性（ハイレベル側）のオペアンプＯＰ２，ＯＰ４が水平方向にｍ個配列され、その下に隣接して負極性（ローレベル側）のオペアンプＯＰ１，ＯＰ３が水平方向にｍ個配列されている。負極性オペアンプＯＰ１，ＯＰ３は、負極性セレクタＳＥＬ１，ＳＥＬ３により選択された負極性アナログ階調電圧を増幅して出力する。正極性オペアンプＯＰ２，ＯＰ４は、正極性セレクタＳＥＬ２，ＳＥＬ４により選択された正極性アナログ階調電圧を増幅して出力する。
【００２４】
出力切替部ＳＷには、出力切替部ＳＷ１，ＳＷ２が水平方向にｍ個配列されている。出力切替部ＳＷ１は、負極性オペアンプＯＰ１から出力される負極性アナログ階調電圧及び正極性オペアンプＯＰ２から出力される正極性アナログ階調電圧の信号経路をストレート又はクロスに切り替えて液晶パネルＰＮＬに出力する。出力切替部ＳＷ２は、負極性オペアンプＯＰ３から出力される負極性アナログ階調電圧及び正極性オペアンプＯＰ４から出力される正極性アナログ階調電圧の信号経路をストレート又はクロスに切り替えて液晶パネルＰＮＬに出力する。液晶パネルＰＮＬは、赤色と緑色と青色の３色からなる各画素を各色について所定の階調電圧で液晶表示を行う。
【００２５】
本実施形態では、正極性セレクタＳＥＬ２，ＳＥＬ４及び正極性データラッチＬＴ２，ＬＴ４を正極性の組とし、負極性セレクタＳＥＬ１，ＳＥＬ３及び負極性データラッチＬＴ１，ＬＴ３を負極性の組として、正極性データラッチＬＴ２，ＬＴ４と負極性データラッチＬＴ１，ＬＴ３とが正極性階調電圧線ＰＬＮ及び負極性階調電圧線ＮＬＮに対して垂直方向に隣接するように、正極性の組及び負極性の組を同一直線上に配置する。そして、この垂直方向に一直線上に配置した構成を一組として、正極性階調電圧線ＰＬＮ及び負極性階調電圧線ＮＬＮに対して水平方向に複数組並べて配置する。
【００２６】
これにより、半導体集積回路３０は、負極性セレクタ部ＮＳＥＬ、データラッチ部ＬＴ、正極性セレクタ部ＰＳＥＬ及びオペアンプ部ＯＰの縦方向に並ぶ列が水平方向にｍ組（例えば１９２組）繰り返し並ぶ。図１２に示す半導体集積回路４０は水平方向に２×ｍ組（例えば３８４組）が並ぶが、本実施形態の半導体集積回路３０は水平方向にｍ組（例えば１９２組）が並ぶので、図１２に示すものよりも水平方向の長さ２２が約１／２になる。すなわち、本実施形態の水平方向の長さ２２は、図１２の水平方向の長さ２４の約１／２になり、半導体集積回路３０の面積を小さくすることができる。なお、半導体集積回路３０の垂直方向の長さは、図１２のものに比べてほとんど変わらない。
【００２７】
また、図１２の半導体集積回路４０では、セレクタ部ＳＥＬの直上に配置された階調電圧線ＬＮがセレクタ部ＳＥＬに接続されていない未使用領域（図上の斜線領域）２が生じていたが、本実施形態の半導体集積回路３０ではそのような未使用領域がなくなり、負極性セレクタ部ＮＳＥＬ及び正極性セレクタ部ＰＳＥＬの配線を効率的にレイアウトすることができ、全体として、半導体集積回路３０の面積を小さくすることができる。
【００２８】
また、図１２の半導体集積回路４０では、異なるチャネルタイプのセレクタＳＥＬ間の距離２３をある程度以上は広げなければならなかったが、本実施形態では負極性セレクタＳＥＬ１及びＳＥＬ３は同じＮチャネルタイプのトランジスタを用いているため、セレクタＳＥＬ１及びＳＥＬ３の間の距離２１を短くすることができる。同様に、正極性セレクタＳＥＬ２及びＳＥＬ４も同じＰチャネルタイプのトランジスタを用いているため、セレクタＳＥＬ２及びＳＥＬ４の間の距離を短くすることができるので、半導体集積回路３０の面積をより小さくすることができる。
【００２９】
（第２の実施形態）
図３は、第２の実施形態による液晶表示装置の構成例を示す図である。液晶表示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動用半導体集積回路３０を有する。本実施形態は、第１の実施形態（図１）と比べて、負極性セレクタ部ＮＳＥＬとデータラッチ部ＬＴの上段との上下位置を逆にするとともに、正極性セレクタ部ＰＳＥＬとデータラッチ部ＬＴの下段との上下位置とを逆にしたものである。
【００３０】
本実施形態の半導体集積回路３０は、負極性データラッチ部ＮＬＴ、負極性セレクタ部ＮＳＥＬ、正極性セレクタ部ＰＳＥＬ、正極性データラッチ部ＰＬＴ、オペアンプ部ＯＰ、出力切替部ＳＷがこの順に垂直方向に並んでいる。負極性データラッチ部ＮＬＴには負極性データラッチＬＴ１，ＬＴ３が水平方向にｍ個配列され、正極性データラッチ部ＰＬＴには正極性データラッチＬＴ２，ＬＴ４が水平方向にｍ個配列されている。
【００３１】
本実施形態では、正極性セレクタＰＳＥＬ及び正極性データラッチＰＬＴを正極性の組とし、負極性セレクタＮＳＥＬ及び負極性データラッチＮＬＴを負極性の組として、正極性セレクタＰＳＥＬと負極性セレクタＮＳＥＬとが階調電圧線ＮＬＮ，ＰＬＮに対して垂直方向に隣接するように、正極性の組及び負極性の組を一直線上に配置する。そして、この垂直方向に一直線上に配置した構成を一組として、正極性階調電圧線ＰＬＮ及び負極性階調電圧線ＮＬＮに対して水平方向に複数組並べる。この構成は、第１の実施形態（図１）に対して配置のみが異なり、第１の実施形態と等価な動作及び効果を奏する。
【００３２】
（第３の実施形態）
図４は、第３の実施形態による液晶表示装置の構成例を示す図である。液晶表示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動用半導体集積回路３０を有する。本実施形態は、第２の実施形態（図３）と比べて、正極性セレクタ部ＰＳＥＬと正極性データラッチ部ＰＬＴとの上下位置を逆にしたものである。
【００３３】
本実施形態の半導体集積回路３０は、負極性データラッチ部ＮＬＴ、負極性セレクタ部ＮＳＥＬ、正極性データラッチ部ＰＬＴ、正極性セレクタ部ＰＳＥＬ、オペアンプ部ＯＰ、出力切替部ＳＷがこの順に垂直方向に並んでいる。
【００３４】
本実施形態では、正極性セレクタＰＳＥＬ及び正極性データラッチＰＬＴを正極性の組とし、負極性セレクタＮＳＥＬ及び負極性データラッチＮＬＴを負極性の組として、正極性及び負極性の異なる組のセレクタＳＥＬ１，ＳＥＬ３とデータラッチＬＴ２，ＬＴ４とが垂直方向に隣接するように、正極性の組及び負極性の組を一直線上に配置する。そして、この垂直方向に一直線上に配置した構成を一組として、正極性階調電圧線ＰＬＮ及び負極性階調電圧線ＮＬＮに対して水平方向に複数組並べて配置する。この構成は、第１の実施形態（図１）に対して配置のみが異なり、第１の実施形態と等価な動作及び効果を奏する。
【００３５】
（第４の実施形態）
図５は、第４の実施形態による液晶表示装置の構成例を示す図である。液晶表示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動用半導体集積回路３０を有する。本実施形態は、第２の実施形態（図３）に対して、負極性セレクタ部ＮＳＥＬを第１の負極性セレクタ部ＮＳＥＬａと第２の負極性セレクタ部ＮＳＥＬｂに分割し、正極性セレクタ部ＰＳＥＬを第１の正極性セレクタ部ＰＳＥＬａと第２の正極性セレクタ部ＰＳＥＬｂに分割した点が異なる。上記のセレクタの分割は、例えば、階調値の順番で半分に分けて分割する。
【００３６】
本実施形態の半導体集積回路３０は、第１の負極性セレクタ部ＮＳＥＬａ、負極性データラッチ部ＮＬＴ、第２の負極性セレクタ部ＮＳＥＬｂ、第１の正極性セレクタ部ＰＳＥＬａ、正極性データラッチ部ＰＬＴ、第２の正極性セレクタ部ＰＳＥＬｂ、オペアンプ部ＯＰ、出力切替部ＳＷがこの順に垂直方向に並んでいる。第１の負極性セレクタ部ＮＳＥＬａと第２の負極性セレクタ部ＮＳＥＬｂとは、間に負極性データラッチ部ＮＬＴを挟むように垂直方向に配列される。第１の正極性セレクタ部ＰＳＥＬａと第２の正極性セレクタ部ＰＳＥＬｂとは、間に正極性データラッチ部ＰＬＴを挟むように垂直方向に配列される。
【００３７】
本実施形態では、正極性データラッチＰＬＴを第１及び第２の正極性セレクタ部ＰＳＥＬａ，ＰＳＥＬｂの間に挟んだものを正極性の組とし、負極性データラッチＮＬＴを第１及び第２の負極性セレクタ部ＮＳＥＬａ，ＮＳＥＬｂの間に挟んだものを負極性の組とし、正極性の組と負極性の組とを垂直方向の同一線上に配列する。そして、この垂直方向に同一線上に配置したものを一組として、正極性階調電圧線ＰＬＮ及び負極性階調電圧線ＮＬＮに対して水平方向に複数組並べて配置する。この際、第２の負極性セレクタ部ＮＳＥＬｂと第１の正極性セレクタ部ＰＳＥＬａとが垂直方向に隣接するように正極性の組と負極性の組とが配列される。この構成は、第１の実施形態（図１）に対して配置のみが異なり、第１の実施形態と等価な動作及び効果を奏する。
【００３８】
（第５の実施形態）
図６は、第５の実施形態による液晶表示装置の構成例を示す図である。液晶表示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動用半導体集積回路３０を有する。本実施形態は、第１の実施形態（図１）に対して、データラッチ部ＬＴの上段部を第１の負極性データラッチ部ＮＬＴａと第２の負極性データラッチ部ＮＬＴｂに分割するとともに、データラッチ部ＬＴの下段部を第１の正極性データラッチ部ＰＬＴａと第２の正極性データラッチ部ＰＬＴｂに分割した点が異なる。上記のデータラッチの分割は、例えば、デジタル画像データ（ｎビット信号）の順番で半分に分けて分割する。なお、データラッチＮＬＴａ，ＮＬＴｂ，ＰＬＴａ，ＰＬＴｂは、上記の分割によりそれぞれ面積が半分になる。
【００３９】
本実施形態の半導体集積回路３０は、第１の負極性データラッチ部ＮＬＴａ、負極性セレクタ部ＮＳＥＬ、第２の負極性データラッチ部ＮＬＴｂ、第１の正極性データラッチ部ＰＬＴａ、正極性セレクタ部ＰＳＥＬ、第２の正極性データラッチ部ＰＬＴｂ、オペアンプ部ＯＰ、出力切替部ＳＷがこの順に垂直方向に並んでいる。第１の負極性データラッチ部ＮＬＴａと第２の負極性データラッチ部ＮＬＴｂとは、間に負極性セレクタ部ＮＳＥＬを挟むように垂直方向に配列される。第１の正極性データラッチ部ＰＬＴａと第２の正極性データラッチ部ＰＬＴｂとは、間に正極性セレクタ部ＰＳＥＬを挟むように垂直方向に配列される。
【００４０】
本実施の形態では、正極性セレクタＰＳＥＬを第１及び第２の正極性データラッチ部ＰＬＴａ，ＰＬＴｂの間に挟んだものを正極性の組とし、負極性セレクタＮＳＥＬを第１及び第２の負極性データラッチ部ＮＬＴａ，ＮＬＴｂの間に挟んだものを負極性の組とし、正極性の組と負極性の組とを垂直方向の同一直線上に配列する。そして、この垂直方向に同一直線上に配置したものを一組として、正極性階調電圧線ＰＬＮ及び負極性階調電圧線ＮＬＮに対して水平方向に複数組並べて配置する。その際、第２の負極性データラッチ部ＮＬＴｂと第１の正極性データラッチ部ＰＬＴａとが垂直方向に隣接するように正極性の組と負極性の組とを配列したものを一組とする。この構成は、第１の実施形態（図１）に対して配置のみが異なり、第１の実施形態と等価な動作及び効果を奏する。
【００４１】
（第６の実施形態）
図７は、第６の実施形態による液晶表示装置の構成例を示す図である。液晶表示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動用半導体集積回路３０を有する。第１の実施形態（図１）では負極性データラッチＬＴ１，ＬＴ３と正極性データラッチＬＴ２，ＬＴ４とをそれぞれ垂直方向に隣接させたが、本実施形態では、負極性データラッチＬＴ１，ＬＴ３と正極性データラッチＬＴ２，ＬＴ４とをそれぞれ水平方向に隣接させる。
【００４２】
本実施形態の半導体集積回路３０は、負極性セレクタ部ＮＳＥＬ、データラッチ部ＬＴ、正極性セレクタ部ＰＳＥＬ、オペアンプ部ＯＰ、出力切替部ＳＷがこの順に垂直方向に並んでいる。このうち、データラッチ部ＬＴでは、負極性データラッチＬＴ１，ＬＴ３と正極性データラッチＬＴ２，ＬＴ４とがそれぞれ交互に水平方向に配列されている。
【００４３】
本実施形態では、負極性データラッチＬＴ１，ＬＴ３と正極性データラッチＬＴ２，ＬＴ４とを、正極性階調電圧線ＰＬＮ及び負極性階調電圧線ＮＬＮに対して水平方向に隣接させて配置する。この構成は、第１の実施形態（図１）に対して配置のみが異なり、第１の実施形態と等価な動作及び効果を奏する。
【００４４】
（第７の実施形態）
図８は、第７の実施形態による液晶表示装置の構成例を示す図である。液晶表示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動用半導体集積回路３０を有する。第５の実施形態（図６）では第２の負極性データラッチＬＴ１ｂ，ＬＴ３ｂと第１の正極性データラッチＬＴ２ａ，ＬＴ４ａとをそれぞれ垂直方向に隣接させたが、本実施形態では、第２の負極性データラッチＬＴ１ｂ，ＬＴ３ｂと第１の正極性データラッチＬＴ２ａ，ＬＴ４ａとをそれぞれ水平方向に隣接させる。
【００４５】
本実施形態の半導体集積回路３０は、第１の負極性データラッチ部ＮＬＴ、負極性セレクタ部ＮＳＥＬ、第２の負極性及び第１の正極性データラッチ部ＮＰＬＴ、正極性セレクタ部ＰＳＥＬ、第２の正極性データラッチ部ＰＬＴ、オペアンプ部ＯＰ、出力切替部ＳＷがこの順に垂直方向に並んでいる。このうち、第２の負極性及び第１の正極性データラッチ部ＮＰＬＴでは、第２の負極性データラッチＬＴ１ｂ，ＬＴ３ｂと第１の正極性データラッチＬＴ２ａ，ＬＴ４ａとがそれぞれ交互に水平方向に配列される。
【００４６】
本実施形態では、第２の負極性データラッチＮＬＴ１ｂ，ＮＬＴ３ｂと第１の正極性データラッチＰＬＴ１ａ，ＰＬＴ３ａとを、正極性階調電圧線ＰＬＮ及び負極性階調電圧線ＮＬＮに対して水平方向に隣接させて配置する。この構成は、第１の実施形態（図１）に対して配置のみが異なり、第１の実施形態と等価な動作及び効果を奏する。
【００４７】
（第８の実施形態）
図９は、第８の実施形態による液晶表示装置の構成例を示す図である。液晶表示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動用半導体集積回路３０を有する。半導体集積回路３０は、データラッチ部及びセレクタ部１１、オペアンプ部ＯＰ及び出力切替部ＳＷを有する。データラッチ部及びセレクタ部１１は、第１〜第７の実施形態で示したデータラッチ部及びセレクタ部のいずれかの組み合わせであってもよい。
【００４８】
オペアンプ部ＯＰは、負極性オペアンプＯＰ１，ＯＰ３と正極性オペアンプＯＰ２，ＯＰ４とを有する。負極性オペアンプＯＰ１，ＯＰ３を上段に配置し、その下に隣接して正極性オペアンプＯＰ２，ＯＰ４を配置している。
【００４９】
第１〜第８の実施形態では、負極性オペアンプＯＰ１，ＯＰ３と正極性オペアンプＯＰ２，ＯＰ４とを、正極性階調電圧線ＰＬＮ及び負極性階調電圧線ＮＬＮに対して垂直方向に隣接させて配置する。この構成は、第１の実施形態と等価な動作及び効果を奏する。
【００５０】
（第９の実施形態）
図１０は、第９の実施形態による液晶表示装置の構成例を示す図である。液晶表示装置は、ＴＦＴ液晶パネルＰＮＬ及び液晶パネル駆動用半導体集積回路３０を有する。第８の実施形態（図９）では負極性オペアンプＯＰ１，ＯＰ３と正極性オペアンプＯＰ２，ＯＰ４とを垂直方向に隣接させて配置したが、本実施形態では、負極性オペアンプＯＰ１，ＯＰ３と正極性オペアンプＯＰ２，ＯＰ４とをそれぞれ水平方向に交互に隣接させて配置する。
【００５１】
本実施形態では、正極性オペアンプＯＰ２，ＯＰ４と負極性オペアンプＯＰ１，ＯＰ３とを、正極性階調電圧線ＰＬＮ及び負極性階調電圧線ＮＬＮに対して水平方向に隣接させて配置する。この構成は、第１の実施形態と等価な動作及び効果を奏する。
【００５２】
（第１０の実施形態）
図１１（Ａ）は、上記の第１〜第９の実施形態の液晶パネル駆動用半導体集積回路（液晶ドライバ）３０の配置例を示す平面図である。半導体集積回路３０は、データラッチ部及びセレクタ部を有する領域３０ａと、オペアンプ部及び出力切替部を有する領域３０ｂとを有する。
【００５３】
本実施形態では、正極性及び負極性データラッチ並びに正極性及び負極性セレクタの領域３０ａを、正極性及び負極性オペアンプ並びに出力切替部の領域３０ｂの片側のみに隣接するように配置する。
【００５４】
図１１（Ｂ）は、第１０の実施形態による液晶パネル駆動用半導体集積回路（液晶ドライバ）３０の配置例を示す平面図である。本実施形態は、第１０の実施形態（図１１）のデータラッチ部及びセレクタ部の領域３０ａを、第１のデータラッチ部及びセレクタ部の領域３１ａと第２のデータラッチ部及びセレクタ部の領域３１ｂとに分割する。オペアンプ部及び出力切替部の領域３０ｂを間に挟んで、第１のデータラッチ部及びセレクタ部の領域３１ａと第２のデータラッチ部及びセレクタ部の領域３１ｂとを領域３０ｂの両側に隣接して配置する。
【００５５】
本実施形態では、正極性及び負極性データラッチ並びに正極性及び負極性セレクタの領域３１ａ，３１ｂを、正極性及び負極性オペアンプ並びに出力切替部の領域３０ｂの両側に隣接するように配置する。この構成は、第１の実施形態と等価な動作及び効果を奏する。
【００５６】
また、本実施形態では、オペアンプ部及び出力切替部の領域３０ｂが半導体集積回路３０の中央部に配置され、出力切替部ＳＷの出力端子を有する領域３０ｂにボンディングパッドを設けることができるので、フリップチップを形成しやすい。すなわち、通常のデュアルライン型ＩＣ等を形成する場合にはボンディングパッドを半導体集積回路３０の端に設けることが好ましいが、フリップチップを形成する場合には半導体集積回路３０の中央部にボンディングパッドを設け、リードフレームを使わずに、ＴＡＢ等により直接配線することにより、パッケージサイズを小さくすることができる。
【００５７】
以上詳しく説明したように、第１〜第１０の実施形態では、正極性の組と負極性の組とを水平方向に並列に配列するので、半導体集積回路３０の水平方向の長さは、図１２の半導体集積回路４０の水平方向の長さの１／２になり、半導体集積回路３０の面積を小さくすることができる。
【００５８】
また、図１２の半導体集積回路４０では、未使用領域（図上の斜線領域）２が生じていたが、本実施形態の半導体集積回路３０ではそのような未使用領域がなくなり、負極性セレクタ部ＮＳＥＬ及び正極性セレクタ部ＰＳＥＬの配線を効率的にレイアウトすることができ、全体として、半導体集積回路３０の面積を小さくすることができる。
【００５９】
また、図１２の半導体集積回路４０では、異なるチャネルタイプのセレクタＳＥＬ間の距離をある程度以上は広げなければならなかったが、本実施形態の半導体集積回路３０では水平方向に隣接するセレクタは同じチャネルタイプのトランジスタを用いているため、水平方向に隣接するセレクタ間の距離を短くすることができ、半導体集積回路３０の面積をより小さくすることができる。
【００６０】
なお、上記実施例は、何れも本発明を実施するにあたっての具体化のほんの一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００６１】
本発明の様々な形態をまとめると、以下のようになる。
（付記１）外部から入力されるｎビットのデジタル画像データを保持するデータラッチと、各階調のアナログ階調電圧が生じる階調電圧線が直上に配置され、前記データラッチが保持したｎビットのデジタル画像データに応じていずれかのアナログ階調電圧を選択するセレクタとに関して、
同一極性の階調電圧線のみが直上に配置されたセレクタを組とし、正極性の組と負極性の組とを前記階調電圧線に対して垂直方向に並べて配置したことを特徴とする液晶パネル駆動用半導体集積回路。
（付記２）外部から入力されるｎビットのデジタル画像データを保持するデータラッチと、
各階調の正極性のアナログ階調電圧を正極性階調電圧線上に発生させる正極性階調電圧発生部と、
各階調の負極性のアナログ階調電圧を負極性階調電圧線上に発生させる負極性階調電圧発生部と、
直上に前記負極性階調電圧線が配置されずに前記正極性階調電圧線が配置され、前記データラッチが保持したｎビットのデジタル画像データに応じて、前記正極性階調電圧発生部により発生させられる各階調の正極性のアナログ階調電圧を選択する正極性セレクタと、
直上に前記正極性階調電圧線が配置されずに前記負極性階調電圧線が配置され、前記データラッチが保持したｎビットのデジタル画像データに応じて、前記負極性階調電圧発生部により発生させられる各階調の負極性のアナログ階調電圧を選択する負極性セレクタと、
前記正極性セレクタ及び前記負極性セレクタにより選択された正極性アナログ階調電圧及び負極性アナログ階調電圧を増幅して出力するオペアンプと、
前記オペアンプにより出力される正極性アナログ階調電圧及び負極性アナログ階調電圧の信号経路をストレート又はクロスに切り替えて液晶パネルに出力する出力切替部とを備えたことを特徴とする液晶パネル駆動用半導体集積回路。
【００６２】
（付記３）前記データラッチは、正極性のアナログ階調電圧を発生させるためのデジタル画像データを保持する正極性データラッチと、負極性のアナログ階調電圧を発生させるためのデジタル画像データを保持する負極性データラッチとを含み、
前記正極性セレクタは、前記正極性データラッチが保持したデジタル画像データに応じて前記正極性のアナログ階調電圧を選択し、
前記負極性セレクタは、前記負極性データラッチが保持したデジタル画像データに応じて前記負極性のアナログ階調電圧を選択し、
前記オペアンプは、前記正極性セレクタにより選択された正極性アナログ階調電圧を増幅して出力する正極性オペアンプと、前記負極性セレクタにより選択された負極性アナログ階調電圧を増幅して出力する負極性オペアンプとを含むことを特徴とする付記２記載の液晶パネル駆動用半導体集積回路。
（付記４）前記正極性セレクタはＰチャネルの転送ゲートにより構成され、前記負極性セレクタはＮチャネルの転送ゲートにより構成されていることを特徴とする付記２記載の液晶パネル駆動用半導体集積回路。
【００６３】
（付記５）前記正極性データラッチ及び前記正極性セレクタを一組として前記正極性階調電圧線に対して水平方向に複数並べ、前記負極性データラッチ及び前記負極性セレクタを一組として前記負極性階調電圧線に対して水平方向に複数並べて配置したことを特徴とする付記３記載の液晶パネル駆動用半導体集積回路。
（付記６）前記正極性セレクタ及び前記正極性データラッチを正極性の組とし、前記負極性セレクタ及び前記負極性データラッチを負極性の組として、前記正極性データラッチと前記負極性データラッチとが隣接するように前記正極性の組及び前記負極性の組を配置してこれを一組とし、前記正極性階調電圧線及び前記負極性階調電圧線に対して水平方向に複数組並べて配置したことを特徴とする付記３記載の液晶パネル駆動用半導体集積回路。
【００６４】
（付記７）前記正極性データラッチと前記負極性データラッチとを、前記正極性階調電圧線及び前記負極性階調電圧線に対して垂直方向に隣接させて配置したことを特徴とする付記６記載の液晶パネル駆動用半導体集積回路。
（付記８）前記正極性データラッチと前記負極性データラッチとを、前記正極性階調電圧線及び前記負極性階調電圧線に対して水平方向に隣接させて配置したことを特徴とする付記６記載の液晶パネル駆動用半導体集積回路。
【００６５】
（付記９）前記正極性セレクタ及び前記正極性データラッチを正極性の組とし、前記負極性セレクタ及び前記負極性データラッチを負極性の組として、前記正極性セレクタと前記負極性セレクタとが隣接するように前記正極性の組及び前記負極性の組を配置してこれを一組とし、前記正極性階調電圧線及び前記負極性階調電圧線に対して水平方向に複数組並べて配置したことを特徴とする付記３記載の液晶パネル駆動用半導体集積回路。
（付記１０）前記正極性セレクタ及び前記正極性データラッチを正極性の組とし、前記負極性セレクタ及び前記負極性データラッチを負極性の組として、前記正極性及び負極性の異なる組のセレクタとデータラッチとが隣接するように前記正極性の組及び前記負極性の組を配置してこれを一組とし、前記正極性階調電圧線及び前記負極性階調電圧線に対して水平方向に複数組並べて配置したことを特徴とする付記３記載の液晶パネル駆動用半導体集積回路。
【００６６】
（付記１１）前記正極性セレクタは第１の正極性セレクタ部と第２の正極性セレクタ部とを有し、前記負極性セレクタは第１の負極性セレクタ部と第２の負極性セレクタ部とを有し、
前記正極性データラッチを前記第１及び第２の正極性セレクタ部の間に挟んだものを正極性の組とし、前記負極性データラッチを前記第１及び第２の負極性セレクタ部の間に挟んだものを負極性の組とし、前記正極性の組と前記負極性の組とを配置してこれを一組とし、前記正極性階調電圧線及び前記負極性階調電圧線に対して水平方向に複数組並べて配置したことを特徴とする付記３記載の液晶パネル駆動用半導体集積回路。
（付記１２）前記第２の正極性セレクタ部と前記第１の負極性セレクタ部とが隣接するように前記正極性の組と前記負極性の組とを配置してこれを一組とし、前記正極性階調電圧線及び前記負極性階調電圧線に対して水平方向に複数組並べて配置したことを特徴とする付記１１記載の液晶パネル駆動用半導体集積回路。
【００６７】
（付記１３）前記正極性データラッチは第１の正極性データラッチ部と第２の正極性データラッチ部とを有し、前記負極性データラッチは第１の負極性データラッチ部と第２の負極性データラッチ部とを有し、
前記正極性セレクタを前記第１及び第２の正極性データラッチ部の間に挟んだものを正極性の組とし、前記負極性セレクタを前記第１及び第２の負極性データラッチ部の間に挟んだものを負極性の組とし、前記正極性の組と前記負極性の組とを配置してこれを一組とし、前記正極性階調電圧線及び前記負極性階調電圧線に対して水平方向に複数組並べて配置したことを特徴とする付記３記載の液晶パネル駆動用半導体集積回路。
（付記１４）前記第２の正極性データラッチ部と前記第１の負極性データラッチ部とが隣接するように前記正極性の組と前記負極性の組とを配置してこれを一組とし、前記正極性階調電圧線及び前記負極性階調電圧線に対して水平方向に複数組並べて配置したことを特徴とする付記１３記載の液晶パネル駆動用半導体集積回路。
【００６８】
（付記１５）前記第２の正極性データラッチ部と前記第１の負極性データラッチ部とを、前記正極性階調電圧線及び前記負極性階調電圧線に対して垂直方向に隣接させて配置したことを特徴とする付記１３記載の液晶パネル駆動用半導体集積回路。
（付記１６）前記第２の正極性データラッチ部と前記第１の負極性データラッチ部とを、前記正極性階調電圧線及び前記負極性階調電圧線に対して水平方向に隣接させて配置したことを特徴とする付記１３記載の液晶パネル駆動用半導体集積回路。
【００６９】
（付記１７）前記正極性オペアンプと前記負極性オペアンプとを、前記正極性階調電圧線及び前記負極性階調電圧線に対して垂直方向に隣接させて配置したことを特徴とする付記３記載の液晶パネル駆動用半導体集積回路。
（付記１８）前記正極性オペアンプと前記負極性オペアンプとを、前記正極性階調電圧線及び前記負極性階調電圧線に対して水平方向に隣接させて配置したことを特徴とする付記３記載の液晶パネル駆動用半導体集積回路。
【００７０】
（付記１９）前記正極性及び負極性データラッチ並びに前記正極性及び負極性セレクタの領域を、前記正極性及び負極性オペアンプ並びに出力切替部の領域の片側のみに隣接するように配置したことを特徴とする付記３記載の液晶パネル駆動用半導体集積回路。
（付記２０）前記正極性及び負極性データラッチ並びに前記正極性及び負極性セレクタの領域を、前記正極性及び負極性オペアンプ並びに出力切替部の領域の両側に隣接するように配置したことを特徴とする付記３記載の液晶パネル駆動用半導体集積回路。
【００７１】
【発明の効果】
以上説明したように本発明によれば、階調電圧線に対して水平方向の長さを大幅に短くすることができ、全体として液晶パネル駆動用半導体集積回路の面積を小さくすることができる。
【図面の簡単な説明】
【図１】第１の実施形態による液晶表示装置の構成例を示す図である。
【図２】階調電圧発生部及びセレクタの構成例を示す回路図である。
【図３】第２の実施形態による液晶表示装置の構成例を示す図である。
【図４】第３の実施形態による液晶表示装置の構成例を示す図である。
【図５】第４の実施形態による液晶表示装置の構成例を示す図である。
【図６】第５の実施形態による液晶表示装置の構成例を示す図である。
【図７】第６の実施形態による液晶表示装置の構成例を示す図である。
【図８】第７の実施形態による液晶表示装置の構成例を示す図である。
【図９】第８の実施形態による液晶表示装置の構成例を示す図である。
【図１０】第９の実施形態による液晶表示装置の構成例を示す図である。
【図１１】第１０の実施形態による液晶パネル駆動用半導体集積回路の構成例を示す平面図である。
【図１２】従来技術による液晶表示装置の構成例を示す図である。
【符号の説明】
１  配線コンタクト部
２  未使用領域
５  階調電圧発生部
６  ラダー抵抗
１１  データラッチ部及びセレクタ部
３０，４０  液晶パネル駆動用半導体集積回路
Ｔｒ  トランジスタ
ＳＥＬ  セレクタ部
ＮＳＥＬ  負極性セレクタ部
ＰＳＥＬ  正極性セレクタ部
ＬＮ    階調電圧線
ＮＬＮ    負極性階調電圧線
ＰＬＮ    正極性階調電圧線
ＬＴ  データラッチ部
ＮＬＴ  負極性データラッチ部
ＰＬＴ  正極性データラッチ部
ＯＰ  オペアンプ部
ＳＷ  出力切替部
ＰＮＬ  ＴＦＴ液晶パネル
【図１】
0003864031.tif 000002
【図２】
0003864031.tif 000003
【図３】
0003864031.tif 000004
【図４】
0003864031.tif 000005
【図５】
0003864031.tif 000006
【図６】
0003864031.tif 000007
【図７】
0003864031.tif 000008
【図８】
0003864031.tif 000009
【図９】
0003864031.tif 000010
【図１０】
0003864031.tif 000011
【図１１】
0003864031.tif 000012
【図１２】
0003864031.tif 000013