(57)【特許請求の範囲】
【請求項１】
２つのスイッチング素子の直列接続体が一対、電源・アース間に接続され、それら直列接続体の２つのスイッチング素子の接続点相互間に接続されたモータコイルに、各スイッチング素子のＯＮ／ＯＦＦ制御によって任意の方向から、任意のタイミングでＯＮ／ＯＦＦ通電制御可能で、前記電源側の２つのスイッチング素子のＯＮに電源電圧を超える制御電圧が必要なブラシレス直流１相モータのドライブ回路を、前記スイッチング素子へのＯＮ／ＯＦＦ制御電圧のデューティ比を変化させてモータ回転速度を制御可能に駆動するプリドライブ回路において、
電源電圧を所定の電圧に昇圧する昇圧回路と、
４つのアンド回路と２つのインバータ回路とで構成され、モータ回転位置信号及びモータ回転速度を制御するためのデューティ比設定用信号に基づいた各スイッチング素子制御用のパルス信号を各別に作成し、出力するロジック回路と、
このロジック回路の前記電源側の２つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、前記昇圧回路からの昇圧電圧を動作電源として各々与えられて、前記電源側の２つのスイッチング素子制御用のパルス信号を、各々電源電圧を超える所定の電圧レベルまで増幅してその電源側の２つのスイッチング素子の制御入力端子に各別に与える２つの電源側スイッチング素子駆動回路と、
前記ロジック回路の前記アース側の２つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、前記電源電圧以下の電圧を動作電源として各々与えられて、前記アース側の２つのスイッチング素子制御用のパルス信号を、各々適宜増幅してそのアース側の２つのスイッチング素子の制御入力端子に各別に与える２つのアース側スイッチング素子駆動回路とを具備することを特徴とするブラシレス直流１相モータのプリドライブ回路。
【請求項２】
昇圧回路は、２つの抵抗の抵抗値の設定のみで昇圧電圧を設定可能な分圧器を備えてなり、電源側の２つのスイッチング素子のＯＮに必要な制御電圧値に応じて前記分圧器の抵抗値を設定して所望の昇圧電圧を得ることを特徴とする請求項１に記載のブラシレス直流１相モータのプリドライブ回路。
【請求項３】
電源側スイッチング素子駆動回路は、抵抗と、この抵抗を介して順方向に直列接続されたＮＰＮ形トランジスタ及びＰＮＰ形トランジスタとを備え、両トランジスタのベースが共通接続されてロジック回路の電源側のスイッチング素子制御用のパルス信号出力端子に接続され、前記抵抗のアース側の端部が前記電源側のスイッチング素子の制御入力端子に接続されることを特徴とする請求項１又は２に記載のブラシレス直流１相モータのプリドライブ回路。
【請求項４】
アース側スイッチング素子駆動回路は、抵抗と、この抵抗を介して順方向に直列接続されたＮＰＮ形トランジスタ及びＰＮＰ形トランジスタとを備え、両トランジスタのベースが共通接続されてロジック回路のアース側のスイッチング素子制御用のパルス信号出力端子に接続され、前記抵抗のアース側の端部が前記アース側スイッチング素子の制御入力端子に接続されることを特徴とする請求項１、２又は３に記載のブラシレス直流１相モータのプリドライブ回路。
【請求項５】
電源側スイッチング素子の制御入力端子と、そのスイッチング素子の一対のスイッチ端子のうちのモータコイル側のスイッチ端子との間の過電圧を防止する過電圧防止回路を具備することを特徴とする請求項１〜４のいずれかに記載のブラシレス直流１相モータのプリドライブ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電子機器の筐体内で発生する熱を外部に排出するファンモータとして好適なブラシレス直流１相モータに係り、特にそのドライブ回路のスイッチング素子に制御信号を与えるプリドライブ回路に関するものである。
【０００２】
【従来の技術】
例えば、パーソナルコンピュータやコピー機等のＯＡ機器のように、多数の電子部品を比較的狭い筐体内に収容した電子機器においては、上記電子部品から発生する熱が筐体内にこもり、電子部品を熱破壊させる虞がある。
そこで、このような電子機器の筐体の壁面や天井面に通気口を設け、その通気口にファンモータを取り付けて筐体内の熱を外部に排出するようにしている。
【０００３】
この種のファンモータに、ブラシレス直流１相モータを用いることが少なくないが、このようなブラシレス直流１相モータの従来のプリドライブ回路を図３を参照しつつ説明する。
この図において、ブラシレス直流１相モータのコイル（モータコイル）Ｌ１及びそのドライブ回路３１を除いた部分がプリドライブ回路である。Ｖｃｃは回路動作用の直流電源を示す。
上記ドライブ回路３１は、図示するように４つのスイッチング素子、ここではＮチャンネルＭＯＳ形パワーＦＥＴ（電界効果トランジスタ）ＰＦ１〜ＰＦ４と、ダイオードＤ３１、コンデンサＣ３１を備えて構成されている。
【０００４】
上記コイルＬ１は、モータのステータ（図示せず）に備えられ、このコイルＬ１を駆動対象としたドライブ回路３１の４つのパワーＦＥＴ  ＰＦ１〜ＰＦ４によって所定のＯＮ／ＯＦＦタイミングで通電され、動的な磁界（回転磁界）を作る。
モータのロータ（図示せず）には永久磁石が備えられており、このロータは永久磁石が上記磁界に追従して回転することにより回転する。
【０００５】
プリドライブ回路は、専用集積回路ＩＣ１，ＩＣ２、抵抗Ｒ３１〜Ｒ３５、コンデンサＣ３２〜Ｃ３５及びダイオードＤ３２〜Ｄ３５から構成されている。ここで、パワーＦＥＴ  ＰＦ１〜ＰＦ４は図示するように寄生ダイオードを有するＦＥＴである。
なお、以下の説明において、専用集積回路ＩＣ１，ＩＣ２は専用ＩＣ１，ＩＣ２と略記し、パワーＦＥＴ  ＰＦ１，ＰＦ２，ＰＦ３，ＰＦ４はＰＦ１，ＰＦ２，ＰＦ３，ＰＦ４と略記する。
【０００６】
専用ＩＣ１は、図示しないホール素子等で検出されたモータ（ロータ；永久磁石）の回転位置信号ｘ、シャットダウン用の高レベル信号ｙ及びモータ回転速度を制御するためのデューティ比設定用信号ｚが入力される。この専用ＩＣ１は、後述昇圧電圧ＶＢ１を受け、信号ｘ，ｙ，ｚに基づいて設定したタイミングでＰＦ１，ＰＦ３をＯＮ／ＯＦＦさせる。
専用ＩＣ２にも上記信号ｘ，ｙ，ｚが入力される。この専用ＩＣ２は、後述昇圧電圧ＶＢ２を受け、信号ｘ，ｙ，ｚに基づいて設定したタイミングでＰＦ２，ＰＦ４をＯＮ／ＯＦＦさせる。
【０００７】
図示接続のＰＦ１〜ＰＦ４のうち、ＰＦ３，ＰＦ４は、ソースがアースされているのでゲート（制御入力端子）がアース電位より若干高ければＯＮする。一方、ＰＦ１，ＰＦ２は、コイルＬ１を挟んで電源Ｖｃｃ側にあるので、コイルＬ１の駆動電圧が電源電圧（Ｖｃｃ）にほぼ等しい通常の場合にあっては電源電圧以上の電圧（電源電圧に、ＰＦ１，ＰＦ２をＯＮさせるために必要なゲート・ソース間電圧を加えた電圧）をゲートに与えなければならない。
このような電源電圧以上の電圧を外部から取り込むことは、電源回路を複雑化、大型化するのみならず、コストの上昇を招く等の理由から、通常は自身の回路内で得ることが望まれる。
【０００８】
そこで昇圧回路、例えばチャージポンプ回路等が付加されることになるが、ダイオードＤ３２、コンデンサＣ３４及び抵抗Ｒ３１からなる回路と、ダイオードＤ３３、コンデンサＣ３５及び抵抗Ｒ３１からなる回路は、各々そのようなチャージポンプ回路を構成している。
この場合、ダイオードＤ３２及びコンデンサＣ３４接続点からの昇圧電圧ＶＢ１はＰＦ１をＯＮさせるための昇圧電圧ＶＢとして専用ＩＣ１に与えられる。また、ダイオードＤ３３及びコンデンサＣ３５接続点からの昇圧電圧ＶＢ２はＰＦ２をＯＮさせるための昇圧電圧ＶＢとして専用ＩＣ２に与えられる。
【０００９】
すなわち専用ＩＣ１は、所定のＯＮ／ＯＦＦタイミングで電圧ＶＢに基づく高電圧のパルス信号ＨＯをＰＦ１のゲートに与え、専用ＩＣ２は、所定のＯＮ／ＯＦＦタイミングで電圧ＶＢに基づく高電圧のパルス信号ＨＯをＰＦ２のゲートに与える。ＰＦ３，ＰＦ４の各ゲートには、専用ＩＣ１，ＩＣ２から各々電源電圧（Ｖｃｃ）基づく低電圧のパルス信号ＬＯが所定のＯＮ／ＯＦＦタイミングで与えられる。
上記ＯＮ／ＯＦＦタイミングは、信号ｘ，ｙ，ｚに応じて専用ＩＣ１，ＩＣ２内で設定され、その専用ＩＣ１，ＩＣ２からの信号によってＰＦ１〜ＰＦ４が所定のタイミング、デューティ比でＯＮ／ＯＦＦしてコイルＬ１の通電制御を行う。
これにより、モータ（ロータ）は所定の方向に信号ｘ，ｙ，ｚに応じた速度で回転する。上記モータがファンを備え、電子機器の筐体の通気口に取り付けられていれば、そのモータはファンモータとして回転し、筐体内の熱を外部に排出する。
【００１０】
【発明が解決しようとする課題】
しかしながら上述従来回路では、専用ＩＣ１，ＩＣ２を使用しているのでコスト高になった。
【００１１】
また、専用ＩＣ１，ＩＣ２を使用しているために、電源側のＰＦ１，ＰＦ２のゲート電圧は一定の範囲内の値に制限された。
すなわち、上述したようにＰＦ１，ＰＦ２のゲート電圧は、電源電圧以上の電圧をゲートに与えなければならない。この電圧は、チャージポンプ回路等で得て、専用ＩＣ１，ＩＣ２の各ＶＢ端子（昇圧電圧入力端子）に昇圧電圧ＶＢ１，ＶＢ２として与えた電圧に基づき、その専用ＩＣ１，ＩＣ２からＰＦ１，ＰＦ２の各ゲートに与えられる。しかし、ＩＣ（専用ＩＣ１，ＩＣ２）は１パッケージ化され、また内部の回路構成は固定化されているので、ＰＦ１，ＰＦ２の各ＶＢ端子に与えられる昇圧電圧ＶＢ１，ＶＢ２の範囲、つまりＰＦ１，ＰＦ２のゲート電圧の変更が可能な範囲はそのＩＣの仕様で定まり、任意に変えることができないからである。
【００１２】
このため、ＩＣ周辺の回路設計の自由度は小さくなり、例えば駆動するモータの変更、すなわちモータコイルＬ１の定格駆動電圧の変更や、パワーＦＥＴ（ＰＦ１〜ＰＦ４）自体の変更等のように、ＰＦ１，ＰＦ２のゲート電圧の変更を伴う回路設計に対して柔軟に対応できなかった。特に、ＰＦ１，ＰＦ２のゲート電圧（昇圧電圧）を高くする変更については、昇圧電圧入力端子の定格を無視して与えると専用ＩＣ１，ＩＣ２を破壊させてしまうという問題があった。
【００１３】
本発明は、上記のような実情に鑑みなされたもので、低コストで構成でき、また、電源側のスイッチング素子の制御入力電圧の変更（調節）を広い範囲で容易に、特に制御入力電圧を高める変更であっても容易に、かつ回路素子の破壊を生じさせずに実現できるブラシレス直流１相モータのプリドライブ回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、請求項１に記載の発明は、２つのスイッチング素子の直列接続体が一対、電源・アース間に接続され、それら直列接続体の２つのスイッチング素子の接続点相互間に接続されたモータコイルに、各スイッチング素子のＯＮ／ＯＦＦ制御によって任意の方向から、任意のタイミングでＯＮ／ＯＦＦ通電制御可能で、前記電源側の２つのスイッチング素子のＯＮに電源電圧を超える制御電圧が必要なブラシレス直流１相モータのドライブ回路を、前記スイッチング素子へのＯＮ／ＯＦＦ制御電圧のデューティ比を変化させてモータ回転速度を制御可能に駆動するプリドライブ回路において、電源電圧を所定の電圧に昇圧する昇圧回路と、４つのアンド回路と２つのインバータ回路とで構成され、モータ回転位置信号及びモータ回転速度を制御するためのデューティ比設定用信号に基づいた各スイッチング素子制御用のパルス信号を各別に作成し、出力するロジック回路と、このロジック回路の前記電源側の２つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、前記昇圧回路からの昇圧電圧を動作電源として各々与えられて、前記電源側の２つのスイッチング素子制御用のパルス信号を、各々電源電圧を超える所定の電圧レベルまで増幅してその電源側の２つのスイッチング素子の制御入力端子に各別に与える２つの電源側スイッチング素子駆動回路と、前記ロジック回路の前記アース側の２つのスイッチング素子制御用のパルス信号出力端子に各別に接続され、前記電源電圧以下の電圧を動作電源として各々与えられて、前記アース側の２つのスイッチング素子制御用のパルス信号を、各々適宜増幅してそのアース側の２つのスイッチング素子の制御入力端子に各別に与える２つのアース側スイッチング素子駆動回路とを具備することを特徴とする。
【００１５】
請求項２に記載の発明は、請求項１に記載の発明において、昇圧回路は、２つの抵抗の抵抗値の設定のみで昇圧電圧を設定可能な分圧器を備えてなり、電源側の２つのスイッチング素子のＯＮに必要な制御電圧値に応じて前記分圧器の抵抗値を設定して所望の昇圧電圧を得ることを特徴とする。
【００１６】
請求項３に記載の発明は、請求項１又は２に記載の発明において、電源側スイッチング素子駆動回路は、抵抗と、この抵抗を介して順方向に直列接続されたＮＰＮ形トランジスタ及びＰＮＰ形トランジスタとを備え、両トランジスタのベースが共通接続されてロジック回路の電源側のスイッチング素子制御用のパルス信号出力端子に接続され、前記抵抗のアース側の端部が前記電源側のスイッチング素子の制御入力端子に接続されることを特徴とする。
【００１７】
請求項４に記載の発明は、請求項１、２又は３に記載の発明において、アース側スイッチング素子駆動回路は、抵抗と、この抵抗を介して順方向に直列接続されたＮＰＮ形トランジスタ及びＰＮＰ形トランジスタとを備え、両トランジスタのベースが共通接続されてロジック回路のアース側のスイッチング素子制御用のパルス信号出力端子に接続され、前記抵抗のアース側の端部が前記アース側スイッチング素子の制御入力端子に接続されることを特徴とする。
【００１８】
請求項５に記載の発明は、請求項１〜４に記載の発明において、電源側スイッチング素子の制御入力端子と、同スイッチング素子の一対のスイッチ端子のうちのモータコイル側のスイッチ端子との間の過電圧を防止する過電圧防止回路を具備することを特徴とする。
【００１９】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づき説明する。
図１は、本発明によるブラシレス直流１相モータのドライブ回路の一実施形態を示す回路図である。
この図において、ブラシレス直流１相モータのコイル（モータコイル）Ｌ１及びそのドライブ回路３１を除いた部分がプリドライブ回路である。Ｖｃｃは回路動作用の直流電源を示す。この例では、コイルＬ１の動作電源も電源Ｖｃｃからとっているが、これとは別の電源をコイルＬ１の動作電源としてもよい。
【００２０】
上記ドライブ回路３１は、図示するように４つのスイッチング素子、ここではＮチャンネルＭＯＳ形パワーＦＥＴ（電界効果トランジスタ）ＰＦ１〜ＰＦ４と、ダイオードＤ３１、コンデンサＣ３１を備えて構成されている。
【００２１】
４つのパワーＦＥＴ  ＰＦ１〜ＰＦ４は、２つのパワーＦＥＴの直列接続体（ＰＦ１，ＰＦ３による直列接続体とＰＦ２，ＰＦ４による直列接続体）に分けられ、各々電源Ｖｃｃ及びアース間に図示極性で接続されている。ダイオードＤ３１は、電源Ｖｃｃと上記２つの直列接続体（ＰＦ１，ＰＦ３；ＰＦ２，ＰＦ４）との間に、電源Ｖｃｃに対して順方向に接続され、コンデンサＣ３１は、ダイオードＤ３１のカソード及びアース間に接続されている。駆動対象であるコイルＬ１は、ＰＦ１及びＰＦ３の接続点と、ＰＦ２及びＰＦ４の接続点との間に接続されている。
【００２２】
上記コイルＬ１は、モータのステータ（図示せず）に備えられ、後述するように、ＰＦ１〜ＰＦ４によって所定のＯＮ／ＯＦＦタイミングで通電され、動的な磁界（回転磁界）を作る。
モータのロータ（図示せず）には永久磁石が備えられており、このロータは永久磁石が上記磁界に追従して回転することにより回転する。
【００２３】
本発明のプリドライブ回路は、例えば４つのアンド回路１１〜１４と２つのインバータ回路１５，１６とからなるロジック回路１７（１７ａ〜１７ｄ）と、抵抗Ｒ１１〜Ｒ３０，Ｒ４１，Ｒ４２、コンデンサＣ１１〜Ｃ１５、ダイオードＤ１１〜Ｄ１３、ツェナダイオードＺＤ１〜ＺＤ４、ＮＰＮ形トランジスタＴ１〜Ｔ４及びＰＮＰ形トランジスタＴ５〜Ｔ８から構成されている。ここで、パワーＦＥＴ  ＰＦ１〜ＰＦ４は図示するように寄生ダイオードを有するＦＥＴである。
【００２４】
上記ロジック回路１７は、図３に示すと同様の信号ｘ，ｙ，ｚに基づき、図３中の専用ＩＣ１，ＩＣ２から出力される信号と同様の信号（電圧波形）を出力して、信号ｘ，ｙ，ｚに基づいて設定されるタイミングでＰＦ１〜ＰＦ４をＯＮ／ＯＦＦさせる回路である。このロジック回路１７は、ここでは４つ以上のアンド回路と２つ以上のインバータ回路を内蔵する汎用ＩＣを用いて構成されている。
【００２５】
既に述べたように、図示接続のＰＦ１〜ＰＦ４のうち、ＰＦ３，ＰＦ４は、ソースがアースされているのでゲート（制御入力端子）がアース電位より若干高ければＯＮする。一方、ＰＦ１，ＰＦ２は、コイルＬ１を挟んで電源Ｖｃｃ側にあるので、コイルＬ１の駆動電圧が電源電圧（Ｖｃｃ）にほぼ等しい通常の場合にあっては電源電圧以上の電圧（電源電圧に、ＰＦ１，ＰＦ２をＯＮさせるために必要なゲート・ソース間電圧を加えた電圧）をゲートに与えなければならない。
このような電源電圧以上の電圧を外部から取り込むことは、電源回路を複雑化、大型化するのみならず、コストの上昇を招く等の理由から、通常は自身の回路内で得ることが望まれる。
【００２６】
そこで昇圧回路、例えばチャージポンプ回路等が付加されることになるが、ダイオードＤ１１、コンデンサＣ１５及び抵抗Ｒ４１，Ｒ４２（分圧器）からなる回路１８は、そのようなチャージポンプ回路を構成している。
すなわちチャージポンプ回路１８は、ここでは電源Ｖｃｃ及びＰＦ１のソース間に、電源Ｖｃｃ側から順に、抵抗Ｒ４１、順方向のダイオードＤ１１及びコンデンサＣ１５を接続し、抵抗Ｒ４１及びダイオードＤ１１の接続点とアースとの間に抵抗Ｒ４２を接続して構成される。
このチャージポンプ回路１８によれば、分圧器を構成する抵抗Ｒ４１，Ｒ４２の抵抗値をＲ４１，Ｒ４２、電源Ｖｃｃの電圧値をＶｃｃとしたとき、〔１＋R42/(R41+R42)〕×Ｖｃｃで与えられる昇圧電圧ＶＢがダイオードＤ１１及びコンデンサＣ１５の接続点から出力される。
このように、このチャージポンプ回路１８では、電源側の２つのスイッチング素子（例えば、ＰＦ１又はＰＦ２）のＯＮに必要な制御電圧値に応じた所望の昇圧電圧を、単に抵抗値を選定するだけで設定できる。
この結果、スイッチング素子駆動回路の動作電源の電圧範囲、特に電源側スイッチング素子駆動回路の動作電源として与える昇圧回路からの昇圧電圧の範囲に、従来回路において制限されていた昇圧電圧の幅が、抵抗値を選定するだけで広くなり、回路設計の自由度が増す。
【００２７】
上記トランジスタＴ１，Ｔ５及び抵抗Ｒ１９と、トランジスタＴ２，Ｔ６及び抵抗Ｒ２０は、各々電源側の２つのＰＦ制御用のパルス信号を、各々電源電圧Ｖｃｃを超える所定の電圧レベル（少なくとも電源側のＰＦ１，ＰＦ２をＯＮさせ得る電圧レベル）まで増幅する電源側ＰＦ駆動回路１９，２２を構成する。
【００２８】
具体的には、電源側ＰＦ駆動回路１９は、上記昇圧電圧ＶＢが与えられた直流電源端子ＶＢ及びアース間に、抵抗Ｒ１９を介して順方向に直列接続されたトランジスタＴ１，Ｔ５を介挿接続させてなる。この場合、両トランジスタＴ１，Ｔ５のベースは共通接続されてロジック回路１７ａの電源側ＰＦ１制御用のパルス信号出力端子ＰＯ１に接続され、抵抗Ｒ１９のアース側端部（抵抗Ｒ１９及びトランジスタＴ５のエミッタ間）は電源側ＰＦ１のゲート（制御入力端子）に接続されている。
【００２９】
この例では、抵抗Ｒ１９のアース側端部は抵抗Ｒ２３と、抵抗Ｒ２４及びツェナダイオードＺＤ１からなる電源側ＰＦ１のゲート・ソース間の過電圧防止回路２０とを介して電源側ＰＦ１のゲートに接続される。また、トランジスタＴ１，Ｔ５の共通接続されたベースは、抵抗Ｒ１２と、抵抗Ｒ１１及びコンデンサＣ１１からなるノイズ防止用フィルタ回路２１とを介して上記パルス信号出力端子ＰＯ１に接続される。
【００３０】
また電源側ＰＦ駆動回路２２は、上記昇圧電圧ＶＢが与えられた直流電源端子ＶＢ及びアース間に、抵抗Ｒ２０を介して順方向に直列接続されたトランジスタＴ２，Ｔ６を介挿接続させてなる。この場合、両トランジスタＴ２，Ｔ６のベースは共通接続されてロジック回路１７ｂの電源側ＰＦ２制御用のパルス信号出力端子ＰＯ２に接続され、抵抗Ｒ２０のアース側端部（抵抗Ｒ２０及びトランジスタＴ６のエミッタ間）は電源側ＰＦ２のゲートに接続される。
【００３１】
この例では、抵抗Ｒ２０のアース側端部は抵抗Ｒ２５と、抵抗Ｒ２６及びツェナダイオードＺＤ２からなる電源側ＰＦ２のゲート・ソース間の過電圧防止回路２３とを介して電源側ＰＦ２のゲートに接続される。また、トランジスタＴ２，Ｔ６の共通接続されたベースは、抵抗Ｒ１４と、抵抗Ｒ１３及びコンデンサＣ１２からなるノイズ防止用フィルタ回路２４とを介して上記パルス信号出力端子ＰＯ２に接続される。
【００３２】
上記トランジスタＴ３，Ｔ７、抵抗Ｒ２１及びダイオードＤ１２と、トランジスタＴ４，Ｔ８、抵抗Ｒ２２及びダイオード１３は、各々アース側の２つのＰＦ制御用のパルス信号を、電源電圧Ｖｃｃ以下の適宜値、基本的にはアース側のＰＦ３，ＰＦ４をＯＮさせ得るゲート・ソース（アース）間電圧値に増幅するアース側ＰＦ駆動回路２５，２８を構成する。
【００３３】
具体的には、アース側ＰＦ駆動回路２５は、直流電源Ｖｃｃ及びアース間に、抵抗Ｒ２１を介して順方向に直列接続されたトランジスタＴ３，Ｔ７を介挿接続させてなる。この場合、両トランジスタＴ３，Ｔ７のベースは共通接続されてロジック回路１７ｃのアース側ＰＦ１制御用のパルス信号出力端子ＰＯ３に接続され、抵抗Ｒ２１のアース側端部（抵抗Ｒ２１及びトランジスタＴ７のエミッタ間）はアース側ＰＦ３のゲートに接続されている。
【００３４】
この例では、抵抗Ｒ２１のアース側端部は抵抗Ｒ２７と、抵抗Ｒ２８及びツェナダイオードＺＤ３からなるアース側ＰＦ３のゲート・ソース間の過電圧防止回路２６とを介してアース側ＰＦ３のゲートに接続される。また、トランジスタＴ３，Ｔ７の共通接続されたベースは、抵抗Ｒ１６と、抵抗Ｒ１５及びコンデンサＣ１３からなるノイズ防止用フィルタ回路２７とを介して上記パルス信号出力端子ＰＯ３に接続される。なお直流電源Ｖｃｃは、順方向のダイオードＤ１２を介してトランジスタＴ３（コレクタ）に接続される。
【００３５】
またアース側ＰＦ駆動回路２８は、直流電源Ｖｃｃ及びアース間に、抵抗Ｒ２２を介して順方向に直列接続されたトランジスタＴ４，Ｔ８を介挿接続させてなる。この場合、両トランジスタＴ４，Ｔ８のベースは共通接続されてロジック回路１７ｄのアース側ＰＦ４制御用のパルス信号出力端子ＰＯ４に接続され、抵抗Ｒ２２のアース側端部（抵抗Ｒ２２及びトランジスタＴ８のエミッタ間）はアース側ＰＦ４のゲートに接続されている。
【００３６】
この例では、抵抗Ｒ２２のアース側端部は抵抗Ｒ２９と、抵抗Ｒ３０及びツェナダイオードＺＤ４からなるアース側ＰＦ４のゲート・ソース間の過電圧防止回路２９とを介してアース側ＰＦ４のゲートに接続される。また、トランジスタＴ４，Ｔ８の共通接続されたベースは、抵抗Ｒ１８と、抵抗Ｒ１７及びコンデンサＣ１４からなるノイズ防止用フィルタ回路３０とを介して上記パルス信号出力端子ＰＯ４に接続される。なお直流電源Ｖｃｃは、順方向のダイオードＤ１３を介してトランジスタＴ４（コレクタ）に接続される。
【００３７】
次の上述本発明回路の動作について説明する。
ロジック回路１７（１７ａ〜１７ｄ）は、図３に示すと同様の信号ｘ，ｙ，ｚに基づき、図３中の専用ＩＣ１，ＩＣ２から出力される信号と同様の信号（電圧波形）をパルス信号出力端子ＰＯ１〜ＰＯ４に出力する。
具体的には、専用ＩＣ１のパルス信号ＨＯと同様の信号をパルス信号出力端子ＰＯ１に入力し、同じくパルス信号ＬＯと同様の信号をパルス信号出力端子ＰＯ３に入力する。また、専用ＩＣ２のパルス信号ＨＯと同様の信号をパルス信号出力端子ＰＯ２に入力し、同じくパルス信号ＬＯと同様の信号をパルス信号出力端子ＰＯ４に入力する。
【００３８】
パルス信号出力端子ＰＯ１，ＰＯ２に出力されたパルス信号は、チャージポンプ回路１８からの昇圧電圧ＶＢを動作電源として各々与えられた電源側ＰＦ駆動回路１９，２２によって、各々電源側のＰＦ１，ＰＦ２をＯＮさせ得る電圧レベル（高電圧レベル）まで増幅されてそれら電源側のＰＦ１，ＰＦ２のゲートに与えられる。
【００３９】
一方、パルス信号出力端子ＰＯ３，ＰＯ４に出力されたパルス信号は、電源電圧Ｖｃｃ以下の電圧、ここでは電源電圧Ｖｃｃを動作電源として各々与えられたアース側ＰＦ駆動回路２５，２８によって、各々アース側のＰＦ３，ＰＦ４をＯＮさせ得る電圧レベル（低電圧レベル）まで増幅されてそれらアース側のＰＦ３，ＰＦ４のゲートに与えられる。
【００４０】
いま、コイルＬ１の図中左端から右端に向かって通電されたときに正転状態（本モータがファンモータに適用された場合には送風状態）になることとし、その方向に１００％のデューティ比、換言すれば最速設定で回転させる信号がロジック回路１７（１７ａ〜１７ｄ）からパルス信号出力端子ＰＯ１〜ＰＯ４に出力されているとする。この場合は、パルス信号出力端子ＰＯ１，ＰＯ４に高レベルパルス信号、パルス信号出力端子ＰＯ２，ＰＯ３に低レベル信号が各々出力されていることになる。
【００４１】
このとき、パルス信号出力端子ＰＯ１への高レベルパルス信号は、電源側ＰＦ駆動回路１９に入力され、そのＮＰＮ形トランジスタＴ１をＯＮして、電源電圧Ｖｃｃ以上の高電圧レベルまで増幅されてＰＦ１のゲートに与えられ、そのＰＦ１をＯＮしている。
また、パルス信号出力端子ＰＯ４への高レベルパルス信号は、アース側ＰＦ駆動回路２８に入力され、そのＮＰＮ形トランジスタＴ４をＯＮして、電源電圧Ｖｃｃ以下で、ＰＦ４をＯＮさせるに足りる程度の低電圧レベルに増幅（ここでは増幅率１を含む。）されてＰＦ４のゲートに与えられ、そのＰＦ４をＯＮしている。
【００４２】
一方、パルス信号出力端子ＰＯ２，ＰＯ３には各々低レベル信号が出力されているので、ＰＦ駆動回路２２，２５は非動作（トランジスタＴ２，Ｔ３が全期間にわたって共にＯＦＦ）状態にある。
【００４３】
したがって直流電源Ｖｃｃからの電流Ｉは、パルス信号出力端子ＰＯ１，ＰＯ４へのパルス信号の高レベル期間毎に、ダイオードＤ３１→ＰＦ１（ドレイン・ソース間）→コイルＬ１→ＰＦ４（ドレイン・ソース間）→アースの経路で流れる（実線矢印Ｉ参照）。ＰＦ１，ＰＦ４のＯＮの立上がり及び立下がりは、デューティ比が１００％の設定であれば常に同時であり、モータ（ロータ）は最速回転する。本モータがファンモータに適用されている場合には最大量の送風が行われ、取り付けられた電子機器の筐体内の熱を最大能力にて外部に排出する。
なお、パルス信号出力端子ＰＯ１，ＰＯ４へのパルス信号の立上がり及び立下がりタイミングは、図示しないホール素子等で検出されたモータ（ロータ；永久磁石）の回転位置信号ｘに従う。
【００４４】
次に、デューティ比が１００％未満、例えば５０％の速度で回転させる場合には、パルス信号出力端子ＰＯ４へのパルス信号の立下がりタイミングのみについて、上述１００％時に比べて１／２だけ早い時点とされる。すなわち、パルス信号出力端子ＰＯ１へのパルス信号の高レベル期間は変えることなく、パルス信号出力端子ＰＯ４へのパルス信号の高レベル期間を半減させる。
これによると、直流電源Ｖｃｃからの電流が、ダイオードＤ３１→ＰＦ１（ドレイン・ソース間）→コイルＬ１→ＰＦ４（ドレイン・ソース間）→アースの経路で流れる期間は上述１００％時の半分となり、モータは最速時の１／２の速度で回転することになる。
【００４５】
ＰＦ４のＯＮ期間を超えるＰＦ１のＯＮ期間、つまり、ＰＦ１のみがＯＮしていてＰＦ４がＯＦＦしている期間は、コイルＬ１からの電流Ｉ’はＰＦ２の寄生ダイオードを通ってコンデンサＣ３に吸収される（破線矢印Ｉ’参照）。コンデンサＣ３に吸収された電荷は、次のＰＦ１のＯＮ時に放出される。
ダイオードＤ３１は、この際、コイルＬ１からの電流が直流電源Ｖｃｃ側に流れようとするのを阻止（逆流阻止）する。コンデンサＣ３はノイズ除去用としても機能する。
【００４６】
なお、パルス信号出力端子ＰＯ２，ＰＯ３に高レベルパルス信号、パルス信号出力端子ＰＯ１，ＰＯ４に低レベル信号が各々出力された場合には、ＰＦ１及びＰＦ４がＯＦＦし、それに代わってＰＦ２及びＰＦ３がＯＮすることになり、コイルＬ１へは図中右端から左端に向かって通電されてモータは逆転する。逆転時のＰＦ２及びＰＦ３は、正転時のＰＦ１及びＰＦ４と同様に動作し、パルス信号出力端子ＰＯ２，ＰＯ３へのパルス信号ｘ，ｙ，ｚに基づく所定のデューティ比でコイルＬ１に通電して、モータを回転させる。
【００４７】
図２は、本発明回路の他の実施形態を示す回路図である。
この図において、図１と同一又は相当部分に同一符号を付して説明すると、この実施形態では、図１に示す回路から過電圧防止回路２６，２９及びノイズ防止用フィルタ回路２７，３０を省略した。
アース側ＰＦ３，ＰＦ４は、各々ゲートに与える電圧は低く、ゲート・ソース間に過電圧が発生する虞は小さいので過電圧防止回路２６，２９を省略可能である。また、パルス信号出力端子ＰＯ３，ＰＯ４部分においてはノイズが少なく、したがってノイズ防止用フィルタ回路２７，３０を省略可能である。
【００４８】
上述実施形態では、スイッチング素子にＮチャンネルＭＯＳ形パワーＦＥＴを用いたが、これのみに限定されず、例えば、コレクタ・エミッタ間に逆並列にダイオードを接続したパワートランジスタを用いてもよい。
また、電源側のスイッチング素子駆動回路に電源電圧以上の電圧を与える昇圧回路としてチャージポンプ回路を用いたが、ブートストラップ回路等を用いてもよい。
【００４９】
請求項１に記載の発明によれば、従来回路の専用ＩＣに相当する回路を単なるロジック回路（アンド回路及びインバータ回路）で構成し、トランジスタ及びダイオード等の回路素子や汎用ＩＣのような安価な回路を利用できるようにしたので、低コストで構成できる。
また、このようなロジック回路の出力端子にスイッチング素子駆動回路を接続した。つまり、ロジック回路から別個独立にスイッチング素子駆動回路を構成してそのロジック回路に接続（ロジック回路が汎用ＩＣで構成していれば、スイッチング素子駆動回路はそのロジック回路に外付け）するようにした。したがって、スイッチング素子駆動回路の動作電源の電圧範囲、特に電源側スイッチング素子駆動回路の動作電源として与える昇圧回路からの昇圧電圧の範囲に、従来回路の専用ＩＣにおけるような制限がなくなった。これにより、回路設計の自由度は大きくなり、例えば駆動するモータの変更、すなわちモータコイルの定格駆動電圧の変更や、スイッチング素子自体の変更等のように、スイッチング素子の制御入力電圧の変更、特に制御入力電圧を高める変更に対しても、回路素子の破壊を生じさせることもなく、柔軟に対応できるようになる。
【００５０】
請求項２に記載の発明によれば、２つの抵抗の抵抗値の設定のみで昇圧電圧を設定可能な分圧器を備えて昇圧回路を構成したので、電源側の２つのスイッチング素子のＯＮに必要な制御電圧値に応じた所望の昇圧電圧を、単に抵抗値を選定するだけで容易に得ることができる。
【００５１】
請求項３に記載の発明によれば、電源側スイッチング素子駆動回路を、抵抗と、この抵抗を介して順方向に直列接続されたＮＰＮ形トランジスタ及びＰＮＰ形トランジスタとを備えるだけの簡単な回路で構成できる。
【００５２】
請求項４に記載の発明によれば、アース側スイッチング素子駆動回路を、抵抗と、この抵抗を介して順方向に直列接続されたＮＰＮ形トランジスタ及びＰＮＰ形トランジスタとを備えるだけの簡単な回路で構成できる。またこの構成は、電源側スイッチング素子駆動回路と同様であるので、抵抗値等、僅かなパラメータ選定を要するものの、電源側スイッチング素子駆動回路と共に設計、製造が可能で、コストの低減が図れる。
【００５３】
請求項５に記載の発明によれば、電源側スイッチング素子の制御入力端子と、そのスイッチング素子の一対のスイッチ端子のうちのモータコイル側のスイッチ端子との間に過電圧防止回路を設けた。したがって、アース側スイッチング素子に比べて過電圧を受けやすい電源側スイッチング素子を過電圧から保護することができ、プリドライブ回路の信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明回路の一実施形態を示す回路図である。
【図２】本発明回路の他の実施形態を示す回路図である。
【図３】従来回路を示す図である。
【符号の説明】
１７（１７ａ〜１７ｄ）  ロジック回路
１８  チャージポンプ回路（昇圧回路）
１９，２２  電源側ＰＦ駆動回路（電源側スイッチング素子駆動回路）
２５，２８  アース側ＰＦ駆動回路（アース側スイッチング素子駆動回路）
３１  ブラシレス直流１相モータのドライブ回路
ＰＦ１〜ＰＦ４  ＮチャンネルＭＯＳ形パワーＦＥＴ（スイッチング素子）
Ｖｃｃ  直流電源
Ｌ１  モータコイル
【図１】
0003858219.tif 000002
【図２】
0003858219.tif 000003
【図３】
0003858219.tif 000004