(57)【特許請求の範囲】
【請求項１】
伝送線路上の信号伝達／遮断を制御するスイッチング素子が設けられた半導体装置であって、
伝送線路間にスイッチング素子のアノード電極をその長手方向が伝送線路の延長方向と一致するように配置し、該アノード電極の幅方向における少なくとも片側にスイッチング素子のカソード電極を配置し、前記カソード電極をグランドに接続した
ことを特徴とする半導体装置。
【請求項２】
伝送線路上の信号伝達／遮断を制御するスイッチング素子が設けられた半導体装置であって、
伝送線路間に、スイッチング素子のアノード電極の長手方向が前記伝送線路の延長方向と直交するようにアノード電極を配置し、該アノード電極の幅方向の少なくとも片側にスイッチング素子のカソード電極を配置し、該カソード電極をグランドに接続した
ことを特徴とする半導体装置。
【請求項３】
前記カソード電極には、グランドに接続するバイアホールが接続されたことを特徴とする請求項１または２記載の半導体装置。
【請求項４】
前記伝送線路が信号線路とグランド線路からなるコプレーナ線路であり、アノード電極は信号線路に接続され、カソード電極はグランド線路に接続されることを特徴とする請求項１または２記載の半導体装置。
【請求項５】
前記アノード電極を複数設けたことを特徴とする請求項１または２記載の半導体装置。
【請求項６】
前記カソード電極内にバイアホールを設けたことを特徴とする請求項１または２記載の半導体装置。
【請求項７】
前記スイッチング素子上部において前記伝送線路間をエアブリッジで接続したことを特徴とする請求項１記載の半導体装置。
【請求項８】
前記アノード電極と前記伝送線路とをエアブリッジで接続したことを特徴とする請求項２記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ミリ波帯で用いられる半導体装置に関し、特に、ミリ波帯で用いられるスイッチング素子、例えばショットキーバリアダイオードの電極配置に関する。
【０００２】
【従来の技術】
通信、レーダー等様々なシステムで用いられるＭＭＩＣ(Monolithic Microwave Integrated Circuit)に使用されるスイッチング素子としてＧａＡｓショットキーバリアダイオードがある。ショットキーバリアダイオードは、そのオン抵抗がＦＥＴのドレイン−ソース間のオン抵抗よりも小さいため、高いアイソレーションスイッチの作製に適している。
【０００３】
図１３（ａ）に従来のスイッチング素子として半導体基板に設けられたショットキーバリアダイオードの電極配置を、図１３（ｂ）にその等価回路を示す。図１３（ａ）に示すように、スイッチング素子であるショットキーバリアダイオード２１は、伝送線路５の横側に設けられ、伝送線路５の延長方向に対して垂直な方向に延在するアノード電極１１と、カソード電極１３とを有する。カソード電極１３にはグランドに接続されたバイアホール１７が接続される。
【０００４】
図１３（ｂ）の等価回路において、端子ＰはＲＦ信号入力端子、端子ＱはＲＦ信号入力端子、ノードＲはショットキーバリアダイオード２１と伝送線路５の接続点である。ショットキーバリアダイオード２１には寄生インダクタンスＬが接続される。また、端子Ｑに接続にはショットキーバリアダイオード２１のスイッチング動作を制御するためのバイアス回路４１が接続されている。バイアス回路４１はＲＦ入力信号の１／４の波長分の長さを持つ線路４０を含む。バイアス回路４１は端子ＰまたはノードＲに接続されてもよい。
【０００５】
スイッチング素子であるショットキーバリアダイオード２１をオフさせるときは、バイアス回路４１のノードＴにＶｃ＞φb（φb：ショットキー障壁電圧））となる正の電圧Ｖcを印加する。このとき、ショットキーバリアダイオード２１は図１４（ａ）に示すようにオン抵抗Ｒonとみなすことができる。また、ショットキーバリアダイオード２１をオンさせるときは、バイアス回路４１のノードＴに負の電圧Ｖｃ（Ｖｃ＜０）を印加する。このとき、ショットキーバリアダイオード２１は図１４（ｂ）に示すようにオフ容量Ｃoffとみなすことができる。
【０００６】
【発明が解決しようとする課題】
寄生インダクタンス成分Ｌは主に伝送線路５とショットキーバリアダイオード２１を介したバイアホール（接地）１７間の距離ｍに依存し、特に、オフ時のアイソレーション特性に影響を与える。図１４（ａ）から、オフ時のアイソレーション特性Ｓ21は以下のようになる。
Ｓ21＝２／（２＋Ｚo／（Ｒon＋ｊωL））      （１）
ω＝２πｆ                                  （２）
Ｚoは特性インピーダンス、Ｌは寄生インダクタンス、ｆは周波数である。
【０００７】
Ｒon≪Ｚoのとき、周波数ｆが低いときは｜Ｓ21｜≪１となるが、ミリ波帯（ｆ≧３０GHz）では、アイソレーション値Ｓ21が低くなる問題があった。図１５にオン時の通過損失とオフ時のアイソレーションの特性を示す。なお、図中のＸは通過損失を、Ｙはアイソレーション値を示している。
【０００８】
本発明は上記課題を解決すべくなされたものであり、その目的とするところは、良好なアイソレーションの特性を得られるミリ波帯で用いられるスイッチング素子を備えた半導体装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明の半導体装置は、スイッチング素子のアノード電極とバイアホール間の距離をより短縮できるよう、伝送線路に対するアノード電極とカソード電極を配置している。すなわち、アノード電極は伝送線路上、伝送線路内、または、それが延長する方向の領域に配置される。
【００１０】
本発明に係る第１の半導体装置は、伝送線路上の信号伝達／遮断を制御するスイッチング素子が設けられた半導体装置である。伝送線路間にスイッチング素子のアノード電極をその長手方向が伝送線路の延長方向と一致するように配置し、アノード電極の幅方向における少なくとも片側にスイッチング素子のカソード電極を配置し、カソード電極をグランドに接続する。
このような構成により、アノード電極とバイアホール間の距離を短縮できるため、寄生インダクタンスの影響を排除でき、スイッチオフ時のアイソレーション特性を向上できる。
【００１１】
本発明に係る第２の半導体装置は、伝送線路上の信号伝達／遮断を制御するスイッチング素子が設けられた半導体装置である。伝送線路間に、スイッチング素子のアノード電極の長手方向が前記伝送線路の延長方向と直交するようにアノード電極を配置し、アノード電極の幅方向の少なくとも片側にスイッチング素子のカソード電極を配置し、カソード電極をグランドに接続する。
このような構成によっても、第１の半導体装置と同様の効果が得られる。さらに、第２の半導体装置のアノード電極の伝送線路に対する配置は、第１の半導体装置のアノード電極の伝送線路に対する配置と９０度分異なるため、第１及び第２の半導体装置を組み合わせることにより、９０度だけ異なる２つの方向に延長する伝送線路の配置が可能となり、任意の方向に入出力方向を設定できる。
【００１２】
第１及び第２の半導体装置において、カソード電極にはバイアホールが接続されてもよい。バイアホールを介してグランドに接続可能となる。
【００１３】
第１及び第２の半導体装置において、伝送線路が信号線路とグランド線路からなるコプレーナ線路であってもよく、この場合は、アノード電極は信号線路に接続され、カソード電極はグランド線路に接続される。伝送線路にコプレーナ線路を用いることにより、バイアホールを用いる必要がなく、製造プロセスが容易となり製造コストの低減化が図れる。
【００１４】
上記の半導体装置において、アノード電極を複数設けてもよい。これにより、ショットキーバリアダイオードのオン抵抗の低減が図れ、アイソレーション特性を向上できる。
【００１５】
第１及び第２の半導体装置において、カソード電極内にバイアホールを設けてもよい。これにより、アノード電極とバイアホール間の距離をさらに短縮でき、スイッチオフ時のアイソレーション特性を向上できる。さらに、アノード電極を複数設けることにより、アイソレーション特性をより向上できる。
【００１６】
第１の半導体装置において、スイッチング素子上部において伝送線路間をエアブリッジで接続してもよい。これによりアノード電極と伝送線路間の電気的接続がより強化される。
【００１７】
また、第２の半導体装置において、アノード電極と伝送線路とをエアブリッジで接続してもよい。これによりアノード電極と伝送線路間の電気的接続が得られる。
【００１８】
【発明の実施の形態】
以下添付の図面を参照して、本発明に係るミリ波帯で使用されるスイッチング素子を備えた半導体装置の実施の形態を詳細に説明する。
【００１９】
実施の形態１．
図１に、本発明に係る半導体装置のスイッチング素子の電極配置を示す。スイッチング素子はショットキーバリアダイオードからなる。同図に示すように、スイッチング素子であるショットキーバリアダイオード２１は伝送線路５間に配置される。ショットキーバリアダイオード２１のアノード電極１１は伝送線路５の延長方向に沿って線路５間に挿入され、伝送線路５と直列に接続される。ショットキーバリアダイオード２１のカソード電極１３は、伝送線路５の延長方向に垂直な方向においてアノード電極１１を挟み、その両側に配置されている。アノード電極１１を挟んである両側のカソード電極１３にはそれぞれグランドに接続されたバイアホール１７が接続される。また、ショットキーバリアダイオードの上部はオン時の通過損失低下を防ぐためにエアブリッジ１５で接続する構成としている。図１では、１つのアノード電極１１により伝送線路５間を接続しているが、複数のアノード電極を用いて伝送線路５間を接続してもよい。
【００２０】
以上のように、本実施形態のスイッチング素子は、バイアホール１７の配置位置を図１３に示す従来の場合に比して、より伝送線路５に近づけることが可能となり、伝送線路５とバイアホール１７間の距離がｍ'を図１３に示した距離ｍよりも小さくすることができる。これにより、距離ｍ'に依存する寄生インダクタンス成分が低減され、アイソレーション特性が改善される。
【００２１】
図２（ａ）は上記の構成のスイッチング素子の等価回路を示した図である。なお、同図中、スイッチング素子のスイッチング動作を制御するためのバイアス回路（図１３参照）は省略している。図１３に示したショットキーバリアダイオード（スイッチング素子）２１のカソード側に接続する各寄生インダクタンスの値は距離ｍ'が距離ｍよりも小さいことから、図１３に示す従来の寄生インダクタンスの値よりも小さくなる。また、ショットキーバリアダイオード（スイッチング素子）２１のカソードにおいて寄生インダクタンス２３が並列に接続される。これにより、従来のスイッチング素子よりも寄生インダクタンスの値が小さくなり、アイソレーション特性が改善される。図２（ｂ）は、本実施形態のスイッチング素子のオン時の通過損失特性と、オフ時のアイソレーション特性とを示した図である。図中のＸはスイッチング素子がオン時の通過損失特性を、Ｙはスイッチング素子がオフ時のアイソレーション特性を示す。同図に示すように図１５に示す従来例に比してアイソレーション特性が改善されていることがわかる。
【００２２】
実施の形態２．
図３に、スイッチング素子の電極配置の別の例を示す。伝送線路５間にショットキーバリアダイオードのアノード電極１１を配置するが、このとき、ショットキーバリアダイオードのアノード電極１１の長手方向が、伝送線路５の延長方向に垂直な方向になるようにアノード電極１１を配置している。アノード電極１１の幅方向の両側にカソード電極１３を配置している。２つのバイアホール１７が、伝送線路５の延長方向と垂直な方向において、アノード電極１１を間に挟むよう配置され、それぞれがカソード電極１３と接続されている。このようなスイッチング素子構造によっても、実施の形態１の場合と同様の効果が得られる。
【００２３】
ショットキーバリアダイオードの形成プロセス上の理由から同一基板上で複数のショットキーバリアダイオードが形成される場合、各ショットキーバリアダイオードのアノード電極の長手方向を一致させる必要がある。このため、本実施形態のスイッチング素子を実施の形態１のスイッチング素子と組み合わせることにより、９０度異なる２つの方向に伝送線路を同一基板上に形成することが可能となり、入出力端子を任意の方向に配置可能となる。
【００２４】
例えば、図４（ａ）に示すようなＧａＡｓ基板上に９０度方向が異なるようにスイッチ３１、３２を配置し、入出力ポートＱ'、Ｑ”を配置したＳＰＤＴ（Single Pole Double Throw：１入力２分配）スイッチのＭＭＩＣ化が可能となる。また、図４（ｂ）に示すようなスイッチ３１、３２、３３を配置し、３方向に入出力ポートＱ'、Ｑ”、Ｑ'''を配置したＳＰ３Ｔ（Single Pole 3 Throw：１入力３分配）スイッチのＭＭＩＣ化が可能となる。
【００２５】
実施の形態３．
図５に、伝送線路がコプレーナ線路の場合のスイッチング素子の電極配置の例を示す。同図において、伝送線路５は信号を伝送する線路であり、線路１９はグランドに接続される線路である。アノード電極１１は、伝送線路５間に、伝送線路５の延長方向に沿って配置され、伝送線路５と直列接続される。また、伝送線路５とアノード電極１１はエアブリッジ１５によっても接続される。２つのカソード電極１３が、伝送線路５の延長方向と垂直な方向に、アノード電極１１を挟んで配置される。伝送線路５はアノード電極１１により接続される。以上のようにコプレーナ線路を用いることによりバイアホールを設ける必要がないので、プロセスが容易となり、製造コストの低減が図れる。なお、伝送線路５間を複数のアノード電極を用いて接続してもよい。
【００２６】
実施の形態４．
図６に、伝送線路がコプレーナ線路の場合のスイッチング素子の電極配置の別の例を示す。同図に示す例では、アノード電極１１は、伝送線路５間に、その長手方向が伝送線路５の延長方向に垂直な方向になるように配置される。伝送線路５とアノード電極１１はエアブリッジ１５により接続される。２つのカソード電極１３が、伝送線路５の延長方向においてアノード電極１１を挟んで配置される。本実施形態のスイッチング素子を実施の形態３のスイッチング素子と組み合わせることにより、延長方向が９０度異なる伝送線路を同一基板上に配置することができる。
【００２７】
実施の形態５．
図７（ａ）に、スイッチング素子の電極配置のさらに別の例を示す。同図に示す例では、伝送線路５の一部において幅方向両側に凹部が設けられ、その凹部において、伝送線路５の延長方向に沿ってそれぞれアノード電極１１が配置される。それぞれのアノード電極１１に対してカソード電極１３、バイアホールが接続されている。このようにアノード電極１１の数を増加させることにより、スイッチ・オフ動作時のオン抵抗Ｒonが低減されるため、実施の形態１の場合よりもさらにアイソレーション性が向上できる。図７（ｂ）に、スイッチング素子構造を上記のものとしたときのオン時の通過損失とオフ時のアイソレーションの特性を示す。図中のＸはスイッチング素子がオン時の通過損失特性を、Ｙはスイッチング素子がオフ時のアイソレーション特性を示す。
【００２８】
実施の形態６．
図８に、実施の形態５に示すスイッチング素子の電極配置をコプレーナ線路に適用した場合のパターンを示す。信号を伝達する伝送線路５の一部において幅方向両側に凹部が設けられ、その凹部において、伝送線路５の延長方向に沿ってそれぞれアノード電極１１が配置される。また、グランドに接続する線路１９の凸部にカソード電極１３が配置される。本実施形態の場合、バイアホールを使用しないので実施の形態３、４と同様に、プロセスが容易となり、製造コストが低減できる。
【００２９】
実施の形態７．
図９に、スイッチング素子の電極配置のさらに別の例を示す。伝送線路５の一部にパターンを設けない領域を設け、その領域にアノード電極１１を配置し、アノード電極１１の両側にカソード電極１３を配置し、カソード電極１３にバイアホール２０を設けている。この構成により、伝送線路５から接地までの距離を実施の形態１に比してさらに短縮することが可能となり、式（１）からさらなる寄生インダクタンス成分Ｌの低減、アイソレーション特性の向上が可能となる。
【００３０】
実施の形態８．
図１０は、実施の形態８に示すスイッチング素子の電極を伝送線路５に対して９０度方向回転させて配置した例を示した図である。本実施形態のスイッチを実施の形態７のスイッチと組み合わせることにより、延長方向が９０度異なる伝送線路を同一基板上に配置することができる。
【００３１】
実施の形態９．
図１１にスイッチング素子の別の例を示す。同図に示すように伝送線路５に対し、その延長方向に沿ってアノード電極１１を２つ配置している。２のアノード電極１１間にカソード電極１３を設け、そのカソード電極１３にバイアホール２０を設けている。このようにアノード電極１１数を増加させることにより、オン抵抗Ｒonが低減されるため、実施の形態１の場合よりもさらにアイソレーション性が向上できる。
【００３２】
実施の形態１０．
図１２は、実施の形態９に示すスイッチング素子の電極を伝送線路５に対して９０度方向回転させて配置した例を示した図である。本実施形態のスイッチを実施の形態９のスイッチと組み合わせることにより、延長方向が９０度異なる伝送線路を同一基板上に配置することができ、入出力方向を任意に決定できるＩＣが実現できる。
【００３３】
【発明の効果】
本発明によれば、アノード電極とバイアホール間の距離を短縮できるため、寄生インダクタンスの影響を排除でき、スイッチオフ時のアイソレーション特性を向上できる。
【図面の簡単な説明】
【図１】  本発明に係る実施の形態１の半導体装置が備えるスイッチング素子のパターン図。
【図２】  （ａ）実施の形態１の半導体装置が備えるスイッチング素子の等価回路図（実施の形態１）、（ｂ）実施の形態１のスイッチング素子のオン時の通過損失特性と、オフ時のアイソレーションの特性とを示した図。
【図３】  本発明に係る実施の形態２の半導体装置が備えるスイッチング素子のパターン図（実施の形態１の電極配置を伝送線路に対して９０度回転させて適用した例）。
【図４】  実施の形態１と実施の形態２のスイッチング素子を組み合わせることによる、（ａ）ＳＰＤＴ（Single Pole Double Throw：１入力２分配）スイッチのＭＭＩＣ化の可能性、及び、（ｂ）ＳＰ３Ｔ（Single Pole 3 Throw：１入力３分配）スイッチのＭＭＩＣ化の可能性を説明した図。
【図５】  本発明に係る実施の形態３の半導体装置が備えるスイッチング素子のパターン図（コプレーナ線路への適用例）。
【図６】  本発明に係る実施の形態４の半導体装置が備えるスイッチング素子のパターン図（コプレーナ線路への適用例）。
【図７】  （ａ）本発明に係る実施の形態５の半導体装置が備えるスイッチング素子のパターン図（複数のアノード電極を配置した例）、及び（ｂ）オン時の通過損失特性と、オフ時のアイソレーションの特性とを示した図。
【図８】  本発明に係る実施の形態６の半導体装置が備えるスイッチング素子のパターン図（実施の形態５のスイッチング素子の電極構造をコプレーナ線路に適用した例）。
【図９】  本発明に係る実施の形態７の半導体装置が備えるスイッチング素子のパターン図（カソード電極中にバイアホールを設けた例）。
【図１０】  本発明に係る実施の形態８の半導体装置が備えるスイッチング素子のパターン図（実施の形態７の電極配置を伝送線路に対して９０度回転させて適用した例）。
【図１１】  本発明に係る実施の形態９の半導体装置が備えるスイッチング素子のパターン図（カソード電極中にバイアホールを設け、複数のアノード電極を設けた例）。
【図１２】  本発明に係る実施の形態１０の半導体装置が備えるスイッチング素子のパターン図（実施の形態９の電極配置を伝送線路に対して９０度回転させて適用した例）。
【図１３】  （ａ）従来のスイッチング素子のパターン図、（ｂ）従来のスイッチング素子の等価回路図。
【図１４】  （ａ）従来のスイッチング素子のオフ時の等価回路、（ｂ）従来のスイッチング素子のオン時の等価回路。
【図１５】  従来のスイッチング素子のオン時の通過損失とオフ時のアイソレーションの特性を示した図。
【符号の説明】
５  伝送線路、  １１  ショットキーバリアダイオードのアノード電極、  １３  ショットキーバリアダイオードのカソード電極、  １５  エアブリッジ、  １７  バイアホール、  ２１  ショットキーバリアダイオード。
【図１】
0003848894.tif 000002
【図２】
0003848894.tif 000003
【図３】
0003848894.tif 000004
【図４】
0003848894.tif 000005
【図５】
0003848894.tif 000006
【図６】
0003848894.tif 000007
【図７】
0003848894.tif 000008
【図８】
0003848894.tif 000009
【図９】
0003848894.tif 000010
【図１０】
0003848894.tif 000011
【図１１】
0003848894.tif 000012
【図１２】
0003848894.tif 000013
【図１３】
0003848894.tif 000014
【図１４】
0003848894.tif 000015
【図１５】
0003848894.tif 000016