(57)【特許請求の範囲】
【請求項１】
電荷転送装置における電荷電圧変換部の出力信号を処理するサンプル／ホールド回路であって、
信号ラインと電源ラインとの間に接続された第１のコンデンサと、
信号ラインとグランドラインとの間に接続された第２のコンデンサとを具備し、
グランドを基板とし、電源ラインをパターン配線し、電源ラインの方がグランドラインよりも抵抗成分が高くなることに起因して発生した前記グランドラインのノイズ成分よりも大きな前記電源ラインのノイズ成分のレベル差に応じて前記第１のコンデンサの容量値を前記第２のコンデンサの容量値よりも大きく設定する
ことを特徴とするサンプル／ホールド回路。
【請求項２】
信号電荷を転送する電荷転送部と、
前記電荷転送部によって転送された信号電荷を検出して電圧に変換する電荷電圧変換部と、
信号ラインと電源ライン、グランドラインとの間にそれぞれ接続された第１，第２のコンデンサを有し、前記電荷電圧変換部の出力信号を処理するとともに、グランドを基板とし、電源ラインをパターン配線し、電源ラインの方がグランドラインよりも抵抗成分が高くなることに起因して発生した前記グランドラインのノイズ成分よりも大きな前記電源ラインのノイズ成分のレベル差に応じて前記第１のコンデンサの容量値を前記第２のコンデンサの容量値よりも大きく設定するサンプル／ホールド回路と
を具備することを特徴とする電荷転送装置。
【請求項３】
信号ラインと電源ライン、グランドラインとの間にそれぞれ接続された第１，第２のホールドコンデンサを有し、電荷電圧変換部の出力信号を処理するサンプル／ホールド回路を具備する電荷転送装置の駆動方法であって、
グランドを基板とし、電源ラインをパターン配線し、電源ラインの方がグランドラインよりも抵抗成分が高くなることに起因して発生した前記グランドラインのノイズ成分よりも大きな前記電源ラインのノイズ成分のレベル差に応じて第１のホールドコンデンサの容量値を第２のホールドコンデンサの容量値よりも大きく設定する
ことを特徴とする電荷転送装置の駆動方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、サンプル／ホールド回路及びこれを用いた電荷転送装置、並びに電荷転送装置の駆動方法に関し、特に入力信号に対して信号電圧のホールド処理を施すサンプル／ホールド回路及びこれを用いた電荷転送装置、並びに電荷転送装置の駆動方法に関する。
【０００２】
【従来の技術】
図６に、例えばＣＣＤ遅延素子の出力回路に用いられるサンプル／ホールド回路の一例を示す。このサンプル／ホールド回路６０は、入力バッファ６１と、この入力バッファ６１の出力端にドレインが接続されたトランスミッションゲート用のＮｃｈＭＯＳトランジスタ６２と、このＭＯＳトランジスタ６２のソースに一端が接続されかつ他端がグランド（接地）ラインに接続されたホールドコンデンサ６３と、このホールドコンデンサ６３の他端に入力端が接続された出力バッファ６４とから構成されている。
【０００３】
【発明が解決しようとする課題】
このサンプル／ホールド回路は、通常、ＣＭＯＳ回路等の他の回路と同一の基板（チップ）上に作製される。ここで、例えばＣＭＯＳ回路では、信号のトランジェント部において電源‐グランド間に貫通電流が流れ、これに起因して電源レベルまたはグランドレベルが変動する。これが、図７における電源ノイズ（ａ）及びグランドノイズ（ｂ）である。この両者のノイズ（ａ），（ｂ）は、通常、互いに逆方向に変動している。この種のノイズ成分は、同一チップ内の他の回路からも生ずる。
【０００４】
このような状態において、図７の入力信号（ｃ）をサンプル／ホールド（Ｓ／Ｈ）パルス（ｄ）でサンプリングした場合、ホールドコンデンサ６３のグランドラインが図７（ｂ）に示す如くノイズ成分により変動しているため、図７に示すように、サンプル／ホールドの理想的な出力信号（ｅ）に対して実際の出力信号（ｆ）は、ノイズ成分の影響を受けることになる。すなわち、信号成分にこのノイズ成分が重畳し、信号のレベル変動または不要なカップリングが生じるという問題があった。
【０００５】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、同一チップ内の他の回路の動作に起因して発生するノイズ成分による信号レベルの変動を低減可能なサンプル／ホールド回路及びこれを用いた電荷転送装置、並びに電荷転送装置の駆動方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明によるサンプル／ホールド回路は、電荷転送装置における電荷電圧変換部の出力信号を処理するサンプル／ホールド回路であって、信号ラインと電源ラインとの間に接続された第１のコンデンサと、信号ラインとグランドラインとの間に接続された第２のコンデンサとを具備し、グランドを基板とし、電源ラインをパターン配線し、電源ラインの方がグランドラインよりも抵抗成分が高くなることに起因して発生した前記グランドラインのノイズ成分よりも大きな前記電源ラインのノイズ成分のレベル差に応じて前記第１のコンデンサの容量値を前記第２のコンデンサの容量値よりも大きく設定する構成となっている。
【０００７】
また、本発明による電荷転送装置は、信号電荷を転送する電荷転送部と、この電荷転送部によって転送された信号電荷を検出して電圧に変換する電荷電圧変換部と、信号ラインと電源ライン、グランドラインとの間にそれぞれ接続された第１，第２のコンデンサを有し、電荷電圧変換部の出力信号をサンプル／ホールドするとともに、グランドを基板とし、電源ラインをパターン配線し、電源ラインの方がグランドラインよりも抵抗成分が高くなることに起因して発生した前記グランドラインのノイズ成分よりも大きな前記電源ラインのノイズ成分のレベル差に応じて第１のコンデンサの容量値を第２のコンデンサの容量値よりも大きく設定するサンプル／ホールド回路とを具備する構成となっている。
【０００８】
【作用】
上記構成のサンプル／ホールド回路において、信号ラインに付加されている容量値は、交流的に見た場合、第１，第２のコンデンサの各容量値を合成したものとなる。したがって、この合成容量値をサンプル／ホールド処理に必要な容量値に設定することにより、当該容量値を有するコンデンサを信号ラインとグランドライン（又は、電源ライン）との間に接続していた従来回路と同じ処理が行える。しかも、信号ラインへは電源ラインとグランドラインの両者のノイズが第１，第２のコンデンサを介して重畳されることとなるが、電源ラインのノイズとグランドラインのノイズは通常逆方向に変動しているために、両ノイズ成分は信号ライン上では互いに打ち消し合うこととなる。
【０００９】
上記構成の電荷転送装置において、信号電荷は電荷転送部で転送され、電荷電圧変換部にて電圧に変換された後、サンプル／ホールド回路に供給される。サンプル／ホールド回路では、信号ラインに付加されている容量値は、交流的に見た場合、第１，第２のコンデンサの各容量値を合成したものとなる。したがって、この合成容量値をサンプル／ホールド処理に必要な容量値に設定することで、所望の信号処理を実現できる。しかも、信号ラインへは電源ラインとグランドラインの両者のノイズが第１，第２のコンデンサを介して重畳されることとなるが、電源ラインのノイズとグランドラインのノイズは通常逆方向に変動しているために、両ノイズ成分は信号ライン上では互いに打ち消し合うこととなる。
【００１０】
【実施例】
以下、本発明の実施例について図面を参照しつつ詳細に説明する。
図１は、例えばサンプル／ホールド回路に適用された本発明の第１の実施例を示す回路図である。図１において、サンプル／ホールド回路１０は、入力バッファ１１と、この入力バッファ１１の出力端にドレインが接続されたトランスミッションゲート用のＮｃｈＭＯＳトランジスタ１２と、このＭＯＳトランジスタ１２のソースに信号ラインＬ１を介して一端が接続されかつ他端が第１の電源（Ｖｄｄ）ラインに接続された第１のホールドコンデンサ１３と、一端が信号ラインＬ１に接続されかつ他端が第２の電源ラインであるグランド（接地）ラインに接続された第２のホールドコンデンサ１４と、この信号ラインＬ１に入力端が接続された出力バッファ１５とから構成されている。ＭＯＳトランジスタ１２のゲートには、サンプル／ホールド（Ｓ／Ｈ）パルスが印加される。
【００１１】
上記の回路構成において、電源ラインとグランドラインに乗る両ノイズ成分のレベルがほぼ等しいものと仮定した場合に、第１，第２のホールドコンデンサ１３，１４の各容量値はほぼ等しい値に設定される。しかも、図６の従来回路と同等の信号処理を行うサンプル／ホールド回路を構成するものとした場合、第１，第２のホールドコンデンサ１３，１４の各容量値は、図６のホールドコンデンサ６３の容量値のほぼ１／２に設定される。
【００１２】
すなわち、図６の従来回路におけるホールドコンデンサ６３の容量値をＣ０、本実施例の回路における第１，第２のホールドコンデンサ１３，１４の各容量値をＣ１，Ｃ２とした場合、各容量値は次式の関係を持つ。
【数１】
Ｃ０＝Ｃ１＋Ｃ２
つまり、信号ラインＬ１に付加される容量値は、交流的に見た場合、図６の従来回路の場合も本実施例に係る回路の場合も同じである。
【００１３】
次に、上記構成のサンプル／ホールド回路１０の回路動作について、図２の波形図を参照しつつ説明する。ところで、サンプル／ホールド回路１０は、通常、ＣＭＯＳ回路等の他の回路と同一の基板（チップ）上に作製されることから、例えばＣＭＯＳ回路で信号のトランジェント部において電源‐グランド間に貫通電流が流れることで、電源レベルまたはグランドレベルが変動する。これが、図２における電源ノイズ（ａ）及びグランドノイズ（ｂ）である。この両者のノイズ成分（ａ），（ｂ）は、通常、互いに逆方向に変動しており、同一チップ内の他の回路の動作に起因しても発生する。
【００１４】
このような状態において、図２の入力信号（ｃ）をサンプル／ホールド（Ｓ／Ｈ）パルス（ｄ）でサンプリングした場合、信号ラインＬ１へは、電源ラインとグランドラインの両者のノイズ成分（ａ），（ｂ）が第１，第２のコンデンサ１３，１４を介して重畳されることになる。このとき、先述したように、電源ラインとグランドラインの両者のノイズ成分（ａ），（ｂ）は通常逆方向に変動しているため、信号ラインＬ１上ではこのノイズ成分（ａ），（ｂ）が互いに打ち消し合うことになる。その結果、サンプル／ホールドの実際の出力信号（ｆ）においては、カップリングの影響が少なく、しかもこれによる信号レベルの変動も減少し、理想的な出力信号（ｅ）に近い波形となる。
【００１５】
なお、本実施例においては、第１，第２のホールドコンデンサ１３，１４の各容量値をほぼ等しい値に設定するとしたが、これに限定されるものではなく、電源ラインのノイズ成分とグランドラインのノイズ成分とのレベル差に応じて任意に設定することも可能である。例えば、本サンプル／ホールド回路１０を他の回路と同一チップ上に作製した場合、グランドを基板とし、電源ラインをパターン配線とすることで、電源ラインの方がグランドラインよりも抵抗分が高くなるため、ノイズ成分のレベルも電源ラインの方がグランドラインよりも大きくなる傾向にある。
【００１６】
このように、電源ラインのノイズ成分のレベルがグランドラインのノイズ成分のレベルよりも大きいときには、そのレベル差に応じて第１のホールドコンデンサ１３の容量値Ｃ１を第２のホールドコンデンサ１４の容量値Ｃ２よりも大きく設定することにより、信号ラインＬ１上では両ノイズ成分のレベルがほぼ等しくなり、しかもノイズ成分の方向が逆方向であるため、互いに打ち消し合うことになる。換言すれば、第１，第２のホールドコンデンサ１３，１４の各容量値を適宜設定することにより、電源ライン及びグランドラインの各ノイズ成分間にレベル差がある場合にも対応できることになる。
【００１７】
図３は、例えば位相補償コンデンサを有する演算増幅器に適用された本発明の第２の実施例を示す回路図である。図３において、一対のＮｃｈＭＯＳトランジスタＱ１，Ｑ２は各ソースが共通に接続され、かつ各ゲートが入力端子３１，３２に接続されている。このＭＯＳトランジスタＱ１，Ｑ２は、各ソース共通接続点Ｎ１とグランドの間に接続された定電流源用のＮｃｈＭＯＳトランジスタＱ３と共に差動アンプ３３を構成している。ＭＯＳトランジスタＱ３のゲートには、所定のバイアス電圧Ｖｇｇが印加されている。また、ＭＯＳトランジスタＱ１，Ｑ２の各ドレインには、ＰｃｈＭＯＳトランジスタＱ４，Ｑ５の各ドレインがそれぞれ接続されている。
【００１８】
このＭＯＳトランジスタＱ４，Ｑ５は各ゲートが共通に接続され、かつ各ソースが電源（Ｖｄｄ）ラインにそれぞれ接続され、さらにＭＯＳトランジスタＱ４のゲートとドレインが共通に接続されることにより、電流ミラー回路３４を構成している。ＭＯＳトランジスタＱ２，Ｑ５の各ドレイン共通接続点Ｎ２には、信号線Ｌ２を介してＮｃｈＭＯＳトランジスタＱ６のゲートが接続されている。ＭＯＳトランジスタＱ６はドレインが電源ラインに接続され、かつソースが出力端子３５に接続されている。このＭＯＳトランジスタＱ６は、そのソースにドレインが接続され、かつソースが接地された定電流源用のＮｃｈＭＯＳトランジスタＱ７と共に、ソースフォロワ回路構成の出力バッファ３６を構成している。ＭＯＳトランジスタＱ７のゲートには、バイアス電圧Ｖｇｇが印加されている。
【００１９】
上記構成の演算増幅器３０において、出力バッファ３６のＭＯＳトランジスタＱ６のゲートが接続された信号線Ｌ２と電源（Ｖｄｄ）ラインとの間には第１の位相補償コンデンサ３７が接続され、信号線Ｌ２とグランドラインとの間には第２の位相補償コンデンサ３８が接続されている。すなわち、第１，第２の位相補償コンデンサ３７，３８は、信号ラインＬ２上の信号で位相が回ることによって起こる発振を防止し、位相補償を行うために設けられたものである。この位相補償コンデンサは、通常、電源ライン又はグランドラインと信号ラインＬ２との間に１個だけ接続されるものである。これに対し、本実施例においては、この１個の位相補償コンデンサの容量値を例えば均等に２分割し、第１，第２の位相補償コンデンサ３７，３８として置換した構成を採っている。
【００２０】
次に、上記構成の演算増幅器３０の回路動作について説明する。ところで、当該演算増幅器３０が他の回路、例えばＣＭＯＳ回路等と同一チップ上に作製された場合、ＣＭＯＳ回路で信号のトランジェント部において電源‐グランド間に貫通電流が流れることで、電源レベルまたはグランドレベルが変動し、これが電源ノイズ及びグランドノイズとなる。この種のノイズは、ＣＭＯＳ回路からだけでなく、他の回路からも発生する。このように、電源ノイズ及びグランドノイズが生じた状態で信号処理を行った場合、信号ラインＬ２へは、電源ラインとグランドラインの両者のノイズ成分が第１，第２の位相補償コンデンサ３７，３８を介して重畳されることになる。
【００２１】
このとき、電源ラインとグランドラインの両者のノイズ成分は通常逆方向に変動していることから、信号ラインＬ２上ではこの両者のノイズ成分が互いに打ち消し合うことになる。その結果、出力バッファ３６の出力信号においては、カップリングの影響が少なく、しかもこれによる信号レベルの変動も減少することになる。すなわち、信号ラインＬ２に付加される容量値は、交流的に見た場合、第１，第２の位相補償コンデンサ３７，３８の各容量値の合成となるため、本来の位相補償の効果を維持しつつ電源ライン及びグランドラインのノイズ成分の信号ラインＬ２への重畳を抑えることができる。
【００２２】
なお、本実施例に係る演算増幅器３０は、例えば、図１のサンプル／ホールド回路１０における出力バッファ１５を構成する演算増幅器として用いることが可能である。また、本実施例においても、第１の実施例の場合と同様に、第１，第２の位相補償コンデンサ３７，３８の各容量値を、電源ラインのノイズ成分とグランドラインのノイズ成分とのレベル差に応じて任意に設定することが可能である。これにより、電源ライン及びグランドラインの各ノイズ成分間にレベル差がある場合にも対応できることになる。
【００２３】
図４は、例えばＣＲローパスフィルタ（ＬＰＦ）に適用された本発明の第３の実施例を示す回路図である。図４において、入力端子４１に抵抗４２の一端が接続され、この抵抗４２の他端は信号ラインＬ３を介して出力端子４３に接続されている。信号ラインＬ３と電源（Ｖｄｄ）ラインとの間には第１のＬＰＦ用コンデンサ４４が接続され、信号ラインＬ３とグランドラインとの間には第２のＬＰＦ用コンデンサ４５が接続されている。第１，第２のＬＰＦ用コンデンサ４４，４５は、抵抗４２と共にＣＲローパスフィルタ４０を構成している。このローパスフィルタを構成するコンデンサは、通常、電源ライン又はグランドラインと信号ラインＬ３との間に１個だけ接続されるものである。これに対し、本実施例においては、この１個のＬＰＦ用コンデンサの容量値を例えば均等に２分割し、第１，第２のＬＰＦ用コンデンサ４４，４５として置換した構成を採っている。
【００２４】
次に、上記構成のＬＰＦ４０の回路動作について説明する。ところで、当該ＬＰＦ４０が他の回路、例えばＣＭＯＳ回路等と同一チップ上に作製された場合、ＣＭＯＳ回路で信号のトランジェント部において電源‐グランド間に貫通電流が流れることで、電源レベルまたはグランドレベルが変動し、これが電源ノイズ及びグランドノイズとなる。この種のノイズは、ＣＭＯＳ回路からだけでなく、他の回路からも発生する。このように、電源ノイズ及びグランドノイズが生じた状態でフィルタリング処理を行った場合、信号ラインＬ３へは、電源ラインとグランドラインの両者のノイズ成分が第１，第２のＬＰＦ用コンデンサ４４，４５を介して重畳されることになる。
【００２５】
このとき、電源ラインとグランドラインの両者のノイズ成分は通常逆方向に変動していることから、信号ラインＬ３上ではこの両者のノイズ成分が互いに打ち消し合うことになる。その結果、ＬＰＦ４０の出力信号においては、カップリングの影響が少なく、しかもこれによる信号レベルの変動も減少することになる。すなわち、信号ラインＬ３に付加される容量値は、交流的に見た場合、第１，第２のＬＰＦ用コンデンサ４４，４５の各容量値の合成となるため、本来のフィルタリング処理の効果を維持しつつ電源ライン及びグランドラインのノイズ成分の信号ラインＬ３への重畳を抑えることができる。
【００２６】
なお、この第３の実施例においても、第１，第２の実施例の場合と同様に、第１，第２のＬＰＦ用コンデンサ４４，４５の各容量値を、電源ラインのノイズ成分とグランドラインのノイズ成分とのレベル差に応じて任意に設定することが可能である。これにより、電源ライン及びグランドラインの各ノイズ成分間にレベル差がある場合にも対応できることになる。
【００２７】
図５は、第１の実施例に係るサンプル／ホールド回路１０を出力回路の一部として用いた本発明に係る電荷転送装置、例えばＣＣＤ遅延素子を示す概略構成図である。図５において、ＣＣＤ遅延素子５０は、信号入力ＩＮに応じた信号電荷を注入する電荷入力部５１と、この注入された信号電荷を転送するＣＣＤ電荷転送部５２と、このＣＣＤ電荷転送部５２にて転送された信号電荷を検出して電圧に変換する電荷電圧変換部５３と、この電荷電圧変換部５３の出力信号に対して所定の信号処理を行う出力回路５４とから構成されている。
【００２８】
上記構成のＣＣＤ遅延素子５０において、電荷入力部５１としては、ダイオード・カット・オフ法や電荷プリセット法等の周知の構成のものを用いることができる。また、電荷電圧変換部５３としては、フローティング・ディフュージョン法やフローティング・ゲート法等の周知の構成のものを用いることができる。出力回路５４は、電荷電圧変換部５３の出力信号に対してサンプル／ホールド等の信号処理を行うために設けられたものである。そして、この出力回路５４の一部を構成するサンプル／ホールド回路として、先述した第１の実施例に係るサンプル／ホールド回路１０を用いる。
【００２９】
このように、ＣＣＤ遅延素子５０の出力回路５４に、第１の実施例に係るサンプル／ホールド回路１０を用いることにより、例えば出力回路５４がＣＣＤ電荷転送部５２のドライブ回路等の他の回路と同一チップ上に作製された場合において、他の回路動作に起因して電源ラインやグランドラインにノイズが乗った場合であっても、第１の実施例において説明した作用により、ノイズ成分の信号ラインへの重畳を抑えることができるので、ノイズに対して強いものとなる。
【００３０】
なお、本例では、第１の実施例に係るサンプル／ホールド回路１０を、ＣＣＤ遅延素子５０の出力回路５４の一部を構成する回路として用いた場合について説明したが、これに限定されるものではなく、ＣＣＤエリアセンサやＣＣＤリニアセンサなどの電荷転送部の出力回路の一部を構成する回路としても同様に用いることが可能である。また、本発明は、第１〜第３の実施例に示したサンプル／ホールド回路１０、演算増幅回路３０及びＣＲローパスフィルタ４０への適用に限定されるものではなく、電源ライン又はグランドラインと信号ラインとの間に接続されたコンデンサを有する信号処理回路全般に適用し得るものである。
【００３１】
【発明の効果】
以上説明したように、本発明によれば、信号ラインと電源ラインとの間に接続された第１のコンデンサと、信号ラインとグランドラインとの間に接続された第２のコンデンサとを具備し、グランドを基板とし、電源ラインをパターン配線し、電源ラインの方がグランドラインよりも抵抗成分が高くなることに起因して発生した前記グランドラインのノイズ成分よりも大きな前記電源ラインのノイズ成分のレベル差に応じて第１のコンデンサの容量値を第２のコンデンサの容量値よりも大きく設定する構成としたことにより、第１，第２の電源ラインに生じているノイズ成分を信号ライン上において互いにキャンセルすることができるので、ノイズ成分の信号ラインへの重畳を抑えることができることになる。
【図面の簡単な説明】
【図１】サンプル／ホールド回路に適用された本発明の第１の実施例を示す回路図である。
【図２】第１の実施例に係る波形図である。
【図３】位相補償コンデンサを有する演算増幅器に適用された本発明の第２の実施例を示す回路図である。
【図４】ローパスフィルタに適用された本発明の第３の実施例を示す回路図である。
【図５】本発明に係るＣＣＤ遅延素子を示す概略構成図である。
【図６】従来例を示す回路図である。
【図７】従来例に係る波形図である。
【符号の説明】
１０  サンプル／ホールド回路
１３  第１のホールドコンデンサ
１４  第２のホールドコンデンサ
３０  演算増幅器
３７  第１の位相補償コンデンサ
３８  第２の位相補償コンデンサ
４０  ＣＲローパスフィルタ
４４  第１のＬＰＦ用コンデンサ
４５  第２のＬＰＦ用コンデンサ
Ｌ１，Ｌ２，Ｌ３  信号ライン
【図１】
0003858281.tif 000002
【図２】
0003858281.tif 000003
【図３】
0003858281.tif 000004
【図４】
0003858281.tif 000005
【図５】
0003858281.tif 000006
【図６】
0003858281.tif 000007
【図７】
0003858281.tif 000008