(57)【特許請求の範囲】
【請求項１】
基板の中央側に位置する画像表示領域に、複数の画素部をマトリクス状に形成する画素部形成工程と、
該複数の画素部に夫々接続された複数の配線を形成する配線形成工程と、
前記画像表示領域の周囲に、前記複数の配線に駆動信号を供給するドライバ回路を形成するドライバ形成工程と、
前記画像表示領域から前記ドライバ回路の上方を経由して前記基板の縁側に至る連絡部分を介して前記複数の配線を相互に接続する静電破壊防止用の導電性の保護パターンを形成する保護パターン形成工程と、
を備えたことを特徴とするアクティブマトリクス基板装置の製造方法。
【請求項２】
前記画素部形成工程では、前記複数の画素部の夫々に、積層構造を持つ画素電極及び該画素電極を前記駆動信号に応じて駆動する駆動素子を形成し、
前記保護パターン形成工程では、前記連絡部分を、少なくとも部分的に前記画素電極を形成するのと同じ層から形成し、
前記ドライバ形成工程では、前記ドライバ回路を少なくとも部分的に前記駆動素子を形成するのと同じ複数の層から形成することを特徴とする請求項１に記載のアクティブマトリクス基板装置の製造方法。
【請求項３】
前記保護パターン形成工程では、前記ドライバ回路よりも中央側において前記画像表示領域の周囲に沿って前記複数の配線を相互に接続する第１保護パターン部分を前記画素部形成工程以前に形成し、前記画素部形成工程の途中で該第１保護パターン部分を切断除去することを特徴とする請求項１から２のいずれか一項に記載のアクティブマトリクス基板装置の製造方法。
【請求項４】
前記保護パターン形成工程では、前記第１保護パターン部分を切断除去する前に、前記連絡部分を形成し且つ前記基板上の前記ドライバ回路よりも縁側において前記連絡部分を介して前記複数の配線を相互に接続する第２保護パターン部分を更に形成することを特徴とする請求項３に記載のアクティブマトリクス基板装置の製造方法。
【請求項５】
前記保護パターン形成工程では、前記画素部形成工程以前に前記ドライバ回路よりも中央側において、前記画像表示領域の周囲に沿って前記複数の配線を相互に接続する第１保護パターン部分を、当該アクティブマトリクス基板装置における前記複数の配線を通して供給される前記駆動信号による通常動作を可能とする程度に少なくとも部分的に高抵抗に形成した後に、前記連絡部分を介して前記複数の配線を相互に接続する第２保護パターン部分を更に形成し、該第1保護パターン部分は前記画素部形成工程、前記配線形成工程及びドライバ形成工程後にも切断除去せずに残すことを特徴とする請求項１から２のいずれか一項に記載のアクティブマトリクス基板装置の製造方法。
【請求項６】
前記ドライバ回路に電気信号を供給するための複数の実装端子を形成する実装端子形成工程を更に備えており、
前記保護パターン形成工程では、前記複数の実装端子にも接続されるように前記第２保護パターン部分を形成することを特徴とする請求項４から５に記載のアクティブマトリクス基板装置の製造方法。
【請求項７】
前記ドライバ回路に電気信号を供給するための複数の実装端子を形成する実装端子形成工程を更に備えており、
前記保護パターン形成工程では、前記基板上の前記ドライバ回路よりも縁側において前記連絡部分を介して前記複数の配線を相互に接続すると共に前記複数の実装端子を相互に接続する第２保護パターン部分を更に形成することを特徴とする請求項１から２のいずれか一項に記載のアクティブマトリクス基板装置の製造方法。
【請求項８】
前記保護パターン形成工程では、当該アクティブマトリクス基板装置の基板切断時又は基板切断後の端面研磨処理時に切り離されると、前記第２保護パターン部分による前記複数の配線及び前記複数の実装端子の相互接続状態が解消されるように、前記第２保護パターン部分を、該基板切断時又は基板切断後の端面研磨処理時に切り離される位置に少なくとも部分的に形成することを特徴とする請求項６又は７に記載のアクティブマトリクス基板装置の製造方法。
【請求項９】
前記保護パターン形成工程では、前記基板切断時に当該アクティブマトリクス基板装置から切り離される当該アクティブマトリクス基板装置に隣接する他のアクティブマトリクス基板装置との間の一本の基板切断ラインに沿ってジグザグに延びる部分を含むように前記第２保護パターン部分を形成することを特徴とする請求項８に記載のアクティブマトリクス基板装置の製造方法。
【請求項１０】
前記保護パターン形成工程では、当該アクティブマトリクス基板装置における前記複数の配線を介して供給される電気信号による電気的検査を可能とする程度に、前記保護パターンにより接続された複数の配線間の電気抵抗を高めるように前記保護パターンを少なくとも部分的に高抵抗に形成することを特徴とする請求項１から９のいずれか一項に記載のアクティブマトリクス基板装置の製造方法。
【請求項１１】
当該アクティブマトリクス基板装置における前記複数の配線を介して供給される電気信号による電気的検査を可能とする程度に、前記保護パターンにより接続された複数の配線間の電気抵抗を高める高抵抗の非線形素子を前記保護パターンの一部に形成する素子形成工程を更に備えたことを特徴とする請求項１から９のいずれか一項に記載のアクティブマトリクス基板装置の製造方法。
【請求項１２】
前記保護パターン形成工程では、当該アクティブマトリクス基板装置における前記複数の配線を介して供給される前記駆動信号による通常動作を可能とする程度に、前記保護パターンにより接続された複数の配線間の電気抵抗を高めるように前記保護パターンを少なくとも部分的に高抵抗に形成し、
前記保護パターンを前記画素部形成工程、前記配線形成工程及びドライバ形成工程後にも切断除去せずに残すことを特徴とする請求項１から９のいずれか一項に記載のアクティブマトリクス基板装置の製造方法。
【請求項１３】
当該アクティブマトリクス基板装置における前記複数の配線を介して供給される前記駆動信号による通常動作を可能とする程度に、前記保護パターンにより接続された複数の配線間の電気抵抗を高める高抵抗の非線形素子を前記保護パターンの一部に形成する素子形成工程を更に備えており、
前記保護パターンを前記画素部形成工程、前記配線形成工程及びドライバ形成工程後にも切断除去せずに残すことを特徴とする上述した請求項１から９のいずれか一項に記載のアクティブマトリクス基板装置の製造方法。
【請求項１４】
基板の中央側に、複数の画素部をマトリクス状に設けられた画像表示領域を備えたアクティブマトリクス基板装置において、
該複数の画素部に夫々接続された複数の配線と、
前記画像表示領域の周囲に、前記複数の配線に駆動信号を供給するドライバ回路と、
前記画像表示領域から前記ドライバ回路の上方を経由して前記基板の縁側に至る連絡部分を介して前記複数の配線を相互に接続する静電破壊防止用の導電性の保護パターンと、を有していることを特徴とするアクティブマトリクス基板装置。
【請求項１５】
前記複数の画素部の夫々に、積層構造を持つ画素電極及び該画素電極を前記駆動信号に応じて駆動する駆動素子を備え、
前記連絡部分は、少なくとも部分的に前記画素電極を形成するのと同じ層から形成されてなり、
前記ドライバ回路は、少なくとも部分的に前記駆動素子を形成するのと同じ複数の層から形成されてなることを特徴とする請求項１４に記載のアクティブマトリクス基板装置。
【請求項１６】
前記ドライバ回路よりも中央側において前記画像表示領域の周囲に沿って、
前記画素部形成以前に形成され、かつ、前記画素部形成工程の途中で切断除去される、前記複数の配線を相互に接続する第1保護パターン部分を備えることを特徴とする請求項１４から１５のいずれか一項に記載のアクティブマトリクス基板装置。
【請求項１７】
前記基板上の前記ドライバ回路よりも縁側において前記連絡部分を介して前記複数の配線を相互に接続する第２保護パターン部分を備えることを特徴とする請求項１６に記載のアクティブマトリクス基板装置。
【請求項１８】
前記ドライバ回路よりも中央側に、前記画像表示領域の周囲に沿って前記複数の配線を相互に接続する第1保護パターン部分を備え、当該第1保護パターン部分は、前記複数の配線を通して供給される前記駆動信号による通常動作を可能とする程度に少なくとも部分的に高抵抗とし、
前記連絡部分を介して前記複数の配線を相互に接続する第２保護パターン部分備え、
前記第1保護パターン部分は前記画素部形成工程、前記配線形成工程及びドライバ形成工程後にも切断除去せずに残すことを特徴とする請求項１４から１５のいずれか一項に記載のアクティブマトリクス基板装置。
【請求項１９】
前記ドライバ回路に電気信号を供給するための複数の実装端子を備えており、
前記第２保護パターン部分は、前記複数の実装端子にも接続されることを特徴とする請求項１７から１８に記載のアクティブマトリクス基板装置。
【請求項２０】
前記ドライバ回路に電気信号を供給するための複数の実装端子を更に備えており、
前記基板上の前記ドライバ回路よりも縁側に、前記連絡部分を介して前記複数の配線を相互に接続すると共に、前記複数の実装端子を相互に接続する第２保護パターン部分を備えたことを特徴とする請求項１４から１５のいずれか一項に記載のアクティブマトリクス基板装置。
【請求項２１】
前記保護パターン形成工程では、当該アクティブマトリクス基板装置の基板切断時又は基板切断後の端面研磨処理時に切り離されると、前記第２保護パターン部分による前記複数の配線及び前記複数の実装端子の相互接続状態が解消されるように、前記第２保護パターン部分を、該基板切断時又は基板切断後の端面研磨処理時に切り離される位置に少なくとも部分的に設けたことを特徴とする請求項１９又は２０に記載のアクティブマトリクス基板装置。
【請求項２２】
請求項１４〜２１のいずれか１項に記載のアクティブマトリクス基板装置と、該アクティブマトリクス基板装置に対向配置された対向基板とを備えたことを特徴とする電気光学パネル。
【請求項２３】
前記アクティブマトリクス基板装置と前記対向基板とを前記画像表示領域の輪郭に沿って相接着するシール材と、
該シール材により前記アクティブマトリクス基板装置と前記対向基板との間に封入された液晶と、
をさらに備えており、
前記画像表示領域から見て前記シール材の外側又は前記シール材の直下に、前記保護パターン部分を備えたことを特徴とする請求項２２に記載の電気光学パネル。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ガラス基板等の基板上に各種配線、駆動素子、ドライバ回路等を形成することにより、ドライバ内蔵型の液晶パネル等の電気光学パネル用のアクティブマトリクス基板装置を製造する方法の技術分野に属し、特に、製造中や製造後にこれらの各種配線、駆動素子、ドライバ回路等における静電破壊を防止可能に製造する方法の技術分野に属する。本発明は更に、このように製造されたアクティブマトリクス基板装置及びこれを備えたドライバ内蔵型の電気光学パネルの技術分野に属する。
【０００２】
【従来の技術】
従来、ＴＦＴ（薄膜トランジスタ）アクティブマトリクス駆動型の液晶パネル、ＴＦＤ（薄膜ダイオード）アクティブマトリクス駆動型の液晶パネル、ＥＬ（エレクトロルミネッセンス）パネルなどの電気光学パネルを構成するアクティブマトリクス基板装置は、ガラス基板や石英基板上に、各種配線、駆動素子、絶縁膜等が形成されてなる。この場合、アクティブマトリクス基板装置の製造中には、静電気が発生する。高電圧の静電気が発生すると、例えば液晶パネル用のＴＦＴアクティブマトリクス基板装置の場合であれば、ゲート配線（走査線）、ソース配線（データ線）、ＴＦＴ、配線や素子間の層間絶縁膜等が静電破壊される場合がある。ここで、ある配線に電荷Ｑの帯電があった場合には、その電圧はＶ＝Ｑ／Ｃ（但し、Ｃ：容量）であるので、その配線の容量Ｃを増加すれば電圧は低下する。また相互に電気的に短絡された配線間では、このような静電気が発生しても電圧は当然にかからない。
【０００３】
そこで従来は、ドライバ内蔵型でないＴＦＴアクティブマトリクス基板装置の場合には、このような製造中等における静電破壊を防止するために、俗にショートリング或いはガードリングと称される高電圧がかかる可能性のある配線間を短絡（ショート）或いは適当な抵抗で接続すると共に該配線の容量を増加させるために、静電破壊防止用の導電性の保護パターン配線（本願明細書では、単に“保護パターン”と呼ぶことにする）が設けられる。
【０００４】
このような保護パターンの基本的な構成は、特開昭５８−１１６５７３号公報、特開昭６３−１０６７８８号公報等に開示されているように、画像表示領域の周囲に沿って、全てのデータ線及び走査線を短絡する配線である。この保護パターンによれば、データ線及び走査線は全て短絡されており、且つ配線容量も増加しているので、静電破壊を防止できる。
【０００５】
しかしながら、実際の製造中に静電破壊を防ぐためには、なるべく早い製造段階で、このような保護パターンを設けねばならないという基本的要請があり、更に、製造途中の電気的検査の段階や、一般には遅くとも製造後には液晶パネルが正常に動作するように、このような保護パターンを切断除去せねばならないという基本的要請もある。例えば、逆スタガ型のＴＦＴを各画素に備えたＴＦＴアクティブマトリクス基板装置の場合には、保護パターンは、製造初期に形成される比較的下層に位置する走査線（ゲート配線）を構成する金属又は半導体からなる膜から形成され、当該ＴＦＴアクティブマトリクス基板装置を駆動用回路に接続する前までに、好ましくは駆動素子及び各種配線の電気的検査を行う前に切断除去される。
【０００６】
ここで、このような二つの基本的要請に沿うように提案された３つの形式の保護パターンについて説明する。
【０００７】
先ず、第１の形式の保護パターンは、特開平２−２４２２９号公報、特開平７−１８１５１６号公報、特開平７−１７５０８６号公報等に開示されているように、実装端子よりも外側の基板の縁に沿って、全てのデータ線及び走査線を実装端子を介して短絡するように構成されている。そして、基板上より個別のアクティブマトリクス基板装置を、スクライブラインと称される切り離し線に沿って切り離す（本願明細書では、単に“基板切断”と呼ぶことにする）時、或いは切り離した後におけるパネル端面の研磨処理（本願明細書では、単に“パネル面取り”と呼ぶことにする）時に、各配線は、この保護パターンから切り離される。このように保護パターンの切断除去を各配線が保護パターンより切り離される時まで遅らせることができるので、後半の組立工程における静電破壊を防止できる。更に、第１の形式の応用として、特開平４−３０１６１９号公報、特開平８−１０１３９７号公報等に開示されているように、大基板上に設けられた相隣接するＴＦＴアクティブマトリクス基板装置間の一本の基板切断ライン（即ち、スクライブライン）によりカットすることで、保護パターンの短絡が無くなるように基板切断ラインを跨いでジグザグに配線された保護パターンもある。
【０００８】
第２の形式の保護パターンは、特開昭６３−０８５５８６号公報、特開平２−０６１６１８号公報、特開平６−２７３７８３号公報、特開平８−１７９３６０号公報等に開示されているように、データ線及び走査線を介して電圧を掛けた際に、画素の点灯が可能である程度若しくは当該データ線、走査線、ＴＦＴ等の電気的検査が可能である程度に高抵抗の材料、例えば、Ｓｉ（シリコン）、ＩＴＯ（インジウム・ティン・オキサイド）など高抵抗材料から構成されていたり、主に低抵抗材料から構成されていてもデータ線、走査線等との間に別途高抵抗材料が挟まれた形で構成されている。この第２の形式の保護パターンによれば、製造途中の電気的検査工程の前に保護パターンを切断除去しないで済むため静電破壊が電気的検査工程以降で起こることを防止できたり、更に、最終的に製品にまで保護パターンを残すことにより、その切断除去工程を省略することが可能となると共に製品段階における静電破壊を防止することが可能となる。
【０００９】
最後に、第３の形式の保護パターンは、特開平８−１７９３６０号公報、特開平８−１７９３５９号公報、特開平７−０９２４４８号公報等に開示されているように、データ線及び走査線を介して電圧を掛けた際に、画素の点灯が可能である程度若しくは当該データ線、走査線、ＴＦＴ等の電気的検査が可能である程度に高抵抗の非線形素子、例えば、ダイオードやＴＦＴを組み合わせたものが、データ線、走査線等と保護パターンとの間に挟まれた形で構成されている。この第３の形式の保護パターンによれば、製造途中の電気的検査工程の前に保護パターンを除去しないで済むため静電破壊が製造工程の後半で起こることを防止しできたり、更に、最終的に製品にまで保護パターンを残すことにより、その切断除去工程を省略することが可能となると共に製品段階における静電破壊を防止することが可能となる。
【００１０】
以上説明したように、ドライバ内蔵型でない液晶パネル用のＴＦＴアクティブマトリクス基板装置であれば、各種形式の保護パターンにより、静電破壊を防止できる。
【００１１】
【発明が解決しようとする課題】
しかしながら、ドライバ内蔵型の液晶パネル等用のＴＦＴアクティブマトリクス基板装置について考えると、この場合には、ドライバ部分を構成する多数のＴＦＴや配線等が、走査線（ゲート配線）と同じ金属又は半導体からなる膜等、データ線（ソース配線）と同じＡｌ（アルミニウム）などの金属膜等、層間絶縁膜などから、画像表示領域の周囲に形成される。このため、例えば、走査線と同じ金属又は半導体からなる膜等や、データ線と同じ金属膜等から、前述したような第１の保護パターンを基板のドライバ部分より縁側にかけて形成することは事実上不可能である。即ち、前述の第１の形式のいずれによっても、２次元的に見て基板の中央側にある画像表示領域に設けられた走査線やデータ線に接続されており、しかも走査線駆動回路やデータ線駆動回路などの周辺領域に設けられたドライバ部分を越えて基板の縁に至るような保護パターン用の配線を引き回すことは出来ないのである。
【００１２】
また、前述の第２の形式の保護パターンでは、十分な静電対策を行おうとすれば、配線間の抵抗を下げざるを得ず、電気的検査の信頼性の低下や画質の劣化を招いてしまう。即ち、保護パターンの静電破壊防止機能を高めれば高めるほど、このような電気的検査の信頼性が低下したり、画質の劣化も顕著になってしまうという問題点がある。
【００１３】
更に、第３の形式の保護パターンでは、限度以上の大電流の静電気が流れた場合には静電防止機能が不十分であることや、非線形素子を形成する分だけ回路構成が複雑化し、更に非線形素子自体に製造上の不良があった場合に装置全体として欠陥品となってしまう可能性があるという問題点がある。
【００１４】
以上の結果、特にドライバ内蔵型の液晶パネル等用のＴＦＴアクティブマトリクス基板装置においては、ドライバ内蔵型でない液晶パネル等用のＴＦＴアクティブマトリクス基板装置における第１の形式の保護パターンを採用することは基本的に不可能であり、十分な能力を備えた静電破壊防止方法がないという大きな問題点がある。
【００１５】
本発明は上述した問題点に鑑みなされたものであり、ドライバ内蔵型の液晶パネル等の電気光学パネル用のアクティブマトリクス基板装置を、各種配線、駆動素子、ドライバ回路等における静電破壊を防止しつつ製造可能なアクティブマトリクス基板装置の製造方法、及び該製造方法により製造されたアクティブマトリクス基板装置、並びにこれを備えた電気光学パネルを提供することを課題とする。
【００１６】
【課題を解決するための手段】
請求項１に記載のアクティブマトリクス基板装置の製造方法は上記課題を解決するために、基板の中央側に位置する画像表示領域に、複数の画素部をマトリクス状に形成する画素部形成工程と、該複数の画素部に夫々接続された複数の配線を形成する配線形成工程と、前記画像表示領域の周囲に、前記複数の配線に駆動信号を供給するドライバ回路を形成するドライバ形成工程と、前記画像表示領域から前記ドライバ回路の上方を経由して前記基板の縁側に至る連絡部分を介して前記複数の配線を相互に接続する静電破壊防止用の導電性の保護パターンを形成する保護パターン形成工程と、を備えたことを特徴とする。
【００１７】
請求項１に記載の製造方法によれば、画素部形成工程により、基板の中央側に位置する画像表示領域に、複数の画素部がマトリクス状に形成される。この工程と並行して或いは相前後して、配線形成工程により、複数の画素部に夫々接続された複数の配線が形成される。他方、これらの工程と並行して或いは相前後して、ドライバ形成工程により、画像表示領域の周囲に、前記複数の配線に駆動信号を供給するドライバ回路が形成される。ここで特に、保護パターン形成工程により、複数の配線を相互に接続すると共に画像表示領域からドライバ回路の上方を経由して基板の縁側に至る連絡部分を含む導電性の保護パターンが形成される。従って、この連絡部分を除く、複数の配線を相互に接続する保護パターン部分については、画素部形成工程、配線形成工程及びドライバ形成工程の開始前や途中に、基板上におけるドライバ回路よりも中央側或いは縁側に形成可能である。そして、この保護パターン部分を形成した以降は、静電荷に対する容量が増加し且つ複数の配線間が短絡或いは所定抵抗で接続されるので、配線、画素部、ドライバ回路における静電破壊を防止できる。よって、このような連絡部分を除く保護パターン部分を形成する時点に応じて、配線、画素部及びドライバ回路が静電破壊の危険に曝される期間を短く出来る。
【００１８】
他方で、保護パターンの連絡部分については、ドライバ形成工程の後に、ドライバ回路上に形成される。従って、この連絡部分を介して、基板上におけるドライバ回路よりも縁側にまで、保護パターンを引き出すことが可能となる。この結果、連絡部分の形成以前又は以後に、ドライバ回路よりも縁側に、連絡部分を介して複数の配線を相互に接続する保護パターン部分を形成し且つ連絡部分を形成した以降は、このドライバ回路よりも縁側にある保護パターン部分により静電荷に対する容量が増加し且つ複数の配線間が短絡或いは所定抵抗で接続されるので、配線、画素部、ドライバ回路における静電破壊を防止できる。
【００１９】
請求項２に記載のアクティブマトリクス基板装置の製造方法は、上述した請求項１に記載の製造方法において、前記画素部形成工程では、前記複数の画素部の夫々に、積層構造を持つ画素電極及び該画素電極を前記駆動信号に応じて駆動する駆動素子を形成し、前記保護パターン形成工程では、前記連絡部分を、前記画素電極を形成するのと同じ層から形成し、前記ドライバ形成工程では、前記ドライバ回路を少なくとも部分的に前記駆動素子を形成するのと同じ複数の層から形成することを特徴とする。
【００２０】
請求項２に記載の製造方法によれば、積層構造を持つ画素電極及び駆動素子が複数の画素部の夫々に形成されるが、連絡部分が画素電極を形成するのと同じ層から形成され、ドライバ回路は少なくとも部分的に駆動素子を形成するのと同じ複数の層から形成される。従って、画素部形成工程における画素電極の形成と、保護パターン形成工程における連絡部分の形成とを同一工程で同時に行うことが可能となる。更に、画素部形成工程における駆動素子の形成と、ドライバ形成工程におけるドライバ回路の少なくとも部分的な形成とを同一工程で同時に行うことが可能となる。これらの結果、製造工程の簡略化及び低コスト化が図られる。
【００２１】
請求項３に記載のアクティブマトリクス基板装置の製造方法は、上述した請求項２に記載の製造方法において、前記画素部形成工程では、前記画素電極をＩＴＯ膜から形成し、前記駆動素子を薄膜トランジスタから形成することを特徴とする。
【００２２】
上述の製造方法によれば、画素電極及び連絡部分はＩＴＯ膜から形成され、駆動素子及びドライバ回路の少なくとも一部は、薄膜トランジスタから形成される。従って、比較的簡単な構成を有するアクティブマトリクス基板装置の製造工程の簡略化及び低コスト化が図られる。
【００２３】
請求項３に記載のアクティブマトリクス基板装置の製造方法は、上述した請求項１から２のいずれか一項に記載の製造方法において、前記保護パターン形成工程では、前記ドライバ回路よりも中央側において前記画像表示領域の周囲に沿って前記複数の配線を相互に接続する第1保護パターン部分を前記画素部形成工程以前に形成し、前記画素部形成工程の途中で或いは完了後に該第1保護パターン部分を切断除去することを特徴とする。
【００２４】
請求項３に記載の製造方法によれば、画素部形成工程以前に、保護パターン形成工程により、ドライバ回路よりも中央側において画像表示領域の周囲に沿って複数の配線を相互に接続する第1保護パターン部分が形成される。その後、この第1保護パターンは、画素部形成工程の途中で或いは完了後に切断除去される。従って、第1保護パターン部分により、画素部形成工程以前から、配線、画素部、ドライバ回路における静電破壊を防止できる。このため、一般には、このような連絡部分を除く保護パターン部分は、製造初期に形成する程有効である。そして、ドライバ回路よりも縁側にある保護パターン部分よりも切断除去が困難であり、より早い段階での切断除去が望まれる第1保護パターン部分を、画素部形成工程途中に切断除去するので、余分な工程数の増加を避けつつ第1保護パターン部分が完成後における当該アクティブマトリクス基板装置の本来の機能の障害となる事態を防げる。
【００２５】
上述した請求項３に記載の製造方法において、前記保護パターン形成工程では、前記第１保護パターン部分を、前記複数の配線のうち最も前記基板に近い層から形成された配線と同じ層から形成してもよい。
【００２６】
上述の製造方法によれば、第１保護パターン部分は、例えば、ポリシリコン膜からなり最下層に位置するゲート配線（走査線）など、最も基板に近い層から形成された配線と同じ層から形成される。従って、配線形成工程の比較的初期から、第１保護パターンにより配線における静電破壊を防止できる。しかも、配線形成工程における最下層の形成と、保護パターン形成工程における第１保護パターン部分の形成とを同時に行うことが可能となる。これらの結果、静電破壊防止を有効に行いつつ製造工程の簡略化及び低コスト化が図られる。
【００２７】
請求項４に記載のアクティブマトリクス基板装置の製造方法は、上述した請求項３に記載の製造方法において、前記保護パターン形成工程では、前記第1保護パターン部分を切断除去する前に、前記連絡部分を形成し且つ前記基板上の前記ドライバ回路よりも縁側において前記連絡部分を介して前記複数の配線を相互に接続する第２保護パターン部分を更に形成することを特徴とする。
【００２８】
請求項４に記載の製造方法によれば、第1保護パターン部分を切断除去する前に、連絡部分が形成され、且つ、該連絡部分の形成の以前又は以後に、ドライバ回路よりも縁側において連絡部分を介して複数の配線を相互に接続する第２保護パターン部分が更に形成される。従って、第２保護パターン部分及び連絡部分を形成した以降は、静電荷に対する容量が増加し且つ複数の配線間が短絡或いは所定抵抗で接続されるので、配線、画素部、ドライバ回路における静電破壊を防止できる。よって、このように第２保護パターン部分により複数の配線を相互に接続した後には、第１保護パターン部分を切断除去しても、配線等における静電破壊を防止できる。このため、静電破壊が起こり得る期間を安易に発生させることなく、第１保護パターン部分を、画素部形成工程、配線形成工程及びドライバ形成工程の途中に切断除去することも可能となる。このように切断除去すれば、第１保護パターン部分が、完成後における当該アクティブマトリクス基板装置の本来の機能の障害となる事態を防げる。
【００２９】
請求項５に記載のアクティブマトリクス基板装置の製造方法は、上述した請求項１から２に記載の製造方法において、前記保護パターン形成工程では、前記ドライバ回路よりも中央側において前記画像表示領域の周囲に沿って前記複数の配線を相互に接続する第1保護パターン部分を前記画素部形成工程以前に形成した後に前記連絡部分を介して前記複数の配線を相互に接続する第２保護パターン部分を更に形成する。さらに該第１保護パターンは該前記アクティブマトリクス基板装置が前記駆動信号による通常動作を可能とする程度に高抵抗な部分を有し、該前記画素部形成工程、前記配線形成工程及びドライバ形成工程後にも切断除去せずに残すことを特徴とする。
【００３０】
請求項５に記載の製造方法によれば、画素部形成工程以前に、保護パターン形成工程により、ドライバ回路よりも中央側において画像表示領域の周囲に沿って複数の配線を相互に接続する第1保護パターン部分が形成される。この第１保護パターンは少なくとも部分的に高抵抗な部分を有しているため、切断除去せずとも電気的検査あるいは正常な駆動表示が可能である。この第1保護パターン部分により、画素部形成工程以前から当該アクティブマトリクス基板装置完成後まで、配線、画素部、ドライバ回路における静電破壊による不良品率をある程度低減できる。一方、画素部形成工程においてより低抵抗のドライバ部上方を経由する第２保護パターンが形成される。この第２保護パターンにより画素部形成工程以降では静電気による破壊はより完全に防止できる。
【００３１】
請求項６に記載のアクティブマトリクス基板装置の製造方法は、上述した請求項４又は５に記載の製造方法において、前記ドライバ回路に電気信号を供給するための複数の実装端子を形成する実装端子形成工程を更に備えており、前記保護パターン形成工程では、前記複数の実装端子にも接続されるように前記第２保護パターン部分を形成することを特徴とする。
【００３２】
請求項６に記載の製造方法によれば、実装端子形成工程により、ドライバ回路に電気信号を供給するための複数の実装端子が形成される。そして、保護パターン形成工程により、複数の実装端子にも接続されるように、第２保護パターン部分が形成される。従って、実装端子に接続された配線や素子を含むドライバ回路内における静電破壊を、第２保護パターン部分により防止できる。
【００３３】
請求項７に記載のアクティブマトリクス基板装置の製造方法は、上述した請求項１から２のいずれか一項に記載の製造方法において、前記ドライバ回路に電気信号を供給するための複数の実装端子を形成する実装端子形成工程を更に備えており、前記保護パターン形成工程では、前記基板上の前記ドライバ回路よりも縁側において前記連絡部分を介して前記複数の配線を相互に接続すると共に前記複数の実装端子を相互に接続する第２保護パターン部分を更に形成することを特徴とする。
【００３４】
請求項７に記載の製造方法によれば、実装端子形成工程により、ドライバ回路に電気信号を供給するための複数の実装端子が形成される。そして、保護パターン形成工程により、基板上のドライバ回路よりも縁側において連絡部分を介して複数の配線を相互に接続すると共に複数の実装端子を相互に接続する第２保護パターン部分が更に形成される。従って、連絡部分を介して実装端子に接続された配線や素子を含むドライバ回路内における静電破壊を、第２保護パターン部分により防止できる。
【００３５】
請求項８に記載のアクティブマトリクス基板装置の製造方法は、上述した請求項６又は７に記載の製造方法において、前記保護パターン形成工程では、当該アクティブマトリクス基板装置の基板切断時又はパネル面取り時に切り離されると前記第２保護パターン部分による前記複数の配線及び前記複数の実装端子の相互接続状態が解消されるように、前記第２保護パターン部分を、該基板切断時又はパネル面取り時に切り離される位置に少なくとも部分的に形成することを特徴とする。
【００３６】
請求項８に記載の製造方法によれば、保護パターン形成工程により、第２保護パターン部分は、該基板切断時又はパネル面取り時に切り離される位置に少なくとも部分的に形成される。その後、基板切断時又はパネル面取り時に、当該アクティブマトリクス基板装置が切り離されると、第２保護パターン部分による複数の配線及び複数の実装端子の相互接続状態が解消される。従って、基板切断工程やパネル面取り工程により、工程数を増加させることなく比較的容易に保護パターンの切断除去を行うことが出来る。
【００３７】
請求項９に記載のアクティブマトリクス基板装置の製造方法は、上述した請求項８に記載の製造方法において、前記保護パターン形成工程では、前記基板切断時に当該アクティブマトリクス基板装置から切り離される当該アクティブマトリクス基板装置に隣接する他のアクティブマトリクス基板装置との間の一本の基板切断ラインに沿ってジグザグに延びる部分を含むように前記第２保護パターン部分を形成することを特徴とする。
【００３８】
請求項９に記載の製造方法によれば、保護パターン形成工程により、一本の基板切断ラインに沿ってジグザグに延びる部分を含むように、第２保護パターン部分は、形成される。その後、基板切断時に、当該アクティブマトリクス基板装置が切り離されると、第２保護パターンによる複数の配線及び複数の実装端子の相互接続状態が解消される。従って、相互に隣接するアクティブマトリクス基板装置間に対しては、一本の基板切断ラインに沿った基板切断処理のみで足りるようにしながら、基板切断工程により工程数を増加させることなく比較的容易に保護パターンの切断除去を行うことが出来る。
【００３９】
請求項１０に記載のアクティブマトリクス基板装置の製造方法は、上述した請求項１から９のいずれか一項に記載の製造方法において、前記保護パターン形成工程では、当該アクティブマトリクス基板装置における前記複数の配線を介して供給される電気信号による電気的検査を可能とする程度に、前記保護パターンにより接続された複数の配線間の電気抵抗を高めるように前記保護パターンを少なくとも部分的に高抵抗に形成することを特徴とする。
【００４０】
請求項１０の製造方法によれば、保護パターン形成工程により、保護パターンは少なくとも部分的に高抵抗に（例えば、線幅の狭いＩＴＯ配線などから）形成され、複数の配線間における電気抵抗が高められている。この結果、複数の配線を介して供給される電気信号による電気的検査が可能とされる。
【００４１】
請求項１１に記載のアクティブマトリクス基板装置の製造方法は、上述した請求項１から９のいずれか一項に記載の製造方法において、当該アクティブマトリクス基板装置における前記複数の配線を介して供給される電気信号による電気的検査を可能とする程度に、前記保護パターンにより接続された複数の配線間の電気抵抗を高める高抵抗の非線形素子を前記保護パターンの一部に形成する素子形成工程を更に備えたことを特徴とする。
【００４２】
請求項１１に記載の製造方法によれば、素子形成工程により、高抵抗の非線形素子が保護パターンの一部に形成され、複数の配線間における電気抵抗が高められている。この結果、複数の配線を介して供給される電気信号による電気的検査が可能とされる。
【００４３】
請求項１２に記載のアクティブマトリクス基板装置の製造方法は、上述した請求項１から９のいずれか一項に記載の製造方法において、前記保護パターン形成工程では、当該アクティブマトリクス基板装置における前記複数の配線を介して供給される前記駆動信号による通常動作を可能とする程度に、前記保護パターンにより接続された複数の配線間の電気抵抗を高めるように前記保護パターンを少なくとも部分的に高抵抗に形成し、前記保護パターンを前記画素部形成工程、前記配線形成工程及びドライバ形成工程後にも切断除去せずに残すことを特徴とする。
【００４４】
請求項１２の製造方法によれば、保護パターン形成工程により、保護パターンは少なくとも部分的に高抵抗に（例えば、線幅の狭いＩＴＯ配線などから）形成され、複数の配線間における電気抵抗が高められている。この結果、保護パターンを切断除去せずとも、当該アクティブマトリクス基板装置の完成後に、複数の配線を介して供給される駆動信号により画素部は駆動され、通常動作が可能とされる。従って、保護パターンの切断除去工程を省くことができ、しかも完成後における静電破壊を防止することもできる。
【００４５】
請求項１３に記載のアクティブマトリクス基板装置の製造方法は、上述した請求項１から９のいずれか一項に記載の製造方法において、当該アクティブマトリクス基板装置における前記複数の配線を介して供給される前記駆動信号による通常動作を可能とする程度に、前記保護パターンにより接続された複数の配線間の電気抵抗を高める高抵抗の非線形素子を前記保護パターンの一部に形成する素子形成工程を更に備えており、前記保護パターンを前記画素部形成工程、前記配線形成工程及びドライバ形成工程後にも切断除去せずに残すことを特徴とする。
【００４６】
請求項１３の製造方法によれば、素子形成工程により、高抵抗の非線形素子が保護パターンの一部に形成され、複数の配線間における電気抵抗が高められている。この結果、保護パターンを切断除去せずとも、当該アクティブマトリクス基板装置の完成後に、複数の配線を介して供給される駆動信号により画素部は駆動され、通常動作が可能とされる。従って、保護パターンの切断除去工程を省くことができ、しかも完成後における静電破壊を防止することもできる。
【００４７】
上述した請求項１から１３のいずれか一項に記載の製造方法において、前記ドライバ形成工程では、積層構造を持つように前記ドライバ回路を形成し、前記保護パターン形成工程では、前記連絡部分を前記ドライバ回路内にある上層の配線に完全に重ならないように形成してもよい。
【００４８】
上述の製造方法によれば、ドライバ回路は、積層構造を持つように形成される。そして、ドライバ回路上に形成される連絡部分は、ドライバ回路内にある上層の配線に完全に重ならないように形成される。従って、仮に連絡部分がドライバ回路内にある上層の配線に完全に重なってしまった場合と比較して、ドライバ回路内にある上層の配線と連絡部分との間に形成される容量を低減できる。この結果、保護パターンがドライバ回路の動作に及ぼす悪影響を低減できる。
【００４９】
本発明のアクティブマトリクス基板装置は、基板の中央側に、複数の画素部をマトリクス状に設けられた画像表示領域を備えたアクティブマトリクス基板装置において、該複数の画素部に夫々接続された複数の配線と、前記画像表示領域の周囲に、前記複数の配線に駆動信号を供給するドライバ回路と、前記画像表示領域から前記ドライバ回路の上方を経由して前記基板の縁側に至る連絡部分を介して前記複数の配線を相互に接続する静電破壊防止用の導電性の保護パターンと、を有していることを特徴とする。
また、本発明のアクティブマトリクス基板装置は、前記複数の画素部の夫々に、積層構造を持つ画素電極及び該画素電極を前記駆動信号に応じて駆動する駆動素子を備え、前記連絡部分は、少なくとも部分的に前記画素電極を形成するのと同じ層から形成されてなり、前記ドライバ回路は、少なくとも部分的に前記駆動素子を形成するのと同じ複数の層から形成されてなることを特徴とする。
また、本発明のアクティブマトリクス基板装置は、前記ドライバ回路よりも中央側において前記画像表示領域の周囲に沿って、前記画素部形成以前に形成され、かつ、前記画素部形成工程の途中で切断除去される、前記複数の配線を相互に接続する第1保護パターン部分を備えることを特徴とする。
また、本発明のアクティブマトリクス基板装置は、前記基板上の前記ドライバ回路よりも縁側において前記連絡部分を介して前記複数の配線を相互に接続する第２保護パターン部分を備えることを特徴とする。
また、本発明のアクティブマトリクス基板装置は、前記ドライバ回路よりも中央側に、前記画像表示領域の周囲に沿って前記複数の配線を相互に接続する第１保護パターン部分を備え、当該第１保護パターン部分は、前記複数の配線を通して供給される前記駆動信号による通常動作を可能とする程度に少なくとも部分的に高抵抗とし、前記連絡部分を介して前記複数の配線を相互に接続する第２保護パターン部分備え、前記第１保護パターン部分は前記画素部形成工程、前記配線形成工程及びドライバ形成工程後にも切断除去せずに残すことを特徴とする。
また、本発明のアクティブマトリクス基板装置は、前記ドライバ回路に電気信号を供給するための複数の実装端子を備えており、前記第２保護パターン部分は、前記複数の実装端子にも接続されることを特徴とする。
また、本発明のアクティブマトリクス基板装置は、前記ドライバ回路に電気信号を供給するための複数の実装端子を更に備えており、前記基板上の前記ドライバ回路よりも縁側に、前記連絡部分を介して前記複数の配線を相互に接続すると共に、前記複数の実装端子を相互に接続する第２保護パターン部分を備えたことを特徴とする。
また、本発明のアクティブマトリクス基板装置は、前記保護パターン形成工程では、当該アクティブマトリクス基板装置の基板切断時又は基板切断後の端面研磨処理時に切り離されると、前記第２保護パターン部分による前記複数の配線及び前記複数の実装端子の相互接続状態が解消されるように、前記第２保護パターン部分を、該基板切断時又は基板切断後の端面研磨処理時に切り離される位置に少なくとも部分的に設けたことを特徴とする。
【００５０】
請求項１４〜２１に記載のアクティブマトリクス基板装置は、上述した本発明の製造方法により製造されているので、静電破壊による不良品率が格段に低い。しかも、電気的検査を精度良く行うことも可能であり、保護パターンの存在によりアクティブマトリクス基板装置の本来の機能が害されていることも殆ど又は全く無く、しかも低コスト化が図られている。
【００５１】
請求項２２及び２３に記載の電気光学パネルは、上述した請求項１４〜に記載のアクティブマトリクス基板装置と、該アクティブマトリクス基板装置に対向配置された対向基板とを備えたことを特徴とする。
【００５２】
請求項２２に記載の電気光学パネルは、アクティブマトリクス基板装置と対向基板とを備えているので、静電破壊による不良品率が格段に低い。しかも、電気的検査が精度良く行われており信頼性も高い。また、保護パターンの存在により電子光学パネルの本来の機能が害されていることも殆ど又は全く無く、しかも低コスト化が図られている。
【００５３】
また、上述した請求項２３に記載の電気光学パネルにおいて、前記アクティブマトリクス基板装置と前記対向基板とを前記画像表示領域の輪郭に沿って相接着するシール材と、該シール材により前記アクティブマトリクス基板装置と前記対向基板との間に封入された液晶とを更に備えており、前記保護パターンは、前記画像表示領域から見て前記シール材よりも外側又はシール材の下に形成してもよい。
【００５４】
上述の電気光学パネルによれば、アクティブマトリクス基板装置と対向基板とは、画像表示領域の輪郭に沿ってシール材により相接着されている。このシール材によりアクティブマトリクス基板装置と対向基板との間には、液晶が封入されており、当該電気光学パネルは、液晶パネルとして構成されている。そして、保護パターンは、画像表示領域から見てシール材よりも外側に形成されているので、保護パターンは、液晶に面することはない。従って、ドライバ回路上の連絡部分とドライバ回路内の上層の配線等との間に形成される容量の増大を防ぐことが出来る。加えて、ドライバ回路上の連絡部分を含む保護パターンの直流電圧が液晶に印加されることにより液晶が劣化する事態を未然に防ぐことが出来る。このため、当該電気光学パネルは、高精度の動作を長期に亘って行うことが可能である。
【００５５】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされよう。
【００５６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００５７】
（アクティブマトリクス基板装置の実施の形態）
先ず、本発明のアクティブマトリクス基板装置の一実施の形態として、液晶パネル用のアクティブマトリクス基板装置の構成及び製造方法について説明する。
【００５８】
先ず、図１を参照して、アクティブマトリクス基板装置の全体構成について説明する。図１は、実施の形態のアクティブマトリクス基板装置１が、一枚の大型ガラス基板上にマトリクス状に複数形成された状態を示している。この状態にあるアクティブマトリクス基板装置１に対して、図中点線で示された基板切断ラインに沿って切り離す基板切断工程が施され、更に必要に応じてパネル面取り工程が施されて、個々のアクティブマトリクス基板装置とされる。
【００５９】
図１において、アクティブマトリクス基板装置１は、ガラス基板、石英基板等からなる基板１０を備えており、基板１０上において中央側に位置する画像表示領域１１に、液晶駆動用の画素電極及びＴＦＴを夫々含む複数の画素部がマトリクス状に形成されている。アクティブマトリクス基板装置１は、複数の画素部におけるＴＦＴのゲートに接続された複数の走査線（ゲート配線）１２と各ＴＦＴのソースに接続された複数のデータ線（ソース配線）１３とを備える。アクティブマトリクス基板装置１は更に、画像表示領域１１の周囲に、走査線１２に駆動信号の一例たる走査信号を供給するドライバ回路の一例を構成する走査線駆動回路１４と、データ線１３に駆動信号の一例たるデータ信号を供給するドライバ回路の一例を構成するデータ線駆動回路１５とを備える。走査線駆動回路１４は、画像表示領域１１の両側に設けられている。尚、ここでは、アクティブマトリクス基板装置１を組み込んで完成させた液晶パネルの通常動作時にデータ信号を直接供給する回路の他に、データ線１３をデータ信号供給前に所定電位まで昇圧させるためのプリチャージ信号を供給するプリチャージ回路、アナログ画像信号をサンプリングしてデータ線１３に供給するサンプリング回路、回路や配線の電気的検査の際にデータ線１３に所定の電気信号を供給するための検査回路など、データ線に電気信号を供給する動作に関連する回路をデータ線駆動回路１５として総称することにする。
【００６０】
本実施の形態では、アクティブマトリクス基板装置１は更に、製造工程の所定期間に亘って複数の走査線１２及びデータ線１３を相互に接続すると共に画像表示領域１１から走査線駆動回路１４及びデータ線駆動回路１５の上方を経由して基板１０の縁側に至る連絡部分を含む保護パターンの一部である第２保護パターン部１６ｂを備えている。第２保護パターン部１６ｂは、アクティブマトリクス基板装置１の完成前（画素部のＴＦＴの形成中）に切断除去された第１保護パターン部１６ａ（図中点線で示す）と共に、走査線１２及びデータ線１３を短絡或いは所低抵抗で相互に接続して、アクティブマトリクス基板装置１の製造中における保護パターンとして機能する。
【００６１】
以下、図２から図５を参照して、保護パターンの構成及び製造方法をアクティブマトリクス基板装置１の製造方法と共に説明する。
【００６２】
図２において、保護パターンは、第１保護パターン部１６ａ、第２保護パターン部１６ｂ及び画像表示領域１１から走査線駆動回路１４及びデータ線駆動回路１５の上方を経由して基板１０の縁側に至る連絡部１６ｃを含んで構成されている。これらのうち、第１保護パターン部１６ａは、例えば、アクティブマトリクス基板装置１の製造初期に走査線１２と同じポリシリコン膜から形成されるものであり、各アクティブマトリクス基板装置１における走査線駆動回路１４及びデータ線駆動回路１５よりも中央側（即ち、画像表示領域に近い側）において、画像表示領域の周囲に沿って配線されて、走査線１２及びデータ線１３を相互に短絡或いは所低抵抗で接続するように構成されている。第２保護パターン部１６ｂは、例えば、アクティブマトリクス基板装置１の製造の比較的初期に走査線１２と同じポリシリコン膜から形成されるか或いは製造の比較的後期に画素電極と同じＩＴＯ膜から形成されるものであり、各アクティブマトリクス基板装置１における走査線駆動回路１４及びデータ線駆動回路１５よりも縁側（即ち、画像表示領域から遠い側）において、基板１０の縁に沿って配線されて、連絡部１６ｃを介して走査線１２及びデータ線１３を相互に短絡或いは低抵抗で接続するように構成されている。連絡部１６Ｃは、例えば、製造の比較的後期に画素電極と同じＩＴＯ膜から形成されるものであり、走査線１２及びデータ線１３と第２保護パターン部１６ｂとを走査線駆動回路１４及びデータ線駆動回路１５の上方を経由して接続（連絡）するように構成されている。
【００６３】
ここで、図３の断面図を参照して、この連絡部１６ｃが走査線駆動回路１３の上方を経由して接続する部分の詳細な構成を説明する。
【００６４】
図３において、画像表示領域１１（図１参照）内にある各画素部に設けられたＴＦＴ３０は、正スタガ型のＴＦＴとして構成されており、基板１０上には、チャネルが形成される半導体膜３１及びゲート絶縁膜３３が積層されており、ゲート絶縁膜３３上には、例えば、ポリシリコン膜等からなる走査線１２（ゲート配線）が配置されている。半導体膜３１のソース領域には、例えば、Ａｌなどの金属膜等からなるデータ線１３（ソース配線）がコンタクトホールを介して接続されており、半導体膜３１のドレイン領域には、例えば、Ａｌなどの金属膜等からなる中継膜２５を中継して、例えばＩＴＯ膜等からなる画素電極２６がコンタクトホールを介して接続されている。そして、各膜は、第１層間絶縁膜４１、第２層間絶縁膜４２及び第３層間絶縁膜４３により、相互に電気的に絶縁されている。
【００６５】
データ線駆動回路１５内に設けられたＴＦＴ３０’は、画素部のＴＦＴ３０と同様に構成されており、同じ工程で同時に形成されるものである。即ち、ＴＦＴ３０’は、正スタガ型のＴＦＴとして構成されており、基板１０上には、チャネルが形成される半導体膜３１’及びゲート絶縁膜３３’が積層されており、ゲート絶縁膜３３’上には、例えば、ポリシリコン膜等からなるゲート配線１２’が配置されている。半導体膜３１’のソース領域には、例えば、Ａｌなどの金属膜等からなる配線１３’がコンタクトホールを介して接続されており、半導体膜３１’のドレイン領域には、データ線１３がコンタクトホールを介して接続されている。
【００６６】
本実施の形態では特に、画素部のＴＦＴ３０における走査線１２及びデータ線１３には、画素電極２６と同じＩＴＯ膜から形成された保護パターンの連絡部１６ｃがコンタクトホールを介して接続されており、連絡部分は１６ｃは、データ線駆動回路１５の上方を経由して基板１０の縁側（図２における上下の縁側）に引き出されている。
【００６７】
尚、走査線駆動回路内に設けられるＴＦＴについても、データ線駆動回路１５内に設けられたＴＦＴ３０’と同様に構成されており、即ち、画素部のＴＦＴ３０と同時に形成されるものである。また、連絡部分は１６ｃについても、走査線駆動回路１４の上方を経由して基板１０の縁側（図２における左右の縁側）に引き出されている。
【００６８】
次に、図２及び図３を参照して、アクティブマトリクス基板装置１の製造方法において主に保護パターンの形成と関連する工程について説明する。
【００６９】
図２及び図３において、画素部形成工程により、画像表示領域１１に、ＴＦＴ３０及び画素電極２６を含む画素部がマトリクス状に形成される。この工程と並行して或いは相前後して、配線形成工程により、ＴＦＴ３０のゲートに夫々接続された複数の走査線１２及びＴＦＴ３０のソースにそれぞれ接続された複数のデータ線１３が形成される。他方、これらの工程と並行して或いは相前後して、ドライバ形成工程により、画像表示領域の周囲に、走査線駆動回路１４及びデータ線駆動回路１５が形成される。ここで特に、保護パターン形成工程により、複数の走査線１２及びデータ線１３を相互に接続すると共に画像表示領域１１から走査線駆動回路１４及びデータ線駆動回路１５の上方を経由して基板１０の縁側に至る連絡部１６ｃを含む保護パターンが形成される。
【００７０】
従って、この製造方法によれば、連絡部１６ｃを除く、走査線１２及びデータ線１３を相互に接続する第１保護パターン部１６ａについては、画素部形成工程、配線形成工程及びドライバ形成工程の開始前や途中に形成可能である。そして、この第１保護パターン部１６ａを形成した以降は、静電荷に対する容量が増加し（従って、前述のように電圧Ｖ＝Ｑ／Ｃが低下し）且つ複数の走査線１２及びデータ線１３間が短絡或いは所定抵抗で接続されるので、走査線１２、データ線１３、画素部のＴＦＴ３０や画素電極２６、走査線駆動回路１４内のＴＦＴ３０’や各種配線、データ線駆動回路１５内のＴＦＴや各種配線、層間絶縁膜４１〜４３等における静電破壊を防止できる。
【００７１】
よって、この第１保護パターン部１６ａを形成する時点に応じて、これらの配線やＴＦＴ等が静電破壊の危険に曝される期間を短く出来る。このため、好ましくは、第１保護パターン部１６ａは、比較的製造初期であり、静電破壊されるような素子や配線が形成される以前に形成するのが好ましい。従って、本実施の形態では、走査線１２（ゲート配線）と同じ膜から同時に構成するので、この走査線１２の形成後に形成される配線や素子についての静電破壊を防止できる。この意味では、画素部に逆スタガ型のＴＦＴを夫々設けた液晶パネル用のアクティブマトリクス基板装置の場合に、走査線１２（ゲート配線）と同じ膜から第１保護パターン部を形成するようにすれば、走査線１２がより基板近くに成膜される分だけより効果的である。
【００７２】
尚、第２保護パターン部１６ｂについては、第１保護パターン部１６ａと同じ膜から同時に形成してもよい。このように形成し、図２に示したように、第１保護パターン部１６ａと第２保護パターン部１６ｂとを連絡部１６ｃを介することなく接続する配線１６ｄを更に同じ膜から形成しておけば、連絡部１６ｃを形成する前にも、第２保護パターン部を保護パターンの一部として機能させることができる。但し、第２保護パターン部１６ｂについては、第１保護パターン部１６ａよりも後に形成してもよい。このように形成しても、連絡部１６ｃを介して接続した後に、保護パターンの一部として機能させることができる。更に、第１保護パターン部１６ａを、例えば前述したＩＴＯ膜などの連絡部分と同じ層から形成することも可能である。
【００７３】
他方で、連絡部１６ｃについては、ドライバ形成工程の後に、走査線駆動回路１４及びデータ線駆動回路１５の層間絶縁膜４３上に形成される。従って、この連絡部１６ｃを介して、基板１０上の縁にまで、保護パターンを引き出すことが可能となる。この結果、連絡部１６ｃの形成以前又は以後に、基板１０の縁側に、連絡部１６ｃを介して走査線１２及びデータ線１３を相互に接続する第２保護パターン部１６ｂを形成し且つ連絡部１６ｃを形成した以降は、第２保護パターン部１６ｂにより静電荷に対する容量が増加し且つ走査線１２及びデータ線１３間が短絡或いは所定抵抗で接続される。
【００７４】
これらの結果、走査線１２、データ線１３、画素部のＴＦＴ３０や画素電極２６、走査線駆動回路１４内のＴＦＴ３０’や各種配線、データ線駆動回路１５内のＴＦＴや各種配線、層間絶縁膜４１〜４３等における静電破壊を防止できる。
【００７５】
従って、連絡部１６ｃを介して第２の保護パターン部１６ｂにより走査線１２及びデータ線１３を相互に接続した後には、第１保護パターン部１６ａを切断除去しても、このような静電破壊を防止できることになる。このため、静電破壊が起こり得る期間を安易に発生させることなく、基板１０の縁側にある第１保護パターン部１６ｂよりも切断除去が困難であり、より早い段階での切断除去が望まれる中央側にある第１保護パターン部１６ａを、画素部形成工程、配線形成工程及びドライバ形成工程の途中に、より具体的にはＴＦＴ３０の薄膜形成工程のエッチング工程を利用して（余分な工程数の増加を避けつつ）切断除去する。これにより、中央側にある第１保護パターン部分が、完成後及び電気的検査時におけるアクティブマトリクス基板装置１の本来の機能の障害となる事態を防げる。そして、基板１０の縁側にある第２保護パターン部分については、画素部形成工程、配線形成工程及びドライバ形成工程の終盤や完了後に、例えば基板切断時やパネル面取り時に、切断除去することも可能となる。この場合の切断除去は、第２保護パターン部１６ｂが基板１０の縁側にあるが故に容易である。
【００７６】
本実施の形態では特に、画素部形成工程では、複数の画素部の夫々に、積層構造を持つＩＴＯ膜からなる画素電極２６及びＴＦＴ３０を形成し、保護パターン形成工程では、連絡部１６ｃを、画素電極２６を形成するのと同じ膜から形成し、ドライバ形成工程では、走査線駆動回路１４及びデータ線駆動回路１５のＴＦＴ３０’を画素部のＴＦＴ３０を形成するのと同じ複数の膜から形成する。従って、画素部形成工程における画素電極の形成と、保護パターン形成工程における連絡部分の形成とを同一工程で同時に行うことが可能となる。更に、画素部形成工程における駆動素子の形成と、ドライバ形成工程におけるドライバ回路の少なくとも部分的な形成とを同一工程で同時に行うことが可能となる。これらの結果、製造工程の簡略化及び低コスト化が図られる。
【００７７】
本実施の形態では特に、基板１０の縁側に、走査線駆動回路１４及びデータ線駆動回路１５に電気信号を供給するための複数の実装端子１９が形成されており、保護パターン形成工程では、これらの実装端子１９にも接続されるように第２保護パターン部１６ｂを形成する。ここに“実装端子”とは、例えば、基板上の縁に沿って設けられるＴＡＢ（テープ・オートメイテッド・ボンディング）用のパッドなどであり、実装端子を介して、外部ＩＣ回路等から各種のデータ信号、制御信号、クロック信号、電源信号等がアクティブマトリクス基板装置１に入力される。従って、実装端子１９に接続された配線や素子を含む走査線駆動回路１４やデータ線駆動回路１５内における静電破壊を、第２保護パターン部１６ｂにより防止できる。
【００７８】
本実施の形態では特に、図２に示すように、保護パターン形成工程では、アクティブマトリクス基板装置１の基板切断時又はパネル面取り時に切り離されると第２保護パターン部による走査線１２、データ線１３及び実装端子の相互接続状態が解消されるように、第２保護パターン部１６ｂを、基板切断時又はパネル面取り時に切り離される位置に少なくとも部分的に形成する。従って、基板切断工程やパネル面取り工程により、工程数を増加させることなく比較的容易に保護パターンの切断除去を行うことが出来る。更に、本実施の形態では、保護パターン形成工程では、基板切断時にアクティブマトリクス基板装置１から切り離されるアクティブマトリクス基板装置１に隣接する他のアクティブマトリクス基板装置１との間の一本の基板切断ラインに沿ってジグザグに延びる部分を含むように（図１及び図２参照）、第２保護パターン部１６ｂを形成する。従って、相互に隣接するアクティブマトリクス基板装置１間に対しては、一本の基板切断ラインに沿った基板切断処理のみで足りるようにしながら、基板切断工程により工程数を増加させることなく比較的容易に保護パターンの切断除去を行うことが出来る。
【００７９】
このように本発明のアクティブマトリクス基板装置１は、大基板上に複数形成されるのが一般的であり、製造工程の終了間際に、このような大基板を基板切断して切り離すようにする。そして、連絡部１６ｃの形状や線幅を調整することにより、電気的検査を可能にすることもできる。
【００８０】
また本実施の形態では特に、保護パターン形成工程では、基板１０に垂直な方向から見て、連絡部１６ｃを走査線駆動回路１４やデータ線駆動回路１５内にある上層の配線に完全に重ならないように形成する。このように形成すると、仮に連絡部１６ｃが走査線駆動回路１４等内にある上層の配線に完全に重なってしまった場合と比較して、この上層の配線と連絡部１６ｃとの間に形成される容量を低減できる。この結果、保護パターンがドライバ回路の動作に及ぼす悪影響を低減できる。
【００８１】
（変形形態）
次に、アクティブマトリクス基板装置１の変形形態について図４を参照して、説明する。
【００８２】
本変形形態におけるアクティブマトリクス基板装置１の製造方法は、走査線１２及びでデータ線１３を介して供給される電気信号による電気的検査を可能とする程度に、第１保護パターン部１６ａ、第２保護パターン部１６ｂ及び連絡部１６ｃからなる保護パターンにより接続された走査線１２及びデータ線１３間の電気抵抗を高める高抵抗の非線形素子の一例としての静電破壊防止回路１８を、図４に示すように保護パターンの一部に形成する素子形成工程を更に備える。
【００８３】
図４において、静電破壊防止回路１８は、二つのダイオード接続されたＴＦＴからなり、高電圧である降伏電圧がかかった場合にのみ電流を長すように構成されている。このように保護パターンを介して相互に接続された走査線１２やデータ線１３間における電気抵抗が高められているので、複数の配線を介して供給される電気信号による電気的検査が可能とされる。更に、アクティブマトリクス基板装置１における走査線１２やデータ線１３を介して供給される走査信号やデータ信号による通常動作を可能とする程度に、この静電破壊防止回路１８を高抵抗に構成すれば、アクティブマトリクス基板装置１の完成時に保護パターンが切断除去されていなくても、アクティブマトリクス基板装置１の完成後に、通常動作が可能とされる。従って、保護パターンの切断除去工程を省くことができ、しかも完成後における静電破壊を防止することもできる。
【００８４】
尚、このように静電破壊防止回路１８を挿入するに、この保護パターン部分を高抵抗に形成してもよい。例えば、ＩＴＯ膜からなる連絡部１６ｃにおける線幅を狭くすることにより、抵抗を高めることができる。そして、アクティブマトリクス基板装置１における走査線１２及びデータ線１３を介して供給される電気信号による電気的検査を可能とする程度に、この連絡部１６ｃを高抵抗に形成すれば、第１保護パターン１６ａを切断除去した後には、複数の配線を介して供給される電気信号による電気的検査が可能とされる。更に、アクティブマトリクス基板装置１における走査線１２及びデータ線１３を介して供給される走査信号やデータ信号による通常動作を可能とする程度に、この連絡部１６ｃを高抵抗に形成すれば、アクティブマトリクス基板装置１の完成時に保護パターンが切断除去されていなくても、アクティブマトリクス基板装置１の完成後に、通常動作が可能とされる。従って、第２保護パターン１６ｂや連絡部１６ｃの切断除去工程を省くことができ、しかも完成後における静電破壊を防止することもできる。
【００８５】
（液晶パネルの実施の形態）
次に、本発明の電気光学パネルの一例としての液晶パネルの実施の形態について図５及び図６を参照して説明する。尚、図５は、液晶パネルの対向基板の側から見た平面図であり、図６は、そのＨ−Ｈ’断面図である。
【００８６】
図５及び図６に示すように、液晶パネルは、基板１０上に各種配線や素子等が形成されてなる上述のアクティブマトリクス基板装置１と、基板１０に対向配置されたガラス基板等からなる対向基板２０と、基板１０と対向基板２０とを画像表示領域１１の輪郭に沿って相接着するシール材５２と、シール材５２により基板１０と対向基板２０との間に封入された液晶５０と備えて構成されている。
【００８７】
シール材５２の外側の領域には、走査線駆動回路１４、データ線駆動回路１５及び実装端子１９並びにこれらを接続するための複数の配線１０５が設けられている。また、対向基板２０のコーナー部の少なくとも一個所において、ＴＦＴアレイ基板１０と対向基板２０との間で電気的導通をとるための上下導通材（銀点）１０６が設けられている。
【００８８】
図６において、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。シール材５２は、二つの基板１０及び２０をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離（基板間ギャップ）を所定値とするためのグラスファイバー或いはガラスビーズ等のギャップ材（スペーサ）が混入されている。
【００８９】
このように構成された液晶パネルは、上述したアクティブマトリクス基板装置１を備えているので、静電破壊による不良品率が格段に低い。しかも、電気的検査が精度良く行われており信頼性も高い。
【００９０】
本実施の形態では特に図中破線で示す保護パターン１６（第１保護パターン部１６ａ、第２保護パターン部１６ｂ及び連絡部１６ｃ）は、画像表示領域１１から見てシール材５２よりも外側に又はシール材５２の直下に形成されている。前述のように、第１保護パターン１６ａについては、画素部におけるＴＦＴ工程中に切断除去されるが、液晶パネルにアクティブマトリクス基板装置１が組み込まれた状態においても、部分的に残る場合もある。また、変形形態で説明したように完成後にも積極的に保護パターンを静電破壊防止用に残す場合もある。更に、第２保護パターン１６ｂ或いは連絡部１６ｃについては、基板切断時まで切断除去されなかったり、液晶パネルにアクティブマトリクス基板装置１が組み込まれた状態においても、全部又は部分的に残る場合もある。ここで、本実施の形態の場合、保護パターン１６が画像表示領域１１から見てシール材５２よりも外側又はシール材５２の直下に形成されているので、保護パターン１６は、液晶５０に面することはない。従って、走査線駆動回路１４やデータ線駆動回路１５上の連絡部１６ｃと、これらの回路内の上層の配線等との間に形成される容量の増大を防ぐことが出来る。加えて、連絡部１６ｃを含む保護パターン１６の直流電圧が液晶に印加されることにより液晶５０が劣化する事態を未然に防ぐことが出来る。
【００９１】
以上の結果、本実施の形態の液晶パネルは、高精度の動作を長期に亘って行うことが可能である。
【００９２】
【発明の効果】
本発明のアクティブマトリクス基板装置の製造方法によれば、画像表示領域からドライバ回路の上方を経由して基板の縁側にいたる連絡部分を含むように保護パターンを形成するので、配線、画素部及びドライバ回路が静電破壊の危険に曝される期間を短く出来る。従って、ドライバ内蔵型の液晶パネル等の電気光学パネル用のアクティブマトリクス基板装置を、各種配線、駆動素子、ドライバ回路等における静電破壊を防止しつつ製造できる。
【００９３】
また、本発明のアクティブマトリクス基板装置や電気光学パネルは、静電破壊による不良品率が格段に低く、電気的検査を精度良く行うことも可能であり、保護パターンの存在によりアクティブマトリクス基板装置の本来の機能が害されていることも殆ど又は全く無く、しかも低コスト化が図られている。
【図面の簡単な説明】
【図１】本実施の形態のアクティブマトリクス基板装置の構成を示す平面図である。
【図２】本実施の形態のアクティブマトリクス基板装置における保護パターンの構成を示す平面図である。
【図３】本実施の形態のアクティブマトリクス基板装置における保護パターンの構成を画素部のＴＦＴ及びデータ線駆動回路のＴＦＴと共に示す断面図である。
【図４】変形形態のアクティブマトリクス基板装置における静電破壊防止回路の回路図である。
【図５】本実施の形態の液晶パネルの平面図である。
【図６】図５のＨ−Ｈ’断面図である。
【符号の説明】
１…アクティブマトリクス基板装置
１０…基板
１１…画像表示領域
１２…走査線
１３…データ線
１４…走査線駆動回路
１５…データ線駆動回路
１６…保護パターン
１８…静電破壊防止回路
１９…実装端子
２０…対向基板
２６…画素電極
３０…画素部のＴＦＴ
３０’…データ線駆動回路のＴＦＴ
３１…半導体膜
５０…液晶
５２…シール材
【図１】
0003752824.tif 000002
【図２】
0003752824.tif 000003
【図３】
0003752824.tif 000004
【図４】
0003752824.tif 000005
【図５】
0003752824.tif 000006
【図６】
0003752824.tif 000007