(57)【特許請求の範囲】
【請求項１】
データビットの入力シーケンスを受信するステップと、
前記入力シーケンスを符号化して、データビットの第１符号化シーケンスを生成するステップと、
前記入力シーケンスをインタリーブして、データビットのインタリーブドシーケンスを生成するステップと、
前記データビットのインタリーブドシーケンスを符号化して、データビットの第２符号化シーケンスを生成するステップと、
複数のデータセットからなるシーケンスを変調するステップであって、前記データセットの各々は、前記入力シーケンスから導出されたデータビット、前記第１符号化シーケンスから導出された第１パリティビットおよび前記第２符号化シーケンスから導出された第２パリティビットの少なくとも一つを含んでいるステップと、
を備え、
先行する一つの期間中、複数の前記データセットの各々は、少なくとも一つの前記データビットおよび少なくとも一つの前記第１パリティビットを含んでおり、前記第２パリティビットは含んでおらず、
後続の一つの期間中、複数の前記データセットの各々は、少なくとも一つの前記第２パリティビットを含んでいる、ディジタルデータ用符号化変調方法。
【請求項２】
前記後続の期間中、前記データセットの各々は、一つ以上の前記データビットおよび一つ以上の前記第２パリティビットを含んでいる、請求項１記載の方法。
【請求項３】
前記後続の期間中、前記データセットの各々は、一つ以上の前記第１パリティビットを含んでいる、請求項２記載の方法。
【請求項４】
前記先行する期間よりも更に先行する先頭期間中、前記データセットの各々は、一つ以上の前記データビットを含んでおり、前記第１または第２パリティビットは含んでいない、請求項１〜３のいずれかに記載の方法。
【請求項５】
前記後続の期間の更に後続の終端期間中、前記データセットの各々は、一つ以上の前記第２パリティビットを含んでおり、前記第１パリティビットは含んでいない、請求項１〜４のいずれかに記載の方法。
【請求項６】
前記終端期間中、前記データセットの各々は、前記データビットを含んでいない、請求項５記載の方法。
【請求項７】
前記変調されたシーケンスの各変調状態が前記データセットの状態に対応している、請求項１〜６のいずれかに記載の方法。
【請求項８】
前記データセットが前記データビットおよび前記第１または第２パリティビットの双方を含んでいるときに前記少なくとも一つのデータビットが前記第１または第２パリティビットよりも保護されるように、前記データセットの各々が前記変調状態の各々にマップされている、請求項７記載の方法。
【請求項９】
前記インタリーブドシーケンスのビットの順序が前記入力シーケンスの対応するビットの順序から所定数のビット位置未満だけ異なるように前記インタリーブステップが実行され、前記所定数は実質的に、インタリーブのために入力シーケンスが格納されるインタリーバのビット容量未満である、請求項１〜８のいずれかに記載の方法。
【請求項１０】
前記第１符号化シーケンスおよび前記第２符号化シーケンスが、それぞれ再帰的畳込み符号化アルゴリズムによって符号化される、請求項１〜９のいずれかに記載の方法。
【請求項１１】
データビットの入力シーケンスを符号化して、データビットの第１符号化シーケンスを生成する第１符号器と、
前記データビットの入力シーケンスをインタリーブして、データビットのインタリーブドシーケンスを生成するインタリーバと、
前記データビットのインタリーブドシーケンスを符号化して、データビットの第２符号化シーケンスを生成する第２符号器と、
複数のデータセットからなるシーケンスを変調する変調器であって、前記データセットの各々は、前記入力シーケンスから導出されたデータビット、前記第１符号化シーケンスから導出された第１パリティビットおよび前記第２符号化シーケンスから導出された第２パリティビットの少なくとも一つを含んでいる変調器と、
を備え、
先行する一つの期間中、複数の前記データセットの各々は、少なくとも一つの前記データビットおよび少なくとも一つの前記第１パリティビットを含んでおり、前記第２パリティビットは含んでおらず、
後続の一つの期間中、複数の前記データセットの各々は、少なくとも一つの前記第２パリティビットを含んでいる、ディジタルデータ変調装置。
【請求項１２】
前記変調器は、前記後続の期間中、前記データセットの各々が一つ以上の前記データビットおよび一つ以上の前記第２パリティビットを含むように動作することができる、請求項１１記載の装置。
【請求項１３】
前記変調器は、前記後続の期間中、前記データセットの各々が一つ以上の前記第１パリティビットを含むように動作することができる、請求項１２記載の装置。
【請求項１４】
前記変調器は、前記先行する期間よりも更に先行する先頭期間中、前記データセットの各々が一つ以上の前記データビットを含み、前記第１または第２パリティビットは含まないように動作することができる、請求項１１〜１３のいずれかに記載の装置。
【請求項１５】
前記変調器は、前記後続の期間の更に後続の終端期間中、前記データセットの各々が一つ以上の前記第２パリティビットを含み、前記第１パリティビットは含まないように動作することができる、請求項１１〜１４のいずれかに記載の装置。
【請求項１６】
前記変調器は、前記終端期間中、前記データセットの各々が前記データビットを含まないように動作することができる、請求項１５記載の装置。
【請求項１７】
前記変調されたシーケンスの各変調状態が前記データセットの状態に対応している、請求項１１〜１６のいずれかに記載の装置。
【請求項１８】
前記変調器は、前記データセットが前記データビットおよび前記第１または第２パリティビットの双方を含んでいるときに前記少なくとも一つのデータビットが前記第１または第２パリティビットよりも保護されるように、前記データセットの各々が前記変調状態の各々にマップされるように構成されている、請求項１７記載の装置。
【請求項１９】
前記インタリーバは、前記インタリーブドシーケンスのビットの順序が前記入力シーケンスの対応するビットの順序から所定数のビット位置未満だけ異なるように構成されており、前記所定数は実質的に、インタリーブのために入力シーケンスが格納されるインタリーバのビット容量未満である、請求項１１〜１８のいずれかに記載の装置。
【請求項２０】
前記第１および第２符号器が、それぞれ再帰的畳込み符号化アルゴリズムを実行するように構成されている、請求項１１〜１９のいずれかに記載の方法。
【請求項２１】
請求項１１〜２０のいずれかに記載の装置を含む衛星地球局。
【請求項２２】
データビットおよび中間インタリーブステップを介して前記データビットから導出されるインタリーブドパリティビットを含む組織符号語を変調する方法であって、
最初の前記パリティビットの変調が、最初の前記データビットの変調に対して複数の変調シンボル期間だけ遅延しており、前記データビットが変調される期間が、前記パリティビットが変調される期間と部分的に重複している変調方法。
【請求項２３】
データビットおよび中間インタリーブステップを介して前記データビットから導出されるインタリーブドパリティビットを含む組織符号語を変調する装置であって、
前記データビットが変調される期間が、前記パリティビットが変調される期間と部分的に重複するように、最初の前記パリティビットの変調を最初の前記データビットの変調に対して複数の変調シンボル期間だけ遅延させる手段を備える変調装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、無線ディジタル伝送で使用するための、インタリーバによってリンクされた並列連接符号を用いる符号化方法および装置に関する。
【０００２】
【従来の技術】
並列連接畳込み符号（「ターボ」符号として知られる）は、Berrou、GlavieuxおよびThitimajshimaによる論文「Near Shannon Limit Erro-Correcting Coding and Decoding: Turbo-Codes(1)」（ICC'93、Geneva、1993年5月23〜26日）、ならびにＵＳ ５４４６７４７に開示されている。この種の符号は、そのShannon limitに近いビット誤り率性能のために、ディジタル通信の分野で大きな関心を集めてきた。最初に提案されたターボ符号器は、二つの再帰的組織畳込み符号器からなる。これら二つの符号器は同じ情報ビットを受け取るが、一方の符号器の入力がインタリーバに接続されているので、その入力ビットの順序がスクランブルされる。
【０００３】
畳込み符号以外の成分符号を用いる並列連接符号器も、例えば、BenedettoおよびMontorsiによる論文「Unveiling Turbo Codes: Some Results on Parallel Concatenated Coding Schemes」（IEEE Transactions on Information Theory、Vol. 42、No. 2、1996年3月）や南オーストラリアの大学Institute of Telecommunications ResearchのS. A. Barbulescuによる学術論文「Iterative Decoding of Turbo Codes and Other Concatenated Codes」（1996年2月）に提案されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、ターボ符号および関連符号におけるインタリーバの使用は、長い符号化遅延を生じることになり、これがディジタル移動体電話などのリアルタイム用途への採用を妨げてきた。
【０００５】
【課題を解決するための手段】
本発明によれば、伝送用のデータセットシーケンスを生成する並列連接符号器が提供される。インタリーブドパリティビットは、初期のデータセットには含まれず、このデータセットは、データビットおよび非インタリーブドパリティビットを含む。この結果、インタリーブドパリティビットのインタリーブによって生じる遅延は、全体としてデータセットシーケンスの出力ではそれほど発生せず、同時に、シーケンスの大部分でデータビットおよびパリティビットの不均一な分布が避けられる。
【０００６】
本発明の一部の実施形態では、インタリーブドパリティビットが、実質的にインタリーバのサイズ未満のインデックス制限を有している。これにより、すべてのデータビットがインタリーバに格納される前にインタリーブドパリティビットを出力することが可能になり、伝送路上のビット誤り率を大きく増加させることなく、符号器が受ける遅延を更に低減することができる。
【０００７】
【発明の実施の形態】
以下では、本発明の特定の実施形態を添付の図面を参照しながら説明する。
【０００８】
図１に示されるように、移動端末機器４は、移動地球局（ＭＥＳ）６に接続されている。移動端末機器４は、電話機器、ファクシミリ機器またはデータ端末機器を含んでいてもよく、また、衛星ネットワークに接続される他の種類のネットワークへの接続用に設計された電話、ファクシミリまたはデータ端末を許容するインタフェース機器を含んでいてもよい。このようなインタフェース機器の例は、ＧＢ ２２８６７３９、ＵＳ ５５８７８１０、ＧＢ ２３００５４０、およびＷＯ ９７／００５６１に記載されている。移動端末機器４は、ＲＦ変調および衛星８への伝送のためにＭＥＳ６にディジタルデータを送信する。また、ＭＥＳ６は、衛星８からディジタルデータを受信して復調する。この後、この復調データは、移動端末機器４へ送られる。
【０００９】
衛星８は、トランスポンダを有する。このトランスポンダは、変調信号を受信し、これらの信号を中間周波数に変換し、それらを増幅して、受信周波数とは異なる周波数で送信する。これにより、衛星８はＭＥＳ６を陸上地球局（ＬＥＳ）１０にリンクするので、ＭＥＳ６によって伝送された信号は、衛星を介してＬＥＳ１０により受信され、また、ＬＥＳ１０によって伝送された信号は、衛星を介してＭＥＳ６により受信される。
【００１０】
ＬＥＳ１０は、ネットワーク１４（この例では、ＰＳＴＮ）へのインタフェースを提供するネットワークインタフェース１２に接続されている。これにより、呼がネットワーク１４を介して固定通信機器１６に接続される。固定通信機器１６は、移動端末機器４と互換性を持つ電話、ファクシミリまたはデータ端末機器を含んでいる。
【００１１】
図２は、ＭＥＳ６およびＬＥＳ１０の双方の関連機能部分をより詳細に示す図である。ＭＥＳ６およびＬＥＳ１０の機能は、他の点では区別されるが、簡単のため、同じ図と参照番号が双方の関連部分に使用される。
【００１２】
移動端末機器４またはネットワークインタフェース１２から受信されたディジタルデータは、符号器２０によって符号化された後、変調器２４によって変調される。この変調出力は、アンテナアセンブリ２８によって伝送される。アンテナアセンブリ２８から受信された信号は、復号器３４によって復号されるディジタルデータを生成するように復調器３０によって復調される。復号器３４の出力は、移動端末機器４に接続されている。機能部分の動作は、コントローラ３６によって制御される。
【００１３】
符号器２０は、図３に示される種類のターボ符号器である。データビットｄkは、第１符号器ＥＮＣ１、およびインタリーバ２１への入力であり、インタリーバ２１の出力は第２符号器ＥＮＣ２に接続されている。各符号器ＥＮＣ１およびＥＮＣ２は、四つの中間２進記憶装置Ｄ１〜Ｄ４、および２進加算器または排他的論理和ゲートを含む再帰畳込み符号器である。各サイクルでは、２進記憶装置Ｄ１〜Ｄ３の各々の内容がそれぞれ２進記憶装置Ｄ２〜Ｄ４に移動させられ、Ｄ１の新しい内容がＤ２〜Ｄ４の前の内容から導出される。第１符号器からの出力ｐkおよび第２符号器からの出力ｑkは、２進記憶装置Ｄ１、Ｄ２およびＤ４の内容ならびに２進記憶装置Ｄ１への入力から導出される。
【００１４】
データビットｄk、非インタリーブドパリティビットｐkおよびインタリーブドパリティビットｑkは、バッファ２３に出力される。バッファ２３からは、ビットセット（ｕ1，ｕ2，ｕ3，ｕ4）がパンクチャリングフォーマットにしたがって並列に出力される。パンクチャリングフォーマットの例は、以下で述べる。
【００１５】
図４に示されるように、バッファ２３は、それぞれデータビットｄ、非インタリーブドパリティビットｐおよびインタリーブドパリティビットｑ用の記憶装置を含んでいる。データビットおよびパリティビットは、記憶装置Ｓd、ＳpおよびＳqの各々に対する第１および第２ポインタＰd1、Ｐd2、Ｐp1、Ｐp2、Ｐq1、Ｐq2によってそれぞれ示されるアドレスに基づいて記憶装置Ｓから読み出され、マルチプレクサ２５によって決定される出力ビットｕ1、ｕ2、ｕ3、ｕ4のうちの選択された一つとして出力される。データおよびパリティビットが読み出されるアドレスのシーケンスおよびマルチプレクサの設定のシーケンスが、ともにデータおよびパリティビットの伝送フォーマットならびにパリティビットのパンクチャリング方式を決定する。ここで、パリティビットのすべてが伝送されるわけではない。図３および図４に示される構成は、ターボ符号器の機能表現であり、適切にプログラムされたディジタル信号プロセッサ（ＤＳＰ）で完全に実装することができる。
【００１６】
従来のフォーマットでは、符号器２０の出力は、レート１／２パンクチャされ、次のように変調される。各クロックサイクルでは、組織データビットｄｋが、パリティビットｐｋ、ｑｋのうち交互の一つとともに出力として選択される。選択されないパリティビットは廃棄される。クロックサイクルの各対に対する出力データビットおよびパリティビットは、１６ＱＡＭ（１６直交振幅変調）方式で一つのシンボルとして変調される。
【００１７】
従来のフォーマットを以下の表１に示す。
【００１８】
【表１】
0003828360.tif 000002
【００１９】
各シンボルは、４個のビット（ｕ1，ｕ2，ｕ3，ｕ4）から形成される。ここで、ビットｕ1、ｕ2はＩ（振幅）成分を変調し、ビットｕ3、ｕ4はＱ（位相）成分を変調する。すなわち、
Ａj＝［ｕ1，ｕ2］→Ｉ
Ｂj＝［ｕ3，ｕ4］→Ｑ
のようになっている。
【００２０】
図５に示されるように、この変調方式は方形１６ＱＡＭであるが、円形１６ＱＡＭ方式も使用することができる。データビットｕ1、ｕ3は、１６ＱＡＭシンボルの中で最も保護される。
【００２１】
これらのシンボルは、図６に示されるフレームフォーマットで伝送される。データは、１チャネル１搬送波（ＳＣＰＣ）チャネルフォーマットで伝送される。チャネルの取得を補助するため、データシーケンスの先頭は、プリアンブルＰおよびユニークワードＵＷによって示される。この後、データは、フレームＦ1〜Ｆnで伝送される。各フレームは、ＰＳＡＭ（パイロットシンボル補助変調）ブロックＰＳを用いて点在させられた１６ＱＡＭシンボルからなり、フェージングおよび雑音変動の測定を可能にして、復号化を補助するようになっている。各フレームの終端は、フレーミングビットパターンＰＢである。各フレームのシンボル中に符号化されているのは、二つの符号化されていないサブフレームＳ1およびＳ2に対応する二つのターボ符号化サブフレームＣ1およびＣ2である。データシーケンスの終端は、データ信号終端ＥＯＤによって示される。
【００２２】
符号器２０のインタリーバ２１のサイズは、サブフレームＳ1およびＳ2のサイズに等しい。一例では、インタリーバ２１は、ブロック全体がインタリーバ２１にロードされ、その後、内容が疑似ランダム順序で出力されるランダムインタリーバである。この例では、パリティビットｑkが出力される前に、サブフレームＳ1またはＳ2の一つの内容全体がインタリーバ２１にロードされる。したがって、符号器２０が受ける遅延は少なくともＮである。ここで、Ｎは、サブフレームＳ1またはＳ2の一つに含まれる数のビットを受信するのに要する時間である。この遅延は、水平軸上の時間とともに図７に図示されている。符号器出力では、異なるビット（ｕ1，ｕ2，ｕ3，ｕ4）が垂直軸上に示されている。
【００２３】
本発明の実施形態によれば、符号器２０が受ける遅延は、データビットｄならびにパリティビットｐおよびｑの伝送順序を再構成することにより、上述の方式における遅延Ｎの数分の１に低減される。各実施形態は、レート２分の１ターボ符号を用いて示されているが、他のレートを使用することも可能である。
【００２４】
図８に示されるように、第１の実施形態では、パリティビットｐがサブフレームＣの前半に出力され、インタリーブドパリティビットｑがサブフレームＣの後半に出力される。すべてのデータビットｄが受信されるとインタリーブドパリティビットｑは唯一の出力となるが、付随する遅延はＮ／２に低減される。というのも、すべてのパリティビットｐがすでに伝送されていることから、１シンボルあたり２個のインタリーブドパリティビットｑが伝送されるからである。
【００２５】
図９に示されるように、第２の実施形態では、すべてのデータビットｄおよびパリティビットｐがインタリーブドパリティビットｑの前に伝送される。サブフレームＣの最初の４分の１の間は、データビットｄのみが伝送される。サブフレームＣの中間の２分の１の間は、データビットおよびパリティビットｐが伝送される。サブフレームＣの最後の４分の１の間は、インタリーブドパリティビットｑのみが伝送される。したがって、１シンボルあたり４個のインタリーブドパリティビットｑが伝送されることから、遅延はＮ／４に低減される。しかしながら、サブフレームＣの最初の４分の１におけるデータビットｄの半分は、１６ＱＡＭシンボルの保護の小さいビット（ｕ２，ｕ４）として伝送される。これは、第１実施形態と比較したビット誤り率の増加につながる。さらに、データビットｄおよびパリティビットｐ、ｑの分布はサブフレームＣの全体を通じて不均一であるから、このフォーマットは、サブフレームレートに相当するフェージングレートを有するフェージングチャネルで特に影響を受けやすい。このような場合、サブフレームＣの最初の４分の１におけるデータビットが繰り返しフェージングと同時に発生して、高いビット誤り率を与えることがある。
【００２６】
以下に説明する第３および第４の実施形態では、インタリーバ２１が、次のようなインデックス制限を受ける。
【００２７】
【数１】
0003828360.tif 000003
【００２８】
ここで、ｉは、インタリーバ２１へのデータビット入力の順序であり、π(ｉ)は、対応する出力順序である。この結果、Ｎ／２データビットだけインタリーバ２１に入力された後、インタリーブドパリティビットの出力を開始することができる。このインデックス制限は、ビット誤り率性能にわずかな影響を与えるが、以下で示すように、サブフレームＣのフォーマットに大きな柔軟性を与える。
【００２９】
図１０に示されるように、本発明の第３の実施形態では、データビットｄがサブフレームＣの全体を通じて均一に分布し、１６ＱＡＭシンボルの二つの最大保護ビット位置を常に占める。サブフレームＣの最初の４分の１では、非インタリーブドパリティビットｐの後半およびインタリーブドパリティビットｑの前半が、それぞれ１シンボルあたり１ビットを占める。最後の４分の１では、インタリーブドパリティビットｑの後半が１シンボルあたり２ビットを占める。この結果得られる遅延は第２実施形態と同様にＮ／４ビットであるが、保護の小さいデータビットｄの問題やデータビットおよびパリティビットの不均一な分布の問題が回避されている。
【００３０】
図１１に示されるように、本発明の第４の実施形態では、第２実施形態の不利益を犠牲にして、実効的な遅延がＮ／８ビットに低減される。サブフレームＣの最初の８分の１では、シンボルの全４ビット位置がデータビットｄで占められる。次の４分の１では、最大保護ビット位置がデータビットｄで占められ、保護の小さい二つのビット位置が非インタリーブドパリティビットｐで占められる。次の２分の１では、保護の大きいビット位置もデータビットｄで占められるが、保護の小さいビット位置の各々は、非インタリーブドパリティビットｐおよびインタリーブドパリティビットｑで占められる。サブフレームＣの最後の８分の１では、全てのビット位置がインタリーブドパリティビットｑで占められる。
【００３１】
復号器３４では、ビットが復調され、各ビットに対して確率が推定される。復調ビットは、伝送に使用されるフォーマットにしたがって、データビットｄ、非インタリーブドパリティビットｐおよびインタリーブドパリティビットｑに分離される。この後、これらのビットは、S. S. Pietrobonによる「Implementation and performance of a serial MAP decoder for use in an iterative turbo decoder」（1995年9月、IEEE Int. Symp. Inform. Theory、Whistler、カナダ、ブリティッシュ−コロンビア州）からの例で知られる種類のＭＡＰ復号器を用いて復号化される。
【００３２】
上記実施形態の変形を本発明の範囲内で考えることができる。例えば、８ＰＳＫ（８位相偏移変調）など、他の変調方式を使用してもよい。異なるパンクチャリングレートを使用することで、別のレート符号を作成することができる。符号器２０の成分符号としては再帰畳込み符号が好ましいが、ブロック符号など、他の成分符号も使用することができる。データビットｄは、符号器２０に入力される前に事前に符号化してもよく、かつ／またはバッファ２１から出力された後に更に符号化してもよい。
【００３３】
上記の実施形態は純粋に例示のために示したものであり、特許請求の範囲から逸脱しない範囲で別の変形を加えることができる。
【図面の簡単な説明】
【図１】  衛星通信システムの概略図である。
【図２】  図１のシステムにおける地球局の概略図である。
【図３】  図２の地球局におけるターボ符号器の概略図である。
【図４】  図３のバッファの特徴を示す図である。
【図５】  地球局の変調器によって実施される変調方式の図である。
【図６】  地球局によって使用される伝送フレームフォーマットの図である。
【図７】  従来の出力フォーマットにおける衛星リンク上でのフレーム伝送で受ける遅延の図である。
【図８】  本発明の第１実施形態における符号器からのビット伝送の順序の図である。
【図９】  本発明の第２実施形態における符号器からのビット伝送の順序の図である。
【図１０】  本発明の第３実施形態における符号器からのビット伝送の順序の図である。
【図１１】  本発明の第４実施形態における符号器からのビット伝送の順序の図である。
【図１】
0003828360.tif 000004
【図２】
0003828360.tif 000005
【図３】
0003828360.tif 000006
【図４】
0003828360.tif 000007
【図５】
0003828360.tif 000008
【図６】
0003828360.tif 000009
【図７】
0003828360.tif 000010
【図８】
0003828360.tif 000011
【図９】
0003828360.tif 000012
【図１０】
0003828360.tif 000013
【図１１】
0003828360.tif 000014