(57)【特許請求の範囲】
【請求項１】
昇圧用のトランスと、
前記トランスの１次巻線側に供給するための直流電源入力を生成する直流電源と、
前記トランスの２次巻線側に発生する交番出力を整流かつ平滑すると共に昇圧して出力する昇圧手段と、
パルス幅変調信号に応じて前記直流電源から前記１次巻線側に供給される直流電源入力を断続するスイッチ手段と、
前記昇圧手段からの出力の大きさを検出する検出手段と、
前記出力の大きさが予め設定された目標値と一致するように前記パルス幅変調信号のデューティを制御する制御手段と、
を備えたデジタル制御方式の電源装置であって、
前記昇圧手段の一部又は全部を絶縁材料によりモールドし、かつ前記トランスをモールドの対象外として前記トランスの分布容量を小さくすることにより突入電流を小さくし、デューティと出力電圧との関係を線形に近く、かつ傾斜を緩やかにすることを特徴とする電源装置。
【請求項２】
前記トランスの１次巻線側に、１次巻線に流れる共振電流を除去する共振電流除去手段を更に備えたことを特徴とする請求項１記載の電源装置。
【請求項３】
前記昇圧手段を、多段昇圧構成とされた整流平滑回路とした
ことを特徴とする請求項１又は請求項２記載の電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源装置に係り、より詳しくは、トランスの１次巻線への電源入力をスイッチングして電源出力を得る電源装置に関する。
【０００２】
【従来の技術】
従来より、特開昭６２−２７９３６６号公報に記載されているような電源装置の出力電圧、又は出力電流を安定して目標値に一致させることを目的として、電源装置を図６（Ａ）に示すような構成として、電圧検出回路２２によって生成された電圧モニタ信号Ｖmonが示す電圧モニタ値、又は電流検出回路２４によって生成された電流モニタ信号Ｉmonが示す電流モニタ値をＡ／Ｄ変換器３６を介してＣＰＵ３０にフィードバックし、その値が目標値に一致するようにパルス発振器３４により生成されるＰＷＭ（Pulse Width Modulation、パルス幅変調）信号ＰＷＭのデューティを制御し、該ＰＷＭ信号ＰＷＭによって昇圧トランス１６への直流電源２６により生成された直流電圧の印加／非印加を制御するためのスイッチ素子２０のオン／オフを制御する、という所謂デジタル制御方式の電源装置が広く知られている。なお、以降の説明では、電圧モニタ値が目標値に一致するようにする制御を定電圧制御といい、電流モニタ値が目標値に一致するようにする制御を定電流制御という。
【０００３】
しかしながら、このようなデジタル制御方式の電源装置には、次のような問題点がある。
【０００４】
図６（Ａ）、（Ｂ）に示すような電源装置では、スイッチ素子２０がオン／オフを繰り返すことで出力を発生し、その値はスイッチ素子２０をオン／オフさせる前記ＰＷＭ信号ＰＷＭのデューティに大きく依存する。すなわち、出力を大きくしたいときはデューティを大きくし、また出力を小さくしたいときはデューティを小さくする。
【０００５】
ここで問題となるのは、このデューティの可変分解能である。図６（Ｂ）に示すような従来の所謂アナログ制御方式の電源装置では、ＰＷＭ信号ＰＷＭのデューティの可変分解能はほぼ無限といえるが、図６（Ａ）に示すようなテジタル制御方式の電源装置の場合、ＰＷＭ信号ＰＷＭをＣＰＵ３０の制御によってパルス発振器３４で生成しているため、所定の最小ビット単位でしかデューティを変更できない。
【０００６】
すなわち、例えば、ＣＰＵ３０の基準クロック信号の周波数が２０ＭＨｚである場合、図７（Ａ）に示すように、１パルスの周期は５０ｎＳである。ここで、パルス発振器３４が８ビット構成である場合は１周期が２５６パルスとなるので、図７（Ｂ）に示すように、１周期の時間は１２．８μＳとなり、この場合の周波数は約８０ｋＨｚ（＝２０ＭＨｚ／２５６パルス）となり、更にこの場合の１ビット当たりの分解能は約０．３９％（＝１００％／２５６パルス）となる。
【０００７】
一方、パルス発振器３４が１０ビット構成である場合は１周期が１０２４パルスとなるので、図７（Ｃ）に示すように、１周期の時間は５１．２μＳとなり、この場合の周波数は約２０ｋＨｚ（＝２０ＭＨｚ／１０２４パルス）となり、更にこの場合の１ビット当たりの分解能は約０．０９８％（＝１００％／１０２４パルス）となる。
【０００８】
すなわち、例えば上記のようにＣＰＵ３０の基準クロック信号の周波数が２０ＭＨｚでありパルス発振器３４が１０ビット構成である場合、図８（Ａ）に示すように、ＰＷＭ信号ＰＷＭのデューティは０．０９８％毎のステップ状にしか設定できず、この結果として図８（Ｂ）に示すように出力電圧もステップ状にしか変更できない。
【０００９】
同様に、ＣＰＵ３０の基準クロック信号の周波数が２０ＭＨｚでありパルス発振器３４が８ビット構成である場合では、ＰＷＭ信号ＰＷＭのデューティは０．３９％毎のステップ状にしか設定できない。
【００１０】
また、図９の特性Ｔ１で示すように従来の電源装置では、ＰＷＭ信号のデューティの増加に対して出力電圧がリニアには増加せず、かつ出力電圧の可変範囲に対してデューティの可変範囲が小さい。このため、デューティの増加に対応して出力電圧が大きく増加する電圧範囲では出力電圧値が目標電圧値から大きくずれたり、リップルが大きくなってしまう、という問題点があった。
【００１１】
この第１の要因としては、昇圧トランスの励磁インダクタンスと浮遊容量とにより共振電流が発生して昇圧トランスの１次巻線側の電流（以下、１次側電流という）に影響を与えることが挙げられる。
【００１２】
すなわち、理想的な昇圧トランスの１次側電流は図１０（Ａ）に示すようにリニアに増加する状態のものであるが、昇圧トランスの励磁インダクタンスと浮遊容量とによって図１０（Ｂ）に示すような共振電流が発生し、この結果、１次側電流は図１０（Ｃ）に示すように電流値が大きく上下しながら増加することになる。
【００１３】
また、第２の要因としては、励磁インダクタンスが小さく、小さなデューティで必要な１次側電流が流れてしまうことが挙げられる。
【００１４】
すなわち、昇圧トランスの１次側電流ｉpは次の（１）式で求められるため、昇圧トランスの励磁インダクタンスＬが小さな場合は図１１に示すように１次側電流ｉpの増加の傾きは急峻となってしまう。
【００１５】
ｉp＝（Ｖin／Ｌ）ｔon                                    （１）
ここで、Ｖinは昇圧トランスの１次巻線に印加されている直流電圧の電圧値を、ｔonはスイッチ素子がオンする期間を、各々表す。
【００１６】
以上の問題点を解決し得る技術として、特開平９−１４９６３７号公報の従来の技術として記載されている技術では、図１２に示すように、昇圧トランスの１次側にスナバ回路を設けて共振電流を消費させることによって、図１０（Ｄ）に示すように共振電流の影響を極力回避して直線に近い状態で１次側電流を増加させている。
【００１７】
また、特開平９−１４９６３７号公報の従来の技術として記載されている技術では、昇圧トランスの励磁インダクタンスＬを大きくするように調整することによって、図１１に示すように、１次側電流ｉpの増加の傾きを緩やかにしている。
【００１８】
なお、励磁インダクタンスＬを大きくするには、トランスの巻線数を増加したり、各コイル間のギャップを狭くする等の方法がある。
【００１９】
すなわち、上記特開平９−１４９６３７号公報の従来の技術として記載されている技術では、昇圧トランスの１次側にスナバ回路を設けることにより共振電流を消費させ、かつ励磁インダクタンスを調整することにより、デューティと出力電圧（出力電流）との関係として、図９に示すように、出力範囲の全域で正比例でかつ緩やかな特性Ｔ２を得て、可変領域で出力分解能が良くなるようにしている。これによってデューティを最小ビット分変更したときの出力の変動幅が小さくなり上記の問題点を改善することができる。
【００２０】
しかしながら、直流でかつ高圧の電源装置では、更にデューティと出力との関係を悪化させる問題がある。
【００２１】
すなわち、図１３に示すように、従来の直流高圧電源装置における高圧電源部１１２では、昇圧トランス１６及び２次巻線側の部品（整流平滑回路１１８、ダミー負荷としての抵抗８６、出力端子８４）において、昇圧トランス１６の巻線間や巻線と各部品との間や各部品間で高電位差が生じ、そのままではリーク等を発生したり絶縁破壊を起こしてしまうため、この対策として樹脂ケース内に昇圧トランス１６及び上記２次巻線側の部品を配置し絶縁材料でモールドしてモールド部１３８を形成していた。
【００２２】
【発明が解決しようとする課題】
しかしながら、上記昇圧トランス及び２次巻線側の部品を絶縁材料でモールドする技術では、低デューティ時における出力分解能が悪化し、出力が可変である場合には出力が小さな領域でリップルが大きくなったり、目標設定値からの乖離が大きくなる、という問題点があった。
【００２３】
すなわち、昇圧トランス及び２次巻線側の部品を絶縁材料でモールドする場合、絶縁材料硬化等に起因して昇圧トランスの分布容量（主に、１次巻線と２次巻線との間の容量）が増大する。このため、図１４（Ａ）に示すように、スイッチ素子がオンする毎に突入電流が発生し、この突入電流に起因して低デューティ時における出力分解能が悪化し、出力が可変である場合には出力が小さな領域でリップルが大きくなったり、目標設定値からの乖離が大きくなるのである。
【００２４】
なお、図１５には、スイッチ素子として電界効果トランジスタ（ＦＥＴ）を用い、昇圧トランスの１次側に共振電流除去回路を設けず、昇圧トランス及び整流平滑回路を絶縁材料でモールドした場合の、スイッチ素子のドレイン−ソース間電圧（昇圧トランスのスイッチング信号）と１次側電流の実測結果の一例が示されている。
【００２５】
同図に示すように、この場合の１次側電流では、ドレイン−ソース間電圧が落ちるとき、すなわちスイッチ素子がオンするときに大きな突入電流が発生し、その後に値が大きく上下しながら増加している。
【００２６】
本発明は、上記問題点を解消するために成されたものであり、出力可変範囲の全てにおいて常に安定した電力を負荷に供給することができる電源装置を提供することを目的としている。
【００３３】
【課題を解決するための手段】
上記目的を達成するために請求項１記載の電源装置は、昇圧用のトランスと、前記トランスの１次巻線側に供給するための直流電源入力を生成する直流電源と、前記トランスの２次巻線側に発生する交番出力を整流かつ平滑すると共に昇圧して出力する昇圧手段と、パルス幅変調信号に応じて前記直流電源から前記１次巻線側に供給される直流電源入力を断続するスイッチ手段と、前記昇圧手段からの出力の大きさを検出する検出手段と、前記出力の大きさが予め設定された目標値と一致するように前記パルス幅変調信号のデューティを制御する制御手段と、を備えたデジタル制御方式の電源装置であって、前記昇圧手段の一部又は全部を絶縁材料によりモールドし、かつ前記トランスをモールドの対象外として前記トランスの分布容量を小さくすることにより突入電流を小さくし、デューティと出力電圧との関係を線形に近く、かつ傾斜を緩やかにすることを特徴とするものである。
【００３４】
請求項１記載の電源装置によれば、昇圧用のトランスの２次巻線側に発生する交番出力を整流かつ平滑すると共に昇圧して出力する昇圧手段からの出力の大きさが検出手段によって検出され、該検出された出力の大きさが予め設定された目標値と一致するようにパルス幅変調信号のデューティが制御手段によって制御される。
【００３５】
この際、トランスの１次巻線側には直流電源から直流電源入力が供給されており、上記の制御手段による制御によって生成されたパルス幅変調信号に応じて上記１次巻線側に供給されている直流電源入力がスイッチ手段によって断続される。
【００３６】
すなわち、目標値と一致するように制御される昇圧手段からの出力の大きさが出力電圧の大きさである場合は定電圧制御が、目標値と一致するように制御される昇圧手段からの出力の大きさが出力電流の大きさである場合は定電流制御が、各々制御手段によって行われる。
【００３７】
ここで、請求項１記載の電源装置では、上記昇圧手段の一部又は全部が絶縁材料によりモールドされ、かつ上記トランスはモールドの対象外とされて、前記トランスの分布容量が小さくされることにより突入電流が小さくなり、デューティと出力電圧との関係が線形に近く、かつ傾斜が緩やかになる。
【００３８】
すなわち、本発明では、トランスの２次巻線側に昇圧手段を設けることによって、トランスの昇圧率を低く抑えることができるため、トランスに関しては高電位差が生じることがなく、リークの発生や絶縁破壊を未然に防止することができるので、トランスは絶縁材料によるモールドを行う必要がない。
【００３９】
なお、上記絶縁材料としてはシリコン材、エポキシ材等を適用することができる。
【００４０】
このように請求項１記載の電源装置によれば、昇圧用のトランスの２次巻線側に昇圧手段を備えると共にトランスをモールドの対象外とする構成としているので、トランスの分布容量を小さくすることができ、出力可変範囲内で常に安定した出力を得ることができる。
【００４１】
なお、請求項２記載の電源装置のように、請求項１記載の発明における前記トランスの１次巻線側に、１次巻線に流れる共振電流を除去する共振電流除去手段を更に備えることが好ましい。該共振電流除去手段によりトランスの共振電流を消費させることができるので、より安定した出力を得ることができる。
また、請求項３記載の電源装置のように、請求項１又は請求項２記載の発明における前記昇圧手段を、多段昇圧構成とされた整流平滑回路とすることもできる。
【００４２】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００４３】
〔第１実施形態〕
図１に示すように、本第１実施形態に係る高圧電源装置１０は、負荷４０に供給するための高圧電力を生成する高圧電源部１２、所定の直流電圧を生成する直流電源２６、及び装置全体の動作を司る主制御部２８を備えている。
【００４４】
高圧電源部１２は、共振電流除去回路１４、昇圧トランス１６、１入力３出力の整流平滑回路１８、スイッチ素子２０、電圧検出回路２２、及び電流検出回路２４を備えており、共振電流除去回路１４は昇圧トランス１６の１次巻線の各端子間に接続されている。また、昇圧トランス１６の１次巻線の一方の端子には直流電源２６の出力端が接続されており、直流電源２６によって生成した直流電圧Ｖinを昇圧トランス１６の１次巻線の一方の端子に印加することができる。
【００４５】
また、昇圧トランス１６の１次巻線の他方の端子にはスイッチ素子２０の出力端が接続されており、昇圧トランス１６の２次巻線の端子は整流平滑回路１８の入力端に接続されている。更に、整流平滑回路１８の３つの出力端のうちの２つの出力端には各々、電圧検出回路２２及び電流検出回路２４の各々の入力端が接続されている。
【００４６】
一方、主制御部２８は、ＣＰＵ３０、ＰＷＭ信号ＰＷＭを生成するパルス発振器３４、及び２入力１出力のアナログ／デジタル変換器（以下、Ａ／Ｄ変換器という）３６を備えており、更にＣＰＵ３０は演算器３２を備えている。
【００４７】
演算器３２の出力端はパルス発振器３４の入力端に、演算器３２の入力端はＡ／Ｄ変換器３６の出力端に、パルス発振器３４の出力端はスイッチ素子２０の入力端に、各々接続されている。従って、スイッチ素子２０にはパルス発振器３４によって生成したＰＷＭ信号ＰＷＭを入力することができる。
【００４８】
更に、Ａ／Ｄ変換器３６の一方の入力端には電圧検出回路２２の出力端が、Ａ／Ｄ変換器３６の他方の入力端には電流検出回路２４の出力端が、各々接続されている。従って、ＣＰＵ３０には電圧検出回路２２によって生成した電圧モニタ信号Ｖmonが示す電圧モニタ値、及び電流検出回路２４によって生成した電流モニタ信号Ｉmonが示す電流モニタ値の各々をデジタル値として入力することができる。
【００４９】
なお、整流平滑回路１８の残りの出力端は外部の負荷４０に対応するものであり、負荷４０に接続される。
【００５０】
共振電流除去回路１４が本発明の共振電流除去手段に、昇圧トランス１６が本発明のトランスに、スイッチ素子２０が本発明のスイッチ手段に、整流平滑回路１８が本発明の昇圧手段に、電圧検出回路２２及び電流検出回路２４が本発明の検出手段に、ＣＰＵ３０が本発明の制御手段に、各々相当する。
【００５１】
図２は、図１に示した本第１実施形態における高圧電源部１２の具体的な回路構成の一例を示したものである。
【００５２】
同図に示すように、昇圧トランス１６の１次巻線の一方の端子は抵抗５０を介して直流電源２６の出力端にも接続されており、直流電源２６によって生成された直流電圧Ｖinが印加される。
【００５３】
また、本第１実施形態におけるスイッチ素子２０はＦＥＴ５４によって構成されており、ＦＥＴ５４のゲート端子は抵抗５６を介してパルス発振器３４の出力端に接続されており、パルス発振器３４によって生成されたＰＷＭ信号ＰＷＭが入力される。また、ＦＥＴ５４のゲート端子は抵抗５８を介して接地されている。
【００５４】
一方、ＦＥＴ５４のドレイン端子は昇圧トランス１６の１次巻線の他方の端子に接続されており、昇圧トランス１６の１次巻線の他方の端子と一方の端子との間には抵抗５２が接続されており、該抵抗５２によって共振電流除去回路１４が構成されている。また、ＦＥＴ５４のソース端子は接地されている。
【００５５】
このように構成されたスイッチ素子２０では、パルス発振器３４から入力されたＰＷＭ信号ＰＷＭがハイレベルであるときにＦＥＴ５４がオンされ、ＰＷＭ信号ＰＷＭがローレベルであるときにＦＥＴ５４がオフされる。従って、ＦＥＴ５４はＰＷＭ信号ＰＷＭのデューティに応じた期間でオン／オフの状態を交互に繰り返すので、ＰＷＭ信号ＰＷＭのデューティに応じて昇圧トランス１６の１次巻線への直流電源２６からの直流電圧Ｖinの印加／非印加を交互に行うことができる。
【００５６】
一方、整流平滑回路１８は昇圧トランス１６の２次巻線の一方の端子に一方の端子が接続されたコンデンサ６２を備えており、コンデンサ６２の他方の端子はダイオード６４のアノード端子、ダイオード６６のカソード端子、及びコンデンサ６８の一方の端子に接続されており、コンデンサ６８の他方の端子はダイオード７０のアノード端子、ダイオード７２のカソード端子、及びコンデンサ７４の一方の端子に接続されており、コンデンサ７４の他方の端子はダイオード７６のアノード端子に接続されている。
【００５７】
また、ダイオード７６のカソード端子はダイオード７２のアノード端子及びコンデンサ７８の一方の端子に接続されており、コンデンサ７８の他方の端子はダイオード７０のカソード端子及びダイオード６６のアノード端子及びコンデンサ８０の一方の端子に接続されており、コンデンサ８０の他方の端子はダイオード６４のカソード端子及び昇圧トランス１６の２次巻線の他方の端子に接続されている。なお、整流平滑回路１８の出力端は出力制限用の抵抗８２を介して出力端子８４に接続されている。
【００５８】
すなわち、本実施形態における整流平滑回路１８は多段昇圧構成（半波５倍圧整流）とされており、昇圧トランス１６の２次巻線に誘起された交番電流をコンデンサとダイオードとの組み合わせによって整流しかつ平滑すると共に、昇圧トランス１６の出力電圧の大きさを略５倍に昇圧する。従って、整流平滑回路１８による昇圧率を略５倍より小さくした場合に比較して昇圧トランス１６による昇圧率を小さくすることができる。すなわち、本実施形態のように整流平滑回路１８の昇圧率を略５倍とした場合では、図１３に示すように整流平滑回路１１８による昇圧率を略２倍とした場合に比較して、昇圧トランス１６による昇圧率を略２／５（５分の２）とすることができる。
【００５９】
一方、電圧検出回路２２にはオペアンプ９０が備えられており、オペアンプ９０の反転入力端はダミー負荷として機能する抵抗８６を介して整流平滑回路１８の出力端に接続されると共に、コンデンサ９２と抵抗９４及び可変抵抗９６を並列に介してオペアンプ９０の出力端に接続され、かつコンデンサ９８を介してオペアンプ９０の非反転入力端に接続されている。また、オペアンプ９０の出力端は抵抗１００を介してＡ／Ｄ変換器３６の入力端にも接続されている。なお、オペアンプ９０の非反転入力端は接地されている。
【００６０】
このように構成された電圧検出回路２２では、整流平滑回路１８の出力電圧の電圧値（電圧モニタ値）を示す電圧モニタ信号ＶmonをＡ／Ｄ変換器３６に常時出力することができる。
【００６１】
また、電流検出回路２４には一方の端子が昇圧トランス１６の２次巻線の一方の端子に接続された抵抗１０２が備えられており、抵抗１０２の他方の端子は可変抵抗１０４を介して接地されている。また、抵抗１０２の一方の端子はコンデンサ１０６を介して接地されると共に、抵抗１０８を介してＡ／Ｄ変換器３６の入力端にも接続されている。
【００６２】
このように構成された電流検出回路２４では、整流平滑回路１８を流れる電流の電流値（電流モニタ値）を示す電流モニタ信号ＩmonをＡ／Ｄ変換器３６に常時出力することができる。
【００６３】
なお、高圧電源装置１０によって定電圧制御を行う場合は電流検出回路２４を、定電流制御を行う場合は電圧検出回路２２を、各々削減することができる。
【００６４】
ここで、本第１実施形態に係る高圧電源装置１０の高圧電源部１２では、整流平滑回路１８、抵抗８２、出力端子８４、及び抵抗８６が１枚の基板上に配置されており、該基板に対して絶縁材料（本実施形態ではシリコン材）によりモールドすることによってモールド部３８を構成している。一方、昇圧トランス１６に対してはモールドしない。
【００６５】
すなわち、本実施形態に係る高圧電源部１２では、上述したように整流平滑回路１８の昇圧率を大きくすることによって昇圧トランス１６の昇圧率を小さくしているので、昇圧トランス１６においては高電位差となる部分が発生せず、従ってリーク等を発生したり絶縁破壊を起こしたりすることがないので、昇圧トランス１６に対しては絶縁材料によるモールドを行う必要がないのである。
【００６６】
次に、本第１実施形態の作用として、主制御部２８のＣＰＵ３０で実施される制御について図３を参照して説明する。なお、ここでは、定電圧制御を行う場合について説明する。従って、この場合には図１及び図２に示す高圧電源部１２から電流検出回路２４を削減することができる。
【００６７】
図３のステップ２００では、高圧電源部１２が動作可能状態になっているか否かを判定し、動作可能状態になっていない場合には動作可能状態になるまで待機する。高圧電源部１２が動作可能状態になるとステップ２００の判定が肯定されてステップ２０２へ移行し、パルス発振器３４に対して所定デューティのＰＷＭ信号ＰＷＭを生成させるように制御することによって、上記所定デューティのＰＷＭ信号ＰＷＭのスイッチ素子２０への出力を開始する。なお、本第１実施形態における上記所定デューティは、本定電圧制御において目標とする電圧値（以下、目標電圧値という）が高圧電源部１２によって生成される平均的なデューティを実験的に予め求めておき、該平均的なデューティを適用している。
【００６８】
次のステップ２０４では、上記ステップ２０２によるＰＷＭ信号ＰＷＭの入力に応じて高圧電源部１２から出力される電圧の値が安定するまでに要する時間に相当する所定時間の経過待ちを行い、次のステップ２０６では、Ａ／Ｄ変換器３６を介して電圧検出回路２２から入力されている電圧モニタ信号Ｖmonが示す電圧モニタ値Ｖoを取込む。
【００６９】
次のステップ２０８では、電圧モニタ値Ｖoが上記目標電圧値に対応する目標値より大きいか否かを判定し、大きくない場合（否定判定の場合）はステップ２１０へ移行して電圧モニタ値Ｖoが上記目標値より小さいか否かを判定する。
【００７０】
一方、上記ステップ２０８で電圧モニタ値Ｖoが目標値より大きいと判定された場合（肯定判定の場合）はステップ２１２へ移行してＰＷＭ信号ＰＷＭのデューティを所定量だけ減少させた後にステップ２１６へ移行し、上記ステップ２１０で電圧モニタ値Ｖoが目標値より小さいと判定された場合（肯定判定の場合）はステップ２１４へ移行してＰＷＭ信号ＰＷＭのデューティを所定量だけ増加させた後にステップ２１６へ移行する。なお、上記ステップ２１０で電圧モニタ値Ｖoが目標値より小さくないと判定された場合（否定判定の場合）は電圧モニタ値Ｖoが目標値と等しい場合であり、この場合はＰＷＭ信号ＰＷＭのデューティを変化させることなくステップ２１６へ移行する。
【００７１】
すなわち、上記ステップ２０８〜ステップ２１４の処理によって、電圧モニタ値Ｖoが目標値より大きな場合はＰＷＭ信号ＰＷＭのデューティを所定量だけ減少させることによって電圧モニタ値Ｖoを上記所定量に対応する値だけ減少させ、逆に電圧モニタ値Ｖoが目標値より小さな場合にはＰＷＭ信号ＰＷＭのデューティを所定量だけ増加させることによって電圧モニタ値Ｖoを上記所定量に対応する値だけ増加させている。
【００７２】
ステップ２１６では、高圧電源部１２を停止させる状態になっているか否かを判定し、停止させる状態になっていない場合（否定判定の場合）は上記ステップ２０４へ戻って、ステップ２０４〜ステップ２１４の処理を繰り返して実行し、高圧電源部１２が停止させる状態となった時点で肯定判定となって本制御を終了する。
【００７３】
上記ステップ２０４〜ステップ２１４の繰り返し処理によって、整流平滑回路１８の出力電圧が目標電圧値に一致されるように制御される。
【００７４】
以上のように定電圧制御が行われる際の、高圧電源装置１０のデューティ−出力電圧特性の一例を図４の特性Ｔ３に示す。
【００７５】
すなわち、本第１実施形態に係る高圧電源装置１０の高圧電源部１２では、昇圧トランス１６は絶縁材料でモールドされていないので、昇圧トランス１６が有する分布容量は絶縁材料でモールドされていた従来技術に比較して非常に小さくなる。
【００７６】
従って、上記従来技術で問題となっていたスイッチング時の突入電流は、例えば図１４（Ｂ）に示すように非常に小さくなり、共振電流除去回路１４による作用と共同して、ＰＷＭ信号ＰＷＭのデューティの増加に対する昇圧トランス１６の１次側電流の増加は理想的な三角形に近づき、これに伴ってデューティと出力電圧との関係は、図４の特性Ｔ３に示すように、デジタル制御に適した出力の範囲内で線形（１次関数）に近く、かつ傾斜の緩やかな特性となる。
【００７７】
従って、上記デジタル制御に適した出力範囲内で常に安定した出力を得ることができる。
【００７８】
以上詳細に説明したように、本第１実施形態に係る高圧電源装置では、整流平滑回路により昇圧トランスの出力電圧を昇圧すると共に昇圧トランスの昇圧率を小さく抑えることによって昇圧トランスに対する絶縁材料によるモールドを行わない構成としたので、昇圧トランスの分布容量を小さくすることができ、デジタル制御に適した出力範囲内で常に安定した出力を得ることができる。
【００７９】
また、本第１実施形態に係る高圧電源装置では、昇圧トランスの１次巻線側に共振電流除去回路を設けているので、昇圧トランスの励磁インダクタンスと浮遊容量による共振電流の発生を回避することができ、共振電流除去回路を設けない場合に比較して、より安定した出力を得ることができる。
【００８０】
〔第２実施形態〕
次に、図５を参照して、本発明の第２実施形態について説明する。なお、本第２実施形態では、上記第１実施形態における高圧電源部の別の構成例について説明する。従って、本第２実施形態における高圧電源部以外の構成及び作用については上記第１実施形態と同様であるので、ここでの説明は省略する。また、図５における図２と同様の部分には同一の符号を付して、その説明を省略する。
【００８１】
図５に示すように、本第２実施形態に係る高圧電源部１２’は、上記第１実施形態に係る高圧電源部１２に対して、絶縁材料によってモールドを行うモールド部が第１実施形態におけるモールド部３８のコンデンサ６２及びダイオード６４を除いた領域であるモールド部３８’とされている点のみが上記第１実施形態と相違している。
【００８２】
すなわち、絶縁材料によるモールド対象とする領域は高電位差が生じている領域であり、必ずしも整流平滑回路１８の全てを含める必要はなく、図５に示すように、整流平滑回路１８のなかでも電位が高くなる後段側のみをモールド対象としても、図４の特性Ｔ３に示すものと略同様の良好な特性を得ることができる。
【００８３】
以上詳細に説明したように、本第２実施形態に係る高圧電源装置では、上記第１実施形態と同様に、整流平滑回路により昇圧トランスの出力電圧を昇圧すると共に昇圧トランスの昇圧率を小さく抑えることによって昇圧トランスに対する絶縁材料によるモールドを行わない構成としたので、昇圧トランスの分布容量を小さくすることができ、デジタル制御に適した出力範囲内で常に安定した出力を得ることができると共に、絶縁材料によるモールド実施の領域を上記第１実施形態に比較して狭くしたので、上記第１実施形態に比較して低コスト化及び省スペース化を行うことができる。
【００８４】
なお、上記各実施形態では、作用としてＣＰＵ３０が定電圧制御を行う場合について説明したが、本発明はこれに限定されるものではなく、定電流制御を行うこともできる。
【００８５】
この場合は、電流検出回路２４からＡ／Ｄ変換器３６を介して入力されている電流モニタ信号Ｉmonが示す電流モニタ値（電流値を示すデジタル値）が目標値と一致するようにＰＷＭ信号ＰＷＭのデューティを制御する。
【００８６】
ここで、出力電流値を大きくする場合はＰＷＭ信号ＰＷＭのデューティを大きくし、出力電流値を小さくする場合にはＰＷＭ信号ＰＷＭのデューティを小さくすればよい。このＰＷＭ信号ＰＷＭはスイッチ素子２０に入力されてＰＷＭ信号ＰＷＭのデューティに応じてスイッチ素子２０がオン／オフを繰り返すことによって出力電流の値が目標値と一致するように制御される。この場合は、図１、図２及び図５における電圧検出回路２２を削減することができる。
【００８７】
また、上記各実施形態において図２（図５）に示した整流平滑回路１８の回路構成は一例であり、昇圧トランスから入力された交番出力を整流しかつ平滑すると共に昇圧することができる構成であれば如何なるものでも適用することができる。
【００８８】
また、上記各実施形態において図２（図５）に示した高圧電源部１２（１２’）を構成する共振電流除去回路１４、スイッチ素子２０、電圧検出回路２２、及び電流検出回路２４の回路構成についても一例であり、上記各部の機能を実現することができる回路構成であれば如何なるものでも適用することができることはいうまでもない。
【００８９】
また、上記各実施形態では、図３のステップ２０２において適用している所定デューティを、目標電圧値の電圧が整流平滑回路１８によって生成されるときの平均的なデューティとした場合について説明したが、本発明はこれに限定されるものではなく、高圧電源装置を構成している各部に対して支障のないデューティであれば如何なるデューティでも適用することができる。
【００９０】
また、上記各実施形態では、デジタル制御方式の電源装置に本発明を適用した場合について説明したが、本発明はこれに限定されるものではなく、本発明は図６（Ｂ）に示すようなアナログ制御方式の電源装置にも適用することができる。
【００９１】
更に、上記各実施形態では、整流平滑回路等をモールドする際に用いる絶縁材料としてシリコン材を適用した場合について説明したが、本発明はこれに限定されるものではなく、例えばエポキシ材を適用する形態としてもよい。
【００９２】
【発明の効果】
本発明によれば、トランスの２次巻線側に昇圧手段を備えると共にトランスをモールドの対象外とする構成としているので、トランスの分布容量を小さくすることができ、出力可変範囲内で常に安定した出力を得ることができる、という効果が得られる。
【図面の簡単な説明】
【図１】  第１実施形態に係る高圧電源装置の概略構成を示すブロック図である。
【図２】  第１実施形態に係る高圧電源装置の高圧電源部の構成の一例を示す回路図である。
【図３】  第１実施形態に係る高圧電源装置の作用を示すフローチャートである。
【図４】  第１実施形態に係る高圧電源装置のデューティ−出力電圧特性の一例を示すグラフである。
【図５】  第２実施形態に係る高圧電源装置の高圧電源部の構成の一例を示す回路図である。
【図６】  従来の電源装置の概略構成を示す図であり、（Ａ）はデジタル制御方式の電源装置の構成例を、（Ｂ）はアナログ制御方式の電源装置の構成例を、各々示すブロック図である。
【図７】  （Ａ）はＣＰＵの基準クロック信号の状態を、（Ｂ）はパルス発振器が８ビット構成である場合の１周期の状態及び１ビット当たりの分解能を、（Ｃ）はパルス発振器が１０ビット構成である場合の１周期の状態及び１ビット当たりの分解能を、各々示すタイムチャートである。
【図８】  （Ａ）はＣＰＵの基準クロック信号とＰＷＭ信号との関係を示すタイムチャートであり、（Ｂ）はＰＷＭ信号のデューティと出力電圧との関係を示すグラフである。
【図９】  従来技術の問題点の説明に用いるデューティ−出力電圧特性のグラフである。
【図１０】  従来技術の問題点の説明に用いる図であり、（Ａ）は昇圧トランスの１次側電流の理想的な波形を、（Ｂ）は共振電流の波形を、（Ｃ）は（Ｂ）の共振電流の影響を受けた昇圧トランスの１次側電流の波形を、（Ｄ）は共振電流除去回路を設けた場合の昇圧トランスの１次側電流の波形を、各々示す波形図である。
【図１１】  従来技術の別の問題点の説明に用いる波形図である。
【図１２】  従来技術の回路構成の一例を示す回路図である。
【図１３】  従来技術の回路構成の別の例を示す回路図である。
【図１４】  （Ａ）は従来技術の問題点の説明に用いる波形図であり、（Ｂ）は本発明の効果の説明に用いる波形図である。
【図１５】  従来技術の問題点の説明に用いる実測波形図である。
【符号の説明】
１０    高圧電源装置
１２、１２’    高圧電源部
１４    共振電流除去回路（共振電流除去手段）
１６    昇圧トランス（トランス）
１８    整流平滑回路（昇圧手段）
２０    スイッチ素子（スイッチ手段）
２２    電圧検出回路（検出手段）
２４    電流検出回路（検出手段）
２６    直流電源
２８    主制御部
３０    ＣＰＵ（制御手段）
３２    演算器
３４    パルス発振器
３６    Ａ／Ｄ変換器
３８、３８’    モールド部
４０    負荷
【図１】
0003828304.tif 000002
【図２】
0003828304.tif 000003
【図３】
0003828304.tif 000004
【図４】
0003828304.tif 000005
【図５】
0003828304.tif 000006
【図６】
0003828304.tif 000007
【図７】
0003828304.tif 000008
【図８】
0003828304.tif 000009
【図９】
0003828304.tif 000010
【図１０】
0003828304.tif 000011
【図１１】
0003828304.tif 000012
【図１２】
0003828304.tif 000013
【図１３】
0003828304.tif 000014
【図１４】
0003828304.tif 000015
【図１５】
0003828304.tif 000016