(57)【特許請求の範囲】
【請求項１】
ＧａＡｓ基板の上に形成されるｐｉｎ型構造の受光素子において、ｐ型ＡｌＩｎＰ層及びｎ型ＡｌＩｎＰ層のバンドギャップを、入射光のエネルギー、ｉ型ＧａＡｓ層のバンドギャップ及び上記ＧａＡｓ基板のバンドギャップよりも大きくするように形成したことを特徴とする受光素子。
【請求項２】
ＧａＡｓ基板の上に形成されるｐｉｎ型構造の受光素子において、ｐ型ＧａＩｎＰ層及びｎ型ＧａＩｎＰ層のバンドギャップを、入射光のエネルギー、ｉ型ＧａＡｓ層のバンドギャップ及び上記ＧａＡｓ基板のバンドギャップよりも大きくするように形成したことを特徴とする受光素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、受光素子に関し、特に、化合物半導体受光素子に関する。
【０００２】
【従来の技術】
近年、受光素子と発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）等の発光素子との組合せによるデバイスは、光通信を始めとして広範な分野で使用されている。受光素子にはシリコンＳｉ半導体を構成材料とするｐｉｎ構造からなる固体受光素子が最も広く用いられており、受光素子特性では、応答速度、受光感度、感度波長域が重要である。特に、最近は情報伝送量の増加が著しく、受光素子では出来る限り応答速度が速いものが要求されている。
【０００３】
図４は、例えば、文献：米津宏雄著作、「光通信素子光学」、工学図書（株）発行、ページ３６９に示されている、従来例のシリコンＳｉを構成材料とする代表的なｐｉｎ型構造受光素子の断面構造を示すものである。この断面構造は、ｐ型Ｓｉ基板１０の上にｐ- 型Ｓｉ層１１をエピタキシャル成長させ、このｐ- 型Ｓｉ層１１の一部に選択的にｎ+ 型Ｓｉ領域１３及びｎ型Ｓｉ領域１２を形成したものである。
【０００４】
また、素子の表面には表面電極７と反射防止膜９とが形成され、素子の裏面には裏面電極８がそれぞれ形成されている。この受光素子は、ｐ型Ｓｉ基板１０、ｐ- 型Ｓｉ層１１及びｎ+ 型Ｓｉ領域１３でｐｉｎ構造を構成するものである。通常、ｐｉｎ構造の受光素子は、逆バイアスを印加して使用するが、このような逆バイアスが印加された状態で、ｐ- 型Ｓｉ層１１が全て空乏化するように設計されている。このような状態の素子に光が入射すると、ｐ- 型Ｓｉ層１１で励起されたキャリアはｐ- 層内の電界によって短時間に移動し、高速応答を実現することができる。
【０００５】
また、ｎ+ 型Ｓｉ領域１３に対してｐ- 型Ｓｉ層１１を出来る限り厚くし、この層で主に入射光が吸収されるように工夫されている。現在、３〜５Ｖの逆バイスを印加して使用するＳｉ系のｐｉｎ構造受光素子では、立ち上がり時間、立ち下がり時間で約１８ｎｓ、遮断周波数で２０ＭＨｚ程度の高速応答が実現されている。
【０００６】
【発明が解決しようとする課題】
上述したように、最近は応答速度の速い受光素子が要求されている。特に、ＡｌＧａＡｓ系ＬＥＤ（発光波長８３０nm〜８６０nm）とｐｉｎ型受光素子を組み合わせた空間光伝送によるＯＡ（Ｏｆｆｉｃｅ  Ａｕｔｏｍａｔｉｏｎ）機器間の信号伝送が注目されている。
【０００７】
このような信号伝送系では、画像情報も伝送できることが理想であり、このためには立ち上がり、立ち下がり時間で７ｎｓ以下、遮断周波数で５０ＭＨｚ以上の高速応答のＬＥＤ及びｐｉｎ構造受光素子が必要である。ＬＥＤに関しては、既にこの問題は解決されており、高速応答のものを安価に入手できるようになっている。
【０００８】
しかしながら、汎用の受光素子では、立ち上がり時間、立ち下がり時間で約１８ｎｓ、遮断周波数で２０ＭＨｚ程度のものしか得られていない。これは、ｐ、ｉ、ｎの各層が同じバンドギャップの半導体で構成されることに起因する。上述の図４に示す受光素子において、もし入射光がｐ- 型Ｓｉ層１１だけで吸収されれば、この層で励起されたキャリアは、空乏化したｐ- 型Ｓｉ層１１中の強い内部電界によって極めて短時間にｎ+ 型Ｓｉ領域１３又はｐ型Ｓｉ基板１０まで移動することができ、高速応答を実現することができる。しかしながら、実際には、入射光の一部は、まず、ｎ+ 型Ｓｉ領域１３で吸収される。ここで、ｎ+ 型Ｓｉ領域１３では、少数キャリアであるホールが励起される。このホールの一部は、ｎ+ 型Ｓｉ領域１３中で多数キャリアである電子と再結合し消滅するが、残りは、ｐ- 型Ｓｉ層１１まで拡散し、この層中の強い電界によって加速されたｐ型Ｓｉ基板に到達する。
【０００９】
すなわち、ｎ+ 型Ｓｉ領域１３中のキャリアが、ｐ- 型Ｓｉ層１１に拡散するまでに要する時間だけ応答速度が遅くなるわけである。これは、立ち下がり時間が長くなる要因となる。同様のことは、ｐ型Ｓｉ基板１０まで到達した光によってｐ型Ｓｉ基板１０まで到達した光によってｐ型Ｓｉ基板１０で励起された電子の場合についてもいえる。
【００１０】
このような問題を回避するため、Ｓｉ系受光素子では、ｎ+ 型Ｓｉ領域中にホールのトラップとなる深い準位を設ける方策が採られている。具体的には、Ａｕなどの重金属を添加する方法があるが、この場合の重金属のＳｉ中における濃度は１０13cm-3と極めて低濃度で制御する必要がある。
【００１１】
また、深い準位に起因する再結合電流、すなわち、逆バイアス印加時の暗電流が増加し、素子の雑音が高くなるという問題がある。このような理由によって、重金属を添加する方法は、高い歩留まりで素子を製造することが困難であり、また、低い雑音の素子を実現することが非常に困難であった。
【００１２】
このようなことから、ｐｉｎ型構造の受光素子において、高い歩留まりでの素子製造を期待できる構造で高速応答を実現する受光素子の提供が要請されている。
【００１３】
【課題を解決するための手段】
そこで、本発明は、化合物半導体基板の上に形成されるｐｉｎ型構造の受光素子において、以下の特徴的な構成で上述の課題を解決する。
【００１４】
すなわち、本発明は、ｐ型層及びｎ型層のバンドギャップを、入射光のエネルギー、ｉ型層のバンドギャップ及び上記化合物半導体基板のバンドギャップよりも大きくするように形成した。
【００１５】
このような構成を採ることで、ｐ型層及びｎ型層での光励起キャリアの発生を無くし、高速応答を実現することができる。つまり、ｐｉｎ型構造のｐ層及びｎ層のバンドギャップを入射光のエネルギーよりも大きくし、且つｉ層のバンドギャップを入射光のエネルギーよりも小さくすれば基本的に入射光はまずｉ型層で吸収される。このｉ型層は、素子に印加されるバイアス電圧によって空乏化する。このため、ｉ型層で励起されたキャリアは、大きな内部電界によって極めて短時間に移動する。化合物半導体基板では、ｐ、ｉ、ｎ各層を透過してきた光によってキャリアが励起されるが、このキャリアは化合物半導体基板とｐ層、或いは化合物半導体基板とｎ層との界面のヘテロ障壁によって拡散が抑止され化合物半導体基板内で再結合される。これによって、光励起キャリアの発生を無くすことができる。
【００１６】
たとえば、ｐ型層、ｉ型層及びｎ型層を、ＡｌＧａＡｓで形成することも好ましい。また、ｉ型層をＡｌＧａＡｓで形成し、且つｐ型層及びｎ型層の内の少なくとも一つを、ＡｌＧａＡｓ、ＡｌＩｎＰ、ＧａＩｎＰのいずれかで形成することも好ましい。
【００１７】
さらに、ｐ型層、ｉ型層及びｎ型層を、ＧａＩｎＡｓＰで形成することも好ましい。さらにまた、ｉ型層をＧａＡｓで形成し、ｐ型層及びｎ型層をＡｌx Ｇａ1-x Ａｓで形成し、且つ上記ｐ型層及びｎ型層を形成するＡｌx Ｇａ1-x Ａｓの上記ＡｌＡｓ混晶比ｘを０．０９以上とすることも好ましい。
【００１８】
受光素子の材料として、上述のような材料を使用し混晶比を変えることで、直接遷移に基づくバンドギャップを変化させることができ、また、組成変化に伴う格子定数の変化も極めて少ないことから、ｐ、ｉ、ｎの各層をＧａＡｓ基板上に極めて低い欠陥で積層することができる。このため、暗電流が少ない低い雑音の素子を高い歩留まりで製造することができる。
【００１９】
【発明の実施の形態】
次に本発明の好適な実施の形態を図面を用いて説明する。
【００２０】
本実施の形態においては、ｐｉｎ型構造受光素子において、高い歩留まりでの素子製造が期待できる構造で高速応答を実現するために、電子素子、発光素子で広く使用されているＡｌx Ｇａ1-x Ａｓ等を構成材料とする。これによって安価な受光素子を提供する。
【００２１】
具体的には、ｐｉｎ型構造受光素子において、ｐ型層及びｎ型層を入射光のエネルギーよりも大きなバンドギャップの材料で構成することによって、これらの層での光励起キャリアの発生を無くし、高速応答を実現させる。
【００２２】
本実施の形態のｐｉｎ型構造受光素子は、ＬＥＤ等の単色光源と組み合せて光伝送系を構成するためのものである。ｐｉｎ型構造のｐ層及びｎ層のバンドギャップを入射光のエネルギーよりも大きく、且つ、ｉ層のバンドギャップを入射光のエネルギーよりも小さくすれば、基本的に入射光はまずｉ型層で吸収される。
【００２３】
このｉ型層は、実際の使用時に素子に印加する逆バイアス電圧（３〜５Ｖ）で空乏化するように形成する。これによって、ｉ型層で励起されたキャリアは、大きな内部電界によって極めて短時間に移動する。一方、基板では、ｐ、ｉ、ｎ各層を透過してきた光によってキャリアが励起されるが、このキャリアは基板とｐ層或いは基板とｎ層の界面のヘテロ障壁によって拡散が抑止され基板内で再結合する。
【００２４】
素子の材料としては、Ａｌx Ｇａ1-x Ａｓが適している。この材料は、ＡｌＡｓ混晶比（ｘ）を変えることによって直接遷移に基づくバンドギャップを１．４２ｅＶから３．０２ｅＶまで変化させることができる。また、組成変化に伴う格子定数の変化も極めて少ないことから、ｐ、ｉ、ｎの各層をＧａＡｓ基板上に極めて低い欠陥に積層することができる。このため暗電流が少ない、低雑音の素子を高い歩留まりで製造することができる。
【００２５】
一般に、ＬＥＤとしては発光波長が８３０nm〜８６０nm（１．４９４ｅＶ〜１．４４２ｅＶ）のＡｌＧａＡｓ系のものが広く使われる。このような光源に対するｐｉｎ型構造の受光素子には、ｉ層をＧａＡｓ（１．４２４ｅＶ）で構成したものが使用できる。この場合のｐ層及びｎ層は、ＬＥＤの発光スペクトルの半値幅約４０nmを考慮し、８１０nmの光が透過すればよいことになる。
【００２６】
このときのＡｌＧａＡｓ層のバンドギャップは、１．５３１ｅＶ、ＡｌＡｓ混晶比は、０．０８５５である。従って、ＧａＡｓのｉ層に対し、ＡｌＡｓ混晶比が０．０９以上のＡｌＧａＡｓ層でｐ層及びｎ層を構成すれば、ＡｌＧａＡｓ系ＬＥＤに対する高速応答の受光素子を実現することができる。
【００２７】
ｐ層及びｎ層の構成材料には、Ａｌx Ｉｎ1-x ＰやＧａx Ｉｎ1-x Ｐを使用しても良い。これらの材料は、ＡｌＰ混晶比がいずれも約０．５のとき、Ａｌx Ｇａ1-x Ａｓと格子整合し、そのときのバンドギャップは、概ね１．８５ｅＶ以上である。
【００２８】
図１は、本実施の形態のｐｉｎ型受光素子２０の構造図である。この図１において、ｐｉｎ型受光素子２０は、ｎ型ＧａＡｓ基板１上に、ｎ型ＧａＡｓバッファ層２、ｎ型Ａｌ0.2 Ｇａ0.8 Ａｓ層３、ｐ- 型ＧａＡｓ層４、ｐ型Ａｌ0.2 Ｇａ0.8 Ａｓ層５及びｐ+ 型ＧａＡｓ層６をこれらの順にエピタキシャル成長させて、ｐｉｎ型構造を持つエピタキシャルウェハを形成する。
【００２９】
本ｐｉｎ型受光素子２０は、このエピタキシャルウェハの表面と裏面とに表面電極７と裏面電極８をそれぞれ形成した構造である。表面電極７は、中央に約８００μｍ×８００μｍの穴の明いた形状である。裏面電極８は、全面電極である。穴部では、ｐ+ 型ＧａＡｓ層６は除去されていて、ｐ型Ａｌ0.2 Ｇａ0.8 Ａｓ層５の表面にはシリコンナイトライド反射防止膜９が形成されている。
【００３０】
本ｐｉｎ型受光素子２０に３Ｖ〜５Ｖの逆バイアスを印加し、波長８３０nm〜８６０nmのＬＥＤの光が入射すると、光はｐ型Ａｌ0.2 Ｇａ0.8 Ａｓ層５を透過し、まず、ｐ- 型ＧａＡｓ層４で吸収され電子とホールが励起される。これらのキャリアは、空乏化したｐ- 型ＧａＡｓ層４の内部電界によって、電子はｎ型Ａｌ0.2 Ｇａ0.8 Ａｓ層３へ短時間に移動し、ホールはｐ型Ａｌ0.2 Ｇａ0.8 Ａｓ層５へ短時間に移動する。このとき表面電極７、裏面電極８を介して適切な負荷を外部に接続すれば光電流を取り出すことができる。
【００３１】
一方、ｎ型ＧａＡｓバッファ層２及びｎ型ＧａＡｓ基板１でも光励起キャリアとしてホールが発生するが、これらのホールは、ｎ型ＧａＡｓバッファ層２とｎ型Ａｌ0.2 Ｇａ0.8 Ａｓ層３界面のヘテロ障壁によってｐ- 型ＧａＡｓ層４側へ拡散できず、これらの層内で再結合する。
【００３２】
（本ｐｉｎ型受光素子の製作方法）：次に、上述した本ｐｉｎ型受光素子２０の製作方法について説明する。本ｐｉｎ型受光素子２０を構成するエピタキシャル層はＭＯＣＶＤ（有機金属気相成長法：Ｍｅｔａｌｏｒｇａｎｉｃ  Ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法によって成長させる。キャリア密度がおよそ１×１０18cm-3のｎ型ＧａＡｓ基板１を石英製反応管内のサセプタ上にセットし、反応管内を真空ポンプで排気後、水素を流しながらおよそ８２０℃まで昇温させ、この温度で安定させる。その後、トリメチルガリウム、トリメチルアルミニウム、アルシンなどを原料として、ｎ型ＧａＡｓバッファ層２を成長させる。
【００３３】
このとき、ｎ型ドーパントとしては、Ｓｉを選択し、この原料としてはジシランを用いる。ｐ型ドーパントとしては、Ｚｎを選択し、この原料としてはジエチルジンクを用いる。
【００３４】
第１層目のｎ型ＧａＡｓバッファ層２は、キャリア密度がおよそ１×１０18cm-3の結晶層をおよそ０．２μｍに成長させる。第２層目のｎ型Ａｌ0.2 Ｇａ0.8 Ａｓ層３は、キャリア密度がおよそ１×１０18cm-3の結晶層をおよそ０．１μｍに成長させる。第３層目のｐ- 型ＧａＡｓ層４は、キャリア密度がおよそ８×１０13cm-3の結晶層をおよそ１．８μｍに成長させる。第４層目のｐ型Ａｌ0.2 Ｇａ0.8 Ａｓ層５は、キャリア密度がおよそ１×１０18cm-3の結晶層をおよそ０．１μｍに成長させる。第５層目のｐ+ 型ＧａＡｓ層６は、キャリア密度がおよそ３×１０18cm-3の結晶層をおよそ０．２μｍに成長させる。
【００３５】
得られたエピタキシャルウェハのエピタキシャル層側の表面にフォトレジストパターンを形成し、これをマスクとして中央部のｐ+ 型ＧａＡｓ層６を除去する。その後この表面にシリコンナイトライドによる反射防止膜９を形成する。このシリコンナイトライド反射防止膜９を形成した後、フォトリソグラフィー法によって、表面電極７を形成する。また、裏面には裏面電極８を形成する。電極を形成したウェハをダイシングソウで切断し、本ｐｉｎ型受光素子のチップを形成する。このチップサイズは、９００μｍ×９００μｍ程度である。このチップをステム上に実装し、さらに金線を用いたワイヤボンディングによって配線し、本ｐｉｎ型受光素子を製作する。
【００３６】
（最適条件についての根拠）：次に、上述の本ｐｉｎ型受光素子２０の製作方法についての最適条件の根拠について説明する。上述の図１に示した本実施の形態のｐｉｎ型受光素子２０について、約２５℃におけるパルス光に対する応答特性を測定する。光源には遮断周波数３００ＭＨｚ、発光波長８５０nmのＡｌＧａＡｓ系ＬＥＤを用いる。
【００３７】
図２は、本実施の形態のｐｉｎ型受光素子２０の応答速度特性を測定するための測定系回路図である。この図２において、測定系回路は、光を発光するＬＥＤ２１と、このＬＥＤを駆動するＬＥＤ駆動回路２２と、ＬＥＤ２１から発光された光を受光する本実施の形態のｐｉｎ型受光素子２０と、このｐｉｎ型受光素子２０に直流電圧を印加する直流電源２３と、ｐｉｎ型受光素子２０に流れる電流を制限する抵抗２４と、ｐｉｎ型受光素子２０の応答特性を測定するためのデジタイジングオシロスコープ２５とから構成されている。
【００３８】
図３は、上述の図２の本実施の形態のｐｉｎ型受光素子２０の応答速度特性を測定するための測定回路によって測定された特性図（ｂ）と、従来のＳｉ系ｐｉｎ型受光素子の特性図（ａ）である。図３（ｂ）は、本実施の本実施の形態のｐｉｎ型受光素子２０の応答速度特性を示すもので、立ち上がり時間３．３ｎｓ、立ち下がり時間４．１ｎｓを得ることができ、高速応答特性を得ることができる。図３（ａ）は、従来のＳｉ系ｐｉｎ型受光素子の応答速度特性を示すもので、立ち上がり時間６．９ｎｓに対して、立ち下がり時間１８．３ｎｓであり、立ち下がり時間が長い。これは、図４のｎ+ 型Ｓｉ領域１３及びｐ型Ｓｉ基板１０で光励起されたキャリアの影響によるものである。
【００３９】
従来、広く用いられてきたＳｉ系のｐｉｎ型構造の受光素子は、ｐ、ｉ、ｎの各層が同じバンドギャップを有していた。このため、ｐ層及びｎ層で励起されたキャリアの拡散の影響によってパルス光応答における立ち下がり時間を短くすることができなかった。この立ち下がり時間を短くするためにＳｉにＡｕなどの重金属を意図的に添加する方法も検討されてきたが、添加量の制御が難しく、高い歩留まりで受光素子を製造することが困難であった。また、この場合、深い準位を介した再結合電流が増加するため、逆バイアス印加時の暗電流が高く、受光素子の雑音が大きいという不可避の問題もあった。
【００４０】
（本発明の実施の形態の効果）：以上の本発明の実施の形態のｐｉｎ型受光素子は、ｐ型層及びｎ型層のバンドギャップが、入射光のエネルギー、ｉ型層のバンドギャップ及び化合物半導体基板のバンドギャップよりも大きいことを特徴とする。このため、ｐ層及びｎ層ではキャリアは励起されない。また、基板で励起されたキャリアは基板とｐ層、或いは基板とｎ層の界面のヘテロ障壁によって拡散が抑止され基板内で再結合する。この結果空乏化したｉ型層内で励起されたキャリアだけが光電流に寄与し、高速応答を実現することができる。
【００４１】
また、本実施の形態のｐｉｎ型受光素子の構造は、構成材料にＡｌx Ｇａ1-x Ａｓ、Ａｌx Ｉｎ1-x Ｐ及びＧａx Ｉｎ1-x Ｐ等を用いることによって極めて容易に実現することができる。これらの材料は、発光素子、電子素子の構成材料として広く使用されている。また、製造装置も既存半導体製造装置を使用することができることから、高い歩留まりでの受光素子の製造を可能にすることができる。このため、既に低価格化が進んでいるＡｌＧａＡｓ系等の発光素子と組み合せて、低価格且つ大容量の光伝送系を提供することができる。
【００４２】
（他の実施の形態）：（１）なお、上述の図１に示したｐｉｎ型受光素子において、ｎ型Ａｌ0.2 Ｇａ0.8 Ａｓ層３、ｐ型Ａｌ0.2 Ｇａ0.8 Ａｓ層５は、Ａｌx Ｉｎ1-x Ｐ又はＧａx Ｉｎ1-x Ｐで構成しても同様の効果を得ることができる。
【００４３】
（２）また、本実施の形態のｐｉｎ型受光素子の使用方法及び応用システムとして、可視光から近赤外の発光素子（ＬＥＤ、ＬＤ）と組み合せた光伝送系に用いることができる。たとえば、パーソナルコンピュータやプリンタなどのＯＡ機器間の信号伝送、ビデオレコーダ、モニタ間の信号伝送等を挙げることができる。
【００４４】
【発明の効果】
以上述べたように本発明は、ｐｉｎ型受光素子のｐ型層及びｎ型層のバンドギャップを、入射光のエネルギー、ｉ型層のバンドギャップ及び化合物半導体基板のバンドギャップよりも大きくするように形成したので、高い歩留まりでの素子製造を可能にし、高速応答を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態のｐｉｎ型受光素子の構造図である。
【図２】実施の形態のｐｉｎ型受光素子の応答速度特性の測定回路を表す図である。
【図３】実施の形態のｐｉｎ型受光素子の応答速度特性を表す図である。
【図４】従来例のｐｉｎ型受光素子の構造図である。
【符号の説明】
１  ｎ型ＧａＡｓ基板
２  ｎ型ＧａＡｓバッファ層
３  ｎ型ＡｌＧａＡｓ層
４  ｐ- 型ＧａＡｓ層
５  ｐ型ＡｌＧａＡｓ層
６  ｐ+ 型ＧａＡｓ層
７  表面電極
８  裏面電極
９  反射防止膜
２０  ｐｉｎ型受光素子
【図１】
0003730348.tif 000002
【図２】
0003730348.tif 000003
【図３】
0003730348.tif 000004
【図４】
0003730348.tif 000005