(57)【特許請求の範囲】
【請求項１】
スタンダードセルライブラリを有し、複数のメタル層からなる半導体集積回路を自動的にレイアウト設計するためのシステムであって、
このスタンダードセルライブラリは、
第１のメタル層と、これと電気的に接続されない第２のメタル層とを有する機能スタンダードセルと、
第１のメタル層と、これと電気的に接続される第２のメタル層とを有する電源供給用スタンダードセルとを格納し、
機能スタンダードを配置した後に、機能スタンダードセルに接続される配線抵抗による電圧降下を計算し、所定の許容電圧降下値を超える電圧降下箇所において、機能スタンダードセルに電源供給を行うために、機能スタンダードセルの直上に電源供給用スタンダードセルを配置することを特徴とするシステム。
【請求項２】
請求項１に記載のシステムであって、
電源供給用スタンダードセルは、
所定の長手方向において、機能スタンダードセルの長さの偶数倍の長さを有し、かつ
長手方向の両端部において形成された、第１のメタル層と第２のメタル層を電気的に接続する導電部と、両端部において形成された導電部同士を電気的に接続する配線とを有することを特徴とするシステム。
【請求項３】
請求項１に記載のシステムであって、
電源供給用スタンダードセルは、
所定の長手方向において、機能スタンダードセルの長さと同じ長さを有し、かつ
長手方向の少なくともいずれか一方の端部に導電部を有することを特徴とするシステム。
【請求項４】
半導体集積回路装置のレイアウト設計方法であって、
第１のメタル層と、これと電気的に接続されない第２のメタル層とを有する機能スタンダードセルと、
第１のメタル層と、これと電気的に接続される第２のメタル層とを有する電源供給用スタンダードセルとをスタンダードセルライブラリ内に格納するステップと、
機能スタンダードセルを配置するステップと、
機能スタンダードセルに接続される配線抵抗による電圧降下を計算するステップと、
所定の許容電圧降下値を超える電圧降下箇所において、電源供給用スタンダードセルを、機能スタンダードセルの直上に配置するステップとを有することを特徴とする方法。
【請求項５】
請求項４に記載の方法であって、
所定の許容電圧降下値を超える電圧降下箇所がなくなるまで、電圧降下を計算するステップおよび電源供給用スタンダードセルを機能スタンダードセルの直上に配置するステップとを反復して行うことを特徴とする方法。
【請求項６】
請求項４に記載の方法であって、
電源供給用スタンダードセルは、
所定の長手方向において、機能スタンダードセルの長さの偶数倍の長さを有し、かつ
長手方向の両端部において形成された、第１のメタル層と第２のメタル層を電気的に接続する導電部と、両端部において形成された導電部同士を電気的に接続する配線とを有することを特徴とする方法。
【請求項７】
請求項４に記載の方法であって、
電源供給用スタンダードセルは、
所定の長手方向において、機能スタンダードセルの長さと同じ長さを有し、かつ
長手方向の少なくともいずれか一方の端部に導電部を有することを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置およびその配置配線方法に関する。
【０００２】
【従来の技術】
半導体集積回路の高速化および高集積化が近年ますます進み、それに対応するように半導体製造プロセスの微細化および多層化がよりいっそう期待されている。しかし一方では、半導体集積回路装置の（以下、単に「半導体装置」という。）の一部で、電圧が降下してしまう電圧降下が顕著になってきている。図１３（ａ）と図１３（ｂ）を対比すると分かるように、回路を流れる電流が一定であるとき、配線抵抗ｒがより大きくなると、狭小配線が消費する消費電力が増大し、配線抵抗ｒの両端の電圧降下が増大する。したがって、トランジスタを含む機能回路素子Ｔｒの両端に付加される電圧が減少するため、機能回路素子Ｔｒにおいて、所定の機能が果たせなかったり、誤動作するといった不具合が生じる傾向がある。
【０００３】
また、こうした不具合が生じる傾向は、機能回路素子Ｔｒ自体の消費電力が大きい場合、とりわけ顕著となる。すなわち、消費電力が大きい機能回路素子Ｔｒには、より大きい電流ｉが流れ、同様に、配線抵抗ｒの両端の電圧降下がより大きくなり、機能回路素子Ｔｒの両端に付加される電圧がより小さくなる。
【０００４】
したがって、こうした不具合を回避するためには、機能回路素子Ｔｒの両端に付加される電圧をできるだけ一定に維持するため、配線抵抗ｒに起因する電圧降下をできるだけ小さくする必要がある。
【０００５】
配線抵抗ｒを低減するための手法が、いくつか提案され、これまでに実施されており、図１４から図１６を参照しながら、その一例を以下に説明する。図１４で示すように、従来の半導体装置１０１は、概略、実線で示すマクロセル１０２と、破線で示すスタンダードセル領域１０３と、マクロセル１０２とスタンダードセル領域１０３を包囲する電源リング１０４および接地リング１０５とを有する。スタンダードセル領域１０３には、複数の機能スタンダードセル１１０が形成され、さらに図１４のｘ方向に延びる複数の電源配線１１２および接地配線１１４が、電源リング１０４および接地リング１０５と接続するように形成されている。このように、各機能スタンダードセル１１０は、基本的に、電源配線１１２および接地配線１１４から電源供給を受けている。また、このスタンダードセル領域１０３は、図１４のｙ方向に延びる電源ストラップ１１６および接地ストラップ１１８を有する。
【０００６】
従来の半導体装置１０１は、ｚ方向において、例えば、メタル１層（最下層）からメタル８層（最上層）からなる多層配線構造を有し、一般に、ｘ方向に延びる配線層はメタル奇数層（例えば、メタル１層、メタル３層など）、ｙ方向に延びる配線層はメタル偶数層（例えば、メタル２層、メタル４層など）を優先的に用いて構成される。具体的に、ｘ方向に延びる電源配線１１２および接地配線１１４と、ｘ方向に延びる電源リング１０４および接地リング１０５は、メタル１層を優先的に用いて構成される。また、ｙ方向に延びる電源リング１０４および接地リング１０５と、電源ストラップ１１６および接地ストラップ１１８は、メタル２層を用いて形成されることが多い。
【０００７】
機能スタンダードセル１１０は、メタル１層の下方にある半導体層（拡散層）において、例えば、INVERTER回路、ＡＮＤ回路、ＮＡＮＤ回路、ＯＲ回路、ＮＯＲ回路、またはBUFFER回路の機能回路素子を有し、機能に応じた入出力信号端子を有する。半導体装置１０１が所望の論理回路として機能するように、スタンダードセル領域１０３を設計する際、電源配線を除くメタル配線により、各機能回路素子の入出力信号端子が適宜接続される。
【０００８】
図１４の楕円で囲む部分１２０の拡大図１５において、各機能スタンダードセル１１０は、基本的に、メタル１層の電源配線１１２および接地配線１１４から電源供給されるが、これらの配線１１２，１１４は、リング１０４，１０５およびストラップ１１６，１１８の両方から、２つの配線経路を介して電源ラインおよび接地ラインに接続されている。その結果、図１３（ｃ）に示すように、この各機能スタンダードセル１１０において、機能回路素子Ｔｒに接続される配線経路の数を増やして、全体の配線抵抗を小さくすることができる。
【数１】
Ｒ１＞（(１／Ｒ１＋１／Ｒ２)−１）
【数２】
Ｒ２＞（(１／Ｒ１＋１／Ｒ２)−１）
【０００９】
ところで、メタル８層は、一般に、他のメタル層より膜厚が厚く、配線抵抗が小さいので、このメタル８層を電源供給するために使用できれば極めて望ましい。図１５の斜線で示す領域において、メタル１層１１２，１１４とメタル８層１１６，１１８が交差している。メタル１層１１２，１１４が、それぞれ、メタル８層１１６，１１８から電源供給を受けるためには、図１６に示すように、メタル２層Ｍ２からメタル７層Ｍ７、およびこれらのメタル層を電気的に接続するための複数のビアホールＶ１からＶ７を積層する必要がある。
【００１０】
【発明が解決しようとする課題】
しかしながら、このようにメタル８層を電源供給するために使用した場合、メタル２層Ｍ２からメタル７層Ｍ７は、通常、機能スタンダードセル１１０の入出力信号端子を配線するために用いられるが、図１５の斜線領域においては、信号配線ができなくなる。このように、信号配線を形成できない交差領域１２２，１２４を「信号配線不可能領域」という。すなわち、この信号配線不可能領域は、機能スタンダードセル１１０の入出力信号端子を配線する工程における配線リソース（配線自由度）を著しく阻害する。
【００１１】
また、半導体装置の従来の配置配線方法において、配線抵抗による電圧降下が所定の最大許容電圧を超える場合、この配線抵抗に接続される機能スタンダードセルのレイアウト（フロアプラン）をあらためて作成し直す（変更する）必要があり、レイアウト変更には非常に多大な時間と労力を要する。
【００１２】
そこで本発明は、配線経路の数を増やし、さらに低抵抗の最上層付近メタル層を活用することにより、機能スタンダードセルに電源供給する配線の全体の配線抵抗を小さくして、配線抵抗に起因する電圧降下をできるだけ小さく抑えることにより、機能スタンダードセルに印加される電圧を一定にする多層配線構造を有する半導体装置を提供することを目的とする。また、本発明は、配線抵抗に起因する電圧降下が生じにくい半導体装置を、極めて簡便に設計できる半導体装置の配置配線方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１に記載の本発明によれば、スタンダードセルライブラリを有し、複数のメタル層からなる半導体集積回路を自動的にレイアウト設計するためのシステムを提供することができる。このスタンダードセルライブラリは、第１のメタル層と、これと電気的に接続されない第２のメタル層とを有する機能スタンダードセルと、第１のメタル層と、これと電気的に接続される第２のメタル層とを有する電源供給用スタンダードセルとを格納する。また、このシステムは、機能スタンダードを配置した後に、機能スタンダードセルに接続される配線抵抗による電圧降下を計算し、所定の許容電圧降下値を超える電圧降下箇所において、機能スタンダードセルに電源供給を行うために、機能スタンダードセルの直上に電源供給用スタンダードセルを配置する。
【００１４】
請求項２に記載の本発明の半導体集積回路のレイアウト設計システムにおいて、電源供給用スタンダードセルは、所定の長手方向において、機能スタンダードセルの長さの偶数倍の長さを有し、かつ長手方向の両端部において形成された、第１のメタル層と第２のメタル層を電気的に接続する導電部と、両端部において形成された導電部同士を電気的に接続する配線とを有する。
【００１５】
請求項３に記載の本発明の半導体集積回路のレイアウト設計システムにおいて、電源供給用スタンダードセルは、所定の長手方向において、機能スタンダードセルの長さと同じ長さを有し、かつ長手方向の少なくともいずれか一方の端部に導電部を有する。
【００１６】
請求項４に記載の本発明の半導体集積回路のレイアウト設計方法は、第１のメタル層と、これと電気的に接続されない第２のメタル層とを有する機能スタンダードセルと、第１のメタル層と、これと電気的に接続される第２のメタル層とを有する電源供給用スタンダードセルとをスタンダードセルライブラリ内に格納するステップと、機能スタンダードセルを配置するステップと、機能スタンダードセルに接続される配線抵抗による電圧降下を計算するステップと、所定の許容電圧降下値を超える電圧降下箇所において、電源供給用スタンダードセルを、機能スタンダードセルの直上に配置するステップとを有することを特徴とする。
【００１７】
請求項５に記載の本発明の半導体集積回路のレイアウト設計方法は、所定の許容電圧降下値を超える電圧降下箇所がなくなるまで、電圧降下を計算するステップおよび電源供給用スタンダードセルを機能スタンダードセルの直上に配置するステップとを反復して行うことを特徴とする。
【００１８】
請求項６に記載の本発明の半導体集積回路のレイアウト設計方法において、電源供給用スタンダードセルは、所定の長手方向において、機能スタンダードセルの長さの偶数倍の長さを有し、かつ長手方向の両端部において形成された、第１のメタル層と第２のメタル層を電気的に接続する導電部と、両端部において形成された導電部同士を電気的に接続する配線とを有する。
【００１９】
請求項７に記載の本発明の半導体集積回路のレイアウト設計方法において、電源供給用スタンダードセルは、所定の長手方向において、機能スタンダードセルの長さと同じ長さを有し、かつ長手方向の少なくともいずれか一方の端部に導電部を有する。
【００２０】
【発明の実施の形態】
以下、添付図面を参照して本発明に係る半導体装置の実施形態を説明する。以下の実施形態の説明において、理解を容易にするために方向を表す用語（例えば、「上方」、「下方」、「ｘ方向」、「ｙ方向」、または「ｚ方向」等）を適宜用いるが、これは説明のためのものであって、これらの用語は本発明を限定するものでない。
【００２１】
図１から図７を参照しながら、本発明に係る半導体装置の構造について説明する。図１において、この半導体装置１は、概略、複数の機能スタンダードセル１０と、これらを包囲する電源リング２０および接地リング２２とを有する。
【００２２】
また、この半導体装置１は、例えば、メタル１層（最下層）からメタル８層（最上層）からなる多層配線構造を有し、一般に、図１に示すｘ方向に延びる配線層はメタル奇数層（例えば、メタル１層、メタル３層など）、ｙ方向に延びる配線層はメタル偶数層（例えば、メタル２層、メタル４層など）を優先的に用いて構成される。このとき、半導体装置１は、図１および図２に示すように、ｘ方向に延び、メタル８層を優先的に用いて構成された最上層電源配線２４および最上層接地配線２６と、図３に示すように、最上層電源配線２４および最上層接地配線２６の垂直方向（ｚ方向）の下方において、ｘ方向に延び、メタル１層を優先的に用いて構成された最下層電源配線２８および最下層接地配線３０とを有する。最上層および最下層に形成した電源配線２４，２８、および接地配線２６，３０は、それぞれ、電源リング２０および接地リング２２と電気的に接続されている。最上層にある電源配線２４および接地配線２６は、一般に、最下層にある電源配線２８および接地配線３０に比べて、より厚く、かつ幅広に形成されているため、それらの配線抵抗はより小さい。
【００２３】
一方、機能スタンダードセル１０は、図３に示すように、最下層にあるメタル１層の電源配線２８および接地配線３０に電気的に接続されており、これら配線間の半導体層（拡散層）において機能回路素子３２が形成されている。すなわち、機能回路素子３２は、メタル１層の電源配線２８および接地配線３０から電源供給を受けている。図３は、１つのINVERTER回路を例示したが、機能回路素子３２には、その他にも、ＡＮＤ回路、ＮＡＮＤ回路、ＯＲ回路、ＮＯＲ回路、またはBUFFER回路などが用意されており、機能に応じた入出力信号端子３４ａ，３４ｂが形成されている。また、機能スタンダードセル１０は、図３に示すように、機能回路素子３２に応じて増減するｘ方向の幅Ｗ、およびメタル１層Ｍ１の電源配線２８および接地配線３０により規定されたｙ方向の長さＬを有する。当業者ならば、これらの機能回路素子３２について熟知しているので、これ以上、機能回路素子３２の詳細に関して説明しない。
【００２４】
図４に示す半導体装置１において、電源配線を除くメタル配線は、一般に、アルミニウムまたは銅などにより形成され、各機能回路素子３２の入出力信号端子３４ａ，３４ｂを配線して、所望の論理回路を構成する。本発明の半導体装置１によれば、図４において、メタル１層Ｍ１で形成される接地配線３０の上方に、メタル２層Ｍ２からメタル７層Ｍ７を積層し、各メタル層間にビアホールＶ１からＶ７を形成することにより、柱状導電部３６を構成する。ビアホールＶ１からＶ８は、信号配線層と同じ金属で形成され、メタル１層Ｍ１とメタル８層Ｍ８の間には、（分かりやすくすめために断面ハッチングを省略したが、）ＳｉＯ２などからなる絶縁層３８が形成されている。こうして、最上層の接地配線２６と最下層の接地配線３０は、柱状導電部３６を介して電気的に接続される。同様に、ここでは図示しないが、別の柱状導電部を介して、最上層の電源配線２４と最下層の電源配線２８を電気的に接続することができる。
【００２５】
こうして、各機能回路素子３２において、電源リング２０および接地リング２２とメタル１層の接地配線２８および接地配線３０とを介して直接的に接続される配線経路に加えて、メタル８層の接地配線２４および接地配線２６と（図４においては２つの）柱状導電部３６とを介して電源供給する配線経路を形成することができる。このように、配線経路を増やすことにより、各機能回路素子３２に至る配線の全体的な配線抵抗を実質的に低減することができる。また、メタル８層は、他のメタル層よりも厚く形成されているので、メタル８層自体の配線抵抗がより小さい。このように、各機能回路素子３２に接続される配線抵抗が小さくなると、消費電力の大きい機能回路素子３２に起因する配線の電圧降下を小さくすることができる。したがって、ストラップを形成しなくても、あるいは、そのｘ方向の幅を短くしても、柱状導電部３６を用いて配線抵抗を十分に小さくできるので、半導体装置１の全体の面積を実質的に小さくすることができる。
【００２６】
好適には、図５に示すように、ｙ方向において互いに隣接する柱状導電部３６同士を、ｙ方向に延びるメタル７層Ｍ７を用いて電気的に接続することにより、ｙ方向において互いに隣接するメタル１層Ｍ１の電源配線または接地配線を接続することができる。本発明において、２つの柱状導電部３６を接続する配線を「橋梁配線」４０という。こうして、機能回路素子３２に至る配線経路をさらに増やして、配線抵抗をよりいっそう小さくするとともに、ｙ方向において隣接するメタル１層Ｍ１間における電源電圧の不均衡を補完的に是正して、半導体集積回路全体において安定した電源を供給することができる。
【００２７】
橋梁配線４０を設けない場合であっても、図６および図７に示すように、各機能回路素子３２は、複数の配線経路（柱状導電部３６）を介して電源供給され、各機能回路素子３２に至る配線の全体的な配線抵抗を実質的に低減することができる。
【００２８】
なお、付言すると、図６に示すｘ−ｙ平面上の柱状導電部３６の近傍において、メタル２層Ｍ２からメタル７層Ｍ７を信号配線層として用いることができない信号配線不可能領域が形成される。ただし、従来技術のように、ストラップをメタル１層の電源配線２６または接地配線３０に接続する場合に形成される信号配線不可能領域とは異なり、柱状導電部３６の信号配線不可能領域の面積は、極めて限定的で、かつストラップに沿って形成されることはないので、配線する際の自由度はより大きく、配線リソースを十分に確保することができる。同様に、橋梁配線４０は、メタル７層Ｍ７だけを用いているので、メタル２層Ｍ２からメタル６層Ｍ６を信号配線層として用いることを阻害しない。
【００２９】
次に、図８から図１２を参照して、本発明の半導体集積回路装置１を配置配線する方法について以下に説明する。本発明の配置配線方法は、これに限定するものではないが、図８に示すような当業者に広く知られた自動配置配線ツール５０を用いて実施することができる。自動配置配線ツール５０は、ネットリスト情報を記憶するネットリストメモリ５２と、スタンダードセルやマクロセルのレイアウト情報、遅延情報、および消費電力情報などの属性情報を記憶するスタンダードセルライブラリ５４と、ユーザにより指定可能な配置制約情報および配線制約情報を記憶する制御情報メモリ５６とを有する。すなわち、通常の機能スタンダードセルと、本発明の電源供給用スタンダードセルは、スタンダードセルライブラリ５４内に格納されている。
【００３０】
また、自動配置配線ツール５０は、これらの情報をもとに半導体装置１のレイアウトを生成するためのレイアウト生成手段５８と、レイアウトデータ出力手段６０とをさらに有する。
【００３１】
図９のフローチャートを参照すると、自動配置配線ツール５０は、まず、ステップＳＴ０１において、ネットリストメモリ５２、スタンダードセルライブラリ５４、および制御情報メモリ５６から、それぞれ、ネットリスト情報、属性情報、および制御情報をレイアウト生成手段５８に読み込ませる。
【００３２】
ステップＳＴ０２において、レイアウト生成手段５８は、ネットリストに基づき、スタンダードセルおよびマクロセルを最適化された位置に配置する。
【００３３】
ステップＳＴ０３において、レイアウト生成手段５８は、電源配線２４，２８と接地配線２６，３０を配線する。このとき、レイアウト生成手段５８は、各電源配線２４，２８と接地配線２６，３０の厚みおよび幅を最適化する。
【００３４】
ステップＳＴ０４において、レイアウト生成手段５８は、本発明の電源供給用スタンダードセル７０を配置する。図１０から図１２を参照して、電源供給用スタンダードセル７０を以下に説明する。図１０（ａ）において、電源供給用スタンダードセル７０は、ｙ方向において、機能スタンダードセル１０の長さＬの偶数倍（例えば、２倍、４倍、６倍）の長さを有し、ｘ方向において、所定の幅Ｗを有するが、この所定の幅Ｗは任意であり、好適には、機能スタンダードセル１０と同程度の幅を有する。図１０（ｂ）および図１０（ｃ）から分かるように、電源供給用スタンダードセル７０は、ｙ方向の両端部付近において、メタル２層Ｍ２からメタル７層Ｍ７およびビアホールＶ２からＶ６からなる一対の多層構造の柱状導電部３６ａ，３６ｂと、これらを互いに接続するメタル７層で形成される橋梁配線４０を有する。メタル２層Ｍ２からメタル７層Ｍ７の間には、（分かりやすくすめために断面ハッチングを省略したが、）ＳｉＯ２などの絶縁層３８が形成されている。
【００３５】
電源供給用スタンダードセル７０は、通常の機能スタンダードセル１０と同様に、セルライブラリ５４内に事前に格納されており、レイアウト生成手段５８は、機能スタンダードセル１０の上方に電源供給用スタンダードセル７０を重ねて配置することができる。あるいは、電源供給用スタンダードセル７０に、空き領域であるフィラーセル（またはフィード）の属性を与えておけば、セルライブラリ５４にあらかじめ登録する必要がなく、ユーザにより適宜追加して、電源供給用スタンダードセル７０を配置することができる。こうして、図１０に示す電源供給用スタンダードセル７０を機能スタンダードセル１０の直上に配置すると、図２、図４、および図５で示すような半導体装置１を実現することができる。
【００３６】
本発明の択一的な電源供給用スタンダードセル７０は、図１１（ａ）に示すように、ｙ方向において、機能スタンダードセル１０と同程度の長さＬを有し、ｘ方向においては所定の幅Ｗを有するが、この所定の幅Ｗは任意であり、そのレイアウト形状に合わせて選択的に使用することができる。また、図１１（ｂ）および図１１（ｃ）において、電源供給用スタンダードセル７０は、ｙ方向の端部付近にメタル２層Ｍ２からメタル８層Ｍ８およびビアホールＶ２からＶ８からなる多層構造の柱状導電部３６を有する。図１２（ａ）から図１２（ｃ）で示すように、柱状導電部３６は、電源供給用スタンダードセル７０のｙ方向の少なくとも一方の端部、または両方の端部に形成されている。同様に、図１１および図１２に示す電源供給用スタンダードセル７０を機能スタンダードセル１０の上方に配置すると、図４、図６、および図７で示すような半導体装置１を実現することができる。
【００３７】
ステップＳＴ０５において、レイアウト生成手段５８は、所望の論理回路を構成するために、メタル２層からメタル７層を信号配線層として用い、各機能回路素子３２の入出力信号端子３４ａ，３４ｂを配線する。
【００３８】
ステップＳＴ０６において、レイアウト生成手段５８は、各機能スタンダードセルの消費電力およびこれに接続される配線抵抗による電圧降下をシミュレーションにより解析し、電圧降下が所定の許容電圧降下値を超える電圧降下箇所を確認する。所定の最大許容電圧を超える電圧降下が発生する場合（ＮＯの場合）、レイアウト生成手段５８は、再び、ステップＳＴ０４に戻り、この電源配線２８の真上に、本発明の電源供給用スタンダードセル７０を配置する。レイアウト生成手段５８は、ステップＳＴ０６において、所定の最大許容電圧を超える電圧降下が発生しなくなるまで（ＹＥＳとなるまで）、これらのステップを反復して実行する。
【００３９】
このように、レイアウト生成手段５８は、電源解析ステップ（ステップＳＴ０６）の判定結果に基づいて、電圧不足が生じる電源配線２８の直上に本発明の電源供給用スタンダードセル７０を配置した（ステップＳＴ０４）が、ユーザの判断により、電源供給用スタンダードセル７０を、消費電力が非常に大きいクロックバッファなどの機能スタンダードセル１０の真上にあらかじめ設定して配置することもできる。
【００４０】
レイアウト生成手段５８は、レイアウトの生成を完了した後、レイアウト出力手段６０を用いて生成されたレイアウトを出力する。
【００４１】
これまで説明したように、本発明の半導体集積回路装置１の配置配線方法によれば、所定の最大許容電圧を超える電圧降下が発生する電源配線に隣接して、電源供給用スタンダードセル７０を配置することにより、配線経路を増やし、さらに低抵抗のメタル８層を活用することにより、配線抵抗を実質的に低減して、機能スタンダードセル１０の両端の電圧不足を極めて簡便に解消することができる。また、本発明の配置配線方法によれば、半導体装置１の面積を低減し、かつ信号配線が配線できない領域を極力抑えて、十分な配線リソースを確保することができる。
【００４２】
【発明の効果】
本発明の半導体集積回路装置のレイアウト設計システムおよび半導体集積回路装置のレイアウト設計方法によれば、機能スタンダードセルを配置した後、電源補強すべき箇所に限定して、電源補強することができるので、機能スタンダードセルをレイアウトする工程（フロアプラン工程）において、電源に関する制約を考慮する必要がなく、電源補強が必要な場合であっても、従来のように、機能スタンダードセルのレイアウトを最初からやり直す（変更する）必要がない。したがって、機能スタンダードセルのレイアウト設計に要する時間を大幅に削減することができ、ひいては半導体装置の設計コストを実質的に低減することができる。
【００４３】
【００４４】
【００４５】
【００４６】
【００４７】
【００４８】
【図面の簡単な説明】
【図１】  図１は、本発明に係る半導体装置を示す平面図である。
【図２】  図２は、本発明の半導体装置の一部を拡大した平面図である。
【図３】  図３は、本発明の半導体装置のメタル２層より上方にある配線層を省略したときの平面図である。
【図４】  図４は、図２のIV−IV線から見た断面図である。
【図５】  図５は、図２のＶ−Ｖ線から見た断面図である。
【図６】  図６は、本発明の変形例による半導体装置の一部を拡大した平面図である。
【図７】  図７は、図６のVII−VII線から見た断面図である。
【図８】  図８は、自動配置配線ツールのブロック図である。
【図９】  図９は、本発明の配置配線方法を示すフローチャートである。
【図１０】  図１０（ａ）、図１０（ｂ）、および図１０（ｃ）は、それぞれ、本発明の電源供給用スタンダードセルの平面図、ｙ−ｚ平面における断面図、およびｘ−ｚ平面における断面図を示す。
【図１１】  図１１（ａ）、図１１（ｂ）、および図１１（ｃ）は、それぞれ、本発明の変形例による電源供給用スタンダードセルの平面図、ｙ−ｚ平面における断面図、およびｘ−ｚ平面における断面図を示す。
【図１２】  図１２（ａ）、図１２（ｂ）、および図１２（ｃ）は、図１１の電源供給用スタンダードセルのさらなる変形例を示す平面図である。
【図１３】  図１３は、機能回路素子に流れる電流が一定であるときの、機能回路素子に接続される配線の配線抵抗と電圧降下を示す回路図である。
【図１４】  図１４は、従来の半導体装置の平面図である。
【図１５】  図１５は、従来の半導体装置のストラップを含む一部を拡大した平面図である。
【図１６】  図１６は、図１５のXVI−XVI線から見た断面図である。
【符号の説明】
１…半導体装置、１０…機能スタンダードセル、２０…電源リング、２２…接地リング、２４…メタル８層の電源配線、２６…メタル８層の接地配線、２８…メタル１層の電源配線、３０…メタル１層の接地配線、３２…機能回路素子、３４ａ，３４ｂ…入出力信号端子、３６…柱状導電部、３８…絶縁層、４０…橋梁配線、５０…自動配置配線ツール、５２…ネットリストメモリ、５４…セルライブラリ、５６…制御情報メモリ５６、５８…レイアウト生成手段５８、６０…レイアウトデータ出力手段６０、７０…電源供給用スタンダードセル、Ｍ１〜Ｍ９…メタル１層からメタル８層、Ｖ１〜Ｖ８…ビアホール。
【図１】
0003843233.tif 000002
【図２】
0003843233.tif 000003
【図３】
0003843233.tif 000004
【図４】
0003843233.tif 000005
【図５】
0003843233.tif 000006
【図６】
0003843233.tif 000007
【図７】
0003843233.tif 000008
【図８】
0003843233.tif 000009
【図９】
0003843233.tif 000010
【図１０】
0003843233.tif 000011
【図１１】
0003843233.tif 000012
【図１２】
0003843233.tif 000013
【図１３】
0003843233.tif 000014
【図１４】
0003843233.tif 000015
【図１５】
0003843233.tif 000016
【図１６】
0003843233.tif 000017