(57)【特許請求の範囲】
【請求項１】
制御回路に関する情報を入力装置に入力し、入力装置に入力された情報をプログラミングツールで処理し、この処理結果を表示装置の画面上に表示するに際して、前記入力装置に情報を入力するときに、制御回路の構成要素をその機能により複数の階層に分割し、各階層の要素の機能を各階層に対応づけてシンボル化したマークを各要素に設定し、最上位の階層に属する要素のマークをそれぞれ最上位の階層に対応した最上位ブロック図に信号端子群及び信号線群とともに記述し、最上位より下位側の階層に属する要素については機能毎に簡略化されたマークを各階層に対応した下位側ブロック図に信号端子群及び信号線群とともに記述し、最上位の階層に属する要素のマークの各信号端子にそれぞれ信号端子の機能毎に端子識別名称又は信号識別名称を記述し、かつ同一のマークの各信号端子には信号端子の機能毎に同一の端子識別名称又は信号識別名称を記述し、最上位より下位側の階層に属する要素のマークの各信号端子には、最上位の階層に属する要素のうち機能が相互に関連する要素のマークの信号端子と相互に関連した端子識別名称又は信号識別名称あるいは自己の階層より上位の階層に属する要素のうち機能が相互に関連する要素のマークの信号端子と相互に関連した端子識別名称又は信号識別名称を各信号端子の機能毎に記述し、同一の階層に同一のマークが複数個存在しこれら複数の要素がこの階層より下位側の階層に属する要素を共用するときの論理として上位側の複数の要素が下位側の共通の要素を端子識別名称又は信号識別名称に従って相互に切り替えて用いる制御論理を設定することを特徴とする制御回路の階層記述方法。
【請求項２】
制御回路に関する情報を入力装置に入力し、入力装置に入力された情報をプログラミングツールで処理し、この処理結果を表示装置の画面上に表示するに際して、前記入力装置に情報を入力するときに、制御回路の構成要素をその機能により複数の階層に分割し、各階層の要素の機能を各階層に対応づけてシンボル化したマークを各要素に設定し、最上位の階層に属する要素のマークをそれぞれ最上位の階層に対応した最上位ブロック図に入出力端子群及び信号線群とともに記述し、最上位より下位側の階層に属する要素については機能毎に簡略化されたマークを各階層に対応した下位側ブロック図に入出力端子群及び信号線群とともに記述し、最上位の階層に属する要素のマークの各入出力端子にそれぞれ入出力端子の機能毎に端子識別名称又は信号識別名称を記述し、かつ同一のマークの各入出力端子には入出力端子の機能毎に同一の端子識別名称又は信号識別名称を記述し、最上位より下位側の階層に属する要素のマークの各入出力端子には、最上位の階層に属する要素のうち機能が相互に関連する要素のマークの入出力端子と相互に関連した端子識別名称又は信号識別名称あるいは自己の階層より上位の階層に属する要素のうち機能が相互に関連する要素のマークの入出力端子と相互に関連した端子識別名称又は信号識別名称を各入出力端子の機能毎に記述し、同一の階層に同一のマークが複数個存在しこれら複数の要素がこの階層より下位側の階層に属する要素を共用するときの論理として上位側の複数の要素が下位側の共通の要素を端子識別名称又は信号識別名称に従って相互に切り替えて用いる制御論理を設定することを特徴とする制御回路の階層記述方法。
【請求項３】
制御回路に関する情報を入力装置に入力し、入力装置に入力された情報をプログラミングツールで処理し、この処理結果を表示装置の画面上に表示するに際して、前記入力装置に情報を入力するときに、制御回路の構成要素をその機能により複数の階層に分割し、各階層の要素の機能を各階層に対応づけてシンボル化したマークを各要素に設定し、最上位の階層に属する要素のマークをそれぞれ最上位の階層に対応した最上位ブロック図に特定の信号端子及び特定の信号線とともに記述し、最上位より下位側の階層に属する要素については機能毎に簡略化されたマークを各階層に対応した下位側ブロック図に信号端子群及び信号線群とともに記述し、最上位の階層に属する要素のマークの特定の信号端子にそれぞれ信号端子の機能毎に端子識別名称又は信号識別名称を記述し、かつ同一のマークの特定の信号端子には信号端子の機能毎に同一の端子識別名称又は信号識別名称を記述し、最上位より下位側の階層に属する要素のマークの各信号端子には、最上位の階層に属する要素のうち機能が相互に関連する要素のマークの信号端子と相互に関連した端子識別名称又は信号識別名称あるいは自己の階層より上位の階層に属する要素のうち機能が相互に関連する要素のマークの信号端子と相互に関連した端子識別名称又は信号識別名称を各信号端子の機能毎に記述し、同一の階層に同一のマークが複数個存在しこれら複数の要素がこの階層より下位側の階層に属する要素を共用するときの論理として上位側の複数の要素が下位側の共通の要素を端子識別名称又は信号識別名称に従って相互に切り替えて用いる制御論理を設定することを特徴とする制御回路の階層記述方法。
【請求項４】
制御回路に関する情報を入力装置に入力し、入力装置に入力された情報をプログラミングツールで処理し、この処理結果を表示装置の画面上に表示するに際して、前記入力装置に情報を入力するときに、制御回路の構成要素をその機能により複数の階層に分割し、各階層の要素の機能を各階層に対応づけてシンボル化したマークを各要素に設定し、最上位の階層に属する要素のマークをそれぞれ最上位の階層に対応した最上位ブロック図に特定の入出力端子及び特定の信号線とともに記述し、最上位より下位側の階層に属する要素については機能毎に簡略化されたマークを各階層に対応した下位側ブロック図に入出力端子群及び信号線群とともに記述し、最上位の階層に属する要素のマークの特定の入出力端子にそれぞれ入出力端子の機能毎に端子識別名称又は信号識別名称を記述し、かつ同一のマークの特定の入出力端子には入出力端子の機能毎に同一の端子識別名称又は信号識別名称を記述し、最上位より下位側の階層に属する要素のマークの各入出力端子には、最上位の階層に属する要素のうち機能が相互に関連する要素のマークの入出力端子と相互に関連した端子識別名称又は信号識別名称あるいは自己の階層より上位の階層に属する要素のうち機能が相互に関連する要素のマークの入出力端子と相互に関連した端子識別名称又は信号識別名称を各入出力端子の機能毎に記述し、同一の階層に同一のマークが複数個存在しこれら複数の要素がこの階層より下位側の階層に属する要素を共用するときの論理として上位側の複数の要素が下位側の共通の要素を端子識別名称又は信号識別名称に従って相互に切り替えて用いる制御論理を設定することを特徴とする制御回路の階層記述方法。
【請求項５】
下位側ブロック図に、特定の信号端子及び特定の信号線から外れた信号端子及び信号線の代わりとして、最上位より下位側の階層にのみ属する要素のマークを他の要素のマークと関連付けて記述することを特徴とする請求項３記載の制御回路の階層記述方法。
【請求項６】
下位側ブロック図に、特定の入出力端子又は特定の信号線から外れた信号端子又は信号線の代わりとして、最上位より下位側の階層にのみ属する要素のマークを他の要素のマークと関連付けて記述することを特徴とする請求項４記載の制御回路の階層記述方法。
【請求項７】
最上位の階層に属する要素のマークの近傍に信号の出力先を示す信号出力先端子としてそのマークと識別名称を記述するとともに、信号の入力元を示す信号入力元端子としてそのマークと識別名称を記述し、信号出力先識別名称と信号の入力元を示す信号入力元識別名称を記述し、最上位より下位側の階層に属する要素のマークの近傍には、最上位の階層に属する要素のマークの近傍に記述された信号出力先端子と相互に関連する下位側信号入力元端子としてそのマークと識別名称をそれぞれ記述するとともに、最上位の階層に属する要素のマークの近傍に記述された信号入力元端子と相互に関連する下位側信号出力先端子としてそのマークと識別名称をそれぞれ記述することを特徴とする請求項３、４、５、又は６記載の制御回路の階層記述方法。
【請求項８】
同一の階層に属する複数のマークの近傍に同一の信号出力先端子と信号入力元端子が複数個存在しこれら複数の信号出力先端子と信号入力元端子がこの階層より下位側の階層に属する要素のマークの近傍に記述された下位側信号入力元端子と下位側信号出力先端子を共用する論理として上位側の複数の信号出力先端子と信号入力元端子が下位側の共通の下位側信号入力元端子と下位側信号出力先端子を端子の識別名称に従って相互に切り替えて用いる制御論理を設定することを特徴とする請求項７記載の制御回路の階層記述方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、制御回路の階層記述方法に係り、特に、制御装置のプログラムを作成するために記述される制御回路の構成要素を階層化して記述するに好適な制御回路の階層記述方法に関する。
【０００２】
【従来の技術】
制御装置のプログラムは、各種手段を用いて記述された制御回路図（以下、ブロック図と称する）の形でその機能が表現されるようになっている。このブロック図の記述方法としては、例えば、特開平７−２７１８４０号公報、特開平８−７６８１９号公報に記載されているように、制御回路を構成する一群の制御機能をまとめて特徴づけたシンボル（以下、マクロと称する。）を用いて表現される上位ブロック図と、マクロの詳細回路が記述される下位ブロック図とで構成される階層記述手法が知られている。またマクロと下位ブロック図を部品化して登録し、これらを再利用する技術も実現されている。従来、階層記述手法は主に工程処理を行う制御分野で多く採用されており、例えば、多岐にわたる工程とその条件などを大工程−中工程−小工程のようなツリー構造にわけて整理することで、設計者やユーザが図面を作成したり、図面に作成された要素の機能を理解したりする上でアプローチしやすい形態を提供することができるようになっている。
【０００３】
【発明が解決しようとする課題】
しかしながら、従来の階層記述手法では、マクロと下位ブロック図とを１対１に対応させ、マクロの数だけ下位ブロック図が存在するような記述方法を採用したり、下位ブロック図を共通化する記述手法を採用したりしているが、マクロと下位ブロック図は入力点情報および出力点情報をそれぞれ一致させることで、階層間の対応づけを行っているため、制御機能が類似しても適用先回路の目的によっては入出力点情報が１点でも相違する場合には、マクロと下位ブロック図を別々にわけて作成すること余儀なくされている。
【０００４】
この結果、従来の階層記述手法では、図面の種類や枚数が増加したり、下位ブロック図にある入出力点情報が全て上位マクロに記述され、上位ブロック図が複雑化するとともに上位ブロック図に記載された要素の機能が理解しずらいという課題がある。
【０００５】
本発明の目的は、ブロック図を簡潔に見やすく表現することができる制御回路の階層記述方法を提供することにある。
【０００６】
【課題を解決するための手段】
前記目的を達成するために、本発明は、制御回路に関する情報を入力装置に入力し、入力装置に入力された情報をプログラミングツールで処理し、この処理結果を表示装置の画面上に表示するに際して、前記入力装置に情報を入力するときに、制御回路の構成要素をその機能により複数の階層に分割し、各階層の要素の機能を各階層に対応づけてシンボル化したマークを各要素に設定し、最上位の階層に属する要素のマークをそれぞれ最上位の階層に対応した最上位ブロック図に信号端子群及び信号線群とともに記述し、最上位より下位側の階層に属する要素については機能毎に簡略化されたマークを各階層に対応した下位側ブロック図に信号端子群及び信号線群とともに記述し、最上位の階層に属する要素のマークの各信号端子にそれぞれ信号端子の機能毎に端子識別名称又は信号識別名称を記述し、かつ同一のマークの各信号端子には信号端子の機能毎に同一の端子識別名称又は信号識別名称を記述し、最上位より下位側の階層に属する要素のマークの各信号端子には、最上位の階層に属する要素のうち機能が相互に関連する要素のマークの信号端子と相互に関連した端子識別名称又は信号識別名称あるいは自己の階層より上位の階層に属する要素のうち機能が相互に関連する要素のマークの信号端子と相互に関連した端子識別名称又は信号識別名称を各信号端子の機能毎に記述し、同一の階層に同一のマークが複数個存在しこれら複数の要素がこの階層より下位側の階層に属する要素を共用するときの論理として上位側の複数の要素が下位側の共通の要素を端子識別名称又は信号識別名称に従って相互に切り替えて用いる制御論理を設定することを特徴とする制御回路の階層記述方法を採用したものである。
【０００８】
前記各制御回路の階層記述方法を採用するに際しては、以下の要素を付加することができる。
【０００９】
（１）最上位ブロック図に最上位の階層に属する要素のマークを信号端子群および信号線群とともに記述し、下位側ブロック図に最上位より下位側の階層に属する要素のマークを信号端子群および信号線群とともに記述する。
【００１０】
（２）最上位ブロック図に最上位の階層に属する要素のマークを入出力端子群および信号線群とともに記述し、下位側ブロック図に最上位より下位側の階層に属する要素のマークを入出力端子群および信号線群とともに記述する。
【００１１】
（３）最上位ブロック図に最上位の階層に属する要素のマークを特定の信号端子および特定の信号線とともに記述し、下位側ブロック図に最上位より下位側の階層に属する要素のマークを信号端子群および信号線群とともに記述し、最上位の階層に属する要素のうち特定のマークに名称を記述し、かつ特定のマークのうち同一のマークには同一の名称を記述する。
【００１２】
（４）マークに名称を記述するに際して、マークの入出力端子に端子名称または信号名称を記述する。
【００１３】
（５）マークに名称を記述するに際して、マークの信号端子に端子名称または信号名称を記述する。
【００１４】
（６）マークに名称を記述するに際して、特定のマークの信号端子または入出力端子に端子名称または信号名称を記述する。
【００１５】
（７）上位側の複数の要素が下位側の共通の要素を名称にしたがって相互に切替える代わりに、上位側の複数の要素が下位側の共通の要素を端子名称または信号名称にしたがって相互に切替る制御論理を設定する。
【００１６】
（８）下位側ブロック図に、特定の信号端子および特定の信号線から外れた信号端子および信号線の代わりとして、最上位より下位側の階層にのみ属する要素のマークを他の要素のマークと関連付けて記述する。
【００１７】
（９）下位側ブロック図に、特定の入出力端子または特定の信号線から外れた信号端子または信号線の代わりとして、最上位より下位側の階層にのみ属する要素のマークを他の要素のマークと関連付けて記述する。
【００１８】
（１０）最上位の階層に属する要素のマークの近傍に信号の出力先を示す信号出力先端子としてそのマークと識別名称を記述するとともに、信号の入力元を示す信号入力元端子としてそのマークと識別名称を記述し、信号出力先識別名称と信号の入力元を示す信号入力元識別名称を記述し、最上位より下位側の階層に属する要素のマークの近傍には、最上位の階層に属する要素のマークの近傍に記述された信号出力先端子と相互に関連する下位側信号入力元端子としてそのマークと識別名称をそれぞれ記述するとともに、最上位の階層に属する要素のマークの近傍に記述された信号入力元端子と相互に関連する下位側信号出力先端子としてそのマークと識別名称をそれぞれ記述する。
【００１９】
（１１）同一の階層に属する複数のマークの近傍に同一の信号出力先端子と信号入力元端子が複数個存在しこれら複数の信号出力先端子と信号入力元端子がこの階層より下位側の階層に属する要素のマークの近傍に記述された下位側信号入力元端子と下位側信号出力先端子を共用する論理として、上位側の複数の信号出力先端子と信号入力元端子が下位側の共通の下位側信号入力元端子と下位側信号出力先端子を端子の識別名称に従って相互に切り替えて用いる制御論理を設定する。
【００２０】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。
【００２１】
図１は、本発明の一実施形態を示す図であって、制御回路の階層記述方法により作成されるブロック図の構成と、ブロック図に関する情報を入力して処理結果を表示するためのプログラミングツールとの関係を示す構成図である。
【００２２】
図１において、制御装置のプログラムを生成するに際して、制御装置を構成する制御回路に関する情報が入力装置２に入力されるようになっている。この入力装置２に情報を入力するに際しては、制御回路の構成要素をその機能により複数の階層、例えば上位、中位、下位の３階層に分割し、各階層に属する要素の機能を各階層に対応づけてシンボル化したマークを各要素に設定し、各階層に属する要素のマークをそれぞれ上位ブロック図１１、中位ブロック図１２、下位ブロック図１３に記述するようになっている。各ブロック図１１〜１３は複数のシートから構成されており、各シートは制御回路の構成要素を特徴的にシンボル化したマークを複数個備えている。例えば、上位ブロック図１１ａには、要素に関するマークとしてマクロ１１１（以下、大マクロと称する）が設定されている。マクロ１１１は、本実施形態では、マクロ１１１の具体的構成要素が下位ブロック図１３ａの演算子１２１で構成されているところから、大マクロと定義されている。一方、ブロック図１１ｂには、マークとしてマクロ１１２（以下、階層マクロと称する。）が設定されている。このマクロ１１２は、本実施形態では、中位ブロック図１２ａに示される演算素子１２１によってマクロ１１２の具体的構成が示されるところから、階層マクロと定義されている。また、上位ブロック図１１ｃにはマクロ１１２（階層マクロ）が設定されており、このマクロ１１２と相互に関連する要素のマークとして、中位ブロック図１２ｂに大マクロ１１１が設定されている。さらに中位ブロック図１２ｂの要素と互いに関連する要素のマークとして、大マクロ１１１の具体的構成を示す下位ブロック図１３ｂに演算素子１２１のマークが設定されている。
【００２３】
上位ブロック図１１、中位ブロック図１２、下位ブロック図１３に制御回路の各構成要素に関する情報を記述するに際しては、各ブロック図に各構成要素のマークを記述するとともに、マークの信号端子群または入出力端子群と信号線群を記述し、最上位の階層に属する要素のマークの各信号端子（または各入出力端子）に各信号端子の機能ごとに端子名称または信号名称を記述し、かつ同一のマークの各信号端子（または入出力端子）には信号端子の機能ごとに同一の端子名称信号名称を記述し、最上位より下位側の階層に属する要素のマークの各信号端子（または入出力端子）には、最上位の階層に属する要素のうち機能が相互に関連する要素の信号端子（または入出力端子）と相互に関連した端子名称または信号名称あるいは自己の階層より上位の階層に属する要素のうち機能が相互に関連する要素のマークの信号端子（または入出力端子）と相互に関連した端子名称または信号名称を各信号端子（または入出力端子）の機能ごとに記述することとしている。
【００２４】
さらに、上位ブロック図１１ａ〜１１ｃまたは中位ブロック図１２ａ、１２ｂは互いに同一の要素を有するときには、自己の属する階層よりも下位側のブロック図を共用することとしているため、同一の階層に同一のマークが複数個存在し、これら複数の要素がこの階層より下位側の階層の属する要素を共有するときの論理として、上位側の複数の要素が下位側の複数の要素を名称、例えば端子名称または信号名称にしたがって相互に切替て用いる制御論理を設定し、この制御論理を情報として入力することとしている。
【００２５】
入力装置２から各ブロック図に関する情報が入力されると、入力された情報はプログラミングツール４のブロック図入力・表示処理部４１で処理された後、ブロック図データベース４２に格納されるとともに、処理結果が表示装置３の表示画面上に表示されるようになっている。プログラミングツール４のデータベース４２にブロック図に関するデータが格納されると、制御プログラム生成処理部４３でデータベース４２に格納されたデータを基に制御プログラムが生成され、生成された制御プログラムが制御装置用ＣＰＵ５に転送されるようになっている。ＣＰＵ５は生成された制御プログラムにしたがって各種の制御を実行することができる。なお、基本的な演算素子１２１は演算機能が固定され、かつシンボルが固定された素子であるため、演算素子１２１に関するデータはブロック図データベース４２にあらかじめ格納されている。
【００２６】
各ブロック図に関するデータを入力するに際しては、表示装置３の表示画面上に表示された表示内容をオペレータが確認しながら、上位ブロック図１１ａ〜１１ｃ、中位ブロック図１２ａ、１２ｂ、下位ブロック図１３ａ、１３ｂの各シート単位にキーボードやマウスなどを用いて入力装置２から入力する。このときの入力手順は、機能を固定化して共通に利用する回路素子を含む下位ブロック図１３ａ、１３ｂまたは中位ブロック１２ａに関する情報を記述し、これらのデータをデータベース４２に格納する。次に、下位ブロック図１３ａ、１３ｂ、中位ブロック図１２ａよりも上位の階層に属するブロック図、例えば上位ブロック図１１ａ、１１ｂ、中位ブロック図１２ｂに関するデータとして大マクロ１１１、階層マクロ１１２に関するデータを記述し、これらの内容をデータベース４２に格納する。中位ブロック図１２ｂに関する記述が終了したあとは、上位ブロック図１１ｃに関する情報として階層マクロ１１２に関する情報を記述する。
【００２７】
このとき、大マクロ１１１または階層マクロ１１２の入力信号と出力信号が下位ブロック図１３ａ、１３ｂまたは中位ブロック図１２ａ、１２ｂの入出力信号と信号名称および数が一致するように記述する。これにより、大マクロ１１１または階層マクロ１１２と下位ブロック図１３ａ、１３ｂまたは中位ブロック図１２ａ、１２ｂとの階層間の信号の接続関係が確定し、大マクロ１１１または階層マクロ１１２の演算を実行するごとに、各マクロに必要な入力信号が下位ブロック図１３ａまたは中位ブロック図１２ａ、１２ｂに与えられ、この演算結果をマクロの出力信号として取り出すことができる。
【００２８】
具体的には、図２に示すように、上位ブロック図１１ｂ、１１ｃに同一の機能を有する要素のマークとして階層マクロ１１２ａ、１１２ｂを記述するときには、各階層マクロ１１２ａ、１１２ｂの入出力端子（信号端子）に名称として、同一の信号名称、例えば入力信号２３、出力信号２４を信号端子（入出力端子）に対応づけて記述する。そして各階層マクロ１１２ａ、１１２ｂが共通回路として中位ブロック図１２ｂを用いるときには、中位ブロック図１２ｂの入出力端子（信号端子）に階層マクロ１１２ａ、１１２ｂと同一の入力信号２３、出力信号２４を記述する。さらに中位ブロック図１２ｂに属する大マクロ１１１ａ、１１１ｂが同一の機能を備え、各大マクロが下位ブロック図１３ｂを共通に使用するときには、大マクロ１１１ａ、１１１ｂの入出力端子に同一の入力信号２５、出力信号２６を記述するとともに、下位ブロック図１３ｂの入出力端子に大マクロ１１１ａ、１１１ｂと同一の名称である入力信号２５、出力信号２６を記述する。
【００２９】
さらに、上位ブロック図１１ｂ、１１ｃが中位ブロック図１２ｂを共通に利用するための制御論理として入力切替２１１、出力切替２２１を設定し、中位ブロック図１２ｂの大マクロ１１１ａ、１１１ｂが下位ブロック図１３ｂを共通に利用する制御論理として入力切替２１２、出力切替２２２を設定する。
【００３０】
ここで、上位ブロック図１１ｂ、１１ｃの演算を実行するに際して、上位ブロック図１１ｂの演算のあと上位ブロック図１１ｃを行う場合には、上位ブロック図１１ｂを演算するときに、階層マクロ１１２ａの入力信号２３が入力切替２１１を介して大マクロ１１１ａに与えられる。大マクロ１１１ａの入力信号２５は入力切替２１２を介して下位ブロック図１３ｂの入力信号２５として与えられる。そして下位ブロック図１３ｂにしたがった演算が行われると、この演算結果は出力信号２６として出力回路２２２を介して大マクロ１１１ａに与えられる。大マクロ１１１ａの出力信号２６が大マクロ１１１ｂの入力信号２５として与えられると、大マクロ１１１ｂへの入力信号２５が入力切替２１２を介して下位ブロック図１３ｂの入力信号２５として与えられる。そして下位ブロック図１３ｂにしたがった演算が実行されると、この演算結果は出力信号２６として出力切替２２２を介して大マクロ１１１ｂの出力信号２６として与えられる。この出力信号２６は、中位ブロック図１２ｂにしたがった演算結果を示す信号として出力切替２２１を介して階層マクロ１１２ａの出力信号２４として与えられる。
【００３１】
このように、共通回路に対する入力信号２３、２５、および出力信号２４、２６の切替論理は、次に上位ブロック図１１ｃを演算する場合も同様に実行される。このように、各マクロの演算を実行するごとに、各マクロに対応する下位側のブロック図を順次演算し、この演算に使用する入力信号および演算結果を示す出力信号は、上位側のマクロの入力信号および出力信号として与えられることから、複数の上位ブロック図または中位ブロック図に共通かつ単一の中位ブロック図または下位ブロック図を有する階層記述が可能となる。
【００３２】
次に、大マクロまたは階層マクロのうち特定の入出力端子に入出力信号に関する名称を記述せずに、階層間の信号接続を確定するときの実施形態を図３にしたがって説明する。
【００３３】
図３において、上位ブロック図１１ａ、１１ｂに属する要素のうち同一の機能を有するマークとして大マクロ１１１ａ、１１１ｂを記述するに際して、大マクロ１１１ａ、１１１ｂの入出力端子（信号端子）のうち特定の入出力端子にのみ名称として入力信号２７、出力信号２８を記述する。さらに各大マクロ１１１ａ、１１１ｂの近傍に、信号の出力先を示す信号出力先端子として、そのマークと識別名称、例えば、マクロ素子３１ａを記述し、さらに信号の入力元を示す信号入力元マークとして、そのマークと識別名称、例えばマクロ素子３２ａを記述する。マクロ素子３１ａ、３１ｂは信号出力先識別名称として同一の名称で記述され、マクロ素子３２ａ、３２ｂは信号入力元識別名称として同一の名称で記述される。さらにマクロ素子３１ａ、３１ｂ、３２ａ、３２ｂを用いて下位ブロック図１３を共用するための論理として、入力切替２１３、出力切替２２３が設定されている。
【００３４】
ここで、上位ブロック図１１ａの演算のあと上位ブロック図１１ｂの演算を実行する場合、上位ブロック図１１ａを演算したときの下位ブロック図１３の入力信号２７は大マクロ１１１ａへの入力信号２７によって与えられ、もう一方の入力信号は、マクロ素子３１ａに入力された信号が入力切替２１３を介してマクロ素子３１に入力される。そして下位ブロック図１３にしたがった演算が実行されると、演算結果の一方の出力信号２８は大マクロ１１１ａの出力信号２８として与えられ、他方の出力信号がマクロ素子３２の出力信号として、出力切替２２３を介してマクロ素子３２ａに与えられる。
【００３５】
次に、上位ブロック図１１ｂの演算を実行するときには、大マクロ１１１ｂへの入力信号２７は下位ブロック図１３の入力信号２７として与えられ、他方の入力信号はマクロ素子３１ｂに入力された信号が入力切替２１３を介してマクロ素子３１に与えられる。そして下位ブロック図１３にしたがった演算が実行されると、この演算結果による出力信号のうち一方の出力信号が出力信号２８として大マクロ１１１ｂの出力信号２８に与えられ、他方の出力信号はマクロ素子３２の出力信号として、出力切替２２３を介してマクロ素子３２ｂに与えられる。
【００３６】
このように、各マクロに対応する下位側のブロック図に関する演算を順次実行する過程で、上位側にあるマクロの入出力信号またはマクロ素子で規定された入出力信号を用いるようにしているため、複数の上位ブロック図または中位ブロック図に共通かつ単一の中位ブロック図または下位ブロック図を有する階層記述方法が可能になる。さらに、機能表現上から特に必要のない共通回路との取り合い信号については大マクロまたは階層マクロに直接記述することなく、特定の入出力端子に入出力信号に関する名称を記述するようにしているため、上位ブロック図１１ａ、１１ｂを機能中心に簡潔かつ見やすく記述することができる。
【００３７】
マクロ素子を用いるに際しては、図４（ａ）に示すように、信号線、例えば入力信号線４３に接続されたマクロ素子４１のマークを記述するとともにマクロ素子４１に関する名称として、出力先識別信号名４１１を任意の文字列や記号あるいは図形で記述することができる。さらに出力信号線４４に接続されたマクロ素子４２として、そのマークを記述するとともに、マクロ素子４２の名称として入力元識別信号名４２１を任意の文字列や記号あるいは図形で記述することができる。この場合、各マクロ素子４１、４２の名称を番地として、この番地に入力信号線４３、出力信号線４４、出力先信号識別名４１１、入力元識別信号名４２１に関するデータを格納する。
【００３８】
この場合、図４（ｂ）に示すように、出力先識別信号名４１１と入力元識別信号名４２１を一致させることで、信号線を用いて接続関係を記述しなくてもマクロ素子４１、４２を記述することで信号の取り合いが可能となる。さらに、図（ｃ）に示すように、マクロ素子４１とマクロ素子４２の名称を一致させることで、１個の回路とｎ個の回路に関する接続関係を信号線で記述しなくても、マクロ素子４１、４２を記述することで１対ｎに関する回路の信号の取り合いが可能になる。
【００３９】
次に、上位ブロック図の共通回路となる中位ブロック図の入力信号を、上位ブロック図の大マクロでは記述を不要とするときの実施形態を図５にしたがって説明する。
【００４０】
図５（ａ）は、上位ブロック図１１の共通回路となる下位ブロック図１３の入力端子に対応した入力信号５２ａ、５２ｂを全て記述したときの例を示している。一方、図５（ｂ）は、上位ブロック図１１の共通回路となる下位ブロック図１３には大マクロ１１１の入力信号５２ａのみを記述し、大マクロ１１１には入力信号５２ｂの記述を省略し、下位ブロック図１３には、入力信号５２ｂの代わりに、初期設定値５４を示すマークを記述する。この初期設定値５４に関するマークはスイッチを介して演算素子１２１に接続されている。このような記述方法を採用すると、大マクロ１１１で特定の入力信号および信号名称の記述を省略した場合、下位ブロック図１３においては、入力信号５２ｂの代わりに、あらかじめ設定しておいた初期設定値５４を用いて演算を実行することができる。なお、下位ブロック図１３で初期設定値５４があらかじめ設定されていない入力信号を大マクロ１１１または階層マクロ側で省略したときには、エラーメッセージを出力する機能も同時に設けることができる。また、このような記述法は中位ブロック図にも適用することができる。
【００４１】
本実施形態によれば、大マクロまたは階層マクロには機能上必要な入力信号だけを記述すればよいため、上位ブロック図には機能を中心としたマークのみを記述することができる。また上位ブロック図または中位ブロック図に個々の機能や入力点に多少の相違がある場合でも柔軟に対応することができ、類似機能を有する多様な回路でも１種類の大マクロまたは階層マクロで共通化することができる。
【００４２】
次に、上位ブロック図または中位ブロック図の共通回路となる中位ブロック図または下位ブロック図の出力信号を、上位ブロック図または中位ブロック図の大マクロまたは階層マクロでは記述不要とするときの実施形態を図６にしたがって説明する。
【００４３】
図６（ａ）は、上位ブロック図１１の大マクロ１１１に、下位ブロック図１３の入力信号５２ａ、５２ｂ、出力信号５３ａ、５３ｂを全て記述するときの例を示している。一方、図６（ｂ）は、上位ブロック図１１の大マクロ１１１には、下位ブロック図１３の入出力信号のうち入力信号５２ａ、５２ｂ、出力信号５３ａのみを記述し、出力信号５３ｂの記述を省略したときの例を示している。なお、このような記述法は中位ブロック図と下位ブロック図との関係においても用いることができる。
【００４４】
本実施形態によれば、大マクロまたは階層マクロには機能上必要な出力信号のみを記述すればよいため、上位ブロック図または中位ブロック図に機能を中心としたマークや名称のみを記述することができる。また上位ブロック図または中位ブロック図の個々の機能や出力点に多少の相違がある場合でも、柔軟に対応することはできるため、類似機能を有する多用の回路でも、１種類の大マクロまたは階層マクロで共通化することができる。
【００４５】
次に、３階層のブロック図を（３＋ｎ）階層に拡張するときの実施形態を図７にしたがって説明する。
【００４６】
本実施形態においては、３階層のブロック図１１、１２、１３にｎ階層からなるブロック図７１、……７ｎを追加したものである。すなわち、３階層のブロック図のうちブロック図１１を上位ブロック図として、ブロック図１２を中位ブロック図として、ブロック図１３を下位ブロック図として用いているときに、上位ブロック図１１の上位側の階層に属するブロック図としてブロック図７１〜７ｎを設けたものである。
【００４７】
ブロック図７１〜７ｎを設けるに際して、ブロック図７１、……７ｎには、前述したように、上位ブロック図１１の階層マクロ１１２と中位ブロック図１２の対応関係と同様に、階層マクロ１１２をブロック図７１に設定し、この階層マクロ１１２の具体的構成が、その１階層下の上位ブロック図１１で表現される関係を持たせるようになっている。さらに、この階層関係を順次拡張し、ブロック図７ｎの階層マクロ１１２をその１階層下のブロック図で表現するようにしている。この場合ブロック図７ｎが最上位の階層に属するブロック図となり、ブロック図７ｎ〜１３により、（３＋ｎ）階層のブロック図を実現することができる。
【００４８】
本実施形態によれば、上位側の階層に属する要素のうち共通のものは下位側のブロック図で表現することができるため、下位側のブロック図の図面枚数を削減することができる。
【００４９】
前記各実施形態においては、上位側の階層に属するブロック図のうち共通の要素に関するものは下位側の階層に属するブロック図に最小限の要素として記述できるので、下位側の階層に属するブロック図の図面枚数を削減することができるとともに下位側のブロック図に関するデータの容量を削減することができる。
【００５０】
また前記実施形態においては、制御回路の各構成要素をブロック図に記述するときの実施形態について述べたが、本発明は制御プログラムの生成方法やブロック図の表示方法にも適用することができる。
【００５１】
【発明の効果】
以上説明したように、本発明によれば、上位側の階層に属する要素のうち同一のものは下位側の階層に属するブロック図で最小限の要素として記述するようにしたため、上位側の階層に属するブロック図を簡潔にかつ見やすく記述することができるとともに下位側の階層に属するブロック図の枚数を削減することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示す図であって、制御回路の階層記述方法により作成されるブロック図の構成と、ブロック図に関する情報を入力してその処理結果を表示するためのプログラミングツールとの関係を示す構成図である。
【図２】複数の上位ブロック図が共通回路として中位ブロック図と下位ブロック図を有するときの構成を説明するための図である。
【図３】複数の上位ブロック図と下位ブロック図の信号の接続関係を説明するための図である。
【図４】マクロ素子を用いたときの信号の接続関係を説明するための図である。
【図５】大マクロの入力信号を省略するときの記述方法を説明するための図である。
【図６】大マクロの出力信号を省略するときの記述方法を説明するための図である。
【図７】ブロック図を（３＋ｎ）階層にしたときの構成を説明するための図である。
【符号の説明】
１  ブロック図
２  入力装置
３  表示装置
４  プログラミングツール
５  ＣＰＵ
１１ａ、１１ｂ、１１ｃ  上位ブロック図
１２ａ、１２ｂ  中位ブロック図
１３ａ、１３ｂ  下位ブロック図
１１１  大マクロ
１１２  階層マクロ
１２１  演算素子
【図１】
0003733387.tif 000002
【図２】
0003733387.tif 000003
【図３】
0003733387.tif 000004
【図４】
0003733387.tif 000005
【図５】
0003733387.tif 000006
【図６】
0003733387.tif 000007
【図７】
0003733387.tif 000008