(57)【特許請求の範囲】
【請求項１】
絶縁材料の基板上にカソード導体、第１絶縁層、第２絶縁層及びゲートをこの順に積層し、第１絶縁層、第２絶縁層及びゲートにゲートホールを形成し、第２絶縁層は、そのゲートホールの内側壁の第１絶縁層を覆い、そのゲートホール内のカソード導体上にコーン状のエミッタ−を形成してあり、第２絶縁層の誘電率は、第１絶縁層の誘電率よりも大きく、第２絶縁層の層厚は、第１絶縁層の層厚よりも厚いことを特徴とする電界放出素子。
【請求項２】
絶縁材料の基板上にカソード導体、第１絶縁層、第２絶縁層及びゲートをこの順に積層し、第１絶縁層、第２絶縁層及びゲートにゲートホールを形成し、第２絶縁層は、そのゲートホールの内側壁の第１絶縁層を覆い、そのゲートホール内のカソード導体上にコーン状のエミッタ−を形成してあり、第２絶縁層の誘電率は、第１絶縁層の誘電率よりも大きく、第２絶縁層の層厚は、第１絶縁層の層厚よりも厚い電界放出素子を有することを特徴とするディスプレイ。
【請求項３】
絶縁材料の基板上にカソード導体を形成する工程、カソード導体上に第１絶縁層を形成する工程、第１絶縁層にゲートホールを形成する工程、第１絶縁層、ゲートホールの内側壁及びゲートホール内のカソード導体上に、誘電率が第１絶縁層と異なる第２絶縁層を形成する工程、ゲートホールを除く第２絶縁層上にゲートを形成する工程、ゲート上に剥離層を形成する工程、ゲートホール内のカソード導体上の第２絶縁層を除去する工程、剥離層及びゲートホール内のカソード導体上にエミッタ−材を蒸着してコーン状のエミッタ−を形成する工程及び剥離層を剥す工程からなることを特徴とする電界放出素子の製造方法。
【請求項４】
請求項３に記載の電界放出素子の製造方法において、第２絶縁層の誘電率は、第１絶縁層の誘電率よりも大きいことを特徴とする電界放出素子の製造方法。
【請求項５】
請求項４に記載の電界放出素子の製造方法において、第２絶縁層の層厚は、第１絶縁層の層厚よりも厚いことを特徴とする電界放出素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本願発明は、電界放出ディスプレイ（Field  Emission  Display）等に用いる電界放出素子（Field  Emission  Element）とその製造方法に関する。
【０００２】
【従来の技術】
図４〜図６を用いて従来の電界放出素子とその製造方法を説明する。これらは、特許第２６３６６３０号公報に記載されている。
まず図４について説明する。
図４（ａ）は、電界放出素子の平面図（一部分）、図４（ｂ）は、図（ａ）のＸ部分の拡大断面図である。
ガラスの基板１０にカソード導体１１、絶縁層１２、ゲート１３を積層し形成してある。絶縁層１２とゲート１３には、ゲートホール１３１を形成し、そのゲートホール１３１内のカソード導体１１の上にコーン状のエミッタ−１４を形成してある。なおエミッタ−１４は、カソード導体１１の上に抵抗層を形成し、その抵抗層の上に形成してもよい。
ここでゲート１３は、Ｎｂ、Ｍｏ等によって形成し、エミッタ−１４は、Ｍｏ等によって形成する。
【０００３】
次に図５、図６により図４の電界放出素子の製造方法を説明する。
基板１０にカソード導体１１、絶縁層１２、ゲート１３を積層形成し（図５（ａ））、ゲート１３の上に感光膜（図示せず）を形成し、その感光膜にゲートホール１３１をパターニングし、絶縁層１２とゲート１３をエッチングしてゲートホール１３１を形成する（図５（ｂ））。次にゲート１３の上に、Ｎｉ又はＡｌを基板１０に対して斜め方向から所定角度で蒸着して（いわゆる斜め蒸着により）、剥離層１５を形成する（図５（ｃ））。この場合、Ｎｉ又はＡｌは、ゲート１３の上に積層されるが、斜め蒸着のためゲートホール１３１の底面に被着することはない。次に基板１０に対して垂直な方向から、剥離層１５及びゲートホール１３１に向かって、エミッタ−材のＭｏを蒸着し（いわゆる垂直蒸着し）、エミッタ−１４を形成する（図６（ａ））。この垂直蒸着により、剥離層１５の上にはＭｏの層１６が形成され、ゲートホール１３１にはコーン状のエミッタ−１４が形成される。この際、ゲートホール１３１の上方は、円錐状に塞がれるため、エミッタ−１４も円錐状に成長する。ゲートホール１３１の上方が塞がった後、剥離層１５を剥すと、電界放出素子が完成する（図６（ｂ））。
【０００４】
【発明が解決しようとする課題】
電界放出ディスプレイは、ゲート１３にアノード電圧と同じか、或いはアノ−電圧よりも低い電圧を印加して、エミッタ−１４から電子を引出すように制御する。したがって電界放出ディスプレイの駆動電圧を低くするには、ゲート１３に印加する電圧を低くする必要がある。ゲート１３に印加する電圧を低くするには、図４（ｂ）において、ゲート１３とエミッター１４の距離ｄ１を小さくしなければならないが、そのためには、ゲートホール１３１の口径ｄ２を小さくする必要がある。ゲートホール１３１の口径ｄ２の大きさは、図５（ｂ）の工程において、エッチングによりゲートホール１３１を形成する際に決まる。
【０００５】
図５（ｂ）の工程において、ゲートホール１３１のパターニングには、フォトマスクアライナ、電子ビーム露光装置、イオンビーム露光装置等が使用されている。フォトマスクアライナは、基板１０の上の広い面積（例えば５０×５０ｍｍ）を同時にパターニングできるから、パターニング時間を短縮できるが、ゲートホール１３１の口径を１μｍ以下にすることは困難である。一方電子ビーム露光装置やイオンビーム露光装置は、ゲートホール１３１の口径を１μｍ以下にできるが、基板１０の上に一度にパターニングできる面積は狭いために（例えば１×１ｍｍ）、パターニング時間が長くなる。
【０００６】
次に図４（ｂ）のゲートホール１３１の口径ｄ２とエミッタ−１４の高さ（厚さ）ｈ２との関係について説明する。ゲートホール１３１の口径ｄ２を小さくすると、エミッタ−１４の高さｈ１も小さくなる。図６（ａ）の工程から分かるように、エミッタ−１４は、ゲートホール１３１が塞がれるまで成長するが、この成長は、ホール１３１の口径によって決まる。またエミッタ-１４の底面直径に対する高さｈ１の比（アスペクト比）はエミッタ−の材質、成膜条件で決まる。したがってゲートホール１３１の口径が小さい場合には、他の条件を一定とすればエミッタ−１４は低くなる。
【０００７】
図４（ｂ）において、絶縁層１２の高さｈ２は変えずに、ゲートホール１３１の口径ｄ２を小さくすると、エミッタ−１４の高さｈ１は低くなり、エミッタ−１４の先端は、ゲート１３から離れてしまい、ゲート１３とエミッタ−１４の距離ｄ１は大きくなる。したがってゲート１３に印加する電圧を低くするには、ゲートホール１３１の口径ｄ２を小さくするとともに、絶縁層１２の高さｈ２を低くし、即ち絶縁層１２を薄くして、エミッタ−１４をゲート１３に近付ける必要がある。
この場合、絶縁層１２が薄くなると、ゲート１３とカソード導体１１とによって形成されるコンデンサーの静電容量が大きくなり、無効電力が大きくなってしまう。その無効電力を小さくするには、絶縁層１２に誘電率の小さい絶縁材を使用すればよいが、誘電率が小さいと一般に耐電圧が低くなってしまう。
【０００８】
図７は、プラズマＣＶＤ法により成膜したシリコン系絶縁材料の耐電圧と比誘電率を示すが、一般に比誘電率の低い絶縁材料は、比誘電率の高い絶縁材料よりも耐電圧が低くなる。したがって、絶縁層１２に誘電率の小さい絶縁材を使用して無効電力を小さくすると、耐電圧も低くなってしまう。
【０００９】
本発明は、これらの点に鑑み、フォトマスクアライナを用いて、直径１μｍ以下のゲートホールを形成できる電界放出素子の製造方法を提供すること、及びゲートホールの口径を小さくして、ゲートに印加する電圧を低くするとともに、ゲートとカソード導体の間の無効電力が小さく、耐電圧が高い構造の電界放出素子を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本願発明の電界放出素子は、絶縁材料の基板上にカソード導体、第１絶縁層、第２絶縁層及びゲートをこの順に積層し、第１絶縁層、第２絶縁層及びゲートにゲートホールを形成し、第２絶縁層は、そのゲートホールの内側壁の第１絶縁層を覆い、そのゲートホール内のカソード導体上にコーン状のエミッタ−を形成してあり、第２絶縁層の誘電率は、第１絶縁層の誘電率よりも大きく、第２絶縁層の層厚は、第１絶縁層の層厚よりも厚いことを特徴とする。
本願発明のディスプレイは、絶縁材料の基板上にカソード導体、第１絶縁層、第２絶縁層及びゲートをこの順に積層し、第１絶縁層、第２絶縁層及びゲートにゲートホールを形成し、第２絶縁層は、そのゲートホールの内側壁の第１絶縁層を覆い、そのゲートホール内のカソード導体上にコーン状のエミッタ−を形成してあり、第２絶縁層の誘電率は、第１絶縁層の誘電率よりも大きく、第２絶縁層の層厚は、第１絶縁層の層厚よりも厚い電界放出素子を有することを特徴とする。
本願発明の電界放出素子の製造方法は、絶縁材料の基板上にカソード導体を形成する工程、カソード導体上に第１絶縁層を形成する工程、第１絶縁層にゲートホールを形成する工程、第１絶縁層、ゲートホールの内側壁及びゲートホール内のカソード導体上に、誘電率が第１絶縁層と異なる第２絶縁層を形成する工程、ゲートホールを除く第２絶縁層上にゲートを形成する工程、ゲート上に剥離層を形成する工程、ゲートホール内のカソード導体上の第２絶縁層を除去する工程、剥離層及びゲートホール内のカソード導体上にエミッタ−材を蒸着してコーン状のエミッタ−を形成する工程及び剥離層を剥す工程からなることを特徴とする。
本願発明の電界放出素子の製造方法は、前記電界放出素子の製造方法において、第２絶縁層の誘電率は、第１絶縁層の誘電率よりも大きいことを特徴とする。
本願発明の電界放出素子の製造方法は、前記２番目の電界放出素子の製造方法において、第２絶縁層の層厚は、第１絶縁層の層厚よりも厚いことを特徴とする。
【００１１】
【発明の実施の形態】
図１〜図３を用いて本願発明の実施の形態を説明する。なお各図に共通な部分は、同じ符号を使用している。
図１、図２は、本願発明の実施の形態に係る電界放出素子の製造方法の工程図であり、図３はその製造方法によって製造した電界放出素子の断面図である。
【００１２】
まず図１、図２について説明する。
ガラス等絶縁材料の基板１に形成したＮｂ、Ｍｏ又はＡｌ等のカソード導体２１に、ＣＶＤ（Chemical  Vapor  Deposition）法、スパッタ法、スピンコート法等により第１絶縁層３１を積層形成し（図１（ａ））、その第１絶縁層３１の上に感光膜（図示せず）を形成し、その感光膜に、フォトマスクアライナによってゲートホールをパターニングし、第１絶縁層３１をエッチングしてゲートホール５を形成する（図１（ｂ））。第１絶縁層３１の層厚は、０．２μｍ、ゲートホール５の直径は、１．０〜１．３μｍである。
【００１３】
次に第１絶縁層３１とゲートホール５内のカソード導体２１の上に、ＣＶＤ法、スパッタ法、スピンコート法等により第２絶縁層３２を積層形成する（図１（ｃ））。第２絶縁層３２の層厚は、第１絶縁層３１上で０．３μｍ、ゲートホール５の側壁面上で０．２μｍである。
ここで第１絶縁層３１、第２絶縁層３２には、ＳｉＮ、ＳｉＯｘ、ＳｉＯＦ等を用いる。
【００１４】
次に第２絶縁層３２の上に、斜め蒸着によりＮｂ又はＭｏを蒸着して、ゲート２２を形成し（図１（ｄ））、そのゲート２２の上に、斜め蒸着によりＮｉ又はＡｌを蒸着して剥離層６を形成する（図２（ａ）。ゲート２２及び剥離層６は、斜め蒸着によって形成するから、ゲートホール５の底面に、Ｎｂ又はＭｏ、或いはＮｉ又はＡｌ等が付着することはなく、また内面に付着しても剥離層６を剥す際に除去できる。またゲート２２及び剥離層６は、同一チャンバー内で連続して形成することができる。
【００１５】
次にＲＩＥ（Reactive  Ion  Etching）等の異方性ドライエッチングにより、ゲートホール５内のカソード導体２１上の第２絶縁層を除去する（図２（ｂ））。この際剥離層６は、エッチングのマスクの役目をするため、ゲート２２や第２絶縁層３２がダメージを受けることはない。即ち本実施の形態は、剥離層６を形成してからゲートホール５内の第２絶縁層を除去するから、剥離層２２は、本来の剥離層としての機能を有するとともに、エッチングのマスクとしての機能も有している。したがって本実施の形態は、ゲートホール５内の第２絶縁層を除去する工程において、エッチングのマスクを形成する工程を省略できる。
【００１６】
次に垂直蒸着により、剥離層６及びゲートホール５内のカソード導体２１上に、エミッタ−材のＭｏを蒸着してＭｏ層７とエミッタ−４を形成し（図２（ｃ））、剥離層６を剥して、電界放出素子を完成する（図３）。
【００１７】
図３は、本願発明の実施の形態に係る電界放出素子の断面図である。
ゲートホール５の口径は、フォトマスクアライナによるパターニングの段階（図１（ｂ）の段階）では、直径Ｄ１に相当するが、ゲートホール５の内面には第２絶縁層３２が形成されているから、第２絶縁層３２の層厚Ｓ１の２倍分小さくなり、Ｄ２になる。本実施の形態の場合、直径Ｄ１は、１．０〜１．３μｍで、ゲートホール５内の第２絶縁層３２の層厚Ｓ１は、０.２μｍであるから、Ｄ２＝（１．０〜１．３−０．２×２）μｍ＝０.６〜０．９μｍとなる。したがって本実施の形態の場合には、フォトマスクアライナによってゲートホール５をパターニングした場合でも、ゲートホール５の最終口径は、従来のフォトマスクアライナによる場合よりも０．４μｍ小さくなり、１μｍ以下になる。
【００１８】
ゲートホール５の口径が小さくなると、エミッタ−４の高さは低くなるから、その低くなった分カソード導体２１とゲート２２の間の絶縁層の高さ（厚さ）を低くしなければならないが、その絶縁層を低くするとカソード導体２１とゲート２２の間の静電容量が大きくなり、無効電力が大きくなる。その無効電力を小さくするには、カソード導体２１とゲート２２の間の絶縁層の誘電率を小さくすればよいが、一般に誘電率の小さい絶縁材料は耐電圧が低いので、その誘電率を小さくすると耐電圧が低くなってしまう。
【００１９】
そこで本実施の形態は、このカソード導体２１とゲート２２の間の無効電力と耐電圧の問題に対処するため、第１絶縁層３１に誘電率の小さい絶縁材料を用いて無効電力を小さくし、第２絶縁層３２に誘電率の大きい絶縁材料を用いるとともに、第２絶縁層３２の層厚（０．３μｍ）を第１絶縁層３１の層厚（０．２μｍ）よりも厚くし、ゲートホール５の内側壁を第２絶縁層３２により覆って、耐電圧を高くしている。即ち本実施の形態は、カソード導体２１とゲート２２の間の絶縁層を第１絶縁層３１と第２絶縁層３２との２層構造にし、両絶縁層の誘電率と層厚を調整することにより、カソード導体２１とゲート２２の間の無効電力と耐電圧の問題を解決している。
【００２０】
本実施の形態は、第１絶縁層３１と第２絶縁層３２の絶縁材料として、ＳｉＮ（比誘電率：６．０）、ＳｉＯｘ（比誘電率：３．９〜４．０）、ＳｉＯＦ（比誘電率：３．０〜３．８）を用い、例えば第１絶縁層３１をＳｉＯＦで、第２絶縁層３２をＳｉＮで構成する。なお第１絶縁層３１と第２絶縁層３２に使用する絶縁材料は、これらに限らないし、また同じ種類の絶縁材料（例えばＳｉＯｘ）であっても、成膜方法や成膜条件を変えることにより、誘電率の異なる絶縁層を形成することができる。また第１絶縁層３１と第２絶縁層３２の絶縁材料の組み合せは、この例に限らず、第２絶縁層３２の絶縁材料の誘電率が、第１絶縁層３１の絶縁材料の誘電率よりも大きくなるように選定すれば、カソード導体２１とゲート２２の間の無効電力を小さくし、耐電圧を高くすることができる。なおＳｉＯ2とＳｉＯＦのように、誘電率は異なるが耐電圧がほぼ同じ絶縁材料（図７参照）を使用した場合には、第１絶縁層３１と第２絶縁層３２に誘電率が異なる絶縁材料を使用しても、耐電圧に変わりはないが、無効電力は変わる。また第２絶縁層３２を設けることにより、前記したようにゲートホール５の口径を小さくすることができる。
【００２１】
【発明の効果】
本願発明の電界放出素子は、カソード導体とゲートの間の絶縁層が２層構造であり、かつ２層目の絶縁層（ゲート側の絶縁層）は、ゲートホールの内側壁を覆っているから、各絶縁層の絶縁材料の誘電率を相違させ、２層目の誘電率を１層目（カソード導体側の層）の誘電率よりも高く選定することにより、カソード導体とゲートの間の絶縁層が１層の場合よりも、カソード導体とゲートの間の無効電力を小さくすることができ、かつ耐電圧を高くすることができる。したがって本願発明の電界放出素子は、電界放出ディスプレイに用いた場合には、ゲートホールの口径を小さくして、ゲートとエミッターの距離を小さくすることによりカソードとゲートの間に印加する駆動電圧を低くすることができる。またゲートホールの口径を小さくすることにより、エミッタ−の密度（単位面積当りの個数）を高くすることができるから、駆動電圧をさらに低くすることができる。
【００２２】
本願発明の電界放出素子の製造方法は、フォトマスクアライナを用いてフォトリソグラフィー法によりゲートホールを形成した後に、第２絶縁層を形成するから、ゲートホールの口径は、フォトリソグラフィー法により形成したものよりもさらに小さくすることができる。また第２絶縁層は、ゲートホールの口径を小さくするのみでなく、前記のようにゲートホールを小することに起因する無効電力や耐電圧の問題も解決でき、一石二鳥の効果を奏する。
【００２３】
本願発明の電界放出素子の製造方法は、第２絶縁層を形成し、その第２絶縁層上に剥離層を形成した後に、ゲートホール内の第２絶縁層を除去するから、剥離層は、本来の剥離層としての役目の外に、第２絶縁層を除去する際のマスクとしての役目も兼ね備えている。したがって第２絶縁層を除去する際、専用のマスクを設けなくてよいから、その分工程数を減らすことができる。
【図面の簡単な説明】
【図１】本願発明の実施の形態に係るの電界放出素子の製造工程を示す図である。
【図２】図１の製造工程の続きを示す図である。
【図３】本願発明の実施の形態に係る電界放出素子の一部の断面図である。
【図４】従来の電界放出素子の一部の平面図と断面図である。
【図５】従来の電界放出素子の製造工程を示す図である。
【図６】図５の製造工程の続きを示す図である。
【図７】プラズマＣＶＤで成膜したシリコン系絶縁材料の耐電圧と比誘電率を示す図である。
【符号の説明】
１      基板
２１    カソード導体
２２    ゲート
３１    第１絶縁層
３２    第２絶縁層
４      エミッタ−
５      ゲートホール
６      剥離層
７      Ｍｏ層
【図１】
0003819800.tif 000002
【図２】
0003819800.tif 000003
【図３】
0003819800.tif 000004
【図４】
0003819800.tif 000005
【図５】
0003819800.tif 000006
【図６】
0003819800.tif 000007
【図７】
0003819800.tif 000008