(57)【特許請求の範囲】
【請求項１】
MOS型トランジスタのホットキャリア劣化の寿命推定方法であって、
次式(12)、(13)、(14)を使用し、
1/τ = 1/τ0 + 1/τb (12)
τ0 = ((ΔId/ Id)f )1/n・H0・W2・Isub-m0・Idm0-2 (13)
τb = ((ΔId/ Id)f )1/n・Hb・W2・Isub-mb・Idmb-2・exp(a/|Vbs| ) (14)
（Wはトランジスタのゲート幅、Isubは基板電流、Idはドレイン電流、mはホットキャリアのインパクトイオン化とダメージ発生に関係する指数、Hはトランジスタの製造条件に依存する係数、Vbsは基板電圧、τはトランジスタの寿命時間、τ0は基板電圧Vbs = 0のときの寿命時間、τbは基板電圧|Vbs| > 0のときの寿命の低下を表す量、(ΔId/ Id)fはトランジスタの寿命時間τにおける初期のドレイン電流Idに対するドレイン電流の変化量ΔIdの割合、n、H0、m0、Hb、mbおよびaはホットキャリア寿命パラメータ）
複数個のトランジスタに対して基板電圧Vbs = 0における所定のDCストレスを印加した時における寿命時間τ0とDCストレス印加中のドレイン電流Idとトランジスタのゲート幅Wを求めτ0・(Id/ W)2値を算出する工程と、
前記基板電圧Vbs = 0におけるDCストレス印加中の基板電流Isubを求め、前記基板電圧Vbs = 0における所定のDCストレスを印加した時におけるドレイン電流Idと前記基板電流IsubとからIsub/ Id比を算出する工程と、
前記複数個のトランジスタの各々に対して、前記τ0・(Id/ W)2値の対数スケールを縦軸とするとともに、前記Isub/ Id比の対数スケールを横軸として測定データをプロットし、当該測定データ値のプロットから最小二乗法により直線近似する工程と、
前記直線の切片と傾きからモデル式(13)におけるパラメータH0およびm0をそれぞれ求める工程と、
前記複数個のトランジスタに対して基板電圧|Vbs| > 0における所定のDCストレスを印加した時における寿命時間τとDCストレス印加中の基板電流Isubとドレイン電流Idを求め、求めた寿命時間τ、基板電流Isubおよびドレイン電流Idと、前記パラメータH0およびm0とから、モデル式(12)、(13)を用いて寿命の低下を表す量τbを算出する工程と、
前記基板電圧| Vbs| > 0におけるDCストレス印加中のトランジスタのゲート幅Wを求め、前記基板電圧Vbs > 0における所定のDCストレスを印加した時におけるドレイン電流Idと、前記ゲート幅Wとからτb・(Id/ W)2値を算出する工程と、
前記基板電圧| Vbs| > 0におけるDCストレス印加中の基板電流Isubとドレイン電流Idとから、Isub/ Id比を算出する工程と、
前記複数個のトランジスタの各々に対して、前記τb・(Id/ W)2値の対数スケールを縦軸とするとともに、前記Isub/ Id比の対数スケールを横軸として測定データをプロットし、当該測定データ値のプロットから最小二乗法により各基板電圧ごとに平行直線近似する工程と、
前記平行直線の切片と傾きおよび間隔からモデル式(14)におけるパラメータHbとmbおよびaをそれぞれ求める工程と、
前記算出されたホットキャリア寿命パラメータH0、m0、Hb、mb、 aと、トランジスタの実使用時の動作条件における基板電流Isubとドレイン電流Idの実測値と基板電圧Vbsから、モデル式(12)、(13)、(14)を用いて、前記動作条件における寿命τの推定値を算出する工程とを有する半導体装置の寿命推定方法。
【請求項２】
MOS型トランジスタのホットキャリア劣化のシミュレーション方法であって、
所定のゲート電圧とドレイン電圧を印加したときの基板電流値を複数の条件で求め、複数の前記基板電流値にフィットするように基板電流モデル式を決定する工程と、
MOS型トランジスタに所定のストレス電圧を印加し、次式（2）で定義されるホットキャリア寿命を測定する工程と、
(ΔId/ Id)f = A・τn (2)
(Idはドレイン電流、(ΔId/ Id)fはトランジスタの寿命時間τにおける初期のドレイン電流Idに対するドレイン電流の変化量ΔIdの割合、Aおよびnはトランジスタの製造プロセスおよびストレス条件に依存する係数)
次式(1)と前記式(2)の測定値との比較から係数nを抽出する工程と、
ΔId/ Id = A・tn (1)
（ΔId/ Idはトランジスタのホットキャリアストレス時間tにおける初期のドレイン電流Idに対するドレイン電流の変化量ΔIdの割合）
ホットキャリア寿命モデルを示す次式(12)、(13)、(14)と前記式(2)の測定値との比較からホットキャリア寿命パラメータH0、m0、Hb、mb、 aを抽出する工程と、
1/τ = 1/τ0 + 1/τb (12)
τ0 = ((ΔId/ Id)f )1/n・H0・W2・Isub-m0・Idm0-2 (13)
τb = ((ΔId/ Id)f )1/n・Hb・W2・Isub-mb・Idmb-2・exp(a/|Vbs| ) (14)
(Wはトランジスタのゲート幅、H0、m0、Hb、mb、 aはホットキャリア寿命パラメータ)
前記MOS型トランジスタへのストレス印加前のドレイン電流Idを決定するトランジスタパラメータを抽出する工程と、
前記MOS型トランジスタにDCストレスを印加し、DCストレス印加前後におけるドレイン電流の劣化ΔIdを求めるためのΔIdモデル・パラメータを抽出する工程と、
前記MOS型トランジスタへのストレス印加前のドレイン電流Idを決定するトランジスタパラメータを抽出する工程で求めたトランジスタパラメータによってストレス印加前のドレイン電流をシミュレートする工程と、
前記基板電流モデル式を決定する工程において決定されたモデル式により基板電流をシミュレートする工程と、
次式(17)、(18)、(19)に基づいて各トランジスタの劣化を表すAgeを算出する工程と、
Age = Age0 + Ageb (17)
Age0 = ∫1/ H0・(Id/ W)2(Isub/ Id)m0・dt                  (18)
Ageb = ∫1/ Hb・(Id/ W)2(Isub/ Id)mb・exp(-a/|Vbs| )dt (19)
(Idはシミュレートされたドレイン電流、Isubはシミュレートされた基板電流)
前記シミュレートされたストレス印加前のドレイン電流Idと、前記Ageおよび前記ΔIdモデルパラメータによりシミュレートされたドレイン電流の劣化ΔIdとから、トランジスタのホットキャリア劣化を示す劣化後のドレイン電流Id'をシミュレートする工程とを有する半導体装置の信頼性シミュレーション方法。
【請求項３】
次式(15)を使用し、
H0 ∝ exp(h0・|Vgd|) (15)
(Vgdはゲート・ドレイン間電圧、h0はホットキャリア寿命パラメータ)
前記MOS型トランジスタに所定のストレス電圧を印加し、ホットキャリア寿命を測定する工程において、複数のゲート・ドレイン間電圧Vgdを設定し、前記複数のゲート・ドレイン間電圧Vgdの各々に対して、モデル式(13)におけるパラメータH0を求める工程と、
前記求めたパラメータH0とモデル式(15)の比較からパラメータh0を求める工程と、
モデル式(18)に基づいて各トランジスタの劣化を表すAgeを算出する工程において、モデル式(15)に基づいてパラメータH0を算出する工程とを有する請求項２に記載の信頼性シミュレーション方法。
【請求項４】
次式(16)を使用し、
Hb ∝ exp(hb・| Vgd|) (16)
(Vgdはゲート・ドレイン間電圧、hbはホットキャリア寿命パラメータ)
前記MOS型トランジスタに所定のストレス電圧を印加し、ホットキャリア寿命を測定する工程において、複数のゲート・ドレイン間電圧Vgdを設定し、前記複数のゲート・ドレイン間電圧Vgdの各々に対して、モデル式(14)におけるパラメータHbを求める工程と、
前記求めたパラメータHbとモデル式(16)の比較からパラメータhbを求める工程と、
モデル式(19)に基づいて各トランジスタの劣化を表すAgeを算出する工程において、モデル式(16)に基づいてパラメータHbを算出する工程とを有する請求項２に記載の信頼性シミュレーション方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ＭＯＳ型トランジスタのホットキャリア劣化に関わる寿命の推定方法、特に基板電圧を印加した場合の寿命推定の精度の改善に関する。また、ＭＯＳ型トランジスタのホットキャリア劣化による回路特性劣化のシミュレーション方法、特に基板電圧を印加した場合のシミュレーションに関する。
【０００２】
【従来の技術】
半導体集積回路装置の高密度化、高集積化、微細化の進行に伴い、それを構成するＭＯＳトランジスタの寸法の微細化は著しい。このＭＯＳトランジスタの寸法の微細化、その中でもチャンネル長の微細化により、ＭＯＳトランジスタの信頼性上の大きな問題であるホットキャリア劣化現象が重要な問題となってきている。このホットキャリア劣化現象は、ＭＯＳトランジスタのドレイン端において、高電界により高エネルギーの電子および正孔（以下「ホットキャリア」と呼ぶ）が発生し、このホットキャリアがゲート酸化膜の特性を劣化させるものである。このホットキャリア劣化には複数の劣化モードがある。その中で基板電流最大条件の劣化、あるいはゲート電圧Vgsがドレイン電圧Vdsの1/2の条件の劣化では、Ｎ型およびＰ型ＭＯＳトランジスタのいずれにおいてもドレイン電流が時間とともに減少する。その結果、回路の遅延時間が時間とともに増大するという劣化を引き起こす。この遅延時間の増大はある程度以上になると、半導体集積回路内あるいは外部との信号の入出力動作の際にタイミングエラーを生じ、半導体集積回路が組み込まれているシステム全体の誤動作を引き起こす。
【０００３】
このホットキャリア劣化に関して、従来、ＭＯＳトランジスタに対するＤＣ（直流）条件下でのストレス加速実験により、ホットキャリア信頼性評価を行ってきた。そしてホットキャリア評価基準を満たすよう製造プロセスを最適化することにより、製品の信頼性を実現してきた。
【０００４】
このホットキャリア信頼性評価で使用されるホットキャリア寿命モデルは、次に示すようなものであった。ＭＯＳトランジスタのホットキャリア劣化は、初期のドレイン電流Idに対するドレイン電流の変化量ΔIdの割合ΔId/Id等により評価される。ＤＣによるスタティックなホットキャリアストレス条件下において、ホットキャリア劣化率ΔId/Idは次式（１）によって表される。
【０００５】
ΔId/Id = A・tn                              ・・・（１）
ここで、tはホットキャリアストレス時間を表し、符号Aとnはトランジスタの製造プロセスやストレス条件に依存する係数と考えられている。
【０００６】
ドレイン電流の変化割合が(ΔId/Id)fになるまでのストレス時間がトランジスタの寿命時間τであると考えれば、式（１）から次式（２）が得られ、たとえば、(ΔId/Id)f = 10%になる時間ｔが寿命τと定義される。
【０００７】
(ΔId/Id)f = A・τn                            ・・・（２）
ＭＯＳトランジスタのストレス加速実験が行われるとき、通常は、たとえば１秒から１００，０００秒程度までの測定可能な時間内においてトランジスタの寿命が式（２）で定義された変化量(ΔId/Id)fに達するように、トランジスタにＤＣストレスが与えられる。そしてトランジスタのドレイン電流測定が行われ、線形領域あるいは飽和領域におけるΔId/Idからトランジスタ寿命が求められる。
【０００８】
ホットキャリア信頼性評価におけるストレス加速実験において用いられるストレス電圧印加の方法としては、次の方法を用いる。すなわち加速実験に用いる複数のドレイン電圧Vdに対して、ゲート電圧Vgをそれぞれホットキャリア劣化率がもっとも大きくなると予想される条件に設定する方法である。すなわち各ドレイン電圧に対し、基板電流Isubが最大となるゲート電圧Vgを用いる。このとき各ドレイン電圧に対し、それぞれ１個のゲート電圧が設定される。この方法では、任意のドレイン電圧に対し、劣化率が最大の条件におけるトランジスタ寿命が求められる。
【０００９】
ＭＯＳトランジスタのホットキャリア信頼性評価方法は、たとえばIEEE Electron Device Lett., vol.4, pp.111-113, April 1983.においてE. Takeda et al.によって述べられている。E. Takeda et al. によれば、ＭＯＳトランジスタの寿命τは、式（３）によって表される経験モデルにより求められる。
【００１０】
τ ∝ exp(−C/Vds)                          ・・・（３）
ここで、Vdsはドレイン・ソース間の電圧、Cはフィッティングパラメータを表す。
【００１１】
さらに基板電圧Vbsが印加された場合のＭＯＳトランジスタのホットキャリア信頼性評価方法は、たとえばProc. IEEE VLSI Technol. Symp., pp.119--120, 2001.においてE. Murakami et al.によって述べられている。E. Murakami et al.によれば、ＭＯＳトランジスタの寿命τは、式（４）によって表される経験モデルにより求められる。
【００１２】
τ ∝ exp(−C(1/Vds + 1/Vdb))                  ・・・（４）
ここで、Vdbはドレイン・基板間の電圧を表す。
【００１３】
この経験モデルに基づいて寿命推定を行う方法を図５に示す。図５において、２１は基板電流最大条件あるいはゲート電圧Vgs = Vds/2条件における寿命の実測値、直線２２は寿命推定の回帰直線、２３は実使用時の1/Vds + 1/Vdbの値、２４は実使用時の推定寿命を示す。寿命推定を行うには1/Vds + 1/Vdbをグラフの横軸にとり、τの対数をグラフの縦軸にとって寿命の実測値２１をプロットする。次にこの実測値２１に対し最小二乗法を用いて回帰直線２２をフィッティングする。この回帰直線２２から実使用時の1/Vds + 1/Vdbに対応する寿命をもとめ、これを実使用時の推定寿命２４とする。この寿命２４がホットキャリア評価基準、たとえば寿命１０年以上を満たすかどうかにより、ホットキャリア信頼性評価をおこなう。
【００１４】
ところが近年ＤＣ条件でのホットキャリア信頼性評価では、従来のホットキャリア評価基準を満たすことが困難になっている。このため半導体集積回路のホットキャリア劣化現象のシミュレーション（以下「回路信頼性シミュレーション」と呼ぶ）を行い、これにより製品の信頼性を実現する技術が登場してきた。回路信頼性シミュレーションとは、回路シミュレータＳＰＩＣＥにより計算される各トランジスタの各端子の電圧や電流の計算値をもとに、ホットキャリア寿命モデルと劣化後のＳＰＩＣＥパラメータを用いて、ホットキャリア劣化後の回路動作のシミュレーションを行うことである。代表的なシミュレータとして、米国カリフォルニア大学バークレー校が開発したＢＥＲＴ（R.H. Tu他、"Berkeley reliability tools - BERT," IEEE Trans. Compt.-Aided Des. Integrated Circuits & Syst., vol.12, no.10, pp.1524-1534, Oct. 1993.）や、その市販版ＢＴＡＢＥＲＴがある。この回路信頼性シミュレーション技術を用いて半導体集積回路中の劣化・故障個所を予測し、設計時に対策することによって、信頼性の確保あるいは信頼性設計が可能となる。
【００１５】
ＭＯＳトランジスタのホットキャリア劣化のシミュレーション方法は、たとえばIEEE Trans. Electron Devices, vol.35, pp.1004-1011, July 1988.においてKuo et al. によって述べられている。この回路信頼性シミュレータで使用されるホットキャリア寿命モデルとは次に示すようなものである。Kuo et al. によれば、ＭＯＳトランジスタの寿命τは、ホットキャリア寿命モデルを用いた実験式（５）によって表される。
【００１６】
τ = ((Δ Id/Id)f)1/n・H・W・Isub-m・Idm-1            ・・・（５）
ここで、Wはゲートの幅を示し、Hはトランジスタの製造条件に依存する係数であり、Isubは基板電流を表し、そしてmはインパクトイオン化と界面準位生成に関係すると考えられている指数を表す。
【００１７】
式（２）および（５）から、ホットキャリア寿命モデルにおける係数Aは次式（６）で表される。
【００１８】
A = ((W・H)-1・Isubm・Id1-m)n                      ・・・（６）
したがって、式（１）、（６）から次式（７）が得られる。
【００１９】
ΔId/Id = ((W・H)-1・Isubm・Id1-m・t)n                ・・・（７）
ここで、便宜のため、
Age = (W・H)-1・Isubm・Id1-m・t                    ・・・（８）
と定義すれば、式（７）は次式（９）に書き換えられる。
【００２０】
ΔId/Id = (Age)n                                    ・・・（９）
すなわち、式（８）のAgeは、ホットキャリア寿命モデルにおけるホットキャリアストレス開始後の時間ｔまでのストレス量を表している。また物理的には、時間ｔまでに発生したホットキャリアのなかで、ＭＯＳトランジスタのダメージ発生に必要な臨界エネルギー以上のエネルギーを持ったものの総量を表す。
【００２１】
以上の式（４）〜（９）中で使用されているパラメータn, H, mはホットキャリア寿命パラメータと呼ばれる。これらホットキャリア寿命パラメータは、ホットキャリアの発生するドレイン端の縦方向電界強度の関数である。このためゲート・ドレイン間電圧Vgdの関数として表される。
【００２２】
図７は、ΔIdモデルを用いて劣化後の特性をシミュレートする方法を示している。ΔIdモデルを用いたシミュレーション方法は、たとえばIEEE Trans. Electron Devices, vol. 40, pp.2245-2254, Dec. 1993においてQuader et al. によって述べられている。
【００２３】
図６は、ＭＯＳトランジスタのホットキャリア劣化のシミュレーション方法を示す等価回路図である。図６において、２５ａはストレス印加前のフレッシュなＭＯＳトランジスタ、２５ｂはストレス印加後のＭＯＳトランジスタ、２６は可変電流源を表わしている。図６(Ａ)は、ストレス印加前のフレッシュなＭＯＳトランジスタ２５ａにおいて、ドレイン電流Idが流れることを表現している。図６(Ｂ)は、ホットキャリア劣化後において、ＭＯＳトランジスタ２５ｂをドレイン電流Id’が流れることを表している。すなわち、ホットキャリア劣化によって、トランジスタを流れるドレイン電流は初期のドレイン電流IdからΔIdだけ変化している。
【００２４】
ΔIdモデルにおいては式（１０）に示すように、劣化後のドレイン電流Id'を、ストレス印加前のフレッシュなドレイン電流Idにドレイン電流の劣化ΔIdを加えることによりシミュレートする。
【００２５】
Id' = Id(Vd, Vg) +ΔId(Age, Vd, Vg)                  ・・・（１０）
このΔIdはホットキャリアストレス開始後の時間tまでのストレス量、すなわちAgeの関数であるとともに、ドレイン電圧Vd、ゲート電圧Vgの関数である。回路中でＡＣ（交流）によるダイナミックなストレス条件下でのAgeを計算する際には、式（８）にかわり時間についての積分形である次式（１１）を用いて計算する。
【００２６】
Age =∫[(W・H)-1・Isubm・Id1-m]dt                ・・・（１１）
このシミュレーションの際に、ΔIdは図６(Ｂ)に示す可変電流源２６を初期のＭＯＳトランジスタのソース・ドレイン間に追加した等価回路により表現する。この際に、初期のドレイン電流を計算するトランジスタパラメータには変更はない。
【００２７】
図７は、従来の技術においてＭＯＳトランジスタのホットキャリア劣化をシミュレートする方法の手順を示すフロー図である。このフロー図において、ステップS01は、ホットキャリア寿命モデルに対して式（１０）および（１１）中の未知パラメータを予備測定実験によって抽出するためのサブステップS01a〜S01gを含んでいる。
【００２８】
サブステップS01aにおいては、式（１１）における基板電流Isubを決定するために、予備測定実験における複数の基板電流Isub測定データにフィットするように、モデル式Isub = g(Vg，Vd)が決定される。ここで、Vgはゲート電圧を表し、Vdはドレイン電圧を表す。基板電流Isubを決定する方法の一例が、IEEE Electron Device Lett., vol. EDL-5, pp.505-507, Dec. 1984においてChan et al. によって述べられている。
【００２９】
サブステップS01b〜S01dは、ホットキャリア寿命パラメータを予備測定実験により抽出するためのサブステップである。サブステップS01bにおいては、ＭＯＳトランジスタにストレス電圧を印加し、式（２）において定義されるホットキャリア寿命を測定する。ストレス電圧を印加する方法としては、複数のドレイン電圧Vdに対して、ゲート・ドレイン間電圧Vgd = Vg−Vdが一定となるようにゲート電圧Vgを設定する方法が採用される。この方法においては通常複数個のVgdが設定され、各ドレイン電圧Vdに対してあらかじめ設定された複数個のVgdに対応するゲート電圧Vg = Vd + Vgdが設定される。続いてサブステップS01cにおいては、実験式（１）とサブステップS01bのＤＣストレス実験における複数の測定点に関するデータとの比較から、係数nがVgdの関数として抽出される。同様にサブステップS01dにおいては、実験式（５）とサブステップS01bのＤＣストレス実験における複数の測定点に関するデータとの比較から、指数mと係数HがVgdの関数として抽出される。
【００３０】
サブステップS01e〜S01gは、ΔIdモデルにおける式（１０）中のストレス印加前のフレッシュなドレイン電流Idおよびドレイン電流の劣化ΔIdを決定するためのサブステップである。サブステップS01eにおいては、ストレス印加前のフレッシュなドレイン電流Id(Vd, Vg)を決定するキャリアの移動度やフラットバンド電圧などのトランジスタパラメータが抽出される。このフレッシュなドレイン電流Id(Vd, Vg)を決定するモデルの一例として、たとえばBSIM(Berkeley Short-Channel IGFET Model)法が用いられる。BSIM法は、IEEE J. Solid-State Circuits, vol. SC-22, pp.558-566, Aug.1987)においてSheu et al.によって詳述されている。その後サブステップS01fにおいて、トランジスタにＤＣストレスが印加される。サブステップS01gにおいてはＤＣストレス印加前後におけるΔIdモデル・パラメータが抽出される。ドレイン電流の劣化ΔId(Age, Vd, Vg)はこのΔIdモデル・パラメータにより決定される。ΔIdモデルはＮＭＯＳについては前述のQuader et al.によって述べられている。またＰＭＯＳについては特開平８−６４８１４号公報に清水等によって述べられている。
【００３１】
ＤＣストレスの印加の前におけるトランジスタパラメータの抽出は、ストレス印加前の実際のトランジスタ特性とシミュレーションによるトランジスタ特性を一致させるために必要である。また、ＤＣストレス印加前後におけるΔIdモデル・パラメータの抽出は、ストレス印加前後の実際のドレイン電流の劣化ΔIdとシミュレーションにおけるドレイン電流の劣化ΔIdを一致させるために必要である。
【００３２】
ステップS02は、ステップS01で抽出されたパラメータと式（１０）および（１１）に従って、信頼性シミュレータがトランジスタのホットキャリア劣化をシミュレートするためのサブステップS02a〜S02dを含んでいる。
【００３３】
サブステップS02aにおいては、先のサブステップS01eにおいて抽出されたストレス印加前のトランジスタパラメータによってドレイン電流がシミュレートされる。サブステップS02bにおいては、S01aによって決定された基板電流モデル式Isub = g(Vg，Vd)により基板電流がシミュレートされる。サブステップS02cにおいては式（１１）に基づいて各トランジスタの劣化を表すAgeが、回路中でのドレイン電流Idおよび基板電流Isubの関数を時間積分することにより計算される。このときサブステップS02aでシミュレートされたドレイン電流Id、サブステップS02bでシミュレートされた基板電流Isub、およびサブステップS01dで求められたホットキャリア寿命パラメータHおよびmが使用される。サブステップS02dにおいて、このAgeに基づいて式（１０）を使用してトランジタのホットキャリア劣化がシミュレートされる。
【００３４】
ここでさらにホットキャリア寿命モデルにおいてホットキャリア寿命パラメータHとmを抽出する方法を詳しく述べる。図８はホットキャリア寿命パラメータHとmを抽出する方法の説明図である。図８はホットキャリア寿命モデルを用いた実験式（５）に含まれるホットキャリア寿命パラメータHとmを求めるためのプロットを表している。図８において、縦軸はＤＣストレス実験における寿命τとストレス中のドレイン電流IdとＭＯＳトランジスタのゲート幅Wから計算した値τ・Id/Wの対数スケール、横軸はストレス中の基板電流Isubとドレイン電流Idの比Isub/Idの対数スケールである。２７はＤＣストレス実験における複数の測定点に関するデータを示し、２８は測定点に関するデータに対してフィッティングした直線である。ＭＯＳトランジスタの寿命τは、複数のゲート・ドレイン間電圧Vgd、例えば3条件Vgd = 0.0, −1.0, −2.0 Vの下で測定され、複数の測定点に関するデータ２７が得られる。複数の測定点に関するデータ２７に対し最小二乗法によりフィッティングした直線２８を得る。この直線２８の切片と傾きからそれぞれ、ホットキャリア寿命パラメータHとmが得られる。この方法を複数のVgdに対して行うことにより、ホットキャリア寿命モデルにおけるホットキャリア寿命パラメータHとmを、Vgdの関数として求めることができる。
【００３５】
【発明が解決しようとする課題】
しかし上記従来のＭＯＳトランジスタのホットキャリア劣化の寿命推定方法、およびホットキャリア劣化による回路特性劣化のシミュレーション方法では、以下の問題点があった。
【００３６】
まずＭＯＳトランジスタのホットキャリア劣化の寿命推定方法においては、基板電圧の効果を取り入れたモデル式（４）の物理的根拠が不明確であり、再現性が保証されないという第１の問題点があった。また寿命がドレイン電圧と基板電圧の関数として表されているため、任意のゲート電圧に対して寿命を精度良く予測できないという第２の問題点があった。
【００３７】
また、ホットキャリア劣化率が最大となる条件での寿命を、実際より長く推定してしまうという第３の問題点がある。そのため、このモデルに従って推定した寿命よりも、ＭＯＳトランジスタの使用条件によっては実使用時の寿命が短くなる可能性がある。すなわち製品の品質保証が適切に行われないという課題があった。
【００３８】
一方、ホットキャリア劣化による回路特性劣化のシミュレーション方法に関しては、基板電圧のホットキャリア劣化に対する効果が、式（５）で表される従来のホットキャリア寿命モデルに含まれていないという問題点があった。式（４）から基板電圧が印加される場合には、従来のホットキャリア寿命モデル式（５）に比べて寿命が短くなる。このため、基板電圧が印加される場合には、実使用時の寿命は従来のモデル式（５）を用いたシミュレーション結果よりも短くなる。しかしモデル式（４）は先に述べたように、物理的根拠による再現性とゲート電圧依存性の欠陥により、回路特性劣化のシミュレーションに使用することはできない。
【００３９】
従来のモデル式（５）は、ＭＯＳトランジスタのダメージ発生に必要な臨界エネルギー以上のエネルギーを持った電子あるいは正孔のいずれか１種類のホットキャリアによりホットキャリア劣化が生じ、かつホットキャリア寿命はこの１種類のホットキャリアの発生量に反比例するという仮説に基づいている。このモデルにおいては、基板電圧のホットキャリア劣化に対する物理的な効果を取り入れたホットキャリア寿命モデルを与えることは困難である。
【００４０】
本発明は上記の従来技術の問題を解決し、ＭＯＳトランジスタのホットキャリア劣化の寿命推定方法においては、物理的根拠に基づいた基板電圧のホットキャリア寿命に対する効果を取り入れるとともに、ゲート電圧依存性を精度良く表すホットキャリア寿命モデルを与え、これにより実使用時の寿命を精度よく求め、製品の品質保証が適切に行われるようにすることを目的とする。
【００４１】
また、ホットキャリア劣化による回路特性劣化のシミュレーション方法に関しては、物理的根拠に基づき基板電圧のホットキャリア劣化に対する効果を含むモデル式を与え、基板電圧が印加される場合においても高精度のシミュレーションを実現し、これにより設計時に製品の信頼性を確保し、高いトランジスタ性能を実現することを目的とする。
【００４２】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置の寿命推定方法は、ＭＯＳトランジスタのホットキャリア寿命推定をする際に、τを寿命、Isubを基板電流、Idをドレイン電流、Vbsを基板電圧、τ0を基板電圧Vbs = 0のときの寿命、τbを基板電圧|Vbs| > 0のときの寿命の低下を表す量、mbおよびaをモデルパラメータとして、
1/τ = 1/τ0 + 1/τb
τb ∝ Isub-mb・Idmb-2・exp(a/|Vbs|)
の特徴を持ったホットキャリア寿命モデルにより、ホットキャリア寿命を推定することを特徴とする。
【００４３】
このホットキャリア寿命モデルは、ＭＯＳトランジスタのダメージ発生に必要な臨界エネルギー以上のエネルギーを持った電子および正孔の２種類のホットキャリアの再結合によりホットキャリア劣化が生じ、かつホットキャリア寿命はこの２種類のホットキャリアの発生量の積に反比例するというものである。このモデルにおいてホットキャリア寿命τを表すモデル式は、m0,  H0,  mb,  およびHbをモデルパラメータとして従来の式（４）あるいは（５）にかわり次式（１２）、（１３）、（１４）の形となる。
【００４４】
1/τ= 1/τ0 + 1/τb                                  ・・・（１２）
τ0 = ((ΔId/Id)f)1/n・H0・W2・Isub-m0・Idm0-2               ・・・（１３）
τb = ((ΔId/Id)f)1/n・Hb・W2・Isub-mb・Idmb-2・exp(a/|Vbs|)  ・・・（１４）
ここでτ0は基板電圧Vbs = 0のときの寿命、τbは基板電圧|Vbs| > 0のときの寿命の低下を表す量であり、１次ホットキャリア間の再結合による劣化を表す。
【００４５】
また、従来のモデル式（５）と本発明のモデル式（１３）の違いは、従来のモデル式では(Idのべき指数) = −(Isubのべき指数)−１であったのに対し、本発明のモデル式においては(Idのべき指数) = −(Isubのべき指数)−２の関数形になっている点である。この違いは、従来ホットキャリア寿命が１種類のホットキャリアの発生量に反比例するとしていたものを、２種類のホットキャリアの発生量の積に反比例するとした違いを反映している。
【００４６】
Ｎ型およびＰ型ＭＯＳトランジスタの実測値との比較により、本発明のモデルは実測値とよく一致し、さらにホットキャリア寿命パラメータH0およびm0のVgd依存性は非常に小さくなることを確認した。
【００４７】
またモデル式（１４）は、基板電圧|Vbs| > 0のときの寿命の低下を表す。この式は、基板電圧の印加により発生した２次ホットキャリアと１次ホットキャリアの再結合によるホットキャリア劣化を表す。
【００４８】
モデルパラメータH0およびHbは定数としても実測値とよく一致するが、実際には弱いVgd依存性を持つ。これはＭＯＳトランジスタ内のドレイン端における電流路の深さがVgdに依存して変化するためである。この電流路の深さはVgdに対し弱い依存性を持つ。
【００４９】
また、ラッキーエレクトロンモデル（C. Hu et al., IEEE Trans. Electron Devices, vol.23, pp.375--385, Feb. 1985.）によれば、ホットキャリアの量は距離に対して指数関数的に減少する。このため、この効果はVgdに対して指数関数的な依存性を持つ。結果としてH0、Hbは次式（１５）、（１６）によって表される。
【００５０】
H0 ∝ exp(h0・｜Vgd|)                          ・・・（１５）
Hb ∝ exp(hb・｜Vgd|)                          ・・・（１６）
通常はH0およびHbは定数として取り扱っても十分な精度が得られる。
【００５１】
本発明のホットキャリア劣化の寿命推定方法を行うには、式（１２）、（１３）および（１４）のホットキャリア寿命パラメータn、H0、m0、Hb、mbおよびaを、ストレス加速実験の実測値に基づいて定数として求める。このパラメータと式（１２）、（１３）から、実使用時の基板電流Isubとドレイン電流Idの実測値に基づいて、実使用時におけるホットキャリア寿命を求める。これを実使用時の推定寿命とするものである。
【００５２】
また、本発明の信頼性シミュレーション方法は、ＭＯＳトランジスタのホットキャリア劣化をシミュレーションする際に、tを時間、Isubを基板電流、Idをドレイン電流、Vbsを基板電圧、Hb、mbおよびaをモデルパラメータ、Age0を基板電圧Vbs = 0のときのＭＯＳトランジスタに対する累積ストレス量を表すパラメータ、Agebsを基板電圧|Vbs| > 0のときのＭＯＳトランジスタに対する累積ストレス量の増加を表す量として、ＭＯＳトランジスタに対する累積ストレス量を表すパラメータAgeを、
Age = Age0 + Ageb
Ageb =∫1/Hb [Isubmb・Id2-mb]・exp(−a/|Vbs|)dt
の特徴を持ったモデル式により計算をすることを特徴とする。
【００５３】
例えば、ＭＯＳ型トランジスタのホットキャリア劣化による回路特性劣化のシミュレーション方法においては、式（１１）に代えて時間についての積分形である次式（１７）を用いて計算する。
【００５４】
Age = Age0 + Ageb                                  ・・・（１７）
Age0 =∫1/H0・(Id/W)2(Isub/Id)m0・dt                    ・・・（１８）
Ageb =∫1/Hb・(Id/W)2(Isub/Id)mb・exp(−a/|Vbs|)dt      ・・・（１９）
さらにホットキャリア寿命パラメータ抽出において、ストレス加速実験の実測値に基づいてホットキャリア寿命パラメータH0、m0、Hb、mbを定数として求める。ここで従来のモデル式（１１）と本発明のモデル式（１８）の違いは、従来のモデル式では(Idのべき指数) = １−(Isubのべき指数)であったのに対し、本発明のモデル式においては(Idのべき指数) = ２−(Isubのべき指数)の関数形になっている点である。この違いは、従来ホットキャリア寿命が１種類のホットキャリアの発生量に反比例するとしていたものを、２種類のホットキャリアの発生量に反比例するとした違いを反映している。このモデル式（１７）、（１８）、（１９）に現れるホットキャリア寿命パラメータH0、m0、Hb、mbは、本発明のホットキャリア寿命のモデル式（１２）、（１３）、（１４）と同じものであり、Vgd依存性が非常に小さく、定数として取り扱っても十分なシミュレーション精度が得られる。
【００５５】
本発明のモデル式（１２）、（１３）、（１４）において、ホットキャリア寿命の基板電圧およびゲート電圧依存性を広範囲の電圧に対し精度良く推定できる。このため本発明のＭＯＳトランジスタのホットキャリア劣化の寿命推定方法においては、基板電圧が印加された条件においても、少数のストレス電圧条件の実測値と実使用時のドレイン電流Idおよび基板電流Isubから、実使用時の寿命を精度良く推定できる。その結果製品の品質保証を適切に行うことができる。
【００５６】
また、本発明のＭＯＳ型トランジスタのホットキャリア劣化による回路特性劣化のシミュレーション方法においては、基板電圧が印加された条件においても、製品劣化の実測値とよく一致する高精度のシミュレーションを再現性をもって実現できる。そのため、品質保証のために過剰な信頼性マージンを持ったプロセス信頼性評価基準を適用する必要がなくなる。信頼性評価基準を満たし、かつ高いトランジスタ性能を実現することが可能となる。
【００５７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【００５８】
本発明のホットキャリア寿命モデル式（１２）、（１３）、（１４）に基づいて寿命推定を行う方法を図１に示す。図１において縦軸は、ＤＣストレス実験における寿命τと、ストレス中のドレイン電流Idと、ＭＯＳトランジスタのゲート幅Wから計算した値τ・(Id/W)2を対数スケールで示す。横軸は、ストレス中の基板電流Isubとドレイン電流Idの比Isub/Idを対数スケールで示す。○、×、□、◇、△印で示したデータは、各々異なる条件下での実測値である。ここで、Vgs@Isubmaxは、基板電流Isubが最大となる時のゲート−ソース間の電圧Vgsを示す。複数の曲線は、各基板電圧に対応するホットキャリア寿命モデル式（１２）、（１３）、（１４）によるフィッティング曲線である。横軸上の点１は、実使用時のIsub/Idの最大値を示し、縦軸上の点２は、実使用時の基板電圧とIsub/Idの最大値におけるフィッティング曲線上のτ・(Id/W)2の値を示す。
【００５９】
図１に示すように、基板電圧の印加によりホットキャリア寿命は低下する。このように本モデルは、物理的根拠に基づきこの基板電圧の印加によるホットキャリア寿命の低下を、広範囲のドレインおよびゲート電圧に対し精度良く記述できる。そしてτ・(Id/W)2軸上の点２において求められた値τ・(Id/W)2の値から、実使用時の基板電圧とIsub/Idの最大値における推定寿命を計算できる。
【００６０】
図２は、モデルパラメータH0およびm0の抽出方法の説明図である。図２において縦軸は、基板電圧Vbs = 0でのＤＣストレス実験における寿命τ0と、ストレス中のドレイン電流Idと、ＭＯＳトランジスタのゲート幅Wから計算した値τ0・(Id/W)2を対数スケールで示す。横軸は、ストレス中の基板電流Isubとドレイン電流Idの比Isub/Idを対数スケールで示す。○、□、◇、△、×印で示したデータは各々実測値である。
【００６１】
パラメータH0を定数として求める方法をまず説明する。ホットキャリア信頼性評価におけるストレス加速実験において用いられるストレス電圧印加の方法としては、次の方法を用いる。すなわち加速実験に用いる複数のドレイン電圧Vdに対して、基板電流Isubが最大となるゲート電圧Vgを用いる。この電圧は図２中ではVg@Isubmaxとして示されている。このとき各ドレイン電圧に対し、それぞれ１個のゲート電圧が設定される。これから複数の測定点に関するデータに対し、最小二乗法によりフィッティングした直線を得る。図２においてこのフィッティング直線は実線で示されている。この直線の切片と傾きからそれぞれホットキャリア寿命パラメータH0とm0が定数として得られる。
【００６２】
一方、パラメータH0をVgdの関数としてモデル式（１５）のパラメータh0を求めるには、ホットキャリア信頼性評価におけるストレス加速実験において用いられるストレス電圧印加の方法として、次の方法を用いる。すなわち複数のゲート・ドレイン間電圧Vgdを設定し、それぞれに対し加速実験に用いる複数のドレイン電圧Vdを印加する。これから複数の測定点に関するデータに対し、ゲート・ドレイン間電圧Vgdごとに最小二乗法により傾きを共通としてフィッティングした複数の平行直線を得る。図２において、このフィッティングした平行直線は破線で示されている。この平行直線の傾きから、ホットキャリア寿命パラメータm0が定数として得られる。またこの平行直線の複数の切片から、H0がVgdの関数として求められ、これよりパラメータｈ0が求まる。図２からH0を定数としても十分な精度が得られることがわかる。
【００６３】
図３は、モデルパラメータa、Hbおよびmbの抽出方法の説明図である。図３においてτbは、基板電圧|Vbs| > 0におけるＤＣストレス実験における寿命の実測値τと、先に定数として求められたモデルパラメータH0およびm0と、モデル式（１２）および（１３）から計算した、基板電圧|Vbs| > 0のときの寿命の低下を表す量を示す。縦軸は、τbとストレス中のドレイン電流IdとＭＯＳトランジスタのゲート幅Wから計算した値τb・(Id/W)2を対数スケールで示す。横軸は、ストレス中の基板電流Isubとドレイン電流Idの比Isub/Idを対数スケールで示す。×、□、◇、△印で示したデータは、各々実測値から計算した値である。実線は各基板電圧Vbsごとにフィッティングした平行直線である。この平行直線の傾きからパラメータmbが求められる。また平行直線の各切片とその間隔にフィッティングすることにより、パラメータaとHbが求められる。
【００６４】
一方、パラメータHbをVgdの関数としてモデル式（１６）のパラメータhbを求めるには、ホットキャリア信頼性評価におけるストレス加速実験において用いられるストレス電圧印加の方法として、次の方法を用いる。すなわち基板電圧が印加された場合において、複数のゲート・ドレイン間電圧Vgdを設定し、それぞれに対し加速実験に用いる複数のドレイン電圧Vdを印加する。これから、先のパラメータh0を求める場合と同様に、複数の測定点に関するデータに対しゲート・ドレイン間電圧Vgdごとに、最小二乗法により傾きを共通としてフィッティングした複数の平行直線を得る。この平行直線の傾きからホットキャリア寿命パラメータmbが定数として得られる。またこの平行直線の複数の切片からHbがVgdの関数として求められ、これよりパラメータhbが求まる。図３からHbを定数としても十分な精度が得られることがわかる。
【００６５】
図４は、本発明の回路特性劣化のシミュレーション方法の手順を示すフロー図である。このフロー図において、ステップS1は、式（１０）および（１７）、（１８）、（１９）中の未知パラメータを予備測定実験によって抽出するためのサブステップS1a〜S1gを含んでいる。
【００６６】
サブステップS1aにおいては、式（１７）、（１８）、（１９）における基板電流Isubを決定するために、予備測定実験における複数の基板電流Isub測定データにフィットするようにモデル式Isub = g(Vg，Vd)が決定される。ここで、Vgはゲート電圧を表し、Vdはドレイン電圧を表す。基板電流Isubを決定する方法の一例が、IEEE Electron Device Lett., vol. EDL-5, pp.505-507, Dec. 1984においてChan et al. によって述べられている。
【００６７】
サブステップS1b〜S1dは、ホットキャリア寿命パラメータを予備測定実験により抽出するためのサブステップである。サブステップS1bにおいては、ＭＯＳトランジスタにストレス電圧を印加し、式（２）において定義されるホットキャリア寿命を測定する。ストレス電圧を印加する方法としては、複数のドレイン電圧Vdに対して、基板電流Isubが最大となるゲート電圧Vgを用いる。このとき各ドレイン電圧に対し、それぞれ１個のゲート電圧が設定される。続いてサブステップS1cにおいては、実験式（１）とサブステップS1bのＤＣストレス実験における複数の測定点に関するデータとの比較から、係数nが定数として抽出される。同様にサブステップS1dにおいては、実験式（１２）、（１３）、（１４）とサブステップS1bのＤＣストレス実験における複数の測定点に関するデータとの比較から、モデルパラメータa、H0、Hb、m0、mbが定数として抽出される。
【００６８】
サブステップS1e〜S1gは、ΔIdモデルにおける式（１０）中のストレス印加前のフレッシュなドレイン電流Idおよびドレイン電流の劣化ΔIdを決定するためのサブステップである。サブステップS1eにおいては、ストレス印加前のフレッシュなドレイン電流Id(Vd, Vg)を決定するキャリアの移動度や、フラットバンド電圧などのトランジスタパラメータが抽出される。このフレッシュなドレイン電流Id(Vd, Vg)を決定するモデルの一例として、たとえばBSIM(Berkeley Short-Channel IGFET Model)法が用いられる。BSIM法は、IEEE J. Solid-State Circuits, vol. SC-22, pp.558-566, Aug.1987)においてSheu et al.によって詳述されている。その後サブステップS1fにおいて、トランジスタにＤＣストレスが印加される。サブステップS1gにおいては、ＤＣストレス印加前後におけるΔIdモデル・パラメータが抽出される。ドレイン電流の劣化ΔId(Age, Vd, Vg)は、このΔIdモデル・パラメータにより決定される。ΔIdモデルはＮＭＯＳについては前述のQuader et al.によって述べられている。またＰＭＯＳについては特開平８−６４８１４号公報に清水等によって述べられている。
【００６９】
ＤＣストレスの印加の前におけるトランジスタパラメータの抽出は、ストレス印加前の実際のトランジスタ特性とシミュレーションによるトランジスタ特性を一致させるために必要である。また、ＤＣストレス印加前後におけるΔIdモデル・パラメータの抽出は、ストレス印加前後の実際のドレイン電流の劣化ΔIdと、シミュレーションにおけるドレイン電流の劣化ΔIdを一致させるために必要である。
【００７０】
ステップS2は、ステップS1で抽出されたパラメータと式（１０）および（１７）、（１８）、（１９）に従って、信頼性シミュレータがトランジスタのホットキャリア劣化をシミュレートするためのサブステップS2a〜S2dを含んでいる。
【００７１】
サブステップS2aにおいては、先のサブステップS1eにおいて抽出されたストレス印加前のトランジスタパラメータによって、ドレイン電流がシミュレートされる。サブステップS2bにおいては、S1aによって決定された基板電流モデル式Isub = g(Vg，Vd)により、基板電流がシミュレートされる。サブステップS2cにおいては、式（１７）、（１８）、（１９）に基づいて各トランジスタの劣化を表すAgeが、回路中でのドレイン電流Idおよび基板電流Isubの関数を時間積分することにより計算される。このときサブステップS2aでシミュレートされたドレイン電流Id、サブステップS2bでシミュレートされた基板電流Isub、およびサブステップS1dで求められたモデルパラメータa、H0、Hb、m0、mbが使用される。サブステップS2dにおいて、このAgeに基づいて式（１０）を使用してトランジタのホットキャリア劣化がシミュレートされる。
【００７２】
ＭＯＳトランジスタにおいては、ストレス電圧あるいはストレス温度により複数の劣化モードが存在する場合がある。その場合には本発明のモデル式（１０）で表される劣化後のドレイン電流Id'にかわり、他の劣化モードに対応する１つまたは複数のAge'を含む次式（２０）に従って、劣化後のドレイン電流Id'をシミュレートすればよい。
【００７３】
Id' = Id(Vd, Vg) + ΔId(Age, Age', Vd, Vg)            ・・・（２０）
本発明の寿命推定を行う方法あるいは本発明の回路特性劣化のシミュレーション方法は、その手順の全部あるいは一部がプログラム化され、コンピュータにより自動的に実行される。ただし、本発明の方法を自動的に実行することが不可能な場合は、手作業により実行することも可能である。
【００７４】
【発明の効果】
本発明の半導体装置の寿命推定方法によれば、基板電圧が印加される場合の実使用時の寿命が精度良く推定できるため、製品の品質保証を適切に行うことができ、市場に出荷される製品の信頼性が向上する。
【００７５】
また、本発明の信頼性シミュレーション方法によれば、基板電圧が印加される場合に対して高精度の信頼性シミュレーションを行い、設計時に製品の信頼性を実現することが容易となる。これにより高性能で高信頼性を持った製品を短期間で開発し量産することが可能になる。
【図面の簡単な説明】
【図１】  本発明の実施形態におけるホットキャリア寿命モデルに基づいて寿命推定を行う方法の説明図
【図２】  本発明の実施形態における定数としてのホットキャリア寿命パラメータを抽出する方法の説明図
【図３】  本発明の実施形態における定数としてのホットキャリア寿命パラメータを抽出する方法の説明図
【図４】  本発明の実施形態における回路特性劣化のシミュレーション方法の手順を示すフロー図
【図５】  従来の技術において寿命推定を行う方法の説明図
【図６】  従来の技術においてＭＯＳトランジスタのホットキャリア劣化のシミュレーション方法を示す等価回路図
【図７】  従来の技術においてＭＯＳトランジスタのホットキャリア劣化をシミュレートする方法の手順を示すフロー図
【図８】  従来の技術においてホットキャリア寿命パラメータを抽出する方法の説明図
【符号の説明】
１  横軸上の点
２  縦軸上の点
２１  寿命の実測値
２２  寿命推定の回帰直線
２３  実使用時の単位ゲート幅当たりの最大基板電流
２４  実使用時の推定寿命
２５ａ、２５ｂ  ＭＯＳトランジスタ
２６  可変電流源
【図１】
0003820172.tif 000002
【図２】
0003820172.tif 000003
【図３】
0003820172.tif 000004
【図４】
0003820172.tif 000005
【図５】
0003820172.tif 000006
【図６】
0003820172.tif 000007
【図７】
0003820172.tif 000008
【図８】
0003820172.tif 000009