(57)【特許請求の範囲】
【請求項１】
内部にジルコニウムからなるターゲットが固定された密閉可能な容器内に、主表面に少なくとも半導体からなる層を備えた基板を載置する第１の工程と、
前記容器内を真空排気する第２の工程と、
前記容器内に不活性ガスと特定の供給流量とした酸素ガスとを導入して前記不活性ガスと酸素ガスとのプラズマを電子サイクロトロン共鳴を利用して生成し、このプラズマにより発生した粒子を前記ターゲットに衝突させてスパッタ現象を起こすことによるＥＣＲスパッタ法で、前記ターゲットを構成するジルコニウムの酸化物であるＺｒＯ2からなるゲート絶縁膜を前記基板の主表面に形成する第３の工程と、
前記ゲート絶縁膜の欠陥を除去する熱処理からなる第４の工程と、
前記ゲート絶縁膜上にゲート電極を形成する第５の工程と
を備え、
前記特定の供給流量は、前記ゲート絶縁膜がＺｒＯ2の化学量論的組成となる範囲で、前記ターゲットの表面が酸化することにより生じるスパッタ率の低下率が最大となる供給流量以下である
ことを特徴とするＭＩＳ型半導体装置の製造方法。
【請求項２】
請求項１記載のＭＩＳ型半導体装置の製造方法において、
前記半導体はシリコンであることを特徴とするＭＩＳ型半導体装置の製造方法。
【請求項３】
請求項１記載のＭＩＳ型半導体装置の製造方法において、
前記第４の工程は、前記第５の工程の後に行うことを特徴とするＭＩＳ型半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高誘電率の材料からなるゲート絶縁膜から構成されたＭＩＳ型半導体装置の製造方法に関する。
【０００２】
【従来の技術】
シリコン（Ｓｉ）基板上に形成される大規模集積回路（ＬＳＩ）は、素子を微細化することで集積度を上げるようにしてきた。素子の微細化の際、ＭＯＳトランジスタのゲート長を短縮すると、動作速度が向上する。微細化による集積度と動作速度の向上は、様々な機能をＬＳＩチップ内で実現することを可能とするため魅力である。また、見込まれるマーケットの大きさにも大きな魅力がある。このため、素子の微細化と高集積化は、研究・開発の競争が激化している。
【０００３】
微細化により、金属（ゲート材料）と酸化膜と半導体とから構成されるＭＯＳトランジスタのゲート酸化膜は、最近では、例えば３ｎｍ以下と、直接トンネル電流が流れるほど薄くなってきた。特に、低消費電力が要求される携帯端末などに用いられる素子では、トンネル電流を抑えて電力消費を押さえることが重要である。このため、最近では、従来ゲート酸化膜に用いてきたに酸化シリコンからなる絶縁膜に代えて、二酸化シリコンよりも被誘電率の大きい絶縁材料をゲート絶縁膜に用い、膜厚を厚くすることによりトンネル電流を抑える方法が盛んに研究されだした。
【０００４】
高誘電率（high-k）な膜を用いると、膜厚を厚くしても、薄い二酸化シリコン膜と同程度の容量値が得られる。二酸化シリコンの被誘電率をｋoxとし、高誘電率材料からなる絶縁膜の膜厚と被誘電率を各々ｄh，ｋhとすれば、この絶縁膜の二酸化シリコン換算膜厚ｄox-eqは、ｄox-eq＝（ｋox／ｋh）×ｄhで表される。なお、ｋoxは、３．８〜３．９である。
【０００５】
二酸化シリコンに換わる高誘電率材料としては、シリコン窒化物（ＳｉＯxＮy），アルミナ（Ａｌ2Ｏ3），二酸化チタン（ＴｉＯ2）、二酸化ジルコニウム（ＺｒＯ2）、二酸化ハフニウム（ＨｆＯ2）、二酸化ランタン（ＬａＯ2）あるいは、二元軽合金の酸化物、さらには、これらの酸化物に窒素を添加した化合物などが有力な候補としてあげられている。中でも、二酸化ジルコニウム膜は、制御しやすい２０〜２５程度の被誘電率であり、バンドギャップも比較的広い（報告値：５．１６〜７．８ｅＶ）ため、有望な材料である。
【０００６】
以上のような材料をゲート絶縁膜として用いるために、種々の膜形成方法が試みられている。中でも、スパッタ法は、容易に取り扱えないガスなどが必要なく、形成する膜の表面モフォロジーが比較的良いなどの特徴がある。
スパッタ法において、高誘電率膜を堆積するとき使用するターゲットとして、金属を用いる場合と、形成する膜となる化合物を用いる場合とがあるが、一般には金属の方がターゲットとして製造しやすい。化合物ターゲットは焼結等の工程を必要とし、整形や組成の調整に難しさがある。
【０００７】
このような一般的なスパッタ法の欠点を改善する方法として、電子サイクロトロン共鳴（ＥＣＲ）と発散磁場を利用して作られたプラズマ流を基板に照射し、プラズマ流中の途中に配置したリング状のターゲットと接地間に高周波かまたは直流高電圧を加え、プラズマ流中のイオンをターゲットに衝突させてスパッタリングし、膜を基板に堆積させる方法（以下、これをＥＣＲスパッタ法という）がある。
【０００８】
マグネトロンスパッタ法では、１０-1Ｐａ台以上でないと安定なプラズマは得られないのに対し、上記ＥＣＲスパッタ法では、安定なＥＣＲプラズマが１０-2Ｐａから１０-3Ｐａ台の圧力で得られる。また、ＥＣＲスパッタは、ターゲットに高周波かまたは直流の電圧を印加し、ＥＣＲプラズマ中のイオンをターゲットに当ててスパッタリングを行うため、低い圧力でスパッタリングができる。
【０００９】
ＥＣＲスパッタ法では、発散磁場により加速されたＥＣＲプラズマ流とスパッタされた粒子とが、基板に照射される。ＥＣＲプラズマ流のイオンは、１０ｅＶ〜数１０ｅＶのエネルギーを持っており、スパッタされて基板に飛来した原料粒子のエネルギーを与えるとともに、原料粒子と酸素などの他の元素との結合反応を促進することとなり、膜質を改善する効果も有している。
【００１０】
ＥＣＲスパッタ法では、特に、低い基板温度でこの上に高品質の膜が成膜できることが特徴であり、極めて薄い膜を制御性よく形成するのに適している。また、ＥＣＲスパッタ法で堆積した膜の表面モフォロジーは、原子スケールのオーダーで平坦である。従ってＥＣＲスパッタ法は、高誘電率ゲート絶縁膜を形成するのに有望な方法であるといえる。
【００１１】
【発明が解決しようとする課題】
上述した半導体装置の高誘電率ゲート絶縁膜を、ＥＣＲスパッタ法で酸素流量の比較的多い条件で形成すると、基板のシリコン表面が酸化するため、高誘電率ゲート絶縁膜とシリコン基板との間に、シリコン酸化物層が形成されることが判明している。このような状態となっていると、ゲート電極とシリコン基板との間の容量が、高誘電率ゲート絶縁膜のみの場合に比較して小さくなってしまうため、ゲート絶縁膜の誘電率が実質的に小さくなったように振る舞う。従って、中間に形成されるシリコンの酸化物層が厚くなってしまうと、高誘電率ゲート絶縁膜を用いる意義が失われる。
【００１２】
また、ＥＣＲスパッタ法で高誘電率ゲート絶縁膜として、例えばアルミナ膜を酸素流量の比較的少ない条件で形成すると、ゲート絶縁膜に発生した大きな密度の電荷とラップにより、作成したＭＩＳ（金属／絶縁膜／半導体）ダイオードの特性が劣るという問題があった。
【００１３】
本発明は、以上のような問題点を解消するためになされたものであり、半導体からなる基板表面に半導体の酸化物を形成することなく、酸化ジルコニウムからなるゲート絶縁膜と、ゲート電極とを形成し、特性の良いＭＩＳ型半導体装置を製造することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の一形態におけるＭＩＳ型半導体装置の製造方法は、内部にジルコニウムからなるターゲットが固定された密閉可能な容器内に、主表面に少なくとも例えばシリコンなどの半導体からなる層を備えた基板を載置する第１の工程と、容器内を真空排気する第２の工程と、容器内に不活性ガスと特定の供給流量とした酸素ガスとを導入して不活性ガスと酸素ガスとのプラズマを電子サイクロトロン共鳴を利用して生成し、このプラズマにより発生した粒子をターゲットに衝突させてスパッタ現象を起こすことによるＥＣＲスパッタ法で、ターゲットを構成するジルコニウムの酸化物であるＺｒＯ2からなるゲート絶縁膜を基板の主表面に形成する第３の工程と、このゲート絶縁膜の欠陥を除去する熱処理からなる第４の工程と、ゲート絶縁膜上にゲート電極を形成する第５の工程とを備え、特定の供給流量は、ゲート絶縁膜がＺｒＯ2の化学量論的組成となる範囲で、ターゲットの表面が酸化することにより生じるスパッタ率の低下率が最大となる供給流量以下としたものである
この製造方法によれば、ゲート絶縁膜と基板との界面に半導体の酸化膜が形成されるのが抑制された状態で、ゲート絶縁膜が形成される。
【００１５】
【発明の実施の形態】
以下、本発明の実施の形態について図を参照して説明する。
はじめに、本願発明の実施の形態における概略を説明する。本実施の形態における膜の形成条件は、酸素流量を抑制した条件であり、ターゲット表面の酸化があまり進行していないため、酸化によるスパッタ率の低下が顕著ではない条件である。このため、大きい堆積速度で膜の形成が行われ、酸素ガスを含むプラズマに基板表面があまり曝されることなく、基板表面がスパッタされて飛行してきた粒子で覆われ、基板表面が参加されるのが抑制される。また、元々酸素流量を抑制した条件であるので、基板に吸着する酸素ガスや酸素イオンが少なく、この点からも基板の酸化が抑制された状態となっている。以下このような状態をメタルモードと称する。
【００１６】
一方、反応性スパッタ法による膜の形成において、上述した条件よりも供給する酸素ガスの流量を多くすると、ターゲット表面の酸化が進行するようになり、スパッタ速度が低下する。以下、このような状態をオキサイドモードと称する。
これらメタルモードとオキサイドモードは、ＥＣＲスパッタに限らず、マグネトロンスパッタ法などにおいても同様の生ずる。ただし、マグネトロンスパッタ法などでメタルモードで形成した膜は、形成した膜自身の酸化が不十分であり、金属に近い状態の膜が形成されてしまう。また、マグネトロンスパッタ法のメタルモードで形成した膜の屈折率を測定すると、酸化物バルクの屈折率と同等となる酸素供給流量範囲は極めて狭く、この範囲を利用して実用的にするには大きな困難を伴う。
【００１７】
これに対し、ＥＣＲスパッタ法では、発散磁場によって導かれる不活性ガスと酸素とのプラズマが、基板表面にまで照射されるため、スパッタされた粒子の酸化が基板表面で促進され、メタルモードで形成した膜の屈折率が、化学量論的組成をもつ酸化物バルクの屈折率と遜色のない良質な酸化物膜が形成できる。
【００１８】
ＥＣＲスパッタ法で形成した膜の特性を比較すると、メタルモードで形成した酸化物膜の絶縁耐性は、オキサイドモードで形成した絶縁膜の絶縁耐性より劣る場合があった。また、Ａｌ2Ｏ3を形成する場合、メタルモードで形成した膜をＭＩＳ型半導体装置のゲート絶縁膜として用いると、ＭＩＳダイオードの容量−電圧（Ｃ−Ｖ）曲線に大きなヒステリシスが生じるとがある。これは、形成した膜中または基板との界面に、高密度の電荷とラップがあることを意味し、特性変動をもたらすため、半導体装置として使用に耐えないことを意味する。
【００１９】
しかし、発明者らは、メタルモードによる膜の形成であっても、Ｚｒターゲットを用いて形成したＺｒＯ2膜は、ＭＩＳ型半導体装置のゲート絶縁膜として好適な特性が得られることを見いだした。Ｚｒターゲットを用いたＺｒＯ2膜は、メタルモードのみの膜形成であっても、Ｚｒの酸化が十分に行われるものと推測される。
【００２０】
ところで、例えば３ｎｍと極めて薄いＺｒＯ2膜をシリコン基板上に形成し、熱処理を行う炉内の雰囲気中に水分や酸素が残留した状態でこれを熱処理すると、ＺｒＯ2膜とシリコン基板との界面にＳｉＯx層またはＺｒＳｉxＯy層が成長してしまうことが知られている。水分や酸素の残留ガス分圧が、１０-2〜１０-3Ｐａ台であっても、上述した界面の酸化は起こってしまう。ＳｉＯxやＺｒＳｉxＯyは、誘電率がＺｒＯ2よりも小さいため、二酸化シリコン換算膜厚ｄox-eqを小さくしてしまうことになる。従って、上述した熱処理は、残留ガスが好ましくは１０-5Ｐａ台以下に低減された熱処理炉内で行う必要がある。このような炉は、ロードロック機構とターボポンプなどの高性能排気ポンプを用いて容易に実現できる。
【００２１】
ただし、ＺｒＯ2膜の上に、少なくともゲート電極の一部が形成されている場合には、熱処理炉の雰囲気中に水分や酸素が残留している状態で熱処理を行っても、ゲート電極下のＺｒＯ2膜とシリコン基板との界面の酸化を抑制することができる。この熱処理は、ＥＣＲスパッタで堆積したＺｒＯ2膜やこの上下界面の欠陥を除去し、優れたＭＩＳ特性を得るために行われるものである。
【００２２】
以下、本実施の形態におけるＭＩＳ型半導体装置の製造方法の一例について、より詳細に説明する。
まず、図１（ａ）に示すように、ｐ形，面方位（１００），１〜２Ωｃｍのシリコンからなる基板１０１を用意し、これを、硫酸／過酸化水素混合溶液に浸漬し、これを純水で水洗した後、引き続いて希弗酸溶液に浸漬し、これを純水で水洗するというサイクルを２回繰り返して洗浄し、この後乾燥させる。
【００２３】
つぎに、洗浄乾燥した基板１０１を、Ｚｒターゲットが装着されたＥＣＲスパッタ装置に装填し、図１（ｂ）に示すように、メタルモードで、ＺｒＯ2からなるゲート絶縁膜１０２を膜厚３〜１０ｎｍ程度に形成する。このとき、Ａｒガス流量２５sccm（１ｃｍ3／１分，０℃，１．０１３２５×１０5Ｐａ），酸素ガス流量１〜３sccm，マイクロ波電力５００Ｗ、高周波（１３．５６ＭＨｚ）電力５００Ｗの条件で、ゲート絶縁膜１０２を形成する。
【００２４】
このときの酸素ガスの供給流量は、ゲート絶縁膜１０２の屈折率が二酸化ジルコニウムの屈折率と実質的に同じ値になる供給流量以上であり、かつ、Ｚｒターゲットの表面が酸化することにより生じるスパッタ率、すなわち、堆積速度の低下率が最大となる供給流量以下である。なお、スパッタ中には、基板１０１の加熱は行わない。
【００２５】
つぎに、図１（ｃ）に示すように、ゲート絶縁膜１０２上に、窒化チタンからなるゲート電極１０３を形成する。ゲート電極１０３は、チタンターゲットを用いたマグネトロンスパッタ装置により、Ａｒガスと窒素ガスとによる反応性スパッタで、ゲート電極形成用の穴が形成された薄い金属板からなるステンシルマスクを介し、ゲート絶縁膜１０２上に形成する。
【００２６】
この後、ゲート電極１０３が形成された基板１０１を、残留ガス圧力が４×１０-2Ｐａ以下の真空中で、２分間６６０〜６８０℃に加熱する。この加熱により、前述したように、この熱処理により、ゲート絶縁膜１０２やこの上下界面の欠陥を除去し、優れたＭＩＳ特性を得ることができる。
次いで、ゲート絶縁膜１０２およびゲート電極１０３が形成された基板１０１の裏面を希弗酸でエッチングし、水洗，乾燥した後、真空蒸着法によってＧｅを２％含むＡｕを堆積し、図１（ｄ）に示すように裏面電極１０４を形成し、ＭＩＳダイオードを完成する。
【００２７】
ここで、Ｚｒターゲットを用いたＥＣＲスパッタ法（反応性スパッタ法）によるＺｒＯ2膜の形成特性について説明する。図２は、上述のようにして形成したＺｒＯ2膜の堆積速度と、エリプソメータで測定した屈折率の酸素流量依存性を示す特性図である。ＺｒＯ2の堆積条件は、Ａｒガス流量２５sccm、酸素ガス流量０〜８sccm，マイクロ波電力５００Ｗ，高周波電力５００Ｗである。なお、基板加熱は行わない。
【００２８】
図２に示すように、酸素流量の増加に伴い、堆積速度が増加した後、急激に減少し、一定に落ち着く。図２に中に、酸素ガス流量が４sccmより少ない箇所を境に、メタルモードの領域とオキサイドモードの領域を示す。この実施の形態では、メタルモードの範囲のうち、屈折率がほぼ一定（酸化物バルクの屈折率と同等）の範囲を用いる。酸素の流量が少ない側で、屈折率が急激に増加するのは、堆積した膜中の酸素が足りずに化学量論的組成が得られていないためと考えられる。
【００２９】
メタルモードとオキサイドモードが出現する範囲は、Ａｒガス流量，酸素ガス流量，マイクロ波電力，および高周波電力の大小によって変化する。しかし、ターゲットの酸化によるスパッタ速度の急激な低下と、これ以上の酸素流量範囲での堆積速度の緩慢な変化特性を求めることによって、メタルモードとオキサイドモードの範囲を明確に区別することができる。
【００３０】
つぎに、図１（ｄ）に示したＭＩＳダイオードの特性について説明する。まず、高周波Ｃ−Ｖ測定を行った結果について説明する。高周波Ｃ−Ｖ測定は、直流バイアスに微小振幅の高周波を重畳したものをＭＩＳダイオードのゲート電極１０３に印加し、バイアス電圧（Ｖ）を掃引して高周波の容量（Ｃ）を測定するものである。測定周波数は、全測定について１ＭＨｚであり、直流バイアス電圧は、プラスからマイナスに掃引し、引き返す。
【００３１】
図３は、酸素ガスの流量を３sccmに固定してＺｒＯ2の堆積を行ったときの、膜厚を因子とする高周波Ｃ−Ｖ特性の測定結果を示す特性図である。横軸はゲートバイアス電圧であり、縦軸はゲート電極の単位面積あたりの高周波容量を示している。ヒステリシスは、電荷を保持するゲート絶縁膜１０２中のトラップ（欠陥が原因）で、電荷のトラップと放出とが発生するための生ずる場合（注入型）と、ゲート絶縁膜１０２中のイオンがバイアス電流による電界で移動するための生じる場合（ドリフト型）などがある。
【００３２】
一般に、ヒステリシス幅は、バイアス電圧の掃引幅が大きいほど大きくなる。図３のＣ−Ｖ曲線は、ＺｒＯ2（ゲート電極１０３）の膜厚にかかわらず、波線で示す復路の容量が、実線で示す往路の容量よりも小さくなっている。これは、注入型のヒステリシスであることを示している。ヒステリシス幅は、ＺｒＯ2膜（ゲート絶縁膜１０２）が薄くなるほど小さくなり、膜厚が３ｎｍでは２５ｍＶと小さくなった。高誘電率ゲート絶縁膜の実用的な膜厚範囲は、５ｎｍ以下と思われるので、薄くなるほど理想的な特性に近く、本実施の形態によるゲート絶縁膜１０２は、実用的であるといえる。
【００３３】
図３に示すＣ−Ｖ曲線は、最大勾配となるゲートバイアス電圧が、ゲート絶縁膜１０２の膜厚に対してあまり変化しないことを示している。これは、フラットバンド電位（ＶFB）があまり変化しないこと、すなわち、ゲート絶縁膜１０２中に固定電荷がほとんど存在しないことを意味している。なお、フラットバンド電位とは、Ｓｉ中の導電体と価電子帯バンドのポテンシャルエネルギーの界面から内部に向かう分布（バンド）が、ゲート電極に印加した電圧が半導体（基板１０１）の界面近傍にかかることで曲げられ、ちょうど平坦になるときのゲートバイアス電圧のことである。
【００３４】
つぎに、図１（ｄ）に示したＭＩＳダイオードの、室温におけるＩ−Ｖ測定の結果について説明する。図４は、ゲート絶縁膜１０２の膜厚をパラメータとしたＭＩＳダイオードのＩ−Ｖ測定結果を示す特性図である。横軸はゲート電極１０３に印加したバイアス電圧を示し、縦軸は電流密度（Ｊ）の絶対値を対数表示している。なお、横軸のバイアス電圧は、ＶFBの補正を行っていないが、ＶFBは０（Ｖ）に近いので、補正を行っても大きな違いはない。
【００３５】
図４から、ゲート絶縁膜１０２が薄いほどリーク電流が多くなることが判る。しかしながら、将来、ＬＳＩで用いられるであろう−１Ｖの電源電圧に対するリーク電流値を見ると、１×１０-4Ａ／ｃｍ2以下であり、これはＩＴＲＳ（International Technology Roadmap for Semiconductors;URL:http://public.itrs.net/）の７０ｎｍ世代の低消費電力型ＬＳＩに要求されているゲートリーク電流値（４ｍＡ／ｃｍ2，ただし１００℃ｃでの値）よりも低い予想値である。なお、１００℃でのリーク電流値は、温度を変化させた他の測定から２０°の約６倍の電流が流れるものと予想される。
【００３６】
つぎに、ゲート絶縁膜１０２を形成するにあたって、メタルモードの範囲で酸素ガス流量を変化させたときの、ＭＩＳダイオードの好手はＣ−Ｖ特性とＩ−Ｖ特性とについて説明する。なお、ゲート絶縁膜１０２（ＺｒＯ2膜）の膜厚は３ｎｍとする。
まず、図５に、酸素ガス流量を２sccmとしたときの、本実施の形態によるＭＩＳダイオードの高周波Ｃ−Ｖ特性を示す。波線で示す復路の容量の方が、実線で示す往路の容量よりも小さくなっており、注入型のヒステリシスを示しているが、往路と復路の幅は１８ｍＶと極めて小さい。
【００３７】
つぎに、図６に、酸素ガス流量とヒステリシス幅との関係を示す。図６中のプロット点（白丸）は、５個のＭＩＳダイオードサンプル測定値の平均値である。図６に示されているように、酸素ガス流量が２sccmのときに、ヒステリシス幅が最小となり、１７ｍＶである。
【００３８】
図７は、酸素ガス流量とｄox-eqとの関係を示す相関図である。この図７においても、プロット点（白丸）は、５個のＭＩＳダイオードサンプル測定値の平均値である。ｄox-eqは、酸素ガス流量が２sccmのとき最小となり、平均で０．９ｎｍである。この値は、ＩＴＲＳの７０ｎｍ世代の要求値（０．８〜１．２ｎｍ）を満足している。
【００３９】
図８は、酸素ガス流量を因子としたＩ−Ｖ測定の結果を示す特性図である。酸素ガス流量の変化に対してリーク電流は大きく変化せず、−１Ｖのバイアス電圧に対し、１×１０-4Ａ／ｃｍ2以下であった。
【００４０】
以上に説明した結果から、上述した図１に示すＭＯＳダイオードは、ヒステリシス幅とｄox-eqとに対し、酸素ガス流量が２sccmのとき、最も優れた特性が得られることが判る。リーク電流値は、他の条件よりもわずかに大きいが、ヒステリシス幅とｄox-eqとが小さいと言うことは、欠陥の少ない化学量論的なＺｒＯ2の膜が形成され、かつＺｒＯ2とＳｉとの界面でのＳｉＯx層の生成が少ないことを示唆している。
【００４１】
図９は、リーク電流値とｄox-eq（平均値）との関係を示した（点線）特性図である。シリコンの熱酸化膜（ＳｉＯ2）について報告されてる関係（W.J.Qi,R.Nieh,B.H.Lee,L.Kang,Y.Jeon,K.Onishi,T.Ngai,S.Banerjee,and J.C.Lee,Technical Digest,IEEE International Electron Device Meeting(IEDM）99-145(1999).）も、図９中に実線で示した。図９から判るように、本実施の形態におけるゲート絶縁膜１０２のリーク電流値とｄox-eqは、シリコンの熱酸化膜より遙かに優れていることが判る。
【００４２】
ＥＣＲスパッタ法で絶縁膜を形成するにあたり、発明者らは、従来メタルモード単独では、品質の良い膜が得られないものとしていた。しかしながら、ＺｒＯ2膜の場合にはこの限りではなく、メタルモード単独でもゲート絶縁膜に適用可能な高品質な膜が得られることが判明した。
【００４３】
つぎに、ＭＩＳダイオードを形成するにあたって施す熱処理の必要温度と手順について説明する。熱処理は、１００℃／ｍｉｎの昇温と、設定温度に２分間保持するようにして行った。ＺｒＯ2からなるゲート絶縁膜を用いたＭＩＳダイオードの場合、高周波Ｃ−Ｖ測定で理想のＣ−Ｖ曲線に近く、かつ、ヒステリシスが小さくなる熱処理温度は、６００℃以上であった。このような高温の熱処理では、高真空や超高真空など、熱処理雰囲気の残留ガスを極めて少なくしない限りは、ＺｒＯ2／Ｓｉ界面での酸化が生じてしまう。
【００４４】
これを抑制するために、前述したように、
残留ガス圧力を好ましくは１０-5Ｐａ代以下に低減させた炉を用いる必要がある。ただし、このような高性能な炉が用意でき賣場合は、ゲート絶縁膜を形成した直後に熱処理を行うのではなく、ゲート絶縁膜上にゲート電極を形成した後、蒸気熱処理を行うようにする。ここで、図１に示した実施の形態では、ゲート電極の構造を、ゲート材料の堆積と同時に形成するようにしたが、ゲート材料の膜を形成した後、公知のリソグラフィー技術とエッチング技術とにより、ゲート電極を形成するようにしても良い。この場合、ゲート材料の膜を形成した後、上記加熱処理を行うようにすればよい。
【００４５】
また、例えば、半導体基板との仕事関数の調整のためや、絶縁膜中や半導体基板中に拡散しやすい銅などのより導電性のよい材料をゲート電極に用いるため、ゲート電極を２層以上の多層構造とする場合、最初の１層目の膜を形成した後、または、最初の構造を形成した後、上記加熱処理を行うようにすればよい。
【００４６】
なお、上記実施の形態では、半導体材料としてＳｉを用いる場合について説明したが、これに限るものではない。Ｓｉ以外の半導体材料を用いるＭＩＳ型半導体装置のゲート絶縁膜にＺｒＯ2を用いる場合でも、同様の効果が得られる。例えば、Ｇｅ，ＳｉＧｅ，ダイヤモンド，ＳｉＣなどの４族半導体材料上にＭＩＳ型半導体装置を形成する場合であっても、同様の効果が得られる。また、酸素は、２−６族半導体に悪影響を与えやすいと考えられているため、これらを用いたＭＩＳ型半導体装置にも、上述した実施の形態による製造方法は、有益なもとの考えられる。
【００４７】
【発明の効果】
以上説明したように、本発明によれば、酸化物の生成が抑制された状態で、シリコンなどの基板上に酸化ジルコニウムからなるゲート絶縁膜が形成できるようになるので、特性の良いＭＩＳ型半導体装置を製造できるようになるという優れた効果が得られる。
【図面の簡単な説明】
【図１】  本発明の実施の形態におけるＭＩＳ型半導体装置の製造方法を説明する工程図である。
【図２】  ＺｒＯ2膜の堆積速度と、エリプソメータで測定した屈折率の酸素流量依存性を示す特性図である。
【図３】  酸素ガスの流量を３sccmに固定してＺｒＯ2の堆積を行ったときの、膜厚を因子とする高周波Ｃ−Ｖ特性の測定結果を示す特性図である。
【図４】  ゲート絶縁膜１０２の膜厚をパラメータとしたＭＩＳダイオードのＩ−Ｖ測定結果を示す特性図である。
【図５】  酸素ガス流量を２sccmとしたときの、本実施の形態によるＭＩＳダイオードの高周波Ｃ−Ｖ特性を示す特性図である。
【図６】  酸素ガス流量とヒステリシス幅との関係を示す特性図である。
【図７】  酸素ガス流量とｄox-eqとの関係を示す相関図である。
【図８】  酸素ガス流量を因子としたＩ−Ｖ測定の結果を示す特性図である。
【図９】  リーク電流値とｄox-eq（平均値）との関係を示した（点線）特性図である。
【符号の説明】
１０１…基板、１０２…ゲート絶縁膜、１０３…ゲート電極、１０４…裏面電極。
【図１】
0003748218.tif 000002
【図２】
0003748218.tif 000003
【図３】
0003748218.tif 000004
【図４】
0003748218.tif 000005
【図５】
0003748218.tif 000006
【図６】
0003748218.tif 000007
【図７】
0003748218.tif 000008
【図８】
0003748218.tif 000009
【図９】
0003748218.tif 000010