(57)【特許請求の範囲】
【請求項１】
一次側巻線と二次側巻線とインダクタ巻線とを備えた絶縁トランスと、
電源からの電力を前記一次側巻線に断続的に通電させる第１のスイッチング素子と、
前記一次側巻線に並列接続された、コンデンサと第２のスイッチング素子との直列回路と、
前記第１のスイッチング素子と前記第２のスイッチング素子とを交互にオンオフさせる制御回路と、
前記二次側巻線に発生する電力を整流する整流回路と、
前記整流回路の出力に接続され負荷回路に接続されるコンデンサとを備え、
前記インダクタ巻線の一端が前記整流回路に接続され、
前記インダクタ巻線の他端が前記コンデンサに接続され、
前記絶縁トランスは、前記第１のスイッチング素子がオン状態のときに前記一次側巻線から前記二次側巻線にエネルギーが伝達される向きに巻線され、
前記一次側巻線と前記二次側巻線と前記インダクタ巻線とは、前記絶縁トランスのコアの同一足に巻線され、
前記絶縁トランスは、
前記二次側巻線の巻数（Ns）と前記インダクタ巻線の巻数（NL）との商（Ns/NL）からなる巻数比（n'）に対し、
前記第１スイッチング素子のオフデューティ（D'）と、前記二次側巻線と前記インダクタ巻線との結合係数（M'）と前記巻数比（n'）との商（M'/n'）とが等しく形成された
ことを特徴とするＤＣ／ＤＣコンバータ。
【請求項２】
前記インダクタ巻線の一端が前記二次側巻線の一端に接続され、
前記インダクタ巻線の他端と前記コンデンサとの間に出力チョークを備える
ことを特徴とする請求項１に記載のＤＣ／ＤＣコンバータ。
【請求項３】
一次側巻線と二次側巻線とインダクタ巻線とを備えた絶縁トランスと、
電源からの電力を前記一次側巻線に断続的に通電させる第１のスイッチング素子と、
前記一次側巻線に並列接続された、コンデンサと第２のスイッチング素子との直列回路と、
前記第１のスイッチング素子と前記第２のスイッチング素子とを交互にオンオフさせる制御回路と、
前記二次側巻線に発生する電力を整流する整流回路と、
前記整流回路の出力に接続され負荷回路に接続されるコンデンサとを備え、
前記インダクタ巻線の一端が前記整流回路に接続され、
前記インダクタ巻線の他端が前記コンデンサに接続され、
前記絶縁トランスは、前記第１のスイッチング素子がオフ状態のときに前記一次側巻線から前記二次側巻線にエネルギーが伝達される向きに巻線され、
前記一次側巻線と前記二次側巻線と前記インダクタ巻線とは、前記絶縁トランスのコアの同一足に巻線され、
前記絶縁トランスは、
前記二次側巻線の巻数（Ns）と前記インダクタ巻線の巻数（NL）との商（Ns/NL）からなる巻数比（n'）に対し、
前記第１スイッチング素子のデューティ（D）と、前記二次側巻線と前記インダクタ巻線との結合係数（M'）と前記巻数比（n'）との商（M'/n'）とが等しく形成された
ことを特徴とするＤＣ／ＤＣコンバータ。
【請求項４】
前記インダクタ巻線の一端が前記二次側巻線に接続され、
前記インダクタ巻線の他端と前記コンデンサとの間に出力チョークを備える
ことを特徴とする請求項３に記載のＤＣ／ＤＣコンバータ。
【請求項５】
一次側巻線と二次側巻線とインダクタ巻線とを備えた絶縁トランスと、
電源からの電力を前記一次側巻線に断続的に通電させるプッシュプル型のスイッチング素子及び一次巻線制御回路と、
前記二次側巻線に発生する電力を整流する整流回路と、
前記整流回路の出力に接続され負荷回路に接続されるコンデンサとを備え、
前記一次側巻線と前記二次側巻線と前記インダクタ巻線とは、前記絶縁トランスのコアの同一足に巻線され、
前記絶縁トランスは、
前記二次側巻線の巻数（Ns）と前記インダクタ巻線の巻数（NL）との商（Ns/NL）からなる巻数比（n'）に対し、
前記二次側巻線と前記インダクタ巻線との結合係数（M'）と前記巻数比（n'）との商（M'/n'）と、１と前記第１スイッチング素子のデューティ（D）の２倍との差（1-2D）とが等しく形成された
ことを特徴とするＤＣ／ＤＣコンバータ。
【請求項６】
前記一次側巻線と前記二次側巻線と前記インダクタ巻線とは、ギャップが設けられた中足に、それぞれが重ねて巻線され、
前記ギャップが１箇所である
ことを特徴とする請求項２に記載のＤＣ／ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＤＣ／ＤＣコンバータの改善に関し、特に詳しくはＤＣ／ＤＣコンバータを構成する絶縁トランスの構造を改善することにより、小型で効率の良いＤＣ／ＤＣコンバータを低コストで実現するものである。
【０００２】
【従来の技術】
スイッチング電源等の電源装置においては、直流入力電圧を絶縁して負荷回路に電力を供給する装置としてＤＣ／ＤＣコンバータが用いられている。このような構成のＤＣ／ＤＣコンバータは、絶縁トランスの一次側巻線と二次側巻線の極性の違いによってフォワード型とフライバック型が存在し、例えば、フォワード型のＤＣ／ＤＣコンバータとして、米国特許ＵＳＰ４４４１１４６に開示されているようなものが知られている。
【０００３】
図７は、フォワード型のＤＣ／ＤＣコンバータの一例を示す回路図である。
【０００４】
同図において、直流入力電圧Ｖｇは、直列接続されたコンデンサＣ１とサブスイッチング素子として機能する第２のスイッチング素子Ｑ２とメインスイッチング素子として機能する第１のスイッチング素子Ｑ１の両端に印加されている。また、コンデンサＣ１の一端と第２のスイッチング素子Ｑ２のソースには、絶縁トランスＴの一次側巻線Ｎｐが接続され、第２のスイッチング素子Ｑ２と第１のスイッチング素子Ｑ１のゲートには、両者を駆動する駆動信号を発生する制御回路１１が接続されている。
【０００５】
絶縁トランスの２次側巻線Ｎｓには、フォワード用のダイオードＤ１とフライホイール用のダイオードＤ２によって構成された整流回路２２が接続され、この整流回路２２の出力は、出力チョークＬを介して平滑コンデンサＣ２に接続されると共に負荷回路２１に接続されている。
【０００６】
このような構成の回路において、制御回路１１は第２のスイッチング素子Ｑ２と第１のスイッチング素子Ｑ１を交互にオンオフさせる制御信号を発生し、絶縁トランスの一次側巻線に印加される直流入力電圧Ｖｇを断続的にオンオフする。
【０００７】
これによって絶縁トランスＴの二次側巻線Ｎｓに発生する誘起起電力は、整流回路２２と平滑用コンデンサＣ２によって直流平滑化され負荷回路２１に供給される。
【０００８】
図８は、フライバック型のＤＣ／ＤＣコンバータの一例を示す回路図である。
【０００９】
同図において、図７に説明したフォワード型のＤＣ／ＤＣコンバータと異なる点は、絶縁トランスＴの一次側巻線Ｎｐと二次側巻線Ｎｓの極性が逆になっている点である。その他の構成については図７の回路と同様であり、同様の原理によって直流入力電圧Ｖｇを絶縁して負荷回路２１に電力を供給することが可能である。
【００１０】
【発明が解決しようとする課題】
しかしながら図７、図８に示した従来のＤＣ／ＤＣコンバータでは、以下に説明する問題点があった。
【００１１】
図７に示したフォワード型のＤＣ／ＤＣコンバータにおいて、二次側巻線に発生する電圧Ｖｓは、直流入力電圧をＶｇ、絶縁トランスの一次側巻線Ｎｐと二次側巻線Ｎｓの巻数比をｎ（ｎ＝Ｎｐ／Ｎｓである。）とすると。
Ｖｓ＝１／ｎ×Ｖｇ                                （１）
で、表され、
出力チョークＬを流れるリプル電流ＩP-Pは、主スイッチング素子のスイッチング周期をＴ、主スイッチング素子がオン状態となっている時間割合（以下オンデューティと言う。）をＤ、出力チョークＬのインダクタンスをＬとすると、
ＩP-P＝Ｖｓ×Ｄ×Ｔ／Ｌ                          （２）
で、表され、
出力電圧Ｖｏは、
Ｖｏ＝１／ｎ×Ｄ×Ｖｇ                          （３）
で、表される。
【００１２】
従って、図７の回路において、例えば、出力電圧Ｖｏを１５Ｖ、主スイッチング素子のスイッチング周期Ｔを１００ｋＨｚ、直流入力電圧Ｖｇを３００Ｖｄｃ、巻数比ｎを７とした場合、主スイッチング素子のオンデューティＤは０．３５、主スイッチング素子のスイッチング周期Ｔは１０μｓとなる。この時、リプル電流ＩP-Pを１ＡP-Pとすると、（２）式よりインダクタンスＬは、１６０μＨとなる。
【００１３】
１６０μＨのインダクタンスを持つ出力チョークＬは、図７の回路において、これを構成する他の素子に比較して、非常に大きなものとなる。また、出力チョークＬを細い巻線を用いて小型に製作した場合、巻線抵抗値が大きくなり、結果として損失が増大する。
【００１４】
近年、爆発的に普及している携帯用情報機器等に用いられる電源は、設置スペースの問題から小型化が強く求められると共に、リプル電流の発生を抑えることが可能な効率の良いものが求められている。さらに、携帯用情報機器等は、一般的に安価な価格に設定されているため、低コストで製造できることが要求される。従って、このような電源に用いられるＤＣ／ＤＣコンバータは、上記に述べた条件を全て満足する必要がある。
【００１５】
これに対して、図７に示した回路では、出力チョークＬのインダクタサイズが大きくなるため、ＤＣ／ＤＣコンバータの小型化が困難になるという問題点があった。また、出力チョークＬを小型化するため、細い巻線を用いて巻数を増やした場合巻線抵抗が大きくなり、損失が大きくなるという問題点があった。
【００１６】
また、図８に示したフライバック型のＤＣ／ＤＣコンバータでは、二次側巻線Ｎｓに発生する電圧Ｖｓは上記（１）式と同様の式によって表され、出力チョークＬを流れるリプル電流ＩP-P及び出力電圧Ｖｏは、上記（２）、（３）式における第１のスイッチング素子Ｑ１のオンデューティＤを、第１のスイッチング素子Ｑ１がオフ状態となっている時間割合（以下オフデューティと言う。）Ｄ’（Ｄ’＝１−Ｄである。）に置き換えた式によって表される。
【００１７】
この場合、上記と同様に、直流入力電圧Ｖｇを３００Ｖｄｃ、巻数比ｎを７、リプル電流ＩP-Pを１ＡP-Pとして出力チョークのインダクタンスＬを計算すると２７８μＨとなり、図７に示したフォワード型のＤＣ／ＤＣコンバータよりもさらにインダクタサイズが大きくなり損失が増加する。
【００１８】
これに対して、米国特許ＵＳＰ４９５９７６４では、図９に示すように、整流回路２２と出力コンデンサＣ１の間にインダクタ巻線ＮＬを挿入し、このインダクタ巻線ＮＬを絶縁トランスＴ１の巻線Ｎｐ，Ｎｓと同一のコアに巻線するように構成することにより、リプル電流を減らすことが可能になり、二次側巻線Ｎｓとインダクタ巻線ＮＬの巻線のリアクタンス比と主スイッチング素子Ｑ１のオンデューティＤが等しくなるように構成した場合、リプル電流をゼロにすることが可能になる旨が開示されている。
【００１９】
しかしながら、この場合、二次側巻線Ｎｓとインダクタ巻線ＮＬのリアクタンス比が主スイッチング素子のオンデューティＤと等しくなるように調整するためには、二次側巻線Ｎｓとインダクタ巻線ＮＬの間の結合係数が０．６程度となる大きな漏れインダクタンスが必要となり、このような大きな漏れインダクタンスを確保するためには、両者の巻線をコアの別々の足に巻線する必要がある。
【００２０】
このような巻線構造は、汎用の絶縁トランスとインダクタ巻線を用いる構造では実現が困難であり、図１０に示すような複雑なコア形状を備えたトランスが必要となる。同図に示した絶縁トランスは、コアの中足に一次巻線Ｎｐと二次巻線Ｎｓを巻線し、インダクタ巻線ＮＬの巻線を別の足に巻線し、コアギャップＧＡＰ１〜３で両者の結合を調整している。また、コアギャップＧＡＰ１〜３は、それぞれ異なる値に調整する必要がある。
【００２１】
従って、図９に示すＤＣ／ＤＣコンバータでは、絶縁トランスの巻線箇所が２ヶ所必要であると共に、３ヶ所のコアギャップＧＡＰ１〜３を、それぞれ異なる値に調整する必要があるため、絶縁トランスの形状が複雑になり、製造コストが増大するという問題点があった。
【００２２】
本発明は、上記課題を解決するもので、小型、高効率化を実現するＤＣ／ＤＣコンバータを低コストで提供することを目的とする。
【００２３】
【課題を解決するための手段】
このような目的を達成するために請求項１に記載の発明では、一次側巻線と二次側巻線とインダクタ巻線とを備えた絶縁トランスと、電源からの電力を前記一次側巻線に断続的に通電させる第１のスイッチング素子と、前記一次側巻線に並列接続された、コンデンサと第２のスイッチング素子との直列回路と、前記第１のスイッチング素子と前記第２のスイッチング素子とを交互にオンオフさせる制御回路と、前記二次側巻線に発生する電力を整流する整流回路と、前記整流回路の出力に接続され負荷回路に接続されるコンデンサとを備え、前記インダクタ巻線の一端が前記整流回路に接続され、前記インダクタ巻線の他端が前記コンデンサに接続され、前記絶縁トランスは、前記第１のスイッチング素子がオン状態のときに前記一次側巻線から前記二次側巻線にエネルギーが伝達される向きに巻線され、前記一次側巻線と前記二次側巻線と前記インダクタ巻線とは、前記絶縁トランスのコアの同一足に巻線され、前記絶縁トランスは、前記二次側巻線の巻数（Ns）と前記インダクタ巻線の巻数（NL）との商（Ns/NL）からなる巻数比（n'）に対し、前記第１スイッチング素子のオフデューティ（D'）と、前記二次側巻線と前記インダクタ巻線との結合係数（M'）と前記巻数比（n'）との商（M'/n'）とが等しく形成されたことを特徴とするものである。
【００２４】
請求項２に記載の発明では、請求項１に記載の発明において、前記インダクタ巻線の一端が前記二次側巻線の一端に接続され、前記インダクタ巻線の他端と前記コンデンサとの間に出力チョークを備えることを特徴とするものである。
【００２５】
請求項３に記載の発明では、一次側巻線と二次側巻線とインダクタ巻線とを備えた絶縁トランスと、電源からの電力を前記一次側巻線に断続的に通電させる第１のスイッチング素子と、前記一次側巻線に並列接続された、コンデンサと第２のスイッチング素子との直列回路と、
前記第１のスイッチング素子と前記第２のスイッチング素子とを交互にオンオフさせる制御回路と、前記二次側巻線に発生する電力を整流する整流回路と、前記整流回路の出力に接続され負荷回路に接続されるコンデンサとを備え、前記インダクタ巻線の一端が前記整流回路に接続され、前記インダクタ巻線の他端が前記コンデンサに接続され、前記絶縁トランスは、前記第１のスイッチング素子がオフ状態のときに前記一次側巻線から前記二次側巻線にエネルギーが伝達される向きに巻線され、前記一次側巻線と前記二次側巻線と前記インダクタ巻線とは、前記絶縁トランスのコアの同一足に巻線され、前記絶縁トランスは、前記二次側巻線の巻数（Ns）と前記インダクタ巻線の巻数（NL）との商（Ns/NL）からなる巻数比（n'）に対し、前記第１スイッチング素子のデューティ（D）と、前記二次側巻線と前記インダクタ巻線との結合係数（M'）と前記巻数比（n'）との商（M'/n'）とが等しく形成されたことを特徴とするものである。
【００２６】
請求項４に記載の発明では、請求項３に記載の発明において、前記インダクタ巻線の一端が前記二次側巻線に接続され、前記インダクタ巻線の他端と前記コンデンサとの間に出力チョークを備えることを特徴とするものである。
【００２７】
請求項５に記載の発明では、一次側巻線と二次側巻線とインダクタ巻線とを備えた絶縁トランスと、電源からの電力を前記一次側巻線に断続的に通電させるプッシュプル型のスイッチング素子及び一次巻線制御回路と、前記二次側巻線に発生する電力を整流する整流回路と、前記整流回路の出力に接続され負荷回路に接続されるコンデンサとを備え、前記一次側巻線と前記二次側巻線と前記インダクタ巻線とは、前記絶縁トランスのコアの同一足に巻線され、前記絶縁トランスは、前記二次側巻線の巻数（Ns）と前記インダクタ巻線の巻数（NL）との商（Ns/NL）からなる巻数比（n'）に対し、前記二次側巻線と前記インダクタ巻線との結合係数（M'）と前記巻数比（n'）との商（M'/n'）と、１と前記第１スイッチング素子のデューティ（D）の２倍との差（1-2D）とが等しく形成されたことを特徴とするものである。
【００２８】
請求項６に記載の発明では、請求項２に記載の発明において、前記一次側巻線と前記二次側巻線と前記インダクタ巻線とは、ギャップが設けられた中足に、それぞれが重ねて巻線され、前記ギャップが１箇所であることを特徴とするものである。
【００３０】
【発明の実施の形態】
以下図面を用いて本発明を詳しく説明する。図１（ａ）は、本発明に係るＤＣ／ＤＣコンバータの一実施例を示す回路図であり、図１（ｂ）は、これに用いる絶縁トランスＴ２の構成図である。なお、同図において従来例と同様の構成要素は同一の符号を付し、その説明を省略する。
【００３１】
同図において、従来例で説明したＤＣ／ＤＣコンバータと異なる点は、絶縁トランスＴ２の構成である。本発明のＤＣ／ＤＣコンバータに用いる絶縁トランスＴ２は、図１（ｂ）に示すように、コアギャップＧＡＰ４が設けられたコア３０の中足に一次側巻線Ｎｐ，二次側巻線Ｎｓとインダクタ巻線Ｎｌが、重ねて巻線されている。また、同図において絶縁トランスＴ２の巻線は、フォワード型の構成を成すように巻線されている。
【００３２】
このような構成のＤＣ／ＤＣコンバータの動作について、理解を容易にするため図２に示す等価回路を用いて説明する。
【００３３】
図２において、（ａ）は上記の構成のＤＣ／ＤＣコンバータの第１のスイッチング素子Ｑ１がオン状態となっている期間（この時、第２のスイッチング素子Ｑ２はオフ状態である。以下、この期間をＤ期間と言う。）の等価回路であり、（ｂ）は上記の構成のＤＣ／ＤＣコンバータの第１のスイッチング素子Ｑ１がオフ状態となっている期間（この時、第２のスイッチング素子Ｑ２はオン状態である。以下、この期間をＤ’期間と言う。）の等価回路である。
【００３４】
同図において、絶縁トランスＴ２の1次側巻線の巻線数をNp、2次側巻線の巻数Ns、両者の結合係数をＭ、インダクタ巻線数NL、絶縁トランスＴ２の2次側巻線とインダクタ巻線の結合係数をM'とし、出力チョークのインダクタンスをＬ、第１のスイッチング素子Ｑ１のオンデューティをD、オフデューティをD'、出力コンデンサＣ２の端子間電圧をVc、出力電圧をVoとすると、
D+D'=1                            （４）
D*Vg=D'*Vc                        （５）
Vo=M/n*Vg*D                      （６）
n=Np/Ns                          （７）
n'=Ns/NL                          （８）
の基本式が成立する。
【００３５】
また、インダクタ巻線ＮＬに発生する電圧をＶＬ、出力チョークＬに発生する電圧をＶＬ’、インダクタ巻線ＮＬと出力チョークＬに発生する電圧をＶｌとすると、Ｄ期間では、
Vl=VL+VL'                        （９）
M/n*Vg-Vl=Vo                    （１０）
の関係式が成立する。また、（１０）式は、
M/n*Vg-M*M'/(n*n')*Vg-VL'=Vo      （１１）
と変形することができる。
【００３６】
また、Ｄ’期間では、
Vl=Vo                          （１２）
の関係式が成立する。また、（１２）式は、
M*M'/(n*n')*Vc+VL'=Vo            （１３）
VL'=Vo-M*M'/(n*n')*Vc            （１４）
と変形することができる。
【００３７】
ここで、Ｄ期間の（１１）式は、上記基本式を用いて変形すると、
VL'=M/n*Vg*D'-M*M'/(n*n')*Vg      （１５）
となり、
Ｄ’期間の（１４）式は、
VL'=M/n*Vg*D-M*M'/(n*n')*(D/D')*Vg  （１６）
となる。
【００３８】
ここで、図２の回路において、リプル電流がゼロになる条件は、VL'=0となる場合であるから、
D'=M'/n'                            （１７）
の時にリプル電流はゼロになる。
【００３９】
また、D'は上記基本式から、出力電圧Vo、直流入力電圧Vg、絶縁トランスの巻数比n、結合Mで決まり、これらのパラメータを決めるとゼロリプルとなる入力電圧Vgz（この時のオンデューティを  Dzとする。）は一義的に求まる。
【００４０】
さらに、ゼロリプルとなる時のオフデューティD'をD'zとおくと、
D'z=M'/n'                            （１８）
となり、この時ゼロリプル点以外での出力チョークLに発生する電圧は、
VL'=M/n*Vg*(D'-D'z)                  （１９）
となり、
VL'*D*T/L                            （２０）
がリプル電流になる。
【００４１】
また、この時、NL*Ioに相当する直流磁束がトランスにバイアスされるが、このバイアスされる直流磁束に応じてコアが飽和しないようにコアギャップＧＡＰ４を設計する。
【００４２】
従って、上記の関係式が成立するように絶縁トランスＴ２と各インダクタの値を決めれば、ゼロリプルになる動作点が求まる。一般的にコア３０の同一足に各巻線を重ねて巻線をした場合、M、M'は１に近い値になるので、n'で動作点が決まる。
【００４３】
以上説明した手順により、図１における絶縁トランスＴ２のパラメータ及び動作条件を決定することにより、リプル電流をゼロにすることが可能なＤＣ／ＤＣコンバータを実現することができる。
【００４４】
また、上記のパラメータが種々の要因により動作点から外れた場合は、出力チョークＬによってリプル電流を抑えることが必要となるが、例えば、M,M'を１とし、Vg=300V、n=7、T=10us、Vo=15V、D=0.35の場合、n'=1.5とすると、リプル電流が1Ap-pになる出力チョークＬのインダクタンスは2.5uHとなり、これは、従来例と比較して1/64の値である。
【００４５】
従って、本発明のＤＣ／ＤＣコンバータでは、従来例と比較して非常に小型の出力チョークを用いてリプル電流をゼロにすることが可能である。
【００４６】
また、フライバック型のＤＣ／ＤＣコンバータの場合、D期間とD'期間の関係、およびVgとVcが替わり、ゼロリプルとなる条件は、
D=M'/n'                                          （２１）
となる。またゼロリプルとなる時のDをDzとおくと、
VL'=M/n*(D/D')*Vg*(D-Dz)                          （２２）
となる。
【００４７】
この場合のトランスにバイアスされる直流磁束は、(Ns-NL)*Ioに相当するものになり、コアの飽和磁束密度を考慮してパラメータ設計を行う。なお、バイアスされる直流磁束を小さくするには、Ns-NLがゼロに近くなるようにするとよい。
【００４８】
なお、以上の説明は、本発明の説明および例示を目的として特定の好適な実施例を示したに過ぎない。したがって本発明は、上記実施例に限定されることなく、その本質から逸脱しない範囲でさらに多くの変さら、変形をも含むものである。
【００４９】
例えば、本発明のＤＣ／ＤＣコンバータの構成は、図３のような構成のフライバック型のＤＣ／ＤＣコンバータにも適用が可能であり、図４のような構成のハーフブリッジ型のＤＣ／ＤＣコンバータにも適用が可能であり、図５のような構成のフルブリッジ型のＤＣ／ＤＣコンバータにも適用が可能であり、図６のようなプッシュプル型のＤＣ／ＤＣコンバータにも適用が可能である。なお、図６に示すようなプッシュプル型のＤＣ／ＤＣコンバータの場合、ゼロリプルとなる条件は、
M'/n'=1-2D                                        （２３）
である。
【００５０】
また、フォワード用のダイオードＤ１とフライホイール用のダイオードＤ２によって構成される整流回路は、実施例のようにダイオードＤ１とダイオードＤ２のカソードを相互接続したものに限るものではなく、アノードを相互に接続したものであってもよい。
【００５１】
また、実施例では平滑回路を構成する出力チョークをダイオードＤ２のカソード側に接続しているが、アノード側に接続しても同様の効果が得られる。
【００５２】
さらに、整流回路としてＭＯＳＦＥＴによる同期整流回路を用いてもよい。ＭＯＳＦＥＴはオン抵抗が小さいのでダイオードによる整流回路と比べて損失を大幅に改善でき、より効率の良い電源が実現できる。
例えば出力電流が４Ａの電源を想定して比較すると、ダイオードの順方向の電圧降下が０．５Ｖの場合には２Ｗ（＝４＊０．５）の損失になる。これに対し、ＭＯＳＦＥＴのオン抵抗が２０ｍΩの場合の損失は０．３２Ｗ（＝１６＊０．０２）になって、寄生容量などの損失を加味しても０．５Ｗ程度に収まることになり、大幅な効率改善が実現できる。
【００５３】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。
請求項１と２に記載の発明では、フォワード型のアクティブクランプ型ＤＣ／ＤＣコンバータにおいて、簡単な構造の安価な絶縁トランスを用いてリプル電流をゼロにすることが可能である。また、絶縁トランスをリプル電流をゼロにするための設計条件と一致させて製作した場合、出力チョークを付加する必要がないため、小型化、低コスト、高効率、を同時に実現するＤＣ／ＤＣコンバータを提供することが可能となる。
【００５４】
さらに、ここで用いられる絶縁トランスは、巻線箇所及びエアギャップが１箇所であるため、製造が容易である。またこのようなトランスは、既に標準化が成されており汎用トランスとして流通していため、安価に入手することが可能である。
【００５５】
また、請求項２に記載の発明では、絶縁トランスの構造がリプル電流をゼロにするための設計条件を外れた場合、出力チョークを付加することによってリプル電流を抑えることが可能である。また、この時付加する出力チョークは、非常に小型のもので良いため、ＤＣ／ＤＣコンバータの小型化の妨げとはならない。
【００５６】
請求項３と４に記載の発明では、上記に説明した効果と同様の効果をフライバック型のアクティブクランプ型ＤＣ／ＤＣコンバータにおいて実現することが可能である。
【００５７】
請求項５に記載の発明では、上記に説明した効果と同様の効果をプッシュプル型ＤＣ／ＤＣコンバータにおいて実現することが可能である。
【図面の簡単な説明】
【図１】本発明に係るＤＣ／ＤＣコンバータの一実施例を示す回路図である。
【図２】本発明に係るＤＣ／ＤＣコンバータの等価回路図である。
【図３】本発明に係るＤＣ／ＤＣコンバータの他の実施例を示す回路図である。
【図４】本発明に係るＤＣ／ＤＣコンバータの他の実施例を示す回路図である。
【図５】本発明に係るＤＣ／ＤＣコンバータの他の実施例を示す回路図である。
【図６】本発明に係るＤＣ／ＤＣコンバータの他の実施例を示す回路図である。
【図７】従来のＤＣ／ＤＣコンバータの一例を示す回路図である。
【図８】従来のＤＣ／ＤＣコンバータの一例を示す回路図である。
【図９】従来のＤＣ／ＤＣコンバータの一例を示す回路図である。
【図１０】従来のＤＣ／ＤＣコンバータの絶縁トランスの構成を示す図である。
【符号の説明】
１１  制御回路
２１  付加回路
Ｖｇ  入力直流電圧
Ｃ１、Ｃ２  コンデンサ
Ｑ１  第１のスイッチング素子
Ｑ２  第２のスイッチング素子
Ｄ２、Ｄ２  ダイオード
Ｌ  出力チョーク
Ｔ、Ｔ１、Ｔ２  絶縁トランス
【図１】
0003796647.tif 000002
【図２】
0003796647.tif 000003
【図３】
0003796647.tif 000004
【図４】
0003796647.tif 000005
【図５】
0003796647.tif 000006
【図６】
0003796647.tif 000007
【図７】
0003796647.tif 000008
【図８】
0003796647.tif 000009
【図９】
0003796647.tif 000010
【図１０】
0003796647.tif 000011