(57)【特許請求の範囲】
【請求項１】
第２の積分定数のみを使用して、又は第１及び第２の積分定数を使用して被測定電圧をＡ／Ｄ変換し、この後に前記第１及び第２の積分定数を使用して前記Ａ／Ｄ変換の標本化誤差を縮小させるためのＡ／Ｄ変換を行う積分型Ａ／Ｄ変換方法において、
前記第１の積分定数を使用し予め決めた第１の期間だけ基準電圧を入力して積分電圧を得、次に前記第２の積分定数及び前記基準電圧を使用して前記積分電圧が元の電圧になるまでの第２の期間だけ逆方向に積分し、
前記第２の期間の設計値と実際値の比率を求め、該比率に基づいて、前記第１及び第２の積分定数により行うＡ／Ｄ変換における前記第２の積分定数による積分期間を校正するようにしたことを特徴とする積分型Ａ／Ｄ変換校正方法。
【請求項２】
前記第２の期間をクロックのカウント数により求め、該カウント数の設計値と実際値の比率に基づいて、以後の前記第２の積分定数により行う積分期間を求めるクロックの周期を調整することを特徴とする請求項１に記載の積分型Ａ／Ｄ変換校正方法。
【請求項３】
前記クロックを発生させる発振器の出力側に分周器を設け、該分周器の出力クロックのカウント数により前記第１及び第２の期間を求め、それ以後の前記第２の積分定数により行う積分期間のカウントを行うとき、前記分周器の分周比として前記第２の期間のカウント値を使用することを特徴とする請求項２に記載の積分型Ａ／Ｄ変換校正方法。
【請求項４】
第２の積分定数のみを使用して、又は第１及び第２の積分定数を使用して被測定電圧をＡ／Ｄ変換し、この後に前記第１及び第２の積分定数を使用して前記Ａ／Ｄ変換の標本化誤差を縮小させるためのＡ／Ｄ変換を行う積分型Ａ／Ｄ変換器において、
積分期間をカウントするためのクロックの周期を設定する分周器を具備し、前記第１の積分定数を使用するときの前記分周器の分周比を固定値とし、前記第１及び第２の積分定数により行うＡ／Ｄ変換における前記第２の積分定数を使用するときの前記分周器の分周比を、前記第１の積分定数と前記第２の積分定数の比率の設計値と実際値との比率に応じて変化させることを特徴とする積分型Ａ／Ｄ変換器。
【請求項５】
前記第２の積分定数を使用するときの前記分周器の分周比を、
前記第１の積分定数により基準電圧を積分して得た積分電圧を前記第２の積分定数と前記基準電圧を使用して元の電圧になるまで逆方向に積分するまでの期間の前記固定の分周比でのクロック数により設定することを特徴とする請求項４に記載の積分型Ａ／Ｄ変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、積分定数のバラツキを校正できるようにした積分型Ａ／Ｄ変換校正方法及び積分型Ａ／Ｄ変換器に関するものである。
【０００２】
【従来の技術】
積分型Ａ／Ｄ変換器は、最初に被変換電圧を入力し予め決めた一定期間だけ積分して積分電圧を得、次に基準電圧を入力して同一時定数でその積分電圧が元の積分前の電圧になるまで逆方向に積分（逆積分）し、その逆積分の積分時間のカウント数に基づいてＡ／Ｄ変換を行うものであり、その内で特に変換時間が短く精度の高いＡ／Ｄ変換器として、図４に示すものがある。
【０００３】
図４において、１は被変換電圧Ｖin（＞０）が入力する入力端子、２は基準電圧Ｖｒ（＞０）が入力する入力端子、３はオペアンプにより構成した電圧ホロワとしてのバッファ、４は積分器、５は積分器４の積分電圧Ｖｃを基準値Ｖａと比較する比較器、６はアナログスイッチＳ１〜Ｓ１１のオン／オフの切り替えその他を行う制御回路、７は制御回路６から出力するクロックをカウントするカウンタ、８はカウンタ７のカウント値からＡ／Ｄ変換値（ディジタル値）を演算する演算部である。積分器４は積分定数を決める２個の抵抗Ｒ１，Ｒ２、コンデンサＣ１、及びオペアンプ４１を有する。
【０００４】
このＡ／Ｄ変換器では、図５に示すようにスイッチＳ１〜Ｓ１１をオン／オフ制御することによりその変換が行われる。まずスイッチＳ３、Ｓ６〜Ｓ８、Ｓ１０をオンし、他のスイッチをオフにする。これにより、回路が図６の(a)に示すように切り替えられ、コンデンサＣ１の電圧ＶｃがＶｃ＝Ｖａになり、初期化される。
【０００５】
次に、スイッチＳ１、Ｓ４、Ｓ７、Ｓ１０をオンし、他のスイッチをオフにする。これにより、回路は図６の(b)に示すように切り替えられ、被測定電圧ＶinがコンデンサＣ１に予め決めた一定時間Ｔ１だけ積分される（取込積分）。このとき、コンデンサＣ１の電圧Ｖｃは、被測定電圧Ｖinと積分定数Ｃ１・Ｒにより決まる傾斜で低下してゆく。だだし、Ｒ＝Ｒ１＋Ｒ２である。
【０００６】
次に、スイッチＳ２、Ｓ５、Ｓ６、Ｓ１０をオンし、他のスイッチをオフにする。これにより、回路は図６の(c)に示すように切り替えられる。そして、基準電圧Ｖｒにより積分電圧Ｖｃが初期化時の電圧（Ｖｃ＝Ｖａ）になるまで逆積分を行う（測定積分）。この時間はＴ２である。
【０００７】
以上において、被測定電圧Ｖinは、時間Ｔ２の期間中に発生するクロックをカウンタ７によりカウントすれば、そのカウント値をディジタル値Ｎ１で表すことができるので、原理的にはこれによりＡ／Ｄ変換が可能である。
【０００８】
しかし、カウントすべきクロックは１周期あたり有限の時間をもつので、前記ディジタル値Ｎ１は、時間Ｔ２の開始から比較器５の出力電圧Ｖｏが反転した直後までのクロック数を表し、出力電圧Ｖｏの反転からそのクロックがカウンタ７を次にトリガするエッジまでの間の時間がＡ／Ｄ変換の誤差となる。
【０００９】
すなわち、時間Ｔ２の開始時点をクロックのカウンタトリガエッジに意図的に合わせることはできるが、終了時点はこれが不可能で、標本化誤差Ｅが生じることになる。
【００１０】
そこで、この誤差Ｅ（最大１クロック未満の誤差）を少なくするために、次に抵抗を（Ｒ１＋Ｒ２＝Ｒ）からＲ１（＝Ｒ／ｎ）に切り替えて、その誤差Ｅを積分する。ただし、１／ｎ＝Ｒ１／（Ｒ１＋Ｒ２）である。
【００１１】
すなわち、スイッチＳ２、Ｓ５、Ｓ６、Ｓ９、Ｓ１１をオンし、他のスイッチをオフして、回路を図６の(d)に示すように切り替え、基準電圧Ｖｒにより一定時間Ｔ３だけ続けて積分を行う（取込積分）。このときは、積分定数がＣ１・Ｒ／ｎとなり、急峻な傾斜で基準電圧Ｖｒよる積分が行われる。このときの時間Ｔ３中での積分電圧の変化幅は、前記した誤差Ｅに相当する電圧をＶｅとすると、ｎ倍した内容ｎ・Ｖｅを表すものとなる。
【００１２】
次に、スイッチＳ２、Ｓ４、Ｓ７、Ｓ１０をオンし、他のスイッチをオフにすることにより、回路を図６の(e)に示すように切り替え、コンデンサＣ１に積分された前記電圧を逆積分する（測定積分）。この逆積分の積分開始からコンデンサＣ１の電圧Ｖｃが低下して比較器５の出力Ｖｏが反転する（Ｖｃ＝Ｖｏ）までの時間をＴ４とし、その間のカウンタ７のカウント値をＮ２とすると、Ｎ２＝ｎ・Ｖｅである。
【００１３】
従って、入力電圧Ｖinのディジタル値Ｎは、
Ｎ＝ｎ・Ｎ１−Ｎ２                            ・・・(1)
で表され、前記した標本化誤差Ｅが補正されて少なくなる。なお、カウント値Ｎ２も前記したカウント値Ｎ１を得たときと同様な標本化誤差が含まれるが、この誤差は既に１／ｎになっているので、必要があれば同様な処理を繰り返せばよい（以上についての詳細は、特願平８−０３４４０６号、特願平９−３３４８０９号参照）。
【００１４】
【発明が解決しようとする課題】
ところで、上記した積分型Ａ／Ｄ回路は、２個の抵抗Ｒ１、Ｒ２の値にバラツキがあると、式(1)のｎにバラツキが現れ、Ａ／Ｄ変換したディジタル値に大きな影響を及ぼすことになる。これらの抵抗の値は、それを外付けとしたときはその値を調整することができるが、温度や湿度等の使用条件、経時変化等によってその値が事後的に変動することは避けられず、またこれらの抵抗を１チップのＩＣ内に組み込んだときはその調整が全く不可能であり、いずれの場合も、Ａ／Ｄ変換に誤差を生じさせる大きな要因となっていた。
【００１５】
本発明は以上のような点に鑑みてなされたものであり、その目的は、２個の積分定数の比率を調べ、この結果によってＡ／Ｄ変換時の積分時間を調整するようにして、積分定数のバラツキを校正できるようにした積分型Ａ／Ｄ校正方法及び積分型Ａ／Ｄ回路を提供することである。
【００１６】
【課題を解決するための手段】
上記目的を達成するための第１の発明は、第２の積分定数のみを使用して、又は第１及び第２の積分定数を使用して被測定電圧をＡ／Ｄ変換し、この後に前記第１及び第２の積分定数を使用して前記Ａ／Ｄ変換の標本化誤差を縮小させるためのＡ／Ｄ変換を行う積分型Ａ／Ｄ変換方法において、前記第１の積分定数を使用し予め決めた第１の期間だけ基準電圧を入力して積分電圧を得、次に前記第２の積分定数及び前記基準電圧を使用して前記積分電圧が元の電圧になるまでの第２の期間だけ逆方向に積分し、前記第２の期間の設計値と実際値の比率を求め、該比率に基づいて、前記第１及び第２の積分定数により行うＡ／Ｄ変換における前記第２の積分定数による積分期間を校正するように構成した。
【００１７】
第２の発明は、第１の発明において、前記第２の期間をクロックのカウント数により求め、該カウント数の設計値と実際値の比率に基づいて、以後の前記第２の積分定数により行う積分期間を求めるクロックの周期を調整するように構成した。
【００１８】
第３の発明は、第２の発明において、前記クロックを発生させる発振器の出力側に分周器を設け、該分周器の出力クロックのカウント数により前記第１及び第２の期間を求め、それ以後の前記第２の積分定数により行う積分期間のカウントを行うとき、前記分周器の分周比として前記第２の期間のカウント値を使用するように構成した。
【００１９】
第４の発明は、第２の積分定数のみを使用して、又は第１及び第２の積分定数を使用して被測定電圧をＡ／Ｄ変換し、この後に前記第１及び第２の積分定数を使用して前記Ａ／Ｄ変換の標本化誤差を縮小させるためのＡ／Ｄ変換を行う積分型Ａ／Ｄ変換器において、積分期間をカウントするためのクロックの周期を設定する分周器を具備し、前記第１の積分定数を使用するときの前記分周器の分周比を固定値とし、前記第１及び第２の積分定数により行うＡ／Ｄ変換における前記第２の積分定数を使用するときの前記分周器の分周比を、前記第１の積分定数と前記第２の積分定数の比率の設計値と実際値との比率に応じて変化させるように構成した。
【００２０】
第５の発明は、第４の発明において、前記第２の積分定数を使用するときの前記分周器の分周比を、前記第１の積分定数により基準電圧を積分して得た積分電圧を前記第２の積分定数と前記基準電圧を使用して元の電圧になるまで逆方向に積分するまでの期間の前記固定の分周比でのクロック数により設定するように構成した。
【００２１】
【発明の実施の形態】
［第１の実施の形態］
図１の(a)は本発明の第１の実施の形態で使用するＡ／Ｄ変換器の回路図である。なお、これは図４に示したものと同じであるが、制御回路６、カウンタ７、演算部８等は省略している。図１の(b)はその制御動作説明図である。
【００２２】
本実施の形態では、図１の(b)及び図２の(a)に示すように、抵抗をＲ１のみとして初期化した後、同様に抵抗をＲ１のみとして基準電圧Ｖｒを予め決めた一定時間Ｔａだけ積分（第１積分）し、次に抵抗を「Ｒ１＋Ｒ２」に切り替えて、積分電圧ＶｃがＶａに戻るまで同じ基準電圧Ｖｒで逆積分（第２積分）する。この時間をＴｂとする。この結果、
Ｒ１／（Ｒ１＋Ｒ２）＝Ｔａ／Ｔｂ                  ・・・(2)
の関係が得られる。もし、製造上のバラツキで、Ｒ１とＲ２の比が本来の値と異なっていた場合は、時間Ｔａは一定であるので、その誤差はＴｂに現れる。
【００２３】
そして、時間ＴａとＴｂをカウンタでカウントすると、時間Ｔａに対応するカウント値Ｎａ、時間Ｔｂに対応するカウント値Ｎｂが得られるので、
Ｒ１／（Ｒ１＋Ｒ２）＝Ｎａ／Ｎｂ                  ・・・(3)
の関係が得られる。なお、ＮａとＮｂにはディジタル変換時に前記した標本化誤差が生じるがここでは無視する。
【００２４】
一方、時間Ｔｂはその本来の値（誤差の無い値）を時間Ｔａに対応するものとして設計時等に予め設定しておくことができ、そのカウント値をＮｂ’とし、そのときの計数クロックの周期をＴclkすると、
Ｔｂ＝Ｎｂ・Ｔclk
＝Ｎｂ’・｛（Ｎｂ／Ｎｂ’）Ｔclk｝
＝Ｎｂ’・Ｔclk’                            ・・・(4)
ただし、Ｔclk’＝（Ｎｂ／Ｎｂ’）Ｔclk
となる。つまり、時間Ｔｂはクロック周期がＴclk’のクロックにより、理想のカウント値Ｎｂ’だけカウントした時間に等しい。
【００２５】
以上から、抵抗Ｒ１のみを使用して積分（第１積分）する積分期間のクロックの周期をＴclkとし、抵抗「Ｒ１＋Ｒ２」を使用して逆積分（第２積分）する積分期間のクロックの周期をＴclk’とすると、後者でのクロックのカウント値は理想の値であるＮｂ’となる。
【００２６】
従って、抵抗Ｒ１、Ｒ２の比にバラツキがあっても、抵抗Ｒ１のみを使用する積分の期間を周期Ｔclkのクロックでカウントし、抵抗「Ｒ１＋Ｒ２」を使用する積分の期間を周期Ｔclk’のクロックでカウントすると、その誤差がキャンセルされる。
【００２７】
よって、この後に行われる抵抗Ｒ１を使用した積分と抵抗「Ｒ１＋Ｒ２」を使用した逆積分を行うＡ／Ｄ変換、つまり標本化誤差を補正するためのＡ／Ｄ変換では、抵抗「Ｒ１＋Ｒ２」を使用する積分の期間については周期Ｔclk’のクロックでカウントする。
【００２８】
なお、上記第１積分、第２積分の直後に行われる被測定電圧ＶinのＡ／Ｄ変換（図１の(b)のＴ１，Ｔ２）では、積分も逆積分も抵抗「Ｒ１＋Ｒ２」を使用しているので、抵抗Ｒ１とＲ２の比のバラツキによる影響は現れないため、必ずしも周期Ｔclk’のクロックを使用する必要はないが、あえて使用することもできる。
【００２９】
しかし、被測定電圧ＶinのＡ／Ｄ変換において、抵抗Ｒ１を使用した積分と抵抗「Ｒ１＋Ｒ２」を使用した逆積分を行う（この手法では、逆積分期間が長くなるので分解能を上げることができる。）ときは、抵抗「Ｒ１＋Ｒ２」を使用する積分の期間については周期Ｔclk’のクロックでカウントする。
【００３０】
［第２の実施の形態］
上記のように、抵抗「Ｒ１＋Ｒ２」を使用する積分のときは、使用するクロックの周期をＴclkからＴclk'に切り替えてカウンタ７を動作させれば良いことがわかった。そこで、この第２の実施の形態では、積分定数の比率の理想値の一例として、Ｒ１／（Ｒ１＋Ｒ２）＝１／１０とし、カウントすべきクロックの周期を抵抗Ｒ１による積分のカウント時と、抵抗「Ｒ１＋Ｒ２」による積分のカウント時とで、分周器の分周比を調整して異ならせる。
【００３１】
図３はこの第２の実施の形態の構成を示す図であり、９は固定周波数のクロックの発振器、１０はこの周波数を分周する分周器である。他は、図４に示したものと同じである。
【００３２】
まず、抵抗Ｒ１を使用する第１積分時に、クロック周期をＴclkとしてクロック数Ｎａ＝１０だけ積分し、次に抵抗を「Ｒ１＋Ｒ２」に切り替えて、積分電圧Ｖｃが第１積分の開始電圧に戻るまで第２積分を行い、その間のクロック数Ｎｂを得る。このときのクロック数Ｎｂが、Ｎｂ＝１００であるならば、抵抗Ｒ１，Ｒ２の比はバラツキがないことになるが、Ｎｂ≠１００のときはバラツキがあることになる。
【００３３】
そこで、分周器１０の分周比を、その理想値の「１００」を中心値として、±５０％のマージンを考慮して、「５０〜１５０」の範囲で設定できるようにしておく。
【００３４】
上記のように、抵抗Ｒ１，Ｒ２の比にバラツキのないときは、Ｎｂ＝１００であるので、分周器１０の分周比として「１００」を設定する。また、例えば、Ｎｂ＝９４のときは、理想値「１００」よりも少なく「Ｒ１＋Ｒ２」の値が理想の値よりも小さいことを示すので、クロックの周期を小さく、つまり分周比を「９４」に設定すればよい。この分周比を使用した分周器１０の出力クロックにより前記第２積分を行えば、今度はカウント数Ｎｂ＝１００となる。一方、Ｎｂ＝１２１のときは、理想値「１００」よりも多く「Ｒ１＋Ｒ２」の値が理想の値よりも大きいことを示すので、クロックの周期を大きく、つまり分周比を「１２１」に設定すればよい。
【００３５】
このように、分周器１０の分周比の設定に、第２積分の積分期間Ｔｂのカウント値Ｎｂをそのまま使用することにより、抵抗Ｒ１、Ｒ２のバラツキを即座にキャンセルすることができることになる。
【００３６】
すなわち、本来のＡ／Ｄ変換に先だって第１積分、第２積分を行って、その第２積分によりカウント値Ｎｂを得ておけば、以後の抵抗Ｒ１を使用する積分時は分周比を「１００」とし、抵抗「Ｒ１＋Ｒ」を使用する積分時（異なった積分定数を使用する被測定電圧のＡ／Ｄ変換時や標本化誤差補正の為のＡ／Ｄ変換時）は分周比をカウント値Ｎｂとすることにより、抵抗Ｒ１、Ｒ２のバラツキの影響を受けることなく、Ａ／Ｄ変換を行うことができる。
【００３７】
【発明の効果】
以上から本発明によれば、積分定数に、製造時のバラツキばかりか、温度変化や経時変化等により事後的にバラツキが生じた場合であっても、そのバラツキの影響をキャンセルすることができ、量産時の細かい調整が不要となり、またＩＣ化をより促進することができる。
【図面の簡単な説明】
【図１】  (a)は第１の実施の形態で使用した積分型Ａ／Ｄ変換器の要部の回路図、(b)はスイッチ切り替えの説明図である。
【図２】  (a)〜(c)は図１の(b)に示すスイッチ切替えにより切り替えられた積分型Ａ／Ｄ変換器の要部の回路である。
【図３】  第２の実施の形態の説明図である。
【図４】  従来の積分型Ａ／Ｄ変換器の回路図である。
【図５】  図４のＡ／Ｄ変換器の動作説明図である。
【図６】  図４に示すスイッチ切替えにより切り替えられた積分型Ａ／Ｄ変換器の要部の回路である。
【符号の説明】
１，２：入力端子、３：バッファ、４：積分器、４１：オペアンプ、５：比較器、６：制御回路、７：カウンタ、８：演算部、９：発振器、１０：分周器。
【図１】
0003825565.tif 000002
【図２】
0003825565.tif 000003
【図３】
0003825565.tif 000004
【図４】
0003825565.tif 000005
【図５】
0003825565.tif 000006
【図６】
0003825565.tif 000007