(57)【特許請求の範囲】
【請求項１】
オン信号の入力に基づいて駆動対象の電圧駆動型半導体スイッチング素子の制御端子に電流を供給する手段と、オフ信号の入力に基づいて該電圧駆動型半導体スイッチング素子の制御端子から電流を引き抜く手段とを備え、前記電流を供給する手段が、前記制御端子にドレインが接続された電圧駆動型トランジスタを持ち、該電圧駆動型トランジスタのゲート・ドレイン間にコンデンサが接続されたドライブ回路において、
前記電流を供給する手段がさらに、前記駆動対象の電圧駆動型半導体スイッチング素子と直列に接続されたフリーホイルダイオードの電流が該電圧駆動型半導体スイッチング素子に転流され終わる転流終了時点を検出する手段と、
前記オン信号の入力時点から該転流終了時点までの期間、前記電圧駆動型半導体スイッチング素子の制御端子を急速に充電する手段とを持つことを特徴とするドライブ回路。
【請求項２】
請求項１に記載のドライブ回路において、
前記転流終了時点を検出する手段が、前回、前記電圧駆動型半導体スイッチング素子に流れた電流をサンプルホールドする手段と、
このサンプルホールドされた電流値と、今回該電圧駆動型半導体スイッチング素子に流れている電流とを比較する電流比較手段とを持つことを特徴とするドライブ回路。
【請求項３】
請求項２に記載のドライブ回路において、前記電流比較手段が、比較する電流値に前記転流終了時点を早めに検出する所定のオフセットを付加することを特徴とするドライブ回路。
【請求項４】
請求項１〜３に記載のドライブ回路において、
前記電流を供給する手段が、前記オン信号の入力に基づいて前記電圧駆動型トランジスタのゲートを比較的緩やかに充電する緩充電手段を持つことを特徴とするドライブ回路。
【請求項５】
請求項４に記載のドライブ回路において、
前記緩充電手段が半導体スイッチング素子と、これに直列接続された抵抗とで構成されたことを特徴とするドライブ回路。
【請求項６】
請求項４に記載のドライブ回路において、
前記緩充電手段が電流導通能力の低い半導体スイッチング素子で構成されたことを特徴とするドライブ回路。
【請求項７】
請求項４に記載のドライブ回路において、
前記緩充電手段が定電流源で構成されたことを特徴とするドライブ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電力変換装置、特にモータの可変速制御用インバータなどに使用されるＩＧＢＴなどの電圧駆動型半導体スイッチング素子のドライブ回路（即ち、外部からのオン／オフ信号を入力として、該電圧駆動型半導体スイッチング素子の制御端子に直接加えるオン／オフ駆動用の信号を生成し印加する回路）であって、特に駆動対象の電圧駆動型半導体スイッチング素子のターンオン時に生ずるノイズを抑制しながら、ターンオンの遅れやターンオン損失の増加を防ぐ機能を備えたドライブ回路に関する。
なお以下各図において同一の符号は同一もしくは相当部分を示す。
【０００２】
【従来の技術】
図４は従来の最も単純なドライブ回路の構成例を示し、駆動対象素子としてＩＧＢＴｌをドライブする場合を示している。本例ではＩＧＢＴｌを充電しオンさせる手段としてＰチャネルＭＯＳＦＥＴ２を、オフする手段としてＮチャネルＭＯＳＦＥＴ４を使用している。
【０００３】
プリドライバ７は、オンオフ信号入力端子８にオン信号が入力された場合には、先ず出力７ｂを低電位（Ｌとも略記する）としてＮチャネルＭＯＳＦＥＴ４をオフし、次に出力７ａをＬとしてＰチャネルＭＯＳＦＥＴ２をオンし、ＩＧＢＴｌのゲートを充電しこれをオンする。出力７ｂと７ａに時間差を設ける理由はＭＯＳＦＥＴの遅れ時間などにより両方のＭＯＳＦＥＴ２，４が同時にオン状態となり、短絡電流が流れることを防止するためである。
【０００４】
一方、オンオフ信号入力端子８にオフ信号が入力された場合には、プリドライバ７は先ず出力７ａを高電位（Ｈとも略記する）としてＰチャネルＭＯＳＦＥＴ２をオフし、次に出力７ｂをＨとしてＮチャネルＭＯＳＦＥＴ４をオンする。これによりＩＧＢＴｌのゲート電荷は放電されＩＧＢＴ１はオフする。
【０００５】
駆動対象のＩＧＢＴ，ＭＯＳＦＥＴなどのパワー素子はオン電圧による定常損失と、スイッチング損失（ターンオン損失、ターンオフ損失）との総合損失を低減することが重要であるが、スイッチング損失の低減のためにスイッチング速度を高めると、一方では急激なｄＶ／ｄｔ、ｄｉ／ｄｔによるノイズの問題が発生する。このノイズ発生は通常、パワー素子のターンオン時により大きくなる。
【０００６】
近年、この間題を解決し、スイッチング損失の低減とノイズの低減を両立させるドライブ方式が盛んに検討されている。このようなドライブ方式としては、特開昭６１−２３７５１３号、特開平７−２４０６７６号が開示されており、これらの技術においては、いずれも駆動対象の電界効果型トランジスタの素子自体のゲートとドレインの間にオン／オフ速度を緩衝するためのコンデンサを接続するようにしている。
【０００７】
図５は半導体スイッチング素子のスイッチングの動作を説明するために、実際のモータのＰＷＭ（パルス幅変調）制御などに使用されるインバータの回路を簡略化したもので、図６はこのような回路でのＩＧＢＴ１のターンオン動作の波形を示している。次に図５，６を使用してこのターンオン動作を説明する。
【０００８】
まずＩＧＢＴｌをターンオンすると負荷のインダクタンスＬに電流が流れ、このインダクタンスＬと電源電圧Ｅｄ〔正確には、Ｅｄ−（ＩＧＢＴ１のオン電圧）＝インダクタンスＬに印加される電圧〕で決定されるｄｉ／ｄｔ（＝Ｅｄ／Ｌ）で電流が増加する。
【０００９】
次に或る一定の電流値に達した時点でＩＧＢＴ１をオフすると、それまで流れていた電流はフリーホイルダイオード３１を通じて転流される（図５におけるＩ０からＩ１への遷移）。
【００１０】
次に再度ＩＧＢＴｌをオンすると、フリーホイルダイオード３１に流れていた電流は、ＩＧＢＴ１の電流が増加し、インダクタンスＬに流れていた電流（図５におけるＩｌ：実際にはフリーホイルダイオード３１のオン電圧などによる減衰があるため若干減少しているが、インダクタンスＬが十分大きいので減衰はわずかである。）に等しくなった時点で、すべての電流がＩＧＢＴ１に移る。
【００１１】
図６はこの状態でのＩＧＢＴ１がターンオンする際のゲート電圧ＶGE、コレクタ電流Ｉｃ、コレクタ・エミツタ間電圧ＶCEの波形を示している。
【００１２】
いま、ＩＧＢＴ１を図４のドライブ回路が駆動するものとすると、時刻ｔｌで図４のドライブ回路はＰチヤネルＭＯＳＦＥＴ２をオンし、ＩＧＢＴｌのゲートに電流供給を開始する。時刻ｔ２でＩＧＢＴｌのゲート電圧ＶGEはゲートしきい値に達しコレクタ電流Ｉｃが流れ始め、ゲート電圧が上昇するにつれてＩｃが増加する。
【００１３】
時刻ｔ３において、コレクタ電流Ｉｃがそれまでフリーホイルダイオード３１が流していた電流に達すると、ＩＧＢＴｌへはインダクタンスＬ側からはそれ以上の電流は流れない。これはインダクタンスＬが十分大きいため、インダクタンスＬに流れる電流の急激な増加は抑制されるためである。
【００１４】
しかしながら、フリーホイルダイオード３１には電流が０になっても、電流が流れていた時に伝導度変調によって生じた過剰キャリアが残っており、ＩＧＢＴｌのゲート電圧がそれ以上のコレクタ電流Ｉｃを流せる電圧であれば、フリーホイルダイオード３１にそれまで流れていた方向と逆方向に電流（逆回復電流という）Ｉ２が過渡的に流れる。
この逆回復電流Ｉ２は図５に示すようにＩＧＢＴ１を通じて流れ、従ってＩＧＢＴｌを流れる電流はＩｌ（＝Ｉ０）＋Ｉ２となる。ＩＧＢＴ１のゲート電圧ＶGEはＰチャネルＭＯＳＦＥＴ２からの充電電流によって上昇を続けようとするが、ＩＧＢＴ１のコレクタ・エミッタ間電圧ＶCEが低下するに伴い低下する。これは、この電圧低下によってＩＧＢＴｌのコレクタ・ゲート間容量を通じて電流が流れること（所謂ミラー効果）に起因する。
【００１５】
なお、ＩＧＢＴ１のコレクタ・エミッタ間電圧ＶCEの低下開始時期（ｔ４）がフリーホイルダイオード３１の逆回復電流Ｉ２の流れ開始時期（ｔ３）より遅れる理由は以下の通りである。フリーホイルダイオード３１が内部のキャリア分布の変化に伴う拡散電流によってＩＧＢＴｌのゲート電圧に見合った電流供給ができる領域では空乏層が伸びる必要がなく、フリーホイルダイオード３１の電圧上昇が起こらず、したがってＩＧＢＴｌのコレクタ・エミッタ間電圧ＶCEの電圧低下は起こらない。
【００１６】
フリーホイルダイオード３１の逆回復電流が流れ続け空乏層が伸びることによってしか電流供給できない領域になると、フリーホイルダイオード３１の逆回復電圧が増加し、ＩＧＢＴｌのコレクタ・エミッタ間電圧ＶCEが低下し始める。このためミラー効果によりＩＧＢＴ１のゲート電圧ＶGEは低下し、ＩＧＢＴｌを流れるコレクタ電流Ｉｃは時点ｔ４付近でピーク値をとり、以後それまでフリーホイルダイオード３１が流していた電流Ｉｌまで低下する。この後、時点ｔ５〜ｔ６の期間、ゲート電圧ＶGEはそれまでフリーホイルダイオード３１が流していた電流をＩＧＢＴ１が維持できる値でほぼ一定になる。
【００１７】
一方、コレクタ・エミッタ間電圧ＶCEは図６に示すように電圧が低下するに従いｄＶ／ｄｔが小さくなっている。これは、ＶCEの低下に伴いＩＧＢＴｌのコレクタ・ゲート間容量を通じて流れる電流がＰチヤネルＭＯＳＦＥＴ２からの充電電流と等しくなる状態でバランスするためで、コレクタ・エミッタ間電圧ＶCEの低下にしたがってＩＧＢＴ１の空乏層が縮むためＩＧＢＴ１のコレクタ・ゲート間容量が増加することに対応している。
【００１８】
図６においてほぼ時点ｔ５以後、ゲート電圧ＶGEが一定の電圧になった後のコレクタ電流Ｉｃの値は一定となっている。実際にはインダクタンスＬの値とそれに印加される電圧できまるｄｉ／ｄｔで電流が増加するが、インダクタンスＬが十分大きいため本図の時間スケールでは、ほぼ一定と考えて良い。
【００１９】
以上述べたように時点ｔ３からｔ５にかけてインダクタンスＬを流れていた電流（Ｉ０＝Ｉ１）以上の電流がＩＧＢＴｌに流れる。インダクタンスＬを流れていた電流を上回る分の電流（フリーホイルダイオードの逆回復電流）はフリーホイルダイオード３１での損失となると共にＩＧＢＴ１での損失の増加にもなる。
【００２０】
さらに、逆回復電流の低下速度が非常に早いと、図５における浮遊インダクタンスＬｓにＬｓ・ｄｉ／ｄｔの電圧が発生し、フリーホイルダイオード３１及びこれに並列接続されたＩＧＢＴ３５に過電圧が印加され、素子の破壊を引き起こす場合や、ＩＧＢＴ３５の誤点弧を引き起こす場合が発生する。また、そのようなことが発生しないにしても、図６に示すようにコレクタ電流Ｉｃの振動が発生し、放射ノイズの増加などの原因となる。
【００２１】
次にＩＧＢＴ１のターンオンの遅れや損失を低く押さえ、しかもノイズの発生などの不具合を抑制する従来の方法について述べる。
図７はこのような目的を持った従来のドライブ回路の例を示し、図４と異なるところは、ＰチヤネルＭＯＳＦＥＴ２の代わりにＰチヤネルＭＯＳＦＥＴ３６および３７が接続されている点と、ＰチヤネルＭＯＳＦＥＴ３６のゲートがプリドライバ７で直接駆動されるのではなく、パルス回路３８によって駆動される点である。
【００２２】
図８は図７の回路の動作を説明するためのタイミング図で、図７におけるＡ〜Ｄ点の波形を示している。プリドライバ７のオンオフ信号入力端子８（Ａ点）にオン信号が入力されると、プリドライバ７は先ず出力７ｂ（つまりＭＯＳＦＥＴ４のゲート（Ｄ点）の電位）をＬとしＭＯＳＦＥＴ４を遮断する。次にプリドライバ７はｔｄｌの遅れ時間後、出力７ａ（つまりＭＯＳＦＥＴ３７のゲート及びパルス回路３８の入力（Ｂ点）の電位）をＬとしＭＯＳＦＥＴ３７をオンさせると共に、パルス回路３８を介して予め決められた期間ｔｄ２，ｔｄ３ずつＭＯＳＦＥＴ３６のゲート（Ｃ点）の電位をＬ，Ｈと切り替えた後、さらにＬに切り替える。
【００２３】
ここで、ｔｄ２の期間は図６における時点ｔｌからｔ２の期間に対応し、ｔｄ３の期間は図６における時点ｔ２からｔ４の期間に対応する。すなわち、時点ｔ２からｔ４の期間（期間ｔｄ３）においてはＭＯＳＦＥＴ３７だけでＩＧＢＴｌのゲートを充電し、時点ｔｌからｔ２の期間（期間ｔｄ２）及び時点ｔ４以降（期間ｔｄ３の後）はＭＯＳＦＥＴ３６及び３７で充電する。これによって以下の効果が得られる。
【００２４】
まず、時点ｔｌからｔ２の期間をＭＯＳＦＥＴ３６及び３７で充電することにより、オン信号の入力時点からＩＧＢＴ１のゲート電圧ＶGEがしきい値に達するまでの時間（ターンオンの遅れ時間）を短くすることができる。これはＩＧＢＴ１のスイッチング損失を低減する効果は無いが、オン信号入力時点から実際にＩＧＢＴ１がターンオン（通流開始）するまでの遅れ時間が短くなり制御性が向上する。
【００２５】
次に、時点ｔ２からｔ４の間はＭＯＳＦＥＴ３７だけでＩＧＢＴ１のゲートを充電するのでＩＧＢＴ１のコレクタ電流のｄｉ／ｄｔが小さくなるため、時点ｔ２からｔ３の期間のＩＧＢＴ１のスイッチング損失は若干増加するものの、ゲート電圧ＶGEのオーバーシュート（図６の時点ｔ３からｔ５にかけてのゲート電圧ＶGEの山）が低くなることにより、コレクタ電流Ｉｃのピーク電流が低減されると共にＩｃの急激な減少も抑えられるため、浮遊インダクタンスＬｓによるサージ電圧や電流振動による放射ノイズの発生が抑えられる。
【００２６】
時点ｔ４以後の期間では、再度ＭＯＳＦＥＴ３６及び３７で充電することによりミラー効果によってＩＧＢＴ１のゲート電圧が一定となる期間（図６の時点ｔ５〜ｔ６の期間）を短くし、ＩＧＢＴ１のコレクタ・エミッタ間電圧ＶCEの低下を早めることができ、この間のターンオン損失を低減できる。
【００２７】
従って図７の回路では、ＩＧＢＴ１の図６の時点ｔ２〜ｔ３の期間のターンオン損失は増加するものの、時点ｔ５からｔ６の期間のターンオン損失を低減することができるので、スイッチング損失（この場合、ターンオン損失）を増加させないで、サージ電圧及びノイズの発生を抑えることが可能となる。
【００２８】
なお、図８におけるｔｄ４の期間は期間ｔｄｌと同様、ＭＯＳＦＥＴ３６又は３７と、ＭＯＳＦＥＴ４とが同時にオンする期間が存在することを防止するためのものである。
【００２９】
【発明が解決しようとする課題】
実際のモータ制御などを行うインバータ回路ではＰＷＭ制御によりインバータ回路の出力電流が正弦波形になるように制御するため、ＩＧＢＴ１の電流は一定でない。従って図６における時点ｔ２からｔ３の期間は一定でない。従って図７におけるＭＯＳＦＥＴ３７をオンしたまま３６をオフする期間（図８の期間ｔｄ３）は最大電流時を想定した十分長い期間にする必要がある。
【００３０】
従って実際にはＩＧＢＴ１のゲート充電電流を大きくすべき図６の時点ｔ５以降の区間の始めの部分は充電電流が低いままであり、時点ｔ５〜ｔ６の期間のスイッチング損失を十分低減することができなかった。また、温度特性などにより図６の時点ｔｌ、ｔ２などの時間が変動した場合についても適切な制御が行えないという欠点があった。
【００３１】
次にＩＧＢＴ１の負荷に短絡が発生した場合でのＩＧＢＴ１のターンオンを考える。図９はＩＧＢＴ１をオフ状態からその負荷を短絡してオンさせた場合の電流及び電圧の波形を示す。時点ｔｌｌでＩＧＢＴ１のゲートの充電を開始し、時点ｔ１２でゲート電圧ＶGEがゲートしきい値に達するとＩＧＢＴ１に電流が流れ始める。
【００３２】
負荷短絡の場合、配線などの浮遊インダクタンスによる影響を無視すれば、ＩＧＢＴ１に印加される電圧は一定である。従って図６に示すＩＧＢＴ１のコレクタ電圧ＶCEの低下に伴うミラー効果によって、ＩＧＢＴ１のゲート電圧ＶGEが一定となる期間が存在しない。従ってゲート電圧ＶGEは上昇を続け、ｔ１３において駆動回路の電源１１の電圧Ｖccに達する。
【００３３】
しかしながら、短絡時にはＩＧＢＴ１の内部のキャリアの振る舞いによってＩＧＢＴ１のゲートからドライブ回路の方向に電流が流れ、駆動回路のインピーダンスやゲート配線のインダクタンスによる電圧降下により、ゲート電圧ＶGEが駆動回路の電源電圧Ｖcc以上に上昇する。この現象は特に図４には図示されていないゲート抵抗（ＩＧＢＴ１のゲートとＭＯＳＦＥＴ２のドレイン間に接続）が有る場合に顕著になる。やがてゲート電圧ＶGEは過渡期間を経て時点ｔ１４で最大値をとり、時点ｔ１５で電源電圧Ｖccに戻る。
【００３４】
一方、コレクタ電流Ｉｃはゲート電圧ＶGEの上昇に伴い増加し、ゲート電圧ＶGEが時点ｔ１４でピークを迎えたあとは、ゲート電圧の低下に従い減少する。なお、コレクタ電流Ｉｃがゲート電圧ＶGEが一定になった後も減少しているのはＩＧＢＴ１の温度上昇の影響である。
【００３５】
最近のＩＧＢＴはオン電圧の低減などで高性能化が進んでいるが、高性能なＩＧＢＴほど負荷短絡時のコレクタ電流が大きく、短い時間で破壊し易い。このため、負荷短絡を検知し、ゲート電圧の上昇を抑える電流制限回路が使用されるのが一般的になりつつある。
【００３６】
しかしながらゲート電圧の上昇速度が早く、コレクタ電流の上昇速度が早いと、電流制限回路が動作する前に破壊が発生する。図４の回路ではＩＧＢＴ１の通常のスイッチング速度を低下させないことを前提にすると、ＭＯＳＦＥＴ２のオン抵抗を大きくできないのでＩＧＢＴ１のコレクタ電流の上昇速度が大きくなり、保護が不可能になる。
【００３７】
図７の回路では、コレクタ電流の上昇の初期段階での上昇速度は抑えられるものの、一定時間後にはＩＧＢＴ１のゲートを急速に充電する。短絡電流を検出する電流レベルは、通常使用する電流のレベルより高いので、図７の回路の場合、負荷短絡を検出してから保護回路が動作するまでの間の電流上昇は、図４の回路よりむしろ大きくなり、短絡保護はむしろ困難になる。
【００３８】
そこで本発明は、これら従来のドライブ回路が持つ問題を解消し、駆動対象の電圧駆動型半導体スイッチング素子のターンオン時に生ずるノイズを抑制しながら、ターンオンの遅れや損失を低減し得ると共に、負荷短絡状態でのターンオン時の保護も容易なドライブ回路を提供することを課題とする。
【００３９】
【課題を解決するための手段】
前記の課題を解決するために、請求項１のドライブ回路では、
（プリドライバ９のオンオフ信号入力端子８への）オン信号の入力に基づいて駆動対象の電圧駆動型半導体スイッチング素子（ＩＧＢＴ１，センスＩＧＢＴ２０など）の制御端子（ゲートなど）に電流を供給する手段と、（オンオフ信号入力端子８への）オフ信号の入力に基づいて該電圧駆動型半導体スイッチング素子の制御端子から電流を引き抜く手段（ＮチャネルＭＯＳＦＥＴ４など）とを備え、前記電流を供給する手段が、前記制御端子にドレインが接続された電圧駆動型トランジスタ（ＰチャネルＭＯＳＦＥＴ２など）を持ち、該電圧駆動型トランジスタのゲート・ドレイン間にコンデンサ（１０）が接続されたドライブ回路において、前記電流を供給する手段がさらに、前記駆動対象の電圧駆動型半導体スイッチング素子と直列に接続されたフリーホイルダイオード（３１）の電流が該電圧駆動型半導体スイッチング素子に転流され終わる転流終了時点（ｔ３）を検出する手段と、前記オン信号の入力時点から該転流終了時点までの期間、前記電圧駆動型半導体スイッチング素子の制御端子を急速に充電する手段（制御回路１７，ＰチャネルＭＯＳＦＥＴ１４）とを持つようにする。
また、請求項２のドライブ回路では、請求項１に記載のドライブ回路において、前記転流終了時点を検出する手段が、前回、前記電圧駆動型半導体スイッチング素子に流れた電流をサンプルホールドする手段（サンプルホールド回路１５）と、このサンプルホールドされた電流値と、今回該電圧駆動型半導体スイッチング素子に流れている電流とを比較する電流比較手段（コンパレータ１６）とを持つようにする。
また請求項３のドライブ回路では、請求項１に記載のドライブ回路において、
前記電流比較手段が、比較する電流値に前記転流終了時点を早めに検出する所定のオフセット（１９）を付加するようにする。
【００４０】
また請求項４のドライブ回路では、請求項１〜３に記載のドライブ回路において、
前記電流を供給する手段が、前記オン信号の入力に基づいて前記電圧駆動型トランジスタのゲートを比較的緩やかに充電する緩充電手段を持つようにする。
【００４１】
また請求項５のドライブ回路では、請求項４に記載のドライブ回路において、
前記緩充電手段が半導体スイッチング素子（ＮチャネルＭＯＳＦＥＴ５）と、これに直列接続された抵抗（６）とで構成されるようにする。
【００４２】
また請求項６のドライブ回路では、請求項４に記載のドライブ回路において、
前記緩充電手段が電流導通能力の低い（（チャネル幅／チャネル長）が小さく、オン抵抗が高い）半導体スイッチング素子（ＮチャネルＭＯＳＦＥＴ１２）で構成されるようにする。するドライブ回路。
【００４３】
また請求項７のドライブ回路では、請求項４に記載のドライブ回路において、
前記緩充電手段が定電流源で構成されるようにする。
【００４４】
【００４５】
【００４６】
【００４７】
【００４８】
本発明の作用は次の如くである。即ち、駆動対象の半導体スイッチング素子（説明の便宜上、主パワー素子という）のターンオン時にその制御端子の充電に用いるＭＯＳＦＥＴのゲート・ドレイン間にコンデンサを挿入することにより、主パワー素子のターンオン時に、制御端子充電用のＭＯＳＦＥＴのドレイン電圧（つまり、主パワー素子の制御端子の電圧）が変化する場合に発生するミラー効果が大きくなるようにし、
主パワー素子の制御端子の電圧上昇（下降）速度が大きい領域では、制御端子充電用ＭＯＳＦＥＴのオン抵抗の低下速度が遅く（速く）なるようにして、主パワー素子の制御端子の電圧変化速度、従って図６の時点ｔ２〜ｔ５の期間の主パワー素子の電流のｄｉ／ｄｔ及びコレクタ・エミッタ間電圧の下降初期のｄＶ／ｄｔを小さく、且つ電流のピークを抑えてノイズを抑制し、さらに、主パワー素子の負荷が短絡した場合でのターンオンの際も電流の増加速度を低減し、保護回路により主パワー素子を保護することを容易にする。
【００４９】
また、主パワー素子の制御端子の電圧変化速度が小さい領域では、逆にミラー効果が働かず、制御端子充電用ＭＯＳＦＥＴのオン抵抗の低下速度が早くなるようにして、図６の時点ｔ５〜ｔ６の期間を短縮し、ターンオン後期の損失を低減する。
さらにターンオン前期（図６の時点ｔ２〜ｔ３の期間）が長引き、この期間の損失が増加することを防ぐためには、オン信号の入力時点から主パワー素子と直列に接続されたフリーホイルダイオードの電流が主パワー素子に転流され終わる図６の時点（転流終了時点）ｔ３までの期間、主パワー素子の制御端子を急速に充電する手段を別に設ける（請求項１）。
なお、前記転流終了時点を検出する手段として、前回、主パワー素子に流れた電流をサンプルホールドする手段、このサンプルホールドされた電流値と、今回該電圧駆動型半導体スイッチング素子に流れている電流とを比較する電流比較手段を設ける（請求項２）。
さらに、上記転流終了時点を検出する手段等による主パワー素子の制御端子の急速充電の終了が遅れることを防ぐには前記電流比較手段にオフセットを付加する（請求項３）。
【００５０】
また、制御端子充電用のＭＯＳＦＥＴのゲートを比較的緩やかに充電する手段を設け、上記の主パワー素子のｄｉ／ｄｔやｄＶ／ｄｔを小さくする効果を高める（請求項４〜７）。
【００５１】
【００５２】
【００５３】
【００５４】
【００５５】
【発明の実施の形態】
図１は本発明の第１の参考例としての回路図で、図４と異なるところはＭＯＳＦＥＴ２のゲート・ドレイン間にコンデンサ１０が接続されている点、プリドライバ７の代わりにプリドライバ９が設けられ、その出力９ａの信号論理が、プリドライバ７の出力７ａの信号論理と反対である点、プリドライバ９の出力端９ａとＭＯＳＦＥＴ２のゲートの間に、ＭＯＳＦＥＴ２をドライブするためのＭＯＳＦＥＴ３及び５と、抵抗６が設けられている点である。
【００５６】
次に図５，図６の説明に用いたＩＧＢＴｌを図１のＩＧＢＴｌに置き換えて、図５，図６を参照しつつ図１の動作を説明する。
【００５７】
オンオフ入力端子８にオン信号が印加されると、プリドライバ９はまず出力９ｂをＬにしてＭＯＳＦＥＴ４をオフし、次にＭＯＳＦＥＴ２をオンするために出力９ａをＨにしてＭＯＳＦＥＴ３をオフし、ＭＯＳＦＥＴ５をオンする。
【００５８】
ＭＯＳＦＥＴ５がオンすると、ＭＯＳＦＥＴ２のゲートから抵抗６を通して電流が流れ、ＭＯＳＦＥＴ２のゲート電位が低下し、ＭＯＳＦＥＴ２がオンすることにより、ＩＧＢＴｌのゲート電位は上昇し始める。
【００５９】
図６における時点ｔｌからｔ４の期間は、ＩＧＢＴ１のゲート電圧ＶGEは上昇するので、コンデンサ１０を通じてＭＯＳＦＥＴ２のドレインからゲート方向に電流が流れる。従って、ＭＯＳＦＥＴ２のゲート電位は緩やかにしか低下しない。
【００６０】
このため、ＭＯＳＦＥＴ２のオン抵抗は徐々にしか低下せず、ＩＧＢＴｌのゲート電圧ＶGEの上昇は緩やかになる。このことを図７の回路と比べると、図６の時点ｔｌからｔ２の期間もＩＧＢＴｌのゲート電圧ＶGEの上昇速度が減少することが異なるが、図６の時点ｔ２〜ｔ４の期間のＩＧＢＴｌのゲート電圧ＶGEの上昇速度を低下させる点で図７の回路と同様の効果がある。
【００６１】
図６の時点ｔｌ〜ｔ２の期間が長くなることは、先に述べたようにターンオンディレイ時間が長くなる短所があるものの、スイッチング損失には影響しないので問題は小さい。また、図１の回路では、図８における期間ｔｄｌを無くしてもよくなる、つまり図１ではプリドライバ９の出力９ａと９ｂとが同時に出力されてもよくなるので実質上の問題は少ない。
【００６２】
次に図６の時点ｔ４からｔ５の期間では、ＩＧＢＴｌのゲート電圧ＶGE、すなわちＭＯＳＦＥＴ２のドレイン電位のｄＶ／ｄｔが負となるため、コンデンサ１０にはＭＯＳＦＥＴ２のゲートからドレインに向かって電流が流れ、ＩＧＢＴｌのゲート電位の低下を抑制する方向に働くと同時に、ＭＯＳＦＥＴ２のゲート電位は、より低下する方向に遷移する。このため、ＭＯＳＦＥＴ２のオン抵抗は若干減少し、ＩＧＢＴｌのゲート電圧ＶGEがピークを迎えたあと急激に低下するのを防止する。
【００６３】
このようにＩＧＢＴｌのゲート電圧ＶGEの上昇速度および下降速度が緩やかになることから、ＩＧＢＴｌのコレクタ電流Ｉｃのピーク電流は抑えられ、ピーク後のＩｃの急激な減少も抑制されるので、浮遊インダクタンスＬｓによるサージ電圧やノイズの抑制の効果が大きい。
【００６４】
次に図６の時点ｔ５以後のＩＧＢＴ１のゲート電圧ＶGEが一定になる期間では、ＭＯＳＦＥＴ２のドレイン電圧の変化がないため、所謂ミラー効果がなくなり、ＭＯＳＦＥＴ２のゲート電位は急激に低下する。このため、ＭＯＳＦＥＴ２のオン抵抗は急激に低下し、図６の時点ｔ５からｔ６までの期間を短くし、スイッチング損失を低減することができる。
【００６５】
さらに、図６の時点ｔ５付近では、まだＭＯＳＦＥＴ２のオン抵抗が十分低くはなく、徐々に低抵抗になるため、図６におけるＩＧＢＴ１のコレクタ・エミッタ間電圧ＶCEが初期に急激に低下し、徐々に緩やかになる特性が改善され、比較的一定のｄＶ／ｄｔで電圧ＶCEが低下するため、ＩＧＢＴ１のコレクタ・エミッタ間電圧ＶCEのｄＶ／ｄｔによるノイズの低減の効果も期待できる。
【００６６】
ＭＯＳＦＥＴ３については、オフ信号がオンオフ入力端子８に印加された際にＭＯＳＦＥＴ２のオフが遅れ、ＭＯＳＦＥＴ４と同時にオンする期間が無いように、十分急速にＭＯＳＦＥＴ２のゲートを充電できるように設計する必要がある。
【００６７】
次に、図１のＩＧＢＴ１の負荷短絡の場合のターンオンを考える。負荷短絡の場合、図９に示したようにＩＧＢＴ１のミラー効果によりＩＧＢＴ１のゲート電圧ＶGEが一定になる領域がないため、ＭＯＳＦＥＴ２に対してはミラー効果が常に発生する。従って、ＭＯＳＦＥＴ２のゲート電位の低下、すなわちＭＯＳＦＥＴ２のオン抵抗の低下は緩やかになり、ＩＧＢＴｌのゲート電圧ＶGEの上昇速度は図９の破線のように抑制される。このため、コレクタ電流Ｉｃの上昇速度も図９の破線に示すように抑えられ短絡保護が容易になる。
【００６８】
図２は本発明の第２の参考例としての回路図で、図１と異なるところは、［１］ＭＯＳＦＥＴ５の代わりにＭＯＳＦＥＴ１２が接続され、抵抗６が無い点、［２］ＩＧＢＴｌのゲート電圧ＶGEを検出するゲート電圧検出回路１３と、これにより制御されるＭＯＳＦＥＴ１４が接続されている点である。
【００６９】
ＭＯＳＦＥＴ１２はＭＯＳＦＥＴ５に比較しＷ／Ｌ（チヤネル幅／チャネル長）が小さくオン抵抗が高いものを使用し抵抗６を省略したものである。
【００７０】
従って、前記［１］の点の違いは単に同じ効果を別の方法で実現したこととなる。但し図２の回路では、ＭＯＳＦＥＴ２のゲート電圧が高い領域ではＭＯＳＦＥＴ１２の定電流領域となり、定電流でＭＯＳＦＥＴ２のゲートが放電され、ＭＯＳＦＥＴ２のゲート電圧が低い領域では抵抗領域となり、ＭＯＳＦＥＴ２のゲート放電電流が減少する。このように図１の場合とは若干の特性の違いがあるものの、基本的な動作に違いはない。ＭＯＳＦＥＴ１２の代わりに定電流源によりＭＯＳＦＥＴ２のゲートを放電しても同様である。
【００７１】
実質的な変更点である前記［２］の点について説明する。図２では図１におけるＩＧＢＴ１のゲート電圧ＶGEがゲートしきい値に達するまでの時間が長くなるという欠点を改善するもので、ゲート電圧検出回路１３はプリドライバ９からのＨの信号９ａによりＭＯＳＦＥＴ１４をオンさせる。さらにＩＧＢＴ１のゲート電圧ＶGEを検出し、このゲート電圧ＶGEがゲートしきい値に達したことを検出すると、ＭＯＳＦＥＴ１４をオフする。従って、ＩＧＢＴｌのゲート電圧ＶGEがゲートしきい値に達するまではＩＧＢＴｌのゲートを急速に充電し、それ以後は図１と同じ動作を行う。
【００７２】
ＩＧＢＴ１のゲート電圧ＶGEがしきい値に達したことは、ゲート電圧検出回路１３による代わりに、ＩＧＢＴ１に図３に示すようなセンスＩＧＢＴ２０等を用いてＩＧＢＴにコレクタ電流が流れ始めたことを検出しても、検出可能である。またＩＧＢＴ１のゲートを急速に充電する方法として図２の構成に代わり、電源１１とは別にゲートしきい値電圧以下の電圧の第２の電源によりターンオン前期（図６の時点ｔｌからｔ２の期間）にＩＧＢＴ１のゲートを充電する方法も考えられる。この場合は、ＩＧＢＴ１のゲート電圧ＶGEがゲートしきい値に達すると自動的に充電が停止するので、途中でオフするなどの制御が不要になる。
【００７３】
図２の構成によれば、放射ノイズを増大させないでＩＧＢＴ１の損失の低減を実現すると共に、ＩＧＢＴ１がターンオン開始（通流開始）するまでの遅れ時間、いわゆるストレージ時間の増大を防止し制御性が悪化することを防止することができる。
【００７４】
図３は本発明の実施例としての回路図で、図２と異なるところはゲート電圧検出回路１３が無く、ＩＧＢＴｌがエミッタ電極の一部を分離してコレクタ電流をセンスできるようにしたセンスＩＧＢＴ２０に置き換って、センスＩＧＢＴ２０のセンス端子とメインエミッタ端子間にセンス抵抗１８が接続されている点、さらにセンス抵抗１８の電圧降下を保持するためのサンプルホールド回路１５と、サンプルホールド回路１５の出力としてのサンプルホールド値とセンス抵抗１８の電圧降下とを比較するコンパレータ１６と、このコンパレータ１６の出力１６ａとプリドライバ９の出力９ａによってＭＯＳＦＥＴの１４のゲートを制御する制御回路１７とが付加されている点である。
【００７５】
以下に図３の動作を図５，図６を参照しつつ説明する。図１と図２において、図６の時点ｔ２からｔ３の間のＩＧＢＴのゲート電圧ＶGEの上昇速度を低下させるとを実施しているが、実際にゲート電圧ＶGEの上昇（下降）速度を低下させることが必要なのは時点ｔ３から時点ｔ５にかけての期間である。
【００７６】
これはフリーホイルダイオード３１の逆回復時にＩＧＢＴに流れる電流がＩＧＢＴのゲート電圧ＶGEのオーバーシュートによっているためである。従って、図６の時点ｔ２〜ｔ３の期間のＩＧＢＴのゲート電圧ＶGEの上昇速度を抑えることは必要ではなく、このことは逆にＩＧＢＴのコレクタ電流のｄｉ／ｄｔ減少によりターンオン損失の増大を招く。
【００７７】
しかしながら、実際のＰＷＭインバータでは電流を正弦波形に近似するため、インバータの出力電流は０から定格電流以上まで変化する。インバータ出力電流が０付近の場合においても、ＩＧＢＴにはフリーホイルダイオードの接合容量に基づくコレクタ電流が流れ、この場合は始めからゲート電圧ＶGEの上昇速度を低減する必要があるが、インバータ出力電流が０でない場合には、フリーホイルダイオード３１に流れていた電流がＩＧＢＴに転流され終わるタイミングでＩＧＢＴのゲート電圧ＶGEの上昇速度を低減する必要がある。
【００７８】
しかしながら、フリーホイルダイオード３１に流れている電流を前もって検出しないと、どのタイミングで図６の時点ｔ３の領域が終了するか予測できない。図３の回路ではフリーホイルダイオード３１に流れている電流は、ほぼ前回のターンオン時にＩＧＢＴに流れていた電流であることを利用して制御することを特徴としている。
【００７９】
サンプルホールド回路１５は図６の時点ｔ５以後のコレクタ電流Ｉｃがほぼ一定になったタイミングで、図示されてないパルス発生回路により、ＩＧＢＴに流れている電流値をセンス抵抗１８の電圧降下として取込んで保持する。コンパレータ１６は次回のターンオンのタイミングでＩＧＢＴ２０に流れる電流を検出し、サンプルホールド回路１５の出力と比較することによってフリーホイルダイオード３１の電流がＩＧＢＴ２０に転流され終わったことを検出し、制御回路１７に信号を送出する。
【００８０】
制御回路１７はプリドライバ９のＨの出力９ａ（オン信号）により、まずＭＯＳＦＥＴ１４をオンし、次にコンパレータ１６の出力１６ａによりＭＯＳＦＥＴ１４をオフさせる。
【００８１】
コンパレータ１６の（＋）入力に接続された電池の記号で示したオフセット１９は、コンパレータ１６、制御回路１７等の遅れ時間を考慮し、センスＩＧＢＴ２０のコレクタ電流がサンプルホールド回路１５に保持された値より低い、すなわち時間的に早い段階でコンパレータ１６の出力を１６ａを反転させるためのものである。
【００８２】
このオフセット１９は、回路的に付加するか、あるいはコンパレータ１６内の入力部の図外のＭＯＳＦＥＴ素子のチャネル長／チヤネル幅比を変えるなどの種々の方法で実現することができる。
【００８３】
このようにして図３の方式によれば放射ノイズを増大させないで、さらにＩＧＢＴのターンオン損失を低減することができる。
【００８４】
【発明の効果】
請求項１に関わる発明によれば、駆動対象の半導体スイッチング素子（説明の便宜上、主パワー素子という）のターンオン時にその制御端子を充電するために用いるＭＯＳＦＥＴのゲート・ドレイン間にコンデンサを挿入するようにしたので、
主パワー素子のターンオン時、制御端子充電用のＭＯＳＦＥＴのドレイン電圧（つまり、主パワー素子の制御端子の電圧）が変化する場合に発生するミラー効果が大きくなり、主パワー素子の制御端子の電圧上昇（下降）速度が大きい領域で、制御端子充電用ＭＯＳＦＥＴのオン抵抗の低下速度が遅く（速く）なり、主パワー素子の制御端子の電圧変化速度、従って図６の時点ｔ２〜ｔ５の期間の主パワー素子の電流のｄｉ／ｄｔ及びコレクタ・エミッタ間電圧の下降初期のｄＶ／ｄｔを小さく、且つ電流のピークを抑えてノイズを抑制することができ、さらに、主パワー素子の負荷が短絡した場合でのターンオンの際も電流の増加速度を低減することができるので保護回路により保護することが容易になる。
【００８５】
また、主パワー素子の制御端子の電圧変化速度が小さい領域で、逆にミラー効果が働かず、制御端子充電用ＭＯＳＦＥＴのオン抵抗の低下速度が早くなり、図６の時点ｔ５〜ｔ６の期間が短縮されるので、ターンオン後期の損失を低減することができる。
さらに、オン信号の入力時点から主パワー素子と直列に接続されたフリーホイルダイオードの電流が主パワー素子に転流され終わる図６の時点（転流終了時点）ｔ３までの期間、主パワー素子の制御端子を急速に充電する手段を別に設けるようにしたので、請求項１〜５に関わる発明の実施でターンオン前期（図６の時点ｔ２〜ｔ３の期間）が長引き、この期間の損失が増加することを防ぐことができる。後述の請求項３〜７にかかわる発明においても同様である。
また、請求項２に関わる発明によれば、請求項１に関わる発明において、前記転流終了時点を検出する手段として、前回、主パワー素子に流れた電流をサンプルホールドする手段、このサンプルホールドされた電流値と、今回該電圧駆動型半導体スイッチング素子に流れている電流とを比較する電流比較手段を設けるようにしたので、主パワー素子が正弦波電流を流しつつモータをＰＷＭ制御するインバータ回路に使用されることで、主パワー素子の電流レベルが大きく変化しても、その時々の転流終了時点を正しく検出することができる。
また、請求項３に関わる発明によれば、請求項２に関わる発明において、前記電流比較手段にオフセットを付加するようにしたので、前記転流終了時点を検出する手段等による主パワー素子の制御端子の急速充電の終了が遅れることを防ぐことができる。
【００８６】
また、請求項４〜７に関わる発明によれば、請求項１〜３に関わる発明において、制御端子充電用のＭＯＳＦＥＴのゲートを比較的緩やかに充電する手段を設けるようにしたので、上記の主パワー素子のｄｉ／ｄｔやｄＶ／ｄｔを小さくする効果を高めることができる。
【００８７】
【００８８】
【００８９】
【００９０】
【図面の簡単な説明】
【図１】  本発明の第１の参考例としてのドライブ回路の構成図
【図２】  本発明の第２の参考例としてのドライブ回路の構成図
【図３】  本発明の実施例としてのドライブ回路の構成図
【図４】  従来のドライブ回路の例を示す構成図
【図５】  ＩＧＢＴのスイッチング動作を説明する回路図
【図６】  ＩＧＢＴのスイッチング動作を説明する電圧電流の波形図
【図７】  従来のドライブ回路の別の例を示す構成図
【図８】  図７のドライブ回路の動作を説明する図
【図９】  ＩＧＢＴの負荷短絡状態でのターンオン時の電圧電流の波形図
【符号の説明】
１          駆動対象ＩＧＢＴ
２，３      ＰチャネルＭＯＳＦＥＴ
４，５      ＮチャネルＭＯＳＦＥＴ
６          抵抗
８          オンオフ信号入力端子
９          プリドライバ
１０          コンデンサ
１１          直流電源
１２          ＮチャネルＭＯＳＦＥＴ
１３          ゲート電圧検出回路
１４          ＰチャネルＭＯＳＦＥＴ
１５          サンプルホールド回路
１６          コンバレータ
１７          制御回路
１８          センス抵抗
１９          オフセット
２０          センスＩＧＢＴ
３１          フリーホイルダイオード
ｔ１〜ｔ６    時点
【図１】
0003736227.tif 000002
【図２】
0003736227.tif 000003
【図３】
0003736227.tif 000004
【図４】
0003736227.tif 000005
【図５】
0003736227.tif 000006
【図６】
0003736227.tif 000007
【図７】
0003736227.tif 000008
【図８】
0003736227.tif 000009
【図９】
0003736227.tif 000010