(57)【特許請求の範囲】
【請求項１】
第１のクロック信号、第２のクロック信号のいずれかを選択的に出力する選択部と、該選択部で選択された信号を入力とする位相同期発振回路の出力クロックを用いて動作する伝送装置において、
前 記第１のクロック信号を入力とし、該第１のクロック信号の第１の期間（Ｔ１）内における周波数が所定の基準外であることを検出する第１の検出手段と、
前記 第１のクロック信号を入力とし、該第１のクロック信号の第２の期間（Ｔ２（Ｔ１＜Ｔ２））内における周波数が所定の基準外であることを検出する第２の検出 手段と、
を備え、
前記選択部は、該第１の検出手段または該第２の検出手段のいずれかにおいて前記検出が行われた場合に、前記第１のクロック信号の選択から前記第２のクロック信号の選択に切替えて出力する、
ことを特徴とする伝送装置。
【請求項２】
請求項１記載の伝送装置において、
前記選択部に入力される前記第２のクロック信号を補正する補正手段であって、前記選択部の前記切替え時に前記第２のクロック信号を前記切替え時の前記第１の クロック信号の周波数に補正し、その後、前記第２のクロック信号の周波数を該補正後の周波数から所定の周波数に所定速度内で近づける補正をする補正手段、 を更に備えたことを特徴とする伝送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、伝送路から受信した信号から抽出したクロックを用いて装置内クロックを生成する伝送装置であって、伝送路等の障害により抽出クロックが変動した場合に抽出クロックから他のクロック（例えば、自装置内の発振器の出力クロック、又は、装置外部から別途供給される他のクロック）への切替えを行い装置内クロックを生成する機能を備えた伝送装置に関する。
【０００２】
【従来の技術】
図１は従来の伝送装置のうち、特に、伝送路から受信した信号から抽出したクロックを用いて装置内クロックを生成するクロック生成部の詳細図を示す。図１において、１はクロック抽出部、２は発振器、３は周波数監視部、４は選択部、５はＰＬＬを示す。発振器２に替えて外部から入力される他のクロックを用いることもできる。少なくとも周波数監視部３、選択部４、ＰＬＬ５を含む回路をクロック生成ユニットと称す。
【０００３】
図１のような伝送装置においては、クロック抽出部１は伝送路から受信した信号からクロック信号を抽出する（抽出クロックと称す）。当該伝送装置が光伝送装置である場合には、主信号、クロック信号が重畳された光信号からクロック信号が伝送された波長の（光）信号を抽出する必要があるので、クロック抽出部１は例えばＳＡＷフィルタ等を有している。クロック抽出部１で（例えばＳＡＷフィルタ等を用いて）抽出された抽出クロックは、周波数監視部３及び選択部４に入力される。周波数監視部３は、抽出クロックのクロック数（例えばクロックの立ち上がりエッジの数）を所定期間内カウントする（発振器２からの自走クロック信号はこの所定期間の生成に用いている）。また、周波数監視部３は、抽出クロックが理想的な周波数である場合に、当該所定期間内にカウントされるべき基準カウント数が設定されている。カウントした抽出クロックのクロック数と当該基準カウント数との差分が所定の範囲を超えたことを検出すると、周波数監視部３は、選択部４へ切替信号を送る。
【０００４】
一方、発振器２は、当該伝送装置内に設けられ、理想的な抽出クロックの周波数に一致するクロック信号を出力する（自走クロックと称す）ように設定されている。自走クロックは、抽出クロック同様に、選択部４へ送られる。
【０００５】
選択部４は、通常時（例えば周波数監視部から切替信号が与えられる前）には、
クロック抽出部１側を選択し、抽出クロックをＰＬＬ５へ与えるように選択制御を行なう。一方、周波数監視部３から切替信号を受信した場合には、クロック抽出部１側に替えて発振器２側を選択し、発振器２の出力クロックをＰＬＬ５へ与えるように選択制御する。  ＰＬＬ５は、選択部４から与えられるクロックをリファレンス信号として動作し、装置内クロックを再生、出力する。伝送装置は、この装置内クロックを用いて伝送路から受信した主信号の受信処理を行う。
【０００６】
【発明が解決しようとする課題】
しかし、この従来の伝送装置は、装置内クロックを再生するＰＬＬのリファレンス信号の周波数変動に高い精度が要求される場合に、それに対応することができないことがわかった。即ち、ＰＬＬ５のリファレンス信号として与える抽出クロックの周波数を監視する周波数監視部３は、前述のように所定期間内の抽出クロックのクロック数を基準カウント値と比較することにより、抽出クロックの異常を検出しているが、ＰＬＬ５のリファレンス信号として用いる抽出クロックの周波数の精度を高める必要がある場合には、この所定期間を長く設定しなければならない。ところが、所定期間を長く設定すると、逆に抽出クロックの周波数が急変した場合これを検出するまでに長時間要し、ＰＬＬ５のキャップチャレンジを超えてしまい、装置内クロックがふらついて異常な受信処理となってしまうことがある。
【０００７】
また、発振器２としては、通常、水晶振動子等を用いるが、温度、湿度、電源変動等の環境の変動、又、部品特性のバラツキによりその出力周波数は変動する可能性がある。例えば、数１０ｐｐｍ程度の変動を生ずることもある。従って、切替信号による選択部４の切替動作により抽出クロックから自走クロックに切替られた場合に、ＰＬＬ５に与えられるリファレンス信号の周波数が急変してしまい、ＰＬＬ５がその周波数急変に追従することができないために、装置内クロックがふらついて異常な受信処理となってしまうことがある。
【０００８】
本発明は、主にかかる問題を解決することを目的とする。
【０００９】
【課題を解決するための手段】
（１）本発明においては、第１のクロック信号、第２のクロック信号のいずれかを選択的に出力する選択部と、該選択部で選択された信号を入力とする位相同期発振回路の出力クロックを用いて動作する伝送装置において、前記第１のクロック信号を入力とし、該第１のクロック信号の第１の期間（Ｔ１）内における周波数が所定の基準外であることを検出する第１の検出手段と、前記第１のクロック信号を入力とし、該第１のクロック信号の第２の期間（Ｔ２（Ｔ１＜Ｔ２））内における周波数が所定の基準外であることを検出する第２の検出手段と、を備え前記選択部は、該第１の検出手段または該第２の検出手段のいずれかにおいて前記検出が行われた場合に、前記第１のクロック信号の選択から前記第２のクロック信号の選択に切替えて出力することを特徴とする伝送装置を用いる。
【００１０】
係る伝送装置を用いることにより、第１のクロック信号が所定の基準外となったことを第２の検出手段により精度高く検出して、選択部は第２のクロック信号に切替えることができるとともに、第１のクロック信号の周波数が急激に所定の基準外となった場合は、第１の検出手段がすばやく検出して、選択部は第２のクロック信号に切替えることができる。
（２）また、本発明においては、かかる伝送装置において、前記選択部に入力される前記第２のクロック信号を補正する補正手段であって、前記選択部の前記切替え時に前記第２のクロック信号を前記切替え時の前記第１のクロック信号の周波数に補正し、その後、前記第２のクロック信号の周波数を該補正後の周波数から所定の周波数に所定速度内で近づける補正をする補正手段を更に備えたことを特徴とする伝送装置を用いる。
【００１１】
係る伝送装置を用いることにより、選択部が、第１のクロック信号から第２のクロック信号に切替えて選択出力する際に、第２のクロック信号の周波数は、切替時の第２のクロック信号と略一致するとともに、その後徐々に所定の周波数（位相同期発振回路への理想的なりリファレンス信号の周波数）に変更することができる。
（３）また、本発明においては、第１のクロック信号の周波数が基準外であることを検出する検出手段を備え、該検出を行うと、前記第１のクロック信号の選択から第２のクロック信号の選択に切替える第１の切替えを行い、該第１の切替え後、該第２のクロック信号の選択から第３のクロック信号の選択に切替える第２の切替えを行う選択部と、該選択部で選択された信号を入力とする位相同期発振回路の出力クロックを用いて動作する伝送装置において、前記選択部に入力される前記第２のクロック信号を補正する補正手段であって、前記検出時に、前記第２のクロック信号の周波数を該検出時の前記第１のクロック信号の周波数に補正し、その後、前記第２のクロック信号の周波数を該補正後の周波数から前記第３のクロック信号の周波数に近づける補正をする第１の補正手段と、該第１の補正手段による補正により、前記第２のクロック信号の周波数が前記第３のクロック信号の周波数に略一致した後、前記第２のクロック信号の位相を前記第３のクロック信号の位相に所定速度内で近づける補正を行う第２の補正手段と、を備え、前記選択部は、前記第２の切替えを、該第２の補正手段による補正により、前記第２のクロック信号の位相が前記第３のクロック信号の位相と略一致した後に行うことを特徴とする伝送装置を用いる。
【００１２】
係る伝送装置を用いることにより、選択部により第１のクロック信号から第２のクロック信号への切替後において、第２のクロック信号の周波数が第３のクロック信号の周波数と略一致した後に、第２の補正手段は、第２のクロック信号の位相を第３のクロック信号の位相に近づける制御を行い、第２のクロック信号の位相が第３のクロック信号の位相と略一致すると選択部は、第２のクロック信号から第３のクロック信号への切替を行うので、第１のクロック信号から最終的に第３のクロック信号へ切替えるまでに位相同期発振回路へ入力されるクロック信号の周波数、位相ともに急変することが防がれる。
【００１３】
【発明の実施の形態】
（１）伝送装置及び当該伝送装置の利用例
図２は本発明にかかる伝送装置を用いたシステム構成例を示す。図において、例えば２１は画像・音声等の情報を送信する伝送装置、２２は伝送装置２１が接続されたＡＴＭ網、２３は伝送装置２１からの情報をＡＴＭ網２２を介して受信する側の伝送装置を収容する施設を示し、２７は施設に収容される伝送装置を示し、クロック抽出部２４、クロック生成ユニット２５、受信処理部２６を有している。伝送装置２１は、音声・画像情報等の情報をＡＴＭセル化して、光信号として光伝送路に送信する。伝送装置２７は、伝送装置２１から送信された光信号をＡＴＭ網２２を介して光伝送路から受信し、受信した光信号からクロック抽出部２４内のＳＡＷフィルタ等を用いてクロック信号（第１のクロック信号の１実施例）を抽出し、光電気変換した後にクロック生成ユニット２５へ与える。一方、画像・音声等の大容量データ伝送される主信号は、光電気変換された後に受信処理部２６へ与えられる。クロック生成ユニット２５は抽出クロックから装置内クロックを生成し、受信処理部２６へ与える。受信処理部２６は、クロック生成ユニット２５からの装置内クロックを用いてＡＴＭ信号のデセル化等を行いＡＴＭセル終端してから不図示の処理端末に画像・音声等の情報を与える。処理装置は、入力された情報を用いた様々な処理を行う。尚、装置内クロックは受信処理ユニット以外の他のユニットにも与える場合もあり、そのユニットは、入力された装置内クロックに基づいて動作する。もちろん本発明にかかる伝送装置２７、クロック生成ユニット２５を他のシステムに適用することもできる。
（２）クロック生成ユニット２５
図３は本発明に係るクロック生成ユニット２５の構成図を示す。図において、３１は発振器、３２は周波数監視部、３３は選択部、３４はＰＬＬ（位相同期発振回路）を示す
尚、発振器３１は、クロック生成ユニット２５に搭載せずとも、伝送装置２７内の他のユニット又は、施設２３内の何処かに設け、クロック生成ユニット２５に外部から入力する等の変更が可能である。選択部３３は、少なくとも抽出クロック系、抽出クロック系とは異なる系統のクロックの選択が可能である必用がある。
（３）本発明にかかる周波数監視部３２は、異なる長さ（時間長）を持った２種類以上の所定期間内それぞれにおける抽出クロックの周波数と、基準周波数（例えば理想的な抽出クロックの周波数）との比較を行い（例えば、所定期間（Ｔｉ）内における抽出クロックの立ち上がりエッジ数と、同じ所定時間（Ｔｉ）内における理想的な抽出クロックの立ち上がりエッジ数との比較を行う）、いずれかの時間内における抽出クロックの周波数が、基準周波数から所定以上ずれたことを検出した（例えば、いずれかの期間内における抽出クロックの立ち上がりエッジ数と対応する基準立ち上がりエッジ数との差が所定以上となったことを検出した）場合には、選択部３３に切替信号を与える。
【００１４】
簡単の為、所定期間として、異なる２種類の期間Ｔ１、Ｔ２（Ｔ１＜Ｔ２）を用いることとし、周波数監視部３２は、クロック抽出部２４から与えられる抽出クロックの期間Ｔ１内における立上りエッジ数及び期間Ｔ２内における立ち上がりエッジ数を期間毎に繰り返してカウントする場合の例を示す。尚、ここでは、期間Ｔ１内における立ち上がりエッジ数の測定値をＣ１、期間Ｔ２内における立ち上がりエッジ数の測定値をＣ２として表わすこととする。
【００１５】
さて、周波数監視部３２は、抽出クロックが理想的であった場合における期間Ｔ１内にカウントすべき理想的なカウント数である基準カウント数Ｒ１及び期間Ｔ２内にカウントすべき理想的なカウント数である基準カウント数Ｒ２の双方が設定されており（例えば、抽出クロックの理想的な周波数に期間（時間）を乗算することによりこの基準カウント数は求められる）、カウント値Ｃ１と基準カウント数Ｒ１、カウント値Ｃ２と基準カウント数のＲ２との比較を行う。
【００１６】
ここで、例えば｜Ｃ１−Ｒ１｜＞Ｎ１、｜Ｃ２−Ｒ２｜＞Ｎ２（Ｎ１、Ｎ２は所定の数）のいずれかが満たされたことを検出すると、周波数監視部３２は、選択部３３に対して切替信号を与える。尚、Ｎ１、Ｎ２は抽出クロックが理想的な周波数からどれほどずれた場合に、発振器３１の出力クロックへの切替を行うかに応じて適宜設定することができる値であり、もちろんＮ１＝Ｎ２とすることもできる。
【００１７】
図４を用いて、周波数監視部３２の動作について更に詳しく説明する。図４は、周波数監視部３２の詳細構成を示す図である。
【００１８】
図において、４１−１は第１周波数ずれ検出部（第１の検出手段の１実施例）、４１−２は第２周波数ずれ検出部（第２の検出手段の１実施例）、…、４１−ｎは第ｎ（ｎは 3以上の自然数）周波数ずれ検出部を示し（これらを統一的に周波数ずれ検出部と称する）、４２はＯＲ論理回路を示す。尚、周波数監視部３２は少なくとも異なる２種類以上の期間における抽出クロックのずれを検出すればよいので、簡単には、第１周波数ずれ検出部４１−１、第２周波数ずれ検出部４３１−２、ＯＲ回路４２により周波数監視部３２を構成してもよい。
【００１９】
以下周波数ずれ検出部の構成について説明する。
【００２０】
図において、４１−１−１、４１−２−１、…、４１−ｎ−１はクロックカウント部を示し、４１−１−２、４１−２−２、…、４１−ｎ−２は比較部、４１−１−３、４１−２−３、…、４１−ｎ−３は基準カウント数設定部、４１−１−４、４１−２−４、…、４１−ｎ−４は期間生成部をそれぞれ示す。
【００２１】
第１周波数ずれ検出部４１−１は、所定期間Ｔ１内における抽出クロック信号のクロック数（例えば立ち上がりエッジ数）Ｃ１を基準カウント数Ｒ１と比較し、第２周波数ずれ検出部４１−２は、所定期間Ｔ２内における抽出クロック信号のクロック数（例えば立ち上がりエッジ数）Ｃ２を基準カウント数Ｒ２と比較し、第ｎ周波数ずれ検出部４１−ｎは、所定期間Ｔｎ内における抽出クロック信号のクロック数（例えば立ち上がりエッジ数）Ｃｎを基準カウント数Ｒｎと比較する。ここに、Ｔ１＜Ｔ２＜…＜Ｔｎに対し、Ｒ１〜ＲｎはＴ１〜Ｔｎ内にカウントすべきそれぞれの基準カウント数に相当し、例えば、Ｔ１＜Ｔ２＜…＜Ｔｎとすれば、Ｒ１＜Ｒ２＜…＜Ｒｎの関係を満たすこととなる。
【００２２】
さて、比較の結果抽出クロックのカウント値と基準クロック数との差が所定以上である場合には、比較部の出力は「０」から「１」に変化する。ＯＲ論理回路４２は、比較部４１−１−２〜４１−ｎ−２の出力のいずれかが「１」である場合には、「１」を出力し、他の場合は「０」を出力する。ＯＲ論理回路４２からの出力「１」を切替信号として用いている。
【００２３】
以上の動作を図面の各部材と対応させて説明すると、抽出クロック信号は、第１〜第ｎの各周波数ずれ検出部に与えられる。各周波数ずれ検出部は、入力された抽出クロックを内部回路の各クロックカウント部４１−１−１〜４１−ｎ−１へ導く。各クロックカウント部は、入力された抽出クロックのクロック数（例えば立ち上がりエッジ数）をカウントする。但し、カウントの際、発振器３１からのクロック信号（自走クロック信号と称す）を用いて、各期間生成部４１−１−４〜４１−ｎ−４で生成したリセットパルスに基づいてカウント値のリセットを行う。即ち、期間生成部４１−１−４は、入力された自走クロックを用いてカウントを行い、カウント値が所定数となるごとにリセットパルス（ロード値「０」の信号）を出力（期間Ｔ１ごとにパルスを出力することとなる）し、クロックカウンタ４１−１−１のロード端子へ与える。同様に、期間生成部４１−２−４、…、４１−ｎ−４も期間Ｔ２、…、Ｔｎごとにリセットパルスを出力し、各クロックカウンタ４１−１−２〜４１−ｎ−１のロード端子へ与える。ここで、注意すべきは、各期間生成部は異なる期間Ｔ１〜Ｔｎを１周期とするリセットパルスを出力する点である。
【００２４】
図５は各期間生成部が出力するリセットパルスの間隔の例を示したものである。図において、上から順に期間生成部４１−１−４〜４１−ｎ−４の出力するリセットパルスのタイムチャートを表してあり、横軸ｔは時間を示す。
【００２５】
図からもわかるように、期間生成部４１−１−４のリセットパルスの間隔Ｔ１に比して期間生成部４１−２−４のリセットパルスの間隔Ｔ２の方が長く、期間生成部４１−ｎ−４のリセットパルスの間隔Ｔｎが最も長くなっている。尚、Ｔ２〜ＴｎはＴ１の整数倍の期間とすることが望ましい。
【００２６】
従って、クロックカウント部４１−１−１〜４１−ｎ−１は、リセットパルスの入力から抽出クロックの立ち上がりエッジ（又は立下り等）数を次のリセットパルスが入力されるまでカウントすることとなる。
【００２７】
そして各クロックカウント部４１−１−１〜４１−ｎ−１でカウントされたカウント値（Ｃ１〜Ｃｎ）が各比較部４１−１−２〜４１−ｎ−２に入力される
比較部４１−１−２〜４１−ｎ−２には別途、基準カウント数設定部４１−１−３〜４１−ｎ−３に設定された基準カウント数（Ｒ１〜Ｒｎ（Ｒ１＜…＜Ｒｎ））が入力されている。Ｒ１〜Ｒｎはそれぞれ期間Ｔ１〜Ｔｎそれぞれ内における理想的な抽出クロックについてのクロック数（立ち上がりエッジ数）に相当するものである。
【００２８】
従って、比較部４１−１−２〜４１−ｎ−２は、それぞれ各クロックカウント部４１−１−１〜４１−ｎ−１でカウントされたカウント値Ｃ１〜Ｃｎと、基準カウント数Ｒ１〜Ｒｎとの比較を行い、所定数のずれがある場合に信号「１」を出力する（それ以外は「０」を出力する）。例えば、｜Ｃｉ−Ｒｉ｜＞Ｎｉ（ｉ＝１、…、ｎ）の条件を満たす場合には、比較部４１−ｉ−２は「１」を出力する。ここに、Ｎ１〜Ｎｎは抽出クロックの基準周波数に対する周波数ずれをいかほどまで許容するかを画する値であり、精度を高める必用があれば、その数（Ｎ１〜Ｎｎ）をより小さく設定すればよい。
【００２９】
このように出力される各周波数ずれ検出部からの信号は、ＯＲ論理回路４２に入力され、ＯＲ論理回路４２は、比較部４１−１−２〜４１−ｎ−２のいずれかが周波数ずれを検出し、「１」を出力した場合には、切替信号として「１」を出力し（その他の場合は「０」を出力）、選択部３３へ与えることとなる。
【００３０】
選択部３３は、切替信号の入力により、抽出クロックから発振器３１の出力である自走クロック（第２のクロック信号の１実施例）へ出力の切替制御をう。
【００３１】
このように、異なる２種以上の所定時間内（Ｔ１、Ｔ２又はＴ１〜Ｔｎ）における抽出クロックの周波数を測定し、基準周波数と比較し、いずれかの期間内における抽出クロックの周波数がそれぞれに対応する基準周波数と所定以上のずれていることを検出した場合には、周波数監視部３２は、切替部３３に切替信号を与えることとしたので、抽出クロックの周波数が急変した場合には、所定期間のうち短い方の期間内の抽出クロックの周波数ずれにより即時検出可能であるとともに、抽出クロックの周波数が徐々に変化した場合であっても、所定期間のうち長い方の期間内の抽出クロックの周波数ずれにより精度高く周波数ずれを検出可能である。
（４）選択部３３
本発明においては、従来技術において説明した選択部３３を適用することもできるが、好ましくは以下に説明する選択部３３を用いるべきである。
▲１▼  図６を用いて選択部３３の詳細構成について説明する。図６は、選択部３３の別の詳細構成を示す図である。
【００３２】
５１はＰ分周器、５２はカウンタ、５３はＱ分周器、５４はＬＯＡＤ値制御部、５５は第１セレクタ、５６は第２セレクタを示す。尚、カウンタ５２、ＬＯＡＤ値制御部５４を補正手段の１実施例として用い、第１セレクタ、第２セレクタを選択部の１実施例として用いた。
【００３３】
まず各部材の動作について簡単に説明する。周波数監視部３２から切替信号が入力される前においては、選択部３３は、抽出クロック信号をＰ分周器５１によりＰ分周した後の信号をＰＬＬへのリファレンス信号として出力する。即ち、第１セレクタ５５は、Ｐ分周器５１の出力側を選択出力し、第２セレクタ５６は第１セレクタ５５の出力側を選択出力する。
【００３４】
ここで、周波数監視部３２から切替信号が入力されると、ＬＯＡＤ値制御部５４は、周波数監視部３２の第１周波数ずれ検出部４１−１のクロックカウント部４１−１−１の出力であるカウント値Ｃ１に基づきカウンタ５２にロード値を与える。ロード値の入力により、自走クロックに基づいてカウントを行うカウンタ５２の出力信号は、切替信号入力直後においてはＰ分周器の出力信号とほぼ一致した周波数となり、第１セレクタ５５に与えられる。第１セレクタ５５は、切替信号の入力により、カウンタ５２の出力信号を選択するように切替え、第２セレクタ５６を介してカウンタ５２の出力信号がＰＬＬ３４に与えられる。この例ではＣ１を用いることとしたが、Ｃ１に替えてＣ２〜Ｃｎを利用することもできる。
【００３５】
ＬＯＡＤ値制御部５４は、切替信号の入力に応じてロード値を出力し、その後徐々に変更したロード値をカウンタ５２の出力クロックのａ周期ごと（ａは自然数）に出力し、カウンタ５２に与える。
【００３６】
ＬＯＡＤ値制御部５４は、ロード値の変更により、カウンタ５２の分周数がＱ分周（要求される精度によっては所定内の誤差であってもよい）となるようなロード値をカウンタ５２に出力した場合には、同時に又は以後のｂ回目（ｂは自然数）のカウンタ５２の出力クロックの立ち上がりエッジのタイミングで第２セレクタ５６へ切替信号を与える。
【００３７】
第２セレクタ５６はこの切替信号の受信により、カウンタ５２の出力の選択からＱ分周器５３の出力の選択に切換える。
【００３８】
以上の切替動作により、抽出クロックから自走クロックへの切替時における周波数の急激な変化が緩和される。
▲２▼各部材の設定値等について詳細に説明する。
【００３９】
抽出クロック信号の周波数をFi（理想的な周波数をＦｉｒとする）、自走クロック信号の周波数をＦ０、Ｐ分周器５１、Ｑ分周器５３の分周数をそれぞれＰ、Ｑとし、カウンタ５２は、自走クロック信号の立ち上がりエッジ数を０（若しくは入力されたロード値）からＲまでカウントする間に１クロックの信号を出力するものとし、ＰＬＬ３４への理想的なリファレンス信号の周波数をＦｒとする。
【００４０】
まず、Ｐ分周器５１の分周数Ｐの設定について説明する。Ｐ分周器５１は、理想的な抽出クロック信号が入力された際に、出力信号がＰＬＬ３４への理想的なリファレンス信号となるように設定するので、Ｐ＝Ｆir/Fr に設定する。
【００４１】
一方、Ｑ分周器５３の設定であるが、Ｑ＝Ｆ０/ Ｆr となるようにＱの値を設定する。これにより、理想的には、第２セレクタ５６へ入力される信号の周波数は一致することとなる。
【００４２】
ここで、切替信号が周波数監視部３２から選択部３３に入力された時の動作について説明する。ＬＯＡＤ値制御部５４は、切替信号が入力された際におけるクロックカウンタ４１−１−１のカウント値Ｃ１を用いて、
（Ｃ１/ Ｔ１）/ Ｐ＝Ｆ０/ （Ｒ−Ｌ２＋１）
を満たすＬ２を算出し、Ｌ２をロード値としてカウンタ５２のロード端子に入力する。カウンタ５２は、Ｌ２からＲまでのカウントを行う間に１クロックの信号を出力する（尚、Ｒの値はＲ−Ｌ２＋１が負とならない程度にする）。これにより、カウンタ５２の出力信号の周波数は、周波数ずれをおこしているＰ分周器５１の出力信号の周波数に近い周波数となり、切替信号の入力により第１セレクタ５５がカウンタ５２側の出力を選択するように切替えても周波数の急激な変化は抑制される。
【００４３】
ここで、（Ｃ１/ Ｔ１）/ Ｐ＝Ｆ０/ （Ｒ−Ｌ２＋１）を満たすＬ２、即ち、
Ｌ２＝１＋Ｒ−ＰＦ０Ｔ１/ Ｃ１
を満たすＬ２の値が自然数とならない可能性もある場合は、Ｌ２を近似した自然数とするようにする演算機能をＬＯＡＤ値制御部５４に備えさせることが望ましい。
【００４４】
若しくは、次のような演算機能をＬＯＡＤ値制御部５４に備えることにより上記演算を簡略化することもできる。
【００４５】
まず、ＬＯＡＤ値制御部５４は、入力されたカウント値Ｃ１から期間Ｔ１の間において理想的な抽出クロックの立ち上がりエッジ数をカウントした場合のカウント値Ｃｒを予め記憶しておく。
【００４６】
又、
Ｃｒ／（Ｔ１Ｐ）＝Ｆ０/ （Ｒ−Ｌ１＋１）を満たすＬ１、即ち、
Ｌ１＝１＋Ｒ−ＰＦ０Ｔ１/ Ｃｒにより求められるＬ１をＬＯＡＤ値制御部５４は予め記憶しておく（ＬＯＡＤ値制御部５４が、ロード値としてＬ１を出力した場合には、カウンタ５２の出力信号は、理想的にはFrと等しい周波数となる）。
【００４７】
ここで、切替信号入力時には、抽出クロックの周波数は、必ずしも理想的な抽出クロックの周波数Ｆirとは一致しない周波数Ｆi となる。
【００４８】
従って、カウンタ５２の出力信号をＰ分周後の抽出クロック信号の周波数と一致させるには、
Ｆi ／Ｐ＝Ｆ０/ （Ｒ−Ｌ＋１）
を満たすＬをロード値としてＬＯＡＤ値制御部５４はカウンタ５２に与える必用がある。
【００４９】
更に変形をすると、
Ｌ＝１＋Ｒ−ＰＦ０／Ｆi
Ｆi ＝Ｃ１／Ｔ１であるから、
Ｌ＝１＋Ｒ−ＰＦ０Ｔ１／Ｃ１
と表せる。
【００５０】
ここで、Ｃ１＝Ｃｒであれば、Ｌ＝Ｌ１であるが、実際には、Ｃ１＝Ｃｒ＋Ｘとなっているので、
Ｌ＝１＋Ｒ−ＰＦ０Ｔ１／（Ｃｒ＋Ｘ）
となる。
【００５１】
しかし、ＰＦ０Ｔ１/ Ｃｒ＝Ｃｒを満たし、かつ、ＰＦ０Ｔ１の値が大きくなるように上記設定でＰ、Ｆ０、Ｔ１等を設定しておけば、｜Ｘ｜が十分小さければ（周波数の変動量がある程度小さく、ＸがＰＦ０Ｔ１より十分小さければ）、
・ＰＦ０Ｔ１/ （Ｃｒ＋Ｘ）≒ＰＦ０Ｔ１/ Ｃｒ−Ｘ
と近似することができるので、
Ｌ≒Ｌ１＋Ｘ
と表せる。
【００５２】
従って、ＬＯＡＤ値制御部５４は、切替信号入力時に与えられるカウント値Ｃ１からＣｒを減算し、その減算して得られた値（Ｘ）にロード値Ｌ１を加算した値Ｌを、ロード値としてカウンタ５２のロード端子に与えることとしてもよい。
【００５３】
尚、ロード値制御部５４は、カウンタ部５２の出力クロックが１クロック又はその整数倍出力される毎にロード値ＬをＬ１へ近づけるようにロード値の更新を行う。例えば、１クロック出力される毎に１づつロード値を増加（又は減少）させていく制御を行う（所定の速度内で周波数を変化させる１例である）。ここに、ロード値Ｌを完全にＬ１に一致させずとも、差分が所定の範囲に収まるまでロード値の更新を行う改良や、所定の範囲に収まると一気にロード値をＬ１に更新するようにしてもよい。
【００５４】
尚、ＬＯＡＤ値制御部５４は、ロード値がＬ１に一致したとき、又はロード値がＬ１と所定の精度で一致した場合に、第２セレクタ５６へ切替え信号を送信する。
【００５５】
これにより、切替え動作直後においては、周波数が変化した抽出クロックに自走クロックの周波数が合わされており、第１セレクタ５５の切替えにより急激な周波数変動が生じないだけでなく、第１セレクタの切替え後においては、理想的な周波数となるよう徐徐に周波数が制御された信号がＰＬＬ３４へリファレンス信号として供給され、理想的な周波数と一致または所定の精度で一致すると第２セレクタの切替により、Ｑ分周器５３により安定に分周された自走クロックがＰＬＬ３４に与えられるので、抽出クロックから自走クロックへの完全な切替が行われるまでＰＬＬ３４へ与えられるリファレンス信号の周波数が急変することが防止される。
（５）選択部３３の別の実施例
伝送装置２７に、抽出クロック、発振器３１からの自走クロック以外のクロック信号（第３のクロック信号の１実施例であり、例えばＤＣＳ（ｄｉｇｉｔａｌｃｌｏｃｋ  ｓｕｐｐｌｙ）と称す）が供給されている場合には、以下に説明する選択部３３を用いることが望ましい。
【００５６】
図７は、選択部３３の別の実施例を示す。図において、５１はＰ分周器、５２はカウンタ、５４はＬＯＡＤ値制御部、５５は第１セレクタ、５６は第２セレクタ、５７はＳ分周器、５８、５９は第１、第２エッジ検出部、６０はカウンタ、６１はラッチ回路、６２は設定部、６３は比較部を示す。尚、第１セレクタ５５、第２セレクタ５６を選択部の１例として用い、ＬＯＡＤ値制御部５４、第１エッジ検出部５８、第２エッジ検出部５９、カウンタ６０、ラッチ回路６１、設定部６２、比較部６３の集合を第１の補正手段、第２の補正手段の双方の機能を含む回路構成の１例として用いた。
【００５７】
選択部３３の第１セレクタ５５の切替えまでの動作は前述実施例と同様である。第１セレクタ５５の切替え後の動作は次の如くである。
【００５８】
第１セレクタ５５の切替制御により、カウンタ５２の出力が選択されると、前述同様ＬＯＡＤ値制御部５４のロード値変更動作により第１セレクタ、第２セレクタを介してＰＬＬ３４へ与えられるクロック信号は周波数ずれ発生時の周波数から徐徐に理想的な周波数（この実施例の場合Ｓ分周後のＤＣＳの周波数）となうように周波数制御がなされたものとなる。先の実施例では、ＬＯＡＤ値制御部５４は、理想的な周波数となったことを検出した時点で、第２セレクタによる切替え制御を行い、自走クロック信号をＱ分周器５３でＱ分周した信号が第２セレクタを介してＰＬＬ３４へ与えることとしたが、この実施例では、最終的には抽出クロックからＤＣＳへの切替えを行うため、次のような処理となる。
【００５９】
即ち、カウンタ５２から第１セレクタに入力される信号の周波数が、Ｓ分周後のＤＣＳの周波数に一致する（又は略一致する）と、以下に動作に基づくＬＯＡＤ値制御部５４の制御が有効となる。
【００６０】
即ち、第１セレクタから出力されるカウンタ５２の出力信号は第１エッジ検出部５８に入力される。第１エッジ検出部は５８は、入力信号のエッジ（例えば、立ち上がり）を検出し、検出を行うたびにカウンタ６０へリセットパルスを出力する（例えば、ロード値０の信号をロード端子に与える）。すると、自走クロック信号をクロック端子から入力されているカウンタ６０は、リセットパルスの入力により、自走クロックの立ち上がりのカウントを初期化（０とし）、再びカウントを行う。即ち、カウンタ６０は、自走クロックを基準信号として、第１セレクタからの出力信号のエッジ（立ち上がりエッジ）からの経過時間を測定することとなる。
【００６１】
一方、ＤＣＳが入力されたＳ分周器５７は、ＤＣＳをＳ分周し、出力を第２セレクタ５６及び第２エッジ検出部５９へ与える。尚、Ｓ分周器５７に設定すべき分周数Ｓは、例えば、入力されるＤＣＳの周波数がＰＬＬ３４へ入力すべきリファレンス信号として理想的な周波数（即ち、理想的な抽出クロックがＰ分周され、第２セレクタ５６へ与えられるのと同じ周波数となるように）になるように設定する。
【００６２】
さて、カウンタ６０からのカウンタ値及び第２エッジ検出部５９からの信号が入力されているラッチ回路６１は、第２エッジ検出部５９からのエッジ検出信号（立ち上がりエッジの検出により出力されるタイミング信号）の入力されたタイミングでカウンタ６０からのカウンタ値をラッチして、比較部６３へ与える。
【００６３】
比較部６３は設定部６２により設定された設定値とラッチ回路６１でラッチされたカウンタ値との比較を行い、カウンタ値が設定値より大きい場合には、信号「１」を出力し、小さい場合には、信号「０」を出力する。尚、設定値の基準として、第１セレクタ５５の理想的な出力クロックの半周期の間における自走クロック信号のエッジ数（例えば、立ち上がり）を用いる。
【００６４】
比較部６３の出力は、ＬＯＡＤ値制御部５４に与えられる。
【００６５】
ＬＯＡＤ値制御部５４は、信号「１」（「０」）が入力されると、切替える元のカウンタ５２の出力クロックの位相に対して切替える先のＤＣＳの位相がカウンタ５２の出力クロックの半周期以上（半周期以内）遅れていることとなるので、カウンタ５２へ与えていたロード値を増加（減少）させる。例えば、ロード値を＋１（−１）等する。
【００６６】
尚、ＬＯＡＤ値制御部５４は、比較部６３からの信号に基づく係る制御は、切替え信号入力後、カウンタ５２へ与えるロード値がＬ３（若しくはＬ３に近い値）となった後に行う。尚、Ｌ３とは、ＤＣＳの周波数をＦｓとすると、
Ｆｓ／Ｓ＝Ｆ０／（Ｒ−Ｌ３＋１）
を満たす値である。
【００６７】
これにより、切替える元のカウンタ５２の出力クロックの位相に対して切替える先のＤＣＳの位相がカウンタ５２の出力クロックの半周期以上遅れている場合には、ロード値の増加（例えばロード値＝Ｌ３＋１）により、カウンタ５２の出力クロックの立ち上がりが早まる方向に制御され、時間の経過とともにＳ分周後のＤＣＳの位相に近づくこととなる。一方、切替える元のカウンタ５２の出力クロックの位相に対して切替える先のＤＣＳの位相がカウンタ５２の出力クロックの半周期以内で遅れている場合には、ロード値の減少（例えばロード値＝Ｌ３−１）により、カウンタ５２の出力クロックの立ち上がりが遅れる方向に制御され、時間の経過とともにＳ分周後のＤＣＳの位相に近づくこととなる。
【００６８】
但し、ＬＯＡＤ値制御部５４が行う比較部６３からの信号に基づく上記制御の具体例は次のように行うことが望ましい。
▲１▼  例１
「１」を受信すると、次に「０」を受信するまで第１エッジ検出部５８でのエッジ検出タイミングにロード値（＝Ｌ３＋１）を固定的にカウンタ５２へ与え続け、「０」を受信すると第２セレクタへ切替え信号を与える。
【００６９】
一方、「０」を受信すると、次に「１」を受信するまで第１エッジ検出部５８でのエッジ検出タイミングにロード値（＝Ｌ３−１）を固定的にカウンタ５２へ与え続け、「１」を受信すると第２セレクタへ切替え信号を与える。
【００７０】
これにより、カウンタ５２の出力クロックの周期が、１周期毎にカウント５２における１カウンタ分だけ増（減）することとなり、徐々にＳ分周後のＤＣＳの位相に近づくこととなる。
▲２▼  例２
「１」を受信すると、１度ロード値をＬ３＋１に変更して出力するが、その後は更にＮ回（Ｎは自然数）「１」を連続して受信するまで第１エッジ検出部５８でのエッジ検出タイミングにロード値（＝Ｌ３）を固定的にカウンタ５２へ与え続る。但し、このＮ回の間に「０」を受信すると、第２セレクタ５６へ切替え信号を与える。
【００７１】
一方、「０」を受信すると、１度ロード値をＬ３−１に変更して出力するが、その後は更にＮ回（Ｎは自然数）「０」を連続して受信するまで第１エッジ検出部５８でのエッジ検出タイミングにロード値（＝Ｌ３）を固定的にカウンタ５２へ与え続る。但し、このＮ回の間に「１」を受信すると、第２セレクタ５６へ切替え信号を与える。このようにるすることで、カウンタ５２の出力クロックの位相の変化をゆっくりなものとすることができ、ＰＬＬ３４へ与える影響が少ない。  第２セレクタ５６は、切替え信号の入力により、Ｓ分周されたＤＣＳを選択するように切替え制御を行う。
【００７２】
以上例示的にあげたがＬＯＡＤ値制御部５５４の制御については、ＰＬＬ３４へ与えるファレンス信号として位相変化が許容できる範囲において、変形を適用することが可能である。
【００７３】
これまでの説明では、ＰＬＬ３４へのリファレンス信号を抽出クロックから自走クロック信号、又はＤＣＳへ切替える例を示したが、自走クロック信号、又はＤＣＳから抽出クロックへ切替えも同様の思想で行うことができる。
【００７４】
【発明の効果】
本発明によれば、抽出クロックの周波数ずれを高精度に検出可能であるだけでなく、周波数の急変もすばやく検出することができる。従って、クロック切替がすばやく行え、ＰＬＬへリファレンス信号を安定して供給することができる。
【００７５】
また、抽出クロックから他のクロックへの切替時には、他のクロックの周波数を抽出クロックの周波数に合わせ、切替後は徐々に該他のクロックの周波数を理想的な周波数に徐々に戻す制御を行うので、後段のＰＬＬに負担なく、安定したリファレンス信号を与えることができる。
【００７６】
また、抽出クロック信号（第１のクロック信号）から第３のクロックへ切替える際、まず、抽出クロックの周波数に合わせた第２のクロックへ切替え、切替後第２のクロックの周波数を徐々に第３のクロックの周波数に合わせ、更に第２のクロックの周波数の位相を徐々に第３のクロックの位相に合わせ、周波数、位相とも所定の精度で一致した際に、第２のクロックから第３のクロックへ切替えを行うので、ＰＬＬへ与えるリファレンス信号の周波数、位相ともに急変せずに、抽出クロックから他のクロックへ切替えることができる。
【図面の簡単な説明】
【図１】従来のクロック生成部の詳細図を表す。
【図２】本発明にかかる伝送装置を用いたシステム構成例を示す。
【図３】クロック生成ユニットの構成を示す。
【図４】周波数監視部３２の詳細構成を示す。
【図５】リセットパルスの説明図を表す。
【図６】選択部３３の詳細構成図を表す。
【図７】選択部３３の別の実施例を表す。
【符号の説明】
１  クロック抽出部
２  発振器
３  周波数監視部
４  選択部
５  ＰＬＬ（位相同期発振回路）
２１  伝送装置
２２  ＡＴＭ網
２３  施設
２４  クロック抽出部
２５  クロック生成ユニット
２６  受信処理部
２７  伝送装置
３１  発振器
３２  周波数監視部
３３  選択部
３４  ＰＬＬ（位相同期発振回路）
４１−１〜４１−ｎ  （第１から第ｎ）周波数ずれ検出部
４１−１−１〜４１−ｎ−１  クロックカウント部
４１−１−２〜４１−ｎ−２  比較部
４１−１−３〜４１−ｎ−３  基準カウント数設定部
４１−１−４〜４１−ｎ−４  期間生成部
４２  ＯＲ論理回路
５１  （Ｐ）分周器
５２  カウンタ
５３  （Ｑ）分周器
５４  ＬＯＡＤ値制御部
５５  第１セレクタ
５６  第２セレクタ
５７  （Ｓ）分周器
５８  第１エッジ検出部
５９  第２エッジ検出部
６０  カウンタ
６１  ラッチ回路
６２  設定部
６３  比較部
【図１】
0003820893.tif 000002
【図２】
0003820893.tif 000003
【図３】
0003820893.tif 000004
【図４】
0003820893.tif 000005
【図５】
0003820893.tif 000006
【図６】
0003820893.tif 000007
【図７】
0003820893.tif 000008