(57)【特許請求の範囲】
【請求項１】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と、前記スイッチング素子に接続された画素電極とを有する電気光学パネルのデータ線駆動方法であって、
開始パルスを入力クロック信号に従って順次転送し、
実際にサンプリングに用いる信号の数より２個多い数の各サンプリング信号を生成し、
前記入力クロック信号を基準として、最初のサンプリング信号に対応した第１遅延時間と、最後のサンプリング信号に対応した第２遅延時間との平均値を示す平均化信号を生成し、
前記平均化信号に基づいて、入力画像情報を遅延して遅延画像情報を生成し、
前記各サンプリング信号のうち最初と最後のサンプリング信号を除いたサンプリング信号に基づいて、前記遅延画像情報をサンプリングし、
サンプリングされた遅延画像情報に基づいて、各データ線を駆動するデータ線信号を生成するとともに、対応するデータ線に各データ線信号を供給する
ことを特徴とする電気光学パネルのデータ線駆動方法。
【請求項２】
前記各サンプリング信号を生成する工程、前記遅延画像情報をサンプリングする工程、および前記データ線信号を生成して各データ線に供給する工程は、前記スイッチング素子が形成された基板と同一基板上で行い、
前記平均化信号を生成する工程、および前記遅延画像情報を生成する工程は、前記基板とは別の基板上で行う
ことを特徴とする請求項１に記載の電気光学パネルのデータ線駆動方法。
【請求項３】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と、前記スイッチング素子に接続された画素電極とを有する電気光学パネルのデータ線駆動装置であって、
開始パルスを入力クロック信号に従って順次転送し、実際にサンプリングに用いる信号の数より２個多い数の各サンプリング信号を生成するシフト手段と、
前記入力クロック信号を基準として、最初のサンプリング信号に対応した第１遅延時間と、最後のサンプリング信号に対応した第２遅延時間との平均値を示す平均化信号を生成する平均化信号生成手段と、
前記平均化信号に基づいて、入力画像情報を遅延して遅延画像情報を生成する遅延手段と、
前記各サンプリング信号のうち最初と最後のサンプリング信号を除いたサンプリング信号に基づいて、前記遅延画像情報をサンプリングするサンプリング手段と、
サンプリングされた遅延画像情報に基づいて、各データ線を駆動するデータ線信号を生成するとともに、対応するデータ線に各データ線信号を供給するデータ線信号生成手段と
を備えることを特徴とする電気光学パネルのデータ線駆動装置。
【請求項４】
前記スイッチング素子が形成された基板と同一基板上に、前記シフト手段、前記サンプリング手段、および前記データ線信号生成手段を設ける一方、
前記基板とは別の基板上に前記平均化信号生成手段および前記遅延手段を設けたことを特徴とする請求項３に記載の電気光学パネルのデータ線駆動装置。
【請求項５】
前記平均化信号生成手段は、
前記入力クロック信号と前記最初のサンプリング信号とに基づいて、それらの間の位相差を示すパルスを出力する第１論理回路と、
前記第１論理回路の出力パルスを積分する第１積分回路と、
前記入力クロック信号と前記最後のサンプリング信号とに基づいて、それらの間の位相差を示すパルスを出力する第２論理回路と、
前記第２論理回路の出力パルスを積分する第２積分回路と、
前記第１積分回路の出力信号と前記第２積分回路の出力信号の平均値を算出して、前記平均化信号として出力する平均化回路と
を備えることを特徴とする請求項３に記載の電気光学パネルのデータ線駆動装置。
【請求項６】
前記遅延画像情報は、デジタル信号形式の画像データであり、
前記データ線信号生成手段は、
前記サンプリング手段から供給される画像データをラッチして点順次画像データに変換する第１ラッチ手段と、
前記点順次画像データを水平走査期間毎にラッチして線順次画像データに変換する第２ラッチ手段と、
前記線順次画像データをＤ／Ａ変換して前記データ線信号を生成するとともに、対応するデータ線に各データ線信号を供給するＤ／Ａ変換手段と
を有することを特徴とする請求項３に記載の電気光学パネルのデータ線駆動装置。
【請求項７】
前記遅延手段は、前記各サンプリング信号のうち時間的に中央のタイミングで発生するサンプリング信号がアクティブから非アクティブに切り替わるタイミングを、当該サンプリング信号に対応する画像データがアクティブとなる期間の中央で発生させるように、前記平均化信号に基づいて、前記入力画像情報を遅延して前記画像データを生成することを特徴とする請求項６に記載の電気光学パネルのデータ線駆動装置。
【請求項８】
前記遅延画像情報は、アナログ信号形式の画像信号であり、前記データ線信号生成手段は、前記サンプリング手段から供給される前記画像信号を前記各データ線に供給することを特徴とする請求項３に記載の電気光学パネルのデータ線駆動装置。
【請求項９】
前記遅延手段は、前記各サンプリング信号のうち時間的に中央のタイミングで発生するサンプリング信号のアクティブ期間が、当該サンプリング信号に対応する画像信号のアクティブ期間と一致するように、前記平均化信号に基づいて、前記入力画像情報を遅延して前記画像信号を生成することを特徴とする請求項８に記載の電気光学パネルのデータ線駆動装置。
【請求項１０】
複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と、前記スイッチング素子に接続された画素電極とを有する電気光学パネルと、
請求項３乃至請求項９のうちいずれか１項に記載したデータ線駆動装置と、
前記各走査線を駆動する走査線駆動装置と
を備えたことを特徴とする電気光学装置。
【請求項１１】
請求項１０に記載の電気光学装置を表示部として用いたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電気光学パネルのデータ線駆動方法、データ線駆動装置、これを用いた電気光学装置、および電子機器に関する。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、アクティブマトリクス方式の液晶表示装置は、主に、マトリクス状に配列した画素電極の各々にスイッチング素子が設けられた素子基板と、カラーフィルタなどが形成された対向基板と、これら両基板との間に充填された液晶とから構成される。このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して、画素電極に画像信号を印加すると、当該画素電極および対向電極（共通電極）の間の液晶層に所定の電荷が蓄積される。電荷蓄積後、当該スイッチング素子をオフ状態としても、液晶層の抵抗が十分に高ければ、当該液晶層における電荷の蓄積が維持される。このように、各スイッチング素子を駆動して蓄積させる電荷の量を制御すると、画素毎に液晶の配向状態が変化して、所定の情報を表示することが可能となる。
【０００３】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線駆動回路によって、１本または複数本のデータ線を順次選択するサンプリング信号を生成し、第３に、各データ線と画像信号供給線との間に設けられた各スイッチを、サンプリング信号に基づいて制御することによって、画像信号を各データ線に供給する構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００４】
【発明が解決しようとする課題】
ところで、上述した駆動方法にあっては、サンプリング信号の位相と画像信号の位相とが一致することが前提となる。一般に、データ線駆動回路はシフトレジスタとクロック信号供給線を備えて素子基板上に形成されており、さらに、シフトレジスタは、ラッチ回路を多段接続して構成されており、その一端から供給される転送開始パルスをクロック信号に基づいて順次転送することにより、サンプリング信号を生成している。
【０００５】
しかしながら、クロック信号供給線には、各ラッチ回路の入力容量や配線自体の寄生容量が付随しており、さらに配線抵抗がある。したがって、クロック信号供給線は、等価的に梯子型のローパスフィルタを構成している。このため、転送開始パルスを左端のラッチ回路に入力しこれを右方向に順次転送していくとすれば、左端のラッチ回路に供給されるクロック信号に対して右端のラッチ回路に供給されるクロック信号は、ローパスフィルタ特性によって定まる時間だけ遅れることになる。
【０００６】
したがって、従来のデータ線駆動回路にあっては、クロック信号の遅延時間に起因して、サンプリング信号と画像信号との間に位相差が発生してしまう。このため、画像信号を所望のタイミングでサンプリングしてデータ線に供給することができず、表示画像の品質が劣化するといった問題があった。上述したように、データ線の走査方向が左から右である場合には、特に、画面の右端において画像信号とサンプリング信号のズレが大きくなるので、画面の右端において画質劣化が目立ち、不自然な画像となるといった問題があった。
【０００７】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、サンプリング信号と画像信号との時間差を低減することが可能なデータ線駆動方法および装置、そのデータ線駆動装置を用いた電気光学装置、ならびに、この電気光学装置を表示手段に適用した電子機器を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明のデータ線駆動方法は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と、前記スイッチング素子に接続された画素電極とを有する電気光学パネルに用いられるものであって、開始パルスを入力クロック信号に従って順次転送し、実際にサンプリングに用いる信号の数より２個多い数の各サンプリング信号を生成し、前記入力クロック信号を基準として、最初のサンプリング信号に対応した第１遅延時間と、最後のサンプリング信号に対応した第２遅延時間との平均値を示す平均化信号を生成し、前記平均化信号に基づいて、入力画像情報を遅延して遅延画像情報を生成し、前記各サンプリング信号のうち最初と最後のサンプリング信号を除いたサンプリング信号に基づいて、前記遅延画像情報をサンプリングし、サンプリングされた遅延画像情報に基づいて、各データ線を駆動するデータ線信号を生成するとともに、対応するデータ線に各データ線信号を供給することを特徴とする。
【０００９】
この発明によれば、開始パルスを入力クロック信号に従って順次転送して、前記データ線の総数より２個多い数の各サンプリング信号を生成し、入力クロック信号を基準として、最初のサンプリング信号に対応した第１遅延時間と、最後のサンプリング信号に対応した第２遅延時間との平均値を示す平均化信号を生成する。このため、各サンプリング信号のうち時間的に中央のタイミングで発生するサンプリング信号を直接用いることなく、その遅延時間を間接的に検知することができる。これにより、サンプリング信号と入力画像情報とのタイミングのずれに起因して、あるデータ線に隣接するデータ線に供給すべき画像信号が供給されるといった誤動作や、当該データ線に隣接するデータ線に供給すべき画像信号が混入されるといった不都合を解消して、表示画面の品質を大幅に向上させることが可能となる。
【００１０】
ここで、前記各サンプリング信号を生成する工程、前記遅延画像情報をサンプリングする工程、および前記データ線信号を生成して各データ線に供給する工程は、前記スイッチング素子が形成された基板と同一基板上で行い、前記平均化信号を生成する工程、および前記遅延画像情報を生成する工程は、前記基板とは別の基板上で行うことが好ましい。この場合には、平均化信号の生成や遅延画像情報の生成が電気光学パネルの外部で行われるので、電気光学パネルの構成をあまり変更することなく、表示画面の品質を向上させることができる。
【００１１】
次に、本発明のデータ線駆動装置は、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と、前記スイッチング素子に接続された画素電極とを有する電気光学パネルに用いられることを前提とし、開始パルスを入力クロック信号に従って順次転送し、実際にサンプリングに用いる信号の数より２個多い数の各サンプリング信号を生成するシフト手段と、前記入力クロック信号を基準として、最初のサンプリング信号に対応した第１遅延時間と、最後のサンプリング信号に対応した第２遅延時間との平均値を示す平均化信号を生成する平均化信号生成手段と、前記平均化信号に基づいて、入力画像情報を遅延して遅延画像情報を生成する遅延手段と、前記各サンプリング信号のうち最初と最後のサンプリング信号を除いたサンプリング信号に基づいて、前記遅延画像情報をサンプリングするサンプリング手段と、サンプリングされた遅延画像情報に基づいて、各データ線を駆動するデータ線信号を生成するとともに、対応するデータ線に各データ線信号を供給するデータ線信号生成手段とを備えることを特徴とする。
【００１２】
この発明によれば、シフト手段は、開始パルスを入力クロック信号に従って順次転送して、前記データ線の総数より２個多い数の各サンプリング信号を生成し、平均化信号生成手段は、入力クロック信号を基準として、最初のサンプリング信号に対応した第１遅延時間と、最後のサンプリング信号に対応した第２遅延時間との平均値を示す平均化信号を生成する。このため、各サンプリング信号のうち時間的に中央のタイミングで発生するサンプリング信号を直接用いることなく、その遅延時間を間接的に検知することができる。サンプリング信号を配線によって引き回すと、そこにノイズが重畳したり信号波形のスルーレートが低下してサンプリングに影響を与える可能性があるが、本発明によれば、表示には使用しない最初と最後のサンプリング信号に基づいて間接的に遅延時間を検出するので、遅延時間の検出に伴う画質劣化が原理的に発生しない。
【００１３】
ここで、上記データ線駆動装置は、前記スイッチング素子が形成された基板と同一基板上に、前記シフト手段、前記サンプリング手段、および前記データ線信号生成手段を設ける一方、前記基板とは別の基板上に前記平均化信号生成手段および前記遅延手段を設けることが好ましい。この場合には、遅延時間の検知や遅延画像情報の生成が電気光学パネルの外部で行われるので、電気光学パネルの構成をあまり変更することなく、表示画面の品質を向上させることができる。
【００１６】
また、このデータ線駆動装置の発明において、前記平均化信号生成手段は、前記入力クロック信号と前記最初のサンプリング信号とに基づいて、それらの間の位相差を示すパルスを出力する第１論理回路と、前記第１論理回路の出力パルスを積分する第１積分回路と、前記入力クロック信号と前記最後のサンプリング信号とに基づいて、それらの間の位相差を示すパルスを出力する第２論理回路と、前記第２論理回路の出力パルスを積分する第２積分回路と、前記第１積分回路の出力信号と前記第２積分回路の出力信号の平均値を算出して、前記平均化信号として出力する平均化回路とを備えることが好ましい。
【００１７】
さらに、前記遅延画像情報が、デジタル信号形式の画像データであるならば、前記データ線信号生成手段は、前記サンプリング手段から供給される画像データをラッチして点順次画像データに変換する第１ラッチ手段と、前記点順次画像データを水平走査期間毎にラッチして線順次画像データに変換する第２ラッチ手段と、前記線順次画像データをＤ／Ａ変換して前記データ線信号を生成するとともに、対応するデータ線に各データ線信号を供給するＤ／Ａ変換手段とを有することが望ましい。この発明によれば、線順次画像データに基づいてデータ線信号を生成しているので、画像データの階調値に対応した電圧を各データ線に常時印加することができる。
【００１８】
この場合には、前記遅延手段は、前記各サンプリング信号のうち時間的に中央のタイミングで発生するサンプリング信号がアクティブから非アクティブに切り替わるタイミングを、当該サンプリング信号に対応する画像データがアクティブとなる期間の中央で発生させるように、前記平均化信号に基づいて、前記入力画像情報を遅延して前記画像データを生成することが望ましい。サンプリング信号のアクティブ期間が終了するタイミングの画像データが第１ラッチ手段に取り込まれることになるが、この発明によれば、サンプリング信号がアクティブから非アクティブに切り替わるタイミングを、当該サンプリング信号に対応する画像データがアクティブとなる期間の中央で発生させることができるから、時間的なマージンを最大限とることができる。
【００１９】
また、前記遅延画像情報が、アナログ信号形式の画像信号であるならば、前記データ線信号生成手段は、前記サンプリング手段から供給される前記画像信号を前記各データ線に供給することが望ましい。
【００２０】
この場合、前記遅延手段は、前記各サンプリング信号のうち時間的に中央のタイミングで発生するサンプリング信号のアクティブ期間が、当該サンプリング信号に対応する画像信号のアクティブ期間と一致するように、前記平均化信号に基づいて、前記入力画像情報を遅延して前記画像信号を生成することが望ましい。この発明によれば、各サンプリング信号のうち時間的に中央のタイミングで発生するサンプリング信号のアクティブ期間と対応する画像信号のアクティブ期間とを一致させることができるので、画面の中央部においては、画質劣化が殆どないので、画面全体として見たときの画像品質を向上させることができる。
【００２１】
次に、本発明の電気光学装置にあっては、複数の走査線と、複数のデータ線と、前記走査線と前記データ線との交差に対応して配置されたスイッチング素子と、前記スイッチング素子に接続された画素電極とを有する電気光学パネルと、上述したデータ線駆動装置と、前記各走査線を駆動する走査線駆動装置とを備えたことを特徴とする。この発明によれば、サンプリング信号と入力画像情報との時間差によって生じる画質劣化を改善することができる。
次に、本発明の電子機器は、この電気光学装置を表示部として用いたことを特徴とするものであり、例えば、ビデオカメラに用いられるビューファインダ、携帯電話機、ノート型コンピュータ、ビデオプロジェクタ等が該当する。
【００２２】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明する。
【００２３】
＜１．第１実施形態＞
＜１−１．液晶装置の全体構成＞
まず、本発明に係る電気光学装置として、電気光学材料として液晶を用いた液晶装置を一例にとって説明する。液晶装置の主要部は、スイッチング素子として薄膜トランジスタ（Thin Film Transistor：以下、「ＴＦＴ」と称する）を形成した素子基板と対向基板とが互いに電極形成面を対向させて、かつ、一定の間隙を保って貼付されて、この間隙に液晶が挟持された液晶パネルＡＡから構成されている。
【００２４】
図１は本実施形態に係る液晶装置の全体構成を示すブロック図である。この液晶装置は、液晶パネルＡＡと外部処理回路とから構成される。液晶パネルＡＡの素子基板上には、画像表示領域Ａ、走査線駆動回路１００、およびデータ線駆動回路２００が形成されている。また、液晶装置は、外部処理回路として、タイミング発生回路３００および画像処理回路４００を備えて構成されている。
【００２５】
この液晶装置に供給される入力画像データＤinは４ビットパラレルの形式である。なお、この例では、以下の説明を簡略化するため、入力画像データＤinは１色に対応するものとして説明するが、本発明はこれに限定する趣旨ではなく、ＲＧＢの３原色に対応するものであっても良いことは勿論である。
【００２６】
ここで、タイミング発生回路３００は、入力画像データＤinに同期してＹクロック信号ＹＣＫ、Ｘクロック信号ＸＣＫ、Ｙ転送開始パルスＤＹ、Ｘ転送開始パルスＤＸ、ラッチパルスＬＡＴ等を生成し、これらの信号を走査線駆動回路１００およびデータ線駆動回路２００に各々供給するように構成されている。また、画像処理回路４００は、後述するように可変遅延回路を内蔵しており、入力画像データＤinを遅延して、画像データＤを生成する。
【００２７】
＜１−２．画像表示領域＞
画像表示領域Ａは、図１に示されるように、ｍ本の走査線３ａが、Ｘ方向に沿って平行に配列して形成される一方、ｎ本のデータ線６ａが、Ｙ方向に沿って平行に配列して形成されている。そして、走査線３ａとデータ線６ａとの交点付近においては、ＴＦＴ５０のゲートが走査線３ａに接続される一方、ＴＦＴ５０のソースがデータ線６ａに接続されるとともに、ＴＦＴ５０のドレインが画素電極９ａに接続されている。そして、各画素は、画素電極９ａと、対向基板に形成される対向電極と、これら両電極間に挟持された液晶とによって構成される。この結果、走査線３ａとデータ線６ａとの各交点に対応して、マトリクス状に配列することとなる。
【００２８】
また、ＴＦＴ５０のゲートが接続される各走査線３ａには、走査信号Ｙ１、Ｙ２、…、Ｙｍが、パルス的に線順次で印加される構成となっている。このため、ある走査線３ａに走査信号が供給されると、当該走査線に接続されるＴＦＴ５０がオンするので、データ線６ａから所定のタイミングで供給されるデータ線信号Ｘ１、Ｘ２、…、Ｘｎは、対応する画素に順番に書き込まれた後、所定の期間保持されることとなる。
【００２９】
ここで、各画素に印加される電圧レベルに応じて液晶分子の配向や秩序が変化するので、光変調による階調表示が可能となる。例えば、液晶を通過する光量は、ノーマリーホワイトモードであれば、印加電圧が高くなるにつれて制限される一方、ノーマリーブラックモードであれば、印加電圧が高くなるにつれて緩和されるので、液晶装置全体では、画像信号に応じたコントラストを持つ光が各画素毎に出射される。このため、所定の表示が可能となっているのである。なお、この例の画像表示領域Ａはノーマリーホワイトモードで動作するよう構成されている。
【００３０】
また、保持された画像信号がリークするのを防ぐために、蓄積容量５１が、画素電極９ａと対向電極との間に形成される液晶容量と並列に付加される。例えば、画素電極９ａの電圧は、ソース電圧が印加された時間よりも３桁も長い時間だけ蓄積容量５１により保持されるので、保持特性が改善される結果、高コントラスト比が実現されることとなる。
【００３１】
＜１−３．走査線駆動回路＞
次に、走査線駆動回路１００は、Ｙシフトレジスタおよびレベルシフタ等を備えている。Ｙシフトレジスタは、その周期が垂直走査周期となり、垂直走査期間の開始でアクティブとなるＹ転送開始パルスＤＹを、水平走査期間毎に反転するＹクロックＹＣＫを用いてＹ方向にシフトする。レベルシフタは、順次シフトされた信号をレベルシフトして、走査信号Ｙ１、Ｙ２、…、Ｙｍを生成している。各走査信号Ｙ１、Ｙ２、…、Ｙｍは走査線３ａに対しパルス的に線順次で供給されるようになっている。なお、走査信号Ｙ１、Ｙ２、…、Ｙｍは、１水平走査期間の中の所定期間においてアクティブとなる信号である。
【００３２】
＜１−４．データ線駆動回路＞
次に、データ線駆動回路２００について説明する。図２は、データ線駆動回路２００のブロック図である。図２に示すようにデータ線駆動回路２００は、Ｘシフトレジスタ２１０、バッファ２３０、サンプリング部２４０、第１ラッチ部２５０、第２ラッチ部２６０、およびＤ／Ａ変換回路２７０を備えている。
【００３３】
Ｘシフトレジスタ２１０は、Ｘクロック信号ＸＣＫを供給するＸクロック信号供給線２１１、反転Ｘクロック信号ＸＣＫINVを供給する反転Ｘクロック信号供給線２１２、およびｎ＋２個のラッチ回路ＵＬ0〜ＵＬn+1を備えている。このＸシフトレジスタ２１０は、Ｘクロック信号ＸＣＫと反転Ｘクロック信号ＸＣＫINVにしたがって、Ｘ転送開始パルスＤＸを順次シフトして各出力信号ｓｒ0〜ｓｒn+1を生成する。各出力信号ｓｒ0〜ｓｒn+1は、Ｘクロック信号ＸＣＫの１／２周期の期間毎に順次排他的にアクティブとなる信号である。
【００３４】
ここで、各ラッチ回路ＵＬ0〜ＵＬn+1に供給されるＸクロック信号ＸＣＫをＸＣＫ0〜ＸＣＫn+1で表し、反転Ｘクロック信号ＸＣＫINVをＸＣＫINV0〜ＸＣＫINVn+1で表すことにする。Ｘクロック信号供給線２１１および反転Ｘクロック信号供給線２１２には、各ラッチ回路ＵＬ0〜ＵＬn+1の入力容量等の寄生容量や配線自体の抵抗が付随しているため、これらの供給線は、等価的に梯子型のローパスフィルタを構成している。このため、Ｘクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫINVに対して、Ｘクロック信号ＸＣＫ0〜ＸＣＫn+1および反転Ｘクロック信号ＸＣＫINV0〜ＸＣＫINVn+1は、時間的に遅れたものとなる。
【００３５】
次に、バッファ２３０はｎ＋２個のバッファ回路ＵＢ0〜ＵＢn+1を備えており、Ｘシフトレジスタ２１０の各出力信号ｓｒ０、ｓｒ１、ｓｒ２、…、ｓｒｎ、ｓｒn+1をバッファ回路ＵＢ0〜ＵＢn+1を介して、サンプリングパルスＳＲ０、ＳＲ１、ＳＲ２、…、ＳＲｎ、ＳＲn+1として出力する。
【００３６】
次に、サンプリング部２４０は、ｎ個のスイッチ回路ＳＷ１〜ＳＷｎから構成されている。各スイッチ回路ＳＷ１、ＳＷ２、…、ＳＷｎは、サンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎによってオン・オフが制御される。このサンプリング部２４０によって、サンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎがアクティブ（ハイレベル）のとき、画像データＤがサンプリングされて、第１ラッチ部２５０に供給されることになる。すなわち、実際にサンプリングに用いられるのはｎ個のサンプリングパルスＳＲ１、ＳＲ２、…、ＳＲｎである。換言すれば、Ｘシフトレジスタ２１０およびバッファ２３０は、実際にサンプリングに用いる信号の数より２個多い数の各サンプリングパルスＳＲ０〜ＳＲn+1を生成している。これは、後述する画像処理回路４００において、サンプリングパルスＳＲ０，ＳＲn+1に基づいて入力画像データＤinを遅延して画像データＤを生成するからである。
【００３７】
なお、本実施形態の画像データＤは、上述したように４ビットのパラレル形式であるため、各スイッチ回路ＳＷ１、ＳＷ２、…、ＳＷｎは、４個のスイッチ素子から構成されている。
【００３８】
次に、第１ラッチ部２５０は、ｎ個のラッチ回路（図示せず）から構成され、スイッチ部２５０を介して供給される画像データＤをラッチする。これにより、画像データＤは点順次画像データＤａ１〜Ｄａｎに変換される。また、第２ラッチ部２６０は、点順次画像データＤａ１〜ＤａｎをラッチパルスＬＡＴを用いてラッチするように構成されている。ここで、ラッチパルスＬＡＴは１水平走査期間毎にアクティブとなる信号である。したがって、この第２ラッチ部２６０によって、点順次画像データＤａ１〜Ｄａｎが、線順次画像データＤｂ１〜Ｄｂｎに変換される。
【００３９】
次に、Ｄ／Ａ変換部２７０は、ｎ個のＤ／Ａ変換器（図示せず）から構成され、線順次画像データＤｂ１〜Ｄｂｎをデジタル信号からアナログ信号に変換し、これらをデータ線信号Ｘ１〜Ｘｎとしてｎ本のデータ線６ａに各々出力する。
【００４０】
Ｄ／Ａ変換器の形式はどのようなものであってもよいが、例えば、デコーダ型、抵抗分割型、容量分割型の他、Ｄ／Ａ変換器の内部容量とデータ線６ａの寄生容量との間で、線順次画像データＤｂ１〜Ｄｂｎの階調値に応じた回数だけ充放電を繰り返すタイプのものを適用することができる。
【００４１】
上述したようにＸクロック信号供給線２１１および反転Ｘクロック信号供給線２１２は、等価的に梯子型のローパスフィルタを構成しているので、Ｘクロック信号ＸＣＫ0〜ＸＣＫn+1および反転Ｘクロック信号ＸＣＫINV0〜ＸＣＫINVn+1は、Ｘクロック信号ＸＣＫおよび反転Ｘクロック信号ＸＣＫINVに対して、時間的に遅れたものとなっている。このため、画像データＤとサンプリングパルスＳＲ１〜ＳＲｎとの間には位相差が生じ、その位相差量はサンプリングパルスの番号が進む程大きくなる。
【００４２】
ここで、Ｘクロック信号ＸＣＫを基準としたとき、サンプリングパルスＳＲ０の遅れ時間を“Ｔ０”、Ｘクロック信号ＸＣＫ0の遅延時間を“ＴCK0”、ラッチ回路ＵＬ０の遅延時間を“ＴULO”、バッファ回路ＵＢ０の遅延時間を“ＴUB0”とし、サンプリングパルスＳＲn+1の遅れ時間を“Ｔn+1”、Ｘクロック信号ＸＣＫn+1の遅延時間を“ＴCKn+1”、ラッチ回路ＵＬn+1の遅延時間を“ＴULn+1”、バッファ回路ＵＢn+1の遅延時間を“ＴUbn+1”とすれば、“Ｔ０”および“Ｔn+1”は以下に示す式（１）、（２）で与えられる。
Ｔ０＝ＴCK0＋ＴULO＋ＴUB0          ……（１）
Ｔn+1＝ＴCKn+1＋ＴULn+1＋ＴUBn+1   ……（２）
【００４３】
＜１−５．画像処理回路＞
次に、画像処理回路４００の構成について説明する。図３は、第１実施形態の画像処理回路４００の構成を示すブロック図である。この図に示すように画像処理回路４００は、可変遅延回路４７０とこれを制御する制御部ＣＴＬとから構成されている。
【００４４】
可変遅延回路４７０は、制御部ＣＴＬで生成される平均化信号Ｓｈに基づいて、入力画像データＤinを遅延して画像データＤを生成する。
【００４５】
制御部ＣＴＬは、インバータ４０９，４１９、アンド回路４１０，４２０、ローパスフィルタ４３０，４４０、加算器４５０、および電圧分割回路４６０を備えている。アンド回路４１０はＸクロック信号ＸＣＫとインバータ４０９によって反転されたサンプリングパルスＳＲ０との論理積を算出して、信号４１０Ｓとして出力する一方、アンド回路４２０はＸクロック信号ＸＣＫとインバータ４２０によって反転されたサンプリングパルスＳＲn+1との論理積を算出し、信号４２０Ｓとして出力する。
【００４６】
サンプリングパルスＳＲ０，ＳＲn+1は１水平走査周期の信号であるから、信号４１０Ｓ，４２０Ｓの電圧を１水平走査周期で平均化すれば、Ｘクロック信号ＸＣＫとサンプリングパルスＳＲ０，ＳＲn+1との時間差（位相差）を求めることができる。ローパスフィルタ４３０，４４０は、ともに同一構成であり、それらのカットオフ周波数は水平走査周波数よりも低くなるように設定されている。したがって、ローパスフィルタ４３０，４４０の各出力信号の電圧は、上述した式（１）、（２）に示される遅延時間Ｔ０、Ｔn+1を示している。
【００４７】
加算器４５０は、ローパスフィルタ４３０，４４０の各出力信号を加算する。電圧分割回路４６０は加算器４５０の出力信号電圧を１／２に分割して平均化信号Ｓｈを生成する。この平均化信号Ｓｈは、Ｔｈ＝（Ｔ０＋Ｔn+1）／２に対応している。Ｔｈは、以下に示す式（３）で与えられる。
0003752960.tif 000002
ここで、ｎ＝２ｊであり、ｊ番目のサンプリングパルスＳＲｊに着目すると、Ｘクロック信号ＸＣＫを基準としたとき、Ｘクロック信号ＸＣＫjの遅延時間ＴCKjは、ＴCKj＝（Ｔ０＋Ｔn+1）／２となる。これは、Ｘクロック信号供給線２１１の寄生容量および配線抵抗は、その長さに比例するからである。一方、各ラッチ回路ＵＬ0〜ＵＬn+1の遅延時間は若干のバラツキがあるものの概ね等しく、また、各バッファ回路ＵＢ0〜ＵＢn+1の遅延時間も同様に若干のバラツキがあるものの概ね等しい。したがって、平均化信号Ｓｈに対応する時間Ｔｈは、Ｘクロック信号ＸＣＫを基準としたときのサンプリングパルスＳＲｊの遅れ時間Ｔｊと等しい。
【００４８】
次に、可変遅延遅延回路４７０の構成を図４を参照しつつ説明する。図４は可変遅延回路４７０の構成を示すブロック図である。可変遅延回路４７０は、ラッチ回路４７１，４７２とＰＬＬ回路４８０とから構成されている。
【００４９】
ラッチ回路４７１，４７２は、４ビットのデータをクロック信号の立ち上がりエッジと立ち下がりエッジの両方でラッチするように構成されている。また、ＰＬＬ回路４８０は、Ｘクロック信号ＸＣＫと平均化信号Ｓｈに基づいて、Ｘクロック信号ＸＣＫに対して時間Ｔｊ（＝Ｔｈ）だけ遅延された遅延Ｘクロック信号ＸＣＫ’を生成するように構成されている。
【００５０】
このＰＬＬ回路４８０は、位相比較回路４８１、ローパスフィルタ４８２、加減算回路４８３、および電圧制御発振器４８４を備えている。位相比較回路４８１は、電圧制御発振器４８４の出力信号たる遅延Ｘクロック信号ＸＣＫ’とＸクロック信号ＸＣＫとの位相を比較して位相差信号４８１Ｓを出力する。位相差信号４８１はローパスフィルタ４８２によって高周波成分が除去され、加減算回路４８３の負入力端子に供給される。ローパスフィルタ４８２の出力信号Ｓｘは、Ｘクロック信号ＸＣＫを基準としたとき、遅延Ｘクロック信号ＸＣＫ’の遅れ時間Ｔｘを示している。
【００５１】
加減算回路４８３の第１正入力端子には平均化信号Ｓｈが供給され、その第２正入力端子にはオフセット電圧Ｖａが供給される。ここで、オフセット電圧Ｖａは、図示せぬ定電圧源より供給され、Ｘクロック信号ＸＣＫの１／４周期に相当する電圧である。以下、Ｘクロック信号ＸＣＫの１／４周期に相当する時間をＴｃで表すことにする。
【００５２】
加減算回路４８３の出力信号はＳｈ＋Ｖａ−Ｓｘとなり、これが誤差信号Ｓｇとして電圧制御発振器４８４に供給される。その出力信号たる遅延Ｘクロック信号ＸＣＫ’は、位相比較回路４８１にフィードバックされているから、誤差信号Ｓｇが「０」となるようにＰＬＬ回路４８０は動作する。ここで、ＳｈはＴｊに、ＶａはＴｃに、ＳｘはＴｘに各々対応している。したがって、Ｘクロック信号ＸＣＫに対する遅延Ｘクロック信号ＸＣＫ’の遅延時間Ｔｘは、Ｘクロック信号ＸＣＫに対するサンプリングパルスＳｊの遅延時間ＴｊおよびＸクロック信号ＸＣＫの１／４周期時間Ｔｃの合計と等しくなる。
【００５３】
これにより、入力画像データＤinは、Ｔｊ＋Ｔｃだけ遅延され画像データＤが生成される。
【００５４】
＜１−６．第１実施形態の動作＞
次に、第１実施形態に係る液晶装置の動作を説明する。図５は、データ線駆動回路とその周辺回路の動作を示すタイミングチャートである。Ｘクロック信号ＸＣＫがデータ線駆動回路２００に入力されると、Ｘクロック信号ＸＣＫはＸクロック信号供給線２１１を介して、Ｘシフトレジスタ２１０の各ラッチ回路ＵＬ0〜ＵＬn+1に供給される。
【００５５】
Ｘクロック信号供給線２１１には寄生容量等が付随しているので、図５に示すように、Ｘクロック信号ＸＣＫに対してＸクロック信号ＸＣＫ0は時間ＴCK0だけ遅れ、また、Ｘクロック信号ＸＣＫに対してＸクロック信号ＸＣＫn+1は時間ＴCKn+1だけ遅れる。
【００５６】
さらに、図５に示すように、サンプリングパルスＳＲ０は、Ｘクロック信号ＸＣＫ0に対して、ラッチ回路ＵＬ0の遅延時間ＴUL0とバッファ回路ＵＢ0の遅延時間ＴUB0だけ遅れる。また、サンプリングパルスＳＲn+1も同様に、Ｘクロック信号ＸＣＫn+1に対して、ラッチ回路ＵＬn+1の遅延時間ＴUln+1とバッファ回路ＵＢn+1の遅延時間ＴUbn+1だけ遅れる。
【００５７】
サンプリングパルスＳＲ０、ＳＲn+1は、画像データＤを実際にサンプリングするためには用いられず、Ｘクロック信号ＸＣＫに対してｊ番目のサンプリングパルスＳＲｊがどれだけ遅延しているかを推定するために用いられる。したがって、ラッチ回路ＵＬ0,ＵＬn+1およびバッファ回路ＵＢ0，ＵＢn+1は、この推定を行うためのダミー回路として作用する。
【００５８】
サンプリングパルスＳＲ０、ＳＲn+1が画像処理回路４００に供給されると、その制御部ＣＴＬのアンド回路４１０，４２０は、図５に示す出力信号４１０Ｓ，４２０Ｓを各々生成する。この図から明らかなように、サンプリングパルスＳＲ０に対応するＸクロック信号ＸＣＫの１周期Ｔａに占める出力信号４１０Ｓのハイレベル期間（遅延時間Ｔ０）の割合、およびサンプリングパルスＳＲn+1に対応するＸクロック信号ＸＣＫの１周期Ｔｂに占める出力信号４２０Ｓのハイレベル期間（遅延時間Ｔn+1）の割合は、他の期間と比べて相違している。
【００５９】
このため、ローパスフィルタ４３０，４４０によって、出力信号４１０Ｓ，４２０Ｓを積分すると、遅延時間Ｔ０，Ｔn+1に応じた電圧を得ることができる。ローパスフィルタ４３０，４４０の出力信号は、加算器４５０によって加算され、さらに電圧分割回路４６０によって１／２に分圧されるので、平均化信号Ｓｈの電圧は、遅延時間Ｔ０，Ｔn+1の平均値に応じたものとなる。換言すれば、平均化信号Ｓｈの電圧は、画像表示領域Ａの中で中央に位置するｊ番目のデータ線６ａに対応するサンプリングパルスＳＲｊの遅延時間Ｔｊに対応したものとなる。
【００６０】
上述した図４に示す可変遅延回路４７０では、この平均化信号Ｓｈの電圧にオフセット電圧Ｖａを加算したしたものを目標値として、ＰＬＬ回路４８０を動作させている。このため、遅延Ｘクロック信号ＸＣＫ’は、Ｘクロック信号ＸＣＫに対してＴｃ＋Ｔｊだけ遅延したものとなる。したがって、可変遅延回路４７０は、画像データＤをＸクロック信号ＸＣＫに対してＴｃ＋Ｔｊだけ遅延させることができる。
【００６１】
図６は、画像データとデータ線駆動回路の各種信号の関係を示すタイミングチャートである。ただし、図に示す画像データＤにおいて、第１番目の添字はフィールド番号を示し、第２番目の添字は水平走査方向の順番を示している。
【００６２】
この図に示すように、遅延Ｘクロック信号ＸＣＫ’は、Ｘクロック信号ＸＣＫに対してＴｃ＋Ｔｊだけ遅延している。一方、サンプリングパルスＳＲｊは、Ｘクロック信号ＸＣＫに対してＴｊだけ遅延しているので、サンプリングパルスＳｒｊの立ち下がりエッジは、画像データＤ１ｊの中央で発生する。
【００６３】
図２に示すように、サンプリング部２４０はスイッチ回路ＳＷ１〜ＳＷｎによって構成されており、第１ラッチ部２５０に取り込まれる画像データＤは、各スイッチ回路ＳＷ１〜ＳＷｎがオン状態からオフ状態に切り替わるタイミングで確定する。したがって、サンプリングパルスＳＲｊの立ち下がりエッジで第１ラッチ部２５０に取り込まれるデータが確定する。上述したようにサンプリングパルスＳＲｊの立ち下がりエッジは画像データＤ１ｊの中央で発生し、しかもサンプリングパルスＳＲｊは、画像表示領域Ａの中で中央に位置するｊ番目のデータ線６ａに対応するものである。したがって、サンプリングパルスＳＲ１〜ＳＲｎと画像データＤとの関係を最適な状態にすることができる。このため、図５に示すようにサンプリングパルスＳＲ１，ＳＲｎの立ち下がりエッジを、対応する画像データＤ１１，Ｄ１ｎの中で発生させることが可能となる。
【００６４】
このようにして、第１ラッチ部２５０に取り込まれた画像データＤが、点順次画像データＤａ１〜Ｄａｎとして第２ラッチ部２６０に出力されると、第２ラッチ部２６０は、図６に示すラッチパルスＬＡＴによって、各画像データＤａ１〜Ｄａｎをラッチして、同図に示す線順次画像データＤｂ１、Ｄｂ２、…、Ｄｂｎを生成する。これらの線順次画像データＤｂ１、Ｄｂ２、…、Ｄｂｎは、Ｄ／Ａ変換部２７０によってデータ線信号Ｘ１、Ｘ２、…、Ｘｎに変換され、各データ線６ａに供給される。
【００６５】
一方、走査線３ａには、線順次で順次アクティブとなる走査信号Ｙ１、Ｙ２、…、Ｙｍが供給されるので、各データ線信号Ｘ１、Ｘ２、…、Ｘｎが各走査信号Ｙ１、Ｙ２、…、Ｙｍに同期して１行毎に画素に取り込まれ、液晶に電圧が印加される。これを１垂直走査期間行うことによって、１枚の画像が表示されるのである。
【００６６】
このように本実施形態にあっては、Ｘ転送開始パルスＤＸをＸクロック信号ＸＣＫ等に従って順次転送することによって、データ線６ａの総数ｎよりも２個多い数のサンプリングパルスＳＲ０〜ＳＲn+1をＸシフトレジスタ２１０およびバッファ２３０（シフト手段）によって生成し、最初のサンプリングパルスＳＲ０と最後のサンプリングパルスＳＲn+1に基づいて、ｊ番目のサンプリングパルスＳＲｊの遅延時間Ｔｊを検知し、これに基づいて入力画像データＤinを遅延して画像データＤを生成するようにした。このため、Ｘクロック信号ＸＣＫを各ラッチ回路ＵＬ0〜ＵＬｎへ供給する際に遅延があったとしても、各サンプリングパルスＳＲ１〜ＳＲｎによって画像データＤを確実にラッチすることができる。
【００６７】
さらに、ラッチ回路ＵＬ0〜ＵＬｎやバッファ回路ＵＢ０〜ＵＢｎは、ＴＦＴによって構成される。ＴＦＴの動作速度は温度によって変化するため、ラッチ回路ＵＬ0〜ＵＬｎおよびバッファ回路ＵＢ０〜ＵＢｎの伝搬遅延時間は、環境の温度によって変化する。したがって、Ｘクロック信号ＸＣＫに対する各サンプリングパルスＳＲ０〜ＳＲn+1の遅延時間は、温度によって変化することになる。本実施形態によれば、温度変化の影響を受けるサンプリングパルスＳＲ０，ＳＲn+1に基づいて画像データＤの遅延時間が決定されるため、環境温度が動的に変化しても、画像データＤと各サンプリングパルスＳＲ１〜ＳＲｎとの位相関係を常に最適に維持できる。
【００６８】
＜２．第２実施形態＞
＜２−１．液晶装置の全体構成＞
次に、本発明の第２実施形態に係る液晶装置について説明する。図７は、第２実施形態に係る液晶装置の全体構成を示すブロック図である。この図に示すように、第２実施形態の液晶装置は、画像処理回路４００の替わり画像処理回路４００’を用いる点、画像データＤの替わりに画像信号ＶＩＤを液晶パネルＡＡに供給する点、およびデータ線駆動回路２００の替わりにデータ線駆動回路２００’を用いる点を除いて、第１実施形態の液晶装置と同一である。
以下、相違点について説明する。
【００６９】
＜２−２．データ線駆動回路＞
図８は、第２実施形態で用いるデータ線駆動回路の構成を示すブロック図である。この図に示すようにデータ線駆動回路２００’は、Ｘシフトレジスタ２１０、レベルシフタ２２０、バッファ２３０、およびサンプリング部２４０’から構成される。
【００７０】
このデータ線駆動回路２００’では、Ｘシフトレジスタ２１０とバッファ２３０との間にレベルシフタ２２０が設けられており、この点において、図２に示す第１実施形態のデータ線駆動回路２００と異なる。レベルシフタ２２０は、ｎ＋２個のレベルシフト回路ＵＬＳ0〜ＵＬＳn+1を備えており、Ｘシフトレジスタ２１０の各出力信号ｓｒ０〜ｓｒn+1にレベルシフトを施し、信号ｓｒ０'〜ｓｒn+1'として出力する。
【００７１】
レベルシフタ２２０を設けたのは、第２実施形態のサンプリング部２４０’でサンプリングする信号が画像信号ＶＩＤであり、サンプリングされた画像信号ＶＩＤをデータ線信号Ｘ１〜Ｘｎとして各データ線６ａに供給するからである。すなわち、第１実施形態では、サンプリング部２４０のサンプリングの対象が画像データＤであるため、そのスイッチ回路ＳＷ１〜ＳＷｎを小振幅で動作させればよいが、第２実施形態のサンプリング部２４０’は大振幅の画像信号ＶＩＤを各スイッチ素子ＳＷ１’〜ＳＷｎ’でサンプリングする必要がある。大振幅のサンプリングパルスＳＲ１〜ＳＲｎを用いてスイッチ素子ＳＷ１’〜ＳＷｎ’を制御する必要があるからである。
【００７２】
＜２−３．画像処理回路＞
次に、画像処理回路４００’について説明する。第２実施形態の画像処理回路４００’は、可変遅延回路４７０の替わりに可変遅延回路４７０’を用いる点を除いて、第１実施形態の画像処理回路４００と同一である。すなわち、第２実施形態の画像処理回路４００’においては、制御部ＣＴＬを備えており、そこで平均化信号Ｓｈを生成するまでの構成は、第１実施形態と同様である。
【００７３】
図９は、第２実施形態の可変遅延回路４７０’の構成を示すブロック図である。可変遅延回路４７０’が、図４に示す第１実施形態の可変遅延回路４７０と相違するのは、ラッチ回路４７２の替わりにＤ／Ａ変換器４７３を用いた点と、加減算回路４８３の入力からオフセット電圧Ｖａを除いた点である。なお、Ｄ／Ａ変換器４７３は遅延Ｘクロック信号Ｘ’の立ち上がりエッジおよび立ち下がりエッジの両方に同期してＤＡ変換を行うように構成されている。
【００７４】
まず、ラッチ回路４７２の替わりにＤ／Ａ変換器４７３を用いたのは、第２実施形態の液晶パネルＡＡは画像情報をアナログ信号で入力するからである。
【００７５】
次に、加減算回路４８３の入力からオフセット電圧Ｖａを除いたのは、以下の理由による。第１実施形態にあっては、各サンプリングパルスＳＲ１〜ＳＲｎの立ち下がりエッジのタイミングで各データ線６ａに供給する画像データＤが確定する。このため、オフセット電圧Ｖａを用いて、画像データＤと遅延Ｘクロック信号ＸＣＫ’の位相を１／４クロック周期時間Ｔｃだけ固定量としてずらす必要があった。これに対して、第２実施形態にあっては、各サンプリングパルスＳＲ１〜ＳＲｎがアクティブ（ハイレベル）となる期間において、データ線６ａに画像信号ＶＩＤが供給される。仮に、対応する画像信号ＶＩＤがアクティブとなる期間とサンプリングパルスＳＲ１〜ＳＲｎがアクティブとなる期間が一致しなければ、その不一致期間において隣接するデータ線６ａに供給すべき画像信号ＶＩＤが当該データ線６ａに混入することになる。このため、本実施形態にあっては、画像表示領域Ａの中央に位置するｊ番目のデータ線６ａに対応するサンプリングパルスＳＲｊと画像信号ＶＩＤのアクティブ期間を一致させるために、オフセット電圧Ｖａを除いたのである。
【００７６】
図９に示す可変遅延回路４７０’にあっては、加加減算回路４８３によって平均化信号Ｓｈからローパスフィルタの出力信号Ｓｘを減算したものが、誤差信号Ｓｇとして電圧制御発振器４８４に供給され、その出力信号たる遅延Ｘクロック信号ＸＣＫ’が位相比較回路４８１にフィードバックされる。ＰＬＬ回路４８０は誤差信号Ｓｇが「０」となるように動作するから、出力信号Ｓｘの電圧値は平均化信号Ｓｈの電圧値と等しくなる。ここで、平均化信号Ｓｈの電圧値は、第１実施形態で説明したように、Ｘクロック信号ＸＣＫに対するサンプリングパルスＳＲｊの遅延時間Ｔｊ（＝（Ｔ０＋Ｔn+1）／２）に対応するものであるから、Ｘクロック信号ＸＣＫに対する遅延Ｘクロック信号ＸＣＫ’の遅延時間をＴｊと一致させることができる。この結果、サンプリングパルスＳＲｊのアクティブ期間は、対応する画像信号ＶＩＤのアクティブ期間と一致する。
【００７７】
＜１−６．第２実施形態の動作＞
次に、第２実施形態に係る液晶装置の動作を説明する。図１０は、画像信号とデータ線駆動回路の各種信号の関係を示すタイミングチャートである。ただし、図に示す画像信号ＶＩＤにおいて、添字は水平走査方向の順番を示している。
【００７８】
この図に示すように、Ｘクロック信号ＸＣＫに対して、遅延Ｘクロック信号ＸＣＫ’はＴｊだけ遅延しており、また、サンプリングパルスＳＲｊも同様にＴｊだけ遅延している。このため、サンプリングパルスＳｒｊがアクティブ（ハイレベル）になると、画像信号ＶＩＤｊがｊ番目のデータ線６ａに供給される。一方、サンプリングパルスＳＲ１は画像信号ＶＩＤ１に対して進んでおり、サンプリングパルスＳＲｎの位相は画像信号ＶＩＤｎに対して遅れている。すなわち、サンプリングパルスＳＲｊを中心として、それ以前のサンプリングパルスは位相が進んでおり、それ以降のサンプリングパルスは位相が遅れることになる。このため、各サンプリングパルスＳＲ１〜ＳＲｎと画像信号ＶＩＤ１〜ＶＩＤｎにおいて、アクティブ期間が不一致となる期間においては、隣接するデータ線６ａに供給すべき画像信号ＶＩＤが当該データ線６ａに混入することになる。不一致期間の長さが長いと、本来表示すべき画像に時間的にずれた画像が薄く表示されるゴーストと呼ばれる現象が現れる。
【００７９】
しかしながら、不一致期間の長さは画面の中央で短く、画面の左右端にいく程大きくなるように分散されている。したがって、この液晶装置によれば画面の右端で不一致期間が長くなりゴーストが目立つといったことがなくなる。くわえて、人が表示画面を見る時、通常は、画面の中央を注視し、画面の左右端をさほど注視しない。このため、上述したように不一致期間を画面の中央で最小となるように調整することにより、人が画質劣化をあまり感じなくなるといった利点がある。
【００８０】
＜３．液晶パネルの構成例＞
次に、上述した第１実施形態および第２実施形態で説明した液晶パネルＡＡの全体構成について図１１および図１２を参照して説明する。ここで、図１１は、液晶パネルＡＡの構成を示す斜視図であり、図１２は、図１１におけるＺ−Ｚ’線断面図である。
【００８１】
これらの図に示されるように、液晶パネルＡＡは、画素電極９ａ等が形成されたガラスや半導体等の素子基板１０１と、共通電極１０８等が形成されたガラス等の透明な対向基板１０２とを、スペーサ１０３が混入されたシール材１０４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせるとともに、この間隙に電気光学材料としての液晶１０５を封入した構造となっている。なお、シール材１０４は、対向基板１０２の基板周辺に沿って形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材１０６によって封止されている。
【００８２】
ここで、素子基板１０１の対向面であって、シール材１０４の外側一辺においては、上述したデータ線駆動回路２００が形成されて、Ｙ方向に延在するデータ線１１４を駆動する構成となっている。さらに、この一辺には複数の接続電極１０７が形成されて、タイミング発生回路３００および画像信号処理回路４００からの各種信号を入力する構成となっている。くわえて、この接続電極１０７を介してサンプリングパルスＳＲ０，ＳＲn+1が出力される。
【００８３】
また、この一辺に隣接する２辺には、２個の走査線駆動回路１００が形成されて、Ｘ方向に延在する走査線３ａをそれぞれ両側から駆動する構成となっている。なお、走査線１１２に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路１００を片側１個だけに形成する構成でも良い。
【００８４】
一方、対向基板１０２の共通電極１０８は、素子基板１０１との貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材によって、素子基板１０１との電気的導通が図られている。ほかに、対向基板１０２には、液晶パネルＡＡの用途に応じて、例えば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、クロムやニッケルなどの金属材料や、カーボンやチタンなどをフォトレジストに分散した樹脂ブラックなどのブラックマトリクスが設けられ、第３に、液晶パネル１００に光を照射するバックライトが設けられる。特に色光変調の用途の場合には、カラーフィルタは形成されずにブラックマトリクスが対向基板１０２に設けられる。
【００８５】
くわえて、素子基板１０１および対向基板１０２の対向面には、それぞれ所定の方向にラビング処理された配向膜などが設けられる一方、その各背面側には配向方向に応じた偏光板（図示省略）がそれぞれ設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜、偏光板等が不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【００８６】
なお、走査線駆動回路１００およびデータ線駆動回路２００の周辺回路の一部または全部を、素子基板１０１に形成する替わりに、例えば、ＴＡＢ（Tape Automated Bonding）技術を用いてフィルムに実装された駆動用ＩＣチップを、素子基板１０１の所定位置に設けられる異方性導電フィルムを介して電気的および機械的に接続する構成としても良いし、駆動用ＩＣチップ自体を、ＣＯＧ（Chip On Grass）技術を用いて、素子基板１０１の所定位置に異方性導電フィルムを介して電気的および機械的に接続する構成としても良い。
【００８７】
＜４．液晶装置の応用例＞
次に、第１実施形態および第２実施形態で説明した液晶装置を各種の電子機器に適用される場合について説明する。
【００８８】
＜その１：プロジェクタ＞
まず、この液晶装置をライトバルブとして用いたプロジェクタについて説明する。図１３は、プロジェクタの構成例を示す平面図である。
【００８９】
この図に示されるように、プロジェクタ１１００内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６および２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇに入射される。
【００９０】
液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇの構成は、上述した液晶パネルＡＡと同等であり、画像信号処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの原色画像情報（画像データ、画像信号）でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。このダイクロイックプリズム１１１２においては、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が直進する。したがって、各色の画像が合成される結果、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写されることとなる。
【００９１】
ここで、各液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇによる表示像について着目すると、液晶パネル１１１０Ｇによる表示像は、液晶パネル１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転することが必要となる。
【００９２】
なお、液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。
【００９３】
＜その２：モバイル型コンピュータ＞
次に、上述した液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１４は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。この液晶表示ユニット１２０６は、先に述べた液晶パネル１００５の背面にバックライトを付加することにより構成されている。
【００９４】
＜その３：携帯電話＞
さらに、上述した液晶装置を、携帯電話に適用した例について説明する。図１５は、この携帯電話の構成を示す斜視図である。図において、携帯電話１３００は、複数の操作ボタン１３０２とともに、反射型の液晶パネル１００５を備えるものである。この反射型の液晶パネル１００にあっては、必要に応じてその前面にフロントライトが設けられる。
【００９５】
なお、図１３〜図１５を参照して説明した電子機器の他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等などが挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【００９６】
＜５．変形例＞
（１）上述した各実施形態および応用例において、画像処理回路４００、４００’の全部あるいは一部を液晶パネルＡＡに内蔵してもよい。この場合には、画像処理回路４００、４００’を構成する能動素子としてＴＦＴを用い、これを走査線駆動回路１００やデータ線駆動回路２００に用いるＴＦＴと同一の半導体プロセスで素子基板１０１上に形成すればよい。
【００９７】
（２）上述した各実施形態にあっては、画像処理回路４００、４００’とデータ線駆動回路２００を別個なものとして説明したが、これらを合わせてデータ線駆動装置として捉えてもよいことは勿論である。
【００９８】
（３）上述した第１実施形態にあっては、オフセット電圧Ｖａを画像データ供給線の遅延を見込んだものとしてもよい。また、第２実施形態においても同様に画像信号供給線の遅延を見込んだオフセット電圧Ｖａを加減回路に供給するようにしてもよい。
【００９９】
（４）上述した各実施形態では、入力画像データＤinは１色に対応するものとして説明したが、ＲＧＢの３原色に対応するものであっても良い。この場合には、例えば、Ｘ方向にＲ、Ｇ、Ｂの順に画素を繰り返して配置し、ＲＧＢの画素の組に対して、１個のサンプリング信号を生成するようにしてもよい。また、データ線の駆動周波数を下げるために複数のデータ線を１ブロックとし、各ブロック毎にサンプリングパルスを生成するようにしてもよい。これらの場合にサンプリングパルスは、実際に画像信号のサンプリング用いられる数より２個多く生成すればよい。そして、最初のサンプリングパルスと最後のサンプリングパルスを画像処理回路にフィードバックして中央のサンプリングパルスの遅延時間を算出し、これに基づいて入力画像データＤｉｎを遅延して画像データＤを生成すればよい。
【０１００】
【発明の効果】
以上説明したように本発明よれば、各サンプリング信号のうち時間的に中央のタイミングで発生するサンプリング信号の遅延時間を検知し、検知された遅延時間に基づいて、入力画像情報を遅延して遅延画像情報を生成するから、遅延画像情報と時間的に中央のタイミングで発生するサンプリング信号の位相を自動的に合わせることが可能となる。
【図面の簡単な説明】
【図１】  本発明の第１実施形態に係る液晶装置の全体構成を示すブロック図である。
【図２】  同実施形態に用いるデータ線駆動回路２００のブロック図である。
【図３】  同実施形態に用いる画像処理回路４００のブロック図である。
【図４】  同画像処理回路４００に用いる可変遅延回路４７０のブロック図である。
【図５】  データ線駆動回路とその周辺回路の動作を示すタイミングチャートである。
【図６】  画像データとデータ線駆動回路の各種信号の関係を示すタイミングチャートである。
【図７】  第２実施形態に係る液晶装置の全体構成を示すブロック図である。
【図８】  第２実施形態で用いるデータ線駆動回路の構成を示すブロック図である。
【図９】  第２実施形態の可変遅延回路４７０’の構成を示すブロック図である。
【図１０】  画像信号とデータ線駆動回路の各種信号の関係を示すタイミングチャートである。
【図１１】  液晶パネルＡＡの構成を示す斜視図である。
【図１２】  図１１におけるＺ−Ｚ’線断面図である。
【図１３】  液晶装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１４】  液晶装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１５】  液晶装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【符号の説明】
ＡＡ……液晶パネル（電気光学パネル）
３ａ……走査線
６ａ……データ線
９ａ……画素電極
５０……ＴＦＴ（スイッチング素子）
２００……データ線駆動回路
２１０……Ｘシフトレジスタ（シフト手段）
２２０……レベルシフタ（シフト手段）
２３０……バッファ（シフト手段）
２４０……サンプリング部（サンプリング手段）
２５０……第１ラッチ部
２６０……第２ラッチ部
２７０……Ｄ／Ａ変換部（Ｄ／Ａ変換手段）
４００……画像処理回路
ＣＴＬ……制御部（検知手段、平均化信号生成手段）
４７０、４７０’……可変遅延回路（遅延手段）
Ｄin……入力画像データ（入力画像情報）
Ｄ……画像データ（遅延画像情報）
ＶＩＤ……画像信号（遅延画像情報）
ＤＸ……Ｘ転送開始パルス（開始パルス）
Ｘ１〜Ｘｎ……データ線信号
ＳＲ０〜ＳＲn+1……サンプリングパルス（サンプリング信号）
ＸＣＫ……Ｘクロック信号（入力クロック信号）
Ｓｈ……平均化信号
【図１】
0003752960.tif 000003
【図２】
0003752960.tif 000004
【図３】
0003752960.tif 000005
【図４】
0003752960.tif 000006
【図５】
0003752960.tif 000007
【図６】
0003752960.tif 000008
【図７】
0003752960.tif 000009
【図８】
0003752960.tif 000010
【図９】
0003752960.tif 000011
【図１０】
0003752960.tif 000012
【図１１】
0003752960.tif 000013
【図１２】
0003752960.tif 000014
【図１３】
0003752960.tif 000015
【図１４】
0003752960.tif 000016
【図１５】
0003752960.tif 000017