(57)【特許請求の範囲】
【請求項１】
内部回路素子を介在させた状態で複数の絶縁性シートが積層されてなる積層体と、
内部回路素子に電気的に接続され、積層体の側面に形成されたグランド用外部電極と、
積層体の上面の少なくとも一部を覆うように設けられると共に、前記グランド用外部電極に電気的に接続された端子部を有する金属ケースと、を備えた複合電子部品であって、
前記グランド用外部電極は絶縁性シートに形成されたビアホールに付与された導電材によって積層体の少なくとも一つの側面にそれぞれ独立した状態で複数設けられると共に、同一側面の独立した複数のグランド用外部電極は金属ケースの同一端子部に電気的に接続されていること、
を特徴とする複合電子部品。
【請求項２】
複数の前記グランド用外部電極は、互いに略平行に積層体の積層方向に延在していることを特徴とする請求項１に記載の複合電子部品。
【請求項３】
前記積層体の上面に、金属ケースに覆われた電子部品が搭載されていることを特徴とする請求項１又は請求項２に記載の複合電子部品。
【請求項４】
内部回路素子に電気的に接続される導電ペーストが付与されたビアホールをマザーシートを切断するカット線に沿って形成する工程と、
内部回路素子を介在させた状態で複数のマザーシートを積層する工程と、
前記マザーシートの積層体を前記カット線に沿って切断することで前記ビアホールに付与されたペースト凝固体を切断し、該ペースト凝固体を積層体の少なくとも一つの側面にそれぞれ独立した状態で複数露出させてグランド用外部電極を形成する工程と、
同一側面の独立した複数の前記グランド用外部電極を、前記積層体の上面の少なくとも一部を覆う金属ケースの同一端子部に電気的に接続する工程と、
を備えたことを特徴とする複合電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コンデンサやインダクタ等の回路素子を内蔵した複合電子部品及びその製造方法に関する。
【０００２】
【従来の技術】
従来、高周波複合電子部品として、図６に示すように、コンデンサやインダクタ等の回路素子を内蔵した積層型基板１上に電子部品９を搭載し、金属ケース７と一体化したものが知られている。この積層型基板１にあっては側面２，３（対向するいま一方の側面も同じ）にグランド用外部電極４及び入出力用外部電極５がそれぞれ形成されており、グランド用外部電極４には前記金属ケース７の端子部８がはんだ付けされている。
【０００３】
前記外部電極４，５は、本出願人が特開平６−９６９９２号公報に開示したように、また、図７に示すように、マザーセラミックグリーンシート１０に導電材（導電ペースト）４’，５’が充填されたビアホール１１，１２を、カット線Ａ，Ｂに沿って形成し（以下、ビア充填工法と記す）、マザー積層体を該カット線Ａ，Ｂに沿って切断することで、導電材４’，５’を側面２，３に露出させたものである。
【０００４】
【発明が解決しようとする課題】
しかしながら、外部電極４を形成するためのビアホール１１は長孔形状であるため、導電ペーストの充填が過小になりやすくて抜け落ちが生じ、焼成後にあっては不完全な外部電極４が形成され、内部の回路素子や金属ケースの端子部８との電気的接続の信頼性が不十分になるおそれを有していた。
【０００５】
その対策として、導電ペーストの充填回数を増やすことが検討されたが、かえって充填過大となり、導電ペーストとセラミックシートとの焼成収縮率の相違から外部電極４にクラックが生じる問題点が発生した。
【０００６】
一方、長孔形状のビアホール１１にあっては、形成された外部電極４とセラミック積層素体との接触面積がどうしても小さくなり、接合強度が弱いという問題点も残されていた。
【０００７】
そこで、本発明の目的は、電気的接続の信頼性が良好で積層素体との接合強度も充分な外部電極を備えた複合電子部品及びその製造方法を提供することにある。
【０００８】
【課題を解決するための手段及び作用】
以上の目的を達成するため、本発明に係る複合電子部品は、内部回路素子を介在させた状態で複数の絶縁性シートが積層されてなる積層体と、内部回路素子に電気的に接続され、積層体の側面に形成されたグランド用外部電極と、積層体の上面の少なくとも一部を覆うように設けられると共に、前記グランド用外部電極に電気的に接続された端子部を有する金属ケースと、を備えた複合電子部品であって、前記グランド用外部電極は絶縁性シートに形成されたビアホールに付与された導電材によって積層体の少なくとも一つの側面にそれぞれ独立した状態で複数設けられると共に、同一側面の独立した複数のグランド用外部電極は金属ケースの同一端子部に電気的に接続されていること、を特徴とする。
【０００９】
本発明に係る前記複合電子部品は、グランド用外部電極が独立した複数のビアホールに付与された導電材によって形成されており、各ビアホールは長孔ではなくてほぼ４角形状、ほぼ円形状、ほぼ楕円形状でよく、導電材が適量付与されることになり、導電材の脱落やクラックの発生が防止され、電気的接続の信頼性が向上する。また、グランド用外部電極と積層素体との接触面積が増加し、グランド用外部電極の接合強度が向上する。
【００１０】
本発明に係る複合電子部品の製造方法は、内部回路素子に電気的に接続される導電ペーストが付与されたビアホールをマザーシートを切断するカット線に沿って形成する工程と、内部回路素子を介在させた状態で複数のマザーシートを積層する工程と、前記マザーシートの積層体を前記カット線に沿って切断することで前記ビアホールに付与されたペースト凝固体を切断し、該ペースト凝固体を積層体の少なくとも一つの側面にそれぞれ独立した状態で複数露出させてグランド用外部電極を形成する工程と、同一側面の独立した複数の前記グランド用外部電極を、前記積層体の上面の少なくとも一部を覆う金属ケースの同一端子部に電気的に接続する工程と、を備えたことを特徴とする。
【００１１】
本発明に係る前記製造方法は、グランド用外部電極を独立した複数のビアホールに付与された導電ペーストによって形成するため、各ビアホールは長孔ではなくてほぼ４角形状、ほぼ円形状、ほぼ楕円形状でよく、導電ペーストが適量付与されることになり、焼成時におけるペースト凝固体の脱落やクラックの発生が防止され、電気的接続の信頼性が向上する。また、グランド用外部電極と積層体素体との接触面積が増加し、グランド用外部電極の接合強度が向上する。
【００１２】
【発明の実施の形態】
以下、本発明に係る複合電子部品及びその製造方法の実施形態について、添付図面を参照して説明する。
【００１３】
（第１実施形態、図１〜５参照）
本発明の第１実施形態である高周波複合電子部品２０は、図１に示すように、コンデンサやインダクタ等の回路素子を内蔵した積層体２１の上面にコンデンサ、インダクタ、ダイオード、あるいはＳＡＷフィルタなどの電子部品２９を搭載し、金属ケース２７と一体化したものである。
【００１４】
積層体２１は、複数枚のセラミックグリーンシートを積層し、圧着、切断、焼成したもので、所定のグリーンシートには導電材や抵抗材にて内部回路素子（図示せず）がパターン化されて形成されている。また、積層体２１の側面２２，２３（対向するいま一方の側面も同じ）にはグランド用外部電極２４及び入出力用外部電極２５がそれぞれ形成されている。
【００１５】
３個が側面２２に露出しているグランド用外部電極２４は内部回路素子と電気的に接続されており、かつ、金属ケース２７の端子部２８とはんだによって接続されている。端子部２８は平坦な矩形状をなし、積層体２１の積層方向に延びている。入出力用外部電極２５も内部回路素子と電気的に接続されている。これらの外部電極２４，２５は、図示しない実装基板のランド部と例えばリフローはんだによって接続される。
【００１６】
３個のグランド用外部電極２４は、例えば、０．３ｍｍの幅で１ｍｍのピッチで形成されている。なお、図１，２では、見やすくするために、外部電極２４，２５は実際の寸法よりも拡大して描かれている。
【００１７】
ここで、外部電極２４，２５の形成方法（ビア充填工法）について説明する。まず、図３に示すように、必要な枚数のマザーセラミックグリーンシート３０に銅等を主成分とする導電材（導電ペースト）２４’，２５’が付与されたビアホール３１，３２をカット線Ａ，Ｂに沿って形成する。内蔵される回路素子もこの段階で形成される。これらのシート３０及び他のシートを所定枚数積層し、プレスする。その後、カット線Ａ，Ｂに沿ってダイシングソー等を用いてカットし、焼成する。なお、カット工程は積層体の焼成後に行う場合もある。
【００１８】
以上の工程により、ビアホール３１，３２に充填された導電材２４’，２５’が外部電極２４，２５として側面２２，２３に露出した積層体２１を得ることができる。
【００１９】
なお、図４（Ａ）、図５（Ａ）に示すように、ビアホール３１，３２に対しては導電材２４’，２５’が完全に充填されるように付与されてもよいし、図４（Ｂ）、図５（Ｂ）に示すように、導電材２４’，２５’がビアホール３１，３２の内壁面に付着して中央部は空洞となる状態で付与されていてもよい。また、ビアホール３１、３２は円形でも矩形であってもよく、さらには楕円形であってもよく、その形状は任意である。
【００２０】
前記積層体２１において、グランド用外部電極２４は、独立した複数の比較的小さなビアホール３１に付与された導電材２４’によって形成されるため、導電材２４’を適量付与することができ、外部電極２４が焼成時に脱落することやクラックが発生することが解消され、電気的接続の信頼性が向上する。また、外部電極２４と積層素体とのトータルの接触面積が大きく、外部電極の積層素体に対する接合強度が向上する。
【００２１】
（他の実施形態）
なお、本発明に係る複合電子部品及びその製造方法は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。
【００２２】
特に、積層体に内蔵される回路素子はどのような種類であってもよい。
【００２３】
前記実施形態において、積層体２１の上面は金属ケース２７によって全体的に覆われているが、金属ケース２７は上面に設けた電子部品２９を覆う大きさであればよく、積層体２１の上面の一部が金属ケース２７から露出していてもよい。
【００２４】
また、グランド用外部電極２４は積層体２１の側面２２（長手方向端面）に設けるだけでなく、側面２３に設けてもよい。さらに、ビアホール３１，３２は互いに異形状であってもよい。
【００２５】
【発明の効果】
以上の説明で明らかなように、本発明によれば、導電材を適量付与できるビア充填工法によって、金属ケースの同一端子部に接続されるグランド用外部電極を形成するようにしたため、電極の脱落やクラックの発生がなく、電極と積層素体との接合強度が強く、かつ、内部回路素子や金属ケースの端子部との接続の信頼性の良好な複合電子部品を得ることができる。
【図面の簡単な説明】
【図１】  本発明の第１実施形態である複合電子部品を示す斜視図。
【図２】  図１に示した複合電子部品を構成する積層体の要部を示す立面図。
【図３】  図１に示した複合電子部品を構成する積層体の製造に使用されるマザーセラミックグリーンシートを示す平面図。
【図４】  図１に示した複合電子部品を構成する積層体の第１のビアホールを示す斜視図。
【図５】  図１に示した複合電子部品を構成する積層体の第２のビアホールを示す斜視図。
【図６】  従来の複合電子部品を示す斜視図。
【図７】  図６に示した従来の複合電子部品を構成する積層型基板の製造に使用されるマザーセラミックグリーンシートを示す平面図。
【符号の説明】
２０…高周波複合電子部品
２１…積層体
２２…側面
２４…グランド用外部電極
２７…金属ケース
２８…端子部
３０…マザーセラミックグリーンシート
３１…ビアホール
【図１】
0003736387.tif 000002
【図２】
0003736387.tif 000003
【図３】
0003736387.tif 000004
【図４】
0003736387.tif 000005
【図５】
0003736387.tif 000006
【図６】
0003736387.tif 000007
【図７】
0003736387.tif 000008