(57)【特許請求の範囲】
【請求項１】
一対の基板と、
前記一対の基板に挟持される液晶層と、
前記一対の基板の一方の基板に配置する配線と、
前記配線上に配置する絶縁膜とを有し、
前記配線は、Ｎｂ若しくはＮｂを主成分とする合金で構成される第１の層と、
Ｎｂの窒化物若しくはＮｂを主成分とする合金の窒化物で構成され、前記第１の層と前記絶縁膜との間に配置する第２の層とで構成される液晶表示装置。
【請求項２】
一対の基板と、
前記一対の基板に挟持される液晶層と、
前記一対の基板の一方の基板に配置する配線と、
前記配線上に配置する絶縁膜とを有し、
前記配線は、Ｎｂ若しくはＮｂを主成分とする合金で構成される第１の層と、
Ｎｂの窒化物若しくはＮｂを主成分とする合金の窒化物で構成され、前記第１の層と前記絶縁膜との間に配置する第２の層と、
Ｎｂの窒化物若しくはＮｂを主成分とする合金の窒化物で構成され、前記一方の基板と前記第１の層との間に配置する第３の層とで構成される液晶表示装置。
【請求項３】
請求項１又は２において、前記絶縁膜は酸化シリコン膜からなることを特徴とする液晶表示装置。
【請求項４】
請求項１において、前記第１の層と前記第２の層は同一のパターンで一括エッチングされていることを特徴とする液晶表示装置。
【請求項５】
請求項２において、前記第１の層，前記第２の層、及び第３の層が同一のパターンで一括エッチングされていることを特徴とする液晶表示装置。
【請求項６】
請求項１において、前記配線の端部は順テーパー形状であることを特徴とする液晶表示装置。
【請求項７】
請求項１において、前記第１の層の比抵抗は２０μΩcm以下であって、前記第２の層の比抵抗は１００〜２００μΩcmの範囲であることを特徴とする液晶表示装置。
【請求項８】
請求項１において、前記第２の層の膜厚は５〜１００ｎｍであることを特徴とする液晶表示装置。
【請求項９】
一対の基板と、
前記一対の基板に挟持された液晶層と、
前記一対の基板の一方の基板に配置する複数のゲート電極配線と、
前記複数のゲート電極配線に交差するように形成された複数のドレイン電極配線と、
前記ゲート電極配線と前記ドレイン電極配線との交点に対応して形成された複数の薄膜トランジスタと、
前記複数の薄膜トランジスタに対応して形成された複数のソース電極とを有し、
前記複数のゲート電極配線，ドレイン電極配線又はソース電極の少なくとも１つの配線上に絶縁膜が配置し、
前記絶縁膜の配置する配線は、ＮｂまたはＮｂを主成分とする合金からなる第１の層と、ＮｂまたはＮｂを主成分とする合金の窒化物からなり、前記第１の層と前記絶縁膜との間に配置する第２の層とで構成される液晶表示装置。
【請求項１０】
一対の基板と、
前記一対の基板に挟持された液晶層と、
前記一対の基板の一方の基板に配置する複数のゲート電極配線と、
前記複数のゲート電極配線に交差するように形成された複数のドレイン電極配線と、
前記ゲート電極配線と前記ドレイン電極配線との交点に対応して形成された複数の薄膜トランジスタと、
前記複数の薄膜トランジスタに対応して形成された複数のソース電極とを有し、
前記複数のゲート電極配線，ドレイン電極配線又はソース電極の少なくとも１つの配線上に絶縁膜が配置し、
前記絶縁膜の配置する配線は、ＮｂまたはＮｂを主成分とする合金からなる第１の層と、ＮｂまたはＮｂを主成分とする合金の窒化物からなり、前記第１の層と前記絶縁膜との間に配置する第２の層と、
Ｎｂの窒化物若しくはＮｂを主成分とする合金の窒化物で構成され、前記一方の基板と前記第１の層との間に配置する第３の層とで構成される液晶表示装置。
【請求項１１】
請求項９又は１０において、前記絶縁膜は酸化シリコン膜からなることを特徴とする液晶表示装置。
【請求項１２】
請求項１１において、前記酸化シリコン膜は前記薄膜トランジスタのゲート絶縁膜の少なくとも一部であることを特徴とする液晶表示装置。
【請求項１３】
一対の基板と、
前記一対の基板に挟持された液晶層と、
前記一対の基板の一方の基板に配置する共通電極と、
前記共通電極上に配置する絶縁膜とを有し、
前記共通電極は、ＮｂまたはＮｂを主成分とする合金からなる第１の層と、
ＮｂまたはＮｂを主成分とする合金の窒化物からなり、前記第１の層と前記絶縁膜との間に配置する第２の層とで構成される液晶表示装置。
【請求項１４】
一対の基板と、
前記一対の基板に挟持された液晶層と、
前記一対の基板の一方の基板に配置する共通電極と、
前記共通電極上に配置する絶縁膜とを有し、
前記共通電極は、ＮｂまたはＮｂを主成分とする合金からなる第１の層と、
ＮｂまたはＮｂを主成分とする合金の窒化物からなり、前記第１の層と前記絶縁膜との間に配置する第２の層と、
Ｎｂの窒化物若しくはＮｂを主成分とする合金の窒化物で構成され、前記一方の基板と前記第１の層との間に配置する第３の層とで構成される液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置の電極配線に関する。
【０００２】
【従来の技術】
液晶表示装置の配線材料として、特開平3−182723 号公報では、ゲート配線として、高濃度の不純物を有するPoly−Ｓｉ膜とＡｌ (アルミニウム）膜を積層する旨が記載されている。
【０００３】
また、液晶表示装置の配線材料として、特開平5−55575号公報では、低抵抗値と耐薬品性を有するＴａ（タンタル）とＮｂの合金，ＮｂまたはＮｂを主成分とする金属材料を使用する旨が記載されている。
【０００４】
また、特開平2−106723 号公報ではゲート線の配線材料として基板側からＮｂ，Ｔａの順に積層したものを用い、陽極酸化によりその表面を酸化し、さらにＳｉＯ2 （酸化シリコン）又はＳｉＮ（窒化シリコン）からなるゲート絶縁膜を積層したＴＦＴについて提案している。これによればＴａ単層膜を用いた場合に比して抵抗値の低減が図れ、且つゲート線とドレイン線間の短絡防止に有効である旨が記載されている。
【０００５】
また、特願平7−147852 号公報ではゲート・ドレイン電極の全てまたは少なくとも一方にＮｂを用いることを提案しており、これによれば合金や異なる金属材料からなる２層膜を用いることがないため、スループットが向上し、低抵抗で低応力、且つドライエッチング加工の容易な電極構造が実現できる旨が記載されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の液晶表示装置の配線、特にＡｌを用いたゲート電極ではＡｌ膜の融点(６６０.４℃）が低いために層間絶縁膜形成時の熱処理によりヒロックやホイスカが生じるとともに、Ａｌの耐熱酸化性の低さから配線の抵抗の上昇による駆動波形のなまりや、配線間ショートが生じていた。
【０００７】
また、通常Ａｌ配線はウエットエッチング法によりＡｌ膜をパターニングするため、端部形状を制御することは困難であり、層間絶縁膜１１０やドレイン電極配線２０３の付周り不良が生じやすく、配線間ショートやドレイン断線不良の原因となる。
【０００８】
本発明の目的は耐熱酸化性に優れた配線構造を適用した液晶表示装置を提供することにある。
【０００９】
【課題を解決するための手段】
金属配線を有する液晶表示装置において、その金属配線をＮｂ若しくはＮｂを主成分とする合金で構成される第１の層とＮｂの窒化物若しくはＮｂを主成分とする合金の窒化物で構成する。この構成にすることにより、金属配線の耐熱酸化性を向上することができる。また、金属配線の抵抗が問題とならない場合は、金属配線を、Ｎｂ若しくはＮｂを主成分とする合金からなる第１の層を省略してＮｂの窒化物若しくはＮｂを主成分とする合金の窒化物単層で構成しても、同様に耐熱酸化性を向上することができる。
【００１０】
また、第１の層の下にＮｂの窒化物若しくはＮｂを主成分とする合金の窒化物で構成される第３の層を形成すると、第１の層と他の部材との直接の接触を避けることができる。Ｎｂの窒化物もしくはＮｂを主成分とする合金の窒化物は、特に絶縁膜との相性がよいため、第１の層の断線，抵抗上昇等を防止できる。これらの配線上に酸化シリコン膜を形成しても配線が熱酸化されないので、より高い効果を得ることができる。
【００１１】
また、第１の層と第２の層、望ましくは第３の層を同一のパターンで一括エッチングするとプロセスステップ数を減らすことができる。配線の端部を順テーパー形状に形成することもできる。
【００１２】
他の構成としては、一対の基板と、前記一対の基板に挟持された液晶層とを有し、この一対の基板には複数のゲート電極配線と、これら複数のゲート電極配線に交差するように形成された複数のドレイン電極配線と、これらの配線の交点に対応して形成された複数の薄膜トランジスタと、これら複数の薄膜トランジスタに対応して形成された複数のソース電極とを有する液晶表示装置において、複数のゲート電極配線，ドレイン電極配線及びソース電極及び共通電極，共通電極配線を有する場合には共通電極，共通電極配線のうちの少なくとも１つがＮｂまたはＮｂを主成分とする合金からなる第１の層とＮｂまたはＮｂを主成分とする合金の窒化物からなる第２の層とを有する積層膜で構成されるようにしても同様に耐熱酸化性が向上するが、ゲート電極配線に用いると特に効果がある。配線抵抗が問題とならない場合には、Ｎｂ若しくはＮｂを主成分とする合金からなる第１の層を省略して、これら電極または電極配線をＮｂの窒化物若しくはＮｂを主成分とする合金の窒化物からなる第２の層のみで構成しても、同様に耐熱酸化性を向上することができる。
【００１３】
これらの構成に対しても、第１の層の下にＮｂの窒化物若しくはＮｂを主成分とする合金の窒化物で構成される第３の層を形成することが望ましい。
【００１４】
第１の層と第２の層とを有する積層膜で構成された配線の上に酸化シリコン膜で構成された絶縁膜を形成すると、更に効果が明確になる。
【００１５】
また、本発明の電極構造をゲート電極配線に用いる場合には、酸化シリコン膜を薄膜トランジスタのゲート絶縁膜の少なくとも一部であるように形成するのが好ましい。
【００１６】
【発明の実施の形態】
図１４に、コプレーナ型ＴＦＴを用いて構成した比較例の液晶表示装置の単位画素の平面図を示す。図１５，図１６，図１７はそれぞれ、図１４中ｘ−ｘ′，ｙ−ｙ′，ｚ−ｚ′で示した線に沿う断面図である。
【００１７】
液晶表示装置は下地膜１０４付きのガラス基板１０３上に形成したゲート電極配線２０２と、これに交差するように形成されたドレイン電極配線２０３と、これらの電極配線の交差部に対応して交差部付近に形成されたTFT101と、画素表示領域１０２とで構成される。
【００１８】
図１５に示したように、TFT101は真性多結晶Ｓｉ膜からなるチャネル領域105と、チャネル領域１０５上に形成されたゲート絶縁膜１０６と、ゲート絶縁膜１０６上に形成された不純物をドーピングした多結晶Ｓｉ膜からなる第１のゲート電極１４０１と、Ａｌ(アルミニウム)からなる第２のゲート電極２０１と、上記真性多結晶Ｓｉ膜からなるチャネル領域１０５のドレイン・ソース領域に不純物をドーピングした活性層１０９に、スルーホールを介して接続されたドレイン電極１１１とソース電極１１２により構成される。前記ＴＦＴのソース電極112には、画素電極１１３が接続されている。１５０１，１１０は層間絶縁膜、114は保護絶縁膜である。
【００１９】
TFT101のゲート電極に着目すると、図１６に示したように、多結晶Ｓｉからなる第１のゲート電極１４０１とＡｌからなる第２のゲート電極２０１とが、層間絶縁膜１５０１に開口したスルーホールＴＨを介して接続された２層ゲート電極構造であることがわかる。
【００２０】
この２層電極構造のうちのＡｌからなる第２のゲート電極２０１を延長した部分がそのままゲート電極配線２０２となる。図１７に示すように、Ａｌからなるゲート電極配線２０２とドレイン電極配線２０３は、層間絶縁膜１１０を挟んで交差部分を形成する構造となっている。
【００２１】
図１８は、図１４〜図１７に示した比較例において、ゲート電極配線形成工程を各工程毎に示した断面図である。この断面図を用いて本発明の課題をさらに詳細に説明する。
【００２２】
まず、図１８（ａ）のように下地膜１０４付きのガラス基板１０３上に真性多結晶Ｓｉ膜からなる島パターン４０１を形成する。通常、ＣＶＤ法等で形成したアモルファスＳｉ膜を熱アニール，レーザアニール等の手法で多結晶化して形成する。
【００２３】
次いで、図１８(ｂ)のように基板全面にゲート絶縁膜１０６、及び後述する工程で多結晶化後に第１のゲート電極１４０１となるアモルファスＳｉ膜１８０１を形成する。ゲート絶縁膜１０６には通常ＣＶＤ法で形成したＳｉＯ2膜，ＳiＮ膜等が用いられる。
【００２４】
次に、図１８（ｃ）のように、ゲート絶縁膜１０６とアモルファスＳｉ膜1801を同一パターンで一括エッチングする。このような工程を採用する場合、第１のゲート電極は、ゲート絶縁膜１０６との一括ドライエッチング加工の容易な電極配線材料で構成される必要がある。
【００２５】
次に、図１８（ｄ）のように、基板全面にｎ型ドーパントであるリンイオンをドーピングする。この時、ゲート絶縁膜１０６とアモルファスＳｉ膜１８０１の積層パターンがマスクとなり、真性多結晶Ｓｉ膜からなるチャネル領域１０５が自己整合的に形成される。
【００２６】
さらに、周辺回路部分のＰ型ＴＦＴ部分には、ホトレジスト等をマスクにしてＰ型ドーパントであるボロンイオンを選択的にドーピングする。リン及びボロンのドーピングには、イオン注入法またはイオンドーピング法が用いられる。
【００２７】
次に、図１８（ｅ）のように、活性化アニールにより、ドーピングした不純物イオンを活性化して、多結晶Ｓｉ膜からなる第１のゲート電極１４０１、及びドレイン・ソース領域となる活性層１０９を形成する。この時の活性化アニールには、熱アニール，レーザアニール等の手法が用いられる。熱アニールの温度は通常６００℃以上であり、レーザアニールの場合にはＳｉ膜の表面温度は約1000℃にも達する。従って、第１のゲート電極には、これらの活性化アニール工程に対する耐熱性が要求される。例えば、通常電極配線材料として用いられているＡｌは、前述したように低融点金属であるため用いることができない。また、熱的な歪みがかかるため低応力な膜であることも要求される。Ｃｒ（クロム）は高融点金属（融点：１８６０℃）であるが、膜応力が高いために、活性化アニール後に電極にクラックが生じてしまい、用いることができない。
【００２８】
ここで、多結晶Ｓｉからなる第１のゲート電極１４０１はドーピングされているとはいえメタルに比べて高抵抗であるため、表示装置内を引き回すゲート電極配線２０２としては用いることができない。従って、多結晶Ｓｉからなる第１のゲート電極１４０１に接続する、低抵抗メタルからなる第２のゲート電極配線が必要になる。
【００２９】
しかし、ＴＦＴが露出したこの段階（図１８（ｅ））で第２のゲート電極配線としてもしＡｌ膜からなるゲート電極２０１を形成すれば、ＴＦＴが汚染を受け、しきい電圧のシフトやオフ電流の増加等のＴＦＴ特性不良の原因となる。
【００３０】
そこで、次に、図１８(ｆ)のように、基板全面に層間絶縁膜１５０１を形成する。層間絶縁膜１５０１は、ＴＦＴと第２のゲート電極配線となるＡｌ膜からなるゲート電極２０１との接触を防ぐための保護膜であり、通常ＣＶＤ法で形成したＳｉＯ2 膜，ＳｉＮ膜等が用いられる。また、図１８には示していないが、第２のゲート配線２０２の上には、別の層間絶縁膜１１０が層間絶縁膜１５０１と同様に形成されている。これらの絶縁膜は２００〜４００℃の高温でプラズマＣＶＤ法により形成される。従って、Ａｌ膜表面が容易に酸化を受けてしまうという問題が生じる。
【００３１】
この第１及び第２のゲート電極配線をＡｌの代わりに、特開平7−147852 号に記載された、低抵抗，低応力、且つドライエッチング加工の容易な電極配線材料である高融点金属Ｎｂ（融点：２４７０℃）の適用を試みた。Ｎｂ膜形成直後の抵抗値は低いものの、この膜を形成した後に絶縁膜を形成し、その後に実際に配線抵抗を測定してみると抵抗値が上昇した。この理由は、Ｎｂ膜からなる配線の上に２００〜４００℃の高温でプラズマＣＶＤ法によりＳｉＯ2 膜やＳｉＮ膜からなる絶縁膜が形成されるため、Ｎｂ膜表面が酸化を受け、高抵抗の酸化ニオブが形成されてしまうからである。特にＳｉＯ2 膜を用いた場合には、Ｎｂ膜表面が強い酸化プラズマ雰囲気に曝されるため、抵抗が上昇した。
【００３２】
熱酸化による抵抗上昇の一例として、図１９に、熱処理温度を変えて熱処理した際のＮｂ膜の抵抗変化（図中横軸）を示す。オーブンを用いて大気中、各温度１ｈの熱処理をした際のＮｂ膜の抵抗上昇の割合（図中縦軸）を、熱処理前の抵抗に対する熱処理後の抵抗との比で示したものである。Ｎｂ膜の抵抗は１８０℃付近から上昇しはじめ、２５０℃を超えると急激に増大することがわかる。300℃での抵抗上昇の割合は約２.５倍 ，３５０℃では４.５ 倍にもなることがわかる。この抵抗上昇の割合は、実際にＴＦＴ素子を形成した際に見られたＮｂ電極配線の抵抗上昇の傾向と一致している。液晶表示装置の配線の高抵抗化は大きな問題であり、特にアクティブマトリックス型の液晶表示装置においてはこのような電極配線の高抵抗化は致命的である。何らかのＮｂ膜の耐熱酸化性向上策が施されない限り、Ｎｂ、及びＮｂを主成分とする金属材料を用いた配線の実現は困難である。ＴＦＴ用の絶縁膜の形成方法として、プラズマＣＶＤ法の他に、例えば有機溶剤に可溶なペルヒドロポリシラザン等の無機ポリマーをスピンコートにより基板に塗布，ＳｉＯ2 膜を形成する方法がある。塗布法においても、膜特性向上のためには塗布膜の焼成工程が不可欠であり、同様に電極配線の耐熱酸化性の向上が要求される。
【００３３】
図２０〜図２７を用いて、ＮｂまたはＮｂを主成分とする化合物からなる第１の層と、ＮｂまたはＮｂを主成分とする合金の窒化物からなる第２の層との積層膜構造の構成及びその効果を原理的に説明する。
【００３４】
以下、「ＮｂまたはＮｂを主成分とする合金」を「Ｎｂ系」，「ＮｂまたはＮｂを主成分とする合金の窒化物」を「ＮｂＮ系」と示し、これらの積層構造を示すときは境界を「／」で区切って示すものとする。なお、第１層（下層）がＮｂ系、第２層（上層）がＮｂＮ系の積層膜構造の場合、本書中では、Ｎｂ系／ＮｂＮ系積層膜と記載している。
【００３５】
図２０は、Ｎｂ膜の表面をプラズマ窒化処理して形成した窒化Ｎｂ膜とＮｂ膜の積層膜上に、ＳｉＯ2 膜を形成した際の抵抗変化を示す。
【００３６】
ここでＮｂ膜は、ＤＣマグネトロンスパッタリング法を用いて、基板温度は１３０℃，Ａｒガス流量６０sccm、パワーは２１００Ｗ、圧力は０.２Ｐａ で、２００ｎｍの膜厚に形成した。なお、この条件で形成したＮｂ膜の応力はほぼゼロであることを確認した。Ｎｂ膜表面は、Ｎ2 ガス２００sccm，パワー５００Ｗ，圧力２７Ｐａでプラズマ窒化した。プラズマ窒化処理時間を変えて評価した。ＳｉＯ2 膜は、ＲＦプラズマＣＶＤ法を用いて、基板温度は３３０℃，ＴＥＯＳ（テトラエトキシシラン）：Ｏ2 ガス流量比＝１５：３０００sccm，パワーは１０００Ｗ、圧力は１３３Ｐａで、膜厚３００ｎｍ形成した。これは、ＴＦＴプロセスにおいて、通常用いられるＳｉＯ2 成膜条件に相当する。
【００３７】
図２０の横軸はプラズマ窒化処理（nitrogen plasma treatment ）時間であり、処理時間が長い程表面に形成されるＮｂＮの膜厚が厚くなっている。処理時間０での値がＮｂ単層膜の抵抗上昇の割合を示す。図２０の縦軸は、抵抗上昇の割合をas depo.(堆積した）時の抵抗とＳｉＯ2膜形成後の抵抗との比によって示している。Ｎｂ膜表面が、ＳｉＯ2 成膜時に３３０℃の強い酸化プラズマ雰囲気に曝されることにより、約２.５ 倍の抵抗上昇が認められるのに対して、処理時間３０min の膜では抵抗上昇がほとんど認められないことがわかる。これにより、Ｎｂ系／ＮｂＮ系積層膜構造を採用することにより、Ｎｂ系単層膜に比べて、耐熱酸化性が大幅に向上していることがわかる。これにより、抵抗上昇を招くことなく、強酸化プラズマ雰囲気で層間絶縁膜であるＳｉＯ2 膜を形成することができるようになる。得られたＮｂ系／ＮｂＮ系積層膜は、Ｎｂ系単層膜同様に高融点，低応力であった。従って、Ａｌ電極配線に見られたようなヒロックやホイスカが発生する心配もない。尚、塗布法によりＳｉＯ2 膜を形成した場合においても、同様に耐熱酸化性の向上効果が認められた。具体的には、一例としてシクロヘキサンで希釈したペルヒドロポリシラザンをスピンコート法により塗布形成し、その後大気中で４００℃，１時間焼成後にもＮｂ系／ＮｂＮ系積層膜の抵抗上昇が認められないことを確認できた。
【００３８】
上層のＮｂＮ系の膜厚については、図２３に後述するが、５ｎｍ以上で耐熱酸化性向上の効果が認められたが、膜厚が厚くなる程その効果が大きくなる傾向にある。しかしＮｂＮ系膜の比抵抗がＮｂ系膜に比べて大きいことから、ＮｂＮ系膜の膜厚を厚くしすぎることはＮｂ系／ＮｂＮ系積層配線の抵抗を増加させることになり、望ましくない。ＮｂＮ系膜の膜厚としては、５ｎｍ以上１００ｎｍ以下の範囲が望ましい。また、これとは逆に、配線抵抗がＮｂＮ系膜の比抵抗レベルで問題とならない場合には、下層のＮｂ系膜を省略してＮｂＮ系単層膜で配線を構成することもできる。
【００３９】
また、下層のＮｂ系膜の比抵抗値は２０μΩcm以下が適当である。この値以上に高抵抗のＮｂ系膜は膜形成の段階で既に膜自身に多量の酸素を含んでいるため、Ｎｂ系／ＮｂＮ系積層膜の効果が得にくかった。
【００４０】
また、上述のＮｂ系／ＮｂＮ系積層膜の応用として、図２８，図２９のように、絶縁膜の上に形成された配線をＮｂの窒化物又はＮｂを主成分とする合金の窒化物からなる第３の層１５０，ＮｂまたはＮｂを主成分とする合金からなる第１の層１０７，Ｎｂの窒化物又はＮｂを主成分とする合金の窒化物からなる第２の層１０８の順番に積層した積層膜で構成する構造がある。このように絶縁膜の上にＮｂ系膜を直接接触するのでなく、ＮｂＮ系膜を介しているので絶縁膜からの酸素拡散によりＮｂ膜の膜質を低下させることがない。また、ＮｂＮ系膜を下層に追加することによりＮｂ系／ＮｂＮ系積層膜の絶縁膜との密着性も向上できる。
【００４１】
上層のＮｂＮ系膜の膜厚と同様に、この下層のＮｂＮ系膜の厚みも５〜１００ｎｍの範囲が適当である。
【００４２】
Ｎｂ系／ＮｂＮ系積層膜の形成方法として、上述のＮｂ系膜の表面窒化という手段以外に、多チャンバ枚葉型のスパッタリング装置を用いる等、スパッタリング装置を工夫する方法が適用可能である。この方法によれば、Ｎｂ系／ＮｂＮ系積層膜を連続形成でき、ＮｂＮ系膜形成による工程増加を抑えることができる。他のＮｂ系／ＮｂＮ系積層膜の形成方法としては、上記の他に、例えばＮｂ系ターゲットを用いてスパッタリング法で形成したＮｂ系膜上に、Ｎｂ系の窒化物からなるターゲットを用いてスパッタリング法で形成したＮｂＮ系膜を積層して形成してもよいし、Ｎｂ系ターゲットを用いてスパッタリングガスにＮ2（窒素)を添加した反応性スパッタリング法で形成したＮｂＮ系膜を積層して形成してもよい。あるいは、Ｎｂ系膜を窒素雰囲気中でレーザアニールすることにより表面窒化してＮｂＮ系膜を形成してもよい。いずれの場合も同様にＮｂ系／ＮｂＮ系積層膜を連続形成でき、工程増加を抑えることができる。また、Ｎｂ膜のみならず、Ｎｂを主成分とする材料であれば、同様の手段で窒化物を形成することができ、同様の耐熱酸化性を得ることができるのはもちろんである。図２３は、図２１及び図２２に示した反応性スパッタリング法で形成したＮｂ系／Ｎｂ系積層膜の、熱処理温度(図２３横軸：単位℃)を変えて熱処理した際の抵抗変化（図２３縦軸：抵抗上昇の割合として熱処理後の抵抗値を熱処理前の抵抗値で割った比。）を示したものである。パラメータは上層のＮｂＮの膜厚である。即ち、◇の線は、上層のＮｂＮの膜厚が０ｎｍ、即ち上層にＮｂＮ膜が無い場合である。○の線は、上層のＮｂＮの膜厚が５ｎｍの場合である。△の線は、上層のＮｂＮの膜厚が２０ｎｍの場合である。□の線は、上層のＮｂＮの膜厚が４０ｎｍの場合である。図２３より、Ｎｂ膜上に膜厚５ｎｍ以上のＮｂＮ膜を積層することで、400℃の熱処理に対しても十分な耐熱酸化性が確保できることがわかる。ＮｂＮの膜厚を厚くするほど耐熱酸化性が向上する方向であるが、その効果の程度はゆるやかである。ＮｂＮ系膜自身の抵抗を考慮すると、前述したように、Ｎｂ系／NbN系積層配線に適用するＮｂＮ系膜厚としては５ｎｍ以上，１００ｎｍ以下が望ましい。
【００４３】
図２１は、ＮｂＮ系膜の形成方法として、スパッタリングガスにＮ2 を添加した反応性スパッタリング法を用いた場合に得られたＮｂＮ系膜の例を示す。図２１の横軸は、スパッタリングガスであるＡｒにＮ2 ガスを添加する際の、Ｎ2 ／（Ａｒ＋Ｎ2）流量比である。図２１の縦軸は、形成された膜の比抵抗（Ωcm)である。基板温度は１３０℃、total ガス流量は６０sccm、パワーは２１００Ｗ、圧力は０.５Ｐａ である。耐熱酸化性向上に寄与するＮｂ系／ＮｂＮ系積層膜の形成には、Ｎ2 添加量がＮ2／(Ａｒ＋Ｎ2)流量比で０.０５〜０.２５，ＮｂＮ系膜の比抵抗で１００〜２００μΩcmの範囲（図２１中 (ｂ）で示した範囲）のＮｂＮ系膜が適していた。尚、このときＮ2 添加なし（流量比＝０）で得られたＮｂ系膜の比抵抗は１８μΩcmであった。
【００４４】
次に、図２１に示した各点の膜の構造をＸ線回折法で調べた。その結果、(ａ)，(ｂ)，(ｃ)で示される３つの領域内では構造が相違していることが判明した。
図２２に、図２１に示した３つの領域（ａ)，(ｂ)，(ｃ）から選んだ窒化Ｎｂ膜（ＮｂＮ膜）の、Ｘ線回折スペクトル（代表例）を示す。縦軸は、Ｘ線回折強度であり、単位は、任意単位（ arbitrary units 又はａ.ｕ.)である。図２２中、●印はcubic Ｎｂ、○印はcubic ＮｂＮからの結晶ピーク、黒三角印は下地ガラス基板からのアモルファスピークを示す。図２１ (ａ) で示した範囲（Ｎ2／ (Ａｒ＋Ｎ2) 流量比で＜０.０５ ，ＮｂＮ膜の比抵抗で＜１００μΩcmの範囲）で得られた膜は、Ｎ2 の添加不足により、Ｎｂ単相あるいはＮｂＮとＮｂの混晶の状態であることがわかった。
【００４５】
これに対して、図２１（ｂ）で示したＮｂ系／ＮｂＮ系積層膜形成に最適な範囲、すなわち（Ｎ2／（Ａｒ＋Ｎ2）流量比で０.０５〜０.２５，ＮｂＮ膜の比抵抗で１００〜２００μΩcmの範囲）で得られた膜は、結晶性の高いＮｂＮのみで構成されていることがわかる。図２１（ｃ）で示した範囲、すなわち（Ｎ2 ／  (Ａｒ＋Ｎ2）流量比で＞０.２５，ＮｂＮ系膜の比抵抗で＞２００μΩcmの範囲)で得られた膜は、ＮｂＮのみで構成されてはいるが、Ｎ2 の過剰添加により、結晶ピークが小さく結晶性の低い膜であることがわかった。これらの膜質の違いが、Ｎｂ系／ＮｂＮ系積層膜形成時の耐熱酸化性向上効果の違いの原因と推測できる。
【００４６】
ゲート電極配線に積層膜を用いる場合、工程の増加をまねくことなく、積層配線が一括でエッチングできることが望ましい。したがって、Ｎｂ系／ＮｂＮ系積層膜を用いる場合にも、Ｎｂ系／ＮｂＮ系積層膜が一括でドライエッチング加工できることが望ましい。また、図６〜図９で後述するように、ＣＭＯＳインバータを形成するＴＦＴ部分、及びアクティブマトリックスの端子部分においては、ゲート電極２０１上の層間絶縁膜１１０に、コンタクト形成のためのスルーホールを形成する必要がある。従って、Ｎｂ系／ＮｂＮ系積層膜上で層間絶縁膜110が選択的にエッチングできることが条件となる。層間絶縁膜１１０には、前述したようにＳｉＯ2 膜やＳｉＮ膜が用いられる。
【００４７】
図２４に、Ｆ系エッチングガスとして代表的なＳＦ6 ガスを用いてエッチングした際のＮｂ，ＮｂＮ膜，ＳｉＯ2 膜，ＳｉＮ膜、及びレジスト膜のエッチング速度の評価結果を示す。図２４の横軸は、エッチング時間（秒）を示し、図２４の縦軸は、エッチングされた膜厚(ｎｍ)を示す。Ｎｂ膜，ＮｂＮ膜，ＳｉＯ2 膜は、図２０乃至図２３に示した方法で形成した。ＳｉＮ膜はＲＦプラズマＣＶＤ法を用いて、基板温度は２３０℃，ＳｉＨ4(モノシラン)：ＮＨ3(アンモニア)：Ｎ2 ガス流量比＝２０：６０：２００sccm、パワーは１７５Ｗ、圧力は８０Ｐａで形成した。レジストは市販のポジ型レジストを用いた。エッチング条件は、
ＲＦ平行平板型の反応性イオンエッチング装置を用いて、パワーを５００Ｗ，圧力を２７Ｐａ，ＳＦ6 ガス流量を８８sccmとした。図２４に示したエッチング時間に対するエッチング膜厚の傾きからエッチング速度を求めることができる。エッチング速度は、ＳiＯ2（０.２ｎｍ／ｓ）《レジスト（１.２ｎｍ／ｓ）＜Ｎｂ系（１.７ｎｍ／ｓ)＜ＮｂＮ系(３.０ｎｍ／ｓ）＜ＳｉＮ(４.２ｎｍ／ｓ）の順に大きくなることがわかる。これにより、Ｆ系エッチングガスを用いることにより、Ｎｂ系／ＮｂＮ系積層膜の一括エッチングが可能であることがわかる。
【００４８】
しかしながら、ＳｉＯ2 膜を層間絶縁膜に用いた場合には、ＳｉＯ2 膜のエッチング速度がＮｂＮ系及びＮｂ系膜のエッチング速度よりも小さいことから、スルーホール形成時にゲート電極配線であるＮｂ系／ＮｂＮ系積層膜に損傷を与えてしまうことがわかる。これに関しては、ＳＦ6 に替えて次に述べるＣＨＦ3 をエッチングガスに用いることで、ＳｉＯ2 膜の選択エッチングが可能になる。一方、ＳｉＮ膜のエッチング速度は、ＮｂＮ系及びＮｂ系膜のエッチング速度に比べて大きい値が得られているが、エッチング速度の比である選択比はＮｂＮ系膜に対して高々１.４ と小さく、Ｎｂ系／ＮｂＮ系積層膜に損傷を与えずに選択的にＳｉＮ膜をエッチングすることが実際には困難であることがわかる。
【００４９】
これにより、層間絶縁膜にＳｉＮ膜を用いることが難しいことがわかる。上述のようにＦ系エッチングガスとして代表的なＳＦ6 ガスの代わりに、ＣＦ4 、あるいはＣＦ4 にＯ2 を添加したガスを用いた場合においても同様の結果が得られた。
【００５０】
次に、図２５にＮｂ系，ＮｂＮ系、及びＳｉＯ2 膜をＣＨＦ3 ガスによってエッチングして得られた結果を示す。図２５の横軸は、エッチング時間（分）を示し、図２５の縦軸は、エッチングされた膜厚（ｎｍ）を示す。ＲＦ平行平板型の反応性イオンエッチング装置を用い、パワーを５５０Ｗ，圧力を６.７Ｐａ ，ＣＨＦ3ガス流量を５５sccmとした。この図から、ＳｉＯ2膜のエッチング速度である２３ｎｍ／minに対して、Ｎｂ系,ＮｂＮ系膜は殆どエッチングされないことがわかる。これは、ＣＨＦ3 が堆積性の強いガスであることに起因する。すなわち、ＣＨＦ3 ガスを用いたエッチングでは、プラズマ中でエッチングに寄与するＦラジカルの生成と共にＣ−Ｆ化合物が形成され、これがＮｂ系あるいはＮｂＮ系膜表面に堆積するため、Ｎｂ系あるいはＮｂＮ系膜上ではエッチングの進行が停止するのである。一方、ＳｉＯ2 膜上では、ＳｉＯ2 膜から酸素が供給されるため、Ｃ−Ｆ化合物の酸化分解によりＣ−Ｆ化合物の堆積が起こらずにＳｉＯ2 膜のエッチングがコンスタントに進行する。従って、ＣＨＦ3 ガスを用いることにより、Ｎｂ系／ＮｂＮ系積層膜上のＳｉＯ2 膜を選択的にエッチングできることになる。上記のドライエッチング加工上の制限から、ゲート電極配線２０１上の層間絶縁膜１１０にはＳｉＯ2 膜が適していることがわかる。
【００５１】
図２６は、図２４に示したガスを用いてＮｂ系／ＮｂＮ系積層膜をエッチングした際のエッチングパターン端部の断面摸式図を示す。図２６中、１０３はガラス基板、Ｎｂ、またはＮｂを主成分とする合金からなる第１の層１０７としてＮｂ系膜、Ｎｂの窒化物及びＮｂを主成分とする合金の窒化物からなる第２の層１０８としてＮｂＮ系膜を用いる、２４０１はレジストパターンを示す。図２６(ａ)に示すように、ＮｂＮ系膜１０８では膜厚方向及び膜の横方向に等方的にエッチングが進むと考えられる。ここで、図２４で述べたように、Ｎｂ系／ＮｂＮ系積層膜における上層ＮｂＮ系膜１０８のエッチング速度ａは、Ｎｂ系膜１０７のエッチング速度ｂの約２倍であった（ａ＞ｂ）。従って、図２６（ｂ）及び  (ｃ)に示すように、膜厚方向のエッチング速度は、エッチングがＮｂ系／ＮｂＮ系界面を過ぎてＮｂ系膜側に進行した途端に小さくなる。一方、膜の横方向のエッチング速度は、依然としてＮｂＮ系膜のエッチング速度ａに支配されることになる。最終的には、図２６(ｄ)に示すように、エッチング端部は、Ｎb系／ＮbＮ系界面を挟んで異なる角度を有するテーパー形状に加工される。このとき、上層ＮｂＮ系膜のなす角αと下層Ｎｂ系膜のなす角βの関係は、α＞βとなる。実際のＮｂ系／ＮｂＮ系積層膜のエッチングでは、等方エッチングではなく、膜厚方向に比べて膜の横方向のエッチング速度がやや大きい傾向であったものの、エッチングパターンの端部の形状はいずれも図２６(ｄ)に示したテーパー形状とほぼ同様の形状にエッチングされていることを、断面ＳＥＭ観察により確認できた。このようなテーパー形状は、実際にゲート電極配線に適用した際に、層間絶縁膜１１０や膜間絶縁膜を介したドレイン電極配線２０３の良好な付周り特性を確保でき、配線間ショートやドレイン断線不良を防止できる。すなわち、図２６に示される配線端部形状はゲート電極配線として欠くことのできない特性である。
【００５２】
図６〜図９で後述するように、相補型(ＣＭＯＳ)インバータを形成するＴＦＴ部分においては、ゲート電極配線となるＮｂ系／ＮｂＮ系積層膜とドレイン配線材料とのスルーホールコンタクトを形成する必要がある。
【００５３】
図２７に、Ｎｂ系／ＮｂＮ系積層膜と、ドレイン配線電極材料として一般的なＣｒ、及びＣｒの合金膜の例としてＣｒとＭｏとの合金膜（以下、ＣｒＭｏと略記する）とのスルーホールコンタクト抵抗を測定した結果を示す。図２７の横軸にコンタクト面積（μｍ2）を示し、図２７の縦軸にコンタクト抵抗(Ω・μｍ2)を示す。Ｃｒ膜は、ＤＣマグネトロンスパッタリング法を用いて、基板温度は２００℃，Ａｒガス流量６０sccm、パワーは４０００Ｗ、圧力は０.２Ｐａ で形成した。ＣｒＭｏ膜は、ＣｒとＭｏの重量比率が５０：５０の合金ターゲットを用い、それ以外はＣｒ膜と同じ条件で形成した。図２７中の○印がＮb系／ＮbＮ系積層膜とＣｒの場合、□印がＮｂ系／ＮｂＮ系積層膜とＣｒＭｏの場合の測定結果である。周辺回路及び画素ＴＦＴの駆動条件から、コンタクト抵抗の仕様の目安として１０6Ωμｍ2以下に抑えることが求められている。図２７から、Ｎｂ系／ＮｂＮ系積層膜とＣｒ、Ｎｂ系／ＮｂＮ系積層膜とＣｒＭｏのいずれの組み合わせの場合も、得られたコンタクト抵抗は、コンタクト面積２５〜４００μm2の範囲で１０2Ωμｍ2であることがわかる。これは目標より４桁低い値であり、仕様を十分満足することがわかる。従って、ゲート電極配線をＮｂ系／ＮｂＮ系積層膜，ドレイン電極配線材料をＣｒ、及び／またはＣｒの合金膜とすることにより、良好なコンタクト特性を確保できると結論される。また、このコンタクト特性は、前記ドレイン電極配線若しくは前記ソース電極配線のうち、少なくとも前記Nb系／ＮｂＮ系積層膜からなるゲート電極配線と接する部分がクロム、又はクロムとモリブデンの合金膜で形成されていれば得ることができる。従って、この条件を満たしていれば、ドレイン電極配線若しくは前記ソース電極配線の応用例として、クロム、又はクロムとモリブデンの合金膜と他の金属膜との積層膜、例えば低抵抗金属膜であるアルミ二ウム合金膜との積層膜を用いることもできる。
【００５４】
なお、本発明による配線構造は耐熱酸化性に優れるため、配線が高温の酸化性雰囲気に曝されるプロセスであれば、ドレイン電極配線やソース電極配線及び共通電極，共通電極配線を有する場合には、共通電極，共通電極配線等に用いても効果を発揮するが、特に、本発明をＴＦＴ基板のゲート電極配線に適用した例について以下に説明する。
【００５５】
図２は本発明に係るコプレーナ型ＴＦＴを用いて構成した液晶表示装置の単位画素の平面図で、図１，図３はそれぞれ図２中ｘ−ｘ′，ｙ−ｙ′で示した線に沿う断面図である。
【００５６】
液晶表示装置の単位画素の基本構成は、図１４で示した比較例と同様に下地膜１０４付きのガラス基板１０３上に形成したゲート電極配線２０２と、これに交差するように形成されたドレイン電極配線２０３と、これらの電極配線の交差部付近に形成されたTFT101と、画素表示領域１０２とで構成される。比較例と異なる点は、多結晶Ｓｉからなる第１のゲート電極１４０１とＡｌからなる第２のゲート電極２０１との２層ゲート電極構造に替わって、本発明ではＮｂ、またはＮｂを主成分とする合金からなる第１の層１０７と第１の層の窒化膜からなる第２の層１０８との積層膜（Ｎｂ系／ＮｂＮ系）で構成された積層型電極構造を採用していることである。
【００５７】
従って、図１に示したように、TFT101は、真性多結晶Ｓｉ膜からなるチャネル領域１０５と、チャネル領域１０５上に形成されたゲート絶縁膜１０６と、Ｎｂ、またはＮｂを主成分とする合金からなる第１の層１０７と第１の層の窒化膜からなる第２の層１０８との積層膜で構成された積層型のゲート電極２０１と、前記真性多結晶Ｓｉ膜１０５のドレイン・ソース領域に不純物をドーピングした活性層１０９に、スルーホールを介して接続されたドレイン電極１１１とソース電極１１２により構成され、このTFT101のソース電極１１２には画素電極１１３が接続される。また、TFT101のゲート電極配線とソース・ドレイン電極との間には層間絶縁膜１１０が形成され、TFT101及び各配線の上には保護絶縁膜１１４が形成される。また、符号１０２は、画素表示領域である。
【００５８】
比較例と同様にゲート電極２０１を延長した部分がそのままゲート電極配線２０２となる。
【００５９】
図３は、ゲート電極配線２０２とドレイン電極配線２０３との交差部分を示す。図２６で前述したように、ＮｂまたはＮｂを主成分とする第１の層１０７と第１の層の窒化膜からなる第２の層１０８との積層膜からなるゲート電極配線202のパターン端部は順テーパー形状に加工する。このようにテーパー形状に加工することにより、ゲート電極配線２０２上の層間絶縁膜１１０及びドレイン電極配線２０３の良好な付周り特性が確保でき、配線間の短絡によるショートやドレイン電極配線２０３の断線を防止できる。また、Ａｌ電極配線に見られたようなヒロックやホイスカの発生がないため、配線間の短絡によるショート不良をさらに低減できる。
【００６０】
図４は、図１〜図３に示した実施例のゲート電極配線形成工程である。各工程毎の断面構造を示してある。まず、図４（ａ）のように、下地膜１０４付きのガラス基板１０３上に、真性多結晶Ｓｉ膜からなる島パターン４０１を形成する。
次いで、同図（ｂ）のように、基板全面にゲート絶縁膜１０６，ＮｂまたはＮｂを主成分とする合金からなる第１の層１０７，第１の層の窒化膜からなる第２の層１０８との積層膜を形成する。ＮｂまたはＮｂを主成分とする合金からなる第１の層１０７と、第１の層の窒化膜からなる第２の層１０８との積層膜は、窒化膜形成をＡｒとＮ2 との混合ガスによる反応性スパッタリング法を用いることにより第１の層と連続形成できる。次に、同図(ｃ)のように、ゲート絶縁膜１０６とＮｂ、またはＮｂを主成分とする合金からなる第１の層１０７と、第１の層の窒化膜からなる第２の層１０８との積層膜を同一パターンで一括エッチングすることにより、積層型のゲート電極２０１及びほぼ同一平面形状のゲート絶縁膜１０６となる。
【００６１】
図２４で前述したように、ＮｂまたはＮｂを主成分とする合金からなる第１の層１０７と、第１の層の窒化膜からなる第２の層１０８との積層膜は、Ｆ系エッチングガスを用いることにより容易に一括エッチングが可能である。
【００６２】
次に、同図（ｄ）のように、基板全面にＮ型ドーパントであるリンイオンをドーピングする。この時、ゲート絶縁膜１０６と積層型のゲート電極２０１との積層パターンがマスクとなり、真性多結晶Ｓｉ膜からなるチャネル領域１０５が自己整合的に形成される。
【００６３】
最後に、同図（ｅ）のように、活性化アニールによりドーピングした不純物イオンを活性化して、ドレイン・ソース領域となる活性層１０９を形成する。この時の活性化アニールには、熱アニール，レーザアニール等の手法が用いられるが、積層型のゲート電極２０１を構成するＮｂ系／ＮｂＮ系積層膜は高融点，低応力であるために、活性化アニールによるゲート電極パターンの剥離，クラック等の不良を生じることがない。また、ゲート電極配線がＮｂ系／ＮｂＮ系積層膜構造であるため、活性化アニール雰囲気に対する耐熱酸化性が向上する。その後の層間絶縁膜１１０の形成工程においても、ゲート電極配線の抵抗が上昇することはない。
【００６４】
また、Ｎｂ系／ＮｂＮ系積層膜は、図１４〜図１８で述べた比較例の多結晶Ｓｉからなるゲート電極である（符号の説明通り）１４０１に比べて著しく低抵抗であるため、積層型のゲート電極２０１のみで液晶表示装置内の信号配線としての役割を果たすことができる。従って、比較例における低抵抗メタルからなる第２のゲート電極配線が不要となる。これに伴い、ＴＦＴと第２のゲート電極配線膜２０１との接触を防ぐための層間絶縁膜１５０１も不要になり、ゲート電極配線構造及びトータルプロセスが大幅に簡略化されることがわかる。換言すれば、本発明の積層ゲート電極配線構造を適用することにより、Ｎｂ、及びＮｂを主成分とする金属材料の特長を生かしながら、耐熱酸化性，加工性に優れ、低抵抗で低応力、しかもプロセス整合性に優れた簡略なゲート電極配線構造を実現できる。ひいては、ＴＦＴ構造及びプロセスの大幅な簡略化により、液晶表示装置の低コスト化が達成できることになる。
【００６５】
また、配線の交差部分における配線間の短絡によるショートやドレイン電極配線の断線を防止できるため、液晶表示装置の歩留まりも向上できる。
【００６６】
図５にＣＭＯＳインバータを用いて構成した駆動回路をアクティブマトリックス型の液晶表示部とともに同一の基板５０１上に集積したアクティブマトリックス型液晶表示装置全体の等価回路を示す。
【００６７】
この液晶表示装置は表示部としてのＴＦＴよりなるアクティブマトリックス５０と、これを駆動する垂直走査回路５１と、１本の走査線分のビデオ信号を複数のブロックに分割して時分割的に供給するための水平走査回路５３と、ビデオ信号を供給するデータ信号線Ｖｄｒ１，Ｖｄｇ１，Ｖｄｂ１，…，ビデオ信号を分割ブロック毎にアクティブマトリックス側へ供給するスイッチマトリックス回路５２を有する。ここで、垂直走査回路５１および水平走査回路５３は、シフトレジスタとバッファにより構成され、クロック信号ＣＬ１，Ｃｌ２，ＣＫＶにより駆動される。
【００６８】
図６は基板上に形成されるＣＭＯＳインバータ回路を構成した時の回路図である。ＰＭＯＳとＮＭＯＳとが図に示すように構成され、入力端子Ｖｉｎと出力端子Ｖｏｕｔとを有し、基準電圧Ｖｓｓおよび電源電圧Ｖｄｄが印加される。
【００６９】
図７は、図６に示したインバータ回路のパターン配置図を示す。図８は、図７中ｘ−ｘ′で示した線に沿う断面図、図９は図７中ｙ−ｙ′で示した線に沿う断面図である。本実施の形態におけるＣＭＯＳインバータは、Ｐ型ＴＦＴであるPMOS701とＮ型ＴＦＴであるNMOS702とによって構成されている。
【００７０】
図８に示すように、７０１と７０２の２つのＴＦＴのゲート電極７０３と704は、入力端子Ｖｉｎと一体になった第１の配線電極７０５とスルーホールＴＨを介して接続されている。
【００７１】
また、図９に示すように、回路に基準電圧Ｖｓｓおよび電源電圧Ｖｄｄを供給する電極、及び２つのＴＦＴのドレイン電極を接続した出力端子Ｖｏｕｔは第２の配線電極７０６により形成されている。出力端子Ｖｏｕｔが次段走査線に対応するシフトレジスタの入力電圧となる。
【００７２】
このとき、配線電極７０５と７０６はいずれもＴＦＴのドレイン電極配線と同層，同一材料で構成される。従って、入力端子Ｖｉｎ側では、配線電極７０５とＴＦＴのゲート電極７０３及び７０４、すなわちドレイン電極配線材料とゲート電極配線材料との良好なスルーホールコンタクト特性が確保されなければならない。積層ゲート電極配線構造を、Ｐ型トランジスタPMOS701 とＮ型トランジスタNMOS702 を構成するＴＦＴに用いることにより、具体的にはゲート電極７０３と７０４はＮｂ、またはＮｂを主成分とする合金からなる第１の層１０７と、第１の層の窒化膜からなる第２の層１０８との積層膜で構成され、配線電極７０５と７０６はドレイン電極配線材料であるＣｒ、またはＣｒとＭｏとの合金膜で構成されることになる。また、ゲート電極７０３と７０４上の層間絶縁膜１１０はＳｉＯ2 膜で構成されることになる。
【００７３】
この場合もゲート電極７０３と７０４はＮｂ系／ＮｂＮ系積層膜構造で構成されており、十分な耐熱酸化性が保証されている。従って、ＳｉＯ2 膜からなる層間絶縁膜１１０形成後に、ゲート電極配線抵抗が上昇することはない。
【００７４】
また、図２７に示すようにＮｂと窒化Ｎｂとの積層膜とＣｒまたはＣｒＭｏとのスルーホールコンタクト抵抗が十分低い。従って、配線電極７０５とＴＦＴのゲート電極７０３及び７０４の接続においては、良好なスルーホールコンタクト特性を確保することができる。
【００７５】
また、図２５で前述したように、ゲート電極７０３及び７０４上で層間絶縁膜１１０を選択エッチングできるため、スルーホール形成工程において、下層のゲート電極７０３及び７０４が損傷を受けることもない。これにより、簡略な構造で特性の良好なＣＭＯＳインバータを得ることができるため、周辺回路の内蔵も容易となり、液晶ディプレイ装置の大幅な高性能化，低コスト化を図ることができる。また、上記の実施例では、ドレイン電極及びドレイン電極配線材料として、Ｃｒ、またはＣｒとＭｏとの合金膜を用いているが、ゲート電極，ゲート電極配線と接する部分がＣｒ、またはＣｒとＭｏとの合金膜から成る第１層で構成され、その上に低抵抗金属膜であるアルミニウム合金膜から成る第２層を積層したドレイン電極，ドレイ電極配線構造とすることによりスルホールコンタクト特性のみならず、配線抵抗の低いドレイン電極，ドレイン電極配線を得ることができる。
【００７６】
上記の実施例ではコプレーナ型のＴＦＴを用いて全体を構成したが、ＴＦＴは逆スタガ型、あるいは正スタガ型であってもよい。また、上記の実施例では縦電界型のＴＦＴを用いて全体を構成したが、ＴＦＴのソース電極と同一基板上に形成された共通電極間に横方向に電界を印加する、横電界型のＴＦＴを用いて構成してもよい。また、ＴＦＴのチャネル半導体層に、真性多結晶Ｓｉの替わりにアモルファスＳｉを用いた場合においても同様に適用可能である。次に述べる実施例は、逆スタガ型のアモルファスＳｉ−ＴＦＴに本発明を適用した例である。
【００７７】
図１０に、逆スタガ型ＴＦＴを用いて構成した本発明に係るアクティブマトリックス液晶表示装置の単位画素の平面図を示す。
【００７８】
図１１，図１２はそれぞれ、図１０中ｘ−ｘ′，ｙ−ｙ′で示した線に沿う断面図である。
【００７９】
本液晶表示装置の基本構成は、下地膜１０４付きのガラス基板１０３上に形成したゲート電極配線２０２と、これに交差するように形成されたドレイン電極配線２０３と、これらの電極配線の交差部付近に形成されたTFT101と、画素表示領域１０２と、付加容量１００１で構成される。
【００８０】
図１〜図４で述べたコプレーナ型ＴＦＴの実施例と異なる点は、TFT101が逆スタガ型ＴＦＴで構成されていること、チャネル領域１０５とドレイン・ソース領域に不純物をドーピングした活性層１０９とがアモルファスＳｉから構成されていること、及びゲート絶縁膜がＳｉＯ2 膜からなる第１のゲート絶縁膜１１０１と、ＳｉＮ膜からなる第２のゲート絶縁膜１１０２との積層膜で構成されていることである。
【００８１】
アモルファスＳｉＴＦＴにおいては、チャネル層であるアモルファスＳｉとゲート絶縁膜界面の安定性を確保するために、ゲート絶縁膜にＳｉＮ膜が用いられるのが通例である。
【００８２】
しかしながら、ゲート絶縁膜をＳｉＮ単層膜で構成すると前述のようにゲート絶縁膜の下層に位置するＮｂ、またはＮｂを主成分とする合金からなる第１の層１０７と第１の層の窒化膜からなる第２の層１０８との積層膜（Ｎｂ系／ＮｂＮ系）で構成された積層型のゲート電極及びゲート電極配線２０１及び２０２上で、ＳｉＮ膜からなるゲート絶縁膜を選択エッチングすることが困難となる。
【００８３】
そこで、実施例においては、上記のようにＳｉＯ2 膜からなる第１のゲート絶縁膜１１０１と、ＳｉＮ膜からなる第２のゲート絶縁膜１１０２との積層ゲート絶縁膜構造を採用し、ゲート電極及びゲート電極配線２０１及び２０２との選択エッチング特性はＳｉＯ2 膜からなる第１のゲート絶縁膜１１０１で、チャネル層１０５との界面の安定性はＳｉＮ膜からなる第２のゲート絶縁膜１１０２で確保する。
【００８４】
このときも、ゲート電極及びゲート電極配線２０１及び２０２はＮｂ／ＮｂＮ系積層膜構造で構成することにより十分な耐熱酸化性を有する。従って、ＳiＯ2膜からなる第１のゲート絶縁膜１１０形成後に、ゲート電極配線抵抗が上昇することはない。
【００８５】
図１２は、ゲート電極配線２０２とドレイン電極配線２０３との交差部分を示す。本発明の適用により、Ｎｂ、またはＮｂを主成分とする第１の層１０７と、第１の層の窒化膜からなる第２の層１０８との積層膜からなるゲート電極配線２０２のパターン端部が順テーパー形状に加工されるため、ゲート電極配線202上のＳｉＯ2 膜からなる第１のゲート絶縁膜１１０１，ＳｉＮ膜からなる第２のゲート絶縁膜１１０２、及びドレイン電極配線２０３の良好な付周り特性が確保でき、従って配線間の短絡によるショートやドレイン電極配線２０３の断線を防止できる。また、Ａｌ電極配線に見られたようなヒロックやホイスカの発生がないため、配線間の短絡によるショート不良を防止できることは言うまでもない。図１３は、本発明に係るアクティブマトリックス型の液晶ディプレイ装置の断面模式図を示す。液晶層１３０２の下部のガラス基板１０３上には、ゲート電極配線（走査信号配線）２０２とドレイン電極配線（映像信号配線）２０３とがマトリックス状に形成され、その交点近傍に形成されたＴＦＴによってＩＴＯよりなる画素電極１１３を駆動する。液晶層１３０２を挾んで対向する対向ガラス基板１３０５上にはＩＴＯよりなる対向電極１３０６、及びカラーフィルター1304，カラーフィルター保護膜１３０７，遮光用ブラックマトリックスパターンを形成する遮光膜１３０８が形成されている。
【００８６】
図１３の中央部は１画素部分の断面を、左側は一対のガラス基板１０３，1305の左側縁部分で外部引出端子の存在する部分の断面を、右側は一対のガラス基板１０３，１３０５の右側縁部分で外部引出端子の存在しない部分の断面を示している。
【００８７】
図１３の左側，右側のそれぞれに示すシール材ＳＬは、液晶層１３０２を封止するように構成されており、液晶封入口（図示していない）を除くガラス基板１０３，１３０５の縁全体に沿って形成されている。シール剤は、例えばエポキシ樹脂で形成されている。対向ガラス基板１３０５側の対向電極１３０６は少なくとも一個所において、銀ペースト材ＳＩＬによってガラス基板１０３に形成された外部引出配線に接続されている。この外部引出配線はゲート電極配線２０２，ソース電極１１２及びドレイン電極配線２０３のそれぞれと同一製造工程で形成される。従って、例えばゲート電極配線２０２の外部引出配線は、具体的には、本発明のＮｂ系／ＮｂＮ系積層膜構造で構成することができる。それぞれの外部引出配線は、異方性導電膜（ＡＣＦ：Anisotropic Conductive Film)を介して、ＴＣＰ（Tape Carrier Package）、またはＣＯＧ (Chip On Glass)接続方式の外部駆動回路と接続される。配向膜ＯＲＩ１，ＯＲＩ２，画素電極１１３，保護膜１１４，層間絶縁膜１１０，ＳｉＯ2 からなるゲート絶縁膜１０６のそれぞれの層はシール材ＳＬの内側に形成される。偏光板１３０１はそれぞれ一対のガラス基板１０３，１３０５の外側の表面に形成されている。
【００８８】
液晶層１３０２は液晶分子の向きを設定する下部配向膜ＯＲＩ１と、上部配向膜ＯＲＩ２の間に封入され、シール材ＳＬによってシールされている。下部配向膜ＯＲＩ１は、ガラス基板１０３側の保護絶縁膜１１４の上部に形成される。対向ガラス基板１３０５の内側の表面には、遮光膜１３０８，カラーフィルター１３０４，カラーフィルター保護膜１３０７，対向電極１３０６および上部配向膜ＯＲＩ２が順次積層して設けられている。この液晶表示装置はガラス基板103側と対向ガラス基板１３０５側の層を別々に形成し、その後上下ガラス基板103,１３０５を重ね合わせ、両者間に液晶１３０２を封入することによって組立てられる。バックライトＢＬからの光の透過を画素電極１１３部分で調節することによりＴＦＴ駆動型のカラー液晶表示装置が構成される。
【００８９】
このようにゲート電極（走査信号配線）２０１及びゲート電極配線２０２として、Ｎｂ若しくはＮｂを主成分とする合金とＮｂ若しくはＮｂを主成分とする合金の窒化物の積層ゲート電極配線構造を用いることにより、耐熱酸化性と加工性に優れ、低抵抗，低応力であり、プロセス整合性にも優れた簡略なゲート配線構造が容易に実現できるため、スループット及び歩留まりの優れたアクティブマトリックス型の液晶ディスプレイ装置を容易に実現できる。
【００９０】
また、周辺回路の内蔵が容易になるため、液晶ディスプレイ装置の大幅な高性能化，低コスト化が実現できる。また、上記の実施例においては、縦電界型のＴＦＴを用いて全体を構成したが共通電極，共通電極配線を有する横電界型のＴＦＴを用いた場合においても同様である。
【００９１】
尚、ＴＦＴはコプレーナ型，逆スタガ型、あるいは正スタガ型であってもよいが、特にコプレーナ型素子では、ゲートとソースあるいはドレイン間の寄生容量が小さくできるのでより高速な動作が可能であり、周辺回路内蔵型の液晶表示装置に有利である。
【００９２】
また、ＴＦＴのチャネル半導体層に真性多結晶Ｓｉの替りにアモルファスＳｉを用いた、非周辺回路内蔵型液晶表示装置についても同様に適用可能である。
【００９３】
上述した実施例では、Ｎｂ／ＮｂＮ若しくはＮｂＮ／Ｎｂ／ＮｂＮの積層構造をゲート電極，ゲート電極配線に適用した場合のみを示したがドレイン電極配線やソース電極及び共通電極，共通電極配線を有する場合には、共通電極，共通電極配線に適用しても同様に耐熱酸化性及び絶縁膜との良好な整合性及び絶縁膜を介した良好なスルーホールコンタクト特性等の効果を得ることができる。
【００９４】
また、Ｎｂを主成分とする合金、及びＮｂを主成分とする合金の窒化物の例としては、例えばＷ，Ｍｏ，Ｔｉ，Ｖ，Ｓｉ等を数％以下の範囲で含むＮｂ合金、及びこれらＮｂ合金の窒化物がある。
【００９５】
【発明の効果】
本発明によれば耐熱酸化性に優れた配線を容易に得ることができ、高性能で低コストな液晶表示装置が実現できる。
【図面の簡単な説明】
【図１】コプレーナ型ＴＦＴを用いて構成した本発明の実施例に関する液晶表示装置の断面図であり、図２に示したｘ−ｘ′で示した線に沿う断面図。
【図２】コプレーナ型ＴＦＴを用いて構成した本発明の実施例に関する液晶表示装置の単位画素の平面図。
【図３】コプレーナ型ＴＦＴを用いて構成した本発明の実施例に関する液晶表示装置の断面図であり、図２に示したｙ−ｙ′で示した線に沿う断面図。
【図４】図２に示したゲート電極配線の工程毎の断面図。
【図５】ＣＭＯＳインバータを用いて構成した駆動回路を表示部とともに同一基板上に集積した本発明の実施例のアクティブマトリックス型液晶表示装置全体の等価回路図。
【図６】本発明の実施例に係るＣＭＯＳインバータ回路の構成図。
【図７】図６に示したインバータ回路のパターン配置図。
【図８】図７に示したｘ−ｘ′で示した線に沿う断面図。
【図９】図７に示したｙ−ｙ′で示した線に沿う断面図。
【図１０】逆スタガ型ＴＦＴを用いて構成した本発明の実施例のアクティブマトリックス型液晶表示装置の単位画素の平面図。
【図１１】図１０に示したｘ−ｘ′で示した線に沿う断面図。
【図１２】図１０に示したｙ−ｙ′で示した線に沿う断面図。
【図１３】本発明の実施例に係るアクティブマトリックス型の液晶表示装置の断面模式図。
【図１４】コプレーナ型ＴＦＴを用いて構成した本発明の比較例のアクティブマトリックス型液晶表示装置の単位画素の平面図。
【図１５】図１４に示したｘ−ｘ′で示した線に沿う断面図。
【図１６】図１４に示したｙ−ｙ′で示した線に沿う断面図。
【図１７】図１４に示したｚ−ｚ′で示した線に沿う断面図。
【図１８】図１４に示した本発明の比較例のゲート電極配線の形成工程毎の断面図。
【図１９】熱処理温度を変えて熱処理した際のＮｂ膜の抵抗変化を示す図。
【図２０】表面プラズマ窒化処理を加えたＮｂ膜を熱処理した際の抵抗変化を示す図。
【図２１】Ｎ2 添加量を変えて形成した窒化Ｎｂ膜（ＮｂＮ系）の抵抗特性を示す図。
【図２２】図２１に示したＮ2 添加量を変えて形成したＮｂの窒化膜（ＮｂＮ系）のＸ線回折スペクトル。
【図２３】熱処理温度を変えて熱処理した際のＮｂ系／ＮｂＮ系積層膜の抵抗変化を示す図。
【図２４】ＳＦ6 を用いてエッチングした際のＮｂ，ＮｂＮ，ＳｉＯ2 ，ＳｉＮ、及びレジスト膜のエッチング時間とエッチング膜厚との関係をプロットした図。
【図２５】ＣＨＦ3 を用いてエッチングした際のＮｂ，ＮｂＮ、及びＳｉＯ2 膜のエッチング時間とエッチング膜厚との関係をプロットした図。
【図２６】Ｎｂ系／ＮｂＮ系積層膜の配線パターン端部の断面摸式図。
【図２７】Ｎｂ系／ＮｂＮ系積層膜とＣｒ、またはＣｒＭｏとのスルーホールコンタクト抵抗を示す図。
【図２８】ＮｂＮ系／Ｎｂ系／ＮｂＮ系積層膜の配線断面図。
【図２９】ＮｂＮ系／Ｎｂ系／ＮｂＮ系積層膜の配線断面図。
【符号の説明】
５０…アクティブマトリックス、５１…垂直走査回路、５２…スイッチマトリックス回路、５３…水平走査回路、１０１…ＴＦＴ、１０２…画素表示領域、１０３…ガラス基板、１０４…下地膜、１０５…ＴＦＴのチャネル領域、１０６…ゲート絶縁膜、１０７…Ｎｂ、またはＮｂを主成分とする合金からなる第１の層、１０８…Ｎｂの窒化物及びＮｂを主成分とする合金の窒化物からなる第２の層、１０９…ドレイン・ソース領域に不純物をドーピングした活性層、１１０，１５０１…層間絶縁膜、１１１…ドレイン電極、１１２…ソース電極、１１３…画素電極、１１４…保護絶縁膜、２０１…ゲート電極、２０２…ゲート電極配線、２０３…ドレイン電極配線、４０１…真性多結晶Ｓｉ膜からなる島パターン、７０１…ＰＭＯＳ、７０２…ＮＭＯＳ、７０３，７０４…ＴＦＴのゲート電極、７０５…第１の配線電極、７０６…第２の配線電極、１００１…付加容量、1101…ＳｉＯ2 膜からなる第１のゲート絶縁膜、１１０２…ＳｉＮ膜からなる第２のゲート絶縁膜、１３０２…液晶層、１３０４…カラーフィルター、１３０５…対向ガラス基板、１３０６…対向電極、１３０７…カラーフィルター保護膜、1308…遮光膜、１４０１…不純物をドーピングした多結晶Ｓｉ膜からなる第１のゲート電極、１８０１…アモルファスＳｉ膜、ＴＨ…スルーホールＴＨ、ＳＬ…シール材、ＳＩＬ…銀ペースト材、ＯＲＩ１，ＯＲＩ２…配向膜、ＢＬ…バックライトＢＬ。
【図１】
0003765194.tif 000002
【図２】
0003765194.tif 000003
【図３】
0003765194.tif 000004
【図４】
0003765194.tif 000005
【図５】
0003765194.tif 000006
【図６】
0003765194.tif 000007
【図７】
0003765194.tif 000008
【図８】
0003765194.tif 000009
【図９】
0003765194.tif 000010
【図１０】
0003765194.tif 000011
【図１１】
0003765194.tif 000012
【図１２】
0003765194.tif 000013
【図１３】
0003765194.tif 000014
【図１４】
0003765194.tif 000015
【図１５】
0003765194.tif 000016
【図１６】
0003765194.tif 000017
【図１７】
0003765194.tif 000018
【図１８】
0003765194.tif 000019
【図１９】
0003765194.tif 000020
【図２０】
0003765194.tif 000021
【図２１】
0003765194.tif 000022
【図２２】
0003765194.tif 000023
【図２３】
0003765194.tif 000024
【図２４】
0003765194.tif 000025
【図２５】
0003765194.tif 000026
【図２６】
0003765194.tif 000027
【図２７】
0003765194.tif 000028
【図２８】
0003765194.tif 000029
【図２９】
0003765194.tif 000030