(57)【特許請求の範囲】
【請求項１】
層間絶縁膜に形成された接続孔および／または配線溝を埋め込むように形成された配線の上記接続孔および／または配線溝における埋め込み不良を検査するための配線の検査方法において、
上記接続孔および／または配線溝の下側の下層配線の延びる方向に沿って、この下層配線をその両側からはさむように、Ｏ3 −ＴＥＯＳ  ＳｉＯ2 膜またはスピンオンガラス膜からなるライン状のダミーパターンを形成し、
上記接続孔および／または配線溝における上記配線の埋め込み不良が生じた部分を断線させることができる所定の条件で上記配線に電流を流し、そのときの上記配線の電気的導通の有無を調べることにより上記配線の埋め込み不良を検査するようにした
ことを特徴とする配線の検査方法。
【請求項２】
層間絶縁膜に形成された接続孔および／または配線溝を埋め込むように形成された配線の上記接続孔および／または配線溝における埋め込み不良を検査するための配線の検査用試料であって、
上記接続孔および／または配線溝の下側の下層配線の延びる方向に沿って、この下層配線をその両側からはさむように、Ｏ3 −ＴＥＯＳ  ＳｉＯ2 膜またはスピンオンガラス膜からなるライン状のダミーパターンを形成した
ことを特徴とする配線の検査用試料。
【請求項３】
層間絶縁膜に形成された接続孔および／または配線溝を埋め込むように形成された配線の上記接続孔および／または配線溝における埋め込み不良の検出用パターンを一部に作り込んだ半導体基板であって、
上記接続孔および／または配線溝の下側の下層配線の延びる方向に沿って、この下層配線をその両側からはさむように、Ｏ3 −ＴＥＯＳ  ＳｉＯ2 膜またはスピンオンガラス膜からなるライン状のダミーパターンを形成した
ことを特徴とする半導体基板。
【請求項４】
層間絶縁膜に形成された接続孔および／または配線溝を埋め込むように形成された配線の上記接続孔および／または配線溝における埋め込み不良の検出用パターンを一部に作り込んだ半導体チップであって、
上記接続孔および／または配線溝の下側の下層配線の延びる方向に沿って、この下層配線をその両側からはさむように、Ｏ3 −ＴＥＯＳ  ＳｉＯ2 膜またはスピンオンガラス膜からなるライン状のダミーパターンを形成した
ことを特徴とする半導体チップ。
【請求項５】
層間絶縁膜に形成された配線溝を埋め込むように形成された配線の上記配線溝における埋め込み不良を検査するための配線の検査方法において、
上記配線を平面形状が繰り返し折れ曲がった形状になるように形成するとともに、上記配線の延びる方向に沿って、上記配線をその両側からはさむように、Ｏ3 −ＴＥＯＳ  ＳｉＯ2 膜またはスピンオンガラス膜からなるライン状のダミーパターンを形成し、
上記配線溝における上記配線の埋め込み不良が生じた部分を断線させることができる所定の条件で上記配線に電流を流し、そのときの上記配線の電気的導通の有無を調べることにより上記配線の埋め込み不良を検査するようにした
ことを特徴とする配線の検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、配線の検査方法、配線の検査用試料、半導体基板および半導体チップに関し、特に、半導体装置において層間絶縁膜に形成された接続孔および／または配線溝を埋め込むように形成される配線の埋め込み不良の検査に適用して好適なものである。
【０００２】
【従来の技術】
半導体装置、例えば超ＬＳＩの高集積化による内部配線の微細化に伴い、多層配線における接続孔のアスペクト比が増大し、微細な接続孔を配線材料で埋め込む技術が重要となっている。
【０００３】
一方、最近、配線の微細化および層間絶縁膜の平坦化を簡便なプロセスにより実現することができる方法として、いわゆる溝配線技術が検討されている。この溝配線とは、あらかじめ層間絶縁膜に所定の配線溝を形成し、この配線溝の内部にアルミニウム（Ａｌ）や銅（Ｃｕ）などの配線材料を埋め込みながら成膜し、化学機械研磨（Chemical Mechanical Polish，ＣＭＰ) 法による研磨などにより配線溝以外の部分に堆積した不要部分の配線材料を除去して配線溝内にのみ配線材料を残し、これを配線とする方法である。この溝配線技術では、微細な配線溝に配線材料を埋め込む技術が一つの課題である。
【０００４】
上述の微細な接続孔または配線溝を配線材料で埋め込む技術としては、これまでに、いわゆるＣＶＤブランケットタングステン（Ｗ）法、ＡｌやＣｕなどの高温スパッタ法、リフロー法、高圧リフロー法などの各種の技術が検討され、一部実用化されている。
【０００５】
これらの埋め込み技術のうち、ＣＶＤブランケットＷ法は、接続孔を埋め込む能力が高く、しかも安定であることにより、接続孔の埋め込み技術として現在、最も広く用いられている。しかしながら、このＣＶＤブランケットＷ法は、Ｗの成膜工程以外に密着層の成膜工程、Ｗのエッチバック工程、Ａｌなどの配線材料の成膜工程などが必要であり、プロセスが複雑であるという欠点を有する。
【０００６】
これに対し、ＡｌやＣｕの高温スパッタ法、リフロー法、高圧リフロー法などは、ＣＶＤブランケットＷ法に比べてプロセスが簡便であり、コストが低いという利点を有する。特に、高圧リフロー法は、埋め込み能力が非常に高く、アスペクト比が４〜５程度の接続孔の埋め込みが可能であり、非常に有望である。
【０００７】
この高圧リフロー法による埋め込み原理を、接続孔をＡｌ合金で埋め込む場合について、図１０〜図１２を参照しながら説明する。
すなわち、まず、図１０に示すように、あらかじめ素子（図示せず）が形成されたＳｉ基板１０１上に層間絶縁膜１０２を成膜し、この層間絶縁膜１０２上に下層Ａｌ合金配線１０３を形成する。次に、この下層Ａｌ合金配線１０３を覆うように全面に層間絶縁膜１０４を成膜した後、フォトリソグラフィーおよびエッチングにより下層Ａｌ合金配線１０３の上側の部分におけるこの層間絶縁膜１０４に接続孔１０５を形成する。次に、スパッタ法により、全面にＴｉ膜およびＴｉＮ膜を順次成膜してＴｉＮ／Ｔｉ膜１０６を形成する。引き続いて、スパッタ法により、上層Ａｌ合金膜１０７を４００℃程度の基板温度で全面に成膜する。このとき、この上層Ａｌ合金膜１０７の膜厚が接続孔１０５の径に比べて大きい場合に、接続孔１０５の上部が上層Ａｌ合金膜１０７により閉塞され、接続孔１０５内にボイド１０８が残された、いわゆるブリッジ形状が形成される。
【０００８】
次に、図１１に示すように、高真空雰囲気中においてＳｉ基板１０１を４００〜４５０℃程度の温度に加熱して上層Ａｌ合金膜１０７を軟化させ、同時に高圧Ａｒガスを導入し、この高圧Ａｒガスにより上層Ａｌ合金膜１０７を流動させながら接続孔１０５内に押し込む。このようにして、図１２に示すように、接続孔１０５内にＡｌ合金を充填する。
【０００９】
上述の高圧リフロー技術を始めとするリフロー技術の問題点として、プロセス条件により埋め込み不良が生じることがある。配線材料の成膜に用いられるスパッタ装置の真空チャンバーに大気リークがあった場合はその一例であり、この場合にはＴｉＮ膜やＡｌ合金膜などが酸化されるため、埋め込み不良が生じやすくなる。また、層間絶縁膜１０４からの水分の脱ガスが多い場合にも、下地層のＴｉＮ膜などが酸化され、同様な結果となる。ここで、この埋め込み不良は、接続孔１０５の底部にボイド１０８が残る形で発生する。その一例を図１３に示す。また、図１４および図１５に示すように、層間絶縁膜１０４に配線溝１０９を形成し、この配線溝１０９内に溝配線１１０を形成する場合における埋め込み不良も、この配線溝１０９の底部にボイド１０８が残る形で発生する。
【００１０】
このような埋め込み不良は、配線の信頼性を低下させるため、上述のリフロー技術を使用するに当たっては、埋め込み不良が発生しないように適切にプロセス管理を行うとともに、プロセス後においても適宜、埋め込み不良の有無を検査することが必要である。
【００１１】
【発明が解決しようとする課題】
しかしながら、これまで、埋め込み不良を効率的に検出することは困難であった。すなわち、上述のようにボイドは配線の内部に生じるため、光学顕微鏡や電子顕微鏡などにより配線の表面を観察するのみでは検出することはできない。このボイドは、接続孔などの断面の電子顕微鏡観察によれば確実に検出することができるが、この方法では一度に観察することができる接続孔の数は限られているため、いわゆるナンバーバリア的な評価には向かない。一方、ボイドが生じても、ＴｉＮ膜などの下地層はつながっているため、電気的導通の有無により検出することも不可能である。
【００１２】
したがって、この発明の目的は、配線材料を接続孔および／または配線溝に埋め込む際に生じる埋め込み不良を、ナンバーバリア的にかつ効率的に検査することができる配線の検査方法、配線の検査用試料、半導体基板および半導体チップを提供することにある。
【００１３】
【課題を解決するための手段】
本発明者は、従来技術が有する上述の課題を解決するために、鋭意検討を行った。以下にその概要について説明する。
【００１４】
例えばバリアメタル構造の配線材料を用いて配線を形成した場合、その配線に埋め込み不良が生じたときには、接続孔または配線溝内のボイドが生じた部分の配線は、下地の薄いバリアメタルによりつながった状態になっている（図１３〜図１５参照）。この場合、配線に所定の電流を流すと、ボイド部分の薄いバリアメタルの部分では電流密度が増大することにより温度が上昇し、それによりエレクトロマイグレーションが加速され、場合によってはそのバリアメタルの溶融が起こり、ついには断線に至る。ここで、一般に、ＴｉＮなどのバリアメタルは、４００℃以上に加熱されるとエレクトロマイグレーションにより断線するとされる。このエレクトロマイグレーションにより断線した部分は完全に電気的導通が断たれるため、容易に検出することができる。そこで、配線の埋め込み不良の検査を行うべき半導体装置の接続孔または配線溝の構造に合わせて、埋め込み不良が生じた部分を断線させることができる電流値および電流導通時間の条件をあらかじめ実験により決定しておき、この電流負荷テストによる断線の有無を検出することにより、埋め込み不良の有無を検査することが可能である。この場合、例えば、接続孔のチェーンを形成し、この接続孔チェーンの接続孔の数を一定数以上とすることにより、ナンバーバリア的な評価が可能である。
この発明は、以上のような検討に基づいて案出されたものである。
【００１５】
すなわち、上記目的を達成するために、この発明は、
層間絶縁膜に形成された接続孔および／または配線溝を埋め込むように形成された配線の接続孔および／または配線溝における埋め込み不良を検査するための配線の検査方法において、
接続孔および／または配線溝の下側の下層配線の延びる方向に沿って、この下層配線をその両側からはさむように、Ｏ3 −ＴＥＯＳ  ＳｉＯ2 膜またはスピンオンガラス膜からなるライン状のダミーパターンを形成し、
接続孔および／または配線溝における配線の埋め込み不良が生じた部分を断線させることができる所定の条件で配線に電流を流し、そのときの配線の電気的導通の有無を調べることにより配線の埋め込み不良を検査するようにした
ことを特徴とするものである。
この発明はまた、
層間絶縁膜に形成された接続孔および／または配線溝を埋め込むように形成された配線の接続孔および／または配線溝における埋め込み不良を検査するための配線の検査用試料であって、
接続孔および／または配線溝の下側の下層配線の延びる方向に沿って、この下層配線をその両側からはさむように、Ｏ3 −ＴＥＯＳ  ＳｉＯ2 膜またはスピンオンガラス膜からなるライン状のダミーパターンを形成した
ことを特徴とするものである。
この発明はまた、
層間絶縁膜に形成された接続孔および／または配線溝を埋め込むように形成された配線の接続孔および／または配線溝における埋め込み不良の検出用パターンを一部に作り込んだ半導体基板であって、
接続孔および／または配線溝の下側の下層配線の延びる方向に沿って、この下層配線をその両側からはさむように、Ｏ3 −ＴＥＯＳ  ＳｉＯ2 膜またはスピンオンガラス膜からなるライン状のダミーパターンを形成した
ことを特徴とするものである。
この発明はまた、
層間絶縁膜に形成された接続孔および／または配線溝を埋め込むように形成された配線の接続孔および／または配線溝における埋め込み不良の検出用パターンを一部に作り込んだ半導体チップであって、
接続孔および／または配線溝の下側の下層配線の延びる方向に沿って、この下層配線をその両側からはさむように、Ｏ3 −ＴＥＯＳ  ＳｉＯ2 膜またはスピンオンガラス膜からなるライン状のダミーパターンを形成した
ことを特徴とするものである。
この発明はまた、
層間絶縁膜に形成された配線溝を埋め込むように形成された配線の配線溝における埋め込み不良を検査するための配線の検査方法において、
配線を平面形状が繰り返し折れ曲がった形状になるように形成するとともに、配線の延びる方向に沿って、配線をその両側からはさむように、Ｏ3 −ＴＥＯＳ  ＳｉＯ2 膜またはスピンオンガラス膜からなるライン状のダミーパターンを形成し、
配線溝における配線の埋め込み不良が生じた部分を断線させることができる所定の条件で配線に電流を流し、そのときの配線の電気的導通の有無を調べることにより配線の埋め込み不良を検査するようにした
ことを特徴とするものである。
【００１６】
この発明において、配線形成用の配線材料の埋め込み方法としては、好適には高圧リフロー法を用いるが、高温スパッタ法やリフロー法を用いてもよい。
この発明において、配線形成用の配線材料の例を挙げると、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）またはそれらの合金などである。
【００１７】
この発明において、配線は、上述のＡｌ、Ｃｕ、Ａｇ、Ａｕまたはそれらの合金などの単層からなるものであってもよいが、典型的には、ＴｉＮなどのバリアメタル上に上述のＡｌ、Ｃｕ、Ａｇ、Ａｕまたはそれらの合金などを積層した構造のものである。後者の場合には、例えば、配線に所定の条件で電流を流し、配線の埋め込み不良が生じた部分の最下層のバリアメタルをエレクトロマイグレーションにより断線させるか、溶断することにより断線させる。
【００１８】
この発明において、配線に流す電流の値は、例えば１０ｍＡ以上である。
この発明においては、埋め込み不良の検査をより厳しい条件下で行うために、接続孔および／または配線溝の近傍に吸湿性の高い絶縁膜からなるダミーパターンを形成することもある。ここで、この吸湿性の高い絶縁膜の例を挙げると、オゾン（Ｏ3 ）とテトラエトキシシラン（ＴＥＯＳ）との混合ガスをプロセスガスとして用いた常圧ＣＶＤ法により成膜される酸化シリコン（ＳｉＯ2 ）膜や、スピンオンガラス（ＳＯＧ）膜などがある。
【００１９】
上述のように構成されたこの発明による配線の検査方法によれば、接続孔および／または配線溝における配線の埋め込み不良が生じた部分を断線させることができる条件で配線に電流を流し、そのときの配線の電気的導通の有無を調べることにより配線の埋め込み不良を検査するようにしているので、電子顕微鏡などによる観察を行う必要がなく、配線の埋め込み不良を効率的に検査することができる。また、例えば、接続孔チェーンを形成し、この接続孔チェーンの接続孔の数を一定数以上とするなどにより、配線の埋め込み不良をナンバーバリア的に検査することができる。
【００２０】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００２１】
図１〜図４は、この発明の第１の実施形態による配線の検査方法を説明するための断面図である。ここで、図１〜図４は、配線の長手方向に平行な断面図である。
この第１の実施形態においては、配線の埋め込み不良の検査を行うべき半導体装置と同様な接続孔構造の試料を作製し、この試料を用いて配線の埋め込み不良の検査を行う。
【００２２】
すなわち、この第１の実施形態においては、まず、図１に示すように、あらかじめ素子（図示せず）が形成されたＳｉ基板１上に例えばＳｉＯ2 膜のような層間絶縁膜２を介して例えばＡｌ−０．５％ＣｕのようなＡｌ合金からなる下層Ａｌ合金配線３を形成する。次に、Ｓｉ基板１の全面に例えばＳｉＯ2 膜のような層間絶縁膜４を成膜した後、フォトリソグラフィーおよびエッチングにより、下層Ａｌ合金配線３の上側の部分における層間絶縁膜４に接続孔５を形成する。この接続孔５の径は例えば０．３μｍ、深さは例えば１．０μｍである。
【００２３】
次に、例えばＡｒスパッタエッチングにより、接続孔５の底部の下層Ａｌ合金配線３の表面に形成された酸化膜（図示せず）を除去する。
次に、図２に示すように、例えばＤＣマグネトロンスパッタ法により、膜厚が例えば２０ｎｍのＴｉ膜および膜厚が例えば５０ｎｍのＴｉＮ膜を順次成膜してＴｉＮ／Ｔｉ膜６を形成する。ここで、このＴｉ膜の成膜におけるスパッタ条件の一例を挙げると、プロセスガスとしてＡｒガスを用い、その流量を１００ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワーを６ｋＷ、基板温度を３００℃とする。また、このＴｉＮ膜の成膜におけるスパッタ条件の一例を挙げると、プロセスガスとしてＡｒとＮ2 との混合ガスを用い、それらの流量をそれぞれ２０ｓｃｃｍおよび７０ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワーを１２ｋＷ、基板温度を３００℃とする。
【００２４】
引き続いて、ＤＣマグネトロンスパッタ法により、ＴｉＮ／Ｔｉ膜６上に例えばＡｌ−０．５％Ｃｕ合金からなる膜厚が例えば１μｍの上層Ａｌ合金膜７を成膜する。この上層Ａｌ合金膜７の成膜におけるスパッタ条件の一例を挙げると、プロセスガスとしてＡｒガスを用い、その流量を１００ｓｃｃｍとし、圧力を０．４Ｐａ、ＤＣパワーを１５ｋＷ、基板温度を３００℃とする。この時点では、接続孔５の上部が上層Ａｌ合金膜７により閉塞され、接続孔５内にボイド８が残され、ブリッジ形状が形成されている。
【００２５】
次に、図３に示すように、高圧リフロー法により、上層Ａｌ合金膜７をリフローさせて、接続孔５の内部にＡｌ合金を充填するとともに、上層Ａｌ合金膜７の表面平坦化を行う。この高圧リフローの条件の一例を挙げると、プロセスガスとしてＡｒガスを用い、圧力を７×１０7 Ｐａ、リフロー時間を１分、基板温度を４２０℃とする。
【００２６】
なお、上述のＡｒスパッタエッチングから高圧リフローまでの一連の処理は、好適には、マルチチャンバー型の処理装置を用いて真空中で連続的に行う。
【００２７】
次に、図４に示すように、フォトリソグラフィーおよびドライエッチングにより上層Ａｌ合金膜７およびＴｉＮ／Ｔｉ膜６をパターニングして上層Ａｌ合金配線９を形成する。
【００２８】
以上のプロセスにより、上層Ａｌ合金配線９の埋め込み不良検出用パターンとして、接続孔５が下層Ａｌ合金配線３と上層Ａｌ合金配線９とにより交互に接続された例えば２０００段の接続孔チェーンを形成する。ただし、この接続孔チェーンの接続孔の数は、後の埋め込み不良検出テストにおいて流す電流値などの条件が許せば、２０００個以上とすることもできる。
【００２９】
次に、埋め込み不良検出テストとして、上述の接続孔チェーンに１０ｍＡの電流を１時間流す。この条件は、この接続孔チェーンの構造に合わせて、あらかじめ実験により定めておく。
このとき、テスト前に上層Ａｌ合金配線９の埋め込み不良があった場合には、接続孔５の側壁のＴｉＮ／Ｔｉ膜６に集中的に電流が流れて局所的な温度上昇が生じ、このＴｉＮ／Ｔｉ膜６はエレクトロマイグレーションが加速されることにより断線する。このエレクトロマイグレーションの加速とともに、ＴｉＮ／Ｔｉ膜６の溶融が起こり断線する場合もある。いずれにしても、この接続孔５の側壁のＴｉＮ／Ｔｉ膜６の断線により接続孔チェーンの電気的導通はなくなるため、これを検出することにより、テスト前に接続孔５の内部に上層Ａｌ合金配線９の埋め込み不良があったことを知ることができる（図５参照）。
【００３０】
一方、事前に上層Ａｌ合金配線９の埋め込み不良がなかった場合には、上述の電流を流した後においても、接続孔チェーンの電気的導通は保たれており、これをもってテスト前に埋め込み不良がなかったことを知ることができる。
【００３１】
以上のように、この第１の実施形態によれば、配線の埋め込み不良を検査すべき半導体装置の接続孔の構造と同様な接続孔構造の試料を作製し、この試料の接続孔チェーンに、あらかじめ実験で定めた、接続孔５における上層Ａｌ合金配線９の埋め込み不良が生じた部分のＴｉＮ／Ｔｉ膜６を断線させることができる条件で電流を流し、そのときの接続孔チェーンの電気的導通の有無を検出することにより、上層Ａｌ合金配線９の埋め込み不良を効率的に検査することができる。また、接続孔チェーンの接続孔５の数を２０００個としていることにより、上層Ａｌ合金配線９の埋め込み不良をナンバーバリア的に検査することができる。
【００３２】
次に、この発明の第２の実施形態について説明する。
すでに述べたように、リフロー系技術による埋め込み性は、層間絶縁膜からの水分などの脱ガスが多い場合に劣化しやすい。そこで、この第２の実施形態においては、埋め込み不良検出用パターンの接続孔の下側の下層配線の近傍に、水分などの脱ガス性の高い絶縁膜からなるダミーパターンを配置することにより、より厳しい条件で埋め込み不良の検査を行う。
【００３３】
図６は、この第２の実施形態による配線の検査方法を説明するための断面図である。ここで、図６は、図１〜図５と異なり、配線の長手方向に垂直な断面図である。
【００３４】
この第２の実施形態においては、図６に示すように、第１の実施形態と同様な接続孔チェーンを構成する接続孔５の下側の下層Ａｌ合金配線３の延びる方向に沿って、この下層Ａｌ合金配線３をその両側からはさむように、脱ガス性の高い絶縁膜からなるライン状のダミーパターン１０を形成する。このダミーパターン１０を構成する絶縁膜としては、具体的には、例えば、Ｏ3 とＴＥＯＳとの混合ガスをプロセスガスとして用いた常圧ＣＶＤ法により成膜されたＳｉＯ2 膜（以下「Ｏ3 −ＴＥＯＳ  ＳｉＯ2 膜」という）を用いる。このダミーパターン１０を形成するには、例えば、下層Ａｌ合金配線３まで形成した後、Ｏ3 −ＴＥＯＳＳｉＯ2 膜を全面に成膜し、このＯ3 −ＴＥＯＳ  ＳｉＯ2 膜をフォトリソグラフィーおよびエッチングによりパターニングすればよい。この第２の実施形態において用いる試料の上記以外の構成は、第１の実施形態と同様である。
【００３５】
この第２の実施形態においては、このように構成された試料を用い、第１の実施形態と同様にして接続孔チェーンに所定の電流を流し、そのときの電気的導通の有無を検出することにより、上層Ａｌ合金配線９の埋め込み不良の有無を検査する。この場合、この上層Ａｌ合金配線９の両側に形成されたダミーパターン１０を構成するＯ3 −ＴＥＯＳ  ＳｉＯ2 膜は非常に吸湿性が高く、このＯ3 −ＴＥＯＳ  ＳｉＯ2 膜から放出された水分は、ＳｉＨ4 系のプロセスガスを用いた通常のＣＶＤ法により成膜されたＳｉＯ2 膜からなる周囲の層間絶縁膜４を透過して接続孔５の側壁部まで到達し、上層Ａｌ合金配線９の埋め込み性を劣化させる要因となる。したがって、この第２の実施形態においては、より厳しい条件で上層Ａｌ合金配線９の埋め込み不良を検査することができる。
【００３６】
また、ダミーパターン１０を構成するＯ3 −ＴＥＯＳ  ＳｉＯ2 膜の膜厚やライン幅を変えることにより、上層Ａｌ合金配線９の埋め込み難さを制御することが可能である。すなわち、このダミーパターン１０を構成するＯ3 −ＴＥＯＳ
ＳｉＯ2 膜の膜厚またはライン幅を増大させるにしたがって水分の脱ガス量が増え、より埋め込み難くなる。さらに、ダミーパターン１０を構成するＯ3 −ＴＥＯＳ  ＳｉＯ2 膜の膜厚またはライン幅を種々に変化させたものを同一試料内に作り込むことにより、埋め込み難さを段階的に変化させ、埋め込み特性を系統的に調べることができる。
【００３７】
以上のように、この第２の実施形態によれば、第１の実施形態と同様に上層Ａｌ合金配線９の埋め込み不良をナンバーバリア的にしかも効率的に検査することができるという利点に加えて、上層Ａｌ合金配線９の両側にＯ3 −ＴＥＯＳ  ＳｉＯ2 膜からなるダミーパターン１０を形成していることにより、より厳しい条件で上層Ａｌ合金配線９の埋め込み不良の検査を行うことができるという利点も得ることもできる。
【００３８】
次に、この発明の第３の実施形態について説明する。
上述の第１の実施形態および第２の実施形態においては、埋め込み不良検査用試料を作製し、それを用いて埋め込み不良の検査を行っているが、この第３の実施形態においては、第１の実施形態または第２の実施形態と同様な埋め込み不良検出用パターンを、実際に半導体装置、例えば超ＬＳＩを製造するのに用いる半導体基板（半導体ウェーハ）の一部に作り込む。そして、この埋め込み不良検出用パターンを用いて、第１の実施形態または第２の実施形態と同様にして埋め込み不良の検査を行う。
【００３９】
この第３の実施形態によれば、第１の実施形態または第２の実施形態と同様な利点に加えて、半導体装置製造用の各半導体基板毎に配線の埋め込み不良の検査を行うことができるという利点も得ることができる。
【００４０】
次に、この発明の第４の実施形態について説明する。
上述の第３の実施形態においては、第１の実施形態または第２の実施形態と同様な埋め込み不良検出用パターンを、実際に半導体装置、例えば超ＬＳＩを製造するのに用いる半導体基板の一部に作り込んでいるのに対し、この第４の実施形態においては、この埋め込み不良検出用パターンを、実際に半導体装置、例えば超ＬＳＩを製造するのに用いる半導体基板のチップの一部に作り込む。そして、この埋め込み不良検出用パターンを用いて、第１の実施形態と同様にして埋め込み不良の検査を行う。
【００４１】
この第４の実施形態によれば、第１の実施形態または第２の実施形態と同様な利点に加えて、半導体装置製造用の半導体基板の各半導体チップ毎に配線の埋め込み不良の検査を行うことができるという利点を得ることができる。
【００４２】
次に、この発明の第５の実施形態について説明する。
上述の第１〜第４の実施形態においては、上層Ａｌ合金配線９による接続孔５の埋め込み不良の検出を念頭に、接続孔チェーンを用いて埋め込み不良の検出を行っているが、この第５の実施形態においては、同様な原理を、溝配線形成時における配線溝の埋め込み不良の検出に用いる。
【００４３】
すなわち、この第５の実施形態においては、図７および図８に示すように、Ｓｉ基板１上に形成された層間絶縁膜４に配線溝１１を形成した後、ＴｉＮ／Ｔｉ膜６および例えばＡｌ−０．５％ＣｕからなるＡｌ合金溝配線１２を形成する。このとき、Ａｌ合金溝配線１２の平面形状は図９に示すような繰り返し折れ曲がった形状になるようにし、その全長を例えば５ｍとする。そして、この試料を用い、そのＡｌ合金溝配線１２に第１の実施形態と同様にして例えば１０ｍＡの電流を１時間流し、そのときの電気的導通を検出することにより、Ａｌ合金溝配線１２の埋め込み不良の有無を検査する。なお、このＡｌ合金配線に流す電流の条件は、あらかじめ行った実験により決定する。
【００４４】
この場合も、テスト前にＡｌ合金溝配線１２の下部にボイド１３（図８参照）が発生したことによる埋め込み不良があった場合には、接続孔５の側壁のＴｉＮ／Ｔｉ膜６に集中的に電流が流れて局所的な温度上昇が生じ、ＴｉＮ／Ｔｉ膜６はエレクトロマイグレーションが加速されることにより断線する。このエレクトロマイグレーションの加速とともに、ＴｉＮ／Ｔｉ膜６の溶融が起こり断線する場合もある。いずれにしても、ボイド１３の部分のＴｉＮ／Ｔｉ膜６の断線により、Ａｌ合金溝配線１２の電気的導通はなくなるため、これを検出することにより、テスト前にＡｌ合金溝配線１２の埋め込み不良があったことを知ることができる。
【００４５】
一方、事前にＡｌ合金溝配線１２の埋め込み不良がなかった場合には、上述の電流を流した後においても、Ａｌ合金溝配線１２のの電気的導通は保たれていることから、これをもってテスト前に埋め込み不良がなかったことを知ることができる。
【００４６】
この第５の実施形態によれば、配線溝１１内に埋め込まれたＡｌ合金溝配線１２の埋め込み不良の有無をナンバーバリア的にしかも効率的に検査することができる。
【００４７】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００４８】
例えば、上述の第１の実施形態において挙げた膜厚、成膜条件、高圧リフロー条件などはあくまでも例に過ぎず、これらと異なる膜厚や条件などを用いてもよい。
また、上述の第１〜第５の実施形態において用いたＴｉＮ／Ｔｉ膜６の代わりに、Ｔｉ単層膜、ＴｉＮ単層膜、Ｔｉ／ＴｉＮ／Ｔｉ膜などを用いてもよい。さらに、これらのＴｉ膜やＴｉＮ膜の成膜にはＣＶＤ法を用いることもできる。このＣＶＤ法としては、具体的には、電子サイクロトロン共鳴（ＥＣＲ）プラズマＣＶＤ法、熱ＣＶＤ法、有機金属化学気相成長（ＭＯＣＶＤ）法などを用いることができる。
【００４９】
さらにまた、上述の第１〜第５の実施形態においては、接続孔５を埋め込むように上層Ａｌ合金配線９を形成する場合または配線溝１１を埋め込むようにＡｌ合金溝配線１２を形成する場合について説明したが、この発明は、接続孔の上部にこれとつながった配線溝を形成し、これらの接続孔および配線溝を埋め込むようにＡｌ合金配線などの配線（いわゆるデュアルダマシン（Dual Damascene) 配線）を形成する場合に適用することもできる。
【００５０】
また、上述の第１〜第５の実施形態においては、配線材料としてＡｌ−０．５％Ｃｕを用いたが、配線材料としては、Ａｌ−Ｓｉ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｇｅなどを用いることもできる。
【００５１】
なお、上述の第２の実施形態において、ダミーパターン１０は、接続孔５の近傍における層間絶縁膜４の表面平坦化にも寄与するが、この表面平坦化だけを考えるならば、ダミーパターン１０はＡｌなどの絶縁膜以外の材料により形成してもよい。
【００５２】
【発明の効果】
以上説明したように、この発明による配線の検査方法によれば、接続孔および／または配線溝における配線の埋め込み不良が生じた部分を断線させることができる所定の条件で配線に電流を流し、そのときの配線の電気的導通の有無を調べることにより配線の埋め込み不良を検査するようにしているので、配線材料を接続孔および／または配線溝に埋め込む際に生じる埋め込み不良を、ナンバーバリア的にかつ効率的に検査することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施形態による配線の検査方法を説明するための断面図である。
【図２】この発明の第１の実施形態による配線の検査方法を説明するための断面図である。
【図３】この発明の第１の実施形態による配線の検査方法を説明するための断面図である。
【図４】この発明の第１の実施形態による配線の検査方法を説明するための断面図である。
【図５】この発明の第２の実施形態による配線の検査方法を説明するための断面図である。
【図６】この発明の第３の実施形態による配線の検査方法を説明するための断面図である。
【図７】この発明の第３の実施形態による配線の検査方法を説明するための断面図である。
【図８】図７のＶＩＩＩ−ＶＩＩＩ線に沿っての断面図である。
【図９】この発明の第３の実施形態による配線の検査方法を説明するための平面図である。
【図１０】従来の配線の検査方法を説明するための断面図である。
【図１１】従来の配線の検査方法を説明するための断面図である。
【図１２】従来の配線の検査方法を説明するための断面図である。
【図１３】従来の配線の検査方法を説明するための断面図である。
【図１４】従来の配線の検査方法を説明するための断面図である。
【図１５】図１４のＸＶ−ＸＶ線に沿っての断面図である。
【符号の説明】
１・・・Ｓｉ基板、３・・・下層Ａｌ合金配線、４・・・層間絶縁膜、５・・・接続孔、６・・・ＴｉＮ／Ｔｉ膜、７・・・上層Ａｌ合金膜、９・・・上層Ａｌ合金配線、１０・・・ダミーパターン、１１・・・配線溝、１２・・・Ａｌ合金溝配線
【図１】
0003796852.tif 000002
【図２】
0003796852.tif 000003
【図３】
0003796852.tif 000004
【図４】
0003796852.tif 000005
【図５】
0003796852.tif 000006
【図６】
0003796852.tif 000007
【図７】
0003796852.tif 000008
【図８】
0003796852.tif 000009
【図９】
0003796852.tif 000010
【図１０】
0003796852.tif 000011
【図１１】
0003796852.tif 000012
【図１２】
0003796852.tif 000013
【図１３】
0003796852.tif 000014
【図１４】
0003796852.tif 000015
【図１５】
0003796852.tif 000016