(57)【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線に画像データ信号に基づいた電圧が同時に供給される電気光学装置に用いられる、前記画像データ信号を生成するための画像データ信号処理方法であって、
一の前記ブロックに対応する基準画像データ信号を１ブロック期間遅延させた信号に補正電圧データを加算したものを当該一のブロックに対応する前記画像データ信号として出力し、
前記一のブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記補正電圧データは、少なくとも前記対象ブロックに対応する前記基準画像データ信号と、前記参照ブロックに対応する前記画像データ信号とを用いたブロック毎の演算により生成され、前記対象ブロックと前記参照ブロックとの間での前記画像データ信号の電圧変化に基づく表示のゴーストを補正するものであることを特徴とする画像データ処理方法。
【請求項２】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を一ないし複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線を同時に選択する電気光学装置に用いられる、画像信号データを生成する画像データ信号処理方法であって、
基準画像データ信号に補正電圧データを加えたものを前記画像信号データとして出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号に、少なくとも該基準画像データ信号と、前記参照ブロックに対応する画像データ信号または基準画像データ信号と、を用いて所定の演算を行って得られる前記補正電圧データを加えたものを、前記対象ブロックに対応する画像データ信号とし、
前記所定の演算方法が、前記対象ブロックの前記基準画像データ信号のそれぞれから第１の所定の値を引いた値の総和に第２の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記画像データ信号のそれぞれの値を引いた値の総和に第３の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第４の所定の値を掛けた値とを加える演算方法であることを特徴とする画像データ処理方法。
【請求項３】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を一ないし複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線を同時に選択する電気光学装置に用いられる、画像信号データを生成する画像データ信号処理方法であって、
基準画像データ信号に補正電圧データを加えたものを前記画像信号データとして出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号に、少なくとも該基準画像データ信号と、前記参照ブロックに対応する画像データ信号または基準画像データ信号と、を用いて所定の演算を行って得られる前記補正電圧データを加えたものを、前記対象ブロックに対応する画像データ信号とし、
前記所定の演算方法が、前記対象ブロックの前記基準画像データ信号のそれぞれから第１の所定の値を引いた値の総和に第２の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記基準画像データ信号のそれぞれの値を引いた値の総和に第３の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第４の所定の値を掛けた値とを加える演算方法であることを特徴とする画像データ処理方法。
【請求項４】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を一ないし複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線を同時に選択する電気光学装置に用いられる、画像信号データを生成する画像データ信号処理方法であって、
基準画像データ信号に補正電圧データを加えたものを前記画像信号データとして出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号に、少なくとも該基準画像データ信号と、前記参照ブロックに対応する画像データ信号または基準画像データ信号と、を用いて所定の演算を行って得られる前記補正電圧データを加えたものを、前記対象ブロックに対応する画像データ信号とし、
前記所定の演算方法が、前記対象ブロックの前記基準画像データ信号のそれぞれから第１の所定の値を引いた値の総和に第２の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記画像データ信号のそれぞれの値を引いた値の総和に第３の所定の値を掛けた値とを加える演算方法であることを特徴とする画像データ処理方法。
【請求項５】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を一ないし複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線を同時に選択する電気光学装置に用いられる、画像信号データを生成する画像データ信号処理方法であって、
基準画像データ信号に補正電圧データを加えたものを前記画像信号データとして出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号に、少なくとも該基準画像データ信号と、前記参照ブロックに対応する画像データ信号または基準画像データ信号と、を用いて所定の演算を行って得られる前記補正電圧データを加えたものを、前記対象ブロックに対応する画像データ信号とし、
前記所定の演算方法が、前記対象ブロックの前記基準画像データ信号のそれぞれから第１の所定の値を引いた値の総和に第２の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記基準画像データ信号のそれぞれの値を引いた値の総和に第３の所定の値を掛けた値とを加える演算方法であることを特徴とする画像データ処理方法。
【請求項６】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を一ないし複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線を同時に選択する電気光学装置に用いられる、画像信号データを生成する画像データ信号処理方法であって、
基準画像データ信号に補正電圧データを加えたものを前記画像信号データとして出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号に、少なくとも該基準画像データ信号と、前記参照ブロックに対応する画像データ信号または基準画像データ信号と、を用いて所定の演算を行って得られる前記補正電圧データを加えたものを、前記対象ブロックに対応する画像データ信号とし、
前記所定の演算方法が、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第１の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第２の所定の値を掛けた値と、第３の所定の値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第４の所定の値を掛けた値とを加える演算方法であることを特徴とする画像データ処理方法。
【請求項７】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を一ないし複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線を同時に選択する電気光学装置に用いられる、画像信号データを生成する画像データ信号処理方法であって、
基準画像データ信号に補正電圧データを加えたものを前記画像信号データとして出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号に、少なくとも該基準画像データ信号と、前記参照ブロックに対応する画像データ信号または基準画像データ信号と、を用いて所定の演算を行って得られる前記補正電圧データを加えたものを、前記対象ブロックに対応する画像データ信号とし、
前記所定の演算方法が、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第１の所定の値を掛けた値と、前記参照ブロックの前記基準画像データ信号のそれぞれの値の総和に第２の所定の値を掛けた値と、第３の所定の値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第４の所定の値を掛けた値とを加える演算方法であることを特徴とする画像データ処理方法。
【請求項８】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を一ないし複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線を同時に選択する電気光学装置に用いられる、画像信号データを生成する画像データ信号処理方法であって、
基準画像データ信号に補正電圧データを加えたものを前記画像信号データとして出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号に、少なくとも該基準画像データ信号と、前記参照ブロックに対応する画像データ信号または基準画像データ信号と、を用いて所定の演算を行って得られる前記補正電圧データを加えたものを、前記対象ブロックに対応する画像データ信号とし、
前記所定の演算方法が、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第１の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第２の所定の値を掛けた値と、第３の所定の値とを加える演算方法であることを特徴とする画像データ処理方法。
【請求項９】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を一ないし複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線を同時に選択する電気光学装置に用いられる、画像信号データを生成する画像データ信号処理方法であって、
基準画像データ信号に補正電圧データを加えたものを前記画像信号データとして出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号に、少なくとも該基準画像データ信号と、前記参照ブロックに対応する画像データ信号または基準画像データ信号と、を用いて所定の演算を行って得られる前記補正電圧データを加えたものを、前記対象ブロックに対応する画像データ信号とし、
前記所定の演算方法が、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第１の所定の値を掛けた値と、前記参照ブロックの前記基準画像データ信号のそれぞれの値の総和に第２の所定の値を掛けた値と、第３の所定の値とを加える演算方法であることを特徴とする画像データ処理方法。
【請求項１０】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線に画像データ信号に基づいた電圧が同時に供給される電気光学装置に用いられる、前記画像データ信号を生成する画像データ信号処理回路であって、
一の前記ブロックに対応する基準画像データ信号を１ブロック期間遅延させた信号に補正電圧データを加算したものを当該一のブロックに対応する前記画像データ信号として出力し、
前記一のブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、少なくとも前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する前記画像データ信号とを用いてブロック毎に演算して生成された、前記対象ブロックと前記参照ブロックとの間での前記画像データ信号の電圧変化に基づく表示のゴーストを補正するための前記補正電圧データを求める演算処理回路を具備することを特徴とする画像データ処理回路。
【請求項１１】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を一ないし複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線を同時に選択する電気光学装置に用いられる、画像信号データを生成する画像データ信号処理回路であって、
基準画像データ信号に補正電圧データを加算したものを前記画像データ信号として出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する画像データ信号又は基準画像データ信号とを用いて所定の演算を行い、該演算結果を前記補正電圧データとして前記対象ブロックに対応する基準画像データ信号に加算し、画像データ信号として出力する演算処理回路を具備し、
前記演算処理回路が、前記対象ブロックの前記基準画像データ信号のそれぞれから第１の所定の値を引いた値の総和に第２の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記画像データ信号のそれぞれの値を引いた値の総和に第３の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第４の所定の値を掛けた値とを加える演算を行う回路であることを特徴とする画像データ処理回路。
【請求項１２】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を一ないし複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線を同時に選択する電気光学装置に用いられる、画像信号データを生成する画像データ信号処理回路であって、
基準画像データ信号に補正電圧データを加算したものを前記画像データ信号として出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する画像データ信号又は基準画像データ信号とを用いて所定の演算を行い、該演算結果を前記補正電圧データとして前記対象ブロックに対応する基準画像データ信号に加算し、画像データ信号として出力する演算処理回路を具備し、
前記演算処理回路が、前記対象ブロックの前記基準画像データ信号のそれぞれから第１の所定の値を引いた値の総和に第２の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記基準画像データ信号のそれぞれの値を引いた値の総和に第３の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第４の所定の値を掛けた値とを加える演算を行う回路であることを特徴とする画像データ処理回路。
【請求項１３】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を一ないし複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線を同時に選択する電気光学装置に用いられる、画像信号データを生成する画像データ信号処理回路であって、
基準画像データ信号に補正電圧データを加算したものを前記画像データ信号として出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する画像データ信号又は基準画像データ信号とを用いて所定の演算を行い、該演算結果を前記補正電圧データとして前記対象ブロックに対応する基準画像データ信号に加算し、画像データ信号として出力する演算処理回路を具備し、
前記演算処理回路が、前記対象ブロックの前記基準画像データ信号のそれぞれから第１の所定の値を引いた値の総和に第２の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記画像データ信号のそれぞれの値を引いた値の総和に第３の所定の値を掛けた値とを加える演算を行う回路であることを特徴とする画像データ処理回路。
【請求項１４】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を一ないし複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線を同時に選択する電気光学装置に用いられる、画像信号データを生成する画像データ信号処理回路であって、
基準画像データ信号に補正電圧データを加算したものを前記画像データ信号として出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する画像データ信号又は基準画像データ信号とを用いて所定の演算を行い、該演算結果を前記補正電圧データとして前記対象ブロックに対応する基準画像データ信号に加算し、画像データ信号として出力する演算処理回路を具備し、
前記演算処理回路が、前記対象ブロックの前記基準画像データ信号のそれぞれから第１の所定の値を引いた値の総和に第２の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記基準画像データ信号のそれぞれの値を引いた値の総和に第３の所定の値を掛けた値とを加える演算を行う回路であることを特徴とする画像データ処理回路。
【請求項１５】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を一ないし複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線を同時に選択する電気光学装置に用いられる、画像信号データを生成する画像データ信号処理回路であって、
基準画像データ信号に補正電圧データを加算したものを前記画像データ信号として出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する画像データ信号又は基準画像データ信号とを用いて所定の演算を行い、該演算結果を前記補正電圧データとして前記対象ブロックに対応する基準画像データ信号に加算し、画像データ信号として出力する演算処理回路を具備し、
前記演算処理回路が、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第１の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第２の所定の値を掛けた値と、第３の所定の値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第４の所定の値を掛けた値とを加える演算を行う回路であることを特徴とする画像データ処理回路。
【請求項１６】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を一ないし複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線を同時に選択する電気光学装置に用いられる、画像信号データを生成する画像データ信号処理回路であって、
基準画像データ信号に補正電圧データを加算したものを前記画像データ信号として出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する画像データ信号又は基準画像データ信号とを用いて所定の演算を行い、該演算結果を前記補正電圧データとして前記対象ブロックに対応する基準画像データ信号に加算し、画像データ信号として出力する演算処理回路を具備し、
前記演算処理回路が、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第１の所定の値を掛けた値と、前記参照ブロックの前記基準画像データ信号のそれぞれの値の総和に第２の所定の値を掛けた値と、第３の所定の値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第４の所定の値を掛けた値とを加える演算を行う回路であることを特徴とする画像データ処理回路。
【請求項１７】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を一ないし複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線を同時に選択する電気光学装置に用いられる、画像信号データを生成する画像データ信号処理回路であって、
基準画像データ信号に補正電圧データを加算したものを前記画像データ信号として出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する画像データ信号又は基準画像データ信号とを用いて所定の演算を行い、該演算結果を前記補正電圧データとして前記対象ブロックに対応する基準画像データ信号に加算し、画像データ信号として出力する演算処理回路を具備し、
前記演算処理回路が、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第１の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第２の所定の値を掛けた値と、第３の所定の値とを加える演算を行う回路であることを特徴とする画像データ処理回路。
【請求項１８】
複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を一ないし複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線を同時に選択する電気光学装置に用いられる、画像信号データを生成する画像データ信号処理回路であって、
基準画像データ信号に補正電圧データを加算したものを前記画像データ信号として出力する際に、
あるブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する画像データ信号又は基準画像データ信号とを用いて所定の演算を行い、該演算結果を前記補正電圧データとして前記対象ブロックに対応する基準画像データ信号に加算し、画像データ信号として出力する演算処理回路を具備し、
前記演算処理回路が、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第１の所定の値を掛けた値と、前記参照ブロックの前記基準画像データ信号のそれぞれの値の総和に第２の所定の値を掛けた値と、第３の所定の値とを加える演算を行う回路であることを特徴とする画像データ処理回路。
【請求項１９】
請求項１０乃至１８のいずれかに記載の画像データ処理回路と、
該画像データ処理回路の出力するデジタル信号である画像データ信号をアナログ信号に変換するＤ／Ａ変換回路と、
該Ｄ／Ａ変換回路が出力する画像信号を、前記ブロックを構成する画像信号線の数に応じて時間軸伸張するとともに並列化する並列化回路と、
前記走査線を順次選択する走査線駆動回路と、
前記画像信号線を複数本毎にまとめたブロックを順次選択する各サンプリング信号を生成するデータ線駆動回路と、
各サンプリング信号に基づいて前記並列化画像信号を、選択されたブロックに属するデータ線の各々に供給する画像信号供給回路と
を備えたことを特徴とする電気光学装置。
【請求項２０】
請求項１０乃至１８のいずれかに記載の画像データ処理回路と、
画像データ処理回路の出力する画像データ信号を、前記ブロックを構成する画像信号線の数に応じて時間軸伸張するとともに並列化する並列化回路と、
該並列化回路の出力する画像データ信号をアナログ信号に変換するＤ／Ａ変換回路と、
前記走査線を順次選択する走査線駆動回路と、
前記画像信号線を複数本毎にまとめたブロックを順次選択する各サンプリング信号を生成するデータ線駆動回路と、
各サンプリング信号に基づいて前記並列化画像信号を、選択されたブロックに属するデータ線の各々に供給する画像信号供給回路と
を備えたことを特徴とする電気光学装置。
【請求項２１】
請求項１９または２０に記載の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データ線を一乃至複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、ブロック毎に各データ線に対応する画像信号を同時に供給し、これを各ブロックについて順次選択して実行する電気光学装置に用いて好適な画像データ処理方法及び画像データ処理回路、これを用いた電気光学装置並びに電子機器に関する。
【０００２】
【従来の技術】
従来の電気光学装置、例えば、アクティブマトリクス型の液晶装置について、図１６乃至図１９を参照して説明する。
【０００３】
図１６は、従来の液晶表示装置の構成を示すブロック図である。図において、１００は液晶表示パネル、２００はタイミング回路、３００は画像信号処理回路であり、これらで液晶表示装置が構成されている。また、Ｄintは、図示しない外部機器から供給されるデジタルの画像データ信号であり、液晶表示パネル１００に表示すべき画像情報信号である。そして通常複数ビット幅を持つ。タイミング回路２００は、各部で使用されるタイミング信号（必要に応じて後述する）を出力するものである。
【０００４】
また、３０１はＤ／Ａ変換回路、３０２は相展開回路、３０３は増幅・反転回路で、これらで画像信号処理回路３００が構成されている。
【０００５】
ここで、Ｄ／Ａ変換回路３０１は、外部機器から供給されるデジタル信号の画像データ信号Ｄintをアナログ信号に変換して画像信号VIDとして出力する。更に相展開回路（シリアル−パラレル変換回路）３０２は、一連（シリアル）の画像信号VIDを入力すると、ｈ相（図においては、h=6）の画像信号に展開（パラレル変換）して出力するものである。ここで、ｈ相に展開する理由は、後述する画像信号供給回路において、ＴＦＴに供給される画像信号の印加時間を長くして、液晶表示パネル１００の画像信号のサンプル時間及び充放電を充分に確保する為である。なお後で、相展開についての詳細説明を行う。
【０００６】
そして、反転・増幅回路３０３は、ｈ相に相展開された画像信号を所定の規則に従って極性反転させ、あるいは、そのままにして、適宜、増幅してから相展開された画像信号VID1〜VID6として液晶表示パネル１００に供給するものである。ここで、極性反転とは、ある基準電位（一般には対向電極の電位）を基準にして画像信号の電圧を反転させることをいう。
【０００７】
次に、相展開回路３０２について説明する。図１７は相展開回路３０２の一構成例を示す図である。図において、１７０１〜１７０６は単極単投スイッチ、１７３０は６連単投スイッチである。１７２１〜１７２６と１７４１〜１７４６とはコンデンサ、１７２１〜１７２６と１７５１〜１７５６とはバッファ回路である。ここで、スイッチ回路１７０１〜１７０６の一端は、１つの端子Ｖinとなっており、他端は、それぞれバッファ回路１７２１〜１７２６の入力と接続している。そして、バッファ回路１７２１〜１７２６の出力は、スイッチ１７３０の対応する部分を介して、それぞれバッファ回路１７２１〜１７２６の入力と接続している。
【０００８】
バッファ回路１７２１〜１７２６と１７５１〜１７５６との各入力には、それぞれコンデンサ１７２１〜１７２６と１７４１〜１７４６が接続されており、これらのコンデンサ１７２１〜１７２６と１７４１〜１７４６との他端はある電位に接続されいある。また、ＶinとＶout1〜Ｖout6とは、それぞれ図１６のＤ／Ａ変換回路３０１の出力が入力する端子、増幅・反転回路３０３の入力へ出力する端子である。
【０００９】
以上の構成において、例えば、画像データ信号Ｄintの値が、あるクロック信号に同期して順にαi,1、αi,2、…、αi,6、αi+1,1、αi+1,1、…αi+1,6、αi+2,1…と与えられた時、Ｄ／Ａ変換回路３０１はこれに対応する電圧、Ｖi,1、Ｖi,2、…、Ｖi,6、Ｖi+1,1、Ｖi+1,1、…Ｖi,6、Ｖi+2,1…を順に出力する。するとこれに対応して、電圧Ｖi,1が出力された時にスイッチ１７０１だけがオンして、コンデンサ１７１１が電圧Ｖi,1に充電され、バッファ回路１７２１はこの電圧を保持する。そして、電圧Ｖi,2が出力された時にスイッチ１７０２だけがオンし、同様にバッファ回路１７２２が電圧Ｖi,2を保持し、以下同様に繰り返され、電圧Ｖi,6が出力された時にスイッチ１７０６がオンしバッファ回路が電圧Ｖi,6を保持する。そしてこの時だけ、スイッチ１７３０をオンにする。すると、バッファ回路１７２１〜１７２６のそれぞれに保持されている電圧Ｖi,1〜Ｖi,6で、それぞれコンデンサ１７４１〜１７４６を充電し、バッファ回路１７５１〜１７５６がそれぞれ電圧Ｖi,1〜Ｖi,6を保持し、図１６における増幅・反転回路３０３へ出力する。そして、スイッチ１７３０がオフとなり、この電圧が保持されたままになる。その後、Ｄ／Ａ変換回路３０１が電圧Ｖi+1,1を出力した時にスイッチ１７０１だけがオンして、バッファ回路１７２１はこの電圧Ｖi+1,1を保持する。そして、Ｄ／Ａ変換回路３０１が電圧Ｖi+1,2を出力した時にスイッチ１７０２だけがオンし、同様にバッファ回路１７２２が電圧Ｖi+1,2を保持し、以下同様に繰り返され、電圧Ｖi+1,6を出力した時にスイッチ１７２６がオンしバッファ回路１７２６が電圧Ｖi+1,6を保持した時に、再びスイッチ１７３０がオンして、バッファ回路１７５１〜１７５６がそれぞれ電圧Ｖi+1,1〜Ｖi+1,6を保持する。以下、この動作が繰り返される。以上の動作から、Ｄ／Ａ変換回路３０１から出力される電圧は、１クロック期間毎に逐次変化するのに対し、バッファ回路１７５１〜１７５６の電圧は、６クロック期間に時間軸伸張されて、更新されたものとなる。
【００１０】
なお、ここで説明した画像信号処理回路３００の構成は、Ｄ／Ａ変換回路３０１によりアナログ信号に変換した信号を相展開する構成となっているが、画像データＤintを、デジタル信号のまま相展開し、その各々について複数のＤ／Ａ変換回路でアナログ信号に変換する構成となる場合もある。図１８は、この場合の相展開の方法を示す図である。図において、１８１０は６ビットのシフトレジスタ回路、１８２０はラッチ回路、１８３１〜１８３６はＤ／Ａ変換回路である。Ｄinは外部から供給される画像データ信号Ｄintを入力する端子、Ｖout1〜Ｖout6は、図１６における増幅・反転回路３０３の入力へ出力する端子である。
【００１１】
このような構成において、画像データ信号Ｄintの値が、あるクロック信号に同期して順にαi,1、αi,2、…、αi,6、αi+1,1、αi+1,1、…αi,6、…と与えられた時、シフトレジスタ回路１８１０は、クロック信号に同期して画像データ信号Ｄintを取り込み、図において下から上へシフトしていく。そして、シフトレジスタ１８１０の内容が、上から順にαi,1、αi,2、…、αi,6となった時、信号LPの立ち上がりでシフトレジスタ１８１０の内容をラッチ回路１８２０に取り込む。そして、その内容に応じた電圧Ｖi,1、Ｖi,2、…、Ｖi,6を、Ｄ／Ａ変換回路１８３１〜１８３６がそれぞれ出力する。この状態は次に信号LPが立ち上がるまで維持される。そして、その間、シフトレジスタ１８１０には画像データの値、αi+1,1、αi+1,1、…αi,6が順次取り込まれ、シフトしていきシフトレジスタ１８１０の内容が、上から順にαi+1,1、αi+1,1、…αi,6となった時、信号LPを立ち上げてシフトレジスタＳＲの内容をラッチ回路１８２０に取り込む。以下、同じ動作が繰り返される。
【００１２】
なお、図１６及び図１７で示されるように、アナログ信号にしてから相展開を行う方法を、アナログ相展開と称し、デジタル信号のまま相展開してからアナログ信号に変換する方法をデジタル相展開と称することにする。
【００１３】
次に、液晶表示パネル１００について説明する。液晶表示パネル１００は素子基板と対向基板とが間隙をもって対向し、この間隙に液晶が封入された構成となっている。
【００１４】
図１９は、図１６の液晶表示パネル１００の構成を示す図である。図１９において、１１１は複数の走査線であり、Ｘ方向に沿って平行に配列してある。１１２ａ〜１１２ｆは複数のデータ線であり、Ｙ方向に沿って平行に配列してある。ここで、各データ線１１２は、ｈ（ここではh=6）本を単位としてブロック化されており、これらをブロックＢ1〜Ｂqとする（qは正整数）。なお、以降の説明の便宜上、一般的なデータ線を指摘する時には、その符号を１１２とするが、特定のデータ線を特定する時には、その符号を１１２ａ〜１１２ｆと示すこととする。
【００１５】
１１３は、例えば薄膜トランジスタ（Thin Film Transistor:以下、「ＴＦＴ」と称する）などのスイッチ素子であり、走査線１１１とデータ線１１２との各交差部分に設けられ、ソース電極はデータ線１１２と接続され、ゲート電極は走査線１１１と接続されている。
【００１６】
１１４は画素電極であり、各ＴＦＴ１１３のドレイン電極と接続してある。そして、各画素は、画素電極１１４と対向基板に形成された図示しない対向電極（共通電極）と、これらの両電極に挟持された液晶とによって構成されて、走査電極１１１とデータ線１１２との交差部分毎にマトリクス状に配列することとなる。なお、この他に保持容量（図示せず）が各画素電極１１４に接続された状態で形成される場合もある。
【００１７】
１２０は走査線駆動回路であり、図１６のタイミング回路２００によって出力されるクロック信号CLYや、転送開始信号DY等に基づいて、パルス的な走査信号を各走査線１１１に対し順次出力するものである。詳細には、走査線駆動回路１２０は、Ｙ方向走査期間の最初に供給される転送開始信号DYを、クロック信号CLYに従って順次シフトして走査信号として出力し、これにより各走査線１１１を順次選択するものである。なお、クロック信号CLYの他にその反転クロック信号CLYINV（図示せず）が併用される場合もある。
【００１８】
また、１３０はデータ線駆動回路であり、図１６のタイミング回路２００によって出力されるクロック信号CLXや、転送開始信号DX等に基づいて、サンプリング信号Ｓ1〜Ｓqを順次出力するものである。詳細には、図１９のシフトレジスタ回路１３０は、Ｘ方向走査期間の最初に供給される転送開始信号DXを、クロック信号CLXに従って順次シフトしてサンプリング信号Ｓ1〜Ｓqとして順次出力するものである。なお、クロック信号CLXの他にその反転クロック信号CLXINV（図示せず）が併用される場合もある。
【００１９】
１４０は画像信号供給回路であり、以下の構成となっている。１４１は画像信号線であり、画像信号DIV1〜DIV6をそれぞれ供給する。１４２はサンプリング用のスイッチ素子であって、ＴＦＴからなり、総てのデータ線１１２に対応して設けられているが、各々のソース電極には６個単位に画像信号線１４１上の画像信号DIV1〜DIV6がそれぞれ入力され、ドレイン電極にはデータ線１１２ａ〜１１２ｆの一端のそれぞれが対応するように順に接続してある。そして、ブロックＢ1のデータ線１１２ａ〜１１２ｆに接続された６個のＴＦＴ１４２のゲート電極はサンプリング信号Ｓ1の信号線と接続され、ブロックＢ2のデータ線１１２ａ〜１１２ｆに接続された６個のＴＦＴ１３１のゲート電極はサンプリング信号Ｓ2の信号線と接続され、以下同様に、ブロックＢqのデータ線１１２ａ〜１１２ｆに接続された６個のＴＦＴ１４２のゲート電極はサンプリング信号Ｓqの信号線と接続されている。
【００２０】
１５０はプリチャージ回路であり、以下の構成となっている。１５１はプリチャージ用のスイッチ素子であって、ＴＦＴからなり、総てのデータ線１１２に対応して設けられていて、総てのソース電極には外部から供給されるプリチャージ電圧ＶPREが入力され、ドレイン電極には各々のデータ線１１２と接続してあり、ゲート電極には図１９のタイミング回路２００が出力するプリチャージゲート信号PREGが供給される。なお、外部から供給されるプリチャージ電圧ＶPREが複数系統の構成となっている場合もある。例えば、奇数列のデータ線１１２ａ、１１２ｃ、１１２ｅにはプリチャージ電圧ＶPRE1、偶数列のデータ線１１２ｂ、１１２ｄ、１１２ｆにはプリチャージ電圧ＶPRE2を供給する場合がある。
【００２１】
図１６及び図１９の液晶表示パネル１００は以上の構成となっている。ここで、動作説明をする。
【００２２】
まず、ある走査線１１１が選択されると、まず、プリチャージゲート信号PREGが能動（アクティブ）になる。すると、総てのデータ線１１２にプリチャージ電圧ＶPREが印加され、選択行上の総ての画素に電圧ＶPREが書き込まれる。ここで、一般に電圧ＶPREは画素信号振幅の中心電圧付近に選ばれることが多い。この操作は、各画素に予め平均的な画素電圧（＝電圧ＶPRE）を与えておくことによって、この後に続く各画素への書き込み動作を容易にするものであり、言い換えれば書き込みに要する時間を短縮するものである。そして、プリチャージゲート信号PREGを非能動にする。
【００２３】
その後、サンプリング信号Ｓ1が出力されると、ブロックＢ1に属する６本のデータ線１１２ａ〜１１２ｆには、それぞれ画像信号DIV1〜DIV6が供給されて、選択されている走査線１１１とブロックＢ1とが交差する部分の６個の画素に、当該ＴＦＴ１１６によって書き込まれる。この後、サンプリング信号Ｓ2が出力されると、ブロックＢ2に属する６本のデータ線１１２ａ〜１１２ｆには、それぞれ画像信号DIV1〜DIV6が供給されて、選択されている走査線１１１とブロックＢ2とが交差する部分の６個の画素に、当該ＴＦＴ１１３によって書き込まれることになる。
【００２４】
以下、同様にサンプリング信号Ｓ3、Ｓ4、…、Ｓqが順次出力されると、ブロックＢ3、Ｂ4、…、Ｂqに属する６本のデータ線１１２ａ〜１１２ｆには、それぞれ画像信号VID1〜VID6が選択されている走査線１１１と当該ブロックとが交差する部分の６個の画素にそれぞれ書き込まれていくこととなる。そして、この後、次の走査線１１１が選択されて、同様の操作が繰り返し実行されることとなる。
【００２５】
以上、この駆動方式では画像信号供給回路１４０におけるスイッチ１４２を駆動制御するデータ線駆動回路１３０の段数が、各データ線１１２を点順次で駆動する方式と比較して１／６に低減される。更に、データ線駆動回路１３０に供給すべきクロック信号CLX等の周波数も１／６で済むので、段数の低減化と併せて低消費電力化も図られることとなる。
【００２６】
【発明が解決しようとする課題】
しかしながら、データ線１１２をブロック化して駆動する方式には、本来表示されるべき画像に対し、それに隣接する左右部分（Ｘ方向）に滲み様の表示むら（以下、この現象をゴーストと言う）が発生するといった問題点がある。
【００２７】
ここで、ゴーストの発生状況を詳細に説明するが、このゴーストは、中間調の背景に黒い四角形の窓を表示させた時に明瞭に見ることが出来る。図２０は液晶表示パネル１００の表示内容の一部を示す図であり、図全体が表示部分の一部となっており、図中の縦線（破線）は画素１列づつを示し、６本単位の実線は各ブロックの区切りを示している。そして、背景が中間調であり、クロスハッチングで示したいくつかの同形の黒い窓を表示させた時のゴーストの発生状態を示してある。そして、窓の左側の横線ハッチング部分、四角形の右側の右下がりの斜めハッチング部分、及び、右上がりの斜めハッチング部分が、それぞれゴーストであり、それぞれ前ゴースト、後ゴースト、及び、次ゴーストと呼ぶことにする。これらのゴーストの特徴的な点は、ブロック単位で発生し、その程度は窓の高さと幅には依存せずに、ブロック内にかかる窓部の幅に依存する点である。
【００２８】
このうち、前ゴーストは、当該ブロック内にかかる窓幅が狭いときには目立たなく、窓幅が広がるにつれて明るくなって、目立つ表示むらである。次に、後ゴーストは当該ブロック内にかかる窓幅が狭いときには暗くなって目立つ表示むらであり、窓幅広がるにつれて一旦目立たなくなるが、更に窓枠が広がると明るくなって目立つ表示むらである。そして、次ゴーストは、当該ブロックの左側のブロックにかかる窓幅が狭いときには目立たなく、窓幅が広がるにつれて暗くなって、目立つ表示むらである。
【００２９】
これらのゴーストは、筆者等の鋭意、研究・調査の結果、次のような発生機構によるものと解った。図２１は、液晶表示パネル１００のゴーストの発生機構を説明するための電気的な等価回路を示す図である。図において、２１１は、対向電極が有する抵抗であり、図中の逆△印である電位に接地されていることを示している。２１２ａ〜２１２ｆは、それぞれ画像信号DIV1〜DIV6を各スイッチのＴＦＴ１４２に供給する画像信号線１４１と対向電極との間において液晶を誘電体とする寄生容量である。
【００３０】
１４２ａ〜１４２ｆは、あるブロックＢi（iは１〜qのいずれか）の各スイッチ１４２であり、２１３ａ〜２１３ｆは、これらのスイッチ１４２に対応するデータ線１１２と対向電極との間において生じる寄生容量及び画素容量である。なお、このブロックＢiが選択される前の寄生容量及び画素容量の電圧は、プリチャージ電圧となっている。
【００３１】
以上のような等価回路となっているので、寄生容量２１２ａ〜２１２ｆと抵抗２１１とにより微分回路が構成される結果、対向電極上において、画像信号DIV1〜DIV6の電圧変化量に応じた波高の微分波形上の電圧歪みが生じる。これを要因１とする。
【００３２】
更に、サンプリング信号Ｓi（iは１〜qのいずれか）が出力されると、当該ブロックＢiのスイッチ１４２がオン状態となる。すると、それに対応したデータ線１１２ａ〜１１２ｆ上の寄生容量及び画素容量２１３ａ〜２１３ｆには、プリチャージ電圧から対応する画像信号DIV1〜DIV6の電圧になるまで、充放電がなされるが、この時の電流で対向電極上に、充放電の大きさに応じた波高の微分波形状の電圧歪みが発生する。これを要因２とする。
【００３３】
これら要因１と要因２とによって生じる微分波形状の電圧歪みは、時間と共に減衰するが、サンプリング信号Ｓiが出力し終わるまでに０にならないと画素に誤差電圧が生じて、表示むらとなる。例えば、画像信号の電圧をＶ0とし、サンプリング信号Ｓiが出力し終わる時の対向電極に残る誤差電圧をＶｅとすると、データ線（電圧Ｖ0）と対向電極（電圧Ｖe）間の電圧はＶ0−Ｖeとなるが、この電圧は寄生容量及び画素容量２１３ａ〜２１３ｆの電圧となるので、この状態でスイッチ１４２がオフとなるとその電圧が維持されて、表示むらとなる。
【００３４】
これを一般的に詳細に説明すると、ブロックＢi（i=1,2,…、q）が選択され、このブロック内のデータ線にそれぞれ、Ｖi,j、j=1、2、…、hを供給する場合を考える。
【００３５】
ここで、まずブロックＢiが選択される直前の対向電極に残る誤差電圧をＶε0としておく。そして、ブロックＢiが選択された直後を考える。すると、要因１による対向電極に発生する誤差電圧は、次の(1)式で示される。
【００３６】
【数１】
0003800926.tif 000002
但し、(1)式において、ζは定数であり、Ｖi-1,jは、ブロックＢi-1が選択された時に対応するデータ線に供給した電圧である。
【００３７】
同様に要因２による対向電極に発生する誤差電圧は、次の(2)式で示される。
【００３８】
【数２】
0003800926.tif 000003
但し、(2)式において、ξは定数であり、Ｖpreは、プリチャージ電圧である。よって、対向電極に発生する全誤差電圧は、次の(3)式で示される。
【００３９】
【数３】
0003800926.tif 000004
ここで、ブロックＢiが選択終了直前では、一定の減衰係数ｋを乗じて、次式のように、画像信号を変数とした関数（以降、誤差関数ｆerrと称する）で表すことが出来る。
【００４０】
【数４】
0003800926.tif 000005
さて、この誤差関数ｆerrで、図２０で示した前ゴーストを説明する。前ゴーストのブロックの左の画素は総て中間調なので、電圧Ｖi-1,jを例えば電圧Ｖpreと考えると、当該ブロックについても電圧Ｖi,jは電圧Ｖpreかそれ以上であり、第２項、第３項ともに非負である。そして、Ｖi,j＞Ｖpreとなる画素が多くなると、即ち黒窓がブロックにかかる幅が広くなると、式の第２項、第３項ともに増加して正の誤差が大きくなって、明るいむらとなることが解る。
【００４１】
後ゴーストについても、黒窓がブロックにかかる幅が広くなると明るいむらとなる。しかし、第２項は非負であるが、黒窓が狭くなると第３項は負の値をとる。よって、黒窓がブロックにかかる幅が狭くなると第３項が優勢となって、暗い表示となる。
【００４２】
次ゴーストでは、第２項が０となり、第３項は正にはならない。よって暗いむらが生じる。
【００４３】
以上のようにして、前ゴースト、後ゴースト、及び、次ゴーストが発生する。なお、ｈが１の場合、言い換えれば、いわゆる点順次走査駆動の場合でも、(4)式から解るようにゴーストが発生する。
【００４４】
結局、いずれにせよ、このようなゴーストが発生して、表示画像の品質が劣化してしまうといった問題があった。
【００４５】
本発明は、このような問題点に鑑みてなされたものであり、その目的は、ゴーストを除去して高い品質の画像表示を可能とする画像データ処理方法及び画像データ処理回路、これを用いた電気光学装置ならびに電子機器を提供することにある。
【００４６】
【課題を解決するための手段】
上記目的を達成するために、複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線に画像データ信号に基づいた電圧が同時に供給される電気光学装置に用いられる、前記画像データ信号を生成するための画像データ信号処理方法であって、一の前記ブロックに対応する基準画像データ信号を１ブロック期間遅延させた信号に補正電圧データを加算したものを当該一のブロックに対応する前記画像データ信号として出力し、前記一のブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、前記補正電圧データは、少なくとも前記対象ブロックに対応する前記基準画像データ信号と、前記参照ブロックに対応する前記画像データ信号とを用いたブロック毎の演算により生成され、前記対象ブロックと前記参照ブロックとの間での前記画像データ信号の電圧変化に基づく表示のゴーストを補正するものであることを特徴とする。
【００４７】
画素に書き込まれる電圧の誤差は、対象ブロックと参照ブロックに対応する画像データによって概ね既定されるので電圧の誤差が予測可能で、本来書き込むべき画素電圧に対応する基準画像データ信号に、予測される誤差電圧の影響を相殺させる補正電圧データを付け加えることによって、書き込み電圧の誤差を無くすることが出来、ゴーストが無くなる。
【００４８】
詳細に説明すると、本来書き込むべき基準画像信号Ｖi,j（j=1,2,…,h）の代わりに、補正電圧Ｖcmpを付け加えた画像信号Ｖi,j＋Ｖcmpを用いると、選択されている走査線行上の参照ブロックＢiのj番目の画素電圧Ｖpi,jは、次の(5)式のように表される。
【００４９】
【数５】
0003800926.tif 000006
ここで、画素電圧Ｖpi,jが、基準画素信号Ｖi,jと等しくなれば良い。すなわち、次の(6)式を満たせば良い。
【００５０】
【数６】
0003800926.tif 000007
これを、補正電圧Ｖcmpについて解くと、次の(7)式が成立する。
【００５１】
【数７】
0003800926.tif 000008
なお、補正電圧Ｖcmpは、参照ブロックＢiが選択し終わった直後の対向電極に残る誤差電圧Ｖε1と一致するので、この補正電圧Ｖcmpを基準画像信号Ｖi,jに加算すればゴーストが解消するはずである。従って、予め、補正電圧Ｖcmpに対応する補正電圧データＤcmpを、基準画像データ信号Ｄintに加算した画像データ信号Ｄmodを供給することによってゴーストを解消することが可能となる。
【００５２】
さて、本件の画像データ処理方法における所定の演算方法としては、前記対象ブロックの前記基準画像データ信号のそれぞれから第１の所定の値を引いた値の総和に第２の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記画像データ信号のそれぞれの値を引いた値の総和に第３の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第４の所定の値を掛けた値とを加える方法とすることが望ましい。
【００５３】
上述の補正電圧Ｖcmpを求める式の定数部分をax、（ｘは添字）で表すと、次の(8)式となる。
【００５４】
【数８】
0003800926.tif 000009
この方法は、この(8)式に基づいて補正電圧Ｖcmpを求め、これに対応する補正電圧データＤcmpを、基準画像データ信号Ｄintに加算した画像データ信号Ｄmodを供給することによってゴーストを解消することを可能とするものである。
【００５５】
また、本件の画像データ処理方法における所定の演算方法としては、前記対象ブロックの前記基準画像データ信号のそれぞれから第１の所定の値を引いた値の総和に第２の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記基準画像データ信号のそれぞれの値を引いた値の総和に第３の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第４の所定の値を掛けた値とを加える方法とすることが望ましい。
【００５６】
この方法では、先の方法で用いられる参照ブロックの画像データ信号の代わりに基準画像データ信号を用いて演算を行っている。ここで、画像データ信号と基準画像データ信号の差は、補正電圧分であり、一般にこの差は小さいので、同様の効果が得られる。
【００５７】
一方、本件の画像データ処理方法における所定の演算方法としては、前記対象ブロックの前記基準画像データ信号のそれぞれから第１の所定の値を引いた値の総和に第２の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記画像データ信号のそれぞれの値を引いた値の総和に第３の所定の値を掛けた値とを加える方法であることが望ましい。
【００５８】
この方法では、補正電圧データに第４の所定の値を掛けた値を用いないで演算を行う。ここで、補正電圧データに第４の所定の値を掛けた値は、一般に小さいので、同様の効果が得られるとともに演算を簡素化することが出来る。
【００５９】
さて、本件の画像データ処理方法における所定の演算方法としては、前記対象ブロックの前記基準画像データ信号のそれぞれから第１の所定の値を引いた値の総和に第２の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記基準画像データ信号のそれぞれの値を引いた値の総和に第３の所定の値を掛けた値とを加える方法であることが望ましい。
【００６０】
この方法では、補正電圧データに第４の所定の値を掛けた値を用いないで演算を行う。ここで、補正電圧データに第４の所定の値を掛けた値は、一般に小さいので、同様の効果が得られるとともに演算を簡素化することが出来る。
【００６１】
また、本件の画像データ処理方法における所定の演算方法としては、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第５の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第６の所定の値を掛けた値と、第７の所定の値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第４の所定の値を掛けた値とを加える演算方法であることが望ましい。
【００６２】
補正電圧Ｖcmpを求める式を、Ｖi,jとＶi-1,jがそれぞれ独立した和の形になるように変形し、定数部分をax、（ｘは添字）で表すと、次の(9)式となる。
【００６３】
【数９】
0003800926.tif 000010
この方法は、この(9)式に基づいて補正電圧Ｖcmpを求め、これに対応する補正電圧データＤcmpを、基準画像データ信号Ｄintに加算した画像データ信号Ｄmodを供給することによってゴーストを解消することを可能とするものである。
【００６４】
一方、本件の画像データ処理方法における所定の演算方法としては、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第５の所定の値を掛けた値と、前記参照ブロックの前記基準画像データ信号のそれぞれの値の総和に第６の所定の値を掛けた値と、第７の所定の値と、前記参照ブロックの前記基準画像データ信号で用いた前記補正電圧データに第４の所定の値を掛けた値とを加える方法であることが望ましい。
【００６５】
この方法では、参照ブロックの画像データ信号の代わりに基準画像データ信号を用いて演算を行っている。ここで、画像データ信号と基準画像データ信号の差は、補正電圧分であり、一般にこの差は小さいので、同様の効果が得られる。
【００６６】
また、本件の画像データ処理方法における所定の演算方法としては、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第５の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第６の所定の値を掛けた値と、第７の所定の値とを加える方法であることが望ましい。
【００６７】
この方法では、補正電圧データに第４の所定の値を掛けた値を用いないで演算を行う。ここで、補正電圧データに第４の所定の値を掛けた値は、一般に小さいので、同様の効果が得られるとともに演算を簡素化することが出来る。
【００６８】
また、本件の画像データ処理方法における所定の演算方法としては、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第５の所定の値を掛けた値と、前記参照ブロックの前記基準画像データ信号のそれぞれの値の総和に第６の所定の値を掛けた値と、第７の所定の値とを加える方法であることが望ましい。
【００６９】
この方法では、補正電圧データに第４の所定の値を掛けた値を用いないで演算を行う。ここで、補正電圧データに第４の所定の値を掛けた値は、一般に小さいので、同様の効果が得られるとともに演算を簡素化することが出来る。
【００７０】
結局、本件の画像データ処理方法における所定の演算方法としては、請求項２乃至９記載のいずれかの演算方法と同じ演算結果となる演算方法であれば良い。すなわち、演算方法としては、上述した各種の方法に限定されるものではなく、同じ演算結果が得られれば、ゴーストを解消することが出来る。
【００７１】
次に、上記目的を達成するために、本発明は、複数の走査線と複数のデータ線と、前記各走査線と前記各データ線の交差する部分に対応して設けられるトランジスタ及び画素電極とを具備し、前記データ線を複数本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、前記ブロックに含まれる前記各データ線に画像データ信号に基づいた電圧が同時に供給される電気光学装置に用いられる、前記画像データ信号を生成する画像データ信号処理回路であって、一の前記ブロックに対応する基準画像データ信号を１ブロック期間遅延させた信号に補正電圧データを加算したものを当該一のブロックに対応する前記画像データ信号として出力し、前記一のブロックを対象ブロックとし、該対象ブロックより前に選択されたブロックを参照ブロックとしたとき、少なくとも前記対象ブロックに対応する基準画像データ信号と前記参照ブロックに対応する前記画像データ信号とを用いてブロック毎に演算して生成された、前記対象ブロックと前記参照ブロックとの間での前記画像データ信号の電圧変化に基づく表示のゴーストを補正するための前記補正電圧データを求める演算処理回路を具備することを特徴とする。
本発明は、上記画像データ処理方法を具現する回路であり、画像データ処理方法について先に述べた同様な効果が得られる。
【００７２】
さて、本件の画像データ処理回路における演算処理回路としては、前記対象ブロックの前記基準画像データ信号のそれぞれから第１の所定の値を引いた値の総和に第２の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記画像データ信号のそれぞれの値を引いた値の総和に第３の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第４の所定の値を掛けた値とを加える演算を行う回路である構成が望ましい。この構成は、上記画像データ処理方法を具現する回路であり、この構成によれば、画像データ処理方法について先に述べた同様な効果が得られる。
【００７３】
また、本件の画像データ処理回路における演算処理回路としては、前記対象ブロックの前記基準画像データ信号のそれぞれから第１の所定の値を引いた値の総和に第２の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記基準画像データ信号のそれぞれの値を引いた値の総和に第３の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第４の所定の値を掛けた値とを加える演算を行う回路である構成が望ましい。この構成は、上記画像データ処理方法を具現する回路であり、この構成によれば、画像データ処理方法について先に述べた同様な効果が得られる。
【００７４】
一方、本件の画像データ処理回路における演算処理回路としては、前記対象ブロックの前記基準画像データ信号のそれぞれから第１の所定の値を引いた値の総和に第２の所定の値を掛けた値と前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記画像データ信号のそれぞれの値を引いた値の総和に第３の所定の値を掛けた値とを加える演算を行う回路である構成が望ましい。この構成は、上記画像データ処理方法を具現する回路であり、この構成によれば、画像データ処理方法について先に述べた同様な効果が得られる。
【００７５】
さて、本件の画像データ処理回路における演算処理回路としては、前記対象ブロックの前記基準画像データ信号のそれぞれから第１の所定の値を引いた値の総和に第２の所定の値を掛けた値と、前記対象ブロックの前記基準画像データ信号のそれぞれから対応する前記参照ブロックの前記基準画像データ信号のそれぞれの値を引いた値の総和に第３の所定の値を掛けた値とを加える演算を行う回路である構成が望ましい。この構成は、上記画像データ処理方法を具現する回路であり、この構成によれば、画像データ処理方法について先に述べた同様な効果が得られる。
【００７６】
また、本件の画像データ処理回路における演算処理回路としては、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第５の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第６の所定の値を掛けた値と、第７の所定の値と、前記参照ブロックの前記画像データ信号で用いた前記補正電圧データに第４の所定の値を掛けた値とを加える演算を行う回路である構成が望ましい。この構成は、上記画像データ処理方法を具現する回路であり、この構成によれば、画像データ処理方法について先に述べた同様な効果が得られる。
【００７７】
一方、本件の画像データ処理回路における演算処理回路としては、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第５の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第６の所定の値を掛けた値と、第７の所定の値と、前記参照ブロックの前記基準画像データ信号で用いた前記補正電圧データに第４の所定の値を掛けた値とを加える演算を行う回路である構成が望ましい。この構成は、上記画像データ処理方法を具現する回路であり、この構成によれば、画像データ処理方法について先に述べた同様な効果が得られる。
【００７８】
また、本件の画像データ処理回路における演算処理回路としては、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第５の所定の値を掛けた値と、前記参照ブロックの前記画像データ信号のそれぞれの値の総和に第６の所定の値を掛けた値と、第７の所定の値とを加える演算を行う回路である構成が望ましい。この構成は、上記画像データ処理方法を具現する回路であり、この構成によれば、画像データ処理方法について先に述べた同様な効果が得られる。
【００７９】
また、本件の画像データ処理回路における演算処理回路としては、前記対象ブロックの前記基準画像データ信号のそれぞれ値の総和に第５の所定の値を掛けた値と、前記参照ブロックの前記基準画像データ信号のそれぞれの値の総和に第６の所定の値を掛けた値と、第７の所定の値とを加える演算を行う回路である構成が望ましい。この構成は、上記画像データ処理方法を具現する回路であり、この構成によれば、画像データ処理方法について先に述べた同様な効果が得られる。
【００８０】
結局、本件の画像データ処理回路における演算処理回路としては、請求項１２乃至１９記載のいずれかと同じ演算結果となる回路構成であれば良い。すなわち、演算処理回路の構成は、上述した各種の構成に限定されるものではなく、同じ演算結果が得られれば、ゴーストを解消することが出来る。
【００８１】
次に、上記目的を達成するために、本件の電気光学装置は、請求項１１乃至２０記載の画像データ処理回路と、該画像データ処理回路の出力するデジタル信号である画像データ信号をアナログ信号に変換するＤ／Ａ変換回路と、該Ｄ／Ａ変換回路が出力する画像信号を、前記ブロックを構成する画像信号線の数に応じて時間軸伸張するとともに並列化する並列化回路と、前記走査線を順次選択する走査線駆動回路と、前記画像信号線を複数本毎にまとめたブロックを順次選択する各サンプリング信号を生成するデータ線駆動回路と、各サンプリング信号に基づいて前記並列化画像信号を、選択されたブロックに属するデータ線の各々に供給する画像信号供給回路とを備えたことを特徴としている。
【００８２】
この電気光学装置によれば、表示画像の品質を大幅に向上させることができるとともに、ブロック単位でデータ線に画像信号を供給することができるので、データ線駆動回路の構成を簡易にすることができ、かつその消費電力を低減することが出来る。
【００８３】
同様に、上記目的を達成するために、本件の別の電気光学装置は、請求項１１乃至２０記載の画像データ処理回路と、画像データ処理回路の出力する画像データ信号を、前記ブロックを構成する画像信号線の数に応じて時間軸伸張するとともに並列化する並列化回路と、該並列化回路の出力する画像データ信号をアナログ信号に変換するＤ／Ａ変換回路と、前記走査線を順次選択する走査線駆動回路と、前記画像信号線を複数本毎にまとめたブロックを順次選択する各サンプリング信号を生成するデータ線駆動回路と、各サンプリング信号に基づいて前記並列化画像信号を選択されたブロックに属するデータ線の各々に供給する画像信号供給回路とを備えたことを特徴としている。
【００８４】
この電気光学装置によれば、表示画像の品質を大幅に向上させることができるとともに、ブロック単位でデータ線に画像信号を供給することができるので、データ線駆動回路の構成を簡易にすることができ、かつその消費電力を低減することが出来る。
【００８５】
さらに、上記目的を達成するために、本件の電子機器は、請求項２１または２２に記載の電気光学装置を備えたことを特徴としている。このような電子機器としては、例えば、ビデオプロジェクタや、ノート型パーソナルコンピュータ、携帯電話機等が該当する。
【００８６】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して説明をする。
【００８７】
＜第１の実施形態＞
まず、電気光学装置の一例として、本発明の第１実施形態に係るアクティブマトリクス型液晶表示装置について説明する。
【００８８】
図１は、本発明の液晶表示装置の全体構成を示すブロック図である。図において、１００は液晶表示パネル、２００はタイミング回路、３００Ａは画像信号処理回路であり、これらで液晶表示装置が構成されている。このうち、タイミング回路２００は、各部で使用されるタイミング信号（必要に応じて後述する）を出力するものである。
【００８９】
また、３０１はＤ／Ａ変換回路、３０２は相展開回路、３０３が増幅・反転回路、３１０Ａはデータ補正回路で、これらで画像信号処理回路３００Ａが構成されている。本実施形態に係る液晶表示装置は、画像信号処理回路３００Ａにおいて、データ補正回路３１０ＡをＤ／Ａ変換回路３０１の前段に設けた点を除いて、図１６に示す従来の液晶表示装置と同様に構成されているので、共通部分には、同一符号を付して説明の重複を避ける。なお、Ｄintは、図示せぬ外部装置等から供給される基準画像データ信号であり、Ｄmodは、データ補正回路３１０Ａから出力される画像データ信号である。ここで、従来技術の説明にあっては、Ｄintを画像データ信号と呼称したが、以後、このように呼称を変更する。また、基準画像データ信号Ｄintは、通常、複数ビットからなる。
【００９０】
そして、Ｄ／Ａ変換回路３０１は、画像データＤmodをアナログ信号に変換して画像信号VIDとして出力する。更に、相展開回路３０２は、一連の画像信号VIDを入力すると、ｈ相の画像信号に展開して出力するものである。本実施形態では、ｈは、６の場合について説明をするが、無論これに限定するものではなく、一以上の整数の任意の数で構わない。
【００９１】
また、反転・増幅回路３０３は、画像信号を所定の規則に従って極性反転させ、あるいは、そのままで適宜、増幅して、相展開された画像信号VID1〜VID6として液晶表示パネル１００に供給するものである。
【００９２】
図２はデータ補正回路３１０Ａの一構成例を示す図である。この図において、４０１は減算を行う演算回路であり、基準画像データ信号から所定の数値a1を引く。４０２は加算器であり、演算回路４０１の出力値を累積加算する。後で詳細説明する。４０３は乗算を行う演算回路であり、加算器４０２の出力値に所定の係数a2を掛けた値を出力する。本実施形態では、これを、読み出し専用メモリ等を用いた参照表等で構成してある。即ち、加算器４０２の出力値をメモリのアドレスとし、当該アドレス上のデータをアドレス値に係数a2を掛けた値にしてある。
【００９３】
一方、４０４は遅延回路であり、基準画像データＤintを取り込み、遅延して出力する。本実施形態では、６段のシフトレジスタ回路からなる。遅延して出力されるデータ信号を遅延基準データ信号と呼称し、記号Ｄdlyで表すことにする。そして、４０５は加算を行う演算回路であり、遅延回路４０４の出力と、後述する保持回路４１１の出力の値とを加算する。出力値は画像データ信号Ｄmodとなる。
【００９４】
さて、４０６は減算を行う演算回路であり、基準画像データ信号Ｄintから画像データ信号Ｄmodを引く。４０７は加算器であり、演算回路４０６の出力値を累積加算する。後で詳細説明する。４０８は乗算を行う演算回路であり、加算器４０７の出力値に所定の係数a3を掛けた値を出力する。本実施形態では、これを、読み出し専用メモリ等を用いた参照表等で構成してある。４０９は加算を行う演算回路で、演算回路４０３の出力と演算回路４０８の出力の値を加算する。そして、４１０は加算を行う演算回路であり、演算回路４０９の出力と、後述する演算回路４１３の出力の値とを加算する。
【００９５】
つぎに、４１１と４１２とは、それぞれデータを保持する保持回路で、それぞれ演算回路４１０の出力と保持回路４１１の出力とを保持する。本実施形態では、この回路をラッチ回路で構成してある。４１３は、乗算を行う演算回路であり、保持回路４１２の出力値に所定の係数a4を掛けた値を出力する。本実施形態では、これを、読み出し専用メモリ等を用いた参照表等で構成してある。
【００９６】
ここで、図１のタイミング回路２００から、データ補正回路３１０Ａに制御信号として、クロック信号CLKとラッチパルス信号LPとが与えられる。クロック信号CLKは、加算器４０２、４０８及び遅延回路４０４のクロック信号として用いられ、ラッチパルス信号LPは保持回路４１１、４１２のクロック信号として、また、加算器４０２、４０８の制御信号として用いられる。なお、基準画像データＤintは、クロック信号CLKの立ち上がりに同期して変化し、データ補正回路３１０Ａに入力するものとする。また、図中のp1〜p4は内部信号線の名称で、それぞれ加算器４０２、４０８、保持回路４１１、４１２の出力信号を示す。
【００９７】
図３は加算器４０２または４０８の一構成例を示す図である。図において、５０１は加算を行う演算回路、５０２はデータセレクタ回路、５０３は保持回路である。演算回路５０１は保持回路の出力値Ｄoutと入力値Ｄinとを加算する。データセレクタ回路５０２は、入力値Ｄinまたは加算回路５０１の出力値のいずれかを選択し、出力する。これはラッチパルス信号LPによって制御され、信号LPが能動の時に入力値Ｄinを、非能動の時に加算回路５０１の出力値を、それぞれ選択する。保持回路５０３は、クロック信号CLKの立ち下がりに同期してデータセレクタ回路５０２の出力値を取り込み、保持する。
【００９８】
従って、信号LPが能動な時に信号CLKが立ち下がると、保持回路５０３には入力値Ｄinが取り込まれ、その後、信号LPが非能動となり、再び信号CLKが立ち下がると、今度は保持回路５０３の値に入力値Ｄinを加算した値が、保持回路５０３に取り込まれる。その後、信号LPが非能動な期間中、信号CLKが立ち下がる度に、保持回路５０３の値に入力値Dinを加算した値が、保持回路５０３に取り込まれることになり、累積加算することになる。
【００９９】
図１及び図２のデータ補正回路３１０Ａの構成は以上のようになっている。
【０１００】
次に、動作を説明する。図４は、データ補正回路３１０Ａの動作を示すタイミング図である。図において、上からタイミング回路２００が出力するクロック信号CLK、ラッチパルス信号LP、基準画像データ信号Ｄint、内部信号p1〜p4、遅延基準画像データ信号Ｄdly、画像データ信号Ｄmodを示す。横軸は時間である。クロック信号CLKの１周期の時間をtcとすると、ラッチパルス信号LPの周期はそのｈ(=6)倍になり、その周期をtbとする。ここで、信号LPが能動（図中、上のレベル）となる期間は1・tcである。また、ラッチパルス信号LPの立ち上がりから次の立ち上がりまでを１ブロック期間とする。そして、液晶表示パネル１００のｉ番目のブロックＢiに対応する基準画像データ信号Ｖi,jが外部機器から供給されている期間を、第ｉブロック期間とし、続くブロック期間を第i+1ブロック期間とする。
【０１０１】
ここで、記号αi,j（i=1,2,…,q、j=1,2,…,6）は、液晶表示パネル１００のｉ番目のブロックＢiの中のｊ番目のデータ線と、現在選択されている走査線行とが交差する場所の画素に対応する基準画像データ信号Ｄintの内容を示す。同様に、記号βi,j（i=1,2,…,q、j=1,2,…,6）は、液晶表示パネル１００のｉ番目のブロックＢiの中のｊ番目のデータ線と、現在選択されている走査線行とが交差する部分に対応する画像データ信号Ｄmodの内容を示す。また、記号γi,1は、基準画像データ信号αi,1から所定の定数ａ1を引いた値を示す。これに続く記号Σγ1〜2は、γi,1に基準画像データ信号αi,2からa1を引いた値を加えた値を示し、記号Σγ1〜3は、Σγ1〜2に基準画像データ信号αi,3からa1を引いた値を加えた値を示し、以下同様に累積加算値を示す。次に、記号δi,1は、基準画像データ信号αi,1から画像データ信号βi-1,1を引いた値を示す。これに続く記号Σδ1〜2は、δi,1に基準画像データ信号αi,2から画像データ信号βi-1,2を引いた値を加えた値を示し、記号Σδ1〜3は、Σδ1〜2に基準画像データ信号αi,3から画像データ信号βi-1,3を引いた値を加えた値を示し、以下同様に累積加算値を示す。また、記号Ｄcmpiは、ブロックＢiに対応する基準画像データ信号Ｄintに付け加える補正電圧データの値を示す。
【０１０２】
まず、クロック信号CLKの立ち上がりに同期して、第iブロック期間の始めから、外部から供給される基準画素データ信号Ｄintは、ブロックＢiに対応する値であるαi,1、αi,2、…、αi,6をとり、続く、第i+1ブロック期間では、ブロックＢi+1に対応する値であるαi+1,1、αi+1,2、…、αi+1,6となり、以下順次繰り返される。
【０１０３】
ここで、演算回路４０１は、基準画像データ信号αi,1から定数a1を引き、値γi,1を得る。この時、信号LPは能動であるから、信号CLKの立ち下がりに同期して、加算器４０２に取り込まれ、保持される。次に、演算回路４０１は、基準画像データ信号αi,2から定数a1を引き、値γi,2を得る。この時、信号LPは非能動であるから、信号CLKの立ち下がりに同期して、加算器４０２に保持されていた値γi,1と値γi,2とを加算した値Σγ1〜2を保持する。以下、ブロック期間まで同様に累積加算される。これを信号p1として図示する。
【０１０４】
次に、演算回路４０６は、基準画像データ信号αi,1から画像データ信号βi-1,1を引き、値δi,1を得る。この時、信号LPは能動であるから、信号CLKの立ち下がりに同期して、加算器４０７に取り込まれ、保持される。次に演算回路４０６は基準画像データ信号αi,2から画像データ信号βi-1,2を引き、値δi,2を得る。この時、信号LPは非能動であるから、信号CLKの立ち下がりに同期して、加算器４０７に保持されていた値δi,1と値δi,2とを加算した値Σδ1〜2を保持する。以下、ブロック期間まで同様に累積加算される。これを信号p2として図示する。
【０１０５】
すると、ブロック期間の終わりにおいて、加算器４０２には、ブロックＢiのそれぞれの基準画像データ信号αi,jから定数a1を引いた値の総和Σγ1〜6が保持される一方、加算器４０７には、ブロックＢiのそれぞれの基準画像データ信号αi,2からブロックＢi-1の対応する画像データ信号βi-1,jを引いた値の総和Σδ1〜6が保持される。これらの値はそれぞれ乗算器４０３、４０８で定数a2、a3倍され、更に演算回路４０９で、両方の値が加算される。
【０１０６】
そして、この演算回路４０９の値と乗算器４１３の出力値とを演算回路４１０で加算する。この値が補正電圧データＤcmpiとなり、信号LPの立ち上がりに同期して保持回路４１１に取り込まれ保持される。これを信号p3として図示する。
【０１０７】
次に、遅延回路４０４は、外部から入力される基準画素データ信号Ｄintを信号CLKの立ち上がりに同期して取り込み、１ブロック期間(tb)だけ遅らせた遅延基準画素データ信号を出力する。この信号Ｄdlyとして図示する。
【０１０８】
そして、演算回路４０５は、遅延基準画素データ信号の値に保持回路４１１の値、即ち補正電圧データＤcmpiを加えて、画素データ信号Ｄmodとして出力する。即ち、ブロックＢiに対応する画像データ信号Ｄmodは、第i+1ブロック期間に出力される。
【０１０９】
最後に、保持回路４１２は、保持回路４１１の値を信号LPの立ち上がりに同期して取り込み保持する。即ち、１ブロック期間だけ前に用いた補正電圧データＤcmpi-1、言い換えれば誤差電圧データを取り込み、保持する。これを信号p4として図示する。従って、乗算器４１３の出力は誤差電圧データに定数a4を掛けたものとなる。
【０１１０】
以上の動作をするので、保持回路４１１には、ブロックＢiの基準画像データ信号Ｄintのそれぞれの値から定数a1を引いた値の総和Σγ1〜6に定数a2を乗じた値と、ブロックＢiの基準画像データ信号ＤintのそれぞれからブロックＢi-1の対応する画像データ信号Ｄmodのそれぞれを引いた値の総和Σδ1〜6に定数a3を乗じた値と、１ブロック期間だけ前の誤差電圧データに定数a4を乗じた値との和の値が保持され、この値が電圧補正データＤcmpとして用いられる。この値は、(8)式の値に他ならない。よって、これを基準画素データ信号Ｄintに加算して、画像データ信号Ｄmodを作って液晶表示パネル１００を駆動することにより、ゴーストが解消される。
【０１１１】
＜第２の実施形態＞
他の実施形態について、図を用いて説明する。図５は、液晶表示装置の全体構成を示すブロック図である。図において、３００Ｂは画像信号処理回路であり、さらに、画像信号処理回路３００Ｂを構成する３１０Ｂはデータ補正回路である。なお、このデータ補正回路３１０Ｂ以外の構成及び動作は、図１の液晶表示装置と同じであるので、同一符号を付して、説明の重複を避けることとする。
【０１１２】
図６は、データ補正回路３１０Ｂの一構成例を示す図である。図において、演算回路４０６に入力するデータ信号が、基準画像データ信号Ｄintと遅延回路４０４の出力する遅延基準画像データ信号とであることを除くと、図２のデータ補正回路３１０Ａと同じであるので、同一符号を付して、説明の重複を避ける。
【０１１３】
以上の構成となっている。ここで、図２のデータ補正回路３１０Ａとの違いは、演算回路４０６に入力するデータ信号として、データ補正回路３１０Ａでは画像データＤmodを用いているのに対し、図６のデータ補正回路３１０Ｂでは遅延回路４０４の出力する遅延基準画像データ信号Ｄdlyを用いている点だけである。ここで、画像データ信号Ｄmodは、遅延基準画像データ信号Ｄdlyに補正電圧データＤcmpを付け加えたものである。そして、補正電圧データＤcmpの絶対値はそれほど大きくはないので、画像データ信号Ｄmodと遅延基準画像データ信号Ｄdlyとの差は小さい。
【０１１４】
よって、画像データ信号Ｄmodの代わりに遅延基準画像データ信号Ｄdlyを用いて、補正電圧データＤcmpを求めて、これに基づいて基準画像データ信号Ｄintに補正を加えても、第１の実施形態と同様にゴーストを解消することが出来る。また、遅延基準画像データ信号Ｄdlyを直接、演算回路４０６へ入力出来るので、データ補正回路３１０Ｂを実際に作る際に、回路素子の動作速度を必要以上に速くすることが無く、製造が容易になる。
【０１１５】
＜第３の実施形態＞
他の実施形態について、図を用いて説明する。図７は、液晶表示装置の全体構成を示すブロック図である。図において、３００Ｃは画像信号処理回路であり、さらに、画像信号処理回路３００Ｃを構成する３１０Ｃはデータ補正回路である。なお、このデータ補正回路３１０Ｃ以外の構成及び動作は、図１の液晶表示装置と同じであるので、同一符号を付して、説明の重複を避ける。
【０１１６】
図８は、データ補正回路３１０Ｃの一構成例を示す図である。図において、保持回路４１１に入力する信号が演算回路４０９であり、演算回路４１０、保持回路４１２、乗算器４１３が省略されていることを除くと、図２のデータ補正回路３１０Ａと同じであるので、同一符号を付して、説明の重複を避ける。
【０１１７】
以上の構成となっている。ここで、図２のデータ補正回路３１０Ａとの違いは、演算回路４０９の出力信号が、補正電圧データを保持する保持回路４１１に入力している点である。即ち、本実施形態にあっては、補正電圧データの計算に、図２のデータ補正回路３１０Ａでは用いていた、データ誤差電圧データに定数a4を掛けた値を用いず省略している。ここで、データ誤差電圧データに定数a4を掛けた値は、小さい場合が多いので、これの有無によって補正電圧データが大きく影響することは少ない。よって、このような構成で補正電圧データを求めて、これに基づいて基準画像データ信号に補正を加えても、第１の実施形態と同様にゴーストを解消することが出来る。また、回路構成が簡素化され、製造が容易になる。
【０１１８】
＜第４の実施形態＞
他の実施形態について、図を用いて説明する。図９は、液晶表示装置の全体構成を示すブロック図である。図において、３００Ｄは画像信号処理回路であり、さらに、画像信号処理回路３００Ｄを構成する３１０Ｄはデータ補正回路である。なお、このデータ補正回路３１０Ｄ以外の構成及び動作は、図７の液晶表示装置と同じであるので、同一符号を付して、説明の重複を避ける。
【０１１９】
図１０は、データ補正回路３１０Ｄの一構成例を示す図である。図において、演算回路４０６に入力するデータ信号が、基準画像データ信号Ｄintと遅延回路４０４の出力する遅延基準画像データ信号Ｄdlyとであることを除くと、図８のデータ補正回路３１０Ｃと同じであるので、同一符号を付して、説明の重複を避ける。
【０１２０】
以上の構成となっている。ここで、図２のデータ補正回路３１０Ｃとの違いは、演算回路４０６に入力するデータ信号として、データ補正回路３１０Ｃでは画像データＤmodを用いているのに対し、図１０のデータ補正回路３１０Ｄでは遅延回路４０４の出力する遅延基準画像データ信号Ｄdlyを用いている点だけである。ここで、画像データ信号Ｄmodは、遅延基準画像データ信号Ｄdlyに補正電圧データＤcmpを付け加えたものである。そして、補正電圧データＤcmpの絶対値はそれほど大きくはないので、画像データ信号Ｄmodと遅延基準画像データ信号Ｄdlyとの差は小さい。
【０１２１】
よって、画像データ信号Ｄmodの代わりに遅延基準画像データ信号Ｄdlyを用いて、補正電圧データＤcmpを求め、これに基づいて基準画像データ信号Ｄintに補正を加えても、第１の実施形態と同様にゴーストを解消することが出来る。また、遅延基準画像データ信号Ｄdlyを直接、演算回路４０６へ入力出来るのでデータ補正回路３１０Ｂを実際に作る際に、素子の動作速度を必要以上に速くすることが無く、製造が容易になる。
【０１２２】
＜第５の実施形態＞
他の実施形態について、図を用いて説明する。図１１は、液晶表示装置の全体構成を示すブロック図である。図において、３００Ｅは画像信号処理回路であり、さらに、画像信号処理回路３００Ｅを構成する３１０Ｅはデータ補正回路である。なお、このデータ補正回路３１０Ｅ以外の構成及び動作は、図１の液晶表示装置と同じであるので、同一符号を付して、説明の重複を避ける。
【０１２３】
図１２は、データ補正回路３１０Ｅの一構成例を示す図である。図において、演算回路４０６と４０１とが省略され、基準画像データ信号Ｄint、画像データ信号Ｄmodが直接、それぞれ加算器４０２、４０７に入力する点と、演算回路４０９と４１０との間に加算演算を行う演算回路４１４が新たに設けられた点とを除くと、図２のデータ補正回路３１０Ａと同じ構成となっている。
【０１２４】
但し、乗算器４０３、４０８はそれぞれ、所定の定数a5、a6倍の乗算演算を行い、また、演算回路４１４は、演算回路４０９の値に所定の値a7を加算する構成となっている。
【０１２５】
以上の構成となっているので、各ブロック期間の終わりでは、加算器４０２には画像データ信号の総和の値が保持される一方、加算器４０７には画像データ信号の総和の値が保持される。そして、乗算器４０３、４０８でそれぞれの値が、それぞれa5、a6倍にされた後、演算回路４０９で両者の和を得る。更に、この和に、演算回路４１４で定数a7が加算され、更に、乗算器４１３の出力値が加算される。この値が、保持回路４１１に保持され、補正電圧データとして用いられる。この値は、(9)式の値に他ならない。よって、これを基準画素データ信号に加算することにより、ゴーストが解消される。
【０１２６】
＜第６の実施形態＞
次に、本発明の第６の実施形態に係る液晶表示装置について説明する。この液晶表示装置は、画像信号処理回路内の構成要素であるデータ補正回路を、次のような構成に変更したものである。すなわち、この第６の実施形態では、第５の実施形態で用いたデータ補正回路３１０Ｅ（図１２参照）において、加算器４０７に入力するデータ信号を、画像データ信号の代わりに遅延画像データ信号に置き換えた構成としたものである。これにより、第２の実施形態の説明で説明したのと同様効果が得られる。
【０１２７】
＜第７の実施形態＞
続いて、本発明の第７の実施形態に係る液晶表示装置について説明する。この液晶表示装置は、画像信号処理回路内の構成要素であるデータ補正回路を、次のような構成に変更したものである。すなわち、この第７の実施形態では、第５の実施形態で用いたデータ補正回路３１０Ｅにおいて、乗算器４１３の出力する値を補正電圧データの計算に用いない構成としたものである。これにより、第３の実施形態の説明で説明したのと同様効果が得られる。
【０１２８】
＜第８の実施形態＞
さらに、本発明の第８の実施形態に係る液晶表示装置について説明する。この液晶表示装置は、画像信号処理回路内の構成要素であるデータ補正回路を、次のような構成に変更したものである。すなわち、この第８の実施形態では、第５のの実施形態で用いたデータ補正回路３１０Ｅにおいて、乗算器４１３の出力する値を補正電圧データの計算に用いない構成とするとともに、加算器４０７に入力するデータ信号を、画像データ信号の代わりに遅延画像データ信号に置き換えた構成としたものである。これにより、第４の実施形態の説明で説明したのと同様効果が得られる。
【０１２９】
＜他の実施形態＞
以上、(8)式、(9)式に基づいて、演算回路構成を説明してきたが、本発明は、これに限定するものではなく、(8)式、(9)式と同じ演算結果が得られれば、他の回路構成にしても構わない。例えば、図２のデータ補正回路３１０Ａでは、加算器４０２、４０７のそれぞれの後に、乗算器４０３、４０８で乗算演算を行っているが、これらの乗算器４０３、４０８を加算器４０２、４０７の前に持ってきて、先に乗算演算を行った後に加算演算を行っても、第１の実施形態と同様の効果が得られる。
【０１３０】
また、上述した各実施形態に係る液晶表示装置は、画像データ処理回路３００Ａ〜３００Ｅ等から出力された画像データ信号を、Ｄ／Ａ変換回路３０１でアナログ信号に変換し、液晶表示パネル１００のブロックを構成する画像信号線の数に応じて時間軸伸張するとともに並列化して、液晶表示パネル１００へ供給して、いわゆるアナログ相展開を行う構成となっている。本発明は、これに限られず、これをデジタル相展開で行っても良い。これによっても同様の効果が得られることになる。
【０１３１】
＜電子機器＞
次に、上述した各実施形態で説明した液晶表示装置を電子機器に用いた例の幾つかについて説明する。
【０１３２】
＜その１：プロジェクタ＞
まず、この液晶表示装置をライトバルブとして用いたプロジェクタについて説明する。図１３はプロジェクタの一構成例を示す平面図である。
【０１３３】
１３００はプロジェクタであり、１３０１はハロゲンランプ等の白色光源からなるランプユニット、１３０２はライトガイド、１３０３はミラー、１３０４はダイクロイック・ミラー、１３０５Ｒ、１３０５Ｇ、１３０５Ｂはそれぞれ液晶パネル、１３０６はダイクロイック・プリズム、１３０７は投射レンズである。
【０１３４】
ここで、ランプユニット１３０１から射出された投射光は、ライトガイド１３０２内に配置されている４枚のミラー１３０３及び２枚のダイクロイック・ミラー１３０４によって赤、青、緑の３原色に分離され、各原色に対応するライトバルブとしての液晶パネル１３０５Ｒ、１３０５Ｇ、１３０５Ｂに入射される。
【０１３５】
液晶パネル１３０５Ｒ、１３０５Ｇ、１３０５Ｂの構成は、上述した液晶表示パネル１００と同等であり、図示しない画像信号処理回路から供給される赤、青、緑の各原色の画像データ信号でそれぞれ駆動される。そして、これらの液晶パネルによって変調された光は、ダイクロイック・プリズム１３０６に３方向から入射される。このうち、ダイクロイック・プリズム１３０６に入射した赤及び青の光は直角に反射し、緑の光は直進する。従って、各色の画像が合成される結果、投射レンズ１３０７を介して、スクリーン等にカラー画像が投射されることになる。
【０１３６】
上述したように、本発明の液晶表示装置は、基準画像データ信号に補正電圧データを付け加えたものを各液晶パネル１３０５Ｒ、１３０５Ｇ、１３０５Ｂの画像データ信号として供給するので、ゴーストの発生を抑えることが出来、表示画像の品質を大幅に改善することが出来る。
【０１３７】
＜その２：モバイル型コンピュータ＞
次に、本発明の液晶表示装置をモバイル型コンピュータに適用した例について説明する。図１４はコンピュータの構成を示す斜視図である。１４００はコンピュータであり、１４０１は本体、１４０２はキーボード、１４０３は表示部、１４０４は液晶表示装置である。本体１４０１にはキーボード１４０２等を備え、表示部１４０３には、液晶表示装置１４０４が備わっている。ここで用いられている液晶表示装置１４０４には、先に述べた液晶表示パネル１００の背面に、バックライトや反射板等が付け加えられている。これについても、ゴーストの発生を抑えることが出来、表示画像の品質を大幅に改善することが出来る。
【０１３８】
＜その３：携帯電話＞
更に、本発明の液晶表示装置を携帯電話に適用した例について説明する。図１５は携帯電話の構成を示す斜視図である。１５００は携帯電話であり、１５０１は操作釦、１５０２は液晶表示装置である。携帯電話１５００は、操作釦１５０１と液晶表示装置１５０２とを備えている。ここで、液晶表示装置１５０２の液晶表示パネルの背面には反射板が設けてあり、また前面には必要に応じてフロントライトが設けられている。これについても表示画像の品質を大幅に改善することが出来る。
【０１３９】
以上、図１３〜図１５を参照して説明した電子機器の他にも、液晶テレビやビューファインッダ型やモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャー、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等々が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。
【０１４０】
【発明の効果】
以上説明したように本発明によれば、データ線を一乃至複数の本毎にまとめた各ブロックに対応する各サンプリング信号に基づいて、ブロック毎に各データ線に対応する画像信号を同時に供給し、これを各ブロックについて順次実行する場合に、表示画像に表れるゴーストを予め予測し、これを補償するように画像データ信号を補正するので、表示画像の品質を大幅に向上させることが出来る。
【図面の簡単な説明】
【図１】  本発明の第１の実施形態に係る液晶表示装置の全体構成を示すブロック図である。
【図２】  データ補正回路３１０Ａの一構成例を示す図である。
【図３】  加算器４０２と４０８の一構成例を示す図である。
【図４】  データ補正回路３１０Ａの動作を示すタイミング図である。
【図５】  本発明の第２の実施形態の液晶表示装置の全体構成を示すブロック図である。
【図６】  データ補正回路３１０Ｂの一構成例を示す図である。
【図７】  本発明の第３の実施形態の液晶表示装置の全体構成を示すブロック図である。
【図８】  データ補正回路３１０Ｃの一構成例を示す図である。
【図９】  本発明の第４の実施形態の液晶表示装置の全体構成を示すブロック図である。
【図１０】  データ補正回路３１０Ｄの一構成例を示す図である。
【図１１】  本発明の第５の実施形態の液晶表示装置の全体構成を示すブロック図である。
【図１２】  データ補正回路３１０Ｅの一構成例を示す図である。
【図１３】  液晶表示装置を適用した電子機器の一例たるプロジェクタの一構成例を示す平面図である。
【図１４】  液晶表示装置を適用した電子機器の一例たるコンピュータの構成を示す斜視図である。
【図１５】  液晶表示装置を適用した電子機器の一例たる携帯電話の構成を示す斜視図である。
【図１６】  従来の液晶表示装置の構成を示す図である。
【図１７】  従来の相展開回路３０２の一構成例を示す図である。
【図１８】  従来の他の相展開の方法を示す図である。
【図１９】  従来の液晶表示パネル１００の構成を示す図である。
【図２０】  従来の液晶表示パネルの表示内容及びゴーストの一部を示す図である。
【図２１】  液晶表示パネルのゴーストの発生機構を説明する電気等価回路を示す図である。
【符号の説明】
１００……液晶表示パネル
２００……タイミング回路
３００Ａ…画像信号処理回路
３０１……Ｄ／Ａ変換回路
３０２……相展開回路
３０３……増幅・反転回路
VID1〜6 …画像信号（アナログ信号）
Ｄint ……基準画像データ信号
Ｄdly ……遅延基準画像データ信号
Ｄmod ……画像データ信号
p1〜p4……内部信号名
４０１……減算を行う演算回路
４０２……累積加算を行う回路
４０３……乗算を行う乗算器
４０４……遅延回路
４０５……加算を行う演算回路
４０６……減算を行う演算回路
４０７……累積加算を行う回路
４０８……乗算を行う乗算器
４０９……加算を行う演算回路
４１０……加算を行う演算回路
４１１……保持回路
４１２……保持回路
４１３……乗算を行う乗算器
【図１】
0003800926.tif 000011
【図２】
0003800926.tif 000012
【図３】
0003800926.tif 000013
【図４】
0003800926.tif 000014
【図５】
0003800926.tif 000015
【図６】
0003800926.tif 000016
【図７】
0003800926.tif 000017
【図８】
0003800926.tif 000018
【図９】
0003800926.tif 000019
【図１０】
0003800926.tif 000020
【図１１】
0003800926.tif 000021
【図１２】
0003800926.tif 000022
【図１３】
0003800926.tif 000023
【図１４】
0003800926.tif 000024
【図１５】
0003800926.tif 000025
【図１６】
0003800926.tif 000026
【図１７】
0003800926.tif 000027
【図１８】
0003800926.tif 000028
【図１９】
0003800926.tif 000029
【図２０】
0003800926.tif 000030
【図２１】
0003800926.tif 000031