(57)【特許請求の範囲】
【請求項１】
下部基板；
前記下部基板上に所定方向に延長された多数のゲートバスライン；
前記ゲートバスラインと交差するように下部基板上に配置されて単位画素を限定する多数のデータバスライン；
前記ゲートバスライン及びデータバスライン間を絶縁させるゲート絶縁膜；
前記ゲートバスラインとデータバスラインの交差部に各々配置された薄膜トランジスタ；
前記ゲート絶縁膜上に形成され、薄膜トランジスタとコンタクトされ、前記単位画素空間に各々配置される画素電極；
前記画素電極上にオーバーラップされ、前記画素電極と共にカウンタ電極及び画素電極上に液晶分子を全て動作させるフリンジフィールドを形成するカウンタ電極；及び、
前記画素電極及びカウンタ電極間に介在される保護膜を含み、
前記画素電極及びカウンタ電極は透明導電体で形成され、
前記ゲートバスラインはアルミニウムを含む金属膜で形成されることを特徴とするフリンジフィールド駆動液晶表示装置。
【請求項２】
前記アルミニウムを含む金属膜はＡｌ／ＭｏまたはＡｌＮｄ／Ｍｏ膜であることを特徴とする請求項１記載のフリンジフィールド駆動液晶表示装置。
【請求項３】
前記カウンタ電極は該単位画素を選択するゲートバスラインの前段のゲートバスラインと所定部分コンタクトされることを特徴とする請求項１記載のフリンジフィールド駆動液晶表示装置。
【請求項４】
前記画素電極とデータバスラインとの間には、前記データバスラインと平行でありながら、画素電極とデータバスラインとの間の空間を遮蔽する遮蔽部がさらに形成されることを特徴とする請求項１記載のフリンジフィールド駆動液晶表示装置。
【請求項５】
前記遮蔽部は該画素を選択するゲートバスラインの前段のゲートバスラインとコンタクトされることを特徴とする請求項４記載のフリンジフィールド駆動液晶表示装置。
【請求項６】
前記ゲートバスラインは各単位画素当たり一つの切断溝を備えることを特徴とする請求項１記載のフリンジフィールド駆動液晶表示装置。
【請求項７】
下部基板；
前記下部基板上に所定方向に延長された多数のゲートバスライン；
前記ゲートバスラインと交差するように下部基板上に配置されて単位画素を限定する多数のデータバスライン；
前記ゲートバスライン及びデータバスライン間を絶縁させるゲート絶縁膜；
前記ゲートバスラインとデータバスラインの交差部に各々配置された薄膜トランジスタ；
前記ゲート絶縁膜上に形成され、薄膜トランジスタとコンタクトされ、前記単位画素空間に各々配置される画素電極；
前記画素電極上にオーバーラップされ、前記画素電極と共にカウンタ電極及び画素電極上に液晶分子を全て動作させるフリンジフィールドを形成するカウンタ電極；及び、
前記画素電極及びカウンタ電極間に介在される保護膜を含み、
前記ゲートバスラインは前記データバスラインと平行でありながら、画素電極とデータバスラインとの間に各々配置される一対の遮蔽部を含み、
前記画素電極及びカウンタ電極は透明導電体で形成され、
前記ゲートバスラインはアルミニウムを含む金属膜で形成されることを特徴とするフリンジフィールド駆動液晶表示装置。
【請求項８】
前記アルミニウムを含む金属膜はＡｌ／ＭｏまたはＡｌＮｄ／Ｍｏ膜であることを特徴とする請求項７記載のフリンジフィールド駆動液晶表示装置。
【請求項９】
前記カウンタ電極は該単位画素を選択するゲートバスラインの前段のゲートバスラインと所定部分コンタクトされることを特徴とする請求項８記載のフリンジフィールド駆動液晶表示装置。
【請求項１０】
前記ゲートバスラインは各単位画素当たり一つの切断溝を備えることを特徴とする請求項７記載のフリンジフィールド駆動液晶表示装置。
【請求項１１】
下部基板上の所定部分にゲートバスライン及び遮蔽部を形成する段階；
前記下部基板上にゲート絶縁膜、非晶質シリコン層及びドープト半導体層を蒸着する段階；
前記ドープト半導体層及び非晶質シリコン層を所定部分パターニングして、オーミック層及びチャンネル層を形成する段階；
前記チャンネル層の一側のゲート絶縁膜上に透明導電層で画素電極を形成する段階；
前記チャンネル層両側にソース、ドレイン電極を形成すると同時に、前記ゲートバスラインと直交するようにデータバスラインを形成する段階；
前記データバスライン及び画素電極の形成されたゲート絶縁膜上に保護膜を形成する段階；
前記ゲートバスラインの所定部分が露出するように保護膜をエッチングする段階；及び、
前記露出したゲートバスライン部分とコンタクトされるように保護膜上に透明導電層でカウンタ電極を形成する段階を含み、
前記ゲートバスライン及び遮蔽部はアルミニウムを含む金属膜で形成されることを特徴とするフリンジフィールド駆動液晶表示装置の製造方法。
【請求項１２】
前記アルミニウムを含む金属膜はＡｌ／Ｍｏ、ＡｌＮｄ／Ｍｏであることを特徴とする請求項１１記載のフリンジフィールド駆動液晶表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はフリンジフィールド駆動液晶表示装置及びその製造方法に関し、詳しくは、カウンタ電極または画素電極形成の際に、ゲートバスラインの損傷を防止できるフリンジフィールド駆動液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
一般に、フリンジフィールド駆動液晶表示装置（以下、ＦＦＳ ＬＣＤ）は、ＩＰＳ（inplane  switching）−ＬＣＤの低い開口率及び透過率を改善するために提案されたものであり、これに対する大韓民国特許出願第９８−９２４３号が出願されている。
【０００３】
このような、ＦＦＳ−ＬＣＤは、所定セルギャップをおいて離れた上部及び下部基板、上部及び下部基板間に介在された液晶層、並びに下部基板の内側面に形成されたカウンタ電極及び画素電極を含む。カウンタ電極及び画素電極は、透明電導体で形成され、カウンタ電極と画素電極との間隔はセルギャップより狭い。これにより、電極間及び電極上にフリンジフィールドが形成される。
【０００４】
図１はＦＦＳ−ＬＣＤの下部基板の断面図である。
図１を参照して、第１ＩＴＯ（indium tin oxid）が下部基板１１上に形成された後、所定部分パターニングされてカウンタ電極１２が形成される。
ゲートバスライン用金属膜は、カウンタ電極１２が形成された下部基板１１上に形成された後、所定部分がパターニングされてゲートバスライン１３及び共通電極線（不図示）が形成される。
ゲート絶縁膜１５は、カウンタ電極１２、ゲートバスライン１３及び共通電極線の形成された下部基板１１上に所定厚さで蒸着される。非晶質シリコン層及びドープト非晶質シリコン層はゲート絶縁膜１５上に順次蒸着され、ゲートバスライン１３の所定部分を含むようにパターニングされて、チャンネル層１７及びオーミック層１８が形成される。
その後、データバスライン用金属膜がチャンネル層１７及びオーミック層１８が形成されたゲート絶縁膜１５上に形成された後、所定部分パターニングされてソース、ドレイン電極１９ａ、１９ｂ及びデータバスライン（不図示）が形成される。保護膜２０は、ソース、ドレイン電極１９ａ、１９ｂ及びデータバスライン（不図示）が形成されたゲート絶縁膜１５上に蒸着され、ドレイン電極１９ｂの所定部分が開口するように所定部分エッチングされる。
その後、第２ＩＴＯは露出したドレイン電極１９ｂとコンタクトされるように保護膜２０上に蒸着され、カウンタ電極１２とオーバーラップされるように櫛歯形状でパターニングされて画素電極２１が形成される。
【０００５】
【発明が解決しようとする課題】
従来のフリンジフィールド駆動液晶表示装置のゲートバスライン１３及び共通電極線（不図示）はカウンタ電極１２と同一の平面に形成され、特に共通電極線はカウンタ電極１２と直接コンタクトされる。よって、ゲートバスライン１３及び共通電極線の材料としては、カウンタ電極の材料であるＩＴＯ物質とエッチング速度が類似しているＡｌ物質が適している。すなわち、ゲートバスライン１３がアルミニウム金属層で形成されると、ゲートバスライン１３形成時、カウンタ電極１２がゲートバスラインをエッチングするためのエッチング液にアタックされる。また、アルミニウム膜とＩＴＯ層が直接接触すれば、接触した部位の抵抗が非常に高まる。
【０００６】
このため、従来はゲートバスライン１３及び共通電極線の材料として、ＩＴＯ物質と反応性の少ないＭｏＷを主に利用した。しかし、ＭｏＷはＡｌを含む金属膜より信号遅延が大きいので、ＭｏＷ膜でゲートバスライン及び共通電極線を形成すれば、ラインの線幅が増大するという問題点を有する。
【０００７】
また、カウンタ電極１２と画素電極２１との間にゲート絶縁膜１５及び保護膜２０が積層されるため、電極間の距離が増大する。これにより、補助キャパシタンスが低下する。
【０００８】
本発明は前記問題点を解決するめたに創案されたものであり、その目的は、開口率を改善させることにある。
また、他の目的は、カウンタ電極または画素電極形成の際、ゲートバスラインの損傷を防止することにある。
さらに、他の目的は、補助容量キャパシタンスを増大させることにある。
【０００９】
【課題を解決するための手段】
前記目的を達成するために、本発明は、下部基板；前記下部基板上に所定方向に延長された多数のゲートバスライン；前記ゲートバスラインと交差するように下部基板上に配置されて単位画素を限定する多数のデータバスライン；前記ゲートバスライン及びデータバスライン間を絶縁させるゲート絶縁膜；前記ゲートバスラインとデータバスラインの交差部に各々配置された薄膜トランジスタ；前記ゲート絶縁膜上に形成され、薄膜トランジスタとコンタクトされ、前記単位画素空間に各々配置される画素電極；前記画素電極上にオーバーラップされ、前記画素電極と共にカウンタ電極及び画素電極上に液晶分子を全て動作させるフリンジフィールドを形成するカウンタ電極；及び前記画素電極及びカウンタ電極間に介在される保護膜を含み、前記画素電極及びカウンタ電極は透明導電体で形成され、前記ゲートバスラインはアルミニウムを含む金属膜で形成される。
【００１０】
また、本発明は、下部基板；前記下部基板上に所定方向に延長された多数のゲートバスライン；前記ゲートバスラインと交差するように下部基板上に配置されて単位画素を限定する多数のデータバスライン；前記ゲートバスライン及びデータバスライン間を絶縁させるゲート絶縁膜；前記ゲートバスラインとデータバスラインの交差部に各々配置された薄膜トランジスタ；前記ゲート絶縁膜上に形成され、薄膜トランジスタとコンタクトされ、前記単位画素空間に各々配置される画素電極；前記画素電極上にオーバーラップされ、前記画素電極と共にカウンタ電極及び画素電極上に液晶分子を全て動作させるフリンジフィールドを形成するカウンタ電極；及び前記画素電極及びカウンタ電極間に介在される保護膜を含み、前記ゲートバスラインは前記データバスラインと平行でありながら、画素電極とデータバスラインとの間に各々配置される一対の遮蔽部を含み、前記画素電極及びカウンタ電極は透明導電体で形成され、前記ゲートバスラインはアルミニウムを含む金属膜で形成される。
【００１１】
更にまた、本発明は、下部基板上の所定部分にゲートバスライン及び遮蔽部を形成する段階；前記下部基板上にゲート絶縁膜、非晶質シリコン層及びドープト半導体層を蒸着する段階；前記ドープト半導体層及び非晶質シリコン層を所定部分パターニングして、オーミック層及びチャンネル層を形成する段階；前記チャンネル層の一側のゲート絶縁膜上に透明導電層で画素電極を形成する段階；前記チャンネル層両側にソース、ドレイン電極を形成すると同時に、前記ゲートバスラインと直交するようにデータバスラインを形成する段階；前記データバスライン及び画素電極の形成されたゲート絶縁膜上に保護膜を形成する段階；前記ゲートバスラインの所定部分が露出するように保護膜をエッチングする段階；及び前記露出したゲートバスライン部分とコンタクトされるように保護膜上に透明導電層でカウンタ電極を形成する段階からなり、前記ゲートバスライン及び遮蔽部はアルミニウムを含む金属膜で形成されることを特徴とする。
【００１２】
【発明の実施の形態】
以下、添付図面に基づき、本発明の好適実施例を詳細に説明する。
本実施例のＦＦＳ−ＬＣＤは、下部基板、下部基板と所定距離をおいて対向する上部基板、並びに上部及び下部基板間に介在される液晶層を含む。
本実施例では下部基板構造について説明する。上部基板、液晶層及びその他の光学的素子（element）は一般のＦＦＳ−ＬＣＤと同様である。
【００１３】
先ず、図２を参照して、ゲートバスライン３１は、図のｘ方向に延長され、データバスライン３６は、ゲートバスライン３１と実質的に垂直なｙ方向に延長されて、矩形の単位画素空間が限定される。
ゲートバスライン３１は、ＭｏＷまたはＣｒより電導特性が優秀なアルミニウムを含む金属層、例えばＡｌ／Ｍｏ、またはＡｌＮｄ／Ｍｏ膜で形成される。しかも、ゲートバスライン３１は、データバスライン３６と平行に一つの画素当たり一対ずつ延長される遮蔽部３１ａ、３１ｂを含む。
ここで、遮蔽部３１ａ、３１ｂは、データバスラインと、以後形成される画素電極間のクロストークを防止する役割を行なう。合わせて、遮蔽部３１ａ、３１ｂ及びゲートバスライン３１は、本発明の補助容量電極の役割も兼ねる。
また、ゲートバスライン３１に欠陥が発生した際に、該ゲートバスライン３１を切断するための溝Ｈが、一対のデータバスライン３６間のゲートバスライン３１部分に形成されている。
ゲートバスライン３１とデータバスライン３６との間にはゲート絶縁膜（不図示）が介在されて、互いに電気的に絶縁される。合わせて、ゲートバスライン３１はゲート絶縁膜の底部に形成され、データバスライン３６はゲート絶縁膜上に形成される。ゲートバスライン３１とデータバスライン３６が交点する近傍には薄膜トランジスタ（ＴＦＴ）が各々配置される。
【００１４】
画素電極３５は単位画素空間に各々形成される。ここで、画素電極３５はゲート絶縁膜上に形成される。画素電極３５はデータバスライン３６と平行でかつ等間隔に形成された櫛歯部３５ａと、この櫛歯部３５ａ等の一端を連結しながら薄膜トランジスタ（ＴＦＴ）の所定部分とコンタクトするバー３５ｂとを含む。画素電極３５は透明導電体、例えばＩＴＯ層で形成される。
【００１５】
カウンタ電極３８は、画素電極３５とオーバーラップするように単位画素空間に各々形成される。ここで、画素電極３５とカウンタ電極３８との間には保護膜（不図示）が介在され、カウンタ電極３８は保護膜上に形成される。カウンタ電極３８も透明導電体で形成され、画素電極３５と共にフリンジフィールドを形成するように板状または櫛歯状で形成される。合わせて、カウンタ電極３８は補助容量電極の役割をする前段ゲートバスラインと所定部分コンタクトされる。未説明符号“ＣＴ"はコンタクト部を示す。
【００１６】
また、本実施例において、画素電極３５とカウンタ電極３８は両電極間にフリンジフィールドが形成されるように、両電極間の間隔がセルギャップ（上部及び下部基板間の距離）より狭く形成される。カウンタ電極及び画素電極の線幅は、フリンジフィールドによって電極上の液晶分子が十分に動くことができる程度である。
【００１７】
以下、フリンジフィールド駆動液晶表示装置の製造方法を説明する。
図２乃至図４を参照して、アルミニウムを含む金属層、例えばＡｌ／ＭｏまたはＡｌＮｄ金属膜が下部基板３０上に所定厚さで蒸着される。その後、アルミニウムを含む金属層は所定部分パターニングされ、遮蔽部３１ａ、３１ｂを含むゲートバスライン３１が形成される。その後、ゲート絶縁膜３２はゲートバスライン３１が形成された下部基板上に蒸着される。
ここで、ゲート絶縁膜３２は、シリコン酸化膜とシリコン窒酸化膜の積層膜からなる。非晶質シリコン層及びドープト半導体層は、ゲート絶縁膜３２上に順次積層された後、ゲートバスライン３１の所定部分を含むようにパターニングされてチャンネル層３３及びオーミック層３４が形成される。第１ＩＴＯ層は、チャンネル層３３及びオーミック層３４が形成されたゲート絶縁膜３２上に蒸着される。続いて、第１ＩＴＯ層はチャンネル層３３の一側の単位画素空間に配置されるように所定部分パターニングされて画素電極３５が形成される。
このとき、画素電極３５は、多数の櫛歯３５ａを含むようにパターニングされる。次に、データバスライン用金属膜、例えばＭｏ／Ａｌ／Ｍｏ膜が、画素電極３５が形成されたゲート絶縁膜３２上に蒸着される。その後、データバスライン用金属膜は所定部分パターニングされ、チャンネル層３３両側に配置されるソース、ドレイン電極３６ａ、３６ｂ及びゲートバスライン３１と直交するデータバスライン３６が形成される。このとき、ドレイン電極３６ｂは画素電極３５のバー３５ｂ部分とコンタクトされる。その後、ソース、ドレイン電極３６ａ、３６ｂの形態で露出したオーミック層３４がパターニングされる。これにより、薄膜トランジスタ（ＴＦＴ）が完成する。
ここで、画素電極３５を形成する段階と、ソース、ドレイン電極及びデータバスラインを形成する段階は変更実施できる。保護膜３７は薄膜トランジスタＴＦＴ及び画素電極３５が形成されたゲート絶縁膜３２上に所定厚さで形成される。その後、ゲートバスライン３１の所定部分を開口できるように、保護膜３７及びゲート絶縁膜３２は所定部分エッチングされる。
次に、露出したゲートバスライン３１とコンタクトされるように保護膜３７上に第２ＩＴＯ層が蒸着される。第２ＩＴＯ層は各単位画素空間に各々位置するようにパターニングされてカウンタ電極３８が形成される。このとき、カウンタ電極３８は上述したように、前段ゲートバスラインと各々コンタクトされる。
【００１８】
なお、本発明は前記実施例に限定されない。本実施例においては、画素電極は櫛歯状で形成され、カウンタ電極は板状で形成されるが、画素電極及びカウンタ電極はフリンジフィールドを形成できる全ての形状、例えば画素電極が板状、カウンタ電極が櫛歯状、或いは画素電極及びカウンタ電極とも櫛歯状で形成することもできる。
【００１９】
【発明の効果】
以上説明の本発明にかかるフリンジフィールド駆動液晶表示装置は次の様な効果を奏する。
（１）カウンタ電極３８が、ゲートバスライン３１と同一の平面上に形成されず、保護膜３７上に形成されるため、ゲートバスライン３１がアルミニウムを含む金属層で形成される。これにより、ゲートバスラインの信号遅延特性が大きく改善されて、その線幅を減少させることができ、したがって、開口率が改善される。
【００２０】
（２）ゲートバスライン用金属膜としてＡｌ／Ｍｏ、ＡｌＮｄ／Ｍｏ等のモリブデン積層膜を用いるために、ゲートバスラインとカウンタ電極のコンタクト時に、ＡｌとＩＴＯが直接コンタクトされない。これにより、接触抵抗特性が改善される。
【００２１】
（３）画素電極３５とカウンタ電極３８との間に保護膜３７のみが存在するので、画素電極３５とカウンタ電極３８との間の距離が減少する。これにより、補助キャパシタンスが増大する。
【図面の簡単な説明】
【図１】従来技術によるＦＦＳ−ＬＣＤの断面図である。
【図２】本発明によるＦＦＳ−ＬＣＤの平面図である。
【図３】  図２に示すIII−III'線に沿う断面図である。
【図４】図２に示すIV−IV'線に沿う断面図である。
【符号の説明】
３０  下部基板
３１  ゲートバスライン
３２  ゲート絶縁膜
３３  チャンネル層
３４  オーミック層
３５  画素電極
３６  データバスライン
３６ａ  ソース電極
３６ｂ  ドレイン電極
３７  保護膜
３８  カウンタ電極
【図１】
0003742837.tif 000002
【図２】
0003742837.tif 000003
【図３】
0003742837.tif 000004
【図４】
0003742837.tif 000005