(57)【特許請求の範囲】
【請求項１】
エミッタに第１ダイオードのアノードを接続し、ベースを入力信号電圧の入力端とする第１トランジスタと、エミッタに第２ダイオードのアノードを接続し、ベースをサンプルホールド電圧の出力端とする第２トランジスタと、第１及び第２トランジスタの各コレクタにそれぞれ同じ量の電流を供給する電流供給回路と、第１及び第２ダイオードのカソード同士を接続した接続部と、入力端に入力された信号電圧を接続部を介してサンプリングするスイッチと、サンプリングされた電圧を第２トランジスタのコレクタを介して保持するコンデンサと、コンデンサに保持された電圧をインピーダンス変換して第２トランジスタのベースに出力するバッファ回路とを備え、第１トランジスタのベース−エミッタ間耐圧以上の電圧を入力信号の範囲とし得ることを特徴とするサンプルホールド回路。
【請求項２】
エミッタに第１ダイオードのアノードを接続し、ベースを入力信号電圧の入力端とする第１トランジスタと、エミッタに第２ダイオードのアノードを接続し、ベースとコレクタを接続し、このコレクタをサンプルホールド電圧の出力端とする第２トランジスタと、第１及び第２トランジスタの各コレクタにそれぞれ同じ量の電流を供給する電流供給回路と、第１及び第２ダイオードのカソード同士を接続した接続部と、入力端に入力された入力信号電圧を接続部を介してサンプリングするスイッチと、サンプリングされた電圧を第２トランジスタのコレクタを介して保持するコンデンサと、コンデンサに保持された電圧をインピーダンス変換して出力するバッファ回路とを備え、第１トランジスタのベース−エミッタ間耐圧以上の電圧を入力信号の範囲とし得ることを特徴とするサンプルホールド回路。
【請求項３】
前記第１及び第２ダイオードは、第１及び第２トランジスタを構成するＰＮ接合部と同一構成にしたことを特徴とする請求項１または２記載のサンプルホールド回路。
【請求項４】
前記第１及び第２ダイオードは、それぞれ直列接続した複数個のダイオードである請求項１または２記載のサンプルホールド回路。
【請求項５】
前記スイッチは、バイポーラトランジスタで構成したことを特徴とする請求項１または２記載のサンプルホールド回路。
【請求項６】
前記第１及び第２トランジスタと、前記第１及び第２ダイオードと、前記電流供給回路と、前記スイッチとからなるボルテージホロワ回路を構成したことを特徴とする請求項１または２記載のサンプルホールド回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はサンプルホールド回路に関し、特に、高耐圧、高精度、高信頼性を有するサンプルホールド回路に関する。
【０００２】
【従来の技術】
図５は従来例１によるサンプルホールド回路の構成を示す図である。図５において、Ｖccは電力を供給するための電源端子、ＧＮＤは接地端子を示す。ＩＮ101はサンプリングする信号電圧を入力するための入力端子、Ｏ101はサンプルホールドされた電圧を出力するための出力端子を示す。
ＳＷ101は入力端子ＩＮ101に入力された信号電圧をサンプルホールドするスイッチを示す。Ｓ101はスイッチＳＷ101にサンプルホールド信号を入力するための端子を示す。
【０００３】
トランジスタＱ101〜Ｑ104とスイッチＳＷ101でボルテージホロワ回路を構成し、サンプルホールド信号によりスイッチＳＷ101がＯＮ状態になり、ボルテージホロワ回路が動作して入力信号電圧がコンデンサＣ101に保持される。
スイッチＳＷ101がＯＦＦ状態のとき、ボルテージホロワ回路の動作が停止してコンデンサＣ101に流れる電流が停止されるため、スイッチＳＷ101がＯＮからＯＦＦになった瞬間の入力信号電圧をコンデンサＣ101に保持する。バッファ回路ＢＦ101は、コンデンサＣ101にサンプルホールドされた電圧をインピーダンス変換して出力端子Ｏ101から出力する。
【０００４】
図６は従来例２によるサンプルホールド回路の構成を示す図である。図６において、ＩＮ201はサンプリングする信号電圧を入力するための入力端子、Ｏ201はサンプルホールドされた電圧を出力するための出力端子を示す。ＳＷ201、ＳＷ202は入力端子ＩＮ201に入力された信号電圧をサンプルホールドするスイッチを示す。Ｓ201、Ｓ202はスイッチＳＷ201、ＳＷ202にサンプルホールド信号を入力するための端子を示す。
【０００５】
トランジスタＱ201からＱ204とスイッチＳＷ201、ＳＷ202でプッシュプルエミッタホロワ回路を構成し、サンプルホールド信号によりスイッチＳＷ201とスイッチＳＷ202は、同時にＯＮ-ＯＦＦし、ＯＮ状態ではトランジスタＱ201、Ｑ202のそれぞれにエミッタ電流が、トランジスタＱ203、Ｑ204のそれぞれにベース電流が供給され、プッシュプルエミッタホロワ回路として動作し、入力信号電圧がコンデンサＣ201に保持される。バッファ回路ＢＦ201は、コンデンサＣ201にサンプルホールドされた電圧をインピーダンス変換して出力端子Ｏ201から出力する。
【０００６】
スイッチＳＷ201、ＳＷ202がＯＦＦ状態のとき、トランジスタＱ203、Ｑ204のベース電流が供給されないため、トランジスタＱ203、Ｑ204はＯＦＦし、コンデンサＣ201にはスイッチＳＷ201、ＳＷ202がＯＮからＯＦＦする寸前の入力信号電圧がサンプルホールドされる。
【０００７】
さらに、サンプルホールド回路に関する従来例３として、特開平７−２６２７８９号公報の記載によれば、入力信号とバッファアンプの出力信号を切り替える第１のスイッチと、入力信号をコンデンサにサンプルホールドする第２のスイッチを設け、ホールド時に、第２のスイッチを解放し、第１のスイッチをサンプルホールド出力端子に接続することにより、第１及び第２のスイッチにおけるリーク電流と耐圧の影響を無くすことでフィードスルー特性を改善し、大振幅の入力信号もサンプルホールドすることができるサンプルホールド回路が提案されている。
【０００８】
【発明が解決しようとする課題】
図５に示す従来例１のサンプルホールド回路において、スイッチＳＷ101がＯＦＦし、コンデンサＣ101に電圧Ｖ101が充電されていた状態を考える。この状態で、入力信号がＶ101＋△Ｖに変化したとすると、トランジスタＱ102のベース-エミッタ間には、△Ｖ−ＶBEBE(Q101)の電圧がＰＮ接合の逆方向に加わることになる。ここで、ＶBE(Q101)はトランジスタＱ101のベース-エミッタ間電圧である。
【０００９】
この電圧がトランジスタＱ102のベース-エミッタ間の耐圧ＢＶＥＢより高くなると、トランジスタＱ102がブレイクダウンし、トランジスタＱ101のベースからエミッタ、さらにトランジスタＱ102のエミッタからベース、すなわちコンデンサＣ101にブレイクダウン電流が流れ、コンデンサＣ101の電圧が変動する。
このため、この電圧｛△Ｖ−ＶBE(Q101)｝は、ＢＶＥＢより低い範囲でしか動作させることができない。すなわち、
△Ｖ−ＶBE(Q101)＜ＢＶＥＢ
△Ｖ＜ＢＶＥＢ＋ＶBE(Q101)
【００１０】
以上はコンデンサＣ101の電圧Ｖ101より入力電圧が高かった場合であり、逆に低い場合を考えると、トランジスタＱ101のベース-エミッタ間がブレイクダウンする電圧で入力信号振幅範囲△Ｖが決まり、ＶBE(Q101)＝ＶBE(Q102)とすると、結果は上式と同じになる。
【００１１】
一般的にトランジスタの性能を向上させ高速動作に対応させると、トランジスタのベース-エミッタ間耐圧は低くなる傾向にあり、通常、３Ｖ以下である。
すなわち、信号電圧の振幅が３Ｖ＋ＶBE≒３.７Ｖ（ＶBE≒０.７Ｖとする）以上になると、トランジスタＱ102またはトランジスタＱ101のベース-エミッタ間がブレイクダウンし、コンデンサＣ101のホールド電圧が変動するとともに、このブレイクダウンを繰り返すとトランジスタＱ102、Ｑ101の信頼性も悪化する。
以上のことから、従来例１では、ベース-エミッタ間耐圧＋ＶBEの振幅以上の入力信号電圧を入力できないという問題がある。
【００１２】
また、半導体製造条件を変更し、トランジスタのベース-エミッタ間耐圧を上げるためには、ベースの不純物濃度を下げる必要がある。しかし、ベースの不純物濃度を下げると逆にいろいろな弊害が生まれる。その一つにコレクタ-エミッタ間耐圧が低下するという問題がある。
通常、ＩＣ化する場合、このサンプルホールド回路だけをＩＣ化するのではなく、さまざまな回路を集積化することが多い。このサンプルホールド回路のために、ベースの不純物濃度を下げ、ベース-エミッタ間耐圧を上げることにより、コレクタ-エミッタ間耐圧が低下すると他の回路に影響を及ぼす。
【００１３】
これを避けるためには、サンプルホールド回路のトランジスタのみ製造条件を変更することが有効であるが、これはベースへの不純物注入工程を複雑化し、製造コストの上昇を避けることができない。
【００１４】
さらに、図５に示す従来例１において、入力電圧がＱ102がブレイクダウンしない電圧範囲の場合を考える。上記と同様にスイッチＳＷ101がＯＦＦ状態、すなわち、ホールド状態において、入力信号がＶ101から＋△Ｖに変化したとき、トランジスタＱ101のエミッタ電圧は略△Ｖ変化する。
この電圧変化は、トランジスタＱ102のベース-エミッタ間の寄生容量Ｃebを介してコンデンサＣ101に伝えられ、コンデンサＣ101のホールド電圧が変動する。
【００１５】
｜
すなわち、ホールド電圧の精度が悪くなる。この現象はフィードスルーと呼ばれる現象で、コンデンサＣ101のホールド電圧はコンデンサＣ101と寄生容量Ｃebとの直列回路により決まる電圧変動を示す。すなわち、ホールド電圧の変動値△ＶＣは、
△ＶＣ＝△Ｖ×Ｃeb／（Ｃeb＋Ｃ101）
となる。
【００１６】
ここで、一般的な数字として、寄生容量Ｃebには０.０２ｐＦ、コンデンサＣ101には１ｐＦを代入すると、△ＶＣ＝△Ｖ×０.０２となり、入力信号の変化量の２％がホールド電圧の変動として現れる。
これを小さくするためには、寄生容量Ｃebを小さくするか、またはコンデンサＣ101を大きくする必要がある。
しかし、寄生容量Ｃebはトランジスタのエミッタ面積に依存するため、トランジスタの製造方法から変更する必要がある。これを実現するためには、複雑かつ微細なプロセスを必要とし、製造コストが上がるという問題がある。
【００１７】
次に、コンデンサＣ101を大きくする場合は、消費電流の増大または、サンプルホールドのスルーレートの悪化を引き起こし、充電時間が長くなり、サンプリング速度が低下する。
サンプルホールド回路電流をＩ101とすると、スルーレートＳＲは、
ＳＲ＝（電圧）／（時間）＝Ｉ101／Ｃ101で与えられるため、電流Ｉ101が一定で、Ｃ101を大きくするとスルーレートＳＲは小さくなり、スルーレートを一定に保つためには、コンデンサＣ101を大きくしただけ電流Ｉ101を大きくする必要があり、消費電流の増大につながる。
よって、図５に示す従来例１の回路では、高精度（低フィールドスルー）と回路の低消費電流とを両立することができないという問題がある。
【００１８】
以上、入力信号電圧の変化に対するホールド電圧の変化量を説明したが、サンプルホールド信号の変化に対するホールド電圧の変化量も同様に説明することができる。
例えば、スイッチＳＷ101をＭＯＳトランジスタで構成した場合、サンプルホールド信号はゲートに加えられるため、ゲート-ドレイン間の寄生容量ＣgdとトランジスタＱ102のベース-エミッタ間の寄生容量Ｃebを介して、コンデンサＣ101の電圧が変動する。その変動量は、
△Ｖ×Ｃf／（Ｃf＋Ｃ101）
ここで、Ｃfはゲート-ドレイン間寄生容量Ｃgdと、トランジスタＱ102のベース-エミッタ間の寄生容量Ｃebの直列合成容量を示す。
【００１９】
すなわち、Ｃf＝１／（１／Ｃgd＋１／Ｃeb）
これは入力信号電圧からのフィードスルーを示す式と同じであるから、同様にこれを小さくするためには消費電流が大きくなる欠点がある。
なお、スイッチＳＷ101をバイポーラトランジスタで構成した場合、上記のゲート-ドレイン間の寄生容量をベース-コレクタ間の寄生容量に置き換えることで同じ式となるため、省略する。
以上から、Ｃf＜Ｃebであることから、入力信号電圧の変化に対するホールド電圧の変化量はサンプルホールド信号の変化に対するホールド電圧の変化量に比べて大きいことがわかる。
【００２０】
図６に示す従来例２のサンプルホールド回路において、図５に示す従来例１の回路と同じく、コンデンサＣ201にＶ201の電圧がホールドされている場合を考える。この状態で、入力信号電圧がＶ201＋△Ｖに変化したとき、トランジスタＱ204のベース-エミッタ間電圧は、
△Ｖ−ＶBE(Q201)
ここで、ＶBE(Q201)は、トランジスタＱ201のベース-エミッタ間電圧となる。
【００２１】
この電圧がトランジスタＱ204のベース-エミッタ間耐圧を越えると、トランジスタＱ204がブレイクダウンし、トランジスタＱ201からトランジスタＱ204を介してコンデンサＣ201に電流が流れることによりコンデンサＣ201のホールド電圧が変動する。
【００２２】
すなわち、上式の値は、トランジスタＱ204のベース-エミッタ間耐圧ＢＶＥＢより低い範囲でなければならない。
ＢＶＥＢ＞△Ｖ−ＶBE(Q201)
△Ｖ＜ＢＶＥＢ＋ＶBE(Q201)これに、具体的な数値（ＢＶＥＢ＝３Ｖ、ＶBE(Q201)＝０.７Ｖ）を代入すると、入力信号電圧が３.７Ｖ以内でなければ、Ｑ204のベース-エミッタ間がブレイクダウンし、コンデンサＣ201のホールド電圧が変動し、Ｑ204の信頼性も損なわれる。
【００２３】
同様に入力信号がＶ201−△Ｖに変化した場合は、Ｑ203のベース-エミッタ間に、
△Ｖ−ＶBE(Q202)
の電圧が加わり、この電圧がトランジスタＱ203のベース-エミッタ間耐圧を越えると同様にコンデンサＣ201のホールド電圧が変動したり、トランジスタＱ203の信頼性が損なわれる。
【００２４】
また、フィードスルー特性においても、以下のことが言える。
ホールド状態で入力信号が＋△Ｖ変動した場合、Ｑ201のエミッタ電位も略＋△Ｖ変動する。なお、トランジスタＱ202のベース電位がトランジスタＱ202のエミッタ-ベース順方向に対してカットオフ方向に変動するため、トランジスタＱ202のエミッタ電位は変動しない。
【００２５】
トランジスタＱ201のエミッタ電位の変動は、トランジスタＱ204のベース-エミッタ間の寄生容量Ｃeb４を介してホールドコンデンサＣ201の電圧を変動させる。この変動量△ＶＣは寄生容量Ｃeb４とコンデンサＣ201の直列回路から計算できる。
△ＶＣ＝△Ｖ×Ｃeb４／（Ｃeb４＋Ｃ201）
【００２６】
同様に、ホールド状態で入力信号が−△Ｖ変動した場合、トランジスタＱ202のエミッタ電位も−△Ｖ変動する（このとき、トランジスタＱ201のエミッタ電位は変動しない）。この変動は上記と同じくコンデンサＣ201の電位を変動させる。この変動量は、
△ＶＣ＝ −△Ｖ×Ｃeb３／（Ｃeb３＋Ｃ201）
となる。
【００２７】
これらの変動量を小さくしようとすると、図５の回路と同じく、消費電力が増大するという問題がある。
以上のように従来例１−２では、入力信号振幅がトランジスタのベース-エミッタ間耐圧に制限される問題と、低消費電力で低フィードスルーを実現することができないという問題がある。
【００２８】
また、特開平７−２６２７８９号公報に記載のサンプルホールド回路では、第１のスイッチを出力側に接続されている状態では、入力信号電圧がどのように加わろうとも、第１のスイッチの両端にはほとんど電位差がないので、第１及び第２のスイッチおけるリーク電流と耐圧の影響を無くすことができる。
【００２９】
しかしながら、入力信号電圧がコンデンサの両端電圧Ｖより＋△Ｖ変化している状態で、第１のスイッチが入力側に切り替わった瞬間、第２のスイッチの両端には、＋△Ｖの電圧が加わるので、第２のスイッチに△Ｖの耐圧がないと（第１のスイッチのＯＮ抵抗が直列に接続されるが、この抵抗は通常低くなるため第２のスイッチの保護抵抗とはならない）、第２のスイッチを構成するトランジスタはブレイクダウンし、このブレイクダウンを繰り返すと、第２のスイッチの信頼性を損なう恐れがある。
【００３０】
本発明は以上の事情を考慮してなされたものであり、トランジスタの耐圧構造を替えたり、消費電力を増やしたりすることなく、サンプルホールド電圧のフィードスルー特性を改善し、入力信号の振幅範囲を広げることができるサンプルホールド回路を提供する。
【００３１】
【課題を解決するための手段】
本発明は、エミッタに第１ダイオードのアノードを接続し、ベースを入力信号電圧の入力端とする第１トランジスタと、エミッタに第２ダイオードのアノードを接続し、ベースをサンプルホールド電圧の出力端とする第２トランジスタと、第１及び第２トランジスタの各コレクタにそれぞれ同じ量の電流を供給する電流供給回路と、第１及び第２ダイオードのカソード同士を接続した接続部と、入力端に入力された信号電圧を接続部を介してサンプリングするスイッチと、サンプリングされた電圧を第２トランジスタのコレクタを介して保持するコンデンサと、コンデンサに保持された電圧をインピーダンス変換して第２トランジスタのベースに出力するバッファ回路とを備えたことを特徴とするサンプルホールド回路である。
【００３２】
本発明によれば、トランジスタの耐圧構造を替えたり、消費電力を増やしたりすることなく、サンプルホールド電圧のフィードスルー特性を改善し、入力信号電圧の振幅範囲を広げることができる。また、トランジスタは、いかなるタイミングでもサンプリングしてもブレイクダウンすることがないため、サンプルホールド回路の信頼性が向上する。
【００３３】
【発明の実施の形態】
本発明の別の実施の形態として、エミッタに第１ダイオードのアノードを接続し、ベースを入力信号電圧の入力端とする第１トランジスタと、エミッタに第２ダイオードのアノードを接続し、ベースとコレクタを接続し、このコレクタをサンプルホールド電圧の出力端とする第２トランジスタと、第１及び第２トランジスタの各コレクタにそれぞれ同じ量の電流を供給する電流供給回路と、第１及び第２ダイオードのカソード同士を接続した接続部と、入力端に入力された信号電圧を接続部を介してサンプリングするスイッチと、サンプリングされた電圧を第２トランジスタのコレクタを介して保持するコンデンサと、コンデンサに保持された電圧をインピーダンス変換して出力するバッファ回路とからなるサンプルホールド回路を構成してもよい。
【００３４】
前記第１及び第２ダイオードは、第１及び第２トランジスタを構成するＰＮ接合部と同一構成にしてもよい。
この構成によれば、ＩＣ製造工程において、第１及び第２トランジスタと第１及び第２ダイオードを同じ工程で製作することができる。また、ＰＮ接合部の組み合わせにより第１及び第２ダイオードの耐圧を大きくすることができる。
【００３５】
前記第１と第２ダイオードは、それぞれ直列接続した複数個のダイオードであってもよい。
この構成によれば、トランジスタのベース-エミッタ間耐圧に制限されないので、入力信号電圧の振幅範囲をさらに広げることができる。
【００３６】
前記スイッチは、バイポーラトランジスタで構成してもよい。
この構成によれば、ＩＣ製造工程において、第１及び第２トランジスタと同じ工程でスイッチを製作することができるので、製造工程が簡単になり、製造コストが増加しない。
【００３７】
前記第１及び第２トランジスタと、前記第１及び第２ダイオードと、前記電流供給回路と、前記スイッチとからなるボルテージホロワ回路を構成してもよい。この構成によれば、第１及び第２トランジスタ、第１及び第２ダイオード、電流供給回路、スイッチを一つのボルテージホロワ回路として構成しているので、サンプリングのスルーレートが向上する。また、ＩＣ製造工程で製作することができる。
【００３８】
以下、図に示す実施例に基づいて本発明を詳述する。なお、これによって本発明は限定されることはない。
【００３９】
図１は本発明の実施例１によるサンプルホールド回路の構成を示す図である。図１において、Ｖccは電力を供給するための電源端子、ＧＮＤは接地端子を示す。
ＩＮ１はサンプリングする信号電圧を入力するための入力端子、Ｏ１はサンプルホールドされた電圧を出力するための出力端子を示す。
ＳＷ１は入力端子ＩＮ１に入力された信号電圧をサンプリングするスイッチを示す。Ｓ１はスイッチＳＷ１にサンプルホールド信号を入力するための端子を示す。
【００４０】
Ｑ１は第１トランジスタ（ＮＰＮトランジスタ）、Ｑ２は第２トランジスタ（ＮＰＮトランジスタ）を示し、Ｑ３はＰＮＰトランジスタ、Ｑ４はＰＮＰトランジスタを示す。また、トランジスタＱ３、Ｑ４は、トランジスタＱ１、Ｑ２のコレクタにそれぞれ同じ量の電流Ｉc1、Ｉc2を供給する電流供給回路として機能する。
【００４１】
Ｄ１は第１ダイオード、Ｄ２は第２ダイオードを示す。
トランジスタＱ１とＱ２の各エミッタにダイオードＤ１とＤ２の各アノードが接続されている。さらに、ダイオードＤ１とＤ２のカソード同士を接続し、その接続部と接地端子間にスイッチＳＷ１が接続され、スイッチＳＷ１は、トランジスタＱ１のベース（入力端子ＩＮ１）に入力された信号電圧を接続部を介してサンプリングする。
【００４２】
Ｃ１はトランジスタＱ２のコレクタと接地端子ＧＮＤ間に接続されたコンデンサを示し、コンデンサＣ１はスイッチＳＷ１のＯＮ-ＯＦＦ動作によりサンプリングされた電圧を保持する。
トランジスタＱ１〜Ｑ４と、ダイオードＤ１〜Ｄ２と、スイッチＳＷ１とからボルテージホロワ回路を構成している。
【００４３】
スイッチＳＷ１がＯＮのとき、このボルテージホロワ回路全体が動作し、入力信号電圧に相当する電圧がコンデンサＣ１に保持される。
スイッチＳＷ１がＯＦＦのとき、ボルテージホロワ回路は動作を停止し、スイッチＳＷ１がＯＮからＯＦＦに切り替わる寸前の電圧をコンデンサＣ１でサンプルホールドする。
【００４４】
ＢＦ１はコンデンサＣ１とトランジスタＱ２のベース間に接続されたボルテージホローワからなるバッファ回路を示し、バッファ回路ＢＦ１は、コンデンサＣ１にサンプルホールドされた電圧をインピーダンス変換してトランジスタＱ２のベース（出力端子Ｏ１）に出力する。
【００４５】
スイッチＳＷ１がＯＦＦのとき、トランジスタＱ２のベース電位がＶ１となる電圧がコンデンサＣ１にホールドされていたとし、入力電圧がＶ１＋△Ｖに変化した場合を考える。このとき、ダイオードＤ１のカソード電位は、
Ｖ１＋△Ｖ−ＶBE(Q1)−ＶＦ
となる。ここで、ＶBE(Q1)はＱ１のベース-エミッタ間電圧、ＶＦはダイオードＤ１の順方向電圧を示す。
【００４６】
従って、トランジスタＱ２のベースとＤ２のカソード間に加わる電圧は
△Ｖ−ＶBE(Q1)−ＶＦ
となる。この電圧はトランジスタＱ２、ダイオードＤ２のＰＮ接合とは逆方向に加わるため、トランジスタＱ２のベース-エミッタ間耐圧ＢＶＥＢとダイオードＤ２の逆方向耐圧ＢＶＦとの和よりも大きくなるとブレイクダウンし、ブレイクダウン電流が流れる。従って、上式はＢＶＥＢ＋ＢＶＦよりも小さくてはならない。
【００４７】
すなわち、△Ｖ−ＶBE(Q1)−ＶＦ＜ＢＶＥＢ＋ＢＶＦ
変形すると、△Ｖ＜ＢＶＥＢ＋ＢＶＦ＋ＶBE(Q1)＋ＶＦ
となる。
ここで、ＢＶＥＢ＝ＢＶＦ＝３Ｖ、ＶBE(Q1)＝ＶＦ＝０.７Ｖとすると、
△Ｖ＜７.４Ｖとなり、従来例に比べ入力電圧範囲が広がることがわかる。
【００４８】
図２は本実施例のダイオードをトランジスタで構成した例を示す図である。図２（ａ）は、トランジスタＱ１、Ｑ２と同じＮＰＮトランジスタのベース-コレクタ間をショートした構成のダイオードを示す。
なお、ダイオードを図２（ａ）に示すトランジスタで構成した場合、ダイオードの逆方向耐圧ＢＶＦは、ベース-エミッタ間耐圧またはコレクタ-エミッタ間耐圧を考えると、通常ベース-エミッタ間耐圧はコレクタ-エミッタ間耐圧より小さくなるため、ベース-エミッタ間耐圧と等しくなる。
よって、ＢＶＥＢ＝ＢＶＦ＝３Ｖ、ＶBE(Q1)＝ＶＦ＝０.７Ｖとすると、△Ｖ＜７.４Ｖとなり、従来例に比べ入力電圧範囲が広がることがわかる。
【００４９】
図２（ｂ）は、トランジスタＱ１、Ｑ２と同じＮＰＮトランジスタのベース-エミッタ間をショートした構成のダイオードを示す。
なお、ダイオードを図２（ｂ）に示すトランジスタで構成した場合、ダイオードの逆方向耐圧ＢＶＦは、コレクタ-ベース間耐圧とコレクタ-エミッタ間耐圧とを考えると、通常、コレクタ-エミッタ間耐圧の方が低いため、コレクタ-エミッタ間耐圧となる。
通常、コレクタ-エミッタ間耐圧は１５Ｖであり、入力電圧範囲としては上式から、△Ｖ＜１９.４Ｖとなり、非常に広い入力電圧範囲を得ることができる。
【００５０】
なお、ダイオードの構成は、図２以外でも様々な構成が考えられる。例えば、ＩＣの製造工程で、Ｐ型半導体装置の製造方法とＮ型半導体装置の製造方法の種類は、通常、数種類あるがそのどの組み合わせを用いてもダイオードは作ることができる。
【００５１】
ベース-エミッタ間耐圧が問題となるトランジスタのエミッタに直列にダイオードを接続することにより、トランジスタのベース-エミッタ間耐圧はダイオードの耐圧を加算したものとなり、入力信号振幅範囲を広げることができる。
【００５２】
次に実施例１のサンプルホールド回路のフィードスルー特性について説明する。
スイッチＳＷ１がＯＦＦのとき、トランジスタＱ２のベース電位がＶ１となる電圧がコンデンサＣ１にホールドされているとする。このとき、入力電圧がＶ１＋△Ｖに変化した場合を考える。
【００５３】
このとき、ダイオードＤ１のカソード電位も△Ｖ変化する。この電圧変化はダイオードＤ２のアノード-カソード間の寄生容量ＣfとトランジスタＱ２のベース-エミッタ間の寄生容量ＣebとＱ２のベース-コレクタ間寄生容量Ｃbcの直列合成容量を介して、コンデンサＣ１のホールド電圧に影響を与える。
【００５４】
その影響によるコンデンサＣ１の電圧変化は、上記寄生容量とコンデンサＣ１との直列回路から計算される。すなわち、コンデンサＣ１での電圧変化△ＶＣは、
△ＶＣ＝△Ｖ＊（ＣＫ／（ＣＫ＋Ｃ１））
ここで、ＣＫ＝１／（１／Ｃf＋１／Ｃeb＋１／Ｃbc）
一般的な数字として、Ｃf＝Ｃeb＝０.０２ｐＦ、Ｃbc＝０.０３Ｐｆ、Ｃ１＝１ｐＦとすると、△ＶＣ＝△Ｖ＊０.００７４となり、０.７４％の変化量となる。
【００５５】
従来例の変化量２％に比べ、約１／３に減少していることがわかる。
このように、コンデンサＣ１をトランジスタＱ２のコレクタに接続することにより、コンデンサＣ１への入力信号電圧の変化の影響は、ダイオードの寄生容量とトランジスタのベース-エミッタ間の寄生容量とトランジスタのベース-コレクタ間の寄生容量との直列容量とコンデンサとの比で決まり、直列合成容量はトランジスタのベース-エミッタ間の寄生容量だけに比べ小さくなるため、消費電力を増やすことなく、フィードスルー特性を改善することができる。
【００５６】
図３は本発明の実施例２であるサンプルホールド回路の構成を示す図である。図３において、図１のサンプルホールド回路の構成と異なる点は、トランジスタＱ２のベースとコレクタを接続し、トランジスタＱ１、Ｑ２の各エミッタに接続するダイオードＤ１、Ｄ２として、それぞれ複数個のダイオードを直列に接続した構成である。
このようにダイオードを複数個直列に接続することにより、さらに広い入力電圧範囲を得ることができる。また、ダイオードの寄生容量がｎ個直列につながることから、直列合成容量が減少し、フィードスルー特性もさらに改善されるので、サンプルホールド電圧の精度が高くなる。
【００５７】
図４は本発明の実施例３であるサンプルホールド回路の構成を示す図である。実施例を示す。実施例１のサンプルホールド回路のダイオードＤ１、Ｄ２としてそれぞれ直列にｎ個のダイオードを接続した点である。このように構成することにより、さらにフィードスルー特性が向上することは言うまでもない。
【００５８】
【発明の効果】
本発明によれば、トランジスタの耐圧構造を替えたり、消費電力を増やしたりすることなく、サンプルホールド電圧のフィードスルー特性を改善し、入力信号の振幅範囲を広げることができる。また、トランジスタは、いかなるタイミングでもサンプリングしてもブレイクダウンすることがないため、サンプルホールド回路の信頼性が向上する。
【図面の簡単な説明】
【図１】本発明の実施例１によるサンプルホールド回路の構成を示す図である。
【図２】本実施例のダイオードをトランジスタで構成した一例を示す図である
【図３】本発明の実施例２によるサンプルホールド回路の構成を示す図である。
【図４】本発明の実施例３によるサンプルホールド回路の構成を示す図である。
【図５】従来例１によるサンプルホールド回路の構成を示す図である。
【図６】従来例２によるサンプルホールド回路の構成を示す図である。
【符号の説明】
Ｃ１    コンデンサ
Ｑ１    第１トランジスタ
Ｑ２    第２トランジスタ
Ｑ３、Ｑ４  トランジスタ
Ｄ１    第１ダイオード
Ｄ２    第２ダイオード
ＳＷ１  スイッチ
ＢＦ１  バッファ回路
ＩＮ１  入力端子
Ｏ１    出力端子
Ｓ１    サンプルホールド信号端子
Ｖcc    電源端子
ＧＮＤ  接地端子
【図１】
0003818793.tif 000002
【図２】
0003818793.tif 000003
【図３】
0003818793.tif 000004
【図４】
0003818793.tif 000005
【図５】
0003818793.tif 000006
【図６】
0003818793.tif 000007