(57)【特許請求の範囲】
【請求項１】
キャリア信号に対して整合回路を備え、かつＦＥＴを多段接続構成としたＡＳＫ変調器において、初段のＦＥＴに入力されるキャリアを取り出す手段と、取り出したキャリアの電力レベルを調整する手段と、電力レベルを調整したキャリアを最終段のＦＥＴ出力に結合させる手段とを備えたことを特徴とするＡＳＫ変調器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＡＳＫ（Amplitude Shift Keying）変調方式で通信を行う機器に用いられるＡＳＫ変調器に関するものである。
【０００２】
【従来の技術】
図５は、例えば電子情報通信学会技術研究報告「Ｖｏｌ．９８ Ｎｏ．５１８（１９９９年１月２１日発行）のｐｐ４７〜５０」に示された従来のＡＳＫ変調器の回路構成図である。
図５において、１はキャリア入力端子、２はベースバンド信号入力端子、３はＡＳＫ被変調波出力端子、４はキャリア入力端子１から入力されたキャリアをインピーダンス変換する整合回路、６はＡＳＫ被変調波をインピーダンス変換する整合回路、７は、第１ゲート１３に整合回路４が接続され、第２ゲート１４にベースバンド信号入力端子２が接続され、ドレイン１５には整合回路６が接続され、ソース１６が接地されたデュアルゲートＦＥＴである。９はＡＳＫ変調回路として機能するデュアルゲートＦＥＴを安定な状態で動作させる安定化回路で、デュアルゲートＦＥＴ７の第１ゲート１３とドレイン１５に接続される。
【０００３】
次に動作について説明する。
キャリア入力端子１から入力されたキャリアは、整合回路４にてインピーダンス変換されて、入力されたキャリアのデュアルゲートＦＥＴ７による反射を防いで、そのデュアルゲートＦＥＴ７の第１ゲート１３に入力される。
【０００４】
ここで、デュアルゲートＦＥＴ７は、第１ゲート１３および第２ゲート１４から入力された電圧に応じてドレイン１５からソース１６に流れる電流を制御するものであり、デュアルゲートＦＥＴ７は、整合回路４を通じたキャリアを第１ゲート１３に入力すると共に、ベースバンド信号入力端子２からのベースバンド信号を第２ゲート１４に入力し、キャリアをベースバンド信号で制御することによりＡＳＫ変調を行う。ＡＳＫ被変調波はドレイン１５を通じて出力され、整合回路６にてインピーダンス変換され被変調波出力端子３から出力される。
【０００５】
また、デュアルゲートＦＥＴ７の第１ゲート１３とドレイン１５との間に安定化回路９を接続することで、デュアルゲートＦＥＴ７のドレイン１５からＡＳＫ被変調出力が、第１ゲート１３へ帰還がかかり変調回路を安定な状態で動作させることができる。
【０００６】
【発明が解決しようとする課題】
従来のＡＳＫ変調器は以上のように構成され、デュアルゲートＦＥＴ７によって変調を行っているので、デュアルゲートＦＥＴ７のばらつきによってはキャリア遮断時に十分なアイソレーションが取れずに、ＡＳＫ被変調波が十分大きい変調度を得られないという問題点があった。
また、必要以上に高い変調度が得られたＡＳＫ被変調波は、復調時のオフレベルの時間が短くなってしまうため、検波しにくくエラーレートが上がる、または全く検波できないという問題があった。
【０００７】
この発明は上記のような問題点を解決するためになされたもので、ＡＳＫ被変調波の変調度を十分大きくすることができるＡＳＫ変調器を得ることを目的とする。
また、ＦＥＴのばらつきにより必要以上にＡＳＫ被変調波が高い変調度を得ることを抑制し、適した変調度となるＡＳＫ変調器を得ることを目的とする。
【０００８】
【課題を解決するための手段】
この発明に係るＡＳＫ変調器は、キャリア信号に対して整合回路を備え、かつＦＥＴを多段接続構成としたＡＳＫ変調器において、初段のＦＥＴに入力されるキャリアを取り出す手段と、取り出したキャリアの電力レベルを調整する手段と、電力レベルを調整したキャリアを最終段のＦＥＴ出力に結合させる手段とを備えたものである。
【００１１】
【発明の実施の形態】
以下、この発明の各実施の形態について図面を参照して説明する。
実施の形態１．
図１は、この発明の実施の形態１による２段接続構成のＡＳＫ変調器を示す回路構成図である。
図１において、１はキャリア入力端子、２はベースバンド信号入力端子、３は被変調波出力端子、４はキャリア入力端子１から入力されたキャリアをインピーダンス変換する整合回路、５は初段ＡＳＫ被変調回路と第２段ＡＳＫ変調回路との段間整合回路、６はＡＳＫ被変調波をインピーダンス変換する整合回路、７は、第１ゲート１３に整合回路４が接続され、第２ゲート１４にベースバンド信号入力端子２が接続され、ドレイン１５には段間整合回路５が接続され、ソース１６が接地された初段ＡＳＫ被変調回路として機能するデュアルゲートＦＥＴである。８は、第１ゲート１７に段間整合回路５が接続され、第２ゲート１８にベースバンド信号入力端子２が接続され、ドレイン１９には整合回路６が接続され、ソース２０が接地された第２段ＡＳＫ変調回路として機能するデュアルゲートＦＥＴである。
【００１２】
次に動作について説明する。
キャリア入力端子１に入力されたキャリアは、整合回路４にてインピーダンス変換されて、入力されたキャリアのデュアルゲートＦＥＴ７による反射を防いで、そのデュアルゲートＦＥＴ７の第１ゲート１３に入力される。
【００１３】
ここで、デュアルゲートＦＥＴ７は、第１ゲート１３および第２ゲート１４から入力された電圧に応じてドレイン１５からソース１６に流れる電流を制御するものであり、デュアルゲートＦＥＴ７は、整合回路４を通じたキャリアを第１ゲート１３に入力すると共に、ベースバンド信号入力端子２からのベースバンド信号を第２ゲート１４に入力し、キャリアをベースバンド信号で制御することによりＡＳＫ変調を行い、ＡＳＫ被変調波をドレイン１５を通じて出力する。
【００１４】
デュアルゲートＦＥＴ７のドレイン１５から出力されたＡＳＫ被変調波は、段間整合回路５にてインピーダンス変換されて、デュアルゲートＦＥＴ８による反射を防いで、そのデュアルゲートＦＥＴ８の第１ゲート１７に入力される。デュアルゲートＦＥＴ８は、段間整合回路５を通じたＡＳＫ被変調波を第１ゲート１７に入力すると共に、ベースバンド信号入力端子２からのベースバンド信号を第２ゲート１８に入力し、ＡＳＫ変調を行い、ＡＳＫ被変調波をドレイン１９を通じて出力する。ＡＳＫ被変調波は、整合回路６にてインピーダンス変換され、被変調波出力端子３から出力される。
【００１５】
即ち、上記実施の形態１では、デュアルゲートＦＥＴの第１ゲートに整合回路を通じたキャリアを入力し第２ゲートにベースバンド信号を入力し、ＡＳＫ被変調波をドレインから出力し、整合回路を通じてインピーダンス変換し被変調波出力端子から出力するＡＳＫ変調回路を多段接続構成とすることで、高い変調度のＡＳＫ被変調波を得ることができる。
【００１６】
以上のように、この実施の形態１によれば、初段ＡＳＫ変調回路として機能するデュアルゲートＦＥＴ７でＡＳＫ変調されたＡＳＫ被変調波を、第２段変調回路として機能するデュアルゲートＦＥＴ８の入力とし、第２段ＡＳＫ変調回路で更にＡＳＫ変調を行うことにより、キャリア遮断時に十分なアイソレーションをとるようにしているので、１段構成のＡＳＫ変調器よりも大きな変調度のＡＳＫ被変調波を得ることができる。
【００１７】
実施の形態２．
図２は、この発明の実施の形態２による２段接続構成のＡＳＫ変調器を示す回路構成図である。
図２において、図１に示す実施の形態１と同一部分は同一符号を付してその説明は省略する。新たな符号として、９は、変調回路を安定な状態で動作させる安定化回路であり、デュアルゲートＦＥＴ７の第１ゲート１３とドレイン１５に接続される。１０は、変調回路を安定な状態で動作させる安定化回路であり、デュアルゲートＦＥＴ８の第１ゲート１７とドレイン１９に接続される。
【００１８】
次に動作について説明する。
図２に示す回路構成では、実施の形態１と同様な動作及び効果を得ると共に、安定化回路９、１０を接続することでデュアルゲートＦＥＴ７、８のドレイン１５、１９からＡＳＫ被変調出力が、それぞれ第１ゲート１３、１７へ帰還がかかり変調回路を安定な状態で動作させることができる。
【００１９】
従って、この実施の形態２によれば、安定動作のＡＳＫ変調回路を２段にすることにより、十分な変調度が得られる。
【００２０】
実施の形態３．
次に、変調回路に用いるＦＥＴのばらつきにより必要以上の変調度が得られてしまうような場合に、適当な変調度のＡＳＫ被変調波が得られるような実施の形態を示す。
図３は、この発明の実施の形態３による２段接続構成のＡＳＫ変調器を示す回路構成図である。
図３において、図２に示す実施の形態２と同一部分は同一符号を付してその説明は省略する。新たな符号として、１１と１２は、キャリア入力端子１と被変調波出力端子３の間に接続された、直流成分を遮断するためのコンデンサーと該コンデンサー１１に直列接続された抵抗である。
【００２１】
次に動作について説明する。
コンデンサー１１は、キャリア入力端子１と被変調波出力端子３を直流的に分離する。キャリア入力端子１から入力されたキャリアの一部が、コンデンサ１１と抵抗１２を通じて被変調波出力端子３へ常に漏洩している。
なお、その他の変調回路の動作は、実施の形態２と同一であるため説明を省略する。
【００２２】
すなわち、この実施の形態３では、デュアルゲートＦＥＴの第１ゲートに整合回路を通じたキャリアを入力し第２ゲートにベースバンド信号を入力し、ＡＳＫ被変調波をドレインから出力し、整合回路を通じてインピーダンス変換し被変調波出力端子から出力するＡＳＫ変調器を多段接続構成とし、初段ＡＳＫ変調器のキャリアの一部を抵抗１２を通じて最終段ＡＳＫ変調器の出力に漏洩させ、デュアルゲートＦＥＴのキャリア遮断時の出力信号レベルを一定とすることにより、適当な変調度のＡＳＫ被変調波を得るものである。
【００２３】
従って、この実施の形態３によれば、被変調波出力端子３にキャリアの一部を常に漏洩させているため、ばらつきによりキャリア遮断時のアイソレーションが高すぎてしまうようなＦＥＴでも、キャリア遮断時の出力信号レベルを一定とすることができ、抵抗値を設定することにより必要以上に大きすぎずに適当な変調度のＡＳＫ被変調出力を得ることができる。
【００２４】
実施の形態４．
図４は、この発明の実施の形態４による２段接続構成のＡＳＫ変調器を示す回路構成図である。
図４において、図２に示す実施の形態２と同一部分は同一符号を付してその説明は省略する。新たな符号として、１１’と１２’は、デュアルゲートＦＥＴ７の第１ゲート１３とデュアルゲートＦＥＴ８のドレイン１９の間に接続された、直流成分を遮断するためのコンデンサーと該コンデンサーに直列接続された抵抗である。
【００２５】
次に動作について説明する。
キャリア入力端子１から入力され整合回路４を通じたキャリアの一部が、コンデンサ１１’と抵抗１２’を通じて整合回路６を通りインピーダンス変換されて被変調波出力端子３へ常に漏洩している。
【００２６】
従って、この実施の形態４によれば、コンデンサ１１’と抵抗１２’の直列接続の接続位置を変えても、実施の形態３と同様に、出力にキャリアの一部を常に漏洩させることで、必要以上に大きすぎずに適当な変調度のＡＳＫ被変調出力を得ることができる。
【００２７】
なお、上記実施の形態１から４では、ＡＳＫ変調回路をデュアルゲートＦＥＴで構成した場合について示したが、２つのシングルゲートＦＥＴをカスコード接続で構成しても同一の効果が得られる。
【００２８】
【発明の効果】
以上のように、この発明によれば、ＦＥＴを用いてキャリアをベースバンド信号で制御することによりＡＳＫ被変調波を出力するＡＳＫ変調回路を多段接続構成とすることで、ＡＳＫ変調器を一段で構成するのに比べ、キャリア遮断時のアイソレーションが高く大きい変調度のＡＳＫ被変調波を得る効果がある。
【００２９】
また、多段接続された各ＦＥＴに、ＡＳＫ被変調波出力をキャリアが入力されるゲートに帰還させる安定化回路をそれぞれ備えることで、ＡＳＫ変調回路を安定な状態で動作させることができる。
【００３０】
さらに、入力されるキャリアの一部を出力側に常に漏洩させる漏洩手段を備えることで、キャリア遮断時の通過損失を一定とするので、ＦＥＴのばらつきによるキャリア遮断時のアイソレーションが高すぎることがなく、必要以上の変調度を得ることを抑制することができ、キャリア遮断時の出力信号レベルを一定とすることにより、適当な変調度のＡＳＫ被変調波を得ることができる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による多段接続構成のＡＳＫ変調器を示す回路図である。
【図２】  この発明の実施の形態２による多段接続構成のＡＳＫ変調器を示す回路図である。
【図３】  この発明の実施の形態３による多段接続構成のＡＳＫ変調器を示す回路図である。
【図４】  この発明の実施の形態４による多段接続構成のＡＳＫ変調器を示す回路図である。
【図５】  従来例のＡＳＫ変調器を示す回路図である。
【符号の説明】
４  整合回路（入力側）、５  段間整合回路、６  整合回路（出力側）、７  デュアルゲートＦＥＴ（初段ＡＳＫ変調回路）、８  デュアルゲートＦＥＴ（第２段ＡＳＫ変調回路）、９  安定化回路（初段ＡＳＫ変調回路）、１０  安定化回路（第２段ＡＳＫ変調回路）、１１，１１’  漏洩手段を構成するコンデンサー、１２，１２’  漏洩手段を構成する抵抗。
【図１】
0003848814.tif 000002
【図２】
0003848814.tif 000003
【図３】
0003848814.tif 000004
【図４】
0003848814.tif 000005
【図５】
0003848814.tif 000006