(57)【特許請求の範囲】
【請求項１】
所定量の光の受光によってオンし、オン時とオフ時との２値レベルの信号を出力する撮像素子と、
１フレームを複数のサブフィールドに分割し、サブフィールド毎に前記撮像素子がオンするための受光光量を変化させる駆動手段と、
この駆動手段によってオンするための受光光量が変化させられた各サブフィールドにおける前記撮像素子の出力信号を取り込む取り込み手段と、
この取り込み手段によって取り込まれた各サブフィールドの前記撮像素子の出力信号を少なくとも１フレーム分記憶する記憶手段と、
この記憶手段に記憶された１フレーム分の前記撮像素子の出力信号に対応する画像信号を出力する出力手段と、を備える
ことを特徴とする撮像装置。
【請求項２】
前記撮像素子は、同一の輝度の光を受光しても、光を受光する時間によってオンするための受光光量が変化する性質を有し、
前記駆動手段は、各サブフィールドの時間を変えることによって、サブフィールド毎に前記撮像素子がオンするための光の輝度を変化させる
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記撮像素子は、印加される電圧によってオンするための受光光量が変化する性質を有し、
前記駆動手段は、サブフィールド毎に異なる電圧を前記撮像素子に印加する手段を有する
ことを特徴とする請求項１に記載の撮像装置。
【請求項４】
前記撮像素子は、所定の電圧を印加したときに光が照射されることによって内部の半導体層にキャリアを発生させ、前記所定の電圧と逆極性の電圧を印加することによって半導体層に発生したキャリアを消滅させる第１のゲートと、所定の電圧を印加することによって前記半導体層に発生したキャリアを移動させて前記半導体層にチャネルを形成させる第２のゲートと、前記半導体層に接続され、前記半導体層に形成されたチャネルを通じて電流を流すドレイン及びソースとを備える電界効果トランジスタによって構成される
ことを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
撮像素子の駆動方法であって、
前記撮像素子は、所定量の光の受光によってオンし、オン時とオフ時との２値レベルの信号を出力するものであり、
１フレームを複数のサブフィールドに分割し、サブフィールド毎に前記撮像素子がオンするための受光光量を変化させる駆動ステップと、
この駆動ステップでオンするための受光光量が変化させられた各サブフィールドにおける前記撮像素子の出力信号を取り込む取り込みステップと、
この取り込みステップで取り込まれた各サブフィールドの前記撮像素子の出力信号を少なくとも１フレーム分保持する保持ステップと、
この保持ステップで保持された１フレーム分の前記撮像素子の出力信号に対応する画像信号を出力する出力ステップと、を含む
ことを特徴とする撮像素子の駆動方法。
【請求項６】
所定量の光の受光によってオンし、オン時とオフ時との２値レベルの信号を出力する撮像素子の駆動方法であって、
前記撮像素子に光が照射されている期間に、前記撮像素子を第１の期間選択する第１の選択ステップと、
前記第１の選択ステップで選択されている前記撮像素子の選択信号を取り込む第１の取り込みステップと、
前記撮像素子を第２の期間選択する第２の選択ステップと、
前記第２の選択ステップで選択されている前記撮像素子の選択信号を取り込む第２の取り込みステップと、
前記第１、第２の取り込みステップは、前記撮像素子がオンするための受光光量が互いに異なっており、前記第１、第２の取り込みステップで取り込んだ前記撮像素子の出力信号に基づいて、前記撮像素子に照射された光照射量に対応する信号を出力するステップと、を含む
ことを特徴とする撮像素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタルスチルカメラ等における画像の撮影に好適な撮像装置及び撮像素子の駆動方法に関する。
【０００２】
【従来の技術】
近年、コンピュータシステムなどに取り込む静止画像を撮影するために、デジタルスチルカメラが盛んに用いられている。デジタルスチルカメラでは、静止画像を撮影するための撮像素子としてＣＣＤ（Charged Coupled Device）撮像素子が一般に用いられている。ＣＣＤ撮像素子では、画素毎に設けられたフォトダイオードが受光する光の強度によって発生するキャリアの違いによって階調を得ていた。このフォトダイオードが発生した電荷は、ＣＣＤによって転送された後、アナログ増幅器で増幅されて処理回路に出力されていた。
【０００３】
また、画素毎に撮像素子としてダブルゲートトランジスタを用いたデジタルスチルカメラも知られている。このような撮像素子の１画素分は、例えば、図１０に示すように構成されていた。そして、次のようにして、多階調の画像データを得ていた。
【０００４】
まず、当該画素の選択期間の一定時間前に、トップゲートドライバ（図示せず）からトップゲートラインＴＬを介してトップゲート８１ａに正バイアスの電圧を印加して、ダブルゲートトランジスタ８１をリセットする。すなわち、ダブルゲートトランジスタ８１の半導体層に蓄積されてキャリア（正孔）を放出させる。また、プリチャージスイッチ８２をオンして、データラインＤＬを所定の電位Ｖｄｄにプリチャージする。
【０００５】
ダブルゲートトランジスタ８１は、リセットされた後、選択期間となるまでに照射された光に応じて半導体層にキャリアが発生している。そして、ボトムゲートドライバ（図示せず）からボトムゲート８１ｂに所定の電圧を印加することによって、照射光量に応じてダブルゲートトランジスタ８１の半導体層にチャネルが形成され、データラインＤＬにプリチャージされた電位Ｖｄｄがディスチャージされる。これにより、データラインＤＬ上の電位は、ダブルゲートトランジスタ８１が受光した光量によって決められることとなる。このデータライン上の電位は、オンされたコラムスイッチ８３を介して出力され、アナログ増幅器（図示せず）で増幅されて出力されていた。
【０００６】
このように従来のダブルゲートトランジスタを用いた撮像素子では、ダブルゲートトランジスタの特性、すなわち受光した光量に応じて変化する抵抗値に従って階調画像を得ていた。このため、各画素のダブルゲートトランジスタの特性にばらつきがあると、画像データにばらつきが生じるという問題があった。このダブルゲートトランジスタの特性のばらつきには種々の原因があり、多階調の画像を読み出す場合に、読み出す画像データがばらつかないようにすることは極めて困難であった。
【０００７】
また、従来のダブルゲートトランジスタを用いた撮像素子では、多階調の画像データはアナログ読み出しされていたため、読み出された画像データを増幅するアナログ増幅器が必要であった。また、画像データをデジタル処理するためのＡ／Ｄ変換器も必要であった。このため、アナログ増幅器等を設けるためのスペースが撮像装置に必要となり、装置全体が大型化していた。また、アナログ増幅器を必要とするために製造コストも高くなっていた。
【０００８】
【発明が解決しようとする課題】
本発明は、上記従来技術の問題点を解消するためになされたものであり、アナログ増幅器等を設けることなく多階調の画像を取り扱うことができる、省スペース、低コストの撮像装置及び撮像素子の駆動方法を提供することを目的とする。本発明は、また、画素毎の撮像素子の特性のばらつきに影響されずに、多階調の画像を読み出すことができる撮像装置及び撮像素子の駆動方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点にかかる撮像装置は、
所定量の光の受光によってオンし、オン時とオフ時との２値レベルの信号を出力する撮像素子と、
１フレームを複数のサブフィールドに分割し、サブフィールド毎に前記撮像素子がオンするための受光光量を変化させる駆動手段と、
この駆動手段によってオンするための受光光量が変化させられた各サブフィールドにおける前記撮像素子の出力信号を取り込む取り込み手段と、
この取り込み手段によって取り込まれた各サブフィールドの前記撮像素子の出力信号を少なくとも１フレーム分記憶する記憶手段と、
この記憶手段に記憶された１フレーム分の前記撮像素子の出力信号に対応する画像信号を出力する出力手段と、を備える
ことを特徴とする。
【００１０】
この撮像装置では、サブフィールド毎に撮像素子がオンするための受光光量が変化される。つまり、どのサブフィールドにおいて撮像素子がオンしたかによって撮像素子が受光した光の輝度を知ることができる。この撮像素子のオン／オフは、サブフィールド毎に２値レベルの信号、すなわちデジタル量として得ることができる。このため、デジタル量で階調信号を得ることができるので、アナログ増幅器が不要となり、省スペース、低コストの撮像装置を構成できる。
【００１１】
また、この撮像装置では、撮像素子のオン／オフによってのみ階調信号を得ているので、撮像素子の特性のばらつきに影響されずに、多階調の画像信号を得ることができる。
【００１２】
上記撮像装置において、
前記撮像素子は、同一の輝度の光を受光しても、光を受光する時間によってオンするための受光光量が変化する性質を有するものとすることができる。この場合、
前記駆動手段は、各サブフィールドの時間を変えることによって、サブフィールド毎に前記撮像素子がオンするための光の輝度を変化させることができる。
【００１３】
上記撮像装置において、
前記撮像素子は、印加される電圧によってオンするための受光光量が変化する性質を有するものとすることもできる。この場合、
前記駆動手段は、サブフィールド毎に異なる電圧を前記撮像素子に印加する手段を有するものとしてもよい。
【００１４】
上記撮像装置において、
前記撮像素子は、例えば、所定の電圧を印加したときに光が照射されることによって内部の半導体層にキャリアを発生させ、前記所定の電圧と逆極性の電圧を印加することによって半導体層に発生したキャリアを消滅させる第１のゲートと、所定の電圧を印加することによって前記半導体層に発生したキャリアを移動させて前記半導体層にチャネルを形成させる第２のゲートと、前記半導体層に接続され、前記半導体層に形成されたチャネルを通じて電流を流すドレイン及びソースとを備える電界効果トランジスタによって構成される。
【００１５】
上記目的を達成するため、本発明の第２の観点にかかる撮像素子の駆動方法は、
撮像素子の駆動方法であって、
前記撮像素子は、所定量の光の受光によってオンし、オン時とオフ時との２値レベルの信号を出力するものであり、
１フレームを複数のサブフィールドに分割し、サブフィールド毎に前記撮像素子がオンするための受光光量を変化させる駆動ステップと、
この駆動ステップでオンするための受光光量が変化させられた各サブフィールドにおける前記撮像素子の出力信号を取り込む取り込みステップと、
この取り込みステップで取り込まれた各サブフィールドの前記撮像素子の出力信号を少なくとも１フレーム分保持する保持ステップと、
この保持ステップで保持された１フレーム分の前記撮像素子の出力信号に対応する画像信号を出力する出力ステップと、を含む
ことを特徴とする。
【００１６】
上記目的を達成するため、本発明の第３の観点にかかる撮像素子の駆動方法は、
所定量の光の受光によってオンし、オン時とオフ時との２値レベルの信号を出力する撮像素子の駆動方法であって、
前記撮像素子に光が照射されている期間に、前記撮像素子を第１の期間選択する第１の選択ステップと、
前記第１の選択ステップで選択されている前記撮像素子の選択信号を取り込む第１の取り込みステップと、
前記撮像素子を第２の期間選択する第２の選択ステップと、
前記第２の選択ステップで選択されている前記撮像素子の選択信号を取り込む第２の取り込みステップと、
前記第１、第２の取り込みステップは、前記撮像素子がオンするための受光光量が互いに異なっており、前記第１、第２の取り込みステップで取り込んだ前記撮像素子の出力信号に基づいて、前記撮像素子に照射された光照射量に対応する信号を出力するステップと、を含む
ことを特徴とする。
【００１７】
【発明の実施の形態】
以下、添付図面を参照して本発明の実施の形態について説明する。
以下の説明では、例えば、静止画を撮像するデジタルスチルカメラに用いられる撮像装置を例として説明する。
【００１８】
［第１の実施の形態］
この実施の形態では、１フレームを７つのサブフィールドに分割し、各サブフィールドに対応して撮像素子の出力信号を重み付けする。そして、各サブフィールドの出力信号を処理して得た３ビットのデジタルデータを８階調の画像信号として読み出す撮像装置について説明する。この実施の形態では、サブフィールド毎の重み付けとしてダブルゲートトランジスタへの電荷の蓄積時間の長さを採用している。
【００１９】
図１は、この実施の形態のダブルゲートトランジスタを用いた撮像装置の構成を示すブロック図である。
図示するように、この撮像装置は、撮像素子１と、コントローラ２と、トップゲートドライバ３と、ボトムゲートドライバ４と、セレクタ５と、出力バッファ６と、データ処理装置７とから構成されている。
【００２０】
撮像素子１には、センサアレイブロック１０が形成されている。センサアレイブロック１０には、ダブルゲートトランジスタ１１が、例えば、縦１２０個横１６０個でマトリクス状に配置されている。ダブルゲートトランジスタ１１は、後述するようにトップゲート、ボトムゲート、ソース、ドレインからなるｎ−ＭＯＳ型トランジスタである。ダブルゲートトランジスタ１１のトップゲートは、トップゲートラインＴＬに接続されている。ボトムゲートは、ボトムゲートラインＢＬに接続されている。ドレインは、データラインＤＬに接続されている。ソースは、接地されている。データラインＤＬには、それぞれ電界効果トランジスタによって構成されたプリチャージスイッチ１２と、コラムスイッチ１３とが接続されている。
【００２１】
ダブルゲートトランジスタ１１は、トップゲートに印加した逆バイアス電圧と、逆バイアス電圧を印加しているときに受光した光量に応じて半導体層（後述）にキャリアが発生する。半導体層に発生したキャリアは、ボトムゲートに正バイアス電圧が印加されることによって移動し、チャネルが形成される。ダブルゲートトランジスタ１１の構成及び動作原理については、詳しく後述する。
【００２２】
プリチャージスイッチ１２は、後述するコントローラ２から供給されるプリチャージ信号Ｐｃｎｔに従ってオンされる。これによって、データラインＤＬが所定の電位Ｖｄｄにプリチャージされる。
コラムスイッチ１３は、例えば、８個毎にグループが構成され、セレクタ５の選択に従ってオンされる。
【００２３】
コントローラ２は、トップゲートドライバ３を制御するためのトップ制御信号Ｔｃｎｔ、ボトムゲートドライバ４を制御するためのボトム制御信号Ｂｃｎｔ、セレクタ５を制御するためのセレクト制御信号Ｓｃｎｔ、データ処理装置７を制御するためのデータ制御信号Ｄｃｎｔ及び撮像素子１のプリチャージスイッチ１２をオン／オフするためのプリチャージ制御信号Ｐｃｎｔを内部クロックに基づいて生成し、それぞれ各部に供給する。
【００２４】
トップゲートドライバ３は、コントローラ２から供給されたトップ制御信号Ｔｃｎｔに従って、ダブルゲートトランジスタ１１のトップゲートにセンス状態のセンス電圧か非センス状態の非センス電圧のいずれかをトップゲートラインＴＬを介して選択的に出力する。すなわち、各トップゲートラインＴＬに順次センス電圧を印加する線順次走査を行う。
【００２５】
ボトムゲートドライバ４は、コントローラ２から供給されたボトム制御信号Ｂｃｎｔに従って、ボトムゲートラインＢＬのいずれかを選択してアクティブにする。
【００２６】
セレクタ５は、コントローラ２から供給されたセレクトコントロール信号Ｓｃｎｔに従って、コラムスイッチ１３を選択してオンする。セレクタ５がコラムスイッチ１３をオンすることによって、対応するデータラインＤＬを介してダブルゲートトランジスタ１１の出力信号が、コラムスイッチ１３を介して出力バッファ６に入力される。
【００２７】
出力バッファ６は、撮像素子１の出力信号、すなわちデータラインＤＬ、コラムスイッチ１３を介してダブルゲートトランジスタ１３から出力された信号を例えば、８画素分取り込み、一時記憶する。出力バッファ６に一時記憶された撮像素子１の出力信号は、後述するようにデータ制御信号Ｄｃｎｔに従ってデータ処理装置７に順次読み出される。
【００２８】
データ処理装置７は、出力バッファ６を介して入力されたサブフィールド毎の撮像素子１の出力信号から３ビットの画像信号を生成して出力するものである。データ処理装置７は、図２に示すように、制御部７１と、データメモリ７２と、データ変換テーブル７３と、データ変換部７４と、補正テーブル７５と、補正処理部７６とから構成されている。
【００２９】
制御部７１には、コントローラ２から出力されたデータ制御信号Ｄｃｎｔが供給される。制御部７１は、データ制御信号Ｄｃｎｔに従って、データメモリ７２、データ変換部７４及び補正処理部７６をそれぞれ制御する。
【００３０】
データメモリ７２は、制御部７１の制御に従って、出力バッファ６に一時記憶された撮像素子１の出力信号を順次読み込んで記憶するものである。データメモリ７２は、サブフィールド毎に撮像素子１の出力信号を記憶する領域に分けられており、少なくとも１フレーム分の撮像素子１の出力信号を記憶する容量を有する。
【００３１】
データ変換テーブル７３は、データメモリ７２に記憶された撮像素子１の出力信号を３ビットの画像信号に変換するために必要となるデータを記憶するテーブルである。データ変換テーブル７３は、例えば、図３に示すように、サブフィールド毎の撮像素子１の出力信号の値と変換後の３ビットの画像信号とを対応づけて記憶するものである。
【００３２】
データ変換部７４は、データメモリ７２に記憶された撮像素子１の出力信号から、画素単位で１フレーム分のデータを読み出し、これをデータ変換テーブル７３に記憶されたデータと比較し、３ビットの画像信号を生成する。データ変換部７４で生成された画像信号は、補正処理部７６に供給される。
【００３３】
補正テーブル７５は、データ変換部７４から出力された画像信号に対してガンマ補正等の補正をするためのデータを記憶するテーブルである。
補正処理部７６は、補正テーブル７５を参照してデータ変換部７４から出力された画像信号にガンマ補正等の補正を施して、補正された画像信号を出力する。補正された画像信号は、デジタルスチルカメラの画像メモリや表示部（図示せず）等に供給される。
【００３４】
図４は、図１の撮像素子１におけるダブルゲートトランジスタ１１の構成を示す断面図である。
図示するように、ダブルゲートトランジスタ１１は、ガラス基板上にボトムゲート電極１１ｂ、絶縁膜１１ｆ、半導体層１１ｅ、ドレイン電極１１ｃ、ソース電極１１ｄ、絶縁膜１１ｇ及びトップゲート電極１１ａが順次形成されて構成される。
【００３５】
トップゲート電極１１ａは、ＩＴＯ（Indium Tin Oxide）などの透明電極材料によって構成され、光を透過して半導体層１１ｅに光を照射することができるようにするものである。トップゲート電極１１ａに負電位のセンス電圧が印加されると、照射された光の量に応じて半導体層１１ｅ内に発生したキャリアのうちの正孔が、半導体層１１ｅ内のトップゲート電極１１ａ側に局在化する。
【００３６】
ボトムゲート電極１１ｂは、Ａｌ、Ｃｒなどによって構成されている。ソース−ドレイン間に所定の電位差があり、ボトムゲート電極１１ｂに正電位の電圧が印加されると、チャネルが形成され、半導体層１１ｅ内にボトムゲート電極１１ｂに印加された電圧値に応じたドレイン電流が流れる。この状態で半導体層１１ｅに光が照射されず、かつトップゲート電極１１ａに負電位のセンス電圧が印加されると、半導体層１１ｅ内の空乏層が広がり、ピンチオフされることとなる。
【００３７】
ドレイン電極１１ｃ及びソース電極１１ｄは、それぞれＡｌ、Ｃｒなどによって構成されている。半導体層１１ｅにチャネルが形成されることによって、データラインＤＬにプリチャージされた電圧は、形成されたチャネルを介してドレイン電極１１ｃとソース電極１１ｄとの間に電圧が流れることによってディスチャージされる。これにより、コラムスイッチ１３を介して出力バッファ６に供給される信号の電位が降下する。
【００３８】
半導体層１１ｅは、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）やポリシリコンなどによって構成されている。半導体層１１ｅは、可視光領域の光を吸収することによってキャリア（正孔及び電子）を発生する性質を有する。また、ドレイン電極１１ｃ及びソース電極１１ｄとの接触面にリン等の不純物イオンを含むｎ＋型の半導体領域を、真性アモルファスシリコンからなるチャネル領域の両端側に形成してもよい。また、入射光に対してキャリアを適度に発生させることができれば、上記材料に限らない。
【００３９】
絶縁膜１１ｆは、ＳｉＮなどの絶縁性を有する材料によって構成され、ボトムゲート電極１１ｂと半導体層１１ｅとの間を絶縁する。絶縁膜１１ｇは、ＳｉＮなどの絶縁性を有する材料によって構成され、半導体層１１ｅ、ドレイン電極１１ｃ及びソース電極１１ｄとトップゲート電極１１ａとの間を絶縁する。
【００４０】
以下、ダブルゲートトランジスタ１１の動作原理について、図５（Ａ）〜（Ｄ）を参照して説明する。図５（Ａ）〜（Ｄ）では、いずれもドレイン電極１１ｃには１０（Ｖ）の電圧が印加され、ソース電極１１ｄは接地されて、０（Ｖ）となっている。
【００４１】
図６は、ボトムゲート電極１１ｂに印加されるボトムゲート電圧ＶBGを選択電圧（＋１０（Ｖ））又は非選択電圧（０（Ｖ））のいずれかに固定し、トップゲート電圧ＶTGを−２０（Ｖ）から０（Ｖ）にシフトしたときのドレイン電流ＩDS（Ａ）を示したものである。実線Ｑ１、Ｑ２、Ｑ３及びＱ４は、いずれもボトムゲート電極１１ｂに選択電圧が印加され、照射された励起光の明るさがそれぞれ２３００（ｌｘ．）、４００（ｌｘ．）、１６（ｌｘ．）、１（ｌｘ．）の場合のドレイン電流ＩDSの軌線である。実線Ｗは、ボトムゲート電極１１ｂに非選択電圧が印加され、照射された励起光の明るさが２３００（ｌｘ．）の場合のドレイン電流の軌線である。なお、ボトムゲート電極１１ｂに非選択電圧が印加され、励起光照度が１（ｌｘ．）の場合のドレイン電流ＩDSは、トップゲート電圧ＶTGが−２０（Ｖ）から０（Ｖ）の間のいずれでも、１×１０-14（Ａ）以下であった。
【００４２】
まず、ダブルゲートトランジスタ１１が選択状態かつ非センス状態の場合、すなわち、図５（Ａ）に示すように、トップゲート電極１１ａに逆バイアスの非センス電圧（０（Ｖ））の電圧が印加され、ボトムゲート電圧１１ｂに順バイアス（１０（Ｖ））の選択電圧が印加された場合、半導体層１１ｅに入射される励起光の有無に関わらずｎチャネルが形成され、１×１０-6（Ａ）以上のドレイン電流が流れる。
【００４３】
そして、図５（Ｂ）に示すように、非選択状態かつセンス状態の場合、すなわち、トップゲート電極１１ａに逆バイアスのセンス電圧−２０（Ｖ）が印加され、ボトムゲート電極１１ｂに非選択電圧０（Ｖ）が印加されている場合、ドレイン電極１１ｃとソース電極１１ｄとの間に電位差があっても、ｎチャネルはほとんど形成されず、ドレイン電流は、励起光２３００（ｌｘ．）で１×１０-11（Ａ）以下、１（ｌｘ．）で１×１０-14（Ａ）以下と、極めて小さかった。
【００４４】
図５（Ｃ）に示すように、選択状態かつセンス状態で励起光が半導体層１１ｅにほとんど照射されない場合、ボトムゲート電極１１ｂに印加された選択電圧により半導体層１１ｅ内のボトムゲート電圧１１ｂ側の絶縁膜１１ｆとの界面付近にｎチャネルを形成しようとする働きが生じるが、同時にトップゲート電極１１ａのセンス電圧により、半導体層１１ｅ内のトップゲート電圧１１ａ側の絶縁膜１１ｇとの界面付近に空乏層が生じる。半導体層１１ｅ内では、センス電圧の−２０（Ｖ）の影響が選択電圧の＋１０（Ｖ）の影響より大きいため、ｎチャネルはピンチオフされ、ドレイン電流は１×１０-14（Ａ）以下であった。
【００４５】
選択状態かつセンス状態で励起光が半導体層１１ｅに照射される場合、図５（Ｄ）に示すように、発生したキャリアのうちの電子はｎチャネル側に移動し、発生したキャリアのうちの正孔が半導体層１１ｅ内のトップゲート電極１１ａ側の絶縁膜１１ｇとの界面付近ｈ１に局在化することになる。これら正孔は、空乏層の働きを減じる作用をするため、ｎチャネルが形成され、ドレイン電流が流れる。このドレイン電流は、単位時間に照射される励起光の強度とその照射時間との積である光量に依存され、この光量の増大に伴いドレイン電流の値が増大するので、ドレイン電流の値に基づくデータ信号を検出することで光量を測定することができる。
【００４６】
また、半導体層１１ｅに発生したキャリアのうちの蓄積された正孔は、トップゲート電極１１ａに正バイアス（例えば、１０（Ｖ））の電圧を印加することによって、吐き出される。また、正バイアスに限らず、トップゲート電極１１ａに０（Ｖ）の電圧を印加してもリセットすることができる。
【００４７】
以下、この実施の形態の撮像装置における画像信号の読み出し動作（撮像素子１の駆動動作）について説明する。
ここでは、説明をわかりやすくするため、センサアレイブロック１０にマトリクス状に形成されたダブルゲートトランジスタ１１の撮像信号は、マトリクスの１ライン単位で読み出されるものとする。従って、以下に説明する撮像装置の場合は、セレクタ５を省略したものとする。
【００４８】
図７に示すように、それぞれのライン毎における１サブフィールド期間前、コントローラ２からのトップ制御信号Ｔｃｎｔに基づいて、トップゲートドライバ３からトップゲートラインＴＬを介してトップゲート電極１１ａにそれぞれ順バイアスの電圧（例えば、１０（Ｖ））を印加する。この順バイアス電圧を印加する時間長は、サブフレームによらずに一定である。これによって、前のサブフレームで半導体層１１ｅに発生して蓄積されていたキャリア（正孔）が排除させられる。
【００４９】
トップゲート電極１１ａへ順バイアス電圧を印加する期間が終了すると、コントローラ２からのトップ制御信号Ｔｃｎｔに基づいて、トップゲートドライバ３から第Ｒ行目（Ｒは正の整数）のトップゲートラインＴＬを介してトップゲート電極１１ａに逆バイアスの電圧（例えば、−２０（Ｖ））を印加し、センス状態にする。この間、すなわち期間ｔｗ１に、コントローラ２からのプリチャージ制御信号Ｐｃｎｔに従って、プリチャージスイッチ１２がオンされ、各データラインＤＬが基準電位Ｖｄｄにチャージされる。
【００５０】
次に、サブフィールド毎に異なる所定時間が経過したところで、プリチャージスイッチ１２をオフする。また、コントローラ２からのボトム制御信号Ｂｃｎｔに基づいて、ボトムゲートドライバ４から上記第Ｒ行目のボトムゲートラインＢＬを介してボトムゲート電極１１ｂに順バイアスの電圧（例えば、１０（Ｖ））を印加する。このとき、トップゲート電極１１ａへの光の照射量が所定量以上であったダブルゲートトランジスタ１１は、半導体層１１ｅ内に光量に応じてチャネルが形成され、ドレイン電極１１ｃとソース電極１１ｄとの間に電流が流れる。これにより、プリチャージされたデータラインＤＬの電位がディスチャージされ、電圧が降下する。
【００５１】
次に、期間ｔｒに、コントローラ２からの制御信号に基づいて、コラムスイッチ１３をオンする。これにより、データラインＤＬ上の電圧が、コラムスイッチ１３を介して出力バッファ６に出力される。なお、出力バッファ６に出力される信号電圧は、対応するトップゲート電極１１ａへ照射された光が所定量以上の場合は、ローレベル「０」となり、所定量以下の場合はハイレベル「１」となる。そして、この出力バッファ６に出力された信号は、データ処理装置７のデータメモリ７２に読み込まれる。
【００５２】
こうして、出力バッファ６に信号電圧が出力されると、コントローラ２からの制御信号に基づいて、コラムスイッチ１３がオフされると共に、次の第（Ｒ＋１）行目のプリチャージスイッチ１２がオンされ、次のラインについての信号の出力のためにデータラインＤＬがプリチャージされる。また、第（Ｒ＋１）行目のラインのダブルゲートトランジスタ１１のトップゲート電極１１ａに逆バイアス電圧が印加される。そして、そのサブフィールドに応じた所定の時間が経過したときに、次のラインのボトムゲート電極１１ｂに順バイアス電圧を印加する。
以下同様にして、順次ライン毎に信号を読み出していく。
【００５３】
以下、１フレーム期間全体での撮像素子１の駆動動作について説明する。
図７に示すように、トップゲート電極１１ａに逆バイアス電圧を印加する時間ｔｗ１、ｔｗ２、・・・、ｔｗ７の比が、第１〜第７サブフィールドまで  １：２：３：４：５：６：７となっている。このため、半導体層１１ｅに発生するキャリアの量は、同一の輝度の光が照射された場合であってもサブフィールド毎に増えていくので、例えば、第２サブフィールドまでは、出力バッファ６に入力される信号電圧はハイレベル「１」つまり「暗」、第３サブフィールドではローレベル「０」つまり「明」として、階調信号を得ることができる。また、同一の期間照射されても、輝度によって半導体層１１ｅに発生するキャリアの量が増えていくので、例えば、同一サブフレームでも輝度４の光が照射された場合は信号電圧はハイレベル「１」、輝度５の光が照射された場合は、信号電圧はローレベル「０」となって、階調信号を得ることができる。
【００５４】
以上の動作によって、ダブルゲートトランジスタ１１の１フレーム分の出力信号が、データ処理装置７内のデータメモリ７２に蓄積される。
データ処理装置７において、データ変換部７４は、制御部７１の制御に従ってデータメモリ７２に記憶された撮像素子１の出力信号を１画素分ずつ順次読み出す。そして、データ変換テーブル７３を参照して、読み出した７ビットの信号を３ビットの画像信号に変換して、補正処理部７６に供給する。
【００５５】
補正処理部７６は、制御部７１の制御に従って、補正テーブル７５を参照して、データ変換部７４から供給された画像信号にガンマ補正等の補正を施して、出力する。補正処理部７６から出力された補正後の画像信号は、撮影された画像を表示するビューファインダ部（図示せず）や、撮影された画像の画像データを記憶する画像メモリ（図示せず）に供給される。
【００５６】
以上説明したように、この実施の形態の撮像装置では、サブフィールド毎にトップゲート電極１１ａに逆バイアス電圧を印加する期間を変えている。これにより、同一の輝度の光が照射された場合でも、サブフィールドによって出力バッファ６に出力される信号がハイレベルかローレベルか決まるので、ダブルゲートトランジスタ１１から読み出す信号を２値レベルの信号として扱うことができる。これにより、データをデジタル量で扱うことができるので、アナログ増幅器が不要となり、省スペース、低コストの撮像装置を構成することができる。
【００５７】
また、このようにダブルゲートトランジスタ１１のオン／オフの２値でデータを取り扱うために、ダブルゲートトランジスタ１１の特性のばらつきに影響されずに、多階調の画像信号を得ることが可能となる。
【００５８】
［第２の実施の形態］
この実施の形態でも、１フレームを７つのサブフィールドに分割し、各サブフィールドに対応して撮像素子１の出力信号を重み付けする。そして、各サブフィールドの出力信号を処理して得た３ビットのデジタルデータを８階調の画像信号として読み出す撮像装置について説明する。この実施の形態では、ビットの重み付けとしてダブルゲートトランジスタ１１のトップゲートに印加する電圧の大きさを採用している。そして、サブフィールド毎の画像の取り込み時間は同じである。
【００５９】
この実施の形態の撮像装置の構成は、第１の実施の形態のものとほぼ同一である。但し、トップゲートドライバ３は、第１の実施の形態の場合と同様に、順バイアス／逆バイアスの電圧をダブルゲートトランジスタ１１に印加するための電圧を出力するが、サブフィールド毎に大きさが異なる電圧をトップゲートラインＴＬに出力する。また、コントローラ２は、サブフィールド毎の画像の取り込み時間の間隔が同じであることに合わせて、トップ制御信号Ｔｃｎｔ、ボトム制御信号Ｂｃｎｔ、セレクト制御信号Ｓｃｎｔ、データ制御信号Ｄｃｎｔ及びプリチャージ制御信号Ｐｃｎｔをそれぞれ第１の実施の形態の場合と異なるタイミングで出力する。
【００６０】
以下、この実施の形態の撮像装置における画像信号の読み出し動作（撮像素子１の駆動動作）について説明する。
この実施の形態において、サブフレーム毎の動作は、サブフレーム毎にトップゲート電極１１ａに印加する逆バイアス電圧が変化する他は、実質的に同一である。
【００６１】
以下、１フレーム期間全体での撮像素子１の駆動動作について説明する。
図８に示すように、トップゲート電極１１ａに印加する逆バイアス電圧Ｖ１、Ｖ２、・・・、Ｖ７の絶対値が、第１〜第７サブフィールドまでで、１：２：３：４：５：６：７となっている。このため、半導体層１１ｅに発生するキャリアの量は、同一の輝度の光が照射された場合であってもサブフィールド毎に増えていくので、例えば、第２サブフィールドまでは、出力バッファ６に入力される信号電圧はハイレベル「１」、第３サブフィールドではローレベル「０」として、階調信号を得ることができる。また、同一の期間照射されても、輝度によって半導体層１１ｅに発生するキャリアの量が増えていくので、例えば、同一サブフレームでも輝度４の光が照射された場合は信号電圧はハイレベル「１」、輝度５の光が照射された場合は、信号電圧はローレベル「０」となって、階調信号を得ることができる。
【００６２】
以上説明したように、この実施の形態の撮像装置では、サブフィールド毎にトップゲート電極１１ａに印加する逆バイアス電圧の値を変えている。これにより、同一の輝度の光が照射された場合でも、サブフィールドによって出力バッファ６に出力される信号がハイレベルかローレベルか決まるので、ダブルゲートトランジスタ１１から読み出す信号を２値レベルの信号として扱うことができる。これにより、データをデジタル量で扱うことができるので、アナログ増幅器が不要となり、省スペース、低コストの撮像装置を構成することができる。
【００６３】
また、このようにダブルゲートトランジスタ１１のオン／オフの２値でデータを取り扱うために、ダブルゲートトランジスタ１１の特性のばらつきに影響されずに、多階調の画像信号を得ることが可能となる。
【００６４】
［実施の形態の説明］
上記の第１の実施の形態では、第１〜第７サブフィールドでの逆バイアス電圧を印加する時間ｔｗ１、ｔｗ２、・・・、ｔｗ７の比を順に１：２：３：４：５：６：７としたが、７：６：５：４：３：２：１と逆にしてもよい。或いは、各サブフィールドにおいて逆バイアス電圧を印加する時間が互いに異なり、その比として１〜７のいずれかの値をとりうるものであれば、任意の順序とすることが可能である。
【００６５】
上記の第２の実施の形態では、第１〜第７サブフィールドでの逆バイアス電圧Ｖ１、Ｖ２、Ｖ３、・・・、Ｖ７の絶対値を順に１：２：３：４：５：６：７としたが、図９に示すように、７：６：５：４：３：２：１と逆にしてもよい。或いは、各サブフィールドにおいて逆バイアス電圧の絶対値が互いに異なり、その比として１〜７のいずれかの値をとりうるものであれば、任意の順序とすることが可能である。
【００６６】
上記の第１、第２の実施の形態では、１フレームを７つのサブフィールドに分割して、各サブフィールド毎の出力信号から３ビットの画像信号を読み出していた。しかしながら、本発明は、１フレームを複数のサブフィールドに分割して多階調の画像信号を得るすべての場合について適用することができる。すなわち、１フレームをｎ個（ｎは２以上の整数）のサブフィールドに分割すると、（ｎ＋１）階調の画像信号を得ることが可能となる。
【００６７】
上記の第１の実施の形態では、サブフィールドに対応する撮像素子１の出力信号の重み付けに、ダブルゲートトランジスタ１１への電荷の蓄積時間の長さを採用していた。上記第２の実施の形態では、ダブルゲートトランジスタ１１のトップゲートに印加する電圧の大きさを採用していた。しかしながら、これらの両方を併用する場合など、サブフィールドに対応する撮像素子１の重み付けの方法は、上記の方法以外のものであっても構わない。
【００６８】
上記の第１、第２の実施の形態では、フォトセンサとしてダブルゲートトランジスタ１１を用いた撮像装置について説明した。しかしながら、本発明は他のフォトセンサを用いた撮像装置についても適用することができる。例えば、第１の実施の形態の駆動方法によれば、フォトダイオードをフォトセンサとして用いた撮像装置にも適用することができる。
【００６９】
上記の実施の形態では、静止画を撮影するデジタルスチルカメラに用いられる撮像装置を例として説明した。しかしながら、本発明は、ビデオカメラなどの動画を撮影するものに対しても適用することが可能である。
【００７０】
【発明の効果】
以上説明したように、本発明によれば、デジタル量で階調信号を得ることができるので、アナログ増幅器が不要となり、省スペース低コストの撮像装置を構成することができる。
【００７１】
また、本発明では、撮像素子のオン／オフによってのみ階調信号を得ているので、撮像素子の特性のばらつきに影響されずに、多階調の画像信号を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の撮像装置の構成を示すブロック図である。
【図２】図１のデータ処理装置の構成を示すブロック図である。
【図３】図２のデータ処理装置内に記憶されているデータ変換テーブルの例を示す図である。
【図４】図１の撮像素子にフォトセンサとして用いられているダブルゲートトランジスタの構成を示す断面図である。
【図５】（Ａ）〜（Ｄ）は、図４のダブルゲートトランジスタの動作原理を説明する図である。
【図６】図４のダブルゲートトランジスタにおけるドレイン電流の値を示すグラフである。
【図７】本発明の第１の実施の形態における撮像素子の駆動波形を説明する図である。
【図８】本発明の第２の実施の形態における撮像素子の駆動波形を説明する図である。
【図９】本発明の第２の実施の形態の変形にかかる撮像素子の駆動波形を説明する図である。
【図１０】従来例のダブルゲートトランジスタを用いた撮像装置における画像信号の読み出し動作を説明する図である。
【符号の説明】
１・・・撮像素子、２・・・コントローラ、３・・・トップゲートドライバ、４・・・ボトムゲートドライバ、５・・・セレクタ、６・・・出力バッファ、７・・・データ処理装置、１０・・・センサアレイブロック、１１・・・ダブルゲートトランジスタ、１２・・・プリチャージスイッチ、１３・・・コラムスイッチ、１１ａ・・・トップゲート電極、１１ｂ・・・ボトムゲート電極、１１ｃ・・・ドレイン電極、１１ｄ・・・ソース電極、１１ｅ・・・半導体層、１１ｆ、１１ｇ・・・絶縁膜、、７１・・・制御部、７２・・・データメモリ、７３・・・データ変換テーブル、７４・・・データ変換部、７５・・・補正テーブル、７６・・・補正処理部、ＴＬ・・・トップゲートライン、ＢＬ・・・ボトムゲートライン、ＤＬ・・・データライン
【図１】
0003858417.tif 000002
【図２】
0003858417.tif 000003
【図３】
0003858417.tif 000004
【図４】
0003858417.tif 000005
【図５】
0003858417.tif 000006
【図６】
0003858417.tif 000007
【図７】
0003858417.tif 000008
【図８】
0003858417.tif 000009
【図９】
0003858417.tif 000010
【図１０】
0003858417.tif 000011