(57)【特許請求の範囲】
【請求項１】
半導体基板上に設けられ、接地電位と接続される接地プレートと、前記接地プレート上に層間絶縁膜を介して設けられた線路導体と、アンテナと、最上層に位置する前記線路導体上に層間絶縁膜を介して設けられ、接地電位に接続されるシールドプレートと、を備え、前記アンテナは前記最上層に位置する前記線路導体と同一の層に設けられ、前記シールドプレートには、前記アンテナに相当する部分に開口部が設けられたことを特徴とする高周波半導体装置。
【請求項２】
前記半導体基板の背面には、外部と電気的に直接に接続される端子部がさらに設けられてなることを特徴とする請求項１記載の高周波半導体装置。
【請求項３】
前記端子部は、前記基板を貫通するビアホールを通じてその表面側と接続されることを特徴とする請求項２記載の高周波半導体装置。
【請求項４】
前記基板の背面に設けられた端子部はフリップチップボンディングパッドであることを特徴とする請求項２記載の高周波半導体装置。
【請求項５】
前記アンテナは、前記接地プレートをアンテナグランドプレーンとすることを特徴とする請求項１記載の高周波半導体装置。
【請求項６】
前記シールドプレートの周縁にその内側を囲んで複数配置され、前記接地プレートに達するスルーホールと、前記スルーホールに充填され、前記シールドプレートと前記接地プレートとを電気的に接続する内部導体とをさらに備えることを特徴とする請求項１記載の高周波半導体装置。
【請求項７】
半導体基板上に設けられ、接地電位と接続される接地プレートと、前記接地プレート上に層間絶縁膜を介して設けられた線路導体と、前記線路導体上に層間絶縁膜を介して設けられ、接地電位に接続されるシールドプレートと、前記シールドプレートの直上に層間絶縁膜を介して設けられたアンテナと、前記アンテナと接続して前記アンテナと同一面上に設けられた線路導体と、を備え、
前記アンテナは前記シールドプレートをアンテナグランドプレーンとするものであり、
前記シールドプレートは、前記アンテナと同一面上に設けられた線路導体と前記シールドプレート下の線路導体とを接続する部分に開口部を有することを特徴とする高周波半導体装置。
【請求項８】
前記アンテナはパッチアンテナであることを特徴とする請求項１または７記載の高周波半導体装置。
【請求項９】
前記層間絶縁膜はポリイミドまたはベンゾシクロブテンであることを特徴とする請求項１または７記載の高周波半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は高周波信号の導波路を用いたMMIC全般に関するものである。
【０００２】
【従来の技術】
HEMTやHBT に代表される高速半導体デバイスを利用したMMIC（Monolithic Microwave Integrated Circuit ）には、高周波信号を取り扱うため、通常のシリコン集積回路などとは違い、配線には高周波導波路が必要となる。このような高周波導波路としては、線路特性が安定で分散特性（伝播定数の周波数依存性）が少ないマイクロストリップ線路が使用される。
【０００３】
図１３は従来のマクロストリップ線路を使用したMMICのなかでも、特に線路導体を多層化したいわゆる3 次元MMICを示す図である。
【０００４】
図１３に示すように、従来の多層構造のMMICは半導体基板１上に設けられた表面絶縁膜２に接地プレート３が設けられ、この接地プレート３は各層間絶縁膜４上に設けられた線路導体５との間でマイクロストリップ線路を構成している。また、最上層にはパッド６が設けられて外部と接続される。
【０００５】
【発明が解決しようとする課題】
図１３で説明した従来のMMICは、所定のパッケージに収容され、パッド６とワイヤボンディングされてその電位を外部と接続している。
【０００６】
ところで、このようなMMICはその内部で高周波信号が取り扱われており、チップ外部からの電磁波などがMMICの動作に悪影響を及ぼすことがあるため、このようなチップは電気的に内部をシールド可能なパッケージに収容されるのが一般である。
【０００７】
しかしながら、チップをシールドして収容可能なパッケージとして知られるメタルパッケージやセラミックパッケージは高価であり、また、一つのパッケージ内に複数の素子を搭載する場合、それら素子自身の発する電磁波による相互干渉を防止しなければならない。
【０００８】
本発明は、外部電磁波による干渉あるいは、外部への電磁波の漏洩を減少できるMMICを提供することを目的とする。
【０００９】
【課題を解決するための手段】
図１は本発明の原理を説明する平面図、図２は図１中の線分A-A'における断面図である。
【００１０】
図１および図２に示すように、本発明では線路導体５が設けられたMMIC構造の上に更に層間絶縁膜４を介して接地電位に接続されるシールドプレート７を設けるものである。
【００１１】
半導体基板１上の回路デバイス（図示せず）が形成される領域、すなわち回路配置領域と線路導体５がその上部でシールドプレート７によって保護されるため、外部電磁波による干渉あるいは、外部への電磁波の漏洩を減少できる。
【００２３】
請求項１の高周波半導体装置は、表面側の最上層に位置する線路導体と同一の層にアンテナを設け、アンテナに相当する部分を前記シールドプレートに開口部を設けて設置するようにしたものであり、回路デバイス上に層間絶縁膜を介して接地プレートを設けることにより、回路デバイスに近接した位置で電磁波をシールドするとともに、前記シールドプレートとで線路導体を挟み込んでいるため、シールド効果を更に高めることができる。
【００２５】
請求項２の高周波半導体装置は、請求項１記載のアンテナ形成されている面とは逆の基板の背面側に外部と電気的に直接接続される端子部がさらに設けられるようにしたものである。
【００２６】
請求項３の高周波半導体装置は、請求項２記載の端子部を基板を貫通するビアホールを通じてその表面側と接続するようにしたものである。
【００２７】
請求項４の高周波半導体装置は、請求項２の端子部をフリップチップボンディングパッドとするようにしたものである。
【００２８】
請求項５の高周波半導体装置は、請求項１のアンテナのグランドプレーンとして前記接地プレーンを用いるようにしたものである。請求項６の高周波半導体装置は、シールドプレートと接地プレートとをシールドプレートの周縁に複数設けたスルーホールで接続することにより、線路導体を接地電位に接続された二つのプレートで挟み込むことによって、シールド効果を高めるものである。
【００２９】
請求項７の高周波半導体装置は、線路導体上に層間絶縁膜を介して設けられ、接地電位に接続されるシールドプレートと、シールドプレートの直上に層間絶縁膜を介して設けられたアンテナと、前記アンテナと接続して前記アンテナと同一面上に設けられた線路導体と、を備え、前記アンテナは前記シールドプレートをアンテナグランドプレーンとするものであり、前記シールドプレートは、前記アンテナと同一面上に設けられた線路導体と前記シールドプレート下の線路導体とを接続する部分に開口部を有するようにしたものである。
【００３０】
請求項８の高周波半導体装置は、請求項１または７のアンテナとしてパッチアンテナを用いるようにしたものである。
【００３１】
請求項９の高周波半導体装置は、請求項１または７の前記層間絶縁膜としてポリイミドまたはベンゾシクロブテンを用いるようにしたものである。
【００３２】
【発明の実施の形態】
以下、本発明の実施例を説明する。
【００３３】
図３は本発明を採用したMMICの第１実施例を説明する部分透過平面図である。
【００３４】
図４は図３の線分A-A'における断面図である。
【００３５】
本実施例ではＧａＡｓからなる化合物半導体基板１を使用し、ＦＥＴなどの能動デバイス（図示せず）を形成した後、その表面に窒化シリコンからなる表面絶縁膜２が設けられている。そして、表面絶縁膜２上に図示しない配線あるいはスルーホールによって接地電位に接続される金（Au) からなる接地プレート３が設けられ、その上に層間絶縁膜４を介して線路導体５が設けられる。ここで、線路導体５は接地プレート３との間で高周波伝送路を構成している。
【００３６】
各層間絶縁膜４はポリイミドやベンゾシクロブテン（ＢＣＢ）によって構成されており、線路導体５は、スパッタリングや蒸着などによって被着され、イオンミリングやリフトオフによってパターンニングされた金(Au)が使用されている。
【００３７】
本実施例では、最上層の線路導体５上に層間絶縁膜４が設けられ、その表面に本発明によるシールドプレート７が設けられている。また、シールドプレート７には、チップ１００の周縁部を囲うように接地プレート３と接続されるスルーホール８が設けられており、スルーホール８の内部に充填された内部導体８a によって接地プレート３と電気的に共通に接続される。
【００３８】
なお、外部接続用の端子であるパッド６は回路配置領域の周囲に位置する外周部に設けられており、シールドプレート７はこの外周部にパッド６を露出する開口を有している。このパッド６は、スルーホール９の内部導体９a によって内部に引き込まれるように構成される。
【００３９】
本実施例によれば、チップ１００の表面がシールドプレート７に覆われることにより、外部との間で電磁波干渉が生じに難くなるうえ、さらにチップ１００の周縁には内部導体８a が充填されたスルーホール８が設けられるので、側面における電磁波の干渉も抑制することができる。
【００４０】
図５は本発明を採用したMMICの第２実施例を説明する部分透過平面図である。
【００４１】
図６は図５の線分A-A'における断面図である。
【００４２】
図５および図６において、第１実施例と同じ部位には同じ番号を附している。
【００４３】
本実施例では、半導体基板１の裏面側から外部接続用のパッドであるフリップチップ電極１０を引き出す構造を採用している。
【００４４】
たとえば、半導体基板１に設けられた活性領域１ａの電位をフリップチップ電極１０に接続する場合、活性領域１ａの外側に電位の引出すための金(Au)からなる表面配線層１ｂを設け、そこに半導体基板１の裏面からエッチングして形成されたビアホール１ｃが設けられる。なお、半導体基板１の裏面には窒化シリコンからなる裏面保護膜１e が設けられている。このビアホール１ｃ内には内部導体１ｄが埋め込まれており、これによって表面配線層１b の電位がフリップチップ電極１０に接続される。なお、内部導体１d およびフリップチップ電極１０は金メッキによって形成される。
【００４５】
また、層間絶縁膜４上に設けられた線路導体５の電位を裏面に接続する場合には、接地プレート３にスルーホールを設け、そこを介して同様にビアホールを通じた内部導体によって引き出しを行えばよい。
【００４６】
本実施例によれば、シールドプレート７にはパッドを配置するための開口が必要ないため、直接に電磁波に曝されるチップ１００の表面側におけるシールド効果が高くなる。
【００４７】
図７は本発明を採用したMMICの第３実施例を説明する部分透過平面図である。
【００４８】
図８は図７の線分A-A'における断面図、図９は図７の線分B-B'における断面図である。
【００４９】
図７乃至図９において、第1，第2実施例と同じ部位には同じ番号を附している。
【００５０】
本実施例では、半導体デバイスが設けられる半導体基板１上の回路配置領域の上部にだけシールドプレート７が設けられ、パッド６が設けられる回路配置領域の外周部には、シールドプレート７を設けない構成を採用したものである。また、シールドプレート７の周縁には第１，２実施例と同じく、スルーホール８が設けられ、その内部に充填された内部導体８a によって、側面からの電磁波干渉を抑制している。
【００５１】
また、図８，９に示すように、パッド６とシールドプレート７の内側の領域との接続には、スルーホール８を一部除した領域を設けて、そこを線路導体５が通過するように構成する。
【００５２】
図１０は本発明を採用したMMICの第４実施例を説明する部分透過平面図である。
【００５３】
図１１は図１０の線分A-A'における断面図である。
【００５４】
図１０および図１１において、第１乃至第３実施例と同じ部位には同じ番号を附している。
【００５５】
本実施例は、アンテナ１１を使用して外部との信号の送受を行うものである。アンテナ１１は送信用と受信用に2 箇所設けられており、それぞれ接地プレート３をアンテナグランドプレーンとするパッチアンテナの構造をもっている。各アンテナ１１は線路導体５によってMMICの内部回路と接続されている。
【００５６】
また、アンテナを使用しない信号の入出力および電源や接地電位との接続のために、半導体基板１の裏面にはフリップチップ電極１０が設けられている。このフリップチップ電極１０の構造については、前記第2 実施例と同じものが採用されている。
【００５７】
図１２は本発明の第５実施例を説明する図である。
【００５８】
図１２において、図１１と同じ部位には同じ記号が附されている。
【００５９】
前記第４実施例では、接地プレート３がアンテナグランドプレーンとして機能していたが、図１２のようにシールドプレート７をアンテナグランドプレーンとして使用することもできる。第４実施例では、接地プレート３をアンテナグランドプレーンとしていたため、アンテナ１１の直下の領域には線路導体５など他の回路部品を配置することが出来なかったが、本実施例によれば、シールドプレート７をアンテナグランドプレーンとするので、シールドプレート７によって線路導体５などと高周波的な分離が可能になり、アンテナ１１をチップ上の任意の位置に配置することが可能になる。
【００６０】
なお、本実施例ではアンテナ１１が所定の特性を持つよう、アンテナ１１とシールドプレート７の間に位置する層間絶縁膜４はその厚みや誘電率が最適化されているが、それらを考慮せず、アンテナ１１の部分を外部と電気的に直接に接続するパッドとすることもできる。
【００６１】
【発明の効果】
以上説明したように本発明によれば、MMICの表面がシールドプレート７によって保護されるため、外部電磁波による干渉あるいは、外部への電磁波の漏洩がチップ単体で減少できる。このため、パッケージの簡素化が可能になり、さらには本発明によるチップ単体で回路基板などに実装することも可能になる。
【図面の簡単な説明】
【図１】  本発明の原理を説明する平面図
【図２】  本発明の原理を説明する断面図
【図３】  第１実施例を説明する部分透過平面図
【図４】  第１実施例を説明する（図３の線分A-A'における）断面図
【図５】  第２実施例を説明する部分透過平面図
【図６】  第２実施例を説明する（図５の線分A-A'における）断面図
【図７】  第３実施例を説明する部分透過平面図
【図８】  第３実施例を説明する（図７の線分A-A'における）断面図
【図９】  第３実施例を説明する（図７の線分B-B'における）断面図
【図１０】  第４実施例を説明する部分透過平面図
【図１１】  第４実施例を説明する（図１０の線分A-A'における）断面図
【図１２】  第５実施例を説明する断面図
【図１３】  従来のマクロストリップ線路を使用した3次元MMICを示す図
【符号の説明】
１    半導体基板
１ａ    活性領域
１ｂ    表面配線層
１ｃ    ビアホール
１ｄ    内部導体
１ｅ    裏面保護膜
２    表面絶縁膜
３    接地プレート
４    層間絶縁膜
５    線路導体
６    パッド
７    シールドプレート
８，９    スルーホール
８ａ，９ａ    内部導体
１０    フリップチップ電極
１１    アンテナ
１００    チップ
【図１】
0003818864.tif 000002
【図２】
0003818864.tif 000003
【図３】
0003818864.tif 000004
【図４】
0003818864.tif 000005
【図５】
0003818864.tif 000006
【図６】
0003818864.tif 000007
【図７】
0003818864.tif 000008
【図８】
0003818864.tif 000009
【図９】
0003818864.tif 000010
【図１０】
0003818864.tif 000011
【図１１】
0003818864.tif 000012
【図１２】
0003818864.tif 000013
【図１３】
0003818864.tif 000014