(57)【特許請求の範囲】
【請求項１】
ＩｎＰ基板の（００１）面上に第１のＩｎＰクラッド層を介して形成された活性層を含む第１のメサ半導体層を備えたレーザダイオードと、該（００１）面上に第２のＩｎＰクラッド層を介して形成された光導波層を含む第２のメサ半導体層を備えた光デバイスとが接続されてなる複合光デバイスの製造方法であって、  第１のメサ半導体層を、その長手方向が［１１０］方向に略一致するように、かつ該第１のメサ半導体層の一端面が［１１０］方向と略直交するように形成する工程と、  上記第２のＩｎＰクラッド層と上記光導波層とを含む複数の半導体層を、塩素（Ｃｌ）を含む雰囲気中で上記第１のメサ半導体層を埋め込むようにＭＯＣＶＤ法により成長させる工程と、  上記第１のメサ半導体層上から上記成長された複数の半導体層上に延在するように、かつその長手方向が［１１０］方向に略一致するように、絶縁膜を形成する工程と、  上記形成された絶縁膜をマスクとして、該マスクの両側をエッチングすることにより、上記第１のメサ半導体層と接続された上記第２のメサ半導体層を形成する工程とを含むことを特徴とする複合光デバイスの製造方法。
【請求項２】
ＩｎＰ基板の（００１）面上に第１のＩｎＰクラッド層を介して形成された活性層を含む第１のメサ半導体層を備えたレーザダイオードと、該（００１）面上に第２のＩｎＰクラッド層を介して形成された光導波層を含む第２のメサ半導体層を備えた光デバイスとが接続されてなる複合光デバイスの製造方法であって、  第１のメサ半導体層を、その長手方向が［１１０］方向に略一致するように、かつ該第１のメサ半導体層の一端面が［１１０］方向と略４５°の角度を成すように形成する工程と、  上記第２のＩｎＰクラッド層と上記光導波層とを含む複数の半導体層を、塩素（Ｃｌ）を含む雰囲気中で上記第１のメサ半導体層を埋め込むようにＭＯＣＶＤ法により成長させる工程と、  上記第１のメサ半導体層上から上記成長された複数の半導体層上に延在するように、かつその長手方向が［１１０］方向に略一致するように、絶縁膜を形成する工程と、  上記形成された絶縁膜をマスクとして、該マスクの両側をエッチングすることにより、上記第１のメサ半導体層と接続された上記第２のメサ半導体層を形成する工程とを含むことを特徴とする複合光デバイスの製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、複合光デバイス、特に半導体レーザダイオードと光変調器等の複合光デバイスの製造方法に関する。
【０００２】
【従来の技術】
近年、半導体基板上に形成された複合光デバイスとして、光変調器付半導体レーザダイオードが、広く使用されるようになってきている。しかし、例えば４０ＧＨｚ等の極めて高い周波数で変調する光変調器付半導体レーザダイオードでは、レーザ部の活性層（ＭＱＷ）と、光変調器部の光吸収層（ＭＱＷ）とを互いに異なる組成で構成する必要があるために、高い周波数で用いる光変調器付半導体レーザダイオードでは、まずレーザ部において各層を積層して、所定の形状にエッチングすることにより半導体レーザダイオードを形成した後、光変調部において各層を埋め込み成長させて、光変調器を形成して作製する。このように作製された従来の光変調器付半導体レーザダイオードは、半導体レーザダイオードと光変調器との接続部において、以下に述べるような種々の問題点を有し、十分な性能を得ることができなかった。
【０００３】
すなわち、従来の光変調器付半導体レーザダイオードでは、まず、図１１に示すように、ｎ−ＩｎＰ半導体基板１の表面（該表面の面方位は、（００１）である）上に、例えば、ｎ−ＩｎＰクラッド層２、ＩｎＧａＡｓ／ＩｎＧａＡｓＰ量子井戸構造（ＭＱＷ）活性層３、ｐ−ＩｎＰクラッド層４、ｐ−ＩｎＧａＡｓＰガイド層５その上にｐ−ＩｎＰクラッド層７を成長させた後、ストライプ状のＳｉＯ2膜を［１１０］方向に形成して、このＳｉＯ2膜８をマスクとして、エッチングすることにより、［１１０］方向と共振方向が一致した半導体レーザダイオードのレーザメサ部を形成する。ここで、本明細書において、ｎ−又はｐ−と記した時は、ｎ型又はｐ型であることを表すものとする。
【０００４】
次に、ＳｉＯ2膜８を選択成長マスクとして、ｎ−ＩｎＰクラッド層１０９、ＩｎＧａＡｓＰ／ＡｌＩｎＡｓ量子井戸構造（ＭＱＷ）吸収層１１０、ｐ−ＩｎＰクラッド層１１１を順次成長させた後、エッチングをすることにより、半導体レーザダイオードのレーザメサ部の端面に連結された光変調器部の変調器メサ部を作製する。
次に、ＦｅをドープしたＩｎＰ埋込層及びｎ−ＩｎＰ電流ブロック層を、レーザメサ部及び変調器部メサ部の両側に順次成長する。そして、レーザ部と光変調器部との間のアイソレーション部のｎ−ＩｎＰ電流ブロック層を除去した後、ｐ−ＩｎＰクラッド層を、ｐ−ＩｎＧａＡｓコンタクト層を順次成長して、アイソレーション部のｐ−ＩｎＧａＡｓコンタクト層を除去する。そして、アイソレーション部において分離された、レーザ部のｐ−ＩｎＧａＡｓコンタクト層と、光変調器部のｐ−ＩｎＧａＡｓコンタクト層とにそれぞれ、ｐ電極を形成し、ｎ−ＩｎＰ基板の裏面にｎ電極を形成することにより、従来例の光変調器付半導体レーザダイオードは作製される。ここで、アイソレーション部とは、レーザメサ部と変調器メサ部の接合部の上に設けられたレーザ部と光変調部とを電気的に分離するための部分であって、該アイソレーション部において、比較的高い導電性を有する層は除去される。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来例の光変調器付半導体レーザダイオードは、図１１に示すように、レーザメサ部を形成した後、ｎ−クラッド層１０９、光吸収層１１０及びｐクラッド層１１１を、ｎ−ＩｎＰ半導体基板１の上面である（００１）面上に成長させるときに、図１１及び図１２に示すように、レーザメサ部の端面（該端面は、（１１０）面となる。）においても、各層が成長する。このために、ＳｉＯ2膜８上にｐ−ＩｎＰクラッド層１１１が覆いかぶさり、凸部が形成されたり、また光吸収層１１０の端面が、活性層３の端面と対向しないという現象を生じていた。このことにより、上に形成されるｐ−ＩｎＧａＡｓコンタクト層等が凸部で成長不良を起こしたり、ｎ−ＩｎＰ電流ブロック層をアイソレーション部において十分除去することができず、レーザ部と光変調器の間のアイソレーションが悪くなるという問題点があった。また、吸収層１１０と活性層３の間隔が長くなり、かつ吸収層１１０の端面と活性層３の端面とを互いに対向させることができないので、光の結合効率が悪くなるという問題点があった。
【０００６】
以上の従来例の説明では、光変調器付半導体レーザダイオードについて説明したが、以上の問題点は、光変調器付半導体レーザダイオードに限らず、半導体基板上に、異なる層を成長させることにより構成される、半導体レーザダイオードと光スイッチ、光分配器等の他の光デバイスとの間の結合部における共通の問題点である。
【０００７】
本発明の目的は、以上の従来例の持つ問題点を解決して、それぞれ半導体基板上に形成されるレーザダイオードと光デバイスとの間の結合効率が良好な複合光デバイスの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、上述の従来例の持つ問題点を解決するために、鋭意検討した結果、ＭＯＣＶＤ法を用いて、ＨＣｌが添加された雰囲気中において結晶を成長させた場合、所定の方位の面上では、結晶成長が抑制されることに着目し、このことを利用することにより、活性層と光導波層とを別々に成長させて形成した場合でも、活性層の一端面と上記光導波層の一端面とを近接して形成することができることを見いだして完成させたものである。
【００１９】
すなわち、本発明の第１の複合デバイスの製造方法は、ＩｎＰ基板の（００１）面上に第１のＩｎＰクラッド層を介して形成された活性層を含む第１のメサ半導体層を備えたレーザダイオードと、該（００１）面上に第２のＩｎＰクラッド層を介して形成された光導波層を含む第２のメサ半導体層を備えた光デバイスとが接続されてなる複合光デバイスの製造方法であって、第１のメサ半導体層を、その長手方向が［１１０］方向に略一致するように、かつ該第１のメサ半導体層の一端面が［１１０］方向と略直交するように形成する工程と、上記第２のＩｎＰクラッド層と上記光導波層とを含む複数の半導体層を、塩素（Ｃｌ）を含む雰囲気中で上記第１のメサ半導体層を埋め込むようにＭＯＣＶＤ法により成長させる工程と、上記第１のメサ半導体層上から上記成長された複数の半導体層上に延在するように、かつその長手方向が［１１０］方向に略一致するように、絶縁膜を形成する工程と、上記形成された絶縁膜をマスクとして、該マスクの両側をエッチングすることにより、上記第１のメサ半導体層と接続された上記第２のメサ半導体層を形成する工程とを含むことを特徴とする。
【００２０】
また、本発明の第２の複合デバイスの製造方法は、ＩｎＰ基板の（００１）面上に第１のＩｎＰクラッド層を介して形成された活性層を含む第１のメサ半導体層を備えたレーザダイオードと、該（００１）面上に第２のＩｎＰクラッド層を介して形成された光導波層を含む第２のメサ半導体層を備えた光デバイスとが接続されてなる複合光デバイスの製造方法であって、第１のメサ半導体層を、その長手方向が［１１０］方向に略一致するように、かつ該第１のメサ半導体層の一端面が［１１０］方向と略４５°の角度を成すように形成する工程と、上記第２のＩｎＰクラッド層と上記光導波層とを含む複数の半導体層を、塩素（Ｃｌ）を含む雰囲気中で上記第１のメサ半導体層を埋め込むようにＭＯＣＶＤ法により成長させる工程と、上記第１のメサ半導体層上から上記成長された複数の半導体層上に延在するように、かつその長手方向が［１１０］方向に略一致するように、絶縁膜を形成する工程と、上記形成された絶縁膜をマスクとして、該マスクの両側をエッチングすることにより、上記第１のメサ半導体層と接続された上記第２のメサ半導体層を形成する工程とを含むことを特徴とする。
【００２１】
【発明の実施の形態】
以下、図面を参照して、本発明に係る実施の形態について説明する。
実施の形態１．
本発明に係る実施の形態１の光変調器付半導体レーザダイオードは、レーザダイオードのレーザメサ部の端面が所定の面方位に設定され、かつ光変調部における変調器メサ部のｎ−ＩｎＰクラッド層９、活性層１０及びｐ−ＩｎＰクラッド層１１の各層が、ＨＣｌが添加されたＭＯＣＶＤ成長雰囲気中で成長されている。これによって、詳細後述するように、活性層３と吸収層１０とを、各層の端面が互いに近接して対向するように形成することができる（図１）ので、活性層３と吸収層１０との結合効率を極めて良好にでき、しかも、ｐ−ＩｎＰクラッド層１１を、接合部において凸部のない平坦に形成することができる（図１）ので、より上層に形成されるｐ−ＩｎＰクラッド層１６やｐ−ＩｎＧａＡｓコンタクト層を成長不良を起こさせることなく形成できる。
【００２２】
まず、本実施の形態１における光変調部における変調器メサ部のｎ−ＩｎＰクラッド層９、吸収層１０及びｐ−ＩｎＰクラッド層１１の各層の成長について説明する。ここでは、平坦に埋め込み成長を行うための方法として、ＭＯＣＶＤ法を用いて、成長雰囲気中にＨＣｌを添加して２つの角度方向のドライメサヘ埋め込み成長を行った場合の、その埋め込み形状について述べる。
図３は、［１１０］方向に共振方向が一致するように形成されたレーザメサ部ヘの、ＨＣｌが添加された雰囲気におけるＩｎＰ埋め込み成長過程を模式的に示している。図３に示すように、レーザメサ部の端面である（１１０）面におけるＩｎＰの成長速度は、底面である（００１）面における成長速度に比べて遅くなる。これは、ＨＣｌの吸着あるいは分解の容易さが基板の面方位に依存しているためである。さらに、ＨＣｌの添加により（１１１）Ｂ面上でのＩｎ原子の表面マイグレーションが促進されることにより、マスク端に現れる（１１１）Ｂ面の成長も抑制される。従って、実質的には、（００１）底面からの成長のみによってメサが埋め込まれていくため、平坦に埋め込み成長させることができる。
【００２３】
しかし、レーザメサ部の長手方向と［１１０］方向となす角度が５°以上に（すなわち、メサの端面が（１１０）面にならずに、該端面が［１１０］方向に対して８５°以下又は９５°以上の角度を成す場合）になると、ＨＣｌが添加された雰囲気中で成長させても、図４に示すように、レーザ部のメサの端面におけるＩｎＰの成長速度は、底面である（００１）面における成長速度と実質的に等しくなり、レーザ部のメサ部の端面においてＩｎＰが成長する。これによって、図４に示すように、ＨＣｌ無添加のときと同様に、（００１）面である底面と（１１０）面であるレーザメサ部端面から、それぞれ成長が進み、それに伴い形成された（１１１）Ｂ面上の成長によって、しだいにＳｉＯ2ストライプマスク８に成長された結晶が覆いかぶさってくる。
【００２４】
本実施の形態１は、以上の性質に着目して、レーザメサ部の端面が、［１１０］方向に対して８５°以上、９５°以下になるように構成し、かつ光変調部における変調器メサ部のｎ−ＩｎＰクラッド層９、吸収層１０及びｐ−ＩｎＰクラッド層１１の各層を、ＨＣｌが添加されたＭＯＣＶＤ成長雰囲気中で成長させて形成している。これによって、レーザメサ部の端面における結晶の成長を抑制して、図１に示すように、接続部におけるクラッド層１１の盛り上がりを防止するとともに、活性層３と吸収層１０とを、各端面が互いに近接して対向するように構成することができる。
【００２５】
次に、活性層３と吸収層１１との間の互いの位置関係と、結合効率について図２を参照して説明する。例えば、実施の形態１において、活性層３の屈折率を３．１７とし、吸収層１０の屈折率を３．５０として、計算した結果、結合効率を９５％以上にするためには、活性層３の端面と吸収層１０の端面との間の間隔Δｘを０．５μｍ以下にし、かつ活性層３と吸収層１０との垂直方向の位置ずれΔｙを０．１μｍ以下に設定する必要があることが確認された。また、基板１の表面には、Ｓｉ等の不純物がパイルアップするために、該表面と吸収層との間の距離Δａは、少なくとも０．５μｍ以上に設定する必要がある。すなわち、ｎ−ＩｎＰクラッド層９の厚さは、０．５μｍ以上に設定する必要がある。
【００２６】
従って、従来例のように、ＨＣｌが添加されていない雰囲気で成長された各層を用いて、変調器メサ部を形成すると、図１１に示すように、活性層３と吸収層１１０との間隔Δｘが大きく（０．５μｍ以上）なり、かつ活性層３の端面と吸収層１１０の端面とを対向させることができないので、十分な結合効率を得ることができない。
これに対して、本実施の形態１では、上述のように、ｎ−ＩｎＰクラッド層９、吸収層１０及びｐ−ＩｎＰクラッド層１１を成長させるときのレーザメサ部の（１１０）端面における成長を極めて小さく（実質的に０）することができるので、ｎ−ＩｎＰクラッド層９の厚さを厚くしても、活性層３の端面と吸収層１０の端面とを互いに対向させかつ該端面間の間隔を小さく（０．５μｍ以下に設定することができる。
【００２７】
次に、本実施の形態１の変調器付半導体レーザダイオードの製造方法について説明する。本製造方法ではまず、図５（ａ）に示すように、上面の面方位が（００１）になるように形成されたｎ−ＩｎＰ半導体基板１の上面に、
（１）例えば、硫黄（Ｓ）等の導電型をｎ型にする不純物が１×１０18ｃｍ-3ドープされた１．８μｍの厚さのｎ−ＩｎＰクラッド層２、
（２）ＩｎＧａＡｓ／ＩｎＧａＡｓＰ量子井戸構造からなり、１．５５μｍ帯のレーザ発振が可能な０．１μｍの厚さの活性層３（アンドープ）、
（３）例えば、亜鉛（Ｚｎ）等の導電型をｐ型にする不純物が１×１０18ｃｍ-3ドープされた０．１μｍの厚さのｐ−ＩｎＰクラッド層４、
（４）例えば、亜鉛（Ｚｎ）等の導電型をｐ型にする不純物が１×１０18ｃｍ-3ドープされた４０ｎｍの厚さのｐ−ＩｎＧａＡｓＰガイド層５、
（５）例えば、亜鉛（Ｚｎ）等の導電型をｐ型にする不純物が１×１０18ｃｍ-3ドープされた１０ｎｍの厚さのｐ−ＩｎＰキャップ層６を、
ＭＯＣＶＤ法を用いて順次成長させる。
【００２８】
次に、干渉露光技術とエッチング技術を用いて、［１１０］方向に２４０ｎｍ間隔にｐ−ＩｎＧａＡｓＰガイド層５を除去し、その上に、図５（ｂ）に示すように、例えば、亜鉛（Ｚｎ）等の導電型をｐ型にする不純物が１×１０18ｃｍ-3ドープされたｐ−ＩｎＰクラッド層７をＭＯＣＶＤ法を用いて０．７μｍの厚さに成長させる。そして、表面全体にＳｉＯ2膜をスパッタにより蒸着し写真製版技術を用いて、その長手方向が［１１０］方向と一致するようにＳｉＯ2ストライプマスク８を形成する（幅１０μ１ｍ、長さ５００μｍ）。このＳｉＯ2ストライプマスク８を用いて、図５（ｃ）のようなレーザメサ部をＣ2Ｈ6／Ｈ2系のＲＩＥを用いて形成する。ここで、レーザメサ部の高さは、２．０μｍになるように、ｎ−ＩｎＰクラッド層２の途中までエッチンエッチングする。
【００２９】
次に、ＳｉＯ2ストライプマスク８を選択成長マスクとして、図６（ａ）に示すように、
（１）例えば、硫黄（Ｓ）等の導電型をｎ型にする不純物が１×１０18ｃｍ-3ドープされた１．８μｍの厚さのｎ−ＩｎＰクラッド層９、
（２）ＩｎＧａＡｓＰ／ＡｌＩｎＡｓ量子井戸構造からなり、１．５μｍ帯の０．１μｍの厚さの吸収層１０（アンドープ）、及び
（３）例えば、亜鉛（Ｚｎ）等の導電型をｐ型にする不純物が１×１０18ｃｍ-3ドープされた０．８μｍの厚さのｐ−ＩｎＰクラッド層１１をそれぞれ、
ＭＯＣＶＤ法を用いて、ＨＣｌが添加された雰囲気中でレーザメサ部を埋め込むように成長させて形成する。ここで、本工程では、ＨＣｌが添加された雰囲気中で各層が成長されているので、レーザメサ部の端面における成長が抑制され、その結果、ＳｉＯ2ストライプマスク８の上にｐ−ＩｎＰクラッド層１１が形成されることはない。
【００３０】
そして、ＳｉＯ2ストライプマスク８を除去した後、再度表面全体にＳｉＯ2膜をスパッタにより蒸着し写真製版技術を用いて［１１０］方向にＳｉＯ2ストライプマスク１２を形成する。このＳｉＯ2ストライプマスク１２の幅は上記ＳｉＯ2ストライプマスク８に比べて狭い１．５μｍとする。次に、このＳｉＯ2ストライプマスク１２を用いて、図６（ｂ）に示すように、レーザメサ部と変調器メサ部とが接続されたメサ構造をＣ2Ｈ6／Ｈ2系のＲＩＥを用いて形成する。ここで、該メサ部の高さは、３．５μｍになるように、メサエッチングをする。次に、メサ部の両側に、Ｆｅが４×１０16ｃｍ-3の濃度に添加されたＦｅ−ＩｎＰ埋込層１３を３．０μｍ成長させて形成し、ｎ型不純物が７×１０18ｃｍ-3の濃度に添加されたｎ−ＩｎＰ電流ブロック層１４を０．５μｍの厚さに成長させる（図６（ｃ））。このときも、ＨＣｌを添加して成長することによりＳｉＯ2ストライプマスク１２上にＦｅ−ＩｎＰ埋込層１４を覆い被さず、図６（ｃ）に示すように、平坦に埋め込むことができる。
【００３１】
次に、図７（ａ）に示すように、レーザメサ部と変調器メサ部との接続部分の上に［１／１０］方向に、一方の側面から他方の側面に至る幅３０μｍの開口部が形成されたレジスト１５を形成し、ＲＩＥを用いて該開口部を介してアイソレーション部のｎ−ＩｎＰ電流ブロック層１４を除去する。このとき、メサ部の上面はＳｉＯ2ストライプマスク８で覆われているので、ＲＩＥでダメージを受けることはない。そして、レジスト１５およびＳｉＯ2ストライプマスク１２を除去した後、図７（ｂ）に示すようにｐ型不純物が１×１０18ｃｍ-3の濃度にドープされたｐ−ＩｎＰクラッド層１６を１．５μｍ、ｐ型不純物が７×１０18ｃｍ-3の濃度にドープされたｐ−ＩｎＧａＡｓコンタクト層１７を０．５μｍの厚さに順次成長させる。
ここで、［］内の／は、／の後の数字の上に付すべきバー（￣）を表わす（以下、本明細書において同様とする）。
【００３２】
そして、図７（ｃ）に示すように、レジスト１５と同様のアイソレーション部に開口部を有するようにレジスト１８を形成し、該開口部を介してアイソレーション部のｐ−ＩｎＧａＡｓコンタクト層１７を除去する。このとき、ｐ−ＩｎＰクラッド層１６は、表面から１μｍ程度の深さまで除去する。次に、レジスト１８を除去した後に表面全体にＳｉＯ2膜をスパッタにより蒸着し写真製版技術を用いて図８（ａ）に示すような、レーザ部の全面と光変調部の変調器メサ部とを覆う凸型のＳｉＯ2マスク１９を形成する。ＳｉＯ2マスク１９の突起部分（変調器部分）は、長さは１５０μｍ、幅は図６（ｂ）で示したＳｉＯ2ストライプマスク１２の幅より大きくして、３μｍとする。ＳｉＯ2マスク１９をエッチングマスクとしてＲＩＥを用いて変調器メサ部の両側を表面から１μｍの深さまでエッチングする。そして、エッチングされた部分をポリイミド２０で埋め込める（図８（ｂ））。ＳｉＯ2マスク１９を除去した後、表・裏面に電極を形成し、結晶を共振方向と直角に劈開して該劈開面をコーティングする。以上のようにして実施の形態１の変調器付半導体レーザダイオードを作製することができる。
【００３３】
以上のように形成された本実施の形態１の変調器付半導体レーザダイオードにおけるレーザ領域は、ＤＦＢ（分布帰還形）レーザとよばれ、該レーザ領域には、順バイアスが印加されて連続発振し、発振されたレーザ光は、接続部を介して光変調器の吸収層１０に伝送され、光変調器領域に印加されるバイアス電圧に応答して変調されて出力される。ここで、光変調器領域の吸収層１０にバイアス電圧が印加されていない場合は、レーザ光は、変調器端面から出力される。
すなわち、この場合、ＩｎＧａＡｓ／ＩｎＧａＡｓＰ量子井戸構造の活性層３から出力されるレーザ光の波長は、ＩｎＧａＡｓＰ／ＡｌＩｎＡｓ量子井戸構造の吸収層１０の吸収波長より大きくなり、該吸収層１０では吸収されない。また、変調器に逆バイアスを印加した場合には、シュタルク効果によりＩｎＧａＡｓＰ／ＡｌＩｎＡｓ量子井戸構造の吸収層１０の吸収波長が長波長化するので、レーザ光は該吸収層１０で吸収されて変調器端面から光は出射されない。ここで、この光変調器領域及び半導体レーザ領域にそれぞれ逆バイアス及び順バイアスを印加した場合に、電気的なクロストークを抑制するために、ｎ−ＩｎＰ電流ブロック層１４とｐ−ＩｎＧａＡｓコンタクト層１７並びにｐ−ＩｎＰクラッド層の一部を除去して、アイソレーション領域を形成している。
【００３４】
このように、光変調器領域に高速変調された逆バイアスを印加することにより、レーザ発振領域で発生したレーザ光を、例えば４０ＧＨｚの極めて高い周波数で変調することができる。
【００３５】
以上のように構成された実施の形態１の変調器付半導体レーザダイオードは、レーザメサ部の端面が（１１０）面になるように、レーザメサ部を形成し、ｎ−ＩｎＰクラッド層９、吸収層１０及びｐ−ＩｎＰクラッド層１１とを、ＨＣｌが添加された雰囲気中でＭＯＣＶＤ法を用いて形成している。これによって、実施の形態１の変調器付半導体レーザダイオードは、以下のような優れた特徴を有する。
（１）レーザ発振領域の活性層３と光変調器領域の吸収層１１とを互いに対向して近接するように形成することができ、活性層３と吸収層１１との接合部における光の結合効率をよくできる。
本発明者らの検討によれば、ｎ−ＩｎＰクラッド層を０．５μｍに設定した場合、活性層３の端面と吸収層１１の端面との間隔を０．０２μｍ程度にできることが確認された。また該間隔は条件をさらに詰めることにより実質的に０にすることができると考えられる。
（２）また、ｐ−ＩｎＰクラッド層１１の接合部における盛り上がりを極めて小さくできるので、接合部上に形成されるアイソレーション部のｎ−ＩｎＰ電流ブロック層１４等を残さず除去できるので、レーザ発振領域と光変調器領域との間のアイソレーションを極めて良くできる（言い換えると、電気的なクロストークを抑制できる）。
【００３６】
実施の形態２．
次に、本発明に係る実施の形態２の変調器付半導体レーザダイオードについて説明する。本実施の形態２の変調器付半導体レーザダイオードは、実施の形態１の変調器付半導体レーザダイオードと比較して、以下に示す（１）が異なる以外は、実施の形態１と同様に形成される。
（１）実施の形態２では、レーザ領域のレーザメサ部の光変調部と対向する端面が、図１０に示すように、［１１０］方向に対して４５°の角度を成すように形成する。
【００３７】
すなわち、実施の形態１の図５（ｃ）に示すＳｉＯ2ストライプマスク８に代えて、図１０に示す、端部が［１１０］方向に対して４５°となるようにＳｉＯ2ストライプマスク３１を形成して、該マスク３１を用いてエッチングすることにより、端面が、［１１０］方向に対して４５度に傾いたレーザメサ部を形成する。そして、ｎ−ＩｎＰクラッド層９、活性層１０及びｐ−ＩｎＰクラッド層１１を、ＭＯＣＶＤを用いて、ＨＣｌを含む雰囲気で成長させて形成する。
【００３８】
この実施の形態２では、ＨＣｌを添加した雰囲気中で結晶成長させた場合、［１１０］方向に対して４５度に傾いた面上における結晶成長が、抑制されることを利用している。したがって、実施の形態２においても、活性層３の端面と吸収層１１の端面とが互いに近接して対向するように吸収層１１を形成することができるので、光の結合効率をよくできる。
【００３９】
尚、本実施の形態２では、ＨＣｌを添加しない雰囲気中で、ｎ−ＩｎＰクラッド層９、活性層１０及びｐ−ＩｎＰクラッド層１１を成長させても、（１１１）面上の成長を抑制できるので、従来例に比較して、接合部におけるｐ−クラッド層の盛り上がりを小さくでき、ＳｉＯ2ストライプマスク３１への覆いかぶさりを防止できる。これによって、ＨＣｌが添加された雰囲気を用いることなく光変調部の各層を成長させても、レーザ部と光変調部とのアイソレーションを良くすることができる。しかしながら、ＨＣｌを添加した雰囲気で成長させることにより、さらに活性層３の端面と吸収層１１の端面とを近付けることができ、結合効率を良くできる。
【００４０】
以上のように構成された実施の形態２の変調器付半導体レーザダイオードは、実施の形態１と同様の効果を有するとともに、吸収層３の端面と活性層１１の端面とが、光の進行方向に対して４５度であるために接合面における反射を抑えることができ、光の結合効率が実施の形態１に比較してさらに良くなる。
以上の実施の形態２では、端面が、［１１０］方向に対して４５度に傾いたレーザメサ部を形成したが、本発明はこれに限らず、該端面と［１１０］方向との角度を０°以上、４５°以下に設定しても、実施の形態２と同様の効果が得られる。
【００４１】
実施の形態３．
実施の形態３は、実施の形態１，２で説明した結晶成長の方向性の制御方法を、半導体基板上の光導波路の形成に応用したものであって、実施の形態３の光導波路は、図９に示す手順で作製される。
まず、図９（ａ）に示すように、表面が（００１）面になるように形成されたｎ−ＩｎＰ半導体基板２１の上面に、
（１）例えば、硫黄（Ｓ）等の導電型をｎ型にする不純物が１×１０18ｃｍ-3ドープされた１．８μｍの厚さのｎ−ＩｎＰバッファ層２２、
（２）ＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ量子井戸構造からなり、１．３０μｍ帯の０．１μｍの厚さの光導波層２３（アンドープ）、
（３）例えば、亜鉛（Ｚｎ）等の導電型をｐ型にする不純物が１×１０18ｃｍ-3ドープされた０．７μｍの厚さのｐ−ＩｎＰクラッド層２４をそれぞれ、
ＭＯＣＶＤ法を用いて順次成長させる。
【００４２】
次に、表面全体にＳｉＯ2膜をスパッタにより蒸着し、写真製版技術を用いて、ＳｉＯ2ストライプマスク２５を形成する。
ここで、図９（ｂ１）に示すように、ＳｉＯ2ストライプマスク２５の各部分の長手方向が、［１／１０］方向に対して±５°又は［１１０］方向に対して±４５°のいずれかになるように形成する。そして、このＳｉＯ2ストライプマスク２５を用いて、図９（ｃ）のようなメサ部をＣ2Ｈ6／Ｈ2系のＲＩＥを用いて形成する。ここで、メサ部の高さは、例えば、２．０μｍになるように、エッチングする。
【００４３】
次に、ＳｉＯ2ストライプマスク２５を選択成長マスクとして、
（１）例えば、亜鉛（Ｚｎ）等の導電型をｐ型にする不純物が８×１０17ｃｍ-3ドープされた０．２μｍの厚さのｐ−ＩｎＰ埋込層２６、
（２）例えば、硫黄（Ｓ）等の導電型をｎ型にする不純物が７×１０18ｃｍ-3ドープされた１．２μｍの厚さのｎ−ＩｎＰ電流ブロック層２７、
（３）例えば、亜鉛（Ｚｎ）等の導電型をｐ型にする不純物が８×１０17ｃｍ-3ドープされた０．６μｍの厚さのｐ−ＩｎＰ埋込層２８をそれぞれ、
ＭＯＣＶＤを用いて、順次成長させる。その後、ＳｉＯ2ストライプマスク２５を除去する。
【００４４】
以上のように構成された実施の形態３の光導波路においては、ｐ−ＩｎＰ埋込層２６、ｎ−ＩｎＰ電流ブロック層２７及びｐ−ＩｎＰ埋込層２８を成長させるときに、メサの側面における結晶成長を抑制することができるので、光導波路の側面の端部で埋め込み層２８が盛り上がることを防止でき、埋め込み層を平坦に形成することができる。従って、以上の実施の形態３の光導波路及び埋め込み層２８の上に、光デバイスを形成することができる。すなわち、本実施の形態３の光導波路は、複合光デバイスの構成に適する。
【００４５】
以上の実施の形態１，２，３は、ｎ−ＩｎＰ基板１を用いて構成したが、本発明はこれに限らず、ｐ−ＩｎＰ基板を用いて構成してもよい。
また、実施の形態１，２，３では、ｎ−ＩｎＰ基板１を用いて各層をＩｎＰ系の半導体材料で形成したが、本発明はこれに限らず、例えば、他のＧａＡｓ等の化合物半導体基板及び、各層をＧａＡｓ等の半導体材料を用いて構成しても良い。さらに、実施の形態１，２，３では、ＭＯＣＶＤ法の雰囲気として、ＨＣｌが添加された雰囲気を用いたが、本発明はこれに限らず、ＣＨ3Ｃｌ及びＣＣｌ4等を添加した雰囲気でも良い。すなわち、本発明では、少なくともＣｌを含む雰囲気であればよい。
以上のように構成しても実施の形態１，２，３と同様の効果を有する。
【００５５】
【発明の効果】
また、本発明の第１の複合デバイスの製造方法は、第１のメサ半導体層を、その長手方向が［１１０］方向に略一致するように、かつ該第１のメサ半導体層の一端面が［１１０］方向と略直交するように形成する工程と、上記第２のＩｎＰクラッド層と上記光導波層とを含む複数の半導体層を、ＨＣｌが添加された雰囲気中で上記第１のメサ半導体層を埋め込むように成長させる工程とを含んでいるので、上記活性層の一端面と上記光導波層の一端面とを、近接して互いに対向するように形成することができるので、上記レーザダイオードと上記光デバイスとの間の結合効率が極めて良好な複合光デバイスを製造できる。
【００５６】
また、本発明の第２の複合デバイスの製造方法は、第１のメサ半導体層を、その長手方向が［１１０］方向に略一致するように、かつ該第１のメサ半導体層の一端面が［１１０］方向と略４５°の角度を成すように形成する工程と、上記第２のＩｎＰクラッド層と上記光導波層とを含む複数の半導体層を、ＨＣｌが添加された雰囲気中で上記第１のメサ半導体層を埋め込むように成長させる工程と、上記第１のメサ半導体層上から上記成長された複数の半導体層上に延在するように、かつその長手方向が［１１０］方向に略一致するように、絶縁膜を形成する工程と、上記形成された絶縁膜をマスクとして、該マスクの両側をエッチングすることにより、上記第１のメサ半導体層と接続された上記第２のメサ半導体層を形成する工程とを含んでいるので、上記活性層の一端面と上記光導波層の一端面とを、近接して互いに対向するように形成することができるので、上記レーザダイオードと上記光デバイスとの間の結合効率が極めて良好な複合光デバイスを製造できる。
【図面の簡単な説明】
【図１】  本発明に係る実施の形態１の光変調器付半導体レーザダイオードの接合部分を模式的に示す断面図である。
【図２】  光変調器付半導体レーザダイオードの評価に用いた接合部分の断面図である。
【図３】  実施の形態１における埋め込み成長の過程を示す図である。
【図４】  図３において、（１１０）面から５°だけ傾けた面上の成長の過程を示す図である。
【図５】  実施の形態１の光変調器付半導体レーザダイオードの製造方法の各ステップを示す図（その１）である。
【図６】  実施の形態１の光変調器付半導体レーザダイオードの製造方法の各ステップを示す図（その２）である。
【図７】  実施の形態１の光変調器付半導体レーザダイオードの製造方法の各ステップを示す図（その３）である。
【図８】  実施の形態１の光変調器付半導体レーザダイオードの製造方法の各ステップを示す図（その４）である。
【図９】  本発明に係る実施の形態３の複合光デバイスの製造工程における主要なステップの斜視図である。
【図１０】  本発明に係る実施の形態２の光変調器付半導体レーザダイオードのレーザメサ部の構成を示す斜視図である。
【図１１】  従来例の光変調器付半導体レーザダイオードの接合部分を模式的に示す断面図である。
【図１２】  従来例の光変調器付半導体レーザダイオードの接合部分における埋め込み成長の過程を示す図である。
【符号の説明】
１  ｎ−ＩｎＰ基板、２  ｎ−ＩｎＰクラッド層、３  活性層、４  ｐ−ＩｎＰクラッド層、５  ＩｎＧａＡｓＰガイド層、６  ｐ−ＩｎＰキャップ層、７  ｐ−ＩｎＰクラッド層、８  ＳｉＯ2ストライプマスク、９  ｎ−ＩｎＰクラッド層、１０  吸収層、１１  ｐ−ＩｎＰクラッド層、１２  ＳｉＯ2ストライプマスク、１３  ＦｅドープＩｎＰ埋込層、１４  ｎ−ＩｎＰ電流ブロック層、１６  ｐ−ＩｎＰクラッド層、１７  ｐ−ＩｎＧａＡｓコンタクト層、１８  レジスト、１９  ＳｉＯ2マスク、２０  ポリイミド、３１  ＳｉＯ2ストライプマスク。
【図１】
0003752369.tif 000002
【図２】
0003752369.tif 000003
【図３】
0003752369.tif 000004
【図４】
0003752369.tif 000005
【図５】
0003752369.tif 000006
【図６】
0003752369.tif 000007
【図７】
0003752369.tif 000008
【図８】
0003752369.tif 000009
【図９】
0003752369.tif 000010
【図１０】
0003752369.tif 000011
【図１１】
0003752369.tif 000012
【図１２】
0003752369.tif 000013