(57)【特許請求の範囲】
【請求項１】
クロック信号に応じてスイッチングするスイッチにより第１及び第２入力電圧をキャパシタに供給するスイッチドキャパシタ部と、
基準電圧を入力し、増幅された基準電圧を出力する基準電圧供給部と、
前記基準電圧供給部の出力を安定した電圧レベルに維持するスイッチングノイズ除去部と、
負（−）入力で前記スイッチドキャパシタ部の出力を受信し、正（＋）入力で前記スイッチングノイズ除去部を介して前記基準電圧供給部の出力を受信する演算増幅器と、
前記演算増幅器の出力を該演算増幅器の負（−）入力にフィードバックするフィードバックキャパシタとを有してなることを特徴とするスイッチドキャパシタ積分器。
【請求項２】
前記スイッチングノイズ除去部は、ローパスフィルタにより構成することを特徴とする請求項１に記載のスイッチドキャパシタ積分器。
【請求項３】
前記スイッチングノイズ除去部は、前記基準電圧供給部の出力ノードと前記演算増幅器の負入力ノードとの間に接続される抵抗と、前記演算増幅器の負入力ノードと接地電源ノードとの間に接続されるキャパシタとからなることを特徴とする請求項２に記載のスイッチドキャパシタ積分器。
【請求項４】
前記基準電圧供給部は、前記基準電圧を正（＋）入力で受信し、出力が負（−）入力にフィードバックされる演算増幅器により構成されることを特徴とする請求項１に記載のスイッチドキャパシタ積分器。
【請求項５】
前記スイッチドキャパシタ部は、キャパシタと、
前記第１入力電圧を前記キャパシタの一側に供給する第１スイッチと、
前記第２入力電圧を前記キャパシタの一側に供給する第２スイッチと、
前記キャパシタの他側と前記基準電圧供給部の出力ノードとをスイッチングする第３スイッチと、
前記キャパシタの他側と前記演算増幅器の負（−）入力ノードとをスイッチングする第４スイッチとを有することを特徴とする請求項１に記載のスイッチドキャパシタ積分器。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、スイッチドキャパシタ（Ｓｗｉｔｃｈｅｄ−ｃａｐａｃｉｔｏｒ）を利用した積分器回路に関し、さらに詳細には、スイッチングノイズを除去したスイッチドキャパシタ積分器に関する。
【０００２】
【従来の技術】
図１は、電子回路設計においてフィルタとなす、フィルタの基本回路である積分器を示した回路図面である。図１に示すように、通常の積分器は、負入力ノードに供給された電圧を増幅して出力電圧信号Ｖｏｕｔ（ｔ）を出力する演算増幅器Ａ、演算増幅器Ａの負入力ノードと出力ノードとの間に接続されるフィードバックキャパシタＣ２、Ｖｉｎ（ｔ）の電圧入力ノードと演算増幅器Ａの負入力ノードとの間に接続された抵抗Ｒ１から構成される。積分器の伝達関数及び周波数特性は、Ｈ（ｓ）＝−１／Ｒ１Ｃ２＊１／ｓとなる。
【０００３】
図１の積分器を集積回路上に具現化する時、積分器の抵抗とキャパシタは、各々約５％及び約１％内の精度誤差を有するのみでなく、その誤差の値が製造工程、温度、使用時間などの動作環境に応じてかなりの変化をするので、積分器の正確かつ信頼性のある周波数特性を得ることは難しい。したがって、これら前述の問題を集積回路上で解決する方法として、図２に示すスイッチドキャパシタ回路が提案された。
【０００４】
以下、図２を参照しながらスイッチドキャパシタ回路について説明する。
まず、φ１とφ２は、重ならない２相クロック（ｎｏｎｏｖｅｒｌａｐｐｉｎｇ  ｔｗｏ−ｐｈａｓｅ  ｃｌｏｃｋｓ）信号であり、φ１＝‘１’である間に、Ｃ１にＱ１＝Ｃ１＊Ｖ１だけの電荷量が貯蔵される。φ２＝‘１’となる２相クロック（φ１とφ２）の半周期後には、Ｃ１はＶ２に接続されてＱ２＝Ｃ１＊Ｖ２の電荷量を貯蔵することになり、この場合、ΔＱ＝Ｃ１（Ｖ１−Ｖ２）の電荷量がスイッチドキャパシタから出力される。したがって、周期Ｔの間、Ｖ１からＶ２に流れる平均電流は、Ｉ＝ΔＱ／Ｔ＝Ｃ１（Ｖ１−Ｖ２）／Ｔとなり、これは（Ｖ１−Ｖ２）／Ｒｅｑと表すことができる。したがって、スイッチドキャパシタ回路は、等価抵抗Ｒｅｑを用いて具現することができる。
このようなスイッチドキャパシタ回路は、ＣＭＯＳ工程により単一チップに容易に集積することができ、抵抗が除去され、電力消費が減るという長所を持っているので、大部分のアナログ集積フィルタに用いられている。またスイッチドキャパシタ回路を使用したフィルタは、積分器の周波数特性をキャパシタンスの比として表現するので、その精度及び動作の信頼性において極めて安定した値を提供することができる。
【０００５】
図３は、従来のスイッチドキャパシタを用いた積分器回路を示す図面である。
図３に示すように、スイッチドキャパシタを用いた積分器は、演算増幅器Ａと、演算増幅器Ａの負（−）入力ノードと出力ノードとの間に接続されたキャパシタＣ２と、二つのスイッチＳ１、Ｓ２、及び前記二つのスイッチＳ１、Ｓ２間の接続ノードと接地電圧ノードとの間に接続されたキャパシタＣ１とを備える。二つのスイッチＳ１、Ｓ２は、前述したように、重ならない２相クロック信号（φ１とφ２）によってスイッチングされる。
しかし、実際の集積回路上にキャパシタを形成する時、キャパシタの両端には、寄生キャパシタンスが発生し、これは積分器の周波数特性に影響を及ぼすので、このような影響を排除するためには、寄生キャパシタンスの両端は、フローティング（ｆｌｏａｔｉｎｇ）しないように、所定電圧、接地電源、またはφ１とφ２のいずれのクロック信号においても演算増幅器の入出力ノードに接続されるべきである。
【０００６】
上記の技法を利用して寄生キャパシタンスに関わりなく積分器動作を行なうスイッチドキャパシタ積分器を図４に示す。
図４に示すスイッチドキャパシタを利用した積分器は、図３の回路において、キャパシタＣ１の両端にスイッチＳ３、Ｓ４を追加したものである。スイッチＳ３とＳ４は、各々重ならない２相クロック信号φ１とφ２に応じて交互に動作する。ここで、キャパシタＣＰ１Ｌ、ＣＰ１Ｒ、ＣＰ２Ｌ、ＣＰ２Ｒは、キャパシタＣ１、Ｃ２の両端で発生する寄生キャパシタである。
まず、キャパシタＣ１と関連する寄生キャパシタンスＣＰ１Ｌ、ＣＰ１Ｒを考えると、寄生キャパシタンスＣＰ１Ｌの一側は、作動クロック入力が、たとえば‘１’状態を有するようなφ１であり、スイッチＳ１がオンである時、入力電圧源に接続され、一方、作動クロック入力がφ２であり、スイッチＳ４がオンである時、接地電源に接続される。
【０００７】
ところで、寄生キャパシタンスＣＰ１Ｒの一側は、作動クロック入力がφ１であり、スイッチＳ４はオンである時、接地電源に接続されて、作動クロック入力がφ２である時、演算増幅器Ａの負（−）入力ノードに接続される。従って、寄生キャパシタンスの両側は、所定電圧、例えばＶｉｎ、接地電源、あるいはφ１とφ２のいずれのクロックにおいても演算増幅器の入力ノードに接続されていることになる。
一方、Ｃ２と関係する寄生キャパシタンスＣＰ２ＬとＣＰ２Ｒでは、寄生キャパシタンスＣＰ２Ｌは、常に仮想（ｖｉｒｔｕａｌ）接地電源に接続されており、寄生キャパシタンスＣＰ２Ｒは、演算増幅器の出力ノードに接続されているので、積分器の動作に影響を及ぼさない。
【０００８】
図５は、図４のスイッチドキャパシタを利用した積分器に基準電圧部を追加して構成した図面である。
図５を参照しながら説明すると、基準電圧部が追加されたスイッチドキャパシタ積分器は、入力キャパシタＣ１と、入力信号Ｖａ、Ｖｂを各々入力キャパシタＣ１の一側に供給する第１、第２スイッチＳＷ１、ＳＷ２と、基準電圧Ｖｃを正（＋）入力で受け、その出力ノードが負（−）入力にフィードバック接続されている第１演算増幅器Ａ１と、第１演算増幅器Ａ１の出力ノードＮ２と入力キャパシタＣ１の他側のノードＮ１とを接続する第３スイッチＳＷ３と、第４スイッチＳＷ４と、入力キャパシタＣ１の信号を第４スイッチＳＷ４を介して負入力（−）で受け、第１演算増幅器Ａ１の出力を正入力（＋）で受ける第２演算増幅器Ａ２と、第２演算増幅器Ａ２の負（−）入力と出力Ｖｏｕｔを接続するフィードバックキャパシタＣ２とから構成される。
【０００９】
以下、図５を参照しながら基準電圧部が追加されたスイッチドキャパシタ積分器の動作を説明する。
前述したように、φ１とφ２は重ならない２相クロック信号である。また、第１、第３スイッチＳＷ１、ＳＷ３は、第１位相クロック信号（φ１）によってスイッチングされるスイッチであって、第２、第４スイッチＳＷ２、ＳＷ４は、第２位相クロック信号（φ２）によってスイッチングされるスイッチである。
まず、第１位相クロック信号（φ１）が作動され、それに呼応して第１及び第３スイッチＳＷ１及びＳＷ３がオン（ｏｎ）されれば、入力キャパシタＣ１に貯蔵される電荷量は、Ｃ１（Ｖａ−Ｖｃ）となり、第２位相クロック信号（φ２）が作動され、それに呼応して第２及び第４スイッチＳＷ２及びＳＷ４がオンされれば、入力キャパシタＣ１に貯蔵される電荷量は、Ｃ１（Ｖｂ−Ｖｃ）になる。したがって、一周期の間、入力キャパシタＣ１からフィードバックキャパシタＣ２に移動する電荷量は、電荷量保存の法則により、｛Ｃ１（Ｖａ−Ｖｃ）｝−｛Ｃ１（Ｖｂ−Ｖｃ）｝＝Ｃ１（Ｖａ−Ｖｂ）である。
【００１０】
ところが、作動クロック信号が第２位相クロック信号（φ２）から第１位相クロック信号（φ１）に変化する瞬間、入力キャパシタＣ１に貯蔵される電荷量は、突然、Ｃ１（Ｖｂ−Ｖｃ）からＣ１（Ｖａ−Ｖｃ）に変化することはできないので、第１位相クロック信号（φ１）に変化する瞬間に、入力キャパシタＣ１の瞬間電圧は、Ｖｂ−Ｖｃに維持する。しかしながら、第１位相クロック信号（φ１）に変化する瞬間、入力電圧は、ＶｂからＶａに変わるので、キャパシタＣ１の両端の瞬間電圧が、Ｖｂ−Ｖｃに維持されるために、第１演算増幅器Ａ１の出力ノードＮ２の電圧も瞬間的に変化してしまうが、これによってスイッチングノイズが引き起こされるという問題があった。
スイッチングノイズは、積分器回路の全体特性に影響を及ぼすので、最小化する必要がある。しかも、スイッチングノイズが起こるノードＮ２は第２演算増幅器Ａ２の正（＋）入力に接続されているので、スイッチングノイズの除去は必須である。
【００１１】
【発明が解決しようとする課題】
そこで、本発明は上記従来のスイッチドキャパシタ積分器における問題点に鑑みてなされたものであって、本発明の目的は、入力信号のスイッチングにより生じるノイズを除去した、スイッチドキャパシタを利用した積分器を提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するためになされた本発明によるスイッチドキャパシタ積分器は、クロック信号に応じてスイッチングするスイッチにより第１及び第２入力電圧をキャパシタに供給するスイッチドキャパシタ部と、基準電圧を入力し、増幅された基準電圧を出力する基準電圧供給部と、基準電圧供給部の出力を安定した電圧レベルに維持するスイッチングノイズ除去部と、負（−）入力で前記スイッチドキャパシタ部の出力を受信し、正（＋）入力で前記スイッチングノイズ除去部を介して前記基準電圧供給部の出力を受信する演算増幅器と、前記演算増幅器の出力を該演算増幅器の負（−）入力にフィードバックするフィードバックキャパシタとを有してなることを特徴とする。
【００１３】
そして、本発明によれば、スイッチドキャパシタを利用した積分器における演算増幅器の入力部で電圧が瞬間的に変わる時発生するスイッチングノイズを除去するために、演算増幅器の入力端に抵抗とキャパシタを追加した積分器を提供することにより、電圧が瞬間的に変わる時にも抵抗とキャパシタの時定数（Ｔｉｍｅ  Ｃｏｎｓｔａｎｔ、τ＝ＲＣ）により電圧が変化することになって、スイッチングノイズが除去され、抵抗ＲとキャパシタンスＣの調節により演算増幅器の入力部における電圧変化がほとんどないようにすることができる。
【００１４】
【発明の実施の形態】
次に、本発明にかかるスイッチドキャパシタ積分器の実施の形態の具体例を図面を参照しながら説明する。
図６は、本発明によるスイッチドキャパシタ積分器の好ましい一実施例を示す図面である。
【００１５】
図６を参照しながら説明すると、スイッチドキャパシタを利用した積分器は、クロック信号に応じてスイッチングするスイッチにより第１及び第２入力電圧Ｖａ又はＶｂをキャパシタに供給するスイッチドキャパシタ部３００と、基準電圧を入力し、増幅された基準電圧を出力する基準電圧供給部２００と、基準電圧供給部２００の出力を安定した電圧レベルに維持するスイッチングノイズ除去部１００と、負（−）入力でスイッチドキャパシタ部３００の出力を受信し、正（＋）入力でスイッチングノイズ除去部１００を介して基準電圧供給部２００の出力を受信する第２演算増幅器Ａ２と、第２演算増幅器Ａ２の出力Ｖｏｕｔを演算増幅器Ａ２の負（−）入力ノードＮ４にフィードバックするフィードバックキャパシタＣ２とから構成される。
【００１６】
スイッチドキャパシタ部３００は、第１キャパシタＣ１と、第１入力電圧Ｖａを第１キャパシタＣ１の一側Ｎ５に供給する第１スイッチＳＷ１と、第２入力電圧Ｖｂを第１キャパシタＣ１の一側Ｎ５に供給する第２スイッチＳＷ２と、第１キャパシタＣ１の他側Ｎ１と基準電圧供給部２００の出力ノードＮ２とを接続する第３スイッチＳＷ３と、第１キャパシタＣ１の他側Ｎ１と演算増幅器Ａ２の負（−）入力ノードＮ４とを接続する第４スイッチＳＷ４とから構成される。
基準電圧供給部２００は、基準電圧Ｖｃを正（＋）入力で受け、その出力が負（−）入力にフィードバックされる第１演算増幅器Ａ１により構成される。
スイッチングノイズ除去部１００は、第１演算増幅器Ａ１の出力ノードＮ２と第２演算増幅器Ａ２の正（＋）入力ノードＮ３との間に接続された抵抗Ｒ３と、第２演算増幅器Ａ２の正（＋）入力ノードＮ３と接地電圧ノードとの間に接続された第２キャパシタＣ３とから構成される。
【００１７】
図７は、スイッチドキャパシタ積分器の位相クロック信号の入力波形と、従来のスイッチドキャパシタ積分器での第２演算増幅器Ａ２の正（＋）入力ノードにおける電圧信号の波形（ａ）と、本実施例、図６のスイッチドキャパシタ積分器で、スイッチングノイズ除去部によりノイズが除去された電圧信号の波形（ｂ）を示す図面である。
以下、図６及び図７を参照しながらスイッチングノイズが除去されたスイッチドキャパシタ積分器の動作を説明する。ここで、φ１とφ２は、重ならない２相クロック信号であり、第１、第３スイッチＳＷ１、ＳＷ３は、第１位相クロック信号（φ１）に応じてスイッチングされるスイッチであり、第２、第４スイッチＳＷ２、ＳＷ４は、第２位相クロック信号（φ２）に応じてスイッチングされるスイッチである。
【００１８】
まず、第１位相クロック信号（φ１）が作動される時、第１キャパシタＣ１に貯蔵される電荷量は、Ｃ１（Ｖａ−Ｖｃ）であり、第２位相クロック信号（φ２）が作動される時、第１キャパシタＣ１に貯蔵される電荷量は、Ｃ１（Ｖｂ−Ｖｃ）である。したがって、一周期（Ｔ）の間、第１キャパシタＣ１からフィードバックキャパシタＣ２に移動する電荷量は、電荷量保存の法則により｛Ｃ１（Ｖａ−Ｖｃ）｝−｛Ｃ１（Ｖｂ−Ｖｃ）｝＝Ｃ１（Ｖａ−Ｖｂ）となる。
そして、第２位相クロック信号（φ１）から第１位相クロック信号（φ２）に変化する瞬間、第１キャパシタＣ１に貯蔵される電荷量は、突然Ｃ１（Ｖｂ−Ｖｃ）からＣ１（Ｖａ−Ｖｃ）に変化することはできないので、第２位相クロック信号（φ１）から第１位相クロック信号（φ２）に変化する瞬間に、第１キャパシタＣ１の瞬間電圧は、Ｖｂ−Ｖｃを維持する。しかし、第１位相クロック信号（φ１）に変化した瞬間、入力電圧がＶｂからＶａに変わるので、キャパシタＣ１の両端の瞬間電圧が、Ｖｂ−Ｖｃが維持されるために、第１演算増幅器Ａ１の出力ノードＮ２の電圧も瞬間的に変化して、その結果、スイッチングノイズが発生する。
【００１９】
しかしながら本実施例では、抵抗Ｒ１と第２キャパシタＣ２とからなるスイッチングノイズ除去部１００が、基準電圧供給部２００の出力ノードＮ２と第２演算増幅器Ａ２の正（＋）入力ノードＮ３との間に設けられているために、ノードＮ２での電圧が瞬間的に変化しても、正常的な回路動作には問題なく、ノードＮ３での電圧変化がほとんどないように電圧を維持することが可能である。
すなわち、ノードＮ２で電圧が瞬間的に変化しても、ノードＮ３では抵抗Ｒ３とキャパシタＣ３の時定数（Ｔｉｍｅ  Ｃｏｎｓｔａｎｔ、τ＝ＲＣ）により電圧が変化するので、抵抗Ｒ３と第２キャパシタＣ３の値の調節によりノードＮ３での電圧変化がほとんどないように維持することができる。
また、上記のスイッチングノイズ除去部１００は、結局高周波数の雑音を除去するものであって、ローパスフィルタを利用して構成することができる。
【００２０】
尚、本発明は、上述の実施例に限られるものではない。本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【００２１】
【発明の効果】
上述したようになされた本発明によれば、スイッチドキャパシタを利用した積分器回路で発生し得るノイズを、抵抗とキャパシタを有するスイッチングノイズ除去部を追加して、除去することによって、安定した全体回路動作を保障することができる。
【図面の簡単な説明】
【図１】従来のフィルタの基本回路である積分器を示した回路図面である。
【図２】スイッチドキャパシタ回路の動作を説明するための回路図面である。
【図３】従来のスイッチドキャパシタを用いた積分器回路を示す回路図面である。
【図４】図３のスイッチドキャパシタを用いた積分器回路にキャパシタの両端にスイッチを追加した図面である。
【図５】図４のスイッチドキャパシタを利用した積分器に基準電圧部を追加して構成した図面である。
【図６】本発明の一実施例に係るスイッチドキャパシタ積分器を示す図面である。
【図７】スイッチドキャパシタ積分器の位相クロック信号の入力波形と、従来の第２演算増幅器の正（＋）入力ノードにおける電圧信号の波形（ａ）と、本実施例での電圧信号の波形（ｂ）を示す図面である。
【符号の説明】
１００      スイッチングノイズ除去部
２００      基準電圧供給部
３００      スイッチドキャパシタ部
Ａ２        第２演算増幅器
Ｃ２        フィードバックキャパシタ
【図１】
0003769597.tif 000002
【図２】
0003769597.tif 000003
【図３】
0003769597.tif 000004
【図４】
0003769597.tif 000005
【図５】
0003769597.tif 000006
【図６】
0003769597.tif 000007
【図７】
0003769597.tif 000008