(57)【特許請求の範囲】
【請求項１】
コンバーゼンス補正回路を備えた投射型テレビジョン受像機において、
前記コンバーゼンス補正回路は、一水平走査期間中の表示範囲に配置された第１の調整点、該表示範囲に隣接するブランキング期間に配置された補間点、及び前記第１の調整点と前記補間点との間に配置された第２の調整点のそれぞれに対応する補正データとを記憶するメモリを備え、
前記第１の調整点と前記第２の調整点との間隔が、少なくとも前記第１の調整点同士の間隔よりも狭く、
前記第１の調整点に対応する補正データ、及び前記第２の調整点に対応する補正データが外部から設定され、かつ前記補間点に対応する補正データが、前記第１の調整点に対応する補正データ、及び／または前記第２の調整点に対応する補正データを用いて演算され、
前記メモリに記憶された補正データを用いてコンバーゼンス補正のための補正電流を作成してコンバーゼンス補正を行うことを特徴とする投射型テレビジョン受像機。
【請求項２】
請求項１に記載の投射型テレビジョン受像機において、更に、電子ビームの走査に応じて補正データを前記メモリから読み出すための制御回路と、該制御回路により読み出された補正データをアナログ信号に変換するＤ／Ａ変換器と、該Ｄ／Ａ変換器から出力されたアナログ信号を平滑化するローパスフィルタと、該ローパスフィルタから出力されたアナログ波形から前記補正電流を作成する電流アンプと、該電流アンプからの補正電流に基づき電子ビームの走査を制御してコンバーゼンス補正を行うコンバーゼンスヨークと、を有することを特徴とする投射型テレビジョン受像機。
【請求項３】
前記第１の調整点及び前記補間点は、各々一水平走査期間をｎ(但し、ｎは任意の整数)等分した位置に配置されることを特徴とする請求項１に記載の投射型テレビジョン受像機。
【請求項４】
前記メモリは、前記第１の調整点に対応する補正データと前記補間点に対応する補正データとを、
映像信号の水平走査期間内での位置関係を保つように記憶する第１の記憶エリアと、前記第２の調整点に対応する補正データを記憶する第２の記憶エリアとを有することを特徴とする請求項３に記載の投射型テレビジョン受像機。
【請求項５】
前記第２の調整点を含む期間の補正データに対応するアナログ信号を平滑化する場合と、その期間以外の補正データに対応するアナログ信号を平滑化する場合とで、前記ローパスフィルタのフィルタ係数を切り替えるようにしたことを特徴とする請求項３に記載の投射型テレビジョン受像機。
【請求項６】
前記第２の調整点を含む期間の補正データに対応するアナログ信号を平滑化する場合のフィルタ係数が、その期間以外の補正データに対応するアナログ信号を平滑化する場合のフィルタ係数よりも小さいことを特徴とする請求項５に記載の投射型テレビジョン受像機。
【請求項７】
前記コンバーゼンス補正回路は、更に、コンバーゼンスの補正データを演算生成する演算回路を有し、前記第１の調整点同士が隣接する期間及び前記補間点同士が隣接する期間において、前記演算回路における演算結果をコンバーゼンス補正データとして追加出力することにより、前記第２の調整点近傍とその他の部分とで補正データの出力密度をほぼ一定とするようにしたことを特徴とする請求項１または２に記載の投射型テレビジョン受像機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリに記憶されたコンバーゼンス補正のためのデジタルデータ(補正データ)を用いてコンバーゼンス補正を行うデジタルコンバーゼンス補正回路を備えた投射型テレビジョン受像機に係り、特に、画面周辺部でのコンバーゼンス補正の精度を向上せしめた投射型テレビジョン受像機に関する。
【０００２】
【従来の技術】
画面周辺部におけるコンバーゼンス補正の精度向上に関する従来技術として、例えば特開昭６０−１８５４８２号公報に記載のものが知られている。これは、画面内(一水平走査期間における表示範囲)、及び画面外(表示範囲に隣接するブランキング期間)の各々に配置した補正点に対応する補正データをメモリに記憶し、この補正データをアナログ量に変換しローパスフィルタ(ＬＰＦ)を通してコンバーゼンスの補正波形を作成するものにおいて、縦線の間隔が画面中央部よりも画面周辺部(左右両端)の方が密となるクロスハッチパターンを画面上に表示し、この左右両端に表示された縦線を見ながら手動修正されたコンバーゼンスの補正データを用いて、画面外の補正点に対応する補正データを外挿演算するものである。
【０００３】
【発明が解決しようとする課題】
上記従来技術は、画面の左右両端部にクロスハッチパターンの縦線を1本ずつ追加し、これを基準にして画面左右両端部のコンバーゼンス補正を行うので、画面左右両端部におけるコンバーゼンス補正が容易になる。しかしながら、上記従来技術は、画面(表示範囲)の端部近傍に補正点を追加することについては考慮されていないため、画面外の補正点に対応する補正データとそれに隣接する画面内の補正点に対応する補正データとの差が大きいと、ＬＰＦを通して得られた補正波形が所望のものとならない(すなわち、ある補正点に対応する補正波形のレベルが、当該補正点の補正データと一致しない)場合がある。例えば、表示範囲の開始位置近傍における補正波形が、画面外の補正データの影響によって、その位置近傍の補正データよりも小さくなり、その部分についてのコンバーゼンス補正の精度が低下する問題が生じる。
【０００４】
画面周辺部におけるコンバーゼンス補正の精度の低下は、ハイビジョン放送などの高精細映像信号についてコンバーゼンス補正を行う場合に顕著である。これを図９及び１０を用いて次に説明する。
【０００５】
一般的に、ＮＴＳＣ方式の映像信号に対応するデジタルコンバーゼンス補正回路は、図９に示すように、一水平走査期間に配置する補正点の総数ｎ＝１６、表示範囲(有効表示範囲の９０％)内の補正点の数ｍ(ｍ＜ｎの整数)＝１３程度に設定されている。一方、ハイビジョン放送等の高精細映像信号は、ＮＴＳＣ方式の映像信号と比べてブランキング期間が短く(すなわち有効表示範囲が広く)なっている。このため、補正点の数をＮＴＳＣ方式のものと同様にｎ＝１６、ｍ＝１３とした場合、図１０に示すように、表示画面左右端部の期間１００１が手動調整によるコンバーゼンス補正データ設定可能範囲から大きく外れてしまう。よって、画面周辺部近傍でコンバーゼンス補正の精度が低下するおそれがある。
【０００６】
画面周辺部近傍におけるコンバーゼンス補正の精度を向上させるためには、ｎ及びｍの値を例えば２倍(ｎ＝３２、ｍ＝２７)にすることにより、表示範囲とブランキング期間との境界近傍における補正点の数を増加させることが考えられる。しかしながら、ｎの数を２倍にすると、手動調整時の手間や必要な回路規模、またメモリの容量が大きく増加することになり、好ましくない。
【０００７】
本発明は、上記の問題点に鑑みて為されたものであり、その目的は、補正点の数を大幅に増加させることなく、画面左右端部におけるコンバーゼンス補正の精度を向上せしめた投射型テレビジョン受像機を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するための、本発明に係る投射型テレビジョン受像機は、水平走査期間の表示範囲端部近傍における補正点同士の間隔が、表示範囲の中央部における補正点同士の間隔よりも狭くなるようにしたことを特徴とするものである。すなわち、本発明は、水平走査期間をｎ等分した各点に補正点を配置したものにおいて、水平走査周期の表示範囲に配置された補正点と、その表示範囲に隣接するブランキング期間に配置された補正点との間に、更に新たな補正点を追加することにより、表示範囲とブランキング期間との境界近傍(すなわち画面左右端部近傍)における補正点同士の間隔を、他の部分よりも密にしたものである。
【０００９】
また、本発明では、上記表示期間に配置される補正点及び上記新たに追加された補正点を、その補正データが外部から調整可能(手動調整により任意に設定可能)である調整点とし、ブランキング期間に配置される補正点を、その補正データが調整点の補正データにより外挿演算される補間点としている。
【００１０】
そしてこのような構成によれば、画面左右端部近傍における補正点の数(密度)を局所的に大きくしているため、一水平走査期間における補正点の総数(ｎ)を例えば２倍にするなど大幅に増加させることなく、画面左右端部近傍に対応するコンバーゼンスの補正波形を良好なものにすることができる。よって本発明によれば、手動調整時の手間や必要な回路規模、またメモリの容量が大きく増加させることなく、画面左右端部におけるコンバーゼンス補正の精度を向上させることが可能となる。
【００１１】
【発明の実施の形態】
以下、図面を用いて本発明の好ましい実施の形態について説明する。図１は、本発明に係る投射型テレビジョン受像機に用いられる、デジタルコンバーゼンス補正回路の一実施形態を示すブロック図である。水平同期信号入力端子１０１に入力された水平同期信号、及び垂直同期信号入力端子１０２に入力された垂直同期信号は、メインカウンタ１１１に供給される。メインカウンタ１１１は、水平同期信号及び垂直同期信号でリセットされ、少なくとも１垂直走査期間分のカウントアップ動作が可能に為されている。またメインカウンタ１１１は、図示しないクロック発生器から出力された、水平同期信号よりもその周期が短いクロック信号を入力し、このクロック信号を一水平走査周期(水平同期信号の１周期)毎にカウントする。メインカウンタ１１１からの出力信号であるカウント値は、アドレス制御回路１１２に供給され、補正データメモリ１１３に記憶された補正データを読み出すための、メモリアクセス用のアドレス信号に変換される。
【００１２】
補正データメモリ１１３は、一水平走査周期内に所定の間隔(本発明では、その間隔が一定ではない)で配置した複数の補正点に各々対応するコンバーゼンスの補正データを、Ｒ，Ｇ，Ｂの３原色信号毎に記憶している。この補正データメモリ１１３に記憶された補正データは、上記アドレス制御回路１１２によって、電子ビームの走査に従って順次読み出される。補正データメモリ１１３から読み出されたＲ，Ｇ，Ｂの各原色信号に対応した補正データは、それぞれＤ／Ａ変換器１２１，１２２，１２３に供給され、アナログ信号に変換される。Ｄ／Ａ変換器１２１，１２２，１２３から出力されたＲ，Ｇ，Ｂの各アナログ信号は、ローパスフィルタと増幅器の両方の機能を併せ持つＬＰＦ／ＡＭＰ回路１３１，１３２，１３３に供給される。
【００１３】
ＬＰＦ／ＡＭＰ回路１３１，１３２，１３３は、まずＤ／Ａ変換器１２１，１２２，１２３からのアナログ信号をローパスフィルタの機能により平滑化してコンバーゼンス補正波形を作成する。次に増幅機能によりその補正波形を増幅して、Ｒ，Ｇ，Ｂの各原色信号に対応する映像を表示するＣＲＴ１４１，１４２，１４３のネック部に設けられた、コンバーゼンスヨーク(ＣＹ)１５１，１５２，１５３を駆動するためのＣＹ電流を生成する。コンバーゼンスヨーク(ＣＹ)１５１，１５２，１５３は、それぞれＲ，Ｇ，Ｂの各原色信号に対応して設けられており、図示しない偏向ヨークによって行われるＲ，Ｇ，Ｂの各電子ビームの走査を局所的に制御(調整)してコンバーゼンス補正を行うための補正磁界を、ＣＲＴ１４１，１４２，１４３内に発生する。これにより、Ｒ，Ｇ，Ｂの各原色信号について、独立してコンバーゼンス補正が行われる。
【００１４】
本実施形態は、一水平走査期間における補正点の配置の形態を特徴としているものである。すなわち、従来では、一水平走査周期をｎ等分した各点に補正点を配置しているが、本実施形態では、一水平走査期間内の表示範囲の端部近傍(表示範囲とブランキング期間との境界近傍)に配置された補正点同士の間隔を、表示範囲の中央部に配置された補正点同士の間隔よりも狭くしている。この詳細につき、図２および３を用いて以下に説明する。尚、以下においては、水平走査周波数ｆＨ＝３３．７５ｋＨｚ、垂直走査周波数ｆＶ＝６０Ｈｚの高精細映像信号に対してコンバーゼンス補正処理を行う場合を例にして説明する。
【００１５】
図２は、本発明に用いられる、コンバーゼンス補正の基準となる補正点の配置形態の一例を示したものである。上記高精細映像信号に対して本発明のデジタルコンバーゼンス補正回路を適用する場合、本実施形態では、図２に示すように、映像信号の一水平走査期間を１６等分した１６点(すなわちｎ＝１６)に各々補正点を配置し、そのうちの１３点（すなわちｍ＝１３。図中の１〜１３に対応）は表示期間(映像表示領域)に配置し、また残りの３点（図中の０、１４、１５に対応）は、その表示期間に隣接するブランキング期間に配置している。更に、上記表示期間に配置された補正点とブランキング期間に配置された補正点との間の期間において、新たな補正点(図中のＡ、Ｂに対応)を追加している。表示期間及びその端部近傍に配置された補正点(図中１〜１３、Ａ及びＢの点)は、その対応する補正データが、手動コンバーゼンス調整時において外部から任意に調整可能であるため調整点と呼び、更に、図中１〜１３の補正点を第１の調整点、図中Ａ及びＢの点を第２の調整点と呼ぶ。また、ブランキング期間に配置された補正点(図中０，１４及び１５の点)は、その対応する補正データが、上記第１及び／または第２の調整点に対応する補正データから外挿演算される(外部から任意に調整不可)ので、補間点と呼ぶ。また、上記第２の調整点は、上記第１の調整点と上記補間点とが隣接する期間の中間位置（上記第１の調整点と上記補間点とを１：１に内分する位置）に配置されている。このように、本実施形態では、第２の調整点を新たに表示期間端部近傍に新たに追加することで、第２の調整点とそれに隣接する第１の調整点、及び第２の調整点とそれに隣接する補間点との間隔が、表示期間中央部における第１の調整点同士の間隔よりも狭く(密に)している。
【００１６】
ｆＨ＝３３．７５ｋＨｚ、ｆＶ＝６０Ｈｚの高精細映像信号では、一水平走査期間は２９．６３ｕｓ、有効表示期間は２５．８６ｕｓである。また一般的に用いられる投射型テレビジョン受像機としては、上記有効表示期間の少なくとも９０％程度は画面に表示可能であることが要求される。従って、少なくとも上記有効表示期間の９０％にあたる２３．２７ｕｓの期間は任意に値を設定可能な調整点でカバーしておく必要がある。本実施形態のデジタルコンバーゼンス補正回路では、第２の調整点Ａ及びＢを表示期間の左右端部近傍に追加する(本実施形態では、第２の調整点Ａ及びＢは表示期間のエッジ部分の若干外側に配置している)ことにより、上記２３．２７ｕｓの全ての期間における補正データを、外部から任意に値を設定可能な調整点としてカバーすることを可能としている。このように、本実施形態では、表示期間の中央部に比べ表示期間端部近傍に補正点の数(密度)を大きくしているため、当該端部近傍における補正波形の形状をより精密に形成することが可能となる。よって、従来コンバーゼンスずれを生じていた図中２０１の範囲においてもコンバーゼンスずれを解消することが可能となり、画面周辺部におけるコンバーゼンスの補正精度を向上させることができる。しかも、手動調整により値を設定する調整点の数は従来の１３点に対し、本発明のデジタルコンバーゼンス補正回路では１５点と、２点増加したのみであるため、手動調整時の手間も殆ど増加しない。尚、図２は、第２の調整点Ａ及びＢを表示範囲外に配置した例を示しているが、勿論、表示範囲内に配置しても構わない。その場合には、表示範囲のエッジと第２の調整点との間隔があまり大きくならないようにすることが好ましい。
【００１７】
上記第１の調整点と上記補間点及び上記第２の調整点の、合計１８点分のコンバーゼンス補正データは、予め補正データメモリ１１３内に用意しておく。図３に補正データメモリ１１３内のメモリマップ（１水平走査期間分）に関する第１の具体例を示す。図３のメモリマップでは、水平走査期間内における上記第１の調整点と上記補間点及び上記第２の調整点の位置関係を保ったまま補正データメモリ１１３内に補正データを記憶している。すなわち、第１の調整点１〜１３の、互いに隣接する調整点同士のアドレス値の差よりも、第１の調整点１と第２の調整点Ｂとのアドレス値の差(第１の調整点１３と第２の調整点Ｂとのアドレス値の差)、及び第２の調整点Ｂと補間点０同士のアドレス値の差(第２の調整点Ｂと補間点１４とのアドレス値の差)を小さくしている。このようにすれば、アドレス制御回路１１２における補正データメモリ１１３のアクセス用アドレス信号の生成を容易に行うことができる。すなわち、入力端子１０１及び１０２から入力した水平同期信号及び垂直同期信号によりメインカウンタ１１１の動作をリセットし、順次カウントアップされる上記メインカウンタ１１１の出力をそのままメモリアクセス用のアドレス信号として用いればよい。ただし、この場合、図３に示した通り、従来と比較して倍量のメモリ容量が必要であり、更にメモリ内に未使用領域、即ち無駄な領域を生じてしまう。
【００１８】
補正データメモリ１１３内のメモリマップ（一水平走査期間分）に関する第２の具体例を図４に示す。図４のメモリマップでは、水平走査期間内における上記第１の調整点と上記補間点のみ、水平走査期間内における位置関係を保ったまま、補正データメモリ１１３上の第１の記憶エリア（図中のアドレス００ｈ〜０Ｆhの部分）にコンバーゼンス補正データを記憶しておき、上記第２の調整点のコンバーゼンス補正データは第２の記憶エリア（図中のアドレス１０ｈ〜１１hの部分）に記憶領域を確保するようにする。このようなメモリマップとすることで、メモリ容量は必要最小限とする事が可能であり、従来と比較してもその増加量はわずかである。ただし、この場合にはアドレス制御回路１１２において図４に示したメモリマップに適応したアドレス信号の生成が必要となる。例えば、水平方向の電子ビームの走査が画面左端(表示開始位置)に差し掛かった時、アドレス１０ｈに飛び、その直後にアドレス０１ｈに飛んでアドレス０Ｄｈまで順次読み出し、電子ビームの走査が画面右端(表示終了位置)に到達したら、アドレス１１ｈにアクセスするようなアドレス信号を生成すればよい。その詳細を、図５を用いて以下に説明する。
【００１９】
図５は、アドレス制御回路１１２におけるメモリアクセス用のアドレス信号生成処理の一例を示すもので、補正データメモリ１１３のメモリマップが図４に示したような形態である場合に適用される。メインカウンタ１１１は、入力水平同期信号よりも短い周期のクロック信号のパルスを、一水平走査周期に渡って計数して５０１に示すようなカウント信号をアドレス制御回路１１２へ出力する。そしてアドレス制御回路１１２は、メインカウンタ１１１から出力されるカウント信号５０１を、５０２に示すようなメモリアクセス用のアドレス信号に変換して出力する。図５に示されたアドレス制御回路１１２におけるアドレス生成処理では、例えば、メインカウンタ１１１からの出力信号の『０１ｈ』及び『１Ｂｈ』をアドレス制御回路１１２が検出した場合にはアドレス『１０ｈ』及び『１１ｈ』を出力するようにし、上記以外の場合にはメインカウンタ１１１の出力信号の最下位ｂｉｔ以外をメモリアクセス用のアドレス信号としてそのまま使用すればよい。
【００２０】
上記の処理によって補正データメモリ１１３から読み出されたＲ信号用、Ｇ信号用、Ｂ信号用のコンバーゼンス補正データは、Ｄ／Ａ変換器１２１、１２２、１２３においてそれぞれアナログ信号に変換される。そのアナログ信号は、ＬＰＦ／ＡＭＰ１３１、１３２、１３３においてそれぞれコンバーゼンス補正信号の平滑化処理及びＣＹ電流波形への変換処理が施され、ＣＲＴ１４１、１４２、１４３のネック部に搭載されているＣＹ１５１、１５２、１５３を駆動する。このような動作により、コンバーゼンス補正が実行される。
【００２１】
以上説明したように、本発明のデジタルコンバーゼンス補正回路を用いることにより、従来画面左右端部にてコンバーゼンスずれを生じていたような、高精細映像信号等の帰線期間の短い映像信号に対しても表示画面左右端部におけるコンバーゼンスずれを少なくすることが可能である。また、それをデジタルメモリの容量の増加、及びコンバーゼンス補正データ調整時における手間の増加を極力抑えて実現できる。
【００２２】
次に、本発明に係る投射型テレビジョン受像機に用いられる、デジタルコンバーゼンス補正回路の第２の実施形態について、図６及び図７を用いて説明する。この第２の実施形態では、ｆＨ＝３３．７５ｋＨｚ、ｆＶ＝６０Ｈｚの高精細映像信号に対してコンバーゼンス補正処理を行う場合であって、上記有効表示期間の少なくとも９５％程度を画面に表示する必要がある場合について説明する。本実施形態でも、上記第１の実施例と同様に、映像信号の１水平走査期間を１６等分した１６点(ｎ＝１６)のうち、１３点(ｍ＝１３)を外部から任意に値を設定可能な第１の調整点（図中の１〜１３）、残り３点を、その補正データが外挿演算により定められる(外部より設定不可の)補間点（図中の０、１４、１５）として設定する。この第２の実施形態で上記第１の実施形態と異なるところは、第２の調整点（図中のＡ、Ｂ）の配置位置である。本実施形態では、図６に示すように、第２の調整点（図中のＡ、Ｂ）の位置を上記第１の調整点と上記補間点とが隣接する期間を３：１に内分する位置に設定する。このように第２の調整点の位置を設定することにより、本実施形態のように、ｆＨ＝３３．７５ｋＨｚ、ｆＶ＝６０Ｈｚの高精細映像信号であって、その有効表示期間の少なくとも９５％程度を画面に表示する必要がある場合についても、その２４．５６ｕｓの期間を、任意に値を設定可能な調整点でカバーすることが可能となる。
【００２３】
この第２の実施形態においても、補正データメモリ１１３のメモリマップとして、図４に示したものを適用することができる。この場合における、メモリアクセス用のアドレス信号生成の具体例について、図７を用いて説明する。メインカウンタ１１１は、入力水平同期信号よりも周期が短いクロック信号のパルスを、一水平走査周期に渡って計数し、例えば図７の７０１に示すように『０ｈ』から『３Ｆｈ』までのカウントアップ動作を行うように設定しておく。そして、アドレス制御回路１１２におけるアドレス信号生成処理では、例えば図７の７０２に示すように、メインカウンタ１１１からの出力信号の『０１ｈ』及び『３７ｈ』を検出した場合にアドレス『１０ｈ』及び『１１ｈ』を出力するようにする。それ以外の場合には、メインカウンタ１１１の出力信号の下位２ｂｉｔ以外を補正データメモリ１１３アクセス用アドレスとしてそのまま使用すればよい。本実施形態においても、第１の実施形態と同様の効果を得る事が可能である。
【００２４】
上記第１及び第２の実施形態では、第２の調整点の位置を、第１の調整点と補間点とが隣接する期間を１：１に内分する位置（即ち中間位置）及び３：１に内分する位置に設定しているが、上記はあくまでも１例である。メインカウンタ１１１のカウントアップ動作の設定及びアドレス制御回路１１２におけるアドレス生成処理を対応させることにより、第１の調整点と補間点とが隣接する期間内の任意の位置に、上記第２の調整点を設定可能なことは言うまでも無い。ただし、メインカウンタ１１１及びアドレス制御回路１１２がデジタル回路である事を考慮すると、上記第２の調整点は第１の調整点と補間点とが隣接する期間をＸ（但し、Ｘは２のべき乗）等分したＸ−１点のうちの１点上に位置する事が望ましい。
【００２５】
次に、図８を用いて、本発明に係る投射型テレビジョン受像機に用いられる、デジタルコンバーゼンス補正回路の第３の実施形態を説明する。図８に示すブロック図で、図１と同一の番号を有するものは図１と同じ動作をするものとし、その説明を省略する。この第３の実施形態で、図１の示した第１の実施形態と異なるところは、図１のＬＰＦ／ＡＭＰ１３１〜１３３に代えて、フィルタ係数が切り替え可能に構成された別のＬＰＦ／ＡＭＰ８３１、８３２、８３３を設け、更に該ＬＰＦ／ＡＭＰ８３１、８３２、８３３のフィルタ係数を、メインカウンタ１１１の出力信号に応じて制御する係数制御回路を新たに設けたことにある。
【００２６】
この第３の実施形態でも、上記第１及び第２の実施形態で説明した通り、例えば図２に示したように、第１の調整点及び補間点に加え、第２の調整点を用意することで表示画面左右端部におけるコンバーゼンスずれを解消するようにしている。このため上記第２の調整点付近のみ、他の部分と比較してコンバーゼンス補正データの出力密度が高くなる。このような場合、Ａ／Ｄ変換器１２１、１２２、１２３の後部に接続されるＬＰＦ／ＡＭＰ８３１、８３２、８３３のＬＰＦ部においては、上記第２の調整点付近における補正データのアナログ信号に対して信号の平滑化を行う場合と、上記以外の位置における補正データのアナログ信号に対して信号の平滑化を行う場合とで、ＬＰＦのフィルタ係数を変えたほうが好ましい場合がある。本実施形態では、係数制御回路８６１によって、メインカウンタ１１１の値を参照し、補正データメモリ１１３が上記第２の調整点付近の補正データを出力しているか否かを判別することにより、上記ＬＰＦ／ＡＭＰ８３１、８３２、８３３のフィルタ係数を制御するようにしている。例えば、補正データメモリ１１３が上記第２の調整点付近の補正データを出力している場合(すなわち、表示範囲両端近傍の補正データの密度が高い部分)は、フィルタ係数(フィルタの時定数)を小さくしてＬＰＦの応答速度を速め、それ以外の補正データを出力している場合(すなわち、表示範囲中央部やブランキング期間で、補正データの密度が低い部分)は、フィルタ係数を大きくしてフィルタの応答速度を遅くする。この結果、本実施形態のデジタルコンバーゼンス補正回路は、水平走査期間内の全域において良好な平滑動作を行うことができ、適切なコンバーゼンスの補正波形を得ることが可能となる。
【００２７】
また、図示しないが、ＬＰＦ／ＡＭＰのＬＰＦ部におけるフィルタ係数を制御する代わりに、上記第１の調整点同士が隣接する期間内及び上記補間点が隣接する期間内において、その近傍の補正データを用いた補間演算により生成したデータを、コンバーゼンスの補正データとして追加出力するようにしてもよい。これにより、上記第２の調整点付近と他の部分とで、補正データの出力密度をほぼ一定とすることができる。この場合も上記第１から第３の実施形態で説明した効果を同様に得る事が可能である。
【００２８】
上記の説明においては、水平走査周波数ｆＨ＝３３．７５ｋＨｚ、垂直走査周波数ｆＶ＝６０Ｈｚの高精細映像信号に対してコンバーゼンス補正処理を行う場合を例にして説明したが、水平走査周波数ｆＨ＝１５．７５ｋＨｚ、垂直走査周波数ｆＶ＝６０ＨｚのＮＴＳＣ信号や、他のフォーマットを持つ映像信号に対するコンバーゼンス補正についても同様に実施できることは言うまでもない。当然ながら、この場合でも、上記説明したものと同様な効果を得ることができる。また、第１〜第３の実施形態では、第１の調整点と補間点との間に挿入する第２の調整点の数を、表示領域の左右端部で１個づつ配置したが、要求される画面周辺部のコンバーゼンス補正精度に応じて、２または３個と増やしても良い。
【００２９】
【発明の効果】
本発明によれば、画面左右端部におけるコンバーゼンスの補正精度を向上することができる。また、それをメモリ容量の増加、及びコンバーゼンス補正データ調整時における手間の増加を抑えて実現できる。
【００３０】
【図面の簡単な説明】
【図１】本発明に係るデジタルコンバーゼンス補正回路の第１の実施形態を示すブロック図。
【図２】本発明における水平走査期間内の補正点の配置形態を示す図
【図３】補正データメモリ１１３内の、１水平走査期間分のメモリマップの１具体例を示す図。
【図４】補正データメモリ１１３内のメモリマップの、第２の具体例を示す図。
【図５】アドレス制御回路１１２におけるメモリアクセス用のアドレス生成処理の１例を説明する図。
【図６】本発明の第２の実施形態を説明するためのもので、図２に示したとは異なる補正点の配置形態を示す図
【図７】アドレス制御回路１１２におけるメモリアクセス用のアドレス生成処理の、他の例を説明する図。
【図８】本発明の第３の実施形態を説明するためのブロック図。
【図９】ＮＴＳＣ信号に対してコンバーゼンスを行う場合の、水平走査期間内の補正点の配置形態を示す図。
【図１０】高精細映像信号に対してコンバーゼンスを行う場合の、水平走査期間内の補正点の配置形態を示す図。
【符号の説明】
１０１…水平同期信号入力端子、１０２…垂直同期信号入力端子、１１１…メインカウンタ、１１２…アドレス制御回路、１１３…補正データメモリ、１２１、１２２、１２３…Ｄ／Ａ変換器、１３１、１３２、１３３…ＬＰＦ／ＡＭＰ、１４１、１４２、１４３…投射管、１５１、１５２、１５３…ＣＹ。
【図１】
0003843769.tif 000002
【図２】
0003843769.tif 000003
【図３】
0003843769.tif 000004
【図４】
0003843769.tif 000005
【図５】
0003843769.tif 000006
【図６】
0003843769.tif 000007
【図７】
0003843769.tif 000008
【図８】
0003843769.tif 000009
【図９】
0003843769.tif 000010
【図１０】
0003843769.tif 000011