(57)【特許請求の範囲】
【請求項１】
遊技球を遊技盤へ発射する発射装置を駆動する駆動源と、
前記発射装置により発射された遊技球が前記遊技盤の入賞口を通過したことを検出するスイッチと、
前記スイッチによる検出結果に基づいて賞球を払出す賞球払出モータと、
この遊技機に供給されている電源が所定の電圧に低下した際に、前記駆動源および前記賞球払出モータの動作を補償するための動作補償用コンデンサと、
前記電源が前記所定の電圧に低下したことを示す停電検知信号を出力する停電検知回路と、
前記停電検知信号を入力したときに電源断信号を出力する電源断信号作成回路と、
前記電源断信号を入力したときに、その入力した前記電源断信号を直ちに前記駆動源へ出力することにより、前記駆動源に対する電源供給を停止させ、さらに、前記賞球払出モータに対しては、前記電源断信号を入力してから、電圧低下時における前記賞球払出モータの動作を補償する動作補償期間が経過したときに出力することにより、前記賞球払出モータに対する電源供給を停止させる電源断信号出力禁止回路とを備えたことを特徴とする遊技機。
【請求項２】
遊技球を遊技盤へ発射する発射装置を駆動する駆動源と、
前記発射装置により発射された遊技球が前記遊技盤の所定の領域を通過した際に、大当りか否かを抽選する抽選手段と、
前記抽選手段による抽選結果が大当りであった場合に大入賞口を開口する入賞装置と、
前記入賞装置を駆動する大入賞口ソレノイドと、
この遊技機に供給されている電源が所定の電圧に低下した際に、前記駆動源および前記大入賞口ソレノイドの動作を補償するための動作補償用コンデンサと、
前記電源が前記所定の電圧に低下したことを示す停電検知信号を出力する停電検知回路と、
前記停電検知信号を入力したときに電源断信号を出力する電源断信号作成回路と、
前記電源断信号を入力したときに、その入力した前記電源断信号を直ちに前記駆動源へ出力することにより、前記駆動源に対する電源供給を停止させ、さらに、前記大入賞口ソレノイドに対しては、前記電源断信号を入力してから、電圧低下時における前記大入賞口ソレノイドの動作を補償する動作補償期間が経過したときに出力することにより、前記大入賞口ソレノイドに対する電源供給を停止させる電源断信号出力禁止回路とを備えたことを特徴とする遊技機。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、遊技中に電源が遮断した場合に、バックアップ電源により遊技状態を記憶保持する遊技機に関する。
【０００２】
【従来の技術】
従来、この種の遊技機として図９および図１０に示すパチンコ機が知られている。図９は、従来のパチンコ機の主要構成を示す説明図であり、図１０は、図９に示すパチンコ機に設けられた電源基板の電気的構成をブロックで示す説明図である。
図９に示すパチンコ機５００に設けられた操作ハンドル５０１を操作して発射された遊技球が第１種始動口５０２、あるいは、両翼を開放した普通電動役物５０３に入賞すると、特別図柄表示器５０４の画面上の横方向３個所において複数の図柄（たとえば、０〜９）が上下方向にスクロール表示される。そして、所定時間経過後に３個所に確定表示された３つの特別図柄が大当り図柄（たとえば、図９に示すような「７７７」）に揃うと大当りが発生し、扉式の開閉部材５０５が開作動し、大入賞口５０６が開口する。
そして、大入賞口５０６に遊技球が入賞すると、入賞球１個に付き、所定個数（たとえば、１５個）の賞球が上受け皿５０７に払出される。また、大入賞口５０６に入賞した入賞球の数が所定数（たとえば、１０個）に達するか、あるいは、大入賞口５０６が開口してから所定時間（たとえば、３０秒）経過するか、いずれかの条件が満たされると、開閉部材５０５が閉作動し、大入賞口５０６が閉口する。さらに、大入賞口５０６に入賞した遊技球が大入賞口５０６の内部に設けられた特定領域５０８を通過すると、大入賞口５０６が連続して開口する権利が発生する。このように、大入賞口５０６が開口してから閉口するまでを１ラウンドとし、遊技球が特定領域５０８を通過することを条件として、複数のラウンド（たとえば、１５ラウンド）の遊技を行うことができる。
【０００３】
ところで、遊技中に電源が遮断すると、遊技中に発生していたデータが消滅してしまうため、電源復帰後に遊技を再現できなくなるという問題があった。
そこで、本発明者らは、電源遮断時の遊技状態を記憶しておき、電源復帰時にその記憶に基いて遊技を再現する構成を開発した。
図１０に示すように、パチンコ機５００に設けられた電源基板８０には、主電源７０からＡＣ２４Ｖの電源が供給されており、そのＡＣ２４Ｖは、ＤＣ２４Ｖ変換部８０ｂによりＤＣ２４Ｖに変換され、そのＤＣ２４Ｖは、演出基板９０に供給されている。ここで、演出基板９０とは、特別図柄制御装置、音声制御装置およびランプ制御装置の各装置を構成する基板のことである。供給されたＤＣ２４Ｖにより、特別図柄制御装置は特別図柄表示器を駆動し、音声制御装置は音声を出力し、ランプ制御装置はＬＥＤの点灯・点滅を行う。
また、ＡＣ２４Ｖは、ＤＣ３２Ｖ変換部８０ａによりＤＣ３２Ｖに変換され、そのＤＣ３２Ｖは、発射モータ駆動基板１５ｃ、払出制御基板２００および主基板１００に供給される。供給されたＤＣ３２Ｖにより、発射モータ駆動基板は発射モータを駆動し、払出制御基板２００は賞球払出モータを駆動し、主基板１００は主基板１００に接続された大入賞口駆動ソレノイドなどを駆動する。
さらに、ＤＣ３２Ｖは、ＤＣ１２Ｖ変換部８０ｃによりＤＣ１２Ｖに変換され、演出基板９０および主基板１００に供給される。また、ＤＣ３２Ｖは、ＤＣ１２Ｖ変換部８０ｄによりＤＣ１２Ｖに変換され、払出制御基板２００および主基板１００に供給される。払出制御基板２００に供給されたＤＣ１２Ｖは、賞球払出モータにより払出された賞球を検出する賞球払出センサの動作に使用され、主基板１００に供給されたＤＣ１２Ｖは、第１種始動口スイッチや入賞検出スイッチなどの動作に使用される。
また、ＤＣ３２Ｖは、ＤＣ５Ｖ変換部８０ｅによりＤＣ５Ｖに変換され、そのＤＣ５Ｖは、演出基板９０、発射モータ駆動基板１５ｃ、払出制御基板２００および主基板１００に供給される。各基板に供給されたＤＣ５Ｖは、各基板に搭載されたＣＰＵの駆動電源として使用される。
【０００４】
図１０において、電源基板８０に供給されているＡＣ２４Ｖが遮断されると、停電検知回路８４がＤＣ３２Ｖの低下を検知する。続いて、停電検知回路８４から電源断信号ＰＤが主基板１００および払出制御基板２００へ出力され、主基板１００および払出制御基板２００にそれぞれ搭載されたＣＰＵは、ＮＭＩ処理を実行し、電源遮断時のバックアップデータが記憶されているＲＡＭへのアクセスを禁止する。また、主基板１００および払出制御基板２００にそれぞれ搭載されたＲＡＭに格納されているデータは、バックアップ用コンデンサＢＣ４からの電源供給により記憶保持される。そして、上記ＮＭＩ処理を実行するための時間が経過すると、停電検知回路８４からリセット信号ＳＲが各基板へ出力され、各基板がリセット状態になる。このとき、ＤＣ３２Ｖ変換部８０ａから出力されているＤＣ３２Ｖは、動作補償用コンデンサＢＣ１により補償されており、賞球払出モータが賞球の払出し途中で停止したり、大入賞口が開閉途中で停止したりすることがないようになっている。さらに、ＤＣ１２Ｖ変換部８０ｄに供給されているＤＣ３２Ｖは、動作補償用コンデンサＢＣ２により補償されており、賞球払出センサ、第１種始動口スイッチおよび入賞検出スイッチなどが、電源遮断時にセンサやスイッチを通過した遊技球を確実に検出できるようになっている。さらに、ＤＣ５Ｖ変換部８０ｅに供給されているＤＣ３２Ｖは、動作補償用コンデンサＢＣ３により補償されており、各基板に搭載されたＣＰＵの処理が中途半端な状態で終了しないようになっている。
【０００５】
【発明が解決しようとする課題】
停電検知回路８４は、主基板１００および払出制御基板２００においてＮＭＩ処理を実行する期間を確保するために、電源断信号ＰＤを主基板１００および払出制御基板２００へ出力するタイミングと、リセット信号ＳＲを各基板へ出力するタイミングとの間にＮＭＩ処理を実行するための期間を設けている。
しかし、リセット信号ＳＲを入力するタイミングは各基板同じであるため、ＮＭＩ処理を行わない演出基板９０および発射モータ駆動基板１５ｃについても、リセット信号ＳＲを入力するまでの間、動作補償用コンデンサＢＣ１〜ＢＣ３からの電源供給を受けており、消費電力が無駄になっているという問題がある。
【０００６】
そこでこの発明は、電源遮断時における動作補償用の消費電力を削減することができる遊技機を実現することを目的とする。
【０００７】
【課題を解決するための手段・作用および効果】
この発明は、上記目的を達成するため、請求項１に記載の発明では、遊技球を遊技盤へ発射する発射装置を駆動する駆動源と、前記発射装置により発射された遊技球が前記遊技盤の入賞口を通過したことを検出するスイッチと、前記スイッチによる検出結果に基づいて賞球を払出す賞球払出モータと、この遊技機に供給されている電源が所定の電圧に低下した際に、前記駆動源および前記賞球払出モータの動作を補償するための動作補償用コンデンサと、前記電源が前記所定の電圧に低下したことを示す停電検知信号を出力する停電検知回路と、前記停電検知信号を入力したときに電源断信号を出力する電源断信号作成回路と、前記電源断信号を入力したときに、その入力した前記電源断信号を直ちに前記駆動源へ出力することにより、前記駆動源に対する電源供給を停止させ、さらに、前記賞球払出モータに対しては、前記電源断信号を入力してから、電圧低下時における前記賞球払出モータの動作を補償する動作補償期間が経過したときに出力することにより、前記賞球払出モータに対する電源供給を停止させる電源断信号出力禁止回路とを備えたという技術的手段を用いる。
【０００８】
この遊技機に供給されている電源が所定の電圧に低下した際に、遊技球を遊技盤へ発射する発射装置を駆動する駆動源に対する電源供給を直ちに停止するとともに、賞球払出モータに対しては、電圧低下時における賞球払出モータの動作を補償する動作補償期間が経過したときに電源供給を停止する。
つまり、上記動作補償期間が経過したときに駆動源および賞球払出モータに対する電源供給を同時に停止する場合と比較して、賞球払出モータに対する電源供給の停止よりも先に駆動源に対する電源供給を直ちに停止する分、電圧低下時の動作補償用コンデンサの消費電力を削減することができる。
【００１３】
請求項２に記載の発明では、遊技球を遊技盤へ発射する発射装置を駆動する駆動源と、前記発射装置により発射された遊技球が前記遊技盤の所定の領域を通過した際に、大当りか否かを抽選する抽選手段と、前記抽選手段による抽選結果が大当りであった場合に大入賞口を開口する入賞装置と、前記入賞装置を駆動する大入賞口ソレノイドと、この遊技機に供給されている電源が所定の電圧に低下した際に、前記駆動源および前記大入賞口ソレノイドの動作を補償するための動作補償用コンデンサと、前記電源が前記所定の電圧に低下したことを示す停電検知信号を出力する停電検知回路と、前記停電検知信号を入力したときに電源断信号を出力する電源断信号作成回路と、前記電源断信号を入力したときに、その入力した前記電源断信号を直ちに前記駆動源へ出力することにより、前記駆動源に対する電源供給を停止させ、さらに、前記大入賞口ソレノイドに対しては、前記電源断信号を入力してから、電圧低下時における前記大入賞口ソレノイドの動作を補償する動作補償期間が経過したときに出力することにより、前記大入賞口ソレノイドに対する電源供給を停止させる電源断信号出力禁止回路とを備えたという技術的手段を用いる。
【００１４】
この遊技機に供給されている電源が所定の電圧に低下した際に、遊技球を遊技盤へ発射する発射装置を駆動する駆動源に対する電源供給を直ちに停止するとともに、抽選手段による抽選結果が大当りであった場合に大入賞口を開口する入賞装置を駆動する大入賞口ソレノイドに対しては、電圧低下時における大入賞口ソレノイドの動作を補償する動作補償期間が経過したときに電源供給を停止する。
つまり、上記動作補償期間が経過したときに駆動源および大入賞口ソレノイドに対する電源供給を同時に停止する場合と比較して、大入賞口ソレノイドに対する電源供給の停止よりも先に駆動源に対する電源供給を直ちに停止する分、電圧低下時の動作補償用コンデンサの消費電力を削減することができる。
【００２１】
【発明の実施の形態】
以下、この発明に係る遊技機の実施形態について図を参照して説明する。なお、以下の実施形態では、この発明に係る遊技機として、いわゆる第１種パチンコ機を例に挙げて説明する。
［全体の主要構成］
まず、この実施形態のパチンコ機の主要構成について図１を参照して説明する。図１は、そのパチンコ機の外観を示す斜視説明図である。
パチンコ機１には、前枠２が開閉可能に備えられており、その前枠２には、ガラス枠４が開閉可能に取付けられている。前枠２の右側には、ガラス枠４開閉用の鍵を差し込む鍵穴３が設けられている。ガラス枠４の内部には、遊技盤５が設けられており、前枠２の右側下方には、遊技球を遊技盤５へ発射する発射装置（図示省略）を操作するための発射ハンドル１５が回動可能に取付けられている。
ガラス枠４の下方には、賞球や貸球が供給される賞球・貸球供給口６ａが形成されており、この賞球・貸球供給口６ａの供給側には、その賞球・貸球供給口６ａから供給された賞球や貸球を溜めておくための上受け皿６が取り付けられている。上受け皿６の下方には、上受け皿６の収容可能数を超えて流下した賞球や上受け皿球抜きレバー６ｂの操作により上受け皿６から排出された遊技球などを排出する排出口７ａが形成されている。排出口７ａの排出側には、その排出口７ａから排出された遊技球を収容しておくための下受け皿７が設けられている。また、遊技盤５の上方には、枠ランプ９が設けられており、下受け皿７の左側には、灰皿７ｂが設けられている。
【００２２】
［遊技盤５の主要構成］
次に、遊技盤５の主要構成について図２を参照して説明する。図２は遊技盤５の主要構成を示す正面説明図でる。
遊技盤５の略中央には、センターケース３０が備えられている。センターケース３０には、天入賞口３１と、３個のＬＥＤからなる普通図柄表示装置３４と、この普通図柄表示装置３４の始動可能な回数を４個のＬＥＤにより表示する普通図柄記憶表示ＬＥＤ３５と、複数の特別図柄、背景画像、各種の演出画像などを液晶で表示する特別図柄制御装置３２とが備えられている。また、特別図柄制御装置３２は、複数の特別図柄からなる図柄列を画面の横方向の３個所においてそれぞれ上下方向に変動表示した後に、前記２個所において所定の特別図柄の確定表示を行う。なお、特別図柄の始動可能な回数として始動を保留している数（保留数）は、特別図柄制御装置３２の画面に表示される。
センターケース３０の両側上方には、ＬＥＤにより装飾された装飾風車４６がそれぞれ設けられている。右側の装飾風車４６の右斜め下方には、普通図柄表示装置３４を作動させるための普通図柄作動右ゲート２５が設けられており、左側の装飾風車４６の左斜め下方には、同じく普通図柄作動左ゲート２６が設けられている。センターケース３０の両側下方には、風車２４がそれぞれ設けられており、右側の風車２４の下方には、右入賞口１２が設けられており、左側の風車２４の下方には、左入賞口１３が設けられている。右入賞口１２の右方には、右袖入賞口２２が設けられており、左入賞口１３の左方には、左袖入賞口２３が設けられている。
【００２３】
センターケース３０の下方には、特別図柄制御装置３２を作動させる機能を有する第１種始動口２７が設けられており、この第１種始動口２７の下部には普通図柄表示装置３４の停止図柄が当たり図柄となった場合に両翼を開放する普通電動役物２８が設けられている。両翼を開放した普通電動役物２８は、第１種始動口２７と同様に特別図柄制御装置３２を作動開始させる機能を備えている。
センターケース３０の下方には、特別図柄制御装置３２の３個所の表示領域における確定図柄が大当り図柄となった場合に作動する変動入賞装置４０が設けられている。この変動入賞装置４０には、大当りの発生時に開放動作して大入賞口４１を開口する板状の開閉部材４３が扉式に開閉可能に取り付けられている。変動入賞装置４０の右側には、右下入賞口１４が設けられており、変動入賞装置４０の左側には、左下入賞口４４が設けられている。
また、変動入賞装置４０の内部には、開閉部材４３を連続して開放動作させる機能を有する特定領域（図示せず）と、この特定領域を通過した遊技球を検出する特定領域スイッチ（図３に符号４２ａで示す）が設けられている。
また、遊技盤５には、発射された遊技球を遊技領域へ案内するレール１６が取付けられており、遊技盤５の上部には、上部左右の両コーナーをＬＥＤなどにより装飾するコーナー飾り１１が設けられており、遊技盤５の左右には、ＬＥＤなどにより装飾するサイド飾り２０がそれぞれ設けられている。さらに、遊技盤５には、入賞しなかった遊技球をアウト球として回収するアウト口４５が設けられている。そして、遊技盤５には、多くの釘（図示省略）が打ち込まれており、遊技盤５に発射された遊技球は、釘の間を乱舞しながら落下し、各入賞口や第１種始動口２７に入賞したり、普通図柄作動ゲート２５，２６を通過したり、あるいはアウト口４５から回収されたりする。
【００２４】
［パチンコ機１の電気的構成］
次に、パチンコ機１の主な電気的構成についてそれをブロックで示す図３を参照して説明する。
パチンコ機１には、主基板１００が設けられており、この主基板１００には、マイクロプロセッサ１１０が搭載されている。マイクロプロセッサ１１０には、大当りか否かの判定、大入賞口４１への入賞数のカウント、大当りの遊技におけるラウンドの制御などの遊技の主な制御の他に、遊技状態のバックアップを実行するメインＣＰＵ１１２と、このメインＣＰＵ１１２が各種制御などを実行するためのコンピュータプログラムなどが記録されたＲＯＭ１１４と、遊技球が第１種始動口２７を通過したことの検出結果や入賞などの遊技中に発生する各種データ、ＲＯＭ１１４から読出されたコンピュータプログラムなどを一時的に格納したりバックアップして記憶するＲＡＭ１１６とが搭載されている。
主基板１００には、次に記載するものが電気的に接続されている。遊技球が第１種始動口２７を通過したことを検出する第１種始動口スイッチ２７ａ、特別図柄制御装置３２、ＬＥＤやランプ類を制御するランプ制御装置３００、電源基板８０、賞球の払出しなどを制御する払出制御基板２００、遊技中の効果音などを制御する音声制御装置７９、入賞、リーチパターン、大当りの発生、大当り図柄などに関する遊技盤情報をパチンコホールの管理室などに設けられたコンピュータ（図示省略）へ送信するための遊技枠情報端子基板５２、盤面中継基板５１、遊技枠中継基板５３である。
【００２５】
払出制御基板２００には、主基板１００から送出される制御コマンドを入力して動作するマイクロプロセッサ２１０が搭載されており、マイクロプロセッサ２１０には、賞球払出し制御、球貸し制御、入賞数や払出数に関するデータのバックアップなどを行うサブＣＰＵ２１２と、このサブＣＰＵ２１２が各種の制御を実行するための各種制御プログラムが記録されたＲＯＭ２１４と、サブＣＰＵ２１２が各種制御プログラムを実行する際にＲＯＭ２１４から読出された制御プログラムや遊技中に発生する入賞数や賞球数などの各種データを一時的に格納したりバックアップして記憶するＲＡＭ２１６とが搭載されている。
また、払出制御基板２００には、電源基板８０、ＣＲ接続基板５６、発射モータ１５ｅを駆動するための発射モータ駆動基板１５ｃ、遊技枠情報端子基板５２および払出中継基板５５が電気的に接続されている。発射モータ駆動基板１５ｃには、発射モータ駆動基板１５ｃから発射モータ１５ｅへ駆動信号を出力させるための発射スイッチ１５ｄが接続されている。
【００２６】
遊技枠中継基板５３には、満杯検出スイッチ７２、賞球切れスイッチ７３およびセンサ中継基板５４が電気的に接続されている。センサ中継基板５４は、賞球ユニット６２に備えられた賞球払出センサ６２ａ，６２ｂおよび払出中継基板５５と電気的に接続されている。払出中継基板５５には、貸球切れスイッチ６１、賞球払出モータ６２ｃおよび貸球ユニット６３が電気的に接続されている。
盤面中継基板５１には、普通電動役物２８を駆動する普通電動役物ソレノイド２８ａ、普通図柄表示装置３４、普通図柄作動右ゲート２５を通過した遊技球を検出する右ゲートスイッチ２５ａ、普通図柄作動左ゲート２６を通過した遊技球を検出する左ゲートスイッチ２６ａ、大入賞口４１に入賞した遊技球を検出する大入賞口スイッチ４１ａ、右袖入賞口２２に入賞した遊技球を検出する右袖入賞口スイッチ２２ａ、左袖入賞口２３に入賞した遊技球を検出する左袖入賞口スイッチ２３ａ、右入賞口１２に入賞した遊技球を検出する右入賞口スイッチ１２ａ、左入賞口１３に入賞した遊技球を検出する左入賞口スイッチ１３ａ、右下入賞口１４に入賞した遊技球を検出する右下入賞口スイッチ１４ａ、左下入賞口４４に入賞した遊技球を検出する左下入賞口スイッチ４４ａ、天入賞口３１に入賞した遊技球を検出する天入賞口スイッチ３１ａおよび大入賞口中継基板５０である。
大入賞口中継基板５０には、特定領域スイッチ４２ａ、特定領域を変化させる部材を駆動する特定領域ソレノイド４２ｂおよび開閉部材４３を駆動する大入賞口ソレノイド４１ｂが電気的に接続されている。電源基板８０は、ＣＲ接続基板５６と電気的に接続されており、ＣＲ接続基板５６には、プリペイドカードの残りの度数を表示する度数表示基板やプリペイドカードを読取る装置などを備える遊技機外装置部分７１と電気的に接続されている。また、電源基板８０は、ＡＣ２４Ｖ（５０Ｈｚ／６０Ｈｚ）の主電源７０から電源の供給を受け、各基板、装置および発射スイッチ１５ｄなどへ必要電源を供給する。
【００２７】
［電源基板８０の主要構成および回路動作］
次に、電源基板８０の主要構成および回路動作について図４ないし図６を参照して説明する。
図４は、電源基板８０の電気的構成をブロックで示す説明図である。図５は、電源基板８０の回路図である。図６は、電源基板８０の回路動作を示す説明図である。なお、以下の説明では、特別図柄制御装置３２、音声制御装置７９およびランプ制御装置３００をまとめて演出基板９０として説明する。また、図１０に示した従来の構成と同一部分については同一の符号を使用する。
【００２８】
（電源供給経路）
図４に示すＤＣ３２Ｖ変換部８０ａから出力されるＤＣ３２Ｖは、発射モータ駆動基板１５ｃから発射モータ１５ｅ（図３）に供給される。また、ＤＣ３２Ｖは、払出制御基板２００から払出中継基板５５を介して賞球払出モータ６２ｃに供給され、貸球ユニット６３（図３）に供給される。さらに、ＤＣ３２Ｖは、主基板１００から盤面中継基板５１を介して普通電動役物ソレノイド２８ａに供給され、さらに大入賞口中継基板５０を介して特定領域ソレノイド４２ｂおよび大入賞口ソレノイド４１ｂに供給される。ＤＣ３２Ｖは、電源遮断時に動作補償用コンデンサＢＣ５により補償される。
ＤＣ２４Ｖ変換部８０ｂから出力されるＤＣ２４Ｖは、特別図柄制御装置３２、音声制御装置７９およびランプ制御装置３００に供給される。ＤＣ１２Ｖ変換部８０ｃから出力されるＤＣ１２Ｖは、演出基板９０および主基板１００に供給され、さらに主基板１００から盤面中継基板５１を介してゲートスイッチ２５ａ，２６ａおよび各入賞口スイッチに供給される。ＤＣ１２Ｖ変換部８０ｃに入力するＤＣ３２Ｖは、電源遮断時に動作補償用コンデンサＢＣ５により補償される。
ＤＣ１２Ｖ変換部８０ｄから出力されるＤＣ１２Ｖは、払出制御基板２００および主基板１００に供給され、さらに払出制御基板２００から払出中継基板５５を介して賞球払出センサ６２ａ，６２ｂおよび貸球ユニット６３内の貸球センサに供給される。ＤＣ１２Ｖ変換部８０ｄに入力するＤＣ３２Ｖは、電源遮断時に動作補償用コンデンサＢＣ６により補償される。
さらに、ＤＣ５Ｖ変換部８０ｅから出力されるＤＣ５Ｖは、各基板に供給され、各基板に搭載されたＣＰＵの動作電源になる。ＤＣ５Ｖ変換部８０ｅに入力するＤＣ３２Ｖは、電源遮断時に動作補償用コンデンサＢＣ７により補償される。また、電源遮断時には、バックアップ用コンデンサＢＣ８から主基板１００のＲＡＭ１１６および払出制御基板２００のＲＡＭ２１６に電源が供給され、各ＲＡＭのバックアップ領域にバックアップされたデータの記憶が保持される。
【００２９】
（基本的な回路動作）
図６に示すように、電源基板８０には、停電検知回路８４と、電源断信号作成回路８５と、電源断信号出力禁止回路８６と、ＩＣ８とが実装されており、ＩＣ８は、演出基板９０、発射モータ駆動基板１５ｃ、払出制御基板２００および主基板１００と接続されている。
停電検知回路８４は、ＤＣ３２ＶおよびＤＣ１２Ｖの電圧降下を検出し、所定の電圧（以下、停電検知電圧と称する）まで降下すると停電を示す信号（以下、停電検知信号ＴＫと称する）を電源断信号作成回路８５へ出力する。
電源断信号作成回路８５は、停電検知回路８４から出力された停電検知信号ＴＫ（負論理）を入力し、その停電検知信号ＴＫが入力されている間、電源断信号ＰＤをＩＣ８および電源断信号出力禁止回路８６へ出力する。
電源断信号出力禁止回路８６は、電源断信号を出力する役割と、電源断信号の出力を禁止する役割とを担う。停電時には、電源断信号作成回路８５から出力された電源断信号ＰＤを入力し、電源断信号ＰＤをＩＣ８へ出力するとともに、システムリセット信号ＳＲをＩＣ８へ出力する。また、電源復旧時には、電源断信号ＰＤの出力を禁止するとともに、システムリセット信号ＳＲを解除する。
なお、動作補償用コンデンサＢＣ５は、図１０に示した動作補償用コンデンサＢＣ１よりも容量が小さく、動作補償用コンデンサＢＣ７は、動作補償用コンデンサＢＣ３よりも容量が小さい。
【００３０】
ＩＣ８は、電源断信号作成回路８５から出力された電源断信号ＰＤのレベルを反転して演出基板９０および発射モータ駆動基板１５ｃの各システムリセット信号入力端子ＳＲへ出力する。演出基板９０および発射モータ駆動基板１５ｃに搭載された各サブＣＰＵは、システムリセット信号入力端子ＳＲにシステムリセット信号ＳＲ（Ｌレベル）を入力すると、システムリセット処理を実行する。
また、ＩＣ８は、電源断信号出力禁止回路８６から出力された電源断信号ＰＤのレベルを反転して主基板１００および払出制御基板２００の各電源断信号入力端子ＰＤへ出力する。また、ＩＣ８は、電源断信号出力禁止回路８６から出力されたシステムリセット信号ＳＲのレベルを反転して主基板１００および払出制御基板２００の各システムリセット信号入力端子ＳＲへ出力する。
主基板１００に搭載されたメインＣＰＵ１１２（図３）は、電源断信号入力端子ＰＤに電源断信号ＰＤ（Ｈレベル）を入力すると、ＮＭＩ処理を実行し、電源遮断時の遊技状態を記憶しているＲＡＭ１１６のバックアップ領域に対するアクセスを禁止する。また、払出制御基板２００に搭載されたサブＣＰＵ２１２（図３）は、電源断信号入力端子ＰＤに電源断信号ＰＤ（Ｈレベル）を入力すると、ＮＭＩ処理を実行し、電源遮断時の賞球払出しに関するデータを記憶しているＲＡＭ２１６のバックアップ領域に対するアクセスを禁止する。また、メインＣＰＵ１１２およびサブＣＰＵ２１２は、システムリセット信号入力端子ＳＲにシステムリセット信号ＳＲ（Ｌレベル）を入力すると、システムリセット処理を実行する。
【００３１】
（停電時の回路動作）
次に、停電時の回路動作について図７を参照して説明する。
図７は、停電時における図４ないし図６に示す各検出点の信号レベルの変化を示すタイミングチャートである。
停電などにより、主電源７０が遮断されると、ＤＣ３２Ｖ、ＤＣ１２Ｖ、ＤＣ５Ｖの順に電圧降下する。このとき、ＤＣ３２Ｖ変換部８０ａから発射モータ駆動基板１５ｃ、払出制御基板２００および主基板１００へ供給されているＤＣ３２Ｖは、動作補償用コンデンサＢＣ５により補償され、ＤＣ３２Ｖを維持する。また、ＤＣ１２Ｖ変換部８０ｄから払出制御基板２００および主基板１００へ供給されているＤＣ１２Ｖは、動作補償用コンデンサＢＣ６により補償され、ＤＣ１２Ｖを維持する。さらに、ＤＣ５Ｖ変換部８０ｅから各基板へ供給されているＤＣ５Ｖは、動作補償用コンデンサＢＣ７により補償され、ＤＣ５Ｖを維持する。
図５に示すように、ＤＣ３２Ｖは、抵抗ＲＮ２，ＲＮ３により分圧され、コンパレータＩＣ３：Ｂの＋端子に印加されており、そのレベルはＨレベルからＬレベルに変化する。一方、ＤＣ１２Ｖは、コンパレータＩＣ３：Ｂの−端子に印加されており、そのレベルは、コンデンサＣＥ１４の放電特性に対応してＨレベルからＬレベルに変化する。そして、コンパレータＩＣ３：Ｂは、印加されている両電圧の差分と、基準電圧とを比較し、その比較結果に対応する信号を出力するが、ＤＣ３２Ｖが停電検知電圧まで降下すると（図７の時間Ｔ１）、上記両電圧と基準電圧との差が、しきい値を超え、停電検知信号ＴＫを出力する。ここでは、停電検知信号ＴＫはＬレベルであるとする（検出点（６））。
【００３２】
コンパレータＩＣ３：Ｂの出力は、ＩＣ５のＶＳＡ入力と接続されており、ＶＳＡ入力の電圧は、ＨレベルからＬレベルに変化する。また、ＤＣ１２Ｖを抵抗ＲＮ８，ＲＮ９により分圧した電圧が印加されているＶＳＢ入力の電圧は、ＨレベルからＬレベルに変化する。これにより、ＩＣ５は、ＶＳＡ入力およびＶＳＢ入力が共にＨレベルからＬレベルに変化したことを検出し、ＲＥＳＥＴ出力の電圧をＨレベルからＬレベルに変化させる。これにより、負論理のＮＡＮＤゲートであるＩＣ６：Ｂの５番端子の入力電圧はＬレベルになる。また、ＩＣ６：Ｂの４番端子には、ＤＣ５Ｖが印加されているため、ＩＣ６：Ｂの４番端子は、ＨレベルからＬレベルに変化する。
したがって、ＩＣ６：Ｂから電源断信号ＰＤ（Ｈレベル）が出力される（検出点（３））。
【００３３】
ＩＣ６：Ｂから出力された電源断信号ＰＤは、３つに分岐し、１つは正論理のＮＡＮＤゲートであるＩＣ６：Ａの１番端子に入力され、１つはリセット信号遅延回路８６ａに入力され、残る１つはＩＣ８の入力端子Ａ３，Ａ４に入力される。入力端子Ａ３，Ａ４に入力された電源断信号ＰＤ（Ｈレベル）は、ＩＣ８において反転され、Ｌレベルのシステムリセット信号として出力端子Ｙ３，Ｙ４から出力される（検出点（Ｇ））。出力端子Ｙ３から出力されたシステムリセット信号は、発射モータ駆動基板１５ｃのシステムリセット信号入力端子ＳＲに入力される（図４）。これにより、発射モータ駆動基板１５ｃに搭載されたサブＣＰＵは、システムリセット信号入力端子ＳＲのレベルがＨレベルからＬレベルに変化したと判定し、システムリセット処理を開始する（図７の時間Ｔ１）。また、演出基板９０に搭載されたサブＣＰＵは、システムリセット信号入力端子ＳＲのレベルがＨレベルからＬレベルに変化したと判定し、システムリセット処理を開始する（図７の時間Ｔ１）。
つまり、動作補償用コンデンサＢＣ５から発射モータ駆動基板１５ｃへの電源供給と、動作補償用コンデンサＢＣ７から演出基板９０および発射モータ駆動基板１５ｃへの電源供給とを直ちに停止する。
したがって、演出基板９０および発射モータ駆動基板１５ｃは、後述する主基板１００のメインＣＰＵ１１２および払出制御基板２００のサブＣＰＵ２１２がそれぞれＮＭＩ処理を実行した後にリセット状態になるタイミングと同じタイミングでリセット状態になる必要がなく、電源断信号ＰＤが発生したタイミングでリセット状態になることができるため、早くリセット状態になる分、動作補償用コンデンサから供給される電源の消費電力を小さくすることができる。このため、動作補償用コンデンサＢＣ５，ＢＣ７の容量を従来の動作補償用コンデンサＢＣ１，ＢＣ３の容量よりも小さくすることができる。
【００３４】
リセット信号遅延回路８６ａから出力された電源断信号ＰＤは、２つに分岐し、一方は、電源断信号延長用遅延回路８６ｂを経てＩＣ６：Ａの２番端子に入力され、他方は、ＩＣ６：Ｄの１３番端子に入力される。コンデンサＣＥ１５，Ｃ１２が充電されている間は、ＩＣ６：Ａの２番端子の入力電圧はＨレベルに保持されている。したがって、ＩＣ６：Ａの両入力は共にＨレベルであるため、ＩＣ６：Ａは、Ｌレベルの電源断信号ＰＤ（検出点（２））をＩＣ８の入力端子Ａ７，Ａ８へ出力する。これにより、ＩＣ８は、Ｌレベルの電源断信号ＰＤを反転したＨレベルの電源断信号ＰＤを出力端子Ｙ７，Ｙ８から主基板１００および払出制御基板２００の電源断信号入力端子ＰＤへ出力する（検出点（１））。
したがって、主基板１００のメインＣＰＵ１１２および払出制御基板２００のサブＣＰＵ２１２は、電源断信号入力端子ＰＤのレベルがＬレベルからＨレベルに変化したと判定し、データのバックアップおよびＮＭＩを開始する。なお、各ＣＰＵがデータのバックアップおよびＮＭＩを実行するために必要な時間（ＮＭＩ処理時間）は、この実施形態では、それぞれ約１００ｍｓである。また、電源断検出時における賞球払出モータ６２ｃ、大入賞口ソレノイド４１ｂ、賞球払出センサ６２ａ，６２ｂ、ゲートスイッチ２５ａ，２６ａおよび各入賞口スイッチ（図３）の動作補償期間として、ＮＭＩ処理時間と同じ約１００ｍｓが設定されている。これにより、電源断時において、賞球払出モータ６２ｃおよび大入賞口ソレノイド４１ｂが中途半端な状態で動作を停止しないようにすることができる。また、電源断時にゲートスイッチ２５ａ，２６ａおよび各入賞口スイッチを通過しかかっていた遊技球を確実に検出することができるため、各スイッチの検出結果を示すデータをＲＡＭ１１６にバックアップすることができる。
【００３５】
そして、リセット信号遅延回路８６ａのコンデンサＣＥ１５の放電が終了すると、コンパレータＩＣ３：ＡからＩＣ６：Ｄに出力されている電源断信号ＰＤがＨレベルからＬレベルに変化し、ＩＣ６：Ｄから出力されているシステムリセット信号ＳＲがＬレベルからＨレベルに変化する（検出点（Ｄ））。これにより、ＩＣ８の入力端子Ａ５，Ａ６には、Ｈレベルのシステムリセット信号ＳＲが入力されるため、ＩＣ８は、それを反転してＬレベルのシステムリセット信号ＳＲを出力端子Ｙ５，Ｙ６から主基板１００および払出制御基板２００のシステムリセット信号入力端子ＳＲへ出力する（検出点（Ｅ））。
したがって、主基板１００のメインＣＰＵ１１２および払出制御基板２００のサブＣＰＵ２１２は、システムリセット信号入力端子ＳＲのレベルがＨレベルからＬレベルに変化したと判定し、システムリセット処理を開始する（図７の時間Ｔ２）。これにより、バックアップ用コンデンサＢＣ５，ＢＣ６およびＢＣ７から主基板１００および払出制御基板２００への電源供給を停止することができる。
【００３６】
ここで、図７に示すように、主基板１００および払出制御基板２００へ電源断信号ＰＤ（検出点（１））が出力されてから、システムリセット信号ＳＲ（検出点（Ｄ））が出力されるまでに要する時間、つまりメインＣＰＵ１１２およびサブＣＰＵ２１２がデータのバックアップおよびＮＭＩを開始してからシステムリセット処理を開始するまでに要する時間を遅延時間Ｔｎｍｉとすると、この実施形態では、コンデンサＣＥ１５や抵抗ＲＮ４〜ＲＮ７などの特性のばらつきを考慮して、Ｔｎｍｉ＝１１６．４ｍｓ〜１４９．４ｍｓである。
つまり、遅延時間Ｔｎｍｉは、各ＣＰＵがデータのバックアップおよびＮＭＩを実行するために必要な時間（ＮＭＩ処理時間）１００ｍｓよりも十分大きな時間となっているため、各ＣＰＵは、停電時に余裕を持ってデータのバックアップおよびＮＭＩを実行することができる。
したがって、データのバックアップおよびＮＭＩを実行する途中でシステムリセット状態となり、データのバックアップおよびＮＭＩを実行できなかったために、ＲＡＭにバックアップされるべき遊技データがバックアップの途中で途切れて不完全なデータになってしまうおそれがない。
つまり、電源が復旧してから再開した遊技を、電源遮断時の遊技状態からの継続した遊技にすることができる。
なお、この段階では、電源断信号延長用遅延回路８６ｂのコンデンサＣ１２は放電中であり、ＩＣ６：Ａから出力されている電源断信号ＰＤは、Ｌレベルを維持しているため、ＩＣ８から主基板１００および払出制御基板２００へ電源断信号ＰＤ（Ｈレベル）が継続して出力されている。
【００３７】
そして、電源断信号延長用遅延回路８６ｂのコンデンサＣ１２の放電が終了すると、ＩＣ６：Ａの２番端子の入力レベルがＨレベルからＬレベルに変化し、ＩＣ６：Ａから出力されている電源断信号ＰＤがＬレベルからＨレベルに変化する。これにより、ＩＣ８から主基板１００および払出制御基板２００へ出力している電源断信号ＰＤ（検出点（１））は、ＨレベルからＬレベルに変化する。
ここで、図７に示すように、ＩＣ８から主基板１００および払出制御基板２００へ出力するシステムリセット信号出力ＳＲ（検出点（Ｅ））が有効になってから、電源断信号出力ＰＤ（検出点（１））が無効になるまでに要する時間を電源断信号延長用遅延時間Ｔｄｗｎとすると、この実施形態では、コンデンサＣ１２および抵抗Ｒ１０の特性のばらつきを考慮して、Ｔｄｗｎ＝０．９３１９ｍｓ〜５．８０６ｍｓである。この範囲は、主基板１００および払出制御基板２００の入力回路時定数などのバラツキによる遅延時間偏差（たとえば、１００μｓ）を十分にカバーできる範囲であるため、各基板は、データのバックアップおよびＮＭＩからシステムリセット動作への移行をスムーズに行うことができる。
【００３８】
ところで、割込み信号のレベルに基いて割込みを認識するコンピュータでは、割込み信号が所定のレベル以上でアクティブ状態が所定期間連続したときに割込みと認識し、割込みルーチンのアドレスに分岐する。また、その時点で他の割込みは禁止され、割込みルーチンを実行する。このため、割込み信号のレベルがアクティブ状態でなくなると、割込みルーチンからメインルーチンに戻るが、割込み信号のレベルが所定期間アクティブ状態である間は、割込みルーチンからメインルーチンに戻らない。
したがって、電源断信号ＰＤが有効になっている期間（データのバックアップおよびＮＭＩの実行が有効な期間）が終了した後（時間Ｔ３より後）にシステムリセット信号ＳＲを有効にすると、コンピュータプログラムがＮＭＩ処理の終了後にメインルーチンに戻り、遊技が進行してしまうおそれがある。このため、電源が復旧したときに、バックアップされていたデータに基いて再開したときの遊技状態と、停電時の遊技状態（進行してしまった遊技状態）とにズレが生じてしまう。
しかし、このパチンコ機１では、図７に示すように、電源断信号ＰＤがアクティブ状態になっている期間（データのバックアップおよびＮＭＩの実行が有効な期間）内にシステムリセット信号ＳＲを有効にすることにより、コンピュータプログラムがデータのバックアップおよびＮＭＩの終了後にメインルーチンに戻り、遊技が進行してしまうことがない。
したがって、停電時の遊技状態と電源復旧時に再開した遊技状態とにズレが生じることがない。
なお、電源断信号が有効な時間（電源断信号保持時間）は、コンデンサＣＥ１９の容量により、ほぼ決定され、この実施形態では、コンデンサＣＥ１９の特性のバラツキなどを考慮して２１１．５ｍｓ〜７７５．５ｍｓである。
【００３９】
（電源が復旧したときの回路動作）
次に、主電源７０が復旧したときの回路動作について図８を参照して説明する。図８は、主電源７０が復旧したときの図４ないし図６に示す各検出点における電圧と時間との関係を示すタイミングチャートである。
主電源７０が立上がった直後は、ＩＣ５のＲＥＳＥＴ出力レベルはＬレベルであるため（検出点（４））、ＩＣ６：Ｂから出力されている電源断信号ＰＤはＨレベルとなり、ＩＣ６：Ａの１番端子に入力される（検出点（３））。また、ＩＣ５のＯＵＴＣ出力からＬレベルの電源断信号出力禁止信号（検出点（Ｃ））が電源断信号出力禁止回路８６のコンパレータＩＣ３：Ａの出力側に出力される。これにより、ＩＣ６：Ａの２番端子の入力レベルはＬレベルとなるため、ＩＣ６：Ａから出力される電源断信号ＰＤは、Ｈレベルとなり、ＩＣ８から主基板１００および払出制御基板２００へ出力される電源断信号ＰＤは、Ｌレベルとなる。
つまり、電源断信号ＰＤの出力が禁止される。
【００４０】
電源断信号出力禁止時間を経過すると、電源断信号出力禁止信号の出力が停止するが（時間Ｔ４）、このときには、リセット信号遅延回路８６ａの出力はＬレベルになっているため、ＩＣ６：Ａから出力されている電源断信号ＰＤはＨレベルを維持するので、ＩＣ８から主基板１００および払出制御基板２００へはＨレベルの電源断信号ＰＤが出力されない。その後、コンデンサＣＥ１５の放電が終了すると、コンパレータＩＣ３：Ａの出力は、再度、Ｈレベルに戻るが（時間Ｔ６）、そのときには、ＩＣ５のＲＥＳＥＴ出力がＨレベルに変化し、ＩＣ６：Ａの１番端子に入力されている電源断信号ＰＤはＬレベルに変化しているため、ＩＣ６：Ａから出力されている電源断信号ＰＤはＨレベルを維持するので、ＩＣ８から主基板１００および払出制御基板２００へはＨレベルの電源断信号ＰＤが出力されない。以降、次の電源遮断時まで電源断信号ＰＤが有効になることはない。また、ＩＣ５のＲＥＳＥＴ出力（検出点（４））がＨレベルに変化し、電源断信号保持時間が経過すると（時間Ｔ５）、電源断信号ＰＤ（検出点（３））がＬレベルに変化するため、ＩＣ８からＨレベルのシステムリセット信号が演出基板９０および発射モータ駆動基板１５ｃへそれぞれ出力され、両基板のリセット状態が解除される。
【００４１】
一方、主電源７０が立上がったときにＩＣ５のＯＵＴＣから出力される電源断信号出力禁止信号（Ｌレベル）がＩＣ６：Ｄの１３番端子に入力されるため、ＩＣ６：ＤからＨレベルのシステムリセット信号ＳＲが出力される。したがって、ＩＣ８からＬレベルのシステムリセット信号ＳＲが主基板１００および払出制御基板２００のシステムリセット信号入力端子ＳＲに出力されるため、主基板１００および払出制御基板２００は、システムリセット処理を行う。
その後、ＩＣ５が電源断信号出力禁止信号の出力を停止するが（時間Ｔ４）、このときには、リセット信号遅延回路８６ａの出力はＬレベルになっているため、ＩＣ６：Ｄから出力されているシステムリセット信号ＳＲはＨレベルを維持するので、ＩＣ８から主基板１００および払出制御基板２００へ出力されているシステムリセット信号ＳＲはＬレベルを維持する。
【００４２】
そして、コンデンサＣＥ１５の放電が終了すると、コンパレータＩＣ３：Ａの出力は、Ｈレベルに戻るため、ＩＣ６：Ｄから出力しているシステムリセット信号ＳＲは、Ｌレベルに変化する。したがって、ＩＣ８から主基板１００および払出制御基板２００へ出力しているシステムリセット信号ＳＲは、Ｈレベルに変化するため、主基板１００および払出制御基板２００は、システムリセット状態を解除し、遊技に関する処理を実行可能となる。
なお、電源断信号出力禁止時間は、コンデンサＣＥ１８および抵抗Ｒ５を有する電源断信号出力禁止時間作成回路８５ａにより設定されており、電源断信号出力禁止時間は、この実施形態では、コンデンサＣＥ１８および抵抗Ｒ５の誤差などを考慮して１７４．７６ｍｓ〜２６３．６ｍｓである。
ここで、電源断信号出力禁止時間の最小値１７４．７６ｍｓは、遅延時間Ｔｎｍｉの最大値１４９．４ｍｓよりも長いため、主電源７０が立上がったときに、電源断信号に基いてＮＭＩ処理が実行されることがない。
ところで、電源が立上がったときは、ＲＡＭのチェックデータが正しいか否か、たとえばＡ５５ＡＨであるか否かを検査し、Ａ５５ＡＨであればバックアップデータに基いて遊技を再開するため、バックアップ領域に記憶されている遊技データを所定のＲＡＭ領域に復帰させ、その後で遊技プログラムが継続実行される。しかし、Ａ５５ＡＨであっても、ＮＭＩ処理を実行してしまうと、新たにバックアップ処理を実行してしまい、たとえばＲＡＭへのアクセスが禁止されると、ＮＭＩ処理から復帰しても、ＲＡＭアクセス禁止状態なので、制御プログラムが使用する変数領域（ＲＡＭ領域）のデータは不定となって正常作動しなくなってしまう。
そこで、電源が立上がったときにＮＭＩ処理が実行されないようにすることにより、不定なデータが上書きされてしまうことがないので、正確なバックアップデータに基いて遊技を再開することができる。
【００４３】
［実施形態の効果］
（１）以上のように、上記実施形態のパチンコ機１を使用すれば、電源断が検出された際に、発射モータ１５ｅに対する電源供給を直ちに停止するとともに、賞球払出モータ６２ｃに対しては、電源断時における動作を補償する動作補償期間が経過したときに電源供給を停止することができる。
したがって、上記動作補償期間が経過したときに発射モータ１５ｅおよび賞球払出モータ６２ｃに対する電源供給を同時に停止する場合と比較して、賞球払出モータ６２ｃに対する電源供給の停止よりも先に発射モータ１５ｅに対する電源供給を直ちに停止する分、電源断時の動作補償用コンデンサＢＣ５の消費電力を削減することができる。また、従来よりも容量の小さい動作補償用コンデンサＢＣ５を設けることができる。
【００４４】
（２）また、電源断が検出された際に、発射モータ１５ｅに対する電源供給を直ちに停止するとともに、賞球払出センサ６２ａ，６２ｂに対しては、電源断時における動作を補償する動作補償期間が経過したときに電源供給を停止することができる。
したがって、上記動作補償期間が経過したときに発射モータ１５ｅおよび賞球払出センサ６２ａ，６２ｂに対する電源供給を同時に停止する場合と比較して、賞球払出センサ６２ａ，６２ｂに対する電源供給の停止よりも先に発射モータ１５ｅに対する電源供給を直ちに停止する分、電源断時の動作補償用コンデンサＢＣ５の消費電力を削減することができる。また、従来よりも容量の小さい動作補償用コンデンサＢＣ５を設けることができる。
【００４５】
（３）さらに、電源断が検出された際に、発射モータ１５ｅに対する電源供給を直ちに停止するとともに、ゲートスイッチ２５ａ，２６ａ、第１種始動口スイッチ２７ａおよび各入賞口スイッチに対しては、電源断時における動作を補償する動作補償期間が経過したときに電源供給を停止することができる。
したがって、上記動作補償期間が経過したときに発射モータ１５ｅ、ゲートスイッチ２５ａ，２６ａ、第１種始動口スイッチ２７ａおよび各入賞口スイッチに対する電源供給を同時に停止する場合と比較して、ゲートスイッチ２５ａ，２６ａ、第１種始動口スイッチ２７ａおよび各入賞口スイッチに対する電源供給の停止よりも先に発射モータ１５ｅに対する電源供給を直ちに停止する分、電源断時の動作補償用コンデンサＢＣ５の消費電力を削減することができる。また、従来よりも容量の小さい動作補償用コンデンサＢＣ５を設けることができる。
【００４６】
（４）また、電源断が検出された際に、発射モータ１５ｅに対する電源供給を直ちに停止するとともに、大入賞口ソレノイド４１ｂに対しては、電源断時における動作を補償する動作補償期間が経過したときに電源供給を停止することができる。
したがって、上記動作補償期間が経過したときに発射モータ１５ｅおよび大入賞口ソレノイド４１ｂに対する電源供給を同時に停止する場合と比較して、大入賞口ソレノイド４１ｂに対する電源供給の停止よりも先に発射モータ１５ｅに対する電源供給を直ちに停止する分、電源断時の動作補償用コンデンサＢＣ５の消費電力を削減することができる。また、従来よりも容量の小さい動作補償用コンデンサＢＣ５を設けることができる。
【００４７】
（５）電源断が検出された際に、音声制御装置７９、ランプ制御装置３００および特別図柄制御装置３２から構成される演出基板９０に対する電源供給を直ちに停止するとともに、電源断時における動作補償期間が設定されている装置に対しては、その動作補償期間が経過したときに電源供給を停止することができる。
したがって、上記動作補償期間が設定されている装置と同時に演出基板９０に対する電源供給を停止する場合と比較して、動作補償期間が設定されている装置に対する電源供給の停止よりも先に演出基板９０に対する電源供給を直ちに停止する分、電源断時の動作補償用コンデンサＢＣ５，ＢＣ７の消費電力を削減することができる。また、従来よりも容量の小さい動作補償用コンデンサＢＣ５，ＢＣ７を設けることができる。
【００４８】
＜他の実施形態＞
上記実施形態では、電源断が検知された際に発射モータ１５ｅに対する電源供給を優先的に停止する場合を説明したが、遊技盤５を流下する遊技球の流下方向を変化させる装置、いわゆるクルーンなどのように、遊技者の利益には直結せず、動作補償期間が設定されていないような装置に対する電源供給も発射モータ１５ｅと同時に停止することもできる。
【００４９】
［各請求項と実施形態との対応関係］
発射モータ１５ｅが、請求項１および請求項２に記載の駆動源に対応し、第１種始動口２７が請求項２に記載の所定の領域に対応し、各入賞口スイッチがスイッチに対応する。また、停電検知電圧が所定の電圧に対応する。
【図面の簡単な説明】
【図１】この発明に係る実施形態のパチンコ機の外観を示す斜視説明図である。
【図２】図１に示すパチンコ機１に備えられた遊技盤５の主要構成を示す正面説明図である。
【図３】パチンコ機１の主な電気的構成をブロックで示す説明図である。
【図４】電源基板８０の電気的構成をブロックで示す説明図である。
【図５】電源基板８０の回路図である。
【図６】電源基板８０の回路動作を示す説明図である。
【図７】停電時における図５に示す各検出点の信号レベルの変化を示すタイミングチャートである。
【図８】主電源７０が復旧したときの図５に示す各検出点における電圧と時間との関係を示すタイミングチャートである。
【図９】従来のパチンコ機の主要構成を示す説明図である。
【図１０】図９に示すパチンコ機に設けられた電源基板の電気的構成をブロックで示す説明図である。
【符号の説明】
１    パチンコ機（遊技機）
１５ｅ  発射モータ（駆動源）
３２    特別図柄制御装置
４１ａ  大入賞口スイッチ（スイッチ）
６２ａ，６２ｂ    賞球払出センサ
６２ｃ  賞球払出モータ
７０    主電源
８０    電源基板
ＢＣ５〜ＢＣ７    動作補償用コンデンサ
ＢＣ８    バックアップ用コンデンサ
【図１】
0003773453.tif 000002
【図２】
0003773453.tif 000003
【図３】
0003773453.tif 000004
【図４】
0003773453.tif 000005
【図５】
0003773453.tif 000006
【図６】
0003773453.tif 000007
【図７】
0003773453.tif 000008
【図８】
0003773453.tif 000009
【図９】
0003773453.tif 000010
【図１０】
0003773453.tif 000011