(57)【特許請求の範囲】
【請求項１】
符号化されたデータに対して、誤り訂正復号を行う第１及び第２の誤り訂正復号部と、
該第1の復号部によって算出された軟出力復号結果をインタリーバ入力系列として格納するインタリーバメモリと、
前記インタリーバメモリに前記インタリーバ入力系列を格納するための書き込みアドレスと、前記インタリーバメモリに格納されたインタリーバ入力系列をランダムに読み出すための読出しアドレスとを生成するインタリーブアドレス生成部とを備え、
前記インタリーブアドレス生成部は、前記インタリーバメモリに格納されたインタリーバ入力系列をランダムに読み出すためのアドレスが、前記インタリーバ入力系列の情報ビット数からテイルビットを除いたビット数を超える場合、前記インタリーバ入力系列のシンボル番号に補正値を加えて補正し、該補正されたインタリーバ入力系列のシンボル番号をアドレス変換して前記読出しアドレスを得るターボ復号器であって、
前記インタリーブアドレス生成部は、前記インタリーバ入力系列を前記インタリーバメモリに格納するためのアドレスとして前記インタリーバ入力系列のシンボル番号を指定し、
前記インタリーバに格納されたインタリーバ入力系列の読み出しアドレスとして、前記インタリーバに格納されたインタリーバ入力系列のシンボル番号を順次用いてアドレス変換することにより前記読出しアドレスを得るとともに、
前記インタリーバメモリに格納されたインタリーバ入力系列のシンボル番号を順次生成する出力シンボル番号生成部と、前記出力シンボル番号生成部が生成したシンボル番号に対して、固有の閾値を設定する閾値選択部とを有することを特徴とするターボ復号器。
【請求項２】
前記閾値選択部は、前記インタリーバ入力系列の情報ビット数に応じて、複数の閾値を選択し、当該閾値は、前記インタリーバ入力系列の各情報ビット数毎に、前記インタリーバ入力系列の情報ビット数からテイルビットを除いたビット数を超えるアドレスを生成するような、前記出力シンボル番号生成部により生成される出力シンボル番号に対応したものである請求項１に記載のターボ復号器。
【請求項３】
前記インタリーブアドレス生成部は、前記閾値選択部によって選択された閾値に応じて、前記出力シンボル番号生成部からの出力シンボル番号に加算される補正値を選択する補正値選択部を有する請求項２記載のターボ復号器。
【請求項４】
アンテナと、無線周波数処理部と、ベースバンド部と、該ベースバンド部と通信網とのインタフェースを行う通信インタフェースとを備えた無線基地局において、
前記ベースバンド部は、符号化されたデータを復号するターボ復号器を備え、
前記ターボ復号器は、前記符号化されたデータの誤り訂正復号を行う第1及び第2の誤り訂正復号部と、第1の複数の復号部によって算出された軟出力復号結果をインタリーバ入力系列として格納するインタリーバメモリと、前記インタリーバメモリに前記インタリーバ入力系列を格納するための書き込みアドレスと、前記インタリーバメモリに格納されたインタリーバ入力系列をランダムに読み出すための読出しアドレスとを生成するインタリーブアドレス生成部とを有し、
前記インタリーブアドレス生成部は、前記インタリーバメモリに格納されたインタリーバ入力系列をランダムに読み出すためのアドレスが、前記インタリーバ入力系列の情報ビット数からテイルビットを除いたビット数を超える場合、前記インタリーバ入力系列のシンボル番号に補正値を加えて補正し、該補正されたインタリーバ入力系列のシンボル番号をアドレス変換して前記読出しアドレスを得る無線基地局であって、前記インタリーブアドレス生成部は、前記インタリーバ入力系列を前記インタリーバメモリに格納するためのアドレスとして前記インタリーバ入力系列のシンボル番号を指定し、前記インタリーバメモリに格納されたインタリーバ入力系列の読み出しアドレスとして、前記インタリーバに格納されたインタリーバ入力系列のシンボル番号を順次用いてアドレス変換することにより前記読出しアドレスを得るとともに、前記インタリーバメモリに格納されたインタリーバ入力系列のシンボル番号を順次生成する出力シンボル番号生成部と、前記出力シンボル番号生成部が生成したシンボル番号に対して、固有の閾値を設定する閾値選択部とを有することを特徴とする無線基地局。
【請求項５】
前記閾値選択部は、前記インタリーバ入力系列の情報ビット数に応じて、複数の閾値を選択し、当該閾値は、前記インタリーバ入力系列の各情報ビット数毎に、前記インタリーバ入力系列の情報ビット数からテイルビットを除いたビット数を超えるアドレスを生成するような、前記出力シンボル番号生成部により生成される出力シンボル番号に対応したものである請求項４に記載の無線基地局。
【請求項６】
前記インタリーブアドレス生成部は、前記閾値選択部によって選択された閾値に応じて、前記出力シンボル番号生成部からの出力シンボル番号に加算される補正値を選択する補正値選択部を有する請求項５記載の無線基地局。
【請求項７】
伝送する情報ビットに対し、畳み込み符号化を行う複数の畳み込み符号器と、
伝送する情報ビットを格納するインタリーバメモリと、
前記インタリーバメモリに格納された情報ビットをランダムに読み出すためのインタリーブアドレスとを生成するインタリーブアドレス生成部とを備え、
前記インタリーブアドレス生成部は、入力シンボル系列に対応するシンボル番号を、固有のアドレス変換法によりアドレス変換してインタリーブアドレスを生成し、変換後のアドレスが、シンボル番号を予め設定した値以外である場合は、予め設定したルールで補正し、該補正されたシンボル番号をアドレス変換して前記インタリーブアドレスを得るターボ符号器であって、
前記インタリーブアドレス生成部は、前記インタリーバメモリに格納されたインタリーバ入力系列のシンボル番号を順次生成する出力シンボル番号生成部と、前記出力シンボル番号生成部が生成したシンボル番号に対して、固有の閾値を設定する閾値選択部とを有することを特徴とするターボ符号器。
【請求項８】
前記閾値選択部は、前記インタリーバ入力系列の情報ビット数に応じて、複数の閾値を選択し、当該閾値は、前記インタリーバ入力系列の各情報ビット数毎に、前記インタリーバ入力系列の情報ビット数からテイルビットを除いたビット数を超えるアドレスを生成するような、前記出力シンボル番号生成部により生成される出力シンボル番号に対応したものである請求項７に記載のターボ符号器。
【請求項９】
前記インタリーブアドレス生成部は、前記閾値選択部によって選択された閾値に応じて、前記出力シンボル番号生成部からの出力シンボル番号に加算される補正値を選択する補正値選択部を有する請求項８記載のターボ符号器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ターボ符号器並びに符号化データを受信し、誤り訂正して復号するターボ復号器、及びターボ符号器、復号器を含む無線基地局に関する。
【０００２】
【従来の技術】
次世代無線通信においては、ランダム性、バースト性の雑音耐力を持たせるためにターボ符号を用いて通信が行われることになっている。
これはデータＸsを畳み込み符号化してパケット列(データ系列)Ｘ１…Ｘｎを生成する他、該データＸsを、２０００年１０月２７日に発行された３ＧＰＰ２のＣ．Ｓ００２４（ｖ２．０）“ｃｄｍａ２０００  Ｈｉｇｈ  Ｒａｔｅ  Ｐａｃｋｅｔ  Ｄａｔａ  Ａｉｒ  Ｉｎｔｅｒｆａｃｅ  Ｓｐｅｃｉｆｉｃａｔｉｏｎ”の第９−４３〜４４頁(以下、文献１と略す)に記載された、所定のルールで順序を入れ替えたデータＹsを畳み込み符号化して別のパケット列(データ系列)Ｙ１…Ｙmを生成し、これらのパケット列も送受信（符号化・復号化）して通信を行う。尚、このデータ系列順序の変換をインタリーブ、逆変換をデインタリーブと呼ぶ。
【０００３】
文献１では上記インタリーブの手法が示されており、図9.2.1.3.4.2.3-1にはインタリーブするためにデータ系列をメモリに書き込み/読み出しを行うアドレスの生成法、補正もしくは再計算方法が決められている。例えば、データ系列をＮ(ビット)、テイルビットを除いたデータ系列をＮ'(ビット)とし、データ系列Ｎ'＝２５０をインタリーブする場合、カウンタで０〜２４９までのシーケンシャルアドレスを発行して、順次データ系列をメモリに書き込めばよい。しかし、文献1の規定では耐雑音性を守るためにランダム性を増すべくメモリのランダム読み出しアドレスを特殊な方法で計算している。この計算方法では２５１、２５２等の、メモリ上にデータが存在しないアドレスが算出されるので文献１では補正もしくは再計算を行うようにしている。
【０００４】
従って、上記アドレス生成部を実現する場合、アドレス補正機能を備えるようにして、メモリからの読み出しアドレスを再生成する必要がある。このようなアドレス再生成処理を行う場合、アドレス生成の処理構成が複雑になる上、処理時間を余分に必要とし、ターボ復号器の処理遅延が大きくなる。
【０００５】
上記アドレス生成部を具体的に構成しようとした場合、補正も兼ねて、予め補正後の読み出しアドレスをテーブル化しておき、文献１で計算された読み出しアドレスと該テーブルを引用して正しい読み出しアドレスを提供するのが一般的である。例えば特開２００１−５３６２４号公報（以下、文献２と略す）に記載の技術は、インタリーバ/デインタリーバのデータの書き込み/読み出しアドレスをメモリに記憶する方法を採用している。
【０００６】
【発明が解決しようとする課題】
上記文献２のターボ復号器においては、インタリーブ読み出しアドレス或いはデインタリーブ書き込みアドレスをメモリに持つ必要がある。また、通信状態によっては、データ伝送速度に対応したデータ系列を複数準備する必要があるため、メモリの必要容量が大きくなる。例えば、パケットのデータ系列Ｎ＝２５６の場合、メモリは８×２５６＝２０４８ビットの容量が必要となる。
【０００７】
現在の通信システムにおいては、データ伝送速度に対応したデータ系列を複数準備し、通信状態に応じて伝送速度に対応したデータ系列を選択して通信することが一般的である。このような通信システムでは、データ系列Ｎ＝５１２の場合、メモリは９×５１２＝４６０８ビット、データ系列Ｎ＝１０２４の場合、メモリは１０×１０２４＝１０２４０ビット、データ系列Ｎ＝２０４８の場合、メモリは１１×２０４８＝２２５２８ビット、データ系列Ｎ＝４０９６の場合、メモリは１２×４０９６＝４９１５２の容量を必要とすることになる。すなわち、従来の復号器でデータ系列の全て、Ｎ＝２５６、５１２、１０２４、２０４８、４０９６に対応させようとすると、合計８８５７６ビットのメモリ容量を必要とすることになる。従って、回路規模が非常に増大し、消費電力の増加を生じた。
【０００８】
本発明の目的は、インタリーブ読み出しアドレス生成部或いはデインタリーブ書き込みアドレス生成部を少ない回路規模で実現できるターボ符号器及びターボ復号器、並びにこれを有する無線基地局を提供することにある。
【０００９】
また、本発明の別の目的は、インタリーブ読み出しアドレス生成部とデインタリーブ書き込みアドレス生成部とを共用化することで更に小さい回路規模を実現でき、消費電力を低減しうる、ターボ符号器及びターボ復号器、及びこれを有する無線基地局を提供することにある。
【００１０】
【課題を解決するための手段】
上記の目的を達成するため、本発明の一面においては、ターボ復号器のインタリーブアドレス生成部において、カウンタが生成するシンボル番号に応じて、予め定めておいた閾値に基づいて補正値を設定するようにする。これにより、文献１で示される規定においても、メモリ上にデータが存在しない読み出しアドレスが出力されることがなく、インタリーブ読み出しアドレス生成部或いはデインタリーブ書き込みアドレス生成部を少ない回路規模で実現できる。
【００１１】
【発明の実施の形態】
以下、本発明のターボ復号器/符号器及びこれらを備えた無線基地局の実施例を添付図面を参照して詳細に説明する。以下の説明及び各図面において、同様の機能を有する構成要素については同一の符号を用い、その重複説明を省略する。
【００１２】
図１は本発明のターボ復号器/ターボ符号器を備えた無線基地局を含む無線通信システム全体の構成例を示すブロック図である。無線通信システムは、無線基地局１００と、無線端末１、２等と、無線回線３，４等と、無線基地局１００と他の通信装置とを接続する通信網５と、無線基地局１００を管理、制御する管理装置６とから構成される。本発明の無線基地局１００は、無線端末１、２等の間での相互通信を無線回線３、４等を介して行う。無線基地局１００は、アンテナ７、高周波の送受信を行うＲＦ(Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ)部８、データの符号化、復号化などを行うベースバンド部９、通信インタフェース１０、基地局全体を制御する制御部（ＣＴＲＬ）１１で構成される。
【００１３】
より詳細には、ベースバンド部９は、端末から受信した系列の復調処理を行う受信復調部１２、パケット情報(符号化率Ｒ，データ長Ｎ)を元に受信データＸｒ(Ｘ１…Ｘｎ)、Ｙｒ(Ｙ１…Ｙｍ)（n,mは二以上の整数）の誤り訂正復号化を行うターボ復号部１３、データＸｓ（１≦s≦n）に対して誤り訂正符号化を行うターボ符号部１４、送信データＸｓ(Ｘ１…Ｘｎ)、Ｙｓ(Ｙ１…Ｙｍ)に対して送信信号を作成する送信変調部１５とで構成する。ターボ符号化、復号化に必要なパケット情報には符号化率Ｒやデータ長Ｎ等が含まれている。ここでは、“パケット情報のデータ”は“情報ビット”に相当し、データ長Nは情報ビット数に相当する。尚、管理装置６は無線基地局１００に含まれる場合もあるし、通信網５の管理装置(図示せず)がこの機能を代行することもある。
【００１４】
図２は本発明のターボ復号器１３の構成例を示すブロック図である。ターボ復号器１３は、データ系列Ｘｓを畳み込み符号化したデータ系列Ｘ１…Ｘｎに対して誤り訂正復号を行う誤り訂正復号部１６と、インタリーブされたデータ系列Ｙを畳み込み符号化したデータ系列Ｙ１…Ｙｍに対して誤り訂正復号を行う誤り訂正復号部１７と、インタリーバメモリ１８と、デインタリーバメモリ１９とを備え、更に、インタリーブアドレス生成部２０と、デインタリーブアドレス生成部２１とを備える。
【００１５】
インタリーブアドレス生成部２０は、インタリーバメモリ１８に対して書き込み/読み出しアドレスの管理を行う。インタリーバメモリ１８に対して書き込みアドレスを生成する入力シンボル番号生成部２２は、外部より供給される入力シンボルクロックを受け、このクロックに従ってシーケンシャルな番号を生成し、入力系列をインタリーバメモリ１８に書き込むためのインタリーブ書き込みアドレスを生成する。内蔵のカウンタが生成するシンボル番号を出力する出力シンボル番号生成部２３は、入力シンボル番号生成部２２に供給される入力シンボルクロックと同様の、外部より供給される出力シンボルクロックを受け、この出力シンボルクロックに従ってシーケンシャルな番号（出力シンボル番号）を生成する。
【００１６】
詳細な構成と動作は後述するが、本発明においては、メモリからランダムな読み出しアドレスを生成するものである。即ち、インタリーブ読み出しアドレス生成部２４は、文献１の規定で計算されたメモリ上にデータが存在しないアドレスを生成しないように、出力シンボル番号生成部２３で生成された出力シンボル番号に対して、事前に補正値を加えて補正し、この補正された出力シンボル番号から、インタリーバメモリ１８に格納されたデータ系列をランダムに読み出すためのインタリーブ読み出しアドレスを生成する。ここで生成される出力シンボル番号並びにインタリーブメモリ１８への書き込みアドレス及び読み出しアドレスはパケット単位(データ系列Ｘ１…Ｘｎ或いはＹ１…Ｙｍ)で処理される。
【００１７】
デインタリーブアドレス生成部２１は、デインタリーバメモリ１９に対して書き込み/読み出しアドレスの管理を行う。内蔵のカウンタが生成するシンボル番号を出力する入力シンボル番号生成部２５は、外部より入力シンボルクロックの供給を受け、このクロックに従ってシーケンシャルな番号(入力シンボル番号)を生成する。詳細な構成と動作は後述するが、本発明においては、メモリにランダムな書き込みアドレスを生成するものである。即ち、デインタリーブ書き込みアドレス生成部２６は、文献１の規定で計算されたメモリ上にデータが存在しないアドレスを生成しないように、入力シンボル番号生成部２５で生成された入力シンボル番号に対して、事前に補正値を加えて補正し、この補正された入力シンボル番号から、入力系列をデインタリーバメモリ１９にランダムに書き込むためのデインタリーブ書き込みアドレスを生成する。デインタリーバメモリ１９に対して読み出しアドレスを生成する出力シンボル番号生成部２７は、入力シンボル番号生成部２５に供給される入力シンボルクロックと同様に外部より供給される出力シンボルクロックを受け、このクロックに従ってシーケンシャルな番号を生成し、デインタリーバメモリ１９に格納されたデータ系列を読み出すデインタリーブ読み出しアドレスを生成する。ここで生成される入力シンボル番号並びにデインタリーブメモリ１９への書き込みアドレス及び読み出しアドレスはパケット単位(データ系列Ｘ１…Ｘｎ或いはＹ１…Ｙｍ)で処理される。
【００１８】
図３は、文献１の規定で生成されるメモリ上にデータが存在しないアドレスをデータ系列（テイルビットを除いたもの）毎に示した説明図である。この場合、再度、文献１の規定に基づきアドレスを再生成する必要があるので、アドレス生成の処理構成が複雑になる上、処理時間を余分に必要としターボ復号器の処理遅延が大きくなる。
【００１９】
図４は、本発明の実施例におけるインタリーブ読み出しアドレス生成部２４の動作原理を示す説明図である。本発明の実施例における無線通信装置が備えるターボ復号器のインタリーブ読み出しアドレス生成部２４は、図４に示すように、出力シンボル番号生成部２３内のカウンタが生成するシンボル番号に応じて、予め定めておいた閾値に基づいて補正値を設定してやることで、図３で示した、メモリ上にデータが存在しないアドレスを生成しないようにする。即ち、後述する簡単なハードウエアを用いた演算処理でターボ符号化、復号化を行って、耐雑音性を守りかつランダム性を維持しうるよう、アドレス変換部に入力するシンボル番号を事前に補正する。このように、補正されたシンボル番号をアドレス変換部に入力することで、メモリ上にデータが存在しないアドレスの生成が防止され、インタリーブ読み出しアドレスの再計算を不要とするものである。
【００２０】
図５は図２のインタリーブ読み出しアドレス生成部２４の構成例を示すブロック図である。インタリーブ読み出しアドレス生成部２４はパケット情報(符号化率Ｒ，データ長Ｎ)に基づき閾値を選択する閾値選択部２８と、出力シンボル番号(インタリーバの場合)に対する補正値を選択する補正値選択部２９と、補正値選択部２９で選択された補正値と出力シンボル番号(インタリーバの場合)との加算を行う補正値加算部３０と、文献１で規定されているアドレス変換部３１とから構成される。閾値選択部２８は、パケット情報のデータ長Ｎをデコードするデコーダ２８aと、各Ｎ'に対する全ての閾値をストアするメモリ、例えば、テーブル２８bとを有し、テーブル２８bはデコーダ２８aの出力に応じて閾値を選択して出力する。
【００２１】
以下、Ｎ'＝２５０の場合を例にとり、本発明の実施例によるターボ復号器１３(インタリーブアドレス生成部２０、インタリーブ読み出しアドレス生成部２４)の構成と動作を説明する。
【００２２】
閾値選択部２８は、パケット情報(符号化率Ｒ，データ長Ｎ)に示されるデータ系列Ｎ＝２５６を受信すると、デコーダ２８aの出力に応じてテーブル２８bのＮ'＝２５０に対応する閾値を選択する。即ち、図４の原理図で示したように、閾値１＝３０、閾値２＝６１、閾値３＝１２４、閾値４＝１５５、閾値５＝１８６、閾値６＝２１７が選択され、補正値選択部２９に出力される。補正値選択部２９では、閾値選択部２８で選択された閾値１〜６から、加減算器３２で出力シンボル番号を減算し、各々の減算結果はＭＳＢ(最上位ビット)抽出器３３でＭＳＢ(最上位ビット)が取り出され、取り出されたＭＳＢは補正値判定部３４に与えられて補正値判定を行う。
【００２３】
補正値判定部３４は図４の原理図で示したように、データ系列Ｎ'＝２５０の場合、シンボル番号０〜３０では補正値として＋０、シンボル番号３１〜６１では補正値として＋１、シンボル番号６２〜１２４では補正値として＋２、シンボル番号１２５〜１５５では補正値として＋３、シンボル番号１５６〜１８６では補正値として＋４、シンボル番号１８７〜２１７では補正値として＋５、シンボル番号２１８〜２４９では補正値として＋６をそれぞれ選択、出力する。
【００２４】
補正値判定部３４は単純な加算器を用いてもよいし、デコーダで構成することも可能である。図６は補正値判定部３４をデコーダで構成する場合の説明図であり、上述したＮ'＝２５０の場合の真理値表を示している。即ち、Ｎ'＝２５０の場合の出力シンボル番号に対応する各閾値対応のMSBの値と、補正値（デコーダ出力値）との関係を示す。
【００２５】
補正値加算部３０は、出力シンボル番号（インタリーバの場合）に上記で述べた補正値選択部２９により選択された補正値を加算することによって出力シンボル番号の補正値を得、これをアドレス変換部３１に与える。従って、従来のアドレス変換部３１を用いても、ランダム性を維持しつつメモリ上にデータが存在する範囲でインタリーブ読み出しアドレスを生成することができる。更に、データ系列Ｎ'より大きくなる読み出しアドレスが生成されることが無いため、アドレスの再計算を不要とすることができる。尚、アドレス変換部３１は文献１に規定するものである。
【００２６】
上述したような、インタリーブ読み出しアドレス生成部２４と同様な構成と作用を有するよう、デインタリーバメモリ１９のデインタリーブアドレス生成部２１を構成することができる。具体的には、インタリーブアドレス生成部２０の書き込みと読み出し操作をデインタリーブアドレス生成部２１では逆にして、デインタリーブ書き込みアドレス生成部２６に上述したインタリーブ読み出しアドレス生成部２４と同じ構成・動作の回路を備えれば良い。
【００２７】
図７は、本発明のターボ復号器/符号器、それを用いた無線基地局の動作を説明するための図である。以下、データ系列Ｎ＝２５６の場合について、本発明を適用したインタリーブアドレス生成の動作例を図７に基づき詳細に説明する。 前述のようにテイルビットを除くデータ系列Ｎ'＝２５０である。また、図２に示したインタリーバ構成でインタリーバ入力系列をＤ０，Ｄ１、Ｄ２、Ｄ３，…Ｄ３０、Ｄ３１、Ｄ３２、…Ｄ６１、Ｄ６２，Ｄ６３，Ｄ６４，Ｄ６５、…Ｄ１９２，…Ｄ２４７，Ｄ２４８，Ｄ２４９とする。この場合、図２の入力シンボル番号生成部２２で生成される入力シンボル番号は、インタリーバ入力系列に対応して０、１、２、３、・・・３０、３１、３２、・・・６１、６２、６３、６４、６５、・・・１９２、・・・２４７、２４８、２４９となる。従って、インタリーバメモリ１８には、インタリーバ入力系列Ｄ０，Ｄ１、Ｄ２、Ｄ３，…Ｄ３０、Ｄ３１、Ｄ３２、…Ｄ６１、Ｄ６２，Ｄ６３，Ｄ６４，Ｄ６５、…Ｄ１９２，…Ｄ２４７，Ｄ２４８，Ｄ２４９の順に格納される。図２の出力シンボル番号生成部２３で生成される出力シンボル番号は、０、１，２、・・・２４９である。しかし、この状態の出力シンボル番号を図５のアドレス変換部３１へ入力すると、図３で示したように、例えば、出力シンボル番号３１ではデータが存在しないアドレス２５１が、同様に、出力シンボル番号６３ではデータが存在しないアドレス２５４が出力されてしまう。そこで、図５の閾値選択部２８において、図４に示すようなＮ'＝２５０に対応する閾値１〜６を設定し、補正値選択部２９で求めた補正値を用いて、出力シンボル番号を補正することで、アドレス変換入力０、１、２、・・・３０、３２、３３、・・・６２、６４、６５、・・・２４５が得られる。即ち、アドレス変換入力は、上記の、データが存在しないアドレスを生成する出力シンボル番号を含まないように修正される。そして、そのようなアドレス変換入力をアドレス変換部３１でアドレス変換すると、ランダム性を維持しつつメモリ上にデータが存在する範囲でランダムなインタリーブ読み出しアドレス１、１２９、６７、・・・２４８が生成される。このようなアドレスで読み出しを行うことで、入力系列が並べ替えされて、Ｄ１，Ｄ１２９，Ｄ６７、Ｄ１９７、・・・Ｄ２４８が得られる。
【００２８】
テイルビットを除くデータ系列Ｎ'＝５０６、１０１８、２０４２、４０９０においても、同様の処理でインタリーブが実現できる。但し、図３に示したシンボル番号に応じて、図４における閾値を設定する必要がある。
【００２９】
複数のＮ'の値に対応して共通の１つの復号器のみを設ける場合は、図５に示す閾値選択部２８に対応すべき複数のＮ'に対する全ての閾値を設定しておき（例えば、図５に示す様にテーブル２８bに複数のＮ'に対する全ての閾値を設定）、各Ｎ'に応じて対応する閾値を選択するように構成することで実現できる。
【００３０】
本発明は以上の構成を備えているので、従来技術のように、インタリーブ読み出しアドレス、デインタリーブ書き込みアドレスをメモリに格納することなく、また、データが存在しないアドレスが出力される際に行うアドレスの再生成処理を行う必要がない。従って、インタリーブ読み出しアドレス生成、或いはデインタリーブ書き込みアドレス生成を処理構成が簡単な論理回路で実現することができる。
【００３１】
また図５に示す実施例を論理回路で実現した場合、ゲート数は約１５００ゲートとなり、従来例で構成した場合の論理規模８８５７６ゲートに対し、約６０分の１の論理規模で実現でき、回路規模を縮小することができる。
【００３２】
図２に示すインタリーブ読み出しアドレス生成部２４とデインタリーブ書き込みアドレス生成部２６は、１つのターボ復号器の中では同一回路構成であるため共用化が可能である。図８は本発明のターボ復号器の別の構成例を示すブロック図であり、図２のインタリーブ読み出しアドレス生成部２４とデインタリーブ書き込みアドレス生成部２６とを共用化した構成である。入力シンボル番号生成部３６では、インタリーバメモリ３５に対するインタリーブ書き込みアドレスを生成する。出力シンボル番号生成部３７は出力シンボル番号を出力し、アドレス生成部３８では出力シンボル番号をもとに、インタリーバメモリ３５に対するインタリーブ読み出しアドレスを生成する。一方、入力シンボル番号生成部４０は入力シンボル番号を出力し、アドレス生成部３８は入力シンボル番号をもとに、デインタリーバメモリ３９に対するデインタリーブ書き込みアドレスを生成する。また、出力シンボル番号生成部４１は、デインタリーバメモリ３９に対するデインタリーブ読み出しアドレスを生成する。
【００３３】
本発明の実施例で示した図５の構成は、前述の実施の形態のみに限定されるものではなく、種々付加変更することが可能である。例えば畳み込み符号器の内部構成では、拘束長Ｋ＝５、符号化率Ｒ＝１/３の場合、テイルビットは８ビットとなる。この場合、図５の閾値選択部２８に、符号化方式並びにインタリーブ/デインタリーブアドレス生成法に対する閾値１〜閾値８を設定し、これらの閾値に従い補正値選択部２９で補正値を求める。その補正値を用いて出力シンボル番号（インタリーバの場合）又は入力シンボル番号（デインタリーバの場合）を補正することで、ランダム性を維持しつつメモリ上にデータが存在する範囲でインタリーブ読み出しアドレスを生成することができる。
【００３４】
通信システムにおいて、ターボ符号器とターボ復号器の処理内容は、畳み込み符号器の拘束長Ｋ、符号化率Ｒなど予め定めたパラメータで決定される。またターボ復号器のインタリーバ、ターボ符号器のインタリーバの処理すべき内容は同一である。すなわち、上述した本発明のターボ復号器のインタリーバを用いればターボ符号器のインタリーバを実現できる。
【００３５】
図９は本発明のターボ符号器１４の構成例を示すブロック図である。ターボ符号器１４はデータ系列Ｘｓを畳み込み符号化する畳み込み符号器４３と、インタリーブされたデータ系列Ｙｓを畳み込み符号化する畳み込み符号器４４と、インタリーバメモリ４５とを備え、更に、インタリーバメモリ４５に対して書き込み/読み出しアドレスの管理を行うインタリーブアドレス生成部２０を備える。インタリーバメモリ４５に対する書き込みアドレスを生成する入力シンボル番号生成部２２は、外部より供給される入力シンボルクロックを受け、このクロックに従ってシーケンシャルな番号を生成し、入力系列をインタリーバメモリ４５に書き込むためのインタリーブ書き込みアドレスを生成する。内蔵のカウンタが生成するシンボル番号を出力する出力シンボル番号生成部２３は、入力シンボル番号生成部２２に供給される入力シンボルクロックと同様の、外部からの出力シンボルクロックの供給を受け、このクロックをカウンタでカウントし、カウント値に従ってシーケンシャルな番号（出力シンボル番号）を生成する。本発明はメモリからランダムな読み出しアドレスを生成するもので、インタリーブ読み出しアドレス生成部２４は、出力シンボル番号生成部２３で生成された出力シンボル番号に対して、文献１の規定で計算されたメモリ上にデータが存在しないアドレスを生成しないように事前に補正値を加え、インタリーバメモリ４５に格納されたデータ系列をランダムに読み出すインタリーブ読み出しアドレスを生成する。以上の構成を備えているので、本発明のターボ復号器のインタリーバを用いればターボ符号器のインタリーバを実現できる。
【００３６】
【発明の効果】
以上のように、本発明によれば、インタリーブ読み出しアドレス生成部或いはデインタリーブ書き込みアドレス生成部を少ない回路規模で実現できる効果がある。また、インタリーブ読み出しアドレス生成部或いはデインタリーブ書き込みアドレス生成部を共用化することで更に小さい回路規模で実現できる効果がある上、消費電力を低減する効果もある。更に、図１に示すようなターボ符号を用いた無線通信を行う際にはアドレス生成の再計算を行う必要がないので、高速通信が可能となる。
【図面の簡単な説明】
【図１】本発明によるターボ復号器/符号器を備えた無線基地局を用いた通信システムの構成例を示すブロック図。
【図２】本発明の実施例のターボ復号器の構成例を示すブロック図。
【図３】３ＧＰＰ２で規定したインタリーブアドレス生成の動作を説明する図。
【図４】本発明の実施例のターボ復号器/符号器が有するインタリーブ読み出しアドレス生成部の動作原理を説明する図。
【図５】本発明の実施例のターボ復号器/符号器が有するインタリーブ読み出しアドレス生成部或いはデインタリーブ書き込みアドレス生成部の構成例を示すブロック図。
【図６】本発明の実施例のターボ復号器/符号器が有するアドレス生成部を構成する補正値判定部の動作論理を示す真理値表。
【図７】本発明のターボ復号器/符号器を備えた無線基地局の動作を説明する図。
【図８】本発明の実施例のターボ復号器/符号器の別の構成例を示すブロック図。
【図９】本発明の実施例のターボ符号器の構成例を示すブロック図。
【符号の説明】
１３・・・ターボ復号器、                  １４・・・ターボ符号器、
１６，１７・・・誤り訂正復号器、        １８・・・インタリーバメモリ、
１９・・・デインタリーバメモリ、            ２０・・・インタリーブアドレス生成部、２１・・・デインタリーブアドレス生成部、
２２，２５・・・入力シンボル番号生成部、
２３，２７・・・出力シンボル番号生成部、
２４・・・インタリーブ読み出しアドレス生成部、
２６・・・デインタリーブ書き込みアドレス生成部、
２８・・・閾値選択部、                ２９・・・補正値選択部、
３０・・・補正値加算部、            ３１・・・アドレス変換部、
１００・・・無線基地局。
【図１】
0003848858.tif 000002
【図２】
0003848858.tif 000003
【図３】
0003848858.tif 000004
【図４】
0003848858.tif 000005
【図５】
0003848858.tif 000006
【図６】
0003848858.tif 000007
【図７】
0003848858.tif 000008
【図８】
0003848858.tif 000009
【図９】
0003848858.tif 000010