(57)【特許請求の範囲】
【請求項１】
マトリクス状に配置され、それぞれ供給された表示信号に対応する画像を表示する複数の表示画素と、前記マトリクスの行方向に形成され、前記表示画素を選択するための２本以上の走査ラインと、前記マトリクスの列方向に形成され、選択されている走査ラインに対応する表示画素に表示信号を供給するためのデータラインとを備える表示素子と、
外部からの開始信号または隣接する偶数番目の走査ラインに出力された選択信号を入力して、外部から供給される制御信号に従って、それぞれ奇数番目の走査ラインに選択信号を出力する段を備える奇数ドライバと、前記マトリクス状の表示画素を挟んで前記奇数ドライバと対向して形成され、外部からの開始信号または隣接する奇数番目の走査ラインに出力された選択信号を入力して、外部から供給される制御信号に従って、それぞれ偶数番目の走査ラインに選択信号を出力する段を備える偶数ドライバとからなる走査ドライバと、
を備えることを特徴とする表示装置。
【請求項２】
前記奇数ドライバと前記偶数ドライバとは、前記表示素子の走査ラインが形成されている基板上に、前記マトリクス状の表示画素を挟んで形成されている
ことを特徴とする請求項１に記載の表示装置。
【請求項３】
外部から供給された画像データを前記マトリクスの行単位で蓄積し、該蓄積した画像データに対応した表示信号を、前記走査ドライバからの選択信号によって選択されている表示画素に前記データラインを介して出力するデータドライバをさらに備える
ことを特徴とする請求項１または２に記載の表示装置。
【請求項４】
前記データドライバは、前記表示素子のデータラインが形成されている基板上に形成されてなる
ことを特徴とする請求項３に記載の表示装置。
【請求項５】
前記奇数ドライバは、１番目の段が外部からの開始信号を入力して、前記制御信号に従って、１番目の走査ラインに選択信号を出力し、（ｈ＋１）番目（ｈ：１以上の整数）の段が２ｈ番目の走査ラインに出力された選択信号を入力して、前記制御信号に従って、（２ｈ＋１）番目の走査ラインに選択信号を出力し、前記偶数ドライバは、ｈ番目の段が（２ｈ−１）番目の走査ラインに出力された選択信号を入力して、前記制御信号に従って、２ｈ番目の走査ラインに選択信号を出力する
ことを特徴とする請求項１乃至４のいずれか１項に記載の表示装置。
【請求項６】
前記表示素子は、２ｉ本（ｉ：１以上の整数）の走査ラインを備え、
前記走査ドライバは、外部からの制御信号に従って前記開始信号を前記奇数ドライバの１番目の段と前記偶数ドライバのｉ番目の段とのいずれかに出力するスイッチを備え、
前記奇数ドライバは、前記スイッチが前記開始信号を前記奇数ドライバの１番目の段に出力する場合、１番目の段が前記開始信号を入力して、前記制御信号に従って、１番目の走査ラインに選択信号を出力し、（ｊ＋１）番目（ｊ：１から（ｉ−１）までの整数）の段が２ｊ番目の走査ラインに出力された選択信号を入力して、前記制御信号に従って、（２ｊ＋１）番目の走査ラインに選択信号を出力し、前記スイッチが前記開始信号を前記偶数ドライバのｉ段目の段に出力する場合、ｊ番目の段が２ｊ番目の走査ラインに出力された選択信号を入力して、前記制御信号に従って、（２ｊ−１）番目の走査ラインに選択信号を出力し、
前記偶数ドライバは、前記スイッチが前記開始信号を前記奇数ドライバの１段目の段に出力する場合、ｊ番目の段が（２ｊ−１）番目の走査ラインに出力された選択信号を入力して、前記制御信号に従って、２ｊ番目の走査ラインに選択信号を出力し、前記スイッチが前記開始信号を前記偶数ドライバのｉ番目の段に出力する場合、ｉ番目の段が前記開始信号を入力して、前記制御信号に従って、２ｉ番目の走査ラインに選択信号を出力し、ｋ番目（ｋ：１から（ｉ−１）までの整数）の段が（２ｋ＋１）番目の走査ラインに出力された選択信号を入力して、前記制御信号に従って、２ｋ番目の走査ラインに選択信号を出力する
ことを特徴とする請求項１乃至４のいずれか１項に記載の表示装置。
【請求項７】
複数の表示画素と、前記表示画素を選択する選択信号が出力される走査ライン群と、を備える表示素子と、
外部からの開始信号または前記走査ライン群の偶数番目の走査ラインに出力された選択信号の入力に応じて、外部から供給される制御信号を選択信号として前記走査ライン群の奇数番目の走査ラインに出力する奇数ドライバと、
前記表示画素を挟んで前記奇数ドライバと対向して配置され、外部からの開始信号または前記走査ライン群の奇数番目の走査ラインに出力された選択信号の入力に応じて、外部から供給される制御信号を選択信号として前記走査ライン群の偶数番目の走査ラインに出力する偶数ドライバと、
を備えることを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、線順次選択で駆動される表示装置に関する。
【０００２】
【従来の技術】
マトリクス状に配置された複数の画素によって画像を表示する液晶表示装置には、単純マトリクス方式のものとアクティブマトリクス方式のものとがある。このうちで行毎に画素を選択して画像データ信号を書き込むためのアクティブ素子としてＴＦＴ（Thin Film Transistor）を用いた液晶表示装置（ＴＦＴ液晶表示装置）が、応答特性が速いといった特徴があることから、広く用いられている。
【０００３】
図１１は、従来のＴＦＴ液晶表示装置の構成を示すブロック図である。図示するように、この液晶表示装置は、液晶表示素子５１と、ゲートドライバ５２と、データドライバ５３と、コントローラ５４とから構成されている。
【０００４】
液晶表示素子５１は、一対の基板間に液晶を封入したもので、その一方の基板上には、複数の画素電極がマトリクス状に形成されており、画素間の行方向にはゲートラインＧＬ１〜ＧＬｎ（走査ライン）が、画素間の列方向にはデータラインＤＬが伸延して形成されている。また、この基板上には、各画素電極に対応して、ゲートがゲートラインＧＬ１〜ＧＬｎに、ドレインがデータラインＤＬに、ソースが画素電極にそれぞれ接続されたＴＦＴ５１ａが形成されている。
【０００５】
液晶表示素子５１の他方の基板上には、第１基板上の複数の画素電極のそれぞれに対向し、接地電位が印加されている共通電極が形成されている。そして、画素電極と、共通電極と、その間の液晶とによって、図１１に等価回路で示す画素容量５１ｂが形成される。そして、画素容量５１ｂに保持されている電圧によって、その間の液晶の配向状態を変化させることにより、画像が表示される。
【０００６】
図１１の液晶表示装置において、ゲートドライバ５２及びデータドライバ５３は、基板上に形成されている。
【０００７】
このような液晶表示装置では、液晶表示素子５１とゲートドライバ５２及びデータドライバ５３は、例えば、図１２に示すようにパネル５０上に配置されることとなる。しかしながら、この配置では、パネル５０上で液晶表示素子５１を中央にバランスよく配置するようにしているため、液晶表示素子５１を包囲するパネル５０の四辺のうち、ゲートドライバ５２が載置されている辺と対向する辺は、ゲートドライバ５２の占有している幅だけ液晶表示素子５１から延出し、表示領域を大きくするという観点からすると好ましくない。一方、表示領域を大きくするため、液晶表示素子５１をゲートドライバ５２が形成されていない方に片寄ってパネル５０上に配置した場合には、液晶表示素子５１の位置バランスという観点からすると好ましくない。
【０００８】
これに対して、図１３（各画素の等価回路は省略）に示すように、例えば、奇数フィールドで液晶表示素子５１の奇数番目のゲートラインＧＬを走査する第１ゲートドライバ５２ａと、偶数フィールドで偶数番目のゲートラインＧＬを走査する第２ゲートドライバ５２ｂとを有する液晶表示装置も知られている。この場合、図１４に示すように、液晶表示素子５１は、パネル５０上のほぼ中央に配置することができるようになる。
【０００９】
ここで、第１ゲートドライバ５２ａは、コントローラ５４からの制御信号ｃｎｔ１のうちのクロック信号に合わせて信号を転送するシフトレジスタ５５と、シフトレジスタ５５から転送された信号を出力レベルに調整し奇数行のゲートラインＧＬ１、ＧＬ３、……ＧＬｎ−１に出力する出力バッファ５６と、から構成される。第２ゲートドライバ５２ｂは、コントローラ５４からの制御信号ｃｎｔ２のうちのクロック信号に合わせて信号を転送するシフトレジスタ５７と、シフトレジスタ５７から転送された信号を出力レベルに調整し偶数行のゲートラインＧＬ２、ＧＬ４、……ＧＬｎに出力するする出力バッファ５８と、から構成される。
【００１０】
しかしながら、図１３、図１４に示すような液晶表示装置では、第１ゲートドライバ５２ａと第２ゲートドライバ５２ｂとを異なるタイミングで動作させるために、コントローラ５４からそれぞれ独立した制御信号ｃｎｔ１、ｃｎｔ２を供給しなければならないために配線数が多くなり、この分の面積を要することとなる。また、第１ゲートドライバ５２ａ及び第２ゲートドライバ５２ｂは、ともに図１１に示すゲートドライバ５２をそのまま用いてそれぞれ半分の数の段から出力しているため、図１１の表示装置に比べて倍の面積を要することとなる。そして、シフトレジスタ５５、５７からの出力信号を出力バッファ５６、５８を介して出力しているために出力バッファ５６、５８の分の面積を確保しなければならなかった。
【００１１】
このような問題は、液晶表示素子以外の表示素子、例えば、有機ＥＬ（エレクトロルミネッセンス）表示素子とそれを駆動するドライバとを備えた表示装置や、さらには撮像素子とそれを駆動するドライバとを備えた撮像素子においても生じていた。
【００１２】
【発明が解決しようとする課題】
本発明の目的は、表示素子とそれを駆動するドライバとの関係において、表示素子のドライバに対する面積割合を大きくし、しかも表示素子をほぼ中央に配置することができる表示装置を提供することにある。
【００１３】
本発明の他の目的は、走査用のドライバを表示素子を介して対向するように配置しても、ドライバを制御するための制御信号の種類が多くならない表示装置を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するため、本発明の第１の観点にかかる表示装置は、
マトリクス状に配置され、それぞれ供給された表示信号に対応する画像を表示する複数の表示画素と、前記マトリクスの行方向に形成され、前記表示画素を選択するための２本以上の走査ラインと、前記マトリクスの列方向に形成され、選択されている走査ラインに対応する表示画素に表示信号を供給するためのデータラインとを備える表示素子と、
外部からの開始信号または隣接する偶数番目の走査ラインに出力された選択信号を入力して、外部から供給される制御信号に従って、それぞれ奇数番目の走査ラインに選択信号を出力する段を備える奇数ドライバと、前記マトリクス状の表示画素を挟んで前記奇数ドライバと対向して形成され、外部からの開始信号または隣接する奇数番目の走査ラインに出力された選択信号を入力して、外部から供給される制御信号に従って、それぞれ偶数番目の走査ラインに選択信号を出力する段を備える偶数ドライバとからなる走査ドライバと、
を備えることを特徴とする。
【００１５】
上記表示装置では、走査ドライバは、奇数ドライバと偶数ドライバとに別れ、それぞれ表示素子を挟むように配置される。このため、表示素子を走査ドライバに対して中央に配置することができるようになり、また、表示素子を中央に配置するために無駄な領域を設ける必要がないので、表示素子のドライバに対する面積比を大きく取ることができる。
【００１６】
走査ドライバの構成としては、奇数ドライバの各段と偶数ドライバの各段とを一列に交互に並べ、各段を直接接続することも可能である。走査ドライバは、表示素子の一方の側に配置されることとなる（これを関連技術とする）。これに対して、上記表示装置での走査ドライバは、表示素子を挟むように配置されるが、関連技術での走査ドライバが表示素子の走査ラインを制御するために外部から供給する制御信号と、実質的に同一の制御信号のみを奇数ドライバまたは偶数ドライバにのみ供給すればよいこととなる。このため上記表示装置の走査ドライバを制御するための制御装置は、関連技術の場合と同様に構成でき、複雑化されない。
【００１７】
なお、上記表示装置における行方向とは表示画素のマトリクスの一方向を、列方向とは前記一方向に直交する方向を意味するものであり、上記表示装置が電子機器に実際に組み込まれた場合の特定の方向を意味するものではない。
【００１８】
上記表示装置において、前記奇数ドライバと前記偶数ドライバとは、前記表示素子の走査ラインが形成されている基板上に、前記マトリクス状の表示画素を挟んで形成されているものとすることができる。
【００１９】
表示素子では、一般に、表示画素の選択のために各表示画素に対応して走査ラインに接続されているアクティブ素子が形成される。また、奇数ドライバと偶数ドライバの各段の構成要素として、一般に、アクティブ素子が含まれることとなる。このため、上記のように奇数ドライバと偶数ドライバとが表示素子と同一の基板上に形成されることによって、表示素子のアクティブ素子を形成するプロセスにおいて走査ドライバの形成を行うことが可能となる。
【００２０】
上記表示装置は、外部から供給された画像データを前記マトリクスの行単位で蓄積し、該蓄積した画像データに対応した表示信号を、前記走査ドライバからの選択信号によって選択されている表示画素に前記データラインを介して出力するデータドライバをさらに備えるものとしてもよい。
【００２１】
この場合、前記データドライバは、前記表示素子のデータラインが形成されている基板上に形成されてなるものとすることができる。
【００２２】
データドライバの構成要素としても、一般に、アクティブ素子が含まれることとなるが、上記のようにデータドライバが表示素子と同一の基板上に形成されることによって、表示素子のアクティブ素子を形成するプロセスにおいてデータドライバの形成を行うことが可能となる。
【００２３】
上記表示装置において、
前記奇数ドライバは、例えば、１番目の段が外部からの開始信号を入力して、前記制御信号に従って、１番目の走査ラインに選択信号を出力し、（ｈ＋１）番目（ｈ：１以上の整数）の段が２ｈ番目の走査ラインに出力された選択信号を入力して、前記制御信号に従って、（２ｈ＋１）番目の走査ラインに選択信号を出力するものとすることができる。また、
また、前記偶数ドライバは、ｈ番目の段が（２ｈ−１）番目の走査ラインに出力された選択信号を入力して、前記制御信号に従って、２ｈ番目の走査ラインに選択信号を出力するものとすることができる。
【００２４】
上記表示装置において、
前記表示素子は、２ｉ本（ｉ：１以上の整数）の走査ラインを備えるものとし、前記走査ドライバは、外部からの制御信号に従って前記開始信号を前記奇数ドライバの１番目の段と前記偶数ドライバのｉ番目の段とのいずれかに出力するスイッチを備えるものとすることができる。この場合、
前記奇数ドライバは、例えば、前記スイッチが前記開始信号を前記奇数ドライバの１番目の段に出力する場合、１番目の段が前記開始信号を入力して、前記制御信号に従って、１番目の走査ラインに選択信号を出力し、（ｊ＋１）番目（ｊ：１から（ｉ−１）までの整数）の段が２ｊ番目の走査ラインに出力された選択信号を入力して、前記制御信号に従って、（２ｊ＋１）番目の走査ラインに選択信号を出力し、前記スイッチが前記開始信号を前記偶数ドライバのｉ段目の段に出力する場合、ｊ番目の段が２ｊ番目の走査ラインに出力された選択信号を入力して、前記制御信号に従って、（２ｊ−１）番目の走査ラインに選択信号を出力するものとすることができる。
また、前記偶数ドライバは、前記スイッチが前記開始信号を前記奇数ドライバの１段目の段に出力する場合、ｊ番目の段が（２ｊ−１）番目の走査ラインに出力された選択信号を入力して、前記制御信号に従って、２ｊ番目の走査ラインに選択信号を出力し、前記スイッチが前記開始信号を前記偶数ドライバのｉ番目の段に出力する場合、ｉ番目の段が前記開始信号を入力して、前記制御信号に従って、２ｉ番目の走査ラインに選択信号を出力し、ｋ番目（ｉ：１から（ｉ−１）までの整数）の段が（２ｋ＋１）番目の走査ラインに出力された選択信号を入力して、前記制御信号に従って、２ｋ番目の走査ラインに選択信号を出力するものとすることができる。
【００２５】
本発明の第１の観点にかかる他の表示装置は、複数の表示画素と、前記表示画素を選択する選択信号が出力される走査ライン群と、を備える表示素子と、外部からの開始信号または前記走査ライン群の偶数番目の走査ラインに出力された選択信号の入力に応じて、外部から供給される制御信号を選択信号として前記走査ライン群の奇数番目の走査ラインに出力する奇数ドライバと、前記表示画素を挟んで前記奇数ドライバと対向して配置され、外部からの開始信号または前記走査ライン群の奇数番目の走査ラインに出力された選択信号の入力に応じて、外部から供給される制御信号を選択信号として前記走査ライン群の偶数番目の走査ラインに出力する偶数ドライバと、を備えることを特徴とする。
【００２６】
この表示装置によれば、選択信号を出力するための信号が、表示素子を挟んで配置された一方のドライバから走査ラインを介して他方のドライバに入力されるため、奇数ドライバ及び偶数ドライバを制御する信号並びに配線を別途設ける必要がなく、省スペース化を図ることができる。
【００４０】
【発明の実施の形態】
以下、添付図面を参照して、本発明の実施の形態について説明する。
【００４１】
［第１の実施の形態］
図１は、この実施の形態にかかる液晶表示装置の構成を示すブロック図である。図示するように、この液晶表示装置は、液晶表示素子１と、奇数ドライバ２ｏ及び偶数ドライバ２ｅからなるゲートドライバ２と、データドライバ３と、コントローラ４とから構成されている。
【００４２】
液晶表示素子１は、一対の基板間に液晶を封入したもので、その一方の基板（以下、第１基板という）上には、複数の画素電極がマトリクス状に形成されており、画素間の行方向には２ｎ本（ｎ：１以上の整数）のゲートラインＧＬ１〜ＧＬ２ｎ（走査ライン）が、画素間の列方向にはデータラインＤＬが伸延して形成されている。また、第１基板上には、各画素電極に対応して、ゲートがゲートラインＧＬ１〜ＧＬ２ｎに、ドレインがデータラインＤＬに、ソースが画素電極にそれぞれ接続されたアクティブ素子としてのＴＦＴ１ａが形成されている。
【００４３】
液晶表示素子１の他方の基板（以下、第２基板という）には、第１基板上の複数の画素電極のそれぞれに対向し、コモン電位Ｖｃｏｍが印加されている共通電極が形成されている。そして、第１基板上の画素電極と、第２基板上の共通電極と、その間の液晶とによって、図１に等価回路で示す画素容量１ｂが形成される。そして、画素容量１ｂに保持されている電圧によって、その間の液晶の配向状態を変化させることにより、画像が表示される。
【００４４】
ゲートドライバ２は、奇数行のゲートラインＧＬ１、ＧＬ３、・・・を走査するための奇数ドライバ２ｏと、偶数行のゲートラインＧＬ２、ＧＬ４、・・・を走査するための偶数ドライバ２ｅとからなる。奇数ドライバ２ｏと偶数ドライバ２ｅは、いずれも液晶表示素子１を構成する第１基板上に形成されており、ゲートラインＧＬ１〜ＧＬ（２ｎ−１）を介して互いに接続されている。
【００４５】
奇数ドライバ２ｏには、後述するｓｔａｒｔ信号ＩＮと、制御信号Φ１、ＣＫがコントローラ４から供給される。一方、偶数ドライバ２ｅには、後述する制御信号Φ２、¬ＣＫ（¬は、論理否定を表す。以下、同じ）がコントローラ４から供給される。これら制御信号ＣＫ、¬ＣＫは選択信号としてゲートラインＧＬ１〜ＧＬ２ｎに出力される。なお、ゲートドライバ２の詳細な回路構成については、詳しく後述する。
【００４６】
データドライバ３は、コントローラ４から供給された画像データＩＭＧを順次蓄積し、１行分の画像データＩＭＧを蓄積したところで、コントローラ４からの制御信号ｃｎｔに従って、蓄積した画像データＩＭＧに対応する電圧のデータ信号を液晶表示素子１のデータラインＤＬ上に出力する。
【００４７】
コントローラ４は、外部から受け取った情報に基づいて画像を内部のフレームメモリ４ｆｍに展開し、フレームメモリ４ｆｍに展開した画像を順次読み出して、画像データＩＭＧとしてデータドライバ３に供給する。コントローラ４は、また、ゲートドライバ２の動作をスタートさせるためのｓｔａｒｔ信号ＩＮ、ゲートドライバ２の動作を制御するための制御信号Φ１、Φ２、ＣＫ、¬ＣＫ、及びデータドライバ３の動作を制御するための制御信号ｃｎｔを生成し、それぞれ所定のタイミングで出力する。
【００４８】
次に、液晶表示素子１、ゲートドライバ２及びデータドライバ３の配置について、図２を参照して説明する。図２に示すように、パネル１０において、液晶表示素子１の左側に奇数ドライバ２ｏが配置され、右側に偶数ドライバ２ｅが配置される。また、液晶表示素子１の上側に、データドライバ３が配置される。そして、パネル内のこれらの形成されていない場所に、コントローラ４からの信号を供給するための配線が形成され、液晶表示素子１はパネル１０の中央に配置されることとなる。
【００４９】
なお、液晶表示素子１が、第１基板上にマトリクス状に形成されているＴＦＴ１ａを有するのに対して、ゲートドライバ２は、後述するように複数のＴＦＴとそれを結ぶ配線とによって概略構成される。このため、液晶表示素子１のＴＦＴ１ａを形成する工程において、ゲートドライバ２を形成することができる。また、データドライバ３も、一般に、その構成要素としてＴＦＴを含むため、液晶表示素子１の製造プロセスにおいて同時に形成することができる。
【００５０】
次に、ゲートドライバ２の回路構成について、図３を参照して詳しく説明する。図３に示すように、奇数ドライバ２ｏの各段ＲＳ１ｏ（ｉ）及び偶数ドライバ２ｅの各段ＲＳ１ｅ（ｉ）は、それぞれ５つのｎチャネル型のＴＦＴ２０１〜２０５を備える（但し、ｉ＝１，２，・・・，ｎ）。ＴＦＴ２０１〜２０５の半導体層は、アモルファスシリコン或いはポリシリコンによって構成されている。
【００５１】
但し、奇数ドライバ２ｏの各段ＲＳ１ｏ（ｉ）と偶数ドライバ２ｅの各段ＲＳ１ｅ（ｉ）とでは、ＴＦＴ２０１のゲート及びＴＦＴ２０４のドレインに供給される信号が互いに異なる。すなわち、奇数ドライバ２ｏの各段ＲＳ１ｏ（ｉ）においては、ＴＦＴ２０１のゲートに制御信号Φ１が、ＴＦＴ２０４のドレインに制御信号ＣＫが、それぞれコントローラ４から供給される。偶数ドライバ２ｅの各段ＲＳ１ｅ（ｉ）においては、ＴＦＴ２０１のゲートに制御信号Φ２が、ＴＦＴ２０４のドレインに制御信号¬ＣＫが、それぞれコントローラ４から供給される。
【００５２】
なお、制御信号Φ１は制御信号ＣＫがローレベルのとき、制御信号Φ２は制御信号ＣＫがハイレベル（すなわち、制御信号¬ＣＫがローレベル）のとき、それぞれ交互に立ち上がり、そのハイレベルの電圧が、奇数ドライバ２ｏのＴＦＴ２０１のゲートと偶数ドライバ２ｅのＴＦＴ２０１のゲートとに、それぞれ印加される。
【００５３】
以下、奇数ドライバ２ｏの第１段ＲＳ１ｏ（１）を例として、奇数ドライバ２ｏの構成及び機能について、説明する。
【００５４】
奇数ドライバ２ｏの第１段ＲＳ１ｏ（１）において、ＴＦＴ２０１のゲートには、制御信号Φ１が印加され、ドレインには、ｓｔａｒｔ信号ＩＮが供給される。ＴＦＴ２０１のゲートがオン時にドレイン−ソース間を流れる電流によってＴＦＴ２０１のソースとＴＦＴ２０２、２０４のゲートとの間の配線にそれぞれ形成されている配線容量Ｃ２、Ｃ４がチャージされる。配線容量Ｃ２、Ｃ４は、ＴＦＴ２０１がオフされた後、次に制御信号Φ１が印加されてＴＦＴ２０１がオンされるまでハイレベルに保持される。
【００５５】
ＴＦＴ２０３のゲートとドレインには、基準電圧Ｖｄｄが印加されており、ＴＦＴ２０３は常にオン状態となっている。配線容量Ｃ２がチャージされておらず、ＴＦＴ２０２がオフされているときに、ＴＦＴ２０５のゲートとの間の配線に形成されている配線容量Ｃ５に基準電圧Ｖｄｄがチャージされる。配線容量Ｃ２がチャージされると、ＴＦＴ２０２がオンされ、ＴＦＴ２０２のドレイン−ソース間に貫通電流が流れる。このとき、ＴＦＴ２０２、２０３は、いわゆるＥＥ型構成としているため、ＴＦＴ２０３が完全オフ抵抗とならないため、配線容量Ｃ５が完全にディスチャージされることとはならない場合があるが、ＴＦＴ２０５の閾値電圧Ｖｔｈより充分低い電圧となり、ＴＦＴ２０５がオフされる。
【００５６】
このとき、制御信号Φ１がローレベルのためＴＦＴ２０１はオフ状態であるので、配線容量Ｃ４は、ｓｔａｒｔ信号ＩＮによりチャージされている状態が保持されている。ＴＦＴ２０４のドレインには、制御信号ＣＫが供給されており、タイミングＴ１において制御信号ＣＫがハイレベルになると、ＴＦＴ２０４のドレイン−ソース間に電流が流れ、ハイレベルの選択信号が液晶表示素子１の第１行のゲートラインＧＬ１に出力される。このとき、出力される選択信号電位が高いほどＴＦＴ２０４のゲート−ソース間のゲート絶縁膜及びゲート−ドレイン間のゲート絶縁膜の寄生容量がチャージアップされるため容量Ｃ４のチャージ電圧が高くなり、ＴＦＴ２０４の選択信号は飽和電圧まで達することができる。このハイレベルの選択信号は、ゲートラインＧＬ１を介して偶数ドライバ２ｅの第１段ＲＳ１ｅ（１）に供給される。
【００５７】
その後、制御信号ＣＫがローレベルとなり、液晶表示素子１のゲートラインＧＬ１へのハイレベルの選択信号の出力が停止される。なお、次に制御信号Φ１が再びハイレベルになると、配線容量Ｃ２、Ｃ４がディスチャージされてＴＦＴ２０２、２０４がオフ状態に、さらに配線容量Ｃ５がチャージされてＴＦＴ２０５がオン状態となる。このため、次のフレームまで、第１行のゲートラインＧＬ１の電位がハイレベルになることはない。
【００５８】
なお、奇数ドライバ２ｏの他の段ＲＳ１ｅ（ｉ）における動作は、ｓｔａｒｔ信号ＩＮをゲートラインＧＬ２（ｉ−１）からの信号に入れ替えれば、奇数ドライバ２ｏの第１段ＲＳ１ｏ（１）と実質的に同一である。また、偶数ドライバ２ｅの各段ＲＳ１ｅ（ｉ）における動作は、ｓｔａｒｔ信号ＩＮをゲートラインＧＬ２ｉ−１からの信号に、制御信号Φ１を制御信号Φ２に、制御信号ＣＫを¬ＣＫにそれぞれ入れ替えれば、奇数ドライバ２ｏの第１段ＲＳ１ｏ（１）と実質的に同一である。
【００５９】
以下、この実施の形態にかかる液晶表示装置の動作について、図４のタイミングチャートで示されるゲートドライバ２の動作を中心として説明する。
【００６０】
タイミングＴ０からＴ１の間、ハイレベルのｓｔａｒｔ信号ＩＮがコントローラ４から奇数ドライバ２ｏの第１段ＲＳ１ｏ（１）（以下、奇数第１段という）のＴＦＴ２０１のドレインに供給される。次に、タイミングＴ０からＴ１の間の一定の期間、制御信号Φ１が立ち上がり、奇数ドライバ２ｏの各段ＲＳ１ｏ（ｉ）のＴＦＴ２０１をオンする。これにより、奇数第１段の配線容量Ｃ２、Ｃ４がチャージされ、その信号レベルがハイレベルとなる。
【００６１】
このとき、奇数第１段のＴＦＴ２０２のゲートの電位がハイレベルとなり、奇数第１段のＴＦＴ２０２がオンする。奇数第１段のＴＦＴ２０２がオフのとき、奇数第１段のＴＦＴ２０３を介して供給されている基準電圧Ｖｄｄによって配線容量Ｃ５の信号レベルはハイレベルとなっているが、奇数第１段のＴＦＴ２０２がオンすることによって奇数第１段のＴＦＴ２０３を介して供給されている基準電圧Ｖｄｄがグラウンドに落とされる。すなわち、奇数第１段の配線容量Ｃ５がディスチャージされ、その信号レベルがローレベルとなり、奇数第１段のＴＦＴ２０５がオフする。
【００６２】
また、同時に奇数第１段のＴＦＴ２０４のゲートの電位がハイレベルとなり、奇数第１段のＴＦＴ２０４もオンする。このように、奇数第１段の配線容量Ｃ２、Ｃ４の信号レベルがハイレベル、配線容量Ｃ５の信号レベルがローレベルとなっている状態は、次にタイミングＴ２からＴ３の間で制御信号Φ１が立ち上がって、奇数第１段のＴＦＴ２０１を介して配線容量Ｃ２、Ｃ４がディスチャージされるまで続く。
【００６３】
次に、タイミングＴ１において、制御信号ＣＫがハイレベルとなる。ここで、奇数第１段のＴＦＴ２０４がオン、奇数第１段のＴＦＴ２０５がオフとなっていることから、奇数第１段からハイレベルの選択信号ＯＵＴ１が、第１行のゲートラインＧＬ１に出力される。ここで、奇数第１段のＴＦＴ２０４の寄生容量により奇数第１段のＴＦＴ２０４のゲート電圧がより高くなり、制御信号ＣＫのハイレベルの電圧をＶＨとすると、奇数第１段のＴＦＴ２０４から出力される電圧は飽和されて、ほとんど減衰されずにほぼ電圧ＶＨで選択信号ＯＵＴ１としてゲートラインＧＬ１に出力される。ゲートラインＧＬ１に出力されている選択信号ＯＵＴ１は、タイミングＴ２で制御信号ＣＫがローレベルに変化すると、ローレベルとなる。
【００６４】
タイミングＴ１〜Ｔ２の間、ゲートラインＧＬ１の電位がハイレベルになると、液晶表示素子１の第１行のＴＦＴ１ａがオンする。このとき、データドライバ３は、コントローラ４からの制御信号ｃｎｔに従って、タイミングＴ０〜Ｔ１の間で取り込んでおいた第１行の画像データＩＭＧに対応する表示信号を、各データラインＤＬに出力する。この表示信号は、オンしているＴＦＴ１ａを介して第１行の画素容量１ｂに書き込まれ、書き込まれた表示信号に従ってその間の液晶の配向状態が変化することで、表示信号に対応した画像が表示される。
【００６５】
なお、タイミングＴ０からＴ１の間で、制御信号Φ１が立ち上がっても、奇数ドライバ２ｏの２段目以降ＲＳ１ｏ（２），ＲＳ１ｏ（３），・・・のＴＦＴ２０１のドレインにはハイレベルの信号が供給されていない。このため、奇数ドライバ２ｏの２段目以降ＲＳ１ｏ（２），ＲＳ１ｏ（３），・・・の配線容量Ｃ２、Ｃ４がこのときチャージされることはない。従って、これらからゲートラインＧＬ３，ＧＬ５，・・・に出力される選択信号ＯＵＴ３，５，・・・は、ローレベルのままである。
【００６６】
また、タイミングＴ１〜Ｔ２の間、液晶表示素子１の第１行のゲートラインＧＬ１のハイレベルの選択信号ＯＵＴ１は、偶数ドライバ２ｅの第１段ＲＳ１ｅ（１）（以下、偶数第１段という）のＴＦＴ２０１のドレインに供給されている。タイミングＴ１〜Ｔ２の間の一定の期間、制御信号Φ２が立ち上がると、偶数ドライバ２ｅの各段ＲＳ１ｅ（ｉ）のＴＦＴ２０１をオンする。これにより、偶数第１段の配線容量Ｃ２、Ｃ４がチャージされ、その信号レベルがハイレベルとなる。
【００６７】
このとき、偶数第１段のＴＦＴ２０２のゲートの電位がハイレベルとなり、偶数第１段のＴＦＴ２０２がオンする。偶数第１段のＴＦＴ２０２がオフのとき、偶数第１段のＴＦＴ２０３を介して供給されている基準電圧Ｖｄｄによって配線容量Ｃ５の信号レベルはハイレベルとなっているが、偶数第１段のＴＦＴ２０２がオンすることによって偶数第１段のＴＦＴ２０３を介して供給されている基準電圧Ｖｄｄがグラウンドに落とされる。すなわち、偶数第１段の配線容量Ｃ５がディスチャージされ、その信号レベルがローレベルとなり、偶数第１段のＴＦＴ２０５がオフする。
【００６８】
また、同時に偶数第１段のＴＦＴ２０４のゲートの電位がハイレベルとなり、偶数第１段のＴＦＴ２０４もオンする。このように、偶数第１段の配線容量Ｃ２、Ｃ４の信号レベルがハイレベル、配線容量Ｃ５の信号レベルがローレベルとなっている状態は、次にタイミングＴ３からＴ４の間で制御信号Φ２が立ち上がって、偶数第１段のＴＦＴ２０１を介して配線容量Ｃ２、Ｃ４がディスチャージされるまで続く。
【００６９】
次に、タイミングＴ２において、制御信号¬ＣＫがハイレベルとなる。ここで、偶数第１段のＴＦＴ２０４がオン、偶数第１段のＴＦＴ２０５がオフとなっていることから、偶数第１段からハイレベルの選択信号ＯＵＴ２が、第２行のゲートラインＧＬ２に出力される。ここで、偶数第１段のＴＦＴ２０４の寄生容量により偶数第１段のＴＦＴ２０４のゲート電圧がより高くなり、制御信号¬ＣＫのハイレベルの電圧をＶＨとすると、偶数第１段のＴＦＴ２０４から出力される電圧は飽和されて、ほとんど減衰されずにほぼ電圧ＶＨで選択信号ＯＵＴ２としてゲートラインＧＬ２に出力される。ゲートラインＧＬ２に出力されている選択信号ＯＵＴ１は、タイミングＴ３で制御信号¬ＣＫがローレベルに変化すると、ローレベルとなる。
【００７０】
タイミングＴ２〜Ｔ３の間、ゲートラインＧＬ２の電位がハイレベルになると、液晶表示素子１の第２行のＴＦＴ１ａがオンする。このとき、データドライバ３は、コントローラ４からの制御信号ｃｎｔに従って、タイミングＴ１〜Ｔ２の間で取り込んでおいた第２行の画像データＩＭＧに対応する表示信号を、各データラインＤＬに出力する。この表示信号は、オンしているＴＦＴ１ａを介して第２行の画素容量１ｂに書き込まれ、書き込まれた表示信号に従ってその間の液晶の配向状態が変化することで、表示信号に対応した画像が表示される。
【００７１】
なお、タイミングＴ２からＴ３の間で、制御信号Φ３が立ち上がっても、偶数ドライバ２ｅの２段目以降ＲＳ１ｅ（２），ＲＳ１ｅ（３），・・・のＴＦＴ２０１のドレインにはハイレベルの信号が供給されていない。このため、偶数ドライバ２ｅの２段目以降ＲＳ１ｅ（２），ＲＳ１ｅ（３），・・・の配線容量Ｃ２、Ｃ４がこのときチャージされることはない。従って、これらからゲートラインＧＬ４，ＧＬ６，・・・に出力される選択信号ＯＵＴ４，６，・・・は、ローレベルのままである。
【００７２】
以下、同様にして、タイミングＴ（２ｎ＋１）までゲートラインＧＬ１〜ＧＬ２ｎに出力される選択信号ＯＵＴ１〜ＯＵＴ２ｎがハイレベルとなる。そして、次の垂直期間のタイミングＴ０で同様にしてコントローラ４からｓｔａｒｔ信号ＩＮが奇数ドライバ２ｏの第１段ＲＳ１ｏ（１）に供給され、同様の処理が繰り返される。
【００７３】
なお、１垂直期間１Ｖ内において、すでに出力する選択信号ＯＵＴｉがハイレベルとなる期間を過ぎた奇数ドライバ２ｏの段ＲＳ１ｏ（ｉ）または偶数ドライバ２ｅの段ＲＳ２ｅ（ｉ）には、制御信号Φ１またはΦ２が立ち上がっても、ＴＦＴ２０１のドレインにハイレベルの信号が供給されることはない。従って、配線容量Ｃ２、Ｃ４がチャージされることがなく、ゲートラインＧＬ１〜ＧＬ２ｎは、１垂直期間内においていずれか１本ずつが順次選択されることとなる。
【００７４】
ここで、関連技術として、上記の奇数ドライバ２ｏの各段と偶数ドライバ２ｅの各段とを実質的に一列に配置した構成のシフトレジスタからなるゲートドライバを、図５に示す。
【００７５】
図５に示すゲートドライバでは、各段ＲＳ２ｏ（１），ＲＳ２ｅ（１），・・・の構成は、図３に示したものと同一であるが、例えば、奇数段ＲＳ２ｏ（１）の出力信号は、液晶表示素子のゲートラインＧＬ１に出力されるものの、ゲートラインＧＬ１を介することなく、偶数段ＲＳ２ｅ（１）にその入力信号として入力されている。このゲートドライバは、図２に示したゲートドライバと同様に、図４のタイミングチャートに従って動作する。このため、各段ＲＳ２ｏ（１），ＲＳ２ｅ（１），・・・からの出力信号のレベルが減衰することがない。
【００７６】
しかしながら、このゲートドライバを適用した液晶表示装置では、パネル上における液晶表示素子とゲートドライバとの配置は、従来例の図１２に示したものと同様になる。従って、表示領域の大きさという観点からすると好ましいものではなく、一方、表示領域を大きくするため、液晶表示素子をこのゲートドライバが形成されていない方に片寄ってパネル上に配置した場合には、液晶表示素子の位置バランスという観点からすると好ましいものとはならない。
【００７７】
以上説明したように、この実施の形態にかかる液晶表示装置では、ゲートドライバ２を、奇数番目のゲートラインＧＬ１，ＧＬ３，・・・を走査する奇数ドライバ２ｏと、偶数番目のゲートラインＧＬ２，ＧＬ４，・・・を操作する偶数ドライバ２ｅとに分け、それぞれを液晶表示素子１を挟むように配置している。さらに、出力バッファを介することなく制御信号ＣＫまたは制御信号¬ＣＫのレベルを、そのままゲートラインＧＬ１〜ＧＬ２ｎに出力する選択信号ＯＵＴ１〜ＯＵＴ２ｎとして出力しているため、奇数ドライバ２ｏ及び偶数ドライバ２ｅが出力バッファを要する必要がない。このため、液晶表示素子１の画素電極等が形成されてる第１基板上にゲートドライバ２を形成した場合に、画素電極の領域（表示領域）を大きくとったまま、表示領域を中央にバランスよく配置することができる。
【００７８】
また、上記の奇数ドライバ２ｏ及び偶数ドライバ２ｅからなるゲートドライバ２は、関連技術として図５に示した、液晶表示素子１の一方側にのみ配置されるゲートドライバに供給する制御信号と同一の制御信号をコントローラ４から供給すれば駆動することができる。このため、コントローラ４の構成を複雑にすることがなく、また、コントローラ４とゲートドライバ２とを接続する制御端子の数も、図５に示したゲートドライバに比べて増加させることがない。
【００７９】
さらに、この実施の形態にかかる液晶表示装置では、コントローラ４から奇数ドライバ２ｏまたは偶数ドライバ２ｅの各段ＲＳ１ｏ（ｉ）、ＲＳ１ｅ（ｉ）に供給される制御信号ＣＫまたは制御信号¬ＣＫのレベルを、そのままゲートラインＧＬ１〜ＧＬ２ｎに出力する選択信号ＯＵＴ１〜ＯＵＴ２ｎとして出力することができる。このため、高精細の液晶表示素子１に適用してゲートドライバ２の段数が多くなっても、各段からの出力信号レベルが減衰することがない。
【００８０】
さらに、この実施の形態にかかる液晶表示装置では、奇数ドライバ２ｏ及び偶数ドライバ２ｅからなるゲートドライバ２は、実質的にＴＦＴ２０１〜２０４を組み合わせた回路からなり、また、液晶表示素子１の第１基板上に形成されている。このため、液晶表示素子１の第１基板上にＴＦＴを形成するのと同一のプロセスでゲートドライバ２を形成することができるので、液晶表示素子全体の製造工数を少なくし、製造コストを低くすることができる。
【００８１】
［第２の実施の形態］
この実施の形態にかかる液晶表示装置の全体構成は、第１の実施の形態で示したもの（図１）とほぼ同じである。また、液晶表示素子１、奇数ドライバ２ｏ、偶数ドライバ２ｅ及びデータドライバ４のパネル上での配置も、第１の実施の形態で示したもの（図１）と実質的に同じである。
【００８２】
但し、この実施の形態にかかる液晶表示装置では、ゲートドライバ２の構成が、第１の実施の形態のものと異なる。また、奇数ドライバ２ｏにさらに後述する制御信号Φ４が、偶数ドライバ２ｅにさらに後述する制御信号Φ３が、それぞれコントローラ４から供給される。
【００８３】
図６は、この実施の形態におけるゲートドライバ２の回路構成を示す図である。
このゲートドライバ２の各段には、第１の実施の形態で示したもの（図５）にＴＦＴ２０６が加えられており、また、ゲートドライバ２は、各段とは別に設けられた１つのＴＦＴ２０７を有する。
【００８４】
ＴＦＴ２０７は、制御信号Φ３がハイレベルとなっているときにオンされ、コントローラ４から供給されたｓｔａｒｔ信号ＩＮを偶数ドライバ２ｅの第ｎ段ＲＳ３ｅ（ｎ）の配線容量Ｃ２、Ｃ４に供給する。そして、制御信号¬ＣＫがハイレベルになると制御信号¬ＣＫと実質的に同レベルの選択信号ＯＵＴ２ｎが最終段ＲＳ（ｎ）からゲートラインＧＬ２ｎに出力される。選択信号ＯＵＴ２ｎによりゲートラインＧＬ２ｎがハイレベルになっているときに、制御信号Φ４がハイレベルとなると、奇数ドライバ２ｏの第ｎ段ＲＳ２ｏ（ｎ）のＴＦＴ２０６がオンし、第ｎ段ＲＳ２ｏ（ｎ）の配線容量Ｃ２、Ｃ４がチャージされる。
【００８５】
コントローラ４から出力される制御信号Φ３は、偶数ドライバ２ｅの各段ＲＳ３ｅ（ｉ）（但し、ｉは１からｎまでの整数）のＴＦＴ２０６をオンさせて、ゲートラインＧＬ（２ｉ＋１）に出力されている選択信号ＯＵＴ（２ｉ＋１）またはｓｔａｒｔ信号ＩＮにより偶数ドライバ２ｅの第ｉ段の配線容量Ｃ２、Ｃ４をチャージする。そして、コントローラ４から出力される制御信号Φ４は、奇数ドライバ２ｏの各段ＲＳ３ｏ（ｉ）のＴＦＴ２０６をオンさせて、ゲートラインＧＬ２ｉに出力されている選択信号ＯＵＴ２ｉにより奇数ドライバ２ｏの第ｉ段の配線容量Ｃ２、Ｃ４をチャージする。
【００８６】
以下、この実施の形態におけるゲートドライバ２の動作について説明する。この実施の形態では、ゲートドライバ２は、制御信号Φ１、Φ２、Φ３、Φ４に従って、順方向と逆方向との双方に動作することができる。以下、順方向と逆方向のそれぞれに分けて、ゲートドライバ２の動作を説明する。
【００８７】
まず、順方向動作について、図７のタイミングチャートを参照して説明する。図示するように、制御信号Φ３、Φ４は、常にローレベルとなっている。このため、ＴＦＴ２０６、２０７は、常にオフされており、この場合のゲートドライバ２の動作は、図４に示した第１の実施の形態におけるものと実質的に同一となる。
【００８８】
次に、逆方向動作について、図８のタイミングチャートを参照して説明する。図示するように、制御信号Φ１、Φ２は、常にローレベルとなっている。制御信号Φ３、Φ４がハイレベルとなるタイミングは、それぞれ順方向動作での制御信号Φ１、Φ２と同様に互い違いである。
【００８９】
タイミングＴ０からＴ１の間で制御信号Φ３がハイレベルとなると、偶数ドライバ２ｅの第ｎ段ＲＳ３ｅ（ｎ）の配線容量Ｃ２、Ｃ４にｓｔａｒｔ信号ＩＮがチャージされる。このとき、偶数ドライバ２ｅの第ｎ段ＲＳ３ｅ（ｎ）内のＴＦＴ２０２〜２０５は、第１の実施の形態で説明したのと同様に動作して、タイミングＴ１からタイミングＴ２の間において、制御信号¬ＣＫがハイレベルになると、偶数ドライバ２ｅの第ｎ段ＲＳ３ｅ（ｎ）からゲートラインＧＬ２ｎにハイレベルの選択信号ＯＵＴ２ｎが出力される。
【００９０】
タイミングＴ１からＴ２の間で制御信号Φ４がハイレベルとなると、奇数ドライバ２ｏの第ｎ段ＲＳ３ｏ（ｎ）のＴＦＴ２０６がオンし、選択信号ＯＵＴ２ｎがゲートラインＧＬ２ｎを介して奇数ドライバ２ｏの第ｎ段ＲＳ３ｏ（ｎ）の配線容量Ｃ２、Ｃ４にチャージされる。このとき、奇数ドライバ２ｏの第ｎ段ＲＳ２ｏ（ｎ）内のＴＦＴ２０２〜２０５は、第１の実施の形態で説明したのと同様に動作して、タイミングＴ２からタイミングＴ３の間において制御信号ＣＫがハイレベルになると、奇数ドライバ２ｏの第ｎ段ＲＳ３ｏ（ｎ）からゲートラインＧＬ２ｎ−１にハイレベルの選択信号ＯＵＴ（２ｎ−１）が出力される。
【００９１】
以降、同様の動作を繰り返すことによって、１水平期間毎に選択信号ＯＵＴ２ｎ、ＯＵＴ（２ｎ−１）、……、ＯＵＴ３、ＯＵＴ２、ＯＵＴ１の順にハイレベルとなっていき、液晶表示素子１のゲートラインＧＬ２ｎ、ＧＬ（２ｎ−１）、……、ＧＬ３、ＧＬ２、ＧＬ１に出力される。
【００９２】
なお、コントローラ４は、ゲートドライバ２に供給している制御信号Φ１〜Φ４の状態に関わらず、フレームメモリ４ｆｍに展開している画像を正順に読み出して、画像データＩＭＧとして、データドライバ３に供給する。
【００９３】
データドライバ３は、コントローラ４からの制御信号ｃｎｔに従って、供給された画像データＩＭＧを順次取り込んでいき、取り込んだ１行分の画像データに対応する表示信号を、対応するゲートラインＧＬ１〜ＧＬ２ｎが選択されている水平期間において、データラインＤＬのそれぞれに出力する。これにより、ゲートラインＧＬ１〜ＧＬ２ｎの選択によってオンされているＴＦＴ１ａを介して、画素容量１ｂに表示信号が書き込まれ、各画素容量１ｂに書き込まれた表示信号に従った画像が、液晶表示素子１上に表示されることとなる。
【００９４】
以下、この実施の形態にかかる液晶表示装置において、液晶表示素子１上に表示される画像について、具体例を以て説明する。ここで、コントローラ４内のフレームメモリ４ｆｍには、図９（ａ）に示すような画像が展開されているものとする。
【００９５】
コントローラ４は、図９（ａ）に示すフレームメモリ４ｆｍに展開されている画像を、座標（１，１）〜（ｍ，１），（２，１）〜（ｍ，２），・・・，（１，２ｎ）〜（ｍ，２ｎ）の順で読み出していき、画像データＩＭＧとしてデータドライバ３に供給する。データドライバ３は、コントローラ４から供給された画像データＩＭＧを蓄積し、対応する表示信号を順次データラインＤＬのそれぞれに出力することで、選択されている行の画素容量１ｂに書き込んでいく。
【００９６】
ゲートドライバ２の動作として順方向動作が選択されている場合には、ゲートドライバ２は、ゲートラインＧＬ１，ＧＬ２，・・・，ＧＬ２ｎの順で走査する。このため、液晶表示素子１の１行目の画素容量１ｂに書き込まれる表示信号は、フレームメモリ４ｆｍの座標（１，１）〜（ｍ，１）に展開されている画像データＩＭＧに対応したものとなり，２行目の画素容量１ｂに書き込まれる表示信号は、座標（２，１）〜（ｍ，２）に展開されている画像データＩＭＧに対応したものとなり、２ｎ行目の画素容量１ｂに書き込まれる表示信号は、座標（１，２ｎ）〜（ｍ，２ｎ）に展開されている画像データＩＭＧに対応したものとなる。従って、液晶表示素子１上に表示される画像は、図９（ｂ）に示すようにフレームメモリ４ｆｍに展開されている画像と同じになる。
【００９７】
一方、ゲートドライバ２の動作として逆方向動作が選択されている場合には、ゲートドライバ２は、ゲートラインＧＬ２ｎ，ＧＬ（２ｎ−１），・・・，ＧＬ１の順で走査する。このため、液晶表示素子１の２ｎ行目の画素容量１ｂに書き込まれる表示信号は、フレームメモリ４ｆｍの座標（１，１）〜（ｍ，１）に展開されている画像データＩＭＧに対応したものとなり，（２ｎ−１）行目の画素容量１ｂに書き込まれる表示信号は、座標（２，１）〜（ｍ，２）に展開されている画像データＩＭＧに対応したものとなり、１行目の画素容量１ｂに書き込まれる表示信号は、座標（１，２ｎ）〜（ｍ，２ｎ）に展開されている画像データＩＭＧに対応したものとなる。従って、液晶表示素子１上に表示される画像は、図９（ｃ）に示すようにフレームメモリ４ｆｍに展開されている画像を上下反転したものになる。
【００９８】
以上説明したように、この実施の形態にかかる液晶表示装置では、コントローラ４からゲートドライバ２（奇数ドライバ２ｏ及び偶数ドライバ２ｅ）に供給する制御信号Φ１〜Φ４を制御するだけで、フレームメモリ４ｆｍに展開されている画像を上下反転して液晶表示素子１上に表示することができる。このため、第１の実施の形態での効果に加えて、画像の反転表示のための制御が容易になるという効果が得られる。
【００９９】
［第３の実施の形態］
上記第１、第２の実施の形態では、本発明を液晶表示装置に適用した場合について説明したが、この実施の形態では、本発明をＣＣＤ（Charge Coupled Device）撮像装置に適用した場合について説明する。
【０１００】
図１０は、この実施の形態にかかるＣＣＤ撮像装置の構成を示すブロック図である。図示するように、このＣＣＤ撮像装置は、ＣＣＤ撮像素子５と、奇数ドライバ２ｏ及び偶数ドライバ２ｅからなるゲートドライバ２と、データドライバ６と、コントローラ７とから構成されている。
【０１０１】
ＣＣＤ撮像素子５は、光の検出により低抵抗化する撮像画素としてのＣＣＤ５ｂが基板上にマトリクス状に形成されてなるもので、ＣＣＤ５ｂのアノードは、それぞれに対応して同一の基板上に形成されたＴＦＴ５ａのソースに接続され、カソードは接地されている。ＴＦＴ５ａのゲートは、マトリクスの行方向に伸延して形成されたゲートラインＧＬ１〜ＧＬ２ｎに、ドレインはデータラインＤＬに接続されている。
【０１０２】
ゲートドライバ２としては、上記の第１、第２の実施の形態で示したもののいずれをも用いることができる。但し、奇数ドライバ２ｏと偶数ドライバ２ｅとは、ＣＣＤ撮像素子５が形成されているのと同一の基板上に形成されており、これらの間は、ＣＣＤ撮像素子５が有するゲートラインＧＬ１〜ＧＬ２ｎを介して互いに接続されている。
【０１０３】
データドライバ６は、所定のレベルの電圧を１選択期間内の一定期間各データラインＤＬに出力すると共に、ゲートドライバ２によって選択されているゲートラインＧＬ１〜ＧＬ２ｎに対応するＣＣＤ５ｂの抵抗変化により降下した各データラインＤＬの電位を読み出す。データドライバ６は、読み出したデータラインＤＬのそれぞれの電位を、撮像信号ｉｍｇとして取り込み、順次コントローラ７に供給する。
【０１０４】
コントローラ７は、第１、第２の実施の形態のコントローラ４と同様に、ｓｔａｒｔ信号ＩＮ、制御信号Φ１、ＣＫ、（及び制御信号Φ３）を奇数ドライバ２ｏに供給し、制御信号Φ２、¬ＣＫ、（及びｓｔａｒｔ信号ＩＮ、制御信号Φ４）を偶数ドライバ２ｅに供給して、ゲートドライバ２の動作を制御する。また、制御信号ｃｎｔによりデータドライバ６の動作を制御すると共に、データドライバ６によって読み出された撮像信号に対応するデータを外部に出力する。
【０１０５】
なお、ＣＣＤ撮像素子５、ゲートドライバ２及びデータドライバ６は、液晶表示素子１をＣＣＤ撮像素子５に替えただけで、図２に示した位置関係で同一の基板上に形成されているものである。
【０１０６】
以下、この実施の形態にかかるＣＣＤ撮像装置の動作について説明する。この実施の形態において、ゲートドライバ２（奇数ドライバ２ｏ及び偶数ドライバ２ｅ）の動作は、第１または第２の実施の形態で示したものと同一である。ここでは、ゲートドライバ２から選択信号が出力されているゲートラインＧＬ１〜ＧＬ２ｎに対応するＣＣＤ５ｂが検出した撮像信号の読み出しの動作について、説明する。
【０１０７】
ゲートドライバ２によってゲートラインＧＬ１〜ＧＬ２ｎのいずれかがハイレベルとなっている期間のうちの最初の所定期間で、データドライバ６は、コントローラ７からの制御信号ｃｎｔに従って、所定の電圧をデータラインＤＬに出力する。このとき、選択されているゲートラインＧＬ１〜ＧＬ２ｎに接続されたＴＦＴ５ａがオン状態となっており、対応するＣＣＤ５ｂが光の照射を検出すると低抵抗化して、対応するデータラインＤＬ上の電位が低くなる。
【０１０８】
次に、データドライバ６は、コントローラ７からの制御信号ｃｎｔに従って、各データラインＤＬの電位を撮像信号ｉｍｇとして読み出す。そして、データドライバ６は、読み出した撮像信号ｉｍｇを順次コントローラ７に供給していく。データドライバ６は、このような動作を、ゲートラインＧＬ１〜ＧＬ２ｎのそれぞれに対応して、ゲートドライバ２の動作と同期して、順次繰り返していく。
【０１０９】
以上説明したように、上記の第１、第２の実施の形態で詳細に説明したゲートドライバ２は、液晶表示素子１のゲートラインＧＬ１〜ＧＬ２ｎを順次走査して画像を表示させる場合だけでなく、ＣＣＤ撮像素子５のゲートラインＧＬ１〜ＧＬ２ｎを順次走査して、画像を撮影する場合にも適用することができる。この場合にも、上記の第１、第２の実施の形態で説明した液晶表示装置において得られる効果と同様の効果を得ることができる。
【０１１０】
［実施の形態の変形］
本発明は、上記の第１〜第３の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な上記の実施の形態の変形態様について、説明する。
【０１１１】
上記の第１〜第３の実施の形態では、奇数ドライバ２ｏの各段ＲＳ１ｏ（ｉ）、ＲＳ３ｏ（ｉ）及び偶数ドライバ２ｅの各段ＲＳ１ｅ（ｉ）、ＲＳ３ｅ（ｉ）は、５つのＴＦＴ２０１〜２０５或いは７つのＴＦＴ２０１〜２０７によって構成されていた。しかしながら、奇数ドライバ２ｏの各段ＲＳ１ｏ（ｉ）、ＲＳ３ｏ（ｉ）及び偶数ドライバ２ｅの各段ＲＳ１ｅ（ｉ）、ＲＳ３ｅ（ｉ）の構成は、これに限るものではない。
【０１１２】
例えば、図３及び図６のＴＦＴ２０３は、それ以外の抵抗素子に変えてもよい。また、奇数ドライバ２ｏの各段ＲＳ１ｏ（ｉ）、ＲＳ３ｏ（ｉ）及び偶数ドライバ２ｅの各段ＲＳ１ｅ（ｉ）、ＲＳ３ｅ（ｉ）は、ＴＦＴ２０４のドレインに供給される制御信号ＣＫまたは¬ＣＫの反転信号がゲートに供給され、ＴＦＴ２０５のソースにドレインが接続されたＴＦＴを、さらに備えるものとしてもよい。
【０１１３】
上記の第１〜第３の実施の形態では、液晶表示素子１またはＣＣＤ撮像素子５のゲートラインＧＬ１〜ＧＬ２ｎは、マトリクス状の画素の１行ずつに対応して設けられているものであった。しかしながら、例えば、２行の画素に対して１本のゲートラインが設けられ、画素の列間のそれぞれに２本のデータラインが設けられた表示素子や撮像素子を駆動する場合にも、上記の実施の形態で説明したゲートドライバ２を適用することができる。すなわち、上記のゲートドライバ２の各段が、表示素子または撮像素子のゲートラインに対応するものとすればよい。
【０１１４】
上記の第１〜第３の実施の形態では、液晶表示素子１またはＣＣＤ撮像素子５が有するゲートラインＧＬ１〜ＧＬ２ｎの本数２ｎは偶数であった。しかしながら、ゲートラインの本数は、奇数（２ｎ＋１）本であっても構わない。ゲートラインを奇数本とした場合、上記の第２の実施の形態で示したような順方向と逆方向との双方向に走査可能なゲートドライバ２では、コントローラ４、７からのｓｔａｒｔ信号ＩＮを、奇数ドライバ２ｏの第１段ＲＳ３ｏ（１）または第ｎ＋１段ＲＳ３ｏ（ｎ＋１）のいずれかに供給すればよい。そして、ｓｔａｒｔ信号ＩＮが奇数ドライバ２ｏの第ｎ＋１段ＲＳ３ｏ（ｎ＋１）に供給された場合に、上記の第２の実施の形態と同様に、逆方向走査をすればよい。
【０１１５】
上記の第１〜第３の実施の形態では、ゲートドライバ２を構成する奇数ドライバ２ｏおよび偶数ドライバ２ｅは、液晶表示素子１またはＣＣＤ撮像素子５と同一のパネル上に形成されているものとして説明した。しかしながら、これらが同一のパネル上にない場合でも、装置全体としての液晶表示素子１またはＣＣＤ撮像素子５とゲートドライバ２との位置関係、或いはゲートドライバ２へ入力する制御信号の数などにおいて、上記の場合と同様の効果を得ることができる。
【０１１６】
上記の第１、第２の実施の形態では、本発明を、液晶表示素子１上に画像を表示する液晶表示装置に適用した場合について説明した。また、上記の第３の実施の形態では、本発明を、ＣＣＤ撮像素子５の各画素のＣＣＤで画像を撮像するＣＣＤ撮像装置に適用した場合について説明した。しかしながら、本発明は、これらに限られるものではない。
【０１１７】
例えば、表示装置として、有機ＥＬ素子、無機ＥＬ素子、プラズマディスプレイ、或いはフィールドエミッションディスプレイなど、表示画素をマトリクス状に配置した他の表示素子を駆動するものにも適用することができる。また、撮像装置として、ＣＣＤ以外のフォトセンサをマトリクス状に配置した他の撮像素子を駆動するものにも適用することができる。
【０１１８】
上記の第１〜第３の実施の形態では、偶数ドライバ２ｅが制御信号¬ＣＫを出力していたが、制御信号ＣＫ電位の立ち下がり後に一定の期間をおいて電位が立ち上がり、制御信号ＣＫ電位の立ち上がる前の一定の期間をおいて電位が立ち下がる制御信号ＣＫ２に置き換えてもよい。
【０１１９】
【発明の効果】
以上説明したように、本発明によれば、表示素子のドライバに対する面積割合を大きくすると共に、表示素子をほぼ中央に配置することができる。
【０１２０】
また、走査用のドライバを表示素子を介して対向するように配置しても、ドライバを制御するための制御信号の種類を多くする必要がない。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる液晶表示装置の構成を示すブロック図である。
【図２】図１の液晶表示素子、奇数ドライバ、偶数ドライバ及びデータドライバのパネル上での配置を示す図である。
【図３】本発明の第１の実施の形態におけるゲートドライバの回路構成を示す図である。
【図４】本発明の第１の実施の形態におけるゲートドライバの動作を示すタイミングチャートである。
【図５】関連技術のゲートドライバの回路構成を示す図である。
【図６】本発明の第２の実施の形態におけるゲートドライバの回路構成を示す図である。
【図７】本発明の第２の実施の形態におけるゲートドライバの順方向動作を示すタイミングチャートである。
【図８】本発明の第２の実施の形態におけるゲートドライバの逆方向動作を示すタイミングチャートである。
【図９】本発明の第２の実施の形態にかかる液晶表示装置の動作例を説明する図である。
【図１０】本発明の第３の実施の形態にかかるＣＣＤ撮像装置の構成を示すブロック図である。
【図１１】第１の従来例にかかる液晶表示装置の構成を示すブロック図である。
【図１２】図１１の液晶表示素子、ゲートドライバ及びデータドライバのパネル上での配置を示す図である。
【図１３】第２の従来例にかかる液晶表示装置の構成を示すブロック図である。
【図１４】図１３の液晶表示素子、ゲートドライバ及びデータドライバのパネル上での配置を示す図である。
【符号の説明】
１・・・液晶表示素子、１ａ・・・ＴＦＴ、１ｂ・・・画素容量、２・・・ゲートドライバ、２ｏ・・・奇数ドライバ、２ｅ・・・偶数ドライバ、３・・・データドライバ、４・・・コントローラ、４ｆｍ・・・フレームメモリ、５・・・ＣＣＤ撮像素子、６・・・データドライバ、７・・・コントローラ、２０１〜２０７・・・ＴＦＴ、ＧＬ１〜ＧＬ２ｎ・・・ゲートライン、ＤＬ・・・データライン
【図１】
0003800863.tif 000002
【図２】
0003800863.tif 000003
【図３】
0003800863.tif 000004
【図４】
0003800863.tif 000005
【図５】
0003800863.tif 000006
【図６】
0003800863.tif 000007
【図７】
0003800863.tif 000008
【図８】
0003800863.tif 000009
【図９】
0003800863.tif 000010
【図１０】
0003800863.tif 000011
【図１１】
0003800863.tif 000012
【図１２】
0003800863.tif 000013
【図１３】
0003800863.tif 000014
【図１４】
0003800863.tif 000015