(57)【特許請求の範囲】
【請求項１】
画像の読み取り動作を行うファクシミリ装置に用いられ、原稿を搬送するステップモータの駆動を制御するステップモータ駆動制御回路であって、
前記ファクシミリ装置の動作を制御するＣＰＵと、
相信号に応じて前記ステップモータの相を励磁して前記ステップモータを駆動する駆動手段と、
前記ＣＰＵから駆動信号が加えられる毎に前記相信号を発生する相信号発生手段と、
前記駆動信号が前記相信号発生手段に所定時間加えられない場合に、前記ＣＰＵからの設定に基づき、前記相信号発生手段から発生する相信号のオンオフの繰り返しが所定周期となるように制御する制御手段と、を有し、
前記制御手段は、読み取りの周期信号の周期毎に前記オンオフの繰り返しのデューティを設定可能なレジスタと前記オンオフの繰り返しの開始条件が設定されるレジスタとを備えることを特徴とするステップモータ駆動制御回路。
【請求項２】
請求項１記載のステップモータ駆動制御回路において、
前記駆動信号が前記相信号発生手段に入力されてから所定時間を計時する計時手段を有し、該計時手段により計時される所定時間以内に次の駆動信号が前記相信号発生手段に加えられない際に前記制御手段を作動させる作動手段をさらに有することを特徴とするステップモータ駆動制御回路。
【請求項３】
請求項１記載のステップモータ駆動制御回路において、
前記駆動信号は、４ビットデータバス信号であり、前記計時手段は４ビットデータバス信号が書き込まれる第１のレジスタと、該第１のレジスタに書き込まれたデータを或る所定周期にてシフトする第２のレジスタとを有し、前記作動手段は前記或る所定周期に相当する時間内に第１のレジスタの値と第２のレジスタの値とを比較する比較手段を有することを特徴とするステップモータ駆動制御回路。
【請求項４】
請求項１記載のステップモータ駆動制御回路において、前記ステップモータは４相のユニポーラモータであることを特徴とするステップモータ駆動制御回路。
【請求項５】
請求項１記載のステップモータ駆動制御回路において、
前記ステップモータは少なくとも２組の対となる相を備え、前記相信号発生手段は、前記ステップモータの対となる相について同時に駆動しないように制御することを特徴とするステップモータ駆動制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばファクシミリ等の画像読み取り用モータとして好適なステップモータの駆動制御回路に関する。
【０００２】
【従来の技術】
従来、ファクシミリの紙搬送系などでは、ステッピングモータが一般に用いられている。この駆動方式として、定電流駆動と、定電圧駆動の２方式が用いられている。比較的低速の駆動を行う場合には、駆動回路の簡素化が可能な４相ユニポーラステッピングモータを用い定電圧駆動を行うことが多い。
【０００３】
【発明がしようとする課題】
しかしながら、一般的な４相ユニポーラを使用すると、最悪の条件の下では、４相コイルすべてに電流が流れ、モータの過昇温による機器の損傷の可能性がある。ソフトウエア暴走時の対応として、損傷を防ぐために、温度ヒューズによって電流を遮断するなどの保護回路の付加が考えられるが、保護回路の追加によるコストアップ、例えば、温度ヒューズによる保護回路では、回路作動時に再生するには部品の交換が必要であった。
【０００４】
また、低速駆動時には高速駆動時と同じ駆動力で駆動すると、力が大き過ぎて搬送音が大きくなる問題もある。
【０００５】
したがって、本発明の目的は、上記実情に鑑みなされたもので、ステップモータの速度に応じて相信号のオンとオフを繰り返し低騒音のステップモータの駆動制御回路を提供しよとするものである。
【０００６】
本発明の他の目的は、ステップモータの対となる相を同時に駆動しないように相信号を発生するようにしようとするものである。
【０００７】
【課題を解決するための手段】
前述の目的を達するために、本発明は、画像の読み取り動作を行うファクシミリ装置に用いられ、原稿を搬送するステップモータの駆動を制御するステップモータ駆動制御回路であって、前記ファクシミリ装置の動作を制御するＣＰＵと、相信号に応じて前記ステップモータの相を励磁して前記ステップモータを駆動する駆動手段と、前記ＣＰＵから駆動信号が加えられる毎に前記相信号を発生する相信号発生手段と、前記駆動信号が前記相信号発生手段に所定時間加えられない場合に、前記ＣＰＵからの設定に基づき、前記相信号発生手段から発生する相信号のオンオフの繰り返しが所定周期となるように制御する制御手段と、を有し、前記制御手段は、読み取りの周期信号の周期毎に前記オンオフの繰り返しのデューティを設定可能なレジスタと前記オンオフの繰り返しの開始条件が設定されるレジスタとを備えることを特徴とする。
【０００９】
【実施例】
以下、本発明の実施例を図面を参照して説明する。
【００１０】
最初に、本発明の実施例のモータ駆動制御回路を適用できる一例としてファクシミリを説明する。図１は、本発明の実施例のモータ駆動制御回路を適用できるファクシミリの回路ブロック図である。図１に示すファクシミリの構成は一般的なものであるので、各部品の機能を概略するに留める。
【００１１】
図１において、１は本発明のファクシミリ装置全体の動作を制御するＣＰＵであり、２は、データの授受、命令の授受等を行うために用いられるバスであり、３は、ＣＰＵを制御するためのプログラムが格納されているＲＯＭであり、４は発信元情報、ユーザ登録情報等を記憶するＳＲＡＭであり、５は画像信号、音声信号を変調するためのモデムであり、６は電話回線と本装置との接続を制御するための網制御ユニットであり、７は公衆電話回線であり、８は有線電話機であり、９は無線電話との通信を行う無線ベースユニットであり、１０は音声データのパスを切り替えるクロスポイントスイッチであり、１２は画像を読み取る読み取りセンサ（ラインセンサ）であり、１１は画像処理ゲートアレイであり、１３は画像を記録するプリントヘッドである。
【００１２】
１４は、プリントヘッドに供給するための画像を一時的に貯えるためのＤＲＡＭであり、１６は原稿幅、原稿の有無を検出する原稿検出センサであり、１７は用紙サイズ、用紙の有無を検出する用紙検出センサであり、２０は原稿を搬送するための読み取りモータであり、２２は読み取りモータを駆動するためのモータドライバ（トランジスタアレイ）であり、１９はオペレーションパネルであり、キーボードと画像形成装置の状態等を表示するＬＣＤからなっている。
【００１３】
また、１８はシステムゲートアレイ（多機能ゲートアレイ）であり、プリントヘッド１３、ＤＲＡＭ１４、各種センサ１６、１７、読み取りモータ２０のモータドライバ２２、オペレーションパネル１９に接続されている。
【００１４】
システムゲートアレイ１８は、さらに、同期信号生成部と読み取りモータ駆動保護回路と、ヘッドのノズルの配列に合わせて主走査方向に並んだ画像データを副走査方向に並んだ画像データに変換するプリントヘッドに転送する処理や、キーボードより入力されたキー入力データや各種データや各種センサの出力信号をＣＰＵが判断できるコード信号に変換する処理や、読み取りモータのタイミング処理を行っている。
【００１５】
２５は記録紙を副走査方向に搬送するためのＬＦモータであり、２３はモータ２５を駆動するためのモータドライバであり、２６はプリントヘッドを装着したキャリッジを駆動するためのＣＲモータであり、２４はＣＲモータ２６を駆動するためのモータドライバである。
【００１６】
次に、本発明のモータ駆動回路を説明する。図２は、システムゲートアレイ内の読み取りモータのモータドライバ用の駆動制御回路例である。読み取りモータはファクシミリにおいて原稿を読み取るために副走査方向に原稿を送るモータである。２０１は励磁相を指定する第１レジスタであり、２０２は第１レジスタ２０１の値を保持する第２レジスタであり、２０３はＳＷ（スイッチング）制御を開始する時間を指定する第３レジスタであり、２０４は励磁相変化からの時間を計測するシフトレジスタであり、２０５はスイッチ制御のオン・オフのデューティを指定する第４レジスタであり、２０６は第１レジスタに書き込まれた値と、その前の値（第２レジスタ２０２の値）を比較し、値が異なる場合には、ＲＳＴ＊信号を生成する比較器であり、２０７は第３レジスタ２０３の値とシフトレジスタ２０４の値を比較し、指定時間以上経過したときに、スイッチ制御を許可ＳＷＥＮ信号を生成する比較器であり、２０８は第４レジスタ２０５の値を元に５０μＳ周期でのオンオフのデューティを制御するＰＵＬＳＥ信号を生成するパルス生成回路であり、２１０はＳＷＥＮ、ＰＵＬＳＥ信号からＳＷ信号を生成するＮＡＮＤ回路であり、２０９はＡ相とＡ＊（Ａの否定）相、Ｂ相とＢ＊（Ｂの否定）相の同時駆動を禁止する排他制御と、ＮＡＮＤ回路２１０からのＳＷ信号によって励磁相の駆動をオンオフするポート制御部である。
【００１７】
読み取りモータ２０は、４相ユニポーラステッピングモータであり、システムゲートアレイ１８からの制御信号を元に、トランジスタアレイからなるモータドライバ２２によって駆動される。
【００１８】
４本の駆動信号は、読み取りモータの４つの駆動コイルＡ、Ｂ、Ａ＊、Ｂ＊相にそれぞれ対応している。４つの駆動コイル駆動によりモータの回転軸に生じる力の向きは図３に示すように、ＡとＡ＊、ＢとＢ＊は、それぞれ、反対方向であり、Ａ、Ａ＊とＢ、Ｂ＊は直交する方向に力が働き、モータの回転は別紙の表１に示すように、４つのコイルの駆動の組み合わせのステップを変化させていくことによって行われる。
【００１９】
実際のモータ駆動では、Ａ、Ａ＊相もしくはＢ、Ｂ＊相は同時に駆動されることはなく、ポート制御部２０９の排他制御によって、この２組の組み合わせの両方の相が同時に駆動することが禁止されている。具体的には、Ａ相と、Ｂ相の駆動が優先され、Ａ相が駆動されているときのＡ＊相、Ｂ相が駆動されているときのＢ＊相は無効となる。
【００２０】
さらに詳細にいうと、ポート制御部２０９は、ＮＯＴ回路２０９ａ、２０９ｂ、ＡＮＤ回路２０９ｃ〜２０９ｈからなるが、例えば、ＮＯＴ回路２０９ａの出力は２つのＡＮＤ回路２０９ｃ、２０９ｆを通してＡ＊相を制御するため、ＮＯＴ回路２０９ａの入力がＨ（ハイ）のときは、ＮＯＴ回路２０９ａの出力がＬ（ロー）となって、Ａ＊相にはＬ（ロー）しか入力しないので、同時に駆動することを禁止することになる。
【００２１】
図４はモータ駆動回路のある期間の動作を示すタイムチャートである。具体的には、図４は表１のステップ８（励磁相がＡ）からステップ１（励磁相がＡとＢ）への移行時を例にとって説明するためのタイムチャートである。
【００２２】
第１のレジスタ２０１には、４ビットデータバス信号としてモータ駆動信号が直接ＣＰＵ１から書き込まれ、その書き込まれた駆動信号（データ）は第１のレジスタ２０１から第２のレジスタ２０２に或る所定周期にてシフトされる。この第２のレジスタ２０２に書き込まれたデータに応じた相信号がポート制御部２０９で生成され、このポート制御部２０９で生成された相信号がドライバ２２に加えられてステップモータ２０のコイルが励磁される。従って、第２のレジスタ２０２に書き込まれるデータが次々に書き換えられることによりポート制御部２０９で生成された相信号が順に切り換えられドライバ２２を介してステップモータ２０のコイルが順に励磁切り換えされモータがステップ駆動されることになる。
【００２３】
ここで、第１のレジスタ２０１には駆動信号（データ）が次々に加えられることになるが、最初の駆動信号が加えられてから次の駆動信号が加えられるまでの時間が、第１のレジスタ２０１から第２のレジスタ２０２にデータをシフトするための或る所定周期の時間よりも早い場合、つまり、データを或る一定の速度よりも早く回転させる場合には第１のレジスタ２０１のデータと第２のレジスタ２０２のデータは一致しないために、比較器２０６からはＲＳＴ信号は出力されない。
【００２４】
逆に、最初の駆動信号が加えられてから次の駆動信号が加えられるまでの時間が、第１のレジスタ２０１から第２のレジスタ２０２にデータをシフトするための或る所定周期の時間よりも遅い場合、つまり、モータを或る一定の速度よりもゆっくり回転させる場合や停止している場合には、第１のレジスタ２０１のデータと第２のレジスタ２０２のデータは一致するために、比較器２０６からはＲＳＴ信号が出力される。つまり、タイミング（ａ）で駆動信号が入力される第１のレジスタ２０１の値がライト信号によって書き換えられると、第１のレジスタ２０１の値で保持している第２のレジスタ２０２の値と第１のレジスタ２０１の値が一致するので、比較器２０６よりＲＳＴ信号が出力される。比較器２０６よりＲＳＴ信号が出力されると、シフトレジスタ２０４が初期化される。
【００２５】
第３のレジスタ２０３は予め読み取りの周期信号であるＸＳＨ信号がいくつ入ったらオン・オフの制御を開始するかを指定するレジスタである。この第３のレジスタ２０３はＸＳＨ＝１の設定である。従って、初期化されたシフトレジスタ２０４にＸＳＨが入力されると、シフトレジスタ２０４の値と第３のレジスタ２０３の値が一致した時点タイミング（ｂ）でＳＷＥＮ生成部２０７からＳＷＥＮ信号を出力する。
【００２６】
第４のレジスタ２０５はＸＳＨ信号が入力されるたびに初期化されるレジスタで、オン・オフの周期を指定する。パルス生成部２０８は第４のレジスタ２０５からのデータをデコードして第４のレジスタ２０５により指定されたオン・オフ周期のパルス信号を発生する。従って、第４のレジスタ２０５が初期化されたタイミング（ｃ）でパルス生成部２０８からのパルス信号に応じてＮＡＮＤ回路２１０からのＳＷ信号が出力され、第４のレジスタ２０５はＸＳＨ信号により初期化されるタイミング（ｄ）でパルス信号のデューティは変化し、それに応じてＮＡＮＤ回路２１０からのＳＷ信号も変化する。
【００２７】
このようにＮＡＮＤ回路２１０からオン・オフを繰り返すＳＷ信号が出力されることから、ポート制御部２０９で生成された相信号がオン・オフを繰り返す。
【００２８】
なお、ＰＵＬＳＥ信号は１周期を５０μＳとし、第４レジスタ２０５の指定によって１周期のオンオフのディーティが変化する。５０μＳ周期はＳＷ制御を行うとき、駆動系から発生する共振音が可聴帯域外になるように設定されている。
【００２９】
また、低速駆動時には、高速駆動時と同じ駆動力で駆動すると、力が大き過ぎて、搬送音が大きくなるので、スイッチングのディーティとスイッチング開始までの期間を制御して、駆動力の調整を行い、駆動音の低減を図っている。
【００３０】
【発明の効果】
以上説明したように、本発明によれば、４相全てに電流が流れるのを確実に防止するモータ駆動回路が得られる。
【００３１】
また、低速駆動時には高速駆動時と同じ駆動力で駆動すると、力が大き過ぎて搬送音が大きくなるので、スイッチングのデューティとスイッチングの開始までの期間を制御して、駆動力の調整を行い、駆動音の低減できるモータ駆動回路が得られる。
【表１】
0003733267.tif 000002
【図面の簡単な説明】
【図１】図１は、本発明に係わるモータ駆動制御回路が適用できる一例としてのファクシミリ装置のブロック回路図である。
【図２】図２は、図１に示すファクシミリ装置の画像読み取り用ステップモータ駆動制御回路の要部を示す回路図である。
【図３】図３は、図１に示すステップモータの励磁相と発生する力の向きを説明するための図である。
【図４】図４は、図２に示すステップモータ駆動制御回路のタイムチャートである。
【符号の説明】
１    ＣＰＵ
２    バス
３    ＲＯＭ
１８    システムゲートアレイ
１９    オペーレーションパネル
２０    読み取りモータ
２２    読み取りモータ駆動ドライバ
２０１  第１レジスタ
２０２  第２レジスタ
２０３  シフトレジスタ
２０４  第３レジスタ
２０５  第４レジスタ
２０６  比較器
２０７  ＳＷＥＮ信号生成器
２０８  パルス生成回路
２０９  ポート制御部
２１０  ＮＡＮＤ回路
【図１】
0003733267.tif 000003
【図２】
0003733267.tif 000004
【図３】
0003733267.tif 000005
【図４】
0003733267.tif 000006