(57)【特許請求の範囲】
【請求項１】
制御入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、
このエッジ検出回路で検出した制御入力信号の立ち上がりエッジまたは立ち下がりエッジに応答して、パルス状のオン信号を生成するオン信号発生回路と、
上記エッジ検出回路で検出した制御入力信号の立ち下がりエッジまたは立ち上がりエッジに応答して、パルス状の第１のオフ信号を生成する第１のオフ信号発生回路と、
上記オン信号発生回路から出力されるオン信号に応答して出力素子を駆動し、上記オフ信号発生回路から第１のオフ信号が出力されるまで上記出力素子の駆動状態を保持する状態保持回路と、
保護動作信号に応答してパルス状の第２のオフ信号を生成し、前記状態保持回路に供給することにより、上記出力素子の駆動を停止させる第２のオフ信号発生回路とを具備し、
前記第２のオフ信号発生回路は、前記制御入力信号がオフレベルのときのみ、前記第２のオフ信号を発生させる
ことを特徴とするゲートドライバ。
【請求項２】
異常状態を検出する異常検出回路と、この異常検出回路により異常が検出されたときに保護動作信号を発生し、前記第２のオフ信号発生回路に供給する保護動作信号発生回路とを更に具備することを特徴とする請求項１に記載のゲートドライバ。
【請求項３】
制御入力信号と保護動作信号が供給され、制御入力信号の立ち上がりエッジと立ち下がりエッジを検出し、上記保護動作信号により保護動作が指示されたときに動作が停止されるエッジ検出回路と、
このエッジ検出回路で検出した制御入力信号の立ち上がりエッジまたは立ち下がりエッジに応答して、パルス状のオン信号を生成するオン信号発生回路と、
上記エッジ検出回路で検出した制御入力信号の立ち下がりエッジまたは立ち上がりエッジに応答して、パルス状の第１のオフ信号を生成する第１のオフ信号発生回路と、
上記オン信号発生回路から出力されるオン信号に応答して出力素子を駆動し、上記第１のオフ信号発生回路から第１のオフ信号が出力されるまで上記出力素子の駆動状態を保持する状態保持回路と、
上記制御入力信号と上記保護動作信号に応答してパルス状の第２のオフ信号を生成し、上記状態保持回路に供給することにより上記出力素子の駆動を停止させ、上記制御入力信号で上記出力素子のオフが指示され、且つ上記保護動作信号で保護動作が指示されたときに上記第２のオフ信号を出力する第２のオフ信号発生回路と
を具備することを特徴とするゲートドライバ。
【請求項４】
異常状態を検出する異常検出回路と、
この異常検出回路により異常が検出されたときに保護動作信号を発生する保護動作信号発生回路と、
ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ローサイドの制御入力信号と保護動作信号の状態からハイサイドの制御入力信号の伝達の可否を判断する第１の判定回路と、
ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ハイサイドの制御入力信号と保護動作信号の状態からローサイドの制御入力信号の伝達の可否を判断し、ローサイド出力素子を駆動する第２の判定回路と、
上記保護動作信号が入力され、保護動作信号の発生に同期してハイサイドオフ信号を生成するためのトリガ信号を生成するトリガ信号発生回路と、
このトリガ信号発生回路から出力されるトリガ信号及び上記第１の判定回路の出力信号が供給され、ハイサイド制御入力信号の状態から上記トリガ信号の伝達可否を判断する第３の判定回路と、
上記第１の判定回路及び上記第３の判定回路の出力信号が供給され、ハイサイドの制御入力信号の立ち下がり及び上記トリガ信号の立ち下がりを検出し、パルス状のオフ信号を発生するオフ信号発生回路と、
上記第１の判定回路の出力信号が供給され、ハイサイドの制御入力信号の立ち上がりを検出し、パルス状のオン信号を発生するオン信号発生回路と、
上記オン信号発生回路から出力されるオン信号に応答してハイサイド出力素子を駆動し、上記オフ信号発生回路からオフ信号が出力されるまで上記ハイサイド出力素子の駆動状態を保持する状態保持回路と
を具備することを特徴とするゲートドライバ。
【請求項５】
ゲートドライバと、このゲートドライバによって駆動される出力素子とを単一のチップ中に集積化してなり、
上記ゲートドライバは、
制御入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、
このエッジ検出回路で検出した制御入力信号の立ち上がりエッジまたは立ち下がりエッジにより、パルス状のオン信号を生成するオン信号発生回路と、
上記エッジ検出回路で検出した制御入力信号の立ち下がりエッジまたは立ち上がりエッジに応答して、パルス状の第１のオフ信号を生成する第１のオフ信号発生回路と、
上記オン信号発生回路から出力されるオン信号に応答して出力素子を駆動し、上記第１のオフ信号発生回路から第１のオフ信号が出力されるまで上記出力素子の駆動状態を保持する状態保持回路と、
保護動作信号に応答してパルス状の第２のオフ信号を生成し、前記状態保持回路に供給することにより、上記出力素子の駆動を停止させる第２のオフ信号発生回路とを具備し、
前記第２のオフ信号発生回路は、前記制御入力信号がオフレベルのときのみ、前記第２のオフ信号を発生させる
ことを特徴とする電力変換装置。
【請求項６】
前記ゲートドライバは、異常状態を検出する異常検出回路と、この異常検出回路により異常が検出されたときに保護動作信号を発生し、前記第２のオフ信号発生回路に供給する保護動作信号発生回路とを更に具備することを特徴とする請求項５に記載の電力変換装置。
【請求項７】
ゲートドライバと、このゲートドライバによって駆動されるハイサイド出力素子及びローサイド出力素子とを単一のチップ中に集積化してなり、
異常状態を検出する異常検出回路と、
この異常検出回路により異常が検出されたときに保護動作信号を発生する保護動作信号発生回路と、
ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ローサイドの制御入力信号と保護動作信号の状態からハイサイドの制御入力信号の伝達の可否を判断する第１の判定回路と、
ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ハイサイドの制御入力信号と保護動作信号の状態からローサイドの制御入力信号の伝達の可否を判断し、ローサイド出力素子を駆動する第２の判定回路と、
上記保護動作信号が入力され、保護動作信号の発生に同期してパルス状のハイサイドオフ信号を生成するためのトリガ信号を生成するトリガ信号発生回路と、
このトリガ信号発生回路から出力されるトリガ信号及び上記第１の判定回路の出力信号が供給され、ハイサイド制御入力信号の状態から上記トリガ信号の伝達可否を判断する第３の判定回路と、
上記第１の判定回路及び上記第２の判定回路の出力信号が供給され、ハイサイドの制御入力信号の立ち下がり及び上記トリガ信号の立ち下がりを検出し、パルス状のオフ信号を発生するオフ信号発生回路と、
上記第１の判定回路の出力信号が供給され、ハイサイドの制御入力信号の立ち上がりを検出し、パルス状のオン信号を発生するオン信号発生回路と、
上記オン信号発生回路から出力されるオン信号に応答してハイサイド出力素子を駆動し、上記オフ信号発生回路からオフ信号が出力されるまで上記ハイサイド出力素子の駆動状態を保持する状態保持回路と
を具備することを特徴とする電力変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、制御入力信号に応答して出力素子をオン／オフ制御するゲートドライバ、及びこのゲートドライバと出力素子とを単一のチップ中に集積化した電力変換装置に関する。
【０００２】
【従来の技術】
図１０は、従来のゲートドライバ及び電力変換装置を示すブロック図である。この回路は、エッジ検出回路１、オン信号発生回路２、オフ信号発生回路３、状態保持回路４、及び出力素子５等で構成されており、破線で囲んだ部分がゲートドライバ１０に相当し、このゲートドライバ１０と出力素子５とで電力変換装置が構成されている。
【０００３】
上記エッジ検出回路１には、制御入力信号と保護動作信号が入力され、制御入力信号の立ち上がりと立ち下がりのエッジを検出する。上記オン信号発生回路２は、上記エッジ検出回路１で検出した制御入力信号の立ち上がりエッジに応答してオン信号を生成し、上記オフ信号発生回路３は、上記エッジ検出回路１で検出した入力信号の立ち下がりエッジに応答してオフ信号を生成する。上記状態保持回路４には、上記オン信号発生回路２から出力されるオン信号、及び上記オフ信号発生回路３から出力されるオフ信号が入力され、これらオン信号とオフ信号とに基づいて上記出力素子５のゲート状態を保持する。すなわち、上記状態保持回路４は、オン信号が入力されたときに上記出力素子５のゲートを駆動してオンさせ、オフ信号が入力されるまでオン状態を保持させる。
【０００４】
上記のような構成において、図１１に示すように、エッジ検出回路１によって制御入力信号の立ち上がりエッジが検出されると（時刻Ｔ１）、オン信号発生回路２からパルス状のオン信号が出力され、出力素子５のゲートが駆動されてオンする。このオン状態は、上記状態保持回路４により保持される。また、エッジ検出回路１によって制御入力信号の立ち下がりエッジが検出されると（時刻Ｔ２）、オフ信号発生回路３からパルス状のオフ信号が出力され、出力素子５のゲート駆動が停止されてオフする。このオフ状態が上記状態保持回路４により保持される。
【０００５】
一方、エッジ検出回路１によって制御入力信号の立ち上がりエッジが検出され（時刻Ｔ３）、出力素子５のゲートが駆動されてオンしている状態で、保護動作信号が立ち上がると、エッジ検出回路１内部で制御入力信号が立ち下がり、この立ち下がりを検出して、オフ信号発生回路３からパルス信号（オフ信号）が出力され（時刻Ｔ４）、出力素子５の駆動が停止されてオフする。
【０００６】
しかしながら、制御入力信号がオフ（“Ｌ”レベル）状態の時に、何らかの要因（ノイズ、出力部電圧変位等）により出力素子５がオンとなる誤動作が発生（時刻Ｔ５）し、この誤動作に起因して保護動作信号が立ち上がっても、制御入力信号は元々“Ｌ”レベルであるため、制御入力信号の立ち下がりエッジは存在せず、オフ信号は発生しない（時刻Ｔ６）。すなわち、保護動作信号に同期してエッジ検出回路１の内部で制御入力信号を“Ｌ”レベルに固定する構成であるので、時刻Ｔ６には制御入力信号が“Ｌ”レベルであり、制御入力信号の立ち下がりエッジが発生しない。よって、オフ信号を発生することができない。この結果、本来オフであるべき出力素子５がオンとなる異常動作を解消できず、出力素子５がオン状態を維持してしまい、破壊至ることもあった。
【０００７】
【発明が解決しようとする課題】
上記のように、制御入力信号の立ち上がりと立ち下がりエッジを検出し、検出したエッジからオン信号とオフ信号を生成し、そのオン信号とオフ信号によって出力素子のゲートの駆動状態を変化させる方式のゲートドライバにおいて、制御入力信号をオン状態からオフ状態に変化させ、その立ち下がりエッジを検出することによって出力素子をオフさせる保護動作においては、制御入力信号がオフの時に、何らかの要因で出力素子がオンとなると、制御入力信号の立ち下がりエッジが存在しないためオフ信号が発生せず、異常動作を解消できずに出力素子が破壊するという問題があった。
【０００８】
この発明は上記のような事情に鑑みてなされたもので、その目的とするところは、出力素子が誤ってオン状態を保持している場合にも、異常動作を解消でき、出力素子の破壊を防止できるゲートドライバ及び電力変換装置を提供することにある。
【０００９】
【課題を解決するための手段】
この発明の一態様に係るゲートドライバは、制御入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、このエッジ検出回路で検出した制御入力信号の立ち上がりエッジまたは立ち下がりエッジに応答して、パルス状のオン信号を生成するオン信号発生回路と、上記エッジ検出回路で検出した制御入力信号の立ち下がりエッジまたは立ち上がりエッジに応答して、パルス状の第１のオフ信号を生成する第１のオフ信号発生回路と、上記オン信号発生回路から出力されるオン信号に応答して出力素子を駆動し、上記オフ信号発生回路から第１のオフ信号が出力されるまで上記出力素子の駆動状態を保持する状態保持回路と、保護動作信号に応答してパルス状の第２のオフ信号を生成し、前記状態保持回路に供給することにより、上記出力素子の駆動を停止させる第２のオフ信号発生回路とを具備し、前記第２のオフ信号発生回路は、前記制御入力信号がオフレベルのときのみ、前記第２のオフ信号を発生させる。
【００１０】
また、上記ゲートドライバにおいて、異常状態を検出する異常検出回路と、この異常検出回路により異常が検出されたときに保護動作信号を発生し、前記第２のオフ信号発生回路に供給する保護動作信号発生回路とを更に具備する。
【００１２】
更に、この発明の一態様に係るゲートドライバは、制御入力信号と保護動作信号が供給され、制御入力信号の立ち上がりエッジと立ち下がりエッジを検出し、上記保護動作信号により保護動作が指示されたときに動作が停止されるエッジ検出回路と、このエッジ検出回路で検出した制御入力信号の立ち上がりエッジまたは立ち下がりエッジに応答して、パルス状のオン信号を生成するオン信号発生回路と、上記エッジ検出回路で検出した制御入力信号の立ち下がりエッジまたは立ち上がりエッジに応答して、パルス状の第１のオフ信号を生成する第１のオフ信号発生回路と、上記オン信号発生回路から出力されるオン信号に応答して出力素子を駆動し、上記第１のオフ信号発生回路から第１のオフ信号が出力されるまで上記出力素子の駆動状態を保持する状態保持回路と、上記制御入力信号と上記保護動作信号に応答してパルス状の第２のオフ信号を生成し、上記状態保持回路に供給することにより上記出力素子の駆動を停止させ、上記制御入力信号で上記出力素子のオフが指示され、且つ上記保護動作信号で保護動作が指示されたときに上記第２のオフ信号を出力する第２のオフ信号発生回路とを具備する。
更にまた、この発明の一態様に係るゲートドライバは、異常状態を検出する異常検出回路と、この異常検出回路により異常が検出されたときに保護動作信号を発生する保護動作信号発生回路と、ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ローサイドの制御入力信号と保護動作信号の状態からハイサイドの制御入力信号の伝達の可否を判断する第１の判定回路と、ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ハイサイドの制御入力信号と保護動作信号の状態からローサイドの制御入力信号の伝達の可否を判断し、ローサイド出力素子を駆動する第２の判定回路と、上記保護動作信号が入力され、保護動作信号の発生に同期してハイサイドオフ信号を生成するためのトリガ信号を生成するトリガ信号発生回路と、このトリガ信号発生回路から出力されるトリガ信号及び上記第１の判定回路の出力信号が供給され、ハイサイド制御入力信号の状態から上記トリガ信号の伝達可否を判断する第３の判定回路と、上記第１の判定回路及び上記第３の判定回路の出力信号が供給され、ハイサイドの制御入力信号の立ち下がり及び上記トリガ信号の立ち下がりを検出し、パルス状のオフ信号を発生するオフ信号発生回路と、上記第１の判定回路の出力信号が供給され、ハイサイドの制御入力信号の立ち上がりを検出し、パルス状のオン信号を発生するオン信号発生回路と、上記オン信号発生回路から出力されるオン信号に応答してハイサイド出力素子を駆動し、上記オフ信号発生回路からオフ信号が出力されるまで上記ハイサイド出力素子の駆動状態を保持する状態保持回路とを具備する。
【００１３】
この発明の一態様に係る電力変換装置は、ゲートドライバと、このゲートドライバによって駆動される出力素子とを単一のチップ中に集積化してなり、上記ゲートドライバは、制御入力信号の立ち上がりエッジと立ち下がりエッジを検出するエッジ検出回路と、このエッジ検出回路で検出した制御入力信号の立ち上がりエッジまたは立ち下がりエッジにより、パルス状のオン信号を生成するオン信号発生回路と、上記エッジ検出回路で検出した制御入力信号の立ち下がりエッジまたは立ち上がりエッジに応答して、パルス状の第１のオフ信号を生成する第１のオフ信号発生回路と、上記オン信号発生回路から出力されるオン信号に応答して出力素子を駆動し、上記第１のオフ信号発生回路から第１のオフ信号が出力されるまで上記出力素子の駆動状態を保持する状態保持回路と、保護動作信号に応答してパルス状の第２のオフ信号を生成し、前記状態保持回路に供給することにより、上記出力素子の駆動を停止させる第２のオフ信号発生回路とを具備し、前記第２のオフ信号発生回路は、前記制御入力信号がオフレベルのときのみ、前記第２のオフ信号を発生させる。
【００１４】
上記電力変換装置において、前記ゲートドライバは、異常状態を検出する異常検出回路と、この異常検出回路により異常が検出されたときに保護動作信号を発生し、前記第２のオフ信号発生回路に供給する保護動作信号発生回路とを更に具備する。
【００１６】
また、この発明の一態様に係る電力変換装置は、ゲートドライバと、このゲートドライバによって駆動されるハイサイド出力素子及びローサイド出力素子とを単一のチップ中に集積化してなり、異常状態を検出する異常検出回路と、この異常検出回路により異常が検出されたときに保護動作信号を発生する保護動作信号発生回路と、ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ローサイドの制御入力信号と保護動作信号の状態からハイサイドの制御入力信号の伝達の可否を判断する第１の判定回路と、ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ハイサイドの制御入力信号と保護動作信号の状態からローサイドの制御入力信号の伝達の可否を判断し、ローサイド出力素子を駆動する第２の判定回路と、上記保護動作信号が入力され、保護動作信号の発生に同期してパルス状のハイサイドオフ信号を生成するためのトリガ信号を生成するトリガ信号発生回路と、このトリガ信号発生回路から出力されるトリガ信号及び上記第１の判定回路の出力信号が供給され、ハイサイド制御入力信号の状態から上記トリガ信号の伝達可否を判断する第３の判定回路と、上記第１の判定回路及び上記第２の判定回路の出力信号が供給され、ハイサイドの制御入力信号の立ち下がり及び上記トリガ信号の立ち下がりを検出し、パルス状のオフ信号を発生するオフ信号発生回路と、上記第１の判定回路の出力信号が供給され、ハイサイドの制御入力信号の立ち上がりを検出し、パルス状のオン信号を発生するオン信号発生回路と、上記オン信号発生回路から出力されるオン信号に応答してハイサイド出力素子を駆動し、上記オフ信号発生回路からオフ信号が出力されるまで上記ハイサイド出力素子の駆動状態を保持する状態保持回路とを具備する。
【００１７】
上記のような構成によれば、制御入力信号の入力が停止されている時に、何らかの原因で出力素子がオンした場合にも、保護動作信号の入力に応答して保護動作時オフ信号発生回路からオフ信号を出力して出力素子をオフすることができる。よって、出力素子が誤ってオン状態を保持している場合にも、異常動作を解消でき、出力素子の破壊を防止できる。
【００１８】
また、上記のような構成によれば、ゲートドライバ内に異常検出回路と保護動作信号発生回路を設けたので、外付けの回路で異常検出回路や保護動作信号発生回路を構成する必要がなく、省スペース化、低コスト化が図れる。
【００１９】
更に、上記のような構成によれば、制御入力信号がオフレベルのときのみ、保護動作時オフ信号発生回路からオフ信号が出力されるので、保護動作時オフ信号発生回路がノイズ等で誤動作しても、出力素子のオン状態を保つことができ、その都度出力素子をオフにすることがなく、本来オンとなるべき出力素子がオフとなる誤動作を起こすのを防止できる。これによって、イミュニティの向上が図れる。
【００２０】
また、上記の構成では、ハイサイド出力素子とローサイド出力素子を用いる場合に、異常検出回路によって異常が検出されたときに、異常動作を起こしている可能性があるハイサイド出力素子側を確実にオフすることができ、異常動作を解消して出力素子の破壊を効果的に防止できる。
【００２１】
更に、上述したような構成によれば、ゲートドライバと出力素子を単一のチップ中に形成するので、電力変換装置の省スペース化、並びに低コスト化が図れる。
【００２２】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
［第１の実施の形態］
図１は、この発明の第１の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図である。この回路は、エッジ検出回路１’、オン信号発生回路２、オフ信号発生回路３、状態保持回路４、出力素子５及び保護動作時オフ信号発生回路６等で構成されている。破線で囲んだ部分がゲートドライバ１１に相当し、このゲートドライバ１１と出力素子５とで電力変換装置が構成される。
【００２３】
上記エッジ検出回路１’は、制御入力信号の立ち上がりと立ち下がりのエッジを検出するものである。上記オン信号発生回路２はエッジ検出回路１’で検出した制御入力信号の立ち上がり（または立ち下がり）エッジに応答してオン信号を生成し、上記オフ信号発生回路３はエッジ検出回路１’で検出した立ち下がり（または立ち上がり）エッジに応答してオフ信号を生成する。上記保護動作時オフ信号発生回路６には、保護動作信号が入力され、この保護動作信号に応答して保護動作時に出力素子５を強制的にオフするためのオフ信号を生成する。上記状態保持回路４には、上記オン信号発生回路２から出力されるオン信号、上記オフ信号発生回路３から出力されるオフ信号、及び上記保護動作時オフ信号発生回路６から出力されるオフ信号がそれぞれ供給され、これらオン信号とオフ信号とに基づいて上記出力素子５のゲート状態を保持するようになっている。すなわち、上記状態保持回路４は、オン信号が入力されたときに上記出力素子５のゲートを駆動してオンさせ、オフ信号が入力されるまでオン状態を保持させる。
【００２４】
次に、上記図１に示したゲートドライバ１１の動作を図２のタイミングチャートを参照しつつ説明する。まず、エッジ検出回路１’で、制御入力信号（図２ではＨ：オン命令、Ｌ：オフ命令を表す）の立ち上がりエッジと立ち下がりエッジを検出する。立ち上がりエッジを検出した際は、オン信号発生回路２によってオン信号を生成する。同様に、立ち下がりエッジを検出した時は、オフ信号発生回路３によってオフ信号を生成する。状態保持回路４は、上記オン信号とオフ信号が当該回路に入力されない限り、出力素子５のゲートの現在の状態（図２においては、Ｈ：ゲートオン、Ｌ：ゲートオフを表す）を保持する。よって、図２に示すように、時刻Ｔ１に制御入力信号が立ち上がるとオン信号が発生して出力素子５がオンし、時刻Ｔ２に制御入力信号が立ち下がるとオフ信号が発生して出力素子５がオフとなる。以上は、通常の動作である。
【００２５】
次に、保護動作について説明する。時刻Ｔ３に制御入力信号が立ち上がると、オン信号発生回路２からオン信号が出力され、状態保持回路４により出力素子５が駆動されてオンとなる。その後、保護動作信号（図２においては、Ｈ：保護動作時、Ｌ：通常動作時を表す）が時刻Ｔ４に入力されると、保護動作時オフ信号発生回路６でオフ信号が生成されて状態保持回路４に供給される。これによって、状態保持回路４の状態がゲートオフとなり出力素子５がオフする。
【００２６】
次に、制御入力信号が“Ｌ”レベルにある時刻Ｔ５において、ノイズその他の要因で状態保持回路４の状態がゲートオフからゲートオンに反転した場合の動作について述べる。時刻Ｔ５で出力素子５のゲート駆動状態が反転し、これを検知して時刻Ｔ６に保護動作信号が発生すると、この保護動作信号に同期して保護動作時オフ信号発生回路６からオフ信号が出力されて状態保持回路４の状態がゲートオンからゲートオフに強制的に反転される。
【００２７】
以上のように、本実施の形態によれば、出力素子５が誤ってオン状態を維持している場合にも、保護動作信号の入力によって確実に出力素子５のゲートをオフにできるので、異常動作を解消でき、出力素子５の破壊も防止できる。
【００２８】
［第２の実施の形態］
図３は、この発明の第２の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図である。この回路は、上述した第１の実施の形態のゲートドライバに、異常検出回路７と保護動作信号発生回路８を付加したものである。すなわち、破線で囲んだ部分がゲートドライバ１２に相当し、このゲートドライバ１２と出力素子５とで電力変換装置が構成される。
【００２９】
上記異常検出回路７は、電源電圧の変動、出力素子５の加熱などの温度の異常、及び過電流などの出力素子５に流れる電流の異常を検知するものである。異常検出回路７によって異常が検出されると、保護動作信号発生回路８から保護動作信号が出力される。そして、この保護動作信号に応答して、保護動作時オフ信号発生回路６からオフ信号が出力される。
【００３０】
上述した構成において、出力素子５の基本的な駆動動作、及び保護動作は上記第１の実施の形態と同様である。上記異常検出回路７と保護動作信号発生回路８をゲートドライバ１２内に設けたことにより、別部品で異常検出回路と保護動作信号発生回路を構成する必要がなくなり、ゲートドライバ１２並びに電力変換装置の省スペース化や低コスト化が図れる。
【００３１】
［第３の実施の形態］
図４は、この発明の第３の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図である。このゲートドライバ１３は、基本的には第１の実施の形態と同様に、エッジ検出回路１、オン信号発生回路２、オフ信号発生回路３、状態保持回路４、出力素子５及び保護動作時オフ信号発生回路６’等で構成されている。そして、上記エッジ検出回路１には、制御入力信号だけでなく保護動作信号が入力され、上記保護動作時オフ信号発生回路６’には保護動作信号だけでなく制御入力信号が入力されるようになっている。
【００３２】
上述した構成において、通常時の動作は上記第１の実施の形態と同様である。そして、制御入力信号が“Ｈ”レベルの時に、保護動作信号が“Ｈ”レベルとなると、図１０に示した従来のゲートドライバと同様に、オフ信号発生回路３によってオフ信号を生成し、出力素子５をオフさせる。これに対し、保護動作時オフ信号発生回路６’は、制御入力信号が“Ｌ”レベルの時に保護動作信号が“Ｈ”レベルになったときのみオフ信号を生成する。
【００３３】
上記第１，第２の実施の形態では、保護動作時オフ信号発生回路６がノイズ等で誤動作した場合に、その都度出力素子５をオフにしてしまい、本来オンとなるべき出力がオフとなる誤動作を起こす可能性がある。しかし、本実施の形態によれば、保護動作時オフ信号発生回路６’がノイズ等で誤動作しても、制御入力信号が“Ｈ”レベルの時は、出力素子５のオン状態を保つことができるので、イミュニティの向上が図れる。
【００３４】
［第４の実施の形態］
図５は、この発明の第４の実施の形態に係る電力変換装置を示すブロック図である。ゲートドライバ１１は、上述した第１の実施の形態と同様に回路構成されており、このゲートドライバ１１と出力素子５とで構成される電力変換装置２０が、単一のチップ中に集積化して形成されている。
【００３５】
上記ゲートドライバ１１及び電力変換装置２０の基本的な動作は、上述した第１の実施の形態と同じである。
【００３６】
このような構成の電力変換装置２０によれば、ゲートドライバ１１と出力素子５とを単一のチップ中に集積形成するので、省スペース化と低コスト化が図れる。
【００３７】
なお、上記第２，第３の実施の形態と同様な回路構成のゲートドライバ１２，１３と出力素子５を単一のチップ中に集積化して電力変換装置を構成しても良いのは勿論である。
【００３８】
［第５の実施の形態］
図６は、この発明の第５の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図である。この回路は、ハイサイド制御入力信号伝達可否判定回路２１、立ち下がりエッジ検出オフ信号発生回路２２、立ち上がりエッジ検出オン信号発生回路２３、状態保持回路２４、ハイサイド出力素子２５、ローサイド制御入力信号伝達可否判定回路２６、ローサイド出力素子２７、異常検出回路２８、保護動作信号発生回路２９、保護動作時ハイサイドオフ信号生成トリガ信号発生回路３２及び保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路３３等で構成されている。破線で囲んだ部分がゲートドライバ３０に相当し、このゲートドライバ３０とハイサイド出力素子２５及びローサイド出力素子２７とで電力変換装置３１が構成される。この電力変換装置３１は、単一のチップ中に集積化して形成されている。
【００３９】
出力素子がハイサイドとローサイドに分かれている電力変換装置３１では、ハイサイド出力素子２５に対してのみ、立ち下がりエッジ検出オフ信号発生回路２２、立ち上がりエッジ検出オン信号発生回路２３及び状態保持回路２４を要する。なぜなら、ローサイド出力素子２７は接地されているので、制御入力信号がリアルタイムで反映されているからである。
【００４０】
上記ハイサイド制御入力信号伝達可否判定回路２１には、ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号発生回路２９から出力される保護動作信号がそれぞれ入力され、ローサイドの制御入力信号と保護動作信号の状態からハイサイドの制御入力信号の伝達の可否を判断する。また、上記ローサイド制御入力信号伝達可否判定回路２６には、ハイサイドの制御入力信号、ローサイドの制御入力信号及び上記保護動作信号がそれぞれ入力され、ハイサイドの制御入力信号と保護動作信号の状態からローサイドの制御入力信号の伝達の可否を判断し、ローサイド出力素子２７を駆動する。
【００４１】
上記保護動作時ハイサイドオフ信号生成トリガ信号発生回路３２には、上記保護動作信号発生回路２９から出力される保護動作信号が入力され、保護動作信号の発生に同期してハイサイドオフ信号を生成するためのトリガ信号を生成する。このトリガ信号及び上記ハイサイド制御入力信号伝達可否判定回路２１の出力信号は、上記保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路３３に供給され、ハイサイド制御入力信号の状態から上記トリガ信号の伝達可否を判断し、上記立ち下がりエッジ検出オフ信号発生回路２２に供給する。
【００４２】
また、上記立ち下がりエッジ検出オフ信号発生回路２２には、上記ハイサイド制御入力信号伝達可否判定回路２１の出力信号が供給され、ハイサイド制御入力信号の立ち下がりエッジを検出し、オフ信号を発生して状態保持回路２４に供給する。この状態保持回路２４は、立ち上がりエッジ検出オン信号発生回路２３オン信号が供給されたときに、ハイサイド出力素子２５のゲートを駆動してオンさせ、上記立ち下がりエッジ検出オフ信号発生回路２２からオフ信号が供給されるまで上記ゲート駆動状態を保持する。
【００４３】
そして、異常検出回路２８によって、電源電圧の変動、ハイサイド出力素子２５及び／またはローサイド出力素子２７の加熱などの温度の異常、及び過電流などのハイサイド出力素子２５及び／またはローサイド出力素子２７に流れる電流の異常が検知されると、保護動作信号発生回路２９から保護動作信号が出力される。ハイサイド制御入力信号伝達可否判定回路２１によって、ローサイドの制御入力信号と上記保護動作信号の状態からハイサイドの制御入力信号の伝達を停止させ、ハイサイド出力素子２５のゲート駆動を停止してオフさせる。また、ローサイド制御入力信号伝達可否判定回路２６によって、ハイサイドの制御入力信号と上記保護動作信号の状態からローサイドの制御入力信号の伝達を停止させ、ローサイド出力素子２７をオフさせる。
【００４４】
このような構成によれば、制御入力信号がオフ状態（“Ｌ”レベル）の時に、何らかの原因でハイサイド出力素子２５がオンしたときに、たとえハイサイド制御入力信号が“Ｌ”レベルで立ち下がりエッジが存在しなくとも、保護動作信号の入力に応答して保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路３３からトリガ信号を出力して立ち下がりエッジ検出オフ信号発生回路２２を制御することによりハイサイド出力素子２５をオフすることができる。よって、出力素子がハイサイドとローサイドに分かれている場合に、ハイサイド出力素子２５が誤ってオン状態を保持している場合にも異常動作を解消でき、ハイサイド出力素子２５の破壊を防止できる。
【００４５】
また、ゲートドライバ３０内に異常検出回路２８と保護動作信号発生回路２９を設けたので、外付けの回路で異常検出回路や保護動作信号発生回路を構成する必要がなく、省スペース化、低コスト化が図れる。
【００４６】
更に、ゲートドライバ３０とハイサイド出力素子２５及びローサイド出力素子２７を単一のチップ中に形成するので、電力変換装置３１の省スペース化、並びに低コスト化も図れる。
【００４７】
［第６の実施の形態］
図７乃至図９はそれぞれ、この発明の第６の実施の形態に係るゲートドライバ及び電力変換装置について説明するための図である。図７は概略構成を示すブロック図、図８は図７に示した回路における保護動作信号発生回路と保護動作時ハイサイドオフ信号生成トリガ信号発生回路の具体的な構成例を示す回路図、図９は図７に示した回路におけるハイサイド制御入力信号伝達可否判定回路、保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路、立ち下がりエッジ検出オフ信号発生回路、立ち上がりエッジ検出オン信号発生回路、及びローサイド制御入力信号伝達可否判定回路の具体的な構成例を示す回路図である。
【００４８】
この第６の実施の形態は、３相駆動の例を示しており、各相の出力素子がローサイドとハイサイドに分かれている。図７に示すように、保護動作信号発生回路４０には、ハイサイド制御入力信号ＨＵ，ＨＶ，ＨＷとローサイド制御入力信号ＬＸ，ＬＹ，ＬＺ、チップ温度検知回路４１の出力信号、電源電圧検知回路４２の出力信号及び過電流検知回路４３の出力信号等が供給される。上記チップ温度検知回路４１は、チップの温度を検知して過熱状態を判定するものである。上記電源電圧検知回路４２は、電源電圧の低下を検知するものである。また、上記過電流検知回路４３は、出力素子に流れる過電流を検知するものである。これらの検知回路４１，４２，４３は、異常検出回路として働く。
【００４９】
上記各検知回路４１，４２，４３によってチップ温度の上昇や電源電圧の低下、あるいは出力素子に流れる過電流等の異常状態が検知されると、上記保護動作信号発生回路４０から保護動作信号が出力される。この保護動作信号は、保護動作時ハイサイドオフ信号生成トリガ信号発生回路４４、ハイサイド制御入力信号伝達可否判定回路４５，４６，４７、及びローサイド制御入力信号伝達可否判定回路４８，４９，５０にそれぞれ供給される。
【００５０】
上記ハイサイド制御入力信号伝達可否判定回路４５には、上記保護動作信号に加えてハイサイド制御入力信号ＨＵとローサイド制御入力信号ＬＸが入力される。上記ハイサイド制御入力信号伝達可否判定回路４６には、上記保護動作信号に加えてハイサイド制御入力信号ＨＶとローサイド制御入力信号ＬＹが入力される。上記ハイサイド制御入力信号伝達可否判定回路４７には、上記保護動作信号に加えてハイサイド制御入力信号ＨＷとローサイド制御入力信号ＬＺが入力される。一方、上記ローサイド制御入力信号伝達可否判定回路４８には、上記保護動作信号に加えてローサイド制御入力信号ＬＸとハイサイド制御入力信号ＨＵが入力される。上記ローサイド制御入力信号伝達可否判定回路４９には、上記保護動作信号に加えてローサイド制御入力信号ＬＹとハイサイド制御入力信号ＨＶが入力される。上記ローサイド制御入力信号伝達可否判定回路５０には、上記保護動作信号に加えてローサイド制御入力信号ＬＺとハイサイド制御入力信号ＨＷが入力される。
【００５１】
上記各ハイサイド制御入力信号伝達可否判定回路４５，４６，４７の出力信号はそれぞれ、保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路５１，５２，５３に供給される。これら保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路５１，５２，５３にはそれぞれ、上記保護動作時ハイサイドオフ信号生成トリガ信号生成回路４４の出力信号が供給されている。上記回路５１の出力信号は立ち下がりエッジ検出オフ信号発生回路５４と立ち上がりエッジ検出オン信号発生回路５７に供給され、上記回路５２の出力信号は立ち下がりエッジ検出オフ信号発生回路５５と立ち上がりエッジ検出オン信号発生回路５８に供給され、上記回路５３の出力信号は立ち下がりエッジ検出オフ信号発生回路５６と立ち上がりエッジ検出オン信号発生回路５９に供給される。上記立ち下がりエッジ検出オフ信号発生回路５４の出力信号ＵＨＯＦＦと立ち上がりエッジ検出オン信号発生回路５７の出力信号ＵＨＯＮは、状態保持回路６０に供給される。上記立ち下がりエッジ検出オフ信号発生回路５５の出力信号ＶＨＯＦＦと立ち上がりエッジ検出オン信号発生回路５８の出力信号ＶＨＯＮは、状態保持回路６１に供給される。更に、上記立ち下がりエッジ検出オフ信号発生回路５６の出力信号ＷＨＯＦＦと立ち上がりエッジ検出オン信号発生回路５９の出力信号ＷＨＯＮは、状態保持回路６２に供給される。そして、これら状態保持回路６０，６１，６２の出力信号で、各ハイサイド出力素子６３，６４，６５が駆動されるようになっている。
【００５２】
一方、上記各ローサイド制御入力信号伝達可否判定回路４８，４９，５０の出力信号で各ローサイド出力素子６６，６７，６８が駆動される。これらローサイド出力素子６６，６７，６８には、過電流を検出するためのセンス用素子が設けられており、このセンス用素子の出力が上記過電流検知回路４３に供給されて過電流が流れているか否かが検知される。
【００５３】
上記保護動作信号発生回路４０は、図８に示すように、ノアゲート７０〜７３、ナンドゲート７４〜７８、インバータ７９〜８５、キャパシタ８６，８７及び抵抗８８，８９等から構成されている。上記ノアゲート７０の入力端には、ハイサイド制御入力信号ＨＵ，ＨＶ，ＨＷが供給され、上記ノアゲート７１の入力端には、ローサイド制御入力信号ＬＸ，ＬＹ，ＬＷが供給される。上記各ノアゲート７０，７１の出力信号は、ナンドゲート７４の両入力端に供給され、このナンドゲート７４の出力信号がナンドゲート７５の一方の入力端に供給される。このナンドゲート７５の他方の入力端には、図示しない内部電源回路からパワーオンリセット信号が供給される。上記ナンドゲート７５の出力信号は、インバータ７９を介してナンドゲート７６の一方の入力端に供給される。このナンドゲート７６の出力信号は、ナンドゲート７７の一方の入力端に供給される。上記ナンドゲート７７の他方の入力端には過電流検知回路４３の出力信号がインバータ８０を介して供給される。上記ナンドゲート７７の出力端には、抵抗８８の一端が接続されている。この抵抗８８の他端には、インバータ８２の入力端が接続される。また、この抵抗８８の他端と接地点間には、キャパシタ８６が接続されている。上記インバータ８２の出力信号は、インバータ８３を介して上記ナンドゲート７６の他方の入力端に供給されるとともに、インバータ８４を介してノアゲート７３の一方の入力端に供給される。ナンドゲート７８の一方の入力端には上記パワーオンリセット信号が供給され、他方の入力端には電源電圧検知回路４２の出力信号がインバータ８１を介して供給される。このナンドゲート７８の出力信号は、ノアゲート７２の一方の入力端に供給される。このノアゲート７２の他方の入力端には、チップ温度検知回路４１の出力信号が供給される。上記ノアゲート７２の出力端には、抵抗８９の一端が接続されている。この抵抗８９の他端には、インバータ８５の入力端が接続される。また、この抵抗８９の他端と接地点間には、キャパシタ８７が接続されている。上記インバータ８５の出力信号は、上記ノアゲート７３の他方の入力端に供給される。そして、このノアゲート７３の出力端から保護動作信号が出力される。
【００５４】
また、保護動作時ハイサイドオフ信号生成トリガ信号発生回路４４は、Ｐチャネル型ＭＯＳトランジスタ９０、Ｎチャネル型ＭＯＳトランジスタ９１、抵抗９２、キャパシタ９３及びノアゲート９４等から構成されている。上記ノアゲート７３から出力される保護動作信号は、上記ＭＯＳトランジスタ９０，９１のゲートとノアゲート９４の一方の入力端に供給される。上記ＭＯＳトランジスタ９０のソースとバックゲートは、電源Ｖｄ１に接続され、ドレインは抵抗９２の一端に接続される。上記ＭＯＳトランジスタ９１のドレインは、抵抗９２の他端とノアゲート９４の他方の入力端に接続され、ソースとバックゲートは接地されている。上記キャパシタ９３は、上記ＭＯＳトランジスタ９１のソース、ドレイン間に接続されている。そして、上記ノアゲート９４の出力信号が、当該保護動作時ハイサイドオフ信号生成トリガ信号発生回路４４の出力信号（トリガ信号）として、各保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路５１，５２，５３に供給される。
【００５５】
図９に示す如く、ハイサイド制御入力信号伝達可否判定回路４５は、インバータ１００〜１０２とノアゲート１０３で構成されている。上記インバータ１００の入力端には、ハイサイド制御入力信号ＨＵが供給され、このインバータ１００の出力信号は、ノアゲート１０３の第１の入力端に供給される。上記インバータ１０１の入力端には、保護動作信号（ノアゲート７３の出力信号）が供給され、このインバータ１０１の出力信号は、上記ノアゲート１０３の第２の入力端に供給される。このノアゲート１０３の第３の入力端には、ローサイド制御入力信号ＬＸが供給され、その出力がインバータ１０２の入力端に供給される。
【００５６】
同様に、ハイサイド制御入力信号伝達可否判定回路４６は、インバータ１０４〜１０６とノアゲート１０７で構成されている。上記インバータ１０４の入力端には、ハイサイド制御入力信号ＨＶが供給され、このインバータ１０４の出力信号は、ノアゲート１０７の第１の入力端に供給される。上記インバータ１０５の入力端には、保護動作信号が供給され、このインバータ１０５の出力信号は、上記ノアゲート１０７の第２の入力端に供給される。このノアゲート１０７の第３の入力端には、ローサイド制御入力信号ＬＹが供給され、その出力がインバータ１０６の入力端に供給される。
【００５７】
また、ハイサイド制御入力信号伝達可否判定回路４７は、インバータ１０８〜１１０とノアゲート１１１で構成されている。上記インバータ１０８の入力端には、ハイサイドの制御入力信号ＨＷが供給され、このインバータ１０８の出力信号は、ノアゲート１１１の第１の入力端に供給される。上記インバータ１０９の入力端には、保護動作信号が供給され、このインバータ１０９の出力信号は、上記ノアゲート１１１の第２の入力端に供給される。このノアゲート１１１の第３の入力端には、ローサイド制御入力信号ＬＺが供給され、その出力がインバータ１１０の入力端に供給される。
【００５８】
上記保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路５１は、ナンドゲート１２０，１２１で構成されている。ナンドゲート１２０の一方の入力端にはインバータ１００の出力信号が供給され、他方の入力端には上記保護動作時ハイサイドオフ信号生成トリガ信号発生回路４４から出力されるトリガ信号（ノアゲート９４の出力信号）が供給される。このナンドゲート１２０の出力信号は、ナンドゲート１２１の一方の入力端に供給される。このナンドゲート１２１の他方の入力端には、上記インバータ１０２の出力信号が供給される。
【００５９】
同様に、上記保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路５２は、ナンドゲート１２２，１２３で構成されている。ナンドゲート１２２の一方の入力端にはインバータ１０４の出力信号が供給され、他方の入力端には上記トリガ信号が供給される。このナンドゲート１２２の出力信号は、ナンドゲート１２３の一方の入力端に供給される。このナンドゲート１２３の他方の入力端には、上記インバータ１０６の出力信号が供給される。
【００６０】
更に、上記保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路５３は、ナンドゲート１２４，１２５で構成されている。ナンドゲート１２４の一方の入力端にはインバータ１０８の出力信号が供給され、他方の入力端には上記トリガ信号が供給される。このナンドゲート１２４の出力信号は、ナンドゲート１２５の一方の入力端に供給される。このナンドゲート１２５の他方の入力端には、上記インバータ１１０の出力信号が供給される。
【００６１】
上記立ち下がりエッジ検出オフ信号発生回路５４は、Ｐチャネル型ＭＯＳトランジスタ１３０、Ｎチャネル型ＭＯＳトランジスタ１３１、抵抗１３２、キャパシタ１３３及びノアゲート１３４で構成されている。上記ＭＯＳトランジスタ１３０のソースは電源Ｖｄ１に接続され、ドレインは抵抗１３２の一端に接続され、ゲートは上記ナンドゲート１２１の出力端に接続される。上記ＭＯＳトランジスタ１３１のドレインは上記抵抗１３２の他端に接続され、ソースは接地され、ゲートは上記ナンドゲート１２１の出力端に接続される。上記キャパシタ１３３は、上記ＭＯＳトランジスタ１３１のドレイン、ソース間に接続される。上記ノアゲート１３４の一方の入力端は上記ナンドゲート１２１の出力端に接続され、他方の入力端は上記抵抗１３２の他端に接続される。そして、このノアゲート１３４の出力信号ＵＨＯＦＦが状態保持回路６０に供給される。
【００６２】
同様に、上記立ち下がりエッジ検出オフ信号発生回路５５は、Ｐチャネル型ＭＯＳトランジスタ１３５、Ｎチャネル型ＭＯＳトランジスタ１３６、抵抗１３７、キャパシタ１３８及びノアゲート１３９で構成されている。上記ＭＯＳトランジスタ１３５のソースは電源Ｖｄ１に接続され、ドレインは抵抗１３７の一端に接続され、ゲートは上記ナンドゲート１２３の出力端に接続される。上記ＭＯＳトランジスタ１３６のドレインは上記抵抗１３７の他端に接続され、ソースは接地され、ゲートは上記ナンドゲート１２３の出力端に接続される。上記キャパシタ１３８は、上記ＭＯＳトランジスタ１３６のドレイン、ソース間に接続される。上記ノアゲート１３９の一方の入力端は上記ナンドゲート１２３の出力端に接続され、他方の入力端は上記抵抗１３７の他端に接続される。そして、このノアゲート１３９の出力信号ＶＨＯＦＦが状態保持回路６１に供給される。
【００６３】
また、上記立ち下がりエッジ検出オフ信号発生回路５６は、Ｐチャネル型ＭＯＳトランジスタ１４０、Ｎチャネル型ＭＯＳトランジスタ１４１、抵抗１４２、キャパシタ１４３及びノアゲート１４４で構成されている。上記ＭＯＳトランジスタ１４０のソースは電源Ｖｄ１に接続され、ドレインは抵抗１４２の一端に接続され、ゲートは上記ナンドゲート１２５の出力端に接続される。上記ＭＯＳトランジスタ１４１のドレインは上記抵抗１４２の他端に接続され、ソースは接地され、ゲートは上記ナンドゲート１２５の出力端に接続される。上記キャパシタ１４３は、上記ＭＯＳトランジスタ１４１のドレイン、ソース間に接続される。上記ノアゲート１４４の一方の入力端は上記ナンドゲート１２５の出力端に接続され、他方の入力端は上記抵抗１４２の他端に接続される。そして、このノアゲート１４４の出力信号ＷＨＯＦＦが状態保持回路６２に供給される。
【００６４】
上記立ち上がりエッジ検出オン信号発生回路５７は、Ｐチャネル型ＭＯＳトランジスタ１４５、Ｎチャネル型ＭＯＳトランジスタ１４６、抵抗１４７、キャパシタ１４８及びノアゲート１４９で構成されている。上記ＭＯＳトランジスタ１４５のソースは電源Ｖｄ１に接続され、ドレインは抵抗１４７の一端に接続され、ゲートは上記インバータ１０２の出力端に接続される。上記ＭＯＳトランジスタ１４６のドレインは上記抵抗１４７の他端に接続され、ソースは接地され、ゲートは上記インバータ１０２の出力端に接続される。上記キャパシタ１４８は、上記ＭＯＳトランジスタ１４６のドレイン、ソース間に接続される。上記ノアゲート１４９の一方の入力端は上記インバータ１０２の出力端に接続され、他方の入力端は上記抵抗１４７の他端に接続される。そして、このノアゲート１４９の出力信号ＵＨＯＮが状態保持回路６０に供給される。
【００６５】
同様に、上記立ち上がりエッジ検出オン信号発生回路５８は、Ｐチャネル型ＭＯＳトランジスタ１５０、Ｎチャネル型ＭＯＳトランジスタ１５１、抵抗１５２、キャパシタ１５３及びノアゲート１５４で構成されている。上記ＭＯＳトランジスタ１５０のソースは電源Ｖｄ１に接続され、ドレインは抵抗１５２の一端に接続され、ゲートは上記インバータ１０６の出力端に接続される。上記ＭＯＳトランジスタ１５１のドレインは上記抵抗１５２の他端に接続され、ソースは接地され、ゲートは上記インバータ１０６の出力端に接続される。上記キャパシタ１５３は、上記ＭＯＳトランジスタ１５１のドレイン、ソース間に接続される。上記ノアゲート１５４の一方の入力端は上記インバータ１０６の出力端に接続され、他方の入力端は上記抵抗１５２の他端に接続される。そして、このノアゲート１５４の出力信号ＶＨＯＮが状態保持回路６１に供給される。
【００６６】
更に、上記立ち上がりエッジ検出オン信号発生回路５９は、Ｐチャネル型ＭＯＳトランジスタ１５５、Ｎチャネル型ＭＯＳトランジスタ１５６、抵抗１５７、キャパシタ１５８及びノアゲート１５９で構成されている。上記ＭＯＳトランジスタ１５５のソースは電源Ｖｄ１に接続され、ドレインは抵抗１５７の一端に接続され、ゲートは上記インバータ１１０の出力端に接続される。上記ＭＯＳトランジスタ１５６のドレインは上記抵抗１５７の他端に接続され、ソースは接地され、ゲートは上記インバータ１１０の出力端に接続される。上記キャパシタ１５８は、上記ＭＯＳトランジスタ１５６のドレイン、ソース間に接続される。上記ノアゲート１５９の一方の入力端は上記インバータ１１０の出力端に接続され、他方の入力端は上記抵抗１５７の他端に接続される。そして、このノアゲート１５９の出力信号ＷＨＯＮが状態保持回路６２に供給される。
【００６７】
上記ローサイド制御入力信号伝達可否判定回路４８は、インバータ１６０、ノアゲート１６１、抵抗１６２、キャパシタ１６３及びナンドゲート１６４で構成されている。上記ノアゲート１６１の一方の入力端にはハイサイド制御入力信号ＨＵが供給され、他方の入力端にはローサイド制御入力信号ＬＸが上記インバータ１６０を介して供給される。上記ノアゲート１６１の出力端には抵抗１６２の一端が接続され。この抵抗１６２の他端はナンドゲート１６４の一方の入力端に接続される。また、上記抵抗１６２の他端と接地点間には、キャパシタ１６３が接続されている。上記ナンドゲート１６４の他方の入力端には、保護動作信号が供給され、このナンドゲート１６４の出力端からローサイド出力素子６６を駆動する信号ＵＬＤＲＶが出力される。
【００６８】
同様に、上記ローサイド制御入力信号伝達可否判定回路４９は、インバータ１６５、ノアゲート１６６、抵抗１６７、キャパシタ１６８及びナンドゲート１６９で構成されている。上記ノアゲート１６６の一方の入力端にはハイサイド制御入力信号ＨＶが供給され、他方の入力端にはローサイド制御入力信号ＬＹが上記インバータ１６５を介して供給される。上記ノアゲート１６６の出力端には抵抗１６７の一端が接続され。この抵抗１６７の他端はナンドゲート１６９の一方の入力端に接続される。また、上記抵抗１６７の他端と接地点間には、キャパシタ１６８が接続されている。上記ナンドゲート１６９の他方の入力端には、保護動作信号が供給され、このナンドゲート１６９の出力端からローサイド出力素子６７を駆動する信号ＶＬＤＲＶが出力される。
【００６９】
また、上記ローサイド制御入力信号伝達可否判定回路５０は、インバータ１７０、ノアゲート１７１、抵抗１７２、キャパシタ１７３及びナンドゲート１７４で構成されている。上記ノアゲート１７１の一方の入力端にはハイサイド制御入力信号ＨＷが供給され、他方の入力端にはローサイド制御入力信号ＬＺが上記インバータ１７０を介して供給される。上記ノアゲート１７１の出力端には抵抗１７２の一端が接続され。この抵抗１７２の他端はナンドゲート１７４の一方の入力端が接続される。また、上記抵抗１７２の他端と接地点間には、キャパシタ１７３が接続されている。上記ナンドゲート１７４の他方の入力端には、保護動作信号が供給され、このナンドゲート１７４の出力端からローサイド出力素子６８を駆動する信号ＷＬＤＲＶが出力される。
【００７０】
本実施の形態のゲートドライバ及び電力変換装置は、上記図６に示した第５の実施の形態の回路を３相駆動に拡張したものであり、基本的な動作は第５の実施の形態と実質的に同様である。
【００７１】
上記のような構成によれば、３相駆動で且つ出力素子がハイサイドとローサイドに分かれている場合にも、ハイサイド制御入力信号がオフの時に何らかの原因で出力素子がオンしたときに、保護動作信号の入力に応答して保護動作時オフ信号発生回路からオフ信号を出力して出力素子をオフすることができる。よって、ハイサイド出力素子６３，６４，６５が誤ってオン状態を保持している場合に、異常動作を解消でき、ハイサイド出力素子６３，６４，６５の破壊を防止できる。
【００７２】
また、ゲートドライバ内にチップ温度検知回路４１、電源電圧検知回路４２、過電流検知回路４３、保護動作信号発生回路４０を設けたので、外付けの回路を付加する必要がなく、省スペース化、低コスト化が図れる。
【００７３】
更に、ゲートドライバとハイサイド出力素子６３，６４，６５及びローサイド出力素子６６，６７，６８を単一のチップ中に形成すれば、電力変換装置の省スペース化、並びに低コスト化も図れる。
【００７４】
【発明の効果】
以上説明したように、この発明によれば、出力素子が誤ってオン状態を保持している場合にも、異常動作を解消でき、出力素子の破壊を防止できるゲートドライバ及び電力変換装置が得られる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図。
【図２】図１に示したゲートドライバ及び電力変換装置の動作を説明するためのタイミングチャート。
【図３】この発明の第２の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図。
【図４】この発明の第３の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図。
【図５】この発明の第４の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図。
【図６】この発明の第５の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図。
【図７】この発明の第６の実施の形態に係るゲートドライバ及び電力変換装置を示すブロック図。
【図８】図７に示した回路における保護動作信号発生回路と保護動作時ハイサイドオフ信号生成トリガ信号発生回路の具体的な構成例を示す回路図。
【図９】図７に示した回路におけるハイサイド制御入力信号伝達可否判定回路、保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路、立ち下がりエッジ検出オフ信号発生回路、立ち上がりエッジ検出オン信号発生回路、及びローサイド制御入力信号伝達可否判定回路の具体的な構成例を示す回路図。
【図１０】従来のゲートドライバ及び電力変換装置を示すブロック図。
【図１１】図１０に示したゲートドライバ及び電力変換装置の動作を説明するためのタイミングチャート。
【符号の説明】
１，１’…エッジ検出回路
２…オン信号発生回路
３…オフ信号発生回路
４，２４，６０，６１，６２…状態保持回路
５…出力素子
６，６’…保護動作時オフ信号発生回路
７，２８…異常検出回路
８，２９…保護動作信号発生回路
１１，１２，１３，３０…ゲートドライバ
２０，３１…電力変換装置
２１，４５，４６，４７…ハイサイド制御入力信号伝達可否判定回路
２２，５４，５５，５６…立ち下がりエッジ検出オフ信号発生回路
２３，５７，５８，５９…立ち上がりエッジ検出オン信号発生回路
２５，６３，６４，６５…ハイサイド出力素子
２６，４８，４９，５０…ローサイド制御入力信号伝達可否判定回路
２７，６６，６７，６８…ローサイド出力素子
２８…異常検出回路
２９，４０…保護動作信号発生回路
３２，４４…保護動作時ハイサイドオフ信号生成トリガ信号発生回路
３３，５１，５２，５３…保護動作時ハイサイドオフ信号生成トリガ信号伝達可否判定回路
４１…チップ温度検知回路
４２…電源電圧検知回路
４３…過電流検知回路
【図１】
0003863337.tif 000002
【図２】
0003863337.tif 000003
【図３】
0003863337.tif 000004
【図４】
0003863337.tif 000005
【図５】
0003863337.tif 000006
【図６】
0003863337.tif 000007
【図７】
0003863337.tif 000008
【図８】
0003863337.tif 000009
【図９】
0003863337.tif 000010
【図１０】
0003863337.tif 000011
【図１１】
0003863337.tif 000012