(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板又はウェルの内部に設けられ、光電変換して得られた信号電荷を蓄積する第２導電型の信号蓄積部と、この信号蓄積部の上部で前記基板又はウェルの表面に設けられた、該基板又はウェルよりも不純物濃度の高い第１導電型の表面シールド層と、前記信号蓄積部の一端に隣接して前記基板又はウェルの上部に設けられたゲート電極と、このゲート電極の前記信号蓄積部とは反対側の端に隣接して設けられた第２導電型のドレイン領域とを具備してなり、
前記信号蓄積部とゲート電極は、前記基板又はウェルの表面方向に対して一部が重なり、前記基板又はウェルの深さ方向に対して該基板又はウェルの一部を挟んでおり、前記表面シールド層は前記ゲート電極に対し前記ドレイン領域と反対側に後退していることを特徴とする固体撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置に係わり、特に信号蓄積部から信号を読み出す読み出しトランジスタ部分の改良をはかった固体撮像装置に関する。
【０００２】
【従来の技術】
固体撮像装置には、信号電荷の転送にＣＣＤを用いたＣＣＤ型と信号電荷を増幅して取り出す増幅型（ＭＯＳ型）があるが、いずれの装置においても半導体基板の表面で発生するリーク電流が雑音の要因となる。このようなリーク電流は、基板表面での結晶配列の乱れ、結晶欠陥、重金属汚染に起因する界面準位により引き起こされる。
【０００３】
そこで、基板表面をｐ型にし、界面準位をホールで満たすことにより、上記のリーク電流を削減する表面シールド技術が提唱されている（N.Mutoh,at e1."A 1/4 inch 380k Pixel IT-CCD Image Sensor Emp10ying Gate-Assisted Punchthrough Read-Out Mode",lEDM93.）。この例はＣＣＤ型の固体撮像装置であるが、信号蓄積部としてのフォトダイオードに隣接したゲート電極部を、基板表面からｐ層／ｐ- 層／ｐウェル層の構造にし、ゲートに１５Ｖ程度の高い電圧を印加することにより、フォトダイオードに蓄積された信号電荷を読み出すことが可能となっている。
【０００４】
ところで、固体撮像装置は携帯用機器への用途が主流であり、低電圧駆動が要求される。表面シールド層を具備した構造において、フォトダイオードに蓄積された信号電荷をＭＯＳトランジスタを用いてゲート電圧３．３Ｖ程度の低電圧で完全に読み出すには、ゲート下のポテンシャルがフォトダイオードより高くならないといけない。しかしながら、表面シールド層がゲートに隣接しているため、ゲートに印加した電圧によるチャネル変調が効きづらく、これが完全読み出しを阻害する大きな要因になっていた。また、ゲート電圧によるチャネル変調を効きやすくするため、半導体基板若しくはウェルの濃度を低下させると、ドレイン電極の影響が増大し、ゲート制御ができずパンチスルーを起こしてしまう。
【０００５】
【発明が解決しようとする課題】
このように従来、フォトダイオード等の信号蓄積部からＭＯＳトランジスタを介して信号電荷を読み出す方式の固体撮像装置においては、信号蓄積部から低電圧駆動で信号電荷を完全に読み出すことは困難であった。
【０００６】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、信号蓄積部に蓄積された信号電荷を低電圧駆動のＭＯＳトランジスタを用いて完全に読み出すことのできる固体撮像装置を提供することにある。
【０００７】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は次のような構成を採用している。
即ち本発明は、固体撮像装置において、第１導電型の半導体基板又はウェルの内部に設けられ、光電変換して得られた信号電荷を蓄積する第２導電型の信号蓄積部と、この信号蓄積部の上部で前記基板又はウェルの表面に設けられた、該基板又はウェルよりも不純物濃度の高い表面シールド層と、前記信号蓄積部の一端に隣接して前記基板又はウェルの上部に設けられたゲート電極と、このゲート電極の前記信号蓄積部とは反対側の端に隣接して設けられた第２導電型のドレイン領域とを具備してなり、前記信号蓄積部とゲート電極は前記基板又はウェルの表面方向に対して一部が重なり、前記基板又はウェルの深さ方向に対して該基板又はウェルの一部を挟んでおり、前記表面シールド層は前記ゲート電極に対し前記ドレイン領域と反対側に後退していることを特徴とする。
【０００８】
ここで、本発明の望ましい実施態様としては次のものがあげられる。
(1) 表面シールド領域とＭＯＳトランジスタのゲート電極との距離を０．１μｍ以上離間して形成し、信号蓄積部とゲート電極との重なりを０．３μｍ以上とすること。
(2) 表面シールド領域とＭＯＳトランジスタのゲート電極との距離を０．２μｍ以上離間して形成し、信号蓄積部とゲート電極との重なりを０．２μｍ以上とすること。
(3) 表面シールド領域とＭＯＳトランジスタのゲート電極との距離を０．３μｍ以上離間して形成し、信号蓄積部とゲート電極との重なりを０．１μｍ以上とすること。
【０００９】
(4) 信号蓄積部の基板界面に、第２導電型で且つ不純物濃度がＭＯＳトランジスタのチャネル領域よりも高い表面シールド領域を具備し、表面シールド領域とＭＯＳトランジスタのゲート電極との距離を０．４μｍ以上離間して形成すること。
(5) 信号蓄積部のポテンシャルを１．４Ｖ以下にすること。
(6) 半導体基板若しくはウェルの濃度が、１×１０16ｃｍ3 以下であること。
【００１０】
（作用）
基板表面のリーク電流発生を防止するために信号蓄積部の上部に第１導電型の表面シールド層を設けた場合、ＭＯＳトランジスタの低電圧駆動で信号電荷の完全読み出しを行うには、ゲート電圧によるチャネル変調を効きやすくするために第１導電型の基板又はウェルの不純物濃度を十分低下させなければならない。しかし、基板又はウェルの不純物濃度を低下させると、ソース・ドレイン間でパンチスルーが生じる。これを防止するために本発明では、第２導電型のドレイン領域の下部に第１導電型のパンチスルーストッパを設けている。
【００１１】
従って本発明によれば、信号蓄積部の上部に表面シールド層を設けた構成において、第２導電型のドレイン領域の下部に第１導電型のパンチスルーストッパを設けることにより、半導体基板又はウェルの不純物濃度を十分低下させても、パンチスルーを招くことなく、信号蓄積部に蓄積された信号電荷を低電圧駆動のＭＯＳトランジスタを用いて完全読み出しを行うことが可能となる。
【００１２】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１３】
（第１の実施形態）
図１は、本発明の第１の実施形態に係わるＭＯＳ型固体撮像装置を示す回路構成図である。
【００１４】
光電変換のためのフォトダイオード１（１−１−１，１−１−２，〜，１−３−３）、その信号を読み出す読み出しトランジスタ２（２−１−１，２−１−２，〜，２−３−３）、読み出した信号電荷を増幅する増幅トランジスタ３（３−１−１，３−１−２，〜，３−３−３）、信号を読み出すラインを選択する垂直選択トランジスタ４（４−１−１，４−１−２，〜４−３−３）、信号電荷をリセットするリセットトランジスタ５（５−１−１，５−１−２，〜，５−３−３）からなる単位セルが、３×３と二次元状に配列されている。なお、実際にはこれより多くの単位セルが配列される。
【００１５】
垂直シフトレジスタ６から水平方向に配線されている水平アドレス線７（７−１，〜，７−３）は垂直選択トランジスタ４のゲートに結線され、信号を読み出すラインを決めている。リセット線８（８−１，〜，８−３）はリセットトランジスタ５のゲートに結線されている。増幅トランジスタ３のソースは垂直信号線９（９−１，〜，９−３）に結線され、その一端には負荷トランジスタ１０（１０−１，〜，１０−３）が設けられている。垂直信号線９の他端は、水平シフトレジスタ１２から供給される選択パルスにより選択される水平選択トランジスタ１１（１１−１，〜，１１−３）を介して水平信号線１３に結線されている。
【００１６】
回路的な構成は従来装置と基本的に同様であるが、本実施形態は以下に示す素子構造が従来装置とは異なっている。
【００１７】
図２は、本実施形態を説明するための素子構造断面図である。この図では、１つの単位セル部分（１画素）における光電変換部及び信号読み出し部を示している。
【００１８】
ｐ型（第１導電型）半導体基板又はｐ型ウェル２１内に、光電変換された信号電荷を蓄積するためのｎ型（第２導電型）のフォトダイオード（信号蓄積部）２２が形成され、フォトダイオード２２より基板表面側にゲート電極２５に隣接してｐ型の表面シールド層２３が形成されている。また、ゲート電極２５に対して表面シールド層２３の反対方面の基板表面にドレイン領域２４が形成され、ドレイン領域２４より基板裏面側にｐ型のパンチスルーストッパ２６が形成されている。なお、図中の２７はゲート酸化膜、２８は側壁絶縁膜を示している。
【００１９】
フォトダイオード２２は基板内部に形成され、基板表面がフォトダイオード２２と異なる導電型の表面シールド層２３でシールドされているため、フォトダイオード２２に蓄積される電荷は、基板表面で発生する雑音電荷を蓄積しない。さらに、フォトダイオード２２のポテンシャルは１．０Ｖ程度に設定し完全空乏化して読み出す。ゲート電圧３．３Ｖ程度の低電圧駆動で完全空乏化するためには、フォトダイオード２２のポテンシャルは１．４Ｖ以下が望ましい。
【００２０】
ゲート下に形成されるｐ型の領域は１×１０16／ｃｍ3 〜１×１０15／ｃｍ3 程度の濃度に設定する。このような濃度では、フォトダイオード２２に蓄積された電荷がドレイン領域２４にゲート電極２５の制御なしに読み込まれる。これを防ぐため、パンチスルー防止用にｐ型のパンチスルーストッパ２６を形成している。表面シールド層２３及びパンチスルーストッパ２６のｐ型不純物濃度は、基板２１よりも１桁以上高いのが望ましい。
【００２１】
図２の構造では、ゲート電極２５に隣接して表面シールド層２３が形成されているため、ゲート電極２５に印加した電圧により、フォトダイオード２２からドレイン領域２４ヘの信号転送が難しくなる。このため、フォトダイオード２２は、ゲート電極２５の下に領域が届くように形成する必要がある。表面シールド側のゲート端からフォトダイオード２２の端までの距離を、例えば０．２５μｍに設定する。
【００２２】
ここで、ゲート端と表面シールド層２３の端とのオフセットＢを０．２μｍ以上に設定した場合、ゲート端とフォトダイオード２２の端とのオフセットＡを０．２μｍ以上とすれば良く、フォトダイオード２２と表面シールド層２３とのオフセットＡ＋Ｂは０．４μｍ以上であれば良い。
【００２３】
次に、本実施形態の製造方法について、図３及び図４を参照して説明する。
【００２４】
第１の方法として、まず図３（ａ）に示すように、ゲート形成前にｐ型Ｓｉ基板２１上にレジスト３１を塗布形成し、イオンインプラを用いてｎ型拡散層からなるフォトダイオード２２を形成する。次いで、レジスト３１を除去した後、図３（ｂ）に示すように、ゲート電極２５を形成すると共に、側壁絶縁膜２８を形成する。次いで、図３（ｃ）に示すように、フォトダイオード２２と反対側にレジスト３２を塗布形成し、側壁絶縁膜２８を含むゲートセルフアラインでｐ+ 型の表面シールド層２３を形成する。
【００２５】
次いで、レジスト３２を除去した後、図３（ｄ）に示すように、フォトダイオード２２側にレジスト３３を塗布形成する。そして、露出した側壁絶縁膜２８を除去した後、ゲートセルフアラインでｎ型拡散層からなるドレイン領域２４を形成する。最後に、レジスト３３を除去した後、図３（ｅ）に示すように、レジスト３４を塗布形成し、イオンインプラを用いてｐ+ 型拡散層からなるパンチスルーストッパ２６を形成する。ここで、図３（ｃ）（ｄ）の工程の順序を逆転させて製造してもよい。
【００２６】
また、第２の方法として、まず図４（ａ）に示すように、ゲート形成前にｐ型Ｓｉ基板２１上にレジスト３１を塗布形成し、イオンインプラを用いてｎ型拡散層からなるフォトダイオード２２を形成する。次いで、レジスト３１を除去した後、図４（ｂ）に示すように、ゲート電極２５を形成する。次いで、図４（ｃ）に示すように、フォトダイオード２２側にレジスト３４を塗布形成し、ゲートセルフアラインでｐ+ 型の拡散層からなるパンチスルーストッパ２６を形成する。
【００２７】
次いで、レジスト３４を除去した後、図４（ｄ）に示すように、ゲート電極２５の側部に側壁絶縁膜２８を形成する。そして、フォトダイオード２２と反対側にレジスト３２を塗布形成し、ゲートセルフアラインでｐ+ 型の拡散層からなる表面シールド層２３を形成する。最後に、レジスト３２を除去した後、図４（ｅ）に示すように、フォトダイオード２２側にレジスト３３を塗布形成し、ｎ型拡散層からなるドレイン領域２４を形成する。ここで、図４（ｄ）（ｅ）の工程の順序を逆転させて製造してもよい。
【００２８】
このように本実施形態によれば、フォトダイオード２２の上部にｐ型の表面シールド層２３を設けると共に、ｎ型ドレイン領域２４の下部にｐ型のパンチスルーストッパ２６を設けることにより、基板表面のリーク電流発生を防止できると共に、ｐ型Ｓｉ基板２１の不純物濃度を薄くしてもソース・ドレイン間にパンチスルーが発生するのを防止できる。このため、ＭＯＳトランジスタのゲート電極２５に３．３Ｖ程度の低電圧を印加するのみで、フォトダイオード２２の信号電荷を完全読み出しすることができる。
【００２９】
（第２の実施形態）
図５は、本発明の第２の実施形態に係わるＭＯＳ型固体撮像装置の素子構造を示す断面図である。なお、図２と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３０】
本実施形態が先に説明した第１の実施形態と異なる点は、ゲート端と表面シールド層２６とのオフセットＢ’を大きくしたことにある。図５の構造では、ゲート端に対して表面シールド層２３が距離をおいて形成されているため、表面シールド側のゲート端からフォトダイオード２２の端までの距離を、図２の構造の場合より短く設定する。この距離は、例えば０．１５μｍである。
【００３１】
ここで、ゲート端と表面シールド層２３の端とのオフセットＢ’を０．３μｍ以上に設定した場合、ゲート端とフォトダイオード２２の端とのオフセットＡ’を０．１μｍ以上とすれば良く、フォトダイオード２２と表面シールド層２３とのオフセットＡ’＋Ｂ’は０．４μｍ以上であれば良い。
【００３２】
次に、本実施形態の製造方法について、図６及び図７を参照して説明する。
【００３３】
第１の方法として、まず図６（ａ）に示すように、ゲート形成前にｐ型Ｓｉ基板２１上にレジスト３１を塗布形成し、イオンインプラを用いてｎ型拡散層からなるフォトダイオード２２を形成する。次いで、レジスト３１を除去した後、図６（ｂ）に示すように、ゲート電極２５を形成する。次いで、図６（ｃ）に示すように、フォトダイオード２２と反対側及びフォトダイオード２２側の一部が隠れるようにレジスト３２’を塗布形成し、ｐ+ 型の表面シールド層２３を形成する。このとき、表面シールド層２３はゲート電極２５と大きなオフセットが存在する。ゲートオフセット距離は、例えば０．３μｍである。
【００３４】
次いで、レジスト３２を除去した後、図６（ｄ）に示すように、フォトダイオード２２側にレジスト３３を塗布形成した後、ゲートセルフアラインでｎ型拡散層からなるドレイン領域２４を形成する。最後に、レジスト３３を除去した後、図６（ｅ）に示すように、レジスト３４を塗布形成し、イオンインプラを用いてｐ+ 型拡散層からなるパンチスルーストッパ２６を形成する。ここで、図６（ｃ）（ｄ）の工程の順序を逆転させて製造してもよい。
【００３５】
また、第２の方法として、まず図７（ａ）に示すように、ゲート形成前にｐ型Ｓｉ基板２１上にレジスト３１を塗布形成し、イオンインプラを用いてｎ型拡散層からなるフォトダイオード２２を形成する。次いで、レジスト３１を除去した後、図７（ｂ）に示すように、ゲート電極２５を形成する。次いで、図７（ｃ）に示すように、フォトダイオード２２側にレジスト３４を塗布形成し、ゲートセルフアラインでｐ+ 型の拡散層からなるパンチスルーストッパ２６を形成する。
【００３６】
次いで、レジスト３４を除去した後、図７（ｄ）に示すように、フォトダイオード２２と反対側及びフォトダイオード２２側の一部が隠れるようにレジスト３２’を塗布形成し、ｐ+ 型の拡散層からなる表面シールド層２３を形成する。このとき、表面シールド層２３はゲート電極２５と大きなオフセットが存在する。ゲートオフセット距離は、例えば０．３μｍである。最後に、レジスト３２’を除去した後、図７（ｅ）に示すように、フォトダイオード２２側にレジスト３３を塗布形成し、ｎ型拡散層からなるドレイン領域２４を形成する。ここで、図７（ｄ）（ｅ）の工程の順序を逆転させて製造してもよい。
【００３７】
このように本実施形態では、ゲート端に対する表面シールド層２３のオフセットが異なるのみで、第１の実施形態と実質的に同様の構成，製法で実現される。従って、第１の実施形態と同様の効果が得られる。
【００４５】
なお、本発明は上述した各実施形態に限定されるものではない。実施形態では、ＭＯＳ型固体撮像装置を例に取り説明したが、本発明はこれに限らずＣＣＤ型の固体撮像装置に適用することもできる。信号蓄積部に蓄積された信号電荷を、ＭＯＳトランジスタを介して読み出す構成であれば適用可能である。また、第１導電型としての基板又はウェル，表面シールド層，パンチスルーストッパの不純物濃度、第２導電型としての信号蓄積部，ドレイン領域の不純物濃度等は、仕様に応じて適宜変更可能である。
【００４６】
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００４７】
【発明の効果】
以上詳述したように本発明によれば、基板表面に表面シールド層を設けると共に、ドレイン領域の下部にパンチスルーストッパを設けることにより、基板表面の界面準位に起因するリーク電流による雑音や信号蓄積部の残像による雑音を低減すると共に、ソース・ドレイン間のパンチスルーを防止することができる。従って、信号蓄積部に蓄積された信号電荷を低電圧駆動のＭＯＳトランジスタを用いて完全に読み出すことが可能となる。
【図面の簡単な説明】
【図１】  第１の実施形態に係わる増幅型固体撮像装置を示す回路構成図。
【図２】  第１の実施形態における１画素の光電変換部及び信号読み出し部を示す素子構造断面図。
【図３】  第１の実施形態における固体撮像装置の製造工程を示す断面図。
【図４】  第１の実施形態における固体撮像装置の製造工程を示す断面図。
【図５】  第２の実施形態における１画素の光電変換部及び信号読み出し部を示す素子構造断面図。
【図６】  第２の実施形態における固体撮像装置の製造工程を示す断面図。
【図７】  第２の実施形態における固体撮像装置の製造工程を示す断面図。
【符号の説明】
１…フォトダイオード
２…読み出しトランジスタ
３…増幅トランジスタ
４…垂直選択トランジスタ
５…リセットトランジスタ
６…垂直シフトレジスタ
７…水平アドレス線
８…リセット線
９…垂直信号線
１０…負荷トランジスタ
１１…水平選択トランジスタ
１２…水平シフトレジスタ
１３…水平信号線
２１…ｐ型半導体基板又はウェル
２２…ｎ型フォトダイオード（信号蓄積部）
２３…ｐ+ 型表面シールド層
２４…ｎ型ドレイン領域
２５…ゲート電極
２６…ｐ+ 型パンチスルーストッパ
２７…ゲート酸化膜
２８…側壁絶縁膜
３１〜３４…レジスト
【図１】
0003802249.tif 000002
【図２】
0003802249.tif 000003
【図３】
0003802249.tif 000004
【図４】
0003802249.tif 000005
【図５】
0003802249.tif 000006
【図６】
0003802249.tif 000007
【図７】
0003802249.tif 000008