(57)【特許請求の範囲】
【請求項１】
結晶状態と非晶質状態との間で相変化可能な相変化材料を含む記憶セルを有し、前記記憶セルの前記相変化材料の少なくとも一部分を前記結晶状態と前記非晶質状態との間で相変化させ、前記結晶状態に対応づけた第１の記録状態または前記非晶質状態に対応づけた第２の記録状態として情報の記録を可能とした相変化型不揮発性記憶装置を駆動する駆動回路であって、
前記記憶セルに情報を記録する前に、前記記憶セルの記録状態を読みとり、
前記記憶セルを前記第１の記録状態から前記第２の記録状態に遷移させるための第１の記録信号と、前記記憶セルを前記第２の記録状態から前記第１の記録状態に遷移させるための第２の記録信号と、を発生可能とし、
前記第１の記録状態にある記憶セルを前記第２の記録状態に遷移させる場合は、前記記憶セルに対して前記第１の記録信号を与え、
前記第２の記録状態にある記憶セルを前記第１の記録状態に遷移させる場合は、前記記憶セルに対して前記第２の記録信号を与え、
前記第１及び第２の記録信号のいずれか一方は、定電圧信号であり、
前記第１及び第２の記録信号のいずれか他方は、定電流信号であることを特徴とする駆動回路。
【請求項２】
前記記録する前に読みとった前記記憶セルの記録状態が、記録すべき記録状態と同一の場合には、前記記憶セルの状態を保存することを特徴とする請求項１記載の駆動回路。
【請求項３】
前記相変化型不揮発性記憶装置は、前記記憶セルの前記相変化材料の少なくとも一部分を前記結晶状態と前記非晶質状態とが混在した中間相状態とすることにより、前記第１の記録状態とも前記第２の記録状態とも異なる第３の記録状態を形成可能とし、
前記駆動回路は、
前記記憶セルを前記第１の記録状態から前記第３の記録状態に遷移させるための第３の記録信号と、
前記記憶セルを前記第２の記録状態から前記第３の記録状態に遷移させるための第４の記録信号と、
を発生可能とし、
前記第１の記録状態にある記憶セルを前記第３の記録状態とする場合は、前記記録セルに対して前記第３の記録信号を与え、
前記第２の記録状態にある記憶セルを前記第３の記録状態とする場合は、前記記憶セルに対して前記第４の記録信号を与えることを特徴とする請求項１または２に記載の駆動回路。
【請求項４】
請求項１〜３のいずれか１つに記載の駆動回路を備えたことを特徴とする相変化型不揮発性記憶装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、相変化型不揮発性記憶装置及びその駆動回路に関し、特に記憶セルに収容した相変化材料の抵抗の変化によって情報を記憶し再生する相変化型不揮発性記憶装置及びその駆動回路に関する。
【０００２】
【従来の技術】
記憶装置（メモリ）は、計算機システムに限らず、電気、ガス、水道、交通、通信等の社会インフラの制御系や家電製品の制御系など至る所で使われており、記憶装置無しでは、現代社会は成立しない。理想的な記憶装置の姿は、大容量、高速、低ビットコスト、不揮発性、低消費電力、高信頼性の全てを併せ持つことであるが、このような素子が存在しないため、システムとして最適化するメモリ階層が組まれているのが現状である。
【０００３】
例えばパソコンのメモリ階層を例にとると、上位のメモリから順番に、ＭＰＵ（MicroProcessing Unit）と直接対話する超高速だがビット単価が非常に高いＳＲＡＭ（Static Random Access Memory）、ＳＲＡＭほど高速ではないが、固体メモリとしては比較的大容量でありビット単価がＳＲＡＭよりは安いＤＲＡＭ（Dynamic Random Access Memory）、ＤＲＡＭより数桁もアクセス速度は低いが機械的アクセスとしては高速で大容量でビット単価が安く但し媒体可換性の無いＨＤＤ（Hard Disk Drive）、ＨＤＤよりは低速だがビット単価が極めて安く媒体可換性や信頼性に優れる光ディスク、フロッピーディスク（登録商標）、磁気テープ、というような階層が組まれている。
【０００４】
このようなメモリ階層を構築することにより、システムとしての性能と価格の最適化が図られているが、理想的な記憶装置、例えばＤＲＡＭの速度とＨＤＤの容量と不揮発性とを併せ持つ全能的なメモリ（ユニバーサルメモリ）が出現すれば、システム設計が大幅に簡略化され、飛躍的に高性能で低価格なシステムの構築が可能となる。
【０００５】
また一方で、全能的なメモリという立場でなく、個別の記憶装置に焦点を当てた場合でも、「産業の米」と言われ電子産業を牽引してきたＤＲＡＭの大容量化が限界に近づいている、という具体的な課題もある。例えば、日経エレクトロニクス２００１−２−１２号に、ＤＲＡＭの限界とそれに置き換わる記憶装置の候補が説明されている。
【０００６】
ＤＲＡＭの限界は、大容量化即ち記憶セルの微細化に伴う、容量占有面積の相対的な増大であり、もはやトレンチ構造やスタック構造で所定の容量（３０ｆＦ）を得ることが困難になってきている。ＤＲＡＭに置き換わり得る記憶装置の候補は、ＦｅＲＡＭ（Ferroelectric RAM：強誘電体ランダムアクセスメモリ)、ＭＲＡＭ（Magnetoresistive RAM：磁気抵抗ランダムアクセスメモリ）、ＰＲＡＭ（Phase-change RAM：相変化型ランダムアクセスメモリ）の三種類である。
【０００７】
ＦｅＲＡＭは、強誘電体の残留分極を利用して記憶保持するもので、信号量は蓄積電荷量に比例する。蓄積電荷量は記憶セル面積に比例するのでＤＲＡＭ同様、記憶セルの微細化に伴い強誘電体記憶部の構造は三次元的に複雑化する宿命にある。
【０００８】
ＭＲＡＭは、磁気抵抗効果を利用するもので、比較的大きな抵抗変化を示すＴＭＲ（Tunneling MagnetoResistance effect）素子や、ＣＰＰＧＭＲ（Current Perpendicular to Plane GiantMagnetoResistance effect）素子が主に検討されている。ＭＲＡＭの課題は、素子の微細化に伴い磁化反転時の反磁界が増加し、記録電流が増大する点にある。また、抵抗変化率が比較的大きいと言っても高々５０％程度である。
【０００９】
ＰＲＡＭは、本発明に関わる素子であり、相変化材料の比抵抗の変化を利用して情報を記録する素子である。その原理的な提案は、１９６６年の米国特許第３，２７１，５９１号の開示、及び１９７０年の米国特許第３，５３０，４４１号の開示に遡り、提案者のＯｖｓｈｉｎｓｋｙ氏の名前を取りオボニック・メモリ（Ovonic-memory）とも呼ばれることがある。
【００１０】
その動作原理を簡単に説明すると、以下の如くである。
【００１１】
相変化材料を収容した記憶セルに非晶質化レベルの記録電流を通電して相変化材料を溶融してから急冷し、室温に非晶質状態を持ち来たすことにより、非晶質状態が得られる。一方、このような相変化材料に結晶化レベルの記録電流を通電することによってアニールすると、相変化材料は結晶化して結晶状態が得られる。このようにして、非晶質状態と結晶状態とのいずれかを各セルに書き込むことができる。
【００１２】
一方、再生は、非晶質化レベル未満で且つ結晶化レベル未満の電流をセルに通電し、非晶質状態と結晶状態の抵抗の違いを電圧変化もしくは電流変化として読み取って行う。ある種の相変化材料においては、非晶質状態の比抵抗と結晶状態の比抵抗が２〜３桁程度も違うため、再生信号品質は極めて高く、例えば米国特許第５，２９６，７１６号公報に開示されているように多値記録に技術展開することも可能である。
【００１３】
ＰＲＡＭのセルの構造は基本的に電極と相変化材料からなり、これにセル選択用のダイオードもしくはトランジスタを直列接続してマトリクスアレイを構成する。ＤＲＡＭやＦｅＲＡＭのようにセルの微細化によって記憶保持部が相対的に肥大化するといった問題は無く、また、ＭＲＡＭのように微細化によって記録しににくなる、といった問題も無い。ＰＲＡＭの相変化記憶部は、セルの微細化と共にスケーリング則通りに縮小し、記録電流は微細化により低下する。
【００１４】
このように、ＰＲＡＭはＤＲＡＭの置換えとしての優れてポテンシャルを有する。また、前記したように多値記録が可能なため、前述した「ユニバーサルメモリ」の有力な候補としても位置付けられる。上述のようにＰＲＡＭの抵抗変化は１００〜１０００倍にも達するので、例えば、上述したＭＲＡＭで得られる５０％の抵抗変化を二つの信号レベルに割振ると、一つの相変化記憶セルで２００〜２０００値の情報を記憶することが可能、ということになる。従って、二値動作で１Ｇｂのマトリクスでは、実質的に２００Ｇｂ〜２Ｔｂの情報の記憶が可能となる。このように、ＰＲＡＭは、まさしくＤＲＡＭの高速性とＨＤＤの大容量性とを併せ持つユニバーサルメモリの有力候補ということができる。
【００１５】
ＰＲＡＭに関しては、前記した文献以外に、米国特許第５，３４１，３２８号、米国特許第５，３５９，２０５号、米国特許第５，４０６，５０９号、米国特許第５，４１４，２７１号、米国特許第５，５３４，７１１号、米国特許第５，５３４，７１２号、米国特許第５，５９６，５２２号、米国特許第５，６８７，１１２号、米国特許第６，０８７，６７４号公報などにおいて、改良技術が開示されている。
【００１６】
【発明が解決しようとする課題】
しかし、本発明者は、相変化材料を用いた記憶装置の動作について独自の検討を行った結果、原理的な問題を見出した。そして、この知見に基づき、記憶セルを試作して動作を試みた結果、本発明の発明者等の見出した問題が本質的であることを確認し、さらにこの原理的問題を解決する新規な手法を開発して、本発明に至った。
【００１７】
以下、従来のＰＲＡＭの動作に関して本発明者が見いだした本質的な問題点について説明する。これは、一言で言うと、これまでに開示されているＰＲＡＭ技術では、書き込みすなわち記録を「オーバーライトモード」で行うことが困難であった、ということである。つまり、記録前のセルが非晶質状態であっても結晶状態であっても、一意的に決められた所定の非晶質化電力を通電すればセルは非晶質化し、一意的に決められた所定の結晶化電力を通電すればセルは結晶化する、という公式が成り立たないということである。
【００１８】
ここで、セルが非晶質状態に有る時のセルの抵抗をＲａ、セルが結晶状態に有る時のセルの抵抗をＲｃとする。記録は定電圧を印加して行っても定電流を流して行っても良いが、まず、定電圧駆動する場合について説明する。表１は、記録前の状態から記録後の状態への遷移、非晶質化電圧Ｖａ、結晶化電圧Ｖｃ、セルに流れる電流Ｉｃ、セルで消費される電力Ｐｃの関係を纏めた表である。ここで、ａは非晶質状態を表し、ｃは結晶状態を表す。例えば表１において、ｃ→ａは、結晶状態から非晶質状態への遷移を意味する。
【００１９】
【表１】
0003749847.tif 000002
セルへの記録は、電流通電によるセルの加熱により行われる。そして、セルの温度Ｔはセル以外の部分への熱伝導損失を無視するとＰｃに比例する。表１において、Ｉｃ、Ｐｃは記録過程初期の値を表すが、実際には、後述するように相変化に伴ってＩｃ、Ｐｃは記録過程の途中で変化する。
【００２０】
さてここで、前述したように、Ｒａ＝（１００〜１０００）×Ｒｃという関係がある。本発明者が見出した従来のＰＲＡＭの原理的な問題は、このＲａ、Ｒｃの抵抗の差と表１のＰｃに関連しており、ＲａとＲｃの差が大きいほど深刻となる。以下、一例として問題が最も軽いケースとして、Ｒａ＝１００Ｒｃの場合について説明する。
【００２１】
相変化記憶層に用いられるカルコゲン系の化合物の融点Ｔｍと結晶化温度Ｔｘは、材料や組成に依存し、例えばＧｅ２Ｓｂ２Ｔｅ５の場合、Ｔｍ＝６００℃、Ｔｘ＝１６０℃である。
【００２２】
図１２及び図１３は、定電圧モードすなわち印加電圧を一定とした場合のセルの温度Ｔ（∝Ｐｃ）と通電時間ｔとの関係を模式的に表すグラフ図である。それぞれのグラフは、表１に表したそれぞれの遷移に対応するセルの温度変化を表す。また、ここで、温度上昇の過程では、相変化記憶層から周囲への熱伝導損失は簡略化のために無視した。
【００２３】
前述したように、ＰＲＡＭに対するオーバーライトは、書き込み前のセルの状態に関わらず、一意的に決定された所定の非晶質化電流パルスを通電してセルを非晶質化させ、一意的に決定された所定の結晶化電流パルスを通電してセルを結晶化せんとするものである。つまり、Ｖａ、Ｖｃが各々一意的に決定される他、Ｖａ、Ｖｃのパルス幅も一意的に決定される。
【００２４】
しかしながら、前述したようにＲａ＝１００Ｒｃとすると、同一の電圧を印加して通電した場合、結晶状態（ｃ）の消費電力は、非晶質状態（ａ）の消費電力の１００倍となる。従って、通電によるセル温度の時間に対する上昇率は、結晶状態（ｃ）のほうが非晶質状態（ａ）よりも１００倍大きい。セルの温度は、消費電力と時間との積、即ちセルへの投入エネルギーで決まるから、同一の電圧を印加した場合、結晶状態（ｃ）のセルの温度は、非晶質状態（ａ）のセルの温度よりも１００倍速く上昇することとなる。以下、図１２及び図１３を参照しつつこの点について詳しく説明する。
【００２５】
まず、結晶（ａ）→結晶（ａ）遷移について説明する。
【００２６】
図１２（ａ）は、ａ→ａ遷移において、パルス幅が比較的長い場合のセルの温度変化を表す。
【００２７】
非晶質化電圧Ｖａの印加によりセルに通電すると、セルがメモリの動作環境温度ＴａにあるＯ点から温度が上昇し、Ａ点で結晶化温度Ｔｘに至る。ＴａからＴｘの間は相変化が起こらないので、セルへ投入される電力は表１に示した値のままである。従ってＯからＡへの温度上昇は直線的であり、その傾斜は表１に表したように、Ｐｃ＝Ｖａ２／Ｒａで与えられる。
【００２８】
Ａ点からさらに温度が上昇すると、次第にセルが結晶化する。結晶化に要する時間は相変化記憶層の材料の選定にも依存するが一般的にはサブナノ秒から数１０ナノ秒である。結晶化の途中の段階では、セルは非晶質状態と結晶状態との中間的な状態にある。この中間的な状態においては、従来のＰＲＡＭに関して開示されたように微細結晶粒を非晶質マトリクスが取り囲む状態以外にも、本発明者が見出したところによれば、セルの上下を略連通する略柱状の結晶柱もしくは略円筒状の結晶円筒が形成され、これら結晶柱の周囲を非晶質円筒が取り囲んでいる状態や、結晶円筒中に非晶質柱が残留している状態なども有り得る。
【００２９】
いずれの場合も、結晶化に伴ってセルの抵抗は減少して電流が流れやすくなり、温度上昇の傾斜は図１２（ａ）のＡ→Ｂに示すように増大し、Ｂ点においてセルはほぼ完全に結晶化する。Ａ点とＢ点の途中で通電を中断すれば、中間的な状態（結晶と非晶質とが混在した状態）を形成できるので多値記録ができる。
【００３０】
Ｂ点を経過した後の融点Ｔｍ未満の温度帯における温度上昇率はＰｃ＝Ｖａ２／Ｒｃであり、この経路の傾斜角は経路ＯＡの傾斜角の１００倍である。Ｃ点に至ると、結晶化したセルは溶融する。溶融潜熱が必要なので極く短い時間ではあるがＣ点からＤ点まではセルの温度は融点に保持される。Ｃ点からＤ点に至る間においても、セルは結晶状態と溶融状態との中間的な状態に有るので、ＣＤ間でパルスオフすると、結晶状態と非晶質状態との中間的な状態（混在した状態）を形成でき、グレー記録即ち多値記録が可能である。
【００３１】
Ｄ点においてセルはほぼ完全に溶融し、経路ＯＡと概ね同じ傾斜角で温度上昇しＥ点に至りパルスがオフされる。経路ＤＥの傾斜角が経路ＯＡと概ね一致するのは、溶融状態の比抵抗が非晶質状態の比抵抗にほぼ一致するためである。パルスオフのタイミングは、Ｄ点以降ならいつでも良くＤ点でパルスオフしても良い。
【００３２】
パルスオフ後、セルは急峻に冷却されてＦ点で保持温度Ｔａに戻り、ａ→ａ（非晶質→非晶質）の記録が完了する。
【００３３】
ここで、経路ＥＦの冷却過程においても、セルはＴｍからＴｘの間の温度帯を通過するが、相変化記憶材料の結晶化時間に比べてＴｍとＴｘの間を通過する時間が十分に短い場合、保持温度に溶融したランダムな状態がクエンチされて非晶質状態の記録ができる。このことは、図１２（ａ）において、ＡからＢにいたる時間に比べＥからＦにいたる時間の中でＴｍとＴｘの間にセルが有る時間が十分に短いことを意味している。
【００３４】
次に、図１２（ｂ）を参照しつつ、定電圧モードにおけるｃ→ａ（結晶→非晶質）遷移について説明する。
【００３５】
非晶質化の記録であるから、オーバライトモードを採用する場合には、記録電圧、記録パルス幅共に上述したａ→ａ遷移と同一となる。
【００３６】
まず、同図においてＯ点の結晶状態のセルにＶａを印加すると、Ｐｃ＝Ｖａ２／Ｒｃの傾斜角で急峻に温度が上昇する。セルが結晶状態に有るので、Ｔｘを過ぎても相変化は起こらずＴｍまで直線的に温度上昇してＧ点に至る。そして、溶融潜熱領域に対応する経路ＧＨを経て、Ｈ点以降は概ねＰｃ＝Ｖａ２／Ｒａの緩い傾斜角で温度上昇を続け、ａ→ａ遷移のパルスオフ時間に相当するＩ点に至り、パルスオフ後急冷されてｃ→ａの記録が完了する。
【００３７】
この場合は、Ｈ点からＩ点までの時間帯の加熱は不必要な加熱時間ということができるが、オーバライト記録の場合は、ａ→ａ遷移とパルス幅が同じなので無駄が生じてしまう訳である。また、Ｅ点に比較してＩ点の温度は高いのでセルに不必要な温度上昇を与えることにもなり、繰返し記録の安定性を損ないやすいという問題も有する。
【００３８】
これらの点も、従来のＰＲＡＭの問題点であり、本発明はこれらの問題も解決するものである。但し、これらの問題は、前述した原理的問題とは異なる。本発明者が見出した原理的問題とは、後述するａ→ｃ遷移とｃ→ｃ遷移の両立の困難性のことである。
【００３９】
次に、従来のＰＲＡＭの原理的問題として、本発明者が見出したａ→ｃ遷移とｃ→ｃ遷移の両立困難性について説明する。
【００４０】
図１３は、定電圧モードでａ→ｃ遷移およびｃ→ｃ遷移を起こさせる場合のセルの温度Ｔ（∝Ｐｃ）と通電時間ｔとの関係を模式的に表すグラフ図である。
【００４１】
まず、図１３（ａ）に表したａ→ｃ遷移から説明する。
【００４２】
この場合、動作環境温度ＴａにあるＯ点からＪ点、及びＪ点からＫ点までの温度上昇の挙動は、図１２（ａ）に表したａ→ａ遷移の場合のＯ点からＡ点及びＡ点からＢ点の場合と同様である。但し、ＯＡの傾斜角はＰｃ＝Ｖｃ２／Ｒａであり、ＶａがＶｃになっている点が異なる。ａ→ｃ遷移を実現するためには、Ｋ点までの加熱は必須である。Ｋ点を含みセルが融点に至る前の点Ｌでパルスオフすることでａ→ｃ遷移を実現することができる。
【００４３】
次に、図１３（ｂ）に表したｃ→ｃ遷移について説明する。
【００４４】
この場合、結晶状態の比抵抗が小さいためにＯ点からＭ点まで温度上昇する時間は極めて短く、例えば図１３（ａ）に表した非晶質状態のＯ点からＪ点に至る時間の数１０分の１程度である。従って、ａ→ｃ遷移（図１３（ａ））を完了させるために必要とされる時間だけ電圧を印加してｃ→ｃ遷移（図１３（ｂ））を行おうとすると、セルはＭ点に至り溶融を開始する。状態Ｏから状態Ｍに至る時間は極く短く、そのままａ→ｃ遷移を完了させる電圧印加時間と同じ時間だけ電圧を印加すると、セルはＯ→Ｍ→Ｎ→Ｐと温度上昇を続けパルスオフによってＦ点で非晶質状態に遷移してしまう。つまり、ｃ→ｃ遷移の筈が、ｃ→ａ遷移となってしまう。
【００４５】
一方、ｃ→ｃ遷移を実現するために、例えばＱ点でパルスオフすればＲ点に結晶状態が持ちきたされてｃ→ｃ遷移を実現できる。しかし、この様な短パルスを印加した場合、図１３（ａ）に表したａ→ｃ遷移において、Ｊ点に至る前に電圧パルスがオフされることになり、ａ→ｃ遷移を実現できない。
【００４６】
つまり、図１３（ａ）及び（ｂ）に表したように、定電圧モードでａ→ｃ遷移とｃ→ｃ遷移を実現させる場合、それぞれに必要とされる電圧パルスの印加時間は大きく異なり、同一の電圧パルスを用いてａ→ｃ遷移とｃ→ｃ遷移とを実現することができない。
【００４７】
本発明は、このような従来のＰＲＡＭが有する原理的問題を解決するものである。
【００４８】
以上、従来のＰＲＡＭが有する原理的な問題点について、相変化セルを定電圧駆動させる場合を例に挙げて説明した。
【００４９】
この問題は、定電圧駆動の場合に限定されず、相変化セルを定電流駆動する場合も同様に生ずる。
【００５０】
以下に相変化セルを定電流駆動する場合の、従来のＰＲＡＭの問題点について、上記した定電圧駆動の説明と重複しない部分について説明する。
【００５１】
定電流源を用いた場合、非晶質化電流をＩａ、結晶電流をＩｃとおくと、セルの遷移に対応するセル端電圧、セルの消費電力は表２のようになる。
【００５２】
【表２】
0003749847.tif 000003
表２からわかるように、定電流動作させた場合のセルの単位時間あたりの消費電力は、定電圧動作した場合とは逆に、非晶質状態の方が結晶状態よりも大きい。
【００５３】
図１４及び図１５は、定電流駆動時の各遷移におけるセルの温度履歴を表すグラフ図である。
【００５４】
定電流駆動の場合は、図１５（ａ）及び（ｂ）に表したようにａ→ｃ遷移とｃ→ｃ遷移は同一の電流パルスによって両立が可能であるが、図１４（ａ）及び（ｂ）に表したようにａ→ａ遷移とｃ→ａ遷移の両立が困難となる。
【００５５】
すなわち、ａ→ａ遷移では、図１４（ａ）に表したように、環境温度にあるＯ点から結晶化温度のＡ点までＲａＩａ２の大きな傾斜角で温度上昇し、Ａ点以降で次第に結晶化して温度上昇の傾斜角が小さくなり、Ｂ点で結晶化を完了した後、融点にあるＣ点まではＲｃＩａ２の小さい傾斜角で温度上昇し、Ｃ点からＤ点に向けて溶融し、Ｄ点以降概ねＲａＩａ２の大きな傾斜角で温度上昇し、パルスオフと共にＴａに急冷しＴａに非晶質状態をクエンチして記録が完了する。
【００５６】
これに対して、図１４（ｂ）に表したように、ｃ→ａ遷移をａ→ａ遷移と同一の電流パルスで行おうとすると、Ｏ点から融点に至るまでＲｃＩａ２の小さい傾斜角で温度上昇するため、ａ→ａ遷移に比較して時間を要する。図１４（ｂ）に表した例では、ｃ→ａ遷移させようとしても融点に至る前にＧ点においてパルスオフされてしまい冷却されてＦ点に到達し、ｃ→ｃ遷移になってしまう。
【００５７】
ｃ→ａ遷移を起こすためには、例えば図１４（ｂ）に一点鎖線により表したように通電時間をさらに長くする必要がある。しかし、このように通電時間を長くすると、ａ→ａ遷移（図１４（ａ））において、Ｅ点の温度が非常に高くなってしまい、相変化記憶層に熱的な損傷を与え信頼性を損ねる虞がある。
【００５８】
以上説明したように、定電流駆動の場合は、ａ→ａ遷移とｃ→ａ遷移の両立が困難となる。
【００５９】
なお、再生について説明を加えておくと、定電圧駆動の際の再生は、相変化材料に相変化が発生しない程度の再生電圧パルスＶｒを印加し、非晶質状態の信号電流Ｖｒ／Ｒａと結晶状態の信号電流Ｖｒ／Ｒｃ及び中間状態の信号電流を読み取って行う。又、定電流駆動の際の再生は、相変化材料に相変化が発生しない程度の再生電流パルスＩｒを通電し、非晶質状態のセル端電圧ＲａＩｒと結晶状態のセル端電圧ＲｃＩｒ及び中間状態の電圧を読み取って行う。
【００６０】
以上、図１２乃至図１５を参照しつつ、ＰＲＡＭにおいて同一の電圧パルスあるいは電流パルスを用いてオーバーライト・モードの書き込みを行うことが困難であることを説明した。
【００６１】
本発明は、かかる課題の認識に基づいてなされたものである。すなわち、その目的は、相変化材料を記憶セルとして用いる相変化型不揮発性記憶装置（Ovonic-memory）の原理的問題点を解決し、記憶装置として確実且つ容易に動作する相変化型不揮発性記憶装置を提供することにある。
【課題を解決するための手段】
上記目的を達成するため、本発明の相変化型不揮発性記憶装置の駆動回路は、結晶状態と非晶質状態との間で相変化可能な相変化材料を含む記憶セルを有し、前記記憶セルの前記相変化材料の少なくとも一部分を前記結晶状態と前記非晶質状態との間で相変化させ、前記結晶状態に対応づけた第１の記録状態または前記非晶質状態に対応づけた第２の記録状態として情報の記録を可能とした相変化型不揮発性記憶装置を駆動する駆動回路であって、
前記記憶セルに情報を記録する前に、前記記憶セルの記録状態を読みとり、
前記記憶セルを前記第１の記録状態から前記第２の記録状態に遷移させるための第１の記録信号と、前記記憶セルを前記第２の記録状態から前記第１の記録状態に遷移させるための第２の記録信号と、を発生可能とし、
前記第１の記録状態にある記憶セルを前記第２の記録状態に遷移させる場合は、前記記憶セルに対して前記第１の記録信号を与え、
前記第２の記録状態にある記憶セルを前記第１の記録状態に遷移させる場合は、前記記憶セルに対して前記第２の記録信号を与え、
前記第１及び第２の記録信号のいずれか一方は、定電圧信号であり、
前記第１及び第２の記録信号のいずれか他方は、定電流信号であることを特徴とする。
【００６２】
上記構成によれば、記録前のセルの状態に応じて最適な記録信号を与えることができ、オーバーライト・モードの書き込みを確実且つ容易に実現できる。また、遷移モードに応じて、予め用意した２種類の記録信号のうちのいずれか最適のものを与えることができ、オーバーライト・モードの書き込みを確実且つ容易に実現できる。更に、前記第１及び第２の記録信号のいずれか一方は、定電圧信号であり、前記第１及び第２の記録信号のいずれか他方は、定電流信号であるため、遷移モードに応じて、迅速且つ確実な書き込みを行うことができる。
【００６５】
また、前記記録する前に読みとった前記記憶セルの記録状態が、記録すべき記録状態と同一の場合には、前記記憶セルの状態を保存するものとすれば、遷移が不要な場合の書き込み電力の消費を解消し、動作速度が速く消費電力の小さいＰＲＡＭを実現できる。
【００６６】
また、前記相変化型不揮発性記憶装置は、前記記憶セルの前記相変化材料の少なくとも一部分を前記結晶状態と前記非晶質状態とが混在した中間相状態とすることにより、前記第１の記録状態とも前記第２の記録状態とも異なる第３の記録状態を形成可能とし、前記駆動回路は、前記記憶セルを前記第１の記録状態から前記第３の記録状態に遷移させるための第３の記録信号と、前記記憶セルを前記第２の記録状態から前記第３の記録状態に遷移させるための第４の記録信号と、を発生可能とし、前記第１の記録状態にある記憶セルを前記第３の記録状態とする場合は、前記記録セルに対して前記第３の記録信号を与え、前記第２の記録状態にある記憶セルを前記第３の記録状態とする場合は、前記記憶セルに対して前記第４の記録信号を与えるものとすれば、遷移前の状態に応じて最適な記録信号を与えることにより、迅速で消費電力が小さい多値記録を実現できる。
【００７１】
以上説明した本発明の駆動回路は、相変化型の記憶セルと組み合わせて相変化型不揮発性記憶装置の一部として構成することができる。
【００７２】
ここで、「結晶化保持時間」とは、記憶セルの相変化材料が、その結晶化温度Ｔｘと融点Ｔｍとの間の結晶化温度帯に保持される時間をいう。
【００７３】
また、「結晶化開始時間」とは、相変化材料の材料パラメータであり、核生成ドミナントな相変化材料、例えば、状態図の上で、ＧｅＴｅとＳｂ２Ｔｅ３ という２つの金属間化合物組成を結ぶ線（タイライン）上付近にある組成のＧｅＳｂＴｅの場合は、結晶化開始時間τｘｓは、Ｔｘ以上でＴｍ未満の温度帯に保持されて結晶核の生成が開始し始める時間を意味する。また、結晶成長ドミナントな相変化材料、例えばＳｂ７０Ｔｅ３０ 共晶組成付近を主成分とし、ゲルマニウム（Ｇｅ）、インジウム（Ｉｎ）、銀（Ａｇ）等を含むＧｅＳｂＴｅ、ＩｎＳｂＴｅ、ＡｇＩｎＳｂＴｅ等の場合は、結晶化開始時間τｘｓは、Ｔｘ以上でＴｍ未満の温度帯に保持されて微細結晶核を起点に結晶成長が開始する時間を意味する。
【００７４】
また、「結晶化完了時間」とは、結晶核の生成が進行して結晶核同士がくっつきあってセルの所定部分が結晶粒で埋め尽くされるか、結晶成長が進行してセルの所定の部分が結晶化するまでに要する時間をいう。
【００７５】
【発明の実施の形態】
以下、具体例を参照しつつ本発明の実施の形態について詳細に説明する。
【００７６】
（第１の実施の形態）
まず、本発明の第１の実施の形態として、セルに対する書き込み動作の前に、現在のセルの状態を読みとって現在の状態と記録後の状態を比較し、最適な書き込みパルスを印加するＰＲＡＭ或いはその駆動回路について説明する。
【００７７】
本実施形態は、定電圧駆動においても定電流駆動においても、全ての遷移が矛盾無く完了する新規な相変化型不揮発性固体メモリ素子としての相変化型不揮発性記憶装置（ＰＲＡＭ）を提供するものである。また、本実施形態は、非晶質状態、結晶状態の二値を記録状態に選んでも良いし、非晶質と結晶が混在する中間状態も含めて記録状態に選んでも良い。
【００７８】
図１は、本発明のＰＲＡＭの要部構成を例示する模式図である。すなわち、複数のＹアドレス線１２とＸアドレス線１８とが縦横マトリクス状に配線され、これらのそれぞれにメモリセルＣがアレイ状に接続されている。メモリセルＣのそれぞれは、例えば図示したように、相変化記憶セル１とセル選択ダイオード２とが直列に接続された構造とすることができる。
【００７９】
そして、Ｙアドレス線１２とＸアドレス線１８とにそれぞれ接続されたドライバ回路２３Ａ、２３Ｂにより、メモリセルＣのいずれかが選択され、その選択ダイオード２を動作させて、記憶セル１に情報を書き込み、あるいは書き込まれている情報を読み出す。なお、ドライバ回路２３Ａ、２３Ｂは、記憶装置の内部に設けられていてもよく、または外部に別体として設けられていてもよい。
【００８０】
ここで、それぞれのメモリセルＣにおける記憶セル１とダイオード２との接続関係は逆でもよい。また、記憶セル１の選択は、対応する選択ダイオード２の順方向特性を利用しても逆方向特性を利用しても良い。例えば、選択したいメモリセルＣのみに対して、そのダイオード２の順方向バイアスを印加し、他のメモリセルＣには逆方向バイアスを印加するようにドライバ回路２３Ａ、２３Ｂを動作させれば、選択した記憶セル１のみに順方向電流を流すことができる。
【００８１】
図２は、本発明のＰＲＡＭのメモリセルＣの断面構造を例示する模式図である。  すなわち、本発明のＰＲＡＭは、基板１１の上にＹアドレス線１２、選択ダイオード２、相変化記憶セル１、Ｘアドレス線１８、保護層１９が順に積層された構造を有する。ただし、本発明における各要素の積層関係は、図示したものには限定されず、異なる順序に積層したものや、その他の要素を適宜追加したものも本発明の範囲に包含される。
【００８２】
さて、セル選択ダイオード２の構造を説明すると、Ｙアドレス線１２の上にｎ型半導体層１３とｐ型半導体層１４とが積層された構造を有する。その周囲は、第１の絶縁チャネル２０により電気的に分離されている。
【００８３】
その上に積層された相変化記憶セル１の構造を次に説明すると、第１電極１５、相変化記憶層１６、第２電極１７が順次積層された構造を有する。その周囲は、第２の絶縁チャネル２１によって電気的に分離されている。
【００８４】
相変化記憶層１６の材料としては、Ｇｅ−Ｓｂ−Ｔｅ、Ｉｎ−Ｓｂ−Ｔｅ、  Ａｇ−Ｉｎ−Ｓｂ−Ｔｅ、Ｇｅ−Ｓｎ−Ｔｅなどのカルコゲン化合物を挙げることができる。これらの材料は、非晶質状態と結晶状態との抵抗比が大きく、高速スイッチング性、繰返し記録安定性、高信頼性を確保する上でも望ましい。
【００８５】
一方、セル選択ダイオード２としては、通常の半導体、代表的にはｎ型シリコン（Ｓｉ）とｐ型シリコンとの接合を用いることができる。セルの選択は、ダイオードの代わりに、トランジスタ、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を用い、ゲート電圧の印加によりソース・ドレイン間にｎ型もしくはｐ型のチャネル（電流路）を形成して行っても良い。
【００８６】
基板１１としては、単結晶シリコンを用いることができる。この上に、通常の半導体プロセスによってダイオード２やトランジスタなどを形成することができる。
【００８７】
Ｙアドレス線１２としては、ｎ＋型もしくはｐ＋型の高濃度ドープの半導体や、アルミニウム（Ａｌ）、銅（Ｃｕ）などの金属を用いることができる。単層でも多層構造でもよい。
【００８８】
相変化記憶セル１の電極１５、１７も、単層でも多層構造でも良く、例えば相変化記憶層１６の上下に炭素（Ｃ）、非晶質シリコン（ａ−Ｓｉ）などの拡散バリア層を設け、その上下にタンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などの高融点金属からなる層を配置すると、繰返し記録、保存寿命等の信頼性を確保する上で好ましい。
【００８９】
Ｘアドレス線１８としては、アルミニウム（Ａｌ）、銅（Ｃｕ）などの高伝導金属を用いるのが良い。第１の絶縁チャネル２０は、ドープ量の少ない絶縁性半導体により形成するのがプロセス上は好ましいが、酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）などを用いて形成することもできる。第２の絶縁チャネル２１の材料としては、各種の絶縁体、例えば酸化シリコン（ＳｉＯ２）、窒化シリコン（Ｓｉ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、酸化タンタル（Ｔａ２Ｏ５）、酸化チタン（ＴｉＯ２）、酸化ジルコニウム（ＺｒＯ２）、窒化ボロン（ＢＮ）、炭素水素（Ｃ−Ｈ）系もしくは炭素フッ素（Ｃ−Ｆ）系のプラズマ重合体、スピンコート・ポリイミドなどを用いることができる。
【００９０】
保護層１９の材料は、第２の絶縁チャネル２１と同様の材料から選択することが可能である。
【００９１】
以上、本発明のＰＲＡＭの要部構成について説明した。
【００９２】
次に、本実施形態のＰＲＡＭの動作作用について説明する。
【００９３】
本発明のＰＲＡＭは、ドライバ回路２３Ａ、２３Ｂを駆動させることより、所定のメモリセルＣの選択ダイオード２を介して相変化記憶セル１を選択し、読み出しあるいは書き込みを行う。
【００９４】
まず、本発明のＰＲＡＭの読み出し動作について簡単に説明する。相変化記憶セル１の状態を読み出すためには、相変化材料に相変化が発生しない程度の再生電圧パルスＶｒをセル１に印加し、非晶質状態の信号電流Ｖｒ／Ｒａと結晶状態の信号電流Ｖｒ／Ｒｃ及びＶｒ／ＲａとＶｒ／Ｒｃの間にある中間状態の信号電流を読み出す。
【００９５】
従って、再生信号振幅を大きくするため、また、中間状態をできるだけ多く設定するためには、ＲａとＲｃとの差は大きい方が好ましい。相変化型メモリにおいては、用いる材料の特性上、元々のＲａとＲｃの差が十分過ぎる程度に大きいので、本発明を適用しても十分に大きな再生信号振幅が得られ、かつ多値記録が可能である。
【００９６】
次に、本実施形態におけるＰＲＡＭへの書き込み動作について説明する。
【００９７】
図３は、定電圧駆動モードにおいて、選択した記憶セル１への記録方法の一例を表すグラフ図である。すなわち、図３（ａ）〜（ｄ）は、ａ→ａ遷移、ｃ→ａ遷移、ａ→ｃ遷移、ｃ→ｃ遷移の場合をそれぞれ表す。ここで、例えば「ａ→ａ遷移」とは、書き込み前の記憶セルが非晶質状態にあり、書き込み後の記憶セルの状態も非晶質状態としたい場合を表す。
【００９８】
図３（ａ）〜（ｄ）に表したように、本実施形態においては、いずれの場合にも、予め再生パルスＶｒを印加する。そして、書き込み前のセルの状態を読みとって、その状態を考慮した所定の書き込みパルス（零パルスもありうる）を印加する。
【００９９】
具体的には、あるセルを非晶質状態に書き込みたい場合、図３（ａ）に例示したように、まず、再生パルスＶｒを加えてそのセルの状態を読みとる。そして、このセルが非晶質状態にあることが判明した場合には、このセルに対して特別に書き込みパルスを加える必要はない。そこで、このような場合には、書き込みパルスを印加しなくてよい。あるいは、図１２（ａ）に例示したようなａ→ａ遷移に対応する書き込みパルスＰａを印加しても良い。
【０１００】
また、図３（ｂ）に例示したように、書き込み前のセルが結晶状態にあり、このセルを非晶質状態に書き換えたい場合には、図１２（ｂ）に例示したようなパルスＰａを印加すれば良い。
【０１０１】
一方、図３（ｃ）に例示したように、書き込み前のセルが非晶質状態にあり、このセルを結晶質状態に書き換えたい場合には、図１３（ａ）に例示したようなａ→ｃ遷移に対応するパルスＰｂを印加すれば良い。
【０１０２】
また一方、図３（ｄ）に例示したように、書き込み前のセルが結晶状態にあり、このセルを結晶質状態に維持させたい場合には、書き込みパルスを印加する必要はない。または、図１３（ｂ）に例示したようなｃ→ｃ遷移を起こすパルスＰｃを印加すれば良い。
【０１０３】
以上説明したように、再生パルスＶｒを印加してセルの状態を読みとり、その状態に応じて最適な書き込みパルス（零パルスも含む）を印加する一連の処理は、図１に例示したドライバ２３Ａ、２３Ｂによって実行することができる。このようなドライバすなわち駆動回路は、メモリセルＣとともにＰＲＡＭに内蔵されていてもよく、或いは外部に別体として設けられていてもよい。
【０１０４】
表３は、本実施形態において定電圧駆動モードの場合のセルの遷移モードとこれに対応する書き込みパルスとの関係を纏めたものである。
【０１０５】
【表３】
0003749847.tif 000004
表３に纏めたように、書き込み前後のセルの状態が一致している場合は記録パルスを特に印加する必要はない。従って、基本的にはｃ→ａ遷移とａ→ｃ遷移の２通りの場合にのみ記録パルスを印加すればよい。
【０１０６】
ここで、定電圧駆動のｃ→ａ遷移の場合、図３（ｂ）に例示したものよりも記録パルスのエネルギーは小さくて良い。つまり、図３（ｂ）において、Ｈ点を過ぎた状態であれば、パルスを停止してクエンチすることにより非晶質状態が得られる。従って、記録パルス電圧Ｖａが低いかパルス幅は短くて良く、高速かつ低消費電力の書き込みが可能となる。これに対して、定電圧駆動のａ→ｃ遷移は昇温速度が比較的小さいため、Ｖｃをが高くするかパルス幅を長くする必要がある。
【０１０７】
次に、本実施形態において定電流駆動モードにより書き込みを行う場合について説明する。
【０１０８】
図４は、定電流駆動モードにおいて、選択した記憶セル１への記録方法の一例を表すグラフ図である。すなわち、図４（ａ）〜（ｄ）は、ａ→ａ遷移、ｃ→ａ遷移、ａ→ｃ遷移、ｃ→ｃ遷移の場合をそれぞれ表す。
【０１０９】
定電流駆動モードの場合も、予め再生パルスＩｒを印加する。そして、書き込み前のセルの状態を読みとって、その状態に応じて所定の書き込みパルス（零パルスもありうる）を印加する。
【０１１０】
具体的には、図４（ａ）に例示したように、書き込み前に非晶質状態にあるセルを非晶質状態に維持するためには、このセルに対して特別に書き込みパルスを加える必要はない。そこで、このような場合には、書き込みパルスを印加しなくてよい。あるいは、図１４（ａ）に例示したようなａ→ａ遷移に対応する書き込みパルスＰｄを印加しても良い。
【０１１１】
また、図４（ｂ）に例示したように、書き込み前のセルが結晶状態にあり、このセルを非晶質状態に書き換えたい場合には、図１４（ｂ）に一点鎖線で例示したようなパルスＰｆを印加すれば良い。
【０１１２】
一方、図３（ｃ）に例示したように、書き込み前のセルが非晶質状態にあり、このセルを結晶質状態に書き換えたい場合には、図１５（ａ）に例示したようなａ→ｃ遷移に対応するパルスＰｅを印加すれば良い。
【０１１３】
また一方、図３（ｄ）に例示したように、書き込み前のセルが結晶状態にあり、このセルを結晶質状態に維持させたい場合には、書き込みパルスを印加する必要はない。または、図１３（ｂ）に例示したようなｃ→ｃ遷移を起こすパルスＰｅを印加しても良い。
【０１１４】
表４は、本実施形態において定電流駆動モードの場合のセルの遷移モードとこれに対応する書き込みパルスとの関係を纏めたものである。
【０１１５】
【表４】
0003749847.tif 000005
定電流駆動モードの場合も、書き込み前後のセルの状態が一致している場合は記録パルスを特に印加する必要はなく、基本的にはｃ→ａ遷移とａ→ｃ遷移の２通りの場合にのみ記録パルスを印加すればよい。
【０１１６】
定電流駆動モードの場合は、図１４（ｂ）から分かるようにｃ→ａ遷移の際の昇温速度が小さく、これに対して図１５（ａ）から分かるようにａ→ｃ遷移の際の昇温速度は大きい。
【０１１７】
従って、高速かつ低消費電力の動作を行う上では、ドライバ回路２３Ａ、２３Ｂに定電圧源と定電流源の二つを具備し、遷移毎に二つの電源を使い分けるのが好ましい。具体的には、ｃ→ａ遷移を生じさせる場合は定電圧駆動で行い、ａ→ｃ遷移を生じさせる場合は定電流駆動で行うと効率的である。
【０１１８】
なお、上述の具体例においては、非晶質状態と結晶状態との間の２値の記録を例示したが、上記した議論は抵抗が高い非晶質状態を主な構成成分とするセルと結晶状態を主な成分とするセルに置き換えても成立する。
【０１１９】
なお、本発明におけるａ→ａ遷移、ｃ→ａ遷移の例について補足すると、これらの遷移は図１２に関して前述した以外にも、以下の過程でも実施可能である。
【０１２０】
すなわち、図１２（ｂ）において、ｃ→ａ遷移をＨ点で終了させる。このようにＨ点から急冷した場合も、Ｉ点から急冷した場合と同ようにｃ→ａ遷移を実現することができる。
【０１２１】
また、前述したように経路ＧＨの中間でパルスオフすれば多値記録が可能である。これに対応するａ→ａ遷移は、図１２（ａ）において、Ａ点に至る前にパルスがオフされることになるので、記録前の非晶質状態は記録過程で何ら相変化過程を通ることなく非晶質状態を保存しａ→ａの記録が完了する。この方法は、前記した方法即ちａ→ａ遷移において一旦セルを結晶化させる場合に比べて記録時間が短く消費電力が低いという利点がある。
【０１２２】
以下、本発明の第１の実施形態にかかるＰＲＡＭの実施例について説明する。
【０１２３】
本発明者は、本発明のＰＲＡＭの実施例として、図１及び図２に例示した構造を試作した。その構成と材料については前述した通りであるが、相変化記憶層の膜厚とセルサイズについて補足説明をしておく。
【０１２４】
例えば、相変化記憶セルがＸＹ平面において、０．２μｍ×０．２μｍのサイズを有する場合、相変化記憶層の膜厚を１００ｎｍとすると、駆動電圧２．５Ｖにおいて、非晶質セルには１μＡの電流、結晶セルには１００μＡの電流を通電することができる。これはほんの一例だが、前述したように相変化記憶層の膜厚は、セルサイズ（面積）とドライバ回路の電圧と電流の要求値に応じて最適化できる。
【０１２５】
一般的な説明としては、セルの通電部の断面積をＳ、相変化記憶層の膜厚をｄ、非晶質状態の比抵抗をρａ、結晶状態の比抵抗をρｃとおく時、非晶質状態にあるセルの抵抗Ｒａと結晶状態にあるセルの抵抗Ｒｃは、それぞれ次式により表すことができる。
【０１２６】
Ｒａ＝ρａ×（ｄ／Ｓ）
Ｒｃ＝ρｃ×（ｄ／Ｓ）
従って、定電圧駆動モードの場合には、非晶質化電圧をＶａ、結晶化電圧をＶｃ、再生電圧をＶｒとした時に、Ｒａ、ＲｃとＶａ、Ｖｃ、Ｖｒとの関係から、好適な非晶質化電力、結晶化電力及び好適な非晶質再生電流、結晶再生電流が得られるようにｄ、Ｖａ、Ｖｃ、Ｖｒを調整すれば良い。
【０１２７】
また、定電流駆動モードの場合には、Ｖａ、Ｖｃ、Ｖｒの代わりに非晶質化電流Ｉａ、結晶化電流Ｉｃ、再生電流Ｉｒを調整すれば良い。
【０１２８】
以下、図１及び図２に表したの素子の形成方法と本発明に従った動作結果について説明する。
【０１２９】
図１及び図２に表した本発明のＰＲＡＭは、通常の半導体製造プロセスに相変化材料の成膜と加工の工程を加えることで作成することが可能で、例えば以下の手順で形成することができる。
【０１３０】
例えば、ｐ型の単結晶シリコン（Ｓｉ）基板１１上にイオンインプランテーション法、拡散法などの通常の半導体プロセスに用いられるのと同様の手法でｎ＋型導電領域を形成しこれをＹアドレス線１２とする。Ｙアドレス線１２は、図２において紙面に垂直な方向に形成され、ラインアンドスペース状に配置される。
【０１３１】
このｎ＋型導電領域の上にｎ型ドープ層をエピタキシャル成長させてｎ型半導体層１３を得る。ｎ型半導体層１３の形成時は、第１の絶縁チャネル２０の部分はマスキングしておく。このｎ型半導体層１３の厚みは、例えば５００ｎｍである。
【０１３２】
次に、ｐ型にドープした半導体からなる第１の絶縁チャネル２０をｎ型半導体層１３を取り囲むように形成する。第１の絶縁チャネル２０は、ウェーハ基板１１上にグリッド状に形成され、グリッドの空孔内にｎ型半導体が埋め込まれた構造となる。第１の絶縁チャネル２０は、ｐ型ドープ層により形成しても良いし、ＳｉＯ２などの絶縁膜をＣＶＤ（Chemical Vapor Deposition）法などにより形成してもよい。
【０１３３】
次に、第２の絶縁チャネル２１の少なくも一部として例えばＳｉＯ２を例えば熱酸化法やＣＶＤ法などで、第１の絶縁チャネル２０とｎ型半導体層１３の上に形成し、さらにエッチング法によりｎ型半導体層１３の上の第２の絶縁チャネル２０を除去する。このようして露出させたｎ型半導体層上にｐ型材料を拡散させてｐ型半導体層１４を形成し、ｎ型半導体層１３とｐ型半導体層１４からなるダイオード２を形成する。
【０１３４】
次にｐ型半導体層上に第１電極１５、相変化記憶層１６、第２電極１７からなる相変化記憶セル１を例えばスパッタ法、蒸着法などの方法によって形成する。この部分の具体的な形成プロセスとしては、幾つかの方法を例示できる。
【０１３５】
その一つは、予め第２の絶縁チャネル２１を形成してｐ型半導体層の部分を除去して相変化記憶セル部を孔状に形成した後、相変化記憶セル材料を例えば異方性スパッタもしくは蒸着し、第２の絶縁チャネル上の相変化記憶セル材料を例えばＣＭＰ（Chemical Machanical Polishing）法等で除去するプロセスである。
【０１３６】
もう一つのプロセスは、相変化記憶セルを連続膜状に形成してからＲＩＥ（Reactive Ion Etching）法等で記憶セルを島取りした後、ＣＶＤ法もしくは異方性スパッタ法等で第２の絶縁チャネルをグリッド状に埋め込み、相変化記憶セル上の第２の絶縁チャネル材料をＣＭＰ法等で除去するプロセスである。
【０１３７】
その他にも各種のプロセスを用いることができる。
【０１３８】
第１電極１５、第２電極１７は、各々単層の構成でも良いが、相変化記憶層１６の上下には拡散バリアとして例えば炭素（Ｃ）膜を配し、その上下に主電極としてタンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）などの高融点金属を配するのが良い。炭素（Ｃ）バリア層の厚みは、例えば１０ｎｍ〜５０ｎｍ、主電極１５、１７の厚さは例えば１００〜２００ｎｍ、相変化記憶層１６の厚さはドライバ回路の電圧、電流の要求値に整合するように、セルサイズ毎に設定することができる。
【０１３９】
次に、Ｘアドレス線１８を相変化記憶セル１の第２電極１７と第２の絶縁チャネル２１の上に形成する。例えば、アルミニウム（Ａｌ）、銅（Ｃｕ）などの高伝導率の薄膜をスパッタ法、蒸着法等で連続膜状に形成した後、第２電極を連結する線状にラインアンドスペース状にエッチングしてＸアドレス１８を得る。
【０１４０】
最後に、素子を湿度等から保護するための保護層１９を形成する。保護層１９は、ＣＶＤ法もしくはスパッタ法で形成されたＳｉ３Ｎ４、スピンコート後ベーキングキュアされたポリイミド等を用いるのが好適である。
【０１４１】
以上に説明した以外に、本発明のＰＲＡＭの形成には様々な変形例を挙げることが可能であり、ＰＥＰ（Photo-Engraving Process）と、熱ＣＶＤ、プラズマＣＶＤ、ＭＯＣＶＤ（Metal-Organic CVD）、エピタキシャル成長、スパッタ、蒸着、プラズマ重合、スピンコートなどの成膜プロセスと、インプランテーション、熱拡散等のドーピングプロセスと、ＲＩＥ（Reactive Ion Etching）、ＣＤＥ（Chemical Dry Etching）、イオンミリング、ウエットエッチング等のエッチングプロセスと、ＣＭＰ、イオンポリッシング等の表面平坦化プロセスとを適宜組み合わせて実施することができる。
【０１４２】
次に、図１に表したように、ドライバ回路によりＰＲＡＭを動作させた結果について説明する。
【０１４３】
図５は、ＰＲＡＭのメモリセル部２２とドライバ２３との接続例を表す模式図である。ドライバ回路２３（２３Ａ、２３Ｂ）は、基本的には電源とスイッチング素子と信号検出回路とからなる。メモリセル部２２とドライバ回路２３とは、同一基板上にハイブリッド形成しても良いし、別の基板上に形成してチッピング後に接続しても良い。
【０１４４】
メモリセル部２２とドライバ回路２３との配線は、セル選択にダイオードを用いる場合は基本的にＸアドレス線１８とＹアドレス線１２である。Ｘアドレス線とＹアドレス線との間に所定の電圧を印加するか所定の電流を通電して記録再生動作を行う。ドライバ回路２３のスイッチング素子を用いて、例えば選択したいセルの両端に順方向バイアスを印加し、他のセルは全て逆方向バイアスするとセル選択ができる。
【０１４５】
また、セル選択にＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）を用いる場合は、ソースとＹアドレス線、ドレインに相変化記憶セルを直列接続してＸアドレス線とを各々接続し、ゲートにワード線を接続し、ワード線を介してゲート電圧を印加することによって所定のセルを選択可能とする。セル選択にダイオードを用いる場合もトランジスタを用いる場合も、選択動作に関しては、ＤＲＡＭ、ＦｅＲＡＭ、ＭＲＡＭなどと同様の方法を用いることができる。
【０１４６】
このようにして所定のセルを選択し、読み出しと書き込みとが可能とされているＰＲＡＭにおいて、図３及び図４に関して前述したように、セルの状態を読み出し、その状態に応じて最適な書き込みパルスを必要に応じて印加することにより、確実且つ容易に所定のデータを書き込むことができる。しかも、無駄な書き込みパルスを用いないことにより、書き込み速度が速く、しかも消費電力も小さいＰＲＡＭを実現することができる。
【０１４７】
（第２の実施の形態）
次に、本発明の第２の実施の形態として、多値記録可能なＰＲＡＭについて説明する。すなわち、前述した第１実施形態においては、主に非晶質状態と結晶状態の二値記録に本発明を適用したが、本発明は多値記録する場合にも同様に適用することができる。
【０１４８】
図６（ａ）は、図１２（ａ）のＡＢ部または図１３（ａ）のＪＫ部を拡大したグラフ図である。また、図６（ｂ）は、図１２（ｂ）のＧＨ部または図１３（ｂ）のＭＮ部を拡大したグラフ図である。
【０１４９】
図６（ａ）においてＡ点は非晶質状態、Ｂ点は結晶状態を表し、Ａ点とＢ点との間が中間状態Ｘ１、Ｘ２・・・・・・Ｘｎに対応する。Ｘ１からＸｎの状態は印加電圧と通電時間によって制御可能である。
【０１５０】
Ｘ１からＸｎの中間状態において、記憶セルは、非晶質状態と結晶状態との中間にあり、一つには微細結晶粒を非晶質マトリクスが取り囲む状態であって、結晶粒のサイズもしくは密度が状態Ｘ１から状態Ｘｎに向けて増加している状態である。また、もう一つの状態は、セルの上下を略連通する結晶柱もしくは結晶円筒が形成され、これら結晶柱の周囲を非晶質円筒が取り囲むか、結晶円筒中に非晶質柱が有って、結晶柱もしくは結晶円筒のＸＹ面内の断面積がＸ１からＸｎに向けて増加している状態である。
【０１５１】
一方、図６（ｂ）におけるＧ点は非晶質状態、Ｈ点は結晶状態であり、Ｇ点とＨ点との間が、中間状態Ｘｎ・・・・・Ｘ２、Ｘ１に対応する。これらＸｎからＸ１の状態のいずれも、セルに印加するパルスの印加電圧と通電時間によって実現可能である。
【０１５２】
本発明を用いて多値記録を行う場合には、第１実施形態に関して前述したように、記録前に予め再生パルスを通電してセルの状態を知り、記録後の状態と比較して最も高速かつ低消費電力で記録する電源と記録パルスを選択することができる。中間状態の記録は、図６（ａ）におけるＡ点とＢ点との間で実現してもよいし、または、図６（ｂ）におけるＧ点とＨ点との間で実現しても良い。また、これら両方の形成プロセスを併用しても良い。
【０１５３】
図７は、ある中間状態にあるセルを、それとは異なる中間状態に遷移させる場合の記録プロセスを説明するためのグラフ図である。同図において、符号ａ及びｃで示した破線は、それぞれ、ほぼ完全な非晶質状態とほぼ完全な結晶状態のセルを定電圧駆動モードで加熱した場合のセル温度の変化を表す線である。前述したように、定電流駆動した場合は、図７中の破線ａとｃの位置関係は逆転する。
【０１５４】
図７では、２種類の中間状態の記録時の温度履歴が表され、Ｔｘ以下の温度領域において、一つの状態は経路ＯＳを通り、もう一つの状態は経路ＯＵを通る。
【０１５５】
経路ＯＳを通るプロセスは、非晶質の部分の割合（非晶質度）が高い中間状態に対応し、経路ＯＵを通るプロセスは、結晶の部分の割合（結晶化度）が高い中間状態に対応する。
【０１５６】
ここではまず、経路ＯＳを通る中間状態を、それとは異なる中間状態に遷移させる記録プロセスについて説明する。
【０１５７】
まず、図示していないが、経路ＯＳを通る状態を非晶質化する際には、図１２（ａ）に表したａ→ａ遷移に従えば良い。この時、図１２（ａ）のａ→ａ遷移における経路ＣＤの途中でパルスオフすれば、経路ＯＳの状態よりも非晶質度を増す方向への記録が可能である。
【０１５８】
次に、経路ＯＳの状態よりも結晶化度を増す記録方法であるが、この場合は、Ｓ点からＴ点の方向に通電を続ける。例えば、Ｔ点でほぼ結晶化するとすると、経路ＳＴの中間でパルスオフすることによって経路ＯＳの状態よりも結晶化度の高い中間状態へ遷移させる記録ができる。
【０１５９】
次に、経路ＯＵを通る中間状態を、それとは異なる中間状態に記録する場合のプロセスについて説明する。
【０１６０】
まで、Ｕ点からＶ点までの間でパルスオフするプロセスは、経路ＯＵよりも結晶化度を上げる方向の記録に用いることができ、Ｖ点でほぼ結晶化するとするとＶ点でパルスオフすれば結晶化セルにすることができる。
【０１６１】
一方、経路ＯＵよりも非晶質度の高い状態へ遷移させるためには、Ｗ点まで昇温した後、経路ＷＸの間でパルスオフすればよい。Ｘ点でほぼ完全に溶融するとすれば、Ｘ点もしくはＸ点以降でパルスオフすることにより、非晶質セルに遷移させることができる。
【０１６２】
一方、定電流駆動モードの場合も、図１４及び図１５を参照すれば、定電圧駆動モードの場合と比較して線ａと線ｃの温度上昇率が逆転する以外は、同様に多値記録が可能である。
【０１６３】
多値記録の場合も２値記録と同様に、非晶質度の高いセルを結晶化度の高いセルに遷移させるためには定電流駆動が好ましく、逆に結晶化度の高いセルを非晶質度の高いセルに遷移させるためには定電圧駆動が好ましい。
【０１６４】
（第３の実施の形態）
次に、本発明の第３の実施の形態として、書き込みパルスの立ち下がり部が、書き込み後の状態に応じて調節されているＰＲＡＭ或いはその駆動回路について説明する。
【０１６５】
すなわち、本実施形態においては、ＰＲＡＭの記憶セルを非晶質化する際には、セルが冷却する時の結晶化温度における保持時間が相変化材料の結晶化開始時間よりも短くなるように記録パルスの立下り部が調整されており、一方、記憶セルを結晶化する際には、セルが冷却する時の結晶化温度帯における保持時間が相変化材料の結晶化完了時間よりも長くなるように記録パルスの立下り部が調整されている。
【０１６６】
このようにすれば、オーバーライト・モードにおいてａ→ｃ遷移とｃ→ｃ遷移とが両立しないという従来のＰＲＡＭが有する原理的な問題を解決することができる。
【０１６７】
本実施形態においても、図１あるいは図５に例示したように、相変化材料を含む記憶セルＣがアレイ状などに設けられ、これらそれぞれにドライバ回路２３（２３Ａ、２３Ｂ）が接続されて読み出しと書き込みとが実行可能とされている。ドライバ回路２３は、記憶セルと一体として構成されていてもよく、または外部回路として設けられていてもよい。
【０１６８】
以下、このような構成を前提として、実施形態における非晶質状態と結晶状態との間でのオーバーライト記録のプロセスについて説明する。
【０１６９】
図８は、選択したセルに対して定電圧駆動モードにより記録する場合の記録パルスの波形を例示するグラフ図である。同図（ａ）は、セルを非晶質状態に遷移させるための書き込みパルスを表し、同図（ｂ）〜（ｄ）は、セルを結晶状態に遷移させるための書き込みパルスを例示する。これらグラフ図の横軸は時間、縦軸は電圧を表す。
【０１７０】
図８（ａ）に例示した非晶質化パルスの立下り時間は短く、これに対して、結晶化パルスの立下りは、立下り時間を長くする （図８（ｂ））か、立下りの中間で適当な時間保持する（図８（ｃ））か、あるいは、一旦立ち下げてから極く短い時間内に中間パルスを付加する（図８（ｄ））という点に特徴を有する。
【０１７１】
本実施形態において、記憶セルを非晶質化する際に必要とされる条件は、セルが冷却する時の結晶化保持時間が相変化材料の結晶化開始時間よりも記録パルスの立下り部が短くなるように調整することである。
【０１７２】
また、記憶セルを結晶化する際に必要とされる条件は、セルが冷却する時に結晶化温度帯に保持される時間が、相変化材料の結晶化完了時間よりも長くなるように、記録パルスの立下り部が調整されていることである。
【０１７３】
従って、これらの条件を満たす範囲内で、記録パルスの波形は、図８に例示したもの以外にも各種の変形が可能である。
【０１７４】
ここでは、一例として、図８（ａ）及び（ｂ）に表したパルスを用いてオーバーライト記録する場合の作用について説明する。
【０１７５】
まず、図８（ａ）に表した記録パルスを用いた場合の記憶セルの温度履歴は、図１２（ａ）及び（ｂ）に関して前述したａ→ａ遷移及びｃ→ａ遷移の如くとなる。つまり、記録前のセルが非晶質状態であるか結晶状態であるかに関わらず、同一の記録パルスによってセルは非晶質化するのでオーバライト記録が成立つ。
【０１７６】
これに対して、図８（ｂ）〜（ｄ）に例示したように、本実施形態における結晶化のための記録パルスは、独特の立ち下がり部を有する。
【０１７７】
図９は、図８（ｂ）に例示した定電圧駆動の場合の結晶化パルスを用いた場合のセルの温度履歴を表すグラフ図である。すなわち、同図（ａ）はａ→ｃ遷移の場合、同図（ｂ）はｃ→ｃ遷移の場合をそれぞれ表す。
【０１７８】
図９に表した履歴は、図１３に表したａ→ｃ遷移及びｃ→ｃ遷移のグラフ図の時間軸を時間の長い方向に伸ばしたものに対応する。従って、図９に表した温度履歴中の相変化点とパルスオフ点の符号は、図１３と対応させた。
【０１７９】
図１３（ａ）に表したａ→ｃ遷移におけるＬ点がＴｍ未満なのは、図１３の態様ではＬ点をＴｍ未満としないと非晶質化してしまうからである。これに対して、図９（ａ）においては、Ｌ点がＴｍ以上とされている。これは、本実施形態においては、Ｌ点はＫ点（結晶化完了点）よりも高い温度であれば、Ｔｍ未満でもＴｍ以上でも構わないからである。つまり、本実施形態の方が、図１３に例示した態様よりも自由度が高く、結晶化パルスの高さやパルス幅のマージンを広くとることができる。
【０１８０】
本実施形態の特徴点は記録パルスによる冷却過程にある。すなわち、図１３においては結晶化パルスの立下りは特に調整されておらず、急峻に零レベルに低下するために、パルスオフ後に記憶セルは急冷される。これに対して、本実施形態においては、図８（ｂ）に例示したように結晶化パルスの立下りが調整されており緩やかに零レベルに低下するため、セルは徐々に冷却される。
【０１８１】
ここで、図９（ａ）に表したａ→ｃ遷移のＬ点以降のセル冷却過程において、Ｔｍ未満Ｔｘ以上の結晶化温度帯に保持される時間をｔｃ１とし、同図（ｂ）に表したｃ→ｃ遷移のＰ点以降のセル冷却過程において、Ｔｍ未満Ｔｘ以上の温度帯に保持される時間をｔｃ２とする。ｔｃ１とｔｃ２はＬ点とＰ点の温度が異なる場合に異なるが、その違いは微々たるものであり、Ｌ点とＰ点の温度が略一致する場合は殆ど同一である。
【０１８２】
記憶セルを構成する相変化記憶層の結晶化開始時間をτｘｓ、結晶化完了時間をτｘｅ、図８（ａ）の非晶質化パルスオフ後にセルがＴｍ未満Ｔｘ以上の温度帯に保持される時間をｔａとすると、本実施形態においては、以下の条件を満足するようにオーバーライトを行う。
【０１８３】
ｔａ＜τｘｓ＜τｘｅ≦ｔｃ１
ｔａ＜τｘｓ＜τｘｅ≦ｔｃ２
すなわち、記憶セルを非晶質化する場合には、セルが冷却する時の結晶化保持時間ｔａが相変化材料の結晶化開始時間τｘｓよりも短くなるように記録パルスの立下り部が調整されている。一方、記憶セルを結晶化する場合には、セルが冷却する時の結晶化保持時間ｔｃ１、ｔｃ２が相変化材料の結晶化完了時間τｘｅ以上となるように記録パルスの立下り部が調整されている。
【０１８４】
このようにすることで、記録前のセルが非晶質状態であるのか結晶状態であるのかに関わらず、一意的な非晶質化パルスと一意的な結晶化パルスとをそれぞれ用いてセルを非晶質化もしくは結晶化させることができる。つまり、２種類の記録パルスを用いてオーバーライトを実現できる。
【０１８５】
なお、上記τｘｓ、τｘｅは、セルに用いる相変化記憶層の材料パラメータであり、材料組成にも依存するが、数ｎｓｅｃから数１０ｎｓｅｃの間にある。核生成ドミナントな相変化材料、例えば、状態図の上で、ＧｅＴｅとＳｂ２Ｔｅ３という２つの金属間化合物組成を結ぶ線（タイライン）上付近にある組成のＧｅＳｂＴｅの場合は、結晶化開始時間τｘｓは、Ｔｘ以上でＴｍ未満の温度帯に保持されて結晶核の生成が開始し始める時間を意味する。
【０１８６】
また、結晶成長ドミナントな相変化材料、例えばＳｂ７０Ｔｅ３０ 共晶組成付近を主成分とし、ゲルマニウム（Ｇｅ）、インジウム（Ｉｎ）、銀（Ａｇ）等を含むＧｅＳｂＴｅ、ＩｎＳｂＴｅ、ＡｇＩｎＳｂＴｅ等の場合は、結晶化開始時間τｘｓは、Ｔｘ以上でＴｍ未満の温度帯に保持されて微細結晶核を起点に結晶成長が開始する時間を意味する。
【０１８７】
一方、結晶化完了時間τｘｅは、結晶核の生成が進行して結晶核同士がくっつきあってセルが結晶粒で埋め尽くされるか、結晶成長が進行してセル全体が結晶化するまでに要する時間である。
【０１８８】
記憶セルを結晶化する場合に、セルが冷却する時の結晶化保持時間ｔｃ１、ｔｃ２が相変化材料の結晶化完了時間τｘｅ以上となるように記録パルスの立下り部を調整すれば、結晶化過程の途中において図９のＬ点やＰ点のように、一旦セルを溶融させた場合でも、冷却時に再結晶化させて結晶セルを形成することができる。
【０１８９】
本実施形態は、定電圧駆動モードにも定電流駆動モードにも適用可能であるが、特に、従来技術ではａ→ｃ遷移とｃ→ｃ遷移の両立が困難、即ち結晶化記録に課題が有った定電圧駆動モードに適用するのが好ましい。
【０１９０】
（第４の実施の形態）
次に、本発明の第４の実施の形態として、前述した第３実施形態を適用した多値記録可能なＰＲＡＭの例について説明する。
【０１９１】
図１０は、昇温過程における中間状態を表す模式図である。すなわち、図１０（ａ）は、図１２（ａ）のＡＢ部分または図１３（ａ）のＪＫ部分を拡大したグラフ図である。また、図１０（ｂ）は、図１２（ｂ）のＧＨ部分または図１３（ｂ）のＭＮ部分を拡大したグラフ図である。
【０１９２】
図１０（ａ）においてＡ点は非晶質状態、Ｂ点は結晶状態にそれぞれ対応し、Ａ点とＢ点の間が中間状態Ｘ１、Ｘ２・・・・Ｘｎである。そして、Ｘ１からＸｎの中間状態は、セルに印加する電圧と通電時間を調節することにより実現が可能である。
【０１９３】
Ｘ１からＸｎの中間状態において、記憶セルは非晶質状態と結晶状態の中間にある。その具体的な構造のひとつは、微細結晶粒を非晶質マトリクスが取り囲む状態であって、結晶粒のサイズもしくは密度がＸ１からＸｎに向けて増加している状態である。
【０１９４】
また、その具体的な構造の他のひとつは、セルの上下を略連通する結晶柱もしくは結晶円筒が形成、結晶柱の周囲を非晶質円筒が取り囲むか、結晶円筒中に非晶質柱があって、結晶柱もしくは結晶円筒のＸＹ面内の断面積がＸ１からＸｎに向けて増加している状態である。
【０１９５】
一方、図１０（ｂ）においてＧ点は非晶質状態、Ｈ点は結晶状態にそれぞれ対応し、Ｇ点とＨ点の間が中間状態Ｘｎ、・・・・・Ｘ２、Ｘ１である。そして、ＸｎからＸ１の中間状態も、記憶セルに印加する電圧と通電時間を調節することによって実現可能である。
【０１９６】
本実施形態においても、図１０（ａ）及び（ｂ）に表したような昇温過程における中間状態を利用して多値記録を実現できる。例えば、ＡＢの中間もしくはＧＨの中間でパルスオフして中間状態を記録しても良い。この場合、パルスの立下りは特に調整しなくても中間状態の記録が可能だが、本実施形態に従って、パルスの立下りが記録後の結晶状態に応じて調整されていることがオーバライト記録する上では好ましい。
【０１９７】
本実施形態の中間記録は、図１０に表したＡＢ間またはＧＨ間、あるいは図９に表したＭＮ間のいずれにおいても実行可能である。しかし、記録前の記憶セルの状態に関わらず所定の中間状態にオーバライト記録するためには、記録過程で一旦溶融するモードを採用するのが良い。このような記録モードを用いれば、過去の履歴を一旦消去（溶融）してから所定の中間状態に記録することが出来る。
【０１９８】
溶融前の昇温過程は、定電圧駆動の場合、図１２のａ→ａ遷移、ｃ→ａ遷移、図９のａ→ｃ遷移、ｃ→ｃ遷移のいづれでも良い。ポイントは、冷却過程においてＴｍ未満Ｔｘ以上の温度帯に保持される時間をパルスの立下りカーブによって調整する点にある。
【０１９９】
中間記録時のパルスは、図８（ｂ）、（ｃ）及び（ｄ）と同様な形状のものを用いることが可能である。すなわち、図８（ｂ）に表した波形の記録パルスの場合は、パルス立下り時間を調整すればよい。また、図８（ｃ）に表した波形の記録パルスの場合は、中間レベルにある電圧の持続時間を調整すればよい。また、図８（ｄ）に表した波形の記録パルスの場合は、後続の中間パルスの長さあるいは高さを調整するなどすれば良い。これらの調節に際して、パルスの時間もしくは長さが短い場合は非晶質度の高い中間状態が得られ、時間もしくは長さが長い場合は結晶化度の高い中間状態が得られる。
【０２００】
図１１は、立ち下がりを調整した場合の、冷却過程におけるセル温度とτｘｓ、τｘｅの関係を表すグラフ図である。すなわち、同図の横軸は時間、縦軸は温度を表す。また、温度軸上の点Ｅ、Ｉ、Ｌ、Ｐは、図１２、図９の各点のどれでも良いことを意味する。
【０２０１】
パルスの立下り曲線を調整することで、Ｅ点、Ｉ点、Ｌ点、Ｐ点のいづれからもセルの冷却曲線を自由に変えることが可能である。図１１の曲線ａはほぼ完全な非晶質状態へ遷移させる場合の冷却曲線を表し、曲線ｃはほぼ完全な結晶状態へ遷移させる場合の冷却曲線を表す。つまり、曲線ａよりも急速に冷却させた場合には非晶質状態となり、曲線ｃよりもゆっくりと冷却させた場合には結晶状態が得られる。
【０２０２】
そして、曲線ａにおいては、Ｔｍ未満Ｔｘ以上に保持される時間がτｘｓにほぼ等しく、曲線ｃにおいては、Ｔｍ未満Ｔｘ以上に保持される時間がτｘｅにほぼ等しい。
【０２０３】
図１１における曲線Ｘ１、曲線Ｘｐ、曲線Ｘｑは中間状態へ遷移させる具体例に対応し、いづれの場合もＴｍ未満Ｔｘ以上に保持される時間がτｘｓよりは長いがτｘｅよりは短い。つまり、これらの具体例においては、中間状態に記録される。そして、曲線Ｘ１、曲線Ｘｐ、曲線Ｘｑの順番に結晶化度の高い記憶セルが形成されることとなる。
【０２０４】
なお、上述した具体例は、オーバーライト・モードで記録する場合に好適な中間状態の記録方法であるが、第１実施形態に関して前述したように、記録前に現在のセルの状態を再生する記録方式と組み合わせる場合には、図１０おけるＡＢもしくはＧＨの間の適当な位置から立下りを調整して冷却することにより、所望の中間状態もしくは、非晶質状態もしくは結晶状態への遷移を自由に実施することができる。
【０２０５】
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、記憶セルの記憶状態を読み出すための読み出しパルスの波形や、記録パルスとの高さ、幅の関係、あるいはこれら読み出しパルスと記録パルスとの間隔などについては、当業者が適宜決定して本発明の同様の作用効果が得られる限りにおいて本発明の範囲に包含される。
【０２０６】
また、これら読み出しパルスや記録パルスを生成し、記憶セルに与えるためのドライバ回路の具体的な構成についても、当業者が公知の回路技術を適用して具体化した全ての構成は本発明の範囲に包含される。
【０２０７】
さらにまた、記憶装置のメモリアレイの接続関係やドライバ回路の具体的な構成、あるいは、記憶セルを構成する各要素の具体的な形状なサイズあるいは材料などについては、当業者が適宜選択した用いたものも本発明と同様の作用効果が得られる限り本発明の範囲に包含される。
【０２０８】
また、相変化材料についても、前述した具体例には限定されず、抵抗値が異なる複数の相を有する材料であれば、同様に用いて同様の作用効果が得られ、この限りにおいて本発明の範囲に包含される。
【０２０９】
【発明の効果】
以上詳述したように、本発明によれば、従来の相変化記憶セルを用いた不揮発性固体メモリではオーバライト記録が困難だった、という課題を解決できるので、相変化型不揮発性記憶装置を、ＤＲＡＭやＳＲＡＭ、ＨＤＤなどの各種の記憶装置に置換え、ユニバーサルメモリとして実用化する上で格段の技術的進展に寄与する所極めて大である。
【０２１０】
さらにまた、本発明によれば、書き込みに先立って記憶セルの状態を読み出すことにより、記憶状態が変化しない場合の不要な書き込みを省略することが可能となり、高速で消費電力が低いＰＲＡＭを実現できる。
【図面の簡単な説明】
【図１】本発明のＰＲＡＭの要部構成を例示する模式図である。
【図２】本発明のＰＲＡＭのメモリセルＣの断面構造を例示する模式図である。
【図３】定電圧駆動モードにおいて、選択した記憶セル１への記録方法の一例を表すグラフ図である。
【図４】定電流駆動モードにおいて、選択した記憶セル１への記録方法の一例を表すグラフ図である。
【図５】ＰＲＡＭのメモリセル部２２とドライバ２３との接続例を表す模式図である。
【図６】（ａ）は、図１２（ａ）のＡＢ部または図１３（ａ）のＪＫ部を拡大したグラフ図であり、（ｂ）は、図１２（ｂ）のＧＨ部または図１３（ｂ）のＭＮ部を拡大したグラフ図である。
【図７】ある中間状態にあるセルを、それとは異なる中間状態に遷移させる場合の記録プロセスを説明するためのグラフ図である。
【図８】選択したセルに対して定電圧駆動モードにより記録する場合の記録パルスの波形を例示するグラフ図である。
【図９】図８（ｂ）に例示した結晶化パルスを用いた場合のセルの温度履歴を表すグラフ図である。
【図１０】昇温過程における中間状態を表す模式図である。すなわち、同図（ａ）は、図１２（ａ）のＡＢ部分または図１３（ａ）のＪＫ部分を拡大したグラフ図であり、同図（ｂ）は、図１２（ｂ）のＧＨ部分または図１３（ｂ）のＭＮ部分を拡大したグラフ図である。
【図１１】立ち下がりを調整した場合の、冷却過程におけるセル温度とτｘｓ、τｘｅの関係を表すグラフ図である。
【図１２】定電圧モードすなわち印加電圧を一定とした場合のセルの温度Ｔ（∝Ｐｃ）と通電時間ｔとの関係を模式的に表すグラフ図である。
【図１３】定電圧モードすなわち印加電圧を一定とした場合のセルの温度Ｔ（∝Ｐｃ）と通電時間ｔとの関係を模式的に表すグラフ図である。
【図１４】定電流駆動時の各遷移におけるセルの温度履歴を表すグラフ図である。
【図１５】定電流駆動時の各遷移におけるセルの温度履歴を表すグラフ図である。
【符号の説明】
１  相変化記憶セル
２  選択用ダイオード
１１  基板
１２  Ｙアドレス線
１３  ｎ型半導体層
１４  ｐ型半導体層
１５  第１電極
１６  相変化記憶層
１７  第２電極
１８  Ｘアドレス線
１９  保護層
２０  第１の絶縁チャネル
２１  第２の絶縁チャネル
２２  相変化記憶アレイ（メモリセル）
２３  ドライバ
【図１】
0003749847.tif 000006
【図２】
0003749847.tif 000007
【図３】
0003749847.tif 000008
【図４】
0003749847.tif 000009
【図５】
0003749847.tif 000010
【図６】
0003749847.tif 000011
【図７】
0003749847.tif 000012
【図８】
0003749847.tif 000013
【図９】
0003749847.tif 000014
【図１０】
0003749847.tif 000015
【図１１】
0003749847.tif 000016
【図１２】
0003749847.tif 000017
【図１３】
0003749847.tif 000018
【図１４】
0003749847.tif 000019
【図１５】
0003749847.tif 000020