(57)【特許請求の範囲】
【請求項１】
互いに反対の導電性を有する第１および第２のトランジスタにより構成される第１のインバータ回路と、互いに反対の導電性を有する第３および第４のトランジスタにより構成される第２のインバータ回路と、互いに反対の導電性を有する第５および第６のトランジスタにより構成されるチャージポンプ回路において、上記第１および第３のトランジスタのソース端子が正電源に接続され、第２および第４のトランジスタのソース端子がグランドに接続され、第１および第２のトランジスタのドレイン端子と第５のトランジスタのソース端子が接続され、第１および第２のトランジスタのゲート端子と第５のトランジスタのゲート端子がチャージポンプ回路の第１の入力端子に接続され、第３および第４のトランジスタのドレイン端子が第６のトランジスタのソース端子に接続され、第３および第４のトランジスタのゲート端子と第６のトランジスタゲート端子がチャージポンプ回路の第２の入力端子に接続され、前記第５および第６のトランジスタのドレイン端子がチャージポンプ回路の出力端子に接続されることを特徴とするチャージポンプ回路。
【請求項２】
位相比較器とチャージポンプ回路とループフィルタと周波数可変発振回路と分周器により構成され、基準信号と分周器の出力信号の位相差を位相比較器にて検出し、同位相差信号に応じて駆動されるチャージポンプ回路の出力信号をループフィルタにより平滑化し、ループフィルタの出力信号により周波数可変発振回路の発振周波数が制御される位相同期回路において、請求項１に記載のチャージポンプを用いることを特徴とする位相同期回路。
【請求項３】
内部のクロック信号を基準として動作する半導体回路に対し、半導体外部から供給される基準信号の周波数を定数倍して半導体内部の基準信号を供給するクロック発生回路が、請求項２に記載の位相同期回路により構成されることを特徴とするクロック発生回路。
【請求項４】
互いに別の基板上に構成される第１および第２の集積回路の間のデータ送受信において、第１の集積回路の内部クロックと第２の集積回路の内部クロックを同期させる位相調整回路が請求項２に記載の位相同期回路により構成されることを特徴とする位相調整回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、低閾値のトランジスタにより構成した場合においても電流リークの小さいチャージポンプ回路およびそれを用いて構成される電子回路に関する。
【０００２】
【従来の技術】
周波数可変発振器を有し、基準信号と周波数可変発振器が出力する信号の位相が一致するように制御する位相同期回路は、ロジックＬＳＩや通信機器用ＬＳＩの分野で幅広く用いられており、特にロジックＬＳＩの分野では、位相同期回路を半導体集積回路内部に搭載し、外部から入力される基準信号の周波数を定数倍して半導体集積回路内部の高速クロックを生成する技術などとして用いられている。
【０００３】
このような位相同期回路の構成は、アイイーイーイー・ジャーナル・オブ・ソリッドステート・サーキッツ，ＳＣ２７巻，１５９９〜１６０７頁（IEEE  Journal  of  solid-state  circuits,  vol.SC-27,  pp.1599-1607,  November  1992）などの文献に記載されている。
【０００４】
まず、図１を用いて位相同期回路の動作について説明する。位相同期回路は位相比較器１、チャージポンプ２、ループフィルタ３、電圧制御発振器４、分周器５により構成される。位相比較器１は基準信号（Ｆin）と分周器５からの帰還信号（Ｆdiv）の位相差を検出し、その位相差に応じたパルス幅のＵＰ，ＤＮ信号をチャージポンプ２に出力する。チャージポンプ２はＵＰ，ＤＮ信号に応じて、ループフィルタ３の入力端子Ｖcpを駆動する。
【０００５】
ループフィルタ３はチャージポンプ２の出力信号を平滑化し、信号（Ｖlpf）を電圧制御発振器４に出力する。電圧制御発振器４ではループフィルタ３の出力する信号（Ｖlpf）により発振周波数（Ｆosc）が制御される。分周器５は電圧制御発振器４の出力周波数をＮ分周し、位相比較器１の一方の入力端子に信号（Ｆdiv）を帰還する。
【０００６】
このような、帰還構成をとることにより電圧制御発振器４の出力する信号は基準信号のＮ倍の周波数となる。ロジックＬＳＩの内部高速クロックは、まず、水晶発振器などを用いて基準信号を生成し、その信号を位相同期回路により周波数をＮ逓倍して生成される。
【０００７】
つぎに位相同期回路を構成するチャージポンプ２の従来方式について説明する。図３に従来例のチャージポンプ２の構成を示す。この構成のチャージポンプについては、ベイカー（R.J.Baker）他著、アイイーイーイー・プレスシリーズ・オン・マイクロエレクトロニック・システム（IEEE  Press  Series  on  Microelectronic  System）「シーモス・サーキット・デザイン・レイアウト・アンド・シミュレーション（Cmos  Circuit  Design,  Layout  and  Simulation）」などに詳しく述べられている。
【０００８】
従来例のチャージポンプは、２つのスイッチトランジスタ１２，１３により構成され、位相比較器から出力されるＵＰ，ＤＮ信号がＬｏｗのとき、スイッチトランジスタ１２はオン、スイッチトランジスタ１３はオフの状態となり、ノードＶcpを電源電位まで引き上げる。一方、ＵＰ，ＤＮ信号がＨｉｇｈのとき、スイッチトランジスタ１２はオフ、スイッチトランジスタ１３はオン状態となり、ノードＶcpをグランド電位まで引き下げる。このとき、ＵＰ，ＤＮ信号の差は位相差をパルス変調した信号であるため、ノードＶcpには位相差をパルス変調した信号が出力される。
【０００９】
【発明が解決しようとする課題】
上述した従来技術では、スイッチトランジスタの閾値が低くなった場合、スイッチトランジスタのオフ時においてもリーク電流が発生することについて考慮されていない。その結果、２つのスイッチトランジスタが共にオフする位相同期回路のロック時においても、ループフィルタを構成するキャパシタの電荷が充電または放電され、ループフィルタの出力電位が変動し、ジッタや定常位相誤差を発生する原因となる。
【００１０】
本発明の目的は、チャージポンプを構成するスイッチトランジスタの電流リークを防止し、上記リーク電流に起因するジッタあるいは定常位相誤差の発生を低減した各種電子回路を提供することにある。
【００１１】
【課題を解決するための手段】
本発明においては上記課題を解決するため、チャージポンプ回路を構成するスイッチトランジスタのゲート・ソース間にインバータ回路を挿入して第１および第２のスイッチを構成し、スイッチトランジスタのゲート・ソース間を反転した信号で駆動し、スイッチトランジスタのオフ時のゲート・ソース間を常に逆バイアスすることによりリーク電流を防止する。
【００１２】
【発明の実施の形態】
以下では図１，２を用いて、本発明を位相同期回路に適用した実施例について説明する。図１に本実施例の位相同期回路の構成を示す。この位相同期回路は位相比較器１、チャージポンプ２、ループフィルタ３、電圧制御発振器４、分周器５により構成される。
【００１３】
位相比較器１は、プロセッサ外部から供給される基準信号（Ｆin）と分周器の出力（Ｆdiv）の位相差を比較して、位相差に応じた幅のパルス信号（ＵＰ，ＤＮ）を出力する。このとき、位相差信号ＵＰ，ＤＮの差は位相差をパルス変調した信号となる。
【００１４】
チャージポンプ２はＵＰ，ＤＮ信号が入力されると、それに応じてループフィルタ３の入力端子（Ｖcp）を駆動する。ループフィルタ３は、チャージポンプ２の出力信号を平滑化した電圧信号（Ｖlpf）を電圧制御発振器４に出力する。このＶlpfにより電圧制御発振器４の周波数（Ｆosc）が制御され、分周器５に出力される。分周器５は電圧制御発振器４の出力信号（Ｆosc）をＮ分の１に分周し、その出力信号（Ｆdiv）は再び位相比較器１に帰還される。
【００１５】
このような帰還構成を取ることにより、位相同期回路の出力周波数（Ｆosc）は基準信号（Ｆin）の周波数をＮ倍した周波数となる。上記の構成において、位相比較器１，ループフィルタ３，電圧制御発振器４，分周器５については、様々な構成が考えられる。これについては前記ベイカーらの文献などに詳しく述べられている。
【００１６】
つぎに本発明の一実施例になるチャージポンプ２の構成を図２に示す。チャージポンプ２はインバータを構成するトランジスタ６，７，８，９とスイッチトランジスタ１０，１１により構成される。ＵＰ信号がＬｏｗのとき、トランジスタ６，７によりスイッチトランジスタ１０のソース端子はＨｉｇｈに引き上げられる。また、スイッチトランジスタ１０のゲート端子はグランド電位となる。したがって、ゲート・ソース間が順バイアスされ、スイッチトランジスタ１０はオン状態となり、ループフィルタ３の入力端子（Ｖcp）を電源電位まで駆動する。
【００１７】
一方、ＵＰ信号がＨｉｇｈのときは、トランジスタ６，７によりスイッチトランジスタ１０のソース端子はＬｏｗに引き下げられる。また、スイッチトランジスタ１０のゲート端子は電源電位になる。したがって、ゲート・ソース間は逆バイアスされ、スイッチトランジスタ１０はオフ状態となる。
【００１８】
ＤＮ信号に関してはＵＰ信号と逆の状態となる。すなわち、ＤＮ信号がＬｏｗのとき、スイッチトランジスタ１１はゲート・ソース間が逆バイアスされオフ状態となり、ＤＮ信号がＨｉｇｈのとき、スイッチトランジスタ１１はオン状態となり、チャージポンプの出力端子Ｖcpをグランド電位まで駆動する。
【００１９】
チャージポンプを以上のように構成することにより、スイッチトランジスタ１０あるいは１１がオフ時において、それぞれのゲート・ソース間電位が逆バイアスされ、リーク電流を防止することが可能となる。したがって本発明によれば、閾値の低いプロセスを用いて構成される低電圧動作マイクロプロセッサなどのクロック発生回路として上記位相同期回路を適用した際においても、ループフィルタのキャパシタの保持する電荷がチャージポンプからリークしないため、定常位相誤差やジッタを低減することが可能になる。
【００２０】
マイクロプロセッサなどのロジックＬＳＩでは、処理性能向上のため内部周波数が数百ＭＨｚにおよぶ。水晶発振器（〜数十ＭＨｚ）などにより生成される基準信号からこの高速クロックを生成するために、位相同期回路が適用される。
【００２１】
以下では、上述した本発明によるチャージポンプ回路を適用した位相同期回路を、半導体内部の高速クロック生成用位相同期回路として用いた実施例について説明する。
【００２２】
図４は半導体外部から供給される基準信号ｆｒの周波数を、位相同期回路１５により定数倍し、半導体内部に分配する様子を示している。ここで、位相同期回路１５は、前述した実施例における位相同期回路の構成要素のうち分周器を除いたものである。
【００２３】
以下、その動作について説明する。半導体の外部から供給される基準信号ｆｒは、分周器１４により用途に応じた周波数整形を受けた後、位相同期回路１５に入力（ｆｉ）される。また、位相同期回路１５の出力ｆｏは、１／２分周器１６および１／Ｎ分周器１７を通過して、位相同期回路１５の帰還信号入力ｆｂに入力される。
【００２４】
前述した実施例で示したように、位相同期回路１５は入力信号ｆｉを分周数倍の周波数ｆｏにして出力することが可能である。したがって、信号ｆｏは基準信号ｆｒの２Ｎ／Ｍ倍の周波数となり、半導体内部に高速クロックを供給することが可能となる。
【００２５】
また、位相同期回路１５の出力する信号ｆｏは、１／２分周器１６によりデューティー比の補正を受けた後、分周器１７により様々な周波数に分周される。この信号のうち用途に応じた周波数がセレクタ１８により選択され、半導体内部、周辺モジュール、バスなどに出力され、動作の基準となるクロック信号として用いられる。ここで、本実施例では分周器１７を３種の分周数で構成したが、これは特に３種に限ることなく、用途に応じた数だけ用意される。
【００２６】
図５は、半導体内部と外部モジュール２４の間でデータ転送を行うための入出力系について示したものである。以下では本発明によるチャージポンプ回路を適用した位相同期回路を、異なる基板上に構成される２つの半導体間のデータ転送時の位相調整回路として用いた場合の実施例について説明する。
【００２７】
図５に示す入出力系の基準信号ｆ１は、出力回路２１、入力回路２２および位相同期回路２３に入力される。位相同期回路２３は、基準信号ｆ１と出力信号ｆ２の位相が一致するよう動作し、信号ｆ２は半導体の出力端子から外部モジュール２４のクロック端子ＣＬＫに接続される。データ送受信時に外部モジュール２４はこのＣＬＫ信号を基準として動作する。
【００２８】
データ送出時、出力回路２１はデータ送信回路１９から出力されたデータＤ１を基準信号ｆ１と同期して外部モジュールのＤ1m端子に出力する。また、データ受信時、入力回路２２は基準信号ｆ１と同期して、外部モジュールからの信号Ｄ2mを取り込み、データ受信回路２０の受信端子Ｄ２に出力する。以上の動作を行うことにより、内部の基準信号ｆ１と同期したデータの転送がなされるため、高速なデータ送受信が可能となる。
【００２９】
図５では、基準信号ｆ１を直接外部モジュール２４に接続せず、位相同期回路２３を介したのち、外部モジュール２４との接続を行った。外部モジュール２４に直接ｆ１を接続した場合、半導体内部から見込んだ外部モジュール２４の負荷は数ｐＦにもおよぶ。また、外部モジュール数の変化により、その負荷は変動する。したがって、外部モジュール２４の基準信号ＣＬＫは、内部基準信号ｆ１に対して遅延量が大きく、かつ予測できない値となり、出力回路２１および入力回路２２と基準信号ＣＬＫとの間に大きな位相差が生じる。これにより、信号タイミングの制約が厳しくなる高い周波数では、データ送受信を行うことが困難になる。位相同期回路は、この位相差を調整し、出力端子に常に基準信号ｆ１と同期した信号を供給するため、より高速なデータ送受信を行うことを可能にする。
【００３０】
【発明の効果】
本発明により、チャージポンプを構成するスイッチトランジスタのリーク電流を低減することが可能である。トランジスタのしきい値を０．０５Ｖとしたシミュレーションでは、従来例のチャージポンプのリーク電流の最大値が２５ｎＡであるのに対して、本発明によるチャージポンプのリーク電流の最大値は０．０４ｎＡとなった。また、しきい値を−０．０５Ｖとした場合、従来例のチャージポンプでは２１０ｎＡであるのに対して、本発明によるチャージポンプでは０．４Ａとなった。したがって、本発明を位相同期回路に適用することにより、リーク電流に起因するジッタおよび定常位相誤差の低減が可能である。
【図面の簡単な説明】
【図１】本発明の一実施例の位相同期回路の構成を示すブロック図。
【図２】本発明の一実施例のチャージポンプの構成を示す回路図。
【図３】従来例のチャージポンプの構成を示す回路図。
【図４】本発明の一実施例における基準信号を定倍して分配する機能の説明図。
【図５】本発明の一実施例における位相調整回路の機能を示すブロック図。
【符号の説明】
１…位相比較器、２…チャージポンプ、３…ループフィルタ、４…電圧制御発振器、５…分周器、６，７，８，９，１０，１１，１２，１３…トランジスタ、１４，１６，１７…分周器、１５，２３…位相同期回路、１８…セレクタ、１９…データ送信回路、２０…データ受信回路、２１…出力回路、２２…入力回路、２４…外部モジュール。
【図１】
0003736738.tif 000002
【図２】
0003736738.tif 000003
【図３】
0003736738.tif 000004
【図４】
0003736738.tif 000005
【図５】
0003736738.tif 000006