(57)【特許請求の範囲】
【請求項１】
セラミックスからなる絶縁基体と、前記絶縁基体と一体的に形成され高周波半導体素子が収納されるキャビティを形成するための壁体と、前記キャビティ内に収納される高周波半導体素子の電極と前記絶縁基体に形成された外部端子とを電気的に接続するために前記絶縁基体表面に前記キャビティ内から前記壁体を貫通して形成された周波数１０ＧＨｚ以上の信号を伝送する高周波伝送線路と、前記キャビティ内を気密封止するために前記壁体上に設けられた金属製または絶縁材料基体に金属膜が被覆されてなる蓋体とを備えた高周波用半導体素子用パッケ−ジにおいて、前記高周波伝送線路をＡｇ、ＣｕおよびＡｕのうちの少なくとも１種により形成し、前記壁体を誘電率が７以下のセラミックスによって形成し、前記高周波伝送線路が貫通する伝送方向の厚みを伝送信号波長の１／４未満としたことを特徴とする高周波半導体素子用パッケ−ジ。
【請求項２】
前記絶縁基体および前記壁体が、ガラスとフィラーとの混合物を成形後、焼成して作製されたものである請求項１記載の高周波半導体素子用パッケージ。
【請求項３】
前記絶縁基体と前記高周波伝送線路が同時焼成により作製されたものである請求項１または請求項２記載の高周波半導体素子用パッケ−ジ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波半導体素子を収納するためのパッケ−ジに関するものであり、具体的には、マイクロ波やミリ波領域の周波数の高い信号を処理するための半導体素子を収納するのに適用されるパッケ−ジの改良に関するものである。
【０００２】
【従来の技術】
近年、高度情報化時代を迎え、情報伝達は携帯電話に代表されるようにパ−ソナル化、無線化が進んでいる。このため無線に用いられる電波は、すでにマイクロ波（１〜３０ＧＨｚ）の領域まで利用されているが、無線局の増加により使用周波数帯域が不足しつつある。
【０００３】
このような実情に対して、さらに、ミリ波（３０〜３００ＧＨｚ）領域の周波数の有効活用が検討され、６０ＧＨｚで動作する半導体素子の開発等も活発化し、車間レ−ダ−や無線ＬＡＮのようなミリ波の電波を用いたさまざまな応用システムも提案されるようになってきた。
【０００４】
例えば、無線ＬＡＮにおいて、受信モジュ−ルとして低雑音増幅器を多段に一体化したパッケージが提案されている（１９９５年電子情報通信学会エレクトロニクスソサイエティ大会、Ｃ−１３５参照）。
【０００５】
この提案では、金属製の収納容器にセラミック製の端子をはめ込んだ構造とすることにより絶縁と気密封止を実現している。
【０００６】
しかし、上記構成において、パッケージの量産性および低コスト化を実現するために、パッケージの絶縁基体や壁体を、金属に代わりセラミックスにより構成し、高周波伝送線路と同時に焼成すること望まれている。
【０００７】
【発明が解決しようとする課題】
そこで、従来よりパッケージの絶縁材料として、アルミナ質セラミックスが最も多用されており、その信頼性も高いものであり、上記のパッケージにおいても絶縁基体や半導体素子を収納するキャビティを形成する壁体としてアルミナ質セラミックスを用いることが考えられる。
【０００８】
しかしながら、アルミナ質セラミックスの誘電率は測定周波数１０ＧＨｚにおいて約９と大きく、その場合、高周波伝送線路がアルミナ質セラミックスからなる壁体を貫通するような箇所が存在する場合、貫通部分で共振が発生してしまうという問題があった。この貫通部分での共振を発生させないようにするには、高周波伝送線路が貫通する壁体の厚さを限りなく小さくすればよいが、ある程度の壁体の強度を維持するとともに、壁体の加工性の点から厚さを小さくするにも限界があった。
【０００９】
また、アルミナと伝送線路とを同時焼成する場合には、伝送線路をタングステンメタライズで構成するのが最もよいが、タングステンは電気抵抗率が大きく、またメタライズの組織としてガラスによる粒界を有するために高周波での抵抗が大きくなり、半導体素子や回路に要求される仕様が厳しいものになってしまうという問題もあった。
【００１０】
従って、本発明は、前記課題を解消せんとして成されたもので、その目的は、壁体の厚みを小さくすることなく、壁体での共振が発生せずに損失が小さく、かつ量産性に優れた高周波半導体素子用パッケ−ジを提供することにある。
【００１１】
【課題を解決するための手段】
本発明者等は、上記問題点を鋭意検討した結果、少なくとも伝送線路が貫通する壁体として誘電率の小さな材料を用いることにより、壁体の厚さを大きくしても、高周波信号が壁体を貫通する部分での共振を抑えるが可能であること、また、壁体内部を貫通する伝送線路を電気抵抗率の小さな材料により構成することにより、高周波信号の損失を大幅に小さくできることを見いだした。
【００１２】
即ち、本発明は、セラミックスからなる絶縁基体と、前記絶縁基体と一体的に形成され高周波半導体素子が収納されるキャビティを形成するための壁体と、前記キャビティ内に収納される高周波半導体素子の電極と前記絶縁基体に形成された外部端子とを電気的に接続するために前記絶縁基体表面に前記キャビティ内から前記壁体を貫通して形成された周波数１０ＧＨｚ以上の信号を伝送する高周波伝送線路と、前記キャビティ内を気密封止するために前記壁体上に設けられた金属製または絶縁材料基体に金属膜が被覆されてなる蓋体とを備えた高周波用半導体素子用パッケ−ジにおいて、前記高周波伝送線路をＡｇ、ＣｕおよびＡｕのうちの少なくとも１種により形成し、前記壁体を誘電率が７以下のセラミックスによって形成し、前記高周波伝送線路が貫通する伝送方向の厚みを伝送信号波長の１／４未満としたことを特徴とするものである。
【００１３】また、前記絶縁基体および前記壁体が、ガラスとフィラーとの混合物を成形後、焼成して作製され、特に前記絶縁基体と前記高周波伝送線路を同時焼成により作製することが望ましい。
【００１４】本発明の高周波半導体素子用パッケージによれば、絶縁基体の表面に形成された高周波伝送線路が壁体を貫通する構造の半導体素子用パッケージにおいて、壁体を誘電率が７以下のセラミックスからなる誘電体材料により形成することにより、壁体の厚みが大きくても壁体部分での共振を抑制することが可能となる。
【００１５】
また、高周波信号が伝送される伝送線路をＡｇ、Ｃｕ、Ａｕ等の電気抵抗率の小さな導体材料とすることにより、高周波信号の損失を低減できる。特に、これらの導体材料を用いる場合、絶縁基体や壁体を構成する誘電体材料をガラスセラミック材料により構成すると、伝送線路との同時焼成が可能となり、その量産性を高めることができパッケージを安価に製造することができる。
【００１６】
【発明の実施の形態】
本発明の高周波半導体素子用パッケ−ジに高周波半導体素子を収納した半導体装置の概略図を図１に、また図１の半導体装置におけるＸ−Ｘ’断面図を図２に示した。図１、２において、１は絶縁基体、２は壁体、３は高周波伝送線路、４は高周波半導体素子、５は蓋体である。
【００１７】
図１、２の半導体装置によれば、絶縁基体１の表面には、高周波伝送線路３が形成されており、また絶縁基体１の表面には、一体的に壁体２が形成されている。この壁体２は、ある程度の高さをもって形成され、この壁体２によって囲まれた領域にキャビティ６が形成される。そして、このキャビティ６内に、高周波半導体素子４が収納搭載される。
【００１８】
また、壁体２の上面には、蓋体５（仮想線で示す）が接合され、キャビティ６を気密に封止する。この蓋体５は、キャビティ６内に収納された半導体素子４を外部の雰囲気から保護するもので、通常、電磁シールドのために、例えば金属製または所定の絶縁材料基体に金属膜が被覆された蓋体によって構成される。また、蓋体５は、壁体２の上面にメタライズやガラス等により接合される。
【００１９】
キャビテイ６内に収納される半導体素子４の電極は、絶縁基体１の表面に形成された高周波伝送線路３と電気的に接続され、高周波伝送線路３は、壁体２を貫通して、キャビティ６の外に引き出され、パッケージの外部端子７と電気的に接続される。つまり、高周波伝送線路３は、壁体貫通部では、壁体２と絶縁基体１とに挟持された構造となっている。
【００２０】
この高周波伝送線路３は、周知の高周波用線路の組み合わせによって構成され、例えば、ストリップ線路、マイクロストリップ線路、コプレーナ線路、グランド付コプレーナ線路として形成される。図１におけるパッケージの伝送線路は、マイクロストリップ線路とストリップ線路の組み合わせにより形成され、絶縁基体１の内部および高周波伝送線路３が形成された面の伝送線路３の周囲には、グランド層８が形成され、伝送線路３との間の電界、磁界の伝搬により高周波信号が伝送される。
【００２１】
上記図１、図２の半導体装置において、壁体２を貫通する伝送線路３に１０ＧＨｚ以上の高周波の信号が伝送される時、貫通部分において共振が発生する場合がある。この共振現象は、この壁体２における信号伝送方向の厚さｔが伝送線路３の壁体２内を伝送する信号波長の１／４波長になったときに線路長共振として発生する。この部分では、壁体２の上面に形成された蓋体接合用メタライズや金属製の蓋体５と伝送線路３との間で、いわゆるストリップラインになっているために、その実効誘電率εｅは、壁体が絶縁基体と同一材料である場合、その誘電率εｒに等しい。従って、壁体貫通部分での周波数ｆ（ＧＨｚ）の信号の波長λｇ（ｍｍ）は下記数１
【００２２】
【数１】
0003776970.tif 000002
【００２３】
となる。
【００２４】
例えば、壁体２が、誘電率９のアルミナ質セラミックスからなる場合、６０ＧＨｚのミリ波信号に対して、波長λｇは１．６７ｍｍになり、線路長共振が発生する１／４波長は約０．４２ｍｍになる。従って、壁体貫通部分での線路長共振を発生させないためには、壁体の厚さｔを約０．４２ｍｍ以下にする必要がある。実用性を考慮して共振周波数を７０ＧＨｚにする場合には、壁体の厚さｔを約０．３６ｍｍにする必要がある。
【００２５】
原料粉末をテ−プ状に成形し、テープの穴あけ加工、配線の印刷、積層、焼成する通常のセラミックパッケ−ジの作製方法において、壁体２の厚さｔは、一般にテープの穴あけ加工時に調整できる。つまり、キャビティを形成するための開口部とそれに近接する開口部を穴あけ加工により形成し、その残存部分が壁体２となる。
【００２６】
このような製造プロセスにおいて、焼成後の厚さｔが０．３６ｍｍとなる壁体を残存させるべく穴あけ加工するのは非常に難しく、この加工によって歩留りが大きく低下する。従って、壁体を誘電率が９のアルミナ質セラミックスにより形成する場合には、壁体部での線路長共振を抑えるためには壁体の厚みを小さくする必要があり、歩留りが低下してしまう。
【００２７】
そこで、壁体２の厚みｔが大きくても線路長共振を起こさないようにするには、信号波長λｇを大きくすればよい。信号の波長λｇは空気中での波長λ0 に対し１／εｒ1/2 倍となるので、壁体２の誘電率εｒを小さくすれば、波長λｇを大きくすることができ、壁体の厚さが大きくてもλｇ／４未満の範囲で線路長共振が起きないようにすることが可能となるのである。
【００２８】
例えば、周波数６０ＧＨｚのミリ波信号を取り扱う場合、壁体厚みｔは７０ＧＨｚで１次線路長共振するように設計する。そのとき、壁体材料の誘電率と壁体厚みｔとは、表１の関係にある。
【００２９】
【表１】
0003776970.tif 000003
【００３０】
通常のセラミックスパッケ−ジの作製工程では、壁体の厚みｔが大きくなるほど、歩留りは大きくなる。したがって、歩留りの向上を考慮すれば、壁体の誘電率は７以下、特に６以下、さらに望ましくは５以下であるのがよい。
【００３１】
このように本発明によれば、絶縁体材料に誘電率が７以下の誘電体材料を用いることにより、壁体の厚みｔが大きくても伝送線路の壁体貫通部分での線路長共振が発生せず、作製歩留りが高い高周波半導体素子用パッケ−ジを得ることができる。
【００３２】
これまでの説明では、壁体を貫通して伝送する高周波信号として、周波数が６０ＧＨｚのミリ波信号を例にして説明したが、１０ＧＨｚの周波数領域では、さらに壁体の厚みを大きくすることができるために、パッケ−ジ作製の歩留り向上の効果は顕著になる。
【００３３】
逆に、周波数が高くなり、例えば１８０ＧＨｚの信号を取り扱う場合、壁体の厚さを２１０ＧＨｚで１次線路長共振するように設計すると、壁体の誘電率が７の時、壁体厚みｔは０．１３ｍｍとなり、通常のパッケージ製造プロセスでは形成できない。しかし、壁体厚さｔを７０ＧＨｚで一次線路長共振が起こるように設計すると、次の線路長共振である２次線路長共振は２１０ＧＨｚで起こることになるので、無線やセンサーのように通常広帯域を必要としない応用では、周波数が高い場合、このように１次と２次の線路長共振の間を用いることが可能になる。つまり、壁体の誘電率が７の場合、壁体厚みを０．４０ｍｍにすれば線路長共振は７０ＧＨｚと２１０ＧＨｚで発生するが、必要とする１８０ＧＨｚの信号に対しては共振がなく、パッケージとして使用可能となる。この場合においても、１次共振はできるだけ周波数が高いほうが１次と２次の共振の間隔が大きくとれるので好ましい。この意味で用いる誘電体材料の誘電率が小さいほうが壁体の厚みが同じ場合、共振周波数が高いので、使用可能領域が拡大する点で有利になる。
【００３４】
このような誘電率が７以下の誘電体材料としては、パッケージの電気絶縁性を考慮すれば、ガラス粉末、またはガラス粉末とフィラー粉末との混合物を成形後、焼成することにより作製される、いわゆるガラスセラミックスが最も好適であり、特に、焼成温度が８００〜１０００℃であることが望ましい。また、図１のパッケージにおいて、絶縁基体１および壁体２とを同一材質の誘電体材料により構成すると、それぞれのシート状成形体を積層した後、同時焼成して一体化することができる。
【００３５】
さらに、本発明によれば、高周波信号の損失を低減する目的から、高周波伝送線路３の材質は、タングステンなどよりも低抵抗の金属、具体的には、Ａｇ、Ｃｕ、Ａｕのうちの少なくとも１種により構成することにより、損失を大幅に低減することができる。これは、周波数が高くなると表皮効果により高周波電流は線路の表面だけに集中して流れるようになり、見掛けの電気抵抗が大きくなって導体損が増加し、高周波回路において問題になる程度に大きくなってしまう。導体損は導体の電気抵抗率に比例するので、電気抵抗率が小さなＡｇ、Ｃｕ、Ａｕ等を用いることにより、タングステンを用いた場合よりも大幅に導体損を低減することが可能になる。特に周波数が１０ＧＨｚ以上の領域になると、この低抵抗導体を用いた効果はさらに大きくなる。
【００３６】
また、高周波伝送線路をＡｇ、Ｃｕ、Ａｕのうちの少なくとも１種により構成することは、絶縁基体および壁体を前述したガラスセラミック材料によって形成する場合において、上記伝送線路と絶縁基体および壁体とを同時に焼成できる点において、特に有利である。
【００３７】
上記組み合わせにより具体的に製造するには、例えば、ガラスセラミック材料を構成する原料粉末を混合した後に、これを周知の成形方法、例えば、ドクターブレード法、プレス成形法、圧延法等の方法によってシート状成形体に成形する。その後、このシート状成形体の表面にＡｇ、Ｃｕ、Ａｕ等の低抵抗金属を主体とするペーストを線路パターンやグランド層パターンに印刷する。そして、ペーストを印刷したシート状成形体を位置合わせして積層する。
【００３８】
また、壁体として、上記のシート状成形体にキャビティを形成すべく穴を開けるとともに、伝送線路が貫通する壁体部分において信号伝送方向の厚みを前述したように、誘電率、伝送信号の周波数等の関係から共振しないような厚みに形成し、このシート状成形体を、前述した積層体の上面に重ねて加圧圧着する。その後、この積層体を８００〜１０００℃の窒素などの非酸化性雰囲気中で焼成することにより、本発明のパッケージを作製することができる。
【００３９】
そして、このパッケージのキャビティ６内に、高周波半導体素子４をＡｕ・Ｇｅ合金により所定位置に接着固定後、ワイヤボンディングやリボンにより伝送線路３と電気的に接続する。そして、壁体２の上面に蓋体５をＡｕ・Ｓｎ合金により接着して、キャビティ６内に半導体素子４を気密封止することによって半導体装置が得られる。なお、蓋体５としては、具体的には、Ｎｉ・Ｃｏ・Ｆｅ合金等の金属製のもの、またはガラスセラミックス等のセラミックなどからなる絶縁基体上にＣｕ等の金属層を形成したものが好適に使用される。
【００４０】
【実施例】
絶縁基体および壁体を構成する誘電体材料の誘電率によるパッケージの壁体厚みの設計値の違いと、パッケージ作製上の歩留り、高周波伝送特性を調べるために、各種誘電率をもつ材料を用いて、図１に示すような３層構造のパッケージを試作した。基本的に、取り扱う高周波信号の周波数は６０ＧＨｚに設定し、壁体の厚みｔは７０ＧＨｚで線路長共振するように設計した。
【００４１】
この実施例では、表２の各種の誘電率を有する誘電体材料を絶縁基体および壁体材料として用い、さらに線路を形成するためのメタライズとしてＡｇ、Ｃｕ、Ａｕを用いた。
【００４２】
そして、先ず、表２の誘電率を有する誘電体材料を形成する混合粉末を用いてドクターブレード法によりシート状に成形した。そのシート状成形体に、Ａｕ、Ａｇ、Ｃｕ等のメタライズペーストを用いて伝送線路およびグランド層パターンに形成した。また、壁体用として、シート状成形体にキャビティ用の穴あけ加工を施し、加工後の残存部分での壁体の厚みが表２の所定の厚みになるように加工した。なお、この壁体用シート状成形体作製時において、穴あけ加工後に乾燥後の壁体部のクラックの有無を検査した。
【００４３】
このようにして作製したシート状成形体を積層圧着後、熱処理により有機分を除去して窒素雰囲気中で焼成してパッケージ用基板を作製した。
【００４４】
試料番号１、２はアルミナ純度９２％のアルミナを用い、メタライズとしてタングステンを用いて１６００℃で同時焼成した。試料番号３、４に用いたガラスセラミックは、結晶性硼硅酸ガラス（ＢＳＧ）にフィラーとしてジルコニアとアルミナの比率を変えたものを用いた。試料番号５、６、７に用いたガラスセラミックは、結晶性硼硅酸ガラスにフィラーとしてアルミナとコーディエライトを用い、試料Ｎo.８は、結晶性硼珪酸ガラスにフィラーとしてコーディエライトを用い、試料Ｎo.９、１０はフィラーにシリカを用いた。これら試料番号３〜１０では、メタライズとしてはＣｕ、Ａｇ、Ａｕを用いた。作製したパッケージは、伝送線路の表面に無電解ニッケルメッキおよび金メッキを施し下記の評価を行った。
【００４５】
本パッケージの特性の評価として、キャビティ内にマイクロストリップを形成した基板を設置し、パッケージの両側にコプレーナ−マイクロストリップラインの変換基板を接続して伝送特性を測定し、そこからパッケージの外部端子部分以外の損失を差し引いて見積った端子１つ当たりの６０ＧＨｚでの損失、および６５ＧＨｚまでの共振の有無を調べ、表２に示した。
【００４６】
【表２】
0003776970.tif 000004
【００４７】
表２の結果から明らかなように、誘電率が７以下の材料を用いて作製した本発明のパッケージは、いずれも６０ＧＨｚ付近で共振を起こさず、グリーンシートの穴あけ加工時にクラックが発生せず高い歩留りで作製が可能であることがわかる。また導体に低抵抗導体を用いることにより、タングステンを用いたメタライズに比べ損失を半減できることがわかる。
【００４８】
試料１、２のアルミナを用いた場合で、線路長共振を７０ＧＨｚで起こるように設計すると（試料１）壁体厚みは０．３６ｍｍになり６５ＧＨｚまでの測定では共振は認められなかった。しかしこのとき、フレ−ム厚は０．３６ｍｍと加工限界であるのでグリーンシートの穴あけ加工時にクラックが発生し、グリーンシート加工から焼成までの歩留りは４５％と低い値になった。
【００４９】
試料２では歩留りを向上させるために壁体厚みを０．５ｍｍに大きくし、その結果、グリーンシートの穴あけ加工時にクラックが発生しなくなり、歩留りは４５％から９０％へ大きく向上したが、５０ＧＨｚで共振が認められ、６０ＧＨｚでの特性にも影響し、損失が大きくなった。なお、クラック以外の不良は、ビアの導体埋め込み不良や、層間剥離等のよるものであった。
【００５０】
試料３の誘電率が比較的高いガラスセラミックスを用いた場合、壁体厚みが小さく、穴あけ加工時にクラックが発生したが、良品の６０ＧＨｚにおける損失は、メタライズにＣｕを用いたことにより半減している。試料４〜８は６５ＧＨｚまでの測定では共振は認められず、かつ穴あけ加工時のクラックも発生しなかった。また、試料６、７は導体にＡｇ、Ａｕを用いたものである。Ｃｕを用いたものと同様に損失が小さいことがわかる。
【００５１】
【発明の効果】
以上詳述した通り、本発明の高周波半導体素子用パッケ−ジは、伝送線路が貫通する壁体を誘電率が７以下の無機材料により構成することにより、壁体の通過部分での線路長共振が発生せず高い歩留りで作製でき、しかもフレ−ム内部の配線材料をＡｇ、Ｃｕ、Ａｕ等の電気抵抗率の小さな金属とすることで、高周波信号の損失を小さくすることが可能で、半導体素子の性能を有効に活用できる。
【図面の簡単な説明】
【図１】本発明の高周波半導体素子用パッケージに半導体素子を搭載した半導体装置の概略図である。
【図２】図１の半導体装置におけるＸ−Ｘ’線断面図である。
【符号の説明】
１  絶縁基体
２  壁体
３  高周波伝送線路
４  高周波半導体素子
５  蓋体
６  キャビティ
７  外部端子
８  グランド層
【図１】
0003776970.tif 000005
【図２】
0003776970.tif 000006