(57)【特許請求の範囲】
【請求項１】
交流電源を整流して直流電力を得る一次整流回路と、前記一次整流回路の出力を高周波の略正弦波交流に変換する共振型インバータ回路と、前記共振型インバータ回路の出力を所定の電圧に変換する出力変圧器と、前記出力変圧器の出力を整流して直流とする二次整流回路と、出力電流を検出し出力電流設定信号との差信号に応じて前記共振型インバータ回路のスイッチング周波数を共振周波数に対して変化させるインバータ制御回路とを具備したアーク加工用電源装置。
【請求項２】
交流電源を整流して直流電力を得る一次整流回路と、前記一次整流回路の出力を高周波の略正弦波交流に変換するブリッジ接続された４個のスイッチング素子からなる共振型インバータ回路と、前記共振型インバータ回路の出力を所定の電圧に変換する出力変圧器と、前記出力変圧器の出力を整流して直流とする二次整流回路と、出力電流を検出し出力電流設定信号との差信号に応じて前記共振型インバータ回路のスイッチング周波数を共振周波数よりも増加させ前記４個のスイッチング素子のうち相対向する２個のスイッチング素子を１対として各１対のスイッチング素子を交互に連続して所定回数ＯＮ−ＯＦＦした後に前記差信号に反比例した期間だけ前記４個のスイッチング素子が全て非導通となる期間を設けたインバータ制御回路とを具備したアーク加工用電源装置。
【請求項３】
交流電源を整流して直流電力を得る一次整流回路と、前記一次整流回路の出力を高周波の略正弦波交流に変換するブリッジ接続された４個のスイッチング素子からなる共振型インバータ回路と、前記共振型インバータ回路の出力を所定の電圧に変換する出力変圧器と、前記出力変圧器の出力を整流して直流とする二次整流回路と、出力電流を検出し出力電流設定信号との差信号に応じて前記共振型インバータ回路のスイッチング周波数を共振周波数よりも若干低い一定の周波数で制御し前記４個のスイッチング素子のうち相対向する２個のスイッチング素子を１対として各１対のスイッチング素子を交互にＯＮ−ＯＦＦ制御し前記各１対のスイッチング素子の導通時間率を変化させることによって出力を制御するインバータ制御回路とを具備したアーク加工用電源装置。
【請求項４】
交流電源を整流して直流電力を得る一次整流回路と、前記一次整流回路の出力を高周波の略正弦波交流に変換するブリッジ接続された４個のスイッチング素子からなる共振型インバータ回路と、前記共振型インバータ回路の出力を所定の電圧に変換する出力変圧器と、前記出力変圧器の出力を整流して直流とする二次整流回路と、出力電流を検出し出力電流設定信号との差信号に応じて前記共振型インバータ回路のスイッチング周波数を共振周波数よりも若干低い一定の周波数で制御し前記４個のスイッチング素子のうち直列接続された各２個のスイッチング素子の駆動信号をそれぞれ半周期毎に交互にＯＮ−ＯＦＦ制御し前記４個のスイッチング素子のうち相対向する各２個のスイッチング素子の駆動信号のそれぞれの位相差を変化させることによって出力を制御するインバータ制御回路とを具備したアーク加工用電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は直流電源をインバータ回路によって高周波交流に変換した後に再度整流して直流とする方式のアーク溶接、切断、プラズマアーク加工等に用いるアーク加工用電源装置の改良に関するものである。
【０００２】
【従来の技術】
従来、アーク加工用電源装置として直流電源をインバータ回路により数KHz ないし数１０KHz の高周波交流に変換した後に再度整流して直流出力を得る方式のものが小形、軽量化および高精度の出力制御を目的として製作されている。
図１２は上記のようにした直流出力のアーク加工用電源装置の例を示す接続図である。同図において、１は交流電源であり、単相商用交流または３相商用交流の電源が用いられる。２は交流電源１からの電力を整流して直流に変換するサイリスタ制御式の一次整流回路であり、後述するパルス発生回路１９からの制御信号によって出力が制御される。この一次整流回路２は、簡単な平滑回路を含むこともある。３ないし６はブリッジ接続されたスイッチング素子であり、７ないし１０はスイッチング素子３ないし６にそれぞれ逆極性で並列に接続されたダイオードであり、スイッチング素子３ないし６に逆方向の電圧が印加されるのを防止するために設けられている。また、５１はコンデンサであり、５２はリアクトルであり、スイッチング素子３ないし６、ダイオード７ないし１０、コンデンサ５１およびリアクトル５２によって一次整流回路２の出力を高周波の略正弦波交流に変換する共振型インバータ回路４３を構成している。１１は出力変圧器であり、共振型インバータ回路の出力電圧をアーク加工に適した電圧に変換する。１２は出力変圧器１１の出力を再度整流して直流とする二次整流回路、１３は二次整流回路１２と出力端子（ａ）との間に直列に接続された直流リアクトル、１４は出力端子（ａ）に接続されたアーク加工用電極、１５は出力端子（ｂ）に接続された被加工物である。１６は出力電流検出器、１７は出力電流設定器１８の出力信号Ｉｒと出力電流検出器１６の出力信号Ｉｆとを比較して差信号ΔＩ＝Ｉｒ−Ｉｆを出力する比較器、１９は比較器１７の出力信号ΔＩに応じて出力パルスの位相が決定される電圧制御発振器を備えたパルス発生回路であり、一次整流回路２に位相制御信号を出力し、また２０はスイッチング素子３、４およびスイッチング素子５、６を交互に共振周波数で導通させる駆動信号を出力するためのインバータ制御回路である。
【０００３】
図１２の従来装置においては、交流電源１からの電力は一次整流回路２にて整流・平滑されて直流となり、スイッチング素子３ないし６、ダイオード７ないし１０、コンデンサ５１およびリアクトル５２にて構成される共振型インバータ回路４３にて高周波交流に変換される。その出力は、コンデンサ５１とリアクトル５２とによって構成される共振回路にて、共振周波数に応じた正弦波状の出力電圧となり、出力変圧器１１にて所定の電圧となる。出力変圧器１１の出力電圧は二次整流回路１２にて再び直流に変換されて直流リアクトル１３を経て出力端子（ａ）（ｂ）からアーク加工用電極１４および被加工物１５に供給され、これによって両者間に加工用アークが発生する。この出力電流は出力電流検出器１６にて検出されて出力電流設定器１８の設定値と比較され、差信号ΔＩが演算される。パルス発生回路１９はこの差信号ΔＩを入力として入力信号が減少する方向に一次整流回路２へ出力される位相制御信号を制御する。この結果、出力電流は設定値に対応した一定値に保たれる。
【０００４】
【発明が解決しようとする課題】
上記の従来装置においては、共振型インバータ回路の出力は共振周波数に応じた正弦波状の出力電圧であり、負荷へ供給される出力は、一次整流回路のサイリスタによって位相制御するものであるために、制御は商用交流電源周波の半波が基本となり、入力商用電源が単相の場合は１０［ms］毎、３相でも３［ms］単位程度であるので、速応性が非常に悪いという不具合があった。
【００１０】
【課題を解決するための手段】
本発明は上記従来装置の課題を解決するためのものであって、請求項１に記載のアーク加工用電源装置は、共振型インバータ回路のスイッチング周波数を共振周波数に対して出力設定信号に応じて増減させて制御することによって出力を調整する装置を提案したものである。
【００１１】
請求項２に記載のアーク加工用電源装置は、スイッチング周波数を共振周波数よりも増加させ、４個のスイッチング素子のうち相対向する２個のスイッチング素子を１対として各１対のスイッチング素子を交互に連続して所定回数ＯＮ−ＯＦＦした後に出力電流と出力電流設定信号との差信号に反比例した期間だけ４個のスイッチング素子が全て非導通となる期間を設けて出力を調整する装置を提案したものである。
【００１２】
請求項３または４に記載のアーク加工用電源装置は、スイッチング周波数を共振周波数よりも若干低い周波数で一定に制御しスイッチング素子をパルス幅制御または移相制御することによって出力を調整するものを提案したものである。
【００１３】
【発明の実施の形態】
図１は本発明の実施の形態の例を示す接続図である。同図において、２１は交流電源１からの電力を整流して直流に変換するダイオードからなる整流回路であり、簡単な平滑回路を含むこともある。２２はデューティが５０［％］の矩形波パルスを発生する第１パルス発生回路であって、比較器１７の出力信号ΔＩに応じて出力パルスの周期が決定される電圧制御発振器を備えており、スイッチング素子３、４を導通させる駆動信号Ｐ1 を出力し、インバータゲート２３はこの駆動信号Ｐ1 を極性反転して駆動信号Ｐ2 を出力しスイッチング素子５、６を導通させる。その結果差信号ΔＩに応じてスイッチング周波数を共振周波数よりも増加または減少させて制御することによって、負荷への出力を調整する。その他は図１２に示した従来装置と同機能のものに同符号を付してある。出力電流設定器１８、比較器１７、第１パルス発生回路２２およびインバ−タゲ−ト２３はインバータ制御回路を構成している。
【００１４】
図１の装置においては、交流電源１からの電力は整流回路２１にて整流・平滑されて直流となり、スイッチング素子３ないし６、ダイオード７ないし１０、コンデンサ５１およびリアクトル５２にて構成される共振型インバータ回路４３にて高周波交流に変換される。その出力は、コンデンサ５１とリアクトル５２とによって構成される共振回路にて、共振周波数に応じた正弦波状の出力電圧となり、出力変圧器１１にて所定の電圧となる。出力変圧器１１の出力電圧は二次整流回路１２にて再び直流に変換されて直流リアクトル１３を経て出力端子（ａ）（ｂ）からアーク加工用電極１４および被加工物１５に供給され、これによって両者間に加工用アークが発生する。この出力電流は出力電流検出器１６にて検出されて出力電流設定器１８の設定値と比較され、差信号ΔＩが演算される。
【００１５】
図２は図１の装置の動作を説明するための線図であって、差信号に反比例してスイッチング周波数を共振周波数よりも増加させる場合を示している。同図において（ａ）は第１パルス発生回路２２の出力信号Ｐ1 、（ｂ）は駆動信号Ｐ1 をインバータ回路２３によって極性反転した信号Ｐ2 、（ｃ）はコンデンサ５１の電圧、（ｄ）は直流リアクトル１３の電流、（ｅ）は出力端子（ａ）、（ｂ）間に現われる出力電圧をそれぞれ時間の経過とともに示したものである。
【００１６】
図２において、時刻ｔ2 とｔ3 との間及びｔ4 とｔ5 との間は、直流リアクトル１３を流れる電流が増加して、直流リアクトル１３に電力を蓄積する期間であって、以下電流増加期間という。また、時刻ｔ1 とｔ2 との間及びｔ3 とｔ4 との間は、二次整流回路１２がフライホイールダイオードとして働く期間であって、以下フライホイール動作期間という。スイッチング周波数が共振周波数よりも大きい場合は、時刻ｔ1 において駆動信号Ｐ1 がＯＮした時に、まずフライホイール動作期間になり、その後に時刻ｔ2 において電流増加期間になっている。
【００１７】
第１パルス発生回路２２は、差信号ΔＩを入力として、出力電流が大きいときは、駆動信号Ｐ1 、Ｐ2 の周期を短くしてスイッチング周期を短くし、例えば時刻ｔ1 とｔ2 との間及び時刻ｔ3 とｔ4 との間のフライホイール動作期間を短くすることによってコンデンサ５１の充電電圧が低くなり、その結果出力電流を小さくすることができる。逆に出力電流が小さいときは、駆動信号Ｐ1 、Ｐ2 の周期を長くすることによって、出力電流を大きくすることができる。即ち、差信号ΔＩに反比例して第１パルス発生回路２２の出力周波数を調整することによって出力電流を設定値に保つことができる。
【００１８】
図３は図１の装置の動作を説明するための線図であって、スイッチング周波数を差信号ΔＩに応じて共振周波数よりも減少させる場合を示している。同図において（ａ）は第１パルス発生回路２２の出力信号Ｐ1 、（ｂ）は駆動信号Ｐ1 をインバ−タゲ−ト２３によって極性反転した信号Ｐ2 、（ｃ）はコンデンサ５１の電圧、（ｄ）は直流リアクトル１３の電流、（ｅ）は出力端子（ａ）、（ｂ）間に現われる出力電圧をそれぞれ時間の経過とともに示したものである。
【００１９】
図３において、時刻ｔ1 とｔ2 との間及びｔ3 とｔ4 との間は電流増加期間であり、時刻ｔ2 とｔ3 との間及びｔ4 とｔ5 との間はフライホイール動作期間である。スイッチング周波数が共振周波数よりも小さい場合は、時刻ｔ1 において駆動信号Ｐ1 がＯＮした時にまず電流増加期間になり、その後に時刻ｔ2 においてフライホイール動作期間になっている。
【００２０】
スイッチング周波数が共振周波数よりも小さい場合、図１に示した第１パルス発生回路２２は、差信号ΔＩを入力として、出力電流が大きいときは、駆動信号Ｐ1 、Ｐ2 の周期を長くしてスイッチング周期を長くすることによって、出力電流を小さくすることができる。逆に出力電流が小さいときは、駆動信号Ｐ1 、Ｐ2 の周期を短くすることによって出力電流を大きくすることができる。即ち、差信号ΔＩに正比例して第１パルス発生回路２２の出力周波数を調整することによって出力電流を設定値に保つことができる。
【００２１】
図１の装置においては、スイッチング周期は、共振回路の特性を活用しなければならないため、最大周期の数１０［％］にするのが限度である。そこで、各組の駆動信号の間にＯＦＦ期間を設け、このＯＦＦ期間を調整するようにすれば、図１に示した装置よりも小さい最小出力を得ることができる。
【００２２】
図４はこのようにした本発明の別の実施の形態の例を示す接続図である。同図において、２４は第２パルス発生回路であり、２５および２６はモノマルチバイブレータであって、モノマルチバイブレータ２５は入力信号の立上がりに同期して一定時間幅のパルスを発生し、モノマルチバイブレータ２６は入力信号の立下がりに同期して一定時間幅のパルスを発生する。その他は図１に示した装置と同機能のものに同符号を付してある。出力電流設定器１８、比較器１７、第２パルス発生回路２４およびモノマルチバイブレータ２５、２６はインバータ制御回路を構成している。
【００３０】
図５は図４の装置の動作を説明するための線図である。同図において、（ａ）は第２パルス発生回路２４の出力、（ｂ）はモノマルチバイブレータ２５の出力かつ駆動信号Ｐ3 、（ｃ）はモノマルチバイブレータ２６の出力かつ駆動信号Ｐ4 、（ｄ）は出力端子（ａ）、（ｂ）間に現われる出力電圧をそれぞれ時間の経過とともに示したものである。
【００３１】
図４において、第２パルス発生回路２４は差信号ΔＩを入力して同期パルスを出力し、モノマルチバイブレータ２５は、第２パルス発生回路２４の出力信号の立上がりに同期してパルスを出力する。モノマルチバイブレータ２６はモノマルチバイブレータ２５の出力信号の立下がりに同期してパルスを出力する。その後第２パルス発生回路２４が次のパルスを出力するまでパルス出力は中断される。その結果スイッチング素子３、４およびスイッチング素子５、６はそれぞれ１組の駆動信号Ｐ3 、Ｐ4 を受けてそれぞれ各１回導通した後に遮断し、再び１組の駆動信号Ｐ3 、Ｐ4 が入力されるまで遮断状態を保つことになる。図４の装置においてはモノマルチバイブレータ２５、２６の出力パルス幅Ｔ0 を共振型インバータ回路の共振周期に等しいか若干短くしておき、第２パルス発生回路２４の出力周期Ｔを差信号ΔＩに反比例して、Ｔ≧２Ｔ0 の条件にて変化させることによって出力を設定値に保つよう制御することができる。
【００３２】
図６は本発明の１らに別の実施の形態の例を示す接続図であって、共振型インバータ回路４３のスイッチング素子３ないし６を２回連続してＯＮ−ＯＦＦした後にＯＦＦ期間を設けるときの例である。同図において、２４は第２パルス発生回路であり、２５ないし２８はモノマルチバイブレータであって、モノマルチバイブレータ２５は入力信号の立上がりに同期して一定時間幅のパルスを出力し、モノマルチバイブレータ２６ないし２８は入力信号の立下がりに同期して一定時間幅のパルスを出力する。２９及び３０はオアゲートである。その他は図１に示した装置と同機能のものに同符号を付してある。出力電流設定器１８、比較器１７、第２パルス発生回路２４、モノマルチバイブレータ２５ないし２８およびオアゲート２９、３０はインバータ制御回路を構成している。
【００３３】
図７は図６の装置の動作を説明するための線図である。同図において、（ａ）は第２パルス発生回路２４の出力、（ｂ）はモノマルチバイブレータ２５の出力、（ｃ）はモノマルチバイブレータ２６の出力、（ｄ）はモノマルチバイブレータ２７の出力、（ｅ）はモノマルチバイブレータ２８の出力、（ｆ）は駆動信号Ｐ5 、（ｇ）は駆動信号Ｐ6 、（ｈ）は出力端子（ａ）、（ｂ）間に現われる出力電圧をそれぞれ時間の経過とともに示したものである。
【００３４】
図６において、第２パルス発生回路２４は、差信号ΔＩを入力として入力信号の大きさに反比例した周期の同期パルスを出力する。モノマルチバイブレータ２５は、第２パルス発生回路２４の出力の立上がりに同期してパルスを出力し、モノマルチバイブレータ２６は、モノマルチバイブレータ２５の出力信号の立下がりに同期してパルスを出力し、モノマルチバイブレータ２７は、モノマルチバイブレータ２６の出力信号の立下がりに同期してパルスを出力し、モノマルチバイブレータ２８は、モノマルチバイブレータ２７の出力信号の立下がりに同期してパルスを出力する。ここでモノマルチバイブレータ２５ないし２８はその出力パルス幅Ｔ0 が共振型インバータ回路４３の共振周波数に対応する周期よりも若干短く設定しておく。オアゲート２９はモノマルチバイブレータ２７の出力信号とモノマルチバイブレータ２５の出力信号とのどちらかがＯＮの時、駆動信号Ｐ5 を出力する。オアゲート３０は、モノマルチバイブレータ２８の出力信号とモノマルチバイブレータ２６の出力信号とのどちらかがＯＮの時、駆動信号Ｐ6 を出力する。その後第２パルス発生回路２４が次のパルスを出力するまで、スイッチング素子３ないし６は非導通になる。その結果スイッチング素子３ないし６は、２組の駆動信号Ｐ5 、Ｐ6 によって２回ＯＮ−ＯＦＦを交互に繰り返した後に差信号ΔＩに反比例したＯＦＦ期間が設けられることになる。
【００３５】
図６に示した装置と同様にして、モノマルチバイブレータをＮ段接続することによって、スイッチング素子３ないし６は、Ｎ組の駆動信号と次のＮ組の駆動信号との間に差信号ΔＩに反比例したＯＦＦ期間を設けた信号を入力するように構成することができる。
【００３６】
図８は本発明のさらに別の実施の形態の例を示す接続図である。同図において、３１は第３パルス発生回路、３２はのこぎり波発生回路、３３は第２比較器、３４はフリップフロップ回路、３５および３６はアンドゲ−トである。その他は図１に示した装置と同機能のものに同符号を付してある。出力電流設定器１８、比較器１７、第３パルス発生回路３１、のこぎり波発生回路３２、第２比較器３３、フリップフロップ回路３４およびアンドゲ−ト３５、３６はインバータ制御回路を構成している。
【００３７】
図９は図８の装置の動作を説明するための線図である。同図において、（ａ）は第３パルス発生回路３１の出力、（ｂ）はのこぎり波発生回路３２の出力、（ｃ）はフリップフロップ回路３４の出力、（ｄ）は第２比較器３３の出力、（ｅ）は駆動信号Ｐ7 、（ｆ）は駆動信号Ｐ8 、（ｇ）は出力変圧器１１の出力、（ｈ）は出力端子（ａ）、（ｂ）間に現われる出力電圧をそれぞれ時間の経過とともに示したものである。
【００４１】
図８において、第３パルス発生回路３１は共振型インバータ回路の共振周波数よりも若干低い周波数の同期パルスを出力し、のこぎり波発生回路３２は第３パルス発生回路３１の出力に同期してのこぎり波を出力する。第２比較器３３は、のこぎり波発生回路３２の出力と差信号ΔＩとを比較して、のこぎり波発生回路の出力が差信号ΔＩよりも小さいときに正の信号をアンドゲ−ト３５および３６に出力する。フリップフロップ回路３４は第３パルス発生回路３１の出力の立下がりに同期して出力ＱおよびＱバーをアンドゲ−ト３５および３６にそれぞれ出力する。アンドゲ−ト３５および３６は、第２比較器３３の出力とフリップフロップ回路３４の出力とを入力として、駆動信号Ｐ7 およびＰ8 をスイッチング素子３、４および５、６にそれぞれ出力している。同図において、スイッチング周波数は第３パルス発生回路３１の出力周波数となるので、この周波数を共振型インバータ回路の共振周波数よりも小さく共振周波数に近い周波数で一定に制御し、スイッチング素子３ないし６を差信号ΔＩに対応してパルス幅制御することによって、出力電流を設定値に保つように制御する。
【００４２】
図１０は本発明のさらに別の実施の形態の例を示す接続図である。同図において、３１は第３パルス発生回路であり、スイッチング周波数を決定する。３７は位相比較器であり２つの入力信号の位相差に応じた電圧信号を出力する公知の乗算器形、ディジタル形、位相周波数比較器などの位相比較器が用いられる。３８はローパスフィルタであり、位相比較器３７の出力のうち高周波成分を除去する。３９は加算器であり、４０は電圧制御発振器であり、４１および４２はインバータゲートである。その他は図１に示した装置と同機能のものに同符号を付してある。出力電流設定器１８、比較器１７、第３パルス発生回路３１、位相比較器３７、ローパスフィルタ３８、加算器３９、電圧制御発振器４０およびインバータゲート４１、４２はインバータ制御回路を構成している。
【００４３】
図１１は図１０の装置の動作を説明するための線図である。同図において、（ａ）は第３パルス発生回路３１の出力および駆動信号Ｐ9 、（ｂ）は駆動信号Ｐ10、（ｃ）は駆動信号Ｐ11、（ｄ）は駆動信号Ｐ12、（ｅ）は出力変圧器１１の出力、（ｆ）は出力端子（ａ）、（ｂ）間に現われる出力電圧をそれぞれ時間の経過とともに示したものである。
【００４４】
図１０の装置において、第３パルス発生回路３１の出力は、駆動信号Ｐ9 としてスイッチング素子３に出力され、またインバータ回路４２にて極性が反転されて駆動信号Ｐ11としてスイッチング素子５に出力される。さらに第３パルス発生回路３１の出力は電圧制御発振器４０の出力信号と位相比較器３７にて比較されて両入力信号の位相差に相当する電圧が演算される。この位相比較器３７の出力はローパスフィルタ３８にて高周波成分が除去されて加算器３９の一方の入力となる。一方、出力電流設定器１８の設定値Ｉｒは出力電流検出器１６の出力信号Ｉｆと比較器１７にて比較されて差信号ΔＩとなり、加算器３９の他方の入力となる。加算器３９において、ローパスフィルタ３８の出力と比較器１７の出力とが加算されて電圧制御発振器４０に入力され、電圧制御発振器４０は入力電圧に対応した周波数のパルス信号を出力する。この電圧制御発振器４０の出力信号はインバータゲ−ト４１にて極性が反転された後に駆動信号Ｐ10としてスイッチング素子４に出力される。また電圧制御発振器４０の出力は位相比較器３７にフィードバックされるとともに、駆動信号Ｐ12としてスイッチング素子６に出力される。
【００４５】
ここで、位相比較器３７、ローパスフィルタ３８、電圧制御発振器４０は公知のＰＬＬ回路を構成しており、図１０の制御回路は、この公知のＰＬＬ回路の途中に差信号ΔＩを加算する加算器３９を加えたものである。それ故、電圧制御発振器４０は第３パルス発生回路３１の出力周波数と同一の周波数でかつ差信号ΔＩに相当する分だけ位相がずれた波形のパルス信号を出力することになる。その結果、駆動信号Ｐ9 とＰ10と及び駆動信号Ｐ11とＰ12とはそれぞれ差信号ΔＩに相当するα分だけ位相がずれた波形となり、また駆動信号Ｐ9 とＰ11および駆動信号Ｐ10とＰ12とはそれぞれ逆位相となる。同図において、スイッチング周波数を共振周波数よりも小さく共振周波数に近い周波数で一定に制御すると駆動信号の位相差α即ち差信号ΔＩに比例して各スイッチング素子の導通時間が定まることになり、出力電流が設定値に保たれるように制御される。
【００４６】
なお、図４および図６に示した実施例において、モノマルチバイブレ−タ２５ないし２８の出力パルス幅を増減させる制御を加えると、さらに広範囲の出力制御が可能となる。また、図８および図１０に示した実施例において、それぞれ第３パルス発生回路３１の出力周波数を共振型インバータ回路４３の共振周波数に対して増減させる制御を加えると、さらに広範囲の出力制御が可能となる。
【００４７】
図１、図４、図６および図８に示した実施例において、共振型インバ−タ回路４３はフルブリッジ式の回路を示しているが、本発明は、これに代えてハ−フブリッジ式の回路を用いてもよい。また前述したいずれの実施例においても出力電流をフィードバックして設定値を比較することにより出力電流を一定値に保つものを示したが、本発明は出力電流に代えて出力電圧を検出して、これを設定値と比較することにより出力電圧を一定に保つものにも適用できる。
【００５０】
【発明の効果】
上記の通り、本発明のアーク加工用電源装置は、共振型インバータ回路のスイッチング素子のスイッチング周波数を共振周波数に対して変化させることによって出力を調整するものであるので、負荷への出力の変動に対して即応性が良いという効果がある。さらにスイッチング周波数を共振周波数よりも増加させ４個のスイッチング素子のうち相対向する２個のスイッチング素子を１対として各１対のスイッチング素子を交互に連続して所定回数ＯＮ−ＯＦＦした後に差信号に反比例した期間だけ４個のスイッチング素子が全て非導通となる期間を設けることによって最小出力をより小さくすることができ、制御可能な出力範囲を拡大することができる。また、スイッチング周波数を共振周波数よりも若干低い一定の周波数で制御してスイッチング素子をパルス幅制御または移相制御することによって、負荷への出力の変動に対する即応性を保ったまま、低出力領域まで制御範囲を拡大することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の例を示す接続図である。
【図２】図１の装置の動作を説明するための線図であって、スイッチング周波数を共振周波数よりも増加させる場合を示している。
【図３】図１の装置の動作を説明するための線図であって、スイッチング周波数を共振周波数よりも減少させる場合を示している。
【図４】本発明の別の実施の形態の例を示す接続図である。
【図５】図４の装置の動作を説明するための線図である。
【図６】本発明のさらに別の実施の形態の例を示す接続図である。
【図７】図６の装置の動作を説明するための線図である。
【図８】本発明のさらに別の実施の形態の例を示す接続図である。
【図９】図８の装置の動作を説明するための線図である。
【図１０】本発明のさらに別の実施の形態の例を示す接続図である。
【図１１】図１０の装置の動作を説明するための線図である。
【図１２】従来の装置の例を示す接続図である。
【符号の説明】
１  交流電源
２  一次整流回路
３  スイッチング素子
４  スイッチング素子
５  スイッチング素子
６  スイッチング素子
７  ダイオード
８  ダイオード
９  ダイオード
１０  ダイオード
１１  出力変圧器
１２  二次整流回路
１３  直流リアクトル
１４  アーク加工用電極
１５  被加工物
１６  出力電流検出器
１７  比較器
１８  出力電流設定器
１９  パルス発生回路
２０  インバータ制御回路
２１  整流回路
２２  第１パルス発生回路
２３  インバータゲート
２４  第２パルス発生回路
２５  モノマルチバイブレータ
２６  モノマルチバイブレータ
２７  モノマルチバイブレータ
２８  モノマルチバイブレータ
２９  オアゲート
３０  オアゲート
３１  第３パルス発生回路
３２  のこぎり波発生回路
３３  第２比較器
３４  フリップフロップ回路
３５  アンドゲート
３６  アンドゲート
３７  位相比較器
３８  ローパスフィルタ
３９  加算器
４０  電圧制御発振器
４１  インバータゲート
４２  インバータゲート
４３  共振型インバータ回路
【図１】
0003825870.tif 000002
【図２】
0003825870.tif 000003
【図３】
0003825870.tif 000004
【図４】
0003825870.tif 000005
【図５】
0003825870.tif 000006
【図６】
0003825870.tif 000007
【図７】
0003825870.tif 000008
【図８】
0003825870.tif 000009
【図９】
0003825870.tif 000010
【図１０】
0003825870.tif 000011
【図１１】
0003825870.tif 000012
【図１２】
0003825870.tif 000013