(57)【特許請求の範囲】
【請求項１】
複数チャネルの有値データ及び０値データを各別のデータ用サブキャリアに、複数チャネルのパイロット信号を各別のパイロット用サブキャリアにそれぞれ割当て、前記各サブキャリア値を用いて離散逆フーリエ変換の定義式に基づく積和演算を行うことにより逆フーリエ変換信号を出力するマイクロ波送信機用逆フーリエ変換回路であって、前記逆フーリエ変換回路は、前記各有値データに割当てたサブキャリア値のみを用いて積和演算を行う逆高速フーリエ変換部と、逆フーリエ変換したパイロット信号を記憶したメモリと、前記メモリから読み出されたパイロット信号に−１を乗算する乗算部と、前記メモリから読み出されたパイロット信号及び前記乗算部から出力された極性反転パイロット信号を選択的に切替出力する切替部と、前記逆高速フーリエ変換部から出力された逆フーリエ変換データ信号と前記切替部から出力された逆フーリエ変換パイロット信号を加算する加算部とからなることを特徴とするマイクロ波送信機用逆フーリエ変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロ波送信機用逆フーリエ変換回路に係り、特に、複数チャネルの有値データ及び０値データを各別のデータ用サブキャリアに、複数チャネルのパイロット信号を各別のパイロット用サブキャリアにそれぞれ割当て、各サブキャリア値を用いて離散逆フーリエ変換の定義式に基づいた積和演算を行うマイクロ波送信機用逆フーリエ変換回路に関する。
【０００２】
【従来の技術】
最近、移動通信システムにおいては、ＭＭＡＣ（Ｍｕｌｔｉｍｅｄｅｉａ  Ｍｏｂｉｌｅ  Ａｃｃｅｓｓ  Ｃｏｍｍｕｎｉｃａｔｉｏｎ  ｓｙｓｔｅｍ）と呼ばれるマルチメディア移動通信システムが提案され、２００２年の実用化を目指して開発が進んでいる。このＭＭＡＣは、屋内と屋外の双方において移動通信が可能なもので、移動通信の対象となる領域（屋内及び屋外）が光ファイバ網によってネットワーク接続され、利用形態に対応して次の４種類のシステムに分類される。
【０００３】
その第１は、屋内及び屋外における高速無線アクセスであって、ＳＨＦ帯等（３乃至６０ＧＨｚ）の電波を利用し、最大３０Ｍｂｐｓの伝送が可能な移動体通信システムを実現するものである。
【０００４】
その第２は、屋内における超高速無線ＬＡＮ（ローカルエリアネットワーク）であって、ミリ波帯（３０乃至３００ＧＨｚ）の電波を利用し、最大１５６Ｍｂｐｓの伝送が可能な無線ＬＡＮを実現するものである。
【０００５】
その第３は、屋内及び屋外における５ＧＨｚ帯移動アクセスであって、５ＧＨｚ帯の電波を利用し、ＡＴＭ（非同期伝送モード）系の無線アクセスシステム及びイーサネット系の無線ＬＡＮを実現するものである。
【０００６】
その第４は、屋内における無線ホームリンクであって、ＳＨＦ帯等（３乃至６０ＧＨｚ）の電波を利用し、最大１００Ｍｂｐｓの伝送が可能な無線ホームリンクを実現するものである。
【０００７】
図３は、ＭＭＡＣの５ＧＨｚ帯移動アクセスに用いられるマイクロ波送信機の概略構成の一例を示すブロック図である。
【０００８】
図３に示されるように、マイクロ波送信機は、コンボルーショナルコーダー３１と、インターリーバー３２と、ＱＡＭ／ＰＳＫマッパー３３と、０値挿入部３４と、チャネルマッパー３５と、パイロット信号発生部３６と、ＩＦＦＴ（逆高速フーリエ変換部）部３７と、ＧＩ（ガードインターバル）挿入部３８と、シンボルウインドニング３９と、補間フィルタ４０と、デジタル−アナログ変換（Ｄ／Ａ）兼Ｉ／Ｑ変調部４１と、マイクロ波変調器４２と、マイクロ波局部信号発生器４３と、送信アンテナ４４とからなっている。この場合、コンボルーショナルコーダー３１はＦＥＣ（自動誤り訂正）コーダーブロック４５を構成し、インターリーバー３２及びＱＡＭ／ＰＳＫマッパー３３はチャネル変調ブロック４６を構成し、０値挿入部３４、チャネルマッパー３５、パイロット信号発生部３６、ＩＦＦＴ３７、ＧＩ挿入部３８、シンボルウインドニング３９は全体でＯＦＤＭ（直交周波数分割多重）変調ブロック４７を構成し、補間フィルタ４０及びデジタル−アナログ変換兼Ｉ／Ｑ変調部４１はデジタルＩ／Ｑ変調ブロック４８を構成している。また、各構成要素３１乃至４４は、図３に図示されるように接続され、図３の中で、シンボルＩは同相成分が伝送される状態を、シンボルＱは直交成分が伝送される状態を示している。なお、図３においては、それぞれ図示されていないが、０値挿入部３４、チャネルマッパー３５、パイロット信号発生部３６と、ＩＦＦＴ部３７との間にはシリアル−パラレル変換部（Ｓ／Ｐ）が接続されており、ＩＦＦＴ部３７とＧＩ挿入部３８との間にはパラレル−シリアル変換部（Ｐ／Ｓ）が接続されている。
【０００９】
前記構成によるマイクロ波送信機は、概略、次のように動作する。
【００１０】
始めに、ＦＥＣコーダーブロック４５において、コンボルーショナルコーダー３１は、入力データ列に誤り訂正コードを付加し、次続のチャネル変調ブロック４６に供給される。この際の誤り訂正方式としては、例えばパンクチャ畳み込み符号化が採用され、その符号化率はデータ転送速度に応じて選択される。
【００１１】
次に、チャネル変調ブロック４６において、インターリーバー３２は、入力されたデータの並び替え（割り振り）を行い、ＱＡＭ／ＰＳＫマッパー３３は、並び替えたデータを転送速度に応じてＢＰＳＫ（２進位相変移変調）、ＱＰＳＫ（４相位相変調）、１６ＱＡＭ（４相振幅変調）、６４ＱＡＭ（４相振幅変調）による変調（マッピング）を行って同相データＩと直交データＱに変換し、次続のＯＦＤＭ変調ブロック４７に供給される。
【００１２】
次いで、ＯＦＤＭ変調ブロック４７において、チャネルマッパー３５は、データ（同相データＩ及び直交データＱ）を各別に異なるサブチャネルに割り当て、パイロット信号発生部３６は、２値疑似乱数系列によって生成された値をパイロット用サブチャネルに割り当て、０値挿入部３４は、データ及びパイロット信号に割り当てられていないサブキャリアに０値を割り当て、０値を割り当てたサブキャリア（サブキャリア周波数）をなくしている。この後、ＩＦＦＴ部３７は、６４個のサブキャリアの値を用いて逆フーリエ変換し、周波数ドメインを時間ドメインに変換している。ＧＩ挿入部３８は、フェージング対策のため、逆フーリエ変換出力にガードインターバルを設けており、シンボルウインドニング３９は、逆フーリエ変換出力にガードインターバルを設けたことによる直行性の欠如を補うため、逆フーリエ変換出力に対してシンボルウインドニングを行い、次続のデジタルＩ／Ｑ変調ブロック４８に供給される。
【００１３】
続く、デジタルＩ／Ｑ変調ブロック４８において、補間フィルタ４０は、逆フーリエ変換出力を補間し、デジタル−アナログ変換兼Ｉ／Ｑ変調部４１は、補間された逆フーリエ変換出力をデジタル−アナログ変換するとともに、Ｉ／Ｑ変調により同相データＩと直交データＱを合成し、次続のマイクロ波変調器４２に供給される。
【００１４】
続いて、マイクロ波変調器４２は、合成されたアナログ逆フーリエ変換出力信号とマイクロ波局部発振信号発生器４３から出力されたマイクロ波局部発振信号とを混合し、周波数が５ＧＨｚ帯の送信信号を形成する。この送信信号は、送信アンテナ４４を通して利用空間に伝播される。
【００１５】
図４は、図３に図示されたマイクロ波送信機のＯＦＤＭ変調ブロック４７において、データ、パイロット信号、０値をそれぞれサブキャリアに割り当てた状態を対比して表した図表である。
【００１６】
図４に図示の図表において、左欄の数字はサブキャリア番号、中間欄ｋの数字は入力番号、右欄Ｆ（ｋ）の記号は入力値である。
【００１７】
図４に示されるように、入力番号（ｋ）０、２７乃至３７に対応するサブキャリア番号０、２７乃至３１、−３２乃至−２７は、いずれも入力値Ｆ（ｋ）が０になり、入力番号（ｋ）７、２１、４３、５７に対応するサブキャリア番号７、２１、−２１、−５７は、入力値Ｆ（ｋ）がパイロット信号を表すＰ7 、Ｐ21、Ｐ-21 、Ｐ-7になり、それ以外の入力番号（ｋ）１乃至６、８乃至２０、２２乃至２６、３８乃至４２、４４乃至５６、５８乃至６３は、入力値Ｆ（ｋ）がデータを表すｄ24乃至ｄ29、ｄ30乃至ｄ42、ｄ43乃至ｄ47、ｄ0 乃至ｄ4 、ｄ5 乃至ｄ17、ｄ18乃至ｄ23になっている。
【００１８】
図５は、図３に図示されたマイクロ波送信機のＯＦＤＭ変調ブロック４７において、逆フーリエ変換が行われる際の動作経緯を示すフローチャートである。
【００１９】
なお、この場合に行われる逆フーリエ変換は、下式（１）で示される離散逆フーリエ変換の定義式、
【数１】
0003742294.tif 000002
に基づいて行われるもので、５ＧＨｚ帯移動アクセスに用いられるＭＭＡＣの場合、Ｎ＝６４となる。
【００２０】
ここで、図５に図示のフローチャートを用い、逆フーリエ変換が行われる際の動作経緯について説明する。
【００２１】
始めに、ステップＳ５１においては、出力番号ｎを、ｎ＝０に設定する。
【００２２】
次に、ステップＳ５２においては、出力値ｆ（ｎ）を、ｆ（ｎ）＝０に設定する。
【００２３】
次いで、ステップＳ５３においては、入力番号ｋを、ｋ＝０に設定する。
【００２４】
続く、ステップＳ５４においては、出力値ｆ（ｎ）として、ｆ（ｎ）＝ｆ（ｎ）＋Ｆ（ｋ）ｅJ2πnk/64の和を求める。
【００２５】
続いて、ステップＳ５５においては、入力番号ｋを、ｋ＝ｋ＋１に１つ増加する。
【００２６】
次に、ステップＳ５６においては、入力番号ｋについて、ｋが６４に達したか否かを判断する。そして、既に６４に達したと判断した（Ｙ）ときは次のステップＳ５７に移行し、一方、未だ６４に達していないと判断した（Ｎ）ときは前のステップＳ５４に戻り、ステップＳ５４以降の動作が繰り返し実行される。
【００２７】
次いで、ステップＳ５７においては、出力値ｆ（ｎ）として、ｆ（ｎ）＝ｆ（ｎ）／６４に設定する。
【００２８】
続いて、ステップＳ５８においては、出力番号ｎを、ｎ＝ｎ＋１に１つ増加する。
【００２９】
続く、ステップＳ５９においては、出力番号ｎについて、ｎが６４に達したか否かを判断する。そして、既に６４に達したと判断した（Ｙ）ときはこの一連の処理を終了させ、一方、未だ６４に達していないと判断した（Ｎ）ときは前のステップＳ５２に戻り、ステップＳ５２以降の動作が繰り返し実行される。
【００３０】
以上のように、図５に図示された動作経緯に従う逆フーリエ変換を行う際は、一点鎖線で囲まれた部分の演算処理、特に、ステップＳ５４からステップＳ５６までの演算処理を、出力値ｆ（ｎ）の１ポイントを算出するときに６４回の複素数の積和演算を行う必要があり、しかも、全体の出力値ｆ（ｎ）である６４ポイントの出力値ｆ（ｎ）を算出するときには、さらにその積和演算回数の６４倍の回数の積和演算を行う必要があって、全体的な積和演算回数が極めて大きい値になり、その分、逆フーリエ変換の処理速度が遅くなることになる。
【００３１】
このような逆フーリエ変換の処理速度の遅れを改善するため、逆フーリエ変換を行う際に、図４に図示の図表において入力値Ｆ（ｋ）が０値になる箇所、すなわち、入力番号ｋが０、２７乃至３７の積和演算処理を省略し、その積和演算が減った分、逆フーリエ変換の処理速度を速めるようにすることが考えられる。
【００３２】
図６は、この改善された逆フーリエ変換が行われる際の動作経緯を示すフローチャートである。
【００３３】
なお、この場合に行われる逆フーリエ変換は、前述したように、入力値Ｆ（ｋ）が０値になる箇所の積和演算処理を省略するので、前記式（１）の離散逆フーリエ変換の定義式を変更した下式（２）に基づいて行なうことができる。
また、５ＧＨｚ帯移動アクセスに用いられるＭＭＡＣの場合であるから、Ｎ＝６４となる。
【数２】
0003742294.tif 000003
【００３４】
図６に図示のフローチャートを用い、改善された逆フーリエ変換が行われる際の動作経緯について説明する。
【００３５】
始めに、ステップＳ６１においては、出力番号ｎを、ｎ＝０に設定する。
【００３６】
次に、ステップＳ６２においては、出力値ｆ（ｎ）を、ｆ（ｎ）＝０に設定する。
【００３７】
次いで、ステップＳ６３においては、入力番号ｋを、ｋ＝１に設定する。
【００３８】
続く、ステップＳ６４においては、出力値ｆ（ｎ）として、ｆ（ｎ）＝ｆ（ｎ）＋Ｆ（ｋ）ｅJ2πnk/64の和を求める。
【００３９】
続いて、ステップＳ６５においては、入力番号ｋを、ｋ＝ｋ＋１に１つ増加する。
【００４０】
次に、ステップＳ６６においては、入力番号ｋについて、ｋが２７に達したか否かを判断する。そして、既に２７に達したと判断した（Ｙ）ときは次のステップＳ６７に移行し、一方、未だ２７に達していないと判断した（Ｎ）ときは前のステップＳ６４に戻り、ステップＳ６４以降の動作が繰り返し実行される。
【００４１】
次いで、ステップＳ６７においては、入力番号ｋを、ｋ＝３８に設定する。
【００４２】
続く、ステップＳ６８においては、出力値ｆ（ｎ）として、ｆ（ｎ）＝ｆ（ｎ）＋Ｆ（ｋ）ｅJ2πnk/64の和を求める。
【００４３】
続いて、ステップＳ６９においては、入力番号ｋを、ｋ＝ｋ＋１に１つ増加する。
【００４４】
次に、ステップＳ７０においては、入力番号ｋについて、ｋが６４に達したか否かを判断する。そして、既に６４に達したと判断した（Ｙ）ときは次のステップＳ７１に移行し、一方、未だ６４に達していないと判断した（Ｎ）ときは前のステップＳ６８に戻り、ステップＳ６８以降の動作が繰り返し実行される。
【００４５】
次いで、ステップＳ７１においては、出力値ｆ（ｎ）として、ｆ（ｎ）＝ｆ（ｎ）／６４に設定する。
【００４６】
続く、ステップＳ７２においては、出力番号ｎを、ｎ＝ｎ＋１に増加する。
【００４７】
続いて、ステップＳ７３においては、出力番号ｎについて、ｎが６４に達したか否かを判断する。そして、既に６４に達したと判断した（Ｙ）ときはこの一連の処理を終了させ、一方、未だ６４に達していないと判断した（Ｎ）ときは前のステップＳ６２に戻り、ステップＳ６２以降の動作が繰り返し実行される。
【００４８】
【発明が解決しようとする課題】
マイクロ波送信機のＯＦＤＭ変調ブロックにおいて逆フーリエ変換が行われる際に、図６に図示された改善された逆フーリエ変換が行われた場合には、図５に図示されたそれ以前の逆フーリエ変換が行われた場合に比べると、入力値Ｆ（ｋ）が０値になる箇所、すなわち、入力番号ｋが０、２７乃至３７の積和演算処理が省略されているので、それらの積和演算処理回数が減った分だけ、逆フーリエ変換の処理速度を速めることが可能にはなるが、それでも全体の出力値ｆ（ｎ）を算出するには、多くの回数の積和演算処理を行う必要があり、逆フーリエ変換の処理速度の高速化させるには未だ不十分なものである。
【００４９】
本発明は、このような技術的背景に鑑みてなされたもので、その目的は、逆フーリエ変換時の積和演算の回数を低減し、逆フーリエ変換に要する処理時間を短くして逆フーリエ変換処理の高速化を可能にしたマイクロ波送信機用逆フーリエ変換回路を提供することにある。
【００５０】
【課題を解決するための手段】
前記目的を達成するために、本発明によるマイクロ波送信機用逆フーリエ変換回路は、複数チャネルの有値データ及び０値データを各別のデータ用サブキャリアに、複数チャネルのパイロット信号を各別のパイロット用サブキャリアにそれぞれ割当て、各サブキャリア値を用いて離散逆フーリエ変換の定義式に基づく積和演算を行うことにより逆フーリエ変換信号を出力するものであって、逆フーリエ変換回路は、各有値データに割当てたサブキャリア値のみを用いて積和演算を行う逆高速フーリエ変換部と、逆フーリエ変換したパイロット信号を記憶したメモリと、メモリから読み出されたパイロット信号の極性を反転する乗算部と、メモリから読み出されたパイロット信号及び乗算部から出力された極性反転パイロット信号を選択的に切替出力する切替部と、逆高速フーリエ変換部から出力された逆フーリエ変換データ信号と切替部から出力された逆フーリエ変換パイロット信号を加算する加算部とからなる手段を具備する。
【００５１】
前記手段においては、離散逆フーリエ変換の定義式に基づく積和演算により逆フーリエ変換を行う際に、入力値Ｆ（ｋ）が０値になる箇所、すなわち、入力番号ｋが０、２７乃至３７の積和演算処理を省略するとともに、パイロット用サブキャリアに割り当てられる入力番号ｋが７、２１、４３、５７の４つに固定されており、しかも、それらのパイロット信号の出力値ｆ（ｎ）が１または−１のいずれかの値になることから、入力番号が７、２１、４３、５７の積和演算処理も省略しているもので、パイロット信号の積和演算処理を省略する代わりに、データの逆フーリエ変換出力にパイロット信号として選択的に１または−１を加算しているものである。このため、逆フーリエ変換を行う際の積和演算処理の回数がさらに低減され、逆フーリエ変換に要する処理時間が短くなるので、逆フーリエ変換処理を高速化することが可能になる。
【００５２】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００５３】
図１は、本発明によるマイクロ波送信機用逆フーリエ変換回路の１つの実施の形態を示すもので、その要部構成を表すブロック図である。
【００５４】
図１に示すように、この実施の形態に係る逆フーリエ変換回路は、０値を出力する０値挿入部１と、入力されたシリアルデータをチャネル分けして出力するチャネルマッパー２と、逆離散フーリエ変換の定義式に基づきデータの積和演算により逆フーリエ変換を行うＩＦＦＴ（逆高速フーリエ変換）部３と、パイロット信号を逆フーリエ変換後の形で記憶しているメモリ４と、メモリ４の読み出し信号に係数（−１）を乗算する乗算部５と、メモリ４の読み出し信号と乗算部５の乗算出力信号とを選択出力するスイッチからなる切替部６と、ＩＦＦＴ部３の逆フーリエ変換出力データと切替部６の選択出力パイロット信号とを加算する加算部７とからなる。そして、この逆フーリエ変換回路は、図３に図示された０値挿入部３４、チャネルマッパー３５、パイロット信号発生部３６、ＩＦＦＴ部３７からなる構成部分に対応するものである。なお、図１には図示されていないが、０値挿入部１、チャネルマッパー２とＩＦＦＴ部３との間には、シリアル−パラレル変換部（Ｓ／Ｐ）が接続され、加算部７の出力側にパラレル−シリアル変換部（Ｐ／Ｓ）が接続されている。
【００５５】
前記構成による逆フーリエ変換回路は、概略、次のように動作する。
【００５６】
０値挿入部１は、データ用サブチャネル及びパイロット用サブチャネルに割り当てられていないサブチャネル、すなわち、入力番号ｋが０、２７乃至３７のサブキャリアにそれぞれ０値を割り当て、０値を割り当てたサブキャリア（サブキャリア周波数）をなくしている。チャネルマッパー２は、入力されるシリアルデータ（同相データＩ及び直交データＱ）を各別に異なるデータ用サブチャネル、すなわち、入力番号ｋが１乃至６、８乃至２０、２２乃至２６、３８乃至４２、４４乃至５６、５８乃至６３に割り当てている。ＩＦＦＴ部３は、データ用サブチャネルに割り当てたサブキャリアの値を用いて逆フーリエ変換を行い、周波数ドメインを時間ドメインに変換した逆フーリエ変換信号を出力する。
【００５７】
また、メモリ４は、逆フーリエ変換した形のパイロット信号として単位値の１が記憶され、所定の読み出しタイミングに従って読み出される。読み出された単位値１は、直接、切替部６の一方の入力に供給されるとともに、乗算部５で係数（−１）が乗算され、反転単位値−１として切替部６の他方の入力に供給される。このとき、切替部６は、一方の入力に供給された単位値１または他方の入力に供給された反転単位値−１を切替によって出力させるもので、逆フーリエ変換した形のパイロット信号として単位値１を出力すべきときに単位値１を選択出力し、反転単位値−１を出力すべきときに反転単位値−１を選択出力する。加算部７は、ＩＦＦＴ部３から出力されるデータの逆フーリエ変換信号と切替部６から選択出力される単位値１または反転単位値−１を加算し、その加算逆フーリエ変換信号を次続のＧＩ挿入部（図１に図示なし）に供給する。このときの加算逆フーリエ変換信号は、図３に図示されたＩＦＦＴ部３７から出力される逆フーリエ変換信号と同じものである。
【００５８】
次に、図２は、この実施の形態に係る逆フーリエ変換回路において、逆フーリエ変換が行われる際の動作経緯を示すフローチャートである。
【００５９】
なお、この場合に行われる逆フーリエ変換は、前述したように、入力値Ｆ（ｋ）が０値になる箇所の積和演算処理だけでなく、パイロット信号の積和演算処理も省略するので、前記式（２）を更に変更した下式（３）に基づいて行なうことができる。
また、前述の場合と同様に、５ＧＨｚ帯移動アクセスに用いられるＭＭＡＣであるから、Ｎ＝６４となる。
【数３】
0003742294.tif 000004
【００６０】
ここで、図２に図示のフローチャートを用い、逆フーリエ変換が行われる際の動作経緯について説明する。
【００６１】
まず、ステップＳ１においては、出力番号ｎを、ｎ＝０に設定する。
【００６２】
次いで、ステップＳ２においては、出力値ｆ（ｎ）を、ｆ（ｎ）＝０に設定する。
【００６３】
次に、ステップＳ３においては、入力番号ｋを、ｋ＝１に設定する。
【００６４】
続いて、ステップＳ４においては、出力値ｆ（ｎ）として、ｆ（ｎ）＝ｆ（ｎ）＋Ｆ（ｋ）ｅJ2πnk/64の和を算出する。
【００６５】
続く、ステップＳ５においては、入力番号ｋを、ｋ＝ｋ＋１に１つ増加する。
【００６６】
次に、ステップＳ６においては、入力番号ｋについて、ｋが７に達したか否かを判断する。そして、既に７に達したと判断した（Ｙ）ときは次のステップＳ７に移行し、一方、未だ７に達していないと判断した（Ｎ）ときは前のステップＳ４に戻り、ステップＳ４以降の動作が繰り返し実行される。
【００６７】
次いで、ステップＳ７においては、入力番号ｋを、ｋ＝８に設定する。
【００６８】
続いて、ステップＳ８においては、出力値ｆ（ｎ）として、ｆ（ｎ）＝ｆ（ｎ）＋Ｆ（ｋ）ｅJ2πnk/64の和を算出する。
【００６９】
続く、ステップＳ９においては、入力番号ｋを、ｋ＝ｋ＋１に１つ増加する。
【００７０】
次に、ステップＳ１０においては、入力番号ｋについて、ｋが２１に達したか否かを判断する。そして、既に２１に達したと判断した（Ｙ）ときは次のステップＳ１１に移行し、一方、未だ２１に達していないと判断した（Ｎ）ときは前のステップＳ８に戻り、ステップＳ８以降の動作が繰り返し実行される。
【００７１】
次いで、ステップＳ１１においては、入力番号ｋを、ｋ＝２２に設定する。
【００７２】
続く、ステップＳ１２においては、出力値ｆ（ｎ）として、ｆ（ｎ）＝ｆ（ｎ）＋Ｆ（ｋ）ｅJ2πnk/64の和を算出する。
【００７３】
続いて、ステップＳ１３においては、入力番号ｋを、ｋ＝ｋ＋１に１つ増加する。
【００７４】
次に、ステップＳ１４においては、入力番号ｋについて、ｋが２７に達したか否かを判断する。そして、既に２７に達したと判断した（Ｙ）ときは次のステップＳ１５に移行し、一方、未だ２７に達していないと判断した（Ｎ）ときは前のステップＳ１２に戻り、ステップＳ１２以降の動作が繰り返し実行される。
【００７５】
次いで、ステップＳ１５においては、入力番号ｋを、ｋ＝３８に設定する。
【００７６】
続く、ステップＳ１６においては、出力値ｆ（ｎ）として、ｆ（ｎ）＝ｆ（ｎ）＋Ｆ（ｋ）ｅJ2πnk/64の和を算出する。
【００７７】
続いて、ステップＳ１７においては、入力番号ｋを、ｋ＝ｋ＋１に１つ増加する。
【００７８】
次に、ステップＳ１８においては、入力番号ｋについて、ｋが４３に達したか否かを判断する。そして、既に４３に達したと判断した（Ｙ）ときは次のステップＳ１９に移行し、一方、未だ４３に達していないと判断した（Ｎ）ときは前のステップＳ１６に戻り、ステップＳ１６以降の動作が繰り返し実行される。
【００７９】
次いで、ステップＳ１９においては、入力番号ｋを、ｋ＝４４に設定する。
【００８０】
続く、ステップＳ２０においては、出力値ｆ（ｎ）として、ｆ（ｎ）＝ｆ（ｎ）＋Ｆ（ｋ）ｅJ2πnk/64の和を算出する。
【００８１】
続いて、ステップＳ２１においては、入力番号ｋを、ｋ＝ｋ＋１に１つ増加する。
【００８２】
次に、ステップＳ２２においては、入力番号ｋについて、ｋが５７に達したか否かを判断する。そして、既に５７に達したと判断した（Ｙ）ときは次のステップＳ２３に移行し、一方、未だ５７に達していないと判断した（Ｎ）ときは前のステップＳ２０に戻り、ステップＳ２０以降の動作が繰り返し実行される。
【００８３】
次いで、ステップＳ２３においては、入力番号ｋを、ｋ＝５８に設定する。
【００８４】
続く、ステップＳ２４においては、出力値ｆ（ｎ）として、ｆ（ｎ）＝ｆ（ｎ）＋Ｆ（ｋ）ｅJ2πnk/64の和を算出する。
【００８５】
続いて、ステップＳ２５においては、入力番号ｋを、ｋ＝ｋ＋１に１つ増加する。
【００８６】
次に、ステップＳ２６においては、入力番号ｋについて、ｋが６４に達したか否かを判断する。そして、既に６４に達したと判断した（Ｙ）ときは次のステップＳ２７に移行し、一方、未だ６４に達していないと判断した（Ｎ）ときは前のステップＳ２４に戻り、ステップＳ２４以降の動作が繰り返し実行される。
【００８７】
次いで、ステップＳ２７においては、出力値ｆ（ｎ）として、ｆ（ｎ）＝ｆ（ｎ）＋Ｆ（ｋ）ｅJ2πnk/64の和を算出する。
【００８８】
続く、ステップＳ２８においては、出力値ｆ（ｎ）として、ｆ（ｎ）＝ｆ（ｎ）／６４に設定する。
【００８９】
続いて、ステップＳ２９においては、出力番号ｎを、ｎ＝ｎ＋１に１つ増加する。
【００９０】
次に、ステップＳ３０においては、出力番号ｎについて、ｎが６４に達したか否かを判断する。そして、既に６４に達したと判断した（Ｙ）ときはこの一連の処理を終了させ、一方、未だ６４に達していないと判断した（Ｎ）ときは前のステップＳ２に戻り、ステップＳ２以降の動作が繰り返し実行される。
【００９１】
このように、本実施の形態によるマイクロ波送信機用逆フーリエ変換回路によれば、入力値Ｆ（ｋ）が０値になる入力番号ｋが０、２７乃至３７の積和演算処理を省略するとともに、パイロット用サブキャリアに割り当てられる入力番号ｋが７、２１、４３、５７の積和演算処理も省略し、データの逆フーリエ変換出力にパイロット信号として選択的に１または−１を加算しているので、逆フーリエ変換を行う際の積和演算処理の回数をこれまでのものよりもさらに低減することができ、逆フーリエ変換に要する処理時間が短くなり、逆フーリエ変換処理を高速化することが可能になる。
【００９２】
【発明の効果】
以上のように、本発明によれば、逆離散フーリエ変換の定義式に基づく積和演算により逆フーリエ変換を行う際に、入力値Ｆ（ｋ）が０値になる箇所、すなわち、入力番号ｋが０、２７乃至３７の積和演算処理を省略するとともに、パイロット用サブキャリアに割り当てられる入力番号が７、２１、４３、５７の４つに固定されており、しかも、それらのパイロット信号の出力値ｆ（ｎ）が１または−１のいずれかの値になることから、入力番号が７、２１、４３、５７の積和演算処理も省略しているものであり、パイロット信号の積和演算処理を省略する代わりに、データの逆フーリエ変換出力にパイロット信号として選択的に１または−１を加算しているので、逆フーリエ変換を行う際の積和演算処理の回数がさらに低減され、逆フーリエ変換に要する処理時間が短くなって、逆フーリエ変換処理を高速化することが可能になるという効果がある。
【図面の簡単な説明】
【図１】本発明によるマイクロ波送信機用逆フーリエ変換回路の１つの実施の形態を示すもので、その要部構成を表すブロック図である。
【図２】図１に図示されたこの実施の形態による逆フーリエ変換回路において、逆フーリエ変換が行われる際の動作経緯を示すフローチャートである。
【図３】ＭＭＡＣの５ＧＨｚ帯移動アクセスに用いられるマイクロ波送信機の概略構成の一例を示すブロック図である。
【図４】図３に図示されたマイクロ波送信機のＯＦＤＭ変調ブロックにおいて、データ、パイロット信号、０値をそれぞれサブキャリアに割り当てた状態を対比して表した図表である。
【図５】図３に図示されたマイクロ波送信機のＯＦＤＭ変調ブロックにおいて、逆フーリエ変換が行われる際の動作経緯を示すフローチャートである。
【図６】改善された逆フーリエ変換が行われる際の動作経緯を示すフローチャートである。
【符号の説明】
１  ０値挿入部
２  チャネルマッパー
３  ＩＦＦＴ（逆高速フーリエ変換）部
４  メモリ
５  乗算部
６  切替部
７  加算部
【図１】
0003742294.tif 000005
【図２】
0003742294.tif 000006
【図３】
0003742294.tif 000007
【図４】
0003742294.tif 000008
【図５】
0003742294.tif 000009
【図６】
0003742294.tif 000010