(57)【特許請求の範囲】
【請求項１】
絶縁性基板の表面の配線パターンと裏面の配線パターンを、前記絶縁性基板に形成されたスルーホール、或いはバイアホールを介して接続した２層配線基板において、
前記表面の配線パターンと前記裏面の配線パターンは、前記スルーホール、或いはバイアホール内に形成したはんだめっき層によって接続されてなり、
前記はんだめっき層は、前記表面の配線パターン及び前記裏面の配線パターンを電極として、５Ａ／ｄｍｍより大きい電流密度で電気めっきを行うことにより、前記スルーホール、或いはバイアホールの内壁を除くホール内にはんだめっきが成長させられた構成を有してなることを特徴とする２層配線基板。
【請求項２】
前記絶縁性基板は、厚さ７５μｍ以下のポリイミドテープによって構成され、
前記スルーホール、或いはバイアホールは、３０〜５００μｍの直径を有し、
前記表面の配線パターンと前記裏面の配線パターンは、２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを有すると共に一方がデバイスホールに突出し、且つ、表面にソルダレジスト被覆層が施された構成を有する請求項１記載の２層配線基板。
【請求項３】
前記絶縁性基板は、厚さ７５μｍ以下のポリイミドテープによって構成され、
前記スルーホール、或いはバイアホールは、３０〜５００μｍの直径を有し、
前記表面の配線パターンと前記裏面の配線パターンは、２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを有すると共にデバイス搭載領域を除く領域の表面にソルダレジスト被覆層が施された構成を有する請求項１記載の２層配線基板。
【請求項４】
絶縁性基板に穴を形成する第１の工程と、
前記絶縁性基板の表面及び裏面に配線パターンをそれぞれ形成する第２の工程と、
前記表面の配線パターン及び前記裏面の配線パターンをそれぞれ電極として、５Ａ／ｄｍｍより大きい電流密度で電気めっきを行うことにより、前記穴の内壁を除く前記穴内にはんだめっき層を成長させながら形成し、前記表面の配線パターンと前記裏面の配線パターンとを互いに接続する第３の工程と、
を含んでなることを特徴とする２層配線基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、２層配線ＴＡＢテープ等、絶縁性基板の両面に配線パターンを有した２層配線基板及びその製造方法に関し、特に、構成を簡素化してコストダウン、及び生産性の向上を図った２層配線基板及びその製造方法に関する。
【０００２】
【従来の技術】
絶縁性基板の両面に配線パターンが形成され、両面の配線パターンをスルーホール、或いはバイアホールを介して接続した２層配線基板として、ＴＣＰ（Tape Carrier Package) 用の２層配線ＴＡＢ（Tape Automated Bonding）テープがある。
【０００３】
図７には、従来のＴＣＰ用２層配線ＴＡＢテープが示されている。この２層配線ＴＡＢテープは、デバイスホール１Ａ、及びバイアホール１Ｂが形成されたポリイミドテープ１と、ポリイミドテープ１の一面に接着剤２を介して接着されたＣｕ箔から形成された信号用配線パターン３Ａと、ポリイミドテープ１の他面に蒸着されたＣｕ箔から形成された電源・グランド用配線パターン４Ａと、バイアホール１Ｂ内に形成され、信号用配線パターン３Ａと電源・グランド用配線パターン４Ａを電気的に接続するＣｕ蒸着層４Ｂと、信号用配線パターン３Ａの所定の領域に施され、パターン間を保護、絶縁するソルダーレジスト５より構成され、信号用配線パターン３Ａのインナリードにバンプ６を介してＩＣチップ７を接続することにより半導体装置とされる。
【０００４】
図８は、バイアホール１Ｂを介した２層配線の接続構造を示し、信号用配線パターン３Ａと電源・グランド用配線パターン４Ａがバイアホール１Ｂの内壁に電源・グランド用配線パターン４Ａと共に蒸着によって形成されたＣｕ蒸着層４Ｂを介して接続されている。このＣｕ蒸着層４Ｂは、厚さ５００ＡのＮｉ或いはＣｒの下地金属上に厚さ３μｍのＣｕを蒸着することによって形成されている。
【０００５】
一方、２層配線基板の両面の配線パターンの接続を、スルーホール、或いはバイアホールの内壁にＣｕめっき層を形成して行ったものがある。図９の(a) 〜(d) は、Ｃｕめっき層の形成方法を示し、絶縁性基板８とその両面の配線パターン９、１０を貫通したスルーホール８Ａの内壁、及びその近傍にカーボンブラック１１を吸着させ、スルーホール８Ａの内壁以外のカーボンブラック１１をマイクロエッチングで除去し、最後にスルーホール８Ａ内のカーボンブラック１１上に電気めっきを行うことによってＣｕめっき層１２が形成される。また、図１０の(a) 〜(d) は、Ｃｕめっき層の他の形成方法を示し、絶縁性基板８とその両面の配線パターン９、１０を貫通したスルーホール８Ａの内壁に、過マンガン塩酸処理によってＭｎＯ2 層１３を形成し、このＭｎＯ2 層１３とピロール誘電体のモノマーを酸性下で酸化重合させて導電性ポリマー１４を形成し、最後にスルーホール８Ａの導電性ポリマー１４上に電気めっきを行うことによってＣｕめっき層１２が形成される。
【０００６】
【発明が解決しようとする課題】
しかし、従来の２層配線基板によると、スルーホール、或いはバイアホール内に形成したＣｕ蒸着層によって２層配線を接続したものでは、コイルで連続的に蒸着する高価な装置を使用しないと生産性が低くなるという問題がある。
【０００７】
一方、スルーホール、或いはバイアホール内に形成したＣｕめっき層によって２層配線を接続したものでは、Ｃｕめっき前にスルーホール、或いはバイアホールの内壁に導電膜を形成しなければならないため、構成が複雑化して生産性が低下するという問題がある。
【０００８】
従って、本発明の目的はコストダウン、及び生産性の向上を図ることができる２層配線基板を提供することである。
【０００９】
【課題を解決するための手段】
本発明は上記問題点に鑑み、コストダウン、及び生産性の向上を図るため、絶縁性基板の表面の配線パターンと裏面の配線パターンを、前記絶縁性基板に形成されたスルーホール、或いはバイアホールを介して接続した２層配線基板において、前記表面の配線パターンと前記裏面の配線パターンは、前記スルーホール、或いはバイアホール内に形成したはんだめっき層によって接続されてなり、前記はんだめっき層は、前記表面の配線パターン及び前記裏面の配線パターンを電極として、５Ａ／ｄｍｍより大きい電流密度で電気めっきを行うことにより、前記スルーホール、或いはバイアホールの内壁を除くホール内にはんだめっきが成長させられた構成を有してなることを特徴とする２層配線基板を提供するものである。
【００１０】
上記はんだめっき層は、表面の配線パターン、及び裏面の配線パターンを電極として使用する電気めっきによって構成され、上記絶縁性基板は、厚さ７５μｍ以下のポリイミドテープによって構成され、上記スルーホール、或いはバイアホールは、３０〜５００μｍの直径を有し、上記表面の配線パターンと裏面の配線パターンは、２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを有すると共に一方がデバイスホールに突出し、且つ、表面にソルダレジスト被覆層が施された構成を有することが好ましい。
【００１１】
上記はんだめっき層は、表面の配線パターン、及び裏面の配線パターンを電極として使用する電気めっきによって構成され、上記絶縁性基板は、厚さ７５μｍ以下のポリイミドテープによって構成され、上記スルーホール、或いはバイアホールは、３０〜５００μｍの直径を有し、上記表面の配線パターンと裏面の配線パターンは、２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを有すると共にデバイス搭載領域を除く領域の表面にソルダレジスト被覆層が施された構成を有することが好ましい。
【００１２】
更に本発明における２層配線基板の製造方法は、絶縁性基板に穴を形成する第１の工程と、前記絶縁性基板の表面及び裏面に配線パターンをそれぞれ形成する第２の工程と、前記表面の配線パターン及び前記裏面の配線パターンをそれぞれ電極として、５Ａ／ｄｍｍより大きい電流密度で電気めっきを行うことにより、前記穴の内壁を除く前記穴内にはんだめっき層を成長させながら形成し、前記表面の配線パターンと前記裏面の配線パターンとを互いに接続する第３の工程とを含んでなることを特徴としている。
【００１３】
【発明の実施の形態】
以下、本発明の２層配線基板を添付図面を参照しながら詳細に説明する。
【００１４】
図１には、本発明の第１の実施の形態としてＴＣＰ用２層配線ＴＡＢテープが示されている。この２層配線ＴＡＢテープは、デバイスホール１Ａ、及びバイアホール１Ｂが形成されたポリイミドテープ１と、ポリイミドテープ１の一面に接着剤２を介して接着されたＣｕ箔から形成された信号用配線パターン３Ａと、ポリイミドテープ１の他面に蒸着されたＣｕ箔から形成された電源・グランド用配線パターン４Ａと、バイアホール１Ｂ内に形成され、信号用配線パターン３Ａと電源・グランド用配線パターン４Ａを電気的に接続するはんだめっき層１５と、信号用配線パターン３Ａ、及び電源・グランド用配線パターン４Ａの所定の領域に施され、各パターン間を保護、絶縁するソルダーレジスト５Ａ、５Ｂより構成され、信号用配線パターン３Ａのインナリードにバンプ６を介してＩＣチップ７を接続することにより半導体装置とされる。
【００１５】
ポリイミドテープ１は、２０〜７５μｍの厚さを有し、バイアホール１Ｂは３０〜５００μｍの直径を有している。
【００１６】
信号用配線パターン３Ａと電源・グランド用配線パターン４Ａは、２５μｍ以下の厚さと１００μｍ以下の配線間ピッチを有している。
【００１７】
図２は、上記２層配線ＴＡＢテープのバイアホール１Ｂを示し、信号用配線パターン３Ａと電源・グランド用配線パターン４Ａは、電気はんだめっきによってバイアホール１Ｂ内に成長したはんだめっき層１５によって接続されている。電気はんだめっきは、例えば、表１に示す光沢はんだと無光沢はんだを用い、５Ａ／ｄｍｍより大きい電流密度で行う。
【表１】
0003733644.tif 000002
【００１８】
以上の構成において、２層配線ＴＡＢテープを製造する場合には、まず、図３の(a) に示すように、厚さ２０〜７５μｍのポリイミドテープ１の一面に厚さ２５μｍ以下のＣｕ箔４が蒸着された２層ＣＣＬ（Copper Clad Laminate）材を準備し、そのポリイミドテープ１のＣｕ箔４と反対側の面に、接着剤２を所定の厚さで塗布してその上に厚さ２５μｍ以下のＣｕ箔３をロールラミネートする。
【００１９】
次に、図３の(b) に示すように、Ｃｕ箔４のデバイスホール形成位置に所定の面積の穴４Ｃを、また、バイアホール形成位置に直径３０〜５００μｍの穴４Ｄをそれぞれフォトアプリケーションとエッチングで形成する。
【００２０】
続いて、図３の(c) に示すように、Ｃｕ箔４をマスクとして、ポリイミドテープ１の穴４Ｃ、４Ｄから露出した部分にレーザ加工を行い、デバイスホール１Ａ、及びバイアホール１Ｂを形成する。
【００２１】
この後、図３の(d) に示すように、Ｃｕ箔３、４にフォトアプリケーションとエッチングを施して、１００μｍ以下の配線間ピッチの信号用配線パターン３Ａ、及び電源・グランド用配線パターン４Ａをそれぞれ形成する。
【００２２】
更に、図３の(e) に示すように、信号用配線パターン３Ａの所定の領域にソルダーレジスト５Ａを塗布すると共に、図４に示すように、バイアホール１Ｂの周囲の所定の領域を残すように電源・グランド用配線パターン４Ａにソルダーレジスト５Ｂを塗布する。
【００２３】
最後に、図２に示すように、５Ａ／ｄｍｍより大きい電流密度で電気はんだめっきを行ってバイアホール１Ｂ内にはんだめっき層１５を成長させ、信号用配線パターン３Ａと電源・グランド用配線パターン４Ａを接続する。
【００２４】
このような２層配線ＴＡＢテープによると、電気はんだめっきによってバイアホール１Ｂ内にはんだめっき層１５を成長させ、ポリイミドテープ１の両面の信号用配線パターン３Ａと電源・グランド用配線パターン４Ａを接続しているため、構成の簡素化が図れ、コストダウン、及び生産性の向上を図ることができる。
【００２５】
第１の実施の形態において、Ｃｕ箔の厚さを２５μｍ以下にする理由は、配線パターン間のピッチが８０μｍまではＣｕ箔の厚さが３５μｍまでエッチング可能であったが、配線パターン間のピッチを８０μｍ以下にして微細化を図ろうとすると、Ｃｕ箔の厚さが２５μｍ以下でないとエッチングできなくなるからである。また、ポリイミドテープ１の厚さを２０〜７５μｍにする理由は、ポリイミドキャスティング製法の制限のためには７５μｍ以下の厚さが望ましく、電気絶縁性とテープ搬送の強さを確保するため最小２０μｍの厚さが必要になるからである。更に、バイアホール１Ｂの直径を３０〜５００μｍにする理由は、配線パターンの微細化に対応するためである。更にまた、電気はんだめっきを５Ａ／ｄｍｍより大きい電流密度で行う理由は、信号用配線パターン３Ａと電源・グランド用配線パターン４Ａの導通を確実に確保するためである。即ち、５Ａ／ｄｍｍより大きい電流密度で行うと、バイアホール１Ｂの内壁が無処理状態、つまり、導電膜の形成を行わなくても、信号用配線パターン３Ａと電源・グランド用配線パターン４Ａにわたってばんだを成長させることができる。
【００２６】
図５には、本発明の第２の実施の形態に係る２層配線ＴＡＢテープが示されている。この２層配線ＴＡＢテープは、第１の実施の形態において信号用配線パターン３Ａと電源・グランド用配線パターン４Ａがスルーホール１Ｃに電気はんだめっきによって成長させられたはんだめっき層１５によって接続された構成を有している。このようにスルーホール１Ｃを用いた接続でも、第１の実施の形態と同様な効果を得ることができる。
【００２７】
図６には、本発明の第３の実施の形態に係る２層配線ＴＡＢテープが示されている。この２層配線ＴＡＢテープは、ポリイミドテープ１の両面に接着剤を用いずにＣｕ箔がラミネートされた３層ＣＣＬ材から構成され、両面のＣｕ箔をエッチングして形成された信号用配線パターン３Ａと電源・グランド用配線パターン４Ａはスルーホール１Ｃに電気はんだめっきによって成長させられたはんだめっき層１５によって接続されている。ポリイミドテープ１にはデバイスホールがなく、信号用配線パターン３Ａ上にバンプ６を介してＩＣチップが搭載される。信号用配線パターン３Ａのチップ搭載領域にははんだめっき１６が施されている。このような２層配線ＴＡＢテープでは、第１、及び第２の実施の形態と同様な効果を得ることができる他、デバイスホールがないため、更に構成の簡素化を図ることができる。
【００２８】
【実施例１】
厚さ５０μｍのポリイミドテープの一面に厚さ１８μｍのＣｕ箔が蒸着によってラミネートされた２層ＣＣＬ材のポリイミドテープの他面に、厚さ１３μｍの接着剤層を形成し、更にその上に厚さ２５μｍのＣｕ箔をロールラミネートして、厚さ１８μｍのＣｕ箔のインナーリード側と入力リード側のバイアホール形成位置に直径３０μｍの穴をそれぞれ６４個ずつ、また、デバイスホール形成位置に６ｍｍ角の穴をフォトアプリケーションとエッチングによってそれぞれ形成した。更に、エッチングで穴開けしたＣｕ箔層をマスクとしてレーザ加工を行い、ポリイミドテープのインナーリード側と入力リード側に直径３０μｍのバイアホールをそれぞれ６４個、また、中央に６ｍｍ角のデバイスホールをそれぞれ形成した。そして、厚さ２５μｍのＣｕ箔から配線間ピッチが８０μｍのインナーリードと入力リードを有する信号配線層を、また、厚さ１８μｍのＣｕ箔から角形の電源・グランド層をそれぞれフォトアプリケーションとエッチングによって作成した。次に、バイアホールの周囲直径１３０μｍを残してソルダーレジストを厚さ１５μｍで塗布した。最後に光沢はんだめっきを用いて電流密度５Ａ／ｄｍｍで電気はんだめっきを行い、バイアホール内に厚さ７μｍのはんだめっき層を成長させ、２層配線を導通させた。
【００２９】
ここで、２層配線の導通部の信頼性を評価するために、−５５℃×３０分と１５０℃×３０分を１サイクルとした温度サイクル試験を１０００サイクル実施して、導通抵抗の変化を２００、５００、１０００サイクルごとに測定したところ、抵抗の増加もなく、２層配線の導通部、つまり、はんだめっき層の熱ストレスによる信頼性が得られていることが判った。また、８５℃、湿度８５％でＤＣバイアス５０Ｖでのマイグレーション試験を１０００時間実施したところ、２層配線の導通部、つまり、はんだめっき層の導通破壊もなく、２層配線層の絶縁破壊はないことが判った。
【００３０】
【実施例２】
厚さ５０μｍのポリイミドテープの両面に厚さ１８μｍのＣｕ箔が蒸着によってラミネートされた３層ＣＣＬ材の一方のＣｕ箔のインナーリード側と入力リード側のバイアホール形成位置に直径３０μｍの穴をフォトアプリケーションとエッチングによってそれぞれ６４個形成した。更に、エッチングで穴開けしたＣｕ箔層をマスクとしてレーザ加工を行い、ポリイミドテープのインナーリード側と入力リード側に直径３０μｍのスルーホールをそれぞれ６４個形成した。そして、一方のＣｕ箔から配線間ピッチが８０μｍのインナーリードと入力リードを有する信号配線層を、また、他方のＣｕ箔から角形の電源・グランド層をそれぞれフォトアプリケーションとエッチングによって作成した。次に、バイアホールの周囲直径１３０μｍを残してソルダーレジストを厚さ１５μｍで塗布した。最後に光沢はんだめっきを用いて電流密度６Ａ／ｄｍｍで電気はんだめっきを行い、バイアホール内に厚さ７μｍのはんだめっき層を成長させ、２層配線を導通させた。
【００３１】
ここで、２層配線の導通部の信頼性を評価するために、−５５℃×３０分と１５０℃×３０分を１サイクルとした温度サイクル試験を１０００サイクル実施して、導通抵抗の変化を２００、５００、１０００サイクルごとに測定したところ、抵抗の増加もなく、２層配線の導通部、つまり、はんだめっき層の熱ストレスによる信頼性が得られていることが判った。また、８５℃、湿度８５％でＤＣバイアス５０Ｖでのマイグレーション試験を１０００時間実施したところ、２層配線の導通部、つまり、はんだめっき層の導通破壊もなく、２層配線層の絶縁破壊はないことが判った。
【００３２】
【発明の効果】
以上説明したように、本発明の２層配線基板及びその製造方法によると、電気はんだめっきによってスルーホール、或いはバイアホール内にはんだめっき層を成長させ、絶縁性基板の両面の配線パターンを接続しているため、構成の簡素化が図れ、コストダウン、及び生産性の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す断面図。
【図２】第１の実施の形態におけるバイアホールの断面図。
【図３】第１の実施の形態における製造工程を示す断面図。
【図４】第１の実施の形態における製造工程を示す断面図。
【図５】本発明の第２の実施の形態を示す断面図。
【図６】本発明の第３の実施の形態を示す断面図。
【図７】従来の２層配線ＴＡＢテープを示す断面図。
【図８】従来の２層配線ＴＡＢテープにおけるバイアホールの断面図。
【図９】従来の２層配線基板の２層配線の導通構造を示す断面図。
【図１０】従来の２層配線基板の２層配線の導通構造を示す断面図。
【符号の説明】
１      ポリイミドテープ
１Ａ    デバイスホール
１Ｂ    バイアホール
１Ｃ    スルーホール
２      接着剤
３      Ｃｕ箔
３Ａ    信号用配線パターン
４      Ｃｕ箔
４Ａ    電源・グランド用配線パターン
４Ｂ    Ｃｕ蒸着層
４Ｃ、４Ｄ    穴
５、５Ａ、５Ｂ    ソルダーレジスト
６      バンプ
７      ＩＣチップ
８      絶縁性基板
９、１０    配線パターン
１１    カーボンブラック
１２    Ｃｕめっき層
１３    ＭｎＯ2 層
１４    導電性ポリマー
１５    はんだめっき層
１６    はんだめっき
【図１】
0003733644.tif 000003
【図２】
0003733644.tif 000004
【図３】
0003733644.tif 000005
【図４】
0003733644.tif 000006
【図５】
0003733644.tif 000007
【図６】
0003733644.tif 000008
【図７】
0003733644.tif 000009
【図８】
0003733644.tif 000010
【図９】
0003733644.tif 000011
【図１０】
0003733644.tif 000012