(57)【特許請求の範囲】
【請求項１】
外部から供給された電源電圧を昇圧または降圧した内部電圧を生成する内部電圧生成手段と、
複数の抵抗素子を有し、前記内部電圧を各抵抗素子の抵抗比で分圧した第１の分圧電圧を出力する第１の抵抗分圧回路と、
基準電圧と前記第１の分圧電圧との比較結果に応じて前記内部電圧生成手段を制御する比較手段と、を備えた半導体集積回路において、
前記内部電圧生成手段の出力端子と接地端子との間に直列接続された複数のキャパシタ素子を有し、前記複数のキャパシタ素子の間から第２の分圧電圧を出力する容量分圧回路を備え、
前記比較手段は、
前記内部電圧生成手段を動作させるか否かを示す信号を出力する第１の差動増幅器と、
前記第１の差動増幅器の電源端子に電源電圧を供給するか否かを切り替える第２の差動増幅器と、を有し、
前記第２の差動増幅器は、前記第１の差動増幅器よりも低消費電力型の回路で構成され、前記内部電圧生成手段の動作期間中は前記第１の分圧電圧と前記基準電圧との比較結果に基づいて前記第１の差動増幅器の電源端子に電源電圧を供給するか否かを判断し、前記内部電圧生成手段の非動作期間中は前記第２の分圧電圧と前記基準電圧との比較結果に基づいて前記第１の差動増幅器の電源端子に電源電圧を供給するか否かを判断し、
前記第１の抵抗分圧回路は、前記内部電圧生成手段が動作している間のみ電流が流れるように前記比較手段により制御されることを特徴とする半導体集積回路。
【請求項２】
前記第１の抵抗分圧回路内の各抵抗素子に電流を流すか否かを切り替える第１のスイッチ手段と、
前記第１の抵抗分圧回路の分圧出力端子と前記容量分圧回路の分圧出力端子との間に接続された第２のスイッチ手段と、を備え、
前記比較手段は、前記内部電圧が所定の電圧を超えた場合には、前記第１の抵抗分圧回路内の各抵抗素子に電流が流れないように前記第１のスイッチ手段を切替制御し、かつ、前記第１の抵抗分圧回路の分圧出力端子と前記容量分圧回路の分圧出力端子とが遮断されるように前記第２のスイッチ手段を切替制御し、かつ、前記基準電圧と前記第２の分圧電圧との比較結果に応じて前記内部電圧制御手段を動作させるか否かを判断し、前記内部電圧が前記所定の電圧以下の場合には、前記第１の抵抗分圧回路内の各抵抗素子に電流が流れるように前記第１のスイッチ手段を切替制御し、かつ、前記第１の抵抗分圧回路の分圧出力端子と前記容量分圧回路の分圧出力端子とが接続されるように前記第２のスイッチ手段を切替制御し、かつ、前記基準電圧と前記第１の分圧電圧との比較結果に基づいて前記内部電圧制御手段の動作を継続するか否かを判断することを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
複数の抵抗素子を有し、前記内部電圧を各抵抗素子の抵抗比で分圧した第３の分圧電圧を出力する第２の抵抗分圧回路を備え、
前記第２の抵抗分圧回路の分圧出力端子と前記容量分圧回路の分圧出力端子とを接続したことを特徴とする請求項１または２に記載の半導体集積回路。
【請求項４】
前記第１の抵抗分圧回路内の各抵抗素子の抵抗比と、前記第２の抵抗分圧回路内の各抵抗素子の抵抗比とを略等しくし、かつ、前記第１の抵抗分圧回路内の各抵抗素子のインピーダンスを前記第２の抵抗分圧回路内の各抵抗素子のインピーダンスよりも小さくすることを特徴とする請求項３に記載の半導体集積回路。
【請求項５】
前記容量分圧回路内の各キャパシタ素子は、ディプレンション型のＭＯＳトランジスタで構成されることを特徴とする請求項１〜４のいずれかに記載の半導体集積回路。
【請求項６】
前記第１および第２のスイッチ手段は、ＣＭＯＳトランジスタで構成されることを特徴とする請求項２に記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、外部から供給された電源電圧を用いて、ＤＲＡＭ等の半導体装置の内部で使用される内部電圧を発生する半導体集積回路に関する。
【０００２】
【従来の技術】
半導体装置（例えば、ＤＲＡＭ）内部で複数の電圧レベルの電圧を使用する場合がある。このような場合、外部から供給された電源電圧を半導体装置の内部で昇圧あるいは降圧する回路を有する。
【０００３】
図１２はこの種の従来の昇圧回路の概略構成図である。図１２の回路は、オペアンプ１と、オペアンプ１の正側入力端子に接続された抵抗分圧回路５と、オペアンプ１の出力端子に接続されたインバータＩＶ１と、インバータＩＶ１の出力により制御されるリングオシレータ２と、リングオシレータ２の出力により制御されるチャージポンプ３と、チャージポンプ３の出力端子に接続されたキャパシタＣppとを有する。
【０００４】
抵抗分圧回路５は、チャージポンプ３で昇圧された昇圧電圧Ｖppを分圧する。オペアンプ１は、抵抗分圧回路５の分圧電圧TAPと基準電圧ＶBGRとを比較し、前者の電圧レベルの方が高ければ正信号を出力し、後者の電圧レベルの方が高ければ負信号を出力する。したがって、インバータＩＶ１の出力OSCEは、分圧電圧TAP＞基準電圧ＶBGRのときにローレベルになり、分圧電圧TAP＜基準電圧ＶBGRのときにハイレベルになる。
【０００５】
なお、基準電圧ＶBGRは、温度特性を持たない不図示のバンドギャップリファ レンス回路の出力電圧であり、例えば、ＶBGR＝1.25Ｖに設定される。
【０００６】
図１３は、図１２の昇圧回路で昇圧された昇圧電圧Ｖpp、分圧電圧TAP、およ びインバータＩＶ１の出力OSCEの各電圧波形図である。以下、図１３の電圧波形図に基づいて図１２の昇圧回路の動作を説明する。
【０００７】
昇圧電圧Ｖppが安定状態から低下し、分圧電圧TAPが基準電圧ＶBGRよりも低くなると、インバータＩＶ１の出力がローレベルからハイレベルに変化する。これにより、リングオシレータ２が発振動作を開始し、それに応じてチャージポンプ３も昇圧動作を開始する。
【０００８】
昇圧電圧Ｖppが高くなると、やがて分圧電圧TAPが基準電圧ＶBGRよりも高くなり、インバータＩＶ１の出力がローレベルに変化する。これにより、リングオシレータ２は発振動作を停止し、それに応じてチャージポンプ３も昇圧動作を停止する。
【０００９】
以上の動作を繰り返すことにより、昇圧電圧Ｖppは、（１）式で示す電圧値になる。
【００１０】
Ｖpp＝｛１＋（Ｒ２／Ｒ１）｝×ＶBGR      …（１）
図１４は図１２のオペアンプ１の等価回路図である。図１４のオペアンプ１は、カレントミラーを構成するPMOSトランジスタＱ１，Ｑ２と、入力信号の論理に応じてオン・オフするNMOSトランジスタＱ３，Ｑ４と、オペアンプ１をイネーブル状態（活性状態）にするか否かを切り替えるNMOSトランジスタＱ５と、オペアンプ１の出力を有効にするか否かを切り替えるNMOSトランジスタＱ６とを有する。
【００１１】
図１４のトランジスタＱ３のゲート電圧がトランジスタＱ４のゲート電圧よりも高ければトランジスタＱ３がオンし、それに応じてトランジスタＱ１，Ｑ２がオンしてＶOUTは正電源電圧Ｖccと略等しくなる。逆に、トランジスタＱ４のゲ ート電圧がトランジスタＱ３のゲート電圧よりも低ければトランジスタＱ４がオンして、Voutは接地電圧と略等しくなる。
【００１２】
最近のDRAMやFRAM等は、消費電力の低減のため、メモリの動作状態時と待機状態時とで昇圧回路の制御を切り替え、動作状態時のみ昇圧回路を動作させている。ところが、昇圧回路で昇圧された昇圧電圧は、メモリ内部の数多くの場所で使用されるため、昇圧回路の負荷はかなり重くなる。したがって、消費電力の低減のため、動作状態時のみ昇圧回路を動作させるようにすると、昇圧電圧が所望の電圧に達するまでにかなりの時間がかかってしまう。
【００１３】
そこで、図１５に示すように、動作状態時の電圧制御回路２１ａと、待機時の電圧制御回路２１ｂとを有する昇圧回路が提案されている。電圧制御回路２１ａ，２１ｂの回路構成はほぼ同じであるが、電圧制御回路２１ｂ内のオペアンプ１ａは低消費電力型であり、また、電圧制御回路２１ｂ内の抵抗Ｒ1H，Ｒ2Hは電圧制御回路２１ａ内の抵抗Ｒ1L，Ｒ2Lの抵抗値よりも大きい。
【００１４】
図１５のオペアンプ１ａは、動作状態時を示す信号activeがハイレベルのときのみ動作し、オペアンプ１ｂは、待機時を示す信号standbyがハイレベルのとき のみ動作する。
【００１５】
【発明が解決しようとする課題】
しかしながら、図１５の昇圧回路には、以下の問題がある。待機状態時には、半導体装置内のほとんどの回路は動作しないため、昇圧回路の駆動能力をできるだけ制限するのが望ましい。そのためには、オペアンプ１ｓの消費電流を少なくするとともに、抵抗分圧回路５を構成する抵抗Ｒ1H，Ｒ2Hの抵抗値をできるだけ大きくして、貫通電流を少なくする必要がある。
【００１６】
オペアンプ１ｓの消費電流を少なくすることは、従来知られた技術であり、電流を制限するためのトランジスタを追加することで、容易に実現可能である。ところが、抵抗分圧回路を構成する抵抗Ｒ1H，Ｒ2Hを高抵抗にすると、それに応じて抵抗配線の占める面積が増大し、抵抗配線の浮遊容量も増大する。その結果、ＲＣ遅延量が大きくなり、電圧のフィードバック制御が鈍くなる。
【００１７】
以上では、昇圧回路についてのみ説明したが、降圧回路の場合も、同様の問題が生じる。
【００１８】
図１６は従来の降圧回路の概略構成図である。図１６の降圧回路は、オペアンプ１と、PMOSトランジスタＱ８と、抵抗分圧回路５を構成する抵抗Ｒ１，Ｒ２とで構成される。降圧電圧Ｖoutが所望の電圧よりも低くなると、抵抗分圧回路５ の分圧電圧TAPが基準電圧ＶBGRよりも低くなる。それに応じて、オペアンプ１の出力電圧は高くなり、トランジスタＱ８はオフする。これにより、降圧電圧Ｖoutを高くするような制御が行われる。
【００１９】
また、図１７は動作状態時の電圧制御回路と待機時の電圧制御回路とを有する降圧回路の回路図である。図１７の回路は、動作状態時にはスイッチをオンし、待機時にはスイッチをオンする。
【００２０】
図１７の降圧回路も、図１２の昇圧回路と同様に、抵抗分圧回路５を有するため、待機時に消費電力を低減しようとすると、チップの占有面積が増えるとともに、配線遅延も増大し、製造コストも高くなるという問題がある。
【００２１】
本発明は、このような点に鑑みてなされたものであり、その目的は、チップの占有面積が小さくても消費電力を低減できる半導体集積回路を提供することにある。
【００２２】
【課題を解決するための手段】
本発明の一態様によれば、外部から供給された電源電圧を昇圧または降圧した内部電圧を生成する内部電圧生成手段と、
複数の抵抗素子を有し、前記内部電圧を各抵抗素子の抵抗比で分圧した第１の分圧電圧を出力する第１の抵抗分圧回路と、
基準電圧と前記第１の分圧電圧との比較結果に応じて前記内部電圧生成手段を制御する比較手段と、を備えた半導体集積回路において、
前記内部電圧生成手段の出力端子と接地端子との間に直列接続された複数のキャパシタ素子を有し、前記複数のキャパシタ素子の間から第２の分圧電圧を出力する容量分圧回路を備え、
前記比較手段は、
前記内部電圧生成手段を動作させるか否かを示す信号を出力する第１の差動増幅器と、
前記第１の差動増幅器の電源端子に電源電圧を供給するか否かを切り替える第２の差動増幅器と、を有し、
前記第２の差動増幅器は、前記第１の差動増幅器よりも低消費電力型の回路で構成され、前記内部電圧生成手段の動作期間中は前記第１の分圧電圧と前記基準電圧との比較結果に基づいて前記第１の差動増幅器の電源端子に電源電圧を供給するか否かを判断し、前記内部電圧生成手段の非動作期間中は前記第２の分圧電圧と前記基準電圧との比較結果に基づいて前記第１の差動増幅器の電源端子に電源電圧を供給するか否かを判断し、
前記第１の抵抗分圧回路は、前記内部電圧生成手段が動作している間のみ電流が流れるように前記比較手段により制御されることを特徴とする半導体集積回路が適用される。
【００２３】
本発明の一態様では、内部電圧生成手段の非動作期間中は、第１の抵抗分圧回路に電流が流れないようにして、容量分圧回路の分圧出力により内部電圧を制御するため、消費電力を低減することができる。
【００２４】
本発明の一態様では、内部電圧生成手段の動作状態により第１および第２のスイッチ手段を切り替えるため、内部電圧生成手段が動作中は追随性よく内部電圧を制御でき、かつ、内部電圧生成手段の非動作期間中は消費電力を低減できる。
【００２５】
本発明の一態様では、内部電圧生成手段の動作状態に応じて第１の差動増幅器に入力される電圧を切り替えるため、一個の差動増幅器で内部電圧の制御を行うことができる。
【００２６】
本発明の一態様では、第１の差動増幅器の電源端子に電圧を供給するか否かを制御する第２の差動増幅器を設けるため、必要な場合のみ第１の差動増幅器の電源端子に電圧を供給することができ、第１の差動増幅器の消費電力を抑制できる。
【００２７】
本発明の一態様では、第２の差動増幅器を低消費電力型の回路で構成するため、第２の差動増幅器に常時電源電圧を供給しても、全体としての消費電力は増えない。
【００２８】
本発明の一態様では、第２の抵抗分圧回路を設けるため、比較手段の入力端子が浮遊状態になることはなく、消費電力を低減できる。
【００２９】
本発明の一態様では、第１および第２の抵抗分圧回路の抵抗比を略等しくするため、両者の分圧出力電圧が略等しくなり、かつ、第１の抵抗分圧回路内の各抵抗素子のインピーダンスは第２の抵抗分圧回路内の各抵抗素子のインピーダンスよりも小さいため、第２の抵抗分圧回路の消費電力を抑制できる。
【００３０】
本発明の一態様では、容量分圧回路内の各キャパシタ素子をディプレション型にするため、ＰＮ接合によるリークが起きなくなる。
【００３１】
本発明の一態様では、第１および第２のスイッチ手段をCMOSトランジスタで構成するため、トランジスタのしきい値の影響を受けなくなる。
【００３２】
【発明の実施の形態】
以下、本発明に係る半導体集積回路について、図面を参照しながら具体的に説明する。以下では、半導体集積回路の一例として、外部から供給された電源電圧を昇圧する昇圧回路、あるいは電源電圧を降圧する降圧回路について説明する。
【００３３】
（第１の実施形態）
第１の実施形態は、昇圧回路の待機状態時での消費電力を少なくしたことを特徴とする。
【００３４】
図１は第１の実施形態の昇圧回路の回路図である。図１では、図１２と共通の構成部分には同一符号を付しており、以下では相違点を中心に説明する。
【００３５】
図１の昇圧回路は、図１２と同様に、オペアンプ（第１の差動増幅器）１と、インバータＩＶ１と、リングオシレータ２と、チャージポンプ３とを有する。この他、図１の昇圧回路は、昇圧電圧Ｖppと接地電圧間に直列接続されたキャパシタＣ１，Ｃ２からなる容量分圧回路４と、昇圧電圧Ｖppと接地電圧間に直列接続された抵抗Ｒ１，Ｒ２からなる第１の抵抗分圧回路５と、抵抗Ｒ１，Ｒ２の間に接続されたトランジスタスイッチ（第１のスイッチ手段）ＳＷ１と、容量分圧回路４および第１の抵抗分圧回路５の各分圧出力端子間に接続されたトランジスタスイッチ（第２のスイッチ手段）ＳＷ２とを有する。トランジスタスイッチＳＷ１，ＳＷ２のゲート端子にはいずれも、インバータＩＶ１の出力OSCEが入力される。オペアンプ１は、図１４と同様に構成されている。図１のリングオシレータ２とチャージポンプ３は、内部電圧生成手段に対応する。
【００３６】
次に、図１の昇圧回路の動作を説明する。定常状態では、オペアンプ１の正側入力端子TAPCの電圧と負側入力端子の電圧ＶBGRは同電圧になる。昇圧電圧Ｖpp が所望の電圧を越えると、オペアンプ１の出力電圧は正電圧になり、インバータＩＶ１の出力OSCEはローレベルになる。したがって、リングオシレータ２は発振動作を停止し、それに応じてチャージポンプ３は昇圧動作を停止する。
【００３７】
この状態で時間が経過すると、昇圧電圧Ｖppの供給を受ける不図示の負荷回路内のトランジスタのＰＮ接合容量からのリークにより、昇圧電圧Ｖppは徐々に低下する。
【００３８】
やがて、昇圧電圧Ｖppが所望の電圧よりも低くなると、オペアンプ１の正側入力端子TAPCの電圧は基準電圧ＶBGRよりも低くなり、オペアンプ１の出力電圧が 低くなってインバータＩＶ１の出力はハイレベルになる。これにより、リングオシレータ２は発振動作を開始し、それに応じてチャージポンプ３も昇圧動作を開始する。
【００３９】
また、インバータＩＶ１の出力がハイレベルになると、トランジスタスイッチＳＷ１，ＳＷ２がともにオンし、オペアンプ１の正側入力端子TAPCの電圧は抵抗Ｒ１，Ｒ２の接続点TAPRと同電位になる。このように、チャージポンプ３が昇圧動作を行っている間は、抵抗Ｒ１，Ｒ２により昇圧電圧Ｖppの制御が行われる。
【００４０】
一方、昇圧電圧Ｖppが所望の電圧を超えると、オペアンプ１の正側入力端子TAPCの電圧は基準電圧ＶBGRよりも高くなり、インバータＩＶ１の出力OSCEはロー レベルに変化する。これにより、リングオシレータ２は発振動作を停止し、チャージポンプ３も昇圧動作を停止する。
【００４１】
この状態では、トランジスタスイッチＳＷ１，ＳＷ２がともにオフし、抵抗Ｒ１，Ｒ２に電流が流れなくなるため、昇圧電圧Ｖppの電圧検知はキャパシタＣ１，Ｃ２のみにより行われる。このように、チャージポンプ３が昇圧動作を行っていない間、すなわち、昇圧電圧Ｖppの下降時は、キャパシタＣ１，Ｃ２により昇圧電圧Ｖppの電圧検知が行われる。そして、昇圧電圧Ｖppが所望の電圧を下回ると、インバータＩＶ１の出力が再びハイレベルになり、チャージポンプ３は昇圧動作を再開する。
【００４２】
以上に説明したように、第１の実施形態では、第１の抵抗分圧回路５を構成する抵抗Ｒ１，Ｒ２の間にトランジスタスイッチＳＷ１を設けるとともに、オペアンプ１の正側入力端子に容量分圧回路４を接続し、チャージポンプ３が昇圧動作を行っていない待機状態時は第１の抵抗分圧回路５に電流が流れないようにして容量分圧回路４のみで昇圧電圧Ｖppの電圧検知を行うため、待機状態時の消費電力を低減することができる。
【００４３】
（第２の実施形態）
第２の実施形態は、第１の実施形態よりもさらに消費電力の低減を図ったものである。
【００４４】
図２は第２の実施形態の昇圧回路の回路図である。図２では、図１と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。図２の昇圧回路は、オペアンプ１の電源端子に電圧を供給するか否かを制御する電源制御回路６を有する点に特徴がある。
【００４５】
電源制御回路６は、オペアンプ（第２の差動増幅器）６１と、オペアンプ６１の出力端子に接続されたインバータＩＶ２とを有する。オペアンプ６１は、オペアンプ１に比べて動作速度は遅いものの、動作電流が少なくて低消費電力型の回路で構成されている。また、オペアンプ６１は、オペアンプ１と同様に、容量分圧回路４の分圧電圧TAPCと基準電圧ＶBGRとを比較する。ただし、オペアンプ１ と異なり、オペアンプ６１の電源端子には常に電源電圧Ｖccが供給される。
【００４６】
図３はオペアンプ６１の内部構成を示す回路図である。図３では、図１４のオペアンプ１と共通する構成部分には同一符号を付している。図２のオペアンプ６１は、図３に示すように、トランジスタＱ３，Ｑ４とトランジスタＱ５との間に接続されたトランジスタＱ７を有する。このトランジスタＱ７のゲート電圧BIASを制御することにより、トランジスタＱ１〜Ｑ４に流れる電流を制限することができ、消費電流の低減が図れる。
【００４７】
図４は、図２の昇圧回路の昇圧電圧Ｖppと、オペアンプ１の正側入力端子TAPCの電圧と、電源制御回路６の出力電圧SOSCEと、インバータＩＶ１の出力電圧OSCEとの電圧波形図である。
【００４８】
以下、図４の電圧波形図に基づいて、図２の昇圧回路の動作を説明する。定常状態では、オペアンプ１の正側入力端子TAPCの電圧と基準電圧ＶBGRは同電位に なる。昇圧電圧Ｖppが所望の電圧を超えると、オペアンプ１の出力電圧は高くなり、インバータＩＶ１の出力電圧OSCEはローレベルになる。これにより、リングオシレータ２は発振動作を停止し、チャージポンプ３も昇圧動作を停止する。この状態では、トランジスタスイッチＳＷ１，ＳＷ２はいずれもオフし、昇圧電圧Ｖppの電圧検知は容量分圧回路４により行われる。
【００４９】
また、オペアンプ６１の出力電圧もハイレベルになり、インバータＩＶ２の出力電圧はローレベルになるため、オペアンプ１の電源端子には電圧は供給されなくなり、オペアンプ１は休止状態になる。このように、チャージポンプ３が昇圧動作を行っていない間は、第１の抵抗分圧回路５に電流が流れないだけでなく、オペアンプ１内部にも電流が流れなくなり、消費電力をよりいっそう低減することができる。
【００５０】
一方、昇圧電圧Ｖppが所望の電圧より低くなると、電源制御回路６内のオペアンプ６１の出力電圧が低くなり、インバータＩＶ２の出力がハイレベルになるため、オペアンプ１の電源端子に電圧が供給されて、オペアンプ１は動作を再開する。この状態では、オペアンプ１の出力はローレベルになるため、リングオシレータ２は発振動作を開始し、それに応じてチャージポンプ３は昇圧動作を開始する。
【００５１】
また、同時に、トランジスタスイッチＳＷ１，ＳＷ２がともにオンし、オペアンプ１の正側入力端子TAPCの電圧は第１の抵抗分圧回路５の分圧電圧TAPRと略等しい電圧になる。このように、チャージポンプ３が昇圧動作を行っている間は、第１の抵抗分圧回路５に電流が流れるとともに、オペアンプ１に電源電圧が供給されて、オペアンプ１は第１の抵抗分圧回路５により昇圧電圧Ｖppの電圧制御を行う。
【００５２】
以上に説明したように、第２の実施形態では、チャージポンプ３が昇圧動作を行っていない間は、昇圧電圧Ｖppの電圧制御を行うオペアンプ１に電源電圧を供給しないようにしたため、第１の実施形態よりもさらに消費電力を低減することができる。
【００５３】
（第３の実施形態）
第３の実施形態は、第１および第２の実施形態の変形例であり、チャージポンプ３が昇圧動作を行っていないときに、オペアンプ１の正側入力電圧が不定にならないようにしたものである。
【００５４】
図５は第３の実施形態の昇圧回路の回路図である。図５では、図２と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。
【００５５】
図５の昇圧回路は、図２の回路に第２の抵抗分圧回路７を新たに追加したものである。第２の抵抗分圧回路７は、昇圧電圧Ｖppと接地電圧との間に直列接続された抵抗Ｒ１’，Ｒ２’を有する。
【００５６】
図２に示す第２の実施形態の場合、チャージポンプ３が昇圧動作を行っていない場合は、トランジスタスイッチＳＷ１，ＳＷ２がいずれもオフし、オペアンプ１の正側入力端子は、キャパシタＣ１，Ｃ２の接続点のみに接続される。このため、オペアンプ１の正側入力端子は完全に浮遊状態になる。理想的な状態では、キャパシタＣ１，Ｃ２の容量比に応じた電圧がオペアンプ１の正側入力端子に入力されるが、実際には、ノードTAPCに接続されるトランジスタスイッチＳＷ２のドレイン端のＰＮ接合からのリークにより、徐々に電圧が低下し、チャージポンプ３の動作回数が増えてしまい、結果として、待機状態での消費電力が増えてしまう。
【００５７】
一方、図５のように、キャパシタＣ１，Ｃ２に並列に抵抗Ｒ１’，Ｒ２’を追加すれば、待機状態のときも、オペアンプ１の正側入力電圧は浮遊状態にならなくなる。
【００５８】
抵抗Ｒ１’，Ｒ２’の抵抗比は抵抗Ｒ１，Ｒ２の抵抗比と同じにするのが望ましいが、必ずしも同じでなくてもよい。ただし、抵抗Ｒ１’，Ｒ２’の抵抗値を抵抗Ｒ１，Ｒ２の抵抗値よりも大きくするのが望ましい。例えば、前者の抵抗値が後者の100倍であれば、待機状態時に抵抗Ｒ１’，Ｒ２’に流れる電流を、動 作状態時に抵抗Ｒ１，Ｒ２に流れる電流の100分の１にすることができる。
【００５９】
このように、第３の実施形態では、容量分圧回路４に並列に第２の抵抗分圧回路７を新たに設けるため、チャージポンプ３の非動作時に、オペアンプ１の正側入力端子が浮遊状態にならなくなる。したがって、正側入力端子のレベルが変動しなくなり、消費電力を低減できる。また、第３の実施形態は、図２と同様に容量分圧回路４を有するため、昇圧電圧Ｖppが何らかの原因で急変しても追随性よく電圧変動を抑制するような制御が可能になり、昇圧電圧Ｖppの変動を抑制できる。
【００６０】
なお、図５の第２の抵抗分圧回路７を図１の回路に設けてもよい。これにより、図１の回路においても、チャージポンプ３の非動作時に、オペアンプ１の正側入力端子が浮遊状態にならなくなり、消費電力をより低減できるようになる。
【００６１】
（第４の実施形態）
第４の実施形態は、デプレッション型のキャパシタを設けることにより、キャパシタの接続点が浮遊状態になっても、トランジスタのＰＮ接合によるリークが起きないようにしたものである。
【００６２】
図６は昇圧回路内の容量分圧回路４周辺の回路図である。図６に示すように、容量分圧回路４は、昇圧電圧Ｖppと接地電圧との間に直列接続された２個のデプレッション型のキャパシタＣ１’，Ｃ２’を有する。
【００６３】
図７はキャパシタＣ１’の断面構造を示す図である。図示のように、ＭＯＳトランジスタのドレイン端子Ｄとソース端子Ｓを接地電圧にすることにより、ドレイン端子と基板間のＰＮ接合によるリークが起きないようにしている。一方、図７のキャパシタＣ２’は、ＭＯＳトランジスタのドレイン端子とソース端子を電源電圧にすることにより、ＰＮ接合によるリークが起きないようにしている。
【００６４】
また、図８は図６のトランジスタスイッチＳＷ１，ＳＷ２をCMOS構造にしたものである。CMOS構造にすることにより、ＭＯＳトランジスタのしきい値の影響を受けなくなり、第１の抵抗分圧回路５の抵抗比に応じた電圧や、容量分圧回路４の容量比に応じた電圧を正確にオペアンプ１に伝達することができる。
【００６５】
（その他の実施形態）
上述した各実施形態では、昇圧回路の消費電力を低減する例について説明したが、本発明は降圧回路についても同様に適用可能である。
【００６６】
例えば、図９は図１と同様に第１の抵抗分圧回路５に並列に容量分圧回路４を接続した降圧回路の回路図である。また、図１０は図２と同様にオペアンプ１の電源端子に電圧を供給するか否かを制御する電源制御回路６を有する降圧回路の回路図である。さらに、図１１は図５と同様に第２の抵抗分圧回路７を追加した降圧回路の回路図である。
【００６７】
図９〜図１１の降圧回路は、リングオシレータ２とチャージポンプ３の代わりにPMOSトランジスタＱ８を有する他は、図１等に示した昇圧回路と同様に構成されている。したがって、降圧回路においても、チップサイズを大きくすることなく消費電力を低減することができる。
【００６８】
【発明の効果】
以上詳細に説明したように、本発明によれば、内部電圧生成手段が動作していない待機状態時は、抵抗分圧回路に電流が流れないようにして容量分圧回路により内部電圧の電圧レベルを検出するため、待機状態時の消費電力を低減することができる。
【００６９】
また、容量分圧回路は電圧の追随性に優れるため、内部電圧が急変しても、即座に内部電圧を元に戻すようなフィードバック制御を行うことができる。
【図面の簡単な説明】
【図１】第１の実施形態の昇圧回路の回路図。
【図２】第２の実施形態の昇圧回路の回路図。
【図３】オペアンプ６１の内部構成を示す回路図。
【図４】図２の昇圧回路の昇圧電圧Ｖppと、オペアンプ１の正側入力端子TAPCの電圧と、電源制御回路６の出力電圧SOSCEと、インバータの出力電圧OSCEとの電圧波形 図。
【図５】第３の実施形態の昇圧回路の回路図。
【図６】昇圧回路内の容量分圧回路周辺の回路図。
【図７】キャパシタＣ１’の断面構造を示す図。
【図８】図６のトランジスタスイッチＳＷ１，ＳＷ２をCMOS構造にした例を示す図。
【図９】図１と同様に第１の抵抗分圧回路に並列に容量分圧回路を接続した降圧回路の回路図。
【図１０】図２と同様にオペアンプの電源端子に電圧を供給するか否かを制御する電源制御回路６を有する降圧回路の回路図。
【図１１】図５と同様に第２の抵抗分圧回路を追加した降圧回路の回路図。
【図１２】従来の昇圧回路の概略構成図。
【図１３】図１２の昇圧回路で昇圧された昇圧電圧Ｖpp、分圧電圧TAP、およびインバー タＩＶ１の出力OSCEの各電圧波形図。
【図１４】図１２のオペアンプの等価回路図。
【図１５】動作状態時の電圧制御回路と、待機時の電圧制御回路とを有する昇圧回路の回路図。
【図１６】従来の降圧回路の概略構成図。
【図１７】動作状態時の電圧制御回路と待機時の電圧制御回路とを有する降圧回路の回路図。
【符号の説明】
１，６１  オペアンプ
２  リングオシレータ
３  チャージポンプ
４  容量分圧回路
５  第１の抵抗分圧回路
６  電源制御回路
７  第２の抵抗分圧回路
【図１】
0003773718.tif 000002
【図２】
0003773718.tif 000003
【図３】
0003773718.tif 000004
【図４】
0003773718.tif 000005
【図５】
0003773718.tif 000006
【図６】
0003773718.tif 000007
【図７】
0003773718.tif 000008
【図８】
0003773718.tif 000009
【図９】
0003773718.tif 000010
【図１０】
0003773718.tif 000011
【図１１】
0003773718.tif 000012
【図１２】
0003773718.tif 000013
【図１３】
0003773718.tif 000014
【図１４】
0003773718.tif 000015
【図１５】
0003773718.tif 000016
【図１６】
0003773718.tif 000017
【図１７】
0003773718.tif 000018