(57)【特許請求の範囲】
【請求項１】
外部入力刺激を受信し発振出力信号を生成する制御発振器回路であって、
誘導性要素と容量性要素とを有するＬＣタンク回路であって、前記入力刺激を受信して前記発振出力信号を提供するＬＣタンク回路と、
前記発振出力信号を介して前記ＬＣタンク回路に結合された電流源要素であって、その電流源を通して流れる電流信号の強度が前記電流源要素に与えられる制御信号によって制御され、前記電流信号の位相がフィードバック信号によって制御される電流源要素と、
前記ＬＣタンク回路及び前記電流源要素に結合された位相シフト要素であって、前記フィードバック信号を生成し、前記フィードバック信号は前記発振出力信号と比較してその位相をほぼ９０°位相シフトしたものであり、それによって前記発振出力信号の位相に対して実質的に前記電流源を通して流れる前記電流信号の位相をほぼ９０°に固定する前記位相シフト要素と、を備える制御発振器回路。
【請求項２】
前記発振出力信号の発振周波数が、前記制御発振器回路の動作周波数範囲にわたって前記電流源要素を通じて流れる前記電流の前記量にほぼ直線的に依存する、請求項１に記載の制御発振器回路。
【請求項３】
前記入力刺激が電圧源によって提供される、請求項１に記載の制御発振器回路。
【請求項４】
前記入力刺激が電流源によって提供される、請求項１に記載の制御発振器回路。
【請求項５】
前記位相シフト要素が積分器である、請求項２に記載の制御発振器回路。
【請求項６】
前記位相シフト要素が微分器である、請求項２に記載の制御発振器回路。
【請求項７】
外部入力刺激を受信して発振出力信号を生成する制御発振器回路であって、
誘導性要素と容量性要素とを有するＬＣタンク回路であって、前記入力刺激を受信して前記発振出力信号を提供するＬＣタンク回路と、
前記発振出力信号を介して前記ＬＣタンク回路に結合された電流源要素と、
前記ＬＣタンク回路及び前記電流源要素に結合された位相シフト要素であって、フィードバック信号を生成し、そのフィードバック信号を前記電流源要素に与えることで、前記発振出力信号の位相に対して前記電流源を通して流れる電流の位相を制御する位相シフト要素と、を備え、
前記位相シフト要素が、前記電流源を通して流れる電流の位相を前記発振出力信号の位相に対してほぼ９０°にシフトさせ、
前記位相シフト要素が、
可変抵抗と容量性要素とを有するＲＣ回路と、
前記ＲＣ回路に結合された位相検出器であって、前記電流源を通じて流れる電流の位相と前記発振出力信号の位相との間の位相差を比較して、前記位相差をほぼ９０度に保持するために前記可変抵抗を調整する位相検出器と、を備える制御発振器回路。
【請求項８】
前記入力刺激が差動刺激である、請求項１に記載の制御発振器回路。
【請求項９】
前記発振出力信号が差動信号である、請求項１に記載の制御発振器回路。
【請求項１０】
外部入力刺激を受信して発振出力信号を生成する制御リング発振器回路であって、
誘導性要素と容量性要素とを有するＬＣタンク回路であって、前記入力刺激を受信して前記発振出力信号を提供するＬＣタンク回路と、
前記ＬＣタンク回路に結合される複数の発振器段であって、前記複数の発振器段の各々が前記発振出力信号である複数のリング信号及び位相シフト要素によって生成されたフィードバック信号を受信し、前記出力信号とフィードバック信号との間の位相差が実質的に前記複数の発振器段の各々でほぼ９０°に固定され、前記複数の発振器段の各々が前記発振出力信号を介して発振器段の出力に結合される複数の電流源を含み、前記電流源を通して流れる電流の位相が前記フィードバック信号によって制御され、そして前記電流源の各々が複数の範囲設定信号の異なる１つを受信し、前記電流源を通して流れる電流の強度が前記範囲設定信号によって制御される、複数の発振器段と、を備える制御リング発振器回路。
【請求項１１】
前記制御リング発振器回路が、
２つの発振器段と、
２つのバッファと、を備える請求項１０に記載の制御リング発振器回路。
【請求項１２】
外部入力刺激を受信して発振出力信号を生成する範囲設定を伴う制御発振器回路であって、
誘導性要素と容量性要素とを有するＬＣタンク回路であって、前記入力刺激を受信して前記発振出力信号を提供するＬＣタンク回路と、
前記発振出力信号を介して前記ＬＣタンク回路に結合された電流源要素と、
前記ＬＣタンク回路及び前記電流源要素に結合された位相シフト要素であって、フィードバック信号を生成し、そのフィードバック信号を前記電流源要素に与えることで、前記発振出力信号の位相に対して実質的に前記電流源を通して流れる電流の位相をほぼ９０°に固定する位相シフト要素と、
複数の範囲設定信号を受信する範囲設定要素であって、その各々が前記電流源要素を通じて流れる電流の全部または一部の量を制御するために独立して使用される範囲設定要素と、を備える範囲設定を伴う制御発振器回路。
【請求項１３】
前記位相シフト要素が、前記発振出力信号の前記位相に対してほぼ９０度前記電流源要素を通じて流れる前記電流の前記位相をシフトする、請求項１２に記載の範囲設定を伴う制御発振器回路。
【請求項１４】
前記発振出力信号の発振周波数が、前記範囲設定を伴う制御発振器回路の動作周波数範囲にわたって前記電流源要素を通じて流れる前記電流の前記量にほぼ直線的に依存する、請求項１２に記載の範囲設定を伴う制御発振器回路。
【請求項１５】
前記発振出力信号の発振周波数が、前記範囲設定を伴う制御発振器回路の動作周波数範囲にわたって前記電流源要素を通じて流れる前記電流の前記量にほぼ直線的に依存する、請求項１３に記載の範囲設定を伴う制御発振器回路。
【請求項１６】
前記入力刺激が電圧源によって提供される、請求項１２に記載の範囲設定を伴う制御発振器回路。
【請求項１７】
前記入力刺激が電流源によって提供される、請求項１２に記載の範囲設定を伴う制御発振器回路。
【請求項１８】
前記位相シフト要素が積分器である、請求項１３に記載の範囲設定を伴う制御発振器回路。
【請求項１９】
前記位相シフト要素が微分器である、請求項１３に記載の範囲設定を伴う制御発振器回路。
【請求項２０】
前記入力刺激が差動刺激である、請求項１２に記載の範囲設定を伴う制御発振器回路。
【請求項２１】
前記発振出力信号が差動信号である、請求項１２に記載の範囲設定を伴う制御発振器回路。
【発明の詳細な説明】
【０００１】
発明の背景
本発明は一般に発振器に関し、特に調整可能周波数発振器に関する。
【０００２】
調整可能周波数発振器は多様な適用業務で使用される。こうした適用業務には受信機、送信機、データ伝送線路、セルラ電話システム、及び光及びアナログ通信システムが含まれる。こうした適用業務には位相同期ループ（ＰＬＬ）が含まれることが非常に多い。ＰＬＬは受信機のローカル・クロック信号を送信機のクロック信号にロックするために使用されることが多い。ＰＬＬでは調整可能周波数発振器が使用され、調整可能クロック信号を生成する。
【０００３】
調整可能周波数発振器の設計について、いくつかのアーキテクチャが提案されている。こうしたアーキテクチャは主として、バラクタ・ベース発振器、ＲＣ同調発振器、補間発振器、他の可変要素に基づく発振器、または抵抗感知発振器として分類される。上記の分類の発振器は各々いくつかの固有の短所を有する。
【０００４】
おそらく最も広範に使用される種類の発振器はバラクタ・ベース発振器である。バラクタ・ベース発振器は可変静電容量を有するＬＣタンク回路である。ＬＣ
0003776798.tif 000002
電容量Ｃを変化させることで、共振周波数が変化する。静電容量は一般にバラクタを使用して変化させられる。バラクタは調整可能コンデンサであり、逆バイアス・ダイオードを使用して形成されることが多い。逆バイアス・ダイオードは固有の静電容量を伴うｐｎ接合を有する。固有の静電容量はｐｎ接合の空乏範囲の幅に関連し、この空乏範囲は逆バイアスのレベルによって変化する。従って、ｐｎ接合の固有の静電容量はダイオードの逆バイアスを変更することによって修正される。
【０００５】
不都合にも、逆バイアスｐｎ接合の静電容量は本質的に非直線的であり、ある程度直線的な挙動を示すのはごく小さな電圧範囲にわたってでしかない。従って、バラクタ適用業務のためには、静電容量が直線的に変化するｐｎ接合の逆バイアス電圧の範囲を決定しなければならない。このためバラクタの静電容量範囲と、ひいては発振周波数の範囲が制限される。この制限のため、バラクタ・ベース発振器を広い範囲にわたって使用するためには、静電容量の変化を増大する複数のバラクタ間の切換による何らかの形態の範囲設定が必要である。しかし、これは回路の複雑さを増大するという犠牲を伴う。
【０００６】
さらに、バラクタはそれにかかる電圧に比例する静電容量を有する。発振中バラクタの電荷が増減すると、バラクタにかかる電圧が変化し、比例してバラクタの静電容量が変化する。従って、発振器の共振周波数は発振に連れて変化する。さらに、バラクタは多くの設計で一般的な素子でないため、トランジスタと比較してモデル化が不十分になりがちである。
【０００７】
バラクタ・ベース発振器のもう１つの欠点は非直線的な周波数対電圧特性である。バラクタの静電容量Ｃがそれにかかる電圧に直線的に比例する場合でも、発
0003776798.tif 000003
る。大部分のＰＬＬモデルと等式は直線発振器についてのみ有効であるため、この非直線性はＰＬＬ適用業務で問題になる。この非直線性の問題を緩和する１つの方法は発振器の前の電圧に訂正関数を適用すること（例えばＶの二乗及び反転）であるが、これは回路をさらに複雑にし、他の変数を回路に導入する。非直線
0003776798.tif 000004
的にＶに比例することを保証することである。しかし、この近似は狭い範囲のＶについてしか有効でない。
【０００８】
もう１つの一般的に使用される発振器回路は、ＲＣ時定数を伴うＲＣ同調回路に基づくものである。ＲＣ回路中のコンデンサの電圧上昇時間と下降時間はＲＣ時定数に関連するので、コンデンサにかかる電圧の変化速度とひいては発振器回路の発振信号出力の通過帯域もＲＣ時定数に関連する。通常のＲＣ同調回路では、可変抵抗が使用されＲＣ時定数を変化させる。いくつかの種類のＲＣ同調回路がリング発振器のような適用業務で見られる。ＲＣ同調回路の主な欠点はＱ（共振の品質因子）がＲＣ同調回路について不確定であることである。Ｑがないため、ＲＣ同調回路は位相雑音が高く、普通電源雑音の影響を極めて受けやすい。
【０００９】
異なった発振周波数を有する２つのＬＣタンク回路が結合されて１つの発振器を形成し、それによって補間回路を形成することもある。補間回路では、発振信号出力の発振周波数は、各ＬＣタンク回路の出力に異なった重み係数を与えることによって変化する。補間回路を有する発振器は妥当なＱ因子を有するが、このＱ因子は周波数によって大きく変化し、かつ非直線的である。補間回路の出力周波数が２つの補間ＬＣタンクの１つの共振周波数と同じである場合、Ｑは高い。しかし、出力周波数が両方のＬＣタンクの共振周波数と大きく異なる場合、Ｑは低下する。
【００１０】
発振器適用業務のために使用されるもう１つの技術は、可変インピーダンス回路（ＶＩＣ）を使用してコンデンサの値を変化させることである。この技術はいくつかの問題を有する。第１に、ＶＩＣはそれ自体が同調回路であり、同調範囲が発振器の範囲に一致する設計を必要とする。このことはまた、実数成分を電流に導入するためコンデンサのＱを低下させる。これは回路のＱを低下させるため極めて望ましくない。
【００１１】
抵抗感知発振器の抵抗感知機構はＬＣタンク回路のインダクタまたはコンデンサの何れかと直列に抵抗を配置する。この機構は、インダクタまたはコンデンサの２つの端部から取り出した交流電流は互いに位相がずれているという事実を利用している。この機構は発振器のＱ（共振の品質因子）を低下させるため、集積回路適用業務では望ましくないものになる。
【００１２】
発明の概要
本発明は、電圧または電流によって制御される広い同調範囲を有する制御周波数発振器である。すなわち、電圧源または電流源が使用され、外部入力刺激を供給する。
【００１３】
１つの実施形態では、本発明は、誘導性要素と容量性要素を有するＬＣタンク回路と、ＬＣタンク回路に結合された電流源要素と、ＬＣタンク回路及び電流源要素の両方に結合された位相シフト要素とを備えている。
【００１４】
制御発振器回路は外部入力刺激を受信し発振出力信号を生成する。位相シフト要素は、発振出力信号の位相に対して電流源を通じて流れる電流の位相を制御する。外部刺激と発振出力信号はどちらも差動信号のことがある。
【００１５】
高いＱを維持するために、発振出力信号の位相と電流源を通じて流れる電流の位相の間の位相差を、約９０度に保つことが好適である。約９０度の位相シフトのため、積分器または微分器が使用される。また、可変抵抗を有するＲＣ回路に結合された位相検出器が使用され、位相シフトを追跡しそれを約９０度に維持することもある。
【００１６】
制御発振器回路の動作周波数範囲にわたって、発振出力信号の発振周波数は、電流源要素を通じて流れる電流にほぼ直線的に依存する。従って、電流源要素として利得制御可能電流源を使用することで、発振出力信号の発振周波数が変化する。利得を制御するための制御信号は単一端または差動信号である。電流ミラー回路が使用され、利得を制御することもある。
【００１７】
複数の発振器段とバッファを有するリング発振器が使用され、本発明の別の実施形態を実現することもある。複数の制御（範囲設定）信号によって制御される範囲設定要素を有する範囲設定を伴う発振器は、本発明のまた別の実施形態である。本発明によれば、リング発振器と範囲設定を伴う発振器の原理が１つの別の実施形態である、範囲設定及びバッファを伴う複数の発振器段を伴うリング発振器で共に使用される。リング発振器ではバッファは必要ない。バッファはループの位相遅延を発振器の周波数と同じにするために使用される。
【００１８】
詳細な説明
図１は、電圧制御発振器１の構成図を例示する。発振器には位相シフト要素１３が含まれる。電圧刺激２は発振器の正入力端子３と負入力端子５にかかる入力刺激を提供する。インダクタ７の第１端は正入力端子３に結合され、インダクタ７の第２端は負入力端子５に結合される。コンデンサ９はインダクタ７と並列に結合される。インダクタ７とコンデンサ９は共振ＬＣタンク回路を構成し、ＬＣタンク回路は共振周波数を有する。他の要素がない場合、ＬＣタンク回路の共振
0003776798.tif 000005
【００１９】
従属電流源１１はインダクタ７及びコンデンサ９と並列に結合される。従属電流源１１からの出力の位相は、位相シフト要素１３からの位相シフト入力によって決定される。説明される実施形態では、従属電流源１１によって生成される電流の位相は、位相シフト入力信号の位相によって制御される。従属電流源１１からの出力の大きさは、正または負である利得因子Ａによって制御される。従って、正端子から負端子に流れる合計電流は、インダクタ７を通じて流れるインダクタ電流、コンデンサ９を通じて流れるコンデンサ電流、及び従属電流源１１を通じて流れる従属電流と言う３つの成分を有する。従属電流はφ度位相シフトされ、利得Ａを有する。
【００２０】
ＬＣ型発振回路における１つの問題点は、動作領域で高いＱを維持することである。高いＱを有する回路は共振周波数ω０にごく近い周波数で狭い帯域幅を有する傾向があり、その結果出力信号の周波数スペクトルが狭くなる。他方、低いＱを有する回路は広い範囲の周波数にわたる通過帯域を有する傾向があり、その結果出力信号の周波数スペクトルが広くなる。従って、潜在的に雑音の影響を受けやすい周波数帯で発振出力信号中の雑音を防止するためには、高いＱを有する回路を有することがさらに望ましい。
【００２１】
図１の回路について、インダクタ７と直列に抵抗Ｒが配置されるならば、ＱはＱ＝１／（（ωｎ／ω０）Ｒ（ω０Ｃ＋Ａｓｉｎ（φ））十ω０Ｌｃｏｓ（φ））の形式を有することが実験的に判明している。しかし、上記の等式から見られるように、ＲはＱを低下させる傾向があるので、抵抗値Ｒを示す抵抗は本発明では使用されない。図１３はＱ対制御電流角度（位相シフトφ）のグラフを示す。
【００２２】
図１の電圧制御発振器１を流れる電流は、ω０が発振器回路の共振周波数である時ω０２ＬＣ＋ω０ＬＡｓｉｎ（φ）−１＝０によって特徴づけられる。説明さ
0003776798.tif 000006
例するので、従属電流に対するω０の同調は、｜ｓｉｎ（φ）｜がφ＝±ｐｉ／２で最大点に達する時最大になる。φ＝＋ｐｉ／２または−ｐｉ／２の時、ω０
0003776798.tif 000007
【００２３】
0003776798.tif 000008
時、発振器の共振周波数は、最大同調で利得Ａに対してほぼ直線的である。従って、利得Ａによって、調整可能周波数発振器の内部で生成される発振出力信号の発振周波数は直線的に調整される。φがほぼ＋ｐｉ／２または−ｐｉ／２に設定される時、Ｑ＝１／［（ωｎ／ω０）Ｒ（ω０Ｃ＋Ａ）］で、Ａは正または負の何れかであり、Ｑは図１３に例示されるように高い状態に維持される。
【００２４】
従って、本発明の１つの実施形態では、図１の発振器に関する位相シフトはほぼ＋ｐｉ／２または−ｐｉ／２で一定である。従って、前記実施形態の１つの構成では、位相をほぼ＋ｐｉ／２だけシフトする微分器が位相シフト要素である。前記実施形態の別の構成では、位相をほぼ−ｐｉ／２だけシフトする積分器が位相シフト要素である。
【００２５】
図２は、アクティブ帰還ループを伴う発振器２０を例示する。入力刺激２１は入力信号を提供する。インダクタ２３とコンデンサ２５は、共振周波数、ωｎ＝
0003776798.tif 000009
生成発振出力信号の発振周波数と、従属電流源２７の出力との間の位相差を検出する。位相検出器３７は、２つの信号の間の位相差に比例する出力電圧を生成する一般に利用可能な位相検出器の何れか１つである。位相検出器からの出力電圧が使用されて可変抵抗３５を調整し、可変抵抗３５とコンデンサ３３によって形成されるＲＣ同調回路のＲＣ時定数を変更する。可変抵抗３５は好適には電圧制御される。電圧制御可変抵抗はＦＥＴのことがある。
【００２６】
ＲＣ同調回路が使用され、従属電流源の出力の位相が、発振器２０の発振出力信号の位相に対してφに保持されるように調整されるが、説明される実施形態ではφはほぼ±ｐｉ／２に等しい。コンデンサ２９と３１がＲＣ回路をＬＣタンク回路と交流結合するために使用され、発振器２０の内部生成発振出力信号と従属電流源２７の出力との位相差の測定を可能にし、その一方で、ＬＣタンク回路と位相検出器／ＲＣ同調回路の間の直流分離を提供し、後者が発振器２０の固有の変換関数の影響を受けるのを防止する。
【００２７】
図３は、本発明のリング発振器４０の構成図を例示する。このリング発振器は２つの発振器段４１及び４５と、２つのバッファ４３及び４７を備えている。発振器段４１の２対の差動出力信号は、それぞれバッファ４３への入力と、発振器段４５への逆帰還として供給される。一方、バッファ４３の１対の差動出力信号は発振器段４５への入力として供給される。また、発振器段４５の２対の差動出力信号は、それぞれバッファ４７への入力と、発振器段４１への帰還として供給される。最後に、リングを完成するために、バッファ４７の差動出力が発振器段４１への逆入力として供給される。これはリング発振器の１つの実施形態である。リング発振器は任意の数の発振器段を有しうる。本発明の実施形態では、入力信号と帰還信号の間の約９０度の位相差が各発振器段で維持される。
【００２８】
図８は、図３のリング発振器の発振器段を例示する。抵抗２０１の第１端はＶｃｃに結合される。抵抗２０１の第２端はインダクタ２０３及び２０５の第１端に結合される。第１インダクタ２０３の第２端はコンデンサ２０７の第１端に結合され、第２インダクタ２０５の第２端はコンデンサ２０７の第２端に結合される。インダクタ２０３、２０５及びコンデンサ２０７はＬＣタンク回路を構成する。
【００２９】
ＬＣタンク回路とＶｃｃの間に結合された抵抗２０１はバイアス抵抗であり、ＬＣタンク回路の基準動作電圧をＶｃｃ以下に低下させ、同相動作電圧をシフトする。インダクタ２０５及び２０３の第２端はそれぞれ、１対の差動出力帰還信
0003776798.tif 000010
０５及び２０３の第２端は、それぞれトランジスタ２３５及び２３３のゲートにも結合される。
【００３０】
インダクタ２０３及び２０５の第２端はそれぞれトランジスタ２０９及び２１１のドレインにも結合される。トランジスタ２０９及び２１１のゲートは、それ
0003776798.tif 000011
スはトランジスタ２１３のドレインに結合される。トランジスタ２１３のゲートは基準電圧、ＶＲＥＦに結合される。トランジスタ２１３のソースは抵抗２１５の第１端に結合される。抵抗２１５の第２端は共通線路２１６に結合される。
【００３１】
トランジスタ２１３と抵抗２１５は電流源として動作し、トランジスタ２１３を通じて流れる電流ＩＤＳは、ＶＲＥＦと抵抗２１５の値によって制御される。従って、ＶＲＥＦが一定である場合、トランジスタ２１３と抵抗２１５を通じて流れる電流は動作の全ての時点でほぼ一定である。従って、それぞれトランジスタ２０
0003776798.tif 000012
ンジスタ２０９及びトランジスタ２１１を通じて流れるＩＤＳ電流の比を決定する。
【００３２】
トランジスタ２１７及び２２１のドレインはＦＢ  ＯＵＴ信号に結合され、ト
0003776798.tif 000013
力信号として、図３のリング発振器の別の発振器段に供給される。ＦＢ  ＯＵＴ
0003776798.tif 000014
容量を低下させる。
【００３３】
0003776798.tif 000015
ジスタ２１９及び２２１のゲートはＦＢ  ＩＮ信号に結合される。この１対の差
0003776798.tif 000016
トランジスタ２１７及び２１９のソースはトランジスタ２２５のドレインに結合される。トランジスタ２２１及び２２３のソースはトランジスタ２２７のドレインに結合される。トランジスタ２２５及び２２７のゲートは、それぞれ１対の差
0003776798.tif 000017
【００３４】
トランジスタ２２５及び２２７のソースはトランジスタ２２９のドレインに結合される。トランジスタ２２９のゲートは基準電圧、ＶＲＥＦに結合される。トランジスタ２２９のソースは抵抗２３１の第１端に結合される。トランジスタ２３１の第２端は共通線路２３２に結合される。トランジスタ２２５及び２２７のソースは劣化される、すなわち、抵抗がトランジスタ２２５のソースとトランジスタ２２９のドレインの間、及びトランジスタ２２７のソースとトランジスタ２２９のドレインの間に配置される。ソースの劣化は同調ポートを直線化する効果を有する。
【００３５】
トランジスタ２１７、２１９、２２１及び２２３が使用され、発振器段回路２００への入力として差動帰還信号を供給する。差動帰還信号は、図３のリング発振器の前記別の発振器段によって生成される。抵抗２３１を通じて流れる電流の振幅は、それぞれトランジスタ２２５及び２２７のゲートに印加される利得信号Ｇ及びＧの差動対と、ＶＲＥＦ及び抵抗２３１の抵抗値に依存する。
【００３６】
トランジスタ２３３及び２３５のドレインはＶｃｃに結合される。トランジスタ
0003776798.tif 000018
提供する。この１対の差動出力信号は図３のバッファに入力される。
【００３７】
トランジスタ２３３及び２３５のソースは、それぞれトランジスタ２３７及び２４１のドレインにも結合される。トランジスタ２３７及び２４１のゲートはＶＲＥＦに結合される。トランジスタ２３７及び２４１のソースは、それぞれ抵抗２３９及び２４３の第１端に結合される。抵抗２３９及び２４３の第２端は、それぞれ共通線路２４０及び２４４に結合される。
【００３８】
図４は、電圧制御完全差動発振器５０を例示する。第１インダクタ５３、第２インダクタ５５及びコンデンサ５７は、図８のＬＣタンク回路と同一のＬＣタンク回路を構成する。バイアス抵抗５１は図８のバイアス抵抗２０１と同等である。インダクタ５５及び５３の第２端は、発振器回路５０の１対の差動出力信号、
0003776798.tif 000019
【００３９】
トランジスタ５９及び６１はＬＣタンク回路に結合され、それらのゲートは、
0003776798.tif 000020
る。トランジスタ５９及び６１のソースは、独立電流源６３の第１端に結合される。独立電流源６３の第２端は共通線路６４に結合される。独立電流源６３は動作の全ての時点でそれを通じて流れるほぼ一定の電流を有する。
【００４０】
独立電流源６３を通じて流れる電流がほぼ一定であるので、トランジスタ５９を通じて流れる電流とトランジスタ６１を通じて流れる電流の合計もほぼ一定である。従って、それぞれトランジスタ５９及び６１のゲートに印加される差動信
0003776798.tif 000021
れるＩＤＳ電流の比を決定する。
【００４１】
トランジスタ６５及び６９のドレインは第２インダクタ５５の第２端に結合されて発振器５０の出力信号、ＯＵＴを提供し、トランジスタ６７及び７１は第１
0003776798.tif 000022
。トランジスタ６５、６７、６９及び７１は、発振器回路５０への入力として、
0003776798.tif 000023
Ｂ信号に結合される。差動帰還信号は位相シフト要素（図示せず）によって生成され、出力信号に対してφ度だけ位相シフトされる。本発明の１つの実施形態では、φはほぼ±ｐｉ／２に設定される。
【００４２】
トランジスタ６５及び６７のソースはトランジスタ７３のドレインに結合される。トランジスタ６９及び７１のソースはトランジスタ７５のドレインに結合される。トランジスタ７３及び７５のゲートはそれぞれ、入力として１対の差動制
0003776798.tif 000024
タ７３及び７５のソースは電流源７７の第１端に結合される。電流源７７の第２端は共通線路７８に結合される。Ａ２／４Ｃ２＜＜ωｎ２の時、発振器回路５０の差動出力信号の発振周波数は制御信号の大きさにほぼ直線的に依存する。Ａは制御信号によって制御される利得であり、ωｎはＬＣタンク回路の共振周波数、ωｎ＝
0003776798.tif 000025
【００４３】
図５は、単一端電圧制御発振器８０を例示する。発振器８０の動作は、図４の完全差動発振器のものと同様である。相違点は、制御信号が単一端であることであり、完全差動発振器５０では制御信号は差動信号である。
【００４４】
図５の発振器回路８０では、バイアス抵抗８１、第１及び第２インダクタ８３
0003776798.tif 000026
るトランジスタ８９及び９１、電流源９３、及び共通線路９４は、図４の完全差動発振器回路の対応する要素と同一に構成される。
【００４５】
トランジスタ９５のドレインは第２インダクタ８５の第２端に結合され、トランジスタ９７のドレインは第１インダクタ８３の第２端に結合される。トランジ
0003776798.tif 000027
号に結合される。差動帰還信号は、図４の位相シフト要素と同一の特性を有する位相シフト要素（図示せず）によって生成される。
【００４６】
トランジスタ９５及び９７のソースはトランジスタ９９のドレインに結合される。トランジスタ９９のゲートは制御信号の入力を受信する。トランジスタ９９のソースは共通線路１００に結合される。トランジスタ９９を通る電流の振幅は制御信号の大きさに依存する。発振器回路８０の差動出力信号の発振周波数は、図４の完全差動発振器と同様、トランジスタ９９を通る電流の振幅と、ひいては制御信号の大きさにほぼ直線的に依存する。
【００４７】
図６は、電流制御帰還を伴う単一端発振器１１０を例示する。この発振器１１０の動作は図４の完全差動発振器５０のものと同様である。相違点は帰還回路の利得が、完全差動発振器５０の完全差動制御信号でなく電流ミラー回路によって制御されることである。
【００４８】
図６の発振器回路１１０では、バイアス抵抗１１１、第１及び第２インダクタ
0003776798.tif 000028
号を受信するトランジスタ１１９及び１２１、電流源１２３、及び共通線路１２４は、図４の完全差動発振器回路の対応する要素と同一に構成される。差動帰還
0003776798.tif 000029
圧制御発振器の対応する要素と同一に設定される。
【００４９】
トランジスタ１２５及び１２７のソースはトランジスタ１２９のドレインに結合される。トランジスタ１２９のソースは共通線路１３０に結合される。トランジスタ１２９のゲートは、トランジスタ１３３のゲート及びドレインの両方と電流源１３１の第２端に結合される。電流源１３１の第１端は電圧源に結合される。トランジスタ１３３のソースは共通線路１３４に結合される。
【００５０】
トランジスタ１２９、１３３と電流源１３１は電流ミラー回路を構成するが、そこではトランジスタ１２９を通じて流れる電流とトランジスタ１３３を通じて流れる電流の比は一定で、それぞれの寸法の比のみに依存する。トランジスタ１３３を通じて流れる電流は、電流源１３１を通じて流れる電流と同一である。従って、電流源１３１によって供給される電流の大きさを変化させることで、トランジスタ１２９を通じて流れる電流の大きさは比例して変化する。トランジスタ１２９を通じて流れる電流は電流源１３１によって制御される。それぞれトラン
0003776798.tif 000030
ンジスタ１２５と１２７の間でトランジスタ１２９を通じて流れる電流を比例して分割する。
【００５１】
図７は、範囲設定を伴う発振器１４０を例示する。この範囲設定を伴う発振器１４０の動作は、図４の完全差動発振器５０と同様である。相違点は、範囲設定を伴う発振器１４０は、各々帰還電流の全部または一部の振幅を制御するために独立して使用される複数の制御（範囲設定）信号によって帰還電流の大きさを変化させることである。しかし、範囲設定を伴う発振器は、図５の単一端電圧制御発振器８０と同様の方法で動作する能力を保持している。
【００５２】
図７の範囲設定を伴う発振器では、バイアス抵抗１３５、第１及び第２インダ
0003776798.tif 000031
号を受信するトランジスタ１４３及び１４５、電流源１４７、及び共通線路１４８は、図４の完全差動発振器回路の対応する要素と同一に構成される。
【００５３】
トランジスタ１４９、１５３、１５９、１６３及び１６５のドレインは、第１
0003776798.tif 000032
、１５５、１５７、１６１及び１６７のドレインは、第２インダクタ１３９の第２端からのＯＵＴ信号に結合される。トランジスタ１４９、１５３、１５７、１６１及び１６５のゲートは、１対の差動帰還信号の一方であるＦＢ信号から入力を受信する。トランジスタ１５１、１５５、１５９、１６３及び１６７のゲート
0003776798.tif 000033
還信号は位相シフト要素（図示せず）によって生成され、出力信号に対してφ度だけ位相シフトされる。
【００５４】
トランジスタ１４９及び１５１のソースはトランジスタ１６９のドレインに結合される。トランジスタ１６９のゲートは範囲設定１信号の入力を受信する。トランジスタ１６９のソースは独立電流源１７９の第１端に結合される。独立電流源１７９の第２端は共通線路１８０に結合される。
【００５５】
トランジスタ１５３、１５５、範囲設定２信号を受信するトランジスタ１７１、独立電流源１８１、及び共通線路１８２は、範囲設定１信号に関する対応する要素と同一に構成される。トランジスタ１５７、１５９、範囲設定２信号を受信するトランジスタ１７３、独立電流源１８３、及び共通線路１８４は、範囲設定１信号に関する対応する要素と同一に構成される。トランジスタ１６１、１６３、範囲設定１信号を受信するトランジスタ１７５、独立電流源１８５、及び共通線路１８６は、範囲設定１信号に関する対応する要素と同一に構成される。トランジスタ１６５、１６７、制御信号、ＣＴＲＬを受信するトランジスタ１７７、独立電流源１８７、及び共通線路１８８は、範囲設定１信号に関する対応する要素と同一に構成される。
【００５６】
独立電流源１７９、１８１、１８３及び１８５は、それぞれのトランジスタ１７９、１８１、１８３及び１８５がオンである限り、それらを通じて流れるほぼ一定の電流を有する。範囲設定信号１、２、−２及び−１は、それぞれトランジスタ１７９、１８１、１８３及び１８５をオンまたはオフにするデジタルまたはアナログ信号である。実現される制御システムに応じて、範囲設定信号はトランジスタ１６９、１７１、１７３及び１７５を、一度にか、または何らかの組合せで起動する。範囲設定を伴う発振器回路は、範囲設定を不能にし、トランジスタ
0003776798.tif 000034
５の単一端電圧制御発振器８０と同一の方法で使用される。図７は、範囲設定を伴う発振器回路の１つの実施形態に過ぎない。追加範囲設定信号と、追加範囲設定信号を発振器回路に組み込む対応する回路要素が使用されることもある。
【００５７】
図９は、範囲設定２４６及び２４８を伴う２つの発振器段を有するリング発振器２４５の構成図を例示する。この範囲設定を伴うリング発振器は、２つの発振器段２４６及び２４８と、２つのバッファ２４７及び２４９を備えている。バッファ２５０及び２５１は出力ドライバとして提供される。範囲設定２４６を伴う
0003776798.tif 000035
して供給される。一方、バッファ２４７の１対の差動出力信号は、発振器段２４８への入力として供給される。さらに、発振器段２４８の２対の差動出力信号、
0003776798.tif 000036
の入力及び発振器段２４６への帰還入力として供給される。最後に、リングを完成するために、バッファ２４９の１対の異なった出力信号が、逆入力として発振器段２４６に供給される。これは範囲設定を伴うリング発振器の１つの実施形態である。
【００５８】
図１０は、範囲設定２４６（２４８）を伴う発振器段を例示する。抵抗２５２の第１端はＶｃｃに結合される。抵抗２５２の第２端は第１インダクタ２５３の第１端と第２インダクタ２５５の第１端に結合される。第１インダクタ２５３の第２端は第１コンデンサ２５７の第１端に結合され、第２インダクタ２５５の第２端は第２コンデンサ２５９の第１端に結合される。第１コンデンサ２５７の第２端と第２コンデンサ２５９の第２端はそれぞれ共通線路２５８及び２６０に結合される。第１インダクタ２５３と第１コンデンサ２５７の対、及び第２インダクタ２５５と第２コンデンサ２５９の対はＬＣタンク回路を構成する。ＬＣタンク回路とＶｃｃの間に結合された抵抗２５２はバイアス抵抗であり、ＬＣタンク回路の基準動作電圧をＶｃｃ以下に低下させ、同相動作電圧をシフトする。
【００５９】
インダクタ２５３及び２５５の第２端は、それぞれトランジスタ２６１及び２６３のドレインにも結合される。トランジスタ２６１及び２６３のゲートは、そ
0003776798.tif 000037
３のソースはトランジスタ２６５のドレインに結合される。トランジスタ２６５のソースは共通線路２６７に結合される。トランジスタ２６５のゲートは基準電圧、ＶＲＥＦに結合される。
【００６０】
トランジスタ２６５は電流源として動作し、トランジスタ２６５を通じて流れる電流はＶＲＥＦによってのみ制御される。従って、ＶＲＥＦが一定であれば、トランジスタ２６５を通じて流れる電流は動作の全ての時点でほぼ一定である。従って、それぞれトランジスタ２６１及び２６３のゲートに印加される、差動入力信号
0003776798.tif 000038
て流れるＩＤＳ電流の比を決定する。
【００６１】
トランジスタ２６９及び２７３のドレインは第２インダクタ２５５の第２端に結合され、トランジスタ２７１及び２７５のドレインは第１インダクタ２５３の第２端に結合される。トランジスタ２７１及び２７３のゲートは、リング中の他の発振器段からのＦＢ  ＩＮ信号に結合される。トランジスタ２６９及び２７５
0003776798.tif 000039
トランジスタ２６９及び２７１のソースはトランジスタ２７７のドレインに結合される。トランジスタ２７３及び２７５のソースはトランジスタ２７９のドレインに結合される。
【００６２】
トランジスタ２７９及び２７７のゲートは、それぞれ１対の差動利得制御信号
0003776798.tif 000040
抗２８１及び２８３の第１端に結合される。抵抗２８１及び２８３の第２端はトランジスタ２８５のドレインに結合される。トランジスタ２８５のゲートはＶＲＥＦに結合される。トランジスタ２８５のソースは共通線路２８７に結合される。
【００６３】
インダクタ２５３及び２５５の第２端もそれぞれトランジスタ２８９及び２９５のゲートに結合される。インダクタ２５３及び２５５の第２端からの信号は、
0003776798.tif 000041
の別の発振器段に供給される。
【００６４】
トランジスタ２８９及び２９５のドレインはＶｃｃに結合される。トランジスタ２８９及び２９５のソースはそれぞれトランジスタ２９１及び２９７のドレインに結合される。トランジスタ２９１及び２９７のゲートはＶＲＥＦに結合される。トランジスタ２９１及び２９７はそれぞれ共通線路２９３及び２９９に結合され
0003776798.tif 000042
囲設定回路２６８がない場合、範囲設定２４６（２４８）を伴う発振器段の動作は図４の発振器段５０と同一である。
【００６５】
0003776798.tif 000043
ＶＡ２及びＴＲＥＳ信号はそれぞれ第１インダクタ２５３の第２端、第２インダクタ２５５の第２端及び抵抗２５２の第２端に結合される。
【００６６】
図１１は、図１０の範囲設定を伴う発振器段の範囲設定回路２６８を例示する。トランジスタ３３１、３３５、３３９及び３４３のドレインはＶＡ２信号に結合されるが、これは図１０の第２インダクタ２５５の第２端からのものである。トランジスタ３３３、３３７、３４１及び３４５のドレインはＶＡ１信号に結合されるが、これは図１０の第１インダクタ２５３の第２端からのものである。トランジスタ３３１、３３５、３３９及び３４３のゲートは、多重装置回路３３０
0003776798.tif 000044
する。
【００６７】
トランジスタ３３１及び３３３のソースはトランジスタ３４７のドレインに結合される。トランジスタ３３５及び３３７のソースはトランジスタ３５１のドレインに結合される。トランジスタ３３９及び３４１のソースはトランジスタ３５５のドレインに結合される。トランジスタ３４３及び３４５のソースはトランジスタ３５９のドレインに結合される。図１０の抵抗２５２の第２端からのＴＲＥＳ信号はトランジスタ３４９、３５３、３５７及び３６１に結合される。
【００６８】
0003776798.tif 000045
の差動対を受信する。トランジスタ３５１及び３５３のゲートは、それぞれ範囲
0003776798.tif 000046
。
【００６９】
トランジスタ３４７及び３４９のソースはトランジスタ３６３のドレインに結合される。トランジスタ３５１及び３５３のソースはトランジスタ３６５のドレインに結合される。トランジスタ３５５及び３５７のソースはトランジスタ３６７のドレインに結合される。トランジスタ３５９及び３６１のソースはトランジスタ３６９のドレインに結合される。トランジスタ３６３、３６５、３６７及び３６９のゲートは基準電圧、ＶＲＥＦに結合される。トランジスタ３６３、３６５、３６７及び３６９のソースはそれぞれ共通線路３７１、３７３、３７５及び３７７に結合される。
【００７０】
トランジスタ３４９、３５３、３５７及び３６１を通じて流れる電流は、範囲設定２４６（２４８）を伴う発振器段に供給される帰還電流の大きさに影響しない。その代わり、それらは、トランジスタ３４７、３５１、３５５及び３５９がオフの時、それぞれトランジスタ３６３、３６５、３６７及び３６９を通じて電流が流れるようにする。それぞれトランジスタ３４９、３５３、３５７及び３６
0003776798.tif 000047
定回路は、１つの大きな相違点はあるが、図７の範囲設定を伴う発振器１４０の範囲設定部分とほぼ同じ形で動作する。
【００７１】
図７の範囲設定を伴う発振器１４０と異なって、図１１の範囲設定回路２６８
0003776798.tif 000048
スタ３３１、３３３、３３５、３３７、３３９、３４１、３４３及び３４５のゲートに印加される前にＳ４信号と共に排他的論理和演算される。従って、帰還電
0003776798.tif 000049
定される。すなわち、本質的には、Ｓ４は残りの範囲設定信号Ｓ０〜Ｓ３に対する符号信号として動作する。
【００７２】
図１２Ａは多重回路３３０の構成図を例示するが、これは帰還信号ＦＢ  ＩＮ
0003776798.tif 000050
用され、帰還電流の極性を制御する。排他的論理和演算回路を使用する結果生じうる容認できない遅延のため、排他的論理和演算回路の代わりに多重装置が使用される。
【００７３】
図１２Ｂは多重回路３３０を例示する。多重装置回路３３０はパスゲート・ア
0003776798.tif 000051
0003776798.tif 000052
表す。
【００７４】
図１２Ｂでは、トランジスタ３２５及び３２７は、エンハンスト・モードで動作するＥＦＥＴである。図１２Ｂの他の全てのトランジスタは、デプリーション・モードで動作するＤＦＥＴである。ＶＧＳ＞０でない場合、ＩＤＳ電流はＥＦＥＴを通じて流れない。他方、ＶＧＳ＞Ｖｐである限り、ＩＤＳ電流はＤＦＥＴを通じて流れるが、ここでＶｐはピンチオフ電圧であり、＜０になりうる。
【００７５】
トランジスタ３０１及び３０９のドレインは電圧源、ＶＨＩに結合される。トランジスタ３０１及び３０９のゲートはそれぞれのソースに結合されるので、トランジスタ３０１及び３０９はダイオードとして動作する。トランジスタ３０１及び３０９のソースはそれぞれトランジスタ３０３及び３０７のゲートにも結合される。トランジスタ３０３及び３０７のソースは正入力信号ＩＮに結合されるが、これは、前記別の発振器段からの正帰還入力信号、ＦＢ  ＩＮである。トランジスタ３０１及び３０９のソースはトランジスタ３１１及び３１３のゲートにも
0003776798.tif 000053
【００７６】
トランジスタ３０１及び３０９のソースはそれぞれトランジスタ３１５及び３２１のドレインにも結合される。トランジスタ３１５及び３２１のゲートは、それぞれ共通線路３１４及び３２３にも結合される。トランジスタ３１５及び３２１のソースは、それぞれトランジスタ３２５及び３２７のドレインに結合される。トランジスタ３２５及び３２７のゲートは、それぞれ１対の差動符号信号Ｄ（
0003776798.tif 000054
【００７７】
トランジスタ３２５及び３２７のソースは共通線路３２９に結合される。トランジスタ３１５及び３２１のソースは、それぞれトランジスタ３１７及び３１９のソースにも結合される。トランジスタ３１７及び３１９のソースはそれぞれのゲートにも結合されるので、トランジスタ３１７及び３１９はダイオードとして動作する。トランジスタ３１７及び３１９のドレインはＶｃｃに結合される。
【００７８】
従って、本発明は広い同調範囲を有する電圧または電流制御発振器を提供する。本発明はいくつかの特定の実施形態で説明されたが、多くの付加的修正及び変形が当業者には明らかであろう。従って、本発明は個別に説明された以外の方法でも実施されうることが理解されるだろう。すなわち、本発明の実施形態は全ての面で例示的であって制限的でなく、本発明の範囲は上記の説明ではなく添付の請求項とそれらの同等物によって決定される。
【図面の簡単な説明】
【図１】  図１は、位相シフト要素を伴う発振器の構成図を例示する。
【図２】  図２は、アクティブ帰還ループを伴う発振器の構成図を例示する。
【図３】  図３は、各発振器段で入力信号と帰還信号の間の約９０度の位相差を伴う２段リング発振器の構成図を例示する。
【図４】  図４は、完全差動信号を伴う図１の発振器を例示する。
【図５】  図５は、単一端制御信号を伴う図１の発振器を例示する。
【図６】  図６は、電流制御帰還を伴う発振器を例示する。
【図７】  図７は、範囲設定を伴う発振器を例示する。
【図８】  図８は、図３のリング発振器の発振器段を例示する。
【図９】  図９は、範囲設定を伴う発振器段を有するリング発振器を例示する。
【図１０】  図１０は、図９のリング発振器の範囲設定を伴う発振器段を例示する。
【図１１】  図１１は、図１０の範囲設定を伴う発振器段の範囲設定回路を例示する。
【図１２Ａ】  図１２Ａは、図１１の範囲設定回路の（排他的論理和演算を実現する）多重装置回路の構成図を例示する。
【図１２Ｂ】  図１２Ｂは、図１１の範囲設定回路の多重装置回路を例示する。
【図１３】  図１３は、共振の品質因子（Ｑ）対制御電流角度（φ）のグラフを例示する。
【図１】
0003776798.tif 000055
【図２】
0003776798.tif 000056
【図３】
0003776798.tif 000057
【図４】
0003776798.tif 000058
【図５】
0003776798.tif 000059
【図６】
0003776798.tif 000060
【図７】
0003776798.tif 000061
【図８】
0003776798.tif 000062
【図９】
0003776798.tif 000063
【図１０】
0003776798.tif 000064
【図１１】
0003776798.tif 000065
【図１２Ａ】
0003776798.tif 000066
【図１２Ｂ】
0003776798.tif 000067
【図１３】
0003776798.tif 000068