(57)【特許請求の範囲】
【請求項１】
デジタルデータ処理ホスト機器とのホストインターフェースを有し、アプリケーションモジュールを内蔵したデジタルデータ処理カードであって、
前記アプリケーションモジュールがデータを受信したことをデジタルデータ処理ホスト機器に通知するための割込信号を生成する割込信号生成手段と、
前記生成した割込信号を所定の伝送フォーマットでデジタルデータ処理ホスト機器に送信するホストインターフェース手段と、
前記デジタルデータ処理ホスト機器より、前記アプリケーションモジュールを制御するための信号に前記割込信号を解除させるための割込解除信号が付加された信号であるアプリケーション制御信号を受信し、所定の場所に格納するデータ蓄積手段とを備え、
前記割込信号生成手段は、格納したアプリケーション制御信号から割込解除信号を判別し、発生している割込信号を解除させることを特徴とする
デジタルデータ処理カード。
【請求項２】
アプリケーションモジュールを内蔵したデジタルデータ処理カードとのカードインターフェースを有し、該デジタルデータ処理カードとの間でアプリケーションデータを送受信するデジタルデータ処理ホスト機器であって、
前記デジタルデータ処理カードからデジタルデータ処理カードが内蔵するアプリケーションモジュールに対応したアプリケーションデータを受信したことを通知する割込信号を受信し、割込信号の有無を判別後該アプリケーションに対応した処理を行うことを通知する割込信号受信手段と、
該アプリケーションデータを処理するためのコマンドを生成するコマンド生成手段と、
該アプリケーションデータに対応したデータ処理が出来るようになると、デジタルデータ処理カードが発生している該割込信号を解除するための割込解除信号を生成する割込解除信号生成手段と、
生成した該割込解除信号を、前記アプリケーションモジュールを制御するための信号であるアプリケーション制御信号の所定の場所に付加して、デジタルデータ処理カードに送信するカードインターフェース手段と、
を備えたことを特徴とするデジタルデータ処理ホスト機器。
【請求項３】
請求項１記載のデジタルデータ処理カードと請求項２記載のデジタルデータ処理ホスト機器とで構成されたデジタルデータ処理システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、デジタルデータ処理システムに関し、特に、例えば様々なアプリケーションに対応したモジュールを有するデジタルデータ処理カードと、そのデジタルデータ処理カードと送受信し、対応するアプリケーションを処理するデジタルデータ処理ホスト機器とで構成されるデジタルデータ処理システムに関する。
【０００２】
【従来の技術】
近年、パーソナルコンピュータやＡＶ（Ａｕｄｉｏ＆Ｖｉｄｅｏ）機器等のデジタル機器の普及により、オーディオやコンピュータプログラムなどのデジタルデータが広く普及し、一般的になってきている。例えば、半導体メモリにコンパクトディスク（ＣＤ）などのオーディオデータを記録し再生する携帯型のオーディオ再生装置によれば、ユーザはＣＤに記録されたオーディオのデジタルデータをＡＡＣ(Ａｄｖａｎｃｅｄ  Ａｕｄｉｏ  ｃｏｄｉｎｇ)などで規格化された音声データの圧縮方式による圧縮が施され、少容量データに変換されて半導体メモリに記録することが可能となる。
【０００３】
ここで、従来のデジタルデータ処理システムの構成および動作について、図７を参照しながら具体的に説明する。なお、図７は、従来の半導体メモリを使用した記録するデジタルデータ処理システムの一実施形態を示すブロック図である。
【０００４】
図７に示すデジタルデータ処理システムのデジタルデータ記録ホスト機器２０１において、デジタルデータ読出部５１は、オーディオのデジタルデータが記録されているＣＤ５０からそのデジタルデータを読み出すためのものであり、デジタルデータ記録処理部５２は、デジタルデータ読出部５１により読み出されたデジタルデータをＡＡＣのフォーマットに変換し圧縮する。圧縮されたデジタルデータは、カードインターフェース部５３で規定の伝送フォーマットに変換され、記録媒体である半導体メモリで構成されるデジタルデータ記録カード２００に送信する。このデジタルデータ読出部５１、デジタルデータ記録処理部５２、およびカードインターフェース部５３の各機能は、ホスト制御部５４に格納されたアプリケーションプログラムがマイコンにより実行されることにより実現される。
【０００５】
デジタルデータ記録カード２００において、デジタルデータ記録ホスト機器２０１より送信されたデジタルデータは、ホストインターフェース部６１で伝送フォーマットから元の圧縮されたデジタルデータに変換される。ホストインターフェース部６１は、カードメモリ制御部６２を制御し、カードデータ蓄積部６３に変換したデジタルデータを蓄積する。このホストインターフェース部６１、およびカードメモリ制御部６２は、カード制御部６４に格納されたアプリケーションプログラムがマイコンにより実行されることにより実現される。
【０００６】
また、デジタルデータ処理システムでは、デジタルデータ記録ホスト機器が読み出したデジタルデータを半導体メモリで構成されているデジタルデータ記録カードに蓄積するだけではなく、デジタルデータ記録カードに様々なアプリケーション機能を付加したデジタルデータ処理カードと、このデジタルデータ処理カードが受信したアプリケーションデータを受信し、処理するデジタルデータ処理ホスト機器で構成する機能が考えられている。そこで、アプリケーション機能を付加したデジタルデータ処理カードでは、付加しているアプリケーション機能に対応するアプリケーションデータを受信したことをデジタルデータ処理ホスト機器に対して通知する割込信号を生成する機能が設けられている。デジタルデータ処理ホスト機器は、そのカードからの割込信号を受信し、デジタルデータ処理カードが受信した対応アプリケーションデータを処理する。
【０００７】
【発明が解決しようとする課題】
ところで、デジタルデータ処理システムでは、デジタルデータ記録ホスト機器が読み出したデジタルデータを半導体メモリで構成されているデジタルデータ記録カードに蓄積するだけではなく、デジタルデータ記録カードに様々なアプリケーション機能（無線通信機能、モデム機能等）を付加したデジタルデータ処理カードと、このデジタルデータ処理カードが受信したアプリケーションデータを受信し、処理するデジタルデータ処理ホスト機器で構成する機能が考えられている。
【０００８】
そこで、アプリケーション機能を付加したデジタルデータ処理カードでは、付加しているアプリケーション機能に対応するアプリケーションデータを受信したことをデジタルデータ処理ホスト機器に対して通知する割込信号を生成する機能が設けられている。デジタルデータ処理ホスト機器は、そのカードからの割込信号を受信し、デジタルデータ処理カードが受信した対応アプリケーションデータを処理する。
【０００９】
しかしながら、現状のデジタルデータ処理システムでは、小型のデジタルデータ処理カードを実現するために、限られた信号線でデジタルデータ処理ホスト機器とデータの送受信を行うため割込信号の専用線を有することが出来ないという問題を有している。
【００１０】
また、デジタルデータ処理カードが発行する割込信号をデジタルデータ処理ホスト機器が受信し、対応するアプリケーションデータを処理出来るようになった後に、その割込信号を解除する機構が明確でないため、デジタルデータ処理カードにおいて、割込信号が解除されず発行し続け、デジタルデータ処理ホスト機器に対して割り込みがかかったままになってしまうという問題を有している。
【００１１】
【課題を解決するための手段】
そこで、本発明は、上述の問題を鑑みてなされたものであり、デジタルデータ処理カードが対応するアプリケーションデータを受信したことを通知する割込信号をデジタルデータ信号ラインに付加して、デジタルデータ処理ホスト機器に対して発行し、その割込信号を受信したデジタルデータ処理ホスト機器が対応するアプリケーションデータを処理出来るようになると、デジタルデータ処理カードが発行する割込信号を解除する割込解除信号を生成し、規定の伝送フォーマットでデジタルデータ処理カードに送信するデジタルデータ処理ホスト機器と、そのデジタルデータ処理ホスト機器より発行された割込解除信号を特定の場所に格納し、その割込解除信号を判別すると、発行していた割込信号を解除するデジタルデータ処理カードで構成されるデジタルデータ処理システムとしたものである。
【００１２】
具体的には、本発明に係るデジタルデータ処理カードは、デジタルデータ処理ホスト機器とのホストインターフェースを有し、アプリケーションモジュールを内蔵したデジタルデータ処理カードであって、前記アプリケーションモジュールがデータを受信したことをデジタルデータ処理ホスト機器に通知するための割込信号を生成する割込信号生成手段と、前記生成した割込信号を所定の伝送フォーマットでデジタルデータ処理ホスト機器に送信するホストインターフェース手段と、デジタルデータ処理ホスト機器より、割込信号を解除させるための割込解除信号を含むアプリケーション制御信号を受信し、所定の場所に格納するデータ蓄積手段とを備え、前記割込信号生成手段は、格納したアプリケーション制御信号から割込解除信号を判別し、発生している割込信号を解除させることを特徴とするデジタルデータ処理カードである。
【００１３】
また、本発明に係るデジタルデータ処理ホスト機器は、アプリケーションモジュールを内蔵したデジタルデータ処理カードとのカードインターフェースを有し、該デジタルデータ処理カードとの間でアプリケーションデータを送受信するデジタルデータ処理ホスト機器であって、前記デジタルデータ処理カードからデジタルデータ処理カードが内蔵するアプリケーションモジュールに対応したアプリケーションデータを受信したことを通知する割込信号を受信し、割込信号の有無を判別後該アプリケーションに対応した処理を行うことを通知する割込信号受信手段と、該アプリケーションデータを処理するためのコマンドを生成するコマンド生成手段と、該アプリケーションデータに対応したデータ処理が出来るようになると、デジタルデータ処理カードが発生している該割込信号を解除するための割込解除信号を生成する割込解除信号生成手段と、生成した該割込解除信号をアプリケーション制御信号の所定の場所に付加し、デジタルデータ処理カードに送信するカードインターフェース手段と、を備えたことを特徴とするデジタルデータ処理ホスト機器である。
【００１４】
また、本発明に係るデジタルデータ処理システムは、上記デジタルデータ処理カードとデジタルデータ処理ホスト機器とで構成されたデジタルデータ処理システムである。
【００１５】
以上のデジタルデータ処理システムによれば、様々なアプリケーションを内蔵したデジタルデータ処理カードが、対応したアプリケーションデータを受信し、そのデータを受信したことを通知する割込信号を生成し、デジタルデータ処理ホスト機器に送信する。割込信号を受信したデジタルデータ処理ホスト機器は対応アプリケーションデータの処理するためのアプリケーション制御信号を生成し、同時に、割込信号を解除する割込解除信号を生成し、アプリケーション制御信号の特定の場所に付加してデジタルデータ処理カードに送信する。デジタルデータ処理カードは、所定の場所に格納されたアプリケーション制御信号から、割込解除信号を判別し割込信号を解除する。従って、このデジタルデータ処理システムは、受信したアプリケーションデータを誤動作することなく、確実に処理することが可能となる。
【００１６】
【発明の実施の形態】
以下、本発明に係る実施のデジタルデータ処理システムの形態について、図面を参照しながら説明する。
【００１７】
図１は、本発明のデジタルデータ処理ホスト機器とデジタルデータ処理カードで構成されるデジタルデータ処理システムの一実施形態を示す機能ブロック図である。
【００１８】
はじめに、主として図１を参照しながら、本発明の実施の形態におけるデジタルデータ処理システムの構成について説明する。
デジタルデータ処理システムは、デジタルデータ処理カード１００とデジタルデータ処理ホスト１０１とで構成され、デジタルデータ処理カード１００は、アプリケーションモジュール１、カードメモリ制御部２、データ蓄積部３、割込信号生成部４、ＩＯホストインターフェース部５、およびカード制御部６とを備えている。また、デジタルデータ処理ホスト１０１は、ＩＯカードインターフェース部１０、割込信号受信部１１、ホストコマンド生成部１２、割込解除信号生成部１３、アプリケーション処理部１４、およびホスト制御部１５とを備えている。
【００１９】
デジタルデータ処理カード１００とデジタルデータ処理ホスト１０１は、デジタルデータ処理カード１００を制御するためのデータを送受信するためのコマンド信号ライン（ＣＭＤ）、対応したアプリケーションデータを送受信する４本のデータ信号ライン（ＤＡＴ）、およびコマンド信号やデータ信号の基準信号となるクロックを送信するクロック信号ライン（ＣＬＫ）の信号線で接続されている。
【００２０】
デジタルデータ処理カード１００において、対応しているアプリケーションデータを受信したアプリケーションモジュール１は、その受信したアプリケーションデータを処理し、規定のデジタルデータに変換する。ここで、アプリケーションモジュール１は、有線または無線通信を行うモジュールが想定されるが、他のアプリケーションであっても良い。また、データを受信する元は、外部端子からでも良くまたカード内の他の機能ブロックからデータを受信する場合であっても良い。アプリケーションモジュール１は、変換したアプリケーションデータを蓄積するために、カードメモリ制御部２を制御し、データ蓄積部３に変換したアプリケーションデータを蓄積する。また、アプリケーションデータを受信したアプリケーションモジュール１は、割込信号生成部４に、アプリケーションデータを受信したことを通知する。アプリケーションデータを受信したことを通知された割込信号生成部４は割込信号を生成し、ＩＯホストインターフェース部５に送信する。ＩＯホストインターフェース部５は、生成された割込信号を元に１本のデータ信号ライン（ＤＡＴ１）のデータを規定の伝送フォーマットに変換して、デジタルデータ処理ホスト機器１０１に送信する。
【００２１】
デジタルデータ処理ホスト機器１０１において、デジタルデータ処理カード１００から送信された割込信号をＩＯカードインターフェース部１０が受信し、元の割込信号に変換する。変換された割込信号は、割込信号受信部１１で受信され、デジタルデータ処理カード１００がアプリケーションデータを受信したことをホスト制御部１５に通知する。ホストコマンド生成部１２は、ホスト制御部１５により制御され、デジタルデータ処理カード１００が受信したアプリケーションデータを処理する制御信号を生成する。また、ホストコマンド生成部１２は、アプリケーションデータを受信するための制御信号を生成すると同時に、割込解除信号生成部１３を制御する。割込解除信号生成部１３は、割込信号を解除するための割込解除信号を生成し、ＩＯカードインターフェース部１０で、アプリケーション制御信号の特定の場所に付加され、デジタルデータ処理カード１００にコマンド信号ラインを介して、規定の伝送フォーマットで送信される。
【００２２】
アプリケーション制御信号を受信したＩＯホストインターフェース部５は、カード制御部６の特定の場所に制御信号を格納する。カード制御部６は、格納された制御信号を判別して、ＩＯホストインターフェース５を介して、カードメモリ制御部２を制御し、カードデータ蓄積部３に蓄積しているアプリケーションデータをデジタルデータ処理ホスト機器１０１に規定の伝送フォーマットで送信する。また、カード制御部６は、アプリケーション制御信号に含まれる割込解除信号を判別し、割込信号生成部４に送信する。割込解除信号を受信した割込信号生成部４はリセットされ、割込信号は解除される。
【００２３】
デジタルデータ処理ホスト機器１０１において、アプリケーションデータを受信したＩＯカードインターフェース部１０は、受信したアプリケーションデータを変換し、アプリケーション処理部１４に送信する。アプリケーション処理部１４は、受信したアプリケーションデータをデコードし、音声処理やデータ蓄積などの機能処理部へ送信される。
【００２４】
デジタルデータ処理カード内のアプリケーションモジュール１、割込信号生成部４、およびＩＯホストインターフェース部５は、カード制御部６に格納されたアプリケーションプログラムにより実行されることにより実現される。
【００２５】
デジタルデータ処理ホスト機器内のＩＯカードインターフェース部１０、ホストコマンド生成部１２、およびアプリケーション処理部１４は、ホスト制御部１５に格納されたアプリケーションプログラムにより実行されることにより実現される。
【００２６】
次に、図２（ａ）、（ｂ）〜図６（ａ），（ｂ）も参照しながら、本発明の実施の形態におけるデジタルデータ処理システムの動作について説明する。ここで、コマンド信号ライン（ＣＭＤ）で送信される制御信号には、デジタルデータ処理カードを制御するだけの制御信号と、デジタルデータ処理カードを制御したあとにカードより何らかの関連したデータがレスポンス信号およびデータ信号ラインを介して送られてくる制御信号がある。
【００２７】
図２（ａ）は、データを伴わない制御信号における割込信号の発生のタイミングを示したタイミングチャートであり、図２（ｂ）は、データを伴わない制御信号における割込信号の解除のタイミングを示したタイミングチャートである。図３（ａ）は、デジタルデータ処理ホスト機器がデジタルデータ処理カードからデータを読み出す場合における割込信号の発生のタイミングを示したタイミングチャートであり、図３（ｂ）は、デジタルデータ処理ホスト機器がデジタルデータ処理カードからデータを読み出す場合における割込信号の解除のタイミングを示したタイミングチャートである。図４（ａ）は、デジタルデータ処理ホスト機器がデジタルデータ処理カードに対してデータを書き込む場合における割込信号の発生のタイミングを示したタイミングチャートであり、図４（ｂ）は、デジタルデータ処理ホスト機器がデジタルデータ処理カードに対してデータを書き込む場合における割込信号の解除のタイミングを示したタイミングチャートである。図５（ａ）は、デジタルデータ処理ホスト機器がデジタルデータ処理カードからブロックデータを読み出す場合における割込信号の発生のタイミングを示したタイミングチャートであり、図５（ｂ）は、デジタルデータ処理ホスト機器がデジタルデータ処理カードからブロックデータを読み出す場合における割込信号の解除のタイミングを示したタイミングチャートである。ここで、データ信号ラインを介して送信されるデータには、１つの制御信号に１つのブロックデータを送信するシングルデータ処理と１つの制御信号にいくつかのブロックのデータを続けて送信するブロックデータ処理とがある。図６（ａ）は、デジタルデータ処理ホスト機器がデジタルデータ処理カードに対してブロックデータを書き込む場合における割込信号の発生のタイミングを示したタイミングチャートであり、図６（ｂ）は、デジタルデータ処理ホスト機器がデジタルデータ処理カードに対してブロックデータを書き込む場合における割込信号の解除のタイミングを示したタイミングチャートである。これらの図において、制御信号およびレスポンス信号が送受信する信号ライン（ＣＭＤ）、データを送受信する（ＤＡＴ[０]、ＤＡＴ［１］）、制御信号、レスポンス信号、およびデータの基準となるクロックを送信する信号ライン（ＣＬＫ）、および割込信号が付加されて送信されるＤＡＴ１の状態を示すＤＡＴ［１］モードを書き表している。ここで、「Ｓ」は、各制御信号、レスポンス信号、およびデータ信号のはじまりを示すスタートビットである。「Ｅ」は、各制御信号、レスポンス信号、およびデータ信号の終了を示すエンドビットである。「Ｄ」は、各データを示すデータビットである。「Ｌ」は、ロー（Ｌｏｗ）レベル状態を示すビットである。「Ｈ」は、ハイ（Ｈｉｇｈ）レベル状態を示すビットである。「Ｚ」は、ハイインピーダンス（Ｈｉｇｈ  Ｉｍｐｅｄａｎｃｅ）状態を示すビットである。
【００２８】
これらの図に示されるように、割込信号生成部４で生成された割込信号はＩＯホストインターフェース部５で、特定の伝送フォーマットに変換され、特定の信号ライン（以下、「ＤＡＴ１」ともいう）を介して、デジタルデータ処理カードからデジタルデータ処理ホスト機器に送信される。また、割込解除信号生成部１３で生成された割込解除信号は、ＩＯカードインターフェース部１０においてホストコマンド生成部１２で生成されたアプリケーション制御信号に付加され、特定の伝送フォーマットに変換され、コマンド信号ライン（ＣＭＤ）を介して、デジタルデータ処理ホスト機器からデジタルデータ処理カードに送信される。
【００２９】
図２（ａ）に示すように、データを伴わない制御信号の場合、割込信号はＤＡＴ１ラインすべての区間で発行できるようになっている。この図において、ＤＡＴ１ラインは全区間「Ｌ」レベルになっており、割込信号を発生している状態を示している。図２（ｂ）に示すように、アプリケーション制御信号が割込解除信号を送信すると、デジタルデータ処理カードはレスポンス信号のエンドビットまでに割込信号を解除する。この図において、ＤＡＴ１ラインは、レスポンス信号のエンドビットで「Ｌ」レベルから「Ｈ」、および「Ｚ」レベルに変化し、割込信号が解除されたことを示している。
【００３０】
図３（ａ）に示すように、デジタルデータ処理ホスト機器がデジタルデータ処理カードからデータを読み出す場合、割込信号は読出データのエンドビットの２クロック後から次のアプリケーション制御信号のエンドビットまでの区間のＤＡＴ１ラインで発行できるようになっている。この図において、ＤＡＴ１ラインが「Ｌ」レベルになっている区間が割込信号を発生している状態を示している。図３（ｂ）に示すように、アプリケーション制御信号が割込解除信号を送信すると、デジタルデータ処理カードはレスポンス信号のエンドビットまでには割込信号を解除する。この図において、レスポンス信号の次の制御信号区間での割込信号発生区間において、ＤＡＴ１は「Ｚ」となっており、割込信号が解除されていることを示している。
【００３１】
図４（ａ）に示すように、デジタルデータ処理ホスト機器がデジタルデータ処理カードに対してデータを書き込む場合、割込信号は書込データのエンドビットの２クロック後から次のアプリケーション制御信号のエンドビットまでの区間のＤＡＴ１ラインで発行できるようになっている。この図において、ＤＡＴ１ラインが「Ｌ」レベルになっている区間が割込信号を発生している状態を示している。
【００３２】
図４（ｂ）に示すように、アプリケーション制御信号が割込解除信号を送信すると、デジタルデータ処理カードはレスポンス信号のエンドビットまでには割込信号を解除する。この図において、データ信号の次の制御信号区間での割込信号発生区間において、ＤＡＴ１は「Ｚ」となっており、割込信号が解除されていることを示している。
【００３３】
図５（ａ）に示すように、デジタルデータ処理ホスト機器がデジタルデータ処理カードからブロックデータを読み出す場合、割込信号は読出データのエンドビットの２クロック後から次のアプリケーション制御信号のエンドビットまでの区間と、読出データ間では、読出データのエンドビットの２クロック後から２ビットの区間のＤＡＴ１ラインで発行できるようになっている。この図において、ＤＡＴ１ラインの「Ｌ」レベル期間は割込信号を発生している状態を示している。
【００３４】
図５（ｂ）に示すように、アプリケーション制御信号が割込解除信号を送信すると、デジタルデータ処理カードはレスポンス信号のエンドビットまでには割込信号を解除する。この図において、ブロックデータ信号の次の制御信号区間での割込信号発生区間において、ＤＡＴ１は「Ｚ」となっており、割込信号が解除されていることを示している。
【００３５】
図６（ａ）に示すように、デジタルデータ処理ホスト機器がデジタルデータ処理カードに対してブロックデータを書き込む場合、割込信号は書込データのエンドビットの２クロック後から次のアプリケーション制御信号のエンドビットまでの区間と、書込データ間では、書込データのエンドビットの２クロック後から２ビットの区間のＤＡＴ１ラインで発行できるようになっている。この図において、ＤＡＴ１ラインの「Ｌ」レベル区間は割込信号を発生している状態を示している。
【００３６】
図６（ｂ）に示すように、アプリケーション制御信号が割込解除信号を送信すると、デジタルデータ処理カードは、レスポンス信号のエンドビットまでには割込信号を解除する。この図において、ブロックデータ信号の次の制御信号区間での割込信号発生区間において、ＤＡＴ１は「Ｚ」となっており、割込信号が解除されていることを示している。
【００３７】
【発明の効果】
以上詳細に説明したように、本発明は、デジタルデータ処理システムの目的に応じて、デジタルデータ処理カードが対応したアプリケーションデータを受信したことをデジタルデータ処理ホスト機器に通知するための割込信号を発行し、デジタルデータ処理ホスト機器がその割込信号に応じて、受信したアプリケーションデータを処理する場合において、誤動作することなく、確実にデジタルデータ処理することが可能なデジタルデータ処理システムを提供できるという効果を有する。
【図面の簡単な説明】
【図１】本発明の実施の形態におけるデジタルデータ処理カードとデジタルデータ処理ホスト機器で構成されるデジタルデータ処理システムの構成を示すブロック図
【図２】（ａ）データを伴わない制御信号における割込信号の発生のタイミングを示すタイミングチャート
（ｂ）データを伴わない制御信号における割込信号の解除のタイミングを示するタイミングチャート
【図３】（ａ）デジタルデータ処理ホスト機器がデジタルデータ処理カードからデータを読み出す場合における割込信号の発生のタイミングを示すタイミングチャート（ｂ）デジタルデータ処理ホスト機器がデジタルデータ処理カードからデータを読み出す場合における割込信号の解除のタイミングを示すタイミングチャート
【図４】（ａ）デジタルデータ処理ホスト機器がデジタルデータ処理カードに対してデータを書き込む場合における割込信号の発生のタイミングを示すタイミングチャート
（ｂ）デジタルデータ処理ホスト機器がデジタルデータ処理カードに対してデータを書き込む場合における割込信号の解除のタイミングを示すタイミングチャート
【図５】（ａ）デジタルデータ処理ホスト機器がデジタルデータ処理カードからブロックデータを読み出す場合における割込信号の発生のタイミングを示すタイミングチャート
（ｂ）デジタルデータ処理ホスト機器がデジタルデータ処理カードからブロックデータを読み出す場合における割込信号の解除のタイミングを示すタイミングチャート
【図６】（ａ）デジタルデータ処理ホスト機器がデジタルデータ処理カードに対してブロックデータを書き込む場合における割込信号の発生のタイミングを示すタイミングチャート
（ｂ）デジタルデータ処理ホスト機器がデジタルデータ処理カードに対してブロックデータを書き込む場合における割込信号の解除のタイミングを示すタイミングチャート
【図７】従来の半導体メモリを使用した記録するデジタルデータ処理システムの構成を示すブロック図
【符号の説明】
１  アプリケーションモジュール
２  カードメモリ制御部
３  データ蓄積部
４  割込信号生成部
５  ＩＯホストインターフェース部
６  カード制御部
１０  ＩＯカードインターフェース部
１１  割込信号受信部
１２  ホストコマンド生成部
１３  割込解除信号生成部
１４  アプリケーション処理部
１５  ホスト制御部
１００  デジタルデータ処理カード
１０１  デジタルデータ処理ホスト機器
【図１】
0003800031.tif 000002
【図２】
0003800031.tif 000003
【図３】
0003800031.tif 000004
【図４】
0003800031.tif 000005
【図５】
0003800031.tif 000006
【図６】
0003800031.tif 000007
【図７】
0003800031.tif 000008