(57)【特許請求の範囲】
【請求項１】
ソース接地に接続され、それぞれのドレインより共通出力端子が導出され、電圧がＶｄｄの電源及び接地間に直列接続された第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタと、
上記第１のＰＭＯＳトランジスタに対し、カレントミラー回路を構成するように接続されたダイオード接続の第２のＰＭＯＳトランジスタと、
上記第１のＮＭＯＳトランジスタに対し、カレントミラー回路を構成するように接続されたダイオード接続の第２のＮＭＯＳトランジスタと、
第２のＰＭＯＳトランジスタに対しソース接地に接続された第３のＮＭＯＳトランジスタと、
第２のＮＭＯＳトランジスタに対しソース接地に接続された第３のＰＭＯＳトランジスタと、
上記第３のＮＭＯＳトランジスタ並びに上記第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が動作点電圧に等しいときに、該第３のＮＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、該第３のＮＭＯＳトランジスタに接続された第１の定電流源と、
上記第３のＮＭＯＳトランジスタ並びに上記第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が上記動作点電圧に等しいときに、該第３のＰＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、該第３のＰＭＯＳトランジスタに接続された第２の定電流源と
を有することを特徴とする電力増幅器。
【請求項２】
請求項１に記載の電力増幅器において、
上記第１のＰＭＯＳトランジスタのゲート及び接地間に接続された、アイドリング電流を流す第３の定電流源と、
上記第１のＮＭＯＳトランジスタのゲート及び上記電圧がＶｄｄの電圧源間に接続された、アイドリング電流を流す第４の定電流源と
を設けたことを特徴とする電力増幅器。
【請求項３】
請求項１に記載の電力増幅器において、
反転及び非反転入力端子を備えるＭＯＳトランジスタからなる差動増幅器を設け、該差動増幅器の出力端子を上記共通入力端子に接続すると共に、上記反転入力端子及び共通出力端子間に負帰還回路を設けたことを特徴とする電力増幅器。
【請求項４】
請求項１に記載の電力増幅器において、
ランプ波信号発生回路と、
該ランプ波信号発生回路からのランプ波信号電圧及び上記第１のＰＭＯＳトランジスタのドレイン電圧を比較する比較回路と、
該比較回路の比較出力に基づいて、上記第１のＰＭＯＳトランジスタのゲート電圧を制御する制御用ＭＯＳトランジスタと
を備え、第１のＰＭＯＳトランジスタのドレインから上記第１のＰＭＯＳトランジスタのゲートに負帰還を掛けるようにしたスタートアップ回路を設けると共に、
上記共通出力端子にスピーカを接続したことを特徴とする電力増幅器。
【請求項５】
ソース接地に接続され、それぞれのドレインより共通出力端子が導出され、電圧がＶｄｄの電源及び接地間に直列接続された第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタと、
上記第１のＰＭＯＳトランジスタに対し、カレントミラー回路を構成するように接続されたダイオード接続の第２のＰＭＯＳトランジスタと、
上記第１のＮＭＯＳトランジスタに対し、カレントミラー回路を構成するように接続されたダイオード接続の第２のＮＭＯＳトランジスタと、
第２のＰＭＯＳトランジスタに対しソース接地に接続された第３のＮＭＯＳトランジスタと、
第２のＮＭＯＳトランジスタに対しソース接地に接続された第３のＰＭＯＳトランジスタと、
上記第３のＮＭＯＳトランジスタ並びに上記第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が動作点電圧に等しいときに、該第３のＮＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、該第３のＮＭＯＳトランジスタに接続された第１の定電流源と、
上記第３のＮＭＯＳトランジスタ並びに上記第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が上記動作点電圧に等しいときに、該第３のＰＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、該第３のＰＭＯＳトランジスタに接続された第２の定電流源と、
反転及び非反転入力端子を備えるＭＯＳトランジスタからなる差動増幅器とを有し、
該差動増幅器の出力端子を上記共通入力端子に接続すると共に、上記反転入力端子及び共通出力端子間に負帰還回路を設けてなる第１及び第２の電力増幅器を設け、
該第１及び第２の電力増幅器に正相及び逆相の入力信号を供給すると共に、上記第１及び第２の電力増幅器の出力側をスピーカの両端に接続するようにしたことを特徴とする電力増幅装置。
【請求項６】
請求項５に記載の電力増幅装置において、
上記第１及び第２の電力増幅器に、
上記第１のＰＭＯＳトランジスタのゲート及び接地間に接続された、アイドリング電流を流す第３の定電流源と、
上記第１のＮＭＯＳトランジスタのゲート及び上記電圧がＶｄｄの電圧源間に接続された、アイドリング電流を流す第４の定電流源と
を設けたことを特徴とする電力増幅装置。
【請求項７】
請求項５に記載の電力増幅装置において、
上記第１及び第２の電力増幅器に、
ランプ波信号発生回路と、
該ランプ波信号発生回路からのランプ波信号電圧及び上記第１のＰＭＯＳトランジスタのドレイン電圧を比較する比較回路と、
該比較回路の比較出力に基づいて、上記第１のＰＭＯＳトランジスタのゲート電圧を制御する制御用ＭＯＳトランジスタと
を備え、第１のＰＭＯＳトランジスタのドレインから上記第１のＰＭＯＳトランジスタのゲートに負帰還を掛けるようにしたスタートアップ回路を
設けたことを特徴とする電力増幅装置。
【請求項８】
ソース接地に接続され、それぞれのドレインより共通出力端子が導出され、電圧がＶｄｄの電源及び接地間に直列接続された第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタと、
上記第１のＰＭＯＳトランジスタに対し、カレントミラー回路を構成するように接続されたダイオード接続の第２のＰＭＯＳトランジスタと、
上記第１のＮＭＯＳトランジスタに対し、カレントミラー回路を構成するように接続されたダイオード接続の第２のＮＭＯＳトランジスタと、
第２のＰＭＯＳトランジスタに対しソース接地に接続された第３のＮＭＯＳトランジスタと、
第２のＮＭＯＳトランジスタに対しソース接地に接続された第３のＰＭＯＳトランジスタと、
上記第３のＮＭＯＳトランジスタ並びに上記第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が動作点電圧に等しいときに、該第３のＮＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、該第３のＮＭＯＳトランジスタに接続された第１の定電流源と、
上記第３のＮＭＯＳトランジスタ並びに上記第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が上記動作点電圧に等しいときに、該第３のＰＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、該第３のＰＭＯＳトランジスタに接続された第２の定電流源と
を有する電力増幅器と、
反転及び非反転入力端子を備え、出力端子が上記電力増幅器の共通入力端子に接続されるＭＯＳトランジスタからなる差動増幅器と、
上記電力増幅器の共通出力端子と上記差動増幅器の反転入力端子との間に接続した帰還回路とを有することを特徴とするレギュレータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はスピーカ等の低インピーダンス負荷の駆動用に好適な電力増幅器、電力増幅装置及びその電力増幅器を利用したレギュレータに関する。
【０００２】
【従来の技術】
以下に、図７を参照して、従来のスピーカ駆動用増幅器としての電力増幅器を説明する。この電力増幅器はＢ級ソースフォロア増幅器である。ＮＭＯＳトランジスタＱｎα及びＰＭＯＳトランジスタＱｐβがソースフォロア増幅器を構成するように接続される。即ち、ＮＭＯＳトランジスタＱｎαのドレインが電圧がＶｄｄの電源に接続され、ＰＭＯＳトランジスタＱｐβのドレインが接地され、トランジスタＱｎα、Ｑｐβの各ソースが共通接続されて、その共通接続点より出力信号電圧Ｖｏの出力される出力端子Ｔｏが導出される。
【０００３】
ＰＭＯＳトランジスタＱｐαのソースが定電流がＩｂの定電流源ＩＢを通じて電圧がＶｄｄの電源に接続され、そのドレインがＮＭＯＳトランジスタＱｎβのドレインに接続され、ＮＭＯＳトランジスタＱｎβのソースが接地される。ＰＭＯＳトランジスタＱｐαのゲートとソースとの間及びゲートとドレインとの間に抵抗値が共にｒ′の抵抗器Ｒ１、Ｒがそれぞれ接続される。そして、ＮＭＯＳトランジスタＱｎβのゲートより入力信号電圧Ｖｓの供給される入力端子Ｔｉが導出される。
【０００４】
かかるＢ級のソースフォロアである電力増幅器において、ＮＭＯＳトランジスタＱｎα、Ｑｎβのスレッシュホールド電圧をＶthn 、ＰＭＯＳトランジスタＱｐα、Ｑｐβのスレッシュホールド電圧をＶthp 、ＮＭＯＳトランジスタＱｎαのゲート入力電圧をＶｉｎ、ＰＭＯＳトランジスタＱｐβのゲート入力電圧をＶｉｐとそれぞれすると、次にの２式が成立する。
【０００５】
【数１】
Ｖthn ＝Ｖｉｎ−Ｖｏ
【０００６】
【数２】
Ｖthp ＝Ｖｉｐ−Ｖｏ
【０００７】
そして、定電流源ＩＢ、ＰＭＯＳトランジスタ９ｐα、抵抗器Ｒ１、Ｒ２及びＮＭＯＳトランジスタｎβからなる回路によって、
【０００８】
【数３】
｜Ｖthn ｜＝｜Ｖthp ｜
【０００９】
【数４】
Ｖｉｎ−Ｖｉｐ＝２Ｖthn
【００１０】
の両式を満足するように、出力側のＮＭＯＳトランジスタＱｎα及びＰＭＯＳトランジスタＱｐβにＢ級のバイアス点が与えられ、これにより、両トランジスタＱｎα、Ｑｐβが同時にオンになることはない。出力端子Ｔｏの出力信号電圧Ｖｏが電源電圧Ｖｄｄになるときは、ＮＭＯＳトランジスタＱｎαのみがオンになり、出力信号電圧Ｖｏが接地電圧になるときは、ＭＭＯＳトランジスタＱｐβのみがオンになる。
【００１１】
【発明が解決しようとする課題】
図７の従来の電力増幅器は、Ｂ級動作を行い、しかも、無駄な電力消費が少ないという利点がある反面、出力信号電圧の振幅が狭いという欠点がある。即ち、ＮＭＯＳトランジスタＱｎαのゲート入力電圧Ｖｉｎは高々Ｖｄｄまでしか上がれないので、出力電圧Ｖｏは高々Ｖｄｄ−Ｖthn までしか上がれず、又、Ｖｉｐは接地電圧までしか下がれないので、出力電圧ＶｏはＶthp までしか下がれない。このため、出力振幅は、
【００１２】
【数５】
Ｖｄｄ−｜Ｖthn ｜−｜Ｖthp ｜
となり、かなり小さくなってしまう。
【００１３】
かかる点に鑑み、本発明は、無効な電力消費を少なくして、出力振幅を電源電圧までとることのできるＭＯＳトランジスタを用いた電力増幅器を提案しようとするものである。
【００１４】
【課題を解決するための手段】
本発明による電力増幅器は、ソース接地に接続され、それぞれのドレインより共通出力端子が導出され、電圧がＶｄｄの電源及び接地間に直列接続された第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタと、第１のＰＭＯＳトランジスタに対し、カレントミラー回路を構成するように接続されたダイオード接続の第２のＰＭＯＳトランジスタと、第１のＮＭＯＳトランジスタに対し、カレントミラー回路を構成するように接続されたダイオード接続の第２のＮＭＯＳトランジスタと、第２のＰＭＯＳトランジスタに対しソース接地に接続されて第３のＮＭＯＳトランジスタＱと、第２のＮＭＯＳトランジスタに対しソース接地に接続された第３のＰＭＯＳトランジスタと、第３のＮＭＯＳトランジスタ並びに第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が動作点電圧に等しいときに、その第３のＮＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、その第３のＮＭＯＳトランジスタに接続された第１の定電流源と、第３のＮＭＯＳトランジスタ並びに第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が動作点電圧に等しいときに、その第３のＰＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、その第３のＰＭＯＳトランジスタに接続された第２の定電流源とを有するものである。
【００１５】
かかる本発明の電力増幅器によれば、第３のＮＭＯＳトランジスタ並びに第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が動作点電圧に等しいときに、その第３のＮＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、その第３のＮＭＯＳトランジスタに接続された第１の定電流源と、第３のＮＭＯＳトランジスタ並びに第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が動作点電圧に等しいときに、その第３のＰＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、その第３のＰＭＯＳトランジスタに接続された第２の定電流源とを有するので、消費電力を少なくして、電源電圧振幅が可能になる。
【００１６】
【発明の実施の形態】
本発明の電力増幅器は、ソース接地に接続され、それぞれのドレインより共通出力端子が導出され、電圧がＶｄｄの電源及び接地間に直列接続された第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタと、第１のＰＭＯＳトランジスタに対し、カレントミラー回路を構成するように接続されたダイオード接続の第２のＰＭＯＳトランジスタと、第１のＮＭＯＳトランジスタに対し、カレントミラー回路を構成するように接続されたダイオード接続の第２のＮＭＯＳトランジスタと、第２のＰＭＯＳトランジスタに対しソース接地に接続されて第３のＮＭＯＳトランジスタＱと、第２のＮＭＯＳトランジスタに対しソース接地に接続された第３のＰＭＯＳトランジスタと、第３のＮＭＯＳトランジスタ並びに第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が動作点電圧に等しいときに、その第３のＮＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、その第３のＮＭＯＳトランジスタに接続された第１の定電流源と、第３のＮＭＯＳトランジスタ並びに第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が動作点電圧に等しいときに、その第３のＰＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、その第３のＰＭＯＳトランジスタに接続された第２の定電流源とを有する。
【００１７】
この本発明の電力増幅器に、第１のＰＭＯＳトランジスタのゲート及び接地間に接続された、アイドリング電流を流す第３の定電流源と、第１のＮＭＯＳトランジスタのゲート及び電圧がＶｄｄの電圧源間に接続された、アイドリング電流を流す第４の定電流源とを追加することができる。
【００１８】
上述の本発明の電力増幅器に、ランプ波信号発生回路と、そのランプ波信号発生回路からのランプ波信号電圧及び第１のＰＭＯＳトランジスタのドレイン電圧を比較する比較回路と、その比較回路の比較出力に基づいて、第１のＰＭＯＳトランジスタのゲート電圧を制御する制御用ＭＯＳトランジスタとを備え、第１のＰＭＯＳトランジスタのドレインからゲートに負帰還を掛けるようにしたスタートアップ回路を設けると共に、共通出力端子にスピーカを接続することができる。
【００１９】
これらの本発明の電力増幅器に対し、反転及び非反転入力端子を備えるＭＯＳトランジスタからなる差動増幅器を設け、その出力端子を上記共通入力端子に接続すると共に、反転入力端子及び共通出力端子間に負帰還回路を設けることができる。
【００２０】
上述の本発明の電力増幅器を一対設け、第１及び第２の電力増幅器に正相及び逆相の入力信号を供給すると共に、第１及び第２の電力増幅器の出力側をスピーカの両端に接続するようにするようにして、電力増幅装置を得ることができる。これらの第１及び第２の電力増幅器に対しても、上述の各種変形が可能である。
【００２１】
又、上述の本発明の電力増幅器と、反転及び非反転入力端子を備え、出力端子が上記電力増幅器の共通入力端子に接続されるＭＯＳトランジスタからなる差動増幅器と、電力増幅器の共通出力と差動増幅器の反転入力端子との間に接続した帰還回路とにより、レギュレータを構成することができる。
【００２２】
〔実施例〕
以下に、図１Ａを参照して、本発明の実施例の電力増幅器、即ち、出力段２の構成を説明する。ＰＭＯＳトランジスタＱｐ２及びＮＭＯＳトランジスタＱｎ３をソース接地に接続する。即ち、ＰＭＯＳトランジスタＱｐ２のソースを電圧Ｖｄｄの電源に接続し、ＮＭＯＳトランジスタＱｎ３のソースを接地し、両トランジスタＱｐ２、Ｑｎ３の各ドレインを共通接続して、出力信号電圧Ｖｏの出力される出力端子Ｔｏを導出する。この出力端子Ｔｏ及び接地間に図示を省略したスピーカの両端を接続することができる。
【００２３】
ＰＭＯＳトランジスタＱｐ２とでカレントミラー回路を構成するダイオード接続のＰＭＯＳトランジスタＱｐ１を設け、そのＰＭＯＳトランジスタＱｐ１のソースを電圧がＶｄｄの電源に接続し、そのゲートをＰＭＯＳトランジスタＱｐ２のゲートに接続する。ＰＭＯＳトランジスタＱｐ１のドレインをそのゲートに接続すると共に、そのゲートを定電流がＩｉｐの定電流源ＩＫ３を通じて接地する。ＰＭＯＳトランジスタＱｐ１のドレインを、ＮＭＯＳトランジスタＱｎ１のドレインに接続し、そのＮＭＯＳトランジスタＱｎ１のソースを接地する。ＰＭＯＳトランジスタＱｐ１のドレインを定電流がＩｓｐの定電流源ＩＫ１を通じて、電圧がＶｄｄの電源に接続する。
【００２４】
ＮＭＯＳトランジスタＱｎ３とでカレントミラー回路を構成するダイオード接続のＮＭＯＳトランジスタＱｎ２を設け、そのＮＭＯＳトランジスタＱｎ２のソースを接地し、、そのゲートをＮＭＯＳトランジスタＱｎ３のゲートに接続する。ＮＭＯＳトランジスタＱｎ２のドレインをそのゲートに接続すると共に、そのゲートを定電流がＩｉｎの定電流源ＩＫ４を通じて電圧がＶｄｄの電源に接続する。ＮＭＯＳトランジスタＱｎ２のドレインを、ＰＭＯＳトランジスタＱｐ３のドレインに接続し、そのＰＭＯＳトランジスタＱｐ３のソースを電圧がＶｄｄの電源に接続する。ＮＭＯＳトランジスタＱｎ２のドレインを定電流がＩｓｎの定電流源ＩＫ２を通じて接地する。
【００２５】
そして、ＮＭＯＳトランジスタＱｎ１及びＰＭＯＳトランジスタＱｐ３の各ゲートを共通接続し、その接続点より入力信号電圧Ｖｓが供給される入力端子Ｔｉを導出する。
【００２６】
次に、この出力段２の電力増幅器２の動作を説明する。入力端子Ｔｉに供給される入力信号電圧Ｖｓの動作点電圧ＶSOを、例えば、Ｖｄｄ／２とし、これを入力したとすると、ＮＭＯＳトランジスタＱｎ１のゲートにはその動作電圧Ｖｄｄ／２が印加され、それに応じてそのドレイン及びソース間には相応の電流が流れる。定電流源ＩＫ１の定電流ＩｓｐをそのＮＭＯＳトランジスタＱｎ１のドレイン及びソース間に流れる電流と同じにすれは、ＰＭＯＳトランジスタＱｐ１のソース及びドレイン間には電流は流れないことになり、同時に、ＰＭＯＳトランジスタＱｐ１と共にカレントミラー回路を構成するＰＭＯＳトランジスタＱｐ２のソース及びドレイン間にも電流が流れないことになる。
【００２７】
同様に、入力端子Ｔｉに供給される入力信号電圧Ｖｓの動作点電圧ＶＳSOを、を、例えば、Ｖｄｄ／２とし、これを入力したとすると、ＰＭＯＳトランジスタＱｐ３のゲートにはその動作電圧Ｖｄｄ／２が印加され、それに応じてそのソース及びドレイン間には相応の電流が流れる。定電流源ＩＫ２の定電流ＩｓｎをそのＰＭＯＳトランジスタＱｐ３のソース及びドレイン間に流れる電流と同じにすれは、ＮＭＯＳトランジスタＱｎ２のドレイン及びソース間には電流は流れないことになり、同時に、ＮＭＯＳトランジスタＱｎ２と共にカレントミラー回路を構成するＮＭＯＳトランジスタＱｎ３のドレイン及びソース間にも電流が流れないことになる。
【００２８】
以上の状態から、入力信号電圧ＶｓがＶｄｄ／２から微小電圧分ΔＶだけ上昇したとする。ＰＭＯＳトランジスタＱｐ３のソース及びドレイン間電流は、上述の電流より少なくなるので、ＮＭＯＳトランジスタＱｎ２、Ｑｎ３のソース及びドレイン間電流は０のままである。
【００２９】
又、入力信号電圧ＶｓがＶｄｄ／２から微小電圧分ΔＶだけ上昇したとき、ＮＭＯＳトランジスタＱｎ１のドレイン及びソース間電流は、上述の電流より多くなるので、その電流増加分はＰＭＯＳトランジスタＱｐ１に流れ、その同じ電流がＰＭＯＳトランジスタＱｐ２にも流れる。
【００３０】
上述とは逆に、入力信号電圧ＶｓがＶｄｄ／２から微小電圧分ΔＶだけ下降したとする。ＮＭＯＳトランジスタＱｎ１のドレイン及びソース間電流は、上述の電流より少なくなるので、ＰＭＯＳトランジスタＱｐ１、Ｑｐ２のソース及びドレイン間電流は０のままである。
【００３１】
又、入力信号電圧ＶｓがＶｄｄ／２から微小電圧分ΔＶだけ下降するとき、ＰＭＯＳトランジスタＱｐ３のソース及びドレイン間電流は、上述の電流より多くなるので、その電流増加分はＮＭＯＳトランジスタＱｎ２に流れ、その同じ電流がＮＭＯＳトランジスタＱｎ３にも流れる。
【００３２】
次に、定電流源ＩＫ３、ＩＫ４について説明する。ＰＭＯＳトランジスタＱｐ２のソース及びドレイン間並びにＮＭＯＳトランジスタＱｎ３のドレイン及びソース間に電流が流れ始めるときの電流の変化の傾きは緩やかであるので、入力端子Ｔｉに入力する入力信号電圧Ｖｓの変化に応じて、ＰＭＯＳトランジスタＱｐ２及びＮＭＯＳトランジスタＱｎ３がオンオフを繰り返し、出力端子Ｔｏの出力信号電圧Ｖｏが歪む。
【００３３】
そこで、ＰＭＯＳトランジスタＱｐ２のゲート及び接地間並びに電圧がＶｄｄの電源及びＮＭＯＳトランジスタＱｎ３のゲート間に、それぞれ定電流源ＩＫ３、ＩＫ４を接続して、外部からそれぞれ所定のアイドリング電流ＩｉＰ、Ｉｉｎを流すことによって、ＰＭＯＳトランジスタＱｐ２のソース及びドレイン間並びにＮＭＯＳトランジスタＱｎ３のドレイン及びソース間に電流が流れ始めるときの電流の変化の傾きが急峻になるようにする。
【００３４】
かくして、ＰＭＯＳトランジスタＱｐ２のソース及びドレイン間並びにＮＭＯＳトランジスタＱｎ３のドレイン及びソース間に電流が流れ始めるときの電流の変化の傾きが急峻になるので、入力端子Ｔｉに入力する入力信号電圧Ｖｓの変化に応じて、ＰＭＯＳトランジスタＱｐ２及びＮＭＯＳトランジスタＱｎ３がオンオフを繰り返すおそれはなく、従って、出力端子Ｔｏの出力信号電圧Ｖｏが歪むことはない。
【００３５】
次に、入力段１の構成を説明する。この入力段１は差動増幅器にて構成されている。差動のＮＭＯＳトランジスタＱｎａ、Ｑｎｂの各ソースを定電流がＩｋの定電流源ＩＫを通じて接地し、その各ゲートよりそれぞれ正相及び逆相の入力信号電圧Ｖｉ＋、Ｖｉ−が供給される入力端子Ｔｉ＋、Ｔｉ−を導出する。Ｑｐａ、Ｑｐｂは、カレントミラー回路を構成するＰＭＯＳトランジスタで、それぞれＮＭＯＳトランジスタＱｎａ、Ｑｎｂの負荷を構成する。ＰＭＯＳトランジスタＱｐａのゲートをそのドレインに接続すると共に、そのドレインＮＭＯＳトランジスタＱｎａのドレインに接続し、ＰＭＯＳトランジスタＱｐａのソースを電圧がＶｄｄの電源に接続する。ＰＭＯＳトランジスタＱｐｂのドレインをＮＭＯＳトランジスタＱｎｂのドレインに接続し、ＰＭＯＳトランジスタＱｐｂのゲートをＰＭＯＳトランジスタＱｐａのゲートにし、ＰＭＯＳトランジスタＱｐｂのソースを電圧がＶｄｄの電源に接続する。そして、ＮＭＯＳトランジスタＱｎｂのドレインより入力端子Ｔｉを導出する。
【００３６】
図１Ｂに示すように、図１Ａの入力段１及び出力段２からなる電力増幅器に符号３を付し、この電力増幅器３に対し、負帰還回路を付加することにより、入力端子Ｔｉの入力信号電圧Ｖｓの動作点電圧ＶSO（例えば、Ｖｄｄ／２）に安定に保持することができる。即ち、入力端子Ｔ１を抵抗値がｒの抵抗器Ｒａを通じて、電力増幅器３の反転入力端子Ｔｉ−に接続すると共に、電力増幅器３の出力端子Ｔｏ及び反転入力端子Ｔｉ−間に、抵抗値がｒの抵抗器Ｒｂを接続する。電力増幅器３の出力端子Ｔｏから出力端子Ｔ２を導出する。電力増幅器３の非反転入力端子Ｔｉ＋は、図示せざるも、交流的接地点に接続されて、所定の基準電圧が与えられる。
【００３７】
次に、図２を参照して、図１の実施例の出力段２の電力増幅器にスタートアップ回路４を付加した実施例を説明する。尚、図２において、図１と対応する部分には同一符号を付して、重複説明を省略する。又、入力段１及び出力段２の構成は、図１と同様である。ランプ波信号発生回路５よりのランプ波信号電圧を演算増幅器（ＯＰアンプ）６の非反転入力端子に供給すると共に、ＰＭＯＳトランジスタＱｐ２のドレイン電圧を演算増幅器６の反転入力端子に供給する。演算増幅器６の出力端子をＰＭＯＳトランジスタＱｓ１のゲートに接続し、そのソースを電圧がＶｄｄの電源に接続し、そのドレインをＰＭＯＳトランジスタＱｐ２のゲートに接続する。これにより、ランプ波信号発生回路５からのランプ波信号電圧と、出力端子Ｔｏの出力信号電圧Ｖｏとが一致するように、ＰＭＯＳトランジスタＱｐ２が制御される。
【００３８】
次に、図３を参照して、この図２の実施例の電力増幅器の動作を説明する。スタンバイ状態（電力増幅器を使用していないとき）では、出力信号電圧Ｖｏは０（Ｖ）でり、スタンバイ状態が解除されたとき（電力増幅器の使用を開始したとき）は、出力信号電圧Ｖｏは非反転入力端子に印加される交流的接地点電圧である基準電圧ＶG になる。ランプ波信号電圧が０（Ｖ）のときは、演算増幅器６よりの出力信号電圧によって、ＰＭＯＳトランジスタＱＱｓ１をオンにし、ＰＭＯＳトランジスタＱｐ２のゲートの電圧Ｖｉｐを電源電圧Ｖｄｄに近づけげて、ＰＭＯＳトランジスタＱｐ２をオフにする。そして、この図２の入力段１及び出力段２からなる電力増幅器３に、図１Ｂに示した如き帰還が掛けられていると、入力信号電圧Ｖｓが上昇して、ＰＭＯＳトランジスタＱｐ２をオンしようとする。ドライブ能力の調整によって、ＰＭＯＳトランジスタＱｐ２の電圧Ｖｉｐを制御する力は、ＰＭＯＳトランジスタＱｓ１の方が大きくなるようにしておく。従って、ＰＭＯＳトランジスタＱｐ２はオフのままである。このようにして、スタートアップ回路４の帰還が成立し、出力信号電圧Ｖｏを０（Ｖ）にしておくことができる。
【００３９】
ランプ波信号電圧が上昇すると、出力信号電圧Ｖｏがランプ波信号電圧に達するまでは、通常の動作が行なわれ、ランプ波信号電圧が出力信号電圧Ｖｏに一致すると、スタートアップ回路４の帰還が効果を発揮する。このようにして、出力信号電圧Ｖｏがランプ信号電圧と一致したまま、基準電圧ＶG まで上昇し、それ以上はＰＭＯＳトランジスタＱｓ１では制御できなくなるので、スタートアップ回路４はないと同様になる。図３におけるａはスタートアップ回路４が設けられていない場合の出力信号電圧Ｖｏの波形を示し、ｂはスタートアップ回路４を設けた場合の出力信号電圧Ｖｏの波形を示し、ｃはランプ波信号発生回路５よりのランプ波信号電圧を示す。
【００４０】
図２の実施例によれば、この電力増幅器にスピーカを接続した場合、その電力増幅器がスタンバイ状態から、スタンバイ状態が解除されたときは、スタートアップ回路４を設けない場合は、出力信号電圧Ｖｏが動作点の電圧に達しないうちに、入力信号電圧Ｖｓに基づいて、スピーカから放声が開始されるが、上述のスタートアップ回路４を設けた場合は、スピーカの音は最初小さくその後徐々に大きくなるようになる。
【００４１】
図４に、上述の電力増幅器にスピーカをＢＴＬ（balanced toransfomerless) 接続した場合の実施例を示す。１０Ａ、１０Ｂは図１Ｂの電力増幅器を示し、これら電力増幅器１０Ａ、１０Ｂの出力端子１１Ａ、１１Ｂ間にスピーカ１２を接続する。入力端子８よりの入力信号を反転増幅器９を通じて反転して電力増幅器１０Ａの入力側に供給し、直接に電力増幅器１０Ｂの入力側に供給する。尚、反転増幅器９は、差動増幅器９ｃの反転入力端側に抵抗器９ａを接続すると共に、その出力端及び反転入力端間に抵抗器９ｂを接続してこうせいしたものである。差動増幅器９ｃの非反転入力端子は、図示を省略するも、交流的接地点である基準電位点に接続される。
【００４２】
この図４の実施例において、電力増幅器１０Ｂの出力端子１１Ｂの出力電圧が図３の実線ｂの波形であり、電力増幅器１０Ａの出力端子１１Ａの出力電圧が図５Ａの実線ｂの波形であるとすると、スピーカ１２の両端の電圧の波形は図５Ｂに示すようになる。図５Ｂの波形によれば、出力レベルが小さきときは歪みが大きく、出力レベルが大きくなるにつれて、歪みが徐々に小さくなっていることが分かる。
【００４３】
図１や図２の電力増幅器は効率が高く、電源電圧の出力範囲が広いので、レギュレータにも適用できる。そのレギュレータの例を、図６を参照して説明する。図１や図２の入力段１及び出力段２から構成される電力増幅器３の非反転入力端子端子Ｔｉ＋に、基準電圧源１４よりの基準電圧を供給し、電力増幅器３の出力端子Ｔｏよりの出力電圧を抵抗器１５、１６の直列回路からなる抵抗分圧器に供給し、抵抗器１５、１６の接続中点の分圧電圧を電力増幅器３の反転入力端子Ｔｉ−に供給するようにして、レギュレータを構成する。
【００４４】
【発明の効果】
上述せる第１の本発明によれば、ソース接地に接続され、それぞれのドレインより共通出力端子が導出され、電圧がＶｄｄの電源及び接地間に直列接続された第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタと、第１のＰＭＯＳトランジスタに対し、カレントミラー回路を構成するように接続されたダイオード接続の第２のＰＭＯＳトランジスタと、第１のＮＭＯＳトランジスタに対し、カレントミラー回路を構成するように接続されたダイオード接続の第２のＮＭＯＳトランジスタと、第２のＰＭＯＳトランジスタに対しソース接地に接続された第３のＮＭＯＳトランジスタと、第２のＮＭＯＳトランジスタに対しソース接地に接続された第３のＰＭＯＳトランジスタと、第３のＮＭＯＳトランジスタ並びに第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が動作点電圧に等しいときに、その第３のＮＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、その第３のＮＭＯＳトランジスタに接続された第１の定電流源と、第３のＮＭＯＳトランジスタ並びに第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が動作点電圧に等しいときに、その第３のＰＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、その第３のＰＭＯＳトランジスタに接続された第２の定電流源とを有するので、無効な電力消費を少なくして、出力振幅を電源電圧までとることのできるＭＯＳトランジスタを用いた電力増幅器を得ることができる。
【００４５】
第２の本発明によれば、第１の本発明の電力増幅器において、第１のＰＭＯＳトランジスタのゲート及び接地間に接続された、アイドリング電流を流す第３の定電流源と、第１のＮＭＯＳトランジスタのゲート及び上記電圧がＶｄｄの電圧源間に接続された、アイドリング電流を流す第４の定電流源とを設けたので、第１の本発明の効果に加えて、第１のＰＭＯＳトランジスタのソース及びドレイン間並びに第１のＮＭＯＳトランジスタのドレイン及びソース間に電流が流れ始めるときの電流の変化の傾きが急峻になるので、入力信号電圧の変化に応じて、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタがオンオフを繰り返すおそれはなく、従って、出力信号電圧が歪むことのない電力増幅器を得ることができる。
【００４６】
第３の本発明によれば、第１の本発明の電力増幅器において、反転及び非反転入力端子を備えるＭＯＳトランジスタからなる差動増幅器を設け、その出力端子を共通入力端子に接続すると共に、反転入力端子及び共通出力端子間に負帰還回路を設けたので、第１の本発明の効果に加えて、入力信号電圧の動作点電圧を安定に保持することのできる電力増幅器を得ることができる。
【００４７】
第４の本発明によれば、第１の本発明の電力増幅器において、ランプ波信号発生回路と、そのランプ波信号発生回路からのランプ波信号電圧及び第１のＰＭＯＳトランジスタのドレイン電圧を比較する比較回路と、その比較回路の比較出力に基づいて、第１のＰＭＯＳトランジスタのゲート電圧を制御する制御用ＭＯＳトランジスタとを備え、第１のＰＭＯＳトランジスタのドレインからゲートに負帰還を掛けるようにしたスタートアップ回路を設けると共に、共通出力端子にスピーカを接続するようにしたので、第１の本発明の効果に加えて、電力増幅器がスタンバイ状態から、スタンバイ状態が解除されたときは、スピーカの音は最初小さくその後徐々に大きくなるようになるすることのできる電力増幅器を得ることができる。
【００４８】
第５の本発明によれば、ソース接地に接続され、それぞれのドレインより共通出力端子が導出され、電圧がＶｄｄの電源及び接地間に直列接続された第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタと、第１のＰＭＯＳトランジスタに対し、カレントミラー回路を構成するように接続されたダイオード接続の第２のＰＭＯＳトランジスタと、第１のＮＭＯＳトランジスタに対し、カレントミラー回路を構成するように接続されたダイオード接続の第２のＮＭＯＳトランジスタと、第２のＰＭＯＳトランジスタに対しソース接地に接続された第３のＮＭＯＳトランジスタと、第２のＮＭＯＳトランジスタに対しソース接地に接続された第３のＰＭＯＳトランジスタと、第３のＮＭＯＳトランジスタ並びに第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が動作点電圧に等しいときに、その第３のＮＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、その第３のＮＭＯＳトランジスタに接続された第１の定電流源と、第３のＮＭＯＳトランジスタ並びに第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が動作点電圧に等しいときに、その第３のＰＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、その第３のＰＭＯＳトランジスタに接続された第２の定電流源と、反転及び非反転入力端子を備えるＭＯＳトランジスタからなる差動増幅器とを有し、その差動増幅器の出力端子を共通入力端子に接続すると共に、反転入力端子及び共通出力端子間に負帰還回路を設けてなる第１及び第２の電力増幅器を設け、その第１及び第２の電力増幅器に正相及び逆相の入力信号を供給すると共に、第１及び第２の電力増幅器の出力側をスピーカの両端に接続するようにしたので、無効な電力消費を少なくして、出力振幅を電源電圧までとることができ、入力信号電圧の動作点電圧を安定に保持することができ、スピーカをＢＴＬ接続で駆動することのできる電力増幅装置を得ることができる。
【００４９】
第６の本発明によれば、第５の本発明の電力増幅装置において、第１及び第２の電力増幅器に、第１のＰＭＯＳトランジスタのゲート及び接地間に接続された、アイドリング電流を流す第３の定電流源と、第１のＮＭＯＳトランジスタのゲート及び上記電圧がＶｄｄの電圧源間に接続された、アイドリング電流を流す第４の定電流源とを設けたので、第５の本発明の効果に加えて、第１のＰＭＯＳトランジスタのソース及びドレイン間並びに第１のＮＭＯＳトランジスタのドレイン及びソース間に電流が流れ始めるときの電流の変化の傾きが急峻になるので、入力信号電圧の変化に応じて、第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタがオンオフを繰り返すおそれはなく、従って、出力信号電圧が歪むことのなくなる電力増幅装置を得ることができる。
【００５０】
第７の本発明によれば、第５の本発明の電力増幅装置において、第１及び第２の電力増幅器に、反転及び非反転入力端子を備えるＭＯＳトランジスタからなる差動増幅器を設け、その差動増幅器の出力端子を共通入力端子に接続すると共に、反転入力端子及び共通出力端子間に負帰還回路を設けたので、第５の本発明の効果に加えて、入力信号電圧の動作点電圧を安定に保持することのできる電力増幅装置を得ることができる。
【００５１】
第８の本発明によれば、第５の本発明の電力増幅装置において、第１及び第２の電力増幅器に、ランプ波信号発生回路と、そのランプ波信号発生回路からのランプ波信号電圧及び第１のＰＭＯＳトランジスタのドレイン電圧を比較する比較回路と、その比較回路の比較出力に基づいて、第１のＰＭＯＳトランジスタのゲート電圧を制御する制御用ＭＯＳトランジスタとを備え、第１のＰＭＯＳトランジスタのドレインからゲートに負帰還を掛けるようにしたスタートアップ回路を設けたので、第５の本発明の効果に加えて、第１及び第２の電力増幅器がスタンバイ状態から、スタンバイ状態が解除されたときは、スピーカの音は最初小さくその後徐々に大きくなるようになるすることのできる電力増幅装置を得ることができる。
【００５２】
第９の本発明によれば、ソース接地に接続され、それぞれのドレインより共通出力端子が導出され、電圧がＶｄｄの電源及び接地間に直列接続された第１のＰＭＯＳトランジスタ及び第１のＮＭＯＳトランジスタと、第１のＰＭＯＳトランジスタに対し、カレントミラー回路を構成するように接続されたダイオード接続の第２のＰＭＯＳトランジスタと、第１のＮＭＯＳトランジスタに対し、カレントミラー回路を構成するように接続されたダイオード接続の第２のＮＭＯＳトランジスタと、第２のＰＭＯＳトランジスタに対しソース接地に接続された第３のＮＭＯＳトランジスタと、第２のＮＭＯＳトランジスタに対しソース接地に接続された第３のＰＭＯＳトランジスタと、第３のＮＭＯＳトランジスタ並びに第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が動作点電圧に等しいときに、その第３のＮＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、その第３のＮＭＯＳトランジスタに接続された第１の定電流源と、第３のＮＭＯＳトランジスタ並びに第３のＰＭＯＳトランジスタの各ゲートよりの共通入力端子に印加される電圧が動作点電圧に等しいときに、その第３のＰＭＯＳトランジスタのドレイン及び接地間に流れる電流と等しい定電流を有する、その第３のＰＭＯＳトランジスタに接続された第２の定電流源とを有する電力増幅器と、反転及び非反転入力端子を備え、出力端子が電力増幅器の共通入力端子に接続されるＭＯＳトランジスタからなる差動増幅器と、電力増幅器の共通出力と差動増幅器の反転入力端子との間に接続した帰還回路とを有するので、ＭＯＳトランジスタを使用したにも拘らず消費電力の少ないレギュレータを得ることができる。
【図面の簡単な説明】
【図１】Ａ  本発明の実施例の電力増幅器を示す回路図である。
Ｂ  本発明の他の実施例の電力増幅器を示す回路図である。
【図２】本発明の更に他の実施例の電力増幅器を示す回路図である。
【図３】図２の実施例の動作説明に供する波形図である。
【図４】本発明の更に他の実施例の電力増幅装置を示す回路図である。
【図５】図５の実施例の動作説明に供する波形図である。
【図６】本発明の実施例のレギュレータを示す回路図である。
【図７】従来例の電力増幅器を示す回路図である。
【符号の説明】
１  入力段、２  出力段、Ｑｐ１、Ｑｐ２、Ｑｐ３、Ｑｐａ、Ｑｐｂ  ＰＭＯＳトランジスタ、Ｑｎ１、Ｑｎ２、Ｑｎ３、Ｑｎａ、Ｑｎｂ  ＮＭＯＳトランジスタ、ＩＫ、ＩＫ１、ＩＫ２、ＩＫ３、ＩＫ４  定電流源。
【図１】
0003800745.tif 000002
【図２】
0003800745.tif 000003
【図３】
0003800745.tif 000004
【図４】
0003800745.tif 000005
【図５】
0003800745.tif 000006
【図６】
0003800745.tif 000007
【図７】
0003800745.tif 000008