(57)【特許請求の範囲】
【請求項１】
電源と信号との供給および切断を制御される制御対象ユニットと、前記制御対象ユニットに対して、電源と信号との供給および切断を制御する制御ユニットを備え、
前記制御ユニットは、制御対象ユニットに対して電源供給と電源切断のタイミングを制御する制御信号を発生する制御信号発生手段と、
前記制御信号を受けて、 前記制御信号が示す電源供給タイミングを遅延した遅延制御信号を生成する遅延制御信号発生手段と、
前記制御信号と前記遅延制御信号とを受けて、前記制御信号のタイミングと前記遅延制御信号のタイミングとからタイミング制御信号を生成する制御信号選択手段と、
前記タイミング制御信号を受けて、前記タイミング制御信号により制御対象ユニットへ電源の供給と切断をする電源スイッチ手段と、
前記遅延制御信号を受けて、前記タイミング制御信号に従って電源を供給する時刻よりも遅延した時刻で信号の供給を開始し、回路自身の遅延時間に基づいて、前記タイミング制御信号に従って電源を切断する時刻より早い時刻で信号の切断を開始する信号オン／オフ制御手段とを有することを特徴とする電源投入切断シーケンス回路方式。
【請求項２】
前記遅延制御信号発生手段は、前記制御信号を反転する反転論理回路とコンデンサーを有し、前記コンデンサーの容量により前記電源供給のタイミングを遅延することを特徴とする請求項１記載の電源投入切断シーケンス回路方式。
【請求項３】
前記制御対象ユニットはＬＣＤ描画装置のＬＣＤ表示ユニットであり、前記信号はＲＧＢ信号と水平同期信号と垂直同期信号とタイミングクロックとを含む画像信号であることを特徴とする請求項１又は２記載の電源投入切断シーケンス回路方式。
【請求項４】
電源電圧の異なる複数電源と信号との供給および切断を制御される制御対象ユニットと、前記制御対象ユニットに対して、前記複数電源と信号との供給および切断を制御する制御ユニットを備え、
前記制御ユニットは、制御対象ユニットに対して電源供給と電源切断のタイミングを制御する制御信号を発生する制御信号発生手段と、
前記制御信号を受けて、 前記制御信号が示す電源供給タイミングを遅延した遅延制御信号を生成する遅延制御信号発生手段と、
前記制御信号と前記遅延制御信号とを受けて、前記制御信号のタイミングと前記遅延制御信号のタイミングとから前記電源毎にタイミング制御信号を生成する制御信号選択手段と、
前記タイミング制御信号を受けて、前記各タイミング制御信号により該当する制御対象ユニットへ電源の供給と切断をする電源スイッチ手段と、
前記遅延制御信号を受けて、前記いずれのタイミング制御信号に従って電源を供給する時刻よりも遅延した時刻で信号の供給を開始し、回路自身の遅延時間に基づいて、前記いずれのタイミング制御信号に従って電源を切断する時刻より早い時刻で信号の切断を開始する信号オン／オフ制御手段とを有することを特徴とする電源投入切断シーケンス回路方式。
【請求項５】
前記電源スイッチ手段は、電源圧の低い電源から電源圧の高い電源の順で、電源の供給を開始し、電源圧の高い電源から電源圧の低い電源の順で、電源の切断を開始することを特徴とする請求項４記載の電源投入切断シーケンス回路方式。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電源の投入切断シーケンス回路に関する。
【０００２】
【従来の技術】
従来、制御対象ユニットに対する電源投入シーケンスシステムは、ＣＰＵ制御によるファームウェアにより実現されている。
【０００３】
【発明が解決しようとする課題】
このような電源投入シーケンスシステムを、ハードウェアのみで実現しようとすると、ハードウェアが非常に複雑になり、ハードウェア製造に手間がかかるという課題を有している。
【０００４】
本発明の目的は、従来のこの様な課題を解決し、電源と信号の投入／切断シーケンスを容易に構築できる電源投入切断シーケンス回路方式を提供することにある。
【０００５】
【課題を解決するための手段】
本発明の電源投入切断シーケンス回路方式は、電源と信号との供給および切断を制御される制御対象ユニットと、前記制御対象ユニットに対して、電源と信号との供給および切断を制御する制御ユニットを備え、前記制御ユニットは、制御対象ユニットに対して電源供給と電源切断のタイミングを制御する制御信号を発生する制御信号発生手段と、前記制御信号を受けて、 前記制御信号が示す電源供給タイミングを遅延した遅延制御信号を生成する遅延制御信号発生手段と、前記制御信号と前記遅延制御信号とを受けて、前記制御信号のタイミングと前記遅延制御信号のタイミングとからタイミング制御信号を生成する制御信号選択手段と、前記タイミング制御信号を受けて、前記タイミング制御信号により制御対象ユニットへ電源の供給と切断をする電源スイッチ手段と、前記遅延制御信号を受けて、前記タイミング制御信号に従って電源を供給する時刻よりも遅延した時刻で信号の供給を開始し、回路自身の遅延時間に基づいて、前記タイミング制御信号に従って電源を切断する時刻より早い時刻で信号の切断を開始する信号オン／オフ制御手段とを有することを特徴とする。
【０００８】
また、本発明の電源投入切断シーケンス回路方式は、前記遅延制御信号発生手段が、前記制御信号を反転する反転論理回路とコンデンサーを有し、前記コンデンサーの容量により前記電源供給のタイミングを遅延することを特徴とする。
【０００９】
また、本発明の電源投入切断シーケンス回路方式は、前記制御対象ユニットはＬＣＤ描画装置のＬＣＤ表示ユニットであり、前記信号はＲＧＢ信号と水平同期信号と垂直同期信号とタイミングクロックとを含む画像信号であることを特徴とする。
【００１０】
また、本発明の電源投入切断シーケンス回路方式は、電源電圧の異なる複数電源と信号との供給および切断を制御される制御対象ユニットと、前記制御対象ユニットに対して、前記複数電源と信号との供給および切断を制御する制御ユニットを備え、前記制御ユニットは、制御対象ユニットに対して電源供給と電源切断のタイミングを制御する制御信号を発生する制御信号発生手段と、前記制御信号を受けて、 前記制御信号が示す電源供給タイミングを遅延した遅延制御信号を生成する遅延制御信号発生手段と、前記制御信号と前記遅延制御信号とを受けて、前記制御信号のタイミングと前記遅延制御信号のタイミングとから前記電源毎にタイミング制御信号を生成する制御信号選択手段と、前記タイミング制御信号を受けて、前記各タイミング制御信号により該当する制御対象ユニットへ電源の供給と切断をする電源スイッチ手段と、前記遅延制御信号を受けて、前記いずれのタイミング制御信号に従って電源を供給する時刻よりも遅延した時刻で信号の供給を開始し、回路自身の遅延時間に基づいて、前記いずれのタイミング制御信号に従って電源を切断する時刻より早い時刻で信号の切断を開始する信号オン／オフ制御手段とを有することを特徴とする。
【００１１】
さらに、本発明の電源投入切断シーケンス回路方式は、前記電源スイッチ手段が、電源圧の低い電源から電源圧の高い電源の順で、電源の供給を開始し、電源圧の高い電源から電源圧の低い電源の順で、電源の切断を開始することを特徴とする。
【００１２】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。
【００１３】
図１は、本発明の第１実施形態の構成ブロック図で、図２は、本発明の第１実施形態を適用したＬＣＤ描画装置の構成ブロック図で、図３は、電源と信号の供給と切断のタイミングを説明するためのタイミング図で、図４は、本発明の第１実施形態の詳細構成ブロック図である。
【００１４】
図１を参照して、本発明の第１実施形態は、電源と信号との供給および切断を制御される制御対象ユニット１００と、制御対象ユニット１００に対して、電源と信号との供給および切断を制御する制御ユニット２００とを有して構成される。
【００１５】
図２を参照して、本発明の第１実施形態を適用したＬＣＤ描画装置は、図１の制御対象ユニット１００に相当するＬＣＤ表示ユニット１００−１と、図１の制御ユニット２００に相当するＬＣＤ表示制御ユニット２００−１とを有し、ＬＣＤ表示制御ユニット２００−１は、ＬＣＤ表示ユニット１００−１に対して、電源（＋５Ｖ電源）の供給と切断のタイミング制御と、ＲＧＢ信号と水平同期信号ＨＳＹＮＣと垂直同期信号ＶＳＹＮＣとＲＧＢとタイミングクロックＤＣＬＫとを含む画像信号の供給と切断のタイミング制御を行う。
【００１６】
図１において、制御ユニット２００は、電源供給制御部２１０と、遅延回路２２０と、制御信号選択回路２３０と、電源スイッチ駆動回路２４０と、電源スイッチ２５０と、信号系オン／オフ制御部２６０とを有して構成される。
【００１７】
電源供給制御部２１０は、制御対象ユニット１００に対して電源供給と電源切断のタイミングを制御する制御信号Ｓ１を発生する。
【００１８】
遅延回路２２０は、電源供給制御部２１０からの制御信号Ｓ１を受けて、この制御信号Ｓ１が示す電源供給タイミングを遅延した遅延制御信号Ｓ２を生成する。
【００１９】
制御信号選択回路２３０は、電源供給制御部２１０からの制御信号Ｓ１と遅延回路２２０からの遅延制御信号Ｓ２とを受けて、制御信号Ｓ１のタイミングと遅延制御信号Ｓ２のタイミングとから選択されたタイミングを有するタイミング制御信号Ｓ３を生成し、このタイミング制御信号Ｓ３を電源スイッチ駆動回路２４０へ送る。
【００２０】
電源スイッチ駆動回路２４０は、制御信号選択回路２３０からのタイミング制御信号Ｓ３を受け、電源スイッチ２５０を駆動するため電源スイッチ駆動信号Ｓ４を生成する。
【００２１】
電源スイッチ２５０は、電源スイッチ駆動信号Ｓ４によるタイミングで、制御対象ユニット１００へ電源の供給と切断をする。
【００２２】
信号系オン／オフ制御部２６０は、遅延回路２２０からの遅延制御信号Ｓ２を受けて、この遅延制御信号Ｓ２によるタイミングで、制御対象ユニット１００へ信号の供給と切断をする。
【００２３】
電源スイッチ２５０と信号系オン／オフ制御部２６０とが協同で、図３に示すように、電源の供給タイミングを信号の供給タイミングより時間ＴＤ１だけ早くし、一方、電源の切断タイミングを信号の切断タイミングより時間ＴＤ２だけ遅らす。
【００２４】
図４を参照して、更に具体的に構成の詳細を説明する。
【００２５】
遅延回路２２０は、外付けのコンデンサ２２２を有するリセットＩＣ２２１と、電源供給制御部２１０からの制御信号Ｓ１を反転して反転信号ＩＳ１を出力するインバータ２２４と、反転信号ＩＳ１を入力し、リセットＩＣ２２１を駆動するためのリセットＩＣ駆動信号ＴＳ１を出力するトランジスタ２２６とを有する。
【００２６】
リセットＩＣ２２１は、論理反転回路を有し、時刻ｔで低レベル（以降、“Ｌ”レベル）から高レベル（以降、“Ｈ”レベル）へ変化するリセットＩＣ駆動信号ＴＳ１を入力し、外付けのコンデンサ２２２の容量により決めらる時間ＴＣだけ遅れた時刻ｔ＋ＴＣで“Ｈ”レベルから“Ｌ”レベルに変化する遅延制御信号Ｓ２を出力するよう構成されている回路である。リセットＩＣ２２１は、一般に市販されているＩＣであり、たとえば、三菱電気株式会社製の電圧検出システムリセットＩＣＭ５１９５４Ｂが望ましい。
【００２７】
制御信号選択回路２３０は、遅延回路２２０からの遅延制御信号Ｓ２を入力し反転信号ＩＳ２を出力するインバータ２３１と、電源供給制御部２１０からの制御信号Ｓ１とインバータ２３１からの反転信号ＩＳ２とを論理和してタイミング制御信号Ｓ３を出力するＯＲゲート２３２とを有する。
【００２８】
電源スイッチ駆動回路２４０は、ＯＲゲート２３２からのタイミング制御信号Ｓ３を入力し、電源スイッチ２５０を駆動するための電源スイッチ駆動信号Ｓ４を出力するトランジスタ２４１を有する。
【００２９】
電源スイッチ２５０は、電源スイッチ駆動信号Ｓ４により、制御対象ユニット１００へ電源Ｖｃｃの供給と切断をする電源供給リレイ２５１を有する。
【００３０】
次に、本発明の第１実施形態の動作について図面を参照して詳細に説明する。
【００３１】
図５は、動作のタイミングチャートである。
【００３２】
図４と図５とを主体に、図１を併せ参照して動作を説明する。
【００３３】
電源Ｖｃｃが、時刻ｔ０で制御ユニット２００へ投入されると（図５の５０１）、制御ユニット２００は動作状態にはいる。
【００３４】
制御ユニット２００の電源供給制御部２１０は制御信号Ｓ１を発生し、この制御信号Ｓ１をインバータ２２４とＯＲゲート２３２へ入力する。
【００３５】
制御信号Ｓ１は、時刻ｔ０から時刻ｔ１までが低レベル（以降、“Ｌ”レベル）をとり、時刻ｔ１から時刻ｔ２までが高レベル（以降、“Ｈ”レベル）をとり、時刻ｔ２以降が“Ｌ”レベルをとる。
【００３６】
時刻ｔ０から時刻ｔ１までの“Ｌ”レベルは、制御対象ユニット１００へ電源を供給する前の電源切断を指定し、時刻ｔ１から時刻ｔ２までの“Ｈ”レベルは、制御対象ユニット１００への電源供給を指定し、時刻ｔ２以降の“Ｌ”レベルは、制御対象ユニット１００へ電源供給した後の電源切断を指定する。
【００３７】
以降では、時刻ｔ０から時刻ｔ１までの第１期間と、時刻ｔ１から時刻ｔ２までの第２期間と、時刻ｔ２以降の第３期間との３区間に分けて動作を説明する。
【００３８】
まず、時刻ｔ０から時刻ｔ１までの第１期間での動作を説明する。
【００３９】
インバータ２２４は、電源供給制御部２１０から“Ｌ”レベルの制御信号Ｓ１を受けると、“Ｈ”レベルの反転信号ＩＳ１を出力し、この“Ｈ”レベルをトランジスタ２２６に供給する。
【００４０】
トランジスタ２２６は、インバータ２２４からの“Ｈ”レベルの反転信号ＩＳ１を受けてオン状態をとり、“Ｌ”レベルのリセットＩＣ駆動信号ＴＳ１を出力する。
【００４１】
リセットＩＣ２２１は、トランジスタ２２６から“Ｌ”レベルのリセットＩＣ駆動信号ＴＳ１を受け、“Ｈ”レベルの遅延制御信号Ｓ２を出力し、この“Ｈ”レベルをインバータ２３１と信号系オン／オフ制御部２６０とへ供給する。
【００４２】
インバータ２３１は、リセットＩＣ２２１から“Ｈ”レベルの遅延制御信号Ｓ２を受けると、“Ｌ”レベルの反転信号ＩＳ２を出力し、この“Ｌ”レベルをＯＲゲート２３２に供給する。
【００４３】
ＯＲゲート２３２は、電源供給制御部２１０からの“Ｌ”レベルの制御信号Ｓ１とインバータ２３１からの“Ｌ”レベルの反転信号ＩＳ２とを論理和して、“Ｌ”レベルのタイミング制御信号Ｓ３を出力し、この“Ｌ”レベルをトランジスタ２４１に供給する。
【００４４】
トランジスタ２４１は、ＯＲゲート２３２から“Ｌ”レベルのタイミング制御信号Ｓ３を受けると、オフ状態となり、“Ｈ”レベルの電源スイッチ駆動信号Ｓ４を出力する。
【００４５】
電源供給リレイ２５１は、トランジスタ２４１からの“Ｈ”レベルの電源スイッチ駆動信号Ｓ４により、電源供給リレイ２５１の接点を開放し、電源切断期間Ａの間、制御対象ユニット１００へ電源Ｖｃｃを供給しない。
【００４６】
一方、信号系オン／オフ制御部２６０は、リセットＩＣ２２１から“Ｈ”レベルの遅延制御信号Ｓ２を受けると、制御対象ユニット１００への信号（図２における画像信号）の供給を禁止する。
【００４７】
次に、時刻ｔ１から時刻ｔ２までの第２期間の動作を説明する。
【００４８】
電源供給制御部２１０からの制御信号Ｓ１は、時刻ｔ１で、“Ｌ”レベルから“Ｈ”レベルになり、そして時刻ｔ２まで、“Ｈ”レベルを維持する。
インバータ２２４は、時刻ｔ１で“Ｌ”レベルから“Ｈ”レベルへ変化する制御信号Ｓ１を受けると、時刻ｔ１以降の時刻ｔ１１で“Ｈ”レベルから“Ｌ”レベル変化する反転信号ＩＳ１を出力し、この反転信号ＩＳ１をトランジスタ２２６に供給する。
【００４９】
トランジスタ２２６は、“Ｈ”レベルから“Ｌ”レベルへ変化する反転信号ＩＳ１を受けて、オフ状態になり、時刻ｔ１１以降の時刻ｔ１２でＬ”レベルから“Ｈ”レベルへ変化するリセットＩＣ駆動信号ＴＳ１を出力する。
【００５０】
リセットＩＣ２２１は、“Ｌ”レベルから“Ｈ”レベルへ変化するリセットＩＣ駆動信号ＴＳ１を受けると、外付けのコンデンサ２２２の容量により決めらる時間ＴＣだけ遅延した時刻ｔ１３（=ｔ１２＋ＴＣ）で、“Ｈ”レベルから“Ｌ”レベルに変化する遅延制御信号Ｓ２を出力し、この遅延制御信号Ｓ２をインバータ２３１と信号系オン／オフ制御部２６０とへ供給する。
【００５１】
インバータ２３１は、時間ＴＣだけ遅延した“Ｌ”レベルの遅延制御信号Ｓ２を受けると、時刻ｔ１４で“Ｌ”レベルから“Ｈ”レベルへ変換する反転信号ＩＳ２を出力し、この“反転信号ＩＳ２をＯＲゲート２３２に供給する。
【００５２】
ＯＲゲート２３２は、電源供給制御部２１０からの“Ｌ”レベルの制御信号Ｓ１と、時刻ｔ１４までは“Ｌ”レベルを取り、時刻ｔ１４以降では“Ｈ”レベルを取る反転信号ＩＳ２とを論理和して、時刻ｔ１５から“Ｈ”レベルを取るタイミング制御信号Ｓ３を出力し、この“Ｈ”レベルをトランジスタ２４１に供給する。
【００５３】
トランジスタ２４１は、“Ｈ”レベルのタイミング制御信号Ｓ３を受けると、オン状態となり、時刻ｔ１５以降の時刻ｔ１６から“Ｌ”レベルを取る電源スイッチ駆動信号Ｓ４を出力する。
【００５４】
電源供給リレイ２５１は、“Ｌ”レベルの電源スイッチ駆動信号Ｓ４により、時刻ｔ１６以降の電源供給開始時刻ｔ１７で、電源供給リレイ２５１の接点を閉成し、制御対象ユニット１００へ電源Ｖｃｃの供給を開始し、電源供給期間Ｂの間、電源の供給を続ける。
【００５５】
一方、信号系オン／オフ制御部２６０は、リセットＩＣ２２１から時間ＴＣだけ遅延した“Ｌ”レベルの遅延制御信号Ｓ２を受けて、時刻ｔ１３以降の信号供給開始時刻ｔ１８で制御対象ユニット１００への信号の供給を開始し、信号の供給を続ける。
【００５６】
信号供給開始時刻ｔ１８は、外付けのコンデンサ２２２とリセットＩＣ２２１とにより、電源供給開始時刻ｔ１７より時間ＴＤ１だけ遅れる。
【００５７】
ここで、時間ＴＤ１は、外付けのコンデンサ２２２とリセットＩＣ２２１とにより遅延された時間ＴＣと各部の回路の遅延とにより決まるが、時間ＴＣを各部の回路の遅延より充分大きくなるようにコンデンサ２２２の容量を設定することで、時間ＴＤ１は、時間ＴＣに、ほぼ等しくなる。
【００５８】
よって、制御ユニット２００は、制御対象ユニット１００へ電源を供給開始した後に、信号供給を開始する。
【００５９】
次に、時刻ｔ２以降の第３期間の動作を説明する。
【００６０】
電源供給制御部２１０からの制御信号Ｓ１は、時刻ｔ２で、“Ｈ”レベルから“Ｌ”レベルに変化し、以降、“Ｌ”レベルを維持する。
インバータ２２４は、時刻ｔ２で“Ｈ”レベルから“Ｌ”レベルに変化する制御信号Ｓ１を受けると、時刻ｔ２以降の時刻ｔ２１で“Ｌ”レベルから“Ｈ”レベルに変化する反転信号ＩＳ１を出力し、この反転信号ＩＳ１をトランジスタ２２６に供給する。
【００６１】
トランジスタ２２６は、“Ｌ”レベルから“Ｈ”レベルに変化する反転信号ＩＳ１を受けて、オフ状態からオン状態に変化し、時刻ｔ２１以降の時刻ｔ２２で“Ｈ”レベルから“Ｌ”レベルへ変化するリセットＩＣ駆動信号ＴＳ１を出力する。
【００６２】
リセットＩＣ２２１は、“Ｈ”レベルから“Ｌ”レベルへ変化するリセットＩＣ駆動信号ＴＳ１を受けると、外付けのコンデンサ２２２の影響を受けづに、時刻ｔ２３以降の時刻ｔ２３で、“Ｌ”レベルから“Ｈ”レベルへ変化する遅延制御信号Ｓ２を出力し、時刻ｔ２３より、この“Ｈ”レベルをインバータ２３１と信号系オン／オフ制御部２６０とへ供給する。このとき、遅延制御信号Ｓ２が“Ｌ”レベルから“Ｈ”レベルへ変化する時刻ｔ２３は、インバータ２２４とトランジスタ２２６とリセットＩＣ２２１との回路自身の遅延により時刻ｔ２より遅れる。
【００６３】
インバータ２３１は、“Ｌ”レベルから“Ｈ”レベルへ変化する遅延制御信号Ｓ２を受けると、時刻ｔ２４で“Ｈ”レベルから“Ｌ”レベルへ変化する反転信号ＩＳ２を出力し、この“反転信号ＩＳ２をＯＲゲート２３２に供給する。このとき、時刻ｔ２４は、インバータ２３１自身の遅延により時刻ｔ２３より遅れる。
【００６４】
ＯＲゲート２３２は、電源供給制御部２１０からの“Ｌ”レベルの制御信号Ｓ１と、インバータ２３１からの反転信号ＩＳ２とを論理和して、時刻ｔ２５から“Ｌ”レベルを取るタイミング制御信号Ｓ３を出力し、この“Ｌ”レベルをトランジスタ２４１に供給する。このとき、時刻ｔ２５は、ＯＲゲート２３２自身の遅延により時刻ｔ２４より遅れる。
【００６５】
トランジスタ２４１は、“Ｈ”レベルから“Ｌ”レベルへ変化するタイミング制御信号Ｓ３を受けると、時刻ｔ２６で、オン状態からオフ状態となり、時刻ｔ２６で“Ｌ”レベルから“Ｈ”レベルへ変化する電源スイッチ駆動信号Ｓ４を出力する。ここで、時刻ｔ２６は、トランジスタ２４１自身の遅延により、時刻ｔ２５より遅れる。
【００６６】
電源供給リレイ２５１は、Ｌ”レベルから“Ｈ”レベルに変化する電源スイッチ駆動信号Ｓ４を受け、電源切断開始時刻ｔ２７で電源供給リレイ２５１の接点を開放し、制御対象ユニット１００への電源Ｖｃｃの供給を切断する。ここで、電源切断開始時刻ｔ２７は、電源供給リレイ２５１自身の遅延により、時刻ｔ２６より遅れる。
【００６７】
結局、電源切断開始時刻ｔ２７は、インバータ２３１の遅延とＯＲゲート２３２の遅延とトランジスタ２４１の遅延と電源供給リレイ２５１の遅延とを総和した総和遅延時間だけ、時刻ｔ２３よりも遅くれる。
【００６８】
一方、信号系オン／オフ制御部２６０は、リセットＩＣ２２１から、時刻ｔ２３でＬ”レベルから“Ｈ”レベルに変化する遅延制御信号Ｓ２を受けると、信号切断開始時刻ｔ２８で制御対象ユニット１００への信号の供給を切断する。ここで、信号切断開始時刻ｔ２８は、信号系オン／オフ制御部２６０自身の遅延による遅延時間だけ、時刻ｔ２３より遅れる。
【００６９】
信号系オン／オフ制御部２６０自身の遅延による遅延時間が、インバータ２３１とＯＲゲート２３２とトランジスタ２４１と電源供給リレイ２５１とによる総和遅延時間よりも小さくなるように、信号系オン／オフ制御部２６０を設計することで、信号切断開始時刻ｔ２８を、電源切断開始時刻ｔ２７よりも時間ＴＤ２だけ早めることができる。よって、制御ユニット２００は、電源Ｖｃｃの切断に先だって、信号の供給を切断する。
【００７０】
本発明の第２実施形態について説明する。
【００７１】
図６は、本発明の第２実施形態の構成ブロック図で、図７は、複数電源と信号の供給と切断のタイミングを説明するためのタイミング図である。
【００７２】
図６を参照して、本発明の第２実施形態は、制御対象ユニット１０１に対して、電源電圧の異なる複数の電源、（ここでは、第１電源Ａ、第２電源Ｂ、第３電源Ｃ）と信号との供給および切断を制御する制御ユニット２０１を有して構成される。
【００７３】
第１電源Ａの電源電圧ＶＡｃｃは、第２電源Ｂの電源電圧ＶＢｃｃより低くく、そして第２電源Ｂの電源電圧ＶＢｃｃは、第３電源Ｃの電源電圧ＶＣｃｃより低くく設定されている。
【００７４】
制御ユニット２０１は、電源供給制御部２１０と、遅延回路２２７と、複数の制御信号選択回路２３３−１、２３３−２、２３３−３と、複数のトランジスタ２４１−１、２４１−２、２４１−３と、複数の電源供給リレイ２５１−１、２５１−２、２５１−３と、信号系オン／オフ制御部２６０とを有して構成される。
【００７５】
電源供給制御部２１０は、第１実施形態の電源供給制御部２１０と同一で、制御対象ユニット１０１に対して電源投入と電源切断のタイミングを制御する制御信号Ｓ１を発生し、この制御信号Ｓ１を、遅延回路２２７と複数の制御信号選択回路２３３−１、２３３−１、２、２３３−３へ送る。
【００７６】
遅延回路２２７は、第１実施形態の遅延回路２２０と同様な構成で、外付けのコンデンサ２２２を有するリセットＩＣ２２１と、リセットＩＣ２２１を駆動するためのトランジスタ２２６とを有して構成され、外付けのコンデンサ２２２の容量により遅延した遅延制御信号Ｓ２を発生し、この遅延制御信号Ｓ２を信号系オン／オフ制御部２６０と制御信号選択回路２３３−３とへ送る。
【００７７】
制御信号選択回路２３３−１、２３３−２、２３３−３の各々は、第１電源Ａ、第２電源Ｂ、第３電源Ｃの各々の供給と切断のためのタイミング制御信号Ｓ３−１、Ｓ３−２、Ｓ３−３とを生成し、これらのタイミング制御信号Ｓ３−１、Ｓ３−２、Ｓ３−３の各々をトランジスタ２４１−１、２４１−２、２４１−３の各々へ送る。
【００７８】
トランジスタ２４１−１、２４１−２、２４１−３の各々は、電源スイッチ駆動信号Ｓ４−１、Ｓ４−２、Ｓ４−３の各々を生成し、電源供給リレイ２５１−１、２５１−２、２５１−３の各々ヘ送る。同時に、トランジスタ２４１−１は、電源スイッチ駆動信号Ｓ４−１を制御信号選択回路２３３−２へ送り、そしてトランジスタ２４１−２は、電源スイッチ駆動信号Ｓ４−２を制御信号選択回路２３３−１と制御信号選択回路２３３−３とへ送り、そしてトランジスタ２４１−３は、電源スイッチ駆動信号Ｓ４−３を制御信号選択回路２３３−２へ送る。
【００７９】
電源供給リレイ２５１−１、２５１−２、２５１−３の各々は、電源スイッチ駆動信号Ｓ４−１、Ｓ４−２、Ｓ４−３を受け、第１電源Ａと第２電源Ｂと第３電源Ｃとの供給と切断をする。
【００８０】
信号系オン／オフ制御部２６０は、遅延制御信号Ｓ２を受け、信号制御対象ユニット１０１に対し、信号の供給と切断をする。
【００８１】
次に、動作について説明する。
【００８２】
制御信号選択回路２３３−１、２３３−２、２３３−３の各々は、互いの電源スイッチ駆動信号を入力して、図７に示すように、互いにタイミングの異なるタイミング制御信号Ｓ３−１、Ｓ３−２、Ｓ３−３を生成する。
【００８３】
タイミング制御信号Ｓ３−１は、時刻ｔ３０で“Ｌ”レベルから“Ｈ”レベルに変化し、以降“Ｈ”レベルを維持し、時刻ｔ３７で“Ｈ”レベルから“Ｌ”レベルに変化する。このタイミング制御信号Ｓ３−１を受けて電源供給リレイ２５１−１は、時刻ｔ３０で第１電源Ａの供給を開始し、時刻ｔ３７で第１電源Ａの切断をする。
【００８４】
タイミング制御信号Ｓ３−２は、時刻ｔ３１で“Ｌ”レベルから“Ｈ”レベルに変化し、以降“Ｈ”レベルを維持し、時刻ｔ３６で“Ｈ”レベルから“Ｌ”レベルに変化する。ここで、時刻ｔ３１は、時刻ｔ３０より遅れた時刻で、時刻ｔ３６は、時刻ｔ３７より進んだ時刻である。このタイミング制御信号Ｓ３３−１を受けて電源供給リレイ２５１−２は、時刻ｔ３１で第２電源Ｂの供給を開始し、時刻ｔ３６で第２電源Ｂの切断をする。
【００８５】
タイミング制御信号Ｓ３−３は、時刻ｔ３２で“Ｌ”レベルから“Ｈ”レベルに変化し、以降“Ｈ”レベルを維持し、時刻ｔ３５で“Ｈ”レベルから“Ｌ”レベルに変化する。ここで、時刻ｔ３２は、時刻ｔ３１より遅れた時刻で、時刻ｔ３５は、時刻ｔ３６より進んだ時刻である。このタイミング制御信号Ｓ３−３を受けて電源供給リレイ２５１−３は、時刻ｔ３２で第３電源Ｃの供給を開始し、時刻ｔ３５で第３電源Ｃの切断をする。
【００８６】
遅延回路２２７からの遅延制御信号Ｓ２は、時刻ｔ３３で“Ｈ”レベルから“Ｌ”レベルに変化し、“Ｌ”レベルを維持し、時刻ｔ３４で“Ｌ”レベルから“Ｈ”レベルに変化する。ここで、時刻ｔ３３は、時刻ｔ３２より遅れた時刻で、時刻ｔ３４は、時刻ｔ３５より進んだ時刻である。この遅延制御信号Ｓ２を受けて信号系オン／オフ制御部２６０は、時刻ｔ３３で信号の供給を開始し、時刻ｔ３４で信号を切断する。
【００８７】
よって、制御ユニット２０１は、電源電圧の低い電源から順に電源の供給を開始し、そして、電源電圧の高い電源から順に電源を切断し、そして、全ての電源を供給開始した後に、信号の供給を開始し、そしていずれの電源の切断よりも早く信号を切断する。
【００８８】
【発明の効果】
以上説明したように、本発明は、遅延時間を外部部品により設定できる遅延回路を有し、ハード部品のみで構成されているので、電源および信号の供給と切断を制御する制御回路を簡便、容易に構成できるという効果がある。
【００８９】
また、本発明は、遅延時間を外部部品により自由に設定できる構成であるので、電源および信号の供給タイミングと切断タイミングを容易に調整できるという効果がある。
【００９０】
さらに、本制御回路構成を基本回路として使用することにより、複数電源と信号との供給タイミングと切断タイミングを制御できるという効果がある。
【図面の簡単な説明】
【図１】本発明の第１実施形態の構成ブロック図である。
【図２】本発明の第１実施形態を適用したＬＣＤ描画装置の構成ブロック図である。
【図３】電源と信号の供給と切断のタイミングを説明するためのタイミング図である。
【図４】本発明の第１実施形態の詳細構成ブロック図である。
【図５】動作のタイミングチャートである。
【図６】本発明の第２実施形態の構成ブロック図である。
【図７】複数電源と信号の供給と切断のタイミングを説明するためのタイミング図である。
【符号の説明】
１００    制御対象ユニット
２００    制御ユニット
２１０    電源供給制御部
２２０    遅延回路
２２１    リセットＩＣ
２２２    コンデンサ
２２４    インバータ
２２６    トランジスタ
２３０    制御信号選択回路
２３１    インバータ
２３２    ＯＲゲート
２４０    電源スイッチ駆動回路
２４１    トランジスタ
２５０    電源スイッチ
２５１    電源供給リレイ
２６０    信号系オン／オフ制御部
【図１】
0003776678.tif 000002
【図２】
0003776678.tif 000003
【図３】
0003776678.tif 000004
【図４】
0003776678.tif 000005
【図５】
0003776678.tif 000006
【図６】
0003776678.tif 000007
【図７】
0003776678.tif 000008