(57)【特許請求の範囲】
【請求項１】
駆動電流一定制御された光源からのキャリア光を受け、駆動電圧に応じて該キャリア光を吸収することにより強度変調された信号光を出力する電界吸収型光変調器の駆動回路において、
電界吸収型光変調器にパルス状に低電圧および高電圧の駆動電圧を印加するための駆動部と、
前記電界吸収型光変調器に並列接続されたインピーダンス可変部を備え、
前記インピーダンス可変部は、駆動部とのインピーダンス整合がとれるように該高電圧の駆動電圧印加時と該低電圧の駆動電圧印加時のそれぞれにおいて、インピーダンスを切り替える構成を有することを特徴とする電界吸収型光変調器の駆動回路。
【請求項２】
前記駆動部は定電流源と、高電圧の駆動電圧印加時、該定電流源を電界吸収型光変調器とインピーダンス可変部の並列接続部に接続し、低電圧の駆動電圧印加時、該定電流源を電界吸収型光変調器とインピーダンス可変部の並列接続部から切り離す接続切替回路を備えたことを特徴とする請求項１記載の電界吸収型光変調器の駆動回路。
【請求項３】
前記インピーダンス可変回路を、高電圧の駆動電圧が印加されているか、低電圧の駆動電圧が印加されているかに応じてオン／オフする半導体素子を用いて構成したことを特徴とする請求項１記載の電界吸収型光変調器の駆動回路。
【請求項４】
前記半導体素子は、高電圧の駆動電圧が印加されているか、低電圧の駆動電圧が印加されているかに応じてオン／オフするダイオードであることを特徴とする請求項３記載の電界吸収型光変調器の駆動回路。
【請求項５】
前記半導体素子は、高電圧の駆動電圧が印加されているか、低電圧の駆動電圧が印加されているかに応じてオン／オフするＦＥＴ素子であることを特徴とする請求項３記載の電界吸収型光変調器の駆動回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電界吸収型光変調器の駆動回路に係わり、特に、光源からのキャリア光を受け、駆動電圧に応じて該キャリア光を吸収することにより強度変調された信号光を出力する電界吸収型光変調器の駆動回路に関する。
【０００２】
【従来の技術】
光送信機は、光源としてのレーザダイオード（ＬＤ）から出力されるキャリア光をデータ信号の”１”，”０”に応じて強度変調し、強度変調された信号光を光伝送路に送出する。強度変調するための外部変調器として電界吸収型光変調器（ＥＡ変調器）がある。ＥＡ変調器は印加電圧（駆動電圧）に応じてキャリア光を吸収することにより、強度変調された信号光を生成する。
【０００３】
図４は光変調器としてＥＡ変調器を用いた光送信機の概略構成図であり、１は光源としてのＬＤ（レーザダイオード）、２はＬＤを一定の強度で発光させるためのＬＤ駆動部で、ＬＤ駆動電流を一定電流値に制御するＡＣＣ回路（Automatic Current Control 回路)やＬＤチップ温度を一定温度に制御するＡＴＣ回路(Automatic Temperature Control 回路)を備えている。３は印加電圧（駆動電圧）によりＬＤからのキャリア光を強度変調して信号光に変換するＥＡ変調器、４はデータ信号の”１”、”０”（入力信号ＩＮ）によりパルス変調信号を出力し、パルス状の駆動電圧をＥＡ変調器に加える変調信号生成回路、５はＥＡ変調器より出力される信号光を光ファイバ６に送出するアイソレータ、７はパルス変調信号に基づいてＥＡ変調器３にパルス状駆動電圧を加える終端抵抗で、変調信号生成回路４とのインピーダンスマッチング（整合）がとられ、例えば５０Ωとされている。
【０００４】
変調信号生成回路４は差動構成のスイッチ部と定電流源で構成されている、すなわち、図４に示すように、変調信号生成回路４は、差動対であるＦＥＴ４ａ，４ｂのソース端子を結合して定電流源４ｃに接続し、ＦＥＴ４ａのドレイン端子を抵抗を介してアースに接続し、ＦＥＴ４ｂのドレイン端子をＥＡ変調器４に接続し、ＦＥＴ４ａのゲート端子に入力信号ＩＮを、ＦＥＴ４ｂのゲート端子に入力信号の反転信号＊ＩＮを入力する構成を有している。入力信号ＩＮが”１”であれば、ＦＥＴ４ａがオンすると同時にＦＥＴ４ｂがオフし、ＦＥＴ４ａに抵抗を介して定電流が流れる。又、入力信号ＩＮが”０”であれば、ＦＥＴ４ａがオフすると同時にＦＥＴ４ｂがオンし、ＦＥＴ４ｂに定電流が流れる。すなわち、ＦＥＴ４ｂのドレイン端子には入力信号の”１”，”０”に基づいて、パルス変調信号（電流パルスＩpulse)が発生する。以上の図４、図５を簡略表現すると図６に示すようになる（アイソレータ、光ファイバは省略している）。
【０００５】
図７は動作説明図であり、１１はＥＡ変調器３の出力パワーＰｏとＥＡ変調器３への印加電圧ＶEAとの関係を表わす特性曲線であり、出力パワーＰｏは印加電圧ＶEAの二乗にほぼ比例している。実線１２で示すように、出力パワーＰｏが最大になる値と略最小なる値で印加電圧ＶEAをパルス変調すると１３で示すように強度変調された信号光がＥＡ変調器３から出力される。
【０００６】
【発明が解決しようとする課題】
図８はキャリア光の吸収によりＥＡ変調器３に生じる電流ＩPHと印加電圧ＶEAとの関係、及び、出力パワーＰｏと印加電圧ＶEAとの関係を示すＥＡ静特性であり、横軸はＥＡ印加電圧ＶEA、縦軸は信号光出力Ｐｏ及びフォト電流ＩPHである。図７で説明したように、信号光の出力パワーＰｏは印加電圧ＶEAが変化するにしたがって曲線１１で示すように変化する。又、ＥＡ変調器３に生じるフォト電流ＩPHは信号光の出力パワーＰｏが減小するにしたがって（キャリア光の吸収量が多くなるのにしたがって）、曲線２１で示すように増大する。すなわち，ＥＡ電圧ＶEAを増加すると光が吸収されて光出力Ｐｏが減小し、吸収された光がフォト電流ＩPHとなって現われる。
【０００７】
このＥＡ静特性より明らかなように、ＥＡ電圧ＶEAに対するフォト電流ＩPHは線形でなく、ＥＡ電圧ＶEAがＶEATHより低い領域（低電圧領域）ではフォト電流ＩPHは線形特性を示し、ＥＡ電圧ＶEAがＶEATHより高い領域（高電圧領域）ではフォト電流ＩPHは飽和特性を示す。これをＥＡ変調器のインピーダンスとして考えると、ＥＡ電圧ＶEAがＶEATHより低い低電圧領域ではインピーダンスが小さく、ＥＡ電圧ＶEAがＶEATHより大きい高電圧領域ではインピーダンスが大きいことを示している。
ところで、ＥＡ変調器３には図４〜図６で示すように５０Ωの終端抵抗が並列接続され、この抵抗によりＥＡ変調器３は変調信号生成回路４とのインピーダンスマッチングをとってパルス変調される。ＥＡ変調器３が高インピーダンスで動作している場合には、正しくインピーダンスマッチングがとれる。しかし、ＥＡ変調器３が低インピーダンスで動作する場合には、変調信号生成回路４からみたインピーダンスが下がるため、ミスマッチングが生じ波形が劣化する。
【０００８】
図９（ａ），（ｂ）はかかるインピーダンスのミスマッチングが生じた場合における波形劣化説明図である。パルス電流源Ｉｐに対してτpdの伝搬遅延時間のある伝送路Ｚ0を通してＺＬのインピーダンスで終端する場合において、ＺＬ＜Ｚ0の状態を考える。ＺＬ＜Ｚ0の状態はインピーダンス不整合状態であり、このためＺＬおよびパルス電流源Ｉｐで(2), (3)の波形で示すように反射が起こり、インピーダンスＺＬの両端の電圧波形は(4) で示すようになる。すなわち、インピーダンス不整合が生じると、インピーダンスＺＬの両端の電圧波形は反射により両側で段差を有するものとなる。
【０００９】
ＥＡ変調器３は、前述のよう低インピーダンスで動作するとインピーダンス不整合を生じる。このため、ＥＡ変調器３には図１０に示すように波形が劣化したＥＡ電圧波形１２が印加され、ＥＡ変調器３から立上り部の波形が劣化した信号光１３が出力されることになり問題になっている。
以上から、本発明の目的は、ＥＡ変調器が低インピーダンスおよび高インピーダンスの両方で動作する場合であっても、インピーダンス整合をとることができるようにし、インピーダンス不整合に基づく信号光の波形歪みをなくすことである。
【００１０】
【課題を解決するための手段】
上記課題は本発明によれば、駆動電流一定制御された光源からのキャリア光を受け、駆動電圧に応じて該キャリア光を吸収することにより強度変調された信号光を出力する電界吸収型光変調器の駆動回路において、電界吸収型光変調器にパルス状に低電圧および高電圧の駆動電圧を印加するための駆動部と、前記電界吸収型光変調器に並列接続されたインピーダンス可変部を備え、前記インピーダンス可変部は、駆動部とのインピーダンス整合がとれるように該高電圧の駆動電圧印加時と該低電圧の駆動電圧印加時のそれぞれにおいて、インピーダンスを切り替える構成を有する電界吸収型光変調器の駆動回路により達成される。
前記駆動部は、定電流源と、高電圧の駆動電圧印加時、該定電流源を電界吸収型光変調器とインピーダンス可変部の並列接続部に接続し、低電圧の駆動電圧印加時、該定電流源を電界吸収型光変調器とインピーダンス可変部の並列接続部から切り離す接続切替回路とで構成する。
また、前記インピーダンス可変回路は、高電圧の駆動電圧が印加されているか、低電圧の駆動電圧が印加されているかに応じてオン／オフする半導体素子、例えばダイオード、ＦＥＴ素子を用いて構成する。
【００１１】
【発明の実施の形態】
（Ａ）実施例
図１は本発明のＥＡ駆動回路の構成図であり、５１はＥＡ変調器、５２はＥＡ変調器にパルス状の駆動電圧（パルス変調電圧）を印加するための駆動部、５３はＥＡ変調器５１に並列接続されたインピーダンス可変回路である。
駆動部５２は、データ信号の”１”、”０”（入力信号ＩＮ）によりパルス変調信号（電流パルスＩpulse)を出力し、パルス変調電圧をＥＡ変調器５１に加えるもので、差動構成のスイッチ部と定電流源で構成されている、すなわち、駆動部５２は、差動対であるＦＥＴ５２ａ，５２ｂのソース端子を結合して定電流源５２ｃに接続し、ＦＥＴ５２ａのドレイン端子を抵抗を介してアースに接続し、ＦＥＴ５２ｂのドレイン端子をＥＡ変調器５１に接続し、ＦＥＴ５２ａのゲート端子に入力信号ＩＮを、ＦＥＴ５２ｂのゲート端子に入力信号の反転信号＊ＩＮを入力する構成を有している。入力信号ＩＮが”１”であれば、ＦＥＴ５２ａがオンすると同時にＦＥＴ５２ｂがオフし、ＦＥＴ５２ａに定電流が流れ、電流パルスＩpulseは発生しない。一方、入力信号ＩＮが”０”であれば、ＦＥＴ５２ａがオフすると同時にＦＥＴ５２ｂがオンし、ＦＥＴ５２ｂに定電流が流れ、電流パルスＩpulseが発生する。すなわち、入力信号の”１”，”０”に基づいて、ＦＥＴ５２ｂのドレイン端子にパルス変調信号（電流パルスＩpulse)が発生する。
【００１２】
インピーダンス可変回路５３は、ＥＡ変調器５１にパルス変調電圧が印加されているか、否かに応じて自動的にインピーダンスを切り替え、常に、駆動部とのインピーダンス整合をとるように構成されている。すなわち、ＥＡ電圧ＶEAによってインピーダンス可変回路５３のインピーダンスを変化させ、低電圧領域（パルス変調電圧非印加時）および高電圧領域（パルス変調電圧印加時）において、駆動部側からみたインピーダンスを常に５０Ωにすることにより、ミスマッチによる波形劣化を生じないようにする。
【００１３】
図８に示すように、ＥＡ変調器５１の低電圧領域のインピーダンスをＺEAL、インピーダンスの高低切り替わりするＥＡ電圧をＶEATH、ＥＡ変調器５１と並列接続されるインピーダンス可変回路５３のインピーダンスをＺとする。かかる場合、ＶEA＜ＶEATHの低電圧領域とＶEA＞ＶEATHの高電圧領域のそれぞれにおいてインピーダンス整合をとるために必要なインピーダンス可変回路５３のインピーダンスＺを求める。
【００１４】
(a) ＶEA＜ＶEATHの低電圧領域
ＶEA＜ＶEATHの低電圧領域においては、インピーダンス可変回路５３のインピーダンスＺとＥＡ変調器５１の低インピーダンスＺEALの並列抵抗値を５０Ωに等しくする必要がある。従って、
５０＝ＺEAL・Ｚ／（ＺEAL＋Ｚ）
が成り立つ。これより、Ｚを求めると、
Ｚ＝５０・ＺEAL／（ＺEAL−５０）    (1)
となる。
ＺEALはＥＡ変調器５１の低電圧領域におけるインピーダンスであるから既知である。従って、低電圧領域において、(1) 式で与えられるインピーダンス値となるようにインピーダンス可変回路５３のインピーダンスを決めれば良い。
【００１５】
(b) ＶEA＞ＶEATHの高電圧領域
ＶEA＞ＶEATHの高電圧領域においても、インピーダンス可変回路５３のインピーダンスＺとＥＡ変調器５１のインピーダンスの並列抵抗値を５０Ωに等しくする必要がある。この場合、ＥＡ変調器５１は高インピーダンスであるから、
Ｚ＝５０    (2)
となる。従って、高インピーダンス状態において、(2) 式で与えられるインピーダンス値となるようにインピーダンス可変回路５３のインピーダンスを決めれば良い。
以上より、インピーダンス可変回路５３は、ＶEA＜ＶEATHの低電圧領域において、インピーダンスを(1)式で示す値になるように制御し、ＶEA＞ＶEATHの高電圧領域において、インピーダンスを(2)式で示す値になるように制御すれば、常に駆動部５２からみたインピーダンスを５０Ωにでき、ミスマッチによる波形劣化を防止することができる。
【００１６】
（Ｂ）インピーダンス可変回路の第１実施例
図２はインピーダンス可変回路の第１実施例の構成図であり、図１と同一部分には同一符号を付している。
インピーダンス可変回路５３において、６１は５０（Ω）の抵抗、６２はＲ１（Ω）の抵抗、６３は抵抗６２と並列接続されたダイオードである。すなわち、インピーダンス可変回路５３を、５０（Ω）の抵抗６１と直列にダイオード６３と抵抗６２の並列回路を接続して構成する。
このインピーダンス可変回路５３によれば、ＶEA＜ＶEATHの低電圧領域
（Ｉpulse＝０mA)の時と、ＶEA＞ＶEATHの高電圧領域（Ｉpulse＝大）の時におけるインピーダンスＺは以下のようになる。
【００１７】
(a) ＶEA＜ＶEATHの低電圧領域（Ｉpulse＝０mA)の時
ＶEA＜ＶEATHの低電圧領域（Ｉpulse＝０mA)の時、ダイオード６３がオフとなり、インピーダンス可変回路５３のインピーダンスＺは
Ｚ＝５０＋Ｒ１    (3)
となる。ところで、ＶEA＜ＶEATHの低電圧領域において、インピーダンス整合するためのインピーダンスＺは(1)で与えられるから、(1), (3)式より次式
５０・ＺEAL／（ＺEAL−５０）＝５０＋Ｒ１
が成立ち、上式より抵抗Ｒ１は
Ｒ１＝５０・ＺEAL／（ＺEAL−５０）−５０
＝５０2／（ＺEAL−５０）    (4)
で与えられる。
【００１８】
(b) ＶEA＞ＶEATHの高電圧領域（Ｉpulse＝大）の時
ＶEA＞ＶEATHの高電圧領域（Ｉpulse＝大）の時、ダイオード６３がオンとなる。ダイオード６３の内部インピーダンスは、ほぼ０（Ω）であるから、インピーダンス可変回路５３のインピーダンスＺは５０（Ω）となり、(2)式を満足する。
以上より、インピーダンス可変回路を図２に示すように構成し、抵抗値Ｒ１を(4)式を満足するように決定すれば、ＶEA＜ＶEATHの低電圧領域（Ｉpulse＝０mA)およびＶEA＞ＶEATHの高電圧領域（Ｉpulse＝大）の時、駆動部よりみたインピーダンスをそれぞれ５０Ωにでき、インピーダンスのミスマッチングをなくして信号光の波形劣化を防止することができる。
【００１９】
なお、低電圧領域、高電圧領域の切り替わり点の電圧Ｖswは以下に従って求めることができる。ダイオード６３のオン電圧をφBとすれば、切り替わり点電流Ｉswは、次式
Ｉsw＝φB／Ｒ１    (5)
より求まる。従って、切り替わり点のＥＡ電圧ＶEA（＝Ｖsw)は
0003816648.tif 000002
で与えられる。ただし、(6)式中のＲ１は(4)式より求まる値である。
以上より、切り替わり点のＥＡ電圧ＶEA（＝Ｖsw）は、φB特性の異なるダイオードを選択することにより、あるいは、ダイオードをいくつか直列接続することにより任意に設定することができる。
【００２０】
（Ｃ）インピーダンス可変回路の第２実施例
図３はインピーダンス可変回路の第２実施例の構成図であり、図１と同一部分には同一符号を付している。インピーダンス可変回路５３において、７１はＲ１（Ω）の抵抗、７２は該抵抗に並列接続されたＦＥＴであり、ゲート端子およびドレイン端子はアースされ、ソース端子は抵抗の一端と共にＥＡ変調器５１のアノード側に接続されている。
このインピーダンス可変回路５３によれば、ＶEA＜ＶEATHの低電圧領域
（Ｉpulse＝０mA)の時と、ＶEA＞ＶEATHの高電圧領域（Ｉpulse＝大）の時におけるインピーダンスＺは以下のようになる。
【００２１】
(a) ＶEA＜ＶEATHの低電圧領域（Ｉpulse＝０mA)の時
ＶEA＜ＶEATHの低電圧領域（Ｉpulse＝０mA)の時、ＦＥＴ７２がオフとなり、インピーダンス可変回路５３のインピーダンスＺは
Ｚ＝Ｒ１    (7)
となる。ところで、ＶEA＜ＶEATHの低電圧領域において、インピーダンス整合するためのインピーダンスＺは(1)で与えられるから、(1), (7)式より抵抗値Ｒ１は次式
Ｒ１＝５０・ＺEAL／（ＺEAL−５０）    (8)
で与えられる。
【００２２】
(b) ＶEA＞ＶEATHの高電圧領域（Ｉpulse＝大）の時
ＶEA＞ＶEATHの高電圧領域（Ｉpulse＝大）の時、ＦＥＴ７２がオンとなり、ＦＥＴのインピーダンスは１／ｇm となり、インピーダンス可変回路５３のインピーダンスＺは
Ｚ＝（１／ｇm）・Ｒ１／｛（１／ｇm）＋Ｒ１）｝    (9)
で与えられる。なお、ｇmはＦＥＴの相互コンダクタンスであり、ドレイン電流ＩDとゲート・ソース間電圧ＶGSを用いて次式
ｇm＝（ｄＩD／ｄＶGS）（ただしＶDS＝一定）
により求まる。すなわち、相互コンダクタンスｇmは伝達特性ＩD−ＶGSの動作点における傾きである。
ところで、ＶEA＞ＶEATHの高電圧領域においてインピーダンス整合するためのインピーダンスＺは(2)で与えられるから、(2), (9)式より次式
５０＝（１／ｇm）・Ｒ１／｛（１／ｇm）＋Ｒ１）｝    (10)
が成立ち、上式より（１／ｇm）を求めると、
（１／ｇm）＝５０・Ｒ１／（Ｒ１−５０）    (11)
で与えられる。
【００２３】
以上より、抵抗値Ｒ１を(8)式で求まる値にし、かつ、(11)式を満足するｇmを有するＦＥＴを用いることにより、ＶEA＜ＶEATHの低電圧領域（Ｉpulse＝０mA)およびＶEA＞ＶEATHの高電圧領域（Ｉpulse＝大）の時、駆動部よりみたインピーダンスをそれぞれ５０Ωにでき、インピーダンスのミスマッチングをなくして信号光の波形劣化を防止することができる。
【００２４】
以上ではインピーダンス可変回路をダイオード、ＦＥＴ素子で構成した場合について説明したが、トランジスタその他の半導体スイッチで構成することもできる。例えば、図２のダイオードに替えてトランジスタを用い、該トランジスタをＶEA＜ＶEATHの低電圧領域においてオフ、ＶEA＞ＶEATHの高電圧領域においてオンするように構成することができる。
又、以上ではインピーダンス整合する抵抗値を５０Ωとした場合について説明したが、これに限るものではない。
以上、本発明を実施例により説明したが、本発明は請求の範囲に記載した本発明の主旨に従い種々の変形が可能であり、本発明はこれらを排除するものではない。
【００２５】
【発明の効果】
以上本発明によれば、ＥＡ変調器にパルス状の駆動電圧（パルス変調電圧）を印加するための駆動部と、ＥＡ変調器に並列接続され、前記駆動部とのインピーダンス整合をとるためのインピーダンス可変部を備え、駆動部とのインピーダンス整合がとれるようにパルス変調電圧印加時と非印加時にインピーダンス可変部のインピーダンスを切り替えるようにしたから、インピーダンスのミスマッチングをなくして信号光の波形劣化を防止することができる。
又、インピーダンス可変回路を駆動電圧が印加されているか、印加されていないかに応じてオン／オフする半導体素子、例えばダイオード、ＦＥＴ素子を用いた簡単な回路で構成することができる。
【図面の簡単な説明】
【図１】本発明のＥＡ駆動回路の構成図である。
【図２】インピーダンス可変回路の構成図である。
【図３】インピーダンス可変回路の別の構成図である。
【図４】送信機の概略構成図である。
【図５】変調信号生成回路の構成図である。
【図６】簡略表現図である。
【図７】変調動作説明図である。
【図８】ＥＡ変調器の静特性である。
【図９】インピーダンス不整合による波形劣化説明図である。
【図１０】ＥＡ駆動時における信号光の波形劣化説明図である。
【符号の説明】
５１  ＥＡ変調器
５２  駆動部
５３  インピーダンス可変回路
【図１】
0003816648.tif 000003
【図２】
0003816648.tif 000004
【図３】
0003816648.tif 000005
【図４】
0003816648.tif 000006
【図５】
0003816648.tif 000007
【図６】
0003816648.tif 000008
【図７】
0003816648.tif 000009
【図８】
0003816648.tif 000010
【図９】
0003816648.tif 000011
【図１０】
0003816648.tif 000012