(57)【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板内に形成されたソース及びドレインとを含む第１のＰチャンネルトランジスタと、
前記半導体基板上に形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板内に形成されたソース及びドレインとを含み、該ソースが前記第１のＰチャンネルトランジスタのドレインに接続された第２のＰチャンネルトランジスタと、
前記半導体基板上に形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板内に形成されたソース及びドレインとを含む第１のＮチャンネルトランジスタと、
前記半導体基板上に形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板内に形成されたソース及びドレインとを含み、該ソースが前記第１のＮチャンネルトランジスタのドレインに接続され、該ドレインが前記第２のＰチャンネルトランジスタのドレインに接続された第２のＮチャンネルトランジスタと、
前記第２のＰチャンネルトランジスタのゲート電極にクロック信号又は反転クロック信号を供給する第１の配線と、
前記第２のＮチャンネルトランジスタのゲート電極に反転クロック信号又はクロック信号を供給する第２の配線と、
前記第１のＰチャンネルトランジスタ及び前記第１のＮチャンネルトランジスタのゲート電極に入力データを供給し、前記第１の配線と前記第２の配線とに１回以上同じ回数だけ交差する第３の配線と、
を具備することを特徴とする半導体集積装置。
【請求項２】
前記半導体集積装置上に第１の絶縁層を介して形成された第１の導電層と、前記第１の導電層上に第２の絶縁層を介して形成された第２の導電層と、前記第２の導電層上に第３の絶縁層を介して形成された第３の導電層とを含み、前記ゲート電極が前記第１の導電層により形成され、前記第１及び第２の配線が前記第１及び第２の導電層により形成され、前記第３の配線が前記第１〜第３の導電層により形成されたことを特徴とする請求項１記載の半導体集積装置。
【請求項３】
前記第２のＰチャンネルトランジスタ及び前記第２のＮチャンネルトランジスタのドレインから出力データを取り出し、前記第１の配線と前記第２の配線とに同じ回数だけ交差する第４の配線をさらに含むことを特徴とする請求項１記載の半導体集積装置。
【請求項４】
前記半導体集積装置上に第１の絶縁層を介して形成された第１の導電層と、前記第１の導電層上に第２の絶縁層を介して形成された第２の導電層と、前記第２の導電層上に第３の絶縁層を介して形成された第３の導電層とを含み、前記ゲート電極が前記第１の導電層により形成され、前記第１及び第２の配線が前記第１及び第２の導電層により形成され、前記第３及び第４の配線が前記第１〜第３の導電層により形成されたことを特徴とする請求項３記載の半導体集積装置。
【請求項５】
前記半導体基板がシリコンで形成され、前記第１の導電層が不純物を含有するポリシリコンで形成され、前記第２及び第３の導電層がアルミニウムで形成されたことを特徴とする請求項２又は４記載の半導体集積装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積装置に関し、特に、ダイナミックシフトレジスタを有する半導体集積装置に関する。
【０００２】
【従来の技術】
半導体集積装置に含まれる一般的なダイナミックシフトレジスタの等価回路を図５に示す。図５において、ダイナミックシフトレジスタは、２段のクロックド・インバータで構成されている。第１段目のクロックド・インバータは、直列接続された２つのＰチャネルトランジスタＴｒ１及びＴｒ２と、直列接続された２つのＮチャネルトランジスタＴｒ３及びＴｒ４とを含み、コンプリメンタリ動作を行う。トランジスタＴｒ１とＴｒ４のゲートにはデータＤが入力されるが、ここには寄生容量Ｃ１が存在している。トランジスタＴｒ２のゲートにはクロック信号Ｃが入力され、トランジスタＴｒ３のゲートには反転クロック信号ＸＣが入力される。
【０００３】
第２段目のクロックド・インバータも、クロック信号Ｃと反転クロック信号ＸＣの接続が逆になっている点を除いて、第１段目と同様である。なお、これらのクロックド・インバータは、高電位側の電源電圧ＶＤＤと低電位側の電源電圧ＶＳＳが供給されて動作するが、図５においては、低電位側の電源電圧ＶＳＳとしてアース電位を用いている。
【０００４】
図６は、クロック信号Ｃ及び反転クロック信号ＸＣの波形と図５に示すダイナミックシフトレジスタの動作との関係を示す図である。反転クロック信号ＸＣがハイレベルでクロック信号Ｃがローレベルのときに第１段目のクロックド・インバータがアクティブ状態となり、反転クロック信号ＸＣがローレベルでクロック信号Ｃがハイレベルのときに第２段目のクロックド・インバータがアクティブ状態となる。このようにして、第１段目のクロックド・インバータに入力されたデータＤが、クロック信号Ｃ及び反転クロック信号ＸＣの変化とともに第１段目のクロックド・インバータから反転されて出力され、さらに、クロック信号Ｃ及び反転クロック信号ＸＣの次の変化とともに第２段目のクロックド・インバータから反転されて出力されることにより、出力データＱが得られる。ここで、寄生容量Ｃ１及びＣ２は、クロックド・インバータがノンアクティブ状態のときに、そのクロックド・インバータの出力におけるデータの値を一時的に保持するという、必要不可欠な役割を果たしている。
【０００５】
図７は、従来の半導体集積装置に含まれるダイナミックシフトレジスタの配線を示す平面図である。シリコン基板上に、ゲート絶縁膜を介して、ゲート電極及び配線層となるポリシリコン層（実線で囲まれた部分）が形成される。ゲート電極の両側のシリコン基板内には、ソース・ドレインとなる不純物拡散領域（破線で囲まれた領域）が形成される。その上に、第１の層間絶縁膜を介して、下層のアルミ配線層（斜線が施された部分）が形成される。層間の配線接続のために、第１の層間絶縁膜の一部には開口が設けられ、コンタクトセル（小さく黒で塗りつぶされた部分）が形成される。さらにその上に、第２の層間絶縁膜を介して、上層のアルミ配線層（斜線が施された部分）が形成される。層間の配線接続のために、第２の層間絶縁膜の一部には開口が設けられ、ヴィアセル（大きく黒で塗りつぶされた部分）が形成される。
【０００６】
図７においては、各トランジスタのソース・ゲート・ドレインが並ぶ縦方向に対して、高電位側の電源電圧ＶＤＤ及び低電位側の電源電圧ＶＳＳを供給するための下層アルミ配線と、クロック信号Ｃ及び反転クロック信号ＸＣを供給するための下層アルミ配線とが、平行して設けられている。
【０００７】
【発明が解決しようとする課題】
ここで、第２段目のクロックド・インバータに含まれるトランジスタＴｒ６とＴｒ７については、クロック信号Ｃを供給するための左側の下層アルミ配線が左側のトランジスタＴｒ７のゲートに接続され、反転クロック信号ＸＣを供給するための右側の下層アルミ配線が右側のトランジスタＴｒ６のゲートに接続されるので左右対称の配線とすることができ、配線上の問題はない。
【０００８】
一方、第１段目のクロックド・インバータに含まれるトランジスタＴｒ２とＴｒ３については、クロック信号Ｃを供給するための左側の下層アルミ配線が右側のトランジスタＴｒ２のゲートに接続され、反転クロック信号ＸＣを供給するための右側の下層アルミ配線が左側のトランジスタＴｒ３のゲートに接続されるので、左右対称の配線とすることができない。このため、クロック信号Ｃを供給するための左側の下層アルミ配線がヴィアセルを介して上層アルミ配線に接続され、上層アルミ配線において横方向に長い距離を引き回した後で再びヴィアセルを介して下層アルミ配線に接続され、トランジスタＴｒ２のゲートとなるポリシリコン配線に接続されている。その結果、クロック信号Ｃ、反転クロック信号ＸＣとデータ入出力との結合が不均一となり、正相及び逆相の誘導ノイズの打消しができないため、結合の強い方のクロック信号からの誘導ノイズが入出力データのオフセットとなってしまう。
【０００９】
また、１つの配線グリッドだけに上層アルミ配線を引き回しているため、他の回路の配線とデータ入出力部（配線、ゲート電極、拡散領域）とが交差し易くなり、そこからの誘導ノイズによってダイナミックシフトレジスタが誤動作したり、不必要な寄生容量が発生するといった問題が生じていた。特に、配線グリッドに基づく自動配置プログラムを使用する場合には、上記問題から逃れるのは困難であった。
【００１０】
そこで、上記の点に鑑み、本発明の目的は、ダイナミックシフトレジスタを有する半導体集積装置において、クロック信号や他の回路からの誘導ノイズの影響を受け難く、かつ、不必要な寄生容量を低減した半導体集積装置を提供することである。
【００１１】
以上の課題を解決するため、本発明に係る半導体集積装置は、半導体基板と、前記半導体基板上に形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板内に形成されたソース及びドレインとを含む第１のＰチャンネルトランジスタと、前記半導体基板上に形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板内に形成されたソース及びドレインとを含み、該ソースが前記第１のＰチャンネルトランジスタのドレインに接続された第２のＰチャンネルトランジスタと、前記半導体基板上に形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板内に形成されたソース及びドレインとを含む第１のＮチャンネルトランジスタと、前記半導体基板上に形成されたゲート電極と、前記ゲート電極の両側の前記半導体基板内に形成されたソース及びドレインとを含み、該ソースが前記第１のＮチャンネルトランジスタのドレインに接続され、該ドレインが前記第２のＰチャンネルトランジスタのドレインに接続された第２のＮチャンネルトランジスタと、 前記第２のＰチャンネルトランジスタのゲート電極にクロック信号又は反転クロック信号を供給する第１の配線と、 前記第２のＮチャンネルトランジスタのゲート電極に反転クロック信号又はクロック信号を供給する第２の配線と、 前記第１のＰチャンネルトランジスタ及び前記第１のＮチャンネルトランジスタのゲート電極に入力データを供給し、前記第１の配線と前記第２の配線とに１回以上同じ回数だけ交差する第３の配線と、を具備することを特徴とする。
【００１２】
ここで、上記半導体集積装置が、半導体集積装置上に第１の絶縁層を介して形成された第１の導電層と、第１の導電層上に第２の絶縁層を介して形成された第２の導電層と、第２の導電層上に第３の絶縁層を介して形成された第３の導電層とを含み、ゲート電極が第１の導電層により形成され、第１及び第２の配線が第１及び第２の導電層により形成され、第３の配線が第１〜第３の導電層により形成されても良い。
【００１３】
また、半導体集積装置が、第２のＰチャンネルトランジスタ及び第２のＮチャンネルトランジスタのドレインから出力データを取り出し、第１の配線と第２の配線とに同じ回数だけ交差する第４の配線をさらに含んでも良い。
【００１４】
ここで、上記半導体集積装置が、半導体集積装置上に第１の絶縁層を介して形成された第１の導電層と、第１の導電層上に第２の絶縁層を介して形成された第２の導電層と、第２の導電層上に第３の絶縁層を介して形成された第３の導電層とを含み、ゲート電極が第１の導電層により形成され、第１及び第２の配線が第１及び第２の導電層により形成され、第３及び第４の配線が第１〜第３の導電層により形成されても良い。
【００１５】
さらに、半導体基板がシリコンで形成され、第１の導電層が不純物を含有するポリシリコンで形成され、第２及び第３の導電層がアルミニウムで形成されても良い。
【００１６】
以上の様に構成した本発明に係る半導体集積装置によれば、その中に含まれるダイナミックシフトレジスタにおいて、クロック信号や他の回路からの誘導ノイズの影響を受け難くし、かつ、不必要な寄生容量を低減することができる。
【００１７】
【発明の実施の形態】
以下、図面に基いて本発明の実施の形態について説明する。尚、同一の要素には同一の番号を付して説明を省略する。
【００１８】
本発明の一実施形態に係る半導体集積装置に含まれるダイナミックシフトレジスタの等価回路は図５に示すものと同一であるが、誘導ノイズの影響を受け難くし、かつ、不必要な寄生容量を低減できるようにした点に特徴がある。
【００１９】
図１は、本発明の一実施形態に係る半導体集積装置に含まれるダイナミックシフトレジスタの配線を示す平面図である。シリコン等の半導体基板１上に、第１の絶縁膜を介して、ゲート電極及び配線層となるポリシリコン（不純物を含む）等の第１の導電層３が形成される。ゲート電極の両側の半導体基板１内には、ソース・ドレインとなる不純物拡散領域２が形成される。その上に、第２の絶縁膜を介して、配線層となるアルミニウム等の第２の導電層４が形成される。第２の導電層４と第１の導電層３又は不純物拡散領域２との間の接続のために、第２の絶縁膜の一部には開口が設けられ、コンタクトセル５（小さく黒で塗りつぶされた部分）が形成される。さらにその上に、第３の絶縁膜を介して、配線層となるアルミニウム等の第３の導電層６が形成される。第３の導電層６と第２の導電層４との間の接続のために、第３の絶縁膜の一部には開口が設けられ、ヴィアセル７（大きく黒く塗りつぶされた部分）が形成される。
【００２０】
本実施形態においては、第２の導電層４と第３の導電層６はアルミニウムで形成されるので、以下ではアルミ配線と呼ぶことがある。各トランジスタのソース・ゲート・ドレインが並ぶ縦方向に対して、高電位側の電源電圧ＶＤＤと低電位側の電源電圧ＶＳＳを供給するためのアルミ配線が平行に設けられており、同様に、クロック信号Ｃと反転クロック信号ＸＣを供給するためのアルミ配線も平行に設けられている。
【００２１】
一般に、半導体集積装置の設計においては、図１に示すような横方向と縦方向の配線グリッドとアルミ配線の中心線とが一致するように、各トランジスタセル及びアルミ配線が配置される。図１に示すダイナミックシフトレジスタは、図５に示すように２段のクロックド・インバータで構成されており、８個のトランジスタＴｒ１〜Ｔｒ８を含んでいる。なお、ダイナミックシフトレジスタに含まれるクロックド・インバータの段数は２段には限られず、Ｎ段のクロックド・インバータを含んでも良い（Ｎは自然数）。その場合には、例えば、所定の領域に形成された８Ｎ個のトランジスタセルの内の４Ｎ個のトランジスタセルでＮ段のコンプリメンタリ型クロックド・インバータを構成することになる。
【００２２】
本発明においては、第１段目のトランジスタＴｒ１とＴｒ４のゲート電極に入力データを供給する配線と、第１段目のトランジスタＴｒ２とＴｒ３のドレインから出力されたデータを第２段目のトランジスタＴｒ５とＴｒ８のゲート電極に入力する配線と、第２段目のトランジスタＴｒ６とＴｒ７のドレインから出力データを取り出す配線が、クロック信号Ｃを供給するための配線と反転クロック信号ＸＣを供給するための配線とに同じ回数だけ交差している。従って、クロック信号Ｃと反転クロック信号ＸＣからの誘導ノイズを互いに打ち消すことができる。また、これらの配線が第１〜第３の導電層により形成されており、第３の導電層において横方向の配線を有効に活用している。従って、ダイナミックシフトレジスタのレイアウトに他の回路で使用する配線が入り込まないので、他の回路からの誘導ノイズの影響を受け難く、不必要な寄生容量が発生しない。ただし、必要な入出力信号が入り込めるだけのスペースは空けてある。
【００２３】
次に、図２〜図４を参照しながら、半導体集積装置の製造工程に沿って本実施形態を詳しく説明する。
【００２４】
まず、図２に示すように、シリコン等の半導体基板１上に、第１の絶縁膜を介して、ゲート電極及び配線層となるポリシリコン等の第１の導電層３を形成する。ゲート電極の両側の半導体基板１内には、ソース・ドレインとなる不純物拡散領域２を形成する。図２に示す領域において、４個のＮ型不純物拡散領域と、４個のＰ型不純物拡散領域と、１６個のゲート電極とが、１つの不純物拡散領域に２つのトランジスタセルを形成するように規則正しく並んでいる。なお、横方向に隣接する２つのゲート電極は一体として形成している。これら１６個のトランジスタセルの内、８個のトランジスタセルが、ダイナミックシフトレジスタを構成するトランジスタＴｒ１〜Ｔｒ８として用いられる。
【００２５】
図３と図４は、２つのアルミ配線層を示している。まず、第２の絶縁膜を形成してから、図３に示す第２の導電層４を形成する。コンタクトセル５において、第２の導電層４が、第２の絶縁膜に設けられた開口を介して、第１の導電層３又は不純物拡散領域２に接続される。次に、第３の絶縁膜を形成してから、図４に示す第３の導電層６を形成する。ヴィアセル７において、第３の導電層６が、第３の絶縁膜の一部に設けられた開口を介して、第２の導電層４に接続される。第３の導電層６において斜線を施した部分は、データの入出力配線が、クロック信号Ｃを供給するための配線と反転クロック信号ＸＣを供給するための配線とに同じ回数だけ交差するように設けられた冗長配線部である。
【００２６】
【発明の効果】
以上述べた様に、本発明によれば、ダイナミックシフトレジスタを有する半導体集積装置において、クロック信号や他の回路からの誘導ノイズの影響を受け難く、かつ、不必要な寄生容量を低減することができるので、誤動作しににく、高速動作が可能な半導体装置を実現できる。また、ノイズと信号の電圧マージンを広く取れるので、低電圧動作が容易になり、低パワー化が可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る半導体集積装置に含まれるダイナミックシフトレジスタの配線を示す平面図である。
【図２】図１に示す半導体集積装置における不純物拡散領域２及び第１の導電層３を示す平面図である。
【図３】図１に示す半導体集積装置における第２の導電層４を示す平面図である。
【図４】図１に示す半導体集積装置における第３の導電層６を示す平面図である。
【図５】半導体集積装置中に含まれる一般的なダイナミックシフトレジスタの等価回路を示す回路図である。
【図６】図５に示すダイナミックシフトレジスタに使用されるクロック信号Ｃ及び反転クロック信号ＸＣの波形を示す図である。
【図７】従来の半導体集積装置に含まれるダイナミックシフトレジスタの配線を示す平面図である。
【符号の説明】
１  半導体基板
２  不純物拡散領域
３  第１の導電層
４  第２の導電層
５  コンタクトホール
６  第３の導電層
７  ヴィアホール
Ｔｒ１〜Ｔｒ８  トランジスタ
Ｃ１、Ｃ２  寄生容量
ＶＤＤ  高電位側の電源電圧
ＶＳＳ  低電位側の電源電圧
【図１】
0003733832.tif 000002
【図２】
0003733832.tif 000003
【図３】
0003733832.tif 000004
【図４】
0003733832.tif 000005
【図５】
0003733832.tif 000006
【図６】
0003733832.tif 000007
【図７】
0003733832.tif 000008