(57)【特許請求の範囲】
【請求項１】
回路を構成する回路構成部を表面に有する半導体回路基板と、
該半導体回路基板を、支持部材を介して支持する支持基板とを備え、
上記半導体回路基板と上記支持基板との間には、空隙を有し、
上記回路構成部上には、上記回路を外部に接続するための突起電極を備え、
上記半導体回路基板における上記突起電極を有する側の面の反対側の面に、上記支持部材および支持基板が配置されていることを特徴とする半導体素子と支持基板との接合体。
【請求項２】
上記突起電極は、金からなることを特徴とする請求項１に記載の半導体素子と支持基板との接合体。
【請求項３】
上記半導体回路基板の厚さは、０．５μｍ以上、かつ、１００μｍ以下であることを特徴とする請求項１または２に記載の半導体素子と支持基板との接合体。
【請求項４】
上記半導体回路基板の厚さは、０．５μｍ以上、かつ、１０μｍ以下であることを特徴とする請求項１ないし３のいずれか１項に記載の半導体素子と支持基板との接合体。
【請求項５】
上記半導体回路基板における上記支持基板に対向する側の面と、上記支持基板における上記半導体回路基板に対向する側の面との間は、０．１μｍ以上、かつ、１μｍ以下であることを特徴とする請求項１ないし４のいずれか１項に記載の半導体素子と支持基板との接合体。
【請求項６】
上記支持部材は、少なくとも、絶縁性を有する材料または金属材料のいずれかからなることを特徴とする請求項１ないし５のいずれか１項に記載の半導体素子と支持基板との接合体。
【請求項７】
上記支持部材は、略円柱状であり、上記半導体回路基板に平行な断面における径は、０．１μｍ以上、かつ、０．５μｍ以下であることを特徴とする請求項１ないし６のいずれか１項に記載の半導体素子と支持基板との接合体。
【請求項８】
上記半導体回路基板の上記回路構成部は、絶縁性を有するパッシベーション膜に覆われていることを特徴とする請求項１ないし７のいずれか１項に記載の半導体素子と支持基板との接合体。
【請求項９】
少なくも支持基板部と半導体基板部との間に絶縁層を有する基板の上記半導体基板部上に、回路を形成する回路形成工程と、
上記半導体基板部上において上記回路が形成されていない領域の一部と該一部の領域の下に配された上記絶縁層とを、上記支持基板部表面が露出するまで除去することにより基板開口部を形成する開口部形成工程と、
上記基板開口部内に、少なくとも、絶縁性を有する材料または金属材料のいずれかを堆積する開口部内堆積工程と、
上記開口部内堆積工程の後に、上記絶縁層をエッチングにより除去することによって、上記開口部内堆積工程において堆積された、少なくとも、絶縁性を有する材料または金属材料のいずれかの一部を柱状に露出させることにより、上記回路が形成された上記半導体基板部を、上記支持基板部上に支持する支持部材を形成する支持部材形成工程とを有することを特徴とする半導体装置の製造方法。
【請求項１０】
上記支持部材形成工程の後に、上記回路の一部を露出させるための開口部を有するパッシベーション膜を上記回路上に形成するパッシベーション膜形成工程と、
上記開口部から露出する上記回路を外部に接続するための突起電極を形成する突起電極形成工程とを有することを特徴とする請求項９に記載の半導体装置の製造方法。
【請求項１１】
上記パッシベーション膜は、上記回路の側面を覆っていることを特徴とする請求項１０に記載の半導体装置の製造方法。
【請求項１２】
上記突起電極と、実装基板上の電極端子とをフリップチップ接続する接続工程の後、
上記支持部材を切断して上記支持基板部を除去する支持部材切断工程を有することにより、上記回路が形成された半導体基板部を上記実装基板に実装することを特徴とする請求項１０または１１に記載の半導体装置の製造方法。
【請求項１３】
上記支持部材切断工程において、上記支持部材を折ることにより上記支持部材を切断することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
上記支持部材切断工程において、上記支持部材をエッチングすることにより上記支持部材を切断することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１５】
上記基板は、ＳＯＩ基板であることを特徴とする請求項９ないし１４のいずれか１項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄型半導体パッケージに好適な半導体素子および半導体装置並びに半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
近年、特にモバイル製品などの電子機器における小型化に伴い、回路や基板の薄型化が進んでいる。これにより、電子機器内部の半導体装置において、高密度実装を行わなければならず、このため、折り曲げ可能なフレキシブル回路基板が用いられるようになっている。
【０００３】
ところで、従来用いられている、DIP（Dual In-line Package）・QFP（Quad Flat Package）・BGA（Ball Grid Array）などの半導体パッケージ（半導体装置）は、半導体素子をフレキシブル回路基板に、例えば、ワイヤーボンディングなどを行うことにより電気的に接続（実装）した後、ワイヤの保護のために半導体素子をエポキシ樹脂などで被覆する
このように、半導体素子をフレキシブル回路基板に実装した後、エポキシ樹脂で半導体素子を封止すると、半導体パッケージの厚みが大きくなるとともに、半導体パッケージが曲がりにくくなる。
【０００４】
即ち、DIP・QFP・BGAなどの樹脂封止型の半導体パッケージは、厚みが大きく、曲がりにくい。
【０００５】
そこで、特開平６−６４３７９号公報には、半導体チップを薄くすることにより、曲げや撓みに対して強い半導体チップを搭載したＩＣカード（半導体装置）の構成が記載されている。
【０００６】
このＩＣカードにおける半導体チップは、フレキシブル回路基板にフリップチップ接続されている。
【０００７】
また、特開２０００−１１１２９号公報には、異方性導電シートを介して半導体チップを実装基板にフリップチップ接続したＩＣカード（半導体装置）の構成が記載されている。
【０００８】
この半導体チップは、外部取り出し電極上に突起電極が形成されている。この突起電極と回路基板上の電極とを位置合わせし、両者の間に接着樹脂としての異方性導電シート（ＡＣＦ：Anisotropic Conductive Film）を硬化させることにより、フリップチップ接続による半導体チップの実装を行う。
【０００９】
これにより、半導体チップを、例えば１００μｍ以下まで薄くして、曲げや撓みに対して強い半導体チップを提供することができる。
【００１０】
このように、フリップチップ接続法を用いて半導体素子が実装された半導体装置である半導体パッケージは、樹脂封止型の半導体パッケージと比較すると、非常に薄く、従って、湾曲することができる。これにより、半導体パッケージを取り付ける領域が曲面であっても、その曲面に沿って、半導体パッケージを取り付けることができる。
【００１１】
上述したように、フリップチップ接続される半導体素子は、薄くすることが可能であり、また、半導体チップは薄い方が半導体装置の薄型化、ひいては電子機器の小型化を図るには好都合である。
【００１２】
しかしながら、１００μm以下という非常に薄い半導体素子は破損する可能性が高く、取り扱いが非常に難しい。即ち、半導体素子の搬送時や、回路基板への実装時の取り扱いが困難であり、生産性が低下する虞がある。
【００１３】
また、半導体素子が薄い場合、実装時に圧力を加える、ＡＣＦやＡＣＰ（Anisotropic Conductive Paste）を用いたフリップチップ接続法では半導体チップを破壊しやすい。
【００１４】
そこで、このように薄い半導体素子の強度を高めるために、特願平１１−７４２３０号公報には、半導体素子の裏面に補強用部材を樹脂などにより貼り付けて、後で剥離する半導体装置の製造方法が記載されている。
【００１５】
上記補強用部材が剥離される前の半導体装置の構成を図７に示す。この半導体装置は、電極パッド１０７を有する実装基板１０２に、支持板（補強用部材）１０１、接着剤１０３、回路構成部１０４、パッシベーション膜１０５、およびバンプ（突起電極）１０６を有する半導体素子が、ＡＣＦ１０８を用いてフリップチップ接続されている。ここで、接着剤１０３は、接着力を低下させることが可能な材料からなる。
【００１６】
そして、この後、接着剤１０３の接着力を低下させることにより、接着剤１０３および支持板１０１を剥離する。このため、製造工程においては、補強用部材である支持板１０１を有するため半導体素子の強度は強い。また、半導体素子を実装基板１０２に実装した後に、接着剤１０３および支持板１０１を剥離することにより、薄い半導体素子を備えた半導体装置を提供することができる。
【００１７】
【発明が解決しようとする課題】
しかしながら、上記図７に示す半導体装置においては、支持板１０１を接着剤１０３を用いて貼り付けているため、実装基板１０２に対して、ＡＣＦ１０８を用い圧力を加えて接続するときに、十分な圧力が接続部に加わらない。従って、実装基板１０２と半導体素子との良好な接続状態を維持することができず、半導体素子の信頼性が低下する。
【００１８】
また、フリップチップ接続時に１８０〜２６０℃程度の高温が加わるＡＣＦ接続や半田リフロー接続では接着剤の使用が困難となる。一方、接着剤として耐熱性を有する接着剤を用いたとすると、後に接着剤１０３および支持板１０１を剥離する剥離工程が雑多になる。
【００１９】
ところで、米国特許第６，０２７，９５８号には、ＳＯＩ（Silicon on insulator）基板を用いて製造した半導体素子を、フレキシブル基板に貼り合わせる構成について記載されている。
【００２０】
しかしながら、半導体素子とフレキシブル基板との接続方法について具体的手法は記載されていない。
【００２１】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、半導体素子の強度を確保すると共に、取り扱いが容易な半導体素子および半導体装置並びに該半導体装置の製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
本発明の半導体素子と支持基板との接合体は、上記の課題を解決するために、回路を構成する回路構成部を表面に有する半導体回路基板と、該半導体回路基板を、支持部材を介して支持する支持基板とを備え、上記半導体回路基板と上記支持基板との間には、空隙を有し、上記回路構成部上には、上記回路を外部に接続するための突起電極を備え、上記半導体回路基板における上記突起電極を有する側の面の反対側の面に、上記支持部材および支持基板が配置されていることを特徴とする。
【００２３】
通常、半導体装置の薄型化を図るために、例えば厚さが１００μｍ以下の半導体素子を形成した場合、半導体素子の強度は弱くなり、破損する可能性が高く、その取り扱いは非常に難しい。即ち、半導体素子の搬送時や、半導体素子を実装するための実装基板（例えば、フレキシブル回路基板）への実装時の取り扱いが困難であり、半導体素子の生産性が低下することとなる。
【００２４】
しかしながら、上記の構成によれば、支持基板が、回路構成部を表面に有する回路基板に対する補強用の部材としてはたらく。
【００２５】
即ち、搬送時や実装時において、半導体素子と支持基板との接合体は、支持基板を有しており、その分、半導体素子と支持基板との接合体は厚くなる。従って、実装前における半導体素子と支持基板との接合体の強度は強く、破損することはない。
【００２６】
これにより、半導体素子と支持基板との接合体の強度を確保すると共に、半導体素子と支持基板との接合体の搬送時や、実装基板への実装時の取り扱いが容易になり、生産性の向上を図ることができる。
【００２７】
また、半導体回路基板と支持基板との間には、空隙があるため、支持部材によってつながれている支持基板と半導体回路基板とは、容易に切り離すことができる。こうして、支持基板を半導体素子から切り離すことにより、半導体素子は、薄い半導体回路基板のみを有することとなる。
【００２８】
従って、実装時には、半導体素子と支持基板との接合体を例えばフレキシブルな実装基板に接続した後、支持基板を切り離すことにより、薄い半導体素子を備えた半導体装置を提供することができる。このような半導体装置は薄く、従って、湾曲することができる。この結果、半導体装置を曲面に取り付ける場合であっても、その曲面に沿って、半導体装置を取り付けることができる。
【００２９】
さらに、半導体回路基板と支持基板とは支持部材を介してつながっており、また、半導体回路基板と支持基板との間には、空隙を有する。従って、半導体回路基板と支持基板とが、接続時に軟化、流動する接着剤（例えばＡＣＦ）を介して貼り合わされている場合と比較すると、半導体素子を実装基板に実装するとき、必要な圧力を接続部に加えることができる。これにより、実装基板と半導体素子との良好な接続状態を維持することができ、半導体装置の信頼性の向上を図ることができる。
【００３０】
上記突起電極は、金からなることが好ましい。
【００３１】
上記の構成によれば、フリップチップ接続法により、半導体素子を容易かつ確実に実装基板に実装することができる。また、突起電極が金からなることにより、良好な導通を図ることができる。
【００３２】
上記の半導体素子と支持基板との接合体は、半導体回路基板の厚さが、０．５μｍ以上、かつ、１００μｍ以下であることが好ましい。
【００３３】
上記の構成によれば、回路構成部において半導体素子の機能を有するに十分な回路を形成することができる。
【００３４】
上記の半導体素子と支持基板との接合体は、半導体回路基板の厚さが、０．５μｍ以上、かつ、１０μｍ以下であることが、さらに好ましい。
【００３５】
上記の構成によれば、半導体素子と支持基板との接合体が可撓性を有することができ、曲げに対して強くなる。従って、このような半導体素子と支持基板との接合体を備えることにより、例えば、薄くて曲げることが可能な半導体装置（半導体パッケージ）を提供することができる。
【００３６】
上記の半導体素子と支持基板との接合体は、半導体回路基板における上記支持基板に対向する側の面と、支持基板における半導体回路基板に対向する側の面との間は、０．１μｍ以上、かつ、１μｍ以下であることが好ましい。
【００３７】
上記の構成によれば、０．１μｍ以上であることにより、支持部材を介して、半導体回路基板を支持基板上に支持することができる。また、１μｍ以下であることにより、半導体素子を実装基板に実装するまでの間に、支持部材が折損することを防止することができる。
【００３８】
上記の半導体素子と支持基板との接合体は、支持部材が、少なくとも、絶縁性を有する材料または金属材料のいずれかからなることが好ましい。
【００３９】
上記の構成によれば、後に、例えば、折損やエッチングなどによって、支持部材を容易に切断することができる。この結果、半導体素子と支持基板との接合体を実装基板に実装した後、支持基板を容易に除去することができる。
【００４０】
上記の半導体素子と支持基板との接合体は、支持部材は、略円柱状であり、半導体回路基板に平行な断面における径は、０．１μｍ以上、かつ、０．５μｍ以下であることが好ましい。
【００４１】
上記の構成によれば、後に、例えば、折損やエッチングなどによって、支持部材を容易に切断することができる。
【００４２】
上記の半導体素子と支持基板との接合体は、半導体回路基板の回路構成部は、絶縁性を有するパッシベーション膜に覆われていることが好ましい。
【００４３】
上記の構成によれば、例えば、半導体素子の製造工程や、半導体素子の実装工程において、回路を保護することができる。
【００４４】
本発明の半導体装置の製造方法は、少なくも支持基板部と半導体基板部との間に絶縁層を有する基板における上記半導体基板部上に、回路を形成する回路形成工程と、上記半導体基板部上において上記回路が形成されていない領域の一部と該一部の領域の下に配された上記絶縁層とを、上記支持基板部表面が露出するまで除去することにより基板開口部を形成する開口部形成工程と、上記基板開口部内に、少なくとも、絶縁性を有する材料または金属材料のいずれかを堆積する開口部内堆積工程と、上記開口部内堆積工程の後に、上記絶縁層をエッチングにより除去することによって、上記開口部内堆積工程において堆積された、少なくとも、絶縁性を有する材料または金属材料のいずれかの一部を柱状に露出させることにより、上記回路が形成された上記半導体基板部を、上記支持基板部上に支持する支持部材を形成する支持部材形成工程とを有することを特徴としている。
【００４５】
上記の構成によれば、絶縁層をエッチングにより除去することによって、支持基板部と半導体基板部との間は、空隙ができる。また、半導体基板部は、支持部材によって、支持基板部上に支持される。
【００４６】
このように、支持基板部と半導体基板部との間には、空隙があるため、支持部材によってつながれている支持基板部と半導体基板部とは、容易に切り離すことができる。こうして、支持基板部を切り離すことにより、半導体装置は、薄い半導体基板部のみを有することとなる。
【００４７】
これにより、薄い半導体装置を提供することができる。このような半導体装置は薄いことにより、湾曲することができる。従って、半導体装置を曲面に取り付ける場合であっても、その曲面に沿って、半導体装置を取り付けることができる。
【００４８】
上記の半導体装置の製造方法は、支持部材形成工程の後に、回路の一部を露出させるための開口部を有するパッシベーション膜を回路上に形成するパッシベーション膜形成工程と、開口部から露出する回路を外部に接続するための突起電極を形成する突起電極形成工程とを有することが好ましい。
【００４９】
上記の構成によれば、パッシベーション膜が形成されていることにより、半導体装置の製造工程において、回路を保護することができる。
【００５０】
また、突起電極を形成することにより、例えば、後の接続工程において、フリップチップ接続法を用いることができる。従って、回路を外部に、容易かつ確実に接続することができる。
【００５１】
上記の半導体装置の製造方法は、パッシベーション膜が、回路の側面を覆っていることが好ましい。
【００５２】
上記の構成によれば、例えば上記支持部材形成工程において、絶縁層をエッチングにより除去するときに、回路が薬液により侵食されることを防止することができる。
【００５３】
上記の半導体装置の製造方法は、突起電極と、実装基板上の電極端子とをフリップチップ接続する接続工程の後、支持部材を切断して支持基板部を除去する支持部材切断工程を有することにより、回路が形成された半導体基板部を実装基板に実装することが好ましい。
【００５４】
具体的には、上記支持部材切断工程では、支持部材を折ることにより支持部材を切断することが好ましい。
【００５５】
あるいは、上記支持部材切断工程では、支持部材をエッチングすることにより支持部材を切断することが好ましい。
【００５６】
上記の構成によれば、接続工程の後に除去される支持基板部が、半導体基板部に対する補強用の部材としてはたらく。
【００５７】
即ち、接続工程においては、支持基板部を有しており、その分、半導体装置は厚くなる。従って、接続工程前における半導体装置（半導体素子）の強度は強く、破損することはない。これにより、接続工程前における半導体装置の強度を確保すると共に、搬送時や、接続工程時の取り扱いが容易になり、半導体装置における生産性の向上を図ることができる。
【００５８】
また、支持部材を折ったりエッチングしたりすることによって支持部材を切断することができる。従って、支持基板部の除去時に、薬液などを用いた剥離工程などを必要としない。これにより、簡単な工程で容易に支持基板部を除去することができる。
【００５９】
上記の半導体装置の製造方法は、基板が、ＳＯＩ基板であることが好ましい。
【００６０】
上記の構成によれば、基板が、ＳＯＩ（Silicon on insulator）基板であることにより、半導体装置の製造に用いる基板を簡単に製造することができる。
【００６１】
【発明の実施の形態】
本発明の実施の一形態について図１ないし図６に基づいて説明すれば、以下の通りである。
【００６２】
本半導体素子と支持基板との接合体の構成について、図１（ａ）・（ｂ）を用いて説明する。ここで、図１（ａ）は、半導体素子と支持基板との接合体の平面図であり、図１（ｂ）は、図１（ａ）のＡ−Ａ´線矢視断面図である。本半導体素子は、実装基板に実装されて、例えば半導体装置としてパッケージに組み込まれる。
【００６３】
半導体素子と支持基板との接合体は、図１（ｂ）に示すように、半導体回路基板（回路基板、半導体基板部）３、回路構成部（回路基板）４、パッシベーション膜５、および突起電極６が、支持ピン（支持部材）２を介して支持基板（支持基板部）１上に支持されている。
【００６４】
支持基板１は、Ｓｉ（シリコン）からなり、４００μｍの厚さを有する。
【００６５】
ところで、例えば半導体素子の厚さが１００μｍ以下の場合、通常、強度が弱くなり、破損する可能性が高く、取り扱いが非常に難しい。即ち、半導体素子の搬送時や、実装基板への実装時の取り扱いが困難であり、生産性が低下することとなる。
【００６６】
しかしながら、上述したように、支持基板１の厚さが４００μｍであることにより、実装基板への実装前における半導体素子と支持基板との接合体は厚く、従って、その強度は強く、破損することはない。これにより、半導体素子の強度を確保すると共に、半導体素子の搬送時や、実装基板への実装時の取り扱いが容易になり、生産性の向上を図ることができる。
【００６７】
支持ピン２は、円柱状であり、Ｗ（タングステン）とＴｉＮ（窒化チタン）とからなる。例えば、図１（ａ）に示すように、半導体素子と支持基板との接合体は、４本の支持ピン２…により、支持基板１上に、回路構成部４、パッシベーション膜５、および突起電極６を有する半導体回路基板３（図１（ｂ）参照）が支持されている。即ち、支持ピン２により、支持基板１と半導体回路基板３との間には、図１（ｂ）に示すように、空間（空隙）がある。
【００６８】
ここで、支持ピン２の支えている高さ、即ち、支持基板１と半導体回路基板３との間の長さは、０．１μｍである。なお、この長さは、０．１μｍ以上かつ１μｍ以下（０．１〜１μｍ）であることが好ましい。また、支持ピン２の径は、０．１〜０．５μｍである。
【００６９】
このように、支持基板１と半導体回路基板３との間の長さが０．１μｍ以上であることにより、支持ピン２を介して、半導体回路基板３を支持基板１上に支持することができる。また、支持基板１と半導体回路基板３との間の長さが１μｍ以下であることにより、半導体素子を実装基板に実装するまでの間に、支持ピン２が折損することを防止することができる。
【００７０】
なお、支持ピン２の材料としては、特に限定されるものではなく、上記のように、金属（例えばＷ）と窒化物（例えばＴｉＮ）などを用いても、あるいは、例えば、金属および絶縁物のうちのいずれかのみを用いてもかまわない。
【００７１】
このように、支持ピン２が、少なくとも、絶縁性を有する材料または金属材料のいずれかからなることにより、後に、例えば、折損やエッチングなどによって、支持ピン２を容易に切断することができる。
【００７２】
また、支持ピン２の形状も、特に限定されるものではなく、例えば、四角柱状でもかまわない。
【００７３】
半導体回路基板３は、シリコンからなる。半導体回路基板３上には、回路を構成する回路構成部４が形成されている。回路構成部４の厚さは、３μｍである。
【００７４】
半導体回路基板３の厚さと回路構成部４の厚さとの和（回路基板の厚さ）は、半導体装置としての回路を構成するためには、０．５〜１００μｍの厚さを有することが好ましい。
【００７５】
また、さらに、半導体回路基板３の厚さと回路構成部４の厚さとの和は、０．５〜１０μｍの厚さを有することが好ましい。
【００７６】
これにより、半導体素子が可撓性を有することができ、曲げに対して強くなる。従って、このような半導体素子を実装することにより、例えば、薄くて曲げることが可能な半導体装置（例えば半導体パッケージ）を提供することができる。
【００７７】
なお、回路構成部４の構成は、特に限定されるものではないが、例えば、図２に示すように、ＣＭＯＳインバータを有していてもかまわない。
【００７８】
図２に示す回路構成部４は、イオン打込みなどにより半導体回路基板３に形成されたソース１１・ドレイン１２に対応するゲート電極１３…、各素子を互いに分離・絶縁するフィールド酸化膜１４、上記ソース１１・ドレイン１２と電気的に接続される配線１５、配線１６、およびＳｉＮ（窒化シリコン）からなる保護膜１７を備える。
【００７９】
パッシベーション膜５は、例えば、ポリイミド系樹脂からなり、図１（ｂ）に示すように、半導体回路基板３上の回路構成部４を覆うように配される。絶縁膜であるパッシベーション膜５により、半導体装置において、クロストーク等の発生を防止している。
【００８０】
また、パッシベーション膜５は、図１（ｂ）に示すように、回路構成部４の電極パッドが露出するように、開口部５ａを有する。開口部５ａを埋めるように、上記電極パッド上には、突起電極６が形成されている。
【００８１】
突起電極６は、外部接続端子であり、Ｎｉ（ニッケル）およびＡｕ（金）からなる。即ち、突起電極６としては、Ｎｉからなる層上にＡｕバンプが形成されている構成である。突起電極６の高さは、３〜５μｍである。突起電極６を有することにより、半導体素子は、実装基板に対して、フリップチップ接続を容易かつ確実に実施することができる。また、突起電極６がＡｕからなることにより、実装基板との良好な導通を図ることができる。
【００８２】
なお、突起電極６におけるバンプ部分は、実装基板との導通が図れるものであれば特に限定されるものではなく、例えば、はんだバンプとしてもかまわない。バンプ部分をはんだによって形成することにより、安価に半導体素子を製造することができる。
【００８３】
以上のように、半導体素子と支持基板との接合体は、回路を構成する回路構成部４と、該回路構成部４を表面に有する半導体回路基板３と、該半導体回路基板３を支持ピン２を介して支持する支持基板１とを備え、半導体回路基板３と支持基板１との間には、空隙を有する。
【００８４】
通常、半導体装置の薄型化を図るために、例えば厚さが１００μｍ以下の半導体素子を形成した場合、半導体素子の強度は弱くなり、破損する可能性が高く、その取り扱いは非常に難しい。即ち、半導体素子の搬送時や、半導体素子を実装するための実装基板（例えば、フレキシブル回路基板）への実装時の取り扱いが困難であり、半導体素子の生産性が低下することとなる。
【００８５】
しかしながら、上記のように支持基板１を備えている場合、支持基板１が半導体回路基板３に対する補強用の部材としてはたらく。
【００８６】
即ち、半導体素子と支持基板との接合体は、その搬送時や実装時において、支持基板１を有しており、その分、半導体素子と支持基板との接合体は厚くなる。従って、実装前における半導体素子の強度は強く、破損することはない。
【００８７】
これにより、半導体素子の強度を確保すると共に、半導体素子の搬送時や、実装基板への実装時の取り扱いが容易になり、半導体素子を備えた半導体装置の生産性の向上を図ることができる。
【００８８】
また、半導体回路基板３と支持基板１との間には、空隙があるため、支持ピン２によってつながれている支持基板１と半導体回路基板３とは、容易に切り離すことができる。こうして、支持基板１を半導体素子から切り離すことにより、半導体素子は、薄い半導体回路基板３および回路構成部４のみを有することとなる。
【００８９】
従って、半導体素子の実装時には、半導体素子と支持基板との接合体を例えばフレキシブルな実装基板に接続した後、支持基板１を切り離すことにより、薄い半導体素子を備えた半導体装置を提供することができる。このような半導体装置は薄く、従って、湾曲することができる。この結果、半導体装置を曲面に取り付ける場合であっても、その曲面に沿って、半導体装置を取り付けることができる。
【００９０】
さらに、半導体回路基板３と支持基板１とは支持ピン２を介してつながっており、また、半導体回路基板３と支持基板１との間には、空隙を有する。従って、半導体回路基板３と支持基板１とが、例えば,接続時に軟化、流動するような接着剤を介して貼り合わされている場合と比較すると、半導体素子を実装基板に実装するとき、必要な圧力を、半導体素子と実装基板との接続部に加えることができる。これにより、実装基板と半導体素子との良好な接続状態を維持することができ、半導体装置の信頼性の向上を図ることができる。
【００９１】
以下、上記半導体素子と支持基板との接合体の製造工程の一例を、図３および図４を用いて説明する。
【００９２】
まず、ＳＯＩ（Silicon on insulator）基板（ＳＯＩ（Silicon on insulator）構造の半導体ウエハ、基板）１０上に、素子が形成される素子形成部を含む回路構成部４を成膜し、フォトリソグラフィー法により、開口部４ａ・４ｂを形成する（図３（ａ）、回路形成工程）。
【００９３】
ここで、ＳＯＩ基板１０は、Ｓｉからなる支持基板（支持基板部）１とＳｉからなる半導体回路基板（半導体基板部）３との間に絶縁層７を有する構造である。
【００９４】
また、開口部４ａは、後にその内部にＷとＴｉＮとが堆積される。開口部４ｂは、後に、侵食防止溝を形成するためのものである。
【００９５】
次に、開口部４ａの下に配されている（開口部４ａから露出する）領域を、支持基板１表面が露出するまでエッチングする。即ち、半導体回路基板３および絶縁層７のうち開口部４ａの下に配されている部分を除去して、開口部（基板開口部）８を形成する（図３（ｂ）、開口部形成工程）。
【００９６】
そして、上記開口部８内に、ＴｉＮ膜２１を成膜した後、ＣＭＰ（Chemical Mechanical Polishing：化学機械的研磨）により平坦化する。その後、Ｗを堆積してＣＭＰにより平坦化してＷ層２２を形成する（開口部内堆積工程）。このとき、開口部４ｂ内にもＴｉＮやＷが堆積されているが、この開口部４ｂ内のＴｉＮやＷは、フォトリソグラフィー法により、エッチング除去して、侵食防止溝を形成する（図３（ｃ））。
【００９７】
次いで、ポリイミド系樹脂を支持基板１上の略全面に成膜し（図３（ｄ））、フォトリソグラフィー法により、回路の一部を露出させる開口部５ａを形成することにより、パッシベーション膜５を形成する（図３（ｅ）、パッシベーション膜形成工程）。
【００９８】
その後、Ｎｉからなる金属層を形成した後、Ａｕを用いた電解メッキにより、開口部５ａから露出する回路を外部に接続するための突起電極６を形成する（図３（ｆ）、突起電極形成工程）。なお、突起電極６におけるバンプの形成は、電解メッキによることに限定されるものではなく、例えば、無電解メッキ、あるいはワイヤボンドを利用したワイヤバンピングなどにより、行ってもかまわない。
【００９９】
さらに、ダイシング設備を用いて、絶縁層７表面が露出するまで、侵食防止溝にさらに切り込みを入れてダイシング部９を形成する（図３（ｆ））。これにより、後に支持ピン２が形成され、空隙を有することとなる絶縁層７に薬液が入るようにすることができる。
【０１００】
次に、フッ酸などの薬液を用いてエッチングを行うことにより、絶縁層７を除去する（図３（ｇ）、支持部材形成工程）。これにより、開口部８内において堆積された、ＴｉＮ膜２１およびＷ層２２が柱状に露出する。この結果、回路構成部４を有する半導体回路基板３を、支持基板１上に支持する支持ピン２を形成することができる。
【０１０１】
以上のように、先に開口部４ｂを形成してからパッシベーション膜５を形成し、その後にダイシング部９を形成することにより、パッシベーション膜５は、回路構成部４の上面だけでなく、側面も覆うこととなる。
【０１０２】
これにより、上記図３（ｇ）に示すエッチングを行うときに、回路構成部４が薬液により侵食されることを防止することができる。
【０１０３】
次に、上記図３（ａ）〜図３（ｇ）に示す工程で、支持基板１上に、複数の半導体素子が製造された場合に、個片化する工程の一例を図４に基づいて説明する。
【０１０４】
上記図３（ａ）〜図３（ｇ）に示す工程の後、支持基板１上には、複数の半導体素子が形成されているとする。このとき、隣り合う半導体素子の間には、図３（ｆ）に示す工程で形成されたダイシング部９が配されている（図４（ａ））。
【０１０５】
そして、ダイシング装置により、ダイシング部９におけるダイシングライン４０に沿って、個片の半導体素子と支持基板との接合体に切り分けられる（図４（ｂ））。
【０１０６】
なお、支持基板１で１つの半導体素子と支持基板との接合体を形成する場合は、ダイシングする必要はない。
【０１０７】
以上の工程により、支持基板１上に、支持ピン２を介して半導体回路基板３が支持された半導体素子と支持基板との接合体が製造される。
【０１０８】
さらに、上記半導体素子をフレキシブル回路基板（実装基板）に実装する実装工程（半導体素子と支持基板との接合体を用いた半導体装置の製造工程）の一例を図５に基づいて説明する。
【０１０９】
ここでは、半導体素子の突起電極６が電極５６に接続されるように、半導体素子をフレキシブル回路基板５５に実装する。なお、フレキシブル回路基板５５上には、異方性導電膜（以下、ＡＣＦ：Anisotropic Conductive Filmと称する）が貼り付けられている。
【０１１０】
まず、ボンディングコレット５０の真空吸着穴５１により、半導体素子と支持基板との接合体を吸着する（図５（ａ））。
【０１１１】
次に、突起電極６とフレキシブル回路基板５５上の電極５６との位置合わせを行い、両者を接触させるように加圧および加熱を行う（図５（ｂ）、接続工程）。そして、ボンディングコレット５０を半導体素子と支持基板との接合体から離す（図５（ｃ））。
【０１１２】
続いて、支持基板１と半導体回路基板３との間で支持ピン２を折り（切断し）、支持基板１を除去する（図５（ｄ）、支持部材切断工程）。
【０１１３】
これにより、薄い半導体回路基板３および回路構成部４のみをフレキシブル回路基板５５に実装することができる。このように、薄い半導体回路基板３および回路構成部４のみがフリップチップ接続された形状となるため、例えば、曲げて使用することができるフレキシブルな半導体パッケージを実現することができる。
【０１１４】
また、半導体素子をフレキシブル回路基板５５にフリップチップ接続することにより、半導体素子を容易かつ確実に実装することができる。
【０１１５】
なお、支持ピン２は非常に細く、強度が弱いため、上記支持部材切断工程において、支持基板１のせん断方向に力を加えたり、回転方向に力を加えたり、あるいは、軽くひねったりすることにより、支持ピン２は容易に取り去ることできる。
【０１１６】
また、ＡＣＦの量を調節することにより、支持基板１やボンディングコレット５０に異方性導電材料が付着することを防止できる。
【０１１７】
さらに、半導体素子のフレキシブル回路基板５５への実装は、ＡＣＦを用いたものに限定されるものではなく、異方性導電ペースト（以下、ＡＣＰ：Anisotropic Conductive Pasteと称する）などを用いてもかまわない。
【０１１８】
以下、ＡＣＰを用いる例を図６に基づいて説明する。ここで、突起電極６６は、ワイヤボンドを利用したワイヤバンピングにより形成されており、その高さは、５０〜６０μｍとしている。
【０１１９】
まず、フレキシブル回路基板５５上に、はみ出さない程度の適量のＡＣＰ６７を、ディスペンスを用いて供給する。そして、ボンディングコレット５０の真空吸着穴５１により、半導体素子と支持基板との接合体を吸着する（図６（ａ））。
【０１２０】
次に、突起電極６６とフレキシブル回路基板５５上の５６との位置合わせを行い、両者を接触させるように加圧および加熱を行う（接続工程）。その後、ボンディングコレット５０を半導体素子と支持基板との接合体から離す。
【０１２１】
続いて、支持基板１と半導体回路基板３との間で支持ピン２を折り（切断し）、支持基板１を除去する（図６（ｂ）、支持部材切断工程）。
【０１２２】
なお、図５（ｃ）〜図５（ｄ）の工程は、支持基板１を除去するものであれば、特に限定されるものではなく、例えば、エッチングにより支持ピン２を切ることによって、支持基板１を除去してもかまわない。
【０１２３】
例えば、図５（ｃ）に示す工程の後に、Ｈ２Ｏ２（過酸化水素水）などの薬液を用いたエッチングにより、支持ピン２が切れ、支持基板１を半導体装置から除去することができる。
【０１２４】
以上のように、支持部材切断工程においては、支持ピン２を折ったりエッチングしたりすることによって支持ピン２を切断することにより、支持基板１を除去する。従って、支持基板１の除去時に、薬液などを用いた剥離工程などを必要としない。これにより、簡単な工程で容易に支持基板１を除去することができる。
【０１２５】
また、支持ピン２の切断を、半導体素子と支持基板との接合体がフレキシブル回路基板５５に接続された後に行うことにより、フレキシブル回路基板５５上には、回路構成部４を有する半導体回路基板３のみが実装されることとなる。
【０１２６】
これにより、薄い半導体装置を提供することができる。また、この半導体装置における半導体素子と支持基板との接合体は、実装前には支持基板１を有していることにより、実装前においては厚い状態で取り扱うことができる。従って、実装前における半導体素子の強度は強く、破損することはない。この結果、半導体素子の強度を確保すると共に、半導体素子の搬送時や、実装基板への実装時の取り扱いが容易になり、半導体装置における生産性の向上を図ることができる。
【０１２７】
【発明の効果】
本発明の半導体素子と支持基板との接合体は、以上のように、回路を構成する回路構成部を表面に有する半導体回路基板と、該半導体回路基板を、支持部材を介して支持する支持基板とを備え、上記半導体回路基板と上記支持基板との間には、空隙を有し、上記回路構成部上には、上記回路を外部に接続するための突起電極を備え、上記半導体回路基板における上記突起電極を有する側の面の反対側の面に、上記支持部材および支持基板が配置されている構成である。
【０１２８】
これにより、支持基板が、回路構成部を表面に有する半導体回路基板に対する補強用の部材としてはたらく。即ち、搬送時や実装時において、半導体素子と支持基板との接合体は、支持基板を有しており、その分、半導体素子は厚くなる。従って、実装前における半導体素子と支持基板との接合体の強度は強く、破損することはない。
【０１２９】
この結果、半導体素子の強度を確保すると共に、半導体素子と支持基板との接合体の搬送時や、実装基板への実装時の取り扱いが容易になり、生産性の向上を図ることができる。
【０１３０】
また、半導体回路基板と支持基板との間には、空隙があるため、支持部材によってつながれている支持基板と半導体回路基板とは、容易に切り離すことができる。このため、半導体素子は、薄い回路基板および回路構成部のみを有することとなる。
【０１３１】
従って、実装時には、半導体素子と支持基板との接合体を例えばフレキシブルな実装基板に接続した後、支持基板を切り離すことにより、薄い半導体素子を備えた半導体装置を提供することができる。このような半導体装置は薄く、従って、湾曲することができる。この結果、半導体装置を曲面に取り付ける場合であっても、その曲面に沿って、半導体装置を取り付けることができる。
【０１３２】
さらに、半導体回路基板と支持基板とは支持部材を介してつながっており、また、半導体回路基板と支持基板との間には、空隙を有する。従って、半導体素子と支持基板との接合体を実装基板に実装するとき、必要な圧力を無駄なく接続部に加えることができる。これにより、実装基板と半導体素子との良好な接続状態を維持することができ、半導体装置の信頼性の向上を図ることができるといった効果を奏する。
【０１３３】
上記突起電極は金からなる構成である。
【０１３４】
これにより、フリップチップ接続法によって、半導体素子を容易かつ確実に実装基板に実装することができる。また、突起電極が金からなることにより、良好な導通を図ることができるといった効果を奏する。
【０１３５】
本発明の半導体素子と支持基板との接合体は、半導体回路基板の厚さが、０．５μｍ以上、かつ、１００μｍ以下である構成である。
【０１３６】
これにより、回路構成部において半導体素子の機能を有するに十分な回路を形成することができるといった効果を奏する。
【０１３７】
本発明の半導体素子と支持基板との接合体は、さらに、半導体回路基板の厚さが、０．５μｍ以上、かつ、１０μｍ以下である構成である。
【０１３８】
これにより、半導体素子が可撓性を有することができ、曲げに対して強くなる。従って、このような半導体素子を備えることにより、例えば、薄くて曲げることが可能な半導体装置（半導体パッケージ）を提供することができるといった効果を奏する。
【０１３９】
本発明の半導体素子と支持基板との接合体は、半導体回路基板における上記支持基板に対向する側の面と、支持基板における半導体回路基板に対向する側の面との間は、０．１μｍ以上、かつ、１μｍ以下である構成である。
【０１４０】
これにより、支持部材を介して、半導体回路基板を支持基板上に支持することができ、かつ、半導体素子を実装基板に実装するまでの間に、支持部材が折損することを防止することができるといった効果を奏する。
【０１４１】
本発明の半導体素子と支持基板との接合体は、支持部材が、少なくとも、絶縁性を有する材料または金属材料のいずれかからなる構成である。
【０１４２】
これにより、後に、例えば、折損やエッチングなどによって、支持部材を容易に切断することができる。この結果、半導体素子と支持基板との接合体を実装基板に実装した後、支持基板を容易に除去することができるといった効果を奏する。
【０１４３】
本発明の半導体素子と支持基板との接合体は、支持部材は、略円柱状であり、半導体回路基板に平行な断面における径は、０．１μｍ以上、かつ、０．５μｍ以下である構成である。
【０１４４】
これにより、後に、例えば、折損やエッチングなどによって、支持部材を容易に切断することができるといった効果を奏する。
【０１４５】
本発明の半導体素子と支持基板との接合体は、半導体回路基板の回路構成部は、絶縁性を有するパッシベーション膜に覆われている構成である。
【０１４６】
これにより、例えば、半導体素子と支持基板との接合体の製造工程や、半導体素子と支持基板との接合体の実装工程において、回路を保護することができるといった効果を奏する。
【０１４７】
本発明の半導体装置の製造方法は、少なくも支持基板部と半導体基板部との間に絶縁層を有する基板における上記半導体基板部上に、回路を形成する回路形成工程と、上記半導体基板部上において上記回路が形成されていない領域の一部と該一部の領域の下に配された上記絶縁層とを、上記支持基板部表面が露出するまで除去することにより基板開口部を形成する開口部形成工程と、上記基板開口部内に、少なくとも、絶縁性を有する材料または金属材料のいずれかを堆積する開口部内堆積工程と、上記開口部内堆積工程の後に、上記絶縁層をエッチングにより除去することによって、上記開口部内堆積工程において堆積された、少なくとも、絶縁性を有する材料または金属材料のいずれかの一部を柱状に露出させることにより、上記回路が形成された上記半導体基板部を、上記支持基板部上に支持する支持部材を形成する支持部材形成工程とを有する構成である。
【０１４８】
これにより、絶縁層をエッチングにより除去することによって、支持基板部と半導体基板部との間は、空隙ができる。また、半導体基板部は、支持部材によって、支持基板部上に支持される。
【０１４９】
このように、支持基板部と半導体基板部との間には、空隙があるため、支持部材によってつながれている支持基板部と半導体基板部とは、容易に切り離すことができる。こうして、支持基板部を切り離すことにより、半導体装置は、薄い半導体基板部のみを有することとなる。
【０１５０】
従って、薄い半導体装置を提供することができる。このような半導体装置は薄いことにより、湾曲することができる。この結果、半導体装置を曲面に取り付ける場合であっても、その曲面に沿って、半導体装置を取り付けることができるといった効果を奏する。
【０１５１】
本発明の半導体装置の製造方法は、支持部材形成工程の後に、回路の一部を露出させるための開口部を有するパッシベーション膜を回路上に形成するパッシベーション膜形成工程と、開口部から露出する回路を外部に接続するための突起電極を形成する突起電極形成工程とを有する構成である。
【０１５２】
これにより、パッシベーション膜によって、半導体装置の製造工程において、回路を保護することができる。
【０１５３】
また、突起電極を形成することにより、例えば、後の接続工程において、フリップチップ接続法を用いることができる。従って、回路を外部に、容易かつ確実に接続することができるといった効果を奏する。
【０１５４】
本発明の半導体装置の製造方法は、パッシベーション膜が、回路の側面を覆っている構成である。
【０１５５】
これにより、例えば上記支持部材形成工程において、絶縁層をエッチングにより除去するときに、回路が薬液により侵食されることを防止することができるといった効果を奏する。
【０１５６】
本発明の半導体装置の製造方法は、突起電極と、実装基板上の電極端子とをフリップチップ接続する接続工程の後、支持部材を切断して支持基板部を除去する支持部材切断工程を有することにより、回路が形成された半導体基板部を実装基板に実装する構成である。
【０１５７】
具体的には、上記支持部材切断工程では、支持部材を折ることにより支持部材を切断する構成である。
【０１５８】
あるいは、上記支持部材切断工程では、支持部材をエッチングすることにより支持部材を切断する構成である。
【０１５９】
これにより、接続工程の後に除去される支持基板部が、半導体基板部に対する補強用の部材としてはたらく。
【０１６０】
即ち、接続工程においては、支持基板部を有しており、その分、半導体装置は厚くなる。従って、接続工程前における半導体装置（半導体素子）の強度は強く、破損することはない。この結果、接続工程前における半導体装置の強度を確保すると共に、搬送時や、接続工程時の取り扱いが容易になり、半導体装置における生産性の向上を図ることができる。
【０１６１】
また、支持部材を折ったりエッチングしたりすることによって支持部材を切断することができる。従って、支持基板部の除去時に、薬液などを用いた剥離工程などを必要としない。これにより、簡単な工程で容易に支持基板部を除去することができるといった効果を奏する。
【０１６２】
本発明の半導体装置の製造方法は、基板が、ＳＯＩ基板である構成である。
【０１６３】
これにより、半導体装置の製造に用いる基板を簡単に製造することができるといった効果を奏する。
【図面の簡単な説明】
【図１】  （ａ）は、本発明の実施の一形態に係る半導体素子と支持基板との接合体の要部の構成を示す平面図であり、（ｂ）は、（ａ）のＡ−Ａ´線矢視断面図である。
【図２】  回路構成部の概略の構成を示す断面図である。
【図３】  （ａ）〜（ｇ）は、図１に示す半導体素子と支持基板との接合体の製造工程の一例を示す工程フロー図である。
【図４】  （ａ）および（ｂ）は、半導体素子と支持基板との接合体を個片化する工程の一例を示す工程フロー図である。
【図５】  （ａ）〜（ｄ）は、図１に示す半導体素子と支持基板との接合体を用いた半導体装置の製造工程の一例を示す工程フロー図である。
【図６】  （ａ）および（ｂ）は、図１に示す半導体素子と支持基板との接合体を用いた半導体装置の他の製造工程の一例を示す工程フロー図である。
【図７】  従来の半導体装置において、補強用部材が剥離される前の要部の構成を示す断面図である。
【符号の説明】
１    支持基板（支持基板部）
２    支持ピン（支持部材）
３    半導体回路基板（回路基板、半導体基板部）
４    回路構成部（回路基板）
５    パッシベーション膜
６    突起電極
７    絶縁層
９    ダイシング部
１０    ＳＯＩ基板（基板）
４０    ダイシングライン
５０    ボンディングコレット
５１    真空吸着穴
５５    フレキシブル回路基板（実装基板）
５６    電極（外部）
５７    異方性導電膜（ＡＣＦ）
６７    異方性導電ペースト（ＡＣＰ）
【図１】
0003819306.tif 000002
【図２】
0003819306.tif 000003
【図３】
0003819306.tif 000004
【図４】
0003819306.tif 000005
【図５】
0003819306.tif 000006
【図６】
0003819306.tif 000007
【図７】
0003819306.tif 000008