(57)【特許請求の範囲】
【請求項１】
固定長セルを論理多重して通信を行うセル伝送ネットワークにおいて、端末を収容して中継回線にセル多重させるセル伝送装置であって、
複数の端末からのデータが所定の多重化単位データにビット単位で収容される場合におけるビット収容パターンに関する情報を、各端末に対応するエントリ毎に該端末に対応するビットデータの先頭の信号線状態ビットＳが収容されるビット位置が属するタイムスロット番号と、該先頭ビットが収容されるオフセット位置が登録されたテーブルとして記憶するビット収容パターンテーブルと、
該ビット収容パターンテーブルを参照することにより、前記各端末からのデータを前記所定の多重化単位データに多重化し、逆に、該所定の多重化単位データに多重されている前記各端末宛てのデータを分離して前記各端末に転送するビット多重／分離装置と、
該ビット多重／分離装置が処理する前記所定の多重化単位データと所定のリンクに対応するセルとの間で相互に変換を行うセル変換処理装置と、
を含むことを特徴とするセル伝送装置。
【請求項２】
請求項１に記載の装置であって、
前記ビット多重／分離装置は、複数の端末のグループ毎に、該グループに属する端末に対応するデータを該グループに対応する個別の多重化単位データ上で多重／分離し、
該グループ毎に、異なる通信制御を実行する通信制御装置を更に含む、
ことを特徴とするセル伝送装置。
【請求項３】
請求項２に記載の装置であって、
前記通信制御装置は、通信異常の発生時に、前記グループ毎に個別の中継回線の迂回制御を実行する、
ことを特徴とするセル伝送装置。
【請求項４】
請求項３に記載の装置であって、
前記通信制御装置は、通信異常の発生時に、前記グループ毎に個別の優先度に基づく中継回線の迂回制御を実行する、
ことを特徴とするセル伝送装置。
【請求項５】
請求項３に記載の装置であって、
前記通信制御装置は、通信異常の発生時に、前記グループ毎に個別のサービスカテゴリに基づく中継回線の迂回制御を実行する、
ことを特徴とするセル伝送装置。
【請求項６】
請求項１に記載の装置であって、
前記セル変換処理装置は、通信異常の発生時に、前記所定の多重化単位データとの間で相互に変換するセルに対応するリンクを、前記所定のリンクから予め定義してあるセカンダリリンクに切り替える、
ことを特徴とするセル伝送装置。
【請求項７】
請求項１に記載の装置であって、
前記セル変換処理装置は、通信異常の発生時に、前記所定の多重化単位データとの間で相互に変換するセルに対応するリンクを、呼設定により設定される別なリンクに切り替える、
ことを特徴とするセル伝送装置。
【請求項８】
請求項１に記載の装置であって、
所定の条件に従って、前記ビット収容パターンテーブルを書き換えることにより、前記端末の接続構成を変更するテーブル書換え制御装置を更に含む、
ことを特徴とするセル伝送装置。
【請求項９】
請求項８に記載の装置であって、
前記テーブル書換え制御装置は、時間帯、曜日帯、又は日付帯に応じて、前記ビット収容パターンテーブルを書き換える、
ことを特徴とするセル伝送装置。
【請求項１０】
固定長セルを論理多重して通信を行うセル伝送ネットワークにおいて、端末を収容して中継回線にセル多重させるセル伝送装置であって、
複数の端末からのデータが所定の多重化単位データにビット単位で収容される場合におけるビット収容パターンに関する情報を記憶するビット収容パターンテーブルと、
該ビット収容パターンテーブルを参照することにより、前記各端末からのデータを前記所定の多重化単位データに多重化し、逆に、該所定の多重化単位データに多重されている前記各端末宛てのデータを分離して前記各端末に転送するビット多重／分離装置と、
該ビット多重／分離装置が処理する前記所定の多重化単位データと所定のリンクに対応するセルとの間で相互に変換を行うセル変換処理装置と、
を含み、
前記ビット収容パターンテーブルに中継回線側から入力されたデータをそのまま同一の又は異なる中継回線側に送出することを指定するエントリを設定することにより、ポイント対マルチポイント接続を行い、又は所定の端末又は該端末の回線で異常が発生したときに該端末に対応するデータを他の端末又は他のセル伝送装置に迂回させる制御を行う、
ことを特徴とするセル伝送装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、固定長セルを論理多重し交換して通信を行うＡＴＭネットワーク等のセル伝送ネットワークにおいて、既存の低速データ端末を収容して中継回線にセル多重させる技術に関する。
【０００２】
【従来の技術】
近年、企業内ＬＡＮ等の普及で、従来の電話機や低速データ端末とＬＡＮトラヒックとを統合して収容し、かつバースト性の高いＬＡＮトラヒックの中継帯域をダイナミックに確保することのできるＷＡＮ（ワイドエリアネットワーク）ノード装置（以下単に「ノード」という）が求められている。
【０００３】
中継帯域を動的に活用する技術として、固定長セルデータを論理的に多重して各データを伝送するＡＴＭ（非同期転送モード）多重技術が、ブロードバンド分野を中心に検討されてきており、更に最近では、このＡＴＭ多重技術は、ナローバンド分野にも応用されるようになってきている。
【０００４】
この場合に、中継回線として多重アクセスサービスを利用可能な既存のＳＴＭ（同期転送モード）専用回線が用いられ、そのＳＴＭ専用回線の所定の１つ又は複数の時分割チャネルを使用してノード間で通信されるＡＴＭセルが伝送されるようなハイブリッド多重技術が開発されており、このような構成が採用されることにより、トラヒック変動に柔軟に対応可能で高効率の伝送に適したＡＴＭ多重技術と回線品質を確実に保証できるＴＤＭ（時分割多重）技術とを融合させることが可能となる。
【０００５】
このような技術的背景から、現在、ＡＴＭ専用回線又は多重アクセスサービスを利用可能なＳＴＭ専用回線によって構築されるＡＴＭ中継回線を終端できるＡＴＭ収容ノードに対する需要が増加しつつある。
【０００６】
そして、かかるＡＴＭ収容ノードの１つの機能として、いかに、従来の低速データ端末を電話機やＬＡＮトラヒックと共に統合的かつ効率的に収容し、それらのトラヒックを統計多重効果が最大となるようにＡＴＭ中継回線上で多重させるかということが、解決されるべき重要な課題となっている。
【０００７】
このとき、低速データ端末を単に効率的に収容させるだけではなく、ＡＴＭ中継回線で異常が発生した場合等において或る端末については通信を継続させ他の或る端末については通信をあきらめさせる等の、付加価値サービスの提供も必要不可欠になっている。
【０００８】
図１７は、低速データ端末を収容する従来のＡＴＭ伝送システムの構成図である。
従来、各端末１７０３からの低速データが端末ＩＦ（インタフェース）部１７０４で受信されると、セル変換処理部１７０５が、上記低速データをＡＴＭセルに変換する。この場合、セル変換処理部１７０５は、端末ポート←→ＶＰＩ／ＶＣＩ変換テーブル１７０７上に予め定義されている各端末ポートに対応するＶＰＩ／ＶＣＩを取得し、それを上記ＡＴＭセルのヘッダ部に格納し、上記低速データは分割して各ＡＴＭセルのペイロード部に格納する。その後、このＡＴＭセルは、ＡＴＭ網送受信部１７０６によってＡＴＭ網１７０１内のＡＴＭ中継回線に送出される。
【０００９】
【発明が解決しようとする課題】
このように、上記従来技術では、各端末１７０３の対向接続１７０８毎に、ＡＴＭ中継回線上で、Ｓｏｆｔ−ＰＶＣ（ソフトウエア制御による迂回制御等が可能なＰＶＣ）、ＰＶＰ（パーマネントバーチャルパス）、或いは特には図示しないＳＶＣ（スイチットバーチャルサーキット）等の接続パス１７０９が、１リンクずつ付与されることになる。
【００１０】
このため、低速データ端末のように個々の通信における伝送レートが小さく多くの数が収容され得る端末１７０３が収容された場合は、上記各接続パスを識別するためのＶＰＩ／ＶＣＩ（仮想パス識別子／仮想チャネル識別子）等のパス識別子（或いはセル識別子）のリソースが、不足してしまうという問題点を有している。
【００１１】
本発明の課題は、低速データ端末を効率的に収容でき、有限なリソースであるＶＰＩ／ＶＣＩ等のパス識別子を有効に使用でき、ＡＴＭ中継回線で異常が発生した場合等による通信不可状態の発生時に速やかに迂回ルート回線やバックアップ回線を使用した救済処理を実行でき、エンドユーザ間の通信断回数や通信不能時間を最小限に抑えることのできるサービスを提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、固定長セル（ＡＴＭセル）を論理多重して通信を行うセル伝送ネットワーク（ＡＴＭ網１０１）において、端末を収容して中継回線にセル多重させるセル伝送装置（ＡＴＭ収容ノード１０２）を前提とする。
【００１３】
まず、ビット収容パターンテーブル（１０９）は、複数の端末（１０３）からのデータが所定の多重化単位データにビット単位で収容される場合におけるビット収容パターンに関する情報を記憶する。
【００１４】
ビット多重／分離装置（ビット多重／分離部１０５）は、ビット収容パターンテーブルを参照することにより、各端末からのデータを所定の多重化単位データに多重化し、逆に、その所定の多重化単位データに多重されている各端末宛てのデータを分離して各端末に転送する。
【００１５】
セル変換処理装置（セル変換処理部１０７）は、ビット多重／分離装置が処理する所定の多重化単位データと所定のリンクに対応するセルとの間で相互に変換を行う。
【００１６】
上述の発明の構成において、ビット多重／分離装置は、複数の端末のグループ毎に、そのグループに属する端末に対応するデータをそのグループに対応する個別の多重化単位データ上で多重／分離し、そのグループ毎に、異なる通信制御を実行する通信制御装置（ＡＴＭ網送受信部１０８、パス識別子変換テーブル１１０、Ｓ−ＰＶＣ変換部１０６）を更に含むように構成することができる。この通信制御装置は、例えば、通信異常の発生時に、グループ毎に個別の中継回線の迂回制御を実行する。また、この通信制御装置は、例えば、通信異常の発生時に、グループ毎に個別の優先度に基づく中継回線の迂回制御を実行する。或いは、この通信制御装置は、例えば、通信異常の発生時に、グループ毎に個別のサービスカテゴリに基づく中継回線の迂回制御を実行する。
【００１７】
一方、上述の発明の構成において、セル変換処理装置は、通信異常の発生時に、所定の多重化単位データとの間で相互に変換するセルに対応するリンクを、所定のリンクから予め定義してあるセカンダリリンクに切り替えるように構成することができる。
【００１８】
また、上述の発明の構成において、所定の条件に従って、ビット収容パターンテーブルを書き換えることにより、端末の接続構成を変更するテーブル書換え制御装置（ＬＳユニット２１３）を更に含むように構成することができる。このテーブル書換え制御装置は、例えば、時間帯、曜日帯、又は日付帯に応じて、ビット収容パターンテーブルを書き換える。
【００１９】
更に、上述の発明の構成において、ビット収容パターンテーブルに中継回線側から入力されたデータをそのまま同一の又は異なる中継回線側に送出することを指定するエントリを設定することにより、ポイント対マルチポイント接続を行い、又は所定の端末又はその端末の回線で異常が発生したときにその端末に対応するデータを他の端末又は他のセル伝送装置に迂回させる制御を行うように構成することができる。
【００２０】
上述したように、本発明では、複数の端末からの低速データ等が所定の多重化単位データに多重化され、その多重化単位データに対して対向するセル伝送装置との間に１本の所定のリンクが確立されて、その所定のリンク上を上記多重化単位データが格納されたセルが伝送される。即ち、本発明では、複数の端末の各接続に対して１本のリンクを割り当てることができるため、低速データ端末を効率的に収容でき、有限なリソースであるＶＰＩ／ＶＣＩ等のパス識別子を有効に使用することができる。
【００２１】
また、本発明では、複数の端末に関する接続に対して、それよりも数の少ない１本以上の所定のリンクに振り分けることにより、端末毎に迂回制御、優先度、又は品質保証等のカスタマイズが可能となる。
【００２２】
また、本発明では、中継回線で障害が発生したときに、セカンダリリンクへの切り替えを実施するか、或いは、対向するセル伝送装置との間に凝って呼設定に基づくリンクを設定して接続することで、通信が完全に切断されてしまうという最悪の事態を回避することができる。
【００２３】
更に、本発明では、ビット収容パターンテーブル中のビット収容パターンを手動制御又は自動制御によって書き換えることにより、所定の条件、例えば昼夜や曜日毎に、端末の収容構成を変更することができる。
【００２４】
加えて、本発明では、ビット収容パターンテーブル中に、中継回線側から入力された低速データをそのまま同一の又は異なる中継回線側に送出することを指定するエントリを設定することにより、ポイント対マルチポイント接続を実現でき、又は或る端末の回線で異常が発生したときにその端末に対応するデータを他の端末又は他のセル伝送装置に迂回させることも可能となる。
【００２５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施の形態について詳細に説明する。
本発明の実施の形態の基本的な構成及び動作
図１は、低速データ端末を収容する本発明の実施の形態によるＡＴＭ伝送システムの構成図である。
【００２６】
本実施の形態では、複数の端末１０３からの低速データは、それぞれに対応する端末ＩＦ（インタフェース）部１０４で受信された後に、ビット多重／分離部１０５で、所定の多重化単位データ（例えば、６４Ｋｂｐｓ（キロビット／秒）の伝送レートを有する１個又は複数のタイムスロットデータ）に多重化され、セル変換処理部１０７へ引き渡される。
【００２７】
逆に、ビット多重／分離部１０５は、後述するセル変換処理部１０７から引き渡される多重化単位データから、各端末１０３の低速データを分離する処理も実行する。
【００２８】
この場合、ビット収容パターンテーブル１０９には、各端末１０３からの低速データが上記多重化単位データにビット単位で収容される場合におけるビット収容パターンに関する情報が登録されている。ビット多重／分離部１０５は、ビット収容パターンテーブル１０９を参照することにより、ビット多重／分離処理を制御する。
【００２９】
セル変換処理部１０７は、ビット多重／分離部１０５から引き渡された多重化単位データからＡＴＭセルを組み立てる。より具体的には、セル変換処理部１０７は、事前に設定されている内部パス用のＶＰＩ／ＶＣＩをＡＴＭセルのヘッダ部に格納し、上記多重化単位データを分割して各ＡＴＭセルのペイロード部に格納する。
【００３０】
その後、このＡＴＭセルは、ＡＴＭ網送受信部１０８によりＡＴＭ網１０１内のＡＴＭ中継回線に送出される。ここで、Ｓ−ＰＶＣ変換部１０６は、パス識別子変換テーブル１１０の登録内容を制御しながら、そのテーブルから各多重化単位データに対応する内部パス用のＶＰＩ／ＶＣＩと外部パス用のＶＰＩ／ＶＣＩとを取得し、それぞれＡＴＭ網送受信部１０８に通知する。ＡＴＭ網送受信部１０８は、各ＡＴＭセルのヘッダ部に格納されている内部パス用のＶＰＩ／ＶＣＩを、Ｓ−ＰＶＣ変換部１０６から通知されている外部パス用のＶＰＩ／ＶＣＩに書き換え、その結果得られるＡＴＭセルをＡＴＭ網１０１内のＡＴＭ中継回線に送出する。
【００３１】
逆にＡＴＭ網送受信部１０８は、ＡＴＭ網１０１内のＡＴＭ中継回線から受信されたＡＴＭセルのヘッダ部に格納されている外部パス用のＶＰＩ／ＶＣＩを、Ｓ−ＰＶＣ変換部１０６から通知されている内部パス用のＶＰＩ／ＶＣＩに書き換え、その結果得られるＡＴＭセルをセル変換処理部１０７に転送する。
【００３２】
なお、上記セル送受信処理において、ＡＴＭ網送受信部１０８は、ＡＴＭ網１０１内のプライベートＡＴＭ中継回線上のプロトコルであるＰ−ＮＮＩ（プライベートネットワーク・ネットワークインタフェース）プロトコルを終端する。
【００３３】
セル変換処理部１０７は、ＡＴＭ網送受信部１０８から受信したＡＴＭセルから多重化単位データを分離し、それをビット多重／分離部１０５に引き渡す。
上述したように、本発明の実施の形態では、図１のＡとして示されるように、複数の端末１０３からの低速データが所定の多重化単位データに多重化され、その多重化単位データに対して対向ＡＴＭ収容ノード１０２との間に１本のＳ（ｏｆｔ）−ＰＶＣ１１２が確立されて、そのＳ−ＰＶＣ１１２上を上記多重化単位データが格納されたＡＴＭセルが伝送される。即ち、本発明の実施の形態では、複数の端末１０３の各１：１対向接続１１１に対して１本のＳ−ＰＶＣ１１２を割り当てることができるため、低速データ端末を効率的に収容でき、有限なリソースであるＶＰＩ／ＶＣＩ等のパス識別子を有効に使用することができる。
【００３４】
また、本発明の実施の形態では、図１のＢとして示されるように、複数の端末１０３に関する各１：１対向接続１１１に対して、それよりも数の少ない１本以上のＳ−ＰＶＣ又はＰＶＰに振り分けることにより、ＡＴＭ通信方式において標準とされているＰ−ＮＮＩやＱｏＳ（クオリティオブサービス）を活用して、端末１０３毎に迂回制御や品質保証範囲のカスタマイズが可能となる。
【００３５】
また、本発明の実施の形態では、ＡＴＭ中継回線で障害が発生したときに、Ｐ−ＮＮＩ機能を使用するのではなく、図１のＣとして示されるように、別（セカンダリ）Ｓ−ＰＶＣ／ＰＶＰを求めて、そのリンクへの切り替えを実施するか、或いは、図１のＤとして示されるように、対向ＡＴＭ収容ノード１０２との間にＳＶＣリンクを設定して接続することで、通信が完全に切断されてしまうという最悪の事態を回避することができる。
【００３６】
更に、本発明の実施の形態では、図１のＥとして示されるように、ビット収容パターンテーブル１０９中のビット収容パターンを手動制御又は自動制御によって書き換えることにより、昼夜や曜日毎に端末１０３の収容構成を変更することができる。
【００３７】
加えて、本発明の実施の形態では、図１のＦとして示されるように、ビット収容パターンテーブル１０９中に、ＡＴＭ中継回線側から入力された低速データをそのままＡＴＭ中継回線側に折り返すことを指定するエントリを設定することにより、ポイント対マルチポイント接続を実現でき、又は或る端末１０３の回線で異常が発生したときにその端末１０３に対応するデータを他の端末１０３又は他のＡＴＭ収容ノード１０２に迂回させることも可能となる。
本発明の実施の形態の具体的な構成及び動作
図２は、図１のシステム構成におけるＡＴＭ収容ノード１０２の具体的な構成図である。図２において、図１の場合と同じ番号が付された部分は図１の場合と同じ機能を有する。
【００３８】
ＡＴＭ収容ノード１０２は大きくＣＯＭユニット２１０と１台以上のＬＳユニット２１３に分けられ、それらの間が、ＬＳユニット接続部２０９（ＣＯＭユニット２１０側）とＣＯＭユニット接続部２０８（ＬＳユニット２１３側）とからなるユニット間接続部２０７によって接続される。この部分においては、ＡＴＭセルが伝送される。
【００３９】
ＬＳユニット２１３において、端末ＩＦ部１０４は、各端末１０３を収容しシリアル電気信号の送受信を行うドライバ／レシーバ部２０１と、シリアル電気信号とオクテットデータとの間の相互変換を行うオクテットデータ変換部２０２とから構成される。
【００４０】
データＣＬＡＤ２０５は、それぞれ図１に示される、ビット多重／分離部１０５、ビット収容パターンテーブル１０９、及びセル変換処理部１０７とから構成される。
【００４１】
ＴＤＭ（時分割多重）バス２０３は、端末ＩＦ部１０４、データＣＬＡＤ２０５、及び次に説明するＴＳＷ２０４等の各パッケージ間で、ＴＤＭオクテットデータを通信するためのバスである。
【００４２】
ＴＳＷ２０４は、ＴＤＭバス２０３上のＴＤＭオクテットデータのタイムスロットの交換処理を実行する。
データＣＬＡＤ２０５内のセル変換処理部１０７には、ＡＴＭバス２０６が接続されており、セル変換処理部１０７は、このＡＴＭバス２０６とユニット間接続部２０７内のＣＯＭユニット接続部２０８を介して、ＣＯＭユニット２１０との間でＡＴＭセルを通信する。
【００４３】
一方、ＣＯＭユニット２１０において、ＡＴＭスイッチ部２１１は、ＡＴＭ網１０１とＬＳユニット接続部２０９との間を伝送されるＡＴＭセルに対して交換処理を実行する。このＡＴＭスイッチ部２１１は、ＡＴＭ網１０１上のＡＴＭ中継回線を収容する回線（ＩＦ）インタフェース部２１２と、それぞれ図１に示されるＡＴＭ網送受信部１０８、Ｓ−ＰＶＣ変換部１０６、及びパス識別子変換テーブル１１０とから構成される。
【００４４】
上述の構成を有するＡＴＭ収容ノード１０２の動作について、以下に詳細に説明する。
今、一例として、図１のシステム構成における端末１０３の配置が図３に示される如くであるとする。
【００４５】
図３において、“４．８Ｋ”、“９．６Ｋ”、及び“１９．２Ｋ”は、それぞれの端末１０３におけるデータ通信レート（キロビット／秒）を示している。
また、図３において、それぞれ端末１０３である端末Ａと端末ａ、端末Ｂと端末ｂ、端末Ｃと端末ｃ、端末Ｄと端末ｄ、端末Ｅと端末ｅ、端末Ｆと端末ｆ、端末Ｇと端末ｇ、端末Ｈと端末ｈ、端末Ｉと端末ｉ、及び端末Ｊと端末ｊが、互いに通信をするものとする。
【００４６】
ここで、端末１０３からのデータは、ＬＳユニット２１３を構成する端末ＩＦ部１０４内のドライバ／レシーバ部２０１で受信された後、オクテットデータ変換部２０２によってＴＤＭオクテットデータに変換され、ＴＤＭバス２０３に送出される。
【００４７】
ＴＤＭバス２０３上においては、ＴＤＭオクテットデータは、それぞれが例えば６４Ｋｂｐｓの伝送レートを有するタイムスロットが例えば１２８チャネル多重された構成を有している。１タイムスロットは、１ビットのフラグ同期ビットＦと７ビットの通信データとからなる８ビット構成を有する。また、１２８チャネルからなる１サイクル周期は、
１ｓｅｃ／（６４０００ビット／８）＝１２５μｓｅｃ（マイクロ秒）
となる。
【００４８】
そして、本発明の実施の形態では、上記ＴＤＭオクテットデータの２０サイクルからなるデータ、即ち、１２５μｓｅｃ×２０サイクル＝２．５ｍｓｅｃ（ミリ秒）分のデータが、１組の多重化単位となる。
【００４９】
オクテットデータ変換部２０２からＴＤＭバス２０３にＴＤＭオクテットデータが出力された時点では、そのＴＤＭオクテットデータのデータフォーマットは例えば図５(a) 又は(b) に示されるようなものになる。
【００５０】
即ち、本発明の実施の形態では、図５(a) に示されるように、２０サイクルからなる１多重化単位内において、各端末レート毎の２．５ｍｓｅｃ分の端末データが時間軸（サイクル方向）に対してできだけ均等に配置されるように、端末データが間引きされて配置される。
【００５１】
図５(b) は、伝送レートが９．６Ｋｂｐｓである端末データと、伝送レートが１９．２Ｋｂｐｓである端末データの配置の詳細を示す図である。
ここで、９．６Ｋｂｐｓの伝送レートを有するデータは、２．５ｍｓｅｃの時間内に、
９６００ビット／（１ｓｅｃ／２．５ｍｓｅｃ）＝２４ビット
が伝送される。
【００５２】
そして、この２４ビットのデータは、２０サイクルからなる１多重化単位内において、図５(b) の左図に示されるように配置される。
この場合、上記多重化単位内の第０オクテットの先頭ビット（第０ビット）にアラームビットＡが配置され、第５、第１０、及び第１５オクテットの各先頭ビットにフレーム同期ビットＦが配置され、第０、第５、第１０、及び第１５オクテットの各最終ビット（第７ビット）に信号線状態ビットＳが配置される。
【００５３】
そして、第０、第５、第１０、及び第１５オクテットの第１〜第６ビットからなる２４ビット分のビット位置に、上記２４ビットからなる端末データが配置され、上記多重化単位内の残りの空きビットは未使用ビットとなる。
【００５４】
また、１９．２Ｋｂｐｓの伝送レートを有するデータは、１多重化単位に対応する２．５ｍｓｅｃの時間内に、
１９２００ビット／（１ｓｅｃ／２．５ｍｓｅｃ）＝４８ビット
が伝送される。
【００５５】
そして、この４８ビットのデータは、２０サイクルからなる１多重化単位内において、図５(b) の右図に示されるように配置される。
この場合、上記多重化単位内の第０オクテットの先頭ビットにアラームビットＡが配置され、第２、第５、第７、第１０、第１２、第１５、及び第１７オクテットの各先頭ビットにフレーム同期ビットＦが配置され、第０、第２、第５、第７、第１０、第１２、第１５、及び第１７オクテットの各最終ビットに信号線状態ビットＳが配置される。
【００５６】
そして、第０、第２、第５、第７、第１０、第１２、第１５、及び第１７オクテットの第１〜第６ビットからなる４８ビット分のビット位置に、上記４８ビットからなる端末データが配置され、上記多重化単位内の残りの空きビットは未使用ビットとなる。
【００５７】
ここで、アラームビットは、チャネル（タイムスロット）の異常を通知するためのビットであり、そのチャネルが正常の場合に値０が設定され、異常の場合に値１が設定される。また、信号線状態ビットＳは、そのチャネルにおいて、ＣＤ（キャリアディテクト）信号がオンに設定されるときは値１が設定され、オフに設定されるときは値０が設定される。更に、フレーム同期ビットＦは、Ｘ．５０プロトコルにおけるフレーム同期を確立するために使用されるビットである。
【００５８】
図５(a) 又は(b) に示されるデータフォーマットから理解されるように、ＴＤＭバス２０３上を伝送される時点では、かなりの空きビットが生じるため、低速データの伝送効率はあまり良くはない。
【００５９】
図５(c) については、後述する。
図６は、ＴＤＭバス２０３に接続されるＴＳＷ２０４の説明図である。
この図に示されるように、ＴＳＷ２０４は、各端末ＩＦ部１０４（図２では１つのみが示されている）が接続される送信側のＴＤＭバス２０３上のＴＤＭオクテットデータと、データＣＬＡＤ２０５が接続される受信側のＴＤＭバス２０３上のＴＤＭオクテットデータとの間で、タイムスロットの交換処理を実行する。これにより、データＣＬＡＤ２０５内のビット多重／分離部１０５においてビット多重／分離されるＴＤＭオクテットデータが、選択される。
【００６０】
図７及び図８は、データＣＬＡＤ２０５内のビット多重／分離部１０５が実行するビット多重／分離処理の説明図である。
まず、図７は、１タイムスロット×２０サイクルを多重化単位とするビット収容パターンとそれに対応するビット収容パターンテーブル１０９の登録内容を示す図であり、一方、図８は、２タイムスロット×２０サイクルを多重化単位とするビット収容パターンとそれに対応するビット収容パターンテーブル１０９の登録内容を示す図である。
【００６１】
ビット多重／分離部１０５において、ビット多重／分離される端末１０３の種類と数に応じて、２０サイクル内に収容されるべきビットデータ（Ａビット、Ｆビット、Ｓビットを含む）の必要ビット数が決まる。そして、この必要ビット数が１６０ビット以内であれば、上記ビットデータは、１タイムスロット×２０サイクル（８ビット×２０サイクル＝１６０ビット）からなる多重化単位データ内に多重することができる。また、必要ビット数が３２０ビット以内であれば、２タイムスロット×２０サイクル（１６ビット×２０サイクル＝３２０ビット）からなる多重化単位データが必要となる。即ち、
Ｎ＝｛（必要ビット数／１６０ビット）を切り上げて得られる値｝
としたときに、ビット多重／分離部１０５は、Ｎタイムスロット×２０サイクルを多重化単位とするビット多重／分離処理を実行する。
【００６２】
第１の例として、１タイムスロット×２０サイクルを多重化単位とするビット多重／分離処理について、図７に基づいて説明する。
図７(a) に示されるように、時間軸方向の第１サイクルの先頭ビット（第０ビット）にはアラームビットＡが格納され、第２〜第２０サイクルの各先頭ビットにはフレーム同期ビットＦが格納される。
【００６３】
次に、１タイムスロット×２０サイクルの多重化単位内で、第１ビット上で第１サイクルから第２０サイクルまで、その右隣の第２ビット上で第１サイクルから第２０サイクルまで、更にその右隣の第３ビット上で第１サイクルから第２０サイクルまで、・・・という探索順で未収容ビットが探索される。続いて、未収容ビットが見つかったら、そこから上記探索順で端末Ｇに必要なビット数＝１２ビット＋１ビット（Ｓビット）分の未収容ビットが確保される。そして、上記未収容ビット群において、第１サイクルの未収容ビット位置から優先して、また同一サイクル内では番号が若い未収容ビット位置から優先して、最初に信号線状態ビットＳが配置され、続いて端末Ｇから入力する１２ビット分の各ビットデータが配置される。
【００６４】
ここで、Ｓビットの配置方法について、図５(c) に基づいて説明する。
ビット多重前においては、Ｓビットは、図５(b) に示されるように２０サイクルからなる１多重化単位内に複数ビットが設定されている。これに対して、ビット多重後においては、各ビット多重領域の先頭ビットに１ビットのみのＳビットが配置される。
【００６５】
ビット多重時においては、ビット多重前の各多重化単位内における最終ビットであるＳビット（例えば図５(b) の左図では第１５オクテットの第７ビット）がマッピング対象となる。但し、最終ビットのみオフ（値０）となるようなＳビットを保護するため、図５(c) の左図に示されるように、現フレームの最終ビットＳとその１フレーム前のフレーム（前フレーム）の最終ビットＳとで論理和が演算され、その結果がビット多重後のＳビットとされる。Ｓビットの位置は、ＡＣＭのＳＡＣＴビットから取得される。
【００６６】
逆に、ビット分離時には、図５(c) の右図に示されるように、ＡＴＭ中継回線上でのビットエラーによってＳビットがオフになった場合を保護するために、現フレームの先頭のＳビットと前フレームの先頭のＳビットとで論理和が演算され、その結果がビット分離後の各オクテットの最終ビットにＳビットとしてコピーされる。
【００６７】
以下、端末Ｈ、端末Ｉ、及び端末Ｊについても、それぞれのビットデータが配置されてゆく。
このようにして、各端末１０３の伝送レートに応じて複数の端末１０３のビットデータが上記多重化単位データ内になるべく均等に配置されるように、各ビットデータが収容される。
【００６８】
このようなビットデータの収容に対して、図２のデータＣＬＡＤ２０５内のビット収容パターンテーブル１０９には、図７(b) に示される内容を有するビット収容パターン情報が設定される。即ちこのテーブルには、各端末１０３に対応するエントリ毎に、その端末１０３に対応するビットデータの先頭の信号線状態ビットＳが収容されるビット位置が属するタイムスロット番号と（図７(a) の例では全てタイムスロットＴＳ１である）、その先頭ビット（信号線状態ビットＳ）が収容されるオフセット位置＝（ビット位置，サイクル位置）が登録される。
【００６９】
ビット多重／分離部１０５は、このビット収容パターンテーブル１０９の登録内容と、上述したビット収容規則に基づいて、ビット多重／分離処理を実行することができる。
【００７０】
図８は、ビット多重／分離処理の第２の例であり、２タイムスロット×２０サイクルを多重化単位とする処理である。
この場合におけるビット収容規則は、図７の場合とほとんど同じであるが、図８(a) の例では、タイムスロットＴＳ１とタイムスロットＴＳ２にまたがって各端末１０３のビットが収容され、ビット収容パターンテーブル１０９には、図８(b) に示されるように、端末１０３によって、登録されるタイムスロット番号がＴＳ１とＴＳ２に分かれる。
【００７１】
更に、Ｎタイムスロット×２０サイクルを多重化単位とするビット多重／分離処理についても、図８の場合と同様のビット収容規則によって実現することができる。
【００７２】
図９及び図１０は、データＣＬＡＤ２０５内のセル変換処理部１０７が実行するセル化の説明図である。
本発明の実施の形態では、ビット多重データは、ＡＡＬ１（ＡＴＭアダプテーションレイヤ１）のプロトコルデータユニットとしてＡＴＭセルのペイロード部に格納される。従って、４８バイトからなるＡＴＭセルのペイロード部のうち、先頭の１バイトの領域にはＡＡＬ１ヘッダ部が格納され、残りの４７バイトの領域に、ビット多重データが格納される。
【００７３】
まず、図９は、図７で説明した１タイムスロット×２０サイクルを多重単位とするビット多重データのセル化の説明図である。
上記４７バイトからなるＡＴＭセルのペイロード部に、１つのタイムスロット上のビット多重データが、オクテット単位で、第１サイクル→第２サイクル→・・・→第２０サイクル→第１サイクル→・・・という順で格納されてゆく。
【００７４】
４７バイトを超えるデータは、次に送出されるＡＴＭセルのペイロード部に格納される。
なお、１つの多重化単位データが複数のＡＴＭセルに分割されて格納される場合に、タイムスロットの境界が判別できるように、８バイト毎に１バイト長のポインタが挿入される。
【００７５】
図１０は、図８で説明した２タイムスロット×２０サイクルを多重単位とするビット多重データのセル化の説明図である。
上記４７バイトからなるＡＴＭセルのペイロード部に、２つのタイムスロット上のビット多重データが、第１サイクルのＴＳ１→第１サイクルのＴＳ２→第２サイクルのＴＳ１→第２サイクルのＴＳ２→・・・→第２０サイクルのＴＳ１→第２０サイクルのＴＳ２→第１サイクルのＴＳ１→・・・という順で格納されてゆく。
【００７６】
図９における場合と同様に、４７バイトを超えるデータは、次に送出されるＡＴＭセルのペイロード部に格納され、８バイト毎に１バイト長のポインタが挿入される。
【００７７】
なお、Ｎタイムスロット×２０サイクルを多重単位とするビット多重データのセル化についても、図１０の場合と同様のセル化規則によって実現することができる。
【００７８】
デセル化の場合は、上記と逆の規則によって、ＡＴＭセルからビット多重データへの分離が行われる。
セル変換処理部１０７は更に、ＡＴＭ網送受信部１０８を介してＳ−ＰＶＣ変換部１０６から与えられた次に説明する内部パス用のＶＰＩ／ＶＣＩを上記ＡＴＭセルのヘッダ部に格納する。
【００７９】
上述のＡＴＭセルは、ＡＴＭバス２０６、ＣＯＭユニット接続部２０８、及びＬＳユニット接続部２０９を介して、ＬＳユニット２１３内のセル変換処理部１０７とＣＯＭユニット２１０内のＡＴＭ網送受信部１０８の間を転送される。
【００８０】
ＣＯＭユニット２１０内のＡＴＭ網送受信部１０８は、ＬＳユニット２１３内のデータＣＬＡＤ２０５からＡＴＭセルを受信すると、それを回線インタフェース部２１２を介してＡＴＭ網１０１内のＡＴＭ中継回線に送出する。ここで、前述したように、Ｓ−ＰＶＣ変換部１０６は、後述する図１１に示されるデータフォーマットを有するパス識別子変換テーブル１１０の登録内容を制御しながら、そのテーブルから各多重化単位データに対応する内部パス用のＶＰＩ／ＶＣＩと外部パスであるＳ−ＰＶＣ１１２（図１参照）用のＶＰＩ／ＶＣＩとを取得し、それぞれＡＴＭ網送受信部１０８に通知する。ＡＴＭ網送受信部１０８は、各ＡＴＭセルのヘッダ部に格納されている内部パス用のＶＰＩ／ＶＣＩを、Ｓ−ＰＶＣ変換部１０６から通知されているＳ−ＰＶＣ１１２用のＶＰＩ／ＶＣＩに書き換え、その結果得られるＡＴＭセルをＡＴＭ網１０１内のＡＴＭ中継回線に送出する。
【００８１】
逆にＡＴＭ網送受信部１０８は、ＡＴＭ網１０１内のＡＴＭ中継回線から回線インタフェース部２１２を介して受信されたＡＴＭセルのヘッダ部に格納されている外部パス用のＶＰＩ／ＶＣＩを、Ｓ−ＰＶＣ変換部１０６から通知されている内部パス用のＶＰＩ／ＶＣＩに書き換え、その結果得られるＡＴＭセルを、ＬＳユニット接続部２０９、ＬＳユニット２１３内のＣＯＭユニット接続部２０８／ＡＴＭバス２０６を介して、ＬＳユニット２１３内のセル変換処理部１０７に転送する。
【００８２】
このようにして、図１のＡとして示されるように、複数の端末１０３からの低速データがＮタイムスロット×２０サイクル（Ｎ≧１）を多重化単位とする多重化単位データに多重化され、その多重化単位データに対して対向ＡＴＭ収容ノード１０２との間に１本のＳ−ＰＶＣ１１２が確立されて、そのＳ−ＰＶＣ１１２上を上記多重化単位データが格納されたＡＴＭセルが伝送される。
【００８３】
図１１は、パス識別子変換テーブル１１０のデータフォーマットを示す図である。このパス識別子変換テーブル１１０を使用することにより、以下に説明する迂回動作、優先動作、及び品質制御動作が可能となる。
【００８４】
また、以下の説明において、図１のシステム構成における端末１０３の配置が図１２に示される如くであるとする。図１２において、それぞれ端末１０３である端末Ａと端末ａ、端末Ｂと端末ｂ、端末Ｃと端末ｃ、端末Ｄと端末ｄ、及び端末Ｅと端末ｅが、互いに通信をするものとする。
【００８５】
図１１の説明に戻って、端末Ａと端末Ｂは、同じ定義であるとする。
端末Ｃの設定は、多重化単位フィールドＴＳと優先度フィールド以外は、端末Ａ，Ｂの設定と同じである。端末Ｃの多重化単位は、端末Ａ，Ｂとは別に設定される。また、端末Ｃの優先度は“中”に設定される。
【００８６】
端末Ｄの設定においては、多重化単位は、端末Ａ，Ｂ及び端末Ｃとは別に設定され、迂回動作時に迂回対象とならないようにセカンダリＶＰＩ／ＶＣＩは未使用とされ、更にサービスカテゴリであるＱｏＳ区別も、端末Ａ，Ｂ及び端末Ｃとは別に設定される。
【００８７】
端末Ｅは、図１２に示されるように、端末Ａ〜Ｄとは方路が異なるため、迂回路は“無し”と定義される。
図１１のデータフォーマットを有するパス識別子変換テーブル１１０を使用した迂回動作につき以下に説明する。図１３は、その迂回動作の説明図である。
【００８８】
図１３で、ＡＴＭ網送受信部１０８が、回線インタフェース部２１２（＃１）を介してＡＴＭ網１０１上の通常のＡＴＭ中継回線を使用してデータの通信を行っているときに、そのＡＴＭ中継回線で異常が発生すると、以下の一連の動作が実行されることにより、データ通信が再開されて端末１０３間のリンクが救済される。
ステップ１：通常のＡＴＭ中継回線での異常の発生がＳ−ＰＶＣ変換部１０６に通知される。
ステップ２：Ｓ−ＰＶＣ変換部１０６は、パス識別子変換テーブル１１０上の上記通常のＡＴＭ中継回線に対応するエントリの状態フィールドの設定を“正常”→“異常”に変更する。
ステップ３：このとき、上記エントリ上に迂回路が設定されていれば、そのエントリから、その迂回路の回線インタフェース（ＩＦ）部識別子（例えばＩＳＤＮ回線に対応する識別子）と、通常ＶＰＩ／ＶＣＩ（セカンダリＶＰＩ／ＶＣＩではない）を取り出し、それらをＡＴＭ網送受信部１０８に通知する。また、通常ＶＰＩ／ＶＣＩ自体に異常が生じている場合には、セカンダリＶＰＩ／ＶＣＩが使用される。
ステップ４：ＡＴＭ網送受信部１０８は、Ｐ−ＮＮＩプロトコルを使用して、異常が発生したＡＴＭ中継回線の代わりに通知された回線インタフェース部２１２（＃２）が収容する迂回路のＡＴＭ中継回線に対して、通常ＶＰＩ／ＶＣＩを用いてパス接続を確立する。このパスとしては、例えばセカンダリＶＰＩ／ＶＣＩが設定されている場合には、それに対応するＳ−ＰＶＣ／ＰＶＰを設定でき、セカンダリＶＰＩ／ＶＣＩが設定されていない場合には、ＳＶＣを設定できる。
ステップ５：自ＡＴＭ収容ノード１０２と対向するＡＴＭ収容ノード１０２との間のパスが確立した後、相互に通信が再開されることにより、端末１０３間のリンクが再確立される。
【００８９】
なお、図１１及び図１２の例では、通常のＡＴＭ中継回線で異常が発生した場合は、迂回路が定義されている端末Ａ、Ｂ、Ｃ、Ｄのみが救済され、端末Ｅは迂回路が定義されていないため迂回動作はあきらめられる。
【００９０】
次に、図１１のデータフォーマットを有するパス識別子変換テーブル１１０を使用した優先動作について以下に説明する。
図１３で、ＡＴＭ網送受信部１０８が、回線インタフェース部２１２（＃１）を介してＡＴＭ網１０１上の通常のＡＴＭ中継回線を使用してデータの通信を行っているときに、そのＡＴＭ中継回線で異常が発生すると、上述のステップ１〜５の動作が実行される。
【００９１】
このとき、ＡＴＭ網送受信部１０８は、パス識別子変換テーブル１１０上で優先度が高く設定されているエントリに対応する多重化単位（ＴＳフィールドで特定される）から順に、迂回路への切替え動作を実行するように制御する。
【００９２】
例えば、ＡＴＭ網送受信部１０８は、優先度が“高”である多重化単位を迂回させた後、その迂回路の帯域が空いていれば、順に優先度が低い多重化単位を迂回の対象に加えるように制御する。
【００９３】
図１１及び１３の例では、通常のＡＴＭ中継回線で異常が発生した場合に、迂回路に対して、まず端末Ａ，Ｂのデータが多重される多重化単位（ＴＳ＝０３）が迂回路に切り替えられ、更にその迂回路の帯域に余裕があれば、端末Ｃのデータが多重される多重化単位（ＴＳ＝０４）がその迂回路に切り替えられ、更には端末Ｄのデータが多重される多重化単位（ＴＳ＝０５）がその迂回路に切り替えられる。
【００９４】
続いて、図１１のデータフォーマットを有するパス識別子変換テーブル１１０を使用した品質制御動作について以下に説明する。
図１３で、ＡＴＭ網送受信部１０８が、回線インタフェース部２１２（＃１）を介してＡＴＭ網１０１上の通常のＡＴＭ中継回線を使用してデータの通信を行っているときに、そのＡＴＭ中継回線で異常が発生すると、前述のステップ１〜５の動作が実行される。
【００９５】
このとき、ＡＴＭ網送受信部１０８は、パス識別子変換テーブル１１０上の各エントリのＱｏＳ区分に従って、迂回路への切替えを制御する。
例えば、ＡＴＭ網送受信部１０８は、ＱｏＳ区分が下記のものである多重化単位を迂回対象とするように動作する。
【００９６】
＊ＣＢＲ（固定ビットレート）のみ
＊ＣＢＲとＵＢＲ（無規定ビットレート）
＊ＵＢＲを除く全部
図１１及び図１２の例では、通常のＡＴＭ中継回線で異常が発生した場合は、迂回路に対してＣＢＲサービスを利用している端末Ａ，Ｂ，Ｃに対応する多重化単位のみが迂回路に切り替えられる。
【００９７】
次に、本発明の実施の形態では、対向するＡＴＭ収容ノード１０２間で、ビット収容パターンテーブル１０９が書き換えられることにより、端末１０３の収容単位を変更することができる。
【００９８】
例えば、図１４(a) に示されるように、ＡＴＭ収容ノード１０２（Ｘ）とＡＴＭ収容ノード１０２（Ｙ）の間で、端末Ａと端末Ｄ、端末Ｂと端末Ｅ、及び端末Ｃと端末Ｆが、それぞれ通信しており、それらに対応するビット収容パターンテーブル１０９の内容のビット多重データの内容が、図１４(c) に示される如くであるとする。
【００９９】
これに対して、ビット収容パターンテーブル１０９において、図１４(d) の網かけ部分に示されるように、端末Ｄと端末Ｆに対応する各エントリの内容を入れ替えることにより、図１４(b) に示されるように、端末Ａと端末Ｆ、端末Ｃと端末Ｄがそれぞれ通信するように、瞬時に変更することが可能となる。
【０１００】
最後に、本発明の実施の形態では、ポイント対マルチポイント接続を実現することができる。
即ち、例えば図１５に示されるように、端末Ａから端末Ｂ及び端末Ｃに対する同報通信が実現される。
【０１０１】
但し、以下の端末動作を実行できる端末１０３に対してのみ、ポイント対マルチポイント接続が実現される。
＊端末Ｂと端末Ｃは、上位レイヤのプロトコルによって宛先チェックを行い、
自端末宛ての受信データのみ取り込める。
【０１０２】
＊端末Ａに対する応答データは、自端末宛てのみのデータに対し返送する。
今例えば図１６(a) に示されるように、ＡＴＭ収容ノード１０２（Ｘ）の端末ＡからＡＴＭ収容ノード１０２（Ｙ）の端末ＢとＡＴＭ収容ノード１０２（Ｚ）の端末Ｃに対して、ポイント対マルチポイント接続が行われ、一方、ＡＴＭ収容ノード１０２（Ｘ）の端末ＮとＡＴＭ収容ノード１０２（Ｚ）の端末Ｍは、通常のポイント対ポイント接続が行われるものとする。
【０１０３】
この場合、タイムスロットＴＳ２にビット多重される端末Ｎのデータは、図１６(b) 及び(c) に示されるように、ＡＴＭ収容ノード１０２（Ｘ）からＡＴＭ収容ノード１０２（Ｙ）を通過して、そのままＡＴＭ収容ノード１０２（Ｚ）まで転送され、端末Ｍに着信する。
【０１０４】
一方、ＡＴＭ収容ノード１０２（Ｙ）内のビット収容パターンテーブル１０９には、図１６(c) に示されるように、仮想端末Ｂというエントリが登録されている。そして、このエントリのＴＳフィールドとオフセットフィールドには、ＡＴＭ収容ノード１０２（Ｚ）の端末Ｃのデータのビット収容パターンに関する情報が登録される。
【０１０５】
この状態で、タイムスロットＴＳ１にビット多重される端末Ａのデータは、ＡＴＭ収容ノード１０２（Ｘ）からＡＴＭ収容ノード１０２（Ｙ）に転送されて、端末Ｂに引き渡されると共に、ＡＴＭ収容ノード１０２（Ｚ）に向かうタイムスロットＴＳ２上の端末Ｃのビット多重位置にコピーされる。
【０１０６】
この結果、端末Ａのデータは、タイムスロットＴＳ２にビット多重され直してＡＴＭ収容ノード１０２（Ｙ）から更にＡＴＭ収容ノード１０２（Ｚ）まで転送され、端末Ｃに着信することになる。
【０１０７】
このようにして、ポイント対マルチポイント接続が実現される。
またこの制御を応用することで、バックアップ端末のためのエントリをビット収容パターンテーブル１０９に仮想端末として登録しておくことにより、或る端末１０３の回線で異常が発生したときに、その端末１０３に関するデータを他の端末１０３又は他のＡＴＭ収容ノード１０２に迂回させることも可能となる。
【０１０８】
【発明の効果】
本発明によれば、複数の端末からの低速データ等が所定の多重化単位データに多重化され、その多重化単位データに対して対向するセル伝送装置との間に１本の所定のリンクが確立されて、その所定のリンク上を上記多重化単位データが格納されたセルが伝送される。即ち、本発明では、複数の端末の各接続に対して１本のリンクを割り当てることが可能となるため、低速データ端末を効率的に収容でき、有限なリソースであるＶＰＩ／ＶＣＩ等のパス識別子を有効に使用することが可能となる。
【０１０９】
また、本発明によれば、複数の端末に関する接続に対して、それよりも数の少ない１本以上の所定のリンクに振り分けることにより、端末毎に迂回制御、優先度、又は品質保証等のカスタマイズが可能となる。
【０１１０】
また、本発明によれば、中継回線で障害が発生したときに、セカンダリリンクへの切り替えを実施するか、或いは、対向するセル伝送装置との間に呼設定に基づくリンクを設定して接続することで、通信が完全に切断されてしまうという最悪の事態を回避することが可能となる。
【０１１１】
更に、本発明によれば、ビット収容パターンテーブル中のビット収容パターンを手動制御又は自動制御によって書き換えることにより、所定の条件、例えば昼夜や曜日毎に、端末の収容構成を変更することが可能となる。
【０１１２】
加えて、本発明によれば、ビット収容パターンテーブル中に、中継回線側から入力された低速データをそのまま同一の又は異なる中継回線側に送出することを指定するエントリを設定することにより、ポイント対マルチポイント接続を実現でき、又は或る端末の回線で異常が発生したときにその端末に対応するデータを他の端末又は他のセル伝送装置に迂回させることも可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態のシステム構成図である。
【図２】本発明の実施の形態におけるＡＴＭ収容ノードの具体的構成図である。
【図３】ＡＴＭ網１０１の構成例を示す図（その１）である。
【図４】ＴＤＭオクテットデータのデータフォーマットを示す図である。
【図５】各端末データのデータフォーマットを示す図である。
【図６】ＴＳＷの説明図である。
【図７】１タイムスロット×２０サイクルを多重化単位とするビット収容パターンの説明図である。
【図８】２タイムスロット×２０サイクルを多重化単位とするビット収容パターンの説明図である。
【図９】１タイムスロット×２０サイクルを多重化単位とするビット多重データのセル化の説明図である。
【図１０】２タイムスロット×２０サイクルを多重化単位とするビット多重データのセル化の説明図である。
【図１１】パス識別子変換テーブルのデータフォーマットを示す図（その２）である。
【図１２】ＡＴＭ網１０１の構成例を示す図（その２）である。
【図１３】ＡＴＭ中継回線の迂回動作の説明図である。
【図１４】ビット収容パターンテーブルの書換え処理の説明図である。
【図１５】ポイント対マルチポイント接続の説明図（その１）である。
【図１６】ポイント対マルチポイント接続の説明図（その２）である。
【図１７】従来技術のブロック図である。
【符号の説明】
１０１      ＡＴＭ網
１０２      ＡＴＭ収容ノード
１０３      端末
１０４      端末ＩＦ部
１０５      ビット多重／分離部
１０６      Ｓ−ＰＶＣ変換部
１０７      セル変換処理部
１０８      ＡＴＭ網送受信部
１０９      ビット収容パターンテーブル
１１０      パス識別子変換テーブル
１１１      １：１対向接続
１１２      Ｓ−ＰＶＣ
２０１      ドライバ／レシーバ部
２０２      オクテットデータ変換部
２０３      ＴＤＭバス
２０４      ＴＳＷ
２０５      データＣＬＡＤ
２０６      ＡＴＭバス
２０７      ユニット間接続部
２０８      ＣＯＭユニット接続部
２０９      ＬＳユニット接続部
２１０      ＣＯＭユニット
２１１      ＡＴＭスイッチ部
２１２      回線インタフェース部
２１３      ＬＳユニット
【図１】
0003816216.tif 000002
【図２】
0003816216.tif 000003
【図３】
0003816216.tif 000004
【図４】
0003816216.tif 000005
【図５】
0003816216.tif 000006
【図６】
0003816216.tif 000007
【図７】
0003816216.tif 000008
【図８】
0003816216.tif 000009
【図９】
0003816216.tif 000010
【図１０】
0003816216.tif 000011
【図１１】
0003816216.tif 000012
【図１２】
0003816216.tif 000013
【図１３】
0003816216.tif 000014
【図１４】
0003816216.tif 000015
【図１５】
0003816216.tif 000016
【図１６】
0003816216.tif 000017
【図１７】
0003816216.tif 000018