(57)【特許請求の範囲】
【請求項１】
記録時においては、複数フィールド分の実データを含む１記録ブロック分のデータがメモリに蓄積される毎に、１記録ブロックに含まれている各フィールド毎に秒単位の記録時刻情報が付加された状態で、１記録ブロック分のデータを磁気テープに記録させるとともに、磁気テープのコントロールトラックに記録ブロック単位毎に、その記録ブロックの記録開始時刻に対応する分単位の記録時刻情報を表すＶＡＳＳデータを記録させるようにしたデジタルＶＴＲにおける記録時刻指定による検索方法において、
記録時においては、磁気テープにおける１記録ブロックの実データを記録する実データ記録部分の先頭部分内に、その記録ブロックを構成するフィールド単位の複数のデータブロックのうちの最終データブロックが含まれるように、１記録ブロックの実データを記録しておき、
記録時刻指定による検索時において、ＶＡＳＳデータに基づいて、指定記録時刻に対応する記録ブロックのうち、最も記録時刻が早い記録ブロックを特定した後、記録ブロックの実データの先頭部分の実データを磁気テープから読み取って、実データの先頭部分に含まれている最終データブロックに付加されている当該記録ブロックの最終記録時刻情報を取得し、最終記録時刻が指定記録時刻を越えているいないかを判定することによって、当該記録ブロックが指定記録時刻に対応する記録ブロックであるか否かを判定し、当該記録ブロックが指定記録時刻に対応する記録ブロックでない場合には、その次の記録ブロックの実データの先頭部分の実データを磁気テープから読み取って、同様な処理を行なうことを特徴とするデジタルＶＴＲにおける記録時刻指定による検索方法。
【請求項２】
所定の記録ブロックが指定記録時刻に対応する記録ブロックであると判定された場合には、その記録ブロック内の実データを継続して磁気テープから読み取っていくとともに、磁気テープから読み取った各データブロックから記録時刻情報を取得して指定記録時刻と比較することにより、記録時刻情報が指定記録時刻と同じデータブロックを検索することを特徴とする請求項１に記載のデジタルＶＴＲにおける記録時刻指定による検索方法。
【請求項３】
記録時には、１記録ブロックに含まれている各フィールド毎に、秒単位の記録時刻情報の他、その記録ブロック内での時系列番号を付加した状態で、各記録ブロックの実データを磁気テープに記録しておき、メモリ内にはメインバンクとサブバンクとを設けておき、通常再生時には、１記録ブロック内の各データブロックを磁気テープから読み出してメインバンクに蓄積していくとともに、各データブロックのメインバンクへの格納アドレス情報を、それらのデータブロックの時系列の順番に対応したサブバンクのアドレス位置に蓄積していき、サブバンクから、サブバンクのアドレス順に、アドレス情報を読み出すことによって、メインバンクからデータブロックを時系列番号の順番で読み出して再生することを特徴とする請求項１および２のいずれかに記載のデジタルＶＴＲにおける記録時刻指定による検索方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、デジタルＶＴＲにおける記録時刻指定による検索方法に関する。
【０００２】
【従来の技術】
記録時において、実データ（入力映像・音声データまたはその圧縮データ）をメモリに蓄積し、記録ブロック単位のデータが蓄積される毎に、１記録ブロック単位のデータを磁気テープに記録し、再生時には磁気テープに記録されたデータを記録ブロック単位毎に間欠的に読み出し、磁気テープから読み出されたデータをメモリに蓄積し、メモリに蓄積されたデータを読み出して再生出力するデジタルＶＴＲが知られている。
【０００３】
このようなデジタルＶＴＲにおいて、記録時刻を指定することにより、指定した記録時刻に記録された映像を検索（Ｔ／Ｄサーチ）して再生出力する方法が開発されている。
【０００４】
つまり、コントロールトラックに記録されたＶＡＳＳデータに基づいて、指定記録時刻に対応する記録ブロックを特定してから、記録ブロック内に含まれている複数のフィールド単位のデータブロックのうちから、指定記録時刻に対応するデータブロックを検索する。
【０００５】
ＶＡＳＳデータとして記録される時刻情報が、分単位である場合には、１記録ブロック毎に時刻情報が記録されない場合がある。
【０００６】
例えば、図１４に示すように、磁気テープに記録ブロック１〜記録ブロック７が記録されているものとする。１記録ブロックは実時間において１０秒分の実データが含まれており、それらの実データは圧縮率１／２で圧縮されているものとする。
【０００７】
記録ブロック１に対して何分００秒を示す分データを表すＶＡＳＳデータが記録されたとすると、６記録ブロック分後の記録ブロック７に対して何分００秒を示す分データを表すＶＡＳＳデータが記録される。
【０００８】
このように、６記録ブロックおきに分単位のＶＡＳＳデータが記録されている場合に、指定記録時刻に対応したデータブロックを特定するためには、指定記録時刻の分単位までの情報に基づいて、６つの記録ブロックを特定した後、これらの記録ブロックを再生してデータ内に含まれている秒単位の記録時刻情報を取得していくことが必要である。このため、検索時間がかかるという問題がある。
【０００９】
このような問題を解決するためには、秒単位の時刻情報をＶＡＳＳデータとして記録すればよいが、そうするとＶＡＳＳデータ記録部分に秒単位のデータを書き込むためのエリアを確保する必要があるとともに、ＶＡＳＳデータ量が増えるという問題がある。
【００１０】
【発明が解決しようとする課題】
この発明は、ＶＡＳＳデータ量を増加させることなく、Ｔ／Ｄサーチ時の検索時間の短縮化が図れるデジタルＶＴＲにおける記録時刻指定による検索方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
この発明によるデジタルＶＴＲにおける記録時刻指定による検索方法は、記録時においては、複数フィールド分の実データを含む１記録ブロック分のデータがメモリに蓄積される毎に、１記録ブロックに含まれている各フィールド毎に秒単位の記録時刻情報が付加された状態で、１記録ブロック分のデータを磁気テープに記録させるとともに、磁気テープのコントロールトラックに記録ブロック単位毎に、その記録ブロックの記録開始時刻に対応する分単位の記録時刻情報を表すＶＡＳＳデータを記録させるようにしたデジタルＶＴＲにおける記録時刻指定による検索方法において、記録時においては、磁気テープにおける１記録ブロックの実データを記録する実データ記録部分の先頭部分内に、その記録ブロックを構成するフィールド単位の複数のデータブロックのうちの最終データブロックが含まれるように、１記録ブロックの実データを記録しておき、記録時刻指定による検索時において、ＶＡＳＳデータに基づいて、指定記録時刻に対応する記録ブロックのうち、最も記録時刻が早い記録ブロックを特定した後、記録ブロックの実データの先頭部分の実データを磁気テープから読み取って、実データの先頭部分に含まれている最終データブロックに付加されている当該記録ブロックの最終記録時刻情報を取得し、最終記録時刻が指定記録時刻を越えているいないかを判定することによって、当該記録ブロックが指定記録時刻に対応する記録ブロックであるか否かを判定し、当該記録ブロックが指定記録時刻に対応する記録ブロックでない場合には、その次の記録ブロックの実データの先頭部分の実データを磁気テープから読み取って、同様な処理を行なうことを特徴とする。
【００１２】
所定の記録ブロックが指定記録時刻に対応する記録ブロックであると判定された場合には、その記録ブロック内の実データを継続して磁気テープから読み取っていくとともに、磁気テープから読み取った各データブロックから記録時刻情報を取得して指定記録時刻と比較することにより、記録時刻情報が指定記録時刻と同じデータブロックを検索する。
【００１３】
記録時には、１記録ブロックに含まれている各フィールド毎に、秒単位の記録時刻情報の他、その記録ブロック内での時系列番号を付加した状態で、各記録ブロックのデータを磁気テープに記録しておき、メモリ内にはメインバンクとサブバンクとを設けておき、通常再生時には、１記録ブロック内の各データブロックを磁気テープから読み出してメインバンクに蓄積していくとともに、各データブロックのメインバンクへの格納アドレス情報を、それらのデータブロックの時系列の順番に対応したサブバンクのアドレス位置に蓄積していき、サブバンクから、サブバンクのアドレス順に、アドレス情報を読み出すことによって、メインバンクからデータブロックを時系列番号の順番で読み出して再生する。
【００１４】
【発明の実施の形態】
以下、図面を参照して、この発明を監視システムに用いられるデジタルＶＴＲに適用した場合の実施の形態について説明する。
【００１５】
〔１〕デシタルＶＴＲの構成の説明
図１は、デシタルＶＴＲの構成を示している。
デジタルＶＴＲは、ビデオ処理部１、オーディオ処理部２、メモリ３、フォーマッタ４、サブ制御部５、電磁変換部６、メイン制御部７、キューマーク検出回路９等を備えている。
【００１６】
メイン制御部７は、マイクロコンピュータで構成され、システムコントローラの機能とサーボブロックの機能とを備えている。メイン制御部７は、キャプスタン用周波数発生器（ＣＦＧ）１０１の出力、ＣＴＬ信号等に基づいてキャプスタンモータ１００を制御するとともに、ドラム用位相発生器（ＤＰＧ）２０１の出力、ドラム用周波数発生器（ＤＦＧ）２０２の出力等に基づいてドラムモータ２００を制御する。
【００１７】
メイン制御部７内のＣＴＬ録再回路７ａは、記録時には、ＣＴＬヘッド３０１を用いて磁気テープ３００のコントロールトラックにＣＴＬ信号を記録し、再生時には、ＣＴＬヘッド３０１を用いて磁気テープ３００のコントロールトラックからＣＴＬ信号を読み取る。キューマーク検出回路９は、早送り再生または早戻し再生時にＣＴＬ録再回路７ａによって磁気テープ３００から読み取られたＣＴＬ信号に基づいて後述するキューマークを検出するためのものである。
【００１８】
ビデオ処理部１は、デコーダ１１、エンコーダ１２、ＪＰＥＧ規格の圧縮／伸長器１３および圧縮／伸長処理用のメモリ１４から構成される。メモリ１４は、１フィールド分の容量をそれぞれ有しかつ入力データが交互に書き込まれる領域Ｉ、ＩＩおよびＪＰＥＧ圧縮後のデータを格納する領域ＩＩＩに分割されている。
【００１９】
オーディオ処理部２はフィルタ２１、Ａ／Ｄ変換器２２、Ｄ／Ａ変換器２３、ＰＣＭエンコーダ／デコーダ２４およびＦＩＦＯメモリ２５から構成される。サブ制御部５はＣＰＵ５１およびＦＰＧＡ５２から構成される。ビデオ処理部１、オーディオ処理部２、メモリ３、フォーマッタ４およびサブ制御部５は、データバスライン８を介して互いに接続されている。サブ制御部５はメイン制御部７と接続されている。
【００２０】
〔２〕磁気テープに記録される１記録ブロックの構成およびＣＴＬマーキングの構成についての説明
【００２１】
このデジタルＶＴＲでは、磁気テープに所定の記録ブロック単位ずつデータが間欠的に記録される。図２は、磁気テープに記録される１記録ブロックの構成およびＣＴＬマーキングの構成を示している。
【００２２】
この実施の形態では、磁気テープへの記録フォーマットをＤ−ＶＨＳ、１記録ブロックを３３６トラック、メモリ３の容量を６４Ｍビット（８Ｍバイト）とする。
【００２３】
１記録ブロックは、図２（ａ）に示すように、３３６トラック分（１６８ＣＴＬ分）のデータからなり、複数フィールド数分のデータを含んでいる。１記録ブロックは、３２トラック分（１６ＣＴＬ分）の前側ダミーデータ部、それに続く２８８トラック分（１４４ＣＴＬ分）の実データ部および１６トラック分（８ＣＴＬ分）の後側ダミーデータ部とからなる。
【００２４】
また、１記録ブロックに対応するＣＴＬマーキングは、図２（ｂ）に示すように、”０”を示す先頭の８ＣＴＬ、それに続くスタートマークを表す８ＣＴＬ、それに続く”０”を示す２６ＣＴＬ、それに続くＶＡＳＳデータ（記録日時データ）を示す９２ＣＴＬ、それに続くキュー（CUE)マークを表す１６ＣＴＬ、それに続く”０”を示す１０ＣＴＬ、およびそれに続くエンドマークを表す８ＣＴＬからなる。
【００２５】
スタートマークはＶＨＳ規格によるＶＩＳＳ／ＶＡＳＳ信号のショートＳの”０”、”１”を使用した”１０１０１０１０”から構成される。エンドマークはＶＨＳ規格によるＶＩＳＳ／ＶＡＳＳ信号のロングＬの”０”、”１”を使用した”１０１０１０１０”から構成される。ＶＡＳＳデータ（記録日時データ）を構成する”０”、”１”としては、ＶＨＳ規格によるＶＩＳＳ／ＶＡＳＳ信号のショートＳの”０”、”１”またはロングＬの”０”、”１”が使用される。この例では、ＶＡＳＳデータ（記録日時データ）を構成する”０”、”１”としては、ＶＨＳ規格によるＶＩＳＳ／ＶＡＳＳ信号のショートＳの”０”、”１”が使用される。
【００２６】
ＶＨＳ規格ではショートＳの”０”のＮ極書き込み時間とＳ極書き込み時間との比は５７．５：４２．５と定義され、ショートＳの”１”のＮ極書き込み時間とＳ極書き込み時間との比は２５．０：７５．０と定義されている。また、ロングＬの”０”のＮ極書き込み時間とＳ極書き込み時間との比は６２．５：３７．５と定義され、ロングＬの”１”のＮ極書き込み時間とＳ極書き込み時間との比は３０．０：７０．０と定義されている。
【００２７】
キューマークとしては、ＶＨＳ規格で定義されているショートＳおよびロングＬの”０”、”１”とは、Ｎ極書き込み時間とＳ極書き込み時間との比が異なる”０”を使用した”００００００００００００００００”が用いられる。この例では、キューマークを構成する”０”としては、Ｎ極書き込み時間とＳ極書き込み時間との比が、８０：２０の”０”が用いられている。
【００２８】
この理由は、通常のＶＩＳＳ／ＶＡＳＳを判定するための判定部が、キューマークを構成するＣＴＬを、ＶＩＳＳ／ＶＡＳＳ信号を構成する”０”または”１”と誤認識するのを防止するためである。このため、通常のＶＩＳＳ／ＶＡＳＳ判定部とは別に、キューマーク検出回路９が設けられているのである。
【００２９】
スタートマーク、エンドマーク、キューマーク以外の”０”としては、ＶＨＳ規格で定義されているショートＳまたはロングＬの”０”が用いられている。
【００３０】
なお、ＣＴＬ信号のスタートマークを、１記録ブロックの先頭に相当する位置に記録せずに、”０”のＣＴＬが８つ出力された後に記録させるようにしているのは、次のような理由による。つまり、このＶＴＲでは、再生時において、磁気テープは１記録ブロック分の再生が行なわれる毎に磁気テープ３００の走行が停止せしめられる。このため、再生時において１記録ブロックの最初の部分はエンベロープが安定しないので、その不安定な位置にスタートマークを記録すると、スタートマークの検出ミスが発生するおそれがある。そこで、１記録ブロックの先頭に相当する位置よりも後位置にスタートマークを記録しているのである。
【００３１】
図３は、ＶＡＳＳデータ（記録日時データ）の一例を示している。
【００３２】
ＶＡＳＳデータは、ヘッダ部、記録日を表す日データ、記録時刻の時を表す時データ、ヘッダ部、記録時刻の分を表す分データ、記録日を表す日データ、ヘッダ部、記録時刻の時を表す時データ、記録時刻の分を表す分データおよびヘッダ部から構成されている。つまり、ＶＡＳＳデータには、記録日と分単位の記録時刻が記録される。
【００３３】
〔３〕ＶＴＲの記録動作についての説明
【００３４】
記録時にはメイン制御部７は、キャプスタンモータ１００及びドラムモータ２００を一定速度で回転させるように制御する。また、ＣＴＬ録再回路７ａによって磁気テープ３００のコントロールトラックにＣＴＬ信号を記録する。
【００３５】
図示しない監視カメラ（ビデオカメラ）からのＮＴＳＣ方式のコンポジットビデオ信号、または輝度／色信号に分離されたＹ／Ｃコンポーネント信号は、デコーダ１１に入力される。デコーダ１１は、入力されたビデオ信号をＹＵＶ変換し、得られたＹＵＶ信号をＡ／Ｄ変換する。
【００３６】
デコーダ１１によって得られたＹＵＶデジタルデータは、ＪＰＥＧ規格で入出力データを圧縮伸長する圧縮／伸長器１３に送られる。圧縮／伸長器１３はＣＰＵ５１からデータバスライン８を経由して送られてくる録画間隔情報により、指示されたフィールド毎のＹＵＶデジタルデータをメモリ１４の領域Ｉ、ＩＩに交互に取り込む。メモリ１４に取り込まれたＹＵＶデジタルデータは、圧縮／伸長器１３によって圧縮される。圧縮後の圧縮ビデオデータはメモリ１４の領域ＩＩＩに書き込まれる。
【００３７】
メモリ１４の領域ＩＩＩに書き込まれた１フィールド分の圧縮ビデオデータは、ＣＰＵ５１からデータバスライン８を経由して送られてくる制御命令に基づき、圧縮／伸長器１３によってメモリ１４の領域ＩＩＩから読み出され、データバスライン８を経由して、メモリ３に書き込まれる。この際、ＦＰＧＡ５２によってＱテーブルデータ、映像データ領域を識別するための領域識別コードが圧縮ビデオデータに付加されてメモリ３に書き込まれる。
【００３８】
一方、ビデオカメラ（図示略）からのオーディオ信号はオーディオ処理部２内のフィルタ２１に連続して入力される。フィルタ２１は、オーディオ信号の高域ノイズ成分を除去し、帯域制限されたオーディオ信号をＡ／Ｄ変換器２２に出力する。Ａ／Ｄ変換器２２は、帯域制限されたオーディオ信号をＡ／Ｄ変換する。Ａ／Ｄ変換器２２によって得られたデジタルオーディオ信号は、ＰＣＭエンコーダ／デコーダ２４に連続して送られる。
【００３９】
ＰＣＭエンコーダ／デコーダ２４は、送られてきたデジタルオーディオ信号を、ＰＣＭ方式により圧縮する。圧縮後の圧縮オーディオデータは、ＦＩＦＯメモリ２５に書き込まれる。ＦＩＦＯメモリ２５は、上記録画間隔毎に書き込まれた圧縮オーディオデータを読み出し、データバスライン８を経由してメモリ３に書き込む。この際、ＦＰＧＡ５２によってオーディオデータ領域を識別するための領域識別コードが圧縮オーディオデータに付加されてメモリ３に書き込まれる。また、ＣＰＵ５１から秒単位の記録日時、録画間隔等の付加情報もメモリ３へ蓄えられる。
【００４０】
圧縮ビデオデータ、圧縮オーディオデータおよび付加情報は、１フィールド単位で図４に示すようにフォーマット化され、１つのデータブロックとしてメモリ３に蓄積される。
【００４１】
つまり、１フィールド分のデータブロックは、ヘッダ部８１、オーディオデータ部８２および映像データ部８３からなる。
【００４２】
ヘッダ部８１には、付加情報、Ｑテーブルデータ等が含まれている。ヘッダ部８１の先頭には、ヘッダ部８１の先頭であることを示すフレームヘッダＡが挿入されている。オーディオデータ部８２の先頭にはオーディオデータ領域であることを識別するための領域識別コードＢが挿入されている。映像データ部８３の先頭には映像データ領域であることを識別するための領域識別コードＣが挿入されている。映像データ部８３の最後には、映像データ部の最後であることを示すエンドコードＤが挿入されている。
【００４３】
メモリ３は、図５に示すように、メインバンク(MAIN BANK) とサブバンク(SUB BANK)とを備えている。サブ制御部５のＦＰＧＡ５２は、実データを１フィールド単位のデータブロック毎に、メインバンクに、時系列の順番で蓄積していく。図５において、データブロックの後の数字は、１記録ブロック内のデータブロックの時系列の順番を示している。
【００４４】
また、ＦＰＧＡ５２は、各データブロックのメインバンクへの格納アドレス情報を、それらのデータブロックの時系列の順番に対応したサブバンクのアドレス位置に蓄積していく。格納アドレス情報には、先頭格納アドレス（スタートアドレス）および最終格納アドレス（エンドアドレス）がある。図５において、サブバンクの下側に記された１〜１４４の数字は、サブバンクのアドレスを表しているものとする。
【００４５】
メモリ３のメインバンクに所定の記録ブロック単位に応じた量のデータ（実データ）が蓄積される毎に、それらの実データ（圧縮ビデオデータ、圧縮オーディオデータ、付加情報）が読み出され、データバスライン８を経由して、フォーマッタ４に送られる。この例では、上述したように、１記録ブロックは３３６トラック分のデータからなり、そのうち２８８トラック分のデータが実データであるので、２８８トラック分のデータ（データブロック）がメモリ３のメインバンクに蓄積される毎に、そのデータが読み出されてフォーマッタ４に送られる。
【００４６】
データブロックの読み出しは、次のようにして行なわれる。つまり、まず、ＣＰＵ５１が、ＦＰＧＡ５２に対して、サブバンクのアドレスを指定する。ＦＰＧＡ５２は、ＣＰＵ５１によって指定されたサブバンクのアドレスに格納されているスタートアドレスおよびエンドアドレスを取得し、取得したスタートアドレスおよびエンドアドレスに基づいて、メインバンクからデータブロックを読み出す。
【００４７】
ＦＰＧＡ５２は、メインバンクから読み出した各データブロックの付加情報部分にシーケンシャル番号を付加して、フォーマッタ４に送る。シーケンシャル番号は、１記録ブロック内に含まれるデータブロックの時系列の順番を表す番号である。
【００４８】
フォーマッタ４によりフォーマット変換されたデータは電磁変換部６に送られ、電磁変換部６内の記録アンプおよびビデオヘッドを介して磁気テープ３００に記録される。１記録ブロック単位のデータの記録が終了する毎に、磁気テープは停止せしめられる。
【００４９】
この実施の形態では、上述したように、コントロールトラックに記録されるＶＡＳＳデータ（記録時刻データ）は分単位であり、１フィールド単位のデータブロックの付加情報に記録される記録時刻データは秒単位である。また、この実施の形態では、指定記録時刻の分単位までの時刻に、記録時刻が対応する記録ブロックが複数存在する。記録時刻指定による検索（Ｔ／Ｄサーチ）時には、秒単位の記録時刻が指定される。
【００５０】
後述するように、Ｔ／Ｄサーチ時においては、まず、ＶＡＳＳデータに基づいて、秒単位の指定記録時刻に対応する記録ブロックが検索される。しかしながら、ＶＡＳＳデータは分単位の記録時刻データであり、指定記録時刻の分単位までの時刻と記録時刻が一致する記録ブロックが複数存在するため、ＶＡＳＳデータに基づく検索のみでは、指定記録時刻に対応する記録ブロックを１つに絞り込むことはできない。
【００５１】
このため、ＶＡＳＳデータに基づいて分単位の検索を行なって該当する記録ブロックが見つかった後、１記録ブロック毎に、１フィールド単位のデータブロックの付加情報に含まれている秒単位の記録時刻情報を再生して、指定記録時刻に対応する記録ブロックを検索していく必要がある。しかしながら、１記録ブロック内の全てのデータブロックの付加情報を再生していくと、時間がかかる。そこで、この実施の形態では、次のようにして、Ｔ／Ｄサーチ時の検索時間の短縮化を図っている。
【００５２】
つまり、記録時において、１記録ブロックの実データの先頭部分（例えば、０．５秒分（１５ＣＴＬ＝３０トラック＝１５個のデータブロック）の中に、その記録ブロック内において最も記録時刻が遅いデータブロックを記録しておく。そして、Ｔ／Ｄサーチ時において、ＶＡＳＳデータに基づいて分単位の検索を行なって該当する記録ブロックが見つかった後、指定記録時刻に対応する記録ブロックを検索する際には、各記録ブロックに対して、たとえば、実データ部分（２８８トラック）の先頭の０．５秒分を再生した時点で、最も記録時刻が遅いデータブロックの付加情報中の記録時刻を調べる。これにより、短時間に、その記録ブロックの最終記録時刻を知ることが可能となり、指定記録時刻に対応する記録ブロックの検索時間の短縮化が図れる。
【００５３】
なお、ＤＶＨＳのフォーマットでは、１トラックに２８KBYTE のデータを記録することができるため、1 フィールド当たり５６KBYTE の画質モードで記録を行なった場合、実データ部分に約１４４のデータブロックが記録されることになる。
【００５４】
この実施の形態では、磁気テープにデータを記録する際に、図６に示すように、磁気テープにおける実データ部の先頭部分（約３０トラック分）内の先頭に、記録時刻が最も遅い最終データブロック（データブロック１４４）を記録するようにした。そして、１記録ブロック内のデータブロックのうち、その残りのデータブロックを、それ以降に時系列の順番で記録するようにした。なお、磁気テープにおける実データ部の所定範囲の先頭部分内であれば、最終データブロック（データブロック１４４）を、その先頭位置以外の位置（たとえば８番目のデータブロック記録位置）に記録してもよい。
【００５５】
つまり、メモリ３から実データをフォーマッタ４に送る際には、まず、ＣＰＵ５１は、アドレス情報が格納されているサブバンクのアドレスのうちの最大値（この例では１４４）をまず指定し、この後、サブバンクのアドレスの最小値から順番にサブバンクのアドレスを指定していく。つまり、アドレス情報が格納されているサブバンクのアドレスのうちの最大値が１４４である場合には、ＣＰＵ５２は、１４４、１、２、３…というように、アドレスを順次指定していく。
【００５６】
ＦＰＧＡ５２は、ＣＰＵ５２によって指定されたサブバンクのアドレスに格納されているアドレス情報（スタートアドレスおよびエンドアドレス）を取得し、取得したアドレス情報に基づいてメインバンクからデータブロックを読み出す。そして、読み出したデータブロックの付加情報部分にそのデータブロックに対応するシーケンシャル番号（時系列番号）を付加した後、そのデータブロックをフォーマッタ４に送る。
【００５７】
したがって、記録時には、図６に示すように、まず、メインバンクから最終のデータブロックが読み出され、読み出された各データブロックにシーケンシャル番号が付加されたものが、磁気テープに記録される。この後、メインバンクから残りのデータブロックが時系列の順番で順次読み出され、読み出されデータブロックにシーケンシャル番号が付加されたものが、磁気テープに順次記録される。
【００５８】
図７は、記録動作開始後に、メモリ３内に１記録ブロック内の実データ総量に相当するデータが書き込まれたときの各部の信号を示している。
【００５９】
図７において信号MEMORY FULL は、メモリ３に１記録ブロック内の実データ総量に相当するデータが書き込まれたときにＨレベルとされ、その所定容量分のデータが読み出されたときにＬレベルにされる信号を示している。この信号MEMORY FULL は、サブ制御部５によって生成されて、メイン制御部７に送られる。この信号MEMORY FULL は、記録時には１記録ブロックの記録開始トリガ信号となり、再生時には１記録ブロックの再生開始トリガ信号となる。
【００６０】
信号SW TR は、フォーマッタ４より作成される位相サーボ用基準信号を示している。この信号SW TR は、フォーマッタ４からメイン制御部７に送られる。
【００６１】
信号MC ON は、キャプスタンモータ１００の駆動指令信号を示しており、メイン制御部７によって生成される。
【００６２】
信号CTL は、記録時には磁気テープ３００に記録されるＣＴＬ信号を示し、再生時には磁気テープ３００から読み出されるＣＴＬ信号を示している。
【００６３】
信号FORMATTER は、メイン制御部７からフォーマッタ４に送られるコントロール信号およびフォーマッタ４の状態を示す信号を示している。
【００６４】
信号VD RECは、フォーマッタ４から電磁変換部６内のビデオヘッドに送られる記録指示信号を示している。
【００６５】
信号FORMATTER USE は、記録時にはメモリ３内の実データをフォーマッタ４に送るための送信指令信号を示し、再生時にはフォーマッタ４からメモリ３に実データを送るための送信指令信号を示している。この信号FORMATTER USE は、メイン制御部７によって生成され、サブ制御部５に送られる。
【００６６】
信号RD DATA は、フォーマッタ４から電磁変換部６に送られる記録データを示している。
【００６７】
記録動作開始後に、メモリ３内に１記録ブロック内の実データ総量に相当するデータが書き込まれると、サブ制御部５からメイン制御部７に送られるMEMORY FULL がＨレベルとなる。
【００６８】
MEMORY FULL がＨレベルとなると（時点ｔ１）、この後のSW TR の立ち下がりタイミングで（時点ｔ２）、メイン制御部７は、信号MC ON をＨレベルにさせて、キャプスタンモータ１００を駆動させる。また、メイン制御部７は、サブ制御部５を介してフォーマッタ４に記録開始指令(REC指令) を送信する。
【００６９】
フォーマッタ４は、記録開始指令を受信すると、記録動作モードとなり、RD DATA で示すようにダミーデータを出力するとともに、VD RECをＨレベルにさせるので、電磁変換部６内のビデオヘッドによってダミーデータの磁気テープ３００への記録が開始せしめられる。また、ＣＴＬ録再回路７ａによるＣＴＬ信号の磁気テープ３００への記録が開始する。
【００７０】
この後、メイン制御部７は、所定のタイミング（ｔ３）で、サブ制御部５に送られているFORMATTER USE をＨレベルにさせる。FORMATTER USE がＨレベルとなると、メモリ３からフォーマッタ４への実データの送信が開始される。Ｄ−ＶＨＳ規格のフォーマッタ４ではＤ−ＶＨＳのフォーマットにおいて６トラックシーケンスを守る必要があるためフォーマッタ４の内部にメモリを持っており、フォーマッタ４に送られたデータは一旦メモリに格納された後、RD DATA で示すように遅延されて出力される。したがって、実データは、時点ｔ３より所定時間遅れた時点ｔ４から、磁気テープ３００に記録され始める。
【００７１】
ＣＴＬ信号のスタートマークは、上述したように、再生時にエンベロープが安定する位置、すなわち、”０”のＣＴＬが８つ出力された後に出力されて、磁気テープ３００に記録される。
【００７２】
図８は、メモリ３から１記録ブロック内の実データ総量に相当するデータが全て読み出されたときの各部の信号を示している。
【００７３】
メモリ３から１記録ブロック内の実データ総量に相当するデータが全て読み出されると、サブ制御部５からメイン制御部７に送られるMEMORY FULL がＬレベルとなる。
【００７４】
MEMORY FULL がＬレベルとなると（時点ｔ５）、メイン制御部７は、サブ制御部５に送られているFORMATTER USE をＬレベルにする。FORMATTER USE がＬレベルとなると、メモリ３からフォーマッタ４への実データの送信が停止せしめられる。ただし、上述したように、フォーマッタ４に送られたデータは遅延されて出力されるため、RD DATA に示すように、MEMORY FULL がＬレベルとなった時点ｔ５の後においてもフォーマッタ４から電磁変換部６に実データが送られる。
【００７５】
実データの磁気テープ３００への記録が終了すると（時点ｔ６）、フォーマッタ４は所定量のダミーデータを電磁変換部６に送る。実データの磁気テープ３００への記録が終了し（時点ｔ６）、ダミーデータの記録が開始される時点から、ＣＴＬ信号のエンドマークの記録が開始される。
【００７６】
メイン制御部７は、MEMORY FULL がＬレベルとなった時点ｔ５の後、所定のタイミングで（時点ｔ７）、サブ制御部５を介して、フォーマッタ４に記録停止指令(STOP 指令) を送る。フォーマッタ４は、記録停止指令を受信すると、停止状態となるとともに、VD RECをＬレベルにさせるので、電磁変換部６内のビデオヘッドによる磁気テープ３００への記録が停止せしめられる。
【００７７】
また、メイン制御部７は、フォーマッタ４が記録動作を停止するタイミング（時点ｔ８）で、MC ON をＬレベルにさせ、キャプスタンモータ１００を停止させる。また、メイン制御部７は、ＣＴＬ録再回路７ａによるＣＴＬ信号の磁気テープ３００への記録を停止させる。
【００７８】
〔４〕再生動作についての説明
【００７９】
再生時には、電磁変換部６内のビデオヘッドによって磁気テープから１記録ブロック単位毎にデータが読み出される。読み取られたデータは、電磁変換部６内の再生アンプを介してフォーマッタ４に送られる。フォーマッタ４は、送られてきたデータに対して記録時とは逆の変換を行う。フォーマッタ４によって得られた実データ（付加情報、圧縮ビデオデータおよび圧縮オーディオデータ）は、バスライン８を通じて、メモリ３に書き込まれる。
【００８０】
この際、サブ制御部５のＦＰＧＡ５２は、次のような制御を行なう。ＣＰＵ５１からの再生データ書き込み命令により、メモリ３のサブバンクにデータ”０”を書き込み、サブバンクのデータをクリアする。これは、磁気テープの傷等によるドロップアウトで、データブロックが欠落し、メモリ３に書き込めなかったデータブロック及びＴ／Ｄサーチ時にメモリ３に書き込まれないデータブロックを検出するために行なわれる。
【００８１】
ＦＰＧＡ５２は、フォーマッタ４により、データブロックが送られてくると、図９に示すように、メモリ３のメインバンクに、送られてきたデータブロックを順次書き込む。また、ＦＰＧＡ５２は、そのデータブロックの付加情報部分のシーケンシャル番号を検出し、そのシーケンシャル番号に対応したサブバンクのアドレスに、当該データブロックのメインバンクへの格納アドレス情報（スタートアドレスおよびエンドアドレス）を書き込む。
【００８２】
１記録ブロックの再生が終了した時点（ＣＰＵ５１からの再生データ書き込み命令が解除された時）で、サブ制御部５のＦＰＧＡ５２は、ＣＰＵ５１に、アドレス情報を書き込んだサブバンクのアドレスのうちの最大値（以下、書き込みアドレス最大値という）を通知する。
【００８３】
このようにして、メモリ３のメインバンクに１記録ブロック内の実データの全てが書き込まれると、ＣＰＵ５１からの読み出し命令により、ＦＰＧＡ５２によってメモリ３からデータが読み出される。
【００８４】
ＣＰＵ５１がサブバンクのアドレスをＦＰＧＡ５２に指示すると、ＦＰＧＡ５２は指示されたアドレスに格納されているスタートアドレスおよびエンドアドレスを取得し、取得アドレスに基づいてメインバンクからデータブロックを読み出す。
【００８５】
通常再生時には、ＣＰＵ５１は、サブバンクのアドレスとして、最小値”１”から書き込みアドレス最大値まで、順番に指定していく。したがって、メインバンクから、記録ブロック内のデータブロックが、シーケンシャル番号（時系列番号）の順番で順次読み出される。
【００８６】
なお、磁気テープの傷などによるドロップアウト等でデータブロックが欠落した場合には、そのデータブロックに対応するサブバンク内のデータが”０”となっているため、ＦＰＧＡ５２は、読み出すべきデータブロックがメインバンクに存在しないことをＣＰＵ５１に通知する。ＣＰＵ５１は、その通知を受けると、指定アドレスを次のアドレスに更新する。
【００８７】
メモリ３から読み出されたＱテーブルデータは圧縮／伸長器１３に、圧縮ビデオデータは圧縮／伸長器１３経由でメモリ１４の領域ＩＩＩに送られる。また、メモリ３から読み出された圧縮オーディオデータはＦＩＦＯメモリ２５に送られる。
【００８８】
メモリ１４の領域ＩＩＩに送られた圧縮ビデオデータはＱテーブルデータに基づいて、圧縮／伸長器１３で伸長される。圧縮／伸長器１３による伸長処理後に得られた１フィールド単位のＹＵＶデジタルデータは、メモリ１４の領域Ｉ、ＩＩに交互に書き込まれる。
【００８９】
メモリ１４の領域Ｉ、ＩＩに書き込まれたＹＵＶデジタルデータは、圧縮／伸長器１３によって読み出されて、エンコーダ１２に送られる。エンコーダ１２は、ＹＵＶデジタルデータをＤ／Ａ変換した後、エンコードし、これによって得られたコンポジットビデオ信号およびＹ／Ｃコンポーネント信号を出力する。
【００９０】
一方、ＦＩＦＯメモリ２５に書き込まれた圧縮オーディオデータは、ＰＣＭエンコーダ／デコーダ２４によってデコードされ、Ｄ／Ａ変換器２３に送られる。Ｄ／Ａ変換器２３は、デジタルオーディオデータをＤ／Ａ変換し、得られたアナログオーディオ信号をフィルタ２１に出力する。フィルタ２１は、送られてきたアナログオーディオ信号から、Ｄ／Ａ変換器２３によるＤ／Ａ変換時に発生した高域のノイズ成分を除去して、得られたアナログオーディオ信号を出力する。
【００９１】
再生開始直後においては、メイン制御部７は、信号MC ON をＨレベルとして、キャプスタンモータ１００を駆動させる。これにより、磁気テープ３００から読み出されたデータがメモリ３に書き込まれていく。そして、磁気テープ３００からエンドマークが検出されるとメイン制御部７は、信号MC ON をＬレベルとして、キャプスタンモータ１００を停止させる。
【００９２】
キャプスタンモータ１００が駆動せしめられた後において、メモリ３にある程度のデータが蓄積されると、メモリ３からデータが順次読み出される。メモリ３から読み出されたＱテーブルデータおよび圧縮ビデオデータは、ビデオ処理部１に送られ、上述したような処理が行なわれて出力される。また、メモリ３から読み出された圧縮オーディオデータは、オーディオ処理部２に送られ、上述したような処理が行なわれて出力される。
【００９３】
図１０は、再生時において、メモリ３に書き込まれた１記録ブロック内の実データ総量に相当するデータの全てが、メモリ３から読み出されたときの各部の信号を示している。
【００９４】
図１０において、信号ENV は、再生時に磁気テープ３００から読み出されたデータを示している。また、信号PB Hは、内部のビデオ回路が再生画をメモリ３に取り込める状態となっていることを示す信号である。
【００９５】
メモリ３に書き込まれた１記録ブロック内の実データ総量に相当するデータの全てが、メモリ３から読み出されると、信号MEMORY FULL がＬレベルとなる。信号MEMORY FULL がＬレベルとなると（時点ｔ１１）、この後のSW TR の立ち下がりタイミングで（時点ｔ１２）、メイン制御部７は、信号MC ON をＨレベルにして、キャプスタンモータ１００を駆動させる。この後、ＣＴＬ録再回路７ａによるＣＴＬ信号の再生が開始される。
【００９６】
この後に、メイン制御部７は、ＣＴＬ信号からなるスタートマーク”１０１０１０１０”の”１０”を２度検出すると（時点１３）、サブ制御部５を介してフォーマッタ４に再生開始指令( PB指令) を送るとともに、信号PB HをＨレベルにする。また、メイン制御部７は、サブ制御部５に送られているFORMATTER USE をＨレベルにさせる。
【００９７】
フォーマッタ４は、再生開始指令を受信すると、再生動作モードとなる。FORMATTER USE がＨレベルとなると、フォーマッタ４からメモリ３への実データの送信が開始される。メモリ３にある程度のデータが書き込まれると、メモリ３からデータが順次読み出される。
【００９８】
図１１は、再生時において、メモリ３に１記録ブロック内の実データが書き込まれている途中において、ＣＴＬ信号からなるエンドマークが検出されたときの各部の信号を示している。
【００９９】
メモリ３に１記録ブロック内の実データが書き込まれている途中において、メイン制御部７がＣＴＬ信号からなるエンドマーク”１０１０１０１０”における”１０”を２度検出すると（時点ｔ１４）、メイン制御部７は、信号MC ON をＬレベルにして、キャプスタンモータ１００を停止させる。このため、記録ブロックの後側ダミーデータ部の途中で磁気テープ３００が停止せしめられる。
【０１００】
また、メイン制御部７は、エンドマーク”１０１０１０１０”における”１０”を２度検出した時点ｔ１４から後の所定のタイミングで（時点ｔ１５）、サブ制御部５を介してフォーマッタ４に再生停止指令(STOP 指令) を送るとともに、信号PB HをＬレベルにする。また、メイン制御部７は、サブ制御部５に送られているFORMATTER USE をＬレベルにさせる。
【０１０１】
フォーマッタ４は、再生停止指令を受信すると、停止モードとなる。FORMATTER USE がＬレベルとなると、フォーマッタ４からメモリ３への実データの送信が停止せしめられる。
【０１０２】
上記実施の形態によれば、記録ブロック単位毎にデータを記録するデジタルＶＴＲにおいて、記録時に、サーボ及びメカ系の安定する記録ブロックの開始点および記録ブロックの終了点とを、コントロールトラックにスタートマークおよびエンドマークとして記録しているため、記録ブロックの安定した記録再生が可能となる。またエンベロープが安定してからフォーマッタを動作させているので、フォーマッタの誤動作も防ぐことが可能となる。
【０１０３】
〔５〕Ｔ／Ｄサーチ動作についての説明
【０１０４】
図１２は、Ｔ／Ｄサーチ時の時間経過とテープ位置との関係を示している。図１２における折れ線は、縦軸に経過時間Ｔをとり、横軸にテープ位置をとった場合の、時間経過とテープ位置との関係を示している。
【０１０５】
まず、Ｔ／Ｄサーチの指示に基づいて、早送りして、指定記録時刻に対応するＶＡＳＳデータを検索する。この例では、記録ブロック１に対応するＶＡＳＳデータが、指定記録時刻に対応しているものとする。つまり、記録ブロック１に対応するＶＡＳＳデータ（分単位の記録時刻データ）が、指定記録時刻の分単位までの時刻に一致しているものとする。
【０１０６】
早送りによって、記録ブロック１に対応するＶＡＳＳデータが読み取られて、そのＶＡＳＳデータによって表される記録時刻が、指定記録時刻の分単位までの時刻に一致していると判定されると（時点ｔ１）、その記録ブロック１の前の記録ブロック０のキューマークが検出されるまで、テープを早戻しした後（時点ｔ２）、通常再生速度（再生モード）でテープを送る。
【０１０７】
そして、スタートマーク（記録ブロック１に対するスタートマーク）が検出されると、実データの取込みを開始する。この場合には、実データがメモリ３に取り込まれていくが、実データの先頭部分（１５ＣＴＬ＝３０トラック分）がメモリ３に取り込まれると、最初に取り込まれたデータブロック（その記録ブロック内で記録時刻が最も遅い最終データブロック）の付加情報から記録時刻情報を取得し、つまり、その記録ブロック１の最終記録時刻を取得し、最終記録時刻が指定記録時刻を越えているか否かの判定（Ｔ／Ｄデータ判定）を行う。
【０１０８】
そして、最終記録時刻が指定記録時刻を越えていれば、指定記録時刻に対応するデータブロックは当該記録ブロック１内にあるので、Ｔ／Ｄデータ判定後も、実データのメモリ３への取込みを継続して行なうとともに、各データブロックの付加情報に含まれている記録時刻情報を順次取得して指定記録時刻と比較することにより、指定記録時刻に対応するデータブロックを検索する。指定記録時刻に対応するデータブロックが見つかると、そのデータブロックの映像および音声を再生出力する。
【０１０９】
Ｔ／Ｄデータ判定において、記録ブロック１の最終記録時刻が指定記録時刻より小さいと判定した場合には、メモリ３へのデータの取込みを停止させるとともにキャプスタンモータ１００を加速させ、キューマークが検出された時に（時点ｔ４）キャプスタンモータ１００を減速させる。
【０１１０】
そして、スタートマーク（記録ブロック２のスタートマーク）が検出されると、上記と同様な動作を行なう。
【０１１１】
図１２において、ｔ３、ｔ５はキャプスタンモータ１００の加速時点を示し、ｔ４、ｔ６はキャプスタンモータ１００の減速位置（キューマーク検出時点）を示している。
【０１１２】
図１２の例では、記録ブロック３から取り込んだ実データに基づいて、Ｔ／Ｄデータ判定を行なった場合に、最終記録時刻が指定記録時刻を越えていると判定されている。したがって、Ｔ／Ｄデータ判定後も、実データのメモリ３への取込みを継続して行なうとともに、各データブロックの付加情報に含まれている記録時刻情報を順次取得して、指定記録時刻と比較することにより、指定記録時刻に対応するデータブロックを検索する。そして、指定記録時刻に対応するデータブロックが見つかると、そのデータブロックの映像および音声を再生出力する。
【０１１３】
Ｔ／Ｄサーチ時の、メモリ３へのデータの書き込み動作およびメモリ３からのデータの読み出し動作について、説明する。
【０１１４】
実データの先頭部分のメモリ３への書き込み動作は、通常再生時と同じであり、メモリ３内の内部には、図１３に示すようなデータが格納される。
【０１１５】
つまり、ＣＰＵ５１からの再生データ書き込み命令により、メモリ３のサブバンクにデータ”０”を書き込み、サブバンクのデータをクリアする。
【０１１６】
ＦＰＧＡ５２は、フォーマッタ４により、データブロックが送られてくると、メモリ３のメインバンクに、送られてきたデータブロックを順次書き込む。また、ＦＰＧＡ５２は、そのデータブロックの付加情報部分のシーケンシャル番号を検出し、そのシーケンシャル番号に対応したサブバンクのアドレスに、当該データブロックのメインブロックへの格納アドレス情報（スタートアドレスおよびエンドアドレス）を書き込む。図１３は、メインバンクに実データの先頭部分（３０トラック分）が書き込まれた場合の、メインバンクとサブバンクの内容を示している。
【０１１７】
このようにして、メモリ３に１記録ブロック内の実データの先頭部分が書き込まれると、サブ制御部５のＦＰＧＡ５２は、ＣＰＵ５１に、アドレス情報を書き込んだサブバンクのアドレスのうちの最大値（以下、書き込みアドレス最大値という）を通知する。
【０１１８】
ＣＰＵ５１は、ＦＰＧＡ５２から通知された書き込みアドレス最大値を、読み出し指令とともに、ＦＰＧＡ５２に与える。ＦＰＧＡ５２は、ＣＰＵ５１から与えられた書き込みアドレス最大値からアドレス情報を取得し、メインバンクから対応する最終データブロックの付加情報内の記録時刻情報を読み出してＣＰＵ５１に渡す。ＣＰＵ５１は、最終データブロックの付加情報内の記録時刻情報（最終記録時刻）が指定記録時刻を越えているか否かのＴ／Ｄデータ判定を行なう。
【０１１９】
Ｔ／Ｄデータ判定において、最終記録時刻が指定記録時刻より小さいと判定した場合には、メモリ３へのデータの取込みを停止させるとともにキャプスタンモータ１００を加速させ、キューマークが検出された時にキャプスタンモータ１００を減速させる。
【０１２０】
Ｔ／Ｄデータ判定において、最終記録時刻が指定記録時刻を越えていると判定した場合には、Ｔ／Ｄデータ判定後も、実データのメモリ３への取込みを継続して行なうとともに、各データブロックの付加情報に含まれている記録時刻情報を順次取得して指定記録時刻と比較することにより、指定記録時刻に対応するデータブロックの検索を行なう。
【０１２１】
【発明の効果】
この発明によれば、ＶＡＳＳデータ量を増加させることなく、Ｔ／Ｄサーチ時の検索時間の短縮化が図れるデジタルＶＴＲを提供することを目的とする。
【図面の簡単な説明】
【図１】デシタルＶＴＲの構成を示すブロック図である。
【図２】磁気テープに記録される１記録ブロックの構成および磁気テープのコントロールトラックに記録されるＣＴＬマーキングの構成を示す模式図である。
【図３】ＶＡＳＳデータの一例を示す模式図である。
【図４】１フィールド分のデータブロックの構成を示す模式図である。
【図５】記録時に、メモリ３のメインバンク(MAIN BANK) とサブバンク(SUB BANK)に蓄積される情報を示す模式図である。
【図６】記録時に、磁気テープに記録される実データの内容（データブロック）を示す模式図である。
【図７】記録動作開始後に、メモリ３内に１記録ブロック内の実データ総量に相当するデータが書き込まれたときの各部の信号を示すタイミングチャートである。
【図８】記録時おいて、メモリ３から１記録ブロック内の実データ総量に相当するデータが全て読み出されたときの各部の信号を示すタイミングチャートである。
【図９】再生時に、メモリ３のメインバンク(MAIN BANK) とサブバンク(SUB BANK)に蓄積される情報を示す模式図である。
【図１０】再生時において、メモリ３に書き込まれた１記録ブロック内の実データ総量に相当するデータの全てが、メモリ３から読み出されたときの各部の信号を示すタイミングチャートである。
【図１１】再生時において、メモリ３に１記録ブロック内の実データが書き込まれている途中において、ＣＴＬ信号からなるエンドマークが検出されたときの各部の信号を示すタイミングチャートである。
【図１２】Ｔ／Ｄサーチ時の時間経過とテープ位置との関係を示すタイミングチャートである。
【図１３】Ｔ／Ｄサーチ時に、メモリ３のメインバンク(MAIN BANK) とサブバンク(SUB BANK)に蓄積される情報を示す模式図である。
【図１４】従来手法の問題点を説明するための模式図である。
【符号の説明】
１  ビデオ処理部
２  オーディオ処理部
３  メモリ
４  フォーマッタ
５  サブ制御部
６  電磁変換部
７  メイン制御部
９  キューマーク検出回路
【図１】
0003733039.tif 000002
【図２】
0003733039.tif 000003
【図３】
0003733039.tif 000004
【図４】
0003733039.tif 000005
【図５】
0003733039.tif 000006
【図６】
0003733039.tif 000007
【図７】
0003733039.tif 000008
【図８】
0003733039.tif 000009
【図９】
0003733039.tif 000010
【図１０】
0003733039.tif 000011
【図１１】
0003733039.tif 000012
【図１２】
0003733039.tif 000013
【図１３】
0003733039.tif 000014
【図１４】
0003733039.tif 000015