(57)【特許請求の範囲】
【請求項１】
誘電体基板表面に上部導体層と下部導体層とを有し、上部導体層と下部導体層とを接続するビアホールを用い、前記ビアホール間隔を共振周波数の管内波長の1/2以下とし、共振器と誘導性窓とを形成した誘電体導波管型フィルタにおいて、フィルタの段数nが3以上であり、1からn番目の共振器が順次電磁界結合されており、i番目の共振器がj番目の共振器と隣接することにより電磁界結合され、且つ、j≠i±1となっていることを特徴とするフィルタ。
【請求項２】
誘電体基板表面に上部導体層と下部導体層とを有し、上部導体層と下部導体層とを接続するビアホールを用い、前記ビアホール間隔を共振周波数の管内波長の1/2以下とし、共振器と誘導性窓とを形成した誘電体導波管型フィルタにおいて、フィルタの段数nが3以上であり、1からn番目の共振器が順次電磁界結合されており、i番目の共振器がj番目の共振器とビアホールを共有することにより電磁界結合され、且つ、j≠i±1となっていることを特徴とするフィルタ。
【請求項３】
誘電体基板表面に上部導体層と下部導体層とを有し、上部導体層と下部導体層とを接続するビアホール列を用いて、共振器と誘導性窓とを形成した誘電体導管型フィルタにおいて、ビアホール列を成すビアホール間隔が共振周波数の管内波長の1/2以下であり、ビアホール列の少なくとも1つのビアホールに関して、少なくとも上部、又は、下部導体層にビアホールの周囲を囲むようにスロットが形成されており、導体片を用いて、スロットを跨いで両側の導体層を接続することを特徴とするフィルタ。
【請求項４】
フィルタがフリップチップ実装されており、フリップチップ実装用の基板上に形成された導体片とバンプとを用いて、ビアホールの周囲を囲むように形成されたスロットを跨いで両側の導体層を接続することを特徴とする請求項３に記載のフィルタ。
【請求項５】
フィルタの段数nが3以上であり、1からn番目の共振器が順次電磁界結合されており、i番目の共振器がj番目の共振器と電磁界結合され、且つ、j≠i±1であることを特徴とする請求項３又は４に記載のフィルタ。
【請求項６】
誘電体基板表面の少なくとも上部、又は、下部導体層に形成されたスロットから成るプレーナ線路を形成したことを特徴とする請求項１乃至５のいずれかに記載のフィルタ。
【請求項７】
プレーナ線路が２つの結合スロットからなるコプレーナ線路であることを特徴とする請求項６に記載のフィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
誘電体基板に形成した導波管型フィルタに関する。
【０００２】
【従来の技術】
低損失で急峻な帯域外抑圧特性を持ち、且つ、小型で平面回路との接続が可能なフィルタが必要とされている。更に、高周波においては、接続の再現性の点、寄生インダクタンスが小さいといった点から、フリップチップ実装が可能であることが強く望まれる。このような特徴を有するフィルタには、例えば、図5に示す公知文献（M. Ito et al., IEEE International Microwave Symposium Digest, pp.1597-1600, May 2001）に記載のフィルタがある。図5(a)は公知例のフィルタの平面図であり、図5(b)は図5(a)中の一点鎖線E-E’における断面図である。誘電体基板1の上下表面に、導体層2a、2bを形成し、その上下導体層2a、2bを、信号の伝搬方向の間隔lpが管内波長の1/2以下で形成したビアホール列3aで接続することで、導波管を構成している。構成された導波管内に誘導性窓を構成するビアホール3bを、管内波長の1/2以下の間隔l1、l2、l3、l4で形成することでフィルタを実現している。また、初段と終段の共振器上には、グランド導体層2aと信号導体層2cとからなる入出力用コプレーナ線路に接続される導波管−コプレーナ変換10が形成されている。更に、帯域外抑圧特性を改善するために、導波管−コプレーナ変換10には、帯域除去特性を付加するコプレーナ共振器15が接続されている。
【０００３】
【発明が解決しようとする課題】
上記公知例のフィルタを、誘電体基板としてセラミックを使用して作製した場合、ビアホールはグリーンシートの焼成前にパンチングによって形成され、焼成後に導体パターンが形成される。従って、焼成時の収縮率の制御性によりビアホールと導体パターンとが位置ずれを起こしやすい。公知例のフィルタでは、コプレーナ共振器15とフィルタを構成する誘電体共振器との間に電磁界結合があるため、図8に示すように、フィルタ特性は、ビアホール3a、3bと上部導体層2aとの位置ずれに敏感である。このため製造時には、性能のばらつきが大きくなり、歩留まりが低くなるという課題があった。
【０００４】
【課題を解決するための手段】
本発明のフィルタは、誘電体基板表面に上部導体層と下部導体層とを有し、上部導体層と下部導体層とを接続するビアホールを用い、前記ビアホール間隔を共振周波数の管内波長の1/2以下とし、共振器と誘導性窓とを形成した誘電体導波管型フィルタにおいて、フィルタの段数nが3以上であり、1からn番目の共振器が順次電磁界結合されており、i番目の共振器がj番目の共振器と隣接することにより電磁界結合され、且つ、j≠i±1となっていることを特徴とする。あるいは、誘電体基板表面に上部導体層と下部導体層とを有し、上部導体層と下部導体層とを接続するビアホールを用い、前記ビアホール間隔を共振周波数の管内波長の1/2以下とし、共振器と誘導性窓とを形成した誘電体導波管型フィルタにおいて、フィルタの段数nが3以上であり、1からn番目の共振器が順次電磁界結合されており、i番目の共振器がj番目の共振器とビアホールを共有することにより電磁界結合され、且つ、j≠i±1となっていることを特徴とする。
【０００６】
本発明のフィルタは、誘電体基板表面に上部導体層と下部導体層とを有し、上部導体層と下部導体層とを接続するビアホール列を用いて、共振器と誘導性窓とを形成した誘電体導管型フィルタにおいて、ビアホール列を成すビアホール間隔が共振周波数の管内波長の1/2以下であり、ビアホール列の少なくとも1つのビアホールに関して、少なくとも上部、又は、下部導体層に前記ビアホールの周囲を囲むようにスロットが形成されており、導体片を用いて、スロットを跨いで両側の導体層を接続することを特徴とする。
【０００７】
本発明のフィルタは、フィルタがフリップチップ実装されており、フリップチップ実装用の基板上に形成された導体片とバンプとを用いて、ビアホールの周囲を囲むように形成されたスロットを跨いで両側の導体層を接続することを特徴とする。
【０００８】
本発明のフィルタは、誘電体基板表面の少なくとも上部、又は、下部導体層に形成されたスロットから成るプレーナ線路を形成したことを特徴とする。
【０００９】
本発明のフィルタは、プレーナ線路が2つの結合スロットからなるコプレーナ線路であることを特徴とする。
【００１０】
【発明の実施の形態】
本発明の実施の形態1について、図1を使用して詳細に説明する。図1(a)はフィルタ基板の平面図であり、図1(b)は図1(a)中の一点鎖線A-A’における断面図である。誘電体基板1の上下表面に、導体層2a、2bを形成し、その上下導体層2a、2bを、共振周波数における誘電体基板内の波長の1/2以下の間隔で形成したビアホール列3a、3bで接続することで、1段目、2段目、3段目の誘電体共振器5a、5b、5c、及び、入出力導波管構造4a、4bが形成される。1段目の共振器5aと2段目の共振器5bとは、ビアホール3bから成る間隔がd12である誘導性窓によって電磁界結合し、2段目の共振器5bと3段目の共振器5cとは、ビアホール3bから成る間隔がd23である誘導性窓によって電磁界結合することで、フィルタを構成している。入出力導波管構造4a、4bとフィルタとは、ビアホール3bから成る間隔がdI/Oである誘導性窓によって電磁界結合している。共振器5a、5b、5cは2次元的に配置されているため、1段目の共振器5aと3段目の共振器5cとの間には、ビアホール3bから成る間隔がd13である誘導性窓による飛び越し電磁界結合を容易に設けることができる。これによって、図6に示すフィルタの通過特性のように、通過帯の高周波側に減衰極を設けることができ、帯域外抑圧特性を改善することができる。図5に示した公知文献に記載のフィルタでは、フィルタを構成する共振器上には減衰極を導入するためにコプレーナ共振器15となる開口部があるが、本発明のフィルタでは、この開口部が無い。そのため、図7に示すように、導体層2aに対するビアホール3a、3bの位置合わせずれによる特性変化を十分小さく抑制できる。また、本発明のフィルタでは、飛び越し電磁界結合をビアホールの配置のみで形成することが可能で、付加的な製造工程を要しない。
【００１１】
図2を使用して、実施の形態2として、フィルタ特性を調整可能な構成について説明する。図2(a)はフィルタ基板の平面図であり、図2(b)は図2(a)中の波線部6の詳細図であり、図2(c)は図2(b)中の一点鎖線B-B’における断面図である。共振器を形成するビアホール3aの周囲にスロット7を形成することで、導体層2aと電気的に分離したパッド8が形成される。このパッド8と導体層2aとを、ボンディングワイヤ9などで接続し、その本数、或いは、その長さを調整する。これにより、誘電体共振器の側壁を構成するビアホール3aのインダクタンスを調整するインダクタンス調整部6が形成される。インダクタンスの変化によって、誘電体共振器の共振周波数は変化する。従って、インダクタンス調整部6を各段の共振器に形成することによって、フィルタの中心周波数を調整することが可能となる。また、誘導性窓を構成するビアホール3bに、インダクタンス調整部6を形成した場合には、誘電体共振器間の電磁界結合度を調整できる。この場合には、フィルタの帯域幅を調整することが可能となる。
【００１２】
本発明の実施の形態3について、図3を使用して詳細に説明する。図3(a)はフィルタ基板の平面図であり、図3(b)は図3(a)中の一点鎖線C-C’における断面図である。誘電体基板1の上下表面に、導体層2a、2bを形成し、その上下導体層2a、2bを、共振周波数における誘電体基板内の波長の1/2以下の間隔で形成したビアホール列3a、3bで接続することで、1段目、2段目、3段目の誘電体共振器5a、5b、5cがそれぞれ形成される。1段目の共振器5aと3段目の共振器5c上には、グランド導体層2aと信号導体層2cとから成る入出力用コプレーナ線路に接続される導波管−コプレーナ変換10が形成される。入出力段の共振器5a、5cと導波管−コプレーナ変換10との電磁界結合度は、導波管−コプレーナ変換10の長さltによって調整される。1段目の共振器5aと2段目の共振器5bとは、ビアホール3bから成る間隔がd12である誘導性窓によって電磁界結合し、2段目の共振器5bと3段目の共振器5cとは、ビアホール3bから成る間隔がd23である誘導性窓によって電磁界結合することで、フィルタを構成している。共振器5a、5b、5cは2次元的に配置されているため、1段目の共振器5aと3段目の共振器5cとの間には、ビアホール3bから成る間隔がd13である誘導性窓による飛び越し電磁界結合を設けることができる。入出力部分の導体層2aに切り欠き11を設けることで、基板端での放射を低減することができる。入出力をコプレーナ線路とすることにより、MMIC等の平面回路との集積化が可能となり、フリップチップ実装も可能となる。
【００１３】
この場合においても、実施の形態2と同様な構成で、フィルタ特性を調整できるが、入出力をコプレーナ線路としているため、フリップチップ実装が容易に可能である。図4を使用して、実施の形態4として、フリップチップ実装を用いてフィルタ特性を調整する構成を説明する。図4(a)はフィルタ基板の平面図であり、図4(b)は波線部6の詳細図であり、図4(c)は図4(b)中の一点鎖線D-D’における断面図である。但し、図4(a)、図4(b)では、説明のためフリップチップ実装用基板12は記載していない。共振器を形成するビアホール3aの周囲にスロット7を形成することで、導体層2aと電気的に分離したパッド8が形成される。このパッド8と導体層2aとを、バンプ14とフリップチップ実装用基板12上に形成された導体層13とを介して接続することで、実施の形態2と同様の効果が得られる。また、この形態では、フィルタ基板をフリップチップ実装する際に、併せてフィルタ特性を調整することができ、付加的な周波数調整工程が不要になるという利点がある。
【００１４】
ここでは、フィルタの段数が、3の例を示したが、段数を所望の特性が得られるように増加させても良い。また、ビアホールのインダクタンスを調整する構成は、誘電体共振器発振器に使用される単一の共振器の周波数調整にも適用できる。
【００１５】
【発明の効果】
本発明によれば、誘電体導波管型帯域通過フィルタにおいて、ビアホールで囲まれた共振器を2次元的に配置することにより、付加的に飛び越し電磁界結合のための開口部を形成することなく、帯域外に減衰極が形成できる。このため、帯域外抑圧特性が改善され、フィルタの段数が削減され、小型化が可能となる。フィルタの入出力段の誘電体共振器上に導波管−コプレーナ変換を形成することで、フリップチップ実装が可能となる。また、入出力段以外の共振器上には、開口部を設ける必要が無く、製造時における導体層とビアホールとの位置ずれに対して、強い耐性を持つ。
【図面の簡単な説明】
【図１】  本発明による第1の実施の形態を示す構造図であり、(a)はフィルタ基板の平面図、(b)は一点鎖線A-A’における断面図である。
【図２】  本発明による第2の実施の形態を示す構造図であり、(a)はフィルタ基板の平面図、(b)はインダクタンス調整部の詳細図、(c)は一点鎖線B-B’における断面図である。
【図３】  本発明による第3の実施の形態を示す構造図であり、(a)はフィルタ基板の平面図、(b)は一点鎖線C-C’における断面図である。
【図４】  本発明による第4の実施の形態を示す構造図であり、(a)はフィルタ基板の平面図、(b)はインダクタンス調整部の詳細図、(c)は一点鎖線D-D’における断面図である。
【図５】  従来例による構造図であり、(a)はフィルタ基板の平面図、(b)は一点鎖線E-E’における断面図である。
【図６】  本発明による帯域外抑圧特性の改善効果を示す図である。
【図７】  本発明のフィルタにおいて、ビアホールと導体パターンとの位置あわせずれに対する特性変化を示す図である。
【図８】  従来例のフィルタにおいて、ビアホールと導体パターンとの位置あわせずれに対する特性変化を示す図である。
【符号の説明】
１・・・ 誘電体基板
２a・・・表面導体層
２ｂ・・・ 裏面導体層
２ｃ・・・信号導体層
３ａ・・・側壁を構成するビアホール
３ｂ・・・誘導性窓を構成するビアホール
４ａ、４ｂ・・・入出力導波管構造
５ａ、５ｂ、５ｃ・・・誘電体導波管共振器
６・・・インダクタンス調整部
７・・・スロット
８・・・ビアホール受けパッド
９・・・ボンディングワイヤ
１０・・・導波管−コプレーナ変換
１１・・・切り欠き
１２・・・フリップチップ実装用誘電体基板
１３・・・導体片
１４・・・バンプ
１５・・・コプレーナ共振器
【図１】
0003733913.tif 000002
【図２】
0003733913.tif 000003
【図３】
0003733913.tif 000004
【図４】
0003733913.tif 000005
【図５】
0003733913.tif 000006
【図６】
0003733913.tif 000007
【図７】
0003733913.tif 000008
【図８】
0003733913.tif 000009