(57)【特許請求の範囲】
【請求項１】
制御回路が出力するディジタルデータをアナログ電圧に変換するディジタル／アナログ変換部より出力される参照電圧をオン／オフする第１のスイッチをオフにした後、ディジタルデータに変換すべき入力電圧をキャパシタに与える第２のスイッチと第３のスイッチをオンさせることによって、前記キャパシタを前記入力電圧にて充電し、前記キャパシタの充電完了後に前記第２のスイッチと第３のスイッチをオフさせた後、前記第１のスイッチをオンさせて前記参照電圧を前記キャパシタに印加することにより、前記キャパシタの充電電圧に基づいて前記制御回路の出力するディジタルデータを決定して、前記ディジタル／アナログ変換部の出力する前記参照電圧を順次変化させ、前記入力電圧をディジタルデータに変換するアナログ／ディジタル変換器制御方法において、
前記キャパシタの充電完了後に前記第２のスイッチと第３のスイッチをオフさせた後は、前記第２および第３のスイッチをオフに維持するとともに、前記キャパシタの充電完了後は、前記第１のスイッチを、前記ディジタル／アナログ変換部の出力する参照電圧が安定するまでの期間はオフとして、その後にオンさせる制御を実行するようにしたことを特徴とするアナログ／ディジタル変換器制御方法。
【請求項２】
ディジタル／アナログ変換部の出力する参照電圧が変化する都度、前ｖ記参照電圧が安定するまでの期間は、第１のスイッチをオフとしてその後オンにする制御を実行することを特徴とする請求項１記載のアナログ／ディジタル変換器制御方法。
【請求項３】
ディジタル／アナログ変換部の出力する参照電圧が安定するまでの期間、第１のスイッチをオフとしてその後オンにする制御を、前記参照電圧の指定された変化部分についてのみ実行することを特徴とする請求項１記載のアナログ／ディジタル変換器制御方法。
【請求項４】
ディジタル／アナログ変換部の出力する参照電圧の変化が所定値よりも大きい場合にのみ、第１のスイッチを、前記参照電圧が安定するまでの期間はオフとしてその後オンにする制御を実行し、参照電圧の変化が所定値よりも小さい場合は参照電圧が安定するまでの期間、第１のスイッチをオンに維持することを特徴とする請求項３記載のアナログ／ディジタル変換器制御方法。
【請求項５】
あらかじめ、第１のスイッチをオフさせる回数を設定しておき、ディジタル／アナログ変換部の出力する参照電圧の変化が前記回数に達するまで、前記第１のスイッチを、前記参照電圧が安定するまでの期間はオフとしてその後オンにする制御を実行することを特徴とする請求項３記載のアナログ／ディジタル変換器制御方法。
【請求項６】
あらかじめ、第１のスイッチの動作モードを設定しておき、前記第１のスイッチを、参照電圧が安定するまでの期間はオフとしてその後オンにする制御を実行するか否かを、前記動作モードに応じて決定することを特徴とする請求項３記載のアナログ／ディジタル変換器制御方法。
【請求項７】
第１のスイッチの動作モードとして、ディジタル／アナログ変換部の出力する参照電圧が変化する都度、前記参照電圧が安定するまでの期間はオフとしてその後オンにするモードと、第２のスイッチおよび第３のスイッチがオフした後にオンさせたままその状態を保つモードを用意したことを特徴とする請求項６記載のアナログ／ディジタル変換器制御方法。
【請求項８】
第１のスイッチの動作モードとして、ディジタル／アナログ変換部の出力する参照電圧の変化が所定値よりも大きい場合にのみ、前記参照電圧が安定するまでの期間はオフとしてその後オンにし、参照電圧の変化が所定値よりも小さい場合は参照電圧が安定するまでの期間、第１のスイッチをオンに維持するモードと、第２のスイッチおよび第３のスイッチがオフした後にオンさせたままその状態を保つモードを用意したことを特徴とする請求項６記載のアナログ／ディジタル変換器制御方法。
【請求項９】
第１のスイッチの動作モードとして、ディジタル／アナログ変換部の出力する参照電圧の変化があらかじめ設定された回数に達するまで、前記参照電圧が安定するまでの期間はオフとしてその後オンにするモードと、第２のスイッチおよび第３のスイッチがオフした後にオンさせたままその状態を保つモードを用意したことを特徴とする請求項６記載のアナログ／ディジタル変換器制御方法。
【請求項１０】
第１のスイッチの動作モードとして、ディジタル／アナログ変換部の出力する参照電圧が変化する都度、前記参照電圧が安定するまでの期間はオフとしてその後オンにするモードと、前記参照電圧の変化が所定値よりも大きい場合にのみ、前記参照電圧が安定するまでの期間はオフとしてその後オンにし、参照電圧の変化が所定値よりも小さい場合は参照電圧が安定するまでの期間、第１のスイッチをオンに維持するモードと、第２のスイッチおよび第３のスイッチがオフした後にオンさせたままその状態を保つモードを用意したことを特徴とする請求項６記載のアナログ／ディジタル変換器制御方法。
【請求項１１】
第１のスイッチの動作モードとして、ディジタル／アナログ変換部の出力する参照電圧が変化する都度、前記参照電圧が安定するまでの期間はオフとしてその後オンにするモードと、前記参照電圧の変化が所定値よりも大きい場合にのみ、前記参照電圧が安定するまでの期間はオフとしてその後オンにし、参照電圧の変化が所定値よりも小さい場合は参照電圧が安定するまでの期間、第１のスイッチをオンに維持するモードと、あらかじめ設定された回数だけ、前記参照電圧が安定するまでの期間はオフとしてその後オンにするモードと、第２のスイッチおよび第３のスイッチがオフした後にオンさせたままその状態を保つモードを用意したことを特徴とする請求項６記載のアナログ／ディジタル変換器制御方法。
【請求項１２】
ディジタル／アナログ変換部が順次変化させながら出力する参照電圧の各変化部分ごとに、第１のスイッチをオフさせるか否かをあらかじめ設定しておき、オフさせると設定されていた前記参照電圧の変化部分においてのみ、前記第１のスイッチを、前記参照電圧が安定するまでの期間はオフとしてその後オンにする制御を実行することを特徴とする請求項３記載のアナログ／ディジタル変換器制御方法。
【請求項１３】
第１のスイッチをオフさせ、第２のスイッチと第３のスイッチをオンさせることによって、第１のキャパシタをディジタルデータに変換すべき入力電圧で充電するとともに、第４のスイッチをオフさせ、第５のスイッチと前記第３のスイッチをオンさせることによって、第２のキャパシタを基準となる電位で充電し、その後、前記第２のスイッチ、第３のスイッチ、および第５のスイッチをオフさせ、前記第１のスイッチと第４のスイッチをオンさせて、所定のビットよりも上位ビットのアナログ／ディジタル変換に際しては、制御回路が出力するディジタルデータをアナログ電圧に変換するディジタル／アナログ変換部より出力される参照電圧を、前記第１のスイッチを介して第１のキャパシタに印加するとともに、前記第４のスイッチを介して前記ディジタル／アナログ変換部より出力される一定電圧を前記第２のキャパシタに印加することにより、前記第１のキャパシタと第２のキャパシタの充電電圧に基づいて前記制御回路の出力するディジタルデータを決定し、前記上位ビットを除く下位ビットのアナログ／ディジタル変換に際しては、前記ディジタル／アナログ変換部の出力する、決定された前記上位ビットに対応する電圧値を前記第１のスイッチを介して第１のキャパシタに固定的に印加するとともに、前記ディジタル／アナログ変換部より出力される下位ビット変換用の参照電圧を前記第４のスイッチを介して前記第２のキャパシタに印加することにより、前記第１のキャパシタと第２のキャパシタの充電電圧に基づいて前記制御回路の出力するディジタルデータを決定して、前記ディジタル／アナログ変換部の出力する前記参照電圧を順次変化させ、前記入力電圧をディジタルデータに変換するアナログ／ディジタル変換器制御方法において、
前記第２のスイッチ、第３のスイッチ、および第５のスイッチをオフさせた後は、第２のスイッチ、第３のスイッチ、および第５のスイッチをオフに維持するとともに、前記第１のキャパシタと第２のキャパシタの充電完了後は、前記第１のスイッチおよび第４のスイッチを、前記ディジタル／アナログ変換部の出力する参照電圧が安定するまでの期間はオフとして、その後にオンさせる制御を実行するようにしたことを特徴とするアナログ／ディジタル変換器制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、アナログ／ディジタル変換器（以下、Ａ／Ｄ変換器という）を制御するＡ／Ｄ変換器制御方法に関し、特に半導体基板上に構成され、半導体集積回路に構成されるＡ／Ｄ変換器の制御に関するものである。
【０００２】
【従来の技術】
図１８は、たとえば特開平１−３２１７２８号公報に示された従来のＡ／Ｄ変換器制御方法、およびこの発明によるＡ／Ｄ変換器制御方法が適用される、サンプルホールド機能（以下、Ｓ＆Ｈ機能という）を有する逐次変換方式のＡ／Ｄ変換器の構成を示すブロック図であり、ここでは変換ビット数が４ビットのものについて示している。図において、１は制御回路、２は制御回路１の出力するディジタルデータを保持する逐次近似レジスタであり、３はラダー抵抗、４，５はこのラダー抵抗３に当該Ａ／Ｄ変換器で変換可能な最大電圧に等しい基準電圧Ｖを印加するための電源端子、６は逐次近似レジスタ２の出力データに応じた参照電圧ＶREF をラダー抵抗３より選択するスイッチ群である。なお、このラダー抵抗３とスイッチ群６とは、制御回路１の出力するディジタルデータをディジタル／アナログ変換（以下、Ｄ／Ａ変換という）するＤ／Ａ変換部として機能している。また、７は入力電圧ＶINが入力される入力端子である。
【０００３】
８はキャパシタ、９はインバータであり、このキャパシタ８とインバータ９とは入力電圧ＶINと参照電圧ＶREF との比較を行なうチョッパ形コンパレータを形成している。１０は第１のスイッチ、１１は第２のスイッチ、１２は第３のスイッチであり、１３はこれら各スイッチ１０から１２のオン／オフのタイミング信号、および逐次近似レジスタ２からスイッチ群６へのデータ送出のタイミング信号を発生させるタイミングジェネレータである。
【０００４】
次に動作について説明する。
図２０は上記図１８に示されたＡ／Ｄ変換器の、従来のＡ／Ｄ変換器制御方法による動作を説明するためのタイミングチャートである。ここで、この図２０は入力電圧ＶINとして、基準電圧Ｖの０．６３倍の電圧０．６３Ｖが入力端子７より印加されている場合について例示したものである。タイミングジェネレータ１３の発生するタイミング信号により、まず第１のスイッチ１０をオフにし、その後、逐次近似レジスタ２の保持している値をスイッチ群６に送出させる。逐次近似レジスタ２からは最初にたとえば１６進の「８h 」が出力されるようになっており、その値によって制御されたスイッチ群６からは、ラダー抵抗３が基準電圧Ｖを分圧した電圧値（１／２）Ｖが参照電圧ＶREF として出力される。
【０００５】
タイミングジェネレータ１３は次に、第３のスイッチ１２をオンにしてキャパシタ８の充電を可能とし、さらに第２のスイッチ１１をオンにして、入力端子７に入力された入力電圧ＶINにてキャパシタ８を充電する。キャパシタ８が充電されると第２のスイッチ１１と第３のスイッチ１２を順次オフさせ、さらに第１のスイッチ１０をオンにする。第１のスイッチ１０のオンによりスイッチ群６の出力する参照電圧ＶREF がキャパシタ８に与えられ、入力電圧ＶINと比較される。この場合、入力電圧ＶINが０．６３Ｖで参照電圧ＶREF が（１／２）Ｖであるためインバータ９の出力値は「０」となる。
【０００６】
制御回路１はこのインバータ９の出力値「０」を受けると、出力しているディジタルデータを１６進の「Ｃh 」に変化させる。このディジタルデータは逐次近似レジスタ２を介してスイッチ群６に送られ、それに対応した電圧値（３／４）Ｖが参照電圧ＶREF としてスイッチ群６より出力される。なお、第１のスイッチ１０、第２のスイッチ１１および第３のスイッチ１２はともに、キャパシタ８の充電時に上記タイミングで一斉にオン／オフ動作をしており、図２０に示すように、その後はオン／オフ動作を繰り返さない。したがって、第１のスイッチ１０はオン、第２のスイッチ１１および第３のスイッチ１２はオフの状態に保持されているため、この（３／４）Ｖの参照電圧ＶREF が第１のスイッチ１０を介してキャパシタ８に与えられ、０．６３Ｖの入力電圧ＶINと比較される。その結果、インバータ９の出力値は「１」となり、以下、同様の制御動作が繰り返され、１６進の「Ａh 」が変換結果として出力される。
【０００７】
ここで、制御回路１より逐次変換レジスタ２を介してスイッチ群６に送られるディジタルデータが変化すると、スイッチ群６によるラダー抵抗３の各抵抗の切り替え時には、参照電圧ＶREF が図２０に示すように、制御途中の過渡状態にあって不安定な状態にある。２ビット目以降では、第１のスイッチ１０がオン、第２のスイッチ１１および第３のスイッチ１２がオフに保持されている間に、逐次近似レジスタ２の出力が変化するため、入力電圧ＶINとの比較をまだ安定していない参照電圧ＶREF との間で行なうこととなり、ラダー抵抗３の切り替えによる制御途中の過渡状態による誤差電位出力の影響を受けていることになる。
【０００８】
また、容量結合方式のＡ／Ｄ変換器についても、上記Ｓ＆Ｈ機能を有した逐次変換方式のＡ／Ｄ変換器のＡ／Ｄ変換器制御方法と同等の制御方法で制御されていた。次にこの容量結合方式のＡ／Ｄ変換器のＡ／Ｄ変換器制御方法について説明する。
【０００９】
図１９は従来のＡ／Ｄ変換器制御方法、およびこの発明によるＡ／Ｄ変換器制御方法が適用される、容量結合方式のＡ／Ｄ変換器の構成を示すブロック図であり、図１８の各部に相当する部分には同一符号を付してその説明を省略する。図において、１４は第２のキャパシタであり、１５はたとえばアナログ基準電位ＡＶＳＳなどの基準となる電位が印加されている基準端子、１６は上位ビットの比較と下位ビットの比較に用いられる参照電圧ＶREF を別々に出力する点で、図１８に符号６を付して示したものとは異なるスイッチ群である。１７は第４のスイッチ、１８は第５のスイッチであり、これらには、たとえば電界効果トランジスタアナログスイッチのような半導体スイッチが用いられ、タイミングジェネレータ１３の発生するタイミング信号にしたがってオン／オフ動作している。
【００１０】
次に動作について説明する。
図２１は従来のＡ／Ｄ変換器制御方法による、図１９に示した容量結合方式のＡ／Ｄ変換器の動作を説明するためのタイミングチャートである。なお、この容量結合方式のＡ／Ｄ変換器は変換ビット数が多い場合に用いて変換精度を向上させるための一つの手法であり、ここでは変換ビット数が８ビットのＡ／Ｄ変換器を例に示しており、上位の５ビットと下位の３ビットのＡ／Ｄ変換を別々に実行している。この場合にも、第１のスイッチ１０、第２のスイッチ１１、第３のスイッチ１２、および第４のスイッチ１７、第５のスイッチ１８はともに、第１のキャパシタ８および第２のキャパシタ１４の充電時に、以下に述べるタイミングで一斉にオン／オフ動作して、その後はオン／オフ動作を繰り返さない。すなわち、入力電圧ＶINのＡ／Ｄ変換に際しては、まず第１のスイッチ１０と第４のスイッチ１７をオフ、第３のスイッチ１２と第２のスイッチ１１、および第５のスイッチ１８をオンさせて、第１のキャパシタ８と第２のキャパシタ１４を充電する。充電が終わると、第２のスイッチ１１と第３のスイッチ１２、および第５のスイッチ１８をオフさせ、その後、第１のスイッチ１０と第４のスイッチ１７とをオンさせてＡ／Ｄ変換を開始する。
【００１１】
上位ビットの比較が開始されると、まずスイッチ群１６より出力された参照電圧ＶREF が、オンしている第１のスイッチ１０を経由して第１のキャパシタ８に与えられる。なお、この上位ビットの比較時には、第２のキャパシタ１４にオンしている第４のスイッチ１７を経由して、常時一定電圧（０Ｖ）がスイッチ群１６より固定的に与えられている。インバータ９はその参照電圧ＶREF と、第１のキャパシタ８と第２のキャパシタ１４の充電電圧の和との比較を行ない、その比較結果に基づく出力を制御回路１に送る。制御回路１はそれに基づいて出力するディジタルデータを変化させ、それに応じてスイッチ群１６より第１のスイッチ１０に送られる参照電圧ＶREF が変化する。そのとき、第１のスイッチ１０はオン状態に保持されているため、その参照電圧ＶREF が第１のキャパシタ８に与えられて、インバータ９よりその比較結果に基づく出力が制御回路１に送出される。以下同様にして、上位５ビットのＡ／Ｄ変換が行なわれる。
【００１２】
上位ビットの比較が終了すると下位ビットの比較に移る。この下位ビットの比較が開始されると、スイッチ群１６より出力された参照電圧ＶREF が、オンしている第４のスイッチ１７を経由して第２のキャパシタ１４に与えられる。なお、この下位ビットの比較時には、第１のキャパシタ８にオンしている第１のスイッチ１０を経由して、確定された上位５ビットに対応する電圧値（以下、最終電圧値という）が常時スイッチ群１６より固定的に与えられている。インバータ９はその最終電圧値と参照電圧ＶREF の和と、第１のキャパシタ８と第２のキャパシタ１４の充電電圧の和との比較を行ない、その比較結果に基づく出力を制御回路１に送る。制御回路１はそれに基づいて出力するディジタルデータを変化させ、それに応じてスイッチ群１６より第４のスイッチ１７に送られる参照電圧ＶREF が変化する。そのとき、第４のスイッチ１７はオン状態に保持されているため、その参照電圧ＶREF が第２のキャパシタ１４に与えられて、インバータ９による比較結果に基づいた出力が制御回路１に送出される。以下同様にして、下位３ビットのＡ／Ｄ変換が行なわれる。
【００１３】
このように、インバータ９には、第１のキャパシタ８あるいは第２のキャパシタ１４を介して、ラダー抵抗３にて分圧され、スイッチ群６で選択された参照電圧ＶREF が入力されていることになり、上位ビットの比較の際においても、下位ビットの比較の際においても、第１のスイッチ１０および第４のスイッチ１７がともにオン状態に保持されているため、スイッチ群６の制御途中の過渡状態による誤差電位出力が、そのオン状態にある第１のスイッチ１０、第４のスイッチ１７を経由して、第１のキャパシタ８または第２のキャパシタ１４よりインバータ９の入力側に印加されることになる。そのため、Ａ／Ｄ変換の変換精度がこの制御途中の過渡状態による誤差電位出力の影響を受けることになる。
【００１４】
【発明が解決しようとする課題】
従来のＡ／Ｄ変換器制御方法は以上のように構成されているので、Ｓ＆Ｈ機能を有した逐次変換方式のＡ／Ｄ変換器を制御するものにあっては、ラダー抵抗３の分圧した電圧値を参照電圧ＶREF として選択しているスイッチ群６を、第１のスイッチ１０が閉じっぱなしの状態で制御しているため、制御途中の過渡状態による誤差電位出力の影響によってＡ／Ｄ変換の変換精度が低下するという課題があり、また、第１のスイッチ１０から第３のスイッチ１２は、互いに所定のタイミングでキャパシタ８の充電時に一斉に作動して、それ以降はオン／オフを繰り返さないようになっていたため、このような課題があるにも関わらずそれを回避していなかった。
【００１５】
一方、容量結合方式のＡ／Ｄ変換器を制御するものにあっても、Ａ／Ｄ変換の際には、第１のスイッチ１０と第４のスイッチ１７がともに閉じっぱなしであるため、上位ビットの比較および下位ビットの比較に関わらず、スイッチ群６の制御途中の過渡状態による誤差電位出力の影響により、Ａ／Ｄ変換の変換精度の低下を招くという課題があった。
【００１６】
この発明は上記のような課題を解決するためになされたもので、ともにキャパシタの充電時に所定のタイミングで一斉に動作していた各スイッチを、第１のスイッチ、あるいは第１のスイッチと第４のスイッチに関しては、キャパシタ充電完了後もそれらを他のスイッチとは独立に動作させることにより、スイッチ群の制御途中における参照電圧の過渡状態による誤差電位出力の影響を受けないように制御し、Ａ／Ｄ変換の変換精度の向上をはかることができるＡ／Ｄ変換器制御方法を得ることを目的とする。
【００１７】
【課題を解決するための手段】
請求項１記載の発明に係るＡ／Ｄ変換器制御方法は、Ｄ／Ａ変換部より出力される参照電圧をオン／オフする第１のスイッチをオフにし、第２のスイッチと第３のスイッチをオンにして、キャパシタをディジタルデータに変換すべき入力電圧で充電し、充電が完了すると第２のスイッチと第３のスイッチとをオフさせて第１のスイッチをオンさせ、以後、Ｄ／Ａ変換部の出力する参照電圧を順次変化させながら、第１のスイッチのみを、参照電圧が安定するまでの期間はオフとしてその後オンとなるように制御するようにしたものである。
【００１８】
請求項２記載の発明に係るＡ／Ｄ変換器制御方法は、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンさせる制御を、Ｄ／Ａ変換部の出力する参照電圧が変化する都度実行するようにしたものである。
【００１９】
請求項３記載の発明に係るＡ／Ｄ変換器制御方法は、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンさせる制御を、Ｄ／Ａ変換の出力する参照電圧の指定された変化部分についてのみ実行するようにしたものである。
【００２０】
請求項４記載の発明に係るＡ／Ｄ変換器制御方法は、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンさせる制御を、Ｄ／Ａ変換部の出力する参照電圧の変化が大きい場合についてのみ実行するようにしたものである。
【００２１】
請求項５記載の発明に係るＡ／Ｄ変換器制御方法は、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンさせる制御を、あらかじめ設定されている、第１のスイッチをオフさせる回数に達するまで実行するようにしたものである。
【００２２】
請求項６記載の発明に係るＡ／Ｄ変換器制御方法は、あらかじめ設定されている第１のスイッチの動作モードにしたがって、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンさせる制御を行なうか否かを決定するようにしたものである。
【００２３】
請求項７記載の発明に係るＡ／Ｄ変換器制御方法は、参照電圧が変化する度に第１のスイッチをその参照電圧が安定するまでの期間はオフとしてその後オンにする制御と、第２のスイッチと第３のスイッチがオフした後に第１のスイッチをオンさせたままの状態を保持する制御との切り替えを、設定された動作モードにしたがって行なうようにしたものである。
【００２４】
請求項８記載の発明に係るＡ／Ｄ変換器制御方法は、参照電圧の変化が大きい場合にのみ、第１のスイッチをその参照電圧が安定するまでの期間はオフとしてその後オンにする制御と、第２のスイッチと第３のスイッチがオフした後に第１のスイッチをオンさせたままの状態を保持する制御との切り替えを、設定された動作モードにしたがって行なうようにしたものである。
【００２５】
請求項９記載の発明に係るＡ／Ｄ変換器制御方法は、あらかじめ設定された回数だけ、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンにする制御と、第２のスイッチと第３のスイッチがオフした後に第１のスイッチをオンさせたままの状態を保持する制御との切り替えを、設定された動作モードにしたがって行なうようにしたものである。
【００２６】
請求項１０記載の発明に係るＡ／Ｄ変換器制御方法は、参照電圧が変化する度に第１のスイッチをその参照電圧が安定するまでの期間はオフとしてその後オンにする制御と、参照電圧の変化が大きい場合にのみ、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンにする制御と、第２のスイッチと第３のスイッチがオフした後に第１のスイッチをオンさせたままの状態を保持する制御の切り替えを、設定された動作モードにしたがって行なうようにしたものである。
【００２７】
請求項１１記載の発明に係るＡ／Ｄ変換器制御方法は、参照電圧が変化する度に第１のスイッチをその参照電圧が安定するまでの期間はオフとしてその後オンにする制御と、参照電圧の変化が大きい場合にのみ、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンにする制御と、あらかじめ設定された回数だけ、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンにする制御と、第２のスイッチと第３のスイッチがオフした後に第１のスイッチをオンさせたままの状態を保持する制御の切り替えを、設定された動作モードにしたがって行なうようにしたものである。
【００２８】
請求項１２記載の発明に係るＡ／Ｄ変換器制御方法は、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンさせる制御を、参照電圧の変化部分のうちの、あらかじめ設定されている部分においてのみ実行するようにしたものである。
【００２９】
請求項１３記載の発明に係るＡ／Ｄ変換器制御方法は、第１のスイッチと第４のスイッチをオフさせ、第２のスイッチ、第５のスイッチおよび第３のスイッチをオンさせることによって、第１のキャパシタおよび第２のキャパシタを入力電圧と基準となる電位で充電し、その後、第２のスイッチ、第３のスイッチ、および第５のスイッチをオフさせるとともに、第１のスイッチと第４のスイッチをオンさせ、上位ビットを変換する場合には、Ｄ／Ａ変換部から出力される参照電圧を第１のスイッチを介して第１のキャパシタに、一定電圧を第４のスイッチを介して第２のキャパシタにそれぞれ印加して、第１のキャパシタと第２のキャパシタの充電電圧に基づいて制御回路の出力するディジタルデータを決定し、下位ビットを変換する場合には、Ｄ／Ａ変換部より出力される下位ビット変換用の参照電圧を第４のスイッチを介して第２のキャパシタに、決定された上位ビットに対応する電圧値を第１のスイッチを介して第１のキャパシタにそれぞれ印加して、第１のキャパシタと第２のキャパシタの充電電圧に基づいて制御回路の出力するディジタルデータを決定することにより、上位ビットと下位ビットとを別々にＡ／Ｄ変換する際に、第１のスイッチおよび第４のスイッチを、第１のキャパシタと第２のキャパシタの充電完了後においても、Ｄ／Ａ変換部の出力する参照電圧が安定するまでの期間はオフとして、その後にオンさせる制御を実行するようにしたものである。
【００３０】
【発明の実施の形態】
実施の形態１．
図１８はこの発明によるＡ／Ｄ変換器制御方法が適用される、Ｓ＆Ｈ機能を有した逐次変換方式によるＡ／Ｄ変換器の構成を示すブロック図であり、ここでは変換ビット数が４ビットのものを例示している。図において、１は入力される信号に応じて出力するディジタルデータを変化させる制御回路であり、２はこの制御回路１の出力するディジタルデータによってセット／リセットされる、４ビット構成の逐次近似レジスタである。３は同一の抵抗値を持つ複数（１６個）の抵抗が直列に接続されたラダー抵抗であり、４および５はこのラダー抵抗３に印加される、当該Ａ／Ｄ変換器によって変換可能な最大電圧Ｖが与えられる電源端子である。６はラダー抵抗３を構成している各抵抗の接続点に接続されて、逐次近似レジスタ２の出力するデータにて制御される複数（１５個）のスイッチよりなり、ラダー抵抗３の各抵抗によって分圧された電圧値を選択して、それを参照電圧ＶREF として出力するスイッチ群である。なお、このラダー抵抗３とスイッチ群６とは、制御回路１の出力するディジタルデータをＤ／Ａ変換して参照電圧ＶREF を出力するＤ／Ａ変換部として機能している。
【００３１】
また、７は当該Ａ／Ｄ変換器によってディジタルデータに変換されるアナログの入力電圧ＶINが入力される入力端子である。８はスイッチ群６から出力される参照電圧ＶREF とこの入力端子７から入力された入力電圧ＶINとの比較を行なうチョッパ形コンパレータを形成するキャパシタ（第１のキャパシタ）であり、９はこのキャパシタ８の一端がその入力側に接続されて、当該キャパシタ８とともに前記チョッパ形コンパレータを形成するインバータである。１０はスイッチ群６から出力される参照電圧ＶREF をキャパシタ８の他端に印加するための第１のスイッチ、１１は入力端子７より入力された入力電圧ＶINをキャパシタ８の他端に印加するための第２のスイッチであり、１２はインバータ９の入力側と出力側とを短絡して、キャパシタ８の充電を可能にするための第３のスイッチである。なお、これらの各スイッチ１０から１２には、たとえば電界効果トランジスタアナログスイッチのような半導体スイッチが用いられている。１３はこれら第１のスイッチ１０、第２のスイッチ１１および第３のスイッチ１２をオン／オフさせるタイミング信号を発生させるとともに、逐次近似レジスタ２に格納されたデータのスイッチ群６への送出のタイミング信号を発生させるタイミングジェネレータである。
【００３２】
次に動作について説明する。
図１はこの実施の形態１のＡ／Ｄ変換器制御方法による、図１８に示したＡ／Ｄ変換器の動作を説明するためのタイミングチャートである。なお、この図１は入力端子７に基準電圧Ｖの０．６３倍の電圧０．６３Ｖを入力電圧ＶINとして印加し、それをＡ／Ｄ変換する場合について例示したものである。なお、この場合、キャパシタ８の充電時に互いに所定のタイミングで一斉に動作した第１のスイッチ１０から第３のスイッチ１２のうち、第１のスイッチ１０についてはキャパシタ８の充電完了後にも第２のスイッチ１１および第３のスイッチ１２とは独立に動作させている。
【００３３】
Ａ／Ｄ変換を開始するにあたって、従来のＡ／Ｄ変換器制御方法の場合と同様に、タイミングジェネレータ１３はタイミング信号を発生させ、まず第１のスイッチ１０をオフにする。その後、逐次近似レジスタ２に対しても、それが保持しているディジタルデータをスイッチ群６に送出させるためのタイミング信号を与える。第１ビットの変換時には、逐次近似レジスタ２にはディジタルデータとしてたとえば１６進の「８h 」が制御回路１によって与えられている。ここで、ラダー抵抗３に印加された基準電圧Ｖはその１６個の抵抗によって１６等分されており、スイッチ群６は逐次近似レジスタ２から送られてきたこの「８h 」のデータにて制御されて、その１５個のスイッチ中の８番目のスイッチを閉じ、ラダー抵抗３の分圧した電圧値（１／２）Ｖを参照電圧ＶREF として出力する。
【００３４】
タイミングジェネレータ１３は次に発生するタイミング信号によって、第３のスイッチ１２をオンにし、さらに第２のスイッチ１１をオンにする。第３のスイッチ１２がオンになるとインバータ９の入力側と出力側が短絡されて、当該インバータ９の入出力特性によって定まる同一の電位Ｖ0 となり、それがキャパシタ８の一端に印加される。その後、第２のスイッチ１１がオンすることで、キャパシタ８の他端には入力端子７に入力された入力電圧ＶINが印加され、キャパシタ８はこの入力電圧ＶINと前記電位Ｖ0 との電位差によって充電される。キャパシタ８が充電されると、タイミングジェネレータ１３は次のタイミング信号を発生させて、第２のスイッチ１１をオフさせ、引き続いて第３のスイッチ１２をオフさせる。
【００３５】
その後、タイミングジェネレータ１３は次のタイミング信号を発生させて第１のスイッチ１０をオンにし、そのときスイッチ群６より出力されている参照電圧ＶREF をこの第１のスイッチ１０を介してキャパシタ８に印加する。これによって、この参照電圧ＶREF と入力電圧ＶINとの比較が行なわれ、この場合、参照電圧ＶREF が（１／２）Ｖ、入力電圧ＶINが０．６３Ｖで、ＶIN＞ＶREF であるためインバータ９の出力値は「０」となる。このインバータ９の出力値「０」は制御回路１に入力され、制御回路１はそれに基づいて、出力しているディジタルデータの値を１６進の「８h 」から「Ｃh 」に変化させ、それを逐次近似レジスタ２にセットする。
【００３６】
ここで、タイミングジェネレータ１３は次のタイミング信号を発生させて、第１のスイッチ１０をオフさせた後、逐次近似レジスタ２に対して保持しているディジタルデータをスイッチ群６に転送させる。スイッチ群６は逐次近似レジスタ２から送られてきたディジタルデータによって制御され、その値「Ｃh 」に対応した電圧値（３／４）Ｖを参照電圧ＶREF として出力する。なお、このとき、第２のスイッチ１１および第３のスイッチ１２はともにそのままオフの状態に保持されているが、前述のように、第１のスイッチ１０もオンからオフに切り替えられているため、スイッチ群６から出力される、電圧値が（１／２）Ｖから（３／４）Ｖへの変化の過渡状態にある参照電圧ＶREF が、この第１のスイッチ１０を介してキャパシタ８に与えられることはない。
【００３７】
（１／２）Ｖから（３／４）Ｖに変化した参照電圧ＶREF の値が安定するまでの期間、第１のスイッチ１０をオフさせた後、タイミングジェネレータ１３は次のタイミング信号を発生させて第１のスイッチ１０をオンさせる。なお、ここでいう参照電圧ＶREF の値が安定するまでの期間とは、参照電圧ＶREF の値が完全に安定することは実際上ありえないし、生産上のバラツキにより安定するまでの時間は一定ではないため、インバータ９の応答特性より、参照電圧ＶREF の変化にインバータ９が追随しない程度の安定度が得られるまでの期間ということであり、この明細書では一貫してその意味で使用している。また、第１のスイッチ１０を意図的にオフさせることがこの本発明の特徴であり、オフしている時間を規定するものではない。
【００３８】
スイッチ群６より出力されている参照電圧ＶREF が（３／４）Ｖに安定して、タイミングジェネレータ１３の発生したタイミング信号によって第１のスイッチ１０がオンすると、その参照電圧ＶREF がこの第１のスイッチ１０を介してキャパシタ８に印加される。そのとき、キャパシタ８は最初に充電した入力電圧ＶINに保持されているので、それと新たな参照電圧ＶREF との比較が行なわれる。この場合は、新たな参照電圧ＶREF が（３／４）Ｖ、入力電圧ＶINが０．６３Ｖであるので、ＶIN＜ＶREF となって、インバータ９の出力値は「１」となる。
【００３９】
以下、スイッチ群６より出力される（５／８）Ｖの参照電圧ＶREF との比較以降の比較についても、上記と同様の制御動作が繰り返され、最終的には第２のスイッチ１１がオフする直前の入力電圧ＶINの値０．６３ＶのＡ／Ｄ変換値が、逐次近似レジスタ２より１６進の「Ａh 」として得られる。
【００４０】
このように、この実施の形態１によれば、制御回路１より逐次変換レジスタ２を介してスイッチ群６に送られるディジタルデータが変化し、スイッチ群６によるラダー抵抗３の切り替え制御途中の過渡状態にあって、参照電圧ＶREF が不安定な状態にある場合に、第１のスイッチ１０がオフして参照電圧ＶREF をキャパシタ８に印加しないようにしているため、入力電圧ＶINをまだ安定していない参照電圧ＶREF と比較することがなくなり、ラダー抵抗３の切り替えによる制御途中の過渡状態による誤差電位出力の影響を受けることのないＡ／Ｄ変換器制御方法が得られる効果がある。
【００４１】
実施の形態２．
上記実施の形態１では、スイッチ群６より出力される参照電圧ＶREF が変化する都度、第１のスイッチ１０をオフさせる場合について説明したが、参照電圧ＶREF の変化が大きな場合にのみ、第１のスイッチ１０をオフさせるようにしてもよい。図２はそのようなこの発明の実施の形態２によるＡ／Ｄ変換器制御方法の動作を説明するためのタイミングチャートである。なお、Ａ／Ｄ変換器の構成は図１８に示した実施の形態１のそれと同一であるため、ここでは構成の説明は省略する。
【００４２】
次に動作について説明する。
Ａ／Ｄ変換動作を開始するに当たり、実施の形態１の場合と同様に、タイミングジェネレータ１３が第３のスイッチ１２をオンさせ、引き続いて第２のスイッチ１１をオンさせる。これにより、インバータ９の入出力電圧は当該インバータ９の入出力特性で定まる電位Ｖ0 になり、キャパシタ８はこの電位Ｖ0 と入力端子７に入力される入力電圧ＶINとの電位差によって充電される。その後、タイミングジェネレータ１３は第２のスイッチ１１と第３のスイッチ１２を順次オフさせた後、第１のスイッチ１０をオンさせる。そのとき、スイッチ群６からは参照電圧ＶREF として、制御回路１によって逐次近似レジスタ２にセットされたディジタルデータの値、すなわち１６進の「８h 」に対応した電圧値（１／２）Ｖが出力されている。
【００４３】
この参照電圧ＶREF を第１のスイッチ１０を介してキャパシタ８に印加し、参照電圧ＶREF と入力電圧ＶINとの比較を行なう。この場合、参照電圧ＶREF が（１／２）Ｖ、入力電圧ＶINが０．６３Ｖで、ＶIN＞ＶREF となり、インバータ９の出力値は「０」となる。制御回路１はこのインバータ９の出力値「０」に基づいて出力データを１６進の「Ｃh 」に変更し、スイッチ群６から出力される参照電圧ＶREF は（１／２）Ｖから（３／４）Ｖに変化する。この参照電圧ＶREF の変化量が、一定値、たとえば（１／４）Ｖ以上である場合にのみ、タイミングジェネレータ１３は参照電圧ＶREF が安定するまで、この第１のスイッチ１０をオフにする制御を実行する。この場合には、当該参照電圧ＶREF の変化量は（１／２）Ｖから（３／４）Ｖへの（１／４）Ｖであるため、タイミングジェネレータ１３は参照電圧ＶREF が安定するまで、第１のスイッチ１０をオフとする。
【００４４】
その後、参照電圧ＶREF が（３／４）Ｖに安定して、タイミングジェネレータ１３が第１のスイッチ１０をオンにすると、それを介して当該参照電圧ＶREF がキャパシタ８に印加され、保持されている入力電圧ＶINと比較される。この場合には、参照電圧ＶREF が（３／４）Ｖ、入力電圧ＶINが０．６３Ｖであるので、ＶIN＜ＶREF となり、インバータ９の出力値は「１」となる。制御回路１はそれに基づいて出力データを１６進の「Ｃh 」に変更し、スイッチ群６からの参照電圧ＶREF は（３／４）Ｖから（５／８）Ｖに変化する。この場合の参照電圧ＶREF の変化量は（１／８）Ｖであるため、第１のスイッチ１０はそのままオンの状態を保持する。
【００４５】
以降の比較処理においては、第１のスイッチ１０は、第２のスイッチ１１および第３のスイッチ１２と同様にオン／オフ動作をせず、スイッチ群６の制御途中の過渡状態にある参照電圧ＶREF がそのままキャパシタ８に印加してＡ／Ｄ変換が行なわれることになる。しかしながら、参照電圧ＶREF の変化量が小さい場合には、制御途中の過渡状態による誤差電位出力も小さく、その影響は問題となるほどのものではない。そして、最後的には第２のスイッチ１１がオフする直前の入力電圧ＶINの値０．６３ＶのＡ／Ｄ変換値が、逐次近似レジスタ２より１６進の「Ａh 」として得られる。
【００４６】
このように、この実施の形態２によれば、参照電圧ＶREF の変化の大きい場合についてのみ、参照電圧ＶREF が安定するまでの間、第１のスイッチ１０をオフさせることによって、制御途中の過渡状態による誤差電位出力の影響をおさえて変換精度の向上をはかるとともに、第１のスイッチ１０をオフさせる制御を削減して、Ａ／Ｄ変換処理の高速化をも可能とするＡ／Ｄ変換器制御方法が得られる効果がある。
【００４７】
実施の形態３．
上記実施の形態２では、参照電圧ＶREF の変化が大きい場合にのみ、参照電圧ＶREF が安定するまでの間、第１のスイッチ１０をオフさせる場合について説明したが、第１のスイッチ１０を参照電圧ＶREF が安定するまでの期間はオフとしてその後オンさせる制御を、あらかじめ設定されている回数だけ実行するようにしてもよい。図３はそのようなこの発明の実施の形態３によるＡ／Ｄ変換器制御方法が適用されるＡ／Ｄ変換器の構成を示すブロック図である。図において、１９はその第１のスイッチ１０をオフさせる回数がソフトウェア的に設定される回数設定レジスタであり、タイミングジェネレータ１３はこの回数設定レジスタ１９の設定値に基づいて、第１のスイッチ１０へのタイミング信号を生成するものである。なお、他の部分については、図１８に示した実施の形態１の場合のそれと同一であるため、その説明は省略する。
【００４８】
次に動作について説明する。
ここで、図４はこの発明の実施の形態３に係るＡ／Ｄ変換器制御方式の動作を説明するためのタイミングチャートである。Ａ／Ｄ変換動作を開始させるに当たって、まず回数設定レジスタ１９に第１のスイッチ１０をオン／オフさせる回数をソフトウェアにて設定する。図４のタイミングチャートでは、第１のスイッチ１０のオン／オフ回数として「０２」が回数設定レジスタ１９に設定されている場合について示している。このように回数設定レジスタ１９の内容をあらかじめ設定しておくことで、第１のスイッチ１０のオン／オフの回数を任意に決定することができる。
【００４９】
なお、Ａ／Ｄ変換の動作は基本的には実施の形態１および実施の形態２の場合と同等であるが、第１のスイッチ１０のオン／オフの回数に違いがある。すなわち、タイミングジェネレータ１３は、逐次近似レジスタ２にセットされた新たなディジタルデータをスイッチ群６に送って参照電圧ＶREF を変化させる度に、タイミング信号を発生して、その参照電圧ＶREF が安定するまでの期間、第１のスイッチ１０をオフさせるが、その制御を回数設定レジスタ１９にあらかじめ設定されている回数（図示の例では２回）まで実行すると、それ以降は当該タイミング信号の発生を行なわず、参照電圧ＶREF が変化しても第１のスイッチ１０をオフさせない。
【００５０】
したがって、参照電圧ＶREF の３回目以降の変化時においては、制御途中の過渡状態にある参照電圧ＶREF がそのままキャパシタ８に印加されてＡ／Ｄ変換が行なわれることになる。しかしながら、そのような場合には、参照電圧ＶREF の変化量は小さなものであり、制御途中の過渡状態による誤差電位出力の影響はほとんど問題となるようなものではなくなる。そして、最後的には第２のスイッチ１１がオフする直前の入力電圧ＶINのＡ／Ｄ変換値が、逐次近似レジスタ２より得られる。
【００５１】
このように、この実施の形態３によれば、第１のスイッチ１０のオン／オフの回数をソフトウェアにて任意に設定できるため、参照電圧ＶREF の変化量が大きく、制御途中の過渡状態による誤差電位出力の影響を受ける期間については、第１のスイッチ１０をオフさせ、参照電圧ＶREF の変化量が小さくなって、制御途中の過渡状態による誤差電位出力の影響を受けなくなる期間については、第１のスイッチ１０をオフさせないように制御できるため、Ａ／Ｄ変換器の高速化および高精度化がはかれる効果がある。
【００５２】
実施の形態４．
上記実施の形態１から実施の形態３では、第１のスイッチ１０の動作モードがそれぞれただ１つである場合について示したが、第１のスイッチ１０の動作モードを複数用意しておき、切替信号で当該動作モードを選択して切り替えるようにしてもよい。図５はそのような第１のスイッチ１０の動作モードの切り替えが可能なＡ／Ｄ変換器の構成を示すブロック図である。図において、２０は第１のスイッチ１０を制御する動作モードを指定するための情報がソフトウェアにて設定され、設定された情報に応じた切替信号をタイミングジェネレータ１３に出力するモード設定レジスタであり、タイミングジェネレータ１３はこのモード設定レジスタ２０からの切替信号に基づいて、第１のスイッチ１０へのタイミング信号を生成するものである。なお、他の部分については、図１８に示した実施の形態１の場合のそれと同一であるため、その説明は省略する。
【００５３】
ここで、この実施の形態４によるＡ／Ｄ変換器制御方法では、タイミングジェネレータ１３は、参照電圧ＶREF が変化する都度、第１のスイッチ１０をその参照電圧ＶREF が安定するまでの期間はオフとし、その後オンにする第１の動作モードを制御するためのタイミング信号と、第２のスイッチ１１と第３のスイッチ１２がオフした後に第１のスイッチ１０をオンさせたままの状態を保持する第２の動作モードを制御するためのタイミング信号とを、モード設定レジスタ２０からの切替信号にしたがって切り替えて生成している。
【００５４】
次に動作について説明する。
ここで、図６はこの発明の実施の形態４によるＡ／Ｄ変換器制御方法の動作を説明するためのタイミングチャートであり、同図（ａ）には前記第１の動作モードを制御するためのタイミング信号とその切替信号が、同図（ｂ）には前記第２の動作モードを制御するためのタイミング信号とその切替信号がそれぞれ示されている。Ａ／Ｄ変換動作を開始させるに当たって、まずモード設定レジスタ２０をソフトウェア的に設定する必要がある。このモード設定レジスタ２０をソフトウェアで設定することによって、第１のスイッチ１０を第１の動作モードで制御するか、第２の動作モードで制御するかを選択することができる。すなわち、第１の動作モードを選択したい場合にはモード設定レジスタ２０に設定する情報を「１」とし、第２の動作モードを選択したい場合にはモード設定レジスタ２０に設定する情報を「０」にする。
【００５５】
モード設定レジスタ２０にソフトウェアにて情報「１」を設定すると、タイミングジェネレータ１３に送られる切替信号はＨレベルとなる。この切替信号を受けたタイミングジェネレータ１３は、図６（ａ）に示した、参照電圧ＶREF が変化する度に第１のスイッチ１０をオフさせるタイミング信号を発生する。これにより、第１のスイッチ１０は第１の動作モードで制御され、実施の形態１の場合と同様に動作して入力電圧ＶINのＡ／Ｄ変換を行なう。
【００５６】
一方、ソフトウェアでモード設定レジスタ２０に情報「０」を設定すると、タイミングジェネレータ１３に送られる切替信号はＬレベルとなる。この切替信号を受けたタイミングジェネレータ１３は、図６（ｂ）に示した、第２のスイッチ１１と第３のスイッチ１２がオフした後に第１のスイッチ１０をオンさせたままの状態を保つためのタイミング信号を発生する。これにより、第１のスイッチ１０は第２の動作モードで制御され、従来の場合と同様に動作して入力電圧ＶINのＡ／Ｄ変換を行なう。
【００５７】
このように、この実施の形態４によれば、第１のスイッチ１０を実施の形態１と同等の第１の動作モードで制御するか、従来と同等の第２の動作モードで制御するかを、モード設定レジスタ２０にソフトウェアにて設定する情報によって指定することが可能となるため、利用者のニーズに合ったＡ／Ｄ変換器を提供できる効果がある。
【００５８】
実施の形態５．
上記実施の形態４では、第１のスイッチ１０を実施の形態１と同等の動作モードで制御するか、従来と同等の動作モードで制御するかを切り替える場合について説明したが、実施の形態２と同等の動作モードで制御するか、従来と同等の動作モードで制御するかを切り替えるようにしてもよい。
【００５９】
なお、この実施の形態５によるＡ／Ｄ変換器制御方法が適用されるＡ／Ｄ変換器の構成は、実施の形態４の説明の際に示した図５と同一であるが、タイミングジェネレータ１３の発生するタイミング信号に若干の相違がある。すなわち、タイミングジェネレータ１３はモード設定レジスタ２０からの切替信号にしたがって、参照電圧ＶREF が変化量が大きい場合にのみ、第１のスイッチ１０をその参照電圧ＶREF が安定するまでの期間はオフとしてその後オンにする第１の動作モードを制御するためのタイミング信号と、第２のスイッチ１１と第３のスイッチ１２がオフした後に第１のスイッチ１０をオンさせたままの状態を保持する第２の動作モードを制御するためのタイミング信号とを切り替えて生成している。
【００６０】
次に動作について説明する。
ここで、図７はこの発明の実施の形態５によるＡ／Ｄ変換器制御方法の動作を説明するためのタイミングチャートであり、同図（ａ）には前記第１の動作モードを制御するためのタイミング信号とその切替信号が、同図（ｂ）には前記第２の動作モードを制御するためのタイミング信号とその切替信号がそれぞれ示されている。Ａ／Ｄ変換動作を開始させるに当たって、まず実施の形態４の場合と同様に、第１の動作モードを選択したい場合にはモード設定レジスタ２０に設定する情報を「１」とし、第２の動作モードを選択したい場合にはモード設定レジスタ２０に設定する情報を「０」にする。
【００６１】
モード設定レジスタ２０にソフトウェアにて情報「１」を設定すると、タイミングジェネレータ１３に送られる切替信号はＨレベルとなる。それを受けたタイミングジェネレータ１３は、図７（ａ）に示した、参照電圧ＶREF の変化量が大きな場合にのみ、第１のスイッチ１０をオフさせるタイミング信号を発生する。これにより、第１のスイッチ１０は第１の動作モードで制御され、実施の形態２の場合と同様に動作して入力電圧ＶINのＡ／Ｄ変換を行なう。
【００６２】
一方、モード設定レジスタ２０に情報「０」をソフトウェアで設定すると、タイミングジェネレータ１３に送られる切替信号はＬレベルとなる。それを受けたタイミングジェネレータ１３は、図７（ｂ）に示した、第２のスイッチ１１と第３のスイッチ１２がオフした後に第１のスイッチ１０をオンさせたままの状態を保つためのタイミング信号を発生する。これにより、第１のスイッチ１０は第２の動作モードで制御され、従来の場合と同様に動作して入力電圧ＶINのＡ／Ｄ変換を行なう。
【００６３】
このように、この実施の形態５によれば、第１のスイッチ１０を実施の形態２と同等の第１の動作モードで制御するか、従来と同等の第２の動作モードで制御するかを、モード設定レジスタ２０にソフトウェアにて設定する情報によって指定することが可能となるため、利用者のニーズに合ったＡ／Ｄ変換器を提供できる効果がある。
【００６４】
実施の形態６．
上記実施の形態４および実施の形態５では、第１のスイッチ１０を実施の形態１もしくは実施の形態２と同等の動作モードで制御するか、従来と同等の動作モードで制御するかを切り替える場合について示したが、実施の形態３と同等の動作モードで制御するか、従来と同等の動作モードで制御するかを切り替えるようにしてもよい。図８はそのようなこの発明の実施の形態６によるＡ／Ｄ変換器制御方法が適用されるＡ／Ｄ変換器の構成を示すブロック図であり、各部には、図３および図５の相当部分と同一符号を付してその説明を省略する。なお、タイミングジェネレータ１３はモード設定レジスタ２０からの切替信号に基づいて、第１のスイッチ１０へのタイミング信号を生成するものである。
【００６５】
ここで、この実施の形態６によるＡ／Ｄ変換器制御方法では、タイミングジェネレータ１３は、第１のスイッチ１０を参照電圧ＶREF が安定するまでの期間はオフとしてその後オンさせる制御を、あらかじめ回数設定レジスタ１９に設定されている回数だけ実行させる、第１の動作モードの制御のためのタイミング信号と、第２のスイッチ１１と第３のスイッチ１２がオフした後に第１のスイッチ１０をオンさせたままの状態を保持する第２の動作モードの制御のためのタイミング信号とを、モード設定レジスタ２０からの切替信号にしたがって切り替えて生成している。
【００６６】
次に動作について説明する。
ここで、図９はこの発明の実施の形態６によるＡ／Ｄ変換器制御方法の動作を説明するためのタイミングチャートであり、同図（ａ）には前記第１の動作モードを制御するためのタイミング信号と、その切替信号および回数設定レジスタ１９の設定値が、同図（ｂ）には前記第２の動作モードを制御するためのタイミング信号とその切替信号がそれぞれ示されている。Ａ／Ｄ変換動作を開始させるに当たって、まず回数設定レジスタ１９に第１のスイッチ１０のオン／オフ回数（図示の例では「０２」）を設定し、さらに実施の形態４あるいは実施の形態５の場合と同様に、第１の動作モードを選択したい場合には情報「１」を、第２の動作モードを選択したい場合には情報「０」をそれぞれモード設定レジスタ２０に設定にする。
【００６７】
モード設定レジスタ２０にソフトウェアにて情報「１」を設定すると、タイミングジェネレータ１３に送られる切替信号はＨレベルとなる。それを受けたタイミングジェネレータ１３は、図９（ａ）に示すような、回数設定レジスタ１９に設定された回数（２回）だけ、参照電圧ＶREF の変化時に第１のスイッチ１０をオフさせるタイミング信号を発生する。これにより、第１のスイッチ１０は第１の動作モードで制御され、実施の形態３の場合と同様に動作して入力電圧ＶINをＡ／Ｄ変換する。
【００６８】
一方、ソフトウェアでモード設定レジスタ２０に情報「０」を設定すると、タイミングジェネレータ１３に送られる切替信号はＬレベルとなる。それを受けたタイミングジェネレータ１３は、図９（ｂ）に示した、第２のスイッチ１１と第３のスイッチ１２がオフした後に第１のスイッチ１０をオンさせたままの状態を保つためのタイミング信号を発生する。これにより、第１のスイッチ１０は第２の動作モードで制御され、従来の場合と同様に動作して入力電圧ＶINをＡ／Ｄ変換する。
【００６９】
このように、この実施の形態６によれば、第１のスイッチ１０を実施の形態３と同等の第１の動作モードで制御するか、従来と同等の第２の動作モードで制御するかを、モード設定レジスタ２０にソフトウェアにて設定する情報によって指定することが可能となるため、利用者のニーズに合ったＡ／Ｄ変換器を提供できる効果がある。
【００７０】
実施の形態７．
上記実施の形態４から実施の形態６では、第１のスイッチ１０を実施の形態１から実施の形態３のいずれかと同等の動作モードで制御するか、従来と同等の動作モードで制御するかを二者択一で切り替える場合について示したが、第１のスイッチ１０を実施の形態１と同等の動作モードで制御するか、実施の形態２と同等の動作モードで制御するか、従来と同等の動作モードで制御するかを三者択一で切り替えるようにしてもよい。図１０はそのようなこの発明の実施の形態７によるＡ／Ｄ変換器制御方法が適用されるＡ／Ｄ変換器の構成を示すブロック図である。
【００７１】
図において、２０，２１は第１のスイッチ１０を制御する動作モードを指定するための情報がソフトウェアにて設定される、第１のモード設定レジスタ、および第２のモード設定レジスタであり、設定された情報に応じて、第１のモード設定レジスタからは第１の切替信号が、第２のモード設定レジスタからは第２の切替信号がそれぞれタイミングジェネレータ１３に出力される。タイミングジェネレータ１３はこれら第１のモード設定レジスタ２０および第２のモード設定レジスタ２１からの第１の切替信号あるいは第２の切替信号に基づいて、第１のスイッチ１０へのタイミング信号を生成するものである。なお、その他の部分については、図３の相当部分と同一符号を付してその説明を省略する。
【００７２】
ここで、この実施の形態７によるＡ／Ｄ変換器制御方法では、タイミングジェネレータ１３は、参照電圧ＶREF が変化する都度、第１のスイッチ１０をその参照電圧ＶREF が安定するまでの期間はオフとしてその後オンにする第１の動作モードを制御するためのタイミング信号と、参照電圧ＶREF が変化量が大きい場合にのみ、第１のスイッチ１０をその参照電圧ＶREF が安定するまでの期間はオフとしてその後オンにする第２の動作モードを制御するためのタイミング信号と、第２のスイッチ１１と第３のスイッチ１２がオフした後に第１のスイッチ１０をオンさせたままの状態を保持する第３の動作モードを制御するためのタイミング信号とを、第１のモード設定レジスタ２０および第２のモード設定レジスタ２１からの、第１の切替信号および第２の切替信号にしたがって切り替えて生成している。
【００７３】
次に動作について説明する。
ここで、図１１はこの発明の実施の形態７によるＡ／Ｄ変換器制御方法の動作を説明するためのタイミングチャートであり、同図（ａ）には前記第１の動作モードを制御するためのタイミング信号とその切替信号が、同図（ｂ）には第２の動作モードを制御するためのタイミング信号とその切替信号が、同図（ｃ）には第３の動作モードを制御するためのタイミング信号とその切替信号がそれぞれ示されている。Ａ／Ｄ変換動作を開始させるに当たって、まず第１の動作モードを選択したい場合には第１のモード設定レジスタ２０と第２のモード設定レジスタ２１に設定する情報をともに「１」とし、第２の動作モードを選択したい場合には第１のモード設定レジスタ２０に設定する情報を「１」、第２のモード設定レジスタ２１に設定する情報を「０」とし、第３の動作モードを選択したい場合には第１のモード設定レジスタ２０に設定する情報を「０」にする。
【００７４】
第１のモード設定レジスタ２０と第２のモード設定レジスタ２１に、ソフトウェアによって情報「１」を設定すると、タイミングジェネレータ１３に送られる第１の切替信号および第２の切替信号は両者ともＨレベルとなる。これら第１の切替信号および第２の切替信号を受けたタイミングジェネレータ１３は、図１１（ａ）に示した、参照電圧ＶREF が変化する度に第１のスイッチ１０をオフさせるタイミング信号を発生する。これにより、第１のスイッチ１０は第１の動作モードで制御され、実施の形態１の場合と同様に動作して入力電圧ＶINのＡ／Ｄ変換を行なう。
【００７５】
また、第１のモード設定レジスタ２０には情報「１」を、第２のモード設定レジスタ２１には情報「０」をソフトウェアにより設定すると、タイミングジェネレータ１３に送られる第１の切替信号のレベルはＨレベルとなり、第２の切替信号はＬレベルとなる。そのような第１の切替信号および第２の切替信号を受けたタイミングジェネレータ１３は、図１１（ｂ）に示した、参照電圧ＶREF の変化量が大きな場合にのみ、第１のスイッチ１０をオフさせるタイミング信号を発生する。これにより、第１のスイッチ１０は第２の動作モードで制御され、実施の形態２の場合と同様に動作して入力電圧ＶINのＡ／Ｄ変換を行なう。
【００７６】
一方、ソフトウェアにて第１のモード設定レジスタ２０に情報「０」を設定すると、第２のモード設定レジスタ２１に情報「０」あるいは「１」のいずれを設定しても、タイミングジェネレータ１３に送られる第１の切替信号はＬレベルとなる。それを受けたタイミングジェネレータ１３は、図１１（ｃ）に示した、第２のスイッチ１１と第３のスイッチ１２がオフした後に第１のスイッチ１０をオンさせたままの状態を保つためのタイミング信号を発生する。これにより、第１のスイッチ１０は第３の動作モードで制御され、従来の場合と同様に動作して入力電圧ＶINのＡ／Ｄ変換を行なう。
【００７７】
このように、この実施の形態７によれば、第１のスイッチ１０を実施の形態１と同等の第１の動作モードで制御するか、実施の形態２と同等の第２の動作モードで制御するか、従来と同等の第３の動作モードで制御するかを、第１のモード設定レジスタ２０と第２のモード設定レジスタ２１にソフトウェアにて設定する情報によって指定することが可能となるため、利用者のニーズに合ったＡ／Ｄ変換器を提供できる効果がある。
【００７８】
実施の形態８．
上記実施の形態７では、第１のスイッチ１０を実施の形態１と同等の動作モードで制御するか、実施の形態２と同等の動作モードで制御するか、従来と同等の動作モードで制御するかを三者択一で切り替える場合について示したが、第１のスイッチ１０を実施の形態１と同等の動作モードで制御するか、実施の形態２と同等の動作モードで制御するか、実施の形態３と同等の動作モードで制御するか、従来と同等の動作モードで制御するかを四者択一で切り替えるようにしてもよい。図１２はそのようなこの発明の実施の形態８によるＡ／Ｄ変換器制御方法が適用されるＡ／Ｄ変換器の構成を示すブロック図である。
【００７９】
図において、２２は図１０に示した第１のモード設定レジスタ２０および第２のモード設定レジスタ２１と同様に、第１のスイッチ１０を制御する動作モードを指定するための情報がソフトウェアにて設定される、第３のモード設定レジスタであり、設定された情報に応じて第３の切替信号が、前記第１のモード設定レジスタ２０からの第１の切替信号、および第２のモード設定レジスタ２１からの第２の切替信号とともにタイミングジェネレータ１３に入力される。タイミングジェネレータ１３はこれら第１の切替信号から第３の切替信号に基づいて、第１のスイッチ１０へのタイミング信号を生成するものである。なお、その他の部分については、図３の相当部分と同一符号を付してその説明を省略する。
【００８０】
ここで、この実施の形態８によるＡ／Ｄ変換器制御方法では、タイミングジェネレータ１３は、参照電圧ＶREF が変化する都度、第１のスイッチ１０をその参照電圧ＶREF が安定するまでの期間はオフとしてその後オンにする第１の動作モードを制御するためのタイミング信号と、参照電圧ＶREF が変化量が大きい場合にのみ、第１のスイッチ１０をその参照電圧ＶREF が安定するまでの期間はオフとしてその後オンにする第２の動作モードを制御するためのタイミング信号と、第１のスイッチ１０を参照電圧ＶREF が安定するまでの期間はオフとしてその後オンさせる制御を、あらかじめ回数設定レジスタ１９に設定されている回数だけ実行させる第３の動作モードを制御するためのタイミング信号と、第２のスイッチ１１と第３のスイッチ１２がオフした後に第１のスイッチ１０をオンさせたままの状態を保持する第４の動作モードを制御するためのタイミング信号とを、第１のモード設定レジスタ２０から第３のモード設定レジスタ２２からの、第１の切替信号から第３の切替信号にしたがって切り替えて生成している。
【００８１】
次に動作について説明する。
ここで、図１３はこの発明の実施の形態８によるＡ／Ｄ変換器制御方法の動作を説明するためのタイミングチャートであり、同図（ａ）には前記第１の動作モードを制御するためのタイミング信号とその切替信号が、同図（ｂ）には第２の動作モードを制御するためのタイミング信号とその切替信号が、同図（ｃ）には第３の動作モードを制御するためのタイミング信号と、その切替信号および回数設定レジスタ１９の設定値が、同図（ｄ）には第４の動作モードを制御するためのタイミング信号とその切替信号がそれぞれ示されている。
【００８２】
Ａ／Ｄ変換動作を開始させるに当たって、第１の動作モードを選択したい場合には、第１のモード設定レジスタ２０から第３のモード設定レジスタ２２に設定する情報をすべて「１」とし、第２の動作モードを選択したい場合には、第１のモード設定レジスタ２０と第３のモード設定レジスタ２２に設定する情報を「１」、第２のモード設定レジスタ２１に設定する情報を「０」とする。また、第３の動作モードを選択したい場合には、第１のモード設定レジスタ２０と第２のモード設定レジスタ２１に設定する情報を「１」、第３のモード設定レジスタ２２に設定する情報を「０」とするとともに、回数設定レジスタ１９に第１のスイッチ１０のオン／オフ回数（図示の例では「０２」）を設定し、第４の動作モードを選択したい場合には、第１のモード設定レジスタ２０に設定する情報を「０」にする。
【００８３】
ソフトウェアによって、第１のモード設定レジスタ２０から第３のモード設定レジスタ２２のすべてに情報「１」を設定すると、タイミングジェネレータ１３に送られる第１の切替信号から第３の切替信号はどれもＨレベルとなる。そのような第１の切替信号から第３の切替信号を受けたタイミングジェネレータ１３は、図１３（ａ）に示した、参照電圧ＶREF が変化する度に第１のスイッチ１０をオフさせるタイミング信号を発生する。これにより、第１のスイッチ１０は第１の動作モードで制御され、実施の形態１の場合と同様に動作して入力電圧ＶINのＡ／Ｄ変換を行なう。
【００８４】
また、第１のモード設定レジスタ２０と第３のモード設定レジスタ２２には情報「１」を、第２のモード設定レジスタ２１には情報「０」をソフトウェアにより設定すると、タイミングジェネレータ１３に送られる第１の切替信号はＨレベル、第２の切替信号はＬレベル、第３の切替信号はＨレベルとなる。そのような第１の切替信号から第３の切替信号を受けたタイミングジェネレータ１３は、図１３（ｂ）に示した、参照電圧ＶREF の変化量が大きな場合にのみ、第１のスイッチ１０をオフさせるタイミング信号を発生する。これにより、第１のスイッチ１０は第２の動作モードで制御され、実施の形態２の場合と同様に動作して入力電圧ＶINのＡ／Ｄ変換を行なう。
【００８５】
さらに、第１のモード設定レジスタ２０と第２のモード設定レジスタ２１には情報「１」を、第３のモード設定レジスタ２２には情報「０」をソフトウェアにより設定すると、タイミングジェネレータ１３に送られる第１の切替信号と第２の切替信号はＨレベルとなり、第３の切替信号はＬレベルとなる。そのような第１の切替信号から第３の切替信号を受けたタイミングジェネレータ１３は、図１３（ｃ）に示すような、回数設定レジスタ１９に設定された回数（２回）だけ、第１のスイッチ１０を参照電圧ＶREF の変化時にオフさせるタイミング信号を発生する。これにより、第１のスイッチ１０は第３の動作モードで制御され、実施の形態３の場合と同様に動作して入力電圧ＶINをＡ／Ｄ変換する。
【００８６】
一方、ソフトウェアによって第１のモード設定レジスタ２０に情報「０」を設定すると、第２のモード設定レジスタ２１および第３のモード設定レジスタ２２に情報「０」あるいは「１」のいずれを設定しても、タイミングジェネレータ１３に送られる第１の切替信号のレベルはＬレベルとなる。それを受けたタイミングジェネレータ１３は、図１３（ｄ）に示した、第２のスイッチ１１と第３のスイッチ１２がオフした後に第１のスイッチ１０をオンさせたままの状態を保つためのタイミング信号を発生する。これにより、第１のスイッチ１０は第４の動作モードで制御され、従来の場合と同様に動作して入力電圧ＶINのＡ／Ｄ変換を行なう。
【００８７】
このように、この実施の形態８によれば、第１のスイッチ１０を実施の形態１と同等の第１の動作モードで制御するか、実施の形態２と同等の第２の動作モードで制御するか、実施の形態３と同等の第３の動作モードで制御するか、従来と同等の第４の動作モードで制御するかを、第１のモード設定レジスタ２０から第３のモード設定レジスタ２２にソフトウェアにて設定する情報によって指定することが可能となるため、利用者のニーズに合ったＡ／Ｄ変換器を提供できる効果がある。
【００８８】
実施の形態９．
上記各実施の形態では、第１のスイッチ１０を参照電圧ＶREF が安定するまでの期間はオフさせておく制御を、最初の参照電圧ＶREF の変化部分から順番に実行してゆく場合ついて説明したが、参照電圧ＶREF のあらかじめ設定されている特定の変化部分についてのみ、当該制御を実行するようにしてもよい。図１４はそのようなこの発明の実施の形態９によるＡ／Ｄ変換器制御方法が適用されるＡ／Ｄ変換器の構成を示すブロック図である。図において、２３は参照電圧ＶREF の各変化部分について第１のスイッチ１０をオフさせるか否かをソフトウェア的に設定される制御レジスタであり、タイミングジェネレータ１３はこの制御レジスタ２３の内容に基づいて、第１のスイッチ１０へのタイミング信号を生成するものである。なお、他の部分については、図１８に示した実施の形態１の場合のそれと同一であるため、その説明は省略する。
【００８９】
次に動作について説明する。
ここで、図１５はこの発明の実施の形態９に係るＡ／Ｄ変換器制御方式の動作を説明するためのタイミングチャートであり、図１６は制御レジスタ２３の設定内容の一例を示す説明図である。Ａ／Ｄ変換動作を開始させるに当たって、まず制御レジスタ２３に、第１のスイッチ１０の参照電圧ＶREF の各変化部分におけるオン／オフの状況をソフトウェアにて設定する。この場合には、図１６に示すように、参照電圧ＶREF の１回目の変化部分と３回目の変化部分において第１のスイッチ１０をオフさせるための情報が設定される。このように制御レジスタ２３をあらかじめ設定しておくことで、参照電圧ＶREF の各変化部分における第１のスイッチ１０のオン／オフを任意に決定することができる。
【００９０】
なお、この場合のＡ／Ｄ変換の動作は、基本的には上記各実施の形態と同等であるが、第１のスイッチ１０のオン／オフの制御に違いがある。すなわち、タイミングジェネレータ１３は、逐次近似レジスタ２にセットされた新たなディジタルデータをスイッチ群６に送って参照電圧ＶREF を変化させる度に、制御レジスタ２３を参照して、第１のスイッチ１０をオフさせるか否かを判定する。この場合、図１６に示すように、制御レジスタ２３の内容は「１０１０・・・」であるため、タイミングジェネレータ１３は図１５に示すように、参照電圧ＶREF の１回目と３回目の変化部分において第１のスイッチ１０をオフさせるタイミング信号を生成して第１のスイッチ１０へ送出する。
【００９１】
第１のスイッチ１０はこのタイミングジェネレータ１３の生成したタイミング信号によって制御され、参照電圧ＶREF の１回目の変化部分と３回目の変化部分においては、その値が安定するまでの期間オフとなるが、それ以外の変化部分では参照電圧ＶREF が変化してもオフしない。そして、最後的には第２のスイッチ１１がオフする直前の入力電圧ＶINのＡ／Ｄ変換値が、逐次近似レジスタ２より得られる。
【００９２】
このように、この実施の形態９によれば、参照電圧ＶREF の各変化部分における第１のスイッチ１０のオン／オフを任意に制御できるため、参照電圧ＶREF の制御途中の過渡状態による誤差電位出力の影響を受ける期間について、必要に応じて第１のスイッチ１０をオフさせることが可能となって、Ａ／Ｄ変換器の高速化および高精度化がはかれる効果がある。
【００９３】
実施の形態１０．
上記各実施の形態においては、Ｓ＆Ｈ機能を有した逐次変換方式によるＡ／Ｄ変換器の制御方法について説明したが、この発明のＡ／Ｄ変換器制御方法は容量結合方式によるＡ／Ｄ変換器にも適用可能である。図１９はそのようなこの発明によるＡ／Ｄ変換器制御方法が適用される容量結合方式のＡ／Ｄ変換器の構成を示すブロック図であり、図１８に示したＳ＆Ｈ機能を有する逐次変換方式のＡ／Ｄ変換器における各部に相当する部分には、同一の符号を付してその説明を省略する。図において、１４はその一端がインバータ９の入力側に接続されているキャパシタであり、以下、このキャパシタ１４を第２のキャパシタと呼び、同様にその一端がインバータ９の入力側に接続されているキャパシタ８を第１のキャパシタと呼んで互いを区別することにする。１５はたとえば集積回路のアナログ基準電位ＡＶＳＳなどの基準となる電位が印加されている基準端子であり、１６は上位ビットの比較の際に用いられる参照電圧ＶREF と、下位ビットの比較の際に用いられる参照電圧ＶREF とを別々に出力する点で、図１８に符号６を付して示したものとは異なるスイッチ群（Ｄ／Ａ変換部）である。
【００９４】
また、１７はスイッチ群１６より出力される下位ビットの比較時における参照電圧ＶREF を第２のキャパシタ１４の他端に印加する第４のスイッチであり、１８は基準端子１５に印加されたアナログ基準電位ＡＶＳＳを第２のキャパシタ１４の他端に与えるための第５のスイッチである。なお、これら第４のスイッチ１７および第５のスイッチ１８も、第１のスイッチ１０、第２のスイッチ１１および第３のスイッチ１２と同様に、たとえば電界効果トランジスタアナログスイッチのような半導体スイッチが用いられ、タイミングジェネレータ１３の発生するタイミングにしたがってオン／オフ動作している。
【００９５】
このように、図１８に示したＳ＆Ｈ機能を有する逐次変換方式のＡ／Ｄ変換器との構成上の違いとしては、第１のスイッチ１０が上位ビットの比較時において参照電圧ＶREF を制御するスイッチになり、下位ビットの比較時においては、第４のスイッチ１７によって参照電圧ＶREF を制御する点、および、第５のスイッチ１８がオンすると、インバータ９の入力側が第２のキャパシタ１４を介してアナログ基準電位ＡＶＳＳにつながる構成となっている点である。
【００９６】
次に動作について説明する。
図１７はこの実施の形態１０におけるＡ／Ｄ変換器制御方法による、図１９に示した容量結合方式によるＡ／Ｄ変換器の動作を説明するためのタイミングチャートである。なお、ここでは上位の５ビットと下位の３ビットを別々にＡ／Ｄ変換する、変換ビット数が８ビットのＡ／Ｄ変換器を例にしており、したがって、逐次近似レジスタ２としては８ビット構成のものが用いられ、ラダー抵抗３には同一抵抗値をもつ２５６個の抵抗が直列接続されたものが、スイッチ群６にはラダー抵抗３の各抵抗の接続点に接続された２５５個のスイッチより成るものがそれぞれ用いられている。以下にこの容量結合方式のＡ／Ｄ変換器のＡ／Ｄ変換器制御方法について説明する。
【００９７】
なお、この場合、第２のスイッチ１１、第３のスイッチ１２、および第５のスイッチ１８はともに、第１のキャパシタ８および第２のキャパシタ１４の充電時にのみ動作しているが、第１のスイッチ１０と第４のスイッチ１７は第１のキャパシタ８、第２のキャパシタ１４の充電完了後においてもこれらとは独立に動作させている。すなわち、入力電圧ＶINのＡ／Ｄ変換に際して、まず第１のスイッチ１０と第４のスイッチ１７をオフにし、第３のスイッチ１２と第２のスイッチ１１を順次オンさせて、第１のキャパシタ８を入力電圧ＶINと、インバータ９の入力側と出力側を短絡した場合にその入出力特性によって定まる電位Ｖ0 との差にて充電するとともに、第５のスイッチ１８をオンさせて、第２のキャパシタ１４をアナログ基準電位ＡＶＳＳと前記電位Ｖ0 との差にて充電する。第１のキャパシタ８と第２のキャパシタ１４の充電が終わると、第２のスイッチ１１と第５のスイッチ１８をオフさせ、さらに第３のスイッチ１２もオフさせる。
【００９８】
その後、第１のスイッチ１０と第４のスイッチ１７とをオンさせて、まず上位ビットのＡ／Ｄ変換を開始する。上位ビットの比較が開始されると、スイッチ群１６より出力された参照電圧ＶREF が、オンしている第１のスイッチ１０を経由して第１のキャパシタ８に与えられる。なお、この上位ビットの比較時においては常時、スイッチ群１６より第４のスイッチ１７に対して一定電圧（０Ｖ）が固定的に与えられている。インバータ９はその参照電圧ＶREF と第１のキャパシタ８と第２のキャパシタの充電電圧の和とを比較して、その比較結果に基づいた出力を制御回路１に送る。制御回路１はその比較結果に基づいて出力するディジタルデータを変化させ、そのディジタルデータが逐次近似レジスタ２に保持される。そのときタイミングジェネレータ１３は次のタイミング信号を発生させ、第１のスイッチ１０をオフさせた後、逐次近似レジスタ２に対して保持しているディジタルデータをスイッチ群６に転送させる。
【００９９】
スイッチ群６は逐次近似レジスタ２から送られてきたディジタルデータによって制御され、当該スイッチ群６より出力される参照電圧ＶREF が更新される。このとき、第２のスイッチ１１、第５のスイッチ１８、および第３のスイッチ１２はそのままオフの状態に保持されているが、第１のスイッチ１０および第４のスイッチ１７はオンからオフに切り替えられている。したがって、この更新時の変化の過渡状態にある参照電圧ＶREF が第１のキャパシタ８に与えられることはなく、当該更新によって０Ｖの一定電圧が影響を受けても、それがそのまま第２のキャパシタ１４に与えられることはない。タイミングジェネレータ１３はスイッチ群６より出力されている参照電圧ＶREF が安定すると、タイミング信号を発生させて第１のスイッチ１０および第４のスイッチ１７をオンさせる。
【０１００】
第１のスイッチ１０のオンによって、その安定した参照電圧ＶREF がこの第１のスイッチ１０を介して第１のキャパシタ８に印加されるとともに、第４のスイッチ１７のオンによって、０Ｖの一定電圧が第２のキャパシタ１４に印加される。そのとき、第１のキャパシタ８および第２のキャパシタ１４は、最初に充電された入力電圧ＶINおよび基準電圧ＡＶＳＳに保持されているので、インバータ９においてそれらの和とこの新たな参照電圧ＶREF との比較が行なわれ、インバータ９からはその比較結果に基づく出力値が制御回路１に出力される。以下同様にして、上位５ビットのＡ／Ｄ変換が順次実行される。
【０１０１】
この上位５ビットのＡ／Ｄ変換が終了すると、次に下位ビットのＡ／Ｄ変換に移る。下位ビットの比較が開始されると、スイッチ群１６より、上記上位ビットの比較によって確定されたＡ／Ｄ変換値に対応する最終電圧値を、オンしている第１のスイッチ１０を経由して第１のキャパシタ８に与えるとともに、上記最終電圧値を差し引いた下位ビット変換用の参照電圧ＶREFSが、オンしている第４のスイッチ１７を経由して第２のキャパシタ１４に与えられる。なお、この確定されたＡ／Ｄ変換値に対応する最終電圧値は、下位ビットの比較時においては常時、スイッチ群１６より第１のスイッチ１０に固定的に与えられている。インバータ９はこの最終電圧値と参照電圧ＶREFSの和と、第１のキャパシタ８と第２のキャパシタ１４の充電電圧の和とを比較して、その比較結果に基づいた出力を制御回路１に送る。制御回路１はその比較結果に基づいて出力するディジタルデータを変化させ、そのディジタルデータが逐次近似レジスタ２に保持される。そのときタイミングジェネレータ１３は次のタイミング信号を発生させて、第４のスイッチ１７をオフさせ、さらに、逐次近似レジスタ２に対して保持しているディジタルデータをスイッチ群６に転送させる。
【０１０２】
スイッチ群６は逐次近似レジスタ２から送られてきたディジタルデータによって制御され、それによって、当該スイッチ群６より出力される下位ビット変換用の参照電圧ＶREFSが更新される。このとき、第５のスイッチ１８、第２のスイッチ１１、および第３のスイッチ１２はそのままオフの状態に保持されており、第４のスイッチ１７および第１のスイッチ１０はオンからオフに切り替えられている。したがって、第２のキャパシタ１４にこの更新時の過渡状態にある参照電圧ＶREFSが印加されることはなく、当該更新によって最終電圧値が影響を受けても、それがそのまま第１のキャパシタ８に与えられることはない。
【０１０３】
スイッチ群６より出力されている下位ビット変換用の参照電圧ＶREFSが安定すると、タイミングジェネレータ１３は第４のスイッチ１７と第１のスイッチ１０をオンさせる。この第４のスイッチ１４のオンによって、その安定した参照電圧ＶREFSがこの第４のスイッチ１７を介して第２のキャパシタ１４に印加されるとともに、第１のスイッチ１０のオンによって、最終電圧値が第１のキャパシタ８に印加される。そのとき、第１のキャパシタ８および第２のキャパシタ１４は、最初に充電された入力電圧ＶINおよび基準電圧ＡＶＳＳに保持されているので、インバータ９においてそれらの和と、この新たな下位ビット変換用の参照電圧ＶREFSと最終電圧値の和との比較が行なわれ、インバータ９からはその比較結果に基づく出力値が制御回路１に出力される。以下同様にして、下位３ビットのＡ／Ｄ変換が順次実行される。
【０１０４】
このように、この実施の形態１０によれば、第１のキャパシタ８および第２のキャパシタ１４の充電完了後は、第１のスイッチ１０と第４のスイッチ１７をその他のスイッチとは独立に制御して、制御途中における過渡状態の影響を受けやすい期間に第１のスイッチ１０および第４のスイッチ１７をオフさせることにより、スイッチ群６によるラダー抵抗３の切り替え制御途中の過渡状態にあって、参照電圧ＶREF や下位ビット変換用の参照電圧ＶREFSが不安定な状態にある場合に、それらが第１のキャパシタ８や第２のキャパシタ１４にそのまま印加されることがなくなるため、これら参照電圧ＶREF あるいはＶREFSの変化時における制御途中の過渡状態による誤差電位出力の影響を受けることがなくなって、容量結合方式のＡ／Ｄ変換器においても変換精度の高いＡ／Ｄ変換器制御方法が得られる効果がある。
【０１０５】
なお、上記実施の形態１〜実施の形態９では、それぞれのＡ／Ｄ変換器制御方法が適用されるＳ＆Ｈ機能を有した逐次変換方式によるＡ／Ｄ変換器として、変換ビット数が４ビットのものについて説明し、実施の形態１０ではそのＡ／Ｄ変換器制御方法が適用される容量結合方式によるＡ／Ｄ変換器として、変換ビット数が８ビットのものについて説明したが、いずれも説明の都合上、変換ビット数を４ビットあるいは８ビットとしたものを例示したまでであり、この発明はそれらにのみ限定されるものでないことはいうまでもない。
【０１０６】
【発明の効果】
以上のように、請求項１記載の発明によれば、第１のスイッチを第２のスイッチおよび第３のスイッチとは独立に動作させ、Ａ／Ｄ変換に際して、第１のスイッチをオフさせ、第２のスイッチと第３のスイッチをオンさせてキャパシタを充電した後、第２のスイッチと第３のスイッチとをオフさせて第１のスイッチをオンさせ、以後、参照電圧を順次変化させながら、第１のスイッチのみを参照電圧が安定するまでの期間はオフとしてその後オンにするように構成したので、Ａ／Ｄ変換が行なわれている間、第１のスイッチが参照電圧の変化部分でオフするため、スイッチ群の制御途中の過渡状態にある参照電圧がキャパシタに印加されることがなくなって、入力電圧をまだ安定していない参照電圧と比較するようなことがなくなるため、過渡状態にある誤差電位出力の影響を受けることがなく、変換精度の高いＡ／Ｄ変換器制御方法が得られる効果がある。
【０１０７】
請求項２記載の発明によれば、Ｄ／Ａ変換部の出力する参照電圧が変化する都度、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンさせる制御を実行するように構成したので、Ａ／Ｄ変換が行なわれている間、参照電圧が変化する度に第１のスイッチが必ずオフするため、入力電圧をまだ安定していない参照電圧と比較するようなことがなくなって、スイッチ群の制御途中の過渡状態にある誤差電位出力の影響を防止して、Ａ／Ｄ変換の変換精度を向上させることができる効果がある。
【０１０８】
請求項３記載の発明によれば、Ｄ／Ａ変換部の出力する参照電圧の変化部分の指定された部分についてのみ、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンにする制御を実行するように構成したので、指定された参照電圧の変化部分においては、入力電圧をまだ安定していない参照電圧と比較するようなことがなくなって、Ａ／Ｄ変換の変換精度を向上させることが可能となり、また前記第１のスイッチをオフさせる制御を参照電圧の変化部分のすべてにおいて実行しなくてすむため、Ａ／Ｄ変換の変換速度を高速化できる効果がある。
【０１０９】
請求項４記載の発明によれば、Ｄ／Ａ変換部の出力する参照電圧の変化が大きい場合についてのみ、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンさせる制御を実行するように構成したので、Ａ／Ｄ変換の変換精度を向上させることが可能になるとともに、変換速度の高速化もはかれる効果がある。
【０１１０】
請求項５記載の発明によれば、あらかじめ設定された回数に達するまで、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンさせる制御を実行するように構成したので、Ａ／Ｄ変換の変換精度を向上させることが可能になるとともに、変換速度の高速化もはかれる効果がある。
【０１１１】
請求項６記載の発明によれば、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンさせる制御を行なうか否かを、あらかじめ設定された第１のスイッチの動作モードにしたがって選択するように構成したので、Ａ／Ｄ変換の変換精度の向上および変換速度の高速化をはかることが可能になるとともに、利用者のニーズにあったＡ／Ｄ変換器を提供できる効果がある。
【０１１２】
請求項７記載の発明によれば、参照電圧が変化する都度、第１のスイッチをその参照電圧が安定するまでの期間はオフとしてその後オンにする制御と、第２のスイッチと第３のスイッチがオフした後に第１のスイッチをオンさせたままの状態を保つ制御との切り替えを、あらかじめ設定された第１のスイッチの動作モードに応じて行なうように構成したので、Ａ／Ｄ変換の変換精度の向上および変換速度の高速化をはかることが可能になるとともに、利用者のニーズにあったＡ／Ｄ変換器を提供できる効果がある。
【０１１３】
請求項８記載の発明によれば、参照電圧の変化が大きい場合にのみ、第１のスイッチをその参照電圧が安定するまでの期間はオフとしてその後オンにする制御と、第２のスイッチと第３のスイッチがオフした後に第１のスイッチをオンさせたままの状態を保つ制御との切り替えを、あらかじめ設定された第１のスイッチの動作モードに応じて行なうように構成したので、Ａ／Ｄ変換の変換精度の向上および変換速度の高速化をはかることが可能になるとともに、利用者のニーズにあったＡ／Ｄ変換器を提供できる効果がある。
【０１１４】
請求項９記載の発明によれば、あらかじめ設定された回数だけ、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンにする制御と、第２のスイッチと第３のスイッチがオフした後に第１のスイッチをオンさせたままの状態を保つ制御との切り替えを、あらかじめ設定された第１のスイッチの動作モードに応じて行なうように構成したので、Ａ／Ｄ変換の変換精度の向上および変換速度の高速化をはかることが可能になるとともに、利用者のニーズにあったＡ／Ｄ変換器を提供できる効果がある。
【０１１５】
請求項１０記載の発明によれば、参照電圧が変化する都度、第１のスイッチをその参照電圧が安定するまでの期間はオフとしてその後オンにする制御と、参照電圧の変化が大きい場合にのみ、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンにする制御と、第２のスイッチと第３のスイッチがオフした後に第１のスイッチをオンさせたままの状態を保つ制御の切り替えを、あらかじめ設定された第１のスイッチの動作モードに応じて行なうように構成したので、Ａ／Ｄ変換の変換精度の向上および変換速度の高速化をはかることが可能になるとともに、利用者のニーズにあったＡ／Ｄ変換器を提供できる効果がある。
【０１１６】
請求項１１記載の発明によれば、参照電圧が変化する都度、第１のスイッチをその参照電圧が安定するまでの期間はオフとしてその後オンにする制御と、参照電圧の変化が大きい場合にのみ、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンにする制御と、あらかじめ設定された回数だけ、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンにする制御と、第２のスイッチと第３のスイッチがオフした後に第１のスイッチをオンさせたままの状態を保つ制御の切り替えを、あらかじめ設定された第１のスイッチの動作モードに応じて行なうように構成したので、Ａ／Ｄ変換の変換精度の向上および変換速度の高速化をはかることが可能になるとともに、利用者のニーズにあったＡ／Ｄ変換器を提供できる効果がある。
【０１１７】
請求項１２記載の発明によれば、参照電圧の変化部分のうちのあらかじめ設定された部分においてのみ、第１のスイッチを参照電圧が安定するまでの期間はオフとしてその後オンさせる制御を実行するように構成したので、Ａ／Ｄ変換の変換精度を向上させることが可能になるとともに、変換速度の高速化もはかれる効果がある。
【０１１８】
請求項１３記載の発明によれば、上位ビットと下位ビットとを別々にＡ／Ｄ変換するに際して、第１のキャパシタおよび第２のキャパシタの充電完了後は、第１のスイッチと第４のスイッチをその他のスイッチとは独立に動作させ、第１および第２のキャパシタを充電した後、上位ビットのＡ／Ｄ変換時には、参照電圧を順次変化させながら、第１のスイッチおよび第４のスイッチをその参照電圧が安定するまでの期間はオフとしてその後オンにするとともに、下位ビットのＡ／Ｄ変換時には、下位ビット変換用の参照電圧を順次変化させながら、第４のスイッチと第１のスイッチをその参照電圧が安定するまでの期間はオフとしてその後オンにするように構成したので、スイッチ群の制御途中の過渡状態にある参照電圧が第１のキャパシタおよび第２のキャパシタに印加されることがなくなって、過渡状態にある誤差電位出力の影響を受けることがなくなるため、容量結合方式によるＡ／Ｄ変換器においても変換精度の高いＡ／Ｄ変換器制御方法が得られる効果がある。
【図面の簡単な説明】
【図１】  この発明の実施の形態１によるＡ／Ｄ変換器制御方法の動作を説明するためのタイミングチャートである。
【図２】  この発明の実施の形態２によるＡ／Ｄ変換器制御方法の動作を説明するためのタイミングチャートである。
【図３】  この発明の実施の形態３によるＡ／Ｄ変換器制御方法が適用されるＡ／Ｄ変換器の構成を示すブロック図である。
【図４】  この発明の実施の形態３における動作を説明するためのタイミングチャートである。
【図５】  この発明の実施の形態４および実施の形態５によるＡ／Ｄ変換器制御方法が適用されるＡ／Ｄ変換器の構成を示すブロック図である。
【図６】  この発明の実施の形態４における動作を説明するためのタイミングチャートである。
【図７】  この発明の実施の形態５における動作を説明するためのタイミングチャートである。
【図８】  この発明の実施の形態６によるＡ／Ｄ変換器制御方法が適用されるＡ／Ｄ変換器の構成を示すブロック図である。
【図９】  この発明の実施の形態６における動作を説明するためのタイミングチャートである。
【図１０】  この発明の実施の形態７によるＡ／Ｄ変換器制御方法が適用されるＡ／Ｄ変換器の構成を示すブロック図である。
【図１１】  この発明の実施の形態７における動作を説明するためのタイミングチャートである。
【図１２】  この発明の実施の形態８によるＡ／Ｄ変換器制御方法が適用されるＡ／Ｄ変換器の構成を示すブロック図である。
【図１３】  この発明の実施の形態８における動作を説明するためのタイミングチャートである。
【図１４】  この発明の実施の形態９によるＡ／Ｄ変換器制御方法が適用されるＡ／Ｄ変換器の構成を示すブロック図である。
【図１５】  この発明の実施の形態９における動作を説明するためのタイミングチャートである。
【図１６】  この発明の実施の形態９における制御レジスタの内容の一例を示す説明図である。
【図１７】  この発明の実施の形態１０によるＡ／Ｄ変換器制御方法の動作を説明するためのタイミングチャートである。
【図１８】  この発明の実施の形態１、実施の形態２および従来のＡ／Ｄ変換器制御方法が適用される、Ｓ＆Ｈ機能を有した逐次変換方式によるＡ／Ｄ変換器の構成を示すブロック図である。
【図１９】  この発明の実施の形態１０および従来のＡ／Ｄ変換器制御方法が適用される、容量結合方式によるＡ／Ｄ変換を示すブロック図である。
【図２０】  従来のＳ＆Ｈ機能を有した逐次変換方式によるＡ／Ｄ変換器制御方法の動作を説明するためのタイミングチャートである。
【図２１】  従来の容量結合方式によるＡ／Ｄ変換器制御方法の動作を説明するためのタイミングチャートである。
【符号の説明】
１  制御回路、３  ラダー抵抗（Ｄ／Ａ変換部）、６，１６  スイッチ群（Ｄ／Ａ変換部）、８  キャパシタ（第１のキャパシタ）、１０  第１のスイッチ、１１  第２のスイッチ、１２  第３のスイッチ、１４  第２のキャパシタ、１７第４のスイッチ、１８  第５のスイッチ。
【図１】
0003819986.tif 000002
【図２】
0003819986.tif 000003
【図３】
0003819986.tif 000004
【図４】
0003819986.tif 000005
【図５】
0003819986.tif 000006
【図６】
0003819986.tif 000007
【図７】
0003819986.tif 000008
【図８】
0003819986.tif 000009
【図９】
0003819986.tif 000010
【図１０】
0003819986.tif 000011
【図１１】
0003819986.tif 000012
【図１２】
0003819986.tif 000013
【図１３】
0003819986.tif 000014
【図１４】
0003819986.tif 000015
【図１５】
0003819986.tif 000016
【図１６】
0003819986.tif 000017
【図１７】
0003819986.tif 000018
【図１８】
0003819986.tif 000019
【図１９】
0003819986.tif 000020
【図２０】
0003819986.tif 000021
【図２１】
0003819986.tif 000022