(57)【特許請求の範囲】
【請求項１】
夫々異なる電源を用いるロジック回路ブロック及びアナログ回路ブロックよりなる表示駆動集積回路において、
前記各回路ブロックへ前記各電源を接続する場合に、前記ロジック回路ブロックに接続した後に前記アナログ回路ブロックに接続する電源接続手段を内蔵していることを特徴とする表示駆動集積回路。
【請求項２】
前記ロジック回路ブロックは液晶表示駆動回路のロジック回路部分を含み、前記アナログ回路ブロックは、駆動信号発生用アナログ回路部分を含むことを特徴とする請求項１に記載の表示駆動集積回路。
【請求項３】
前記各回路ブロックへ夫々対応する駆動信号線を、当該回路ブロックへ前記各電源が接続された後に接続する信号接続手段を内蔵したことを特徴とする請求項１又は２に記載の表示駆動集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示駆動回路のような表示駆動集積回路装置の電源シーケンス制御手段の改良に関する。
【０００２】
【従来の技術】
液晶表示駆動回路を有する従来の集積回路の構成例を図６に示す。図６に示した例は信号ラインを駆動するアナログ信号ドライバに対応する。この集積回路４５は内部ロジック回路ブロック４１とアナログ回路ブロック４２とから構成される。各々の回路ブロックには通常、異なる電源が供給されており、内部ロジック回路ブロック４１へは電源ＶＤＤが供給され、アナログ回路ブロック４２へは電源ＶＳＨが供給される。スイッチ４３，４４は前記電源ＶＤＤ，ＶＳＨの集積回路４５への接続をオン、オフするスイッチであり、集積回路４５の外部に配置されている。スイッチ４３はＶＤＤに、スイッチ４４はＶＳＨの接続に対応する。また、各々の回路ブロックへは各々駆動信号が供給され、内部ロジック回路ブロック４１へはクロック信号、スタート信号等の駆動タイミング信号を含むロジック部信号線４９が接続され、アナログ回路ブロック４２はアナログの表示画像信号データを含むアナログ部信号線５０が接続されている。駆動信号出力はＬＣＤ等の表示デバイスへ接続される。また、ＧＮＤは各回路ブロックの接地電位である。
この集積回路４５に電源を投入して動作させる際は、内部ロジック回路ブロック４１の電源ＶＤＤを先に投入してロジック部信号線４９から信号を印加し、次にアナログ回路ブロック４２の電源ＶＳＨを投入してアナログ部信号線５０から信号を印加する、即ちスイッチ４３を先にオンにして、次にスイッチ４４をオンにする、というような電源及び信号の投入順序が定められている。これは、ラッチアップ発生による破壊や誤動作を防止するためである。
【０００３】
【発明が解決しようとする課題】
上述した電源の投入順序のコントロールのためには電源シーケンス制御手段が必要であるが、従来の表示駆動回路装置では係る電源シーケンス制御手段を備えておらず、電源のシーケンス制御を外部で行うため外付け回路を用いる必要があった。そのため、表示駆動回路全体の実装占有面積の増大や、外付け部品によるコスト増加が発生していた。
【０００４】
本発明の目的は各回路部分の電源（及び信号入力）の投入順序を制御する電源シーケンス制御手段を内蔵して一体化させた表示駆動集積回路を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明の表示駆動集積回路は夫々異なる電源を用いるロジック回路ブロック及びアナログ回路ブロックよりなる表示駆動集積回路において、前記各回路ブロックへ前記各電源を接続する場合に、前記ロジック回路ブロックに接続した後に前記アナログ回路ブロックに接続する電源接続手段を内蔵していることを要旨とする。
【０００６】
この発明によれば、電源接続手段は駆動装置内で各電源を前記ロジック回路ブロックに接続した後に前記アナログ回路ブロックに接続する。その結果、外付け回路を用いることなく駆動装置を用いることができる。
【０００７】
また本発明の表示駆動集積回路において、前記ロジック回路ブロックは液晶表示駆動回路のロジック回路部分を含み、前記アナログ回路ブロックは、駆動信号発生用アナログ回路部分を含む。
【０００８】
また本発明の表示駆動集積回路において、前記各回路ブロックへ夫々対応する駆動信号線を、当該回路ブロックへ前記各電源が接続された後に接続する信号接続手段を更に内蔵させてもよい。
【００１０】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態にかかる表示駆動集積回路を説明する。図１は本発明の実施の形態にかかる表示駆動集積回路の第一の実施例を示すブロック図である。図１に示した例は従来例として図６に示した信号ラインを駆動するアナログ信号ドライバと同様の構成を有するものである。この集積回路４５は内部ロジック回路ブロック４１、アナログ回路ブロック４２、電源接続用スイッチ４６から構成される。内部ロジック回路ブロック４１へは電源ＶＤＤが供給され、アナログ回路ブロック４２へは電源接続用スイッチ４６を介して電源ＶＳＨが供給される。また、各々の回路ブロックへは各々駆動信号が供給され、内部ロジック回路ブロック４１へは駆動タイミング信号を含むロジック部信号線４９が接続され、アナログ回路ブロック４２へはアナログの表示画像信号データを含むアナログ部信号線５０が接続されている。従って、図６の従来の構成に対して電源接続用スイッチ４６が集積回路内に内蔵されている点が異なっている。
【００１１】
上記集積回路４５において、内部ロジック回路ブロック４１に電源ＶＤＤが投入されると、その時だけＶＤＤによって電源接続スイッチ４６がオンとなる。それによって、アナログ回路ブロック４２に電源ＶＳＨが投入される。これによって、ＶＤＤが先にオンとなり、次にＶＳＨがオンとなる、というラッチアップ発生による破壊や誤動作が発生しない電源投入シーケンスが生成される。この動作は集積回路４５の電源端子に電源ＶＤＤ，ＶＳＨのどちらが先に接続されても、必ずＶＤＤが先に投入されることになる。
【００１２】
図２は本発明の実施の形態にかかる表示駆動集積回路の第二の実施例を示すブロック図である。図２に示した例は上記図１と同じく信号ラインを駆動するアナログ信号ドライバと同様の構成を有するものである。この集積回路４５は内部ロジック回路ブロック４１、アナログ回路ブロック４２、電源接続用スイッチ４６、ロジック部信号線接続用スイッチ４７、アナログ部信号線接続用スイッチ４８から構成される。内部ロジック回路ブロック４１へは電源ＶＤＤが供給され、アナログ回路ブロック４２へは電源接続用スイッチ４６を介して電源ＶＳＨが供給される。また、各々の回路ブロックへは各々駆動信号が供給され、内部ロジック回路ブロック４１へは駆動タイミング信号を含むロジック部信号線４９がロジック部信号線接続用スイッチ４７を介して接続され、アナログ回路ブロック４２へはアナログの表示画像信号データを含むアナログ部信号線５０がアナログ部信号線接続用スイッチ４８を介して接続されている。従って、図１に示した本発明の第一の実施例に対してロジック部信号線接続用スイッチ４７とアナログ部信号線接続用スイッチ４８が集積回路に内蔵されている点が異なっている。また、図６の従来の構成に対しては、電源接続用スイッチ４６、ロジック部信号線接続用スイッチ４７、アナログ部信号線接続用スイッチ４８が付加されており、これらをまとめて電源シーケンス制御回路５１とする。
【００１３】
上記集積回路４５において、内部ロジック回路ブロック４１に電源ＶＤＤが投入されると、その時だけＶＤＤによってロジック部信号線接続用スイッチ４７がオンとなる。それによって、ロジック部信号線４９が内部ロジック回路ブロック４１に接続される。これと共に電源接続用スイッチ４６にＶＤＤが与えられてオンとなる。これによってアナログ回路ブロック４２に電源ＶＳＨが投入される。これに続いて、アナログ部信号線接続用スイッチ４８にＶＳＨが与えられてオンとなる。これによって、アナログ部信号線５０がアナログ回路ブロック４２に接続される。この動作によってＶＤＤが最初にオンとなり、次にロジック部信号線が接続され、次にＶＳＨがオンとなり、最後にアナログ部信号線が接続される、というラッチアップ発生による破壊や誤動作が発生しない電源・信号線投入シーケンスが生成される。
【００１４】
この動作は集積回路４５の電源端子への電源ＶＤＤ，ＶＳＨの接続や、信号入力端子へのロジック部信号線、アナログ部信号線の接続の順序にかかわらず、必ず上記の電源・信号線投入シーケンスによって電源・信号線の接続が行われる。
【００１５】
このようにして電源接続手段及び信号接続手段は外部電源及び外部駆動信号線の接続順序に関係なく、誤動作が発生しない順序で電源及び信号線を各回路ブロックに接続することができる。
【００１６】
以下に本発明の液晶表示駆動回路を備えた液晶テレビの一実施例を説明する。
図４はこの液晶テレビの全体構成を示す。
【００１７】
この図３において、液晶テレビ１は、アンテナ２、チューナー３、ＩＦ回路４、クロマ回路５、コントローラ６、走査電極駆動回路７、信号電極駆動回路８、ＴＦＴ液晶表示パネル９、駆動電圧発生回路１０及びスイッチ部１１により構成されている。
【００１８】
アンテナ２は、受信電波をチューナー３に供給し、チューナー３は、コントローラ６から入力されるチューニング制御信号ＶＴに従って指定チャンネルを選択し、アンテナ２から供給される受信電波を中間周波信号に変換してＩＦ回路４に出力する。
【００１９】
ＩＦ回路４は、中間周波増幅回路、映像検波回路、映像増幅回路等により構成され、チューナー３から入力される中間周波信号を映像検波回路により映像検波を行ってカラー映像信号を取り出し、このカラー映像信号の中から音声信号を取り出して図示しない音声回路に出力し、映像増幅回路によりカラー映像信号を増幅してクロマ回路５に出力し、また、カラー映像信号の中から水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃを取り出してコントローラ６に出力する。
【００２０】
クロマ回路５は、ＩＦ回路４から入力されるカラー映像信号からＲ，Ｇ，Ｂの各色映像信号を分離して信号電極駆動回路８に出力する。
【００２１】
コントローラ６は、走査電極駆動回路７及び信号電極駆動回路８を制御するＣＰＵ（Control Processing Unit）等から構成され、スイッチ部１１で操作されるチューニングキー操作に従ってチューナー３にチューニング制御信号ＶＴを出力し、ＩＦ回路４から入力される水平同期信号Ｈｓｙｎｃと垂直同期信号Ｖｓｙｎｃに基づいて走査電極駆動回路７及び信号電極駆動回路８を制御する各種タイミング制御信号を生成して、走査電極駆動回路７へ垂直制御信号１２を供給し、信号電極駆動回路８に水平制御信号１３を供給する。また、信号電極駆動回路８には映像信号１６が供給される。これらの制御信号により走査電極駆動回路７における１フレーム内の１フィールド毎の走査電極の順次走査タイミングを制御すると共に、信号電極駆動回路８における１フレーム内の１フィールド毎の信号電極の映像信号１６のサンプリングタイミングを制御する。
【００２２】
走査電極駆動回路７は、図４にブロック構成を示すように、タイミング作成回路２１、シフトレジスタ２２、ゲート回路２３、レベルシフタ２４、出力バッファ２５及び電源シーケンス制御回路２６により構成され、シフトレジスタ２２、ゲート回路２３、レベルシフタ２４及び出力バッファ２５は、ＴＦＴ液晶表示パネル９に設けられた２２０本の走査電極を順次走査するように構成されている。
【００２３】
信号電極駆動回路８は、図５にブロック構成を示すように、タイミング作成回路３１、シフトレジスタ３２、レベルシフタ３３、サンプルホールド回路３４、出力バッファ３５及び電源シーケンス制御回路３６により構成され、シフトレジスタ３２、レベルシフタ３３、サンプルホールド回路３４及び出力バッファ３５は、ＴＦＴ液晶表示パネル９に設けられた２８０本の信号電極を順次駆動するように構成されている。
【００２４】
図４に示した走査電極駆動回路７には駆動電圧発生回路１０から回路駆動用の複数の電源１４が供給される。この電源１４は電源シーケンス制御回路２６を介して走査電極駆動回路７の内部の各回路ブロックへ接続される。この電源シーケンス制御回路２６は図２に示した実施例での電源シーケンス制御回路５１で示したような複数のスイッチにより構成されたものである。上記走査電極駆動回路７では電源シーケンス制御回路２６によってロジック回路ブロックであるタイミング作成回路２１、シフトレジスタ２２、ゲート回路２３、レベルシフタ２４及びアナログ回路ブロックである出力バッファ２５の順に、誤動作が発生しない順序で、対応する駆動電圧が投入される。
【００２５】
同様に図５に示した信号電極駆動回路８には駆動電圧発生回路１０から回路駆動用の複数の電源１５が供給される。この電源１５は電源シーケンス制御回路３６を介して信号電極駆動回路８の内部の各回路ブロックへ接続される。上記信号電極駆動回路８ではロジック回路ブロックであるタイミング作成回路３１、シフトレジスタ３２、レベルシフタ３３、サンプルホールド回路３４及びアナログ回路ブロックである出力バッファ３５の順に、誤動作が発生しない順序で、対応する駆動電圧が投入される。
【００２６】
【発明の効果】
以上説明したように本発明によれば、夫々異なる電源を用いるロジック回路ブロック及びアナログ回路ブロックよりなる表示駆動集積回路において、電源及び又は駆動信号線をロジック回路ブロックに接続した後にアナログ回路ブロックに接続する手段を表示駆動集積回路に内蔵させたので、外部の外付けの制御回路が不要となり、部品点数削減によるコスト低減、占有面積の削減、誤使用による故障防止及び信頼性向上等多大の効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施形態を示すブロック図である。
【図２】本発明の他の実施形態を示すブロック図である。
【図３】本発明を適用した液晶テレビの全体構成を示すブロック図である。
【図４】上記液晶テレビの走査電極駆動回路の構成を示すブロック図である。
【図５】上記液晶テレビの信号電極駆動回路の構成を示すブロック図である。
【図６】従来の表示駆動集積回路の一例を示すブロック図である。
【符号の説明】
４１  内部ロジック回路ブロック
４２  アナログ回路ブロック
４３  スイッチ
４４  スイッチ
４５  表示駆動集積回路
４６  スイッチ
４７  スイッチ
４８  スイッチ
４９  ロジック部信号線
５０  アナログ部信号線
【図１】
0003800826.tif 000002
【図２】
0003800826.tif 000003
【図３】
0003800826.tif 000004
【図４】
0003800826.tif 000005
【図５】
0003800826.tif 000006
【図６】
0003800826.tif 000007