(57)【特許請求の範囲】
【請求項１】
デジタル放送を受信するデジタル放送受信機において、
デジタル中間周波信号をベースバンドデータに復調する復調回路と、
上記ベースバンドデータのエラー訂正を行うエラー訂正回路と、
このエラー訂正の行われたデータのデータ伸長を行うデータ伸長回路と、
このデータ伸長されたデータをアナログ信号に変換するＤ／Ａコンバータ回路と、
受信した信号に対するキャリア同期をとる再生同期回路と、
この再生同期回路が上記キャリア同期がとれているか否かを検出する検出回路と、
この検出回路が、上記再生同期回路が上記キャリア同期がとれていないことを検出したとき、上記復調回路と上記エラー訂正回路と上記データ伸長回路との少なくとも１つの回路の動作を停止させる制御回路と
を備えることを特徴とするデジタル放送受信機。
【請求項２】
デジタル放送を受信するデジタル放送受信機において、
デジタル中間周波信号をベースバンドデータに復調する復調回路と、
上記ベースバンドデータのエラー訂正を行うエラー訂正回路と、
このエラー訂正の行われたデータのデータ伸長を行うデータ伸長回路と、
このデータ伸長されたデータをアナログ信号に変換するＤ／Ａコンバータ回路と、
受信した信号に対して周波数軸上のキャリア同期および時間軸上のシンボル同期をとる再生同期回路と、
この再生同期回路が、上記受信した信号に対する上記キャリア同期の周波数オフセットおよび上記シンボル同期の時間軸オフセットの大きさを検出し、上記周波数オフセットまたは上記時間軸オフセットの少なくとも一方が所定値を越えたとき、上記復調回路と上記エラー訂正回路と上記データ伸長回路との少なくとも１つの回路の動作を停止させる制御回路と
を備えることを特徴とするデジタル放送受信機。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、デジタルオーディオ放送の受信機に適用して好適なデジタル放送の受信機に関する。
【０００２】
【従来の技術】
ヨーロッパでは、Ｅｕｒｅｋａ１４７規格にしたがったＤＡＢ（デジタルオーディオ放送）が実施されているが、その送信側における信号処理は次のとおりである。
(1) 最大で64チャンネルのデジタルオーディオデータを、チャンネルごとにＭＰＥＧオーディオのレイヤIIによりデータ圧縮する。
(2) (1) 項の結果の各チャンネルのデータに、畳み込み符号化および時間軸のインターリーブにより誤り訂正用のエンコード処理を行う。
(3) (2) 項の結果を１つのチャンネルに多重化する。このとき、ＰＡＤなどの補助的なデータも付加する。
(4) (3) 項の結果を、周波数軸でインターリーブ処理するとともに、同期用のシンボルを付加する。
(5) (4) の結果をＯＦＤＭ処理（直交周波数分割多重処理）し、さらにＤ／Ａ変換する。
(6) (5) 項の結果によりキャリア信号をＱＰＳＫ変調（直交変調）し、このＱＰＳＫ信号を送信する。
【０００３】
【発明が解決しようとする課題】
この発明は、例えば上記のようなデジタル放送を受信する受信機において、むだな電力の消費を抑えようとするものである。
【０００４】
【課題を解決するための手段】
このため、この発明においては、
受信したデジタル信号に同期がとれているかどうかを検出する検出回路と、
この検出回路の検出信号により制御され、上記同期がとれているときのみ、デコーダ回路以降の回路にクロックを供給する回路と
を有し、
上記同期がとれていないときには、上記デコーダ回路以降の回路のクロックによる動作を停止させる
ようにしたデジタル放送の受信機
とするものである。
したがって、デコーダ回路以降の回路は、同期がとれているときのみ正常に動作し、同期がとれていないときには、動作を停止する。
【０００５】
【発明の実施の形態】
図１において、ＤＡＢの放送波信号がアンテナ１１により受信され、この受信信号が、スーパーヘテロダイン形式に構成されたフロントエンド回路１２に供給されて中間周波信号に変換され、この中間周波信号がＡ／Ｄコンバータ回路１３に供給されてデジタル信号とされる。
【０００６】
そして、このデジタル中間周波信号が直交復調回路１４に供給されてベースバンドのデータが復調され、このデータがバッファ用のＲＡＭ２１に順次書き込まれるとともに、このＲＡＭ２１に書き込まれたデータがＦＦＴ回路１５に取り込まれてＯＦＤＭ復調が行われ、この復調されたデータがＲＡＭ２１に順次書き込まれていく。
【０００７】
次に、このＲＡＭ２１に書き込まれたデータがビタビデコーダ回路１６に取り込まれてデインターリーブおよびエラー訂正が行われる。また、このとき、システム制御用のマイクロコンピュータ４０からデコーダ回路１６に所定の選択信号が供給されて選局（番組選択）が行われ、目的とするチャンネルのデータが選択され、そのデータがＲＡＭ２１に順次書き込まれる。
【０００８】
そして、このＲＡＭ２１に書き込まれたデータがデータ伸長回路１７に取り込まれて目的のチャンネルのデジタルオーディオデータがもとのデータにデータ伸長され、このデータ伸長されたデジタルオーディオデータがＤ／Ａコンバータ回路１８に供給されてアナログオーディオ信号にＤ／Ａ変換され、この信号が端子１９に取り出される。
【０００９】
また、ビタビデコーダ回路１６によりＲＡＭ２１に書き込まれたデータが、ＲＤＩ回路２２に取り込まれて所定の転送フォーマットのデータとされ、このデータが端子２９に出力されるとともに、マイクロコンピュータ４０に供給される。
【００１０】
さらに、例えばＤＳＰにより再生同期回路２３が構成されてフロントエンド回路１２のＡＦＣが行われるとともに、ＦＦＴ回路１５における時間同期などの処理が実行され、周波数軸上のキャリア同期および時間軸上のシンボル同期が取られる。なお、このとき、ＲＡＭ２１が、再生同期回路２３のバッファ用およびワークエリア用として使用される。
【００１１】
また、クロック形成回路２４により周波数が例えば24ＭHzのクロックCKが形成され、このクロックCKが回路１３〜１５、２３にそれぞれ供給されるとともに、アンド回路２５を通じて回路１６〜１８、２２にそれぞれ供給される。
【００１２】
さらに、この場合、再生同期回路２３において、キャリア同期の周波数オフセットおよびシンボル同期の時間軸オフセットの大きさが検出され、両オフセットの大きさが所定値以内のときには“Ｈ”となり、どちらか一方でも所定値を越えるときには“Ｌ”となる検出信号Ｓ23が取り出される。すなわち、検出信号Ｓ23は、同期回路２３がロックしているときには、“Ｈ”となり、ロックしていないときには、“Ｌ”となる信号である。そして、この検出信号Ｓ23がアンド回路２５に供給される。
【００１３】
このような構成によれば、同期回路２３が受信したデータにロックしているときには、Ｓ23＝“Ｈ”なので、クロックCKがアンド回路２５を通じて回路１６〜１８、２２にも供給される。したがって、回路１６〜１８、２２が上述のように正常に動作し、端子１９、２９に所望の出力信号を得ることができる。
【００１４】
しかし、同期回路２３が受信したデータにロックしていないときには、Ｓ23＝“Ｌ”なので、クロックCKはアンド回路２５により阻止され、回路１６〜１８、２２には供給されない。したがって、回路１６〜１８、２２は動作を停止するので、これら回路１６〜１８、２２の電力消費が低減し、すなわち、節電が行われる。
【００１５】
なお、この場合、端子１９、２９に出力信号を得ることはできないが、この場合には、もともと同期回路２３がロックしていないので、回路１６〜１８、２２にクロックCKを供給しても端子１９、２９には出力信号を得られないので、回路１６〜１８、２２を停止させても問題はない。
【００１６】
むしろ、同期回路２３がロックしていないのに、回路１６〜１８を動作させると、エラー検出やエラー訂正などが誤動作し、その結果、端子１９に異音として再生させるオーディオ信号が出力されることがあるが、上述の受信機においては、同期回路２３がロックしていないときには、回路１６〜１８は動作を停止しているので、異音の信号の出力されることがない。
【００１７】
図２に示す受信機においては、回路１３〜１８、２２、２３に供給されるクロックの周波数を、それらの回路において必要とされる最低の周波数とする場合である。
【００１８】
すなわち、図２において、ＤＡＢの放送波信号がアンテナ１１により受信され、この受信信号がフロントエンド回路１２に供給されて中間周波信号に変換され、この中間周波信号がＡ／Ｄコンバータ回路１３に供給されてデジタル信号とされる。そして、このデジタル信号が直交復調回路１４に供給されてベースバンドのデータが復調され、このデータがＦＦＴ回路１５に供給されてＯＦＤＭ復調され、そのＯＦＤＭ復調されたデータがビタビデコーダ回路１６に供給されてデインターリーブおよびエラー訂正が行われる。
【００１９】
また、このとき、システム制御用のマイクロコンピュータ４０からデコーダ回路１６に所定の選択信号が供給されて選局（番組選択）が行われ、目的とするチャンネルのデジタルオーディオデータが選択され、この選択されたデータ伸長回路１７に供給されてＭＰＥＧデータ伸長が行われる。
【００２０】
こうして、データ伸長回路１７からは、目的とするチャンネルのデジタルオーディオデータがもとのデータにデータ伸長されて取り出される。そして、この取り出されたデジタルオーディオデータがＤ／Ａコンバータ回路１８に供給されてアナログオーディオ信号にＤ／Ａ変換され、この信号が端子１９に取り出される。
【００２１】
さらに、ビタビデコーダ回路１６からデータの一部がＲＤＩ回路２２に供給されて所定の転送フォーマットのデータとされ、このデータが端子２９に出力されるとともに、マイクロコンピュータ４０に供給される。また、例えばＤＳＰにより再生同期回路２３が構成されてフロントエンド回路１２のＡＦＣが行われるとともに、ＦＦＴ回路１５における同期などの処理が実行される。
【００２２】
なお、以上の処理において、回路１４〜１７、２２、２３には、ＲＡＭ２１に代わってＲＡＭ３４〜３７、３２、３３がそれぞれ接続され、これらＲＡＭ３４〜３７、３２、３３が、ＲＡＭ２１のように、それらの接続された回路のデータ処理時のバッファあるいはワークエリアとして使用されるとともに、次段へデータを受け渡すときのバッファとして使用される。
【００２３】
また、クロック形成回路２４において、回路１３〜１８、２２、２３のクロックCK13〜CK18、CK22、CK23が形成され、クロックCK13〜CK15、CK23が回路１３〜１５、２３にそれぞれ供給されるとともに、クロックCK16〜CK18、CK22がアンド回路２５を通じて回路１６〜１８、２２にそれぞれ供給される（実際には、アンド回路２５は、クロックCK16〜CK18、CK22がそれぞれ供給される４つのアンド回路となるが、図２においては、紙面の都合で、アンド回路２５で代表して示している）。
【００２４】
そして、この場合、クロックCK13〜CK18、CK22、CK23の周波数は、これらクロックが供給される各回路１３〜１８、２２にとって必要な最低の周波数とされる。例えば、
CK14＝４ＭHz、CK15＝24ＭHz、CK16＝12ＭHz、CK17＝３ＭHz
CK22＝３ＭHz、CK23＝12ＭHz
とされる。
【００２５】
さらに、再生同期回路２３からロック検出信号Ｓ23が取り出されてアンド回路２５に供給される。また、例えば鎖線で囲った回路１４〜１７、２２〜２５、３２〜３７が、ＬＳＩ１０に１チップＩＣ化される。
【００２６】
このような構成によれば、同期回路２３が受信したデータにロックしているときには、Ｓ23＝“Ｈ”なので、クロックCK16〜CK18、CK22がアンド回路２５を通じて回路１６〜１８、２２にも供給される。したがって、回路１６〜１８、２２が上述のように正常に動作し、端子１９、２９に所望の出力信号を得ることができる。
【００２７】
しかし、同期回路２３が受信したデータにロックしていないときには、Ｓ23＝“Ｌ”なので、クロックCK16〜CK18、CK22はアンド回路２５により阻止され、回路１６〜１８、２２には供給されない。したがって、回路１６〜１８、２２は動作を停止するので、これら回路１６〜１８、２２の電力消費が低減し、節電が行われる。
【００２８】
さらに、図２のＬＳＩ１０によれば、回路１４〜１７、２２、２３がＬＳＩ化されていると、それらのクロックCK14〜CK17、CK22、CK23がＬＳＩ１０の中をはいまわることになるが、これらのクロックCK14〜CK23の周波数は、クロックCK15を除いて、上記のように、図１のクロックCKの周波数24ＭHzの１／８〜１／２とされている。したがって、これらクロックCK14〜CK23がＬＳＩ１０の中をはいまわっても、ロスは小さくなり、クロックCK14〜CK23により消費される電力が少なくなる。
【００２９】
また、高い周波数のクロックがＬＳＩ１０の中をはいまわらないので、そのクロックの飛び込みによるトラブルを低減することができる。
【００３０】
なお、上述においては、周波数オフセットおよび時間軸オフセットの大きさが、再生同期回路２３において検出されるとしたが、その検出回路を再生同期回路２３と別体として検出信号Ｓ23を得ることもできる。また、上述においては、この発明をＤＡＢ受信機の受信回路に適用した場合であるが、デジタル放送の受信機であれば、この発明を適用することができる。
【００３１】
【発明の効果】
この発明によれば、デジタル放送の受信機において、むだな電力消費を抑えることができる。また、同期がロックしていないときに、異音の信号の出力されることがない。
【図面の簡単な説明】
【図１】この発明の一形態を示す系統図である。
【図２】この発明の他の形態を示す系統図である。
【符号の説明】
１０…ＬＳＩ、１２…フロントエンド回路、１３…Ａ／Ｄコンバータ回路、１４…直交復調回路、１５…ＦＦＴ回路、１６…ビタビデコーダ回路、１７…データ伸長回路、１８…Ｄ／Ａコンバータ回路、２２…ＲＤＩ回路、２３…再生同期回路、２４…クロック形成回路、２５…アンド回路、４０…マイクロコンピュータ、CK、CK13〜CK18、CK22およびCK23…クロック
【図１】
0003800265.tif 000002
【図２】
0003800265.tif 000003