(57)【特許請求の範囲】
【請求項１】
アナログ信号もしくは多ビットデジタル信号をΔΣ変調し、その変調信号に応答してスイッチングさせるスイッチング電源において、パワースイッチ素子スイッチング信号のゲートドライバ回路を設け、前記ゲートドライバ出力をΔΣ変調器にフィードバックさせることを特徴とするスイッチング信号生成器。
【請求項２】
請求項１に記載のスイッチング信号生成器において、前記ΔΣ変調器は入力信号をアナログ信号もしくは多ビットデジタル信号とし、少なくとも１つの積分器と少なくとも１つの加算器を持ち、前記加算器の出力は積分器に接続され、前記積分器の出力の少なくとも１つは量子化器入力に接続されたことを特徴とするスイッチング信号生成器。
【請求項３】
請求項１又は２に記載のスイッチング信号生成器において、前記ゲートドライバ回路の出力から前記ΔΣ変調器の少なくとも１つの加算器入力に前記フィードバックの経路を持つことを特徴とするスイッチング信号生成器。
【請求項４】
請求項１乃至３のいずれかに記載のスイッチング信号生成器において、前記ゲートドライバ回路は、量子化器出力信号を受け、パワースイッチ素子を駆動するに十分な電圧増幅と電流増幅のどちらか一方、もしくはパワースイッチ素子を駆動するに十分な電圧増幅と電流増幅両方を行う事を特徴とするスイッチング信号生成器。
【請求項５】
請求項１乃至４のいずれかに記載のスイッチング信号生成器において、前記フィードバックの経路は前記ゲートドライバ回路の大振幅パルス信号をΔΣ変調器入力信号レベルに適合させる減衰器を含んでいる事を特徴とするスイッチング信号生成器。
【発明の詳細な説明】
【０００１】
【発明の属する分野】
本発明は、ΔΣ変調器を利用したスイッチング電源において、パワースイッチ素子のスイッチング信号をゲートドライバ回路出力から変調器へフィードバックさせたスイッチング信号生成器に関するものである。
【０００２】
【従来の技術】
従来のＰＷＭ（パルス変調）型スイッチング信号生成器はパルス幅を変化させることにより、入力信号を変調していた。すなわち図２のPWMスイッチング信号生成器のブロック図に示すように、入力信号１からPWM発振器１８によりゲート信号を発生させ、ゲートドライバ回路６により信号を増幅しパワースイッチ素子７を駆動することができるが、ＰＷＭ方式ではゲートドライバ回路６で発生する歪みを補正することができなかった。
【０００３】
従来のPWM型スイッチング信号生成器を降圧チョッパに適用したブロック図を図６に示す。負荷にかかる電圧と参照電圧１７を比較してPWM発振器１８に入力し、PWM発振器１８の出力でパワースイッチ素子７を制御する方法であるが、ゲートドライバ回路６から直接のフィードバック経路を持っていないためゲートドライバ回路６で発生した歪みを直接補正することは不可能であった。
【０００４】
また、図３に示す様にPWM発振器の代わりに入力信号を積分器３で積分し、これを量子化して1ビット出力信号とするΔΣ変調器５を用いてパワースイッチ素子７にゲートドライブ信号を出力することでパワースイッチ素子７を駆動するスイッチング信号生成器を提供できるが、フィードバックがゲートドライバ入力前で行われているため、ゲートドライバ回路６で発生する歪みを補正することができなかった。
【０００５】
従来のΔΣ型スイッチング信号生成器を降圧チョッパに適用したブロック図を図７に示す。負荷にかかる電圧と参照電圧１７を比較してΔΣ変調器５に入力し、ΔΣ変調器５の出力でパワースイッチ素子７を制御する方法であるが、ゲートドライバ回路６から直接のフィードバック経路を持っていないためゲートドライバ回路６で発生した歪みを直接補正することは不可能であった。
【０００６】
その結果、パワースイッチ素子７を直接駆動するゲートドライバ回路６の歪を除去することができず、ΔΣ変調器の直線性を悪化させている状況にあった。
【０００７】
ＰＷＭ方式、従来ΔΣ方式両者におけるゲートドライバ回路で発生する、歪みにより、ＰＷＭ方式ではＰＷＭ発振器出力信号、従来ΔΣ方式ではΔΣ変調器の出力信号とゲートドライバ出力信号に誤差が生じてしまい、スイッチング電源制御として用いた場合は、特に高周波で動作させた場合、位相余裕が小さく制御が不安定になる欠点があった。
【０００８】
さらに、発振を防ぐために位相補正回路を追加することになるが、部品点数が増加し、コスト増加になることに加え、最適な回路を設計するためには、実際の回路を用いて実験、確認する場合が多く、安定な回路設計を難しくし、開発時間増加の原因となっていた。
【０００９】
また、特開２０００−３０７３５９号にあるようなΔΣ変調を用いるスイッチング増幅器のようにアナログ信号を入力してパワースイッチ素子出力信号をフィードバックし直線性を改善する方法があった。
【００１０】
図５はパワースイッチ素子出力信号をフィードバックする従来のΔΣ変調方式を示しており、図５はそのブロック図であるが、スイッチング電源制御としてこの従来法を用いた場合に、以下の問題点があった。
【００１１】
スイッチング電源の出力電流が小さい場合に、電源回路内にあるインダクタンスに流れる電流が不連続になる不連続領域がある。この不連続領域でインダクタンスに流れる電流が０になると、電源回路内の容量成分とインダクタンス成分により発振が起こる。
【００１２】
図５に示すようにパワースイッチ素子出力信号をΔΣ変調器にフィードバックする方法では、この発振によるノイズもフィードバックされ、ΔΣ変調出力のスイッチング回数を著しく増加させ、その結果、スイッチングロスが増加し、電源効率を低下させる問題点があった。
【００１３】
すなわち従来のスイッチング信号生成方法は、ゲートドライバで発生する歪が取り除きにくいために直流伝送特性の直線性が悪く、直線性が良くないために位相余裕が少なく、発振現象が起こり易かった。
【００１４】
また、直線性を改善するためにパワースイッチ素子後段からフィードバック経路を持つΔΣ変調を用いた方法では、電流不連続時のノイズにより、電源効率が低下してしまう問題があった。
【００１５】
【発明が解決しようとする課題】
ΔΣ変調器を用いたスイッチング電源において、高効率かつ位相余裕の大きく、高周波によるスイッチングで安定した制御ができるスイッチング信号生成器を提供する。
【００１６】
【課題を解決しようとする手段】
上記目的を達成するためになされた請求項記載の発明は、アナログ入力信号もしくは多ビットデジタル信号をΔΣ変調器に入力し、その変調信号をゲートドライバ回路で増幅し、その信号でパワースイッチ素子をスイッチングさせるスイッチング電源において、前記ゲートドライバ出力をΔΣ変調器にフィードバックさせることを特徴とする。
【００１７】
ΔΣ変調器は少なくとも１つ以上の加算器、積分器、量子化器から構成され、量子化器出力に接続されているゲートドライバ回路出力から少なくとも１つの加算器入力にフィードバック経路を持っており、加算器の出力に接続された積分器をもちその積分器出力の少なくとも一つが量子化器に接続されている。
【００１８】
ΔΣ変調器の入力となる加算器とその加算器出力に接続されている積分器はアナログ信号のような連続時間信号を変調器に入力する場合にはアナログ加算器とアナログ積分器を使用し、多ビットデジタル信号のような離散時間信号を変調器に入力する場合にはデジタル加算器とデジタル積分器を使用できる。
【００１９】
量子化器は離散時間信号にサンプリングを行う量子化器で、その量子化器の出力信号を受け、パワースイッチ素子を駆動するに足りる電流、電圧を供給するゲートドライバ回路の入力に接続されている。
【００２０】
フィードバック経路はゲートドライバ回路の大振幅パルス信号をΔΣ変調器入力信号レベルに適合させる減衰器を含んでいる。ただし、ゲートドライバ回路出力レベルとΔΣ変調器入力のそれがはじめから適合し減衰器が必要ない場合でも、減衰率０の減衰器が含まれていると考えられることは言うまでもない。
【００２１】
量子化器出力に接続するゲートドライバ出力から変調器入力にフィードバック経路をもっているため、ゲートドライバで発生する歪が低減され、従来のPWM方式および従来の量子化器直後からフィードバックさせているΔΣ変調器と比較してゲートドライバで発生する歪を直接フィードバックすることができる。
【００２２】
また量子化器出力に接続するゲートドライバ回路出力から変調器入力に直接フィードバックしているため入出力特性の直線性がよく、位相余裕が大きくなって発振が起こりにくい。
【００２３】
ゲートドライバ出力から直接フィードバックすることで、ゲートドライバ回路で生じた歪を直接フィードバックでき、パワースイッチ素子の後段でフィードバックする場合に比べてノイズが少なくスイッチング電源に適応した場合、スイッチングロスを減少させることができる。
【００２４】
アナログ入力信号を直流電圧とすることで出力は直流電力に増幅され、直流のスイッチング電源としての機能を果たせることは明白であるが、パワースイッチ素子のあとに整流平滑回路を入れ、ΔΣ変調型チョッパ電源として構成することも可能である。
【００２５】
【発明の実施の形態】
以下、添付図面を用いて本発明に係るスイッチング信号生成器の実施形態を説明する。なお、図面の説明において同一部材には同じ符号を付し、重複する説明は省略する。
【００２６】
図１は本発明の実施形態を示しており、図１はそのブロック図である。この回路図において入力信号１は加算器２に入力され、前記加算器２の出力は積分器３を通して量子化器４に入力され、前記量子化器４の出力はゲートドライバ回路６に出力され、前記ゲートドライバ回路６の出力がパワースイッチ素子７に供給される。前記ゲートドライバ回路６の出力は減衰器１９を通り加算器２にフィードバックされる経路を有する。
【００２７】
量子化器４の出力を加算器４にフィードバックする従来法と比べ、本発明の様にパワースイッチ素子７を駆動するに十分な電圧増幅、電流増幅するゲートドライバ回路６の出力を直接フィードバックさせた方が歪みは低減し、直流伝送特性の直線性が向上する。図４はこの直流伝送特性を示す。
【００２８】
図８は本発明をΔΣ変調型降圧チョッパに適用した実施例である。負荷に出力された電圧と参照電圧１７を比較し差分電圧を増幅し、その差分電圧をΔΣ変調器５で変調した信号をゲートドライバ回路６に出力し、ゲートドライブ信号でパワースイッチ素子７を駆動すると共にΔΣ変調器５にフィードバックさせる構成を有する。
【００２９】
電源入力はアナログ信号で、例えば直流の電圧を入力するとパワースイッチ素子７の出力は電力増幅された直流電圧を得ることができる。すなわち出力電圧に応じたスイッチング電源として駆動させることが可能である。変調後の信号は2値化しているため集積回路として構成が容易であり小型なスイッチング電源を提供することができる。
【００３０】
この様にパワースイッチ素子７を駆動するに十分な電流、電圧容量を備えたゲートドライバ回路６の出力をΔΣ変調器５にフィードバックすることにより、入力信号に大きく作用し、ゲートドライバ回路６にて発生する歪を削減することができ、図９に示す通り、パワースイッチ素子７の高周波によるスイッチングでも位相余裕が大きく、制御が安定にできる。
【００３１】
図８では特に降圧チョッパについて述べているが、同様の方法を用いて昇圧チョッパや極性反転チョッパにも適応できることは明らかである。
【００３２】
請求項２に記載のスイッチング信号生成器は、加算器２出力に接続された積分器３を少なくとも一つ持ち、少なくとも一つの積分器３出力に接続された量子化器４を持ち、ΔΣ変調を実現する。
【００３３】
さらに、この加算器２出力に接続された積分器３を直列に２個以上、もしくはこの加算器２出力に接続された積分器３を並列に２個以上備えることで前者はサンプリングの精度を高め、後者は並列に出力を備えることが可能であり、小型化された集積回路に高精度、多出力のスイッチング電源を提供することが可能である。
【００３４】
請求項３のスイッチング信号生成器は、量子化器４出力に接続されているゲートドライバ回路６の出力から加算器２入力にフィードバック経路を持つことを特徴とするスイッチング信号生成器であり、ゲートドライバ回路６で生じた歪みを補正するために必要である。
【００３５】
請求項４のスイッチング信号生成器は、パワースイッチ素子７を駆動するに足る電圧、電流を供給するゲートドライバ回路６を持つことを特徴とする、スイッチング信号生成器であり、量子化器４の出力ではパワースイッチ素子７を駆動するには十分な出力が得られず、フィードバックする信号が十分に効果を示すために必要である。
【００３６】
請求項５のスイッチング信号生成器は、ゲートドライバ回路６出力から加算器２入力に向かうフィードバック経路に減衰器１９を持つことを特徴とするスイッチング信号生成器であり、ゲートドライバ回路６からの大振幅パルス信号をΔΣ変調器５入力信号レベルに適合させ、フィードバックする信号が十分に効果を示すために必要である。
【００３７】
【発明の効果】
ΔΣ変調器５を用いたスイッチング電源において、ゲートドライバ回路６の出力をΔΣ変調器５にフィードバックさせることにより、ゲートドライバ回路６での歪を低減し、パワースイッチ素子７を駆動することができ、位相余裕が大きくなり制御が安定する。特に高いスイッチング周波数で発振しにくくなり安定した制御を提供できる。すなわち高いスイッチング周波数でも発振しにくく、入力電圧に対応した出力電圧を供給するスイッチング電源を提供できる。
【００３８】
さらに、パワースイッチ素子出力のノイズの影響を受けにくいため、特に電源出力が低出力の場合、スイッチング損失が少なく、高効率のスイッチング電源を供給できる、
【００３９】
【図面の簡単な説明】
【図１】本発明の実施形態を示す実施例のブロック図である。
【図２】従来方式のＰＷＭ変調器を用いたブロック図である。
【図３】従来方式のΔΣ変調器ブロック図である。
【図４】本発明のゲートドライバ回路出力のフィードバックと従来法の量子化器出力フィードバックとを比較した直流伝送特性図である。
【図５】従来方式のΔΣ変調器を用いたブロック図である。
【図６】従来方式のＰＷＭ変調器を降圧チョッパ電源に適用したブロック図である。
【図７】従来方式のΔΣ変調器を降圧チョッパ電源に適用したブロック図である。
【図８】本発明のΔΣ変調型降圧チョッパの実施例である。
【図９】利得（ＧＡＩＮ）と位相（ＰＨＡＳＥ）を表したボード線図である。
【符号の説明】
1.入力信号
2.加算器
3.積分器
4.量子化器
5.ΔΣ変調器
6.ゲートドライバ回路
7.パワースイッチ素子
8.出力
9.フィードバック
10.周波数信号
11.エラーアンプ
12.ダイオード
13.コンデンサ
14.インダクタンス
15.負荷
16.抵抗
17.参照電圧
18.ＰＷＭ（パルス幅変調）発振器
19.減衰器
【図１】
0003776738.tif 000002
【図２】
0003776738.tif 000003
【図３】
0003776738.tif 000004
【図４】
0003776738.tif 000005
【図５】
0003776738.tif 000006
【図６】
0003776738.tif 000007
【図７】
0003776738.tif 000008
【図８】
0003776738.tif 000009
【図９】
0003776738.tif 000010