(57)【特許請求の範囲】
【請求項１】
基板上に、複数の走査線と、前記走査線に交差する複数のデータ線と、前記走査線と前記データ線の交差に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極を備え、
前記薄膜トランジスタの上方に該薄膜トランジスタを覆う遮光膜を形成すると共に、前記薄膜トランジスタ及び前記遮光膜を前記基板に設けられた溝上に配置し、
前記薄膜トランジスタと前記データ線との層間に形成された第１層間絶縁膜の厚さと、前記データ線と前記画素電極との層間に形成された第２層間絶縁膜の厚さとの少なくとも一方を、前記溝に対応した前記画素電極表面の凹部が前記遮光膜により遮光される位置となるように設定したことことを特徴とする電気光学装置。
【請求項２】
前記溝の深さは、前記薄膜トランジスタの厚さと前記遮光膜の厚さと前記データ線の厚さとを合計した厚さ以上であることを特徴とする請求項１に記載の電気光学装置。
【請求項３】
前記溝の深さは、３００ｎｍ〜１５００ｎｍであることを特徴とする請求項２に記載の電気光学装置。
【請求項４】
前記第１層間絶縁膜の厚さは、３００ｎｍ以上であることを特徴とする請求項１から請求項３のうちいずれか１項に記載の電気光学装置。
【請求項５】
前記第１層間絶縁膜の厚さと前記第２層間絶縁膜の厚さとの合計の厚さは、６００ｎｍ以上であることを特徴とする請求項１から請求項４のうちいずれか１項に記載の電気光学装置。
【請求項６】
前記第１層間絶縁膜は、ＮＳＧ（ノンドープトシリケートガラス）からなることを特徴とする請求項１から請求項５のうちいずれか１項に記載の電気光学装置。
【請求項７】
前記第２層間絶縁膜は、ＢＰＳＧ（ボロンリンシリケートガラスからなることを特徴とする請求項１から請求項７のうちいずれか１項に記載の電気光学装置。
【請求項８】
前記遮光膜は、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）からなる群の中から選択された少なくとも１種を含むことを特徴とする請求項１から請求項７のうちいずれか１項に記載の電気光学装置。
【請求項９】
基板上に、複数の走査線と、前記走査線に交差する複数のデータ線と、前記走査線と前記データ線の交差に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極を有する電気光学装置の製造方法であって、
前記基板上に溝を形成する工程と、
前記溝上に前記薄膜トランジスタを形成すると共に、これを覆うように遮光膜を形成する工程と、
前記走査線を形成する工程と、
前記薄膜トランジスタ上に第１層間絶縁膜を形成する工程と、
前記第１層間絶縁膜上にデータ線を形成する工程と、
前記第１層間絶縁膜上に第２層間絶縁膜を形成する工程と、
前記第２層間絶縁膜上に前記画素電極を形成する工程とを含み、
前記第１層間絶縁膜の厚さと前記第２層間絶縁膜の厚さの少なくとも一方を、前記溝に対応した前記画素電極表面の凹部が前記遮光膜により遮光される位置となるように形成したことを特徴とする電気光学装置の製造方法。
【請求項１０】
前記第１層間絶縁膜及び前記第２層間絶縁膜をＣＶＤ法により形成することを特徴とする請求項９に記載の電気光学装置の製造方法。
【請求項１１】
光源と、
入射光を投射する光学系と、
前記光源と前記光学系との間に介挿され、前記光源からの光を変調して前記光学系に導く、請求項１から請求項９のうちいずれか１項に記載の電気光学装置または請求項１０または請求項１１に記載の製造方法により製造した電気光学装置を有するライトバルブと、
を具備したことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス駆動方式の電気光学装置、その製造方法及び電子機器の技術分野に属し、特に半導体膜への反射光を遮光するための遮光膜を備えた電気光学装置及びその製造方法の技術分野に属する。また本発明の技術分野はこのような電気光学装置を備えたライトバルブを有する電子機器に関する。
【０００２】
【従来の技術】
従来、ＴＦＴ駆動によるアクティブマトリクス駆動方式の電気光学装置においては、縦横に夫々配列された多数の走査線及びデータ線並びにこれらの各交点に対応して多数のＴＦＴがＴＦＴアレイ基板上に設けられている。各ＴＦＴは、走査線にゲート電極が接続され、データ線に半導体層のソース領域が接続され、画素電極に半導体層のドレイン領域が接続されている。
【０００３】
ここで、ＴＦＴアレイ基板を平面的にみると、画素電極はマトリクス状に形成され、隣接する画素電極間の隙間に走査線、データ線及びＴＦＴが形成される。
【０００４】
ところで、画素電極間の隙間に走査線、データ線及びＴＦＴが形成されると、これらの位置に対応したＴＦＴアレイ基板の表面に凸部が生じる。このような凸部は画素電極の縁部にも影響を及ぼし、画素電極の縁部が凸部の一部となることがある。そして、このように画素電極に凸部が生じると、ＴＦＴアレイ基板表面に形成された配向膜をラビング処理する際に、かかる部分のラビング処理が不十分となり、液晶配向不良に起因する光抜けを生じる、という課題がある。
【０００５】
【発明が解決しようとする課題】
そこで、例えば画素電極と走査線やデータ線、ＴＦＴとの間に形成される層間絶縁膜を、ＣＭＰ（Chemical Mechanical Polishing）処理、スピンコート処理、リフロー法等により行ったり、有機ＳＯＧ（Spin On Glass)、無機ＳＯＧ、ポリイミド膜等を利用して平坦化することで、ＴＦＴアレイ基板の表面を平坦化することが考えられるが、このような平坦化処理は、結果的にＴＦＴアレイ基板全面に亘って平坦性の制御が要求されるため、高精度で手間のかかる工程となる、という問題がある。
【０００６】
本発明は上述の問題点に鑑みなされたものであり、簡単な工程で画素電極の平坦性を確保し、配向不良に起因する光抜けをなくすことができる電気光学装置、その製造方法及び電子機器を提供することを課題とする。
【０００７】
【課題を解決するための手段】
かかる課題を解決するため、本発明の電気光学装置は、基板上に、複数の走査線と、前記走査線に交差する複数のデータ線と、前記走査線と前記データ線の交差に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極を備え、前記薄膜トランジスタの上方に該薄膜トランジスタを覆う遮光膜を形成すると共に、前記薄膜トランジスタ及び前記遮光膜を前記基板に設けられた溝上に配置し、前記薄膜トランジスタと前記データ線との層間に形成された第１層間絶縁膜の厚さと、前記データ線と前記画素電極との層間に形成された第２層間絶縁膜の厚さとの少なくとも一方を、前記溝に対応した前記画素電極表面の凹部が前記遮光膜により遮光される位置となるように設定したことことを特徴とする。
【０００８】
本発明のこのような構成によれば、薄膜トランジスタを基板に設けられた溝上に配置することで、基板（画素電極）の表面に表れる凸部をなくすことができる。ただし、かかる溝を形成することにより、溝と薄膜トランジスタとの間に隙間ができ、その隙間に対応して画素電極表面には凹部が表れるが、薄膜トランジスタを覆うように遮光膜を形成する一方で、第１層間絶縁膜の厚さと第２層間絶縁膜の厚さの少なくとも一方を制御することで、溝に対応した画素電極表面の凹部が遮光膜により遮光される位置となるようにしている。よって、本発明によれば、簡単な工程で画素電極の平坦性を確保し、配向不良に起因する光抜けをなくすことができる。
【０００９】
本発明の電気光学装置の一の態様によれば、前記溝の深さは、前記薄膜トランジスタの厚さと前記遮光膜の厚さと前記データ線の厚さ以上であることを特徴とする。また、本発明の電気光学装置の一の態様によれば、前記溝の深さは、３００ｎｍ〜１５００ｎｍであることを特徴とする。
【００１０】
このような構成よれば、基板（画素電極）の表面に表れる凸部をなくし、平坦化することができる。
【００１１】
本発明の電気光学装置の一の態様によれば、前記第１層間絶縁膜の厚さは、
３００ｎｍ以上であることを特徴とする。また、本発明の電気光学装置の一の態様によれば、前記第１層間絶縁膜の厚さと前記第２層間絶縁膜の厚さとの合計の厚さは、６００ｎｍ以上であることを特徴とする。
【００１２】
このような構成によれば、溝に対応した画素電極表面の凹部が遮光膜により遮光され、配向不良に起因する光抜けをなくすことができる。
【００１３】
本発明の電気光学装置の一の態様によれば、前記第１層間絶縁膜は、ＮＳＧ（ノンドープトシリケートガラス）からなることを特徴とする。
【００１４】
このような構成によれば、第１層間絶縁膜を応力に対してマージンのあるＮＳＧ（ノンドープトシリケートガラス）等で構成することにより、第２層間絶縁膜をＢＰＳＧ（ボロンリンシリケートガラス）等の応力の強い材料で構成することができる。従って、本発明の電気光学装置の一の態様によれば、前記第２層間絶縁膜は、ＢＰＳＧ（ボロンリンシリケートガラス）からなることを特徴とする。
【００１５】
本発明の電気光学装置の一の態様によれば、前記遮光膜は、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）及びＰｂ（鉛）からなる群の中から選択された少なくとも１種を含むことを特徴とする。
【００１６】
このような構成によれば、高い遮光性を得ることができ、配向不良に起因する光抜けをなくすことができる。
【００１７】
本発明の電気光学装置の製造方法は、基板上に、複数の走査線と、前記走査線に交差する複数のデータ線と、前記走査線と前記データ線の交差に対応して設けられた薄膜トランジスタと、前記薄膜トランジスタに対応して設けられた画素電極を有する電気光学装置の製造方法であって、前記基板上に溝を形成する工程と、前記溝上に前記薄膜トランジスタを形成すると共に、これを覆うように遮光膜を形成する工程と、前記走査線を形成する工程と、前記薄膜トランジスタ上に第１層間絶縁膜を形成する工程と、前記第１層間絶縁膜上にデータ線を形成する工程と、前記第１層間絶縁膜上に第２層間絶縁膜を形成する工程と、前記第２層間絶縁膜上に前記画素電極を形成する工程とを含み、前記第１層間絶縁膜の厚さと前記第２層間絶縁膜の厚さの少なくとも一方を、前記溝に対応した前記画素電極表面の凹部が前記遮光膜により遮光される位置となるように形成したことを特徴とする。
【００１８】
本発明のこのような構成によれば、画素電極の平坦性を確保し、配向不良に起因する光抜けをなくすことができる電気光学装置を簡単な工程で製造することができる。
【００１９】
本発明の電気光学装置の製造方法の一の態様によれば、前記第１層間絶縁膜及び前記第２層間絶縁膜をＣＶＤ法により形成することを特徴とする。
【００２０】
このような構成によれば、スピンコート法等と比べ、画素電極表面の凹部を光膜により遮光される位置に確実に形成することが可能となる。
【００２１】
本発明の電子機器は、光源と、入射光を投射する光学系と、前記光源と前記光学系との間に介挿され、前記光源からの光を変調して前記光学系に導く、上記構成の電気光学装置を有するライトバルブとを具備したことを特徴とする。
【００２２】
このような構成によれば、光源光は、ライトバルブにより変調され、前記投射光学系へと導かれ、例えばスクリーンなどに投影される。そして、本発明によれば、ライトバルブが光抜けのない電気光学装置により構成されているので、高品位の画像を投影することができる。
【００２３】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００２５】
（電気光学装置の実施形態）
本発明による電気光学装置の一実施形態である液晶装置の構成について、図１から図３を参照して説明する。図１は、液晶装置の画像表示領域を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路であり、図２は、データ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図であり、図３は、図２のＡ−Ａ’断面図である。尚、図３においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００２６】
図１において、本実施形態における液晶装置の画像表示領域を構成するマトリクス状に配設された複数の画素には、画素電極９aを制御するためのＴＦＴ３０がそれぞれ形成されており、画像信号が供給されるデータ線６ａが当該ＴＦＴ３０のソースに電気的に接続されている。データ線６ａに書き込む画像信号Ｓ１、Ｓ２、…、Ｓｎは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線６ａ同士に対して、グループ毎に供給するようにしても良い。また、ＴＦＴ３０のゲートに走査線３ａが電気的に接続されており、所定のタイミングで、走査線３ａにパルス的に走査信号Ｇ１、Ｇ２、…、Ｇｍを、この順に線順次で印加するように構成されている。画素電極９ａは、ＴＦＴ３０のドレインに電気的に接続されており、スイッチング素子であるＴＦＴ３０を一定期間だけそのスイッチを閉じることにより、データ線６ａから供給される画像信号Ｓ１、Ｓ２、…、Ｓｎを所定のタイミングで書き込む。画素電極９ａを介して液晶に書き込まれた所定レベルの画像信号Ｓ１、Ｓ２、…、Ｓｎは、対向基板（後述する）に形成された対向電極（後述する）との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能にする。ここで、保持された画像信号がリークするのを防ぐために、画素電極９ａと対向電極との間に形成される液晶容量と並列に蓄積容量７０を付加する。
【００２７】
図２において、液晶装置のＴＦＴアレイ基板上には、マトリクス状に複数の透明な画素電極９ａ（点線部９ａ’により輪郭が示されている）が設けられており、画素電極９ａの縦横の境界に各々沿ってデータ線６ａ、走査線３ａ及び容量線３ｂが設けられている。データ線６ａは、コンタクトホール５を介してポリシリコン膜等からなる半導体層１ａのうち後述のソース領域に電気的接続されており、画素電極９ａは、図中右上がりの斜線で示した領域に夫々形成されておりバッファとして機能する導電層８０（以下、バリア層と称す。）を中継して、第１コンタクトホール８ａ及び第２コンタクトホール８ｂを介して半導体層１ａのうち後述のドレイン領域に電気的接続されている。また、半導体層１ａのうちチャネル領域１ａ’（図中右下りの斜線の領域）に対向するように走査線３ａが配置されており、走査線３ａはゲート電極として機能する。このように、走査線３ａとデータ線６ａとの交差する個所には夫々、チャネル領域１ａ’に走査線３ａがゲート電極として対向配置されたＴＦＴ３０が設けられている。
【００２８】
容量線３ｂは、走査線３ａに沿ってほぼ直線状に伸びる本線部と、データ線６ａと交差する箇所からデータ線６ａに沿って前段側（図中、上向き）に突出した突出部とを有する。
【００２９】
また、図中太線で示した領域には夫々、走査線３ａ、容量線３ｂ及びＴＦＴ３０の下側を通るように、第１遮光膜１１ａが設けられている。より具体的には図２において、第1遮光膜１１ａは夫々、走査線３ａに沿って縞状に形成されていると共に、データ線６ａと交差する箇所が図中下方に幅広に形成されており、この幅広の部分により各ＴＦＴのチャネル領域１ａ’をＴＦＴアレイ基板側から見て夫々覆う位置に設けられている。
【００３０】
次に図３の断面図に示すように、液晶装置は、透明な一方の基板の一例を構成するＴＦＴアレイ基板１０と、これに対向配置される透明な他方の基板の一例を構成する対向基板２０とを備えている。ＴＦＴアレイ基板１０は、例えば石英基板からなり、対向基板２０は、例えばガラス基板や石英基板からなる。ＴＦＴアレイ基板１０には、画素電極９ａが設けられており、その上側には、ラビング処理等の所定の配向処理が施された配向膜１６が設けられている。画素電極９ａは例えば、ＩＴＯ（Indium Tin Oxide）膜などの透明導電性薄膜からなる。また配向膜１６は例えば、ポリイミド薄膜などの有機薄膜からなる。
【００３１】
他方、対向基板２０には、その全面に渡って対向電極（共通電極）２１が設けられており、その下側には、ラビング処理等の所定の配向処理が施された配向膜２２が設けられている。対向電極２１は例えば、ＩＴＯ膜などの透明導電性薄膜からなる。また配向膜２２は、ポリイミド薄膜などの有機薄膜からなる。
【００３２】
ＴＦＴアレイ基板１０には、各画素電極９ａに隣接する位置に、各画素電極９ａをスイッチング制御する画素スイッチング用ＴＦＴ３０が設けられている。
【００３３】
対向基板２０には、更に図３に示すように、各画素の非開口領域に、ブラックマスク或いはブラックマトリクスと称される第２遮光膜２３を設けても良い。このため、対向基板２０の側から入射光が画素スイッチング用ＴＦＴ３０の半導体層１ａのチャネル領域１ａ’やソース側ＬＤＤ領域１ｂ及びドレイン側ＬＤＤ領域１ｃに侵入することはない。更に、第２遮光膜２３は、コントラストの向上、カラーフィルタを形成した場合における色材の混色防止などの機能を有する。
【００３４】
このように構成され、画素電極９ａと対向電極２１とが対面するように配置されたＴＦＴアレイ基板１０と対向基板２０との間には、後述のシール材（図１２参照）により囲まれた空間に電気光学物質の一例である液晶が封入され、液晶層５０が形成される。液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなる。
【００３５】
更に図３に示すように、画素スイッチング用ＴＦＴ３０に各々対向する位置においてＴＦＴアレイ基板１０と各画素スイッチング用ＴＦＴ３０との間には、第１遮光膜１１ａが設けられている。第１遮光膜１１ａは、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。このような材料から構成すれば、ＴＦＴアレイ基板１０上の第１遮光膜１１ａの形成工程の後に行われる画素スイッチング用ＴＦＴ３０の形成工程における高温処理により、第１遮光膜１１ａが破壊されたり溶融しないようにできる。第１遮光膜１１ａが形成されているので、ＴＦＴアレイ基板１０の側からの反射光（戻り光）等が光に対して励起しやすい画素スイッチング用ＴＦＴ３０のチャネル領域１ａ’やソース側ＬＤＤ領域１ｂ、ドレイン側ＬＤＤ１ｃに入射する事態を未然に防ぐことができ、これに起因した光電流の発生により画素スイッチング用ＴＦＴ３０の特性が劣化することはない。
【００３６】
更に、第１遮光膜１１ａと複数の画素スイッチング用ＴＦＴ３０との間には、下地絶縁膜１２が設けられている。下地絶縁膜１２は、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａを第１遮光膜１１ａから電気的絶縁するために設けられるものである。更に、下地絶縁膜１２は、ＴＦＴアレイ基板１０の全面に形成されることにより、画素スイッチング用ＴＦＴ３０のための下地膜としての機能をも有する。即ち、ＴＦＴアレイ基板１０の表面の研磨時における荒れや、洗浄後に残る汚れ等で画素スイッチング用ＴＦＴ３０の特性の劣化を防止する機能を有する。下地絶縁膜１２は、例えば、ＮＳＧ（ノンドープトシリケートガラス）、ＰＳＧ（リンシリケートガラス）、ＢＳＧ（ボロンシリケートガラス）、ＢＰＳＧ（ボロンリンシリケートガラス）などの高絶縁性ガラス又は、酸化シリコン膜、窒化シリコン膜等からなる。下地絶縁膜１２により、第１遮光膜１１ａが画素スイッチング用ＴＦＴ３０等を汚染する事態を未然に防ぐこともできる。
【００３７】
また本実施形態では、半導体層１ａを高濃度ドレイン領域１ｅから延設して第１蓄積容量電極１ｆとし、これに対向する容量線３ｂの一部を第２蓄積容量電極とし、ゲート絶縁膜２を走査線３ａに対向する位置から延設してこれらの電極間に挟持された第１誘電体膜とすることにより、第１蓄積容量７０ａが構成されている。更に、この第２蓄積容量電極と対向するバリア層８０の一部を第３蓄積容量電極８０ｂとし、これらの電極間に誘電体膜８１を設け、これにより第２蓄積容量７０ｂが形成されている。そして、これら第１及び第２蓄積容量７０ａ及び７０ｂが第１コンタクトホール８ａを介して並列接続されて蓄積容量７０が構成されている。
【００３８】
図３において、画素スイッチング用ＴＦＴ３０は、ＬＤＤ構造を有しており、走査線３ａ、当該走査線３ａからの電界によりチャネルが形成される半導体層１ａのチャネル領域１ａ’、走査線３ａと半導体層１ａとを絶縁するゲート絶縁膜２、データ線６ａ、半導体層１ａの低濃度ソース領域（ソース側ＬＤＤ領域）１ｂ及び低濃度ドレイン領域（ドレイン側ＬＤＤ領域）１ｃ、半導体層１ａの高濃度ソース領域１ｄ並びに高濃度ドレイン領域１ｅを備えている。高濃度ドレイン領域１ｅには、複数の画素電極９ａのうちの対応する一つがバリア層８０を中継して接続されている。本実施形態では特にデータ線６ａは、Ａｌ等の低抵抗な金属膜や金属シリサイド等の合金膜などの遮光性且つ導電性の薄膜から構成されている。また、バリア層８０及び誘電体膜８１の上には、高濃度ソース領域１ｄへ通じるコンタクトホール５及びバリア層８０へ通じるコンタクトホール８ｂが各々形成された第１層間絶縁膜４が形成されている。この高濃度ソース領域１ｄへのコンタクトホール５を介して、データ線６ａは高濃度ソース領域１ｄに電気的接続されている。更に、データ線６ａ及び第１層間絶縁膜４の上には、バリア層８０へのコンタクトホール８ｂが形成された第２層間絶縁膜７が形成されている。このコンタクトホール８ｂを介して、画素電極９ａはバリア層８０に電気的接続されており、更にバリア層８０を中継してコンタクトホール８ａを介して高濃度ドレイン領域１ｅに電気的接続されている。前述の画素電極９ａは、このように構成された第２層間絶縁膜７の上面に設けられている。
【００３９】
画素スイッチング用ＴＦＴ３０は、好ましくは上述のようにＬＤＤ構造を持つが、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃに不純物イオンの打ち込みを行わないオフセット構造を持ってよいし、ゲート電極３ａをマスクとして高濃度で不純物イオンを打ち込み、自己整合的に高濃度ソース及びドレイン領域を形成するセルフアライン型のＴＦＴであってもよい。
【００４０】
ここで、図４は図２のＢ−Ｂ’断面を概略的に示した図である。
【００４１】
図４に示すように、ＴＦＴアレイ基板１０上に形成された基板としての下地絶縁膜１２上には溝２６が形成されている。この溝２６の深さは少なくともこの上に形成される半導体層１ａと走査線３a（容量線３ｂ）の厚さを含む薄膜トランジスタの厚さとデータ線６ａと遮光膜２４の厚さの合計と等しくなるようにされている。より具体的には、この溝２６の深さは、３００ｎｍ〜１５００ｎｍ程度、より好ましくは６５０ｎｍ程度とされている。溝２６をこの範囲の深さとすることで、これらの上方に形成される画素電極９ａの表面を平坦化することが可能となる。
【００４２】
この溝２６上には、半導体層１ａ、その上に誘電体膜８１を挟んで容量線３ｂが形成され、更にこの上に半導体層１ａを覆うように第３遮光膜２４が形成されている。第３遮光膜２４は、好ましくは不透明な高融点金属であるＴｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂのうちの少なくとも一つを含む、金属単体、合金、金属シリサイド等から構成される。また、第３遮光膜２４の溝側壁からの距離ｘ1は、０．１μｍ以上、好ましくは０．５μｍ以上となるように設定されている。
【００４３】
第３遮光膜２４の上には、第１層間絶縁膜４が形成され、更にその上にはデータ線６ａが形成されている。ここで、第１層間絶縁膜４は、好ましくはＮＳＧ（ノンドープトシリケートガラス）等から構成される。
【００４４】
そして、データ線６ａの上には第２層間絶縁膜７が形成され、その上に画素電極９ａが設けられている。ただし、溝２６の直上は画素電極９ａ間の隙間９ｂとなっている。ここで、第２層間絶縁膜７は、好ましくはＢＰＳＧ（ボロンリンシリケートガラス）等から構成される。
【００４５】
また、第１層間絶縁膜４の厚さｔａと第２層間絶縁膜７の厚さｔｂの少なくとも一方は、画素電極９ａ表面に表れる２つの凹部９ｃが第３遮光膜２４により遮光される位置、例えば２つの凹部９ｃの間隔をｘ2とするとｘ1＞ｘ2となるような厚さとされている。ここで、第１層間絶縁膜４の厚さは、３００〜１０００ｎｍ、好ましくは８００ｎｍとされ、第２層間絶縁膜７の厚さは、３００〜１０００ｎｍ、好ましくは８００ｎｍとされている。
【００４６】
このように本実施形態によれば、半導体層１ａ等の下方のＴＦＴアレイ基板１０上に下地絶縁膜１２上に溝２６を設けることで、画素電極９ａの表面に表れる凸部をなくし、更に溝２６によって生じる画素電極９ａ表面上の凹部９ｃを半導体層１ａの上に形成された第３遮光膜２４によって遮光するように構成したので、液晶配向不良に起因する光抜けをなくすことができる。
【００４７】
（電気光学装置における製造プロセス）
次に、以上のような構成を持つ実施形態における液晶装置の製造プロセスについて、図５から図１０を参照して説明する。尚、図５から図１０は各工程におけるＴＦＴアレイ基板側の各層を、図３と同様に図２のＡ−Ａ’断面に対応させて示す工程図である。
【００４８】
先ず図５の工程（１）に示すように、石英基板、ハードガラス、シリコン基板等のＴＦＴアレイ基板１０を用意する。ここで、好ましくはＮ2（窒素）等の不活性ガス雰囲気且つ約９００〜１３００℃の高温でアニール処理し、後に実施される高温プロセスにおけるＴＦＴアレイ基板１０に生じる歪みが少なくなるように前処理しておく。即ち、製造プロセスにおける最高温で高温処理される温度に合わせて、事前にＴＦＴアレイ基板１０を同じ温度かそれ以上の温度で熱処理しておく。そして、このように処理されたＴＦＴアレイ基板１０の全面に、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜を、スパッタリングにより、１００〜５００ｎｍ程度の膜厚、好ましくは約２００ｎｍの膜厚の遮光膜１１を形成する。尚、遮光膜１１上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。
【００４９】
次に工程（２）に示すように、該形成された遮光膜１１上にフォトリソグラフィにより第１遮光膜１１ａのパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して遮光膜１１に対しエッチングを行うことにより、第１遮光膜１１ａを形成する。
【００５０】
次に工程（３）に示すように、第１遮光膜１１ａの上に、例えば、常圧又は減圧ＣＶＤ法等によりＴＥＯＳ（テトラ・エチル・オルソ・シリケート）ガス、ＴＥＢ（テトラ・エチル・ボートレート）ガス、ＴＭＯＰ（テトラ・メチル・オキシ・フォスレート）ガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる下地絶縁膜１２を形成する。
【００５１】
次に工程（４）に示すように、フォトリソグラフィにより溝２６に対応するレジストマスクを形成し、該レジストマスクを介して下地絶縁膜１２に対しエッチングを行うことにより、溝２６を形成する。
【００５２】
次に工程（５）に示すように、下地絶縁膜１２の上に、約４５０〜５５０℃、好ましくは約５００℃の比較的低温環境中で、流量約４００〜６００ｃｃ／ｍｉｎのモノシランガス、ジシランガス等を用いた減圧ＣＶＤ（例えば、圧力約２０〜４０ＰａのＣＶＤ）により、アモルファスシリコン膜を形成する。その後、窒素雰囲気中で、約６００〜７００℃にて約１〜１０時間、好ましくは、４〜６時間のアニール処理を施することにより、ポリシリコン膜１を約５０〜２００ｎｍの厚さ、好ましくは約１００ｎｍの厚さとなるまで固相成長させる。固相成長させる方法としては、ＲＴＡ（Rapid Thermal Anneal)を使ったアニール処理でも良いし、エキシマレーザー等を用いたレーザーアニールでも良い。
【００５３】
この際、図３に示した画素スイッチング用ＴＦＴ３０として、ｎチャネル型の画素スイッチング用ＴＦＴ３０を作成する場合には、当該チャネル領域にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素の不純物イオンを僅かにイオン注入等によりドープしても良い。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合には、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素の不純物イオンを僅かにイオン注入等によりドープしても良い。尚、アモルファスシリコン膜を経ないで、減圧ＣＶＤ法等によりポリシリコン膜１を直接形成しても良い。或いは、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化（アモルファス化）し、その後アニール処理等により再結晶化させてポリシリコン膜１を形成しても良い。
【００５４】
次に工程（６）に示すように、フォトリソグラフィ工程、エッチング工程等により、図２に示した如き第1蓄積容量電極１ｆを含む所定パターンを有する半導体層１ａを形成する。
【００５５】
次に図６の工程（７）に示すように、画素スイッチング用ＴＦＴ３０を構成する半導体層１ａと共に第１蓄積容量電極１ｆを約９００〜１３００℃の温度、好ましくは約１０００℃の温度により熱酸化することにより、約３０ｎｍの比較的薄い厚さの熱酸化シリコン膜２ａを形成し、更に工程（８）に示すように、減圧ＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる絶縁膜２ｂを約５０ｎｍの比較的薄い厚さに堆積し、熱酸化シリコン膜２ａ及び絶縁膜２ｂを含む多層構造を持つ画素スイッチング用ＴＦＴ３０のゲート絶縁膜２と共に蓄積容量形成用の第１誘電体膜２を同時に形成する。この結果、第１蓄積容量電極１ｆの厚さは、約３０〜１５０ｎｍの厚さ、好ましくは約３５〜５０ｎｍの厚さとなり、ゲート絶縁膜２（第1誘電体膜）の厚さは、約２０〜１５０ｎｍの厚さ、好ましくは約３０〜１００ｎｍの厚さとなる。このように高温熱酸化時間を短くすることにより、特に大型基板を使用する場合に熱によるそりを防止することができる。但し、ポリシリコン膜１を熱酸化することのみにより、単一層構造を持つゲート絶縁膜２を形成してもよい。
【００５６】
次に工程（９）に示すように、フォトリソグラフィ工程、エッチング工程等によりレジスト層５００を第１蓄積容量電極１ｆとなる部分を除く半導体層１ａ上に形成した後、例えばＰイオンをドーズ量約３×１０12／ｃｍ2でドープして、第1蓄積容量電極１ｆを低抵抗化しても良い。
【００５７】
次に工程（１０）に示すように、レジスト層５００を除去した後、減圧ＣＶＤ法等によりポリシリコン膜３を堆積し、更にリン（Ｐ）を熱拡散し、ポリシリコン膜３を導電化する。又は、Ｐイオンをポリシリコン膜３の成膜と同時に導入したドープトシリコン膜を用いてもよい。ポリシリコン膜３の膜厚は、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【００５８】
次に図７の工程（１１）に示すように、レジストマスクを用いたフォトリソグラフィ工程、エッチング工程等により、図２に示した如き所定パターンの走査線３ａと共に容量線３ｂを形成する。走査線３ａ及び容量線３ｂは、高融点金属や金属シリサイド等の金属合金膜で形成しても良いし、ポリシリコン膜等と組み合わせた多層配線としても良い。
【００５９】
次に工程（１２）に示すように、図３に示した画素スイッチング用ＴＦＴ３０をＬＤＤ構造を持つｎチャネル型のＴＦＴとする場合、半導体層１ａに、先ず低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃを形成するために、走査線３ａ（ゲート電極）をマスクとして、ＰなどのＶ族元素の不純物イオンを低濃度で（例えば、Ｐイオンを１〜３×１０13／ｃｍ2のドーズ量にて）ドープする。これにより走査線３ａ下の半導体層１ａはチャネル領域１ａ’となる。この不純物のドープにより容量線３ｂ及び走査線３ａも低抵抗化される。
【００６０】
次に工程（１３）に示すように、画素スイッチング用ＴＦＴ３０を構成する高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、走査線３ａよりも幅の広いマスクでレジスト層６００を走査線３ａ上に形成した後、同じくＰなどのＶ族元素の不純物イオンを高濃度で（例えば、Ｐイオンを１〜３×１０15／ｃｍ2のドーズ量にて）ドープする。また、画素スイッチング用ＴＦＴ３０をｐチャネル型とする場合、半導体層１ａに、低濃度ソース領域１ｂ及び低濃度ドレイン領域１ｃ並びに高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを形成するために、ＢなどのIII族元素の不純物イオンを用いてドープする。尚、例えば、低濃度のドープを行わずに、オフセット構造のＴＦＴとしてもよく、走査線３ａをマスクとして、Ｐイオン、Ｂイオン等を用いたイオン注入技術によりセルフアライン型のＴＦＴとしてもよい。この不純物のドープにより容量線３ｂ及び走査線３ａも更に低抵抗化される。
【００６１】
尚、これらのＴＦＴ３０の素子形成工程と並行して、ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴから構成される相補型構造を持つデータ線駆動回路、走査線駆動回路等の周辺回路をＴＦＴアレイ基板１０上の周辺部に形成してもよい。このように、本実施形態において画素スイッチング用ＴＦＴ３０を構成する半導体層１ａをポリシリコンで形成すれば、画素スイッチング用ＴＦＴ３０の形成時にほぼ同一工程で、周辺回路を形成することができ、製造上有利である。
【００６２】
次に工程（１４）に示すように、レジスト層６００を除去した後、容量線３ｂ及び走査線３ａ並びにゲート絶縁膜２（第１誘電体膜）上に、減圧ＣＶＤ法、プラズマＣＶＤ法等により高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜からなる誘電体膜８１を１０ｎｍ以上２００ｎｍ以下の比較的薄い厚さに堆積する。
【００６３】
次に工程（１５）に示すように、バリア層８０と高濃度ドレイン領域１ｅとを電気的接続するためのコンタクトホール８ａを、例えば反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。このようなドライエッチングは、指向性が高いため、小さな径のコンタクトホール８ａを開孔可能である。或いは、コンタクトホール８ａが半導体層１ａを突き抜けるのを防止するのに有利なウエットエッチングを併用してもよい。このウエットエッチングは、コンタクトホール８ａに対し、より良好なコンタクトをとるためのテーパを付与する観点からも有効である。
【００６４】
次に工程（１６）に示すように、第１層間絶縁膜８１及びコンタクトホール８ａを介して高濃度ドレイン領域１ｅに接続されるように、Ｔｉ、Ｃｒ、Ｗ、Ｔａ、Ｍｏ及びＰｂ等の金属や金属シリサイド等の金属合金膜をスパッタ処理により堆積して、５０〜５００ｎｍ程度の膜厚の導電膜８０’を形成する。尚、この導電膜８０’上には、表面反射を緩和するためにポリシリコン膜等の反射防止膜を形成しても良い。また、導電膜８０’は応力緩和のためにドープトポリシリコン膜等を用いても良い。
【００６５】
次に工程（１７）に示すように、該形成された導電膜８０’上にフォトリソグラフィによりバリア層８０のパターン（図２参照）に対応するレジストマスクを形成し、該レジストマスクを介して導電膜８０’に対しエッチングを行うことにより、第３蓄積容量電極８０ａを含むバリア層８０を形成するとともに、第３遮光膜２４を形成する。
【００６６】
次に図９の工程（１８）に示すように、誘電体８１、第３遮光膜２４及びバリア層８０を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第１層間絶縁膜４を形成する。第２層間絶縁膜４の膜厚は、約３００〜１０００ｎｍが好ましい。尚、第２層間絶縁膜４は厚くするほど平坦性に効果大であるが、応力が生じるため、１０００ｎｍ以下であることが好ましい。
【００６７】
次に工程（１９）の段階で、高濃度ソース領域１ｄ及び高濃度ドレイン領域１ｅを活性化するために約１０００℃のアニール処理を２０分程度行った後、データ線６ａに対するコンタクトホール５を開孔する。また、走査線３ａや容量線３ｂを基板周辺領域において図示しない配線と接続するためのコンタクトホールも、コンタクトホール５と同一の工程により第１層間絶縁膜４に開孔することができる。
【００６８】
次に工程（２０）に示すように、第１層間絶縁膜４の上に、スパッタリング等により、遮光性のＡｌ等の低抵抗金属や金属シリサイド等を金属膜６として、約１００〜５００ｎｍの厚さ、好ましくは約３００ｎｍに堆積する。
【００６９】
次に工程（２１）に示すように、フォトリソグラフィ工程、エッチング工程等により、データ線６ａを形成する。
【００７０】
次に図１０の工程（２２）に示すように、データ線６ａ上を覆うように、例えば、常圧又は減圧ＣＶＤ法やＴＥＯＳガス等を用いて、ＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる第２層間絶縁膜７を形成する。第２層間絶縁膜７の膜厚は、約３００〜１０００ｎｍが好ましい。
【００７１】
次に工程（２３）に示すように、画素電極９ａとバリア層８０とを電気的接続するためのコンタクトホール８ｂを、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより形成する。また、テーパ状にするためにウェットエッチングを用いても良い。
【００７２】
次に工程（２４）に示すように、第２層間絶縁膜７の上に、スパッタ処理等により、ＩＴＯ膜等の透明導電性薄膜９を、約５０〜２００ｎｍの厚さに堆積し、更に工程（２５）に示すように、フォトリソグラフィ工程、エッチング工程等により、画素電極９ａを形成する。尚、当該液晶装置を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極９ａを形成してもよい。
【００７３】
続いて、画素電極９ａの上にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜１６（図３参照）が形成される。
【００７４】
他方、図３に示した対向基板２０については、ガラス基板等が先ず用意され、第２遮光膜２３及び額縁としての第２遮光膜（図１１及び図１２参照）が、例えば金属クロムをスパッタした後、フォトリソグラフィ工程、エッチング工程を経て形成される。尚、これらの第２及び第３遮光膜は、Ｃｒ、Ｎｉ、Ａｌなどの金属材料の他、カーボンやＴｉをフォトレジストに分散した樹脂ブラックなどの材料から形成してもよい。尚、ＴＦＴアレイ基板１０上で、データ線６ａ、バリア層８０、第１遮光膜１１ａ等で遮光領域を規定すれば、対向基板２０上の第２遮光膜２３を省くことができる。
【００７５】
その後、対向基板２０の全面にスパッタ処理等により、ＩＴＯ等の透明導電性薄膜を約５０〜２００ｎｍの厚さに堆積することにより、対向電極２１を形成する。更に、対向電極２１の全面にポリイミド系の配向膜の塗布液を塗布した後、所定のプレティルト角を持つように且つ所定方向でラビング処理を施すこと等により、配向膜２２（図３参照）が形成される。
【００７６】
最後に、上述のように各層が形成されたＴＦＴアレイ基板１０と対向基板２０とは、配向膜１６及び２２が対面するようにシール材（図１１及び図１２参照）により貼り合わされ、真空吸引等により、両基板間の空間に、例えば複数種類のネマティック液晶を混合してなる液晶が吸引されて、所定層厚の液晶層５０が形成される。
【００７７】
（電気光学装置の全体構成）
以上のように構成された各実施形態における液晶装置の全体構成を図１１及び図１２を参照して説明する。尚、図１１は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図１２は、図１１のＨ−Ｈ’断面図である。
【００７８】
図１１において、ＴＦＴアレイ基板１０の上には、シール材５２がその縁に沿って設けられており、その内側に並行して、例えば第３遮光膜２３と同じ或いは異なる材料から成る画像表示領域の周辺を規定する額縁としての第３遮光膜５３が設けられている。シール材５２の外側の領域には、データ線６ａに画像信号を所定タイミングで供給することによりデータ線６ａを駆動するデータ線駆動回路１０１及び実装端子１０２がＴＦＴアレイ基板１０の一辺に沿って設けられており、走査線３ａに走査信号を所定タイミングで供給することにより走査線３ａを駆動する走査線駆動回路１０４が、この一辺に隣接する２辺に沿って設けられている。そして、図１２に示すように、図１１に示したシール材５２とほぼ同じ輪郭を持つ対向基板２０が当該シール材５２によりＴＦＴアレイ基板１０に固着されている。尚、本実施の形態によれば、対向基板２０上の第２遮光膜２３はＴＦＴアレイ基板１０の遮光領域よりも小さく形成すれば良い。また、液晶装置の用途により、第２遮光膜２３は容易に取り除くことができる。
【００７９】
以上図１から図１２を参照して説明した各実施形態では、データ線駆動回路１０１及び走査線駆動回路１０４をＴＦＴアレイ基板１０の上に設ける代わりに、例えばＴＡＢ（Tape Automated Bonding)基板上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１０の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（Twisted Nematic）モード、ＶＡ(Vertically Aligned)モード、ＰＤＬＣ(Polymer Dispersed Liquid Crystal)モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【００８０】
以上説明した各実施形態における液晶装置は、カラー液晶プロジェクタに適用される場合、対向基板２０に、カラーフィルタは設けられていない。しかしながら、第２遮光膜２３の形成されていない画素電極９ａに対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２０上に形成してもよい。あるいは、ＴＦＴアレイ基板１０上のＲＧＢに対向する画素電極９ａ下にカラーフィルタ層を形成することも可能である。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に各実施形態における液晶装置を適用できる。
【００８１】
以上説明した各実施形態における液晶装置では、従来と同様に入射光を対向基板２０の側から入射することとしたが、第１遮光膜１１ａを設けているので、ＴＦＴアレイ基板１０の側から入射光を入射し、対向基板２０の側から出射するようにしても良い。即ち、このように液晶装置を液晶プロジェクタに取り付けても、半導体層１ａのチャネル領域１ａ’及びソース側ＬＤＤ領域１ｂ、ドレイン側ＬＤＤ領域１ｃに光が入射することを防ぐことが出来、高画質の画像を表示することが可能である。ここで、従来は、ＴＦＴアレイ基板１０の裏面側での反射を防止するために、反射防止用のＡＲ（Anti Reflection)被膜された偏光板を別途配置したり、ＡＲフィルムを貼り付ける必要があったが、各実施形態では、ＴＦＴアレイ基板１０の表面と半導体層１ａの少なくともチャネル領域１ａ’及びソース側ＬＤＤ領域１ｂ、ドレイン側ＬＤＤ領域１ｃとの間に第１遮光膜１１ａが形成されているため、このようなＡＲ被膜された偏光板やＡＲフィルムを用いたり、ＴＦＴアレイ基板１０そのものをＡＲ処理した基板を使用する必要が無くなる。従って、本実施形態によれば、材料コストを削減でき、また偏光板貼り付け時に、ごみ、傷等により、歩留まりを落とすことがなく大変有利である。また、耐光性が優れているため、明るい光源を使用したり、偏光ビームスプリッタにより偏光変換して、光利用効率を向上させても、光によるクロストーク等の画質劣化を生じない。
【００８２】
また、各画素に設けられるスイッチング素子としては、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、各実施形態は有効である。
【００８３】
（電子機器）
次に、以上詳細に説明した液晶装置１００を備えた電子機器の実施の形態について図１３から図１５を参照して説明する。
【００８４】
先ず図１３に、このように液晶装置１００を備えた電子機器の概略構成を示す。
【００８５】
図１３において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、駆動回路１００４、液晶装置１００、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、光ディスク装置などのメモリ、画像信号を同調して出力する同調回路等を含み、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、シリアル−パラレル変換回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に駆動回路１００４に出力する。駆動回路１００４は、液晶装置１００を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。尚、液晶装置１００を構成するＴＦＴアレイ基板の上に、駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【００８６】
次に図１４から図１５に、このように構成された電子機器の具体例を各々示す。
【００８７】
図１４において、電子機器の一例たる液晶プロジェクタ１１００は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶装置１００を含む液晶表示モジュールを３個用意し、各々ＲＧＢ用のライトバルブ１００Ｒ、１００Ｇ及び１００Ｂとして用いたプロジェクタとして構成されている。液晶プロジェクタ１１００では、メタルハライドランプ等の白色光源のランプユニット１１０２から投射光が発せられると、３枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によって、ＲＧＢの３原色に対応する光成分Ｒ、Ｇ、Ｂに分けられ、各色に対応するライトバルブ１００Ｒ、１００Ｇ及び１００Ｂに各々導かれる。この際特にＢ光は、長い光路による光損失を防ぐために、入射レンズ１１２２、リレーレンズ１１２３及び出射レンズ１１２４からなるリレーレンズ系１１２１を介して導かれる。そして、ライトバルブ１００Ｒ、１００Ｇ及び１００Ｂにより各々変調された３原色に対応する光成分は、ダイクロイックプリズム１１１２により再度合成された後、投射レンズ１１１４を介してスクリーン１１２０にカラー画像として投射される。
【００８８】
図１５において、電子機器の他の例たるマルチメディア対応のラップトップ型のパーソナルコンピュータ（ＰＣ）１２００は、上述した液晶装置１００がトップカバーケース内に設けられており、更にＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体１２０４を備えている。
【００８９】
以上図１４から図１５を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、エンジニアリング・ワークステーション（ＥＷＳ）、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などが図１２に示した電子機器の例として挙げられる。
【００９０】
以上説明したように、本実施の形態によれば、製造効率が高く高品位の画像表示が可能な液晶装置を備えた各種の電子機器を実現できる。
【図面の簡単な説明】
【図１】  電気光学装置の第１実施形態である液晶装置における画像表示領域を構成するマトリクス状の複数の画素に設けられた各種素子、配線等の等価回路図である。
【図２】  第１実施形態の液晶装置におけるデータ線、走査線、画素電極、遮光膜等が形成されたＴＦＴアレイ基板の相隣接する複数の画素群の平面図である。
【図３】  図２のＡ−Ａ’断面図である。
【図４】  図２のＢ−Ｂ’断面を概略的に示した図である。
【図５】  本実施形態の液晶装置の製造プロセスを順を追って示す工程図（その１）である。
【図６】  本実施形態の液晶装置の製造プロセスを順を追って示す工程図（その２）である。
【図７】  本実施形態の液晶装置の製造プロセスを順を追って示す工程図（その３）である。
【図８】  本実施形態の液晶装置の製造プロセスを順を追って示す工程図（その４）である。
【図９】  本実施形態の液晶装置の製造プロセスを順を追って示す工程図（その５）である。
【図１０】  本実施形態の液晶装置の製造プロセスを順を追って示す工程図（その６）である。
【図１１】各実施形態の液晶装置におけるＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図である。
【図１２】図１１のＨ−Ｈ’断面図である。
【図１３】本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図１４】電子機器の一例として液晶プロジェクタを示す断面図である。
【図１５】電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【符号の説明】
１ａ…半導体層
３ｂ…容量線
４…第１層間絶縁膜
６ａ…データ線
７…第２層間絶縁膜
９ａ…画素電極
９ｂ…画素電極間の隙間
９ｃ…凹部
１０…ＴＦＴアレイ基板
１２…下地絶縁膜
２４…第３遮光膜
２６…溝
【図１】
0003736230.tif 000002
【図２】
0003736230.tif 000003
【図３】
0003736230.tif 000004
【図４】
0003736230.tif 000005
【図５】
0003736230.tif 000006
【図６】
0003736230.tif 000007
【図７】
0003736230.tif 000008
【図８】
0003736230.tif 000009
【図９】
0003736230.tif 000010
【図１０】
0003736230.tif 000011
【図１１】
0003736230.tif 000012
【図１２】
0003736230.tif 000013
【図１３】
0003736230.tif 000014
【図１４】
0003736230.tif 000015
【図１５】
0003736230.tif 000016