(57)【特許請求の範囲】
【請求項１】
高周波数で動作する半導体集積回路内の誘導性構造において、
ａ）基板と、
ｂ）各々が第１および第２の端を有し、前記基板上に第１の平面パターンとして連鎖的な順序で配置された実質的に平行で、電気的に平行に結合された第１の導電性要素の連鎖体からなる第１の電気的導体であって、前記第１の端が前記平面パターンの内側部分に位置し、前記第２の端が前記平面パターンの外側部分に位置し、前記導電性の要素はそれぞれが不等長の電気的な長さを有し、前記第１の平面パターンの他の要素と互いに絶縁されている、第１の電気的導体と、
ｃ）各々が第１および第２の端を有し、前記基板上に前記第１の電気的導体の要素に近接する第２の平面パターンとして連鎖的な順序で配置された実質的に平行で、電気的に平行に結合された第２の導電性要素の連鎖体からなる第２の電気的導体であって、前記第１の端が前記パターンの内側部分に位置し、前記第２の端が前記平面パターンの外側部分に位置し、前記導電性の要素はそれぞれ不等長の電気的な長さを有し、前記第２の平面パターンの他の要素と互いに絶縁されている、第２の電気的導体と、を含み、
前記第１の導電性要素の連鎖体のより長いものの独立した第２の端は、前記第２の導電性要素の連鎖体のより短いものの独立した第１の端に接続されて、前記第１の導電性要素の前記第１の端から前記第２の導電性要素の前記第２の端へと、実質的に等長で、等抵抗の経路要素の連鎖体を形成している、誘導性構造。
【請求項２】
前記第１の平面パターンは第１のスパイラルであり、前記第２の平面パターンは第２のスパイラルである、請求項１に記載の誘導性構造。
【請求項３】
幅を有する非導電性領域が各導電性要素の間に前記非導電性領域の前記幅が前記導電性要素の幅より小さくなるように配置されている、請求項１記載の誘導性構造。
【請求項４】
前記第１と第２の導電性要素の各々が６μｍの幅を有し、第１及び第２の端を有する前記実質的に平行な導電性要素の数は１０であり、かつ非導電性領域の幅が１１μｍに等しい、請求項１に記載の誘導性構造。
【請求項５】
前記第１および第２の電気的導体がスパイラル形状をしている、請求項１に記載の誘導性構造。
【請求項６】
前記半導体集積回路が、１００ＭＨｚから１０ＧＨｚまでわたる範囲内において動作するものである請求項１に記載の誘導性構造。
【請求項７】
前記基板は第１のメタライゼーションレベルと第２のメタライゼーションレベルを有し、前記第１の電気的導体は前記第１のメタライゼーション上に配置され、前記第２の電気的導体は前記第２のメタライゼーションレベルに配置される、請求項１に記載の誘導性構造。
【請求項８】
前記第１のスパイラルは内側右回りに螺旋播きしており、前記第２のスパイラルは内側左回りに螺旋播きしている、請求項２に記載の誘導性構造。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は高周波回路に使用される誘導子に関し、特に、半導体集積回路内に集積された高周波誘導子に関するものである。
【０００２】
【発明が解決しようとする課題】
１９６０年代における高周波用の大きな値の誘導子をシリコン（Ｓｉ）基板上に作製するための努力は不首尾であった。誘導性の構造内に発生する自己共振および低い品質ファクター（Ｑｓ）によって高周波における誘導子の使用が制限されていた。ＭｃＧｒａｗ  Ｈｉｌｌの１９６５年発行のＲ．Ｍ．Ｗａｒｎｅｒ，Ｅｄ．によるＩｎｔｅｇｒａｔｅｄ  Ｃｉｒｃｕｉｔ；Ｄｅｓｉｇｎ  Ｐｒｉｎｃｉｐｌｅｓ  ａｎｄ  Ｆａｂｒｉｃａｔｉｏｎを参照。アルミニウム／シリコン内で固有の直列抵抗は周波数増加とともに品質ファクターが低減する。
典型的には、大きな値の誘導子は、種々の半導体基板上における多数の巻回を持つアルミニウム（Ａｌ）または金（Ａｕ）のスパイラルとして作製される。インダクタンスの増加は、しかしながら、寄生抵抗（およびキャパシタンス）の増加を伴い、インダクタの自己共振周波数が低下してしまう。例えばＧａＡｓまたは絶縁サファイア基板上に金で作製された２５ｎＨのスパイラルのインダクタは３ＧＨｚにおいて自己共振することが見出だされている。対照的に、シリコン基板上にアルミニウムで作製された、１０ｎＨのスパイラルインダクタは、２ＧＨｚにおいて自己共振し、またＧａＡｓおよびサファイア基板に形成されたインダクタに比べてＱが減少することが見出だされている。Ｃｈａｎｇなどによる、１９９３年５月発行の、Ｌａｒｇｅ  Ｓｕｓｐｅｎｄｅｄ  Ｉｎｄｕｃｔｏｒｓ  ｏｎ  Ｓｉｌｉｃｏｎ  Ａｎｄ  Ｔｈｅｉｒ  Ｕｓｅ  Ｉｎ  Ａ  ２−μｍ  ＣＭＯＳ  ＲＦ  Ａｍｐｌｉｆｉｅｒ、ＩＥＥＥ  Ｅｌｅｃｔｒｏｎ  Ｄｅｖｉｃｅ  Ｌｅｔｔｅｒｓ、Ｖｏｌ．１４、Ｎｏ．５の第２４６−２４８頁を参照のこと。
【０００３】
シリコンプロセスにより形成されたインダクタは、カラム（ｃｏｌｕｍｎ）ＩＩＩ−Ｖの半導体上に形成された比較的厚い金（Ａｕ）の導電層（つまり、約６μｍ）に比べて、比較的薄いアルミニウム（Ａｌ）導電層（つまり、約０．５μｍ）を必要とする。アルミニウム導電体はその深さが浅いことからより厚い導電性の経路に対して抵抗がより高くなる。シリコン基体上に配置されたアルミニウム層の幅（Ｗ）は、その浅い深さを補償するために増大される。幅を増大した結果、コンダクタンスが増大し、またこのために誘導子のＱが改善される。改善されたＱと増加したＷの関係は、しかしながら線状ではない。より高い周波数においては、電流は導体の全体の断面積（つまり、増加した幅の全て）を流れず、電流の集中（ｃｒｏｗｄｉｎｇ）が生じる。増加した導電性の経路幅を備えた改善されたＱは、図１でプロットで示したように、Ｗが１５μｍを越えて増加したときには減少することが見出だされた。電流の集中は、１５μｍを越える幅において顕著となる、導体の幅の増加とともにＱが変化する点において、重要な役目を果たしているものと考えられる。
【０００４】
図２は、シリコン基板２２上にアルミニウム導体２４で形成された従来のスパイラルな誘導子Ｌ２０の部分を示したものである。ＷとＬはそれぞれ導体の幅と長さを表している。外側の導電性の経路は内側の導電性の経路よりも長いことから、外側の経路の有効な抵抗は内側の経路のものよりも大きい。電流は、それ故に、最小の抵抗の経路を採り、内側の回路に沿って流れる傾向があって、電流の集中が生じる。電流の集中の効果は周波数の増大とともに増大する。より詳しくは、導体２４の外側の長さＬｏ は、次式のようになる。
【数１】
0003819061.tif 000002
ここで、Ｎはスパイラル内部の数である。また内側の長さＬｉは、次式のようになる。
【数２】
0003819061.tif 000003
Ｌおよび／またはＷが増加するとともに、Ｌｏ／Ｌｉは増大する。特定の比またはこれを越えると、電流の集中が発生し、有効な抵抗が増大して全体の品質ファクターＱが劣化する。
例えば、Ｎ＝１でＷ》Ｓ、Ｌｏ／Ｌｉ＝（４Ｌ−Ｗ）／（４Ｌ−８Ｗ）と仮定する。顕著な電流集中のしきい値としてＬｏ／Ｌｉ＞１．５と規定した場合、顕著な電流集中はＷ＞Ｌ／５．５において発生することが見出だされた。同様に、Ｎ＝２ではＷ＞Ｌ／７において、またＮ＝３の場合にはＷ＞Ｌ／８で、規定された顕著な電流集中が発生した。簡単な数式により、より高いコイル数での電流集中に対するしきい値の基準は容易に導き出される。Ｎの増大とともに、内側の導伝体コイルの外側の長さ／内側の長さの比は増大する。
【０００５】
【課題を解決するための手段】
本発明は、従来の集積された誘導子の製作技術では実現できなかった、自己インダクタンスおよび改善されたＱを示す、半導体用途に製作された誘電子を提供するものである。本発明の誘導子は、それ故に、従来方法により集積回路上に形成された誘導子が共振する周波数範囲内において容易に共振することがなく、このためにより高い周波数の用途に利用されるものである。
【０００６】
１つの実施の形態では、本発明の誘導子は、周波数が増加しても導電性の構造を通してコンダクタンスが維持される、多レベル、多要素の導電性のメタライゼーション構造を提供する。これを達成するため、誘導子を形成する多数の、平行な電流要素の間の有効距離は実質的に等しくなり、これにより各要素の抵抗を等しくすることができる。したがって、等距離、等抵抗の要素の組み合わせにより形成される導電性の経路は、従来技術により形成された誘導子内に固有な電流集中による問題を克服することができる。多要素の構造はそれ故に、誘導子の全体の有効コンダクタンスを改善し、またそれ自体のＱを改善するものである
【０００７】
加えて、本発明は、誘導子の全体のインダクタンスを増大する方法で、多レベル、多要素の導体を流れる電流の経路決めのための構造を提供する。全体のインダクタンスの増加は、各導電性の要素から派生した増大した自己インダクタンスの累積効果を利用して行うことができる。誘導子の導電性の経路を構成する各導電性の要素の自己インダクタンスは、本発明により提供される特異なレイアウトにより提供されるものである。上記したインダクタンスの増大および抵抗の減少を提供する構造上のスキームを結合することにより、本発明による、大きなインダクタンスで高いＱの誘導子が提供される。よって、本発明により構成される誘導子は、高周波で動作する半導体集積回路内に組み込むために理想的なものである。
【０００８】
【発明の実施の形態】
本発明の高周波（ＨＦ）半導体回路のための誘導子、多数の平行な導電性の要素が、従来技術の誘導子の単一の要素の導電性の経路の代わりに、基板（例えば、シリコン）上に配列された、構造を提供するものである。ここで、高周波とは、約１００ＭＨｚから約１０ＧＨｚまでの範囲を意味するものである。多要素構造は、誘導子を形成する電流運搬要素の抵抗の総和の全部の抵抗が、従来の誘導子を形成する等しい寸法の導電性の経路の抵抗に比較して減じられることが確保されるように配列されている。さらに、本発明の誘導子が形成される構造は、導電性の要素間の自己インダクタンスにおける増加を実現し、誘導子内の全体のインダクタンスが増加される。抵抗の減少およびインダクタンスの増加は、シリコン基板上のアルミニウムで形成された誘導子に対する従来は成しえなかったＱの値によるものである。従来は成しえなかったＱの値は、ここで規定された高周波において動作する誘導性の構造においては、１５のように高いものである。
【０００９】
次に、図３から図５を参照して、本発明の原理を説明する。図３Ａは本発明の構造の一部を示したものである。誘導子は、誘電性の基体Ｓ上に配置された第１のメタライゼーションレベルの長さｌ１として識別された部分に沿った異なる「Ａ」の要素として形成された導電性の経路から構成される。第２の導体ないし導電性の経路（同じく側部ｌ１に沿っている）を形成する第２のメタライゼーションレベル「Ｂ」は、経路Ａから距離Ｘだけ離れて、基板Ｓ上の第１の導電性の経路Ａに対向して配置されている。導電性の経路ＡとＢのそれぞれは、１０の異なる、実質的に平行な、それぞれＡ１、Ａ２、…Ａ１０、およびＢ１、Ｂ２、…Ｂ１０として識別された、導電性の要素で構成されている。各要素の幅は約６μｍである。導電性の経路ＡとＢを形成する１０の平行な要素をそれぞれ電気的に分離する約１μｍの絶縁性（誘電性）の間隔が設けられている。それぞれの導電性の経路ＡとＢの有効な全部の幅は約７０μｍである。導電性の経路要素で構成される「Ａ」と「Ｂ」は、スパイラルを形成する、図においてｌ２として識別された誘導子の側部に沿った側部ｌ１において、それぞれの長さの端に形成されたコーナーから延在している。
【００１０】
導電性の経路ＡとＢのそれぞれを形成する導電性の要素の全体の長さは、次のように関連している。Ａ10＞Ａ9 ＞…Ａ1 およびＢ10＞Ｂ9 ＞…Ｂ1 。導電性の経路Ａ、および導電性の経路Ｂのそれぞれ１０の要素は、電気的に並列に接続されており、図２を参照して従来技術において説明したように、増大する周波数で最も電流の抵抗が少ない要素である、最も内側の（最も短い）導電性の経路の要素で電流が集中する傾向がある。電流の集中は次いで、増大する周波数の関数として、最も内側の要素の内部で起こり、これらのより短い長さの要素の内部で寄生抵抗が付随して生じる。
【００１１】
図３Ａと図３Ｂに示した構造は、より短い導電性の要素に電流が集中する傾向から起こる抵抗の増大を、全ての導電性の要素の長さを実質的に等しくすることにより、克服することができる。ＡとＢの連鎖的な（ｓｅｑｕｅｎｔｉａｌ）導電性の要素に対応する長さが同じである、つまり、Ａ3 ＝Ｂ3 、Ａ6 ＝Ｂ6 など、であると仮定すれば、内側の要素Ａ1 を外側の要素Ｂ10に、Ａ2 をＢ9 に、…Ａ10をＢ1 に接続することで、Ａ−Ｂで形成された１０の新しい導電性の要素のそれぞれの長さを効率良く等しくすることができる。本発明の構成を確立するための接続を図３Ｂに示した。導電性の回路ＡとＢのそれぞれが１０の連鎖的な導電性の要素を含んでいるので、図３Ｂに示された導電性の要素は逆連鎖的に接続されるものであるといえる。要素の長さを等しくすることで、それぞれの回路を構成する要素のそれぞれにおける抵抗が実質的に等しくなる。理論的には、１０の新しく形成されたＡ−Ｂの経路が平行に接続されたときには、１０の実質的に等長で、等抵抗の要素のいずれか１つを電流は同じように流れる。誘導子（つまり、新しく形成された１０の導電性の要素の平行な組み合わせ）の幅全体に実質的に等しく電流を分配することで、導電性の要素のいずれか１つにおける電流集中を最小限とでき、抵抗の減少およびＱの増大が図れる。
【００１２】
図３Ａと図３Ｂの構造を誘導子と称したが、等長で、等抵抗の導電性の経路が形成される本発明の構造は、誘導性の構造には限定されない。上記した構造は、抵抗のような、導電性の構造を形成するために利用することができ、電流の経路を形成する等長で、等抵抗の導電性の要素の結果としての、改良された導電特性を示すものである。さらに、上記の構造は１０の要素で説明したものであるが、要素の数は１０に限定されず、本構造がその内部で機能する回路の必要に応じていずれの数Ｎとすることができるものである。
【００１３】
図４Ａと図４Ｂは、図３Ａと図３Ｂに示しおよび上記で説明した、本発明の一実施の形態を表した図式的なレイアウトである。図４Ａは、第１の層である、Ａ１ からＡ１０の層のレイアウトを示したもので、「Ａ」レベルの導電性の要素の第１の端での平行な相互接続がＣＯＮ１で示されている。１０の導電性のワイヤＡ´、Ａ２´、…Ａ１０´はスパイラルの中心に示されており、ここでは第２の層（図４Ｂ）の要素Ｂ１からＢ１０は逆連鎖的に接続されている。スパイラルの出力は図４Ｂにおいては平行な接続ＣＯＮ２として示され、「Ｂ」レベルの要素の全ての平行な接続を形成している。
上記した電流の導電性における改良に加えて、本発明の多要素の導電性の構造は全体のインダクタンスを増大するものである。これを行うために、本構造は、前記した誘導子を形成する隣接する要素の内部においてそれぞれの分離した導電性の要素内で誘導された相互ないし自己インダクタンスの合計を利用するように配置されている。相互ないし自己インダクタンスが利用される設計ないし配置は、「ラインミキシング」と称される。ラインミキシングは必須的に、隣接する導電性の要素の間の寄生インダクタンスを利用している。長さｌで、距離ｄで離間された２つの導体の間の相互インダクタンスは、５ｌ［ｌｎ（ｌ／ｄ＋Ｇ）＋Ｈ＋ｄ／ｌ］で与えられ、Ｇ＋［ｌ＋（ｌ／ｄ）２］１／２およびＨ＝［ｌ＋（ｌ／ｄ）２］１／２である。これらの数式から、ｄが小さい程、つまり導電性の要素が近付く程、隣接する要素に流れる電流の結果としてそれぞれに生成されるインダクタンスが大きくなることは明らかである。
【００１４】
図５Ａは、誘電性の基板上に形成された１０の平行な導電性の要素Ｅ1 、Ｅ2 、…Ｅ10が、１０の平行な導電性の要素Ｆ1 、Ｆ2 、…Ｆ10のそれぞれにミックスされた、導電性の構造を示したものである。１０の「Ｆ」要素は基板上の要素Ｅ1 、Ｅ2 、…Ｅ10の間に介装されている。この結果、平行な導電性の要素Ｅ1 、Ｆ1 、Ｅ2 、Ｆ2 、…Ｅ10、Ｆ10の１０の対が得られる。各対の要素、例えばＥ1 、Ｆ1 の離間距離は約７μｍである。図５Ａに示したのは、第１のレベルに対向する誘電性の基板上に配置された第２のレベルの平行な導電性の要素であり、Ｇ1 、Ｈ1 、…Ｇ5 、Ｈ5 、Ｇ6 、Ｈ6 、…Ｇ10、Ｈ10のように配列されている。導電性の要素の間の接続は次の通りである。上側のレベルからの要素Ｅ1 の後端はより低いレベルの要素Ｇ10の後端に電気的に接続され、Ｅ2 後端はＧ9 の後端に、Ｅ3 はＧ8 に電気的に接続され、等々、つまり逆連鎖的に電気的に接続されている。Ｅ1 からＥ10の要素のそれぞれは前端において平行に電気的に接続されている。次いで、導電性の要素Ｇ1 からＧ10のそれぞれの前端は要素Ｆ1 からＦ10の前端のそれぞれに電気的に接続されている。要素Ｆ1 からＦ10の後端は次いで要素Ｈ1 からＨ10の後端に逆連鎖的に電気的に接続されている。１０の形成された要素の経路の例えば１つは、Ｅ1 からＧ10へＦ10にＨ1 へと延びている。したがって、Ｅ1 からＦ1 、および、Ｇ10からＨ10、およびＥ2 からＦ2 、並びにＧ9 からＨ9 などの近接の結果としての、導電性の経路の要素を流れる電流から発生された相互インダクタンスは、全体のインダクタンスに追加される。図５Ａの誘導子によれば、図３Ａと図３Ｂに示された改良された構造のコンダクタンス、並びに近接した導電性の要素の間の相互インダクタンスによる全体的なインダクタンスの増大が図れる。
【００１５】
図５Ｂは、図５Ａを参照して上記説明したようなインダクタンスの増大およびコンダクタンスの増大を表した誘導性の構造を描いた図式的なレイアウトである。図において、ＣＯＮ３として識別された部分は、要素Ｅ１からＥ１０の前端のそれぞれが平行に接続された場所である。ＣＯＮ６の部分において、上部の層の要素Ｅ１からＥ１０は第２の層の要素Ｇ１からＧ１０の後端に逆連鎖的に接続されている。ＣＯＮ５の部分では、要素Ｇ１からＧ１０の前端は要素Ｆ１からＦ１０の前端に連鎖的に接続されている。また、ＣＯＮ３において、要素Ｆ１からＦ１０の後端は要素Ｈ１からＨ１０の後端に逆連鎖的に接続されている。
【００１６】
１０の等しい抵抗性の、４組のＥＧＦＨの導電性の要素からなる上記したレイアウト（構造）は、電流集中を無視できる効果によるコンダクタンスの増大、およびより高いＱのための誘導子内の全体のインダクタンスの増大を提供するものである。このレイアウトは、しかしながら、本発明の可能な構成の単なる例示にすぎない。導電性の要素の相互接続を変更することで、要素間の距離が変わり、したがって相互インダクタンスが変化する。例えば、上記した２レベルの要素は、上部のレベルにＥ1 、Ｆ1 、…、Ｅ5 、Ｆ5 、Ｆ6 、Ｅ6 、…Ｆ10、Ｅ10を、また下部のレベルにＧ1 、Ｈ1 、…、Ｇ5 、Ｈ5 、Ｈ6 、Ｇ6 、…Ｈ10、Ｇ10を配置するようにしても良く、さらに当業者には他の適宜な配置とすることもできるものである。
【００１７】
以上の実施の形態は本発明の原理の単なる例示である。当業者は本発明の技術思想と範囲を逸脱することなしに他の構成や方法を実施することができるものである。
【図面の簡単な説明】
【図１】従来技術のアルミニウムが形成されたシリコン誘導体の導体の幅（Ｗ）に対する品質ファクター（Ｑ）のプロットのグラフである。
【図２】従来の製作技術で形成されたスパイラル状の誘導子の一部の平面図である。
【図３Ａ】本発明の高周波回路のための誘導子の一実施の形態の斜視図である。
【図３Ｂ】図３Ａの誘導性の構造の側面図である。
【図４Ａ】図３Ａと３Ｂの誘導性の構造の一実施の形態の２レベルの相互接続の詳細を示した図式的なレイアウトの説明図である。
【図４Ｂ】図３Ａと３Ｂの誘導性の構造の一実施の形態の２レベルの相互接続の詳細を示した図式的なレイアウトの説明図である。
【図５Ａ】本発明の高周波回路に対する誘導子の他の実施の形態を形成する要素の側面の斜視図である。
【図５Ｂ】図５Ａの誘導子の実施の形態の一態様の図式的なレイアウトの斜視図である。
【符号の説明】
２２  シリコン基板
２４  アルミニウム導体
Ｓ  基板
Ａ1、Ａ2、……Ａ10、Ｂ1、Ｂ2、……Ｂ10  導電性経路
【図１】
0003819061.tif 000004
【図２】
0003819061.tif 000005
【図３Ａ】
0003819061.tif 000006
【図３Ｂ】
0003819061.tif 000007
【図４Ａ】
0003819061.tif 000008
【図４Ｂ】
0003819061.tif 000009
【図５Ａ】
0003819061.tif 000010
【図５Ｂ】
0003819061.tif 000011