(57)【特許請求の範囲】
【請求項１】
制御回路とＧＴＬ＋バスとの間で電気的に接続され、動的に調節可能な基準電圧を有する信号変換器であって、
ＧＴＬ＋バスに結合された入力端と、調節可能な基準電圧に基づいて前記ＧＴＬ＋バスからのＧＴＬ＋信号である第１デジタル信号を制御回路に受信可能なＴＴＬ信号又はＣＭＯＳ信号である第２デジタル信号に変換する制御回路に連結された出力端とを有する入力回路と、
前記制御回路に結合された入力端と、前記制御回路からの前記第２デジタル信号を前記ＧＴＬ＋バスへの前記第１デジタル信号に変換するＧＴＬ＋バスに結合された出力端とを有する出力回路と、
制御回路により制御され、前記入力回路及び前記出力回路に用いる第１電位及び第２電位を含む調節可能な基準電圧を出力する基準電圧発生器であって、前記制御回路が前記第２デジタル信号を当該制御回路から前記ＧＴＬ＋バスの方へ送出する場合に前記基準電圧発生器を制御することにより前記調節可能基準電圧が第１電位に変えられ、前記ＧＴＬ＋バスが前記第１デジタル信号を当該ＧＴＬ＋バスから前記制御回路の方へ送出する場合に前記基準電圧発生器を制御することにより前記調節可能基準電圧が前記第２電位に変えられるようにした基準電圧発生器と、
を含み、
前記調節可能基準電圧が信号伝送方向に従って前記第１電位と前記第２電位との間で切り替えられることを特徴とする信号変換器。
【請求項２】
制御回路とバスとの間に電気的に接続され、動的に調節可能な基準電圧を有する信号変換器であって、
バスに連結された入力端と、調節可能な基準電圧に基づいて前記バスから来る第１デジタル信号を制御回路に受信可能な第２デジタル信号に変換する制御回路に連結された出力端とを有する入力回路と、
前記制御回路に連結された入力端と、前記制御回路からの前記第２デジタル信号を前記バスへの前記第１デジタル信号に変換する前記バスに連結された出力端とを有する出力回路と、
前記制御回路により制御され、前記入力回路及び前記出力回路に用いる第１電位及び第２電位を含む調節可能な基準電圧を出力する基準電圧発生器であって、前記第２電位が前記第１電位よりも高く、前記制御回路が前記第２デジタル信号を当該制御回路から前記バスの方へ送出する場合に前記基準電圧発生器を制御することにより前記調節可能基準電圧が前記第１電位に変えられ、前記バスが前記第１デジタル信号を当該バスから前記制御回路の方へ送出する場合に前記基準電圧発生器を制御することにより前記調節可能基準電圧が第２電位に変えられるようにした基準電圧発生器と、
を含み、
前記調節可能基準電圧が信号伝送方向に従って前記第１電位と前記第２電位との間で切り替えられることを特徴とする信号変換器。
【請求項３】
前記第１電位が１．０Ｖである、請求項２記載の信号変換器。
【請求項４】
前記第２電位が１．２Ｖである、請求項３記載の信号変換器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号変換器に関し、特に異質のデジタル信号を受信することができる、動的に調節可能な基準電圧を有する信号変換器に関する。
【０００２】
【従来の技術】
典型的なデジタル回路においては、０Ｖ及び５Ｖを有する２つのデジタル信号が通常２つの異なる論理レベルを表す。デジタル回路に使用されるデバイスには、ＴＴＬデバイス及びＣＭＯＳデバイスがある。ＴＴＬデバイスを含むデジタル回路では、スイッチ速度は速いが、直流電力の消費が多い。これに対して、ＣＭＯＳデバイスを含むデジタル回路では、直流電力の消費は少ないが、スイッチ速度が遅く、ノイズが多い。さらに、デジタル回路の動作周波数が数十ＭＨｚと高い場合には、デジタル回路においてデバイスが互いに適切に配置又は分離されていないと、電磁波妨害（EMI: Electro Magnetic Interference）が生じることがある。
【０００３】
最近、ガンニング・トランシーバ論理（ＧＴＬ＋）仕様と呼ばれる別の電子信号仕様が導入されている。ＧＴＬ＋信号の大きさは、０から１．５Ｖの範囲である。さらに、信号伝送路の一端は、抵抗が５６Ωのターミネータを介して１．５Ｖの電源に電気的に接続されており、前記ターミネータは信号反射を防止し、プリント回路板（ＰＣＢ）上のインピーダンス整合のために使用される。前記ＧＴＬ＋信号の大きさの範囲は１．５Ｖのみであるため、ＧＴＬ＋信号仕様を採用する回路は、消費電力が小さく、高速で、ＥＭＩ問題の解決も図れるという利点を有する。
【０００４】
一般に、動作周波数が数百ＭＨｚのコンピュータシステムでは、中央処理装置（ＣＰＵ）はＧＴＬ＋バスを用いて他のデバイスと通信する。図１について説明する。ＧＴＬ＋バス１３０は、２つのデバイス１１０及び１２０間の通信を行うのに用いる。図１においては、前記デバイス１１０及び１２０はそれぞれ、プリント回路板上のチップセット及びＣＰＵでもよい。ＣＰＵ１２０はＧＴＬ＋バス１３０を介してチップセット１１０と通信し、これにより、チップセット１１０はプリント回路板上の他のデバイス（図示せず）を制御することができる。
【０００５】
図１に示すように、前記デバイス１１０及び１２０は、伝送路としての機能を果たすＧＴＬ＋バス１３０により互いに電気的に接続されている。前記デバイス１１０は、入力バッファ１１４及び出力バッファ１１２を含む。この入力バッファ１１４を用いて、ＧＴＬ＋バス１３０から受信したＧＴＬ＋信号等の第１デジタル信号を、デバイス１１０用の信号仕様に適合するＴＴＬ信号等の第２デジタル信号に変換する。前記出力バッファ１１２を用いて、デバイス１１０からのＴＴＬ信号等の第２デジタル信号をＧＴＬ＋信号等の第１デジタル信号に変換し、この第１デジタル信号をさらにＧＴＬ＋バス１３０を介してデバイス１２０に伝送する。同様に、前記デバイス１２０も、入力バッファ１２４及び出力バッファ１２２を含み、これらを用いて、デバイス１２０の信号仕様に適合するＧＴＬ＋信号等の第１デジタル信号とＧＴＬ＋信号等の第２デジタル信号との間の信号変換を行う。
【０００６】
図１に示すように、前記デバイス１１０及び１２０はそれぞれ、伝送路１３０の何れか一端に電気的に接続されており、両端はそれぞれ、２つのターミネータＲｔ１及びＲｔ２を介して電源Ｖｔｔに電気的に接続されている。前記ターミネータＲｔ１及びＲｔ２は、信号品質を向上させるだけではなく、出力バッファに採用されるオープンドレイン接続により信号の電位をプル(pull)することもできる。しかし、インピーダンス整合の状態は、伝送路上の信号品質に影響を及ぼす。特に、伝送速度が速い場合、リングバックがＧＴＬ＋信号上に生じる。図２について説明すると、ＧＴＬ＋バスの場合の波形が示してあり、波形（Ａ）は理想的な波形であるが、波形（Ｂ）はリングバックＰにより歪んだ波形である。前記ターミネータが入出力回路のインピーダンスをうまく整合させないと、リングバックＰが一層強くなる。
【０００７】
従来の入力バッファは、固定基準電圧に基づいてＧＴＬ＋信号を別の論理信号に変換する。ＧＴＬ＋信号の電位が前記基準電圧よりも高い場合、出力論理信号は論理レベル“１”に設定される。逆に、ＧＴＬ＋信号の電位が基準電圧よりも低い場合、出力論理信号は論理レベル“０”に設定される。一般に、基準電圧は１．０Ｖ±２００ｍＶに設定されるが、前記Ｖｔｔは１．５Ｖに設定される。蒙ったリングバックが所定の基準電圧を超えるほど強い場合には、変換のエラーが生じることになる。
【０００８】
さらに、チップセット１１０に接続されたＧＴＬ＋バス１３０は非常に多くの伝送路を有するので、外部回路設計の複雑さを低減するのに複数のターミネータがチップセット１１０に組込まれる。よって、前記ターミネータは信号の品質に影響を及ぼすだけでなく、消費電力も増大させる。ＩＮＴＥＬ製のＰＥＮＴＩＵＭII等のＣＰＵを一例として挙げると、用いる各ターミネータの抵抗が５６Ωの場合、伝送路の数は１００もあり、Ｖｔｔは１．５Ｖに設定される。追加の消費電力は４７．８ｍＷと推定される。即ち、伝送路の数が多ければ多いほど、追加の消費電力は大きくなる。さらに、消費電力が大きくなるほど、その消費電力により、直接ＣＰＵ上で熱を生成し、ＣＰＵ上の温度上昇が生じる。一方、前記ＣＰＵに関連のある他の制御チップセットがＣＰＵと同一のターミネータを採用した場合、各々のチップセットは略同量の電力を消費する。その結果、ターミネータにより生じた熱は、前記ＣＰＵ及びチップセットの安定性に影響を与えることがある。本来、ＣＰＵ及びチップセットの消費電力は、ＣＰＵの動作周波数が高くなるにつれて非常に大きくなる。ターミネータの設置による追加の消費電力をさらに考慮すると、ＣＰＵ及びチップセット用により多くの放熱用フィンを使用する必要がある。さらに、チップを製造する際の放熱を考慮に入れる必要がある。例えば、２〜４層まで増加した多層チップの基板であれば、より放熱性を考慮して製造されることになる。しかし、それは製造コストの増大につながる。
【０００９】
【発明が解決しようとする課題】
ターミネータにより更に生じる熱の発生を防止するために、ターミネータの抵抗を増大させることもできる。しかし、伝送路両端のターミネータの抵抗を同一の値に維持できない場合には、ＧＴＬ＋信号のリングバックが一層強くなってしまう。実際には、ＣＰＵとチップセットとは通常異なるメーカーにより製造されるので、伝送路両端のターミネータの抵抗を同一の値に維持することは困難である。よって、リングバックの問題を解決する別の方法を採用する必要がある。例えば、従来技術による入力バッファで採用された入力ＧＴＬ＋信号を検出する固定基準電圧を、調節可能な基準電圧に替えて、リングバックの問題を解決することもできる。
【００１０】
すなわち、入力ＧＴＬ＋信号を変換する固定基準電圧を採用した入力バッファには、次のような欠点がある。
（１）ターミネータの抵抗を低くして伝送路の数を多くした場合、消費電力は一層大きくなり、大量の熱が発生する。その結果、チップ製造時の放熱性をより高めるよう考慮する必要がある。これにより、製造コストが一層増大する。
（２）大量の熱が発生することに伴い、チップの温度が上昇して、安定性が悪くなる。
【００１１】
【課題を解決するための手段】
本発明の目的は、過度に強いリングバックを許容し、追加の消費電力を低減し、高抵抗ターミネータにより生じる熱を低減することができる、動的に調節可能な基準電圧を有する信号変換器を提供することにある。
【００１２】
上記目的を達成するために、本発明による信号変換器は、動的に調節可能な基準電圧を有し、制御回路とバスとの間に電気的に接続されており、入力回路及び基準電圧発生器を含む。
【００１３】
前記入力回路は、バスに連結された入力端と、制御回路に連結された出力端とを有する。バスから来る第１デジタル信号を、第１論理レベル及び第２論理レベルを含む第２デジタル信号に変換し、調節可能な基準電圧に基づいて、前記第２信号を制御回路に出力するように構成されている。第１デジタル信号の電位が調節可能基準電圧よりも高い場合、第２デジタル信号は第１論理レベルに設定される。逆に、第１デジタル信号の電位が調節可能基準電圧よりも低い場合、第２デジタル信号は第２論理レベルに設定される。
【００１４】
前記基準電圧発生器は、制御回路により制御され、前記入力回路に用いる第１電位及び第２電位を含む調節可能な基準電圧を出力する。制御回路が第２デジタル信号をバスの方へ送出する場合、基準電圧発生器を制御することにより調節可能基準電圧が第１電位に変えられる。一方、バスが第１デジタル信号を制御回路の方へ送出する場合、基準電圧発生器を制御することにより調節可能基準電圧が第２電位に変えられる。
【００１５】
また、前記信号変換器は、調節可能な基準電圧に基づいて、制御回路に連結された入力端と、第２デジタル信号を第１デジタル信号に変換するバスに連結された出力端とを有する出力回路をさらに含む。
【００１６】
本発明では、前記バスはＧＴＬ＋バスである。前記第２電位（例えば、１．２Ｖ）は前記第１電位（例えば、１．０Ｖ）よりも高い。
【００１７】
本発明は、後述の詳細な説明、及び図示のみによるが本発明を限定しない添付図面から十分に理解されるであろう。かかる添付図面において、
図１は、ＧＴＬ＋バスを介して互いに電気的に接続された２つのデバイスを示す略図であり、
図２は、ＧＴＬ＋バスに対する波形を示す略図であり、
図３は、本発明による動的に調節可能な基準電圧を有する信号変換器を示す回路ブロック図であり、
図４は、本発明による動的に調節可能な基準電圧を有する信号変換器を含むチップセットを示す回路ブロック図であり、
図５は、本発明による、外部から供給された基準電圧を有する信号変換器を含むチップセットを示す回路ブロック図である。
【００１８】
【発明の実施の形態】
図３には、本発明の好ましい実施形態による動的に調節可能な基準電圧を有する信号変換器が示される。図３において、信号変換器３００は、制御回路３１０と信号変換用のＧＴＬ＋バス等のバス１３０との間で電気的に接続されている。
【００１９】
図３に示すように、前記信号変換器３００は、入力回路３１４と、出力回路３１２と、基準電圧発生器３２０とを含む。前記入力回路３１４及び出力回路３１２は、前記制御回路３１０と信号変換用バス１３０との間で電気的に接続されている。さらに、前記バス１３０の一端は、ターミネータＲｔを介して電源Ｖｔｔに電気的に接続されている。前記基準電圧発生器３２０は、入力回路３１４及び出力回路３１２への基準電圧Ｖｒを生成する。
【００２０】
前記入力回路３１４は、バス１３０から入力されるＧＴＬ＋信号等の第１デジタル信号を、制御回路３１０に受け入れ可能なＴＴＬ信号やＣＭＯＳ信号等の第２デジタル信号に変換する。信号変換の間、第１デジタル信号の電位が、基準電圧発生器３２０からの第１の調節可能電位出力による基準電圧Ｖｒよりも高い場合には、第２デジタル信号が論理レベル“１”に設定される。逆に、第１デジタル信号の電位が、前記第１の調節可能電位Ｖｒよりも低い場合には、第２デジタル信号が論理レベル“０”に設定される。さらに、制御回路３１０が入力回路３１４を介してバス１３０から来る第１デジタル信号を受信する必要がある場合、前記第１電位Ｖｒを第１デジタル信号の品質に応じて調節することができる。よって、第１デジタル信号上で生じるリングバックの許容範囲を大幅に広げることができる。
言い換えれば、基準電圧Ｖｒの第１の電位は、図３の例では、ＧＴＬ＋バス等のバス１３０から前記制御回路３１０への信号伝送方向を表すものである。これに対し、基準電圧Ｖｒの第２の電位は、図３の例では、前記制御回路３１０からＧＴＬ＋バス等のバス１３０への信号伝送方向を表すものである。
第１のデジタル信号がＧＴＬ＋バス等のバス１３０側から入力回路３１４に入った場合、基準電圧Ｖｒは、たとえば１．２Ｖに設定される。他方、第２のデジタル信号が制御回路３１０から出力回路３１２に入った場合、基準電圧Ｖｒは、たとえば１．０Ｖに設定される。
そして、これらの第１の電位および第２の電位に対応する基準電圧Ｖｒの実際の電位は、たとえば、第１のデジタル信号の品質に従って調節できる。
【００２１】
さらに、前記第１電位Ｖｒは、制御回路３１０からの制御信号Ｓによって調節される。一般に、入力回路３１４に供給される第１電位Ｖｒは、実際の回路設計に応じて決まる。例えば、前記Ｖｔｔが１．５Ｖの場合、第１電位Ｖｒは１．０Ｖに設定される。ターミネータＲｔの抵抗のみが更に重大なリングバックを引き起こす場合、第１電位Ｖｒを調節して１．２Ｖ以上の電位にまで増加させて、より強いリングバックを許容することができる。
【００２２】
一方、前記制御回路３１０がＴＴＬ信号やＣＭＯＳ信号等の第２デジタル信号を出力回路３１２によりバス１３０に伝送する必要がある場合、制御回路３１０は、基準電圧発生器３２０により、信号変換用制御信号Ｓで第２電位（例えば、１Ｖ）の基準電圧Ｖｒを出力回路３１２に出力させる。制御回路３１０が第２デジタル信号を完全に伝送した後、制御回路３１０は、基準電圧発生器３２０により、信号変換用制御信号Ｓで第１の調節可能電位（例えば、１．２Ｖ）の基準電圧Ｖｒを、バス１３０からのＧＴＬ＋信号等の第１デジタル信号を受信できるよう入力回路３１４に出力させる。
【００２３】
上述の説明から理解できるように、第１電位Ｖｒを調節（又は増加）して、ターミネータＲｔのインピーダンス不整合により生じる一層強いリングバックを許容することができる。
【００２４】
同様に、バス１３０が第１デジタル信号を制御回路３１０に完全に伝送した後、制御回路３１０がＴＴＬ信号やＣＭＯＳ信号等のデジタル信号をバス１３０の方へ再度伝送する必要がある場合、制御回路３１０は、基準電圧発生器３２０により、第２電位の基準電圧Ｖｒを出力回路３１２に出力させる。
【００２５】
本発明による動的に調節可能な基準電圧を有する信号変換器は、ＧＴＬ＋信号仕様を採用したＣＰＵと協働するようなプリント回路基板上のチップセットに適している。図４は、本発明による信号変換器を含むチップセットが示してある。チップセット４００は、制御回路４１０と、入力回路４１４と、出力回路４１２と、基準電圧発生器４２０とを含む。前記制御回路４１０は、チップセット４００全体及び基準電圧発生器４２０の動作を制御して、調節可能な基準電圧Ｖｒを生成する。制御回路４１０とＧＴＬ＋バス１３０に接続された外部回路（図示せず）とは、入力回路４１４及び出力回路４１２を介して互いに通信する。前記入力回路４１４、出力回路４１２及び基準電圧発生器４２０は、上述と同一動作の信号変換器４３０を構成する。
【００２６】
前述のように、本発明による信号変換器は、ＧＴＬ＋信号仕様を採用したＣＰＵと協働するようなプリント回路基板上のチップセットに組込んでもよい。さらに、基準電圧は、チップセット内部にある信号変換器により使用されるよう外部から供給してもよい。図５は、外部基準電圧発生器を有する信号変換器を含むチップセットが示してある。図５において、チップセット５００は、制御回路５１０と、入力回路５１４と、出力回路５１２とを含む。信号変換中に入力回路５１４及び出力回路５１２に用いる調節可能な基準電圧Ｖｒは、外部基準電圧発生器５２０から供給される。前記制御回路５１０は、チップセット５００全体及び外部基準電圧発生器５２０の動作を制御して調節可能な基準電圧Ｖｒを生成する。さらに、制御回路５１０とチップセット５００の外の回路（図示せず）とは、入力回路５１４及び出力回路５１２を介して互いに通信する。チップセット５００の動作は、上述の動作と同様である。
【００２７】
本発明による信号変換器においては、伝送された外部ＧＴＬ＋信号等の第１デジタル信号がより重大なリングバック問題を有する場合にも、基準電圧Ｖｒを調節（増加）して、ターミネータのインピーダンス不整合により生じる異常動作を避けることにより、前記問題を解決することができる。ＴＴＬ信号やＣＭＯＳ信号等の第２デジタル信号をそこから送出した場合、基準電圧Ｖｒは出力回路用の第２電位に変化する。
【００２８】
【発明の効果】
従来技術の固定基準電圧を有する信号変換器と比べて、本発明による動的に調節可能な基準電圧を有する信号変換器には、次のような利点がある。より重大なリングバックを引き起こす対応ターミネータを整合する抵抗に更に変えることができない場合でも、ＧＴＬ＋デジタル信号の受信時に、基準電圧を動的に調節してリングバック問題を解決することができる。よって、高抵抗ターミネータを用いて追加の電力損失及び発生熱を減少させることができる。これにより、コストを削減でき、製造時の放熱問題を考慮する必要がなくなる。
【００２９】
本発明を実例と、好ましい実施の形態とによって説明してきたが、本発明は上記実施の形態に限定されるものではない。逆に、当業者にとって自明であるような種々の修正及び同様な配置を保護しようとするものである。よって、このような修正及び同様な配置をすべて包含するよう添付特許請求の範囲を最も広く解釈すべきである。
【図面の簡単な説明】
【図１】図１は、ＧＴＬ＋バスを介して互いに電気的に接続された２つのデバイスを示す略図である。
【図２】図２は、ＧＴＬ＋バスに対する波形を示す略図である。
【図３】図３は、本発明による動的に調節可能な基準電圧を有する信号変換器を示す回路ブロック図である。
【図４】図４は、本発明による動的に調節可能な基準電圧を有する信号変換器を含むチップセットを示す回路ブロック図である。
【図５】図５は、本発明による、外部から供給された基準電圧を有する信号変換器を含むチップセットを示す回路ブロック図である。
【図１】
0003818807.tif 000002
【図２】
0003818807.tif 000003
【図３】
0003818807.tif 000004
【図４】
0003818807.tif 000005
【図５】
0003818807.tif 000006