(57)【特許請求の範囲】
【請求項１】
少なくとも２つの相い異なる情報状態を少なくとも一時的に安定に記憶するための、担体の上に配置された多数のメモリセルと、選択的に多数のメモリセルの１つを外部からの作用により予め定められた情報状態にもたらすための、メモリセルに対応付けられている書込み装置と、選択されたメモリセルの現在または時間的に先行の情報状態を外部でとらえるための、メモリセルに対応付けられている読出し装置とを有し、その際にメモリセルが圧縮性応力のもとにあるマイクロ機械工学的ダイアフラムを有する超小形化された機械的要素を有するメモリ装置において、メモリセルに対応付けられている読出し装置がダイアフラム（５）から特定の間隔をおいて配置されている電界放出尖端（１０）を有することを特徴とするメモリ装置。
【請求項２】
少なくとも２つの相い異なる情報状態を少なくとも一時的に安定に記憶するための、担体の上に配置された多数のメモリセルと、選択的に多数のメモリセルの１つを外部からの作用により予め定められた情報状態にもたらすための、メモリセルに対応付けられている書込み装置と、選択されたメモリセルの現在または時間的に先行の情報状態を外部でとらえるための、メモリセルに対応付けられている読出し装置とを有し、その際にメモリセルが圧縮性応力のもとにあるマイクロ機械工学的ダイアフラムを有する超小形化された機械的要素を有するメモリ装置において、
ダイアフラム（５）が、全面を閉じられた、媒体で満たされた空所の上に配置され、
相い異なる情報状態の間の相互移行のためにダイアフラム（５）に作用する力が空気圧によることを特徴とするメモリ装置。
【請求項３】
全面を閉じられた空所が気体で満たされたことを特徴とする請求項２記載のメモリ装置。
【請求項４】
気体で満たされた空所のなかに配置されて、気体体積を加熱するための加熱装置が設けられたことを特徴とする請求項３記載のメモリ装置。
【請求項５】
特に圧力室またはその類似物の形態の消去装置が設けられており、この消去装置を用いてすべてのメモリセルが予め定められた安定な状態にもたらされることを特徴とする請求項３または４記載のメモリ装置。
【請求項６】
メモリセルに対応付けられている読出し装置が、ダイアフラム（５）と固定表面との間の光線の光干渉をとらえるための手段を有することを特徴とする請求項１記載のメモリ装置。
【請求項７】
メモリセルの超小形化された機械的要素が、少なくとも２つの記憶すべき情報状態に相当する相い異なる双安定状態を有することを特徴とする請求項１ないし６の１つに記載のメモリ装置。
【請求項８】
超小形化された機械的要素がマイクロ機械工学的な仕方で、特にマイクロエレクトロニクスの方法を用いて製造されていることを特徴とする請求項１ないし７の１つに記載のメモリ装置。
【請求項９】
マイクロ機械工学的ダイアフラム（５）のたわみが少なくとも一時的に安定な情報状態に相当し、これらのたわみが力の作用により相い異なる情報状態の間を相互移行可能であることを特徴とする請求項１ないし８の１つに記載のメモリ装置。
【請求項１０】
読出し装置が、ダイアフラム（５）と固定表面との間の電気キャパシタンスをとらえるための手段を有することを特徴とする請求項１ないし９の１つに記載のメモリ装置。
【請求項１１】
メモリセルに対応付けられている読出し装置がトランジスタを有し、その制御端子がダイアフラム（５）に対応付けられており、および／またはダイアフラム（５）を形成することを特徴とする請求項１ないし１０の１つに記載のメモリ装置。
【請求項１２】
超小形化された機械的要素を有する多数のメモリセルを有するメモリ装置を製造するための方法において、担体（１）の主面上に第１の絶縁層（２）を全面被覆する過程と、第１の絶縁層（２）の上に導電性材料から成るダイアフラム層（３）を全面被覆する過程と、メモリセルの個所に拡幅部（５）を有する第１の導体帯（４）が構成されるようにダイアフラム層（３）をパターン化する過程と、ダイアフラム層（３）の拡幅部（５）のすぐ下側の中央に鋭い尖端（１０）が残されるまで、パターン化されたダイアフラム層（３）をエッチングマスクとして使用して第１の絶縁層（２）を等方性にエッチングする過程と、拡幅部（５）の下側における第１の絶縁層（２）のすべての材料を除去し、またそれによりダイアフラム（５）を構成する過程とを含んでいることを特徴とするメモリ装置の製造方法。
【請求項１３】
第１の導体帯（４）に対して横方向にトレンチ（８）が第１の絶縁層（２）にエッチングされ、その際にダイアフラム（５）がエッチングストップ手段として作用することを特徴とする請求項１２記載の方法。
【請求項１４】
トレンチ（８）の底に第２の導体帯（１１）が形成されることを特徴とする請求項１２または１３記載の方法。
【請求項１５】
トレンチ（８）の底に形成される第２の導体帯（１１）が、部分的に薄いダイアフラム（５）を通して行われる注入過程により形成されることを特徴とする請求項１４記載の方法。
【請求項１６】
トレンチ（８）を気密に封じるため、ダイアフラム（５）の個所に開口を設けられている対向板が被覆されることを特徴とする請求項１３ないし１５の１つに記載の方法。
【請求項１７】
メモリセルが圧縮応力のもとにあるマイクロ機械工学的ダイアフラム（５）と、ダイアフラム（５）から所定の間隔を置いて配置された電界放出尖端（１０）を備え、かつメモリセルがワード線およびビット線の交叉個所に配置されているメモリ装置のメモリセルからデータ内容を読出すための方法において、
ワード線およびビット線を選択する過程と、
選択したビット線に関連して選択したワード線の電気抵抗を測定する過程と、
測定した電気抵抗を、所定のスイッチング状態を示す参照メモリセルの電気抵抗と比較する過程と、
を含んでいることを特徴とするメモリ装置のメモリセルからデータ内容を読出すための方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、少なくとも２つの相い異なる情報状態を少なくとも一時的に安定に記憶するための、担体の上に配置された多数のメモリセルと、選択的に多数のメモリセルの１つを外部からの作用により予め定められた情報状態にもたらすための、メモリセルに対応付けられている書込み装置と、選択されたメモリセルの現在または時間的に先行の情報状態を外部でとらえるための、メモリセルに対応付けられている読出し装置とを有するメモリ装置に関する。さらに本発明は、メモリ装置を製造するための方法、ならびにメモリ装置のメモリセルからデータ内容を読出すための方法、およびメモリ装置のメモリセルにデータ内容を書込むための方法に関する。
【０００２】
【従来の技術】
多数の電子システムに対して、ディジタル形態でのデータの書込みおよび読出しが可能なメモリが必要とされる。このようなメモリはなかんずく半導体リードオンリメモリ（ＲＯＭ）、半導体ダイナミックランダムアクセスメモリ（ＤＲＡＭ）などとしてよく知られている。
【０００３】
非常に大きいデータ量に対しては電子メモリとしてしばしば、アルミニウムにより被覆されている合成樹脂円板も使用される。被覆のなかにこれらの合成樹脂円板は論理値“０”および“１”に対応付けられる２種類の点状の凹みを有する。これらの凹みの配置に情報がディジタルに記憶されている。このような円板はコンパクトディスクと呼ばれており、またなかんずく音楽のディジタル記憶のために普及している。
【０００４】
【発明が解決しようとする課題】
本発明の課題は、大きなデータ量の記憶を可能にし、またその際に公知の形式の電子的または電子‐光学的メモリ装置にくらべて構造的により簡単に構成されている全く新しい形式のメモリ装置を提供すること、またこのようなメモリ装置を製造するための方法を提供すること、またこのようなメモリ装置のメモリセルからデータ内容を読出すための方法を提供すること、またこのようなメモリ装置のメモリセルにデータ内容を書込むための方法を提供することにある。
【０００５】
【課題を解決するための手段】
上記の課題は請求項１、２および６によるメモリ装置ならびに請求項１６および２１による方法により解決される。
【０００６】
本発明によれば、メモリセルは超小形化された機械的要素を有する。特に超小形化された機械的要素はマイクロ機械的に製造された薄いダイアフラムであり、その１つの辺または複数の辺で支えられまたは張られており、またそのたわみまたは振動または振れが検出される。
【０００７】
近年マイクロエレクトロニクスはますますマイクロメカニクスにより補完されている。その際に超小形化された機械的部品はマイクロエレクトロニクスの方法により製造される。物理的基礎、マイクロメカニクスのテクノロジーならびにマイクロメカニクスの相応の基本構造および要素を有する応用およびマイクロ機械工学的な構成要素および部品の応用におけるマイクロメカニクスのこれまでに知られている利用に関してはホイベルガー（A.Heuberger)の文献「マイクロメカニクス（Mikromechanik)」１９８９年を参照されたい。その内容全体を参照によりここに組み入れるものとする。
【０００８】
本発明は、これまでエレクトロニクスにより行われてきた情報記憶の分野をマイクロメカニクスの方法の採用により拡大することを提案するものである。
【０００９】
本発明による情報記憶の基礎は双安定または多重安定システム、すなわち２つまたは場合によってはそれ以上の状態に少なくともある時間にわたり安定にとどまるシステムである。エレクトロニクスではこれはたとえばフリップフロップであり、またそれに基づくメモリは半導体スタティックランダムアクセスメモリ（いわゆるＳＲＡＭ）である。外部からの作用によりこのようなシステムは２つまたはそれ以上の状態の１つにもたらされなければならない（書込み）。また、システムがどの状態に位置しているかが外部から確認可能でなければならず（読出し）、またはシステムが読出しの直前にどの状態にあったかが外部から確認可能でなければならない（破壊的読出し）。
【００１０】
本発明の特に好ましい実施態様では、メモリセル用の純粋に機械的な双安定（または多重安定）要素は圧縮性応力のもとにあるダイアフラムである。このようなダイアフラムは圧縮性応力をたわみにより減ずるようになっている。すなわちダイアフラムは上方または下方に曲げられる。ダイアフラムのこれらの両方の上方または下方に曲げられた双安定状態は安定であり、力の作用によってしか相互間で移行し得ない。
【００１１】
本発明の好ましい実施態様では、相い異なる情報状態の間の相互移行のためにダイアフラムに作用する力は静電的な力である。静電力は寸法が小さい際に極めて適しており、また既にしばしばマイクロメカニクスで使用されている。後記のように計算により、マイクロ機械工学的ダイアフラムが１０Ｖのオーダーの電圧により切換えられることが見積もられる。さらに直線的な縮小の際には必要な書込み電圧は直線的に減少する。上記の見積りは先ず長方形のダイアフラムに対して有効であり、その際にダイアフラムの適当な場合によっては複雑化した形状により必要な書込み電圧がさらに減ぜられる。
【００１２】
本発明のさらに好ましい実施態様では、相い異なる情報状態の間の相互移行のためにダイアフラムに作用する力は空気圧による力である。その際にダイアフラムは、全面を閉じられた好ましくは気体で満たされた空所の上に配置されていてよく、それによりダイアフラムは空気圧により駆動される。下側位置から上側位置へのダイアフラムの切換はたとえばレーザーにより気体体積を加熱することによって行われる。後記の計算から、空気圧による駆動の際の圧力は１ａｔのオーダーでなければならないことが明らかである。この圧力は数１００℃への加熱により達成される。上から下への個別ダイアフラムの切換はこの実施態様では可能でない。しかし、メモリアレイのすべてのメモリセルが圧力室などに入れることにより下側位置にもたらされ（メモリ装置の消去）、また続いて新たに書込まれる。
【００１３】
メモリセルに記憶されているデータ内容の読出しには、メモリセルに対して超小形化された機械的要素を有する本発明によるメモリ装置では多くの可能性がある。
【００１４】
１つの可能性はデータ内容を光学的に読出すことにある。その際に一連の効果が有効に利用され得る。本発明の好ましい実施態様では、メモリセルに対応付けられている読出し装置はダイアフラムと固定表面との間の光線の光干渉をとらえるための手段を有する。さらに、またはそれに対して代替的に、読出し装置はダイアフラムを通り抜ける光線の遮断をとらえるための手段、またはダイアフラムの光線に対応付けられている顕微鏡の位置をずらすための手段を有するものとして構成されていてよい。
【００１５】
さらに本発明の別の好ましい実施態様では、本発明によるメモリ装置からのデータの読出しは電気機械的手段を用いて行われる。その際に、メモリ装置のメモリセルに対応付けられている読出し装置は、ダイアフラム自体により、またはダイアフラムに対応付けられているスイッチング要素、たとえば超小形リレーによりダイアフラムの状態に関係して切換えられる電気機械的なスイッチング手段を有し得る。こうしてダイアフラム自体またはダイアフラムに取付けられた要素がダイアフラムの位置に応じて電気的接触部を投入および遮断する。
【００１６】
本発明の別の好ましい実施態様では、メモリ装置のメモリセルからのデータの読出しは電子的に行われる。そのための１つの可能性は、ダイアフラムの位置に関係して変化するダイアフラムと固定表面との間の電気キャパシタンスをとらえ、かつ評価することである。
【００１７】
別の好ましい可能性では、メモリセルに対応付けられている読出し装置がトランジスタを有し、その制御端子がダイアフラムに対応付けられており、および／またはダイアフラム自体を形成している。ダイアフラムはその際に、好ましくはＭＯＳトランジスタであるトランジスタのゲート端子またはソース端子として作用する。トランジスタの主面からのダイアフラムの間隔に関係して表面における電界およびトランジスタのチャネルの導電形が変更される。
【００１８】
本発明の別の特に好ましい実施態様では、メモリセルからのデータの読出しのために、メモリセルに対応付けられている読出し装置はダイアフラムから特定の間隔をおいて配置されている電界放出尖端を有する。特に小さい寸法の際に既に適度な電圧において高い電界が生ずる。この効果はなかんずく電界放出陰極を有する超小形化された“管”の構成を可能にする。放出尖端からのダイアフラムの間隔が変化すると、尖端からダイアフラムへの伝導性が変更され、このことはメモリセルからのデータの読出しのために使用される。
【００１９】
さらに本発明は、超小形化された機械的要素を有する多数のメモリセルを有するメモリ装置を製造するための方法に関する。本発明による方法は、担体の主面の上に第１の絶縁層を全面被覆する過程と、第１の絶縁層の上に導電性材料から成るダイアフラム層を全面被覆する過程と、メモリセルの個所に拡幅部を有する第１の導体帯が構成されるようにダイアフラム層をパターン化する過程と、ダイアフラム層の拡幅部のすぐ下側の中央に鋭い尖端が残されるまで、パターン化されたダイアフラム層をエッチングマスクとして使用して第１の絶縁層を等方性にエッチングする過程と、拡幅部の下側における第１の絶縁層のすべての材料を除去し、またそれによりダイアフラムを構成する過程とを含んでいる。
【００２０】
第１の導体帯に対して横方向にトレンチが第１の絶縁層のなかにエッチングされ、その際にダイアフラムがエッチングストップ手段として作用する。トレンチの底には第２の導体帯が形成され得る。さらに、トレンチの底に形成される第２の導体帯は、部分的に薄いダイアフラムを通して行われる注入過程により形成され得る。トレンチを気密に封じるため、対向板が被覆される。
【００２１】
さらに本発明は、メモリセルが超小形化された機械的要素を有し、またメモリセルがワード線およびビット線の交叉個所に配置されているメモリ装置のメモリセルからデータ内容を読出すための方法に関する。本発明による方法は、ワード線およびビット線を選択する過程と、選択されたビット線に関連して選択されたワード線の電気抵抗を測定する過程とを含んでいる。
【００２２】
選択されたビット線に関連して選択されたワード線の電気抵抗を測定する過程は、測定された電気抵抗を予め定められたスイッチング状態を有する参照メモリセルの電気抵抗と比較する過程を含んでいる。
【００２３】
さらに本発明は、メモリセルが超小形化された機械的要素を有し、またメモリセルがワード線およびビット線の交叉個所に配置されているメモリ装置のメモリセルにデータ内容を書込むための方法に関する。本発明による方法は、ワード線およびビット線を選択する過程と、選択されたワード線および選択されたビット線の超小形化された機械的要素に力を及ぼす過程とを含んでいる。
【００２４】
超小形化された機械的要素に作用する力は静電的な力、磁気的な力または空気圧による力であってよい。
【００２５】
【実施例】
本発明の実施例を以下図面について説明する。
【００２６】
以下、先ず図１のＡないしＧにより、両縁で張られている薄いダイアフラムの特性を簡単な計算により一層詳細に検討する。
【００２７】
図１Ａのようにｘの振れを生じた長さＬのダイアフラムのフーリエ表現として下式が成り立つ。
【数１】
0003773994.tif 000002
【００２８】
フーリエ係数αおよびβは周辺条件から下記のように求められる。
ｆ（０）＝ｆ（Ｌ）＝０
ｆ´（０）＝ｆ´（Ｌ）＝０
【００２９】
その際にダイアフラムの中心の振れ、すなわちｘ＝Ｌ／２に対しては、
ｆ（Ｌ／２）＝α
が成り立つ。
【００３０】
β（α）は下記の条件から求められる。ダイアフラムの長さ＝Ｌ＋Δ＝一定
【数２】
0003773994.tif 000003
【００３１】
Ｘ＝（ｘ／Ｌ）・２πであれば、下式が成り立つ。
【数３】
0003773994.tif 000004
【００３２】
直交性のゆえに下式が得られる。
【数４】
0003773994.tif 000005
（図１Ｂ参照）
Δ  一定：
【数５】
0003773994.tif 000006
また基本状態：β＝０では下式が成り立つ。
【数６】
0003773994.tif 000007
【００３３】
ダイアフラムピースのエネルギー内容について図１Ｃによる概要図を参照して下式が得られる。
【数７】
0003773994.tif 000008
【００３４】
それによって体積要素への力について下式が得られる（その際にダイアフラムの幅はｂ）。
【数８】
0003773994.tif 000009
行程要素：ｄε・ｄｘ
【００３５】
それによって体積要素内のエネルギー内容については、
【数９】
0003773994.tif 000010
が得られ、またダイアフラムピース内のエネルギー内容については、
【数１０】
0003773994.tif 000011
が得られる。
【００３６】
ダイアフラム内のエネルギー内容は下記のように計算される。
【数１１】
0003773994.tif 000012
【００３７】
Ｘ＝（ｘ／Ｌ）・２πであれば、下式が成り立つ。
【数１２】
0003773994.tif 000013
【００３８】
直交性のゆえに下式が得られる。
【数１３】
0003773994.tif 000014
【００３９】
長さ条件：
【数１４】
0003773994.tif 000015
から下式が得られる。
【数１５】
0003773994.tif 000016
従ってまた
【数１６】
0003773994.tif 000017
基本状態でのＷ0 ：α＝±α0
【数１７】
0003773994.tif 000018
【００４０】
従って、基本状態に対して相対的なエネルギーは
【数１８】
0003773994.tif 000019
となる（図１Ｄ参照）。
【００４１】
以下の考察ではダイアフラムは板コンデンサとして取り扱われる。
【００４２】
下の休止位置での開始
Ｘ＝（ｘ／Ｌ）・２πであれば、
【数１９】
0003773994.tif 000020
【００４３】
振れの際にダイアフラム要素が後にする行程は
【数２０】
0003773994.tif 000021
となり、従ってまた板コンデンサ内のダイアフラム要素（ｄｘ・ｂ）への力は
【数２１】
0003773994.tif 000022
（その際にｄ>>振れ）
となる。
【００４４】
振れの際に受け入れられるエネルギーは下式から得られる。
【数２２】
0003773994.tif 000023
【００４５】
以下では２つのケースにわけて考察する。
ケース１：ダイアフラム全体がコンデンサ内
【数２３】
0003773994.tif 000024
（すべての他の和  周期的→∫−０）
【数２４】
0003773994.tif 000025
【００４６】
切換過程は、−α0 における勾配が等しいときに、開始する。
勾配  ポテンシァルエネルギー：
【数２５】
0003773994.tif 000026
勾配  電気的エネルギー：
【数２６】
0003773994.tif 000027
【００４７】
それによって下記の例に対して
Ｓｉダイアフラム、すなわちＥ／（１−μ）＝１８４・１０9 Ｎ／ｍ2 
ｔ＝１０ｎｍ
ｄ＝１００ｎｍ
Ｌ＝１μｍ
α0 ＝２０ｎｍ
ε0 ＝８，８５・１０-12 Ａｓ／Ｖｍ        →Ｕ＝２０Ｖ
【００４８】
ケース２：ダイアフラムの半分が板コンデンサ内
【数２７】
0003773994.tif 000028
【００４９】
２つのサブケースがある（図２Ｂ参照）。
−スタティック切換
各行程片上でエネルギー利得＞エネルギー損失である。全体エネルギーは単調
に下降する。ダイアフラム上の力は常に正、減衰の際にも切換わる。
−ダイナミック切換
累積エネルギー利得＞累積エネルギー損失。ダイアフラムはエネルギー極小の克服のために運動エネルギーを必要とする。減衰の際にダイアフラムは副極小
にとどまる（図２Ｃ参照）。
【００５０】
必要とされる応力はその際にケース１（ダイアフラム全体が板コンデンサ内）の場合よりも若干小さい。
【００５１】
それによって切換時間（書込み時間）の粗い見積が下記のように示される。
【数２８】
0003773994.tif 000029
0003773994.tif 000030
【００５２】
ダイアフラムの空気圧による駆動の際には下記のことが成り立つ。
ダイアフラム上の力：
Ｆ＝ｐ  ｄｘ・ｂ
Ｗ＝（１／２）ｐｂＬ（α＋α0 ）
勾配＝（１／２）ｐｂＬ
【数２９】
0003773994.tif 000031
例（上記のような寸法）：
ｐ＝１８００００Ｎ／ｍ2 ≒１．８ｂａｒ
寸法スケーリング：
ｐはスケーリングファクタに無関係（！）。
【００５３】
図３のＡないしＣ、図４のＡないしＣには本発明の実施例によりメモリ装置を製造するための方法の工程が示されている。図３Ａの概要断面図のように先ず適当な担体または基板１の上にたとえば約５０ｎｍの厚みを有する第１の絶縁層２が全面に被覆される。それに続いて絶縁層２の上に、後にメモリセルのダイアフラムを形成するための導電性の材料から成るダイアフラム層３が全面に被覆される。ダイアフラム層３はたとえば約１０ｎｍの厚みを有する。続いて導電性のダイアフラム層３がリソグラフィおよびエッチング過程により、図３Ｂの概要平面図から明らかなようにたとえば円形の面を有する拡幅部５をその後のメモリセルの個所に有する多数の並び合って位置しまた互いに電気的に絶縁された導体帯４が形成される。それに続いて、図３Ｃの概要断面図のように、たとえば１００ｎｍの厚みを有する第２の絶縁層６が被覆され、また場合によっては後に第２の担体７またはウェハとの気密の接着を可能にするためたとえばそれ自体は公知のＣＭＰ法を用いて完全に平面研磨される。ワード線４に対して垂直に両絶縁層２および６のなかにトレンチ８がエッチングされ、その際に拡幅部５（後のダイアフラム）がエッチングストップ手段として作用する。それに続いて、図３Ｄの概要平面図から明らかなように、基板１が等方性にエッチングされる。その際に、この図面中に示されている矢印９は、行われるアンダーエッチングの方向を示す。ダイアフラムの拡幅部５の下側の中心に、等方性のエッチングの際に生育するエッチングフロントが当てられ、また図４Ａのように鋭い尖端１０が残される。
【００５４】
このような電界放出尖端の静電的特性はたとえばウツミ・タカオの論文「米国電気電子学会論文集・電子デバイス編」第３８巻、第１０号、１９９１年１０月「キーノートアドレス真空マイクロエレクトロニクス：何が新しくかく魅力的か」に詳細に説明されている。電界放出尖端のこれらの特性のゆえに、この論文の内容全体を参照によりここに組み入れるものとする。
【００５５】
尖端１０の形成後に等方性の基板エッチングが終了され、また第１の絶縁層２が、ダイアフラムの下面における絶縁層２のすべての材料が除去されるまで等方性にオーバーエッチングされる。それに続いて、部分的に薄いダイアフラムを貫いて行われる注入により、ワード線に対して垂直に延びているビット線に対する第２の導体帯１１がトレンチ８の底に形成される（図４Ａの概要断面図を参照）。それに続いて、図４Ｂのように、対向電極（接地）を形成しまた同時にトレンチ８を気密に封ずる第２のウェハ７が接着される。この仕方で、図３Ｃの断面図に一層詳細に示されている本発明によるメモリ装置の配置が生ずる。
【００５６】
本発明によるメモリ装置の本来の製造の完全な工程は２つのマスクレベルしか必要としないが、詳細には示されていない駆動論理回路を集積するために場合によっては別のマスクレベルしか必要である。
【００５７】
図５のＡないしＧを参照して選択されたメモリセルのデータ内容の読出しおよび書込みのために必要な過程を一層詳細に説明する。
【００５８】
読出しのためには簡単にビット線へのワード線の電気抵抗が測定され、また好ましくは、場所的なジオメトリ変動を補償するため、選択されたセルの付近の既知の切換状態の参照セルの電気抵抗と比較される。読出し過程ではワード線は電界放出のゆえにビット線にくらべて正である。
【００５９】
書込み過程は図５のＡないしＧを参照して下記のように行われ得る。メモリセルの上側電極１２が電圧Ｕ零にあり、すべての非能動的なビット線が同じく零にあり、またすべての非能動的なワード線がＵ／２にあると仮定する。能動的ビット線はＵにあり、また能動的ワード線は所望の切換状態に応じて零またはＵにある。全体として図５Ａのようにこのようにして６つの状況＃１ないし＃６が存在し、その際に能動的導線の交叉点に位置するセルダイアフラムにのみ正味力が及ぼされる。その際にジオメトリは２つの板コンデンサにより近似され得る。呼び出されないダイアフラムへの小さい電界力は、切換のためには特定の最小力が必要であるので、有害でない。Ｕの極性は、書込みの際に電界放出が行われないように、正に選ぶべきである。ジオメトリは、意図せざる切換を防止するため、読出し電圧が書込み電圧よりも小さいように構成すべきである。状況＃１ないし＃６はソース端子図５のＢないしＧに一層詳細に説明されている。その際に、ダイアフラム上に作用する静電界１３の経過は破線により示されている。矢印はそれぞれダイアフラム上に作用する力の方向を示す。図５Ｂは選択されたメモリセル＃１が下方への力作用を受けている場合を概要図で示し、また図５Ｇは呼び出されたメモリセル＃２が上方への力作用を受けている場合を概要図で示す。図５ＤまたはＥは能動的ワード線上のメモリセル＃３または＃４の場合を示し、また図５ＦまたはＧは能動的ビット線上のメモリセル＃５または非能動的ワード線および非能動的ビット線上のメモリセル＃６の場合を示す。呼び出されたセル以外のすべてのセルはダイオードとして作用するので、実際に呼び出されたセルを通る電流のみが測定される。
【００６０】
書込み時間は粗い見積に基づいて数ｎｓのオーダーで見積もられる。書込まれたメモリは供給電圧の喪失の際にも情報を保存し、従ってまたスタンバイ電流が非常に小さい点でも優れている。上側ウェハ７がそれ自体は公知のＳＯＩ技術により薄く研磨されると、この層のなかに容易な仕方でＳＯＩ駆動論理回路も集積される。別の可能性は、駆動論理回路を真空マイクロエレクトロニクス（“超小形管”）の方法を用いて設けることにある。このような論理回路は場合によっては特にわずかな追加費用により実現され得る。なぜならば、放出陰極、“格子”層（ダイアフラム）、陽極（接地板）および真空キャビティが既にメモリセル内に存在しており、従って追加的な製造過程を必要としないからである。
【００６１】
超小形化された機械的要素を有する多数のメモリセルを有する本発明によるメモリ装置の別の実施例では、これが消去可能なコンパクトディスクとして構成されていてよい。その際に担体または基板内に先ずトレンチがエッチングされる。それに続いて、たとえば最近開発されたウェハボンディング法を用いてダイアフラムが被覆される。その際に２つのウェハが重ねて置かれ、また互いに接着され、またそれに続いてウェハの１つがエッチング除去される。
【００６２】
このいわゆるＳＯＩテクノロジーの詳細はマスザラ（W.P.Maszara ）の論文「マイクロエレクトロニクスリンジニアリング２２」１９９３年）、第２００〜３０６頁、エルスビア・サイエンス（Elsevier Science）出版「ウェハボンディングＳＯＩ、一般化されたボンディングおよび新しい構造」に記載されており、この論文の内容全体を参照によりここに組み入れるものとする。
【００６３】
ダイアフラムは圧縮性応力のもとにある。その際に、たとえばスパッタリングによる製造の際に既に組み込まれた応力を有する材料が存在することが顧慮される。さらに、体積増大を伴う特定の化学的反応により圧縮性応力が発生され得ることが顧慮される。その公知例はシリコンの酸化である。さらに、圧縮性応力がたとえばイオン注入により発生される。最後に、基板とダイアフラムとの間の熱膨張の差も圧縮性応力の発生のために利用され得る（高い温度におけるボンディング）。この仕方で形成されすべての側で張られたメモリセルのダイアフラムは２つの安定な位置を有する。先ずメモリ装置は、たとえば圧力チャンバまたはその類似物および１ａｔのオーダーの圧力を有する空気ビームを用いて、外部から圧力を及ぼすことにより消去される。書込み過程は数１００℃の温度でレーザーにより個々のメモリセルを意図的に加熱することにより行われる。読出し過程はたとえばダイアフラムとトレンチの底との間の光干渉をとらえることにより行われる。このような仕方で実現されるコンパクトディスクの形態のメモリ装置は消去され、また新たに書込まれる。前記の計算による見積りから、振動などに基づく外部の加速度はダイアフラムをいかなる場合にも切換え得ないことが判明している。
【図面の簡単な説明】
【図１】Ａ〜Ｄはマイクロ機械工学的なダイアフラムの切換のために必要とされる応力を見積もるための概要図。
【図２】ＡＣは図１のＡ〜Ｄに続く概要図。
【図３】Ａ〜Ｄは本発明の一実施例による超小形化された機械的要素を有するメモリ装置の製造方法を説明するための概要図。
【図４】Ａ〜Ｃは図３のＡ〜Ｄに続く概要図。
【図５】Ａ〜Ｇは本発明の実施例によるメモリ装置におけるメモリセルの読出しおよび書込み過程を説明するための概要図。
【符号の説明】
１    担体または基板
２    第１の絶縁層
３    導電性のダイアフラム層
４    ワード線
５    ダイアフラム、拡幅部
６    第２の絶縁層
７    第２のウェハ
８    トレンチ
９    アンダーエッチングの方向
１０    尖端
１１    導体帯
１２    上側電極
１３    静電界
【図１】
0003773994.tif 000032
【図２】
0003773994.tif 000033
【図３】
0003773994.tif 000034
【図４】
0003773994.tif 000035
【図５】
0003773994.tif 000036