(57)【特許請求の範囲】
【請求項１】
連続Ｎ群の画像部分を並べるとともに、各画像部分を所定数の画像ブロックに細分した一連の画像を表わすディジタル信号を、少なくとも、その信号を量子化して符号化する過程と、画像の錯綜値を計算して符号化すべき信号の量子化ステップをその計算した錯綜値の関数として変更することにより、符号化した信号のビットレートを制御する過程とを備えて符号化する方法において、
（Ａ）符号化の終端で得られるビット数に比例した画像毎のビット数として前記錯綜値を規定し、
（Ｂ）前記ビットレートを制御する過程に、
（１）連続Ｎ群の各画像部分毎に、前記錯綜値、前記群数Ｎ、および、符号化出力で得られる出力ビットレートＲ(t)に比例するとともに、画像部分の期間長に逆比例した、群構成と呼ぶビット数ＰＲＯＦ値を評価する副過程と、
（２）一連の画像中、現下に符号化すべき新たな画像部分毎に、
（ａ）その画像部分に対応するとともに、前記符号化すべき現在の画像の錯綜値および順次の群毎のビット数ＮＢＳＧ値に比例する画素当たりのビット数ＮＢＮＰ値を評価し、前記ＮＢＮＰ値が、前記郡構成と、先行画像部分のＮＢＮＰ値及び画素当たりの総ビット数の差との和に等しくまたは比例し、順次の群の各々が、前記新たな画像部分およびそれに隣接するとともに新たな画像部分の各々で１画像部分だけシフトする群を構成する（Ｎ−１）画像部分の合成として規定され、
（ｂ）評価されたＮＢＮＰ値および符号化信号を格納するバッファメモリの充填の二つの制限値ＭＩＮ（ＣＮ）及びＭＡＸ（ＣＮ）を具える三つの値から選択した、画素群中の次の画像を符号化するためのビット数の修正値ＣＮＮＰを評価することによって、前記評価を修正し、選択基準を、他の二つの値間にある値の選択とする副過程と、
（３）前記新たな画像部分の各マクロブロック毎に、このマクロブロックの量子化ステップを変更するための係数を算出し、前記係数を、仮想のメモリと呼ぶバッファメモリの初期充満度を表わすビット数とその画像部分における順位ｊの画像ブロックより先行する（ｊ−１）画像ブロックの符号化によって既に生じているビット数に等しい相補数との和から、順位ｊおよびＣＮＮＰ値と画像部分毎の画像ブロック数とに関連した修正ビット数を差引いたものに等しいか比例する仮想メモリの現下の状態ＣＳＶＢとした副過程と、を備えたことを特徴とするディジタル信号符号化方法。
【請求項２】
新たな画像部分毎の各順次の群がその画像部分および引続く（Ｎ−１）画像部分からなることを特徴とする請求項１記載のディジタル信号符号化方法。
【請求項３】
Ｘで表わす錯綜値を符号化の終端で得られたビット数と画像に施した平均量子化ステップとの積と規定したことを特徴とする請求項１または２記載のディジタル信号符号化方法。
【請求項４】
一連の画像が、他の画像には無関係のフレーム内符号化モード、他のフレーム内符号化もしくは予測の画像に基づく一方向動き予測を用いた予測符号化モード、先行画像および後続画像に基づく両方向補間符号化モードのいずれに属するかに応じたＩ，ＰあるいはＢのうちの一つを表す型式Ｔであるとともに、Ｘ(T) で表わす前記錯綜値が、同じ型式Ｔの画像の符号化の終端で得られたビット数Ｓi (T) と同じ型式Ｔの画像に施した平均量子化ステップＱi m(T) との積に等しいと規定したことを特徴とする請求項３記載のディジタル信号符号化方法。
【請求項５】
画像が型式Ｐであるとともに、前記錯綜値が、現下の画像および現下の画像と同じ型式Ｐの予測画像についてそれぞれ計算した積（Ｓi (T)×Ｑi m (T)）および（Ｓi-1(T)×Ｑi-1 m (T)）のうちの最小値に等しい、と規定したことを特徴とする請求項４記載のディジタル信号符号化方法。
【請求項６】
一連の画像中、最先の画像に対する前記錯綜値に初期値を当てたことを特徴とする請求項４または５記載のディジタル信号符号化方法。
【請求項７】
型式Ｔの画像毎に、各群の始端およびその群の全期間に亘ってＰＲＯＦ（Ｔ）で表わす群構成の値を計算することを特徴とする請求項４乃至６のいずれかに記載のディジタル信号符号化方法。
【請求項８】
型式Ｔの画像毎に各群の始端で計算した式Ｘ(T) ×Ｎ×Ｒ（t）に、Ｔ＝Ｉ，ＰもしくはＢに対するＰＲＯＦ(T) の各値が比例することを特徴とする請求項７記載のディジタル信号符号化方法。
【請求項９】
順次の群毎のビット数ＮＢＳＧの初期値ＮＢＲＧがつぎの式
ＮＢＲＧ＝（ＮＲ2 ／Ｐ）＋ＷＢＦ−Ｆc （ＧＯＰＳＴ）＋（Ｒ1 −Ｒ2 ）Ｄbで与えられ、
ＮおよびＰがすでに規定してあり、
Ｒ1 およびＲ2 が所定の群の始端においてビットレートを変更した場合のビットレート変化の前後におけるビットレート値を変化がない場合のＲ1 ＝Ｒ2 ＝Ｒ(t) と対照して表わし、
Ｄb が符号化信号をその蓄積用バッファメモリに入力する時点と復号端に配置した同様のバッファメモリから復号信号を出力する時点との間の一定遅延を表わし、
Ｆe （ＧＯＰＳＴ）が各群の始端で符号化信号を蓄積するバッファメモリの真の充満度を表わすビット数であり、
ＷＢＦが、一定ビットレート時もしくはビットレートの変化がある場合におけるその変化後の各群の始端における符号化信号蓄積用バッファメモリの所望の充満度を表わすビット数であることを特徴とする請求項７または８記載のディジタル信号符号化方法。
【請求項１０】
連続Ｎ群の画像部分を並べるとともに、各画像部分を所定数の画像ブロックに細分した一連の画像を表わすディジタル信号を、少なくとも、その信号を量子化して符号化する手段を、画像の錯綜値を計算して符号化すべき信号の量子化ステップをその計算した錯綜値の関数として変更することにより、符号化した信号のビットレートを制御する手段と組合わせて符号化する装置において、前記ビットレートを制御する手段に、
（Ａ）符号化の終端で得られたビット数の関数および画像に施した平均量子化ステップの関数として錯綜値を評価する手段と、
（Ｂ）一連の画像中、符号化すべき現下の新たな画像部分毎に、
（１）Ｎ群の各画像部分毎に連続して計算した順次の群ごとのビット数ＰＲＯＦ値が、錯綜値、群数Ｎおよび符号化の出力端で得られるビットレートＲ(t) に比例するとともに画像部分の期間長に逆比例する群構造と呼ぶビット数と、
（２）一連の画像中、各画像部分毎に評価される
（ａ）符号化すべき現在の画像の錯綜値、並びに、
（ｂ）順次の群毎のビット数ＮＢＳＧ値に比例する画素当たりのビット数ＮＢＮＰ値を評価し、前記ＮＢＮＰ値が、前記郡構成と、先行画像部分のＮＢＮＰ値及び画素当たりの総ビット数の差との和に等しくまたは比例し、順次の群の各々が、前記新たな画像部分およびそれに隣接するとともに新たな画像部分の各々で１画像部分だけシフトする群を構成する（Ｎ−１）画像部分の合成として規定する手段と、
（ｃ）予め評価された未修正で割り当てられたＮＢＮＰ値および符号化信号を格納するバッファメモリの充填の二つの制限値ＭＩＮ（ＣＮ）及びＭＡＸ（ＣＮ）を具える三つの値から選択した、画素群中の次の画像を符号化するためのビット数の修正値ＣＮＮＰを評価することによって、前記評価を修正し、選択基準を、他の二つの値間にある値の選択とする手段と、
（ｄ）前記新たな画像部分の各マクロブロック毎に、このマクロブロックの量子化ステップを変更するための係数を算出し、前記係数を、仮想のメモリと呼ぶバッファメモリの初期充満度を表わすビット数とその画像部分における順位ｊの画像ブロックより先行する（ｊ−１）画像ブロックの符号化によって既に生じているビット数に等しい相補数との和から、順位ｊおよびＣＮＮＰ値と画像部分毎の画像ブロック数とに関連した修正ビット数を差引いたものに等しいか比例する仮想メモリの現下の状態ＣＳＶＢとする手段とを備えたことを特徴とするディジタル信号符号化装置。
【請求項１１】
前記ビットレートを制御する手段に、
（Ａ）符号化すべき現下の新たな画像部分毎に、符号化信号に対応するビット数および画像部分に施した平均量子化ステップの関数として錯綜値を決める回路段と、
（Ｂ）（ａ）符号化すべき現下の画像部分と引続く（Ｎ−１）画像部分とを含む順次の群毎のＮＢＳＧビットの割当てを決める回路段
（ｂ）符号化すべき現下の新たな画像部分毎に、順次の群の画像部分毎のＮＢＳＧ割当ておよび符号化信号蓄積用バッファメモリの充満度の限度値の関数としてビット割当てを修正する回路段、および、
（ｃ）ＣＮＮＰビットの修正割当ての関数として量子化ステップを変更する回路段を直列に備えて量子化ステップを変更する回路群とを備えたことを特徴とする請求項１０記載のディジタル信号符号化装置。
【請求項１２】
順次の画像が、他の画像には無関係のフレーム内符号化モード、他のフレーム内符号化もしくは予測の画像に基づく一方向動き予測を用いた予測符号化モード、あるいは、先行画像および後続画像に基づく両方向補間符号化モードのいずれに属するかによってそれぞれＩ，ＰあるいはＢと呼ぶ異なる型式Ｔであり、符号化すべき新たな画像部分毎に錯綜値を決める回路段が、
（ａ）符号化すべき第１の画像に対する錯綜値の初期化値を蓄積する第１のメモリおよび画像毎の平均量子化ステップを計算する回路の出力により現下の画像部分を符号化した結果のビット数を増大させる第１の乗算回路、並びに、
（ｂ）現下の画像部分が型式Ｉ，ＰあるいはＢのいずれであるかにより、現下の画像部分が一連の画像の最初の画像部分であるか否かに応じて前記第１のメモリおよび前記第１の乗算回路の４出力のうちの一つを選んで当該現下の画像部分の錯綜値を構成する回路を備えていることを特徴とする請求項１１記載のディジタル信号符号化装置。
【請求項１３】
符号化すべき新たな画像部分毎に錯綜値を決める回路段が、さらに、
（ｃ）第２の蓄積メモリを介し、現下の画像部分に先行する同じ型式の画像部分に対応する符号化ビット数および平均量子化ステップを受入れる第２の乗算回路を備え、選択回路が、現下の画像部分の型式により、所定の型式の現下の画像部分が一連の画像中の最初の画像であるか否かに応じて、第１のメモリ並びに第１および第２の乗算回路の５出力中の一つを選択するために第２の乗算回路の出力を受入れることを特徴とする請求項１２記載のディジタル信号符号化装置。
【請求項１４】
順次の群の画像毎にＮＢＳＧビット割当てを決める回路段が、一連の連続Ｎ画像の所定群について群構成もしくは固定の配置を計算する回路を備えて、その計算を型式Ｉ，Ｐ，Ｂおよびその所定群の最初の画像の錯綜値の関数として行なうとともに、順次の群の画像毎にビット数もしくはビット割当てを評価する回路を備えて、その評価を
ＮＢＳＧ＝ＮＢＳＧ−ＮＢＰＰ＋ＰＲＯＦ(T)
の式によって与え、
ＰＲＯＦ(T) が計算した群構成であり、
ＮＢＰＰが画像毎の全ビット数であり、ＮＢＳＧが順次の群の画像中最初の画像については初期化値ＮＢＳＧo ＝ＮＢＲＧに等しく、引続く画像については上式によって得られたＮＢＳＧ値であり、ＮＢＲＧが所定群全体の構成を表わしてつぎの式
ＮＢＲＧ＝ＮＲ2 ／Ｐ＋ＷＢＦ−Ｆc （ＧＯＰＳＴ）＋（Ｒ1 −Ｒ2 ）Ｄb
によって規定され、
Ｆc（ＧＯＰＳＴ）が符号化信号蓄積用バッファメモリの負の充満度を表わし、
Ｒ1 およびＲ2 がビットレート切換え指令の前後のバッファメモリの出力におけるビットレートをそれぞれ表わし、ビットレートの切換えを行なわない場合にはＲ1 ＝Ｒ2 ＝Ｒ(t) であり、
Ｄb が符号化装置のバッファメモリによる遅延Ｄcbと対応した状態で符号化装置に組合わせる復号装置のバッファメモリによる遅延Ｄdbとの和であり、
ＷＢＦが各所定群の始端におけるバッファメモリの所望の充満度であって、ＮＢＳＰを画像当りの画像細片数とし、Ｆmin (t) をバッファメモリの充満度の絶対下限とした式
ＷＢＦ＝Ｆmin (t) ＋４Ｒ2 ／（Ｐ×ＮＢＳＰ）
で決まることを特徴とする請求項１２または１３記載のディジタル信号符号化装置。
【請求項１５】
当該符号化装置による任意のビットレート切換え指令の確認時点が一連の所定画像群の一つの始端と一致することを特徴とする請求項１４記載のディジタル信号符号化装置。
【請求項１６】
前記絶対下限Ｆmin (t)が切換え後のビットレートに比例した一定値であることを特徴とする請求項１５記載のディジタル信号符号化装置。
【請求項１７】
Ｒ(t)が符号化信号蓄積用バッファメモリの入力における瞬時ビットレートを表わし、Ｔcod が現下の画像を符号化する時点であり、ＤＢＰＳが復号メモリの真の大きさであるときに、前記絶対下限を前記式で規定することを特徴とする請求項１５記載のディジタル信号符号化装置。
【請求項１８】
ビットレートを値Ｒ1 から値Ｒ2 に切換える指令を受取った時点で、ＤＢＰＳが復号メモリの真の大きさであると、前記絶対下限が
（ａ）ｔ＜ｔo のときにはつぎの式
Ｆmin (t) ＝ＭＡＸ（Ｏ，（Ｄb Ｒ1 −ＤＢＰＳ））
（ｂ）ｔ≧ｔo のときにはつぎの式
Ｆmin (t) ＝ＭＡＸ（Ｏ，（Ｄb Ｒ2 −ＤＢＰＳ））
（ｃ）〔ｔo ，ｔo ＋Ｄb 〕の期間内のｔにはつぎの式
Ｆmin (t) ＝ＭＡＸ（Ｏ，（Ｄb Ｒ1 ＋（ｔ−ｔo ）（Ｒ2 −Ｒ1 ）−ＤＢＰＳ））
によって規定されることを特徴とする請求項１５記載のディジタル信号符号化装置。
【請求項１９】
前記評価回路が所定の群毎に割当てたビット数を計算する回路と順次の群の画像毎にビット数を計算する回路とを直列に備えたことを特徴とする請求項１６乃至１８のいずれかに記載のディジタル信号符号化装置。
【請求項２０】
符号化すべき新たな画像毎のビット割当てを修正する回路段が所定群の次の画像に直面してビット数もしくはビット割当てを計算する回路をそのビット割当てを修正する回路を従えて備えるとともに、量子化ステップを変更する回路段が、仮想のバッファメモリの充満度を初期化する回路、仮想のバッファメモリの現下の充満度を計算する回路および現下の画像のブロック毎に量子化ステップを決める回路を直列に備えたことを特徴とする請求項１９記載のディジタル信号符号化装置。
【請求項２１】
仮想のメモリの充満度を初期化する回路に出力端を接続した符号化データが少な過ぎる場合の第１の処理回路と、量子化および符号化手段の入力端および仮想のメモリの充満度を初期化する回路に出力端を接続した符号化データが多過ぎる場合の第２の処理回路とを備えた相補処理動作用回路段を備えたことを特徴とする請求項２０記載のディジタル信号符号化装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、連続Ｎ群の画像部分を並べるとともに、各画像部分を所定数の画像ブロックに細分した一連の画像を表わすディジタル信号を、少なくとも、その信号を量子化して符号化する過程と、画像の錯綜値を計算して符号化すべき信号の量子化ステップをその計算した錯綜値の関数として変更することにより、符号化した信号のビットレートを制御する過程とを備えて符号化する方法に関するものである。
【０００２】
この方法を実行するために、本発明は、連続Ｎ群の画像部分を並べるとともに、各画像部分を所定数の画像ブロックに細分した一連の画像を表わすディジタル信号を、少なくとも、その信号を量子化して符号化する手段を、画像の錯綜値を計算して符号化すべき信号の量子化ステップをその計算した錯綜値の関数として変更することにより、符号化した信号のビットレートを制御する手段と組合わせて符号化する装置にも関するものである。
【０００３】
本発明は、本来、符号化画像の伝送、蓄積の分野で用いられるものであり、ＭＰＥＧ−２標準と両立し得る可変長符号器に大いに適用し得るものである。なお、ＭＰＥＧは、「Moving Picture Expert Group(動画像専門家群）」すなわち、国際標準化機構ＩＳＯの専門家集団の略語であり、本発明の詳細説明の前に、動き画像の伝送、蓄積用にＩＳＯが採用したＭＰＥＧ−２標準について説明する。
【０００４】
【従来の技術】
幾多の文献、例えば、「シグナル  プロセシング・イメージ  コミュニケーション」誌、第３巻、第２〜３号、１９９１年６月，第１７９〜１９５頁に掲載されたジー・モリソン、ディ・バーモント共著の論文「ＡＴＭ回路網用２層ビデオ・コーディング」には、一定ビットレートで機能するようにしたビデオ符号器の基本構成が記載されている。この分野では、特に、米国特許第5,231,484 号明細書に、ＭＰＥＧ標準と両立可能で、その符号器に用いてある可変長符号器の出力バッファメモリのビットレート制御の原理に基づいたビデオ信号圧縮方法乃至方式が記載されている。
【０００５】
かかる従来周知の、特に、ＭＰＥＧ規格と両立可能のデータ圧縮方法は、平均して一定のビットレートを有効に維持することを目的としているにも拘らず、各画像に正確に同一のビット数を割当てると、引続いて再生した一連の画像の品質が一層ふらつくようになるので、処理すべき一連の各画像に個々に割当てるビット数を固定する自由度を残している。そのためには、例えば米国第5,231,484 号明細書に記載の符号器は、各画像毎に所望のビット数を決める方法として、画像毎に、画像の圧縮符号化の困難性の尺度を決めて、その尺度の関数として充満度を計算する仮想のメモリの存在のお蔭で、符号化中に画像信号を量子化する動作における量子化ステップの値を評価するようにしたビット割当てシステムを備えている。
【０００６】
【発明が解決しようとする課題】
しかしながら、周知のように、圧縮画像を表わすデータ流の構成および標準と両立するようにして復号器が行なう復号過程のみを特定したＭＰＥＧ標準と両立し得る符号化は、いずれも、まず、それぞれ所定数の連続画像からなるＧＯＰと呼ぶ画像群に一連の画像を再区分し、ついで、ＧＯＰ毎にビット割当てを規定しているが、屡々、ＧＯＰの始端の画像がＧＯＰ割当てビットのかなりの部分を取上げ、ＧＯＰの終端の画像は、最早、十分な画質を維持するに足る割当てビットを持たない、という結果になる。この技術上の問題は、番組に応じて可変のビットレート、あるいは、少なくとも切換え可能のビットレートをもつことが実際に必要となるテレビジョン番組にかかる将来のビデオ応用が導入されたときに、一層大問題となる。かかるビデオ応用においては、ビットレート変更時にサービスを中断せずに、ビデオビットレートを変更し、柔軟にビット再割当てを行ない得ることが必要であり、これは将来の技術では不可能であった。
【０００７】
【課題を解決するための手段】
したがって、本発明の第１の目的は、かかる新たな問題に応じ、特にビットレートの遷移中に放送サービスを何ら中断や混乱させずにビットレートを切換えることができ、放送番組に対応した一連の画像中の個々の画像毎に有効にビット割当てを行ない得る柔軟性を備えた符号化方法を提供することにある。
【０００８】
かかる目的のために、本発明は、冒頭に記載の符号化方法において、
（Ａ）符号化の終端で得られるビット数に比例した画像毎のビット数として前記錯綜値を規定し、
（Ｂ）前記ビットレートを制御する過程に、
（１）連続Ｎ群の各画像部分毎に、前記錯綜値、前記群数Ｎ、および、符号化出力で得られるビットレートＲ(t)に比例するとともに、画像部分の期間長に逆比例した、群構成と呼ぶビット数ＰＲＯＦ値を評価する副過程と、
（２）一連の画像中、現下に符号化すべき新たな画像部分毎に、
（ａ）その画像部分に対応するとともに、前記符号化すべき現在の画像の錯綜値および順次の群毎のビット数ＮＢＳＧ値に比例する画素当たりのビット数ＮＢＮＰ値を評価し、前記ＮＢＮＰ値が、前記郡構成と、先行画像部分のＮＢＮＰ値及び画素当たりの総ビット数の差との和に等しくまたは比例し、順次の群の各々が、前記新たな画像部分およびそれに隣接するとともに新たな画像部分の各々で１画像部分だけシフトする群を構成する（Ｎ−１）画像部分の合成として規定され、
（ｂ）評価されたＮＢＮＰ値および符号化信号を格納するバッファメモリの充填の二つの制限値ＭＩＮ（ＣＮ）及びＭＡＸ（ＣＮ）を具える三つの値から選択した、画素群中の次の画像を符号化するためのビット数の修正値ＣＮＮＰを評価することによって、前記評価を修正し、選択基準を、他の二つの値間にある値の選択とする副過程と、
（３）前記新たな画像部分の各マクロブロック毎に、このマクロブロックの量子化ステップを変更するための係数を算出し、前記係数を、仮想のメモリと呼ぶバッファメモリの初期充満度を表わすビット数とその画像部分における順位ｊの画像ブロックより先行する（ｊ−１）画像ブロックの符号化によって既に生じているビット数に等しい相補数との和から、順位ｊおよびＣＮＮＰ値と画像部分毎の画像ブロック数とに関連した修正ビット数を差引いたものに等しいか比例する仮想メモリの現下の状態ＣＳＶＢとした副過程と、を備えたことを特徴とするものである。
【０００９】
この符号化過程においては、新たに画像に対する各順次の群を好ましくはその画像と引続く（Ｎ−１）画像とで構成するが、その群の構成とは無関係に、本発明の特定の実施例は、Ｘで表わす錯綜値を符号化の終端で得られたビット数と画像に施した平均量子化ステップとの積と規定したことを特徴とする。
【００１０】
本発明の完成した変形は、一連の画像が、他の画像には無関係のフレーム内符号化モード、他のフレーム内符号化もしくは予測の画像に基づく一方向動き予測を用いた予測符号化モード、先行画像および後続画像に基づく両方向補間符号化モードのいずれに属するかに応じたＩ，ＰあるいはＢのうちの一つを表す型式Ｔであるとともに、Ｘ(T) で表わす前記錯綜値が、同じ型式Ｔの画像の符号化の終端で得られたビット数Ｓi (T) と同じ型式Ｔの画像に施した平均量子化ステップＱi m(T) との積に等しいと規定したことを特徴とする。
【００１１】
この変形例は、画像が型式Ｐであるとともに、前記錯綜値が、現下の画像および現下の画像と同じ型式Ｐの予測画像についてそれぞれ計算した積（Ｓi (T) ×Ｑi m (T) および（Ｓi-1(T)×Ｑi-1 m (T))のうちの最小値に等しい、と規定したことによって完成度を補充している。
【００１２】
画像の錯綜値を決める符号化モードとは無関係に、群を構成する画像の数が不充分である限り、一連の画像中最初の画像の錯綜値にあらゆる場合の初期値が課せられる。
【００１３】
特に挙げた実施例においては、一連の画像がＩ，ＰもしくはＢの型式であり、ＰＲＯＦ(T) を表わした群構成の値が、画像の型式毎に、各群の始端でその群の全期間に亘り計算されており、この値を決める特定の符号化モードにより、型式Ｔの画像毎に各群の始端で計算した式Ｘ(T) ×Ｎ×Ｒ（t）に、Ｔ＝Ｉ，ＰもしくはＢに対するＰＲＯＦ(T) の各値が比例する。
【００１４】
本発明の他の目的は、上述の符号化方法を実行し、放送サービスを混乱させずに切換えて出力ビットレートを有効に変更し得る符号化装置を提供することにある。
【００１５】
この目的のために、本発明は、冒頭に述べた符号化装置において、前記ビットレートを制御する手段に、
（Ａ）符号化の終端で得られたビット数の関数および画像に施した平均量子化ステップの関数として錯綜値を評価する手段と、
（Ｂ）一連の画像中、符号化すべき現下の新たな画像部分毎に、
（１）Ｎ群の各画像部分毎に連続して計算した順次の群ごとのビット数ＰＲＯＦ値が、錯綜値、群数Ｎおよび符号化の出力端で得られるビットレートＲ(t) に比例するとともに画像部分の期間長に逆比例する群構造と呼ぶビット数と、
（２）一連の画像中、各画像部分毎に評価される
（ａ）符号化すべき現在の画像の錯綜値、並びに、
（ｂ）順次の群毎のビット数ＮＢＳＧ値に比例する画素当たりのビット数ＮＢＮＰ値を評価し、前記ＮＢＮＰ値が、前記郡構成と、先行画像部分のＮＢＮＰ値及び画素当たりの総ビット数の差との和に等しくまたは比例し、順次の群の各々が、前記新たな画像部分およびそれに隣接するとともに新たな画像部分の各々で１画像部分だけシフトする群を構成する（Ｎ−１）画像部分の合成として規定する手段と、
（ｃ）予め評価された未修正で割り当てられたＮＢＮＰ値および符号化信号を格納するバッファメモリの充填の二つの制限値ＭＩＮ（ＣＮ）及びＭＡＸ（ＣＮ）を具える三つの値から選択した、画素群中の次の画像を符号化するためのビット数の修正値ＣＮＮＰを評価することによって、前記評価を修正し、選択基準を、他の二つの値間にある値の選択とする手段と、
（ｄ）前記新たな画像部分の各マクロブロック毎に、このマクロブロックの量子化ステップを変更するための係数を算出し、前記係数を、仮想のメモリと呼ぶバッファメモリの初期充満度を表わすビット数とその画像部分における順位ｊの画像ブロックより先行する（ｊ−１）画像ブロックの符号化によって既に生じているビット数に等しい相補数との和から、順位ｊおよびＣＮＮＰ値と画像部分毎の画像ブロック数とに関連した修正ビット数を差引いたものに等しいか比例する仮想メモリの現下の状態ＣＳＶＢとする手段とを備えたことを特徴とするものである。
【００１６】
上述の提案装置は、ソフトウエアを構成する一連の指示により、マイクロプロセッサやコンピュータの制御のもとに上述の符号化方法を実施するのに適しており、かかる順次の指示は定義、見積り、評価、修正、計算など以上に述べた各段階の実施を確実にするものである。
【００１７】
しかしながら、この提案装置は唯一の実現可能のものではなく、上述した符号化方法を実行する他の変形においては、本発明の符号化装置を連続した電子モジュールの形で実現することができ、前記ビットレートを制御する手段に、
（Ａ）符号化すべき現下の新たな画像部分毎に、符号化信号に対応するビット数および画像部分に施した平均量子化ステップの関数として錯綜値を決める回路段と、
（Ｂ）（ａ）符号化すべき現下の画像部分と引続く（Ｎ−１）画像部分とを含む順次の群毎のＮＢＳＧビットの割当てを決める回路段
（ｂ）符号化すべき現下の新たな画像部分毎に、順次の群の画像部分毎のＮＢＳＧ割当ておよび符号化信号蓄積用バッファメモリの充満度の限度値の関数としてビット割当てを修正する回路段、および、
（ｃ）ＣＮＮＰビットの修正割当ての関数として量子化ステップを変更する回路段
を直列に備えて量子化ステップを変更する回路群とを備えている。
【００１８】
上述の符号化装置においては、その出力バッファメモリのビットレートを制御する過程を、通例、実質的にそのメモリの充満度の関数として実現しており、ＭＰＥＧ型のデータ流、すなわち、一連の画像を表わす信号を連続した画像群（ＧＯＰ）の形に集約したデータ流を処理する符号化装置において、所定のビット数、すなわち、割当てもしくは分け前が一般にＧＯＰ毎に割当てられている。しかしながら、画像自体は、その型式によって異なるビット数、例えば、前述したＩＰ，Ｂの画像型式について言えば、Ｉ型画像はＰ型画像の２〜３倍のビット割当てを必要とし、Ｐ型画像はＢ型画像の３〜５倍のビット割当てを必要とするビット数をそれぞれの符号化に必要とし、ＧＯＰ割当てを累進的に利用する制御過程の効果により、ＧＯＰの始端に比べて終端に向かうほど画質が劣化する。増大し難く、したがって、符号化装置の全体経費に余り影響しない錯綜値については、ここに提示する過程および装置の重要性は、最早、ＭＰＥＧデータ流と同じ長さのＮ画像を有する真の画像の連続群にはビットレートの制御を行ない得ないが、順次の画像群（ＳＧＯＰ）、すなわち、ＧＯＰと同じ長さを有するが、符号化すべき新たな画像毎に再生され、例えば、その新たな画像と引続く（Ｎ−１）画像とを備えた順次の画像群にはビットレートの制御が行なわれ、新たな現下の画像毎に、したがって、真のＧＯＰにおける位置には無関係に、ＧＯＰの連続Ｎ画像を符号化するために割当てられるビット数を永久に評価し続ける。かかる連続的更新により各画像毎に有効なビット割当てのより精密な評価が可能となり、その結果生じて新たな画像の始点毎に再初期化される量子化ステップを変更することによる制御は、全光景が変化した場合にも効率的で迅速であり、ＧＯＰ、画像間の遷移時の事故および同様な性質の他の事故のあらゆる同期性の効果を免れている間、画質の変化が制限されたままで、確実に円滑に行なわれる。
【００１９】
一連の連続画像がＩ，ＰもしくはＢの型式である限り、本発明の符号化装置は、符号化すべき新たな画像部分毎に錯綜値を決める回路段が、
（ａ）符号化すべき第１の画像に対する錯綜値の初期化値を蓄積する第１のメモリおよび画像毎の平均量子化ステップを計算する回路の出力により現下の画像部分を符号化した結果のビット数を増大させる第１の乗算回路、並びに、
（ｂ）現下の画像部分が型式Ｉ，ＰあるいはＢのいずれであるかにより、現下の画像部分が一連の画像の最初の画像部分であるか否かに応じて前記第１のメモリおよび前記第１の乗算回路の４出力のうちの一つを選んで当該現下の画像部分の錯綜値を構成する回路
を備えている。
【００２０】
この実施例の完全な変形においては、符号化すべき新たな画像部分毎に錯綜値を決める回路段が、さらに、
（ｃ）第２の蓄積メモリを介し、現下の画像部分に先行する同じ型式の画像部分に対応する符号化ビット数および平均量子化ステップを受入れる第２の乗算回路を備え、選択回路が、現下の画像部分の型式により、所定の型式の現下の画像部分が一連の画像中の最初の画像であるか否かに応じて、第１のメモリ並びに第１および第２の乗算回路の５出力中の一つを選択するために第２の乗算回路の出力を受入れる。
【００２１】
いずれの場合にも、この回路段に引続いて錯綜値を決める回路段、すなわち、順次の群の画像毎にＮＢＳＧビット割当てを決める回路段が、一連の連続Ｎ画像の所定群について群構成もしくは固定の配置を計算する回路を備えて、その計画を型式Ｉ，Ｐ，Ｂおよびその所定群の最初の画像の錯綜値の関数として行なうとともに、順次の群の画像毎にビット数もしくはビット割当てを評価する回路を備えて、その評価を
ＮＢＳＧ＝ＮＢＳＧ−ＮＢＰＰ＋ＰＲＯＦ(T)
の式によって与え、
ＰＲＯＦ(T) が計算した群構成であり、
ＮＢＰＰが画像毎の全ビット数であり、
ＮＢＳＧが順次の群の画像中最初の画像については初期化値ＮＢＳＧo ＝ＮＢＲＧに等しく、引続く画像については上式によって得られたＮＢＳＧ値であり、
ＮＢＲＧが所定群全体の構成を表わしてつぎの式
ＮＢＲＧ＝ＮＲ2 ／Ｐ＋ＷＢＦ−Ｆc （ＧＯＰＳＴ）＋（Ｒ1 −Ｒ2 ）Ｄb 
によって規定され、
Ｆc （ＧＯＰＳＴ）が符号化信号蓄積用バッファメモリの負の充満度を表わし、
Ｒ1 およびＲ2 がビットレート切換え指令の前後のバッファメモリの出力におけるビットレートをそれぞれ表わし、ビットレートの切換えを行なわない場合にはＲ1 ＝Ｒ2 ＝Ｒ(t) であり、
Ｄb が符号化装置のバッファメモリによる遅延Ｄcbと対応した状態で符号化装置に組合わせる復号装置のバッファメモリによる遅延Ｄdbとの和であり、
ＷＢＦが各所定群の始端におけるバッファメモリの所望の充満度であって、ＮＢＳＰを画像当りの画像細片数とし、Ｆmin (t) をバッファメモリの充満度の絶対下限とした式
ＷＢＦ＝Ｆmin (t) ＋４Ｒ2 ／（Ｐ×ＮＢＳＰ）
で決まる。
【００２２】
Ｒ1 からＲ2 に切換えてビットレートが変化した場合には、当該符号化装置による任意のビットレート切換え指令の確認時点が一連の所定画像群の一つの始端と一致することが望ましい。
【００２３】
ビットレートの変化の有無には無関係に、順次の群毎のビット割当てを決める回路段に引続き、符号化すべき新たな画像毎のビット割当てを修正する回路段が所定群の次の画像に直面してビット数もしくはビット割当てを計算する回路をそのビット割当てを修正する回路を従えて備えるとともに、量子化ステップを変更する回路段が、仮想のバッファメモリの充満度を初期化する回路、仮想のバッファメモリの現下の充満度を計算する回路および現下の画像のブロック毎に量子化ステップを決める回路を直列に備えている。
【００２４】
最後に、本発明の符号化装置は、仮想のメモリの充満度を初期化する回路に出力端を接続した符号化データが少な過ぎる場合の第１の処理回路と、量子化および符号化手段の入力端および仮想のメモリの充満度を初期化する回路に出力端を接続した符号化データが多過ぎる場合の第２の処理回路とを備えた相補処理動作用回路段を備えることができる。
【００２５】
以下に図面を参照して、実施例につき、本発明の上述したような各面を詳細に説明する。
【００２６】
本発明による符号化装置が受取るような動き画像に適合した一連のディジタル信号は、輝度成分Ｙに関連した情報および色度成分もしくは色差信号ＵおよびＹに関連した情報を備えており、輝度成分Ｙのグレーレベルおよび色信号Ｕ，Ｖのカラーレベルは、マトリックスに再区分した８ビットのディジタルワードで表わしてある。ＭＰＥＧ標準によれば、入力様式は、１サブサンプルに輝度の４倍の色度が属するようになっており、したがって、４輝度値に対してＵおよびＶの２色度値が対応する。ワードマトリックスが８×８画素のブロックに分割してあるので、マトリックスＹの隣接４ブロックが、マトリックスＵの１ブロックおよびマトリックスＶの１ブロックに対応し、かかる６ブロックが結合してマクロな画像部（ＭＢ）を構成する。これらのブロックおよびマクロブロックが、符号化した画像を副分割するときの単位である。最後に、マクロブロックの再区分系列が１細片を構成し、各画像は、所定数、例えば、上述の例では３６個の細片からなる。
【００２７】
ＭＰＥＧデータの流れにおいて対応するディジタル信号の集合を簡明に呼ぶ画像群には、それぞれが属する符号化モードによる３型式のものがある。最も簡単なのは、マクロブロック全部が他の画像には無関係に符号化された画像Ｉ（フレーム内符号化画像）であり、したがって、伝送チャネルが変更され、あるいは、ビットレートが切換えられた場合には、かかる型式Ｉの画像は、復号端における変更から生じた新たな情報の再構成に用いられる。つぎに、予測符号化画像群Ｐは、型式Ｉもしくは型式Ｐ自体の先行もしくは後続の画像に基づく一方向動き補正によって予測され、したがって型式Ｐもしくは型式Ｉのマクロブロックのみを含み得る第２の型式の画像群を構成する。最後に、Ｉ型およびＰ型のいずれかよりなる先行画像および後続画像に基づいた両方向動き補正によって予測した両方向予測符号化画像Ｂは、Ｉ，Ｐ，Ｂの型式には無頓着なマクロブロックを含んでおり、複数画像を組合わせてＧＯＰと呼ぶ画像群を構成している。予測すべきＢ型の画像は後続のＰ型もしくはＩ型の画像を用いなければならないので、もとの一連の画像の復号後の再生順位と画像伝送の順位とは相違しなければならず、ＧＯＰにおいては、伝送しようとするＮ画像を、復号器がＩ，Ｐ，Ｂ各型の画像の復号に必要とする順に配置してあり、これらの画像の自然な順の再構成は、復号後のみに行なわれる。図１には、一連のＮには制限のない連続Ｎ画像におけるＮ＝９画像からなる２組のＧＯＰの例を、画像型式Ｔ＝Ｉ，ＰもしくはＢおよびそれぞれ画像Ｐ，Ｂのいずれが予測されるかを例示する矢印の表示とともに示してある。
【００２８】
データの流れは６情報レベルを備え、各レベルはより低いレベルといくつかの付加的情報成分を含んでいる。一連の画像の復号に必要な情報、すなわち、一連の開始符号、様式、画像のリズム、ビット群のリズム、メモリの大きさ等を備えたヘッダで始まり、連続符号の終端で終る画像の順位は、最高のレベルに対応しており、比較的低いレベルでは画像群ＧＯＰが任意数の画像群が後続するヘッダを少なくとも１画像Ｉとともに備えている。なお、必ずしも必要ではないが、各ＧＯＰは、自主的であり、したがって、先行、後続の画像には全く無関係に復号され、画像Ｉ，Ｐ，Ｂの順序は、図１の例に示すように、一般的に周期的である。
【００２９】
図２に示す画像に対応した一層低いレベルは、所定数ｎの画像細片Ｓ0 乃至Ｓn を含んでおり、ここで再び、ヘッダは、画像の開始を示し、付加的情報、すなわち、画像の開始点、画像の時間基準画像型式Ｉ，Ｐ，Ｂ等を示す符号を含んでいる。この一層低いレベルは、画像細片に対応し、所定数のマクロブロックＭＢを含んでおり、ヘッダは、細片の始点を示し、付加的情報、すなわち、細片の始点、ＤＣＴ係数の量子化ステップ等を示す符号を含んでおり、所定数、ここでは６のブロック群Ｙ1,Ｙ2,Ｙ3,Ｙ4 ，Ｕ，Ｖを備えたマクロブロックＭＢに対応し、その位置を知るためのマクロブロックのアドレスや符号化モード、すなわち、フレーム内符号化、一方向予測符号化、両方向予測符号化を示す型式等の付加的情報を含んだヘッダが先行している。最終レベルはこの場合には８×８画素からなるブロックＢのレベルである。
【００３０】
ＭＰＥＧ標準に関する特徴の説明の後には、本発明による符号化方法および符号化装置におけるその応用について引続き説明する。前述したように、本発明の符号化方法は、伝送や放送のサービスを何ら中断することなく、伝送番組のビットレートを変更し得る状態に適合することを目的としている。しかしながら、この符号化方法および対応した符号化装置の説明は、異なるビットレートに対する適応という直面した応用に関連して符号化方法に制限を課すと、一層明瞭になるので、まず、復号過程を規定するのが正しいであろう。
【００３１】
実際には、これらの制限はつぎのようになる。
（ａ）実時間による、すなわち、符号化装置で符号化すべきデータの入力と対応する復号装置の出力において可視化すべきデータの出力との間の一定遅延を伴った正しい動作。
（ｂ）復号装置に存在するバッファメモリが、オーバーフロー状態、すなわち、受入れたデータの過剰やフンダーフロー状態に達しないようにするためのバッファメモリの正しい充満度。
（ｃ）提案した符号化装置はＭＰＥＧビデオ標準と両立し得るべきであるから、有効な復号の開始前に、全符号化画像が復号装置のバッファメモリ内に存在すべきこと。すなわち、ＭＰＥＧデータ流は、バッファメモリ内の復号すべき各画像を瞬時に読出す理論的復号器によって復号するものとする。
（ｄ）画像の品質は、急激な変化や周期的な出現なしに、なるべく一定のままであり、ビットレート制御は、そのためにビット数を適切に設定して行なうべきこと。
【００３２】
かかる詳細な条件を設定したうえで、符号化方法は、通常、画像を表わす信号を量子化して符号化する段階、例えば、信号のブロック毎の個別の余弦変換およびかかる変換を施した各ブロックの量子化の後の可変長符号化の段階と、例えば、可変長符号化データを蓄積する副段階および符号化信号のビットレートの関数として量子化ステップを変更する副段階を直列に備えた符号化信号のビットレート制御の段階とを備えている。本発明の符号化方法の実施によって変更するのは、本来的に後者の副段階である。
【００３３】
本発明によれば、符号化すべき現下の画像の錯綜値と呼ぶ値を決める動作に引続く異なる副段階をビットレート制御の段階が備えている。各連続画像に対するビット数の割当てを決めるこの錯綜値は、現下の画像がその内容を考慮して、かなりの程度圧縮するのに適しているか否かを表わす値であり、ここでは、符号化の終端で得られるビット数と画像に対する平均量子化ステップとのＸで表わす積に比例した画像当りのビット数と規定するが、その変形においては、画像の型式に応じて異ならせることができ、画像がＩ，ＰもしくはＢと呼ぶ異なる型式Ｔのものであるときには、Ｘ(T) で表わす錯綜値を、同じ型式Ｔの画像の符号化の終端で得られるビット数Ｓi (T) と同じ型式Ｔの画像に対する平均量子化ステッＱi m (T) との積に等しい、と規定する。錯綜値の定義は画像の型式に応じて決めることもでき、型式Ｐの画像に対しては、この錯綜値を、現下の画像と同じ型式Ｐの先行画像とに対してそれぞれ計算した積（Ｓi (T) ×Ｑi m (T))と積（Ｓi-1(T)×Ｑi-1 m (T))とのうちの最小のものに等しい、と選定する。いずれの場合にも、画像群ＧＯＰを構成するには個数が不十分な一連の画像中の最初の画像に対して錯綜値の初期値を設定するのが好適である。
【００３４】
画像の錯綜値をこのように定義すると、本発明によるビットレート制御の段階は、つぎの各副段階を備えることになる。その第１は、所定の連続Ｎ画像の群毎に、群構成と呼ぶビット数を評価して、さきに決めた錯綜値、群当りの画像数Ｎおよび符号化出力で得られるＲ(t) で表わすビットレートに比例し、画像の周期に逆比例した値ＰＲＯＦをもたせる。この値は、錯綜値におけると同様に、画像の型式によって異なり、ＰＲＯＦ(T) で表わされ、したがって、Ｔ＝Ｉ，ＰまたはＢに対し、式Ｘ(T) ×Ｎ×Ｒ(T) に比例する。この値ＰＲＯＦ(T) の特別の例を以下に掲げる。
【００３５】
各群の全期間に対してこの群構成の評価が決まると、符号化すべき新たな現下の画像に対して、つぎの３副段階、すなわち、画像当りのビット数ＮＢＮＰの評価、修正ビット数ＣＮＮＰの見積りによるこの評価の修正、並びに、量子化ステップおよびそれによって制御されるビットレートを変更するための係数の計算が行なわれる。
【００３６】
値ＮＢＮＰの評価の副段階は、現下の画像に対し、すでに決めた錯綜値に比例し、特に、順次の群毎に決めたビット数ＮＢＳＧである第２値に比例するビット数の決定からなっている。現下の場合には、順次の群は、新たな現下の画像毎に、隣接してそれぞれ対応した位置を占める（Ｎ−１）画像を加えて再構成したＮ画像の群であり、その結果、順次の群は、Ｎ画像を含んではいるが、新たな画像毎に１画像ずつずれており、一端で１画像を失うとともに、他端で１画像を得ている。なお、この説明を通じて、各順次の群は、各新たな画像自身と引続く（Ｎ−１）画像とからなる、と考えられ、ビット数ＮＢＳＧはＮＢＳＧ＋ＰＲＯＦ（T)−ＮＢＰＰの式に等しいか比例し、ここに、ＮＢＳＧはこの量の先行値を表わし、ＰＲＯＦ(T) はすでに決まっており、ＮＢＰＰは画像当りの全ビット数を表わす。前述したように、ＮＢＮＰに対する個別の評価モードは、本発明の符号化装置の実施例の説明の中でさらに詳細に述べる。
【００３７】
この評価を修正する副段階は、同じ現下の画像に対し、修正前のＮＢＮＰ値と符号化信号蓄積用バッファメモリの充満度を示す最小ＭＩＮ（ＣＮ）および最大ＭＡＸ（ＣＮ）の２限度値とからなる３値からＣＮＮＰで表わす値を選ぶ修正ビット値を評価することからなっており、かかる２限度値の定義の例を以下に示す。なお、このようにして比較する３値の選択基準は、他の２限度値の中間の値を選択することである。
【００３８】
最後に、量子化ステップを変更する係数を計算する副段階は、現下の画像の各マクロブロックについて、当該画像の一連の連続マクロブロック群における当該マクロブロックの順位をｊとした係数Ｑj の決定を確実にするものであり、その係数Ｑj は、仮想のメモリと呼ぶバッファメモリの初期充満度を表わすビット数ＩＳＶＢとその画像の先行（ｊ−１）マクロブロックの符号化中に既に発生したビット数ＰＢＡＤに等しい補助数との和から、ｊの値に関連した修正ビット数、修正ビット数ＣＮＮＰおよびその画像中のマクロブロックの個数を差引いたものに等しいか、比例している。
【００３９】
このように規定した各副段階は、符号化装置において対応した一連の指令を実行することにより達成される。これらの指令を再区分するプログラムに従った処置は、符号化装置のビットレートを制御する手段を構成するマイクロプロセッサもしくはコンピュータの制御のもとに上述した動作を連続的に行なう可能性を提供するものであり、その動作は、
すでに述べた変形群の一つによる画像の錯綜値の初期設定、
所定のＮ画像の群毎の、その群の期間中有効な群構成の評価、並びに、
最後に、新たな現下の画像毎のＮＢＮＰビット割当ての評価、符号化信号蓄積用バッファメモリの充満度の関数としてのビット割当ての修正および各マクロブロックの量子化ステップの最終変更
からなっている。
【００４０】
符号化装置は、この際、電子モジュールの配線接続により完成する、との仮定のもとに、図３を参照して、対応する実施例につき説明する。図３に示す符号化装置の実施例は、個別の余弦変換回路（ＤＣＴ）１、量子化回路（Ｑ）２および可変長符号化回路（ＶＬＣ）３を直列にして備えている。ＤＣＴ変換回路１は、下記の減算器を介し、その減算器の他方の入力端に現われる予測信号との差として得られる符号装置の入力ビデオに対応し、この場合は８×８画素群のブロックの形にしたディジタル信号を受取る。この回路１は、かかる信号ブロックを８×８個の係数のブロックに変換し、その１個が当該ブロックのクレーレベルの平均値を表わし、他の６３個がそのブロックの他の空間周波数を表わす。画像が伝える情報は低周波領域に集中するので、最高周波数に対応するかなりの係数は屡々零となる。したがって、ＤＣＴ変換は、ブロック当りで伝送すべき係数のかなりの減少を確実にする。
【００４１】
量子化回路２は、ＤＣＴ変換回路１の非零出力係数を、高い空間周波数は人間の眼に感じ難い、という事実を考慮して低い周波数より高い周波数に対して高くした量子化ステップにより量子化する。最小可視係数を犠牲にすると、量子化の精細度が低下するので、復号中かかる係数を再生する精細度が劣化はするが、信号のビットレートを低減し得る可能性が生ずる。
【００４２】
特に高い周波数領域において、実際に、かなりの数の零を並べて上述のように量子化した係数の系列をＶＬＣ符号化回路３に供給し、最短の符号語を最も頻繁な周波数成分に割当てるとともに、最長の符号語を最も稀な周波数成分に割当てることにより、ビットレートを再度低減させる。
【００４３】
このように構成したＤＣＴ変換、Ｑ量子化、ＶＬＣ符号化よりなる符号化チャネルは入力信号の空間的冗長度を低減させるが、得られるデータ圧縮は、約１０の値を超え得ない比率となる。動き画像の系列においては、連続した画像が互いに類似し、相互間の差が動きのみによるという、入力信号の時間的冗長度を考慮すれば、一層高率のデータ圧縮が行なわれる。間欠的動きを考慮して先行画像に基き再構成した予測画像を現下の画像から差引いて求めた上述の差分のみを伝送し、さらに、特に、画像の良好な予測は、動き物体の動きの評価および補償によって達成される。そのために、図３に示す符号化装置にはおいては、符号化チャネルに予測チャネルを組合わせてあり、その予測チャネルは、Ｑ-1で表わす逆量子化回路４、ＤＣＴ-1で表わす個別逆余弦変換回路５、加算器６、メモリ７、そのメモリに蓄積した未補正画像に基づいて動き補正を行なう回路８および回路８の出力端に現われて加算器６の第２入力端にも供給される予測信号と入力信号との差を形成する減算器９を直列に備えているので、これらの信号の差分のみを符号化チャネルに送り、先行画像に基づく予測画像と入力画像もしくは現下の画像との間の間欠的動きを考慮して処理する。
【００４４】
図３に示す符号化装置は、可変長符号化回路３の出力端に配置したバッファメモリ１０および量子化ステップを変更する装置１１を備えている。この装置１１は、バッファメモリの充満度の関数として、このバッファメモリの出力端に最も一定したビットレートを得るためのフィードバック処理により量子化回路２で用いる量子化ステップを変更する。
【００４５】
本発明は、伝送や放送のサービスを何ら中断することなく、伝送番組のビットレートを変化させる状態に有効に適合した上述のような符号化方法をかかる符号化装置で実現する目的を有している。本発明による符号化方法を達成するために、図３の符号化装置のビットレート制御副回路群を変更して、装置１１の替わりに、図４に示す量子化ステップ変更用装置１１０を備える。この装置１１０は、後述する改良型における補助回路段６００とともに、引続き詳細に説明する種々の回路段２００乃至５００を備えている。
【００４６】
図４に示す量子化ステップ変更用装置１１０は、符号化すべき各画像にビット割当てを行なう回路段２００を備えており、その各画像に対するビット割当ては、その画像の錯綜値を評価することによって行なわれる。この錯綜値は、現下の画像が型式Ｉ，Ｐ，Ｂのいずれであるかによって異なる態様で評価する。図４に示すように、この型式Ｔの現下の画像は、装置１１０で受取って、符号化装置に先行する発明の範囲外のため図示しない回路によって供給する。画像のＸ(T) で表わす全体の錯綜値は、つぎの（１）式もしくは（２）式で与えられる。
（ａ）Ｔ＝ＩまたはＢのとき、
Ｘ(T) ＝Ｓi (T) ・Ｑi m (T)     (1)
（ｂ）Ｔ＝Ｐのとき、
Ｘ(T) ＝MIN 〔(Si (T) ・Ｑi m (T)),(Ｓi-1(T)・Ｑi-1 m (T))〕  (2)
これらの式において、Ｓi （Ｔ）およびＳi-1 （Ｔ）は、現下の画像および同じ型式の先行画像の符号化から得られるビット数をそれぞれ表わし、Ｑi-1 m （Ｔ）およびＱi m （Ｔ）は、マクロブロックの符号化に対応する量子化ステップの平均値を考慮して計算した、先行画像および現下の画像に対応した平均量子化ステップをそれぞれ表わす。型式Ｐの第１画像について、二つの最終錯綜値のうちの最小のものを、画像の品質に及ぼす光景変化の影響を低減する可能性を提供する錯綜値として取上げる。なお、光景の変化に追従する型式Ｐの画像は、つねに、より高い独特の錯綜値を呈する。画像Ｐと画像ＩもしくはＢとの差別を考慮しなければ、（１）式をあらゆる場合に評価した錯綜値として選定する。第１画像について、錯綜値Ｘ（  ）の初期値を選ばなければならず、実現した試験の結果は、ビットレートには無関係に、ビット数につぎの値を用いるのに役立っている。
Ｘ0 （Ｉ）＝１０，０００，０００
Ｘ0 （Ｐ）＝  ３，５００，０００
Ｘ0 （Ｂ）＝  １，２００，０００
錯綜値を見積るこの動作は、あらゆる場合に、回路段２００で実現され、図５の実施例が示すように、回路段２００は、初期値Ｘ0 （Ｉ），Ｘ0 （Ｐ），Ｘo （Ｂ）を収容するメモリ２０１を備えている。第１乗算回路２０２は、値Ｓi （Ｔ）およびＱi m （Ｔ）を受取るが、ビット数Ｓi （Ｔ）は可変長符号化回路３の出力によって直接に供給され、平均量子化ステップＱi m （Ｔ）は、量子化回路２が伝送するマクロブロックの真の量子化ステップに基づいて平均ステップを計算する回路２０３が供給する。第２乗算回路２０４は、現下の画像と同じ型式Ｔの先行画像に対応し、回路３および２０３から受取ってメモリ２０５に一時蓄積した値Ｓi-1 （Ｔ）およびＱi-1 m （Ｔ）を受取る。Ｔ＝Ｐの場合にのみ、比較器２０６は、積Ｓi ・Ｑi m とＳi-1 ・Ｑi-1 m との比較を行ない、（２）式の項ＭＩＮ〔・〕によって示すように、比較値の小さい方を選択する。５入力端を有する選択回路２０７は、メモリ２０１の３ＣＨ3 、乗算回路２０２および比較器２０６の各出力を受取って、画像が、型式Ｔのいずれであるか、および、順位の第１位であるか否かに応じ、かかる５入力端に加わる信号の一つを供給する。回路段２００の出力を構成する回路２０７の出力信号は、したがって、つぎのようになる。
（ａ）画像の順位において、画像が該当型式の第１であれば、初期値Ｘo （Ｉ）またはＸo （Ｐ）またはＸo （Ｂ）。
（ｂ）画像が、画像の順位において、最早、該当型式の第１ではなく、Ｔ＝ＩまたはＢであれば、第１乗算回路２０２の出力信号。
（ｃ）画像が、画像の順位において、最早、該当型式の第１ではなく、Ｔ＝Ｐであれば、比較器２０６の出力信号。
【００４７】
画像Ｐと画像ＩまたはＢとを差別しない場合には、乗算回路２０４およびメモリ２０５は設けず、したがって、選択回路２７０は、４入力端のみを有して、４信号中の一つ、すなわち、第１メモリ２０１の３出力信号中の一つ、もしくは、第１乗算回路２０２の出力信号のみを選択する。
【００４８】
量子化ステップを変更するための装置１１０は、図４に示すように回路段２００と直列に、画像群毎にビットを割当てるための回路段３００も備えており、この回路段３００は、図６に示すように、ＧＯＰ構成を計算するための回路３０１を備えている。このＧＯＰ構成は、画像Ｔの型式毎に一つの一組の値からなり、ＧＯＰの始端で決まり、新たなＧＯＰが現われない限り変更せず、つぎの（３）式で与えられる。
PROF(T) ＝(X(T)/K(T)) ・(NR(t)/P)/( Σk N(k)・X(k)/K(k))    (3)
【００４９】
この式において、
Ｔ＝Ｉ，ＰまたはＢ
Ｘ（Ｔ）はすでに決まっている。
Ｋ（Ｔ）はあらゆる場合に一度決めた定数であり、この例ではＫ（Ｉ）＝Ｋ（Ｐ）＝１およびＫ（Ｂ）＝１．４
Ｎ＝ＧＯＰ当りの画像数。この例ではＮ＝１２，Ｎ（Ｉ）＝１，Ｎ（Ｐ）＝５およびＮ（Ｂ）＝６。
Ｒ（ｔ）＝バッファ・メモリ１０の出力における瞬時ビットレート
Ｐ＝画像群の周期
Σのときｋ＝Ｔは順次にＫ＝Ｉ，ｋ＝Ｐ，ｋ＝Ｂとなる。
Ｎ（ｋ）は、ｋを順次にＩ，Ｐ，Ｂとして、該当ＧＯＰにおける型式Ｉ，Ｐ，Ｂの画像数をそれぞれ表わす。
【００５０】
計算回路３０１の出力で得られるＰＲＯＦ（Ｔ）の３値は、順次のＧＯＰ当りのビット数を評価もしくは割当てる回路段３００中の回路３０２に供給するが、この回路３０２は、以下に述べるように２回路３０３と３０４とに分割される。したがって、つぎの二つの状態が生ずる。すなわち、ビットレートＲが符号化装置の出力で一定であるが、ビットレートを変化させる指令がビットレートＲ1 からビットレートＲ2 に移るために出される。この点については、ＭＰＥＧ標準によれば、ディジタル信号の流れのヘッダに、ビットレートに関する情報用の空きを取ってあることが思い出される。このヘッダでは、ビットレートＲを指示するが、変形によれば、ビットレートが可変であってその値を保留した空所の後に位置する第２の領域に指示する。時点ｔ＝ｔ0 でビットレートを切換える指令は、ビットレートを再び切換えるまで、時点ｔ0 の後のすべてのヘッダか、保留した空所の後に位置する第２の領域のすべてかに、ビットレートの変更を含ませ続ける。ビットレートをＲ1 からＲ2 に換えるこの指令は、データ流れの真のＧＯＰの始点に対応する時点ｔ＝ｔ0 においてのみ、符号化装置が考慮するものと考えられ、真のＧＯＰの始点より前に指令しても、時点ｔ0 まで有効にならない。開始したＧＯＰに対しては、符号化装置のバッファメモリ１０の充満度は、各ＧＯＰの始点では、できるだけ小さくなければならない、という仮説に基づいて評価する。この仮説は、真のＧＯＰの符号化は型式Ｉの画像のフレーム内符号化で始まり、かかる画像はＧＯＰ全体のビット割当てのかなりの部分を必要とする、という事実によって立証される。
【００５１】
ビットレートＲが一定の第１の状態では、全体のビット割当て、すなわち、割当てられたビット数がつぎの（４）式で与えられる。なお、この値を表わすＮＢＲＧは、真のＧＯＰのビット数の略語である。
ＮＢＲＧc ＝（ＮＲ(t)/Ｐ）＋ＷＢＦc −Ｆc （ＧＯＰＳＴ）  (4)
ここに、
Ｎ1 Ｒ（ｔ），Ｐはすでに決まっている。
ＷＢＦc は、真のＧＯＰの始端毎の、すなわち、第１画像の第１能動細片の始端毎のバッファメモリ１０の一定ビットレートにおける所望の充満度をビット数で表わすものである。
Ｆc （ＧＯＰＳＴ）は、真のＧＯＰの始点ＧＯＰＳＴにおいてバッファメモリ１０の真の充満度をビット数で表わすものであり、そのメモリ１０が提供する。
【００５２】
ビットレートが値Ｒ1 から値Ｒ2 へ、時点ｔ＝ｔ0 および真のＧＯＰの始点で移る第２の状態においては、その真のＧＯＰの可変ビットレートにおける全体のビット割当てＮＢＲＧv がつぎの（５）式で与えられる。
NBRGv ＝（NR2/P)−ＷＢＦv −Ｆc (GOPST) ＋(R1 −R2)D6   (5)
ここに、
ＷＢＦv は、ビットレートの変化を考慮して、真のＧＯＰの始点毎にバッファメモリ１０に対し、所望の充満度を表わすものである。
Ｄb は、補足項（Ｒ1 −Ｒ2 ）Ｄb において、ＶＬＣ符号化回路３で符号化したデータのバッファメモリ１０への入力時点と、対応する復号データが、符号化回路と対応する復号回路とを直接に互いに接続した場合における復号器内のバッファメモリを離れる時点との間の一定遅延を示すものである。
【００５３】
前述したように、この遅延Ｄb は、符号化装置および対応する復号装置のバッファメモリにより、可変遅延の真の期間には関係なく、伝送に応じて導入された遅延とその可変数値を補償するために復号装置側で後者に加えられる補足遅延との一定に維持した和であり、一般式（５）におけるＲ＝Ｒ1 ＝Ｒ2 とともに、一定ビットレートの際のＮＢＲＧc の式（４）が再度現われることになる。
【００５４】
ＧＯＰの始点におけるバッファメモリ１０の充満度はできるだけ小さいのが望ましいのであるから、所望のバッファメモリ充填度は、つぎの（６）式で表わされる。
ＷＢＦ＝Ｆmin (t) ＋４Ｒ(t) ／（Ｐ×ＮＢＳＰ）    (6)
この（６）式において、ＮＢＳＰは画像毎の細片数を表わし、Ｆmin (t) は、対応する復号装置のバッファメモリが前述した状態でオーバーフローしないようにするための、符号化装置のバッフアメモリの充満度の論理的下限である。
【００５５】
ビットレートの切換え毎の変化に感じ易いので時間ｔの関数の形で表わすこの下限値Ｆmin (t) は、例えば、各所望のビットレートに比例した一定値を取り得る。さらに、一般に、下限値Ｆmin (t) は、メモリの安全限度を計算する回路３０５の助けにより指示どおりに決められる。ｅ（ｔ）を、バッファメモリ１０の入力、すなわち、可変長符号化回路３の出力における瞬時ビットレートを表わす時間の関数とすると、符号化装置のバッファメモリ１０のＥＢＦ（ｔ）で表わす時点ｔでの瞬時充満度は、バッファメモリ１０の出力と入力とのビットレート間の差に等しく、つぎの（７）式で与えられる。
【数１】
0003818679.tif 000002
ここに、Ｒ（・）はバッファメモリ１０の出力における瞬時ビットレートを表わす関数であるが、このメモリは、時点ｔ＝０の原点では空であり、負値ｔに対してはｅ（ｔ）＝Ｒ（ｔ）＝０となる。
【００５６】
さらに、実時間で正しく機能する前述の制限（ａ）に適合するために、符号化装置のバッファメモリ１０におけるデータの入力と復号装置の始点との間の一定遅延Ｄが存在するものとすべきである。図７に示すように、この遅延Ｄは、つぎの（８）式による四つの個別遅延に分かれる。
Ｄ＝Ｄcb＋Ｄt ＋Ｄxb＋Ｄdb      (8)
ここに、
Ｄcbは、符号化装置のバッファメモリ１０による符号化側（ＣＯＤ）の遅延を表わす。
Ｄ(t) は、伝送および乗算もしくは除算のようなあらゆる組合わさった動作による遅延である。
Ｄxbは、遅延Ｄt の変化を補償して、永久にＤt ＋Ｄxb＝一定とするための復号側（ＤＥＣ）の遅延である。
Ｄdbは、可変長復号回路の前に設けたバッファメモリによる復号側の遅延であり、ＤxbとＤdbとの間の差別は、これらの遅延が同一メモリにより導入されるのであるから、純粋に理論的であることになる。
【００５７】
Ｄt ＋Ｄxb＝一定であるから、復号が正常で、継目なし復号とも呼ばれるようにするためには、つぎの（９）式を成立たせる。
Ｄcb＋Ｄdb＝一定（＝Ｄb ）      (9)
上述のように規定したパラメータＤb は、所定の符号化装置に対してその符号化装置により固定され、対応した復号装置に引続いて課せられる。
【００５８】
バッファメモリ１０の瞬時充満度ＥＢＦ（ｔ）が上述するように決まったのと同様に、復号装置中に存在する復号メモリの瞬時充満度ＤＢＦ（ｔ）を規定することも可能である。充満度ＥＢＦ（ｔ）に対するのと同様に、復号側充満度ＤＢＦ（ｔ）は、復号用メモリの入力と出力における瞬時ビットレートの差からつぎの（１０）式によって決まり、図７のＳ点は復号用メモリのデータの出口を表わしている。
【数２】
0003818679.tif 000003
この式において、ｄ（ｘ）は復号用メモリの出力における瞬時ビットレートを表わし、Ｒ（ｘ−Ｄt −Ｄxb）は、同じメモリの入力におけるビットレートであって、上述のように伝送用および補償用の遅延時間Ｄt ＋Ｄxbだけずれたバッファメモリ１０の出力における瞬時ビットレートに等しい。
【００５９】
ｔ＜０ではＲ（ｔ）＝０であるから、つぎのようになり、
【数３】
0003818679.tif 000004
また、ｔ＜Ｄではｄ（ｔ）＝０であるから、つぎのようになり、
【数４】
0003818679.tif 000005
その結果、つぎの（１１）式となる。
【数５】
0003818679.tif 000006
この（１１）式はつぎの（１２）式と等価である。
【数６】
0003818679.tif 000007
復号装置が即時に動作する態様は正確には知られていないので、つぎの（１３）式を考えることができる。
ｄ（ｔ＋Ｄ）＝ｅ（ｔ）      (13)
これら二つの値のそれぞれの全画像周期に亘る積分は、符号化画像に対応するビット数に等しく、つぎの（１４）式となる。
【数７】
0003818679.tif 000008
この（１４）式は、つぎの（１５）式の形にもなる。
【数８】
0003818679.tif 000009
この（１５）式は、現下の復号画像の符号化が実現されたｔend で表わす時点にｔが対応するときにのみ正確である。画像に対する全ビットが、符号化メモリから瞬時に抽出されて、その画像の復号が始まるときに復号用メモリ内に存在する、という仮説に従えば、（１２）式はつぎの（１６）式のように表わされる。
【数９】
0003818679.tif 000010
なお、ｔは期間〔（ｔend −１／Ｐ），ｔend 〕内の任意の時点であり、Ｐは画像周波数を表わす。
【数１０】
0003818679.tif 000011
【００６０】
復号装置の正しい動作については、復号側で考慮すべき制限がつぎの（１８）式で与えられる。
０≦ＤＢＦ（ｔ）≦ＤＢＰＳ（ｔの値に拘わりなく）      (18)
ここに、ＤＢＰＳは復号用メモリの真の、すなわち、物理的な大きさを表わす。第１の条件ＤＢＦ（ｔ）＜０については、（１７）式を考慮すると、上述の期間におけるｔのあらゆる値に対して、つぎの（１９）式のようになる。
【数１１】
0003818679.tif 000012
第２の条件ＤＢＦ（ｔ）＜ＤＢＰＳおよび（１７）式を考慮すると、上述と同じｔの値に対して、つぎの（２０）式および（２１）式となる。
【数１２】
0003818679.tif 000013
【数１３】
0003818679.tif 000014
これらの条件およびＲが時間の正の関数である、という事実に基づくと、つぎの（２２）式および（２３）式のようになる。
【数１４】
0003818679.tif 000015
【数１５】
0003818679.tif 000016
これらの最終式（２２）および（２３）は、復号メモリの充満度が限度（Ｏ，ＤＢＰＳ）内に保たれていることを有効に確かめる正しい復号については、充分に、符号化装置のバッファメモリの充満度に課せられる二つの制限は、各画像周期の終端で全く満足なものであるべきことを示している。
【００６１】
かかる制限はあらゆる瞬間にも満足なものであるべきものとする要求が一つの変形をなしており、その場合、式（２２）および（２３）は、つぎの式（２４）および（２５）となる。
【数１６】
0003818679.tif 000017
【数１７】
0003818679.tif 000018
これらの式（２４）および（２５）における記号≦および≧の右辺の項は、それぞれ、Ｆmax (t) およびＦmin と呼び、（２５）式においては、
【数１８】
0003818679.tif 000019
が負の場合には、下限として“０”値を選ぶためにＭＡＸを用いる。
【００６２】
この限度値Ｆmin (t) は（６）式に現われたものであり、決定し度いものである。ビットレートを切換える場合にはＦmin (t) が変化し、時点ｔ0 での決定は、期間〔ｔ0,ｔ0 ＋Ｄb 〕における関数Ｒからなる値を知るべきものであることを意味する。その結果、切換え可能のビットレートの場合には、正しい復号を許すために具体的にＥＢＦ(t) に固定した限度値は、伝送ビットレートの有効な切換えより前に、この伝送ビットレート切換え時点の前の時間間隔Ｄb に位置する時点で切換えを開始させるべきである。
【００６３】
第１の値から第２の値へ切換え可能のビットレートについて、伝送ビットレートが、ｔ＜ｔ0 ＋Ｄb の範囲内に初期値Ｒ(t) ＝Ｒ1 を有し、ｔ≧ｔ0 ＋Ｄb の範囲内に切換後の最終値Ｒ(t) ＝Ｒ2 を有するものとすれば、符号化装置のバッファメモリ１０の充満度ＥＢＦ(t) の下限値はつぎのようにして決まる。
（ａ）ｔ＜ｔ0 の範囲では、つぎの（２６）式による。
Ｆmin (t) ＝ＭＡＸ（０，（Ｄb Ｒ1 −ＤＢＰＳ）     (26)
（ｂ）ｔ≧ｔ0 ＋Ｄb の範囲では、つぎの（２７）式による。
Ｆmin (t) ＝ＭＡＸ（０，（Ｄb Ｒ2 −ＤＢＰＳ）     (27)
（ｃ）期間〔ｔ0 ，ｔ0 ＋Ｄb 〕内のあらゆるｔに対しては、一つのビットレートから他のビットレートへの遷移期間の、上述の（ａ），（ｂ）で得られるＦmin (t) の２値の間の線形変化を表わすつぎの（２８）式による。
Ｆmin (t) ＝MAX(0,(Db R1＋(t-t0)(R2 −R1) −DBPS))     (28)
これと同様に、この充満度ＥＢＦ(t) の上限値は、つぎのようにして決まる。
（ａ）ｔ＜ｔ0 の範囲では、つぎの（２９）式による。
Ｆmax (t) ＝（Ｄb −１／Ｐ）・Ｒ1      (29)
（ｂ）ｔ≧ｔ0 ＋Ｄb の範囲では、つぎの（３０）式による。
Ｆmax (t) ＝（Ｄb −１／Ｐ）・Ｒ2      (30)
（ｃ）期間〔ｔ0,ｔ0 ＋Ｄb 〕のあらゆるｔに対しては、一つのビットレートから他のビットレートへの遷移期間の、上述の（ａ），（ｂ）で得られるＦmax （ｔ）の２値の間の線形変化を表わすつぎの（３１）による。
Ｆmax (t) ＝(Db −1/P)・R1＋(t−t0−1/P)・(R2 −R1)    (31)
【００６４】
Ｆsup (t) を
【数１９】
0003818679.tif 000020
に等しい時間関数とすると、その限度値は、Ｒ1 とＲ2 との間で切換え可能のビットレートの同様の場合につぎのようにして決まる。
（ａ）ｔ＜ｔ0 の範囲では、つぎの（３２）式による。
Ｆsup (t) ＝Ｄb Ｒ1         (32)
（ｂ）ｔ≧ｔ0 ＋Ｄb の範囲では、つぎの（３３）式による。
Ｆsup (t) ＝Ｄb Ｒ2         (33)
（ｃ）期間〔ｔ0,ｔ0 ＋Ｄb 〕のあらゆるｔに対しては、一つのビットレートから他のビットレートへの遷移期間の、上述の（ａ），（ｂ）で得られるＦsup (t) の２値の間の線形変化を表わすつぎの（３４）式による。
Ｆsup (t) ＝Ｄb Ｒ1 ＋（ｔ−ｔ0 ）・（Ｒ2 −Ｒ1 ）    (34)
なお、ＤＢＥＳで表わす差分Ｆsup (t) −Ｆmin (t) は、真の大きさＤＢＰＳの復号メモリの有効に用いられる部分を表わすものである。
【００６５】
図８および図９は、切換え可能のビットレートのかかる限度値Ｆmin (t) ，Ｆmax (t) ，Ｆsup (t) の変化を説明するものである。軸（ｔ，Ｒ(t))を基準にして、図８は、バッファメモリ１０の出力に順次に課せられる４ビットレートＲ1 ，Ｒ2 ，Ｒ3 ，Ｒ4 を示し、ｔ0,ｔ1,ｔ2 は、Ｒ1 からＲ2 へ、Ｒ2 からＲ3 へのビットレート切換え指令が現われる時点を示している。軸（ｔ，ＥＢＦ(t））を基準にするとともに、時間軸に関する限り図８に合わせて、図９は、バッファメモリ１０の真の充満度ＥＢＦ(t) の、各ビットレート値毎に決まった限度値Ｆmin (t) とＦmax (t) との間の変化を、これらの限度値の変化が段間で直線的な遷移期間もしくは切換え期間についても、課せられるビットレートＲ1 ，Ｒ2 ，Ｒ3 等の相違を考慮して示したものである。
【００６６】
ＭＰＥＧ２標準の主構成と両立し得る符号器の上述した例においては、このデータ圧縮用標準が、目下、画像の大きさもしくは周期、毎秒画素数、ビットレート、等のパラメータの形でデータを処理する錯綜値のレベルを反映するレベル群に再分割される３構成を用いることを特徴とするものであることは判っているが、バッファメモリ１０の出力におけるビットレートは毎秒１５メガビットを超えず、復号メモリの真の大きさは1,835,008 ビットであり、例えば、Ｄb ＝２４０ｍｓ、すなわち、５０Ｈｚにおける６画像周期について試験を行ない、ビットレートの数例について、限度値Ｆmm(t) およびＦmax (t) をつぎのように設定した。
（ａ）毎秒２メガビットのとき、０および４００，０００ビット
（ｂ）毎秒３．５メガビットのとき、０および７００，０００ビット
（ｃ）毎秒６メガビットのとき、０および１，０００，０００ビット
（ｄ）毎秒７．６５メガビットのとき、９９２ビットおよび、１，５３０，０００ビット
（ｅ）毎秒１５メガビットのとき、１，７６４，９９２ビットおよび３，０００，０００ビット
【００６７】
事実、Ｄb の値が低過ぎると、ビットレートが低いときにバッファメモリ１０の真の大きさが低下して画質に悪影響を及ぼすので、寧ろ、遅延Ｄ6 ＝２００ｍｓ，すなわち、５０Ｈｚで７画像周期を選び、上述と同じ数例について、限度値Ｆmin (t) およびＦmax (t) をつぎのように設定する。
（ａ）毎秒２メガビットのとき、０および４８０，０００ビット
（ｂ）毎秒３．５メガビットのとき、０および８４０，０００ビット
（ｃ）毎秒６メガビットのとき、０および１，４４０，０００ビット
（ｄ）毎秒７．６５メガビットのとき、１．７９２ビットおよび１，５７４，４００ビット
（ｅ）毎秒１５メガビットのとき、２，３６４，９９２ビットおよび３，６００，０００ビット
【００６８】
最後に、興味ある解答は、パラメータＤ6 を、そのＤ6 に依存する他のパラメータも自動的に調整可能になるようにして調整可能にした符号化装置である。
【００６９】
符号化装置の出力におけるビットレートに関連した状態には無関係に上述のように設定するＦmin (t) を決定するモードでは、ＮＢＲＧc もしくはＮＢＲＧv が判っている限り、新たな画像の各始端における順次のＧＯＰ毎のビット数ＮＢＳＧを、つぎの（３５）式に適合するように評価することができる。
ＮＢＳＧ＝ＮＢＳＧ−ＮＢＰＰ＋ＰＲＯＦ(t)     (35)
なお、これらの値は、すでに規定してある。
【００７０】
ＮＢＳＧに関する限り、本発明による過程の説明ですでに述べたように、（３５）式は、データ処理指令の感覚で、すなわち、価値転換指令として説明すべきものであり、指示された割当て演算（＝）の実施は、この演算が終結した際に、（＝）の左辺の項は右辺の項の内容に置換しなければならないことを意味する。したがって、一方のＮＢＳＧの初期値と他方の連続して引続く値とを区別する必要があり、ＮＢＳＧo で表わすその初期値は、当該真のＧＯＰに対する全体のビツト割当てＮＢＲＧであり、つぎの（３６）式のように表わすことができる。
ＮＢＳＧ＝ＮＢＳＧo ＝ＮＢＲＧ     (36)
個々に、ＮＢＳＧは差別なくＮＢＳＧc もしくはＮＢＳＧv を表わし、（３５）式は、ビットレート一定もしくはビットレート可変の二つの場合に成立つ。このＮＢＳＧの初期値が一旦決まると、（３５）式は全く適用可能となり、左辺の項ＮＢＳＧを右辺の項ＮＢＳＧ−ＮＢＰＰ＋ＰＲＯＦ(t) に置換することによる画像毎の更新の存在が示され、これにより引続く順次の値が与えるられる。
【００７１】
順次のＧＯＰ毎にビット数を評価する回路３０２は、一方では、真のＧＯＰ毎に割当てた、ビットレートが一定であるか変更したものであるかに応じてＮＢＲＧc もしくはＮＢＰＧv に等しい全ビット数ＮＢＳＧを計算する回路３０３を備えるとともに、他方では、順次のＧＯＰ毎にビット数ＮＢＳＧを計算する回路３０４を備えて、回路３０１および３０３の出力と回路３０４自体の出力とを受取るとともに、各画像群に対してビット割当てを行なう回路段３００の出力信号となる信号を供給する。
【００７２】
この出力信号を、回路段３００に直列に配置するとともに画素のビット割当てを評価する回路４０１を備えた、新たな画像毎にビット割当てを修正する回路段４００に供給する。その回路４０１は、つぎの（３７）式により、画像群内のつぎの画像を符号化するために見積るビット数の値ＮＢＮＰを決定する可能性を提供する。
【数２０】
0003818679.tif 000021
なお、この式においては、後述する値１０，０００以外の値は、すべて予め決まっている。そのために、回路４０１は、回路段２００の選択回路２０７の出力と順次のＧＯＰ毎にビット数を計算する回路３０４の出力とを受取っている。
【００７３】
この回路４０１の出力は、つぎの（３８）式によって画像群中のつぎの画像を符号化するために直面するビット数の修正値ＣＮＮＰ(t) を決定するビット割当て修正用回路４０２に供給される。
CNNP(T) ＝CLIP(NBNP(T),MIN(CN),MAX(CN)）     (38)
この式において、ＮＢＮＰ(T) は回路４０１から供給し、値ＭＩＮ（ＣＮ）およびＭＡＸ（ＣＮ）はつぎの式（３９）および（４０）によってそれぞれ決まる。
MIN(CN) ＝Ｆmin (t) ＋R/P −Ｆc (PICST) ＋4R/(Ｐ×NBSP)    (39)
MAX(CN) ＝Ｆsup (t) −Ｆc (PICST) −(Km ・P)/(Ｐ×NBSP)    (40)
ここに、
Ｆc （ＰＩＣＳＴ）は、画像の始端、すなわち、最初の能動細片の始端におけるバッファメモリ１０の真の充填度をビット数で示すが、ある数の細片は、画像で能動的に作用せず、ライン周期やフィールド周期に関連したデータに対応するだけである。
Ｆsup (T) は、つぎの（４１）式で決まる。
【数２１】
0003818679.tif 000022
Ｋm は、非能動細片の数に関連した定数である。
その他の値は、すでに決まっている。
【００７４】
関数ＣＬＩＰ（ＮＢＮＰ(T),ＭＩＮ（ＣＮ），ＭＡＸ（ＣＮ））は、したがって、可能な３値ＮＢＮＰ(T),ＭＩＮ（ＣＮ），ＭＡＸ（ＣＮ）のうち、ＮＢＮＰが他の２値の間にあれば第１値、ＮＢＮＰ(T) が第２値より低ければ第２値、ＮＢＮＰ(T) が第３値より高ければ第３値を選択することからなっている。
【００７５】
図４に示す量子化ステップを変更するための装置１１０は、回路段４００と直列に、量子化ステップを変更するための回路段５００を備えており、この回路段５００は、仮想のバッファメモリの充満度を初期化するための回路５０１を備えている。このバッファメモリは、符号化装置内に物理的に実在するものではなく、その充満度が、各画像の符号化に比例した量子化ステップの更新に計算が役立つ具体的な概念をなすものである。この仮想のバッファメモリの充満度は、初期の量子化ステップが現下の画像に適合したビット数に適応するようにして、型式Ｔの各画像の始端で初期化することができる。ここで、初期状態ＩＳＶＳは、つぎの（４２）式によって決定される。
ＩＳＶＳ＝Ｘ(T) ／（ＣＮＮＰ(T) ×ＲＥＡＣ）    (42)
ここに、Ｘ(T) およびＣＮＮＰ(T) はすでに決まっており、ＲＥＡＣは、ここでは４１２／Ｒに等しく、ビットレート制御副回路群によって行なわれたフィードバックの重要性が多少比例し得るフィードバック・パラメータである。この初期化の後に、仮想のメモリの現下の状態ＣＳＶＢ、すなわち、ｊを正の整数としたｊ番目のマクロブロックの符号化の直前の状態は、つぎの（４３）式によって与えられる。
CSVB＝ISVB＋PBAD−(CNNP(T)×(j−１)/NMBP)    (43)
ここに、
ＩＳＶＢ，ＰＢＡＤ，ＣＮＮＰ(T),ｊはすでに決まっている。
ＮＭＢＰは画像当りのマクロブロックの全数である。
【００７６】
ＣＳＶＢの決定は、充満度の初期化のための回路５０１の出力、ＶＬＣ符号化回路３の出力および画像のビット割当てを修正するための回路４０２の出力を受取る仮想のバッファメモリの現下の充満度を計算するための回路５０２によって行なわれ、この回路５０２には、ｊ番目のマクロブロックの量子化ステップを決定するための回路５０３が後続しており、その量子化ステップＱ（ｊ）はつぎの（４４）式によって提供される。
Ｑ（ｊ）＝ＣＳＶＢ×ＲＥＡＣ       (44)
ここで、ＲＥＡＣは、すでに（４２）式に現われている予定のフィードバック・パラメータである。このようにして本発明に適合させて評価した量子化ステップは、現下のマクロブロックに直接に適用し、もしくは、画像の局部的活動を考慮して修正する。なお、後者の適応量子化方法は、従来の方法であるので、こでは説明しない。
【００７７】
本発明は、以上に説明した実施例に限られるものではなく、幾分の変形や改良を、本発明の範囲から逸脱しない限り考えることができる。
【００７８】
以上に説明した方法および装置は、正しい動作を確保するとともに、復号時に良好な画質を保持するための限度内にバロファメモリ１０の充満度を維持する目的を有していることに特に留意すべきである。実施した試験の結果は、提案した技術的解答の有効性を確かめている。しかしながら、極めて稀ではあるが、信号を伝送する条件が極めて不都合であり前述の充満度に関して問題が生ずるのを除外すべきではない。したがって、復号用メモリがデータのオーバフロー、もしくは反対にアンダーフローの状態に達しようとする極限に適合する可能性を提供する改良を提案するのが有用である。
【００７９】
符号装置のバッファメモリ１０の充満度が前述の（２５）式で与えられる下限値に極めて近接した点まで減少した場合に対応する２極限状態の第１、すなわち復号メモリのオーバフローの状態においては、例えば、画像の細片毎に個数を計算する充填用ビットと呼ぶビット群がバッファメモリに導入される。各画像細片毎の始点におけるそのビット数ＮＳＴＢは、つぎの（４５）式によって与えられる。
NSTB＝MAX(0,(Fmin (SLE) −EBF(SLST) ＋2R(t)/P))     (45)
ここに、
Ｆmin （ＳＬＥ）は、画像細片の終端におけるＦmin の値である。
ＦＮＦ（ＳＬＳＴ）は、画像細片の始端におけるＥＢＦの値である。
Ｐはすでに決まっている。
ＮＳＴＢが整数であり、該当する細片が能動細片であれば、（４１）式で予め計算した初期値ＩＳＶＳは、つぎの（４６）式により、所定ステップだけ低減する。
ＩＳＶＳ＝ＩＳＶＢ−２／ＲＥＡＣ        (46)
【００８０】
ビット充填の動作は、補充処理用回路段６００で実現される。基本の回路段２００乃至５００と同様に図４に表わされた補助回路段６００は、上述の（４５）式により細片数ＮＳＴＢを計算するとともに、回路６０１の出力端と仮想のメモリの充満度を初期化するための回路５０１との間の接続により初期状態の値ＩＳＶＢの減少を制御するために設けた符号化データのアンダーフローの場合の第１処理回路６０１を備えている。
【００８１】
同様に、符号化装置のバッファメモリ１０の充満度が（２４）式によって与えられる上限値に極めて近接した点まで上昇した場合に対応する第２の状態、すなわち、復号メモリのデータのアンダーフローの状態におていは、すべてのＤＣＴ変換係数が、ＤＣ成分に対応する第１の係数を除き、該当する画像の全細片の期間中、零に設定されるとともに、初期状態ＩＳＶＢが、上述と同じステップだけ、すなわち、つぎの（４７）式に適応して、上昇する。
ＩＳＶＢ＝ＩＳＶＢ＋２／ＲＥＡＣ        (47)
【００８２】
かかる動作も、そのために符号化データのオーバフローの場合の第２の処理回路６０２を備えた補助処理用の回路段６００によって行なわれる。その処理回路６０２が、（２４）式は最早立証されないことを確かめた場合、すなわち、ＥＢＦ(t) がＦmax (t) より大きくなった場合には、その回路６０２が、その出力間と個別の余弦変換回路１との間の第１の接続を介して係数群の零設定を制御するとともに、その出力端と仮想のメモリの充満度を初期化するための回路５０１との間の第２の接続を介して初期状態の値ＩＳＶＢを上昇させる。
【図面の簡単な説明】
【図１】９画像の群ＧＯＰによって構成し、それぞれに採用した型式Ｉ，Ｐ，Ｂの指示を伴った一連の画像の例を示す線図である。
【図２】それぞれ８×８画素を備えた４輝度ブロックＹ1 乃至Ｙ4 および２色度ブロックＵ，Ｖで構成するｒマクロブロックＭＢ1 乃至ＭＢr からなるｎ細片Ｓ1 乃至Ｓn に細分した画像を簡単に表わした線図である。
【図３】従来の可変長符号化装置の一般構成を示すブロック線図である。
【図４】本発明によりビットレートを制御する符号化装置の例を示すブロック線図である。
【図５】図４に示した符号化装置におけるビットレート制御用回路段をそれぞれ示すブロック線図である。
【図６】図４に示した符号化装置におけるビットレート制御用回路段をそれぞれ示すブロック線図である。
【図７】符号化装置および符号装置の各メモリが導入する種々の遅延を示す線図である。
【図８】符号化装置のバッファメモリ出力における種々のビットレート値を示す線図である。
【図９】前記バッファメモリの充填度の変化の限度を示す線図である。
【図１０】図４に示した符号化装置におけるビットレート制御用回路段をそれぞれ示すブロック線図である。
【図１１】図４に示した符号化装置におけるビットレート制御用回路段をそれぞれ示すブロック線図である。
【図１】
0003818679.tif 000023
【図２】
0003818679.tif 000024
【図３】
0003818679.tif 000025
【図４】
0003818679.tif 000026
【図５】
0003818679.tif 000027
【図６】
0003818679.tif 000028
【図７】
0003818679.tif 000029
【図８】
0003818679.tif 000030
【図９】
0003818679.tif 000031
【図１０】
0003818679.tif 000032
【図１１】
0003818679.tif 000033