(57)【特許請求の範囲】
【請求項１】
定電圧を生成する電源と、
入力信号を増幅して増幅信号を出力する増幅部と、
前記定電圧を昇圧させ、昇圧電圧を生成する昇圧回路と、
前記定電圧を降圧させ、降圧電圧を生成する降圧回路と、
前記定電圧を所定電圧だけ電圧降下させる電圧降下手段と、
前記増幅信号が前記電圧降下手段から発生する電圧より大きい時、前記昇圧回路の前記昇圧電圧を前記増幅部の電源電圧として供給し、前記増幅信号が前記電圧降下手段から発生する電圧より小さく且つ前記降圧電圧より大きい時、前記定電圧を前記増幅部の電源電圧として供給し、前記増幅信号が前記降圧電圧より小さい時、前記降圧回路の前記降圧電圧を前記増幅部の電源電圧として供給するべく、前記昇圧電圧、前記定電圧、前記降圧電圧を切り替える選択切替回路と、
を有することを特徴とする増幅回路。
【請求項２】
前記昇圧回路は、スイッチング電源を備えた昇圧チョッパであって、前記降圧回路は、スイッチング回路を備えた降圧チョッパであることを特徴とする請求項１記載の増幅回路。
【請求項３】
定電圧を生成する電源と、
入力信号を増幅して増幅信号を出力する増幅部と、
前記定電圧を昇圧させ、昇圧電圧を生成する昇圧回路と、
前記定電圧を降圧させ、降圧電圧を生成する降圧回路と、
前記定電圧を所定電圧だけ電圧降下させる電圧降下手段と、
前記増幅信号が前記電圧降下手段から発生する電圧より大きい時、前記昇圧回路の前記昇圧電圧を前記増幅部の電源電圧として供給するべく切り替える第１選択切替回路と、
前記増幅信号が前記電圧降下手段から発生する電圧より小さく且つ前記降圧電圧より大きい時、前記定電圧を前記増幅部の電源電圧として供給し、前記増幅信号が前記降圧電圧より小さい時、前記降圧電圧を前記増幅部の電源電圧として供給するべく、前記定電圧と前記降圧電圧を切り替える第２選択切替回路と、
を有することを特徴とする増幅回路。
【請求項４】
前記電圧降下手段は、前記定電圧のラインに逆方向に接続されたツェナーダイオードであることを特徴とする請求項３記載の増幅回路。
【請求項５】
定電圧を生成する電源と、
入力信号を増幅して増幅信号を出力する増幅部と、
前記電源の＋側と接続された第１のコイル、第１のダイオード、前記第１のコイルと前記第１のダイオードとの第１の交点と接地ラインとの間に接続された第１のスイッチング素子および前記第１のダイオードの出力と前記接地ラインとの間に接続された第１のコンデンサとで成り、前記第１のスイッチング素子のスイッチングにより前記第１のコンデンサが充電されて昇圧電圧を生成する昇圧回路と、
前記電源の＋側の電圧から第１の降圧電圧を生成するツェナーダイオードと、
前記第１のダイオードと前記第１のコンデンサとの第２の交点に接続された第３のスイッチング素子を含めて構成され、前記増幅部の出力電圧の方が前記第１の降圧電圧よりも大きくなった時、前記第３のスイッチング素子を介して前記第２の交点の電圧を前記増幅部の電源として供給し、前記増幅部の出力電圧の方が前記第１の降圧電圧よりも小さくなった時、前記第３のスイッチング素子により前記第２の交点と前記増幅部の電源端子とを遮断する第１の切り替え回路と、
前記電源の＋側と接続された第２のスイッチング素子、第２のコイル、前記第２のスイッチング素子と前記第２のコイルとの第３の交点と接地ラインとの間に接続された第２のダイオードおよび前記第２のコイルの出力と前記接地ラインとの間に接続された第２のコンデンサとで成り、前記第２のスイッチング素子のスイッチングにより前記第２のコンデンサが充放電されて第２の降圧電圧を生成する降圧回路と、
前記第２のスイッチング素子を含めて構成され、前記増幅部の出力電圧の方が前記第１の降圧電圧よりも小さく且つ前記第２の降圧電圧よりも大きい時、前記第２のスイッチング素子を介して前記電源の＋側と前記第３の交点とを接続することにより、前記電源の＋側の電圧を前記増幅部の電源として供給し、前記増幅部の出力電圧の方が前記第２の降圧電圧よりも小さくなった時、前記第２のスイッチング素子により前記電源の＋側と前記第３の交点との間をスイッチングすることにより、前記第２の降圧電圧を前記増幅部の電源として供給する第２の切り替え回路と、
を有することを特徴とした増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、オーディオ機器に用いて好適な増幅回路に関する。
【０００２】
【従来の技術】
一般に、増幅回路において、無駄な電力損失を抑えるとともに、増幅回路の出力信号をひずまないようにするため、その出力レベルに応じて増幅回路の電源電圧を切り換える技術が知られている。増幅回路の入力または出力が小中レベルのとき増幅部の電源電圧を低くしておき、増幅部の入力または出力が大となった場合のみ増幅部の電源電圧を高くするものである。図３は上記の如き従来の増幅回路を示す図である。
【０００３】
図３において、増幅回路の動作中、昇圧チョッパ２内部の発振器２Ａが作動して、スイッチングトランジスタＳＷ１がオン／オフ動作することにより昇圧チョッパ２が動作し、これによりバッテリーからの定電圧Ｖｂが昇圧され、昇圧電圧が生成される。
【０００４】
この時点では、スイッチングトランジスタＳＷ２はオフしており、出力増幅部５には、定電圧Ｖｂがバイパス回路３を経由して電源電圧として印加される。電圧Ｖｂを電源電圧とする出力増幅部５において、入力信号ＡＳは増幅されて、出力増幅信号ＺＳが生成される。
【０００５】
上記の如き動作の間、常にコンパレータ４Ａによって図３のａ点の電位Ｖａと、基準電圧Ｖｒｅｆとが比較されており、ａ点の電位Ｖａが基準電圧Ｖｒｅｆ以上か否か検出される。
【０００６】
出力増幅部５の出力増幅信号ＺＳが小または中レベルで図３のａ点の電位Ｖａが基準電圧Ｖｒｅｆ以下の場合、コンパレータ４Ａの出力信号はＬレベルとなり、スイッチングトランジスタＳＷ２はオフするので、バイパス回路３を介して定電圧Ｖｂが出力増幅部５に電源電圧として印加される。
【０００７】
また、出力増幅信号ＺＳが大レベルとなり、ａ点の電位Ｖａが基準レベル以上になった場合、コンパレータ４Ａの出力はＨレベルになるので、スイッチトランジスタＳＷ２はオンして昇圧チョッパ２からの昇圧電圧Ｖｕが電源電圧として出力増幅器５に印加される。
【０００８】
再び出力増幅信号ＺＳが小または中レベルになり、図３中の電位Ｖａが基準電圧Ｖｒｅｆより下回ると、コンパレータ４Ａの出力レベルがＬレベルになり、バッテリー５の定電圧Ｖｂが出力増幅部５に印加される。
【０００９】
よって、出力増幅部５の出力レベルがＶｒｅｆより高くなった場合のみ、出力増幅部５の電源電圧として電圧Ｖｂより高い昇圧電圧Ｖｕが印加されることになる。
【００１０】
【発明が解決しようとする課題】
図３の増幅回路では、出力レベルが小または中レベルのとき出力増幅部５の電源電圧はバッテリーからの定電圧Ｖｂとなる。出力レベルが中レベルのときには損失電力を低減することはできる。しかし、出力増幅部５の出力レベルが小レベルのとき、前記出力レベルは定電圧Ｖｂより大きく下回るので、損失電力が大きくなっていた。そこで、本発明は、増幅回路の出力レベルが小レベルで高効率化を図ることを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、前述の課題に鑑みて成され、第１に、昇圧回路と、降圧回路と、電圧降下手段と、選択切替回路とを備え、選択切替回路が、増幅信号が電圧降下手段から発生する電圧より大きい時、昇圧回路の昇圧電圧を増幅部の電源電圧として供給し、増幅信号が電圧降下手段から発生する電圧より小さく且つ前記降圧電圧より大きい時、電源の定電圧を増幅部の電源電圧として供給し、更に、増幅信号が降圧電圧より小さい時、降圧回路の降圧電圧を増幅部の電源電圧として供給することで解決するものである。
【００１２】
第２に、前記昇圧回路は、スイッチング回路を備えた昇圧チョッパで、前記降圧回路は、スイッチング回路を備えた降圧チョッパで、解決するものである。
【００１３】
第３に、電源と、増幅部と、昇圧回路と、降圧回路と、電圧降下手段と、第１及び第２選択切替回路とを備え、第１選択切替回路が、増幅信号が電圧降下手段から発生する電圧より大きい時、昇圧回路の昇圧電圧を増幅部の電源電圧として供給し、第２選択切替回路が、増幅信号が電圧降下手段から発生する電圧より小さく且つ降圧電圧より大きい時、定電圧を増幅部の電源電圧として供給し、増幅信号が降圧電圧より小さい時、降圧回路の降圧電圧を増幅部の電源電圧として供給することで解決するものである。
【００１４】
第４に、電圧降下手段は、定電圧のラインに逆方向に接続されたツェナーダイオードである。
【００１５】
第５に、定電圧を生成する電源と、
入力信号を増幅して増幅信号を出力する増幅部と、
前記電源の＋側と接続された第１のコイル、第１のダイオード、前記第１のコイルと前記第１のダイオードとの第１の交点と接地ラインとの間に接続された第１のスイッチング素子および前記第１のダイオードの出力と前記接地ラインとの間に接続された第１のコンデンサとで成り、前記第１のスイッチング素子のスイッチングにより前記第１のコンデンサが充電されて昇圧電圧を生成する昇圧回路と、
前記電源の＋側の電圧から第１の降圧電圧を生成するツェナーダイオードと、
前記第１のダイオードと前記第１のコンデンサとの第２の交点に接続された第３のスイッチング素子を含めて構成され、前記増幅部の出力電圧の方が前記第１の降圧電圧よりも大きくなった時、前記第３のスイッチング素子を介して前記第２の交点の電圧を前記増幅部の電源として供給し、前記増幅部の出力電圧の方が前記第１の降圧電圧よりも小さくなった時、前記第３のスイッチング素子により前記第２の交点と前記増幅部の電源端子とを遮断する第１の切り替え回路と、
前記電源の＋側と接続された第２のスイッチング素子、第２のコイル、前記第２のスイッチング素子と前記第２のコイルとの第３の交点と接地ラインとの間に接続された第２のダイオードおよび前記第２のコイルの出力と前記接地ラインとの間に接続された第２のコンデンサとで成り、前記第２のスイッチング素子のスイッチングにより前記第２のコンデンサが充放電されて第２の降圧電圧を生成する降圧回路と、
前記第２のスイッチング素子を含めて構成され、前記増幅部の出力電圧の方が前記第１の降圧電圧よりも小さく且つ前記第２の降圧電圧よりも大きい時、前記第２のスイッチング素子を介して前記電源の＋側と前記第３の交点とを接続することにより、前記電源の＋側の電圧を前記増幅部の電源として供給し、前記増幅部の出力電圧の方が前記第２の降圧電圧よりも小さくなった時、前記第２のスイッチング素子により前記電源の＋側と前記第３の交点との間をスイッチングすることにより、前記第２の降圧電圧を前記増幅部の電源として供給する第２の切り替え回路と、を有することで解決するものである。
【００１６】
以上、出力レベルが大中小の時、それぞれ増幅部の電源を大中小に変え、出力レベルが小レベルの時も高効率化を実現できる。
【００１７】
また増幅部に於ける出力信号と増幅部の電源電圧が同一になると、出力信号がクリップするため、実際は、設定される増幅部の電源電圧よりも若干小さい電圧に出力信号が成った時に、前記電源電圧が供給される構成となっている。
【００１８】
【発明の実施の形態】
図１は本発明の実施の形態を示す図であり、１は定電圧Ｖｂを提供する定電圧電源（バッテリー）、２は昇圧チョッパ回路、３は降圧チョッパ回路、４は増幅部、５は増幅部４の出力増幅信号ＺＳをモニターし、定電圧Ｖｂに比して大きい時、昇圧チョッパ回路２を動作させ増幅部の電源に昇圧電圧を供給するための第１の選択切替回路、６は増幅部４の出力増幅信号ＺＳをモニターし、定電圧Ｖｂに比して小さい時、降圧チョッパ回路３を動作させ増幅部４の電源に降圧電圧を供給するための第２の選択切替回路であり、また入力信号ＡＳを増幅する増幅部４の増幅出力ＺＳは、スピーカーＳＰから出力される。
【００１９】
つまり図２に示すように、増幅部の出力増幅信号ＺＳのレベルに応じて、増幅部４に加えられる電源は、定電圧Ｖｂ、これよりも高い電圧Ｖ１およびＶｂよりも低いＶ２に設定される。
【００２０】
では、図１を参照しながら具体的に説明する。
定電圧電源１（例えばバッテリー）の上端（ａ点）には直流電圧ＶｂＶ、下端に０Ｖ（接地）が発生し、このａ点と増幅部４の点ｂとの間には、第１のコイルＬ１１、第１のダイオードＤ１２、第３のスイッチング素子ＳＷ１２が直列接続されている。また第１のコイルＬ１１と第１のダイオードＤ１２との交点（以下第１の交点１１と呼ぶ）と接地ライン１０との間には、第１のスイッチング素子ＳＷ１１が接続され、第１のダイオードＤ１２と第３のスイッチング素子ＳＷ１２との交点（以下第２の交点１２と呼ぶ）と接地ライン１０との間には、第１のコンデンサＣ１１が接続されている。また第１のスイッチング素子ＳＷ１１をオンオフ制御する比較回路ＯＰ４が設けられ、この比較回路ＯＰ４の−端子には、基準電圧Ｖｒｅｆ１が接続され、＋端子は第２の交点１２が接続されている。また第１のコイルＬ１１の手前の点Ｃには電圧降下手段、ここではツェナーダイオードＺＤ１が逆向きに接続され、比較回路ＯＰ１の＋端子に接続され、−端子は増幅部４の出力ライン、ここでは点ｄと接続され、更に比較回路ＯＰ１の出力は、第３のスイッチング素子ＳＷ１２をオンオフ制御している。
【００２１】
以上の構成に於いて、点線で囲んでいるように、Ｌ１１、Ｄ１２、ＳＷ１１、ＯＰ４およびＣ１１で昇圧回路２を構成している。またＯＰ１、ＳＷ１２およびＺＤ１で第１の切替回路５を構成している。
【００２２】
一方、点ａと点ｂとの間には、第２のスイッチング素子ＳＷ２２、第２のコイルＬ２２および第３のダイオードＤ２２が順次直列接続されている。また第２のスイッチング素子ＳＷ２２と第２のコイルＬ２２との間（以下第３の交点１３と呼ぶ）と接地ライン１４との間には、第２のダイオードＤ２３が接続され、第２のコイルＬ２２と第３のダイオードＤ２２との間（以下点ｅと呼ぶ）と接地ライン１４との間には、第２のコンデンサＣ２２が接続されている。更には、第２のスイッチング素子ＳＷ２２は、比較回路ＯＰ２によりオンオフ制御されている。この比較回路ＯＰ２の第１の−端子と点ａと間には、電圧降下手段、ここではツェナーダイオードＺｄ２を介して＋の端子に接続された比較回路ＯＰ３が接続されている。また比較回路ＯＰ２の第２の−端子には、基準電圧Ｖｒｅｆ２が接続され、＋端子は、点ｅと接続されている。
【００２３】
以上の構成に於いて、点線で囲まれているように、ＳＷ２２、Ｌ２２、Ｄ２３、Ｃ２２およびＯＰ２で降圧回路３を構成し、ＯＰ３、ＯＰ２、ＳＷ２２、Ｚｄ２およびＶｒｅｆ２で第２の切替回路６を構成している。
【００２４】
続いて、動作説明をする。まずＶｂ＝１３Ｖ、降圧された定電圧＝８Ｖとして、この間の切替動作を説明する。増幅部４により出力された電圧ＺＳがＯＰ３の−端子にフィードバックされ、Ｖｂ−Ｖ（Ｚｄ２）と比較される。そしてＺＳの出力が、Ｖｂ−Ｖ（Ｚｄ２）よりも高くなった時、ＯＰ３はＨｉｇｈに成る。このＨｉｇｈの信号がＯＰ２に入力されると、ＯＰ２の出力は、Ｈｉｇｈになり、ＳＷ２２はＨｉｇｈ（ＯＮ）に成り、Ｃ２２は、充電されて点ｅはＶｂ（１３Ｖ）に成る。次に出力電圧ＺＳがＶｂ−Ｖ（Ｚｄ２）より低くなると、ＯＰ３は、Ｌｏｗに成る。このＬｏｗ信号がＯＰ２に入力されると、降圧電圧８Ｖを生成するために以下の動作を行う。
【００２５】
つまりＳＷ２２がＬｏｗ（ＯＦＦ）に成り、Ｃ２２の電圧は、Ｄ２２を介して増幅部４へ放電して８Ｖに成ろうとする。この時、ＯＰ２に於いて、Ｖｒｅｆ２と点ｅの電圧が比較され、点ｅの電圧がＶｒｅｆ２＝８Ｖよりも小さくなると、ＯＰ２はＨｉｇｈに成り、ＳＷ２２はＨｉｇｈ（ＯＮ）と成る。このＳＷ２２がＯＮすると、点ａのＶｂがＣ２２に印加され、Ｃ２２の充電電圧は、８Ｖより高くなろうとする。この時、Ｖｒｅｆ２と点ｅが比較され、ＯＰ２は、Ｌｏｗになり、ＳＷ２２はＬｏｗ（ＯＦＦ）する。ＳＷ２２がＬｏｗ（ＯＦＦ）に成ると、Ｃ２２は、前記放電パスにより８Ｖより低くなろうとする。この状態が繰り返され、点ｅの電圧は８Ｖ±数ミリＶ（または８Ｖ±数十ミリＶ）の間で、約８Ｖの定電圧を生成する。
【００２６】
次に、Ｖｂ＝１３Ｖと昇圧された定電圧＝１８Ｖの間の切替動作を説明する。増幅部４により出力された電圧ＺＳがＯＰ１の−端子にフィードバックされ、Ｖｂ−Ｖ（Ｚｄ１）と比較される。そしてＺＳの出力が、Ｖｂ−Ｖ（Ｚｄ１）よりも高くなった時、ＯＰ１はＨｉｇｈに成る。このＨｉｇｈの信号がＳＷ１２に入力されると、ＳＷ１２はＨｉｇｈ（ＯＮ）に成り、Ｃ１１は、充電電圧（１８Ｖ）に成る。次に出力電圧ＺＳがＶｂ−Ｖ（Ｚｄ１）より低くなると、ＯＰ１は、Ｌｏｗに成る。このＬｏｗ信号がＳＷ１２に入力されると、ＳＷ１２は、ＯＦＦし、前述したＳＷ２２がＯＰ２の制御信号により制御され、Ｖｂ＝１３Ｖまたは８Ｖが増幅部の電源に供給される。ここで昇圧電圧１８Ｖを生成するために以下の動作を行う。
【００２７】
つまりＳＷ１２がＨｉｇｈ（ＯＮ）に成り、Ｃ１１の電圧は、充電されて１８Ｖに成ろうとする。この時、ＯＰ４に於いて、Ｖｒｅｆ１と第２の交点１２の電圧が比較され、第２の交点１２の電圧がＶｒｅｆ１＝１８Ｖよりも大きくなると、ＯＰ４はＬｏｗ（ＯＦＦ）に成り、ＳＷ１１はＬｏｗ（ＯＦＦ）と成る。するとＣ２２に充電された電荷が増幅部を介して放電し、１８Ｖよりも下がろうとする。そしてＶｒｅｆ１と第２の交点１２の電圧が比較され、第２の交点が１８Ｖよりも下がると、ＯＰ４はＨｉｇｈ（ＯＮ）に成り、ＳＷ１１は、Ｈｉｇｈ（ＯＮ）に成り、再度１８Ｖに成ろうと増加してゆく。この状態が繰り返され、第２の交点１２の電圧は１８Ｖ±数ミリＶ（または１８Ｖ±数十ミリＶ）の間で、約１８Ｖの定電圧を生成する。
【００２８】
図２で説明すれば出力信号が小の時、第３のスイッチング素子ＳＷ１２は、ＯＦＦし、第２のスイッチング素子ＳＷ２２がＯＮ・ＯＦＦし、約８Ｖの電源を作る。また出力信号がＶｂを越える時は、第２のスイッチング素子ＳＷ２２がＯＦＦし、第１のスイッチング素子ＳＷ１２がＯＮし、第１のスイッチング素子ＳＷ１１のＯＮ・ＯＦＦ動作により、１８Ｖを維持する。また出力信号がＶｂ＝１３Ｖと８Ｖとの間では、第３のスイッチング素子ＳＷ１２は、ＯＦＦし、第２のスイッチング素子ＳＷ２２は、ＯＮし続け、Ｖｂ＝１３Ｖを維持し続ける。
【００２９】
ここで電源１自身が１３Ｖなので、基準電圧Ｖｒｅｆ１を１８Ｖにするには、別途昇圧させる回路が必要になる。そのため、第１のコンデンサＣ１１と並列接続し、第２の交点と接地ライン１０との間に二つの抵抗を接続し、抵抗分割で発生する分圧電圧を比較回路ＯＰ４の＋端子に接続しても良い。この回路図は、図４の点線で囲まれた部分に示す。つまり増幅部の電源として１８Ｖを供給するとき、分圧電圧として１３Ｖよりも小さい電圧、ここでは９Ｖを発生させるようにする。そしてこの分圧電圧９Ｖが前後するのをＶｒｅｆ１＝９Ｖとして比較してＳＷ１１を制御する。
【００３０】
また降圧回路の比較回路ＯＰ２の＋端子も同様である。点ｅと接地ライン１４の間に二つの抵抗を接続し、分圧電圧をＯＰ２の＋端子にフィードバックする。ここでは、８Ｖの電源供給なので、例えば点ｅが８Ｖの時分圧電圧が４Ｖと成るように設定し、この点ｅが前後するのを、Ｖｒｅｆ２＝４Ｖで比較して制御している。
【００３１】
図１の比較回路ＯＰ４は、基準電圧Ｖｒｅｆ１＝１８Ｖと第２の交点１２を比較して第１のスイッチング素子ＳＷ１１を制御していたが、図４の様にして制御しても良い。図４は、図１の昇圧回路に於いて、比較回路ＯＰ４の所を説明するものであり、違いは−端子に発振回路ＯＳＣ、第１の＋端子に基準電圧Ｖｒｅｆ１、第２の＋端子に第２の交点１２が接続されている点である。また点線で囲まれた分圧電圧の構造を採用する場合は、比較回路の＋端子は、点１２とのコンタクトから点線で示した接続となる。
【００３２】
実線の回路を簡単にその動作を説明する。点線の回路は、電圧が変わるだけで実質同じでありここでは、その説明を省略する。第１の＋端子と第２の＋端子が比較され、低い電圧が優先され三角波発生回路ＯＳＣの三角波と比較され、ＳＷ１１のＯＮ・ＯＦＦ制御が成される。つまり第２の交点１２が仮に１７．５Ｖであれば、これと三角波が比較され、第２の交点１２が１８．５Ｖであれば、基準電圧１８Ｖと三角波が比較される。つまり決まった三角波に対して、第２の交点１２が１８Ｖ以上で有れば、一定のデューティー比でＯＮ・ＯＦＦ制御され、１８Ｖよりも低く、その差が大きくなるに従いＳＷ１１のＯＮ時間が長くなるように制御され、第２の交点１２に１８Ｖが生成される。
【００３３】
【発明の効果】
以上、第１の切替回路と第２の切替回路の採用により、第３のスイッチング素子と第２のスイッチング素子をＯＮ・ＯＦＦ制御でき、出力レベルが大中小の時、それぞれ増幅部の電源を大中小に変えることが可能となった。そのため、出力レベルが小レベルの時も高効率化を実現でき、ロスを抑制できるため、放熱器の小型化が実現できる。
【００３４】
また増幅部に於ける出力信号と増幅部の電源電圧が同一になると、出力信号がクリップするため、実際は、設定される増幅部の電源電圧よりも若干小さい電圧に出力信号が成った時に、前記電源電圧が供給される構成となっている。つまり電圧Ｖｂにダイオードやツェナーダイオード等の電圧降下手段を介してＶｂよりも若干下がった値で出力を比較しているため、前記クリップを抑制することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を説明する回路図である。
【図２】図１の動作を説明する図である。
【図３】従来の増幅回路を説明する回路図である。
【図４】図１の昇圧回路の別の制御方法を説明する図である。
【符号の説明】
Ｌ１１                                  第１のコイル
Ｄ１２                                  第１のダイオード
ＳＷ１１                                第１のスイッチング素子
Ｃ１１                                  第１のコンデンサ
ＳＷ２２                                第２のスイッチング素子
Ｌ２２                                  第２のコイル
Ｄ２３                                  第２のダイオード
Ｌ２２                                  第２のコイル
Ｃ２２                                  第２のコンデンサ
ＳＷ１２                                第３のスイッチング素子
ＯＰ                                    比較回路
１                                      定電圧電源
２                                      昇圧回路
３                                      降圧回路
４                                      増幅部
５                                      第１の切替回路
６                                      第２の切替回路
【図１】
0003863663.tif 000002
【図２】
0003863663.tif 000003
【図３】
0003863663.tif 000004
【図４】
0003863663.tif 000005