(57)【特許請求の範囲】
【請求項１】
双安定なコレステリー液晶ディスプレーを構成する画像要素の反射状態を変える方法であって、
ａ）  液晶材料の制御される画像要素の場所に制御電圧を適用するために、液晶ディスプレーを構成するコレステリー液晶材料の層に関連して、電圧制御アドレス電極を配置する工程と、
ｂ）  ディスプレーの画像要素に適用し、前記画像要素を、比較的高い反射初期状態から比較的低い反射最終状態に変換するための第一の電圧レベルであって、前記画像要素が最初、低い反射状態にあったときは、低い反射状態に画像要素を維持する程度の第一の電圧レベルを画成する工程と、
ｃ）  ディスプレーの画像要素に適用し、前記画像要素を、比較的低い反射初期状態から比較的高い反射最終状態に変換するための第二の電圧レベルであって、前記画像要素が最初、高い反射状態にあったときは、高い反射状態に画像要素を維持する程度の第二の電圧レベルを画成する工程と、
ｄ）  前記第一の電圧レベルまたは前記第二の電圧レベルの適用のないこれら画像要素に適用する第三の電圧レベルであって、前記画像要素をそれらの今の反射状態にそれぞれ保つのに十分小さな振幅をもつ第三の電圧レベルを画成する工程と、
ｅ）  すべての画像要素の反射状態を示す制御信号を、前記第一、第二、および第三の電圧レベルに変換し、前記第一、第二、および第三の電圧レベルを、前記液晶ディスプレーを少なくとも近ビデオ更新化レートで刷新するための同期化方法で、前記電圧制御アドレス電極に適用する工程と、
を含み、
１）  前記第一の電圧レベルは、画像要素に第一の電圧レベルの一連の短持続時間をもつパルスとして適用され、ｔｏｎ１として定義される電圧パルスの持続時間は、複数の電圧パルスが画像要素を比較的高い反射初期状態から比較的低い反射最終状態に変換されるのに必要とされるようにしたもので、Ｔ１と定義される連続した電圧パルスの立ち上がり端の間の時間がｔｏｎ１より大きく、
２）  前記第二の電圧レベルは、画像要素に第二の電圧レベルの一連の端持続時間をもつパルスとして適用され、ｔｏｎ２として定義される電圧パルスの持続時間は、複数の電圧パルスが画像要素を比較的低い反射初期状態から比較的高い反射最終状態に変換されるのに必要とされるようにしたもので、Ｔ２と定義される連続した電圧パルスの立ち上がり端の間の時間がｔｏｎ２より大きく、
３）  前記第三の電圧パルスは、前記第一の電圧レベルまたは前記第二の電圧パルスの適用のない前記画像要素に適用され、
前記液晶材料は、前記比較的高い反射状態の平坦形態と、比較的低い反射状態の焦円錐形態とを有し、前記平坦形態及び前記焦円錐形態は電界なしで安定しているところの方法。
【請求項２】
請求項１に記載の方法であって、第一の電圧レベルの短持続時間電圧パルスおよび第二の電圧レベルの短持続時間電圧パルスは持続時間が約１ミリ秒であるところの方法。
【請求項３】
請求項１に記載の方法であって、電圧制御アドレス電極は交差する電極ロー及び電極カラムにおいて配置され、電極ローは液晶材料の層の一面に配置され、電極カラムは液晶材料の層の他面に配置されるところの方法。
【請求項４】
請求項３に記載の方法であって、電極ローおよびカラムは、交番する矩形の波形をもつ複数の電圧パルスの選択されたひとつで付勢されるところの方法。
【請求項５】
請求項３に記載の方法であって、正の６０ボルトから負の６０ボルトまでの範囲をもつ波形を形成する一連の双極性パルスとして第二の電圧レベルを適用することにより、画像要素が比較的低い反射初期状態から比較的高い反射最終状態に変えられるところの方法。
【請求項６】
請求項３に記載の方法であって、正の５０ボルトから負の５０ボルトまでの範囲をもつ波形を形成する一連の双極性パルスとして第一の電圧レベルを適用することにより、比較的高い反射率の状態から比較的低い反射率の状態に変えられるところの方法。
【請求項７】
請求項４に記載の方法であって、付勢されるローおよびカラムの交差点での電圧が、第一の電圧レベルの電圧パルスかまたは第二の電圧レベルの電圧パルスのいずれかを与えるように電圧パルスがローおよびカラム電極に同時に適用されるところの方法。
【請求項８】
請求項１に記載の方法であって、制御電圧は、ディスプレーを構成する画像要素のそれぞれの状態を記憶するためのビデオメモリーからアドレス電極に適用される一連の電圧パルスに変換されるところの方法。
【請求項９】
請求項３に記載の方法であって、制御電圧は、ディスプレーを構成する画像要素のそれぞれの状態を記憶するためのビデオメモリーからディスプレーを構成する画像要素のすべてをビデオ刷新レートで更新化を達成するために同期化される一連のロー電極付勢パルスおよびカラム電極付勢パルスに変換されるところの方法。
【請求項１０】
イメージを表示する双安定なコレステリー液晶ディスプレー装置であって、
ａ）  見るためのイメージを与えるために、イメージ領域全体にわたって広がるシートを形成するチラルネマティック液晶ディスプレー材料と、
ｂ）  イメージ領域を構成する個々に制御可能な画素にわたって選択場を適用すべく液晶ディスプレー材料の厚さにわたる選択場を印加するための電極構造をもつ液晶ディスプレー材料のシートを封じ込める限定構造と、
ｃ）  画素が比較的高い反射初期状態から比較的低い反射最終状態に変換され、かつ画像が低い反射状態に維持されるように、液晶ディスプレー材料の厚さにわたって第一の電圧レベルを適用することにより、そして、画素が比較的低い反射初期状態から比較的高い反射最終状態に変換され、かつ画素が高い反射状態が維持されるように、液晶ディスプレー材料の厚さにわたって第二の電圧レベルを適用することにより、さらに画素が前記第一の電圧レベルまたは前記第二の電圧レベルの適用を受けることがないように、液晶ディスプレー材料の厚さにわたって第三の電圧レベルを適用することにより、画素をビデオ刷新レートで更新するドライブ回路と、
を含み、
第一の電圧レベルは、第一の電圧レベルの一連の短持続時間をもつパルスとして適用され、ｔｏｎ１として定義される電圧パルスの持続時間は、複数の電圧パルスが画素を比較的高い反射初期状態から比較的低い反射最終状態に変換するのに必要とされるようにしたもので、Ｔ１として定義される連続した電圧パルスの立ち上がり端の間の時間がｔｏｎ１よりも長く、
第二の電圧レベルは、第二の電圧レベルの一連の短持続時間をもつパルスとして適用され、ｔｏｎ２として定義される電圧パルスの持続時間は、複数の電圧パルスが画素を比較的低い反射初期状態から比較的高い反射最終状態に変換するのに必要とされるようにしたもので、Ｔ２として定義される連続した電圧パルスの立ち上がり端の間の時間がｔｏｎ２よりも長く、
前記第三の電圧レベルの振幅は、前記画素をそれぞれの今の反射状態に維持するのに十分低く、
前記液晶材料は、前記比較的高い反射状態の平坦形態と、前記比較的低い反射状態の焦円錐形態とを有し、前記平坦形態及び前記焦円錐形態は電界なしに安定しているところのディスプレー装置。
【請求項１１】
双安定なコレステリー液晶ディスプレーを構成する画像要素アレーの反射状態を変化させるためのドライバー回路であって、画像要素が、組となるロー電極部分の第一のロー電極部分と、組となるカラム電極の第一のカラム電極部分との交差により画成され、組となったローおよびカラム電極部分はコレステリー液晶材料の層により間隔があけられるところのドライバー回路であって、
ａ）  組となるロー電極部分に電気的に連結され、ロー波形を発生するロー・ドライバー回路と、
ｂ）  組となるカラム電極部分に電気的に連結され、カラム波形を発生するカラム・ドライバー回路と、
ｃ）  ロー波形とカラム波形の発生と、その第一のロー電極部分および第一のカラム電極部分への適用とを同期化し、画像要素の反射率を変える画像要素にわたる合成電圧を発生するためのロー・ドライバー回路およびカラム・ドライバー回路に連結された制御回路と、
を含み、
ｄ）  合成電圧は、画像要素が比較的高い反射初期状態から比較的低い反射最終状態に変換され、または低反射状態に維持されるならば、第一の電圧レベルであり、
第一の電圧レベルは第一の電圧レベルの一連の短持続時間をもつパルスとして適用され、ｔｏｎ１として定義される電圧パルスの持続時間は、複数の電圧パルスが画素を比較的高い反射初期状態から比較的低い反射最終状態に変換するのに必要とされるようにしたもので、Ｔ１として定義される連続した電圧パルスの立ち上がり端の間の時間がｔｏｎ１よりも長く、
合成電圧は、画素が比較的低い反射初期状態から比較的高い反射最終状態に変換され、または高い反射状態に維持されるならば、第二の電圧レベルであり、
合成電圧は、前記第一の電圧レベルまたは第二の電圧レベルの適用を受けないように、画像要素に適用される第三の電圧レベルであり、前記第三の電圧レベルの振幅は、前記画素をそれぞれの今の反射状態に維持するのに十分低く、
前記液晶材料は、前記比較的高い反射状態の平坦形態と、前記比較的低い反射状態の焦円錐形態とを有し、前記平坦形態および前記焦円錐形態は電界なしに安定しているところのドライバー回路。
【請求項１２】
請求項１１に記載のドライバー回路であって、合成電圧の複数の電圧パルスのパルス幅が実質的に１ミリ秒に等しいところのドライバー回路。
【請求項１３】
請求項１２に記載のドライバー回路であって、第二の電圧レベルは、第二の電圧レベルの一連の短持続時間をもつパルスとして適用され、ｔｏｎ２として定義される電圧パルスの持続時間は、複数の電圧パルスが画素を比較的低い反射初期状態から比較的高い反射最終状態に変換するのに必要とされるようにしたもので、Ｔ２として定義される連続した電圧パルスの立ち上がり端の間の時間がｔｏｎ２よりも長いところのドライバー回路。
【請求項１４】
請求項１３に記載のドライバー回路であって、合成電圧の複数の電圧パルスのそれぞれは、実質的に交互する矩形波形から成るところのドライバー回路。
【請求項１５】
請求項１３に記載のドライバー回路であって、画像要素は正の６０ボルトからの負の６０ボルトの範囲の波形を形成する一連の双極性パルスとして、第二の電圧レベルの適用により、比較的低い反射初期状態から比較的高い反射最終状態に変化するところのドライバー回路。
【請求項１６】
請求項１１に記載のドライバー回路であって、ロー波形は、実質的に１ミリ秒の持続時間をもつ単極性波形から成るところのドライバー回路。
【請求項１７】
請求項１６に記載のドライバー回路であって、ロー波形の単極性波形は、振幅が実質的に正の６０ボルトで、持続時間が実質的に０．５ミリ秒の第一の矩形波部分および振幅が実質的に０ボルトで、持続時間が実質的に０．５ミリ秒の第二の矩形波部分を有するところのドライバー回路。
【請求項１８】
請求項１１に記載のドライバー回路であって、カラムロー波形は、実質的に１ミリ秒の持続時間をもつ単極性波形から成るところのドライバー回路。
【請求項１９】
請求項１８に記載のドライバー回路であって、カラム波形の単極性波形は、振幅が実質的に０ボルトで、持続時間が実質的に０．５ミリ秒の第一の矩形波部分、および振幅が実質的に正の６０ボルトで、持続時間が実質的に０．５ミリ秒の第二の矩形波部分を有するところのドライバー回路。
【請求項２０】
請求項１１に記載のドライバー回路であって、ロー波形は、実質的に１ミリ秒の持続時間をもつ双極性波形から成るところのドライバー回路。
【請求項２１】
請求項２０に記載のドライバー回路であって、ロー波形の双極性波形は、振幅が実質的に正の６０ボルトで、持続時間が実質的に０．５ミリ秒の第一の矩形波部分、および振幅が実質的に負の６０ボルトで、持続時間が実質的に０．５ミリ秒の第二の矩形波形部分を有するところのドライバー回路。
【請求項２２】
請求項１１に記載のドライバー回路であって、カラム波形は、実質的に１ミリ秒の持続時間をもつ双極性波形から成るところのドライバー回路。
【請求項２３】
請求項２２に記載のドライバー回路であって、ロー波形の双極性波形は、振幅が実質的に負の５ボルトで、持続時間が実質的に０．５ミリ秒の第一の矩形波部分、および振幅が実質的に正の５ボルトで、持続時間が実質的に０．５ミリ秒の第二の矩形波部分を有するところのドライバー回路。
【請求項２４】
請求項１１に記載のドライバー回路であって、画像要素は、実質的に負の５０ボルトから正の５０ボルトの範囲の波形を形成する一連の双極性パルスの適用により、比較的高い反射初期状態から比較的低い反射最終状態に変化するところのドライバー回路。
【請求項２５】
請求項１１に記載のドライバー回路であって、ロー波形は実質的に１ミリ秒の持続時間をもつ単極性の波形を有するところのドライバー回路。
【請求項２６】
請求項２５に記載のドライバー回路であって、ロー波形の単極性波形は、振幅が実質的に正の６０ボルトで、持続時間が実質的に０．５ミリ秒の第一の矩形波部分、および振幅が実質的に０ボルトで、持続時間が実質的に０．５ミリ秒の第二の矩形波部分を有するところのドライバー回路。
【請求項２７】
請求項２４に記載のドライバー回路であって、カラム波形は、実質的に１ミリ秒の持続時間をもつ単極性波形であるところのドライバー回路。
【請求項２８】
双安定なコレステリー液晶ディスプレーを構成する画像要素アレーの反射状態を変化させるためのドライバー回路であって、画像要素が、組となるロー電極部分の第一のロー電極部分と、組となるカラム電極部分の第一のカラム電極部分との交差により画成され、組となったローおよびカラム電極部分はコレステリー液晶材料の層により間隔があけられるところのドライバー回路であって、
ａ）  組となるロー電極部分に電気的に連結され、ロー波形を発生するロー・ドライバー回路と、
ｂ）  組となるカラム電極部分に電気的に連結され、カラム波形を発生するカラム・ドライバー回路と、
ｃ）  ロー波形とカラム波形の発生と、その第一のロー電極部分および第一のカラム電極部分への適用とを同期化し、画像要素の反射率を変える画像要素にわたる合成電圧を発生するためのロー・ドライバー回路およびカラム・ドライバー回路に連結された制御回路と、
を含み、
ｄ）  合成電圧は、画像要素が比較的低い反射初期状態から比較的高い反射最終状態に変換され、または高い反射状態に維持されるならば、第一の電圧レベルであり、
第一の電圧レベルは第一の電圧レベルの一連の短持続時間をもつパルスとして適用され、ｔｏｎ２として定義される電圧パルスの持続時間は、複数の電圧パルスが画素を比較的低い反射初期状態から比較的高い反射最終状態に変換するのに必要とされるようにしたもので、Ｔ２として定義される連続した電圧パルスの立ち上がり端の間の時間がｔｏｎ２よりも長く、
合成電圧は、画素が比較的高い反射初期状態から比較的低い反射最終状態に変換され、または低い反射状態に維持されるならば、第二の電圧レベルであり、
合成電圧は、前記第一の電圧レベルまたは前記第二の電圧レベルの適用を受けないように、画像要素に適用される第三の電圧レベルであり、前記第三の電圧レベルの振幅は、前記画素をそれぞれの今の反射状態に維持するのに十分低く、
前記液晶材料は、前記比較的高い反射状態の平坦形態と、前記比較的低い反射状態の焦円錐形態とを有し、前記平坦形態および前記焦円錐形態は、電界なしに安定しているところのドライバー回路。
【請求項２９】
請求項２８に記載のドライバー回路であって、合成電圧の複数の電圧パルス幅が実質的に１ミリ秒に等しいところのドライバー回路。
【請求項３０】
請求項２８に記載のドライバー回路であって、第二の電圧レベルは、第二の電圧レベルの一連の短持続時間をもつパルスとして適用され、ｔｏｎ１として定義される電圧パルスの持続時間が、複数の電圧パルスが画素を比較的高い反射初期状態から比較的低い反射最終状態に変換するのに必要とされるようにしたもので、Ｔ１として定義される連続した電圧パルスの立ち上がり端の間の時間がｔｏｎ１よりも長いところのドライバー回路。
【請求項３１】
請求項２８に記載のドライバー回路であって、前記第三の電圧レベルの振幅は、実質的にゼロボルトからＶｔボルトの範囲にあり、ここでＶｔは画像要素に適用でき、前記画像要素を今の反射状態に依然として維持できる最大の電圧振幅であるところの閾値電圧である、ところのドライバー回路。
【請求項３２】
請求項２８に記載のドライバー回路であって、前記液晶ディスプレーはマトリクスディスプレーであり、前記第三の電圧レベルは、実質的に前記第一の電圧レベルと前記第二の電圧レベルの間の差の絶対値の半分に等しいところのドライバー回路。
【請求項３３】
請求項１に記載の方法であって、前記第三の電圧レベルの振幅は、実質的にゼロボルトからＶｔボルトの範囲にあり、ここでＶｔは画像要素に適用でき、前記画像要素を今の反射状態に依然として維持できる最大の電圧振幅であるところの閾値電圧である、ところの方法。
【請求項３４】
請求項１に記載の方法であって、前記ディスプレーはマトリクスディスプレーであり、前記第三の電圧レベルは、実質的に前記第一の電圧レベルと前記第二の電圧レベルの間の差の絶対値の半分に等しいところの方法。
【請求項３５】
請求項１０に記載のディスプレー装置であって、前記第三の電圧レベルの振幅は、実質的にゼロボルトからＶｔボルトの範囲にあり、ここでＶｔは画素に適用でき、前記画素を今の反射状態に依然として維持できる最大の電圧振幅であるところの閾値電圧である、ところのディスプレー装置。
【請求項３６】
請求項１０に記載のディスプレー装置であって、前記ディスプレーはマトリクスディスプレーであり、前記第三の電圧レベルは、実質的に前記第一の電圧レベルと前記第二の電圧レベルの間の差の絶対値の半分に等しいところのディスプレー装置。
【請求項３７】
請求項１１に記載のドライバー回路であって、前記第三の電圧レベルの振幅は、実質的にゼロボルトからＶｔボルトの範囲にあり、ここでＶｔは画像要素に適用でき、前記画像要素を今の反射状態に依然として維持できる最大の電圧振幅であるところの閾値電圧である、ところのドライバー回路。
【請求項３８】
請求項１１に記載のドライバー回路であって、前記液晶ディスプレーはマトリクスディスプレーであり、前記第三の電圧レベルは、実質的に前記第一の電圧レベルと前記第二の電圧レベルの間の差の絶対値の半分に等しいところのドライバー回路。
【請求項３９】
請求項１に記載の方法であって、Ｔ１は二倍のｔｏｎ１より長く、Ｔ２は二倍のｔｏｎ２より長いところの方法。
【請求項４０】
請求項１に記載の方法であって、Ｔ１およびＴ２は１６ミリ秒より長いかまたは等しいところの方法。
【請求項４１】
請求項１に記載の方法であって、第一の電圧レベルの一連に短持続時間をもつパルスに対して、ひとつの電圧パルスの終端と次に続く電圧パルスの開始端との間に時間がｔｏｎ１より長いかまたは等しく、第二の電圧レベルの一連に端持続時間をもつパルスに対して、ひとつの電圧パルスの終端と次に続く電圧パルスの開始端との間に時間がｔｏｎ２より長いかまたは等しいところの方法。
【発明の詳細な説明】
本出願は部分的に，国防省高度研究プロジェクト庁（DARPA）により与えられた共同協定番号N61331-94C-0041の下に政府支援を受けている。
発明の分野
本発明は液晶ディスプレー用の駆動回路および方法に関し，とくに，ディスプレー・スクリーンのイメージのビデオ・レート両方可能な更新を与える，双安定なコレステリー液晶用の駆動回路および方法に関する。
発明の背景
液晶ディスプレーは，デジタルウォッチおよびクロック，ラップトップ・コンピュータ，ならびに情報および広告ディスプレーのような多数の製品に広く使用されている。一般的に，ディスプレーは二つの，透明なパネルの間に挟まれた液晶材料の薄い層を含む。一方のパネルの内面に設けられた，第一のセットまたは複数の平行な電極部分（ロー電極部分），および他方のパネルの内面に設けられ，ロー電極部分と垂直な第二のセットまたは複数の平行な電極部分（カラム電極部分）から成る電極アレーが設けられている。ローおよびカラム電極部分は，スペーサー材により間隔が与えられ，液晶材料はパネル間の領域に充填される。
ディスプレー画像要素または画素が，電極アレーの水平および垂直な電極部分の，整列した電極の交差付近にある液晶材料の領域により画成される。適切な電場の適用により，画素が反射状態か非反射状態のいずれかとなる。ｉ番目のロー電極とｊ番目のカラム電極との重なりまたは交差点に形成される画素pi,jが，ｉ番目のロー電極部分に適用される電圧と，ｊ番目のカラム電極部分との間の電位差から生じる。
液晶材料の最新研究により，双安定なチラル・ネマティク（コレステリーともいわれる）液晶材料が発見された。コレステリーの液晶材料は，電場の一定な適用を必要としないで，ある状態（反射性または非反射性）を維持することができる。ディスプレー上に表示されるデータまたはイメージを変えるとき，ある画素は反射状態を変える必要がある一方で，他の画素はその必要がない。ディスプレー・ドライバー回路は適宜，所望の変化をもたらすために反射状態を変化させる必要のある画素に適用される電場を変化させる。
見る者から離れたパネルが黒色物質で塗られると，反射状態にある画素が見る者にとって黒色に見える。液晶材料が，高反射状態で明るい（黄色のような）外観をもつならば，見る者にとって，反射状態の画素がディスプレー上において，より明るく着色された領域のようになる。
ディスプレードライバー回路が電極アレーの垂直または水平な電極に連結されている。ロジックおよび制御ユニットの制御の下で操作すると，ディスプレー・ドライバー回路は，各画素にかける適切な電圧が発生するように，適切な電圧波形でもって，ローおよびカラム電極を付勢する。画素にかかる電圧により，反射状態が今のままに維持され，または反射状態が変えられる。ディスプレー画素により生じたイメージは選択された画素を変化させることにより，変更させることができる。このようにして，テキストまたはイメージデータを見えるように表示することができる。
“双安定な液晶ディスプレー用のダイナミックな駆動方法および装置”と題する，1995年２月17日に出願の米国出願番号第08/390,068号に開示の発明では，1,000ロー・コレステリー液晶ディスプレーを更新するレートの高速化の方法およびディスプレードライバー回路が開示された。出願番号第08/390,068号はここに参照文献として組み込まれる。1,000ロー・ディスプレーに対して約１秒の更新時間が達成された。配線系でもってディスプレーの複数のローに同時にアドレスすることにより，ディスプレーの全更新時間は１秒に維持される。
出願番号第08/390,068号に開示のダイナミック駆動により1,000ロー液晶ディスプレーの更新時間が顕著に減少する。しかし，１秒の更新時間は，たとえば，マップイメージ，テキストといった静的イメージの表示には適しているが，このような時間は，ビデオディスプレーレートには対応せず，人の目にとって，動くイメージを連続して動いているように見せるにはあまりにも遅い。
発明の概要
開示する液晶ディスプレーは，ディスプレー上に表示された，ゆっくりと動くイメージのビデオ・レート更新を生じさせることができるディスプレー・ドライバー回路および双安定なコレステリー液晶材料を利用する。ディスプレー・ドライバー回路および方法は，画素を画成する選択されたローおよびカラム電極部分に適用される，持続時間が短いローおよびカラム電圧波形を発生することから，累積ディスプレー・ドライバーおよび方法ということになる。ローおよびカラム波形は，画素にかかる所望の振幅をもつ電圧波形をもたらす。複数のこのようなパルスが画素に適用されると，画素は，ある反射状態を所望の新たな反射状態に徐々に変える。
ディスプレーは，コレステリー液晶材料の薄い層を挟む二枚のパネルにより画成される。ディスプレーは，一方のパネルの内面に固定される，第一の組となる平行な電極部分（ロー電極部分），および他のパネルの内面に固定される，第一の組の平行な電極部分に実質的に垂直な，第二の組となる電極部分（カラム電極部分）から成る電極アレーを含む。
ローおよびカラム電極部分は液晶材料により間隔が空けられる。ディスプレーの画素は，ローおよびカラム電極部分の，間隔が空けられ，整合した電極の間またはその近傍の液晶材料領域により画成される。ディスプレーは，ビデオまたは近ビデオ・レートで更新または刷新される部分を含む。ビデオまたは近ビデオ更新レートとは，人が歩くイメージまたは動く車のような動きを示すといった，一定に変化する表示イメージが，イメージ動きが極端に早くならないかぎり，連続して動くイメージとして，ビデオ・レート・ディスプレー部分を見る者に認識されることを意味する。ディスプレー電子装置はビデオ・レートまたは近ビデオ・レート更新と両立することができ，すなわちディスプレーおよび該ディスプレーの関連した電子装置は，ビデオ・レート・ディスプレー部分上で連続して動くイメージの外観を与えるレートで，イメージ・データを受信，表示および更新することができる。第一の実施例において，ディスプレーのビデオ・レート更新部分は，ビデオまたは近ビデオ・レートで，更新される画素の16本のラインに対応する16個の電極部分を含む。
ディスプレーのビデオ・レート部分に関し，ドライバー回路はロー電極部分に電気的に連結されるロー・ドライバー回路，および共通電極部分に電気的に連結されるカラム・ドライバー回路，ならびにローおよびカラム・ドライバー回路により生じた波形を，個々の画素に適用することを同期化し，制御する制御回路を含む。画素ロー（すなわち，画素のローに対応するロー電極部分）は実質的に約１ミリ秒の間隔でアドレスされる。ディスプレーのビデオ更新部分の，16個の画素ローは，全体で約16msでアドレスされ，パタパタしないイメージが得られる。言い換えると，各画素ローは約16msごとにアドレスされる。すべての画素カラム（すなわち，画素カラムに対応するカラム電極部分）は連続してアドレスされる。
ディスプレーのビデオ・レート・ディスプレー部分の，第一の操作実施例において，ローおよびカラム・ドライバー回路は，単極性波形を発生するために設けられる。制御回路は，アドレスされた画素ローの画素への，ローおよびカラム・ドライバーの単極性波形の適用を同期化する。反射率を維持して高反射率状態にするか，または変化させて高反射率状態にする，アドレスされたローの画素が，60ボルトピーク振幅（ピークツーピークが120ボルトで，中央がゼロボルト）をもつ，実質的に矩形波電圧パルスを受信する。電圧パルスのパルス幅または持続時間は約1msである。
一方，反射率を維持して低反射率状態にするか，または変化させて低反射率状態にする，アドレスされたローの画素が，50ボルトピーク振幅（ピークツーピークが100ボルトで，中央がゼロボルト）をもち，パルス幅が1msの，実質的に矩形波電圧パルスを受信する。
ビデオ・レートディスプレー部分の第二の操作実施例において，ローおよびカラム・ドライバー回路は，双極性波形を発生するために設けられる。制御回路は，アドレスされた画素ローの画素への，ローおよびカラム・ドライバーの双極性波形の適用を同期化する。第一の実施例のように，反射率を維持して高反射率状態にするか，または変化させて高反射率状態にする，アドレスされたローの画素が，60ボルトピーク振幅（ピークツーピークが120ボルトで，中央がゼロボルト）をもち，パルス幅が1msの，実質的に矩形波電圧パルスを受信する一方，反射率を維持して低反射率状態にするか，または変化させて低反射率状態にする，アドレスされたローの画素が，50ボルトピーク振幅（ピークツーピークが100ボルトで，中央がゼロボルト）をもち，パルス幅が1msの，実質的に矩形波電圧パルスを受信する。
単極性および双極性操作実施例の両者において，電圧パルスは，約60Hzの更新周波数ｆに対応する約16msの，連続パルスの間の時間または周期Ｔをもつ。
本発明の第二の実施例において，ビデオ・レートディスプレー部分は，二組の電極部分から成り，それぞれが，16個のロー電極部分×320個のカラム電極部分から成る。各組の電極部分は個別のカラム・ドライバー回路により駆動されまたは更新される。この実施例は，16から32の，ビデオ・レート更新部分の画素ローの数を二倍にする。第一組のカラム・ドライバー回路は第一組のカラム電極に連結され，第二組のカラム・ドライバー回路は第二組のカラム電極に連結される。
本発明の第三の実施例において，ビデオ・レート・ディスプレー部分は，二組の電極部分から成り，それぞれが，32個のロー電極部分×320個のカラム電極部分から成る。各組の電極部分は個別のカラム・ドライバー回路により駆動されまたは更新される。第一組のカラム・ドライバー回路は第一組のカラム電極部分に連結され，第二組のカラム・ドライバーは第二組のカラム電極部分に連結される。この実施例はディスプレーの画素ローの数を32から64に増加する。インターリーブまたはインターレスをする系が60Hzの周波数で，交互のローを更新し，またはアドレスするために使用される。したがって，ディスプレーの個別の画素が，30Hzの周波数で，または約32msごとに更新される。
本発明の第四の実施例において，ビデオ・レート・ディスプレー部分は，二組の電極部分から成り，それぞれが，48個のロー電極部分×320個のカラム電極部分から成る。各組の電極部分は個別のカラム・ドライバー回路により駆動されまたは更新される。第一組のカラム・ドライバー回路は第一組のカラム電極部分に連結され，第二組のカラム・ドライバーは第二組のカラム電極部分に連結される。この実施例はディスプレーの画素ローの数を32から96に増加する。インターリーブまたはインターレスをする系が60Hzの周波数で，三つおきのローを更新し，またはアドレスするために使用される。したがって，ディスプレーの個別の画素が，20Hzの周波数で，または約48msごとに更新される。
【図面の簡単な説明】
図１は携帯用ドキュメントビューア上にイメージを表示するために使用する平坦パネルの液晶ディスプレーの斜示図であり，このディスプレーはイメージがビデオまたは近ビデオ・レートで更新される部分を含む。
図１Aは図１に示す平坦パネルの液晶ディスプレーの平面図である。
図２Aは，平坦パネルのディスプレーの，ビデオ・レート・ディスプレー部分のローおよびカラム電極部分の概略斜示図である。
図２Bは平坦パネルのディスプレーの，ビデオ・レートディスプレー部分の電極アレーの概略斜示図である。
図２Cは図２Bに示す平坦パネルのディスプレーの略示側面図である。
図２Dは平坦パネルのディスプレーのビデオ・レートディスプレー部分における画像要素または画素の略示図である。
図３Aは，40ミリ秒の持続時間をもつ電場の適用に対し，最初に平坦形態にある画素および焦円錐状形態にある画素に対する液晶ディスプレーの画素の反射率の遷移の略示図で，ここで，画素の反射率は画素に適用される電場が終了した後測定された。
図３Bは，１ミリ秒の持続時間をもつ電場の適用に対し，最初に平坦形態にある画素および焦円錐状形態にある画素に対する液晶ディスプレーの画素の反射率の遷移の略示図で，ここで，画素の反射率は画素に適用される電場が終了した後測定された。
図４Aは，画素を平坦形態に切り替えるために，画素に適用される一連の電圧パルスから成る，時間関数の波形の略示図である。
図４Bは，図４Aの，一連の電圧パルスの適用から生じた，時間関数となる，画素反射率の累積変化の略示図である。
図４Cは，制御電圧を短い持続時間で適用することから生じる低反射率状態から高反射率状態の画素の反射率の累積変化の略示図である。
図４Dは，16個のVnonselect=+/-5ボルト電圧パルスにより分離された二つの，Von=+/-6ボルトの電圧パルスの略示図である。
図５Aは，画素を焦円錐状形態に切り替えるために，画素に適用される一連の電圧パルスから成る，時間関数の波形の略示図である。
図５Bは，図５Aの，一連の電圧パルスの適用から生じた，時間関数となる，画素反射率の累積変化の略示図である。
図５Cは，制御電圧を短い持続時間で適用することから生じる高反射率状態から低反射率状態の，画素反射率の累積変化の略示図である。
図６は，画素を，焦円錐状形態，平坦形態に切り替え，または今の状態に維持するための，単極性ドライバー回路により発生したローおよびカラム・ドライバー回路波形である。
図７は，図４のローおよびカラム・ドライバーの種々の電圧振幅またはレベルをもつ，一連のパルスを発生するために使用されるランプ（傾斜）電圧出力図である。
図８は，画素を，焦円錐状形態，平坦形態に切り替え，または今の状態に維持するための，双極性ドライバー回路により発生したローおよびカラム・ドライバー回路波形である。
図９は，平坦パネルのディスプレーのビデオ・レート・ディスプレーに対する，単極性ドライバー回路の選択された回路の略示ブロック図である。
図１０は，平坦パネルのディスプレーのビデオ・レート・ディスプレーに対する，双極性ドライバー回路の選択された回路の略示ブロック図である。
図１１は，本発明の単極性のドライバー回路により使用されるランプ（傾斜）発生器の略示図である。
図１２は，本発明の平坦パネルのディスプレーに対する，ロー・ドライバー集積回路の略示図である。
図１３は，本発明の，平坦パネルのディスプレーのビデオ・レート・ディスプレーの，偶数番号が付されたカラムを駆動するためのカラム・ドライバー集積回路の略示図である。
図１４は，本発明の，平坦パネルのディスプレーのビデオ・レート・ディスプレーの，奇数番号が付されたカラムを駆動するためのカラム・ドライバー集積回路の略示図である。
図１５は，本発明の，平坦パネルのディスプレーの他の実施例の平面図である。
図１５Aは，ビデオ・レート・ディスプレー部分の大きさを二重のカラム・ドライバー回路により倍にした，図１５のディスプレーの，ドライバー回路の略示ブロック図である。
図１６は，本発明の，平坦パネルの液晶ディスプレーの他の実施例の平面図である。
図１６Aは，ビデオ・レート・ディスプレー部分の大きさを増加させるために，更新画素ローに対してインターリーブされた二つの形態および二重カラム・ドライバー回路を利用する，図１６のディスプレーの，ドライバー回路の略示ブロック図である。
図１７は，本発明の，平坦パネルの液晶ディスプレーの他の実施例の平面図である。
図１７Aは，ビデオ・ディスプレー部分の大きさを増加させるために，更新画素ローに対しインターリーブされた三つの形態，および二重カラム・ドライバー回路を利用する図１７の，ディスプレーのドライブ回路の略示図である。
図１８は，非選択期間の間，画素に適用される制御電圧に依存する画素反射率の変化の異なるレートの略示図である。
図１９は，非選択の間隔画素制御電圧が適用される間，時間の関数としての，画素の反射率の変化，および非選択間隔画素制御電圧の範囲を示す一群の曲線の略示図である。
詳細な説明
図１は，平坦なパネル，ドキュメントビューア12とともに使用する受動マトリクス・コレステリー液晶ディスプレー（ch-LCD）12を示す。図１に図示の特定のビューア12はテキストまたはイメージを見るための携帯電子ビューアである。ディスプレーはビデオ・レート更新部分10aおよび低速または静的レート更新部分10bを含む。ビデオ・レート更新部分10aは，一定に変化，または比較的低速で移動するイメージを表示するように調節される。このようなディスプレーは，ビューアを使用する者が一連の中断する，不連続な動きの代わりに，たとえば表示されたイメージにおいて動く対象の，スムーズな連続した動き（人が歩いているイメージまたは車が移動するイメージ）を認めるように，ビデオ・レート更新部分10aにより十分高速で更新にされる。たとえば，動画フィルムは，0.0467秒（46.7ミリ秒（ms））ごとに，イメージの更新のものに対応する，毎秒24フレームのレートまたは周波数で見えるようにされている。人の目は，投影されるフィルムのイメージを連続して動くイメージとして認識する。
しかし，低速更新レートでさえ，人の目には，たとえばイメージの交換，テキストのタイピング，コンピュータマウスの動き，およびウインドウのスクローリングのときのように，イメージ変化が比較的遅い場合に，連続した動きにように見える。ディスプレー10のビデオ・レート更新部分10aにおける，ある画素pi,jが，電圧パルスの間，１ミリ秒（1ms）当たり，６または７つの適用のあと，完全に状態（反射から非反射，またはその逆）を変化させる。以下で説明するように，ある画素pi,jに対して，電圧パルスの適用は約16msごとに生じる。したがって，全更新時間，すなわちディスプレー10のビデオ・レート更新部分10aにおける画素pi,jの反射状態を完全に変化させるのに必要な時間は，96msから112msを要するであろう。（連続パルスの間で，６パルス×16msまたは連続パルス間で，７パルス×16ms）ビデオ更新部分10aのこの更新レートは，46.7msごとに新しいフレームを与える在来のフィルム投影よりも遅いが，ビデオ・レート更新部分10a上に表示された，遅い動きにイメージが，ディスプレー10を見るものにとっては連続して動いているように認められる程度には依然として十分に早い。
ビデオ・レート更新部分10aは，更新のビデオ・レートまたは近ビデオ・レートと両立するレートで，イメージ・データを受信し，表示し，そして更新することができる（図９-１４に関連して以下で説明される）ディスプレードライバー回路13により駆動される。
ディスプレーの静的部分10bは，ビデオ・レート更新部分10aと同じ，表示されたイメージ更新周波数を有してはいない。ディスプレー10の静的部分10bは，比較的静的な，すなわち，動かない対象，たとえば本または雑誌のテキストのページであるイメージを表示するのに適している。たとえば，雑誌の記事の連続するページのテキストは，ディスプレー部分10bに表示され得る一方，記事に伴うビデオ表現はディスプレー10aに表示され得る。
ディスプレー10の静的部分10bは，便宜“双安定液晶ディスプレー用のダイナミック駆動方法および装置”と題する，1995年２月17日付け米国出願第08/390068号（ここに参照文献として組み入れられる）に開示されたダイナミックドライバー回路構成により駆動されてもよい。このダイナミックドライバー回路は，適切に再構成されると，ビデオ・レート更新部分10aを駆動するために使用することができる。
図１Aに示されているように，ディスプレー10のビデオ・レート更新部分10aは，画素が16個のロー×320個のカラムから成るが，静的部分10bは，画素が304個のロー×320個のカラムから成る。静的部分10bのローの数がビデオ・レート更新部分の，ローの数の９倍も多く，静的部分10aにあるある画素に対する全更新時間は，ビデオ・レート更新部分10aにおける全更新時間の９倍も早い。
ビューア12は，所望のイメージが表示されるように，ディスプレーを付勢するため，ディスプレーに接続された（図９および図12-14に略示されている）ディスプレードライバー回路13を支持する。ディスプレードライバー回路13は，ビデオ・レートでディスプレーのビデオ・レート更新部分10a上のイメージを更新し，非ビデオ・レートで静的部分10b上のイメージを更新するために，適合されている。
ビューア12は，集積選択スイッチ14およびディスプレー10で見るための情報をもたらすことができるメモリーカードまたはフロッピーディスク16を含む。ビューア12がハード・ディスク・ドライブ，フロッピー・ディスク・ドライブ，無線周波（rf）トランシーバーおよび/または種々の他の入力/出力デバイスを適宜含むことができる。
ディスプレー10は，反射性で双安定なキラル・ネマンティク液晶材料18（これはまた，双安定な，コレステリー液晶材料として参照される）を使用して構成され，この材料の反射状態（反射性または非反射性）は，液晶材料に制御電圧を印加することで制御することができる。適切なコレステリー液晶材料およびセル，ならびにそれらの準備方法は，当業者には周知のものである。好適なコレステリー液晶材料は，たとえば，1995年２月17日付けの，米国共出願第07/969093号（開示内容はここに参照文献として組み入れられる）に開示されている。
図２Aおよび図２Bは，ディスプレー10のビデオ・レート部分10aの一部を含むディスプレー10の一部を示す。ディスプレー10は，伝導性電極（ロー電極部分20，およびカラム電極部分22）の320個のロー×320のカラムのアレーを含む。全伝導性電極アレーのうち，ディスプレー10のビデオ・レート部分10aは，320個のロー電極部分20の16個，および320個のカラム電極部分32のすべてを含む。ディスプレー10の静的ディスプレー部分10bは320個のロー電極の304個，および320個のカラム電極部分のすべてを含む。電極のアレー20は，複数の，水平に接続された電極（ロー電極部分）22の部分，および複数の，垂直に接続された電極（カラム電極部分）24の部分を含む。図２Aおよび図２Bに示されたディスプレー10のビデオ・レート部分10aの一部において，ロー電極部分22には，R0，R1，…，R14の符号が付され，カラム電極部分24には，C0，C1，…，C319の符号が付されている。ローおよびカラムの電極部分22，24は実質的に直交し，コレステリー液晶材料18の薄い層により分離されている。ディスプレー10の画像素子または画素は，ローおよびカラム電極部分22，24の整列した電極の重なり，または交差付近のコレステリー液晶材料18の部分により画成される。画素は，図２Dによく示されているように，画素のアレー25から成る。ある時に，画素アレー25の各画素は，反射性ディスプレー状態か，または非反射性ディスプレー状態かにある。画素アレー25は，これにより，ディスプレー10で見られるイメージを形成する。以下で説明するように，ローおよびカラムの電極部分22，24は，各画素に制御電圧を適用するために，ディスプレードライバー回路13（図９）により付勢される。画素pi,jにかかる制御電場により，画素は適用電場に支配を受け，画素の表示状態が決定される。
図２Aの略示斜示図は，ディスプレー10のビデオ・レート部分10aの一部を示す。双安定な，コレステリー液晶材料の層（厚さ５ミクロン）が二枚の透明な保持プレート52，54の間に挟まれている。二つの保持プレート52，54は，一様に適用されるスペーサー材により間隔があけられている。プレートおよびスペーサー材は，液晶ディスプレー材料の光反射または透過特性を妨げないものである。平面保持プレート54の外面56（図２B）は，画素が反射状態にあるとき，ある色（たとえば，コレステリー材が黄色に対応する特別な反射ピークをもつときは黄色）で現れるように暗色でコートされる。
背面保持プレート54の内面に，平行なロー電極部分22は取り付けられる。四つの平行なロー電極部分R12，R13，R14，R15の一部が図２Aの上方に略示されている。たとえば，ロー電極部分R15をみると，部分R15は，ディスプレー10の幅に実質的にわたって伸びた，複数のR15（０），R15（１），R15（２），…，R15（319）（R15（０），R15（１），R15（２）のみが図示されている）からなる。電極R15（０），R15（１），R15（２），…は支持プレート54の縁で，先が伝導性コネクター62となる伝導性リード線61により互いに接続されている。したがって，電圧が伝導性コネクター62の適用されるとき，部分R15のすべてのR15（０），R15（１），R15（２）は同じ電圧または電位をもつ。他のロー電極部分R0，…R15は同様に構成される。ディスプレー10の第一の実施例において，ビデオ・レート更新部分10aに16個のロー電極部分がある。
表面支持プレートの内面58（図２B）に，平行なカラム電極部分24が取り付けられている。三つの平行なカラム電極部分C0，C1，C2の一部が図２Aの下方に略示されている。たとえば，カラム電極部分C2をみると，部分C2は，ディスプレー10の高さに実質的にわたって伸びた，複数のC2（０），C2（１），C2（２），…，C2（15）（C2（０），C2（１），C2（２），C2（４）のみが図示されている）からなる。電極C2（０），C2（１），C2（２），…，C2（４）は支持プレート52の縁で，先が伝導性コネクター76となる伝導性リード線75により互いに接続されている。したがって，電圧が伝導性コネクター76の適用されるとき，部分74のすべてのC2（０），C2（１），C2（２），…，C2（15）は同じ電圧または電位をもつ。他のカラム電極部分C0，C1，…C319は同様に構成される。ディスプレー10の第一の実施例において，ディスプレーのビデオ・レート更新部分10aおよび静的部分10bの両方に，320個のカラム電極部分がある。静的部分10bは同じカラムドライバー回路（以下で説明する）およびビデオ・レート更新部分10aをもつカラム電極部分を分かち合うが，それ自身のドライバー回路および静的部分10b上でイメージを表示するためのロー電極部分を有する。典型的には，所望の電気的および光学的特性を達成するために，ローおよびカラム電極部分が，それぞれのプレートに付設された後に，プレート52，54の表面57，58に，一以上の層が適用される。適切なコーティングは，ポリイミド樹脂および二酸化ケイ素（SiO2）を含む。
ローおよびカラム電極部分22，24は，部分22，24のローおよびカラム電極が整列し，画像素子または画素pi,jのアレーを形成すように，構成され，間隔が空けられる。たとえば，図２Aの中央に示されているように，p12,0およびp12,1が付された二つの画素が略示されている。画素p12,0はロー電極部分R12とカラム電極部分C0との交差点，とくに，二つの整列した電極，すなわちロー電極部分R12の電極R12（０）とカラム電極C0の電極C0（12）との交差点に形成される。画素P12,1はロー電極部分R12とカラム電極部分C1との交差点，とくに，二つの整列した電極，すなわちロー電極部分R12の電極R12（１）とカラム電極C1との交差点に形成される。
図２Bおよび図２Cは，受動マトリクス型ディスプレー10の構成をより正確に反映するローおよびカラム電極部分22，24の第二の場合を示す。図２Bに示されているように，プレート52，54は，基板プレート上に薄く矩形にコートされる透明な電極部分22，24を支持する。画素は整列したローおよびカラム電極部分22，24の交差または重なり合うところで生じる。図２Dは，ディスプレー10のビデオ・レート更新部分10aに対し，重なりあるローおよびカラム電極部分R0，R1，R2，…，R14，R15，C1，C1，…，C319からの画素アレー25を示す。画素アレー25は16個のローと320個のカラムからなる。
表示画素pi,j（図２D）のディスプレーの状態が，pi,jに適用される制御電圧により制御される。画素pi,jに適用される制御電圧は，ロー電極部分Riに適用される電圧とカラム電極部分Cjに適用される電圧との差である。上述したように，あるロー電極部分のすべての電極は，すべて同じ電位をもち，あるカラム電極部分にあるすべての電極は，すべて同じ電位をもつ。
したがって，
V(pi,j)=V(Ri)-V(Cj)
であり，ここで
V(pi,j)=電極Ri(j)およびCj(I)により画成される画素にかけられる電圧
V(Ri)=ロー電極部分Riに適用される電圧
V(Cj)=カラム電極部分Cjに適用される電圧
適用される制御電圧に依存して，画素は，三つの形態またはテクスチャー：平坦状，焦円錐状，およびホメオトロピック（homeotropic）の一つを呈する。平坦なテクスチャーでは，画素は入射光に対して高い反射率（反射状態）を呈する一方，焦円錐状テクスチャーでは，画素は入射光に対して前方への弱い反射を呈し，したがって非反射率（非反射状態）となる。これらの形態の両者は，ゼロの電場で安定である。平坦な形態は，典型的に，“on”状態と，焦円錐形態は“off”状態といわれる。ホメオトロピック形態は，透明状態（非反射状態）で，画素が適当な電場にしたがったときに成る。
図３Aおよび図３Bは，二つの異なる状態下で，非反射率状態から反射率状態，およびその逆に画素を動かすための，制御電圧および遷移路を示す。第一の状態において，図３Aに示されているように，画素への制御電圧の適用の期間は，40msのように比較的長い。第二の状態においては，図３Bに示されているように，画素への制御電圧の適用の期間は，1msのように比較的短い。平坦形態に切り替えられる，非選択のロー画素の十分な反射性を得ることに関連した条件と兼ね備えた，図３Aおよび図３Bに図示に遷移路の形状間の違いは，ビデオ・レート両立可能な更新レートで，ディスプレー10を駆動するために，ここで説明される累積駆動系の使用を必要とする。
用語“Von”は画素を高反射率状態（平坦形態）に変える目的で，制御電圧を画素に適用するときに使われる。用語“Voff”は，画素を低反射率状態（焦円錐状形態）に変える目的で，制御電圧を画素に適用するときに使われる。用語“Vnonselect”は，二つの制御電圧Von，Voffのいずれかが画素に適用されるとき以外の期間に，制御電圧を画素に適用するときに使われる。以下で説明するように，いつでも，今選択されたロー電極部分に対応するこれらの画素のみが，Von，Voffいずれかの制御電圧に従い，残りの画素，すなわち選択されないローの画素は，画素にかけられるVnonselect制御電圧に従う。図３Aおよび図 B３の遷移曲線の右側部分をみると分かるように，図３Aの，ある反射値における曲線80および曲線82の間の水平距離d1は図３Bの，同じ反射値における曲線80および曲線82の間の対応する水平距離d2よりも非常に短い。図３Aおよび図３Bの曲線80は，平坦形態のもともとの画素に対する遷移路を示す一方，図３Aおよび図３Bの曲線82は，焦円錐状形態のもともとの画素に対する遷移路を示す。したがって，図３Aから分かるように，VonとVoffとの差（ΔV）の10ボルトrms（ΔV=Von-Voff=40-30=10ボルトrm）は，図３Aの遷移路80，82に対し，40msのような比較的長い持続時間または期間，VonまたはVoff電圧が画素に適用されるときに，十分に低い反射状態，または十分に高い反射率状態に，望ましく画素を駆動するために十分である。しかし，図３Bからわかるように，同じ10ボルトのΔVは，図３Bの遷移路80，82に対し，1msのような比較的短い持続時間または期間，十分に低い反射率状態，または十分に高い反射率状態に画素を駆動するために十分である。
40msのVonまたはVoffの持続時間（“より良い”遷移路を与えるが）は，ビデオ更新レートと両立するには遅すぎる。1msのVonまたはVoffの期間が，ディスプレー10の急速な更新化をもたらすが，しかし，“より不良な”遷移路（すなわち，経路80，82の間の間隙は広い）となる。以下で説明するように，所望の反射レベルを得ることは，10ボルトのような値に限定されるΔVを必要とする。したがって，累積駆動系が，画素の形態を変更し，ビデオ・レート両立可能な更新化を達成するために必要とされる。
60ボルトmrsのVon電圧が，1msの間画素に適用されると，三つのこのような1msの電圧パルスを受信したとき，画素の反射率性が次第に変化することを図４は示す。画素に，1msの間，Vonを最初に適用したとき，遷移路82aは，画素に対してＲ１の反射率状態となる点118をとる。すなわち，画素の領域の一部が平坦形態に変換されている。画素へのVonの第二の適用で，遷移路82bは点120（より以上の領域が平坦形態に変換され，R2のより高い画素反射率性となる）をとる。画素へのVonの第三の適用で，遷移路82cは点122（さらに，より以上の領域が平坦形態に変換され，R3のより高い画素反射率性となる）をとる。この累積駆動工程の，対応する時間対反射性のグラフは，図４Bに示され，以下で説明する。図４Bから分かるように，六つまたは七つの適用は，画素反射率性を非常に高い反射率状態に駆動するために必要である。
50ボルトmrsのVoffが1ms，間適用されると，図５に示されているように，1msの電圧パルスを受信したとき，画素の反射率が徐々に変化する。画素に，1msの間，Vonを最初に適用したとき，遷移路80aは，画素に対してＲaの反射率状態となる点148をとる。すなわち，画素の領域の一部が焦円錐状形態に変換されている。画素へのVonの第二の適用で，遷移路80bは点150（より以上の領域が焦円錐状形態に変換され，Rbのより高い画素反射率となる）をとる。画素へのVonの第三の適用で，遷移路80cは点152（さらに，より以上の領域が焦円錐状形態に変換され，Rcのより高い画素反射率となる）をとる。この累積駆動工程の，対応する時間対反射性のグラフは，図5Bに示され，以下で説明する。図5Bから分かるように，六つまたは七つの適用は，画素反射率を非常に高い反射率状態に駆動するために必要である。
VonとVoffとの差が非常に小さいならば，“on”画素（平坦形態に切り替えられる画素）に対し，受け入れ難いレベルの低い反射性が生じることは分かった。言い換えるならば，VonとVoffとの差が，平坦形態に切り替えられる画素に対して非常に大きいときには，画素の反射性は，Vnonselectが画素に適用されるとき，期間中，所望の反射レベルに上がらない。受動マトリクス・ディスプレーにおいて，Von，VoffおよびVnonselectの大きさについての関係式は以下のとおりである。
Von-Voff=2×Vnonselect
図１９から分かるように，Vnonselectの種々の値に対する一群の曲線は，Von制御電圧パルスの適用の間，画素が受けるVnonselectが大きければ大きいほど，その画素に対し，低反射率状態から高反射率状態への変化を有効にするために，全Von時間はより長くなることを示している。図１８はVnonselect＝５ボルト（“ａ”により示された実線）とVnonselect＝10ボルト（“ｂ”により示された破線）の場合の反射率状態の違いを示し，画素が，時間，ton=1に対し60ボルトmsの，七つの一連のVon画素電圧適用の支配を受けていること（ここでtonの各適用が，15msの間，画素へのVnonselectの適用により分離される）が示されている。図１８から分かるように，Vnonselect＝５ボルトrmsでは，七つのVon電圧パルスの後，画素は高反射率状態に変化した。Vnonselect＝10ボルトmrsでは，しかし，画素は，七つのVon電圧パルスの適用後でさえ，高反射率状態に依然として達しなかった。したがって，Vnonselectの低い値は，ビデオ・レート両立可能な更新化に対してより適している。したがって，本発明の駆動系は，10ボルトrmsおよび５ボルトrmsのΔVを使用する。
コレステリー液晶材料18は，多数の短い電圧パルスをその材料への適用して形態を変化させることに関して強い累積的効果を呈することが分かった。図４Aおよび図４Bから分かるように，電圧波形100が制御電圧として，画素pi,jに適用されると，画素は図４Bに示されているように，低反射率性の焦円錐状形態から高反射率性の平坦形態に切り替わる。波形100は，ほぼゼロボルトを中心とし+/-60ボルトの振幅をもち，かつton=1msのパルス幅，または持続時間をもつ，実質的に矩形波形となる一連の電圧パルス102，104，106，108，110，112，114から成る。好適に，連続するパルス102の立ち上がり端の間の周期T，または時間は16msで，これは，周波数f（f=1/T=1/16ms=63Hz（ほぼ60Hzに等しい））に対応する。
図４Bの点116における画素反射率のグラフから分かる。画素反射率は，あるパルスの適用の間，減少し，各パルスの適用後に増加し，反射率のもっとも大きな増加は第一の適用電圧パルス102から生じ，連続してより小さい反射率の増加が，続く電圧パルス104，106，108，110，112，114の適用から生じる。六つから七つのパルスの後，画素pi,jは飽和し，すなわち，高反射率の平坦形態へ，基本的に全体として変換される。第一の電圧パルス102により，セルのいくつかの領域または範囲が焦円錐状形態からホメオトロピックな形態に移動する。ホメオトロピック形態が低反射率を呈するが，パルス102に関連した電場の除去で，ホメオトロピック形態の領域は高反射率の平坦形態へと緩和する。したがって，t1により示された最初のパルス102が終わった後に，画素の反射率は，図４Bのグラフ部分117により示された低反射率のレベルから，変更された領域の平坦な形態のため，中間の反射率のレベル118へと上がる。
第二の電圧パルス104を画素pi,jに適用することは，画素中の付加的な領域を，ホメオトロピックな形態に変換する。時間ｔ２で示された電圧パルス104の終わりで，画素反射率は，図４Bのグラブ部分120により示されたより高い反射率のレベルに上がる。六つまたは七つのパルスの後，画素pi,jは平坦形態になっている。図４Cは，それぞれが+/-60ボルトの矩形の波形をもつ電圧パルスの適用の間，それぞれが1msの間隔をもつ，一連となった15個の+/-5ボルトの矩形の波形パルスの影響を受けることを示す図４aの一部拡大図である。
同じ累積効果は，高反射率の平坦形態から低反射率の焦円錐状形態へと変化するときに，コレステリー液晶材料18により現れる。図５Aおよび図５Bから分かるように，電圧波形130が制御電圧として画素pi,jに適用されると，画素pi,jは図５Bに示されているように，高反射率の平坦形態から低反射率の焦円錐状形態へと切り替わる。波形130は，ゼロボルトを中心とした+/-50ボルトの振幅をもつ，実質的に矩形な波形の一連の電圧パルス132，134，136，138，140，142，144からなる。ハルスは，1msのパルス幅または期間をもち，そして連続するパルス102の立ち上がり端の間の16msとなる，周期T，または時間（f=60Hz）に対応する。画素pi,jは，それぞれが+/-50ボルトの矩形の波形をもつ電圧パルスの適用の間，それぞれが1msの期間をもつ，一連の15個の+/-5ボルトの矩形の波形をもつパルスの影響を受ける。
図５Bにおける点146の画素反射率のグラフから分かるであろう。画素の反射率は，各パルスの適用の間で減少し，ついで，パルスの適用前における反射率の値以下となる反射率の値に戻る。反射率におけるもっとも著しい減少は，第一の適用された電圧パルス132から生じ，連続した反射率の，より小さな減少は，続く電圧パルス134，136，138，140，142，144の適用から生ずる。六つまたは七つのパルス後，画素pi,jは飽和し，すなわち，基本的に全体として，低反射率の焦円錐状形態に変換される。第一の電圧パルス132により，画素pi,j内のセルのいくつかの領域または範囲が平坦形態から，焦円錐状形態に移動する。したがって，図５Aおよび図５ｂにおいて，t1により示された時間における第一のパルス132の開始後，画素の反射率は，変更した範囲の焦円錐状形態のため，高反射率のレベル147から中間の反射レベル148へと落ちる。
画素pi,jへの第二の電圧パルス134の適用は，画素中の付加的な領域を焦円錐状形態に変換する。時間t2での電圧パルスの印加で，画素の反射率は，図５Bにあるように，低反射率レベル150に落ちる。六つまたは七つのパルスの後，画素pi,jは焦円錐状形態になっている。
Ton=1msのパルス幅およびパルス適用の間の，16msの周期Tは，画素アレー25の16個のローが，周期T内で，ディスプレードライバー回路13により続いてアクセスされ，または選択されるように，選ばれた。さらに，画素の状態を，反射率から非反射率状態にまたはその逆に変えるために必要な時間は，六つまたは七つ程度のパルスである。したがって，ある画素pi,jを変えるための全更新化時間は，96から112ms（6×16ms/パルス=96ms，７×16ms/パルス=112ms）程度となる。16msごとにディスプレーのビデオ・レート更新化部分10aを更新化すること，および96から112msで画素状態を変化させることは，ビデオ・レートに対応し，すなわち，ディスプレー10の画素の，変化のレートは，人の目がディスプレー上のイメージの動きを連続している（ここでイメージの動きは比較的遅く動く）と認めるのには十分に早い。さらに，周波数f=60Hzはディスプレー10上において，パタパタとしないイメージをもたらす。
図９に示されているように，本発明のディスプレー・ドライバー回路13は，電気的に，ローおよびカラム電極部分22，24に接続され，そして同期され，選択されたカラム電極部分24，および選択されたロー電極部分，たとえばロー電極部分Ri部分に適用されたときに，+/-60ボルトで，持続時間が1msの，交番する矩形の波形をもつ電圧パルスか，または（図４Aおよび図５Bに関連して説明したような）+/-50ボルトで，持続時間が1msの，交番する矩形の波形をもつ電圧パルスを，選択されたロー電極部分Riの画素に適用することになる，単極性の電圧パルスを発生させる。
画素，たとえばpi,jが焦円錐状形態（低反射状態）であり，ディスプレー10のイメージを所望に変化させるため，平坦形態（高反射率状態）に変化させる必要があると，ディスプレー・ドライバー回路13は，画素pi,jに+/-60ボルトの電圧パルスを適用する。画素pi,jが平坦形態（高反射率状態）であり，変化させる必要がないと，ディスプレー・ドライバー回路13はまた，画素pi,jに+/-60ボルトの電圧パルスを適用する。
一方，画素pi,jが平坦形態（高反射状態）であり，ディスプレー10のイメージを所望に変化させるため，焦円錐状形態（低反射率状態）に変化させる必要があると，ディスプレードライバー回路13は，画素pi,jに+/-50ボルトの電圧パルスを適用する。画素pi,jが焦円錐状形態（低反射率状態）であり，変化させる必要がないと，ディスプレードライバー回路13はまた，画素pi,jに+/-50ボルトの電圧パルスを適用する。
単極性の波形操作の実施例
ディスプレー・ドライバー回路13は，プリント回路ボード上に設けられたロー・ドライバー回路150およびカラムドライバー回路200，コントローラ，および250上に設けられた関連回路，ならびにランプ（傾斜）電圧発生器300を含む。ロー電極部分22のそれぞれがプレート54の縁に接触子またはコネクターを有し，カラム電極部分24のそれぞれがプレート52の縁に接触子またはコネクターを有し，制御電圧をローおよびカラム電極部分にそれぞれ結合することを思い出されたい。ディスプレー・ドライバー回路13の制御/ロジック回路は，コントローラ（および関連回路）250に組み込まれる。
ロー・ドライバー回路150は，単一の，単極性駆ドライバー集積回路（IC）ディスプレードライバー151a（以後ロー・ドライバー151aという）を有する。ロー・ドライバー151aは32個の出力チャネルを有し，したがって32個のローを駆動でき，更新化することができる。適切なロー・ドライバー151aが，Supertex（カリフォルニア州，サニーベール）により販売されているモデルNo.HV623ディスプレー・ドライバーである。Supertex HV623ディスプレー・ドライバーは出力範囲が0-80ボルトで，128ボルトレベル，チップ当たり32個の出力チャネルをもつ単極性ドライバーである。ロー・ドライバー151aの，32個の出力シャネルのうち16個は，（図９において符号152により略示された）適切な縁の接続部分を介して16個のロー電極部分22に電気的に接続されている。同様に，カラム・ドライバー回路200は，カラム・ドライバーボード201a，201bに設けられ，SupertexモデルHV623のような，10個の単極性ディスプレー・ドライバー（以後カラム・ドライバー201a，201b，…，201jという）から成る。カラム・ドライバーのそれぞれは，適切な縁の接続部分（図９において符号202により略示され，とくに，偶数番号が付されたドライバー201a，201c，…，201iに対して符号202aにより，奇数番号が付されたドライバー201b，201d，…，201jに対しては符号202bにより示されているように）を介して，320個のカラム電極部分24の異なる一つに連結される32個の出力チャネルを有する。図９から分かるように，カラム・ドライバー回路は，五つのカラム・ドライバーをそれぞれが有する二つのドライバーボード220a，200bに分離される。カラム・ドライバー回路200の第一のボード200aは，偶数番号が付された電極部分（すなわち，C0，C2，C4，…，C318）を駆動する五つのカラム・ドライバー，すなわちドライバー1  201a（部分C0-C62を駆動），ドライバー3 201c（部分C64-C126を駆動），…，ドライバー9  201i（部分C256-C318を駆動）を含む。カラム・ドライバー回路200の第二のボード200bは，奇数番号が付された電極部分（すなわち，C1，C3，C5，…，C317）を駆動する五つのカラム・ドライバー，すなわちドライバー2 201b（部分C1-C63を駆動），ドライバー4  201d（部分C65-C127を駆動），…，ドライバー10  201j（部分C25-C319を駆動）を含む。
ローおよびカラム・ドライバー回路150，200は，ディスプレー10のビデオ・レート更新化部分10a上におけるデータの表示を，画素アレー25の各画素の反射率状態を制御することにより，制御する回路を含むコントローラ250に電気的に接続される。コントローラ250はまた，静的ディスプレー部分10b上の表示を制御する。コントローラ250からの，ローデータ，ロー制御ロジック・データ，カラム・データおよびカラム制御ロジック・データは，バス252，253，254，255のローおよびカラム・ドライバー回路150，200に与えられる。コントローラ250はまた，五つのプログラマブル・ロジック・デバイスPLD1 260，PLD2 262，PLD3 264，PLD4 266，PLD5 268，静的ランダム・アクセス・メモリー（SRAM）ユニット270およびタイマー272を含む。マイクロプロセッサ280がコントローラ250の回路の操作を制御する。コントローラ250は，VGAアダプター284から，バス282でイメージ・データを受信する。VGAアダプター274は順次，パーソナル・コンピュータ（pc）288から，バス286で入力を受信する。+5および+65ボルトDC入力信号が，ランプ電圧発生器300に連結されている。発生器300は，周波数がf=62.5kHz（T=16ミリ秒）で，０から60ボルトの振幅をもつランプ（傾斜）した電圧出力を発生する。図１１から分かるように，ランプ電圧発生器300は，ランプ回路部分400および増幅器回路部分402を含む。ランプ回路部分は，n-チャネル強化型MOSFETトランジスタQ1，Q2，Q3を含む。+65ボルトDC信号はトランジスタQ1のドレーンに結合されるが，+5ボルト信号は，Q3のゲートに入力される。ランプ回路400は，100kオーム電位計R1のワイパー408で，振幅範囲が０から60ボルトで，16ミリ秒ランプ時間をもつランプ出力電圧Vrを発生する。ランプ出力電圧Vr408は増幅器回路402のノード410において連結される。ランプ出力電圧Vrは，一対の演算増幅器OP1，OP2の非逆転入力ターミナルに連結される。+65ボルト電源はまた，各演算増幅器OP1，OP2の+V電源ターミナルに連結されるが，-5ボルト電源はまた，各演算増幅器の+V電源ターミナルに連結される。演算増幅器OP1の出力は，ロー・ドライバー151aおよび五つの，奇数番号が付されたカラム・ドライバー201a，201c，…，201iに連結されたランプ出力電圧Vreである。演算増幅器OP2の出力は，コネクター418において，五つの偶数番号がふされたカラム・ドライバー201b，201d，…，201iに連結される。ランプ電圧発生器300はまた，ロー・ドライバー151aおよび偶数番号が付されたカラム・ドライバー201b，201d，…，201iに連結された+65ボルトの，一定の振幅出力をもつVppeを発生する。他の+65ボルトの，一定の振幅出力をもつVppoは，奇数番号が付されたカラム・ドライバー201b，201d，…，201jに連結される。
以下で説明するように，ローおよびカラム・ドライバー回路150，200は単極性電圧波形を発生する。単極性電圧波形が同期化され，ロー電極部分22およびカラム電極部分24に適用されると，波形は結合して，上述したように，選択されたロー画素に適用される，+/-50ボルトの交番する，矩形波形の電圧パルスおよび+/-60ボルトの交番する，矩形波形の電圧パルスを生成する。
コントローラ250はデータ値のストリームをバス252にそって，ロー・ドライブ151aに送る。これらのデータ値はロー・ドライバー回路150により，出力されるべき所望の電圧値に対応する。ロー・ドライバー151aは128の電圧レベル値を考慮に入れることを思い出されたい。したがって，127の電圧レベル値により，ドライバー151は，ランプ電圧発生器300による電圧波形入力を，ゼロボルトで“止め”，ゼロボルトパルスを出力波形として発生する。一方，０の電圧レベル値により，ロー・ドライバー151aは，ランプ電圧発生器300による電圧波形入力がその最大の+60ボルト値に上昇することを可能にし，ランプ（傾斜）した部分および一定の電圧部分を有する60ボルトパルスを発生する。
ロー・ドライバーの電圧パルス出力が，二つの異なる出力値，60ボルトおよび５ボルト（両者とも以下で説明するが，ロー・ドライバー回路150から要求される）に対して，図７に略示されている。ロー・ドライバー回路150が，持続時間が0.5msの，60ボルト矩形波を発生することが要求される。コントローラ250は128のデータ値を，バス252を経てロー・ドライバー回路150に送る。このデータ値により，ロー・ドライバー151aは，ランプ電圧発生器300により生成された電圧波形がその最大値の60ボルトに上昇できるようにする。ゼロから60ボルトまでのランプ（傾斜）は16ミリ秒で生ずる。
ロー・ドライバー151aの出力波形は，図７において符号154で示されている。次に，振幅が+60ボルトで，持続時間が484ミリ秒（16ミリ秒+486ミリ秒＝500ミリ秒＝0.5msが全波形の持続時間）を有する波形154の，一様な電圧部分158がある。最後に，波形の立下り160は波形電圧をゼロボルトへと下降させて戻す。図７に示された波形154のグラフはランプ（傾斜）部分156をより明確に図示するために，比例してはいないが，波形154が実質的に持続時間0.5msの矩形波電圧パルスであると認識されるべきである。ランプ部分156は波形持続時間の，たかだか16/500×100＝3.2％を占めるだけである。
図７はまた，５ボルトに対するロー・ドライバー151aの電圧パルス出力を図示する。VGAアダプター・ロジック・ボード250は適切なデータ値を，ガス252を経てロー・ドライブ回路150に送る。このデータ値により，ロー・ドライブ151aは，ランプ電圧発生器により発生した電圧波形が５ボルトまで上昇できるようにし，そして切り取ることができるようにする。ゼロから５ボルトまでのランプ（傾斜）範囲は1.3ミリ秒で生ずる。
ロー・ドライバー151aの出力波形は，図７において符号164で示されている。波形164は1.3ミリ秒でゼロボルトからプラス60ボルトに傾斜するランプ部分166を有する。次ぎに，振幅が+5ボルトで，持続時間が498.7ミリ秒（1.3ミリ秒+498.7ミリ秒＝500ミリ秒＝0.5msが全波形の持続時間）を有する波形154の，一様な電圧部分158がある。最後に，波形の立下り端169は波形電圧を硬化し，ゼロボルトに戻す。ここで，波形164のランプ部分166は，波形持続時間の，たかだか1.3/500×100＝0.26％を占めるだけである。したがって，波形164は実質的に，持続時間が0.5msの矩形波電圧パルスである。
コントローラ250により発生し，バス252を経てロー・ドライブ回路150に連結された制御信号により，16個のロー電極部分が，ディスプレー10の底部から頂部へと，すなわち図２Dに示されているように，R0，R1，R2，…，R14の順に，連続して選択され，アドレスされる。ロー電極部分Riがアドレスされると，ロー部分Riは，ロー・ドライバー回路150により，持続時間が1.0msの第一の単極性波形170（図６）でもって，付勢される。残りの16個の選択されなかった，ロー電極部分R0，R1，Ri-1，Ri+1，…，R15は，持続時間がまた1.0msをもつ，第二の単極性波形172（図６）により，ローRiの付勢と同期してロー・ドライバー回路150により付勢される。
コントローラ250はまた，カラム電極部分24の付勢をロー電極部分22と同期させる。選択されたロー電極部分Riとカラム電極部分Cjとの交差に関連した画素pi,jが反射率性の平坦形態に切り替え，または平坦形態にあるならば，カラム・ドライバー回路200は，コントローラ250からの適切なカラム制御およびデータを受信したとき，持続時間が1msをもつ，第一の単極性波形210（図６）でもって，カラムCjを付勢する。ロー部分Riに適用される第一の波形170およびカラム部分Cj部分に適用される第一の波形210の組み合わせにより，画素pi,jにかける+/-60ボルトの，交番する矩形波制御電圧パルス290が生成される。パルス290の振幅および持続時間は，図４Aおよび図４Bに関連して前述した電圧パルス102，104，106，108，110，112，114のいずれか一つと似ている。さらに，前述のとおり，選択されたロー電極のローRiの周波数は，f=60Hzである。このように，平坦形態に切り替えられ，または平坦形態にある画素pi,jは，画素pi,jが非反射性焦円錐状形態に切り替えられるときまで，図４Aにおいて符号100により示された一連の，+/-60ボルト電圧パルスに支配される。
一方，選択されたロー電極部分Ri部分とカラム電極部分Cj部分との交差に関する画素pi,jが非反射性焦円錐の形態に切り替えられ，または焦円錐状形態にあると，カラムドライバー回路200は，コントローラ250からの適切なカラム制御およびデータを受信するとき，持続時間が1msの第二の単極性波形212（図６）でもって，カラムCjを付勢する。ロー部分Riに適用される第一の波形170およびカラム部分Cjに適用される第一の波形212の組み合わせにより，画素pi,jにかかる+/-50ボルトの，交番する矩形波制御電圧パルス292が生成される。パルス292の振幅および持続時間は，図５Aおよび図５Bに関連して前述した電圧パルス132，134，136，138，140，142，144のいずれか一つと似ている。焦円錐状形態に切り替えられ，または焦円錐状形態にある画素pi,jは，画素pi,jが焦円錐状形態に切り替えられるときまで，図５Aにおいて符号130により示された一連の，+/-50ボルト電圧パルスに支配される。
選択されたロー電極部分（部分Riではない部分）と，第一のカラム波形210により付勢されるカラム電極部分との交差に関連したこれら画素に関して，画素にかかる合成電圧パルス294（図６）は，低電圧の+/-5の矩形波形“保持（holding）”パルスである。パルス284は単に画素を表示形態に保持し，または画素が焦円錐状形態から平坦形態に変化されるならば，保持パルス294はホメオトロピック形態の領域を平坦形態に緩和させる。+/-5ボルトの“保持”パルス294は15ボルト（図３）ではなく，ディスプレー10の，現在の画素状態（反射性および非反射性）および，特にビデオ・レート更新化部分10aは変化しない。
最後に，選択されないロー電極部分（部分Riではない部分）と第二のカラム波形212により付勢されるカラム電極部分との交差に関するこれら画素に対し，画素にかかる構成電圧パルス296（図６）はまた，パルス294と似てはいるが位相と極性が逆の，低電圧+/-5の矩形波“保持”パルスである。パルス296は単に画素を表示形態に保持し，または画素が焦円錐状形態から平坦形態に変化するならば，保持パルス296はホメオトロピック形態領域を平坦形態に緩和させる。
図６に示されているように，ロー・ドライバー回路170により発生され，選択されたロー電極部分に適用される第一の単極性ロー波形170は，持続時間が0.5msの二つの部分からなるとみることができる。波形170の第一の部分は+60ボルトの振幅をもつ一方で，第二の部分はゼロボルトの振幅をもつ。ロー・ドライブ回路により発生され，選択されないロー電極部分に適用される第二の単極性ロー波形172もまた，持続時間が0.5msの二つの部分からなる。波形172の第一の部分は+5ボルトの振幅をもつ一方で，第二の部分は+55ボルトの振幅をもつ。
選択されたロー電極部分Ri部分に対応する画素，すなわちpi,a，pi,b，…，pi,j，pi,pに注目すると，画素pi,jは反射性の平坦形態に変えられ，または平坦形態のままであると，pi,jの対応するカラム電極部分，Cjは第一の単極性カラム波形210により付勢されなけらばならない。第一の単極性カラム波形210はカラム・ドライブ回路200により発生され，持続時間が0.5msの二つの部分からなるようにみることができる。波形210の第一の部分はゼロの振幅をもつ一方で，第二の部分は+60ボルトの振幅をもつ。ローおよびカラム波形170，172．210，212の適用は制御/ロジック回路350により同期化され，波形170および210の，第一の部分および第二の部分は以下の結果と同期して生じる。:第一の0.5msの部分に対し，画素pi,j制御電圧パルスは
0003736645.tif 000002
である。
第二の0.5msの部分に対し，画素pi,j制御電圧パルスは
0003736645.tif 000003
である。
画素pi,jが非反射性焦円錐状形態に変化し，または焦円錐状形態のままであると，pi,jの対応するカラム電極部分，Cjは第二の単極性カラム波形212により付勢されなけらばならない。第二の単極性カラム波形212はカラム・ドライブ回路200により発生され，持続時間が0.5msの二つの部分からなるようにみることができる。波形212の第一の部分は+10ボルトの振幅をもつ一方で，第二の部分は+50ボルトの振幅をもつ。ローおよびカラム波形170，172．210，212の適用は制御/ロジック回路250により同期化され，波形170および212の，第一の部分および第二の部分は以下の結果と同期して生じる。:第一の0.5msの部分に対し，画素pi,j制御電圧パルスは
0003736645.tif 000004
である。
第二の0.5msの部分に対し，画素pi,j制御電圧パルスは
0003736645.tif 000005
上述のとおり，第二の単極性ロー波形172は選択されないロー電極部分に適用され，持続時間が0.5msの二つの部分からなるとみることができる。波形172の第一の部分は+5ボルトの振幅を有する一方で，第二の部分は+55ボルトの振幅を有する。画素pi,jが選択されないロー電極部分，および部分に適用される第一のカラム波形を有するカラム電極部分に関連すると，画素pi,jは以下の制御電圧パルスにより付勢される。:
第一の0.5msの部分に対し，画素pi,j制御電圧パルスは
0003736645.tif 000006
である。
第二の0.5msの部分に対し，画素pi,j制御電圧パルスは
0003736645.tif 000007
画素pi,jが選択されないロー電極部分，および部分に適用される第二のカラム波形を有するカラム電極部分に関連すると，画素pi,jは以下の制御電圧パルスにより付勢される。:
第一の0.5msの部分に対し，画素pi,j制御電圧パルスは
0003736645.tif 000008
である。
第二の0.5msの部分に対し，画素pi,j制御電圧パルスは
0003736645.tif 000009
画素を平坦形態に変え，または平坦形態のままにするため，一連の+/-60ボルト電圧パルス290，ならびに画素を焦円錐状形態に変え，または焦円錐状形態のままにするため，一連の+/-50ボルト電圧パルス292を発生すべく選択された波形170，172，210，212が選択された理由は，選択されたロー電極部分での合成パルス290および292の間，ならびに選択されない電極部分での合成パルス294および296の間の振幅の差が一定の５ボルトであるからである。この電圧の差は，隣接したローとカラム電極部分の間のクロストークを最小にするため，許容可能な制限範囲にある。クロストークは，隣接したロー電極部分の間の電圧差および隣接したカラム電極部分の間の電圧差のために生じる。10ボルトのオーダーの電圧差が，ディスプレー10の画素状態を消すかまたは変えるクロストークの振幅を生じさせるレベル以下であることが実験的に観測された。
ロー・ドライブ151aの概要が図１４に示されている。符号300が付されたボックスから分かるように，ドライバー151aは，あるロー電極部分Ri部分に適用される所望の電圧レベルに対応する，コントローラ250からの７ビットのバイナリー“カウント”のストリームを受信する。電圧レベルは０から127のスケールにある。符号302が付されたボックスは，個々のロー電極部分R0-R15部分に結合されるドライバー151aの出力を示す。ドライバー151aの出力302は，ロー電極部分のそれぞれに対して一つの値である，電圧レベル値である。
偶数番号が付されたカラムのセットを駆動するカラム・ドライバー201aの代表例の概要が図１２に示されている。符号304が付されたボックスから分かるように，ドライバー201aは，ある偶数番号が付されたカラム電極部分Cj部分に適用される所望の電圧レベルに対応する，コントローラ250からの７ビットのバイナリー“カウント”のストリームを受信する。電圧レベルは０から127のスケールにある。符号306，308が付されたボックスは，個々の偶数の番号が付されたカラム電極部分C0-C62に結合されるドライバー151aの出力を示す。ドライバー201aの出力306．308は，偶数番号が付されたカラム電極部分のそれぞれに対して一つの値である，電圧レベル値である。
奇数の番号が付されたカラムの組を駆動するカラム・ドライバー201bの代表例の概要が図１３に示されている。符号310が付されたボックスから分かるように，ドライバー201bは，ある奇数番号が付されたカラム電極部分Cj部分に適用される所望の電圧レベルに対応する，コントローラ250からの７ビットのバイナリー“カウント”のストリームを受信する。電圧レベルは０から127のスケールにある。符号312，314が付されたボックスは，個々の奇数番号が付されたカラム電極部分C1-C63に結合されるドライバー151bの出力を示す。ドライバー201bの出力312，314は，偶数の番号が付されたカラム電極部分のそれぞれに対して一つの値である，電圧レベル値である。
双極性波形操作の実施例
本発明のディスプレー10の，第二の操作実施例ついての概要が図８および図９に示されている。この操作実施例においては，単極性とは反対に双極性波形はローおよびカラム・ドライバー回路により発生される。第一の操作実施例において説明のために付した参照番号は，第一と第二の操作実施例の間で異ならない要素を特定するために使用される。ビューア12（図示せず）およびディスプレー10（図１０に略示されている部分）は上述の要素と同じである。第一の操作実施例において，ディスプレー10はビデオ・レート更新化部分10aおよび静的レート更新化部分10bを含む。
ビューア12は，所望のイメージが表示されるようにディスプレーを付勢するために，ディスプレー10に連結されたディスプレー・ドライバー回路513を支持する。第一の実施例において，ディスプレー10の，16ロー×320カラムのカラムビデオ・レート更新化部分10a部分に関するディスプレー・ドライバー回路513の一部のみが図10に示され，ここで説明される。ディスプレー・ドライバー回路513は，ローおよびカラム電極部分（図示されてはいないが，上記ローおよびカラム電極部分22，24と同じものである）に電気的に連結され，かつ同期され，カラム電極部分24および選択されたロー電極部分Riに適用されたとき，1msの持続時間をもつ，+/-60ボルトの交番する矩形波電圧パルスか，または1msの持続時間をもつ，+/-50ボルトの交番する矩形波電圧パルス（図４Aおよび図４Bに関連して説明したように）を，選択されたロー電極部分Riの画素に適用することになる双極性電圧パルスを発生する。
ディスプレードライバー回路513は，ロー・ドライバー・ボードに設けられたロー・ドライバー回路550および二つのカラム・ドライバー・ボードに設けれたカラム・ドライバー・ボード・コントローラ（図示はされていなが，第一の操作実施例に関連して説明したコントローラ250と同様のもの），波形発生器700から成る。コントローラは，バス252，253を経てロー・ドライバー回路550に連結されるローデータおよびロー制御ロジックデータ，およびバス254，255を経てカラム・ドライバー回路600に連結されるカラムデータおよびカラム制御ロジックデータを生成する。ロー・ドライバー・回路550は，それぞれが四つのロー部分電極22に供することができる四つの双極性ドライバーICアナログスイッチ551a，551b，551d，551dを含む。適切なロー・ドライバーがSupertexにより販売されているモデルNo．HV20420アナログスイッチである。Supertex HV20420アナログスイッチは，-80から+80ボルトの出力範囲をもつ。四つのドライバー551a，551b，551d，551dは，適切な接続子（図10において符号552が付されて略示されている）を介して16個のロー電極部分22に電気的に連結されている。同様に，カラム・ドライバー回路600は，日本のS-MOS会社によりS-MOS SED1191Fのような，六つの双極性のSTMドライバー601（以後，カラム・ドライバー601a，601b，601c，601d，601e，601fとする）を有する。双極性の出力を達成するために，ドライバー601の出力はアースの上で浮動的となっている。
六つのカラム・ドライバー601a，601b，601c，…，601fのそれぞれは，適切な接続子（図１０に符号602により略示され，とくに偶数の番号が付されたカラム・ドライバー601a，601c，601d，601eに対して符号602aに，奇数の番号が付されたカラム・ドライバー601b，601d，601fに対して符号602ｂに略示されている）を経て，320個の，カラム電極部分24の異なる一つに，それぞれ連結された64の出力チャネルを有する。図１０から分かるように，カラム・ドライバー回路600は二組600a，600bとなった三つのドライバーに分割される。カラム・ドライバー回路600の第一のセット600aは，偶数の番号が付された電極カラム部分（すなわち，C0，C2，C4，…，C318），つまりドライバー1 601a（駆動部分C0-C126），ドライバー3 601c（駆動部分C128-C254），ドライバー5 601e（駆動部分C256-C318)を駆動する，三つのカラム・ドライバーを含む。カラム・ドライバー回路600の第二のセット600aは，奇数の番号が付された電極カラム部分（すなわち，C1，C3，C5，…，C319），つまりドライバー2 601b（駆動部分C1-C127），ドライバー4 601d（駆動部分C129-C5，ドライバー6 601f（駆動部分C257-C319）を駆動する，三つのカラム・ドライバーを含む。
ローおよびカラム・ドライバー回路550，600は，画素アレー25の各画素の反射状態を制御することにより，ディスプレー10上のデータ表示を制御するコントローラ250に電気的に接続されている。ロー・ドライバー回路550に対するコントローラからのロー・データ信号はデータバス252に与えられる一方で，カラム・ドライバー回路600に対するコントローラからのカラム・データ信号はデータバス254に与えられる。ロー・ドライバー回路550に対するコントローラからのロー制御ロジック・データ信号はデータバス253に与えられる一方で，カラム・ドライバー回路600に対するコントローラからのカラム制御ロジック・データ信号はデータバス255に与えられる。
波形発生器700に，+55および-55ボルトのDC入力が連結されている。発生器700は，周波数がf=62.5kHz（T=16ミリ秒）の，+/-55ボルトの交番する矩形波の電圧出力706を発生する。矩形波電圧出力706は順次，ロー・ドライバー回路550のロー・ドライバー551a，551b，551c，551dに連結されている。カラム・ドライバー回路600のカラム・ドライバー601a，601b，...，601fは+5ボルトおよび-5ボルトDC入力に連結されている。以下で説明するように，ローおよびカラム・ドライバー回路550，600は双極性の電圧波形を発生する。双極性の電圧波形が同期され，カラム電極部分22およびカラム電極部分24に適用されると，選択されたローRiの画素にかけられる+/-60ボルトの交番する矩形波電圧パルスと，+/-50ボルトの交番する矩形波電圧パルスとの波形組み合わせは前述のとおりである。
ロー・ドライバー回路550に連結されたコントローラにより発生したロー制御ロジックデータ信号により，16個のロー電極部分22のそれぞれが，ビデオ更新化ディスプレー10aの底部から頂部へと，すなわち図2Dに示されているように，R0，R1，R2，…R14，R15の順に，連続して選択され，またはアドレスされる。ロー電極部分Riがアドレスされると，ロー部分Riは，ロー・ドライバー回路550により，接続時間が1.0msの第一の双極性波形170（図８）でもって，付勢される。残りの16個の選択されなかった，ロー電極部分R0，R1，Ri-1，Ri+1，…，R15は，図８において符号572により示されているように付勢されない。
コントローラ250はまた，カラム電極部分24の付勢をロー電極部分22と同期させる。選択されたロー電極部分Riとカラム電極部分Cjとの交差に関連した画素pi,jが反射性の平坦形態に切り替え，または平坦形態にあるならば，カラム・ドライバー回路600は，コントローラからの適切なカラム制御およびデータを受信したとき，持続時間が1msをもつ，第一の単極性波形610（図８）でもって，カラムCjを付勢する。ロー部分Riに適用される第一の波形570およびカラム部分Cj部分に適用される第一の波形610の組み合わせにより，画素pi,jにかける+/-60ボルトの交番する矩形波制御電圧パルス290が生成される。パルス690の振幅および持続時間は，図４Aおよび図４Bに関連して前述した電圧パルス102，104，106，108，110，112，114のいずれか一つと似ている。さらに，前述のとおり，選択されたロー電極のローRiの周波数は，f=60Hzである。このように，平坦形態に切り替えられ，または平坦形態にある画素pi,jは，画素pi,jが非反射性焦円錐状形態に切り替えられるときまで，図４Aにおいて符号100により示された一連の，+/-60ボルト電圧パルスに支配される。
一方，選択されたロー電極部分Ri部分とカラム電極部分Cj部分との交差に関する画素pi,jが非反射性焦円錐の形態に切り替えられ，または焦円錐状形態にあると，カラムドライバー回路600は，コントローラ250からの適切なカラムデータを受信するとき，持続時間が1msの第二の単極性波形612（図８）でもって，カラムCjを付勢する。ロー部分Riに適用される第一の波形570およびカラム部分Cj部分に適用される第一の波形612の組み合わせにより，画素pi,jにかかる+/-50ボルトの交番する矩形波制御電圧パルス692が生成される。パルス692の振幅および持続時間は，図５Aおよび図５Bに関連して前述した電圧パルス132，134，136，138，140，142，144のいずれか一つと似ている。焦円錐状形態に切り替えられ，または焦円錐状形態にある画素pi,jは，画素pi,jが焦円錐状形態に切り替えられるときまで，図５Aにおいて符号130により示された一連の，+/-50ボルト電圧パルスに支配される。
選択されたロー電極部分（部分Riではない部分）と，第一のカラム波形610により付勢されるカラム電極部分との交差に関連したこれら画素に関して，画素にかかる合成電圧パルス694（図８）は，低電圧の+/-5の矩形波形“保持（holding）”パルスである。パルス684は単に画素を表示形態に保持し，または画素が焦円錐状形態から平坦形態に変化されるならば，保持パルス694はホメオトロピック形態の領域を平坦形態に緩和させる。+/-5ボルトの“保持”パルス694は15ボルト（図３）ではなく，ディスプレー10の，現在の画素状態（反射性および非反射性）および，特にビデオ・レート更新化部分10aは変化しない。
最後に，選択されないロー電極部分（部分Riではない部分）と第二のカラム波形612により付勢されるカラム電極部分との交差に関するこれら画素に対し，画素にかかる構成電圧パルス696（図６）はまた，パルス694と似てはいるが位相と極性が逆の，低電圧+/-5の矩形波“保持”パルスである。パルス696は単に画素を表示形態に保持し，または画素が焦円錐状形態から平坦形態に変化するならば，保持パルス696はホメオトロピック形態領域を平坦形態に緩和させる。
図８に示されているように，ロー・ドライバー回路570により発生され，選択されたロー電極部分に適用される第一の双極性ロー波形570は，持続時間が0.5msの二つの部分からなるとみることができる。波形570の第一の部分は+55ボルトの振幅をもつ一方で，第二の部分は-55ボルトの振幅をもつ。“波形”572は上記のようにゼロボルトの振幅をもつ。
選択されたロー電極部分Ri部分に対応する画素，すなわちpi,a,pi,b,…,pi,j,…,pi,pに注目すると，画素pi,jは反射性の平坦形態に変えられ，または平坦形態のままであると，pi,jの対応するカラム電極部分，Cjは第一の双極性カラム波形610により付勢されなければならない。第一の双極性カラム波形610はカラム・ドライブ回路600により発生され，持続時間が0.5msの二つの部分からなるようにみることができる。波形610の第一の部分は-5ボルトの振幅をもつ一方で，第二の部分は+5ボルトの振幅をもつ。ローおよびカラム波形670，672，610，612の適用はコントローラ250により同期化され，波形670および610の，第一の部分および第二の部分は以下の結果と同期して生じる。：
第一の0.5msの部分に対し，画素pi,j制御電圧パルスは
0003736645.tif 000010
である。
第二の0.5msの部分に対し，画素pi,j制御電圧パルスは
0003736645.tif 000011
である。
画素pi,jが非反射性焦円錐の形態に変化し，または焦円錐の形態のままであると，pi,jの対応するカラム電極部分，Cjは第二の双極性カラム波形612により付勢されなけらばならない。第二の双極性カラム波形612はカラム・ドライバー回路600により発生され，持続時間が0.5msの二つの部分からなるようにみることができる。波形612の第一の部分は+5ボルトの振幅をもつ一方で，第二の部分は-5ボルトの振幅をもつ。ローおよびカラム波形570，572.610，612の適用はコントローラ250により同期化され，波形570および612の，第一の部分および第二の部分は以下の結果と同期して生じる。：
第一の0.5msの部分に対し，画素pi,j制御電圧パルスは
0003736645.tif 000012
である。
第二の0.5msの部分に対し，画素pi,j制御電圧パルスは
0003736645.tif 000013
上述のとおり，第二の単極性ロー“波形”572はゼロの振幅をもつ。画素pi,jが選択されないロー電極部分，および部分に適用される第一のカラム波形を有するカラム電極部分に関連すると，画素pi,jは以下の制御電圧パルスにより付勢される。：
第一の0.5msの部分に対し，画素pi,j制御電圧パルスは
0003736645.tif 000014
である。
第二の0.5msの部分に対し，画素pi,j制御電圧パルスは
0003736645.tif 000015
画素pi,jが選択されないロー電極部分，および部分に適用される第二のカラム波形を有するカラム電極部分に関連すると，画素pi,jは以下の制御電圧パルスにより付勢される。：
第一の0.5msの部分に対し，画素pi,j制御電圧パルスは
0003736645.tif 000016
である。
第二の0.5msの部分に対し，画素pi,j制御電圧パルスは
0003736645.tif 000017
第一の他の実施例−二重ロー・ドライバー形態
この実施例において，図１５および図１５Aに示されているように，ビューア12’が受動マトリクスコレステリー液晶ディスプレー10’を含む。ディスプレー10’はビデオ・レート更新化部分10a’（第一の操作実施例のビデオ・レート更新化部分10aと同様のもの）および静的部分10b’（第一の操作実施例の静的部分10bと同様のもの）を含む。この実施例のビデオ・レート更新化部分10a’は，32個の電極部分ローおよび320個の電極部分カラムを含み，二つの区分UH，LHから成る。ディスプレー・ドライバー回路700は，ロー・ドライバー回路750およびカラム・ドライバー回路800，ランプ電圧発生器（第一の操作実施例において説明したランプ電圧発生器300と同様のもの），ならびにコントローラ（第一の操作実施例において説明したコントローラおよび関連回路250と同様のもの）を含む。カラム・ドライバー回路800は二重または二組のカラム・ドライバー回路801，802を含み，それぞれはカラム・ドライバー・ボードに設けられている。第一組のカラム・ドライバー回路801はビデオ・レート更新化部分10a’の上方区分UHにあるカラム電極部分（もちろんディスプレー10’の静的部分10b’と関連したカラム電極部分も）を駆動する。第二組のカラム・ドライバー回路802はビデオ・レート更新化部分10a’の下方区分LHにあるカラム電極部分を駆動する。上方区分UHのカラム電極部分は，図１５Aにおいて，水平線810により示された下方区分HLのカラム電極部分に連結されていない。
ビデオ・レート更新化部分10a’の上方区分UHは，ロー・ドライバー・ボードに設けられたロー・ドライバー回路750のロー・ドライバー1 751aの16個の出力チャネルにより駆動される，一組となる16個の電極部分のロー（図示せず）を含む。ロー・ドライバー1 751aは，第一の操作実施例において説明したロー・ドライバー151aと同様のものである。上方区分UHはまた，10個のカラム・ドライバー：ドライバー1 801a，ドライバー2 801b，…，ドライバー10 801j（それぞれは32個のカラム電極部分を駆動する）を含む，ドライバー・ボードに設けられた第一組のカラム・ドライバー回路801により駆動される320個の電極部分のカラムを含む。10個のドライバー1 801a，ドライバー2 801b，…，ドライバー10 801jは，第一の操作実施例において説明した10個のドライバー1 201a，ドライバー2 201b，…，ドライバー10 201jと同様のものである。
同様に，ビデオ・レート更新化部分10a’の上方区分LHはロー・ドライバー回路750のロー・ドライバー1 751aの残りの16個の出力チャネルにより駆動される，一組となる16個の電極部分のロー（図示せず）を含む。ロー・ドライバー1 751aは，第一の操作実施例において説明したロー・ドライバー151aと同様のものである。上方区分UHはまた，10個のカラム・ドライバー802：ドライバー1 802a，ドライバー2 802b，…，ドライバー10 802j（それぞれは32個のカラム電極部分を駆動する）を含む，第二組のカラム・ドライバー回路802により駆動される320個の電極部分のカラム（図示せず）を含む。10個のドライバー1 802a，ドライバー2 802b，…，ドライバー10 802jは，第一の操作実施例において説明した10個のドライバー1 201a，ドライバー2 201b，…，ドライバー10 201jと同様のものである
第一組および第二組のカラム・ドライバー801a，801b，…，801j，802a，802b，…，802jはバス254を介してコントローラからカラム・データ信号を受信する。ロー・ドライバー1 751aはバス252を介してコントローラからロー・データを受信し，バス253を介してコントローラからロー制御ロジック・データを受信する。
上方および下方区分UH，LHの両者の更新化は独立に生じ，その結果ビデオ・レート更新化部分10a’に対する全更新化時間は依然として96-112msの範囲にある。コントローラは，更新化工程のタイミングを調整し，その結果ビデオ・レート更新化部分10a’の上方および下方区分UH，LHに表示されるイメージは統一されたイメージの半分の部分を適切に整合する。
第二の他の実施例−インターレースされた二つの形態
この実施例において，図１６および図１６Aに示されているように，ビューア１２”が受動マトリクス・コレステリー液晶ディスプレー10”を含む。ディスプレー10”はビデオ・レート更新化部分10a”（第一の操作実施例および第一の他の実施例のビデオ・レート更新化部分10aおよび10a’と同様のもの）および静的部分10b”（第一の操作実施例および第一の他の実施例の静的部分10bおよび10b’と同様のもの）を含む。この実施例のビデオ・レート更新化部分10a”は，64個の電極部分のロー，および320個の電極部分のカラムを含み，二つの独立した区分UH，LHから成る。静的部分10b”は256個の電極部分のローおよび320個の電極部分のカラムを含む。
ディスプレー・ドライバー回路900は，ロー・ドライバー回路950およびカラム・ドライバー回路1000（個別のドライバー・ボードに設けられた二組のカラム・ドライバー回路1001，1002），ランプ電圧発生器（第一の操作実施例において説明したランプ電圧発生器300と同様のもの），ならびにコントローラ（第一の操作実施例において説明したコントローラおよび関連回路250と同様のもの）を含む。カラム・ドライバー回路1000は二つまたは二組のカラム・ドライバー回路1001，1002を含み，それぞれはカラム・ドライバーボードに設けられている。第一組のカラム・ドライバー回路1001はビデオ・レート更新化部分10a”の上方区分UHにあるカラム電極部分（もちろんディスプレー10”の静的部分10b”と関連したカラム電極部分も）を駆動する。第二組のカラム・ドライバー回路1002はビデオ・レート更新化部分10a”の下方区分LHにあるカラム電極部分を駆動する。上方区分UHのカラム電極部分は，図１６Aにおいて，水平線1010により示された下方区分HLのカラム電極部分に連結されていない。
この実施例のビューア12”’のすべての要素は，区分LHおよびUHの両方が32個の電極部分を有することから，二つのロー・ドライバー，ドライバー1 951a，ドライバー2 951bが必要とされることを除き，上述したビューア12’の二組のロー・ドライバーの実施例の場合と同じである。ドライバー951a，951bは第一の実施例のドライバー1 151a，151bと同様のものである。ロー・ドライバー1 951aはロー電極部分R0-R31を更新化する一方，ロー・ドライバー1 951bはロー電極部分R32-R63を更新化する。各ロー・ドライバーに対する更新化シーケンスまたはパターンは以下のとおりである。
0003736645.tif 000018
このように，インターレースされ，またはインターリーブされた二つの形態において，ある画素のローが，そのロー・ドライバーの二つの相互作用ごとに一度，すなわち2×16ms=32msごとに一度，選択され更新化される。したがって，個々の画素pi,jの反射状態を変化させるための全時間は前述の実施例に場合に必要な時間の倍である。：反射状態の変化時間=連続パルスの間で６パルス×32ms=192ms。192msのこの更新化レートはビデオ更新化レートとして特徴付けるには非常に遅い。
第三の他の実施例−インターレースされた三つの形態
図１７および図１７Aに示されている実施例は，さらに，近ビオ更新化レートで更新化される画素のローの数を96に上昇させるために，インターレースされ，またはインターリーブされた二つの場合をインターレースされ，またはインターリーブされた三つの場合に拡張するものである。この実施例において，ビューア12”’が受動マトリクス・コレステリー液晶ディスプレー10”’を含む。ディスプレー10”’はビデオ・レート更新化部分10a”’（第一の操作実施例ならびに第一および第二の他の実施例のビデオ・レート更新化部分10a，10a’および10a”’と同様のもの）および静的部分10b”’（第一の操作実施例ならびに第一および第二の他の実施例の静的部分10b，10b’および10b”と同様のもの）を含む。この実施例のビデオ・レート更新化部分10a”’は，96個の電極部分のロー，および320個の電極部分のカラムを含み，二つの区分UH，LHから成る。静的部分10b”’は224個の電極部分のロー，および320個の電極部分のカラムを含む。
ディスプレー・ドライバー回路1100は，ロー・ドライバー回路950およびカラム・ドライバー回路1000（個別のドライバー・ボードに設けられた二組のカラム・ドライバー回路1201，1202），ランプ電圧発生器（第一の操作実施例において説明したランプ電圧発生器300と同様のもの），ならびにコントローラ（第一の操作実施例において説明したコントローラおよび関連回路250と同様のもの）を含む。カラム・ドライバー回路1200は二重または二組のカラム・ドライバー回路1201，1202を含み，それぞれはカラム・ドライバーボードに設けられている。第一組のカラム・ドライバー回路1201はビデオ・レート更新化部分10a”’の上方区分UHにあるカラム電極部分（もちろんディスプレー10”’の静的部分10b”’と関連したカラム電極部分も）駆動する。第二組のカラム・ドライバー回路1202はビデオ・レート更新化部分10a”’の下方区分LHにあるカラム電極部分を駆動する。上方区分UHのカラム電極部分は，図１６Aにおいて，水平線910により示された下方区分HLのカラム電極部分に連結されていない。
この実施例のビューア12”’のすべての要素は，ビューア12’の二重のロー・ドライバーの実施例，および上述したビューア12’の二重のロー・ドライバーのインターリーブされた構成実施例の場合と同じである。しかし，この実施例において，三つのドライバー，ドライバー1 1151a，ドライバー2 1151b，ドライバー3 1151cがある。ロー・ドライバー1 1151aはロー電極部分R0-R31部分に接続され，ロー・ドライバー2 1151cはロー電極部分R32-R63部分に接続され，ロー・ドライバー3 1151dはロー電極部分R64-R95部分に接続される。各ロー・ドライバーに対する更新化シーケンスまたはパターンは以下のとおりである。
0003736645.tif 000019
このように，インターリーブされた三つの形態において，ある画素のローが，そのロー・ドライバーの三つの相互作用または走引ごとに一度，すなわち3×16ms=48msごとに一度，選択され更新化される。したがって，個々の画素pi,jの反射状態を変化させるための全時間は前述の実施例に場合に必要な時間の倍である。：反射状態の変化時間=連続パルスの間で６パルス×48ms=288ms。288msのこの更新化レートはビデオ更新化レートとして特徴付けるには非常に遅い。
本発明を特定例をもって説明してきたが，本発明の思想および請求の範囲内の開示範囲からすべての修正および変更をなし得る。
【図１】
0003736645.tif 000020
【図１Ａ】
0003736645.tif 000021
【図２Ａ】
0003736645.tif 000022
【図２Ｂ】
0003736645.tif 000023
【図２Ｃ】
0003736645.tif 000024
【図２Ｄ】
0003736645.tif 000025
【図３Ａ】
0003736645.tif 000026
【図３Ｂ】
0003736645.tif 000027
【図４Ａ】
0003736645.tif 000028
【図４Ｂ】
0003736645.tif 000029
【図４Ｃ】
0003736645.tif 000030
【図４Ｄ】
0003736645.tif 000031
【図５Ａ】
0003736645.tif 000032
【図５Ｂ】
0003736645.tif 000033
【図５Ｃ】
0003736645.tif 000034
【図６】
0003736645.tif 000035
【図７】
0003736645.tif 000036
【図８】
0003736645.tif 000037
【図９】
0003736645.tif 000038
【図１０】
0003736645.tif 000039
【図１１】
0003736645.tif 000040
【図１２】
0003736645.tif 000041
【図１３】
0003736645.tif 000042
【図１４】
0003736645.tif 000043
【図１５】
0003736645.tif 000044
【図１５Ａ】
0003736645.tif 000045
【図１６】
0003736645.tif 000046
【図１６Ａ】
0003736645.tif 000047
【図１７】
0003736645.tif 000048
【図１７Ａ】
0003736645.tif 000049
【図１８】
0003736645.tif 000050
【図１９】
0003736645.tif 000051