(57)【特許請求の範囲】
【請求項１】
第１の電流と第２の電流により定まる貫通電流であって増幅器の出力段に流れる前記貫通電流を検出する電流検出回路において、
第１トランジスタと第２トランジスタを備えるモニタ部と、
第４トランジスタ及び第５トランジスタを備える電流検出部と、
一定電流を供給するための定電流源と、
前記第１トランジスタのドレイン又はコレクタ電極を入力とし、前記第１の電流を流すためのトランジスタに流れる当該第１の電流、及び前記第２の電流を流すためのトランジスタに流れる当該第２の電流を一定値に制御するフィードバック回路と、
を備え、
前記第４トランジスタのゲート又はベース電極は、前記第１の電流を流すためのトランジスタのゲート又はベース電極に接続され、
前記第５トランジスタのドレイン又はコレクタ電極は、前記第４トランジスタのドレイン又はコレクタ電極に接続され、
前記第５トランジスタのゲート又はベース電極は、当該第５トランジスタのドレイン又はコレクタ電極に接続され、
前記第１トランジスタのドレイン又はコレクタ電極は、前記定電流源に接続され、
前記第１トランジスタのゲート又はベース電極は、前記第５トランジスタのゲート又はベース電極に接続され、
前記第２トランジスタのドレイン又はコレクタ電極は、当該第１トランジスタのソース又はエミッタ電極に接続され、
前記第２トランジスタのゲート又はベース電極は、前記第２の電流を流すためのトランジスタのゲート又はベース電極に接続され、
前記第２トランジスタのソース又はエミッタ電極は、接地されており、
前記第１トランジスタ及び第２トランジスタは、同一の特性を有することを特徴とする電流検出回路。
【請求項２】
請求項１に記載の電流検出回路において、
前記モニタ部は、更に、第６トランジスタと第７トランジスタを備え、
前記第６トランジスタのドレイン又はコレクタ電極は、前記第１トランジスタのドレイン又はコレクタ電極に接続され、
前記第６トランジスタのゲート又はベース電極は、前記第２トランジスタのゲート又はベース電極に接続され、
前記第７トランジスタのゲート又はベース電極は、前記第１トランジスタのゲート又はベース電極に接続され、
前記第７トランジスタのドレイン又はコレクタ電極は、前記第６トランジスタのソース又はエミッタ電極に接続され、
前記第７トランジスタのソース又はエミッタ電極は、接地されていることを特徴とする電流検出回路。
【請求項３】
請求項１又は２に記載の電流検出回路において、
前記第１トランジスタ、前記第２トランジスタ、及び前記第５トランジスタはｎチャネル型であり、前記第４トランジスタはｐチャネルであることを特徴とする電流検出回路。
【請求項４】
請求項１乃至３の何れか一項に記載の電流検出回路を有することを特徴とする増幅器。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は電流検出回路及びそれを用いた増幅器に係り、特に、より少ない素子数で電流検出を行って、被検出部の電流を一定値に制御する電流検出回路、並びに該電流検出回路の使用によって電源の低電圧化に対応し得る増幅器に関する。
【０００２】
低周波用増幅器について大きく分けると、Ａ級、Ｂ級及びＡＢ級の各増幅器に分けられる。これらの特徴を挙げると、Ａ級増幅器では信号歪みが小さいが、消費電力が大きく、またＢ級増幅器では信号歪みが大きいが、消費電力が小さく、更にＡＢ級増幅器では信号歪みが小さく、消費電力も小さいという特徴がある。
【０００３】
例えば、スピーカ駆動用増幅器などに求められる大電流出力・低歪という要求がある場合に、Ａ級増幅器では無信号時の消費電力が問題となり、Ｂ級増幅器ではクロスオーバー歪が問題となるので、一般的にＡＢ級増幅器が用いられている。
【０００４】
近年、消費電力を抑えるために電源の低電圧化が行われているので、増幅器においても低電圧電源に対応した設計を行う必要がある。
【０００５】
【従来の技術】
図１０に従来（第１従来例）のＡＢ級増幅器の回路図を示す。
第１従来例のＡＢ級増幅器は、差動増幅器１１、電流Ｉref を供給する定電流源Ｉｒ１１及びＩｒ１２、並びにｐチャネルトランジスタＴｒ１０，Ｔｒ１２及びｎチャネルトランジスタＴｒ１１，Ｔｒ１３を備えている。
【０００６】
図１１は第１従来例の動作を説明する図であり、図１１（ａ）はＡＢ級増幅器における差動増幅器１１の入出力対応表であって、差動増幅器１１の差動入力Ｖ+ ，Ｖ- に基づく電流Ｉ1 ，Ｉ2 への変換を説明する。図中、Ｇは差動増幅器の利得である。また、“＊”は乗算の演算子であり、本明細書の以下の記述及び他の図面中においても同様とする。
【０００７】
また、図１１（ｂ）は差動入力Ｖ+ ，Ｖ- と各部の電流の関係を示すものであり、Ｉp はｐチャネルトランジスタＴｒ１０を流れる電流、Ｉn はｎチャネルトランジスタＴｒ１１を流れる電流、並びに、Ｉt はＡＢ級増幅器の出力段に流れる微小な貫通電流である。ここで、貫通電流Ｉt の定義は、電流Ｉp と電流Ｉn を比較して小さい方、とする。
【０００８】
更に、図１１（ｃ）は差動入力Ｖ+ ，Ｖ- と各部電流Ｉ1 ，Ｉ2 の関係を示すものである。
貫通電流は、クロスオーバー歪をなくすために必要であるが、大きいと消費電力が増加するのでなるべく小さい方がよい。
【０００９】
この第１従来例の回路方式は構成が簡単という利点があるが、次のような問題点もある。即ち、トランジスタの特性の変動によって貫通電流Ｉt は変動するため、貫通電流Ｉt が０にならないように多めにとる必要があり、その結果、回路の消費電力が増加するという点である。
【００１０】
この問題点をなくすための回路方式として、図１２に示すような第２従来例のＡＢ級増幅器がある。図１２（ａ）はＡＢ級増幅器の全体回路図、同図（ｂ）はフィードバック系（電流検出回路）の回路図である。
【００１１】
図１２（ａ）において、第２従来例のＡＢ級増幅器は、差動増幅器１１、電流検出回路１２、並びにｐチャネルトランジスタＴｒ１０，Ｔｒ１２及びｎチャネルトランジスタＴｒ１１，Ｔｒ１３を備えている。
【００１２】
図１２（ｂ）において、電流検出回路１２は、電流Ｉref を供給する定電流源Ｉｒ１、並びにｐチャネルトランジスタＴｒ２，Ｔｒ３，Ｔｒ８，Ｔｒ９，Ｔｒ２２及びｎチャネルトランジスタＴｒ１，Ｔｒ４，Ｔｒ６，Ｔｒ７，Ｔｒ２１を備えている。
【００１３】
このＡＢ級増幅器は、増幅器の出力段（トランジスタＴｒ１０及びＴｒ１１）に一定の貫通電流Ｉt が流れるように、フィードバック系（電流検出回路）による負帰還をかける、という回路方式である。
【００１４】
以下、図１２の第２従来例のＡＢ級増幅器の動作について説明するが、その前にトランジスタサイズについて定義する。
Ｔｒ２／Ｔｒ１＝Ｘ
と表記したとき、トランジスタＴｒ１とＴｒ２のサイズの比がＸであるとする。
【００１５】
ドレイン電流はトランジスタサイズに比例するので、例えば、トランジスタＴｒ１とＴｒ２でカレントミラーを組んだとき、トランジスタＴｒ２に流れる電流はトランジスタＴｒ１に流れる電流のＸ倍ということになる。
（１）入力について
差動入力Ｖ+ ，Ｖ- と電流Ｉ1 ，Ｉ2 の対応は、第１従来例と同様に図１１（ａ）に示す如くなる。
（２）電流検出について
図１２（ｂ）に示す電流検出回路では、トランジスタＴｒ１〜Ｔｒ４、並びにＴｒ２１及びＴｒ２２によって貫通電流Ｉt を検出するが、その検出動作について説明する。
【００１６】
ここで、次のトランジスタサイズの関係を持つものとする。
Ｔｒ１０／Ｔｒ３＝Ｔｒ１１／Ｔｒ２１＝Ｓ            …（１）
Ｔｒ４／Ｔｒ１  ＝Ｔｒ２２／Ｔｒ２  ＝Ｔ            …（２）
電流Ｉe は、
Ｉe ＝（１／Ｓ）＊Ｉt                               …（３）
となるので、貫通電流Ｉt に比例する。また、トランジスタＴｒ４及びＴｒ２２は５極管領域で動作するので、ノードＰ点の電圧をＶP とすると、次式が成立する。
【００１７】
Ｉ（Ｔｒ４）＝β（Ｖg1−ＶP −Ｖthn ）2 ／２        …（４）
Ｉ（Ｔｒ２２）＝β（ＶP −Ｖg2−｜Ｖthp ｜）2 ／２  …（５）
Ｉ（Ｔｒ４）＝Ｉ（Ｔｒ２２）                        …（６）
ここに、Ｖg1，Ｖg2はそれぞれトランジスタＴｒ１，Ｔｒ２のゲート電圧、Ｖthn ，Ｖthp はそれぞれｎチャネル及びｐチャネルトランジスタのしきい値電圧である。
【００１８】
従って、上記式（４）〜（６）によって電圧Ｖg1，Ｖg2，ＶP は一意に決まる。
この時、ノードＱ点の電圧をＶQ とすると、
ＶP ＝ＶQ                                           …（７）
となる。これは、トランジスタＴｒ１とＴｒ２について式（４）〜（６）と同様な式が成り立ち、電圧Ｖg1，Ｖg2が共通であるためである。よって、
Ｉ（Ｔｒ１）＝Ｉ（Ｔｒ２）＝（１／Ｔ）＊Ｉe         …（８）
式（３）と式（８）により、
Ｉ（Ｔｒ１）＝Ｉ（Ｔｒ２）＝（１／Ｓ＊Ｔ）＊Ｉt     …（９）
となるので、トランジスタＴｒ１とＴｒ２によって貫通電流Ｉt を検出したといえる。
（３）全体の動作
（２）で述べたようにトランジスタＴｒ１とＴｒ２に流れる電流は、（１／Ｓ＊Ｔ＊）Ｉt なので、貫通電流Ｉt に追従しているといえる。
【００１９】
ここでなんらかの原因で電流Ｉt が減少した場合を考える。この時、ノードＲ点の電圧ＶR が増加する。これは、トランジスタＴｒ１及びＴｒ２に流れる電流は電流Ｉt に追従して変化しようとするが、定電流源Ｉｒ１が直列に接続されているので一定であるためである。
【００２０】
電圧ＶR が増加すると、トランジスタＴｒ７とＴｒ９に流れる電流が増加し、ノードＡ点の電圧ＶA 及びノードＢ点の電圧ＶB が変化し、電流Ｉe 及び貫通電流Ｉt が増加する。つまり、一定の貫通電流Ｉt が流れるように負帰還がかかる。
【００２１】
また、貫通電流Ｉt の電流値は、
Ｉt ＝Ｓ＊Ｔ＊Ｉref                                 …（１０）
で一定となる。つまり、トランジスタのサイズの比を換えることによって、貫通電流Ｉt を制御することができる。よって、図１２に示す第２従来例は、常に一定の貫通電流Ｉt が流れるＡＢ級増幅器といえる。
【００２２】
【発明が解決しようとする課題】
しかしながら、従来の貫通電流Ｉt の変動を抑制したＡＢ級増幅器では、貫通電流Ｉt の変動を負帰還によって抑制するが、貫通電流Ｉt を検出する回路構成において、トランジスタＴｒ４及びＴｒ２２によってそれぞれしきい値電圧Ｖthn 及びＶthp の電圧降下があり、しきい値電圧Ｖthn 及びＶthp を約１［Ｖ］とすると、ここだけでも２［Ｖ］の電圧降下を持つこととなり、電源の低電圧化に対応することができない、という問題があった。
【００２３】
本発明は、上記問題点を解決するもので、より少ない素子数で電流検出を行って、被検出部の電流を一定値に制御する電流検出回路を提供すると共に、該電流検出回路の使用により、電源の低電圧化に対応し得る増幅器を提供することを目的とする。
【００２４】
【課題を解決するための手段】
図１から図４は本発明の原理説明図である。
上記課題を解決するために、請求項１に記載の発明は、第１の電流Ｉｐと第２の電流Ｉｎにより定まる貫通電流Ｉｔであって増幅器の出力段に流れる前記貫通電流Ｉｔを検出する電流検出回路において、第１トランジスタＴｒ１と第２トランジスタＴｒ２を備えるモニタ部５と、第４トランジスタＴｒ３及び第５トランジスタＴｒ４を備える電流検出部（第１電流検出部）２と、一定電流を供給するための定電流源Ｉｒ１と、前記第１トランジスタＴｒ１のドレイン又はコレクタ電極を入力とし、前記第１の電流Ｉｐを流すためのトランジスタＴｒ１０に流れる当該第１の電流Ｉｐ、及び前記第２の電流Ｉｎを流すためのトランジスタＴｒ１１に流れる当該第２の電流Ｉｎを一定値に制御するフィードバック回路６と、を備え、前記第４トランジスタＴｒ３のゲート又はベース電極は、前記第１の電流Ｉｐを流すためのトランジスタＴｒ１０（第１被検出部１内）のゲート又はベース電極に接続され、前記第５トランジスタＴｒ４のドレイン又はコレクタ電極は、前記第４トランジスタＴｒ３のドレイン又はコレクタ電極に接続され、前記第５トランジスタＴｒ４のゲート又はベース電極は、当該第５トランジスタＴｒ４のドレイン又はコレクタ電極に接続され、前記第１トランジスタＴｒ１のドレイン又はコレクタ電極は、前記定電流源Ｉｒ１に接続され、前記第１トランジスタＴｒ１のゲート又はベース電極は、前記第５トランジスタＴｒ４のゲート又はベース電極に接続され、前記第２トランジスタＴｒ２のドレイン又はコレクタ電極は、当該第１トランジスタＴｒ１のソース又はエミッタ電極に接続され、前記第２トランジスタＴｒ２のゲート又はベース電極は、前記第２の電流Ｉｎを流すためのトランジスタＴｒ１１（第２被検出部３内）のゲート又はベース電極に接続され、前記第２トランジスタＴｒ２のソース又はエミッタ電極は、接地されており、前記第１トランジスタＴｒ１及び第２トランジスタＴｒ２は、同一の特性を有することを特徴とする。
【００２８】
請求項２に記載の発明は、請求項１に記載の電流検出回路において、図１（ｂ）に示す如く、前記モニタ部５は、更に、第６トランジスタＴｒ２’と第７トランジスタＴｒ１’を備え、前記第６トランジスタＴｒ２’のドレイン又はコレクタ電極は、前記第１トランジスタＴｒ１のドレイン又はコレクタ電極に接続され、前記第６トランジスタＴｒ２’のゲート又はベース電極は、前記第２トランジスタＴｒ２のゲート又はベース電極に接続され、前記第７トランジスタＴｒ１’のゲート又はベース電極は、前記第１トランジスタＴｒ１のゲート又はベース電極に接続され、前記第７トランジスタＴｒ１’のドレイン又はコレクタ電極は、前記第６トランジスタＴｒ２’のソース又はエミッタ電極に接続され、前記第７トランジスタＴｒ１’のソース又はエミッタ電極は、接地されていることを特徴とする。
【００２９】
請求項３に記載の発明は、請求項１又は２に記載の電流検出回路において、前記第１トランジスタＴｒ１、前記第２トランジスタＴｒ２、及び前記第５トランジスタＴｒ４はｎチャネルであり、前記第４トランジスタＴｒ３はｐチャネルであることを特徴とする。
【００３１】
請求項４に記載の増幅器は、請求項１乃至３の何れか一項に記載の電流検出回路を有することを特徴とする。
【００３２】
【作用】
以下の説明では、一例として、第１、第２、第５、第６及び第７トランジスタＴｒ１，Ｔｒ２，Ｔｒ４，Ｔｒ２’，及びＴｒ１’を第１導電型（ｎチャネル）トランジスタとし、第３及び第４トランジスタＴｒ１０及びＴｒ３を第２導電型（Ｐチャネル）トランジスタとして説明する。
【００３３】
本発明の電流検出回路では、図１、図２、図３及び図４に示す如く、第１被検出部１に流れる電流を第１電流検出部２で検出し、第２被検出部３に流れる電流を第２電流検出部４で検出し、これら第１電流検出部２及び第２電流検出部４の検出量に応じた出力によってモニタ部５に発生する電流値により検知している。
【００３４】
モニタ部５が第１トランジスタＴｒ１と第２トランジスタＴｒ２で構成され、第１トランジスタＴｒ１と第２トランジスタＴｒ２の特性が等しい場合には、トランジスタＴｒ１及びＴｒ２を流れる電流は、トランジスタＴｒ１及びＴｒ２の入力電圧を比較して低い方で決まる。
【００３５】
第１トランジスタＴｒ１の入力電圧Ｖg1と第２トランジスタＴｒ２の入力電圧Ｖg2が等しい時、１／２の駆動能力のトランジスタ１個と等価になる。以下にこのことを示す。
１）Ｖg1＝Ｖg2＝Ｖg の時
第１トランジスタＴｒ１は５極管領域で動作するので、次式が成立する。
【００３６】
Ｉx ＝β（Ｖg −ＶA −Ｖth）2 ／２                  …（１１）
また、第２トランジスタＴｒ２は３極管領域で動作するので、次式が成立する。
【００３７】
Ｉx ＝β｛２（Ｖg −Ｖth）ＶA −ＶA 2 ｝／２          …（１２）
式（１１）及び（１２）より、
Ｉx ＝β（Ｖg −Ｖth）2 ／４                        …（１３）
２）Ｖg1＞Ｖg2の時
第１トランジスタＴｒ１は３極管領域で動作し、第２トランジスタＴｒ２は５極管領域で動作するので、次式が成立する。
【００３８】
Ｉx ＝β（Ｖg2−Ｖth）2 ／２                        …（１４）
３）Ｖg1＜Ｖg2の時
第１トランジスタＴｒ１は５極管領域で動作するので、次式が成立する。
【００３９】
Ｉx ＝β（Ｖg1−ＶA −Ｖth）2 ／２                  …（１５）
また、第２トランジスタＴｒ２は３極管領域で動作するので、次式が成立する。
【００４０】
Ｉx ＝β｛２（Ｖg2−Ｖth）ＶA −ＶA 2 ｝／２          …（１６）
式（１５）及び（１６）より、
ＶA ＝［（Ｖf2＋Ｖf1）−｛（Ｖf2＋Ｖf1）2 −２Ｖf12 ｝1/2 ］／２…（１７）
よって、
0003828165.tif 000002
式（１７）より、
0003828165.tif 000003
但し、Ｖf1＝Ｖg1−Ｖth，Ｖf2＝Ｖg2−Ｖth
式（１８）及び（１９）より、Ｖf1≒０の時
ＶA ≒０，∂ＶA ／∂Ｖf2≒０                        …（２０）
よって、この時は第１トランジスタＴｒ１のゲート電圧Ｖg1が電流Ｉx を支配しているといえる。
【００４１】
以上（１）、（２）及び（３）の説明により、第１トランジスタＴｒ１及び第２トランジスタＴｒ２のゲート電圧を比較して、低い方で電流Ｉx が決まるといえる。
【００４２】
従来例の電流検出回路においては、電源間に最大４個のトランジスタを直列接続する構成で、かつ、ゲート・ドレイン接続されたＴｒが２個あるので少なくとも２Ｖthの電圧降下があったのに対し、本発明の電流検出回路では最大２個のトランジスタが直列接続された構成で、かつ、ゲート・ドレイン接続されたＴｒがないので、電源の低電圧化に対応でき、回路の低消費電力化を図ることができる。
【００４３】
また特に、図１（ｂ）に示す如く、モニタ部５を、第１トランジスタＴｒ１、第２トランジスタＴｒ２、第６トランジスタＴｒ２’及び第７トランジスタＴｒ１’を備えて構成するが、このような構成とすることで、Ｖg1＞Ｖg2の時Ｖg1＜Ｖg2の２つの状態においてモニタ部を流れる電流のばらつきをより平坦化することができる。
【００４４】
更に、本発明の特徴の増幅器では、上記電流検出回路を備えて構成するが、これにより、電源の低電圧化に対応し得る増幅器を実現でき、結果として、消費電力の低下に寄与するところが大きい。
【００４５】
特に、図４に示す電流検出回路を備えた増幅器では、第１トランジスタＴｒ１のドレイン電極を入力とするフィードバック回路６によって、第１検出部１及び第２検出部３に（負）帰還をかけ、第１検出部１及び第２検出部３に流れる電流を一定値に制御するので、出力段に流れる貫通電流の変動を抑制したＡＢ級増幅器を実現することができる。
【００４６】
【実施例】
次に、本発明に係る実施例を図面に基づいて説明する。
第１実施例
図５に本発明の第１実施例に係るＡＢ級増幅器の回路図を示す。図５（ａ）はＡＢ級増幅器の全体の回路構成図、図５（ｂ）は電流検出回路の回路図である。同図において、図１２（第２従来例）と重複する部分には同一の符号を附する。
【００４７】
図５（ａ）において、本実施例のＡＢ級増幅器は、差動増幅器１１、電流検出回路８、並びにｐチャネルトランジスタＴｒ１０，Ｔｒ１２及びｎチャネルトランジスタＴｒ１１，Ｔｒ１３を備えた構成である。
【００４８】
図５（ｂ）において、電流検出回路８は、電流Ｉref を供給する第１定電流源Ｉｒ１、並びにｐチャネルトランジスタＴｒ３，Ｔｒ８，Ｔｒ９及びｎチャネルトランジスタＴｒ１，Ｔｒ２，Ｔｒ４，Ｔｒ６，Ｔｒ７を備えた構成である。
【００４９】
本実施例のＡＢ級増幅器は、増幅器の出力段（トランジスタＴｒ１０及びＴｒ１１）に一定の貫通電流Ｉt が流れるように、電流検出回路８（フィードバック系）によって負帰還をかけている。
【００５０】
動作原理は貫通電流Ｉt を検出する電流検出回路８以外の部分は、従来の技術（第２従来例）での説明と同じである。
第１被検出部１はｐチャネルトランジスタＴｒ１０であり、第２被検出部３はｎチャネルトランジスタＴｒ１１である。
【００５１】
また、実際に電流検出を行う第１電流検出部２はｐチャネルトランジスタＴｒ３及びｎチャネルトランジスタＴｒ４で実現され、モニタ部５はｎチャネルトランジスタＴｒ１及びＴｒ２で実現され、第２電流検出部４はトランジスタＴｒ１１のゲート電極とトランジスタＴｒ２のゲート電極を接続する信号線である。
【００５２】
トランジスタＴｒ１、Ｔｒ２、Ｔｒ３及びＴｒ４におけるトランジスタサイズの関係は、
Ｔｒ１１／Ｔｒ１＝Ｔｒ１１／Ｔｒ２＝Ｓ              …（２１）
Ｔｒ１０／Ｔｒ３＝Ｔｒ１１／Ｔｒ４                  …（２２）
となる。関係式（２２）を満たすので、出力電流Ｉp 、Ｉn とモニタ部５の入力電圧Ｖg1、Ｖg2の関係は、
Ｉp ＝Ｉn の時、Ｖg1＝Ｖg2
Ｉp ＞Ｉn の時、Ｖg1＞Ｖg2
Ｉp ＜Ｉn の時、Ｖg1＜Ｖg2
このため、貫通電流Ｉt は図６に示す表の如くなる。ここでＩref は第１定電流原Ｉｒ１の電流値である。
【００５３】
貫通電流Ｉt はＳ＊Ｉref から２＊Ｓ＊Ｉref までの範囲を動くが、電流値Ｉref とトランジスタサイズの比Ｓを適当な値に設定すればＡＢ級増幅器となる。
また、Ｉp ＞Ｉn の状態からＩp ＜Ｉn の状態に切り替わる時に、貫通電流Ｉt が大きいので、Ｉt の変動は利点といえる。
【００５４】
第２従来例の電流検出回路（図１２（ｂ）参照）においては、電源Ｖcc−接地電位GND 間に４個のトランジスタＴｒ３，Ｔｒ４，Ｔｒ２１，及びＴｒ２２を直列接続する構成を備え、かつ、ゲート・ドレイン接続されたＴｒが２個含まれていたのに対し、本実施例の電流検出回路８では２個のトランジスタＴｒ３及びＴｒ４を直列接続する構成を備え、かつ、ゲート・ドレイン接続されたＴｒがないので電源の低電圧化に対応し得る増幅器を実現できる。
【００５５】
また、図５（ｂ）に示すモニタ部５においては、Ｖg1＞Ｖg2である時とＶg1＜Ｖg2である時とを比較すると、トランジスタＴｒ１及びＴｒ２を流れる電流にばらつきがある可能性がある。
【００５６】
そこで、図１（ｂ）に示すように、モニタ部５をｎチャネルトランジスタＴｒ１，Ｔｒ２，Ｔｒ２’，及びＴｒ１’による構成とした場合には、より対称性を高めることができ、モニタ部を流れる電流のばらつきをより平坦化することができる。
第２実施例
図７に本発明の第２実施例に係るＡＢ級増幅器における電流検出回路の回路図を示す。本実施例のＡＢ級増幅器の全体の回路構成は図５（ａ）と同等である。
【００５７】
本実施例の電流検出回路の構成は、第１実施例の電流検出回路８（図５（ｂ）参照）に位相補償を追加した回路構成となっている。
第１実施例の電流検出回路８では、ノードＡ点に高周波が入力された時、トランジスタＴｒ３→トランジスタＴｒ４→トランジスタＴｒ１→トランジスタＴｒ７→ノードＡ点で形成されるループを回るうちに１８０［°］回って正帰還となり、発振することがある。
【００５８】
本実施例ではその対策として、抵抗Ｒ１及びＲ２、並びにコンデンサＣ１及びＣ２からなる位相補償回路を付加して、高周波による発振を防いでいる。
尚、本実施例においても、モニタ部５の構成を図１（ｂ）に示す構成とする変形が可能である。
第３実施例
図８に本発明の第３実施例に係る多数決回路の回路図を示す。
【００５９】
多数決回路は、ディジタル信号を幾つかの系統を使って送り、１つの系統が誤動作によって反転しても、全ての系統によって多数決を行い、出力を決定するという回路である。そのため信頼性が高く、例えば鉄道の信号など高い信頼性が求められる分野で使用されている。
【００６０】
図８において、本実施例の多数決回路は、第２電流源Ｉｒ２、第３電流源Ｉｒ３、ｎチャネルトランジスタＴｉ１〜Ｔｉｎ，ＴｒＡ，ＴｒＢ，Ｔｒ１，及びＴｒ２から構成されている。
【００６１】
尚、第１電流検出部２はトランジスタＴｒＢで、第２電流検出部４はトランジスタトランジスタＴｉ１〜Ｔｉｎ，及びＴｒＡで、モニタ部５はトランジスタＴｒ１及びＴｒ２でそれぞれ実現されている。
【００６２】
ディジタル入力信号Ｄ1 〜Ｄn が同一特性のトランジスタＴｉ１〜Ｔｉｎのゲート電極に入力される。ここでディジタル入力信号Ｄ1 〜Ｄn は、同一レベル信号（“Ｈ”レベルまたは“Ｌ”レベル）であるとする。また、ディジタル入力信号Ｄk （k ＝１〜ｎ）が“Ｈ”レベルの時、それぞれのトランジスタＴｉk には電流Ｉ1 ［Ａ］が流れるとする。第２電流源Ｉｒ２は電流ｎ＊Ｉ1 ［Ａ］を流し、第３電流源Ｉｒ３は微小電流Ｉ2 ［Ａ］を流す。
【００６３】
ディジタル入力信号Ｄ1 〜Ｄn が正しく動作（即ち、全て“Ｈ”レベルまたは“Ｌ”レベル）している時、トランジスタＴｒＡまたはＴｒＢの一方はカットオフして、モニタ部５には電流は流れない。つまり、トランジスタＴｒＡに流れる電流Ｉ（ＴｒＡ）、トランジスタＴｒＢに流れる電流Ｉ（ＴｒＢ）、モニタ部５に流れる電流Ｉout は、それぞれ図９（ａ）に示すような値の電流が流れることとなる。
【００６４】
ところが、ディジタル入力信号Ｄk （k ＝１〜ｎ）が故障して該信号が反転した場合、図９（ｂ）に示すように、トランジスタＴｒＡまたはＴｒＢに電流Ｉ1 ［Ａ］が流れ、モニタ部５にはそれに比例した電流Ｓ＊Ｉ1 ［Ａ］が流れるので、故障を検出することが可能となる。ここで、Ｓは伝達比である。
【００６５】
尚、本実施例の多数決回路では、原理的に複数個の故障を検出可能であるが、電流検出回路の特性上、検出可能な故障数はそれ程多くはない。
また、本実施例においても、モニタ部５の構成を図１（ｂ）に示す構成とする変形が可能である。
【００６６】
更に、以上説明した第１、第２及び第３実施例では、ＭＯＳトランジスタを用いた回路構成について説明したが、これに限定されることなく、例えばＴＴＬ等のバイポーラトランジスタによる回路構成であってもよい。
【００６７】
【発明の効果】
以上説明したように、本発明の電流検出回路によれば、第１被検出部に流れる電流を第１電流検出部で検出し、第２被検出部に流れる電流を第２電流検出部で検出し、これら第１電流検出部及び第２電流検出部の検出量に応じた出力を、それぞれモニタ部の特性が等しい第１トランジスタと第２トランジスタに供給することとしたので、第１トランジスタ及び第２トランジスタを流れる電流は、第１トランジスタ及び第２トランジスタの入力電圧を比較して低い方で決定され、結果として、最大２個のトランジスタが直列接続された構成で電流検出回路を実現でき、電源の低電圧化に対応でき、回路の低消費電力化を図り得る電流検出回路を提供することができる。
【００６８】
また特に、モニタ部を、第１トランジスタ、第２トランジスタ、第６トランジスタ及び第７トランジスタを備えて構成した場合には、モニタ部を流れる電流のばらつきをより平坦化することができる。
【００６９】
更に、本発明の増幅器によれば、本発明の電流検出回路を備えて構成することとしたので、電源の低電圧化に対応でき、回路の低消費電力化を図り得る増幅器を提供することができる。
【００７０】
特に、本発明の電流検出回路を備えた増幅器によれば、第１トランジスタの第１端子（ドレイン電極）を入力とするフィードバック回路によって、第１検出部及び第２検出部に帰還をかけ、第１検出部及び第２検出部に流れる電流を一定値に制御するので、出力段に流れる貫通電流の変動を抑制したＡＢ級増幅器を実現することができる。
【図面の簡単な説明】
【図１】  本発明の原理説明図であり、図１（ａ）は全体構成図、図１（ｂ）はモニタ部の変形例の回路図である。
【図２】  本発明の原理説明図である。
【図３】  本発明の原理説明図である。
【図４】  本発明の原理説明図である。
【図５】  本発明の第１実施例に係るＡＢ級増幅器について、図５（ａ）はＡＢ級増幅器の全体の回路構成図、図５（ｂ）は電流検出回路の回路図である。
【図６】  第１実施例の動作説明図であり、モニタ部の入力電圧の各状態に対する貫通電流の関係説明図である。
【図７】  本発明の第２実施例に係るＡＢ級増幅器における電流検出回路の回路図である。
【図８】  本発明の第３実施例に係る多数決回路の回路図である。
【図９】  第３実施例の動作説明図であり、図９（ａ）は正常な動作における各部電流値を、図９（ｂ）はディジタル入力信号Ｄk が故障した時の各部電流値をそれぞれ示す。
【図１０】  従来（第１従来例）のＡＢ級増幅器の回路図である。
【図１１】  図１１は第１従来例の動作を説明する図であり、図１１（ａ）はＡＢ級増幅器における差動増幅器の入出力対応表、図１１（ｂ）は差動入力Ｖ+ ，Ｖ- と各部の電流の関係説明図、図１１（ｃ）は差動入力Ｖ+ ，Ｖ- と各部電流Ｉ1 ，Ｉ2の関係説明図である。
【図１２】  第２従来例のＡＢ級増幅器について、図１２（ａ）はＡＢ級増幅器の全体回路図、図１２（ｂ）はフィードバック系（電流検出回路）の回路図である。
【図１】
0003828165.tif 000004
【図２】
0003828165.tif 000005
【図３】
0003828165.tif 000006
【図４】
0003828165.tif 000007
【図５】
0003828165.tif 000008
【図６】
0003828165.tif 000009
【図７】
0003828165.tif 000010
【図８】
0003828165.tif 000011
【図９】
0003828165.tif 000012
【図１０】
0003828165.tif 000013
【図１１】
0003828165.tif 000014
【図１２】
0003828165.tif 000015