(57)【特許請求の範囲】
【請求項１】
第１電流路を形成し得る半導体層と、該半導体層上に絶縁膜を介して設けられ、前記半導体層の第１電流路と平行に第２電流路を形成し得ると共に抵抗成分を有する電流路形成層と、前記第１電流路および第２電流路が直列に接続されるように前記第１電流路の一端部と前記第２電流路の一端部とを電気的に接続する接続手段と、前記第１電流路の他端部および前記第２電流路の他端部との間に電流源を接続し得るように該他端部にそれぞれ設けられる一対の端子とからなり、前記第２電流路を流れる電流と該第２電流路の抵抗成分により生じる電圧降下に伴う電圧が、前記半導体層に空乏層を形成するように前記半導体層の導電形および前記第１電流路および第２電流路の電流方向が設定され、前記第２電流路に過電流が流れることにより前記空乏層が大きくなって前記第１電流路の電流を遮断するように前記半導体層および前記電流路形成層が形成された過電流に対する保護装置。
【請求項２】
第１電流路を形成し得るｐ形半導体層と、該ｐ形半導体層上に絶縁膜を介して設けられ、前記ｐ形半導体層の第１電流路と平行に第２電流路を形成し得ると共に抵抗成分を有する電流路形成層と、前記第１電流路および第２電流路が直列に接続されるように前記第１電流路の一端部と前記第２電流路の一端部とを電気的に接続する接続手段と、前記第２電流路の他端部から前記第１電流路の他端部に電流が流れるように前記第２電流路の他端部に設けられる入力端子および前記第１電流路の他端部に設けられる出力端子とからなる過電流に対する保護装置。
【請求項３】
第１電流路を形成し得るｎ形半導体層と、該ｎ形半導体層上に絶縁膜を介して設けられ、前記ｎ形半導体層の第１電流路と平行に第２電流路を形成し得ると共に抵抗成分を有する電流路形成層と、前記第１電流路および第２電流路が直列に接続されるように前記第１電流路の一端部と前記第２電流路の一端部とを電気的に接続する接続手段と、前記第１電流路の他端部から前記第２電流路の他端部に電流が流れるように前記第１電流路の他端部に設けられる入力端子および前記第２電流路の他端部に設けられる出力端子とからなる過電流に対する保護装置。
【請求項４】
前記第１電流路が前記半導体層に形成される帯状の厚い層の厚さ方向に形成され、前記電流路形成層が前記帯状の厚い層の側面に設けられ、前記半導体層の表面側に前記第２電流路の他端部が形成されると共に、前記半導体層の裏面側に前記第１電流路の他端部が形成されてなる請求項１記載の過電流に対する保護装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は電子回路や電子部品を過電流に対して保護する保護装置に関する。さらに詳しくは、ヒューズのように過電流に対して損傷しないで、過電流が除去されればそのまま復帰することができる過電流に対する保護装置に関する。
【０００２】
【従来の技術】
従来、半導体回路などをその一部の故障または外部からのサージ電流などに伴う過電流から保護するため、鉛合金や金線などからなるヒューズが用いられている。これは、過電流の入力により、ヒューズが溶断して回路がオープンになることによって、後段の回路の破壊や誤動作などを防止するものである。
【０００３】
一方、電流制御を行う回路素子として、接合型ＦＥＴがあり、ゲート電圧により電流を制御することができる。
【０００４】
【発明が解決しようとする課題】
従来のヒューズを用いる過電流に対する保護装置は、一度過電流が発生するとヒューズが溶断して回路は保護されるものの、ヒューズは損傷して使用できなくなるため、取り替えなければ復旧せず、恒久的には使用できないという問題がある。
【０００５】
さらに接合型ＦＥＴは、構造上製造プロセスが複雑で、コスト的に高価になると共に、電流制御用に１端子多く設ける必要があり、通常の回路に直列に挿入するだけで使用することができず、制御回路が必要になるという問題がある。
【０００６】
本発明はこのような問題を解決するためになされたもので、簡単な構造で安価に得られ、かつ、使い捨てではなく半永久的に使用し得る過電流に対する保護装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明による過電流に対する保護装置は、第１電流路を形成し得る半導体層と、該半導体層上に絶縁膜を介して設けられ、前記半導体層の第１電流路と平行に第２電流路を形成し得ると共に抵抗成分を有する電流路形成層と、前記第１電流路および第２電流路が直列に接続されるように前記第１電流路の一端部と前記第２電流路の一端部とを電気的に接続する接続手段と、前記第１電流路の他端部および前記第２電流路の他端部との間に電流源を接続し得るように該他端部にそれぞれ設けられる一対の端子とからなり、前記第２電流路を流れる電流と該第２電流路の抵抗成分により生じる電圧降下に伴う電圧が、前記半導体層に空乏層を形成するように前記半導体層の導電形および前記第１電流路および第２電流路の電流方向が設定され、前記第２電流路に過電流が流れることにより前記空乏層が大きくなって前記第１電流路の電流を遮断するように前記半導体層および前記電流路形成層が形成されている。
具体的には、第１電流路を形成し得るｐ形半導体層と、該ｐ形半導体層上に絶縁膜を介して設けられ、前記ｐ形半導体層の第１電流路と平行に第２電流路を形成し得ると共に抵抗成分を有する電流路形成層と、前記第１電流路および第２電流路が直列に接続されるように前記第１電流路の一端部と前記第２電流路の一端部とを電気的に接続する接続手段と、前記第２電流路の他端部から前記第１電流路の他端部に電流が流れるように前記第２電流路の他端部に設けられる入力端子および前記第１電流路の他端部に設けられる出力端子とからなっていてもよいし、第１電流路を形成し得るｎ形半導体層と、該ｎ形半導体層上に絶縁膜を介して設けられ、前記ｎ形半導体層の第１電流路と平行に第２電流路を形成し得ると共に抵抗成分を有する電流路形成層と、前記第１電流路および第２電流路が直列に接続されるように前記第１電流路の一端部と前記第２電流路の一端部とを電気的に接続する接続手段と、前記第１電流路の他端部から前記第２電流路の他端部に電流が流れるように前記第１電流路の他端部に設けられる入力端子および前記第２電流路の他端部に設けられる出力端子とからなっていてもよい。
請求項１記載の過電流保護装置において、前記第１電流路が前記半導体層に形成される帯状の厚い層の厚さ方向に形成され、前記電流路形成層が前記帯状の厚い層の側面に設けられ、前記半導体層の表面側に前記第２電流路の他端部が形成されると共に、前記半導体層の裏面側に前記第１電流路の他端部が形成される構造にすることができる。
【０００８】
この構成にすることにより、第２電流路の抵抗成分により第２電流路を流れる電流により電圧降下が生じる。この電圧により、半導体層に空乏層が形成される。電流が大きくなり過電流であれば第２電流路の抵抗成分により発生する電圧も大きくなり空乏層が広がる。その結果、第１電流路が空乏層により遮断されて過電流が流れなくなる。その結果、この保護装置の後段に接続された半導体回路などへの過電流は阻止されて後段の回路を保護する。
【０００９】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の過電流に対する保護装置について説明をする。
【００１０】
本発明の保護装置は、図１（ａ）にその原理を説明する図が示されるように、第１電流路５を形成し得る半導体層１と、半導体層１上に絶縁膜２を介して設けられ、半導体層１の第１電流路５と平行に第２電流路６を形成し得ると共に抵抗成分を有する電流路形成層３と、第１電流路５および第２電流路６が直列に接続されるように第１電流路５の一端部と第２電流路６の一端部とを電気的に接続する接続手段７と、第１電流路５の他端部および第２電流路６の他端部との間に電流源を接続し得るように設けられるそれぞれの出力端子５ａ、入力端子６ａとからなっている。
【００１１】
具体的な構造について図２〜３の製造工程図を参照しながらその製法例に沿って説明をする。
【００１２】
まず、図２（ａ）に示されるように、たとえばｎ形半導体基板１０上にｐ形半導体層１を数μｍ程度エピタキシャル成長する。つぎに、図２（ｂ）に示されるように、たとえばＳｉＯ2 などの絶縁膜２を熱酸化法またはＣＶＤ法により０.０１〜０.１μｍ程度の厚さ形成する。そしてその上にレジスト膜を形成し、半導体層１とのコンタクト孔を形成する（第１電流路の一端部および他端部に形成する）ための所望の形状にパターニングして、レジストマスク１１を形成する。レジストマスク１１により覆われずに露出している絶縁膜２をエッチングすることにより、図２（ｃ）に示されるように、半導体層１の第１電流路の一端部および他端部を露出させ、レジストマスク１１を除去する。
【００１３】
その後、図２（ｄ）に示されるように、ポリシリコン膜（抵抗成分を有する電流路形成層）３をＣＶＤ法などにより０.１〜１μｍ程度の厚さ成膜する。このポリシリコン膜３は、その導入される不純物濃度および堆積される厚さによりその抵抗値を任意に設定することができる。そのため、使用される回路の通常の電流値、および過電流の際の電流値に応じて、後述する空乏層を制御するための所望の電圧降下が生じるようにその抵抗値が設定される。そしてその上にレジスト膜を形成し、半導体層１の第１電流路の他端部の出力端子５ａを形成する部分を露出させるパターニングをしてレジストマスク１２を形成する。そして、図３（ｅ）に示されるように、ポリシリコン膜３をエッチングしてレジスト膜１２を除去することにより、第１電流路の一端部はポリシリコン膜３の一端部と直接電気的に接続され、他端部は露出する。ついで、アルミニウムを真空蒸着などにより成膜して、半導体層１の第１電流路の他端部およびポリシリコン膜３の第２電流路の他端部に電極膜が形成されるように、パターニングをしてそれぞれの出力端子５ａおよび入力端子６ａを形成する。
【００１４】
なお、前述の例では、半導体層１をｐ形にしてポリシリコン膜３（第２電流路６）の他端部側を入力端子６ａとし、半導体層１（第１電流路５）の他端部側を出力端子５ａとしたが、半導体層をｎ形とし、入力端子と出力端子とをそれぞれ逆にしてもよい。また、基板にｎ形半導体基板を用いたが、半導体層と電気的に隔離されればよく、絶縁基板（半絶縁基板）を用いてもよい。
【００１５】
つぎに、図１（ａ）〜（ｂ）を参照して本発明の保護装置の動作について説明をする。図１（ａ）に示されるように、たとえばポリシリコン膜からなる電流路形成層３（第２電流路６）の一端部は接続手段７により第１の電流路５の一端部と接続されており、第２電流路６の他端部に接続される入力端子６ａ（ＩＮ）から入力される電流Ｉ1 は第２電流路６および接続手段７を経て第１電流路５に流れ、第１電流路５の他端部に接続される出力端子５ａ（ＯＵＴ）から出力される。この第２電流路６を電流が流れる際に、電流路形成層３は抵抗成分を有しているため電圧降下が生じ、半導体層１に対して正の電圧が印加されることになる。その結果、半導体層１に空乏層８が形成される。入力端子６ａから過電流Ｉ2 が入力されると、電流が大きいため電流路形成層３による電圧降下も大きくなり、その電圧による空乏層８も大きく広がり、図１（ｂ）に示されるように、半導体層１の厚さの全体に空乏層８が広がる。その結果、第１電流路５が空乏層８により遮断されて電流が流れなくなる。すなわち、入力端子６ａから大電流が入った場合には半導体層１で遮断されて出力端子５ａには大電流が伝達されない。そのため、出力端子５ａに接続される後段の半導体回路などには電流が流れず、半導体回路などを破損することはない。
【００１６】
一方、異常な大電流の原因がなくなって通常の電流値になると電流路形成層３による電圧降下は小さくなり、空乏層８の広がりも小さくなるため、第１電流路５が形成されて後段に接続される半導体回路などに電流が供給されて正常な動作を再開する。すなわち、異常がある間は電流が遮断されるが、異常が解消されて正常になればそのままで正常な動作に復帰し、保護装置の取替えなどを必要としない。
【００１７】
図４〜６は、本発明の過電流に対する保護装置の他の実施形態の説明図で、半導体層１の表面側と裏面側とに入力端子と出力端子がそれぞれ設けられる構造の例である。この例はさらに、電流容量を大きくするため、図４に平面図が示されるようにエレメントを複数個形成してそれぞれを並列に接続した例を示すもので、図５〜６は図４のＡ−Ａ線断面における製造工程を示す図である。
【００１８】
まず、図５（ａ）に示されるように、ｐ+ 形半導体基板１５上にｐ形の半導体層１を１０〜１００μｍ程度の厚さにエピタキシャル成長する。つぎに、図５（ｂ）に示されるように、半導体層１が帯状に厚く残存して、それぞれのエレメント（１つの帯状部で１つのエレメントを形成している）を形成するように、図示しないレジストマスクを設けて半導体層１の一部をエッチングする。そして、レジストマスクを除去した後に、図５（ｃ）に示されるように、たとえばＳｉＯ2 などの絶縁膜２を熱酸化法またはＣＶＤ法により０.０１〜０.１μｍ程度の厚さで全面に形成する。そしてその上にレジスト膜を形成し、半導体層１とのコンタクトを形成する場所（第１電流路の一端部）が除去されるような所望の形状にパターニングして、レジストマスク１１を形成する。レジストマスク１１により覆われずに露出している絶縁膜２をエッチングし、半導体層１の第１電流路の一端部を露出させ、レジストマスク１１を除去する。
【００１９】
その後、図５（ｄ）に示されるように、ポリシリコン膜（抵抗成分を有する電流路形成層）３をＣＶＤ法などにより０.１〜１μｍ程度の厚さ成膜する。このポリシリコン膜３は前述のように、その導入される不純物濃度および堆積される厚さによりその抵抗値を任意に設定することができる。そしてその上にレジスト膜を形成し、ポリシリコン膜３を各エレメントごとに分離できるようにパターニングをしてレジストマスク１２を形成する。そして、図６（ｅ）に示されるように、ポリシリコン膜３をエッチングしてレジスト膜１２を除去することにより、半導体層１の各エレメントごとにポリシリコン膜３が分離される。ついで、アルミニウムを真空蒸着などにより全面に蒸着して、図６（ｆ）に示されるように、ポリシリコン膜３の半導体層１とコンタクトしている一端部と反対の他端部側にのみ電極膜が形成されるようにパターニングをすることにより、入力端子６ａを形成する。そして、半導体基板１５の裏面に金属からなる電極膜を真空蒸着などにより形成し、出力端子５ａを形成する。
【００２０】
この例では、ポリシリコン膜３の他端部に設けられる電極膜の入力端子６ａより入力された電流は、ポリシリコン膜３を半導体基板１５の表面に沿って半導体層１とコンタクトしている一端部側に流れる。この際、図６（ｆ）に示されるように、半導体層１の帯状部に沿うところでは、帯状部の表面側に流れて第２電流路６が形成される。そして、半導体層１とのコンタクト部から半導体層１および半導体基板１５の裏面方向に向って流れて第１電流路５が形成され、半導体基板１５の裏面に設けられた電極膜からなる出力端子５ａから出力される。この半導体層１の帯状部に沿って表面側に流れる第２電流路６で生じる電圧降下により、半導体層１の帯状部に空乏層８が形成され、電流が大きくなると、前述と同様に空乏層８が広がって第１電流路５が遮断される。そのため、過電流の際には電流を遮断し、過電流がなくなれば正常な動作に復帰する保護装置として機能する。
【００２１】
図７はさらに他の実施形態を示す説明図で、この例は、半導体層１の両面に抵抗成分を有する電流路形成層３が設けられたものである。このような構造にすることにより、半導体層の両面から空乏層８が広がり、電流の上昇に対して一層敏感に電流路を遮断することができる。また図８は、さらにｐ形半導体層１の中心部にｎ形層９を形成したもので、ｎ形層９側と電流路形成層３側の両方から空乏層８が形成されるため、一層僅かな過電流に対しても敏感になる。なお、図７〜８において、図１と同じ機能の部分には同じ符号を付してある。
【００２２】
【発明の効果】
本発明によれば、半導体層上に絶縁膜を介して抵抗成分を有する電流路形成層を設けるだけで、過電流を遮断する保護装置が安価に得られる。しかも、過電流が解消されればそのまま復帰し、取り替える必要がなく半永久的に使用できる。
【図面の簡単な説明】
【図１】本発明の過電流に対する保護装置の原理を説明する図である。
【図２】本発明の保護装置の一実施形態の製造工程を示す図である。
【図３】本発明の保護装置の一実施形態の製造工程を示す図である。
【図４】本発明の保護装置の他の実施形態の平面説明図である。
【図５】図４に示される本発明の保護装置の他の実施形態の製造工程を示す図である。
【図６】図４に示される本発明の保護装置の他の実施形態の製造工程を示す図である。
【図７】本発明の保護装置のさらに他の実施形態の説明図である。
【図８】本発明の保護装置のさらに他の実施形態の説明図である。
【符号の説明】
１    半導体層
２    絶縁膜
３    ポリシリコン膜
５    第１電流路
５ａ  出力端子
６    第２電流路
６ａ  入力端子
７    接続手段
【図１】
0003752364.tif 000002
【図２】
0003752364.tif 000003
【図３】
0003752364.tif 000004
【図４】
0003752364.tif 000005
【図５】
0003752364.tif 000006
【図６】
0003752364.tif 000007
【図７】
0003752364.tif 000008
【図８】
0003752364.tif 000009