(57)【特許請求の範囲】
【請求項１】
第１の周波数からその第１の周波数よりも高い第２の周波数に向かって、予め設定された制御段数を経て段階的に周波数を増加させる処理を含むパルス信号の周波数制御回路であって、予め設定した周波数変化値の１／２よりなる補正値を予め前記第１の周波数に加算してなる初期周波数又は前記周波数変化値のいずれかを選択する選択回路と、選択回路により選択された値を順次加算する演算を実行する演算器と、を備え、選択回路は、前処理のために前記初期周波数を選択するとともに、初段の加算のときから前記周波数変化値を選択し、以後前記周波数変化値を順次加算して出力するようにしたことを特徴とするパルス信号の周波数制御回路。
【請求項２】
最終段の加算後に前記第２の周波数を出力するようにした請求項１記載のパルス信号の周波数制御回路。
【請求項３】
前記選択回路は、前記初期周波数、前記周波数変化値又は前記補正値のいずれかを選択するものであって、最終段の加算のときに、前記周波数変化値に換えて前記補正値を選択するようにした請求項２記載のパルス信号の周波数制御回路。
【請求項４】
最終段の加算後の値と前記第２の周波数とを比較する比較回路を設け、その比較回路は、最終段の加算後の値が前記第２の周波数よりも高い場合に、最終段の加算後の値に換えて前記第２の周波数を出力するようにした請求項２記載のパルス信号の周波数制御回路。
【請求項５】
最終段の加算後の出力値からその出力値よりも低い第３の周波数に向かって、予め設定された制御段数を経て段階的に周波数を減少させる処理を含むパルス信号の周波数制御回路であって、初段の減算で、最終段の加算後の出力値から前記補正値を減算するとともに、次段の減算から前記周波数変化値を順次減算して出力するようにした請求項１乃至請求項４のいずれかに記載のパルス信号の周波数制御回路。
【請求項６】
前記演算器は、前記選択回路により選択された値を、最終段の加算後の出力値から順次減算する演算を実行するものであって、前記選択回路は、初段の減算のときに前記補正値を選択するとともに、次段の減算のときから前記周波数変化値を選択するようにした請求項５記載の周波数制御回路。
【請求項７】
最終段の減算後の値と前記初期周波数とを比較し、最終段の減算後の値が前記初期周波数と異なる場合に、最終段の減算後の値に換えて前記初期周波数を出力するようにした請求項５又は請求項６のいずれかに記載のパルス信号の周波数制御回路。
【請求項８】
第２の周波数からその第２の周波数よりも低い第３の周波数に向かって、予め設定された制御段数を経て段階的に周波数を減少させる処理を含むパルス信号の周波数制御回路であって、予め設定した周波数変化値の１／２よりなる補正値又は前記周波数変化値のいずれかを選択する選択回路と、選択回路により選択された値を前記第２の周波数から順次減算する演算を実行する演算器と、を備え、前記選択回路は、初段の減算のときに前記補正値を選択し、前記補正値を前記第２の周波数から減算するとともに、次段の減算のときから前記周波数変化値を選択し、前記周波数変化値を順次減算するようにしたことを特徴とするパルス信号の周波数制御回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、スッテピングモータ等のパルス駆動型モータの回転制御に使用されるパルス信号の周波数を増加又は減少させる制御を行うパルス信号の周波数制御回路及びパルス信号の周波数制御方法に関する。
【０００２】
【従来の技術】
従来、パルス信号出力回路として、特開平１０−２１５１６７号に開示された回路が存在する。この回路は、図１２に示すように、２n 以下の周波数値を入力するために少なくとも（ｎ＋１）ビット有した周波数設定用レジスタ１０１と、周波数値を順次加算可能な加算回路１０２と、２n+1毎秒の周波数を有したクロックパルス信号が入力される度に周波数値を加算回路１０２により順次積算して保持するとともに（ｎ＋１）ビット目に桁上がりした桁上がり信号を出力するフリップフロップ１０３と、を備えた構成にしてある。
【０００３】
この回路は、周波数設定用レジスタ１０１に設定された周波数を有したパルス信号を出力するのであるから、周波数設定用レジスタ１０１に任意のタイミングで除除に大きくした周波数を設定することにより、出力するパルス信号の周波数を増加させることができる。また、この回路は、周波数設定用レジスタ１０１に任意のタイミングで除除に小さくした周波数を設定することにより、出力するパルス信号の周波数を減少させることができる。
【０００４】
この回路を利用したパルス駆動型モータの回転制御について、図１３に基づいて説明する。加速は、最初の周波数である第１の周波数から、目標周波数であって第１の周波数よりも高い第２の周波数に向かって、任意段数でもって、周波数の増加が行われると、その周波数の増加とともに行われる。これに対して、減速は、加速の場合と同様に、前述した第２の周波数から、最初の周波数である第１の周波数に向かって、任意段数の周波数の減少が行われると、その周波数の減少とともに行われる。
【０００５】
この回路を利用したモータの回転制御では、起動速度としての最初の周波数、目標速度としての目標周波数、加速開始から加速終了までの時間及び減速開始から減速終了までの時間である加減速時間、加速開始から減速終了までに出力されるパルス数である出力パルス数、制御段数が予め設定されることにより、起動速度から目標速度へ設定された加速時間で加速する。そして、その後の定速を経た後に減速後の出力パルス数が、予め設定された値となるように定速から減速に移行し、起動速度まで減速したところで停止する。このように、加減速は、任意段数の周波数変化を経ることにより行われるのである。
【０００６】
ここで、起動速度ｆｓ、目標速度ｆｔ、加減速時間Ａｃ、出力パルス数Ｐｔ、制御段数Ｎが設定されると、図１４に示すように、加減速が行われる。この加減速は、（１）式により算出されるパルス変化量Δｆを任意時間毎に、増加又は減少させることにより行なわれる。
【０００７】
Δｆ＝（ｆｔ−ｆｓ）／Ｎ          （１）
【０００８】
【発明が解決しようとする課題】
上記した従来の周波数制御回路にあっては、制御段数を設定して、加減速を行っているため、加速の場合には、制御段数を設定していない理想的な連続制御に比較して、図１５に示すように、斜線を付した三角形の部分に相当する出力パルス数の誤差（不足）を含むこととなり、減速の場合も同様に、出力パルス数の誤差を含むこととなる。
【０００９】
その結果、制御段数を設定して加減速を行うと、制御段数を設定していない理想的な連続制御に比較して、図１６に示すように、加減速終了時点にズレが生じることになる。このズレは、複数のモータの同期制御（同時起動同時停止）を行う場合に、問題となる。
【００１０】
本発明は、上記の点に着目してなされたもので、その目的とするところは、モータの回転制御に利用した場合に、制御段数を設定して加減速を行なっても、その加減速終了時点を、制御段数を設定していない理想的な連続制御の場合の加減速終了時点に近づけることができる周波数制御回路を提供することにある。
【００１１】
【課題を解決するための手段】
上記した課題を解決するために、請求項１記載のパルス信号の周波数制御回路は、第１の周波数からその第１の周波数よりも高い第２の周波数に向かって、予め設定された制御段数を経て段階的に周波数を増加させる処理を含むパルス信号の周波数制御回路であって、予め設定した周波数変化値の１／２よりなる補正値を予め前記第１の周波数に加算してなる初期周波数又は前記周波数変化値のいずれかを選択する選択回路と、選択回路により選択された値を順次加算する演算を実行する演算器と、を備え、選択回路は、前処理のために前記初期周波数を選択するとともに、初段の加算のときから前記周波数変化値を選択し、以後前記周波数変化値を順次加算して出力する構成にしている。
【００１２】
請求項２記載のパルス信号の周波数制御回路は、請求項１記載のパルス信号の周波数制御回路において、最終段の加算後に前記第２の周波数を出力する構成にしている。
【００１３】
請求項３記載のパルス信号の周波数制御回路は、請求項２記載のパルス信号の周波数制御回路において、前記選択回路は、前記初期周波数、前記周波数変化値又は前記補正値のいずれかを選択するものであって、最終段の加算のときに、前記周波数変化値に換えて前記補正値を選択する構成にしている。
【００１４】
請求項４記載のパルス信号の周波数制御回路は、請求項２記載のパルス信号の周波数制御回路において、最終段の加算後の値と前記第２の周波数とを比較する比較回路を設け、その比較回路は、最終段の加算後の値が前記第２の周波数よりも高い場合に、最終段の加算後の値に換えて前記第２の周波数を出力する構成にしている。
【００１５】
請求項５記載のパルス信号の周波数制御回路は、請求項１乃至請求項４のいずれかに記載のパルス信号の周波数制御回路において、最終段の加算後の出力値からその出力値よりも低い第３の周波数に向かって、予め設定された制御段数を経て段階的に周波数を減少させる処理を含むパルス信号の周波数制御回路であって、初段の減算で、最終段の加算後の出力値から前記補正値を減算するとともに、次段の減算から前記周波数変化値を順次減算して出力する構成にしている。
【００１６】
請求項６記載のパルス信号の周波数制御回路は、請求項５記載のパルス信号の周波数制御回路において、前記演算器は、前記選択回路により選択された値を、最終段の加算後の出力値から順次減算する演算を実行するものであって、前記選択回路は、初段の減算のときに前記補正値を選択するとともに、次段の減算のときから前記周波数変化値を選択する構成にしている。
【００１７】
請求項７記載のパルス信号の周波数制御回路は、請求項５又は請求項６のいずれかに記載のパルス信号の周波数制御回路において、最終段の減算後の値と前記初期周波数とを比較し、最終段の減算後の値が前記初期周波数と異なる場合に、最終段の減算後の値に換えて前記初期周波数を出力する構成にしている。
【００１８】
請求項８記載のパルス信号の周波数制御回路は、第２の周波数からその第２の周波数よりも低い第３の周波数に向かって、予め設定された制御段数を経て段階的に周波数を減少させる処理を含むパルス信号の周波数制御回路であって、予め設定した周波数変化値の１／２よりなる補正値又は前記周波数変化値のいずれかを選択する選択回路と、選択回路により選択された値を前記第２の周波数から順次減算する演算を実行する演算器と、を備え、前記選択回路は、初段の減算のときに前記補正値を選択し、前記補正値を前記第２の周波数から減算するとともに、次段の減算のときから前記周波数変化値を選択し、前記周波数変化値を順次減算する構成にしている。
【００１９】
【発明の実施の形態】
本発明の第１実施形態のパルス信号の周波数制御回路を図１及び図２に基づいて以下に説明する。本実施形態のパルス信号の周波数制御回路から出力されるパルス信号により、ステッピングモータ等のパルス駆動型のモータを駆動する場合、パルス信号の周波数に対応する速度で、パルス駆動型のモータが駆動する。すなわち、パルス信号の周波数が高くなると、パルス駆動型のモータが加速することとなり、パルス信号の周波数が低くなると、パルス駆動型のモータが減速することとなる。
【００２０】
１は目標周波数設定レジスタで、目標周波数ｆｔ、すなわち目標速度を格納するものである。２は起動周波数設定レジスタで、起動周波数ｆｓ、すなわち起動速度を格納するものである。
【００２１】
３は第１の演算器で、目標周波数ｆｔ、起動周波数ｆｓ及び制御段数Ｎにより、前述した（１）式により、周波数変化値Δｆを算出する演算を実行するととともに、その周波数変化値Δｆの１／２よりなる補正値１／２Δｆを算出する演算を実行する。４は第２の演算器で、第１の演算器３により算出された補正値１／２Δｆと起動周波数ｆｓとを加算する演算を実行する。
【００２２】
５はマルチプレクサ（選択回路）で、第１の演算器３から出力された周波数変化値Δｆ又は第２の演算器４から出力された演算結果である初期周波数（ｆｓ＋１／２Δｆ）のいずれか一方を、後述する制御回路６からの選択信号に基づいて選択する。６は制御回路で、制御段数Ｎに対応して適宜、前述したマルチプレクサ５に対して、マルチプレクサ５が選択の動作をするための選択信号を出力するとともに、後述する周波数設定レジスタ８に、周波数を更新する旨を示す周波数更新信号を出力する。
【００２３】
７は第３の演算器で、制御回路６からの周波数更新信号に基づいて、マルチプレクサ５からの出力値と、後述する周波数設定レジスタ８から出力された現在の周波数とを加算する演算を実行し、その演算結果を周波数設定レジスタ８に入力する。８は周波数設定レジスタで、現在出力している周波数を格納するものであって、初期値として「０」が格納されている。この周波数設定レジスタ８は、第３の演算器７により、マルチプレクサ５からの出力値が加算される演算が実行される度に、格納する周波数が段階的に増加する。
【００２４】
９は第４の演算器で、周波数設定レジスタ８に格納された周波数と後述するフリップフロップ１０からの出力値とを加算する演算を実行する。１０はフリップフロップで、クロックに同期して、周波数設定レジスタ８に格納された周波数が加算されてなる値が入力されるとともに、最上位ビットがパルス信号として出力される。
【００２５】
つまり、周波数設定レジスタ８、第４の演算器９及びフリップフロップ１０により、特開平１０−２１５１６７号に開示されたパルス信号出力回路が構成されているのであり、出力されるパルス信号の周波数は、周波数設定レジスタ８に格納された周波数となっている。
【００２６】
次に、この回路の動作のうち、周波数の制御動作について説明する。予め、起動周波数設定レジスタ２に、起動周波数ｆｓとして、第１の周波数を設定しておくとともに、目標周波数設定レジスタ１に、目標周波数ｆｔとして、第１の周波数よりも高い第２の周波数を設定しておく。
【００２７】
マルチプレクサ５は、前処理のために初期周波数（ｆｓ＋１／２Δｆ）を選択するとともに、初段の加算のときから周波数変化値Δｆを選択する。このようにして、マルチプレクサ５により選択された値が、第３の演算器７により、順次加算されるので、周波数設定レジスタ８に設定される周波数は、段階的に増加し、その結果、この回路から出力されるパルス信号の周波数は、図２に示すように、予め設定された制御段数を経て段階的に増加する。すなわち、この回路から出力されたパルス信号により回転駆動されるモータは、段階的に加速するのである。
【００２８】
かかるパルス信号の周波数制御回路にあっては、予め設定した周波数変化値Δｆの１／２よりなる補正値１／２Δｆを第１の周波数に前処理として予め加算するとともに、周波数変化値Δｆを順次加算するようにしているから、理想的な連続制御をした場合と同様に、周波数を増加させることができる。このことは、図２に示すように、段階的に増加させた周波数と制御段数を設定していない理想的な連続制御により増加させた周波数とを図示した場合に、段階的に増加させた周波数により階段状に図示された部分の面積と理想的な連続制御に増加させた周波数により三角形として図示された部分の面積とが一致することでも明らかである。よって、この周波数制御回路は、その加減速終了時点を、制御段数を設定していない理想的な連続制御の場合の加減速終了時点に近づけることができる。
【００２９】
また、マルチプレクサ５が、第１の周波数に加算する値として、前処理のときに初期周波数（ｆｓ＋１／２Δｆ）を選択するとともに、順次加算する値として、次段の加算のときから周波数変化値Δｆを選択するようにしているから、予め設定した周波数変化値Δｆの１／２よりなる補正値１／２Δｆを第１の周波数に前処理として予め加算するとともに、周波数変化値Δｆを順次加算することができ、加減速終了時点を、制御段数を設定していない理想的な連続制御の場合に近づけることができるという効果を奏することができる。
【００３０】
次に、本発明の第２実施形態のパルス信号の周波数制御回路を図３及び図４に基づいて以下に説明する。なお、第１実施形態のパルス信号の周波数制御回路と同一の素子には同一の符号を付し、第１実施形態のパルス信号の周波数制御回路と異なるところのみ記す。
【００３１】
本実施形態のパルス信号の周波数制御回路は、第１実施形態のパルス信号の周波数制御回路と基本的には同一であるが、マルチプレクサ５が、初期周波数（ｆｓ＋１／２Δｆ）、周波数変化値Δｆ又は補正値１／２Δｆのいずれか一つを選択するものであって、このマルチプレクサ５が、最終段の加算で加算される値として、補正値１／２Δｆを選択することにより、図４に示すように、最終段の加算後に第２の周波数を出力する構成としている。
【００３２】
かかるパルス信号の周波数制御回路にあっては、第１実施形態のパルス信号の周波数制御回路と同様に、予め設定した周波数変化値Δｆの１／２よりなる補正値１／２Δｆを第１の周波数に前処理として予め加算するために、制御段数を設定していない理想的な連続制御の場合よりも周波数が高くなっているけれども、マルチプレクサ５が、最終段の加算で加算される値として、周波数変化値Δｆの１／２よりなる補正値１／２Δｆを選択することによって、加算最終段では、第２の周波数を出力するようにしているから、制御段数を設定していない理想的な連続制御の場合と周波数を一致させることができるので、ひいては、加減速終了時点を、制御段数を設定していない理想的な連続制御の場合に一致させることができる。
【００３３】
次に、本発明の第３実施形態のパルス信号の周波数制御回路を図５に基づいて以下に説明する。なお、第２実施形態のパルス信号の周波数制御回路と同一の素子には同一の符号を付し、第２実施形態のパルス信号の周波数制御回路と異なるところのみ記す。
【００３４】
第２実施形態のパルス信号の周波数制御回路では、マルチプレクサ５が、最終段の加算で加算される値として、周波数変化値Δｆの１／２よりなる補正値１／２Δｆを選択することによって、加算最終段では、第２の周波数を出力するようにしているのに対し、本実施形態のパルス信号の周波数制御回路では、最終段の加算後の値と第２の周波数とを比較する比較回路１１を設け、その比較回路１１により最終段の加算後の値と第２の周波数とを比較し、最終段の加算後の値が第２の周波数よりも高い場合に、最終段の加算後の値に換えて第２の周波数を出力するようにしている。
【００３５】
かかるパルス信号の周波数制御回路にあっては、比較回路１１が、最終段の加算後の値と第２の周波数とを比較し、最終段の加算後の値が第２の周波数よりも高い場合に、最終段の加算後の値に換えて第２の周波数を出力するようにしているから、制御段数を設定していない理想的な連続制御の場合と周波数を一致させることができるという、第２実施形態のパルス信号の周波数制御回路の効果を奏することができる。
【００３６】
次に、本発明の第４実施形態のパルス信号の周波数制御回路を図６及び図７に基づいて以下に説明する。なお、第１実施形態のパルス信号の周波数制御回路と同一の素子には同一の符号を付し、第１実施形態のパルス信号の周波数制御回路と異なるところのみ記す。
【００３７】
本実施形態のパルス信号の周波数制御回路では、第１実施形態のパルス信号の周波数制御回路では備えていた第２の演算器４を備えていない。マルチプレクサ５は、第１の演算器３から出力された周波数変化値Δｆ又は補正値１／２Δｆのいずれか一方を、制御回路６からの選択信号に基づいて選択する。第３の演算器７は、制御回路６からの周波数更新信号に基づいて、マルチプレクサ５からの出力値を、周波数設定レジスタ８から出力された現在の周波数から減算する演算を実行し、その演算結果を周波数設定レジスタ８に入力する。周波
数設定レジスタ８は、初期値として「第２の周波数」が格納されている。この周波数設定レジスタ８は、第３の演算器７により、マルチプレクサ５からの出力値が減算される演算が実行される度に、格納する周波数が段階的に減少する。
【００３８】
次に、この回路の動作のうち、周波数の制御動作について説明する。予め、起動周波数設定レジスタ２に、起動周波数ｆｓとして、第２の周波数を設定しておくとともに、目標周波数設定レジスタ１に、目標周波数ｆｔとして、第２の周波数よりも低い第３の周波数を設定しておく。
【００３９】
マルチプレクサ５は、初段の減算のときに、周波数変化値Δｆの１／２よりなる補正値１／２Δｆを選択するとともに、次段の減算のときから周波数変化値Δｆを選択する。このようにして、マルチプレクサ５により選択された値が、第３の演算器７により、第２の周波数から順次減算されるので、周波数設定レジスタ８に設定される周波数は、段階的に減少し、その結果、この回路から出力されるパルス信号の周波数は、図７に示すように、予め設定された制御段数を経て段階的に減少する。すなわち、この回路から出力されたパルス信号により回転駆動されるモータは、段階的に減速するのである。
【００４０】
かかるパルス信号の周波数制御回路にあっては、予め設定した周波数変化値Δｆの１／２よりなる補正値１／２Δｆを初段の減算で第２の周波数から減算するとともに、次段の減算から周波数変化値Δｆを順次減算するようにしているから、理想的な連続制御をした場合と同様に、周波数を減少させることができる。このことは、図７に示すように、段階的に減少させた周波数と制御段数を設定していない理想的な連続制御により減少させた周波数とを図示した場合に、段階的に減少させた周波数により階段状に図示された部分の面積と理想的な連続制御に減少させた周波数により三角形として図示された部分の面積とが一致することでも明らかである。よって、このパルス信号の周波数制御回路は、その加減速終了時点を、制御段数を設定していない理想的な連続制御の場合の加減速終了時点に一致させることができる。
【００４１】
また、マルチプレクサ５が、初段の減算のときに、補正値１／２Δｆを選択するとともに、次段の減算のときから、周波数変化値Δｆを選択するようにしているから、第３の演算器７が、マルチプレクサ５により選択された値を、第２の周波数から、順次減算する演算を実行することにより、初段の減算で第２の周波数から補正値１／２Δｆを減算するとともに、次段の減算から周波数変化値Δｆを順次減算することができ、加減速終了時点を、制御段数を設定していない理想的な連続制御の場合に一致させることができるという効果を奏することができる。
【００４２】
次に、本発明の第５実施形態のパルス信号の周波数制御回路を図８及び図９に基づいて以下に説明する。本実施形態のパルス信号の周波数制御回路は、回路を構成する素子そのものは、第２実施形態のパルス信号の周波数制御回路と同一であるが、第３の演算器７が、制御回路６により演算切換制御されることにより、加算のみではなく、減算も実行可能とされている点が異なっている。
【００４３】
従って、本実施形態のパルス信号の周波数制御回路は、周波数を増加させる過程にあっては、図９に示すように、第２実施形態のパルス信号の周波数制御回路と同様に動作し、最終段の加算後の予め設定された周波数同一期間が経過してからの周波数を減少させる過程にあっては、最終段の加算後の出力値、すなわち第２の周波数からその第２の周波数よりも低い第３の周波数に向かって、同図に示すように、第４実施形態のパルス信号の周波数制御回路と同様に動作する。
【００４４】
かかるパルス信号の周波数制御回路にあっては、第２実施形態のパルス信号の周波数制御回路の効果に加えて、理想的な連続制御をした場合と同様に、周波数を減少させることができる。
【００４５】
次に、本発明の第６実施形態のパルス信号の周波数制御回路を図１０に基づいて以下に説明する。なお、第５実施形態のパルス信号の周波数制御回路と同一の素子には同一の符号を付し、第５実施形態のパルス信号の周波数制御回路と異なるところのみ記す。第５実施形態のパルス信号の周波数制御回路は、回路を構成する素子そのものは、第２実施形態のパルス信号の周波数制御回路と同一であって、周波数を増加させる過程にあっては、第２実施形態のパルス信号の周波数制御回路と同様に動作するのに対し、本実施形態の周波数制御回路は、回路を構成する素子そのものは、第３実施形態のパルス信号の周波数制御回路と同一であって、周波数を増加させる過程にあっては、第３実施形態のパルス信号の周波数制御回路と同様に動作する。
【００４６】
かかるパルス信号の周波数制御回路にあっては、第３実施形態のパルス信号の周波数制御回路の効果に加えて、理想的な連続制御をした場合と同様に、周波数を減少させることができる。
【００４７】
次に、本発明の第７実施形態のパルス信号の周波数制御回路を図１１に基づいて以下に説明する。なお、第５実施形態のパルス信号の周波数制御回路と同一の素子には同一の符号を付し、第５実施形態のパルス信号の周波数制御回路と異なるところのみ記す。本実施形態は、基本的には、第５実施形態のパルス信号の周波数制御回路と同様であるが、比較回路１１が、最終段の減算後の値と初期周波数（ｆｓ＋１／２Δｆ）とを比較し、最終段の減算後の値が初期周波数（ｆｓ＋１／２Δｆ）と異なる場合に、最終段の減算後の値に換えて初期周波数（ｆｓ＋１／２Δｆ）を出力する構成にしている。
【００４８】
かかるパルス信号の周波数制御回路にあっては、第５実施形態のパルス信号の周波数制御回路の効果に加えて、比較回路１１が、最終段の加算後の値と初期周波数（ｆｓ＋１／２Δｆ）とを比較し、最終段の減算後の値が初期周波数（ｆｓ＋１／２Δｆ）と異なる場合に、最終段の減算後の値に換えて初期周波数（ｆｓ＋１／２Δｆ）を出力するようにしているから、制御段数を設定していない理想的な連続制御の場合と周波数を一致させることができるという効果を確実に奏することができる。
【００４９】
【発明の効果】
請求項１記載のパルス信号の周波数制御回路は、予め設定した周波数変化値の１／２よりなる補正値を第１の周波数に予め加算してなる初期周波数又は周波数変化値のいずれかを選択する選択回路と、選択回路により選択された値を順次加算する演算を実行する演算器と、を備え、選択回路は、前処理のために初期周波数を選択するとともに、初段の加算のときから周波数変化値を選択し、以後周波数変化値を順次加算するようにしているから、理想的な連続制御をした場合と同様に、周波数を増加させることができる。このことは、段階的に増加させた周波数と制御段数を設定していない理想的な連続制御により増加させた周波数とを図示した場合に、段階的に増加させた周波数により階段状に図示された部分の面積と理想的な連続制御に増加させた周波数により三角形として図示された部分の面積とが一致することでも明らかである。よって、この周波数制御回路は、その加減速終了時点を、制御段数を設定していない理想的な連続制御の場合の加減速終了時点に近づけることができる。
【００５０】
請求項２記載のパルス信号の周波数制御回路は、請求項１記載の周波数制御回路と同様に、予め設定した周波数変化値の１／２よりなる補正値を第１の周波数に前処理として予め加算するために、制御段数を設定していない理想的な連続制御の場合よりも周波数が高くなっているけれども、加算最終段では、第２の周波数を出力するようにしているから、制御段数を設定していない理想的な連続制御の場合と周波数を一致させることができ、ひいては、加減速終了時点を、制御段数を設定していない理想的な連続制御の場合に一致させることができる。
【００５１】
請求項３記載のパルス信号の周波数制御回路は、選択回路が、最終段の加算で加算される値として、周波数変化値の１／２よりなる補正値を選択することによって、加算最終段で第２の周波数を出力するようにしているから、制御段数を設定していない理想的な連続制御の場合と周波数を一致させることができるという請求項２記載のパルス信号の周波数制御回路の効果を奏することができる。
【００５２】
請求項４記載のパルス信号の周波数制御回路は、最終段の加算後の値と第２の周波数とを比較し、最終段の加算後の値が第２の周波数よりも高い場合に、最終段の加算後の値に換えて第２の周波数を出力するようにしているから、制御段数を設定していない理想的な連続制御の場合と周波数を一致させることができるという請求項２記載のパルス信号の周波数制御回路の効果を奏することができる。
【００５３】
請求項５記載のパルス信号の周波数制御回路は、請求項１乃至請求項４のいずれかに記載のパルス信号の周波数制御回路の効果に加えて、初段の減算で、最終段の加算後の出力値から補正値を減算するとともに、次段の減算から周波数変化値を順次減算して、出力するようにしているから、理想的な連続制御をした場合と同様に、周波数を減少させることができる。このことは、段階的に減少させた周波数と制御段数を設定していない理想的な連続制御により増加させた周波数とを図示した場合に、段階的に減少させた周波数により階段状に図示された部分の面積と理想的な連続制御に増加させた周波数により三角形として図示された部分の面積とが一致することでも明らかである。よって、この周波数制御回路は、その加減速終了時点を、制御段数を設定していない理想的な連続制御の場合の加減速終了時点に近づけることができる。
【００５４】
請求項６記載のパルス信号の周波数制御回路は、請求項５記載のパルス信号の周波数制御回路の効果に加えて、選択回路が、最終段の加算後の出力値から減算される値として、初段の減算のときに補正値を選択するとともに、順次減算される値として、次段の減算のときから周波数変化値を選択するようにしているから、初段の減算で、最終段の加算後の出力値から補正値を減算するとともに、次段の減算から周波数変化値を順次減算することができ、加減速終了時点を、制御段数を設定していない理想的な連続制御の場合に近づけることができるという請求項５記載のパルス信号の周波数制御回路の効果を奏することができる。
【００５５】
請求項７記載のパルス信号の周波数制御回路は、請求項５又は請求項６のいずれかに記載のパルス信号の周波数制御回路の効果に加えて、最終段の減算後の値と初期周波数とを比較し、最終段の減算後の値が初期周波数と異なる場合に、最終段の減算後の値に換えて初期周波数を出力するようにしているから、最終段の減算後に、確実に初期周波数を出力することができる。
【００５６】
請求項８記載のパルス信号の周波数制御回路は、予め設定した周波数変化値の１／２よりなる補正値又は周波数変化値のいずれかを選択する選択回路と、選択回路により選択された値を第２の周波数から順次減算する演算を実行する演算器と、を備え、選択回路は、初段の減算のときに補正値を選択し、補正値を第２の周波数から減算するとともに、次段の減算のときから周波数変化値を選択し、前記周波数変化値を順次減算するようにしているから、理想的な連続制御をした場合と同様に、周波数を減少させることができる。このことは、段階的に減少させた周波数と制御段数を設定していない理想的な連続制御により減少せた周波数とを図示した場合に、段階的に減少させた周波数により階段状に図示された部分の面積と理想的な連続制御に減少させた周波数により三角形として図示された部分の面積とが一致することでも明らかである。よって、この周波数制御回路は、その加減速終了時点を、制御段数を設定していない理想的な連続制御の場合の加減速終了時点に近づけることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態のブロック図である。
【図２】同上により出力されるパルスの周波数の変化を示す説明図である。
【図３】本発明の第２実施形態のブロック図である。
【図４】同上により出力されるパルスの周波数の変化を示す説明図である。
【図５】本発明の第３実施形態のブロック図である。
【図６】本発明の第４実施形態のブロック図である。
【図７】同上により出力されるパルスの周波数の変化を示す説明図である。
【図８】本発明の第５実施形態のブロック図である。
【図９】同上により出力されるパルスの周波数の変化を示す説明図である。
【図１０】本発明の第６実施形態のブロック図である。
【図１１】本発明の第７実施形態のブロック図である。
【図１２】従来例のブロック図である。
【図１３】同上の回路を利用したパルス駆動型モータの回転制御を示す説明図である。
【図１４】同上の回路を利用したパルス駆動型モータの加減速を示す説明図である。
【図１５】制御段数を設定いない理想的な連続制御に比較して、出力パルス数の誤差を含むことを示す説明図である。
【図１６】制御段数を設定していない理想的な連続制御に比較して、加減速終了時点にズレが生じることを示す説明図である。
【符号の説明】
７                第３の演算器
８                マルチプレクサ（選択回路）
１１              比較回路
Δｆ              周波数変化値
１／２Δｆ        補正値
ｆｓ＋１／２Δｆ  初期周波数
【図１】
0003736441.tif 000002
【図２】
0003736441.tif 000003
【図３】
0003736441.tif 000004
【図４】
0003736441.tif 000005
【図５】
0003736441.tif 000006
【図６】
0003736441.tif 000007
【図７】
0003736441.tif 000008
【図８】
0003736441.tif 000009
【図９】
0003736441.tif 000010
【図１０】
0003736441.tif 000011
【図１１】
0003736441.tif 000012
【図１２】
0003736441.tif 000013
【図１３】
0003736441.tif 000014
【図１４】
0003736441.tif 000015
【図１５】
0003736441.tif 000016
【図１６】
0003736441.tif 000017