(57)【特許請求の範囲】
【請求項１】
表面内のある領域に化合物半導体材料からなる第１の表面層を有する基板と、
前記第１の表面層の上に形成され、ＩＩＩ族元素としてＧａ、ＶＩ族元素としてＳを含む化合物材料からなり、厚さが５〜２０ｎｍである第１の中間層と、
前記第１の中間層の上に形成され、前記第１の表面層に電気的にオーミックに接続されている第１の電極と
を有する半導体装置。
【請求項２】
前記第１の中間層が、ＧａＳにより形成されている請求項１に記載の半導体装置。
【請求項３】
前記第１の表面層と前記第１の中間層とが、同一導電型を有する請求項１または２に記載の半導体装置。
【請求項４】
前記第１の表面層が、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＡｌＧａＡｓ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＮ、ＡｌＮ、ＩｎＡｌＧａＮ、ＩｎＧａＡｓＮ、ＩｎＡｌＡｓＮ、ＩｎＡｌＧａＡｓＮからなる群より選択された１つの材料で形成されている請求項１〜３のいずれかに記載の半導体装置。
【請求項５】
さらに、
前記基板の表面内において、前記第１の表面層とある間隔を隔てて配置され、前記第１の表面層と同一の化合物半導体材料により形成された第２の表面層と、
前記第２の表面層の上に、前記第１の中間層と同一の化合物材料により形成され、少なくともモノレイヤ２層分以上の厚さを有する第２の中間層と、
前記第２の中間層の上に形成され、前記第２の表面層に電気的にオーミックに接続されている前記第２の電極と、
前記第１の表面層と第２の表面層との間の領域に配置され、前記第１及び第２の表面層に接続され、化合物半導体材料からなるチャネル層と、
前記チャネル層の表面上に形成され、該チャネル層にショットキ接触するゲート電極と
を有する請求項１〜４のいずれかに記載の半導体装置。
【請求項６】
前記第１の中間層が、前記第１の表面層の表面及び前記チャネル層の表面のうち、前記第１の電極と前記ゲート電極との間の領域を被覆し、前記第２の中間層が、前記第２の表面層の表面及び前記チャネル層の表面のうち、前記第２の電極と前記ゲート電極との間の領域を被覆している請求項５に記載の半導体装置。
【請求項７】
前記基板が、
主表面を有する支持基板と、
前記支持基板の前記主表面上に、ノンドープの化合物半導体材料により形成されたチャネル層と、
前記チャネル層の上に、該チャネル層よりも大きなバンドギャップを有し、導電性不純物を添加された化合物半導体材料により形成されたキャリア供給層と
を有し、
前記第１の表面層が、前記キャリア供給層の一部の領域上に形成され、
さらに、
前記キャリア供給層の表面内において、前記第１の表面層とある間隔を隔てて配置され、前記第１の表面層と同一の化合物半導体材料により形成された第２の表面層と、
前記第２の表面層の上に、前記第１の中間層と同一の化合物材料により形成され、厚さが５〜２０ｎｍである第２の中間層と、
前記第２の中間層の上に形成され、前記第２の表面層に電気的にオーミックに接続されている第２の電極と、
前記第１の表面層と第２の表面層との間の領域において、前記キャリア供給層にショットキ接触するゲート電極と
を有する請求項１〜４のいずれかに記載の半導体装置。
【請求項８】
前記第１の中間層が、前記第１の表面層の表面及び前記キャリア供給層の表面のうち、前記第１の電極と前記ゲート電極との間の領域を被覆し、前記第２の中間層が、前記第２の表面層の表面及び前記キャリア供給層の表面のうち、前記第２の電極と前記ゲート電極との間の領域を被覆している請求項７に記載の半導体装置。
【請求項９】
さらに、
前記第１の中間層の表面のうち、前記第１の電極の形成されていない領域上に、該第１の電極とある間隔を隔てて配置され、前記第１の表面層に、電気的にオーミックに接続されている第２の電極と、
前記第１の中間層の表面のうち、前記第１の電極と前記第２の電極との間の領域上に形成された絶縁層と、
前記絶縁層の上に形成されたゲート電極と
を有する請求項１〜４のいずれかに記載の半導体装置。
【請求項１０】
主表面を有する基板と、
前記基板の主表面上に形成され、第１導電型の化合物半導体材料からなるコレクタ層と、
前記コレクタ層の一部の領域上に形成され、第１導電型とは逆の第２導電型の化合物半導体材料からなるベース層と、
前記ベース層の一部の領域上に形成され、第１導電型の化合物半導体材料からなるエミッタ層と、
前記コレクタ層の表面のうち前記ベース層の形成されていない領域において、前記コレクタ層に電気的にオーミックに接続されたコレクタ電極と、
前記ベース層の表面のうち前記エミッタ層の形成されていない領域において、前記ベース層に電気的にオーミックに接続されたベース電極と、
前記エミッタ層の表面上に形成され、前記エミッタ層に電気的にオーミックに接続されたエミッタ電極と、
前記コレクタ電極と前記コレクタ層との間、前記ベース電極と前記ベース層との間、及び前記エミッタ電極と前記エミッタ層との間のうち少なくとも１つに配置され、ＩＩＩ族元素としてＧａ、ＶＩ族元素としてＳを含む化合物材料からなり、厚さが５〜２０ｎｍである中間層と
を有する半導体装置。
【請求項１１】
前記中間層が、前記ベース電極と前記ベース層との間に配置され、前記ベース層の表面のうち前記ベース電極と前記エミッタ層との間の領域を覆っている請求項１０に記載の半導体装置。
【請求項１２】
化合物半導体材料からなる表面層を有する基板の該表面層の上に、ＩＩＩ族元素としてＧａ、ＶＩ族元素としてＳを含む化合物材料からなる中間層を、厚さが５〜２０ｎｍになるように堆積する工程と、
前記中間層の上に、電極を形成する工程と
を有する半導体装置の製造方法。
【請求項１３】
前記中間層が、ＧａＳにより形成される請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記表面層が、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＡｌＧａＡｓ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＮ、ＡｌＮ、ＩｎＡｌＧａＮ、ＩｎＧａＡｓＮ、ＩｎＡｌＡｓＮ、ＩｎＡｌＧａＡｓＮからなる群より選択された１つの材料で形成されている請求項１２または１３に記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置及びその製造方法に関し、特に化合物半導体にオーミック接触する電極を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
シリコン基板の表面にＳｉＯ2 膜を形成することにより、界面準位密度の低い良好な絶縁膜を得ることができる。しかし、化合物半導体の表面上に、界面準位密度の低い良好な絶縁膜を形成することは困難である。例えば、ＧａＡｓの表面上に形成する絶縁膜としてＳｉＮ、ＳｉＯ2 、Ｇａ2 Ｏ3 等が検討されているが、界面準位密度を低減することが困難である。
【０００３】
化合物半導体と絶縁層との間の良好な界面が得られないため、ＧａＡｓ等の化合物半導体を用いて金属／絶縁体／半導体構造のＦＥＴ（ＭＩＳＦＥＴ）を作製することが困難である。このため、チャネル領域とゲート電極との間にゲート絶縁膜を設けず、両者の間のショットキ接触を利用した金属／半導体構造のＦＥＴ（ＭＥＳＦＥＴ）や高電子移動度トランジスタ（ＨＥＭＴ）等の構造を採用することにより、半導体と絶縁体との界面の問題を回避している。
【０００４】
また、ＧａＡｓのピンニング効果により、ＧａＡｓに金属を接触させた場合に、ＧａＡｓと金属との間のポテンシャル障壁の高さが金属の仕事関数に依存せずほぼ一定になってしまう。このため、金属のフェルミ準位とＧａＡｓの伝導帯下端とのエネルギ準位差が大きくなり、ｎ型ＧａＡｓと金属とのオーミック接触の電気抵抗が高くなる傾向がある。
【０００５】
これらを改善する試みとして、ＧａＡｓ表面を（ＮＨ4 ）2 Ｓx やＮａＳの溶液で処理する方法が検討されている。この処理を行うと、ＧａＡｓ表面に露出したＧａ原子にＳ原子が結合し、Ｇａ−Ｓ結合が形成される。ＧａＡｓ表面がほぼ１原子層のＳ原子により被覆され、表面を化学的に安定させることができる。この方法により、フォトルミネッセンス強度が増加したり、ＧａＡｓと金属との界面のポテンシャル障壁が金属の仕事関数に依存するようになる。
【０００６】
【発明が解決しようとする課題】
ＧａＡｓの表面をほぼ１原子層のＳ原子で覆うことにより、ピンニングを解除することができるが、Ｓ原子層の上にＳｉＮ膜やＳｉＯ2 膜等を堆積すると、フォトルミネッセンス強度が著しく低下し、ピンニングの解除効果も低下してしまう。また、Ｓ原子層の上に金属層を堆積すると、熱処理により金属層中の金属原子とＧａＡｓが反応してしまい、ピンニングの解除効果が低下してしまう。
【０００７】
本発明の目的は、界面準位密度の少ない良好な界面を有する化合物半導体を用いた半導体装置及びその製造方法を提供することである。
【０００８】
本発明の一観点によると、表面内のある領域に化合物半導体材料からなる第１の表面層を有する基板と、前記第１の表面層の上に形成され、ＩＩＩ族元素としてＧａ、ＶＩ族元素としてＳを含む化合物材料からなり、厚さが５〜２０ｎｍである第１の中間層と、前記第１の中間層の上に形成され、前記第１の表面層に電気的にオーミックに接続されている第１の電極とを有する半導体装置が提供される。
【０００９】
第１の表面層と第１の電極との間に第１の中間層を挿入することにより、第１の表面層の表面準位密度を減少させることができる。これにより、第１の電極を第１の表面層に容易にオーミックに接続させることが可能になる。
【００１０】
本発明の他の観点によると、主表面を有する基板と、前記基板の主表面上に形成され、第１導電型の化合物半導体材料からなるコレクタ層と、前記コレクタ層の一部の領域上に形成され、第１導電型とは逆の第２導電型の化合物半導体材料からなるベース層と、前記ベース層の一部の領域上に形成され、第１導電型の化合物半導体材料からなるエミッタ層と、前記コレクタ層の表面のうち前記ベース層の形成されていない領域において、前記コレクタ層に電気的にオーミックに接続されたコレクタ電極と、前記ベース層の表面のうち前記エミッタ層の形成されていない領域において、前記ベース層に電気的にオーミックに接続されたベース電極と、前記エミッタ層の表面上に形成され、前記エミッタ層に電気的にオーミックに接続されたエミッタ電極と、前記コレクタ電極と前記コレクタ層との間、前記ベース電極と前記ベース層との間、及び前記エミッタ電極と前記エミッタ層との間のうち少なくとも１つに配置され、ＩＩＩ族元素としてＧａ、ＶＩ族元素としてＳを含む化合物材料からなり、厚さが５〜２０ｎｍである中間層とを有する半導体装置が提供される。
【００１１】
電極と化合物半導体層との間に中間層を挿入することにより、化合物半導体表面の表面準位密度を減少させることができ、両者の間のオーミックな接続を確保することが可能になる。
【００１２】
本発明の他の観点によると、化合物半導体材料からなる表面層を有する基板の該表面層の上に、ＩＩＩ族元素としてＧａ、ＶＩ族元素としてＳを含む化合物材料からなる中間層を、厚さが５〜２０ｎｍになるように堆積する工程と、前記中間層の上に、電極を形成する工程とを有する半導体装置の製造方法が提供される。
【００１３】
表面層と電極との間に中間層を挿入することにより、表面層の表面準位密度を減少させることができる。これにより、電極を表面層にオーミックに接続させることが可能になる。
【００１４】
【発明の実施の形態】
ＧａＡｓ基板と金属電極とをオーミックに接続する場合を例に、本発明の実施例を説明する。
【００１５】
図１（Ａ）は、実施例による半導体装置の断面図を示す。半絶縁性のＧａＡｓ基板上に形成されたｎ型導電性を有するＧａＡｓ層１の表面上に、ＧａＳ層２が形成されている。ＧａＳ層２の表面の相互に離れた２つの領域上に、それぞれ電極３及び４が形成されている。ＧａＡｓ層１のシート抵抗は、２００Ω／□であり、ＧａＳ層２の厚さは１０ｎｍである。電極３及び４は、面積１５０μｍ×２００μｍの矩形形状を有し、両者の間隔が４０μｍになるように配置されている。
【００１６】
ＧａＳ層２は、例えば固体原料としてターシャリブチルガリウムサルファキュベンを用いた真空蒸着により形成される。電極３及び４は、例えばリフトオフ法を用いた真空蒸着により形成される。
【００１７】
図１（Ｂ）は、図１（Ａ）の電極３と４との間に電圧を印加したときの電流電圧特性を示す。電極３及び４の材料として、Ｔｉ、Ａｌ、及びＰｔを用いた場合を示す。なお、参考のために、図１（Ａ）のＧａＡｓ層１上にＡｌもしくはＰｔ電極３及び４を直接形成した場合の電流電圧特性を示す。
【００１８】
ＧａＳ層２を形成しない場合には、印加電圧を約０．５Ｖ以上にして初めて電流が流れ始める。これは、電極４とＧａＡｓ層１との間にショットキ障壁が形成されているためである。また、ＧａＡｓ表面のピンニング効果により、ショットキ障壁の高さは電極３及び４を形成する金属材料に依らずほぼ一定である。このため、電極材料としてＰｔを用いた場合とＡｌを用いた場合とで、ほぼ同様の電流電圧特性が得られている。
【００１９】
電極３及び４とＧａＡｓ層１との間にＧａＳ層２を配置した場合には、電極３及び４の材料の相違により電流電圧特性に差が現れ、電極材料の仕事関数が大きくなるに従って、電流が流れにくくなっている。これは、ＧａＡｓ表面のピンニング効果が解除されていることを示している。また、電極材料として仕事関数の小さなＴｉを用いた場合には、ほとんどオーミック性の電流電圧特性が得られている。
【００２０】
一般的に、金属と半導体との界面に、バンドギャップの大きな絶縁材料もしくは半導体材料を挟むと、金属と半導体間の抵抗が高くなると考えられる。しかし、上記実施例の場合には、金属とＧａＡｓ層との間にＧａＡｓよりもバンドギャップの大きなＧａＳ層を挟んでいるにもかかわらず、両者間の抵抗が減少している。これは、ＧａＳ層が薄くトンネル電流が流れるため、ＧａＳ層を挿入することが抵抗増の大きな要因にならず、ピンニング効果を解除する効果の方が大きいためと考えられる。
【００２１】
図２は、図１（Ａ）のＧａＡｓ層１と電極３もしくは４との間のコンタクト抵抗率を、ＧａＳ層２の膜厚の関数として示す。横軸はＧａＳ層の膜厚を単位ｎｍで表し、縦軸はコンタクト抵抗率を単位Ω・ｃｍ2 で表す。なお、図２は、電極材料としてＴｉを用いた場合を示す。図中の記号●は、ほとんどオーミック性の電流電圧特性が得られた場合を示し、記号○は、ショットキ接触のような電流電圧特性が得られた場合を示している。
【００２２】
ＧａＳ層２の膜厚を５ｎｍよりも薄くすると、ショットキ接触のような特性になる。これは、ＧａＳ層２が薄すぎるため、ＧａＳ領域がＧａＡｓ基板１の表面上に島状に点在して堆積し、全面を覆っていないためと考えられる。また、ＧａＳ層２の膜厚を２０ｎｍより厚くしても、ショットキ接触のような特性が得られる。これは、ＧａＳ層が厚すぎてトンネル電流が流れにくくなっているためと考えられる。
【００２３】
図２から、ＧａＳ層２の好適な膜厚の範囲は５〜２０ｎｍであり、より好適な膜厚の範囲は１０〜１５ｎｍであることがわかる。なお、電極３及び４とＧａＳ層２の一部とが反応しても、電極３及び４とＧａＡｓ層１との間にＧａＳ層が残るように、成膜後のＧａＳ層２の厚さを、モノレイヤ２層分以上の厚さとすることが好ましい。ここで、モノレイヤとは、Ｇａ原子とＳ原子のそれぞれ１個ずつからなる原子対が１層分堆積した層を意味する。
【００２４】
図１（Ａ）では、電極３及び４とＧａＡｓ基板１との間に挿入する中間層２をノンドープのＧａＳにより形成した場合を説明した。中間層２の導電型をＧａＡｓ層１の導電型と同一にすることにより、さらに接続抵抗を下げることができるであろう。また、中間層２として、ＧａＳ以外に、ＩＩＩ族元素としてＧａを含み、ＶＩ族元素としてＳを含む化合物材料を用いてもよい。
【００２５】
また、図１（Ａ）では、基板としてＧａＡｓを用いた場合を説明したが、その他の化合物半導体材料を用いた場合にも、同様の効果が期待される。例えば、基板材料として、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＰ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＡｌＧａＡｓ、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＮ、ＡｌＮ、ＩｎＡｌＧａＮ、ＩｎＧａＡｓＮ、ＩｎＡｌＡｓＮ、またはＩｎＡｌＧａＡｓＮを用いてもよい。
【００２６】
図３は、上記実施例を適用したＨＥＭＴの構成例を示す。半絶縁性のＧａＡｓ基板１１の表面上に、ノンドープの高抵抗ＧａＡｓからなる厚さ５００ｎｍのバッファ層１２、ノンドープのＩｎ0.2 Ｇａ0.8 Ａｓからなる厚さ１４ｎｍのチャネル層１３、ｎ型ＩｎＧａＰからなる厚さ２５ｎｍのキャリア供給層１４がこの順番に積層されている。キャリア供給層１４には、ｎ型不純物としてＳｉが添加され、その濃度は２×１０18ｃｍ-3である。
【００２７】
キャリア供給層１３の表面上に、厚さ７０ｎｍの第１の表面層１５Ａと第２の表面層１５Ｂとが、相互にある間隔を隔てて配置されている。第１及び第２の表面層１５Ａと１５Ｂとの間に、キャリア供給層１４の上面を底面とするゲートリセス部１６が画定される。第１及び第２の表面層は、Ｓｉ濃度５×１０18ｃｍ-3のｎ型ＧａＡｓにより形成される。
【００２８】
ゲートリセス部１６の底面に表出したチャネル層１４の表面上に、Ａｌからなるゲート電極１７が形成されている。ゲート電極１７は、チャネル層１４にショットキ接触する。
【００２９】
第１及び第２の表面層１５Ａ及び１５Ｂの表面が、それぞれＧａＳからなる厚さ１０ｎｍの第１及び第２の中間層１８Ａ及び１８Ｂにより覆われている。第１の中間層１８Ａは、ゲートリセス部１６の底面に表出したキャリア供給層１４の表面のうち、第１の表面層１５Ａとゲート電極１７との間の領域をも覆っている。同様に、第２の中間層１８Ｂは、キャリア供給層１４の表面のうち、第２の表面層１５Ｂとゲート電極１７との間の領域をも覆っている。
【００３０】
第１及び第２の中間層１８Ａ及び１８Ｂの一部の領域上に、それぞれＡｌからなる第１及び第２の電極１９Ａ及び１９Ｂが形成されている。第１及び第２の中間層１８Ａ及び１８Ｂの表面のうち、第１及び第２の電極１９Ａ及び１９Ｂの形成されていない領域は、ＳｉＮからなる保護膜２０により覆われている。
【００３１】
第１の電極１９Ａと第１の表面層１５Ａとの間に第１の中間層１８Ａが介在しているため、第１の電極１９Ａを第１の表面層１５Ａにオーミックに接続することが可能になる。同様に、第２の電極１９Ｂを第２の表面層１５Ｂにオーミックに接続することが可能になる。
【００３２】
また、第１の中間層１８Ａが、第１の表面層１５Ａとキャリア供給層１４の表面のうち、第１の電極１９Ａとゲート電極１７との間の領域を被覆し、第２の中間層１８Ｂが、第２の表面層１５Ｂとキャリア供給層１４の表面のうち、第２の電極１９Ｂとゲート電極１７との間の領域を被覆している。このため、チャネル層１４の表面を化学的に安定化させ、ＨＥＭＴの動作の安定性を高めることができる。
【００３３】
次に、図３に示すＨＥＭＴの製造方法を説明する。半絶縁性のＧａＡｓ基板１１の上に、ノンドープの高抵抗ＧａＡｓからなる厚さ５００ｎｍのバッファ層１２、ノンドープのＩｎ0.2 Ｇａ0.8 Ａｓからなる厚さ１４ｎｍのチャネル層１３、Ｓｉ濃度２×１０18ｃｍ-3のｎ型ＩｎＧａＰからなる厚さ２５ｎｍのキャリア供給層１４をこの順番で堆積する。キャリア供給層１４の上に、第１及び第２の表面層１５Ａ及び１５Ｂとなる厚さ７０ｎｍ、Ｓｉ濃度５×１０18ｃｍ-3のｎ型ＧａＡｓ層を堆積する。
【００３４】
これら各層の堆積は、例えばＭＯＣＶＤにより行う。Ｇａ、Ｉｎ、Ａｓ、及びＰの原料として、例えばそれぞれトリエチルガリウム（ＴＥＧ）、トリメチルインジウム（ＴＭＩ）、アルシン（ＡｓＨ3 ）、及びフォスフィン（ＰＨ3 ）を用いる。ｎ型不純物であるＳｉの原料としては、例えばシラン（ＳｉＨ4 ）を用いる。成長温度は、例えば６００〜７００℃とする。
【００３５】
ＧａＡｓ層をパターニングして、第１及び第２の表面層１５Ａ及び１５Ｂを残し、ゲートリセス部１６を画定する。ＧａＡｓのエッチングは、例えばＨ3 ＰＯ4 とＨ2 Ｏ2 とＨ2 Ｏとの混合液を用いたウェットエッチングにより行う。このエッチャントを用いることにより、ＩｎＧａＰのキャリア供給層１４に対してＧａＡｓを選択的にエッチングすることができる。
【００３６】
ゲートリセス部１６を形成した基板を、ＧａＳ堆積用のチャンバ内に格納する。トリスジメチルアミノアルシンを用い、基板温度５００℃、処理時間１０分間の条件で、基板表面に形成された自然酸化膜を除去する。続いて、ＨＣｌガスを用いて基板表面のＧａＡｓ及びＩｎＧａＰを数原子層分エッチングし、表面を清浄化する。固体原料であるターシャリブチルガリウムサルファキュベンを用い、基板温度３５０〜５００℃の条件で、基板表面に厚さ１０ｎｍのＧａＳ膜を蒸着する。
【００３７】
ＧａＳ膜の上に、プラズマ励起型ＣＶＤ（ＰＥ−ＣＶＤ）により、厚さ５０ｎｍのＳｉＮ膜を堆積する。このＳｉＮ膜の上にレジスト膜を塗布し、ゲート電極１７に対応する領域に幅０．４μｍの開口を形成する。レジスト膜をマスクとして、ＳｉＮ膜とＧａＳ膜をエッチングし、開口２１を形成する。ＧａＳ膜からなる第１及び第２の中間層１８Ａ及び１８Ｂが画定される。ＳｉＮ膜のエッチングは、例えばフッ素系のガスを用いた反応性イオンエッチング（ＲＩＥ）により行い、ＧａＳ膜のエッチングは、例えば塩素系のガスを用いたＲＩＥにより行う。ＧａＳ膜のエッチング後、エッチングマスクとして使用したレジスト膜を除去する。
【００３８】
第１及び第２の中間層１８Ａ及び１８Ｂを覆うレジスト膜を形成し、第１の電極１９Ａ、第２の電極１９Ｂに対応した開口を形成する。このレジスト膜をマスクとして、ＳｉＮ膜をエッチングする。第１の電極１９Ａ及び第２の電極１９Ｂが形成される領域においては、それぞれ開口の底に第１の中間層１８Ａ及び第２の中間層１８Ｂが露出する。
【００３９】
基板全面に厚さ約５００ｎｍのＡｌ膜を蒸着する。レジスト膜の除去とともにその上に堆積したＡｌ膜をリフトオフし、その開口部に第１の電極１９Ａ、第２の電極１９Ｂを残す。次に、フォトレジストを用いたパターニングにより、ゲート電極１７に対応した開口を形成する。ゲート電極１７に対応した開口は、開口２１よりやや大きくする。
【００４０】
基板全面に厚さ約５００ｎｍのＡｌ膜を蒸着する。レジスト膜の除去と共に、その上に堆積したＡｌ膜をリフトオフし、その開口部にゲート電極１７を残す。このようにして、図３に示すＨＥＭＴが得られる。
【００４１】
なお、リフトオフのためのレジスト膜として、２層レジスト膜を用いてもよい。下層のレジスト膜として感度の高いものを用い、上層のレジスト膜として感度の低いものを用いる。これにより、側面下部に横方向の窪みを有する開口が形成される。このため、開口の底面上に堆積したＡｌ膜が、レジスト膜上面に堆積したＡｌ膜に連続しにくくなり、リフトオフし易くなる。
【００４２】
図３では、本発明の実施例をＨＥＭＴに適用した場合を説明したが、図３のチャネル層１３、キャリア供給層１４、第１及び第２の表面層１５Ａ及び１５Ｂを、すべてｎ型ＧａＡｓで形成すると、ＭＥＳＦＥＴとなる。このような構成のＭＥＳＦＥＴにおいても、ＨＥＭＴと同様に、第１の電極１９Ａと第１の表面層１５Ａ、及び第２の電極１９Ｂと第２の表面層１５Ｂとをオーミックに接続させることが可能になる。また、ＧａＡｓ表面がＧａＳ膜で覆われているため、動作の安定性を高めることができる。
【００４３】
次に、図４を参照して、本発明の実施例を適用したＭＩＳＦＥＴについて説明する。
【００４４】
図４は、ＭＩＳＦＥＴの断面図を示す。半絶縁性のＧａＡｓ基板３１の表面上に、炭素（Ｃ）濃度３×１０15ｃｍ-3のｐ- 型ＧａＡｓからなる厚さ３００ｎｍのチャネル層３２が形成されている。チャネル層３２の上に、ＧａＳからなる厚さ５ｎｍの中間層３３が形成されている。
【００４５】
中間層３３の表面のうち、相互にある間隔を隔てて配置された２つの領域上に、それぞれ第１及び第２の電極３５Ａ及び３５Ｂが形成されている。中間層３３の表面のうち、第１及び第２の電極３５Ａ及び３５Ｂが形成されていない領域は、ＳｉＮ膜３４で覆われている。第１及び第２の電極３５Ａ及び３５Ｂの間のＳｉＮ膜３４上にゲート電極３７が形成されている。
【００４６】
ゲート電極３７、第１及び第２の電極３５Ａ及び３５Ｂは、下層から順番にＴｉ、Ｐｔ、Ａｕが積層された３層構造を有する。Ｔｉは、比較的小さな仕事関数を有し、電極３５Ａ及び３５Ｂとｎ型のチャネル層３２との間の抵抗を少なくする。Ａｕは、電極自体の電気抵抗を少なくする。Ｐｔは、Ａｕの基板側への拡散を防止する。
【００４７】
第１及び第２の電極３５Ａ及び３５Ｂは、共に中間層３３を介してチャネル層３２にオーミックに接続される。また、ゲート電極３７とチャネル層３２との間には、絶縁体であるＳｉＮ膜３４が配置されており、これら３層がＭＩＳ構造を構成している。
【００４８】
一般に化合物半導体を用いたＭＩＳ構造においては、絶縁膜と半導体との界面に存在する界面準位密度が高くなる。このため、半導体表面に反転層を形成することが困難である。図４に示すように、ＳｉＮ膜３４とチャネル層３２との間にＧａＳからなる中間層３３を挿入することにより、界面準位密度と減少させることができる。本願発明者らの実験では、界面準位密度を１×１０11ｅＶ-1ｃｍ-2程度まで減少させることができた。なお、通常の界面準位密度は、１×１０13〜１×１０14ｅＶ-1ｃｍ-2程度である。半導体表面の界面準位密度の減少により、チャネル層３２の表面に反転層を形成することが可能になる。
【００４９】
また、ＧａＡｓからなるチャネル層３２の表面がＧａＳからなる中間層３３で覆われているため、チャネル層３２の表面を化学的に安定にすることができ、安定なトランジスタ動作を確保することができる。
【００５０】
次に、図４に示すＭＩＳＦＥＴの製造方法を説明する。半絶縁性のＧａＡｓ基板３１の表面上に、ＭＯＣＶＤによりｐ- 型ＧａＡｓからなるチャネル層３２を堆積する。チャネル層３２の上に、ＧａＳからなる中間層３３及びＳｉＮ膜３４を形成する。中間層３３及びＳｉＮ膜３４の形成は、それぞれ図３の中間層１８Ａ、１８Ｂ、及びＳｉＮ膜２０と同様の方法で行う。
【００５１】
ＳｉＮ膜３４の、第１及び第２の電極３５Ａ及び３５Ｂに対応する領域に開口を形成する。ＳｉＮ膜のエッチングは、例えばバッファード弗酸を用いたウェットエッチングにより行う。リフトオフ法を用いて、ゲート電極３７、第１及び第２の電極３５Ａ及び３５Ｂを形成する。
【００５２】
上述の方法では、ゲート電極３７と第１及び第２の電極３５Ａ及び３５Ｂとを同時に形成しているが、ゲート電極部分ではＭＩＳ構造となり、第１及び第２の電極部分ではオーミックな接続が得られる。このように、簡単な工程でＭＩＳＦＥＴを作製することができる。
【００５３】
次に、図５を参照して、本発明の実施例を適用したヘテロバイポーラトランジスタ（ＨＢＴ）について説明する。
【００５４】
図５は、実施例によるＨＢＴの断面図を示す。半絶縁性ＧａＡｓ基板４１の表面上に、コレクタ層４２、ベース層４３、エミッタ層４４、及びエミッタキャップ層４５がこの順番に積層されている。
【００５５】
コレクタ層４２は、下側コレクタ層４２Ａと上側コレクタ層４２Ｂの２層構造を有する。下側コレクタ層４２Ａは、Ｓｉ濃度３×１０18ｃｍ-3のｎ+ 型ＧａＡｓにより形成され、その厚さは５００ｎｍである。上側コレクタ層４２Ｂは、Ｓｉ濃度３×１０16ｃｍ-3のｎ型ＧａＡｓにより形成され、その厚さは４５０ｎｍである。上側コレクタ層４２Ｂはメサ状に加工されており、その周囲に下側コレクタ層４２Ａの上面の一部が表出している。
【００５６】
ベース層４３は、炭素濃度４×１０19ｃｍ-3のｐ+ 型ＧａＡｓにより形成され、その厚さは７０ｎｍである。
【００５７】
エミッタ層４４とエミッタキャップ層４５との積層構造は、ベース層４３上においてメサ状に加工されている。エミッタ層４４の周囲に、ベース層４３の上面の一部が表出している。エミッタ層４４は、Ｓｉ濃度３×１０17ｃｍ-3のｎ型ＩｎＧａＰにより形成され、その厚さは５０ｎｍである。エミッタキャップ層４５はｎ型ＧａＡｓにより形成され、下側の厚さ１５０ｎｍの部分におけるＳｉ濃度が３×１０17ｃｍ-3であり、上側の厚さ５０ｎｍの部分におけるＳｉ濃度が３×１０18ｃｍ-3である。
【００５８】
コレクタ層４２、ベース層４３、エミッタ層４４、及びエミッタキャップ層４５の表面が、ＧａＳからなる厚さ１０ｎｍの中間層４３により覆われている。
【００５９】
中間層５０のうち、エミッタキャップ層４５の上面の領域、及び下側コレクタ層４２Ａの上面のうち上側コレクタ層４２Ｂの周囲の領域に、それぞれ開口が形成されている。上側コレクタ層４２Ｂの周囲に形成された開口内にコレクタ電極５１が形成され、エミッタキャップ層４５の上面に形成された開口内にエミッタ電極５３が形成されている。コレクタ電極５１及びエミッタ電極５３は、下から順番に厚さ２０ｎｍのＡｕＧｅ層、厚さ５ｎｍのＮｉ層、厚さ３００ｎｍのＡｕ層からなる３層構造を有する。
【００６０】
コレクタ電極５１と下側コレクタ層４２Ａとの界面、及びエミッタ電極５３とエミッタキャップ層４５との界面は、熱処理により合金化されており、オーミックな接続が得られている。
【００６１】
ベース層４３の上面のうちエミッタ層４４の周囲の領域上に、中間層５０を介してベース電極５２が形成されている。ベース電極５２は、下から順番にＰｔ、Ａｕが積層された２層構造、もしくはＰｔ、Ｔｉ、Ｐｔ、Ａｕが積層された４層構造を有する。ベース電極５２とベース層４３との間に、ＧａＳからなる中間層５０が挿入されているため、界面を合金化することなく両者の間でオーミックな接続が得られる。また、ベース電極５２の最下層に比較的仕事関数の大きなＰｔを使用することにより、ｐ型のベース層４３とベース電極５２との間の接続抵抗を低くすることができる。
【００６２】
中間層５０の表面のうちベース電極５２で覆われていない領域は、厚さ５００ｎｍのＳｉＯ2 膜５４で被覆されている。
【００６３】
ベース層４３の表面、特にエミッタ層４４の周囲の領域がＧａＳからなる中間層５０で覆われているため、ベースエミッタ間のｐｎ接合領域がＳｉＯ2 膜５４等の絶縁膜に直接接触しない。このため、ｐｎ接合領域における表面再結合が抑制され、電流利得が大きく、かつ信頼性の高いＨＢＴを得ることができる。
【００６４】
次に、図５に示すＨＢＴの製造方法について説明する。
半絶縁性ＧａＡｓ基板４１の表面上に、下側コレクタ層４２Ａ、上側コレクタ層４２Ｂ、ベース層４３、エミッタ層４４、及びエミッタキャップ層４５を順番に堆積する。これらの層の堆積は、例えばＭＯＣＶＤにより行う。エミッタキャップ層４５及びエミッタ層４４をパターニングしてベース層４３の表面を露出させる。エミッタキャップ層４５のエッチングは、Ｈ3 ＰＯ4 とＨ2 Ｏ2 とＨ2 Ｏとの混合液を用いたウェットエッチングにより行う。エミッタ層４４のエッチングは、ＨＣｌとＨ3 ＰＯ4 との混合液を用いたウェットエッチングにより行う。
【００６５】
次に、ベース層４３及び上側コレクタ層４２Ａのパターニングを行う。このとき、エッチング時間を制御することにより、下側コレクタ層４２Ａの上面が露出した時点でエッチングを停止する。
【００６６】
基板全面に、厚さ１０ｎｍのＧａＳ膜を堆積する。このＧａＳ膜は、図５に示す中間層５０となる。ＧａＳ膜の堆積は、図３のＧａＳ中間層１８Ａ、１８Ｂの堆積と同様の方法で行う。なお、メサ状部分の側壁上にも再現性よくＧａＳ膜を堆積するために、基板面に対して斜め方向からＧａＳビームを入射させることが好ましい。
【００６７】
ＧａＳ膜の上に、例えば基板温度を３００℃とし、ＰＥ−ＣＶＤにより厚さ５００ｎｍのＳｉＯ2 膜を堆積する。このＳｉＯ2 膜は、図５に示すＳｉＯ2 膜５４となる。
【００６８】
このＳｉＯ2 膜の上に、コレクタ電極５１及びエミッタ電極５３に対応した開口を有するレジストパターンを形成する。このレジストパターンをマスクとしてＳｉＯ2 膜をエッチングする。ＳｉＯ2 膜のエッチングは、バッファード弗酸を用いたウェットエッチングにより行う。バッファード弗酸を用いることにより、ＳｉＯ2 膜の下のＧａＳ膜に対して、ＳｉＯ2 膜を選択的に除去することができる。
【００６９】
続いて、ＳｉＯ2 膜に形成された開口を通して、その下のＧａＳ膜をエッチングする。ＧａＳ膜のエッチングは、ＨＣｌとＨ3 ＰＯ4 との混合液を用いたウェットエッチングにより行う。この混合液を用いることにより、ＧａＳ膜の下のＧａＡｓに対して、ＧａＳ膜を選択的にエッチングすることができる。
【００７０】
ＧａＳ膜の開口部に露出したＧａＡｓ表面を、Ｈ3 ＰＯ4 とＨ2 Ｏ2 とＨ2 Ｏとの混合液で約１０ｎｍエッチングする。基板全面に、ＡｕＧｅ、Ｎｉ、Ａｕ層を順番に蒸着し、リフトオフ法により、コレクタ電極５１及びエミッタ電極５３を残す。温度４００℃で１分間の熱処理を行い、各電極とその下のＧａＡｓとの界面を合金化する。
【００７１】
次に、基板上に、ベース電極５２に対応した開口を有するレジストパターンを形成する。このレジストパターンをマスクとしてＳｉＯ2 膜をエッチングし、ベース電極５２が形成される領域に開口を形成する。この開口の底面にＧａＳからなる中間層５０が露出する。
【００７２】
基板全面に、Ｐｔ、Ａｕを順番に蒸着し、リフトオフ法を用いてベース電極５２を残す。このようにして、図５に示すＨＢＴが得られる。
【００７３】
図５では、エミッタ電極５３及びコレクタ電極５１の最下層にＡｕＧｅを用い、各電極とＧａＡｓ層とを直接接触させ、界面を合金化してオーミック接触を得る場合を示した。合金化によるオーミック接触を得る代わりに、図３に示す第１及び第２の電極１９Ａ及び１９Ｂと第１及び第２の表面層１５Ａ及び１５Ｂとの接続のように、両者の間にＧａＳ層を挿入してオーミックな接続を得ることもできる。この場合には、ｎ型ＧａＡｓとの接続抵抗を低下させるために、電極の最下層を仕事関数の比較的小さなＴｉ等で形成することが好ましい。
【００７４】
以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
【００７５】
【発明の効果】
以上説明したように、本発明によれば、金属と化合物半導体との間に、ＧａＳ等の中間層を挿入することにより、接触界面を合金化することなく、オーミックな接続を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例による半導体装置の断面図、及び電流電圧特性を示すグラフである。
【図２】電極とＧａＡｓ間の電気抵抗を、その間に挿入されたＧａＳ層の膜厚の関数として示すグラフである。
【図３】実施例によるＨＥＭＴの断面図である。
【図４】実施例によるＭＩＳＦＥＴの断面図である。
【図５】実施例によるＨＢＴの断面図である。
【符号の説明】
１  ＧａＡｓ層
２  ＧａＳ層
３、４  電極
１１  半絶縁性ＧａＡｓ基板
１２  ｉ型ＧａＡｓバッファ層
１３  ｉ型ＧａＡｓチャネル層
１４  ｎ型ＩｎＧａＰキャリア供給層
１５Ａ、１５Ｂ  ｎ+ 型ＧａＡｓ表面層
１６  ゲートリセス部
１７  ゲート電極
１８Ａ、１８Ｂ  ＧａＳ中間層
１９Ａ、１９Ｂ  電極
２０  ＳｉＮ保護膜
２１  開口
３１  半絶縁性ＧａＡｓ基板
３２  ｐ- 型ＧａＡｓチャネル層
３３  ＧａＳ中間層
３４  ＳｉＮ膜
３５Ａ、３５Ｂ  電極
３７  ゲート電極
４１  半絶縁性ＧａＡｓ基板
４２  ｎ型ＧａＡｓコレクタ層
４３  ｐ型ＧａＡｓベース層
４４  ｎ型ＩｎＧａＰエミッタ層
４５  ｎ+ 型ＧａＡｓエミッタキャップ層
５０  ＧａＳ中間層
５１  コレクタ電極
５２  ベース電極
５３  エミッタ電極
５４  ＳｉＯ2 膜
【図１】
0003863270.tif 000002
【図２】
0003863270.tif 000003
【図３】
0003863270.tif 000004
【図４】
0003863270.tif 000005
【図５】
0003863270.tif 000006