(57)【特許請求の範囲】
【請求項１】
サーミスタ素体と、
前記サーミスタ素体の両端面に形成された第１，第２の外部電極と、
前記サーミスタ素体の内部に形成されており、かつ前記第１，第２の外部電極と接続されていない複数の内部電極とを備え、前記複数の内部電極が、サーミスタ素体層を介して厚み方向に重なり合わないように配置された第１，第２の内部電極と、第１，第２の内部電極にサーミスタ素体層を介して重なり合うように配置された第３の内部電極とを有することを特徴とする、チップ型サーミスタ。
【請求項２】
第１，第２の内部電極が、サーミスタ素体内の同一高さ位置に形成されている、請求項１に記載のチップ型サーミスタ。
【請求項３】
第１，第２の内部電極が、前記サーミスタ素体の異なる高さ位置に形成されており、第３の内部電極が第１，第２の内部電極が形成されている高さ位置の中間高さ位置に形成されていることを特徴とする、請求項１に記載のチップ型サーミスタ。
【請求項４】
第３の内部電極が中間で分断されて複数の内部電極部分を有するように構成されており、内部電極部分同士が対向されていることを特徴とする、請求項１に記載のチップ型サーミスタ。
【請求項５】
前記サーミスタ素体と、第１〜第３の内部電極とが、一体焼成された積層型サーミスタにより構成されている、請求項１〜４の何れかに記載のチップ型サーミスタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、温度センサ、あるいは電子回路における温度補償や電流の制御等に用いられるチップ型サーミスタに関し、より詳細には、サーミスタ素体内に内部電極が配置されている形式のチップ型サーミスタの改良に関する。
【０００２】
【従来の技術】
サーミスタ素体内に内部電極が配置されているチップ型サーミスタの一例が、特開平５−２４３００７号に開示されている。図１０は、この先行技術に記載のチップ型サーミスタを説明するための断面図である。チップ型サーミスタ５１では、半導体セラミックスよりなるサーミスタ素体５２内に内部電極５３ａ〜５３ｃが形成されている。内部電極５３ａ，５３ｂは、サーミスタ素体５２内の同じ高さ位置に形成されており、先端が所定の距離を隔てて対向されている。また、内部電極５３ａ，５３ｂは、サーミスタ素体５２の端面５２ａ，５２ｂにそれぞれ引き出されている。
【０００３】
他方、内部電極５３ｃは、サーミスタ素体層を介して内部電極５３ａ，５３ｂに重なり合うように配置されており、かつ内部電極５３ｃは、サーミスタ素体５２の端面５２ａ，５２ｂには至らないように構成されている。端面５２ａ，５２ｂを覆うように、外部電極５４ａ，５４ｂが形成されている。
【０００４】
チップ型サーミスタ５１では、サーミスタ素体５２の端面５２ａ，５２ｂにおいて、内部電極５３ａ，５３ｂが外部電極５４ａ，５４ｂにそれぞれ接続されている。従って、外部電極５４ａ，５４ｂを例えばメッキにより形成する場合、電解液が内部電極５３ａ，５３ｂの端面５２ａ，５２ｂに露出している部分からサーミスタ素体５２内に侵入し、信頼性を低下させるという問題があった。
【０００５】
また、実装に際し、フラックスが上記端面５２ａ，５２ｂの上記内部電極５３ａ，５３ｂが引き出された部分からサーミスタ素体５２内に侵入し、信頼性を低下させる恐れがあった。
【０００６】
そこで、上記のような問題を解決するものとして、特開平６−５３００９号公報には、図１１に示すチップ型サーミスタ６１が開示されている。チップ型サーミスタ６１は、サーミスタ素体６２内に内部電極６３ａ〜６３ｃをサーミスタ素体層を介して重なり合うように配置した構造を有する。なお、内部電極６３ａ〜６３ｃは、サーミスタ素体６２の端面６２ａ，６２ｂには至らないように形成されている。端面６２ａ，６２ｂを覆うように外部電極６４ａ，６４ｂが形成されている。
【０００７】
チップ型サーミスタ６１では、内部電極６３ａ〜６３ｃの端部と外部電極６４ａまたは６４ｂとの間の距離Ｌにより抵抗値が調整される。従って、内部電極６３ａ〜６３ｃを有せずに、外部電極６４ａ，６４ｂのみを形成したサーミスタに比べて抵抗値を低下させることができると共に、内部電極６３ａ〜６３ｃがサーミスタ素体６２の端面６２ａ，６２ｂに露出していないため、外部電極形成時に電解液がサーミスタ素体６２内に侵入する恐れがなく、かつ実装時にフラックスが侵入する恐れもない。
【０００８】
【発明が解決しようとする課題】
しかしながら、特開平６−５３００９号に開示されているチップ型サーミスタでは、実際には、内部電極６３ａ〜６３ｃを有するサーミスタ素体６２を得るためにマザーの積層体から個々のチップ型サーミスタ６１のための積層体を切断する際の寸法バラツキにより、上記距離Ｌがバラツキがちであった。従って、上記距離Ｌのバラツキ、並びに、外部電極の寸法バラツキにより、得られる抵抗値のバラツキが大きくなり、歩留りが低下するという問題があった。
【０００９】
本発明の目的は、製造時や実使用時の条件による信頼性の劣化が生じ難く、かつ抵抗値のバラツキが生じ難く、製造に際しての歩留りを高め得るチップ型サーミスタを提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明に係るチップ型サーミスタは、サーミスタ素体と、前記サーミスタ素体の両端面に形成された第１，第２の外部電極と、前記サーミスタ素体の内部に形成されており、かつ前記第１，第２の外部電極と接続されていない複数の内部電極とを備え、前記複数の内部電極が、サーミスタ素体層を介して厚み方向に重なり合わないように配置された第１，第２の内部電極と、第１，第２の内部電極にサーミスタ素体層を介して重なり合うように配置された第３の内部電極とを有することを特徴とする。このチップ型サーミスタでは、第１，第２の内部電極に対して、第３の内部電極がサーミスタ素体層を介して重なり合うように配置されており、該第１，第２の内部電極と他の内部電極との重なり面積により抵抗値が調整されるので、これらの重なり面積を制御することによりサーミスタ素体の寸法や外部電極寸法の如何にかかわらず、抵抗値のバラツキを抑制することができる。また、第１〜第３の内部電極は、サーミスタ素体内において形成されており、第１，第２の外部電極に接続されていないため、外部電極形成時や実使用時の周囲の環境の変化により影響を受け難く、それによって信頼性が高められる。
【００１１】
このチップ型サーミスタにおける第１〜第３の内部電極の配置については、第１，第２の内部電極がサーミスタ素体層を介して第３の内部電極に重なり合う限り特に限定されず、例えば、請求項２に記載のように、第１，第２の内部電極がサーミスタ素体内の同一高さ位置に形成されていてもよく、その場合には、好ましくは、第３の内部電極は、第１，第２の内部電極と異なる高さ位置に形成され、第１，第２の内部電極に部分的にサーミスタ素体層を介して重なり合うように配置される。
【００１２】
また、請求項３に記載のように、第１，第２の内部電極が、サーミスタ素体の異なる高さ位置に形成されていてもよく、その場合には、第３の内部電極が、第１，第２の内部電極が形成されている高さ位置の中間高さ位置に形成され、第１，第２の内部電極にサーミスタ素体層を介して重なり合う。
【００１３】
請求項４に記載のように、第３の内部電極は、中間で分断されて複数の内部電極部分を有するように構成されてもよく、その場合、各内部電極部分同士が対向されることになる。
【００１４】
好ましくは、請求項５に記載のように、サーミスタ素体と、第１〜第３の内部電極とは、一体焼成された積層型サーミスタにより構成される。
【００１５】
【発明の実施の形態】
以下、図面を参照しつつ本発明に係るチップ型サーミスタの非限定的な実施例を説明する。
【００１６】
（第１の構造例）
図１及び図２は、本発明のチップ型サーミスタの第１の構造例を説明するための断面図及び平面断面図である。チップ型サーミスタ１は、半導体セラミックスよりなる直方体状のサーミスタ素体２を有する。サーミスタ素体２は、サーミスタとして動作し得る適宜の半導体セラミックスによりなり、例えば、Ｍｎ、Ｎｉ、Ｃｏ、ＣｕもしくはＦｅなどの酸化物を用いて調製することにより得られる。
【００１７】
サーミスタ素体２内には、第１，第２の内部電極３ａ，３ｂが同じ高さ位置に形成されている。第１，第２の内部電極３ａ，３ｂは、サーミスタ素体２の対向二端面２ａ，２ｂには至らないように形成されている。
【００１８】
他方、第３の内部電極３ｃが、サーミスタ素体２内に形成されている。内部電極３ｃは、第１，第２の内部電極３ａ，３ｂとサーミスタ素体層を介して重なり合うように配置されている。また、第３の内部電極３ｃも、端面２ａ，２ｂには至らないように形成されている。
【００１９】
内部電極３ａ〜３ｃは、Ａｇ、Ａｇ−Ｐｄ合金などの適宜の導電性材料により構成され得る。
端面２ａ，２ｂを覆うように、第１，第２の外部電極４ａ，４ｂが形成されている。外部電極４ａ，４ｂは、メッキ、蒸着もしくはスパッタリングなどの適宜の方法により形成することができる。また、外部電極４ａ，４ｂの材料についても、Ａｇ、Ｎｉ、Ｓｎ、Ｐｂなどの適宜の導電性材料で構成することができ、また、これらの材料を複数用い、複数層構成としてもよい。例えば、第１層がＡｇ、第２層がＮｉ、第３層がＳｎまたはＳｎ−Ｐｂ（半田）からなるものを例示することができる。
【００２０】
チップ型サーミスタ１は、好ましくは、セラミック積層一体焼成技術を用いて製造することができる。すなわち、図３（ａ）及び図３（ｂ）に示すセラミックグリーンシート５，６を用意する。セラミックグリーンシート５の上面には、第１，第２の内部電極３ａ，３ｂを形成するために、Ａｇ−Ｐｄペーストなどの導電ペーストを図示のように印刷する。また、セラミックグリーンシート６上には、第３の内部電極３ｃを形成するために、同じく導電ペーストをスクリーン印刷する。
【００２１】
次に、セラミックグリーンシート６上にセラミックグリーンシート５を積層し、さらに上下に導電ペーストが印刷されていない無地のセラミックグリーンシートを適宜の枚数積層し、積層体を得る。得られた積層体を厚み方向に加圧し、焼成することにより、導電ぺーストを焼き付けると共に、セラミックグリーンシートを焼成し、図１、図２に示したサーミスタ素体２を得ることができる。
【００２２】
チップ型サーミスタ１では、外部電極４ａ，４ｂ間の抵抗値は、内部電極３ａ，３ｂと外部電極４ａ，４ｂとの間の距離よりも、内部電極３ａ，３ｂと内部電極３ｃとの重なり面積に大きく支配される。
【００２３】
他方、サーミスタ素体２を量産する場合、通常マザーの積層体を得た後、該マザーの積層体を個々のチップ型サーミスタ１単位に厚み方向に切断し、個々の積層体を得、これを焼成する。この場合、切断寸法にバラツキがあったとしても、内部電極３ａ，３ｂと、内部電極３ｃとの重なり面積が高精度に保たれる限り、得られるチップ型サーミスタの抵抗値のバラツキを抑制することができる。他方、内部電極３ａ，３ｂと内部電極３ｃとの重なり面積については、マザーの積層体を得る段階で容易に制御し得る。すなわち、マザーのセラミックグリーンシート上に導電ペーストを正確に印刷し、マザーのセラミックグリーンシートを積層する際に注意を払うだけで、上記重なり面積を容易にかつ高精度に制御することができる。従って、チップ型サーミスタ１では、最終的に得られたサーミスタ素体２の寸法バラツキや外部電極４ａ，４ｂの形成位置のバラツキに余り影響を受けることなく、抵抗値のバラツキを確実に低減することができる。
【００２４】
（第２の構造例）
図４は、本発明の第２の構造例に係るチップ型サーミスタを説明するための断面図である。
【００２５】
チップ型サーミスタ１１は、半導体セラミックスよりなるサーミスタ素体１２内に、第１〜第３の内部電極１３ａ〜１３ｃを配置した構造を有する。第１の内部電極１３ａと、第２の内部電極１３ｂとは、互いに重なり合わないように、かつ異なる高さ位置に形成されている。また、第３の内部電極１３ｃは、内部電極１３ａ，１３ｂとサーミスタ素体層を介して重なり合うように、両者の中間高さ位置に形成されている。
【００２６】
第１〜第３内部電極１３ａ〜１３ｃは、図示のようにサーミスタ素体１２内に埋設されており、端面１２ａ，１２ｂには至らないように形成されている。
端面１２ａ，１２ｂには、外部電極１４ａ，１４ｂが形成されている。
【００２７】
すなわち、内部電極１３ａ〜１３ｃの配置が、第１の構造例と異なる点を除いては、チップ型サーミスタ１１は、図１に示したチップ型サーミスタ１と同様に構成されている。
【００２８】
本構造例においても、抵抗値は、第１の内部電極１３ａと、第３の内部電極１３ｃとの重なり面積及び第３の内部電極１３ｃと第２の内部電極１３ｂとの重なり面積に支配されるため、サーミスタ素体１２の寸法や外部電極１４ａ，１４ｂの寸法バラツキの影響をほとんど受けることなく、抵抗値のバラツキを効果的に低減することができる。
【００２９】
図５は、上記チップ型サーミスタ１１を製造するに際し用いられるセラミックグリーンシート及びその上に形成される電極形状を示す分解斜視図である。
サーミスタ素体１２についても、サーミスタ素体２と同様に、セラミック積層一体焼成技術を用いて製造することができる。すなわち、セラミックグリーンシート１５ａ〜１５ｅを用意する。セラミックグリーンシート１５ｂ〜１５ｄ上には、それぞれ、第２の内部電極１３ｂ、第３の内部電極１３ｃ及び第１の内部電極１３ａを形成するために導電ペーストをスクリーン印刷する。しかる後、セラミックグリーンシート１５ａ〜１５ｅを積層し、さらに必要に応じて上下に無地のセラミックグリーンシートを適宜の枚数積層し、積層体を得る。得られた積層体を厚み方向に加圧した後、焼成することにより、サーミスタ素体１２を得ることができる。
【００３０】
（他の変形例）
チップ型サーミスタ１，１１では、それぞれ、第１〜第３の内部電極として、上述した３枚の内部電極を図示のように配置したが、本発明における第１〜第３の内部電極は、様々な態様で配置することができる。
【００３１】
例えば、図６（ａ）に示すチップ型サーミスタ２１では、第１，第２の内部電極３ａ，３ｂが異なる高さ位置に３組配置されており、ある組の第１，第２の内部電極３ａ，３ｂと、隣接する内部電極３ａ，３ｂとの間に、それぞれ、第３の内部電極３ｃが配置されている。
【００３２】
また、図６（ｂ）に示すチップ型サーミスタ２２では、第１，第２の内部電極３ａ，３ｂの下方に第３の内部電極３ｃが形成されているだけでなく、上方にも第３の内部電極３ｃが形成されている。
【００３３】
チップ型サーミスタ２１，２２に示したように、第１〜第３の内部電極は、複数層形成されていてもよく、その場合においても、第１，第２の外部電極４ａ，４ｂ間の抵抗値は、第１，第２の内部電極と第３の内部電極との重なり面積により支配されるため、チップ型サーミスタ１と同様に抵抗値のバラツキを低減することができる。
【００３４】
また、第２の構造例のチップ型サーミスタ１１においても、第１〜第３の内部電極の配置については、図７（ａ）及び（ｂ）に示すように適宜変更することができる。
【００３５】
図７（ａ）に示すチップ型サーミスタ２３では、第１の内部電極１３ａと、第２の内部電極１３ｂとの間に、第３の内部電極１３ｃ，１３ｃ、すなわち２層の第３の内部電極が配置されている。
【００３６】
また、図７（ｂ）に示すチップ型サーミスタ２４では、第１，第２の内部電極１３ａ，１３ｂの間に第３の内部電極１３ｃが配置されており、第２の内部電極１３ｂの下方に、さらに第３の内部電極１３ｃを介して第１の内部電極１３ａが配置されている。
【００３７】
図８（ａ）は、本発明のチップ型サーミスタのさらに他の変形例を説明するための平面断面図である。ここでは、第１，第２の内部電極３ａ，３ｂは、同一高さ位置に形成されているが、第１，第２の内部電極３ａ，３ｂがサーミスタ素体２の幅方向に沿って所定距離を隔てて配置されている。また、第３の内部電極３ｃは、第１，第２の内部電極３ａ，３ｂよりも下方に配置されている。チップ型サーミスタ２５においても、第１，第２の内部電極３ａ，３ｂと第３の内部電極３ｃとの重なり面積により、外部電極４ａ，４ｂ間の抵抗値が支配されるため、チップ型サーミスタ１と同様に、抵抗値のバラツキを低減することができる。
【００３８】
図８（ｂ）は、本発明のチップ型サーミスタの他の構造例を示す縦断面図である。
チップ型サーミスタ２６では、第１，第２の内部電極３ａ，３ｂがサーミスタ素体２のある高さ位置において所定距離を隔てて形成されており、第３の内部電極３ｃが、第１，第２の内部電極３ａ，３ｂと異なる高さ位置に形成されている。なお、第３の内部電極３ｃは、サーミスタ素体２の中央で分断されており、それによって複数の内部電極部分３ｃ1 ，３ｃ2 を有する。すなわち、内部電極３ｃは、チップ型サーミスタ１（図１参照）における第３の内部電極３ｃを中央で分断した構造に相当する。この場合においても、外部電極４ａ，４ｂ間の抵抗値は、第１の内部電極３ａと、内部電極部分３ｃ1 との重なり面積により及び第２の内部電極３ｂと、内部電極部分３ｃ1 との重なり面積により支配されるため、チップ型サーミスタ１と同様に抵抗値のバラツキを低減することができる。
【００３９】
チップ型サーミスタ２６から明らかなように、第３の内部電極については、ある高さ位置において、複数の内部電極に分断された構成を有していてもよい。従って、図９（ａ）に示すチップ型サーミスタ２７のように、第３の内部電極として、同じ高さ位置において３つに分断された内部電極部分３ｃ1 〜３ｃ3 を有するように構成してもよい。
【００４０】
また、図９（ｂ）に示すチップ型サーミスタ２８のように、第２の構造例のチップ型サーミスタ１１において、第３の内部電極１３ｃを、２枚の内部電極部分１３ｃ1 ，１３ｃ2 に分断した構成としてもよい。
【００４１】
さらに、図９（ｃ）に示すチップ型サーミスタ２９のように、第３の内部電極１３ｃ1 ，１３ｃ2 を、異なる高さ位置に配置した構成としてもよい。
【００４２】
【実施例】
図１に示したチップ型サーミスタ１及び図４に示したチップ型サーミスタ１１を、それぞれ以下の仕様で作成し、実施例１，実施例２とし、従来例として、図１１に示したチップ型サーミスタを電極の位置を除いては同様にして作製した。
【００４３】
すなわち、サーミスタ素体２，１２，６２として、１．６×０．８×厚み０．８ｍｍの寸法を有し、かつ負の抵抗温度特性を有するセラミックからなるものを用いた。
【００４４】
また、設計抵抗値が１０Ωとなるように図１、図４及び図１１に示したように複数の内部電極を形成し、それぞれ、サーミスタ素体を作製した。このようにして得られた実施例１，２及び従来例に従ったサーミスタ素体について、以下の要領で▲１▼高温放置試験、▲２▼湿中放置試験、▲３▼低温放置試験、▲４▼ヒートサイクル試験及び▲５▼湿中通電試験を行い、評価した。また、各サーミスタ素体の両端面にＡｇの厚膜電極を焼付け、その上にＮｉを１μｍ、Ｓｎを２μｍの厚みに電解メッキし、外部電極を形成し、しかる後、得られたチップ型サーミスタについても上記各試験を行った。結果を下記の表１に示す。
【００４５】
▲１▼高温放置試験…サーミスタ素体またはチップ型サーミスタを１２５℃の温度で５０００時間放置した後、抵抗値の変化を測定した。
▲２▼湿中放置試験…６０℃及び相対湿度９５％の環境にサーミスタ素体またはチップ型サーミスタを５０００時間放置した後、放置後の抵抗値の変化を測定した。
【００４６】
３）低温放置試験…−４０℃の温度にサーミスタ素体またはチップ型サーミスタを５０００時間放置した後、抵抗値の変化を測定した。
４）ヒートサイクル試験…１２５℃から−５５℃まで５分で降温し、−５５℃から１２５℃まで５分で昇温する工程を１サイクルとして、該サイクルを１００サイクル繰り返した後、２５℃における抵抗値の変化を測定した。
【００４７】
▲５▼湿中通電試験…サーミスタ素体またはチップ型サーミスタに相対湿度９５％の雰囲気下で、１０ｍＡの電流を通電し、５０００時間経過後の抵抗値の変化を測定した。
【００４８】
また、上記実施例１，２及び従来例の各チップ型サーミスタについて、２５℃における抵抗値Ｒ25と、２５℃における抵抗値のバラツキと、２５℃と５０℃との間におけるＢ定数並びに該Ｂ定数のバラツキを測定した。結果を下記の表１に示す。
【００４９】
【表１】
0003772467.tif 000002
【００５０】
なお、本発明は上記実施例のような負特性サーミスタに限定されるものではなく、正特性サーミスタであってもよい。
【００５１】
【発明の効果】
請求項１に記載の発明によれば、サーミスタ素体の両端面に形成された第１，第２の外部電極間の抵抗値は、サーミスタ素体内に配置された第１，第２の内部電極と第３の内部電極との重なり面積により支配されるため、サーミスタ素体の寸法や第１，第２の外部電極の形成位置が若干ばらついたとしても、第１，第２の外部電極間の抵抗値がほとんどばらつかない。従って、チップ型サーミスタの抵抗値のバラツキを低減することができる。
【００５２】
加えて、第１〜第３の内部電極は、サーミスタ素体内に埋設されており、第１，第２の外部電極と接続されていないため、例えば第１，第２の外部電極をメッキにより形成したとしても、電解液がサーミスタ素体内に侵入し難い。同様に、表面実装時に、フラックス等がサーミスタ素体内に侵入し難く、かつ実使用時に、周囲の湿度が高い場合であったも、サーミスタ素体内への湿気の侵入も生じ難い。よって、抵抗値のバラツキが小さいだけでなく、信頼性に優れた対環境特性の良好なチップ型サーミスタを提供することが可能となる。
【００５３】
請求項５に記載の発明によれば、上記サーミスタ素体と、第１〜第３の内部電極が、一体焼成された積層型のサーミスタ素体により構成されているので、積層セラミック一体焼成技術を用いて請求項１に記載の発明に係るチップ型サーミスタを容易に量産することができると共に、小型化も容易である。
【図面の簡単な説明】
【図１】本発明に係るチップ型サーミスタの第１の構造例を説明するための断面図。
【図２】図１に示したチップ型サーミスタの平面断面図。
【図３】ａ及びｂは、本発明の第１の構造例に係るチップ型サーミスタを得るのに用いられるセラミックグリーンシート及びその上に形成される電極形状を説明するための各平面図。
【図４】本発明の第２の構造例に係るチップ型サーミスタを説明するための縦断面図。
【図５】図４に示したチップ型サーミスタを得るのに用いられるセラミックグリーンシート及び電極形状を説明するための分解斜視図。
【図６】（ａ）及び（ｂ）は、第１の構造例に係るチップ型サーミスタの変形例を説明するための各縦断面図。
【図７】（ａ）及び（ｂ）は、第２の構造例のチップ型サーミスタの変形例を説明するための各縦断図。
【図８】（ａ）及び（ｂ）は、本発明のチップ型サーミスタのさらに他の変形例を説明するための平面断面図及び縦断面図。
【図９】（ａ）、（ｂ）及び（ｃ）は、本発明のチップ型サーミスタの他の変形例を説明するための各縦断面図。
【図１０】従来のチップ型サーミスタの一例を示す縦断面図。
【図１１】従来のチップ型サーミスタの他の例を説明するための縦断面図。
【符号の説明】
１…チップ型サーミスタ
２…サーミスタ素体
２ａ，２ｂ…端面
３ａ，３ｂ…第１，第２の内部電極
３ｃ…第３の内部電極
４ａ，４ｂ…第１，第２の外部電極
１１…チップ型サーミスタ
１２…サーミスタ素体
１２ａ，１２ｂ…端面
１３ａ，１３ｂ…第１，第２の内部電極
１３ｃ…第３の内部電極
１４ａ，１４ｂ…第１，第２の外部電極
２１〜２６…チップ型サーミスタ
【図１】
0003772467.tif 000003
【図２】
0003772467.tif 000004
【図３】
0003772467.tif 000005
【図４】
0003772467.tif 000006
【図５】
0003772467.tif 000007
【図６】
0003772467.tif 000008
【図７】
0003772467.tif 000009
【図８】
0003772467.tif 000010
【図９】
0003772467.tif 000011
【図１０】
0003772467.tif 000012
【図１１】
0003772467.tif 000013