(57)【特許請求の範囲】
【請求項１】
半導体パッケージの信頼性を評価する半導体パッケージの試験方法であって、
前記半導体パッケージの接地端子と電源入力端子間に所定の試験電流を通電して、所定のタイミングで前記接地端子と前記電源入力端子間の電圧を測定するとともに、前記半導体パッケージの前記接地端子と出力電圧端子間の電圧を測定する第１の手順と、
前記第１の手順で測定された前記半導体パッケージの前記接地端子と前記出力電圧端子間の電圧に基づいて出力電流を補正し、補正された出力電流に基づいて前記半導体パッケージへの印加電圧を求める第２の手順と、
前記半導体パッケージの接地端子と電源入力端子間に所定時間、前記第２の手順で求められた印加電圧を印加して、所定のタイミングで前記接地端子と前記電源入力端子間の電圧を測定する第３の手順と、
前記第１の手順で測定された電圧と前記第３の手順で測定された電圧との差に基づいて前記半導体パッケージの熱抵抗を測定する第４の手順とを有することを特徴とする半導体パッケージの試験方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージの試験方法に関し、詳しくは、半導体パッケージの信頼性評価となる熱抵抗の試験方法に関する。
【０００２】
【従来の技術】
一般に、半導体パッケージ（以下「ＩＣパッケージ」という）の信頼性評価項目には半導体製品の構造、実装設計で問題となる温度サイクルクラック、リフロークラック、反り、はんだ接合部の疲労強度と熱抵抗等があり、なかでも、熱抵抗に関する放熱問題は近年のＩＣの高度化・高集積化に伴い消費電力も増加する傾向にあることから重要になってきている。また、レギュレータ等のパワーＩＣには、製品の安全上十分な放熱特性が要求されている。
【０００３】
こうした背景のなか、従来のＩＣパッケージの熱抵抗良否判別方法は、設計保証値を確認して熱抵抗の良否判定を行うというものであった。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述した従来のＩＣパッケージの熱抵抗良否判別方法には、以下のような問題点がある。
まず、ＩＣパッケージの放熱経路について説明する。
【０００５】
図６は、ＩＣパッケージとしてレギュレータ等の電源用ＩＣパッケージにおけるチップ表面の発熱経路を説明するための図である。同図に示すように、ＩＣチップ表面の発熱は、チップ１→ダイアタッチ２→リードフレーム３→ＰＣ基板４の経路で放熱する。上記ダイアタッチ２は、有機バインダー中に導電粒子を分散させたペースト状の接着剤であって、半導体素子をリードフレーム３等の基板に接着する目的で使用される。通常は導電粒子として銀粉（銀ペースト）が使用されるが、特に高熱伝導、電気伝導性が要求されるパワートランジスタ等の製品では半田がダイアタッチ材料として使用されている。つまり、ダイアタッチ２は、ＩＣパッケージの熱ストレスを緩和させる目的で使用されるため、ＩＣパッケージの製造工程で、当該ダイアタッチ部にボイド（絶縁体内部の微小なエアギャップ）、クラック、剥離等が発生した場合、熱伝導率が低下してしまい、保証する熱抵抗（＝許容損失）が得られなくなるという問題が発生する。ところが、従来のＩＣパッケージの熱抵抗検査方法では、設計保証値の確認のみで熱抵抗特性の良否が判別されるため、上記のボイド等の欠陥によって熱抵抗不良となったＩＣパッケージの発見が困難であった。
【０００６】
本発明は、上記のような問題点に鑑みてなされたもので、その課題とするところは、ＩＣパッケージの熱抵抗検査を設計保証によらず行うことによって、対象となるＩＣパッケージの全数を定量的に判断することのできるＩＣパッケージの試験方法を提供するものである。
【０００７】
【課題を解決するための手段】
本発明は、半導体パッケージの信頼性を評価する半導体パッケージの試験方法であって、半導体パッケージの接地端子と電源入力端子間に所定の試験電流を通電して、所定のタイミングで接地端子と電源入力端子間の電圧を測定するとともに、半導体パッケージの接地端子と出力電圧端子間の電圧を測定する第１の手順と、第１の手順で測定された半導体パッケージの接地端子と出力電圧端子間の電圧に基づいて出力電流を補正し、補正された出力電流に基づいて半導体パッケージへの印加電圧を求める第２の手順と、半導体パッケージの接地端子と電源入力端子間に所定時間、第２の手順で求められた印加電圧を印加して、所定のタイミングで接地端子と電源入力端子間の電圧を測定する第３の手順と、第１の手順で測定された電圧と前記第３の手順で測定された電圧との差に基づいて前記半導体パッケージの熱抵抗を測定する第４の手順とを有することを特徴とする。
【０００８】
このような半導体パッケージの試験方法では、半導体パッケージの信頼性を評価するための試験項目に実測による熱抵抗試験が加えられる。例えば、半導体パッケージの信頼性を評価するための試験装置等に熱抵抗試験を行うための工程が追加される。これにより、実測による半導体パッケージの熱抵抗試験が行えるようになるので、熱抵抗値の定量的判断が可能となり、従来の設計保証による熱抵抗判別方法では見つけることが困難であった放熱特性の悪い（例：ダイアタッチ部の熱抵抗不良など）ＩＣパッケージを的確に見つけることができる。その結果、欠陥のない完全品と欠陥品との区別が確実に行え、欠陥品の市場流出を防ぐことが可能になる。
【００１２】
このような半導体パッケージの試験方法では、上記所定タイミングで測定される電圧降下の測定時間と、電力の印加時間は、所望の測定精度と熱抵抗試験に要する時間とのトレードオフ関係から適当な値が設定される。そのため、半導体パッケージの熱抵抗試験の全数チェックを効率良く行うことができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００１４】
図１は、ＩＣパッケージの試験装置３０を用いて被試験ＩＣパッケージ１０の熱抵抗試験を行う場合の概念を示す図である。同図に示すように、被試験ＩＣパッケージ１０は所定の試験用置台２０に載せられ、ＩＣパッケージ試験装置３０に組み込まれているテストプログラム４０に従って所定の試験が行われる。例えば、開発設計段階のＩＣパッケージであれば、信頼性を評価するための評価試験のテストプログラム４０が、製造工程出荷段階であれば、製品出荷の際に必要となる信頼性を評価するための試験プログラムがＩＣパッケージ試験装置３０に組み込まれる。本発明では、上記のような信頼性試験を行う工程において、該信頼性試験を行うＩＣパッケージ試験装置３０のテストプログラム４０に「熱抵抗試験」（▲１▼）を実施するプロセスが加えられ、被試験ＩＣパッケージ全数について当該熱抵抗試験（実測）が行われる。そして、その測定結果に基づく熱抵抗の良否判定が行われる。すなわち、熱抵抗の実測工程がＩＣパッケージの信頼性評価あるいは出荷検査の工程に組み込まれるので、従来、発見することが困難であった製造工程で発生した放熱不良（例えば、ダイアタッチ部の剥離等）のＩＣパッケージを容易に見つけだすことができるようになる。その結果、放熱特性の悪い不良ＩＣパッケージの市場への流通を防ぐことができる。
【００１５】
上記ＩＣパッケージ試験装置３０のテストプログラム４０に加わる熱抵抗試験は、例えば、図２に示す熱抵抗測定回路６０を試験装置３０内あるいは外部に構成することで実現することができる。図２は、被試験ＩＣパッケージの熱抵抗測定の概略を示す図で、被試験ＩＣパッケージと、該被試験ＩＣパッケージの熱抵抗を測定する熱抵抗測定回路とを示す。本例では、比較的高い放熱特性が要求されるレギュレータＩＣを被試験ＩＣパッケージ（以下、被試験レギュレータＩＣという）５０として例にとり、熱抵抗の測定概要及び手順について説明する。尚、同図に示す被試験レギュレータＩＣ５０は、熱抵抗測定の原理の説明を容易にするためにパッケージを除いた状態とする。
【００１６】
被試験レギュレータＩＣ５０の熱抵抗測定は、熱抵抗測定回路（実線囲部）６０にて行われる。この熱抵抗測定回路６０には、被試験レギュレータＩＣ５０の出力電流を測定する電流計６１、出力電圧を測定する電圧計６２、動作状態を切替えるためのスイッチ６３（以下、ＳＷという）、電力を供給するための直流電源６４、入力電圧を測定する電圧計６５、入力電流を測定する電流計６６が設けられる。
【００１７】
続いて熱抵抗の測定概要について説明する。一般に半導体の熱抵抗は、電力損失に対する損失部分の温度差より求められ、PNジャンクションを用いた順方向立ち上がり電圧［VF］により、温度を知る方法がとられる。また、温度差Δｔは電位差（Ｖ）に置き換えることできるため、常温時のＶＦと発熱時のＶＦとの差分から熱抵抗を演算することができる。本例では、上記のような性質を利用して熱抵抗の測定を行う。
【００１８】
以下、具体的な熱抵抗試験の手順について同図を参照しながら説明する。尚、被試験レギュレータＩＣ５０の端子名と端子機能以下の通りである。
【００１９】
（被試験レギュレータＩＣ５０の端子名と端子機能）
（１）ＶＯＵＴ：出力電圧端子（２）ＶＣＣ
：電源入力端子（３）ＧＮＤ：接地端子（熱抵抗測定の具体的手順の説明）
まず、熱抵抗測定回路６０内のＳＷ６３を１側に倒して微小定電流（試験電流）を通電し、その時のＧＮＤ−ＶＣＣ（Ｖｉｎ）間の電圧ＶＦ１（常温）を電圧計６５にて測定する。上記微小電流は、被試験レギュレータＩＣ５０の無用な温度上昇を避けるためＶＦ１を測定できる必要最低限の小さな値, 例えば１ mAとされる。
【００２０】
▲２▼次に、ＳＷ６３を１側→２側に切替えて被試験レギュレータＩＣ５０の出力電圧ＶＯＵＴ電圧を電圧計６２にて測定する。そして、この測定したＶＯＵＴ電圧により、出力電流ＩＯを補正する（補正電流：ΔＩＯ＝Ｐ／ΔＶＯＵＴ）。
【００２１】
▲３▼上記のようにしてＩＯを補正した後、ＳＷ６３を２側→１側に切替え下記式により求まる電力Ｐを印加してＶＦ２電圧（発熱時）を測定する。
【００２２】
Ｐ＝（ＶＣＣ−ＶＯＵＴ）＊ＩＯ〔Ｗ〕
▲４▼最後に、ΔＶＦ＝ＶＦ１−ＶＦ２〔Ｖ〕の差を求め、その求めたΔＶＦを次式に示す熱抵抗演算式に代入して被試験レギュレータＩＣ５０の熱抵抗を算出する。そして、その算出されたΔＶＦが所定範囲にあるか否かを判別して熱抵抗の良否判定を行う。
【００２３】
熱抵抗演算式  ΘＴＨ＝（ΔＶＦ／Ｖａ）／Ｐ〔℃／Ｗ〕
∵Ｖａ＝２ｍＶ／℃（温度係数）
上記のように、本手順によれば、温度補正及び電流補正を入れることで被試験レギュレータＩＣ５０に印加する電力Ｐが一定になるので、相対精度の良い熱抵抗値を測定することができる。
【００２４】
図３は、熱抵抗を測定するためのタイミングチャートである。同図において上段▲１▼は、下段▲２▼に示すｔｍのタイミングで測定されるＶＦ〔Ｖ〕値（ＧＮＤ-Ｖｉｎ間を測定した値）を示すもので、下段▲２▼は、ＶＦ測定時間ｔｍと電力印加時間ｔｐを示す図である。ここでは、印加する電力値ｐを０．６ｗと仮定する。
【００２５】
同図に示す電力印加時間ｔｐは、例えば、図４に示す熱抵抗―電力印加時間特性に基づいて求める。図４は、熱抵抗と電力印加時間の関係を図示したもので、縦軸に熱抵抗ΘＴＨ〔℃／Ｗ〕、横軸に電力印加時間ｔｐ〔ｓ〕をとる。例えば、電力印加時間ｔｐを１〔ｓ〕等長くとって、被試験レギュレータＩＣ５０に印加する電力を高くし、チップの接合部温度を十分に上昇（ΔＶＦを大きく）させれば、熱抵抗の測定誤差が小さくなるが、テスト時間も必要以上に長くなってしまう。しかし、同図に示す熱抵抗―電力印加時間特性データに基づけば、熱抵抗を求める上で適当な電力印加時間ｔｐは約１００ｍｓ（▲１▼）で十分精度の良いΔＶＦの測定が可能である。本例では、上記のようなことから、適当な上記電力印加時間ｔｐとして１００ｍｓ（０．１ｓ）が選択される。
【００２６】
また、図３に示すＶＦ測定時間ｔｍは、例えば、図５に示すΔＶＦ−測定時間特性に基づいて求める。この図５は、ΔＶＦの値とＶＦ測定時間ｔｍ（ここでは、ＶＦ１の測定時間ｔｍとＶＦ２の測定時間ｔｍの和を「ｔ」と呼ぶ）の関係を図示したもので、縦軸にΔF〔ｍV〕、横軸にＶＦ測定時間ｔ〔ｓ〕をとる。前述の図４の説明で触れたように、ΔＶＦが大きいほうが熱抵抗の測定精度をよくすることができる。つまり、ＶＦの測定時間を短くすることでΔＶＦの絶対値が大きくなるため、絶対精度を上げることができる。本例では、上記のようなことから、適当なＶＦ測定時間ｔとして５ｍｓ（▲１▼）が選択される。
【００２７】
尚、上記のようにして選択された電力印加時間ｔｐと、ＶＦ測定時間ｔは、熱抵抗試験を行う際の試験パラメータとして設定される。そのため、テスティングの負担を極力抑えた熱抵抗試験を実現することができる。
【００２８】
本例では、被試験ＩＣパッケージとしてレギュレータＩＣ５０を想定してこれまで説明してきたが、本発明はこのようなＩＣパッケージ以外にもヒートシンク付きパッケージ、例えば、ＨＳＯＰ（SOP(Small Outline package) with Heat sink）等のようなパッケージであっても適用可能である。
【００２９】
また、熱抵抗の測定方法としてVF値の変化を温度に見立てて行う方法を取り上げたが、本発明における熱抵抗測定方法は上で示した方法に限定されるものでなく、他の熱抵抗測定方法であっても勿論かまわない。
【００３０】
これまで説明したように、本発明では、上で示した熱抵抗試験の工程がＩＣパッケージ試験装置３０にプログラム化されて組み込まれるので、実測による全ＩＣパッケージの熱抵抗試験が実現可能になる。これにより、ＩＣパッケージの熱抵抗良否判別が定量的に行えるようになり、従来の設計保証による熱抵抗判別方法では見つけることが困難であった放熱特性の悪い（例：ダイアタッチ部の熱抵抗不良など）ＩＣパッケージを的確に見つけることができる。その結果、不良ＩＣパッケージの市場への流出を防ぐことができる。
【００３１】
また、上記テストプログラムには、試験パラメータとして電力印加時間ｔｐ及びＶＦ測定時間ｔｍの設定が含まれるので、両者を適当な値に設定することで、テスティング時間の負担を抑えることができ、効率の良い熱抵抗試験を行うことができる。
【００３２】
【発明の効果】
以上、説明したように、請求項１乃至４記載の本願発明によれば、半導体パッケージの信頼性を評価するための試験項目に実測による熱抵抗試験が加えられる。具体的には、半導体パッケージの信頼性を評価するための試験装置等に熱抵抗試験を行うための工程が追加される。つまり、実測による半導体パッケージの熱抵抗試験が行えるようになるので、熱抵抗値の定量的判断が可能となり、従来の設計保証による熱抵抗判別方法では見つけることが困難であった放熱特性の悪い（例：ダイアタッチ部の熱抵抗不良など）ＩＣパッケージを的確に見つけることができる。その結果、欠陥のない完全品と欠陥品との区別が確実に行え、欠陥品の市場流出を防ぐことが可能になる。
【図面の簡単な説明】
【図１】ＩＣパッケージの試験装置を用いて被試験ＩＣパッケージの熱抵抗試験を行う場合の本発明の概念を示す図である。
【図２】被試験ＩＣパッケージの熱抵抗測定の概略を示す図である。
【図３】熱抵抗を測定するためのタイミングチャートである。
【図４】熱抵抗―電力印加時間特性を示す図である。
【図５】ΔＶＦ−測定時間特性を示す図である。
【図６】ＩＣパッケージの放熱経路を説明するための図
【符号の説明】
１  チップ
２  ダイアタッチ
３  リードフレーム
４  実装基板（ＰＣ基板）
５  ＩＣパッケージ
１０  被試験ＩＣパッケージ
２０  被試験ＩＣパッケージ置台
３０  ＩＣパッケージ試験装置
４０  テストプログラム
５０  被試験レギュレータＩＣ
６０  熱抵抗測定回路
６１、６６  電流計
６２、６５  電圧計
６３  スイッチ（ＳＷ）
６４  直流電源
【図１】
0003858690.tif 000002
【図２】
0003858690.tif 000003
【図３】
0003858690.tif 000004
【図４】
0003858690.tif 000005
【図５】
0003858690.tif 000006
【図６】
0003858690.tif 000007