(57)【特許請求の範囲】
【請求項１】
複数の連続波入力信号をそれぞれ増幅して各連続波入力信号ごとに位相が互いに逆な１対の増幅信号を出力する複数の増幅回路と、
前記複数の増幅回路のおのおのについて前記１対の増幅信号についての択一的な選択をそれぞれ行う複数の選択回路と、
互いに交差する複数の入力信号経路および信号出力経路並びにそれら経路の交差部ごとに設けられたスイッチを有し、前記複数の信号入力経路に前記複数の選択回路の出力信号がそれぞれ導かれるマトリクススイッチと、を具備することを特徴とする信号処理回路。
【請求項２】
前記複数の増幅回路と前記複数の選択回路の間に前記複数の増幅回路の１対の増幅信号の出力経路ごとに設けられた電圧・電流変換回路、を具備することを特徴とする請求項１に記載の信号処理回路。
【請求項３】
前記複数の選択回路と前記マトリクススイッチの間に前記複数の選択回路ごとに設けられた電圧・電流変換回路、を具備することを特徴とする請求項１に記載の信号処理回路。
【請求項４】
前記電圧・電流変換回路は抵抗である、ことを特徴とする請求項２または請求項３に記載の信号処理回路。
【請求項５】
前記選択回路および前記マトリクススイッチのスイッチを制御する制御回路、を具備することを特徴とする請求項１ないし請求項４のうちのいずれか１つに記載の信号処理回路。
【請求項６】
信号遅延線のそれぞれ異なる位置から引き出された複数の信号入力タップおよび少なくとも一端から引き出された信号出力タップを有し、前記複数の信号入力タップに前記マトリクススイッチの複数の信号出力経路の信号がそれぞれ導かれる信号遅延回路、を具備することを特徴とする請求項１ないし請求項５のうちのいずれか１つに記載の信号処理回路。
【請求項７】
前記信号遅延回路は、切換可能な少なくとも２つの遅延特性を有する、ことを特徴とする請求項６に記載の信号処理回路。
【請求項８】
前記信号遅延回路は、
前記信号遅延線の両端にそれぞれ接続されたマッチング抵抗と、
前記マッチング抵抗ごとに並列に接続されたスイッチと抵抗の直列回路と、
前記信号遅延線の両端および前記複数の信号入力タップの引き出し位置のおのおのとグラウンドの間にそれぞれ設けられたキャパシタとスイッチの直列回路と、を具備することを特徴とする請求項７に記載の信号処理回路。
【請求項９】
前記スイッチを制御する制御回路、を具備することを特徴とする請求項８に記載の信号処理回路。
【請求項１０】
前記マトリクススイッチと前記信号遅延回路の間に前記複数の信号出力経路ごとに設けられたバッファ増幅回路、を具備することを特徴とする請求項６ないし請求項９のうちのいずれか１つに記載の信号処理回路。
【請求項１１】
前記バッファ増幅回路はベース接地型トランジスタ回路である、ことを特徴とする請求項１０に記載の信号処理回路。
【請求項１２】
連続波超音波を送波してそのエコーを複数の超音波トランスデューサで受波する超音波送受波手段と、
前記複数の超音波トランスデューサから導かれる複数の連続波入力信号をそれぞれ増幅して各連続波入力信号ごとに位相が互いに逆な１対の増幅信号を出力する複数の増幅手段と、
前記複数の増幅手段のおのおのについて前記１対の増幅信号についての択一的な選択をそれぞれ行う複数の選択手段と、
互いに交差する複数の入力信号経路および信号出力経路並びにそれら経路の交差部ごとに設けられたスイッチを有し、前記複数の信号入力経路に前記複数の選択手段の出力信号がそれぞれ導かれる信号経路編集手段と、
信号遅延線のそれぞれ異なる位置から引き出された複数の信号入力タップおよび少なくとも一端から引き出された信号出力タップを有し、前記複数の信号入力タップに前記信号経路編集手段の複数の信号出力経路の信号がそれぞれ導かれる信号遅延手段と、
前記選択手段および前記信号経路編集手段のスイッチを制御する制御手段と、
前記信号遅延手段の信号出力タップから導かれる信号に基づいて前記エコーのドップラシフトを求めるドップラ処理手段と、
前記求めたドップラシフトを表示する表示手段と、を具備することを特徴とする超音波ドップラ装置。
【請求項１３】
前記複数の増幅手段と前記複数の選択手段の間に前記複数の増幅手段の１対の増幅信号の出力経路ごとに設けられた電圧・電流変換手段、を具備することを特徴とする請求項１２に記載の超音波ドップラ装置。
【請求項１４】
前記複数の選択手段と前記信号経路編集手段の間に前記複数の選択手段ごとに設けられた電圧・電流変換手段、を具備することを特徴とする請求項１２に記載の超音波ドップラ装置。
【請求項１５】
前記電圧・電流変換手段は抵抗である、ことを特徴とする請求項１３または請求項１４に記載の超音波ドップラ装置。
【請求項１６】
前記信号経路編集手段と前記信号遅延手段の間に前記複数の信号出力経路ごとに設けられたバッファ増幅手段、を具備することを特徴とする請求項１２ないし請求項１５のうちのいずれか１つに記載の超音波ドップラ装置。
【請求項１７】
前記バッファ増幅手段はベース接地型トランジスタ回路である、ことを特徴とする請求項１６に記載の超音波ドップラ装置。
【請求項１８】
前記信号経路編集手段はマトリクススイッチである、ことを特徴とする請求項１４ないし請求項１９のうちのいずれか１つに記載の超音波ドップラ装置。
【請求項１９】
前記信号遅延手段は、切換可能な少なくとも２つの遅延特性を有する、ことを特徴とする請求項１２ないし請求項１８のうちのいずれか１つに記載の超音波ドップラ装置。
【請求項２０】
前記信号遅延手段は、
前記信号遅延線の両端にそれぞれ接続されたマッチング抵抗と、
前記マッチング抵抗ごとに並列に接続されたスイッチと抵抗の直列回路と、
前記信号遅延線の両端および前記複数の信号入力タップの引き出し位置のおのおのとグラウンドの間にそれぞれ設けられたキャパシタとスイッチの直列回路と、
前記スイッチを制御する制御手段と、を具備することを特徴とする請求項１９に記載の超音波ドップラ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、信号処理回路および超音波ドップラ装置に関し、特に、複数の連続波（ＣＷ：Ｃｏｎｔｉｎｕｏｕｓ  Ｗａｖｅ）信号を処理する信号処理回路、および、ＣＷドップラ法（Ｃｏｎｔｉｎｕｏｕｓ  Ｗａｖｅ  Ｄｏｐｐｌｅｒ  Ｍｅｔｈｏｄ）により診断を行うための超音波ドップラ装置に関する。
【０００２】
【従来の技術】
ＣＷドップラ法による超音波診断を行うときは、連続波超音波のエコー（ｅｃｈｏ）のドップラシフト（Ｄｏｐｐｌｅｒ  ｓｈｉｆｔ）を求め、それを周波数スペクトラム（ｓｐｅｃｔｒｕｍ）像あるいは音響として表示する。周波数スペクトラム像あるいは音響は血流等の速度を表す情報となる。
【０００３】
エコー受信の方位をフェーズドアレイ（ｐｈａｓｅｄ  ａｒｒａｙ）の技法により電子的に設定する場合は、超音波プローブ（ｐｒｏｂｅ）の複数の超音波トランスデューサ（ｔｒａｎｓｄｕｃｅｒ）が受信したエコーの整相加算が行われる。
【０００４】
エコー受信信号の整相加算にはアナログディレイライン（ａｎａｌｏｇ  ｄｅｌａｙ  ｌｉｎｅ）が用いられる。アナログディレイラインは、信号遅延線の長手方向のそれぞれ異なる位置に設けられた複数の入力タップ（ｔａｐ）と信号遅延線の一端に設けられた出力タップを有する。入力タップに入力された信号はタップ位置に応じた遅延が付されて出力タップから出力される。信号遅延線の最大遅延量は入力信号の１波長相当である。
【０００５】
複数の入力信号をそれらの位相差に応じて適切な入力タップに入力することにより、出力タップにおける位相を全て同相にすることができる。出力タップでは同相信号が全て重畳されることにより全入力信号の整相加算信号が得られる。
【０００６】
受信方位の切換を可能にするために、個々のエコー受信信号は複数の入力タップのいずれにも任意に入力できるようになっている。そのための手段としてマトリクススイッチ（ｍａｔｒｉｘ  ｓｗｉｔｃｈ）が用いられる。マトリクススイッチは、互いに絶縁して格子状に配列した複数の行信号線と複数の列信号線の各交差部にそれぞれスイッチを設けたものである。
【０００７】
行信号線と列信号線はスイッチを閉じた箇所で電気的に接続されるので、スイッチを選択的に閉じることにより複数の行信号線のうちの任意のものを複数の列信号線のうちの任意のものに接続することができる。
【０００８】
このようなマトリクススイッチにおいて、複数の行信号線と複数の列信号線のうちのいずれか一方に複数のエコー受信信号を入力し、他方をアナログディレイラインの複数の入力タップに接続して各スイッチの開閉を制御することにより、複数のエコー受信信号の任意のものをアナログディレイラインの複数の入力タップの任意のものに入力することができる。すなわち、マトリクススイッチは、エコー受信信号をアナログディレイラインに入力する信号経路を編集するものとなる。
【０００９】
【発明が解決しようとする課題】
マトリクススイッチにおけるスイッチの数は、整相加算するエコー受信信号の数とアナログディレイラインの入力タップ数との積となる。エコー受信信号の数はエコー受信のチャンネル（ｃｈａｎｎｅｌ）数に相当する。
【００１０】
エコー受信のチャンネル数は超音波トランスデューサの微素子化に伴って多チャンネル化しており、現状では例えば４８チャンネル程度となっている。アナログディレイラインの入力タップ数は８ないし１６程度である。このため、マトリクススイッチとしては、３８４ないし７６８個のスイッチを持つものが必要とされ、大型化することが避けられない。
【００１１】
そこで、本発明の課題は、より少ないスイッチを用いて連続波信号経路の編集を行う信号処理回路および超音波ドップラ装置を実現することである。また、連続波信号の周波数変化に適応する信号処理回路および超音波ドップラ装置を実現することを課題とする。
【００１２】
【課題を解決するための手段】
（１）上記の課題を解決するためのひとつの観点での本発明は、複数の連続波入力信号をそれぞれ増幅して各連続波入力信号ごとに位相が互いに逆な１対の増幅信号を出力する複数の増幅回路と、前記複数の増幅回路のおのおのについて前記１対の増幅信号についての択一的な選択をそれぞれ行う複数の選択回路と、互いに交差する複数の信号入力経路および信号出力経路並びにそれら経路の交差部ごとに設けられたスイッチを有し、前記複数の信号入力経路に前記複数の選択回路の出力信号がそれぞれ導かれるマトリクススイッチと、を具備することを特徴とする信号処理回路である。
【００１３】
（１）に記載の発明では、複数の連続波入力信号をそれぞれ増幅する複数の増幅回路が各入力信号ごとに位相が互いに逆な１対の増幅信号を出力するので、実質的に互いに半波長相当の遅延が付与された１対の増幅信号を、各入力信号ごとに得ることができる。
【００１４】
このため、複数の入力信号を整相加算するための遅延回路は最大遅延量が半波長相当のものでよく、これによって遅延回路の入力タップ数が半減するので、マトリクススイッチにおけるスイッチの数を半減することができる。
【００１５】
（１）に記載の発明において、前記複数の増幅回路と前記複数の選択回路の間に前記複数の増幅回路の１対の増幅信号の出力経路ごとに設けられた電圧・電流変換回路を具備することが、選択回路の入力信号を電流信号とする点で好ましい。
【００１６】
（１）に記載の発明において、前記複数の選択回路と前記マトリクススイッチの間に前記複数の選択回路ごとに設けられた電圧・電流変換回路を具備することが、マトリクススイッチの入力信号を電流信号とする点で好ましい。
【００１７】
前記電圧・電流変換回路は抵抗であることが、構成を簡素化する点で好ましい。
（１）に記載の発明において、前記選択回路および前記マトリクススイッチのスイッチを制御する制御回路を具備することが、信号入力経路と信号出力経路の接続関係を適宜に組み替える点で好ましい。
【００１８】
（１）に記載の発明において、信号遅延線のそれぞれ異なる位置から引き出された複数の信号入力タップおよび少なくとも一端から引き出された信号出力タップを有し、前記複数の信号入力タップに前記マトリクススイッチの複数の信号出力経路の信号がそれぞれ導かれる信号遅延回路を具備することが、複数の入力信号の整相加算を行う点で好ましい。
【００１９】
前記信号遅延回路は、切換可能な少なくとも２つの遅延特性を有することが、入力信号の周波数変化に適応する点で好ましい。
前記信号遅延回路は、前記信号遅延線の両端にそれぞれ接続されたマッチング抵抗と、前記マッチング抵抗ごとに並列に接続されたスイッチと抵抗の直列回路と、前記信号遅延線の両端および前記複数の信号入力タップの引き出し位置のおのおのとグラウンドの間にそれぞれ設けられたキャパシタとスイッチの直列回路とを具備することが、入力信号の周波数変化に適応可能にする点で好ましい。
【００２０】
前記スイッチを制御する制御回路を具備することが、入力信号の周波数変化に適応する点で好ましい。
前記マトリクススイッチと前記信号遅延回路の間に前記複数の信号出力経路ごとに設けられたバッファ増幅回路を具備することが、信号出力経路と号遅延回路が相互に相手の内部インピーダンスに影響されない点で好ましい。
【００２１】
前記バッファ増幅回路はベース接地型トランジスタ回路であることが、構成を簡素化する点で好ましい。
（２）上記の課題を解決するための他の観点での本発明は、信号遅延線と、前記信号遅延線の両端にそれぞれ接続されたマッチング抵抗と、前記信号遅延線のそれぞれ異なる位置から引き出された複数の信号入力タップと、前記信号遅延線の少なくとも一端から引き出された信号出力タップと、前記マッチング抵抗ごとに並列に接続されたスイッチと抵抗の直列回路と、前記信号遅延線の両端および前記複数の信号入力タップの引き出し位置のおのおのとグラウンドの間にそれぞれ設けられたキャパシタとスイッチの直列回路と、を具備することを特徴とする信号処理回路である。
【００２２】
（２）に記載の発明では、マッチング抵抗ごとに並列に接続されたスイッチと抵抗の直列回路と、信号遅延線の両端および複数の信号入力タップの引き出し位置のおのおのとグラウンドの間にそれぞれ設けられたキャパシタとスイッチの直列回路とを有するので、スイッチの開閉により信号遅延回路を複数の周波数に適応させることが可能になる。
【００２３】
（２）に記載の発明において、前記スイッチを制御する制御回路を具備することが、信号遅延回路を複数の周波数に適応させる点で好ましい。
（３）上記の課題を解決するための他の観点での本発明は、連続波超音波を送波してそのエコーを複数の超音波トランスデューサで受波する超音波送受波手段と、前記複数の超音波トランスデューサから導かれる複数の連続波入力信号をそれぞれ増幅して各連続波入力信号ごとに位相が互いに逆な１対の増幅信号を出力する複数の増幅手段と、前記複数の増幅手段のおのおのについて前記１対の増幅信号についての択一的な選択をそれぞれ行う複数の選択手段と、互いに交差する複数の信号入力経路および信号出力経路並びにそれら経路の交差部ごとに設けられたスイッチを有し、前記複数の信号入力経路に前記複数の選択手段の出力信号がそれぞれ導かれる信号経路編集手段と、信号遅延線のそれぞれ異なる位置から引き出された複数の信号入力タップおよび少なくとも一端から引き出された信号出力タップを有し、前記複数の信号入力タップに前記信号経路編集手段の複数の信号出力経路の信号がそれぞれ導かれる信号遅延手段と、前記選択手段および前記信号経路編集手段のスイッチを制御する制御手段と、前記信号遅延手段の信号出力タップから導かれる信号に基づいて前記エコーのドップラシフトを求めるドップラ処理手段と、前記求めたドップラシフトを表示する表示手段と、を具備することを特徴とする超音波ドップラ装置である。
【００２４】
（３）に記載の発明では、複数の連続波入力信号をそれぞれ増幅する複数の増幅手段が各入力信号ごとに位相が互いに逆な１対の増幅信号を出力するので、実質的に互いに半波長相当の遅延が付与された１対の増幅信号を、各入力信号ごとに得ることができる。
【００２５】
このため、複数の入力信号を整相加算するための遅延手段は最大遅延量が半波長相当のものでよく、これによって遅延回路の入力タップ数が半減するので、信号経路編集手段におけるスイッチの数を半減することができる。
【００２６】
（３）に記載の発明において、前記複数の増幅手段と前記複数の選択手段の間に前記複数の増幅手段の１対の増幅信号の出力経路ごとに設けられた電圧・電流変換手段を具備することが、選択手段の入力信号を電流信号とする点で好ましい。
【００２７】
（３）に記載の発明において、前記複数の選択手段と前記信号経路編集手段の間に前記複数の選択手段ごとに設けられた電圧・電流変換手段を具備することが、信号経路編集手段の入力信号を電流信号とする点で好ましい。
【００２８】
前記電圧・電流変換手段は抵抗であることが、構成を簡素化する点で好ましい。
（３）に記載の発明において、前記信号経路編集手段と前記信号遅延手段の間に前記複数の信号出力経路ごとに設けられたバッファ増幅手段を具備することが、信号出力経路と号遅延手段が相互に相手の内部インピーダンスに影響されない点で好ましい。
【００２９】
前記バッファ増幅手段はベース接地型トランジスタ回路であることが、構成を簡素化する点で好ましい。
（３）に記載の発明において、前記信号経路編集手段はマトリクススイッチであることが、汎用の半導体集積回路が利用可能な点で好ましい。
【００３０】
（３）に記載の発明において、前記信号遅延手段は、切換可能な少なくとも２つの遅延特性を有することが、入力信号の周波数変化に適応する点で好ましい。前記信号遅延手段は、前記信号遅延線の両端にそれぞれ接続されたマッチング抵抗と、前記マッチング抵抗ごとに並列に接続されたスイッチと抵抗の直列回路と、前記信号遅延線の両端および前記複数の信号入力タップの引き出し位置のおのおのとグラウンドの間にそれぞれ設けられたキャパシタとスイッチの直列回路と、前記スイッチを制御する制御手段とを具備することが、入力信号の周波数変化に適応する点で好ましい。
【００３１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、本発明は実施の形態に限定されるものではない。図１に超音波ドップラ装置のブロック（ｂｌｏｃｋ）図を示す。本装置は本発明の実施の形態の一例である。本装置の構成によって、本発明の装置に関する実施の形態の一例が示される。
【００３２】
図１に示すように、本装置は、超音波プローブ２を有する。超音波プローブ２は、図示しない複数の超音波トランスデューサのアレイ（ａｒｒａｙ）を有する。個々の超音波トランスデューサは例えばＰＺＴ（チタン（Ｔｉ）酸ジルコン（Ｚｒ）酸鉛）セラミックス（ｃｅｒａｍｉｃｓ）等の圧電材料によって構成される。超音波プローブ２は、使用者により対象１００に当接して使用される。
【００３３】
超音波プローブ２には送信部４および受信部６が接続されている。送信部４は、超音波プローブ２に駆動信号を与えて超音波を送波させる。駆動信号は所定の周波数の連続波信号である。これによって連続波超音波が送波される。
【００３４】
送波された連続波超音波のエコーが超音波プローブ２によって受波される。超音波プローブ２および送信部４からなる部分は、本発明における超音波送受波手段の実施の形態の一例である。
【００３５】
受信部６には、超音波プローブ２の複数の超音波トランスデューサが受波した信号が個別に入力される。すなわち、多チャンネルのエコー受波信号が個別に入力される。エコー受波信号は連続波信号となる。以下、連続波信号をＣＷ信号ともいう。
【００３６】
受信部６は、多チャンネルの連続波エコー受波信号を整相加算して所定の方位におけるエコー受信信号を形成する。受信部６および後述の制御部１４からなる部分は、本発明の信号処理回路の実施の形態の一例である。受信部６および制御部１４からなる部分の構成によって、本発明の回路に関する実施の形態の一例が示される。
【００３７】
図２に、受信部６のブロック図を示す。同図に示すように、受信部６は複数の増幅回路６０２を有する。増幅回路６０２の数はエコー受波信号のチャンネル数に等しく例えば４８である。増幅回路６０２は、本発明における増幅回路の実施の形態の一例である。また、本発明における増幅手段の実施の形態の一例である。
【００３８】
増幅回路６０２は、互いに逆な位相の２つの出力信号を同時に生じるものである。これによって、２つの出力信号は一方が例えば入力信号と同位相であるとすると他方は逆位相となる。
【００３９】
ＣＷ信号に関しては、逆位相の信号は半波長遅れた信号と見なして差し支えない。したがって、各増幅回路６０２はそれぞれの入力信号に関して、遅れのない増幅信号と実質的に半波長遅れた増幅信号とを同時に出力することになる。
【００４０】
増幅回路６０２の２つの出力信号は選択回路６０４に入力される。選択回路６０４は、本発明における選択回路の実施の形態の一例である。また、本発明における選択手段の実施の形態の一例である。選択回路６０４は複数の増幅回路６０２に対応して複数個設けられ、それぞれ対応する増幅回路６０２の出力信号が入力される。
【００４１】
選択回路６０４は、後述の制御部１４による制御の下で２つの入力信号のいずれか一方を選択する。選択回路６０４により逆位相の信号を選択したときは、実質的に半波長遅れた信号を選択したことになる。以下、入力信号の波長をλで表し、半波長をλ／２で表す。
【００４２】
選択回路６０４の出力信号は電圧・電流変換回路６０６に入力される。電圧・電流変換回路６０６は、本発明における電圧・電流変換回路の実施の形態の一例である。また、本発明における電圧・電流変換手段の実施の形態の一例である。
【００４３】
電圧・電流変換回路６０６は複数の選択回路６０４に対応して複数個設けられ、それぞれ対応する選択回路６０４の出力信号が入力される。なお、電圧・電流変換回路６０６は選択回路６０４の入力側に増幅回路６０２の２系統の出力ごとに設けるようにしてもよい。
【００４４】
電圧・電流変換回路６０６としては、例えば図３の（ａ）に示すような、トランジスタ回路（ｔｒａｎｓｉｓｔｏｒ  ｃｉｒｃｕｉｔ）が用いられる。トランジスタのベース（ｂａｓｅ）に入力された電圧は、エミッタ（ｅｍｉｔｔｅｒ）に直列に接続された抵抗の値によって定まる電流に変換されて、コレクタ（ｃｏｌｌｅｃｔｏｒ）から出力される。電圧・電流変換回路６０６は、同図の（ｂ）に示すような単なる抵抗であって良い。入力電圧は抵抗の値によって定まる電流に変換される。
【００４５】
複数の電圧・電流変換回路６０６の出力信号はマトリクススイッチ６０８に入力される。マトリクススイッチ６０８は例えば半導体集積回路として構成されたものが用いられる。マトリクススイッチはクロスポイントスイッチ（ｃｒｏｓｓｐｏｉｎｔ  ｓｗｉｔｃｈ）とも呼ばれる。マトリクススイッチ６０８は、本発明におけるマトリクススイッチの実施の形態の一例である。また、本発明における信号経路編集手段の実施の形態の一例である。
【００４６】
図４に、マトリクススイッチ６０８の概念図を示す。同図に示すように、マトリクススイッチ６０８は、複数の行信号線６８２および複数の列信号線６８４を有する。複数の行信号線６８２および複数の列信号線６８４は互いに交差して格子を形成する。両者の交差部は電気的に絶縁されている。各交差部には、行信号線６８２と列信号線６８４にまたがるスイッチ６８６が設けられる。なお、スイッチへの符号付けは１箇所で代表する。
【００４７】
スイッチ６８６を閉じることにより、行信号線６８２と列信号線６８４が電気的に接続される。閉じるスイッチ６８６を選ぶことにより、複数の行信号線６８２の任意のものを複数の列信号線６８４の任意のものに接続することができる。スイッチ６８６の開閉は後述の制御部１４によって制御される。
【００４８】
行信号線６８２は例えば入力信号線として用いられる。列信号線６８４は例えば出力信号線として用いられる。入出力関係はこの逆であってもよい。入力信号線すなわち複数の行信号線６８２に、複数の電圧・電流変換回路６０６の出力信号がそれぞれ入力される。行信号線６８２の数は電圧・電流変換回路６０６の数に等しく例えば４８である。
【００４９】
出力信号線すなわち複数の列信号線６８４は、図２に示すように、それぞれ、複数のバッファ（ｂｕｆｆｅｒ）回路６１０を介してアナログディレイライン６１２の複数の入力タップに接続される。列信号線６８４およびバッファ回路６１０の数はアナログディレイライン６１２の入力タップ数に等しく、例えば４ないし８である。
【００５０】
バッファ回路６１０は、本発明におけるバッファ増幅回路の実施の形態の一例である。また、本発明におけるバッファ増幅手段の実施の形態の一例である。アナログディレイライン６１２は、本発明における信号遅延回路の実施の形態の一例である。また、本発明における信号遅延手段の実施の形態の一例である。
【００５１】
図５に、バッファ回路６１０の回路図を示す。同図に示すように、バッファ回路６１０はベース接地型のトランジスタ回路となっている。エミッタに電流を入力することにより、それに等しい電流をコレクタから出力することができる。
【００５２】
このようなバッファ回路６１０を設けることにより、マトリクススイッチ６０８とアナログディレイライン６１２は、互に相手の内部インピーダンス（ｉｍｐｅｄａｎｃｅ）の影響を受けなくなる。
【００５３】
図６に、アナログディレイライン６１２の概念図を示す。同図に示すように、アナログディレイライン６１２はＬＣ回路を用いて構成される。ＬＣ回路は、複数のインダクタ（ｉｎｄｕｃｔｏｒ）７０２の直列回路と、この直列回路の両端および各インダクタの直列接続点とグラウンド（ｇｒｏｕｎｄ）とを接続する複数のキャパシタ（ｃａｐａｃｉｔｏｒ）７０４からなる。ＬＣ回路は、本発明における信号遅延線の実施の形態の一例である。
【００５４】
ＬＣ回路の両端にはマッチング（ｍａｔｃｈｉｎｇ）抵抗７０６が接続される。マッチング抵抗７０６の他端にはプルアップ（ｐｕｌｌ−ｕｐ）電圧Ｖｃｃが与えられている。マッチング抵抗７０６は、本発明におけるマッチング抵抗の実施の形態の一例である。
【００５５】
インダクタの直列回路の両端および各インダクタの直列接続点からそれぞれタップ７０８が引き出されている。これらのタップ７０８がアナログディレイライン６１２の入力タップとなる。また、両端のタップのいずれか一方が出力タップとなる。出力タップとは反対側の端にあるタップに入力された信号に、最大の遅延が付与される。それ以外のタップに入力された信号には、出力タップからの距離の応じた遅延が付与される。入力タップは、本発明における信号入力タップの実施の形態の一例である。出力タップは、本発明における信号出力タップの実施の形態の一例である。
【００５６】
アナログディレイライン６１２の最大遅延量はλ／２である。すなわち、アナログディレイライン６１２の最大遅延量は従来のアナログディレイラインの半分でよい。その理由は、前述したように、選択回路６０４によってλ／２遅延した入力信号を選択することができるので、アナログディレイライン６１２でλ／２を超える遅延をする必要がないためである。
【００５７】
厳密には最大遅延量はλ／２よりもやや小さく、タップ間の遅延をλ／８として入力タップ数を４としたときは最大遅延量は３λ／８となり、タップ間の遅延をλ／１６として入力タップ数を８としたときは７λ／１６となる。
【００５８】
このように、最大遅延量が従来の半分になるので、タップ間の遅延を同一にした場合、アナログディレイライン６１２のタップ数が半減する。例えば、タップ間遅延をλ／８としたときタップ数は従来の８から４に半減し、λ／１６としたときは１６から８に半減する。
【００５９】
このようにアナログディレイライン６１２のタップ数が半減するので、マトリクススイッチ６０８の出力信号線の数が半減し、したがって、入力信号線を出力信号線に接続するスイッチの数も半減する。すなわち、マトリクススイッチ６０８は従来の半分のスイッチを持つもので十分である。
【００６０】
アナログディレイライン６１２は、例えば図７に示すように、各キャパシタ７０４ごとに、キャパシタ７１２とスイッチ７１４の直列回路を並列に接続し、かつ、各マッチング抵抗７０６に抵抗７２２とスイッチ７２４の直列回路を並列接続したものとしてもよい。スイッチ７１４，７２４の開閉は後述の制御部１４によって制御される。
【００６１】
アナログディレイライン６１２と制御部１４からなる部分は、本発明の信号処理回路の実施の形態の一例である。アナログディレイライン６１２と制御部１４からなる部分の構成によって、本発明の回路に関する実施の形態の一例が示される。
【００６２】
キャパシタ７１２とスイッチ７１４の直列回路は、本発明におけるキャパシタとスイッチの直列回路の実施の形態の一例である。抵抗７２２とスイッチ７２４の直列回路は、本発明におけるスイッチと抵抗の直列回路の実施の形態の一例である。
【００６３】
このようにすることにより、アナログディレイライン６１２を周波数の異なる２種類の入力信号に適応させることができる。すなわち、スイッチ７１４，７２４全て開にした状態で周波数が例えば３．５ＭＨｚの入力信号に適合するものとした場合、スイッチ７１４，７２４を全て閉じることにより、キャパシタ７１２をキャパシタ７０４に並列接続するとともにマッチング抵抗７０２に抵抗７２２を並列接続して、周波数が例えば２ＭＨｚの入力信号に適合するものとすることができる。適応周波数の種類をさらに増やすには、上記に準じてキャパシタとスイッチの直列回路および抵抗とスイッチの直列回路を増やせばよい。
【００６４】
適応周波数の切換は、キャパシタの代わりにインダクタを変えることによって行うようにしても良いのはいうまでもない。また、アナログディレイライン６１２は、適応周波数を異にするものを複数系統設け、入力信号の周波数に応じて切り換えて使用するようにしても良い。
【００６５】
このような構成の受信部６がドップラ処理部８に接続されている。これによって、受信部６で整相加算されたエコー受信信号がドップラ処理部８に入力される。ドップラ処理部８はエコー受信信号に基づいてドップラ画像データを生成する。ドップラ処理部８はまた音響信号をも出力する。音響信号はドップラ音とも呼ばれる。ドップラ処理部８は、本発明におけるドップラ処理手段の実施の形態の一例である。
【００６６】
図８に、ドップラ処理部８のブロック図を示す。同図に示すように、ドップラ処理部８は検波回路８０２を有する。検波回路８０２はエコー受信信号の検波を行う。検波された信号はローパスフィルタ（ｌｏｗ−ｐａｓｓ  ｆｉｌｔｅｒ）８０４でローパスフィルタリングされる。検波およびローパスフィルタリングによってドップラ信号が抽出される。
【００６７】
ドップラ信号は周波数分析回路８０６に入力され、また、後述する音響出力部１２に入力される。周波数分析回路８０６はドップラ信号の周波数分析を行う。周波数分析結果は画像生成回路８０８に入力される。画像生成回路８０８はドップラ信号の周波数スペクトラム像を生成する。
【００６８】
ドップラ処理部８には表示部１０および音響出力部１２が接続されている。表示部１０は、ドップラ処理部８から入力されたスペクトラム像を表示する。音響出力部１２はドップラ信号を音響として出力する。表示部１０および音響出力部１２は、本発明における表示手段の実施の形態の一例である。
【００６９】
以上の送信部４、受信部６、ドップラ処理部８および表示部１０には制御部１４が接続されている。制御部１４は、それら各部に制御信号を与えてその動作を制御する。制御部１４は、本発明における制御手段の実施の形態の一例である。また、本発明における制御回路の実施の形態の一例である。
【００７０】
送信部４については送信周波数の制御が行われる。受信部６については整相加算の制御すなわち選択回路６０４およびマトリクススイッチ６０８の制御が行われる。また、周波数変更に伴うアナログディレイライン６１２のスイッチ７１４，７２４の制御が行われる。
【００７１】
以上、本発明の信号処理回路で超音波エコーの整相加算を行う例を説明したが、本発明の信号処理回路は超音波エコーばかりでなく、その他の連続的な波動のエコー、例えば電波等のエコーについて整相加算を行うことができるのはいうまでもない。
【００７２】
以上、好ましい実施の形態の例に基づいて本発明を説明したが、本発明が属する技術の分野における通常の知識を有する者は、上記の実施の形態の例について、本発明の技術的範囲を逸脱することなく種々の変更や置換等をなし得る。したがって、本発明の技術的範囲には、上記の実施の形態の例ばかりでなく、特許請求の範囲に属する全ての実施の形態が含まれる。
【００７３】
【発明の効果】
以上詳細に説明したように、本発明によれば、より少ないスイッチを用いて連続波信号経路の編集を行う信号処理回路および超音波ドップラ装置を実現することができる。また、連続波信号の周波数変化に適応する信号処理回路および超音波ドップラ装置を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の一例の装置のブロック図である。
【図２】受信部のブロック図である。
【図３】電圧・電流変換回路の回路図である。
【図４】マトリクススイッチの概念図である。
【図５】バッファ回路の回路図である。
【図６】アナログディレイラインの概念図である。
【図７】アナログディレイラインの概念図である。
【図８】ドップラ処理部のブロック図である。
【符号の説明】
２  超音波プローブ
４  送信部
６  受信部
８  ドップラ処理部
１０  表示部
１２  音響出力部
１４  制御部
１００  対象
６０２  増幅回路
６０４  選択回路
６０６  電圧・電流変換回路
６０８  マトリクススイッチ
６１０  バッファ回路
６１２  アナログディレイライン
【図１】
0003828758.tif 000002
【図２】
0003828758.tif 000003
【図３】
0003828758.tif 000004
【図４】
0003828758.tif 000005
【図５】
0003828758.tif 000006
【図６】
0003828758.tif 000007
【図７】
0003828758.tif 000008
【図８】
0003828758.tif 000009