(57)【特許請求の範囲】
【請求項１】
複数の表示ラインの各々に対応して対をなす複数の行電極と、前記行電極に交差して配列されて１対の前記行電極との交点毎に１画素に対応した放電セルを形成する複数の列電極と、前記行電極を駆動する行電極駆動パルスを発生する行電極駆動回路と、前記列電極を駆動する列電極駆動パルスを発生する列電極駆動回路とを備え、プラズマディスプレイパネルをフィールド毎の入力画素データに基づいて駆動する方法であって、前記フィールド毎に前記放電セルの全てを初期化するリセット放電を行う行程と、前記入力画素データの各フィールドの表示期間を複数のサブフィールドに分割して階調表示を行う行程と、を含むプラズマディスプレイパネルの駆動方法であって、
前記入力画素データの１フィールドを表示する際、前記１フィールドの直前の１フィールドのみの入力画素データの輝度情報に応じて、前記リセット放電行程における放電の回数を変更することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項２】
前記輝度情報は、前記直前の１フィールドの入力画素データの平均輝度であり、前記平均輝度を所定レベルと比較して、前記平均輝度が前記所定レベルよりも大なる場合は、前記リセット放電の回数を減らすことを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項３】
複数の表示ラインの各々に対応して対をなす複数の行電極と、前記行電極に交差して配列されて１対の前記行電極との交点毎に１画素に対応した放電セルを形成する複数の列電極と、前記行電極を駆動する行電極駆動パルスを発生する行電極駆動回路と、前記列電極を駆動する列電極駆動パルスを発生する列電極駆動回路とを備え、プラズマディスプレイパネルをフィールド毎の入力画素データに基づいて駆動する方法であって、前記入力画素データの各フィールドの表示期間を複数のサブフィールドに分割して階調表示を行う行程と、前記サブフィールド毎に前記放電セルの全てを初期化するリセット放電を行う行程と、を含むプラズマディスプレイパネルの駆動方法であって、
前記入力画素データを表示する際、直前の１フィールドのみの入力画素データの輝度情報に応じて、前記リセット放電の回数を変更することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項４】
前記輝度情報は、前記直前の１フィールドの入力画素データの平均輝度であり、前記平均輝度を所定レベルと比較して、前記平均輝度が前記所定レベルよりも大なる場合は、前記リセット放電の回数を減らすことを特徴とする請求項３記載のプラズマディスプレイパネルの駆動方法。
【請求項５】
複数の表示ラインの各々に対応して対をなす複数の行電極と、前記行電極に交差して配列されて１対の前記行電極との交点毎に１画素に対応した放電セルを形成する複数の列電極と、前記行電極を駆動する行電極駆動パルスを発生する行電極駆動回路と、前記列電極を駆動する列電極駆動パルスを発生する列電極駆動回路とを備え、プラズマディスプレイパネルをフィールド毎の入力画素データに基づいて駆動する方法であって、前記入力画素データの各フィールドの表示期間を複数のサブフィールドに分割して階調表示を行う行程と、前記フィールド毎に最初のサブフィールドにて前記放電セルの全てを初期化するリセット放電を行う行程と、を含むプラズマディスプレイパネルの駆動方法であって、
前記フィールド毎にいずれか１のサブフィールドにおいて選択消去放電を行う行程を有し、
前記リセット放電を行う行程は、各フィールドの最初のサブフィールドのみにおいて前記リセット放電を行うとともに、直前の１フィールドの入力画素データの輝度情報に応じて、前記リセット放電の回数を変更することを特徴とするプラズマディスプレイパネルの駆動方法。
【請求項６】
前記輝度情報は、前記直前の１フィールドの入力画素データの平均輝度であり、前記平均輝度を所定レベルと比較して、前記平均輝度が前記所定レベルよりも大なる場合は、前記リセット放電の回数を減らすことを特徴とする請求項５記載のプラズマディスプレイパネルの駆動方法。
【請求項７】
前記入力画素データを表示する際、直前の１フィールドのみの入力画素データの輝度情報に応じて、前記リセット放電の回数を変更することを特徴とする請求項５記載のプラズマディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、マトリクス表示方式のプラズマディスプレイパネル（以下、ＰＤＰと称する）の駆動方法に関する。
【０００２】
【従来の技術】
かかるマトリクス表示方式のディスプレイパネルの１つとしてＡＣ（交流放電）型のＰＤＰが知られている。
ＡＣ型のＰＤＰは、複数の列電極（アドレス電極）と、これら列電極と直交して配列されて且つ一対にて１走査ラインを形成する複数の行電極とを備えている。これら各行電極及び列電極は、放電空間に対して誘電体層で被覆されており、１対の行電極と列電極との交点にて１画素に対応した放電セルが形成される構造を採る。
【０００３】
ここで、かかるＰＤＰに対して中間調表示を実施させる方法の一つとして、１フィールド期間を、Ｎビットの画素データの各ビット桁の重み付けに対応した時間だけ発光するＮ個のサブフィールドに分割して表示する、いわゆるサブフィールド法が例えば特開平４−１９５０８７号公報に提示されている。
サブフィールド法を用いる場合、例えば供給される画素データが６ビットで構成されると想定すると、１フィールドの期間をＳＦ１、ＳＦ２...、ＳＦ６なる６個のサブフィールドに分割して各サブフィールド毎に発光駆動を行う。これら６個のサブフィールドによる発光を一通り実行することにより、１フィールド分の画像に対する６４階調表現が可能となるのである。
【０００４】
各サブフィールドは、一斉リセット行程Ｒｃ、画素データ書込行程Ｗｃ、維持発光行程Ｉｃにて構成される。一斉リセット行程Ｒｃでは、上記ＰＤＰの全放電セルを一斉に放電励起（リセット放電）せしめることにより、全放電セルの壁電荷を一様に消去する。次の画素データ書込行程Ｗｃでは、各放電セル毎に、画素データに応じた選択的な書込み放電を生起せしめる。この時、かかる書込み放電が実施された放電セルでは壁電荷が生成されて「発光セル」となる。一方、書込み放電が実施されなかった放電セルは壁電荷が形成されないままとなっているので「非発光セル」となる。維持発光行程Ｉｃでは、上記発光セルに対してのみ各サブフィールドの重み付けに対応した時間だけ放電発光状態を継続させる。これにより、各サブフィールドＳＦ１〜ＳＦ６では、順に１：２：４：８：１６：３２なる発光期間比にて維持発光が行われるのである。
【０００５】
ところが、かかる一斉リセット行程Ｒｃにて全放電セルに対して実施されるリセット放電は、比較的強い放電、すなわち輝度レベルの高い発光を伴うものである。また、このリセット放電によって画素データとは何等関与しない発光が起きるので、画像のコントラストを低下させてしまうという問題があった。また、かかる発光による電力消費は、ＰＤＰの消費電力の低減を妨げる一因にもなっている。
【０００６】
【発明が解決しようとする課題】
本発明の目的は、低消費電力にてコントラストの向上を図ることができるプラズマディスプレイ装置の駆動方法を提供することである。
【０００７】
【課題を解決するための手段】
本発明の請求項１記載のプラズマディスプレイパネルの駆動方法は、複数の表示ラインの各々に対応して対をなす複数の行電極と、前記行電極に交差して配列されて１対の前記行電極との交点毎に１画素に対応した放電セルを形成する複数の列電極と、前記行電極を駆動する行電極駆動パルスを発生する行電極駆動回路と、前記列電極を駆動する列電極駆動パルスを発生する列電極駆動回路とを備え、プラズマディスプレイパネルをフィールド毎の入力画素データに基づいて駆動する方法であって、前記フィールド毎に前記放電セルの全てを初期化するリセット放電を行う行程と、前記入力画素データの各フィールドの表示期間を複数のサブフィールドに分割して階調表示を行う行程と、を含むプラズマディスプレイパネルの駆動方法であって、前記入力画素データの１フィールドを表示する際、前記１フィールドの直前の１フィールドの入力画素データの輝度情報に応じて、前記リセット放電行程における放電の回数を変更するものである。
【０００８】
本発明の請求項３記載のプラズマディスプレイパネルの駆動方法は、複数の表示ラインの各々に対応して対をなす複数の行電極と、前記行電極に交差して配列されて１対の前記行電極との交点毎に１画素に対応した放電セルを形成する複数の列電極と、前記行電極を駆動する行電極駆動パルスを発生する行電極駆動回路と、前記列電極を駆動する列電極駆動パルスを発生する列電極駆動回路とを備え、プラズマディスプレイパネルをフィールド毎の入力画素データに基づいて駆動する方法であって、前記入力画素データの各フィールドの表示期間を複数のサブフィールドに分割して階調表示を行う行程と、前記サブフィールド毎に前記放電セルの全てを初期化するリセット放電を行う行程と、を含むプラズマディスプレイパネルの駆動方法であって、前記入力画素データを表示する際、直前の１フィールドの入力画素データの輝度情報に応じて、前記リセット放電の回数を変更するものである。
【０００９】
本発明の請求項５記載のプラズマディスプレイパネルの駆動方法は、複数の表示ラインの各々に対応して対をなす複数の行電極と、前記行電極に交差して配列されて１対の前記行電極との交点毎に１画素に対応した放電セルを形成する複数の列電極と、前記行電極を駆動する行電極駆動パルスを発生する行電極駆動回路と、前記列電極を駆動する列電極駆動パルスを発生する列電極駆動回路とを備え、プラズマディスプレイパネルをフィールド毎の入力画素データに基づいて駆動する方法であって、前記入力画素データの各フィールドの表示期間を複数のサブフィールドに分割して階調表示を行う行程と、前記フィールド毎に最初のサブフィールドにて前記放電セルの全てを初期化するリセット放電を行う行程と、を含むプラズマディスプレイパネルの駆動方法であって、前記入力画素データを表示する際、直前の１フィールドの入力画素データの輝度情報に応じて、前記リセット放電の回数を変更するものである。
【００１０】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ説明する。
図１は、本発明による駆動方法に基づいてプラズマディスプレイパネル(以下、ＰＤＰと称す)を駆動する駆動装置を備えたプラズマディスプレイ装置の概略構成を示す図である。
【００１１】
図１に示すように、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ１０と、各種機能モジュールからなる駆動部とから構成されている。
図１において、ＰＤＰ１０は、アドレス電極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極の各々と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及びＹi(1≦i≦n)にてＰＤＰ１０における第１表示ライン乃至第ｎ表示ラインを担っている。列電極Ｄと、行電極Ｘ及びＹとの間には、放電ガスが封入されている放電空間が形成される。そして、この放電空間を含む各行電極対と列電極との交差部に、１画素に対応した画素セルが形成される構造となっている。つまり、１表示ライン上には列電極Ｄの数、すなわちｍ個の画素セルが存在する。
【００１２】
駆動部は、同期検出回路１、駆動制御回路２、Ａ／Ｄ変換器３、輝度情報検出器４、メモリ５、アドレスドライバ６、第１サスティンドライバ７、第２サスティンドライバ８から構成される。尚、かかる駆動部は、１フィールドの表示期間を図２に示すように例えば６つのサブフィールドＳＦ１〜ＳＦ６に分割して、前述のサブフィールド法に基づいて上記ＰＤＰ１０を階調駆動する。この時、駆動部は、各サブフィールド内において一斉リセット行程Ｒc、画素データ書込み行程Ｗc、発光維持行程Ｉc及び消去行程Ｅを夫々実行する。
【００１３】
同期検出回路１は、入力映像信号中から垂直同期信号を検出して垂直同期検出信号Ｖを生成し、水平同期信号を検出して水平同期検出信号Ｈを生成して、これらを駆動制御回路２に供給する。
駆動制御回路２は、水平及び垂直同期信号に同期して、Ａ／Ｄ変換器３へのクロック信号と、メモリ５への書込・読出信号とを生成する。水平及び垂直同期信号に同期して、Ａ／Ｄ変換器３、メモリ５、アドレスドライバ６、第１サスティンドライバ７、第２サスティンドライバ８の各々を制御する各種タイミング信号を発生する。
【００１４】
Ａ／Ｄ変換器３は、駆動制御回路２から供給されるクロック信号に応じて、アナログの入力映像信号をサンプリングして、サンプリングされた信号を１画素毎の輝度レベルを表す６ビットの画素データＰＤに変換してメモリ５に供給する。輝度検出器４は、画素データＰＤの６ビットからなる輝度情報を取り込み、かかる画素データの輝度情報から、１フィールド毎に平均輝度レベルＬＤを算出する。次に、平均輝度レベルＬＤを駆動制御回路２に供給する。
【００１５】
輝度検出器４から平均輝度レベルＬＤが入力されると、駆動制御回路２は、平均輝度レベルＬＤに応じてＰＤＰの発光駆動を制御する１フィールドの構成パターンを、詳細を後述する３つの構成パターンから選択する。そして、駆動制御回路２は、選択された１フィールドの構成パターンに応じて、ＰＤＰの実際の駆動に必要な信号、すなわち、画素データタイミング信号、リセットタイミング信号、走査タイミング信号、及び維持タイミング信号を夫々発生するのである。
【００１６】
メモリ５は、駆動制御回路２から供給される書込信号に従って、上記Ａ／Ｄ変換器３から供給される画素データＰＤを順次書き込む。そして、１画面分、つまり第１行・第１列の画素に対応した画素データＰＤ11から、第ｎ行・第ｍ列の画素に対応した画素データＰＤnmまでの(ｎ×ｍ)個分の画素データＰＤの書き込みが終了する度に、メモリ５は、駆動制御回路２からの読出し信号に応じて、以下の如き読み出し動作を行うものである。
【００１７】
メモリ５は、先頭のサブフィールドＳＦ１において、画素データＰＤ11〜ＰＤnm各々の第１ビットを駆動画素データビットＤＢ１11〜ＤＢ１nmと捉え、これらを１表示ライン分ずつ読み出してアドレスドライバ６に供給する。次のサブフィールドＳＦ２において、メモリ５は、画素データＰＤ11〜ＰＤnm各々の第２ビットを駆動画素データビットＤＢ２11〜ＤＢ２nmと捉え、これらを１表示ライン分ずつ読み出してアドレスドライバ６に供給する。すなわち、上記の如く、各サブフィールドＳＦｉ(1≦i≦6)毎に、画素データＰＤ11〜ＰＤnm各々の対応するビットのデータを１表示ライン分ずつ読み出してアドレスドライバ６に供給する。そして、最後尾のサブフィールドＳＦ６において、メモリ５は、画素データＰＤ11〜ＰＤnm各々の第６ビットを駆動画素データビットＤＢ４11〜ＤＢ４nmと捉え、これらを１表示ライン分ずつ読み出してアドレスドライバ６に供給していく。
【００１８】
アドレスドライバ６は、メモリ５から読み出された１行分毎の画素データビット群各々の論理レベルに対応した電圧を有する画素データパルスＤＰ1〜ＤＰmを発生し、これらをＰＤＰ１０の列電極Ｄ1〜Ｄmに夫々印加する。
第１サスティンドライバ７は、駆動制御回路２から供給される各種タイミング信号に応じて、残留電荷量を制御するためのリセットパルスＲＰX、放電発光状態を維持するための維持パルスＩＰX、維持放電を停止するための消去パルスＥＰの各々を発生し、これらをＰＤＰ１０の行電極Ｘ1〜Ｘnに印加する。
【００１９】
第２サスティンドライバ８は、上記駆動制御回路２から供給された各種タイミング信号に応じて、残留電荷量を制御するためのリセットパルスＲＰY、画素データを書き込むための走査パルスＳＰ、放電発光状態を維持するための維持パルスＩＰYの各々を発生し、これらをＰＤＰ１０の行電極Ｙ1〜Ｙnに印加する。
尚、ＰＤＰ１０は、行電極Ｘ及び行電極Ｙの一対にて、画面の１行分に対応した行電極を形成している。例えば、ＰＤＰ１０における第１行目の行電極対は行電極Ｘ1及びＹ1であり、第ｎ行目の行電極対は行電極Ｘn及びＹnとなる。又、ＰＤＰ１０では、かかる行電極対と各列電極との交差部に１つの放電セルが形成される。
【００２０】
次に、上記ＰＤＰの動作の第１の実施例を図３を参照しながら説明する。
１フィールド分の画素データＰＤの平均輝度レベルＬＤに応じて選択される１フィールドにおけるサブフィールドの構成は、３つ存在する。１フィールドは、図２に示すように、順に６つのサブフィールドＳＦ１〜ＳＦ６からなり、駆動部は、サブフィールド法に基づいてＰＤＰ１０の階調駆動を行う。
【００２１】
各サブフィールドは、基本的には、一斉リセット行程Ｒcと、画素データ書込み行程Ｗcと、発光維持行程Ｉcと、消去行程Ｅとからなり、サブフィールドの開始から順に、一斉リセット行程Ｒc、画素データ書込み行程Ｗc、発光維持行程Ｉc、消去行程Ｅが実施される。なお、一斉リセット行程Ｒcは、サブフィールドによっては省略されることがある。
【００２２】
次に、各行程での動作について説明する。
図３において、一斉リセット行程Ｒcでは、第１サスティンドライバ７は、例えば負極性のリセットパルスＲＰxを発生して行電極Ｘ1〜Ｘnに印加する。更に、かかるリセットパルスＲＰxと同時に、第２サスティンドライバ８は、正極性のリセットパルスＲＰYを発生して行電極Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰx及びＲＰYの同時印加に応じて、ＰＤＰ１０の全放電セル内でリセット放電が生起して、各放電セル内に壁電荷と空間電荷とを生成する。その直後、第２サスティンドライバ８は、負極性の消去パルスＥＰを発生して行電極Ｙ1〜Ｙnに印加する。かかる消去パルスＥＰの印加に応じて、全放電セル内に消去放電が生起し、放電セル内に形成された壁電荷を消滅させる。これにより、全ての放電セルが「非発光セル」の状態に設定される。
【００２３】
次に、画素データ書込行程Ｗcでは、アドレスドライバ６が、上記メモリ５から供給された駆動画素データビットＤＢに応じたパルス電圧を有する画素データパルスを生成する。例えば、アドレスドライバ６は、駆動画素データビットＤＢの論理レベルが「１」である場合には高電圧の画素データパルスを生成し、「０」である場合には低電圧(０ボルト)の画素データパルスを生成する。そして、アドレスドライバ６は、上記画素データパルスを第１〜第ｎ表示ライン各々に対応づけして１表示ライン分毎にグループ化した画素データパルス群ＤＰ1〜ＤＰnを、順次列電極Ｄ1〜Ｄmに印加する。
【００２４】
更に、画素データ書込行程Ｗcでは、第２サスティンドライバ８が、上記画素データパルス群ＤＰ1〜ＤＰn各々の印加タイミングと同一タイミングにて負極性の走査パルスＳＰを発生し、これを順次行電極Ｙ1〜Ｙnへと印加して行く。ここで、上記走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された「列」との交差部の放電セルにのみ放電が生じる(選択書込放電)。この選択書込放電の終息後も、引き続き上記走査パルスＳＰ及び画素データパルス群ＤＰによって電圧が印加されるので、放電セル内には徐々に壁電荷が形成されて、この放電セルは「発光セル」に設定される。一方、上記走査パルスＳＰが印加されたものの低電圧の画素データパルスが印加された放電セルには上述のような選択書込放電が生起されず、すなわち「非発光セル」のままである。従って、この画素データ書込行程Ｗcによれば、ＰＤＰ１０の各放電セルは、上記画素データＰＤに応じた状態(「発光セル」又は「非発光セル」)に設定される。
【００２５】
次に、発光維持行程Ｉcでは、第１サスティンドライバ７及び第２サスティンドライバ８が、交互に行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して正極性の維持パルスＩＰX及びＩＰYを印加する。この時、発光維持行程Ｉcにおける維持パルスＩＰの印加回数(又は期間)は、１フィールド内でのサブフィールド毎に異なる。すなわち、サブフィールドＳＦ１での回数を「１」とした場合、他のサブフィールドＳＦ２〜ＳＦ６での維持パルスＩＰの印加回数は、
ＳＦ１：  １
ＳＦ２：  ２
ＳＦ３：  ４
ＳＦ４：  ８
ＳＦ５：１６
ＳＦ６：３２
となる。
【００２６】
かかる維持パルスの印加により、壁電荷が存在する放電セル、すなわち「発光セル」に設定された放電セルのみが上記維持パルスＩＰX及びＩＰYが印加される度に維持放電し、上記回数(又は期間)分だけその維持放電に伴う発光状態を維持する。一方、「非発光セル」に設定された放電セルは、かかる維持パルスの印加では放電を生じ得ないので、全く発光しない。
【００２７】
さらに、消去行程Ｅでは、第２サスティンドライバ８は、負極性の消去パルスＥＰを発生し、これを全行電極Ｙ1〜Ｙnに一斉に印加する。この消去パルスの印加により「発光」に設定されていた放電セルに放電が生じ、放電セル内に残留する壁電荷が消滅する。
このようにして、各サブフィールド毎に、各放電セルを入力映像信号に応じて選択的に放電せしめてデータを書き込み、その放電セル内に壁電荷を形成する。次に、各サブフィールドの発光維持行程Ｉcにて、壁電荷が形成された放電セル(「発光セル」)のみを、そのサブフィールドに割り当てられた回数(又は期間)だけ維持放電せしめてこの維持放電に伴う発光状態を継続させるのである。従って、６つのサブフィールドを順次実行することによって、１フィールド毎に、入力映像信号の輝度レベルに応じた回数(期間)分だけ繰り返し発光が生じ、その入力映像信号に対応した中間輝度を表示できる。
【００２８】
次に、３種類の１フィールドの構成パターンを図４を参照しながら説明する。第１の構成パターンは、図４(a)に示すように、１フィールドを構成する全サブフィールドＳＦ１〜ＳＦ６の各々にて、必ず一斉リセット行程Ｒcを実施するものである。
第２の構成パターンは、図４(b)に示すように、１フィールドにおいて、ほぼ等時間間隔で３回の一斉リセット行程Ｒcを行うように、１フィールドの最初のサブフィールドＳＦ１にて一斉リセット行程Ｒcを実施し、次に２つのサブフィールドＳＦ４、ＳＦ６の各々にて、一斉リセット行程Ｒcを実施するものである。
【００２９】
第３の構成パターンは、図４(c)に示すように、１フィールドにおいて、ほぼ等時間間隔で２回の一斉リセット行程Ｒcを行うように、１フィールドの最初のサブフィールドＳＦ１にて一斉リセット行程Ｒcを実施し、次にサブフィールドＳＦ４にて、一斉リセット行程Ｒcを実施するものである。
次に、上記１フィールドの構成パターンの選択方法について説明する。１フィールドの構成パターンは、表示を試みる１フィールド分の画素データの平均輝度レベルＬＤに応じて選択される。
【００３０】
一般に、放電セルでの放電による発光強度は、印加される電圧パルスの他に、放電セルに残留している壁電荷と空間電荷とにも依存する。従って、放電を生起させるために印加されるパルスの電圧レベルが同一であっても、放電セル内に残留している壁電荷及び空間電荷の電荷量に応じて放電時の発光強度は変化する。また、残留電荷量も、所定時間内の放電回数と、放電終息後の経過時間とにそれぞれ応じて変化する。故に、所定時間内の放電回数が少ない場合は、回数の多い場合に比較して残留電荷量は少なくなる。また、残留電荷は、放電終息後の時間の経過とともに消滅する傾向がある。
【００３１】
そこで、輝度むらがなく、画素データＰＤに対応した光強度の表示を安定して得るためには、常時、所定量の空間電荷を常時放電セル内に存在せしめることが望ましい。従って、１フィールドの平均輝度レベルＬＤが高い場合は、低い場合に比較して、１フィールドでの発光維持行程での放電回数が多いので、放電セルに残留する空間電荷量が多くなっている。そこで、平均輝度レベルＬＤが高い場合は、ＬＤが低い場合に比較して、１フィールドでのリセット放電の回数を減らすことができる。このように、１フィールドにおけるリセット放電回数の減少は、画素データに関係しない発光を減らすことになるので、表示される画像のコントラストを改善することができる。
【００３２】
以下に、１フィールドの構成パターンの選択を、具体的に図４及び図５に基づき説明する。
駆動制御回路２は、輝度検出器４から供給される１フィールド分の平均輝度レベルＬＤを、２つの異なる所定レベルＬ１，Ｌ２(但し、Ｌ１＜Ｌ２)と比較して、１フィールドの構成パターンを選択する。まず、駆動制御回路２は、平均輝度レベルＬＤを所定レベルＬ１と比較する(ステップＳ１)。平均輝度レベルＬＤの方が小さい場合は、この１フィールドでの維持放電の回数が所定回数よりも少なかったことを意味するので、ステップＳ２に進み、次の１フィールドとして、図４(a)に示す構成パターンを選択し、１フィールドに６回の一斉リセット放電を行う。すなわち、各サブフィールド毎に一斉リセット放電を行い、積極的に空間電荷を放電セル内に形成する。
【００３３】
平均輝度レベルＬＤが所定レベルＬ１よりも大なる場合は、さらに、平均輝度レベルＬＤを所定レベルＬ２と比較する(ステップＳ３)。平均輝度レベルＬＤの方が小さい場合は、ステップＳ４に進み、次の１フィールドとして、図４(b)に示す構成パターンを選択する。すなわち、１サブフィールドに４回の一斉リセット放電を行う。この場合、維持放電が比較的多数回数で行われたことを意味するので、ＬＤがＬ１よりも小なる場合に比較して、放電セルに残留する空間電荷量が多いので、次の１フィールドにおける一斉リセット放電の回数を減らすことができる。
【００３４】
平均輝度レベルＬＤが所定レベルＬ２よりも大なる場合は、ステップＳ５に進み、次の１フィールドとして、図４(c)に示す構成パターンを選択する。すなわち、１サブフィールドに２回の一斉リセット放電を行う。この場合、維持放電が多数回数で行われたことを意味するので、相当量の空間電荷量が放電セルに残留していると判断できるので、次の１フィールドにおける一斉リセット放電の回数をさらに減らすことができる。
【００３５】
上記のようにして、１フィールドの平均輝度レベルに応じて、１フィールドの構成パターンを選択できる。このように、直前の１フィールドでの維持放電の回数が多い場合は、放電セルに残留する空間電荷量が多くなっているので、次の１フィールドにて一斉リセット放電の回数を減らしても、画素データ書込み行程において画素データ書込みが誤って行われることはない。
【００３６】
このように、直前の１フィールドにおける放電セルの放電回数に応じて、次の１フィールドにおける一斉リセット放電の回数を変更することにより、一斉リセット放電を最小限に抑制して、表示される画像のコントラストを向上させることができる。
次に、本発明の第２の実施例を、図４(a)及び図６を参照しながら説明する。
【００３７】
１フィールドは、第１の実施例と同様に、６つのサブフィールドからなり、各サブフィールドは、図６に示すように、一斉リセット行程Ｒｃ、画素データ書込み行程Ｗｃ、発光維持行程Ｉｃ、消去行程Ｅからなる。発光維持行程Ｉｃ、消去行程Ｅは、それぞれ第１の実施例と同様である。
一斉リセット行程Ｒｃは、第１サスティンドライバ７から、例えば立ち上がりが緩やかな正極性のリセットパルスＲＰX1を発生して行電極Ｘ1〜Ｘnに印加する。更に、かかるリセットパルスＲＰX1と同時に、第２サスティンドライバ８は、立ち下がりが緩やかな負極性のリセットパルスＲＰY1を発生して行電極Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰX1及びＲＰY1の同時印加に応じて、ＰＤＰ１０の全放電セル内で第１リセット放電が生起して、各放電セル内に壁電荷と空間電荷とを生成する。その後、３回のリセット放電、すなわち、サスティンドライバ８からの第２リセットパルスＲＰY2による第２リセット放電、サスティンドライバ７からの第３リセットパルスＲＰX3による第３リセット放電、サスティンドライバ８からの第４リセットパルスＲＰY4による第４リセット放電を実行する。上記リセット放電によって、放電セル内に空間電荷を確実に形成することができる。
【００３８】
さらに、上記リセット放電は、直前の１フィールドにおける平均輝度レベルＬＤに応じて、回数が増減する。すなわち、平均輝度レベルＬＤが所定レベルより低い場合は、第１乃至第４リセット放電の全ての放電を実行するものである。これは、直前の１フィールドでの維持放電回数が少ないために放電セル内に残留する空間電荷量が少なく、より多くの空間電荷を安定して供給する必要があるからである。
【００３９】
一方、平均輝度レベルＬＤが所定レベルより大きい場合は、第１リセット放電と第２リセット放電とを実行するのみである。これは、直前の１フィールドでの維持放電回数が多いので放電セル内に残留する空間電荷量が多く、複数回の放電を必要としないからである。
画素データ書込み行程Ｗｃは、画素データビットＤＢに応じて、放電セルの壁電荷を消滅せしめ、放電セルの「発光」ないし「非発光」を設定する。
【００４０】
このように、一斉リセット行程Ｒｃにおけるリセット放電回数を、直前の１フィールドの維持放電回数に応じて減らすことによって、表示される画像のコントラストを改善することができる。
次に、本発明の第３の実施例を、図４(a)及び図７を参照しながら説明する。１フィールドは、第１の実施例と同様に、６つのサブフィールドからなり、各サブフィールドは、図７に示すように、一斉リセット行程Ｒｃ、画素データ書込み行程Ｗｃ、発光維持行程Ｉｃ、消去行程Ｅからなる。画素データ書込み行程Ｗｃ、発光維持行程Ｉｃ、消去行程Ｅは、それぞれ第１の実施例と同様である。
【００４１】
一斉リセット行程Ｒｃでは、第１サスティンドライバ７は、例えば立ち上がりが緩やかな正極性のリセットパルスＲＰXを発生して行電極Ｘ1〜Ｘnに印加する。更に、かかるリセットパルスＲＰXと同時に、第２サスティンドライバ８は、立ち下がりが緩やかな負極性のリセットパルスＲＰYを発生して行電極Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰX及びＲＰYの同時印加に応じて、ＰＤＰ１０の全放電セル内で第１リセット放電が生起して、各放電セル内に壁電荷と空間電荷とを生成する。その後に、第２サスティンドライバ８は、負極性の消去パルスＥＰを発生して行電極Ｙ1〜Ｙnに印加する。かかる消去パルスＥＰの印加に応じて、全放電セル内に放電が生起し、放電セル内に形成された壁電荷が消滅する。さらに、リセットパルスＲＰX、ＲＰYの印加及び消去パルスＥＰを再度繰り返して、空間電荷を放電セルに安定して供給するとともに、全ての放電セルを「非発光セル」の状態に設定する。
【００４２】
また、リセットパルスの印加及び消去パルスの印加よりなるリセット放電セットは、直前の１フィールドにおける平均輝度レベルＬＤに応じて、回数が増減する。すなわち、平均輝度レベルＬＤが所定レベルより低い場合は、かかる放電セットを２回実行するものである。これは、直前の１フィールドでの維持放電回数が少ないために放電セル内に残留する空間電荷量が少なく、より多くの空間電荷を安定して供給する必要があるからである。
【００４３】
一方、平均輝度レベルＬＤが所定レベルより大きい場合は、１回のリセット放電を実行するのみである。これは、直前の１フィールドでの維持放電回数が多いので放電セル内に残留する空間電荷量が多く、複数回の放電を必要としないからである。このように、一斉リセット行程Ｒｃにおけるリセット放電セットの回数を、直前の１フィールドの維持放電回数に応じて減らすことによって、表示される画像のコントラストを改善することができる。
【００４４】
次に、本発明の第４の実施例を図８乃至図１３に基づき説明する。
図８に示すように、本実施例のプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ１０と、各種機能モジュールからなる駆動部とから構成されている。
ＰＤＰ１０は、第１実施例のものと同様に構成されている。駆動部は、同期検出回路１、駆動制御回路２、Ａ／Ｄ変換器３、輝度情報検出器４、データ変換回路３０、メモリ５、アドレスドライバ６、第１サスティンドライバ７、第２サスティンドライバ８から構成される。尚、かかる駆動部は、１フィールドの表示期間を図２に示すように例えば６つのサブフィールドＳＦ１〜ＳＦ６に分割して、前述のサブフィールド法に基づいて上記ＰＤＰ１０を階調駆動する。この時、駆動部は、各サブフィールド内において一斉リセット行程Ｒc、画素データ書込み行程Ｗc、発光維持行程Ｉc及び消去行程Ｅを夫々実行する。
【００４５】
同期検出回路１は、入力映像信号中から垂直同期信号を検出して垂直同期検出信号Ｖを生成し、水平同期信号を検出して水平同期検出信号Ｈを生成して、これらを駆動制御回路２に供給する。
Ａ／Ｄ変換器３は、駆動制御回路２から供給されるクロック信号に応じて、アナログの入力映像信号をサンプリングしてこれを１画素毎に例えば８ビットの画素データ(入力画素データ)Ｄに変換し、これをデータ変換回路３０に供給する。
【００４６】
駆動制御回路２は、上記入力映像信号中の水平及び垂直同期信号に同期して、上記Ａ／Ｄ変換器３に対するクロック信号、及びメモリ５に対する書込・読出信号を発生する。更に、駆動制御回路２は、かかる水平及び垂直同期信号に同期して、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々を駆動制御すべき各種タイミング信号を発生する。
【００４７】
データ変換回路３０は、８ビットの画素データＤを、８ビットの変換画素データ(表示画素データ)ＨＤに変換し、これをメモリ５に供給する。このデータ変換回路３０は、図１２に示すように多階調化処理回路３１とデータ変換回路３２とで構成される。多階調化処理回路３１は、８ビットの画素データＰＤに対して誤差拡散処理及びディザ処理等の多階調化処理を施す。これにより、多階調化処理回路３１は、視覚上における輝度の階調表現数を略２５６階調に維持しつつもそのビット数を例えば図１３に示すような４ビットに圧縮した多階調化画素データＤSを生成する。一方、データ変換回路３２は、かかる多階調化画素データＤSを図１３に示す変換テーブルに従って図１０のサブフィールドＳＦ１〜ＳＦ８の各々に対応した第１〜第８ビットからなる変換画素データ(表示画素データ)ＨＤに変換する。尚、図１３において、変換画素データＨＤにおける第１〜第８ビットの内の論理レベル「１」のビットは、そのビットに対応したサブフィールドＳＦでの画素データ書込行程Ｗｃにおいて選択消去放電を実施することを示すものである(黒丸にて示す)。
【００４８】
メモリ５は、駆動制御回路２から供給されてくる書込信号に従って上記変換画素データＨＤを順次書き込む。かかる書込動作により１画面（ｎ行、ｍ列）分の書き込みが終了すると、メモリ５は、この１画面分の変換画素データＨＤ11-nmを、各ビット桁毎に分割して読み出し、これを１行分毎に順次アドレスドライバ６に供給する。
【００４９】
アドレスドライバ６は、駆動制御回路２から供給されたタイミング信号に応じて、かかるメモリ５から読み出された１行分の変換画素データビット各々の論理レベルに対応した電圧を有するｍ個の画素データパルスを発生し、これらをＰＤＰ１０の列電極Ｄ1〜Ｄmに夫々印加する。
ＰＤＰ１０は、アドレス電極としての上記列電極Ｄ1〜Ｄmと、これら列電極と直交して配列されている行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。ＰＤＰ１０では、これら行電極Ｘ及び行電極Ｙの一対にて１行分に対応した行電極を形成している。すなわち、ＰＤＰ１０における第１行目の行電極対は行電極Ｘ1及びＹ1であり、第ｎ行目の行電極対は行電極Ｘn及びＹnである。上記行電極対及び列電極は放電空間に対して誘電体層で被覆されており、各行電極対と列電極との交点にて１画素に対応した放電セルが形成される構造となっている。
【００５０】
第１サスティンドライバ７及び第２サスティンドライバ８各々は、駆動制御回路２から供給されたタイミング信号に応じて、以下に説明するが如き各種駆動パルスを発生し、これらをＰＤＰ１０の行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに印加する。図９は、上記アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々がＰＤＰ１０の列電極Ｄ1〜Ｄm、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに印加する各種駆動パルスの印加タイミングを示す図である。
【００５１】
図１０に示す例では、１フィールドの表示期間を８個のサブフィールドＳＦ１〜ＳＦ８に分割してＰＤＰ１０に対する駆動を行う。各サブフィールド内では、ＰＤＰ１０の各放電セルに対して画素データの書き込みを行って発光セル及び非発光セルの設定を行う画素データ書込行程Ｗｃと、上記発光セルのみを各サブフィールドの重み付けに対応した期間(回数)だけ発光維持させる維持発光行程Ｉｃとを実施する。又、先頭のサブフィールドＳＦ１のみで、ＰＤＰ１０の全放電セルを初期化せしめる一斉リセット行程Ｒｃを実行し、最後尾のサブフィールドＳＦ８のみで、消去行程Ｅを実行する。
【００５２】
先ず、一斉リセット行程Ｒｃでは、第１サスティンドライバ７及び第２サスティンドライバ８からのリセットパルスの印加により、放電セルをリセット放電せしめて各放電セル内に一様に所定の壁電荷及び空間電荷を形成するものであるが、その詳細は後述する。
次に、画素データ書込行程Ｗｃでは、アドレスドライバ６が、各行毎の画素データパルス群ＤＰ１1〜n、ＤＰ２1〜n、ＤＰ３1〜n、・・・・、ＤＰ８1〜nを図９に示すように、順次列電極Ｄ1〜Ｄmに印加して行く。つまり、アドレスドライバ６は、サブフィールドＳＦ１内では、上記変換画素データＨＤ11-nm各々の第１ビット目に基づいて生成した第１行〜第ｎ行各々に対応した画素データパルス群ＤＰ１1〜nを、１行分毎に順次列電極Ｄ1〜Ｄmに印加して行く。又、サブフィールドＳＦ２内では、上記変換画素データＨＤ11-nm各々の第２ビット目に基づいて生成した画素データパルス群ＤＰ２1〜nを、１行分毎に順次列電極Ｄ1〜Ｄmに印加して行くのである。この際、アドレスドライバ６は、変換画素データのビット論理が例えば論理レベル「１」である場合に限り高電圧の画素データパルスを発生して列電極Ｄに印加する。かかる各画素データパルス群ＤＰの印加タイミングと同一タイミングにて、第２サスティンドライバ８は、走査パルスＳＰを発生してこれを行電極Ｙ1〜Ｙnへと順次印加して行く。ここで、上記走査パルスＳＰが印加された「行」と、高電圧の画素データパルスが印加された「列」との交差部の放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。かかる選択消去放電により、上記一斉リセット行程Ｒｃにて発光セルの状態に初期化された放電セルは、非発光セルに推移する。尚、上記高電圧の画素データパルスが印加されなかった「列」に形成されている放電セルには放電が生起されず、上記一斉リセット行程Ｒｃにて初期化された状態、つまり発光セルの状態を維持する。
【００５３】
すなわち、画素データ書込行程Ｗｃの実行によれば、後述する維持発光行程において発光状態が維持される発光セルと、消灯状態のままの非発光セルとが画素データに応じて択一的に設定され、いわゆる画素データの書き込みが行われる。又、維持発光行程Ｉｃでは、第１サスティンドライバ７及び第２サスティンドライバ８が、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して交互に維持パルスＩＰX及びＩＰYを印加する。この際、上記画素データ書込行程Ｗｃによって壁電荷が残留したままとなっている放電セル、すなわち発光セルは、かかる維持パルスＩＰX及びＩＰYが交互に印加されている期間中、放電発光を繰り返しその発光状態を維持する。その発光維持期間(回数)は、各サブフィールドの重み付けに対応して設定されている。
【００５４】
図１０は、各サブフィールド毎の発光維持期間(回数)が記述されている発光駆動フォーマットを示す図である。
すなわち、１フィールドの表示期間中においては、各サブフィールドＳＦ１〜８毎の維持発光行程Ｉｃでの発光期間は、
ＳＦ１：１
ＳＦ２：６
ＳＦ３：１６
ＳＦ４：２４
ＳＦ５：３５
ＳＦ６：４６
ＳＦ７：５７
ＳＦ８：７０
に設定されている。
【００５５】
すなわち、各維持発光行程Ｉｃでは、その直前に実行された画素データ書込行程Ｗｃにて発光セルに設定された放電セルのみにて放電が生成され、１フィールドの表示期間中は図１０に示す発光期間に亘り発光するのである。
消去行程Ｅでは、アドレスドライバ６が、消去パルスＡＰを発生してこれを列電極Ｄ1-mの各々に印加する。更に、第２サスティンドライバ８が、かかる消去パルスＡＰの印加タイミングと同時に消去パルスＥＰを発生してこれを行電極Ｙ1〜Ｙn各々に印加する。これら消去パルスＡＰ及びＥＰの同時印加により、ＰＤＰ１０における全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。
【００５６】
すなわち、かかる消去行程Ｅの実行により、ＰＤＰ１０における全ての放電セルが非発光セルとなるのである。
図１１は、図１０に示す発光駆動フォーマットに基づいて実施される発光駆動の全パターンを示す図である。
図１１に示すように、サブフィールドＳＦ１〜ＳＦ８の内の１つのサブフィールドでの画素データ書込行程Ｗｃにおいてのみで、各放電セルに対して選択消去放電を実施する(黒丸にて示す)。すなわち、一斉リセット行程Ｒｃの実行によってＰＤＰ１０の全放電セル内に形成された壁電荷は、上記選択消去放電が実施されるまでの間残留し、その間に存在するサブフィールドＳＦ各々での維持発光行程Ｉｃにおいて放電発光を促す(白丸にて示す)。よって、各放電セルは、図１０の黒丸に示すサブフィールドにおいて上記選択消去放電が為されるまでの間、発光セルとなり、その間に存在するサブフィールド各々での維持発光行程Ｉｃにおいて、図１０に示すような発光期間比にて発光を行うのである。
【００５７】
この時、図１１に示すように、各放電セルが発光セルから非発光セルへと推移する回数は、１フィールド期間内において必ず１回以下となるようにしている。すなわち、１フィールド期間内において一旦、非発光セルに設定した放電セルを再び発光セルに復帰させるような発光駆動パターンを禁止したのである。
よって、画像表示に関与していないにも拘わらず強い発光を伴う上記一斉リセット動作は、図９及び図１０に示すように、１フィールド期間内において１回だけ実施しておけば良いので、コントラストの低下を抑えることが出来る。
【００５８】
又、１フィールド期間内において実施する選択消去放電は、図１１の黒丸にて示すように最高でも１回なので、その消費電力を抑えることが可能となるのである。更に、図１１に示されるように、１フィールド期間内において、放電セルが発光状態にある期間(白丸にて示す)と、非発光状態にある期間とが互いに反転する発光パターンは存在しないので、偽輪郭を防止することが出来る。
【００５９】
この時、図１１に示す発光駆動パターンによると、１フィールドの表示期間では、
｛0：1：7：23：47：82：128：185：255｝
なる発光輝度比からなる９階調の輝度を表現し得る発光駆動が為される。
すなわち、各サブフィールドで実施すべき発光期間が互いに異なる２種類の９階調の発光駆動をフィールド(フレーム)毎に交互に実施するのである。かかる駆動によれば、視覚上における表示階調数は時間方向に積分すると９階調よりも増加する。従って、後述する多階調化処理によるディザ及び誤差拡散のパターンが目立ちにくくなりＳ／Ｎ感が向上する。
【００６０】
次に、一斉リセット行程Ｒｃについて詳細に説明する。本実施例で実施される一斉リセット行程は、図６に示す一斉リセット行程と同じである。図６に示すように、一斉リセット行程Ｒｃでは、第１サスティンドライバ７から、例えば立ち上がりが緩やかな正極性のリセットパルスＲＰX1を発生して行電極Ｘ1〜Ｘnに印加する。更に、かかるリセットパルスＲＰX1と同時に、第２サスティンドライバ８は、立ち下がりが緩やかな負極性のリセットパルスＲＰY1を発生して行電極Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰX1及びＲＰY1の同時印加に応じて、ＰＤＰ１０の全放電セル内で第１リセット放電が生起して、各放電セル内に壁電荷と空間電荷とを生成する。その後、３回のリセット放電、すなわち、サスティンドライバ８からの第２リセットパルスＲＰY2による第２リセット放電、サスティンドライバ７からの第３リセットパルスＲＰX3による第３リセット放電、サスティンドライバ８からの第４リセットパルスＲＰY4による第４リセット放電を実行する。上記リセット放電によって、放電セル内に空間電荷を確実に形成することができる。
【００６１】
さらに、上記リセット放電は、直前の１フィールドにおける平均輝度レベルＬＤに応じて、回数が増減せしめられる。すなわち、平均輝度レベルＬＤが所定レベルより低い場合は、第１乃至第４リセット放電の全ての放電を実行するものである。これは、直前の１フィールドでの維持放電回数が少ないために放電セル内に残留する空間電荷量が少なく、より多くの空間電荷を安定して供給する必要があるからである。
【００６２】
一方、平均輝度レベルＬＤが所定レベルより大きい場合は、第１リセット放電と第２リセット放電とを実行するのみである。これは、直前の１フィールドでの維持放電回数が多いので放電セル内に残留する空間電荷量が多く、複数回の放電を必要としないからである。
このように、一斉リセット行程Ｒｃにおけるリセット放電セットの回数を、直前の１フィールドの維持放電回数に応じて減らすことによって、表示される画像のコントラストを改善することができる。
【００６３】
なお、上記実施例は、選択消去放電により放電セルの発光または非発光を設定したが、画素データを書き込んだが、本発明は、選択書込み放電により放電セルの発光または非発光を設定する場合にも同様に適用できる。
【００６４】
【発明の効果】
本発明によれば、１フィールドの入力画素データを表示する際、この１フィールドの直前の１フィールドの入力画素データの輝度情報に応じて、１フィールドの表示期間毎に全放電セルを初期化するリセット放電の回数を変更するので、直接表示と関係しない放電による発光を抑制して、画面のコントラストを向上させることができる。
【図面の簡単な説明】
【図１】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置を示す構成図である。
【図２】中間調表示を実施する発光駆動フォーマットを示す図である。
【図３】ＰＤＰ１０に印加される各種駆動パルスの印加タイミングの一例を示す図である。
【図４】本発明の駆動方法に基づく発光駆動フォーマットを示す図である。
【図５】本発明の駆動方法によりリセット放電回数を判別する行程のフローチャートである。
【図６】ＰＤＰ１０に印加される各種駆動パルスの印加タイミングの第２の実施例を示す図である。
【図７】ＰＤＰ１０に印加される各種駆動パルスの印加タイミングの第３の実施例を示す図である。
【図８】本発明による駆動方法に従ってプラズマディスプレイパネルを駆動するプラズマディスプレイ装置の他の実施例の構成図である。
【図９】ＰＤＰ１０に印加される各種駆動パルスの印加タイミングの一例を示す図である。
【図１０】本発明の駆動方法に基づく発光駆動フォーマットを示す図である。
【図１１】図１０に示す発光駆動フォーマットに基づいて実施される発光駆動のパターンの一例を示す図である。
【図１２】データ変換回路３０の内部構成を示す図である。
【図１３】図１０に示す発光駆動フォーマットに基づいて実施される発光駆動の全パターン、及びこの発光駆動を実施する際の変換テーブルの一例を示す図である。
【符号の説明】
２    駆動制御回路
４    輝度情報検出回路
６    アドレスドライバ
７    第１サスティンドライバ
８    第２サスティンドライバ
１０  ＰＤＰ
【図１】
0003736671.tif 000002
【図２】
0003736671.tif 000003
【図３】
0003736671.tif 000004
【図４】
0003736671.tif 000005
【図５】
0003736671.tif 000006
【図６】
0003736671.tif 000007
【図７】
0003736671.tif 000008
【図８】
0003736671.tif 000009
【図９】
0003736671.tif 000010
【図１０】
0003736671.tif 000011
【図１１】
0003736671.tif 000012
【図１２】
0003736671.tif 000013
【図１３】
0003736671.tif 000014