(57)【特許請求の範囲】
【請求項１】
位相同期ループを構成することにより、入力クロック信号の周波数を逓倍して出力する方式の発振回路であって、前記位相同期ループは、入力クロック信号と帰還クロック信号との位相差を検出してその検出量に応じた誤差信号を発生する位相比較手段と、誤差信号を積分するフィルタ手段と、フィルタ手段から出力される電圧信号に応じて発振周波数が変化する電圧制御発振器と、電圧制御発振器の出力クロック信号を分周して前記帰還クロック信号を生成する分周手段とを含み、前記電圧制御発振器は、電気的あるいは機械的な共振現象を利用した電圧制御発振器である発振回路において、電圧制御発振器の出力と分周手段の入力との間に遅延手段を挿入するとともに、前記帰還クロック信号の立ち上がりエッジ、立ち下がりエッジのいずれかと、電圧制御発振器の出力クロック信号の立ち上がりエッジまたは立ち下がりエッジとの時間差が、定常状態において、電圧制御発振器の出力クロック信号の発振周期に対し、１／４またはその奇数倍に概ね等しくなるよう、前記遅延手段の遅延量が設定されてなることを特徴とする発振回路。
【請求項２】
位相同期ループを構成することにより、入力クロック信号の周波数を逓倍して出力する方式の発振回路であって、前記位相同期ループは、入力クロック信号と帰還クロック信号との位相差を検出してその検出量に応じた誤差信号を発生する位相比較手段と、誤差信号を積分するフィルタ手段と、フィルタ手段から出力される電圧信号に応じて発振周波数が変化する電圧制御発振器と、電圧制御発振器の出力クロック信号を分周して前記帰還クロック信号を生成する分周手段とを含み、前記電圧制御発振器は、Ｋ個のインバータ回路を環状に接続してなるリングオシレータ形式の電圧制御発振器である発振回路において、電圧制御発振器の出力と分周手段の入力との間に遅延手段を挿入するとともに、前記帰還クロック信号の立ち上がりエッジ、立ち下がりエッジのいずれかと、電圧制御発振器の出力クロック信号の立ち上がりエッジまたは立ち下がりエッジとの時間差が、定常状態において、電圧制御発振器の出力クロック信号の発振周期に対し、１／（４Ｋ）またはその奇数倍に概ね等しくなるよう、前記遅延手段の遅延量が設定されてなることを特徴とする発振回路。
【請求項３】
請求項１または２に記載の発振回路において、前記遅延手段の遅延量は、前記電圧制御発振器の入力電圧信号によって可変されるよう構成されることを特徴とする発振回路。
【請求項４】
請求項１記載の発振回路において、前記遅延手段として、９０度移相手段を用いたことを特徴とする発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、位相同期ループを用いた発振回路に関わり、特に出力クロック信号に発生するジッタを低減する手法を提供するものである。
【０００２】
【従来の技術】
位相同期ループを用いた発振回路は広く一般的に用いられている。その典型的な回路構成は図９のようなものである。位相周波数比較器１の一方の入力端子には、周波数がｆｒである入力クロック信号Ｓ１が入力される。位相周波数比較器１の出力する誤差信号Ｓ２は、ループフィルタ２に入力される。ループフィルタ２の出力電圧信号Ｓ３は、電圧制御発振器３に入力される。電圧制御発振器３の出力クロック信号Ｓ４は、発振回路の出力として外部に取り出されるとともに分周器５に入力される。分周器５は信号Ｓ４をＮ分周して、周波数ｆｏ／Ｎの帰還クロック信号Ｓ６を生成する。帰還クロック信号Ｓ６は、位相周波数比較器１の他方の入力端子に帰還される。
【０００３】
ここで、帰還クロック信号Ｓ６の周波数ｆｏ／Ｎが入力クロック信号Ｓ１の周波数ｆｒよりも低いと、位相周波数比較器１は、帰還クロック信号Ｓ６の位相が遅れている期間だけ正の誤差信号Ｓ２を出力する。ループフィルタ２は低域通過特性を持つよう構成されており、誤差信号Ｓ２は積分され、電圧制御発振器３の入力電圧信号Ｓ３は上昇する。Ｓ３が上昇すると、それに応じて電圧制御発振器３は発振周波数を変化させ、出力クロック信号Ｓ４の周波数ｆｏも上昇する。逆に、帰還クロック信号Ｓ６の周波数ｆｏ／Ｎが入力クロック信号Ｓ１の周波数ｆｒよりも高ければ、位相周波数比較器１は、帰還クロック信号Ｓ６の位相が進んでいる期間だけ負の誤差信号Ｓ２を出力する。ループフィルタ２はこの誤差信号Ｓ２を積分するので、電圧制御発振器３の入力電圧信号Ｓ３は低下し、出力クロック信号Ｓ４の周波数ｆｏも低下する。このような負帰還作用によって、定常状態においては、周波数ｆｏ／Ｎはｆｒと完全に等しくなる。すなわち、入力クロック信号Ｓ１の周波数ｆｒをＮ逓倍した周波数ｆｏが、出力クロック信号Ｓ４として得られる。
【０００４】
電圧制御発振器３の具体的な構成としては、大別して、電気的あるいは機械的な共振現象を利用したものと、Ｋ個（通常Ｋは奇数）のインバータ回路を環状に接続してなるリングオシレータ形式のものとがある。
【０００５】
図１０は、電気的な共振現象を利用した電圧制御発振器３の一構成例である。Ｉ１１は発振部であり、インダクタＬ１，Ｌ２のインダクタンスと、ｐｎ接合ダイオードＤ１，Ｄ２の端子間容量の総和とで決まる共振周波数に等しい発振信号が得られる。入力電圧信号Ｓ３を変化させると、その電圧値に応じてｐｎ接合ダイオードＤ１，Ｄ２の端子間容量が変化するため、それに連れて共振周波数が変化し、発振信号の周波数を可変することができる。Ｉ１１の発振出力は差動信号Ａ１，Ｂ１として得られ、後段の差動−シングル変換回路Ｉ１２によってシングルエンド信号Ｃ１に変換された上、インバータ回路Ｉ１３によって波形整形されて出力クロック信号Ｓ４が生成される。次に、このような電気的な共振現象を利用した電圧制御発振器を図９の発振回路に適用したときの、定常状態におけるタイミングチャートを図１１に示す。発振部Ｉ１１の差動信号Ａ１，Ｂ１と、差動−シングル変換回路Ｉ１２の出力信号Ｃ１、および電圧制御発振器３の出力クロック信号Ｓ４は、いずれも周期Ｔの間隔で状態遷移を繰り返し、その状態遷移の発生はほぼ同一時点である。分周器５は電圧制御発振器３の出力信号Ｓ４をＮ分周（本例ではＮ＝４）して、帰還クロック信号Ｓ６を生成する。帰還クロック信号Ｓ６は、位相同期ループによって、入力クロック信号Ｓ１にロックされるので、両者は同位相となる。なお、ここでは理解を容易にするために、すべての波形を理想的な方形波として描画しており、必ずしも現実を忠実に表しているものではないことを注意しておく。また、インダクタＬ１，Ｌ２およびｐｎ接合ダイオードＤ１，Ｄ２に代えて、水晶振動子、セラミック発振子、ＳＡＷ共振子などの機械的な共振器を利用して同種の電圧制御発振器を構成することも可能である。この場合、基本的な動作は電気的な共振現象を利用したものと本質的には同じであるので、ここでは詳細な説明を省略する。
【０００６】
一方、図１２は、Ｋ個のインバータ回路を環状に接続してなるリングオシレータ形式の電圧制御発振器３の一構成例である。ここでは、Ｋ＝３の例を示している。Ｉ２２，Ｉ２３，Ｉ２４は、それぞれがインバータ回路を構成している。Ｉ２２の出力Ａ２はＩ２３に入力され、Ｉ２３の出力Ｂ２はＩ２４に入力され、Ｉ２４の出力Ｃ２はＩ２２に入力されて環状接続をなし、リングオシレータが形成される。Ｉ２４の出力Ｃ２は、インバータ回路Ｉ２５で波形整形されて出力クロック信号Ｓ４となる。いま、インバータ回路Ｉ２２，Ｉ２３，Ｉ２４の各々の伝播遅延をτとすると、発振信号の周波数ｆｏは１／２Ｋτとなる。ここで、伝播遅延τは、各インバータ回路の出力電流と入力容量とで決定される。入力電圧信号Ｓ３を変化させると、電圧−電流変換回路Ｉ２１によって入力電圧信号Ｓ３に応じた電流が生成され、その電流値に連動して各インバータ回路の出力電流値が変化するので、発振信号の周波数を可変することができる。次に、このようなＫ個のインバータ回路を環状に接続してなるリングオシレータ形式の電圧制御発振器を図９の発振回路に適用したときの、定常状態におけるタイミングチャートを図１３に示す。同図から明らかなように、信号Ａ２が反転してτだけ遅延したものが信号Ｂ２、信号Ｂ２が反転してτだけ遅延したものが信号Ｃ２、信号Ｃ２が反転してτだけ遅延したものが信号Ａ２という関係にある。すなわち、環状接続を一巡することによる伝播遅延の総和Ｋτを半周期とする発振動作が得られるので、前述したように、発振周波数ｆｏは１／２Ｋτとなる。本方式の電圧制御発振器においては、τ時間毎にいずれか一つのインバータ回路が状態遷移を行うのが特徴である。ここで、発振周期をＴとすると、τ＝Ｔ／２Ｋである。以降の動作は、先に説明した図１１と同様であり、分周器５が電圧制御発振器３の出力信号Ｓ４をＮ分周（本例ではＮ＝４）して、帰還クロック信号Ｓ６を生成する。帰還クロック信号Ｓ６は、位相同期ループによって、入力クロック信号Ｓ１にロックされるので、両者は同位相となる。なお、ここでも理解を容易にするために、すべての波形を理想的な方形波として描画したが、先と同様に必ずしも現実を忠実に表しているものではないことを注意しておく。
【０００７】
【発明が解決しようとする課題】
しかしながら、このような従来の構成においては、位相周波数比較器１や分周器５を構成する論理回路の状態遷移によって、電源電圧や電圧制御発振器３の入力電圧信号Ｓ３にスパイク状の変動が発生する。この変動は電圧制御発振器３の動作を不安定なものとし、その出力クロック信号Ｓ４には入力クロック信号Ｓ１と同期した周期的なノイズが重畳する。この結果、出力クロック信号Ｓ４にジッタと呼ばれるエッジの揺らぎが発生する。例えば、図１１の最下段に示したノイズ波形は、発振回路の電源電圧に重畳するノイズを例示しているが、中でも帰還クロック信号Ｓ６の状態遷移に一致して現れるスパイク状のノイズが顕著である。これは、位相周波数比較器１や分周器５の動作に起因するノイズである。このスパイク状のノイズの発生点は、電圧制御発振器３の内部信号Ａ１，Ｂ１，Ｃ１の立ち上がり、もしくは立ち下がりエッジと一致している。すなわち、これら信号のエッジはノイズによって揺らぎを生じてしまい、周期的なジッタとなる。同様の現象は、図１３にも示されている。この場合、スパイク状のノイズは電圧制御発振器３の内部信号Ｃ２の立ち下がりエッジと一致している。これにより、信号Ｃ２の立ち下がりエッジが揺らぎを生じる。さらには、一定の位相関係を保って連鎖的に動作する信号Ａ２，Ｂ２にも影響が波及し、電圧制御発振器３全体が不安定となって、大きなジッタが発生してしまう。なお、このようなスパイク状のノイズは、電源電圧だけではなく、電圧制御発振器３の入力電圧信号Ｓ３にも出現する。
【０００８】
本発明は、このような従来技術の欠点を解消するためになされたものであり、前述したスパイク状のノイズが発生しても電圧制御発振器３の動作を極力安定に保ち、結果としてジッタの発生量が極めて少ない発振回路を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明の発振回路は、従来の回路構成に加えて、電圧制御発振器３の出力と分周器５の入力との間に遅延回路を挿入することによって、上述の課題を解決した。遅延回路に設定される遅延量は、電圧制御発振器の構成によって異なり、帰還クロック信号Ｓ６の立ち上がりエッジおよび立ち下がりエッジが、電圧制御発振器３の内部に存在するすべてのクロック信号の立ち上がりエッジ、立ち下がりエッジから最も乖離した位置となるように設定される。すなわち、電圧制御発振器３が電気的あるいは機械的な共振現象を利用したものである場合は、帰還クロック信号Ｓ６の立ち上がりエッジ、立ち下がりエッジのいずれかと、電圧制御発振器３の出力クロック信号Ｓ４の立ち上がりエッジまたは立ち下がりエッジとの時間差が、電圧制御発振器３の出力クロック信号Ｓ４の発振周期に対して１／４またはその奇数倍に概ね等しく設定される。一方、電圧制御発振器３がＫ個のインバータ回路を環状に接続してなるリングオシレータ形式のものである場合は、帰還クロック信号Ｓ６の立ち上がりエッジ、立ち下がりエッジのいずれかと、電圧制御発振器３の出力クロック信号Ｓ４の立ち上がりエッジまたは立ち下がりエッジとの時間差が、電圧制御発振器３の出力クロック信号Ｓ４の発振周期に対し１／（４Ｋ）またはその奇数倍に概ね等しく設定される。このように構成することにより、位相周波数比較器１や分周器５を構成する論理回路の状態遷移によって、電源電圧や電圧制御発振器３の入力電圧信号Ｓ３にスパイク状のノイズが発生したとしても、そのスパイクの発生は、電圧制御発振器３の内部に存在するいずれの発振波形の立ち上がり、または立ち下がりエッジからも最も乖離した時点となるため、電圧制御発振器３の動作は極力安定に保たれる。この結果、出力クロック信号Ｓ４に発生するジッタは極めて少なくなる。
【００１０】
さらに、遅延手段の遅延量が、電圧制御発振器３の入力電圧信号Ｓ３によって可変されるよう構成すれば、例え入力クロック信号Ｓ１の周波数ｆｒが変化したり、分周器５の分周数Ｎが切り替えられたりして、電圧制御発振器３の出力クロック信号Ｓ４の周波数ｆｏが変化した場合であっても、当該遅延量が所望の値を維持するように設定することが可能である。また、電圧制御発振器３が、電気的あるいは機械的な共振現象を利用したものであれば、遅延手段を９０度移相器で置き換えることによっても、同様の機能を持たせることができる。
【００１１】
【発明の実施の形態】
以下、本発明による発振回路の実施の形態を、請求項１ないし４にそれぞれ対応させて、第一ないし第四の実施形態として詳細に説明する。
【００１２】
（第一の実施形態）
図１は、本発明の第一および第二の実施形態に共通な発振回路の構成例を示すブロック図である。位相周波数比較器１、ループフィルタ２、電圧制御発振器３、および分周器５は、従来の発振回路で用いられているものと同様である。電圧制御発振器３の出力クロック信号Ｓ４は、従来の発振回路とは異なり、遅延回路４を経由してから分周器５に入力される。出力クロック信号Ｓ４は、遅延回路４で一定量の遅延を施されたて信号Ｓ５となる。信号Ｓ５は、分周器５でＮ分周されて周波数ｆｏ／Ｎの帰還クロック信号Ｓ６となる。
【００１３】
遅延回路４は、一例として図２のように偶数個のインバータ回路（本例では６個）を従属接続することによって実現できる。このとき、遅延量はインバータ回路の従属接続個数、もしくは各インバータ回路のトランジスタサイズを変えることによって、如何様にも調節することが可能である。
【００１４】
さて、本実施形態においては、電圧制御発振器３は電気的あるいは機械的な共振現象を利用したものである。このとき、定常状態における発振回路のタイミングチャートは図３で示される。電圧制御発振器３の出力クロック信号Ｓ４と、遅延回路４の出力信号Ｓ５との間には、遅延回路４の遅延量に応じた位相差が生じている。その結果として、分周回路５から出力される帰還クロック信号Ｓ６の立ち上がりエッジは、電圧制御発振器３の出力クロック信号Ｓ４の立ち上がりエッジから、一定量ずれた時点に現れる。このずれ量が、出力クロック信号Ｓ４の発振周期をＴとして、Ｔ／４（または、その奇数倍）に概ね等しくなるように、遅延回路４の遅延量は調節されている。本実施形態においても、従来の発振回路と同様に、図３最下段に示されるようなスパイク状のノイズが電源電圧に重畳する。しかしながら、前述したように遅延回路４の遅延量が調節されているため、スパイク状のノイズの発生点は、電圧制御発振器３の内部信号Ａ１，Ｂ１，Ｃ１のいずれの立ち上がりエッジ、立ち下がりエッジからも最も乖離した時点となっている。換言すると、スパイク状のノイズの発生箇所は、信号Ａ１，Ｂ１，Ｃ１の波形がほぼ水平な時点となっている。波形が水平な状態においては、たとえノイズによって電圧制御発振器３が一時的に不安定になったとしても、その影響はすみやかに減衰し、次の立ち上がりもしくは立ち下がりエッジを揺らすには至らない。したがって、電圧制御発振器３の出力信号Ｓ４の立ち上がりエッジ、立ち下がりエッジには揺らぎが発生せず、ジッタの少ない発振回路が実現される。
【００１５】
（第二の実施形態）
本発明の第二の実施形態は、前述した第一の実施形態において、電圧制御発振器３の構成のみが異なるものである。したがって、発振回路の構成例は、第一の実施形態と同様に図１で示される。
【００１６】
本実施形態において、電圧制御発振器３はＫ個のインバータ回路を環状に接続してなるリングオシレータ形式のものである。このとき、定常状態における発振回路のタイミングチャートは図４で示される。電圧制御発振器３の出力クロック信号Ｓ４と、遅延回路４の出力信号Ｓ５との間には、遅延回路４の遅延量に応じた位相差が生じている。その結果として、分周回路５から出力される帰還クロック信号Ｓ６の立ち上がりエッジは、電圧制御発振器３の出力クロック信号Ｓ４の立ち上がりエッジから、一定量ずれた時点に現れる。このずれ量が、出力クロック信号Ｓ４の発振周期をＴとして、Ｔ／（４Ｋ）、または、その奇数倍に概ね等しくなるように、遅延回路４の遅延量は調節されている。本実施形態においても、従来の発振回路と同様に、図４最下段に示されるようなスパイク状のノイズが電源電圧に重畳する。しかしながら、前述したように遅延回路４の遅延量が調節されているため、スパイク状のノイズの発生箇所は、電圧制御発振器３の内部信号Ａ２，Ｂ２，Ｃ２のいずれの立ち上がりエッジ、立ち下がりエッジからも最も乖離した時点となっている。換言すると、スパイク状のノイズの発生箇所は、信号Ａ２，Ｂ２，Ｃ２の波形がほぼ水平な時点となっている。波形が水平な状態においては、たとえノイズによって電圧制御発振器３が一時的に不安定になったとしても、その影響はすみやかに減衰し、次の立ち上がりもしくは立ち下がりエッジを揺らすには至らない。したがって、電圧制御発振器３の出力信号Ｓ４の立ち上がりエッジ、立ち下がりエッジには揺らぎが発生せず、ジッタの少ない発振回路が実現される。
【００１７】
（第三の実施形態）
図１に示される第一および第二の実施形態においては、遅延回路４の遅延量は固定であった。しかしながら、実際の発振回路構成においては、入力クロック信号Ｓ１の周波数ｆｒや分周器５の分周数Ｎが可変できるように構成されているものも多い。このような場合においては、電圧制御発振器３の出力クロック信号Ｓ４の周波数ｆｏは任意の値を取りうるので、遅延回路４の遅延量もそれに連動して変化しなければ、本発明の意図する効果を得ることができない。ここで説明する第三の実施形態は、かかる状況にも対応できる構成を提供するものである。その構成例を表したブロック図を図５に示す。
【００１８】
図５の構成が図１と異なるのは、遅延回路４に代えて電圧制御遅延回路６が用いられている点である。電圧制御遅延回路６は、外部電圧信号によって遅延量が変化する遅延回路であって、ここでは電圧制御発振器３の入力電圧信号Ｓ４に応じて遅延量が変化するように接続されている。いま、電圧制御発振回路３の出力クロック信号Ｓ４の周波数ｆｏは、入力電圧信号Ｓ３が高くなるに連れて上昇するように構成されているとする。このとき、電圧制御遅延回路６の遅延量が、入力電圧信号Ｓ３が高くなるに連れて低下するように設定すれば、常に出力クロック信号Ｓ４の周波数ｆｏに対して所望の遅延量を確保することが可能となる。
【００１９】
電圧制御遅延回路６は、例えば図６のような回路によって構成される。Ｉ２，Ｉ３，Ｉ４，Ｉ５は、各々インバータ回路である。このうち、Ｉ２，Ｉ３，Ｉ４の３つのインバータ回路は、出力電流が可変できるように構成されており、その値は入力電圧信号Ｓ３に応じて電圧−電流変換回路Ｉ１が生成する電流値によって決まる。すなわち、入力電圧信号Ｓ３が上昇すると、インバータ回路Ｉ２，Ｉ３，Ｉ４の出力電流が増加し、各回路における伝播遅延量が低下する。結果として、電圧制御遅延回路６の遅延量は、入力電圧信号Ｓ３が上昇するに連れて低下する。
【００２０】
このようにして構成された第三の実施形態によれば、例え入力クロック信号Ｓ１の周波数ｆｒが変化したり、分周器５の分周数Ｎが切り替えられたりして、電圧制御発振器３の出力クロック信号Ｓ４の周波数ｆｏが変化した場合であっても、所望の遅延量が維持されるため、発振回路を広範囲に適用可能となる。
【００２１】
（第四の実施形態）
第一の実施形態を実現する上で、第三の実施形態と同様の効果を得るための別法として、以下に説明する第四の実施形態がある。図７に第四の実施形態の構成例を表すブロック図を示す。
【００２２】
図７の構成が図１と異なるのは、遅延回路４に代えて９０度移相器７が用いられている点である。９０度の移相量は時間に換算してＴ／４の遅延に相当するものであるから、本構成においても第一の実施形態とほぼ同様の動作が得られることは明らかである。
【００２３】
９０度移相器の構成例は、図８に示される。Ｉ６は電流アンプであり、入力信号Ｓ４を位相差のない電流信号に変換して出力する。電流アンプＩ６の出力電流は、コンデンサＣ１に流入する。コンデンサＣ１の端子間電圧は、流入する電流値を積分した値に比例する。したがって、コンデンサＣ１の端子間電圧は、入力信号Ｓ４より位相の９０度遅れた電圧信号となる。その信号は、電圧バッファＩ７を通して出力される。
【００２４】
本実施形態によれば、遅延量を出力クロック信号の周波数ｆｏに応じて調節することなくとも、常に所望の遅延量が得られることから、第一の実施形態に比較して回路の設計が容易になる。
【００２５】
【発明の効果】
以上説明した本発明の発振回路を用いれば、位相周波数比較器１や分周器５を構成する論理回路の状態遷移によって、電源電圧や電圧制御発振器３の入力電圧信号Ｓ３にスパイク状のノイズが発生したとしても、そのスパイクの発生は、電圧制御発振器３の内部に存在するすべてのクロック信号の立ち上がりエッジ、立ち下がりエッジから最も乖離した時点となるため、電圧制御発振器３の動作は極力安定に保たれる。この結果、出力クロック信号に発生するジッタは極めて少なくなる。
【００２６】
さらに、前述した第三または第四の実施形態を適用すれば、例え入力クロック信号Ｓ１の周波数ｆｒが変化したり、分周器５の分周数Ｎが切り替えられたりして、電圧制御発振器３の出力クロック信号Ｓ４の周波数ｆｏが変化した場合であっても、当該遅延量が所望の値を維持するように構成することができるため、発振回路を広範囲に適用することが可能となる。
【図面の簡単な説明】
【図１】本発明の第一，第二の実施形態に共通な構成例を示すブロック図。
【図２】本発明の第一，第二の実施形態に関わる遅延回路の構成例を示す図。
【図３】本発明の第一の実施形態に関わるタイミングチャート。
【図４】本発明の第二の実施形態に関わるタイミングチャート。
【図５】本発明の第三の実施形態の構成例を示すブロック図。
【図６】本発明の第三の実施形態に関わる電圧制御遅延回路の構成例を示す図。
【図７】本発明の第四の実施形態の構成例を示すブロック図。
【図８】本発明の第四の実施形態に関わる９０度移相器の構成例を示す図。
【図９】従来の発振回路の構成例を示すブロック図。
【図１０】従来の発振回路に関わる電圧制御発振器の構成例を示す図。
【図１１】図１０の電圧制御発振器を用いた従来の発振回路のタイミングチャート。
【図１２】従来の発振回路に関わる電圧制御発振器の他の構成例を示す図。
【図１３】図１２の電圧制御発振器を用いた従来の発振回路のタイミングチャート。
【符号の説明】
１．  位相周波数比較器
２．  ループフィルタ
３．  電圧制御発振器
４．  遅延回路
５．  分周器
６．  電圧制御遅延回路
７．  ９０度移相器
【図１】
0003772668.tif 000002
【図２】
0003772668.tif 000003
【図３】
0003772668.tif 000004
【図４】
0003772668.tif 000005
【図５】
0003772668.tif 000006
【図６】
0003772668.tif 000007
【図７】
0003772668.tif 000008
【図８】
0003772668.tif 000009
【図９】
0003772668.tif 000010
【図１０】
0003772668.tif 000011
【図１１】
0003772668.tif 000012
【図１２】
0003772668.tif 000013
【図１３】
0003772668.tif 000014