(57)【特許請求の範囲】
【請求項１】
絶縁材料によって形成された基板の表面に１セット以上の一対の接続用電極を含む回路パターンを形成する工程と、
前記基板の前記表面にフォトレジスト膜を形成する工程と、
前記一対の接続用電極の少なくとも一部を露出させるようにリソグラフィ技術を用いて１以上の電気素子形成用孔部を前記フォトレジスト膜に形成する工程と、
前記電気素子形成用孔部に電気素子形成用ペースト材料を充填して電気素子を形成する工程と、
前記電気素子形成用ペースト材料が充填された前記電気素子形成用孔部を塞ぐように合成樹脂材料を用いて保護膜を形成する工程と、
前記フォトレジスト膜の上に合成樹脂材料を用いて１層構造以上の絶縁層を形成する工程と、
前記絶縁層の上に回路パターンを形成する工程と、
トリミングが必要な電気素子に対応する前記絶縁層の部分にトリミング用孔を形成して前記保護膜の少なくとも一部を露出させる工程と、
前記トリミング用孔を通して前記トリミングが必要な電気素子にトリミングを施す工程とからなる電気部品を備えた回路基板の製造方法。
【請求項２】
トリミングが終了した後に、前記トリミング用孔に合成樹脂を充填することを特徴とする請求項１に記載の電気部品を備えた回路基板の製造方法。
【請求項３】
絶縁材料によって形成された基板の表面に１セット以上の一対の接続用電極を含む回路パターンを形成する工程と、
前記基板の前記表面にフォトレジスト膜を形成する工程と、
前記一対の接続用電極の少なくとも一部を露出させるようにリソグラフィ技術を用いて１以上の電気素子形成用孔部を前記フォトレジスト膜に形成する工程と、
前記電気素子形成用孔部に抵抗ペースト材料を充填して抵抗体を形成する工程と、
前記抵抗ペースト材料が充填された前記電気素子形成用孔部を塞ぐように合成樹脂ペースト材料を用いて保護膜を形成する工程と、
前記フォトレジスト膜の上に合成樹脂ペースト材料を用いて１層構造以上の絶縁層を形成する工程と、
前記絶縁層の上に回路パターンを形成する工程と、
トリミングが必要な前記抵抗体に対応する前記絶縁層の部分にトリミング用孔を形成して前記保護膜の少なくとも一部を露出させる工程と、
前記トリミング用孔を通して前記トリミングが必要な抵抗体にレーザートリミングを施す工程とからなる電気部品を備えた回路基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、基板の表面に抵抗体、インダクタ、コンデンサ等の電気部品が形成された電気部品を備えた回路基板及びその製造方法に関するものであり、特に電気部品の高密度実装化を可能にした電気部品を備えた回路基板及びその製造方法に関するものである。
【０００２】
【従来の技術】
基板の上に、印刷技術を用いて抵抗体、インダクタ及びコンデンサ等の電気部品を形成した電気部品を備えた回路基板が広く用いられている。この電気部品は電極と抵抗体や誘電体などの電気素子とから構成されている。また絶縁層と導電層とを交互に重ねて（ビルドアップして）複層化した複層回路基板も知られている。これらの回路基板において、従来は電気部品を印刷により形成する場合に、スクリーン印刷により電気素子を形成している。スクリーン印刷では、所定のメッシュのマスクを用いる。そして、このマスクの上に抵抗体ペーストなどの電気素子形成用ペースト材料を載せ、スキージでペースト材料をマスクの上で広げて電気素子を形成する。ペースト材料はマスクのメッシュの孔を通って基板の表面または基板の表面の回路パターンの電極の上に付着する。メッシュの孔の大きさを小さくすると即ちメッシュを細かくすると、微細な印刷ができるため、電気素子の小形化を図ることができる。
【０００３】
【発明が解決しようとする課題】
しかしながらメッシュの孔の大きさを小さくすることができても、電気素子形成用ペースト材料の中に含まれる各種の粒子の粒径を小さくすることには限界がある。そのため現状では、メッシュの孔の大きさを小さくして、微細印刷をすることにより電気素子を小形化することには限界がある。またスクリーン印刷で形成した電気素子の表面には、マスクのメッシュが原因になって発生する凹凸が形成される。電気素子が小さくなればなるほど、この凹凸のバラツキが各電気素子の電気的な値にバラツキを生じさせる原因となる。
【０００４】
本発明の目的は、従来よりも小形の電気素子を有する電気部品を備えた回路基板及びその製造方法を提供することにある。
【０００５】
本発明の他の目的は、トリミングが可能でしかも従来よりも小形の電気素子を有する電気部品を備えた回路基板及びその製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明の電気部品を備えた回路基板は、絶縁材料によって形成された基板の表面に１以上の接続用電極を含む回路パターンを備えている。また１以上の接続用電極の少なくとも一部を露出させるようにリソグラフィ技術により形成された１以上の電気素子形成用孔部を備えたフォトレジスト膜が基板の表面に形成されている。そして電気素子形成用孔部に電気素子形成用ペースト材料が充填されて電気素子が形成されている。電気素子が抵抗体やインダクタであれば、電気素子形成用孔部内には通常一対の接続用電極の少なくとも一部が位置する。電気部品がコンデンサの場合には、電気素子形成用孔部内には１つの接続用電極（下側電極）が形成される。そしてこの場合、他方の電極（上側電極）は電気素子形成用孔部内に電気素子形成用ペースト材料が充填されて形成された電気素子の露出面上に形成されることになる。
【０００７】
ここでリソグラフィ技術とは、半導体製造プロセス等における微細加工において用いられている技術である。この技術では、フォトレジスト膜に所定のパターンが描かれたマスクを通して露光したり（フォトリソグラフィ）、露光の代わりに電子線をフォトレジストに照射する（電子線リソグラフィ）。そして光または電子線が当たったフォトレジスト膜の部分の現像液に対する溶解性を他の部分の現像液に対する溶解性と異ならせる。露光した部分が現像液に対して溶解しやすくなるものがポジ型と呼ばれ、溶解し難くなるものがネガ型と呼ばれる。そして最後に、エッチング（ウエットエッチングまたはドライエッチング）を行って、溶解しやすい部分を除去することにより、所望のレジスト膜を得る。本発明では、このようなリソグラフィ技術を用いて、フォトレジスト膜に電気素子形成用孔部を形成する。このようにして形成した電気素子形成用孔部の寸法は、非常に小さく、直径０．１ｍｍの孔も正確に形成することができる。そのため例えば０．６ｍｍ×０．３ｍｍの形状寸法の電気素子を形成することも可能である。ちなみにスクリーン印刷では、１．６ｍｍ×０．８ｍｍの形状寸法の電気素子を形成するのが限界である。
【０００８】
よって本発明によれば、基板の上に形成する電気素子を従来よりも大幅に小さくすることができる。そのため回路基板の回路パターンの高密度化に対応できる。また本発明の回路基板を複層回路基板のコア基板等に用いると複層回路基板を従来よりも更に高密度化することができる。
【０００９】
なお電気素子形成用ペースト材料が充填された電気素子形成用孔部を塞ぐ合成樹脂ペースト材料からなる保護膜を更に設けると、電気素子の特性の変化を抑制できる。また複層回路基板を形成する場合においても、保護膜を更に設けると、電気素子の特性の変化を抑制できる。複層回路基板を形成する場合には、フォトレジスト膜の上に合成樹脂材料からなる１層構造以上の絶縁層を更に形成し、この絶縁層の上に回路パターンを更に形成する。電気素子がコンデンサの場合には、この絶縁層の上に形成される回路パターンの形成と同時にコンデンサの上側電極を形成すればよい。
【００１０】
このようにして形成された電気素子の電気的な値の調整即ちトリミングが必要な場合には、レーザートリミング法のような公知のトリミング法を用いればよい。但し複層回路基板を形成する場合、絶縁層には、電気素子に対応した部分に保護膜の少なくとも一部を露出させるトリミング用孔部を形成しておく。トリミング用孔部の形成は、エッチングでもよいし、機械加工でもよい。このようにすれば複層回路基板を形成した後に、最終的に電気素子のトリミングを行うことができる。
【００１１】
本発明の回路基板を製造する方法の一例では、絶縁材料によって形成された基板の表面に１以上の接続用電極を含む回路パターンを形成する工程と、基板の表面にフォトレジスト膜を形成する工程と、１以上の接続用電極の少なくとも一部を露出させるようにリソグラフィ技術を用いて１以上の電気素子形成用孔部をフォトレジスト膜に形成する工程と、電気素子形成用孔部に電気素子形成用ペースト材料を充填して電気素子を形成する工程とを実施する。
【００１２】
また本発明の回路基板を製造する方法の他の例では、絶縁材料によって形成された基板の表面に１セット以上の一対の接続用電極を含む回路パターンを形成する工程と、基板の表面にフォトレジスト膜を形成する工程と、一対の接続用電極の少なくとも一部を露出させるようにリソグラフィ技術を用いて１以上の電気素子形成用孔部をフォトレジスト膜に形成する工程と、電気素子形成用孔部に電気素子形成用ペースト材料を充填して電気素子を形成する工程とを実施する。この方法では、電気素子形成用ペースト材料が充填された電気素子形成用孔部を塞ぐように合成樹脂材料を用いて保護膜を形成する工程を更に実施してもよい。また保護膜を形成した後に、フォトレジスト膜の上に合成樹脂材料を用いて１層構造以上の絶縁層を形成する工程と、絶縁層の上に回路パターンを形成してもよい。本発明で、複層回路基板を製造し、かつ電気素子のトリミングを行う場合には、次のようにする。この方法では、絶縁材料によって形成された基板の表面に１セット以上の一対の接続用電極を含む回路パターンを形成する工程と、記基板の表面にフォトレジスト膜を形成する工程と、一対の接続用電極の少なくとも一部を露出させるようにリソグラフィ技術を用いて１以上の電気素子形成用孔部を前記フォトレジスト膜に形成する工程と、電気素子形成用孔部に電気素子形成用ペースト材料を充填して電気素子（例えば抵抗体）を形成する工程と、電気素子形成用ペースト材料が充填された電気素子形成用孔部を塞ぐように合成樹脂材料を用いて保護膜を形成する工程と、フォトレジスト膜の上に合成樹脂材料を用いて１層構造以上の絶縁層を形成する工程と、絶縁層の上に回路パターンを形成する工程と、トリミングが必要な電気素子に対応する絶縁層の部分にトリミング用孔を形成して保護膜の少なくとも一部を露出させる工程と、トリミング用孔を通してトリミングが必要な電気素子にトリミングを施す工程とを実施する。この方法を実施する場合に、トリミングが終了した後に、トリミング用孔に合成樹脂を充填してもよい。
【００１３】
【発明の実施の形態】
以下図面を参照して、本発明の最良の形態の一例を説明する。図１は、本発明の電気部品を備えた回路基板の一例の要部の断面図である。図２は、図１のII−II線断面図であり、図３ないし図９は、図１の例を製造する過程の状態をそれぞれ示す図である。この回路基板は、いわゆるビルドアップ技術で形成した複層回路基板と呼ばれるものである。図１において、１はガラスエポキシ基板、フェノール樹脂基板等のようにある程度硬質の絶縁性材料からなる基板である。この基板１の表面には、一対の接続用電極３，３を含む回路パターン５が形成されており、またこの基板１の裏面にも別の回路パターン６が形成されている。回路パターン５及び６は、銅箔をエッチングして形成してもよいし、導電性ペーストを用いて形成してもよい。導電性ペーストとしては、例えば銀、銅、銀−パラジューム等の導電性を有する粒子とフェノール系またはエポキシ系の樹脂バインダとを混練してなる導電性ペーストを用いることができる。なお銅箔によって回路パターン５を形成する場合には、接続用電極３，３の表面を前述の導電性ペーストと同様の導電性ペーストにより覆うようにするのが好ましい。図３は基板１の両面に回路パターン５及び６を形成した状態を示している。
【００１４】
基板１の表面にはフェノール樹脂系のノボラック樹脂やエポキシ樹脂系の感光性樹脂からなるフォトレジスト膜７が形成されている。このフォトレジスト膜７には、リソグラフィ技術を用いて一対の接続用電極３，３を露出させる電気素子形成用孔部９及び後にスルーホール導電部を形成するための孔部１１が形成されている。フォトレジスト膜７を形成する場合には、図４に示すように基板１の表面に全体に感光性樹脂を塗布し、これを乾燥させて露光前の未露光フォトレジスト膜７´を形成する。そしてこの未露光フォトレジスト膜７´に電気素子形成用孔部９及びスルーホール導電部を形成するための孔部１１を含む所定のパターンが描かれたマスクを通して露光するか（フォトリソグラフィ）、または露光の代わりに電子線をフォトレジストに照射する（電子線リソグラフィ）。この例では、例えば光または電子線が当たった部分の溶解性が増して現像液に対して溶解しやすくなるポジ型の感光性樹脂が用いられている。そしてこの例では、現像液を用いるウエットエッチングにより、光または電子線が当たった部分を溶解する。図５は、ウエットエッチングが終了した状態を示しており、この状態でフォトレジスト膜７には、電気素子形成用孔部９及びスルーホール導電部を形成するための孔部１１が形成されている。図５に示されるように、電気素子形成用孔部９の内部には、一対の接続用電極３，３が露出している。電気素子形成用孔部９の形状は、この例では図２に示されるように矩形である。なお実際には、基板の上に多数の電気素子形成用孔部９およびスルーホール導電部を形成するための孔部１１が形成されている。また基板１上にインダクタやコンデンサ等の他の電気素子を形成する場合には、これらのための電気素子形成用孔部９が形成される場合もある。
【００１５】
電気素子形成用孔部９の内部には、電気素子形成用ペースト材料が充填されて電気素子１３が形成されている（図１及び図６参照）。この例では、電気素子１３は抵抗体である。したがって電気素子形成用ペースト材料としては、エポキシ系やフェノール系の熱硬化性樹脂にカーボン粉末が混練されてなる抵抗体ペーストが用いられる。なおこの例ではエポキシ系の熱硬化性樹脂を用いた抵抗体ペーストを用いている。抵抗体ペーストを電気素子形成用孔部９に充填する場合には、マスク等により抵抗体ペーストが入ってはならない孔部１１を塞ぎ、抵抗体ペーストを電気素子形成用孔部９に充填する。そしてその後、低温焼成炉で加熱して抵抗体ペーストを焼成して抵抗体としての電気素子１３を形成する。
【００１６】
電気素子１３の上には、保護膜１５が形成されている（図１及び図７）。この保護膜１５は、電気素子形成用ペースト材料が充填されて電気素子１３が形成された電気素子形成用孔部９の開口部を塞ぐように合成樹脂材料によって形成されている。具体的には、エポキシ系の保護コート用塗料を電気素子１３の露出面を覆うように塗布して、その後焼成して保護膜１５を形成する。この保護膜１５の厚みは１０μｍ〜１００μｍ程度である。実用的には２０μｍ〜３０μｍが良い。
【００１７】
フォトレジスト膜７及び保護膜１５の上には、フォトレジスト膜７と同様に感光性樹脂によって形成された絶縁層１７が形成されている（図１及び図８）。この絶縁層１７にもリソグラフィ技術によってスルーホール導電部を形成するための孔部１９が形成されている。孔部１９と孔部１１とは重なって１つのスルーホール２１を形成している。なおこの絶縁層１７は、１層に限定されるものではなく、必要に応じて多層構造にしてもよい。
【００１８】
図１及び図９に示すように、絶縁層１７の上には所定の回路パターン２３が形成され、スルーホール２１の内部には、回路パターン２３と回路パターン５とを電気的に接続するスルーホール導電部２５が形成されている。回路パターン２３及びスルーホール導電部２５は、例えば銀ペースト、銀−パラジウム・ペースト等の導電性ペーストを用いて形成することができる。
【００１９】
電気素子（この例では抵抗体）１３についてトリミングが必要な場合には、図１０に示すように、絶縁層１７を形成するときに、保護膜１５の上に保護膜１５の少なくとも一部を露出させるトリミング用孔部２７を形成しておけばよい。この例のように、絶縁層１７をフォトレジスト膜７と同じ感光性樹脂により形成する場合には、絶縁層１７に必要な孔部（図１の孔部１９）を形成する際に一緒にトリミング用孔部２７をリソグラフィ技術により形成すればよい。もし絶縁層をエポキシ樹脂などにより形成する場合には、スクリーン印刷でトリミング用孔部２７を形成してもよく、また絶縁層１８を形成した後に、ドリル等の加工器具を用いて機械的にトリミング用孔部２７を形成してもよい。
【００２０】
トリミングを行う場合には、トリミング用孔部２７にレーザ光線を照射してレーザトリミングを行えばよい。なおトリミングを実施すると、保護膜１５が部分的に無くなる上、トリミング溝が露出することになる。その場合には、トリミング後にトリミング用孔部２７に合成樹脂を充填してトリミング用孔部２７を封止すればよい。
【００２１】
電気素子としてインダクタを形成する場合には、電気素子形成用孔部の形状を所定のインダクタンスが得られる形状にし、さらに電気素子形成用ペースト材料としてフェライト−レジン系のようなインダクタ形成材料を用いればよい。
【００２２】
電気素子としてコンデンサを形成する場合には、図１１に示すような構造を採用する。すなわち基板１０１の上にコンデンサの下側電極となる接続用電極１０３を備えた回路パターン１０５を形成する。そして基板１０１の上に、この接続用電極１０３を露出させる電気素子形成用孔部１０９を備えたフォトレジスト膜１０７を形成する。そして電気素子形成用孔部１０９の内部に誘電材料ペーストを充填し、これを焼成して誘電体を形成する。その後フォトレジスト膜１０７の上に導電ペーストを用いて上側電極１２２を含む回路パターン１２３を形成する。このようにすれば従来よりも小さい印刷コンデンサを基板１０１の上に簡単に形成することができる。
【００２３】
図１２は、本発明の回路基板を内層回路基板として構成した複層回路基板の一例の断面斜視図である。この例では、図１に示した構造と同様の部分には、図１に示した部材に付した符号に２００の数を付してある。なおこの例では、特に電気素子の上に保護膜は設けていない。
【００２４】
【発明の効果】
本発明によれば、基板の上に形成する電気素子を従来よりも大幅に小さくすることができる。そのため回路基板の回路パターンの高密度化に対応できる上、本発明の回路基板を複層回路基板のコア基板等に用いると複層回路基板を従来よりも更に高密度化することができる。
【図面の簡単な説明】
【図１】  本発明の電気部品を備えた回路基板の一例の要部の断面図である。
【図２】  図１のII−II線断面図である。
【図３】  図１の例を製造する過程の状態をそれぞれ示す図である。
【図４】  図１の例を製造する過程の状態をそれぞれ示す図である。
【図５】  図１の例を製造する過程の状態をそれぞれ示す図である。
【図６】  図１の例を製造する過程の状態をそれぞれ示す図である。
【図７】  図１の例を製造する過程の状態をそれぞれ示す図である。
【図８】  図１の例を製造する過程の状態をそれぞれ示す図である。
【図９】  図１の例を製造する過程の状態をそれぞれ示す図である。
【図１０】  本発明の電気部品を備えた回路基板の他の例の要部の断面図である。
【図１１】  コンデンサを電気部品として備えた回路基板の一例の要部の断面図である。
【図１２】  本発明の回路基板を内層回路基板として構成した複層回路基板の一例の断面斜視図である。
【符号の説明】
１  基板
３  接続用電極
５，６  回路パターン
７  フォロレジスト膜
９  電気素子形成用孔部
１１  孔部
１３  電気素子
１５  保護膜
１７  絶縁層
１９  孔部
２１  スルーホール
２３  回路パターン
２５  スルーホール導電部
２７  トリミング用孔部
【図１】
0003816223.tif 000002
【図２】
0003816223.tif 000003
【図３】
0003816223.tif 000004
【図４】
0003816223.tif 000005
【図５】
0003816223.tif 000006
【図６】
0003816223.tif 000007
【図７】
0003816223.tif 000008
【図８】
0003816223.tif 000009
【図９】
0003816223.tif 000010
【図１０】
0003816223.tif 000011
【図１１】
0003816223.tif 000012
【図１２】
0003816223.tif 000013