(57)【特許請求の範囲】
【請求項１】
アンプ（２０）の出力と負荷（ＲＬ）との間に直列に接続した複数の電流検出抵抗（Ｒ１、Ｒ２、Ｒ３、Ｒ４) を流れる電流により発生する電位差を検出し、前記負荷（ＲＬ）に流れる電流を求める電流検出回路において、
抵抗値がＲ４＜Ｒ３＜Ｒ２＜Ｒ１のとき、高抵抗値の電流検出抵抗（Ｒ１）を負荷（ＲＬ）側にして直列接続した前記複数の電流検出抵抗（Ｒ１、Ｒ2 、Ｒ3 、Ｒ4 ）と、
前記電流検出抵抗（Ｒ１）と並列に該電流検出抵抗（Ｒ１）をショートするスイッチ（１１）と、
前記電流検出抵抗（Ｒ１、Ｒ２）と並列に該電流検出抵抗（Ｒ１、Ｒ２）をショートするスイッチ（１２）と、
前記電流検出抵抗（Ｒ１、Ｒ２、Ｒ３）と並列に該電流検出抵抗（Ｒ１、Ｒ２、Ｒ３）をショートするスイッチ（１３）と、
前記スイッチ（１２、１３）の一端を共通にして、負荷（ＲＬ）との間に該スイッチ（１２、１３）のリーク電流を防止するリレー（Ｋ１１）を設け、
複数のスイッチ（１２、１３）を一つのリレー（Ｋ１１）で開閉することによりリレーの必要数を削減したことを特徴とした電流検出回路。
【請求項２】
電流検出抵抗を５個以上とした請求項１記載の電流検出回路。
【請求項３】
請求項１または２記載の電流検出回路を用いる電圧印加電流測定回路。
【請求項４】
請求項１または２記載の電流検出回路を用いる定電流源回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、負荷に流れる電流を、電流の大きさに応じて直列接続された複数の電流検出抵抗を切り換えて、電位差として検出する電流検出回路に関する。
【０００２】
【従来の技術】
従来技術の例について、図３を参照して説明する。
図３に示すように、従来の構成は、基準電圧源１０と、アンプ２０と、ゲインを決める抵抗Ｒ６、Ｒ７と、バッファアンプ２１と、電流検出抵抗Ｒ１〜Ｒ４と、半導体スイッチＱ２１、Ｑ２２、Ｑ２３と、リレーＫ２１、Ｋ２２と、差動アンプ２２と、電圧測定手段３０とで構成している。
【０００３】
この構成により負荷ＲＬに定電圧を印加して、負荷ＲＬに流れる電流を電流検出抵抗Ｒ１〜Ｒ４で電圧に変換して測定している。
【０００４】
次に、図３の電流検出回路の動作について説明する。
基準電圧源１０の電圧Ｅは、アンプ２０とゲインを決める抵抗Ｒ６、Ｒ７とで所望の電圧Ｖｏに増幅し、高入力インピーダンスのバッファアンプ２１により電圧帰還をかけて負荷ＲＬに印加する電圧Ｖｏを定電圧化する。
【０００５】
また、アンプ２０から出力される電流Ｉｏは、直列に接続された電流検出抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４を介して負荷ＲＬに流れる。
【０００６】
ここで、電流検出抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４は、Ｒ１＞Ｒ２＞Ｒ３＞Ｒ４であり、アンプ２０側が高抵抗で、負荷ＲＬ側が低抵抗となっている。
【０００７】
そして、電流検出抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４は、負荷ＲＬに流れる電流Ｉｏの大きさに応じて、半導体スイッチＱ２１、Ｑ２２、Ｑ２３と、リレーＫ２１、Ｋ２２とで、電流検出抵抗Ｒ４、Ｒ３、Ｒ２、Ｒ１を切り換えている。
【０００８】
また、電流検出抵抗間の電位差を差動アンプ２２により差動増幅し、検出電流を電圧に変換して検出電圧Ｖｍを得ている。
【０００９】
そして、電流検出抵抗値は、半導体スイッチＱ２１がＯＮで、半導体スイッチＱ２２、Ｑ２３とリレーＫ２１、Ｋ２２とがＯＦＦのときの電流検出抵抗値は、Ｒ２＋Ｒ３＋Ｒ４となる。
【００１０】
また、電流検出抵抗値は、半導体スイッチＱ２１、Ｑ２２とリレーＫ２１がＯＮで、半導体スイッチＱ２３とリレーＫ２２とがＯＦＦのときの電流検出抵抗値は、Ｒ３＋Ｒ４となる。
【００１１】
そして、電流検出抵抗値は、半導体スイッチＱ２１、Ｑ２２、Ｑ２３とリレーＫ２１、Ｋ２２がＯＮのときの電流検出抵抗値は、Ｒ４となる。
【００１２】
ところで、半導体スイッチＱ１２、Ｑ１３と直列に挿入したリレーＫ２１とリレーＫ２２は、加算した直列のＲ４＋Ｒ３＋Ｒ２＋Ｒ１が高抵抗となるために、半導体スイッチＱ２２、Ｑ２３にＭＯＳ−ＦＥＴを使用した場合のリーク電流を防止するために挿入している。
【００１３】
次に具体例で説明すると、電流検出抵抗Ｒ４、Ｒ３、Ｒ２、Ｒ１をそれぞれ１Ω、９Ω、９０Ω、０．９ｋΩとし、半導体スイッチＱ２１は切り換える電流が小さいのでリーク電流の小さいＪ−ＦＥＴを、半導体スイッチＱ２２、Ｑ２３は切り換える電流が大きいのでＭＯＳ−ＦＥＴを使用する。
【００１４】
例えば、検出電圧が１Ｖの場合、半導体スイッチＱ２１のＪ−ＦＥＴのリーク電流は約１ｎＡで小さいが、半導体スイッチＱ２２、Ｑ２３のＭＯＳ−ＦＥＴは約１μＡである。
【００１５】
ここで、検出電圧が１Ｖのとき合成した直列抵抗値は１ｋΩとなり、電流は１ｍＡ流れるので、半導体スイッチＱ２１のＪ−ＦＥＴによる影響は無視でき、リレーＫ２１とリレーＫ２２が無い場合、半導体スイッチＱ２２、Ｑ２３のＭＯＳ−ＦＥＴに流れる電流が合計で２μＡあるので、約２ｍＶの電圧誤差となる。従って、測定電圧を４デジットの１０００ｍＶで測定すれば２デジットの誤差となる。
【００１６】
一方、リレーＫ２１とリレーＫ２２を挿入することによるリーク電流はそれぞれ１００ｎＡ程度であるので、この２つのリレーを挿入することによる誤差電圧は約０．２ｍＶになるので、測定電圧を４デジットの１０００ｍＶで測定すれば０．２デジットの誤差となりリーク電流による誤差は無視できる。
【００１７】
【発明が解決しようとする課題】
上記説明のように、電流検出抵抗が高抵抗になったときは、半導体スイッチのリーク防止用のリレーを直列に挿入する必要があるが、そのため電流検出抵抗が多くなるとリレーも増加することになりコストが上昇し実用上の問題があった。
そこで、本発明は、こうした問題に鑑みなされたもので、その目的は、電流検出抵抗によるレンジ切り換えをするリーク防止用のリレーを少なくした電流検出回路を提供することを目的としている。
【００１８】
【課題を解決する為の手段】
即ち、上記目的を達成するためになされた請求項１に記載の発明は、アンプ２０の出力と負荷ＲＬとの間に直列に接続した複数の電流検出抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４) を流れる電流により発生する電位差を検出し、前記負荷ＲＬに流れる電流を求める電流検出回路において、
電流検出抵抗値がＲ４＜Ｒ３＜Ｒ２＜Ｒ１のとき、高抵抗値の電流検出抵抗Ｒ１を負荷ＲＬ側にして直列接続した前記複数の電流検出抵抗Ｒ１、Ｒ2 、Ｒ3 、Ｒ4 と、
前記電流検出抵抗Ｒ１と並列に該電流検出抵抗Ｒ１をショートするスイッチ１１と、
前記電流検出抵抗Ｒ１、Ｒ２と並列に該電流検出抵抗Ｒ１、Ｒ２をショートするスイッチ１２と、
前記電流検出抵抗Ｒ１、Ｒ２、Ｒ３と並列に該電流検出抵抗Ｒ１、Ｒ２、Ｒ３をショートするスイッチ１３と、
前記スイッチ１２、１３の一端を共通にして、負荷ＲＬとの間に該スイッチ１２、１３のリーク電流を防止するリレーＫ１１を設け、
複数のスイッチ１２、１３を一つのリレーＫ１１で開閉することによりリレーの必要数を削減したことを特徴とした電流検出回路を要旨としている。
【００１９】
そして、上記目的を達成するためになされた請求項２に記載の発明は、
電流検出抵抗を５個以上とした請求項１記載の電流検出回路を要旨としている。
また、上記目的を達成するためになされた請求項３に記載の発明は、
請求項１記載の電流検出回路を用いる電圧印加電流測定回路を要旨としている。
【００２０】
さらに、上記目的を達成するためになされた請求項４に記載の発明は、
請求項１記載の電流検出回路を用いる定電流源回路を要旨としている。
【００２１】
【発明の実施の形態】
本発明の実施の形態は、下記の実施例において説明する。
【００２２】
【実施例】
（実施例１）
本発明の実施例１について、図１を参照して説明する。
構成は、図１に示すように、基準電圧源１０と、アンプ２０と、ゲインを決める抵抗Ｒ６、Ｒ７と、バッファアンプ２１と、電流検出抵抗Ｒ１〜Ｒ４と、半導体スイッチＱ１１，Ｑ１２，Ｑ１３と、リレーＫ１１、差動アンプ２２と、電圧測定手段３０とで構成している。
この構成により負荷ＲＬに定電圧を印加して、負荷ＲＬに流れる電流を検出している。
【００２３】
次に、電流検出回路の動作について説明する。
基準電圧源１０の電圧Ｅは、アンプ２０と抵抗Ｒ６、Ｒ７と、高入力インピーダンスのバッファアンプ２１とで所望の定電圧Ｖｏに増幅して、負荷ＲＬに電圧を印加される。アンプ２０から出力される電流Ｉｏは直列に接続された電流検出抵抗Ｒ４、Ｒ３、Ｒ２、Ｒ１を介して負荷ＲＬに流れる。
【００２４】
そして、負荷ＲＬに流れる電流Ｉｏは、その電流の大きさに応じて半導体スイッチＱ１１，Ｑ１２，Ｑ１３により電流検出抵抗Ｒ３、Ｒ２、Ｒ１をショートして、各電流検出抵抗間の電位差を差動アンプ２２により差動増幅し、検出電流を電圧に変換して検出電圧Ｖｍが得られる。
【００２５】
また、電流検出抵抗Ｒ４、Ｒ３、Ｒ２、Ｒ１は、Ｒ４＜Ｒ３＜Ｒ２＜Ｒ１であり負荷側が、高抵抗となっている。また、電流検出抵抗をショートする半導体スイッチＱ１１，Ｑ１２，Ｑ１３との共通接続点も負荷側とする。
【００２６】
次に、リレーＫ１１をＯＮとして、半導体スイッチＱ２１、Ｑ２２、Ｑ２３がＯＦＦのとき、電流検出抵抗値は加算した直列のＲ４＋Ｒ３＋Ｒ２＋Ｒ１の加算した抵抗値となり高抵抗値となる。
【００２７】
この場合、半導体スイッチＱ２２、Ｑ２３のリーク電流により検出電圧に誤差を生じる。これを防止するために、リレーＫ１１をＯＦＦとする。
【００２８】
具体的には、電流検出抵抗Ｒ４、Ｒ３、Ｒ２、Ｒ１をそれぞれ１Ω、９Ω、９０Ω、０．９ｋΩとし、半導体スイッチＱ２１をＪ−ＦＥＴ、半導体スイッチＱ２２、Ｑ２３をＭＯＳ−ＦＥＴとする。
【００２９】
ところで、この実施例１の構成では、電流検出用の抵抗が４つの場合で説明したが、測定レンジを拡大して電流検出抵抗の数が増加した場合でも、追加するスイッチの一端を共通にすることでリレーは一つのＫ1 のみで、リーク電流による誤差の防止ができる。
【００３０】
（実施例２）
本発明の実施例２について、図２を参照して説明する。
構成は、図２に示すように、基準電圧源１０と、アンプ２０と、ゲインを決める抵抗Ｒ８、Ｒ９と、電流検出抵抗Ｒ１〜Ｒ４と、半導体スイッチＱ１１，Ｑ１２，Ｑ１３と、リレーＫ１１、帰還アンプ２３とで構成している。
【００３１】
この構成により、アンプ２０で出力される電流Ｉｏは、直列に接続された電流検出抵抗Ｒ４、Ｒ３、Ｒ２、Ｒ１を介して負荷ＲＬに流れ、電流検出抵抗に流れる電流による電位差を帰還アンプ２３と抵抗Ｒ９でアンプ２０の入力に帰還して、基準電圧源１０の電圧Ｅを電流源に変換するアンプ２０の電流出力Ｉｏの定電流化をはかっている。
【００３２】
また、負荷ＲＬに印加する定電流Ｉｏは電流検出抵抗Ｒ１〜Ｒ４の合成抵抗を切り換えることにより変更できる。電流検出抵抗Ｒ１〜Ｒ４の合成抵抗を切り換える電流検出回路の動作については実施例１と同じであるので説明を省略する。
【００３３】
【発明の効果】
本発明は、以上説明したような形態で実施され、以下に記載されるような効果を奏する。
即ち、レンジ切り換えのリレーが削減できるので検出回路の信頼性の向上と低価格な電流検出回路を得ることができ、また実装スペースも小さくてすむ効果がある。
【図面の簡単な説明】
【図１】本発明の電流検出回路と該電流検出回路を用いた電圧印加電流測定回路である。
【図２】本発明の電流検出回路を用いた定電流源回路である。
【図３】従来の電流検出回路と該電流検出回路を用いた電圧印加電流測定回路である。
【符号の説明】
１０  基準電圧源
２０  アンプ
２１  バッファアンプ
２２  差動アンプ
２３  帰還アンプ
３０  電圧測定手段
Ｒ１、Ｒ２、Ｒ３、Ｒ４  電流検出抵抗
Ｒ６、Ｒ７  抵抗
ＲＬ  負荷
Ｑ１１、Ｑ１２、Ｑ１３、Ｑ２１、Ｑ２２、Ｑ２３  半導体スイッチ
Ｋ１１、Ｋ２１、Ｋ２２  リレー
【図１】
0003730323.tif 000002
【図２】
0003730323.tif 000003
【図３】
0003730323.tif 000004