(57)【特許請求の範囲】
【請求項１】
半導体基板表面に複数の半導体チップ領域と該複数の半導体チップ領域間に位置するダイシングラインとを有する半導体シリコンウエハであって、
前記半導体チップ領域には、前記半導体基板上に層間絶縁膜、タングステンプラグ、配線、パッシベーション膜が形成されており、
前記ダイシングラインは、前記半導体基板上に形成された層間絶縁膜で覆われており、
前記半導体チップ領域と前記ダイシングラインとの境界領域において、前記層間絶縁膜上にはクラック防止膜が形成され、更に前記クラック防止膜上には前記パッシベーション膜が形成されており、
前記ダイシングラインには前記クラック防止膜及びパッシベーション膜は形成されずに前記層間絶縁膜が露出しており、
前記境界領域における前記クラック防止膜の前記ダイシングライン側の端部は、前記パッシベーション膜の前記ダイシングライン側の端部よりも前記ダイシングライン側に位置すること、
を特徴とする半導体シリコンウエハ。
【請求項２】
前記クラック防止膜は、ＣｕやＳｉを含有するアルミニウムからなることを特徴とする請求項１記載の半導体シリコンウエハ。
【請求項３】
前記クラック防止膜は、前記ダイシングラインに沿って延在することを特徴とする請求項２記載の半導体シリコンウエハ。
【請求項４】
前記クラック防止膜は、前記半導体チップ領域の周囲に形成されていることを特徴とする請求項３記載の半導体シリコンウエハ。
【請求項５】
半導体基板表面に複数の半導体チップ領域と該複数の半導体チップ領域間に位置するダイシングラインとを有する半導体シリコンウエハであって、
前記半導体チップ領域には、前記半導体基板上に層間絶縁膜、タングステンプラグ、配線、パッシベーション膜が形成されており、
前記層間絶縁膜は、隣接する二つの前記半導体チップ領域から前記ダイシングラインに連続的に延在して前記ダイシングラインを覆っており、
前記半導体チップ領域と前記ダイシングラインとの境界領域において、
前記層間絶縁膜上には前記ダイシングライン側に端部を有するクラック防止膜が形成され、更に前記クラック防止膜上には前記パッシベーション膜が前記半導体チップ領域から延在し、前記ダイシングライン側に端部を有し、
前記ダイシングラインには前記クラック防止膜及びパッシベーション膜は形成されずに前記層間絶縁膜が露出しており、
前記ダイシングラインの両側に位置する二つのクラック防止膜の端部の間隔は、前記ダイシングラインの両側に位置する二つのパッシベーション膜の端部の間隔よりも小であること、
を特徴とする半導体シリコンウエハ。
【請求項６】
前記クラック防止膜は、ＣｕやＳｉを含有するアルミニウムからなることを特徴とする請求項５記載の半導体シリコンウエハ。
【請求項７】
前記クラック防止膜は、前記ダイシングラインに沿って延在することを特徴とする請求項６記載の半導体シリコンウエハ。
【請求項８】
前記クラック防止膜は、前記半導体チップ領域の周囲に形成されていることを特徴とする請求項７記載の半導体シリコンウエハ。
【請求項９】
半導体基板表面に形成され、半導体チップ領域とその周囲にダイシングラインを有する半導体装置であって、
前記半導体チップ領域には、前記半導体基板上に層間絶縁膜、タングステンプラグ、配線、パッシベーション膜が形成されており、
前記ダイシングラインは、前記半導体基板上に形成された層間絶縁膜で覆われており、
前記半導体チップ領域と前記ダイシングラインとの境界領域において、前記層間絶縁膜上にはクラック防止膜が形成され、更に前記クラック防止膜上には前記パッシベーション膜が形成されており、
前記ダイシングラインには前記クラック防止膜及びパッシベーション膜は形成されずに前記層間絶縁膜が露出しており、
前記境界領域における前記クラック防止膜の前記ダイシングライン側の端部は、前記パッシベーション膜の前記ダイシングライン側の端部よりも前記ダイシングライン側に位置すること、
を特徴とする半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は半導体装置のダイシングライン部の構造に関するものである。
【０００２】
【従来の技術】
一般に、ウエハプロセスを完了し、テストを終了した半導体ウエハは半導体チップに分割される。この作業をダイシングと呼ぶ。ダイシングの方法はいくつかあるが、現在ではダイシングソーによる切断法が主流となっている。このダイシングソーによる切断法はダイヤモンドの粉を埋め込んだ薄い円板を高速回転させる事によりシリコンを切る方法であるが、ダイシングすることによりクラックが入り半導体装置の信頼性を低下させるという問題点があった。
【０００３】
しかし、単結晶であるシリコンについては、種々の研究開発により、クラックの発生を抑える技術はほぼ完成されたものとなっている。このことから、ダイシングされる部分であるダイシングライン部においては、シリコンの上に形成された他の膜をすべて除去し、シリコンのみで構成することによって、ダイシングを行っていた。
【０００４】
ところが、近年、ロジックデバイスのように、電流を多く流す半導体装置では配線のためのコンタクトホール形成の際にコンタクトホール内にタングステン（以下、Ｗと称す）を埋め込むことによりＷプラグを形成する技術が使われている。このＷプラグの形成プロセスは、まずＷＦ6ガスを使用してＷ膜を堆積した後全面をエッチバックすることによりコンタクトホール内にＷを埋め込むものである。
【０００５】
図３はＷプラグを形成した従来の半導体チップが複数形成された半導体ウエハを示す平面図である。図において、１は半導体ウエハを形成しているシリコン基板、２はシリコン基板１上に複数形成された半導体チップ、３は半導体チップ２間に形成されたダイシングラインである。このとき、半導体チップ２に形成された半導体装置にＷプラグを形成する場合、ダイシングライン３部においてシリコン基板１が露出した状態であると、Ｗ膜堆積の際ＷＦ6ガスとシリコン基板１が反応してダイシングライン３にＷとＳｉの合金が形成されてしまう。その後、Ｗ膜をエッチバックするとダイシングライン３の形状は著しく劣化してしまう。従って、Ｗプラグを有する半導体チップ２間のダイシングライン３はシリコンのみの構造とできず、シリコン上に酸化膜を残した構造としなければならない。
【０００６】
図４は図３のＡ−Ａ´部における断面図である。図において、４はシリコン基板１上に形成された層間酸化膜、５はパッシベーション膜、６はダイシング時のチッピング、７はダイシング幅、８はクラック、９はクラック伝播量である。図４に示すように、ダイシングライン３部にはシリコン基板１の上に層間酸化膜４が存在している。
【０００７】
【発明が解決しようとする課題】
従来のダイシングライン部の構造は以上のようであり、図４に示すように、ダイシングライン３はシリコン基板１上に層間酸化膜４を有する構造となっている。酸化膜はガラス質であり、非常に脆い性質であることから、従来のようなシリコンへのクラック防止技術では層間酸化膜４にクラック８が発生することを防止することは困難であった。このため、ダイシング時に層間酸化膜４にクラック８が発生し、パッシベーション膜５にまで伝播して、クラック８より半導体装置内へ水分が侵入し、半導体装置の耐湿性を著しく低下させるという問題点があった。
【０００８】
これを解決するものとして、パッシベーション膜５のパターン間隔であるダイシングライン３幅を十分開ける方法が考えられる。例えば、図４においては、ダイシング幅７は８０μｍ程度であり、層間酸化膜４へのクラック伝播量９が２０μｍ程度であることから、パッシベーション膜５のパターン間隔を１２０μｍ以上開ければ、層間酸化膜４に発生したクラック８がパッシベーション膜５にまで伝播してパッシベーション膜５にクラック８が発生することを防止する事ができる。しかしこのためには、ダイシングライン３の幅を１２０μｍ以上確保しなければならず、半導体ウエハ上に作成できる半導体チップ数が減少してしまうという問題点があった。
【０００９】
また、特開平２−１８８９４２号公報にはダイシングラインに層間絶縁膜を有し、層間絶縁膜に耐湿リングを形成したものが開示されているが、パッシベーション膜は耐湿リングを覆って形成されているので、層間絶縁膜を伝播したクラックがパッシベーション膜に到達することは防止できない。従って、ダイシングライン幅を決定するパッシベーション膜パターン間隔はクラック伝播量分広げて形成しなければならず、この場合もやはり、半導体ウエハ上に作成できる半導体チップ数は減少してしまうという問題点があった。
【００１０】
この発明は上記のような問題点を解消するためになされたもので、ダイシングライン部に酸化膜を有する場合において、半導体ウエハ上に形成されるチップ数を減らすことなく、ダイシング時における酸化膜からのクラック伝播を未然に防止することができるダイシングライン構造を備え、量産性に優れた高品質な半導体シリコンウエハおよび半導体装置を提供することを目的としている。
【００１１】
【課題を解決するための手段】
この発明の請求項１に係る半導体シリコンウエハは、半導体基板表面に複数の半導体チップ領域と該複数の半導体チップ領域間に位置するダイシングラインとを有する半導体シリコンウエハであって、半導体チップ領域には、半導体基板上に層間絶縁膜、タングステンプラグ、配線、パッシベーション膜が形成されており、ダイシングラインは、半導体基板上に形成された層間絶縁膜で覆われており、半導体チップ領域とダイシングラインとの境界領域において、層間絶縁膜上にはクラック防止膜が形成され、更にクラック防止膜上にはパッシベーション膜が形成されており、ダイシングラインにはクラック防止膜及びパッシベーション膜は形成されずに層間絶縁膜が露出しており、境界領域におけるクラック防止膜のダイシングライン側の端部は、パッシベーション膜のダイシングライン側の端部よりもダイシングライン側に位置すること、を特徴とする。
【００１２】
この発明の請求項２に係る半導体シリコンウエハは、請求項１に係る半導体シリコンウエハにおいて、クラック防止膜は、ＣｕやＳｉを含有するアルミニウムからなることを特徴とする。
【００１３】
この発明の請求項３に係る半導体シリコンウエハは、請求項２に係る半導体シリコンウエハにおいて、クラック防止膜は、ダイシングラインに沿って延在することを特徴とする。
【００１４】
この発明の請求項４に係る半導体シリコンウエハは、請求項３に係る半導体シリコンウエハにおいて、クラック防止膜は、半導体チップ領域の周囲に形成されていることを特徴とする。
【００１５】
この発明の請求項５に係る半導体シリコンウエハは、半導体基板表面に複数の半導体チップ領域と該複数の半導体チップ領域間に位置するダイシングラインとを有する半導体シリコンウエハであって、半導体チップ領域には、半導体基板上に層間絶縁膜、タングステンプラグ、配線、パッシベーション膜が形成されており、層間絶縁膜は、隣接する二つの半導体チップ領域からダイシングラインに連続的に延在してダイシングラインを覆っており、半導体チップ領域とダイシングラインとの境界領域において、層間絶縁膜上にはダイシングライン側に端部を有するクラック防止膜が形成され、更にクラック防止膜上にはパッシベーション膜が半導体チップ領域から延在し、ダイシングライン側に端部を有し、ダイシングラインにはクラック防止膜及びパッシベーション膜は形成されずに層間絶縁膜が露出しており、ダイシングラインの両側に位置する二つのクラック防止膜の端部の間隔は、ダイシングラインの両側に位置する二つのパッシベーション膜の端部の間隔よりも小であること、を特徴とする。
【００１６】
この発明の請求項６に係る半導体シリコンウエハは、請求項５に係る半導体シリコンウエハにおいて、クラック防止膜は、ＣｕやＳｉを含有するアルミニウムからなることを特徴とする。
【００１７】
この発明の請求項７に係る半導体シリコンウエハは、請求項６に係る半導体シリコンウエハにおいて、クラック防止膜は、ダイシングラインに沿って延在することを特徴とする。
【００１８】
この発明の請求項８に係る半導体シリコンウエハは、請求項７に係る半導体シリコンウエハにおいて、クラック防止膜は、半導体チップ領域の周囲に形成されていることを特徴とする。
【００１９】
この発明の請求項９に係る半導体装置は、半導体基板表面に形成され、半導体チップ領域とその周囲にダイシングラインを有する半導体装置であって、半導体チップ領域には、半導体基板上に層間絶縁膜、タングステンプラグ、配線、パッシベーション膜が形成されており、ダイシングラインは、半導体基板上に形成された層間絶縁膜で覆われており、半導体チップ領域とダイシングラインとの境界領域において、層間絶縁膜上にはクラック防止膜が形成され、更にクラック防止膜上にはパッシベーション膜が形成されており、ダイシングラインにはクラック防止膜及びパッシベーション膜は形成されずに層間絶縁膜が露出しており、境界領域におけるクラック防止膜のダイシングライン側の端部は、パッシベーション膜のダイシングライン側の端部よりもダイシングライン側に位置すること、を特徴とする。
【００２０】
【発明の実施の形態】
実施の形態１．
図１（ａ）はこの発明の半導体チップが複数形成された半導体ウエハを示す平面図であり、図１（ｂ）は図１（ａ）の部分拡大図である。図において、１は半導体ウエハを形成しているシリコン基板、２はシリコン基板１上に複数形成された半導体チップであり、表面は保護膜としてのパッシベーション膜５である。３は半導体チップ２間に形成されたダイシングライン、１０は半導体チップ２の周辺に形成されたクラック防止膜としてのメタル環状パターンであり、図１（ｂ）においてはハッチングを施して図示している。
【００２１】
図２は図１（ｂ）のＢ−Ｂ´部における断面図である。図において、４はシリコン基板１上に形成された層間酸化膜、５はパッシベーション膜、６はダイシング時のチッピング、７はダイシング幅、８はクラック、９はクラック伝播量である。図１（ｂ）および図２に示すように、メタル環状パターン１０はＳｉやＣｕを含有するアルミニウムを使用し、ダイシング時のクラックが伝播する領域を被うことのできる幅（５〜２０μｍ程度）で、半導体チップ２を囲むように各半導体チップ２の周辺に形成されている。このとき、パッシベーション膜５のパターンエッジはメタル環状パターン１０上に位置している。アルミニウムは素子の形成と同時にメタル環状パターン１０を容易に形成できるばかりでなく、アルミニウムの展性により、クラック８を吸収するような形でクラック８の伝播を防止することができる。
【００２２】
この様なダイシングライン３構造をとれば、ダイシングを行ったとき、チッピング６部からクラック８が発生し層間酸化膜４を伝播したとしても、クラック８はメタル環状パターン１０で止まりパッシベーション膜５にまで伝播することはない。従って、半導体装置内への水分の侵入を防止でき、半導体装置の耐湿性を向上させることができる。
【００２３】
また、ダイシングライン３幅はメタル環状パターン１０の間隔で決まり、パッシベーション膜５のパターン間隔を広げて形成する必要がないので、半導体チップ２間隔を大きく広げなくとも良い。つまり、ダイシング幅７はダイシングずれ幅も含んで８０μｍ程度であることからメタル環状パターン１０の間隔は最小８０μｍに形成することができる。さらに、パッシベーション膜５のパターンエッジが確実にメタル環状パターン１０上に形成できるように５μｍ程度の余裕をもって形成したとしても、パッシベーション膜５のパターン間隔は９０μｍ程度に形成することができる。従って、半導体ウエハ上に作成できる半導体チップ２数は減少することがなく、量産性が向上する。
【００２４】
【発明の効果】
以上のようにこの発明によれば、半導体チップ領域には、半導体基板上に層間絶縁膜、タングステンプラグ、配線、パッシベーション膜が形成されており、ダイシングラインは、半導体基板上に形成された層間絶縁膜で覆われており、半導体チップ領域とダイシングラインとの境界領域において、層間絶縁膜上にはクラック防止膜が形成され、更にクラック防止膜上にはパッシベーション膜が形成されており、ダイシングラインにはクラック防止膜及びパッシベーション膜は形成されずに層間絶縁膜が露出しており、境界領域におけるクラック防止膜のダイシングライン側の端部は、パッシベーション膜のダイシングライン側の端部よりもダイシングライン側に位置するようにしたので、ダイシング時においてクラックが発生したとしても、ダイシングラインの幅を広げることなく保護膜へのクラックの伝播を防止することができ、半導体チップ数を減らすことなく半導体装置の耐湿性を向上でき、量産性に優れた高品質な半導体シリコンウエハを得ることのできる効果がある。
【００２５】
また、つぎの発明によれば、前記クラック防止膜は、ＣｕやＳｉを含有するアルミニウムからなるようにしたので、クラック防止膜を素子形成と同時に、容易に製造することができ、アルミニウムの展性により確実にクラックの伝播を防止することのできる効果がある。
【００２６】
また、つぎの発明によれば、クラック防止膜は、ダイシングラインに沿って延在するようにしたので、ダイシング時においてクラックが発生したとしても、ダイシングラインの幅を広げることなく保護膜へのクラックの伝播を防止することができ、半導体チップ数を減らすことなく半導体装置の耐湿性を向上でき、量産性に優れた高品質な半導体シリコンウエハを得ることのできる効果がある。
【００２７】
また、つぎの発明によれば、クラック防止膜は、半導体チップ領域の周囲に形成されているようにしたので、ダイシング時においてクラックが発生したとしても、ダイシングラインの幅を広げることなく保護膜へのクラックの伝播を防止することができ、半導体チップ数を減らすことなく半導体装置の耐湿性を向上でき、量産性に優れた高品質な半導体シリコンウエハを得ることのできる効果がある。
【００２８】
また、つぎの発明によれば、半導体基板表面に複数の半導体チップ領域と該複数の半導体チップ領域間に位置するダイシングラインとを有する半導体シリコンウエハであって、前記半導体チップ領域には、前記半導体基板上に層間絶縁膜、タングステンプラグ、配線、パッシベーション膜が形成されており、前記層間絶縁膜は、隣接する二つの前記半導体チップ領域から前記ダイシングラインに連続的に延在して前記ダイシングラインを覆っており、前記半導体チップ領域と前記ダイシングラインとの境界領域において、前記層間絶縁膜上には前記ダイシングライン側に端部を有するクラック防止膜が形成され、更に前記クラック防止膜上には前記パッシベーション膜が前記半導体チップ領域から延在し、前記ダイシングライン側に端部を有し、前記ダイシングラインには前記クラック防止膜及びパッシベーション膜は形成されずに前記層間絶縁膜が露出しており、前記ダイシングラインの両側に位置する二つのクラック防止膜の端部の間隔は、前記ダイシングラインの両側に位置する二つのパッシベーション膜の端部の間隔よりも小であるようにしたので、ダイシング時においてクラックが発生したとしても、ダイシングラインの幅を広げることなく保護膜へのクラックの伝播を防止することができ、半導体チップ数を減らすことなく半導体装置の耐湿性を向上でき、量産性に優れた高品質な半導体シリコンウエハを得ることのできる効果がある。
【００２９】
また、つぎの発明によれば、前記クラック防止膜は、ＣｕやＳｉを含有するアルミニウムからなるようにしたので、クラック防止膜を素子形成と同時に、容易に製造することができ、アルミニウムの展性により確実にクラックの伝播を防止することのできる効果がある。
【００３０】
また、つぎの発明によれば、クラック防止膜は、ダイシングラインに沿って延在するようにしたので、ダイシング時においてクラックが発生したとしても、ダイシングラインの幅を広げることなく保護膜へのクラックの伝播を防止することができ、半導体チップ数を減らすことなく半導体装置の耐湿性を向上でき、量産性に優れた高品質な半導体シリコンウエハを得ることのできる効果がある。
【００３１】
また、つぎの発明によれば、クラック防止膜は、半導体チップ領域の周囲に形成されているようにしたので、ダイシング時においてクラックが発生したとしても、ダイシングラインの幅を広げることなく保護膜へのクラックの伝播を防止することができ、半導体チップ数を減らすことなく半導体装置の耐湿性を向上でき、量産性に優れた高品質な半導体シリコンウエハを得ることのできる効果がある。
【００３２】
また、つぎの発明によれば、半導体基板表面に形成され、半導体チップ領域とその周囲にダイシングラインを有する半導体装置であって、前記半導体チップ領域には、前記半導体基板上に層間絶縁膜、タングステンプラグ、配線、パッシベーション膜が形成されており、前記ダイシングラインは、前記半導体基板上に形成された層間絶縁膜で覆われており、前記半導体チップ領域と前記ダイシングラインとの境界領域において、前記層間絶縁膜上にはクラック防止膜が形成され、更に前記クラック防止膜上には前記パッシベーション膜が形成されており、前記ダイシングラインには前記クラック防止膜及びパッシベーション膜は形成されずに前記層間絶縁膜が露出しており、前記境界領域における前記クラック防止膜の前記ダイシングライン側の端部は、前記パッシベーション膜の前記ダイシングライン側の端部よりも前記ダイシングライン側に位置するようにしたので、ダイシング時においてクラックが発生したとしても、ダイシングラインの幅を広げることなく保護膜へのクラックの伝播を防止することができ、半導体チップ数を減らすことなく半導体装置の耐湿性を向上でき、量産性に優れた高品質な半導体装置を得ることのできる効果がある。
【図面の簡単な説明】
【図１】  この発明の半導体チップが複数形成された半導体ウエハを示す平面図である。
【図２】  図１の断面図である。
【図３】  従来の半導体チップが複数形成された半導体ウエハを示す平面図である。
【図４】  図３の断面図である。
【符号の説明】
１  シリコン基板、２  半導体チップ、３  ダイシングライン、４  層間酸化膜、５  パッシベーション膜、８  クラック、１０  メタル環状パターン。
【図１】
0003863211.tif 000002
【図２】
0003863211.tif 000003
【図３】
0003863211.tif 000004
【図４】
0003863211.tif 000005