(57)【特許請求の範囲】
【請求項１】
光信号のビットレートの１／ｎもしくはｎ倍（ただしｎ＝１，２，３，・・・）の近傍の周波数で発振し、前記光信号を入力することにより当該光信号に同期したクロック信号を出力する光注入同期発振器と、該光注入同期発振器の出力側に備えられるハイパス型のフィルタとを具備し、該フィルタは前記クロック信号を通過させるとともに低域の遮断周波数を前記クロック信号の周波数の１／３以上に設定したクロック抽出回路であって、
前記フィルタがスパイラルインダクタ、ＭＩＭキャパシタ、マイクロストリップ線路、コプレーナ線路のいずれかで構成され、前記光注入同期発振器とともに半導体基板上にモノリシック集積化されていることを特徴とするクロック抽出回路。
【請求項２】
光信号を電気信号に変換する光電変換手段と、前記光信号のビットレートの１／ｎもしくはｎ倍（ただしｎ＝１，２，３，・・・）の近傍の周波数で発振し、前記光電変換器で生じた電気信号を入力して該電気信号に同期したクロック信号を出力する発振器と、該発振器の入力側又は出力側の少なくとも一方に備えられるハイパス型のフィルタとを具備し、該フィルタは前記クロック信号を通過させるとともに低域の遮断周波数を前記クロック信号の周波数の１／３以上に設定したクロック抽出回路であって、
前記フィルタがスパイラルインダクタ、ＭＩＭキャパシタ、マイクロストリップ線路、コプレーナ線路のいずれかで構成され、前記光電変換手段および前記発振器とともに半導体基板上にモノリシック集積化されていることを特徴とするクロック抽出回路。
【請求項３】
請求項１又は２において、
入力する光信号を第１および第２の光信号に分配する第１の光分配手段と、
前記第２の光信号を前記第１の光信号に対して光キャリアが逆相となりかつ前記光信号の０ビットを超え２ビット未満の時間だけ遅延させる光遅延手段と、
前記第１の光信号と前記光遅延手段により遅延された第２の光信号とを合成する光合成手段を有する光干渉器を備えたことを特徴とするクロック抽出回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光伝送システムにおける光信号から電気クロック信号を抽出するクロック抽出回路に関するものである。
【０００２】
【従来の技術】
近年、インターネット等の大幅な普及に伴い基幹回線の伝送容量に益々の大容量化が求められている。これらの要求に答えるため波長多重技術を用いたテラビット級の光伝送システムの検討が盛んに行われており、光送受信装置においても超高速化に向けた研究開発が進められている。この中で光受信装置には中継装置や端局において光ファイバ伝送時の分散による波形歪みや光増幅器の雑音による伝送特性の劣化を電気信号で補償するため、光電変換、増幅、識別再生およびリタイミング機能が必要とされる。
【０００３】
このうち、リタイミング機能に必要なクロック信号の抽出は、通常ＰＬＬ構成等の比較的大規模な回路を用いて電気段で行われている。しかしながら、これらの電気回路の動作はトランジスタの性能に大きく依存し、動作速度を上げようとすればするほど消費電力が大きくなるとともに１００Ｇｂｉｔ／ｓ程度以上の超高速動作の実現は困難であることが予想されている。さらに、時定数が大きくかつ精密な調整が必要な外付けのループフィルタが必要とされ、完全な集積化は困難であるという問題点もある。
【０００４】
この電気回路の限界を打破するため、受光素子と電気発振器を組み合せた光注入同期発振器を用いた光電気クロック抽出回路が考案されている。光ファイバ１からの光信号を受光する個別の受光素子５と電気注入同期発振器６で構成された従来例（Electron Lett.,vol.34,No.14,pp.1424-1425,July 1998)を図１３に、光注入同期発振器２中の図示しない能動素子（フォトトランジスタ）に光ファイバ１からの光信号を直接入力する従来例（IEEE Trans.Microwave Theory Tech.,vol.49,pp.1921-1925,Oct.2001)を図１４に示す。
【０００５】
これらの従来例は、電気と比較して高速広帯域な光インターフェースを備えているため、全電気回路と比較して高速動作が可能であり、時定数が大きくかつ繊細な調整が必要な外付けのループフィルタが不要なため、構成も簡易で低消費電力化も図りやすいという特長がある。
【０００６】
【発明が解決しようとする課題】
しかしながら、さまざまな周波数成分からなる光データ信号を入力した場合、図１３中の受光素子５や図１４の光注入同期発振器２中のフォトトランジスタ（図示せず）で光電変換された電気信号には、クロック信号周波数成分の他に直流からビットレート周波数に至るまでの非常に広い周波数成分の信号が含まれることになる。これに伴い、発振器の出力にもこれらの周波数成分が少なからず存在し、抽出クロック信号のジッタが増大してしまうという問題点があった。
【０００７】
本発明の目的は上記従来の問題点を解決し、電気または光注入同期発振器を用いたクロック抽出回路において、ジッタを大幅に低減可能な回路構成を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１に係わる発明は、光信号のビットレートの１／ｎもしくはｎ倍（ただしｎ＝１，２，３，・・・）の近傍の周波数で発振し、前記光信号を入力することにより当該光信号に同期したクロック信号を出力する光注入同期発振器と、該光注入同期発振器の出力側に備えられるハイパス型のフィルタとを具備し、該フィルタは前記クロック信号を通過させるとともに低域の遮断周波数を前記クロック信号の周波数の１／３以上に設定したクロック抽出回路であって、前記フィルタがスパイラルインダクタ、ＭＩＭキャパシタ、マイクロストリップ線路、コプレーナ線路のいずれかで構成され、前記光注入同期発振器とともに半導体基板上にモノリシック集積化されていることを特徴とするクロック抽出回路とした。
【０００９】
請求項２に係わる発明は、光信号を電気信号に変換する光電変換手段と、前記光信号のビットレートの１／ｎもしくはｎ倍（ただしｎ＝１，２，３，・・・）の近傍の周波数で発振し、前記光電変換器で生じた電気信号を入力して該電気信号に同期したクロック信号を出力する発振器と、該発振器の入力側又は出力側の少なくとも一方に備えられるハイパス型のフィルタとを具備し、該フィルタは前記クロック信号を通過させるとともに低域の遮断周波数を前記クロック信号の周波数の１／３以上に設定したクロック抽出回路であって、前記フィルタがスパイラルインダクタ、ＭＩＭキャパシタ、マイクロストリップ線路、コプレーナ線路のいずれかで構成され、前記光電変換手段および前記発振器とともに半導体基板上にモノリシック集積化されていることを特徴とするクロック抽出回路とした。
【００１０】
請求項３に係わる発明は、請求項１又は２に係わる発明において、入力する光信号を第１および第２の光信号に分配する第１の光分配手段と、前記第２の光信号を前記第１の光信号に対して光キャリアが逆相となりかつ前記光信号の０ビットを超え２ビット未満の時間だけ遅延させる光遅延手段と、前記第１の光信号と前記光遅延手段により遅延された第２の光信号とを合成する光合成手段を有する光干渉器を備えたことを特徴とするクロック抽出回路とした。
【００１１】
【発明の実施の形態】
［第１の実施の形態］
図１は、本発明の第１の実施の形態に係わるクロック抽出回路を示す図である。本実施の形態は請求項１に係わる。本クロック抽出回路は、光伝送システムの光信号のビットレートの１／ｎもしくはｎ倍（ただし、ｎ＝１、２、３、・・・）の近傍の周波数で自励発振する光注入同期発振器２と、クロック信号周波数を通過させるハイパスフィルタ３で構成される。１は光ファイバである。
【００１２】
ここで、光注入同期発振器２は例えば、”IEEE Trans.Microwave Theory Tech.,vol.49,pp.1921-1925,Oct.2001”に記されたように、マイクロ波発振器の負性抵抗素子としてフォトトランジスタ２１を用いた構成（図３）とし、伝送ビットレート周波数が光注入同期発振器２のロックレンジ内であった場合、光信号に同期した電気クロック信号を抽出できるようになっている。
【００１３】
しかしながら、前記光信号には、ＲＺ，ＮＲＺ等の符号を問わず直流からビットレート周波数に至るまでの非常に広い周波数成分の信号が含まれている。特に周波数が低い程そのレベルは大きく、その漏洩成分によりジッタが増大してしまうという懸念がある。
【００１４】
ここで、ハイパスフィルタ３はクロック信号周波数帯を通過させる特性であるため、クロック信号に不要な低周波成分を濾波することが可能となり、その結果ジッタを低減することが可能となる。また、本装置に要求されるハイパスフィルタは急峻な遮断特性（＝高いＱ値）を持たなくてもよいため、スパイラルインダクタやＭＩＭキャパシタ等の集中定数素子や伝送線路による分布定数素子を用いて半導体基板上に容易に実現でき、光注入同期発振器２と合わせてモノリシック集積化することも可能であり、装置の小型化・無調整化にも寄与することができる。
【００１５】
図２は、第１の実施の形態の変形例であり、図１におけるハイパスフィルタ３に代わりクロック信号周波数を通過させるバンドパスフィルタ４を適用した点が異なっている。このようにバンドパスフィルタ４を適用することにより、クロック周波数未満の信号成分に加えて、ディジタル信号中に存在するクロック周波数よりも高い周波数成分をも抑圧できることになり、より一層のジッタ低減が可能となる。
【００１６】
［第２の実施の形態］
図４は、本発明の第２の実施の形態に係わるクロック抽出回路を示す図である。本実施の形態は請求項２に係わる。本クロック抽出回路は、光ファイバ１により伝送された光信号を電気信号に変換する受光素子５と、光伝送システムのビットレート近傍の周波数で自励発振する電気注入同期発振器６と、クロック信号周波数を通過させるハイパスフィルタ３とで構成される。
【００１７】
ここで、電気注入同期発振器６は光信号のビットレートの１／ｎもしくはｎ倍（ただし、ｎ＝１、２、３、・・・）の近傍の周波数で自励発振し、伝送ビットレート周波数が電気注入同期発振器６のロックレンジ内であった場合、光信号に同期した電気クロック信号を抽出できる特性を有している。
【００１８】
しかしながら、受光素子５から出力される電気信号には、ＲＺ，ＮＲＺ等の符号を問わず直流からビットレート周波数に至るまでの非常に広い周波数成分の信号が含まれている。特に周波数が低い程そのレベルは大きく、その漏洩成分によりジッタが増大してしまうという懸念がある。
【００１９】
ここで、ハイパスフィルタ３はクロック信号周波数帯を通過させる特性であるため、クロック信号に不要な低周波成分を濾波することが可能となり、その結果電気注入同期発振器６から出力されるクロック信号のジッタを低減することが可能となる。また、本装置に要求されるハイパスフィルタ３は急峻な遮断特性（＝高いＱ値）を持たなくてもよいため、スパイラルインダクタやＭＩＭキャパシタ等の集中定数素子や伝送線路による分布定数素子を用いて半導体基板上に容易に実現でき、電気注入同期発振器６や受光素子５と合わせてモノリシック集積化することも可能であり、装置の小型化・無調整化にも寄与することができる。
【００２０】
図５は、第２の実施の第１の変形例であり、図４におけるハイパスフィルタ３に代わりクロック信号周波数を通過させるバンドパスフィルタ４を適用した点が異なっている。このようにバンドパスフィルタ４を適用することにより、クロック周波数未満の信号成分に加えて、ディジタル信号中に存在するクロック周波数よりも高い周波数成分も抑圧できることになり、より一層のジッタ低減が可能となる。
【００２１】
図６、図７は第２の実施の形態の第２、第３の変形例であり、図６が図４に、図７が図５にそれぞれ対応する。本変形例はフィルタ３又は４を受光素子５と電気注入同期発振器６の間に配置した点が異なっており、電気注入同期発振器６への入力信号からクロック信号成分以外の不要な周波数成分を除去することにより、結果として電気注入同期発振器６から出力されるクロック信号のジッタを低減できる構成となっている。
【００２２】
図８、図９は第２の実施の形態の第４、第５の変形例であり、フィルタ３又は４を電気注入同期発振器６の入出力の両方に配した点が異なる。ここで図８は入出力の両方にハイパスフィルタ３を配した構成であり、図９は入力側にハイパスフィルタ３、出力側にバンドパスフィルタ４を配した構成となっている。このようにフィルタを２つ適用することにより、より一層のジッタ低減効果が得られる。また、受光素子５と電気注入同期発振器６間のフィルタにハイパスフィルタ３を適用していることにより、受光素子５から電気注入同期発振器６までのコンポーネントを容易にモノリシック集積化することができる構成となっている。
【００２３】
［第３の実施の形態］
図１０は、本発明の第３の実施の形態に係わるクロック抽出回路を示す図である。本実施の形態は請求項３に係わる。本クロック抽出回路は、光伝送システムのビットレートの１／ｎもしくはｎ倍（ただし、ｎ＝１、２、３、・・・）近傍の周波数で自励発振する光注入同期発振器２とクロック信号周波数を通過させるハイパスフィルタ３に加えて、マッハツェンダ干渉計７を具備するよう構成されている。
【００２４】
ここで、光注入同期発振器２は例えばフォトトランジスタを用いた図３の構成とし、伝送ビットレート周波数が光注入同期発振器２のロックレンジ内であった場合、光信号に同期した電気クロック信号を抽出できるようになっている。また、マッハツェンダ干渉計７は、光分配部７１、光遅延部７２、光合成部７３を具備し、ディレイパスにある光遅延部７２はスルーパスに対してτ時間（遅延時間τは０ビットを超え２ビット未満、好ましくは１／２ビット）だけ光信号を遅延させ、光合成部７３はディレイパスとスルーパスの２つの光信号を光キャリアが逆相となるように合成する。
【００２５】
このような構成とすることにより、クロック信号周波数成分（＝伝送ビットレート周波数成分）のほとんどないＮＲＺ符号から光領域でクロック信号成分を生成することができ、光注入同期発振器２のクロック抽出特性を大幅に改善できることになる。したがって、ＮＲＺ符号により伝送された光信号からもジッタの少ないクロック信号を抽出可能になる。なお、本実施の形態では、図１に示した第１の実施の形態の構成にマッハツェンダ干渉計７を具備するようにしたが、図２に示す構成にも適用でき、さらに図４〜図９に示す構成にマッハツェンダ干渉計７を具備するようにすることもできる。このような特性を有するマッハツェンダ干渉計はプレーナ光波回路（ＰＬＣ）技術により容易に実現することができる。
【００２６】
［その他の実施の形態］
上記すべての実施の形態においては、好ましくはＩｎＰ等の半導体基板上にモノリシック集積され、またはＰＬＣプラットフォームにハイブリッド集積化される。これにより装置のより一層の小型化が達成される。
【００２７】
［実験例］
ＮＲＺ符号で伝送された信号電力の大半はビットレート周波数の１／２以下の周波数領域に分布している。このため、クロック抽出回路に使用するハイパスフィルタ３またはバンドパスフィルタ４の低域側の遮断周波数ｆｃは、クロック周波数の１／３程度あるいはそれ以上であれば十分なジッタ抑圧効果が期待できる。
【００２８】
図１１は、バターワース型ハイパスフィルタの挿入損失の計算結果を示したものである。クロック周波数は１０ＧＨｚを想定し、２．５ＧＨｚ（クロック周波数の１／４）、５ＧＨｚ（クロック周波数の１／２）ならびに１０ＧＨｚ（クロック周波数）における挿入損失の計算結果を示している。低域側の３ｄＢ遮断周波数ｆｃは３．３３ＧＨｚ（クロック周波数の１／３）、５ＧＨｚ（クロック周波数の１／２）、７．５ＧＨｚ（クロック周波数の３／４）の３種類のパラメータで計算を行った。なお、図１１(a)には２．５ＧＨｚと５ＧＨｚの挿入損失を、図１１(b)には１０ＧＨｚの挿入損失を示した。
【００２９】
フィルタの段数が２のとき、２．５ＧＨｚにおける挿入損失は、図１１(a)の▲５▼、▲３▼、▲１▼の特性に示すように、それぞれ６．２ｄＢ（３ｄＢ遮断周波数ｆｃ＝３．３３ＧＨｚ）、１２．３ｄＢ（３ｄＢ遮断周波数ｆｃ＝５ＧＨｚ）、１９．１ｄＢ（３ｄＢ遮断周波数ｆｃ＝５ＧＨｚ）である。また、５ＧＨｚにおける挿入損失は、図１１(a)の▲６▼、▲４▼、▲２▼の特性に示すように、それぞれ０．８ｄＢ（３ｄＢ遮断周波数ｆｃ＝３．３３ＧＨｚ）、３．０ｄＢ（３ｄＢ遮断周波数ｆｃ＝５ＧＨｚ）、７．８ｄＢ（３ｄＢ遮断周波数ｆｃ＝５ＧＨｚ）である。さらに、クロック周波数（１０ＧＨｚ）における挿入損失は、図１１(b)に示すように、それぞれ０．０５ｄＢ（３ｄＢ遮断周波数ｆｃ＝３．３３ＧＨｚ）、０．２６ｄＢ（３ｄＢ遮断周波数ｆｃ＝５ＧＨｚ）、１．１９ｄＢ（３ｄＢ遮断周波数ｆｃ＝７．５ＧＨｚ）と小さい。このように、上記した遮断周波数の設定により、クロック信号成分がほとんど減衰することなく漏洩データ信号を抑圧可能なことがわかる。
【００３０】
なお、フィルタの段数が３程度までに相当する遮断特性のフィルタは、半導体基板上に形成されるスパイラルインダクタやＭＩＭキャパシタ、あるいはマイクロストリップ線路やコプレーナ線路により容易に実現できるので、発振器や受光素子とモノリシック集積化することが可能である。
【００３１】
図１２は図１０で示した実施の形態の装置を実際に試作し、１０．６６Ｇｂｉｔ／ｓのＮＲＺ擬似ランダム光変調信号からクロック抽出を行った測定結果（フィルタ有り）を示している。ハイパスフィルタの低域の３ｄＢ遮断周波数ｆｃはクロック周波数の２／５程度に相当する４．３ＧＨｚである。比較のためにフィルタを適用しない構成の測定結果（フィルタ無し）も合わせて示す。周波数軸で観測した測定結果を図１２(a)で見ると、フィルタを適用することによりフィルタ無しの場合と比較して、光注入同期発振器２からの出力信号に対して５ＧＨｚ程度以下の周波数成分が抑圧されていることが分かる（薄い色の特性がフィルタ無しの場合である。）。両者を時間軸で観測した結果を図１２(b)で見ると、フィルタを適用することにより大幅にジッタが低減されていることが確認でき、本発明の効果が実証された。
【００３２】
【発明の効果】
以上詳述したように本発明に係わるクロック抽出回路は、光注入同期発振器または受光素子と電気注入同期発振器との組合せと、低域の遮断周波数がクロック信号周波数の１／３以上で且つクロック信号を通過させるハイパス型またはバンドパス型のフィルタにより構成される。このため、伝送された信号に含まれる特にクロック周波数未満の高レベルの周波数成分を抑圧することができ、抽出クロック信号のジッタを低減することが可能となる。さらに、Ｑ値の低いフィルタでも充分な効果が得られるため、発振器を含めてモノリシック集積化することが極めて容易であり、装置の小型化・経済化・低消費電力化・無調整化に寄与することができる。
【図面の簡単な説明】
【図１】  本発明の第１の実施の形態のクロック抽出回路の構成図である。
【図２】  第１の実施の形態の変形例のクロック抽出回路の構成図である。
【図３】  光注入同期発振器の構成図である。
【図４】  本発明の第２の実施の形態のクロック抽出回路の構成図である。
【図５】  第２の実施の形態の第１の変形例のクロック抽出回路の構成図である。
【図６】  第２の実施の形態の第２の変形例のクロック抽出回路の構成図である。
【図７】  第２の実施の形態の第３の変形例のクロック抽出回路の構成図である。
【図８】  第２の実施の形態の第４の変形例のクロック抽出回路の構成図である。
【図９】  第２の実施の形態の第５の変形例のクロック抽出回路の構成図である。
【図１０】  本発明の第３の実施の形態のクロック抽出回路の構成図である。
【図１１】  (a)は入力信号周波数が２．５ＧＨｚと５ＧＨｚのときの遮断周波数が３．３３ＧＨｚ、５ＧＨｚ、７．５ＧＨｚのハイパスフィルタの挿入損失の特性図、(b)は入力信号周波数が１０ＧＨｚのときの遮断周波数が３．３３ＧＨｚ、５ＧＨｚ、７．５ＧＨｚのハイパスフィルタの挿入損失の特性図である。
【図１２】  １０．６６Ｇｂｉｔ／ｓのＮＲＺ疑似ランダム光変調信号入力時の特性図で、(a)は周波数軸でみた特性図、(b)は時間軸でみた特性図である。
【図１３】  従来のクロック抽出回路の構成図である。
【図１４】  従来の別の例のクロック抽出回路の構成図である。
【符号の説明】
１：光ファイバ、２：光注入同期発振器、２１：フォトトランジスタ、３：ハイパスフィルタ、４：バンドパスフィルタ、５：受光素子、６：電気注入同期発振器、７：マッハツェンダ干渉計。
【図１】
0003769700.tif 000002
【図２】
0003769700.tif 000003
【図３】
0003769700.tif 000004
【図４】
0003769700.tif 000005
【図５】
0003769700.tif 000006
【図６】
0003769700.tif 000007
【図７】
0003769700.tif 000008
【図８】
0003769700.tif 000009
【図９】
0003769700.tif 000010
【図１０】
0003769700.tif 000011
【図１１】
0003769700.tif 000012
【図１２】
0003769700.tif 000013
【図１３】
0003769700.tif 000014
【図１４】
0003769700.tif 000015