(57)【特許請求の範囲】
【請求項１】
映像信号生成回路後に分配回路を有する画像表示装置において、
前記映像信号生成回路からの第１の出力（Ｄ１）と第２の出力（Ｄ２）を有し、該第１の出力（Ｄ１）と第２の出力（Ｄ２）は極性が反転したものであり、
順に並設される複数の映像信号線Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２を有し、
前記分配回路により前記第１の出力（Ｄ１）が前記映像信号線Ｒ１、Ｂ１、Ｇ２に接続し、前記第２の出力（Ｄ２）が前記映像信号線Ｇ１、Ｒ２、Ｂ２に接続し、
順に併設する第１の配線と第２の配線と第３の配線を有し、前記選択回路は前記第１の配線にＯＮかＯＦＦの信号を供給する第１のＳＷ回路（ＳＬ１）と、前記第２の配線にＯＮかＯＦＦの信号を供給する第２のＳＷ回路（ＳＬ２）と、前記第３の配線にＯＮかＯＦＦの信号を供給する第３のＳＷ回路（ＳＬ３）とを有し、
前記映像信号線Ｒ１は前記第１の配線により制御されるスイッチを介して前記第１の出力（Ｄ１）と接続し、
前記映像信号線Ｇ１は前記第２の配線により制御されるスイッチを介して前記第２の出力（Ｄ２）と接続し、
前記映像信号線Ｂ１は前記第３の配線により制御されるスイッチを介して前記第１の出力（Ｄ１）と接続し、
前記映像信号線Ｒ２は前記第１の配線により制御されるスイッチを介して前記第２の出力（Ｄ２）と接続し、
前記映像信号線Ｇ２は前記第２の配線により制御されるスイッチを介して前記第１の出力（Ｄ１）と接続し、
前記映像信号線Ｂ２は前記第３の配線により制御されるスイッチを介して前記第２の出力（Ｄ２）と接続することを特徴とする画像表示装置。
【請求項２】
前記第１の出力（Ｄ１）へは、前記映像信号線Ｒ１に対応するデータ、前記映像信号線Ｇ２に対応するデータ、前記映像信号線Ｂ１に対応するデータの順に送られ、前記第２の出力（Ｄ２）には、前記映像信号線Ｒ２に対応するデータ、前記映像信号線Ｇ１に対応するデータ、前記映像信号線Ｂ２に対応するデータの順に送られることを特徴とする請求項１記載の画像表示装置。
【請求項３】
映像信号生成回路後に分配回路を有する画像表示装置において、
前記映像信号生成回路からの第１の出力（Ｄ１）と第２の出力（Ｄ２）を有し、該第１の出力（Ｄ１）と第２の出力（Ｄ２）は極性が反転したものであり、
順に並設される複数の映像信号線Ｒ１、Ｇ１、Ｂ１、Ｒ２、Ｇ２、Ｂ２を有し、
前記分配回路により前記第１の出力（Ｄ１）が前記映像信号線Ｒ１、Ｂ１、Ｒ２に接続し、前記第２の出力（Ｄ２）が前記映像信号線Ｇ１、Ｇ２、Ｂ２に接続し、
順に併設する第１の配線と第２の配線と第３の配線を有し、前記選択回路は前記第１の配線にＯＮかＯＦＦの信号を供給する第１のＳＷ回路（ＳＬ１）と、前記第２の配線にＯＮかＯＦＦの信号を供給する第２のＳＷ回路（ＳＬ２）と、前記第３の配線にＯＮかＯＦＦの信号を供給する第３のＳＷ回路（ＳＬ３）とを有し、
前記映像信号線Ｒ１は前記第１の配線により制御されるスイッチを介して前記第１の出力（Ｄ１）と接続し、
前記映像信号線Ｇ１は前記第２の配線により制御されるスイッチを介して前記第２の出力（Ｄ２）と接続し、
前記映像信号線Ｂ１は前記第３の配線により制御されるスイッチを介して前記第１の出力（Ｄ１）と接続し、
前記映像信号線Ｒ２は前記第２の配線により制御されるスイッチを介して前記第１の出力（Ｄ１）と接続し、
前記映像信号線Ｇ２は前記第３の配線により制御されるスイッチを介して前記第２の出力（Ｄ２）と接続し、
前記映像信号線Ｂ２は前記第１の配線により制御されるスイッチを介して前記第２の出力（Ｄ２）と接続することを特徴とする画像表示装置。
【請求項４】
前記第１の出力（Ｄ１）へは、前記映像信号線Ｒ１に対応するデータ、前記映像信号線Ｒ２に対応するデータ、前記映像信号線Ｂ１に対応するデータの順に送られ、前記第２の出力（Ｄ２）には、前記映像信号線Ｂ２に対応するデータ、前記映像信号線Ｇ１に対応するデータ、前記映像信号線Ｇ２に対応するデータの順に送られることを特徴とする請求項３記載の画像表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に係り、特に薄膜トランジスタ（ＴＦＴ）方式等のアクティブマトリクス型画像表示装置に関するものである。
【０００２】
【従来の技術】
液晶表示装置の低価格化、高精細化に対応するため、従来のアモルファスシリコンより移動度の高いポリシリコン等の高性能半導体により、周辺回路の一分もしくは全部を液晶表示装置のＴＦＴ基板上に構成する方式が知られている。大別して2方式が知られ、１つは映像信号生成回路自体を前記高性能半導体を用いてＴＦＴ基板上に形成した方式、そして他方は映像信号生成回路は半導体チップにより構成し、その後に分配回路を前記高性能半導体によりＴＦＴ基板上に設け、該分配回路により前記映像信号生成回路からの出力を分岐することにより、半導体チップの使用個数の低減を実現する方式である。
【０００３】
【発明が解決しようとする課題】
前者の方式で、分配回路を設けない場合は、分岐に伴う問題点は原理的に生じない。しかし、前者もしくは後者の方式で、映像信号生成回路からの信号を分岐すると、新たな問題が生じる。すなわち、分岐により画面の各画素に印加される表示信号の極性をどのようにして制御するかという課題である。
【０００４】
表示画像のスメアの低減、及びフリッカの低減の観点から、画素に印加される信号は隣接画素間で極性の異なる、いわゆるドット反転が望ましいことが広く知られ、また広く用いられている。分配回路付きの液晶表示装置においても、むろん分配回路の動作に合わせ高速で映像信号生成回路からの出力信号の極性を変化させれば、前記ドット反転が実現できる。しかし、一例として映像信号生成回路からの出力を分配回路で3分岐する場合を考えると、分解回路なしの場合に比べ3倍の速度で映像信号生成回路からの出力信号の極性を変える必要があり、映像信号生成回路として高性能のものが必要となり高コスト化になる。さらに、映像信号生成回路が3倍の周波数で極性反転するため、消費電力の増大となる。さらに、映像信号生成回路からの出力が分配回路を経て各信号線に供給される電位が安定するには、一定の時間がかかる。この電位安定に要する時間は映像信号生成回路の、前の状態での出力電圧に依存する。同一の電圧を連続して出力するなら極く短時間で安定化する。一方、電圧差の大きい場合は時間が掛かり、特に極性が反転する場合には非常に長い時間を要する。したがって、少なくとも選択回路による分岐が一巡するまでは、例えば３分岐されるなら該３つの出力電圧は、同一の極性であることが望ましい。
【０００５】
上記課題を解決する方式の１つとして、特開平１１−２４９６２７号が公知である。これは、分配回路付き液晶表示装置でソースドライバを表示領域の両側に設けて相互に逆極性とすることでドット反転を実現する構成が開示されている。
【０００６】
しかし該構成には、両側にソースドライバ実装領域を設ける必要があり、有効表示領域外スペースの削減が困難であるという課題がある。また、ソースドライバ内の回路が全て同極性で駆動されるため、フレーム毎にドライバの消費電力の極性が切り替わり、切り替わり時に相対的に大電流が必要となり、電源回路の規模が増大しコストアップになるという課題がある。さらに、隣接ＤＬ間の信号供給方向が逆となるため、ＤＬの波形遅延が異なり、縦方向の１ライン毎に輝度差が生じる場合があるという課題があることが判明した。
【０００７】
さらに、スメアパターン（中間調背景画面に黒もしくは白の箱状パターンを表示）時にスメアが悪化する場合があることが判明した。
【０００８】
そこで本願は、上記課題を解決しドット反転駆動を実現できる分配回路付き画像表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明による課題を解決するための手段の主な例を挙げると、以下のようになる。
【００１０】
（手段１）
映像信号生成回路後に分配回路を有する画像表示装置において、隣接する映像信号生成回路からの出力を互いに逆極性とし、かつＲＧＢを１単位画素として隣接する単位画素で少なくとも１つの色を他の色と異なった映像信号生成回路出力に接続することを特徴とする画像表示装置。
【００１１】
（手段２）
映像信号生成回路後に分配回路を有する画像表示装置において、ＲＧＢを１単位画素として隣接する単位画素で少なくとも１つの色を他の色と異なった映像信号生成回路出力に接続されていることを特徴とする画像表示装置。
【００１２】
（手段３）
前記分配回路は前記映像信号生成回路からの出力を各色毎に選択することを特徴とする、手段１あるいは２に記載の画像表示装置。
【００１３】
（手段４）
前記映像信号生成回路からの出力は隣接する映像信号生成回路出力で異なった色に対応した信号を出力することを特徴とする、手段１あるいは２に記載の画像表示装置。
【００１４】
（手段５）
前記分配回路から各色に対応する画素に信号が供給される順序がライン間で異なっている状態を有することを特徴とする、手段１ないし４のいずれかに記載の画像表示装置。
【００１５】
（手段６）
前記分配回路から各色に対応する画素に信号が供給される順序がフレーム間で異なっている状態を有することを特徴とする、手段１ないし４のいずれかに記載の画像表示装置。
【００１６】
（手段７）
前記分配回路の選択期間中に走査信号がＯＮ状態を有することを特徴とする、手段１ないし６のいずれかに記載の画像表示装置。
【００１７】
（手段８）
前記画像表示装置の有効表示領域が液晶表示素子により構成されることを特徴とする手段１ないし７のいずれかに記載の画像表示装置。
【００１８】
（手段９）
前記画像表示装置の有効表示領域が有機ＥＬ素子により構成されることを特徴とする手段１ないし７のいずれかに記載の画像表示装置。
【００１９】
本発明の更なる手段は、以下の発明の実施の形態の中で明らかとなるであろう。
【００２０】
【発明の実施の形態】
本発明の特徴を示す代表的な構造を、以下実施例により説明する。
【００２１】
（実施例１）
図１に分配回路を含む模式回路図を示す。映像信号生成回路からの出力が分配回路で複数系統に分岐する点は特開平１１−２４９６２７号と同じであるが、本実施例では映像信号生成回路は表示装置の片側にのみ配置されている。そして分配回路で分岐後の各出力はＤＬの対応する１本に接続され、さらに映像信号生成回路からの出力は隣接出力間で極性が反転するように配置されている。
【００２２】
この場合、３分岐として隣接する３分岐をそのまま接続すると、例えばＤ１→（Ｒ１、Ｇ１，Ｂ１）、Ｄ２→（Ｒ２，Ｇ２，Ｂ２）となるが、この場合には（Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２）で（＋＋＋−−−）となり極性変転できないことになる。そこで、隣接信号間のデータをＴＣＯＮにメモリを持たせて順序を変換することにより、（Ｒ１，Ｇ１，Ｂ１，Ｒ２，Ｇ２，Ｂ２）で（＋−＋−＋−）と逆極性化を実現した。メモリは映像信号生成回路内に設けても良い。
【００２３】
図１では、映像信号生成回路からの隣接する出力（Ｄ１，Ｄ２で代表して示す）が分配回路によりそれぞれ３分岐するが、分岐後の映像信号線の接続に特徴があり、Ｄ１が映像信号線Ｒ１，Ｂ１，Ｇ２に接続し、Ｄ２が映像信号線Ｇ１，Ｒ２，Ｂ２に接続している。そしてＤ１，Ｄ２の出力が分岐後のいずれの映像信号線に供給されるかがＴＣＯＮの指示によりＳＷ回路がＳＬ１，ＳＬ２，ＳＬ３のいずれかにＯＮ電位、他をＯＦＦ電位とすることでＤ１，Ｄ２と映像信号線がそれぞれ１：１対応となり、映像信号が供給される。
【００２４】
一例として、Ｄ１に送るデータをＲ１，Ｇ２，Ｂ１の順、Ｄ２に送るデータをＲ２，Ｇ１，Ｂ２の順とする、すなわちＧのデータの出力先を分けることで、上記極性反転が実現できる。その際には、
ＳＬ１：ＯＮ，ＳＬ２：ＯＦＦ，ＳＬ３：ＯＦＦとしてＤ１→Ｒ１，Ｄ２→Ｒ２，
ＳＬ１：ＯＦＦ，ＳＬ２：ＯＮ，ＳＬ３：ＯＦＦとしてＤ１→Ｇ２，Ｄ２→Ｇ１，
ＳＬ１：ＯＦＦ，ＳＬ２：ＯＦＦ，ＳＬ３：ＯＮとしてＤ１→Ｂ１，Ｄ２→Ｂ２，
として信号を出力すればよい。
【００２５】
図1の回路で用いられる信号極性の、要部例を図２に示す。図中の各記号は図１の各記号に対応する。図２では、図１にＲ１１〜Ｂ２２として示した１２画素にＧＬ１、ＧＬ２の２ラインにより信号が書き込まれる様子を示している。これにより、隣接する各画素に逆極性の電位が書き込まれることが理解出来るからである。
【００２６】
ＸＧＡを例に説明すると、映像信号生成回路からの出力Ｄは、３分岐の場合最低Ｄ１〜Ｄ１０２４を備える。それらにより1フレーム期間中に、
１）Ｒ１〜Ｒ１０２４までのdataを、ＳＬ１によりＲ１〜Ｒ１０２４ラインに書き込む、２）Ｇ１〜Ｇ１０２４までのdataを、ＳＬ２によりＧ１〜Ｇ１０２４ラインに書き込む、３）Ｂ１〜Ｂ１０２４までのdataを、ＳＬ３によりＢ１〜Ｂ１０２４ラインに書き込む、４）ＧＬ１をＯＮにすることで、1行目の画素行に画像を書き込む、
ことで１ライン目に信号が書き込まれる。
【００２７】
同様のことをＧＬ２〜ＧＬ７６８まで繰り返し、全画素に隣接画素に逆極性の信号を書き込むことが出来る。なお、本明細書における極性とは、それぞれの取り得る最大−最小電圧の中点に対する極性である。また図は、極性関係を示すための物であり、電圧の絶対値及び時間軸は正確な尺度とはしていない、説明用の図である。
【００２８】
また有効表示領域の外側にダミー画素、あるいはダミー信号線の一方若しくは双方を設けても良い。それらダミーに本発明開示の概念を適用し、ダミー画素、あるいはダミー信号線も隣接する有効画素あるいは信号線に対し極性反転するよう駆動しても良い。その際は、周辺部での容量結合、あるいは電界回り込みによる周辺部の輝度変動を効率的に抑制できる。
【００２９】
図２では１フレーム中にＤｕｍｍｙ期間を設け、該Ｄｕｍｍｙ期間でＧＬによる信号を書き込んだ。これにより、ＲＧＢ各色にとっての駆動条件を均一化し、各色間のむらの発生を回避した。
【００３０】
以上のように、図２ではＤ１，Ｄ２にて代表させた隣接する映像信号生成回路からの出力信号が、データが並べ替えられていることにより隣接画素間での極性反転が実現することが示されている。これにより上下左右方向の各隣接画素の極性が反転するように、映像信号を各画素に書き込むことが実現する。
【００３１】
図１の映像信号生成回路はＴＣＰによりＴＦＴ基板外に形成し、端子からＤ１、Ｄ２等の配線に信号を導入しても良い。ＣＯＧチップを基板上に実装してもよい。またＴＦＴ基板上に形成しても良い。走査信号生成回路は基板上に形成することが望ましい。有効表示領域外寸法が削減できるためである。また外部に設ける場合より走査信号生成回路と走査線との間に端子領域が不要となり、波形遅延が低減するからである。
【００３２】
本実施例では、映像信号生成回路を基板の片側に設ければ良く、実装スペースの削減が実現し、製品外形に対する有効表示領域の大きい液晶表示装置が実現する。
また映像信号生成回路内では、隣接ＡＭＰ間で極性が反転しているため、ＥＭＩの相互キャンセルが実現する。
【００３３】
また映像信号生成回路全体として、正極、負極の出力がほぼ同数出力されるため、出力極性の偏りや急激な極性の反転による電源の不安定化も防止でき、さらに高画質化に寄与する。
【００３４】
また各ＤＬの信号の書込み方向が同じとなり、ライン間の輝度むらの発生も防止できる。
【００３５】
また本実施例の構成では、分配回路部の選択用ＴＦＴ素子の配列が、ＲＧＢ単位の規則配列が実現する。この選択用ＴＦＴ素子の不良は線欠陥となり、完全不良となるため、高歩留まりを実現するには断線、短絡時の修正が容易なレイアウトパターンが望ましい。本実施例では規則配列化により、該ＴＦＴ素子の欠陥修正が容易となり、歩留りの向上も実現する。
【００３６】
（実施例２）
実施例１の図２に相当する図を図３に示す。
【００３７】
本実施例と実施例１の違いはＧＬのＯＮとなるタイミングにある。すなわち、Ｄｕｍｍｙ前の、信号のＤへの送り出し時間中に、ＧＬをＯＮにする。
【００３８】
これによりＤｕｍｍｙ時間のみＧＬをＯＮとする場合に比べ、書込み時間を増大でき、大画面、高精細対応が容易になる。
【００３９】
Ｄｕｍｍｙ前の、信号のＤへの送り出し時間中に、ＧＬをＯＮにする概念の適用は図1のレイアウトや図２，３の信号に限らず、映像信号生成回路の後に分岐回路を有し、分岐回路により各ＤＬに映像信号を供給した後にＧＬをＯＮとして画素に映像信号を書き込む構成であれば、適用可能であり、書込み時間を増大でき、大画面、高精細対応が容易になる効果を奏することが出来る。
【００４０】
（実施例３）
実施例１の図２に相当する図を図４に示す。
【００４１】
本実施例と実施例１の違いはＧＬのＯＮとなるタイミングにある。すなわち、Ｄｕｍｍｙ前の、信号書込み時間中に、ＧＬをＯＮとしてしまうことにある。
【００４２】
Ｄｕｍｍｙ時間のみＯＮとする場合に比べ、書込み時間を増大でき、大画面、高精細対応が容易になる。実際の画素に書き込まれる電圧を決めるのは、ＧＬがＯＦＦとなる時点であり、それまでの時間が長いほど安定して書き込みが実現する。
【００４３】
そこで、本実施例ではさらに大画面に適応するため、書込みを最大化することを目的に、複数色のデータの送り時間に渡って、ＧＬをＯＮとした。
【００４４】
複数色のデータの送り時間に渡って、ＧＬをＯＮとする概念の適用は図1のレイアウトや図４の信号に限らず、映像信号生成回路の後に分岐回路を有し、分岐回路により各ＤＬに映像信号を供給した後にＧＬをＯＮとして画素に映像信号を書き込む構成であれば、適用可能であり、書込み時間を増大でき、大画面、高精細対応が容易になる効果を奏することが出来る。
【００４５】
（実施例４）
図５に図１に相当する図を示す。
【００４６】
本実施例と図１では分配回路での並べ方が異なっている。
【００４７】
本実施例ではＤ1がＲ１，Ｂ１，Ｒ２に接続され、Ｄ２がＧ１，Ｇ２，Ｂ２に接続されている。このため、ＳＬ１：ＯＮ，ＳＬ２：ＯＦＦ，ＳＬ３：ＯＦＦのときＤ１→Ｒ１，Ｄ２→Ｂ２となり、ＳＬ１：ＯＦＦ，ＳＬ２：ＯＮ，ＳＬ３：ＯＦＦのときＤ１→Ｒ２，Ｄ２→Ｇ１となり，ＳＬ１：ＯＦＦ，ＳＬ２：ＯＦＦ，ＳＬ３：ＯＮのときＤ１→Ｂ１，Ｄ２→Ｇ２として信号を出力することになる。
【００４８】
図５の要部の信号の例を図６に示す。
【００４９】
Ｄ１，Ｄ２にて代表させた隣接する映像信号生成回路からの出力信号が、データが並べ替えられていることにより隣接画素間での極性反転が実現することが示されている。
これにより上下左右方向の各隣接画素の極性が反転するように、映像信号を各画素に書き込むことが実現する。
【００５０】
さらに本実施例では、ＲＧＢの信号の送り出しタイミングが平均化されるため、色間の輝度が画素内のトランジスタの書込み特性に影響されにくくなるという利点を有する。
【００５１】
この場合、同じＳＬではＲＧＢを１単位画素として必ず隣接単位画素同士に信号が書き込まれるようにすることが望ましい。
【００５２】
本実施例の例では、ＳＬ１に対し（Ｒ１，Ｂ２），ＳＬ２に対し（Ｒ２，Ｇ１），ＳＬ３に対し（Ｂ１，Ｇ２）と必ずＲＧＢ単位で隣接画素それぞれに信号が書き込まれるように構成した。
【００５３】
これにより、隣接画素間で書き込みが偏ることを防止し、画素間での均一性も実現した。
【００５４】
本実施例では特に、図６に示すように、ＧＬを複数色にまたがってＯＮとする際は、図１の場合より、各色平均的に書込み特性が向上でき、色間の輝度差の発生を抑制し、書込み向上の効果を十分に奏することができるようになる。
【００５５】
（実施例５）
図５の構成において、図６に相当する図を図７に示す。本実施例では、図５の構成で、映像信号生成回路からＤＬへの信号の送り出し順序を変えた。
【００５６】
色の順序がさらに平均として均一な条件となり、色の送り出し中の大部分を信号書込み時間としても、平均での各色、各画素の書込み時間は均一となるため、画面の輝度均一性の向上と、さらなる書込み特性の向上が実現する。
【００５７】
また色の送り出し順序は、本実施例では２ライン単位の繰り返しとしたが、３ライン単位、あるいは２フレーム単位、さらには複数フレーム単位の繰り返しとしても良い。
【００５８】
（実施例６）
図８に、実施例１から５の適用対象となる画像表示装置の１実施例を示す。
【００５９】
外部からの信号が入力ＦＰＣによりＴＦＴ基板上のＴＣＯＮに入力される。入力信号に基づき、ＴＣＯＮは映像信号の順序並べ替えも含め適切な信号をタイミングをとりＳＷ回路、走査信号生成回路、映像信号生成回路に供給する。
【００６０】
これにより、実施例１から５を適用した画像表示装置が実現できる。
【００６１】
また表示領域の映像信号生成回路と対向する端面には何らかの検査回路を設けても良い。この検査回路の搭載は、実施例１から５の発明により映像信号生成回路を一端に設ければ済むようになったため積載が可能となった回路であり、本発明の効果の１つであり、検査の単純化が実現する。
【００６２】
（実施例７）
図９に図８に相当する図を示す。
【００６３】
本実施例ではＴＣＯＮをＰＣＢ上に設け、該ＰＣＢとＴＦＴ基板を接続ＦＰＣでつなぎ走査信号生成回路への信号を供給し、ＴＣＰ上の映像信号生成回路により映像信号を供給した。
【００６４】
これにより、従来のＴＣＰを利用した方式において実施例１から５の適用が可能となった。またこの際、映像信号生成回路にはドット反転対応のＴＣＰ積載のドライバを用いることが出来る。汎用品が適用できるため、低コスト化に繋がる。
【００６５】
また図１０に示すように検査回路が無い場合も適用できる。
【００６６】
（実施例８）
図１１は図１０において、走査信号生成回路が表示領域の一端のみであり、他端に基準信号駆動回路を設けた場合である。基準信号をライン毎に制御できるため、映像信号生成回路の出力電圧幅を低減でき、低コストのドライバが使用できるという利点がある。
【００６７】
（実施例９）
図１２は映像信号生成回路にＴＣＯＮを内蔵した例である。ＴＦＴコントローラたるＴＣＯＮは回路規模が大きいため、不良率が高い部材であり、基板上にポリシリコンで作るより外部に設けたほうが総合歩留りの向上により低コスト化に寄与する。
【００６８】
そこで本実施例では、半導体チップで構成された映像信号生成回路内に、その機能としてＴＣＯＮを内在させた。
【００６９】
これによりチップ数が低減することによる実装工程の低減も実現し、低コスト化と高歩留まりが実現した。
【００７０】
（実施例１０）
図１３はＴＣＯＮ、映像信号生成回路の双方をＴＦＴ基板上にポリシリコン等の高性能半導体で形成した例である。
【００７１】
十分歩留りが高い場合、外付部品の点数を最も縮減でき、低コストとなる。
【００７２】
またＴＦＴ基板外の部品は入力ＦＰＣのみとなり、画像表示装置の表示領域外寸法を大幅に低減できる。
【００７３】
（実施例１１）
図１４は図９〜図１２の構成の画像表示装置としての実装構造を示す例であり、特に液晶表示装置の例である。
【００７４】
ＴＦＴ基板上に対向基板があり、ＴＦＴ基板下には導光板がある。導光板の一端には光源と反射板があり、ＴＦＴ基板へ透過光を供給する。ＴＦＴ基板の一端には映像信号生成回路が積載されたＴＣＰが積載され、該ＴＣＰの他端はＴＣＯＮが積載したＰＣＢに接続し、さらに入力ＦＰＣが接続されている。
【００７５】
ＴＣＰはＴＦＴ基板からのはみ出し寸法を最小とするよう、折り曲げ配置されている。そしてこれら構成の外側に保護のためのフレームが構成されている。
【００７６】
図１５は図８、図１３の場合の図１４に相当する図であり、ＴＣＰとＰＣＢがないことで大幅な簡略化が実現していることが示される。
【００７７】
図１４、図１５は導光板、光源を用いているが、無機ＥＬ，有機ＥＬのような自発光素子の場合は導光板、光源は不要となり、特に厚み方向の縮小が実現する。
【００７８】
（実施例１２）
実施例１〜１１で適用する画素の例を図１６、図１７に示す。図１６はいわゆるＴＮ型、図１７はＩＰＳ型の変形例で、いずれも液晶表示装置の例である。
【００７９】
図１６では、ＧＬとＤＬが直交する如く延在し、ＤＬとＧＬの交差領域近傍にはＴＦＴが形成されている。ＴＦＴからの信号はスルーホールＴＨにより画素電極ＰＸに伝わる。対向基板には基準電極が構成され、基準電極とＰＸ間に電圧差を与えることにより液晶の動作を制御する。
【００８０】
図１７では同一基板上に配置された基準電極ＣＴと画素電極ＰＸ間に基板と平行な成分を有する電界を形成し、液晶を駆動する。横電界といわれるゆえんである。
【００８１】
実施例１〜１１の構成は、これら液晶表示素子を用いて構成することで、画像表示装置として用いることが出来る。
【００８２】
（実施例１３）
実施例１〜１１で適用する画素の例を図１８〜２１に示す。図１８の平面図のＡ−Ａ’，Ｂ−Ｂ’，Ｃ−Ｃ’部の模式断面図をそれぞれ図１９，２０，２１に示す。
【００８３】
図１８は自発光素子の例であり、有機ＥＬ素子の例である。
図に有機ＥＬ素子の画素構造の一例を示す。
【００８４】
基板の上に直接あるいは絶縁膜を介してポリシリコン層が形成されている。その上にはゲート絶縁膜があり、該ゲート絶縁膜上にゲート電極が構成されている。ゲート電極形成後、イオンが打ち込まれることで、ポリシリコン層がゲート電極下以外の部分が低抵抗化されている。
【００８５】
ポリシリコン層の一端はＤＬと一体のドレイン電極が、スルーホールによりポリシリコン層と接続している。ポリシリコン層の他端はソース電極が、スルーホールによりポリシリコン層と接続している。ソース電極は、下層電極と接続されている。
【００８６】
図２１から明らかなように、発光材料は画素に構成された穴の中に形成され、かつ上下をホール注入層を介在して下層電極と上層電極で挟まれている。
【００８７】
ホール注入層は、発光材料層への電流の供給を円滑にする上で設けたものである。また穴は、バンク膜の非形成領域を設けることにより構成した物である。有機材料の発光材料層は、膜厚が必要である。また、低コスト化のためには、印刷法、熱転写法、あるいはインクジェット法で形成することが望ましい。むろんマスク蒸着でも良い。
【００８８】
発光材料層は、その中を電流が通ることで、その電気エネルギーを光エネルギーに変換することにより発光する。そのメカニズムの一例は、電気エネルギーにより励起した発光中心が、光エネルギーとしてエネルギーを放出しその励起状態から基底状態に戻ることにより実現する。したがって、発光材料層は導電性であるため、隣接する他の画素と発光材料層が接触すると短絡するため、これを防ぐことを容易とするため設けるものであり、また同時に発光材料層の形成部と非形成部の段差を低減するものでもある。
【００８９】
次に、動作を説明する。ゲートがＯＮ状態になると、ＤＬからの電流はゲート電極下にチャネル層が形成されることにより、ソース電極へと流れる。これは、ソース電極に接続された下層電極からホール注入層を介して発光材料層を通り、上層電極へと流れる。これにより、発光が行われる。
【００９０】
そして上層電極及び下層電極の少なくとも一方を透明電極としておくことで、その光を外部に放射し、表示装置が実現できる。透明電極としてはＩＴＯ(Ｉｎｄｉｕｍ−Ｔｉｎ−Ｏｘｉｄｅ)、ＩＺＯ（Ｉｎｄｉｕｍ−Ｚｉｎｃ−Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｚｉｕｍ−Ｔｉｎ−Ｚｉｎｃ−Ｏｘｉｄｅ）,Ｉｎ２Ｏ３、ＳｎＯ２などが知られている。
【００９１】
有機ＥＬ素子は、液晶表示素子のような電圧駆動型と異なり、電流駆動型である。すなわち、電流量により発光を制御する。このため、明るい画像表示装置を得るには電流を多く流す必要がある。
【００９２】
実施例１〜１１の構成では各色間の電流を平均化でき、色むら、輝度むらの低減が実現する。またＤｕｍｍｙ期間以外にもＧＬのＯＮ状態を設けることで、電流の書込み時間が長くなり、より大電流が画素に供給できるようになり、明るく、色むらのない、辞発光型の画像表示装置が実現する。
【００９３】
【発明の効果】
以上詳述したように、本発明の画像表示装置により、隣接画素間で極性を反転させ、かつ有効表示領域外寸法を縮小し、低消費電力で、色むらが少なく、輝度むらが少なく、書込み特性に優れた画像装置を提供することができる。特に、液晶表示装置、有機ＥＬ表示装置を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施例による画像表示装置の模式回路図である。
【図２】本発明の一実施例による画像表示装置の信号極性を示す説明図である。
【図３】本発明の他の実施例による画像表示装置の信号極性を示す説明図である。
【図４】本発明の他の実施例による画像表示装置の信号極性を示す説明図である。
【図５】本発明の他の実施例による画像表示装置の模式回路図である。
【図６】本発明の他の実施例による画像表示装置の信号極性を示す説明図である。
【図７】本発明の他の実施例による画像表示装置の信号極性を示す説明図である。
【図８】本発明の他の実施例による画像表示装置の構成図である。
【図９】本発明の他の実施例による画像表示装置の構成図である。
【図１０】本発明の他の実施例による画像表示装置の構成図である。
【図１１】本発明の他の実施例による画像表示装置の構成図である。
【図１２】本発明の他の実施例による画像表示装置の構成図である。
【図１３】本発明の他の実施例による画像表示装置の構成図である。
【図１４】本発明の他の実施例による画像表示装置の断面構成図である。
【図１５】本発明の他の実施例による画像表示装置の断面構成図である。
【図１６】本発明の画像表示装置に用いる液晶表示素子の画素の模式説明図である。
【図１７】本発明の画像表示装置に用いる液晶表示素子の画素の模式説明図である。
【図１８】本発明の画像表示装置に用いる自発光素子の画素の模式説明図である。
【図１９】本発明の画像表示装置に用いる自発光素子の画素の断面説明図である。
【図２０】本発明の画像表示装置に用いる自発光素子の画素の断面説明図である。
【図２１】本発明の画像表示装置に用いる自発光素子の画素の断面説明図である。
【符号の説明】
ＴＨ…スルーホール、ＴＣＯＮ…ＴＦＴコントローラ、ＦＰＣ…フレキシブルプリント基板、ＰＣＢ…プリント基板、ＴＣＰ…テープキャリアパッケージ、ＰＸ…画素電極、ＣＴ…共通電極、ＣＬ…基準信号線。
【図１】
0003819760.tif 000002
【図２】
0003819760.tif 000003
【図３】
0003819760.tif 000004
【図４】
0003819760.tif 000005
【図５】
0003819760.tif 000006
【図６】
0003819760.tif 000007
【図７】
0003819760.tif 000008
【図８】
0003819760.tif 000009
【図９】
0003819760.tif 000010
【図１０】
0003819760.tif 000011
【図１１】
0003819760.tif 000012
【図１２】
0003819760.tif 000013
【図１３】
0003819760.tif 000014
【図１４】
0003819760.tif 000015
【図１５】
0003819760.tif 000016
【図１６】
0003819760.tif 000017
【図１７】
0003819760.tif 000018
【図１８】
0003819760.tif 000019
【図１９】
0003819760.tif 000020
【図２０】
0003819760.tif 000021
【図２１】
0003819760.tif 000022