(57)【特許請求の範囲】
【請求項１】
シリコン基板（１）を用意する工程と、
前記シリコン基板の表面に、所望位置を開口させたマスク層（３）を配置する工程と、
選択酸化工程を施すことにより、前記マスク層の開口部分において前記シリコン基板を熱酸化させ、フィールド酸化膜（４）を形成する工程とを有し、
前記選択酸化工程として、１０００℃以上となる第１の選択酸化工程と、１０００℃以下となる第２の選択酸化工程とを順に行い、
前記第１の選択酸化工程では、前記フィールド酸化膜の膜厚を０．９５μｍ以上１μｍ以下となるようにし、前記第２の選択酸化工程により、前記フィールド酸化膜の膜厚が１μｍ以上となるようにすることを特徴とする半導体装置の製造方法。
【請求項２】
前記第１の選択酸化工程から前記第２の選択酸化工程に移行するに際し、前記第１の選択酸化工程における熱処理の温度を前記第２の選択酸化工程の温度まで低下させたのち、そのまま連続して前記第２の選択酸化工程を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の選択酸化工程から前記第２の選択酸化工程に移行するに際し、前記第１の選択酸化工程を終了してから温度を一旦低下させ、その後再び第２の選択酸化工程の温度まで上昇させて前記第２の選択酸化工程を行うことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記第１の選択酸化工程の温度を１０００℃〜１１００℃とすることを特徴とする請求項１乃至３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
前記第２の選択酸化工程の温度を９００℃〜１０００℃とすることを特徴とする請求項１乃至４のいずれか１つに記載の半導体装置の製造方法。
【請求項６】
前記フィールド酸化膜を１μｍ以上かつ２μｍ以下とすることを特徴とする請求項１乃至５のいずれか１つに記載の半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＬＯＣＯＳ酸化膜からなるフィールド酸化膜を形成する半導体装置の製造方法に関するものである。
【０００２】
【従来の技術】
従来、半導体素子のフィールド酸化膜製造における問題として、ホワイトリボン現象があった。ＬＯＣＯＳ法では、フィールド酸化の影響で素子領域（窒化膜パターンのあった部分）外周に沿ってゲート酸化膜が薄膜化する現象が起きる。この現象をホワイトリボン現象といい、この現象によってゲート酸化膜のうちの薄膜化した部分をホワイトリボンという。
【０００３】
このような現象は、フィールド酸化時に使用される窒化膜が酸化されることで窒素やアンモニアガスが発生し、これらがＳｉ基板表面に拡散してＳｉと反応した結果、Ｓｉ基板表面に窒化膜もしくは酸窒化膜が形成され、ゲート酸化時の酸化防止材として働いて、局所的に酸化の進行を抑えてしまうために生じる（１９９９年１２月２０日発行、工業調査会編集「半導体大事典」Ｐ．４８９〜Ｐ．４９０参照）。
【０００４】
しかしながら、ゲート酸化膜が薄膜となるとゲート酸化膜耐圧が著しく低下してしまう。このため、従来ではホワイトリボン現象を抑えるために、窒化膜や酸窒化膜を酸化したのち、形成された酸化膜を除去してからゲート酸化を行うという犠牲酸化を行っている。
【０００５】
【発明が解決しようとする課題】
上記したように犠牲酸化を行うことによりホワイトリボン現象による影響を防止することが可能となるが、フィールド酸化膜の膜厚を厚く（例えば１μｍ以上）する場合、ホワイトリボン現象と同様の理由により、ゲート酸化膜の耐圧劣化の問題を発生させることが分かった。
【０００６】
これについて、フィールド酸化膜形成工程を参照して説明する。図７は、フィールド酸化膜形成工程を示す図である。図７（ａ）に示す工程では、まず、半導体基板Ｊ１の表面にパッド酸化膜Ｊ２とシリコン窒化膜Ｊ３を順に成膜したのち、シリコン窒化膜Ｊ３及びパッド酸化膜Ｊ２をパターニングして所望の領域を開口させる。そして、選択酸化（ＬＯＣＯＳ酸化）工程を行う。具体的には、１０００℃以上の温度となるような熱処理を行うことにより、シリコン窒化膜Ｊ３及びパッド酸化膜Ｊ２の開口部分において半導体基板Ｊ１が酸化され、フィールド酸化膜Ｊ４が形成される。
【０００７】
次いで、図７（ｂ）に示す工程では、酸化時にシリコン窒化膜Ｊ３の表面に形成された酸化膜Ｊ５と共にシリコン窒化膜Ｊ３を除去し、さらにパッド酸化膜Ｊ２を除去する。そして、図７（ｃ）に示す工程において犠牲酸化工程を行い、半導体基板Ｊ１の露出部分表面の汚染や結晶欠陥を除去したのち、図７（ｄ）に示す工程においてゲート酸化を行ってゲート酸化膜Ｊ７を形成する。
【０００８】
以上の工程を行った際に、図７（ｃ）に示されるように、フィールド酸化膜近傍において半導体基板Ｊ１の表面にＳｉ突起Ｊ６が形成されることが確認された。これは、厚いフィールド酸化膜を形成しようとした場合に、フールド酸化膜のバーズビーク近傍での窒化膜もしくは酸窒化膜の発生量が多くなり、この部分において犠牲酸化が十分に行われないために、Ｓｉの突起として残ったと考えられる。そして、このような突起が存在した状態でゲート酸化を行っているため、ゲート酸化膜Ｊ７にもＳｉの突起形状が引き継がれ、ゲート酸化膜Ｊ７の耐圧劣化の問題を生じさせるのである。
【０００９】
本発明は上記点に鑑みて、犠牲酸化を行うことだけでは解決できないホワイトリボン現象の発生を抑制し、ゲート酸化膜の耐圧劣化問題を解決することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、シリコン基板（１）を用意する工程と、シリコン基板の表面に、所望位置を開口させたマスク層（３）を配置する工程と、選択酸化工程を施すことにより、マスク層の開口部分においてシリコン基板を熱酸化させ、フィールド酸化膜（４）を形成する工程とを有し、選択酸化工程として、１０００℃以上となる第１の選択酸化工程と、１０００℃以下となる第２の選択酸化工程とを順に行い、第１の選択酸化工程では、フィールド酸化膜の膜厚を０．９５μｍ以上１μｍ以下となるようにし、第２の選択酸化工程により、フィールド酸化膜の膜厚が１μｍ以上となるようにすることを特徴としている。
【００１１】
このように、１０００℃以上となる第１の選択酸化工程を行ったのちに、１０００℃以下となる第２の選択酸化工程を行うことで、Ｓｉ突起高さを抑えることができる。このため、犠牲酸化を行うことだけでは解決できないホワイトリボン現象の発生を抑制し、ゲート酸化膜の耐圧劣化問題を解決することができる。
【００１２】
請求項２に記載の発明は、第１の選択酸化工程から第２の選択酸化工程に移行するに際し、第１の選択酸化工程における熱処理の温度を第２の選択酸化工程の温度まで低下させたのち、そのまま連続して第２の選択酸化工程を行うことを特徴としている。また、請求項３に記載の発明では、第１の選択酸化工程から第２の選択酸化工程に移行するに際し、第１の選択酸化工程を終了してから温度を一旦低下させ、その後再び第２の選択酸化工程の温度まで上昇させて第２の選択酸化工程を行うことを特徴としている。これらに示されるように、第１、第２の選択酸化工程を連続的に行っても良いし、断続的に行っても良い。
【００１３】
なお、第１、第２の選択酸化工程の温度としては、請求項４に示されるように、第１の選択酸化工程の温度を１０００℃〜１１００℃とすることができ、請求項５に示されるように、第２の選択酸化工程の温度を９００℃〜１０００℃とすることができる。
【００１４】
請求項６に記載の発明では、フィールド酸化膜を１μｍ以上かつ２μｍ以下とすることを特徴としている。このように、フィールド酸化膜を１μｍ以上かつ２μｍ以下とするときに特に、請求項１乃至５の発明を適用することが有効である。
【００１６】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【００１７】
【発明の実施の形態】
（第１実施形態）
本発明の第１実施形態にかかわる半導体装置の製造方法について、図１に示す製造工程図を用いて説明する。
【００１８】
まず、図１（ａ）に示す工程においては、半導体基板としてのシリコン基板１の表面にパッド酸化膜２とシリコン窒化膜３を順に成膜したのち、シリコン窒化膜３及びパッド酸化膜２をパターニングして所望の領域を開口させる。ここまでの工程を経ると、図２に示す構成となるが、図１においては図２に示す各領域のうちフィールド領域と活性領域の境界部分（図中点線で囲んだ部分）を拡大して示してある。なお、ここではシリコン窒化膜３と同時にパッド酸化膜２もパターニングしているが、パッド酸化膜２に関してはパターニングせずに残しておいても良い。
【００１９】
この後、選択酸化（ＬＯＣＯＳ酸化）工程を行う。これにより、シリコン窒化膜３及びパッド酸化膜２の開口部分においてシリコン基板１が酸化され、フィールド酸化膜４が形成される。このとき、選択酸化工程での熱処理を２段階に分け、選択酸化工程を第１、第２の選択酸化工程の２つに分けている。具体的には、選択酸化工程での熱処理プログラムを図示すると、図３のように表され、この図に示されるように第１の選択酸化工程では１０００℃以上、具体的には１０００℃〜１１００℃での熱処理をｔ１時間行い、第２の選択酸化工程では１０００℃以下、具体的には９００℃〜１０００℃での熱処理をｔ２時間行うようにしている。また、第１の選択酸化工程から第２の選択酸化工程に移行する際には、第１の選択酸化工程における熱処理の温度を第２の選択酸化工程の温度まで低下させたのち、そのまま連続して第２の選択酸化工程を行うようにしている。
【００２０】
ここで、本実施形態に示す選択酸化工程を採用した理由について説明する。
【００２１】
上述したように、従来では１０００℃以上の温度での熱処理によって選択酸化工程を行っているが、この場合に例えば１μｍ以上となる厚いフィールド酸化膜を形成すると上述した問題が発生していた。このため、本発明者らは、１０００℃以上の熱処理となる第１の選択酸化工程によってフィールド酸化膜４を形成する場合において、フィールド酸化膜４の膜厚とＳｉ突起高さ（図７（ｃ）に示したＳｉ突起Ｊ６の高さ）との関係を調べた。その結果、上記関係は図４のように表され、フィールド酸化膜４の膜厚が１μｍとなる箇所を変化点として、この変化点を越えるとＳｉ突起高さが急激に大きくなることが分かった。
【００２２】
従って、第１の選択酸化工程ではフィールド酸化膜４の膜厚を１μｍ以下に抑えておき、その後、第２の選択酸化工程においてフィールド酸化膜４の膜厚を厚くしてもＳｉの突起高さを抑制できるようにすれば良いと考えられる。そこで、第１の選択酸化工程によって形成するフィールド酸化膜４の膜厚を１μｍ以下としておき、第２の選択酸化工程の温度条件を色々と変えてＳｉ突起高さとの関係を調べた。その結果、図５に示される関係になることが分かった。
【００２３】
すなわち、図５に示されるように、第２の選択酸化工程の温度が１０００℃となる箇所を変化点として、この変化点を越えるとＳｉ突起高さが急激に大きくなるという関係が得られた。
【００２４】
このように、第１の選択酸化工程ではフィールド酸化膜４の膜厚を１μｍ以下としておき、第１の選択酸化工程よりも温度を低くした第２の選択酸化工程によってフィールド酸化膜４の膜厚を増加させるようにすれば、Ｓｉ突起高さを抑えることができる。
【００２５】
このような理由に基づき、本実施形態では、第１、第２の選択酸化工程の温度条件を設定しており、本実施形態のような温度条件とすることによりＳｉ突起高さを抑えることができる。
【００２６】
一方、第１の選択酸化工程のように１０００℃を超える温度でフィールド酸化膜４を形成するとＳｉ突起高さが高くなることから、最初から１０００℃以下の温度でフィールド酸化膜４を形成することも可能であると考えられる。しかしながら、このような温度条件とした場合には、フィールド酸化膜４の形成が長時間になるという問題が生じる。
【００２７】
このため、本実施形態に示すように、１０００℃以上となる第１の選択酸化工程と１０００℃以下となる第２の選択酸化工程とを併用することにより、フィールド酸化膜４の形成時間を短縮化することが可能である。
【００２８】
次いで、図１（ｂ）に示す工程においては、酸化時にシリコン窒化膜３の表面に形成された酸化膜５と共にシリコン窒化膜３を除去し、さらにパッド酸化膜２を除去する。そして、図１（ｃ）に示す工程において、犠牲酸化工程を行い、シリコン基板１の露出部分表面の汚染や結晶欠陥を除去したのち、図１（ｄ）に示す工程において、ゲート酸化を行ってゲート酸化膜７を形成する。
【００２９】
なお、この後の工程については図示しないが、周知のＭＯＳＦＥＴ形成工程等を行うことで、フールド領域によって素子分離された活性領域に半導体素子を作り込む作業が行われ、半導体装置が完成する。
【００３０】
以上説明したように、第１の選択酸化工程ではフィールド酸化膜４の膜厚を１μｍ以下としておき、第１の選択酸化工程よりも温度を低くした第２の選択酸化工程によってフィールド酸化膜４の膜厚を増加させるようにすれば、Ｓｉ突起高さを抑えることができる。これにより、犠牲酸化を行うことだけでは解決できないホワイトリボン現象の発生を抑制でき、ゲート酸化膜６の耐圧劣化問題を解決することができる。
【００３１】
また、１０００℃以上となる第１の選択酸化工程と１０００℃以下となる第２の選択酸化工程とを併用することにより、フィールド酸化膜４の形成時間を短縮化することが可能である。
【００３２】
（第２実施形態）
上記実施形態では、第１、第２の選択酸化工程において図３に示す熱処理プログラムを採用したが、本実施形態では図６に示す熱処理プログラムを採用する。すなわち、第１実施形態では、第１の選択酸化工程に連続して第２の選択酸化工程を行うようにしたが、本実施形態では、第１の選択酸化工程を終了してから温度を一旦低下させ、その後再び第２の選択酸化工程の温度まで上昇させて第２の選択酸化工程を行う。本実施形態におけるその他の部分の製造工程に関しては、第１実施形態で示した図１と同様である。
【００３３】
このように、本実施形態の熱処理プログラムを採用しても、第１実施形態と同様に、Ｓｉ突起高さを抑えることが可能であり、第１実施形態と同様の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における半導体装置の製造工程を示す図である。
【図２】製造工程中における半導体装置の概略断面を示す図である。
【図３】本発明の第１実施形態における選択酸化工程の熱処理プログラムを示した図である。
【図４】第１の選択酸化工程によるフィールド酸化膜厚ｔとＳｉ突起高さとの関係を示した図である。
【図５】第２の選択酸化工程における選択酸化温度とＳｉ突起高さとの関係を示した図である。
【図６】本発明の第２実施形態における選択酸化工程の熱処理プログラムを示した図である。
【図７】従来の半導体装置の製造工程を示す図である。
【符号の説明】
１…シリコン基板、２…パッド酸化膜、３…シリコン窒化膜、
４…フィールド酸化膜、５…酸化膜、６…ゲート酸化膜。
【図１】
0003858635.tif 000002
【図２】
0003858635.tif 000003
【図３】
0003858635.tif 000004
【図４】
0003858635.tif 000005
【図５】
0003858635.tif 000006
【図６】
0003858635.tif 000007
【図７】
0003858635.tif 000008