(57)【特許請求の範囲】
【請求項１】
基板上に、Ａｕで形成されている１以上の電極パッドを備えており、１以上の電極パッドの各々が、パッド部と、該パッド部に接続され、基板上のパターン配線を所定の間隙を保持しつつまたぐエアーブリッジ構成のエアーブリッジ部と、で構成されている、半導体装置のＡｕで形成されているパターン配線へのワイヤボンディング方法であって、
他端の接地されたプローブを、１以上の電極パッドの内の１つの電極パッドのパッド部に接触させるステップと、
先端から、先端にＡｕボールを有しているＡｕワイヤを出す、ボンディング装置のキャピラリの先端を、プローブを接触させているパッド部を有している電極パッドのエアーブリッジ部に接触させるステップと、
キャピラリの先端を基板側に押さえ付けることにより、Ａｕボールと、エアーブリッジ部と、パターン配線と、を接触させ、且つ、溶接するステップと、
Ａｕワイヤを出しつつ、キャピラリを基板から引き離すステップと、
プローブを、接触させているパッド部から引き離すステップと、からなることを特徴とする、半導体装置のパターン配線へのワイヤボンディング方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、特に半導体装置の電極パッドの構成に関する。
【０００２】
【従来の技術】
図８は、従来の高周波装置で使用される半導体装置１００の機能ブロック図である。半導体装置１００は、高周波信号の入力用のＲＦ入力パッド１０１、ＲＦ入力パッド１０１より入力された高周波信号を処理するＲＦ回路１０２、電源電圧Ｖｃｃの入力用のＤＣパッド１０３、複数のトランジスタで構成されるトランジスタ回路１０５、上記ＤＣパッド１０３より入力される電源電圧Ｖｃｃに対して降圧等の処理を施し、処理後の電源電圧Ｖｃｃを上記トランジスタ回路１０５の各トランジスタのゲートに印加するＤＣ回路１０４、トランジスタ回路１０５から出力される信号に対して所定の処理を施して高周波信号を出力するＲＦ回路１０６、及び、ＲＦ回路１０６より出力される高周波信号の出力用のＲＦ出力パッド１０７で構成される。
【０００３】
上記構成の半導体装置１００は、樹脂封止される前に、テスト装置によって特性テストや動作テストが行われる。上記特性テストや動作テストでは、電源供給用のＤＣパッド１０３や高周波信号の入力用のＲＦ入力パッド１０１に、テスト装置のプローブを接触させ、該プローブより駆動電圧やテストパターン信号等を入力し、対応する電極パッド（例えばＲＦ出力パッド１０７）より検出される電流、電圧又は信号を調べる。
【０００４】
【発明が解決しようとする課題】
図９は、上記半導体装置１００が備えるＲＦ入力パッド１０１、ＤＣパッド１０３、又は、ＲＦ出力パッド１０７に対して、テスト装置１３１のプローブ１３０を接触させた状態を示す図である。テスト装置１３１のプローブ１３０に静電気が帯電していると、該プローブ１３０をＲＦ入力パッド１０１、ＤＣパッド１０３、又は、ＲＦ出力パッド１０７に接触させた瞬間に、半導体装置内の回路に大きな電圧が印加され、トランジスタ等の回路素子が破壊されることがある。
上記の現象は、半導体装置１００をリードフレームにワイヤボンディングする際に、ボンディング装置のキャピラリに静電気が帯電していた場合にも生じる。
【０００５】
本発明の目的は、テスト装置のプローブやボンディング装置のプローブに静電気が帯電している場合であっても、内部の回路に静電気が流れ込むことを防止することのできる構成の電極パッドを備える半導体装置を提供することである。
【０００６】
【課題を解決するための手段】
請求項１に記載の半導体装置のパターン配線へのワイヤボンディング方法は、基板上に、Ａｕで形成されている１以上の電極パッドを備えており、１以上の電極パッドの各々が、パッド部と、該パッド部に接続され、基板上のパターン配線を所定の間隙を保持しつつまたぐエアーブリッジ構成のエアーブリッジ部と、で構成されている、半導体装置のＡｕで形成されているパターン配線へのワイヤボンディング方法であって、他端の接地されたプローブを、１以上の電極パッドの内の１つの電極パッドのパッド部に接触させるステップと、先端から、先端にＡｕボールを有しているＡｕワイヤを出す、ボンディング装置のキャピラリの先端を、プローブを接触させているパッド部を有している電極パッドのエアーブリッジ部に接触させるステップと、キャピラリの先端を基板側に押さえ付けることにより、Ａｕボールと、エアーブリッジ部と、パターン配線と、を接触させ、且つ、溶接するステップと、Ａｕワイヤを出しつつ、キャピラリを基板から引き離すステップと、プローブを、接触させているパッド部から引き離すステップと、からなることを特徴とする。
【００１０】
【発明の実施の形態】
（１）実施の形態１
以下、実施の形態１にかかる半導体装置１の構成について説明する。
図１は、実施の形態１にかかる半導体装置１の機能ブロック図である。半導体装置１は、高周波信号の入力用のＲＦ入力パッド２、該ＲＦ入力パッド２より入力された高周波信号を処理するＲＦ回路３、電源電圧Ｖｃｃの入力用のＤＣパッド４、複数のトランジスタで構成されるトランジスタ回路６、上記ＤＣパッド４より入力される電源電圧Ｖｃｃに対して降圧等の処理を施し、処理後の電源電圧Ｖｃｃを上記トランジスタ回路６の各トランジスタのゲートに印加するＤＣ回路５、トランジスタ回路６から出力される信号に対して所定の処理を施して高周波信号を出力するＲＦ回路７、及び、ＲＦ回路７より出力された高周波信号の出力用のＲＦ出力パッド８で構成される。
【００１１】
図２は、半導体装置１の備えるＤＣパッド４の構成を示す図である。なお、ＲＦ入力パッド２、及び、ＲＦ出力パッド８も同じ構成である。
図２の（ａ）は、基板１０上に設けられるＤＣパッド４の斜視図であり、図２の（ｂ）は、（ａ）に示すＤＣパッド４のａ−ａ’断面図である。
図２の（ａ）に示すように、ＤＣパッド４は、ＤＣ回路５に接続されているパターン配線２１上を所定の間隙を保持しつつまたぐエアーブリッジ構成のエアーブリッジ部２３、及び、パッド部２２からなる。なお、ＤＣパッド４及びパターン配線２１の素材には、金（Ａｕ）を用いる。
【００１２】
図２の（ｂ）に示すパターン配線２１の厚みｂは、約５００Åであり、ＤＣパッド４（エアーブリッジ部２３及びパッド部２２）の厚みｃは、約２μｍであり、該パターン配線２１とエアーブリッジ部２３との間隔ｄは、約１０〜２０μｍである。
【００１３】
以下、図３及び図４を参照しつつ、上記構成のＤＣパッド４に対して、外部処理装置の導電性部材を接触させる方法の一例として、テスト装置のプローブを接触させる方法について説明する。
（ステップ１）図３に示すように、他端の接地されたプローブ３２をパッド部２２に接触させる。
（ステップ２）テスト装置３１に他端が接続され、ＤＣパッド４にテスト用の電源電圧Ｖｃｃを印加するプローブ３０をエアーブリッジ部２３に接触させる。これにより、プローブ３０に帯電していた静電気がプローブ３２を介して放電される。
（ステップ３）プローブ３０を基板１０側に押し付け、図４に示すように、エアーブリッジ部２３をパターン配線２１に接触させる。これにより、プローブ３０とパターン配線２１とが電気的に接続される。
（ステップ４）プローブ３２をパッド部２２より離す。
以上のステップ１〜ステップ４の手順を実行することで、プローブ３０に帯電していた静電気を完全に放電した後に、ＤＣ回路５に接続されているパターン配線２１に接触させることができる。これにより、プローブ３０に帯電していた静電気によって、ＤＣ回路５やトランジスタ回路６内のトランジスタが破壊されるのを防止することができる。
【００１４】
なお、テスト装置３１に接続されるプローブ３０から、テスト用の電源電圧Ｖｃｃの出力を開始した後に、プローブ３２をパッド部２２から引き離すようにしても良い。この場合、テスト装置３１より出力されるテスト用の電源電圧Ｖｃｃのサージ電圧が、半導体装置の回路内に印加されることを防止することができる。
【００１５】
次に、図５及び図６を参照しつつ、上記構成のＤＣパッド４をワイヤボンディングする場合の方法について説明する。
（ステップ１０）  図５に示すように、他端の接地されたプローブ３２をパッド部２２に接触させる。
（ステップ１１）  ボンディング装置のキャピラリ４０をエアーブリッジ部２３に接触させる。これにより、キャピラリ４０に帯電していた静電気がプローブ３２を介して放電される。
（ステップ１２）  キャピラリ４０を基板１０側に押し下げ、図６の（ａ）に示すように、エアーブリッジ部２３をパターン配線２１に接触させる。キャピラリ４０の先端のＡｕボール４１に熱又は超音波振動を与え、該Ａｕボール４１、エアーブリッジ部２３及びパターン配線２１を溶接する。
（ステップ１３）  図６の（ｂ）に示すように、キャピラリ４０を上に引き上げ、接続するピン（リードフレーム）の方向へ移動させる。Ａｕボール４１はエアーブリッジ部２３に接続されているため、キャピラリ４０の移動に伴いボンディング装置４２内部からＡｕライン４３が引き出される。
（ステップ１４）  プローブ３２をパッド部２２より引き離す。
以上のステップ１０〜ステップ１４を実行することで、キャピラリ４０に帯電していた静電気を完全に放電した後に、キャピラリ４０をＤＣ回路５に接続されているパターン配線２１に接触させることができる。これにより、キャピラリ４０に帯電していた静電気が、ＤＣ回路５やトランジスタ回路６を構成するトランジスタ等の回路素子に流れ込み、該回路素子が破壊されることを防止することができる。
【００１６】
（２）実施の形態２
以下、実施の形態２にかかる半導体装置４５の構成について説明する。
半導体装置４５の機能ブロックの構成は、上記実施の形態１にかかる半導体装置１と同じである。半導体装置４５は、半導体装置１とＲＦ入力パッド２、ＤＣパッド、及び、ＲＦ出力パッド８の構成が異なる。
以下、半導体装置４５のＤＣパッド４の構成を説明する。なお、半導体装置４５におけるＲＦ入力パッド２、ＤＣパッド、及び、ＲＦ出力パッド８の構成は、同じである。
【００１７】
図７は、半導体装置４５のＤＣパッド４の構成を示す斜視図である。ＤＣパッド４は、ＤＣ回路５に接続されるパターン配線２１と電気的に接続された状態で設けられた平面のパッド部５１と、基板５０の裏面のＧＮＤ端子に接続されるバイアホールを持つアース端子５３と、パッド部５１及びアース端子５３を電気的に接続する抵抗であって、レーザにより切断可能な抵抗５４より構成される。
【００１８】
以下、上記構成のＤＣパッドをワイヤボンディングする方法について説明する。
（ステップ２０）  キャピラリ４０の先端に位置するＡｕボール４１をパッド部５１に接触させる。パッド部４１は、予めアース端子５３に接続されているため、キャピラリ４０に帯電していた静電気は、全てアース端子５３に放電される。
（ステップ２１）  キャピラリ４０の先端のＡｕボール４１に熱又は超音波振動を与え、該Ａｕボール４１とパッド部５１を溶接する。
（ステップ２２）  キャピラリ４０を引き上げた後、接続するピンの方向へ移動させる。この際、Ａｕボール４１はパッド部５１に接続されているため、ボンディング装置４２内部からＡｕライン４３が引き出される。
（ステップ２３）  ワイヤボンディングの終了後、抵抗５４をレーザにより切断する。
以上のステップ２０〜ステップ２３を実行することで、ワイヤボンディングを行う際にキャピラリ４０に帯電していた静電気が半導体装置の内部回路に流れ込むことを防止することができる。これにより、キャピラリ４０に帯電していた静電気によって、ＤＣ回路５やトランジスタ回路６内のトランジスタ等の回路素子が破壊されることを防止することができる。
【００１９】
【発明の効果】
請求項１記載の半導体装置のパターン配線へのワイヤボンディング方法によれば、キャピラリを完全に除電してから、パターン配線へのワイヤボンディングを行うことで、ワイヤボンディングに伴う静電破壊を防止することができる。
【図面の簡単な説明】
【図１】  実施の形態１にかかる半導体装置の機能ブロック図である。
【図２】  実施の形態１にかかる電極パッドの構成を示す図である。
【図３】  実施の形態１にかかる半導体装置をテスト装置によりテストする場合の実施状態を示す図である。
【図４】  実施の形態１にかかる半導体装置のテスト実施状態を示す断面図である。
【図５】  実施の形態１にかかる半導体装置にワイヤボンディングを施す際の状態を示す図である。
【図６】  実施の形態１にかかる半導体装置へのワイヤボンディング実行時における断面図である。
【図７】  実施の形態２にかかる半導体装置にワイヤボンディングを施す際の状態を示す図である。
【図８】  従来の高周波回路用の半導体装置の構成を示す図である。
【図９】  従来の半導体装置の備えるパッドを用いたテスト装置によるテスト実行時の様子を示す図である。
【符号の説明】
１，４５，１００  半導体装置、２，１０１  ＲＦ入力パッド、３，１０２  ＲＦ回路、４，１０３  ＤＣパッド、５，１０４  ＤＣ回路、６，１０５  トランジスタ回路、７，１０６  ＲＦ回路、８，１０７  ＲＦ出力パッド、２１  パターン配線、２２，５１  パッド部、２３  エアーブリッジ部、３０，３２，１３０  プローブ、３１，１３１  テスト装置、４０  キャピラリ、４１  Ａｕボール、５３  アース端子
【図１】
0003769128.tif 000002
【図２】
0003769128.tif 000003
【図３】
0003769128.tif 000004
【図４】
0003769128.tif 000005
【図５】
0003769128.tif 000006
【図６】
0003769128.tif 000007
【図７】
0003769128.tif 000008
【図８】
0003769128.tif 000009
【図９】
0003769128.tif 000010