(57)【特許請求の範囲】
【請求項１】
表面に電子部品を搭載するための電子部品搭載部が設けられたセラミック絶縁基板と、該セラミック絶縁基板の表面および／または内部に形成され、前記電子部品と接続される配線回路層と、前記セラミック絶縁基板の表面および／または内部に前記セラミック絶縁基板のほぼ全面にわたり、絶縁層を介して形成された電源層およびグランド層と、前記電子部品と前記電源層および前記グランド層とを電気的に接続するための接続体とを具備し、前記電源層および／または前記グランド層が低抵抗導体層と高抵抗導体層とを積層した２層以上の積層体からなり、前記電源層および前記グランド層のお互いに対向する面の少なくとも一方の対向面側に前記高抵抗導体層を形成してなるセラミック配線基板であって、前記低抵抗導体層を３０乃至１００質量％のモリブデン（Ｍｏ）と、０乃至７０質量％のタングステン（Ｗ）とからなる導体材料にて形成し、前記高抵抗導体層を１０乃至７０質量％のタングステン（Ｗ）と３０乃至９０質量％のレニウム（Ｒｅ）とからなる金属粉末１００質量部に対して、１０乃至４０質量部の絶縁物を含有した導体材料によって形成しており、前記接続体は前記電源層または前記グランド層を構成する前記低抵抗導体層と接続され、前記高抵抗導体層とは非接続状態となっていることを特徴とするセラミック配線基板。
【請求項２】
表面に電子部品を搭載するための電子部品搭載部が設けられたセラミック絶縁基板と、該セラミック絶縁基板の表面および／または内部に形成され、前記電子部品と接続される配線回路層と、前記セラミック絶縁基板の表面および／または内部に前記セラミック絶縁基板のほぼ全面にわたり、絶縁層を介して形成された電源層およびグランド層と、前記電子部品と前記電源層および前記グランド層とを電気的に接続するための接続体とを具備し、前記電源層および／または前記グランド層が低抵抗導体層と高抵抗導体層とを積層した２層以上の積層体からなり、前記電源層および前記グランド層のお互いに対向する面の少なくとも一方の対向面側に前記高抵抗導体層を形成してなるセラミック配線基板であって、前記低抵抗導体層を３０乃至１００質量％のモリブデン（Ｍｏ）と、０乃至７０質量％のタングステン（Ｗ）とからなる導体材料にて形成し、前記高抵抗導体層を１０乃至７０質量％のタングステン（Ｗ）と３０乃至９０質量％のレニウム（Ｒｅ）とからなる金属粉末１００質量部に対して、１０乃至４０質量部の絶縁物を含有した導体材料によって形成しており、前記高抵抗導体層の厚みが１０μｍ以上１００μｍ以下であることを特徴とするセラミック配線基板。
【請求項３】
前記高抵抗導体層のシート抵抗値が０．０１Ω／ｓｑ〜１００００Ω／ｓｑであることを特徴とする請求項１又は請求項２記載のセラミック配線基板。
【請求項４】
前記高抵抗導体層の厚さが、前記電源層とグランド層との間の絶縁層の厚さの１／５〜１であることを特徴とする請求項１乃至請求項３のいずれか記載のセラミック配線基板。
【請求項５】
前記低抵抗導体層および前記高抵抗導体層が前記セラミック絶縁基板とともに同時焼成して形成してなることを特徴とする請求項１乃至請求項４のいずれか記載のセラミック配線基板。
【請求項６】
前記セラミック絶縁基板が、アルミナ（Ａｌ２Ｏ３）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ３Ｎ４）、ムライト（３Ａｌ２Ｏ３・２ＳｉＯ２）の群から選ばれる少なくとも１種からなる請求項１乃至請求項５のいずれか記載のセラミック配線基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＣ、ＬＳＩ、トランジスタ等の半導体素子が搭載される回路基板の電圧変動及び不要放射ノイズの抑制構造に関するものであり、特に半導体素子などのディジタル回路を搭載するセラミック配線基板に関する。
【０００２】
【従来技術】
従来より、ＩＣやＬＳＩ、トランジスタ等の電子部品を搭載して所定の電子回路を構成する回路基板において、前記電子部品の作動時に電源層とグラウンド層の間に高周波成分を含む貫通電流が発生し、この高周波電流が電子回路内に伝播し、回路自体の誤動作を引き起こしたり、不要な放射ノイズの原因となったりしていた。
【０００３】
特に、ディジタル動作する回路の近傍の電源やグラウンドには大きな高周波ノイズが発生し、これらが、ケーブル等が接続される領域の電源層やグラウンド層に伝播するとケーブルにコモンモード電流が生じ、強い放射ノイズが発生することになる。また、電源層やグラウンド層の形状や層間容量により発生する共振も電位変動の主な原因であった。
【０００４】
これらの対策として従来よりノイズ源となる電子部品の近傍にデカップリングコンデンサを搭載し、高周波電流を閉じ込める方法が取られている。
【０００５】
さらに、特許第２９８８４２１号や特許第２９８８４３１号では、電源層を配線化したり、高周波に対して高インピーダンスとなるように磁性体層を設けることが、また、特許第２９９１１３６号では配線導体の表面に高抵抗金属膜を形成したり、磁性材料をコーティングすることが提案されている。
【０００６】
またさらに、特開平１０−１９０２３７号には、基板内の電源層とグラウンド層の間の端部に抵抗体を入れること、特開２００１−１０２７０２号には、電源層およびグランド層の周縁部に高抵抗パターンを形成することが提案されている。
【０００７】
【発明が解決しようとする課題】
しかしながら、デカップリングコンデンサを用いる方法では、デカップリングコンデンサの容量と寄生インダクタンスによって決まる特定の周波数においては高周波電流を閉じ込めることができるが、それ以外の周波数で新たに高周波電流を発生させてしまい、これがノイズとなるなどの副作用があった。これに対して、容量の異なる複数個のコンデンサを用いる方法も提案されているが、広い周波数範囲に渡って改善することは困難であった。
【０００８】
電源層を配線化する方法では、電源配線を高周波に対して高インピーダンスとなるように設計するためノイズとなる電磁エネルギーをＩＣやＬＳＩの近傍に閉じ込める効果があり、適切な設計を行えば大きなノイズ低減効果が得られるが、配線のインダクタンスを大きくする必要があるため長い配線となることや、ＩＣやＬＳＩ近傍に閉じこめたノイズエネルギーによって動作に問題が生じたりする可能性もあった。
【０００９】
電源層とグランド層の間の端部に抵抗体を入れる方法や、電源層およびグランド層の周縁部に高抵抗パターンを形成する方法は、ノイズエネルギーを閉じ込めるのではなく散逸させる方法であり、基板端部での反射によって発生する電源層及びグランド層の定在波に対しては大きな抑制効果をもつが、デカップリングコンデンサと配線基板の容量との共振といったノイズに対しては十分な効果が得られないという問題があった。
【００１０】
従って、本発明はこのような課題を解決することを主たる目的とするものであり、ディジタル動作する電子部品、デカップリングコンデンサ、その他容量および素子などが接続される電源層とグラウンド層で発生するノイズエネルギーを吸収、散逸させ、不要放射ノイズを広い周波数範囲にわたって簡単な構造で容易に抑制することのできる配線基板を提供することを目的とするものである。
【００１１】
【課題を解決するための手段】
本発明のセラミック配線基板は、表面に電子部品を搭載するための電子部品搭載部が設けられたセラミック絶縁基板と、該セラミック絶縁基板の表面および／または内部に形成され、前記電子部品と接続される配線回路層と、前記セラミック絶縁基板の表面および／または内部に前記セラミック基板のほぼ全面にわたり、絶縁層を介して形成された前記電源層および前記グランド層と、前記電子部品と前記電源層および前記グランド層とを電気的に接続するための接続体とを具備し、前記電源層および／または前記グランド層が低抵抗導体層と高抵抗導体層とを積層した２層以上の積層体からなり、前記電源層と前記グランド層のお互いに対向する面の少なくとも一方の対向面側に前記前記高抵抗導体層を形成してなるセラミック配線基板であって、前記低抵抗導体層を３０乃至１００質量％のモリブデン（Ｍｏ）と、０乃至７０質量％のタングステン（Ｗ）とからなる導体材料にて形成し、前記高抵抗導体層を１０乃至７０質量％のタングステン（Ｗ）と３０乃至９０質量％のレニウム（Ｒｅ）とからなる金属１００質量部に１０乃至４０質量部の絶縁物を含有した導体材料によって形成しており、前記接続体は前記電源層または前記グランド層を構成する前記低抵抗導体層と接続され、前記高抵抗導体層とは非接続状態となっていることを特徴とするものである。
本発明のセラミック配線基板は、表面に電子部品を搭載するための電子部品搭載部が設けられたセラミック絶縁基板と、該セラミック絶縁基板の表面および／または内部に形成され、前記電子部品と接続される配線回路層と、前記セラミック絶縁基板の表面および／または内部に前記セラミック基板のほぼ全面にわたり、絶縁層を介して形成された前記電源層および前記グランド層と、前記電子部品と前記電源層および前記グランド層とを電気的に接続するための接続体とを具備し、前記電源層および／または前記グランド層が低抵抗導体層と高抵抗導体層とを積層した２層以上の積層体からなり、前記電源層と前記グランド層のお互いに対向する面の少なくとも一方の対向面側に前記前記高抵抗導体層を形成してなるセラミック配線基板であって、前記低抵抗導体層を３０乃至１００質量％のモリブデン（Ｍｏ）と、０乃至７０質量％のタングステン（Ｗ）とからなる導体材料にて形成し、前記高抵抗導体層を１０乃至７０質量％のタングステン（Ｗ）と３０乃至９０質量％のレニウム（Ｒｅ）とからなる金属１００質量部に１０乃至４０質量部の絶縁物を含有した導体材料によって形成しており、前記高抵抗導体層の厚みが１０μｍ以上１００μｍ以下であることを特徴とするものである。
【００１２】
かかるセラミック配線基板においては、前記高抵抗導体層のシート抵抗値が０．０１Ω／ｓｑ〜１００００Ω／ｓｑであるようにすることが効果的である。
【００１３】
さらに、かかるセラミック配線基板においては、前記高抵抗導体層の厚さが前記電源層と前記グランド層の間の絶縁層の厚さの１／５〜１であることによって高周波ノイズ電流のほとんどが前記高抵抗導体層を流れることになり、ノイズエネルギーを効果的に減衰させることができる。
【００１４】
また、前記セラミック絶縁基板は、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ3Ｎ4）、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）の群から選ばれる少なくとも１種からなることが上記低抵抗導体層および高抵抗導体層との同時に焼結する上で望ましい。
【００１５】
本発明のセラミック配線基板は、上記の構造によって、電源層および／またはグラウンド層において、ディジタルＩＣやＬＳＩで発生した高周波ノイズエネルギーが高抵抗導体層で減衰、散逸するため、電源層及びグラウンド層内の電圧変動を小さくすることができる。しかも、ＩＣやＬＳＩの動作に必要な低周波の電力供給は低抵抗導体層で行えるため動作上の問題が発生することはない。また、低抵抗導体層および高抵抗導体層をタングステン、レニウム、モリブデン粉末を用いて形成していることにより、アルミナなどのセラミック質絶縁基板と同時焼成による取着一体化が可能であり、容易に高密度で小型の配線基板と成し得ることが出来る。
【００１６】
【発明の実施の形態】
以下、本発明の配線基板について、具体的な構造を図面を参照しながら説明する。図１は本発明による配線基板の第１の実施の形態を示す概略断面図である。
【００１７】
図１の配線基板１においては、複数の絶縁層２ａ〜２ｃの積層体からなる絶縁基板２の表面には信号伝達用の配線回路層３が形成されており、ディジタル動作する電子部品としてＣ−ＭＯＳなどの半導体素子４が配線基板１表面の搭載部に搭載され、表面の配線回路層３と接続されている。
【００１８】
また、絶縁基板２の内部には、電源層５およびグラウンド層６が絶縁層２ｂを介して形成されており、半導体素子４は、その電源端子４ａおよびグラウンド端子４ｂと、配線基板１に絶縁基板２を貫通するように設けられたビア導体７ａ、７ｂからなる接続体によって、電源層５およびグラウンド層６と電気的に接続されている。
【００１９】
本発明によれば、図１に示すように、電源層５および／またはグラウンド層６が低抵抗導体層５ａ、６ａと高抵抗導体層５ｂ、６ｂとを積層した積層体からなることが大きな特徴である。この図１の例では、電源層５およびグランド層６の両方ともに積層体によって形成されている。そして、半導体素子４との接続体であるビア導体７ａ、７ｂは、いずれも電源層５およびグラウンド層６の低抵抗導体層５ａ、６ａと接続され、高抵抗導体層５ｂ、６ｂとは非接続状態となっている。
【００２０】
かかる構成によれば、例えば、半導体素子４で発生した高周波電磁エネルギーは、電源端子４ａとグランド端子４ｂから、ビア導体７ａ、７ｂを経由して電源層５とグランド層６に伝播するが、高周波電磁エネルギーの多くは電源層５の高抵抗導体層５ｂ及びグラウンド層６の高抵抗導体層６ｂによって吸収、減衰される結果、電源層５及びグラウンド層６の電位変動が抑制され、入出力端子やケーブル等からの放射ノイズが低減できる。
【００２１】
なお、この高抵抗導体層５ｂ、６ｂは、電源層５とグラウンド層６の間のあらゆるモードの高周波ノイズエネルギーを効果的に吸収、減衰させる上で、基板のほぼ全面に形成することが望ましい。また、前記低抵抗導体層５ａ、６ａは、直流および低周波の電力をＩＣやＬＳＩに供給するため直流的に低抵抗であることが望ましい。
【００２２】
即ち、電源層５とグラウンド層６の互いの対向面側のほぼ全面に高抵抗導体層５ｂ、６ｂを形成し、これに重ねて対向面と反対側に低抵抗導体層５ａ、６ａをほぼ全面に形成することによって、高周波ノイズエネルギーは高抵抗導体層５ｂ、６ｂを、低周波電力は低抵抗導体層５ａ、６ａを伝播することになる。この結果、高抵抗導体層５ｂ、６ｂのノイズエネルギー散逸効果が有効に機能し、電源層５及びグランド層６の電圧変動は大きく抑制される。
【００２３】
高抵抗導体層５ｂ、６ｂは、低抵抗導体層５ａ、６ａや配線回路層３を形成する導体材料よりも高いシート抵抗を有するものである。この「高いシート抵抗」とは、単位面積当たりにおけるシート抵抗が、低抵抗導体層５ａ、６ａを構成する導体材料のシート抵抗に比較して相対的に高いことを意味するものである。
【００２４】
特に、高抵抗導体層５ｂ、６ｂのシート抵抗値としては、０．０１Ω／ｓｑ〜１００００Ω／ｓｑであることが望ましい。これは、このシート抵抗が０．０１Ω／ｓｑよりも低いと、ノイズを吸収し、減衰させる能力が充分でなくなり、１００００Ω／ｓｑよりも高いと高周波ノイズ電流が高抵抗導体層を伝播しなくなり効果が低減するためである。高抵抗導体層のシート抵抗値は、０．１Ω／ｓｑ〜１０００Ω／ｓｑの範囲が最適である。さらには、低抵抗導体層と高抵抗導体層のシート抵抗差が０．０８Ω／ｓｑ以上、とくに０．４８Ω／ｓｑ以上であることが望ましい。
【００２５】
本発明によれば、上記高抵抗導体層５ｂ、６ｂは、１０乃至７０質量％のタングステン（Ｗ）粉末と３０乃至９０質量％のレニウム（Ｒｅ）粉末とからなる金属１００質量部に１０乃至４０質量部の絶縁物を含有した導体材料によって形成する。上記の導体材料においてＲｅの含有量が３０質量％未満または９０質量％を超えると、ＷとＲｅの固溶による金属相の固有抵抗値の増大効果が得られず、絶縁物粉末を添加しても高抵抗導体層の大幅な抵抗値の増加は認められず、高抵抗導体層の飛躍的なノイズエネルギー散逸効果を得ることが出来ない。
【００２６】
また、上記の比率からなるＷとＲｅの金属粉末に絶縁物を含有せしめることにより、シート抵抗値を効果的に増大させるとともに高抵抗導体層５ｂ、６ｂの焼結挙動をセラミック絶縁基板２の焼結挙動に調整することができ、焼成時に発生する反りを低減することができる。なお、絶縁物の含有量が１０質量部未満であると高いシート抵抗値が得られず、４０質量部よりも多いと断線に至ってしまう。
【００２７】
一般に導体層の厚みを１０μｍ〜２０μｍとして単位面積当たりにおける抵抗値をシート抵抗値と称しているが、かかる導体材料からなる本発明の高抵抗導体層のシート抵抗値は、０．０１Ω／ｓｑ〜１０Ω／ｓｑとなっている。
【００２８】
一方、本発明によれば、低抵抗導体層５ａ、６ａは、３０乃至１００質量％のモリブデン（Ｍｏ）と、０乃至７０質量％のタングステン（Ｗ）とからなる導体材料によって形成されていることが重要である。通常の導体材料としてＷが用いられているが、Ｗでは高抵抗導体層５ｂ、６ｂと積層して焼成した際に、高抵抗導体層５ｂ、６ｂに含まれるＲｅが低抵抗導体層５ａ、６ａに拡散、固溶し、低抵抗導体層５ａ、６ａの抵抗値が増大し、ＩＣやＬＳＩの動作に必要な低周波の電力供給上の問題を引き起こす可能性があった。
【００２９】
そこで、本発明においては、低抵抗導体層５ａ、６ａを、Ｍｏを主体とした導体材料によって形成することで高抵抗導体層５ｂ、６ｂと重ね合わせて焼成した際に高抵抗導体層５ｂ、６ｂに含まれるＲｅの低抵抗導体層５ａ、６ａへの拡散、固溶による抵抗値の増大を防止でき、ＩＣやＬＳＩの動作に必要な低周波の電力供給ができる。
【００３０】
従って、Ｍｏの含有量が３０質量％未満であると抵抗値増加抑制の効果が低いためＭｏの含有量は３０乃至１００質量％に限定される。また、残りはモリブデンと完全固溶し、金属間化合物を生成しないタングステンに限定される。
【００３１】
また、セラミック絶縁基板２との同時焼結のマッチングを図る上で、上記Ｍｏ＋Ｗ１００質量部に対して、絶縁物を１０質量部以下の割合で添加することも可能である。その結果、上記の導体材料からなる低抵抗導体層のシート抵抗値は、高抵抗導体層と重ねて形成した場合でも２０ｍΩ／ｓｑ以下と低いものとなっている。
【００３２】
なお、上記低抵抗導体層および高抵抗導体層中に含有される絶縁物としては、アルミナ、ムライト、カルシア、マグネシア、シリカ、イットリア、ジルコニアの群から選ばれる少なくとも１種が適当である。
【００３３】
また、高抵抗導体層５ｂ、６ｂの厚さは、薄すぎると周波数の低い領域（例えば１００ＭＨｚ以下）のノイズに対して低減効果が小さくなるため厚いほどよいが、厚すぎると配線基板にき裂やそりを生じる原因となるため、製造上限界がある。また、電源層５とグランド層６の間の絶縁層２ｂの厚さが薄いほど薄い高抵抗導体層５ｂ、６ｂで効果が得られるため、有効な高抵抗導体層５ｂ、６ｂの厚さは、電源層５とグランド層６の間の絶縁層２ｂの厚さの１／５〜１であることが好適である。高抵抗導体層５ｂ、６ｂの厚さの下限及び上限は、製造可能で配線基板の強度や寸法精度に問題がない範囲内であれば特に定めるものではないが、実質的には１μｍ〜３００μｍの範囲が望ましい。
【００３４】
一方、低抵抗導体層５ａ、６ａの厚さは、ＩＣやＬＳＩが必要とする低周波電力に対して、動作に支障をきたさない程度の低抵抗であるように決める必要がある。必要な低周波電力はＩＣやＬＳＩによって異なるため、低抵抗導体層５ａ、６ａの厚さもそれに応じて決める必要がある。製造上の制約などから低抵抗導体層５ａ、６ａの下限値が５μｍで、上限値は製造可能で配線基板の強度や寸法精度に問題がない範囲内であれば特に定めるものではないが、３００μｍを越えてもその効果は実質的に同じである。従って、５〜３００μｍが適当である。
【００３５】
なお、電源層５やグラウンド層６の高抵抗導体層５ｂ、６ｂと低抵抗導体層５ａ、６ａとは、電気的に導通するように連続的に積層されているものである。
【００３６】
本発明の配線基板におけるセラミック絶縁基板２は、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）、窒化珪素（Ｓｉ3Ｎ4）、ムライト（３Ａｌ2Ｏ3・２ＳｉＯ2）の群から選ばれる少なくとも１種を主成分とするセラミックスによって形成することによって、前記低抵抗導体層および高抵抗導体層と同時焼成して形成することができる。
【００３７】
また、前記配線回路層３及びビア導体７を構成する材料としては、特に限定するものではなく、セラミック絶縁基板の材料に応じて同時焼成可能な周知の導体材料、特に、Ｗ、Ｍｏの群から選ばれる少なくとも１種を主体とする導体材料によって形成される。
【００３８】
本発明の配線基板は、表面に半導体素子４を搭載し、これを気密に封止する半導体素子収納用パッケージや、半導体素子の他にコンデンサや抵抗体等の各種電子部品が搭載される混成集積配線基板等に好適に使用することができる。
【００３９】
本発明において、前記電源層５、グラウンド層６は、絶縁基板２がアルミナセラミックスからなる場合、以下の方法によって形成される。まず、絶縁層を形成するアルミナセラミックグリーンシートを作製した後、そのグリーンシートの表面に、平均粒径０．５〜３μｍのタングステン粉末と、平均粒径０．５〜５μｍのモリブデン粉末とを所定比率で混合し、さらに適当な有機バインダ、可塑剤、溶剤等を添加、混合して調製した低抵抗導体層用の導体ペーストを塗布、乾燥する。そして、その上に平均粒径が０．５〜３μｍのタングステン粉末、平均粒径０．５〜３μｍのレニウム粉末を所定比率で秤量し、混合した金属粉末１００質量部に対して、平均粒径０．１〜３μｍのアルミナ粉末を添加した後、これに適当な有機バインダ、可塑剤、溶剤等を添加、混合して調製した高抵抗導体層用の導体ペーストをスクリーン印刷法などによって印刷塗布した後、他のグリーンシートとともに積層し、１３００〜１７００℃の温度で焼成することによって形成できる。なお、この場合、低抵抗導体層用導体ペーストと、高抵抗導体層用導体ペーストとの順序が逆でもよく、電源層５とグラウンド層６の配置に応じて適宜、順序を変更すればよい。
【００４０】
また、電源層５およびグラウンド層６の厚みが非常に厚くなる場合、例えば、グリーンシートの所定箇所に開口を形成し、他のグリーンシートと積層した後、開口内に低抵抗導体層用導体ペーストと高抵抗導体層用導体ペーストとを流し込むことによって積層体を形成することができる。その後、他のグリーンシートを積層して焼成することによっても作製することができる。
【００４１】
【実施例】
以下に本発明のセラミック配線基板の実施例を図２ａ）、ｂ）に沿って詳細に説明する。この実施例の配線基板では、絶縁基板１１としてアルミナ質焼結体を用いた。まず、Ａｌ2Ｏ3粉末に対して、ＳｉＯ2、ＭｇＯ、ＣａＯの焼結助剤を７質量％添加した混合粉末に有機バインダ、可塑剤、溶剤を添加混合して泥漿を調製し、該泥漿を周知のドクターブレード法により厚さ約１２０μｍのセラミックグリーンシートを成形した。
【００４２】
次に、所定の位置にビア１３を形成するために、該セラミックグリーンシートにスルーホールをマイクロドリルによって形成した。そして、平均粒径２．０μｍのモリブデン粉末と、モリブデン粉末１００質量部あたり、１０質量部のアルミナ粉末を添加し、さらに適当な有機バインダ、可塑剤、溶剤等を添加し、混合してスルーホール充填用の金属ペーストを作製し、これをスルーホール内に充填してスルーホール導体１３を形成した。
【００４３】
また、平均粒径１．２μｍのタングステン粉末、平均粒径１．０μｍのレニウム粉末を所定量秤量し、混合した金属粉末１００質量部に対して、平均粒径２．０μｍのアルミナ粉末を表１に記載した比率で添加した後、これにアクリル系の有機バインダ、可塑剤、溶剤等を添加し、混合して高抵抗導体層用の金属ペーストを作製した。
【００４４】
また、平均粒径１．２μｍのタングステン粉末、平均粒径２．０μｍのモリブデン粉末を表１に示す比率秤量した後、有機バインダ、可塑剤、溶剤等を添加し、混合して低抵抗導体層用の金属ペーストを作製した。
【００４５】
また、高抵抗導体層と重ねない配線回路層用としては、平均粒径が１．２μｍのタングステン粉末にアクリル系の有機バインダ、可塑剤、溶剤等を添加し混合して一般回路層用の金属ペーストを作製した、
そして、アルミナグリーンシートの表面に電子部品１０を実装する領域を形成すると共に、ビア導体１３上に電源を接続するパッド１３ａをスクリーン印刷法によって印刷塗布した。そして、グリーンシートの表裏に、高抵抗導体層用の金属ペーストおよび／または低抵抗導体用の金属ペーストを印刷塗布して、電源層およびグラウンド層を形成した。その後、所定の形状に切断し、水素（Ｈ2）や窒素（Ｎ2）の混合ガスからなる還元性雰囲気中、約１６００℃の温度で焼成することにより、縦５６ｍｍ×８０ｍｍ厚さ約６００μｍのアルミナ配線基板を得た。
【００４６】
なお、試料Ｎｏ．１、２については、タングステンペースト、タングステン・モリブデンペーストを用いて、グラウンド層の低抵抗導体層１５ａ、電源層の低抵抗導体層１２ａを高抵抗導体層１５ｂ、１２ｂを形成することなく、評価基板を作製した。
【００４７】
また、試料Ｎｏ．３〜２１については、高抵抗導体層１５ｂ、１２ｂの厚さが焼成後に３０μｍとなるように印刷塗布し、試料Ｎｏ．２２〜２６において高抵抗導体層１５ｂ、１２ｂの厚さが焼成後にそれぞれ１０、２０、３０、５０、１００μｍとなるように、印刷マスクの厚さや印刷回数を調整して形成した。低抵抗導体層１２ａ、１５ａの厚みはいずれの試料においても１５μｍになるようにした。
【００４８】
かくして得られた評価用の配線基板に、別途作製した水晶発振器２０、ディジタルＩＣ（７４ＬＶＣ０４）１０、負荷容量１９を半田実装した回路基板２２を搭載した。そしてパッド１４ａとグランド層１５の低抵抗導体層１５ａの間にデカップリングコンデンサ１８を半田実装した。さらに電池接続用リード２１をそれぞれ半田によって接続固定し、評価用配線基板モジュールを作製した。
【００４９】
上記のように作製した評価用配線基板モジュールを２０ＭＨｚで駆動し、グラウンド層の低抵抗導体層１５ａの電圧変動を接触式の高インピーダンスの測定用プローブで測定した。３０ＭＨｚ〜１０００ＭＨｚの範囲での最大電位差を測定し、高抵抗導体層を形成していない試料Ｎｏ．１の最大電位差を１とした場合の電位差比を求めた。表１に各評価基板の最大電位差比を示す。
【００５０】
【表１】
0003825350.tif 000002
【００５１】
高抵抗導体層を形成しない試料Ｎｏ．１、２に比較して、本発明に従い、高抵抗導体層を形成した試料では、最大電位差比が約１／２以下と小さくすることができた。高抵抗導体層におけるＲｅの含有量が９０質量％を超えた試料Ｎｏ．９、３０質量％未満の試料Ｎｏ．２１は最大電位差比が小さくなるもののその効果が小さい。また高抵抗導体層のアルミナ添加量が４０重量％を超えた試料Ｎｏ．１１は抵抗値が無限大となり高抵抗導体層の役目をなしておらず、最大電位差はほとんど低減していない。アルミナ添加量が１０質量部未満の試料Ｎｏ．１０では、高抵抗導体層のシート抵抗値が低く、最大電位差比が小さくなるもののその効果が小さい。さらに、低抵抗導体層のＭｏ含有量が３０質量％未満の試料Ｎｏ．１５、１６では低抵抗導体層のシート抵抗が大きくなりすぎ最大電位差比が小さくならず、ＩＣやＬＳＩの動作に必要な低周波の電力供給上の問題を引き起こす可能性がある。
【００５２】
なお、高抵抗導体層のアルミナ添加量が１０重量部未満の試料Ｎｏ．１０では基板の反りが大きく、ＩＣの実装ができず、測定できなかった。
【００５３】
この実施例と同様に、セラミック絶縁基板として、ムライトセラミックスを用いて、焼成温度１５５０℃で焼成する、窒化アルミニウムにＹ2Ｏ3を５質量％添加したセラミックスを用いて、焼成温度１７００℃で焼成する、窒化珪素にＥｒ2Ｏ3を５質量％、Ａｌ2Ｏ3を３質量％添加した窒化珪素セラミックスを用いて、焼成温度１７５０℃で焼成し、各ペースト中の絶縁物として、各絶縁基板を構成するセラミックスを用いる以外は、全く上記と同様にして評価を行った。その結果、アルミナセラミックスを用いた場合とほとんど同様な結果が得られた。
【００５４】
【発明の効果】
以上のように、本発明のセラミック配線基板によれば、電源層およびグラウンド層の対向する少なくとも一方の面に、１０乃至７０重量％のタングステン（Ｗ）と３０乃至９０重量％のレニウム（Ｒｅ）とからなる金属１００質量部に１０乃至４０質量部の絶縁物を含有した導体材料にて高抵抗導体層を形成し、その外側に３０乃至１００質量％のモリブデン（Ｍｏ）と、０乃至７０質量％のタングステン（Ｗ）とからなる導体材料にて低抵抗導体層を形成することによって、ディジタル素子の動作によって生じる電源層およびグラウンド層の高周波ノイズを高抵抗導体層で散逸させることができ、電圧変動が原因となるノイズやケーブルからの放射ノイズが低減でき、回路の信頼性を高めることができる。
【図面の簡単な説明】
【図１】本発明のセラミック配線基板の一実施例を示す概略断面図である。
【図２】本発明の実施例における評価用配線基板の構造を示す（ａ）平面図、（ｂ）（ａ）のＡ−Ａ’断面図である。
【符号の説明】
１    配線基板
２    絶縁基板
２ａ〜２ｃ  絶縁層
３    配線回路層
４    半導体素子
５    電源層
５ａ、６ａ  低抵抗導体層
５ｂ、６ｂ  高抵抗導体層
６    グラウンド層
７    ビア導体
【図１】
0003825350.tif 000003
【図２】
0003825350.tif 000004