(57)【特許請求の範囲】
【請求項１】
複数の電界エミッタ（１３０）を指定するための導電性アレイ（１００）であって：
基板（１０１）の主面上に配置され、第１冗長導電性部材（１２２）と、該第１冗長導電性部材（１２２）とほぼ平行な第２冗長導電性部材（１２４）と、前記第１冗長導電性部材（１２２）および前記第２冗長導電性部材（１２４）間に延在する導電性カソード接続器（１２６）とを有するカソード導体（１０６）であって、前記導電性カソード接続器（１２６）は第１および第２対向端部を有し、前記導電性カソード接続器（１２６）の第１対向端部は前記カソード導体（１０６）の第１冗長導電性部材（１２２）に電気的に接続され、前記導電性カソード接続器（１２６）の第２対向端部は前記カソード導体（１０６）の第２冗長導電性部材（１２４）に電気的に接続されている前記カソード導体（１０６）；
前記カソード導体（１０６）上に形成された誘電体層（１４４）上に配置されたゲート導体（１０４）であって、該ゲート導体（１０４）は前記カソード導体（１０６）の上に位置することによって、副画素（１０２）を規定する交差部を形成し、前記ゲート導体（１０４）は、第１冗長導電性部材（１１２）と該第１冗長導電性部材（１１２）にほぼ平行な第２冗長導電性部材（１１４）とを有することにより、前記カソード導体（１０６）の下側区域と前記ゲート導体（１０４）の上側区域とを含む複数の重複領域（１０３）を規定し、前記ゲート導体（１０４）は、更に、第１および第２対向端部を有する導電性ゲート接続器（１１６）を含み、該導電性ゲート接続器（１１６）の第１対向端部は前記ゲート導体（１０４）の第１冗長導電性部材（１１２）に電気的に接続され、前記導電性ゲート接続器（１１６）の第２対向端部は前記ゲート導体（１０４）の第２冗長導電性部材（１１４）に電気的に接続されている前記ゲート導体（１０４）；および
各々複数の重複領域（１０３）に配置され、複数の幅広部分（１３２，１３６）を規定する複数の可融性リンク（１３４，１３８）；
から成り、
前記複数の電界エミッタ（１３０）は、前記副画素（１０２）内に形成され、前記カソード導体（１０６）に第１電圧が印加され、前記ゲート導体（１０４）に第２電圧が印加され、所定の電界が前記複数の電界エミッタ（１３０）において形成され、放出を行うことを特徴とする導電性アレイ（１００）。
【請求項２】
電界放出ディスプレイ（３００）であって：
主面を有する基板（１０１）；
前記基板（１０１）の主面上に配置された複数のカソード導体（１０６，１０８，１１０）であって、該複数のカソード導体（１０６，１０８，１１０）の各々は、第１冗長導電性部材（１２２）と、該第１冗長導電性部材（１２２）にほぼ平行な第２冗長導電性部材（１２４）と、前記第１冗長導電性部材（１２２）および前記第２冗長導電性部材（１２４）間に延在する導電性カソード接続器（１２６）とを有し、前記導電性カソード接続器（１２６）は第１および第２対向端部を有し、前記導電性カソード接続器（１２６）の第１対向端部は前記第１冗長導電性部材（１２２）に電気的に接続され、前記導電性カソード接続器（１２６）の第２対向端部は前記第２冗長導電性部材（１２４）に電気的に接続されている前記カソード導体（１０６，１０８，１１０）；
前記複数のカソード導体（１０６，１０８，１１０）上に形成された誘電体層（１４４）；
前記誘電体層（１４４）上に形成され、前記複数のカソード導体（１０６，１０８，１１０）の上に位置することによって、複数の副画素（１０２）を規定する複数の交差部を与える複数のゲート導体（１０４）であって、前記複数のゲート導体（１０４）の各々は、第１冗長導電性部材（１１２）と、該第１冗長導電性部材（１１２）にほぼ平行な第２冗長導電性部材（１１４）とを有することにより、前記複数のカソード導体（１０６，１０８，１１０）の１つの下側区域と前記複数のゲート導体（１０４）の１つの上側区域とを含む複数の重複領域（１０３）を規定し、前記複数のゲート導体（１０４）は、前記複数のゲート導体（１０４）の少なくとも１つに配置された複数の導電性ゲート接続器（１１６，１１８，１２０）を含み、前記複数の導電性ゲート接続部（１１６，１１８，１２０）の各々は第１および第２対向端部を有し、前記複数の導電性ゲート接続部（１１６，１１８，１２０）の各々の第１対向端部は前記複数のゲート導体（１０４）の１つの前記第１冗長導電性部材（１１２）に電気的に接続され、前記複数の導電性ゲート接続器（１１６，１１８，１２０）の各々の前記第２対向端部は前記複数のゲート導体（１０４）の同一のものの前記第２冗長導電性部材（１１４）に接続されている前記ゲート導体（１０４）；
前記複数の重複領域（１０３）の各々に１つ配置されている複数の可融性リンク（１３４，１３８）；
前記複数の副画素（１０２）の各々の中に少なくとも１つ配置されている複数の電界エミッタ（１３０）であって、前記カソード導体（１０６，１０８，１１０）に第１電圧が印加され、前記副画素（１０２）の前記ゲート導体（１０４）に第２電圧が印加され、所定の電界が前記複数の電界エミッタ（１３０）の前記少なくとも１つにおいて形成され、放出を行う前記電界エミッタ（１３０）；および
前記複数の電界エミッタ（１３０）に対向する主面を有し、それらの間に減圧チャンバ（１４６）を規定する面板（１４０）であって、前記主面上に発光物質が配置されている前記面板（１４０）；
から成ることを特徴とする電界放出ディスプレイ（３００）。
【請求項３】
電界放出ディスプレイ（３００）の製造方法であって：
主面を有する基板（１０１）を用意する段階；
第１冗長導電性部材（１２２）および第２冗長導電性部材（１２４）間に電気的に接続された導電性カソード接続器（１２６）を有する、複数のカソード導体（１０６，１０８，１１０）を前記基板（１０１）の主面上に形成する段階；
前記複数のカソード導体（１０６，１０８，１１０）上に誘電体層（１４４）を形成する段階；
複数のゲート導体（１０４）を前記複数のカソード導体（１０６，１０８，１１０）の上に配置するように、第１冗長導電性部材（１１２）および第２冗長導電性部材（１１４）間に電気的に接続された導電性ゲート接続器（１１６）を有する、前記複数のゲート導体（１０４）を前記誘電体層（１４４）上に形成することによって、複数の副画素（１０２）を規定する複数の交差部を設け、更に、前記カソード導体（１０６，１０８，１１０）の下側区域と前記ゲート導体（１０４）の上側区域とを含む複数の重複領域（１０３）を設ける段階；
前記複数の重複領域（１０３）毎に１つづつ、複数の可融性リンク（１３４，１３８）を形成する段階；
前記複数の副画素（１０２）の各々の中に、それぞれが前記カソード導体（１０６，１０８，１１０）と前記副画素（１０２）の前記ゲート導体（１０４）との間に配置される複数の電界エミッタ（１３０）を形成する段階；および
前記複数の電界エミッタ（１３０）に対向する主面を有し、その間に減圧チャンバ（１４６）を規定する面板（１４０）を設ける段階；
から成ることを特徴とする方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、 一般的に、フラット・パネル・ディスプレイ(flat panel display)の分野に関し、更に特定すれば、ゲート導体およびカソード導体間の電気的短絡を容易に除去することができ、しかもゲート導体およびカソード導体間の電気的短絡によるディスプレイ機能の損失の大幅な減少を図った、ゲート導体およびカソード導体のパターニングに関するものである。
【０００２】
【従来の技術】
電界放出ディスプレイ(field emissiondisplay)のようなフラット・パネル・ディスプレイは、当技術では既知である。電界放出ディスプレイは、電界放出素子（ＦＥＤ:field emission device）のアレイを使用する。ＦＥＤは、抽出電子に適切な電界を加えることによって活性化する。電界放出ディスプレイでは、この抽出電子は、面板(face plate)上の発光物質に向けられている。ＦＥＤの一例が、１９９２年８月２５日にRobert C. Kaneに特許された、米国特許番号第５，１４２，１８４号に記載されている。典型的に、電界放出ディスプレイにおいてＦＥＤのアレイを選択的に指定する(address) ためには、導体のアレイが用いられる。導体アレイは、典型的に、少なくとも２つのタイプの電極、即ち、カソード導体とゲート導体とを含み、各電極に適切な電圧を印加すると、所定の電界強度の電界を発生する。通常、カソード導体およびゲート導体は、電子放出構造の選択的指定が容易となるように、互いに直角に形成されている。典型的に、カソード導体は、非導電性の誘電体層によって、ゲート導体から電気的に絶縁されている。しかしながら、ディスプレイの形成の間に、ピンホールのような欠陥が誘電体層に形成する可能性があり、その結果、欠陥の部位においてカソード導体とゲート導体との間に電気的短絡が発生する。単一のカソード・ゲート間短絡が、事実上電界放出ディスプレイ全体を使用不可としてしまう可能性がある。このような短絡は位置を突き止めるのが困難であり、除去するのも困難または不可能である。
【０００３】
【発明が解決しようとする課題】
したがって、カソード・ゲート間の電気的短絡形成を大幅に減少させ、カソード・ゲート間の電気的短絡を容易に除去し、ディスプレイ機能の損失を最少に抑えることが可能な、フラット・パネル・ディスプレイ用導体アレイが必要とされている。
【０００４】
【課題を解決するための手段】
本発明は、複数の電界エミッタを指定するための導体アレイを提供する。この導体アレイは、導電性カソード接続器を有する複数のカソード導体と、複数の導電性ゲート接続器を有する複数のゲート導体と、複数の可融性リンクとを含む。複数の可融性リンクは、カソード導体とゲート導体との複数の重複領域に配置され、電気的に切断され、重複領域に存在する電気的短絡箇所を絶縁することができる。
【０００５】
【発明の実施の形態】
まず図１を参照すると、本発明によるフラット・パネル・ディスプレイ用導体アレイ１００の好適実施例が平面図で示されている。導体アレイ１００は、複数のカソード導体１０６，１０８，１１０およびゲート導体１０４を含む。カソード導体１０６，１０８，１１０およびゲート導体１０４は、モリブデンのような導電性物質で作られ、物理蒸着のような当技術では既知の方法によって導電性物質を堆積し、パターニングを行う。ガラスまたはシリコン層を含む基板１０１を用意する。基板１０１は、更に、ガラスまたはシリコン層上に堆積された接着層のような、他の層を含んでもよい。カソード導体１０６，１０８，１１０は基板１０１上に形成される。カソード導体１０６，１０８，１１０の各々は、第１冗長導電性部材１２２と、この第１冗長導電性部材１２２にほぼ平行な、第２冗長導電性部材１２４とを含む。冗長導電性部材１２２，１２４は冗長な電流経路を与え、絶縁された電気的短絡の周囲を電流が通過できるようにする。これについては以下で詳しく説明する。更に、カソード導体１０６，１０８，１１０は、複数の導電性カソード接続器１２６も含み、これらも導電性物質で作られ、第１冗長導電性部材１２２および第２冗長導電性部材１２４間に延在し、第１冗長導電性部材１２２および第２冗長導電性部材１２４間に電流経路を設ける。当業者には既知の堆積方法を用いて、誘電体層１４４を基板１０１およびカソード導体１０６，１０８，１１０上に形成する。従ってゲ−ト導体１０４が誘電体層１４４上に形成される。誘電体層１４４は、二酸化シリコンのような、非導電性物質の層を含み、カソード導体１０６，１０８，１１０をゲート導体１０４から電気的に絶縁する。ゲート導体１０４は、第１冗長導電性部材１１２と、この第１冗長導電性部材１１２にほぼ平行な、第２冗長導電性部材１１４とを含む。冗長導電性部材１１２，１１４は、冗長な電流経路を与え、絶縁された電気的短絡の周囲を電流が通過できるようにする。これについては以下で詳しく説明する。複数の導電性ゲート接続器１１６，１１８，１２０も導電性物質で作られ、第１冗長導電性部材１１２および第２冗長導電性部材１１４間に延在し、第１冗長導電性部材１１２および第２冗長導電性部材１１４間に電流路を設ける。ゲート接続器１０４は、ほぼ直角にカソード導体１０６，１０８，１１０の上に位置し、複数の副画素(subpixel)１０２を形成する。副画素１０２は、ゲート導体１０４とカソード導体１０６，１０８，１１０との交差部を含み、その１つを図１では、破線のボックスで囲って示している。この特定実施例では、導電性カソード接続器群１２６は、副画素群１０２の外側に配置されている。この構成は、ゲート導体１０４およびカソード導体１０６，１０８，１１０間の重なり合う量を少なくし、これによって、導電性カソード接続器１２６と導電性ゲート接続器１１６，１１８，１２０との間に電気的短絡が生じる確率を低く抑える。導体アレイ１００を用いて副画素１０２のアレイを形成し、１行以上の副画素１０２をこのアレイに含ませると、導電性カソード接続器１２６は、各副画素１０２毎に１つ、または各副画素１０２毎に１つ未満が配されるが、少なくとも１つの導電性カソード��続器１２６がカソード導体１０６，１０８，１１０の各々に含まれる。抵抗性物質で形成した複数のバラスト抵抗１２８を副画素１０２内に配置する。バラスト抵抗群１２８は、カソード導体１０６，１０８，１１０および導電性ゲート接続器１１６，１１８，１２０間に延在する。また、バラスト抵抗群１２８は複数の電界エミッタ１３０の下に位置する。この電界エミッタ群１３０も複数の副画素１０２の中に形成されている。導電性ゲート接続器１１６，１１８，１２０がバラスト抵抗１２８と重なり合う位置の各々に、１つ以上の電界エミッタ１３０を配置する。バラスト抵抗群１２８は、数メガオーム程度の高い電気抵抗を有し、このために均一な放出が得られ、導電性ゲート接続器１１６，１１８，１２０およびバラスト抵抗１２８間に形成し得る電気的短絡による電流を制限する。電圧源（図示せず）をカソード導体１０６，１０８，１１０に動作可能に結合し、別の電圧源（図示せず）をゲート導体１０４に動作可能に結合し、カソード導体１０６，１０８，および／または１１０、ならびにゲート導体１０４間に電位差を与えることによって、所定の電界強度を有する電界が、選択された電界エミッタ群１３０に供給される。電界エミッタ群１３０は、低電圧で電子放出状態となる電子放出構造を含む。このような構造、この構造を形成する物質、およびその放出特性を制御するために必要な条件は、当業者には既知であり、既知のスピント・チップ(Spindt tip)のような構造を含む。図１の好適実施例では、導体アレイ１００は、更に、複数の可融性リンク(fusible link)１３４，１３８を含む。これらは、ゲート導体１０４とカソード導体１０６，１０８，１１０との間に電気的短絡が発生する傾向がある、導体アレイ１００の位置またはその付近に配置されている。この特定実施例では、ゲート導体１０４はカソード導体１０６，１０８，１００と、複数の重複領域１０３において重なり合い、各重複領域は、カソード導体１０６，１０８，または１１０の下側区域と、ゲート導体１０４の上側区域とを含む。重複領域群１０３は、ゲート・カソード間短絡の形成の可能性がある部位である。例えば、処理中に、重複領域群１０３の１つの導電性物質間において、ピンホールが誘電体層１４４に形成されると、望ましくない電流経路が重複領域１０３に形成され、これによって事実上素子は使用不可能となる。この問題を解決するために、可融性リンク１３４，１３８を、重複領域１０３の導電性物質内に形成する。可融性リンク１３４は、ゲート導体１０４の冗長導電性部材１１２，１１４のテーパ状部分を含み、複数の幅広部分１３２間に位置する。可融性リンク１３８は、カソード導体１０６，１０８，１１０の冗長導電性部材１２２，１２４のテーパ状部分を含み、複数の幅広部分１３６の間に位置する。本発明の他の実施例では、可融性リンク群１３４または可融性リンク群１３８のみが含まれる場合もある。また、本発明の他の実施例は、バラスト抵抗１２８内の電界エミッタ１３０および冗長導電性部材１２２，１２４間の部分に、可融性リンクを含む場合もある。図１の好適実施例では、可融性リンク群１３４，１３８は、約５マイクロメートルの幅まで徐々に狭くなり、一方幅広部分１３２，１３６は、約１５マイクロメートルの幅を有する。可融性リンク群１３４，１３８の幅および幅広部分１３２，１３６は次のように選択する。即ち、ゲート・カソード間に電気的短絡が生じているカソード導体１０６，１０８または１１０に所定の電流を導入したときに、当該短絡箇所またはその付近に位置する可融性リンク群１３４，１３８のみが破壊されることにより、この短絡箇所を残りの導体アレイ１００から電気的に絶縁するように、これら可融性リンク群１３４，１３８の幅および幅広部分１３２，１３６を決定する。この吹き消し電流(blow-out current)の値は、導体アレイ１００の通常動作のための導体搬送要件によって、その下端が限定される。また、吹き出し電流は、吹き出し過程の間、可融性リンク群１３４，１３８のみが吹き飛び、幅広部分１３２，１３６は無傷のまま残るという要件によって、その上端が限定される。吹き消し電流は経験的に決定されるものであり、この特定実施例では、約３０ミリアンペアの値を有する。電気的短絡が発生した導体アレイ１００に電流を印加するとき、冗長カソードおよびゲート導体ならびにカソード接続器およびゲート接続器の構成によって、電気的短絡の位置またはその付近にある可融性リンク群１３４，１３８には、他の全可融性リンク１３４，１３８における電流密度よりも２倍高い電流密度が与えられる。導体アレイ１００に吹き消し電流を印加すると、電気的短絡箇所またはその付近に位置する可融性リンク群１３４，１３８の電流密度の上昇は、可融性リンク群１３４，１３８を切断するのに十分となり、一方、短絡箇所またはその付近にはない可融性リンク群１３４，１３８における低い電流密度は、可融性リンク群を切断するには十分でない。このように、電気的短絡箇所またはその付近に位置する可融性リンク１３４，１３８を選択的に切断して電気的短絡を絶縁することによって、導体アレイ１００の機能を保持する。このゲート・カソード間の電気的短絡を除去する過程は、一般的な電気検査機器を利用することによって簡単に実施することができる。導体アレイ１００を製造した後、電気検査機器（TeradyneまたはKeithleyのような製造者によって供給されている）を利用して、電気的短絡およびその他の電気的欠陥の有無をチェックする。標準的なオーム・メータによって、カソード導体１０６，１０８，１１０およびゲート導体１０４の電気抵抗を測定する。一緒に短絡させた５０個のゲート導体および一緒に短絡させた５０個のカソード導体間の抵抗は、カソード導体およびゲート導体間に電気的短絡が存在しない場合よりも、約１メガオーム以上高いことは既知であり、この５０ｘ５０の構成において、抵抗が１メガオームよりも認め得る程に低い場合、少なくとも１カ所で電気的短絡が存在すると判定される。この測定値では、電気的短絡箇所（群）を正確に特定することはできないが、以下で明らかになるように、電気的短絡を除去し導体アレイの機能を復元するためには、正確な電気的短絡箇所を突き止める必要はない。例えば、ＶＧＡディスプレイにおける導体アレイは、４８０個のゲート導体と１９２０個のカソード導体を含む。したがって、５０ｘ５０マトリクスの検査および吹き消しを行う場合、多数の短絡があり、それらを絶縁��る必要があるとしても、かなり短い時間（約１分未満）で補正過程を行うことができる。低抵抗を測定する場合、先に詳しく述べた、所定の吹き消し電流を電気検査機器に印加することによって、短絡箇所（群）を電気的に絶縁する。再度抵抗を測定して、高抵抗と短絡箇所（群）が首尾良く除去されたことを確認する。
【０００６】
次に図２を参照すると、ゲート導体１０４内の可融性リンク１３５とカソード導体１１０内の可融性リンク１３７とを含む重複領域１４５において、カソード導体１１０とゲート導体１０４との間に電気的短絡が存在する場合の、カソード導体１１０における電流の流れが概略的に示されている。図２の下部にある上向き矢印で表されている電流がカソード導体１１０（ゲート導体１０４は接地されている）を上に向かって流れてくる場合、第２冗長導電性部材１２４内の電流が重複領域１４５に達し、この位置で電流が電気的短絡を通ってゲート導体１０４に流れるまで、第１および第２冗長導電性部材１２２，１２４は等しい電流密度を有する。第１冗長導電性部材１２２内の電流は最も抵抗が少ない経路を探し、導電性カソード接続器１２７を横切ってカソード導体１１０の第１冗長導電性部材１２２を上に向かって流れ、次いで、電気的短絡に向かって、第２冗長導電性部材１２４を下方向に流れる。このように、可融性リンク１３７および可融性リンク１３５における電流密度は、カソード導体１１０およびゲート導体１０４内の他の可融性リンク群１３４，１３８における電流密度の２倍となるために、重複領域１４５において、可融性リンク１３５，１３７を効果的に切断する。
【０００７】
再度図１を参照する。場合によっては、単一の副画素１０２の２カ所以上の重複領域の各々において短絡が存在することもある。この特別な状況では、これらの短絡を絶縁する場合、２カ所以上の短絡を有する副画素１０２を規定するカソード導体またはゲート導体を不動作状態(disfunctional) とする。しかしながら、導体アレイ１００は、他のほぼ全ての短絡構成(shorting configuration)において、上述の短絡絶縁過程によって動作状態となり、これによって、従来技術に対して顕著な改善が得られる。ゲート・カソード間の短絡を電気的に絶縁した後、導体アレイ１００に印加された動作電流は、導電性カソード接続器群１２６および導電性ゲート接続器１１６，１１８，１２０によって与えられる電流経路を利用し、更に冗長導電性部材１１２，１１４，１２２，１２４によって与えられる冗長な、即ち、別の電流経路を利用することによって、破壊された可融性リンク群１３４，１３８の回りを流れることができる。こうして、電界エミッタ１３０は動作電流によってアクセスされ、電界エミッタ１３０において所定の電界を確立することができるので、電気的短絡の補正後には、その機能を与えることができる。可融性リンク群１３４，１３８の幅を漸減したことによって、重複領域１０３において導電性物質の全重複領域が減少するという付加的な利点も得られ、これによって電気的短絡が形成される確率も低下する。このように、好適実施例は、単にカソード導体１０６，１０８，１１０またはゲート導体１０４だけでなく、カソード導体１０６，１０８，１１０において可融性リンク群１３４を、そしてゲート導体１０４において可融性リンク群１３８を備えるものである。但し、カソード導体１０６，１０８，１１０またはゲート導体１０４のいずれか一方のみに可融性リンクを備える構成も、本発明の他の実施例に含まれるものであり、この場合でも、上述のように電気的短絡を絶縁する過程を実行ことができる。
【０００８】
次に図３を参照すると、本発明の他の実施例による、複数の電界エミッタ２３０を指定(addressing)するための導体アレイ２００の、図１において破線ボックスで包囲した部分と類似した部分が、拡大図で示されている。図３の実施例において、図１の素子と同一の素子には「２」で始まる同様の番号を付けることとする。導体アレイ２００は複数の可融性リンク２３４を含み、これらは複数の交差部２０３内に配置されている。複数の交差部２０３の各々において、２つの可融性リンク２３４間に幅広部分２３２が配置されている。ゲート導体２０４およびカソード導体２０６間の交差部２０３において電気的短絡が存在する場合、導体アレイ２００に吹き消し電流を印加し、短絡箇所の両側にある可融性リンク２３４を切断することにより、短絡箇所を絶縁する。
【０００９】
次に図４を参照すると、図１の線４−４に沿った断面図において、導体アレイ１００（図１）を含む電界放出ディスプレイ３００の一部が示されている。電界放出ディスプレイ３００は、更に、面板１４０も含む。面板１４０はほぼ光透過性であり、電界エミッタ１３０から放出された電子を受けると、光を放出するように設計された、陰極ルミネセンス物質層１４２がその上に配されている。面板１４０は、導体アレイ１００および電界エミッタ１３０に対して、固定間隔の関係で、離れて位置付けられている。また、面板１４０は光透過性導体層も含み、この光透過性導体層は層１４２の直下に配され、外部から供給電圧源が結合されているので、面板１４０に加速電位を供給し、層１４２に向けて電子を加速することが可能となっている。また、電界放出ディスプレイ３００は、面板１４０と導体アレイ１００とによって規定された、減圧チャンバ１４６も含む。電界放出ディスプレイ３００の動作の間、カソード導体１０６，１０８，１１０に第１電圧が印加され、ゲート導体１０４には第２電圧が印加されることにより、電界エミッタ群１３０において所定の電界が確立され、選択された電界エミッタ群１３０から電子放出が得られる。放出された電子は、面板１４０に向かって加速され、減圧チャンバ１４６を横断する。本発明の他の実施例では、バラスト抵抗１２８と導電性ゲート接続器１１６，１１８，１２０との重複部分の各々に、１つ以上の電界エミッタ１３０を設ける。電界放出ディスプレイ３００内の副画素１０２は、赤色光、青色光、または緑色光を放出する部分を有する、層１４２を活性化するために用いられる。３つの副画素１０２から成る１群が１つの画素を構成し、電界放出ディスプレイ３００には複数の画素が含まれている。所与の画素内では、副画素群１０２の１つが、赤色光を放出する層１４２の部分に対向し、副画素群１０２の別の１つが、青色光を放出する層１４２の部分に対向し、第３の副画素群１０２が、緑色光を放出する層１４２の部分に対応し、これによって、カラー・ディスプレイが得られる。他の実施例では、層１４２の全部分が同一タイプの光を放出することによって、白黒ディスプレイとなる。図１を参照して説明した電気的短絡絶縁過程を実行して、電界放出ディスプレイ３００の導体アレイ１００を検査すれば、コスト削減、歩留まり上昇、生産性向上のような多くの利点が実現されるため、低コストのディスプレイを提供することができる。
【図面の簡単な説明】
【図１】本発明によるフラット・パネル・ディスプレイ用導体アレイの好適実施例の平面図。
【図２】図１の導体アレイの部分平面図。
【図３】本発明によるフラット・パネル・ディスプレイ用導体アレイの他の実施例の部分平面図。
【図４】本発明による電界放出ディスプレイを構成する更に別の素子を示す、図１の構造の部分拡大断面図。
【符号の説明】
１００    フラット・パネル・ディスプレイ用導体アレイ
１０１    基板
１０２    副画素
１０６，１０８，１１０    カソード導体
１０４    ゲート導体
１１２    第１冗長導電性部材
１１４    第２冗長導電性部材
１１６，１１８，１２０    導電性ゲート接続器
１２２    第１冗長導電性部材
１２４    第２冗長導電性部材
１２６    導電性カソード接続器
１２７    導電性カソード接続器
１２８    バラスト抵抗
１３０    電界エミッタ
１３４，１３５，１３７，１３８    可融性リンク
１４０    面板
１４２    層
１４４    誘電体層
１４５    重複領域
１４６    減圧チャンバ
２００    導体アレイ
２０３    交差部
２３０    電界エミッタ
２３２    幅広部分
２３４    可融性リンク
３００    電界放出ディスプレイ
【図１】
0003749592.tif 000002
【図２】
0003749592.tif 000003
【図３】
0003749592.tif 000004
【図４】
0003749592.tif 000005