(57)【特許請求の範囲】
【請求項１】
光検知時の入射光量に応じたセンサ電流を生ずる光電変換素子と、その光電変換素子に流れるセンサ電流を弱反転状態で対数特性をもって電圧信号に変換する第１のトランジスタと、その変換された電圧信号を増幅する第２のトランジスタと、その増幅信号を選択的に出力させる第３のトランジスタとからなるセンサ回路を画素単位に用いるとともに、抵抗を介してバイアス電圧を印加して各画素のセンサ信号を電圧値として出力させるようにしたイメージセンサにおいて、そのイメージセンサの出力側に順方向の電流制御素子を介して基準電圧が加わるようにして、第３のトランジスタがオフ状態になってバイアス電圧が基準電圧よりも大きくなったときに電流が電流制御素子に流れるようにしたことを特徴とするイメージセンサ。
【請求項２】
電流制御素子がダイオードであることを特徴とする請求項１の記載によるイメージセンサ。
【請求項３】
電流制御素子がＭＯＳトランジスタであることを特徴とする請求項１の記載によるイメージセンサ。
【請求項４】
光検知に先がけて第１のトランジスタのドレイン電圧を定常よりも低い値に切り換えて、光電変換素子の寄生容量の残留電荷を放電させて初期化するようにしたことを特徴とする請求項１の記載によるイメージセンサ。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、入射光量に応じて光電変換素子に流れる光電流に応じたセンサ信号を出力するセンサ回路を画素単位に用いたイメージセンサに関する。
【０００２】
【従来の技術】
【０００３】
従来、ＭＯＳ型のイメージセンサにあっては、その１画素分の光センサ回路が、図１に示すように、入射光Ｌｓの光量に応じたセンサ電流を生ずる光電変換素子としてのフォトダイオードＰＤと、そのフォトダイオードＰＤに流れるセンサ電流をサブスレッショルド領域の特性を利用した弱反転状態で対数特性をもって電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変換された電圧信号Ｖｐｄを増幅するトランジスタＱ２と、読出し信号Ｖｓのパルスタイミングでもってセンサ信号Ｓｏを出力するトランジスタＱ３とによって構成され、ダイナミックレンジを拡大して光信号の検出を高感度で行わせることができるようになっている。そして、光信号の検出に先がけて、トランジスタＱ１のドレイン電圧ＶＤを所定時間だけ定常値よりも低く設定することにより、フォトダイオードＰＤの寄生容量に蓄積された残留電荷を放電させて初期化することにより、センサ電流に急激な変化が生じても即座にそのときの入射光Ｌｓの光量に応じた電圧信号Ｖｐｄが得られるようにして、入射光量が少ない場合でも残像が生ずることがないようにしている（特開２０００−３２９６１６号公報参照）。
【０００４】
このような光センサ回路では、図４に示すように、入射光量に応じてフォトダイオードＰＤに流れるセンサ電流が多いときには対数出力特性を示すが、センサ電流が少ないときにはフォトダイオードＰＤの寄生容量Ｃの充電に応答遅れを生じてほぼ線形の非対数出力特性を示すようになっている。図中、ＷＡは非対数応答領域を示し、ＷＢは対数応答領域を示している。
【０００５】
実際には、イメージセンサとしては、図２に示すように、画素Ｄの出力側に抵抗Ｒを介してバイアス電圧Ｖｃｃを印加して、画素のセンサ信号を電圧値Ｖｏとして出力させるようにしている。
【０００６】
このようなイメージセンサにあっては、後述するように、フォトダイオードＰＤの印加電圧を高くすることができれば、その寄生容量Ｃを小さくすることができ、画素の応答速度を上げることができるようになる。そのため、トランジスタＱ１のドレイン電圧ＶＤおよびゲート電圧ＶＧを高くしてフォトダイオードＰＤの印加電圧を高めるためには、図４に示す対数出力特性を保つために不可分の関係にある画素から出力するセンサ信号の電圧値を規定するバイアス電圧Ｖｃｃをも高くする必要がある。
【０００７】
【発明が解決しようとする課題】
解決しようとする問題点は、入射光量に応じて光電変換素子に流れる光電流に応じたセンサ信号を出力するセンサ回路を画素単位に用いた対数出力特性を有するイメージセンサにあって、各画素における光電変換素子（ＰＤ）の寄生容量を小さくして光検出の応答速度を上げるようにするため、対数特性変換用のトランジスタ（Ｑ１）のドレイン電圧およびゲート電圧をセンサ信号の出力電圧値を規定するバイアス電圧とともに高めるようにすると、出力用のトランジスタ（Ｑ３）がオフ状態にあるときにその高められたバイアス電圧がその出力用トランジスタにかかって、耐圧の問題が生じてしまうことである。
【０００８】
【課題を解決するための手段】
本発明は、入射光量に応じて光電変換素子に流れる光電流に応じたセンサ信号を出力するセンサ回路を画素単位に用いた対数出力特性を有するイメージセンサにあって、各画素における光電変換素子の寄生容量を小さくして光検出の応答速度を上げるようにするために対数特性変換用のトランジスタのドレイン電圧およびゲート電圧をセンサ信号の出力電圧値を規定するバイアス電圧とともに高めても、出力トランジスタの耐圧を充分に確保できるような手段を講ずるようにしている。
【０００９】
具体的には、イメージセンサの出力側に順方向の電流制御素子を介して基準電圧が加わるようにして、出力用のトランジスタがオフ状態になってバイアス電圧が基準電圧よりも大きくなったときに電流が電流制御素子に流れるようにして、出力用トランジスタにその耐圧以上の電圧がかからないようにしている。
【００１０】
【実施例】
本発明によるイメージセンサは、基本的に、図２に示すように、図１に示す光センサ回路を画素Ｄとして、画素Ｄの出力側に抵抗Ｒを介してバイアス電圧Ｖｃｃを印加して、画素のセンサ信号を電圧値Ｖｏとして出力させるようにしている。
【００１１】
その光センサ回路は、入射光Ｌｓの光量に応じたセンサ電流を生ずるフォトダイオードＰＤと、そのフォトダイオードＰＤに流れるセンサ電流を弱反転状態で対数特性をもって電圧信号Ｖｐｄに変換するトランジスタＱ１と、その変換された電圧信号Ｖｐｄをハイインピーダンスをもって増幅するトランジスタＱ２と、画信号読出し信号Ｖｓのパルスタイミングでもってセンサ信号Ｓｏを出力するトランジスタＱ３とによって構成されている。図中、ＣはフォトダイオードＰＤの接合容量、配線容量などからなる寄生容量である。
【００１２】
そして、その光センサ回路は、センサ信号Ｓｏの出力に先がけて、図示しないＥＣＵの制御下で電圧切換回路により、トランジスタＱ１のドレイン電圧ＶＤを所定時間だけ定常よりも低い値に切り換えて、寄生容量Ｃに蓄積された残留電荷を放電させて初期化するようになっている。
【００１３】
図３は、その光センサ回路における各部信号のタイムチャートを示している。ここで、ｔ１は初期化のタイミングを、ｔ２は光検知のタイミングを示している。トランジスタＱ１のドレイン電圧ＶＤを定常値（ハイレベルＨ）から低い電圧（ローレベルＬ）に切り換える所定時間ｔｍとしては、例えば１画素分の読出し速度が１００ｎｓｅｃ程度の場合に５μｓｅｃ程度に設定される。図中、Ｔは光電変換素子ＬＥの寄生容量Ｃの蓄積期間を示しており、その蓄積期間ＴはＮＴＳＣ信号の場合１／３０ｓｅｃ（または１／６０ｓｅｃ）程度となる。
【００１４】
このような光センサ回路にあっては、図４に示すように、入射光量に応じて光電変換素子ＬＥに流れるセンサ電流が多いときには対数出力特性を示すが、センサ電流が少ないときには光電変換素子ＬＥの寄生容量Ｃの充電に応答遅れを生じてほぼ線形の非対数出力特性を示すようになっている。図中、ＷＡは非対数応答領域を示し、ＷＢは対数応答領域を示している。
【００１５】
このような光センサ回路は、従来の対数変換特性をもった光センサ回路にあって、光検知に先がけて対数変換用のトランジスタのドレイン電圧を定常よりも低い値に切り換えて残像の抑制をする初期化手段をとるようにしたものと同じである。
【００１６】
いま、図２に示す回路構成にあって、バイアス電圧Ｖｃｃの加減によって光センサ回路（画素Ｄ）の出力特性が変動する。その際、図５に示すように、バイアス電圧Ｖｃｃが４．５Ｖのときの出力特性ａに対して、バイアス電圧Ｖｃｃを５．０Ｖに増大すると出力特性ｂのようになり、バイアス電圧Ｖｃｃを４．０Ｖに減小すると出力特性ｃのようになり、光センサ回路の出力特性が上，下に移動する。その際、同一の形状をもった出力特性が得られるように、トランジスタＱ１のドレイン電圧ＶＤおよびゲート電圧ＶＧの電圧値をバイアス電圧Ｖｃｃの加減に合せて変えている。
【００１７】
図６は、バイアス電圧Ｖｃｃをパラメータとして１〜１０Ｖまで変化させたときの光センサ回路におけるトランジスタＱ１の印加電圧に対するセンサ出力Ｖｏの特性を示している。
【００１８】
この特性から、トランジスタＱ１の印加電圧すなわちドレイン電圧ＶＤおよびゲート電圧ＶＧを高めてセンサ出力Ｖｏを得ようとするには、バイアス電圧Ｖｃｃを高くする必要があることがわかる。
【００１９】
したがって、バイアス電圧Ｖｃｃを高くすることが可能であれば、トランジスタＱ１の印加電圧ひいてはフォトダイオードＰＤの印加電圧を高めることが可能となり、その結果寄生容量Ｃを小さくして画素の応答速度を上げることができるようになる。
【００２０】
図７は、トランジスタＱ１の印加電圧の変化に対する寄生容量Ｃの大きさの変化状態を示している。
【００２１】
しかし、その場合、前述したように、出力用のトランジスタＱ３がオフ状態にあるときに、大きなバイアス電圧ＶｃｃがトランジスタＱ３に印加されて、耐圧の問題が生じてしまうことになる。
【００２２】
そのため、本発明では、図８に示すように、抵抗Ｒを介してバイアス電圧Ｖｃｃを印加して画素Ｄのセンサ信号を電圧値Ｖｏとして出力させるイメージセンサの出力側に、順方向のダイオードＤを介して基準電圧Ｖｂが加わるようにして、バイアス電圧Ｖｃｃの電圧を上げてもトランジスタＱ３に印加される電圧が基準電圧Ｖｂを越えることがないようにしている。
【００２３】
この場合には、Ｖｃｃ＞Ｖｂの関係にあれば電流がダイオードＤに流れることになって、トランジスタＱ３がオフ状態でもそれにかかる電圧を基準値Ｖｂ以下に抑えることが可能になる。
【００２４】
実際には、センサ出力Ｖｏが基準電圧Ｖｂ以下であればそのトランジスタＱ３の保護回路は動作しない。したがって、センサ出力Ｖｏが基準電圧Ｖｃｃ以下となる条件を満たすところまでバイアス電圧Ｖｃｃを上げることができる。
【００２５】
また、図９に示す実施例の場合は、抵抗Ｒを介してバイアス電圧Ｖｃｃを印加して画素Ｄのセンサ信号を電圧値Ｖｏとして出力させるイメージセンサの出力側に、ＭＯＳトランジスタＱ４を介して基準電圧Ｖｂが加わるようにしている。この場合のトランジスタＱ３の保護動作は図８の場合と同じである。
【００２６】
図１０は、画素をマトリクス状に複数配設して、各画素のセンサ信号Ｓｏの時系列的な読出し走査を行わせるようにしたイメージセンサの構成例を示している。
【００２７】
そのイメージセンサは、その基本的な構成が、例えば、Ｄ１１〜Ｄ４４からなる４×４の画素をマトリクス状に配設して、各１ライン分の画素列を画素列選択回路１から順次出力される選択信号ＬＳ１〜ＬＳ４によって選択し、その選択された画素列における各画素を、画素選択回路２から順次出力される選択信号ＤＳ１〜ＤＳ４によって制御スイッチ群３における各対応するスイッチＳＷ１〜ＳＷ４が逐次オン状態にされることによって、各画素のセンサ信号Ｓｏがバッファ増幅器ＢＡ１〜ＢＡを通して時系列的に読み出されるようになっている。図中、４は各画素における前記トランジスタＱ１のゲート電圧ＶＧ用電源であり、５はドレイン電圧ＶＤ用電源である。また、ＯＡは出力増幅器である。
【００２８】
ここでは、１ライン分の各画素の出力側に抵抗Ｒ１〜Ｒ４を介してバイアス電圧Ｖｃｃを印加することによって各画素のセンサ信号Ｓｏを電圧信号Ｖｏとしてとり出すようにするとともに、その出力側に順方向のダイオードＤ１〜Ｄ４を介して基準電圧Ｖｂが加わるようにしている。
【００２９】
そして、このようなイメージセンサにあって、各１ライン分の画素列の選択に際して、その選択された画素列における各画素の前記トランジスタＱ１のドレイン電圧ＶＤを所定のタイミングをもって定常時のハイレベルＨおよび初期化時のローレベルＬに切り換える電圧切換回路６が設けられている。
【００３０】
また、図１１はイメージセンサの他の構成例を示しており、ここでは特に、１ライン分の各画素の出力側に抵抗Ｒ１〜Ｒ４を介してバイアス電圧Ｖｃｃを印加することによって各画素のセンサ信号Ｓｏを電圧信号Ｖｏとしてとり出すようにするとともに、その出力側に順方向のＭＯＳトランジスタＱ４１〜Ｑ４４を介して基準電圧Ｖｂが加わるようにしている。
【００３１】
このように構成されたイメージセンサにおける各画素のセンサ信号の読出し動作について、図１２に示す各部信号のタイムチャートとともに、以下説明をする。
【００３２】
まず、画素列選択信号ＬＳ１がハイレベルＨになると、それに対応するＤ１１，Ｄ１２，Ｄ１３，Ｄ１４からなる第１の画素列が選択される。そして、ＬＳ１がハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４のセンサ信号Ｖｏが順次読み出される。
【００３３】
次いで、画素列選択信号ＬＳ１がローレベルＬになった時点で次のＬＳ２がハイレベルＨになると、それに対応するＤ２１，Ｄ２２，Ｄ２３，Ｄ２４からなる第２の画素列が選択される。そして、ＬＳ２がハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４のセンサ信号Ｖｏが順次読み出される。
【００３４】
以下同様に、画素列選択信号ＬＳ３およびＬＳ４が連続的にハイレベルＨになって各対応する第３および第４の画素列が順次選択され、ＬＳ３およびＬＳ４がそれぞれハイレベルＨになっている一定期間Ｔ１のあいだ画素選択信号ＤＳ１〜ＤＳ４が順次ハイレベルＨになって、各画素Ｄ３１，Ｄ３２，Ｄ３３，Ｄ３４およびＤ４１，Ｄ４２，Ｄ４３，Ｄ４４のセンサ信号Ｖｏが順次読み出される。
【００３５】
また、画素列選択信号ＬＳ１がＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第１の画素列における各画素Ｄ１１，Ｄ１２，Ｄ１３，Ｄ１４のドレイン電圧ＶＤ１をそれまでのハイレベルＨからローレベルＬに所定時間Ｔ２のあいだ切り換えることによって各画素の初期化が行われ、１サイクル期間Ｔ３の経過後に行われる次サイクルにおけるセンサ信号Ｖｏの読出しにそなえる。
【００３６】
次いで、画素列選択信号ＬＳ２がＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第２の画素列における各画素Ｄ２１，Ｄ２２，Ｄ２３，Ｄ２４のドレイン電圧ＶＤ１をそれまでのハイレベルＨからローレベルＬに所定時間Ｔ２のあいだ切り換えることによって各画素の初期化が行われ、１サイクル期間Ｔ３の経過後に行われる次サイクルにおけるセンサ信号Ｖｏの読出しにそなえる。
【００３７】
以下同様に、画素列選択信号ＬＳ３およびＬＳ４がそれぞれＴ１期間後にローレベルＬに立ち下がった時点で、そのとき選択されている第３および第４の画素列にそれぞれ対応するドレイン電圧ＶＤ３をローレベルＬに切り換えて各画素の初期化が行われ、１サイクル期間Ｔ３の経過後に行われる次サイクルにおけるセンサ信号Ｖｏの読出しにそなえる。
【００３８】
図中、Ｔ４は各画素からセンサ信号の読み出しを行わない入射光に応じた電荷の蓄積期間である。
【００３９】
以上のような各部信号の発生のタイミングは、図示しないＥＣＵの制御下で画素列選択回路１、画素選択回路２および電圧切換回路６の駆動を行わせることによって決定されるようになっている。
【００４０】
このように、各画素のセンサ信号Ｓｏの読出し走査に応じた適切なタイミングをもって各画素の初期化を行わせることによって、イメージセンサ全体としての蓄積時間の過不足を低減できるようになる。
【００４１】
そして、残像がなく、ダイナミックレンジの広い対数出力特性をもったイメージセンサが実現できるようになる。
【００４２】
【発明の効果】
以上、本発明は、入射光量に応じて光電変換素子に流れる光電流に応じたセンサ信号を出力するセンサ回路を画素単位に用いた対数出力特性を有し、各画素の出力側に抵抗を介してバイアス電圧を印加してセンサ信号を電圧値として出力させるようにしたイメージセンサにあって、その出力側に順方向の電流制御素子を介して基準電圧が加わるようにして、画素のセンサ信号を選択的に出力させるトランジスタがオフ状態になってバイアス電圧が基準電圧よりも大きくなったときに電流が電流制御素子に流れるようにしたもので、各画素における光電変換素子の寄生容量を小さくして光検出の応答速度を上げるようにするために対数特性変換用のトランジスタのドレイン電圧およびゲート電圧を出力側のバイアスとともに高めても、出力用トランジスタの耐圧を充分に確保できるという利点を有している。
【図面の簡単な説明】
【図１】イメージセンサの画素単位となる光センサ回路の基本的な回路構成を示す図である。
【図２】光センサ回路の出力側に抵抗を介してバイアス電圧を印加してセンサ信号を電圧値として出力させるようにした回路構成を示す図である。
【図３】光センサ回路における各部信号のタイムチャートである。
【図４】その光センサ回路のフォトダイオードに流れるセンサ電流に対するセンサ信号の出力特性を示す図である。
【図５】バイアス電圧を変化させたときの光センサ回路におけるセンサ信号の出力特性の変動状態の一例を示す特性図である。
【図６】バイアス電圧をパラメータとしたときの光センサ回路における対数変換用トランジスタの印加電圧に対するセンサ出力の特性図である。
【図７】光センサ回路における対数変換用トランジスタの印加電圧の変化に対するフォトダイオードの寄生容量の変化状態を示す特性図である。
【図８】本発明の一実施例を示すイメージセンサの簡略回路構成図である。
【図９】本発明の他の実施例を示すイメージセンサの簡略回路構成図である。
【図１０】本発明によるイメージセンサの具体的な回路構成例を示す図である。
【図１１】本発明によるイメージセンサの具体的な他の回路構成例を示す図である。
【図１２】図１０または図１１に示すイメージセンサにおける各部信号のタイムチャートである。
【符号の説明】
Ｑ１  対数特性変換用トランジスタ
Ｑ２  増幅用トランジスタ
Ｑ３  出力用トランジスタ
ＰＤ  フォトダイオード（光電変換素子）
Ｃ  寄生容量
Ｄ  ダイオード
Ｑ４  ＭＯＳトランジスタ
【図１】
0003861239.tif 000002
【図２】
0003861239.tif 000003
【図３】
0003861239.tif 000004
【図４】
0003861239.tif 000005
【図５】
0003861239.tif 000006
【図６】
0003861239.tif 000007
【図７】
0003861239.tif 000008
【図８】
0003861239.tif 000009
【図９】
0003861239.tif 000010
【図１０】
0003861239.tif 000011
【図１１】
0003861239.tif 000012
【図１２】
0003861239.tif 000013