(57)【特許請求の範囲】
【請求項１】
対象物との距離に応じて変化する静電容量を検出する事に依り、該対象物の表面形状を読み取る静電容量検出装置に於いて、
該静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び該個別電源線と該個別出力線との交点に設けられた静電容量検出素子とを具備し、
該静電容量検出素子は信号検出素子と信号増幅素子とを含み、
該信号検出素子は容量検出電極と容量検出誘電体膜とを含み、
該信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、
前記信号増幅用ＭＩＳ型薄膜半導体装置のソース領域は前記個別出力線に接続され、前記信号増幅用ＭＩＳ型薄膜半導体装置のドレイン領域は前記個別電源線に接続され、前記信号増幅用ゲート電極は前記容量検出電極に接続され、
前記容量検出誘電体膜は前記容量検出電極を被ってなり、
前記信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極長をＬ（μｍ）、ゲート電極幅をＷ（μｍ）、ゲート絶縁膜の厚みをｔｏｘ（μｍ）、ゲート絶縁膜の比誘電率をεｏｘとして前記信号増幅用ＭＩＳ型薄膜半導体装置のトランジスタ容量ＣＴを
ＣＴ＝ε０・εｏｘ・Ｌ・Ｗ／ｔｏｘ
にて定義し（ε０は真空の誘電率）、
前記容量検出電極の面積をＳ（μｍ２）、前記容量検出誘電体膜の厚みをｔＤ（μｍ）、前記容量検出誘電体膜の比誘電率をεＤとして前記信号検出素子の素子容量ＣＤを
ＣＤ＝ε０・εＤ・Ｓ／ｔＤ
と定義した時に（ε０は真空の誘電率）、
ＣＤ＞１０×ＣＴである事を特徴とした静電容量検出装置。
【請求項２】
対象物との距離に応じて変化する静電容量を検出する事に依り、該対象物の表面形状を読み取る静電容量検出装置に於いて、
該静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び該個別電源線と該個別出力線との交点に設けられた静電容量検出素子とを具備し、
該静電容量検出素子は信号検出素子と信号増幅素子とを含み、
該信号検出素子は容量検出電極と容量検出誘電体膜とを含み、
該信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、
前記信号増幅用ＭＩＳ型薄膜半導体装置のソース領域は前記個別出力線に接続され、前記信号増幅用ＭＩＳ型薄膜半導体装置のドレイン領域は前記個別電源線に接続され、前記信号増幅用ゲート電極は前記容量検出電極に接続され、
前記容量検出誘電体膜は前記容量検出電極を被ってなり、
前記信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極長をＬ（μｍ）、ゲート電極幅をＷ（μｍ）、ゲート絶縁膜の厚みをｔｏｘ（μｍ）、ゲート絶縁膜の比誘電率をεｏｘとして前記信号増幅用ＭＩＳ型薄膜半導体装置のトランジスタ容量ＣＴを
ＣＴ＝ε０・εｏｘ・Ｌ・Ｗ／ｔｏｘ
にて定義し（ε０は真空の誘電率）、
前記対象物が前記容量検出誘電体膜に接しずに対象物距離ｔＡを以て離れて居り、対象物容量ＣＡを真空の誘電率ε０と空気の比誘電率εＡと前記容量検出電極の面積Ｓ（μｍ２）とを用いて、
ＣＡ＝ε０・εＡ・Ｓ／ｔＡ
と定義した時に、
ＣＴ＞１０×ＣＡである事を特徴とする静電容量検出装置。
【請求項３】
対象物との距離に応じて変化する静電容量を検出する事に依り、該対象物の表面形状を読み取る静電容量検出装置に於いて、
該静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び該個別電源線と該個別出力線との交点に設けられた静電容量検出素子とを具備し、
該静電容量検出素子は信号検出素子と信号増幅素子とを含み、
該信号検出素子は容量検出電極と容量検出誘電体膜とを含み、
該信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、
前記信号増幅用ＭＩＳ型薄膜半導体装置のソース領域は前記個別出力線に接続され、前記信号増幅用ＭＩＳ型薄膜半導体装置のドレイン領域は前記個別電源線に接続され、前記信号増幅用ゲート電極は前記容量検出電極に接続され、
前記容量検出誘電体膜は前記容量検出電極を被ってなり、
前記信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極長をＬ（μｍ）、ゲート電極幅をＷ（μｍ）、ゲート絶縁膜の厚みをｔｏｘ（μｍ）、ゲート絶縁膜の比誘電率をεｏｘとして前記信号増幅用ＭＩＳ型薄膜半導体装置のトランジスタ容量ＣＴを
ＣＴ＝ε０・εｏｘ・Ｌ・Ｗ／ｔｏｘ
にて定義し（ε０は真空の誘電率）、
前記容量検出電極の面積をＳ（μｍ２）、前記容量検出誘電体膜の厚みをｔＤ（μｍ）、前記容量検出誘電体膜の比誘電率をεＤとして前記信号検出素子の素子容量ＣＤを
ＣＤ＝ε０・εＤ・Ｓ／ｔＤ
と定義した時に（ε０は真空の誘電率）、
ＣＤ＞１０×ＣＴであり、
前記対象物が前記容量検出誘電体膜に接しずに対象物距離ｔＡを以て離れて居り、対象物容量ＣＡを真空の誘電率ε０と空気の比誘電率εＡと前記容量検出電極の面積Ｓとを用いて、
ＣＡ＝ε０・εＡ・Ｓ／ｔＡ
と定義した時に、
ＣＴ＞１０×ＣＡである事を特徴とする静電容量検出装置。
【請求項４】
対象物との距離に応じて変化する静電容量を検出する事に依り、該対象物の表面形状を読み取る静電容量検出装置に於いて、
該静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び該個別電源線と該個別出力線との交点に設けられた静電容量検出素子、該Ｍ本の個別電源線に接続する電源選択回路とを具備し、
該静電容量検出素子は容量検出電極と容量検出誘電体膜と信号増幅素子とを含み、
該電源選択回路は共通電源線と電源用パスゲートとを含み、
該信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、
該電源用パスゲートはゲート電極とゲート絶縁膜と半導体膜とから成る電源パスゲート用ＭＩＳ型薄膜半導体装置から成り、
前記信号増幅素子用ＭＩＳ型薄膜半導体装置のソース領域は前記個別出力線に接続され、前記信号増幅素子用ＭＩＳ型薄膜半導体装置のドレイン領域は前記個別電源線に接続され、前記信号増幅素子用ＭＩＳ型薄膜半導体装置のゲート電極は前記容量検出電極に接続され、
前記電源パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は前記個別電源線に接続され、前記電源パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は前記共通電源線に接続され、前記電源パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極は電源選択用出力線に接続され、
前記個別出力線と前記電源選択用出力線とは第一配線にて配線され、前記個別電源線と前記共通電源線とは第二配線にて配線され、該第一配線と該第二配線とは絶縁膜を介して電気的に分離されて居り、
前記容量検出電極が第一配線にて配線されて居る事を特徴とする静電容量検出装置。
【請求項５】
対象物との距離に応じて変化する静電容量を検出する事に依り、該対象物の表面形状を読み取る静電容量検出装置に於いて、
該静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び該個別電源線と該個別出力線との交点に設けられた静電容量検出素子、該Ｍ本の個別電源線に接続する電源選択回路とを具備し、
該静電容量検出素子は容量検出電極と容量検出誘電体膜と信号増幅素子とを含み、
該電源選択回路は共通電源線と電源用パスゲートとを含み、
該信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、
該電源用パスゲートはゲート電極とゲート絶縁膜と半導体膜とから成る電源パスゲート用ＭＩＳ型薄膜半導体装置から成り、
前記信号増幅素子用ＭＩＳ型薄膜半導体装置のソース領域は前記個別出力線に接続され、前記信号増幅素子用ＭＩＳ型薄膜半導体装置のドレイン領域は前記個別電源線に接続され、前記信号増幅素子用ＭＩＳ型薄膜半導体装置のゲート電極は前記容量検出電極に接続され、
前記電源パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は前記個別電源線に接続され、前記電源パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は前記共通電源線に接続され、前記電源パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極は電源選択用出力線に接続され、
前記個別出力線と前記電源選択用出力線とは第一配線にて配線され、前記個別電源線と前記共通電源線とは第二配線にて配線され、該第一配線と該第二配線とは絶縁膜を介して電気的に分離されて居り、
前記容量検出電極が第二配線にて配線されて居る事を特徴とする静電容量検出装置。
【請求項６】
対象物との距離に応じて変化する静電容量を検出する事に依り、該対象物の表面形状を読み取る静電容量検出装置に於いて、
該静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び該個別電源線と該個別出力線との交点に設けられた静電容量検出素子、該Ｎ本の個別出力線に接続する出力信号選択回路とを具備し、
該静電容量検出素子は容量検出電極と容量検出誘電体膜と信号増幅素子とを含み、
該出力信号選択回路は共通出力線と出力信号用パスゲートとを含み、
該信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、
該出力信号用パスゲートはゲート電極とゲート絶縁膜と半導体膜とから成る出力信号パスゲート用ＭＩＳ型薄膜半導体装置から成り、
前記信号増幅素子用ＭＩＳ型薄膜半導体装置のソース領域は前記個別出力線に接続され、前記信号増幅素子用ＭＩＳ型薄膜半導体装置のドレイン領域は前記個別電源線に接続され、前記信号増幅素子用ＭＩＳ型薄膜半導体装置のゲート電極は前記容量検出電極に接続され、
前記出力信号パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は前記共通出力線に接続され、前記出力信号パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は前記個別出力線に接続され、前記出力信号パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極は出力選択用出力線に接続され、
前記個別出力線と前記共通出力線とは第一配線にて配線され、前記個別電源線と前記出力選択用出力線とは第二配線にて配線され、該第一配線と該第二配線とは絶縁膜を介して電気的に分離されて居り、
前記容量検出電極が第一配線にて配線されて居る事を特徴とする静電容量検出装置。
【請求項７】
対象物との距離に応じて変化する静電容量を検出する事に依り、該対象物の表面形状を読み取る静電容量検出装置に於いて、
該静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び該個別電源線と該個別出力線との交点に設けられた静電容量検出素子、該Ｎ本の個別出力線に接続する出力信号選択回路とを具備し、
該静電容量検出素子は容量検出電極と容量検出誘電体膜と信号増幅素子とを含み、
該出力信号選択回路は共通出力線と出力信号用パスゲートとを含み、
該信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、
該出力信号用パスゲートはゲート電極とゲート絶縁膜と半導体膜とから成る出力信号パスゲート用ＭＩＳ型薄膜半導体装置から成り、
前記信号増幅素子用ＭＩＳ型薄膜半導体装置のソース領域は前記個別出力線に接続され、前記信号増幅素子用ＭＩＳ型薄膜半導体装置のドレイン領域は前記個別電源線に接続され、前記信号増幅素子用ＭＩＳ型薄膜半導体装置のゲート電極は前記容量検出電極に接続され、
前記出力信号パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は前記共通出力線に接続され、前記出力信号パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は前記個別出力線に接続され、前記出力信号パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極は出力選択用出力線に接続され、
前記個別出力線と前記共通出力線とは第一配線にて配線され、前記個別電源線と前記出力選択用出力線とは第二配線にて配線され、該第一配線と該第二配線とは絶縁膜を介して電気的に分離されて居り、
前記容量検出電極が第二配線にて配線されて居る事を特徴とする静電容量検出装置。
【請求項８】
対象物との距離に応じて変化する静電容量を検出する事に依り、該対象物の表面形状を読み取る静電容量検出装置に於いて、
該静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び該個別電源線と該個別出力線との交点に設けられた静電容量検出素子、該Ｍ本の個別電源線に接続する電源選択回路、該Ｎ本の個別出力線に接続する出力信号選択回路とを具備し、
該静電容量検出素子は容量検出電極と容量検出誘電体膜と信号増幅素子とを含み、
該電源選択回路は共通電源線と電源用パスゲートとを含み、
該出力信号選択回路は共通出力線と出力信号用パスゲートとを含み、
該信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、
該電源用パスゲートはゲート電極とゲート絶縁膜と半導体膜とから成る電源パスゲート用ＭＩＳ型薄膜半導体装置から成り、
該出力信号用パスゲートはゲート電極とゲート絶縁膜と半導体膜とから成る出力信号パスゲート用ＭＩＳ型薄膜半導体装置から成り、
前記信号増幅素子用ＭＩＳ型薄膜半導体装置のソース領域は前記個別出力線に接続され、前記信号増幅素子用ＭＩＳ型薄膜半導体装置のドレイン領域は前記個別電源線に接続され、前記信号増幅素子用ＭＩＳ型薄膜半導体装置のゲート電極は前記容量検出電極に接続され、
前記電源パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は前記個別電源線に接続され、前記電源パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は前記共通電源線に接続され、
前記出力信号パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は前記共通出力線に接続され、前記出力信号パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は前記個別出力線に接続され、
前記電源パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極は電源選択用出力線に接続され、
前記出力信号パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極は出力選択用出力線に接続され、
前記個別出力線と前記共通出力線と前記電源選択用出力線とは第一配線にて配線され、前記個別電源線と前記共通電源線と前記出力選択用出力線とは第二配線にて配線され、該第一配線と該第二配線とは絶縁膜を介して電気的に分離されて居り、
前記容量検出電極が第一配線にて配線されて居る事を特徴とする静電容量検出装置。
【請求項９】
対象物との距離に応じて変化する静電容量を検出する事に依り、該対象物の表面形状を読み取る静電容量検出装置に於いて、
該静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び該個別電源線と該個別出力線との交点に設けられた静電容量検出素子、該Ｍ本の個別電源線に接続する電源選択回路、該Ｎ本の個別出力線に接続する出力信号選択回路とを具備し、
該静電容量検出素子は容量検出電極と容量検出誘電体膜と信号増幅素子とを含み、
該電源選択回路は共通電源線と電源用パスゲートとを含み、
該出力信号選択回路は共通出力線と出力信号用パスゲートとを含み、
該信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、
該電源用パスゲートはゲート電極とゲート絶縁膜と半導体膜とから成る電源パスゲート用ＭＩＳ型薄膜半導体装置から成り、
該出力信号用パスゲートはゲート電極とゲート絶縁膜と半導体膜とから成る出力信号パスゲート用ＭＩＳ型薄膜半導体装置から成り、
前記信号増幅素子用ＭＩＳ型薄膜半導体装置のソース領域は前記個別出力線に接続され、前記信号増幅素子用ＭＩＳ型薄膜半導体装置のドレイン領域は前記個別電源線に接続され、前記信号増幅素子用ＭＩＳ型薄膜半導体装置のゲート電極は前記容量検出電極に接続され、
前記電源パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は前記個別電源線に接続され、前記電源パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は前記共通電源線に接続され、
前記出力信号パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は前記共通出力線に接続され、前記出力信号パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は前記個別出力線に接続され、
前記電源パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極は電源選択用出力線に接続され、
前記出力信号パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極は出力選択用出力線に接続され、
前記個別出力線と前記共通出力線と前記電源選択用出力線とは第一配線にて配線され、前記個別電源線と前記共通電源線と前記出力選択用出力線とは第二配線にて配線され、該第一配線と該第二配線とは絶縁膜を介して電気的に分離されて居り、
前記容量検出電極が第二配線にて配線されて居る事を特徴とする静電容量検出装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は指紋等の微細な凹凸を有する対象物の表面形状を、対象物表面との距離に応じて変化する静電容量を検出する事に依り読み取る静電容量検出装置に関する。
【０００２】
【従来の技術】
従来、指紋センサ等に用いられる静電容量検出装置はセンサ電極と当該センサ電極上に設けられた誘電体膜とを単結晶硅素基板に形成していた（特開平１１−１１８４１５、特開２０００−３４６６０８、特開２００１−５６２０４、特開２００１−１３３２１３等）。図１は従来の静電容量検出装置の動作原理を説明している。センサ電極と誘電体膜とがコンデンサの一方の電極と誘電体膜とを成し、人体が接地された他方の電極と成る。このコンデンサーの静電容量ＣＦは誘電体膜表面に接した指紋の凹凸に応じて変化する。一方、半導体基板には静電容量ＣＳを成すコンデンサーを準備し、此等二つのコンデンサーを直列接続して、所定の電圧を印可する。斯うする事で二つのコンデンサーの間には指紋の凹凸に応じた電荷Ｑが発生する。この電荷Ｑを通常の半導体技術を用いて検出し、対象物の表面形状を読み取っていた。
【０００３】
【発明が解決しようとする課題】
しかしながら此等従来の静電容量検出装置は、当該装置が単結晶硅素基板上に形成されて居る為に、指紋センサとして用いると指を強く押しつけた際に当該装置が割れて仕舞うとの課題を有して居た。
【０００４】
更に指紋センサはその用途から必然的に２０ｍｍ×２０ｍｍ程度の大きさが求められ、静電容量検出装置面積の大部分はセンサ電極にて占められる。センサ電極は無論単結晶硅素基板上に作られるが、膨大なエネルギーと労力とを費やして作成された単結晶硅素基板の大部分（センサ電極下部）は単なる支持体としての役割しか演じてない。即ち従来の静電容量検出装置は高価なだけでは無く、多大なる無駄と浪費の上に形成されて居るとの課題を有する。
【０００５】
加えて近年、クレジットカードやキャッシュカード等のカード上に個人認証機能を設けてカードの安全性を高めるべきとの指摘が強い。然るに従来の単結晶硅素基板上に作られた静電容量検出装置は柔軟性に欠ける為に、当該装置をプラスティック基板上に作成し得ないとの課題を有している。
【０００６】
そこで本発明は上述の諸事情を鑑み、その目的とする所は安定に動作し、更に製造時に不要なエネルギーや労力を削減し得、又単結晶硅素基板以外にも作成し得る優良な静電容量検出装置を提供する事に有る。
【０００７】
【課題を解決するための手段】
本発明は対象物との距離に応じて変化する静電容量を検出する事に依り、対象物の表面形状を読み取る静電容量検出装置に於いて、静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び個別電源線と個別出力線との交点に設けられた静電容量検出素子とを具備し、此の静電容量検出素子は信号検出素子と信号増幅素子とを含み、信号検出素子は容量検出電極と容量検出誘電体膜とを含み、信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成る事を特徴とする。更に信号増幅用ＭＩＳ型薄膜半導体装置のソース領域が個別出力線に接続され、信号増幅用ＭＩＳ型薄膜半導体装置のドレイン領域が個別電源線に接続され、信号増幅用ゲート電極が容量検出電極に接続される事をも特徴と為す。又、信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極長をＬ（μｍ）、ゲート電極幅をＷ（μｍ）、ゲート絶縁膜の厚みをｔｏｘ（μｍ）、ゲート絶縁膜の比誘電率をεｏｘとして信号増幅用ＭＩＳ型薄膜半導体装置のトランジスタ容量ＣＴを
ＣＴ＝ε０・εｏｘ・Ｌ・Ｗ／ｔｏｘ
にて定義し（ε０は真空の誘電率）、容量検出電極の面積をＳ（μｍ２）、容量検出誘電体膜の厚みをｔＤ（μｍ）、容量検出誘電体膜の比誘電率をεＤとして信号検出素子の素子容量ＣＤを
ＣＤ＝ε０・εＤ・Ｓ／ｔＤ
と定義した時に（ε０は真空の誘電率）、此の素子容量ＣＤは先のトランジスタ容量ＣＴよりも十分に大きい事を特徴とする。十分に大きいとは一般的に１０倍程度以上の相違を意味するので、換言すれば素子容量ＣＤとトランジスタ容量ＣＴとが
ＣＤ＞１０×ＣＴ
との関係を満たしている事になる。本発明の静電容量検出装置では容量検出誘電体膜が静電容量検出装置の最表面に位置するのが望ましい。対象物が容量検出誘電体膜に接しずに対象物距離ｔＡを以て容量検出誘電体膜から離れて居り、対象物容量ＣＡを真空の誘電率ε０と空気の比誘電率εＡと容量検出電極の面積Ｓとを用いて、
ＣＡ＝ε０・εＡ・Ｓ／ｔＡ
と定義した時に、先のトランジスタ容量ＣＴは此の対象物容量ＣＡよりも十分に大きく成る様に静電容量検出装置を構成づける。前述の如く、１０倍程度以上の相違が認められると十分に大きいと言えるので、トランジスタ容量ＣＴと対象物容量ＣＡとが
ＣＴ＞１０×ＣＡ
との関係を満たしている事を特徴と為す。より理想的には、容量検出誘電体膜が静電容量検出装置の最表面に位置し、信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極長をＬ（μｍ）、ゲート電極幅をＷ（μｍ）、ゲート絶縁膜の厚みをｔｏｘ（μｍ）、ゲート絶縁膜の比誘電率をεｏｘとして信号増幅用ＭＩＳ型薄膜半導体装置のトランジスタ容量ＣＴを
ＣＴ＝ε０・εｏｘ・Ｌ・Ｗ／ｔｏｘ
にて定義し（ε０は真空の誘電率）、容量検出電極面積をＳ（μｍ２）、容量検出誘電体膜の厚みをｔＤ（μｍ）、容量検出誘電体膜の比誘電率をεＤとして信号検出素子の素子容量ＣＤを
ＣＤ＝ε０・εＤ・Ｓ／ｔＤ
と定義した時に（ε０は真空の誘電率）、素子容量ＣＤはトランジスタ容量ＣＴよりも十分に大きく、更に対象物が容量検出誘電体膜に接しずに対象物距離ｔＡを以て離れて居り、対象物容量ＣＡを真空の誘電率ε０と空気の比誘電率εＡと容量検出電極面積Ｓとを用いて、
ＣＡ＝ε０・εＡ・Ｓ／ｔＡ
と定義した時に、トランジスタ容量ＣＴが対象物容量ＣＡよりも十分に大く成る様に静電容量検出装置を構成づける。より具体的には素子容量ＣＤとトランジスタ容量ＣＴと対象物容量ＣＡとが
ＣＤ＞１０×ＣＴ＞１００×ＣＡ
との関係を満たす様な静電容量検出装置を特徴と為す。
【０００８】
本発明は対象物との距離に応じて変化する静電容量を検出する事に依り、対象物の表面形状を読み取る静電容量検出装置に於いて、静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び個別電源線と個別出力線との交点に設けられた静電容量検出素子、更にはＭ本の個別電源線に接続する電源選択回路とを具備し、静電容量検出素子は容量検出電極と容量検出誘電体膜と信号増幅素子とを含み、電源選択回路は共通電源線と電源用パスゲートとを含み、信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、電源用パスゲートはゲート電極とゲート絶縁膜と半導体膜とから成る電源パスゲート用ＭＩＳ型薄膜半導体装置から成る事を特徴とする。この際に信号増幅素子用ＭＩＳ型薄膜半導体装置のソース領域は個別出力線に接続され、信号増幅素子用ＭＩＳ型薄膜半導体装置のドレイン領域は個別電源線に接続され、信号増幅素子用ＭＩＳ型薄膜半導体装置のゲート電極は容量検出電極に接続され、電源パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は個別電源線に接続され、電源パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は共通電源線に接続される事をも特徴と為す。又、電源パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極は、Ｍ本の個別電源線の内からどの個別電源線を選択するかと云った信号を供給する電源選択用出力線に接続される。本発明の静電容量検出装置では個別出力線と電源選択用出力線とが第一配線にて配線され、個別電源線と共通電源線とが第二配線にて配線され、此等第一配線と第二配線とは絶縁膜を介して電気的に分離されて居る。容量検出電極は第一配線にて配線されるか、或いは第二配線にて配線される。
【０００９】
本発明は対象物との距離に応じて変化する静電容量を検出する事に依り、対象物の表面形状を読み取る静電容量検出装置に於いて、静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び個別電源線と個別出力線との交点に設けられた静電容量検出素子、更にはＮ本の個別出力線に接続する出力信号選択回路とを具備し、静電容量検出素子は容量検出電極と容量検出誘電体膜と信号増幅素子とを含み、出力信号選択回路は共通出力線と出力信号用パスゲートとを含み、信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、出力信号用パスゲートはゲート電極とゲート絶縁膜と半導体膜とから成る出力信号パスゲート用ＭＩＳ型薄膜半導体装置から成る事を特徴とする。この際に信号増幅素子用ＭＩＳ型薄膜半導体装置のソース領域は個別出力線に接続され、信号増幅素子用ＭＩＳ型薄膜半導体装置のドレイン領域は個別電源線に接続され、信号増幅素子用ＭＩＳ型薄膜半導体装置のゲート電極は容量検出電極に接続され、出力信号パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は共通出力線に接続され、出力信号パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は前記個別出力線に接続される事をも特徴と為す。又、出力信号パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極は、Ｎ本の個別出力線の内からどの個別出力線を選択するかと云った信号を供給する出力選択用出力線に接続される。本発明の静電容量検出装置では個別出力線と共通出力線とが第一配線にて配線され、個別電源線と出力選択用出力線とが第二配線にて配線され、此等第一配線と該第二配線とは絶縁膜を介して電気的に分離されて居る。容量検出電極は第一配線にて配線されるか、或いは第二配線にて配線される。
【００１０】
本発明は対象物との距離に応じて変化する静電容量を検出する事に依り、対象物の表面形状を読み取る静電容量検出装置に於いて、静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本の個別電源線と、Ｎ本の個別出力線、及び個別電源線と個別出力線との交点に設けられた静電容量検出素子、更にはＭ本の個別電源線に接続する電源選択回路と、Ｎ本の個別出力線に接続する出力信号選択回路とを具備し、静電容量検出素子は容量検出電極と容量検出誘電体膜と信号増幅素子とを含み、電源選択回路は共通電源線と電源用パスゲートとを含み、出力信号選択回路は共通出力線と出力信号用パスゲートとを含み、信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、電源用パスゲートはゲート電極とゲート絶縁膜と半導体膜とから成る電源パスゲート用ＭＩＳ型薄膜半導体装置から成り、出力信号用パスゲートはゲート電極とゲート絶縁膜と半導体膜とから成る出力信号パスゲート用ＭＩＳ型薄膜半導体装置から成る事を特徴とする。この際に信号増幅素子用ＭＩＳ型薄膜半導体装置のソース領域は個別出力線に接続され、信号増幅素子用ＭＩＳ型薄膜半導体装置のドレイン領域は個別電源線に接続され、信号増幅素子用ＭＩＳ型薄膜半導体装置のゲート電極は容量検出電極に接続され、電源パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は個別電源線に接続され、電源パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は共通電源線に接続され、出力信号パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は共通出力線に接続され、出力信号パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は個別出力線に接続される事をも特徴と為す。又、電源パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極は、Ｍ本の個別電源線の内からどの個別電源線を選択するかと云った信号を供給する電源選択用出力線に接続され、出力信号パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極は、Ｎ本の個別出力線の内からどの個別出力線を選択するかと云った信号を供給する出力選択用出力線に接続される。本発明の静電容量検出装置では個別出力線と共通出力線と電源選択用出力線とが第一配線にて配線され、個別電源線と共通電源線と出力選択用出力線とが第二配線にて配線され、此等第一配線と該第二配線とは絶縁膜を介して電気的に分離されて居る。容量検出電極は第一配線にて配線されるか、或いは第二配線にて配線される。
【００１１】
【発明の実施の形態】
本発明は対象物との距離に応じて変化する静電容量を検出する事に依り、対象物の表面形状を読み取る静電容量検出装置を金属−絶縁膜−半導体膜から成るＭＩＳ型薄膜半導体装置にて作成する。薄膜半導体装置は通常硝子基板上に作成される為に、大面積を要する半導体集積回路を安価に製造する技術として知られ、具体的に昨今では液晶表示装置等に応用されている。従って指紋センサ等に適応される静電容量検出装置を薄膜半導体装置にて作成すると、単結晶硅素基板と云った多大なエネルギーを消費して作られた高価な基板を使用する必要がなく、貴重な地球資源を浪費する事なく安価に当該装置を作成し得る。又、薄膜半導体装置は特開平１１−３１２８１１やS. Utsunomiya et. al. Society for Information Display p. 916 (2000)に開示された転写技術を適用する事で、半導体集積回路をプラスティック基板上に作成出来るので、静電容量検出装置も単結晶硅素基板から解放されてプラスティック基板上に形成し得るので有る。
【００１２】
さて、図１に示すが如き従来の動作原理を適応した静電容量検出装置を薄膜半導体装置にて作成するのは、現在の薄膜半導体装置の技術を以てしては不可能である。二つの直列接続されたコンデンサー間に誘起される電荷Ｑは非常に小さい為に、高精度感知を可能とする単結晶硅素ＬＳＩ技術を用いれば電荷Ｑを正確に読み取れるが、薄膜半導体装置ではトランジスタ特性が単結晶硅素ＬＳＩ技術程には優れず、又薄膜半導体装置間の特性偏差も大きいが故に電荷Ｑを精確に読み取れない。そこで本発明の静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本（Ｍは１以上の整数）の個別電源線と、Ｎ本（Ｎは１以上の整数）の個別出力線、及び個別電源線と個別出力線との交点に設けられた静電容量検出素子とを具備せしめ、此の静電容量検出素子は信号検出素子と信号増幅素子とを含むとの構成とする。信号検出素子は容量検出電極と容量検出誘電体膜とを含み、容量検出電極には静電容量に応じて電荷Ｑが発生する。本発明ではこの電荷Ｑを各静電容量検出素子に設けられた信号増幅素子にて増幅し、電流に変換する。具体的には信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から成り、信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極が容量検出電極に接続される。図２に本願発明の動作原理図を示す。静電容量Ｃｓを持つコンデンサーと、対象物の表面形状に応じて変化する静電容量ＣＦを有するコンデンサーとの間に発生した電荷は信号増幅用ＭＩＳ型薄膜半導体装置のゲート電位を変化させる。斯うして此の薄膜半導体装置のドレイン領域に所定の電圧を印可すると、誘起された電荷Ｑに応じて薄膜半導体装置のソースドレイン間に流れる電流Ｉは著しく増幅される。誘起された電荷Ｑ自体は何処にも流れずに保存されるので、ドレイン電圧を高くしたり或いは測定時間を長くする等で電流Ｉの測定も容易になり、従って薄膜半導体装置を用いても対象物の表面形状を十分正確に計測出来る様になる。
【００１３】
前述の如く本願発明では信号増幅素子として信号増幅用ＭＩＳ型薄膜半導体装置を用いて居る。この場合、静電容量Ｃｓを持つコンデンサーを信号増幅用ＭＩＳ型薄膜半導体装置其の物で兼用し得る。即ち静電容量Ｃｓに代わる新たな静電容量を信号増幅用ＭＩＳ型薄膜半導体装置のトランジスタ容量ＣＴとするので有る。斯うする事で静電容量検出素子から静電容量Ｃｓを持つコンデンサーを省略出来、構造が簡素化されると同時に製造工程も容易と化す。加えて図２に描かれて居る二つの電源を共通の電源Ｖｄｄとして纏める事も静電容量検出装置内に於ける余計な配線を省略し得るとの観点で効果的と言える。斯様な状態に於ける動作原理に関する等価回路図を図３に示す。対象物の表面形状に応じて変化する静電容量ＣＦを有するコンデンサーとトランジスタ容量ＣＴを有するコンデンサーとが直列に接続されて居る。厳密にはトランジスタ容量ＣＴは信号増幅用ＭＩＳ型薄膜半導体装置のドレイン電極とゲート電極との間に形成される静電容量である。図３の構成を実現させるには信号増幅用ＭＩＳ型薄膜半導体装置のソース領域を個別出力線に接続し、信号増幅用ＭＩＳ型薄膜半導体装置のドレイン領域を個別電源線に接続した上で、個別電源線に電圧Ｖｄｄを印可し、個別出力線より対象物の表面形状に応じて変化する電流Ｉを取り出せば良い。
【００１４】
斯うした発明を具現化する静電容量検出素子の構造を図４を用いて説明する。静電容量検出素子の信号増幅素子を成す信号増幅用ＭＩＳ型薄膜半導体装置はソース領域とチャンネル形成領域とドレイン領域とを含む半導体膜とゲート絶縁膜とゲート電極とを不可欠な構成要件としている。図４の構成例では此の信号増幅用ＭＩＳ型薄膜半導体装置を第一層間絶縁膜が被って居る。信号増幅用ＭＩＳ型薄膜半導体装置のソース領域には第一配線が接続され、ドレイン電極には第二配線が接続される。第一配線と第二配線との間には第二層間絶縁膜が設けられ、第一配線と第二配線とを電気的に分離している。静電容量検出素子の信号検出素子を成す容量検出電極は信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極に接続され、第二層間絶縁膜上に形成される。容量検出電極上は容量検出誘電体膜が被い、容量検出誘電体膜は静電容量検出装置の最表面に位置する。容量検出誘電体膜は静電容量検出装置の保護膜の役割も同時に演ずる。図４では容量検出電極は第二配線にて形成されているが、容量検出電極を第一配線にて形成しても良い。図４の構成にて容量検出電極を第一配線で形成すると、図４で容量検出誘電体膜と記載してある膜と第二層間絶縁膜とが実際の容量検出誘電体膜となる。又、第二配線を第一層間絶縁膜上に形成し、第一配線を第二層間絶縁膜上に形成する事で容量検出電極を第一配線にて作成する事も可能となる。
【００１５】
上述の構成にて本願発明の信号増幅用ＭＩＳ型薄膜半導体装置が効果的に信号増幅の機能を果たす為には、信号増幅用ＭＩＳ型薄膜半導体装置のトランジスタ容量ＣＴや信号検出素子の素子容量ＣＤを適切に定めねばならない。次に此等の関係を図５を用いて説明する。
【００１６】
まず、測定対処物の凸部が容量検出誘電体膜に接しており、対象物が電気的に接地されて居る状況を考える。具体的には静電容量検出装置を指紋センサとして用い、この静電容量検出装置表面に指紋の山が接している状態の検出を想定する。信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極長をＬ（μｍ）、ゲート電極幅をＷ（μｍ）、ゲート絶縁膜の厚みをｔｏｘ（μｍ）、ゲート絶縁膜の比誘電率をεｏｘとして信号増幅用ＭＩＳ型薄膜半導体装置のトランジスタ容量ＣＴを
ＣＴ＝ε０・εｏｘ・Ｌ・Ｗ／ｔｏｘ
と定義する。ここでε０は真空の誘電率で有る。更に、容量検出電極の面積をＳ（μｍ２）、容量検出誘電体膜の厚みをｔＤ（μｍ）、容量検出誘電体膜の比誘電率をεＤとして信号検出素子の素子容量ＣＤを
ＣＤ＝ε０・εＤ・Ｓ／ｔＤ
と定義する（ε０は真空の誘電率）。対象物表面が素子容量ＣＤの接地電極となり、容量検出電極が容量検出誘電体膜を挟んで他方の電極に相当する。容量検出電極は信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極に接続されて居るので、トランジスタ容量ＣＴを持コンデンサーと素子容量ＣＤを持つコンデンサーとが直列に接続される事に成る。此等二つの直列コンデンサーに電圧Ｖｄｄが印可されるのである（図５Ａ）。印可電圧は静電容量に応じて分割されるから、この状態にて信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極に掛かる電圧ＶＧＴは
【００１７】
【数１】
0003858728.tif 000002
となる。従って、素子容量ＣＤがトランジスタ容量ＣＴよりも十分に大きい時
【００１８】
【数２】
0003858728.tif 000003
には、ゲート電圧は
【００１９】
【数３】
0003858728.tif 000004
と近似され、ゲート電極には殆ど電圧が掛からない。その結果、信号増幅用ＭＩＳ型薄膜半導体装置はオフ状態となり、電流Ｉは窮めて小さくなる。結局、指紋の山に相当する対象物の凸部が静電容量検出装置に接した時に信号増幅素子が殆ど電流を流さない為には、静電容量検出素子を構成するゲート電極長やゲート電極幅、ゲート絶縁膜材質、ゲート絶縁膜厚、容量検出電極面積、容量検出誘電体膜材質、容量検出誘電体膜厚などを、素子容量ＣＤがトランジスタ容量ＣＴよりも十分に大きくなる様に設定せねばならない訳で有る。一般に「十分に大きい」とは１０倍程度の相違を意味する。換言すれば素子容量ＣＤとトランジスタ容量ＣＴとが
ＣＤ＞１０×ＣＴ
との関係を満たせば良い。この場合、ＶＧＴ/Ｖｄｄは０．１程度以下となり薄膜半導体装置はオン状態には成り得ない。対象物の凸部を確実に検出するには、対象物の凸部が静電容量検出装置に接した時に、信号増幅用ＭＩＳ型薄膜半導体装置がオフ状態に成る事が重要である。従って電源電圧Ｖｄｄに正電源を用いる場合には信号増幅用ＭＩＳ型薄膜半導体装置として、ゲート電圧がゼロ近傍でドレイン電流が流れないエンハンスメント型（ノーマリーオフ型）Ｎ型トランジスタを用いるのが好ましい。より理想的には、伝達特性に於けるドレイン電流が最小値となるゲート電圧（最小ゲート電圧）をＶｍｉｎとして、この最小ゲート電圧が
０＜Ｖｍｉｎ＜０．１×Ｖｄｄ
との関係を満たす様な信号増幅用Ｎ型ＭＩＳ薄膜半導体装置を使用する。反対に電源電圧Ｖｄｄに負電源を用いる場合には信号増幅用ＭＩＳ型薄膜半導体装置として、ゲート電圧がゼロ近傍でドレイン電流が流れないエンハンスメント型（ノーマリーオフ型）Ｐ型トランジスタを用いる。理想的には信号増幅用Ｐ型ＭＩＳ薄膜半導体装置の最小ゲート電圧Ｖｍｉｎが
０．１×Ｖｄｄ＜Ｖｍｉｎ＜０
との関係を満たす信号増幅用Ｐ型ＭＩＳ薄膜半導体装置を使用する事である。斯うする事に依り対象物の凸部を、電流値Ｉが非常に小さいとの形態にて確実に検出し得るので有る。
【００２０】
次に対象物が容量検出誘電体膜に接しずに対象物距離ｔＡを以て容量検出誘電体膜から離れて居る状況を考える。即ち測定対処物の凹部が容量検出誘電体膜上に有り、更に対象物が電気的に接地されて居る状況で有る。具体的には静電容量検出装置を指紋センサとして用いた時に、静電容量検出装置表面に指紋の谷が来て居る状態の検出を想定する。先にも述べた様に、本発明の静電容量検出装置では容量検出誘電体膜が静電容量検出装置の最表面に位置するのが望ましい。この時の等価回路図を図５Ｂに示す。容量検出誘電体膜に対象物表面が接していないので、容量検出誘電体膜と対象物表面との間には空気を誘電体とした新たなコンデンサーが形成される。此を対象物容量ＣＡと名付け、真空の誘電率ε０と空気の比誘電率εＡと容量検出電極の面積Ｓとを用いて、
ＣＡ＝ε０・εＡ・Ｓ／ｔＡ
と定義する。斯うして対象物が容量検出誘電体膜から離れた状態では、トランジスタ容量ＣＴと素子容量ＣＤと対象物容量ＣＡとを持つ三つのコンデンサーが直列に接続され、此等三つのコンデンサーに電圧Ｖｄｄが印可される事になる（図５Ｂ）。印可電圧は静電容量に応じて三つのコンデンサー間で分割されるので、この状態にて信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極に掛かる電圧ＶＧＶは
【００２１】
【数４】
0003858728.tif 000005
となる。一方、本発明では対象物が静電容量検出装置に接した時にドレイン電流が非常に小さくなる様に
【００２２】
【数５】
0003858728.tif 000006
との条件を満たすべく静電容量検出素子を作成して在るので、ＶＧＶは更に
【００２３】
【数６】
0003858728.tif 000007
と近似される。結局、トランジスタ容量ＣＴが対象物容量ＣＡよりも十分に大きければ、
【００２４】
【数７】
0003858728.tif 000008
ゲート電圧ＶＧＶは
【００２５】
【数８】
0003858728.tif 000009
と、電源電圧Ｖｄｄに略等しくする事が可能と化す。この結果、信号増幅用ＭＩＳ型薄膜半導体装置をオン状態と出来、電流Ｉは窮めて大きくなる。指紋の谷に相当する対象物の凹部が静電容量検出装置上に来た時に信号増幅素子が大電流を通す為には、信号増幅素子を構成するゲート電極長やゲート電極幅、ゲート絶縁膜材質、ゲート絶縁膜厚などを、トランジスタ容量ＣＴが対象物容量ＣＡよりも十分に大きくなる様に構成付ける必要がある。先に述べた如く、１０倍程度の相違が認められると一般に十分に大きいと言えるので、トランジスタ容量ＣＴと対象物容量ＣＡとが
ＣＴ＞１０×ＣＡ
との関係を満たせば良い。この場合、ＶＧＴ/Ｖｄｄは０．９１程度以上となり薄膜半導体装置は容易にオン状態と化す。対象物の凹部を確実に検出するには、対象物の凹部が静電容量検出装置に近づいた時に、信号増幅用ＭＩＳ型薄膜半導体装置がオン状態に成る事が重要である。電源電圧Ｖｄｄに正電源を用いる場合には信号増幅用ＭＩＳ型薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｎ型トランジスタを用ており、このトランジスタの閾値電圧ＶｔｈがＶＧＶよりも小さいのが好ましい。より理想的には、
０＜Ｖｔｈ＜０．９１×Ｖｄｄ
との関係を満たす様な信号増幅用Ｎ型ＭＩＳ薄膜半導体装置を使用する。反対に電源電圧Ｖｄｄに負電源を用いる場合には信号増幅用ＭＩＳ型薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｐ型トランジスタを用ており、理想的には信号増幅用Ｐ型ＭＩＳ薄膜半導体装置の閾値電圧ＶｔｈがＶＧＶよりも大きいのが好ましい。より理想的には、
０．９１×Ｖｄｄ＜Ｖｔｈ＜０
との関係を満たす信号増幅用Ｐ型ＭＩＳ薄膜半導体装置を使用する事である。斯うする事に依り対象物の凹部が、電流値Ｉが非常に大きいとの形態にて確実に検出されるに至る。
【００２６】
結局、指紋の山等に相当する対象物の凸部が静電容量検出装置に接した時に信号増幅素子が殆ど電流を通さず、同時に指紋の谷等に相当する対象物の凹部が静電容量検出装置に近づいた時に信号増幅素子が大きな電流を通して対象物の凹凸を正しく認識するには、静電容量検出素子にて容量検出誘電体膜が静電容量検出装置の最表面に位置し、信号増幅用ＭＩＳ型薄膜半導体装置のゲート電極長Ｌ（μｍ）やゲート電極幅Ｗ（μｍ）、ゲート絶縁膜の厚みｔｏｘ（μｍ）、ゲート絶縁膜の比誘電率εｏｘ、容量検出電極面積Ｓ（μｍ２）、容量検出誘電体膜の厚みｔＤ（μｍ）、容量検出誘電体膜の比誘電率εＤを素子容量ＣＤがトランジスタ容量ＣＴよりも十分に大きくなる様に設定する必要があり、且つ対象物が容量検出誘電体膜に接しずに対象物距離ｔＡを以て離れて居る際にトランジスタ容量ＣＴが対象物容量ＣＡよりも十分に大く成る様に静電容量検出装置を構成づけるのが理想的と言える。より具体的には素子容量ＣＤとトランジスタ容量ＣＴと対象物容量ＣＡとが
ＣＤ＞１０×ＣＴ＞１００×ＣＡ
との関係を満たす様に静電容量検出装置を特徴付ける。又、電源電圧Ｖｄｄに正電源を用いる場合には信号増幅用ＭＩＳ型薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｎ型トランジスタを用いるのが好まく、此のＮ型トランジスタの最小ゲート電圧は
０＜Ｖｍｉｎ＜０．１×Ｖｄｄ
との関係を満たし、更に閾値電圧ＶｔｈがＶＧＶよりも小さく、具体的には
０＜Ｖｔｈ＜０．９１×Ｖｄｄ
との関係を満たしているエンハンスメント型Ｎ型トランジスタを用いるのが理想的である。反対に電源電圧Ｖｄｄに負電源を用いる場合には信号増幅用ＭＩＳ型薄膜半導体装置としてエンハンスメント型（ノーマリーオフ型）Ｐ型トランジスタを用いるのが好ましく、此のＰ型トランジスタの最小ゲート電圧Ｖｍｉｎは
０．１×Ｖｄｄ＜Ｖｍｉｎ＜０
との関係を満たし、更に閾値電圧ＶｔｈがＶＧＶよりも大きく、具体的には
０．９１×Ｖｄｄ＜Ｖｔｈ＜０
との関係を満たしているエンハンスメント型Ｐ型トランジスタを用いるのが理想的である。
【００２７】
次に本発明に依る静電容量検出装置の全体構成を図６を用いて説明する。対象物の表面形状を読み取る静電容量検出装置はＭ行Ｎ列の行列状に配置されたＭ本（Ｍは１以上の整数）の個別電源線と、Ｎ本（Ｎは１以上の整数）の個別出力線、及び個別電源線と個別出力線との交点に設けられた静電容量検出素子とを最小限の構成要素としている。此等に加えて本発明に依る静電容量検出装置はＭ本の個別電源線に接続する電源選択回路や、Ｎ本の個別出力線に接続する出力信号選択回路のどちらか一方、或いは両者をも具備して居ても良い。静電容量検出素子は容量検出電極と容量検出誘電体膜と信号増幅素子とを含み、対象物との距離に応じて変化する静電容量を検出する。静電容量検出素子がＭ行Ｎ列の行列状に配置されているので、対象物の表面形状を読み取るには行と列とを其々順次走査してＭ×Ｎ個の静電容量検出素子を適当な順番に選択して行かねばならない。各静電容量検出素子に如何なる順序にて電源を供給して行くかを定めるのが電源選択回路である。電源選択回路は少なくとも共通電源線と電源用パスゲートとを含んで居り、Ｍ本の個別電源線の何れに電源供給するかを選択する。此とは対照的に各静電容量検出素子から如何なる順序にて検出された信号を読み出すかを定めるのが出力信号選択回路である。出力信号選択回路は少なくとも共通出力線と出力信号用パスゲートとを含んで居り、Ｎ本の個別出力線の何れから出力信号を取り出すかを選択する。
【００２８】
静電容量検出素子内の信号増幅素子はゲート電極とゲート絶縁膜と半導体膜とから成る信号増幅用ＭＩＳ型薄膜半導体装置から構成される。又、電源用パスゲートもゲート電極とゲート絶縁膜と半導体膜とから成る電源パスゲート用ＭＩＳ型薄膜半導体装置から構成され、出力信号用パスゲートもゲート電極とゲート絶縁膜と半導体膜とから成る出力信号パスゲート用ＭＩＳ型薄膜半導体装置から成る。本願発明では信号増幅素子用ＭＩＳ型薄膜半導体装置のソース領域は個別出力線に接続され、信号増幅素子用ＭＩＳ型薄膜半導体装置のドレイン領域は個別電源線に接続され、信号増幅素子用ＭＩＳ型薄膜半導体装置のゲート電極は容量検出電極に接続される。（図６ではＭＩＳ型薄膜半導体装置のソース領域をＳ、ドレイン領域をＤ、ゲート電極をＧにて表示して居る。）斯うして個別電源線と個別出力線とは、容量検出電極にて検出された電荷Ｑに感応するチャンネル形成領域を介在してお互いに接続される。
【００２９】
一方、電源パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は個別電源線に接続され、電源パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は共通電源線に接続され、電源パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極はＭ本の個別電源線の内からどの個別電源線を選択するかと云った信号を供給する電源選択用出力線に接続される。電源選択用出力線は一例として電源用シフトレジスタの各出力段となし得るし（図６の場合）、或いは電源用シフトレジスタに代わる電源用デコーダーの各出力段ともなし得る。電源用シフトレジスタはＭ個の出力段に転送されて来た選択信号を順次供給して行く。又、電源用デコーダーはデコーダーへの入力信号に応じてＭ個の出力段から特定の出力段を選定する。斯うしてＭ個の電源用パスゲートには順次選択信号が入力され、結果としてＭ本の個別電源線が共通電源線と順次電気的な導通が取られて行く。信号増幅素子用ＭＩＳ薄膜半導体装置のドレイン領域は個別電源線に接続しているので、選択された個別電源線に接続する信号増幅素子は一斉に対象物の表面形状に応じた電流を各個別出力線に供給する事に成る。
【００３０】
本願発明では出力信号パスゲート用ＭＩＳ型薄膜半導体装置のソース領域は共通出力線に接続され、出力信号パスゲート用ＭＩＳ型薄膜半導体装置のドレイン領域は個別出力線に接続され、出力信号パスゲート用ＭＩＳ型薄膜半導体装置のゲート電極はＮ本の個別出力線の内からどの個別出力線を選択するかと云った信号を供給する出力選択用出力線に接続されて居る。出力選択用出力線は一例として出力信号用シフトレジスタの各出力段となし得るし（図６の場合）、或いは出力信号用シフトレジスタに代わる出力信号用デコーダーの各出力段ともなし得る。出力信号用シフトレジスタはＮ個の出力段に転送されて来た選択信号を順次供給して行く。又、出力信号用デコーダーはデコーダーへの入力信号に応じてＭ個の出力段から特定の出力段を選定する。斯うしてＮ個の出力信号用パスゲートには順次適時選択信号が入力され、結果としてＮ本の個別出力線が共通出力線と順次電気的な導通が取られて行く。信号増幅素子用ＭＩＳ型薄膜半導体装置のソース領域は個別出力線に接続しているので、電源選択回路にて選択された個別電源線に接続するＮ個の信号増幅素子の内で唯一出力信号選択回路にて選択された個別出力線に接続する信号増幅素子だけが、対象物の表面形状に応じた電流を共通出力線に供給する事に成る。以降同様にして、Ｍ本の個別出力線の内の一本が選択された状態にてＮ本の個別出力線を順次走査して行く事で、Ｍ行Ｎ列の行列状静電容量検出素子からの信号が順番に共通出力線に供給されて行くのである。
【００３１】
斯うした構成にて静電容量検出装置が機能する為には、個別出力線と共通出力線と電源選択用出力線とが第一配線にて配線され、個別電源線と共通電源線と出力選択用出力線とが第二配線にて配線され、此等第一配線と該第二配線とは絶縁膜を介して電気的に分離される必要が有る。容量検出電極は第一配線にて配線されても良いし、或いは第二配線にて配線されても良い。斯うした構成を成す事で余分な配線を除去し、以て各配線間に生ずる寄生容量を最小化せしめ、故に微少な静電容量を高感度にて検出せしめる訳である。
【００３２】
斯様な静電容量検出素子は前述の転写技術を用いて、プラスティック基板上に形成され得る。単結晶硅素技術に基づく指紋センサはプラスティック上では直ぐに割れてしまったり、或いは十分な大きさを有さぬが為に実用性に乏しい。これに対して本願発明に依るプラスティック基板上の静電容量検出素子は、プラスティック基板上で指を被うに十分に大きい面積としても静電容量検出素子が割れる心配もなく、プラスティック基板上での指紋センサとして利用し得る。具体的には本願発明により個人認証機能を兼ね備えたスマートカードが実現される。個人認証機能を備えたスマートカードはキャッシュカード(bankcard)やクレジットカード(credit card)、身分証明書(Identity card)等で使用され、此等のセキュリティーレベルを著しく高めた上で尚、個人指紋情報をカード外に流出させずに保護するとの優れた機能を有する。
【００３３】
（実施例１）
ガラス基板上に薄膜半導体装置からなる静電容量検出装置を製造した上で、此の静電容量検出装置を特開平１１−３１２８１１やS. Utsunomiya et. al. Society for Information Display p. 916 (2000)に開示された転写技術を用いてプラスティック基板上に転写し、プラスティック基板上に静電容量検出装置を作成した。静電容量検出装置は４００行４００列の行列状に並んだ静電容量検出素子から構成される。行列部の大きさは２０．３２ｍｍ角の正方形である。
【００３４】
基板は厚み４００μｍのポリエーテルスルフォン（ＰＥＳ）である。信号増幅用ＭＩＳ型薄膜半導体装置も出力信号パスゲート用ＭＩＳ型薄膜半導体装置も、電源パスゲート用ＭＩＳ型薄膜半導体装置も、出力信号用シフトレジスタを構成するＭＩＳ型薄膜半導体装置も、電源用シフトレジスタを構成するＭＩＳ型薄膜半導体装置も、総て同じ断面構造を有する薄膜トランジスタにて作られている。薄膜トランジスタは図４に示すトップゲート型で工程最高温度４２５℃の低温工程にて作成される。半導体膜はレーザー結晶化にて得られた多結晶硅素薄膜でその厚みは５９ｎｍである。又、ゲート絶縁膜は化学気相堆積法（ＣＶＤ法）にて形成された４８ｎｍ厚の酸化硅素膜で、ゲート電極は厚み４００ｎｍのタンタル薄膜から成る。ゲート絶縁膜を成す酸化硅素膜の比誘電率はＣＶ測定により略３．９と求められた。第一層間絶縁膜と第二層間絶縁膜は原料物質としてテトラエチルオーソシリケート（ＴＥＯＳ：Ｓｉ（ＯＣＨ２ＣＨ３）４）と酸素とを用いてＣＶＤ法にて形成した酸化硅素膜である。第一層間絶縁膜はゲート電極（本実施例では４００ｎｍ）よりも２０％程度以上厚く、第二層間絶縁膜よりも薄いのが望ましい。斯うするとゲート電極を確実に覆って、ゲート電極と第一配線乃至は第二配線との短絡を防止し、同時に第二層間絶縁膜を厚くし得るからである。本実施例では第一層間絶縁膜を５００ｎｍとした。第二層間絶縁膜は第一配線と容量検出電極とを分離して居る。従って第一配線と容量検出電極との間に生ずる寄生容量を最小とし、好感度の静電容量検出装置を実現するには第二層間絶縁膜の誘電率は出来る限り小さく、その厚みは出来る限り厚い方が好ましい。而るにＣＶＤ法にて積層された酸化硅素膜の総厚みが２μｍ程度を越えると酸化膜に亀裂が生ずる場合があり、歩留まりの低下をもたらす。従って第一層間絶縁膜と第二層間絶縁膜との和は２μｍ程度以下とする。斯うする事で静電容量検出装置の生産性が向上する。先にも述べた様に第二層間絶縁膜は厚い方が好ましいので、第一層間絶縁膜よりも厚くする。第一層間絶縁膜はゲート電極よりも２０％程度以上厚く、第二層間絶縁膜は第一層間絶縁膜よりも厚く、第一層間絶縁膜と第二層間絶縁膜との和は２μｍ程度以下が理想的と言える。本実施例では第二層間絶縁膜の厚みを１μｍとした。第一配線と第二配線は何れも５００ｎｍ厚のアルミニウムより成り、配線幅は５μｍである。第一配線に依り電源選択用出力線と共通出力線、及び個別出力線が形成され、第二配線にて個別電源線と共通電源線、出力選択用出力線、及び容量検出電極が形成された。個別電源線と容量検出電極との間隔は５μｍで、個別出力線と容量検出電極との間隔も矢張り５μｍである。本実施例では静電容量検出装置を成す行列のピッチを５０.８μｍとし、解像度を５００ｄｐｉ（dots per inch）としている。従って容量検出電極は４０．８μｍ×４０．８μｍの大きさとなる。容量検出誘電体膜は厚み４００ｎｍの窒化硅素膜にて形成された。ＣＶ測定からこの窒化硅素膜の比誘電率は略７．５であったから、素子容量ＣＤは凡そ２７６ｆＦ（フェムトファラッド）となる。本実施例の静電容量検出装置を指紋センサと想定すると、指紋の凹凸は４０μｍ程度なので、��電容量検出装置表面に指紋の谷が来た時の対象物容量ＣＡは０．３６８ｆＦと計算される。一方、信号増幅用ＭＩＳ薄膜半導体装置のゲート電極長Ｌを４μｍとし、ゲート電極幅Ｗを５μｍとしたから、トランジスタ容量ＣＴは凡そ１４．４ｆＦとなる。斯うして本実施例に示す静電容量検出素子は
ＣＤ＞１０×ＣＴ＞１００×ＣＡ
との関係を満たす。斯くして電源電圧Ｖｄｄを３．３Ｖとすると、指紋の山が静電容量検出装置表面に接した時に信号増幅用ＭＩＳ薄膜半導体装置のゲート電極に印可される電圧ＶＧＴは０．１６Ｖとなり、指紋の谷が来た時に此のゲート電極に印可される電圧ＶＧＶは３．２２Ｖとなる。
【００３５】
図７には本実施例にて用いたＭＩＳ型薄膜半導体装置の伝達特性を示す。出力信号用シフトレジスタと電源用シフトレジスタはＣＭＯＳ構成とされ、信号増幅用ＭＩＳ型薄膜半導体装置と電源パスゲート用ＭＩＳ型薄膜半導体装置、及び出力信号パスゲート用ＭＩＳ型薄膜半導体装置はＮＭＯＳトランジスタにて形成された。信号増幅用Ｎ型ＭＩＳ薄膜半導体装置の最小ゲート電圧Ｖｍｉｎは０．１Ｖで有り、
０＜Ｖｍｉｎ＜０．１×Ｖｄｄ＝０．３３Ｖ
との関係を満たして居る。又、閾値電圧Ｖｔｈは１．４７Ｖで、矢張り
０＜Ｖｔｈ＜０．９１×Ｖｄｄ＝３．００Ｖ
との関係を満たして居る。この結果、指紋の山が静電容量検出装置表面に接した時に信号増幅素子から出力される電流値は５．６×１０−１３Ａと窮めて微弱となる。反対に指紋の谷が来た時には信号増幅素子から２．４×１０−５Ａと大きな電流が出力され、指紋等の凹凸情報を精度良く検出するに至った。
【００３６】
【発明の効果】
以上詳述してきた様に、従来の単結晶硅素基板を用いた技術では数ｍｍ×数ｍｍ程度の小さな静電容量検出装置しかプラスティック基板上に形成出来なかったが、本願発明に依るとその百倍もの面積を有する静電容量検出装置をプラスティク基板上に作成する事が実現し、しかも対象物の凹凸情報を窮めて高精度に検出出来る様になった。その結果、例えはスマートカードのセキュリティーレベルを著しく向上せしめるとの効果が認められる。又、単結晶硅素基板を用いた従来の静電容量検出装置は装置面積の極一部しか単結晶硅素半導体を利用して居らず、莫大なエネルギーと労力とを無駄に費やしていた。これに対し本願発明では斯様な浪費を排除し、地球環境の保全に役立つとの効果を有する。
【図面の簡単な説明】
【図１】  従来技術に於ける動作原理を説明した図。
【図２】  本願発明に於ける動作原理を説明した図。
【図３】  本願発明に於ける動作原理を説明した図。
【図４】  本願発明の素子構造を説明した図。
【図５】  本願発明の原理を説明した図。
【図６】  本願発明全体構成を説明した図。
【図７】  本実施例にて用いた薄膜半導体装置の伝達特性図。
【図１】
0003858728.tif 000010
【図２】
0003858728.tif 000011
【図３】
0003858728.tif 000012
【図４】
0003858728.tif 000013
【図５】
0003858728.tif 000014
【図６】
0003858728.tif 000015
【図７】
0003858728.tif 000016