(57)【特許請求の範囲】
【請求項１】
信号源とトンネル接合素子を接続する同調回路において，
トンネル接合素子との接続を多段接続し，互いに隣り合うトンネル接合素子の特性インピーダンスは異なるものであって，信号源と信号源から一番離れたところにあるトンネル接合素子とのインピーダンス整合をとるようにしたものであることを特徴とするトンネル接合素子を用いた同調回路。
【請求項２】
信号源と多段に接続されたトンネル接合素子との間にインピーダンス整合用のマイクロストリップ線路が挿入されていることを特徴とする請求項１に記載のトンネル接合素子を用いた同調回路。
【請求項３】
各トンネル接合素子の長さはそれぞれ四分の一波長であることを特徴とする請求項１に記載のトンネル接合素子を用いた同調回路。
【請求項４】
該マイクロストリップ線路および該マイクロストリップ線路に接続されるトンネル接合素子Ａの長さはそれぞれ四分の一波長であり，該トンネル接合素子Ａに接続されるトンネル接合素子Ｂの長さは四分の三波長であることを特徴とする請求項２に記載のトンネル接合素子を用いた同調回路。
【請求項５】
信号源に接続される超伝導体の上部電極とトンネル接合と超伝導体の下部電極により構成されるトンネル接合素子を複数個備え，多段接続されるものであって，隣り合うトンネル接合素子の特性インピーダンスは異なり，信号源と信号源から一番離れたところにあるトンネル接合素子とのインピーダンス整合をとるようにしたものであることを特徴とする超伝導集積回路。
【請求項６】
信号源とトンネル接合素子との間にインピーダンス整合用のマイクロストリップ線路が挿入されているものであって，マイクロストリップ線路の下部電極はトンネル接合素子の下部電極と共通接続されることを特徴とする請求項５に記載の超伝導集積回路。
【請求項７】
各トンネル接合素子の長さは四分の一波長であることを特徴とする請求項５に記載の超伝導集積回路。
【請求項８】
該マイクロストリップ線路および該マイクロストリップ線路に接続されるトンネル接合素子Ａの長さはそれぞれ四分の一波長であり，該トンネル接合素子Ａに接続されるトンネル接合素子Ｂの長さは四分の三波長であることを特徴とする請求項６に記載の超伝導集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はトンネル接合素子を用いた同調回路およびその超伝導集積回路に関するものである。サブミリ波帯域で共振特性の比帯域が小さく，周波数帯域が広い同調回路が超高周波電磁波の受信器，増幅器等において求められている。本発明は，広い周波数帯域で反射係数の小さい周波数特性をもつトンネル接合素子を用いた同調回路に関するものである。
【０００２】
【従来の技術】
従来，超伝導を利用した同調回路は，信号源に通過する信号の四分の一波長の長さのマイクロストリップ線路を接続してインピーダンス整合し，その先に半波長または一波長のトンネル接合素子を接続した回路が知られている。
【０００３】
図１１はトンネル接合素子としてＳＩＳ接合素子を使用した従来の同調回路の例を示す。図１１において，１は信号入力部であって，信号源である。２は四分の一波長マイクロストリップ線路であり，入力信号の四分の一波長の長さのマイクロストリップ線路である。１０は一波長のＳＩＳ接合素子であり，超伝導体の電極をもつトンネル接合素子である。１１は接地である。Ｚ0 は信号入力部の内部インピーダンスである。
【０００４】
図１２（ａ）は図１１の構成の信号入力部を含む平面図であり，図１２（ｂ）は断面図である。図１２（ａ）において，アンテナ１とアンテナ２により信号入力部を構成する。２は四分の一波長マイクロストリップ線路であり，１０は一波長ＳＩＳ接合素子である。
【０００５】
図１２（ｂ）において，４０は基板である。４１はＳＩＳ接合素子の上部電極，５１はマイクロストリップ線路（上部線路），７１はアンテナ１，７２はアンテナ２であって，アンテナ１はマイクロストリップ線路５１と一体であり，アンテナ２は下部電極４３と一体である。アンテナ１およびアンテナ２は超伝導体（ニオブ（Ｎｂ））で構成される。４２はＳＩＳ接合素子のトンネル接合であり，ＡｌＯｘの薄い絶縁層である。４３は下部電極であって，超伝導体（Ｎｂ）で構成され，マイクロストリップ線路，ＳＩＳ接合素子に共通の下部電極である。下部電極４３は接地電極になるものである。
【０００６】
図１２（ｂ）におけるＳＩＳ接合素子の幅は，０．６μｍであり，長さは８．６８μｍ（１波長）である。マイクロストリップ線路の幅は３．５μｍであり，長さは４４．２μｍ（四分の一波長）である。
【０００７】
図１３（ａ），（ｂ）は図１１（ａ），（ｂ）の同調回路の特性を示す。図１３（ａ）はスミスチャートであり，入力信号の周波数を変化させた時の軌跡を示す。図１３（ｂ）は周波数とパワーに対する反射率の関係を示す。図１３（ｂ）の反射率の−１０ｄＢが図８（ａ）の反射率（反射係数に同じ）０．３の円に相当する。信号入力部の内部インピーダンスＺ0 は４０Ωとした。
【０００８】
反射率で−１０ｄＢ以下の反射率の同調回路が必要とされる。図１３（ｂ）に示されるように，−１０ｄＢ以下の周波数帯域は約６５０ＧＨｚから６７５ＧＨｚである。
【０００９】
【発明が解決しようとする課題】
図１１に示す従来のものは，ＳＩＳ接合素子のＱファクタでのみ帯域幅がきまり，Ｑの高いものほど帯域は狭かった。また，一般に，ＳＩＳ接合素子は流す電流密度が大きければＱが小さくなり，電流密度が小さければＱは大きくなる。電流密度を大きくしてＱを低くすれば，広帯域化できるが，ＳＩＳ接合素子の電流密度を大きくとることは困難なことである。そのため，従来のＳＩＳ接合素子を使用した同調回路は周波数帯域を広帯域化することが難しかった。
【００１０】
【課題を解決するための手段】
本発明は，特性インピーダンスの異なるＳＩＳ接合素子を多段に接続することにより信号源のインピーダンスと終段のＳＩＳ接合素子の入力インピーダンスとの整合をとるようにして，電流密度を小さくとりながら通過する周波数の帯域幅を広げるようにしたもので，次のような構成のものである。
【００１１】
本発明の同調回路は，信号源とトンネル接合素子を接続する同調回路において，トンネル接合素子との接続を多段接続し，互いに隣り合うトンネル接合素子の特性インピーダンスは異なるものであって，信号源と信号源から一番離れたところにあるトンネル接合素子とのインピーダンス整合をとるようにした構成をもつ。
【００１２】
本発明の超伝導集積回路は，信号源に接続される超伝導体の上部電極とトンネル接合と超伝導体の下部電極により構成されるトンネル接合素子を複数個備え，多段接続されるものであって，隣り合うトンネル接合素子の特性インピーダンスは異なり，信号源と信号源から一番離れたところにあるトンネル接合素子とのインピーダンス整合をとる構成をもつ。
【００１３】
【発明の実施の形態】
図１は本発明の原理的な構成を示す。各セクション（段階）のＳＩＳ接合の断面的な構造を図２に示し，マイクロストリップ線路の断面的な構造を図３に示す（図１ではマイクロストリップ線路は含まれていない。マイロクストリップ線路を含む構成は図９参照）。
【００１４】
図１において，１は信号入力部（信号源）である。１１は接地である。２１，２２，２３，２４および２５はＳＩＳ接合素子である。図２において，４１は上部電極であり，４３は下部電極である。上部電極４１と下部電極４３は，超伝導体であり，例えばＮｂで作られる。４２はトンネル接合であり，例えばＡｌＯｘで作られる。ＷJ は上部電極の幅である。ｄn は長さである。ｄSUは上部電極の厚さである。ｄSLは下部電極の厚さである。Ｓはトンネル接合の厚さである。
【００１５】
図３はマアイクロストリップ線路であって，四分の一波長の長さをもち，信号源とＳＩＳ接合素子の間に挿入されて，インピーダンス整合するものである（図９参照）。図３において，５１はマイクロストリップ線路であって，超伝導体であり，例えばＮｂである。５２は絶縁層であって，例えばＳｉＯである。４３はマイクロストリップ線路の下部電極であって，接地導体となるものである。下部電極４３は超伝導体であり，例えばＮｂである。下部電極４３は図２のＳＩＳ接合素子の下部電極４３と共通である。ｗはマイクロストリップ線路の幅であり，ｄn は長さである。ｔ1 はマイクロストリップ線路の厚さ，ｈは絶縁層の厚さであり，ｔ2 は下部電極（接地電極）の厚さである。
【００１６】
図１の構成において，開放端からｎ番目のＳＩＳ接合素子の特性インピーダンス，伝搬定数，長さをそれぞれＺjn，γjn, ｄjnとする。開放単から１番目の接合入力の入力インピーダンスは，
【００１７】
【数１】
0003820445.tif 000002
【００１８】
である。開放端からｎ番目の特性インピーダンスは,
【００１９】
【数２】
0003820445.tif 000003
【００２０】
である。入力端にインピーダンス整合用のマイクロストリップ線路があるとその入力インピーダンスは次のようになる。
【００２１】
【数３】
0003820445.tif 000004
【００２２】
信号源の内部インピーダンスをＺ0 とすると入力端における反射係数は，次のようになる（マイクロストリップ線路がない場合）。
【００２３】
【数４】
0003820445.tif 000005
【００２４】
なお，マイクロストリップ線路が接続されている場合の反射係数は上記の（４）式において，ＺsNがＺlineになる。次に，ＳＩＳ接合素子の特性インピーダンスＺjn，伝搬定数γjnを求める式を示す。図３のようなトンネル接合伝送線路を考えたとき，その単位長さ当たりのインピーダンスとアドミッタンスは以下の式のようになる。
【００２５】
【数５】
0003820445.tif 000006
【００２６】
【数６】
0003820445.tif 000007
【００２７】
ここで，Ｒrfは単位面積当たりのトンネル接合抵抗（＝ＩC ＲN ／ＪC ），  ＣS は単位面積当たりのトンネル接合容量，σは電極に用いられている超伝導体の複素導電率である。η0 は自由空間インピーダンスであって３７７オームである。これから，ＳＩＳ接合素子の特性インピーダンスＺj ，および伝搬定数γj は次のようになる。
【００２８】
【数７】
0003820445.tif 000008
【００２９】
【数８】
0003820445.tif 000009
【００３０】
超伝導マイクロストリップ線路については，Ｚlineとγlineについて次の式を用いた。
【００３１】
【数９】
0003820445.tif 000010
【００３２】
【数１０】
0003820445.tif 000011
【００３３】
但しＺp ，εp は完全導体での特性インピーダンス，実効誘電率である。ｋ0 は自由空間での波数である。マイクロストリップ線路の構造が図３のような場合には形状定数ｇ2 は
【００３４】
【数１１】
0003820445.tif 000012
【００３５】
である。
【００３６】
但し
【００３７】
【数１２】
0003820445.tif 000013
【００３８】
であり，ｅは自然対数の底である。
【００３９】
Ｚs1，Ｚs2は超伝導体の複素導電率から求めた表面インピーダンスである。
【００４０】
図４はＳＩＳ接合素子の特性インピーダンスを電極幅の関係について電流密度をパラメータにして表したものである。周波数は６６０ＧＨｚである。各電流密度に対して同じ特性インピーダンスと電極幅の関係は同じであることが示されている。図４に示されるようにＳＩＳ接合素子の特性インピーダンスは高くても０．３Ω程度（電極幅０．６μｍ）であり，低いものであることが示されている。
【００４１】
図５（ａ），（ｂ）は電極の幅０．６μｍのＳＩＳ接合素子の開放端特性と接合素子の長さとの関係について電流密度をパラメータとして表したものである。周波数は６６０ＧＨｚである。電流密度に関係なく四分の一波長（２．１７μｍ）毎にリアクタンスがほぼ０になることが示され，ＳＩＳ接合素子の長さを四分の一波長の整数倍にした場合には電流密度に関係なくリアクタンスを０にすることができる。
【００４２】
図６は，長さが四分の一波長のＳＩＳ接合素子の開放端入力インピーダンスと電極幅の関係について電流密度をパラメータにして表したものである。周波数は６６０ＧＨｚである。電極幅が狭いほど入力インピーダンスが高いことが示されている。本発明をミキサとして使用する場合にできるだけ高いＩＦ周波数を使用できるようにするため，ＳＩＳ接合素子の電極の全面積はできるだけ小さい方が良い。そのため，第１段目のＳＩＳ接合素子（図１の参照番号２１）の入力インピーダンスはできるだけ大きいことが望ましい（信号源のインピーダンスにできるだけ近づける）。図６を参考にしてそのＳＩＳ接合素子の電極幅を０．６μｍとする。これは，露光技術を使用する製造において可能な一番狭い電極幅である。
【００４３】
図７は本発明の実施の形態１を示す。図７（ａ），（ｂ）は３段階（一つのストリップ線路と二つのＳＩＳ接合素子）に構成した場合の周波数通過特性を示す。各場合のＳＩＳ接合素子の長さはいずれも２．１７μｍである。ＳＩＳ接合素子の電極の幅（Ｗj ），マイクロストリップ線路の電極の幅（Ｗm ），ＳＩＳ接合素子の接合に流れるトンネル電流の大きさ，および信号源インピーダンスの関係は次の表１に示す。
【００４４】
【表１】
0003820445.tif 000014
【００４５】
図７（ａ）は信号源インピーダンスが４０Ωの場合であり，図７（ｂ）は信号源インピーダンスが８０Ωの場合である。
【００４６】
図８は本発明の実施の形態２を示す。図８（ａ），（ｂ）は４段階（一つのストリップ線路と三つのＳＩＳ接合素子）に構成した場合の周波数通過特性を示す。ＳＩＳ接合素子の長さはいずれも２．１７μｍである。各素子の大きさを次に示す。
【００４７】
【表２】
0003820445.tif 000015
【００４８】
４段階の場合には，３段階の場合より−１０ｄＢ以下の反射係数の周波数帯域が広くなることが示されている。
【００４９】
図９は本発明の実施の形態３を示し，１番目のＳＩＳ接合素子の長さを四分の三波長にした場合を示す。図９において，１は信号入力部である。１１は接地である。３３はマイクロストリップ線路であって，長さが四分の一波長であって，インピーダンス整合をするものである。３１，３２はＳＩＳ接合素子である。開放端から１番目のＳＩＳ接合素子の入力インピーダンスＺ1 および２番目のＳＩＳ接合素子の入力インピーダンスＺ2 は前述の式（１）と（２）から求まる。これに通常のマイクロストリップ線路が接続されたときの入力インピーダンスは前述の式（３）から求まる。また，信号源（インピーダンスＺ0 ）に対する反射係数は，マイクロストリップ線路が接続されたことを考慮した前述の（４）式から求まる。
【００５０】
図９において，ＳＩＳ接合素子３１の幅は０．６μｍ，長さは６．５１μｍ（四分の三波長）である。ＳＩＳ接合素子３２の幅は１．７μｍであり，長さは２．１７μｍ（四分の一波長）である。四分の一波長マイクロストリップ線路４の幅は１２．３μｍであり，長さは４１．３μｍである。信号源インピーダスＺ0 は４０Ωとしたものである。
【００５１】
また，ＳＩＳ接合素子，超伝導材料（Ｎｂ）の定数は次のとおりである。
【００５２】
ギャップ周波数（Ｎｂのエネルギーバンドギャップに対応する周波数）は７００ＧＨｚ，超伝導が壊れる最低温度における導電率は１．２×１０7 Ω-1ｍ-1，上部電極の厚さ５００ｎｍ，下部電極の厚さ２００ｎｍ，トンネル接合の厚さ１ｎｍ，電流密度はＪC ＝５ｋＡ／ｃｍ2 （超伝導を維持する最大電流密度），ＩC ＲN ＝１．９ｍＶ，特性容量１００ｆＦ／μｍ2 である。
【００５３】
図１０は図９の構成の特性を示す。図１０（ａ）はスミスチャートであり，周波数を変化させた時の軌跡を示す。図１０（ｂ）は反射率の入力信号周波数に対する関係を示す。−１０ｄＢ以下の反射率を示す周波数帯域は，約６３０ＧＨｚから６８０ＧＨｚであり，図１３に示す従来のものより広くなっていることが示されている。また，スミスチャートの中心部付近に軌跡が集まり所望の反射係数（−１０ｄＢ以下）の特性を得ることが容易になる。
【００５４】
【発明の効果】
本発明は，上記のように，超伝導体のマイクロストリップ線路とＳＩＳ接合素子を多段接続し，さらに隣接する各ＳＩＳ接合素子の特性インピーダンスを異なるようにすることにより，ＳＩＳ素子に流れる電流密度が小さくても反射係数の小さい周波数帯域を広くすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態の原理的説明図である。
【図２】ＳＩＳ接合素子の構造を示す図である。
【図３】四分の一波長マイクロストリップ線路の構造を示す図である。
【図４】ＳＩＳ接合素子の特性インピーダンスを電極幅を関数とし，電流密度をパラメータにして表した図である。
【図５】ＳＩＳ接合素子の長さと開放端特性の関係を示す図である。
【図６】ＳＩＳ接合素子の開放端入力インピーダンスを電極幅を関数とし，電流密度をパラメータにして表した図である。
【図７】本発明の実施の形態１の特性の例を示す図である。
【図８】本発明の実施の形態２の特性の例を示す図である。
【図９】本発明の実施の形態３を示す図である。
【図１０】本発明の実施の形態３の特性の例を示す図である。
【図１１】従来のトンネル接合素子のインピーダンス整合を示す図である。
【図１２】従来のトンネル接合素子のインピーダンス整合を示す図である。
【図１３】従来のトンネル接合素子のインピーダンス整合の特性を示す図である。
【符号の説明】
１：信号入力部
１１：接地
２１，２２，２３，２４，２５：ＳＩＳ接合素子
３１，３２：ＳＩＳ接合素子
３３：四分の一波長マイクロストリップ線路
【図１】
0003820445.tif 000016
【図２】
0003820445.tif 000017
【図３】
0003820445.tif 000018
【図４】
0003820445.tif 000019
【図５】
0003820445.tif 000020
【図６】
0003820445.tif 000021
【図７】
0003820445.tif 000022
【図８】
0003820445.tif 000023
【図９】
0003820445.tif 000024
【図１０】
0003820445.tif 000025
【図１１】
0003820445.tif 000026
【図１２】
0003820445.tif 000027
【図１３】
0003820445.tif 000028