(57)【特許請求の範囲】
【請求項１】
ＰＷＭインバータのＰＷＭ指令パルスと各相アームの半導体スイッチング素子の駆動パルスとの間に保有されたデッドタイムに起因するインバータ出力電圧の誤差電圧を補償するために、ＰＷＭ指令パルスのエッジ変化から半導体スイッチング素子のオン検出パルスのエッジ変化までのパルスの積算値を誤差量とし、この誤差量を用いてＰＷＭ指令パルスを補正するようにしたＰＷＭインバータの出力電圧補償方法において、
ＰＷＭインバータの相電流極性に応じてＰＷＭインバータを構成する半導体素子の順電圧降下量に基づく補償量を演算し、この補償量を前記誤差量に相当する電圧信号に重畳してＰＷＭ指令パルスを補正することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項２】
請求項１記載のＰＷＭインバータの出力電圧補償方法において、
前記相電流極性を、ＰＷＭインバータの相電流検出値の正負から検出することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項３】
請求項１記載のＰＷＭインバータの出力電圧補償方法において、
前記相電流極性を、当該相の半導体スイッチング素子をオンするタイミングで保持した当該相の半導体素子のオンオフ状態に基づいて検出することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項４】
請求項１記載のＰＷＭインバータの出力電圧補償方法において、
前記相電流極性を、前記誤差量の大きさとＰＷＭ指令パルスの極性とに基づいて検出することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項５】
請求項１記載のＰＷＭインバータの出力電圧補償方法において、
前記補償量を、相電流極性の検出値と、当該相の半導体素子の順電圧降下量の設定値と、搬送波周期内のＰＷＭ指令パルスのオン時間及びオフ時間の設定値とから演算することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項６】
請求項５記載のＰＷＭインバータの出力電圧補償方法において、
前記相電流極性を、ＰＷＭインバータの相電流検出値の正負から検出することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項７】
請求項５記載のＰＷＭインバータの出力電圧補償方法において、
前記相電流極性を、当該相の半導体スイッチング素子をオンするタイミングで保持した当該相の半導体素子のオンオフ状態に基づいて検出することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項８】
請求項５記載のＰＷＭインバータの出力電圧補償方法において、
前記相電流極性を、前記誤差量の大きさとＰＷＭ指令パルスの極性とに基づいて検出することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項９】
請求項１記載のＰＷＭインバータの出力電圧補償方法において、
前記補償量を、相電流極性の検出値と、当該相の半導体素子の順電圧降下量の設定値と、搬送波周期内のＰＷＭ指令パルスのオン時間及びオフ時間の検出値とから演算することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項１０】
請求項９記載のＰＷＭインバータの出力電圧補償方法において、
前記相電流極性を、ＰＷＭインバータの相電流検出値の正負から検出することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項１１】
請求項９記載のＰＷＭインバータの出力電圧補償方法において、
前記相電流極性を、当該相の半導体スイッチング素子をオンするタイミングで保持した当該相の半導体素子のオンオフ状態に基づいて検出することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項１２】
請求項９記載のＰＷＭインバータの出力電圧補償方法において、
前記相電流極性を、前記誤差量の大きさとＰＷＭ指令パルスの極性とに基づいて検出することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項１３】
請求項１記載のＰＷＭインバータの出力電圧補償方法において、
前記補償量を、相電流極性の検出値と、当該相の半導体素子の順電圧降下量の検出値と、搬送波周期内のＰＷＭ指令パルスのオン時間及びオフ時間の設定値とから演算することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項１４】
請求項１３記載のＰＷＭインバータの出力電圧補償方法において、
前記相電流極性を、ＰＷＭインバータの相電流検出値の正負から検出することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項１５】
請求項１３記載のＰＷＭインバータの出力電圧補償方法において、
前記相電流極性を、当該相の半導体スイッチング素子をオンするタイミングで保持した当該相の半導体素子のオンオフ状態に基づいて検出することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項１６】
請求項１３載のＰＷＭインバータの出力電圧補償方法において、
前記相電流極性を、前記誤差量の大きさとＰＷＭ指令パルスの極性とに基づいて検出することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項１７】
請求項１記載のＰＷＭインバータの出力電圧補償方法において、
前記補償量を、相電流極性の検出値と、当該相の半導体素子の順電圧降下量の検出値と、搬送波周期内のＰＷＭ指令パルスのオン時間及びオフ時間の検出値とから演算することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項１８】
請求項１７記載のＰＷＭインバータの出力電圧補償方法において、
前記相電流極性を、ＰＷＭインバータの相電流検出値の正負から検出することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項１９】
請求項１７記載のＰＷＭインバータの出力電圧補償方法において、
前記相電流極性を、当該相の半導体スイッチング素子をオンするタイミングで保持した当該相の半導体素子のオンオフ状態に基づいて検出することを特徴とするＰＷＭインバータの出力電圧補償方法。
【請求項２０】
請求項１７載のＰＷＭインバータの出力電圧補償方法において、
前記相電流極性を、前記誤差量の大きさとＰＷＭ指令パルスの極性とに基づいて検出することを特徴とするＰＷＭインバータの出力電圧補償方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、直流電圧から交流電圧を得るＰＷＭインバータの出力電圧補償方法に関し、詳しくは、ＰＷＭインバータの各相上下アームの同時オンを防止するために設けられるデッドタイムに起因した、ＰＷＭ指令パルスと各相上下アームの実際の駆動パルス（オン検出パルス）との誤差による誤差電圧や、ＰＷＭインバータの主回路を構成する半導体スイッチング素子及びフリーホイーリングダイオード（以下、ＦＷＤという）の順電圧降下による損失電圧によって発生するインバータ出力電圧の歪みを抑制するための出力電圧補償方法に関する。
【０００２】
【従来の技術】
ＰＷＭインバータのＰＷＭ指令パルスと各相上下アームの半導体スイッチング素子のオン検出回路から求めたオン検出パルスとの誤差によって発生する誤差電圧（出力電圧指令値と出力電圧検出値との誤差）を補償する補償方法（以下、パルス幅補正方法という）を、図１６の従来技術に基づいて説明する。
【０００３】
図１６において、１は直流電源、２はＰＷＭインバータ、Ｔ１〜Ｔ６は半導体スイッチング素子とＦＷＤとからなるスイッチング部、Ｕ，Ｖ，Ｗは交流出力端子、３Ａ，３Ｂ，３ＣはそれぞれＵ相、Ｖ相、Ｗ相のゲート信号を補正するための同一構成の補正回路である。
【０００４】
上記補正回路の構成を、Ｕ相補正回路３Ａを例にとって説明する。
Ｕ相補正回路３Ａにおいて、６はＰＷＭ指令パルスＰＷＭU*及びデータセレクタ１４，１６の出力信号が入力されるパルス差分検出回路、７Ａはパルス差分検出回路６の出力信号をカウントする誤差パルス積算用のアップダウンカウンタ、８はアップダウンカウンタ７の出力信号によりセット／リセットされるフリップフロップ、９はフリップフロップ８の出力である補正後のＰＷＭ指令パルスから上下アームのゲート信号のタイミングを生成するためのオンディレー回路、１０はオンディレー回路９の出力信号に基づいてＵ相の上下アームに対する実際のゲート信号を生成するゲート駆動回路、１１は上アームの半導体スイッチング素子のオンを検出する上アームオン検出回路、１２は下アームの半導体スイッチング素子のオンを検出する下アームオン検出回路、１３は各オン検出回路１１，１２から出力されるオン検出パルスとＰＷＭ指令パルスＰＷＭU*及び反転器２６を介したＰＷＭ指令パルスの反転パルスが入力されるデータセレクタ、１５は各オン検出回路１１，１２からのオン検出パルスに基づいて上下アーム両方の半導体スイッチング素子のオフ区間を検出するオフ・オフ区間検出回路、１４はデータセレクタ１３の出力信号とＰＷＭ指令パルスＰＷＭU*の反転パルスとをオン・オフ区間検出信号に応じて選択するデータセレクタ、１６は発振器１７の出力信号及び１／２分周器１８の出力信号をオフ・オフ区間検出信号に応じて選択するデータセレクタである。
【０００５】
ここで、パルス差分検出回路６，アップダウンカウンタ７Ａ，フリップフロップ８，上アームオン検出回路１１，下アームオン検出回路１２，データセレクタ１３，１４，１６、オフ・オフ区間検出回路１５及び反転器２６が、デッドタイムに起因する誤差電圧を補償するための補正演算部３３Ａを構成している。
【０００６】
上記補正演算部３３Ａにおいて、データセレクタ１３では、ＰＷＭ指令パルスＰＷＭU*が上アームオン指令（Highレベル）の時に上アームオン検出信号を選択して出力する。データセレクタ１４では、オフ・オフ区間検出信号の出力時にＰＷＭ指令パルスＰＷＭU*の反転信号を選択し、上下アームの何れか一方がオンしている時はデータセレクタ１３の出力信号を選択して出力する。
データセレクタ１６はオフ・オフ区間検出信号に基づいて、オフ・オフ区間中は１／２分周器１８の出力信号を、上下アームの何れか一方がオンしている時は発振器１７の出力信号を選択して出力する。
【０００７】
パルス差分検出回路６では、オフ・オフ区間中（データセレクタ１４によりＰＷＭ指令パルスＰＷＭU*の反転信号が選択され、かつ、データセレクタ１６により１／２分周器１８の出力信号が選択されているとき）は１／２分周器１８の出力信号（正規のクロックである発振器１７の出力信号（搬送波）の１／２の周波数を有する信号）とＰＷＭ指令パルスＰＷＭU*の反転信号とから誤差電圧に相当する量のクロックを得るとともに、上下アームの何れか一方がオンしている時（データセレクタ１４によりデータセレクタ１３の出力信号が選択され、かつ、データセレクタ１６により発振器１７の出力信号が選択されているとき）は発振器１７の出力信号（正規のクロック）と自アームのオン検出信号とから、誤差電圧に相当する量のクロックを得る。そして、これらのクロックをアップダウンカウンタ７Ａにより積算する。
更に、アップダウンカウンタ７Ａの積算結果によりフリップフロップ８をセット／リセットし、デッドタイムに起因する誤差電圧を補正したＰＷＭ指令パルスを得る。
【０００８】
すなわち、アップダウンカウンタ７Ａは、ＰＷＭ指令パルスＰＷＭU*のエッジ変化から上アームオン検出パルス、下アームオン検出パルスのエッジ変化までの誤差パルスを積算し、次に、ＰＷＭ指令パルスＰＷＭU*のエッジ変化が発生した時に、それまでに積算した誤差パルスの時間幅（以下、誤差量という）だけ出力パルスを変化させないという動作をする。そのため、デッドタイムに起因した誤差量に相当する電圧信号分だけ出力電圧を補正する動作となり、上下アームを構成している半導体スイッチング部Ｔ１〜Ｔ６の構成素子の順電圧降下量は補正できない。
【０００９】
ここで、上下アームの構成素子はＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）、ＢＪＴ（バイポーラ接合トランジスタ）、ＭＯＳＦＥＴ（ＭＯＳ形電界効果トランジスタ）等のスイッチング素子及びＦＷＤであり、これらの素子の順電圧降下量を補償するために、パルス幅補正方法においては、インバータの相電流から演算した素子順電圧降下量をインバータの出力電圧指令値に重畳することにより行っていた。
【００１０】
【発明が解決しようとする課題】
このように、従来の補償方法において素子順電圧降下量を補正するには、常にインバータの出力電圧指令値を操作しなければならないため、補償動作が遅れ、電圧波形の歪みを抑え込めないという問題があった。
そこで本発明は、インバータの出力電圧指令値を操作することなく、誤差量に相当する電圧信号に素子順電圧降下量を補償する補償量を重畳してＰＷＭ指令パルスを補正することにより、高速な補償を可能にし、ＰＷＭインバータの出力電圧の波形歪みを抑制するようにした出力電圧補償方法を提供しようとするものである。
【００１１】
【課題を解決するための手段】
まず、始めに、誤差量に相当する電圧信号に素子順電圧降下量を補償する補償量を重畳してＰＷＭ指令パルスを補正するには、図１６に示した誤差パルス積算用のアップダウンカウンタ７Ａが誤差パルスを積算した後であって、しかもこのカウンタが補償動作（出力パルスを変化させない動作）を開始する前のタイミングで、誤差パルス積算値に補償量を重畳した値をこのカウンタに再設定すれば良い。
【００１２】
まず、補償すべき素子順電圧降下量について述べる。
図１７（ａ）は主回路１アーム分の接続図であり、スイッチング部は半導体スイッチング素子としてのＩＧＢＴとこれに逆並列接続されたＦＷＤとから構成されている。また、図１７（ｂ）はＩＧＢＴ及びＦＷＤにおける順電圧降下量がゼロと仮定した理想素子での相電圧、図１７（ｃ）は相電流ｉ＞０のときの相電圧、（ｄ）はｉ＜０のときの相電圧を示している。
ここで、実相電圧は、図１７（ｃ），（ｄ）に示すように、理想素子での相電圧に、アームを構成する素子の順電圧降下量を電流極性に従って重畳した値となっている。よって、図１７（ｂ）に示す搬送波１周期Ｔc内の相電圧の平均値ｖ0は、以下に示すように理想素子の場合は数式１、ｉ＞０の場合は数式２、ｉ＜０の場合は数式３によって表される。
【００１３】
【数１】
0003800393.tif 000002
【００１４】
【数２】
0003800393.tif 000003
【００１５】
【数３】
0003800393.tif 000004
【００１６】
上記各数式において、Ｅdcは直流電源１の電圧、ｖce(sat)はＩＧＢＴの順電圧降下量、ｖdはＦＷＤの順電圧降下量である。
また、ｔon＝ｔ1＋ｔ3、ｔoff＝ｔ2である。
【００１７】
数式２及び数式３の右辺第２項は、ＩＧＢＴ及びＦＷＤの順電圧降下によって生じる、理想の相電圧値に対する誤差であるから、これらの電圧を補償量として補償すれば良い。そして、数式２及び数式３の右辺第２項の演算に必要な各値は、予め設定された設定値または検出値を用いれば良い。補償量の演算手段としては、以下の手段がある。
まず、演算に必要な変数は、ｖce(sat)，ｖd，ｔon，ｔoff，Ｔcと電流ｉの極性である。Ｔcは搬送波の周期なので設定値を用い、電流極性は相電流の極性検出結果を用いる。残る４変数に設定値または検出値を使うとすると、次の５通りとなる。
【００１８】
（１）第１の補償量演算手段：ｖce(sat)＝ｖdとし、ｖce(sat)，ｖd，ｔon，ｔoffには全て設定値を使って演算する。
数式２、数式３の右辺第２項に前述の条件を入れると、補償量はｉ＞０の場合には数式４となり、ｉ＜０の場合には数式５となる。つまり、補償量は相電流の極性によって決まることになる。
【００１９】
【数４】
0003800393.tif 000005
【００２０】
【数５】
0003800393.tif 000006
【００２１】
（２）第２の補償量演算手段：ｖce(sat)，ｖd，ｔon，ｔoffには全て設定値を使って演算する。
（３）第３の補償量演算手段：ｖce(sat)，ｖdには設定値、ｔon，ｔoffには検出値を使って演算する。
（４）第４の補償量演算手段：ｖce(sat)，ｖdには検出値、ｔon，ｔoffには設定値を使って演算する。
（５）第５の補償量演算手段：ｖce(sat)，ｖd，ｔon，ｔoffには全て検出値を使って演算する。
【００２２】
次に、相電流の極性検出手段について述べる。
（１）第１の極性検出手段：相電流を電流検出器により検出し、比較器によりゼロと比較して（つまり相電流の正負により）極性を検出する。
【００２３】
また、図１６に示した補正演算部３３Ａはゲート信号のパルス幅を補正するための演算部であり、「各アームのオン検出信号」を生成している。従って、これらのオン検出信号から相電流の極性を検出する手段を以下に説明する。なお、以下の電流極性検出手段を第２の極性検出手段、第３の極性検出手段とする。
【００２４】
（２）第２の極性検出手段：図１８に、第２の極性検出手段の動作原理図を示す。この図において、（ａ）は主回路１アーム分の回路図、（ｂ）は相電流極性とアーム電圧の挙動を示している。
これらの図において、相電流が上アームから負荷へ流れる方向を正と定義すると、相電流が正の場合に上アームゲート信号の立ち上がり時点（以下、オン信号という）でのアーム電圧ｖは負である（図１８（ｂ）の▲１▼）。この理由は、デッドタイムｔd中のアーム電圧ｖは上アームのＦＷＤがオンしているか、下アームのＦＷＤがオンしているかにより決まるため、電流極性に依存する。つまり、自アーム（着目しているアーム）のゲート信号のオン時点で上アームまたは下アームのＦＷＤのどちらがオンしているかを検出して自アームの電圧ｖの正負を知ることができれば、相電流極性が判別できることになる。
【００２５】
（３）第３の極性検出手段：図１９に、第３の極性検出手段の動作原理図を示す。この図において、（ａ）は相電流とアーム電圧の挙動、（ｂ）は相電流と誤差量との関係、（ｃ）はＦＷＤの等価回路を示す。
図１９（ａ）により、デッドタイム中の相電流とアーム電圧の挙動を説明する。デッドタイム中のアーム電圧ｖは、第２の極性検出手段の項でも述べたが、相電流ｉの極性に依存する。更に、アーム電圧ｖは相電流の大きさにも依存する。
【００２６】
ここで、ＦＷＤの等価回路は、図１９（ｃ）に示すようにオン抵抗Ｒonと接合容量Ｃjとの並列回路であるので、デッドタイム中の電圧変化（以下、ｄｖ／ｄｔという）はこの接合容量Ｃjを相電流ｉで充電して行く速度で決まる。つまり、電流ｉが小さい時は充電速度が遅くなるためｄｖ／ｄｔは小さくなる。その逆に、電流ｉが大きい時は充電速度が早くなり、ｄｖ／ｄｔは大きくなる。更に、電流極性によりアーム電圧ｖの変化点が変化する。
よって、図１９（ａ）に示すように、デッドタイム中のアーム電圧ｖの変化は電流ｉの極性と大きさとに依存する。つまり、デッドタイム中のアーム電圧ｖが相電流ｉに依存することは、図１９（ｂ）に示すようにデッドタイム中の誤差量εrが相電流ｉに依存することを意味する。逆の見方をすれば、誤差量εrから相電流ｉの極性が判ることになる。
【００２７】
そこで、誤差量εrの検出方法を説明する。図１９（ａ）において、デッドタイム中のアーム電圧ｖの変化は、ＦＷＤの接合容量Ｃjが定電流充電されたとすると一定となり、その大きさは電流ｉに比例することになる。そこで、上下アームのオン状態を個別に検出し、これらのオン検出パルスの時間差をカウンタで計測すれば誤差量εrを検出することができる。図１９（ｂ）の原理図によれば、検出した誤差量εrの大きさをデッドタイムの半分ｔd／２の時間で決まる誤差量の大きさと比較することにより、相電流ｉの極性を判定することができる。
【００２８】
最後に、誤差量に相当する電圧信号に補償量を重畳した値をアップダウンカウンタへ再設定する手段を述べる。
図２０に、アップダウンカウンタの再設定方法を示す。この図の（ａ）はｉ＞０（電流極性が正）、（ｂ）はｉ＜０（電流極性が負）の場合を示す。
図２０（ａ），（ｂ）において、デッドタイムによる誤差量はＰＷＭ指令パルスが変化してから該当アームのゲート信号の極性がＰＷＭ指令パルスの極性と同じになるまでの時間となるので、この誤差量の検出終了タイミングはＰＷＭ指令パルスの極性と該当アームゲート信号の極性とが一致したことで判る。よって、ＰＷＭ指令パルスの極性と該当アームゲート信号の極性との一致を検出した後に、誤差量に相当する電圧信号に補償量を重畳し、その後、この「誤差量＋補償量」をアップダウンカウンタの初期値として再設定すれば良い。
【００２９】
すなわち本発明は、請求項１に示すように、ＰＷＭインバータのＰＷＭ指令パルスと各相アームの半導体スイッチング素子の駆動パルスとの間に保有されたデッドタイムに起因するインバータ出力電圧の誤差電圧を補償するために、ＰＷＭ指令パルスのエッジ変化から半導体スイッチング素子のオン検出パルスのエッジ変化までのパルスの積算値を誤差量とし、この誤差量を用いてＰＷＭ指令パルスを補正するようにしたＰＷＭインバータの出力電圧補償方法において、ＰＷＭインバータの相電流極性に応じてＰＷＭインバータを構成する半導体素子の順電圧降下量に基づく補償量を演算し、この補償量を前記誤差量に相当する電圧信号に重畳してＰＷＭ指令パルスを補正することを特徴とする。
そして、相電流極性の検出手段として第１〜第３の極性検出手段を含み、補償量演算手段として第１〜第５の補償量演算手段を含むものである。
このように構成される本発明によれば、デッドタイム中の誤差量に相当する電圧信号に素子順電圧降下量を補償する補償量を搬送波の周期で重畳することにより、高速な順電圧降下補償が可能になる。
【００３０】
【発明の実施の形態】
以下、図に沿って本発明の実施形態を説明する。
まず、請求項１、請求項２に該当する第１実施形態を図１に示す。図１において、直流電源１はスイッチング部Ｔ１〜Ｔ６からなる三相のＰＷＭインバータ２の直流側に接続され、インバータ２はＵ相補正回路３から出力されるＵ相ゲート信号、Ｖ相補正回路４から出力されるＶ相ゲート信号、Ｗ相補正回路５から出力されるＷ相ゲート信号により駆動されて直流電源１の電圧を交流電圧に変換する。
インバータ２の交流出力側に設けられた電流検出器２９，３０，３１の出力は、それぞれ該当相の補正回路３〜５に入力される。ここでは、便宜上、Ｕ相補正回路３に着目してその構成及び動作を以下に説明する。なお、図１６と同一の構成要素には同一の参照符号を付してある。
【００３１】
補正回路３は、補正演算部３３、電流極性検出手段２７Ａ、エッジ検出回路１９Ａ、スイッチ２３、乗算器２４、加算器２５、オンディレー回路９、ゲート駆動回路１０により構成される。
なお、前記電流極性検出手段２７Ａは前述した第１の極性検出手段に該当し、電流検出器２９により検出した相電流を比較器２８によりゼロと比較して相電流の極性を検出する。
【００３２】
まず、補正演算部３３の動作を説明する。インバータ２のＵ相アーム電圧は、上アームオン検出器１１及び下アームオン検出器１２に入力され、それぞれオン時にHighレベルとなる上アームオン検出信号Ｔ1ist及び下アームオン検出信号Ｔ4istを得る。これらのオン検出信号は、上アーム及び下アームの両方のオフ・オフ区間を検出するためのオフ・オフ区間検出回路１５とデータセレクタ１３とに入力される。
データセレクタ１３では、ＰＷＭ指令パルスＰＷＭU*が上アームオン指令（Highレベル）の時に上アームオン検出信号Ｔ1istを選択し、下アームオン指令（Lowレベル）の時に下アームオン検出信号Ｔ4istを選択して出力する。そして、データセレクタ１３の出力信号はデータセレクタ１４に入力され、オフ・オフ区間検出回路１５からのオフ・オフ区間検出信号はデータセレクタ１４及びデータセレクタ１６に入力されている。
【００３３】
データセレクタ１４では、上下アームのオフ・オフ区間中はＰＷＭ指令パルスＰＷＭU*の反転信号を選択し、上下アームの何れか一方がオンしている時はデータセレクタ１３の出力信号を選択する。
一方、発振器１７の出力信号（搬送波）は１／２分周器１８及びデータセレクタ１６に入力され、１／２分周器１８の出力信号はデータセレクタ１６へ入力されている。
データセレクタ１６は、オフ・オフ区間検出信号に基づいて、オフ・オフ区間中は１／２分周器１８の出力信号を選択し、上下アームの何れか一方がオンしている時は発振器１７の出力信号を選択して出力する。
【００３４】
データセレクタ１４の出力信号及びデータセレクタ１６の出力信号は、パルス差分検出回路６へ入力される。
パルス差分検出回路６では、オフ・オフ区間中（すなわち、データセレクタ１４によりＰＷＭ指令パルスＰＷＭU*の反転信号が選択されて出力され、かつ、データセレクタ１６により１／２分周器１８の出力信号が選択されて出力されているとき）は前記１／２分周器１８の出力信号（正規のクロックの１／２の周波数を有する信号）とＰＷＭ指令パルスＰＷＭU*の反転信号とから誤差電圧に相当する量のクロックを得るとともに、上下アームの何れか一方がオンしている時（すなわち、データセレクタ１４によりデータセレクタ１３の出力信号が選択されて出力され、かつ、データセレクタ１６により発振器１７の出力信号が選択されて出力されているとき）は発振器１７の出力信号（正規のクロック）と自アームのオン検出信号とから、誤差量に相当する数のクロックを得る。そして、これらのクロックをロードタイプアップダウンカウンタ７により積算する。
更に、アップダウンカウンタ７の積算結果によりフリップフロップ８をセット／リセットし、デッドタイムに起因する誤差量を搬送波の周期内で補正したＰＷＭ指令パルスを得る。
【００３５】
一方、電流検出器２９により検出した相電流は電流極性検出手段２７Ａに入力され、比較器２８によりゼロと比較して相電流極性が検出される。
第１の補償量演算手段として前述したように、数式４，数式５によれば電流極性に応じて補償量がｖce(sat)または−ｖce(sat)となる。従って、比較器２８から出力される電流極性に応じスイッチ２３を「１」または「−１」に切り替えて乗算器２４により素子（ＩＧＢＴ）の順電圧降下量（ｖce(sat)）に乗算し、その結果（ｖce(sat)または−ｖce(sat)）を補償量とする。この補償量を、ロードタイプアップダウンカウンタ７により積算した誤差量に対し加算器２５により重畳する。
【００３６】
この加算器２５の出力信号は、エッジ検出器１９Ａから出力されるタイミング信号により、ロードタイプアップダウンカウンタ７に再設定される。
なお、エッジ検出器１９Ａは、ＰＷＭ指令パルスＰＷＭU*の極性とデータセレクタ１４の出力信号（上アームまたは下アームのオン検出信号すなわちゲート信号）の極性とが一致したことを検出して誤差量の検出終了を認識し、タイミング信号を出力する。この再設定タイミング信号により、アップダウンカウンタ７では加算器２５の出力信号である「誤差量＋補償量」を初期値として再設定する。
【００３７】
これらの動作により、補正演算部３３からは素子順電圧降下量を含んだ補正後のＰＷＭ指令パルスが出力される。この指令パルスはオンディレー回路９に入力され、上下アームの半導体スイッチング素子に対するゲート信号が生成される。これらのゲート信号はゲート駆動回路１０へ入力され、インバータ２のＵ相を駆動するゲート信号となる。
【００３８】
次に、請求項１、請求項３に該当する本発明の第２実施形態を図２に示す。
第１実施形態と重複する部分は割愛し、異なる部分のみを説明すると、異なる部分は補正回路３〜５における電流極性検出手段にある。Ｕ相補正回路３において、電流極性検出手段２７Ｂは前述した第２の極性検出手段に相当し、自アームのオン信号によって自アームの電圧の正負を判別し、電流極性を判別する。
【００３９】
具体的には、上アームオン検出回路１１、下アームオン検出回路１２から出力される上アームオン検出信号、下アームオン検出信号は、上アーム基準でのＦＷＤモード検出器２０と下アーム基準でのＦＷＤモード検出器２１とにそれぞれ入力される。
各ＦＷＤモード検出器２０，２１には該当アームのゲート信号も入力されており、これらのゲート信号の立ち上がりで上アームオン検出信号、下アームオン検出信号をラッチする。すなわち、上アーム基準でのＦＷＤモード検出器２０は、上アームゲート信号の立ち上がりで上アームオン検出信号をラッチすることにより上アームのＦＷＤのオンオフ状態を検出し、下アーム基準でのＦＷＤモード検出器２１は、下アームゲート信号の立ち上がりで下アームオン検出信号をラッチすることにより下アームのＦＷＤのオンオフ状態を検出する。
【００４０】
上アームまたは下アームのＦＷＤのオンオフ状態は、デッドタイムにおけるアーム電圧のレベルに対応しており、図１８に示したごとくアーム電圧のレベルから電流極性を判別することができる。
フリップフロップ２２は、各ＦＷＤモード検出器２０，２１によりラッチされた上アームまたは下アームのＦＷＤのオンオフ状態（アーム電圧のレベル）からＵ相の電流極性を検出する。この電流極性に応じた補償量の決定方法は第１実施形態と同一であり、前述した第１の演算手段によりスイッチ２３、乗算器２４を介して補償量ｖce(sat)または−ｖce(sat)を演算し、加算器２５によりロードタイプアップダウンカウンタ７からの誤差量に重畳して補償動作を行う。
【００４１】
次に、請求項１、請求項４に該当する本発明の第３実施形態を図３に示す。
第１実施形態と重複する部分は割愛し、異なる部分のみ説明すると、この実施形態でも、補正回路３〜５における電流極性検出手段が異なっている。
Ｕ相補正回路３において、電流極性検出手段２７Ｃは前述した第３の極性検出手段に相当しており、この電流極性検出手段２７Ｃは、エッジ検出回路１９Ｂから出力されるタイミング信号によってロードタイプアップダウンカウンタ７の出力信号をラッチするデータラッチ３２と、その出力信号とデッドタイムｔdの１／２の期間である期間信号ｔd／２及びフリップフロップ８の出力信号が入力される比較器２８とから構成されている。
【００４２】
アップダウンカウンタ７により積算した誤差量は、誤差量検出終了を検出するエッジ検出回路１９Ｂの出力信号により、データラッチ３２にラッチされる。比較器２８では、ラッチされた誤差量とｔd／２における誤差量（期間信号ｔd／２及びフリップフロップ８の出力信号から算出される）とを比較し、更にＰＷＭ指令パルスＰＷＭU*の極性を参照して電流極性を判別する。この電流極性に応じた補償量の決定方法は第１実施形態と同一であり、前述した第１の演算手段によりスイッチ２３、乗算器２４を介して補償量ｖce(sat)または−ｖce(sat)を演算し、加算器２５によりアップダウンカウンタ７からの誤差量に重畳して補償動作を行う。
なお、ロード信号発生器３６は、エッジ検出回路１９Ｂからのタイミング信号及び比較器２８からの相電流極性に基づいてアップダウンカウンタ７に対する再設定タイミング信号を生成し、出力する。
【００４３】
請求項５、請求項６に該当する本発明の第４実施形態を、図４に示す。
この実施形態が第１実施形態と異なるのは補償量演算手段３４を有する点である。この演算手段３４は前述した第２の補償量演算手段に該当し、ｖce(sat)，ｖd，ｔon，ｔoffに全て設定値を用いて補償量を演算する。
補償量演算手段３４には、Ｕ相電圧設定値ｖU*と、直流電圧検出器３７によって検出した直流電圧Ｅdcと、搬送波周期設定値Ｔc*と、半導体スイッチング素子（ＩＧＢＴ）の順電圧降下量設定値ｖce*と、ＦＷＤの順電圧降下量設定値ｖd*と、電流極性検出手段２７Ａ（比較器２８）からの電流極性とが入力されている。
【００４４】
ここでは、前述の数式２及び数式３の右辺第２項をｖce(sat)＝ｖce*，ｖd＝ｖd*，Ｔc＝Ｔc*，ｔon＝ｖ*／Ｅdc，ｔoff＝Ｔc*−ｔonとして、補償量演算手段３４が補償量を演算する。なお、ｔon＝ｖ*／Ｅdcとする理由は、ｖ*を規定直流電圧Ｅdc*における出力電圧指令値としているので、直流電圧の変動を補償するためである。
補償量演算手段３４により演算された補償量は乗算器２４に入力され、電流極性に応じてスイッチ２３により選択された「１」または「−１」が乗じられて加算器２５に入力される。以後の動作は第１〜第３実施形態と同様である。
【００４５】
請求項５、請求項７に該当する本発明の第５実施形態を、図５に示す。この実施形態は、第２実施形態における補正回路３と第４実施形態における補償量演算手段３４及び直流電圧検出器３７とを組み合わせたものである。
すなわち、電流極性検出手段２７Ｂとしては第２の極性検出手段を用い、自アームのオン信号により自アームの電圧の正負を判別して電流極性を判別する。また、補償量演算手段としては第２の補償量演算手段を用い、ｖce(sat)，ｖd，ｔon，ｔoffに全て設定値を用いて補償量を演算する。
【００４６】
請求項５、請求項８に該当する本発明の第６実施形態を、図６に示す。この実施形態は、第３実施形態における補正回路３と第４実施形態における補償量演算手段３４及び直流電圧検出器３７とを組み合わせたものである。
すなわち、電流極性検出手段としては第３の極性検出手段を用いることとし、この電流極性検出手段２７Ｃは、データラッチ３２と比較器２８とから構成されており、比較器２８では、ラッチされたロードタイプアップダウンカウンタ７の積算誤差量とｔd／２における誤差量とを比較し、更に、ＰＷＭ指令パルスＰＷＭU*の極性を参照して電流極性を判別する。
また、補償量演算手段としては第２の補償量演算手段を用い、ｖce(sat)，ｖd，ｔon，ｔoffに全て設定値を用いて補償量を演算する。
【００４７】
請求項９、請求項１０に該当する本発明の第７実施形態を、図７に示す。
第４実施形態と重複する部分は割愛し、異なる部分のみを説明すると、この実施形態では補償量演算手段３５が異なっている。この演算手段３５は前述した第３の補償量演算手段に該当しており、ｖce(sat)，ｖdには設定値、ｔon，ｔoffには検出値を使って補償量を演算する。なお、電流極性検出手段２７Ａは第１の極性検出手段であり、検出した相電流を比較器２８によりゼロと比較して電流極性が検出される。
【００４８】
補償量演算手段３５では、数式２、数式３の右辺第２項をｖce(sat)＝ｖce*，ｖd＝ｖd*，Ｔc＝Ｔc*とし、更にｔon，ｔoffは、上アームオン検出回路１１、下アームオン検出回路１２から出力される上アームオン検出信号、下アームオン検出信号を内部のカウンタ等（図示せず）に入力してオン幅、オフ幅を測定することにより求める。これらのｖce(sat)，ｖd，Ｔc，ｔon，ｔoffを用い、電流極性に応じて数式２、数式３の右辺第２項により補償量を演算する。
以後の動作は第４実施形態と同様である。
【００４９】
請求項９、請求項１１に該当する本発明の第８実施形態を、図８に示す。
第７実施形態と異なる部分は電流極性検出手段２７Ｂであり、ＦＷＤモード検出器２０，２１及びフリップフロップ２２により自アームのオン信号により自アームの電圧の正負を判別し、電流極性を判別する。この検出手段は第２の極性検出手段２に該当する。なお、補償量演算手段３５は第７実施形態と同様に前述した第３の補償量演算手段に相当する。
【００５０】
請求項９、請求項１２に該当する本発明の第９実施形態を、図９に示す。
第７実施形態と異なる部分は電流極性検出手段２７Ｃであり、データラッチ３２及び比較器２８により第３の極性検出手段が構成されている。この電流極性検出手段２７Ｃにおいて、データラッチ３２によりラッチされたロードタイプアップダウンカウンタ７の積算誤差量とｔd／２における誤差量とを比較器２８により比較し、更にＰＷＭ指令パルスＰＷＭU*の極性を参照して電流極性を判別する。
補償量演算手段３５は、第７実施形態と同様に第３の補償量演算手段に相当しており、ｖce(sat)，ｖdは設定値、ｔon，ｔoffは検出値を使って補償量を演算する。
【００５１】
請求項１３、請求項１４に該当する本発明の第１０実施形態を、図１０に示す。
第７実施形態と異なる部分は補償量演算手段３８にある。この演算手段３８は前述の第４の補償量演算手段に該当しており、ｖce(sat)，ｖdは検出値、ｔon，ｔoffは設定値を使って補償量を演算する。
図１０において、３９はアームオン電圧検出器であり、直流電源１の両端と各相の上下アームの相互接続点との間に接続され、それぞれのアームのオン時における上アームのオン電圧ｖu-Ｕ，ｖv-Ｕ，ｖw-Ｕ，下アームのオン電圧ｖu-Ｄ，ｖv-Ｄ，ｖw-Ｄが各相の補正回路３〜５にそれぞれ入力されている。
補償量演算手段３８では、数式２、数式３の右辺第２項におけるｖce(sat)，ｖdとしてアームオン電圧検出器３７による検出値ｖu-Ｕ，ｖu-Ｄを用い、これら以外についてはＴc＝Ｔc*，ｔon＝ｖ*／Ｅdc，ｔoff＝Ｔc*−ｔonというように何れも設定値を用いて電流極性に応じた補償量を演算する。そして、この補償量は乗算器２４に入力される。以後の動作は第１〜第９実施形態と同様である。
【００５２】
請求項１３、請求項１５に該当する本発明の第１１実施形態を、図１１に示す。
第１０実施形態と異なる部分は電流極性検出手段であり、本実施形態では、第２の極性検出手段に該当する電流極性検出手段２７Ｂが自アームのオン信号によって自アームの電圧の正負を判別し、電流極性を判別する。
【００５３】
請求項１３、請求項１６に該当する本発明の第１２実施形態を、図１２に示す。
第１０実施形態と異なる部分は電流極性検出手段であり、本実施形態では、第３の極性検出手段に該当する電流極性検出手段２７Ｃにおいて、データラッチ３２によりラッチされたロードタイプアップダウンカウンタ７の積算誤差量とｔd／２における誤差量とを比較器２８により比較し、更にＰＷＭ指令パルスＰＷＭU*の極性を参照して電流極性を判別する。
【００５４】
請求項１７、請求項１８に該当する本発明の第１３実施形態を、図１３に示す。
第１０実施形態と重複する部分は割愛し、異なる部分のみ説明する。異なる部分は補償量演算手段３５であり、この演算手段３５は前述の第５の補償量演算手段に該当する。つまり、補償量演算手段３５は、ｖce(sat)，ｖd，ｔon，ｔoffに全て検出値を使って補償量を演算する。
具体的に説明すると、補償量演算手段３５では数式２、数式３の右辺第２項におけるｖce(sat)，ｖdとしてアームオン電圧検出器３７による検出値ｖu-Ｕ，ｖu-Ｄを用いるとともに、Ｔc＝Ｔc*とし、更にｔon，ｔoffについては上アームオン検出回路１１、下アームオン検出回路１２により検出した各オン検出信号を演算手段３５内のカウンタ等（図示せず）に入力してオン幅、オフ幅を測定することにより求める。これらのｖce(sat)，ｖd，Ｔc，ｔon，ｔoffを用い、電流極性に応じて数式２、数式３の右辺第２項により補償量を演算する。
【００５５】
請求項１７、請求項１９に該当する本発明の第１４実施形態を、図１４に示す。
第１３実施形態と異なる部分は、第２の極性検出手段に該当する電流極性検出手段２７Ｂであり、他の構成は先の実施形態から明らかであるため、説明を省略する。
【００５６】
請求項１７、請求項２０に該当する本発明の第１５実施形態を、図１５に示す。
第１３実施形態と異なる部分は、第３の極性検出手段に該当する電流極性検出手段２７Ｃであり、他の構成は先の実施形態から明らかであるため、説明を省略する。
【００５７】
【発明の効果】
以上のように本発明によれば、総じて、デッドタイムに起因する誤差量に素子順電圧降下量を補償する補償量を搬送波の周期で重畳することにより、高速な補償が可能になり、ＰＷＭインバータの出力電圧波形の歪みを抑制することができる。
【図面の簡単な説明】
【図１】  本発明の第１実施形態を示すブロック図である。
【図２】  本発明の第２実施形態を示すブロック図である。
【図３】  本発明の第３実施形態を示すブロック図である。
【図４】  本発明の第４実施形態を示すブロック図である。
【図５】  本発明の第５実施形態を示すブロック図である。
【図６】  本発明の第６実施形態を示すブロック図である。
【図７】  本発明の第７実施形態を示すブロック図である。
【図８】  本発明の第８実施形態を示すブロック図である。
【図９】  本発明の第９実施形態を示すブロック図である。
【図１０】  本発明の第１０実施形態を示すブロック図である。
【図１１】  本発明の第１１実施形態を示すブロック図である。
【図１２】  本発明の第１２実施形態を示すブロック図である。
【図１３】  本発明の第１３実施形態を示すブロック図である。
【図１４】  本発明の第１４実施形態を示すブロック図である。
【図１５】  本発明の第１５実施形態を示すブロック図である。
【図１６】  従来技術を示すブロック図である。
【図１７】本発明における補償すべき素子順電圧降下量を説明するための図である。
【図１８】本発明における電流極性検出手段の動作原理を説明するための図である。
【図１９】本発明における電流極性検出手段の動作原理を説明するための図である。
【図２０】本発明におけるアップダウンカウンタの再設定方法を説明するための図である。
【符号の説明】
１  直流電源
２  ＰＷＭインバータ
Ｔ１〜Ｔ６  スイッチング部
Ｕ，Ｖ，Ｗ  交流出力端子
３  Ｕ相補正回路
４  Ｖ相補正回路
５  Ｗ相補正回路
６  パルス差分検出回路
７  ロードタイプアップダウンカウンタ
８  フリップフロップ
９  オンディレー回路
１０  ゲート駆動回路
１１  上アームオン検出回路
１２  下アームオン検出回路
１３，１４，１６  データセレクタ
１５  オフ・オフ区間検出回路
１７  発振器
１８  １／２分周器
１９Ａ，１９Ｂ  エッジ検出回路
２０  上アーム基準ＦＷＤモード検出器
２１  下アーム基準ＦＷＤモード検出器
２２  フリップフロップ
２３  スイッチ
２４  乗算器
２５  加算器
２６  反転器
２７Ａ，２７Ｂ，２７Ｃ  電流極性検出手段
２８  比較器
２９，３０，３１  電流検出器
３２  データラッチ
３３  補正演算部
３４，３５，３８  補償量演算手段
３６  ロード信号発生器
３７  直流電圧検出器
３９  アームオン電圧検出器
【図１】
0003800393.tif 000007
【図２】
0003800393.tif 000008
【図３】
0003800393.tif 000009
【図４】
0003800393.tif 000010
【図５】
0003800393.tif 000011
【図６】
0003800393.tif 000012
【図７】
0003800393.tif 000013
【図８】
0003800393.tif 000014
【図９】
0003800393.tif 000015
【図１０】
0003800393.tif 000016
【図１１】
0003800393.tif 000017
【図１２】
0003800393.tif 000018
【図１３】
0003800393.tif 000019
【図１４】
0003800393.tif 000020
【図１５】
0003800393.tif 000021
【図１６】
0003800393.tif 000022
【図１７】
0003800393.tif 000023
【図１８】
0003800393.tif 000024
【図１９】
0003800393.tif 000025
【図２０】
0003800393.tif 000026