(57)【特許請求の範囲】
【請求項１】
パルス発生回路と、
このパルス発生回路からのパルス出力のピーク電圧を検知するピーク電圧検知手段と、
この検知されたピーク電圧に応じた制御信号を発生する制御信号発生手段と、
この発生された制御信号によりその出力電流量が制御される電流源と、
この電流源からの出力電流通路に接続され前記パルス出力に応じた出力電流を形成する手段と、
この形成された出力電流を、互いに同相で電圧レベルの異なる第１、第２のパルス電圧に変換する変換手段と、
を具備することを特徴とする半導体集積回路。
【請求項２】
前記ピーク電圧検知手段は、前記パルス発生回路からのパルス出力が供給される制御端子を有する第１のトランジスタと、この第１のトランジスタと並列に定電流源に接続された第２のトランジスタと、この第２のトランジスタに接続された第１のカレントミラー回路と、この第１のカレントミラー回路に接続された第２のカレントミラー回路と、この第２のカレントミラー回路の出力に応じて充放電されるコンデンサと、を具備することを特徴とする請求項１に記載の半導体集積回路。
【請求項３】
前記制御信号発生手段は、前記ピーク電圧検知手段の出力電圧が供給される非反転入力端子を有する電圧比較回路と、この電圧比較回路の出力により導通制御される制御素子と、この制御素子を流れる電流に応じた電圧を発生し、その出力電圧を前記電圧比較回路の反転入力端子に供給する電圧発生手段と、を具備することを特徴とする請求項１に記載の半導体集積回路。
【請求項４】
前記変換手段は、抵抗性負荷であり、この抵抗値が前記電圧発生手段の抵抗値と略等しく設定されることを特徴とする請求項３に記載の半導体集積回路。
【請求項５】
鋸波発生回路と、
この鋸波発生回路からの鋸波出力のピーク電圧を検知するピーク電圧検知手段と、
この検知されたピーク電圧に応じた電流を発生する電流源と、
この電流源からの出力電流通路に接続され前記鋸波出力を互いに同相で一方の最小電圧と他方の最大電圧がそれぞれ所定の基準レベルに実質的に一致する第１、第２の鋸波電圧に変換するレベルシフト手段と、
前記第１、第２の鋸波電圧がそれぞれ供給される非反転入力端子を有する第１、第２の比較回路と、
前記第１、第２の比較回路の出力端子にそれぞれ接続され、互いに逆極性の出力信号を発生する第１、第２及び第３、第４のバッファ回路と、
この第１、第２及び第３、第４のバッファ回路の出力により制御されるスイッチングトランジスタ回路と、
このスイッチングトランジスタ回路から出力端子に対して出力電圧を発生させる出力回路と、
この出力電圧と所定の電圧との差に応じてエラー信号を発生し、前記第１、第２の比較回路の反転入力端子に供給する帰還回路と、
を具備することを特徴とする半導体集積回路。
【請求項６】
鋸波発生回路と、
この鋸波発生回路からの鋸波出力のピーク電圧を検知するピーク電圧検知手段と、
この検知されたピーク電圧に応じた電流を発生する電流源と、
この電流源からの出力電流通路に接続され互いに電圧レベルの異なる第１、第２の直流電圧を発生するレベルシフト手段と、
前記鋸波発生回路の鋸波出力が供給される非反転入力端子および前記第１、第２の直流電圧が夫々供給される反転入力端子を有する第１、第２の比較回路と、
前記第１、第２の比較回路の出力端子にそれぞれ接続され、互いに逆極性の出力信号を発生する第１、第２及び第３、第４のバッファ回路と、
この第１、第２及び第３、第４のバッファ回路の出力により制御されるスイッチングトランジスタ回路と、
このスイッチングトランジスタ回路から出力端子に対して出力電圧を発生させる出力回路と、
この出力電圧と所定の電圧との差に応じてエラー信号を発生し、前記レベルシフト手段の制御端子に供給する帰還回路と、
を具備することを特徴とする半導体集積回路。
【請求項７】
前記第１、第２の比較回路及び第１、第２及び第３、第４のバッファ回路によりPWM回路を構成することを特徴とする請求項５または６に記載の半導体集積回路。
【請求項８】
前記スイッチングトランジスタ回路は、前記第１、第２のバッファ回路の出力がそれぞれ供給される第１、第２のトランジスタと、前記第３、第４のバッファ回路の出力がそれぞれ供給される第３、第４のトランジスタとを有し、前記第１、第２のトランジスタは電源端子と接地間に直列に接続され、前記第３、第４のトランジスタは前記出力端子と接地間に直列に接続され、前記第１、第２のトランジスタの接続点と前記第３、第４のトランジスタの接続点はインダクタンス素子を介して接続されていることを特徴とする請求項５または６に記載の半導体集積回路。
【請求項９】
前記第３、第４のトランジスタはローパスフィルタを介して前記出力端子と接続されてなることを特徴とする請求項８に記載の半導体集積回路。
【請求項１０】
鋸波発生回路と、
この鋸波発生回路からの鋸波出力のピーク電圧を検知するピーク電圧検知手段と、
この検知されたピーク電圧に応じた電流を発生する電流源と、
この電流源からの出力電流通路に接続され、前記検知されたピーク電圧に対応するレベル差を有する第１、第２の電圧レベルを設定するレベルシフト手段と、
前記第１、第２の電圧レベルおよび前記鋸波に基づきデューティの異なるPWM 出力信号を発生させるPWM回路と、
このPWM回路の出力信号を受けて降圧制御および昇圧制御を行うスイッチングトランジスタ回路と、
このスイッチングトランジスタ回路から出力端子に対して出力電圧を発生させる出力回路と、
この出力電圧を検出し、出力電圧の変動分に応じてエラー信号を発生し帰還させる帰還回路と、
を具備することを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、供給されたパルス波形特に鋸波に基づいて所定レベルの複数の鋸波を発生させる回路及びこの回路を組み込んで一定の出力電圧を出力するためのスイッチングレギュレータを構成する半導体集積回路に関する。
【０００２】
【従来の技術】
入力電圧Ｖｄｄの変化によらずに一定電圧を出力するために、出力電圧の昇圧及び降圧機能を備えたPWM方式のスイッチングレギュレータとして形成された半導体集積回路が従来用いられている。図７は従来のスイッチングレギュレータの回路の一例を示すブロック回路図である。この回路は、鋸波発生回路112から発生された単一の鋸波をレベルシフト回路113に供給して、この単一の鋸波からレベルシフトにより例えば図８（b）に示す第１、第２の鋸波S１、S２を形成する。
【０００３】
鋸波S1は比較回路114の非反転入力端子に供給され、鋸波S2は比較回路115の非反転入力端子に供給される。これらの比較回路114、115の反転入力端子には帰還増幅器116からのエラー信号ERRが供給され、このエラー信号ERRと鋸波S1、S2との比較結果の出力が比較回路114、115からPWM信号として出力されて、それぞれ一対の互いに逆極性のバッファ回路118A、118B、119A、119Bを介してＮチャネル型スイッチングトランジスタM61、M62、M63、M64のゲートに供給される。
【０００４】
Ｎチャネル型スイッチングトランジスタM61、M62が降圧動作を行い、Ｎチャネル型スイッチングトランジスタM63、M64が昇圧動作を行う。Ｎチャネル型スイッチングトランジスタM61、M62はVdd電源と接地間に直列に接続され、その接続点はインダクタンス素子L61を介してＮチャネル型スイッチングトランジスタM63、M64の接続点に接続される。Ｎチャネル型スイッチングトランジスタM63、M64の直列回路の一方は接地され、他方はローパスフィルタ（LPF)117を介して出力端子に接続される。
【０００５】
出力端子における電圧Voutは抵抗R61、R62により分圧され、分圧点の電圧は帰還増幅器116の非反転入力端子に供給される。この帰還増幅器116の反転入力端子には出力電圧の監視のための基準電圧を与える直流電源118の正端子が接続される。
【０００６】
出力端子の電圧Voutが設定値より低下すると、抵抗R61、R62の分圧電圧も低下し、直流電源118の電圧との差電圧であるエラー電圧も低下して比較回路114、115に供給される。この結果、図８(b)に示された鋸波S1、S2と比較されるエラー電圧の直流レベルが低下するから、比較回路114、115から出力されるPWM波のデューティが広がって、Ｎチャネル型スイッチングトランジスタM61、M64の導通期間が増加し、トランジスタM63からLPF117を介して出力端子に供給される出力電圧Voutが上昇する。
【０００７】
反対に出力電圧Voutが規定値より上昇すると、エラー電圧が上昇して、比較回路114、115の出力PWM波のデューティが狭くなり、出力電圧Voutが低下せしめられる。このようにして出力端子における出力電圧Voutが一定に保持される。
【０００８】
ここで、電源電圧Vddと出力電圧Voutの関係に付いて考えると、Vdd>Voutでは降圧のみ動作、Vdd<Voutでは昇圧のみ動作するのが回路の効率の点では望ましい。このような動作を実現させるには、昇圧および降圧動作それぞれに使用される基準電圧の異なった２つの鋸波が必要となる。さらに、この2つの鋸波の電位関係(以下オフセット量とする）が問題となる。図８に示す例では、２つの鋸波S1、S2が図８(a)に示すように重ならない部分があり、帰還電圧がこの重ならない部分に位置すると、昇圧、降圧のいずれもOFF状態となり、所望の出力電圧Voutが得られなくなる。一方、図８(c)の波形では2つの鋸波S1、S2が重なり合う部分が生じ、帰還増幅器116の出力がこの２波S1、S2の重なりの部分と等しい場合は、昇圧、降圧制御が同時にON状態となり、無駄なエネルギーを図７の回路中で消費してしまい、効率の低下を招く。
【０００９】
ここで、図７の回路が半導体集積回路で構成された時の鋸波発生回路112及びレベルシフト回路113の問題点を図９、図１０を参照して以下に説明する。
【００１０】
図９の鋸波発生回路112において、Ｎチャネル型トランジスタＭ71のゲートには一定周期のパルス波Ｐが入力される。このＮチャネル型トランジスタＭ71は定電流源I71と接地との間に接続され、コンデンサC71 と並列接続されている。
【００１１】
入力パルスPが低(L)レベルのときは、Ｎチャネル型トランジスタM71はOFFであり、定電流源I71からの定電流が全てコンデンサC71に流れ込み、コンデンサC71の両端の電圧は直線状に徐々に上昇する。
【００１２】
入力パルスPが高(H)レベルになると、Ｎチャネル型トランジスタM71がONとなって、コンデンサC71の電荷がこのトランジスタＭ71を介して瞬時に引き抜かれ、端子電圧はゼロになる。この繰り返しでコンデンサC71の端子間には出力の鋸波Sが得られる。
【００１３】
このようにして形成された鋸波Sから、昇圧、降圧動作に必要な2つの鋸波形を得るためのレベルシフト回路113の一例を図１０に示す。この回路113では図９の回路112から発生された鋸波SをＰチャネル型トランジスタM81のゲートに入力し、このＰチャネル型トランジスタM81のソースを抵抗R81を介して定電流源I81に接続する。この結果、Ｐチャネル型トランジスタM81を流れる電流量が入力鋸波Sにより変化すると、抵抗R81の両端からは互いに同期した２つの鋸波S1、S2が得られることになる。
【００１４】
【発明が解決しようとする課題】
ところで、半導体集積回路で用いられる定電流源の出力電流値は内蔵された抵抗の値に反比例した値となるが、この内蔵抵抗値が製造上の素子バラツキの影響を受けるために、電流値も素子バラツキの影響を受ける。定電流源I71に流れる定電流値は、係数をｋとすると、内蔵抵抗値Rに反比例し、電源電圧VTに比例する値、ｋ・VT/Rとなる。鋸波Sの波高値Vpは、この定電流値に比例し、コンデンサC71の容量値に反比例した値となり、Vp＝ｋ・VT/CRとなる。
【００１５】
又、図１０のレベルシフト回路113では、前述したように、定電流源I81の出力電流値は一般に内蔵抵抗に反比例した値となるため、抵抗R81の両端に一定の電位差を生じる。この電位差が２つの鋸波のオフセット量となる。従って、このような従来の回路例では、半導体集積回路の製造バラツキにより、得られる２つの鋸波S１、S2の波形は図８(b)のようにならずに、図８(a),または図８(c)のようになり、動作不良や効率の低下を生じることが避けられない。
【００１６】
この対策として、例えば鋸波のピーク電圧を検知し、この値によって鋸波発生回路を制御してピーク電圧のバラツキを避けるという方法も考えられるが、この方法では、素子数の増大、時定数の増大、及び大きな帰還ループがシステム内に新たに生じることによる系の安定度の低下、起動時間の遅れなどが発生し、好ましくない。
【００１７】
そこで、この発明は、たとえば電流源の内蔵抵抗あるいはこの電流源により充放電される容量などの素子の製造バラツキによる特性不具合を避けることが可能な半導体集積回路、特に供給された鋸波に基づいて所定レベルの複数の鋸波を発生させる回路、及びこの回路を組み込んで一定の出力電圧を出力するためのスイッチングレギュレータを構成する半導体集積回路を提供することを目的とする。
【００１８】
【課題を解決するための手段】
この発明の半導体集積回路は、パルス発生回路と、このパルス発生回路からのパルス出力のピーク電圧を検知するピーク電圧検知手段と、この検知されたピーク電圧に応じた制御信号を発生する制御信号発生手段と、この発生された制御信号によりその出力電流量が制御される電流源と、この電流源からの出力電流通路に接続され前記パルス出力に応じた出力電流を形成する手段と、この形成された出力電流を、互いに同相で電圧レベルの異なる第１、第２のパルス電圧に変換する変換手段とから構成されている。
【００１９】
また、この発明の半導体集積回路は、鋸波発生回路と、この鋸波発生回路からの鋸波出力のピーク電圧を検知するピーク電圧検知手段と、この検知されたピーク電圧に応じた電流を発生する電流源と、この電流源からの出力電流通路に接続され前記鋸波出力を互いに同相で一方の最小電圧と他方の最大電圧がそれぞれ所定の基準レベルに実質的に一致する第１、第２の鋸波電圧に変換するレベルシフト手段と、前記第１、第２の鋸波電圧がそれぞれ供給される非反転入力端子を有する第１、第２の比較回路と、前記第１、第２の比較回路の出力端子にそれぞれ接続され、互いに逆極性の出力信号を発生する第１、第２及び第３、第４のバッファ回路と、この第１、第２及び第３、第４のバッファ回路の出力により制御されるスイッチングトランジスタ回路と、このスイッチングトランジスタ回路から出力端子に対して出力電圧を発生させる出力回路と、この出力電圧と所定の電圧との差に応じてエラー信号を発生し、前記第１、第２の比較回路の反転入力端子に供給する帰還回路と、より構成される。
【００２０】
さらに、この発明の半導体集積回路は、鋸波発生回路と、この鋸波発生回路からの鋸波出力のピーク電圧を検知するピーク電圧検知手段と、この検知されたピーク電圧に応じた電流を発生する電流源と、この電流源からの出力電流通路に接続され互いに電圧レベルの異なる第１、第２の直流電圧を発生するレベルシフト手段と、前記鋸波発生回路の鋸波出力が供給される非反転入力端子および前記第１、第２の直流電圧が夫々供給される反転入力端子を有する第１、第２の比較回路と、前記第１、第２の比較回路の出力端子にそれぞれ接続され、互いに逆極性の出力信号を発生する第１、第２及び第３、第４のバッファ回路と、この第１、第２及び第３、第４のバッファ回路の出力により制御されるスイッチングトランジスタ回路と、このスイッチングトランジスタ回路から出力端子に対して出力電圧を発生させる出力回路と、この出力電圧と所定の電圧との差に応じてエラー信号を発生し、前記レベルシフト手段の制御端子に供給する帰還回路と、から構成されている。
【００２１】
これらの構成により、鋸波発生回路から出力された鋸波のピーク電圧に応じて定電流源の電流値を制御し、この制御された電流により抵抗性負荷の両端に発生する2つの電圧レベルを用いてスイッチングレギュレータを動作させるようにしたので、電流源に内蔵される抵抗やこの電流源の電流で充放電される容量などの素子の製造バラツキによる特性不具合を避けることが可能な半導体集積回路、特に供給された鋸波に基づいて所定レベルの複数の鋸波を発生させる回路及びこの回路を組み込んで一定の出力電圧を出力するためのスイッチングレギュレータを構成する半導体集積回路を提供出来る。
【００２２】
【発明の実施の形態】
以下、この発明の実施の形態について図面を参照して説明する。
【００２３】
図１はこの発明の一実施の形態を示すブロック図である。図１の回路は大別すると、鋸波発生回路（パルス発生回路）103と、この鋸波発生回路103から発生された鋸波Sのピーク値を検知するピーク検波回路（ピーク電圧検知手段）101と、このピーク検波回路101の出力電圧Vpを対応する電流値に変換する電圧・電流(V/I)変換回路（制御信号発生手段）102と、この電圧・電流変換回路102の出力により制御される電流源I21と、この電流源I21に接続され、鋸波発生回路103から発生された鋸波を互いに電圧レベルの異なる２個の鋸波に変換するレベルシフト回路105とよりなる。
【００２４】
鋸波発生回路103において、Nチャネル型トランジスタＭ11のゲートには一定周期のパルス波Ｐが入力される。このNチャネル型トランジスタＭ11は定電流源I11と接地との間に接続され、コンデンサC11 と並列接続されている。
【００２５】
入力パルスPが低(L)レベルのときは、Nチャネル型トランジスタM11はOFFであり、定電流源I11からの定電流が全てコンデンサC11に流れ込み、コンデンサC11の両端の電圧は直線状に徐々に上昇する。
【００２６】
入力パルスPが高(H)レベルになると、Nチャネル型トランジスタM11がONとなって、コンデンサC11の電荷がNチャネル型トランジスタＭ11を介して瞬時に引き抜かれ、端子電圧はゼロになる。この繰り返しでコンデンサC11の端子間には鋸波Sが得られる。
【００２７】
このように構成された鋸波発生回路103の出力ノードＮ1は、レベルシフト回路105の入力端子であるPチャネル型トランジスタM12のゲートに接続されるとともに、ピーク検波回路101の入力に供給される。ピーク検波回路101は入力される鋸波Sのピーク値を検出し、これを保持して出力Ｖｐを後段の回路に出力するもので、例えば図２のように構成されている。
【００２８】
図２において、ピーク検波回路101の入力端子101Aに供給される鋸波Ｓのピーク値をVpとする。この入力端子101AはPチャネル型トランジスタM31のゲートに接続される。Pチャネル型トランジスタM31のソースは、これと対となるトランジスタM32のソースとともに定電流源I31に接続される。
【００２９】
Pチャネル型トランジスタM31のドレインは接地され、Pチャネル型トランジスタM32のドレインはカレントミラー回路CM1を構成する一方のNチャネル型トランジスタM33を介して接地される。カレントミラー回路CM1の他方のNチャネル型トランジスタM34は、第２のカレントミラー回路CM2を構成する一方のPチャネル型トランジスタM35を介して電源に接続される。
【００３０】
第２のカレントミラー回路CM2の他方のPチャネル型トランジスタM36は定電流源I32を介して接地される。この定電流源I32にはコンデンサC31が並列に接続される。このコンデンサC31の端子電圧が検知されたピーク電圧出力Vpとして出力端子101Bに出力される。
【００３１】
図２の回路において、Pチャネル型トランジスタM31のゲートに供給される鋸波Ｓの電圧が上昇すると、このトランジスタM31に流れる電流が減少し、その分、定電流源I31からPチャネル型トランジスタM32に流入する電流が増加する。Pチャネル型トランジスタM32に流れる電流が増加すると、カレントミラー回路CM1の一方のNチャネル型トランジスタM33の電流が増加するから、他方のNチャネル型トランジスタM34の電流も増加する。
【００３２】
このトランジスタM34は第２のカレントミラー回路CM2の一方のPチャネル型トランジスタM35と直列に電源に接続されているから、このトランジスタM35の電流が増加し、結局、他方のPチャネル型トランジスタM36に流れる電流が増加することになる。この電流の増加分は定電流源I32には流入せず、コンデンサC31の充電に使われる。このコンデンサC31の一方の端子がPチャネル型トランジスタM32のゲートに接続されていることから、コンデンサC31の電圧VpがPチャネル型トランジスタM31のゲート電圧、即ち入力された鋸波Ｓのピーク電圧Vpと等しくなったところで、回路は安定し、出力端子101Bには電圧Vpが出力されることになる。
【００３３】
鋸波Ｓの電圧の変化に従ってPチャネル型トランジスタM31のゲート電圧が低下すると、定電流源I31の電流がこのトランジスタM31に多く流れ、他方のトランジスタM32の電流が減少するから、第１、第２のカレントミラー回路CM1、CM2の電流が減少し、コンデンサC31の電荷は定電流源I32を介して放電するようになる。ここで、この定電流源I32の電流値を、鋸波Ｓの周期とコンデンサC31の容量値により、鋸波Ｓのピーク電圧Vpを保持出来る程度の微少値に設定しておけば、コンデンサC31に蓄積された電荷はほとんど放電されずに保持されることになる。このようにして、鋸波Ｓのピーク電圧Vpが検知され、出力端子101Bに出力される。
【００３４】
図１に戻って、ピーク検波回路101により検出された鋸波Ｓのピーク電圧Vpは次に電圧・電流変換回路102により対応する電流値に変換され、電流源制御信号として電流源I21に出力される。
【００３５】
この電圧・電流変換回路102は、例えば図３に示すような構成を有する。図３において、ピーク検波回路101の出力Vpは入力端子102Aに供給される。この入力端子102Aは増幅器111(電圧比較回路)の非反転入力端子に接続され、反転入力端子はNチャネル型トランジスタ(制御素子）M41のソースと抵抗(電圧発生手段）R41との接続点に接続される。
【００３６】
増幅器111の出力はNチャネル型トランジスタM41のゲートに接続され、このトランジスタM41のドレインが制御信号の出力端子となる。このトランジスタM41のドレインは、電流源I21のカレントミラー回路CM3を構成する一方のPチャネル型トランジスタM42を介して電源に接続される。カレントミラー回路CM3の他方のPチャネル型トランジスタM43は、電流源I21の出力端子102Bに接続される。
【００３７】
図３の回路において、増幅器111の反転入力端子における電圧に対して、入力されたピーク電圧Ｖｐの方が高い場合には、両者の差の電圧がNチャネル型トランジスタM41のゲートに印加され、このトランジスタM41を流れる電流、即ち抵抗R41に流れる電流が増加し、抵抗R41の端子電圧、即ち増幅器111の反転入力端子の電圧が上昇する。
【００３８】
増幅器111の反転、非反転入力端子の電圧が等しくなると、この状態を維持する電流がNチャネル型トランジスタM41に流れ、結果として、抵抗R41の端子電圧はピーク電圧Vpと等しくなり、流れる電流はVp/R41となる。従って、この電流がカレントミラー回路CM3で折り返されて出力端子102Bに出力される。
【００３９】
図３の回路において、増幅器111はピーク電圧Vpに対応した信号を出力する素子として動作し、Nチャネル型トランジスタM41が、この信号を受けてピーク電圧Vpに応じた電流値を電流源制御信号として発生する素子として動作する。また、カレントミラー回路CM3はこの発生された電流値を出力する電流源として動作することになる。
【００４０】
このようにして形成されたピーク電圧Vpに対応する電流Ioが図１の電流源I21からレベルシフト回路105に供給される。このレベルシフト回路105は電流源I21と直列に電源間に接続された抵抗(変換手段）R11とPチャネル型トランジスタ(出力電流形成手段）M12とにより構成される。
【００４１】
したがって、抵抗R11と抵抗R41とをほぼ等しい値に設定すると、抵抗R11の両端に発生する電圧はVpとなり、入力鋸波Ｓのピーク電圧と一致する。この抵抗R11に発生する電圧をレベルシフト電圧と呼ぶ。この状態は半導体集積回路の内蔵素子の製造バラツキによらず保たれる。
【００４２】
この状態でPチャネル型トランジスタM12のゲートにノードN1から入力鋸波Ｓが印加されると、抵抗R11を流れる電流はこの鋸波Ｓのピーク電圧に比例して流れるので、抵抗R11の両端からは例えば図４(a)に示すような互いに同期した２つの鋸波S11、S12が得られる。
【００４３】
入力鋸波Ｓのピーク値Vpが増加すれば、これに応じて電流源I21の出力電流Ioが増加するから、抵抗R11の両端の電圧も変化(増加)し、得られる２つの鋸波S1、S2の振幅の絶対値も図４(b),(c)のように増加する。しかしながら、これらの２波S1、S2のオフセット量は常に最良の状態に保たれ、図８(a),(c)の従来例のように２波の間に重ならない部分ができたり、あるいはオーバーラップする部分ができたりすることがなく、回路効率の低下或いは出力電圧の変動という問題が生じることはない。
【００４４】
なお、上で説明した実施の形態では図３の抵抗R41と図１の抵抗R11の抵抗比を1：1としたが、この抵抗比を変えることにより、抵抗R11の両端に生じるレベルシフト電圧Vpを調整できる。
【００４５】
この図１ないし図４に示した実施の形態により得られた２つの鋸波S11、S12は、例えば図５に示す回路においてレベルシフト回路105から比較回路106、107に供給され、安定な出力電圧Voutが得られる。
【００４６】
図５において、レベルシフト回路105の出力S11、S12は、比較回路106、107の非反転入力端子に供給され、エラー(ERR)信号が帰還増幅器108からレベルシフト回路106、107のそれぞれの反転入力端子に供給されるように接続される。これにより、図５の実施の形態では、レベルシフト回路105の出力S11、S12は、図１、図４で説明したように、鋸波Sのピーク電圧Vpに応じた振幅を持つが、出力Voutの変化に応じたレベルのエラー信号ERRと比較回路106、107で比較されるから、結局、２つの鋸波S11、S12の相対レベル関係を一定に保ったまま夫々の振幅がエラー信号ERRにより変化することになる。
【００４７】
たとえば、出力端子の電圧Voutが設定値より低下すると、抵抗R21、R22の分圧電圧も低下し、直流電源110の電圧との差電圧であるエラー電圧ERRも低下して比較回路106、107に供給される。この結果、比較回路106、107から出力されるPWM波のデューティが広がって、スイッチングトランジスタM21、M24の導通期間が増加し、トランジスタM23からLPF109を介して出力端子Voutに供給される出力電圧が上昇する。
【００４８】
反対に出力電圧Voutが規定値より上昇すると、エラー電圧ERRが上昇して、比較回路106、107の出力PWM波のデューティが狭くなり、出力端子における出力電圧Voutが低下せしめられる。このようにして出力端子における出力電圧Voutが一定に保持される。
【００４９】
このように、この実施の形態では、新たな帰還ループが生じないため、内蔵可能なコンデンサによる設計が可能であり、また、安定度、起動時間の点でも問題がない。
【００５０】
図５の実施の形態では、２つの鋸波S11、S12にオフセットを与え、帰還増幅器108の出力ERRと鋸波S11、S12とのレベル比較を比較回路106、107で行うように構成したが、出力電圧の変動分をエラー信号ERRとして帰還させる帰還増幅器108の出力ERRをレベルシフト回路105に供給することにより、直接オフセットを与えるように構成しても同じ効果を得ることができる。
【００５１】
図６(a)はその一例の実施の形態を示すブロック図であり、図１の実施の形態と同様に構成された鋸波発生回路103の出力鋸波Sを同様にピーク検波回路101に供給して、ピーク電圧Vpを検出する。このピーク検波回路101の出力Vpは電圧・電流変換回路102に供給され、同様に構成されたレベルシフト回路105Aに供給される。但し、図１の実施の形態と異なり、このレベルシフト回路105Aの制御素子であるPチャネル型トランジスタM12Aでは、図６(b)に示すように、帰還増幅器108の出力ERRがレベルシフト回路105Aの制御端子となるＰチャネル型トランジスタＭ12Ａのゲートに入力され、抵抗R11の両端からはオフセットを与えられた所定の直流レベル電圧S22、S21が発生されるように接続される。
【００５２】
レベルシフト回路105Aからの一方の出力S21は、抵抗Ｒ11とPチャネル型トランジスタM12Aとの接続点に発生され、これは一方の比較回路106の反転入力端子に供給される。他方の出力S22は抵抗R11と電流源I21との接続点に発生され、これは他方の比較回路107の反転入力端子に供給される。これらの比較回路106、107の非反転入力端子にはそれぞれ鋸波発生回路103の出力鋸波Sが供給される。
【００５３】
この結果、鋸波発生回路103の出力Sとレベルシフト回路105Aの一方の出力信号S21との比較信号、及び鋸波Sと他方の出力信号S22との比較結果の出力が比較回路106、107からPWM信号として出力されて、それぞれ一対の互いに逆極性のバッファ回路115A、115B、116A、116Bを介してNチャネル型スイッチングトランジスタM21、M22、M23、M24のゲートに供給される。こうして、図５の実施の形態と同様に、Nチャネル型スイッチングトランジスタM21、M22が降圧動作を行い、Nチャネル型スイッチングトランジスタM23、M24が昇圧動作を行う。
【００５４】
このように、帰還増幅器108の出力ERRによるオフセットをレベルシフト回路105Aの出力S21、S22に与えても、この2つのレベルシフト出力S21、S22の電位関係、即ちオフセット量が最適の状態となり、半導体集積回路を構成した場合に製造バラツキによる鋸波の振幅の変動に影響されず、電源電圧Vddと出力電圧Voutの関係が、Vdd>Voutでは降圧のみ動作、Vdd<Voutでは昇圧のみ動作するので、回路の効率がよい。
【００５５】
以上の実施の形態ではいずれも出力電圧Voutの分圧電圧を帰還増幅器の非反転入力端子に供給する形の、非反転帰還増幅器を使用し、増幅器の出力が低下した時に出力電圧が上昇するように構成したシステムとしたが、例えば帰還ループに増幅器を１段追加して系の周波数特性をコントロールするように構成し、動作のロジックを上記の説明と逆にした場合でもまったく同様の効果を得るようにシステムを構成することができる。
【００５６】
また、半導体集積回路としてMOSトランジスタを使用した例を示したが、バイポーラトランジスタを用いても同様に構成できることは勿論である。
【００５７】
【発明の効果】
以上詳述したようにこの発明によれば、内蔵される抵抗、容量などの素子の製造バラツキによる特性不具合を避けることが可能な半導体集積回路、特に供給された鋸波に基づいて所定レベルの複数の鋸波を発生させる回路及びこの回路を組み込んで一定の出力電圧を出力するためのスイッチングレギュレータを構成する半導体集積回路を提供することが出来る。
【図面の簡単な説明】
【図１】この発明の一実施の形態の全体の回路構成を示すブロック図。
【図２】図１に示したピーク検波回路の具体例を示す回路図。
【図３】図１に示す電圧・電流変換回路及び電流源の具体例を示すブロック図。
【図４】図１乃至図３の実施の形態における２つの鋸波の波形を示す図。
【図５】この発明をスイッチングレギュレータに適用した一実施の形態を示すブロック図。
【図６】この発明をスイッチングレギュレータに適用した更に他の実施の形態を示すブロック図。
【図７】従来のスイッチングレギュレータの一例を示す回路ブロック図。
【図８】図７の従来例における２つの鋸波の波形を示す図。
【図９】図７の従来例の鋸波発生回路の一例を示すブロック図。
【図１０】図７の従来例のレベルシフト回路の一例を示す回路図。
【符号の説明】
101…ピーク検波回路、
102…電圧・電流変換回路、
103…鋸波発生回路、
105、105A…レベルシフト回路、
Ｉ21…電流源、
R11、R41…抵抗、
Vp…レベルシフト電圧、
CM1、CM2，CM3…カレントミラー回路、
108…帰還増幅器、
111…増幅器。
【図１】
0003776612.tif 000002
【図２】
0003776612.tif 000003
【図３】
0003776612.tif 000004
【図４】
0003776612.tif 000005
【図５】
0003776612.tif 000006
【図６】
0003776612.tif 000007
【図７】
0003776612.tif 000008
【図８】
0003776612.tif 000009
【図９】
0003776612.tif 000010
【図１０】
0003776612.tif 000011