(57)【特許請求の範囲】
【請求項１】
入力される輝度信号、および色信号をインターレース表示する際に発生するラインフリッカを除去するフリッカ除去装置において、入力された輝度信号を垂直低域成分と垂直高域成分とに分離する第１の周波数分離手段と、入力された色信号を垂直低域成分と垂直高域成分とに分離する第２の周波数分離手段と、上記第１の周波数分離手段により分離された輝度信号の垂直高域成分によりラインフリッカを除去する第１のフリッカ除去手段と、上記第２の周波数分離手段により分離された色信号の垂直高域成分によりラインフリッカを除去する第２のフリッカ除去手段と、上記第１の周波数分離手段により分離された輝度信号の垂直低域成分と上記第１のフリッカ除去手段によりラインフリッカの除去された輝度信号の垂直高域成分を加算する加算手段と、上記第２の周波数分離手段により分離された色信号の垂直低域成分と上記第２のフリッカ除去手段によりラインフリッカの除去された色信号の垂直高域成分を加算する加算手段を有し、上記第１のフリッカ除去手段による輝度信号のフリッカ抑圧度を上記第２のフリッカ除去手段による色信号のフリッカ抑圧度と比べて大きく設定することを特徴とするフリッカ除去装置。
【請求項２】
入力された輝度信号を垂直低域成分と垂直高域成分とに分離する上記第１の周波数分離手段の分離特性と入力された色信号を垂直低域成分と垂直高域成分とに分離する上記第２の周波数分離手段の分離特性を異にすることを特徴とする請求項１記載のフリッカ除去装置。
【請求項３】
入力される色信号をインターレース表示する際に発生するラインフリッカを除去するフリッカ除去装置において、入力された色信号を垂直低域成分と垂直高域成分とに分離する第２の周波数分離手段と、上記第２の周波数分離手段で分離された色信号の垂直高域成分を垂直高域−水平低域成分と垂直高域−水平高域成分とに分離する第３の周波数分離手段と、上記第３の周波数分離手段で分離された垂直高域−水平低域成分の振幅を変換する第１の振幅変換手段と、上記第２の周波数分離手段で分離された垂直低域成分と上記第３の周波数分離手段で分離された垂直高域−水平高域成分と上記第１の振幅変換手段で振幅変換された垂直高域−水平低域成分とを加算する加算手段を有し、第１の振幅変換手段において色信号の垂直高域−水平低域成分の振幅を抑圧することによりフリッカ除去を行うことを特徴とするフリッカ除去装置。
【請求項４】
上記第１の振幅変換手段において出力信号ＶＯＵＴが入力信号ＶＩＮに対してＶＯＵＴ＝α×ＶＩＮ（αは１未満の正の実数）となるような振幅変換特性であることを特徴とする請求項３記載のフリッカ除去装置。
【請求項５】
上記第１の振幅変換手段において出力信号ＶＯＵＴが入力信号ＶＩＮに対してＶＯＵＴ＝ＶＩＮ−β（ＶＩＮ＞βのとき）、０（−β≦ＶＩＮ≦βのとき）、ＶＩＮ＋β（ＶＩＮ＜−βのとき）、（ただし、βは正の実数）となるような振幅変換特性であることを特徴とする請求項３記載のフリッカ除去装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえばパーソナルコンピュータ（以下、パソコンと記す。）等より出力されるノンインターレース画像を、インターレース画像に変換しテレビジョン（以下、テレビ、あるいはＴＶと記す。）等の表示装置に表示する際に発生するフリッカを除去するフリッカ除去装置に関するものである。
【０００２】
【従来の技術】
近年、パソコンの需要が世界各国で急成長している。しかし、現在普及しつつあるパソコンの多くは企業、あるいは個人がビジネス用に購入したものである。したがって、今後は家庭への普及が最大の課題となってくる。パソコンを家庭内に普及させるためには、操作の簡単化、低価格化以外に、家族で使用することを考慮した製品開発が望まれる。
【０００３】
家庭（家族）をターゲットとした製品開発においては、パソコンのきめ細やかな画像、あるいは音声を家族全員で視聴するために大きなディスプレイ上にパソコン画面を表示する必要があり、それに合わせたディスプレイモニタの開発が必要である。
【０００４】
しかし、家庭用をターゲットとしたディスプレイモニタの開発に際しては以下のような問題がある。一般に表示用装置としてパソコン用のディスプレイを用いた場合は、同一サイズのテレビに比べディスプレイの価格が４倍程度になる。家庭用にパソコンを普及させるにあたってはこの価格差（価格）が非常に問題になる。一方、パソコンの出力（表示画像）を従来の家庭用テレビ画面上に表示する方法がある。その際、パソコンの表示画面が順次走査（以下、ノンインターレース走査と記す。）であるのに対して、テレビの表示はインターレース走査であるため、ノンインターレース走査で送られてきた画像データ（以下、ノンインターレース画像と記す。）をインターレース走査の画像（以下、インターレース画像と記す。）に変換する必要がある。その場合、テレビ画面上にフリッカが発生して非常に見苦しい画像になる。以下、パソコン、およびテレビの画面表示方法、フリッカの発生要因、および従来のフリッカ除去回路を積んだフリッカ除去装置について説明する。
【０００５】
まず始め、パソコンの画面表示方法（画面表示モード）について簡単に説明する。パソコンの画面表示モードに関しては複数のモードが存在する。その中で、よく用いられているＶＧＡ規格について簡単に説明する。ＶＧＡ規格では、１ラインの有効画素数を６４０画素とし、１フレームの有効走査線数を４８０ラインと規定している。また、ディスプレイ上には上記画像をノンインターレースで表示する。なお、フレーム周波数に関しては明確な規定がない。（およそ６０Ｈｚのフレーム周波数で出力される場合が多い。）次に、テレビの画面表示方法（画面表示モード）について説明する。ＩＴＵ−Ｒ勧告ＢＴ．６０１（システム５２５）によるとテレビ画面の水平方向の有効画素数は７２０画素（１３．５ＭＨｚサンプリング時）、１フレームの有効走査線数は４８６ラインとなっている。また、テレビはフィールド周波数が５９．９４Ｈｚのインターレース画像としてディスプレイ上に表示される。従って、パソコンより出力されるＶＧＡ出力を単純にインターレース画像に変換しテレビ画面に表示するとフリッカが発生し非常に見苦しい画像になる。
【０００６】
次に、図２０〜図２２を用いてノンインターレース画像をインターレース画像に変換する際に発生するフリッカの発生プロセスについて簡単に説明する。図２０はノンインターレース画像の空間周波数の特性を示す図であり、走査線数５２５ライン、フレーム周波数６０Ｈｚの場合を示している。図において、横軸は時間軸方向の空間周波数を示し、縦軸は垂直方向の空間周波数を示している。ノンインターレース画像の場合は時間軸方向には６０Ｈｚの間隔で、また垂直方向には５２５ラインの間隔で上記ノンインターレース画像の空間周波数上の特性（以下、周波数スペクトラムと記す。）が繰り返し現われる。（図２０参照）
【０００７】
図２１はインターレース画像の空間周波数特性を示す図であり、詳しくは、図２０に示す周波数スペクトラム有するノンインターレース画像をインターレース画像に変換した際の空間周波数上の特性（周波数スペクトラム）を示している。（フィールド周波数６０Ｈｚ、走査線数５２５本のインターレース画像）なお、図中、横軸は時間軸方向の空間周波数を示し、縦軸は垂直方向の空間周波数を示す。ノンインターレース画像をインターレース画像に変換した際に発生するフリッカは、垂直方向の高域成分が時間軸方向からみた場合垂直方向の低域成分に折り返してくるため発生する。図中斜線を施した部分が時間軸方向からみた際の、垂直方向の高域成分折り返し部分（フリッカ成分）に相当する。
【０００８】
図２２はインターレース画像の２次元周波数特性を示す図である。図中、横軸は水平方向の空間周波数を示し、縦軸は垂直方向の空間周波数を示す。なお、図中斜線を施した部分が、２次元周波数上での上記垂直方向の折り返し成分（フリッカ成分）となる。従って、垂直方向の高域成分を抑圧することによりフリッカを除去することができる。
【０００９】
図２３は従来のフリッカ除去装置のブロック構成図である。なお、この従来例ではＶＧＡ規格に基づく信号をＮＴＳＣ標準画像に変換する場合について説明する。図において、１ａ〜１ｃはＶＧＡ信号（ＶＧＡ規格に基づくＲ、Ｇ、およびＢ信号）の入力端子、２はＶＧＡ信号の同期信号の入力端子、３ａ〜３ｃは入力されたアナログ映像信号をディジタル映像信号に変換するアナログ／ディジタル変換回路  （以下、Ａ／Ｄ変換回路、あるいはＡ／Ｄと記す。）、４は入力端子２より入力されるＶＧＡ信号の同期信号より垂直同期信号、および水平同期信号を検出する第１の同期検出回路、５は第１の同期検出回路４より出力される同期信号を基準にしてクロックを発生する第１のＰＬＬ回路、６ａ〜６ｃは入力されたディジタル映像信号の垂直方向の低域成分を抽出する第１の垂直低域通過フィルタ（以下、第１のＶＬＰＦと記す。）、７ａ〜７ｃは第１のＶＬＰＦ６ａ〜６ｃより出力されるディジタル映像信号を記憶するフレームメモリである。
【００１０】
８は上記第１のＶＬＰＦ６ａ〜６ｃ中のラインメモリ２３ａ、２３ｂ、および上記フレームメモリ７ａ〜７ｃへのディジタル映像信号の書き込み、および読み出し制御信号を発生する第１のメモリ制御回路、９ａ〜９ｃはフレームメモリ７ａ〜７ｃより出力されるディジタル映像信号をアナログ映像信号に変換するディジタル／アナログ変換回路（以下、Ｄ／Ａ変換回路、あるいはＤ／Ａと記す。）、１０は入力されたＲ、Ｇ、およびＢ信号を、輝度信号（以下、Ｙ信号と記す。）、および２つの色差信号（以下、Ｒ−Ｙ信号、およびＢ−Ｙ信号と記す。）に変換するマトリクス回路、１１は第２の同期検出回路１２より出力される同期信号を基準にしてクロックを発生する第２のＰＬＬ回路、１２は入力端子１６より入力されるＴＶ側の同期信号より垂直同期信号、水平同期信号等を検出する第２の同期検出回路である。
【００１１】
１３は、マトリクス回路１０より出力されるＹ信号に垂直同期信号、および水平同期信号を付加する同期付加回路、１４はマトリクス回路１０より出力される２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）を変調色信号（以下、Ｃ信号と記す。）に変換するクロマエンコーダ回路、１５ａおよび１５ｂはＹ信号およびＣ信号の出力端子、１６はＴＶ側の同期信号の入力端子である。
【００１２】
図２４は例えば特開平７−９５４９０号公報に示された従来の第１のＶＬＰＦ６のブロック構成図である。図において、２０はディジタル映像信号の入力端子、２１は第１のメモリ制御回路８より出力されるメモリ制御信号の入力端子、２２はディジタル映像信号の出力端子、２３ａ、２３ｂは入力されたディジタル映像信号を１ライン遅延するラインメモリ、２４ａ、２４ｂは入力されたディジタル映像信号に０．２５を乗算する乗算回路、２５は入力されたディジタル映像信号に０．５を乗算する乗算回路、２６は加算回路である。図２５は図２４に示す第１のＶＬＰＦ６の周波数特性を示す図である。図において、横軸は垂直方向の空間周波数を、縦軸には振幅を示す。
【００１３】
以下、図２３〜図２５を用いて従来のフリッカ除去装置の動作を説明する。なお、本従来例ではＶＧＡ規格に基づき入力されたノンインターレース画像をインターレース画像に変換し出力する場合について説明する。入力端子１ａ〜１ｃを介して入力されたＲ、Ｇ、およびＢ信号はＡ／Ｄ変換回路３ａ〜３ｃでディジタル映像信号に変換される。一方、入力端子２を介して入力されたＶＧＡ信号の同期信号は第１の同期検出回路４で垂直同期信号、および水平同期信号が分離される。第１の同期検出回路４で分離された水平同期信号は第１のＰＬＬ回路５に入力される。第１のＰＬＬ回路５では上記入力された水平同期信号を基準にしてＶＧＡ側の基準クロックを発生する。第１のＰＬＬ回路５で発生した上記クロックはＡ／Ｄ変換回路３ａ〜３ｃ、および第１のメモリ制御回路８へ入力される。なお、第１の同期検出回路４で検出された垂直同期信号、および水平同期信号は第１のメモリ制御回路８へも入力される。
【００１４】
第１のメモリ制御回路８では第１の同期検出回路４より出力されるＶＧＡ信号の水平同期信号を用いて第１のＶＬＰＦ６中のラインメモリ２３ａ、２３ｂへのディジタル映像信号の書き込みおよび読み出し制御信号を発生する。例えば、上記ラインメモリ２３ａ、２３ｂにＦＩＦＯ（ファーストインファーストアウト）メモリを使用した場合は、第１のメモリ制御回路８からは書き込みおよび読み出し時のラインアドレスリセット信号、書き込みおよび読み出し可能信号（ＥＮＡＢＬ信号）、ならびに書き込みおよび読み出しクロック信号が出力される。また、第１のメモリ制御回路８では第１の同期検出回路４より出力される垂直同期信号、および水平同期信号を用いてフレームメモリ７ａ〜７ｃへのディジタル映像信号の書き込み制御信号も発生する。なお、フレームメモリ７ａ〜７ｃの具体的な制御方式に関しては後述する。また、本従来例では第１のＶＬＰＦ６中のラインメモリ２３ａ、２３ｂに上記ＦＩＦＯメモリを用いるものとする。
【００１５】
Ａ／Ｄ変換回路３ａ〜３ｃでディジタル映像信号に変換されたＲ、Ｇ、およびＢ信号は第１のＶＬＰＦ６ａ〜６ｃへ入力される。以下、図２４を用いて第１のＶＬＰＦ６の動作を説明する。入力端子２０を介して入力されたディジタル映像信号は乗算回路２４ａ、およびラインメモリ２３ａに入力される。ラインメモリ２３ａでは入力されたディジタル映像信号を１ライン遅延し出力する。ラインメモリ２３ａより出力されたディジタル映像信号は乗算回路２５、およびラインメモリ２３ｂへ入力される。ラインメモリ２３ｂでは、ラインメモリ２３ａと同様に入力されたディジタル映像信号を１ライン遅延して出力する。ラインメモリ２３ｂの出力は乗算回路２４ｂに入力される。
【００１６】
乗算回路２４ａ、２４ｂに入力されたディジタル映像信号は０．２５が乗算され出力される。（具体的には、データが２ビットシフトされ出力される。）また、乗算回路２５へ入力されたディジタル映像信号は０．５が乗算され出力される。（具体的には、データが１ビットシフトされ出力される。）乗算回路２４ａ、２４ｂ、および乗算回路２５の出力は加算回路２６で加算され、垂直方向の高域成分が除去され出力端子２２を介してフレームメモリ７へ出力される。なお、図２５に上記第１のＶＬＰＦ６の周波数特性を示した。また、ラインメモリ２３ａ、２３ｂは、入力端子２１を介して第１のメモリ制御回路８より出力される上記データ書き込み制御信号、およびデータ読み出し制御信号に基づき上記ディジタル映像信号のメモリ内への書き込み、および読み出し制御を行なう。
【００１７】
第１のＶＬＰＦ６ａ〜６ｃで垂直高域成分が除去されたディジタル映像信号はフレームメモリ７ａ〜７ｃへ入力される。以下、フレームメモリ７への上記ディジタル映像信号の書き込み動作について説明する。第１のメモリ制御回路８では６０Ｈｚのフレーム周波数で入力されるノンインターレースのディジタル映像信号をフィールド周波数６０Ｈｚのインターレースのディジタル映像信号に変換するための制御信号をフレームメモリ７へ出力する。具体的には、フレームメモリ７への書き込み時にフレーム構造で入力されるディジタル映像信号をフィールド構造に変換し書き込む。
【００１８】
以下、第１のメモリ制御回路８より出力されるフレームメモリ７へのデータ書き込み制御信号の発生方法について説明する。まず始め、第１の同期検出回路４より垂直同期信号が入力されると第１のメモリ制御回路８では次にフレームメモリ７に書き込むディジタル映像信号のフィールドを設定する。そして、上記フィールド設定結果が第１フィールドの場合は奇数ラインのみをフレームメモリ７へ書き込むための制御信号を発生し、第２フィールドの場合は偶数ラインのみをフレームメモリ７へ書き込むための制御信号を発生する。なお、上記制御は第１の同期検出回路４より出力される水平同期信号を用いて上記偶数／奇数ラインの判別を行なう。なお、その際、本従来例ではフレームメモリ７へはＶＧＡ信号の有効映像信号部分のみが書き込まれるように制御する。
【００１９】
フレームメモリ７ａ〜７ｃに入力されたノンインターレースのディジタル映像信号は第１のメモリ制御回路８より出力される上記書き込み制御信号に基づきフィールド構造のディジタル映像信号（インターレース構造のディジタル映像信号）に変換されフレームメモリ７ａ〜７ｃ内へ記憶される。なお、本従来例ではフレームメモリ７は第１フィールド用、および第２フィールド用の２枚のフィールドメモリで構成されているものとする。よって、上記ノンインターレース構造のディジタル映像信号をフレームメモリ７へ書き込む際は１フィールドごとに使用する上記フィールドメモリを切り換える。その際に、フィールドメモリの切り換え制御信号も上記フィールド判別結果に基づき上記第１のメモリ制御回路８より出力される。
【００２０】
一方、入力端子１６を介して入力されたＴＶ側の同期信号は第２の同期検出回路１２で垂直同期信号、および水平同期信号が検出される。その際、フィールドの判別も上記第２の同期検出回路１２で行われる。第２のＰＬＬ回路１１では、第２の同期検出回路１２で検出された水平同期信号を基準にしてテレビ側の基準クロックを発生する。第２のＰＬＬ回路１１で発生した上記クロックはＤ／Ａ変換回路９ａ〜９ｃ、および第１のメモリ制御回路８へ入力される。なお、第２の同期検出回路１２で検出された垂直同期信号、水平同期信号、およびフィールド判別結果は第１のメモリ制御回路８へも入力される。
【００２１】
第１のメモリ制御回路８では、テレビ側の上記垂直同期信号、水平同期信号、およびフィールド判別結果をもとに上記フレームメモリ７内に記憶されたインターレース画像を読み出すための読み出し制御信号（上記フィールドメモリの切り換え信号、データの読み出しアドレス、読み出し制御信号など）を発生する。フレームメモリ７ａ〜７ｃでは第１のメモリ制御回路８より出力される上記読み出し制御信号に基づきインターレース構造のディジタル映像信号を出力する。
【００２２】
フレームメモリ７ａ〜７ｃより読み出されたインターレース構造のディジタル映像信号はＤ／Ａ変換回路９ａ〜９ｃに入力される。Ｄ／Ａ変換回路９ａ〜９ｃでは入力されたインターレース構造のディジタル映像信号をインターレース構造のアナログ映像信号に変換する。Ｄ／Ａ変換回路９ａ〜９ｃより出力されるＲ、Ｇ、およびＢ信号は、マトリクス回路１０でＹ信号、および２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）に変換される。マトリクス回路１０より出力されるＹ信号は同期付加回路１３で垂直同期信号、および水平同期信号が付加された後に出力端子１５ａを介して出力される。なお、同期付加回路１３は第２の同期検出回路１２より出力される垂直同期信号、水平同期信号、およびフィールド判別結果に基づき同期信号を発生しＹ信号に付加する。
【００２３】
また、２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）はクロマエンコーダ回路１４で変調色信号（Ｃ信号）に変換され出力端子１５ｂを介して出力される。なお、クロマエンコードの際（２つの色差信号を変調色信号に変換する際）には第２の同期検出回路１２より出力される垂直同期信号、水平同期信号、およびフィールド判別結果に基づき２つの色差信号に変調を施す。変調の施された変調色信号（Ｃ信号）は出力端子１５ｂを介して出力される。
【００２４】
【発明が解決しようとする課題】
従来のフリッカ除去装置は以上のように構成されているので、ノンインターレース画像をインターレース画像に変換する際に発生するフリッカは除去できるものの垂直方向の周波数帯域が制限されるため垂直解像度が低下する。すなわち、従来のフリッカ除去装置により除去されるフリッカ成分の中には垂直解像度成分が含まれており単純に垂直方向の帯域を制限すると垂直解像度が落ち、特にディスプレイ上の細かい文字等の認識が困難になる等の問題が生じる。
【００２５】
本発明は上記のような課題を解決するためになされたもので、フリッカを視覚的に低減するとともに垂直方向の解像度の低下を抑え、さらにはインターネット上の各種ホームページやＣＤ−ＲＯＭ等をディスプレイ上に表示したときに見られる小振幅グラデーションがもとで発生する色フリッカも除去された良好な画像を得ることができるフリッカ除去装置を得ることを目的とする。
【００２６】
【課題を解決するための手段】
入力される輝度信号、および色信号をインターレース表示する際に発生するラインフリッカを除去するフリッカ除去装置において、入力された輝度信号を垂直低域成分と垂直高域成分とに分離する第１の周波数分離手段と、入力された色信号を垂直低域成分と垂直高域成分とに分離する第２の周波数分離手段と、上記第１の周波数分離手段により分離された輝度信号の垂直高域成分によりラインフリッカを除去する第１のフリッカ除去手段と、上記第２の周波数分離手段により分離された色信号の垂直高域成分によりラインフリッカを除去する第２のフリッカ除去手段と、上記第１の周波数分離手段により分離された輝度信号の垂直低域成分と上記第１のフリッカ除去手段によりラインフリッカの除去された輝度信号の垂直高域成分を加算する加算手段と、上記第２の周波数分離手段により分離された色信号の垂直低域成分と上記第２のフリッカ除去手段によりラインフリッカの除去された色信号の垂直高域成分を加算する加算手段を有し、上記第１のフリッカ除去手段による輝度信号のフリッカ抑圧度を上記第２のフリッカ除去手段による色信号のフリッカ抑圧度と比べて大きく設定するよう構成する。
【００２８】
また、入力された輝度信号を垂直低域成分と垂直高域成分とに分離する上記第１の周波数分離手段の分離特性と入力された色信号を垂直低域成分と垂直高域成分とに分離する上記第２の周波数分離手段の分離特性を異にするよう構成する。
【００２９】
また、入力される色信号をインターレース表示する際に発生するラインフリッカを除去するフリッカ除去装置において、入力された色信号を垂直低域成分と垂直高域成分とに分離する第２の周波数分離手段と、上記第２の周波数分離手段で分離された色信号の垂直高域成分を垂直高域−水平低域成分と垂直高域−水平高域成分とに分離する第３の周波数分離手段と、上記第３の周波数分離手段で分離された垂直高域−水平低域成分の振幅を変換する第１の振幅変換手段と、上記第２の周波数分離手段で分離された垂直低域成分と上記第３の周波数分離手段で分離された垂直高域−水平高域成分と上記第１の振幅変換手段で振幅変換された垂直高域−水平低域成分とを加算する加算手段を有し、第１の振幅変換手段において色信号の垂直高域−水平低域成分の振幅を抑圧することによりフリッカ除去を行なうよう構成する。
【００３０】
また、上記第１の振幅変換手段において出力信号ＶＯＵＴが入力信号ＶＩＮに対してＶＯＵＴ＝α×ＶＩＮ（αは１未満の正の実数）となるような振幅変換特性であるよう構成する。
【００３１】
また、上記第１の振幅変換手段において出力信号ＶＯＵＴが入力信号ＶＩＮに対してＶＯＵＴ＝ＶＩＮ−β（ＶＩＮ＞βのとき）、０（−β≦ＶＩＮ≦βのとき）、ＶＩＮ＋β（ＶＩＮ＜−βのとき）、（ただし、βは正の実数）となるような振幅変換特性であるよう構成する。
【００３６】
【発明の実施の形態】
本発明の実施の形態であるフリッカ除去装置においては、入力される輝度信号、および色信号をインターレース表示する。その際に、入力された輝度信号を第１の周波数分離手段により垂直低域成分と垂直高域成分に分離する。同様に、入力された色信号を第２の周波数分離手段により垂直低域成分と垂直高域成分とに分離する。次に、第１のフリッカ除去手段により上記第１の周波数分離手段により分離された輝度信号の垂直高域成分よりラインフリッカを除去する。同様に、第２のフリッカ除去手段により上記第２の周波数分離手段により分離された色信号の垂直高域成分よりラインフリッカを除去する。上記第１の周波数分離手段により分離された輝度信号の垂直低域成分と上記第１のフリッカ除去手段によりラインフリッカの除去された輝度信号の垂直高域成分を加算する。同様に、上記第２の周波数分離手段により分離された色信号の垂直低域成分と上記第２のフリッカ除去手段によりラインフリッカの除去された色信号の垂直高域成分を加算する。なお、上記第１のフリッカ除去手段による輝度信号のフリッカ抑圧度を上記第２のフリッカ除去手段による色信号のフリッカ抑圧度と比べて大きく設定する。
【００３８】
また、入力された輝度信号を垂直低域成分と垂直高域成分とに分離する上記第１の周波数分離手段の分離特性と入力された色信号を垂直低域成分と垂直高域成分とに分離する上記第２の周波数分離手段の分離特性を異にする。
【００３９】
また、入力される色信号をインターレース表示する際に発生するラインフリッカを除去するフリッカ除去装置において、第２の周波数分離手段により入力された色信号を垂直低域成分と垂直高域成分とに分離する。次に、第３の周波数分離手段により上記第２の周波数分離手段で分離された色信号の垂直高域成分を垂直高域−水平低域成分と垂直高域−水平高域成分とに分離する。第１の振幅変換手段により上記第３の周波数分離手段で分離された垂直高域−水平低域成分の振幅を変換する。そして、上記第２の周波数分離手段で分離された垂直低域成分と上記第３の周波数分離手段で分離された垂直高域−水平高域成分と上記第１の振幅変換手段で振幅変換された垂直高域−水平低域成分とを加算する。
【００４０】
また、上記第１の振幅変換手段において出力信号ＶＯＵＴが入力信号ＶＩＮに対してＶＯＵＴ＝α×ＶＩＮ（αは１未満の正の実数）となるような振幅変換特性とする。
【００４１】
また、上記第１の振幅変換手段において出力信号ＶＯＵＴが入力信号ＶＩＮに対してＶＯＵＴ＝ＶＩＮ−β（ＶＩＮ＞βのとき）、０（−β≦ＶＩＮ≦βのとき）、ＶＩＮ＋β（ＶＩＮ＜−βのとき）、（ただし、βは正の実数）となるような振幅変換特性とする。
【００４６】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
実施の形態１．
図１は本発明の実施の形態１であるフリッカ除去装置のブロック構成図である。なお、本実施の形態１でも、従来例と同様にＶＧＡ規格に基づく信号をＮＴＳＣ標準画像に変換する場合について説明する。図において、１ａ〜１ｃはＶＧＡ信号（ＶＧＡ規格に基づくＲ、Ｇ、およびＢ信号）の入力端子、２はＶＧＡ信号の同期信号の入力端子、３ａ〜３ｃは入力端子１ａ〜１ｃより入力されたＲ、Ｇ、およびＢ信号をアナログ映像信号からディジタル映像信号に変換するＡ／Ｄ変換回路、４は入力端子２より入力されるＶＧＡ信号の同期信号より垂直同期信号、および水平同期信号を検出する第１の同期検出回路、５は第１の同期検出回路４より出力される同期信号を基準にしてクロックを発生する第１のＰＬＬ回路、７ａ〜７ｃは第１のフリッカ除去回路３１より出力される輝度信号（Ｙ信号）、第２のフリッカ除去回路３２ａ、３２ｂより出力される２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）を記憶するフレームメモリである。
【００４７】
９ａ〜９ｃはフレームメモリ７ａ〜７ｃより出力されるディジタル映像信号をアナログ映像信号に変換するＤ／Ａ変換回路、１０はＡ／Ｄ変換回路３ａ〜３ｃによりディジタル映像信号に変換されたＲ、Ｇ、およびＢ信号を、Ｙ信号、および２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）に変換するマトリクス回路（従来例ではアナログ映像信号のＲ、Ｇ、およびＢ信号を、Ｙ信号、および２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）に変換するが、本実施の形態１ではディジタル映像信号で変換を行なう点のみ異なる。）、１１は第２の同期検出回路１２より出力されるＴＶ側の同期信号を基準にしてクロックを発生する第２のＰＬＬ回路、１２は入力端子１６より入力されるＴＶ側の同期信号より垂直同期信号、水平同期信号等を検出する第２の同期検出回路である。
【００４８】
１３はＤ／Ａ変換回路９ａより出力されるＹ信号に垂直同期信号、および水平同期信号を付加する同期付加回路、１４はＤ／Ａ変換回路９ｂ、９ｃより出力される２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）を変調色信号（Ｃ信号）に変換するクロマエンコーダ回路、１５ａ、および１５ｂはＹ信号、およびＣ信号の出力端子、１６はＴＶ側の同期信号の入力端子である。
【００４９】
３０ａ、３０ｂはマトリクス回路１０より出力される２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）の水平方向の信号帯域を制限し、さらにサブサンプリングを行なうサブサンプリング回路、３１はマトリクス回路１０より出力されるＹ信号中のフリッカ成分を除去する第１のフリッカ除去回路、３２ａ、３２ｂはサブサンプリング回路３０ａ、３０ｂより出力されるＲ−Ｙ信号、Ｂ−Ｙ信号中のフリッカ成分を除去する第２のフリッカ除去回路、３３は上記サブサンプリング回路３０ａ、３０ｂへのサブサンプリング制御信号、上記第１のフリッカ除去回路３１、および上記第２のフリッカ除去回路３２ａ、３２ｂ中のラインメモリ２３ａ、２３ｂ、および上記フレームメモリ７ａ〜７ｃへのディジタル映像信号の書き込み、および読み出し制御信号を出力する第２のメモリ制御回路である。
【００５０】
図２は図１における第１のフリッカ除去回路３１のブロック構成図である。図において、３９ａはディジタル映像信号（Ｙ信号）を垂直低域成分と垂直高域成分とに分離する第１の垂直帯域分離フィルタ、４０ａはＹ信号の入力端子、４１ａは第２のメモリ制御回路３３より出力されるメモリ制御信号の入力端子、４２ａはＹ信号の出力端子、４３は第１の垂直帯域分離フィルタ３９ａより出力される１ライン遅延されたＹ信号より水平方向の直流成分を検出する第１の直流検出回路（以下、第１のＤＣ検出回路と記す。）、４４は第１のリミッタ回路、４５ａは加算回路である。
【００５１】
図３は図１における第２のフリッカ除去回路３２のブロック構成図である。図において、３９ｂはディジタル映像信号（色差信号）を垂直低域成分と垂直高域成分とに分離する第１の垂直帯域分離フィルタ、４０ｂは色差信号の入力端子、４１ｂは第２のメモリ制御回路３３より出力されるメモリ制御信号の入力端子、４２ｂは色差信号の出力端子、４５ｂは加算回路、４６は第１の振幅変換回路である。
【００５２】
図４は図２、および図３における第１の垂直帯域分離フィルタ３９のブロック構成図である。図において、２０はディジタル映像信号の入力端子、２１は第２のメモリ制御回路３３より出力されるメモリ制御信号の入力端子、２２は入力端子２０より入力されたディジタル映像信号の垂直低域成分の出力端子、２３ａ、および２３ｂは入力されたディジタル映像信号を１ライン遅延するラインメモリ、２４ａ、および２４ｂは入力されたディジタル映像信号に０．２５を乗算する乗算回路、２５は入力されたディジタル映像信号に０．５を乗算する乗算回路、２６は加算回路、２７は減算回路、２８は入力端子２０より入力されたディジタル映像信号の垂直高域成分の出力端子、２９はラインメモリ２３ａにより１ライン遅延されたディジタル映像信号の出力である。
【００５３】
図５は図２における第１のＤＣ検出回路４３のブロック構成図である。図５において、８０はＹ信号の入力端子、８１はＤＣ検出結果の出力端子、８２は減算回路、８３は平均値回路、８４は遅延回路、８５は比較回路である。
【００５４】
以下、本実施の形態１の概念について簡単に説明する。従来例でも述べたが、図２２中に斜線を施して示した垂直高域成分にはフリッカ成分以外に、垂直方向の解像度成分も含まれている。従来のフリッカ除去装置ではフリッカ成分を除去するために垂直方向の解像度成分をも含んだ垂直高域成分すべてを除去していた。そのため垂直方向の解像度が落ちディスプレイ上の細かい文字等の認識が難しいといった問題が生じた。
【００５５】
一般に、大面積で発生するフリッカは小面積で発生するフリッカに比べ視覚上非常に目立つ。すなわち、細かい文字部分などで発生するフリッカは視覚上あまり気にならないのに対して、図、あるいは表等の横線部分等に発生するフリッカは視覚上非常に気になる。人間の目は、視覚上フリッカが検知されるとその周辺の画像までフリッカを発生しているように検知され、大面積でフリッカが発生しているように見える。また、フリッカはフリッカの発生面積以外に垂直高域成分の振幅にも依存する。すなわち、Ｒ、Ｇ、およびＢ信号、あるいは輝度信号の場合、垂直高域成分の小振幅成分に関してはフリッカが発生しても視覚的にあまり気にならないのに対して、大振幅成分に関しては視覚上非常に気になる。
【００５６】
また、色差信号の場合は、Ｒ、Ｇ、およびＢ信号、あるいは輝度信号の場合とフリッカの検知特性が異なる。すなわち、カラーバー信号のように色相が大きく変化する（大振幅変化）ような映像ソースでは色フリッカは視覚的にあまり目立たないのに対して、例えばインターネット上のホームページを閲覧中、あるいはＣＤ−ＲＯＭ再生中に見られるグラデーション等、色相が微妙に変化する（小振幅変化）映像ソースでは非常に目立つ。これは、カラーバー信号のように色相が大きくしかも急峻に変化する場合には人間の目はその変化に対してはフリッカを検知しないが、グラデーション等のほぼ同一色相上での微妙な色相変化に対しては敏感に反応するためである。従って、グラデーション等の映像ソースをインターレース表示すると、画素の色相が微妙に変化しこれがフリッカとして検知される。
【００５７】
本実施の形態１では、輝度信号に関しては上記大面積のフリッカを発生させる要因である上記垂直高域成分より視覚上フリッカの目立たない小振幅成分のみ、第１のリミッタ回路４４で抽出して出力画像に加算し、垂直解像度の向上をはかる。さらに、本実施の形態１では第１のＤＣ検出回路４３において、第１の垂直帯域分離フィルタ３９ａより出力される１ライン遅延された映像信号から水平方向の直流成分を検出し、直流成分が検出されたか否かによって第１のリミッタ回路４４のリミッタ形状（特性）を切り換える。上記第１のリミッタ回路４４により垂直高域成分の出力画像への加算量を調整することにより、従来のフリッカ除去装置において取りきれなかったフリッカ成分をも除去することができる。
【００５８】
本実施の形態１では、上記操作により視覚上フリッカとして目立たず、垂直方向の解像度に寄与する成分を出力画像に加えるので、フリッカの発生を抑えることができるとともに、細かい文字部分での垂直解像度が向上し細かい文字等も認識することができる。図２２に本実施の形態１の２次元周波数上での周波数特性を示した。図中、斜線を施した部分が上記垂直高域成分である。
【００５９】
また、本実施の形態１では、色フリッカの原因である色差信号の垂直高域成分を第１の振幅変換回路４６で振幅変換して出力画像に加えることにより、インターネット上のホームページ閲覧時やＣＤ−ＲＯＭ再生時に見られる小振幅のグラデーション等で発生するフリッカを抑えることができる。
【００６０】
以下、図１〜図１１を用いて本実施の形態１のフリッカ除去装置の動作を説明する。なお、本実施の形態１においても、従来例と同様にＶＧＡ規格に基づき入力されたノンインターレース画像をインターレース画像に変換し出力する場合について説明する。入力端子１ａ〜１ｃを介して入力されたＲ、Ｇ、およびＢ信号は、Ａ／Ｄ変換回路３ａ〜３ｃでディジタル映像信号（ディジタル信号）に変換される。Ａ／Ｄ変換回路３ａ〜３ｃより出力されたディジタル信号はマトリクス回路１０でＹ信号、および２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）に変換される。マトリクス回路１０より出力される２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）は、サブサンプリング回路３０ａ、３０ｂで水平方向の帯域が半分に制限され、第２のメモリ制御回路３３より出力されるサブサンプリング制御信号に基づきＹ信号の半分のクロックでサブサンプリングが施される。（なお、色差信号は輝度信号（Ｙ信号）に比べ視覚的に目立たないので信号帯域を半分に制限しても画質はほとんど劣化しない。）マトリクス回路１０より出力されるＹ信号は第１のフリッカ除去回路３１に、サブサンプリング回路３０ａ、３０ｂより出力されるＲ−Ｙ信号、およびＢ−Ｙ信号は第２のフリッカ除去回路３２ａ、３２ｂに入力される。
【００６１】
一方、入力端子２を介して入力されたＶＧＡ信号の同期信号は第１の同期検出回路４で垂直同期信号、および水平同期信号が検出される。第１の同期検出回路４で検出された水平同期信号は第１のＰＬＬ回路５に入力される。第１のＰＬＬ回路５では上記入力された水平同期信号を基準にしてＶＧＡ側の基準クロックを発生する。第１のＰＬＬ回路５で発生した上記クロックはＡ／Ｄ変換回路３ａ〜３ｃ、および第２のメモリ制御回路３３へ入力される。また、第１の同期検出回路４で検出された垂直同期信号、および水平同期信号は第２のメモリ制御回路３３へも入力される。
【００６２】
第２のメモリ制御回路３３では第１の同期検出回路４より出力されるＶＧＡ信号の水平同期信号を用いて第１のフリッカ除去回路３１、第２のフリッカ除去回路３２ａ、３２ｂ中のラインメモリ２３ａ、２３ｂへのディジタル映像信号の書き込み制御信号、および読み出し制御信号、サブサンプリング回路３０ａ、３０ｂへのサブサンプリング制御信号を発生する。例えば、上記ラインメモリ２３ａ、２３ｂを従来例と同様にＦＩＦＯメモリを用いて構成した場合は、第２のメモリ制御回路３３からは書き込みおよび読み出し時のラインアドレスリセット信号、書き込みおよび読み出し可能信号（ＥＮＡＢＬ信号）、ならびに書き込みおよび読み出しクロック信号が出力される。サブサンプリング回路３０ａ、３０ｂに出力されるサブサンプリング制御信号はＶＧＡ信号の水平同期信号を基準に、第１のＰＬＬ回路５より出力されるクロックを２分周して生成する。また、第２のメモリ制御回路３３では第１の同期検出回路４より出力される垂直同期信号、および水平同期信号を用いてフレームメモリ７ａ〜７ｃへのディジタル映像信号の書き込み制御信号も発生する。なお、フレームメモリ７ａ〜７ｃの具体的な制御方式に関しては後述する。
【００６３】
マトリクス回路１０より出力されたＹ信号は第１のフリッカ除去回路３１へ入力される。以下、図２を用いて第１のフリッカ除去回路３１の動作を説明する。入力端子４０ａを介して入力されたＹ信号は第１の垂直帯域分離フィルタ３９ａへ入力される。図４を用いて第１の垂直帯域分離フィルタ３９の動作を説明する。入力端子２０を介して入力されたＹ信号は乗算回路２４ａ、およびラインメモリ２３ａに入力される。ラインメモリ２３ａでは入力されたＹ信号を１ライン遅延し出力する。ラインメモリ２３ａより出力されたＹ信号は乗算回路２５、減算回路２７、およびラインメモリ２３ｂに入力されるとともに、出力端子２９を介して第１の垂直帯域分離フィルタ３９より出力される。ラインメモリ２３ｂでは、ラインメモリ２３ａと同様に入力されたＹ信号を１ライン遅延して出力する。ラインメモリ２３ｂの出力は乗算回路２４ｂに入力される。なお、ラインメモリ２３ａ、２３ｂの制御は入力端子２１を介して第２のメモリ制御回路３３より出力される上記データ書き込み、および読み出し制御信号を用いて行なうものとする。
【００６４】
乗算回路２４ａ、２４ｂに入力されたＹ信号は０．２５が乗算され出力される。また、乗算回路２５に入力されたＹ信号は０．５が乗算され出力される。乗算回路２４ａ、２４ｂ、および乗算回路２５の出力は加算回路２６で加算され、出力端子２２を介して第１の垂直帯域分離フィルタ３９より垂直低域成分（ＶＬ）として出力されるとともに、減算回路２７に入力される。減算回路２７ではラインメモリ２３ａより出力されるＹ信号より上記加算回路２６の出力を減算する。減算回路２７の出力は出力端子２８を介して第１の垂直帯域分離フィルタ３９より垂直高域成分（ＶＨ）として出力される。
【００６５】
第１の垂直帯域分離フィルタ３９ａより出力される垂直高域成分は第１のリミッタ回路４４に、垂直低域成分は加算回路４５ａに入力される。
【００６６】
第１のＤＣ検出回路４３では第１の垂直帯域分離フィルタ３９ａより出力される１ライン遅延されたＹ信号より水平方向の直流成分（ＤＣ成分）を検出する。以下、図５を用いて簡単に本実施の形態１に示す第１のＤＣ検出回路４３の動作について説明する。入力端子８０を介して入力されたＹ信号は平均値回路８３、および遅延回路８４へ入力される。平均値回路８３では前後２サンプル点、つまり５点の平均を求め、その出力を減算回路８２に入力する。ただし、平均値回路８３はこれに限るものではない。一方、遅延回路８４に入力されたＹ信号は平均値回路８３の出力と位相がそろえられ出力される。減算回路８２では遅延回路８４より出力されるＹ信号から平均値回路８３の出力を減算し、Ｙ信号の誤差信号を出力する。減算回路８２より出力されるＹ信号の誤差信号は比較回路８５に入力される。比較回路８５では入力されたＹ信号の誤差信号をあらかじめ定められた値と比較することにより水平方向の直流成分を検出する。具体的には、上記入力されたＹ信号の誤差信号の振幅をＹＥとしたとき、例えば、ＹＥ≦ａ、かつＹＥ≧−ａの場合直流成分を検出したと判断する。（ａは正の実数）
【００６７】
第１のリミッタ回路４４では入力された上記Ｙ信号の垂直高域成分の振幅を制限し出力する。図６、および図７に第１のリミッタ回路４４の入出力特性の１実施例を示す。図６および図７に示すように、第１のリミッタ回路４４では第１のＤＣ検出回路４３より出力されるＤＣ検出情報をもとにリミッタ形状（特性）を切り換える。ただし、垂直高域成分の振幅を−１２８〜１２７とする。具体的には第１のＤＣ検出回路４３で直流成分が検出された場合、本実施の形態１では図６に示すような特性のリミッタを用いてＹ信号中のフリッカ成分のさらなる低減をはかる。直流成分が検出されなかった場合には、本実施の形態１では図７に示すような特性をもつリミッタでＹ信号の垂直高域成分の振幅値を制限し出力する。第１のリミッタ回路４４の出力は加算回路４５ａに入力される。加算回路４５ａでは第１のリミッタ回路４４の出力と第１の垂直帯域分離フィルタ３９ａにより分離された垂直低域成分を加算し、出力端子４２ａより出力する。
【００６８】
以下、図６および図７に示すような特性をもつ第１のリミッタ回路４４の動作を図８〜図１０を用いて説明する。図１０は第１の垂直帯域分離フィルタ３９より出力される垂直低域成分中に含まれる残留フリッカ成分を示す図である。図の斜線部が残留フリッカ成分である。上述に示すように、大面積で発生するフリッカは小面積で発生するフリッカに比べ視覚上非常に目立つ。すなわち、細かい文字部分などで発生するフリッカは視覚上あまり気にならないのに対して、図、あるいは表等の横線部分等に発生するフリッカは視覚上非常に気になる。また、フリッカはフリッカの発生面積以外に垂直高域成分の振幅にも依存する。すなわち、垂直高域成分の小振幅成分に関してはフリッカが発生しても視覚上あまり気にならないのに対して、大振幅成分に関しては視覚上非常に気になる。
【００６９】
本実施の形態１では、入力されるＹ信号の水平方向の直流成分の有無に応じて第１のリミッタ回路４４の形状（特性）を切り換える。以下、図８、および図９を用いて第１のリミッタ回路４４の効果を説明する。図８は表の横線部分などに見られるような水平方向に直流成分を有し垂直方向には大振幅の高域成分を有するＹ信号が入力された場合の第１のリミッタ回路４４の動作を説明する図である。図９はディスプレイ上の細かい文字等に見られるような水平方向の直流成分をもたないＹ信号が入力された場合の第１のリミッタ回路４４の動作を説明する図である。
【００７０】
以下、水平方向の直流成分を含んだ垂直方向に大振幅成分を有するＹ信号が入力された際の第１のリミッタ回路４４の動作を図８を用いて説明する。図８（ａ）にＹ信号の入力波形、第１の垂直帯域分離フィルタ３９ａの垂直低域成分出力、および第１のフリッカ除去回路３１の出力を示す。同図（ｂ）に第１の垂直帯域分離フィルタ３９ａの垂直高域成分出力を示す。同図（ｃ）に第１のリミッタ回路４４の出力を示す。第１のフリッカ除去回路３１に図８（ａ）に示すような垂直方向のステップ波形が入力されると第１の垂直帯域分離フィルタ３９ａで垂直高域成分と垂直低域成分に分離される。その際、上述のように入力されたＹ信号は水平方向の直流成分をもち、垂直方向には大振幅の高域成分を有するステップ波形であるためステップの立ち上がり部分において上記残留フリッカ成分（図１０参照）によるフリッカが発生する。
【００７１】
同図（ｂ）は第１の垂直帯域分離フィルタ３９ａで分離された垂直高域成分の出力波形である。本実施の形態１の第１のフリッカ除去回路３１では上述のような水平方向の直流成分を含んだＹ信号が入力されると第１のリミッタ回路４４は図６に示すようなリミッタ形状が選択される。図６に示すようなリミッタ形状をもつ第１のリミッタ回路４４に図８（ｂ）に示す上記垂直高域成分を入力すると、同図（ｃ）に示すような出力が得られる。上記第１のリミッタ回路４４の出力を加算回路４５ａで垂直低域成分に加算することにより、第１の垂直帯域分離フィルタ３９ａの垂直低域成分出力よりもさらに滑らかな立ち上がりエッジになる。（同図（ａ）参照）結果、残留フリッカ成分を視覚上完全に除去することができる。すなわち、水平方向の直流成分を含んだＹ信号の垂直高域成分を図６に示すような逆特性をもつ第１のリミッタ回路４４に入力し、その出力をＹ信号の垂直低域成分に加算することにより、第１の垂直帯域分離フィルタ３９ａで除去しきれなかったフリッカ成分をほぼ完全に除去することができるため良好な画像を得ることができる。
【００７２】
一方、水平方向の直流成分を含まないＹ信号が入力された際の第１のリミッタ回路４４の動作を図９を用いて説明する。図９（ａ）にＹ信号の入力波形、第１の垂直帯域分離フィルタ３９ａの垂直低域成分出力、および第１のフリッカ除去回路３１の出力を示す。同図（ｂ）に第１の垂直帯域分離フィルタ３９ａの垂直高域成分出力を示す。同図（ｃ）に第１のリミッタ回路４４の出力を示す。第１のフリッカ除去回路３１に図９（ａ）に示すような垂直方向のステップ波形が入力されると第１の垂直帯域分離フィルタ３９ａで垂直高域成分と垂直低域成分に分離される。その際、上述のようにステップの立ち上がり部分において上記残留フリッカ成分は存在するが、前述のように水平方向に直流成分を含まないため（小面積のため）フリッカは視覚上気にならない。
【００７３】
同図（ｂ）は第１の垂直帯域分離フィルタ３９ａで分離された垂直高域成分の出力波形である。本実施の形態１の第１のフリッカ除去回路３１では、上述のような水平方向に直流成分を含まないＹ信号が入力されると第１のリミッタ回路４４は図７に示すようなリミッタ形状が選択される。図７に示すようなリミッタ形状をもつ第１のリミッタ回路４４に図９（ｂ）に示す上記垂直高域成分を入力すると、同図（ｃ）に示すような出力が得られる。上記第１のリミッタ回路４４の出力を加算回路４５ａで垂直低域成分に加算することにより、同図（ａ）に示すように第１の垂直帯域分離フィルタ３９ａの垂直低域成分出力よりも鋭い立ち上がりエッジが得られる。結果、垂直方向の解像度が向上する。すなわち、水平方向に直流成分を含まないＹ信号の垂直高域成分を図７に示すような特性をもつ第１のリミッタ回路４４に入力し、その出力をＹ信号の垂直低域成分に加算することにより、垂直方向の解像度を向上することができるため、さらに細かい文字等を識別することができる。
【００７４】
また、サブサンプリング回路３０ａ、３０ｂより出力された２つの色差信号  （Ｒ−Ｙ信号、およびＢ−Ｙ信号）は第２のフリッカ除去回路３２ａ、３２ｂに入力される。以下、図３を用いて第２のフリッカ除去回路３２の動作を説明する。入力端子４０ｂを介して入力された色差信号は第１の垂直帯域分離フィルタ３９ｂへ入力される。色差信号は第１の垂直帯域分離フィルタ３９ｂで垂直高域成分と垂直低域成分に分離される。なお、第１の垂直帯域分離フィルタ３９ｂの構成、および動作は処理信号がＹ信号から色差信号に変わるだけで第１のフリッカ除去回路３１の第１の垂直帯域分離フィルタ３９ａと同一のため詳細な説明は省略する。分離された垂直低域成分は加算回路４５ｂに、垂直高域成分は第１の振幅変換回路４６に入力される。
【００７５】
第１の振幅変換回路４６では入力された上記色差信号の垂直高域成分の振幅を抑圧し出力する。図１１に第１の振幅変換回路４６の入出力特性の１実施例を示す。ただし、色差信号の垂直高域成分の振幅は−１２８〜１２７である。図１１に示すリミッタ形状は単純な１／４倍の振幅変換である。第１の振幅変換回路４６により振幅の抑圧された色差信号の垂直高域成分は加算回路４５ｂに入力される。加算回路４５ｂでは第１の垂直帯域分離フィルタ３９ｂより出力された垂直低域成分と上記第１の振幅変換回路４６の出力を加算する。加算回路４５ｂの出力は出力端子４２ｂを介して第２のフリッカ除去回路３２より出力される。上述のように色差信号の垂直高域成分の振幅を抑圧して垂直低域成分に加算することにより、インターネット上のホームページ閲覧、あるいはＣＤ−ＲＯＭ再生中に現われるグラデーション等の微妙な色変化がもとで発生する面フリッカを抑えることができる。
【００７６】
第１のフリッカ除去回路３１でフリッカ成分の除去されたＹ信号、および第２のフリッカ除去回路３２ａ、３２ｂでフリッカ成分の除去された２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）はフレームメモリ７ａ〜７ｃへ入力される。以下、フレームメモリ７への上記ディジタル映像信号の書き込み動作について説明する。第２のメモリ制御回路３３では６０Ｈｚのフレーム周波数で入力されるノンインターレース構造のディジタル映像信号をフィールド周波数６０Ｈｚのインターレース構造のディジタル映像信号に変換するための制御信号をフレームメモリ７へ出力する。具体的には、フレームメモリ７への書き込み時にフレーム構造で入力されるディジタル映像信号をフィールド構造に変換し書き込む。
【００７７】
以下、第２のメモリ制御回路３３より出力されるフレームメモリ７へのデータ書き込み制御信号の発生方法について説明する。まず始め、第１の同期検出回路４より垂直同期信号が入力されると第２のメモリ制御回路３３では次にフレームメモリ７に書き込むフィールドを設定する。そして、上記フィールド設定結果が第１フィールドの場合は奇数ラインをフレームメモリ７へ書き込むための制御信号を発生し、第２フィールドの場合は偶数ラインをフレームメモリ７へ書き込むための制御信号を発生する。なお、上記制御は第１の同期検出回路４より出力される水平同期信号を用いて上記偶数／奇数ラインを判別し上記制御信号発生する。その際、本実施の形態１では従来例の場合と同様にフレームメモリ７へはＶＧＡ信号の有効映像信号部分のみが書き込まれるように制御する。
【００７８】
フレームメモリ７ａ〜７ｃに入力されたノンインターレースのディジタル映像信号は第２のメモリ制御回路３３より出力される上記書き込み制御信号に基づきフィールド構造のディジタル映像信号（インターレース構造のディジタル映像信号）に変換されフレームメモリ７ａ〜７ｃ内へ記憶される。なお、本実施の形態１では従来例と同様にフレームメモリ７は第１フィールド用、および第２フィールド用の２枚のフィールドメモリで構成されているものとする。よって、上記第２のメモリ制御回路３３では、インターレース構造に変換されたディジタル映像信号をフレームメモリ７へ書き込むために上記２つのフィールドメモリの切り換え制御信号を上記フィールド判別結果に基づき発生する。具体的には奇数ラインのデータを第１フィールド用のフィールドメモリに書き込み、偶数ラインのデータを第２フィールドのフィールドメモリに書き込む。また、第２のメモリ制御回路３３ではフレームメモリ７へのデータの書き込み制御信号（データの書き込みアドレス、フィールドメモリの切り換え信号、書き込み制御信号など）を第１の同期検出回路４で検出された垂直同期信号、および水平同期信号をもとに発生する。
【００７９】
一方、入力端子１６を介して入力されたＴＶ側の同期信号は第２の同期検出回路１２で垂直同期信号、および水平同期信号が検出される。その際、フィールドの判別も上記第２の同期検出回路１２で行われる。第２のＰＬＬ回路１１では、第２の同期検出回路１２で検出された水平同期信号を基準にしてテレビ側の基準クロックを発生する。その際、色差信号のサンプリングクロックの周波数はＹ信号のサンプリングクロックの周波数の半分に分周される。第２のＰＬＬ回路１１で発生した上記クロックはＤ／Ａ変換回路９ａ〜９ｃ、および第２のメモリ制御回路３３へ入力される。なお、第２の同期検出回路１２で検出された垂直同期信号、水平同期信号、およびフィールド判別結果は第２のメモリ制御回路３３、同期付加回路１３、およびクロマエンコーダ回路１４へも入力される。
【００８０】
第２のメモリ制御回路３３では、上記垂直同期信号、水平同期信号、およびフィールド判別結果をもとに上記フレームメモリ７内に記憶されたインターレース画像を読み出すための読み出し制御信号（上記フィールドメモリの切り換え信号、データの読み出しアドレス、読み出し制御信号など）を発生する。フレームメモリ７ａ〜７ｃでは第２のメモリ制御回路３３より出力される上記読み出し制御信号に基づきインターレース構造のディジタル映像信号を出力する。
【００８１】
フレームメモリ７ａ〜７ｃより読み出されたインターレース構造のディジタル映像信号はＤ／Ａ変換回路９ａ〜９ｃに入力される。Ｄ／Ａ変換回路９ａ〜９ｃでは入力されたインターレース構造のディジタル映像信号をインターレース構造のアナログ映像信号に変換する。Ｄ／Ａ変換回路９ａより出力されるＹ信号は同期付加回路１３で垂直同期信号、および水平同期信号が付加された後に出力端子１５ａを介して出力される。なお、同期付加回路１３は第２の同期検出回路１２より出力される垂直同期信号、水平同期信号、およびフィールド判別結果に基づき同期信号を発生しＹ信号に付加する。
【００８２】
また、Ｄ／Ａ変換回路９ｂ、９ｃより出力される２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）はクロマエンコーダ回路１４で変調色信号（Ｃ信号）に変換され出力端子１５ｂを介して出力される。なお、クロマエンコードの際（２つの色差信号を変調色信号に変換する際）には第２の同期検出回路１２より出力される垂直同期信号、水平同期信号、およびフィールド判別結果に基づき２つの色差信号に変調を施す。
【００８３】
なお、本実施の形態１ではＲ、Ｇ、およびＢ信号の状態で入力されたＶＧＡ信号をマトリクス回路１０においてあらかじめＹ信号、および２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）に変換した後に信号処理を行っている。これは、２つの理由による。
【００８４】
１つめは、人間の色差信号に対する視覚特性に起因する。これは、人間の視覚はＹ信号の変化に関しては敏感に検知するが、色差信号の変化に関してはあまり敏感ではないことに起因する。すなわち、上記２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）の水平方向の信号帯域をＹ信号の半分にしても人間の目にはその違い（色信号帯域の違い）を検知することができない。よって、本実施の形態１ではマトリクス回路１０より出力される２つの色差信号をサブサンプリング回路３０ａ、３０ｂを用いて水平方向の信号帯域を半分に制限し、Ｙ信号の半分の周波数でサブサンプリングを行なう。よって、１フレームあたりの色差信号のデータ数を従来例と比較して半分にすることができるのでフレームメモリ７ｂ、７ｃのメモリ容量を半分にすることができ回路規模を削減することができる効果がある。また、２つの色差信号の処理系のクロック周波数を半分にすることができるので上記フリッカ除去装置、あるいは第２のフリッカ除去回路３２ａ、３２ｂをＬＳＩ化した際消費電力を抑えることができる効果がある。
【００８５】
２つめは人間の目のフリッカの検知特性に起因する。人間の視覚はＹ信号に発生するフリッカと色差信号に発生するフリッカではその検知特性を異にする。つまり、Ｙ信号に発生するフリッカは非常に敏感に検知するが、色差信号に発生するフリッカに関してあまり敏感ではない。しかし、色差信号にフリッカ除去を行なわない場合には、インターネット上のホームページを閲覧時やＣＤ−ＲＯＭ再生中に現われるグラデーション等の色の小振幅変化を有する映像ソースに対して画面全体がフリッカを起こして見える。これは、前述したようにグラデーション等の映像ソースの場合、色相が微妙に、しかも垂直方向に高い空間周波数で変化するため視覚的にフリッカとして目立つからである。上記フリッカを除去するには、Ｙ信号に発生するフリッカとは異なり垂直高域成分に簡単な振幅変換を施すだけで十分である。そのため、色差信号についてはフリッカを除去するのにＹ信号ほど垂直高域成分を落とす必要がないため、あらかじめＲ、Ｇ、およびＢ信号をＹ信号、および２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）に変換することにより色解像度を必要以上に低下させることなくフリッカ除去が行なえる効果がある。また、２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）に施す第２のフリッカ除去回路３２はＹ信号に施す第１のフリッカ除去回路３１に比べて簡単な構成で済むことから、Ｙ信号と同じ回路構成が必要なＲ、Ｇ、およびＢ信号のままでフリッカ除去を行なうよりも回路規模を削減できる効果がある。
【００８６】
本実施の形態１のフリッカ除去装置は、以上のようにＹ信号に関してはフリッカ成分を含む垂直高域成分をＤＣ検出情報をもとにリミッタ形状（特性）を切り換えたリミッタ回路で抑圧して加算するように構成されているため、視覚上気になるフリッカを十分抑えられるとともに垂直解像度についても向上できる。よって、表の横線部分等に発生するフリッカを低減できるとともに、ディスプレイ上の細かい文字等を認識することもできる効果がある。また、色差信号に関してはＹ信号に比べて垂直高域成分の抑圧度が小さいフリッカ除去回路を構成し色解像度の低下を最小限に抑えつつ、インターネット上のホームページ閲覧時やＣＤ−ＲＯＭ再生中に見られるグラデーション等の小振幅の色変化による面フリッカを抑えることができる。上記フリッカ除去方式をコンピュータシミュレーションにより効果を確認した結果、垂直方向の解像度が改善され細かい文字の識別も従来例と比較して向上した。また、表の横線部分などに発生するフリッカも本フリッカ除去方式を採用することによりほぼ完全に除去することができる。グラデーション等の微小色変化の映像ソースに対しても面フリッカを起こすことなく、良好な映像を得ることができる。
【００８７】
また、本実施の形態１に示す第１のフリッカ除去回路３１、第２のフリッカ除去回路３２ａ、３２ｂは従来の第１のＶＬＰＦ６に簡単な回路を追加するだけで実現することができ回路規模を極端に増加することなしに良好な出力画像を得ることができる効果がある。
【００８８】
実施の形態２．
次に、本発明の実施の形態２を図１２を用いて説明する。本実施の形態２では、従来例、および実施の形態１とは異なり、入力されたインターレース画像中に含まれるフリッカを除去する場合について説明する。具体的には、インターレース画像が入力映像信号として入力されたとき、連続する２フィールドのインターレース画像を用い一度ノンインターレース画像を構成してフリッカ除去を行なった後、フリッカの除去されたインターレース画像として出力する場合について説明する。図において、１ａ〜１ｃはインターレース画像の入力端子、２はインターレース画像の同期信号の入力端子、３ａ〜３ｃは入力端子１ａ〜１ｃより入力されるインターレース画像のＲ、Ｇ、およびＢ信号をアナログ映像信号からディジタル映像信号に変換するＡ／Ｄ変換回路、４は入力端子２より入力されるインターレース画像の同期信号より垂直同期信号、および水平同期信号を検出する第１の同期検出回路、５は第１の同期検出回路４より出力される同期信号を基準にしてクロックを発生する第１のＰＬＬ回路である。
【００８９】
９ａ〜９ｃは第３のフリッカ除去回路５２、第４のフリッカ除去回路５３ａおよび５３ｂより出力されるディジタル映像信号をアナログ映像信号に変換するＤ／Ａ変換回路、１０はＡ／Ｄ変換回路３ａ〜３ｃによりディジタル映像信号に変換されたＲ、Ｇ、およびＢ信号を、Ｙ信号、および２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）に変換するマトリクス回路（本実施の形態１と同様ディジタル信号で変換を行なう）である。
【００９０】
１３はＤ／Ａ変換回路９ａより出力されるＹ信号に垂直同期信号、および水平同期信号を付加する同期付加回路、１４はＤ／Ａ変換回路９ｂ、９ｃより出力される２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）を変調色信号（Ｃ信号）に変換するクロマエンコーダ回路、１５ａ、および１５ｂはＹ信号、およびＣ信号の出力端子である。
【００９１】
３０ａ、３０ｂはマトリクス回路１０より出力される２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）の水平方向の信号帯域を制限し、さらにサブサンプリングを行なうサブサンプリング回路、５０はマトリクス回路１０より出力されるＹ信号を記憶するフィールドメモリ、５１ａ、５１ｂはサブサンプリング回路３０ａ、３０ｂより出力される２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）を記憶するフィールドメモリ、５２はマトリクス回路１０より出力されるＹ信号とフィールドメモリ５０により１フィールド遅延されたＹ信号から構成されるノンインターレース画像よりＹ信号のフリッカ成分を除去する第３のフリッカ除去回路、５３ａ、５３ｂはサブサンプリング回路３０ａ、３０ｂより出力される２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）とフィールドメモリ５１ａ、５１ｂにより１フィールド遅延された２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）から構成されるノンインターレース画像より２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）のフリッカ成分を除去する第４のフリッカ除去回路、５４は上記サブサンプリング回路３０へのサブサンプリング制御信号、上記フィールドメモリ５０、５１、および上記第３のフリッカ除去回路５２中のラインメモリ９５へのディジタル映像信号の書き込みおよび読み出し制御信号を出力する第３のメモリ制御回路、５５は第３のメモリ制御回路５４より出力される信号をもとにＴＶ側の同期を発生する同期発生回路である。
【００９２】
図１３は図１２における第３のフリッカ除去回路５２のブロック構成図である。図において、１１０ａはマトリクス回路１０より出力されるＹ信号の入力端子、１１１ａはフィールドメモリ５０より出力される１フィールド遅延されたＹ信号の入力端子、１１２は第３のメモリ制御回路５４より出力されるメモリ制御信号の入力端子、１１３ａはＹ信号の出力端子、１１４は入力端子１１０ａより入力されるＹ信号と入力端子１１１ａより入力される１フィールド遅延されたＹ信号よりＹ信号の垂直高域成分と垂直低域成分とを分離する第２の垂直帯域分離フィルタ、１１５ａは上記第２の垂直帯域分離フィルタ１１４により分離された垂直高域成分より垂直高域−水平高域成分と垂直高域−水平低域成分を分離する水平帯域分離フィルタ、１１６は上記水平帯域分離フィルタ１１５ａにより分離された垂直高域−水平高域成分より水平方向の直流成分を検出する第２の直流検出回路（ＤＣ検出回路）、１１７ａおよび１１８ａは加算回路、１１９ａはレジスタ、１０９は第２の振幅変換回路である。４４は上記第２のＤＣ検出回路１１６より出力されるＤＣ検出結果をもとに上記水平帯域分離フィルタ１１５ａにより分離された垂直高域−水平低域成分の振幅を制限する第１のリミッタ回路である。
【００９３】
図１４は図１３における第２の垂直帯域分離フィルタ１１４のブロック構成図である。図において、９０はマトリクス回路１０より出力されるＹ信号の入力端子、９１はフィールドメモリ５０より出力される１フィールド遅延されたＹ信号の入力端子、９２は第３のメモリ制御回路５４より出力されるメモリ制御信号の入力端子、９３はＹ信号の垂直低域成分の出力端子、９４はＹ信号の垂直高域成分の出力端子、９５は入力端子９１より入力されたＹ信号を１ライン遅延するラインメモリ、９６は入力されたＹ信号に０．５を乗算する乗算回路、９７は入力されたＹ信号に０．２５を乗算する乗算回路、９８および９９は加算回路、１００は減算回路である。
【００９４】
図１５は図１２における第４のフリッカ除去回路５３のブロック構成図である。図において、１１０ｂはサブサンプリング回路３０より出力される色差信号の入力端子、１１１ｂはフィールドメモリ５１より出力される１フィールド遅延された色差信号の入力端子、１１３ｂは色差信号の出力端子、１２０は入力端子１１０ｂより入力される色差信号と入力端子１１１ｂより入力される１フィールド遅延された色差信号より色差信号の垂直高域成分と垂直低域成分とを分離する第３の垂直帯域分離フィルタ、１１５ｂは上記第３の垂直帯域分離フィルタ１２０により分離された垂直高域成分より垂直高域−水平高域成分と垂直高域−水平低域成分を分離する水平帯域分離フィルタ、１１７ｂおよび１１８ｂは加算回路、１１９ｂはレジスタである。また、４６は水平帯域分離フィルタ１１５ｂにより分離された垂直高域−水平低域成分の振幅を抑圧する第１の振幅変換回路である。
【００９５】
図１６は図１５における第３の垂直帯域分離フィルタ１２０のブロック構成図である。図において、１０１はサブサンプリング回路３０より出力される色差信号の入力端子、１０２はフィールドメモリ５１により１フィールド遅延された色差信号の入力端子、１０３は色差信号の垂直低域成分の出力端子、１０４は色差信号の垂直高域成分の出力端子、１０５は入力された色差信号に０．５を乗算する乗算回路、１０６は加算回路、１０７は減算回路である。
【００９６】
図１７は図１３、図１５における水平帯域分離フィルタ１１５のブロック構成図である。図において、６０はディジタル信号の垂直高域成分の入力端子、６１はディジタル信号の垂直高域−水平低域成分の出力端子、６２はディジタル信号の垂直高域−水平高域成分の出力端子、６３ａ、６３ｂは入力された上記ディジタル信号の垂直高域成分を１クロック遅延するレジスタ、６４ａ、６４ｂは入力されたディジタル信号に０．２５を乗算する乗算回路、６５は入力されたディジタル信号に０．５を乗算する乗算回路、６６は加算回路、６７は減算回路である。図１８は本発明の実施の形態２であるフリッカ除去装置の動作を説明するための図である。同図は実施の形態２の２次元周波数上の特性（周波数スペクトラム）を示している。図において、横軸は水平方向の空間周波数を示し、縦軸は垂直方向の空間周波数を示す。
【００９７】
次に、実施の形態２の概念について簡単に説明する。実施の形態２では、従来例、および実施の形態１とは異なり、インターレース画像が入力映像信号として入力されたとき、入力された上記フリッカ除去されていないインターレース画像よりノンインターレース画像を構成しフリッカ除去を行なった後、インターレース画像に再構成して出力する。なお、ノンインターレース画像は入力されたインターレース画像と１フィールド前に入力されフィールドメモリにより１フィールド遅延されたインターレース画像により構成する。そして、１フィールド前のデータと現フィールドのデータで構成されたノンインターレース画像に対してフリッカ除去を行ない、インターレース画像を再構成し出力する。
【００９８】
本実施の形態２では、大面積のフリッカを発生させる要因である上記垂直高域成分より視覚上フリッカの目立たない垂直高域−水平高域成分を分離する。そして、分離された上記垂直高域−水平高域成分を垂直高域成分の除去された画像に加えることにより垂直解像度を向上する。さらに、Ｙ信号については小振幅のフリッカ成分は視覚上あまり気にならないので、第１のリミッタ回路４４によりフリッカ成分を多く含む垂直高域−水平低域成分よりフリッカの目立たない小振幅成分のみを抽出し、出力画像に加算することによりさらなる垂直解像度の向上をはかる。さらに、本実施の形態２では第２のＤＣ検出回路１１６において垂直高域−水平高域成分から水平方向の直流成分を検出し、直流成分が検出されたか否かによって第１のリミッタ回路４４のリミッタ形状（特性）を切り換えることにより、垂直高域−水平低域成分の出力画像への加算量を調整し、従来のフリッカ除去装置において取りきれなかったフリッカ成分をも除去する。
【００９９】
本実施の形態２では、上記操作により視覚上フリッカの目立たない垂直解像度成分を出力画像に加えるので、フリッカの発生を抑えることができるとともに、細かい文字部分での垂直解像度が向上するので細かい文字等も認識することができる。図１８に本実施の形態１の２次元周波数上での周波数特性を示した。図中斜線を施した部分が上記垂直高域−水平低域成分である。
【０１００】
また、本実施の形態２では、色差信号についてはインターネット上のホームページ閲覧時やＣＤ−ＲＯＭ再生中に見られるグラデーション等色相が微妙に、しかも高い垂直空間周波数で変化するような場合に発生するフリッカを除去するため、フリッカの原因である垂直高域−水平低域成分を抑圧する。Ｙ信号に比べて上記フリッカ除去回路は簡単な回路構成で構成することができるため回路規模を小さく抑えることができるとともに、垂直高域−水平低域成分の抑圧度が小さいために、色の垂直解像度の低下を最小限に抑えることができる。
【０１０１】
次に、図１２〜図１９を用いて本実施の形態２のフリッカ除去装置の動作を説明する。なお、本実施の形態２では、従来例、実施の形態１とは異なり、入力映像信号はインターレース映像である。入力端子１ａ〜１ｃを介して入力されたインターレース構造のＲ、Ｇ、およびＢ信号は、Ａ／Ｄ変換回路３ａ〜３ｃでディジタル映像信号（ディジタル信号）に変換される。Ａ／Ｄ変換回路３ａ〜３ｃより出力されたインターレース構造のディジタル信号はマトリクス回路１０でＹ信号、および２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）に変換される。マトリクス回路１０より出力される２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）はサブサンプリング回路３０ａ、３０ｂで水平方向の帯域が半分に制限され、第３のメモリ制御回路５４より出力されるサブサンプリング制御信号によりＹ信号の半分のクロックでサブサンプリングされる。
【０１０２】
マトリクス回路１０より出力されるインターレース構造のＹ信号はフィールドメモリ５０、および第３のフリッカ除去回路５２に入力される。同様に、サブサンプリング回路３０より出力されるインターレース構造の色差信号はフィールドメモリ５１、および第４のフリッカ除去回路５３に入力される。
【０１０３】
一方、入力端子２を介して入力されたインターレース画像の同期信号は第１の同期検出回路４で垂直同期信号、および水平同期信号が検出される。また、第１の同期検出回路４では入力信号のフィールド判別も行われる。第１の同期検出回路４で検出された水平同期信号は第１のＰＬＬ回路５に入力される。第１のＰＬＬ回路５では上記入力された水平同期信号を基準にして基準クロックを発生する。第１のＰＬＬ回路５で発生した上記クロックはＡ／Ｄ変換回路３ａ〜３ｃ、第３のフリッカ除去回路５２、第４のフリッカ除去回路５３、および第３のメモリ制御回路５４へ入力される。また、第１の同期検出回路４で検出された垂直同期信号、水平同期信号、およびフィールド判別結果は第３のメモリ制御回路５４へも入力される。
【０１０４】
第３のメモリ制御回路５４では第１の同期検出回路４より出力されるインターレース画像の水平同期信号を用いて第３のフリッカ除去回路５２中のラインメモリ９５へのディジタル映像信号の書き込み制御信号、および読み出し制御信号を発生する。例えば、上記ラインメモリ９５を従来例と同様にＦＩＦＯメモリを用いて構成した場合は、第３のメモリ制御回路５４からは書き込みおよび読み出し時のラインアドレスリセット信号、書き込みおよび読み出し可能信号（ＥＮＡＢＬ信号）、ならびに書き込みおよび読み出しクロック信号が出力される。また、第３のメモリ制御回路５４では第１の同期検出回路４より出力される垂直同期信号、水平同期信号、およびフィールド判別結果を用いてフィールドメモリ５０、５１ａおよび５１ｂへのディジタル映像信号の書き込み制御信号も発生する。
【０１０５】
マトリクス回路１０より出力されたインターレース構造のＹ信号とフィールドメモリ５０により１フィールド遅延されたインターレース構造のＹ信号は第３のフリッカ除去回路５２に入力される。以下、図１３を用いて第３のフリッカ除去回路５２の動作を説明する。なお、第１のリミッタ回路４４の構成、および動作は実施の形態１と同一のため詳細な説明は省略する。入力端子１１０ａを介してマトリクス回路１０より入力されたインターレース構造のＹ信号と入力端子１１１ａを介してフィールドメモリ５０より入力された１フィールド遅延されたインターレース構造のＹ信号は第２の垂直帯域分離フィルタ１１４に入力される。図１４を用いて第２の垂直帯域分離フィルタ１１４の動作を説明する。入力端子９０を介してマトリクス回路１０より入力されたインターレース構造のＹ信号は乗算回路９６に入力される。乗算回路９６では０．５が乗算され出力される。一方、入力端子９１を介してフィールドメモリ５０より入力された１フィールド遅延されたインターレース構造のＹ信号はラインメモリ９５、および加算回路９９に入力される。ラインメモリ９５では入力されたＹ信号を１ライン遅延し出力する。ラインメモリ９５より出力されたＹ信号は加算回路９９に入力される。加算回路９９では上記ラインメモリ９５の出力と入力端子９１を介してフィールドメモリ５０より入力されたＹ信号を加算する。加算回路９９の出力は乗算回路９７に入力される。乗算回路９７では０．２５が乗算され出力される。乗算回路９７の出力は加算回路９８と減算回路１００に入力される。同様に、乗算回路９６の出力は加算回路９８と減算回路１００に入力される。加算回路９８では上記乗算回路９６の出力と上記乗算回路９７の出力を加算する。加算回路９８の出力は出力端子９３を介して第２の垂直帯域分離フィルタ１１４より垂直低域成分として出力される。また、減算回路１００では乗算回路９６の出力より乗算回路９７の出力を減算する。減算回路１００の出力は出力端子９４を介して第２の垂直帯域分離フィルタ１１４より垂直高域成分として出力される。なお、上記第２の垂直帯域分離フィルタ１１４は３タップ（タップ係数、０．２５、０．５、０．２５）の垂直帯域分離フィルタを構成しており、フィールドメモリ５０よりＹ信号を読み出すタイミングは、入力端子９１を介してフィールドメモリ５０より読み出したＹ信号をラインメモリ９５により１ライン遅延したＹ信号、入力端子９０を介して入力されたＹ信号、入力端子９１を介してフィールドメモリ５０より読み出したＹ信号がノンインターレース画像を構成する際、隣接した３ラインとなるよう読み出す。
【０１０６】
第２の垂直帯域分離フィルタ１１４により分離されたＹ信号の垂直低域成分はレジスタ１１９ａに、垂直高域成分は水平帯域分離フィルタ１１５ａに入力される。以下、図１７を用いて水平帯域分離フィルタ１１５の動作について説明する。入力端子６０を介して入力された上記Ｙ信号の垂直高域成分は、レジスタ６３ａおよび乗算回路６４ａに入力される。レジスタ６３ａで１クロック遅延されたＹ信号の垂直高域成分は、レジスタ６３ｂ、乗算回路６５、および減算回路６７へ入力される。また、レジスタ６３ｂで１クロック遅延されたＹ信号の垂直高域成分は乗算回路６４ｂに入力される。乗算回路６４ａ、６４ｂに入力されたＹ信号の垂直高域成分は０. ２５が乗算されて出力される。同様に、乗算回路６５に入力されたＹ信号の垂直高域成分は０. ５が乗算されて出力される。乗算回路６４ａ、６４ｂ、および６５の出力は加算回路６６で加算される。加算回路６６の出力は出力端子６１を介して水平帯域分離フィルタ１１５より垂直高域−水平低域成分として出力されるとともに、減算回路６７に入力される。減算回路６７ではレジスタ６３ａの出力から加算回路６６の出力を減算し、その減算出力を出力端子６２を介して水平帯域分離フィルタ１１５より垂直高域−水平高域成分として出力する。なお、水平帯域分離フィルタ１１５中のレジスタ６３ａ、６３ｂ、ならびに第３のフリッカ除去回路５２中のレジスタ１１９ａ、第４のフリッカ除去回路５３中のレジスタ１１９ｂへは第１のＰＬＬ回路５よりクロックが供給されるものとする。（図１３、図１５、図１７において、レジスタ１１９ａ，１１９ｂ、レジスタ６３ａ、６３ｂへのクロック線は省略している。）
【０１０７】
水平帯域分離フィルタ１１５ａにより分離された垂直高域−水平低域成分は第１のリミッタ回路４４に、垂直高域−水平高域成分は第２のＤＣ検出回路１１６、および第２の振幅変換回路１０９に入力される。第２のＤＣ検出回路１１６では水平帯域分離フィルタ１１５ａより入力された垂直高域−水平高域成分よりＹ信号の水平方向の直流成分を検出し、その検出結果を第１のリミッタ回路４４に入力する。以下、簡単に本実施の形態２に示す第２のＤＣ検出回路１１６の動作について説明する。第２のＤＣ検出回路１１６ではまず始めに、入力されたＹ信号の垂直高域−水平高域成分を予め定められた値と比較することにより水平方向の直流成分を検出する。具体的には、上記入力されたＹ信号の垂直高域−水平高域成分の振幅をＹＨＨとしたとき、例えば、ＹＨＨ≦ａ、かつＹＨＨ≧−ａの場合直流成分を検出したと判断する。（ａは正の実数）なお、ａを３程度に設定してシミュレーションを行った結果、良好な結果が得られた。（なお、ＹＨＨの振幅は−１２８以上１２７以下でシミュレーションを行った。）第１のリミッタ回路４４では上記水平方向の直流成分の検出結果をもとにリミッタ形状（特性）を切り換えることにより、水平帯域分離フィルタ１１５ａより入力された垂直高域−水平低域成分の振幅を制限して加算回路１１７ａに入力する。第２の振幅変換回路１０９では水平帯域分離フィルタ１１５ａより出力される垂直高域−水平高域成分の振幅を変換し、加算回路１１７ａに出力する。なお、本実施の形態２における第２の振幅変換回路１０９の振幅変換係数は１であり、水平帯域分離フィルタ１１５ａより出力される垂直高域−水平高域成分がそのまま加算回路１１７ａに出力されるのと等価である。斜め方向のフリッカが目立つような画像に対しては第２の振幅変換回路１０９の振幅変換係数を１以下にして垂直高域−水平高域成分の振幅を制限することにより、斜め方向のフリッカを除去してもよい。逆に、解像度を必要とする画像に対しては振幅変換係数を１以上にし垂直高域−水平高域成分の振幅を増幅することにより、細部を強調して解像度を向上させてもよい。加算回路１１７ａでは上記第１のリミッタ回路４４の出力と第２の振幅変換回路１０９の出力を加算し、加算回路１１８ａに出力する。加算回路１１８ａではレジスタ１１９ａで１クロック遅延された垂直低域成分と上記加算回路１１７ａの出力を加算する。加算回路１１８ａの出力は出力端子１１３ａを介して第３のフリッカ除去回路５２より出力される。なお、第１のリミッタ回路４４のリミッタ形状（特性）は実施の形態１と同一のため詳細な説明は省略する。
【０１０８】
サブサンプリング回路３０より出力されたインターレース構造の色差信号とフィールドメモリ５１により１フィールド遅延されたインターレース構造の色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）は第４のフリッカ除去回路５３に入力される。以下、図１５を用いて第４のフリッカ除去回路５３の動作を説明する。入力端子１１０ｂを介してサブサンプリング回路３０より入力されたインターレース構造の色差信号と入力端子１１１ｂを介してフィールドメモリ５１より入力された１フィールド遅延されたインターレース構造の色差信号は第３の垂直帯域分離フィルタ１２０に入力される。図１６を用いて第３の垂直帯域分離フィルタ１２０の動作を説明する。入力端子１０１を介してサブサンプリング回路３０より入力されたインターレース構造の色差信号は加算回路１０６および減算回路１０７に入力される。一方、入力端子１０２を介してフィールドメモリ５１より入力された１フィールド遅延されたインターレース構造の色差信号は加算回路１０６に入力される。加算回路１０６では入力端子１０１を介して入力された色差信号と入力端子１０２を介して入力された１フィールド遅延された色差信号を加算する。加算回路１０６の出力は乗算回路１０５に入力される。乗算回路１０５では０．５が乗算され出力される。乗算回路１０５の出力は出力端子１０３を介して第３の垂直帯域分離フィルタ１２０より垂直低域成分として出力されるとともに、減算回路１０７に入力される。減算回路１０７では入力端子１０１を介して入力された色差信号より乗算回路１０５の出力を減算する。減算回路１０７の出力は出力端子１０４を介して第３の垂直帯域分離フィルタ１２０より垂直高域成分として出力される。なお、第３の垂直帯域分離フィルタ１２０は２タップ（タップ係数、０．５、０．５）の垂直帯域分離フィルタを構成している。フィールドメモリ５１より色差信号を読み出すタイミングは、Ｙ信号と同一のラインをフィールドメモリより読み出すよう制御する。入力端子１０２を介してフィールドメモリ５１より読み出した色差信号と入力端子１０１を介して入力された色差信号が各フィールド画像中の同一ラインとなるノンインターレース画像を構成するよう読み出す。
【０１０９】
第３の垂直帯域分離フィルタ１２０により分離されたインターレース構造の色差信号の垂直低域成分はレジスタ１１９ｂに、垂直高域成分は水平帯域分離フィルタ１１５ｂに入力される。水平帯域分離フィルタ１１５ｂの構成、および動作は第３のフリッカ除去回路５２中の水平帯域分離フィルタ１１５ａの構成および動作と同一のため詳細な説明は省略する。ただし、水平帯域分離フィルタ１１５ａの処理記号がＹ信号であるのに対して、水平帯域分離フィルタ１１５ｂの処理信号は色差信号である。第３の垂直帯域分離フィルタ１２０より出力された垂直高域成分は水平帯域分離フィルタ１１５ｂで垂直高域−水平低域成分と垂直高域−水平高域成分とに分離される。水平帯域分離フィルタ１１５ｂで分離された垂直高域−水平低域成分は第１の振幅変換回路４６に、垂直高域−水平高域成分は加算回路１１７ｂに入力される。なお、レジスタ１１９ｂへは第１のＰＬＬ回路５よりクロックが供給されるものとする。
【０１１０】
第１の振幅変換回路４６では入力された上記色差信号の垂直高域−水平低域成分の振幅を抑圧して出力する。図１９に第１の振幅変換回路４６の入出力特性の１実施例を示す。図１９に示す第１の振幅変換回路４６は出力信号ＶＯＵＴが入力信号ＶＩＮに対してＶＯＵＴ＝ＶＩＮ−β（ＶＩＮ＞βのとき）、０（−β≦ＶＩＮ≦βのとき）、ＶＩＮ＋β（ＶＩＮ＜−βのとき）、（ただし、βは正の実数）となるよう振幅を変換し出力する。なお、βを１６程度に設定してシミュレーションを行なった結果、良好な結果が得られた。（入力信号ＶＩＮの振幅は−１２８以上１２７以下でシミュレーションを行なった。）第１の振幅変換回路４６により振幅の抑圧された色差信号の垂直高域−水平低域成分は加算回路１１７ｂに入力される。加算回路１１７ｂでは水平帯域分離フィルタ１１５ｂより出力された垂直高域−水平高域成分と第１の振幅変換回路４６より出力される振幅の抑圧された垂直高域−水平低域成分を加算する。加算回路１１７ｂの出力は加算回路１１８ｂに入力される。加算回路１１８ｂではレジスタ１１９ｂで１クロック遅延された色差信号の垂直低域成分と上記加算回路１１７ｂの出力を加算する。加算回路１１８ｂの出力は出力端子１１３ｂを介して第４のフリッカ除去回路５３より出力される。上述したように、インターネット上のホームページ閲覧中やＣＤ−ＲＯＭ再生中にみられるグラデーション等で発生する色フリッカは色相が微妙に、しかも垂直方向に高い空間周波数で変化し、視覚的に非常によく目立つ。つまり、色差信号のうち大振幅成分はフリッカとして目立たないのに対して、小振幅成分は非常に目立つ。図１９に示す第１の振幅変換回路４６の入出力特性は色差信号の垂直高域−水平高域成分の小振幅成分をカットし、大振幅成分のみオフセットを加えて出力するよう構成されているので上記色相の変化が原因で発生するフリッカを効果的に抑えることができる。
【０１１１】
なお、第３のフリッカ除去回路５２、第４のフリッカ除去回路５３ではインターレース構造のディジタル映像信号と１フィールド遅延されたインターレース構造のディジタル映像信号をもとにしてノンインターレース構造のディジタル映像信号を構成し、上記ノンインターレース構造のディジタル映像信号に対してフリッカ除去を行なった後、インターレース構造のディジタル映像信号に再構成して出力される。したがって、Ｄ／Ａ変換回路９ａ〜９ｃに入力されるディジタル映像信号はインターレース構造のディジタル映像信号である。
【０１１２】
また、第３のメモリ制御回路５４では、第１の同期検出回路４で検出された垂直同期信号、水平同期信号、およびフィールド判別結果に基づき同期発生のための制御信号を発生し、その制御信号を同期発生回路５５に出力する。
【０１１３】
同期発生回路５５では、第３のメモリ制御回路５４より出力された制御信号をもとに垂直同期信号、水平同期信号、およびフィールド判別信号を発生する。
【０１１４】
Ｄ／Ａ変換回路９ａ〜９ｃでは入力されたインターレース構造のディジタル映像信号をインターレース構造のアナログ映像信号に変換する。Ｄ／Ａ変換回路９ａより出力されるＹ信号は同期付加回路１３で垂直同期信号、および水平同期信号が付加された後に出力端子１５ａを介して出力される。なお、同期付加回路１３は同期発生回路５５より出力される垂直同期信号、および水平同期信号に基づき同期信号をＹ信号に付加する。
【０１１５】
また、Ｄ／Ａ変換回路９ｂ、９ｃより出力される２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）はクロマエンコーダ回路１４で変調色信号（Ｃ信号）に変換され出力端子１５ｂを介して出力される。なお、クロマエンコードの際（２つの色差信号を変調色信号に変換する際）には同期発生回路５５より出力される垂直同期信号、水平同期信号、およびフィールド判別信号に基づき２つの色差信号に変調を施す。
【０１１６】
実施の形態２のフリッカ除去装置は、以上のようにインターレース構造で入力されたディジタル映像信号と上記インターレース構造のディジタル映像信号をフィールドメモリを用いて１フィールド遅延したディジタル映像信号を用いてノンインターレース構造のディジタル映像信号を構成し、第３のフリッカ除去回路５２、および第４のフリッカ除去回路５３により上記ノンインターレース構造のディジタル映像信号よりフリッカを除去した後、インターレース構造のディジタル映像信号に再編成して出力するため、フリッカのあるインターレース画像よりフリッカの除去されたインターレース画像を得ることができる。
【０１１７】
実施の形態２における第３のフリッカ除去回路５２では、垂直高域成分より視覚的にフリッカの目立たない垂直高域−水平高域成分を抽出し原信号（出力画像）に加算するとともに、目につくフリッカ成分を含む垂直高域−水平低域成分についてもＤＣ検出情報をもとにリミッタ形状（特性）を切り換え振幅を抑圧して出力するように構成されているため、視覚上気になるフリッカを十分抑えられるとともに垂直解像度についても向上が見られる。よって、表の横線部分等に発生するフリッカを低減できるとともに、ディスプレイ上の細かい文字等を認識することもできる効果がある。上記フリッカ除去方式をコンピュータシミュレーションにより効果を確認した結果、垂直方向の解像度が改善され細かい文字の識別も従来例と比較して向上した。また、表の横線部分などに発生するフリッカも本フリッカ除去方式を採用することによりほぼ完全に除去することができる。
【０１１８】
また、実施の形態２における第３のフリッカ除去回路５２では第２の振幅変換回路１０９により垂直高域−水平高域成分の振幅を変換して出力するよう構成されている。そのため、斜め方向のフリッカが目立つような映像ソースに対しては、第２の振幅変換回路１０９の振幅変換係数を１以下にすることにより垂直高域−水平高域成分の振幅を抑圧して出力すれば若干解像度が落ちるものの斜め方向のフリッカを十分抑えることができる。特に、格子状の同一パターンが繰り返し存在する映像ソースにおいてフリッカが目立つような場合には、第２の振幅変換回路１０９の振幅変換係数を１／２程度に設定することによりフリッカを効果的に抑えることができる。また、逆に解像度をもっと必要とする映像ソースに対しては、第２の振幅変換回路１０９の振幅変換係数を１以上にすることにより垂直高域−水平高域成分の振幅を増幅し、細部を強調することにより解像度を向上させることができる。
【０１１９】
また、本実施の形態２に示す第４のフリッカ除去回路５３は、垂直高域成分より視覚的にフリッカの目立たない垂直高域−水平高域成分を抽出し原信号（出力画像）に加算するとともに、フリッカの目立つ垂直高域−水平低域成分については小振幅成分のみ抑圧し大振幅成分はそのまま出力するよう構成されている。そのため、インターネット上のホームページ閲覧時やＣＤ−ＲＯＭ再生中にみられるグラデーション等の映像ソースにおいて色相が微妙かつ垂直方向に高い空間周波数で変化するような場合に発生する色フリッカを効果的に抑えることができる。
【０１２０】
本実施の形態２に示すフリッカ除去装置では、輝度信号に比べて視覚的にフリッカとして目立ちにくい色差信号に関しては、垂直高域−水平低域成分の（大振幅成分に対する）振幅抑圧度を小さく、つまり、小振幅成分に対しては十分振幅を抑え大振幅成分に対してはできる限り振幅を抑えないよう設定しているために、フリッカ除去の際に問題となる色解像度の低下を最小限に抑えることができる。また、第２のフリッカ除去回路４６におけるリミッタ形状は図１９に示すものに限るものではなく、実施の形態１に示す図１１のリミッタ形状でも同様の効果を奏する。
【０１２１】
実施の形態１および実施の形態２では第１のリミッタ回路４４の形状（図６、および図７参照）を直流成分とそれ以外で切り換えたがこれに限るものではなく、第１のＤＣ検出回路４３、および第２のＤＣ検出回路１１６での直流検出レベルを複数種類用意しておき、上記複数種類の検出レベルに応じて第１のリミッタ回路４４の形状を変えるように構成してもよい。
【０１２２】
実施の形態１ではＹ信号のフリッカ除去には第１のフリッカ除去回路３１を、色信号のフリッカ除去には第２のフリッカ除去回路３２を用いた。同様に実施の形態２ではＹ信号のフリッカ除去には第３のフリッカ除去回路５２を、色信号のフリッカ除去には第４のフリッカ除去回路５３を用いた。つまり、実施の形態１および実施の形態２ともにＹ信号と色信号ではフリッカ除去処理を異にする。色信号のフリッカ除去処理はＹ信号のフリッカ除去処理に比べて簡単な回路構成で済む。また、色信号は人間の目のフリッカに対する視覚特性により水平方向の帯域を半分に制限しても画質に対する影響が少ない。そのため、色信号に関してはサブサンプリングを行なうことにより１フレームあたりのデータ数を半分にすることができ、メモリ容量を半分に削減することができる。結果、上記のようにＹ信号と色信号を別々に処理することにより従来例のようにＲ、Ｇ、およびＢ信号の状態で処理するよりもフィールドメモリ、ＬＳＩ規模を削減できるため、全体として回路規模を削減することができ、さらに、色信号に関してはサブサンプリングを行なうため処理周波数がＹ信号の半分で済むため消費電力を抑えることができる効果がある。
【０１２３】
実施の形態２では水平帯域分離フィルタ１１５ａより出力されるＹ信号の垂直高域−水平高域成分を用いて水平方向の直流成分を検出したがこれに限るものではなく、例えば、第２の垂直帯域分離フィルタ１１４より出力されるＹ信号の垂直高域成分より水平方向の直流成分を検出する、あるいは入力されたＹ信号より直接水平方向の直流成分を検出しても同様の効果を奏することは言うまでもない。
【０１２４】
なお、上記実施の形態１ではノンインターレース画像の１例としてパソコンのＶＧＡ信号をインターレース画像に変換する際に発生するフリッカを除去するフリッカ除去装置について、実施の形態２ではフリッカ成分を有するインターレース画像等よりフリッカを除去するフリッカ除去装置について説明したがこれに限るものではなく、ノンインターレースで入力される画像（例えば、現在欧州で規格審議が進んでいるＤＶＢ、米国で規格化が進んでいるＡＴＶ、あるいは日本で規格化が進んでいるＩＳＤＢのようなディジタル放送で送られてくるノンインターレース画像、あるいはパソコンの他の表示モード時の画像など。）をインターレース画像に変換する場合、上記フリッカ除去装置を用いてフリッカ成分を除去して出力すれば同様の効果を奏する。
【０１２５】
また、実施の形態１ではＲ、Ｇ、およびＢ信号をマトリクス回路１０でＹ信号、および２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）に変換した後に、Ｙ信号には第１のフリッカ除去回路３１を用い、２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）には第２のフリッカ除去回路３２を用いてフリッカ除去を行なったがこれに限るものではなく、Ｒ、Ｇ、およびＢ信号すべてに上記第１のフリッカ除去回路３１を用いてフリッカ成分を除去してもよい。また、各色差信号で第２のフリッカ除去回路３２の特性、あるいは構成を変えてもよいことはいうまでもない。
【０１２６】
また、実施の形態２ではＲ、Ｇ、およびＢ信号をマトリクス回路１０でＹ信号、および２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）に変換した後に、Ｙ信号には第３のフリッカ除去回路５２を用い、２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）には第４のフリッカ除去回路５３を用いてフリッカ除去を行なったがこれに限るものではなく、Ｒ、Ｇ、およびＢ信号すべてに上記第３のフリッカ除去回路５２を用いてフリッカ成分を除去してもよい。また、各色差信号で第４のフリッカ除去回路５３の特性、あるいは構成を変えてもよいことはいうまでもない。
【０１２７】
なお、実施の形態１、および実施の形態２において、細かい文字などのない画像、あるいは視距離が長い場合は従来例に示すように垂直方向の高域成分を除去した画像を出力するようにフリッカ除去装置を構成してもよい。また、上記実施の形態１、および実施の形態２ではマトリクス回路１０で輝度信号（Ｙ信号）と２つの色差信号（Ｒ−Ｙ信号、およびＢ−Ｙ信号）に変換したがこれに限るものではなく、例えば、輝度信号（Ｙ信号）と２つの色信号（Ｕ、およびＶ信号）、あるいは輝度信号（Ｙ信号）と他の色信号に変換した後にそれぞれの信号からフリッカ成分を除去し、インターレース画像に変換しても同様の効果を奏することはいうまでもない。また、２つの色差信号を変調色信号（Ｃ信号）に変換した後にフリッカ除去を行なってもよい。
【０１２８】
また、実施の形態１、および実施の形態２では第１の垂直帯域分離フィルタ３９、第２の垂直帯域分離フィルタ１１４、および第３の垂直帯域分離フィルタ１２０、水平帯域分離フィルタ１１５をそれぞれ図４、図１４、図１６、図１７に示すように構成したがフィルタの構成（タップ数、フィルタ形状、および種類  （ＦＩＲフィルタ、ＩＩＲフィルタなど））、および周波数特性などはこれに限るものではない。また、実施の形態１、および実施の形態２の第１の垂直帯域分離フィルタ３９、第２の垂直帯域分離フィルタ１１４、および第３の垂直帯域分離フィルタ１２０、水平帯域分離フィルタ１１５はこれに限るものではない。例えば、垂直高域通過フィルタ、および垂直低域通過フィルタを別々に構成する、垂直低域通過フィルタを用いて垂直低域成分を分離した後、入力信号より上記垂直低域成分を減算することにより垂直高域通過フィルタを構成する、あるいは、垂直高域通過フィルタを用いて垂直高域成分を分離した後、入力信号より上記垂直高域成分を減算することにより垂直低域通過フィルタを構成してもよい。同様に、水平帯域分離フィルタについても水平高域通過フィルタ、および水平低域通過フィルタを別々に構成する、水平低域通過フィルタを用いて水平低域成分を分離した後、入力信号より上記水平低域成分を減算することにより水平高域通過フィルタを構成する、あるいは、水平高域通過フィルタを用いて水平高域成分を分離した後、入力信号より上記水平高域成分を減算することにより水平低域通過フィルタを構成してもよい。
【０１２９】
【発明の効果】
本発明は、以上説明したように構成されているので、以下に示すような効果を奏する。
【０１３０】
入力された輝度信号を第１の周波数分離手段により垂直高域成分と垂直低域成分とに分離する。第１の周波数分離手段により分離された輝度信号の垂直高域成分は第１のフリッカ除去手段によりラインフリッカが除去される。同様に、入力された色信号を第２の周波数分離手段により垂直高域成分と垂直低域成分とに分離する。第２の周波数分離手段により分離された色信号の垂直高域成分は第２のフリッカ除去手段によりラインフリッカが除去される。その際、輝度信号のフリッカ除去を行う第１のフリッカ除去手段と色信号のフリッカ除去を行う第２のフリッカ除去手段を比べたとき、第２のフリッカ除去手段のフリッカ抑圧度を第１のフリッカ除去手段のフリッカ抑圧度よりも小さく設定する。輝度信号に比べて色信号は視覚的にフリッカを検知しにくいためフリッカ抑圧度を小さく設定してもフリッカが目立ちにくく、また、フリッカ抑圧度が小さいので解像度の低下を最小限に抑えることができる。
【０１３２】
また、輝度信号の垂直高域成分を得る第１の周波数分離手段の分離特性と色信号の垂直高域成分を得る第２の周波数分離手段の分離特性を異にする。例えば、第１の周波数分離手段を３タップの垂直低域分離フィルタで、第２の周波数分離手段を２タップの垂直低域分離フィルタで構成する。色信号は輝度信号に比べて視覚上目立ちにくいため、上記のような構成でも十分解像度の低下が小さくフリッカの目立たない良好なインターレース画像を得ることができるとともに、Ｙ信号に比べ色信号の回路規模の削減ができる。
【０１３３】
加えて、従来のフリッカ除去装置に簡単な回路を追加するだけで実現でき、回路規模を極端に増加することなしにフリッカの発生を抑えることができる。また、垂直方向の解像度を向上することができ、良好な出力画像を得ることができる効果がある。
【０１３４】
入力された色信号を第２の周波数分離手段により垂直高域成分と垂直低域成分とに分離する。第２の周波数分離手段により分離された色信号の垂直高域成分は第３の周波数分離手段により垂直高域−水平低域成分と垂直高域成分−水平高域成分とに分離する。第３の周波数分離手段により分離された色信号の垂直高域−水平低域成分は第１の振幅変換手段により振幅が抑圧されフリッカが除去される。よって、インターネット上のホームページ閲覧中やＣＤ−ＲＯＭ再生中に見られるグラデーション等に発生する色フリッカを抑え、良好なインターレース画像を得ることができる。
【０１３５】
また、上記第１の振幅変換手段において、出力信号ＶＯＵＴが入力信号ＶＩＮに対してＶＯＵＴ＝α×ＶＩＮ（αは１未満の正の実数）となるように構成する。振幅をα倍することによりフリッカ成分を抑圧することができるので、フリッカの少ない良好なインターレース画像を得ることができる。
【０１３６】
また、上記第１の振幅変換手段において、出力信号ＶＯＵＴが入力信号ＶＩＮに対してＶＯＵＴ＝ＶＩＮ−β（ＶＩＮ＞βのとき）、０（−β≦ＶＩＮ≦βのとき）、ＶＩＮ＋β（ＶＩＮ＜−βのとき）、（ただし、βは正の実数）となるように構成する。色信号にとって視覚的にフリッカとして検知される小振幅成分のみ除去し、大振幅成分は除去しないで残すので、解像度の低下を最小限にとどめフリッカの少ない良好なインターレース画像を得ることができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１であるフリッカ除去装置のブロック構成図である。
【図２】  図１における第１のフリッカ除去回路３１のブロック構成図である。
【図３】  図１における第２のフリッカ除去回路３２のブロック構成図である。
【図４】  図２、および図３における第１の垂直帯域分離フィルタ３９のブロック構成図である。
【図５】  本発明の実施の形態１における第１のＤＣ検出回路４３のブロック構成図である。
【図６】  本発明の実施の形態１における第１のリミッタ回路４４の入出力特性を示す図である。
【図７】  本発明の実施の形態１における第１のリミッタ回路４４の入出力特性を示す図である。
【図８】  本発明の実施の形態１における第１のリミッタ回路４４の効果を示す図である。
【図９】  本発明の実施の形態１における第１のリミッタ回路４４の効果を示す図である。
【図１０】  本発明の実施の形態１における第１の垂直帯域分離フィルタ３９の垂直低域成分出力信号中に含まれる残留フリッカ成分を示す図である。
【図１１】  本発明の実施の形態１における第１の振幅変換回路４６の入出力特性を示す図である。
【図１２】  本発明の実施の形態２であるフリッカ除去装置のブロック構成図である。
【図１３】  図１２における第３のフリッカ除去回路５２のブロック構成図である。
【図１４】  図１３における第２の垂直帯域分離フィルタ１１４のブロック構成図である。
【図１５】  図１２における第４のフリッカ除去回路５３のブロック構成図である。
【図１６】  図１５における第３の垂直帯域分離フィルタ１２０のブロック構成図である。
【図１７】  本発明の実施の形態２における水平帯域分離フィルタ１１５のブロック構成図である。
【図１８】  本発明の実施の形態２であるフリッカ除去装置の動作を説明するための図である。
【図１９】  本発明の実施の形態２における第１の振幅変換回路４６の入出力特性を示す図である。
【図２０】  ノンインターレース画像の空間周波数特性を示す図である。
【図２１】  インターレース画像の空間周波数特性を示す図である。
【図２２】  インターレース画像の２次元周波数特性を示す図である。
【図２３】  従来のフリッカ除去装置のブロック構成図である。
【図２４】  図２３における第１のＶＬＰＦ６のブロック構成図である。
【図２５】  図２３に示す第１のＶＬＰＦ６の周波数特性を示す図である。
【符号の説明】
６  第１のＶＬＰＦ、７  フレームメモリ、２３  ラインメモリ、２４  乗算回路、２５  乗算回路、２６  加算回路、２７  減算回路、３１  第１のフリッカ除去回路、３２  第２のフリッカ除去回路、３３  第２のメモリ制御回路、３９第１の垂直帯域分離フィルタ、４３  第１のＤＣ検出回路、４４  第１のリミッタ回路、４５  加算回路、４６  第１の振幅変換回路、５０  フィールドメモリ、５１  フィールドメモリ、５２  第３のフリッカ除去回路、５３  第４のフリッカ除去回路、５４  第３のメモリ制御回路、５５  同期発生回路、６３  レジスタ、６４  乗算回路、６５  乗算回路、６６  加算回路、６７  減算回路、８２  減算回路、８３  平均値回路、８４  遅延回路、８５  比較回路、９５  ラインメモリ、９６  乗算回路、９７  乗算回路、９８  加算回路、９９  加算回路、１００  減算回路、１０５  乗算回路、１０６  加算回路、１０７  減算回路、１０９  第２の振幅変換回路、１１４  第２の垂直帯域分離フィルタ、１１５  水平帯域分離フィルタ、１１６  第２のＤＣ検出回路、１１７  加算回路、１１８  加算回路、１１９  レジスタ、１２０  第３の垂直帯域分離フィルタ。
【図１】
0003772427.tif 000002
【図２】
0003772427.tif 000003
【図３】
0003772427.tif 000004
【図４】
0003772427.tif 000005
【図５】
0003772427.tif 000006
【図６】
0003772427.tif 000007
【図７】
0003772427.tif 000008
【図８】
0003772427.tif 000009
【図９】
0003772427.tif 000010
【図１０】
0003772427.tif 000011
【図１１】
0003772427.tif 000012
【図１２】
0003772427.tif 000013
【図１３】
0003772427.tif 000014
【図１４】
0003772427.tif 000015
【図１５】
0003772427.tif 000016
【図１６】
0003772427.tif 000017
【図１７】
0003772427.tif 000018
【図１８】
0003772427.tif 000019
【図１９】
0003772427.tif 000020
【図２０】
0003772427.tif 000021
【図２１】
0003772427.tif 000022
【図２２】
0003772427.tif 000023
【図２３】
0003772427.tif 000024
【図２４】
0003772427.tif 000025
【図２５】
0003772427.tif 000026