(57)【特許請求の範囲】
【請求項１】
反応性ガス等のガス導入手段を設けた真空容器内に少なくとも１個の電極を備え、該電極上に誘電体を介して被処理基板を載置し、真空容器内でプラズマを生成させて被処理基板の表面を処理するプラズマ処理方法において、プラズマ処理中は、前記電極と被処理基板との間の電位差に基づく静電吸着力で前記被処理基板を支持し、処理終了時には、前記電極と被処理基板との間に残留する電荷のプラズマ中への放電が行なわれるように、前記プラズマの生成で被処理基板に誘起される負のセルフバイアス電圧と等しい値の直流電圧をプラズマの生成中に前記電極に印加し、その後プラズマの生成を停止して表面処理を終了するようにしたことを特徴とするプラズマ処理方法。
【請求項２】
反応性ガス等のガス導入手段を設けた真空容器内に少なくとも１個の電極を備え、該電極上に誘電体を介して被処理基板を載置し、真空容器内でプラズマを生成させて被処理基板の表面を処理するプラズマ処理方法において、プラズマ処理中は、前記電極と被処理基板との間の電位差に基づく静電吸着力で前記被処理基板を支持し、処理終了時には、前記電極と被処理基板との間に残留する電荷のプラズマ中への放電が行なわれるように、前記プラズマの生成で被処理基板に誘起される負のセルフバイアス電圧と等しい値の直流電圧をプラズマの生成中に前記電極に印加し、その後プラズマの生成を停止して表面処理を終了し、前記電極から基板を取り外す前に直流電源をオフにすることを特徴とするプラズマ処理方法。
【請求項３】
前記プラズマの生成で被処理基板に誘起される負のセルフバイアス電圧が、電極とアースの間の高周波電圧の最大値（Ｖｐｐ）を測定する検出回路と、電極とアースの間の高周波電圧の最大値（Ｖｐｐ）からセルフバイアス電圧（Ｖｄｃ）を求める演算回路を用いて測定したものであることを特徴とする請求項１または２記載のプラズマ処理方法。
【請求項４】
被処理基板の支持中、電極に、接地電位もしくはプラズマにより被処理基板に誘起される負のセルフバイアス電圧よりも絶対値の大きい負の直流電位、あるいはプラズマにより被処理基板に誘起される負のセルフバイアス電圧よりも高い直流電位を与えることにより電極と被処理基板との間の電位差に基づく静電吸着力を誘起することを特徴とする請求項１乃至３のいずれか一項記載のプラズマ処理方法。
【請求項５】
電極と被処理基板との間の電位差に基づく静電吸着力が、前記電極に与えられた直流電位と、プラズマにより被処理基板に誘起される負のセルフバイアス電圧との間の電位差に基づく静電吸着力であることを特徴とする請求項１乃至３のいずれか一項記載のプラズマ処理方法。
【請求項６】
電極に直流電位を与える直流電源と、処理終了時に、電極にプラズマの生成で被処理基板に誘起される負のセルフバイアス電圧と等しい値の直流電圧を印加する直流電源とが同一であることを特徴とする請求項５記載のプラズマ処理方法。
【請求項７】
プラズマの生成は、被処理基板を載置する基板載置台と、該基板載置台と対向させた電極の間に高周波電圧を印加して行うことを特徴とする請求項１乃至６のいずれか一項記載のプラズマ処理方法。
【請求項８】
プラズマの生成は、被処理基板を載置する基板載置台と、該基板載置台と対向させた電極の間に高周波電圧を印加する形態以外のプラズマ発生装置により行うことを特徴とする請求項１乃至６のいずれか一項記載のプラズマ処理方法。
【請求項９】
反応性ガス等のガス導入手段を設けた真空容器内に少なくとも１個の電極を備え、該電極上に誘電体を介して被処理基板を載置可能としてあると共に、真空容器内でプラズマを生成させる手段を設けてなるプラズマ処理装置において、前記電極に被処理基板との間で静電吸着力を生じさせる為の直流電源が接続してあり、処理終了時に、該直流電源の出力電圧が、プラズマの生成で被処理基板に誘起される負のセルフバイアス電圧と等しい値の直流電圧にされた後、前記電極と被処理基板との間の電位差が０を維持するように制御され、その後、前記プラズマを生成させる手段によるプラズマの生成が停止されるように構成してあることを特徴とするプラズマ処理装置。
【請求項１０】
直流電源の出力電圧を、プラズマの生成で被処理基板に誘起される負のセルフバイアス電圧と等しい値の直流電圧にした後、前記電極と被処理基板との間の電位差が０を維持するようにする制御は、電極とアースの間の高周波電圧の最大値（Ｖｐｐ）を測定する検出回路と、電極とアースの間の高周波電圧の最大値（Ｖｐｐ）からセルフバイアス電圧（Ｖｄｃ）を求める演算回路とからなるプラズマの生成時に誘起される負のセルフバイアス電圧を測定するための回路に接続した出力制御回路によって行なわれることを特徴とする請求項９記載のプラズマ処理装置。
【請求項１１】
電極に接続されている直流電源は、処理終了時に、プラズマの生成で被処理基板に誘起される負のセルフバイアス電圧と等しい値の直流電圧にされた後、前記電極と被処理基板との間の電位差が０を維持するように出力電圧が制御される直流電源と同一であることを特徴とする請求項９又は１０記載のプラズマ処理装置。
【請求項１２】
プラズマを生成させる手段は、被処理基板を載置した電極を含む基板載置台と、該基板載置台と対向させた対向電極と、基板載置台と対向電極に接続した高周波電源で構成した請求項９乃至１１のいずれか一項記載のプラズマ処理装置。
【請求項１３】
プラズマを生成させる手段は、基板載置台と対向電極とに接続した高周波電源とは異なるプラズマ発生装置により行うことを特徴とする請求項９乃至１１のいずれか一項記載のプラズマ処理装置。
【請求項１４】
電極上に誘電体を介して被処理基板を載置し、電極と被処理基板との間の電位差に基づく静電吸着力で電極上に支持された被処理基板を脱離する前に、前記電極と被処理基板との間に残留する電荷のプラズマ中への放電が行なわれるように、プラズマの生成中に、電極に印加する直流電圧を制御し、前記の電極に印加された直流電圧とプラズマにより基板に生じる負のセルフバイアス電圧との電位差をゼロにした後、プラズマの生成を停止することを特徴とした基板脱離方法。
【請求項１５】
電極と被処理基板との間の電位差に基づく静電吸着力が、電極に印加された直流電圧とプラズマにより被処理基板に生じる負のセルフバイアス電圧との電位差で誘起する静電吸着力であることを特徴とする請求項１４記載の基板脱離方法。
【請求項１６】
電極とアースの間の高周波電圧の最大値（Ｖｐｐ）を測定する検出回路と、電極とアースの間の高周波電圧の最大値（Ｖｐｐ）からセルフバイアス電圧（Ｖｄｃ）を求める演算回路とからなるプラズマの生成時に誘起される負のセルフバイアス電圧を測定するための回路に接続した出力制御回路によって電極に印加する直流電圧を制御することを特徴とする請求項１４又は１５記載の基板脱離方法。
【請求項１７】
電極上に誘電体を介して被処理基板を載置し、電極と被処理基板との間の電位差に基づく静電吸着力で電極上に支持された被処理基板を脱離する前に、前記電極と被処理基板との間に残留する電荷のプラズマ中への放電が行なわれるように、プラズマの生成中に、電極に印加する直流電圧を制御し、該直流電圧を負のセルフバイアス電圧と等しくした後、プラズマの生成を停止することを特徴とした基板脱離方法。
【請求項１８】
電極と被処理基板との間の電位差に基づく静電吸着力が、電極に印加された直流電圧とプラズマにより被処理基板に生じる負のセルフバイアス電圧との電位差で誘起する静電吸着力であることを特徴とする請求項１７記載の基板脱離方法。
【請求項１９】
電極とアースの間の高周波電圧の最大値（Ｖｐｐ）を測定する検出回路と、電極とアースの間の高周波電圧の最大値（Ｖｐｐ）からセルフバイアス電圧（Ｖｄｃ）を求める演算回路とからなるプラズマの生成時に誘起される負のセルフバイアス電圧を測定するための回路に接続した出力制御回路によって電極に印加する直流電圧を制御することを特徴とする請求項１７又は１８記載の基板脱離方法。
【請求項２０】
電極上に誘電体を介して被処理基板を載置し、接地された電極とプラズマにより被処理基板に生じる負のセルフバイアス電圧との電位差で誘起する静電吸着力で電極上に支持された被処理基板を脱離する前に、前記電極と被処理基板との間に残留する電荷のプラズマ中への放電が行なわれるように、プラズマの生成中に、電極に印加する直流電圧を制御し、前記の接地された電極とプラズマにより基板に生じる負のセルフバイアス電圧との電位差をゼロにした後、プラズマの生成を停止することを特徴とした基板脱離方法。
【請求項２１】
電極とアースの間の高周波電圧の最大値（Ｖｐｐ）を測定する検出回路と、電極とアースの間の高周波電圧の最大値（Ｖｐｐ）からセルフバイアス電圧（Ｖｄｃ）を求める演算回路とからなるプラズマの生成時に誘起される負のセルフバイアス電圧を測定するための回路に接続した出力制御回路によって電極に印加する直流電圧を制御することを特徴とする請求項２０記載の基板脱離方法。
【請求項２２】
電極上に誘電体を介して被処理基板を載置し、接地された電極とプラズマにより被処理基板に生じる負のセルフバイアス電圧との電位差で誘起する静電吸着力で電極上に支持された被処理基板を脱離する前の基板処理終了直前に、前記電極と被処理基板との間に残留する電荷のプラズマ中への放電が行なわれるように、プラズマの生成中に、前記電極に印加する直流電圧を制御し、前記負のセルフバイアス電圧と等しい直流電圧を前記電極に印加し、その後、プラズマの生成を停止することを特徴とした基板脱離方法。
【請求項２３】
電極とアースの間の高周波電圧の最大値（Ｖｐｐ）を測定する検出回路と、電極とアースの間の高周波電圧の最大値（Ｖｐｐ）からセルフバイアス電圧（Ｖｄｃ）を求める演算回路とからなるプラズマの生成時に誘起される負のセルフバイアス電圧を測定するための回路に接続した出力制御回路によって電極に印加する直流電圧を制御することを特徴とする請求項２２記載の基板脱離方法。
【請求項２４】
電極上に支持された被処理基板と電極との電位差がゼロになり、さらに、電極上に支持された被処理基板と電極間に作用していた静電吸着力がゼロになったすぐあとにプラズマの生成を停止することを特徴とした請求項１４、１５、１６、２０、２１のいずれか一項記載の基板脱離方法。
【請求項２５】
プラズマの生成停止と同時に、電極への直流電圧の印加を停止することを特徴とした請求項１４乃至２４のいずれか一項記載の基板脱離方法。
【請求項２６】
プラズマの生成を停止した後に、電極への直流電圧の印加を停止することを特徴とした請求項１４乃至２４のいずれか一項記載の基板脱離方法。
【請求項２７】
電極上に誘電体を介して被処理基板を載置し、前記電極と被処理基板との間の電位差に基づく静電吸着力で前記被処理基板を電極上に支持するプラズマ処理装置における前記電極に印加する直流電圧を制御する装置であって、基板と電極との間に静電吸着力を生じさせるため電極に直流電圧を印加する手段と、電極とアースとの間の高周波電圧の最大値（Ｖｐｐ）を測定する手段と、電極とアースの間の高周波電圧の最大値（Ｖｐｐ）からセルフバイアス電圧（Ｖｄｃ）を求める演算手段と、その演算されたセルフバイアス電圧（Ｖｄｃ）に基づいて基板処理終了直前に直流電圧印加手段により出力される直流電圧を前記演算されたセルフバイアス電圧（Ｖｄｃ）と等しくするように制御する手段を含むことを特徴とする印加電圧の制御装置。
【請求項２８】
電極と被処理基板との間の電位差に基づく静電吸着力が、電極に印加された直流電圧とプラズマにより基板に生じる負のセルフバイアスとの電位差で誘起する静電吸着力であることを特徴とする請求項２７記載の印加電圧の制御装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、静電吸着により電極に保持された基板、たとえば半導体ウエハを迅速、確実に、かつ安全に脱離できるようにしたプラズマ処理方法および装置並びに基板脱離方法および印加電圧の制御装置に関する。
【０００２】
【従来の技術】
静電吸着による基板の固定方法は、基板処理中にプラズマを乱すことなく、基板の全面にわたって均等な力で固定することができる。この方法は、本質的に大形の基板を固定するのに適している。半導体ウエハの大口径化の傾向に沿って、半導体デバイスの製造工程で広く利用されつつある。
【０００３】
【発明により解決すべき課題】
静電吸着により固定された基板を脱離する方法として、プラズマ処理の終了後、電極および被処理基板を接地して、電極に設けた誘電体に残留する電荷を放出させる技術があった（特開平５−２９１１９４号公報）。
【０００４】
しかしながら、静電吸着の電極と被処理基板をともに接地する技術では、基板の裏面に誘電体膜、例えばＳｉＯ2 膜が存在する場合には、この誘電体膜に残留した電荷が完全になくなる（すなわち、完全に放電する）までに長時間を要する問題点があった。この放電に要する時間は誘電体膜の厚さと体積抵抗に依存する時定数で決まる。たとえば、裏面に１μｍの厚さのＳｉＯ2 膜が形成された６インチの半導体ウエハをこの技術で脱離すると約１５０秒を要した。
【０００５】
別の基板脱離方法として、静電吸着用電極に印加する直流電圧をゼロにしたあと、基板をプラズマに曝すことで吸着力に寄与した電荷を消失させる技術も知られている。しかし、この場合には、基板がプラズマに曝されるため、基板の温度上昇を招くおそれがあった。さらに、電極への直流電圧の印加をやめる（直流電圧をゼロにする）と一時は静電吸着力はゼロまたはほとんどゼロに近くなるが、その後セルフバイアス電圧による静電吸着力が再現しはじめる。図５および図６に示したグラフのように、静電吸着力はゼロまたはほとんどゼロに近くなるｃ点の経過後、曲線Ａに示すようにプラズマによって基板に誘起されるセルフバイアス電圧による静電吸着力が再現される。したがって、ｃ点あるいはｃ点の近傍で基板の脱離を行う必要がある。しかし、直流電圧の印加停止後から静電吸着力がゼロ（ほとんどゼロ）になるまでにかかる時間、すなわちｂ点からｃ点の区間の時間は、実際には一定ではない。この区間の時間は基板の種類あるいはプロセス条件で敏感に変化する。したがって、基板を取り外す最適なタイミングが見いだすのは困難であった。このような理由で、この技術では迅速、確実かつ安全な基板脱離は困難であった。
【０００６】
また、別の基板脱離方法として、静電吸着用電極に印加する直流電圧をゼロにしたあとに、基板をプラズマにさらしながら基板を接地する技術がある。この技術によれば、直流電圧印加の停止後、プラズマによって再び基板セルフバイアス電圧が誘起されるのを防止できる。しかし、基板の裏面に誘電体膜が存在する場合には、この技術ではプラズマの生成を停止するタイミングが不適切であると、再度帯電した電荷が完全になくなるまでに長時間を要するという問題点があった。
【０００７】
この発明は、以上のような問題点を解決するためのもので、被処理基板の裏面の誘電体の有無に拘らず、静電吸着した基板を迅速、確実に、かつ安全に取り外す基板脱離方法およびこの脱離方法を実効あるものにするために静電吸着クランプへの印加電圧の制御装置を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】
前記の目的を達成するためにこの発明は、電極に印加された直流電圧とプラズマにより基板に生じる負のセルフバイアス電圧との電位差で誘起する静電吸着力で電極上に支持された基板を脱離する前に、直流電圧を制御してその電位差を基板を脱離する際に基板が破損しない程度に設定し、その電位差の設定後にプラズマの生成を停止する。
【０００９】
即ちプラズマ処理方法の発明は、反応性ガス等のガス導入手段を設けた真空容器内に少なくとも１個の電極を備え、該電極上に誘電体を介して被処理基板を載置し、真空容器内でプラズマを生成させて被処理基板の表面を処理するプラズマ処理方法において、プラズマ処理中は、前記電極に直流電位を与え、この直流電位とプラズマにより被処理基板に誘起される負のセルフバイアス電圧との間の電位差に基づく静電吸着力で前記被処理基板を支持し、処理終了時には、前記プラズマの生成で被処理基板に誘起される負のセルフバイアス電圧と略等しい値の直流電圧を前記電極に印加し、その後プラズマの生成を停止して表面処理を終了するようにすることを特徴とするプラズマ処理方法である。
【００１０】
またプラズマ処理装置の発明は、反応性ガス等のガス導入手段を設けた真空容器内に少なくとも１個の電極を備え、該電極上に誘電体を介して被処理基板を載置可能としてあると共に、真空容器内でプラズマを生成させる手段を設けてなるプラズマ処理装置において、前記電極に被処理基板との間で静電吸着力を生じさせる為の直流電源が接続してあり、該直流電源の出力電圧が、前記被処理基板と電極間で、プラズマの生成時に誘起される負のセルフバイアス電圧を測定する為の回路に接続した出力制御回路で変化可能に構成してあることを特徴とするプラズマ処理装置である。
【００１１】
実際には、静電吸着力で電極上に支持された基板を脱離する前に、直流電圧を制御して基板と電極との電位差を約１００Ｖ以下に設定すれば、基板が破損せずに脱離することができる。
【００１２】
もっとも好ましくは、静電吸着力で電極上に支持された基板を脱離する前に、直流電圧を制御して電極と基板との電位差をゼロにし、電位差をゼロにした後プラズマの生成を停止する。この電位差は、電極に印加された直流電圧とプラズマにより基板に生じる負のセルフバイアス電圧との差で生じる。この電位差が基板と電極間に静電吸着力を誘起する。この電位差をゼロにすると、基板と電極間にチャージ（蓄積）した電荷がプラズマ中に放電することによって消滅する。したがって残留電荷のない状態で基板を脱離するためには、プラズマ生成停止前に基板と電極との電位差をゼロにしておくことが必須となる。電位差をゼロにするためには、好ましくは、プラズマ生成停止直前に直流電圧を負のセルフバイアス電圧と等しくする。
【００１３】
電極を接地することで（電極の電位はゼロ）、基板に生じる負のセルフバイアス電圧のみで基板が電極に静電吸着されているばあいは、基板を脱離する前に、直流電圧を電極に印加してその電位差をゼロにし、電位差をゼロにした後、プラズマの生成を停止する。この場合も、好ましくはプラズマ生成停止直前に負のセルフバイアス電圧と等しい直流電圧を電極に印加する。
【００１４】
基板と電極との電位差をゼロにすると、少し遅れて、それらの間に作用していた静電吸着力がゼロになる。そこで、基板の脱離時に残留電荷による吸着力を完全に消滅しておくためには、静電吸着力をプラズマ生成の停止直前にゼロにしておくことが好ましい。さらに、基板を電極から取り外す前には、プラズマ生成停止と同時に電極への直流電圧の印加を停止するほうが好ましい。
【００１５】
プラズマは、対向した平行平板電極間にＲＦ（１３．５６ＭＨｚ）を印加して生成させる。そのほか、電子サイクロトロン共鳴によるＥＣＲプラズマの生成がある。さらに、そのほかに、米国特許第４，９９０，２２９号および同第５，０９１，０４９号に開示されているヘリコン波プラズマの生成、米国特許第５，２２６，９６７号に開示されているインダクティブカップルによるプラズマの生成がある。
【００１６】
また、静電吸着クランプへの印加電圧の制御装置は、セルフバイアス電圧（Ｖｄｃ）に基づいて直流電圧を制御するための必要最小限の手段を備えている。詳細には、基板と電極との間に静電吸着力を生じさせるため電極に直流電圧を印加する電源と、プラズマ生成用の高周波電圧の最大値（Ｖｐｐ）を検出する回路と、高周波電圧の最大値（Ｖｐｐ）からセルフバイアス電圧（Ｖｄｃ）を演算する回路と、そのセルフバイアス電圧（Ｖｄｃ）に基づいて電源により出力される直流電圧を制御する回路を備えている。とくに、出力制御回路は、基板処理終了直前に直流電圧をセルフバイアス電圧と等しくなるように機能する。この機能により本発明の基板脱離方法を実効あるものとしている。
【００１７】
プラズマの生成時に生ずるセルフバイアス電圧を測定するためには、高周波電圧の最大値（Ｖｐｐ）を測定する検出回路と、その最大値（Ｖｐｐ）からセルフバイアス電圧（Ｖｄｃ）を算出する演算回路が協同して機能させる。静電吸着電極に誘電体が使用されているため、セルフバイアス電圧を基板処理中に直接測定することはできない。しかし、プラズマ生成用の高周波電圧の最大値（Ｖｐｐ）は測定できるため、この最大値（Ｖｐｐ）からセルフバイアス電圧（Ｖｄｃ）を求める。一般に、広いプロセス条件範囲で、セルフバイアス電圧（Ｖｄｃ）と最大値（Ｖｐｐ）の間には
Ｖｄｃ＝ａＶｐｐ±ｂ（ａ、ｂは定数）…（１）
で表される一次式がなりたつ。もし電極が導電体材料でできていれば、Ｖｄｃは直接測定することができる。導電体電極を用いてＶｄｃとＶｐｐを測定すれば、定数ａ、ｂをあらかじめ求めておくことができる。演算回路は、この（１）式に基づいてＶｐｐからＶｄｃを求める。もし、一次式が成り立たない場合は、おのおののＶｐｐに対するＶｄｃを測定しておき、Ｖｐｐに対応するＶｄｃのデータを演算回路にあらかじめ記憶させておく。
【００１８】
また、直流電源には、プラズマ生成用の高周波をカットするためのフィルタを備えている。
【００１９】
【作用】
基板に作用する静電吸着力Ｆは、
Ｆ＝Ｋ（電極に与える電圧−セルフバイアス電圧）2 …（２）
で与えられる（Ｋは定数である）。
【００２０】
図７は、時間の経過に沿って、基板と電極の電圧（上段のグラフ）、それらの間に作用する静電吸着力（下段のグラフ）の変化を示す。
【００２１】
区間Ｘでは、プラズマにより基板にセルフバイアス電圧Ｖｄｃが誘起される。基板の電圧Ｖ SUBSTRATEは、セルフバイアス電圧Ｖｄｃである。電極の電圧Ｖ ELECTRODEは、直流電圧Ｖｄが印加されている。したがって、電極と基板の電位差は△Ｖ＝Ｖ ELECTRODE−Ｖ SUBSTRATE＝Ｖｄ−Ｖｄｃとなる。この電位差により、静電吸着力Ｆ＝Ｋ（△Ｖ）2 （（２）式より）が基板と電極間に作用する。さらに、これらの間には電荷量Ｑ＝Ｃ△Ｖ（Ｃは静電気容量）がチャージする。
【００２２】
Ｙ時点で、直流電圧を調整して電極の電圧Ｖ ELECTRODEをＶｄｃに設定する。Ｖ ELECTRODE＝Ｖｄｃにより、電位差△Ｖ＝０となり、さらに静電吸着力Ｆ＝０となる。静電吸着力がゼロになるのにほんの少し時間を要するのは、プラズマ中への放電が完了するのにかかる時間に起因しているといえる。Ｙ時点からプラズマの生成を停止する（Ｚ時点）まで、ずっと、印加電圧の制御装置によって、電位差△Ｖ＝０が維持される。
【００２３】
Ｚ時点で、プラズマの生成を停止している。基板と電極間に電荷が残っていない状態（電荷量Ｑ＝０）でプラズマ生成を停止しているので、基板と電極間に残留電荷による静電吸着力が残存することはない。プラズマ生成停止後は、基板に生じるセルフバイアス電圧はゼロになる。さらに、プラズマ生成停止後は、たとえ直流電源を切らなくとも電極の電圧も見かけ上ゼロになる。電極の電圧がゼロになる理由は、等価回路モデルで説明できる。プラズマ生成中では、図８の左図に示すような等価回路モデルが成立する１４はｒｆ電源、１６は可変直流電源を示す。コンデンサ３１は基板と電極間にチャージする電荷の量に対応する。抵抗３０はプラズマに対応する。電源３２はセルフバイアス電圧に対応する。しかし、プラズマ生成停止後では、図８の右図のように、プラズマに対応する抵抗３０とセルフバイアス電圧に対応する電源３２がなくなっているので、等価回路の配線が途中で途切れている。この途切れた回路により電流が流れないため電極に電圧が印加されることはない。ただし、図８の右図のような途中で途切れた配線だとしても、直流電源がオンのままだと、接地された搬送用ロボットが基板をつかむと電極に直流電圧が印加される。電極への電圧印加により電極と基板（基板の電圧はゼロ）間で電位差が生じる。この電位差によって、搬送ロボットで基板を電極から取り外すときに基板に静電吸着力が作用する。なぜなら、接地された搬送ロボットと基板とが接触すると電流が流れる等価回路が成り立つからである。このようなトラブルを防止するため、通常は、電極から基板を取り外す前に直流電源をオフにしておく。
【００２４】
かりに、基板と電極の電位差をゼロとすることなくプラズマの生成を停止したら（すなわち区間Ｘの直後にＺ地点に達したら）、基板の電圧Ｖ SUBSTRATE＝０、電極の電圧Ｖ＝ ELECTRODE＝０となる。一見して、図７に示すように静電吸着力Ｆ＝０となるかのようにみえる。しかし、実際にはプラズマ生成停止後、基板と電極間に静電荷量Ｑ RESIDUEが残留している。したがって、基板を脱離する際には、この残留した静電荷による吸着力Ｆ RESIDUEが残存する。静電荷がチャージされている理由は、プラズマ生成の停止前に、チャージされた静電荷がプラズマ中に放電されなかったことによる。したがって、本発明にとって、基板と電極間にチャージされた電荷をプラズマ中に放電させることが重要な作用といえる。
【００２５】
この発明によれば、処理の終了直前に電極に接続した直流電源を制御して、電極の電位をセルフバイアス電圧と等しい電圧とする。基板を脱離するときには、静電吸着力がゼロの状態に維持されている。
【００２６】
【実施例】
以下この発明を実施例に基づいて説明する。
【００２７】
図１は、印加電圧の制御装置が組み込まれた平行平板形ドライエッチング装置の第１の実施例である。図中１は真空容器であり、この真空容器１内に基板２３、たとえば半導体ウエハを載置する台２と対向電極３が対向して設置してある。真空容器１には、エッチングガスを導入する管４と真空ポンプ（図示していない）が接続されている。
【００２８】
図２に示されるように、基板載置台２は、真空容器１の底壁を貫通した高周波印加電極５をボディとする。高周波印加電極５は、その上面を除き周囲を絶縁材６で覆われている。絶縁材６の側面は、シールド１１で囲まわれている。絶縁材６の上面は、合成樹脂製のカバー１０が被われている。高周波印加電極５の上面には厚さ約３００μｍ程度の誘電体８が設置されている。誘電体８中に静電吸着用の電極７が埋設されている。誘電体８は、酸化チタンを含有したアルミナを主成分とする。高周波印加電極５と静電吸着用電極７は、導電性部材９を介して、直流的に接続する。高周波印加電極５で外側に突き出ている部分では、高周波印加電極５内の通路（図示されていない）に冷却水を循環させるための入り口および出口１２が設けてある。
【００２９】
高周波印加電極５には、整合回路１３を介してｒｆ（１３．５６ＭＨｚ）電源１４が接続してある。さらに、高周波印加電極５には、高周波カットフィルター回路１５を介して、静電吸着のための直流電源１６が接続してある。直流電源１６の出力電圧は、出力制御回路１７によって変化する。また、高周波印加電極５とアース間には、高周波印加電極５とアース間の高周波電圧の最大値（Ｖｐｐ）を検出するための検出回路１８が接続してある。この検出回路１８の出力信号が、セルフバイアス電圧（Ｖｄｃ）を演算する演算回路１９に与えられる。この演算回路１９の出力信号が出力制御回路１７に入力する。
【００３０】
図３は、印加電圧の制御装置が組み込まれたＥＣＲプラズマで基板処理を行う装置（ＥＣＲ装置）の第２の実施例である。真空容器１には、マイクロ波（２．４５ＧＨｚ）電源２０が導波管２１を介して接続してある。真空容器１の外側にはリング状コイル２２が設置されて、真空容器１内に磁界（８７５Ｇａｕｓｓ）を印加できるようにしてある。他の構成は図１、２の場合と同様であるので、同一の部材には同一の符号を用いる。
【００３１】
上記の各実施例において、真空容器１内に管４を介してプロセスガスを導入すると共に真空排気してプロセスガスの圧力を所定の圧力、好ましくは、１０-3〜１０-6に設定する。所定の圧力下でマイクロ波電源２０を介して真空容器１内にＥＣＲプラズマを生成させる。このＥＣＲプラズマを利用して、台２に載置した基板２３に表面処理、例えば、エッチング処理やデポジション処理が行なわれる。
【００３２】
このプラズマ処理に際しては、基板２３と誘電体８を介して静電吸着用電極７との間に電位差を生じさせて基板載置台２に基板２３を固定する。基板２３には負のセルフバイアス電圧Ｖｄｃが生ずるので（ａ）電極７を接地（アース電位）したり、（ｂ）負のセルフバイアス電圧Ｖｄｃより絶対値で大きい負の直流電位または（ｃ）負のセルフバイアス電圧Ｖｄｃより高い直流電位（好ましくはプラス電位）とすることで電位差を生じさせる。直流電源１６の出力電圧を出力制御回路１７で制御することによって電位差が調整される。そして、この電位差によって基板２３には前記（２）式に基づく静電吸着力が作用する。この静電吸着力により基板２３が基板載置台２１に押し付けられる。基板２３が基板載置台２１に密着することで、プラズマ処理中は基板２３は高周波印加電極５内の通路を循環する冷却水によって冷却される。
【００３３】
所定のプラズマ処理の完了直前に、出力制御回路１７へ処理終了の信号を送り、直流電源１６の出力電圧を、検出回路１８と演算回路１９で求めたセルフバイアス電圧と等しくなるように、すなわち電位差をゼロに設定する。この設定で基板２３に作用した静電吸着力をゼロにすることができる。その設定直後に、プラズマの生成をとめれば、基板２３を基板載置台２から脱離することができる。電位差をゼロにしたままプラズマの生成をとめるので、基板２３を脱離する際には静電吸着力の再現はない。さらに、基板２３と電極間にチャージした静電荷量をゼロにしたあとでプラズマの生成をとめるので、基板２３と電極７の間の誘電体８、さらには基板２３の裏面に形成された誘電体膜に電荷は残留しない。基板２３の脱離の際に残留電荷が原因で起っていた基板２３の破損も発生しない。したがって、基板２３を脱離する前にこの発明を行なえば、迅速、確実、安全に基板を脱離することができる。基板２３を脱離する方法として、たとえば、特願平６−４８７０３号に開示されているような基板の中央部に対応する位置に基板載置台２に設置されたピンを押し上げて離脱する方法がある。
【００３４】
図４は、基板２３に作用する静電吸着力の変化を示したグラフである。ａ点からｂ点の間が、基板２３に静電吸着力を作用させている区間である。
【００３５】
図４ではプラズマ処理を終了する前の６０秒間の静電吸着力の変化が描かれている。プラズマ処理時間は、基板２３に対して行なわれる処理の種類、たとえばエッチングやスパッタリングおよびプロセス条件、例えば印加周波数や圧力によって変化するものである。
【００３６】
ｂ点で電極７の電位をセルフバイアス電圧に等しい電位に設定する。ｃ点で、静電吸着力はゼロになり、プラズマ処理を終了（プラズマ生成を停止）する。その後、静電吸着力はゼロのままである。
【００３７】
この発明では、ｃ点以降は静電吸着力はゼロの状態で維持できるので、ｂ点からｃ点までの時間に対して十分の時間（１〜２秒）を設定して、基板の脱離を行なえば、確実に、かつ安全に脱離作業を行うことができるものである。
【００３８】
しかし、発明者らは、基板２３と電極との電位差が最大約１００Ｖまでならば、８インチウエハを４本のピンで基板２３の裏面を突き上げて電極から離しても、なんら基板に損傷なく脱離できることを確認した。発明者らによるこの確認には、特願平６−４８７０３号に開示されている機械的脱離機構を用いた。
【００３９】
【発明の効果】
以上に説明した通り、この発明によれば、処理された基板の脱離時には静電吸着力をゼロにできるので、迅速、確実かつ破損を生ずることなく安全に基板脱離作業ができる。この発明は、プラズマ処理の高速化、生産性向上に有効である。
【図面の簡単な説明】
【図１】この発明が平行平板形ドライエッチング装置に組み込まれた実施例の構成図。
【図２】同じく実施例の基板載置台部分の拡大断面図。
【図３】同じくＥＣＲ装置に組み込まれた実施例の構成図。
【図４】同じく実施例の静電吸着力の変化を示したグラフ。
【図５】従来技術における静電吸着力の変化を示したグラフ。
【図６】図５の一部を拡大したグラフ。
【図７】時間の経過に沿って、基板と電極の電圧、静電吸着力の変化を示すグラフ。
【図８】プラズマ生成中およびプラズマ停止後の等価回路モデル。
【符号の説明】
１  真空容器
２  基板載置台
３  対向電極
４  ガス導入系
５  高周波印加電極
６  絶縁材
７  電極（静電吸着電極）
８  誘電体
９  接続部材
１０  カバー
１１  シールド
１２  入口、出口
１３  整合回路
１４  高周波電源
１５  高周波カットフィルター
１６  直流電源
１７  出力制御回路
１８  検出回路
１９  演算回路
２０  マイクロ波源
２１  導波管
２２  コイル
２３  被処理基板
【図１】
0003733448.tif 000002
【図２】
0003733448.tif 000003
【図３】
0003733448.tif 000004
【図４】
0003733448.tif 000005
【図５】
0003733448.tif 000006
【図６】
0003733448.tif 000007
【図７】
0003733448.tif 000008
【図８】
0003733448.tif 000009