(57)【特許請求の範囲】
【請求項１】
入力される交流電圧の大きさに応じて昇圧比が切り換えられ、昇圧比が切り換えられてから所定の期間において選択信号のレベルを変化させる昇圧回路と、
前記昇圧回路によって昇圧された電圧が供給されて動作し、基準電圧又は基準電流に基づいて安定化された出力電圧を発生する電圧発生回路であって、前記昇圧回路から出力される選択信号に従って、前記昇圧回路の昇圧比が切り換えられてから所定の期間において前記出力電圧の絶対値を増加させる前記電圧発生回路と、
を具備する半導体集積回路。
【請求項２】
前記電圧発生回路の出力電圧が供給されて発振動作を行う発振回路をさらに具備する請求項１記載の半導体集積回路。
【請求項３】
前記電圧発生回路が、
前記基準電圧と負帰還電圧との差を増幅して出力電圧を発生する差動増幅器と、
前記差動増幅器の出力電圧に基づいて前記負帰還電圧を発生する負帰還回路であって、前記昇圧回路から出力される選択信号に従って、前記昇圧回路の昇圧比が切り換えられてから所定の期間において前記負帰還電圧を減少させる前記負帰還回路と、
を含むことを特徴とする請求項１又は２記載の半導体集積回路。
【請求項４】
前記電圧発生回路が、
定電流源と、
前記定電流源から出力される電流に基づいて前記基準電圧を発生する基準電圧発生手段と、
をさらに含むことを特徴とする請求項３記載の半導体集積回路。
【請求項５】
前記電圧発生回路が、
第１の電流を出力することが可能な第１の定電流源と、
前記第１の電流よりも大きい第２の電流を出力することが可能な第２の定電流源と、
前記昇圧回路から出力される選択信号に従って、前記昇圧回路の昇圧比が切り換えられてから所定の期間において第２の定電流源を選択し、それ以外の期間において第１の定電流源を選択する選択手段と、
前記選択手段によって選択された定電流源から出力される電流に基づいて前記基準電圧を発生する基準電圧発生手段と、
前記基準電圧に基づいて出力電圧を発生する増幅器と、
を含むことを特徴とする請求項１又は２記載の半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、一般的に半導体集積回路に関し、特に、自動巻きの腕時計において使用されるような昇圧回路を含む半導体集積回路に関する。
【０００２】
【従来の技術】
自動巻きの腕時計においては、発電機のコイルに生じる交流起電力をダイオードにより整流して直流電圧とし、これを昇圧することにより、発振回路を動作させるための電源電圧を得ている。図５に、このような従来の自動巻き腕時計の回路構成を示す。腕時計の運動量に応じて、発電機のコイル１に交流起電力が生じる。この交流起電力は、ダイオードＤ１〜Ｄ４によって整流されて、コンデンサＣの両端に直流電荷が蓄積される。交流起電力が大きくなり過ぎると、リミッタ用のトランジスタＱAとダイオードＤ５及びＤ６とによって直流電圧が制限される。また、ダイオードＤ７及びＤ８はクイックスタート用ダイオードであり、トランジスタＱBは、クイックスタート用ダイオードをバイパスするために用いられる。
【０００３】
整流により得られた直流電圧は、昇圧回路１２によって昇圧され、昇圧された直流電圧ＶDDによって動作する安定化回路１３が、安定化電圧ＶREGを発生する。安定化電圧ＶREGが供給された発振回路４は、時刻を計測するための発振動作を行う。腕時計の運動量が変化すると、発電機のコイルから出力される交流電圧の大きさも変化するので、昇圧回路１２の昇圧比が切り換えられる。しかしながら、その際に安定化電圧ＶREGが変動し、発振回路４の発振動作が停止してしまう事態も発生する。この様子を図６に示す。
【０００４】
図６に示すように、時刻ｔ0において昇圧回路の昇圧比が切り換えられると、昇圧された直流電圧ＶDDが低下すると共に、安定化電圧ＶREGも一時的に低下する。その結果、安定化電圧ＶREGが発振回路の発振停止電圧ＶSTOよりも絶対値において低下すると、発振回路の発振動作が停止してしまう。これを防止するために、従来は、安定化回路にコンデンサを付加して、安定化電圧ＶREGの変動を抑制していた。
【０００５】
図７に、従来の自動巻き腕時計における安定化回路の構成を示す。ＮチャネルのデプレショントランジスタＱＮ１を流れる電流が、ＰチャネルトランジスタＱＰ１及びＱＰ２によって構成されるカレントミラーによって、ＮチャネルトランジスタＱＮ２に供給される。これにより、ＮチャネルトランジスタＱＮ３、ＱＮ５、ＱＮ６のゲート電圧も決定される。ＮチャネルトランジスタＱＮ３及びＱＮ４は差動対を構成しており、ＰチャネルトランジスタＱＰ３及びＱＰ４から電流が供給されて差動増幅動作を行う。
【０００６】
差動増幅された電圧は、ＰチャネルトランジスタＱＰ５のゲートに供給される。トランジスタＱＰ５のドレインにはＰチャネルトランジスタＱＰ６のソースが接続されており、この接続点の電圧が安定化電圧ＶREGとして出力される。コンデンサＣ１は、位相補償用コンデンサである。トランジスタＱＰ６からトランジスタＱＮ４のゲートに対して強い負帰還がかけられているため、安定化電圧ＶREGは、デプレショントランジスタＱＮ１の電流値で決まる値に収束する。
【０００７】
上記のような安定化回路における増幅動作には遅延が伴うので、瞬時に電圧ＶDDが低下する場合には安定化電圧ＶREGも一時的に低下してしまう。そこで、トランジスタＱＰ５とＱＰ６との接続点に大容量のコンデンサＣ２を付加することにより、安定化電圧ＶREGの変動が抑制される。
【０００８】
しかしながら、ＩＣ等の半導体集積回路において、安定化回路のコンデンサの容量値を大きくすることは、レイアウト面積的に限界がある。また、コンデンサの容量値を大きくしたりトランジスタの駆動能力を高くしたりすると、安定化回路の消費電流が増加してしまうという問題がある。
【０００９】
【発明が解決しようとする課題】
そこで、上記の点に鑑み、本発明は、昇圧比が切換可能な昇圧回路から供給される電圧を安定化する機能を有する半導体集積回路において、電圧安定化のためのコンデンサの容量値を大きくすることなく、昇圧比切換時における安定化電圧の一時的な低下を解消することを目的とする。
【００１０】
【課題を解決するための手段】
以上の課題を解決するため、本発明に係る半導体集積回路は、入力される交流電圧の大きさに応じて昇圧比が切り換えられ、昇圧比が切り換えられてから所定の期間において選択信号のレベルを変化させる昇圧回路と、昇圧回路によって昇圧された電圧が供給されて動作し、基準電圧又は基準電流に基づいて安定化された出力電圧を発生する電圧発生回路であって、昇圧回路から出力される選択信号に従って、昇圧回路の昇圧比が切り換えられてから所定の期間において出力電圧の絶対値を増加させる電圧発生回路とを具備する。
【００１１】
本発明に係る半導体集積回路は、電圧発生回路の出力電圧が供給されて発振動作を行う発振回路をさらに具備しても良い。
また、電圧発生回路が、基準電圧と負帰還電圧との差を増幅して出力電圧を発生する差動増幅器と、差動増幅器の出力電圧に基づいて負帰還電圧を発生する負帰還回路であって、昇圧回路から出力される選択信号に従って、昇圧回路の昇圧比が切り換えられてから所定の期間において負帰還電圧を減少させる負帰還回路とを含むようにしても良い。ここで、電圧発生回路が、定電流源と、定電流源から出力される電流に基づいて基準電圧を発生する基準電圧発生手段とをさらに含むようにしても良い。
【００１２】
あるいは、電圧発生回路が、第１の電流を出力することが可能な第１の定電流源と、第１の電流よりも大きい第２の電流を出力することが可能な第２の定電流源と、昇圧回路から出力される選択信号に従って、昇圧回路の昇圧比が切り換えられてから所定の期間において第２の定電流源を選択し、それ以外の期間において第１の定電流源を選択する選択手段と、選択手段によって選択された定電流源から出力される電流に基づいて基準電圧を発生する基準電圧発生手段と、基準電圧に基づいて出力電圧を発生する増幅器とを含むようにしても良い。
【００１３】
上記のように構成された半導体集積回路によれば、昇圧回路の昇圧比が切り換えられてから所定の期間において電圧発生回路が出力電圧の絶対値を増加させるので、電圧安定化のためのコンデンサの容量値を大きくすることなく、昇圧比切換時における安定化電圧の一時的な低下を解消することができる。
【００１４】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態について説明する。なお、同一の要素には同一の番号を付して、説明を省略する。
図１に、本発明の第１及び第２の実施形態に係る半導体集積回路の構成を示す。これらの実施形態は、本発明を自動巻き腕時計の回路に適用したものである。なお、図１に示す構成要素の一部を、外付け部品として半導体集積回路の外に出しても良い。
【００１５】
図１において、腕時計の運動量に応じて、発電機のコイル１に交流起電力が生じる。この交流起電力は、ダイオードＤ１〜Ｄ４によって整流されて、コンデンサＣの両端に直流電荷が蓄積される。交流起電力が大きくなり過ぎると、リミッタ用のトランジスタＱAとダイオードＤ５及びＤ６とによって直流電圧が制限される。また、ダイオードＤ７及びＤ８はクイックスタート用ダイオードであり、トランジスタＱBは、クイックスタート用ダイオードをバイパスするために用いられる。
【００１６】
整流により得られた直流電圧は、昇圧回路２によって昇圧され、昇圧された直流電圧ＶDDによって動作する電圧発生回路３が、安定化電圧ＶREGを発生する。安定化電圧ＶREGが供給された発振回路４は、時刻を計測するための発振動作を行う。腕時計の運動量が変化すると、発電機のコイルから出力される交流電圧の大きさも変化するので、昇圧回路２の昇圧比が切り換えられる。一方で、昇圧回路２は、昇圧比の切換えに応じて、電圧発生回路３を制御するための選択信号を出力する。この選択信号は、例えば、昇圧比が切り換えられてから所定の期間においてハイレベルとなり、それ以外の期間においてローレベルとなる。
【００１７】
図２に、本発明の第１の実施形態に係る半導体集積回路に含まれる電圧発生回路の構成を示す。図２において、ＮチャネルトランジスタＱＮ１は、ゲート・ソース間電圧がゼロでもドレイン電流を流すことができるデプレショントランジスタである。このようなデプレショントランジスタを用いることにより、抵抗を用いなくても定電流源を構成することができる。
【００１８】
トランジスタＱＮ１を流れる電流が、ＰチャネルトランジスタＱＰ１及びＱＰ２によって構成されるカレントミラーによって、ＮチャネルトランジスタＱＮ２のドレイン及びゲートに供給される。トランジスタＱＮ２のドレイン及びゲートは、ＮチャネルトランジスタＱＮ３、ＱＮ５、ＱＮ６のゲートにも接続されている。これにより、トランジスタＱＮ３のゲートに基準電圧が与えられ、また、トランジスタＱＮ５及びＱＮ６のバイアス電流が決定される。
【００１９】
ＮチャネルトランジスタＱＮ３及びＱＮ４は差動対を構成しており、ＰチャネルトランジスタＱＰ３及びＱＰ４から電流が供給されて差動増幅動作を行う。差動増幅された電圧は、ＰチャネルトランジスタＱＰ５のゲートに供給される。トランジスタＱＰ５のドレインは、ＰチャネルトランジスタＱＰ７及びＱＰ８のソースに接続されており、この接続点の電圧が安定化電圧ＶREGとして出力される。コンデンサＣ１は、位相補償用コンデンサである。
【００２０】
トランジスタＱＰ７及びＱＰ８のドレインは、ＰチャネルトランジスタＱＰ６のソースに接続されており、これらのトランジスタは負帰還回路を構成している。安定化電圧ＶREGは、この負帰還回路を介してトランジスタＱＮ４のゲートに供給され、トランジスタＱＮ３及びＱＮ４の差動対を含む差動増幅器に、強い負帰還がかけられる。これにより、トランジスタＱＰ６の各端子の電圧は、デプレショントランジスタＱＮ１の電流値で決まる値に収束する。
【００２１】
負帰還回路において、トランジスタＱＰ８のゲートに印加される選択信号ＳＥＬは、昇圧回路における昇圧比が切り換えられてから所定の期間においてハイレベルとなり、それ以外の期間においてローレベルとなる。選択信号ＳＥＬがローレベルである場合には、トランジスタＱＰ８がオン状態となり、そのソース・ドレイン間電圧は、ほぼゼロとなる。従って、安定化電圧ＶREGは、トランジスタＱＰ６のソース電圧とほぼ等しくなる。
【００２２】
一方、選択信号ＳＥＬがハイレベルである場合には、トランジスタＱＰ８がオフ状態となり、安定化電圧ＶREGは、トランジスタＱＰ６のソース電圧よりもトランジスタＱＰ７のソース・ゲート間電圧分だけ高くなる。これにより、安定化電圧ＶREGの絶対値が一段階高くなるので、昇圧回路における昇圧比の切換えによって瞬時に電圧ＶDDが低下しても、発振回路における発振停止を防止することができる。
【００２３】
図３に、昇圧回路における昇圧比の切換えによる電圧変動の様子を示す。図３に示すように、時刻ｔ0において昇圧回路の昇圧比が切り換えられると、昇圧された直流電圧ＶDDが低下する。しかしながら、昇圧比が切り換えられてから所定の期間（時刻ｔ0〜時刻ｔ1）において、選択信号がハイレベルとなることにより、安定化電圧ＶREGが一段階高くなる。これにより、安定化電圧ＶREGが発振回路の発振停止電圧ＶSTOよりも絶対値において低下することがなくなる。
【００２４】
次に、本発明の第２の実施形態について説明する。
図４に、本発明の第２の実施形態に係る半導体集積回路に含まれる電圧発生回路の構成を示す。本実施形態においては、図２に示す第１の実施形態における帰還回路のトランジスタＱＰ７及びＱＰ８を削除するかわりに、２種類の定電流源を設けている。
【００２５】
図４において、第１の定電流源を構成するＮチャネルのデプレショントランジスタＱＮ７と、第２の定電流源を構成するＮチャネルのデプレショントランジスタＱＮ８とが、並列に接続されている。デプレショントランジスタＱＮ７及びＱＮ８には、スイッチング用のＮチャネルトランジスタＱＮ９及びＱＮ１０が、それぞれ接続されている。
【００２６】
本実施形態においては、図１に示す昇圧回路２が、昇圧比が切り換えられてから所定の期間においてハイレベルとなり、それ以外の期間においてローレベルとなる選択信号ＳＥＬ１と、昇圧比が切り換えられてから所定の期間においてローレベルとなり、それ以外の期間においてハイレベルとなる選択信号ＳＥＬ２とを出力する。従って、通常状態においては、トランジスタＱＮ９がオフ状態でトランジスタＱＮ１０がオン状態となり、昇圧比が切り換えられてから所定の期間においては、トランジスタＱＮ９がオン状態でトランジスタＱＮ１０がオフ状態となる。
【００２７】
通常状態においては、トランジスタＱＮ１０がオン状態となるので、デプレショントランジスタＱＮ８が定電流Ｉ0を出力する。一方、昇圧比が切り換えられてから所定の期間においては、トランジスタＱＮ９がオン状態となるので、デプレショントランジスタＱＮ７が定電流Ｉ0よりも大きい定電流（ここでは２Ｉ0とする）を出力する。これにより、差動対を構成するトランジスタＱＮ３のゲート電圧が上昇し、安定化電圧ＶREG絶対値が一段階高くなるので、昇圧回路における昇圧比の切換えによって瞬時に電圧ＶDDが低下しても、発振回路における発振停止を防止することができる。
【００２８】
上記の実施形態においては、電圧ＶSSを基準電位とするＰ型基板に対応した回路例について説明したが、本発明は、電圧ＶDDを基準電位とするＮ型基板に対応した回路に適用することも可能であり、その場合においても、上記と同様の効果が得られる。
【００２９】
【発明の効果】
以上述べた様に、本発明によれば、電圧安定化のためのコンデンサの容量値を大きくすることなく、昇圧比切換時における安定化電圧の一時的な低下を解消することができる。特に、本発明に係る半導体集積回路を腕時計において使用した場合には、昇圧比切換時における発振停止を防止することができる。
また、電圧発生回路が安定化電圧の絶対値を増加させるのは昇圧回路の昇圧比が切り換えられてから所定の期間だけであるので、半導体集積回路の消費電力にはほとんど影響を及ぼさない。
【図面の簡単な説明】
【図１】本発明の第１及び第２の実施形態に係る半導体集積回路の構成を示す図である。
【図２】本発明の第１の実施形態に係る半導体集積回路に含まれる電圧発生回路の構成を示す回路図である。
【図３】本発明の第１の実施形態に係る半導体集積回路における昇圧比の切換えによる電圧変動の様子を示す図である。
【図４】本発明の第２の実施形態に係る半導体集積回路に含まれる電圧発生回路の構成を示す回路図である。
【図５】従来の自動巻き腕時計の回路構成を示すブロック図である。
【図６】従来の自動巻き腕時計における昇圧比の切換えによる電圧変動の様子を示す図である。
【図７】従来の自動巻き腕時計における安定化回路の構成を示す回路図である。
【符号の説明】
１  発電機のコイル
２、１２  昇圧回路
３  電圧発生回路
４  発振回路
１３  安定化回路
Ｃ、Ｃ１、Ｃ２  コンデンサ
Ｄ１〜Ｄ８  ダイオード
ＱA、ＱB、ＱＰ１〜ＱＰ８  Ｐチャネルトランジスタ
ＱＮ１〜ＱＮ１０  Ｎチャネルトランジスタ
【図１】
0003858665.tif 000002
【図２】
0003858665.tif 000003
【図３】
0003858665.tif 000004
【図４】
0003858665.tif 000005
【図５】
0003858665.tif 000006
【図６】
0003858665.tif 000007
【図７】
0003858665.tif 000008