(57)【特許請求の範囲】
【請求項１】
位相シフトされた複数のクロック信号の源と、閾値電圧を示す信号を発生するセンサーと、複数の縦続接続段とから成るシフトレジスタであって、
上記縦続接続段のうちの一つである所定の段は、
上記クロック信号のうちの第１のクロック信号に応答して上記所定の段の出力に出力パルスを発生するプッシュプル増幅器の第１のトランジスタと、
上記第１のクロック信号に対して位相シフトされたクロック信号が生じるとき、上記縦続接続段のうちの第２段の出力に発生される出力パルスに応答して上記第１のトランジスタの制御電極に制御信号を発生する入力部であって、上記制御信号は上記第１のクロック信号の動作レベルが生じるとき、上記所定の段の上記出力パルスを発生するように上記第１のトランジスタを調整する上記入力部と、
上記所定の段の上記出力に結合され、上記出力を上記出力パルスの非動作レベルにクランプする上記プッシュプル増幅器の第２のトランジスタであって、上記第２のトランジスタの閾値電圧の変化を補償する態様の閾値電圧を示す信号に応答する上記第２のトランジスタとを含んでいる、上記シフトレジスタ。
【請求項２】
上記閾値電圧を示す信号が上記複数の縦続接続段のそれぞれに共通に結合されている、請求項１に記載のシフトレジスタ。
【請求項３】
上記プッシュプル増幅器が液晶ディスプレイの行セレクト・ラインに結合されている、請求項１に記載のシフトレジスタ。
【請求項４】
上記閾値電圧を示す信号が上記第２のトランジスタの制御端子に結合されている、請求項１に記載のシフトレジスタ。
【請求項５】
請求項１に記載のシフトレジスタであって、上記所定の段より下段の段の出力パルスに応答して上記閾値電圧を示す信号を上記第２のトランジスタに供給する第３のスイッチング・トランジスタを含んでいる上記シフトレジスタ。
【請求項６】
上記閾値電圧を示す信号を変化させるような態様で上記第２のトランジスタの上記閾値電圧に追従して、閾値電圧が変動する第４のトランジスタを上記センサーが含んでいる、請求項１に記載のシフトレジスタ。
【請求項７】
請求項６に記載のシフトレジスタであって、上記第４のトランジスタと直列に結合された非線形要素が上記第４のトランジスタの上記閾値電圧の変動に対して非線形に上記閾値電圧を示す信号を変化させる、上記シフトレジスタ。
【請求項８】
上記第４のトランジスタにおいて発生される電圧に応答して、チャンネル変調を生じる第５のＭＯＳトランジスタを上記非線形要素が含んでいる、請求項７に記載のシフトレジスタ。
【請求項９】
上記第１のトランジスタが上記増幅器のプルアップ・トランジスタであり、上記第２のトランジスタが上記増幅器のプルダウン・トランジスタである、請求項１に記載のシフトレジスタ。
【請求項１０】
液晶ディスプレイ基板上に集積される、液晶ディスプレイのセレクト・ライン・シフトレジスタであって、動作電圧に起因する閾値のドリフトを相当に呈するトランジスタを含み、対応する閾値のドリフトを感知する感知手段と、感知された閾値ドリフトに応答して、上記トランジスタに加えられる制御電圧を自動的に変化させ、上記トランジスタの電流伝導パラメータを閾値ドリフトがあってもほぼ一定に保つ維持手段とから成る上記シフトレジスタ。
【請求項１１】
著しい閾値電圧のドリフトを生じ、該閾値電圧を超える電圧で駆動される、通常は導通しているプルダウン・トランジスタおよび通常は非導通であるプルアップ・トランジスタを使用してプッシュプル出力を有する改良されたシフトレジスタ段であって、上記プルダウン・トランジスタと同様な構造で、同様な環境内で動作する位置にあり、上記プルダウン・トランジスタに生じる閾値電圧の変化に追従する感知手段と、上記感知手段に応答して、上記プルダウン・トランジスタに生じる閾値電圧の変動にもかかわらずほぼ同じ電流を伝導するように上記トランジスタを調整するために変動する制御電圧を上記プルダウン・トランジスタに加える制御手段とから成る、上記改良されたシフトレジスタ段。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、一般的には表示装置用駆動回路に関し、特に、液晶表示装置（ＬＣＤ）において、行選択線に行選択信号を供給するためのシフトレジスタに関する。
【０００２】
【発明の背景】
液晶表示装置のような表示装置は、水平方向の行と垂直方向の列とに配列されたピクセルのマトリックスで構成されている。表示されるビデオ情報が、明るさ（ｇｒａｙ  ｓｃａｌｅ：グレースケール）の信号として、ピクセルの各列にそれぞれ関連するデータ線に供給される。ピクセルの各行は、行選択線に供給される信号により順次走査される。明るさの信号が各列に対応するデータ線を介してそれぞれの列に供給され、付勢された行選択線に関係付けられたピクセルのキャパシタンス（容量）が、その明るさの信号のレベルに応じた種々の明るさのレベルに充電される。
【０００３】
アモルファスシリコンは低い温度で製造することができるので、アモルファスシリコン半導体技術は液晶表示装置を製作するための好ましい技術として用いられるようになった。即ち、形成温度が低いと、標準的で容易に入手可能な安価な基板材料を使用することができる。従って、液晶表示装置を製作する上でアモルファスシリコンの形成温度が低いことは重要な利点である。しかし、集積化された周辺ピクセル駆動器にアモルファスシリコン薄膜トランジスタ（ａ−ｓｉ  ＴＦＴ）を用いると、その移動度が低いこと、その閾値電圧がドリフト（変動）すること、およびＮ形金属酸化物半導体（Ｎ−ＭＯＳ）エンハンスメント形トランジスタだけが利用できることのために、かえって全体の設計が困難になる。
【０００４】
能動形マトリックス表示装置において、各ピクセルの素子はピクセルにビデオ信号を供給するスイッチング装置を含んでいる。通常、このスイッチング装置としてはＴＦＴ（薄膜トランジスタ）が用いられ、このＴＦＴが固体回路から明るさの情報を受け取る。ＴＦＴと固体回路とは、固体装置（デバイス）で構成されるので、アモルファスシリコンまたは多結晶シリコンのいずれかの技術を用いて、このＴＦＴと駆動回路とを同時に製造することが好ましい。プラス氏（Ｐｌｕｓ）他の米国特許第５，１７０，１５５号「表示装置に明るさの信号を供給するシステムおよびそのための比較器（Ｓｙｓｔｅｍ  ｆｏｒ  Ａｐｐｌｙｉｎｇ  Ｂｒｉｇｈｔｎｅｓｓ  Ｓｉｇｎａｌｓ  Ｔｏ  Ａ  Ｄｉｓｐｌａｙ  Ａｎｄ  Ｃｏｍｐａｒａｔｏｒ  Ｔｈｅｒｅｆｏｒ）」には、液晶表示装置のデータ線またはデータ列駆動器の一例が記載されている。
【０００５】
列データ線と行選択線との間に寄生（ｐａｒａｓｉｔｉｃ）容量結合が存在するため、列データ線に供給されるデータランプ波電圧が、各行選択線に容量結合され、行選択線に寄生妨害信号（ノイズ信号）を生じさせる。このため、行選択線中にそのような寄生信号が生じるのを阻止して、誤った行選択が行われるのを防止することが望ましい。
【０００６】
また、選択線駆動回路は、液晶セルと共通の同じ基板上に直接かつ液晶セルと同時に形成することが望ましい。行選択線を駆動する公知の走査レジスタまたはシフトレジスタであって、液晶表示装置と共に集積化できるレジスタの一例が、米国特許第５，２２２，０８２号に記載されている。そのレジスタの出力部は、ＴＦＴで形成できるプッシュプル増幅器として構成されている。或る行が選択された後に選択解除（ｄｅ−ｓｅｌｅｃｔ）されると、このプッシュプル増幅器のプルダウンＴＦＴがオン状態になり、選択解除された行の行線導体の端子に適当なインピーダンスを供給する。こうして、前述の寄生信号は分路（ｓｈｕｎｔ）され、またこの行線導体に高いレベルの寄生信号が生じることは防止される。
【０００７】
【発明が解決しようとする課題】
各行ライン導体は、１更新サイクルまたは１フレーム期間の大部分の間、デセレクト（ｄｅ−ｓｅｌｅｃｔ）される。その結果、プルダウンＴＦＴは大部分の時間導通しており、過大なストレスを受ける。その結果、動作期間にわたって、プルダウンＴＦＴの閾値電圧の増加が生じる。プルダウンＴＦＴに加えられる駆動電圧を減らし、閾値電圧の増加を考慮するような方法で、過大ストレスの可能性を低下させることが望ましい。
【０００８】
【課題を解決するための手段】
本発明は特徴を具体化する、表示装置のセレクト・ライン・シフトレジスタは、動作電圧に起因するかなりの閾値ドリフトを呈するトランジスタを含んでいる。このトランジスタに制御電圧が加えられる。制御電圧は閾値のドリフトを感知するセンサーで発生される。制御電圧は自動的に変えられて、トランジスタの電流伝導パラメータを閾値のドリフトがあってもほぼ一定に保つようにする。
【０００９】
【発明の実施の形態】
図２は、図１のシフトレジスタ（ＳＲ）１００の中の段ｎを例示している。図１のシフトレジスタ１００は、図１に図示されていない液晶表示装置のマトリックスの行選択線１１８を駆動する。シフトレジスタ１００において、段ｎ−１、ｎ、ｎ＋１およびｎ＋２はカスケード（縦続）接続形態で互いに結合されている。或る段の出力信号は、カスケード接続のチェーン（ｃｈａｉｎ）における直ぐ次の段の入力に結合される。例えば、シフトレジスタ１００のチェーン中の先行する段ｎ−１の出力パルスＯＵＴn-1 は、図２の段ｎの入力端子１２に結合される。図１には４つの段ｎ−１、ｎ、ｎ＋１およびｎ＋２だけが例示されている。しかし、シフトレジスタ１００のチェーンにおける実際の段の総数ｍはかなり大きい。シフトレジスタ１００は、“歩進式の”シフトレジスタ（ウォーキング・ワン（ｗａｌｋｉｎｇ  ｏｎｅ）・シフトレジスタ）といわれている。これは、ビデオフレーム期間にシフトレジスタ１００中で真（ＴＲＵＥ）の状態が順次（ある段から次の段へと）伝わって行くのでそのようにいわれる。
【００１０】
図１のクロック発生器１０１は、図３のｄ，ｃおよびｂをそれぞれ示されている波形を有する３相クロック信号（クロック信号Ｃ１，Ｃ２およびＣ３）を発生する。クロック信号Ｃ３のパルスが図１の段ｎ−１に供給されたときに、図３のａの出力パルス信号ＯＵＴn-1 が発成される。図１、図２および図３のａ〜ｄにおける同様の符号または番号は、同様の回路素子または機能を示している。
【００１１】
図１の出力パルス信号ＯＵＴn-1 は図２の段ｎの入力端子１２に生じる。高レベル（ＨＩＧＨレベル）の出力パルス信号ＯＵＴn-1 が、スイッチとして動作する図２のトランジスタ１８を介して端子１８ａに結合され、制御信号Ｐ１を生じさせる。クロック信号Ｃ１が発生する直ぐ前の期間において、キャパシタ３１を介して端子１８ａに供給されるクロック信号Ｃ３によるブートストラップ（昇圧）動作を用いて、端子１８ａの制御信号Ｐ１はより高い電位に昇圧（ブースト）される。段ｎの入力端子１２に結合される段ｎ−１の出力パルス信号ＯＵＴn-1 は、トランジスタ２１のゲート電極にも結合される。トランジスタ２１のドレイン電極は、端子２１ａを介してトランジスタ１９のゲート電極とプルダウン・トランジスタ１７のゲート電極とに結合される。その結果、両トランジスタ１９および１７は非導通状態になる。
【００１２】
制御信号Ｐ１の高レベルが、素子としては図示されていない電極間容量（破線で示されているキャパシタＣＰ）とキャパシタ３０とにおいて一時的に蓄積（保持）される。出力トランジスタ１６のゲートに生じる制御信号Ｐ１は、出力トランジスタ１６を導通状態となるように制御する（ｃｏｎｄｉｔｉｏｎ）。図３のｄのクロック信号Ｃ１は、端子１８ａが高レベルのときに、トランジスタ１６を介して出力端子１３に結合される。電極間寄生容量ＣＰはクロック信号Ｃ１によって端子１８ａの電位をブートストラップする傾向にあり、トランジスタ１６に余分な駆動を与える。その結果、出力パルス信号ＯＵＴn がシフトレジスタ段ｎの出力端子１３に生じることになる。この期間の間、プルダウン・トランジスタ１７は、トランジスタ２１の動作により非導通状態にされ、出力パルス信号ＯＵＴn に何の影響も与えない。
【００１３】
段ｎの出力パルス信号ＯＵＴn は図１における次段n+1 の入力端子に供給される。段ｎ＋１は、段ｎにおけるクロック信号Ｃ１の代わりにクロック信号Ｃ２を用いること以外は段ｎと同様に動作して、その対応する各トランジスタをオン状態に付勢する。クロック信号Ｃ１が非活動状態の低レベルになっても、トランジスタ１６は、制御信号Ｐ１が低レベルになるまではオン状態を維持する。段ｎの出力パルス信号ＯＵＴn は、クロック信号Ｃ１が低レベルになると、トランジスタ１６を通して放電が生じるため低レベルになる。
【００１４】
トランジスタ２５は、そのドレイン−ソース導通路（パス）を端子１８ａと基準電位ＶSSI との間に結合させる。この基準電位ＶSSI は、トランジスタ２５が導通状態になったとき、プルアップトランジスタ１６をオフ状態にするのに十分な低い電位である。段ｎのトランジスタ２５のゲートは、図１のカスケード接続のチェーン中の次の段ｎ＋２の出力端子に結合されており、出力パルス信号ＯＵＴn+2 によって制御される。
【００１５】
出力パルス信号ＯＵＴn+2 は図３のクロック信号Ｃ３と同時に発生する。出力パルス信号ＯＵＴn+2 によって、図２のトランジスタ２５は端子１８ａにおいて前述の電極間容量ＣＰを放電させる。トランジスタ２５は、クロック信号Ｃ１の次のパルスが発生しても、トランジスタ１６が別のパルス信号ＯＵＴn を発生するのを阻止するようなレベルに、端子１８ａの信号レベルをクランプする。
【００１６】
発明的な特徴に従って、出力パルス信号ＯＵＴn+2 はトランジスタ２０のゲートにも結合されてトランジスタ２０をオン状態にする。本発明の別の特徴の実施態様として、トランジスタ２０は、電圧ＶDDを端子２１ａに印加してトランジスタ１７および１９をオン状態にする。出力パルス信号ＯＵＴn+2 の後は、トランジスタ２０がオフ状態にされる。しかし、トランジスタ１７および１９の両ゲートに結合されているキャパシタ３２は、トランジスタ２０のこの動作により電荷を蓄積する。キャパシタ３２に蓄積されたこの電荷は、次の走査周期（サイクル）までトランジスタ１７および１９を導通状態に維持する。次の走査周期が来たとき、端子１２の信号はトランジスタ２１をオン状態にし、それによりトランジスタ１７および１９をオフ状態にする。また、キャパシタ３２は端子１２の信号のノイズを濾波する。
【００１７】
トランジスタ１７が導通状態にある限り、トランジスタ１７はプルダウン・トランジスタとして動作して適当なインピーダンスを端子１３に供給する。従って、トランジスタ１７は電流ｉ１７のシンク（電荷）として働く。トランジスタ１７のドレイン−ソース間のインピーダンスは、都合の良いことに、行選択線の上の高レベルを放電する程度に充分低く、さらに、液晶表示装置のマトリックスの列線から行選択線に結合されるいかなる寄生電流が生じてもその寄生電流を受入れる（シンクする）程度に充分低い。仮に寄生電流がトランジスタ１７によって消費されないとすれば、寄生電流はその次のレジスタ段中に誤った選択をさせる程度の充分高いレベルに達する電位を生じさせることになる。従って、トランジスタ１７の閾値電圧が動作寿命期間に高いレベルまで増加することがないとすれば、そのような誤った行選択は阻止できる。都合の良いことに、トランジスタ１９が導通状態になるとクロック信号Ｃ１およびＣ３が発生してもトランジスタ１６がオン状態になるのを阻止できる。
【００１８】
図１のシフトレジスタ１００の各出力端子のパルス、例えば出力パルス信号ＯＵＴn+2 のパルスは、約１６．６ミリ秒（ｍｓ）の垂直走査期間に１回だけ発生する。従って、都合の良いことに、図２における段ｎのトランジスタ１８，１６，２０および２５は、いったんオン状態に切り換えられても各垂直走査期間にその１クロック期間（周期）よりも長い期間にわたって導通状態を維持するようにバイアスされることはない。一方、トランジスタ１７および１９は、垂直走査期間のほとんどの期間において連続的な導通状態を維持するようにバイアスされている。よって、連続的導通状態によるトランジスタ１７および１９中のストレスを減少させるために、トランジスタ１７および１９に印加される電位を低下させ、その電位の低下によってトランジスタ１７および１９の閾値電圧を増加させて両トランジスタの電流の吸い込み量を減少させることが望ましい。
【００１９】
トランジスタ１７および１９中のストレスを減少させるために、その耐用動作期間の動作開始時点において、トランジスタ１７のゲートにおける信号ｐ２の電圧レベルを、トランジスタ１７の閾値電圧ＶTHより少しだけ例えば２Ｖ以下の値だけ高くなるように設定する。一方、トランジスタ１７の閾値電圧ＶTHはストレスのために増加するので、その全耐用動作期間にわたってトランジスタ１７および１９の電流の導通レベルをほぼ一定に維持するようにその閾値電圧ＶTHの増加を補償することが望ましい。
【００２０】
本発明の特徴に従って、トランジスタ１７および１９の導電率を制御する可変電圧ＶDDを、両トランジスタの耐用動作期間においてトランジスタ１７および１９中の閾値電圧ドリフトに追従する形で増加するように変化させればよい。即ち、可変電圧ＶDDをそのように変動させることによって、例えばトランジスタ１７の閾値電圧ＶTHのドリフトのためにトランジスタ１７の導電率が減少するのを阻止できる。
【００２１】
図４は、図２および４の可変電圧ＶDDを発生する閾値電圧ドリフト補償回路４０を例示している。閾値電圧ドリフト補償回路４０において、ＴＦＴ１９９以外の全てのトランジスタは、単結晶トランジスタであって、ＴＦＴではなく、ＴＦＴ１９９を除く回路素子は図１のシフトレジスタ１００とは別に形成されている。一方、ＴＦＴ１９９は、図１のシフトレジスタ１００とともに、液晶表示装置のガラス上に形成されており、ＴＦＴ中の閾値電圧ドリフトを検出するために使用される。
【００２２】
閾値電圧ドリフト補償回路４０において、Ｐ形ＭＯＳ（ＰＭＯＳ）トランジスタ４１は、抵抗４２と直列に結合されていて、トランジスタ４１中に所定の一定の制御電流を生成する。トランジスタ４３は電流ミラー回路を構成するようにトランジスタ４１に結合されている。従って、トランジスタ４３中の電流ｉ４３はトランジスタ４１によって電流ミラー制御される。電流ｉ４３は、Ｎ形トランジスタであるトラジンスタ４４、トランジスタ４５およびＴＦＴ１９９の直列結合回路に結合される。電流ｉ４３が生成された結果として、閾値電圧補償用電圧４６ａがその直列結合回路の両端間の端子４６に生じる。
【００２３】
ＴＦＴ１９９のゲート電極はそのドレイン電極に結合されている。従って、ＴＦＴ１９９のソース−ドレイン間電圧Ｖ１９９はＴＦＴ１９９のソース−ゲート間電圧に等しくなる。ＴＦＴ１９９のゲート−ソース間電圧Ｖ１９９は、閾値電圧補償用電圧４６ａの第１の部分の電圧を供給する。電圧Ｖ１９９はトランジスタＴＦＴ１９９の閾値電圧を表している。ＴＦＴ１９９は図２のトランジスタ１７と同様の閾値電圧変動特性を持っているので、電圧Ｖ１９９はトランジスタ１７の閾値電圧ＶTHをも表している。設計上の都合から、ＴＦＴ１９９は大きなトランジスタになっている。従って、トランジスタ１７中を流れる電流よりも比較的高いレベルの電流ｉ４３が用いられて、電圧Ｖ１９９が生成される。図２のトランジスタ１７の閾値電圧ＶTHがストレスによって増加すると、トランジスタ１７および１９９の特性およびストレスの類似性のために、図４のトランジスタ１９９の電圧Ｖ１９９にはトランジスタ１７の閾値電圧ＶTHに対応する電圧の増加が生じる。
【００２４】
ＴＦＴ１９９と直列に結合されているトランジスタ４４および４５の各々は、そのゲートがそのドレインに結合され、その基板端子が導体４８を介して基準レベルＧ（接地点）に結合されている。閾値電圧補償用電圧４６ａの一部の電圧はトランジスタ４４および４５に発生し、これが電圧Ｖ１９９に加算されて電圧４６ａを生成する。このようにして、電圧４６ａが電圧Ｖ１９９よりも約２Ｖだけ高く設定される。電圧Ｖ１９９は、図２のトランジスタ１７の閾値電圧ＶTHにほぼ等しく、閾値電圧ＶTHが増加するとそれと同様に増加する。
【００２５】
閾値電圧補償用電圧４６ａは、非反転の単位利得（利得１）の増幅器に結合され、電圧４６ａと等しい電圧ＶDDを供給する。電圧ＶDDが図２のトランジスタ２０を介して供給され、トランジスタ１７の信号ｐ２の電圧レベルを変化させる。
【００２６】
図４のトランジスタ４４および４５によって生成される前述の電圧差、例えば２Ｖは液晶表示装置の動作開始時に得られる。そして、液晶表示装置が動作している間にトランジスタＴＦＴ１９９の閾値電圧が増加する。よって、閾値電圧補償用電圧４６ａを電圧Ｖ１９９の増加分よりも大きく増加させて、図２のトランジスタ１７の導電率が常に同じになるように維持することが望ましい。
【００２７】
別の発明的特徴に従って、基板は、前述したように、トランジスタ４４および４５の各々のソース電圧よりも低いレベルにバイアスされている。電圧Ｖ１９９が増加するとトランジスタ４４および４５の各々にチャンネル変調（ｃｈａｎｎｅｌ  ｍｏｄｕｌａｔｉｏｎ）が生じる。このチャンネル変調はソース−基板間電圧の増加によって生じる。その結果、トランジスタ４４および４５の各々の抵抗が電圧Ｖ１９９の増加に伴って増大する。このようにして、都合良く閾値電圧補償用電圧４６ａは非線形に増加する。電圧４６ａは、トランジスタ４４および４５が線形抵抗または単純なレベルシフタとして動作する場合よりも大きな割合で増加する。このようにして、トランジスタ１７の導電率は、都合良くトレンジスタ１７の閾値電圧ＶTHの増加に対しても比較的一定に維持される。
【００２８】
図５は、トランジスタ１７のソース−ドレイン間電圧を５０ｍＶ以下に維持した場合のトランジスタ１７が受入れる電流ｉ１７の電流レベルの一例を示している。図５に示されるように、電流ｉ１７は、閾値電圧ＶTHの約１０Ｖの変動に対応して５０％未満だけ変化する。
【００２９】
トタンジスタ１７中のストレスを減少させるためには、電流ｉ１７を低く、例えば図５に示された電流変化の範囲内に維持することが望ましい。図５の範囲よりも高いレベルの電流ｉ１７を導通させるには、トランジスタ１７のゲート−ソース間電圧をさらに高くする必要がある。しかし、そのような高いゲート−ソース間電圧を加えると、トランジスタ１７中により強いストレスが生じ、従って、トランジスタ１７の動作寿命が短くなるという欠点がある。
【００３０】
図６は、液晶アレー１６′に結合して用いられる。本発明の一実施態様によるノイズ補償回路２００を例示している。図１、図２、図３のａ〜ｄおよび図４乃至図６中の同様の符号および数字は同様の構成要素または機能を示す。図６のノイズ相殺によるノイズ消去増幅器回路２００は図２の電流ｉ１７の大きさを比較的低いレベルに維持する。図６のアレー１６′は列データ線１７７および行選択線１１８を含んでいる。行選択線１１８は、シフトレジスタ１００によって駆動されて、図１における行選択線１１８を順次連続的に選択する。列データ線１１７は、プラス氏他の米国特許第５，１７０，１５５号「表示装置に明るさの信号を供給するシステムおよび比較器」に記載されているものと同様な形で駆動することができる。プラス氏他のデータ線駆動器は、断続的ランプ波増幅器として動作する。図６の各データ線１７７は、対応する各トランジスタ１２６によって駆動される。対応するデータ線駆動器の或るトランジスタ１２６は、データランプ波発生器２３４で発生するデータランプ波電圧１２８をマトリックスの対応するデータ線１７７に結合させて、選択行のピクセル１６ａにランプ波信号を供給する。スイッチ用トランジスタ１２６は図示されていない比較器によって制御される。スイッチ用トランジスタ１２６は、オン状態に付勢されるとデータランプ波電圧１２８をデータ線１７７に結合させ、図示されていない画像情報を含むビデオ信号のレベルによって決定される制御可能な時点にオフ状態に消勢される。
【００３１】
アレー１６′は、通常のデータ線１７７に加えて１対の列線１７７ａおよび１７７ｂをも含んでいる。この１対の列線１７７ａおよび１７７ｂは、画像情報を供給しないので、ここではダミー列線１７７ａおよび１７７ｂをいう。列線１７７ａおよび１７７ｂは、それぞれアレー１６′の両側端子部にデータ線１７７と平行に配置されている。即ち、複数のデータ線１７７はダミー列線１７７ａと１７７ｂの間に配置される。一般的画像内容を表示する場合には相当多数のトランスミッションゲート１２６によってデータランプ波電圧１２８の対応する各部分が対応する各データ線１７７に同時的に（並列に）印加されて、例えば或るデータ線１７７にデータランプ波電圧Ｖ  ＤＡＴＡ  ＬＩＮＥが印加される。
【００３２】
各行選択線１１８と各データ線１７７との各交差点または各交差路に付帯して寄生結合容量（キャパシタンス）ＣＲＣが存在する。寄生容量によってデータ線に供給された継続的ランプ波信号が行選択線に結合された結果として、行ノイズ信号ＲＯＷ−ＮＯＩＳＥが各行選択線上に発生する。
【００３３】
ダミー列線１７７ａは、容量ＣＲＣよりかなり（実質的に）大きい同様の寄生容量（キャパシタンス）ＣＲＤを有し、行選択線１１８に生じる行ノイズ信号ＲＯＷ−ＮＯＩＳＥを表すノイズ検出信号ＮＯＩＳＥ−ＳＥＮＳＥを生成するのに用いられる。行ノイズ信号ＲＯＷ−ＮＯＩＳＥは容量ＣＲＤを介して列線１７７ａに交流（Ａ／Ｃ）結合される。容量ＣＲＤは行選択線１１８と列線１７７ａとの間の線間容量である。但し、非選択（選択解除）状態にある各行選択線１１８中の行ノイズ信号ＲＯＷ−ＮＯＩＳＥは全て同様の振幅と波形とを有するものと仮定した。
【００３４】
ノイズ検出信号ＮＯＩＳＥ−ＳＥＮＳＥは、ノイズ消去増幅器２０２の入力端子２０１に結合される。ノイズ消去増幅器２０２は比較的高い利得の反転増幅器であって、この増幅器はノイズ検出信号ＮＯＩＳＥ−ＳＥＮＳＥの各瞬間（時点）のレベルを反転してノイズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬを生成する。ノイズ消去信号ＮＯＩＳＥ−ＣＡＮＳＥＬは、ダミー列線１７７ｂに結合される交流信号である。ノイズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬは、容量ＣＲＤを介して列線１７７ｂから行選択線１１８に容量結合される。ノイズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬは、ノイズ検出信号ＮＯＩＳＥ−ＳＥＮＳＥと逆の位相になるので、各行選択線１１８の行ノイズ信号ＲＯＷ−ＮＯＩＳＥを大幅に減少させる働きをする。
【００３５】
図６において容量ＣＲＤとして略示されている行選択線１１８とダミー列線１７７ａおよび１７７ｂとの間の寄生容量結合を増大させて、充分な検出感度と動作の安定性を得ることが望ましい。そのために、各ダミー列線１７７ａおよび１７７ｂの幅Ｗがデータ線１７７の幅よりもかなり（実質的に）大きくされている。例えば、ダミー列線１７７ａと行選択線１１８との間の合計容量は、２００ｐｆ−３０００ｐｆの範囲にすればよい。
【００３６】
図７は図６のノイズ消去増幅器２０２の詳細を例示している。図１、図２、図３のａ−ｄおよび図４乃至図７中の同様の符号および数字は同様の構成要素または機能を示す。図７のノイズ消去増幅器２０２は、単位利得非反転増幅器（演算増幅器ＯＰＡＭＰ）２０２ａを含んでいる。ノイズ検出信号ＮＯＩＳＥ−ＳＥＮＳＥは抵抗Ｒ２と容量Ｃ２を含むレベルシフト回路とを介して増幅器２０２ａの非反転入力端子ＩＮ＋に結合される。Ｐ形金属酸化物半導体（ＰＭＯＳ）トランジスタＭＰおよびＮ形金属酸化物半導体（ＮＭＯＳ）トランジスタＭＮは、パルス信号ＰＲＥＣＨＧと相補パルス信号ＰＲＥＣＨＡＧ−ＩＮＶとがトランジスタＭＰおよびＭＮの各ゲートに供給されたとき、容量Ｃ２の両端間に１０Ｖの基準電圧ＲＥＦを発生する。従って、例えば１０Ｖの電圧がノイズ信号ＮＯＩＳＥ−ＳＩＧＮＡＬの瞬間電圧に加算されて、その加算電圧が端子ＩＮ＋に生じる。トランジスタＭＰおよびＭＮは、オン状態に付勢されまたオフ状態に消勢されて、図６のランプ波電圧Ｖ  ＤＡＴＡ  ＬＩＮＥのランプ波部分６６が生じる前にランプ波電圧Ｖ  ＤＡＴＡ  ＬＩＮＥの波形の時間Ｔ１の付近で容量Ｃ２を充電する。
【００３７】
また、図７の基準電圧ＲＥＦは、抵抗ＲｘとキャパシタＣ４とで形成されるＲ−Ｃフィルタを介して高利得の反転増幅器（ＯＰＡＭＰ）２０２ｂの非反転入力端子に結合されている。増幅器２０２ａの出力信号ＯＵＴは、抵抗Ｒ３を介して増幅器２０２ｂの反転入力端子に結合される。帰還抵抗Ｒ４は、ノイズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬを生じる増幅器２０２ｂの出力端子から増幅器２０２ｂの反転入力端子に結合されている。帰還増幅器２０２ｂの交流電圧利得は、約２０００に等しい。
【００３８】
信号妨害の発生がないとき、例えば図６の時間Ｔ１において、端子２０１における電圧が０（ゼロ）である限り、キャパシタＣ２の両端間の電圧によって生じた直流レベルシフトにより増幅器２０２ａから１０Ｖの出力信号２０２ｃが発生する。増幅器２０２ｂの非反転入力端子にこの電圧１０Ｖが生じる結果として、ノイズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬが生じる増幅器２０２ｂの出力端子の電圧が１０Ｖに等しくなる。このように、図７のノイズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬの電圧範囲は、供給電圧ＶＳの＋２２Ｖ付近の上限レベルを０Ｖ付近の下限レベルとを有する。ノイズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬは、通常は、＋２２Ｖと０Ｖとの間のほぼ中間範囲にバイアスされていて、都合の良いことに、これによってノイズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬの電圧の変動の振れの方向がノイズ検出信号ＮＯＩＳＥ−ＳＥＮＳＥと逆の方向になる。
【００３９】
【発明の効果】
先に説明したように、図６の端子２０１への入力電圧に変動が生じると、ノイズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬはノイズ検出信号ＮＯＩＳＥ−ＳＥＮＳＥのレベルを大幅に減少させるように作用する。即ち、端子２０１における信号が或る振幅のノイズ検出信号ＮＯＩＳＥ−ＳＥＮＳＥが生じるように変動した場合に、増幅器２０２ｂのノイズ消去信号ＮＯＩＳＥ−ＣＡＮＣＥＬはノイズ検出信号ＮＯＩＳＥ−ＳＥＮＳＥの振幅を大幅に減少させる傾向にある。増幅器２０２ｂの利得は高いのでそのノイズ低減作用は顕著である。列線１７７ｂから行選択線１１８への容量結合によって、各行選択線１１８中の行ノイズ信号ＲＯＷ−ＮＯＩＳＥが大幅に減少するという利点が得られる。また、図２のトランジスタ１７の電流ｉ１７も減少するという利点が得られる。従って、トランジスタ１７は大きなゲート−ソース間電圧によって駆動する必要がなくなる。よって、トランジスタ１７は強いストレスを受けることがなくなる。その結果、トランジスタ１７は強いストレスを受けた場合に比べて動作寿命が長くなる。
【図面の簡単な説明】
【図１】図１は、複数のカスケード接続段を含むシフトレジスタのブロック図を例示している。
【図２】図２は、本発明の特徴の実施態様である、図１のシフトレジスタに用いられるシフトレジスタ段の概略図を示している。
【図３】図３のａ−ｄは、図２に例示されている段を用いた図１のシフトレジスタの各ノードに発生する出力信号と各クロック信号の相対的タイミングの関係を例示する波形図である。
【図４】図４は、本発明の特徴を具体化する。図２の回路に用いる閾値電圧ドリフト補償回路の概略図である。
【図５】図５は、図４の回路の動作を説明するためのグラフを例示している。
【図６】図６は、図２のシフトレジスタの出力段の電流を減少させるためのノイズ消去増幅器を有する液晶表示装置を例示している。
【図７】図７は、図６の回路中のノイズ消去増幅器の詳細を例示している。
【符号の説明】
１６      プルアップトランジスタ
１６′    アレー
１６ａ    ピクセル
１７      プルダウントランジスタ
２０      ＴＦＴトランジスタ
１００    シフトレジスタ
１１８    行選択線
１７７ａ，１７７ｂ    ダミー列線
２０２    ノイズ消去増幅器
２３４    データランプ波発生器
Ｃ１，Ｃ３    クロック信号
ＣＲＣ，ＣＲＤ    容量
【図１】
0003863215.tif 000002
【図２】
0003863215.tif 000003
【図３】
0003863215.tif 000004
【図４】
0003863215.tif 000005
【図５】
0003863215.tif 000006
【図６】
0003863215.tif 000007
【図７】
0003863215.tif 000008