(57)【特許請求の範囲】
【請求項１】
電極パッドを側面側に露出させてなる半導体チップを複数個積層してなる半導体装置の製造方法において、
前記半導体チップを積層して一体になす第１の工程と、
前記半導体チップの側面の配線パターン形成領域に触媒核を付着させる第２の工程と、
前記配線パターン形成領域に無電解メッキをして、前記配線パターン形成領域に配線パターンを形成する第３の工程と、
を少なくとも有することを特徴とする半導体装置の製造方法。
【請求項２】
半導体チップを複数個積層してなるとともに、当該半導体チップに形成されてなる電極パッドおよび当該電極パッドに接続された端子を側面側に露出させてなる半導体装置の製造方法において、
前記半導体チップを積層して一体になす第１の工程と、
前記半導体チップの側面の配線パターン形成領域に触媒核を付着させる第２の工程と、
前記配線パターン形成領域に無電解メッキをして、前記配線パターン形成領域に配線パターンを形成する第３の工程と、
を少なくとも有することを特徴とする半導体装置の製造方法。
【請求項３】
前記第１の工程と前記第２の工程の間に、前記半導体チップの前記配線パターン形成領域以外の部分にフォトレジスト膜を形成する工程と、
前記第２の工程と前記第３の工程の間に、前記フォトレジスト膜を剥離する工程と、
を有することを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
【請求項４】
前記第２の工程において、
インクジェットヘッドからコロイド状の金粒子、銀粒子、白金粒子、またはパラジウム粒子の少なくともいずれかを含む溶液を吐出し、前記配線パターン形成領域に前記溶液を付着させることを特徴とする請求項１ないし請求項３のいずれかに記載の半導体装置の製造方法。
【請求項５】
前記第２の工程において、
前記配線パターン形成領域に接着剤を塗布し、噴霧ノズルからパラジウム粉体を吐出し、前記配線パターン形成領域に前記パラジウム粉体を付着させることを特徴とする請求項１ないし請求項３のいずれかに記載の半導体装置の製造方法。
【請求項６】
前記第１の工程の前に、
前記半導体チップの能動素子形成面と、当該能動素子形成面の裏面とを貫通するスルーホールを形成する工程と、
前記スルーホールの内面に触媒核を付着させる工程と、
を有することを特徴とする請求項１ないし請求項５のいずれかに記載の半導体装置の製造方法。
【請求項７】
前記スルーホールの内面に触媒核を付着させる工程において、
インクジェットヘッドからコロイド状の金粒子、銀粒子、白金粒子、またはパラジウム粒子の少なくともいずれかを含む溶液を吐出し、前記スルーホール内部に前記溶液を注入することを特徴とする請求項６に記載の半導体装置の製造方法。
【請求項８】
請求項１ないし請求項７のいずれかに記載の半導体装置の製造方法により製造されてなることを特徴とする半導体装置。
【請求項９】
請求項８に記載の半導体装置を備えてなることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法ならびに電子機器に係り、特に複数の半導体チップを積層して用いるのに好適なものに関する。
【０００２】
【従来の技術】
半導体装置の分野においては、近年半導体装置の小型化、軽量化を目的として、単一のパッケージ内に複数の半導体チップを設ける、特に各半導体チップを積層状態に設けるものが多く開発されてきた。このような半導体装置は、マルチチップパッケージ（ＭＣＰ）、またはマルチチップモジュール（ＭＣＭ）と呼ばれている。このような装置の具体的な例としては、実開昭６２−１５８８４０号の発明が挙げられる。すなわち、単一のセラミック・パッケージにおいて複数のチップを積層し、各チップの電極をワイヤーで接続するものである。また、別な事例として、特開平１１−１３５７１１号の発明のように、インターポーザと呼ばれる配線基板に半導体チップを実装し、インターポーザ同士を相互に接続するとともに、積層して単一の半導体装置とするものである。
【０００３】
【発明が解決しようとする課題】
ところが、積層される半導体チップの大きさが略同一の場合、実開昭６２−１５８８４０号の発明においては、最上部に位置する半導体チップ以外のものは、その電極が上位に位置する半導体チップで隠された状態になるので、ボンディングが困難となる。また、特開平１１−１３５７１１号の発明においては、略同一の大きさの半導体チップを積層して単一の半導体装置とすることは容易にできるが、各半導体チップをインターポーザに実装し、さらにインターポーザ間の電気的接続を確保するために、実開昭６２−１５８８４０号の発明よりも複雑な製造工程を要することになる。
【０００４】
そこで、本発明は、前記した従来技術の欠点を解消するためになされたもので、インターポーザ等の他の補助的手段を用いることなく半導体チップを外部装置等に電気的に接続することが可能であり、積層した半導体チップをその大きさに関係なく電気的に接続できる半導体装置およびその製造方法ならびに電子機器を提供することを目的としている。
【０００５】
【課題を解決するための手段】
本発明は、上記の目的を達成するために、電極パッドを側面側に露出させてなる半導体チップを複数個積層してなる半導体装置の製造方法において、前記半導体チップを積層して一体になす第１の工程と、前記半導体チップの側面の配線パターン形成領域に触媒核を付着させる第２の工程と、前記配線パターン形成領域に無電解メッキをして、前記配線パターン形成領域に配線パターンを形成する第３の工程と、を少なくとも有することを特徴とするものとした。
【０００６】
このように構成した本発明においては、積層された半導体チップを無電解メッキで形成された配線パターンにより電気的に接続するので、ワイヤーやインターポーザ等のような配線手段を用いる場合のように、配線手段を配置するための空間を確保する必要がなく、半導体装置を小型化することが容易にできる。
【０００７】
また、半導体チップを複数個積層してなるとともに、当該半導体チップに形成されてなる電極パッドおよび当該電極パッドに接続された端子を側面側に露出させてなる半導体装置の製造方法において、前記半導体チップを積層して一体になす第１の工程と、前記半導体チップの側面の配線パターン形成領域に触媒核を付着させる第２の工程と、前記配線パターン形成領域に無電解メッキをして、前記配線パターン形成領域に配線パターンを形成する第３の工程と、を少なくとも有することを特徴とするものとした。
【０００８】
このように構成した本発明においては、積層された半導体チップを無電解メッキで形成された配線パターンにより電気的に接続するので、配線手段を配置するための空間を確保する必要がなく、半導体装置を小型化することが容易にできる。
【０００９】
また、上記の半導体装置の製造方法において、前記第１の工程と前記第２の工程の間に、前記半導体チップの前記配線パターン形成領域以外の部分にフォトレジスト膜を形成する工程と、前記第２の工程と前記第３の工程の間に、前記フォトレジスト膜を剥離する工程と、を有することを特徴とするものとした。
【００１０】
このように構成した本発明においては、配線パターン形成領域以外の領域をマスキングするので、当該領域に触媒核が付着することがない。また、無電解メッキをする前に、フォトレジスト膜を剥離するので、フォトレジスト膜上にメッキ溶液中の金属が析出することがない。
【００１１】
また、上記の半導体装置の製造方法において、前記第２の工程において、インクジェットヘッドからコロイド状の金粒子、銀粒子、白金粒子、またはパラジウム粒子の少なくともいずれかを含む溶液を吐出し、前記配線パターン形成領域に前記溶液を付着させることを特徴とするものとした。
【００１２】
このように構成した本発明においては、配線パターン形成領域に触媒核を迅速に付着させることができる。
【００１３】
また、上記の半導体装置の製造方法において、前記第２の工程において、前記配線パターン形成領域に接着剤を塗布し、噴霧ノズルからパラジウム粉体を吐出し、前記配線パターン形成領域に前記パラジウム粉体を付着させることを特徴とするものとした。
【００１４】
このように構成した本発明においては、配線パターン形成領域に触媒核を迅速に付着させることができる。また、配線パターン形成領域に接着剤を設けるので、当該領域にパラジウム粉体を確実に付着させることができ、かつ当該領域以外の領域には付着しない。
【００１５】
また、上記の半導体装置の製造方法において、前記第１の工程の前に、前記半導体チップの能動素子形成面と、当該能動素子形成面の裏面とを貫通するスルーホールを形成する工程と、前記スルーホールの内面に触媒核を付着させる工程と、を有することを特徴とするものとした。
【００１６】
このように構成した本発明においては、積層された半導体チップを貫通するコンタクトを設けることが容易にできる。
【００１７】
また、上記の半導体装置の製造方法において、前記スルーホールの内面に触媒核を付着させる工程において、インクジェットヘッドからコロイド状の金粒子、銀粒子、白金粒子、またはパラジウム粒子の少なくともいずれかを含む溶液を吐出し、前記スルーホール内部に前記溶液を注入することを特徴とするものとした。
【００１８】
このように構成した本発明においては、スルーホール内部に触媒核を付着させることが容易にできる。
【００１９】
そして、半導体装置において、いずれかに記載の半導体装置の製造方法により製造されてなることを特徴とするものとした。
【００２０】
このように構成した本発明においては、積層された半導体チップの側面を電気的接続に利用できる上、当該半導体チップの内部を貫通するコンタクトを設けるので、略同一の大きさの半導体チップを積層することができるとともに、インターポーザ等の半導体チップを積層状態で接続するための補助的手段が不要となる。
【００２１】
さらに、電子機器において、上記の半導体装置を備えてなることを特徴とするものとした。
【００２２】
このように構成した本発明においては、従来技術に係る半導体装置よりも小型化が可能な半導体装置を利用するので、電子機器自体の小型化を図ることが容易になる。
【００２３】
【発明の実施の形態】
以下に、本発明に係る半導体装置およびその製造方法ならびに電子機器ならびに回路基板ならびに電子機器の好適な実施の形態について添付図面を参照しながら詳細に説明する。
【００２４】
図１は、本発明の実施の形態に係る半導体装置の概略を示す断面図である。また、図２は、本発明の実施の形態に係る半導体装置の概略を示す側面図である。また、図３は、本発明の実施の形態に係る半導体装置の配線パターンの形成工程を示す説明図（１）である。また、図４は、本発明の実施の形態に係る半導体装置の配線パターンの形成工程を示す説明図（２）である。さらに、図５は、本発明の実施の形態に係る半導体装置のコンタクトの形成工程を示す説明図である。
【００２５】
図１に示すように、本発明の実施の形態に係る半導体装置１００は、半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄを積層したマルチチップモジュールとしての構成を有し、配線基板３０に接続されている。半導体チップ１０ａ、１０ｂ、１０ｃは、同じ大きさを有し、それぞれの能動素子形成面を上方に向けた状態で、絶縁樹脂２０ａ、２０ｂを介して接着されている。また、半導体チップ１０ｄは、半導体チップ１０ａ、１０ｂ、１０ｃよりも小さく、能動素子形成面を下方に向けた状態で、異方性導電接着剤４０により半導体チップ１０ｃに接着されている。
【００２６】
また、半導体チップ１０ａ、１０ｂ、１０ｃは、それぞれの電極パッド１２ａ、１２ｂ、１２ｃを側面側に露出するように設けられている。さらに、電極パッド１２ａ、１２ｂ、１２ｃ上には、それぞれバンプ１４ａ、１４ｂ、１４ｃが設けられており、これらも側面側に露出するように設けられている。くわえて、半導体チップ１０ａ、１０ｂ、１０ｃの側面側には、当該側面に密着した配線パターン１８が形成されている。図２に示すように、配線パターン１８は、電極パッド１２ａ、１２ｂ、１２ｃおよびバンプ１４ａ、１４ｂ、１４ｃを覆うように形成されており、これらと接続されている。また、配線パターン１８の下端部は、バンプ３４を介して配線基板３０に設けられた配線パターン３２と電気的に接続されている。
【００２７】
よって、半導体チップ１０ａ、１０ｂ、１０ｃは、配線基板３０と電気的に接続されている。また、バンプ１４ａ、１４ｂと、その上方に位置する半導体チップ１０ｂ、１０ｃとの間には、絶縁樹脂２０ａ、２０ｂが介在しているので、絶縁状態が保たれている。なお、最下部に位置する半導体チップ１０ａと配線基板３０とは、異方性導電接着剤４０によって接着されている。また、配線パターン１８の材質はニッケル（Ｎｉ）であり、後述する方法により形成されている。
【００２８】
さらに、半導体チップ１０ａ、１０ｂ、１０ｃおよび絶縁樹脂２０ａ、２０ｂには、これらを貫通するコンタクト１６が設けられている。コンタクト１６の上端部は、バンプ２２を介して半導体チップ１０ｄの電極パッド１２ｄに接続されている。コンタクト１６の下端部は、配線基板３０に設けられた配線パターン３２とバンプ３４を介して接続されている。よって、半導体チップ１０ｄは、配線基板３０と電気的に接続されている。なお、コンタクト１６の材質は、配線パターンと同様にニッケルである。
【００２９】
以上の構成によれば、半導体チップ１０ａ、１０ｂ、１０ｃは、電極パッド１２ａ、１２ｂ、１２ｃを側面側に露出するように設けたことにより、半導体チップ１０ａ、１０ｂ、１０ｃを積層してもこれらの側面側から電気的に接続することが可能である。また、半導体チップ１０ａ、１０ｂ、１０ｃの側面側に配線パターン１８を形成し、電極パッド１２ａ、１２ｂ、１２ｃと配線基板３０の配線パターン３２とに接続したので、積層された半導体チップ１０ａ、１０ｂ、１０ｃを配線基板３０に電気的に接続することが容易にできる。また、半導体チップ１０ａ、１０ｂ、１０ｃと大きさの異なる半導体チップ１０ｄを半導体チップ１０ｃ上に接着し、コンタクト１６を介して配線基板３０に電気的に接続したので、積層された大きさの異なる半導体チップを電気的に接続することが容易にできる。
【００３０】
また、電極パッド１２ａ、１２ｂ、１２ｃ上にバンプ１４ａ、１４ｂ、１４ｃを設け、さらにバンプ１４ａ、１４ｂ、１４ｃも配線パターン１８に接続されるようにしたので、電極パッド１２ａ、１２ｂ、１２ｃと配線パターン１８との電気的接続の確実性を高めることができる。くわえて、半導体チップ１０ａと配線基板３０とは、異方性導電接着剤４０によって接着されているので、バンプ３４と配線パターン３２との電気的接続を確実に確保することができる。
【００３１】
また、半導体チップ１０ａ、１０ｂ、１０ｃの間に絶縁樹脂２０ａ、２０ｂを設けたので、例えば、バンプ１４ａ、１４ｂと、その上方に位置する半導体チップ１０ｂ、１０ｃとの間に短絡が発生することを防止できる。また、半導体チップ１０ｄは、半導体チップ１０ｃに異方性導電膜４０によって接着されているので、電極パッド１２ｃおよび／またはバンプ１４ｃと、電極パッド１２ｄおよび／またはバンプ２２との間に短絡が発生することがない。
【００３２】
なお、半導体装置１００の積層される半導体チップの個数は４個に限られるものでなく、上記構成が採用できる限り何個であっても良い。また、絶縁樹脂は、エポキシ系樹脂が好ましいが、半導体チップへの付着性が良いものであれば他の樹脂でも良い。また、電極パッド１２ａ、１２ｂ、１２ｃと配線パターン１８との電気的接続を確実に確保できるのであれば、バンプ１４ａ、１４ｂ、１４ｃを省略しても良い。さらに、バンプ１４ａ、１４ｂ、１４ｃ、２２、３４は、それぞれスズやスズ合金を用いることが好ましいが、金、銅や、それらの複合材料など他の金属を用いても良い。くわえて、導電ゴムなど導電性のある有機系材料を用いても良い。また、配線基板３０の基板部分の材質は、有機系材料、無機系材料のいずれでも良い。有機系材料については、ポリイミド、ポリエステル、ポリサルフォン系樹脂などがあり、無機系材料については、シリコン、ガラス、金属などがある。本発明に係る配線基板においては、有機系ないし無機系いずれの材料を用いても良く、両者を組み合わせたものでも良い。
【００３３】
さらに、配線パターン１８およびコンタクト１６は、ニッケルの単層に限られるものではなく、例えばニッケルと金（Ｎｉ−Ａｕ）、ニッケルと銅（Ｎｉ−Ｃｕ）またはニッケルと金と銅（Ｎｉ−Ａｕ−Ｃｕ）などのように複数の金属層を積層して形成しても良く、さらに金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、スズ（Ｓｎ）など導電性の良い他の金属でも良い。また、後述する形成方法を採用しない場合は、導電性樹脂を用いるものとしても良い。さらに、配線パターン１８およびコンタクト１６の材質を異なるものにしても良い。くわえて、異方性導電接着剤４０に代えて導電性のない接着剤を用いても良い。この場合、導電性を確実に確保することに関しては異方性導電接着剤よりもやや劣るが、価格が安いのでコスト的に有利になる。
【００３４】
続けて半導体装置１００の配線パターン１８の形成方法について説明する。なお、図３（Ａ）、（Ｂ）は、積層された半導体チップ１０ａ、１０ｂ、１０ｃの側面を示すものであり、図３（Ｃ）は、積層された半導体チップ１０ａ、１０ｂ、１０ｃの断面を示すものである。また、図４（Ａ）、（Ｂ）は、半導体チップ１０ａ、１０ｂ、１０ｃの図３（Ａ）、（Ｂ）と同じ部位を示すものである。
【００３５】
まず、図３（Ａ）に示すように、半導体チップ１０ａ、１０ｂ、１０ｃを絶縁樹脂２０ａ、２０ｂを介して積層して一体とする。
【００３６】
次に、図３（Ｂ）に示すように、配線パターンを形成する領域以外の部分にフォトレジスト膜５０を設ける。なお、半導体チップ１０ａ、１０ｂ、１０ｃの電極パッド１２ａ、１２ｂ、１２ｃのピッチが比較的緩やかで、電極パッド１２ａ、１２ｂ、１２ｃの幅よりも配線パターンの幅が多少広く形成されても良い場合は、この工程を省略しても良い。
【００３７】
次に、図３（Ｃ）に示すように、インクジェットヘッド５２により触媒核２６を含む触媒溶液２４を吐出し、配線パターンの形成領域に付着させる。なお、触媒核２６は、パラジウムコロイド粒子である。なお、後述する無電解メッキが可能であれば金や銀、または白金などの触媒作用のある他の金属コロイド粒子を用いても良い。また、図３（Ｃ）に示す工程に代えて、まず配線パターンの形成領域に接着剤を塗布し、次に、接着剤を塗布した領域に噴出ノズルによりパラジウム粉体を吹き付けて、接着剤に付着したパラジウム粉体を触媒核としても良い。
【００３８】
次に、図４（Ａ）に示すように、配線パターンの形成領域に付着させた触媒溶液２４を乾燥させ、パラジウムコロイド粒子２６を配線パターンの形成領域に付着させる。なお、触媒溶液２４の乾燥は、自然乾燥でもよいし、加熱して乾燥させてもよい。
【００３９】
次に、図４（Ｂ）に示すように、フォトレジスト膜５０を除去し、続けてニッケルの無電解メッキを施して、配線パターンの形成領域にニッケルを析出させる。なお、図３（Ｂ）に示した工程を省略した場合は、フォトレジスト膜５０の除去は必要ない。また、前述のようにニッケル以外の金属をめっきしても良い。
【００４０】
以上の工程により、図２に示すような配線パターン１８を形成することができる。
【００４１】
さらに、半導体装置１００のコンタクト１６の形成方法について説明する。
【００４２】
まず、図５（Ａ）に示すように、積層された半導体チップ１０ａ、１０ｂ、１０ｃおよび絶縁樹脂２０ａ、２０ｂのコンタクトを設ける部位にレーザ光５４を照射して、貫通孔２８を形成する。なお、貫通孔２８は、半導体チップを積層する前にあらかじめ形成しておいても良く、また従来のようにウエット方式によるエッチングを併用して形成しても良い。
【００４３】
次に、図５（Ｂ）に示すように、インクジェットヘッド５２により触媒溶液２４を貫通孔２８に注入して、触媒核２６を貫通孔２８内部に充満させる。
【００４４】
次に、図５（Ｃ）に示すように、貫通孔２８内の触媒溶液２４を乾燥させて、パラジウムコロイド粒子２６を貫通孔２８の内面に残留させる。続けてニッケルの無電解メッキを施して、貫通孔２８の内面にニッケルを析出させて貫通孔２８をニッケルで充填する。
【００４５】
以上の工程により、図１に示すようなニッケルのコンタクト１６を形成することができる。なお、コンタクト１６上下端部間での電気的導通を確保できるのであれば、貫通孔２８をニッケルで完全に充填しなくても良い。また、前述のようにニッケル以外の金属を析出させても良い。
【００４６】
以上説明した配線パターン１８およびコンタクト１６の形成方法によれば、微細な領域および貫通孔に配線パターン１８およびコンタクト１６を形成することが容易にできる。
【００４７】
以上の構成により、配線基板３０を介して外部装置等に半導体チップ１０ａ、１０ｂ、１０ｃ、１０ｄを接続することが容易にできる。また、半導体装置１００においては、インターポーザのような補助的手段を設けるための空間（容積）や面積を確保する必要がないので、半導体装置の実装面積の縮小を図ることができる。また、半導体装置１００を携帯電話やノート型パーソナルコンピュータなどの電子機器に用いれば、これらの電子機器の小型化を図ることが容易にできる。
【００４８】
【発明の効果】
以上に説明したように、本発明によれば、電極パッドを側面側に露出させてなる半導体チップを複数個積層してなる半導体装置の製造方法において、前記半導体チップを積層して一体になす第１の工程と、前記半導体チップの側面の配線パターン形成領域に触媒核を付着させる第２の工程と、前記配線パターン形成領域に無電解メッキをして、前記配線パターン形成領域に配線パターンを形成する第３の工程と、を少なくとも有する構成としているため、インターポーザを介することなく積層された半導体チップを外部装置等に電気的に接続することができるので、半導体装置の小型化にも寄与するとともに、半導体装置製造のコストダウンにも寄与する。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る半導体装置の概略を示す断面図である。
【図２】本発明の実施の形態に係る半導体装置の概略を示す側面図である。
【図３】本発明の実施の形態に係る半導体装置の配線パターンの形成工程を示す説明図（１）である。
【図４】本発明の実施の形態に係る半導体装置の配線パターンの形成工程を示す説明図（２）である。
【図５】本発明の実施の形態に係る半導体装置のコンタクトの形成工程を示す説明図である。
【符号の説明】
１０ａ………半導体チップ
１０ｂ………半導体チップ
１０ｃ………半導体チップ
１０ｄ………半導体チップ
１２ａ………電極パッド
１２ｂ………電極パッド
１２ｃ………電極パッド
１２ｄ………電極パッド
１４ａ………バンプ
１４ｂ………バンプ
１４ｃ………バンプ
１６………コンタクト
１８………配線パターン
２０ａ………絶縁樹脂
２０ｂ………絶縁樹脂
２２………バンプ
２４………触媒溶液
２６………触媒核
２８………貫通孔
３０………配線基板
３２………配線パターン
３４………バンプ
５０………フォトレジスト膜
５２………インクジェットヘッド
５４………レーザ光
９０ａ………開口部の幅
９０ｂ………開口部の幅
９０ｃ………開口部の幅
１００………半導体装置
【図１】
0003800910.tif 000002
【図２】
0003800910.tif 000003
【図３】
0003800910.tif 000004
【図４】
0003800910.tif 000005
【図５】
0003800910.tif 000006