(57)【特許請求の範囲】
【請求項１】
任意のデータを書き換え可能に保持する第１のデータ保持部と、
第１の制御信号に基づきマイクロコントローラを動作させて当該任意のデータを処理するための第１の処理部と、
外部から供給される信号を受信して前記第１の制御信号を取り出し、前記第１の処理部に送出する第１の外部通信用インタフェース部と、
前記第１のデータ保持部、第１の処理部および第１の外部通信用インタフェース部を相互に接続する第１の内部バスの状態を監視する第１の内部バス監視部とを第１のデバイスに内蔵し、また一方で、
任意のデータを書き換え可能に保持する第２のデータ保持部と、
第２の制御信号に基づき前記マイクロコントローラを動作させて当該任意のデータを処理するための第２の処理部と、
前記第１の外部通信用インタフェース部から供給される信号を受信して前記第２の制御信号を取り出し、前記第２の処理部に送出する第２の外部通信用インタフェース部と、
前記第２のデータ保持部、第２の処理部および第２の外部通信用インタフェース部を相互に接続する第２の内部バスの状態を監視する第２の内部バス監視部とを第２のデバイスに内蔵し、
前記マイクロコントローラのプログラム評価を行う場合、前記第１の外部通信用インタフェース部および前記第２の外部通信用インタフェース部を介して前記第１のデバイスと前記第２のデバイスとを接続し、
前記第１のデバイス内の前記第１の処理部は、前記第１の外部通信用インタフェース部を介して、外部から供給される信号を前記第２の外部通信用インタフェース部に転送し、
前記第２のデバイス内の前記第２の処理部は、前記第２の外部通信用インタフェース部に転送される信号に含まれるプログラム評価用のプログラムを動作させているときの前記第２の内部バスの状態を前記第２の内部バス監視部に書き込み、前記第２の内部バス監視部に書き込んだデータを、前記第２の外部通信用インタフェース部および前記第１の外部通信用インタフェース部を介して前記第１のデバイス内の第１の内部バス監視部もしくは前記第１のデータ保持部に入力するか、または、当該データを外部に送出し、
前記マイクロコントローラのシステム評価を行う場合、前記第２のデバイスから前記第１のデバイスを切り離し、前記第２のデバイス内の前記第２の処理部は、前記第２の外部通信用インタフェース部を介して、前記第２のデータ保持部に書き込まれた信号に含まれるシステム評価用のプログラムを動作させているときの前記第２の内部バスの状態を前記第２の内部バス監視部に書き込み、該第２の内部バス監視部に書き込んだデータを、前記第２の外部通信用インタフェース部から読み出すことを特徴とするマイクロコントローラの評価装置。
【請求項２】
前記第１の外部通信用インタフェース部が、シリアル形式の信号を処理する第１のシリアルインタフェースと、パラレル形式の信号を処理する第１のパラレルインタフェースとを含み、
前記第２の外部通信用インタフェース部が、シリアル形式の信号を処理する第２のシリアルインタフェースと、パラレル形式の信号を処理する第２のパラレルインタフェースとを含み、
前記マイクロコントローラのプログラム評価を行う場合、前記第１のシリアルインタフェースおよび前記第２のシリアルインタフェースを介して前記第１のデバイスと前記第２のデバイスとを接続し、
外部から供給される信号を前記第１のパラレルインタフェースに入力し、さらに、前記第１のシリアルインタフェースを介して前記第２のシリアルインタフェースに転送する請求項１記載の評価装置。
【請求項３】
前記評価装置が、さらに、前記第１のシリアル／パラレルインタフェース回路内の前記第１のパラレルインタフェースから送出されるパラレル形式の信号を処理するための第１の周辺回路を前記第１のデバイス内に設けると共に、前記第２のシリアル／パラレルインタフェース回路内の前記パラレルインタフェースから送出されるパラレル形式の信号を処理するための第２の周辺回路を前記第２のデバイス内に設ける請求項２記載の評価装置。
【請求項４】
前記第１の周辺回路および前記第２の周辺回路の少なくとも一方が、非同期式にて信号を処理するための非同期通信用周辺回路からなる請求項３記載の評価装置。
【請求項５】
前記第１の周辺回路および前記第２の周辺回路の少なくとも一方が、非同期式またはクロック同期式にて信号を処理することが可能な非同期／同期通信兼用周辺回路からなる請求項３記載の評価装置。
【請求項６】
前記評価装置が、前記第１のパラレルインタフェースから送出されるパラレル形式の信号を処理するための第１の周辺回路、および、前記第２のパラレルインタフェースから送出されるパラレル形式の信号を処理するための第２の周辺回路の少なくとも一方を備えておらず、外部から供給される信号は全て、前記第１のシリアルインタフェースおよび前記第２のシリアルインタフェースを介して転送される請求項２記載の評価装置。
【請求項７】
前記第１のデータ保持部が、電気的にデータを書き換えることが可能な第１のＲＯＭからなり、前記第２のデータ保持部が、電気的にデータを書き換えることが可能な第２のＲＯＭからなる請求項１記載の評価装置。
【請求項８】
前記評価装置が、さらに、前記第１のデバイスを第１のボード上に搭載した状態で前記第１のＲＯＭ内のデータの内容を書き換える機能を有する第１のオンボード書込インタフェースを前記第１のデバイス内に設けると共に、前記第２のデバイスを第２のボード上に搭載した状態で前記第２のＲＯＭ内のデータの内容を書き換える機能を有する第２のオンボード書込インタフェースを前記第２のデバイス内に設ける請求項７記載の評価装置。
【請求項９】
前記第１の内部バス監視部に書き込んだデータ、および、前記第２の内部バス監視部に書き込んだデータの少なくとも一方を外部に送出する場合、外部から供給される信号に対し所定のパスワードを使用してセキュリティ機能を付与する請求項１から８のいずれか一項に記載の評価装置。
【請求項１０】
任意のデータを書き換え可能に保持する第１のデータ保持部と、マイクロコントローラを動作させて当該任意のデータを処理するための第１の処理部と、外部から供給される信号を受信して処理する第１の外部通信用インタフェース部と、第１の内部バスの状態を監視する第１の内部バス監視部とを第１のデバイスに内蔵し、
任意のデータを書き換え可能に保持する第２のデータ保持部と、前記マイクロコントローラを動作させて当該任意のデータを処理するための第２の処理部と、外部から供給される信号を受信して処理する第２の外部通信用インタフェース部と、第２の内部バスの状態を監視する第２の内部バス監視部とを第２のデバイスに内蔵し、
前記マイクロコントローラのプログラム評価を行う場合、前記第１のデバイス内では、前記第１の外部通信用インタフェース部を介して、外部から供給される信号を前記第２の外部通信用インタフェース部に転送し、
前記第２のデバイス内では、前記第２の外部通信用インタフェース部に転送される信号に含まれるプログラム評価用のプログラムを動作させているときの前記第２の内部バスの状態を前記第２の内部バス監視部に書き込み、
前記第２の内部バス監視部に書き込んだデータを、前記第２の外部通信用インタフェース部および前記第１の外部通信用インタフェース部を介して前記第１のデバイス内の第１の内部バス監視部もしくは前記第１のデータ保持部に入力するか、または、当該データを外部に送出し、
前記マイクロコントローラのシステム評価を行う場合、前記第２のデバイスから前記第１のデバイスを切り離し、前記第２のデバイス内では、前記第２の外部通信用インタフェース部を介して、前記第２のデータ保持部に書き込まれた信号に含まれるシステム評価用のプログラムを動作させているときの前記第２の内部バスの状態を前記第２の内部バス監視部に書き込み、該第２の内部バス監視部に書き込んだデータを、前記第２の外部通信用インタフェース部から読み出すことを特徴とするマイクロコントローラの評価方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、マイクロコントローラ（マイコンと略記する場合もある）のプログラムデバッグ等のプログラム評価を行う機能と、システムデバッグ等のシステム評価を行う機能を有するマイクロコントローラの評価装置、および、上記のプログラム評価とシステム評価を実行するためのマイクロコントローラの評価方法に関する。
【０００２】
さらに詳しくいえば、本発明は、マイクロコントローラのプログラム（ソフトウェア）のデバッグを行うためのプログラム開発環境を提供し、かつ、顧客により作成されたシステム（ハードウェア）のデバッグを行うための顧客作成システム評価環境を提供する評価用デバイスを備えると共に、評価用デバイス内の内部バスの動作を任意にトレースすることが可能なシステム評価機能を有するマイクロコントローラの評価装置、および、このような評価装置等を使用してプログラムのデバッグと顧客作成システムのデバッグを実行するためのマイクロコントローラの評価方法に関するものである。
【０００３】
現在、顧客作成システムを評価する場合、マイクロコントローラがどのような状態になっているかを知るには、ＩＣＥ（in-circuit emulator の略語：インサーキット・エミュレータ）を使用してプログラムを開発した環境まで引き返さなければならない。また一方で、顧客がマイクロコントローラのソフトウェアを開発するために、ＩＣＥを用いる傾向にあるが、このような顧客のニーズを支援するためのプログラム評価用デバイスとしてＩＣＥ対応専用デバイスを作製している。
【０００４】
しかしながら、マイクロコントローラのプログラムを開発するためのプログラム開発工数の短手番化や、顧客作成システムを評価するためのシステム評価用デバイスを開発した後の顧客作成システム評価工数の短縮化に伴い、プログラム評価用デバイス、すなわち、ＩＣＥ対応専用デバイスを作成する工数の短縮化が要求されるようになっている。また一方で、顧客作成システム自体に関しても、デバイスが組み込まれた量産チップを搭載した場合と同じ状況下で、マイクロコントローラの動作の評価を行いたいという要求も出てくるようになっている。
【０００５】
それゆえに、これまで開発してきたＩＣＥ対応専用デバイスを見直し、マイクロコントローラの内蔵機能にて顧客作成システムを評価する必要が生じてきた。
【０００６】
【従来の技術】
前述したように、マイクロコントローラのプログラムや顧客作成システムを評価する場合、これまでは、ＩＣＥおよびＩＣＥ対応専用デバイスを使用してプログラムの評価を行い、また一方で、ＩＣＥ対応専用デバイスとは別に開発されたシステム評価用デバイスを使用して顧客作成システムの評価を行っていた。
【０００７】
ところが、最近は、顧客によるプログラムの開発サイクルが速くなり上記プログラムが短期間にて固定されるようになってきたために、顧客作成システムの評価スケジュールが早まる傾向が生じてきた。それゆえに、システム評価用デバイスの開発工数を短縮しなければならないので、ＩＣＥ対応専用デバイスの開発工数と独立してシステム評価用デバイスの開発工数を設定することが難しくなってきた。さらに、顧客作成システムが複雑化したことによって、システム評価用デバイスを使用した顧客作成システムの評価に限界が見えてきた。このため、プログラム評価の条件、および、顧客作成システム評価の条件のいずれも満足するデバイスを開発することが必要になってきた。
【０００８】
換言すれば、上記のような方法でマイクロコントローラの評価を行うとしても、プログラム開発工数＋顧客作成システム評価工数と、ＩＣＥ対応専用デバイス開発工数＋システム評価用デバイス開発工数とが合わなくなってきており、短期間で効率的に顧客作成システムを評価する環境を提供する手段が必要になってきた。また一方で、顧客作成システムの複雑化に対応することができるような顧客作成システムの評価環境を提供することも必要になってきた。
【０００９】
図１３は、上記のような不都合な点を解消するために考え出された従来のマイクロコントローラの評価方式を示すブロック図である。ただし、ここでは、説明を簡単にするために、従来のマイクロコントローラの評価方式に係る構成を簡略化して示す。
図１３に示すような従来のマイクロコントローラの評価方式においては、マイクロコントローラを構成するＩＣＥ対応専用デバイス１００に、ＩＣＥ９０とのインタフェースの機能を有するツールインタフェース１０４と、ＩＣＥ９０から供給される信号の形式を変換するターゲットプローブ１０２とを内蔵させている。ＩＣＥ９０から供給される信号には、ＩＣＥ対応専用デバイス１００内のＣＰＵ１０６を制御するための制御信号Ｓｉｃや、ＩＣＥ９０により提供されるプログラムに関係するアドレス／データ信号Ｓｉａが含まれており、これらの制御信号Ｓｉｃおよびアドレス／データ信号Ｓｉａは、ツールインタフェース１０４により処理されてＣＰＵ１０６やターゲットプローブ１０２に転送される。
【００１０】
さらに、ツールインタフェース１０４は、通常、シリアル形式の信号およびパラレル形式の信号を処理するための周辺機能を備えており、この周辺機能により、ＩＣＥ９０から供給される任意の形式の信号を処理することができる。また一方で、ターゲットプローブ１０２は、代表的に、信号伝送用の一塊のジャンパー線を備えている。ＩＣＥ９０からのアドレス／データ信号Ｓｉａは、ターゲットプローブ１０２により形式変換がなされた後に、上記のジャンパー線を介して、システム評価用ボード（ターゲットボードともよばれる）９２−２のシステム評価用デバイス搭載部１１０に送出される。
【００１１】
図１３の構成においては、ＩＣＥ対応専用デバイス１００をプログラム評価用ボード９２−１に実装した状態で、ＩＣＥ対応専用デバイス１００内のＣＰＵ１０６により、ＩＣＥ９０のプログラムを動作させてプログラムのデバッグを行うようにしている。これと同時に、ターゲットプローブ１０２を介して、ＩＣＥ９０のプログラムをシステム評価用デバイス搭載部１１０へ送出し、システム評価用ボード９２−２にシステム評価用デバイスを実装した場合と同じ状態を作り出すことによって、ＩＣＥ対応専用デバイスのみを使用して顧客作成システムの評価を行えるようにしている。
【００１２】
【発明が解決しようとする課題】
上記のとおり、図１３に示した従来のマイクロコントローラの評価方式では、短期間でのプログラム開発および顧客作成システム評価に対応するために、プログラムのデバッグが主な目的であったＩＣＥ対応専用デバイスにターゲットプローブを設け、このようなターゲットプローブ付きのＩＣＥ対応専用デバイスを使用して簡易的に顧客作成システム評価を行えるようにしていた。
【００１３】
しかしながら、このような構成では、ＩＣＥからのプログラム評価用の信号が、ターゲットプローブを経由してシステム評価用ボードに供給されるため、伝送すべき信号に付与されたＡＣ（advanced communication :アドバンスド・コミュニケーション）規格等がずれて正しい顧客作成システム評価を行えないおそれが生じてくる。このため、システム評価用デバイスをシステム評価用ボードに実装して顧客作成システム評価を再度実施することが必要になるという問題が生じてくる。
【００１４】
さらに、システム評価用デバイスを使用した場合でも、プログラムの不具合（分岐条件等）が見つかりにくい程、顧客作成システムが複雑化しており、システム評価用デバイスの外部からソフトウェアのバグを発見することに労力を費やしてしまうことになる。この結果、システム評価用デバイスを使用した顧客作成システム評価が、却って効率的な顧客作成システム開発の妨げになるという問題も生じてきた。
【００１５】
本発明は上記問題点に鑑みてなされたものであり、プログラム評価用デバイスやシステム評価用デバイス等を短期間で開発すると共に、簡易的かつ効率的に顧客作成システム評価を行うことが可能なマイクロコントローラの評価装置および評価装置を提供することを目的とするものである。
【００１６】
【課題を解決するための手段】
図１は、本発明の第１の原理構成を示すブロック図である。ただし、ここでは、本発明のマイクロコントローラの評価装置の構成を簡略化して示すこととする。
上記問題点を解決するために、本発明の第１の原理に係るマイクロコントローラの評価装置は、図１に示すように、任意のデータを書き換え可能に保持するデータ保持部１と、制御信号Ｓccに基づきマイクロコントローラを動作させて上記任意のデータを処理するための処理部２と、外部から供給される信号Ｓext を受信して上記制御信号Ｓccを取り出し、上記処理部２に送出する外部通信用インタフェース部５と、上記のデータ保持部１、処理部２、および外部通信用インタフェース部５を相互に接続する内部バス６の状態を監視する内部バス監視部４とを一つのデバイス（図１では、評価用デバイス９として示す）に内蔵している。
【００１７】
さらに、上記処理部２は、外部通信用インタフェース部５を介して、上記制御信号Ｓccに基づき上記マイクロコントローラを動作させているときの上記内部バス６の状態を上記内部バス監視部４に書き込み、この内部バス監視部４に書き込んだデータを上記データ保持部１に入力するか、または、上記データを外部に送出する。評価用デバイス９は、さらに、外部から供給される信号Ｓext に含まれるプログラム等を一時的に記憶する記憶部３を備えている。
【００１８】
好ましくは、本発明の第１の原理に係る評価装置において、外部通信用インタフェース部５は、シリアル形式の信号を処理するシリアルインタフェースと、パラレル形式の信号を処理するパラレルインタフェースとを含むシリアル／パラレルインタフェース回路を有する。
さらに、好ましくは、本発明の第１の原理に係る評価装置において、上記シリアル／パラレルインタフェース回路内の上記シリアルインタフェースおよび上記パラレルインタフェースの各々の端子は、汎用ポートに使用される信号を取り扱う端子を兼用することが可能な構成になっている。
【００１９】
さらに、好ましくは、本発明の第１の原理に係る評価装置において、上記シリアル／パラレルインタフェース回路内の上記シリアルインタフェースおよび上記パラレルインタフェースの各々の端子は、上記汎用ポートに使用される信号以外の入出力信号を取り扱う端子を兼用している場合、上記シリアルインタフェースおよび上記パラレルインタフェースを使用している最中に、上記汎用ポートに使用される信号以外の入出力信号を取り扱う端子に切り替えることが可能な構成になっている。
【００２０】
さらに、好ましくは、本発明の第１の原理に係る評価装置は、上記シリアル／パラレルインタフェース回路内の上記シリアルインタフェースの端子の位置が固定されず、複数の箇所に対し上記端子の位置を切り替えることが可能な構成になっている。
さらに、好ましくは、本発明の第１の原理に係る評価装置は、上記シリアル／パラレルインタフェース回路内の上記パラレルインタフェースから送出されるパラレル形式の信号を処理するための周辺回路を備えている。
【００２１】
さらに、好ましくは、本発明の第１の原理に係る評価装置は、上記シリアル／パラレルインタフェース回路内の上記パラレルインタフェースから送出されるパラレル形式の信号を処理するための周辺回路を備えておらず、外部から供給される信号は全て、上記シリアルインタフェースを介して転送される。
さらに、好ましくは、本発明の第１の原理に係る評価装置において、上記データ保持部１は、電気的にデータを書き換えることが可能なＲＯＭ（read only memory :リードオンリメモリ）からなる。
【００２２】
さらに、好ましくは、本発明の第１の原理に係る評価装置は、上記デバイスをボード上に搭載した状態で上記ＲＯＭ内のデータの内容を書き換える機能を有するオンボード書込インタフェースを備えている。
さらに、好ましくは、本発明の第１の原理に係る評価装置は、上記内部バス監視部４に書き込んだデータを外部に送出する場合、外部から供給される信号に対し所定のパスワードを使用してセキュリティ機能を付与するようになっている。
【００２３】
さらに詳しく説明すると、図１のような本発明の第１の原理に係る評価装置では、書き換え可能なＲＯＭ等のデータ保持部１と、ＣＰＵ（central processing unit : 中央処理装置）等の処理部２と、ＲＡＭ（random access memory :ランダムアクセスメモリ）等の記憶部３と、シリアル／パラレルインタフェース回路等の外部通信用インタフェース部５と、内部バス６の状態を監視する内部バス監視用ＲＡＭ等の内部バス監視部４とを一つの評価用デバイス内に形成することによって、ワンチップ・マイクロコントローラを提供している。
【００２４】
このようなワンチップ・マイクロコントローラにおいて、プログラムのデバッグ等のプログラム評価を行う場合、外部通信用インタフェース部５は、外部のＩＣＥ等から供給される信号Ｓext を処理して制御信号Ｓccやプログラムデバッグ用のプログラムを取り出し、処理部２や記憶部３に転送する。処理部２は、制御信号Ｓccに基づきプログラムデバッグ用のプログラムを記憶部３に書き込み、この記憶部３内に記憶されたプログラムを逐次読み出してマイクロコントローラを動作させる。さらに、処理部２は、マイクロコントローラを動作させているときの内部バス６の状態を内部バス監視部４に逐次書き込む（すなわち、内部バス６の状態をトレースする）。このようにして内部バス監視部４に書き込まれたデータは、外部通信用インタフェース部５を介してデータ保持部１に入力されるか、または、外部のＩＣＥ等に送出される。
【００２５】
データ保持部１内に保持されているデータの内容、または、外部のＩＣＥ等に送り込まれたデータの内容を読み出すことによって、マイクロコントローラのプログラムデバッグ等のプログラム評価を容易に遂行することが可能になる。
また一方で、上記のようなワンチップ・マイクロコントローラにおいて、顧客作成システム評価を行う場合、外部通信用インタフェース部５は、外部から供給される信号を処理して制御信号やシステム評価用のプログラムを取り出し、処理部２に転送する。処理部２は、制御信号Ｓccに基づき、上記の評価用デバイス（チップ）を評価用ボード上に搭載した状態でデータ保持部１にシステム評価用のプログラムを書き込む。この場合、システム評価用のプログラムは、外部通信用インタフェース部５またはオンボード書込インタフェース（図３にて後述する）を介してデータ保持部１に書き込まれる。
【００２６】
処理部２は、データ保持部１に記憶されたシステム評価用のプログラムを逐次読み出してマイクロコントローラを動作させる。さらに、処理部２は、マイクロコントローラを動作させているときの内部バス６の状態を内部バス監視部４に逐次書き込む。このようにして内部バス監視部４に書き込まれたデータは、外部通信用インタフェース部５を介してデータ保持部１に入力されるか、または、外部に送出される。データ保持部１内に保持されているデータの内容、または、外部に送出されたデータの内容を読み出すことによって、容易に顧客作成システム評価が行える。この場合、データ保持部１をマスクＲＯＭとして機能させることによって、マスクＲＯＭを形成した量産デバイスをシステムのボード上に実装したときと同じ環境で顧客作成システム評価を効率的に遂行することができる。
【００２７】
要約すれば、本発明の第１の原理に係る評価装置では、外部のＩＣＥ等からの信号により、プログラム評価用デバイスとシステム評価用デバイスとを兼用させた構成のワンチップ・マイクロコントローラを動作させることによって、プログラム評価用デバイスとシステム評価用デバイスを別々に開発することを必要とせずに、顧客作成システムのボード上にデバイスを実装した形でプログラム評価およびシステム評価を容易に実行することが可能になる。
【００２８】
図２は、本発明の第２の原理構成を示すブロック図である。ただし、ここでも、本発明のマイクロコントローラの評価装置の構成を簡略化して示すこととする。
図２のマイクロコントローラの評価装置においては、前述の図１のワンチップ・マイクロコントローラを構成する評価用デバイスを２つ用意し（図２に、第１の評価用デバイス９ａ−１、および第２の評価用デバイス９ａ−２として示す）、一方の評価用デバイス（例えば、第１の評価用デバイス９ａ−１）を外部のＩＣＥに接続することによりプログラム評価用デバイスとして使用し、他方の評価用デバイス（例えば、第２の評価用デバイス９ａ−２）を顧客作成システム評価時のシステム評価用デバイスとして使用している。
【００２９】
図２に示すように、本発明の第２の原理に係るマイクロコントローラの評価装置は、任意のデータを書き換え可能に保持する第１のデータ保持部１−１と、第１の制御信号Ｓcc1 に基づきマイクロコントローラを動作させて当該任意のデータを処理するための第１の処理部２−１と、外部から供給される信号Ｓext を受信して上記第１の制御信号Ｓcc1 を取り出し、上記第１の処理部２−１に送出する第１の外部通信用インタフェース部５−１と、上記のデータ保持部１−１、第１の処理部２−１、および第１の外部通信用インタフェース部５−１を相互に接続する第１の内部バス６−１の状態を監視する第１の内部バス監視部４−１とを第１のデバイス（例えば、図２の第１の評価用デバイス９ａ−１）に内蔵している。
【００３０】
また一方で、任意のデータを書き換え可能に保持する第２のデータ保持部１−２と、第２の制御信号Ｓcc2 に基づき上記マイクロコントローラを動作させて当該任意のデータを処理するための第２の処理部２−２と、上記第１の外部通信用インタフェース部５−１から供給される信号Ｓseを受信して上記第２の制御信号Ｓcc2 を取り出し、上記第２の処理部２−２に送出する第２の外部通信用インタフェース部５−２と、上記の第２のデータ保持部１−２、第２の処理部２−２、および第２の外部通信用インタフェース部５−２を相互に接続する第２の内部バス６−２の状態を監視する第２の内部バス監視部４−２とを第２のデバイス（例えば、図２の第２の評価用デバイス９ａ−２）に内蔵している。
【００３１】
ここで、マイクロコントローラのプログラム評価を行う場合、上記第１の外部通信用インタフェース部５−１および上記第２の外部通信用インタフェース部５−２を介して上記第１のデバイスと上記第２のデバイスとを接続する。上記第１のデバイス内の上記第１の処理部２−２は、上記第１の外部通信用インタフェース部５−１を介して、外部から供給される信号Ｓext を上記第２の外部通信用インタフェース部５−２に転送し、上記第２のデバイス内の上記第２の処理部２−２は、上記第２の外部通信用インタフェース部５−２に転送される信号Ｓseに含まれるプログラム評価用のプログラムを動作させているときの上記第２の内部バス６−２の状態を上記第２の内部バス監視部４−２に書き込み、この第２の内部バス監視部４−２に書き込んだデータを、上記第２の外部通信用インタフェース部５−２および上記第１の外部通信用インタフェース部５−１を介して上記第１のデバイス内の第１の内部バス監視部４−１もしくは上記第１のデータ保持部２−１に入力するか、または、当該データを外部に送出する。
【００３２】
また一方で、上記マイクロコントローラのシステム評価を行う場合、上記第２のデバイスから上記第１のデバイスを切り離し、上記第２のデバイス内の上記第２の処理部２−２は、上記第２の外部通信用インタフェース部５−２を介して、上記第２のデータ保持部１−２に書き込まれた信号に含まれるシステム評価用のプログラムを動作させているときの上記第２の内部バス６−２の状態を上記第２の内部バス監視部４−２に書き込み、この第２の内部バス監視部４−２に書き込んだデータを、上記第２の外部通信用インタフェース部５−２から読み出す。
【００３３】
上記第１のデバイス（例えば、第１の評価用デバイス９ａ−１）は、外部から供給される信号Ｓext に含まれるプログラム等を一時的に記憶する記憶部３−１を備えている。さらに、上記第２のデバイス（例えば、第２の評価用デバイス９ａ−２）は、第１のデバイス内の第１の外部通信用インタフェース部５−１から供給される信号Ｓseに含まれるプログラム等を一時的に記憶する記憶部３−２を備えている。
【００３４】
好ましくは、本発明の第２の原理に係る評価装置において、上記第１の外部通信用インタフェース部５−１は、シリアル形式の信号を処理する第１のシリアルインタフェースと、パラレル形式の信号を処理する第１のパラレルインタフェースとを含み、上記第２の外部通信用インタフェース部５−２は、シリアル形式の信号を処理する第２のシリアルインタフェースと、パラレル形式の信号を処理する第２のパラレルインタフェースとを含み、上記マイクロコントローラのプログラム評価を行う場合、上記第１のシリアルインタフェースおよび上記第２のシリアルインタフェースを介して上記第１のデバイスと上記第２のデバイスとを接続し、外部から供給される信号を上記第１のパラレルインタフェースに入力し、さらに、上記第１のシリアルインタフェースを介して上記第２のシリアルインタフェースに転送するようになっている。
【００３５】
さらに、好ましくは、本発明の第２の原理に係る評価装置は、上記第１のシリアル／パラレルインタフェース回路内の上記第１のパラレルインタフェースから送出されるパラレル形式の信号を処理するための第１の周辺回路を上記第１のデバイス内に設けると共に、上記第２のシリアル／パラレルインタフェース回路内の上記パラレルインタフェースから送出されるパラレル形式の信号を処理するための第２の周辺回路を上記第２のデバイス内に設けている。
【００３６】
さらに、好ましくは、本発明の第２の原理に係る評価装置において、上記第１の周辺回路および上記第２の周辺回路の少なくとも一方が、非同期式にて信号を処理するための非同期通信用周辺回路からなる。
さらに、好ましくは、本発明の第２の原理に係る評価装置において、上記第１の周辺回路および上記第２の周辺回路の少なくとも一方が、非同期式またはクロック同期式にて信号を処理することが可能な非同期／同期通信兼用周辺回路からなる。
【００３７】
さらに、好ましくは、本発明の第２の原理に係る評価装置は、上記第１のパラレルインタフェースから送出されるパラレル形式の信号を処理するための第１の周辺回路、および、上記第２のパラレルインタフェースから送出されるパラレル形式の信号を処理するための第２の周辺回路の少なくとも一方を備えておらず、外部から供給される信号は全て、上記第１のシリアルインタフェースおよび上記第２のシリアルインタフェースを介して転送される。
【００３８】
さらに、好ましくは、本発明の第２の原理に係る評価装置において、上記第１のデータ保持部１−１は、電気的にデータを書き換えることが可能な第１のＲＯＭからなり、上記第２のデータ保持部１−２は、電気的にデータを書き換えることが可能な第２のＲＯＭからなる。
さらに、好ましくは、本発明の第２の原理に係る評価装置は、上記第１のデバイスを第１のボード（例えば、図２の第１の評価用ボード９ｂ−１）上に搭載した状態で上記第１のＲＯＭ内のデータの内容を書き換える機能を有する第１のオンボード書込インタフェースを上記第１のデバイス内に設けると共に、上記第２のデバイスを第２のボード（例えば、図２の第２の評価用ボード９ｂ−２）上に搭載した状態で上記第２のＲＯＭ内のデータの内容を書き換える機能を有する第２のオンボード書込インタフェースを上記第２のデバイス内に設けている。
【００３９】
さらに、好ましくは、本発明の第２の原理に係る評価装置において、上記第１の内部バス監視部４−１に書き込んだデータ、および、上記第２の内部バス監視部４−１に書き込んだデータの少なくとも一方を外部に送出する場合、外部から供給される信号に対し所定のパスワードを使用してセキュリティ機能を付与するするようになっている。
【００４０】
さらに詳しく説明すると、図２のような本発明の第２の原理に係る評価装置では、書き換え可能なＲＯＭ等の第１のデータ保持部１−１と、ＣＰＵ等の第１の処理部２−１と、ＲＡＭ等の第１の記憶部３−１と、シリアル／パラレルインタフェース回路等の第１の外部通信用インタフェース部５−１と、第１の内部バス６−１の状態を監視する内部バス監視用ＲＡＭ等の第１の内部バス監視部４−１とを第１の評価用デバイス９ａ−１に形成する。さらに、書き換え可能なＲＯＭ等の第２のデータ保持部２−１と、ＣＰＵ等の第２の処理部２−２と、ＲＡＭ等の第２の記憶部３−２と、シリアル／パラレルインタフェース回路等の第２の外部通信用インタフェース部５−２と、第２の内部バス６−２の状態を監視する内部バス監視用ＲＡＭ等の第１の内部バス監視部４−２とを第２の評価用デバイス９ａ−２に形成する。
【００４１】
これらの第１および第２の評価用デバイス９ａ−１、９ａ−２の各々は、前述の評価用デバイス９（図１）とほぼ同じ構成になっている。この場合、ワンチップ・マイクロコントローラを構成する評価用デバイスを２つ用意し、第１の評価用デバイス９ａ−１を、外部のＩＣＥとのインタフェースの機能を有するプログラム評価用デバイスとして使用し、第２の評価用デバイス９ａ−１をシステム評価用デバイスとして使用することにより、プログラム開発環境および顧客作成システム評価環境を容易に提供するようにしている。
【００４２】
このような２つの評価用デバイスにより構成されたマイクロコントローラの評価装置において、プログラムのデバッグ等のプログラム評価を行う場合、第１の外部通信用インタフェース部５−１を介して、外部のＩＣＥ等と第１の評価用デバイス９ａ−１とを接続する。さらに、第１の外部通信用インタフェース部５−１および上記第２の外部通信用インタフェース部５−２を介して、第１の評価用デバイス９ａ−１と第２の評価用デバイス９ａ−２とを接続する。
【００４３】
上記のような構成において、第１の評価用デバイス９ａ−１内の第１の外部通信用インタフェース部５−１は、外部のＩＣＥ等から供給される信号Ｓext をアクセスし、第１の制御信号Ｓcc（例えば、プログラムデバッグ用のプログラムのコマンド信号等）を取り出して第１の処理部２−１に転送する。第１の処理部２は、第１の制御信号Ｓcc1 に基づき、第１の外部通信用インタフェース部５−１を介して、外部からの信号Ｓext を第２の評価用デバイス９ａ−２内の第２の外部通信用インタフェース部５−２に転送する。
【００４４】
この第２の外部通信用インタフェース部５−２は、第１の評価用デバイス９ａ−１から転送される信号Ｓseをアクセスして第２の制御信号Ｓcc2 を取り出し、第２の処理部２−２に転送する。第２の処理部２−２は、第２の制御信号Ｓcc2 に基づき、第２の評価用デバイス９ａ−２を第２の評価用ボード９ｂ−２上に搭載した状態で、信号Ｓseに含まれるプログラムデバッグ用のプログラムを第２のデータ保持部１−２に書き込む。この場合、プログラム評価用のプログラムは、第２の外部通信用インタフェース部５−２または第２のオンボード書込インタフェース（図４にて後述する）を介して第２のデータ保持部１−２に書き込まれる。
【００４５】
第２の処理部２−２は、第２のデータ保持部１−２に記憶されたプログラムを逐次読み出してマイクロコントローラを動作させる。さらに、第２の処理部２は、マイクロコントローラを動作させているときの第２の内部バス６−２の状態を第２の内部バス監視部４−２に逐次書き込む（すなわち、第２の内部バス６−２の状態をトレースする）。このようにして第２の内部バス監視部４−２に書き込まれたデータは、第２の外部通信用インタフェース部５−２および第１の外部通信用インタフェース部５−１を介して、第１の評価用デバイス９ａ−１内の第１の内部バス監視部４−１もしくは第１のデータ保持部１−１に入力されるか、または、外部のＩＣＥ等に送出される。
【００４６】
第１の内部バス監視部４−１もしくは第１のデータ保持部１−１内に保持されているデータの内容、または、外部のＩＣＥ等に送り込まれたデータの内容を読み出すことによって、顧客作成システムのボード上にデバイスを実装した形でマイクロコントローラのプログラムデバッグ等のプログラム評価を容易に遂行することが可能になる。
【００４７】
また一方で、上記のような２つの評価用デバイスにより構成されたマイクロコントローラの評価装置において、顧客作成システム評価を行う場合、外部のＩＣＥ等と第１の評価用デバイス９ａ−１とを第２の評価用デバイス９ａ−２から切り離す。さらに、第２の評価用デバイス９ａ−２内の第２の外部通信用インタフェース部５−２は、外部から供給される信号を処理して第２の制御信号Ｓcc2 を取り出し、第２の処理部２−２に転送する。第２の処理部２−２は、第２の制御信号Ｓcc2 に基づき、第２の評価用デバイス９ａ−２を第２の評価用ボード９ｂ−２上に搭載した状態で第２のデータ保持部１−２にシステム評価用のプログラムを書き込む。この場合、システム評価用のプログラムは、第２の外部通信用インタフェース部５−２または第２のオンボード書込インタフェースを介して第２のデータ保持部１−２に書き込まれる。
【００４８】
第２の処理部２−２は、第２のデータ保持部１−２に記憶されたシステム評価用のプログラムを逐次読み出してマイクロコントローラを動作させる。さらに、第２の処理部２−２は、マイクロコントローラを動作させているときの第２の内部バス６−２の状態を第２の内部バス監視部４−２に逐次書き込む。このようにして第２の内部バス監視部４−２に書き込まれたデータは、第２の外部通信用インタフェース部５−２を介して第２のデータ保持部１−２に入力されるか、または、外部に送出される。
【００４９】
第２のデータ保持部１−２内に保持されているデータの内容、または、外部に送出されたデータの内容を読み出すことによって、容易に顧客作成システム評価が行える。この場合、第２の評価用デバイス９ａ−２内の第２のデータ保持部１をマスクＲＯＭとして機能させることによって、図１の第１の原理構成図の場合と同じように、マスクＲＯＭを形成した量産デバイスをシステムのボード上に実装したときと同じ環境で顧客作成システム評価を効率的に遂行することができる。
【００５０】
要約すれば、本発明の第２の原理に係る評価装置では、２つの評価用デバイス中の一方の評価用デバイスを、顧客作成システム上のシステム評価用デバイスとして使用し、他方の評価用デバイスを、外部のＩＣＥとのインタフェースの機能を有するプログラム評価用デバイスとして使用することによって、図１の場合と同じように、顧客作成システム評価用のボード上にデバイスを実装した形でプログラム評価およびシステム評価を容易に実行することが可能になる。
【００５１】
さらに、本発明の第１の原理に係る評価装置等を使用して実行されるマイクロコントローラの評価方法は、任意のデータを書き換え可能に保持するデータ保持部と、マイクロコントローラを動作させて上記任意のデータを処理する処理部と、外部から供給される信号を受信して処理する外部通信用インタフェース部と、内部バスの状態を監視する内部バス監視部とを一つのデバイスに内蔵し、外部から供給される信号から取り出される制御信号に基づき、マイクロコントローラを動作させているときの上記内部バスの状態を上記内部バス監視部に書き込み、上記内部バス監視部に書き込んだデータを上記データ保持部に入力するか、または、上記データを外部に送出する。
【００５２】
さらに、本発明の第２の原理に係る評価装置等を使用して実行されるマイクロコントローラの評価方法は、任意のデータを書き換え可能に保持する第１のデータ保持部と、マイクロコントローラを動作させて当該任意のデータを処理するための第１の処理部と、外部から供給される信号を受信して処理する第１の外部通信用インタフェース部と、第１の内部バスの状態を監視する第１の内部バス監視部とを第１のデバイスに内蔵し、任意のデータを書き換え可能に保持する第２のデータ保持部と、上記マイクロコントローラを動作させて当該任意のデータを処理するための第２の処理部と、外部から供給される信号を受信して処理する第２の外部通信用インタフェース部と、第２の内部バスの状態を監視する第２の内部バス監視部とを第２のデバイスに内蔵し、上記マイクロコントローラのプログラム評価を行う場合、上記第１のデバイス内では、上記第１の外部通信用インタフェース部を介して、外部から供給される信号を上記第２の外部通信用インタフェース部に転送し、上記第２のデバイス内では、上記第２の外部通信用インタフェース部に転送される信号に含まれるプログラム評価用のプログラムを動作させているときの上記第２の内部バスの状態を上記第２の内部バス監視部に書き込み、上記第２の内部バス監視部に書き込んだデータを、上記第２の外部通信用インタフェース部および上記第１の外部通信用インタフェース部を介して上記第１のデバイス内の第１の内部バス監視部または上記第１のデータ保持部に入力するか、または、当該データを外部に送出する。
【００５３】
また一方で、上記マイクロコントローラのシステム評価を行う場合、上記第２のデバイスから上記第１のデバイスを切り離し、上記第２のデバイス内では、上記第２の外部通信用インタフェース部を介して、上記第２のデータ保持部に書き込まれた信号に含まれるシステム評価用のプログラムを動作させているときの上記第２の内部バスの状態を上記第２の内部バス監視部に書き込み、上記第２の内部バス監視部に書き込んだデータを、上記第２の外部通信用インタフェース部から読み出す。
【００５４】
本発明のマイクロコントローラの評価装置および評価方法によれば、プログラム評価用デバイスやシステム評価用デバイス等を顧客作成システムのボード上に実装した形でプログラム評価およびシステム評価を容易に実行することができるので、プログラム評価用デバイスとシステム評価用デバイスを別々に開発する必要がなくなり、プログラム評価用デバイスやシステム評価用デバイス等を短期間で開発することが可能になる。この場合、一種類のデバイスを開発することによりプログラム評価用デバイスおよびシステム評価用デバイスの開発を実現することができるので、ユーザがタイムリーにシステム設計を行うことが可能になり、システム開発のためのＴＡＴ（turnaround time : システム開発工数）の短縮化に寄与するところが大きい。すなわち、ユーザがシステム設計をする際の短期間でのデバイス開発の要求に充分対応することができるようになる。
【００５５】
さらに、本発明のマイクロコントローラの評価装置および評価方法によれば、量産デバイスをシステムのボード上に実装したときと同じ環境でプログラム評価および顧客作成システム評価を効率的に遂行することができるようになり、プログラム開発およびシステム開発からデバイス量産体制への移行が容易に行える。
【００５６】
【発明の実施の形態】
以下、添付図面（図３〜図１２）を用いて本発明の好適な実施例を説明する。なお、これ以降、前述した構成要素と同様のものについては、同一の参照番号を付して表すこととする。
図３は、本発明の第１の実施例の構成を示すブロック図である。ここでは、図１に示した第１の原理に基づくマイクロコントローラの評価装置の実施例が図示されている。
【００５７】
図３においては、一つの評価用デバイス９を使用してワンチップ・マイクロコントローラを形成し、このワンチップ・マイクロコントローラにより本発明のマイクロコントローラの評価装置を実現している。上記のワンチップ・マイクロコントローラでは、本発明のデータ保持部１（図１）は、電気的にデータを書き換えることが可能なＲＯＭ１０により構成される。このＲＯＭ１０として、好ましくは、フラッシュＲＯＭが用いられる。
【００５８】
さらに、図３において、本発明の処理部２（図１）は、制御信号Ｓccに基づきプログラムを動作させて任意のデータを処理するためのＣＰＵ２０により構成される。さらに、本発明の外部通信用インタフェース部５（図１）は、シリアル形式の信号を処理してＲＯＭ１０やＣＰＵ２０等に転送するシリアルインタフェース５１と、パラレル形式の信号を処理してＲＯＭ１０やＣＰＵ２０等に転送するパラレルインタフェース５２とを含むシリアル／パラレルインタフェース回路５０により構成される。ここでは、外部のＩＣＥ９０から供給されるアドレス／データ信号Ｓiaや、各種の制御信号およびプログラムデバッグ用入力信号Ｓicが、パラレルインタフェース５２に転送された後にシリアル形式の信号に変換され、ＲＯＭ１０やＣＰＵ２０等に転送される。
【００５９】
さらに、図３において、本発明の記憶部３（図１）は、外部のＩＣＥ９０から供給されるアドレス／データ信号Ｓiaに含まれるプログラム等を一時的に記憶する内蔵ＲＡＭ３０により構成される。さらに、図３の第１の実施例に係る評価装置は、シリアル／パラレルインタフェース回路５０内のパラレルインタフェース５２から送出されるパラレル形式の信号（例えば、制御信号Ｓcc）を処理するための周辺回路７（例えば、命令レジスタ、命令デコーダおよびマシンサイクルエンコーダ等のＣＰＵ２０の動作を制御する機能を有する回路）を備えている。
【００６０】
さらに、図３の第１の実施例に係る評価装置は、顧客作成システムのボード上に評価用デバイス９を搭載した状態でＲＯＭ１０内のデータの内容を書き換える機能を有するオンボード書込インタフェース８を備えている。なお、このオンボード書込インタフェース８の機能は、シリアル／パラレルインタフェース回路５０の一部として作成される場合もある。
【００６１】
さらに、図３においては、アドレスデータバス６０を介して、ＣＰＵ２０と、内蔵ＲＡＭ３０と、シリアル／パラレルインタフェース回路５０と、周辺回路７と、書き換え可能なＲＯＭ１０と、オンボード書込インタフェース８とが相互に接続される。さらに、プログラムを動作させてアドレスデータバス６０の状態をトレースする内部バス監視用ＲＡＭ４０が、評価用デバイス９内に形成されており、この内部バス監視用ＲＡＭ４０もアドレスデータバス６０に接続される。上記のＣＰＵ２０と、内蔵ＲＡＭ３０と、シリアル／パラレルインタフェース回路５０と、周辺回路７と、書き換え可能なＲＯＭ１０と、オンボード書込インタフェース８と、内部バス監視用ＲＡＭ４０とを、一つの評価用デバイス９内に形成することによって、ワンチップ・マイクロコントローラが提供される。
【００６２】
図３のような構成において、ＩＣＥ側のプログラムデバッグを行う場合、外部端子を使用して評価装置をツールモードに設定する。その後、シリアル／パラレルインタフェース回路５０は、ＩＣＥ９０から供給される信号を処理して制御信号Ｓccやプログラムデバッグ用のプログラムを取り出し、ＣＰＵ２０と、内蔵ＲＡＭ３０に転送する。ＣＰＵ２０は、制御信号Ｓccに基づきプログラムデバッグ用のプログラムを内蔵ＲＡＭ３０に書き込み、この内蔵ＲＡＭ３０内に記憶されたプログラムを逐次読み出してマイクロコントローラを動作させる。さらに、ＣＰＵ２０は、内部バス監視部４を使用して、マイクロコントローラを動作させているときのアドレスデータバス６０の状態をトレースする。このようなトレースを行った結果として内部バス監視用ＲＡＭ４０に書き込まれたデータは、シリアルインタフェース５１を介して書き換え可能なＲＯＭ１０に入力されるか、または、パラレルインタフェース５２に接続された端子を介してＩＣＥ９０に送出される。
【００６３】
ＲＯＭ１０内に保持されているデータの内容、または、ＩＣＥ９０に送り込まれたデータの内容を読み出すことによって、マイクロコントローラのプログラムデバッグを容易に遂行することが可能になる。
また一方で、図３のような構成において、顧客作成システム評価を行う場合、、外部端子を使用して評価装置を通常動作モードに設定する。その後、シリアル／パラレルインタフェース回路５０は、外部から供給される信号を処理して制御信号Ｓccやシステム評価用のプログラムを取り出し、ＣＰＵ２０に転送する。ＣＰＵ２０は、制御信号Ｓccに基づき、評価用デバイス９を評価用ボード上に搭載した状態で、書き換え可能なＲＯＭ１０にシステム評価用のプログラムを書き込む。この場合、システム評価用のプログラムは、オンボード書込インタフェース８を介してＲＯＭ１０に書き込まれる。ここで、内蔵ＲＡＭ３０は、一般にフラッシュ書込ライタの機能を有しており、このフラッシュ書込ライタを利用してＲＯＭ１０にシステム評価用のプログラムを書き込むことが容易に可能である。
【００６４】
ＣＰＵ２０は、ＲＯＭ１０に記憶されたシステム評価用のプログラムを逐次読み出してマイクロコントローラを動作させる。さらに、ＣＰＵ２０は、内部バス監視部４を使用して、マイクロコントローラを動作させているときのアドレスデータバス６０の状態をトレースする。このようなトレースを行った結果として内部バス監視用ＲＡＭ４０に書き込まれたデータは、シリアルインタフェース５１を介してＲＯＭ１０に入力されるか、または、パラレルインタフェース５２に接続された端子を介してＩＣＥ９０に送出される。
【００６５】
ＲＯＭ１０内に保持されているデータの内容、または、ＩＣＥ９０に送り込まれたデータの内容を読み出すことによって、通常動作モードでの顧客作成システム評価が容易に行える。この場合、ＲＯＭ１０をマスクＲＯＭとして機能させることによって、マスクＲＯＭを形成した量産デバイスをシステムのボード上に実装したときと同じ環境で顧客作成システム評価を効率的に遂行することができる。
【００６６】
ここで、評価用デバイス９をそのまま製品として出荷する場合、プログラムの開発者以外の第三者が、内部バス監視用ＲＡＭ４０やＲＯＭ１０に書き込んだデータの内容を簡単に読み出してプログラムを解読するおそれがある。これを回避するために、内部バス監視用ＲＡＭ４０やＲＯＭ１０の中にパスワードを設け、プログラムの開発者以外の第三者が内部バス監視用ＲＡＭ４０やＲＯＭ１０の内容を読み出せないようにすることで、評価用デバイス９にセキュリティ機能をもたせている。
【００６７】
好ましくは、図３のような構成の評価装置等を使用して、評価用デバイスに組み込まれたＣＰＵやＲＯＭや内部バス監視用ＲＡＭ等を動作させることにより、量産デバイスをシステムのボード上に実装したときと同じ環境でプログラムデバッグおよび顧客作成システム評価を容易に行えるような本発明の第１のマイクロコントローラの評価方法が提供される。
【００６８】
図４は、本発明の第２の実施例の構成を示すブロック図である。ここでは、図２に示した第２の原理に基づくマイクロコントローラの評価装置の第１番目の実施例が図示されている。
図４においては、前述の図２の評価用デバイスとほぼ同じ構成のデバイスを２つ用意し（プログラム評価用デバイス９１−１およびシステム評価用デバイス９１−２）、プログラムデバッグに使用されるプログラム評価用デバイス（すなわち、ＩＣＥ対応専用デバイス）９１−１を外部のＩＣＥに接続した状態でプログラム評価用ボード９２−１上に実装し、顧客作成システム評価に使用されるシステム評価用デバイス（すなわち、ターゲットデバイス）９１−２をシステム評価用ボード９２−２上に実装している。
【００６９】
さらに、図４においては、本発明の第１のデータ保持部１−１（図２）は、電気的にデータを書き換えることが可能なプログラム評価用デバイス内の第１のＲＯＭ１０−１により構成され、本発明の第２のデータ保持部１−２（図２）は、電気的にデータを書き換えることが可能なシステム評価用デバイス内の第２のＲＯＭ１０−２により構成される。これらの第１のＲＯＭ１０−１および第２のＲＯＭ１０−２の各々に対し、好ましくは、フラッシュＲＯＭが用いられる。
【００７０】
さらに、図４において、本発明の第１の処理部２−１（図２）は、第１の制御信号Ｓcc1 に基づきプログラムを動作させて任意のデータを処理するためのプログラム評価用デバイス内の第１のＣＰＵ２０−１により構成され、本発明の第２の処理部２−２（図２）は、第２の制御信号Ｓcc2 に基づきプログラムを動作させて任意のデータを処理するためのシステム評価用デバイス内の第２のＣＰＵ２０−２により構成される。
【００７１】
さらに、図４のプログラム評価用デバイス９１−１において、本発明の第１の外部通信用インタフェース部５−１（図２）は、シリアル形式の信号を処理して第１のＲＯＭ１０−１や第１のＣＰＵ２０−１やシステム評価用デバイス９１−２内のシリアル／パラレルインタフェース回路５０−２等に転送する第１のシリアルインタフェース（図面では、シリアルインタフェースをＳＩと略記することもある）５１−１と、パラレル形式の信号を処理して第１のＲＯＭ１０−１や第１のＣＰＵ２０−１等に転送する第１のパラレルインタフェース５２−１（図面では、パラレルインタフェースをＰＩと略記することもある）とを含む第１のシリアル／パラレルインタフェース回路５０−１により構成される。
【００７２】
また一方で、図４のシステム評価用デバイス９１−２において、本発明の第２の外部通信用インタフェース部５−２（図２）は、第１のシリアルインタフェース５１−１等から供給されるシリアル形式の信号を処理して第２のＲＯＭ１０−２や第２のＣＰＵ２０−２等に転送する第２のシリアルインタフェース５１−２と、パラレル形式の信号を処理して第２のＲＯＭ１０−２や第２のＣＰＵ２０−２等に転送する第２のパラレルインタフェース５２−２とを含む第２のシリアル／パラレルインタフェース回路５０−２により構成される。
【００７３】
ここでは、外部のＩＣＥ９０から供給されるアドレス／データ信号Ｓiaや、各種の制御信号およびプログラムデバッグ用入力信号Ｓicが、第１のパラレルインタフェース５２−１に転送された後にシリアル形式の信号に変換され、第１のＲＯＭ１０−１や第１のＣＰＵ２０−１等に転送される。さらに、上記のシリアル形式の信号は、第１のシリアルインタフェース５１−１およびシリアル信号線ＴＬを介して、第２のシリアルインタフェース５１−２に転送される。また一方で、第２のシリアルインタフェース５１−２から読み出されるシリアル形式の信号は、シリアル信号線ＴＬを介して第１のシリアルインタフェース５１−１に転送される。
【００７４】
さらに、図４のプログラム評価用デバイス９１−１において、本発明の第１の記憶部３−１（図２）は、外部のＩＣＥ９０から供給されるアドレス／データ信号Ｓiaに含まれるプログラム等を一時的に記憶する第１の内蔵ＲＡＭ３０−１により構成される。さらに、図４のプログラム評価用デバイス９１−１において、第１のシリアル／パラレルインタフェース回路５０−１内の第１のパラレルインタフェース５２−１から送出されるパラレル形式の信号（例えば、第１の制御信号Ｓcc1 ）を処理するための第１の周辺回路７−１（例えば、命令レジスタ、命令デコーダおよびマシンサイクルエンコーダ等の第１のＣＰＵ２０−１の動作を制御する機能を有する回路）が設けられている。
【００７５】
また一方で、図４のシステム評価用デバイス９１−２において、本発明の第２の記憶部３−２（図２）は、外部のＩＣＥ９０から供給されるアドレス／データ信号Ｓiaに含まれるプログラム等を一時的に記憶する第２の内蔵ＲＡＭ３０−２により構成される。さらに、図４のシステム評価用デバイス９１−２において、第２のシリアル／パラレルインタフェース回路５０−２内の第２のパラレルインタフェース５２−２から送出されるパラレル形式の信号（例えば、第２の制御信号Ｓcc2 ）を処理するための第２の周辺回路７−２（例えば、命令レジスタ、命令デコーダおよびマシンサイクルエンコーダ等の第２のＣＰＵ２０−２の動作を制御する機能を有する回路）が設けられている。
【００７６】
さらに、図４の第２の実施例に係る評価装置は、プログラム評価用デバイス側において、プログラム評価用ボード上にプログラム評価用デバイス９１−１を搭載した状態で第１のＲＯＭ１０−１内のデータの内容を書き換える機能を有する第１のオンボード書込インタフェース８−１を備えている。また一方で、図４の第２の実施例に係る評価装置は、システム評価用デバイス側において、システム評価用ボード上にシステム評価用デバイス９１−２を搭載した状態で第２のＲＯＭ１０−２内のデータの内容を書き換える機能を有する第２のオンボード書込インタフェース８−２を備えている。なお、これらの第１および第２のオンボード書込インタフェース８−１、８−２の機能は、それぞれ、第１および第２のシリアル／パラレルインタフェース回路５０−１、５０−２の一部として作成される場合もある。
【００７７】
さらに、図４においては、第１のアドレスデータバス６０−１を介して、第１のＣＰＵ２０−１と、第１の内蔵ＲＡＭ３０−１と、第１のシリアル／パラレルインタフェース回路５０−１と、第１の周辺回路７−１と、書き換え可能な第１のＲＯＭ１０−１と、オンボード書込インタフェース８−１とが相互に接続される。さらに、プログラムを動作させて第１のアドレスデータバス６０−１の状態をトレースする第１の内部バス監視用ＲＡＭ４０−１が、プログラム評価用デバイス９１−１内に形成されており、この第１の内部バス監視用ＲＡＭ４０−１も第１のアドレスデータバス６０−１に接続される。上記の第１のＣＰＵ２０−１と、第１の内蔵ＲＡＭ３０−１と、第１のシリアル／パラレルインタフェース回路５０−１と、第１の周辺回路７−１と、書き換え可能な第１のＲＯＭ１０−１と、第１のオンボード書込インタフェース８−１と、第１の内部バス監視用ＲＡＭ４０−１とを、プログラム評価用デバイス９１−１内に形成することによって、一つのワンチップ・マイクロコントローラが提供される。
【００７８】
また一方で、図４においては、第２のアドレスデータバス６０−２を介して、第２のＣＰＵ２０−２と、第２の内蔵ＲＡＭ３０−２と、第２のシリアル／パラレルインタフェース回路５０−２と、第２の周辺回路７−２と、書き換え可能な第２のＲＯＭ１０−２と、オンボード書込インタフェース８−２とが相互に接続される。さらに、プログラムを動作させて第２のアドレスデータバス６０−２の状態をトレースする第２の内部バス監視用ＲＡＭ４０−２が、システム評価用デバイス９１−２内に形成されており、この第２の内部バス監視用ＲＡＭ４０−２も第２のアドレスデータバス６０−２に接続される。上記の第２のＣＰＵ２０−２と、第２の内蔵ＲＡＭ３０−２と、第２のシリアル／パラレルインタフェース回路５０−２と、第２の周辺回路７−２と、書き換え可能な第２のＲＯＭ１０−２と、第２のオンボード書込インタフェース８−２と、第２の内部バス監視用ＲＡＭ４０−２とを、プログラム評価用デバイス９１−２内に形成することによって、他のワンチップ・マイクロコントローラが提供される。
【００７９】
上記のようなプログラム評価用デバイスおよびシステム評価用デバイスからなる２つの評価用デバイスにより構成された評価装置において、ＩＣＥ側のプログラムデバッグを行う場合、外部端子を使用して評価装置をツールモードに設定する。その後、第１のシリアル／パラレルインタフェース回路５０−１を介して、外部のＩＣＥ９０とプログラム評価用デバイス９１−１とを接続する。さらに、第１のシリアル／パラレルインタフェース回路５０−１および第２のシリアル／パラレルインタフェース回路５０−２を介して、プログラム評価用デバイス９１−１とシステム評価用デバイス９１−２とを接続する。
【００８０】
上記のような構成において、プログラム評価用デバイス９１−１内の第１のシリアル／パラレルインタフェース回路５０−１は、外部のＩＣＥ９０から供給される信号を処理して第１の制御信号Ｓcc1 やプログラムデバッグ用のプログラムを取り出し、第１のＣＰＵ２０−１と、第１の内蔵ＲＡＭ３０−１に転送する。第１のＣＰＵ２０−１は、第１の制御信号Ｓcc1 に基づきプログラムデバッグ用のプログラムを第１の内蔵ＲＡＭ３０−１に書き込む。この第１の内蔵ＲＡＭ３０−１に記憶されたプログラムは、シリアル形式の信号Ｓseに変換された後に、第１のシリアルインタフェース５１−１およびシリアル信号伝送線ＴＬを介して、プログラム評価用デバイス９１−１内の第２のシリアル／パラレルインタフェース回路５０−２に転送される。
【００８１】
この第２のシリアル／パラレルインタフェース回路５０−２は、プログラム評価用デバイス９１−１から転送される信号Ｓseを処理して第２の制御信号Ｓcc2 を取り出し、第２のＣＰＵ２０−２に転送する。第２のＣＰＵ２０−２は、第２の制御信号Ｓcc2 に基づき、システム評価用デバイス９１−２をシステム評価用ボード９２−２上に搭載した状態で、信号Ｓseに含まれるプログラムデバッグ用のプログラムを第２のＲＯＭ１０−２に書き込む。この場合、プログラム評価用のプログラムは、第２のシリアル／パラレルインタフェース回路５０−２または第２のオンボード書込インタフェース８−２を介して第２のＲＯＭ１０−２に書き込まれる。
【００８２】
第２のＣＰＵ２０−２は、第２のＲＯＭ１０−２に記憶されたプログラムを逐次読み出してマイクロコントローラを動作させる。さらに、第２のＣＰＵ２０−２は、第２の内部バス監視用ＲＡＭ４０−２を使用して、マイクロコントローラを動作させているときの第２のアドレスデータバス６０−２の状態をトレースする）。このようなトレースを行った結果として第２の内部バス監視用ＲＡＭ４０−２に書き込まれたデータは、第２のシリアル／パラレルインタフェース回路５０−２および第１のシリアル／パラレルインタフェース回路５０−１を介して、プログラム評価用デバイス９１−１内の第１の内部バス監視用ＲＡＭ４０−１もしくは第１のＲＯＭ１０−１に入力されるか、または、外部のＩＣＥ９０に送出される。
【００８３】
プログラム評価用デバイス９１−１の第１のシリアルインタフェース５１−１を使用して、第１の内部バス監視用ＲＡＭ４０−１もしくは第１のＲＯＭ１０−１に保持されているデータの内容、または、外部のＩＣＥ９０に送り込まれたデータの内容を読み出すことにより、顧客作成システム評価用のボード上にシステム評価用デバイスを実装した形でマイクロコントローラのプログラムデバッグを容易に遂行することが可能になる。
【００８４】
ここで、システム評価用デバイス９１−２の第２のシリアルインタフェース５１−２で用いられている端子を使用して、プログラムデバッグに関するデータを読み出す場合について説明する。この場合には、ツール用制御レジスタを第２のシリアルインタフェース５１−２の切替部分として設定することにより、他の外部端子へデータの出力を振り分けるようにする。このときに、端子の切替ビットの値に応じてツール制御端子と評価用デバイスの外部端子とを接続することにより、外部ボードにて信号の切り替えを実施する必要がある。
【００８５】
また一方で、上記のような２つの評価用デバイスにより構成された評価装置において、プログラムデバッグ後の顧客作成システム評価を行う場合、外部端子を使用して評価装置を通常動作モードに設定する。その後、外部のＩＣＥ９０とプログラム評価用デバイス９１−１とをシステム評価用デバイス９１−２から切り離す。さらに、システム評価用デバイス９１−２内の第２のシリアル／パラレルインタフェース回路５０−２は、外部から供給される信号を処理して第２の制御信号Ｓcc2 を取り出し、第２のＣＰＵ２０−２に転送する。第２のＣＰＵ２０−２は、第２の制御信号Ｓcc2 に基づき、システム評価用デバイス９１−２をシステム評価用ボード９２−２上に搭載した状態で第２のＲＯＭ１０−１にシステム評価用のプログラムを書き込む。この場合、システム評価用のプログラムは、第２のシリアル／パラレルインタフェース回路５０−２または第２のオンボード書込インタフェース８−２を介して第２のＲＯＭ１０−２に書き込まれる。
【００８６】
ここで、システム評価用デバイス９１−２内の第２の内蔵ＲＯＭ３０−２は、一般にフラッシュ書込ライタの機能を有しており、このフラッシュ書込ライタを利用して第２のＲＯＭ１０−２にシステム評価用のプログラムを書き込むことが容易に可能である。
第２のＣＰＵ２０−２は、第２のＲＯＭ１０−２に記憶されたシステム評価用のプログラムを逐次読み出してマイクロコントローラを動作させる。さらに、第２のＣＰＵ２０−２は、第２の内部バス監視用ＲＡＭ４０−２を使用して、マイクロコントローラを動作させているときの第２のアドレスデータバス６０−２の状態をトレースする。このようなトレースを行った結果として第２の内部バス監視用ＲＡＭ４０−２に書き込まれたデータは、第２のシリアルインタフェース５１−２を介して第２のＲＯＭ１０−２に入力されるか、または、第２のパラレルインタフェース５２−２に接続された端子を介して外部に送出される。
【００８７】
第２のＲＯＭ１０−１内に保持されているデータの内容、または、外部に送出されたデータの内容を読み出し、通常動作モードでのシステムデバッグを行うことによって、２つの評価デバイスを使用した顧客作成システム評価が容易に行える。この場合、システム評価用デバイス９１−２内の第２のＲＯＭ１０−２をマスクＲＯＭとして機能させることによって、マスクＲＯＭを形成した量産デバイスをシステムのボード上に実装したときと同じ環境で顧客作成システム評価を効率的に遂行することができる。この場合のシステム評価用のプログラムの動作結果を第２のＲＯＭ１０−２に残しておき、第２のパラレルインタフェース５２−２を用いて第２のＲＯＭ１０−２のデータを読み出すことによって、マイクロコントローラが実装されているシステムを評価することが可能になる。このときに、マイクロコントローラの端子の電圧レベル等の評価やシステムの初期状態等の評価も、システム評価用のプログラムにより遂行することが可能になる。
【００８８】
ここで、通常動作モードでのシステムデバッグを行った後に、プログラム評価用デバイスやシステム評価用デバイスをそのまま製品として出荷する場合、プログラムの開発者以外の第三者が、内部バス監視用ＲＡＭやＲＯＭに書き込んだデータの内容を簡単に読み出してプログラムを解読するおそれがある。これを回避するために、前述の第１の実施例（図３）の場合と同じように、内部バス監視用ＲＡＭやＲＯＭの中にパスワードを設け、プログラムの開発者以外の第三者が内部バス監視用ＲＡＭやＲＯＭの内容を読み出せないようにすることで、プログラム評価用デバイスやシステム評価用デバイスにセキュリティ機能をもたせている。
【００８９】
好ましくは、図４のような構成の評価装置等を使用して、プログラム評価用デバイス（ＩＣＥ対応専用デバイス）およびシステム評価用デバイスに組み込まれたＣＰＵやＲＯＭや内部バス監視用ＲＡＭ等を動作させ、シリアルインタフェースを介してＩＣＥと２つのデバイスとの間で信号を転送させることにより、量産デバイスをシステムのボード上に実装したときと同じ環境でプログラムデバッグおよび顧客作成システム評価を簡易的かつ効率的に行えるような本発明の第２のマイクロコントローラの評価方法が提供される。
【００９０】
図５は、本発明の実施例に使用されるパラレルインタフェースと他の構成要素との関係を示すブロック図である。ただし、ここでは、図３に示したような本発明の第１の実施例に使用されるパラレルインタフェースと他の構成要素との関係を図示することとする。
図５に示すように、外部のＩＣＥ９０（図３）から評価用デバイス内のパラレルインタフェース５２へ供給されるパラレル形式の信号には、プログラムに関するアドレス／データ信号Ｓiaや、各種の制御信号およびプログラムデバッグ用入力信号Ｓicが含まれている。ここで、パラレルインタフェース５２は、外部のＩＣＥ９０からのパラレル形式の信号を処理してＣＰＵ用の制御信号Ｓccを取り出し、アドレスデータバス６０を介在させることなくＣＰＵ２０に転送する。
【００９１】
好ましくは、ＣＰＵ用の制御信号Ｓccは、ＣＰＵ２０の動作を制御するための周辺機能を有する周辺回路７（図３）に転送され適切な処理がなされた後に、ＣＰＵ２０に供給されることになる。ただし、評価用デバイスによっては、パラレルインタフェース５２から送出されるパラレル形式の信号を処理するための周辺回路を備えていない場合もある。この場合には、外部のＩＣＥ９０から供給される信号を全てシリアル形式の信号であり、このシリアル形式の信号は、シリアルインタフェース５１（図３）を介して転送される。
【００９２】
また一方で、プログラムデバッグのプログラムまたはシステム評価用のプログラムを動作させているときのアドレスデータバス６０の状態をトレースした結果として内部バス監視用ＲＡＭ４０に書き込まれたデータは、パラレルインタフェース５２に接続された端子を介して外部に送出される。すなわち、内部バス監視用ＲＡＭ内のデータをパラレルインタフェース５２から読み出すことによって、プログラムデバッグおよび顧客作成システム評価を効率的に遂行することが可能になる。
【００９３】
さらに、外部のＩＣＥから供給される制御信号Ｓcc以外の信号は、パラレルインタフェース５２からシリアルインタフェース５１に転送され、シリアル形式の信号に変換されてＣＰＵ２０や書き換え可能なＲＯＭ１０に転送される。
図６は、本発明の実施例に使用されるシリアル／パラレルインタフェースの端子と汎用ポートの端子とが兼用になっている構成を示すブロック図である。ただし、ここでも、図３に示したような本発明の第１の実施例に使用されるシリアル／パラレルインタフェースの端子と汎用ポートの端子の構成を図示することとする。
【００９４】
図６においては、シリアル／パラレルインタフェース回路５０内のシリアルインタフェース５１およびパラレルインタフェース５２の各々の端子が、汎用ポート５３，５４に使用される信号を取り扱う端子を兼用する構成になっている。
さらに、図６においては、兼用端子選択用のセレクタ５５により、評価用デバイス９の外部端子ＴＥに対し、シリアルインタフェース５１の端子と、汎用ポート５３に使用される信号を取り扱う端子とを選択的に切り替えて接続する構成になっている。同様に、兼用端子選択用のセレクタ５６により、評価用デバイス９の外部端子ＴＥに対し、パラレルインタフェース５２の端子と、汎用ポート５４に使用される信号を取り扱う端子とを選択的に切り替えて接続する構成になっている。
【００９５】
このような構成により、シリアル／パラレルインタフェース回路をシリアルインタフェースおよびパラレルインタフェースとして使用しないときは、汎用ポートとして使用することが可能になり、評価用デバイスとＩＣＥとのインタフェースを行わずデバイス単体として使用する場合にデバイス内のインタフェース回路の有効利用が図れる。なお、汎用ポート５３，５４に使用される信号を取り扱う端子の代わりに、周辺回路の入出力端子とシリアルインタフェースおよびパラレルインタフェースの各々の端子とを兼用することも可能である。
【００９６】
さらに、図６においては、外部からの切替制御信号によりセレクタを動作させることによって、シリアルインタフェースおよびパラレルインタフェースを使用している最中に、汎用ポートに使用される信号を取り扱う端子、または周辺回路の入出力端子に切り替えることが可能になる。
図７は、本発明の実施例に使用されるシリアルインタフェースの端子が切替可能になっている構成を示すブロック図である。ただし、ここでも、図３に示したような本発明の第１の実施例に使用されるシリアルインタフェースの端子の構成を図示することとする。
【００９７】
図７においては、前述の兼用端子選択用のセレクタとは別に、複数の端子切替用のセレクタ５７を設け、このセレクタ５７を動作させて、評価用デバイスの複数の外部端子（例えば、図７の第１の外部端子ＴＥ−１、および第２の外部端子ＴＥ−２）の位置に対しシリアルインタフェース５１の端子を切り替える構成になっている。すなわち、この場合は、シリアルインタフェースの端子の位置が固定されない構成になっている。
【００９８】
このような構成により、顧客作成システム評価を行う場合、システム評価用ボード（すなわち、ターゲットボード）上で、システム評価用デバイス内蔵のＲＯＭにプログラムを書き込み、システム評価用デバイス単体で当該プログラムを動作させる際に、内部バスの監視に関する情報を伝送するシリアルインタフェースの端子の位置をセレクタにより動かすことで、全ての端子に対してシステム評価用ボードの評価を行うことが可能になる。
【００９９】
図８は、本発明の第３の実施例の構成を示すブロック図である。ここでは、図２に示した第２の原理に基づくマイクロコントローラの評価装置の第２番目の実施例が図示されている。
前述の第２の実施例（図４）においては、プログラム評価用デバイス９１−１には、クロック同期式にて信号を処理するための第１の周辺回路７−１が設けられ、システム評価用デバイス９１−２には、クロック同期式にて信号を処理するための第２の周辺回路７−２が設けられている。すなわち、第２の実施例では、プログラム評価用デバイス９１−１およびシステム評価用デバイス９１−２のいずれにおいても、共通のクロックにて動作する同期通信用の周辺回路が内蔵されている。このような構成では、アドレス／データ信号と共通のクロックを伝送するための２線式のシリアル信号伝送線ＴＬを介して、プログラム評価用デバイス９１−１とシステム評価用デバイス９１−２との間で信号の転送が行われる。
【０１００】
これに対し、図８に示すような本発明の第３の実施例においては、プログラム評価用デバイス９３−１には、非同期通信用周辺回路７０−１が設けられ、システム評価用デバイス９３−２には、非同期通信用周辺回路７０−２が設けられている。すなわち、第３の実施例では、前述の第２の実施例と異なり、プログラム評価用デバイス９３−１およびシステム評価用デバイス９３−２のいずれにおいても、非同期式にて信号を処理するための非同期通信用周辺回路しか内蔵されていない。このような非同期通信用周辺回路の代表例として、ＵＡＲＴ（universal asynchronous receiver-transmitter : 非同期シリアル通信用送受信回路）が挙げられる。
【０１０１】
評価用デバイスおよびシステム評価用デバイス内の周辺回路以外の構成要素は、前述の第２の実施例の場合と同じなので、ここでは、それらの構成要素に関する詳細な説明を省略する。
上記の第３の実施例においては、プログラム評価用デバイス９３−１内の各種の構成要素は、非同期通信用周辺回路７０−１も含め、第１の内部クロックＣＬＫ１に基づいて動作する。また一方で、システム評価用デバイス９３−２内の各種の構成要素は、非同期通信用周辺回路７０−２も含め、第１の内部クロックＣＬＫ１とは異なる第２の内部クロックＣＬＫ２に基づいて動作する。この場合、アドレス／データ信号を伝送するためのシリアル信号伝送線ＴＬを介して、プログラム評価用デバイス９３−１とシステム評価用デバイス９３−２との間で非同期式により信号Ｓseの転送が行われる。これによって、前述の第２の実施例の場合と同じように、２つの評価用デバイスを使用したプログラムデバッグおよび顧客システム評価を容易に遂行することが可能になる。
【０１０２】
図９は、本発明の第４の実施例の構成を示すブロック図である。ここでは、図２に示した第２の原理に基づくマイクロコントローラの評価装置の第３番目の実施例が図示されている。
図９に示すような本発明の第４の実施例においては、プログラム評価用デバイス９４−１には、非同期／同期通信兼用周辺回路７１−１が設けられ、システム評価用デバイス９４−２には、非同期通信用周辺回路７１−２が設けられている。すなわち、第４の実施例では、前述の第２の実施例（または第３の実施例）と異なり、非同期式またはクロック同期式にて信号を処理するための非同期／同期通信兼用周辺回路７１−１を内蔵したプログラム評価用デバイス９４−１と、非同期式にて信号を処理するための非同期通信用周辺回路７１−２を内蔵したシステム評価用デバイス９４−２とを使用して、本発明のマイクロコントローラの評価装置を構成している。
【０１０３】
評価用デバイスおよびシステム評価用デバイス内の周辺回路以外の構成要素は、前述の第２の実施例の場合と同じなので、ここでは、それらの構成要素に関する詳細な説明を省略する。
上記の第３の実施例においては、プログラム評価用デバイス９４−１内の各種の構成要素は、非同期／同期通信兼用周辺回路７１−１も含め、第１の内部クロックＣＬＫ１に基づいて動作する。また一方で、システム評価用デバイス９４−２内の各種の構成要素は、非同期通信用周辺回路７１−２も含め、第１の内部クロックＣＬＫ１とは異なる第２の内部クロックＣＬＫ２に基づいて動作する。この場合も、前述の第３の実施例と同様に、アドレス／データ信号を伝送するためのシリアル信号伝送線ＴＬを介して、プログラム評価用デバイス９４−１とシステム評価用デバイス９４−２との間で非同期式により信号Ｓseの転送が行われる。これによって、前述の第２および第３の実施例の場合と同じように、２つの評価用デバイスを使用したプログラムデバッグおよび顧客システム評価を容易に遂行することが可能になる。
【０１０４】
なお、上記の第４の実施例では、プログラム評価用デバイスに非同期／同期通信兼用周辺回路が設けられ、システム評価用デバイスに非同期通信用周辺回路が設けられる構成を示しているが、プログラム評価用デバイスに非同期通信用周辺回路が設けられ、システム評価用デバイスに非同期／同期通信兼用周辺回路が設けられる構成においても、２つの評価用デバイス間で非同期式により信号を伝送することができるので、２つの評価用デバイスを使用したプログラムデバッグおよび顧客システム評価を容易に遂行することが可能になる。
【０１０５】
図１０は、本発明の第５の実施例の構成を示すブロック図である。ここでは、図２に示した第２の原理に基づくマイクロコントローラの評価装置の第４番目の実施例が図示されている。
図１０に示すような本発明の第５の実施例においては、プログラム評価用デバイス９５−１には、第１のパラレルインタフェースから送出されるパラレル形式の信号（例えば、第１の制御信号Ｓcc1 ）を処理するための周辺回路（例えば、図４と同様のクロック同期式の第１の周辺回路７−１）が設けられているが、システム評価用デバイス９５−２には、パラレル形式の信号を処理するための周辺回路が設けられていない構成になっている。この場合、当然のことではあるが、システム評価用デバイス９５−２には、パラレル形式の信号を周辺回路に送出するためのパラレルインタフェースも設けられていない。すなわち、第５の実施例では、前述の第２の実施例と異なり、クロック同期式の第１の周辺回路７−１を内蔵したプログラム評価用デバイス９５−１と、周辺回路を内蔵していないシステム評価用デバイス９５−２とを使用して、本発明のマイクロコントローラの評価装置を構成している。
【０１０６】
プログラム評価用デバイスおよびシステム評価用デバイス内の周辺回路およびシリアル／パラレルインタフェース回路以外の構成要素は、前述の第２の実施例の場合と同じなので、ここでは、それらの構成要素に関する詳細な説明を省略する。
上記の第５の実施例においては、外部のＩＣＥ９０から供給されるパラレル形式の信号は、第１のパラレルインタフェース５２−１により処理されて第１の周辺回路７−１に送出される。これに対し、第１のシリアルインタフェース５１−１およびシリアル信号伝送線ＴＬを介してシステム評価用デバイス９５−２に伝送される信号Ｓseは全て、第２のシリアルインタフェース５８−２により処理されることになる。このように、システム評価用デバイスに周辺回路が内蔵されていないような構成であっても、外部から供給されるパラレル形式の信号は、誤りなくシステム評価用デバイスに転送される。
【０１０７】
上記の第５の実施例においては、パラレル形式の信号を処理するための周辺回路とパラレルインタフェースがシステム評価用デバイスに内蔵されていない場合でも、シリアルインタフェースのみでシステム評価用デバイス内の信号を処理することができる。これによって、前述の第２〜第４の実施例の場合と同じように、２つの評価用デバイスを使用したプログラムデバッグおよび顧客システム評価を容易に遂行することが可能になる。
【０１０８】
図１１は、本発明の第６の実施例の構成を示すブロック図である。ここでは、図２に示した第２の原理に基づくマイクロコントローラの評価装置の第５番目の実施例が図示されている。
図１１に示すような本発明の第６の実施例においては、システム評価用デバイス９６−２には、第２のパラレルインタフェース５２−２から送出されるパラレル形式の信号（例えば、第２の制御信号Ｓcc2 ）を処理するための周辺回路（例えば、図４と同様のクロック同期式の第２の周辺回路７−２）が設けられているが、プログラム評価用デバイス９６−１には、パラレル形式の信号を処理するための周辺回路が設けられていない構成になっている。この場合、当然のことではあるが、プログラム評価用デバイス９６−１には、パラレル形式の信号を周辺回路に送出するためのパラレルインタフェースも設けられていない。すなわち、第６の実施例では、前述の第２の実施例と異なり、周辺回路を内蔵していないプログラム評価用デバイス９６−１と、クロック同期式の第２の周辺回路７−２を内蔵したプログラム評価用デバイス９６−２とを使用して、本発明のマイクロコントローラの評価装置を構成している。
【０１０９】
ただし、この場合は、外部のＩＣＥ９０から供給される信号を受信する端子と、プログラム評価用デバイス９６−１内の第２のシリアルインタフェース５１−２に送出される信号Ｓseを受信する端子とを切り替えるために、複数の端子切替用のセレクタ５７−１を設けている。このセレクタ５７−１は、図７にて説明したセレクタ５７とほぼ同じ機能を有する。
【０１１０】
プログラム評価用デバイスおよびシステム評価用デバイス内の周辺回路、シリアル／パラレルインタフェース回路およびセレクタ以外の構成要素は、前述の第２の実施例の場合と同じなので、ここでは、それらの構成要素に関する詳細な説明を省略する。
上記の第６の実施例においては、外部のＩＣＥ９０から供給される信号は全て、第１のシリアルインタフェース５９−１により処理される。この第１のシリアルインタフェース５９−１により処理された信号Ｓseは、セレクタ５７−１により端子切替動作がなされた後に、シリアル信号伝送線ＴＬを介して、システム評価用デバイス９６−２に転送される。さらに、システム評価用デバイス９６−２に伝送された信号Ｓseは、第２のパラレルインタフェース５２−２により処理されて第２の周辺回路７−２に送出される。この第２の周辺回路７−２では、前述の第２の実施例の場合と同じように、パラレル形式の信号の処理がなされる。このように、プログラム評価用デバイスに周辺回路が内蔵されていないような構成構成であっても、外部から供給される信号として、シリアル形式の信号を使用することにより、このシリアル形式の信号を誤りなくシステム評価用デバイスに転送することが可能になる。
【０１１１】
上記の第６の実施例においては、パラレル形式の信号を処理するための周辺回路とパラレルインタフェースがプログラム評価用デバイスに内蔵されていない場合でも、シリアルインタフェースおよび端子切替用のセレクタを旨く利用してプログラム評価用デバイス内の信号を処理することができる。これによって、前述の第２〜第５の実施例の場合と同じように、２つの評価用デバイスを使用したプログラムデバッグおよび顧客システム評価を容易に遂行することが可能になる。
【０１１２】
図１２は、本発明の第７の実施例の構成を示すブロック図である。ここでは、図２に示した第２の原理に基づくマイクロコントローラの評価装置の第６番目の実施例が図示されている。
図１２に示すような本発明の第７の実施例においては、プログラム評価用デバイス９７−１およびシステム評価用デバイス９７−２のいずれにおいても、パラレル形式の信号を処理するための周辺回路が設けられていない構成になっている。この場合、当然のことではあるが、プログラム評価用デバイス９７−１およびシステム評価用デバイス９７−２のいずれにも、パラレル形式の信号を周辺回路に送出するためのパラレルインタフェースが設けられていない。すなわち、第７の実施例では、前述の第２の実施例と異なり、いずれも周辺回路を内蔵していないプログラム評価用デバイス９７−１とプログラム評価用デバイス９６−２とを使用して、本発明のマイクロコントローラの評価装置を構成している。
【０１１３】
ただし、この場合は、外部のＩＣＥ９０から供給される信号を受信する端子と、プログラム評価用デバイス９７−１内の第２のシリアルインタフェース５９−２に送出される信号Ｓseを受信する端子とを切り替えるために、複数の端子切替用のセレクタ５７−１を設けている。このセレクタ５７−１は、図７にて説明したセレクタ５７とほぼ同じ機能を有する。
【０１１４】
プログラム評価用デバイスおよびシステム評価用デバイス内の周辺回路、シリアル／パラレルインタフェース回路およびセレクタ以外の構成要素は、前述の第２の実施例の場合と同じなので、ここでは、それらの構成要素に関する詳細な説明を省略する。
上記の第７の実施例においては、外部のＩＣＥ９０から供給される信号は全て、第１のシリアルインタフェース５９−１により処理される。この第１のシリアルインタフェース５９−１により処理された信号Ｓseは、セレクタ５７−１により端子切替動作がなされた後に、シリアル信号伝送線ＴＬを介して、システム評価用デバイス９７−２に転送される。さらに、システム評価用デバイス９７−２に伝送された信号Ｓseは全て、第２のシリアルインタフェース５９−２により処理される。このように、プログラム評価用デバイスおよびシステム評価用デバイスのいずれにも周辺回路が内蔵されていないような構成であっても、外部から供給される信号、および２つの評価用デバイス内で処理される信号として、シリアル形式の信号を使用することにより、このシリアル形式の信号を誤りなくシステム評価用デバイスに転送することが可能になる。
【０１１５】
上記の第７の実施例においては、パラレル形式の信号を処理するための周辺回路とパラレルインタフェースが、プログラム評価用デバイスおよびシステム評価用デバイスに内蔵されていない場合でも、シリアルインタフェースおよび端子切替用のセレクタを旨く利用して全ての信号を処理することができる。これによって、前述の第２〜第６の実施例の場合と同じように、２つの評価用デバイスを使用したプログラムデバッグおよび顧客システム評価を容易に遂行することが可能になる。
【０１１６】
これまでに述べた本発明の第１〜第７の実施例によれば、プログラム評価用デバイスやシステム評価用デバイスを顧客作成システムのボード上に実装した形でプログラムデバッグおよび顧客作成システム評価を容易に行うことができるので、プログラム評価用デバイスとシステム評価用デバイスを別々に開発する必要がなくなり、プログラム評価用デバイスやシステム評価用デバイスを短期間で効率良く開発することが可能になる。この場合、一種類のデバイスを開発してシステム評価を行うのみでプログラム評価用デバイスとシステム評価用デバイスの両デバイスの開発を実現することができるので、ユーザがタイムリーにシステム設計を行うことが可能になり、システム開発のためのＴＡＴの短縮化が図れる。
【０１１７】
さらに、本発明の第１〜第７の実施例によれば、量産デバイスをターゲットボード上に実装したときと同じ環境でプログラム評価および顧客作成システム評価を簡易的かつ効率的に遂行することができるようになり、プログラム開発およびシステム開発からデバイス量産体制への移行が容易に行える。
さらにまた、本発明の第１〜第７の実施例によれば、量産デバイスを製品として出荷した後に、ユーザからクレームがかかって動作不良解析を行う場合に、本発明の方式にて開発した評価用デバイスを使用すれば、内部バス監視用ＲＡＭの情報に基づいてシステムのボード上の不良箇所を容易に解析することができる。
【０１１８】
なお、本発明のマイクロコントローラの評価装置の構成は、上記の第１〜第７の実施例に限定されるものではなく、その他の多くの変形例が考えられる。例えば、第３および第４の実施例に見られるような非同期通信用周辺回路を備えた評価用デバイスと、第５〜第７の実施例に見られるような周辺回路を持たない評価用デバイスとを組み合わせた評価装置も、本発明の実施例として挙げられる。
【０１１９】
【発明の効果】
以上説明したように、本発明のマイクロコントローラの評価装置および評価方法によれば、第１に、ワンチップ・マイクロコントローラを動作させているときの内部バスの状態を監視する内部バス監視部を評価用デバイスに内蔵し、この内部バス監視部に書き込んだデータを読み出してプログラム評価およびシステム評価を行っているので、プログラム評価用デバイスとシステム評価用デバイスを別々に開発する必要がなくなり、プログラム評価用デバイスやシステム評価用デバイス等を短期間で開発することが可能になる。それゆえに、ユーザがタイムリーにシステム設計を行うことが可能になり、システム開発のためのＴＡＴの短縮化が図れる。
【０１２０】
さらに、本発明のマイクロコントローラの評価装置および評価方法によれば、第２に、外部のＩＣＥ等から供給される信号をパラレルインタフェースにより処理し、内部バスの状態を監視した結果をシリアルインタフェースにより処理しているので、プログラム評価およびシステム評価を簡易的かつ効率的に行うと共に、デバイスをシステムのボード上に実装したときと同じ環境で動作不良解析を行うことが可能になる。
【０１２１】
さらに、本発明のマイクロコントローラの評価装置および評価方法によれば、第３に、シリアルインタフェースおよびパラレルインタフェースの端子が、汎用ポート用の端子を兼用するようになっているので、デバイスの外部端子の有効利用が図れるようになってプログラム評価およびシステム評価を効率的に行うことが可能になる。
【０１２２】
さらに、本発明のマイクロコントローラの評価装置および評価方法によれば、第４に、シリアルインタフェースおよびパラレルインタフェースの端子が、汎用ポート用の信号以外の入出力信号を取り扱う端子を兼用するようになっているので、デバイスの外部端子の有効利用が図れるようになってプログラム評価およびシステム評価を効率的に行うことが可能になる。
【０１２３】
さらに、本発明の評価装置および評価方法によれば、第５に、シリアルインタフェースの端子の位置を切り替えることができるので、デバイスの全ての端子に対し、ターゲットボードのシステム評価を簡易的かつ効率的に行うことが可能になる。
さらに、本発明の評価装置および評価方法によれば、第６に、パラレルインタフェースから送出されるパラレル形式の信号を処理するための周辺回路を備えているので、デバイスの外部端子の有効利用が図れるようになってプログラム評価およびシステム評価を効率的に行うことが可能になる。
【０１２４】
さらに、本発明の評価装置および評価方法によれば、第７に、シリアル／パラレルインタフェース回路内のパラレルインタフェースから送出されるパラレル形式の信号を処理するための周辺回路を備えていない場合でも、シリアルインタフェースを旨く利用して外部からの信号を転送するようになっているので、デバイスの外部端子の有効利用が図れるようになってプログラム評価およびシステム評価を効率的に行うことが可能になる。
【０１２５】
さらに、本発明の評価装置および評価方法によれば、第８に、評価用デバイス内のデータ保持部が、書き換え可能なフラッシュＲＯＭにより構成されるので、内部バスの状態を監視した結果をフラッシュＲＯＭに容易に書き込むことができるようになり、ユーザがタイムリーにシステム設計を行うことが可能になる。
さらに、本発明の評価装置および評価方法によれば、第９に、オンボード書込インタフェースを使用して、内部バスの状態を監視した結果をフラッシュＲＯＭに容易に書き込むことができるようになっているので、プログラム開発およびシステム評価を短期間で行うことが可能になる。
【０１２６】
さらに、本発明の評価装置および評価方法によれば、第１０に、内部バス監視用ＲＡＭやＲＯＭの中にパスワードを設け、このパスワードを使用してフラッシュＲＯＭに書き込んだデータを解析することができるようになり、プログラムの開発者以外の第三者が、内部バス監視用ＲＡＭやＲＯＭに書き込んだデータの内容を読み出してプログラムを解読するおそれがなくなる。
【０１２７】
さらに、本発明の評価装置および評価方法によれば、第１１に、同じ構成の評価用デバイスを２つ用意し、一方のデバイスをＩＣＥ対応専用のプログラム評価用デバイスとして使用し、他方のデバイスをシステム評価用デバイスとして使用しているので、プログラム評価用デバイスとシステム評価用デバイスを別々に開発する必要がなくなり、プログラム評価用デバイスとシステム評価用デバイスの両方を短期間で開発することが可能になり、システム開発のためのＴＡＴの短縮化が図れる。
【０１２８】
さらに、本発明のマイクロコントローラの評価装置および評価方法によれば、第１２に、プログラム評価用デバイスおよびシステム評価用デバイスの少なくとも一方が、非同期式にて信号を処理するための非同期通信用周辺回路を内蔵している場合でも、シリアルインタフェースを介して信号を転送することにより、プログラム評価およびシステム評価を簡易的および効率的に行うことが可能になる。
【図面の簡単な説明】
【図１】本発明の第１の原理構成を示すブロック図である。
【図２】本発明の第２の原理構成を示すブロック図である。
【図３】本発明の第１の実施例の構成を示すブロック図である。
【図４】本発明の第２の実施例の構成を示すブロック図である。
【図５】本発明の実施例に使用されるパラレルインタフェースと他の構成要素との関係を示すブロック図である。
【図６】本発明の実施例に使用されるシリアル／パラレルインタフェースの端子と汎用ポートの端子とが兼用になっている構成を示すブロック図である。
【図７】本発明の実施例に使用されるシリアルインタフェースの端子が切替可能になっている構成を示すブロック図である。
【図８】本発明の第３の実施例の構成を示すブロック図である。
【図９】本発明の第４の実施例の構成を示すブロック図である。
【図１０】本発明の第５の実施例の構成を示すブロック図である。
【図１１】本発明の第６の実施例の構成を示すブロック図である。
【図１２】本発明の第７の実施例の構成を示すブロック図である。
【図１３】従来のマイクロコントローラの評価方式を示すブロック図である。
【符号の説明】
１…データ保持部
１−１…第１のデータ保持部
１−２…第２のデータ保持部
２…処理部
２−１…第１の処理部
２−２…第２の処理部
３…記憶部
３−１…第１の記憶部
３−２…第２の記憶部
４…内部バス監視部
４−１…第１の内部バス監視部
４−２…第２の内部バス監視部
５…外部通信用インタフェース部
５−１…第１の外部通信用インタフェース部
５−２…第２の外部通信用インタフェース部
６…内部バス
６−１…第１の内部バス
６−２…第２の内部バス
７…周辺回路
７−１…第１の周辺回路
７−２…第２の周辺回路
８…オンボード書込インタフェース
８−１…第１のオンボード書込インタフェース
８−２…第２のオンボード書込インタフェース
９…評価用デバイス
９ａ−１…第１の評価用デバイス
９ａ−２…第２の評価用デバイス
９ｂ−１…第１の評価用ボード
９ｂ−２…第２の評価用ボード
１０…ＲＯＭ
１０−１…第１のＲＯＭ
１０−２…第２のＲＯＭ
２０…ＣＰＵ
２０−１…第１のＣＰＵ
２０−２…第２のＣＰＵ
３０…内蔵ＲＡＭ
３０−１…第１の内蔵ＲＡＭ
３０−２…第２の内蔵ＲＡＭ
４０…内部バス監視用ＲＡＭ
４０−１…第１の内部バス監視用ＲＡＭ
４０−２…第２の内部バス監視用ＲＡＭ
５０…シリアル／パラレルインタフェース回路
５０−１…第１のシリアル／パラレルインタフェース回路
５０−２…第２のシリアル／パラレルインタフェース回路
５１…シリアルインタフェース
５１−１…第１のシリアルインタフェース（第１のＳＩ）
５１−２…第２のシリアルインタフェース（第２のＳＩ）
５２…パラレルインタフェース
５２−１…第１のパラレルインタフェース（第１のＰＩ）
５２−２…第２のパラレルインタフェース（第１のＰＩ）
５３、５４…汎用ポート
５５、５６…セレクタ
５７…セレクタ
５８−２…第２のシリアルインタフェース（第２のＳＩ）
５９−１…第１のシリアルインタフェース（第１のＳＩ）
５９−２…第２のシリアルインタフェース（第２のＳＩ）
６０…アドレスデータバス
６０−１…第１のアドレスデータバス
６０−２…第２のアドレスデータバス
７０−１、７０−２…非同期通信用周辺回路
７１−１…非同期／同期通信兼用周辺回路
７１−２…非同期通信用周辺回路
９０…インサーキット・エミュレータ（ＩＣＥ）
９１−１…プログラム評価用デバイス
９１−２…システム評価用デバイス
９２−１…プログラム評価用ボード
９２−２…システム評価用ボード
９３−１〜９７−１…プログラム評価用デバイス
９３−２〜９７−２…システム評価用デバイス
１００…ＩＣＥ対応専用デバイス
１０２…ターゲットプローブ
１０４…ツールインタフェース
１０６…ＣＰＵ
１１０…システム評価用デバイス搭載部
【図１】
0003736980.tif 000002
【図２】
0003736980.tif 000003
【図３】
0003736980.tif 000004
【図４】
0003736980.tif 000005
【図５】
0003736980.tif 000006
【図６】
0003736980.tif 000007
【図７】
0003736980.tif 000008
【図８】
0003736980.tif 000009
【図９】
0003736980.tif 000010
【図１０】
0003736980.tif 000011
【図１１】
0003736980.tif 000012
【図１２】
0003736980.tif 000013
【図１３】
0003736980.tif 000014