(57)【特許請求の範囲】
【請求項１】
誘電体バリア放電によって発生する紫外光を利用して発光せしめる誘電体バリア放電蛍光ランプによる光源装置において、
該誘電体バリア放電蛍光ランプに給電する給電装置のインバータの発振器を周波数可変発振器とし、該周波数可変発振器の特定位相で、時間幅が概略一定の内部位相信号を発生させ、
外部同期信号により該周波数可変発振器の発振を初期化し、
該外部同期信号の有効期間と上記内部位相信号の有効期間とが重複する期間と重複しない期間の長さに応じて該周波数可変発振器への電圧を制御し、該周波数可変発振器の発振周波数を制御することにより、該周波数可変発振器の発振を位相ロックする
ことを特徴とする光源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、誘電体バリア放電によって発生する紫外光を利用して発光せしめる誘電体バリア放電蛍光ランプによる光源装置に関する。
【０００２】
【従来の技術】
誘電体バリア放電蛍光ランプを含む光源装置は、画像読み取り装置の光源等に使用されている。
図１０はプッシュプル方式のインバータ回路を用いた誘電体バリア放電蛍光ランプの点灯回路の構成例を示す図である。また、図１１は図１０に示すインバータ回路の動作を示す図である。
図１０において、１はランプ、２は昇圧トランスであり、昇圧トランス２の一次側巻線には、スイッチ素子Ｑ１、Ｑ２から構成されるインバータ回路３が接続されており、スイッチ素子Ｑ１、Ｑ２を交互にオンにすることにより昇圧トランス２の一次側に交流電圧が印加され、ランプ１が点灯する。
【０００３】
１１は鋸歯状波発振器であり、鋸歯状波発振器１１が出力する図１１（ａ）に示す鋸歯状波は、比較器Ｃｍｐに入力される。比較器Ｃｍｐは上記鋸歯状波と一定レベルの電圧Ｖｓを比較し、鋸歯状波が一定レベルの信号Ｖｓより大きくなると出力を発生する。このため、鋸歯状波が入力されているとき比較器Ｃｍｐからは図１１（ｂ）に示すように  所定の周期のパルス信号が出力される。このパルス信号は、ゲート信号生成回路４のフリップフロップＦＦのクロック端子ＣＬＫに入力され、フリップフロップＦＦはこのパルス信号により、図１１（ｃ）に示すように反転する。
フリップフロップＦＦの出力Ｑおよびその反転出力Ｑ’（図中ではＱの上に横線を付して示している、以下同じ）はそれぞれゲート回路Ｇ１，Ｇ２の一方の入力端子に入力され、また、前記比較器Ｃｍｐが出力するパルス信号は上記ゲート回路Ｇ１，Ｇ２の他方の入力端子に入力される。
【０００４】
したがって、ゲート回路Ｇ１，Ｇ２からは、図１１（ｄ）（ｅ）に示す２相のパルス信号が出力され、スイッチ素子Ｑ３，Ｑ４はこの２相のパルス信号により交互にオンとなる。そして、スイッチ素子Ｑ３，Ｑ４の出力はインバータ回路用ゲート信号ＧＵ，ＧＬとして、抵抗Ｒ１，Ｒ２を介して前記したスイッチ素子Ｑ１，Ｑ２のゲート端子に印加される。これにより、スイッチ素子Ｑ１，Ｑ２は交互にオンとなり、図１１（ｆ）に示すようにランプ１に電圧が印加されランプ１が点灯する。
【０００５】
【発明が解決しようとする課題】
誘電体バリア放電蛍光ランプ（以下ランプという）の発光は、連続光ではなくパルス発光であるため、これを画像読み取り装置の光源として使用とする場合、次のような問題が生ずる。
すなわち、ＣＣＤ等の画像入力手段の処理周期と、誘電体バリア放電蛍光ランプに給電する給電装置のインバータの発振が同期していない場合、ＣＣＤ等の画像入力手段の処理周期毎に画像読み取りに関与する発光パルス数が一定とならず、ＣＣＤ等の画像入力手段の処理周期毎に読み取り画像の明るさが変化する。この変化の様子は、ＣＣＤ等の画像入力手段の処理周期とインバータの発振とのビートによる周期的になり、その結果、読み取り画像が縞状のムラを含むものになってしまう。
【０００６】
フライバック方式のインバータ回路による給電装置を用いた場合には、ＣＣＤ等の画像入力手段の処理周期の特定位相（例えば読み取り周期の開始タイミング）を示す外部同期信号によって、インバータの発振器の発振を初期化することにより両者の同期が簡単に掛けられる。
しかし、フルブリッジ方式、ハーフブリッジ方式、プッシュプル方式のインバータ回路においては、外部同期信号により発振器を初期化し、両者の同期を取ろうとすると以下に説明するように種々の問題が生ずる。なお、上記フライバック方式、フルブリッジ方式、ハーフブリッジ方式等のインバータ回路の構成、およびその動作については、例えば本出願人が先に提案した特願平１０−７８５２９号等を参照されたい。
【０００７】
以下、これを前記図１０に示した点灯回路の場合について説明する。
（１）同期信号Ｓｙｎｃとインバータの発振器の発振位相は種々の要因により揺らぐ。両者が重ならない場合には、発光周期の揺らぎによる光量変動だけであるが、発振位相の揺らぎにより、外部同期信号と上記発振器の発振位相が重なると、ランプの光量が変化する。
例えば、図１０に示す点灯回路において、ＣＣＤ等の画像入力手段の処理周期とランプの発光を同期させるには、同図の点線に示すように鋸歯状波発振器に外部同期信号を入力し、外部同期信号によって鋸歯状波発振器の発振を初期化する必要がある。
【０００８】
ここで、上記外部同期信号Ｓｙｎｃが前記図１２（ａ）に示すタイミング（比較器ＣｍｐからフリップフロップＦＦを反転させるパルス信号が出力した後）で入力される場合、鋸歯状波発振器Ｏｃｓは、同図に示すように同期信号Ｓｙｎｃにより初期化され、所定時間後に発振を開始する。したがって、フリップフロップＦＦは図１２（ｃ）のように反転する。その結果、インバータ回路のスイッチ素子Ｑ１，Ｑ１’のゲート端子には図１２（ｄ）（ｅ）に示すようなゲート信号が入力され、ランプ１は前記図１１の場合と同様に点灯する。
【０００９】
これに対し、図１３に示すタイミングで外部同期信号Ｓｙｎｃが入力されると、図１３（ａ）に示すように、鋸歯状波が前記一定レベルの電圧Ｖｓに達する前に鋸歯状波発振器Ｏｃｓは初期化され、前記フリップフロップＦＦを反転させるパルス信号Ａが脱落する。このため、フリップフロップＦＦの出力は図１３（ｃ）に示すようになり、スイッチ素子Ｑ１、Ｑ２がオンになるタイミングは図１３（ｄ）（ｅ）に示すようになる。その結果ランプの光量は減少する。
【００１０】
通常、パルスの発振位相／周波数は種々の要因で揺らぐので、外部同期信号Ｓｙｎｃの周波数と上記鋸歯状波発振器の発振周波数を調整しておき、外部同期信号Ｓｙｎｃにより上記鋸歯状波発振器をある程度の頻度で同期化しても、発振器の発振位相と外部同期信号Ｓｙｎｃが重なる場合が生じる。
そして、発振器の発振位相と外部同期信号Ｓｙｎｃの揺らぎにより発振器の発振位相と外部同期信号Ｓｙｎｃが重なったり重ならなかったりすると、ランプの光量に変動が生じる。
【００１１】
（２）さらに、外部同期信号Ｓｙｎｃと鋸歯状波発振器の発振位相が重なると、図１４（ａ）〜（ｄ）に示すようにスイッチ素子Ｑ１（またはＱ２）のオン時間が短くなると、スイッチ素子Ｑ１（またはＱ２）に大きなサージ電圧が印加される。これは以下の理由による。
誘電体バリア放電蛍光ランプは電気回路的にはコンデンサとして動作し、ランプ印加電圧が変化している期間もしくは変化した直後のある期間のみ大きな電流が流れる。このため、スイッチ素子Ｑ１，Ｑ２にはオンになった直後に大きな電流が流れるが、その後は昇圧トランス２の１次側インダクタンスの大きさに依存してゆっくりと増加する電流、いわゆる励磁電流のみが流れ、この電流は上記スイッチ素子がオンになった直後に流れるパルス的な電流に比して非常に小さい。
【００１２】
すなわち、コンデンサとして動作するランプを充電するに必要な時間以上前記スイッチ素子Ｑ１、Ｑ２がオンであれば、スイッチ素子Ｑ１、Ｑ２をオフにする時点ではランプ電流は殆ど０となっている。
しかし、図１４に示すようにスイッチ素子Ｑ１、Ｑ２のオン時間が短くなると、ランプに電流が流れているときに、この電流をスイッチ素子Ｑ１、Ｑ２により遮断することになる。このため、スイッチ素子Ｑ１、Ｑ２に大きなサージ電圧が印加される。
【００１３】
ランプの光量を安定化する目的で、ランプ１に流れる電流や、インバータ回路３の入力電圧＋Ｖをフィードバック制御する回路が設けられる場合に（後述する）、前記フリップフロップを反転させるパルス信号が脱落したり、脱落しなかったりを繰り返すときには、フィードバック制御回路の不安定を引き起し、大きな光変動を生ずる。
上記問題は、プッシュプル方式のインバータ回路だけでなく、ハーフブリッジ、フルブリッジ方式のインバータ回路でも同様に発生する。
以上のように、プッシュプル、ハーフブリッジ、フルブリッジ方式等のインバータ回路においては、発振器を外部同期信号により初期化しようとすると、光量変動が生じたり、スイッチ素子にサージが生じたりするといった問題が発生する。
本発明は上記した事情に鑑みなされたものであって、光量変動を伴うことなく誘電体バリア放電蛍光ランプを外部同期信号に同期させて発光させることができ、画像読み取り装置の光源として使用するに好適な光源装置を提供することである。
【００１４】
【課題を解決するための手段】
上記課題を本発明においては次のように解決する。
誘電体バリア放電によって発生する紫外光を利用して発光せしめる誘電体バリア放電蛍光ランプによる光源装置において、該誘電体バリア放電蛍光ランプに給電する給電装置のインバータの発振器を周波数可変発振器とし、該周波数可変発振器の特定位相で、時間幅が概略一定の内部位相信号を発生させ、外部同期信号により該周波数可変発振器の発振を初期化し、該外部同期信号の有効期間と上記内部位相信号の有効期間とが重複する期間と重複しない期間の長さに応じて該周波数可変発振器への電圧を制御し、該周波数可変発振器の発振周波数を制御することにより、該周波数可変発振器の発振を位相ロックする。
【００１５】
本発明においては、上記のように、誘電体バリア放電蛍光ランプに給電する給電装置のインバータの発振器を周波数可変発振器とし、該周波数可変発振器からの発振信号を外部同期信号に位相ロックするように周波数可変発振器を制御しているので、ＣＣＤ等の画像入力手段の処理周期と、インバータ回路の発振を同期させることができ、ＣＣＤ等の画像入力手段の処理周期毎に画像読み取りに関与する発光パルス数が一定とすることができる。また、外部同期信号とインバータの発振器の発振位相が重なることによる前記図１３、図１４に示した光量変動を防止することができ、ＣＣＤ等の画像入力手段の処理周期毎に読み取り画像の明るさが変化することがない。
また、インバータの周波数可変発振器の発振の特定位相で、時間幅が概略一定の内部位相信号を発生させ、外部同期信号により発振器の発振を初期化し、外部同期信号の有効期間と内部位相信号の有効期間とが重複する期間と重複しない期間の長さに応じて周波数可変発振器の電圧を制御し、周波数発振器の発振周波数を制御することにより、分周器を用いることなくインバータの発振位相を外部同期信号に位相ロックすることができる。このため装置を安価に構成することができる。さらに、周波数可変発振器の発振周波数可変範囲に応じて、外部同期信号の周波数範囲が限定されることもない。
【００１６】
【発明の実施の形態】
図１は本発明の第１の実施例の光源装置の全体構成を示す図である。同図において、５はＤＣ電源であり、ＤＣ電源５が出力する直流電圧はインバータ回路３に給電され、インバータ回路３はこの直流電圧をスイッチングして交流に変換する。インバータ回路３が出力する交流電圧は、昇圧トランス２により昇圧され、誘電体バリア放電蛍光ランプ１に供給される。インバータ回路３としては、前記図１０に示したプッシュプル方式、あるいは、ハーフブリッジ方式、フルブリッジ方式等の各種方式のものを使用することができる。
４はゲート信号生成回路、１１は周波数可変発振器であり、ゲート信号生成回路４としては前記図１０に示したものと同様なフリップフロップを備えた回路を用いることができ、また、周波数可変発振器１１としては、例えばモトローラ社製のＩＣであるＭＣ４０２４を使用することができる。
ゲート信号生成回路４には、周波数可変発振器１１が出力する発振信号が入力され、インバータ回路３のスイッチ素子を駆動するゲート信号を生成する。
【００１７】
上記周波数可変発振器１１が出力する発振信号は、分周器１２で分周され、位相比較器１３に入力される。位相比較器１３は、分周器１２の出力と外部同期信号Ｓｙｎｃの位相を比較し、比較結果を誤差積分器として動作するローパスフィルタ１４に出力する。ローパスフィルタ１４は位相比較器１３の出力を積算し上記位相差に応じた出力を発生する。上記位相比較器１３とローパスフィルタ１４としては、これらをワンチップに内蔵させたモトローラ社製のＩＣであるＭＣ４０４４を使用することができる。
ローパスフィルタ１４の出力は周波数可変発振器１１の周波数制御入力端子に入力される。周波数可変発振器１１はローパスフィルタ１４の出力に応じた周波数で発振し、その結果、周波数可変発振器１１の発振信号は、外部同期信号Ｓｙｎｃの位相にロックされる。この構成により、周波数可変発振器１１は外部同期信号Ｓｙｎｃの周波数に対して分周器１２の分周比だけ逓倍された周波数で、かつ外部同期信号Ｓｙｎｃに同期して発振する。
【００１８】
図２は図１に示した実施例の動作を示す図であり、図２により図１に示した実施例の動作について説明する。
周波数可変発振器１１は図２（ａ）に示す発振信号を出力し、この発振信号は分周器１２で分周され、分周器１２は図２（ｂ）に示す出力を発生する。
図２（ｃ）に示すように外部同期信号Ｓｙｎｃが位相比較器１３に入力されると、位相比較器１３は同期信号Ｓｙｎｃ（例えばその立ち上がり）と周波数可変発振器１１の発振信号（例えばその立ち上がり）とを比較し、図２（ｄ）に示すようにその位相差に応じた出力を発生する。位相比較器１３の出力はローパスフィルタ１４に入力され、ローパスフィルタ１４は位相比較器１３の出力を積分し図２（ｅ）に示す出力を発生する。
ローパスフィルタ１４の出力は、周波数可変発振器１１の周波数制御入力端子に入力される。周波数可変発振器１１は周波数制御入力端子に入力される電圧に応じた周波数で発振する。
【００１９】
ここで、周波数可変発振器１１の発振信号が外部同期信号Ｓｙｃｎより遅れている場合、図２（ｅ）に示すようにローパスフィルタ１４の出力が上昇し、周波数可変発振器１１の発振周波数を上げ、また、周波数可変発振器１１の発振信号が外部同期信号Ｓｙｃｎより進んでいる場合には、図２（ｅ）に示すようにローパスフィルタ１４の出力が下降して周波数可変発振器１１の発振周波数を下げる。その結果、周波数可変発振器１１の発振信号の位相は外部同期信号に位相ロックされる。
【００２０】
一方、周波数可変発振器１１の発振信号は、ゲート信号生成回路５に入力され、ゲート信号生成回路５は、上記発振信号に基づき、インバータ回路３のスイッチ素子を駆動するゲート信号を出力する。
インバータ回路３のスイッチ素子はゲート信号に応じて開閉し、ＤＣ電源５が出力する直流電圧を交流電圧に変換する。インバータ回路３が出力する交流電圧は昇圧トランス２を介してランプ１に印加され、ランプ１が点灯する。
ゲート信号生成回路５に入力される発振信号の発振位相は、上記したように外部同期信号Ｓｙｎｃに位相ロックされるので、ランプ１の発光を外部同期信号Ｓｙｎｃに同期させることができ、また、前記したような外部同期信号Ｓｙｎｃと発振器の発振位相が重なることがないので、前記図１３、図１４に示した光量変動を防止することができる。
【００２１】
以上のように本実施例によれば、周波数可変発振器１１の発振が外部同期信号Ｓｙｎｃに位相ロックするように周波数可変発振器１１を制御しているため、ＣＣＤ等の画像入力手段の処理周期と、インバータ回路３の発振を同期させることができ、ＣＣＤ等の画像入力手段の処理周期毎に画像読み取りに関与する発光パルス数が一定となる。このためＣＣＤ等の画像入力手段の処理周期毎に読み取り画像の明るさが変化することがない。
【００２２】
ところで、上記第１の実施例のように分周器１２を設けると、周波数逓倍比を正確に決定することができる反面コスト高となる。また、周波数可変発振器１１の発振周波数可変範囲に応じて、外部同期信号の周波数範囲が限定され、さらに、外部同期信号の周波数可変範囲に応じて分周器１２の分周比を設定しなければならない欠点もある。
次に示す本発明の第２の実施例は、分周器を用いることなく周波数可変発振器の発振信号を外部同期信号に位相ロックするようにしたものである。
【００２３】
本発明の第２の実施例は、インバータの周波数可変発振器の発振の特定の位相で、時間幅が概略一定の内部位相信号を発生させ、外部同期信号により発振器の発振を初期化し、外部同期信号の有効期間のうち内部位相信号の有効期間と重複する期間は、周波数可変発振器の周波数を上げ、外部同期信号の有効期間のうち内部位相信号の有効期間と重複しない期間は、周波数可変発振器の周波数を下げることにより、外部同期信号に対して周波数可変発振器の発振を位相ロックするものである。
【００２４】
図３は本発明の第２の実施例を示す図であり、同図において、図１に示したものと同一のものには同一の符号が付されており、１は誘電体バリア放電蛍光ランプ、２は昇圧トランス、３はインバータ回路、４はゲート信号生成回路、５はＤＣ電源である。
１１は周波数可変発振器であり、周波数可変発振器１１は外部同期信号Ｓｙｎｃにより初期化される。周波数可変発振器１１が出力する発振信号はゲート生成回路４に供給されるとともに、該発振信号の特定位相において時間幅が略一定の内部位相信号を発生するパルス発生器２１に入力される。
【００２５】
パルス発生器２１の出力は、ゲート回路Ｇ１１、Ｇ１２の一方の入力端に入力され、また、ゲート回路Ｇ１１、Ｇ１２の他方の入力端には外部同期信号Ｓｙｎｃが入力される。ゲート回路Ｇ１１その両入力端がハイレベルのとき出力を発生し、またゲート回路Ｇ１２はパルス発生器２１の出力がローレベル、外部同期信号Ｓｙｎｃがハイレベルのとき出力を発生する。これらゲート回路Ｇ１１，Ｇ１２の出力はそれぞれ充電チャージポンプ２２、放電チャージポンプ２３を介して、電流積分回路２４に入力される。電流積分回路２４は、上記パルス発生器２１の出力と外部同期信号Ｓｙｎｃの位相差に応じた電圧を発生し、この電圧は周波数可変発振器１１の周波数制御端子に入力される。以下では、上記パルス発生器２１、ゲート回路Ｇ１１、Ｇ１２、充電チャージポンプ２２、放電チャージポンプ２３、電流積分回路２４から構成される回路を位相ロック回路２０という。
【００２６】
次に本実施例の動作について説明する。
周波数可変発振器１１の発振信号は、前記したようにゲート信号生成回路４に入力され、ゲート信号生成回路４は、上記発振信号に基づき、インバータ回路３のスイッチ素子を駆動するゲート信号を出力する。
インバータ回路３のスイッチ素子はゲート信号に応じて開閉し、ＤＣ電源５が出力する直流電圧を交流電圧に変換する。インバータ回路３が出力する交流電圧は昇圧トランス２を介してランプ１に印加され、ランプが点灯する。
一方、周波数可変発振器１１の発振信号は、パルス発生器２１に入力され、パルス発生器２１は、前記したように該発振信号の特定位相において時間幅が略一定の内部位相信号を発生する。
【００２７】
ゲート回路Ｇ１１は上記内部位相信号がハイレベルでかつ外部同期信号がハイレベルのとき出力を発生し、電流積分回路２４に対して充電チャージポンプ２２を働かせその出力を上昇させる。また、ゲート回路Ｇ１２は内部位相信号がローレベルでかつ外部同期信号がハイレベルのとき出力を発生し、電流積分回路２４に対して放電チャージポンプ２３を働かせ、その出力を減少させる。
このため、内部位相信号がハイレベルでかつ外部同期信号がハイレベルの期間と、内部位相信号がローレベルでかつ外部同期信号がハイレベルの期間が等しいときは、電流積分回路２４の出力電圧は変わらない。
一方、内部位相信号が外部同期信号より進み位相になると、内部位相信号がローレベルでかつ外部同期信号がハイレベルの期間の方が長くなり、電流積分回路２４の出力電圧は低下する。このため、周波数可変発振器１１の発振周波数は低下する。
【００２８】
したがって、内部位相信号がハイレベルでかつ外部同期信号がハイレベルの期間と、内部位相信号がローレベルでかつ外部同期信号がハイレベルの期間が等しくなる。
逆に、内部位相信号が外部同期信号より遅れ位相になると、内部位相信号がローレベルでかつ外部同期信号がハイレベルの期間の方が短くなり、電流積分回路２４の出力電圧は上昇する。このため、周波数可変発振器１１の発振周波数は上昇し、内部位相信号がハイレベルでかつ外部同期信号がハイレベルの期間と、内部位相信号がローレベルでかつ外部同期信号がハイレベルの期間が等しくなる。
以上のように、外部同期信号Ｓｙｎｃと内部位相信号の位相差に応じて周波数可変発振器１１の発振周波数が制御され、周波数可変発振器６の発振信号は外部同期信号に位相ロックされる。
【００２９】
本実施例においては、以上のように周波数可変発振器１１の発振が外部同期信号Ｓｙｎｃに位相ロックするように、周波数可変発振器１１を制御しているため、前記第１の実施例と同様、外部同期信号Ｓｙｎｃと発振器の発振位相が重なることがなく、前記図１３、図１４に示した光量変動を防止することができる。また、ＣＣＤ等の画像入力手段の処理周期と給電装置のインバータの発振が同期し、ＣＣＤ等の画像入力手段の処理周期毎に画像読み取りに関与する発光パルス数が一定となる。このためＣＣＤ等の画像入力手段の処理周期毎に読み取り画像の明るさが変化することがない。
また、分周器を用いることなく周波数可変発振器１１の発振信号を外部同期信号に位相ロックさせることができるので、安価に構成することができ、さらに、周波数可変発振器１１の発振周波数可変範囲に応じて、外部同期信号の周波数範囲が限定されることもない。
【００３０】
次に図４、図５により上記第２の実施例の具体的構成例について説明する。
図４は本実施例の光源装置の全体構成を示す図であり、図４中の位相ロック回路２０の回路構成を図５に示す。
本実施例のインバータ回路３、ゲート信号生成回路４の基本構成は前記図１０に示したものと同様である。なお、図４では、プッシュプル方式のものについて説明するが、インバータ回路３としては、前記したようにフルブリッジ方式あるいはハーフブリッジ方式等の回路等を用いることもできる。
【００３１】
まず、図４の各部の回路について説明する。
（１）チョッパ回路、ゲート生成回路およびインバータ回路
図４において、図示しないＤＣ電圧源から供給されるＤＣ電圧ＶｉはコンデンサＣ１、チョークコイルＣＨを介してＦＥＴ等を利用したスイッチ素子Ｑ５に接続される。
スイッチ素子Ｑ５がオン状態からオフ状態に変化したときに、チョークコイルＣＨに発生する誘導電圧は、昇圧されたＤＣ電圧ＶｊとしてダイオードＤ１を介して平滑コンデンサＣ２に蓄えられる。上記チョークコイルＣＨ、スイッチ素子Ｑ５、ダイオードＤ１、平滑コンデンサＣ２よりなるチョッパ回路は、一般に昇圧型チョッパ回路と呼ばれ、チョッパ回路用スイッチ素子Ｑ５には、コンデンサＣ３と抵抗Ｒ３等よりなるサージ吸収用のスナバ回路を設ける場合がある。
【００３２】
ＦＥＴ等を利用したスイッチ素子Ｑ１，Ｑ２、昇圧トランス２で前記図１０に示したプッシュプル方式のインバータ回路を構成しており、上記チョッパ回路の出力電圧Ｖｊは昇圧トランス２の１次側の中点タップに接続される。
そして、前記したように、スイッチ素子Ｑ１，Ｑ２が交互にオンとなることにより、前記図１１（ｆ）に示すようにランプ１に電圧が印加されランプ１が点灯する。
【００３３】
一方、周波数制御端子に印加される電圧に応じた周波数の鋸歯状波を発生する鋸歯状波発振器１１の出力は、比較器Ｃｍｐの一方の入力端子に入力される。比較器Ｃｍｐの他方の入力端子には、演算増幅器Ａｍｐよりの出力電圧Ｖｓが入力され、鋸歯状波発振器１１の出力鋸歯状波と前記演算増幅器Ａｍｐよりの出力電圧Ｖｓの高低関係に応じて、前記図１１（ｂ）に示したデューティサイクル比が変調された矩形波の発振信号が、比較器Ｃｍｐから出力される。
比較器Ｃｍｐから出力される発振信号は、フリップフロップＦＦ、ゲート回路Ｇ１，Ｇ２、スイッチ素子Ｑ３，Ｑ４から構成されるゲート信号生成回路４に入力され、これによりインバータ回路用ゲート信号ＧＵ，ＧＬが生成される。インバータ回路用ゲート信号ＧＵ，ＧＬは、それぞれ抵抗器Ｒ１，Ｒ２を介して、スイッチ素子Ｑ１，Ｑ２のゲート端子に入力される。
【００３４】
一方、チョッパゲート信号発生回路は、ダイオードＤ２，Ｄ３、抵抗器Ｒ４よりなる信号加算器を用いて構成され、これにインバータ回路用ゲート信号ＧＵ，ＧＬが入力されることにより、チョッパ回路用ゲート信号Ｇｃが生成される。なお、上記信号加算器によりチョッパ回路用ゲート信号Ｇｃを生成する方法は、インバータ回路用ゲート信号ＧＵ，ＧＬに同期した信号を生成する方法のうちでも、最も簡単なものの一つである。
チョッパ回路用ゲート信号Ｇｃは、トランジスタＱ６，Ｑ７よりなるバッファ回路、コンデンサＣ４と抵抗器Ｒ５よりなる微分回路および抵抗器Ｒ６を介して、前記チョッパ回路用スイッチ素子Ｑ５のゲート端子に入力される。
なお、上記トランジスタＱ６，Ｑ７よりなるバッファ回路、コンデンサＣ４と抵抗器Ｒ５よりなる微分回路は、チョッパ回路用スイッチ素子Ｑ５がオフ時損失が発生し易いために、これを低減する目的で付加したもので、必要に応じて省略することができる。
【００３５】
上記したインバータ回路のスイッチ素子Ｑ１，Ｑ２、比較器Ｃｍｐ、ゲート信号生成回路４の動作は前記図１１に示したものと同様であり、以下、簡単に本実施例のインバータの動作および上記チョッパ回路の動作について説明する。なお、上記インバータの動作および上記チョッパ回路の動作の詳細は前記した特願平１０−７８５２９号に記載されており、これを参照されたい。
図４において、２つのインバータ回路用ゲート信号ＧＵ，ＧＬのうちの何れか一方がハイレベルのときは、チョッパ回路用ゲート信号Ｇｃがハイレベルとなっている。このため、チョッパ回路用ゲート信号Ｇｃの周波数は、回路動作の周波数、すなわち、前記インバータ回路のスイッチ素子Ｑ１，Ｑ２それぞれの周波数の２倍になっている。
【００３６】
チョッパ回路用ゲート信号Ｇｃがハイレベルのときは、前記チョッパ回路用スイッチ素子Ｑ５がオンになることにより、前記チョークコイルＣＨの電流が増加し、チョークコイルＣＨには磁気エネルギーが蓄積されてゆく。前記チョッパ回路用ゲート信号Ｇｃがローレベルになると、前記チョッパ回路用スイッチ素子Ｑ５がオフになって、前記チョークコイルＣＨの電流が減少することにより、チョークコイルＣＨに蓄積された磁気エネルギーが、電気エネルギーとして前記平滑コンデンサＣ２に充電される。
【００３７】
一方、２つのインバータ回路用ゲート信号ＧＵ，ＧＬのうちの何れか一方がハイレベルとなると、スイッチ素子Ｑ１，Ｑ２のうちの対応する一方がオンになり、昇圧トランス２の２次側において、ランプ印加電圧波形は、極性が逆転する方向に向けて急峻に変化する。そしてランプ１で放電が発生する。
前記のように、ランプ１は基本的に全体としてコンデンサとして動作するため、２つのインバータ回路用スイッチ素子Ｑ１，Ｑ２のうちの一方がオンになった直後には、スイッチ素子Ｑ１またはＱ２およびランプ１にパルス的な電流が流れるが、放電が終了後は、ランプには有意な電流は流れない。
【００３８】
したがって、放電が終了後は、２つのインバータ回路用スイッチ素子Ｑ１，Ｑ２のうち一方がオンであっても、スイッチ素子Ｑ１，Ｑ２には、昇圧トランス２の１次側インダクタンスの大きさに依存してゆっくりと増加する電流、いわゆる励磁電流が流れるのみで、これは、前記のインバータ回路用スイッチ素子がオンになった直後に流れるパルス的な電流に比して非常に小さい。
つまり、スイッチ素子Ｑ１，Ｑ２がオンになった直後に流れるパルス的な電流が終了後は、前記平滑コンデンサＣ２から流し出される電荷は少ないため、前記チョッパ回路出力電圧はほぼ一定である。
【００３９】
（２）ランプ投入電力のフィードバック安定化回路
図４に示す回路においては、ランプ投入電力のフイードバック安定化制御機能が含まれており以下これを簡単に説明する。
ゲート信号発生回路等やフイードバック安定化制御等の制御回路のための電源は、ダイオードＤ５とコンデンサＣ５により、チョッパ回路の動作に伴う急峻な電源ピーク電流の影響が低減され、基準電圧源ＶＲｅｇに供給される。基準電圧源ＶＲｅｇの出力側にはコンデンサＣ６が接続されており、基準電圧源ＶＲｅｇは、フイードバック安定化制御のための基準電圧Ｖｒｅｆを発生する。
【００４０】
一方、ダイオードＤ６、コンデンサＣ７、可変抵抗器ＶＲ１、抵抗器７によりフイードバック安定化制御対象としてチョッパ回路出力電圧Ｖｊが検出される。
ダイオードＤ６、コンデンサＣ７はピークホールド回路を構成しており、これによりチョッパ回路出力電圧Ｖｊのリプルが除去される。
検出されたチョッパ回路出力電圧は、前記演算増幅器Ａｍｐの非反転入力端子に入力される。一方、基準電圧源ＶＳの出力電圧が抵抗器Ｒ８，Ｒ９により分圧され、前記演算増幅器Ａｍｐの反転入力端子に入力される。演算増幅器Ａｍｐには、誤差積分回路として動作させるためのフィードバックコンデンサＣ８が出力端子と反転入力端子の間に接続されている。
【００４１】
本実施例においては、上記構成のフイードバック安定化制御のための回路構成を備えており、前記演算増幅器Ａｍｐの非反転入力端子への入力電圧が反転入力端子への入力電圧よりも高い場合は演算増幅器Ａｍｐの出力電圧が上昇する。
このため、前記比較器Ｃｍｐよりの発振信号のデューティサイクル比が低下、すなわち両方のゲート信号がローレベルである期間が増加し、チョッパ回路用スイッチ素子Ｑ５がオンである期間のデューティサイクル比が低下する。これにより、チョッパ回路出力電圧Ｖｊが低下する。
また反対に、前記演算増幅器Ａｍｐの非反転入力端子への入力電圧が反転入力端子への入力電圧よりも低い場合は、逆にチョッパ回路出力電圧Ｖｊが上昇する。
【００４２】
すなわち、チョッパ回路の出力電圧Ｖｊが一定に制御され、結果としてランプ投入電力が一定にフィードバック安定化制御される。また、前記可変抵抗器ＶＲ１を調整することによりランプ投入電力を増減することができる。
なお、上記フイードバック動作に伴って、発振信号デューティサイクル比が変動し、その結果、インバータ回路用スイッチ素子Ｑ１，Ｑ２のデューティサイクル比が変動する。しかし、前記したようにランプ１は基本的にコンデンサとして動作するため、スイッチ素子Ｑ１，Ｑ２のうちの一方がオンになった直後には、パルス的な電流が流れるものの、放電が終了後はランプには有意な電流は流れない。このため上記デューティサイクル比の変動はランプの放電自体やランプ投入電力に関して問題にはならない。
ただし、これが問題になる場合は、例えば本出願人が先に提案した特願平１１−１０５８８４号の発明を利用して解決することができる。
【００４３】
図４の実施例の光源装置を構成するために用いた回路素子のうち、前記鋸歯状波発振回路１１、電圧比較器Ｃｍｐ、演算増幅器Ａｍｐ、フリップフロップＦＦ、ゲート回路Ｇ１１，Ｇ１２、トランジスタＱ３，Ｑ４、基準電圧源Ｖｓ等が１パッケージに収納された集積回路ＩＣ７（図６に記載）が市販されており（例えば、テキサスインスツルメンツ社製ＴＬ４９４）、これを用いることにより、上記回路は非常に少ない部品点数で製作することができる。
【００４４】
（３）位相ロック回路
前記した鋸歯状波発振器１１の発振周波数は、その周波数制御端子に入力される電圧により制御され、その発振位相が外部同期信号Ｓｙｎｃに同期するように制御される。このため、本実施例においては図４に示すように位相ロック回路２０が設けられている。
図４に示す鋸歯状波発振器１１の周波数制御端子には、トランジスタＱ８が接続されており、位相ロック回路２０が出力する周波数制御信号ＦＣは上記トランジスタＱ８に入力される。鋸歯状波発振器１１の発振周波数は、上記周波数制御信号ＦＣの大きさに応じて制御される。また、鋸歯状波発振器１１には発振周波数を定める外付けのコンデンサＣ９が取り付けられおり、このコンデンサＣ９を放電させることにより鋸歯状波発振器１１の発振は初期化される。
【００４５】
図５は上記位相ロック回路２０の構成を示す図である。
初期化信号Ｓｙｎｃは図５の同期信号入力端子Ｓｙｎｃに入力されるとともに、図４に示すスイッチ素子Ｑ９に入力される。また、鋸歯状波発振器１１の発振信号が図５に示す位相ロック回路２０の入力端子Ｏｓｃに入力される。
図５に示す位相ロック回路２０は前記図３に示した位相ロック回路と同様の機能を有し、図３の位相ロック回路が有するパルス発生器２１に相当する回路（図５のＩＣ１，コンデンサＣ１１，ＩＣ２等からなる回路）、ゲート回路Ｇ１１，Ｇ１２に相当する回路（図５のダイオードＤ１３，Ｄ１４からなる論理回路）、充電チャージポンプ２２、放電チャージポンプ２３に相当する回路（図５のダイオードＤ１５，１６からなる回路）、電流積分回路２４に相当する回路（コンデンサＣ１２等からなる回路）を備えている。そして、前記図３で説明したのと同様に動作して鋸歯状波発振器１１の発振位相を初期化信号Ｓｙｎｃによりロックする。さらに、図５に示す位相ロック回路２０は、起動／停止回路３０を備えており、起動信号ＡＣＴをローレベルにすることにより動作を停止する。
【００４６】
図６は上記図４、図５に示した位相ロック回路２０および鋸歯状波発振器１１からなる回路を１枚にまとめて示したものであり、図４、図５に示したものと同一ものには同一の符号を付している。以下、図６により位相ロック回路について説明する。なお、図６中において、鋸歯状波発振器はＩＣ７中の１１で示すブロックである。
図６において、３０は起動／停止回路であり、起動信号ＡＣＴ＊がハイレベル（この状態が停止状態）であると、起動／停止回路３０の出力ＡＣＴはローレベルとなり、論理反転回路ＩＣ６の出力はハイレベルとなる。その結果、ダイオードＤ１１，Ｄ１２を介して抵抗Ｒ１３，Ｒ１５の出力側がハイレベルにクランプされ、回路の制御動作は停止する。一方、起動信号ＡＣＴ＊がローレベルになると、起動／停止回路３０の出力ＡＣＴはハイレベル、論理反転回路ＩＣ６の出力はローレベルとなり、回路は動作可能な状態となる。以下、上記起動信号ＡＣＴ＊がローレベルで、回路が動作可能な状態であるとして回路動作を説明する。
【００４７】
鋸歯状波発振器１１からの発振信号が論理反転回路ＩＣ１に入力され、論理反転回路ＩＣ１は鋸歯状波の発振信号の振幅が一定レベルを越えるとローレベルの出力を発生する。論理反転回路ＩＣ１が出力するパルス信号は、コンデンサＣ１１と抵抗Ｒ１２からなる微分回路で微分され抵抗Ｒ１１を介して論理反転回路ＩＣ２に入力される。論理反転回路ＩＣ２は、上記微分回路が出力する微分波形が一定のレベルを越えるとローレベルの出力を発生する。すなわち、論理反転回路ＩＣ２からは、パルス幅が略一定で、周波数が上記鋸歯状波発振器１１の発振周波数に等しいパルス信号が出力される。
このパルス信号はさらに論理反転回路ＩＣ３により反転される。上記論理反転回路ＩＣ１、微分回路、…、論理反転回路ＩＣ３から構成される回路は、前記図３のパルス発生器２１に相当しており、以下、論理反転回路ＩＣ３が出力するパルス信号を内部位相信号と呼ぶ。
【００４８】
論理反転回路ＩＣ３の出力側には抵抗Ｒ１４とダイオードＤ１３が接続され、ダイオードＤ１３のカソード側は抵抗Ｒ１５に接続される。また、抵抗Ｒ１４の出力側にはダイオードＤ１４が接続されおり、ダイオードＤ１４のカソード側は後述する論理反転回路ＩＣ５の出力側に接続される。
一方、論理反転回路ＩＣ４の入力には、外部同期信号Ｓｙｎｃが入力される。なお、外部同期信号Ｓｙｎｃは、幅０．５〜４μｓの正論理パルスである。
外部同期信号Ｓｙｎｃが入力されていないときは（ローレベルのとき）、論理反転回路ＩＣ４の出力はハイレベル、論理反転回路ＩＣ４の出力側に接続された論理反転回路ＩＣ５の出力はローレベルとなり、また、外部同期信号Ｓｙｎｃが入力されると（ハイレベルになると）、論理反転回路ＩＣ４の出力はローレベル、論理反転回路ＩＣ５の出力はハイレベルとなる。
【００４９】
論理反転回路ＩＣ４の出力は、抵抗Ｒ１５を介してダイオードＤ１３のカソード側に接続される。また、論理反転回路ＩＣ５の出力は、トランジスタＱ８の制御入力端に接続されており、外部同期信号ＳｙｎｃがハイレベルとなるとトランジスタＱ８はオンとなり、コンデンサＣ９が放電する。その結果、鋸歯状波発振器１１は初期化される。
外部同期信号Ｓｙｎｃが入力されていないとき（ローレベルのとき）、論理反転回路ＩＣ４の出力はハイレベル、論理反転回路ＩＣ５の出力はローレベルであり、前記論理反転回路ＩＣ３の出力側はローレベルにクランプされる。このため、論理反転回路ＩＣ３が出力する内部位相信号はダイオードＤ１５には入力されない。
【００５０】
一方、外部同期信号Ｓｙｎｃが入力されると（ハイレベルになると）、論理反転回路ＩＣ４の出力はローレベル、論理反転回路ＩＣ５の出力はハイレベルとなる。ここで、内部位相信号（論理反転回路ＩＣ３の出力）がハイレベルであると、論理反転回路ＩＣ３から抵抗Ｒ１４を介してダイオードＤ１５に電流が流れ込む。また、論理反転回路ＩＣ３の出力がハイレベルのため、ダイオードＤ１６のカソード側の電位はダイオードＤ１３を介してハイレベルとなる。このため、ダイオードＤ１５，Ｄ１６の接続点に接続されているコンデンサＣ１２が充電される。なお、このとき論理反転回路ＩＣ４の出力側はローレベルであるが、論理反転回路ＩＣ４の出力側には抵抗Ｒ１５が接続されているので、論理反転回路ＩＣ３の出力側がローレベルになることはない。
【００５１】
また、外部同期信号Ｓｙｎｃがハイレベル（論理反転回路ＩＣ４の出力がローレベル）のとき、内部位相信号がローレベル（論理反転回路ＩＣ３の出力がローレベル）になると、ダイオードＤ１５のアノード側の電位はローレベルとなり、ダイオードＤ１６、抵抗Ｒ１５を介して論理反転回路ＩＣ４に電流が流れ込む。このため、ダイオードＤ１５，Ｄ１６の接続点に接続されているコンデンサＣ１２が放電する。
【００５２】
すなわち、上記論理反転回路ＩＣ１３，ＩＣ４，ＩＣ５、ダイオードＤ１３，Ｄ１４，Ｄ１５，Ｄ１６等から構成される回路は、前記図３に示した、ゲートＧ１１，Ｇ１２、充電チャージポンプ２２、放電チャージポンプ２３として機能し、コンデンサＣ１２は図３に示した電流積分回路２４として機能する。
コンデンサＣ１２の電圧はトランジタスＱ９に入力され、トランジスタＱ９の出力電圧により鋸歯状波発振器１１の発振周波数が制御される。また、トランジスタＱ９と並列に可変抵抗ＶＲ２が接続されており、可変抵抗ＶＲ２により鋸歯状波発振器１１の発振周波数を調整することができる。
【００５３】
図７、図８、図９は図６の動作を示す波形図であり、以下、図６〜図９により本実施例の位相ロック動作について説明する。
（１）位相整合状態時の動作
図７は鋸歯状波発振器１１の発振位相と外部同期信号Ｓｙｎｃが位相整合状態にあるときの動作波形図である。なお、同図中の（１）〜（１３）は図６中の（１）〜（１３）における波形を示している。
鋸歯状波発振器１１は図７（１）に示す鋸歯状波を出力する。この発振信号は論理反転回路ＩＣ１に入力され、論理反転回路器ＩＣ１は、発振信号の振幅が所定値よりローレベルのときハイレベルの出力を発生する。したがって論理反転回路ＩＣ１からは図７（２）に示すパルス信号が出力される。
【００５４】
コンデンサＣ１１、抵抗Ｒ１２から構成される微分回路は、図７（２）に示すパルス信号を微分し、その出力波形は図７（３）に示すようになる。論理反転回路ＩＣ２は、図７（３）に示す微分波形の振幅が所定レベルを越えるとローレベルの出力を発生するので、論理反転回路ＩＣ２からは図７（４）に示すパルス信号が出力される。
起動／停止信号ＡＣＴ＊がローレベル（起動状態）で論理反転回路ＩＣ６の出力が図７（１３）に示すようにローレベルであると、論理反転回路ＩＣ２の出力は抵抗Ｒ１３を介して論理反転回路ＩＣ３に入力され、論理反転回路ＩＣ３の入力側、出力側の波形は図７（５）（６）に示すようになる。なお、図７（６）の波形を前記したように内部位相信号と呼ぶ。
【００５５】
上記のように図７（２）に示すパルス信号を微分して、微分波形を論理反転回路ＩＣ２において所定値と比較し、図７（４）に示すパルス信号を生成することにより、鋸歯状波発振器１１の発振周波数に依存しない略一定幅のパルス信号を生成することができる。なお、上記のような微分回路と論理反転回路を用いる代わりに、モノステーブルマルチバイブレータ等を用いて一定幅のパルスを生成するようにしてもよい。
ここで、図７に示すように鋸歯状波が立ち下がってからτ時間後に同期信号Ｓｙｎｃが入力されると、前記したように、図６のトランジスタＱ８がオンになり、コンデンサＣ９が放電し、鋸歯状波発振器１１は初期化される。またこれとともに、論理反転回路ＩＣ４の出力は図７（７）に示すようにローレベル、論理反転回路ＩＣ５の出力は図７（８）に示すようにハイレベルとなる。
【００５６】
このとき、図７（６）に示すように内部位相信号（論理反転回路ＩＣ３の出力）がハイレベルであると、前記したように充電チャージポンプを構成するダイオードＤ１５のアノード側の電位は図７（９）に示すように上昇する。このため、ダイオードＤ１５を介して電流積分回路を構成するコンデンサＣ１２に図７（１１）に示す電流が流れ込み、コンデンサＣ１２の電位は図７（１２）に示すように上昇する。
次に、外部同期信号がハイレベルのとき、図７（６）に示すように内部位相信号がローレベル（論理反転回路ＩＣ３の出力がローレベル）になると、ダイオードＤ１５のアノード側の電位は図７（９）に示すように低下する。一方、論理反転回路ＩＣ４の出力側は図７（７）に示すようにローレベルであり、ダイオードＤ１６のカソード側の電位はローレベルであるので、ダイオードＤ１６を介して電流積分回路を構成するコンデンサＣ１２から電流が流れ出し、コンデンサＣ１２の電位は図７（１２）に示すように低下する。
【００５７】
ここで、外部同期信号Ｓｙｎｃがハイレベルでかつ内部位相信号〔図７（６）〕がハイレベルの期間と、外部同期信号Ｓｙｎｃがハイレベルでかつ内部位相信号がローレベルの期間が等しい場合には、コンデンサＣ１２の充電電流と放電電流の積分値は等しくなり、図７（１２）に示すようにコンデンサＣ１２の電位は上昇した後、同じ量だけ低下する。このため、鋸歯状波発振器１１の周波数制御端子に入力される電圧は変わらず、鋸歯状波発振器１１の発振周波数は変わらない。
すなわち、鋸歯状波発振器１１の発振位相と外部同期信号Ｓｙｎｃが位相整合状態にあるときは、図７に示すように、鋸歯状波発振器１１の発振位相と外部同期信号Ｓｙｎｃが所定の位相関係になるように動作し、この状態を定常的に継続する。
【００５８】
（２）位相進み状態のときの動作
図８は鋸歯状波発振器１１の発振位相が外部同期信号Ｓｙｎｃより位相進み状態にあるときの動作波形図である。なお、同図中の（１）〜（１３）は図６中の（１）〜（１３）における波形を示している。
何らかの原因により鋸歯状波発振器１１の発振位相が外部同期信号Ｓｙｎｃより位相進み状態になると、図８に示すように、外部同期信号Ｓｙｎｃがハイレベルでかつ内部位相信号〔図８（６）〕がハイレベルの期間より、外部同期信号Ｓｙｎｃがハイレベルでかつ内部位相信号がローレベルの期間の方が長くなる。
【００５９】
電流積分回路を構成するコンデンサＣ１２は、前記したように外部同期信号Ｓｙｎｃがハイレベルでかつ内部位相信号〔図８（６）〕がハイレベルの期間に充電され、外部同期信号Ｓｙｎｃがハイレベルでかつ内部位相信号がローレベルの期間に放電されるので、この場合には、コンデンサＣ１２の充放電電流は図８（１１）のようになり、コンデンサＣ１２の電位は図８（１２）のように低下する。このため、鋸歯状波発振器１１の発振周波数は低下し、外部同期信号Ｓｙｎｃに対する鋸歯状波発振器１１の発振位相の進み量が減少する。
【００６０】
その結果、外部同期信号Ｓｙｎｃと鋸歯状波発振器１１の発振位相は図７に示す位相整合状態に戻る。
逆に、鋸歯状波発振器１１の発振位相が外部同期信号Ｓｙｎｃより遅れ位相になると、鋸歯状波発振器１１の発振周波数が上昇し、外部同期信号Ｓｙｎｃに対する鋸歯状波発振器１１の発振位相の遅れ量が減少する。
このため、外部同期信号Ｓｙｎｃと鋸歯状波発振器１１の発振位相は図７に示す位相整合状態に戻る。
【００６１】
（３）停止状態
図９は起動／停止信号ＡＣＴ＊がハイレベルで、停止状態にあるときの各部の動作波形を示す図である。なお、同図中の（１）〜（１３）は図６中の（１）〜（１３）における波形を示している。
起動／停止信号ＡＣＴがハイレベルであると、論理反転回路ＩＣ６の出力は図９（１３）に示すようにハイレベルとなる。このため、ダイオードＤ１１を介して論理反転回路ＩＣ３の入力側は図９（５）に示すようにハイレベルとなり、論理反転回路ＩＣ３の出力側は図９（６）に示すようにローレベルとなる。また、同様に、ダイオードＤ１２を介してダイオードＤ１６カソード側の電位は図９（１０）に示すようにハイレベルとなる。したがって、同期信号Ｓｙｎｃが入力されてもコンデンサＣ１２への充電（放電）電流は流れない。
【００６２】
この状態では、鋸歯状波発振器１１の周波数制御端子には抵抗Ｒ１６、Ｒ１７の分圧比により定まる電圧が印加され、鋸歯状波発振器１１はこの電圧で定まる周波数で発振する。
そして、起動／停止信号ＡＣＴ＊がローレベルとなり、外部同期信号Ｓｙｎｃが入力されると図７、図８で説明したような制御動作が行われ、鋸歯状波発振器１１の発振位相が外部同期信号Ｓｙｎｃに位相ロックされるように制御される。
【００６３】
なお、本発明は、ランプ１に封入する放電用ガスとしてネオンやアルゴン、クリプトン、キセノン、ラドン等の希ガス以外にも、これらと弗素や塩素、臭素等のハロゲンの混合物や化合物を用い、エキシマ発光によって紫外線等を生成する、所謂誘電体バリア放電エキシマランプにおいても適用可能である。また、水銀などの金属蒸気、または、メタルハライドと呼ばれるような、これら金属蒸気とハロゲンの混合物や化合物であっても有効に作用し、放電用ガスとして如何なるものを使用したものであるかについて、全く無関係に応用可能である。
【００６４】
また、言うまでも無いが、実施例で説明した回路動作の詳細事項、例えば、信号の極性であるとか、具体的な回路素子の選択や追加、省略、或いは素子の入手の便や経済的理由に基づく変更などの創意工夫は、実際の装置の設計業務において、精力的に遂行されることを前提としている。
とりわけ、外部より入力される同期信号Ｓｙｎｃについて、そのパルス幅が不都合であったり、パルス幅が変動する可能性のある場合に、モノステーブルマルチバイブレータを挿入して、これを一定の適当なパルス幅を有するものに整形したり、極性が不都合である場合に、論理反転回路を挿入して補正するような事項は、本発明の範囲内である。
【００６５】
【発明の効果】
以上説明したように、本発明においては、該誘電体バリア放電蛍光ランプに給電する給電装置のインバータの発振器を周波数可変発振器とし、該周波数可変発振器からの発振信号を外部同期信号に位相ロックするように周波数可変発振器を制御しているので、ランプの発光と外部同期信号を同期させることができる。また、外部同期信号と発振器の発振位相が重なることによる光量変動を防止することができる。
このため、ＣＣＤ等の画像入力手段の処理周期毎に画像読み取りに関与する発光パルス数が一定とすることができ、ＣＣＤ等の画像入力手段の処理周期毎に読み取り画像の明るさが変化することがない。
また、インバータの周波数可変発振器の発振の特定位相で、時間幅が概略一定の内部位相信号を発生させ、外部同期信号の有効期間と内部位相信号の有効期間とが重複する期間と重複しない期間の長さに応じて周波数発振器の発振周波数を制御することにより、分周器を用いることなくインバータの発振位相を外部同期信号に位相ロックすることができる。このため装置を安価に構成することができる。また、周波数可変発振器の発振周波数可変範囲に応じて、外部同期信号の周波数範囲が限定されることもない。
【図面の簡単な説明】
【図１】本発明の第１の実施例の光源装置の全体構成を示す図である。
【図２】図１に示した実施例の動作を示す図である。
【図３】本発明の第２の実施例を示す図である。
【図４】本発明の第２の実施例の詳細構成を示す図である。
【図５】図４における位相ロック回路の構成を示す図である。
【図６】図４の鋸歯状波発振器と図４の位相ロック回路を合わせて示す図である。
【図７】図６に示す回路の位相整合状態における各部の波形を示す図である。
【図８】図６に示す回路の位相進み状態における各部の波形を示す図である。
【図９】図６に示す回路の停止状態における各部の波形を示す図である。
【図１０】プッシュプル方式のインバータ回路による誘電体バリア放電蛍光ランプの点灯回路の構成例を示す図である。
【図１１】図１０の動作を示す図である。
【図１２】外部同期信号とインバータの発振位相が重なっていない状態を説明する図である。
【図１３】外部同期信号とインバータの発振位相が重なった状態を説明する図である。
【図１４】外部同期信号とインバータの発振位相が重なりインバータのスイッチ素子オン時間が短くなった状態を示す図である。
【符号の説明】
１      誘電体バリア放電蛍光ランプ
２      昇圧トランス
３      インバータ回路
４      ゲート信号生成回路
５      ＤＣ電源
１１    周波数可変発振器
１２    分周器
１３    位相比較器
１４    ローパスフィルタ
２１    パルス発生器
Ｇ１１，Ｇ１２  ゲート回路
２２    充電チャージポンプ
２３    放電チャージポンプ
２４    電流積分回路
２０    位相ロック回路
【図１】
0003736201.tif 000002
【図２】
0003736201.tif 000003
【図３】
0003736201.tif 000004
【図４】
0003736201.tif 000005
【図５】
0003736201.tif 000006
【図６】
0003736201.tif 000007
【図７】
0003736201.tif 000008
【図８】
0003736201.tif 000009
【図９】
0003736201.tif 000010
【図１０】
0003736201.tif 000011
【図１１】
0003736201.tif 000012
【図１２】
0003736201.tif 000013
【図１３】
0003736201.tif 000014
【図１４】
0003736201.tif 000015