(57)【特許請求の範囲】
【請求項１】
電子部品が搭載されるケース基板の製造方法であって、ケース基板本体層を構成するための低温焼結可能な誘電体セラミックス材料からなる未焼成の板状の成形体を用意する工程と、
前記成形体の少なくとも一方面に金属ペーストを電極形状に応じて印刷する工程と、
前記電極の一部を覆うように未焼成のガラスセラミックス層を形成する工程と、
前記成形体、金属ペースト及び未焼成のガラスセラミックス層を同時焼成する工程とを備えることを特徴とする、ケース基板の製造方法。
【請求項２】
前記未焼成の成形体の上面に前記金属ペースト及び前記ガラスセラミックス層を形成し、下面に未焼成の第２のガラスセラミックス層を形成し、上記同時焼成する工程において焼成することを特徴とする、請求項１に記載のケース基板の製造方法。
【請求項３】
前記ガラスセラミックス層が、アノーサイト系結晶化ガラス、フォルステライト系結晶化ガラス、コージェライト系結晶化ガラス、またはセルシアン系結晶化ガラス、もしくはこれらの結晶化ガラスとセラミックス粉末との複合体、または非結晶化ガラスとセラミックス粉末との複合体により構成されている、請求項１または２に記載のケース基板の製造方法。
【請求項４】
請求項１〜３のいずれか１項に記載のケース基板の製造方法より得られたケース基板と、
前記ケース基板上に搭載された圧電共振子と、
前記圧電共振子を囲繞するようにして前記ケース基板のガラスセラミックス層に接合された導電性キャップとを備えることを特徴とする、圧電共振部品。
【請求項５】
前記ケース基板のケース基板本体層が誘電体からなり、該ケース基板本体層にコンデンサを構成するために複数の容量電極が形成されている、請求項４に記載の圧電共振部品。
【請求項６】
前記ケース基板の上面に形成されたガラスセラミックス層が矩形枠状の形状を有する、請求項４または５に記載の圧電共振部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、チップ型電子部品のパッケージを構成するためのケース基板の製造方法並びに該ケース基板を用いた圧電共振部品に関する。
【０００２】
【従来の技術】
従来、圧電共振素子を用いたチップ型圧電共振部品が種々が得られている。圧電共振子では、圧電振動部が振動するために、圧電共振子の振動を妨げないようにしてパッケージングする必要がある。
【０００３】
図６は、従来のチップ型圧電共振部品の一例を示す分解斜視図である。
このチップ型圧電共振部品では、アルミナなどの絶縁性セラミックスからなるケース基板５１が用いられている。ケース基板５１の上面には、外部との電気的接続のための電極５２〜５４が形成されている。また、ケース基板５１の上面には、矩形枠状に絶縁ガラス層５５が形成されている。
【０００４】
ケース基板５１上には、導電性接着剤５６，５６，５６を介してコンデンサ５７が接合される。また、コンデンサ５７上に厚み滑りモードを利用した圧電共振子５８が図示しない導電接着剤を用いて接合される。
【０００５】
さらに、上記コンデンサ５７及び圧電共振子５８からなる積層構造を囲繞するように、金属キャップ５９が接着剤６０を用いてケース基板５１の上面に接合されている。
【０００６】
上記矩形枠状の絶縁ガラス層５５は、金属キャップ５９と、電極５２，５４との短絡を防止するために設けられている。
図７は、従来のチップ型圧電共振部品の他の例を説明するための分解斜視図である。このチップ型圧電共振部品では、誘電体よりなるケース基板６１が用いられている。ケース基板６１は誘電体からなり、３端子型コンデンサを構成するための３つの容量電極を有する。ケース基板６１の上面には、電極６２，６３が、側面には電極６４が形成されている。これらの電極６２〜６４間に３端子型コンデンサが構成されている。
【０００７】
ケース基板６１の上面には、導電性接着剤６５，６５を介して厚み滑りモードを利用した圧電共振子６６が接合される。そして、圧電共振子６６を囲繞するように、金属キャップ６７がケース基板６１の上面に接合される。この場合、金属キャップ６７と電極６２，６３との短絡を確実に防止するために、金属キャップ６７に予め絶縁剤６９を塗布し、硬化させた後、絶縁性接着剤６８を用いて金属キャップ６７をケース基板６１に接合していた。
【０００８】
【発明が解決しようとする課題】
上記のように、従来の圧電共振部品では、ケース基板５１，６１に金属キャップ５９，６７を接合するにあたり、金属キャップ５９，６７とケース基板５１，６１上の電極５２〜５４及び電極６２，６３との絶縁を確保するために、煩雑な作業が強いられていた。
【０００９】
特に、図６に示したチップ型圧電共振部品では、アルミナからなるケース基板５１を一旦焼成し、電極５２〜５４を導電ペーストの塗布・焼付けにより形成する場合、電極ペーストを焼き付けるために再度焼成しなければならず、さらに、その上に絶縁ガラス層５５を形成するために、絶縁ガラスを塗布し、焼成するという非常に煩雑な工程が強いられていた。そのため、圧電共振部品のコストが高くつかざるを得なかった。
【００１０】
また、図７に示したチップ型圧電共振部品では、金属キャップ６７側に絶縁剤６９を予め塗布し、硬化させていた。しかしながら、金属キャップ６７は、通常金属板を絞り加工することにより形成されており、従って金属キャップ６７の開口端面の平坦性が十分ではなかった。従って、絶縁樹脂を金属キャップ６７の開口端面に一様に塗布することは非常に困難であった。従って、ケース基板６１と金属キャップ６７との密封性を確保することが困難であった。
【００１１】
上記のように、上記の金属キャップを用いたチップ型圧電共振部品では、絶縁ガラス層５５をケース基板５１側に形成したり、金属キャップ６７側に絶縁樹脂６９を塗布したりしなければならなかった。
【００１２】
本願発明の目的は、上述した従来技術の欠点を解消し、電子部品が搭載されるケース基板であって、金属キャップとケース基板上の電極との短絡を防止するための構造が簡略化されており、金属キャップの接合作業を容易に行うことができ、かつ金属キャップとケース基板とで構成される空間の密封性を高め得る、ケース基板の製造方法、並びに該製造方法により得られたケース基板を用いたチップ型圧電共振部品を提供することにある。
【００１３】
【課題を解決するための手段】
本発明の広い局面によれば、電子部品が搭載されるケース基板の製造方法であって、ケース基板本体層を構成するための低温焼結可能な誘電体セラミックス材料からなる未焼成の板状の成形体を用意する工程と、前記成形体の少なくとも一方面に金属ペーストを電極形状に応じて印刷する工程と、前記電極の一部を覆うように未焼成のガラスセラミックス層を形成する工程と、前記成形体、金属ペースト及び未焼成のガラスセラミックス層を同時焼成する工程とを備えることを特徴とする、ケース基板の製造方法が提供される。
【００１４】
本発明に係る製造方法のある特定の局面では、前記未焼成の成形体の上面に前記金属ペースト及び前記ガラスセラミックス層が形成され、下面に未焼成の第２のガラスセラミックス層が形成され、上記同時焼成する工程において焼成される。
【００１５】
また、本発明に係る圧電共振部品は、本発明の製造方法により得られたケース基板と、ケース基板上に搭載された圧電共振子と、圧電共振子を囲繞するようにしてケース基板のガラスセラミックス層に接合された導電性キャップとを備えることを特徴とする。
【００１６】
本発明の圧電共振部品の特定の局面では、前記ケース基板のケース基板本体層が誘電体からなり、該ケース基板本体層にコンデンサを構成するために複数の容量電極が形成されている。
【００１７】
また、本発明のより特定の局面では、ケース基板の上面に形成されたガラスセラミックス層は枠状の形状とされる。
【００１８】
【発明の実施の形態】
以下、図面を参照しつつ本発明の具体的な実施例を説明することにより、本発明を明らかにする。
【００１９】
図１は、本発明の第１の実施例に係るチップ型圧電共振部品を説明するための分解斜視図である。
本実施例のチップ型圧電共振部品では、矩形板状のケース基板１が用いられる。ケース基板１は、ケース基板本体層２の上面及び下面に第１，第２のガラスセラミックス層３，４を積層した構造を有する。このケース基板１を図２に分解斜視図で示す。
【００２０】
上記ケース基板本体層２は、チタン酸バリウム系セラミックスのような誘電体セラミックスからなる。なお、ケース基板本体層２の厚みは、第２のガラスセラミックス層４の厚みよりも薄くされている。
【００２１】
図３（ａ）及び（ｂ）に平面図及び底面図で示すように、ケース基板本体層２の上面には、容量電極５，６が形成されている。また、ケース基板本体層２の下面には容量電極７が形成されている。容量電極５，６と容量電極７とがケース基板本体層２を介して厚み方向に重なり合わされており、それによって２個のコンデンサが構成されている。
【００２２】
なお、容量電極７は、ケース基板本体層２の一方側面２ａと、下面２ｂとの至る端縁の中央に引き出されている。
また、容量電極５，６は、ケース基板本体層２の上面２ｃにおいて全幅に至るように形成されている。
【００２３】
第１のガラスセラミックス層３は、矩形板状の形状を有し、中央に矩形の開口３ａを有する。図１に示されているように、ガラスセラミックス層３をケース基板本体層２に積層した状態では、容量電極５，６の一部がガラスセラミックス層３で覆われ、残りの部分が上面に露出されている。
【００２４】
また、第２のガラスセラミックス層４は、矩形板状の形状を有し、前述したようにケース基板本体層２よりも厚みが厚くされている。
上記ガラスセラミックス層３，４は、例えば、結晶化ガラスまたはセラミックス粉末と、非結晶化ガラスや結晶化ガラスとの複合体を用いて構成される。より具体的には、結晶化ガラスとしては、アノーサイト系結晶化ガラス、フォルステライト系結晶化ガラス、コージェライト系結晶化ガラス、セルシアン系結晶化ガラスなどを挙げることができ、セラミックス粉末と非結晶化ガラスの複合体においては、非結晶化ガラスとして、ＳｉＯ2−ＭｇＯ−Ａｌ2Ｏ3 系、ＳｉＯ2−Ａｌ2Ｏ3 系、ＳｉＯ2−Ａｌ2Ｏ3−ＣａＯ系、ＳｉＯ2−Ａｌ2Ｏ3−ＢａＯ系、ＳｉＯ2−ＣａＯ系を、セラミックス粉末としては、Ａｌ2Ｏ3 、ＢａＴｉＯ3 、ＺｒＯ2 、ＴｉＯ2 などを挙げることができる。
【００２５】
なお、上記ガラスセラミックスは、低温、例えば８００〜１０００℃で焼成することができる。従って、ケース基板本体層２を構成する誘電体セラミックスと同時に焼成することができる。また、低温焼成可能であるため、電極５〜７として、Ａｇを用いることができる。すなわち、ＰｄやＡｇ−Ｐｄなどの高価な金属ではなく、安価なＡｇなどを用いることができる。
【００２６】
上記のように、ガラスセラミックス層３，４を、誘電体セラミックスと同時に焼成し得るので、ケース基板１の製造に際しては、未焼成の板状の誘電体セラミックスよりなる成形体の両面にＡｇペーストを電極５〜７の形状に応じて印刷し、未焼成のガラスセラミックス層３，４を積層するように積層し、しかる後得られた積層体を同時焼成すればよい。従って、ケース基板１は、積層・同時焼成技術を用いて容易に得ることができる。
【００２７】
なお、本実施例では、電極５，６の表面に、さらにＮｉメッキやＡｕメッキを施してもよい。
図１に戻り、ケース基板１上に、導電性接着剤８，９を介して厚み滑りモードを利用したエネルギー閉じ込め型の圧電共振子１０が固定される。
【００２８】
圧電共振子１０は、図示の矢印Ｐ方向に分極された圧電セラミックスからなる圧電板１１と、圧電板１１の上面及び下面に形成された共振電極１２，１３とを有する。共振電極１２は、圧電基板１１の下面に形成された接続電極１２ａに、電気的に接続されている。
【００２９】
従って、共振電極１３と、接続電極１２ａとが、導電性接着剤８，９により、容量電極５，６に電気的に接続される。
しかる後、導電性キャップとしての金属キャップ１３を、ケース基板１に絶縁性接着剤を用いて接合する。金属キャップ１３は、下方に開いた開口を有し、例えばアルミニウムなどの適宜の金属材料により構成される。金属キャップ１３は、通常、絞り加工により形成されている。従って、金属キャップ１３の下方の開口端面の平坦性は十分でないことが多い。なお、導電性キャップ１３は、絶縁性材料表面を導電膜で被覆した材料により構成してもよい。上記のようにして、コンデンサ内蔵型圧電発振子をチップ型圧電共振部品として構成することができる。
【００３０】
ガラスセラミックス層３は、上記焼成により構成されるので、その表面が十分に平坦である。従って、絶縁性接着剤を用いて金属キャップ１３の開口端面をガラスセラミックス層３の上面に強固に接合することができるとともに、金属キャップ１３とケース基板１とで構成される空間の密封性を確実に高め得る。
【００３１】
また、上記金属キャップ１３をガラスセラミックス層３に接合するに際しては、ガラスセラミックス層３の表面に金属層を形成し、シーム溶接により該金属層と金属キャップ１３を接合してもよい。
【００３２】
本実施例のチップ型圧電共振部品では、ガラスセラミックス層３が、ケース基板本体層２と共に低温で焼結されているので、ケース基板１の製造コストを低減することができる。また、矩形板状のガラスセラミックス層３に金属キャップ１３を接合するため、安価で薄型の金属キャップ１３を用いることができ、かつ金属キャップ１３側に絶縁性樹脂を塗布したりする絶縁処理を省略することができる。
【００３３】
また、上記ガラスセラミックス層３，４を、アノーサイト系結晶化ガラスやフォルステライト系結晶化ガラスを用いた場合、その熱膨張係数は約４〜５ｐｐｍ／℃程度であり、アルミナの約７ｐｐｍ／℃に比べて小さい。従って、金属キャップと基板との熱膨張係数差が小さくなり、圧電共振子に対する熱応力ストレスを小さくすることができる。よって圧電共振部品の特性のばらつきを低減することができると共に、信頼性を高め得る。
【００３４】
なお、第１の実施例のケース基板１において、下方の第２のガラスセラミックス層４については、ケース基板本体層を焼成時における面方向の収縮を拘束する拘束層として作用する基板材料、例えばアルミナ粉末により構成してもよい。
【００３５】
なお、ケース基板１の側面には、外部電極１４〜１６が形成されている。外部電極１４，１６は容量電極５，６に電気的に接続され、外部電極１５は容量電極７に電気的に接続されている。
【００３６】
図４は、本発明の第２の実施例に係るケース基板を示す斜視図である。ケース基板２１は、下方に第２のガラスセラミックス層を有しないことを除いては、図１に示したケース基板１と同様に構成されている。すなわち、ケース基板本体層２の上面にガラスセラミックス層３が積層されている。もっとも、第２のガラスセラミックス層を用いないので、誘電体セラミックスからなるケース基板本体層２の厚みが厚くされている。
【００３７】
本実施例のケース基板２１を用いた場合においても、第１の実施例の場合と同様に、ガラスセラミックス層３をケース基板本体層２と同時焼成により得ることができるので、ケース基板２１を安価に得ることができる。また、ガラスセラミックス層３の上面が平坦性に優れているので、金属キャップを絶縁性接着剤を用いてガラスセラミックス層３の上面に確実に接合することができ、内部空間の密封性を高め得る。
【００３８】
また、本実施例においても、ケース基板本体層２の側面には、外部電極１４〜１６が形成されているおり、従ってプリント回路基板などに表面実装することができる。
【００３９】
なお、第１，第２の実施例では、ケース基板本体層２を誘電体セラミックスにより構成し、上記のように容量電極５〜７を形成することによりコンデンサが構成されていたが、本発明に係るチップ型圧電共振部品では、ケース基板本体層にコンデンサを形成する必要は必ずしもない。また、コンデンサを形成しない場合には、誘電体セラミックスに代えて、低誘電率の絶縁性セラミックスを用いてケース基板本体層２を構成してもよい。
【００４０】
もっとも、第１，第２の実施例のケース基板を用いることにより、ケース基板にコンデンサが構成されているので、ケース基板上に搭載された圧電共振子とコンデンサとを電気的に接続してなる負荷容量内蔵型の圧電発振子を単一のチップ型圧電共振部品として提供することができる。
【００４１】
【発明の効果】
本発明に係るケース基板の製造方法では、ケース基板本体上の電極を一部を覆うようにガラスセラミックス層が形成されているので、ケース基板本体層を誘電体セラミックスや絶縁体セラミックスで構成した場合、ケース基板本体層とガラスセラミックス層とを同時焼成により構成でき、従ってケース基板の製造コストを低減することができる。
【００４２】
加えて、ガラスセラミックス層の上面が平坦性に優れているので、金属キャップを接合する場合、金属キャップとケース基板とで構成される内部空間の密封性を効果的に高め得る。
【００４３】
また、ケース基板本体層の下面に第２のガラスセラミックス層を形成する場合には、第２のガラスセラミックス層によりケース基板の機械的強度を高めることができ、それによって該ケース基板を用いた電子部品の信頼性を高めることができる。
【００４４】
ガラスセラミックス層として、アノーサイト系結晶化ガラスまたはフォルステライト系結晶化ガラスを用いた場合、これらの結晶化ガラスは熱膨張係数がアルミナなどに比べて小さく、従って金属キャップを接合した場合、金属キャップとケース基板との熱膨張係数差が小さく、耐熱ストレス性に優れた電子部品を提供することができる。
【００４５】
本発明に係る圧電共振部品では、上記ケース基板上に圧電共振子が搭載されており、圧電共振子を囲繞するようにケース基板のガラスセラミックス層に導電性キャップが接合されている。従って、上記のように安価に製造されかつ機械的強度に優れたケース基板に対し、導電性キャップが絶縁性接着剤等を用いて強固に接合され得る。よって、ケース基板と導電性キャップに構成される内部空間の密封性に優れ、信頼性に優れた圧電共振部品を提供することができる。
【００４６】
本発明に係る圧電共振部品において、ケース基板のケース基板本体層が誘電体からなり、ケース基板本体層にコンデンサを構成するための少なくとも一対の容量電極が形成されている場合には、ケース基板本体層においてコンデンサを構成することができるので、コンデンサ内蔵型圧電共振部品を提供することができる。
【００４７】
ケース基板の上面に形成されたガラスセラミックス層が矩形枠状の形状を有する場合、該矩形枠状の形状のガラスセラミックス層に導電性キャップの開口端面を合わせて接合することにより、ガラスセラミックス層に囲まれた空間に圧電共振子を固定して、密封性に優れた圧電共振部品を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例に係るチップ型圧電共振部品を示す分解斜視図。
【図２】図１に示した実施例において用いられているケース基板の分解斜視図。
【図３】（ａ）及び（ｂ）は、ケース基板本体層の上面及び下面に形成された容量電極を説明するための平面図及び底面図。
【図４】本発明の第２の実施例に係るケース基板を示す斜視図。
【図５】図４に示した第２の実施例のケース基板の分解斜視図。
【図６】従来のチップ型圧電共振部品の一例を説明するための分解斜視図。
【図７】従来のチップ型圧電共振部品の他の例を説明するための分解斜視図。
【符号の説明】
１…ケース基板
２…ケース基板本体層
３…第１のガラスセラミックス層
４…第２のガラスセラミックス層
５〜７…容量電極
８，９…導電性接着剤
１０…圧電共振子
１３…キャップ
２１…ケース基板
【図１】
0003820823.tif 000002
【図２】
0003820823.tif 000003
【図３】
0003820823.tif 000004
【図４】
0003820823.tif 000005
【図５】
0003820823.tif 000006
【図６】
0003820823.tif 000007
【図７】
0003820823.tif 000008