(57)【特許請求の範囲】
【請求項１】
回路素子に設けられた回路部と基板に設けられた電極のいずれか一方に金属突起電極を設け、回路素子の表面と基板の表面との少なくとも一方に、回路素子の回路部を取り囲む卑金属よりなる封止枠を設け、回路素子と基板とを対面させて回路部と基板の電極とを上記突起電極によって接合するとともに、回路素子と基板との間の空間を上記封止枠によって気密的に封止する電子部品の製造方法において、
上記封止枠が酸化しない条件で、少なくとも上記突起電極を対向する回路素子の回路部または基板の電極に、超音波と圧力とを加えて仮接合する工程と、
低酸素濃度雰囲気で、所定温度に加熱しながら加圧することにより、上記突起電極を対向する回路素子の回路部または基板の電極に本接合すると同時に、上記封止枠によって回路素子と基板との間を封止する工程と、を有し、
上記仮接合工程は、個々の回路素子に対して個別に実施し、
上記本接合・封止工程は、複数の回路素子に対して同時に実施することを特徴とする電子部品の製造方法。
【請求項２】
上記仮接合工程は、常温で超音波と圧力とを加えることを特徴とする請求項１に記載の電子部品の製造方法。
【請求項３】
上記仮接合工程は、低酸素濃度雰囲気で所定温度に加熱しながら超音波と圧力とを加えることを特徴とする請求項１に記載の電子部品の製造方法。
【請求項４】
上記基板は複数個分の大きさを有する集合基板であり、
この集合基板に複数の回路素子を個別に仮接合した後、複数の回路素子を同時に上記集合基板に対して本接合・封止することを特徴とする請求項１ないし３のいずれかに記載の電子部品の製造方法。
【請求項５】
上記突起電極はＡｕを主成分とする接合材からなることを特徴とする請求項１ないし４のいずれかに記載の電子部品の製造方法。
【請求項６】
上記封止枠ははんだを主成分とする接合材からなることを特徴とする請求項１ないし５のいずれかに記載の電子部品の製造方法。
【請求項７】
上記突起電極の高さは上記封止枠より高く形成され、上記仮接合工程において突起電極のみを対向する回路素子の回路部または基板の電極に仮接合することを特徴とする請求項１ないし６のいずれかに記載の電子部品の製造方法。
【請求項８】
上記基板と回路素子には、それぞれ上記封止枠を介して接合される環状電極が設けられ、
上記環状電極は共に直線部と角部とを有する略多角形の形状をなしており、
少なくとも基板の環状電極の角部にアールが設けられていることを特徴とする請求項１ないし７のいずれかに記載の電子部品の製造方法。
【請求項９】
上記角部のアールのうち、内側アールの曲率半径が上記直線部の幅の１．５倍以上であり、かつ上記アールの幅と上記直線部の幅とがほぼ等しいことを特徴とする請求項８に記載の電子部品の製造方法。
【請求項１０】
上記回路素子は、高周波素子または弾性表面波素子であることを特徴とする請求項１ないし９のいずれかに記載の電子部品の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は回路素子を基板上に金属突起電極を介して実装し、回路素子の回路部を気密的に封止した電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
従来、弾性表面波素子（ＳＡＷ素子）、高周波デバイスなどの電子部品の製造方法として、回路素子に設けられた回路部と基板に設けられた電極のいずれか一方に金属突起電極を設け、回路素子の表面と基板の表面とのいずれか一方に、回路素子の回路部を取り囲む封止枠を設け、回路素子と基板とを対面させて回路部と基板の電極とを金属突起電極によって接合するとともに、回路素子と基板との間の空間を封止枠によって気密的に封止する電子部品の製造方法が提案されている（例えば特開２０００−７７９７０号公報参照）。上記突起電極として例えばＡｕバンプが使用され、封止枠としてはんだ等の卑金属材料が使用されている。そして、突起電極の高さを封止枠の高さに比べて高くしてある。
【０００３】
上記回路素子を基板にマウントするには、まず熱圧着ツールによって回路素子の背面を吸着し、圧着ステージ上に位置決めされた基板に対して回路素子の回路部を対面させて接合する。この時、突起電極の高さが封止枠の高さに比べて高いので、熱圧着ツールを下降させると、まず突起電極が回路素子の電極パッドに当たる。この状態で熱圧着ツールを加熱しかつ加圧することで、熱および圧力によって突起電極が押しつぶされ、封止枠が回路素子の環状電極に接触し、溶融する。そして、熱によって突起電極と素子の電極パッドとが拡散接合される。このように従来の製造方法では、突起電極の接合と封止枠の接合とを同時に行っている。
【０００４】
【発明が解決しようとする課題】
突起電極としてＡｕを用いた場合には、高温下で熱圧着しても突起電極に酸化膜が形成されず、接合性が良好である。しかし、はんだのような卑金属よりなる封止枠は、熱圧着時に酸化されやすく、表面にできた酸化膜が接合の障害になり、封止不良を招く問題がある。同様に、封止枠と接合される電極も、酸化することではんだ濡れ性が低下し、封止不良の原因になる。
【０００５】
また、突起電極の接合と封止枠の接合とを同時に行うので、素子１個当たりの作業時間がかかり、生産性がよくない。例えば、Ａｕバンプを熱圧着する場合、その接合時間として２秒程度必要であり、はんだ封止のための加熱時間が約２０秒／個必要である。そのため、突起電極の接合と封止枠の接合とを同時に熱圧着していたのでは、素子１個当たり２０秒以上の接合時間を必要とし、生産性が低下してしまう。しかも、封止枠にかかる熱履歴が長くなり、長時間加熱されることで、封止枠の酸化が進行するとともに、電極のはんだ食われが発生して信頼性を低下させる可能性があった。
【０００６】
一方、複数の回路素子を大型の集合基板に対して一括して熱圧着することで、生産性を向上させる方法も提案されている。しかし、Ａｕバンプを使用した場合、接合に必要な荷重が１バンプ当たり約３Ｎ必要であり、３０バンプ以上の接合になると、約９０Ｎもの高荷重が必要になる。このような高荷重を加えながら、個々の回路素子を集合基板に対して精度よく位置決めし、かつ確実に接合することは非常に難しい。そのため、集合基板に一括熱圧着を行うにしても限度があり、精度と生産性を両立させるのは難しかった。
【０００７】
そこで、本発明の目的は、卑金属よりなる封止枠の酸化を抑制して封止不良をなくすことができる電子部品の製造方法を提供することにある。
他の目的は、精度を確保しながら生産性を向上させることが可能な電子部品の製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に係る発明は、回路素子に設けられた回路部と基板に設けられた電極のいずれか一方に金属突起電極を設け、回路素子の表面と基板の表面とのいずれか一方に、回路素子の回路部を取り囲む卑金属よりなる封止枠を設け、回路素子と基板とを対面させて回路部と基板の電極とを上記突起電極によって接合するとともに、回路素子と基板との間の空間を上記封止枠によって気密的に封止する電子部品の製造方法において、上記封止枠が酸化しない条件で、少なくとも上記突起電極を対向する回路素子の回路部または基板の電極に、超音波と圧力とを加えて仮接合する工程と、低酸素濃度雰囲気で、所定温度に加熱しながら加圧することにより、上記突起電極を対向する回路素子の回路部または基板の電極に本接合すると同時に、上記封止枠を対向する回路素子の表面または基板の表面に接合して封止する工程と、を有し、上記仮接合工程は、個々の回路素子に対して個別に実施し、上記本接合・封止工程は、複数の回路素子に対して同時に実施することを特徴とする電子部品の製造方法を提供する。
【０００９】
本発明では、仮接合工程を封止枠が酸化しない条件下で超音波加圧によって実施し、卑金属よりなる封止枠の表面に酸化膜が形成されるのを防止する。超音波加圧による振動で、突起電極と対向する接合電極の表面の酸化膜や汚染層が除去され、それぞれの新生面が接し合い、短時間で接合される。この状態では、突起電極と接合電極とは、完全な接合状態とする必要はなく、その後の本接合・封止工程までの間に剥離しない程度に接合してあればよい。次に、低酸素濃度雰囲気で熱圧着を行い、封止枠の酸化を防止しながら、封止枠の溶融，接合を行い、回路素子と基板との間の空間を気密的に封止する。熱を加えるので、大気中では封止枠が酸化してしまうからである。これと同時に、突起電極と回路素子の回路部または基板の電極とを完全に拡散接合（本接合）させる。
このように、封止枠の酸化を防止しながら封止を行うことができるので、封止性が向上する。なお、封止枠の酸化だけでなく、封止枠と接合される接合電極の酸化も防止できる。そのため、この接合電極を卑金属で形成することも可能である。
【００１０】
本発明では、突起電極による仮接合を行った後で、突起電極の本接合と封止枠による封止とを同時に行う。つまり、仮接合工程と本接合・封止工程とを分離している。仮接合とは、工程での振動やハンドリングで回路素子と基板とが外れない程度の強度で回路素子と基板とを仮止めするだけであるから、超音波の出力を小さくして超音波による位置ずれを小さくし、精度のよい位置決めを行うことができる。一方、本接合時には仮接合によって既に位置決めされているので、本接合時に新たに位置決めする必要がなく、簡単な装置で確実な接合が可能となる。また、仮接合は超音波加圧を用いているので、短時間で接合可能であるが、本接合・封止は熱圧着を用いているので、時間がかかる。本発明では仮接合と本接合・封止とを分離することで、それぞれの工程を最も効率のよい条件で実施することができる。
【００１１】
従来のように１回の熱圧着で接合と封止とを実施した場合には、接合後の回路素子を基板から剥離することができず、もし回路素子の不良を発見しても基板を再利用できない。これに対し、本発明では仮接合と本接合・封止とを分離しているので、仮接合の終了した部品（本接合前の部品）に対して、種々の追加作業を実施することが可能である。例えば、仮接合段階で回路素子の電気的特性の測定を行い、もし不良品である場合には、突起電極を対向する接合電極から剥離し、回路素子を基板から取り外すことで、基板を再利用することが可能である。
また、本発明では、仮接合工程を、個々の回路素子に対して個別に実施し、本接合・封止工程を、複数の回路素子に対して同時に実施している。
すなわち、精度を必要とする仮接合工程をワンバイワンで実施し、時間のかかる熱圧着工程をマルチ化することで、タクト時間を短縮でき、生産性の向上を実現できる。そして、本接合・封止工程は、仮接合工程によって予め位置決めされた素子と基板とに対して熱圧着を実施すればよいので、位置ずれが発生せず、高精度な電子部品を得ることができる。
【００１２】
請求項２のように、仮接合工程を常温で超音波と圧力とを加えて実施してもよい。
仮接合工程を常温で実施すれば、封止枠が自然酸化以上に酸化しないので、格別な酸化防止のための設備を必要とせず、仮接合が簡単になる。
また、回路素子が弾性表面波素子の場合、常温で仮接合を行なうことで、素子の焦電荷の発生をゼロにし、焦電破壊を防止できる。また、本接合時（熱圧着時）には基板が金属製の熱板上に設置されるので、焦電荷が突起電極、基板を通って熱板へ逃げることにより、焦電破壊を防止できる。
【００１３】
請求項３のように、仮接合工程を、低酸素濃度雰囲気で所定温度に加熱しながら超音波と圧力とを加えて実施してもよい。
超音波と圧力と熱とを加えて実施すると、より短時間で突起電極と対向する電極とを接合できるが、熱によって封止枠が酸化しやすくなる。そこで、低酸素濃度雰囲気で実施することで、封止枠の酸化を防止できる。
【００１５】
請求項４のように、基板として複数個分の大きさを有する集合基板を使用し、この集合基板に複数の回路素子を個別に仮接合した後、複数の回路素子を同時に集合基板に対して本接合・封止するのが望ましい。
この場合には、本発明の効果に加え、仮接合が終了した部品を一々整列させる必要がなく、集合基板に回路素子を仮接合したまま熱圧着工程へ移行させればよいので、作業効率が一層効率化される。なお、本接合・封止工程が終了した集合基板は、その後で１素子毎にカットする必要がある。
【００１６】
請求項５のように、突起電極をＡｕを主成分とする接合材で構成するのがよい。突起電極としてははんだバンプなどの卑金属材料で形成することも可能であるが、Ａｕバンプの場合、接合が容易であるし、酸化しないので接合部の電気抵抗を小さくできる利点がある。
【００１７】
請求項６のように、封止枠をはんだを主成分とする接合材で構成するのがよい。はんだの場合、比較的低温で溶融させることができるので、回路素子への熱的ダメージが少なくて済む。しかも、はんだ封止枠は、例えば印刷法によってはんだペーストを基板または回路素子に塗布し、はんだペーストをリフローソルダリングした後で洗浄し、フラックス残渣を取り除けば、簡単に形成できる。そのため、コストを低減できるとともに、フラックスレスで封止できる。
【００１８】
請求項７のように、突起電極の高さを封止枠より高く形成し、仮接合工程において突起電極のみを対向する回路素子の回路部または基板の電極に仮接合するのがよい。
突起電極のみを回路部または基板電極に仮接合すれば、超音波が封止枠に漏れることがなく、効率よく突起電極に集中し、短時間で仮接合できる。
なお、封止枠を突起電極と同一高さ、あるいは突起電極より高くすることも可能であるが、仮接合時に封止枠と回路素子または基板とが接触し、突起電極と接合電極との接合信頼性が低下する可能性がある。
【００１９】
請求項８のように、基板と回路素子に、それぞれ封止枠を介して接合される環状電極を設け、環状電極は共に直線部と角部とを有する略多角形の形状をなしており、少なくとも基板の環状電極の角部にアールを設けるのが望ましい。
従来技術では、基板の封止用環状電極に形成された環状のはんだ封止枠の高さが、その表面張力により、封止枠の角部（コーナ部）で高く、直線部で低くなっていた。その結果、
（１）仮接合時に封止枠が邪魔になり、バンプが電極に接したり、接しなかったりして仮接合が安定しない、
（２）バンプ寸法を大きくしてこれを回避しても、パッドサイズが大きくなり、素子寸法も大きくなってしまう、
（３）加熱・加圧してはんだ封止させる際、その高さの差のため、はんだ枠の高さが低い部位が接合されず、封止不良が発生する、
（４）封止時間が長くなり、生産コストが上昇する、といった課題があった。
そこで、請求項８のように基板の環状電極の角部にアールを設けると、その上に形成されるはんだ封止枠の直線部と角部の高さの差が小さくなり、上記（１）〜（４）の課題を解決できる。なお、回路素子の環状電極については、少なくとも封止枠と接合される面積があればよく、必ずしも角部にアールを必要としない。
【００２０】
請求項９のように、上記角部のアールのうち、内側アールの曲率半径が直線部の幅の１．５倍以上であり、かつアールの幅と直線部の幅とがほぼ等しいのがよい。
環状電極の角部にアールを設けた場合に、内側アールの曲率半径を直線部の幅の１．５倍以上とし、かつアールの幅と直線部の幅とをほぼ等しくすると、その上に形成されるはんだ封止枠の直線部の高さと角部の高さとがほぼ等しくなり、仮接合の安定性が向上する。また、はんだ封止枠の高さバラツキを小さくすることで、本接合時にはんだ封止枠と対向する環状電極とを確実に接触させることができ、封止不良を低減できる。また、封止時間を短縮でき、生産コストを下げることができる。
【００２１】
請求項１０のように、回路素子として、高周波素子または弾性表面波素子を用いるのがよい。
すなわち、封止枠の内部を中空構造とすることによって、ＧＨｚ帯で使用されるような高周波素子では、比誘電率を小さくして消費電力を低減できる効果があり、また弾性表面波素子のような振動を利用した素子の場合、振動がダンピングされず、良好な特性を得ることができる。
【００２２】
【発明の実施の形態】
図１〜図３は、本発明にかかる電子部品の第１の実施例を示す。
この電子部品は、パッケージ基板１に回路素子１０をフェースダウン実装したものである。
パッケージ基板１は、アルミナなどのセラミック基板、セラミックからなる誘電体基板、多層セラミック基板、ガラス基板、結晶性の基板、ガラスエポキシ樹脂などの気密性を有する基板よりなる。この基板１の表面には、複数の島状の接合電極２と、これら電極２を取り囲む環状電極３とが形成されている。上記接合電極２はスルーホールに導電材料を埋設した接続部４を介して裏面側に形成された表面実装のための外部電極５と接続されている。また、環状電極３は、図示しないアース側電極と接続されている。
【００２３】
上記環状電極３上には、図３に示すように、はんだ封止枠６が所定高さｈ1   （例えば２０〜４０μｍ）に形成されている。はんだ封止枠６は、例えば印刷法によってはんだペーストを基板１の環状電極３上に塗布し、はんだペーストをリフローソルダリングした後で洗浄し、フラックス残渣を取り除くことで、簡単に形成できる。なお、封止枠６の形成方法は、ＳＪ法などのプリコートや、メッキ、蒸着、スパッタなどの方法を用いてもよい。封止枠６の材料も溶融可能な金属であれば、はんだに限らない。
【００２４】
この実施例の回路素子１０は弾性表面波チップであり、水晶やＬｉＴａＯ3 、ＬｉＮｂＯ3 等からなる圧電基板１１の表面（図１では下面）に、Ａｌ等からなる２組のＩＤＴ電極１２とＴｉ／Ｎｉ／Ａｕ等からなる４個の入出力電極１３とを形成したものである。ＩＤＴ電極１２と入出力電極１３とは相互に接続されている。また、回路素子１０の表面には、ＩＤＴ電極１２と入出力電極１３とを取り囲む環状電極１４が形成されている。
【００２５】
図３に示すように、入出力電極１３のそれぞれには突起電極１５が固定されている。突起電極１５としては、Ａｕ，Ａｇ，Ｐｄ，Ｃｕを主成分とする金属バンプや、はんだバンプなどを用いることができる。突起電極１５は、めっき法、ワイヤボンディング法などを用いて形成されるが、ここではワイヤボンディング法によりＡｕバンプを形成した。突起電極１５の高さｈ2 は、例えば４０〜５０μｍであり、基板１に形成された半田封止枠６の高さより高く（望ましくは約１０μｍ以上高く）するのが望ましい。
【００２６】
上記基板１と回路素子１０とは、その縦横の寸法がほぼ同一に形成され、基板１の接合電極２と回路素子１０の入出力電極１３とが対応する位置に形成され、かつ基板１の環状電極３と回路素子１０の環状電極１４とが対応する位置に形成されている。
なお、回路素子１０の環状電極１４および基板１の環状電極３には、Ｎｉ／Ａｕメッキ電極を用いている。Ｎｉははんだ食われを防止するためであり、はんだ食われを防止できる金属であれば、Ｐｔ，Ｐｄ，Ｃｕ等でもよい。Ａｕは半田濡れ性を確保するためであり、Ａｇ，Ｓｎ，Ｐｔ，Ｃｕなどの濡れ性が確保できる金属であればよい。
【００２７】
ここで、上記基板１と回路素子１０との接合方法について、図４を参照して説明する。
まず図４の（ａ）のように、封止枠６を形成した基板１と、突起電極１５を形成した回路素子１０とを準備する。
次に、図４の（ｂ）のように、基板１をそのはんだ封止枠６を上側にむけて支持台Ａの上に載置し、位置決めする。一方、回路素子１０の裏面（ＩＤＴ電極１２を設けていない面）をボンディングツールＢで吸着し、基板１の接合電極２と回路素子１０の入出力電極１３とが上下に対応し、かつ基板１の環状電極３と回路素子１０の環状電極１４とが上下に対応するように位置決めし、突起電極１５を基板１の接合電極２に対して、ボンディングツールＢによって超音波と加圧とを付加して仮接合する。常温下で仮接合が実施されるので、はんだ封止枠６の酸化が進むことがない。仮接合条件は、突起電極１５と基板１の接合電極２とが仮接合された状態で、はんだ封止枠６と対向する回路素子１０の環状電極１４とが接触しない条件が望ましく、本実施例では、加圧荷重１．５Ｎ／バンプ、超音波出力０．５Ｗ、時間１．０ｓ、温度２５℃とした。超音波出力が比較的低いので、基板１と回路素子１０との位置精度が向上するとともに、パッド直下でのマイクロクラックの発生を防止できる。
次に、図４の（ｃ）のように、仮接合した基板１を加熱ステージＣ上にのせ、熱圧着ツールＤを回路素子１０の背面に押し当てて熱圧着し、本接合する。本実施例での熱圧着条件は、加圧荷重２．０Ｎ／バンプ、加熱温度２７０℃、加熱時間２０ｓとし、低酸素濃度下、例えば窒素雰囲気にして酸素濃度を１０ｐｐｍ以下としている。熱圧着によって、突起電極１５の高さが例えば２０〜２５μｍまで押し潰され、突起電極１５と基板１の接合電極２とを拡散接合させる。これと同時に、溶融した封止枠６が回路素子１０の環状電極１４に濡れ広がり、基板１と回路素子１０との間の空間が封止される。
最後に、基板１と回路素子１０とを冷却することで、接合と封止とが完了し、気密封止型の電子部品が得られる（図４の（ｄ）参照）
【００２８】
なお、図４の（ｃ）では、熱圧着をワンバイワンで実施する例を示したが、実際には数百個あるいはそれ以上の個数の電子部品に対して、同時に熱圧着を実施するのが望ましい。この場合、仮接合した複数の基板１（および回路素子１０）をトレーに整列させ、これを加熱ステージＣに載置して熱圧着を実施するのがよい。
加熱ステージＣは金属製の熱板よりなり、接地されている。そのため、熱圧着時に弾性表面波チップである回路素子１０から発生する焦電荷が突起電極１５、基板１を通って加熱ステージＣへ逃げることにより、回路素子１０の焦電破壊を防止できる。
上記実施例では、はんだを充分に濡れ拡がらせるために約２０秒間加熱・加圧したが、突起電極１５の接合ができ所望のバンプ高さになるのであれば、２０秒間も加圧する必要はなく、例えば０．５秒間の加熱・加圧と１９．５秒間の加熱でもよい。
【００２９】
上記のように常温で超音波・加圧により仮接合することと、低酸素濃度下で熱圧着することで、はんだ封止枠６の酸化を防止し、はんだ酸化膜による封止不良を少なくできる。また、熱圧着時に突起電極１５と接合電極２とを加熱・加圧することで、突起電極１５の固相接合を進め、接合を強固にしている。さらに、加圧によって突起電極１５の高さをコントロールすることで、封止枠６の潰し過ぎによるはんだのはみ出しや、バンプ１５へのショートを抑え、回路素子１０の環状電極１４が確実に溶融したはんだに当たり、接合して封止性を確保することができる。
【００３０】
表１は、仮封止時の温度と酸素濃度とを変化させた場合に、封止後の封止良品率を、封止枠６のはんだとしてＳｎＣｕを用いた場合と、ＳｎＡｇを用いた場合とで比較したものである。なお、突起電極としてＡｕバンプを使用した。
仮封止条件
雰囲気：Ｎ2 雰囲気，酸素濃度は１０ｐｐｍ〜大気
荷重：仮封止できるように１〜４Ｎの範囲で設定した。
超音波出力：０．５Ｗ
温度：常温〜１８０℃
本接合・封止条件
雰囲気：Ｎ2 雰囲気，酸素濃度は１０ｐｐｍ
接合温度：２８０℃
荷重：６Ｎ
検査方法
グロスリークテスト、ファインリークテストを併用。
【００３１】
【表１】
0003772740.tif 000002
表１から明らかなように、温度もしくは酸素濃度が高くなればなるほど、封止良品率が低下していることがわかる。これより、仮接合時に加熱すると、封止枠６の表面の酸化膜が自然酸化膜以上に厚く形成され、封止枠６の接合性（はんだの場合は濡れ性）を低下させて封止不良が発生してしまう。
したがって、温度を１００℃未満、望ましくは常温にするか、あるいは酸素濃度を１０００ｐｐｍ以下とすることで、封止枠６の酸化膜形成を抑制できる。
【００３２】
表２は、下記条件にて仮接合後、本接合・封止の際の酸素濃度を変化させた時の封止良品率を示す。なお、封止枠のはんだとしてＳｎＣｕを使用し、突起電極としてＡｕバンプを使用した。
仮封止条件
雰囲気：大気
荷重：４Ｎ
超音波出力：０．５Ｗ
温度：常温
本接合・封止条件
雰囲気：Ｎ2 雰囲気，酸素濃度は１０ｐｐｍ〜大気
接合温度：２８０℃
荷重：６Ｎ
検査方法
グロスリークテスト、ファインリークテストを併用。
【００３３】
【表２】
0003772740.tif 000003
表２から、酸素濃度が高くなればなるほど、封止良品率が低下していることがわかる。これより、封止枠６の酸化膜増大が封止不良の原因であると言える。熱圧着時の酸素濃度を５００ｐｐｍ以下とすることで、封止良品率を１００％とすることができた。
【００３４】
表３は本接合・封止の際の熱圧着時間と封止良品率との関係を示す。
【表３】
0003772740.tif 000004
表３から、封止を確実に行うには、熱圧着時間を５秒以上必要とすることがわかる。したがって、熱圧着工程をマルチ化することで、生産性を向上させることができる。
【００３５】
図５，図６は本発明にかかる電子部品の第２実施例を示す。
この例は、生産性を高めるため、パッケージ基板１として例えば数百個分の大きさを持つ集合基板１Ａを使用したものである。図では、説明を簡単にするため６個分の大きさの集合基板１Ａを示している。
集合基板１Ａの上面には、複数の島状の接合電極２と、これら接合電極２を取り囲む複数の環状電極３とが、縦横に配列されて形成されている。また、接合電極２はスルーホールに導電材料を埋設した接続部４を介して裏面側に形成された表面実装のための外部電極５と接続されている。上記環状電極３には第１実施例と同様の方法ではんだ封止枠６が形成される。
一方、回路素子１０は第１実施例と同様の素子であり、図１〜図３と同一部分には同一符号を付して重複説明を省略する。
【００３６】
次に、集合基板１Ａと回路素子１０との接合方法について、図７を参照して説明する。
図７の（ａ）のように、集合基板１Ａを、そのはんだ封止枠６を上側に向けて支持台Ａの上に位置決めする。一方、回路素子１０の裏面（ＩＤＴ電極１２を設けていない面）をボンディングツールＢで吸着し、支持台Ａの上方へ移動させる。そして、ボンディングツールＢによって超音波と加圧とを付加して突起電極１５を集合基板１Ａの接合電極２に対して位置決めして仮接合する。この仮接合を個々の回路素子１０に対してワンバイワンで実施し、集合基板１Ａの全ての部位に回路素子１０を仮接合する。なお、仮接合の条件は図４の（ｂ）と同様である。次に、図７の（ｂ）のように、仮接合した集合基板１Ａを加熱ステージＣ上にのせ、広面積の熱圧着ツールＤを仮接合した回路素子１０の背面に押し当てて熱圧着し、本接合する。本接合は、集合基板１Ａに仮接合された全ての回路素子１０に対して同時に実施する。つまり、マルチで実施する。熱圧着によって、突起電極１５と集合基板１Ａの接合電極２とが拡散接合すると同時に、溶融した封止枠６が回路素子１０の環状電極１４に濡れ広がり、集合基板１Ａと回路素子１０との間の空間が封止される。なお、本接合の条件は、図４の（ｃ）と同様である。最後に、図７の（ｃ）のように、本接合と封止とが終了した集合基板１Ａを破線ＣＬでダイシングすることにより、図１に示す気密封止型の電子部品が得られる。なお、ダイシングに代えて、集合基板１Ａに溝やミシン穴などを形成してブレイクしてもよいし、レーザーカット等の別の方法を用いてもよい。
【００３７】
上記のように、各接合電極２に対して回路素子１０の突起電極１５を超音波と加圧とを用いてワンバイワンで仮接合し、その後で熱圧着による本接合・封止をマルチで実施している。したがって、ｎ個の一括処理を行うことで、封止枠６の形成、熱圧着にかかる時間を１／ｎにできる。例えば、１個の素子の熱圧着に２０秒以上かかる場合であっても、２００個分の集合基板を使用すれば、１個当たりの熱圧着時間は０．１秒となり、生産性の大幅な向上を実現できる。
また、仮接合段階で１枚の集合基板１Ａに多数の回路素子１０が搭載されているので、本接合・封止に際して仮接合済みの電子部品をトレーなどに整列する必要もなく、整列時間を短縮できる。
【００３８】
図８は本発明にかかる他の製造方法を示す。
この製造方法は、仮接合の終了した部品（本接合前の部品）に対して、特性評価などの追加作業を実施し、不良品の場合には回路素子を取外して基板を再利用するものである。
まず回路素子に突起電極を形成し（ステップＳ１）、基板に封止枠を形成し（ステップＳ２）、この回路素子を基板に対して仮接合する（ステップＳ３）。次に、仮接合された回路素子の特性評価を行う（ステップＳ４）。特性評価によって良品であると評価された場合には、そのまま本接合・封止工程を実施する（ステップＳ５）。
特性評価において不良品であると評価された場合には、基板から回路素子を取り外し（ステップＳ６）、新たな回路素子をこの基板に仮接合し（ステップＳ３）、以後同様の工程を繰り返す。仮接合では、突起電極と基板の接合電極とが完全な接合状態ではないので、回路素子を基板から取り外した際、突起電極と接合電極とが容易に剥離し、接合電極に傷が残ることがない。また、仮接合段階では封止枠が対向する回路素子に接触していないので、封止枠が損傷することもない。したがって、基板を再利用することができる。
【００３９】
図９は本発明にかかる電子部品の第３実施例を示す。なお、第１実施例（図２，図３参照）と同一部分には同一符号を付して重複説明を省略する。
この電子部品の特徴は、パッケージ基板１に設けられた環状電極３および回路素子１０の表面に設けられた環状電極１４が、それぞれ直線部３ａ，１４ａと角部とを持つ略方形状をなしており、その角部にアール３ｂ，１４ｂ（但し、３ａ，３ｂは図示されていない）を設けた点にある。環状電極３のアール３ｂは、その上に形成されるはんだ封止枠６の直線部６ａと角部６ｂとの高さバラツキを小さくするためである。なお、回路素子１０の環状電極１４には必ずしもアール１４ｂを設ける必要はないが、基板１の環状電極３と同一形状とするのがよい。
【００４０】
図１０は基板１の環状電極３の一部の拡大図である。
環状電極３の直線部３ａの幅をｄ、角部３ｂのアールの幅をＤ、角部３ｂのアールのうち内側の曲率半径をＲｉとすると、Ｒｉを直線部３ａの幅ｄの１．５倍以上とし、かつアールの幅Ｄと直線部３ａの幅ｄとをほぼ等しく設定するのが望ましい。すなわち、
Ｒｉ≧１．５ｄ
ｄ≒Ｄ
ここでは、ｄ＝０．２ｍｍ、Ｄ＝０．２ｍｍ、Ｒｉ＝０．３ｍｍとした。
【００４１】
上記基板１と回路素子１０との接合封止方法は次の通りである。
まず、例えば突起電極１５としてＡｕバンプを使用し、窒素雰囲気中で、例えば５Ｎ／バンプの荷重で加熱＋超音波＋圧力を加え、Ａｕバンプ１５を例えば高さ５０μｍから３５〜４０μｍまで潰し、Ａｕバンプ１５と基板１の電極２とを仮接合させた。さらに、加熱＋圧力を加え、本接合した。このとき、封止枠６が回路素子１０の環状電極１４に接触して、例えば高さ３０μｍから２５μｍに潰され、基板１と回路素子１０との間の空間を封止した。
【００４２】
図１１は、環状電極３の角部３ｂの内側アールの曲率半径Ｒｉと、封止枠６の直線部６ａと角部（アール）６ｂとの高さの差との関係を表したものである。
図から明らかなように、曲率半径Ｒｉを大きくしていくと、封止枠６の直線部６ａと角部６ｂとの高さの差が次第に小さくなっていくことがわかる。
特に、曲率半径Ｒｉ（＝０．３ｍｍ）を直線部３ａの幅ｄ（＝０．２ｍｍ）の１．５倍とすることで、封止枠６の直線部６ａと角部６ｂとの高さの差を３μｍ以下とすることができた。その結果、封止枠６の頂面が平坦化され、仮接合時に封止枠が邪魔になり、バンプが電極に接したり、接しなかったりして仮接合が安定しないといった不具合を解消できた。
【００４３】
【表４】
0003772740.tif 000005
表４は、環状電極３の角部３ｂの内側アールの曲率半径Ｒｉと、本接合時の封止時間、封止良品率との関係を示したものである。
曲率半径Ｒｉを大きくすることで、封止枠６の高さバラツキを小さくでき、ひいては本接合時に封止枠６と環状電極１４とを全周で確実に接触させることが可能となり、封止不良を低減できた。また、封止時間も短縮できることから、生産性を向上させることができる。
【００４４】
本発明は上記実施例に限定されるものではない。
上記実施例では、封止枠を基板または集合基板に形成したが、回路素子側に形成してもよい。また、封止枠を回路素子または基板の一方にのみ形成したものに限らず、双方に設けてもよい。その場合には、封止枠同士が接合して封止する。
突起電極が封止枠より高く形成したものに限らず、両者が同一高さであってもよい。この場合には、仮接合工程の際に両者が超音波加圧によって仮接合される。封止枠は、全体が卑金属で構成されたものに限らず、少なくともその表面が卑金属で構成されたものであればよい。
封止枠は回路素子と基板との間を封止するだけでなく、例えば基板に形成されるアース側回路パターンと接続するようにしてもよい。したがって、基板に形成される環状電極をアース回路の一部として使用してもよい。
突起電極としてＡｕバンプを使用したが、例えばはんだバンプ、Ｃｕバンプ、Ａｌバンプなどの卑金属バンプを使用してもよい。この場合には、仮接合時に超音波による振動で、突起電極と接合電極の表面の酸化膜や汚染層が除去されるので、多少の自然酸化膜があっても接合することが可能である。
本発明の回路素子は弾性表面波素子に限るものではなく、一主面に回路面を持ち、他主面に回路面を持たない素子であれば、高周波デバイス、半導体チップなど他の回路素子であってもよいことは勿論である。
【００４５】
【発明の効果】
以上の説明で明らかなように、本発明によれば、仮接合工程を封止枠が酸化しない条件下で超音波加圧を行い、さらに低酸素濃度雰囲気で熱圧着を行うことで、封止枠の酸化を防止しながら突起電極の接合と封止枠の封止とを実施することができる。そのため、封止不良を解消できる。
また、突起電極による仮接合を行った後で、突起電極の本接合と封止枠による封止とを行うので、仮接合時には超音波の出力を小さくして超音波による位置ずれを小さくし、精度のよい位置決めを行うことができる。一方、本接合時には仮接合によって既に位置決めされているので、本接合時に新たに位置決めする必要がなく、簡単な装置で確実な接合が可能となる。そのため、本接合・封止をマルチ化することが容易になり、生産性の向上を実現できる。
さらに、本発明では、仮接合工程を、個々の回路素子に対して個別に実施し、本接合・封止工程を、複数の回路素子に対して同時に実施するので、精度を必要とする仮接合工程をワンバイワンで実施し、時間のかかる熱圧着工程をマルチ化することで、タクト時間を短縮でき、生産性の向上を実現できる。
【図面の簡単な説明】
【図１】本発明にかかる電子部品の第１実施例の断面図である。
【図２】図１に示す電子部品の突起電極および封止枠を形成する前の分解斜視図である。
【図３】図１に示す電子部品の突起電極および封止枠を形成した後の分解斜視図である。
【図４】図１に示す電子部品の製造工程図である。
【図５】本発明の第２実施例であって、突起電極および封止枠を形成する前の分解斜視図である。
【図６】図５に示す実施例の突起電極および封止枠を形成した後の分解斜視図である。
【図７】図５に示す実施例の製造工程図である。
【図８】本発明にかかる製造工程の他の実施例のフローチャート図である。
【図９】本発明にかかる電子部品の第２実施例の分解斜視図である。
【図１０】図９における基板の環状電極の部分拡大図である。
【図１１】環状電極の角部の内側アールの曲率半径Ｒｉと、封止枠の直線部と角部（アール）との高さの差との関係を表した図である。
【符号の説明】
１        基板
２        接合電極
３        環状電極
６        封止枠
１０      回路素子
１２      ＩＤＴ電極（回路部）
１３      入出力電極（回路部）
１４      環状電極
１５      突起電極
【図１】
0003772740.tif 000006
【図２】
0003772740.tif 000007
【図３】
0003772740.tif 000008
【図４】
0003772740.tif 000009
【図５】
0003772740.tif 000010
【図６】
0003772740.tif 000011
【図７】
0003772740.tif 000012
【図８】
0003772740.tif 000013
【図９】
0003772740.tif 000014
【図１０】
0003772740.tif 000015
【図１１】
0003772740.tif 000016