(57)【特許請求の範囲】
【請求項１】
ＲＦコイルと、
前記ＲＦコイルの動作を制御するＲＦ回路と、
第１及び第２のポートを有し、この第１のポートが前記ＲＦ回路に接続される同調ユニットと、
前記同調ユニットから離間して設けられる前記ＲＦコイルを前記同調ユニットの第２のポートに接続する伝送線と、を具備し、
前記同調ユニットは、
互いに並列に且つインダクタに対して並列に接続された複数の容量性ブランチをそれぞれ有する第１及び第２のコンデンサバンクを含み、各容量性ブランチは電磁スイッチそして半導体スイッチと直列に接続された容量性素子を含み、
前記電磁スイッチは、前記ＲＦコイルの動作中において開状態を維持する場合における５００ボルト以下の電圧閾値を有することを特徴とする磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項２】
前記電磁スイッチはリレーから成ることを特徴とする請求項１に記載の磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項３】
前記各々のコンデンサバンクは、四つの容量性ブランチを含み、当該四つの容量性ブランチの各々は、異なる容量値を有する四つの容量性素子を有することを特徴とする請求項１に記載の磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項４】
前記容量性ブランチの電磁スイッチを開閉にするコントローラをさらに具備することを特徴とする請求項１に記載の磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項５】
ＲＦコイルと、
前記ＲＦコイルの動作を制御するＲＦ回路と、
第１及び第２のポートを有し、この第１のポートが前記ＲＦ回路に接続される同調ユニットと、
前記同調ユニットから離間して設けられる前記ＲＦコイルを前記同調ユニットの第２のポートに接続する伝送線と、を具備し、
前記同調ユニットは、
互いに並列に且つインダクタに対して並列に接続された複数の容量性ブランチをそれぞれ有する第１及び第２のコンデンサバンクを含み、各容量性ブランチは電磁スイッチそして半導体スイッチと直列に接続された容量性素子を含む
ことを特徴とする磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項６】
前記電磁スイッチはリレーから成ることを特徴とする請求項５に記載の磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項７】
前記半導体スイッチは、ＰＩＮダイオードから成ることを特徴とする請求項５に記載の磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項８】
前記電磁スイッチはリレーから成り、前記半導体スイッチは、ＰＩＮダイオードから成ることを特徴とする請求項５に記載の磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項９】
前記各々のコンデンサバンクは、四つの容量性ブランチを含み、当該四つの容量性ブランチは異なる容量値を有する四つの対応する容量性素子を有することを特徴とする請求項５に記載の磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項１０】
前記容量性ブランチの電磁スイッチおよび半導体スイッチを開閉にするコントローラをさらに具備することを特徴とする請求項５に記載の磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項１１】
前記電磁スイッチは、前記ＲＦコイルの動作中において開状態を維持するための前記半導体スイッチよりも低いＤＣ制御電圧閾値を有し、
前記半導体スイッチは、前記電磁スイッチよりも短い開閉応答時間を有することを特徴とする請求項５に記載の磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項１２】
磁気共鳴イメージング装置のＲＦコイルと整合するための同調回路を含む磁気共鳴イメージング装置のＲＦアセンブリであって、前記同調回路は、
互いに並列に且つインダクタに対して並列に接続された複数の容量性ブランチをそれぞれ有する第１及び第２のコンデンサバンクを含み、各容量性ブランチは電磁スイッチそして半導体スイッチと直列に接続された容量性素子を含むことを特徴とする磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項１３】
前記電磁スイッチはリレーから成ることを特徴とする請求項１２に記載の磁気共鳴イメージング装置のＲＦコイルと整合するための同調回路を含む磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項１４】
前記半導体スイッチはＰＩＮダイオードから成ることを特徴とする請求項１２に記載の磁気共鳴イメージング装置のＲＦコイルと整合するための同調回路を含む磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項１５】
前記電磁スイッチはリレーから成り、前記半導体スイッチはＰＩＮダイオードから成ることを特徴とする請求項１２に記載の磁気共鳴イメージング装置のＲＦコイルと整合するための同調回路を含む磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項１６】
前記各々のコンデンサバンクは、四つの容量性ブランチを含み、当該四つの容量性ブランチは異なる容量値を有する四つの対応する容量性素子を有することを特徴とする請求項１２に記載の磁気共鳴イメージング装置のＲＦコイルと整合するための同調回路を含む磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項１７】
前記容量性ブランチの電磁スイッチおよび半導体スイッチを開閉にするコントローラをさらに具備することを特徴とする請求項１２に記載の磁気共鳴イメージング装置のＲＦコイルと整合するための同調回路を含む磁気共鳴イメージング装置のＲＦアセンブリ。
【請求項１８】
前記電磁スイッチは、前記ＲＦコイルの動作中において開状態を維持するための前記半導体スイッチよりも低いＤＣ制御電圧閾値を有し、
前記半導体スイッチは、前記電磁スイッチよりも短い開閉応答時間を有することを特徴とする請求項１２に記載の磁気共鳴イメージング装置のＲＦコイルと整合するための同調回路を含む磁気共鳴イメージング装置のＲＦアセンブリ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＲＦコイルを備える磁気共鳴イメージング装置、特に、同ＲＦコイルの整合回路に関する。
【０００２】
【従来の技術】
磁気共鳴イメージングの分野ではよく知られているように、撮影する被検体の特定の原子核を共鳴状態に選択的に励起するためにＲＦ送信器が用いられる。励起の後に同送信器によるＲＦ送信をオフにすると、原子核は撮影領域内に生成された静磁場方向に沿って整列した状態に戻ろうとする（緩和）。高出力のＲＦパルスを送信するＲＦ送信コイルは、一般的には撮影領域全体を取り囲むように設けられる。また、低出力のＲＦ信号を受信するＲＦ受信コイルは、理想的には撮影する被検体に近接した特定部位を取り囲むように設けられる。なお、例えば送受信切替え器によって送信と受信とを切り替え可能にするとともにＲＦ送信コイルとＲＦ受信コイルとを同一のものとして構成しても良い。
【０００３】
図４に示すように、一般的には、ＲＦ送信コイル（Ｔx ）及びＲＦ受信コイル（Ｒx ）はシールドルーム内に配置される。これらのＲＦコイルは、円筒型ＭＲＩシステムあるいは四本柱ＭＲＩシステムといったＭＲＩ磁石構造に係る幾つかの公知の構成例のいずれにも用いることができる。上記シールドルーム内には、静磁場磁石、傾斜磁場コイル、ハウジング、そしてスライド可能な寝台が配置される。
【０００４】
ＲＦコイルＴx 及びＲx は、送信器及び受信器の各々に対し同調回路を介して接続される。同調回路は、ＲＦコイルＴx 及びＲx の各々に対して設けられる。コイルＲx の同調回路は、コイルＲx の表面上に設けられ、低電圧（高々３０ボルト）、低電流の可変容量（バラクタ）ダイオード型の同調回路により構成される。一方、コイルＴx に同調回路を設けること、すなわちコイルの表面上に同調回路を設けること、又は伝送線によってコイルに接続される同調回路を設けることはコスト高となる。したがって、コイルＴx における同調は、固定同調にすることもある。
【０００５】
従来から知られているように、同調回路は、電圧定在波比（ＶＳＷＲ）が理想的には１となるように、又、そのインピーダンスがＲＦコイルのインピーダンスに等しくなるように、整合を行うよう設計されている。このＶＳＷＲが１であれば、伝送線上における電力の反射（損失）がなく、これにより良好な送信効率が得られる。
【０００６】
図５に示される回路図においては、同調調整はコイルＴx 又はＲx から離れた同調回路２０によって行われるものとなっている。この回路は、米国特許第４，８２７，２１９号明細書に記載された遠隔同調回路とほぼ同様のものである。同調回路２０は、直列接続のコンデンサＣ１〜Ｃ３、並列接続のインジケータＬ１及びＬ２、そして並列接続の可変コンデンサＣ４及びＣ５を含む。図５において、同調は、ステップモータ２２及び２４によりコンデンサＣ４及びＣ５の容量を変化させることによって行われる。
【０００７】
図５に示されるような同調回路においては、ステップモータ２２又は２４は、可変コンデンサ（Ｃ４又はＣ５）の各々に作用するおよそ３００〜６００通りのステップ値を提供する。これにより、ＭＲＩ技術者は少なくとも９０，０００通りの異なる「同調」の組合せを得ることができる。
【０００８】
９０，０００通りの同調の組合せによれば、そのＲＦコイルのＶＳＷＲをほぼ１にすることができる少なくとも一つの組合せが存在する見込みが大きくなる。しかしながら、９０，０００通りにも及ぶ組合せを調べることは多大な時間を必要とする上、その労力が結果に見合わない場合もある。
【０００９】
さらに、図５の同調回路は、可変コンデンサＣ４，Ｃ５を調整するための高価なステップモータを含んでいる点において不利がある。また、これら可変コンデンサは、ＲＦ送信期間中における高電圧に耐え得る例えば１０００ボルト[rms] の高電圧素子であって、高価である。
【００１０】
【発明が解決しようとする課題】
本発明は上述した事情を考慮してなされたものであり、その目的は、迅速に回路を同調状態に収束させることができる安価な構成の同調回路を備えた磁気共鳴イメージング装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記課題を解決し目的を達成するために本発明は次のように構成されている。
【００１２】
すなわち、本発明による磁気共鳴イメージング装置の同調回路においては、並列バンク内に配列され、固定値（容量）の安価なコンデンサ（以下、単に「固定コンデンサ」という）が、上記高電圧の可変コンデンサの代わりに設けられる。ここで、ひとつの実施形態では、並列に接続される４つの固定コンデンサが各々のバンクに設けられる。各々の固定コンデンサは相応する選択回路の各々に対して直列に接続される。この選択回路は高価なステップモータの代わりに設けられるものであって例えばリレー及びＰＩＮダイオードから構成される。
【００１３】
ＰＩＮダイオード及びリレーはスイッチ制御器により制御される。特定の固定コンデンサに対応するＰＩＮダイオード及びリレーの両者が短絡した状態において、これらＰＩＮダイオード及びリレーによって制御される当該固定コンデンサは同調インピーダンスを与えるように働く。上記短絡状態にない場合、固定コンデンサは同調インピーダンスに寄与しない。後述するが、ＰＩＮダイオード及びリレーを用いることにより、ＲＦコイルを同調するコンデンサの最適な組合せを見つけることができる。
【００１４】
また、各々バンクが４つのコンデンサを含み、これら４つコンデンサの接続に応じて各々のバンクが１６の離散的なコンデンサ値を与える実施形態では、各々の「ステップ」（すなわち同調回路全体のリアクタンスに寄与する素子としてのコンデンサが追加され或いは取り除かれる場合をいう）のリアクタンス値が、適確で最適なＶＳＷＲ状態を提供し得ない場合がある。そこで本発明において、ＲＦ電力の反射または損失を補償するための１８０゜ＲＦフリップ角の調整を行うようにしても良い。
【００１５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【００１６】
図１は本発明に係る磁気共鳴イメージング装置が具備する遠隔同調回路３０を示す回路図である。この遠隔同調回路３０は、図４に示した同調回路の代わりに設けられる。
【００１７】
送信及び受信コイル（ＴX ／ＲX コイル）には、コンデンサＣs が直列に接続されるとともにコンデンサＣP が並列に接続される。これらは、同コイルと共に送受信コイル基盤上に配置される。このコイル基盤は、伝送線３２を介して遠隔同調回路３０に接続される。遠隔同調回路３０は、伝送線３２対し直列に接続される３つの直列コンデンサＣ１，Ｃ７，Ｃ１３を含んでいる。直列コンデンサＣ１とＣ７の間には、インダクタンスＬ１及びオフセットコンデンサＣ１２に対して並列な第１のコンデンサバンク３４が接続される。直列コンデンサＣ７とＣ１３の間には、インダクタンスＬ２及びオフセットコンデンサＣ１５に対して並列な第２のコンデンサバンク３６が接続される。そしてＣ７とは反対側のＣ１３の一端は、図４において示したような送信器又は受信器に対し伝送線を介して接続される。
【００１８】
図１の例において、コンデンサバンク３４および３６の各々は４つの容量性ブランチ（誘導性ブランチ）を含んでいる。このような容量性ブランチは、複雑さの度合い又は要求精度若しくは同調性能の度合いに応じて、４つよりも多く又は少なく設けられても良い。例えば、２つのバンクの各々に設けられる４つのブランチは、各々が８ビットの同調を提供する。ブランチ（又はバンク）をより多く設ければ、より多くの同調の組合せを提供できるが、同調のタイミング及び複雑さも増してしまう。各々の容量性ブランチは、容量が固定値の安価なコンデンサ（以下、「固定コンデンサ」という）と、リレースイッチと、ＰＩＮダイオードとが直列に接続されて構成されている。１つのバンク内において４つの容量性ブランチを構成する４つの離散的なコンデンサは、各々が例えば２０，４０，８０，１６０ピコファラドといった異なる値を有する。しかしながら本発明はこれらの値又はその他特定の値に限定されない。また容量性ブランチの数及びその配置も任意である。スイッチコントローラ３８は、ＰＩＮダイオードのバイアス制御及びリレーＫ１〜Ｋ８の制御を行う。
【００１９】
当業者にとっては明らかであるが、特定の容量性ブランチのＰＩＮダイオード及びリレーがＯＮ状態にあるとき、この容量性ブランチ上のコンデンサ（Ｃ２〜Ｃ５、Ｃ８〜Ｃ１１のいずれか）は、相応するインダクタ（Ｌ１、Ｌ２のいずれか）および相応するオフセットコンデンサ（Ｃ１５、Ｃ１２のいずれか）に対し並列に接続されることになる。インダクタＬ１に並列接続されるバンク３４の全キャパシタンスは、リレー（Ｋ１〜Ｋ４）及びＰＩＮダイオード（ＣＲ１〜ＣＲ４）がＯＮ状態にある容量性ブランチのコンデンサ（すなわちＣ２〜Ｃ５のうちの１つあるいは複数）の値の総和となる。同様に、バンク３６のキャパシタンスは、リレー（Ｋ５〜Ｋ８）及びＰＩＮダイオード（ＣＲ５〜ＣＲ８）がＯＮ状態にある容量性ブランチのコンデンサ（すなわちＣ８〜Ｃ１１のうちの１つあるいは複数）の値の総和となる。スイッチコントローラ３８は、バンク３４及び３６の各々のキャパシタンスを変化させるため８つのリレーＫ１〜Ｋ８及び８つのＰＩＮダイオードＣＲ１〜ＣＲ８を制御する。これにより当該遠隔同調回路３０は、ＶＳＷＲを１に最も近く整合可能とする８ビットの（又は２５６通りの組合せの）同調を行うことができる。
【００２０】
本実施形態は、リレーＫ１〜Ｋ１８とＰＩＮダイオードＣＲ１〜ＣＲ８を組み合わせるという好ましい構成を有している。図２は、このような構成に係る容量性ブランチを示す回路図である。上述したように、図２上に示されるコンデンサＣ２は固定値（容量）のコンデンサである。このコンデンサＣ２は、これがインダクタＬ１に対して並列に接続されるとき、送信器又は受信器に対しＲＦコイルＴX 又はＲX を整合させるための遠隔同調回路３０の同調インピーダンスに寄与する。リレーＫ１は、以下のような２つの電気的特性を有している。すなわち、（１）“オープン（開）”状態を維持するために高電圧（ＤＣ）を必要としない。
（２）“オープン（開）からクローズ（閉）”への応答時間が遅い。この応答時間は０．０１〜０．１０秒のオーダーである。
【００２１】
一方、ＰＩＮダイオードＣＲ１は、以下のような２つの電気的特性を有している。すなわち、
（１）応答時間が非常に早い。この応答時間は１０〜１００マイクロ秒のオーダーである。
（２）高出力のＲＦ送信期間中においてオープン（開）状態を維持するために５００〜１，６００ボルトあるいはそれ以上のＤＣを必要とする。
【００２２】
本発明は、リレーＫ１とＰＩＮダイオードＣＲ１とを直列に接続することにより、上記２つの段落中において各々（１）に示した好ましい特性が得られる一方、同様に上記各々（２）に示した好ましくない特性による影響を抑えることができるという利点がある。例えば図２において、ＰＩＮダイオードＣＲ１を除くリレーＫ１のみがコンデンサに接続されていると仮定する。この場合、コンデンサＣ２のスイッチコントローラによりリレーＫ１を閉じ（０．０１〜０．１０秒）て試験し、再度リレーＫ１を開く（再度０．０１〜０．１０秒を要する）という過程を経る。そしてこの過程は比較的時間がかかる。何故なら、最良な同調を得るための全ての可能性を「試験」するために、特にスイッチコントローラは２５６通りの組合せに係るスイッチングを行わなければならないためである。この過程は、スイッチングを行うだけで（２５６の組合せ）×（０．０１〜０．１０秒）＝２．５６〜２５．６秒を要する。
【００２３】
さらに、電気機械的なデバイスであるリレーは半導体スイッチに比べて比較的寿命が短い。例えば、１日あたり１０回のＴx コイルの同調を行なう１つのリレーを１００万サイクルと見積もった場合、同調のためにこのリレーを単体で用いたると、３９１日の使用で１００万サイクルに達する。
【００２４】
リレーＫ１ではなくＰＩＮダイオードＣＲ１をコンデンサＣ２に接続すれば、上述した過程に要する時間は短縮できる。この場合、各々のＰＩＮダイオードのスイッチングの発生は１０〜１００マイクロ秒毎となる。しかしながら、同調のための最良の整合を行うためにコンデンサＣ２をインダクタＬ１から切り離す必要がある場合において、Ｔx コイルによる高出力のＲＦ送信期間中にＰＩＮダイオードＣＲ１はＯＦＦ状態を保持しなければならない。この送信期間中は、オープン（開）状態を保持するために５００〜１，６００ボルトのＤＣをＰＩＮダイオードに供給しなければならない。このように、ＰＩＮダイオードは高速に動作するが、その一方でＲＦ送信期間中に高電圧のＤＣを必要とする。
【００２５】
本発明によれば、リレーＫ１〜Ｋ８およびＰＩＮダイオードＣＲ１〜ＣＲ８は、高電圧を要さずに良好なスイッチング速度を得るために共用される。同調を行い、「固定」同調の送信コイルを整合する際には、リレーＫ１〜Ｋ８の全てを初期状態においてクローズする（閉じる）ことにより、ＰＩＮダイオードＣＲ１〜ＣＲ８を最良な整合に向けて容量性ブランチを試験するためのＯＮ／ＯＦＦスイッチとして用いることができる。これらＰＩＮダイオードの応答時間はリレーＫ１〜Ｋ８に比べて急速であるため、スイッチコントローラ３８は、ＴX ／ＲX コイルを送信器または受信器に整合させるためのコンデンサＣ２〜Ｃ５およびＣ８〜Ｃ１１の最適な組合せを迅速に見つけることができる。
【００２６】
コンデンサの最適な組合せを見つけるためにスイッチコントローラが要する最大時間は、ＰＩＮダイオードの応答時間の２５６倍となる（他の外的要因は無視した場合）。勿論、この２５６という数字は、例えば米国特許第５，４８３，１５８号明細書に記載の電動可変コンデンサ同調回路といった高速化アルゴリズムにより低減できる。
【００２７】
最適なコンデンサの組合せ（Ｃ２〜Ｃ５およびＣ８〜Ｃ１１）が決定されると、当該組合せは記録され、ＰＩＮダイオードは、その全てがクローズ（閉）する（電気的に短絡する）ように順バイアスされる。ここでスイッチコントローラは、整合のためのコンデンサ（Ｃ２〜Ｃ５及びＣ８〜Ｃ１１）の適切な組合せを供給するため上記記録された組合せをリレーＫ１〜Ｋ８に対して送る。そしてＭＲＩのスキャンを開始する。かくしてリレーは低電圧のＤＣ（リレー用の電源を用いた場合で通常５〜２８Ｖ）によりＲＦ送信期間中にオープン（開）状態を維持することができる。またオープン状態を保持するのに高電圧のＤＣを要するＰＩＮダイオードは全てクローズ（閉）である。したがって、潜在的に危険であり高価であるとされる高電圧のＤＣを避けることができる。
【００２８】
ここで例えば、図１に示される特定のＴX ／ＲX コイルにおいて、最適な同調条件を得るためにコンデンサＣ３及びＣ４をコンデンサバンク１において並列接続し、コンデンサＣ１０をコンデンサバンク２において単独で接続する場合を考える。初期状態においては、当然ながら（本装置の）計算機は最適な組合せを認識し得ない。そこで、かかる組合せの「整合」クエリーを開始する。計算機は、リレーＫ１〜Ｋ８をスイッチングさせ、Ｃ３／Ｃ４およびＣ１０の状態を検出するため２５６通りの可能な組合せを調べることによって最適な状態を特定できる。しかしながら、これにはかなりの時間を要する。そこで、スイッチコントローラ３８は、リレーＫ１〜Ｋ８の全てを短絡させ、そしてＰＩＮダイオードＣＲ１〜ＣＲ８をスイッチングさせ、２５６通りの組合せを調べることにより最も低いＶＳＷＲを求めるための試験を行う。各々のＰＩＮダイオードの応答時間は比較的短時間であるため、計算機は当該処理を迅速に行うことができる。計算機は、バンク＃１のコンデンサＣ３およびＣ４と、バンク＃２において単独のコンデンサＣ１０との並列な組合せが、最も低いＶＳＷＲ（およそ１）を提供することを認識すると、全てのＰＩＮダイオードＣＲ１〜ＣＲ８を閉じる、すなわち高出力のＲＦ送信期間中においてこれらを「オープン（開）」状態に保持させないようにし、これに代わりバンク＃１においてリレーＫ２およびＫ３のみの閉状態を保持することによってＣ３およびＣ４をＬ１に接続するとともにバンク＃２においてリレーＫ７のみの閉状態を保持することによってＣ１０をＬ２に接続する。そしてＲＦ送信を開始する。オープン（開）状態においてリレーは高電圧のＤＣを必要としないので、本実施形態の遠隔同調回路３０は、ＲＦ送信期間中において高電圧のＤＣを必要としない。それと同時に、最適な整合状態を見つけるためにリレーではなく高速のＰＩＮダイオードを用いているので、高速に最適整合条件を見つけることができる。
【００２９】
ところで本発明において、容量性又は誘導性の値、１バンク当たりのコンデンサ数、ウェイティング、あるいはコンデンサ値のステップサイズは特定の値に限定されず、ＲＦコイルに適した値は、従来から知られている手法により決定できる。本発明の容量性又は誘導性は特定の値に限定されないが、特定周波数におけるＶＳＷＲの適用範囲に対する適値は、回路のインピーダンス及び反射の数値解析により決定できる。これら容量性又は誘導性の値は、特定のＲＦコイルの型又はＲＦコイル同調回路のインダクタンス値又はキャパシタンス値に対して独立したものである。ＲＦ同調回路の出力インピーダンスまたは反射の作用がこれに関係する。これらのインピーダンス値を決定する一つの方法として、ヴァン・ヘテレン他による米国特許第５，４８３，１５８号（特に数式２〜９に関する記述）に記載の方法がある。
【００３０】
図３は、遠隔同調回路３０をより詳細に示す図である。図３に示される部分で図１と同一の部分には同一の参照数字が付してある。特に図３においては、ＰＩＮダイオードＣＲ１〜ＣＲ８およびリレーＫ１〜Ｋ８の状態を制御するための、コンデンサブランチに対するスイッチコントローラ３８の接続を示している。また図３は、リレー駆動コイルがオフ（de-energized）された際に生じる戻り起電力を抑制するダイオードＣＲ９〜ＣＲ１６を示している。戻り起電力は、これが抑制されない場合、コントローラに対しダメージを与える恐れがある。インダクタＬ３〜Ｌ１０は、スイッチコントローラ３８または他の回路内の（容量性又は誘導性の）無効インピーダンスを遮断する。この無効インピーダンスはＰＩＮダイオードの動作に対して干渉し得る。ＰＩＮダイオードは、これが逆バイアスされた場合には、微小容量のコンデンサ（およそ２ｐｆ）および高抵抗の抵抗器（１００ＫΩ以上）として作用する。これ（（ＰＩＮダイオードが持つ）微小領域及び高抵抗）以外のいかなる寄生無効成分も適切な同調動作を阻害するであろう。そしてインダクタＬ３〜Ｌ１０は、このような無効インピーダンス（寄生無効成分）を遮断する。
【００３１】
別の観点から見た発明によれば、ＲＦ送信条件を上述した場合よりも最適なレベルに同調できる。コンデンサは、１バンク当たりに離散的な数だけ設けられるため、コイルを同調させるためにコントローラが使用可能な「ステップ」数が限定される。その結果、コイルを同調させるため可能な限り最適（best-possible ）のコンデンサの組合せが得られたとしても、これが最適なＶＳＷＲ状態を与えるとは限らない。このことは、１バンク当たりのコンデンサ数を最少とし、バンク数も最少とした場合（応じて同調可能な「ステップ」数もわずかとなる）にしばしば起こり得る。この場合、ＲＦ電力の反射もしくは損失を補償するために、ＲＦコイルからのＲＦ送信を受ける原子核のフリップ角を調整すると良い。これは一般に、Ｂ１磁場の強度を調整（これに限定されないが）することによって行われる。
【００３２】
本発明は上述した実施形態に限定されず種々変形して実施可能である。
【００３３】
【発明の効果】
以上説明したように本発明によれば、迅速に回路を同調状態に収束させることができる安価な構成の同調回路を備えた磁気共鳴イメージング装置を提供できる。
【図面の簡単な説明】
【図１】本発明による磁気共鳴イメージング装置の実施形態の概略構成を示す図。
【図２】実施形態の誘導性ブランチを示す回路図。
【図３】実施形態の遠隔同調回路をより詳細に示す図。
【図４】従来例に係る磁気共鳴イメージング装置の概略構成を示すブロック図。
【図５】従来例に係る同調回路の構成を示す図。
【符号の説明】
３０…遠隔同調回路
３２…伝送線
３４、３６…コンデンサバンク
３８…スイッチコントローラ
【図１】
0003816618.tif 000002
【図２】
0003816618.tif 000003
【図３】
0003816618.tif 000004
【図４】
0003816618.tif 000005
【図５】
0003816618.tif 000006