(57)【特許請求の範囲】
【請求項１】
誘電体共振器とマイクロストリップ線路とを有する帯域阻止フィルタであって、該フィルタは、誘電体基板及び該基板の一方の面に設けられる線路導体から形成されるマイクロストリップ線路、該基板の他方の面に設けられた接地導体並びに該基板を介して該線路導体に対向する部分に該誘電体共振器を具備し、該誘電体共振器を形成する誘電体の誘電率は、該誘電体基板の誘電率より大きく、かつ、該誘電体共振器と該誘電体基板との接続面には接地導体の存在しない電極除去部があることにより該誘電体共振器と該マイクロストリップ線路とを誘導結合させたことを特徴とする帯域阻止フィルタ。
【請求項２】
前記帯域阻止フィルタであって、誘電体共振器が主としてＴＥＭモードで動作することを特徴とする請求項１に記載の帯域阻止フィルタ。
【請求項３】
前記帯域阻止フィルタであって、誘電体共振器の中心導体とマイクロストリップ線路の線路導体とが平行で、かつ、最短距離に位置することを特徴とする請求項１又は２に記載の帯域阻止フィルタ。
【請求項４】
前記帯域阻止フィルタであって、前記誘電体共振器に対向する部分の前記線路導体は、他の線路導体部分よりも幅が狭く形成されていることを特徴とする請求項１ないし３のいずれかに記載の帯域阻止フィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、携帯電話機などのマイクロ波を用いる通信機器に使用される帯域阻止フィルタに関するものである。
【０００２】
【従来の技術】
近年、携帯電話で代表されるような無線機器の高周波化および小型化が強力に推し進められる中で、小型で且つ低損失のフィルタへの要求が一層強まっている。この目的のために、図８に示すような、帯域阻止フィルタが使用される。この帯域阻止フィルタは、誘電体共振器３と外部結合用コンデンサ４（場合によってはインダクタを用いる）とを備え、隣り合う共振回路を結合用インダクタ５で接続した構成である。そして、通常、誘電体共振器３の比誘電率εｒ＝９０程度であり、結合用インダクタ５は電気長が等価的にλ／４線路になるように調整されている。
【０００３】
以上のような構成の帯域阻止フィルタは非常に小型で共振器のＱ値が低くても低損失で、阻止帯域ではそこそこの減衰量が得られる。
【０００４】
【発明が解決しようとする課題】
しかしながら、伝送線に結合するために前記外部結合用のコンデンサ又はインダクタを用いる場合、そのコンデンサ又はインダクタの定数が帯域阻止フィルタの特性に与える影響が大きい、つまり、それらの定数のバラツキによりノッチ周波数や特性インピーダンスのバラツキにつながるため、特に、携帯電話機のように使用周波数の高い無線機器内の帯域阻止フィルタでは精密な製造技術や調整技術が必要であった。更に、小型化を考慮すると構造が複雑であるため製造工程において種々の問題を生じることとなる。
【０００５】
そこで、本発明は調整及び製造が容易であり、小型化が可能である高性能の帯域阻止フィルタを提供するものである。
【０００６】
【課題を解決するための手段】
このような目的は下記（１）〜（５）の構成により達成できる。
【０００７】
（１）誘電体共振器とマイクロストリップ線路とを有する帯域阻止フィルタであって、前記誘電体共振器と前記マイクロストリップ線路とを誘導結合させたことを特徴とする帯域阻止フィルタ。
【０００８】
（２）誘電体共振器とマイクロストリップ線路とを有する帯域阻止フィルタであって、少なくとも誘電体共振器を形成する誘電体の誘電率は、マイクロストリップ線路の誘電体基板を形成する誘電体の誘電率より大きく、かつ、誘電体共振器とマイクロストリップ線路を構成する誘電体基板との接続面に少なくとも導体を有しない部分があることを特徴とする（１）に記載の帯域阻止フィルタ。
【０００９】
（３）前記帯域阻止フィルタであって、誘電体共振器が主としてＴＥＭモードで動作することを特徴とする（１）又は（２）に記載の帯域阻止フィルタ。
【００１０】
（４）前記帯域阻止フィルタであって、誘電体共振器がマイクロストリップ線路を形成する誘電体基板の接地電極面側に配置されたことを特徴とする（１）〜（３）の何れかに記載の帯域阻止フィルタ。
【００１１】
（５）前記帯域阻止フィルタであって、誘電体共振器の中心導体とマイクロストリップ線路の線路導体とが平行で、かつ、最短距離に位置することを特徴とする（１）〜（４）の何れかに記載の帯域阻止フィルタ。
【００１２】
【発明の実施の形態】
本発明は、誘電体共振器とマイクロストリップ線路とを有する帯域阻止フィルタであって、前記誘電体共振器と前記マイクロストリップ線路とを誘導結合させたことを特徴とするものである。
【００１３】
具体的に、誘電体共振器とマイクロストリップ線路とを誘導結合させる手段として図１を参照しながら説明する。図１（ａ）は本発明に係る帯域阻止フィルタの線路導体面側の斜視図であり、同図（ｂ）はＡ−Ａ断面図であり、同図（ｃ）はＢ−Ｂ断面図である。
【００１４】
即ち、帯域阻止フィルタは誘電体基板１１と線路導体１２と接地導体１３とからなるマイクロストリップ線路１の誘電体基板１１に、誘電体２１と外部導体２２と中心導体２３を有する誘電体共振器２を設置し、誘電体共振器を形成する誘電体の誘電率は、少なくともマイクロストリップ線路を形成する誘電体の誘電率より大きいものである。そして、誘電体共振器とマイクロストリップ線路を構成する誘電体基板との接続面には少なくとも導体が介在しない部分を有している。即ち、接続面には導体は介在していないが、誘電体共振器の中心導体とマイクロストリップ線路の線路導体とが誘導結合できるのであれば導体が一部介在しても良く、その導体介在部（換言すれば電極除去部）の面積を調節することにより結合強度の調節が可能となる。ここで、図１（ｄ）では、誘電体共振器２の中心導体２３と平行な側面全面に外部電極除去部２４を有し、マイクロストリップ線路１では外部電極除去部２４と対応する接地導体除去部１４を有し、その両電極除去部において接続され、接続面全面におい導体は介在していない。更に、誘電体共振器が誘電体基板に設置される位置や方向は、誘電体共振器の中心導体とマイクロストリップ線路の線路導体との位置関係により結合強度が変化するために、その位置や方向により調整することができる。なかでもその中心導体と線路導体との距離が最短とで、かつ、平行となる位置、方向が好ましいが、少なくとも誘導結合できる範囲に設置することが必要である。
【００１５】
以上のような構成とすることにより、図２に示すように、誘電体共振器２を構成する誘電体２１とマイクロストリップ線路１を形成する線路導体１２の間に当該誘電体２１の誘電率（εｒ2）より低い誘電率（εｒ1）の誘電体基板１１が存在するため、誘電体共振器２の中心導体２３とマイクロストリップ線路の結合は磁界による結合（図２（ａ））がほとんど影響を受けないのに対し、電界による結合（図２（ｂ））は大きく減少する、このため結果としては磁界による結合が得られる。
【００１６】
そして、マイクロストリップ線路１と誘電体共振器２とを導体がない領域（図２においてはマイクロストリップ線路の誘電体基板と誘電体共振器との接続面全面）を通じて磁気的に分布結合させることにより、従来では必要とされる共振器と直列に接続されるコンデンサ又はインダクタを不要とし、製造が容易で小型、高性能の帯域阻止フィルタを安価で提供することができる。
【００１７】
また、本発明に係る帯域阻止フィルタの誘電体共振器は、主としてＴＥＭモードで動作することが好ましい。これは、同一周波数であれば最も小型化が可能だからである。
【００１８】
さらに、本発明に係る帯域阻止フィルタの誘電体共振器は、マイクロストリップ線路を形成する誘電体基板の接地電極面側に配置されることが好ましい。これは、誘電体共振器の配置の自由度やその外部導体とマイクロストリップ線路の接地電極との接続が容易となるからである。
【００１９】
次に、本発明に係る帯域阻止フィルタの製造方法等について具体的に説明する。
【００２０】
まず、誘電体共振器については、通常帯域阻止フィルタに用いられる物であれば特に限定はなく、通常の製造方法で作成される。但し、側面に平面を持つ角柱のものが好ましい。基板への設置が容易となるからである。使用される誘電体は一般的な高周波用の誘電体（誘電率、Ｑ値が高く、温度特性の良好なもの）であれば特に限定はない。例えばＢａＴｉＯ3系等である。また、中心導体や電極の導電性材料もまた一般的な高周波用のものであれば特に限定はない。例えば、Ａｇ、Ａｕ、Ｃｕ、Ａｇ−Ｐｄ等が使用される。
【００２１】
マイクロストリップ線路は、前記のように誘電体基板と線路導体と接地導体を有しており、誘電体基板に用いられる誘電体は、損失の許容される範囲であれば特に限定されることはなく、例えば、テフロン系ガラス等が好ましいが、一般的なガラスエポキシ系であっても用いることができ、その製造方法も通常の基板の製造法と同様である。また、誘電率の高いセラミック基板、例えば、アルミナ等を用いれば、ストリップ線路の物理長を短くすることができる。接地導体及び線路導体は誘電体共振器と同様に、一般的な高周波用のものであれば特に限定はない。例えば、Ａｇ、Ａｕ、Ｃｕ、Ａｇ−Ｐｄ等が使用される。また、線路の形状は共振器の数や要求される特性により選択される。
【００２２】
誘電体共振器とマイクロストリップ線路の誘電体基板との張り付けは、エポキシ系接着剤やシリコンゴムを用いればよい。また、これら接着剤を用いずに接続面が密着することができれば、その周囲のみを半田により固定しても良い。
【００２３】
【実施例】
以下、本発明に係る帯域阻止フィルタについて、具体的実施例を用いて詳細に説明する。
【００２４】
（実施例１）
図３に、本発明の帯域阻止フィルタの第１の実施例の斜視図を示す。同図（ａ）は線路導体面側を、同図（ｂ）は接地導体面側を表す。
【００２５】
マイクロストリップ線路を形成するために厚さ１ｍｍのフッ素系ガラス基板（チューコーフロー（登録商標）中興化成工業株式会社製）１１（εｒ＝２．６）の片面に線路導体１２を、その反対面に接地導体パターン１３（共に導体材料は銅箔である）を施し、線路導体１２に対向する接地導体の一部を除去（接地導体除去部１４）し、一側面の外部導体を除去（外部導体除去部２４）したλ／４ＴＥＭモード誘電体共振器２（εｒ＝３７）をそれぞれの接地導体を除去した部分で該共振器の中心導体２３と線路導体１２が平行になるようにシリコンゴムを用いて張り合わせ、誘電体共振器の外部導体とマイクロストリップ線路とを半田付けすることにより、２段の帯域阻止フィルタを得た。
【００２６】
ここで、同図中では、誘電体共振器を基板に張り合わせた部分において、その部分に対向する線路導体（図中の符号１２１）が他の部分に比べて細く設定されているのは線路と共振器の結合強度を最適に設定するためである（以下当該部分を結合強度調整部１２１とする）。よって、設定によっては他の部分と同じ又は太くなる、場合によっては形状も異なることがある。また、前記他の部分は基本的に５０Ωに設定してあり、各共振器間のストリップ線路の長さは電気長が等価的にほぼλ/４となるように設定されている。
【００２７】
このようにして得られた本発明の第１の実施例の電気的特性を図４に示す。これより、良好な２段帯域阻止フィルタの特性が得られており、従来では必要であった共振器と直列に接続されるべくコンデンサ又はインダクタを要さず、良好な帯域阻止フィルタが得られた。
【００２８】
（実施例２）
図５に、本発明の帯域阻止フィルタの第２の実施例の斜視図を示す。同図（ａ）は線路導体面側を、同図（ｂ）は接地導体面側を表す。
【００２９】
基本的には第１の実施例と同様の構成、即ち、厚さ１ｍｍのフローグラス基板１１と結合強度調整部１２１を有する線路導体１２と接地導体除去部１４を有する接地導体パターン１３からマイクロストリップ線路を形成し、中心導体に平行な側面に外部導体除去部２４を有するλ／４ＴＥＭモード誘電体共振器２をそれぞれの接地導体を除去した部分において該共振器の中心導体２３と線路導体１２が平行になるようにシリコンゴムを用いて張り合わせているが、以下の点で異なる。
【００３０】
誘電率εｒ＝９２の誘電体共振器２を３個使用し３段の帯域阻止フィルタとしていること、小型化を考慮してスペース効率を上げるため線路導体１２をメアンダ状に折り曲げて設置していること、更に誘電体共振器間の線路導体の物理長を短くするため及び減衰量の周波数特性を調整するため、容量を形成するためのパターン１２２を設定したこと、線路インピーダンスが５０Ωより高くなるように幅を細く設定した部分１２３を形成したことである。
【００３１】
このようにして得られた本発明の第２の実施例の電気的特性を図６に示す。通過帯域における挿入損失を極力少なくなるような周波数特性を有する、良好な３段帯域阻止フィルタの特性が得られた。
【００３２】
（実施例３）
図７に、本発明の帯域阻止フィルタの第３の実施例斜視図を示す。同図（ａ）は線路導体面側を、同図（ｂ）はＣ−Ｃ断面図を表す。
【００３３】
本実施例においては電界による結合を減衰させるため、線路導体１２を設置した側の誘電体基板１１の表面上に保護膜をかねたエポキシ樹脂からなる低誘電率（εｒ＝４．８）のレジスト層１５を形成してその上に高誘電率（εｒ＝９２）の誘電体共振器２を設置した。つまり、誘電体共振器２とマイクロストリップ線路の線路導体１２とは誘電体基板１１の同じ面上に設置してある。そして、結合強度を調整するために、誘電体共振器２の中心導体２３と線路導体１２とを平行とせず、基板面上で斜めとなるように設定してあり、更に、線路導体１２が誘電体共振器２の外部導体２２と接触又は（誘導結合を阻害しない程度に）接近しないように上記実施例のように基板との接合面（外部導体除去部２４）のみならず、接合面以外の外部導体を除去（同図中符号２５）してある。なお、誘電体共振器の外部電極と誘電体基板の接地電極とを電気的に接続するために、線路電極面側の一部に接地電極１３１と誘電体基板の接地電極に電気的に接続するスルーホール１３２を設けている。
【００３４】
このようにして得られた第三の実施例もまた良好な周波数特性が得られた（図示せず）。
【００３５】
また、本発明は以上の実施例に限定されるものではない。
【００３６】
スペース効率を更にあげるため容量を形成する電極はチップコンデンサ等を使用しても良い。
【００３７】
【発明の効果】
以上説明した本発明による帯域阻止フィルタは次のような効果がある。
【００３８】
本発明において誘電体共振器の中心導体と平行な１側面に外部電極を施さない領域を設け、この部分を通し共振器とてマイクロストリップ線路とを磁気的に分布結合をさせたもので、従来量産工程では取り扱うことの困難であったインダクタや精密な設定を要求するコンデンサを使用せずに小型で高性能の帯域阻止フィルタを実現することが出きる。
【図面の簡単な説明】
【図１】（ａ）は本発明に係る帯域阻止フィルタの線路導体面側の斜視図であり、（ｂ）はＡ−Ａ断面図であり、（ｃ）はＢ−Ｂ断面図であり、（ｄ）は接地導体面側の斜視図である。
【図２】（ａ）は磁界による結合を表す概念図であり、（ｂ）は電界による結合を表す概念図である。
【図３】（ａ）は本発明の帯域阻止フィルタの第１の実施例の線路導体面側の斜視図であり、（ｂ）は接地導体面側の斜視図である。
【図４】本発明の第１の実施例における電気的特性を示す図である。
【図５】（ａ）は本発明の帯域阻止フィルタの第２の実施例の線路導体面側の斜視図であり、（ｂ）は接地導体面側の斜視図である。
【図６】本発明の第２の実施例における電気的特性を示す図である。
【図７】（ａ）は線路導体面側の斜視図であり、（ｂ）はＣ−Ｃ断面図である。
【図８】従来の帯域阻止フィルタの斜視図である。
【符号の説明】
１；マイクロストリップ線路
１１；誘電体基板
１２；線路導体
１２１；結合強度調整部
１２２；キャパシタ電極部
１２３；インピーダンス調整部（５０Ω以上）
１３；接地導体
１３１；接地電極
１３２；スルーホール
１４；接地導体除去部
２、３；誘電体共振器
２１；誘電体
２２；外部導体
２３；中心導体
２４；外部導体除去部（接続面）
２５；外部導体除去部（接続面以外）
４；外部結合用コンデンサ
５；結合用インダクタ
【図１】
0003802639.tif 000002
【図２】
0003802639.tif 000003
【図３】
0003802639.tif 000004
【図４】
0003802639.tif 000005
【図５】
0003802639.tif 000006
【図６】
0003802639.tif 000007
【図７】
0003802639.tif 000008
【図８】
0003802639.tif 000009