(57)【特許請求の範囲】
【請求項１】
撮像素子にて撮像した画像信号の記録再生を行うと共に、映像の時間軸伸張又は圧縮を行い得るビデオカメラであって、
上記撮像素子の駆動信号及び記録時のタイミング信号を少なくとも発生するタイミング発生手段を有し、
当該タイミング発生手段は、上記画像信号を１フィールド単位のパケットとして扱うと共に、当該パケット内のデータレートを一定化させ、上記撮像素子からの画像信号の読み出し及び当該画像信号の記録時のタイミングを、所望のフィールドレートに応じたパケット周期に同期させる
ことを特徴とするビデオカメラ。
【請求項２】
上記タイミング発生手段は、上記撮像素子へのセンサゲートパルスから１フィールドのラインシフト終了までの間を上記パケットとする
ことを特徴とする請求項１記載のビデオカメラ。
【請求項３】
上記タイミング発生手段は、上記パケット内のデータレートを１倍速に一定化させる
ことを特徴とする請求項１記載のビデオカメラ。
【請求項４】
上記タイミング発生手段は、記録した画像信号の再生時のタイミング信号をも発生し、上記記録時と再生時のタイミングを同一の基準クロックから生成する
ことを特徴とする請求項１記載のビデオカメラ。
【請求項５】
交流点灯照明下での撮影の際に、上記タイミング発生手段は上記１フィールド単位のパケットのタイミングを当該交流点灯照明の電源周波数と同期させる
ことを特徴とする請求項１記載のビデオカメラ。
【請求項６】
撮像素子にて撮像した画像信号の記録再生を行うと共に、映像の時間軸伸張又は圧縮を行い得るビデオカメラの制御方法であって、
上記画像信号を１フィールド単位のパケットとして扱うと共に、当該パケット内のデータレートを一定化させ、上記撮像素子からの画像信号の読み出し及び当該画像信号の記録時のタイミングを、所望のフィールドレートに応じたパケット周期に同期させる
ことを特徴とするビデオカメラの制御方法。
【請求項７】
上記パケットは、上記撮像素子へのセンサゲートパルスから１フィールドのラインシフト終了までの間である
ことを特徴とする請求項６記載のビデオカメラの制御方法。
【請求項８】
上記パケット内で一定化するデータレートは１倍速のデータレートに対応する
ことを特徴とする請求項６記載のビデオカメラの制御方法。
【請求項９】
上記記録再生のタイミングは同一の基準クロックから生成する
ことを特徴とする請求項６記載のビデオカメラの制御方法。
【請求項１０】
交流点灯照明下での撮影の際には、上記１フィールド単位のパケットのタイミングを、当該交流点灯照明の電源周波数と同期させる
ことを特徴とする請求項６記載のビデオカメラの制御方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像信号の記録再生が可能であると共に映像の時間軸伸張又は圧縮を行い得るビデオカメラ及びその制御方法に関する。
【０００２】
【従来の技術】
従来より、動画像からなるコマーシャル映像や映像芸術作品における、被写体の質感を演出するための一手法として、スローモーションに代表される時間軸変換法がある。
【０００３】
従来、この時間軸変換は、フィルムカメラによって映写時のフィールドレートと異なるレートで撮影することにより行われていた。すなわち、撮影時に例えば映写時のフィールドレートよりも速いレートて撮影を行い、映写時には通常のフィールドレートでの映写を行うようにすると、当該映写時にはスローモーション映像が得られることになる。なお、このようなスローモーション映像は、現実の映像時間軸よりも時間軸が伸張した映像と言える。
【０００４】
しかし、このフィルムカメラによる時間軸変換の方式では、撮影したフィルムを現像しない限り、演出の効果が確認できなく、即時性が無いという欠点がある。
【０００５】
【発明が解決しようとする課題】
これに対して、例えばビデオカメラにおいて時間軸変換を実現できれば、磁気的、電気的な即時性のある記録再生が可能な記録媒体を用いることができるので、演出の効果を、撮影後直ちに確認できることになる。
【０００６】
しかし、一般的に、ビデオカメラは、ＮＴＳＣ（National Television System Committee）やＰＡＬ（Phase Alternation by Line）、ＳＥＣＡＭ（sequential a memoire color television system）等の現行放送フォーマットに従うため、フレームレートが３０或いは２５フレーム毎秒に固定されているものが殆どである。例外として、基準となるフレームレートの整数倍速を実現するビデオカメラも存在するが、映像の質感の演出という点においては表現の自由度が乏しい。
【０００７】
ここで、ビデオカメラにおいて、映像の映像の時間軸の伸張や圧縮を例えば記録系の基準クロックを変えることによって実現しようとすると、
（１）映像信号帯域が変わるため、フィルタの特性を変える必要がある。
（２）ディレイラインを用いて、タイミング調整をしている回路のディレイ量を変える必要がある。
（３）再生系とのタイミング同期回路が複雑になる。
といった欠点があった。
【０００８】
そこで、本発明は、上述した実情に鑑みてなされたものであり、フィルタ特性やディレイ量等を変えることなく、また記録系と再生系とのタイミング同期用回路も複雑化させずに、簡単且つ容易に時間軸変換を可能とするビデオカメラ及びその制御方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明のビデオカメラ及びその制御方法は、画像信号を１フィールド単位のパケットとして扱うと共に、パケット内のデータレートを一定化させ、撮像素子からの画像信号の読み出し及び画像信号の記録時のタイミングを、所望のフィールドレートに応じたパケット周期に同期させることにより、上述した課題を解決する。
【００１０】
本発明によれば、パケット内のデータレートは例えば１倍速に対応するデータレートに一定化するが、パケット毎のレートすなわちフィールドレートを任意に変更可能にしている。このため、任意のフィールドレートを信号処理回路に変更を加えることなく実現可能となっている。
【００１１】
【発明の実施の形態】
以下、本発明の好ましい実施の形態について、図面を参照しながら説明する。
【００１２】
図１に、本発明のビデオカメラ及びその制御方法が適用される一実施の形態のビデオカメラの全体構成を示す。
【００１３】
この図１において、ＣＣＤ（Charge Coupled Devise）イメージャ１は、図示しない光学系によって受光面上に結像された被写体等の像を光電変換により画像信号に変換する。このＣＣＤイメージャ１での光電変換により生成された画像信号は、プロセッサ回路２に送られる。このプロセッサ回路２では、ＣＣＤイメージャ１からの画像信号に所定の映像信号処理を施す。なお、このプロセッサ回路２における所定の映像信号処理は、通常のビデオカメラにて行われるものであり、周知であるためここではその説明を省略する。当該プロセッサ回路２にて映像信号処理を受けた画像信号は、記録媒体として例えばＲＡＭ（Random Access Memory）、ハードディスク、ビデオテープ等の何れか若しくはそれらの組み合わせを備える記録再生部３に送られて記録される。本実施の形態において、上記ＣＣＤイメージャ１の駆動タイミングと記録再生部３における画像信号の書き込みタイミングは、３倍速以下の任意のフレームレートにするとこができ、記録タイミングジェネレータ５が管理する。
【００１４】
一方で、再生タイミングジェネレータ６には、図示しない同期信号発生回路から端子９を介して供給された基準同期信号が入力される。上記記録再生部３に記録されている画像信号は、当該基準同期信号に同期して、再生タイミングジェネレータ６で管理された再生タイミングにより１倍速のフレームレートで再生され、プロセッサ回路４に送られる。このプロセッサ回路４では、記録再生部３から供給された信号に所定の信号処理を施し、得られた画像信号がビデオ出力端子８から後段に出力される。なお、このプロセッサ回路４における所定の映像信号処理は、通常のビデオカメラにて行われるものであり、周知であるためここではその説明を省略する。
【００１５】
システムコントローラ７は、各部の制御を行うと共に、上記記録タイミングジェネレータ５と再生タイミングジェネレータ６の同期制御を行う。
【００１６】
上述のように、上記ＣＣＤイメージャ１の駆動タイミングと記録再生部３の書き込みタイミングを３倍速以下の任意のフレームレートにし、一方で、記録再生部３からの再生時を１倍速のフレームレートにすることで、映像の時間軸変換が行われることになる。すなわち例えば、上記ＣＣＤイメージャ１の駆動タイミングと記録再生部３の書き込みタイミングを３倍速のフレームレートにし、記録再生部３からの再生時を１倍速のフレームレートにすると、ビデオ出力端子８から後段に出力される画像は３倍に時間軸が伸張されたスローモーション映像となる。
【００１７】
図２には、例えばＮＴＳＣ方式のような５２５ライン／６０フィールド毎秒のシステムに、上記時間軸変換を実現する本実施の形態のビデオカメラを適用した場合の、上記記録タイミングジェネレータ５からＣＣＤイメージャ１に送られる各種ＣＣＤ駆動信号のタイミングチャートを示す。図２中のＶＤはＣＣＤイメージャ１の垂直駆動パルスを、Ｖ１，Ｖ２，Ｖ３，Ｖ４は垂直レジスタ転送クロックを、ＣＧはセンサゲートパルスを、ＦＰは後述するフィールドパケットを、ＥＬは有効ラインを示し、図２（ａ）はオッドフィールド（奇数フィールド）のタイミングチャートを、図２（ｂ）にはイーブンフィールド（偶数フィールド）のタイミングチャートを示している。
【００１８】
ここで、この図２に示すようなＣＣＤ駆動タイミングに対して、ＣＣＤ駆動のスピードを例えば通常の３倍とする。具体的に言うと、ＣＣＤイメージャ１のセンサゲートパルスＣＧから、１フィールドのラインシフト終了までのタイミングをフィールドパケットＦＰとして、奇数偶数（オッド、イーブン）の２種類のフィールドパケットＦＰを開始するタイミングを制御することで、３倍速以下の可変フレームレートを実現することができる。
【００１９】
すなわち、ＣＣＤイメージャ１の水平垂直駆動を、例えば通常の３倍速でコンスタントに行い、センサゲートパルスＣＧを立てる周期を、図３の表及び図４に示すように、所望のフィールドレートに応じて変えることにより、３倍速以下、例えば１倍速、１．５倍速、２倍速、２．５倍速、３倍速等のスピードでの撮影や、更に１倍速以下、例えば０．５倍速等のスピードでの撮影が可能となる。なお、図３には、フィールドレートとパケット周期の対応表を示しており、例えばフィールドレートが３０フィールド／秒（すなわち０．５倍速）のときのパケット周期は３１５０ライン／フレーム、フィールドレートが４５フィールド／秒（すなわち０．７５倍速）のときのパケット周期は２１００ライン／フレーム、フィールドレートが６０フィールド／秒（すなわち１倍速）のときのパケット周期は１５７５ライン／フレーム、・・・となり、以下同様に、フィールドレートが１５０フィールド／秒（すなわち２．５倍速）のときのパケット周期は６３０ライン／フレーム、フィールドレートが１８０フィールド／秒（すなわち３倍速）のときのパケット周期は５２５ライン／フレームとなる。また、図４（ａ）にはフィールドレートが１８０フィールド／秒（すなわち３倍速）のとき、図４（ｂ）には９０フィールド／秒（すなわち１．５倍速）のとき、図４（ｃ）には６０フィールド／秒（１倍速）のときのセンサゲートパルスＣＧとフィールドパケット周期のタイミングを示している。
【００２０】
上述のように、本実施の形態によれば、フィールドパケットＦＰという概念を採用し、センサゲートパルスＣＧを立てる周期を所望のフィールドレートに応じて変えることにより、映像の時間軸を伸張或いは圧縮することができる。
【００２１】
また、本実施の形態によれば、フレームレートが変化しても、フィールドパケットＦＰ内ではＣＣＤ水平駆動周波数を常に一定化しているため、映像周波数帯域やサンプルホールドのタイミング等、画質に影響するアナログ信号処理回路に変更は必要無く、したがって安定した映像が得られる。アナログ信号処理回路については後述する。
【００２２】
さらに、本実施の形態によれば、記録再生部３に対する書き込み及び読み出しタイミングが同一の基準クロックから作られ、フィールドレートが変わっても水平タイミングは不変なので、ライン単位の変更のみで対応でき、同期系が単純である。
【００２３】
その他、例えば蛍光灯等の交流点灯照明下で、商用電源周波数（日本国では６０Ｈｚ或いは５０Ｈｚ）の１倍或いは２倍程度のスピード撮影を行う場合には、低い周波数でのフリッカが目立つことになるが、本実施の形態のビデオカメラにおいては、記録系のフィールドタイミングを商用電源周波数に同期させることにより、フリッカを無くすことができる。
【００２４】
図５には、アナログ信号処理回路の一構成例を示す。
【００２５】
この図５において、ＣＣＤイメージャ１１から出力された画像信号は、サンプルホールド回路１２に送られる。当該サンプルホールド回路１２では、アナログ画像信号を標本化して保持し、その標本化して保持した画像信号をシェーディング補償回路１３に送る。これらＣＣＤイメージャ１１及びサンプルホールド回路１２は、ＣＣＤドライブタイミングジェネレータ１７からのタイミング信号に基づいて動作する。
【００２６】
シェーディング補償回路１３は、Ｈ，Ｖ近似鋸波ジェネレータ１８から供給された水平及び垂直の走査に同期した近似鋸波を、サンプルホールド回路１２からの画像信号に重畳するシェーディング補償（補正）処理を行う。
【００２７】
シェーディング補償回路１３から出力された画像信号は、ローパスフィルタ（ＬＰＦ）にて高調波ノイズ成分が除去された後、アナログ／ディジタル（Ａ／Ｄ）コンバータ１５にてディジタル画像データに変換される。この画像データは出力端子１６から後段の構成に送られる。
【００２８】
【発明の効果】
本発明においては、画像信号を１フィールド単位のパケットとして扱うと共に、パケット内のデータレートを一定化させ、撮像素子からの画像信号の読み出し及び画像信号の記録時のタイミングを、所望のフィールドレートに応じたパケット周期に同期させることにより、フィルタ特性やディレイ量の信号処理回路に変更を加えることなく、また記録系と再生系のタイミング同期用回路も複雑化させずに、簡単且つ容易に時間軸変換が可能である。
【図面の簡単な説明】
【図１】本発明実施の形態のビデオカメラの概略構成を示すブロック回路図である。
【図２】５２５ライン／６０フィールド毎秒のシステムに、本実施の形態のビデオカメラを適用した場合のＣＣＤ駆動信号のタイミングチャートである。
【図３】フィールドレートとパケット周期の対応表を示す図である。
【図４】３倍速、１．５倍速、１倍速撮影のときのセンサゲートパルスとフィールドパケット周期のタイミングを示すタイミングチャートである。
【図５】アナログ信号処理回路の一構成例を示すブロック回路図である。
【符号の説明】
１  ＣＣＤイメージャ、  ２，４  プロセッサ回路、  ３  記録再生部、  ５記録タイミングジェネレータ、  ６  再生タイミングジェネレータ、  ７  システムコントローラ
【図１】
0003820716.tif 000002
【図２】
0003820716.tif 000003
【図３】
0003820716.tif 000004
【図４】
0003820716.tif 000005
【図５】
0003820716.tif 000006