(57)【特許請求の範囲】
【請求項１】
半導体チップに組み込まれたホトダイオード素子部と回路素子部と、少なくとも前記回路素子部上方を覆う遮光膜と、前記回路素子部の各々の素子を電気的に接続する多層配線層とを有するホトダイオード内蔵半導体装置において、
前記回路素子部に配置された第一導電型の不純物領域からなる分離領域上方の前記遮光膜に、前記遮光膜と同層の金属膜から形成され、前記遮光膜の下層の前記配線層を交差させる交差配線部を配置する開口部と、
前記開口部の下方の分離領域に隣接して配置された第二導電型の半導体層からなるダミーアイランド領域とを有し、前記分離領域と前記ダミーアイランド領域によりダミーのホトダイオードを形成することを特徴とするホトダイオード内蔵半導体装置。
【請求項２】
前記ダミーアイランド領域は、前記開口部の下方の分離領域を囲むように、配置されていることを特徴とする請求項１に記載のホトダイオード内蔵半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光信号受光用のホトダイオードを内蔵し不要な光を遮蔽する遮光膜を持つ半導体装置の、多層配線構造に関する。
【０００２】
【従来の技術】
赤外線などによる光信号伝達手段の受信側、又は光ピックアップ装置の光信号読み取り装置などでは、受光用のホトダイオードをその周辺回路と共に集積化した半導体装置が用いられるようになってきた。ＩＣ化した装置は、個別部品でハイブリッド化したものに比べてコストダウンが期待でき、また外部電磁界による雑音に対して強いというメリットを有する。
【０００３】
上記ホトダイオード内蔵半導体装置は、ホトダイオードとＮＰＮトランジスタ等とが共存するため、周辺回路への光入射による余分な光電流が生じないよう、ホトダイオード部分以外の領域を入射光から遮断する必要がある。
このような遮光手段としては、半導体集積回路の多層配線技術を利用して、最上層のアルミ配線で前記周辺回路部分を被覆する方法が最も簡便である（例えば特願平４ー２８７５８２号）。
【０００４】
図６にその半導体装置を示す。同図において、１は半導体チップ、２は遮光膜、３は電極パッド部、４はホトダイオード部、５は回路素子部である。回路素子部５の全ては遮光膜２により覆われ、ホトダイオード部４は光入射のために開口されている。電極パッド部３内には遮光膜３と短絡しないように互い違いに重なり合うようにして外部接続用の電極パッドが配置されている。遮光膜２は多層配線構造の最上層の配線層からなり、遮光膜の下部で、遮光膜より下層の配線層により回路素子部５の各素子の電気的接続が成されている。
【０００５】
【発明が解決しようとする課題】
しかしながら、遮光膜２が多層配線構造の最上層を占有することにより、電極配線に利用できる配線層が少なくなる。その顕著な例が２層配線構造であり、第２層目を遮光膜２の形成に消費することは、第１層目の配線層だけで素子間接続を行わなければならないことを意味する。すると多層配線特有のクロス接続ができなくなり、パターン設計が困難になると言う欠点があった。
【０００６】
単純に配線層の数を３層、４層と多くすれば問題解決にはなるが、内蔵する素子数とチップサイズに見合った配線層の数があり、これらに対して配線層の数を増加することは、それだけコスト高になる欠点がある。
また、高不純物濃度の拡散領域を配線の一部として用いることである程度のクロス配線が可能ではあるが、配線抵抗が大きいために限界がある。
【０００７】
【課題を解決するための手段】
本発明は上記従来の課題に鑑みなされたもので、回路素子部の一部に遮光膜を開口した交差配線部を形成し、該交差配線部で遮光膜と同じ配線層を利用してクロス配線を行うと共に、前記開口を通して、及び開口から入射して多重反射により内部へ入射する不要光を、前記交差配線部の周囲に設けたダミーアイランドで吸収することにより他の回路素子への悪影響をも排除したものである。
【０００８】
【発明の実施の形態】
以下に本発明の実施の形態を図面を参照しながら詳細に説明する。
図１は本発明の半導体装置のチップの一部を示す拡大平面図、図２は図１のＡＡ線断面図、図３は半導体チップの全体を示す平面図である。
先ず図３を参照して、１１はホトダイオード素子と他の周辺回路素子とを一体化した半導体チップ、１２はアルミ電極配線で形成した遮光膜、１３は電極パッド部、１４はホトダイオード部、１５は回路素子部である。遮光膜１２は回路素子部１５の略全部を被覆し、半導体チップ１１最外周のスクライブライン近傍まで拡張され、ホトダイオード部４は光入射のために開口されている。電極パッド部１３は、詳細に図示していないが、その内部にアルミ電極配線によって外部接続用のボンディングパッドが設けられ、ボンディングパッドと遮光膜とが短絡しないよう、そして半導体チップ１１表面を露出しないよう、多層配線構造を用いて互いの端部が重なり合うようになっている。
【０００９】
回路素子部１５にはＮＰＮトランジスタ、抵抗などの能動素子、受動素子が多数形成されており、遮光膜１２の下部で、遮光膜１２より下層の配線層により（遮光膜が第２層目であれば第１層目の配線層により）周辺回路を構成すべく各素子間の電気的接続を行っている。そして、回路素子部１５を被覆する遮光膜１２の一部を開口することにより交差配線部１６を形成する。
【００１０】
交差配線部１６の拡大平面図が図１である。図１を参照して、遮光膜１２を開口したことにより第１層目の配線層で形成した電極配線１７ａ、１７ｂ、１７ｃが露見し、遮光膜１２と同じく第２層目の配線層で形成した交差電極１８が層間絶縁膜に形成したスルーホールを介して電極配線１７ａ、１７ｃに層間接続されている。そして、交差電極１８が電極配線１７ｂと層間絶縁膜を介してクロスすることにより、電極配線１７ａ、１７ｃと電極配線１７ｂとのクロス配線が行われる。各電極配線１７ａ、１７ｂ、１７cは絶縁膜上を延在して所望の回路素子と接続されている。
【００１１】
交差配線部１６の下部には、回路素子を配置せず、開口部を囲むようにダミーのアイランドを配置している。図２は図１のＡＡ線断面図である。図２を参照して、２１はＰ型のシリコン半導体基板、２２は基板２１の上に気相成長により形成したＮ型のエピタキシャル層を貫通するＰ＋型の分離領域、２３は分離領域により形成されたダミーアイランドである。ダミーアイランドは、回路素子を形成するためのアイランドと同等の構成を持つ。そして分離領域２２の表面にはアノード電極２４を配置して接地電位ＧＮＤを、ダミーアイランド２３にはＮ＋コンタクト領域２５を介してカソード電極２６により＋５Ｖの如き電源電位ＶＣＣを印加する。この電位印加で、Ｐ型のシリコン半導体基板２１とＰ＋分離領域２２をアノード、島領域２３のＮ型層（Ｎ＋埋め込み層２７を含め）をカソードとしてダミーのホトダイオードを構成し、ＰＮ接合に空乏層を形成するものである。。尚、２７はＮ＋埋め込み層、２８ａはシリコン酸化膜などの絶縁膜、２８ｂはシリコン酸化膜、シリコン窒化膜等の層間絶縁膜、２８ｃは同じくシリコン酸化膜、シリコン窒化膜等のパッシベーション皮膜である。
【００１２】
第２層目の配線層で遮光膜１２と交差電極１８を形成し、交差電極１８が層間絶縁膜２８ｂのスルーホールを介して電極配線１７ａ、１７ｃを接続し、そして電極配線１７ｂとクロスしている。各絶縁膜２８ａ、２８ｂ、２８ｃは透光性であり、この半導体チップ１１は透光性の樹脂でモールドされる。アルミ製の遮光膜１２は遮光性である。
【００１３】
遮光膜に１２に交差配線部１６という開口部を設けたことにより、開口部から入射した光はその下部の分離領域２２に入射される。分離領域２２は前記ダミーのホトダイオードのアノードであるから、入射された光は空乏層外生成キャリアとなり、無効電流としてアノード電極２４またはダミーアイランド２３を経由してカソード電極２６に回収される。従って前記光電流が他の回路素子へ流れ込むことによる誤動作やラッチアップを防止できる。
【００１４】
また、前記開口部から入射した光は、その内の数十％がシリコン表面で反射し、遮光膜１２の裏面で反射して更に内部へ入り込もうとする。これを多重反射と称する。図４を参照して、多重反射により内部奥深くへと侵入した光は、開口部の周辺を囲むダミーアイランド２３が形成するダミーホトダイオードに捕獲され光電流となる。多重反射を多数回繰り返せば更に内部に侵入できるが、反射を繰り返す度に光は減衰するので、ダミーアイランド２３をある程度の幅で形成しておけば、内部回路への影響を完全に防止できる。
【００１５】
図５は、回路素子の代表としてのＮＰＮトランジスタと、ホトダイオード部１４に形成したホトダイオード素子ＰＤの構造を示す断面図である。同図において、３０はアイランド３３の表面に形成したＰ型のベース領域、３１はベース領域３０の表面に形成したＮ＋型のエミッタ領域、３２はアイランド２３の表面に形成したＮ＋型のコレクタコンタクト領域である。図２と同じ部分には同じ符号を伏して説明を省略する。ホトダイオードＰＤの上部の遮光膜１２だけが開口され、回路素子上は遮光膜１２が延在する。遮光膜１２の下で第１層目の電極配線１７が素子間接続を行っている。ホトダイオードＰＤの構造は基本的にダミーホトダイオードと全く同一である。
【００１６】
以上に説明した本発明の半導体装置によれば、遮光膜１２と同じレベルのアルミ配線層を交差電極１８として利用するので、第１層目の電極配線１７のクロス接続を行うことができる。従って配線のパターン設計が容易になる。また多層配線の層の数を増加せずに済むので、コストダウンが可能である。そして、交差配線部１６の周囲にダミーホトダイオードを配置することにより、交差配線部１６を通過した、及び多重反射により内部に侵入した入射光を回収し、他の回路素子へ流さないようにすることで回路素子の誤動作を防止する。
【００１７】
尚、ホトダイオードＰＤの構造は上記実施例に限られるものではなく、例えばアイランド２３表面にベース領域３０と同じくＰ型のアノード領域を拡散形成し、該アノード領域と島領域２３とのＰＮ接合をホトダイオードとした構成でも良い。
【００１８】
【発明の効果】
以上に説明した通り、本発明によれば遮光膜１２と同レベルの配線層を交差電極１８に利用するので、クロス配線のために配線層を１つ増加せずに済むという利点を有する。従って電極配線のパターン設計が容易になり、且つコスト高を招かないという利点を持つ。
【００１９】
更に交差配線部１６の周囲にダミーアイランドを形成してダミーのホトダイオードを配置することにより、余分な光入射および多重反射による光電流を回収し、他の回路素子の誤動作を防止できる利点を有する。
【図面の簡単な説明】
【図１】本発明を説明するための平面図である。
【図２】本発明を説明するための断面図である。
【図３】本発明を説明するための平面図である。
【図４】本発明を説明するための断面図である。
【図５】本発明を説明するための断面図である。
【図６】従来例を説明するための断面図である。
【図１】
0003748946.tif 000002
【図２】
0003748946.tif 000003
【図３】
0003748946.tif 000004
【図４】
0003748946.tif 000005
【図５】
0003748946.tif 000006
【図６】
0003748946.tif 000007