(57)【特許請求の範囲】
【請求項１】
第１の信号から第２の信号を減算する第１の減算器と、
前記第１の信号が入力され、かつ制御端子を有し該制御端子に与えられる信号に応じて、正負に渡る極性の可変利得で信号出力を行う第１の可変利得回路と、
前記第２の信号が入力され、かつ制御端子を有し該制御端子に与えられる、前記第１の可変利得回路の前記制御端子に与えられる前記信号と同じ信号に応じて、正負に渡る極性の可変利得で信号出力を行う第２の可変利得回路と、
前記第１の可変利得回路の出力と第２の可変利得回路の出力とが入力されて、前記第１、第２の可変利得回路の前記制御端子に与えられる前記信号に関わらず前記第１の信号と前記第２の信号とが実質的に加算される極性で信号出力を行う第２の減算器と、
前記第１の減算器の出力と前記第２の減算器の出力とを重み付け加算する加算部と、
前記加算部の出力を、前記第１の信号と前記第２の信号との合成比可変の出力信号として取り出す出力手段と
を具備すること特徴とする合成比可変回路。
【請求項２】
第１の信号から第２の信号を減算する減算器と、
前記第１の信号と前記第２の信号とを加算する加算器と、
前記加算器の出力が入力され、かつ制御端子を有し該制御端子に与えられる信号に応じて、正負に渡る極性の可変利得で信号出力を行う可変利得回路と、
前記減算器の出力と前記可変利得回路の出力とを重み付け加算する加算部と、
前記加算部の出力を、前記第１の信号と前記第２の信号との合成比可変の出力信号として取り出す出力手段とを備え、
前記可変利得回路が、前記加算器の前記出力に応じて電流で入力がされ、かつ該電流は当該可変利得回路のバイアス電流となり、かつ該電流が前記加算器の前記出力が所定の基準電位より小さいときには流れないように構成されたこと
を特徴とする合成比可変回路。
【請求項３】
前記可変利得回路が、四象限掛算器により構成されることを特徴とする請求項２記載の合成比可変回路。
【請求項４】
前記加算器が、電圧電流変換回路に含まれており、前記第１の信号と前記第２の信号との前記加算が当該電圧電流変換回路による電圧電流変換を伴い、
前記可変利得回路が、前記電圧電流変換回路に直列に接続された第１のカレントシェアリング回路を有し、該第１のカレントシェアリング回路の電流比制御が、当該可変利得回路の前記制御端子に与えられる前記信号によってなされること
を特徴とする請求項２記載の合成比可変回路。
【請求項５】
第１の信号から第２の信号を減算する減算器と、
前記第１の信号と前記第２の信号とを加算する加算器と、
前記加算器の出力が入力され、かつ制御端子を有し該制御端子に与えられる信号に応じて、正負に渡る極性の可変利得で信号出力を行う可変利得回路と、
前記減算器の出力と前記可変利得回路の出力とを重み付け加算する加算部と、
前記加算部の出力を、前記第１の信号と前記第２の信号との合成比可変の出力信号として取り出す出力手段とを備え、
前記加算器が、電圧電流変換回路に含まれており、前記第１の信号と前記第２の信号との前記加算が当該電圧電流変換回路による電圧電流変換を伴い、
前記可変利得回路が、前記加算器の前記出力に応じて電流で入力がされ、該電流に第１の直流電流発生回路の発生電流が加えられて当該可変利得回路のバイアス電流となり、かつ、前記電圧電流変換回路に直列に接続された第１のカレントシェアリング回路と、該第１のカレントシェアリング回路に並列に接続されこれと逆制御極性を有する第２のカレントシェアリング回路とを有し、かつ、該第１、第２のカレントシェアリング回路の電流比制御が、当該可変利得回路の前記制御端子に与えられる前記信号によってなされ、前記第２のカレントシェアリング回路が、前記第１の直流電流発生回路の発生電流を打ち消すように第２の直流電流発生回路を有すること
を特徴とする合成比可変回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、特に光ディスクのサーボ信号生成回路のように低オフセットが重要な合成比可変回路に関する。
【０００２】
【従来の技術】
先行技術として、本件出願人が先に出願した、特願平８−６３３２１号で提供されている内容を、この発明との対比がしやすいよう書き換えて図６に示す。すなわち、入力端子１０２，１０３と制御端子１０１と出力端子１０４があって、制御端子１０１は、可変利得回路１３１，１３２の利得をそれぞれ制御し、入力端子１０２に供給される第１の信号は、可変利得回路１３１と減算器１１１にそれぞれ供給する。入力端子１０３に供給される第２の信号は、可変利得回路１３２と減算器１１１にそれぞれ供給する。減算器１１１の出力は係数器１２１に供給し、可変利得回路１３１と１３２の出力は減算器１１２に供給する。さらに、減算器１１２の出力は、係数器１２２に供給し、係数器１２１と１２２の出力は、加算器１１３で加算し、出力端子１０４より導出する。
【０００３】
このように構成した可変利得回路は、合成比可変回路で処理する信号の一部を固定利得の差動増幅器で増幅し、残りを可変利得の増幅器で増幅するため、単純に２個の可変利得回路で構成する合成比変更回路に比べてオフセットを小さくできる。一般に固定利得の回路よりも可変利得の回路は素子精度の影響を受けやすく、同一の出力振幅で比較すると、固定利得の回路よりも可変利得の回路の方がＤＣオフセットや歪みが大きい。図６では、合成比可変回路に必要な制御幅を考慮して、その一部の信号を固定利得回路で処理することにより、可変利得回路部分の利得を下げて、トータルで見たときに合成比可変回路のＤＣオフセットや歪みが減るようになっている。
【０００４】
可変利得回路１３１の利得をｋ１、可変利得回路１３２の利得をｋ２、係数器１２１の利得をａ、係数器１２２の利得をｂとし、第１の信号をｓ１、第２の信号をｓ２、出力信号をｓｏとすれば、
ｓｏ＝（ｓ１−ｓ２）ａ＋（ｓ１・ｋ１−ｓ２・ｋ２）ｂ  …  （１）
すなわち、
ｓｏ＝（ａ＋ｋ１・ｂ）ｓ１−（ａ＋ｋ２・ｂ）ｓ２      …  （２）
となり、ａは固定利得であるので、この比の分だけ直流オフセットが小さい。
【０００５】
例えば、光りディスクのトラッキングサーボでは、光ディテクタの光量や検出感度のばらつきの影響で、合成の比を６ｄＢ程度調整する必要がある。つまり、合成比可変回路は、第１および第２の信号ｓ１とｓ２を、
ｓｏ＝０．５×ｓ１−１．０×ｓ２
から
ｓｏ＝１．０×ｓ１−０．５×ｓ２
の比の範囲で任意に調整できる必要がある。
【０００６】
この回路例ではａ＝０．５、ｂ＝０．５として、ｋ１を０〜１、ｋ２を１〜０の範囲で可変できるようにすれば、この仕様を満足できる。そして、ａ＝０．５、ｂ＝０．５でわかるように、合成比可変回路の利得のうち、可変利得回路の影響は５０％であるので、その分だけ直流オフセットは小さい。
【０００７】
このように先行の特願平８−６３３２１号に記載された合成比可変回路は、直流オフセットが小さくなるように改善した回路ではあるが、光ディスクの記録密度の向上などにより、直流オフセットの仕様はより厳しくなる。より記録密度の高い光ディスクのサーボ信号生成回路への応用においては、仕様と比べて相対的に直流オフセットが大きいという問題がある。
【０００８】
また、特願平８−６３３２１号には可変利得回路を１つに省略した例も掲載されているが、このときにはサーボ信号生成回路の総合利得が変わってしまうという問題があり、また、このときには可変利得回路の利得可変幅は２倍にしなくてはいけないという問題がある。総合利得一定のままにするには可変利得回路が２個必要になり、回路が複雑であるので、誤差も出やすいし高価になるという問題がある。
【０００９】
【発明が解決しようとする課題】
上記した合成比可変回路では、より記録密度の高い光ディスクのサーボ信号生成回路への応用においては、仕様と比べて相対的に直流オフセットが大きいという問題があった。
【００１０】
この発明は、合成比可変回路に占める可変利得回路の影響を小さくし直流オフセットを改善しようとするものである。
【００１１】
【課題を解決するための手段】
上記した課題を解決するために、この発明の合成比可変回路では、第１の信号から第２の信号を減算する第１の減算器と、前記第１の信号が入力され、かつ制御端子を有し該制御端子に与えられる信号に応じて、正負に渡る極性の可変利得で信号出力を行う第１の可変利得回路と、前記第２の信号が入力され、かつ制御端子を有し該制御端子に与えられる、前記第１の可変利得回路の前記制御端子に与えられる前記信号と同じ信号に応じて、正負に渡る極性の可変利得で信号出力を行う第２の可変利得回路と、前記第１の可変利得回路の出力と第２の可変利得回路の出力とが入力されて、前記第１、第２の可変利得回路の前記制御端子に与えられる前記信号に関わらず前記第１の信号と前記第２の信号とが実質的に加算される極性で信号出力を行う第２の減算器と、前記第１の減算器の出力と前記第２の減算器の出力とを重み付け加算する加算部と、前記加算部の出力を、前記第１の信号と前記第２の信号との合成比可変の出力信号として取り出す出力手段とを具備すること特徴とする。
【００１２】
また、第１の信号から第２の信号を減算する減算器と、前記第１の信号と前記第２の信号とを加算する加算器と、前記加算器の出力が入力され、かつ制御端子を有し該制御端子に与えられる信号に応じて、正負に渡る極性の可変利得で信号出力を行う可変利得回路と、前記減算器の出力と前記可変利得回路の出力とを重み付け加算する加算部と、前記加算部の出力を、前記第１の信号と前記第２の信号との合成比可変の出力信号として取り出す出力手段とを備え、前記可変利得回路が、前記加算器の前記出力に応じて電流で入力がされ、かつ該電流は当該可変利得回路のバイアス電流となり、かつ該電流が前記加算器の前記出力が所定の基準電位より小さいときには流れないように構成されたことを特徴とする。
【００１３】
上記した構成により、合成比可変に用いる可変利得回路を四象限掛算器などの正および負の極性を取り得る可変利得回路とし、２つの可変利得回路の極性は可変利得回路を通る信号を同じ極性で加算することで、合成比可変のために占める可変利得回路の影響を小さくし、直流オフセットを改善できる。
【００１４】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照しながら詳細に説明する。図１は、この発明の第１の実施の形態について説明するための回路構成図である。図１において、入力端子１０２，１０３と制御端子１０１と出力端子１０４があって、制御端子１０１は、正負の極性をとる可変利得回路１３１と１３２の利得を制御し、入力端子１０２に供給される第１の信号は、正負の極性をとる可変利得回路１３１と減算器１１１にそれぞれ供給する。入力端子１０３に供給される第２の信号は、正負の極性をとる可変利得回路１３２と減算器１１１にそれぞれ供給し、減算器１１１の出力は、係数器１２１に供給する。可変利得回路１３１と１３２の出力は、減算器１１２に供給し、減算器１１２の出力は係数器１２２に供給する。係数器１２１と１２２の出力は、加算器１１３で加算し、その結果を出力端子１０４より導出する。ここで、正負の極性をとる可変利得回路１３１および１３２は、第１および第２の信号を実質的に加算する極性になっている。
【００１５】
ｋを正も負も取り得る実数として、可変利得回路１３１の利得をｋ、可変利得回路１３２の利得を−ｋ、係数器１２１の利得をａ、係数器１２２の利得をｂとし、第１の信号をｓ１、第２の信号をｓ２、出力信号をｓｏとすれば、
ｓｏ＝（ｓ１−ｓ２）ａ＋｛ｓ１・ｋ−ｓ２・（−ｋ）｝ｂ  …  （３）
すなわち、
ｓｏ＝（ａ＋ｋ・ｂ）ｓ１−（ａ−ｋ・ｂ）ｓ２            …  （４）
となる。
【００１６】
図６と同様に、合成比可変回路の合成比ｓ１：ｓ２を、０．５：１．０〜１．０：０．５にするためには、ａ＝０．７５、ｂ＝０．２５、ｋ＝−１．０〜＋１．０とすると、
ｓｏ＝０．５×ｓ１−１．０×ｓ２
から
ｓｏ＝１．０×ｓ１−０．５×ｓ２
の比の範囲で任意に調整できる。
【００１７】
この実施の形態では、合成比可変回路の利得のうち、可変利得回路の影響は２５％であるので、その分だけ直流オフセットは小さく、直流オフセットを図６に示した先行技術のものに比べて半分にできる。
【００１８】
図２は、この発明の第２の実施の形態について説明するための回路構成図である。この実施の形態は、第１の信号ｓ１と第２の信号ｓ２を加算器１１２で加算した後で、可変利得回路１３１に与えるように構成した部分が、第１の実施の形態と異なる。
【００１９】
ここで、（３）式を書き換えて、ａとｋに関して整理すると、この式は、
ｓｏ＝（ｓ１−ｓ２）ａ＋｛ｓ１＋ｓ２）ｋ・ｂ      …  （５）
となり、演算の順番を変えることで、可変利得回路を１個にし、合成比可変回路の可変幅や可変利得回路の可変幅は全く同じにできる。
【００２０】
この実施の形態では、式（５）により図１の実施の形態と全く同じに動作するが、比較的複雑な回路である可変利得回路を１個にできるので、合成比可変回路の回路規模が小さくなり安価にできる。このような処理をデジタル処理する場合には、回路の直流オフセットは出ないが、図２の例の方式を採用すればデジタル回路では規模が大きい乗算器を２個から１個に減らせるので、コストメリットが大きい。
【００２１】
図３は、図２を具体的なアナログ回路で構成した例を示している。図２と対応するように破線で該当部分をくくり、図２に対応する符号を付している。正負の極性を取ることができる可変利得回路１３１は四象限掛算器で実現できる。アナログ四象限掛算器ではダブルバランス回路と呼ばれる回路が有名であるが、光ディスクのサーボ信号処理により適する回路形式で例を示す。
【００２２】
可変利得回路１３１は、電圧電流変換回路に直列接続されたカレントシェアリング回路で構成しており、一点鎖線で囲んだ２０１が電圧電流変換回路で、一点鎖線で囲んだ２０２がカレントシェアリング回路である。可変利得回路１３１の出力は、トランジスタＱ１０とＱ１１のコレクタが接続されている節点だが、出力電流は、トランジスタＱ３とＱ７のコレクタ電流を引き算した電流に等しい。制御端子１０１に相当するＶｃｔｌ１とＶｃｔｌ２の電位が等しいときには可変利得回路１３１の利得ｋはゼロになる。Ｖｃｔｌ１がＶｃｔｌ２よりも高い電位のときにはトランジスタＱ３のコレクタ電流はトランジスタＱ７のコレクタ電流よりも大きいので、トランジスタＱ１０の電流はトランジスタＱ１１の電流よりも大きく、可変利得回路１３１は電流を流し出す。すなわち、可変利得回路１３１の利得ｋは正の値になる。逆に、Ｖｃｔｌ１がＶｃｔｌ２よりも低い電位のときには、トランジスタＱ３のコレクタ電流はトランジスタＱ７のコレクタ電流よりも小さいので、トランジスタＱ１０の電流はトランジスタＱ１１の電流よりも小さく、可変利得回路１３１は電流を引き込む。すなわち、可変利得回路１３１の利得ｋは負の値になる。
【００２３】
光ディスクのサーボ信号生成回路においては、ディスクで反射する光の量を光ディテクタが検出して信号電流を発生し、それをプリアンプで電流電圧変換するので、基本的に信号はある基準電位から正の値しかとらない。図３のＶｒｅｆをその基準電位に接続すれば、第１および第２の信号ｓ１とｓ２は、Ｖｒｅｆよりも高い電位であるので、可変利得回路１３１はＶｒｅｆよりも高い電圧だけ処理できればよい。図３の電圧電流変換回路２０１が半波整流回路の形をしているのは、このためである。図３の回路は、信号電流が流れた分だけ可変利得回路１３１のバイアス電流が増えるＢ級動作をする。このことは、信号が小さいときにはバイアス電流が小さくなりオフセットも小さくなるので、このような用途には非常に適している。
【００２４】
図４は図２に示す実施の形態の他の具体例について説明するための回路図である。この具体的な回路では図３に示す回路に、直流電流発生回路Ｉｓ１とＩｓ２と逆の極性にしたカレントシェアリング回路４０１（トランジスタＱ１２，Ｑ１３）を追加した。
【００２５】
光ディスクから得る信号は、基本的にはＶｒｅｆよりも高い電圧であるが、プリアンプに直流オフセットがあれば、そのオフセットによりＶｒｅｆよりも低い電圧を処理しなくてはならない場合も考えられるが、図４のように直流電流発生回路Ｉｓ１で電圧電流変換回路２０１にバイアスをかけ、カレントシェアリング回路４０１で追加したバイアス電流分を引き算すれば、任意のバイアスをかけるＡＢ級の可変利得回路ができ、オフセットがある信号でも処理できる。
【００２６】
この場合、第１の直流電流発生回路Ｉｓ１の電流は、実使用上考えられるオフセットを考慮して、なるだけ小さい値にすることが望ましいが、原理的にはいくら大きい値であっても動作する。
【００２７】
以上の説明では、２信号の差をとる回路で、その合成比を可変することで説明したが、回路の極性を変えれば、容易に２信号の和をとりながら合成比を変えることも可能である。それを、この発明の第３の実施の形態として図５に示し説明する。この実施の形態は、図２に示す実施の形態を２信号の和を取る合成比可変回路に変更したものである。同様に計算すれば、（４）式と全く同じとなり、和を取る回路でも同様の効果を得ることができる。
【００２８】
【発明の効果】
以上説明してきたように、この発明の合成比可変回路はＤＣオフセットが小さくすることができる。このため、より高密度おな光ディスクのサーボ信号生成回路などに応用できる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態について説明するための回路構成図。
【図２】この発明の第２の実施の形態について説明するための回路構成図。
【図３】図２を具体的について説明するための回路図。
【図４】図２の他の具体的について説明するための回路図。
【図５】この発明の第３の実施の形態について説明するための回路構成図。
【図６】先行の技術について説明するための回路構成図。
【符号の説明】
１０１…制御端子、１０２，１０３…入力端子、１０４…出力端子、１１１，１１２…加算器／減算器、１１３…加算器、１２１，１２２…係数回路、１３１，１３２…可変利得回路、２０１…電圧電流変換回路、２０２，４０１…カレントシェアリング回路。
【図１】
0003819111.tif 000002
【図２】
0003819111.tif 000003
【図３】
0003819111.tif 000004
【図４】
0003819111.tif 000005
【図５】
0003819111.tif 000006
【図６】
0003819111.tif 000007