(57)【特許請求の範囲】
【請求項１】
差動増幅器を含み、該差動増幅器に接続された入力抵抗器を介して入力された電圧を電流に変換して出力する電圧−電流変換器において、
前記入力抵抗器の前段側に設けられ、変換対象となる入力電圧が一方の端子に供給される第１の抵抗器と、オフセット電流を与えるためのオフセット電圧と、該オフセット電圧が一方の端子に供給される第２の抵抗器とを含み、前記第１の抵抗器の他方の端子と前記第２の抵抗器の他方の端子とが接続され、前記入力電圧と前記オフセット電圧とを加算する入力回路を備え、そして、前記入力回路の第１の抵抗器と第２の抵抗器の並列抵抗値を前記入力抵抗器の抵抗値に比べて小さな値に設定したことを特徴とする電圧−電流変換回路。
【請求項２】
前記入力回路と前記入力抵抗器との間に、ボルテージフォロア回路を構成する差動増幅器を挿入したことを特徴とする請求項１記載の電圧−電流変換回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は入力電圧に比例した電流を出力する電圧−電流変換回路、特に、オフセット電流を出力する変換回路の回路調整に関する。
【０００２】
【従来の技術】
図９は従来の電圧−電流変換回路の回路図であり、図１０はその特性図である。この変換回路は、入力電圧０〜５Ｖを出力電流０〜２０ｍＡに電流変換する例である。図１０の特性図から、抵抗Ｒ７が０〜０．４ｋΩの間で定電流特性を示していることが分かる。しかし、例えば入力電圧０〜５Ｖを出力電流４−２０ｍＡに変換する変換回路は、出力電流を最低４ｍＡ、最大２０ｍＡに変換する必要があり、オフセット付きの変換となる。
【０００３】
図１１はオフセット付きの従来の電圧−電流変換回路の回路図であり、図１２はその特性図である。図１１において、抵抗Ｒ３は出力電流４−２０ｍＡへ変換するときの傾きの調整をするためのものであり、抵抗Ｒ４はオフセット電流４ｍＡを得るために調整するものであり、抵抗Ｒ２は負荷変動による電流変化を最小にする為の調整を行うものである。しかし、抵抗Ｒ３と抵抗Ｒ４の関係は、図１３に示されるように傾きの抵抗Ｒ３の抵抗値を変動させると、入力電圧が約１．６Ｖの所に収束点があり、入力電圧をその電圧に固定しなければ抵抗Ｒ４の調整が出来ない。つまり、入力電圧０Ｖで、変換した出力電流を４ｍＡとなるように抵抗Ｒ４を調整し、入力電圧５Ｖで出力電流が２０ｍＡになるように抵抗Ｒ３を調整しても、それは４−２０ｍＡの変換器として動作するように調整できた事にならない。また、図１２に示されるように負荷抵抗が変動したときに電流が変動してしまい、定電流回路として本来の動作をしていない。これは、抵抗Ｒ３とＲ４の総合抵抗値つまり並列抵抗として換算した値が抵抗Ｒ１の値より小さくなるので回路の増幅度が変わる為にこのような現象が発生する。これを補正するには例えば抵抗Ｒ２の抵抗値を変えて補正する方法があり、図１４に示されるように、図１１のＲ２＝１２１ｋΩとしたときに、負荷抵抗が変化しても定電流特性を示すことができる。
【０００４】
ところが、図１１の変換回路においては、３カ所の抵抗を調整する必要があり、その調整は、複雑な関係をもっている為に容易に調整できるものではない。少なくとも、抵抗Ｒ３は固定抵抗に出来るとしても、オフセット電圧Ｖ４のバラツキを補正する必要があるので、抵抗Ｒ４とＲ２の調整は必要になる。さらに、Ｖ４の電圧を抵抗分割等で発生している場合は、その抵抗値つまり、Ｖ４のインピーダンスまでが問題となる。
【０００５】
【発明が解決しようとする課題】
次に、上記の図９及び図１１の変換回路における入力・出力の関係を分析して問題の所在を明らかにする。
【０００６】
図１５は図９の変換回路を簡略化した回路図である。同図においては、抵抗Ｒ７及びＲ１０は０Ωとして省略されている。この変換回路において、出力電圧ＶOUT 及び抵抗Ｒ６に流れる電流（出力電流）ｉはそれぞれ次式により表される。
【０００７】
【数１】
0003858209.tif 000002
【０００８】
このことは、入力電圧Ｖ５と抵抗Ｒ６との関係だけで、電流ｉが決定されており、入力電圧に出力電流が比例する、０〜２０ｍＡの電流変換回路が成立していることが分かる。
【０００９】
図１６は図１１の変換回路を簡略化した回路図である。同図においては、抵抗Ｒ７及びＲ１０は０Ωとして省略されている。この回路において、出力電圧ＶOUT 及び及び抵抗Ｒ６に流れる電流（出力電流）ｉはそれぞれ次式により表される。
【００１０】
【数２】
0003858209.tif 000003
【００１１】
上記の式においては抵抗Ｒ１と抵抗Ｒ４との関係が含まれており、例えば
Ｖ５＝０Ｖのとき  ｉ＝  ４ｍＡ
Ｖ５＝５Ｖのとき  ｉ＝２０ｍＡ
に調整するには、抵抗の調整箇所が出てしまうのは避けられない。従って、上述のように抵抗の調整が困難を極めていた。
【００１２】
本発明は、このような問題点を解決するためになされたものであり、上記のような複雑な調整を不要にしたオフセット付きの電圧−電流変換回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
（１）本発明の一つの態様に係る電圧−電流変換回路は、差動増幅器を含み、該差動増幅器に接続された入力抵抗器を介して入力された電圧を電流に変換して出力する電圧−電流変換器において、前記入力抵抗器の前段側に設けられ、変換対象となる入力電圧が一方の端子に供給される第１の抵抗器と、オフセット電流を与えるためのオフセット電圧と、該オフセット電圧が一方の端子に供給される第２の抵抗器とを含み、前記第１の抵抗器の他方の端子と前記第２の抵抗器の他方の端子とが接続され、前記入力電圧と前記オフセット電圧とを加算する入力回路を備え、そして、前記入力回路の第１の抵抗器と第２の抵抗器の並列抵抗値を前記入力抵抗器の抵抗値に比べて小さな値に設定したものである。
（２）本発明の他の態様に係る電圧−電流変換回路は、上記（１）の電圧−電流変換回路において、前記入力回路と前記入力抵抗器との間に、ボルテージフォロア回路を構成する差動増幅器を挿入したものである。
【００１４】
【発明の実施の形態】
実施形態１．
図１は本発明の一実施形態に係る電圧−電流変換回路の回路図である。同図において、抵抗Ｒ１〜Ｒ３、Ｒ５〜Ｒ１０には図に示される抵抗値が設定されており、抵抗Ｒ７及びＲ１０が負荷抵抗に相当する。図１の電圧−電流変換回路は、図９の電圧−電流変換回路の回路１０に、入力回路１１を付加した構成になっている。ここで、入力回路１１の抵抗Ｒ８とＲ９の並列抵抗値、（Ｒ８・Ｒ９）／（Ｒ８＋Ｒ９）が抵抗Ｒ３よりも十分に小さな値であれば、図９の電圧−電流変換回路１０に与える影響が少なくなり、図１１の変換回路の場合のように、出力電圧Ｖout 、出力電流ｉに抵抗の定数が含まれることがなく、調整する必要がなくなる。
【００１５】
ここで、図１の入力電圧Ｖinは、
Ｖin＝Ｖ５＋（Ｖ６−Ｖ５）・Ｒ８／（Ｒ８＋Ｒ９）
となる。そして、図１の変換回路においては次の値が設定されている。
Ｖ５＝０〜５Ｖ
Ｖ６＝１５Ｖ
Ｒ８＝１．３ＫΩ
Ｒ９＝１５ＫΩ
【００１６】
なお、抵抗Ｒ８とＲ９の値は入力電圧Ｖ５＝０Ｖの時に接続点“Ｐ”の電圧が約１ＶになるようにＲ８，Ｒ９で調整するものとする。この抵抗Ｒ８とＲ９の並列抵抗値は約１．２ＫΩであり、Ｒ３＝１００ＫΩよりも十分小さな値であるといえる。そして、この約１．２ｋΩを抵抗Ｒ３の抵抗値に加算すると、抵抗Ｒ１の＋１．２％に相当することが分かる。この事からも誤差率が、図１１の抵抗Ｒ３，Ｒ４の並列抵抗値と比べて、１０倍以上改善されていることが理解できる。
【００１７】
次に、Ｖinの値であるが、
Ｖ５＝０Ｖのとき、Ｖin＝１．１９６３Ｖ
Ｖ５＝５Ｖのとき、Ｖin＝５．７９７Ｖ
となる。ＶinはＶ５が０〜５Ｖの間を直線的に変化するので、抵抗Ｒ６＝０．２９ＫΩとすれば、電流ｉは４．１ｍＡ〜１９．９８ｍＡとすることができる。つまり、調整をする箇所が無くなる。
【００１８】
図２は図１の変換回路の特性図であり、抵抗Ｒ７をパラメータとして０〜１ＫΩの範囲において０．１ＫΩのステップで変化させたものである。同図から入力電圧に対して出力電流が直線的に変化しており、適正な変換処理がなされていることが分かる。
【００１９】
図３は図１の変換回路の特性図であり、抵抗Ｒ９をパラメータとして１０ＫΩ〜２０ＫΩの範囲において１ＫΩのステップで変化させたものである。オフセット量を抵抗Ｒ９で調整しても、抵抗Ｒ９の抵抗値変化に対して出力電流が平行に変化するので、例えば、入力電圧Ｖ５が０Ｖの時に出力電流が４ｍＡとなるように抵抗Ｒ９の抵抗値を調整すればよい。
【００２０】
実施形態２．
図４は本発明の他の実施形態に係る電圧−電流変換回路の回路図である。この電圧−電流変換回路においては、図１の電圧−電流変換回路の入力回路１１の出力側に入力インピータンスの高いオペアンプ（ボルテージフォロア）Ｘ２が挿入されている。このため、抵抗Ｒ８と抵抗Ｒ９の並列抵抗値が、抵抗Ｒ３と抵抗Ｒ５との比に影響を与えず、入力電圧に対する出力電流の変換特性が更に優れたものとなっている。
【００２１】
すなわち、本実施形態においては、電圧−電流変換回路の電圧入力が、オペアンプ回路Ｘ１の高入力インピーダンス入力となるように構成し、その入力側でオフセット電圧を加えるようにしている。オフセット電圧が高インピーダンス側にあるので、他の回路定数に影響を及ぼさなくなり、電圧−電流変換の性能が向上している。
【００２２】
図５は図４の変換回路の特性図であり、抵抗Ｒ７をパラメータとして０〜１ＫΩの範囲において０．１ＫΩのステップで変化させたものである。同図から入力電圧に対して出力電流が直線的に変化しており、適正な変換処理がなされていることが分かる。
【００２３】
図６は図４の変換回路の特性図であり、抵抗Ｒ９をパラメータとして１０ＫΩ〜２０ＫΩの範囲において１ＫΩのステップで変化させたものである。オフセット量を抵抗Ｒ９で調整しても抵抗Ｒ９の抵抗値変化に対して出力電流が平行に変化するので、例えば、入力電圧Ｖ５が０Ｖの時に出力電流が４ｍＡとなるように抵抗Ｒ９の抵抗値を調整すればよい。
【００２４】
なお、上述の実施形態１及び２においては、入力回路１１の抵抗値（抵抗Ｒ８とＲ９の並列抵抗値）が入力抵抗器Ｒ３の約１．２％の場合について説明したが、本発明においてはそのような例に限定されるものではなく、入力回路１１の抵抗値は入力抵抗器Ｒ３に対して、例えば１０％以下、５％以下、又は望ましくは３％以下に設定するものとする。
【００２５】
実施形態３．
図７は本発明の他の実施形態に係る電圧−電流変換回路の回路図である。この電圧−電流変換回路においては、図１のオペアンプＸ１の帰還回路に、図示のようなオペアンプＸ３を用いたものである。
【００２６】
次に、この回路に動作について説明する。
オペアンプＸ１の非反転端子に対する入力Ｖinは、
Ｖin＝Ｖ５＋Ｒ８（Ｖcc−Ｖ５）／（Ｒ８＋Ｒ９）
で表される。ここで、Ｖcc＝１５Ｖ、抵抗Ｒ８＝１．３ＫΩ、抵抗Ｒ９＝１５ＫΩとすると、
Ｖ５＝０Ｖのとき、Ｖin＝１．２Ｖ
Ｖ５＝５Ｖのとき、Ｖin＝５．８Ｖ
となる。抵抗Ｒ６を流れる電流ｉは
ｉ＝Ｖin／Ｒ６
で表される。
Ｖin＝１．２Ｖのとき、ｉ＝４．１ｍＡ
Ｖin＝５．８Ｖのとき、ｉ＝２０．０ｍＡ
となる。ここでは、Ｒ２１＝Ｒ２２＝Ｒ２３＝Ｒ２４であるから、オペアンプＸ３の出力Ｖ’は、
Ｖ’＝Ｖ２−Ｖ１
で表される。
【００２７】
なお、オペアンプＸ１は電圧ＶinとＶ’とが等しくなるようにＶ２を決める。Ｖinと（Ｖ２−Ｖ１）との差がオペアンプＸ１の出力Ｖ２に加算されるから、オペアンプＸ１の出力は、
Ｖ２＋｛Ｖin−（Ｖ２−Ｖ１）｝＝Ｖin＋Ｖ１
となっており、Ｖ１がほぼ０Ｖであるとすると、
Ｖ２＝Ｖin
となり、従って、この回路はＶin＝Ｖ２となるように機能して、出力電流が決まる。
【００２８】
本実施形態においても、電圧−電流変換回路の電圧入力が、オペアンプ回路Ｘ１の高入力インピーダンス入力となるように構成し、その入力側でオフセット電圧を加えるようにしている。オフセット電圧が高インピーダンス側にあるので、他の回路定数に影響を及ぼさなくなり、電圧−電流変換の性能が向上する。
【００２９】
図８は図７の変換回路の特性図であり、抵抗Ｒ７をパラメータとして０〜１ＫΩの範囲において０．１ＫΩのステップで変化させたものである。同図から入力電圧に対して出力電流が直線的に変化しており、適正な変換処理がなされていることが分かる。
【００３０】
【発明の効果】
以上のように本発明によれば、入力抵抗器の前段側に設けられ、変換対象となる入力電圧が一方の端子に供給される第１の抵抗器と、オフセット電流を与えるためのオフセット電圧源と、該オフセット電圧源が一方の端子に供給される第２の抵抗器とを含み、第１の抵抗器の他方の端子と第２の抵抗器の他方の端子とが接続され、入力電圧とオフセット電圧とを加算する入力回路を備え、そして、入力回路の第１の抵抗器と第２の抵抗器の並列抵抗値を前記入力抵抗器の抵抗値に比べて小さな値に設定したので、オフセット電流を出力する場合においても、複雑な回路調整が不要となっている。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る電圧−電流変換回路の回路図である。
【図２】図１の変換回路の特性図（その１）である。
【図３】図１の変換回路の特性図（その２）である。
【図４】本発明の他の実施形態に係る電圧−電流変換回路の回路図である。
【図５】図４の変換回路の特性図（その１）である。
【図６】図４の変換回路の特性図（その２）である。
【図７】本発明の他の実施形態に係る電圧−電流変換回路の回路図である。
【図８】図７の変換回路の特性図である。
【図９】従来の電圧−電流変換回路の回路図である。
【図１０】図９の変換回路の特性図である。
【図１１】オフセット付きの従来の電圧−電流変換回路の回路図である。
【図１２】図１１の変換回路の特性図（その１）である。
【図１３】図１１の変換回路の特性図（その２）である。
【図１４】図１１の変換回路の特性図（その３）である。
【図１５】図９の変換回路を簡略化した回路図である。
【図１６】図１１の変換回路を簡略化した回路図である。
【図１】
0003858209.tif 000004
【図２】
0003858209.tif 000005
【図３】
0003858209.tif 000006
【図４】
0003858209.tif 000007
【図５】
0003858209.tif 000008
【図６】
0003858209.tif 000009
【図７】
0003858209.tif 000010
【図８】
0003858209.tif 000011
【図９】
0003858209.tif 000012
【図１０】
0003858209.tif 000013
【図１１】
0003858209.tif 000014
【図１２】
0003858209.tif 000015
【図１３】
0003858209.tif 000016
【図１４】
0003858209.tif 000017
【図１５】
0003858209.tif 000018
【図１６】
0003858209.tif 000019