(57)【特許請求の範囲】
【請求項１】
受信パケットから時間データを検出する時間データ検出手段と、
ＩＥＥＥ１３９４−１９９５で規定されたサイクルタイムレジスタと、
上記サイクルタイムレジスタの値から所定の時間データを減算する減算手段と、
上記減算手段から出力された時間データと、上記時間データ検出手段から出力された時間データとを用いて、画像データのフレーム周期に対応するパルスを生成するパルス生成手段とを有することを特徴とする通信装置。
【請求項２】
上記受信パケットから検出される時間データは、１フレームごとに生成されたものであることを特徴とする請求項１に記載の通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ＩＥＥＥ１３９４−１９９５に準拠した通信装置に関するものである。
【０００２】
【従来の技術】
現在、ＩＥＥＥ１３９４−１９９５（以下、ＩＥＥＥ１３９４）に準拠したシリアルバスを用いて複数の機器を接続し、これらの機器間で情報信号や制御信号などを通信するシステムが検討されている。
以下、このように構成されたシステム上の機器に対して、画像データとそれに付随するデータとを伝送する通信装置の構成の一例を図５を用いて説明する。
【０００３】
図５において、バスケーブル５０１を介して受信された受信パケットは、物理レイヤ５０２を通してレシーバ５０３に入力される。一方、バスケーブル５０１を介して送信される送信パケットは、トランスミッタ５０４から物理レイヤ５０２を通してバスケーブル５０１に送信される。
【０００４】
ここで、バスケーブル５０１を介して受信される受信パケットは、例えば１伝送パケット分の画像データとそれに付随するデータとにより構成されている。このうち画像データは、１フレーム分の画像データの情報量を圧縮し、１０本のトラックに対して記録再生を行うディジタルＶＴＲから再生された圧縮画像データであり、１トラックには１５０個のデータブロックが記録されている。また、１伝送パケット分の画像データは、例えば６個のデータブロックから構成されている。
【０００５】
サイクルタイムレジスタ５１２の値は、ＩＥＥＥ１３９４の規格に則って、伝送路であるバスケーブル５０１上に接続された各ノード間において略同じ値に設定されている。
【０００６】
受信パケットは、レシーバ５０３においてパケットヘッダが除かれ、画像データがデータバッファ５０５に入力されるとともに、データヘッダがデータヘッダバッファ５０６に入力される。このデータヘッダバッファ５０６の後段に接続された時間データ検出部５０７は、画像データに付随して１フレームに１回データヘッダに書き込まれているフレーム毎時間データがあるかどうかを見て、それが検出された場合にその値をデータヘッダバッファ５０６から読み込んで第１のメモリ５０８に書き込む。
【０００７】
そして、パケットが１フレーム分受信された後、時間データ検出部５０７で次のフレーム毎時間データが検出されたら、第１のメモリ５０８の内容は第２のメモリ５０９に移され、第１のメモリ５０８には新たに検出されたフレーム毎時間データの値が書き込まれる。なお、これら第１、第２のメモリ５０８，５０９の制御は、メモリ制御部５１０により行われる。
【０００８】
次に、上記第１のメモリ５０８と第２のメモリ５０９とに書かれているフレーム毎時間データの値は、演算手段５１１に送られる。ここで、第１のメモリ５０８に書かれている時間データの値をｍ１、第２のメモリ５０９に書かれている時間データの値をｍ２とすると、演算手段５１１ではｍ１−ｍ２を演算することによって、フレームの周期を得る。
【０００９】
図６に、上記図５に示した通信装置の各構成部分でのデータの概要を示す。図６において、６０１はレシーバ５０３に入力されるパケットデータであり、パケットヘッダとデータヘッダと圧縮された画像データとで構成されている。このうち、データヘッダ６０２がデータヘッダバッファ５０６に送られ、画像データ６０３がデータバッファ５０５に送られる。
【００１０】
上記データヘッダ６０２中には、画像データに付随して１フレームに１回フレーム毎時間データ６０４が書き込まれている。なお、フレーム毎時間データが書き込まれない期間中は、このフレーム毎時間データが書き込まれるべきペイロードには、ある固定のデータが書き込まれている。そして、時間データ検出部５０７によりデータヘッダ６０２中のフレーム毎時間データ６０４が検出されると、その値が第１のメモリ５０８に書き込まれる。
【００１１】
そして、１フレーム後にフレーム毎時間データが時間データ検出部５０７によって再び検出されると、第１のメモリ５０８に書かれていた値は第２のメモリ５０９に移され、第２のメモリ５０９に１フレーム前のフレーム毎時間データ６０６が書き込まれるとともに、第１のメモリ５０８に新たに検出されたフレーム毎時間データ６０５の値が書き込まれる。そして、演算手段５１１で上記した計算を行い、フレームの周期を得る。
【００１２】
【発明が解決しようとする課題】
しかしながら、上述した従来例では、受信側で得られる画像データのフレーム周期は各フレームの時間データから演算により求められた数値出力であるので、例えばディジタルＶＴＲ等の機器では該数値出力をフレームタイミング信号として使いづらいという欠点があった。
【００１３】
そこで、本発明は、受信側においてフレーム用の同期信号を容易に生成できるようにすることを目的とする。
【００１４】
【課題を解決するための手段】
本発明に係る通信装置は、例えば、受信パケットから時間データを検出する時間データ検出手段と、ＩＥＥＥ１３９４−１９９５で規定されたサイクルタイムレジスタと、上記サイクルタイムレジスタの値から所定の時間データを減算する減算手段と、上記減算手段から出力された時間データと、上記時間データ検出手段から出力された時間データとを用いて、画像データのフレーム周期に対応するパルスを生成するパルス生成手段とを有することを特徴とする。
【００２６】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。
（第１の実施形態）
図１に、本発明の第１の実施形態に係る通信装置の構成例を示す。図１において、バスケーブル１０１から到来したパケットデータは、物理レイヤ１０２を通してレシーバ１０３に入力される。一方、送信パケットは、トランスミッタ１０４から物理レイヤ１０２を通してバスケーブル１０１に送出される。なお、フレーム毎時間データの元となるサイクルタイムレジスタ１１２の値は、ＩＥＥＥ１３９４のプロトコルに則って、各ノード間で略共通の値に設定されている。
【００２７】
受信パケットは、レシーバ１０３においてパケットヘッダが除かれ、画像データがデータバッファ１０５に入力されるとともに、データヘッダがデータヘッダバッファ１０６に入力される。このデータヘッダバッファ１０６の後段に接続された時間データ検出部１０７は、画像データに付随して１フレームに１回データヘッダに書き込まれているフレーム毎時間データがあるかどうかを見て、それが検出された場合にその値をデータヘッダバッファ１０６から読み込む。
【００２８】
この送信側ノードから送られてきたフレーム毎時間データは、オフセット付加部１０８で後述する固定の時間データが付加され、比較器１０９に入力される。一方、サイクルタイムレジスタ１１２から得られる時間データも比較器１０９に入力されている。比較器１０９は、これら２つの入力データの値が一致したら、パルスを出力する。なお、オフセット付加部１０８および比較器１０９の制御は、制御部１１０により行われる。
【００２９】
以上図１に示した通信装置における時間データの流れを、図２を用いて説明する。図２において、時間軸２０１はパケットデータの送り手側ノードのサイクルタイムレジスタ１１２の値の時間経過を示し、時間軸２０２は受け手側ノードのサイクルタイムレジスタ１１２の値の時間経過を示す。両者は、ＩＥＥＥ１３９４のプロトコルに則って略同じ値に設定されている。
【００３０】
まずサイクルタイムが２０３の時点で、送り手側のノードがフレーム毎時間データを送ったとする。この時のフレーム毎時間データの値は、２０３の時点のサイクルタイムの値であるとする。データ伝送に時間２０４が費やされるとすると、受け手側ノードには２０５の時点にフレーム毎時間データが到着する。
【００３１】
受け手側ノードでは、送られてきたフレーム毎時間データの値２０６に対してあらかじめ設定しておいたオフセットデータ２０７を加算して、比較される時間データの値２０８を得る。そして、このように演算した時間データの値２０８と受け手側ノードのサイクルタイム２０２の値とを比較して、両者の値が一致したらパルスを出力する。もしくは、サイクルタイム２０２の値が、上記比較される時間データの値２０８より小さな値から上記比較される時間データの値２０８より大きな値に変化したことを検出してパルスを出力する。つまり、サイクルタイム２０２の値で示される時間が２０９（＝２０８）の時間になったところでパルスを発生させる。
【００３２】
ここで、オフセットデータ２０７の値をデータ伝送に費やされる時間２０４より十分に長い時間の値に設定しておけば、伝送に費やされる時間が変わって、パケットの受け手側ノードへの到着時間２０５がばらついても、送り手側ノードがフレーム毎時間データとして書き込んだパケットデータから、送り手側ノードにおける画像のフレーム周期パルス１１１を正確に得ることができる。
【００３３】
上述のように、本発明の第１の実施形態では、送信側で生成された１フレーム単位の時間データに対して所定のオフセットを付加した時間データの値が、受信側のサイクルタイマの値と一致、あるいはそれ以上になったことを検出し、パルスを生成するようにしている。そのため、受信側では伝送時間のばらつきに左右されることなく、１フレームに１回の周期でパルスを容易に生成することができる。これにより、本実施形態の通信装置が接続された、あるいは本実施形態と同等な効果が得られる機能を有した、例えばディジタルＶＴＲのような機器に対してフレームタイミング用の同期信号を容易に供給することができる。
【００３４】
（第２の実施形態）
図３に、本発明の第２の実施形態に係る通信装置の構成例を示す。なお、図３において、図１に示した符号と同一の符号を付したものは同一の機能を有し、同様の動作をするものであるので、これについての詳細な説明は省略する。
【００３５】
この第２の実施形態では、時間データ検出部１０７で検出された送り手側ノードからのフレーム毎時間データに対してオフセットデータを付加（加算）するのではなく、受け手側ノードのサイクルタイムレジスタ１１２より出力される時間データに対してオフセット付加部３０８でオフセットデータを付加（減算）するようにしている。この場合の時間データ検出部１０７およびオフセット付加部３０８は、制御部３１０によって制御される。
【００３６】
すなわち、第２の実施形態では、送り手側ノードから送られてきたフレーム毎時間データは、そのまま比較器１０９に入力される。一方、受け手側ノードのサイクルタイムレジスタ１１２から得られる時間データは、オフセット付加部３０８で後述する固定の時間データが減算され、比較器１０９に入力される。比較器１０９は、これら２つの入力データの値が一致したら、パルスを出力する。
【００３７】
この図３に示した第２の実施形態による通信装置での時間データの流れを、図４を用いて説明する。図４において、時間軸４０１は送り手側ノードのサイクルタイムレジスタ１１２の値の時間経過を示し、時間軸４０２は受け手側ノードのサイクルタイムレジスタ１１２の値の時間経過を示す。両者は、ＩＥＥＥ１３９４のプロトコルに則って略同じ値に設定されている。
【００３８】
まずサイクルタイムが４０３の時点で、送り手側のノードがフレーム毎時間データを送ったとする。この時のフレーム毎時間データの値は、４０３の時点のサイクルタイムの値であるとする。データ伝送に時間４０４が費やされるとすると、受け手側ノードには４０５の時点にフレーム毎時間データが到着する。
【００３９】
受け手側ノードでは、時間軸４０２で表されるサイクルタイムレジスタ１１２の値からあらかじめ設定しておいたオフセットデータ４０７を減算して、新たな時間軸４１０とする。そして、送り手側ノードから送られてきたフレーム毎時間データ４０６の値と新たな時間軸４１０の値とを比較して、両者の値が一致したらパルスを出力する。もしくは、新たな時間軸４１０の値が、伝送パケット内に書かれているフレーム毎時間データ４０６より小さな値から上記フレーム毎時間データ４０６より大きな値に変化したことを検出してパルスを出力する。つまり、新たな時間軸４１０の値で示されるサイクルタイムの時間が４０９（＝４０３）の時間になったところでパルスを発生させる。
【００４０】
ここで、オフセットデータ４０７の値をデータ伝送に費やされる時間４０４より十分に長い時間の値に設定しておけば、伝送に費やされる時間が変わって、パケットの受け手側ノードへの到着時間４０５がばらついても、送り手側ノードがフレーム毎時間データとして書き込んだパケットデータから、送り手側ノードにおける画像のフレーム周期パルス１１１を正確に得ることができる。
【００４１】
上述のように、本発明の第２の実施形態では、送信側で生成された１フレーム単位の時間データを受信側にて受信し、その際の受信側のサイクルタイマの値から所定のオフセットを差し引いて得られた新たなサイクルタイマの値が、該時間データと一致、あるいはそれ以上になったことを検出し、パルスを生成するようにしている。そのため、受信側では伝送時間のばらつきに左右されることなく、１フレームに１回の周期でパルスを容易に生成することができる。これにより、本実施形態の通信装置が接続された、あるいは本実施形態と同等な効果が得られる機能を有した、例えばディジタルＶＴＲのような機器に対してフレームタイミング用の同期信号を容易に供給することができる。
【００４２】
なお、本発明の実施形態では、受信側にて受信される時間データを送信側で１フレーム単位に生成された時間データとして説明したが、例えば１フィールド単位、あるいはそれ以外の同期タイミングで生成された時間データであっても良い。
【００４３】
なお、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、本実施形態ではＩＥＥＥ１３９４−１９９５に準拠したシリアルバスを用いて構成されたシステムについて説明したが、該システムと同様な機能を有するシステムに適用することも可能である。したがって、上述の実施形態はあらゆる点において単なる例示に過ぎず、限定的に解釈してはならない。
【００４４】
【発明の効果】
本発明によれば、受信側においてフレーム用の同期信号を容易に生成することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る通信装置の構成を示す図である。
【図２】本発明の第１の実施形態に係る通信装置の動作例を示す図である。
【図３】本発明の第２の実施形態に係る通信装置の構成を示す図である。
【図４】本発明の第２の実施形態に係る通信装置の動作例を示す図である。
【図５】従来の通信装置の構成を示す図である。
【図６】従来の通信装置の動作例を示す図である。
【符号の説明】
１０７  時間データ検出部
１０８  オフセット付加部
１０９  比較器
１１０  制御部
１１１  フレームパルス
１１２  サイクルタイムレジスタ
３０８  オフセット付加部
３１０  制御部
【図１】
0003825848.tif 000002
【図２】
0003825848.tif 000003
【図３】
0003825848.tif 000004
【図４】
0003825848.tif 000005
【図５】
0003825848.tif 000006
【図６】
0003825848.tif 000007