(57)【特許請求の範囲】
【請求項１】
表示ラインを担う複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルと、入力映像信号における１フィールドの表示期間を複数のサブフィールドに分割して前記プラズマディスプレイパネルを階調駆動する駆動部と、を備えたプラズマディスプレイ装置であって、
前記駆動部は、
前記入力映像信号に対応した画素データに応じて前記放電セルの各々を発光セルの状態又は非発光セルの状態のいずれか一方に設定せしめるべき選択放電を生起させる走査パルスを発生して前記行電極の各々に順次印加すると共に前記発光セルの状態にある前記放電セルのみを発光せしめる維持放電を繰り返し生起させるべき維持パルスを発生して前記行電極各々に印加するドライバと、
前記ドライバからの距離が大なる位置に配置されている前記放電セルほど大なる重みを付けて前記発光セルの状態にある前記放電セルの数を積算しその積算結果を前記プラズマディスプレイパネルの推測インピーダンスとして得るインピーダンス推測手段と、
前記推測インピーダンスに応じて前記走査パルス及び前記維持パルスのパルス幅を変更するパルス幅制御手段と、を有することを特徴とするプラズマディスプレイ装置。
【請求項２】
前記パルス幅制御手段は、前記推測インピーダンスが高インピーダンスである場合には前記推測インピーダンスが低インピーダンスである場合に比して前記走査パルス及び前記維持パルス各々のパルス幅を広くすることを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項３】
前記パルス幅制御手段は、前記走査パルス及び前記維持パルス各々のパルス幅の変更を前記サブフィールド毎に行うことを特徴とする請求項１記載のプラズマディスプレイ装置。
【請求項４】
表示ラインを担う複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルと、入力映像信号における１フィールドの表示期間を複数のサブフィールドに分割して前記プラズマディスプレイパネルを階調駆動する駆動部と、を備えたプラズマディスプレイ装置であって、
前記駆動部は、
前記入力映像信号に対応した画素データに応じて前記放電セルの各々を発光セルの状態又は非発光セルの状態のいずれか一方に設定せしめるべき選択放電を生起させる走査パルスを発生して前記行電極の各々に順次印加すると共に前記発光セルの状態にある前記放電セルのみを発光せしめる維持放電を繰り返し生起させるべき維持パルスを発生して前記行電極各々に印加するドライバと、
前記画素データに基づいて前記表示ライン各々のラインインピーダンスを推測して前記表示ライン毎の推測ラインインピーダンスを得るインピーダンス推測手段と、
前記表示ライン毎の前記推測ラインインピーダンスに応じて前記走査パルスのパルス幅を前記表示ライン毎に変更すると共に、前記表示ライン毎の前記推測ラインインピーダンスに基づいて前記プラズマディスプレイパネルの全体的なパネルインピーダンスを求めこのパネルインピーダンスに応じて前記維持パルスのパルス幅を変更するパルス幅制御手段と、を有することを特徴とするプラズマディスプレイ装置。
【請求項５】
前記パルス幅制御手段は、前記推測ラインインピーダンスが高インピーダンスである場合には前記推測ラインインピーダンスが低インピーダンスである場合に比して前記走査パルスのパルス幅を広くすると共に、前記パネルインピーダンスが高インピーダンスである場合には前記パネルインピーダンスが低インピーダンスである場合に比して前記維持パルスのパルス幅を広くすることを特徴とする請求項４記載のプラズマディスプレイ装置。
【請求項６】
前記インピーダンス推測手段は、１つの表示ライン上における前記発光セルの状態にある前記放電セルの数を前記推測ラインインピーダンスとすることを特徴とする請求項４記載のプラズマディスプレイ装置。
【請求項７】
前記パルス幅制御手段は、前記走査パルス及び前記維持パルス各々のパルス幅の変更を前記サブフィールド毎に行うことを特徴とする請求項４記載のプラズマディスプレイ装置。
【請求項８】
表示ラインを担う複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルと、入力映像信号における１フィールドの表示期間を複数のサブフィールドに分割して前記プラズマディスプレイパネルを階調駆動する駆動部と、を備えたプラズマディスプレイ装置であって、
前記駆動部は、
前記入力映像信号に対応した画素データに応じて前記放電セルの各々を発光セルの状態又は非発光セルの状態のいずれか一方に設定せしめるべき選択放電を生起させる走査パルスを発生して前記行電極の各々に順次印加すると共に前記発光セルの状態にある前記放電セルのみを発光せしめる維持放電を繰り返し生起させるべき維持パルスを発生して前記行電極各々に印加するドライバと、
前記画素データに基づいて前記プラズマディスプレイパネルのインピーダンスを推測して推測インピーダンスを得るインピーダンス推測手段と、
前記推測インピーダンスに応じて前記走査パルス及び前記維持パルス各々のパルス電圧を変更するパルス電圧制御手段と、を有することを特徴とするプラズマディスプレイ装置。
【請求項９】
前記パルス電圧制御手段は、前記推測インピーダンスが高インピーダンスである場合には前記推測インピーダンスが低インピーダンスである場合に比して前記走査パルス及び前記維持パルス各々のパルス電圧を高くすることを特徴とする請求項８記載のプラズマディスプレイ装置。
【請求項１０】
前記インピーダンス推測手段は、前記発光セルの状態にある前記放電セルの数を前記推測インピーダンスとすることを特徴とする請求項８記載のプラズマディスプレイ装置。
【請求項１１】
前記パルス電圧制御手段は、前記走査パルス及び前記維持パルス各々のパルス電圧の変更を前記１フィールド表示期間又は前記サブフィールド毎に行うことを特徴とする請求項８記載のプラズマディスプレイ装置。
【請求項１２】
表示ラインを担う複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルと、入力映像信号における１フィールドの表示期間を複数のサブフィールドに分割して前記プラズマディスプレイパネルを階調駆動する駆動部と、を備えたプラズマディスプレイ装置であって、
前記駆動部は、
前記入力映像信号に対応した画素データに応じて前記放電セルの各々を発光セルの状態又は非発光セルの状態のいずれか一方に設定せしめるべき選択放電を生起させる走査パルスを発生して前記行電極の各々に順次印加すると共に前記発光セルの状態にある前記放電セルのみを発光せしめる維持放電を繰り返し生起させるべき維持パルスを発生して前記行電極各々に印加するドライバと、
前記ドライバからの距離が大なる位置に配置されている前記放電セルほど大なる重みを付けて前記発光セルの状態にある前記放電セルの数を積算しその積算結果を前記プラズマディスプレイパネルの推測インピーダンスとして得るインピーダンス推測手段と、
前記推測インピーダンスに応じて前記維持パルスのパルス幅を変更するパルス幅制御手段と、を有することを特徴とするプラズマディスプレイ装置。
【請求項１３】
表示ラインを担う複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルと、入力映像信号における１フィールドの表示期間を複数のサブフィールドに分割して前記プラズマディスプレイパネルを階調駆動する駆動部と、を備えたプラズマディスプレイ装置であって、
前記駆動部は、
前記サブフィールド各々において前記入力映像信号に対応した画素データに応じて前記放電セルの各々を発光セルの状態又は非発光セルの状態のいずれか一方に設定せしめるべき選択放電を生起させる走査パルスを発生して前記行電極の各々に順次印加すると共に前記発光セルの状態にある前記放電セルのみを発光せしめる維持放電を繰り返し生起させるべき維持パルスを発生して前記行電極各々に印加するドライバと、
前記画素データに基づいて前記プラズマディスプレイパネルのインピーダンスを推測して推測インピーダンスを得るインピーダンス推測手段と、
前記サブフィールド各々において最初に印加される前記維持パルスのみそのパルス幅を前記推測インピーダンスに応じて変更するパルス幅制御手段と、を有することを特徴とするプラズマディスプレイ装置。
【請求項１４】
表示ラインを担う複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルと、入力映像信号における１フィールドの表示期間を複数のサブフィールドに分割して前記プラズマディスプレイパネルを階調駆動する駆動部と、を備えたプラズマディスプレイ装置であって、
前記駆動部は、
前記入力映像信号に対応した画素データに応じて選択的に前記放電セルを発光させるべき駆動パルスを発生して前記行電極の各々に印加するドライバと、
前記ドライバからの距離が大なる位置に配置されている前記放電セルほど大なる重みを付けて発光セルの状態にある前記放電セルの数を積算しその積算結果を前記プラズマディスプレイパネルの推測インピーダンスとして得るインピーダンス推測手段と、
前記推測インピーダンスに応じて前記駆動パルスのパルス幅を変更するパルス幅制御手段と、を有することを特徴とするプラズマディスプレイ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プラズマディスプレイ装置に関する。
【０００２】
【従来の技術】
近年、表示装置の大画面化にともなって薄型のものが要求され、各種の薄型表示デバイスが実用化されている。交流放電型のプラズマディスプレイパネルは、この薄型表示デバイスの１つとして着目されている。
図１は、かかるプラズマディスプレイパネルと、これを駆動する駆動装置とからなるプラズマディスプレイ装置の概略構成を示す図である。
【０００３】
図１において、プラズマディスプレイパネルとしてのＰＤＰ１０は、データ電極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列されている夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、一対の行電極Ｘi(1≦i≦n)及びＹi(1≦i≦n)にてＰＤＰにおける表示ラインを担っている。これら列電極Ｄと、行電極Ｘ及びＹは、放電ガスの封入された放電空間を挟んで互いに対向して配置されており、この放電空間を含む各行電極対と列電極との交差部に１画素に対応した放電セルが形成される構造となっている。
【０００４】
ここで、各放電セルは、放電現象を利用して発光を行うものである為、"発光"及び"非発光"の２つの状態のみを取りうる。すなわち、最低輝度(非発光状態)と、最高輝度(発光状態)の２階調分の輝度のみを表現するのである。
そこで、駆動装置１００は、このようなＰＤＰ１０に対して、入力された映像信号に対応した中間調の輝度表示を実現させるべく、サブフィールド法を用いた階調駆動を行う。サブフィールド法では、入力された映像信号を各画素毎に対応した例えば４ビットの画素データに変換し、かかる画素データのビット桁各々に対応させて１フィールドの表示期間を図２に示されるが如く４個のサブフィールドＳＦ１〜ＳＦ４に分割する。尚、各サブフィールドには、図２中に記述されているが如く、サブフィールドの重み付けに対応した発光回数(又は発光期間)が割り当てられている。
【０００５】
図３は、駆動装置１００が、図２に示されている各サブフィールド内において上記ＰＤＰ１０の行電極対及び列電極に印加する各種駆動パルスと、その印加タイミングを示す図である。
図３に示される一斉リセット行程Ｒcにおいて、駆動装置１００は、先ず、正極性のリセットパルスＲＰXを行電極Ｘ1〜Ｘn、負極性のリセットパルスＲＰYを行電極Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０の全ての放電セルがリセット放電され、各放電セル内には一様に所定量の壁電荷が形成される。その直後に、駆動装置１００は、消去パルスＥＰをＰＤＰ１０の行電極Ｘ1〜Ｘnに一斉に印加する。かかる消去パルスＥＰの印加により、全放電セル内に消去放電が生起され、上述した如き壁電荷が消滅する。これにより、ＰＤＰ１０における全ての放電セルは"非発光セル"の状態に初期化される。
【０００６】
次の画素データ書込行程Ｗcにおいて、駆動装置１００は、先ず、入力された映像信号を各画素毎の４ビットの画素データに変換する。そして、例えばサブフィールドＳＦ１においては、駆動装置１００は、上記画素データの第１ビット目の論理レベルに応じた電圧を有する画素データパルスを生成し、これを１行分毎(画素データパルス群ＤＰ1〜ＤＰn)に順次、列電極Ｄ1〜Ｄmに印加して行く。例えば、駆動装置１００は、上記画素データの第１ビット目の論理レベルが"１"である場合には高電圧、"０"である場合には低電圧(０ボルト)の画素データパルスを生成する。更に、駆動装置１００は、各画素データパルス群ＤＰの印加タイミングに同期して走査パルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルのみに選択的に書込放電が生じて壁電荷が形成される。これにより、上記一斉リセット行程Ｒｃにおいて"非発光セル"の状態に初期化された放電セルは、"発光セル"の状態に推移する。一方、走査パルスＳＰが印加されながらも低電圧の画素データパルスが印加された放電セルには上記書込放電は生起されず、上記一斉リセット行程Ｒcにて初期化された状態、つまり"非発光セル"の状態が保持される。
【０００７】
次の発光維持行程Ｉcにおいて、駆動装置１００は、図３に示されるが如き維持パルスＩＰX及びＩＰYを交互に繰り返し行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnに印加する。尚、サブフィールドＳＦ１〜ＳＦ４各々の発光維持行程Ｉcで印加すべき維持パルスＩＰX及びＩＰYの回数(又は、印加しつづける期間)は、サブフィールドＳＦ１の発光維持行程Ｉcでの回数を"１"とした場合、図２に示されているように、
ＳＦ１：１
ＳＦ２：２
ＳＦ３：４
ＳＦ４：８
である。
【０００８】
この際、その放電空間内に壁電荷が残留している放電セル、つまり"発光セル"のみが、これら維持パルスＩＰX及びＩＰYが印加される度に放電(以下、維持放電と称する)する。すなわち、上記画素データ書込行程Ｗcにおいて"発光セル"に設定された放電セルのみが、上述した如く各サブフィールドに割り当てられている回数分だけ上記維持放電に伴う発光を繰り返し、その発光状態を維持するのである。
【０００９】
次の消去行程Ｅにおいて、駆動装置１００は、図３に示されるが如き消去パルスＥＰを行電極Ｙ1〜Ｙnに同時印加する。かかる消去パルスＥＰの印加により、ＰＤＰ１０の全ての放電セルで消去放電が生起され、その放電セル内に残存していた壁電荷が消滅する。
以上の如き駆動によれば、入力映像信号に応じて各放電セル内に選択的に書込放電が生起され、この書込放電の生起された放電セルのみがそのサブフィールドに割り当てられた回数分だけ維持放電に伴う発光を繰り返す。この際、１フィールド表示期間内において各サブフィールドで実施された発光の総数に応じた中間輝度が視覚されるのである。
【００１０】
ここで、ＰＤＰ１０では、上述した如き各種放電により、駆動装置１００から行電極を介して、放電対象となる放電セルに放電電流が流れ込む。この際、行電極自体に電流抵抗がある為、行電極に印加される駆動パルスには電圧降下が生じ、特に、図１に示されるが如き駆動装置１００側に存在する放電セルＧ11と、放電セルＧ1mとでは、印加された駆動パルスの電圧降下量が異なる。更に、１表示ライン上において放電対象となる放電セルの数が多くなると、その表示ライン上を流れる放電電流量も増加するので、図１に示される放電セルＧ1mに対する駆動パルスの電圧降下量は増大する。よって、この電圧降下によって放電セルＧ1mに印加する駆動パルスの電圧が既定値を下回ってしまうと、かかる放電セルＧ1m内において所望量の壁電荷が形成されなくなり、上記維持放電の際に所定の発光輝度が得られなくなる。従って、この際、図１に示されている放電セルＧ11と、放電セルＧ1mとでは輝度差が生じることになり、これが１画面内での"輝度むら"となって表れ、表示品質を低下させる恐れがある。
【００１１】
又、１表示ライン上において放電対象となる放電セルの数は、必ずしも全てのサブフィールドで同一とはならないので、各サブフィールド間においても輝度低下量に差が生じて階調に乱れが生じる恐れがある。
【００１２】
【発明が解決しようとする課題】
本発明は、上記問題点を解決すべく為されたものであり、良好な階調表示を行うことができるプラズマディスプレイ装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
請求項１記載によるプラズマディスプレイ装置は、表示ラインを担う複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルと、入力映像信号における１フィールドの表示期間を複数のサブフィールドに分割して前記プラズマディスプレイパネルを階調駆動する駆動部と、を備えたプラズマディスプレイ装置であって、前記駆動部は、前記入力映像信号に対応した画素データに応じて前記放電セルの各々を発光セルの状態又は非発光セルの状態のいずれか一方に設定せしめるべき選択放電を生起させる走査パルスを発生して前記行電極の各々に順次印加すると共に前記発光セルの状態にある前記放電セルのみを発光せしめる維持放電を繰り返し生起させるべき維持パルスを発生して前記行電極各々に印加するドライバと、前記ドライバからの距離が大なる位置に配置されている前記放電セルほど大なる重みを付けて前記発光セルの状態にある前記放電セルの数を積算しその積算結果を前記プラズマディスプレイパネルの推測インピーダンスとして得るインピーダンス推測手段と、前記推測インピーダンスに応じて前記走査パルス及び前記維持パルスのパルス幅を変更するパルス幅制御手段と、を有する。
又、請求項４記載によるプラズマディスプレイ装置は、表示ラインを担う複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルと、入力映像信号における１フィールドの表示期間を複数のサブフィールドに分割して前記プラズマディスプレイパネルを階調駆動する駆動部と、を備えたプラズマディスプレイ装置であって、前記駆動部は、前記入力映像信号に対応した画素データに応じて前記放電セルの各々を発光セルの状態又は非発光セルの状態のいずれか一方に設定せしめるべき選択放電を生起させる走査パルスを発生して前記行電極の各々に順次印加すると共に前記発光セルの状態にある前記放電セルのみを発光せしめる維持放電を繰り返し生起させるべき維持パルスを発生して前記行電極各々に印加するドライバと、前記画素データに基づいて前記表示ライン各々のラインインピーダンスを推測して前記表示ライン毎の推測ラインインピーダンスを得るインピーダンス推測手段と、前記表示ライン毎の前記推測ラインインピーダンスに応じて前記走査パルスのパルス幅を前記表示ライン毎に変更すると共に、前記表示ライン毎の前記推測ラインインピーダンスに基づいて前記プラズマディスプレイパネルの全体的なパネルインピーダンスを求めこのパネルインピーダンスに応じて前記維持パルスのパルス幅を変更するパルス幅制御手段と、を有する。
又、請求項８記載によるプラズマディスプレイ装置は、表示ラインを担う複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルと、入力映像信号における１フィールドの表示期間を複数のサブフィールドに分割して前記プラズマディスプレイパネルを階調駆動する駆動部と、を備えたプラズマディスプレイ装置であって、前記駆動部は、前記入力映像信号に対応した画素データに応じて前記放電セルの各々を発光セルの状態又は非発光セルの状態のいずれか一方に設定せしめるべき選択放電を生起させる走査パルスを発生して前記行電極の各々に順次印加すると共に前記発光セルの状態にある前記放電セルのみを発光せしめる維持放電を繰り返し生起させるべき維持パルスを発生して前記行電極各々に印加するドライバと、前記画素データに基づいて前記プラズマディスプレイパネルのインピーダンスを推測して推測インピーダンスを得るインピーダンス推測手段と、前記推測インピーダンスに応じて前記走査パルス及び前記維持パルス各々のパルス電圧を変更するパルス電圧制御手段と、を有する。
又、請求項１２記載によるプラズマディスプレイ装置は、表示ラインを担う複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルと、入力映像信号における１フィールドの表示期間を複数のサブフィールドに分割して前記プラズマディスプレイパネルを階調駆動する駆動部と、を備えたプラズマディスプレイ装置であって、前記駆動部は、前記入力映像信号に対応した画素データに応じて前記放電セルの各々を発光セルの状態又は非発光セルの状態のいずれか一方に設定せしめるべき選択放電を生起させる走査パルスを発生して前記行電極の各々に順次印加すると共に前記発光セルの状態にある前記放電セルのみを発光せしめる維持放電を繰り返し生起させるべき維持パルスを発生して前記行電極各々に印加するドライバと、前記ドライバからの距離が大なる位置に配置されている前記放電セルほど大なる重みを付けて前記発光セルの状態にある前記放電セルの数を積算しその積算結果を前記プラズマディスプレイパネルの推測インピーダンスとして得るインピーダンス推測手段と、前記推測インピーダンスに応じて前記維持パルスのパルス幅を変更するパルス幅制御手段と、を有する。
又、請求項１３記載によるプラズマディスプレイ装置は、表示ラインを担う複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルと、入力映像信号における１フィールドの表示期間を複数のサブフィールドに分割して前記プラズマディスプレイパネルを階調駆動する駆動部と、を備えたプラズマディスプレイ装置であって、前記駆動部は、前記サブフィールド各々において前記入力映像信号に対応した画素データに応じて前記放電セルの各々を発光セルの状態又は非発光セルの状態のいずれか一方に設定せしめるべき選択放電を生起させる走査パルスを発生して前記行電極の各々に順次印加すると共に前記発光セルの状態にある前記放電セルのみを発光せしめる維持放電を繰り返し生起させるべき維持パルスを発生して前記行電極各々に印加するドライバと、前記画素データに基づいて前記プラズマディスプレイパネルのインピーダンスを推測して推測インピーダンスを得るインピーダンス推測手段と、前記サブフィールド各々において最初に印加される前記維持パルスのみそのパルス幅を前記推測インピーダンスに応じて変更するパルス幅制御手段と、を有する。
又、請求項１４記載によるプラズマディスプレイ装置は、表示ラインを担う複数の行電極と前記行電極に交叉して配列された複数の列電極との各交差部に画素を担う放電セルを形成しているプラズマディスプレイパネルと、入力映像信号における１フィールドの表示期間を複数のサブフィールドに分割して前記プラズマディスプレイパネルを階調駆動する駆動部と、を備えたプラズマディスプレイ装置であって、前記駆動部は、前記入力映像信号に対応した画素データに応じて選択的に前記放電セルを発光させるべき駆動パルスを発生して前記行電極の各々に印加するドライバと、前記ドライバからの距離が大なる位置に配置されている前記放電セルほど大なる重みを付けて発光セルの状態にある前記放電セルの数を積算しその積算結果を前記プラズマディスプレイパネルの推測インピーダンスとして得るインピーダンス推測手段と、前記推測インピーダンスに応じて前記駆動パルスのパルス幅を変更するパルス幅制御手段と、を有する。
【００１４】
【発明の実施の形態】
図４は、本発明によるプラズマディスプレイ装置の概略構成を示す図である。図４に示されるように、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ１０と、各種機能モジュールからなる駆動部とから構成されている。
【００１５】
図４において、ＰＤＰ１０は、アドレス電極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列された夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnは、夫々一対の行電極Ｘi(1≦i≦n)及びＹi(1≦i≦n)にてＰＤＰ１０における第１表示ライン〜第ｎ表示ラインを担っている。列電極Ｄと、行電極Ｘ及びＹとの間には、放電ガスが封入されている放電空間が形成されており、この放電空間を含む各行電極対と列電極との交差部に、１画素に対応した放電セルが形成される構造となっている。つまり、１表示ライン上には列電極Ｄの数、すなわちｍ個の放電セルが存在することになる。
【００１６】
駆動部は、同期検出回路１、駆動制御回路２、Ａ／Ｄ変換器３、メモリ４、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８から構成される。尚、かかる駆動部は、１フィールドの表示期間を図５に示されるが如く４つのサブフィールドＳＦ１〜ＳＦ４に分割して、前述した如きサブフィールド法に基づいて上記ＰＤＰ１０を階調駆動する。この際、駆動部は、各サブフィールド内において一斉リセット行程Ｒc、画素データ書込行程Ｗc、発光維持行程Ｉc及び消去行程Ｅを夫々実行する。
【００１７】
同期検出回路１は、入力映像信号中から垂直同期信号を検出した場合には垂直同期検出信号Ｖ、水平同期信号を検出した場合には水平同期検出信号Ｈを発生してこれらを駆動制御回路２に供給する。又、同期検出回路１は、上記水平同期検出信号Ｈをラインインピーダンス推測回路３０に供給する。Ａ／Ｄ変換器３は、入力映像信号をサンプリングしてこれを１画素毎の輝度レベルを表す４ビットの画素データＰＤに変換してこれをラインインピーダンス推測回路３０及びメモリ４の各々に供給する。
【００１８】
ラインインピーダンス推測回路３０は、上記画素データＰＤに基づいて、各サブフィールド毎に、ＰＤＰ１０の各表示ライン毎のラインインピーダンスを推測し、そのインピーダンスを示すインピーダンス情報ＬＤを駆動制御回路２に供給する。
例えば、ラインインピーダンス推測回路３０は、Ａ／Ｄ変換器３０から順次供給されてくる上記画素データＰＤから第１ビット目のみを抽出し、その第１ビット目が論理レベル"１"となっている数を１表示ライン分毎に計数する。ここで、画素データＰＤの第１ビット目が論理レベル"１"であるということは、その画素データに対応した放電セルは、サブフィールドＳＦ１の画素データ書込行程Ｗc及び発光維持行程Ｉcにおいて放電生起される(後述する)ことを示している。つまり、ラインインピーダンス推測回路３０は、画素データＰＤの第１ビット目によって、サブフィールドＳＦ１内において放電することになる放電セルを判別し、その数を各表示ライン毎に計数するのである。そして、各表示ライン(第１〜第ｎ表示ライン)毎の上記計数結果を、サブフィールドＳＦ１における第１〜第ｎ表示ライン各々でのラインインピーダンスを示すインピーダンス情報ＬＤ１1〜ＬＤ１nとして駆動制御回路２に供給する。更に、ラインインピーダンス推測回路３０は、Ａ／Ｄ変換器３０から順次供給されてくる上記画素データＰＤから第２ビット目のみを抽出し、その第２ビット目が論理レベル"１"となっている数を１表示ライン分毎に計数する。ここで、画素データＰＤの第２ビット目が論理レベル"１"であるということは、その画素データに対応した放電セルは、サブフィールドＳＦ２の画素データ書込行程Ｗc及び発光維持行程Ｉcにおいて放電生起される(後述する)ことを示している。つまり、ラインインピーダンス推測回路３０は、画素データＰＤの第２ビット目によって、サブフィールドＳＦ２内におてい放電生起されることになる放電セルを判別し、その数を各表示ライン毎に計数するのである。そして、第１〜第ｎ表示ライン毎に得られた上記計数結果を、サブフィールドＳＦ２における第１〜第ｎ表示ライン各々でのラインインピーダンスを示すインピーダンス情報ＬＤ２1〜ＬＤ２nとして駆動制御回路２に供給する。又、ラインインピーダンス推測回路３０は、Ａ／Ｄ変換器３０から順次供給されてくる上記画素データＰＤから第３ビット目のみを抽出し、その第３ビット目が論理レベル"１"となっている数を１表示ライン分毎に計数する。ここで、画素データＰＤの第３ビット目が論理レベル"１"であるということは、その画素データに対応した放電セルは、サブフィールドＳＦ３の画素データ書込行程Ｗc及び発光維持行程Ｉcにおいて放電生起されることを示している。つまり、ラインインピーダンス推測回路３０は、画素データＰＤの第３ビット目によって、サブフィールドＳＦ３内において放電生起されることになる放電セルを判別し、その数を各表示ライン毎に計数するのである。そして、第１〜第ｎ表示ライン毎に得られた上記計数結果を、サブフィールドＳＦ３における第１〜第ｎ表示ライン各々のラインインピーダンスを示すインピーダンス情報ＬＤ３1〜ＬＤ３nとして駆動制御回路２に供給する。更に、ラインインピーダンス推測回路３０は、Ａ／Ｄ変換器３０から順次供給されてくる上記画素データＰＤから第４ビット目のみを抽出し、その第４ビット目が論理レベル"１"となっている数を１表示ライン分毎に計数する。ここで、画素データＰＤの第４ビット目が論理レベル"１"であるということは、その��素データに対応した放電セルは、サブフィールドＳＦ４の画素データ書込行程Ｗc及び発光維持行程Ｉcにおいて放電生起されることを示している。つまり、ラインインピーダンス推測回路３０は、画素データＰＤの第４ビット目によって、サブフィールドＳＦ４内において放電生起されることになる放電セルを判別し、その数を各表示ライン毎に計数するのである。そして、第１〜第ｎ表示ライン毎に得られた上記計数結果を、サブフィールドＳＦ４における第１〜第ｎ表示ライン各々でのラインインピーダンスを示すインピーダンス情報ＬＤ４1〜ＬＤ４nとして駆動制御回路２に供給する。
【００１９】
メモリ４は、駆動制御回路２から供給された書込信号に従って上記Ａ／Ｄ変換器３から供給された画素データＰＤを順次書き込む。そして、１画面分、つまり第１行・第１列の画素に対応した画素データＰＤ11から、第ｎ行・第ｍ列の画素に対応した画素データＰＤnmまでの(ｎ×ｍ)個分の画素データＰＤの書き込みが終了する度に、メモリ４は、以下の如き読み出し動作を行う。
【００２０】
先ず、メモリ４は、先頭のサブフィールドＳＦ１において、画素データＰＤ11〜ＰＤnm各々の第１ビット目を駆動画素データビットＤＢ１11〜ＤＢ１nmと捉え、これらを１表示ライン分ずつ読み出してアドレスドライバ６に供給する。次のサブフィールドＳＦ２において、メモリ４は、画素データＰＤ11〜ＰＤnm各々の第２ビット目を駆動画素データビットＤＢ２11〜ＤＢ２nmと捉え、これらを１表示ライン分ずつ読み出してアドレスドライバ６に供給する。次に、サブフィールドＳＦ３において、メモリ４は、画素データＰＤ11〜ＰＤnm各々の第３ビット目を駆動画素データビットＤＢ３11〜ＤＢ３nmと捉え、これらを１表示ライン分ずつ読み出してアドレスドライバ６に供給する。そして、最後尾のサブフィールドＳＦ４において、メモリ４は、画素データＰＤ11〜ＰＤnm各々の第４ビット目を駆動画素データビットＤＢ４11〜ＤＢ４nmと捉え、これらを１表示ライン分ずつ読み出してアドレスドライバ６に供給する。
【００２１】
駆動制御回路２は、図５に示されるが如き発光駆動フォーマットに従ってＰＤＰ１０を階調駆動すべき各種タイミング信号を発生してアドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。
図６は、図５に示される発光駆動フォーマットに従ってアドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々がＰＤＰ１０の列電極及び行電極対に印加する各種駆動パルスと、その印加タイミングを示す図である。尚、図６では、サブフィールドＳＦ１〜ＳＦ４の内から、サブフィールドＳＦ１及びＳＦ２内での動作のみを抜粋して示している。
【００２２】
図６において、各サブフィールドの先頭で実行する一斉リセット行程Ｒcでは、第１サスティンドライバ７が、図６に示されるが如き負極性のリセットパルスＲＰxを発生して行電極Ｘ1〜Ｘnに印加する。更に、かかるリセットパルスＲＰxと同時に、第２サスティンドライバ８は、図６に示されるが如き正極性のリセットパルスＲＰYを発生して行電極Ｙ1〜Ｙnに印加する。これらリセットパルスＲＰx及びＲＰYの同時印加に応じて、ＰＤＰ１０の全放電セル内にリセット放電が生起され、各放電セル内に壁電荷が形成される。その直後、第２サスティンドライバ８が、図６に示されるが如き負極性の消去パルスＥＰを発生して行電極Ｙ1〜Ｙnに印加する。かかる消去パルスＥＰの印加に応じて、全放電セル内に消去放電が生起され、上述した如く放電セル内に形成された壁電荷が消滅する。これにより、全ての放電セルは"非発光セル"の状態に初期化される。
【００２３】
次に、画素データ書込行程Ｗcでは、アドレスドライバ６が、上記メモリ４から供給された駆動画素データビットＤＢに応じたパルス電圧を有する画素データパルスを生成する。例えば、アドレスドライバ６は、駆動画素データビットＤＢの論理レベルが"１"である場合には高電圧の画素データパルスを生成し、"０"である場合には低電圧(０ボルト)の画素データパルスを生成する。そして、アドレスドライバ６は、上記画素データパルスを第１〜第ｎ表示ライン各々に対応づけして１表示ライン分毎にグループ化した画素データパルス群ＤＰ1〜ＤＰnを、図６に示されるように順次、列電極Ｄ1〜Ｄmに印加する。更に、かかる画素データ書込行程Ｗcでは、第２サスティンドライバ８が、上記画素データパルス群ＤＰ1〜ＤＰn各々の印加タイミングと同一タイミングにて負極性の走査パルスＳＰを発生し、これを図６に示されるが如く行電極Ｙ1〜Ｙnへと順次印加して行く。ここで、上記走査パルスＳＰが印加された表示ラインと、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択書込放電)が生じる。この選択書込放電の終息後も、引き続き上記走査パルスＳＰ及び画素データパルス群ＤＰによる電圧印加が為されるので、放電セル内には徐々に壁電荷が形成されて行き、この放電セルは"発光セル"の状態になる。一方、上記走査パルスＳＰが印加されたものの低電圧の画素データパルスが印加された放電セルには上述のような選択書込放電は生起されず、上記一斉リセット行程Ｒcにて初期化された状態、つまり"非発光セル"の状態が保持される。従って、この画素データ書込行程Ｗcによれば、ＰＤＰ１０の各放電セルは、上記画素データＰＤに応じた状態("発光セル"又は"非発光セル")に設定されるのである。
【００２４】
尚、上記画素データ書込行程Ｗcでは、上記画素データパルス群ＤＰ1〜ＤＰn及び走査パルスＳＰ各々のパルス幅を、各表示ライン毎に、その表示ラインのラインインピーダンスに応じたパルス幅に変更している。
以下に、上記画素データパルス群ＤＰ1〜ＤＰn及び走査パルスＳＰ各々のパルス幅の変更動作について説明する。
【００２５】
駆動制御回路２は、先ず、ラインインピーダンス推測回路３０から供給されたインピーダンス情報ＬＤにより、各サブフィールド毎に、第１〜第ｎ表示ライン各々のラインインピーダンス情報を取得する。そして、駆動制御回路２は、これら第１〜第ｎ表示ライン各々に対応したラインインピーダンスの各々と、所定インピーダンスとの高低比較を個別に行う。この際、ラインインピーダンスが上記所定インピーダンスよりも高い場合には、駆動制御回路２は、その表示ラインに印加すべき走査パルスＳＰのパルス幅を広いパルス幅(以下、広パルス幅と称する)にすべく第２サスティンドライバ８を制御する。更に、駆動制御回路２は、この走査パルスＳＰと同一タイミングにて印加すべき画素データパルス群ＤＰのパルス幅も同様に上記広パルス幅にすべくアドレスドライバ６を制御する。一方、ラインインピーダンスが上記所定インピーダンスよりも低い場合には、駆動制御回路２は、その表示ラインに印加すべき走査パルスＳＰのパルス幅を狭いパルス幅(以下、狭パルス幅と称する)にすべく第２サスティンドライバ８を制御する。更に、駆動制御回路２は、この走査パルスＳＰと同一タイミングで印加すべき画素データパルス群ＤＰのパルス幅も同様に上記狭パルス幅にすべくアドレスドライバ６を制御する。
【００２６】
従って、例えば、第１〜第４表示ライン各々のラインインピーダンスと、所定インピーダンスとの高低関係が図７に示されるような場合には、図６に示されるが如き狭パルス幅ＴS1又は広パルス幅ＴW1を有する画素データパルス群ＤＰ及び走査パルスＳＰがＰＤＰ１０に印加されることになる。すなわち、サブフィールドＳＦ１では、第１及び第４表示ラインでのラインインピーダンスが所定インピーダンスよりも低いので、アドレスドライバ６は、狭パルス幅ＴS1を有する画素データパルス群ＤＰ1及びＤＰ4を列電極に印加する。この際、第２サスティンドライバ８は、これら画素データパルス群ＤＰ1及びＤＰ4各々と同一印加タイミングにて、図６に示されるが如き狭パルス幅ＴS1を有する走査パルスＳＰを行電極Ｙ1及びＹ4の各々に印加する。又、サブフィールドＳＦ１では、第２及び第３表示ラインでのラインインピーダンスが所定インピーダンスよりも高いので、アドレスドライバ６は、広パルス幅ＴW1を有する画素データパルス群ＤＰ2及びＤＰ3を列電極に印加する。この際、第２サスティンドライバ８は、これら画素データパルス群ＤＰ2及びＤＰ3各々と同一印加タイミングにて、図６に示されるが如く、広パルス幅ＴW1を有する走査パルスＳＰを行電極Ｙ2及びＹ3の各々に印加する。一方、サブフィールドＳＦ２では、第２及び第４表示ラインでのラインインピーダンスが所定インピーダンスよりも低いので、アドレスドライバ６は、狭パルス幅ＴS1を有する画素データパルス群ＤＰ2及びＤＰ4を列電極に印加する。この際、第２サスティンドライバ８は、これら画素データパルス群ＤＰ2及びＤＰ4各々と同一印加タイミングにて、図６に示されるが如く、狭パルス幅ＴS1を有する走査パルスＳＰを行電極Ｙ2及びＹ4の各々に印加する。又、サブフィールドＳＦ２では、第１及び第３表示ラインでのラインインピーダンスが所定インピーダンスよりも高いので、アドレスドライバ６は、広パルス幅ＴW1を有する画素データパルス群ＤＰ1及びＤＰ3を列電極に印加する。この際、第２サスティンドライバ８は、これら画素データパルス群ＤＰ1及びＤＰ3各々と同一印加タイミングにて、図６に示されるが如く、広パルス幅ＴW1を有する走査パルスＳＰを行電極Ｙ1及びＹ3の各々に印加するのである。
【００２７】
このように、画素データ書込行程Ｗcでは、ラインインピーダンスが低い表示ラインに対しては、その表示ラインに印加する駆動パルス(画素データパルス群ＤＰ、走査パルスＳＰ)のパルス幅を狭くする一方、ラインインピーダンスが高くなる表示ラインに対しては、そのパルス幅を広くするのである。
次に、各サブフィールド内の発光維持行程Ｉcでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が、図６に示されるが如く行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して交互に正極性の維持パルスＩＰX及びＩＰYを印加する。この際、各発光維持行程Ｉcでの維持パルスＩＰの印加回数(又は期間)は、サブフィールドＳＦ１での回数を"１"とした場合、
ＳＦ１：１
ＳＦ２：２
ＳＦ３：４
ＳＦ４：８
である。
【００２８】
かかる動作により、壁電荷が残留したままとなっている放電セル、すなわち"発光セル"の状態にある放電セルのみが上記維持パルスＩＰX及びＩＰYが印加される度に維持放電し、上記回数(又は期間)分だけその維持放電に伴う発光状態を維持する。
尚、上記発光維持行程Ｉcにおいて繰り返し印加する上記維持パルスＩＰYの内、先頭の１パルスのパルス幅は、その発光維持行程Ｉcが属するサブフィールド内でのＰＤＰ１０のインピーダンスに応じたパルス幅に設定されている。
【００２９】
以下に、発光維持行程Ｉcの先頭に印加される上記維持パルスＩＰYのパルス幅の設定動作について説明する。
駆動制御回路２は、先ず、ラインインピーダンス推測回路３０から供給されたインピーダンス情報ＬＤによって、各サブフィールド毎に、第１〜第ｎ表示ライン各々のラインインピーダンス情報を取得する。次に、駆動制御回路２は、これら第１〜第ｎ表示ラインに対応したラインインピーダンスの各々と、所定インピーダンスとの高低比較を個別に行う。そして、駆動制御回路２は、そのラインインピーダンスが上記所定インピーダンスよりも高くなる高インピーダンス表示ラインの数と、このラインインピーダンスが上記所定インピーダンスよりも低くなる低インピーダンス表示ラインの数を夫々計数して両者の大小比較を行う。かかる大小比較により、ＰＤＰ１０の各表示ラインでの全体的なインピーダンス、いわゆるパネルインピーダンスが、高インピーダンスであるのか、あるいは低インピーダンスであるのかを各サブフィールド毎に判断するのである。ここで、ＰＤＰ１０のパネルインピーダンスが高インピーダンスであると判断した場合、駆動制御回路２は、そのサブフィールドの発光維持行程Ｉcにおいて行電極Ｙ1〜Ｙn各々に最初に印加する維持パルスＩＰYのパルス幅を広パルス幅にすべく第２サスティンドライバ８を制御する。一方、低インピーダンスであると判定した場合には、駆動制御回路２は、そのサブフィールドの発光維持行程Ｉcにおいて行電極Ｙ1〜Ｙnに最初に印加する維持パルスＩＰYのパルス幅を狭パルス幅にすべく第２サスティンドライバ８を制御する。
【００３０】
従って、ＰＤＰ１０のパネルインピーダンスが低インピーダンスである場合には、例えば図６のサブフィールドＳＦ２の発光維持行程Ｉcにおいて示されているように、維持パルスＩＰYの先頭のパルス幅は狭パルス幅ＴS2となる。一方、かかるパネルインピーダンスが高インピーダンスである場合には、図６のサブフィールドＳＦ１の発光維持行程Ｉcにおいて示されているように、維持パルスＩＰYの先頭のパルス幅は、上記狭パルス幅ＴS2よりも広い広パルス幅ＴW2になる。
【００３１】
各サブフィールドの最後尾の消去行程Ｅでは、第２サスティンドライバ８が図６に示されるが如き消去パルスＥＰを行電極Ｙ1〜Ｙnに印加する。これにより、全放電セルを一斉に消去放電せしめて各放電セル内に残留している壁電荷を全て消滅させる。
以上の如く、ＰＤＰ１０に対する駆動では、各サブフィールド内において、先ず画素データ書込行程Ｗcを実行することにより、入力映像信号に応じて各放電セルを選択的に書込放電せしめ、その放電セル内に壁電荷を形成させる。そして、各サブフィールド内の発光維持行程Ｉcにおいて、この壁電荷の形成されている放電セル("発光セル")のみを、そのサブフィールドに割り当てられた回数(又は期間)だけ維持放電せしめてこの維持放電に伴う発光状態を継続させるのである。従って、１フィールド表示期間を通じて、入力映像信号の輝度レベルに応じた回数(期間)分だけ繰り返し発光が生じ、その入力映像信号に対応した中間輝度が視覚されるのである。
【００３２】
ここで、画素データ書込行程Ｗcにおいて選択書込放電の生起される放電セルの数が多い表示ライン、いわゆるインピーダンスの高い表示ライン上では、インピーダンスの低い表示ラインに比してその選択書込放電に伴う放電電流が多い。又、インピーダンスの高い表示ライン上では、インピーダンスの低い表示ラインに比して上記維持放電に伴う放電電流も多い。ところが、表示ラインを司る行電極には電流抵抗がある為、放電電流が大なるほどその表示ライン上での電圧降下量が多くなり、表示ラインに印加した走査パルスＳＰ及び維持パルスＩＰの電圧が低下してしまう。走査パルスＳＰ(又は維持パルスＩＰ)の電圧が低下すると、その分だけ、上記選択書込放電(又は維持放電)が生起されてから、放電セル内に形成される壁電荷の量が所望量に到るまでの時間に遅延が生じる。よって、壁電荷の量が所望量に到る前に走査パルスＳＰ(又は維持パルスＩＰ)による電圧印加を停止してしまうと、放電セル内の壁電荷の量が不十分となり、維持放電の際に所定の発光輝度が得られなくなる。
【００３３】
そこで、本発明においては、上記画素データ書込行程ＷcにおいてＰＤＰ１０に印加すべき走査パルスＳＰのパルス幅を、各表示ライン毎に、その表示ラインのラインインピーダンスに応じて変更している。具体的には、ラインインピーダンスの高い表示ラインに対しては、その表示ラインに印加すべき走査パルスＳＰ、並びに、この走査パルスＳＰと同時に印加すべき画素データパルス各々のパルス幅を広くするのである。更に、発光維持行程ＩcにおいてＰＤＰ１０に印加すべき維持パルスＩＰのパルス幅を、ＰＤＰ１０のパネルインピーダンスに応じて変更している。具体的には、ＰＤＰ１０のパネルインピーダンスが高インピーダンスである場合には、そのサブフィールドの発光維持行程Ｉcにおいて最初に印加する維持パルスＩＰのパルス幅を広くするのである。
【００３４】
よって、例え、走査パルスＳＰ、維持パルスＩＰの如き行電極駆動パルスの電圧低下に伴い、壁電荷の形成速度に遅れが生じても、その遅れを考慮した分だけこの行電極駆動パルスによる電圧印加が継続されるので、放電セル内の壁電荷の量は所望量に到ることになる。従って、本発明によれば、ＰＤＰの各表示ラインのラインインピーダンスに拘わらず、１画面内のいずれの位置に存在する放電セルに対しても均一な輝度レベルを有する発光を促すことが可能となる。
【００３５】
又、本発明においては、上述した如き、各表示ライン毎の走査パルス幅の変更をサブフィールド毎に個別に実施しているので、例え１表示ライン上でのラインインピーダンスがサブフィールド毎に異なっていても階調の乱れが生じることはない。
尚、上記実施例においては、１表示ライン上において放電対象となる放電セルの数、すなわち"発光セル"の数を積算してこれをラインインピーダンスとしている。ところが、表示ライン上のインピーダンスは、駆動パルスの供給源となる第２サスティンドライバ８に近い位置に存在する放電セルで放電生起された場合よりも、遠い位置に存在する放電セルで放電生起された方が高くなる。そこで、第２サスティンドライバ８から遠い位置に存在する放電セルほどその重み付けを重くして１表示ライン上における"発光セル"の数を積算し、この積算結果に基づいてインピーダンスの高低判断を行うようにする。例えば、１表示ライン上における各放電セルの発光パターンが図８に示されるが如く、第１列〜第１０列の放電セルが全て"発光セル"(白丸に示す)、第１１列〜第ｍ列の放電セルが全て"非発光セル"(黒丸に示す)である場合、１表示ライン上での"発光セル"の数は１０個にすぎない。ところが、表示ライン上の第１列〜第１０列各々の放電セルは第２サスティンドライバ８から遠い位置に存在するので、例えこの"発光セル"状態にある放電セルの数が少なくても、その表示ライン上のインピーダンスは高くなる場合がある。上述した如き重み付け積算によれば、このような場合においても正しく、その表示ラインを高インピーダンスラインであると判断できるようになる。
【００３６】
又、上記実施例においては、走査パルスＳＰ及び画素データパルス群ＤＰ各々のパルス幅を、各表示ライン毎にその表示ラインのラインインピーダンスに応じて変更するようにしている。しかしながら、本発明は、１サブフィールド又は１フィールド表示期間を通じてのＰＤＰ１０のパネルインピーダンスに応じて、１サブフィールド又は１フィールド単位で、各種駆動パルスのパルス幅を変更するようにしても良い。すなわち、１サブフィールド又は１フィールド表示期間を通じてのＰＤＰ１０のパネルインピーダンスが高い場合、そのサブフィールド又は１フィールド内においてＰＤＰ１０に印加すべき走査パルスＳＰ、画素データパルス群ＤＰ、維持パルスＩＰX及びＩＰY各々のパルス幅を広くする。一方、かかるパネルインピーダンスが低い場合には、そのサブフィールド又はフィールド内においてＰＤＰ１０に印加すべき走査パルスＳＰ、画素データパルス群ＤＰ、維持パルスＩＰX及びＩＰY各々のパルス幅を狭くするのである。
【００３７】
又、上記実施例においては、上述した如き各種駆動パルスのパルス幅を広くすることにより、駆動パルスの電圧低下に伴う不具合(壁電荷の形成が不完全となる)を防止している。しかしながら、このように駆動パルスのパルス幅を変更する代わりに、上記電圧低下分を見込んで駆動パルスのパルス電圧を変更するようにしても良い。
【００３８】
図９は、かかる点に鑑みて為されたプラズマディスプレイ装置の他の構成を示す図である。
尚、図９において、ＰＤＰ１０、同期検出回路１、Ａ／Ｄ変換器３、メモリ４、及びラインインピーダンス推測回路３０各々での動作は、図４に示されるものと同一であるのでその説明は省略する。
【００３９】
図９において、駆動制御回路２０は、ラインインピーダンス推測回路３０から供給された各サブフィールド毎のインピーダンス情報ＬＤに基づき、１サブフィールド又は１フィールド表示期間を通じてのＰＤＰ１０のパネルインピーダンスを求める。そして、駆動制御回路２０は、かかるパネルインピーダンスが低インピーダンスである場合には、ドライバ電源として低電圧電源を選択させるべき論理レベル"０"の電源電圧選択信号ＳPWをアドレスドライバ６０、第１サスティンドライバ７０、及び第２サスティンドライバ８０の各々に供給する。一方、ＰＤＰ１０のパネルインピーダンスが高インピーダンスである場合には、ドライバ電源として高電圧電源を選択させるべき論理レベル"１"の電源電圧選択信号ＳPWをアドレスドライバ６０、第１サスティンドライバ７０、及び第２サスティンドライバ８０の各々に供給する。
【００４０】
更に、駆動制御回路２０は、図５に示されるが如き発光駆動フォーマットに従ってＰＤＰ１０を階調駆動せしめるべき各種タイミング信号を発生してアドレスドライバ６０、第１サスティンドライバ７０及び第２サスティンドライバ８０の各々に供給する。
図１０は、図５に示される発光駆動フォーマットに従ってアドレスドライバ６０、第１サスティンドライバ７０及び第２サスティンドライバ８０各々がＰＤＰ１０の列電極及び行電極対に印加する各種駆動パルスと、その印加タイミングを示す図である。尚、図１０においては、１サブフィールド内での動作のみを抜粋して示している。
【００４１】
図１０において、各サブフィールドの先頭で実行する一斉リセット行程Ｒcでは、第１サスティンドライバ７０が、図１０に示されるが如き負極性のパルス電圧Ｖrを有するリセットパルスＲＰxを発生して行電極Ｘ1〜Ｘnに印加する。更に、かかるリセットパルスＲＰxと同時に、第２サスティンドライバ８０は、図１０に示されるが如き正極性のパルス電圧Ｖrを有するリセットパルスＲＰYを発生して行電極Ｙ1〜Ｙnに印加する。尚、第１サスティンドライバ７０及び第２サスティンドライバ８０各々には、高電圧な電源電圧を発生するリセットパルス用高電圧電源と、低電圧な電源電圧を発生するリセットパルス用低電圧電源なる２系統の電源が搭載されている。そして、これらドライバは、上記２系統の電源の内から、上記駆動制御回路２０から供給された電源電圧選択信号ＳPWの論理レベルに応じた方の電源を選択し、その電源電圧によってパルス電圧Ｖrを有する上記リセットパルスＲＰx及びＲＰYを夫々生成するのである。すなわち、低電圧電源を選択させるべき論理レベル"０"の電源電圧選択信号ＳPWが供給された場合には、上記リセットパルスＲＰx及びＲＰY各々のパルス電圧Ｖrは低電圧となる。一方、高電圧電源を選択させるべき論理レベル"１"の電源電圧選択信号ＳPWが供給された場合には、かかるパルス電圧Ｖrは高電圧となる。
【００４２】
上記リセットパルスＲＰx及びＲＰYの同時印加に応じて、ＰＤＰ１０の全放電セル内にリセット放電が生起され、各放電セル内に壁電荷が形成される。これにより、全ての放電セルは"発光セル"の状態に初期化される。
次に、図１０に示される画素データ書込行程Ｗcでは、アドレスドライバ６が、上記メモリ４から供給された駆動画素データビットＤＢに応じたパルス電圧を有する画素データパルスを生成する。例えば、アドレスドライバ６は、駆動画素データビットＤＢの論理レベルが"１"である場合には図１０に示されるが如きパルス電圧Ｖdを有する画素データパルスを生成し、"０"である場合には低電圧(０ボルト)の画素データパルスを生成する。この際、アドレスドライバ６には、高電圧な電源電圧を発生する高電圧電源と、低電圧な電源電圧を発生する低電圧電源なる２系統の電源が搭載されている。アドレスドライバ６は、上記２系統の電源の内から、上記駆動制御回路２０から供給された電源電圧選択信号ＳPWの論理レベルに応じた方の電源を選択し、その電源電圧によってパルス電圧Ｖdを有する上記画素データパルスを生成するのである。すなわち、アドレスドライバ６に、低電圧電源を選択させるべき論理レベル"０"の電源電圧選択信号ＳPWが供給された場合には、上記画素データパルスのパルス電圧Ｖdは低電圧となる。一方、高電圧電源を選択させるべき論理レベル"１"の電源電圧選択信号ＳPWが供給された場合には、かかるパルス電圧Ｖdは高電圧となる。そして、アドレスドライバ６は、上記画素データパルスを第１〜第ｎ表示ライン各々に対応づけして１表示ライン分毎にグループ化した画素データパルス群ＤＰ1〜ＤＰnを、図１０に示されるように順次、列電極Ｄ1〜Ｄmに印加する。
【００４３】
更に、かかる画素データ書込行程Ｗcでは、第２サスティンドライバ８が、上記画素データパルス群ＤＰ1〜ＤＰn各々の印加タイミングと同一タイミングにて、図１０に示されるが如き負極性のパルス電圧Ｖaを有する走査パルスＳＰを発生し、これを図１０に示されるが如く行電極Ｙ1〜Ｙnへと順次印加して行く。この際、第２サスティンドライバ８は、高電圧な電源電圧を発生する走査パルス用高電圧電源と、低電圧な電源電圧を発生する走査パルス用低電圧電源なる２系統の走査パルス用電源が搭載されている。第２サスティンドライバ８は、これら２系統の走査パルス用電源の内から、上記電源電圧選択信号ＳPWの論理レベルに応じた方の電源を選択し、その電源電圧によってパルス電圧Ｖaを有する走査パルスＳＰを生成するのである。つまり、走査パルスＳＰのパルス電圧Ｖaは、上記駆動制御回路２０から低電圧電源を選択させるべき論理レベル"０"の電源電圧選択信号ＳPWが供給された場合には低電圧となり、高電圧電源を選択させるべき論理レベル"１"の電源電圧選択信号ＳPWが供給された場合には高電圧となる。ここで、上記走査パルスＳＰが印加された表示ラインと、パルス電圧Ｖdを有する画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択消去放電)が生じ、その放電セル内に形成されていた壁電荷が消滅する。これにより、かかる放電セルは"非発光セル"の状態に推移する。一方、上記走査パルスＳＰが印加されたものの低電圧の画素データパルスが印加された放電セルには上述のような選択消去放電は生起されず、上記一斉リセット行程Ｒcにて初期化された状態、つまり"発光セル"の状態が保持される。従って、この画素データ書込行程Ｗcによれば、ＰＤＰ１０の各放電セルは、上記画素データＰＤに応じた状態("発光セル"又は"非発光セル")に設定されるのである。
【００４４】
次に、図１０に示される発光維持行程Ｉcでは、第１サスティンドライバ７及び第２サスティンドライバ８各々が、図１０に示されるが如きパルス電圧Ｖsを有する正極性の維持パルスＩＰX及びＩＰYを生成し、これらを行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに交互に繰り返し印加する。尚、第１サスティンドライバ７０及び第２サスティンドライバ８０各々には、高電圧な電源電圧を発生する維持パルス用高電圧電源と、低電圧な電源電圧を発生する維持パルス用低電圧電源なる２系統の電源が搭載されている。そして、これらドライバは、上記２系統の維持パルス用電源の内から、上記駆動制御回路２０から供給された電源電圧選択信号ＳPWの論理レベルに応じた方の電源を選択し、その電源電圧によってパルス電圧Ｖsを有する上記維持パルスＩＰx及びＩＰYを夫々生成するのである。すなわち、低電圧電源を選択させるべき論理レベル"０"の電源電圧選択信号ＳPWが供給された場合には、上記維持パルスＩＰx及びＩＰY各々のパルス電圧Ｖsは低電圧となる。一方、高電圧電源を選択させるべき論理レベル"１"の電源電圧選択信号ＳPWが供給された場合には、かかるパルス電圧Ｖsは高電圧となる。
【００４５】
この際、各サブフィールド毎の発光維持行程Ｉc各々内において繰り返し印加される上記維持パルスＩＰの回数(又は期間)は、サブフィールドＳＦ１での回数を"１"とした場合、
ＳＦ１：１
ＳＦ２：２
ＳＦ３：４
ＳＦ４：８
である。
【００４６】
かかる動作により、壁電荷が残留したままとなっている放電セル、すなわち"発光セル"の状態にある放電セルのみが上記維持パルスＩＰX及びＩＰYが印加される度に維持放電し、上記回数(又は期間)分だけその維持放電に伴う発光状態を維持する。
そして、図１０に示されるが如き１サブフィールドの最後尾において実施される消去行程Ｅでは、第２サスティンドライバ８が図６に示されるが如き消去パルスＥＰを行電極Ｙ1〜Ｙnに印加する。これにより、全放電セルを一斉に消去放電せしめて各放電セル内に残留している壁電荷を全て消滅させる。
【００４７】
このように、図９に示されるプラズマディスプレイ装置においては、１サブフィールド又は１フィールド表示期間を通してのＰＤＰ１０のパネルインピーダンスに応じてＰＤＰ１０に印加すべき各種駆動パルスのパルス電圧を変更している。具体的には、上記パネルインピーダンスが高い場合には、低い場合に比して上記リセットパルスＲＰX及びＲＰY、走査パルスＳＰ、画素データパルス、維持パルスＩＰX及びＩＰY各々のパルス電圧Ｖr、Ｖa、Ｖd、Ｖdを高くするのである。
【００４８】
かかる動作によれば、ＰＤＰ１０のパネルインピーダンスが高いが故に各表示ライン上での電圧降下量が大となっても、その電圧降下分を見越して駆動パルス各々のパルス電圧を高くするので、壁電荷の形成速度に遅れが生じることはない。これにより、ＰＤＰ１０のパネルインピーダンスに拘わらず、１画面内のいずれの位置に存在する放電セルに対しても均一な輝度レベルを有する発光を促すことが可能となる。
【００４９】
尚、前述した如く、上記パルス電圧の変更は、アドレスドライバ６０、第１サスティンドライバ７０、及び第２サスティンドライバ８０各々内で用いる電源電圧の切り換えによって実現する。この際、かかる電源電圧の切り換え動作は、例えば、図１１に示されるように１フィールド毎に実行する。すなわち、図１１に示される第１フィールドを通じてのＰＤＰ１０のパネルインピーダンスに基づいて、第２フィールドで用いる電源電圧(高電圧、又は低電圧)を決定し、その切り換えを第１フィールドの最後尾に設けられている空き区間Ｔi内で行うのである。
【００５０】
又、かかる電源電圧の切り換え動作を、図１２に示されるが如く各サブフィールド毎に実行しても良い。この際、図１２に示されるように、例えばサブフィールドＳＦ１を通じてのＰＤＰ１０のパネルインピーダンスに基づいて、サブフィールドＳＦ２で用いる電源電圧(高電圧、又は低電圧)を決定する。そして、画素データパルス、走査パルスＳＰ各々のパルス電圧Ｖd及びＶaの電圧値を変更する為の電源電圧切り換えは、図１２(ａ)に示されるように、サブフィールドＳＦ２の一斉リセット行程Ｒcの実行期間内に行う。更に、維持パルスＩＰX及びＩＰYのパルス電圧Ｖsの電圧値を変更する為の電源電圧切り換えは、図１２(ｂ)に示されるように、サブフィールドＳＦ２の画素データ書込行程Ｗcの実行期間内に行う。
【００５１】
【発明の効果】
以上詳述した如く、本発明においては、プラズマディスプレイパネルのインピーダンスに応じて、かかるプラズマディスプレイパネルに印加すべき駆動パルスのパルス幅を変更するようにしている。この際、プラズマディスプレイパネルのインピーダンスが高い場合には、低い場合に比して駆動パルスのパルス幅を広くする。よって、パネルのインピーダンスが高いが故に駆動パルスのパルス電圧が低下し、それに伴い壁電荷の形成速度に遅れが生じてしまっても、駆動パルスによる電圧印加は継続されるので、その間に、放電セル内の壁電荷の量は所望量に到ることになる。
【００５２】
従って、本発明によれば、プラズマディスプレイパネルのインピーダンスに拘わらず、１画面内のいずれの位置に存在する放電セルに対しても均一な輝度レベルを有する発光を促すことが可能となり、良好な階調表示が為されるのである。
【図面の簡単な説明】
【図１】プラズマディスプレイ装置の概略構成を示す図である。
【図２】サブフィールド法に基づく従来の輝度階調動作を説明する為の図である。
【図３】１サブフィールド内においてＰＤＰ１０に印加される各種駆動パルスと、その印加タイミングを示す図である。
【図４】本発明によるプラズマディスプレイ装置の概略構成を示す図である。
【図５】図４に示されるプラズマディスプレイ装置において用いられる発光駆動フォーマットを示す図である。
【図６】ＰＤＰ１０に印加される各種駆動パルスと、その印加タイミングの一例を示す図である。
【図７】サブフィールドＳＦ１及びＳＦ２各々での第１〜第４表示ライン各々のラインインピーダンスの形態の一例を示す図である。
【図８】第２サスティンドライバ８から遠い位置に"発光セル"状態となる放電セルが偏った場合における１表示ライン上での発光パターンの一例を示す図である。
【図９】プラズマディスプレイ装置の他の構成を示す図である。
【図１０】図９に示されるプラズマディスプレイ装置においてＰＤＰ１０に印加される各種駆動パルスと、その印加タイミングの一例を示す図である。
【図１１】駆動パルス用電源電圧の切り換えタイミングの一例を示す図である。
【図１２】駆動パルス用電源電圧の切り換えタイミングの一例を示す図である。
【主要部分の符号の説明】
２  駆動制御回路
６  アドレスドライバ
７  第１サスティンドライバ
８  第２サスティンドライバ
１０  ＰＤＰ
３０  ラインインピーダンス推測回路
【図１】
0003765381.tif 000002
【図２】
0003765381.tif 000003
【図３】
0003765381.tif 000004
【図４】
0003765381.tif 000005
【図５】
0003765381.tif 000006
【図６】
0003765381.tif 000007
【図７】
0003765381.tif 000008
【図８】
0003765381.tif 000009
【図９】
0003765381.tif 000010
【図１０】
0003765381.tif 000011
【図１１】
0003765381.tif 000012
【図１２】
0003765381.tif 000013