(57)【特許請求の範囲】
【請求項１】
第１の絶縁基板の裏面と第２の絶縁基板の表面との何れか一方に、配線層とかかる配線層の厚みよりも厚く形成した導電性介在層とを形成し、
上記第１の絶縁基板の裏面と第２の絶縁基板の表面とを厚み方向に対向して配置し、上記導電性介在層を第１の絶縁基板および第２の絶縁基板の間に挟持すると共に、
上記導電性介在層の周囲における第１の絶縁基板と第２の絶縁基板との間に配置した接着層により、かかる第１の絶縁基板および第２の絶縁基板を接着してコア基板を形成する積層工程、を含む、ことを特徴とする配線基板の製造方法。
【請求項２】
前記コア基板の表面上方に、絶縁層および配線層をそれぞれ複数交互に積層してビルドアップ層を形成するビルドアップ層形成工程を有する、
ことを特徴とする請求項１に記載の配線基板の製造方法。
【請求項３】
前記第２の絶縁基板の一部を前記導電性介在層と共に切除する工程を有する、ことを特徴とする請求項１または２に記載の配線基板の製造方法。
【請求項４】
前記第２の絶縁基板における前記第１の絶縁基板と対向する表面の一部には、前記導電性介在層の周辺に沿った凹溝が予め形成されており、
上記第１の絶縁基板と第２の絶縁基板とを接着してコア基板を形成する前記積層工程の後に、上記凹溝を有する第２の絶縁基板の裏面から当該凹溝に沿った切り込みを入れることにより、第２の絶縁基板の一部を切除し且つ上記コア基板の裏面側に開口する凹部を形成する工程、を有する、
ことを特徴とする請求項３に記載の配線基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、コア基板の片面(表面)のみにビルドアップ層を有し更には当該コア基板の裏面側に開口する凹部を有する配線基板の製造方法に関する。
【０００２】
【従来の技術】
近年、低コスト化の要請に応じ、コア基板の表面(片面)上方にのみ複数の絶縁層および複数の配線層を交互に積層したビルドアップ層を形成し且つコア基板の裏面側に開口する凹部に電子部品を実装可能とした配線基板が提案されている。
かかる配線基板を得るため、図１２(Ａ)に示すように、表面８１に銅メッキ層８３を有し裏面８２に電子部品接続配線８４および配線層８５を有する第１の絶縁基板８０と、表面９１に配線層９３および凹溝９５を有し裏面９２に銅メッキ層９４を有する第２の絶縁基板９０と、が用いられる。第１の絶縁基板８０は、その表面８１と裏面８２との間を貫通する複数のスルーホール８６内にスルーホール導体８７および充填樹脂８８を有する。また、上記凹溝９５は、平面視で矩形を呈し、追って電子部品を実装するための凹部を形成する際の切断位置を示す。尚、銅メッキ層８３，９４は、追って所定パターンの配線層に形成される。
【０００３】
上記第１の絶縁基板８０と第２の絶縁基板９０とを、上記接続配線８４を除いた位置に配置した接着層８９を介して、図１２(Ａ)中の矢印で示すように、互いに接近させつつ図１２(Ｂ)に示すように積層する。この際、第１の絶縁基板８０の裏面８２および第２の絶縁基板９０の表面９１の中央部で且つ上記凹溝９５に囲まれた位置には、偏平な中空部Ｓが形成される。かかる状態で、第１の絶縁基板８０と第２の絶縁基板９０とを、真空熱プレスにより加熱および加圧して接着することにより、図１２(Ｂ)に示すようなコア基板Ｋが形成される。
その後、第２の絶縁基板９０の裏面９２側から上記凹溝９５に沿って切り込みを入れると、裏面９２側に開口し且つその底面(天井面)に上記接続配線８４を有する電子部品実装用の凹部をコア基板Ｋに形成することができる。
【０００４】
しかしながら、コア基板Ｋにおける第１の絶縁基板８０と第２の絶縁基板９０との間に、上記中空部Ｓが存在すると、第１の絶縁基板８０の表面８１の上方に追って形成する複数の絶縁層および複数の配線層を交互に積層したビルドアップ層の平坦度が損なわれ易い、という問題があった。
また、上記プレス時に、第１の絶縁基板８０の中央部が上記中空部Ｓ寄りに数１０μｍ程度(例えば約３０μｍ)の撓み変形を生じてしまい、コア基板Ｋを含む配線基板の信頼性を損ねかねない、という問題もあった。
【０００５】
【発明が解決すべき課題】
本発明は、以上に説明した従来の技術における問題点を解決し、コア基板の表面上方にのみ平坦なビルドアップ層を有し且つコア基板の裏面側に開口する凹部に電子部品を実装または内蔵可能とした平坦な配線基板を確実に製造できる配線基板の製造方法を提供する、ことを課題とする。
【０００６】
【課題を解決するための手段】
本発明は、上記課題を解決するため、第１の絶縁基板および第２の絶縁基板の間、更には、第１の絶縁基板と第２の絶縁基板とを積層して接着した一対のコア基板の間に導電性介在物を挟持させる、ことに着想して成されたものである。
即ち、本発明の配線基板の製造方法（請求項１）は、第１の絶縁基板の裏面と第２の絶縁基板の表面との何れか一方に、配線層とかかる配線層の厚みよりも厚く形成した導電性介在層とを形成し、上記第１の絶縁基板の裏面と第２の絶縁基板の表面とを厚み方向に対向して配置し、上記導電性介在層を第１の絶縁基板および第２の絶縁基板の間に挟持すると共に、上記導電性介在層の周囲における第１の絶縁基板と第２の絶縁基板との間に配置した接着層により、かかる第１の絶縁基板および第２の絶縁基板を接着してコア基板を形成する積層工程、を含む、ことを特徴とする。
【０００７】
これによれば、第１の絶縁基板と第２の絶縁基板との間に、導電性介在層を介在させつつその周囲の接着層により、上記一対の絶縁基板を厚み方向に沿って加熱および加圧して接着するため、平坦なコア基板が得られる。このため、かかるコア基板の表面上方に追って形成するビルドアップ層を平坦に形成できるため、信頼性の高い配線基板を提供することが可能となる。
尚、導電性介在層は、かかる導電性介在層が形成されていない他方の絶縁基板の対向する面にも配線層が形成されている場合は、かかる配線層と共に上記第１および第２の絶縁基板の間に介在する。また、導電性介在層は、前記第１の絶縁基板および第２の絶縁基板の何れか一方の中央部に形成することが望ましい。
【０００８】
更に、本発明には、前記コア基板の表面上方に、絶縁層および配線層をそれぞれ複数交互に積層してビルドアップ層を形成するビルドアップ層形成工程を有する、配線基板の製造方法（請求項２）も含まれる。
【０００９】
これによれば、コア基板の表面上方にビルドアップ層を平坦に形成できるため、信頼性の高い配線基板を提供することが可能となる。
【００１０】
また、本発明には、前記導電性介在層は、前記接着層とほぼ同じ厚みである、配線基板の製造方法を含めることも可能である。これによる場合、前記第１の絶縁基板および第２の絶縁基板を平坦に接着できるため、平坦なコア基板を確実に製造することが可能となる。
更に、本発明には、前記第２の絶縁基板の一部を前記導電性介在層と共に切除する工程を有する、配線基板の製造方法（請求項３）も含まれる。
【００１１】
更に、本発明には、前記第２の絶縁基板における前記第１の絶縁基板と対向する表面の一部には、前記導電性介在層の周辺に沿った凹溝が予め形成されており、上記第１の絶縁基板と第２の絶縁基板とを接着してコア基板を形成する前記積層工程の後に、上記凹溝を有する第２の絶縁基板の裏面から当該凹溝に沿った切り込みを入れることにより、第２の絶縁基板の一部を切除し且つ上記コア基板の裏面側に開口する凹部を形成する工程、を有する、配線基板の製造方法（請求項４）も含まれる。
【００１２】
これによれば、平坦なコア基板において、その裏面側に開口し且つ電子部品を実装または内蔵する凹部を、容易に形成することができると共に、かかるコア基板の表面上方に形成する平坦なビルドアップ層の配線層と当該凹部に実装または内蔵する電子部品とを、短い距離で且つ確実に導通させることができる。
尚、前記導電性介在層が第１の絶縁基板の裏面に形成されている場合には、形成される凹部の底面(天井面)に露出するかかる導電性介在層を、フォトリソグラフィ技術などにより、上記凹部に実装または内蔵する電子部品の電極と接続するための所定パターンを有する電子部品接続配線にパターニングする。
【００１３】
【発明の実施の形態】
以下において、本発明の実施に好適な形態を図面と共に説明する。
図１(Ａ)は、表面３と裏面４とに厚みが約１６μｍの銅箔３ａ，４ａを貼り付けた厚みが約２００μｍの第１の絶縁基板２を示す。該絶縁基板２の表面３側の中央部における所定の位置をレーザで照射するか、細径のドリルにて穿孔する。
その結果、図１(Ｂ)に示すように、第１の絶縁基板２の中央部において、表面３と裏面４との間を貫通し且つ内径が約１００μｍのスルーホール１１が複数形成される。尚、スルーホール１１は、第１の絶縁基板２の周辺寄りの位置で且つ後述するスルーホール１４と同軸心の位置にも併せて形成しても良い。
【００１４】
次に、複数のスルーホール１１を有する第１の絶縁基板２の全面に対し、無電解銅メッキおよび電解銅メッキを施す。尚、各スルーホール１１の内壁には、予めＰｄを含むメッキ触媒を塗布しておく。また、上記スルーホール１１の穿孔と銅メッキとは、複数の絶縁基板２(製品単位)を含むパネル(多数個取りの基板)の状態で行っても良い。
その結果、図１(Ｃ)に示すように、各スルーホール１１の内壁表面に沿って厚みが約３０μｍのスルーホール導体１２が形成される。また、銅箔３ａ，４ａは、銅メッキ層３ｂ，４ｂ(便宜上厚みは銅箔３ａ，４ａと同じとする)となる。
【００１５】
次いで、図１(Ｄ)に示すように、各スルーホール導体１２の内側に、シリカフィラなどの無機フィラ入りのエポキシ系樹脂からなる充填樹脂１３を充填する。尚、充填樹脂１３に替え、多量の金属粉末を含む導電性樹脂、または金属粉末を含む非導電性樹脂を用いても良い。
更に、裏面４の銅メッキ層４ｂの上に、全面銅メッキを行い充填樹脂１３の表面に蓋メッキを行う。そして、公知のフォトリソグラフィ技術により、所定のパターンを有する図示しないエッチングレジストを形成した後、かかるエッチングレジストのパターン間の隙間から露出する銅メッキ層４ｂをエッチング(公知のサブトラクティブ法)する。
その結果、図１(Ｅ)に示すように、第１の絶縁基板２の裏面４に、上記パターンに倣った配線層１７，１９が形成される。このうち、中央部の配線層１９は、後述する電子部品と接続するための電子部品接続配線である。尚、充填樹脂１３の表面の真上にビア導体を形成しない場合には、上記蓋メッキを省いても良い。
【００１６】
図２(Ａ)は、厚みが約８００μｍの第２の絶縁基板６を示し、その表面７と裏面８とには前記同様の厚みの銅箔７ａ，８ａを有している。図２(Ｂ)，(ｂ)に示すように、第２の絶縁基板６の表面７側には、その中央部において平面視でほぼ正方形を呈する凹溝６ａが、エンドミルによる座ぐり加工によって形成される。
次に、表面７側の銅箔７ａに対して、前記同様のフォトリソグラフィ技術およびエッチングを施す。その結果、図２(Ｃ)に示すように、第２の絶縁基板６の表面７には、所定パターンの配線層１８が凹溝６ａの周囲に形成される。
【００１７】
次に、図３(Ａ)に示すように、第２の絶縁基板６の表面７および裏面８に、凹溝６ａの内側の表面７を除いて、メッキレジスト１８ａを公知のフォトリソグラフィ技術により形成する。かかるメッキレジスト１８ａの間から露出する第２の絶縁基板６の表面７に、メッキ触媒を塗布してから無電解銅メッキおよび電解銅メッキを施す。その結果、図３(Ｂ)に示すように、第２の絶縁基板６の表面７の中央部に、周囲の配線層１８よりも厚い銅メッキ製の導電性介在層１８ｂが形成される。次いで、図３(Ｃ)に示すように、第２の絶縁基板６の表面７および裏面８のメッキレジスト１８ａを、公知の剥離液により除去する。
【００１８】
次に、図４(Ａ)に示すように、裏面４に配線層１７，１９を有する第１の絶縁基板２と、表面７に凹溝６ａ、導電性介在層１８ｂ、および配線層１８を有する第２の絶縁基板６との間における周辺部に接着性を有するプリプレグ(接着層)５とを配置する。尚、プリプレグ５の厚みは、導電性介在層１８ｂよりもやや厚く、かかる導電性介在層１８ｂに配線層１９の厚みを加えた厚さである。
かかる状態で、図４(Ａ)中の矢印方向に沿って、第１の絶縁基板２および第２の絶縁基板６を、図示しない真空熱プレスにより加圧しつつ加熱する。
【００１９】
その結果、図４(Ｂ)に示すように、第１の絶縁基板２および第２の絶縁基板６は、導電性介在層１８ｂを挟持しつつ、その周りのプリプレグ(接着層)５を介して貼り合わされ且つ積層される(本発明の積層工程)。
これにより、図４(Ｂ)に示すように、第１の絶縁基板２および第２の絶縁基板６からなるコア基板Ｋが形成される。尚、上記積層時に、過剰なプリプレグ５は、導電性介在層１８ｂにより中央寄りへの移動を阻止される。また、配線層１９は、上記介在層１８ｂに押されても損傷しないため、当初の形態で保たれる。
尚、上述した積層工程は、複数の第１の絶縁基板２を有するパネル(多数個取りの基板)と複数の第２の絶縁基板６を有するパネルとを用いて行っても良い。
【００２０】
次いで、導電性介在層１８ｂの真上を除いた図４(Ｂ)で左右に位置する第１の絶縁基板２の表面３側から、当該コア基板Ｋに対し、前記同様のレーザ照射またはドリルによる穿孔を行う。
その結果、図５(Ａ)に示すように、コア基板Ｋの左右において、プリプレグ５を含み且つ第１の絶縁基板２の表面３と第２の絶縁基板６の裏面８との間を貫通する長いスルーホール１４が複数穿孔される。かかるスルーホール１４は、その中間でプリプレグ５の上下に位置する配線層１７，１８を貫通している。
尚、スルーホール１４は、予め第１の絶縁基板２の同じ位置に穿孔しておいたスルーホール１１の軸心に沿って同軸心で形成することも可能である。かかる方法による場合、各スルーホール１４の位置決めが容易となる。
【００２１】
更に、各スルーホール１４の内壁に、前記同様のメッキ触媒を塗布した後、無電解銅メッキおよび電解銅メッキを全面に施す。その結果、図５(Ｂ)に示すように、各スルーホール１４の内壁に沿ったスルーホール導体１５が形成される。同時に、銅メッキ層３ｂと銅箔８ａとは、それぞれ銅メッキ層３ｃ，８ｂとなる。
次に、各スルーホール導体１５の内側に前記同様の充填樹脂１６を個別に充填した後、全面銅メッキを行い充填樹脂１６の表面に蓋メッキを形成する。
そして、第１の絶縁基板２の表面３における銅メッキ層３ｃと、第２の絶縁基板６の裏面８における銅メッキ層８ｂに対して、前記同様のフォトリソグラフィ技術およびエッチングを施す。
【００２２】
その結果、図６(Ａ)に示すように、コア基板Ｋにおいて、第１の絶縁基板２の表面３および第２の絶縁基板６の裏面８に、それぞれ所定パターンの配線層２０，２１が形成される。また、かかる配線層２１を含む第２の絶縁基板６の裏面８に、図示しないメッキレジストを形成し且つかかる裏面８の中央部に前記同様の銅メッキを施す。これにより、図６(Ａ)に示すように、配線層２１よりも厚い導電性介在層８ｃをコア基板Ｋの裏面８の中央部に形成する。
次いで、図６(Ｂ)に示すように、第１の絶縁基板２および第２の絶縁基板６をプリプレグ５を介して貼り併せて積層した一対のコア基板Ｋ１，Ｋ２を、それぞれの第２の絶縁基板６の裏面８同士を対向し、両者の間に新たな導電性介在層８ｃ，８ｃおよびその周辺部のスペーサ(接着層)５ａを挟持した状態で固定(拘束)する。これにより、一対のコア基板Ｋ１，Ｋ２は、互いに対称に積層され且つ全体として、厚肉となり且つ高い剛性を発揮するため、反りの発生が防止される。
【００２３】
次に、図７に示すように、何れかのコア基板Ｋにおける第１の絶縁基板２の表面３上方に、シリカフィラを含有したエポキシ系樹脂フィルムの絶縁層２２を形成し且つ配線層２０上の所定の位置にフィルドビア導体２４を形成する。更に、かかるビア導体２４の上端または下端に接続する配線層２６を絶縁層２２の上に形成し、かかる配線層２６の上に絶縁層２８を形成する。
同様にして、配線層２６上の所定の位置にフィルドビア導体３０を形成し、かかるビア導体３０の上端または下端に接続する配線層３２を絶縁層２８の上に形成した後、かかる配線層２８の上に絶縁層(ソルダーレジスト層)３４を形成する(本発明のビルドアップ層形成工程)。
上記絶縁層２２，２８の厚みは約３０μｍ、絶縁層３４の厚みは約２５μｍ、配線層２６，３２の厚みは約１５μｍである。かかる絶縁層２２，２８および配線層２６，３２は、ビルドアップ層ＢＵを形成する。
尚、上記ビルドアップ層形成工程は、公知のビルドアップ工程(セミアディティブ法、フルアディティブ法、サブトラクティブ法、フィルム状樹脂材料のラミネートによる絶縁層の形成、フォトリソグラフィ技術など)により行われる。
【００２４】
また、図７に示すように、配線層３２上における所定の位置に、ソルダーレジスト層３４を貫通する開口部(パッド)を形成し、それらの内側に低融点合金を印刷・充填して、ソルダーレジスト層３４の表面(第１主面)３５よりも突出するハンダバンプ(ＩＣチップ接続端子)３６を形成する。かかるハンダバンプ３６は、Ｓｎ−Ａｇ系、Ｐｂ−Ｓｎ系、Ｓｎ−Ａｇ−Ｃｕ系、Ｓｎ−Ｃｕ系、Ｓｎ−Ｚｎ系などの低融点合金からなり、追って第１主面３５の上方に実装される図示しないＩＣチップとの接続に活用される。この際、隣接するハンダバンプ３６，３６の軸心間距離(ピッチ)を約１５０μｍにして配置することが可能である。
更に、残りのコア基板Ｋにおける第１の絶縁基板２の表面３上方にも、上記同様にしてビルドアップ層ＢＵやハンダバンプ３６などを形成する。その結果、これらのビルドアップ層ＢＵを一層平坦で且つ精度良く形成することができる。
尚、上述したビルドアップ層形成工程は、複数のコア基板Ｋ１を有するパネル(多数個取りの基板)と複数のコア基板Ｋ２を有するパネルとで行っても良い。
【００２５】
次に、第１のコア基板Ｋ１と第２のコア基板Ｋ２との間のスペーサ(接着層)５ａを除去し、ビルドアップ層ＢＵを有する第１のコア基板Ｋ１と第２のコア基板Ｋ２とに分離すると、図８(Ａ)の状態となる。尚、かかる分離の後で、前記ハンダバンプ３６の形成を行っても良い。
図８(Ａ)に示すように、表面３上方にビルドアップ層ＢＵを形成したコア基板Ｋの裏面４に、導電性介在層８ｃとほぼ同じ厚みの絶縁層(ソルダーレジスト層)３１を形成する。かかる絶縁層３１の所定の位置にフォトリソグラフィ技術を施して、第２主面３３側に開口する開口部３７を形成する。かかる開口部３７の底部には、図８(Ａ)に示すように、コア基板Ｋの裏面４の配線層２１から延びた配線３９が露出する。かかる配線３９は、その表面にＮｉおよびＡｕメッキが被覆され、図示しないマザーボードなどのプリント基板との接続配線に活用される。
【００２６】
そして、第２の絶縁基板６の裏面８側から、図８(Ａ)中に一対の破線間で示す位置に、高速回転する図示しないエンドミルを挿入し、その先端を凹溝６ａの底部付近に入れ且つ当該凹溝６ａに沿った軌跡で移動させつつ切り込みを入れる。
その結果、図８(Ｂ)に示すように、第２の絶縁基板６において凹溝６ａに囲まれていた位置が切除され、その裏面８側に開口する凹部９が形成される。この際、かかる凹部９の底部に挟持されていた導電性介在層１８ｂも同時に除去する。凹部９の底面(天井面)には、第１の絶縁基板２の裏面４における配線層１９が露出すると共に、その周囲にはプリプレグ(接着層)５の側面が露出する。これにより、図８(Ｂ)に示すように、コア基板Ｋ、ビルドアップ層ＢＵ、および凹部９などを有する配線基板１を得ることができる。尚、前記配線３９に対し、ハンダを介して銅系または鉄系合金からなる図示しない接続ピンを接合しても良い。
【００２７】
次に、配線基板１の凹部９に電子部品を実装する方法について説明する。
図９(Ａ)に示すように、配線基板１におけるコア基板Ｋの裏面８側に開口した凹部９に、複数のチップコンデンサ(電子部品)２５を図示しないチップマウンタにより挿入する。かかるチップコンデンサ２５は、両側面の上端に突出する電極２７を図９(Ａ)の前後方向に沿って複数有し、例えばチタン酸バリウムを主成分とする誘電体層および内部電極となるＮｉ層を交互に積層したセラミックスコンデンサであり、３．２ｍｍ×１．６ｍｍ×０．７ｍｍのサイズを有する。これに先だって、予め凹部９の底面に位置する配線層(電子部品接続配線)１９の上にハンダ２３を形成しておき、各ハンダ２３を介して各チップコンデンサ２５の上端から突出する電極２７と上記配線層１９とを個別に接続する。
この結果、図９(Ａ)に示すように、複数のチップコンデンサ２５が上記ハンダ２３を介して配線基板１の凹部９内に実装される。尚、上記ハンダ２３には、例えばＳｎ−Ｓｂ系の低融点合金が用いられる。
【００２８】
また、図９(Ｂ)に示すように、前記同様にして凹部９に上端および下端に電極２７，２９を有するチップコンデンサ(電子部品)２５ａを実装した後、コア基板Ｋを上下逆にした状態で凹部９に溶けたエポキシ系樹脂１０を充填し且つ固化しても良い。これにより、上記コンデンサ２５ａを埋込樹脂１０に埋設して凹部９に内蔵させる。かかる埋込樹脂１０の表面は、上記コンデンサ２５ａの電極２９が露出し且つコア基板Ｋの裏面８と面一となるように平坦に研磨される。
更に、埋込樹脂１０の表面に、上記コンデンサ２５ａの電極２９に接続する配線層２１を形成すると共に、かかる埋込樹脂１０の下側にも前記絶縁層３１を形成する。この結果、コア基板Ｋの表面３上方にビルドアップ層ＢＵを有し、且つコア基板Ｋの裏面８側に開口する凹部９に埋込樹脂１０を介してチップコンデンサ２５ａを内蔵した配線基板１ａを得ることができる。
【００２９】
以上の図１〜図９において説明した本発明の製造方法によれば、第１の絶縁基板２と第２の絶縁基板６との間に導電性介在層１８ｂが挟持されるため、第１の絶縁基板２および第２の絶縁基板６により平坦なコア基板Ｋを形成できる。尚、前記介在層１８ｂは、第１の絶縁基板２の裏面４に予め形成した配線層１９と共に、第１の絶縁基板２と第２の絶縁基板６との間に挟持されるが、かかる配線層１９が存在しない場合には、その厚み分も含めて形成される。
また、第１の絶縁基板２および第２の絶縁基板６を積層したコア基板Ｋ１，Ｋ２を、導電性介在層８ｃ，８ｃを介して固定(拘束)した状態で、コア基板Ｋ１，Ｋ２の外側に露出する第１の絶縁基板２の表面３上方にビルドアップ層ＢＵをそれぞれ形成する。この結果、かかるビルドアップ層ＢＵを一層平坦に形成した配線基板１，１ａを確実に製造できる。
【００３０】
更に、凹部９は前記凹溝６ａに沿って切除されるため、ルータ(ざぐり)加工による加工面積が、凹部９の全体を加工する場合に比べ少なくて済むため、加工時間や加工コストを低減できる。
加えて、凹部９にチップコンデンサ(電子部品)２５，２５ａを実装または内蔵した際、チップコンデンサ２５，２５ａと第１主面３５の上方に実装するＩＣチップ(半導体素子)との導通距離を短くできる。このため、かかる経路におけるループインダクタンスや抵抗を低減できるなどの配線基板１，１ａ内部の電気的特性を安定させることもできる。
また、ＩＣチップと接続するハンダバンプ(ＩＣ接続端子)３６は、第１の絶縁基板２のみを貫通するスルーホール導体１２を経る配線経路の他、第１の絶縁基板２および第２の絶縁基板６を貫通するスルーホール導体１５からの配線経路も活用できるため、隣接する距離を短くして高密度に形成することも可能となる。
【００３１】
図１０，１１は、参考形態に関する。
図１０(Ａ)は、表面４２および裏面４３に銅箔４２ａ，４３ａを予め貼り付けた厚み約８００μｍのガラス−エポキシ樹脂の単層からなるコア基板Ｋを示す。かかるコア基板Ｋには、図１０(Ａ)に示すように、前記同様にして、表面４２および裏面４３の間を貫通する複数のスルーホール４４と、それらの内壁に沿ったスルーホール導体４５，４５とが形成されている。
図１０(Ｂ)に示すように、スルーホール導体４５の内側に充填樹脂４６を形成し且つその上端および下端を蓋メッキした後、上記銅箔４２ａ，４３ａの上に所定パターンを有する図示しないエッチングレジストを形成すると共に、かかるレジストのパターンから露出する銅箔４２ａ，４３ａをエッチングして除去する。
【００３２】
その結果、図１０(Ｂ)に示すように、コア基板Ｋの表面４２および裏面４３には、上記レジストのパターンに倣った配線層４８，４９が形成される。
次に、図１０(Ｃ)に示すように、コア基板Ｋの表面４２および裏面４３に、メッキレジスト５０および裏面４３の中央部に開口部５１ａを有するメッキレジスト５１を形成した後、かかる開口部５１ａ内に、メッキ触媒を塗布し且つ無電解銅メッキおよび電解銅メッキを施す。その結果、図１０(Ｄ)に示すように、上記開口部５１ａ内には、配線層４９よりも厚い導電性介在層５２が形成される。
更に、コア基板Ｋの表面４２および裏面４３に形成したメッキレジスト５０，５１を公知の剥離液で除去する。この結果、図１０(Ｅ)に示すように、表面４２に配線層４８を、裏面４３に配線層４９と中央部の導電性介在層５２を有し、配線層４８，４９を接続するスルーホール導体４５を内蔵するコア基板Ｋとなる。
【００３３】
次いで、図１１(Ａ)に示すように、一対のコア基板Ｋ１，Ｋ２を、それぞれの裏面４３同士を対向させ、両者の間に導電性介在層５２，５２およびその周辺部のスペーサ(接着層)５ａを挟持した状態で固定(拘束)する。これにより、一対のコア基板Ｋ１，Ｋ２は、互いに対称に積層され且つ全体として、厚肉となり且つ高い剛性を発揮するため、反りの発生が防止される。
更に、図１１(Ｂ)に示すように、何れかのコア基板Ｋの表面４２上方に、シリカフィラを含有したエポキシ系樹脂からなる絶縁層５４を形成し且つ配線層４８上の所定の位置にフィルドビア導体５６を形成する。更に、かかるビア導体５６の上端または下端に接続する配線層５８を絶縁層５４の上に形成し、かかる配線層５８の上に絶縁層６０を形成する。
【００３４】
同様にして、配線層５８上の所定の位置にフィルドビア導体６２を形成し、かかるビア導体６２の上端または下端に接続する配線層６４を絶縁層６０の上に形成した後、かかる配線層６４の上に絶縁層(ソルダーレジスト層)６６を形成する(ビルドアップ層形成工程)。かかる絶縁層５４，６０および配線層５８，６４は、ビルドアップ層ＢＵを形成する。尚、上述したビルドアップ層形成工程は、複数のコア基板Ｋ１を有するパネル(多数個取りの基板)と複数のコア基板Ｋ２を有するパネル(多数個取りの基板)とを用いて行っても良い。
次に、第１のコア基板Ｋ１と第２のコア基板Ｋ２との間のスペーサ(接着層)５ａを除去し、ビルドアップ層ＢＵを有する第１のコア基板Ｋ１と第２のコア基板Ｋ２とに分離すると、図１１(Ｃ)の状態となる。
【００３５】
図１１(Ｃ)に示すように、表面４２上方に形成したビルドアップ層ＢＵの配線層６４上における所定の位置に、第１主面６８よりも高く突出する複数のハンダバンプ７０を形成し、第１主面６８の上方に実装する図示しないＩＣチップとの接続端子として活用する。
また、図１１(Ｃ)に示すように、コア基板Ｋの裏面４３の中央部に、導電性介在層５２の上に図示しないメッキレジストを形成し、銅メッキにより所定パターンの配線５３を形成した後、裏面４３に絶縁層(ソルダーレジスト層)６１を形成する。かかる絶縁層６１の所定の位置にフォトリソグラフィ技術を施して、第２主面６３側に開口する開口部６５を形成する。かかる開口部６５の底部には、図１１(Ｃ)に示すように、裏面４３の配線層４９から延びた配線５５が露出する。
【００３６】
かかる配線５５は、その表面にＮｉおよびＡｕメッキが被覆され、図示しないマザーボードなどのプリント基板との接続配線に活用される。尚、配線５５に対し、ハンダを介して銅系または鉄系合金からなる図示しないピンを接続しても良い。この結果、図１１(Ｃ)に示すような配線基板４０が得られる。
以上の図１０，１１に示した参考形態の製造方法によれば、一対のコア基板Ｋ１，Ｋ２を導電性介在層５２，５２を介して固定(拘束)した状態で、コア基板Ｋ１，Ｋ２の外側に露出する表面４２上方にビルドアップ層ＢＵをそれぞれ形成する。このため、かかるビルドアップ層ＢＵを平坦にして形成した配線基板４０を確実に製造することが可能となる。
【００３７】
本発明は、以上において説明した形態に限定されるものではない。
前記第１・第２の絶縁基板２，６やコア基板Ｋの材質は、前記ガラス−エポキシ樹脂系の複合材料の他、ビスマレイミド・トリアジン(ＢＴ)樹脂、エポキシ樹脂、同様の耐熱性、機械強度、可撓性、加工容易性などを有するガラス織布や、ガラス織布などのガラス繊維とエポキシ樹脂、ポリイミド樹脂、またはＢＴ樹脂などの樹脂との複合材料であるガラス繊維−樹脂系の複合材料を用いても良い。あるいは、ポリイミド繊維などの有機繊維と樹脂との複合材料や、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることも可能である。
また、前記配線層２０，２６、スルーホール導体１２などの材質は、前記Ｃｕ(銅)の他、Ａｇ、Ｎｉ、Ｎｉ−Ａｕ系などにしても良く、あるいは、これら金属のメッキ層を用いず、導電性樹脂を塗布するなどの方法により形成しても良い。
【００３８】
更に、前記絶縁層２２，２８などの材質は、前記エポキシ樹脂を主成分とするもののほか、同様の耐熱性、パターン成形性などを有するポリイミド樹脂、ＢＴ樹脂、ＰＰＥ樹脂、あるいは、連続気孔を有するＰＴＦＥなど３次元網目構造のフッ素系樹脂にエポキシ樹脂などの樹脂を含浸させた樹脂−樹脂系の複合材料などを用いることもできる。尚、絶縁層の形成には、絶縁性の樹脂フィルムを熱圧着する方法のほか、液状の樹脂をロールコータにより塗布する方法を用いることもできる。尚また、絶縁層に混入するガラス布またはガラスフィラの組成は、Ｅガラス、Ｄガラス、Ｑガラス、Ｓガラスの何れか、またはこれらのうちの２種類以上を併用したものとしても良い。
【００３９】
また、ビア導体は、前記フィルドビア導体２４などでなく、内部が完全に導体で埋まってないコンフォーマルビア導体とすることもできる。あるいは、各ビア導体の軸心をずらしつつ積み重ねるスタッガードの形態でも良いし、途中で平面方向に延びる配線層が介在する形態としても良い。
また、前記凹部９に実装または内蔵する電子部品は、１つのみでも良い。逆に、多数の配線基板１を含む多数個取りの基板(前記パネル)内における製品単位１個内に、複数の凹部９を形成しても良い。更に、複数のチップ状電子部品を互いの側面間で予め接着した電子部品ユニットとし、これを前記凹部９内に実装または内蔵することもできる。更に、かかるチップ状電子部品には、前記チップコンデンサ２５などの他、チップ状のインダクタ、抵抗、フィルタなどの受動部品や、トランジスタ、半導体素子、ＦＥＴ、ローノイズアンプ(ＬＮＡ)などの能動部品も含まれ、あるいはＳＡＷフィルタ、ＬＣフィルタ、アンテナスイッチモジュール、カプラ、ダイプレクサ、ＩＣチップ、半導体集積回路なども含まれる。そして、互いに異種の電子部品同士を配線基板１の同じ凹部９内に併せて実装または内蔵することも可能である。
【００４０】
【発明の効果】
以上に説明した本発明による配線基板の製造方法(請求項１)によれば、第１の絶縁基板と第２の絶縁基板との間に導電性介在層を挟持して積層されるため、第１の絶縁基板および第２の絶縁基板からなる平坦なコア基板を形成でき、且つこれらの対向する面に予め形成した配線層などを損なわずに活用できる。
更に、請求項２の配線基板の製造方法によれば、前記コア基板の表面上方にビルドアップ層を形成するため、かかるビルドアップ層を一層平坦にして形成した配線基板を確実に製造することができる。
【００４１】
また、請求項３，４の配線基板の製造方法によれば、平坦なコア基板の裏面側に開口し且つ電子部品を実装または内蔵する凹部を容易に形成することができると共に、コア基板の表面上方に形成する平坦なビルドアップ層の配線層と凹部に実装または内蔵する電子部品とを、短い距離で且つ確実に導通することができる。
【図面の簡単な説明】
【図１】(Ａ)〜(Ｅ)は本発明における製造方法のうち第１の絶縁基板に関する主な製造工程を示す概略図。
【図２】(Ａ)〜(Ｃ)，(ｂ)は本発明における製造方法のうち第２の絶縁基板に関する主な製造工程を示す概略図。
【図３】(Ａ)〜(Ｃ)は図２(Ｃ)に続く製造方法の主な工程を示す概略図。
【図４】(Ａ)，(Ｂ)は図１(Ｅ)，３(Ｃ)に続く本発明の製造方法の主な工程を示す概略図。
【図５】(Ａ)，(Ｂ)は図４(Ｂ)に続く製造方法の主な工程を示す概略図。
【図６】(Ａ)，(Ｂ)は図５(Ｂ)に続く製造方法の主な工程を示す概略図。
【図７】図６(Ｂ)に続く本発明の製造方法の主な工程を示す概略図。
【図８】(Ａ)，(Ｂ)は図７に続く主要な製造工程を示す概略図。
【図９】(Ａ)，(Ｂ)は図８(Ｂ)に続く製造方法の主な工程を示す概略図。
【図１０】(Ａ)〜(Ｅ)は参考形態の製造方法の主な製造工程を示す概略図。
【図１１】(Ａ)〜(Ｃ)は図１０(Ｅ)に続く製造方法の主な工程を示す概略図。
【図１２】(Ａ)，(Ｂ)は従来の配線基板の主な製造工程を示す概略断面図。
【符号の説明】
１，１ａ………………配線基板
２………………………第１の絶縁基板
３，７…………………表面
４，８…………………裏面
５………………………プリプレグ(接着層)
５ａ……………………スペーサ(接着層)
６………………………第２の絶縁基板
６ａ……………………凹溝
８ｃ，１８ｂ…………導電性介在層
９………………………凹部
２６，３２……………配線層
２２，２８……………絶縁層
ＢＵ……………………ビルドアップ層
Ｋ，Ｋ１，Ｋ２………コア基板
【図１】
0003765743.tif 000002
【図２】
0003765743.tif 000003
【図３】
0003765743.tif 000004
【図４】
0003765743.tif 000005
【図５】
0003765743.tif 000006
【図６】
0003765743.tif 000007
【図７】
0003765743.tif 000008
【図８】
0003765743.tif 000009
【図９】
0003765743.tif 000010
【図１０】
0003765743.tif 000011
【図１１】
0003765743.tif 000012
【図１２】
0003765743.tif 000013