(57)【特許請求の範囲】
【請求項１】
主インダクタンスと主コンデンサの並列共振回路からなる主同調回路と、該主同調回路に並列に接続され付加コンデンサとピンダイオードの直列回路からなる複数の付加コンデンサ回路部とが備えられ、該ピンダイオードによって付加コンデンサをオン／オフすることにより付加容量を変化させて同調周波数を変化させるように構成された高速同調フィルタにおいて、
前記複数の付加コンデンサ回路部のピンダイオードと並列に第２の付加コンデンサが接続され、前記ピンダイオードがオフのときの前記主同調回路の共振時の電圧が前記付加コンデンサと、前記第２の付加コンデンサと前記ピンダイオードのオフ時の静電容量の合成容量とで分圧されるように構成されたことを特徴とする高速同調フィルタ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、周波数ホッピング無線通信方式の送受信機に用いられ、ホッピング周波数に対応して高速に同調周波数を切替える高速同調フィルタに関するものである。
【０００２】
【従来の技術】
周波数ホッピング通信機の送受信機に用いられている例えば２０〜７０ＭＨｚの高周波帯の同調周波数可変フィルタ（高速同調フィルタ）として、ピンダイオード（ＰＩＮダイオード）などのスイッチ素子により同調容量を切替えて同調周波数を変える構成のフィルタが実用されている。
高速同調フィルタは、例えば、並列共振回路を構成する主同調回路に、容量値が互いに等しいかまたは異なる付加コンデンサとピンダイオードとの直列回路を複数個、並列に接続し、バイアス電圧の印加極性によってピンダイオードをオン／オフすることにより付加容量値を変えて同調周波数を変えるように構成されている。
【０００３】
図２は従来の２段構成の高速同調フィルタの等価回路例図である。図において、Ｚ0 は主インダクタンスＬ0 と主コンデンサＣ0 で並列共振回路を構成する主同調回路であり、半同軸空洞共振器などが用いられる。ΔＣ11とΔＣ21は付加コンデンサである。Ｄ1 ，Ｄ2 はスイッチ素子であり、通常はピンダイオードである。Ｌc はチョークコイルである。付加コンデンサとピンダイオードの直列回路とチョークコイルとで付加コンデンサ回路部を構成する。
【０００４】
ＶB は正あるいは負のバイアス電圧であり、スイッチ素子Ｄ1 ，Ｄ2 をオン／オフする制御電圧である。ピンダイオードＤ1 ，Ｄ2 に順方向バイアス電圧＋ＶB 又は逆方向バイアス電圧−ＶB を与えることにより、付加コンデンサΔＣ11とΔＣ21が接地されたり開放になったりし、同調周波数が変化する。このフィルタの次数は２であり、４通りの周波数に同調させることができる。
【０００５】
ある周波数範囲を変化させる場合、付加コンデンサΔＣ11とΔＣ21の静電容量が１：２になるようにする。したがって、大電力を扱う回路においては、Ｌ0 とＣ0 からなる半同軸空洞共振器（主同調回路）の開放端にかかる電圧Ｖ0 に対して、それぞれのピンダイオードＤ1 ，Ｄ2 にかかる電圧Ｖ1 およびＶ2 は異なる値となる。
【０００６】
図３はピンダイオードの等価回路を示す。（Ａ）は順方向バイアス時でスイッチとしてオン状態、（Ｂ）は逆方向バイアス時でオフ状態を示す。理想スイッチとは異なり、完全なオン／オフとなっていないことがわかる。例えば、ＣP ＝１．５pF、ＲP ＝１０００ｋΩ、ＲS ＝０．２Ωである。ピンダイオードの性能はＩ領域（半導体層）の幅と厚みで決定されるため、耐電圧が低くてもよいものであればＩ領域が小さくできるので、順方向バイアス電圧を与えた時の直列抵抗ＲS は小さくなる。これを（１）式に示す。そのため、従来回路では、ピンダイオードにかかる電圧によりフィルタ伝送損失が増加するという問題があった。
【０００７】
【数１】
0003776199.tif 000002
但し、μN ：電子移動度
μP ：正孔移動度
τ：キャリアライフタイム
ＩF ：順方向バイアス電流
Ｗ：１領域の幅
【０００８】
また、ピンダイオードに与える逆方向バイアス電圧は、ピンダイオードのブレークダウン電圧の約１／２になるよう選ぶのが通例である。
【０００９】
【発明が解決しようとする課題】
しかし、従来回路では、それぞれのピンダイオードＤ1 及びＤ2 にかかる電圧Ｖ1 及びＶ2 が異なる場合、電圧の高いピンダイオードＤ2 側に合わせて逆方向バイアス電圧を与えるか、それぞれのピンダイオードに異なる逆方向バイアス電圧を与えるかのいずれかである。
前者の場合は、逆方向バイアスを与えると微少な電流が流れるため、バイアス電圧を高めに設定しているが、必要以上に高くすると消費電力の増大につながるという問題があり、後者の場合は、バイアス回路の種類が増えて複雑になるという欠点がある。
【００１０】
本発明の目的は、従来技術の問題点のフィルタ伝送損失の増大を抑え、消費電力の増大を抑えることのできる高速同調フィルタを提供することにある。
【００１１】
【課題を解決するための手段】
本発明の高速同調フィルタは、主インダクタンスと主コンデンサの並列共振回路からなる主同調回路と、該主同調回路に並列に接続され付加コンデンサとピンダイオードの直列回路からなる複数の付加コンデンサ回路部とが備えられ、該ピンダイオードによって付加コンデンサをオン／オフすることにより付加容量を変化させて同調周波数を変化させるように構成された高速同調フィルタにおいて、
前記複数の付加コンデンサ回路部のピンダイオードと並列に第２の付加コンデンサが接続され、前記ピンダイオードがオフのときの前記主同調回路の共振時の電圧が前記付加コンデンサと、前記第２の付加コンデンサと前記ピンダイオードのオフ時の静電容量の合成容量とで分圧されるように構成されたことを特徴とするものである。
【００１２】
【発明の実施の形態】
図１は本発明による静電容量可変型２段構成の高速同調フィルタの等価回路図である。図において、ピンダイオードＤ1 ，Ｄ2 とそれぞれ並列に、かつ、第１の付加コンデンサΔＣ11とΔＣ21のそれぞれに直列に第２の付加コンデンサΔＣ12とΔＣ22が接続され接地されている。第１の付加コンデンサΔＣ11と付加コンデンサΔＣ12とピンダイオードＤ1 とチョークコイルＬC で付加コンデンサ回路部を構成する。
【００１３】
これにより、例えば、第１の付加コンデンサ回路部において、ピンダイオードＤ1 に逆方向バイアス電圧が与えられてオフになったとき、その容量ＣP とΔＣ12とΔＣ11とで共振器（主同調回路）の開放端電圧Ｖ0 が分圧されるので、ピンダイオードＤ1 にかかる電圧Ｖ1 は従来回路より低くなる。同様に、第２の付加コンデンサ回路部において、ピンダイオードＤ2 も、その容量ＣP とΔＣ22とΔＣ21で分圧され、従来回路より印加電圧Ｖ2 が低くなる。この実施例のフィルタの次数は２であり、４通りの周波数に同調させることができる。
【００１４】
したがって、使用するピンダイオードは従来に比べて耐電圧の低いものでよいため、順方向バイアス電圧を与えた時の直列抵抗ＲS が小さい材料のピンダイオードでよく、そのため、ピンダイオードがオフ時のフィルタ伝送損失が従来より少なくなる。また、与える逆方向バイアス電圧が従来より低くなるので、付加コンデンサ回路部の消費電力が減るという効果がある。
【００１５】
次に、第２の付加コンデンサΔＣ12とΔＣ22の容量の比を、第１の付加コンデンサΔＣ11とΔＣ21の容量の比と逆の関係の値にすれば、ピンダイオードＤ1 とＤ2 にかかる電圧Ｖ1 とＶ2 は同じとなる。したがって、ピンダイオードにかかる電圧の高い方に合わせてバイアス回路（付加コンデンサ回路部）を構成する従来の場合より、回路の消費電力がさらに減る。また、すべての付加コンデンサ回路部が同じ構成でよいので回路が簡単になる。
【００１６】
前述の図１の本発明の実施例は、２段構成で２つの主同調回路のそれぞれに２つの付加コンデンサ回路部が配置されているが、段数や付加コンデンサ回路部の数がさらに多くても、実施例と同様の効果が得られる。
【００１７】
【発明の効果】
この発明を実施することにより、次の効果が得られる。
（１）ピンダイオードにかかる電圧が下がり、低損失のフィルタができる。
（２）ピンダイオードにかかる電圧が下がり、消費電力を少なくできる。
（３）ピンダイオードにかかる電圧を同じにできるので、複数の付加コンデンサ回路部の設計，製造が簡単になる。
【図面の簡単な説明】
【図１】本発明の実施例を示す等価回路図である。
【図２】従来の静電容量可変型フィルタの等価回路図である。
【図３】ピンダイオードのオン時とオフ時の等価回路図である。
【符号の説明】
Ｚ0   主同調回路
Ｌ0   主インダクタンス
Ｃ0   主コンデンサ
Ｄ1 ，Ｄ2   ピンダイオード
ΔＣ11，ΔＣ21  第１の付加コンデンサ
ΔＣ12，ΔＣ22  第２の付加コンデンサ
Ｌc   チョークコイル
ＶB   バイアス電圧
【図１】
0003776199.tif 000003
【図２】
0003776199.tif 000004
【図３】
0003776199.tif 000005