(57)【特許請求の範囲】
【請求項１】
半導体装置の絶縁膜製造方法において、
所定のパターンの形成された下地膜の上部に形成された第１キャッピング層上にＳＯＧ層をコーティングする段階と、
前記ＳＯＧ層を所定時間常温〜５００℃で電子ビームで照射してキュアリングする段階とを含めてなることを特徴とするＳＯＧを用いた半導体装置の絶縁膜製造方法。
【請求項２】
前記ＳＯＧ物質はＨＳＱであることを特徴とする請求項１に記載のＳＯＧを用いた半導体装置の絶縁膜製造方法。
【請求項３】
前記キュアリング段階後、前記ＳＯＧ層の上部に第２キャッピング層を形成する段階をさらに含むことを特徴とする請求項１に記載のＳＯＧを用いた半導体装置の絶縁膜製造方法。
【請求項４】
前記第１キャッピング層はＣＶＤ酸化膜又は低温酸化膜であることを特徴とする請求項１に記載のＳＯＧを用いた半導体装置の絶縁膜製造方法。
【請求項５】
前記ＣＶＤ酸化膜はSiO2、SiON、SiOF又はSiN よりなることを特徴とする請求項４に記載のＳＯＧを用いた半導体装置の絶縁膜製造方法。
【請求項６】
前記コーティング段階後、前記ＳＯＧ層をベーキングする段階をさらに含むことを特徴とする請求項１に記載のＳＯＧを用いた半導体装置の絶縁膜製造方法。
【請求項７】
金属配線の形成された半導体基板上にＳＯＧをコーティングしてＳＯＧ層を形成する段階と、
前記ＳＯＧ層を４５０℃以下の温度でキュアリングする段階と、
前記ＳＯＧ層の上部に第１ＣＶＤキャッピング層を形成する段階と、
前記第１ＣＶＤキャッピング層が形成された結果物の上部に電子ビームを照射する段階と、
前記電子ビームが照射された結果物構造に金属配線コンタクトを形成する段階とを具備することを特徴とするＳＯＧを用いた半導体装置の絶縁膜製造方法。
【請求項８】
前記ＳＯＧ層を形成する段階前に第２ＣＶＤキャッピング層を形成する段階をさらに具備することを特徴とする請求項７に記載のＳＯＧを用いた半導体装置の絶縁膜製造方法。
【請求項９】
前記電子ビーム照射段階後、第３ＣＶＤキャッピング層を形成する段階をさらに具備することを特徴とする請求項７に記載のＳＯＧを用いた半導体装置の絶縁膜製造方法。
【請求項１０】
前記金属配線がTiN 、Ti、Al、Cu、ドーピングされたポリシリコンTiSix 及び WSix よりなる群から選択されたいずれか一つよりなることを特徴とする請求項７に記載のＳＯＧを用いた半導体装置の絶縁膜製造方法。
【請求項１１】
前記第１及び第２ＣＶＤキャッピング層が SiO2 、SiON、SiOF及びSiONよりなる群から選択されたいずれか一つよりなることを特徴とする請求項８に記載のＳＯＧを用いた半導体装置の絶縁膜製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の絶縁膜として用いられるＳＯＧ層の製造方法に係り、さらに詳細にはＳＯＧ層のクラック抵抗性、吸湿性、食刻率及びブァイア抵抗を改善させ得るＳＯＧ層のキュアリング方法及びこれを含む半導体装置の絶縁膜製造方法に関する。
【０００２】
【従来の技術】
半導体装置の高集積化によってメモリセルのキャパシタの高さが増加してセルアレー領域と周辺回路領域との間の段差が大きくなり、多層のメタルを用いるのでメタル形成前のプレメタル絶縁層やメタル間のインターメタル絶縁層を用いて単純な工程で望む平坦度が得られる工程が必要となった。
【０００３】
層間絶縁膜の形成方法としては現在ＢＰＳＧ(Borophosphosilicate) のリフロー方法又はＯ3 −ＴＥＯＳ  ＵＳＧ(tetraethyl orthosilicate undoped silicate glass) のエッチバック方法が一般に用いられている。
しかし、前記ＢＰＳＧのリフロー方法では高温（８５０℃）を一定時間（３０分）以上熱処理すべき短所がある。特に、２５６Ｍｂ以上の高集積半導体装置では高誘電物質として TaOと BSTを採用する必要が大きくなっており、このためには熱処理工程における適用温度が低くなるべきである。一方、前記Ｏ3 −ＴＥＯＳ  ＵＳＧのエッチバック方法は工程が複雑である。さらに、前記両方法とも充分な高平坦度を有する層間絶縁膜を提供し得ないという限りがある。
【０００４】
単純な工程を通じて熱処理温度を低めると同時に優秀な平坦度を有する層間絶縁膜を確保し得る方法としてＳＯＧ(Spin On Glass) を用いる方法が提案されたことがある。
プレメタル又はインターメタル絶縁層としてＨＳＱ(Hydrogen Silsesqioxan) を工程に適用し得るが、該ＨＳＱは４００℃のサーマルキュアリング後３程度の誘電率を有する無機系ＳＯＧ物質である。ＨＳＱは既存の無機ＳＯＧとは違って１回のコーティングで４０００Å以上の厚さが得られ、このような厚さでも段差が大きい部分でクラックの生じないクラック抵抗力が大きい。さらに、膜内に炭素を含有しないのでフォトレジストストリップに際して行われるＯ2 プラズマからの影響を既存の有機ＳＯＧより少なく受ける。
【０００５】
しかし、ＨＳＱは４００℃で３０分間キュアリングした後に７：１のＢＯＥ(Buffered Oxide Etchant)で食刻率が分当たり１００００Å以上であり、７５０℃で３０分間高温熱処理を施しても７：１  ＢＯＥで８０００Å／分の高い食刻率を示す。このような高い食刻率では食刻率を調節し得ないので食刻率をさらに低めるために高温のファーニスで熱処理を施しても熱酸化膜の水準に食刻率が下がらない。この結果、プレメタル絶縁層で７５０℃で熱処理したＨＳＱを適用する場合、メタルコンタクト形成後に自然酸化膜の除去のためにウエットクリーニング工程を用いれば、湿式食刻率が非常に大きいのでコンタクトの大きさが増加してしまう。
【０００６】
一方、ＳＯＧ物質をインターメタル絶縁層に適用する場合、即ちメタルとメタルとの間の絶縁膜であるＩＭＤ（Intermetallic Dielectric) 層を形成するに際してギャップを埋め立て且つ絶縁層の低誘電率を保つためにＳＯＧノンエッチバック工程又はＤＯＭ(Direct On Metal) 工程を適用する必要がある。ＳＯＧノンエッチバック工程又はＤＯＭ工程ではＳＯＧ物質がブァイアホールの側壁に露出される。この際、ブァイアホールの形成時に用いられたフォトレジストストリップのためにＯ2 プラズマ工程を用いるが、この結果ＳＯＧの存在する部分のブァイアホールの側壁プロファイルが壺状となり、よって後続工程で蒸着されるメタルの段差塗布性に不良が生じ、ブァイア抵抗の失敗などの問題を招く。
【０００７】
かかるＯ2 プラズマによる損傷は、炭素を含む有機ＳＯＧにおいてさらに酷く、膜内に炭素を含有しない無機ＳＯＧの場合にもＯ2 プラズマによって多少損傷される。従って、有機又は無機ＳＯＧに関わらずにブァイア抵抗の劣化を解決しないとＩＭＤでＳＯＧノンエッチバック又はＤＯＭ工程を用いることができなくなる。
【０００８】
ＳＯＧ物質にはシリケート(Si(OH)4) とシロキサン((RO) n Si(OH)4-n ) 型がある。前記物質はメタノール、エタノール、プロパノール、ブタノール、ペンタノール、ヘキサノール、メチルセロソルブ、ブチルセロソルブ、プロピレングリコール、ジエチレングリコール又はカルビノールなどのアルコール性溶媒に混合されて用いられる。
【０００９】
前記溶媒に混合されたＳＯＧ物質は半導体基板にコーティングされた後、前記基板の回転によって均一に塗布される。この際、ＳＯＧ物質は液状に存在するため、基板上の凹溝を埋め込みながら基板の表面を平坦化させる。次に、ベーキング工程によって前記溶媒が蒸発される。蒸発された溶媒と該溶媒から発生した炭素成分などは約１００℃の温度と１００mTorr 以下の真空で取り除かれる。
【００１０】
最終にキュアリングすることによってＳＯＧ層が製造される。ここで、キュアリングとは、シリケート又はシロキサン物質を高温で加熱することによって前記物質に存在するシラノール(Si-OH) 基がH2O を放出しながら架橋結合してＳｉ−Ｏ−Ｓｉネットワークを形成しながら固形膜を形成することを言う。形成された固形膜は従来のSiO2層に類似した性質を有する。
【００１１】
前述したようにシロキサン又はシリケート物質を加熱すると水が放出されるので、キャアリング過程でＳＯＧ膜の体積が縮まってしまう。さらに、シロキサン系列のＳＯＧはＳｉ−ＯＨ基の領域にアルキル基を部分的に有するため架橋結合される部分が縮まり、この結果前記体積収縮が減ることが判る。
前記熱処理による体積収縮時発生するストレスはＳＯＧ膜にクラックを発生させる原因となる。シロキサン系列のＳＯＧは相対的にクラック抵抗性が良いので厚いコーティングが可能である。シリケート系列のＳＯＧはさらに固くSiO2により類似した性質を有するものの、厚くコーティングすると熱処理時クラックが発生し易い短所がある。
【００１２】
ＳＯＧはコーティング後キュアリングを行うが、この時ファーニス、オーブン、ホットプレートなどを用いる。
従来のキュアリング工程はファーニス内に赤外線で熱処理ことによって行われてきた。具体的に、前記キュアリング工程はホットプレートで１分間、１８０℃以下の温度で第１熱処理を行った後、ファーニスで３０分間、４２０℃の温度で第２熱処理することによってなる。
【００１３】
しかしながら、前述した従来の方法によるキュアリングではＳＯＧ膜のクラック抵抗性が劣化する問題点がある。
一方、前述したキュアリング過程における架橋結合と脱水過程を通じて形成されたＳＯＧ膜は後続工程や時間の経過によって再度水分を吸収しようとする吸湿性を有する。水分の吸収は、既に形成された架橋結合を破壊しながら行われ、その結果ＳＯＧ膜の性質に悪い影響を与えるようになる。具体的には、前記吸湿性が大きいほど層間絶縁膜の誘電率が大きくなる問題がある。
【００１４】
一方、ＳＯＧを金属配線間の層間絶縁膜ＩＭＤとして用いる場合、ＳＯＧノン（non)エッチバック又はＤＯＭ（direct on metal)工程が用いられる。この際、ＳＯＧ物質がブァイア側壁に露出されながらブァイア抵抗が増える、所謂“ポイズンドブァイア(poisoned via)" 現象が生じる。詳しくは、ポイズンドブァイア現象が発生すると層間絶縁膜の上部の第２金属層に蒸着する時露出されたブァイア側壁のＳＯＧからアウトガシング(outgasing) が起こりながら高いブァイア抵抗が引き起こる。
【００１５】
前記ポイズンドブァイア現象はＳＯＧ物質内に存在するシラノール基（−ＯＨ基）によるものと知られている。詳細には、前記−ＯＨ基は、例えば第２アルミニウムをその上部に蒸着する場合、 Al2O3の酸化膜が形成されることによってブァイア抵抗が増加される。さらに、フォトレジストをストリップするＯ2 プラズマ処理を行うとＳＯＧ膜内の−ＯＨ基が増加しながらブァイア抵抗が一層劣化する。
【００１６】
このようなブァイア抵抗を減らすための従来の方法として、ブァイアの側壁に露出されたＳＯＧをTiやTiN でシーリングする方法、又はエッチバックでブァイア部位のＳＯＧを取り除く方法などが提案されたことがある。前記従来の方法を用いて４００個のブァイアチェーンで測定した第１金属と第２金属間のブァイア抵抗（３μｍ×３μｍ、ｍΩ／ブァイア）は各々６０〜７０、９０〜２００及び１００〜１５０程度であり、ＳＯＧを用いなかった時のブァイア抵抗は４０〜５０ｍΩ／ブァイア程度である。エッチバックを施した方のブァイア抵抗が高い理由は、エッチバック時エンド−ポイントが感知し難いのでブァイアの側壁にＳＯＧが残留する問題があるからである。Tiを障壁層として用いると比較的低く且つ安定したブァイア抵抗を有するものの、Ti薄膜の形成工程が複雑となり、高コストとなる問題がある。
【００１７】
前述したＳＯＧ膜の吸湿性、ポイズンドブァイア現象によるブァイア抵抗及びクラック抵抗性などの問題の主な原因は、ＳＯＧ膜内に存在する水分及びシラノール基（−ＯＨ基）と、これを取り除くためのキュアリング工程における高温である。もし、キュアリング温度を下げると前記水分及びシラノール基が完全に取り除かれないだけでなくＳＯＧ膜の食刻率が高くなってコンタクトホールが大きくなってしまう。従って、前記ＳＯＧ膜の問題を同時に解決するためにはキュアリングの温度を上げる上にクラック発生を抑えるか、逆にキュアリング温度をさげながらも前記水分及びシラノル基を取り除くことによってキュアリング効果が得られる手段を提供すべきである。
【００１８】
前記二つの方法中、キュアリング温度を下げながらも前記水分及びシラノール基を取り除いてキュアリング効果を達成する方法として、米国特許番号第 4983546号は紫外線（ＵＶ）照射を用いたＳＯＧキュアリング方法について開示している。詳しくは、前記米国特許番号第 4983546号はＵＶ照射を用いることによって従来のファーニスに比べてより低い温度でＳＯＧをキュアリングする方法を提供している。しかし、前記米国特許の方法によれば、照射されたＵＶが被照射層の表面に吸収されてしまい、厚いＳＯＧをキュアリングし得ない決定的な限界を有する。ＳＯＧ膜は厚く形成されるほど優れた平坦度が得られるものである。従って、前記米国特許はＳＯＧ膜が半導体装置で基本的に果たすべき役割の平坦化を十分達成し得ない短所がある。
【００１９】
【発明が解決しようとする課題】
従って、本発明の目的は、ＳＯＧ層のクラック抵抗性を向上させ、膜質を固くして食刻率を改善し、ＳＯＧ層の使用によるブァイア抵抗の劣化を防止することにある。
【００２０】
【課題を解決するための手段】
前記の目的を達成するために、本発明はパターンの形成された半導体基板上に第１金属層を形成する段階と、前記第１金属層の上部にＳＯＧ層を形成する段階と、前記ＳＯＧ層を電子ビームでキュアリングする段階とを含めてなるＳＯＧ層の製造方法を提供する。
【００２１】
本発明の一実施例によれば、電子ビームをＳＯＧ層に照射することによってＳＯＧの膜質が固くなってフォトレジスト除去時のＯ2 プラズマによる損傷がなくなり、よって有機ＳＯＧの場合にもノンエッチバックでＩＭＤ層を形成し得る。一方、前述したように全面的にＳＯＧ層を電子ビームでキュアリングすると膜質が固くなるに対し、ＳＯＧ物質のうち低誘電率を有するＳＯＧを適用すると誘電率が高くなる恐れがある。即ち、導電線との間に埋め立てられるＳＯＧまで一切キュアリングする場合には膜質の誘電率が高くなるにつれて集積化された素子の場合に信号伝達時間が延びる、即ち、ＲＣタイムディレーが生ずる恐れがある。ここで、Ｒは金属配線の抵抗であり、Ｃは絶縁膜のキャパシタンスを示す。
【００２２】
従って、本発明による他の実施例では低誘電率を有するＳＯＧの誘電率を保つために導電線の間には低誘電状態のＳＯＧを残し、コンタクトの形成される部分では固い膜質を形成して素子の高集積化時に生ずる問題点を解決する。
【００２３】
【発明の実施の形態】
以下、添付した図面に基づき本発明の好ましい実施例を詳細に説明する。
（実施例１）
図１乃至図４は本発明のＳＯＧ層の製造方法を順に示した概略断面図である。図１を参照すれば、半導体基板１と絶縁膜１０が順次に形成され、その上部にパタニングされた第１金属１１、第１キャッピング層１２及びＳＯＧ層１３が順に形成されている。この際、前記第１キャッピング層１２を形成せずに直ぐＳＯＧ層を形成することによってＩＭＤのＤＯＭ構造を形成しても良い。第１キャッピング層１２はＣＶＤ酸化膜又は低温酸化膜から形成される。前記ＣＶＤ酸化膜はSiO2、SiON、SiOF又は SiNよりなることが好ましい。
【００２４】
前記ＳＯＧは液状で適用されるのでボイドを発生させることなく狭い空間を埋め込む長所がある。ＳＯＧ物質はアルコール性溶媒に混合されたシロキサン又はシリケートであって、これをベーキングすると溶媒は蒸発され固体膜のみ残るが、該固体膜はSiO2膜に類似した性質を有する。
本発明のＳＯＧは有機系及び無機系のいずれも含むものである。有機ＳＯＧは工程の単純化、優秀な平坦度及び低温熱処理工程を適用し得るなどの長所を有するに対して、その膜内に炭素成分を含有し易く、６００℃以上ではクラックが生成される短所がある。
【００２５】
これに対して、無機ＳＯＧの一種であるＨＳＱ(Hydrogen SilsesQuioxane) はスピンコーティング方式によって３０００Å以上の膜を形成することができ、既存の有機又は無機ＳＯＧとは違って特定温度に達するとセルフフローする特徴を有するため、さらに優秀な平坦度を有するに加えて７００℃以上でもクラックを発生させない優れたクラック抵抗性を有する。このような熱処理時のクラック抵抗性によって後続くキャッピング層をより容易に形成し得る。従って、本発明の好ましい実施例では前記ＨＳＱをＳＯＧ物質として用いた。
【００２６】
ＨＳＱは４００℃の温度で３程度の誘電率を有する無機ＳＯＧ物質の一種である。しかし、既存の無機ＳＯＧとは違って、１回コーティングで４０００Å以上の厚さが得られ、このような厚さでも段差が大きい部分でクラックが発生しないクラック抵抗力が大きい。さらに、既存の有機ＳＯＧ膜と違って、膜内に炭素を含有していないためフォトレジストストリップ時行われるＯ2 プラズマの影響を少なく受ける。
【００２７】
図２は電子ビーム１８を用いて前記ＨＳＱをキュアリングすることを示したものである。電子ビームはＵＶ照射と違って常温でもキュアリングが可能であり、且つ３０KeV で２０μｍ程度の厚いＳＯＧ膜もキュアリングし得る長所を有する。
本発明の電子ビーム照射装置は、照射される半導体基板の広さに相応するよう広域の電子放出領域を有することによってその処理量が大きいのが好ましい。前記照射装置はクローディスチャージカソードを含むことが好ましい。
【００２８】
電子ビームの照射は所定のガスを含む真空チャンバ（図示せず）内で行われる。前記ガスとしては窒素、ヘリウム又はアルゴンなどのガスを用い得る。まず、ターゲット平板上に半導体基板を置いた後、真空チャンバの圧力を１〜２００ミリバーに下げる。前記圧力は真空チャンバに取り付けられたリークバルブで調節される。次に、カソードに数十Ｖの電圧を加えると電子が放出されるが、該電子はまずカソードとターゲットとの間に存在するガスをイオン化する。前記イオン化過程で生成された陽イオンは加速領域を通過しながらカソードに突進してその表面にぶつかる。この際、第２電子がカソードから放出されてターゲットに向きながら電子ビーム照射が行われる。
【００２９】
通常、前記加速領域は細密なメッシュ（mesh) を具備したグリッドとカーソド間の空間からなるが、前記クリッドに０〜−１０Ｖ程度の弱い負の電圧を加えると前記陽電荷がグリッドに進んでからグリッドのメッシュを通過した後には高電圧がかかっているカソードに向いて高エネルギを持って突進する。
前記電子ビームは照射されるＨＳＱ層を加熱させずに常温〜５００℃でキュアリングされるようにする。さらに、前記電子ビームによれば従来のＵＶ照射や熱処理に比べ迅速にキュアリングされ、生成されるＳＯＧ層１３′の膜質がさらに固くなる。本発明の電子ビーム照射は５００乃至５０ｋＶの電圧がカソードに印加された状態で望む電荷量に至るまで行われる。
【００３０】
下記の表１は電子ビームキュアリング後のＨＳＱ収縮を４回にかけて測定したものである。
【００３１】
【表１】
0003802662.tif 000002
【００３２】
前記表から判るように、ＨＳＱ膜がコーティング前に比べて３０％程度縮ま  って膜質が非常に固まった。
図３を参照すれば、前記キュアリングされたＨＳＱ層１３′の上部に第２キャッピング層１４が形成される。前記第２キャッピング層は前記ＨＳＱ層１３′の安定化、粗密化、後続工程における吸湿防止などの作用をするものであって、前記ＨＳＱ層１３′に対してＯ2 プラズマ処理を行ったり２００℃以上の温度でＣＶＤ酸化膜又は低温酸化膜より形成し得る。次に、前記第２キャッピング層に対して５００℃以上の温度で熱処理しても良い。仮に前記第２キャッピング層の形成時の温度が５００℃以上であれば前記熱処理工程は省いても良い。
【００３３】
次いで、図４に示したようにブァイア１５を形成し、金属を蒸着及びパタニングして第２金属１６を形成する。最後に、前記第２金属１６をパシベーション層１７で覆う。この際、前記パシベーション層にもＨＳＱを用い得るが、これをキュアリングするために前述した電子ビームを用い得る。
図４に示したように、前記ブァイア１５の形成時ブァイアの側壁にＨＳＱ物質が露出される。本発明のＨＳＱ層はシラノール基及び水分が常温〜５００℃で電子ビームで取り除かれたものであるので、前記露出時にもシラノール基が前記側壁に存在するなどの問題は発生しない。従って、所謂ポイズンドブァイア現象が発生しなく、ブァイア抵抗も増加しない。
【００３４】
図５は前記ＨＳＱ層に対するＯ2 プラズマ処理前後のＦＴＩＲ(Fourier Transform Infrared)スペクトロスコピプロット(spectroscopy plot) を示す。図５の二つのグラフ中、上のが前記処理後のものであり、下のが前記処理前のものである。これから判るように、本発明のＳＯＧ層ではＯ2 プラズマ処理前後を通じて３５００ｃｍ-1付近のH2O 及び９８０ｃｍ-1付近の−ＯＨ基が表れなかった。
【００３５】
下記の表２は電子ビームでキュアリングされたＨＳＱをノンエッチバックでＩＭＤ工程に適用した時のブァイア抵抗の失敗を３５０℃でそれぞれのブァイアの大きさと経過時間を異にして測定したものである。前記測定は総１３５個のブァイアを対象として行われた。
【００３６】
【表２】
0003802662.tif 000003
【００３７】
前記表２から判るように、本発明によるＳＯＧ層には時間経過による抵抗失敗の増減がなかった。
（実施例２）
実施例２は実施例１と異なってＳＯＧ層に直接電子ビームを照射しなく、よって低誘電率を有するＳＯＧの場合に導電線の間には低誘電状態のＳＯＧ物質を残すことでその誘電率を保ち、コンタクトの形成される部分では固い膜質を生成することで素子の高集積化による問題を解決する。
【００３８】
図６を参照すれば、第１金属２１の形成された基板２０上に選択的に第１ＣＶＤキャッピング層２２を形成する。前記第１金属２１はTin 、Ti、Al、Cu、ドーピングされたシリコン、TiSix 及び WSix よりなる群から選択されたいずれか一つよりなることが好ましい。この際、前記第１ＣＶＤキャッピング層２２に代わって任意にＳＯＧ層を形成しても良い。次に、前記結果物の上部にＳＯＧ層２３をコーティングし、４００℃以下の温度でキュアリングする。前記ＳＯＧ層をコーティング及びキュアリングする段階は任意に行われるものであって省いても良い。前記ＳＯＧ層２３の上部に１００Å〜５０００Å厚さの第２ＣＶＤキャッピング層２４を形成する。前記第１ＣＶＤキャッピング層２２及び第２ＣＶＤキャッピング層２４は SiO2 、SiON、SiOF及びSiONよりなる群から選択されたいずれか一つよりなることが好ましい。
【００３９】
図７を参照すれば、前記第２ＣＶＤキャッピング層２４の上部に電子ビーム２８を照射する。このような電子ビーム２８の照射を通じてＳＯＧ層２３の低誘電率を保つと共にコンタクトの形成される部分では固い膜質を生成し得る。
図８を参照すれば、電子ビーム２８が照射された第２ＣＶＤキャッピング層２４′の上部に第３ＣＶＤキャッピング層２９を任意に形成し得る。
【００４０】
図９を参照すれば、前記結果物構造にブァイア２５を通じて前記第１金属２１と電気的に連結される第２金属２６を形成する。前記結果物構造の上部はパシベーション層２７で覆われる。
本発明は前記実施例を通じて説明されたが、当業者によって本発明の思想内で多様な変形が可能である。
【００４１】
例えば、本発明はＩＭＤエッチバック、ＩＭＤノンエッチバック、ＩＭＤ  ＤＯＭ、ＩＬＤ及びパシベーション層のいずれにも適用し得る。従って、前記図面を通じて説明及び図示した特定実施例は限定的に解釈されてはいけない。しかも、このような実施例の細部事項に対する図面参照符号は本発明の特許請求の範囲を限定するものではない。さらに、前記実施例のキャッピング層を第１、第２、第３ＣＶＤキャッピング層と区分したのは、その形成順序を限定するためではなく、ただ互いに区別するためである。従って、添付した特許請求の範囲における第１、第２、第３ＣＶＤキャッピング層とその順序が異なっても構わない。
【００４２】
【発明の効果】
本発明によれば、常温〜５００℃でキュアリングを実施することによってＳＯＧ層のクラック抵抗性及びＳＯＧ層の密度が増大され、後続プラズマＯ2 処理工程時のＳＯＧ層の損傷が防止される。さらに吸湿性及びファイア抵抗が減少する。
【図面の簡単な説明】
【図１】本発明のＳＯＧ層製造方法の第１実施例を順次に示した断面図である。
【図２】本発明のＳＯＧ層製造方法の第１実施例を順次に示した断面図である。
【図３】本発明のＳＯＧ層製造方法の第１実施例を順次に示した断面図である。
【図４】本発明のＳＯＧ層製造方法の第１実施例を順次に示した断面図である。
【図５】ＨＳＱ層に対するＯ2 プラズマ処理前後のＦＴＩＲスペクトロスコピプロットを示したデータ図である。
【図６】本発明のＳＯＧ層製造方法の第２実施例を順次に示した断面図である。
【図７】本発明のＳＯＧ層製造方法の第２実施例を順次に示した断面図である。
【図８】本発明のＳＯＧ層製造方法の第２実施例を順次に示した断面図である。
【図９】本発明のＳＯＧ層製造方法の第２実施例を順次に示した断面図である。
【符号の説明】
１    半導体基板
１０    絶縁膜
１１    第１金属
１２    第１キャッピング層
１３    ＳＯＧ層
【図１】
0003802662.tif 000004
【図２】
0003802662.tif 000005
【図３】
0003802662.tif 000006
【図４】
0003802662.tif 000007
【図５】
0003802662.tif 000008
【図６】
0003802662.tif 000009
【図７】
0003802662.tif 000010
【図８】
0003802662.tif 000011
【図９】
0003802662.tif 000012