(57)【特許請求の範囲】
【請求項１】
電流指令と電力増幅部の出力電流との偏差から回転座標上で構成した二軸成分の比例積分演算を行う位置形のＰＩ制御演算部と、この演算部の出力電圧を交流機の固定子座標系に回転／固定座標変換すると共に２相／３相変換により３相電圧指令に変換する座標変換部と、この座標変換部から前記電力増幅部への３相出力電圧指令を該電力増幅部の電源直流電圧により発生可能な電圧リミッタ値にそれぞれ制限する３相分のリミッタと、負荷の電流検出値を３相／２相及び固定／回転座標変換して前記回転座標上の２軸成分に変換する座標変換部とを備えた交流機の制御装置において、
前記３相電圧指令の少なくとも１つの電圧が飽和しているか否かを検出する検出手段を設け、
前記検出手段が電圧飽和を検出したときに、前記ＰＩ制御演算部の積分演算のために加算する前回値を、電圧飽和後の値を目標値とし積分時定数と同じ時定数の一次遅れに変更するための演算手段と切り換え手段を備えたことを特徴とする交流機の制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、誘導電動機や同期電動機など交流機を電流制御系を有して可変速駆動する制御装置に係り、特に電流制御系の電圧飽和に対する安定化制御に関する。
【０００２】
【従来の技術】
交流回転機を可変速駆動する制御装置には、Ｖ／ｆ制御方式とベクトル制御方式とがある。また、交流回転機はほとんどが３相交流のものが用いられている。また、現在では、トランジスタやＩＧＢＴといった電力用半導体素子とＰＷＭ制御技術により、図５に示すような６アーム構成の電圧型インバータで３相交流電圧を発生できるようになっている。
【０００３】
ベクトル制御などでは３相の交流電流を制御するため、図６のように電流検出器と電流制御アンプによるフィードバック制御になる電流制御系を有して構成される。ここで、この電流制御アンプの出力可能電圧は図５の直流電解コンデンサＣの電圧成分Ｖｄｃまでである。
【０００４】
従って、電流制御アンプの出力電圧指令がこの電圧以上になった場合には、インバータでは指令通りの電圧を出力することができなくなる。この状態を電圧飽和と呼ぶ。この電圧飽和状態が続くと、電流制御系の比例積分（ＰＩ）アンプになる電流制御アンプの積分項が積分を継続するため、電圧指令が発散してしまう。これを防止するためには、電圧飽和時のＰＩアンプの動作について適切なリミット処理を行う必要がある。
【０００５】
また、現在ではＣＰＵやＤＳＰ（ディジタルシグナルプロセッサ）といったディジタル演算素子の発達により、回転座標変換や極座標変換などが簡単に実現できるようになったため、電源周波数と同期した回転座標上でＰＩ制御演算を行うようになっている。
【０００６】
これは、固定子巻線に基準をとった固定座標系で電流制御を行うと、電流指令が３相交流量になるため、制御の追従遅れにより振幅と位相の定常誤差が発生してしまう。しかし、回転座標変換上では、電流指令が直流量となるため、追従遅れによる振幅と位相の定常誤差が発生しない利点があるのが適用される理由である。
【０００７】
このような回転座標系上に電流制御回路を構成した場合の電圧飽和時の処理方式を本願出願人は既に提案している（特開平６−２６９１８９）。この処理方式のうち、本願発明に関係する部分を図７に示す。
【０００８】
同図においては、回転座標系で電流制御を行うために、固定座標になる３相交流電流の検出電流ｉu，ｉv，ｉwを座標変換部１で３相／２相変換と回転座標変換を行う。そして回転座標上で電流指令ｉd＊，ｉq＊と検出電流ｉd，ｉqの差を求め、これを電流制御部２d，２qでＰＩ制御演算をする。電流制御部２d，２qのＫpは比例項のゲインを、ＫＴiは積分項のゲインを、Ｚ-1は１サンプル遅延を示す。
【０００９】
ここで、ＰＩ制御には位置形と速度形（差分形）と２種類の構成方法があるが、特開平６−２６９１８９では速度形を使用した場合である。電流制御部２d，２qは、速度形のＰＩアンプになり、比例項は前回との差分を取り、それと積分項を加算した後に、最後に積分演算を行う構成となっている。
【００１０】
図７では、この最終段の積分部分に特長がある。比例積分した電圧成分を固定座標系の３相電圧成分に変換するため、座標変換部３で回転座標変換と２相／３相変換とを行う。そして、３相の各相の電圧成分について、電圧リミッタ部４u，４v，４wでＶdcにより制限される電圧飽和値以下にそれぞれリミッタ処理を行う。さらに、リミッタ処理後の最終出力である３相電圧成分を座標変換部５で再度３相／２相変換と回転座標変換し、次回の積分に使用する。
【００１１】
上記の電流制御ブロック構成において、電圧リミッタ部４u，４v，４wからインバータ６に与える制御電圧ｖu，ｖv，ｖwは、３相の各電圧成分がＶdcにより制限されており、ベクトル図で各相の電圧限界を描くと図８のようになる。
【００１２】
そのため、出力可能な電圧領域は六角形状となる。また、電流制御を行う回転座標上からみると、この六角形が回転していることになりリミット量が変動してしまう。そのため、回転座標上で電圧飽和処理を行うことは困難であり、図７のように固定座標形でリミッタ演算を行ったあと、再度回転座標系に逆変換するような構成としている。
【００１３】
このような構成とすることにより、正確なリミッタ演算ができるほか、速度形のＰＩアンプを構成したために電圧指令が飽和量を越える場合には、比例項を優先し積分項を減少させるように動作する。そのため，電圧飽和状態から未飽和状態に復帰した場合に積分項の戻りが速い特性も得られている。
【００１４】
【発明が解決しようとする課題】
従来の方式において、電流制御系を速度形で構成した場合には、電源母線の電圧変動などにより直流電圧Ｖdc自体が低下する場合に問題が生じる。
【００１５】
コンバータなどの電源母線に対して電流を制御する場合と違い、負荷がモータでありこれに流す電流を制御する場合には負荷側の逆起起電力は比較的安定であり、特に誘導機では電流が急変しても二次磁束は二次時定数の遅れをもってゆっくりと変化する。そのため、電圧飽和状態でも、電流制御系の積分項はこの逆起電力相当の電圧成分を出力し続けるのが望ましく、あまり急激な変動は好ましくない。
【００１６】
電流制御系を速度形のＰＩ制御アンプで構成した場合に、図９のように電圧指令が一定のままで電源電圧Ｖdcが短時間降下した状態を考える。ここで、説明を簡単にするため、図１０のような１個のＰＩ制御アンプで説明する。
【００１７】
このとき、電圧リミッタ値が短時間ではあるが電流制御出力である電圧指令より低くなると、電流制御系を速度形で構成しているために電圧飽和時は比例項が優先されてしまい積分項は瞬時に低下してしまう。その後すぐにＶdcが元の電圧レベルに戻ると、一旦低下してしまった積分項は元の電圧レベルに戻ろうとするが、積分時定数により応答が遅くなってしまう。
【００１８】
このように、速度形で電流制御系を構成すると、外乱などにより電圧飽和レベル自体に変動がある場合には、かえって電流制御特性が悪くなってしまう。
【００１９】
本発明の目的は、電源電圧変動などにより電流制御演算が飽和した場合でも安定した電流制御特性になる交流機の制御装置を提供することにある。
【００２０】
【課題を解決するための手段】
本発明は、電流指令と電力増幅部の出力電流との偏差から回転座標上で構成した二軸成分の比例積分演算を行う位置形のＰＩ制御演算部と、この演算部の出力電圧を交流機の固定子座標系に回転／固定座標変換すると共に２相／３相変換により３相電圧指令に変換する座標変換部と、この座標変換部から前記電力増幅部への３相出力電圧指令を該電力増幅部の電源直流電圧により発生可能な電圧リミッタ値にそれぞれ制限する３相分のリミッタと、負荷の電流検出値を３相／２相及び固定／回転座標変換して前記回転座標上の２軸成分に変換する座標変換部とを備えた交流機の制御装置において、
前記３相電圧指令の少なくとも１つの電圧が飽和しているか否かを検出する検出手段を設け、
前記検出手段が電圧飽和を検出したときに、前記ＰＩ制御演算部の積分演算のために加算する前回値を、電圧飽和後の値を目標値とし積分時定数と同じ時定数の一次遅れに変更するための演算手段と切り換え手段を備えたことを特徴とする。
【００２１】
【発明の実施の形態】
電流制御形のＰＩアンプとしては、従来から図１１のようなアナログ回路が使用されている。このアナログ回路の場合には、飽和時には図１２のような挙動をしめす。
【００２２】
すなわち、電流指令ｉ＊と検出電流ｉとの偏差（ｉ＊−ｉ）が生じると、Ａの期間のように比例項が生じ、さらに積分項が増加する。そして、Ｂ期間のように、ＰＩ出力が飽和値に達すると積分項は飽和レベルを目標とする一次遅れとして動作する。最後に、Ｃ期間では一次遅れが飽和レベルに達すると、ＰＩアンプ出力は積分項だけとなり、比例項は零となる。
【００２３】
飽和状態から図中のＤ期間のように飽和レベルの方が変化しても、積分項は一次遅れで減少するため急激な変動にならない。そのため、直ちに直流電圧が回復した場合には、Ｄ期間以降のように積分項の変動が少なく、安定に電流制御が継続できるようになる。
【００２４】
そこで、本実施形態では、このＰＩアンプ構成を、回転座標上で電流制御演算し、固定座標上で電圧リミット処理を行うシステムに拡張するものである。
【００２５】
まず、基本となる１入力１出力のＰＩアンプの挙動を、式で表すと、
（１）ＰＩアンプ出力が飽和しないとき
Ｖpi＝（ｉ＊−ｉ）×Ｋp×（１＋１／Ｓ・Ｔi）
（２）ＰＩアンプ出力が上限で飽和したとき
Ｖpi＝ＶLIMIT×１／（１＋Ｓ・Ｔi）
つまり、飽和の有無により２種類の挙動を示すことになる。これを離散形で近似して実現することにする。ここで、電圧飽和には上限と下限の２種類があるが、ＶLIMITはどちらかが制限に引っ掛かった方のレベルを示している。
【００２６】
ＰＩアンプ出力が飽和しないときのブロック図は、図１（ａ）のようになる。また、ＰＩアンプ出力が飽和したときには、積分項は飽和リミッタ値を目標値とする一次遅れとすればよく図１（ｂ）のようになる。
【００２７】
ここで、飽和／非飽和はリミッタと並列にコンパレータを追加して判定し、その結果によりスイッチを切り換えることにより、積分動作と一次遅れ操作を切り替える。また、切り換えスイッチ部分を変更すると図２のようにも変形できる。
【００２８】
（実施例１）
実施例を図３に示す。同図が図７と異なる部分は、ＰＩ制御アンプ２d，２qを図１（ｂ）のような構成にしたものである。電流制御のＰＩ制御演算は回転座標上で、また、電圧リミッタ処理は固定座標上で行っている。
【００２９】
ここで、電圧リミッタ部４u，４v，４wは３相分あるため、それぞれの相の飽和を検出するウインドウコンパレータ７u，７v，７wを設け、各コンパレータによる個々のリミッタ部４u，４v，４wの飽和検出結果の論理和をオアゲート８でとり、３相の内どれか一つでも飽和した場合には、ＰＩ制御アンプ２d，２qを一次遅れ側に切り替えるようにしている。
【００３０】
（実施例２）
実施例を図４に示す。同図はＰＩ制御アンプ２d，２qを図２のような構成にしたものである。電流制御のＰＩ制御演算は回転座標上で、また、電圧リミッタ処理は固定座標上で行っている。
【００３１】
ここで、電圧リミッタ部４u，４v，４wは３相分あるため、それぞれの相の飽和を検出するウインドウコンパレータ７u，７v，７wを設け、各コンパレータによる個々のリミッタ部４u，４v，４wの飽和検出結果の論理和をオアゲート８でとり、３相の内どれか一つでも飽和した場合には、ＰＩ制御アンプ２d，２qを一次遅れ側に切り替えるようにしている。
【００３２】
【発明の効果】
以上のとおり、本発明によれば、電流制御出力になる３相電圧指令の少なくとも１つの電圧が飽和したときに、ＰＩ制御演算部の積分演算のために加算する前回値を、電圧飽和後の値を目標値とし積分時定数と同じ時定数の一次遅れに変更するようにしたため、電源電圧変動など電圧リミッタ値に変動が発生して電流制御演算が飽和した場合でも安定に電流制御を行うことができる。
【図面の簡単な説明】
【図１】本発明の実施形態を説明するための位置形のＰＩ制御アンプ構成。
【図２】本発明の実施形態を説明するための位置形のＰＩ制御アンプ構成。
【図３】本発明の実施例１。
【図４】本発明の実施例２。
【図５】インバータの構成図。
【図６】インバータの電流制御ブロック。
【図７】従来の電流制御ブロック。
【図８】インバータの電圧出力可能領域。
【図９】電源電圧が短時間降下した場合の速度形ＰＩ制御アンプの挙動。
【図１０】速度形のＰＩ制御アンプ構成。
【図１１】アナログのＰＩ制御アンプ回路。
【図１２】アナログ回路のＰＩ制御アンプの挙動。
【符号の説明】
１、３、５…座標変換部
２d，２q…ＰＩ制御アンプ
４u，４v，４w…電圧リミッタ部分
６…インバータ
７u，７v，７w…コンパレータ
８…オアゲート
【図１】
0003752804.tif 000002
【図２】
0003752804.tif 000003
【図３】
0003752804.tif 000004
【図４】
0003752804.tif 000005
【図５】
0003752804.tif 000006
【図６】
0003752804.tif 000007
【図７】
0003752804.tif 000008
【図８】
0003752804.tif 000009
【図９】
0003752804.tif 000010
【図１０】
0003752804.tif 000011
【図１１】
0003752804.tif 000012
【図１２】
0003752804.tif 000013