(57)【特許請求の範囲】
【請求項１】
基板上に設けられており、個別にアドレス可能な複数の画素を含んでいる光センサ配列を備えており、前記画素の各々は、
感光材料を含んでいる本体を有している光センサと、
第一の導電材料を夫々が含むソース電極層とドレイン電極層を備える薄膜トランジスタの本体であって、前記光センサの本体が前記ソース電極層上に電気的に接続可能に設けられており、前記ドレイン電極層がアドレス線に電気接続されている、前記薄膜トランジスタの本体と、
該薄膜トランジスタの本体及び前記光センサの本体の上方に設けられており、前記薄膜トランジスタの本体の外面と、前記光センサの本体の外面に隣接して設けられており、前記光センサの接点区域を形成するバイア開口を有しているモノリシックな共通の不活性化層と、
前記不活性化層の上方及び前記バイア開口内に設けられ、前記光センサの本体と前記接点区域において接続している光透過性共通電極と、
を含んでいる固体放射作像装置。
【請求項２】
前記共通の不活性化層は、有機の誘電体材料を含んでいる請求項１に記載の固体放射作像装置。
【請求項３】
前記有機の誘電体材料は、ポリイミドを含んでいる請求項２に記載の固体放射作像装置。
【請求項４】
前記共通の不活性化層は、無機の誘電体材料を含んでいる請求項１に記載の固体放射作像装置。
【請求項５】
前記無機の誘電体材料は、酸化シリコンと、窒化シリコンとから成っている群から選択されている請求項４に記載の固体放射作像装置。
【請求項６】
前記不活性化層は、第１及び第２の層を含んでおり、該層のうちの一方の層は、無機材料を含んでいると共に、前記層のうちの他方の層は、有機の誘電体材料を含んでいる請求項１に記載の固体放射作像装置。
【請求項７】
前記光センサの本体が前記ソース電極層に重なっている位置では、どんな位置でも該光センサの本体と前記ソース電極層との間に不活性化層の材料が実質的に設けられないように、前記光センサの本体が設けられている請求項１に記載の固体放射作像装置。
【請求項８】
前記ソース電極層及び前記ドレイン電極層は、クロムを含んでいる請求項７に記載の固体放射作像装置。
【請求項９】
前記薄膜トランジスタは、モリブデンと、チタンとから成っている群から選択された導電材料を含んでいるゲート電極を備えている請求項８に記載の固体放射作像装置。
【請求項１０】
前記光センサは、フォトダイオードである請求項９に記載の固体放射作像装置。
【請求項１１】
複数の画素を有している作像装置配列を製造する方法であって、
該作像装置配列の各々の画素に対して、
ゲート電極と、ゲート誘電体層と、半導体材料層と、該半導体材料層の上方に設けられているドープされた半導体材料層とを含んでいる薄膜トランジスタ本体を基板上に形成する工程であって、該薄膜トランジスタ本体を形成する工程が更に、ゲート電極材料、前記半導体材料層及び前記ドープされた半導体材料層を、前記薄膜トランジスタ本体が設けられている部分以外の前記画素の区域の残りの部分から除去する工程を含んでいる、前記薄膜トランジスタ本体を形成する工程と、
前記薄膜トランジスタ本体及び前記画素の区域の残りの部分の上方にソース・ドレイン金属層を沈積する工程であって、前記薄膜トランジスタ本体が設けられている部分において、前記ドープされた半導体材料層の上に、前記画素の区域の残りの部分において、前記ゲート誘電体層の上に、前記ソース・ドレイン金属層が沈積する、前記ソース・ドレイン金属層を沈積する工程と、
前記薄膜トランジスタ本体が設けられている部分以外の前記画素の部分を占めるように、感光材料を含んでいる光センサの本体を前記ソース・ドレイン金属層上に形成する工程と、
前記薄膜トランジスタ本体の上にソース電極層及びドレイン電極層を形成し、前記光センサの本体に対する接点及び所定のアドレス線をそれぞれ形成するように、前記ソース・ドレイン金属層をパターン決めする工程であって、前記ソース電極層上に前記光センサの本体が電気的に接続可能に設けられ、前記ドレイン電極層が前記所定のアドレス線に電気接続されるように、前記ソース・ドレイン金属層をパターン決めする工程と、
前記ソース電極層及びドレイン電極層を形成した後に、不活性化層が前記薄膜トランジスタ本体の外面及び前記光センサの本体の外面に隣接して設けられ、前記光センサの本体の接点区域を形成するバイア開口が設けられるように、前記画素の上方に単一の共通の不活性化層を沈積する工程と、
前記不活性化層の上方に共通電極を形成する工程とを備えており、前記共通電極は、前記光センサの本体の選択された接点部と電気的に接触して設けられている、
作像装置配列を製造する方法。
【請求項１２】
前記光センサの本体を形成する工程は、前記ソース・ドレイン金属層の上方に感光材料の層を沈積する工程と、前記感光材料の上方にマスクを形成する工程であって、前記マスクは、前記光センサの本体に対応している選択されたパターンを有している、マスクを形成する工程と、露出した感光材料を除去すると共に前記画素のマスクされていない区域にある前記ソース・ドレイン金属層を露出するように、前記感光材料をエッチングする工程とを含んでいる請求項１１に記載の方法。
【請求項１３】
前記感光材料は、非晶質シリコンを含んでいる請求項１２に記載の方法。
【請求項１４】
前記ゲート電極は、クロムと、チタンとから成っている群から選択された材料を含んでいる請求項１３に記載の方法。
【請求項１５】
前記ソース・ドレイン金属層は、モリブデンの単一層を含んでいる請求項１３に記載の方法。
【請求項１６】
前記モリブデンのソース・ドレイン金属層は、選択された厚さを有するように沈積され、該厚さは、前記光センサの本体を形成した後に残る厚さが前記選択された厚さの９０％以上になるのに十分な大きさである請求項１５に記載の方法。
【請求項１７】
前記感光材料をエッチングする工程が、前記ソース・ドレイン金属層の上面を構成している材料に対して選択性を有するエッチャントを用いて前記感光材料をエッチングする請求項１２に記載の方法。
【請求項１８】
前記ソース・ドレイン金属層の上面を構成している材料に対して選択性を有するエッチャントが弗素又は塩素を含んでいる請求項１７に記載の方法。
【請求項１９】
前記ソース・ドレイン金属層を沈積する工程が、第１の導電層を沈積する工程と、該第１の導電層の上にエッチ・ストッパ層を沈積する工程を含んでいる請求項１１に記載の方法。
【請求項２０】
前記第１の導電層と前記エッチ・ストッパ層の両方が導電材料を含んでいる請求項１９に記載の方法。
【請求項２１】
前記第１の導電層がモリブデンを含んでいる請求項２０に記載の方法。
【請求項２２】
前記エッチ・ストッパ層が、クロムと、チタンとから成っている群から選択された材料を含んでいる請求項２０に記載の方法。
【請求項２３】
前記光センサの本体を形成する工程が、前記エッチ・ストッパ層の一部を除去する工程を含んでいる請求項２２に記載の方法。
【請求項２４】
前記不活性化層は、無機の誘電体材料を含んでいる請求項１１に記載の方法。
【請求項２５】
前記不活性化層は、有機の誘電体材料を含んでいる請求項１１に記載の方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、固体放射線作像装置に関し、特に、トランジスタ及びフォトダイオード部品に対する共通の不活性化障壁、及びこのような作像装置を製造する方法に関する。
【０００２】
【従来の技術】
固体作像装置は典型的には、シンチレーション媒質に結合された光センサ配列を含んでいる。シンチレータに吸収された放射線が光子を発生し、これらの光子はフォトダイオードのような光センサに入り、この光センサで光子は吸収され、入射した光子束に対応する電気信号が発生される。実質的に水素添加した非晶質シリコン（ａ−Ｓｉ）が、光センサの製造に通常用いられている。これは、ａ−Ｓｉの有利な光電特性があるため、及びこのような装置を製造することが比較的容易であるためである。特に、フォトダイオードのような感光素子は、比較的大形の配列内で、薄膜トランジスタ（ＴＦＴ）のような必要とする制御素子又はスイッチング素子と関連して形成することができる。
【０００３】
作像装置の配列及び表示装置の配列は、大きな基板の上に製造されることが典型的であり、この基板の上に、ＴＦＴと、アドレス線と、光センサのような装置とを含んでいる多くの部品が、導電材料、半導体材料及び絶縁材料から成る層の沈積及びパターン決めを通じて形成されている。配列は、画素から構成されており、アドレス線及び関連するＴＦＴを一緒に結合して、配列の各々の画素にある光センサをそれぞれアドレスすることができるようにし、例えば、各々の光センサによって発生された電荷を選択的に読み取ることができるようにして構成されている。ＴＦＴの製造過程は、ソースとドレイン電極との間にチャンネル領域を所望する通りに設け、電極の間に且つゲート電極の上方に半導体材料を所望の通りに設けるためのいくつかのパターン決めする工程を含んでいる。ＴＦＴはフォトダイオードのようなそれぞれの光センサに電気的に接続されており、この光センサは、入射した光子を吸収して、その結果ダイオードで発生された電荷を蓄積するように設けられている。
【０００４】
このような作像配列に対する製造過程は、ソース電極及びドレイン電極、並びにアドレス線及び光センサに対する関連する接点パッドを形成することを含めて、ＴＦＴを製造する工程を含んでいることが典型的である。その後、ＴＦＴ及び関連するアセンブリは、保護用の不活性化被覆によって被覆される。この被覆は、その後、光センサ本体とその下方にある光センサ電極（又は光センサをＴＦＴに結合する接点パッド）との間を電気的に接触させるためのバイア開口を設けるようにパターン決めされなければならない。次に、フォトダイオード本体に対するａ−Ｓｉを沈積してパターン決めする。ＴＦＴアセンブリの上方に保護用の不活性化層が存在することは、（ａ−Ｓｉ本体を形成するために用いられるエッチャントが、もしこのようなａ−Ｓｉ部と接触することを許容すれば、同じくＴＦＴの部品をもエッチングするので、）光センサ・アイランドに対するパターン決め過程によってＴＦＴのａ−Ｓｉ部が損傷を受けないように保証するために必要である。
【０００５】
従来の製造方法は、光センサ本体を製造する前にＴＦＴの上方に別個の不活性化層を沈積することを含んでいるので、不活性化材料の一部が、「舌片（リップ）」の形状で、又は光センサ・アイランドの底部の接点パッドの縁の上方のＴＦＴを保護する不活性化層の材料の積み重なりの形状で、光センサの接点パッドに接している。このように不活性化材料が積み重なる結果、その後で沈積されるａ−Ｓｉはこの舌片の形状と同形になって、不活性化層の舌片部は、その上に重なっているａ−Ｓｉ材料と光センサ・アイランドの底部の接点パッドとの間に配設されることになる。しかしながら、このような構成では、フォトダイオードの漏れが増加することがわかった。光センサ・アイランドのａ−Ｓｉと底部の接点パッドとの間の不活性化材料の厚さが約０．５μｍよりも厚手であるときに、特にフォトダイオードの漏れは増加する。
【０００６】
従来の配列形成方法では、光センサ・アイランドを形成した後に、配列の上方に他の不活性化層を沈積して、（所定の接点区域を除く）光センサ・アイランドと、不活性化層の上方に配設されている光センサ配列の共通電極との間に電気絶縁を施している。更に、光センサの上方の不活性化層は、ａ−Ｓｉ光センサを、その性能を劣化させ得る（湿気のような）環境条件から保護すると共に、製造過程の残りの工程で用いられる溶媒のような材料に対する露出からも配列を保護している。典型的には、この後で、光センサ配列の共通電極の上方にシンチレータを沈積して、作像装置のウェーハ構造を完成する。
【０００７】
本発明の目的は、工程数が一層少なく、組み立てられた配列において１つの誘電体層を省くような作像装置配列を製造する方法を提供することにある。
本発明の他の目的は、配列の各々の画素にあるＴＦＴ及び光センサに対して単一の共通の不活性化層を有する構造を有している作像装置を提供することにある。
【０００８】
本発明の更に他の目的は、フォトダイオードの漏れの小さい動作に適したフォトダイオード構造を有している作像装置を提供することにある。
【０００９】
【発明の要約】
本発明に従った固体放射作像装置は、基板の上に配設されている光センサ配列を含んでいる。この光センサ配列は、個別にアドレス可能な複数の画素を有している。各々の画素は、接点電極の上に配設されている感光材料の光センサ・アイランドと、光センサの接点電極及びそれぞれの走査及びデータ線に電気接続されている薄膜トランジスタ（ＴＦＴ）であって、光センサ・アイランドを選択的にデータ線に接続するように配設されているＴＦＴと、ＴＦＴ及び光センサ・アイランドの上方に配設されている単一の共通の不活性化層とを含んでいる。単一の共通の不活性化層は、この不活性化層がＴＦＴの外面、及び光センサ・アイランドの外面の少なくとも一部に隣接するように配設されている。単一の共通の不活性化層は、一層又は多層の誘電体材料で構成されている。光センサ・アイランドは典型的には、光センサ・アイランドの底部の接点の上方に配設されている非晶質シリコン（ａ−Ｓｉ）で構成されており、ａ−Ｓｉ光センサ本体と底部の接点パッドとの間には、不活性化層の実質的にどの部分も配設されていない。
【００１０】
個別にアドレス可能な複数の画素を有している放射作像装置を製造する方法が、各々の画素に対して、ソース・ドレイン金属層を沈積する点まで基板の上にＴＦＴ本体を形成する工程と、ＴＦＴ本体の上方に及び画素区域の残りの部分の上方にソース・ドレイン金属層を沈積する工程と、光センサ・アイランドが画素のうち、それぞれのＴＦＴが設けられている部分以外の部分を占めるように、ソース・ドレイン金属層の上に光センサ・アイランドを形成する工程と、それぞれのＴＦＴのソース電極及びドレイン電極、並びに光センサ・アイランド及び所定のアドレス線に対する関連する接点を形成するように、ソース・ドレイン金属層をパターン決めする工程とを含んでいる。ソース・ドレイン金属層は、光センサ・アイランドの形成に用いられるａ−ＳｉエッチャントがＴＦＴ本体をエッチングしないように、光センサ・アイランドを形成する過程でエッチ保護剤として作用する。ソース・ドレイン金属層は、金属の２層で構成されているか、又はその代わりに単一の金属層で構成されている。ａ−Ｓｉ光センサ・アイランドを形成するのに用いられるエッチャントが、ソース・ドレイン金属層の上面を構成している材料に対して選択性を有していることにより、又はその代わりに、層の厚さの約９０％以上が、ソース・ドレイン金属に対して選択性を有していないエッチャントによるａ−Ｓｉ光センサ・アイランドのエッチングにおいて除去されないような厚さにソース・ドレイン金属層を沈積することにより、ＴＦＴ本体のエッチングに対する保護が図られている。
【００１１】
本発明の新規と考えられる特徴は、特許請求の範囲に具体的に記載してあるが、本発明自体の構成及び作用、並びにその他の目的及び利点は、以下図面について説明するところから最もよく理解されよう。図面に全体にわたり、同様な部分には同じ参照番号を用いている。
【００１２】
【実施例】
本発明に従って製造される放射作像装置１００が、複数の画素１１０を有しており、これらの画素のうちの代表的な１つを図１に示してある。本明細書で用いる作像装置とは、特定の波長の入射する放射線を吸収して、吸収された放射線に対応する電気信号を発生するように構成されている固体装置を指す。各々の画素１１０は個別にアドレス可能であるので、配列（アレイ）によって吸収された放射線の空間的な分布も決定し得る。典型的には、作像装置はウェーハ上には配置されていない電気回路に電気的に接続されており、この電気回路は、配列によって発生された電気信号を増幅して処理する。
【００１３】
これに制限するつもりはなく例として示すものであるが、代表的な画素１１０が図面に示されており、以下の説明は、この代表的な画素について述べる。典型的には、特定の作像装置用のウェーハを形成している基板１０５上のすべての画素の製造は、公知の製造方法に従って、同時に進行する。
作像装置１００は、基板１０５の上に配設されている光センサ配列１２０を含んでいる。作像装置１００を製造する際、各々の画素１１０で、従来公知の方法に従って、基板１０５の上にＴＦＴ本体１３０が形成される。本明細書で用いるＴＦＴ本体」とは、製造過程における相異なる段階で基板１０５の上に設けられた材料であって、組み立てられた配列においてＴＦＴを構成するような材料を全体的に指す。このため、製造過程の段階に応じて、ＴＦＴ本体１３０は、機能を有するＴＦＴに必要なすべての部品を必ずしも含んでいないが、製造過程が完了したとき、ＴＦＴ本体１３０は動作能力のあるＴＦＴ（これも同じくＴＦＴ１３０と呼ぶ。）を含んでいる。図１に示す組み立て過程の段階では、ＴＦＴ本体１３０は、（典型的には、クロム、チタン、モリブデン、アルミニウム等の導電材料で構成されている）ゲート電極１３２と、その上方に配設されている（そして典型的には、窒化シリコン又は二酸化シリコンのような無機の誘電体材料で構成されている）ゲート誘電体層１３４と、ゲート誘電体層１３４の上方に配設されている（典型的には、非晶質シリコンａ−Ｓｉで構成されている）半導体材料層１３６と、半導体材料層１３６の上方に配設されている（典型的には、ｎ＋形の導電性を有するようにドープされたａ−Ｓｉで構成されている）ドープされた半導体材料層１３８とを含んでいる。ドープされた半導体材料の保護のために所望する場合には、写真製版のような公知の手順に従って半導体材料層１３６及びドープされた半導体材料層１３８をパターン決めして、ゲート電極１３２の上方に配設されるＴＦＴ本体１３０の一部を形成する前に、ドープされた半導体材料層１３８の上方に比較的薄手の保護層（図面に示していない）を沈積する。ドープされた半導体層１３８の上方の比較的薄手の保護層としては、その上方に沈積されるソース・ドレイン金属の隣接する層と同じ材料で構成されている金属を選択することが典型的であるが、これについては後で説明する。上方に重なるソース・ドレイン金属を沈積した後、ドープされた半導体材料の上方の保護層は、ソース・ドレイン金属層の一部を構成し、直接に隣接するソース・ドレイン金属と容易に区別することができない。
【００１４】
その後、ＴＦＴ本体１３０及び画素１１０の残りの部分の上方にソース・ドレイン金属層１４０が沈積される。本発明によれば、ソース・ドレイン金属層１４０はＴＦＴ本体１３０に対するエッチング保護剤となる。本明細書で用いる「エッチング保護剤」とは、ＴＦＴ本体１３０と、後で説明するが、ソース・ドレイン金属層１４０の表面にａ−Ｓｉの光センサ・アイランド１５０を形成するときに用いられるエッチャントとの間の接触を実質的に防止する層を指す。本発明の一実施例では、ソース・ドレイン金属は、光センサ・アイランド１５０を作成する工程で、エッチ・ストッパとしての所望の特性を呈するように選択された導電材料で構成されている。例えば、ａ−Ｓｉの光センサ・アイランドは典型的には、弗素又は塩素で構成されているプラズマ・ガス（例えば、四弗化炭素ＣＦ4、六弗化硫黄ＳＦ6又は塩化水素ＨＣｌガス）内でａ−Ｓｉをエッチングすることによって形成されている。従って、光センサを形成する際に用いられるエッチャントは、ソース・ドレイン金属層１４０の上面（本明細書で用いる「上面」又は「外面」は、基板１０５から最も遠いこの層の面を指し、製造時又は動作時の装置の向きを制限するものではない。）を構成している導電材料に対して選択性を有していることが望ましい。この代わりに、ソース・ドレイン金属層１４０は、ａ−Ｓｉ光センサ・アイランド１５０を形成する際に用いられるエッチャントによってエッチング作用を受けるが、ａ−Ｓｉ光センサ・アイランド１５０を形成するエッチング過程においてソース・ドレイン金属層１４０の約９０％よりも多くがエッチングによって除去されないような大きさの厚さを有している材料で構成されている。ソース・ドレイン金属層１４０を選択する際に他に考えられるものは、導電性材料の抵抗率である。
【００１５】
一実施例では、ソース・ドレイン金属は、ＴＦＴ本体１３０に対するソース・ドレイン電極を形成するためと、データ線１４５を形成するためとの両方のために用いられるように選択されている。（データ線１４５は、ＴＦＴ１３０が電気的に接続されているアドレス線のうちの一方であり、他方のアドレス線は、ゲート電極１３２が電気的に接続されている走査線（図面に示していない）である。）図２に示すデータ線１４５は、図面の平面から伸び出す向きに伸びており、ＴＦＴ１３０のソース電極及びドレイン電極を構成しているのと同じソース・ドレイン金属で構成されていることが示されている。この実施例では、ソース・ドレイン金属層１４０は典型的には、第１の導電層１４２と、第２の導電材料を含んでいるキャップ層１４４（これはエッチ・ストッパ層として知られている。）とで構成されている２層構造にすることが典型的である。第１の導電層１４２は典型的には、モリブデン等のように、比抵抗が比較的小さい（例えば、約１０μΩ／ｃｍ未満である）材料で構成されている。第１の導電層１４２は、約１００ｎｍと１０００ｎｍとの間の範囲内の厚さにまで、スパッタリング過程で沈積される。キャップ層１４４は第１の導電層１４２の上方に沈積され、光センサの形成に用いられるエッチャントが存在するときに所望のエッチ・ストッパ特性を呈するように選択された材料で構成されている。キャップ層１４４はクロム、チタン等で構成されており、スパッタリングの沈積過程により、約１０ｎｍと１００ｎｍとの間の範囲内の厚さに沈積され、通常は約５０ｎｍの厚さを有している。
【００１６】
本発明によれば、ソース・ドレイン金属層１４０をパターン決めする前に、光センサ・アイランド１５０をソース・ドレイン金属層１４０の上に形成して、光センサ・アイランドが画素１２０の区域のうち、ＴＦＴ本体１３０が設けられている以外の部分を実質的に占めるようにする。光センサ・アイランド１５０の形成は、ソース・ドレイン金属層１４０の上方に感光材料の層を沈積することと、その後、光センサ・アイランド１５０を作成するように感光材料の層をパターン決めすることとを含んでいる。パターン決めする工程は典型的には、（フォトレジストを沈積し、所望のパターンに従ってフォトレジストを露出し、その後、フォトレジストを処理して、その部分を取り除き、光センサ・アイランド１５０の所望の形状に対応する選択されたパターンを有しているマスクを残すことにより、）感光材料の上にマスク（図面に示していない）を形成することと、次に、感光材料を除去すると共に画素のマスクされていない区域のソース・ドレイン金属層を露出するように、ソース・ドレイン金属層１４０の上面（図１に示す場合で言えば、キャップ層１４４）を構成している材料に対して選択性を有しているエッチャントを用いて光センサ材料をエッチングすることとを含んでいる。感光材料は、ａ−Ｓｉで構成されており、典型的には、ｎ形の導電性を有するようにドープされたａ−Ｓｉ層とｐ形の導電性を有するようにドープされたａ−Ｓｉ層との間に配設されている真性非晶質シリコン層で構成されている。光センサ・アイランド１５０を形成しているシリコンをエッチングする際に用いられるエッチャントは典型的には、弗素又は塩素、例えば、四弗化炭素（ＣＦ4）、六弗化硫黄（ＳＦ6）又は塩化水素ガス（ＨＣｌ）で構成されている。これらのエッチャントは、キャップ層１４４を構成している材料（例えば、クロム）に対して選択性を有しており、エッチ・ストッパとして作用する上面（例えば、キャップ層１４４）を有しているソース・ドレイン金属層１４０が存在することにより、光センサ・アイランド１５０を形成する際に用いられるエッチャントの侵食からＴＦＴ本体１３０（特に、ＴＦＴ本体内のａ−Ｓｉ部品）を保護する。
【００１７】
光センサ・アイランド１５０を形成した後、ＴＦＴ１３０の製造が完了する。
図１及び図２に示す本発明の実施例では、キャップ層１４４の露出部がエッチング過程、例えば塩化水素酸（ＨＣｌ）を用いた湿式エッチング過程、又は塩素及び酸素を用いた反応性イオン・エッチングのような乾式エッチング過程で除去され（光センサ・アイランド１５０は、キャップ層の露出材料をエッチングするためのマスクとして作用する。）、キャップ層１４４の残りの部分（これがＴＦＴに対する光センサ・アイランドの接点パッドを形成している。）及びソース・ドレイン金属層１４０の（無傷の）第１の導電層１４２の上方に配設されている光センサ・アイランド１５０を残す。本発明によれば、光センサ・アイランド１５０は、光センサの接点パッドを構成しているキャップ層１４４の残りの部分に隣接して配設されており、光センサ・アイランドが接点電極と重なっている位置では、どの位置でも両者の間に実質的に何の材料も配設されないようにし、こうして、フォトダイオードの漏れを減少させる構造にする。
【００１８】
次に、例えば公知の写真製版技術を用いて、ソース・ドレイン金属層１４０の残りの部分をパターン決めして、ＴＦＴ１３０のソース電極１３７（図２）及びドレイン電極１３９を形成する。更に、ＴＦＴ１３０の製造を完了するために、ソース電極１３７とドレイン電極１３９との間の区域で、例えばＨＣｌと、ＳＦ6とで構成されている（又はその代わりに、これらのガスのいずれかのガスを別々に用いた）反応性イオン・エッチング過程で、ドープされた半導体層１３８をエッチングして、ゲート電極１３２の上方に実質的に配設されたチャンネル領域１３１を形成する。
【００１９】
本発明によれば、次に、ＴＦＴ１３０及び光センサ・アイランド１５０の両方の外面に隣接して配設されるように、共通の不活性化層１６０を画素１１０の上方に沈積する。不活性化層１６０は実質的にノリシックである。即ち、不活性化層１６０は沈積過程により、画素区域にわたって実質的に一様に配設されている材料で構成されており、このため、配列上の相異なる点で、不活性化材料と覆われている部品との間に介在する材料は存在していない。不活性化層１６０は、窒化シリコン、二酸化シリコン等のような無機の誘電体材料か、又はその代わりに、ポリイミドのような有機の誘電体材料で構成されている。窒化シリコン又は酸化シリコンのような無機材料は典型的には、プラズマ強化化学反応気相成長を用いて沈積され、無機の誘電体材料の単一層が不活性化層１６０を構成している場合の典型的な厚さは、約０．５μｍと１．０μｍとの間の範囲内である。ポリイミドのような有機の誘電体材料は典型的には、回転被覆（スピン・コーティング）過程により、約０．５μｍと２．５μｍとの間の範囲内の厚さに沈積される。
この代わりに、本出願人に譲渡された係属中の米国特許出願（出願人控え番号ＲＤ−２１７２１号）に記載されているように、不活性化層１６０は、誘電体材料のいくつかの層、例えば、窒化シリコンのような無機の誘電体材料の第１の層（図面に示していない）と、ポリイミドのような有機の誘電体材料で構成された第２の層とで構成されている。
【００２０】
不活性化層１６０を沈積した後、共通電極１７０（図３）が形成される。不活性化層１６０のうち、光センサ・アイランド１５０の上面の上方に配設されている部分が、例えば公知の写真製版技術を用いてパターン決めされて、フォトダイオードの接点区域１５９に対するバイア開口１６５を形成する。その後、共通電極１７０を沈積して、共通電極１７０が不活性化層１６０の上方に及びバイア開口１６５内に配設されて、接点区域１５９と電気的に接触するようにする。共通電極１７０は典型的には、酸化インジウム錫等のような光に対して実質的に透明な導電材料で構成されており、約０．０５μｍと０．５μｍとの間の範囲内の厚さにまで、スパッタリング過程で沈積される。共通電極１７０が形成されると、光センサ配列１２０の部品を形成するのに必要な製造工程が完了する。（本発明には関係ないが、光センサ配列の上にシンチレータを設けるというようなこの他の工程が、作像装置ウェーハ１００の製造を完了するためには必要である。）
本発明の他の一実施例では、光センサ・アイランド１５０をパターン決めした後に、キャップ層１４４を除去しない。この実施例では、キャップ層１４４は、組み立てられた装置内のソース・ドレイン金属層１４０の一部になったままである。
【００２１】
本発明の方法の他の実施例では、所望の低抵抗特性を有している別個に沈積した金属層を用いて、ＴＦＴ１３０の製造が完了した後に、別個のデータ線（図面に示していない）を形成する。この実施例では、ソース・ドレイン金属層１４０は典型的には、クロム等のような、所望のエッチ・ストッパ特性を有している導電材料の単一層で構成されている。この実施例のソース・ドレイン金属層１４０は、約５０ｎｍと５００ｎｍとの間の範囲内の厚さにまで、スパッタリング過程で沈積することが典型的である。特に断らない限り、作像装置の製造過程におけるその他の工程は、前に述べたところと同じである。
【００２２】
本発明の方法の更に他の実施例では、ソース・ドレイン金属層１４０は、光センサ・アイランド１４０を形成する際に用いられるエッチャントに対して抵抗力を有していない金属の単一層で構成されている。ＴＦＴ本体１３０に対するエッチング保護は、ソース・ドレイン金属層１４０を選択された厚さにまで沈積して、光センサ・アイランド１５０の形成が完了した後に、ソース電極１３７及びドレイン電極１３９を形成するためにパターン決めするのに十分なソース・ドレイン金属材料が残るようにすることによって行われる。この各々の電極は、所定の比較的低い抵抗を有するような十分な厚さを有している。典型的にはこの実施例では、ソース・ドレイン金属層１４０は、約２００ｎｍ〜２０００ｎｍの厚さに沈積されたモリブデンで構成されている。この厚さは、光センサ・アイランド１５０のエッチングで除去されるこの層の厚さが約９０％以下になるようにするのに十分な厚さである。ソース・ドレイン金属層１４０の残っている部分は、ソース電極１３７及びドレイン電極１３９を形成するようにパターン決めしたとき、光センサ配列の雑音が配列の特定の用途にとって許容し得るレベルに又はそのレベル未満に保たれるように、比較的低い抵抗値を有している。特に断らない限り、作像装置の製造過程におけるその他の工程は、これまで述べたところと同じである。
【００２３】
従って、本発明の方法は、従来の配列製造方法に比べて、１つの不活性化層と、２つのパターン決めする工程とを省略している。従来の方法では、光センサ・アイランドの形成前にＴＦＴの製造が完了しており、このため、光センサ・アイランドを製造する間、ＴＦＴを保護するために、ＴＦＴのみの上方に沈積された別個の不活性化層を必要としていた。この別個の不活性化層は、フォトダイオードとＴＦＴとの間の接触のために、ソース・ドレイン金属に対する所要の接点区域を設けるためにパターン決めしなければならない。本発明の方法で回避する２番目の写真製版工程は、（配列の外部の処理回路に対する接点に接続されている）接点フィンガに対するアドレス線の接続のため、配列構造の縁にバイア接点（図面に示していない）を作成する工程である。従来の配列製造方法では、２つの別個の不活性化層が存在するため、多数の不活性化層にバイア接点を形成するためには、別々のマスク工程を必要としていたが、本発明の単一の共通の不活性化層では、バイア接点を形成するために、１回の写真製版工程を用いることができるようになる。
【００２４】
図３に示すように、本発明に従って製造された作像装置の各々の画素は、ＴＦＴ１３０と光センサ・アイランド１５０の少なくとも若干の部分（共通電極１７０と接触している接点区域１５９を除いた部分）の両方の外面に隣接して（即ち、物理的に接触して）配設された単一の共通の不活性化層１６０を有している光センサ配列１２０で構成されている。更に、前に述べたように、本発明による光センサ配列は、ａ−Ｓｉがその下方にある光センサの底部の接点パッドと、この底部の接点パッドの全長にわたって接触するように配設された光センサ・アイランド１５０を提供しており、このため、ダイオードの漏れが生じ難い構造になっている。
【００２５】
本発明のある特徴のみを図面に示して説明したが、当業者には種々の改変及び変更が考えられよう。従って、特許請求の範囲は、本発明の要旨の範囲内に含まれるこのようなすべての改変及び変更を包括するものであることを承知されたい。
【図面の簡単な説明】
【図１】本発明による製造方法の１つの段階における放射作像装置の画素の一部の断面図である。
【図２】本発明による製造方法の後の段階における放射作像装置の画素の一部の断面図である。
【図３】本発明による製造方法で、光センサ配列が完成された段階における放射作像装置の画素の一部の他の断面図である。
【符号の説明】
１０５  基板
１１０  画素
１２０  光センサ配列
１３０  薄膜トランジスタ本体
１４０  ソース・ドレイン金属層
１６０  共通の不活性化層
【図１】
0003863923.tif 000002
【図２】
0003863923.tif 000003
【図３】
0003863923.tif 000004