(57)【特許請求の範囲】
【請求項１】
下から順にゲート電極、絶縁膜及び半導体薄膜を積層したボトムゲート構造の薄膜トランジスタを絶縁基板上に集積形成した薄膜半導体装置であって、
前記ゲート電極は、少なくともコンタクトを取る為に必要な導電性を備えた上層と、配線として必要な導電性を備えた下層とを重ねた多層構造を有し、
前記上層はＩＴＯ、ＴｉＮ又はＴｉＯＮの化合物膜、あるいはニクロムの合金膜からなり、前記上層はその熱伝導度が前記下層よりも低く、
前記半導体薄膜は、該絶縁膜を介して該ゲート電極及び該絶縁基板の上に延在した状態でエネルギー照射により再結晶化された多結晶構造を有することを特徴とする薄膜半導体装置。
【請求項２】
前記ゲート電極は、断面形状が台形になっていることを特徴とする請求項１記載の薄膜半導体装置。
【請求項３】
前記ゲート電極は、上層及び下層の少くとも一方が遮光性であることを特徴とする請求項１記載の薄膜半導体装置。
【請求項４】
下から順にゲート電極、絶縁膜及び半導体薄膜を積層したボトムゲート構造の薄膜トランジスタと、該薄膜トランジスタに接続する画素電極とを絶縁基板上に集積形成した薄膜半導体装置であって、
前記絶縁基板の表面には、平面的に見て該ゲート電極と隣接する様に、該絶縁基板よりも熱伝導性の大きな下地膜が形成されており、絶縁基板表面の熱伝導状態を一様化するとともに、
前記下地膜は該画素電極とは別に配されており、
前記半導体薄膜は、該絶縁膜を介して該ゲート電極及び該下地膜の上に延在した状態でエネルギー照射により再結晶化された多結晶構造を有することを特徴とする薄膜半導体装置。
【請求項５】
所定の間隙を介して接合した一対の絶縁基板と、該間隙に保持された電気光学物質とを備え、一方の絶縁基板には対向電極が形成され、他方の絶縁基板には下から順にゲート電極、絶縁膜及び半導体薄膜を積層したボトムゲート構造の薄膜トランジスタ及び画素電極が集積形成された表示装置であって、
前記ゲート電極は、少くともコンタクトを取る為に必要な導電性を備えた上層と、配線として必要な導電性を備えた下層とを重ねた多層構造を有し、
前記上層はＩＴＯ、ＴｉＮ又はＴｉＯＮの化合物膜、あるいはニクロムの合金膜からなり、前記上層はその熱伝導度が前記下層よりも低く、
前記半導体薄膜は、該絶縁膜を介して該ゲート電極及び該絶縁基板の上に延在した状態でエネルギー照射により再結晶化された多結晶構造を有することを特徴とする表示装置。
【請求項６】
所定の間隙を介して接合した一対の絶縁基板と、該間隙に保持された電気光学物質とを備え、一方の絶縁基板には対向電極が形成され、他方の絶縁基板には下から順にゲート電極、絶縁膜及び半導体薄膜を積層したボトムゲート構造の薄膜トランジスタ及び画素電極が集積形成された表示装置であって、
前記他方の絶縁基板の表面には、平面的に見て該ゲート電極と隣接する様に該絶縁基板よりも熱伝導性の大きな下地膜が形成されており、絶縁基板表面の熱伝導状態を一様化するとともに、
前記下地膜は該画素電極とは別に配されており、
前記半導体薄膜は、該絶縁膜を介して該ゲート電極及び該下地膜の上に延在した状態でエネルギー照射により再結晶化された多結晶構造を有することを特徴とする表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は多結晶シリコンなどを活性層とするボトムゲート型の薄膜トランジスタを絶縁基板上に集積形成した薄膜半導体装置に関する。より詳しくは、６００℃以下の低温プロセスで作成される多結晶シリコン薄膜トランジスタの構造に関する。
【０００２】
【従来の技術】
薄膜半導体装置は表示用としてアクティブマトリクス型液晶ディスプレイなどの駆動基板に好適であり、現在盛んに開発が進められている。薄膜トランジスタの活性層には多結晶シリコン又は非晶質シリコンが用いられる。特に、多結晶シリコン薄膜トランジスタは小型で高精細のアクティブマトリクス型カラー液晶表示装置が実現でき、注目を集めている。透明なガラスなどからなる絶縁基板上に画素スイッチング素子として薄膜トランジスタを形成する為、従来の半導体技術では電極材料や抵抗材料としてのみ活用されていた多結晶シリコン薄膜を活性層に利用する技術である。市場で求められる画像品位を実現する為の高密度設計が可能な高性能のスイッチング素子用薄膜トランジスタを実現できる唯一の技術である。これは同時に、従来外付けのＩＣを用いていた周辺回路部を画素アレイ部と同一基板上に同一プロセスで形成することも可能にした。非晶質シリコン薄膜トランジスタでは実現できなかった高精細でかつ周辺回路部一体型のアクティブマトリクス液晶ディスプレイが実現できる。
【０００３】
多結晶シリコンは非晶質シリコンに比べキャリア移動度が大きい為、多結晶シリコン薄膜トランジスタの電流駆動能力が高くなり、高速駆動が必要な水平走査回路及び垂直走査回路などの周辺回路部を画素スイッチング用の薄膜トランジスタと同一基板上に同時に作り込むことができる。従って、表示用薄膜半導体装置から外部に取り出す信号線の本数を大幅に削減することができる。又、Ｎチャネル型及びＰチャネル型の薄膜トランジスタを集積形成したＣＭＯＳ回路をオンチップ化でき、レベルシフト回路の内蔵が可能になりタイミング系信号の低電圧駆動ができる。
【０００４】
薄膜トランジスタのデバイス技術及びプロセス技術としては、従来から１０００℃以上の処理温度を採用した高温プロセス技術が確立されている。この高温プロセスの特徴は、石英など高耐熱性基板の上に成膜された半導体薄膜を固相成長により改質する点である。固相成長法は１０００℃以上の温度で半導体薄膜を熱処理する方法であり、成膜段階では微小なシリコン結晶の集合である多結晶シリコンに含まれる一個一個の結晶粒を大きくする。この固相成長法により得られた多結晶シリコンは１００ｃｍ2 ／ｖ．ｓ程度の高いキャリア移動度が得られる。この様な高温プロセスを実施する為には耐熱性に優れた基板の採用が必須であり、従来から高価な石英などを用いていた。しかしながら、石英は製造コスト低減化の観点からは不利である。
【０００５】
上述した高温プロセスに代えて、６００℃以下の処理温度を採用した低温プロセスが開発されている。薄膜半導体装置の製造工程を低温プロセス化する方法の一環として、レーザビームを用いたレーザアニールが注目を集めている。これは、ガラスなどの低耐熱性絶縁基板上に成膜された非晶質シリコンや多結晶シリコンなど非単結晶性の半導体薄膜にレーザビームを照射して局部的に加熱溶融した後、その冷却過程で半導体薄膜を結晶化するものである。この結晶化した半導体薄膜を活性層（チャネル領域）として多結晶シリコン薄膜トランジスタを集積形成する。結晶化した半導体薄膜はキャリアの移動度が高くなる為、ある程度薄膜トランジスタを高性能化できる。
【０００６】
ところで、薄膜トランジスタは従来トップゲート型の構造が主流である。トップゲート構造は絶縁基板の上に半導体薄膜を成膜し、更にゲート絶縁膜を介して上方にゲート電極を形成する。低温プロセスでは低コストの大型ガラス板を絶縁基板に使用する。このガラス板にはＮａなどの不純物金属が多く含まれている為、薄膜トランジスタを駆動する電圧に応じてＮａなどが局在化する。その電界によって薄膜トランジスタの特性が変動するという信頼性上の問題がある。これに対し、近年低温プロセスに適したボトムゲート型の構造が開発されている。これは、ガラス板などの絶縁基板上に金属膜などからなるゲート電極を配置し、その上にゲート絶縁膜を介して半導体薄膜を形成している。ゲート電極がガラス板中の電界を遮蔽する効果があり、構造的な観点から信頼性上トップゲート型に比べボトムゲート型の方が優れている。因みに、図７にボトムゲート型とトップゲート型の薄膜トランジスタの信頼性を比較したデータを示す。このデータは薄膜トランジスタでＣＭＯＳリングオシレータを作成し、１２０℃の温度条件下で発振周波数の変化を経時的に測定したものである。図７のグラフから明らかな様に、ボトムゲート型の方がトップゲート型に比べて動作特性が安定している。
【０００７】
【発明が解決しようとする課題】
しかしながら、ボトムゲート構造はレーザアニールによる結晶化を行う時に大きな問題がある。再結晶化する半導体薄膜は、概ねチャネル領域となる部分がゲート電極の直上に位置し、ソース領域及びドレイン領域となる部分はガラス板上にある。この為、レーザビームの照射によりエネルギーを与えた時、ガラス板上と金属ゲート電極上では熱の伝導状態や放散状態に相違が出てくる。よって、最適なレーザエネルギーがチャネル領域とソース領域及びドレイン領域で異なる為、大きなキャリア移動度が得られる最適エネルギーでのレーザ照射ができなくなる。即ち、レーザアニールによる再結晶化を行う場合、金属ゲート電極上の半導体薄膜とガラス板上の半導体薄膜の両者に同時にレーザビームを照射する訳であるが、一旦溶融化して冷却過程で固化する間に、金属ゲート電極上では熱がゲート配線を伝わって水平方向に放散する為、比較的短時間に固化する。この為、金属ゲート電極上とガラス板上とでは再結晶化した半導体薄膜の結晶粒が異なり、キャリア移動度が均一でなくなる。極端に言うと、金属ゲート電極上の半導体薄膜の結晶粒径を大きくしようとすると、ガラス板上の半導体薄膜は照射エネルギーが高くなり過ぎて蒸発することがある。逆に、ガラス板上の半導体薄膜の結晶状態を正常にしようとすると、金属ゲート電極上の半導体薄膜は結晶粒径が小さくなってしまう。これが、従来のボトムゲート構造の解決すべき課題となっている。
【０００８】
【課題を解決する為の手段】
上述した従来の技術の課題を解決する為に以下の手段を講じた。本発明によれば、薄膜半導体装置は基本的な構成として、下から順にゲート電極、絶縁膜及び半導体薄膜を積層したボトムゲート構造の薄膜トランジスタを絶縁基板上に集積形成したものである。特徴事項として、前記ゲート電極は、少くともコンタクトを取る為に必要な導電性を備えた上層と、配線として必要な導電性を備えた下層とを重ねた多層構造を有する。前記上層はＩＴＯ、ＴｉＮ又はＴｉＯＮの化合物膜、あるいはニクロムの合金膜からなり、前記上層はその熱伝導度が前記下層よりも低い。前記半導体薄膜は、該絶縁膜を介して該ゲート電極及び該絶縁基板の上に延在した状態でエネルギー照射により再結晶化された多結晶構造を有する。好ましくは、前記ゲート電極は断面形状が台形になっている。又好ましくは、前記ゲート電極は、上層及び下層の少くとも一方が遮光性である。
【０００９】
本発明の他の側面によれば、下から順にゲート電極、絶縁膜及び半導体薄膜を積層したボトムゲート構造の薄膜トランジスタと、該薄膜トランジスタに接続する画素電極とを絶縁基板上に集積形成した薄膜半導体装置において、前記絶縁基板の表面には、平面的に見て該ゲート電極と隣接する様に該絶縁基板よりも熱伝導性の大きな下地膜が形成されており、絶縁基板表面の熱伝導状態を一様化するとともに、前記下地膜は該画素電極とは別に配されていることを特徴とする。この場合、前記半導体薄膜は、該絶縁膜を介して該ゲート電極及び該下地膜の上に延在した状態でエネルギー照射により再結晶化された多結晶構造を有する。
【００１０】
本発明の第１側面によれば、ゲート電極を積層構造とし、比較的熱伝導度が低く且つコンタクトを取る為に必要な導電性を備えた上層を形成している。これにより、ゲート電極の上と絶縁基板の上とで熱伝導状態の差を少くしている。これにより、レーザエネルギーの最適化が可能になり、高品質の多結晶半導体薄膜を得ることができる。又、熱伝導度が低い場合これに応じて電気伝導度も低くなることが一般的である。これは、ゲート配線としては不利な条件である。そこで、本発明では配線として必要な導電性を備えた下層を設けることで低抵抗化を図っている。以上の様に、絶縁基板の全面に渡って熱分布を均一化する為には、ゲート電極として用いる導体材料の熱伝導度を小さくすればよい。但し、ゲート配線としては抵抗率はできるだけ小さい方がよい。この２つの物性は相反するものであるから、本発明の第１側面ではゲート電極を二層構造として上層及び下層の物性の良い所を利用する。又、本発明の第２側面によれば、平面的に見てゲート電極と隣接する様に熱伝導性の下地膜が形成されており、絶縁基板表面の熱伝導状態を一様化している。これにより、レーザアニールによる半導体薄膜の再結晶化が均一に行え、レーザビーム照射条件の最適化が可能になる。
【００１１】
【発明の実施の形態】
以下図面を参照して本発明の実施形態を詳細に説明する。
図１は本発明に係る半導体薄膜の第１実施形態を示す模式的な部分断面図である。図示する様に、本薄膜半導体装置は下から順にゲート電極５、絶縁膜４及び半導体薄膜２を積層したボトムゲート構造の薄膜トランジスタ３をガラスなどからなる絶縁基板１上に集積形成したものである。本薄膜半導体装置はアクティブマトリクス型表示装置の駆動基板に用いられている。この為、薄膜トランジスタ３には画素電極１４が接続されている。又、薄膜トランジスタ３は信頼性を高める為、ダブルゲート構造となっている。但し、本発明はこれに限られるものではなくシングルゲート構造の薄膜トランジスタにも適用可能であることは言うまでもない。表示装置を組み立てる場合には、所定の間隙を介して一方の絶縁基板６０に他方の絶縁基板１を接合する。一方の絶縁基板６０はガラスなどからなり、その表面にはあらかじめ対向電極６１が形成されている。両基板６０，１の間隙には電気光学物質として例えば液晶５０が保持される。
【００１２】
本発明の特徴事項として、ゲート電極５は少くとも上層５ａと下層５ｂとを重ねた多層構造を有している。上層５ａは比較的熱伝導度が低く且つコンタクトを取る為に必要な導電性を備えている。具体的には、ＩＴＯ膜，ＴｉＮ膜，ＴｉＯＮ膜などの化合物膜、あるいはニクロムなどの合金膜が用いられる。その膜厚は例えば５０〜３００ｎｍ程度である。一方、下層５ｂは比較的熱伝導度が高く且つ配線として必要な導電性を備えている。例えば、Ｗ，Ｃｒ，Ｍｏ，Ｔｉなどの低抵抗高融点金属膜を用いる。この膜厚は５０〜２００ｎｍの範囲にあり、例えば１００ｎｍに設定する。ゲート電極５はゲート配線（図示せず）から延設されている。一般に、ゲート配線はゲート電極５と同一の多層構造を有し、コンタクトホール（図示せず）を介して他の回路部（図示せず）に接続する。この関係で、上層５ａは少くともコンタクトを取る為に必要な導電性を備えており、下層５ｂは配線として必要な導電性を備えている。ゲート電極５は断面形状が台形になっている。端面の傾斜角は４５度以下であり、好ましくは５度〜１５度の範囲にある。この台形形状はゲート電極５より上方に形成される膜の断切れを防止する為に有効である。又、ゲート電極５は上層５ａ及び下層５ｂの少くとも一方が遮光性を備えており、全体としてゲート電極５は不透明である。これにより、絶縁基板１の裏面から入射する光による薄膜トランジスタ３の電流リークなどを抑制している。
【００１３】
ゲート電極５はＳｉＯ2 などからなる絶縁膜４により被覆されている。絶縁膜４の上には多結晶シリコンなどからなる半導体薄膜２が成膜されている。半導体薄膜２の上には各ゲート電極５と整合する様にストッパ６がパタニング形成されている。ストッパ６の直下に位置する半導体薄膜２の部分がチャネル領域となる。又、半導体薄膜２には不純物が高濃度で注入されたソース領域７及びドレイン領域８が形成されている。更に、不純物が低濃度で注入されたＬＤＤ領域７１，７８，８１も形成されている。係る構成を有する薄膜トランジスタ３はＳｉＯ2 などからなる層間膜９により被覆されている。層間膜９の上には信号配線１０がパタニング形成されており、コンタクトホールを介して薄膜トランジスタ３のソース領域７に電気接続している。この信号配線１０はＭｏなどからなる上層金属膜１０ａとＡｌなどからなる下層金属膜１０ｂの二層構造となっている。同様に、ドレイン領域８側にも接続用の配線１０がパタニング形成されている。これらの配線１０はパシベーション膜１１を間にして平坦化膜１２により被覆されている。平坦化膜１２の上にはＩＴＯなどからなる画素電極１４がパタニング形成されている。この画素電極１４は平坦化膜１２に開口したコンタクトホール及び接続用の配線１０を介して薄膜トランジスタ３のドレイン領域８に電気接続している。
【００１４】
図２を参照して、図１に示した薄膜半導体装置の製造方法を詳細に説明する。尚図を見やくする為、ゲート電極は一個のみを示してある。まず（Ａ）に示す様に、ガラスなどからなる絶縁基板１の上に下層５ｂをスパッタ法で全面的に形成する。この下層５ｂは低抵抗であることが好ましく、更には高融点であることが望ましいので、一般的にＷ，Ｃｒ，Ｍｏ，Ｔｉなどの金属膜を用いる。膜厚は約１００ｎｍである。一般的には、５０〜２００ｎｍの膜厚範囲に入ればよい。下層５ｂの上に連続的又は不連続的に、上層５ａをスパッタ法などで全面的に成膜する。この上層５ａが本発明の特徴要素となっている。上層５ａは低抵抗である必要はあまりないが、熱伝導の小さい材料を使う。但し、上層５ａは配線としては不適当であってもコンタクトを取る為に必要な導電性は備えている必要がある。上層５ａは、例えばＩＴＯ膜、ＴｉＮ膜、ＴｉＯＮ膜などの化合物膜あるいはニクロムなどの合金膜が用いられる。膜厚は比較的厚い方がよく、大体５０〜３００ｎｍの範囲に設定される。
【００１５】
次に（Ｂ）に示す様に、上層５ａ及び下層５ｂを重ねた多層膜を例えば等方性のドライエッチングでパタニングし、ゲート電極５に加工する。等方性のドライエッチングを行うことにより、ゲート電極５の断面形状を台形に加工することができる。即ち、ゲート電極５の端面は５度〜１５度の範囲でテーパーが付けられる。
【００１６】
（Ｃ）に示す様に、例えばプラズマＣＶＤ法（ＰＥ−ＣＶＤ法）でＳｉＯ2 を例えば１００〜２００ｎｍの厚みで堆積し、ゲート電極５を被覆する絶縁膜４とする。更にその上に、非晶質シリコンを例えば２０〜６０ｎｍの厚みで堆積して半導体薄膜２を設ける。同一の成膜チャンバで真空を破らずに絶縁膜４及び半導体薄膜２を連続成長させることができる。ここで、絶縁基板１を例えば４００℃の温度まで加熱する。ＰＥ−ＣＶＤ法で成膜した非晶質シリコンの半導体薄膜２には約１０％の水素が含まれており、４００℃の熱処理でこの水素は脱離する。この後、例えば波長３０８ｎｍのＸｅＣｌエキシマレーザ光を照射して半導体薄膜２の再結晶化を図る。レーザ光のエネルギーによって非晶質シリコンが溶融し、固まる時に多結晶シリコンとなる。この固まる時の時間によって結晶性（主に結晶粒径、グレインサイズ）が決められる。本発明では、ゲート電極５の上層５ａとして比較的熱伝導性の小さな材料を用いており、その分水平方向の熱拡散が少くなり、溶融してから固まるまでのスピードが遅くなる。これにより、実用的に見て十分大きな結晶粒径を有する多結晶シリコンが得られる。又、ゲート電極５は台形形状に加工されている為、段差部における半導体薄膜２の断切れを防止することが可能である。
【００１７】
（Ｄ）に示す様に、半導体薄膜２の上にＳｉＯ2 をＰＥ−ＣＶＤ法で堆積する。ここで裏面露光技術を使ってＳｉＯ2 をパタニングし、ストッパ６に加工する。即ち、遮光性を有するゲート電極５をマスクとして裏面露光を行うことによりセルフアライメントでゲート電極５に整合したストッパ６を得ることができる。ここで、ストッパ６をマスクとしてイオンドーピング法により不純物（例えばリン）を比較的低濃度で半導体薄膜２に注入する。更に、ストッパ６とその周辺をフォトレジストで被覆した後、比較的高濃度で不純物（例えばリン）をイオンドーピング法により半導体薄膜２に注入する。これにより、ソース領域７及びドレイン領域８が形成される。又、レジストで被覆された半導体薄膜２の部分には比較的低不純物濃度のＬＤＤ領域７１，８１が残される。この後、不要になったフォトレジストは除去される。イオンドーピング法はプラズマ状態のイオンを一気に電界加速して半導体薄膜２にドーピングするものであり、短時間で処理できる。
【００１８】
最後に（Ｅ）に示す様に、ドーピングされた原子を活性化する為に再度レーザ光を照射する。再結晶化と同一方法であるが、結晶を大きくする必要がない為弱いエネルギーで十分である。この後、配線間の絶縁の為にＳｉＯ2 を堆積して層間膜９とする。この層間膜９にコンタクトホールを開口した後、金属アルミニウムなどをスパッタで堆積し、所定の形状にパタニングして配線１０に加工する。以下、表示用の薄膜半導体装置を製造する場合には、必要に応じてパシベーション膜、平坦化膜及び画素電極を形成する。
【００１９】
図３は、レーザアニール時における半導体薄膜の温度変化を模式的に表わしたものである。レーザアニールでは、例えばエキシマレーザ光がパルス的に照射される。パルス照射と共に半導体薄膜を構成するシリコン（Ｓｉ）の温度は急激に上昇し、融点を超える。この後しばらく定常状態を保った後、パルス照射の終了と共にＳｉの温度は室温まで徐々に低下する。この時、一旦溶融したシリコンが固化し、多結晶状態が得られる。冷却過程は下地のゲート電極の熱伝導性に依存している。曲線（１）に示す様に、ゲート電極が従来の単層金属膜からなる場合、シリコンの温度は急激に低下する。一方、曲線（３）に示す様に、ガラスなどからなる絶縁基板上のシリコンは比較的緩慢に冷却化する。これは、ガラスの熱伝導性が金属などに比べ低い為である。曲線（２）は本発明に従ってゲート電極の上層を比較的熱伝導度の低い材料で構成した場合の冷却カーブを表わしている。グラフから明らかな様に、この冷却曲線（２）は冷却曲線（３）に近づいている。即ち、本発明によれば、ガラス上のシリコンとゲート電極上のシリコンが溶融してから固まるまでの時間差を小さくすることができる。これにより、下地の相違に係わらずほぼ均一な結晶状態のシリコンを得ることができ、レーザアニールの条件を最適化することが容易である。
【００２０】
図４はゲート電極５の形成方法の他の実施例を示す工程図である。（Ａ）に示す様に、ガラスなどからなる絶縁基板１の上に下層５ｂとなる金属膜をスパッタリングする。例えば、金属膜としてＴｉを２００ｎｍの厚みで形成する。次に（Ｂ）に示す様に、下層５ｂをゲート電極の形状にパタニングする。更に（Ｃ）に示す様に、下層５ｂの表面を改質して、上層５ａを設ける。即ち、下層５ｂを窒素雰囲気中で熱処理することにより、ＴｉＮからなる上層５ａが形成される。この様にして、上層５ａと下層５ｂを重ねた多層構造を有するゲート電極５が得られる。以下の工程は、図２と同様である。
【００２１】
図５は本発明に係る薄膜半導体装置の第２実施形態を示す模式的な部分断面図である。図１に示した第１実施形態と対応する部分には対応する参照番号を付して理解を容易にしている。本実施形態でも、下から順にゲート電極５、絶縁膜４及び半導体薄膜２を積層したボトムゲート構造の薄膜トランジスタ３を絶縁基板１上に集積形成している。特徴事項として、ガラスなどからなる絶縁基板１の表面には、平面的に見てゲート電極５と隣接する様に熱伝導性の下地膜２０が形成されており、絶縁基板１表面の熱伝導状態を一様化している。この関係で、ゲート電極５はＣｒ，Ｍｏ，Ｔａなどの単層金属膜となっている。一方、下地膜２０はＩＴＯなどの透明導電膜からなる。半導体薄膜２は絶縁膜４を介してゲート電極５及び下地膜２０の上に延在した状態で、レーザ光などのエネルギー照射により再結晶化された多結晶構造を有する。以上の様に、本実施形態では、ボトムゲート型の薄膜トランジスタにおいて、半導体薄膜２をレーザアニールで再結晶化処理する場合、熱分布を均一にする為ゲート電極５の回りにガラスよりも大きな熱伝導性を有する下地膜２０を設けている。これにより、良質の多結晶構造を得ることができる。
【００２２】
図６は本発明に係る薄膜半導体装置を駆動基板として組み立てられたアクティブマトリクス型液晶表示装置の一例を示す模式的な斜視図である。この表示装置は駆動基板１と対向基板６０との間に液晶などからなる電気光学物質５０を保持した構造となっている。駆動基板１には画素アレイ部と周辺回路部とが集積形成されている。周辺回路部は垂直走査回路４１と水平走査回路４２とに分かれている。又、駆動基板１の上端側には外部接続用の端子電極４７も形成されている。各端子電極４７は配線４８を介して垂直走査回路４１及び水平走査回路４２に接続している。画素アレイ部には互いに交差するゲート配線４３と信号配線１０が形成されている。ゲート配線４３は垂直走査回路４１に接続し、信号配線１０は水平走査回路４２に接続している。両配線４３，１０の交差部には画素電極１４とこれを駆動する薄膜トランジスタ３とが形成されている。一方、対向基板６０の内表面には図示しないが対向電極が形成されている。
【００２３】
【発明の効果】
以上説明したように、本発明の第１側面によれば、ゲート電極は比較的熱伝導度が低く且つコンタクトを取る為に必要な導電性を備えた上層と、比較的熱伝導度が高く且つ配線として必要な導電性を備えた下層とを重ねた多層構造を有している。係る構成により、半導体薄膜は絶縁膜を介してゲート電極及び絶縁基板の上に延在した状態でエネルギー照射を受け、均一且つ最適に再結晶化された多結晶構造を呈することが可能になる。又、本発明の第２側面によれば、絶縁基板の表面には平面的に見てゲート電極と隣接する様に熱伝導性の下地膜が形成されており、絶縁基板表面の熱伝導状態を一様化している。半導体薄膜は絶縁膜を介してゲート電極及び下地膜の上に延在した状態でエネルギー照射を受け、均一且つ最適に再結晶化された多結晶構造が得られる。
【図面の簡単な説明】
【図１】本発明に係る薄膜半導体装置の第１実施形態を示す部分断面図である。
【図２】第１実施形態の製造方法を示す工程図である。
【図３】レーザアニール処理時における半導体薄膜の温度変化を示すグラフである。
【図４】本発明に係る薄膜半導体装置の製造方法の他の例を示す工程図である。
【図５】本発明に係る薄膜半導体装置の第２実施形態を示す部分断面図である。
【図６】本発明に係る薄膜半導体装置を用いて組み立てられたアクティブマトリクス表示装置の一例を示す模式的な斜視図である。
【図７】ボトムゲート型薄膜トランジスタ及びトップゲート型薄膜トランジスタの信頼性を比較したグラフである。
【符号の説明】
１・・・絶縁基板、２・・・半導体薄膜、４・・・絶縁膜、５・・・ゲート電極、７・・・ソース領域、８・・・ドレイン領域、９・・・層間膜、１０・・・信号配線、１４・・・画素電極、２０・・・下地膜
【図１】
0003864476.tif 000002
【図２】
0003864476.tif 000003
【図３】
0003864476.tif 000004
【図４】
0003864476.tif 000005
【図５】
0003864476.tif 000006
【図６】
0003864476.tif 000007
【図７】
0003864476.tif 000008