(57)【特許請求の範囲】
【請求項１】
（ａ）ｐ型またはｎ型のいずれか一方の導電型の高不純物濃度の半導体基板上に該一方の導電型と同じ導電型で所望の不純物濃度の半導体層である第１のエピタキシャル層を成長し、
（ｂ）該第１のエピタキシャル層において、前記一方の導電型と異なる他方の導電型の半導体領域を設けることにより形成されるｐｎ接合の曲率部の外周で、前記ｐｎ接合により形成される空乏層を覆う範囲の少なくとも一部に前記所望の不純物濃度より不純物濃度が低い前記一方の導電型の低濃度の不純物領域を形成し、
（ｃ）前記第１のエピタキシャル層上に前記一方の導電型と同じ導電型で前記所望の不純物濃度の半導体層である第２のエピタキシャル層を成長し、
（ｄ）該第２のエピタキシャル層の所望の位置に前記他方の導電型の半導体領域を形成する
ことを特徴とする半導体装置の製法。
【請求項２】
（ａ’）ｐ型またはｎ型のいずれか一方の導電型の高不純物濃度の半導体基板上に該一方の導電型と同じ導電型で所望の不純物濃度の半導体層である第１のエピタキシャル層を成長し、
（ｂ’）該第１のエピタキシャル層において、前記一方の導電型と異なる他方の導電型の半導体領域を設けることにより形成されるｐｎ接合の曲率部の外周で、該ｐｎ接合の底面側にかけて前記ｐｎ接合により形成される空乏層を覆う範囲の少なくとも一部に前記所望の不純物濃度より不純物濃度が低い前記一方の導電型の低濃度の不純物領域を形成し、
（ｃ’）前記第１のエピタキシャル層上に前記一方の導電型と同じ導電型で前記所望の不純物濃度の半導体層である第２のエピタキシャル層を成長し、
（ｅ）該第２のエピタキシャル層において、前記他方の導電型の半導体領域を設けることにより形成されるｐｎ接合の曲率部から表面側にかけての外周で、前記ｐｎ接合により形成される空乏層を覆う範囲の少なくとも一部に前記所望の不純物濃度より不純物濃度が低い前記一方の導電型の低濃度の不純物領域を形成し、
（ｆ）前記第２のエピタキシャル層上に前記一方の導電型と同じ導電型で前記所望の不純物濃度の半導体層である第３のエピタキシャル層を成長し、
（ｇ）該第３のエピタキシャル層の所定の位置に前記他方の導電型の半導体領域を形成する
ことを特徴とする半導体装置の製法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ｐｎ接合を有する半導体装置の製法に関する。さらに詳しくは、バルク抵抗を増大させることなくｐｎ接合の降伏電圧を向上させた半導体装置の製法に関する。
【０００２】
【従来の技術】
従来、ダイオード、バイポーラトランジスタなどのｐｎ接合を有する半導体装置のｐｎ接合部はたとえば、図５に示すように不純物濃度がＮB のｎ型の半導体層２１の上に設けられた絶縁膜２２に窓２２ａが形成され、該窓２２ａからｐ形不純物が拡散されてｐ型領域２４が形成され、ｎ型半導体層２１との境界面にｐｎ接合２５が形成されている。
【０００３】
このｐｎ接合を有する半導体装置に、ある一定値以上の逆方向の電圧が印加されるとブレークダウンを起す。このブレークダウン電圧（降伏電圧）は、概して、できうる限り高い値の方が半導体装置の耐圧に係る定格を広くとることができるため望ましく、半導体装置においてｐｎ接合の降伏電圧はできるだけ高くする工夫がなされている。
【０００４】
従来の半導体装置では、ｐｎ接合の降伏電圧を増大させるための主な手段として、バルクの半導体層であるｎ型半導体層２１の不純物濃度ＮB を小さく、すなわち比抵抗ρB を大きくする方法が行なわれている。しかし半導体層２１の比抵抗を余り大きくするとバルク抵抗（図６のＲ参照）が大きくなり電気特性を低下させるため、限界がある。
【０００５】
ところでｐｎ接合の降伏電圧ＶBRはｐｎ接合が平面接合部（たとえば図５のＡ参照）、円筒形接合部（たとえば図５のＢ参照）、球形接合部（たとえば図５のＣ参照）などの接合状態によって変り、それぞれの降伏電圧を順にＶBR1 、ＶBR2 、ＶBR3 とし、バルク半導体層の不純物濃度ＮB の関数で、曲率により定まる定数をそれぞれＫ1 （ＮB ）、Ｋ2 （ＮB ）とすると、階段接合のばあい
【０００６】
【数１】
0003863194.tif 000002
【０００７】
で表わされる。
【０００８】
このＫ1 （ＮB ）とＫ2 （ＮB ）は１＞Ｋ1 （ＮB ）＞Ｋ2 （ＮB ）となり、この半導体装置のｐｎ接合の降伏電圧ＶBRは一番耐圧の低い球形接合部であるＶBR3 の値で規制される。
【０００９】
前記Ｋ1 （ＮB ）、Ｋ2 （ＮB ）は接合曲率効果により生じるｐｎ降伏電圧に影響を与えるパラメータである。そこで降伏電圧を上げるため、前記のＡＫ2 （ＮB ）を大きくするか不純物濃度ＮB を小さく（比抵抗ρB を大きく）する必要がある。しかし、不純物濃度を小さくすると、バルク抵抗が増大し、電気特性が低下するという問題があることは前述のとおりである。
【００１０】
一方、ｐｎ接合の降伏電圧はｐｎ接合に形成される空乏層２６（図６参照）の幅が広い程高くなることが知られている。この空乏層２６の幅Ｗは、階段接合のばあい
【００１１】
【数２】
0003863194.tif 000003
【００１２】
で与えられることが知られている。ここで、εS は半導体材料の誘電率、Ｖp は印加電圧、ｑは電荷量、ＮB はバルク半導体層の不純物濃度（ａｔｏｍ／ｃｍ3 ）である。すなわち、空乏層の幅Ｗはバルク半導体層の不純物濃度の平方根に逆比例し、この面からも不純物濃度ＮB が小さい方が好ましい。
【００１３】
【発明が解決しようとする課題】
前述のように、半導体装置のｐｎ接合の降伏電圧を高くするためには、バルク半導体層の比抵抗を大きくすることが好ましいが、バルク半導体層の比抵抗を余り大きくするとバルク抵抗が増大して電気特性が低下し、両者を満足させることができないという問題がある。
【００１４】
本発明はこのような問題を解決し、バルク抵抗が増大して電気特性を低下させることなく、降伏電圧に最も弱いｐｎ接合の曲率部の空乏層幅を広げることにより降伏電圧を向上させた半導体装置の製法を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明の半導体装置の製法は、（ａ）ｐ型またはｎ型のいずれか一方の導電型の高不純物濃度の半導体基板上に該一方の導電型と同じ導電型で所望の不純物濃度の半導体層である第１のエピタキシャル層を成長し、
（ｂ）該第１のエピタキシャル層において、前記一方の導電型と異なる他方の導電型の半導体領域を設けることにより形成されるｐｎ接合の曲率部の外周で、前記ｐｎ接合により形成される空乏層を覆う範囲の少なくとも一部に前記所望の不純物濃度より不純物濃度が低い前記一方の導電型の低濃度の不純物領域を形成し、
（ｃ）前記第１のエピタキシャル層上に前記一方の導電型と同じ導電型で前記所望の不純物濃度の半導体層である第２のエピタキシャル層を成長し、
（ｄ）該第２のエピタキシャル層の所望の位置に前記他方の導電型の半導体領域を形成する
ことを特徴とする。
【００１８】
本発明の半導体装置の製法は、また、（ａ’）ｐ型またはｎ型のいずれか一方の導電型の高不純物濃度の半導体基板上に該一方の導電型と同じ導電型で所望の不純物濃度の半導体層である第１のエピタキシャル層を成長し、
（ｂ’）該第１のエピタキシャル層において、前記一方の導電型と異なる他方の導電型の半導体領域を設けることにより形成されるｐｎ接合の曲率部の外周で、該ｐｎ接合の底面側にかけて前記ｐｎ接合により形成される空乏層を覆う範囲の少なくとも一部に前記所望の不純物濃度より不純物濃度が低い前記一方の導電型の低濃度の不純物領域を形成し、
（ｃ’）前記第１のエピタキシャル層上に前記一方の導電型と同じ導電型で前記所望の不純物濃度の半導体層である第２のエピタキシャル層を成長し、
（ｅ）該第２のエピタキシャル層において、前記他方の導電型の半導体領域を設けることにより形成されるｐｎ接合の曲率部から表面側にかけての外周で、前記ｐｎ接合により形成される空乏層を覆う範囲の少なくとも一部に前記所望の不純物濃度より不純物濃度が低い前記一方の導電型の低濃度の不純物領域を形成し、
（ｆ）前記第２のエピタキシャル層上に前記一方の導電型と同じ導電型で前記所望の不純物濃度の半導体層である第３のエピタキシャル層を成長し、
（ｇ）該第３のエピタキシャル層の所定の位置に前記他方の導電型の半導体領域を形成する
という方法によってもなされる。このばあいｐｎ接合の降伏電圧を向上させるという効果をさらに確実なものとできる。
【００１９】
【作用】
本発明によれば、ｐｎ接合の曲率部の外周の半導体層の不純物濃度を該半導体層の他の部分の不純物濃度より低くしているため、前述の式（４）より曲率部での空乏層の幅が広くなる。その結果、曲率部の降伏電圧が高くなり、式（３）のＫ2 （ＮB ）が小さいため、曲率部で一番低くなる降伏電圧を向上させることができ、半導体装置全体としての降伏電圧を向上させることができる。
【００２０】
一方、半導体層のバルク抵抗は主として平面接合部の下の半導体層の比抵抗できまるため、曲率部外周の不純物濃度には殆ど影響せず、バルク抵抗が大きくなって電気的特性が低下することはない。
【００２１】
【実施例】
つぎに図面を参照しながら本発明の半導体装置の製法について説明する。図１は本発明の半導体装置の製法の一実施例により製造した半導体装置のｐｎ接合部の断面説明図、図２はその製造工程を示す図、図３は本発明の半導体装置の製法の他の実施例により製造した半導体装置のｐｎ接合部の断面説明図、図４はその製造工程を示す図である。
【００２２】
本発明の製法によりえられる半導体装置は、たとえばそのｐｎ接合部の断面説明図を図１に示すように、ｐ型またはｎ型のいずれか一方の導電型（以下、ｎ型で説明する）の半導体層１ｂに他方の導電型（以下、ｐ型で説明する）の半導体領域２が拡散などの不純物導入により設けられてｐｎ接合３がその両者の界面に形成されている。本発明では、ｐｎ接合３の曲率部３ａの周囲のｎ型半導体層１ｂに低不純物濃度のｎ- 型である低濃度の不純物領域１ｃが形成されていることに特徴がある。低濃度の不純物領域１ｃの不純物濃度は半導体装置の特性にもよるが、通常は半導体層１ｂの不純物濃度の１／５〜１／１０程度にされる。なお１ａはｎ+ 型の半導体基板である。
【００２３】
ｐｎ接合３部には空乏層４が形成されるが、空乏層４は前述の式（４）により説明したように、バルク半導体層１ｂの不純物濃度ＮB の平方根に逆比例する。本発明ではバルク半導体層であるｎ型の半導体層１ｂ内に同じ導電型の低濃度の不純物領域１ｃが設けられている。そのため、低濃度の不純物領域１ｃが設けられている近辺では空乏層４の幅は拡がり、ｐｎ接合３の曲率部３ａの周囲で空乏層４の幅が拡がっている。すなわち、前述の式（３）より降伏電圧が最も低くなるｐｎ接合３の曲率部３ａでの空乏層４の幅が拡がることにより降伏電圧が上昇することになり、半導体装置全体としての降伏電圧を円筒形接合部での降伏電圧以上まで上昇させることができる。また後述する実施例のように、低濃度の不純物領域１ｃの効果をさらに確実なものとする構造を採用することにより、半導体装置全体の降伏電圧をｐｎ接合の平面接合部の降伏電圧近くまで上昇させることができる。
【００２４】
一方、半導体層のｐｎ接合による電流路はｎ+ 型半導体基板１ａ側に形成されるため、バルク抵抗として影響する半導体層１ｂの抵抗はｐ型半導体領域２の下側に形成されているｎ型半導体層１ｂ、すなわち、ｐｎ接合３の平面接合部の下側の部分の半導体層１ｂが寄与することになる。この平面接合部の下側の半導体層１ｂには低濃度の不純物領域が形成されていないため、バルク抵抗が大きくなって電気特性が低下するということは生じない。
【００２５】
実施例１
つぎに本発明の半導体装置のｐｎ接合部の製法を図２の工程断面図を参照しながら説明する。
【００２６】
まず不純物濃度が概略１０19／ｃｍ3 程度の半導体基板１ａ上に不純物濃度が概略１０15／ｃｍ3 程度のｎ型半導体をたとえば１０μｍ程度の厚さ成長し、第１のエピタキシヤル層Ｅｐｉ１からなるｎ型半導体層１ｂを形成する（図２（ａ）参照）。
【００２７】
つぎにｎ型半導体層１ｂ上に酸化シリコンやチッ化シリコンなどからなるマスク５をＣＶＤ法などにより形成し、ｐｎ接合を形成するためのｐ型領域２を形成する場所の外周に開口部５ａを形成する（図２（ｂ）参照）。この開口部５ａの位置は、ｐ型領域２の外周に対して、ｎ型半導体層１ｂの不純物濃度による空乏層幅との関連により決められるが、たとえばｎ型半導体層１ｂの不純物濃度が、１０15／ｃｍ3 のばあいは、概略２５μｍ程度の幅で設けられる。つぎにボロンなどのｐ型不純物を拡散またはイオン注入法などにより開口部５ａを介してｎ型半導体層１ｂに導入し、不純物濃度がｎ型半導体層１ｂに対して概略１／５〜１／１０程度のｎ- 型の不純物領域１ｃを形成する（図２（ｂ）参照）。
【００２８】
さらに２回目のエピタキシャル成長を行ってｎ型半導体層１ｂとなる第２のエピタキシャル層Ｅｐｉ２を積層する。Ｅｐｉ２の厚さは、ｐ型領域２の深さと関連づけて、設定される。この際ｎ- 型の低濃度の不純物領域１ｃのｐ型不純物が新たに形成される第２のエピタキシャル層Ｅｐｉ２にも拡散し、ｎ- 型の低濃度の不純物領域１ｃの厚さは拡がることとなる（図２（ｃ）参照）。
【００２９】
そののちｐｎ接合を形成するための他の導電型であるｐ型不純物を、前述のように酸化シリコンなどからなるマスク（図示せず）を形成し、パターニングしてその開口部から半導体層１ｂである第２のエピタキシャル層Ｅｐｉ２に導入し、ｐ型の半導体領域２を形成する（図２（ｄ）参照）。
【００３０】
実施例２
図３は本発明による半導体装置の製法の他の実施例によりえられる半導体装置のｐｎ接合部の断面説明図である。本実施例によりえられる半導体装置は前記実施例の低濃度の不純物領域１ｃがそのｐｎ接合の降伏電圧を向上させるという効果をさらに確実とすべく曲率部を覆うように設けられている。
【００３１】
つぎに図３に示す半導体装置のｐｎ接合部の製法を図４を参照しながら説明する。
【００３２】
まず実施例１の図２（ａ）〜（ｃ）に示されたのと同様にｎ+ 型の半導体基板１ａ上にｎ- 型低濃度の不純物領域１ｃを内蔵するｎ型半導体層１ｂを形成する（図４（ａ）参照）。このばあい、低濃度の不純物領域１ｃの形成を実施例１と異なり、ｐ型領域２の下側にも形成されるように、ｐ型領域の位置の下側にオーバラップしていることに特徴がある。
【００３３】
つぎにｎ型半導体層１ｂである第２のエピタキシャル層Ｅｐｉ２上に前述と同様に酸化シリコンやチッ化シリコンなどからなるマスク６を設け、ｐｎ接合を形成するためのｐ型半導体領域２を形成する場所の外周に開口部６ａを形成する（図４（ｂ）参照）。開口部６ａの位置は実施例１と同様に形成する。
【００３４】
つぎに３回目のエピタキシャル成長を行い、さらにｎ型半導体層１ｂである第３のエピタキシャル層Ｅｐｉ３を積層する。第３のエピタキシャル層Ｅｐｉ３の厚さは、第２のエピタキシャル層Ｅｐｉ２の厚さと、あとで形成されるｐ型領域の深さとの関連により、決められる。この際ｎ- 型の低濃度の不純物領域１ｃは上下に拡散して拡がり、第３のエピタキシャル層Ｅｐｉ３にも拡がるとともに、第１のエピタキシャル層Ｅｐｉ１に導入し、第２のエピタキシャル層Ｅｐｉ２に拡散した低濃度の不純物領域１ｃと接合し、図３（ｃ）に示されるように、カギ形の低濃度の不純物領域１ｃが形成される。
【００３５】
つぎに実施例１と同様にｐ型領域２を形成し、ｐｎ接合３を形成する。
【００３６】
前記各実施例においては、ｎ+ 型半導体基板を用いてｎ型のエピタキシャル半導体層を形成し、ｐ型半導体領域を形成することによりｐｎ接合を形成したが、ｐ型とｎ型は逆になっても全く同じである。
【００３７】
また前記各実施例では半導体装置におけるｐｎ接合部のみについて説明したが、ダイオード形成のためのｐｎ接合の他、トランジスタなどのためのｐｎ接合などｐｎ接合に曲率部を有するバイポーラトランジスタなどにも同様に適用できる。
【００３８】
【発明の効果】
本発明によれば曲率部を有するｐｎ接合の降伏電圧で一番弱い部分である曲率部の半導体層の比抵抗を大きくすることにより空乏層の幅を拡げて降伏電圧を向上させているため、半導体装置全体としての降伏電圧は向上するとともに、電気特性に影響するバルク抵抗には殆ど影響しない。
【００３９】
その結果、電気特性を低下させることなく、降伏電圧を向上させた半導体装置がえられる。
【図面の簡単な説明】
【図１】  本発明の半導体装置の製法の一実施例によりえられるｐｎ接合部の断面説明図である。
【図２】  図１の半導体装置の製造工程を示す図である。
【図３】  本発明の半導体装置の製法の他の実施例によりえられるｐｎ接合部の断面説明図である。
【図４】  図３の半導体装置の製造工程を示す図である。
【図５】  従来の半導体装置のｐｎ接合を説明する斜視図である。
【図６】  従来の半導体装置のｐｎ接合を説明する断面説明図である。
【図１】
0003863194.tif 000004
【図２】
0003863194.tif 000005
【図３】
0003863194.tif 000006
【図４】
0003863194.tif 000007
【図５】
0003863194.tif 000008
【図６】
0003863194.tif 000009