(57)【特許請求の範囲】
【請求項１】
信号処理手段と、
増設メモリ用コネクタに接続される増設メモリの有無を検知すると共に、前記信号処理手段の該当増設メモリへのアクセススピードを検知するメモリ検知部と、前記増設メモリ用コネクタに接続され、互いに異なる特性インピーダンスを有する複数の伝送線路を前記メモリ検知部の検知結果に基づいて切り替える伝送線路制御部とを備え、前記メモリ検知部は、前記信号処理手段の該当増設メモリへのアクセススピードのデータを保持しておく機能を有することを特徴とするプリント配線基板。
【請求項２】
該当増設メモリへのアクセススピードのデータを保持しておくために、前記メモリ検知部は不揮発性メモリを有することを特徴とする請求項１記載のプリント配線基板。
【請求項３】
前記増設メモリの有無に変更がない場合には、前記不揮発性メモリに保持してあるアクセススピードのデータを使用することを特徴とする請求項２記載のプリント配線基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、増設メモリスロットをもつプリンタコントローラにおける基板上信号の波形整形を可能とするプリント配線基板に関する。
【０００２】
【従来の技術】
増設メモリコネクタを搭載するプリンタコントローラ基板（プリント配線基板）において、コネクタの搭載数、それぞれの搭載位置により、各コネクタ上での信号波形は変わってくる。ここで、プリント配線基板上の信号の周波数が低い場合には問題にならないことが多い。しかし、プリント配線基板の信号の周波数が50ＭＨｚ以上等、高速になってきた場合には、デジタル回路における伝送線路をアナログ的分布定数回路として考える必要が出てくる。これは、特性インピーダンスの違いにより、プリント配線基板上の信号に反射が起こり、オーバーシュート、アンダーシュート、ショルダーが発生することによるプリント回路の誤動作を防ぐためである。従来は、信号の反射を防ぐために信号をテブナン終端等により終端させていた。
【０００３】
【発明が解決しようとする課題】
しかし、コネクタのピン数の増加により、すべての信号に終端処理をするためには、搭載面積及び部品点数の増加を避けることができず、そのためコストアップを余儀なくされていた。
【０００４】
本発明は、上記問題点に鑑みてなされたもので、メモリ検知手段を用い、メモリの搭載状態、および動作状態により伝送線路の特性インピーダンスを変化させる（伝送線路を切り替える）ことにより、誤動作の原因となる波形を整形し、信頼性の高い波形を、コストアップを抑えて得ることを目的とする。
【０００５】
【課題を解決するための手段】
上記目的を達成するために請求項１記載の発明は、信号処理手段と、増設メモリ用コネクタに接続される増設メモリの有無を検知すると共に、信号処理手段の該当増設メモリへのアクセススピードを検知するメモリ検知部と、増設メモリ用コネクタに接続され、互いに異なる特性インピーダンスを有する複数の伝送線路をメモリ検知部の検知結果に基づいて切り替える伝送線路制御部とを備え、メモリ検知部は、信号処理手段の該当増設メモリへのアクセススピードのデータを保持しておく機能を有することを特徴とするプリント配線基板を最も主要な特徴とする。
【０００６】
請求項２記載の発明は、請求項１のプリント配線基板において、該当増設メモリへのアクセススピードのデータを保持しておくために、メモリ検知部は不揮発性メモリを有するプリント配線基板を主要な特徴とする。
【０００７】
請求項３記載の発明は、請求項２のプリント配線基板において、増設メモリの有無に変更がない場合には、不揮発性メモリに保持してあるアクセススピードのデータを使用するプリント配線基板を主要な特徴とする。
【０００８】
【発明の実施の形態】
以下図面を参照しつつ、この発明の実施の形態を説明する。図１は本発明のプリント配線基板に搭載されるプリンタコントローラのブロック図である。図において、１０１はＣＰＵであり、全体のシステム制御、及び画像処理等を行う。１０２はＲＯＭであり、ＣＰＵ１０１が実行するプログラム、各種パラメータ等が記憶されている。１０３はＲＡＭであり、制御コードや画像処理の際にワーク用として使用したり、プリントデータをＣＰＵ１０１が処理して作成した画像データ等を記憶する。１０４はホストＩ/ Ｆでありホストとの印刷命令やコマンドのやりとりをする。１０５はエンジンＩ/ Ｆでありコマンドや印刷データを送出するためにプリンタエンジンと接続される部分である。１０６はメモリ検知部であり、複数個ある増設メモリ用コネクタに接続され、増設メモリの有無、および動作速度等を検知する。１０７は伝送線路制御部であり、メモリ検知部１０６での結果を判断し、コネクタに接続される伝送線路の種類を決定する。
【０００９】
図２はメモリ検知部及び伝送線路制御部とコネクタの結線状態を示す図である。伝送線路制御部１０７と複数の増設メモリ用コネクタ１０８、１０９間にはそれぞれ特性インピーダンスＡ、Ｂ、Ｃを有する３本の伝送線路（信号線）１１０、１１１、１１２が接続されている。本発明の例では、増設メモリ検知部１０６を用いて得た情報のうち、メモリの動作速度、メモリの有無、メモリモジュールのメーカーにより、伝送線路制御部１０７を用い複数の伝送線路（信号線）１１０、１１１、１１２の中から１個を選択し、切り替えるよう動作をする。
【００１０】
図３は伝送線路切り替え制御の第１の例を示すフローチャートである。例えば、増設用メモリにメモリモジュールが実装されており、そのメモリモジュールが１００ＭＨｚにてアクセスされている場合、メモリ検知部１０６においてこの情報を取得し（Ｓ１）、メモリ検知部１０６内のアクセススピード保持部にデータを蓄えておく（Ｓ２）。伝送線路制御部１０７では、アクセススピード保持部で蓄えたデータを使用し、例えば、図２に示すように特性インピーダンスが３種類の伝送線路（信号線）１１０、１１１、１１２にてコネクタ１０８、１０９に接続されていた場合、６６ＭＨｚでの動作の場合には特性インピーダンスＡの伝送線路１１０、１００ＭＨｚの場合（Ｓ３で１００ＭＨｚ）には特性インピーダンスＢの伝送線路１１１、１３３ＭＨｚの場合（Ｓ３で１３３ＭＨｚ）には特性インピーダンスＣの伝送線路１１２というように切り替えの制御を行い、それぞれの特性インピーダンスにより接続するように動作する。
【００１１】
図４は伝送線路切り替え制御の第２の例を示すフローチャートである。メモリ検知部１０６において得た情報を、メモリ検知部１０６内のアクセススピード保持部の不揮発性メモリに蓄えておく（Ｓ１、Ｓ２）。この不揮発性メモリのデータを使用し、それぞれの特性インピーダンスを変化させるように動作する（Ｓ３〜Ｓ５）。
【００１２】
図５は伝送線路切り替え制御の第３の例を示すフローチャートである。メモリ検知部１０６では、それぞれのコネクタ１０８、１０９において接続の有無を検知する（Ｓ１、Ｓ２）。接続の有無において前回と変更がない場合には（Ｓ３でＹ）、メモリ検知部１０６内のアクセススピード保持部の不揮発性メモリのデータを使用しそれぞれの特性インピーダンスを変化させるように動作する（Ｓ４）。前回と同じ状態でなければ（Ｓ３でＮ）、メモリアクセスピードを確認し（Ｓ５）、不揮発性メモリに格納する（Ｓ６）。
【００１３】
【発明の効果】
請求項１記載の発明によれば、メモリ検知部によりメモリモジュールのアクセススピードを検知して、その内部にデータを蓄えるため、再度メモリ有無の検知を行い伝送線路を決定する際に、アクセススピードのデータを高速に呼び出すことが可能であり、最適な特性インピーダンスを有する伝送線路に接続するまでの時間を短縮することができる。
【００１４】
請求項２記載の発明によれば、メモリ検知部によりメモリモジュールのアクセススピードを検知して、アクセススピード保持部の不揮発性メモリにデータを蓄えるため、電源のオフ、オンを伴う場合においてもアクセススピードのデータを高速に呼び出すことが可能である。
【００１５】
請求項３記載の発明によれば、電源投入時にメモリ検知部により増設メモリの有無を確認し、増設メモリに変更がない場合には、内部の不揮発性メモリに保持してあるアクセススピードのデータを使用することにより、電源投入から特性インピーダンスを決定するまでの時間を短縮することができる。
【図面の簡単な説明】
【図１】本発明のプリント配線基板に搭載されるプリンタコントローラのブロック図である。
【図２】メモリ検知部及び伝送線路制御部とコネクタの結線状態を示す図である。
【図３】伝送線路切り替え制御の第１の例を示すフローチャートである。
【図４】伝送線路切り替え制御の第２の例を示すフローチャートである。
【図５】伝送線路切り替え制御の第３の例を示すフローチャートである。
【符号の説明】
１０１  ＣＰＵ
１０６  メモリ制御部
１０７  伝送線路制御部
１０８、１０９  コネクタ
１１０〜１１２  伝送線路
【図１】
0003820135.tif 000002
【図２】
0003820135.tif 000003
【図３】
0003820135.tif 000004
【図４】
0003820135.tif 000005
【図５】
0003820135.tif 000006