(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の主面に生成された酸化膜の一部を除去した開口と、その半導体基板上に形成された多結晶半導体膜と耐酸化膜をパターニングし、前記開口の内部に開口されたスリット部用開口と該スリット部用開口の両端に形成された一対の測定端子引き出し用パッド部用開口とを有し、前記スリット部用開口と前記パッド部用開口内に形成された、選択エピタキシャル膜からなる、スリット部と該スリット部の両端に接続された一対の測定端子引き出し用パッド部とを具備することを特徴とする高速バイポーラトランジスタのエピタキシャル膜の検査素子。
【請求項２】
請求項１記載の高速バイポーラトランジスタのエピタキシャル膜の検査素子において、前記スリット部に平行にスリット状のダミーパターンを配置することを特徴とする高速バイポーラトランジスタのエピタキシャル膜の検査素子。
【請求項３】
第１導電型の半導体基板の主面に生成された酸化膜の一部を除去した開口と、その半導体基板上に形成された多結晶半導体膜と耐酸化膜をパターニングし、前記開口の内部に開口されたスリット部用開口と該スリット部用開口の両端に形成された一対の第１の測定端子引き出し用パッド部用開口と前記スリット部の途中からスリット部の幅方向に接続された一対の第２の測定端子引き出し用パッド部用開口とを有し、前記スリット部用開口と前記第１の測定端子引き出し用パッド部用開口と前記第２の測定端子引き出し用パッド部用開口内に形成された、選択エピタキシャル膜からなる、スリット部と該スリット部の両端に形成された一対の第１の測定端子引き出し用パッド部と前記スリット部の途中からスリット部の幅方向に接続された一対の第２の測定端子引き出し用パッド部とを配置することを特徴とする高速バイポーラトランジスタのエピタキシャル膜の検査素子。
【請求項４】
第１導電型の半導体基板の主面に生成された酸化膜の一部を除去した開口と、その半導体基板上に形成された多結晶半導体膜と耐酸化膜をパターニングし、前記開口の内部に開口された複数個のスリット部用開口と該複数個のスリット部用開口の両端に接続され、順次スリット部用開口に直列に接続された複数個の測定端子引き出し用パッド部用開口とを有し、前記スリット部用開口と前記測定端子引き出し用パッド部用開口内に形成された、選択エピタキシャル膜からなる、複数個のスリット部と該複数個のスリット部の両端に接続され、順次スリット部に直列に配置された複数個の測定端子引き出し用パッド部とを配置することを特徴とする高速バイポーラトランジスタのエピタキシャル膜の検査素子。
【請求項５】
第１導電型の半導体基板の主面に生成された酸化膜の一部を除去した開口と、その半導体基板上に形成された多結晶半導体膜と耐酸化膜をパターニングし、前記開口の内部に開口されたスリット部用開口と該スリット部用開口の両端に形成された一対の測定端子引き出し用パッド部用開口とを有し、前記スリット部用開口と前記パッド部用開口内に形成された、選択エピタキシャル膜からなる、スリット部と該スリット部の両端に接続された一対の測定端子引き出し用パッド部と、この半導体基板上に前記スリット部に交差する第２導電型の不純物がドープされた多結晶半導体膜を有し、該多結晶半導体膜と前記スリット部のエピタキシャル膜との接触部位に生成された第２導電型の拡散層とを具備することを特徴とする高速バイポーラトランジスタのエピタキシャル膜の検査素子。
【請求項６】
（ａ）第１導電型の半導体基板の主面に酸化膜を生成し、前記酸化膜の一部を除去し、開口を形成する工程と、
（ｂ）その全面に多結晶半導体膜と耐酸化膜を生成する工程と、
（ｃ）前記多結晶半導体膜と耐酸化膜の一部を除去し、前記開口内にスリット部用開口と該スリット部用開口の両端に形成された一対の測定端子引き出し用パッド部用開口とを形成する工程と、
（ｄ）全面に耐酸化膜を生成しエッチングを行うことにより、前記スリット部用開口と該スリット部用開口の両端に形成された一対の測定端子引き出し用パッド部用開口の側壁にサイドウォールを形成する工程と、
（ｅ）前記サイドウォールに囲まれた開口に、選択エピタキシャル膜からなる、スリット部と該スリット部の両端に接続された一対の測定端子引き出し用パッド部とを形成する工程とを施すことを特徴とする高速バイポーラトランジスタのエピタキシャル膜の検査素子の製造方法。
【請求項７】
請求項６記載の高速バイポーラトランジスタのエピタキシャル膜の検査素子の製造方法において、前記（ｃ）工程において、前記一対の測定端子用パッド用開口はそれぞれ５０μｍ×５０μｍ以上のサイズの開口からなることを特徴とする高速バイポーラトランジスタのエピタキシャル膜の検査素子の製造方法。
【請求項８】
請求項６記載の高速バイポーラトランジスタのエピタキシャル膜の検査素子の製造方法において、前記（ｃ）工程において、前記スリット部用開口に平行にスリット状のダミーパターンの開口を形成し、該スリット状のダミーパターンの開口内に選択エピタキシャル膜からなる、スリット状のダミーパターンを配置することを特徴とする高速バイポーラトランジスタのエピタキシャル膜の検査素子の製造方法。
【請求項９】
請求項６記載の高速バイポーラトランジスタのエピタキシャル膜の検査素子の製造方法において、
（ａ）前記（ｅ）工程に続いて、その主面に多結晶半導体膜を生成し、前記多結晶半導体膜に第２導電型の不純物を導入する工程と、
（ｂ）前記第２導電型多結晶半導体膜の一部を除去し、前記スリット部に交差する第２導電型多結晶半導体膜パターンを形成する工程と、
（ｃ）前記第２導電型多結晶半導体膜パターンの熱処理を行い、該第２導電型多結晶半導体膜パターンと前記スリット部のエピタキシャル膜の接触部位に第２導電型の拡散層を形成することを特徴とする高速バイポーラトランジスタのエピタキシャル膜の検査素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、エピタキシャル膜の検査素子、特に高速バイポーラトランジスタのエピタキシャル膜の評価を行う検査素子の構造及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来より用いられているエピタキシャル膜の測定は、そのエピタキシャル膜の膜厚、シート抵抗を専用のウエハを用いて、ウエハ全面での測定を行っていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、高速バイポーラの更なる高速化、トランジスタの微細化に伴い、ベース領域に選択エピタキシャル膜が使われるようになってきており、微細領域での結晶性の評価、シート抵抗の制御は、必要不可欠な技術となってきている。
【０００４】
上記した従来のモニタウエハによるモニタリングでは、大面積での膜厚、シート抵抗の測定を行うことは可能であったが、トランジスタと同サイズ（幅１μｍ以下、厚さ０．１μｍ以下）でのエピタキシャル膜の評価は、以下に述べる理由により不可能であった。
図１０は従来の方法による素子の製造工程断面図である。
【０００５】
（１）まず、図１０（ａ）に示すように、第１の導電型半導体基板６０１上に酸化膜６０２を成膜し、続いて、多結晶シリコン膜６０３、耐酸化膜６０４を順に成膜する。
（２）次に、図１０（ｂ）に示すように、公知のホトリソ・エッチング技術を用いて、耐酸化膜６０４、多結晶シリコン膜６０３の一部を順次除去し、耐酸化膜パターン６０４ａ、多結晶シリコン膜パターン６０３ａを形成する。
【０００６】
（３）次に、図１０（ｃ）に示すように、全面に窒化膜（図示なし）を生成し、周知の異方性エッチングを行うと、前記開口部にサイドウォール６０５が生成される。
（４）次いで、図１０（ｄ）に示すように、緩衝弗酸を用いて酸化膜６０２の一部を除去し、酸化膜パターン６０２ａを形成する。
【０００７】
（５）次いで、図１０（ｅ）に示すように、公知の選択エピタキシャル膜成長技術により、酸化膜６０２の除去された部分にエピタキシャル膜６０６を生成する。この時、開口された部分の基板６０１方向からと多結晶シリコン膜６０３から、それぞれエピタキシャル膜が成長し、両者は自己整合的に接続される。
しかしながら、上記した従来の方法では、大面積と微小面積でのエピタキシャル膜成長の差を検出することができず、実デバイス上での仕上がり状態は、ウエハプロセス終了後に破壊試験によってしか確認することはできなかった。
【０００８】
更に、エピタキシャル膜は、その成長により、自己整合的に電極引き出し用の多結晶シリコン膜と接続されるため、トランジスタパターンでエピタキシャル膜単層での諸特性の測定を行うことができなかった。
本発明は、上記問題点を除去し、超高速バイポーラ素子等の性能を決定するエピタキシャル膜の諸特性を、工程内で簡便に測定することができるエピタキシャル膜の検査素子及びその製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
〔１〕高速バイポーラトランジスタのエピタキシャル膜の検査素子において、第１導電型の半導体基板の主面に生成された酸化膜の一部を除去した開口と、その半導体基板上に形成された多結晶半導体膜と耐酸化膜をパターニングし、前記開口の内部に開口されたスリット部用開口とこのスリット部用開口の両端に形成された一対の測定端子引き出し用パッド部用開口とを有し、前記スリット部用開口と前記パッド部用開口内に形成された、選択エピタキシャル膜からなる、スリット部とこのスリット部の両端に接続された一対の測定端子引き出し用パッド部とを設けるようにしたものである。
【００１０】
〔２〕上記〔１〕記載の高速バイポーラトランジスタのエピタキシャル膜の検査素子において、前記スリット部に平行にスリット状のダミーパターンを配置するようにしたものである。
〔３〕高速バイポーラトランジスタのエピタキシャル膜の検査素子において、第１導電型の半導体基板の主面に生成された酸化膜の一部を除去した開口と、その半導体基板上に形成された多結晶半導体膜と耐酸化膜をパターニングし、前記開口の内部に開口されたスリット部用開口とこのスリット部用開口の両端に形成された一対の第１の測定端子引き出し用パッド部用開口と前記スリット部の途中からスリット部の幅方向に接続された一対の第２の測定端子引き出し用パッド部用開口とを有し、前記スリット部用開口と前記第１の測定端子引き出し用パッド部用開口と前記第２の測定端子引き出し用パッド部用開口内に形成された、選択エピタキシャル膜からなる、スリット部とこのスリット部の両端に形成された一対の第１の測定端子引き出し用パッド部と前記スリット部の途中からスリット部の幅方向に接続された一対の第２の測定端子引き出し用パッド部とを配置するようにしたものである。
【００１１】
〔４〕高速バイポーラトランジスタのエピタキシャル膜の検査素子において、第１導電型の半導体基板の主面に生成された酸化膜の一部を除去した開口と、その半導体基板上に形成された多結晶半導体膜と耐酸化膜をパターニングし、前記開口の内部に開口された複数個のスリット部用開口とこの複数個のスリット部用開口の両端に接続され、順次スリット部用開口に直列に接続された複数個の測定端子引き出し用パッド部用開口とを有し、前記スリット部用開口と前記測定端子引き出し用パッド部用開口内に形成された、選択エピタキシャル膜からなる、複数個のスリット部とこの複数個のスリット部の両端に接続され、順次スリット部に直列に配置された複数個の測定端子引き出し用パッド部とを配置するようにしたものである。
【００１２】
〔５〕高速バイポーラトランジスタのエピタキシャル膜の検査素子において、第１導電型の半導体基板の主面に生成された酸化膜の一部を除去した開口と、その半導体基板上に形成された多結晶半導体膜と耐酸化膜をパターニングし、前記開口の内部に開口されたスリット部用開口とこのスリット部用開口の両端に形成された一対の測定端子引き出し用パッド部用開口とを有し、前記スリット部用開口と前記パッド部用開口内に形成された、選択エピタキシャル膜からなる、スリット部とこのスリット部の両端に接続された一対の測定端子引き出し用パッド部と、この半導体基板上に前記スリット部に交差する第２導電型の不純物がドープされた多結晶半導体膜を有し、この多結晶半導体膜と前記スリット部のエピタキシャル膜との接触部位に生成された第２導電型の拡散層とを設けるようにしたものである。
【００１３】
〔６〕高速バイポーラトランジスタのエピタキシャル膜の検査素子の製造方法において、第１導電型の半導体基板の主面に酸化膜を生成し、前記酸化膜の一部を除去し、開口を形成する工程と、
（ｂ）その全面に多結晶半導体膜と耐酸化膜を生成する工程と、
（ｃ）前記多結晶半導体膜と耐酸化膜の一部を除去し、前記開口内にスリット部用開口とこのスリット部用開口の両端に形成された一対の測定端子引き出し用パッド部用開口とを形成する工程と、
（ｄ）全面に耐酸化膜を生成しエッチングを行うことにより、前記スリット部用開口とこのスリット部用開口の両端に形成された一対の測定端子引き出し用パッド部用開口の側壁にサイドウォールを形成する工程と、
（ｅ）前記サイドウォールに囲まれた開口に、選択エピタキシャル膜からなる、スリット部と該スリット部の両端に接続された一対の測定端子引き出し用パッド部とを形成する工程とを施すようにしたものである。
【００１４】
〔７〕上記〔６〕記載の高速バイポーラトランジスタのエピタキシャル膜の検査素子の製造方法において、前記（ｃ）工程において、前記一対の測定端子用パッド用開口はそれぞれ５０μｍ×５０μｍ以上のサイズの開口からなるようにしたものである。
〔８〕上記〔６〕記載の高速バイポーラトランジスタのエピタキシャル膜の検査素子の製造方法において、前記（ｃ）工程において、前記スリット部用開口に平行にスリット状のダミーパターンの開口を形成し、このスリット状のダミーパターンの開口内に選択エピタキシャル膜からなる、スリット状のダミーパターンを配置するようにしたものである。
【００１５】
〔９〕請求項〔６〕記載の高速バイポーラトランジスタの半導体素子の製造方法において、（ａ）前記（ｅ）工程に続いて、その主面に多結晶半導体膜を生成し、前記多結晶半導体膜に第２導電型の不純物を導入する工程と、
（ｂ）前記第２導電型多結晶半導体膜の一部を除去し、前記スリット部に交差する第２導電型多結晶半導体膜パターンを形成する工程と、
（ｃ）前記第２導電型多結晶半導体膜パターンの熱処理を行い、該第２導電型多結晶半導体膜パターンと前記スリット部のエピタキシャル膜の接触部位に第２導電型の拡散層を形成するようにしたものである。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態について詳細に説明する。
図１は本発明の第１実施例を示すエピタキシャル膜の検査素子の平面模式図、図２は図１のＡ−Ａ線断面図、図３は図１のＢ−Ｂ線断面図、図４は本発明の第１実施例を示すエピタキシャル膜の検査素子の製造工程断面図である。
【００１７】
これらの図を用いて本発明の第１実施例について説明する。
１０１はＰ型半導体基板、１０２は酸化膜、１０２ａは酸化膜パターン、１０３は多結晶シリコン膜、１０３ａは多結晶シリコン膜パターン、１０４は窒化膜、１０４ａは窒化膜パターン、１０５は開口部、１０６はサイドウォール、１０７はエピタキシャル膜（パターン）であり、１０７Ａはそのエピタキシャル膜の細いスリット部、１０７Ｂは測定端子引き出し用パッド部である。
【００１８】
以下、そのエピタキシャル膜の検査素子の製造方法について説明する。
（１）まず、図４（ａ）に示すように、Ｐ型半導体基板１０１上に酸化膜１０２を生成する。つまり、素子分離工程が終了した基板の状態となる。
（２）次いで、図４（ｂ）に示すように、周知のホトリソ・エッチング技術を用いて、酸化膜１０２の一部を選択的に除去し、酸化膜パターン１０２ａを形成する。続いて、全面に多結晶シリコン膜１０３を堆積し、更に、シリコン窒化膜１０４を生成する。
【００１９】
（３）次いで、図４（ｃ）に示すように、レジストＲを塗布して、エッチングを行い、シリコン窒化膜１０４と多結晶シリコン膜１０３のパターニングするためのレジストマスクを形成する。
その後、シリコン窒化膜１０４、多結晶シリコン膜１０３を連続的にエッチングし、シリコン窒化膜パターン１０４ａ、多結晶シリコン膜パターン１０３ａを形成する。
【００２０】
この時、シリコン窒化膜パターン１０４ａ、多結晶シリコン膜パターン１０３ａの両端には５０×５０μｍ以上のサイズの開口部、すなわち、測定用パッド領域が形成される。
（４）続いて、レジストマスクを除去し、図４（ｄ）に示すように、シリコン窒化膜（図示なし）を堆積し、異方性エッチングを行うと、開口部１０５には、サイドウォール１０６が生成される。
【００２１】
（５）続いて、図４（ｅ）に示すように、サイドウォール１０６に囲まれた開口部１０５に、公知の選択エッチング技術を用いて、エピタキシャル膜パターン（図１に示すように、細いスリット部へのエピタキシャル膜１０７Ａと、測定端子引き出し用パッド部へのエピタキシャル膜１０７Ｂ）１０７を生成する。
このように、第１実施例によれば、同一ウエハのＴＥＧ（テスト・エレメント・グループ）として、実デバイス（実集積回路）と同じスリット部へエピタキシャル膜１０７を生成することができる。
【００２２】
このように形成された測定端子引き出し用パッド部１０７Ｂ，１０７Ｂ間に電流を流して、その測定端子引き出し用パッド部１０７Ｂ間の電位差を測定することにより、エピタキシャル膜の抵抗値を求めることができる。この抵抗値に基づいて膜厚を求めることができる。
このように、工程終了後すぐに、そのエピタキシャル膜の膜厚を、簡便に電気的に測定することができる。
【００２３】
例えば、開口部１０５の幅を０．５μｍ、長さを１０μｍ、測定用パッドの面積を１辺９０μｍとして測定を行った場合、エピタキシャル膜厚を５００Åとした場合、その抵抗値は５Ω程度となる。エピタキシャル膜厚が±１０％でばらついた時、その抵抗値も１０％の変動で検出することができる。
このように、第１実施例では、実デバイス上のエピタキシャル膜のインライン測定と、単体評価、所定面積での測定を行うことができる。
【００２４】
次に、本発明の第２実施例について説明する。
図５は本発明の第２実施例を示すエピタキシャル膜の検査素子の平面模式図である。
この図において、２０２ａは酸化膜パターン、２０４ａは窒化膜パターン、２０７はエピタキシャル膜であり、２０７Ａはそのエピタキシャル膜の細いスリット部、２０７Ｂはその細いスリット部２０７Ａに接続される測定端子引き出し用パッド部である。
【００２５】
この実施例では、エピタキシャル膜の細いスリット部２０７Ａに平行に、スリット状のダミーパターン２０７Ｃを配置する。
この図に示すように、第１実施例の工程（３）、つまり、周知のホトリソ・エッチング技術を用いて、パターニングを行う時、細いスリット部２０７Ａの周辺に、この細いスリット部２０７Ａと同じスリット幅の開口を持つダミーパターン２０７Ｃを複数個平行に形成する。
【００２６】
このように、第２実施例によれば、トランジスタの密集パターン、もしくは近接パターンでのエピタキシャル膜厚を測定することができる。
すなわち、実デバイス上でのエピタキシャル膜のインライン測定と、アレイ等密集部での膜厚評価を行うことができる。
次に、本発明の第３実施例について説明する。
【００２７】
図６は本発明の第３実施例を示すエピタキシャル膜の検査素子の平面模式図である。
この図において、３０２ａは酸化膜パターン、３０４ａは窒化膜パターン、３０７はエピタキシャル膜であり、３０７Ａはエピタキシャル膜のスリット部、３０７Ｂはそのスリット部３０７Ａに接続される測定端子引き出し用パッド部、３０７Ｃはスリット部３０７Ａのａ点に接続されるスリット部、３０７Ｄはスリット部３０７Ｃに接続される測定端子引き出し用パッド部、３０７Ｅはスリット部３０７Ａのｂ点に接続されるスリット部、３０７Ｆはスリット部３０７Ｅに接続される測定端子引き出し用パッド部である。
【００２８】
この実施例では、第１実施例の工程（３）において、窒化膜３０４のパターニングを行う工程で、図６に示す形状の開口を設けて、以降、そこにエピタキシャル膜を形成する。
このように、パターニングされたエピタキシャル膜のパターン形状を得て、例えば、測定端子引き出し用パッド部３０７Ｂ（左側）−スリット形状のエピタキシャル膜３０７Ａ−測定端子引き出し用パッド部３０７Ｂ（右側）へと電流を流し、測定端子引き出し用パッド部３０７Ｄと３０７Ｆ間の電位差を測定すると、スリット形状のエピタキシャル膜３０７Ａのａ点−ｂ点間の抵抗を正確に測定することができる。
【００２９】
このように第３実施例によれば、ケンビン測定方法を取り入れることにより、第１実施例に比べ、非常に精度の良いエピタキシャル膜の測定結果を得ることができる。
すなわち、この実施例では、実デバイス上でのエピタキシャル膜のインライン測定と、単体評価と、高精度のケンビン測定を行うことができる。
【００３０】
次に、本発明の第４実施例について説明する。
図７は本発明の第４実施例を示すエピタキシャル膜の検査素子の平面模式図である。
この図において、４０２ａは酸化膜パターン、４０４ａは窒化膜パターン、４０７はエピタキシャル膜パターンである。
【００３１】
この実施例では、第１実施例の工程（３）において、窒化膜の４０４ａのパターニングを、図７に示すように形成する。
そこで、図７中のパッド（ａ）−パッド（ｄ）に定電流を流し、パッド（ｂ）−パッド（ｃ）間の電位差を測定することで、第２番目のライン（２）の膜厚を測定することができる。また、パッド（ｂ）−パッド（ｅ）に定電流を流し、パッド（ｃ）−パッド（ｄ）間の電位差を測定すると、第３番目のライン（３）の膜厚を、同様に、パッド（ｃ）−パッド（ｆ）に定電流を流し、パッド（ｄ）−パッド（ｅ）間の電位差を測定することにより、第４番目のライン（４）の膜厚を測定することができる。
【００３２】
つまり、通常では１つのラインの膜厚を測定するのに、２パッド、５つのラインの膜厚を測定するのに１０パッド必要であったが、このレイアウトによれば、測定のためのパッド数を低減することができる。
このように第４実施例によれば、ケンビン測定方法を取り入れることにより、パターンの密接した状態でのエピタキシャル膜の膜厚を精度良く測定することができる。
【００３３】
すなわち、この実施例では、実デバイス上でのエピタキシャル膜のインライン測定と、アレイ等密集部での膜厚評価と、高精度のケンビン測定を行うことができる。
次に、本発明の第５実施例について説明する。
図８は本発明の第５実施例を示すエピタキシャル膜の検査素子の平面模式図、図９は本発明の第５実施例を示すエピタキシャル膜の検査素子の断面図である。
【００３４】
これらの図において、５０１はＰ型半導体基板、５０２ａは酸化膜パターン、５０３ａは多結晶シリコン膜パターン、５０４ａは窒化膜パターン、５０７はエピタキシャル膜パターンであり、５０７Ａはそのエピタキシャル膜の細いスリット部、５０７Ｂは測定端子引き出し用パッド部、５０８は多結晶シリコン膜、５０８ａは多結晶シリコンパターンである。
【００３５】
図９（ａ）は第１実施例の工程（ｅ）に続いて、多結晶シリコン膜５０８を生成したところである。
次に、図９（ｂ）に示すように、全面にＡｓのイオン注入を行い、周知のホトリソ・エッチング技術を用いて、多結晶シリコン膜５０８を部分的に除去し、多結晶シリコン膜パターン５０８ａを形成する。続いて、例えば、９００℃、３０分の熱処理を行うと、Ｎ型拡散層５０９が生成される。
【００３６】
このように第５実施例によれば、Ｎ型拡散層５０９により、スリット形状の縮小されたエピタキシャル膜領域５０７の抵抗を測定することにより、実デバイスでのベース領域の膜厚を知ることができる。
すなわち、この実施例では、実デバイス上でのエピタキシャル膜のインライン測定と、所定面積での測定、ピンチ抵抗の測定を行うことができる。
【００３７】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づいて種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
【００３８】
【発明の効果】
以上、詳細に説明したように、本発明によれば、次のような効果を奏することができる。
（Ａ）請求項１、６又は７記載の発明によれば、工程終了後すぐに、そのエピタキシャル膜の特性、例えば、膜厚を簡便に電気的に測定することができる。
【００３９】
（Ｂ）請求項２又は８記載の発明によれば、トランジスタの密集パターン、もしくは近接パターンでのエピタキシャル膜厚を測定することができる。
（Ｃ）請求項３又は４記載の発明によれば、ケンビン測定方法を取り入れることにより、第１実施例に比べ、非常に精度の良いエピタキシャル膜の測定結果を得ることができる。
【００４０】
（Ｄ）請求項５又は９記載の発明によれば、Ｎ型拡散層により、スリット形状の縮小されたエピタキシャル膜領域の抵抗を測定することができ、実デバイス（実集積回路）でのベース領域の膜厚を知ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示すエピタキシャル膜の検査素子の平面模式図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】図１のＢ−Ｂ線断面図である。
【図４】本発明の第１実施例を示すエピタキシャル膜の検査素子の製造工程断面図である。
【図５】本発明の第２実施例を示すエピタキシャル膜の検査素子の平面模式図である。
【図６】本発明の第３実施例を示すエピタキシャル膜の検査素子の平面模式図である。
【図７】本発明の第４実施例を示すエピタキシャル膜の検査素子の平面模式図である。
【図８】本発明の第５実施例を示すエピタキシャル膜の検査素子の平面模式図である。
【図９】本発明の第５実施例を示すエピタキシャル膜の検査素子の断面図である。
【図１０】従来の方法による素子の製造工程断面図である。
【符号の説明】
１０１，５０１    Ｐ型半導体基板
１０２    酸化膜
１０２ａ，２０２ａ，３０２ａ，４０２ａ，５０２ａ    酸化膜パターン
１０３，５０８    多結晶シリコン膜
１０３ａ，５０３ａ，５０８ａ    多結晶シリコン膜パターン
１０４，２０７    窒化膜
１０４ａ，２０４ａ，３０４ａ，４０４ａ，５０４ａ    窒化膜パターン
１０５    開口部
１０６    サイドウォール
１０７，２０７，３０７，４０７，５０７    エピタキシャル膜（パターン）
１０７Ａ，２０７Ａ，３０７Ａ，３０７Ｃ，３０７Ｅ，５０７Ａ    細いスリット部
１０７Ｂ，２０７Ｂ，３０７Ｂ，３０７Ｄ，３０７Ｆ，５０７Ｂ    測定端子引き出し用パッド部
２０７Ｃ    ダミーパターン（開口）
５０９    Ｎ型拡散層
【図１】
0003749008.tif 000002
【図２】
0003749008.tif 000003
【図３】
0003749008.tif 000004
【図４】
0003749008.tif 000005
【図５】
0003749008.tif 000006
【図６】
0003749008.tif 000007
【図７】
0003749008.tif 000008
【図８】
0003749008.tif 000009
【図９】
0003749008.tif 000010
【図１０】
0003749008.tif 000011