(57)【特許請求の範囲】
【請求項１】
多レベルの階調電圧信号が供給されたとき、相対的に列方向に導入される階調セレクトビットの内容に基づいて、前記多レベルの階調電圧信号のいずれかを相対的に行方向に通過させて出力するデコーダ部を備えた液晶ドライバ装置であって、
前記デコーダ部は、
前記階調セレクトビットのうちの最下位ビットに基づいて、複数の階調電圧信号のいずれかを同一行で通過させるように互いに同一行に配置された複数の第１トランジスタを有する複数行の最下位ビットデコード部と、
前記各行の最下位ビットデコード部毎に設けられ、前記階調セレクトビットのうちの最下位ビットを除く上位ビットに基づいて、対応する第１トランジスタを通過した階調電圧信号を通過させる互いに同一行に配置された複数の第２トランジスタを有する複数行の上位ビットデコード部と
を備えたことを特徴とする液晶ドライバ装置。
【請求項２】
請求項１に記載の液晶ドライバ装置において、
前記上位ビットデコード部の行数は、前記階調電圧信号のレベル数の半分であることを特徴とする液晶ドライバ装置。
【請求項３】
請求項１又は請求項２に記載の液晶ドライバ装置を用いた液晶表示装置において、
前記液晶ドライバ装置から出力される階調電圧信号に基づいて、画像を階調表示する液晶パネル部を備えたことを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、画像を階調表示させるための液晶ドライバ装置及び液晶表示装置に係り、特に、デコーダ部の行方向の階調電圧信号線とトランジスタの数を低減させ、縦方向サイズを縮小し得る液晶ドライバ装置及び液晶表示装置に関する。
【０００２】
【従来の技術】
一般に、パソコン、液晶テレビ及び電子手帳などの様々な電子機器では、薄型・軽量等の携帯性と、高精細・多階調等の表示性とに優れた液晶表示装置が広く用いられている。
【０００３】
図５はこの種の一般的な液晶表示装置の概略構成を示す模式図である。この液晶表示装置１０は、Ｒ（赤），Ｇ（緑），Ｂ（青）の各色毎の階調制御と同期制御を行う表示コントローラ１１と、液晶パネル部１３の外枠側に配置され、表示コントローラ１１に制御されて階調電圧信号を液晶パネル部１３に出力するＬＣＤドライバ（液晶ドライバ装置）１２と、ＬＣＤドライバ１２，１４に駆動され、例えば６４階調や２５６階調などの多レベルの階調をもつ画像情報や文字情報などを表示可能な液晶パネル部１３とから構成されている。
【０００４】
なお通常、「ＬＣＤドライバ」の用語は、液晶パネル部１３の各行電極に走査信号を出力するゲートドライバ１４と、各列電極に階調電圧信号を出力するソースドライバ１２との２種類の意味を持つが、本明細書中では階調電圧信号に係る（ソース）ドライバ１２を対象としている。
【０００５】
係るＬＣＤドライバ１２では、２ｎレベルの階調電圧信号を選択的に出力するためのｎビット入力のデコーダ部を備えている。すなわち、デコーダ部は、表示コントローラ１１から入力されたｎビットの階調セレクトビットに基づいて、２ｎ分割された電圧からなる２ｎレベルの階調電圧信号のうち、階調セレクトビットの示す電圧レベルの１個の階調電圧信号を選択して出力する。なお、２ｎレベルの階調電圧信号は、常時、図示しない階調電圧発生部からデコーダ部に供給されている。
【０００６】
例えばｎ＝３の場合、図６に示すように、デコーダ部１５は、８分割された電圧に相当する８個の階調電圧信号Ｖ１〜Ｖ８が並列に供給される一方、各階調電圧信号Ｖ１〜Ｖ８と直交する方向に、３ビットの階調セレクトビットＡ〜Ｃがその反転ビット/ Ａ〜/ Ｃと共に入力されている。
【０００７】
ここで、各階調電圧信号Ｖ１〜Ｖ８と入力ビットＡ〜Ｃ，/ Ａ〜/ Ｃとの交点には、図６に示す真理値表の入力ビットＡ〜Ｃが“１”の箇所に対応して、入力ビットＡ〜Ｃがゲートに印加されるように短絡用のＭＯＳトランジスタＴｒＡ〜ＴｒＣ（ショートトランジスタ：図中、太字黒円の記号で示す）が配置されている。
【０００８】
なお、真理値表の入力ビットＡ〜Ｃが“０”の場合、その反転ビット/ Ａ〜/ Ｃの箇所に、反転ビット/ Ａ〜/ Ｃがゲートに印加されるようにＭＯＳトランジスタＴｒ/ Ａ〜Ｔｒ/ Ｃが配置されている。すなわち、入力ビットＡ〜Ｃ及びその反転ビット/ Ａ〜/ Ｃの両ビットを含む真理値表において、各ビットＡ〜Ｃ，/ Ａ〜/ Ｃが“１”の箇所に各ＭＯＳトランジスタＴｒＡ〜ＴｒＣ，Ｔｒ/ Ａ〜Ｔｒ/ Ｃが配置されている。ここで、各トランジスタＴｒＡ〜ＴｒＣ，Ｔｒ/ Ａ〜Ｔｒ/ Ｃの添字Ａ〜Ｃ，/ Ａ〜/ Ｃは、各トランジスタに印加される入力ビットＡ〜Ｃ，/ Ａ〜/ Ｃに一致させて付されている。
【０００９】
このような各ＭＯＳトランジスタＴｒＡ〜ＴｒＣ，Ｔｒ/ Ａ〜Ｔｒ/ Ｃは、階層セレクトビットのゲート入力に基づいて、階調電圧信号線をオン／オフ動作させるものであるが、前述したように真理値表に対応して配置されるため、結果的に真理値表の動作を実現させる機能を有するものとなる。
【００１０】
従って、このデコーダ部１５は、図６に示した真理値表の通りに動作し、階調セレクトビットＡ〜Ｃの組合せに基づいて、該当する階調電圧信号Ｖｉ（１≦ｉ≦８）を出力する。なお、どの階調電圧信号Ｖｉが選択されても、階調電圧信号Ｖｉは、同一の出力ピンを介して液晶パネル部１３の同一の画素列に出力される。
【００１１】
さて、以上のようなデコーダ部１５は、後段の液晶パネル部１３の各画素列毎に対応して横方向に配置される。このため、ＬＣＤドライバ１２は、横方向に細長い長方形状となり、２４０〜４８０個の出力ピンが並列に配置された形状となる。ここで、デコーダ部１５は、１出力ピン当りの列方向の幅（横幅）を狭める観点から、行方向の幅（縦幅）を増すように階調電圧信号線が配置されたレイアウトパターンに設計される。
【００１２】
このようなデコーダ部１５は、２ｎ階調の場合、１階調毎の１本の階調電圧信号線をｎビット入力で選択するため、２ｎ本の行方向の階調電圧信号線と、ｎ×２ｎ個のＭＯＳトランジスタとを必要とする。これは、例えば８ビット入力、２５６階調出力の場合、２５６本の階調電圧信号線と、８×２５６個のＭＯＳトランジスタとがデコーダ部１５内に配置されることを意味している。従って、これらの階調電圧信号線とＭＯＳトランジスタは、２ｎ行ものスペースを使うので、ＬＣＤドライバ１２の縦方向のサイズに大きな割合を占めてしまう。
【００１３】
【発明が解決しようとする課題】
しかしながら以上のようなＬＣＤドライバ及び液晶表示装置では、液晶表示装置１０の面積に占める液晶パネル部１３の面積を増やす表示性の観点、あるいは液晶表示装置１０の面積自体を縮小させる携帯性の観点から、ＬＣＤドライバ１２の縦方向のサイズを縮小させることが望まれている。
【００１４】
ここで、ＬＣＤドライバ１２の縦方向のサイズを縮小するには、例えば図６に示したデコーダ部１５を変形させ、前半の階調電圧信号Ｖ１〜Ｖ４の階調電圧信号線を後半の階調電圧信号Ｖ５〜Ｖ８の階調電圧信号線の右側又は左側に移動させてレイアウトパターンを作成することで対応可能である。しかしながら、この場合、縦方向のサイズを１／２倍に縮小し得るものの、横方向のサイズを２倍に増加させるため、最終的にＬＣＤドライバ１２の面積を縮小し得ない問題がある。
【００１５】
本発明は上記実情を考慮してなされたもので、デコーダ部で階調数に比例して縦方向に多数配置される階調電圧信号線とトランジスタとを低減させ、縦方向サイズを縮小し得る液晶ドライバ装置及び液晶表示装置を提供することを目的とする。
【００１６】
【課題を解決するための手段】
本発明の骨子は、図３及び図４に３ビット入力の場合を例示するように、真理値表に対応するデコーダ部の最下位ビットＣを除く上位ビットＡ，Ｂのデコード領域において、隣接する階調電圧信号線の間の冗長なＭＯＳトランジスタ及び階調電圧信号線を共通化させた構成により、階調電圧信号線の占める領域の縦方向のサイズを縮小させることにある。
【００１７】
例えば、ｉ番目の階調電圧信号線と、その前後のｉ±１番目の階調電圧信号線とを比較する。前後の階調電圧信号線は、ｉ番目の階調電圧信号線に対し、最下位ビットＣが必ず異なる値となるが、前後いずれかの階調電圧信号線は、最下位ビットＣを除く上位ビットＡ，Ｂが同じ値となる。
【００１８】
そこで、同じ値の上位ビットＡ，Ｂが入力される隣接した２本の階調電圧信号線を、最下位ビットＣの入力領域（Ｃから分岐した/ Ｃの入力領域を含む）とそれ以外の上位ビットＡ，Ｂの入力領域（Ａ，Ｂから分岐した/ Ａ，/ Ｂの入力領域を含む）とに分割し、上位ビットＡ，Ｂの入力領域におけるＭＯＳトランジスタと階調電圧信号線とを共通化する。
【００１９】
続いて、この共通化した階調電圧信号線と、最下位ビットＣの入力領域における２つのＭＯＳトランジスタとを同一行に配置する。このように、上位ビットＡ，Ｂの入力領域における階調電圧信号線を共通化し、且つ最下位ビットＣの入力領域におけるＭＯＳトランジスタを同一行に配置したことにより、全体として、デコーダ部の階調電圧信号線の数を半分に削減でき、縦方向のサイズを縮小できる。
さて、以上のような本発明の骨子に基づいて、具体的には以下のような手段が講じられる。
【００２０】
請求項１に対応する発明は、多レベルの階調電圧信号が供給されたとき、相対的に列方向に導入される階調セレクトビットの内容に基づいて、前記多レベルの階調電圧信号のいずれかを相対的に行方向に通過させて出力するデコーダ部を備えた液晶ドライバ装置であって、前記デコーダ部としては、前記階調セレクトビットのうちの最下位ビットに基づいて、複数の階調電圧信号のいずれかを同一行で通過させるように互いに同一行に配置された複数の第１トランジスタを有する複数行の最下位ビットデコード部と、前記各行の最下位ビットデコード部毎に設けられ、前記階調セレクトビットのうちの最下位ビットを除く上位ビットに基づいて、対応する第１トランジスタを通過した階調電圧信号を通過させる互いに同一行に配置された複数の第２トランジスタを有する複数行の上位ビットデコード部とを備えた液晶ドライバ装置である。
【００２１】
また、請求項２に対応する発明は、請求項１に対応する液晶ドライバ装置において、前記上位ビットデコード部の行数が、前記階調電圧信号のレベル数の半分である液晶ドライバ装置である。
【００２２】
さらに、請求項３に対応する発明は、請求項１又は請求項２に対応する液晶ドライバ装置を用いた液晶表示装置において、前記液晶ドライバ装置から出力される階調電圧信号に基づいて、画像を階調表示する液晶パネル部を備えた液晶表示装置である。
【００２３】
（作用）
従って、請求項１に対応する発明は以上のような手段を講じたことにより、液晶ドライバ装置のデコーダ部が、階調セレクトビットのうちの最下位ビットに基づいて、複数の階調電圧信号のいずれかを同一行で通過させるように互いに同一行に配置された複数の第１トランジスタを有する複数行の最下位ビットデコード部と、各行の最下位ビットデコード部毎に設けられ、階調セレクトビットのうちの最下位ビットを除く上位ビットに基づいて、対応する第１トランジスタを通過した階調電圧信号を通過させる互いに同一行に配置された複数の第２トランジスタを有する複数行の上位ビットデコード部とを備えた構成となっている。
【００２４】
このように、階調電圧信号線を共通化し、複数の階調電圧信号のいずれかを同一行で通過させる構成であるので、デコーダ部で階調数に比例して縦方向に多数配置される階調電圧信号線とトランジスタとを低減させ、縦方向サイズを縮小させることができる。
【００２５】
また、請求項２に対応する発明は、上位ビットデコード部の行数が、階調電圧信号のレベル数の半分であるので、請求項１に対応する作用を容易且つ確実に奏することができる。
【００２６】
さらに、請求項３に対応する発明は、液晶表示装置の液晶パネル部が、液晶ドライバ装置から出力される階調電圧信号に基づいて、画像を階調表示するので、請求項１又は請求項２に対応する作用を奏する液晶表示装置を実現することができる。
【００２７】
【発明の実施の形態】
以下、本発明の一実施形態について図面を参照して説明する。
図１は本発明の一実施形態に係るＬＣＤドライバに適用される１画素列分のデコーダ部の構成を示す模式図であり、前述した図面と同一部分には同一符号を付してその詳しい説明を省略する。
【００２８】
すなわち、本実施形態は、ＬＣＤドライバ内のデコーダ部において、縦方向のサイズを縮小させる観点から、冗長な階調電圧信号線とトランジスタとが共通化された構成となっている。
【００２９】
具体的には、デコーダ部２０は、図示しない表示コントローラ１１から入力された階調セレクトビットＡ〜Ｃを分岐抽出してその反転ビット/ Ａ〜/ Ｃを入力するインバータ部２１と、図示しない階調電圧発生部から供給される複数の階調電圧信号Ｖ１〜Ｖ８と前述した各ビットＡ〜Ｃ，/ Ａ〜/ Ｃのうちの最下位ビットＣ，/ Ｃとが入力される複数行の最下位ビットデコード部２２と、各行の最下位ビットデコード部２２を通過した各階調電圧信号のいずれかを、前述した最下位ビットＣ，/ Ｃ以外の上位ビットＡ〜Ｂ，/ Ａ〜/ Ｂに基づいて液晶パネル部１３の画素列に出力する複数行の上位ビットデコード部２３とを備えている。
【００３０】
ここで、各行の最下位ビットデコード部２２は、表示コントローラ１１からの階調セレクトビットＡ〜Ｃのうちの最下位ビットＣとその反転ビット/ Ｃに基づいて、階調電圧発生部からの複数の階調電圧信号のいずれかを同一行で通過させて上位ビットデコード部２３に入力する回路を構成するように、互いに同一行に配置された複数の第１トランジスタＴｒＣ，Ｔｒ/ Ｃを有している。
【００３１】
具体的には例えば、第１トランジスタＴｒＣ，Ｔｒ/ Ｃは、全ての階調電圧信号Ｖ１〜Ｖ８毎に個別に設けられ、それぞれドレインを外側にソースを内側にするように同一行に横並びに配置され、両トランジスタＴｒＣ，Ｔｒ/ Ｃ外側の各ドレインに階調電圧信号Ｖ１〜Ｖ８が個別に印加され、両トランジスタＴｒＣ，Ｔｒ/ Ｃ内側の両ソース相互の接続点が電気的に上位ビットデコード部２３に接続されている。なお、第１トランジスタＴｒＣのゲートは最下位ビットＣの入力配線に接続され、第１トランジスタＴｒ/ Ｃのゲートは最下位の反転ビット/ Ｃの入力配線に接続されていることは言うまでもない。
【００３２】
一方、各複数行の上位ビットデコード部２３は、表示コントローラ１１からの階調セレクトビットＡ〜Ｃのうちの最下位ビットＣを除く上位ビットＡ，Ｂとその反転ビット/ Ａ，/ Ｂに基づいて、最下位ビットＣにて選択された第１トランジスタＴｒＣ（又はＴｒ/ Ｃ）から入力された階調電圧信号Ｖｉを通過させて液晶パネル部１３向けに出力する回路を構成するように、互いに同一行に配置された複数の第２トランジスタＴｒＡ，Ｔｒ/ Ａ，ＴｒＢ，Ｔｒ/ Ｂを有している。
【００３３】
第２トランジスタＴｒＡ，Ｔｒ/ Ａ，ＴｒＢ，Ｔｒ/ Ｂは、２つの階調電圧信号Ｖ１〜Ｖ２，Ｖ３〜Ｖ４，Ｖ５〜Ｖ６，Ｖ７〜Ｖ８毎に個別に設けられ、具体的には図１に示した如き、上位ビットＡ，/ Ａ，Ｂ，/ Ｂの重複部分が共通化された本発明の真理値表において、各ビットＡ，/ Ａ，Ｂ，/ Ｂが“１”の箇所に配置されている。なお、共通化に伴い、全ての第２トランジスタＴｒＡ，Ｔｒ/ Ａ，ＴｒＢ，Ｔｒ/ Ｂを合計した個数は階調電圧信号のレベル数と同数となっている。また、第２トランジスタＴｒＡ，Ｔｒ/ Ａ，ＴｒＢ，Ｔｒ/ Ｂは、前述同様に、各ゲートが対応する上位ビットＡ，/ Ａ，Ｂ，/ Ｂの入力配線に接続され、ドレイン・ソースが階調電圧信号線に接続されていることは言うまでもない。
【００３４】
また、液晶表示装置１０は、このような縦方向のサイズを縮小したデコーダ部２０を有するＬＣＤドライバ１２から出力される階調電圧信号に基づいて、画像を階調表示する液晶パネル部１３を備えた構成となっている。
【００３５】
以上のような構成により、多レベルの階調電圧信号Ｖ１〜Ｖ８が供給されるとき、相対的に列方向に入力される階調セレクトビットＡ〜Ｃに基づいて、多レベルの階調電圧信号Ｖ１〜Ｖ８のいずれかを行方向に通過させて出力する際に、隣接する２つの階調電圧信号線及びその選択用のトランジスタを共通化できるので、ＬＣＤドライバにおけるデコーダ部の縦方向のサイズを約半分近くまで縮小させることができる。
【００３６】
具体的には２ｎ階調の場合、従来構成では２ｎ本の階調電圧信号線を要するのに対し、本発明では２ｎ−１本の階調電圧信号線となる。例えば８階調の場合、図２（ａ）に示すように、従来では８本の階調電圧信号線を要するが、図２（ｂ）に示すように、本発明では階調電圧信号線の本数が４本に半減される。また、６４階調の場合、従来では６４本の階調電圧信号線を要するが、本発明では階調電圧信号線の本数が３２本に半減される。さらに、２５６階調の場合、従来では階調電圧信号線の本数が２５６本であるが、本発明では階調電圧信号線の本数が１２８本に半減される。
【００３７】
具体的な試作品によれば、２５６階調のデコーダ部の縦方向のサイズは、従来１．１ｍｍであったのに対し、本発明では０．６４ｍｍであり、０．４６ｍｍも縮小できた。この縮小に伴い、ＬＣＤドライバの占有面積を従来と比べて約４０％減少させることができた。なお、このときの２５６階調のＬＣＤドライバ全体のサイズは、縦２．２ｍｍ、横１７．４ｍｍであり、出力ピン数が３８４本であった。
【００３８】
なお、本発明を用いて出力側で階調電圧信号線の本数を半分に削減させても、全体の縦サイズが半分までは削減されない理由は、階調レベルの数だけ入力側の階調電圧信号線の本数が必要であるため、この入力側の本数を削減できないからである。ちなみに同じ理由により、仮に上位ビットの上位桁側をさらに共通化させた変形例を設けても、縦サイズの縮小には限界がある。すなわち、以上の縦サイズの縮小に関する作用効果は、上位ビットデコーダ部の行数を階調電圧信号のレベル数の半分としたときに最も効率良く、容易且つ確実に実現させることができる。但し、このような上位ビットの上位桁側をさらに共通化させた変形例は、縦サイズの縮小に限界があるとは言え、従来構成と比べると、同様の手法により縦方向のサイズを縮小させた構成であるので、当然に本発明の範囲に包含される。
【００３９】
また、本発明は理解と実施が容易なために、設計者の人件費を高騰させずに適用でき、且つ実際に、デコーダ部分に占める面積を縮小できるので、ＬＣＤドライバ（ＬＳＩ）のコストを大幅に低下させることができる。
【００４０】
さらに、このようなデコーダ部の縦サイズ縮小に伴い、液晶表示装置１０は、液晶表示装置１０の面積に占める液晶パネル部１３の面積を増やして表示性を向上させることができ、あるいは、液晶表示装置２０の面積自体を縮小させ、携帯の容易性を向上させることができる。
【００４１】
（他の実施形態）
なお、各図１及び図２は、本発明を容易に説明するために模式的に隙間を配置して示した等価回路図であり、実際の実装パターンを示すものではない。すなわち、実際の実装パターンは、各図１に示す回路と回路的には等価であるが、図１の交線（＋）及び図２の白丸（○）で示したような隙間を作らずに種々集積化して形成可能である。
【００４２】
例えば、本発明は、等価回路が同じであれば、共通化した階調電圧信号線の間でさらにＭＯＳトランジスタＴｒＡ〜ＴｒＣ，Ｔｒ/ Ａ〜Ｔｒ/ Ｃを密接に配置した変形構成も本願発明に包含されることは言うまでもない。
【００４３】
また、本発明は、ｎビット入力、２ｎ階調出力のものにおいて、ｎ＝３の場合（３ビット入力、８階調出力）を例に挙げて説明したが、ｎ＝３に限らず、任意のｎに適用した構成をも包含し、且つ同様に実施して同様の効果を得ることができる。
【００４４】
その他、本発明はその要旨を逸脱しない範囲で種々変形して実施できる。
【００４５】
【発明の効果】
以上説明したように本発明によれば、デコーダ部で階調数に比例して縦方向に多数配置される階調電圧信号線とトランジスタとを低減させ、縦方向サイズを縮小できる液晶ドライバ装置及び液晶表示装置を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係るＬＣＤドライバに適用される１画素列分のデコーダ部の構成を示す模式図
【図２】同実施形態における効果を説明するための模式図
【図３】本発明の骨子を論理的な観点から説明するための模式図
【図４】本発明の骨子を実装レイアウトの観点から説明するための模式図
【図５】一般的な液晶表示装置の構成を示す模式図
【図６】従来のデコーダ部の１画素列分の構成を示す模式図
【符号の説明】
１０…液晶表示装置
１１…表示コントローラ
１２，１４…ＬＣＤドライバ
１３…液晶パネル部
２０…デコーダ部
２１…インバータ部
２２…最下位ビットデコード部
２３…上位ビットデコード部
Ｖ１〜Ｖ８…階調電圧信号
Ａ〜Ｃ…入力ビット
/ Ａ〜Ｃ/ …反転ビット
ＴｒＡ〜ＴｒＣ，Ｔｒ/ Ａ〜ＴｒＣ/ …トランジスタ
【図１】
0003742260.tif 000002
【図２】
0003742260.tif 000003
【図３】
0003742260.tif 000004
【図４】
0003742260.tif 000005
【図５】
0003742260.tif 000006
【図６】
0003742260.tif 000007