(57)【特許請求の範囲】
【請求項１】
誘電体板の両主面に一部を除いてほぼ全面に導電体膜を形成し、前記誘電体板の両主面に前記導電体膜により周囲が閉じた導電体膜開口領域を配し、前記両主面の前記導電体膜開口領域同士の対向部分を誘電体共振器部とし、前記誘電体板に誘電体シートを重ね、該誘電体シートの前記誘電体板に隣接しない面に、前記誘電体共振器部に一部が結合する線路を形成した高周波モジュールにおいて、
前記誘電体シートの前記誘電体板に隣接しない面上で、前記誘電体共振器部と対向する領域に、前記線路の少なくとも前記誘電体共振器部に結合するプローブ部分を形成し、前記誘電体共振器部と対向する領域外に他の伝送線路部分を形成し、前記プローブ部分の線路幅を前記他の伝送線路部分の線路幅より細くするとともに、前記プローブ部分と、前記他の伝送線路部分との間に前記プローブ部分と前記他の伝送線路部分のいずれとも線路幅が異なるインピーダンス整合部を設けたことを特徴とする高周波モジュール。
【請求項２】
誘電体板の両主面に一部を除いてほぼ全面に導電体膜を形成し、前記誘電体板の両主面に前記導電体膜により周囲が閉じた導電体膜開口領域を配し、前記両主面の前記導電体膜開口領域同士の対向部分を誘電体共振器部とし、前記誘電体板に誘電体シートを重ね、該誘電体シートの前記誘電体板に隣接しない面に、前記誘電体共振器部に一部が結合する線路を形成した高周波モジュールにおいて、
前記誘電体シートの前記誘電体板に隣接しない面上で、前記誘電体共振器部と対向する領域に、前記線路の少なくとも前記誘電体共振器部に結合するプローブ部分を形成し、前記誘電体共振器部と対向する領域外に他の伝送線路部分を形成し、前記プローブ部分の線路幅を前記他の伝送線路部分の線路幅より細くするとともに、前記プローブ部分で前記誘電体板との間に前記シートを挟む他の誘電体板を設けて、前記プローブ部分の線路インピーダンスと前記他の伝送線路部分の線路インピーダンスとを略等しくしたことを特徴とする高周波モジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、マイクロ波帯やミリ波帯で使用される共振器、フィルタ、発振器などの高周波モジュールに関する。
【０００２】
【従来の技術】
近年の移動体通信システムの需要の拡大および伝送情報量の拡大に伴って、通信帯域がミリ波帯へも拡大されつつある。このような高周波帯域においてＴＥ０１δモードの誘電体共振器を用いて誘電体フィルタや電圧制御発振器（以下ＶＣＯと言う。）を構成する場合、一般的なＴＥ０１δモードの誘電体共振器の共振周波数は円柱形状の誘電体の外形寸法で決定され、またマイクロストリップ線路などとの結合は相互間の距離によって決定されるため、高い寸法精度および位置決め精度が要求される。
【０００３】
そこで、本願出願人は特願平７−６２６２５号でこれらの問題を解消した加工精度に優れた誘電体共振器および誘電体フィルタを提案している。
【０００４】
上記出願に係る誘電体共振器および誘電体フィルタは誘電体板の両主面に電極を形成することによって、誘電体板の一部を誘電体共振器として用いるものである。このような誘電体共振器は、その誘電体板に形成されている電極をアース電極として用いることができるので、他の誘電体シートなどにマイクロストリップ線路を構成して上記誘電体板に積層することによって、誘電体共振器と電子部品とを含むＶＣＯなどの高周波モジュールを構成することができる。
【０００５】
また、誘電体板の一部を誘電体共振器として用い、線路を形成したシートを誘電体板に重ねて、誘電体共振器と線路とを結合させた誘電体共振器装置および高周波モジュールを特願平８−２９４０８７号で提案している。
【０００６】
その構成例を斜視図として図７に示す。同図において１は誘電体板であり、その両主面に、一部を除いて導電体膜を形成することによって、ＴＥ０１０モードの誘電体共振器部を構成している。２は誘電体または絶縁体のシートであり、その表面に線路２４，２５を形成している。このシート２を誘電体板１に積層した状態で、線路２４，２５が上記誘電体共振器部と磁界結合する。
【０００７】
【発明が解決しようとする課題】
図７に示した従来の高周波モジュールにおいては、各部の線路の特性インピーダンス（以下単にインピーダンスという。）を設計上５０Ωとしていて、誘電体共振器部に結合する線路についても、そのインピーダンスを５０Ωとしている。
【０００８】
ところが、このような高周波モジュールでは、その構造上、誘電体共振器部の共振空間内に導電体である線路が挿入されることになるため、その部分で導体損が生じ、共振器の負荷Ｑ（ＱL ）が低下する。特に、５０Ωの線路では、その線路幅が太いため、共振空間への挿入量を大きくすると、ＱL が大きく低下することになる。
【０００９】
また、線路の端部に接続されるＦＥＴの入力インピーダンスは、一般に５０Ωより高いため、インピーダンス整合回路を設ける必要があった。
【００１０】
この発明の目的は、誘電体板に構成する誘電体共振器部のＱL の低下の問題を解消し、またＦＥＴなどとのインピーダンス整合を容易にとれるようにした高周波モジュールを提供することにある。
【００１１】
【課題を解決するための手段】
この発明は、誘電体板の両主面に一部を除いてほぼ全面に導電体膜を形成し、誘電体板の両主面に導電体膜により周囲が閉じた導電体膜開口領域を配し、両主面の導電体膜開口領域同士の対向部分を誘電体共振器部とし、この誘電体板に誘電体シートを重ね、誘電体シートの誘電体板に隣接しない面に、該誘電体共振器部に一部が結合する線路を形成した高周波モジュールにおいて、誘電体シートの誘電体板に隣接しない面上で、誘電体共振器部と対向する領域に、前記線路の少なくとも前記誘電体共振器部に結合するプローブ部分を形成し、誘電体共振器部と対向する領域外に他の伝送線路部分を形成し、プローブ部分の線路幅を他の伝送線路部分の線路幅より細くする。これにより、共振空間に挿入される導体領域が削減され、その結果ＱL が高まる。また、上記線路の一端に入力インピーダンスの高いたとえばＦＥＴなどを接続する場合に、ＦＥＴの接続部まで線路幅を細くして、線路のインピーダンスを高くすれば、ＦＥＴとのインピーダンス整合を容易にとることができるようになる。
【００１２】
また、前記プローブ部分と、他の伝送線路部分との間に前記プローブ部分と前記他の伝送線路部分のいずれとも線路幅が異なるインピーダンス整合部を設ける。これにより誘電体共振器部に結合する線路幅の細いプローブ部分と他の伝送線路部分との間でのインピーダンス不整合が防止され、反射損の発生および反射による不安定動作が防止される。
【００１３】
また、この発明は、前記プローブ部分で前記誘電体板との間に前記シートを挟む他の誘電体板を設けて、前記プローブ部分の線路インピーダンスと前記他の伝送線路部分の線路インピーダンスとを略等しくしたことを特徴とする。これにより、シートに設けたプローブに上記他の誘電体板が近接して、その部分でトリプレート線路が構成されるため、線路の特性インピーダンスを一定としたまま線路幅を細くすることができる。そのため、特別なインピーダンス整合部を設ける必要がなくなる。
【００１４】
【発明の実施の形態】
この発明の第１の実施形態に係る帯域通過フィルタの構成を図１および図２を参照して説明する。
【００１５】
図１はその主要部の分解斜視図である。同図において１は誘電体板であり、図における上下面に導電体膜を形成している。ただし、図における上面には円形の導電体非形成部１７，１９が形成されるように導電体膜１５を設けている。誘電体板１の図における下面には、導電体非形成部１７，１９に対向する部分に同一形状の導電体非形成部を有する導電体膜を形成している。この構造によって、導電体非形成部で挟まれる誘電体板に２つのＴＥ０１０モードの誘電体共振器部を構成している。図１において２はＰＴＦＥなどからなる誘電体シートであり、図における上面に線路６，７を形成している。これらの線路６，７のそれぞれの根本部６ａ，７ａを相対的に線路幅の太い伝送線路とし、そこから突き出た部分６ｂ、７ｂを線路幅の細いプローブとしている。この誘電体シート２を、上記導電体膜を形成した誘電体板１に重ねることによって、プローブ６ｂ，７ｂが上記２つの誘電体共振器部と結合する。また、これらの誘電体板と誘電体シートを導電体板４，５で挟み込むことによって、２つの平行な導電体板の間に誘電体共振器部と線路が配置されることになる。
【００１６】
図２は図１に示した誘電体板に誘電体シートを重ねた状態を示す図であり、（Ａ）は平面図、（Ｂ）はその中央断面図である。このように誘電体板１の上面に導電体非形成部１７，１９を設けた導電体膜１５を形成し、誘電体板１の下面に導電体非形成部１８，２０を設けた導電体膜１６を形成することによって、２つのＴＥ０１０モードの誘電体共振器部が、導電体非形成部で挟まれる部分に構成される。同図の（Ｂ）の破線はそのモードの磁界分布を示していて、隣接する２つの誘電体共振器部は磁界結合する。またそれぞれの共振器部はプローブ６ｂ、７ｂに磁界結合する。これにより伝送線路６ａ−７ａの間に２段の共振器からなる帯域通過特性を有するフィルタが構成される。
【００１７】
ここで、伝送線路６ａ，７ａは、これらに接続される入力／出力インピーダンスが５０Ωの回路やインピーダンスが５０Ωの線路に合わせて、そのインピーダンス５０Ωにしている。プローブ６ｂ，７ｂの線路幅は６ａ，７ａより細く形成しているので、そのインピーダンスは５０Ωより高い。このように共振空間へ挿入されるプローブの線路幅を細くすることにより、導体損が低減し、誘電体共振器部のＱL の低下が抑えられる。
【００１８】
次に第２の実施形態に係る誘電体フィルタの構成を図３および図４を参照して説明する。
【００１９】
図３はその分解斜視図である。同図において１は誘電体板であり、図における上面に円形の導電体非形成部１７，１９が形成されるように導電体膜１５を設けている。誘電体板１の図における下面には、導電体非形成部１７，１９に対向する部分に同一形状の導電体非形成部を有する導電体膜を形成している。この構造によって、導電体非形成部で挟まれる誘電体板に２つのＴＥ０１０モードの誘電体共振器部を構成している。図３において２はＰＴＦＥなどからなる誘電体シートであり、図における上面に線路６を形成している。この誘電体シート２を、上記導電体膜を形成した誘電体板１に重ねることによって、線路６の一部を２つの誘電体共振器部に結合させる。また、これらの誘電体板と誘電体シートを導電体板４，５で挟み込むことによって、２つの平行な導電体板の間に誘電体共振器部と線路を配置する。
【００２０】
図４は図３に示した誘電体板１に誘電体シート２を積層した状態での平面図である。このように線路６の両端部分６ａを線路幅の相対的に太い伝送線路とし、途中部分６ｂを線路幅の細いプローブとしている。また、伝送線路とプローブの中間部分にインピーダンス整合部６ｃを形成している。ここで伝送線路６ａのインピーダンスをＺａ、プローブ６ｂのインピーダンスをＺｂとすれば、インピーダンス整合部６ｃのインピーダンスＺｃは、Ｚｃ＝√（Ｚａ・Ｚｂ）の関係となる線路幅とし、その線路長をλｇ／４（λｇは伝送路波長）としている。プローブ６ｂは誘電体板１に設けた２つのＴＥ０１０モードの誘電体共振器部に対してそれぞれ磁界結合する。この結合位置の間隔をλｇ／４の奇数倍の関係としている。これにより伝送線路６ａ，６ａの所定位置に２つの共振器を結合させた帯域阻止特性を有する誘電体フィルタを得る。
【００２１】
次に、第３の実施形態に係るＶＣＯの主要部の構成を分解斜視図として図５に示す。同図において、２１はＶＣＯモジュール、５０はセラミックパッケージである。ＶＣＯモジュール２１の誘電体板１には図１に示したものと同様にして１つのＴＥ０１０モードの誘電体共振器部Ｒを形成している。また、誘電体板１の上面にはＦＥＴ２８およびバラクタダイオード２９をマウントしている。誘電体シート２の上面には、伝送線路２４ａ，プローブ２４ｂ，インピーダンス整合部２４ｃから成る主線路と、伝送線路２５ａ，プローブ２５ｂ，インピーダンス整合部２５ｃから成る副線路とを誘電体共振器部Ｒに重なるように形成している。伝送線路２４ａの一端は抵抗膜２６を介してアース電極２７に接続していて、プローブ２４ｂの他端はボンディングワイアを介してＦＥＴ２８のゲートに接続している。伝送線路２５ａはボンディングワイアを介してバラクタダイオード２９の一方の端子に接続している。バラクタダイオード２９の他方の端子はボンディングワイアを介してアース電極２７に接続している。プローブ２５ｂの端部は開放端としている。また、伝送線路２５ａのバラクタダイオード２９に対する接続端とバイアス電極３２との間には薄膜インダクタ３０および薄膜抵抗３１を形成している。更にバイアス電極３２とアース電極２７との間にチップコンデンサ３３を接続している。
【００２２】
ＦＥＴ２８は、そのドレインをインダクタとしてのマイクロストリップ線路３４を介して入力電極３５に接続していて、ソースをマイクロストリップ線路３６の一端に接続している。また、入力電極３５とアース電極２７との間にチップコンデンサ４０を接続している。
【００２３】
マイクロストリップ線路３６の他端は抵抗膜３８を介してアース電極２７に接続している。またこのマイクロストリップ線路３６に対して一定の間隙を設けて他のマイクロストリップ線路３９を設け、その端部を出力電極４１としている。
【００２４】
このようにして、誘電体共振器部、主線路、およびＦＥＴにより帯域反射型の発振器を形成し、誘電体共振器部に結合する副線路とともにバラクタダイオードを設けることによって、バラクタダイオードの静電容量で発振周波数が変化するＶＣＯを構成している。
【００２５】
セラミックパッケージ５０はセラミック基板５１と５２とから構成している。セラミック基板５１には凹部５３を設けていて、凹部５３を取り巻くように外部端子５４を形成している。また、凹部５３の底面には導体を形成している。このセラミックパッケージ５０に対してＶＣＯモジュール２１を誘電体シート２側を下面にして収納するとともに、入力電極３５、出力電極４１、バイアス電極３２およびその他のアース電極２７を外部端子５４にそれぞれ接続し、図示しない金属板で封止することによって表面実装型のＶＣＯを構成する。
【００２６】
次に第４の実施形態に係るＶＣＯの主要部の構成を分解斜視図として図６に示す。図５に示した例と異なり、この例では、誘電体シート２の上部に更に誘電体板３を載置する。この誘電体板３の図における上面にはアース電極１４を形成していて、誘電体板３を誘電体共振器部の上部、すなわちプローブ２４ｂ，２５ｂを挟み込む位置に載置する。これにより誘電体板１、誘電体シート２、誘電体板３からなるいわゆるトリプレート型の線路を構成している。但し、プローブ２４ｂ，２５ｂ部分は下層に誘電体板１側の電極がないため、この部分は誘電体板３側のアース電極１４をアース電極とするマイクロストリップ線路として作用する。このように、プローブに近接して誘電体部分を配置することにより、同一の特性インピーダンスを得るための線路幅を細くすることができる。そのため、プローブ部分と伝送線路部分のインピーダンスを等しくしたままプローブ部分の線路幅を細くすることができ、特別なインピーダンス整合部が不要となる。
【００２７】
【発明の効果】
請求項１に記載の発明によれば、共振空間における導体領域が削減され、その結果ＱL が高まる。また、上記線路の一端に入力インピーダンスの高いたとえばＦＥＴなどを接続する場合に、ＦＥＴの接続部まで線路幅を細くして、線路のインピーダンスを高くすれば、ＦＥＴとのインピーダンス整合を容易にとることができるようになる。
【００２８】
また、誘電体共振器部に結合する幅の細いプローブ部分と他の伝送線路部分との間でのインピーダンス不整合が防止され、反射損の発生および反射による不安定動作が防止される。
【００２９】
請求項２に記載の発明によれば、シートに設けたプローブ部分に上記他の誘電体板が近接して、その部分でトリプレート型の線路が構成されるため、線路の特性インピーダンスを一定としたままプローブ部分の線路幅を細くすることができる。そのため、特別なインピーダンス整合部を設ける必要がなくなる。
【図面の簡単な説明】
【図１】第１の実施形態に係る誘電体フィルタの構成を示す分解斜視図
【図２】同誘電体フィルタの主要部の構成を示す図
【図３】第２の実施形態に係る誘電体フィルタの構成を示す分解斜視図
【図４】同誘電体フィルタの主要部の平面図
【図５】第３の実施形態に係るＶＣＯの主要部の構成を示す分解斜視図
【図６】第４の実施形態に係るＶＣＯの主要部の構成を示す分解斜視図
【図７】従来のＶＣＯの構成を示す斜視図
【符号の説明】
１−誘電体板
２−誘電体シート
３−誘電体板
４，５−導電体板
６，７−線路
６ａ，７ａ−伝送線路
６ｂ，７ｂ−プローブ
６ｃ−インピーダンス整合部
１４，１５，１６−導電体膜
１７，１８，１９，２０−導電体非形成部
２１−ＶＣＯモジュール
２４ａ，２５ａ−伝送線路
２４ｂ，２５ｂ−プローブ
２５ｃ−インピーダンス整合部
２８−ＦＥＴ
２９−バラクタダイオード
５０−セラミックパッケージ
Ｒ−誘電体共振器部
【図１】
0003772513.tif 000002
【図２】
0003772513.tif 000003
【図３】
0003772513.tif 000004
【図４】
0003772513.tif 000005
【図５】
0003772513.tif 000006
【図６】
0003772513.tif 000007
【図７】
0003772513.tif 000008