(57)【特許請求の範囲】
【請求項１】
第一導電型不純物を含む化合物半導体基板上に形成され、該化合物半導体基板の構成材料と同じかそれよりも広いエネルギバンドギャップを持つ第一の化合物半導体層と、
前記第一の化合物半導体層の上に形成され、そのエネルギバンドギャップが前記第一の化合物半導体層よりも狭い第一の量子ドットと、
前記第一の量子ドットを覆い、そのエネルギバンドギャップが前記化合物半導体基板の構成材料と同じかそれよりも広い第二の化合物半導体層と、
前記第二の化合物半導体層の上方に形成された第二導電型の不純物を含有する化合物半導体コンタクト層と、
前記化合物半導体コンタクト層の上に形成された上側電極と、
前記化合物半導体基板の下に形成された下側電極と、
前記第一の化合物半導体層及び前記第二の化合物半導体層のうち前記第一の量子ドットに接しない側であって、前記上側電極と前記下側電極間に印加された電界によって移動するキャリアの移動方向と反対側に存在するとともに、前記第一の化合物半導体層及び第二の化合物半導体層よりもエネルギバンドギャップが広い第一のエネルギバリア層と
を有することを特徴とする光メモリ素子。
【請求項２】
前記第一のエネルギバリア層は前記第二の化合物半導体層の上方に形成され、
前記第一のエネルギバリア層の上に形成され、そのエネルギバンドギャップが前記化合物半導体基板の構成材料と同じかそれよりも広い第三の化合物半導体層と、
前記第三の化合物半導体層の上に形成され、そのエネルギバンドギャップが前記第三の化合物半導体層よりも狭い第二の量子ドットと、
前記第二の量子ドットを覆い、そのエネルギバンドギャップが前記化合物半導体基板の構成材料と同じかそれよりも広い第四の化合物半導体層と、
前記化合物半導体コンタクト層は、前記第四の化合物半導体層の上方に形成され、
前記第三の化合物半導体層及び前記第四の化合物半導体層のうち前記第二の量子ドットに接しない側であって、前記上側電極と前記下側電極間に印加された電界によって移動するキャリアの移動方向と反対側に存在し、かつ、前記第三の化合物半導体層及び第四の化合物半導体層よりもエネルギバンドギャップが広い第二のエネルギバリア層と
を有することを特徴とする請求項１記載の光メモリ素子。
【請求項３】
前記第一の化合物半導体層、第一の量子ドット、第二の化合物半導体層、及び第一のエネルギバリア層を複数周期的に形成したことを特徴とする請求項２記載の光メモリ素子。
【請求項４】
前記第三の化合物半導体層、第二の量子ドット、第四の化合物半導体層、及び第二のエネルギバリア層を複数周期的に形成したことを特徴とする請求項３記載の光メモリ素子。
【請求項５】
前記第一のエネルギバリア層又は前記第二のエネルギバリア層のいずれかに隣接して形成され、前記第一のエネルギバリア層又は前記第二のエネルギバリア層よりもエネルギバンドギャップが狭い第５の化合物半導体層を有することを特徴とする請求項２記載の光メモリ素子。
【請求項６】
前記第一のエネルギバリア層に隣接して形成される前記第５の化合物半導体層には、所定の形状にパターニングされた前記第三の化合物半導体層、第二の量子ドット、第四の化合物半導体層及び第二のエネルギバリア層をはさんで、該第５の化合物半導体層の面方向に１対の電極が形成されていることを特徴とする請求項５記載の光メモリ素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光メモリ素子に関し、より詳しくは、量子ドットを用いる光メモリ素子に関する。
【０００２】
【従来の技術】
半導体を低次元化する構造を追求していくと量子ドットに行き着く。量子ドットはその状態密度が離散化するので、物理的興味がもたれている。量子ドットは形成が難しく、満足いく結果が得られていなかったが、最近になって量子ドットの形成について幾つかの報告がある。
【０００３】
例えば、ＭＢＥ法によってGaAs基板上にInの組成が０．５程度であって格子定数が大きく異なるInGaAs層を複数層形成した量子井戸構造を作製すると、直径が３０〜４０nmの量子ドットが形成されることがD. Leonard et al., Appl. Phys. Lett. 63 (23), 1993, pp.3203-3205において報告されている。
また、原子層エピタキシ（ＡＬＥ）成長技術によって直径が１５〜２０nmの量子ドットを１００nm程度の間隔で形成できることが、Kohki Mukai et al., Jan. J. Appl. Phys. Vol.33 (1994) PP.L1710-L1712に記載されている。これと同じような量子ドットをＭＯＶＰＥによって形成できることが、J. Oshinowo et al., Appl. Phys. Lett. 65 (11), 1994, pp.1421-1423 において報告されている。
【０００４】
さらに、GaAs基板上に成長された第一のInx Ga1-x P （ｘ＝０．４９）層の上にInP を供給し、さらにその上に第二のInx Ga1-x P （ｘ＝０．４９）層を形成することにより、InP 量子ドットをInGaP 層間に埋め込んだ構造が、A. Kurtenbach et al., Appl. Phys. Lett. 66 (3), 1995, pp.361-363において報告されている。
【０００５】
以上のような量子ドットは、結晶の歪みを積極的に成長に取り入れることにより形成されると考えられている（Stranski-Krastanow mode)。このような量子ドットを用いる素子として波長多重メモリが知られ、例えばShunichi Muto, Jan J. Appl. phys. Vol.34 (1995), pp.L210-L212 に記載がある。
波長多重光メモリに必要なことの一つは光吸収物質の広帯域化である。
【０００６】
前述の引用例では、いずれも量子ドットが自己組成的に形成されるため、熱的揺らぎの影響を受けて組成の揺らぎやサイズの揺らぎが生じる。その揺らぎはサイズの揺らぎが支配的と考えられている。
量子ドットのサイズ揺らぎの大きさをフォトルミネッセンスの半値全幅（ＦＷＨＭ）で表せば８０meV 程もあり、２次元の量子井戸層のＦＷＨＭの１０倍以上も大きい。波長多重光メモリは、この揺らぎを積極的に利用することに特徴がある。
【０００７】
しかし、揺らぎによるＦＷＨＭを増大することには限界があり、１００meV 以上に大きくすることは不可能である。
波長多重光メモリの構造と動作は次のようになる。
波長多重メモリは、図１３(a),(b) に示すように、GaAs基板101 の（００１）面上にAlGaAsよりなるバッファ層102 を形成し、その上にGaAsよりなる２つのバリア層103,105 の間に挟まれたInGaAsからなる多数の量子ドット104 を形成する。なお、量子ドット104 をInP から形成する場合には、バリア層103,105 をGaAsから形成し、バッファ層102 をGaAsから形成する構造が採用される。
【０００８】
このような構造の波長多重光メモリにおいては、特定波長の光を照射すると、量子ドット104 では図１３(c) に示すように、光励起により電子・正孔対が生成する。
その光照射時に膜厚方向に電界Ｅを印加すると、その電子はトンネル効果等によって量子ドット104 の外部に流れて電界Ｅ中を移動するので、その電子の移動は電流の変化として観測される。一方、正孔は、その有効質量が大きいためにトンネルできずに量子ドット104 内に滞留する。これにより、量子ドット104 内に例えば「１」の情報が書き込まれる。
【０００９】
さらに、情報を読み出すために特定波長の光を量子ドット104 に照射すると、量子ドット104 内では正孔のみが存在しているので、電子が励起されて外部に流れるという現象は見られず、電流の変化は起きない。この場合、データ「１」が読み出されたことになる。
これに対して、初期の状態で光を量子ドット104 に照射せずに量子ドット104 内に電子・正孔対を発生させないことを情報「０」の書き込みとする。その後に情報を読み出すために膜厚方向に電界を印加しながら特定波長の光を照射すると、量子ドット104 では光励起により電子・正孔対が生成され、これが電流の変化として観測される。この場合、データ「０」が読み出されたことになる。
【００１０】
波長多重メモリは、このような書込み、読み出し用の波長が異なる複数種の量子ドットを備えた記憶素子である。
【００１１】
【発明が解決しようとする課題】
このような波長多重メモリを多層で構成し、各層毎に異なる情報を書き込む構造が考えられる。この場合、各層毎に書込み読み出し用の光の波長は相違することになる。
このような構造において、例えば一層目のメモリ領域に「１」の情報が書き込まれ、二層目のメモリ領域に「０」の方法が書き込まれて、電界が一層目から二層目に向けて印加されているとする。そして、二層目のメモリ領域に書き込まれた情報を読み出すために光を照射すると、二層目のメモリ領域内の量子ドットから電子が放出されて電界中を移動する。この場合、その電子は、一層目のメモリ領域内の量子ドット内の正孔と再結合して一層目の情報を消してしまうおそれがある。つまり、層間のキャリア輸送に伴うメモリ情報の喪失が発生する可能性がある。
【００１２】
本発明はこのような問題に鑑みてなされたものであって、メモリ情報の喪失を防止することができる波長多重メモリを提供することを目的とする。
【００１３】
【課題を解決するための手段】
（手段）
上記した課題は、図１に例示するように、第一導電型不純物を含む化合物半導体基板１上に形成され、該化合物半導体基板１の構成材料と同じかそれよりも広いエネルギバンドギャップを持つ第一の化合物半導体層３と、前記第一の化合物半導体層３の上に形成され、そのエネルギバンドギャップが前記第一の化合物半導体層３よりも狭い第一の量子ドット４ｄと、前記第一の量子ドット４ｄを覆い、そのエネルギバンドギャップが前記化合物半導体基板１の構成材料と同じかそれよりも広い第二の化合物半導体層５と、前記第二の化合物半導体層５の上方に形成された第二導電型の不純物を含有する化合物半導体コンタクト層１３と、前記化合物半導体コンタクト層１３の上に形成された上側電極１９と、前記化合物半導体基板１の下に形成された下側電極１５と、前記第一の化合物半導体層３及び前記第二の化合物半導体層５のうち前記第一の量子ドット４ｄに接しない側であって、前記上側電極１９と前記下側電極１５間に印加された電界によって移動するキャリアの移動方向と反対側に存在するとともに、前記第一の化合物半導体層３及び第二の化合物半導体層５よりもエネルギバンドギャップが広い第一のエネルギバリア層６とを有することを特徴とする光メモリ素子によって解決する。
【００１４】
上記した光メモリ素子において、前記第一のエネルギバリア層６は前記第二の化合物半導体層５の上方に形成され、前記第一のエネルギバリア層６の上に形成され、そのエネルギバンドギャップが前記化合物半導体基板１の構成材料と同じかそれよりも広い第三の化合物半導体層８と、前記第三の化合物半導体層８の上に形成され、そのエネルギバンドギャップが前記第三の化合物半導体層８よりも狭い第二の量子ドット９ｄと、前記第二の量子ドット９ｄを覆い、そのエネルギバンドギャップが前記化合物半導体基板１の構成材料と同じかそれよりも広い第四の化合物半導体層１０と、前記化合物半導体コンタクト層１３は、前記第四の化合物半導体層１０の上方に形成され、前記第三の化合物半導体層８及び前記第四の化合物半導体層１０のうち前記第二の量子ドット９ｄに接しない側であって、前記上側電極１９と前記下側電極１５間に印加された電界によって移動するキャリアの移動方向と反対側に存在し、かつ、前記第三の化合物半導体層８及び第四の化合物半導体層１０よりもエネルギバンドギャップが広い第二のエネルギバリア層１１とを有することを特徴とする。
【００１５】
上記した光メモリ素子において、第一の化合物半導体層３、第一の量子ドット４ｄ、第二の化合物半導体層５、及び第一のエネルギバリア層６を複数周期的に形成したことを特徴とする。
上記した光メモリ素子において、第三の化合物半導体層８、第二の量子ドット９ｄ、第四の化合物半導体層１０、及び第二のエネルギバリア層１１を複数周期的に形成したことを特徴とする。
【００１６】
上記した光メモリ素子において、前記第一のエネルギバリア層６の前記キャリアの移動方向と反対側に隣接して形成され、前記第一のエネルギバリア層６よりもエネルギバンドギャップが狭い第５の化合物半導体層７を有することを特徴とする。または、前記第二のエネルギバリア層１１のうちの前記キャリアの移動方向と反対側に隣接して形成され、前記第二のエネルギバリア層１１よりもエネルギバンドギャップが狭い第５の化合物半導体層７を有することを特徴とする。
【００１７】
上記した光メモリ素子において、前記第一のエネルギバリア層６に隣接して形成される前記第５の化合物半導体層７には、所定の形状にパターニングされた前記第三の化合物半導体層８、第二の量子ドット９ｄ、第四の化合物半導体層１０及び第二のエネルギバリア層１１をはさんで、該第５の化合物半導体層７の面方向に１対の電極が形成されていることを特徴とする。
【００１８】
（作用）
次に、本発明の作用について説明する。
本発明によれば、量子ドットを囲む半導体層のうち、キャリア（電子又は正孔）が移動する方向と反対側にエネルギバリア層を形成したので、電子、正孔のうちの一方が抜けた量子ドットに電子又は正孔が誤って再結合を生じることが防止され、データが消去されるおそれがなくなる。
【００１９】
この場合、エネルギバリア層に隣接して低ポテンシャルエネルギーの低ポテンシャル化合物半導体層を形成すると、エネルギバリア層により移動が阻止されたキャリアはその低ポテンシャルの化合物半導体層に沿って移動し、効率良く収集される。
そのキャリアが上層側の量子ドットから移動したものである場合には、そのキャリアの移動がエネルギバリア層に阻まれて下側の量子ドットに入ることはないので、別々の層に存在する量子ドット間のクロストークが生じなくなる。
【００２０】
ここで、エネルギバリア層や低ポテンシャル半導体層の面方向（膜厚方向に直交する方向）の電界を印加すると、読み出し用の光の照射により上側の量子ドットから移動したキャリアはその電界中を移動するので、このキャリアの移動を電流として検出すれば、上側の量子ドットのデータを読み出すことができる。
上層の量子ドットと下層の量子ドットは、同じ遷移エネルギーを有してもよいし、異なってもよい。
【００２１】
【発明の実施の形態】
そこで、以下に本発明の実施形態の波長多重光メモリ素子説明する。
（第１実施形態）
次に、本発明の第１実施形態を製造工程に沿って説明する。
まず、波長多重光メモリ素子の化合物半導体の成長を図１(a) に基づいて説明する。
【００２２】
図１(a) に示すように、ｎ+ 型のGaAs基板１の（００１）面上にｎ+ 型のGaAsよりなるバッファ層２を２００nm、第一のアンドープGaAs層３を３００nm、第一のInAs層４を１．８原子層（Monolayer(ＭＬ))の厚さに形成する。第一のInAs層４はＭＢＥ（molecular beam epitaxy) 、原子堆積法などによって４８０℃の温度で成長される。原子堆積法は、多元系半導体を構成する原子を別々に含む成長雰囲気に基板を交互に曝すことによって多元系半導体膜を成長する方法である。ここで、原子層の厚さは、基板上への構成元素の供給時間で表されている。
【００２３】
厚さ１．８ＭＬの第一のInAs層は、Stranski-Krastanowモードによる島状の量子ドットとなって第一のアンドープGaAs層３の上で多数個無秩序に存在する。これらのInAsの量子ドットを以下に第一層目の量子ドット４ｄという。
続いて、膜厚１０nmの第二のアンドープGaAs層５を形成して第一層目の量子ドット４ｄを覆う。
【００２４】
この後に、第二のアンドープGaAs層５の上にアンドープAlx1Ga1-x1As（ｘ1 ＝０．５）よりなる第一のエネルギバリア層６を５０nm、アンドープInx2Ga1-x2As（ｘ2 ＝０．０５）よりなる低ポテンシャル層７を２０nm、第三のアンドープGaAs層８を２００nmの厚さに形成する。第一のエネルギバリア層６は、GaAsのポテンシャルエネルギーに熱エネルギーｋB Ｔ（ｋB は定数、Ｔは絶対温度）を加えた値よりも大きなポテンシャルエネルギーを有する材料を選ぶ。また、低ポテンシャル層７は、第三のアンドープGaAs層８よりもポテンシャルが低く、かつ第一のエネルギバリア層６よりもポテンシャルが小低い材料を選ぶ。
【００２５】
続いて、ＭＢＥ法などにより第二のInGaAs層９を４８０℃の温度で１．８ＭＬの厚さに形成する。第二のInAs層９は、第三のアンドープGaAs層８の上で島状の多数の量子ドットになる。これらの量子ドットを以下に第二層目の量子ドット９ｄという。
さらに、第二層目の量子ドット９ｄを膜厚１０nmの第四のアンドープGaAs層１０で覆った後に、第四のアンドープGaAs層１０の上にアンドープAlx1Ga1-x1As（ｘ1 ＝０．５）よりなる第二のエネルギバリア層１１を５０nmの厚さに形成する。第二のエネルギバリア層１１は、GaAsのポテンシャルエネルギーに熱エネルギーｋB Ｔを加えた値よりも大きなポテンシャルエネルギーの材料を選ぶ。
【００２６】
さらに、第二のエネルギバリア層１１の上に第五のアンドープGaAs層１２を１０nmの厚さに形成し、ついで、ｐ+ 型のGaAsよりなるコンタクト層１３を１００nmの厚さに形成する。
以上の化合物半導体層のうち特に記載していない層はＭＢＥ法、ＭＯＶＰＥ法などによって形成される。
【００２７】
このような化合物半導体の成長を終えた後に、化合物半導体層のパターニングと電極形成を行って図１(b) に示すような素子を形成する。
まず、ｐ+ 型GaAsコンタクト層１３から低ポテンシャル層６の上部までをフォトリソグラフィーによってパターニングして、それらの層６〜１３を１mm×１mmの大きさの矩形の平面形状にする。
【００２８】
このパターニングの後に、全体にSiO2よりなる保護膜１４を低温ＣＶＤにより成長して各層の露出面を被覆する。
続いて、GaAs基板１の底面には金スズ（AuSn）、インジウム（In）或いは導電性ペーストなどを用いてｎ側電極１５を形成する。
さらに、保護膜１４をパターニングして低ポテンシャル層７を露出する第一の開口部と第二の開口部を離して形成するとともに、コンタクト層１３を露出する第三の開口部を形成する。
【００２９】
続いて、金ゲルマニウム（AuGe）層１６とAu層１７を連続して蒸着し、ついでAu層１７とAuGe層１６を低エネルギ層７の両側に残して第一の開口部内に第一の電極１８ａを、第二の開口部内に第二の電極１８ｂを形成する。AuGe層１６とAu層１７のパターニングは、リフトオフ又はフォトリソグラフィーにより行う。
ついで、窒素雰囲気中で４００℃で５分間熱処理してAuGe層１６と低ポテンシャル層７を合金化する。
【００３０】
その後に、コンタクト層１３の上に３０nmの厚さのAu層を蒸着した後に、このAu層をパターニングしてｐ側電極１９を形成する。３０nm程度の薄いAuは光を透過するので、ｐ側電極１９は光を透過する。そのAu層のパターニングは、リフトオフ、フォトリソグラフィーによる。
これにより、多重波長光メモリ素子の基本的構造が完成する。
【００３１】
上記した第一のGaAs層３と第二のGaAs層５の間に存在する第一層目の量子ドット４ｄと、第三のGaAs層８と第四のGaAs層１０の間に存在する第二層目の量子ドット９ｄはそれぞれStranski-Krastanowモードで作成され、それらのＦＷＨＭは２次元の量子井戸層に比べてはるかに大きく、図２に示すように１．１７eVの付近にピークを有するブロードな発光が観測される。即ち、上記した複数の量子ドット４ｄ、９ｄのサイズに揺らぎが生じて、正孔と電子の量子準位間（基底状態間）のエネルギが異なるものが存在する。メモリ情報量は、波長帯域が広いほどメモリの書込み、読み出しに使用できる光の波長帯は増えることになる。
【００３２】
従って、第一層目及び第二層目の量子ドット４ｄ，９ｄは、同じ条件で形成されているので、それぞれ基底状態間のエネルギ、即ち遷移エネルギーが同じ複数の量子ドットが存在することになる。しかし、そのサイズの揺らぎによって遷移エネルギが異なるので、第一及び第二層目の量子ドット４ｄ，９ｄ内においてはそれぞれ遷移エネルギーの異なる量子ドットも存在することになる。
【００３３】
次に、上記した多重波長光メモリ素子の情報の書込み、読み出しについて説明する。
まず、図３に示すように、ｐ+ 型GaAsよりなるコンタクト層１３とｎ+ 型GaAs基板１の間には逆バイアスの電圧Ｖ0 を印加して膜成長方向（膜厚方向）に電界Ｅ0 を生じさせる。これにより情報の書込み時、読み出し時以外には膜厚方向に電流が殆ど流れない状態になる。
【００３４】
その電圧Ｖ0 は、量子ドット４ｄ，９ｄに正孔が滞留する状態で、正孔の閉じ込めエネルギー以上に強く印加しないことが肝要である。正孔が量子ドットから放出されると書込み情報が変わるからである。
また、低ポテンシャル層７の両側の第一の電極１８ａと第二の電極１８ｂの間に電圧Ｖ1 を印加して、低ポテンシャル層７の面方向（膜厚に垂直な方向）に電界Ｅ1 を生じさせる。
【００３５】
この状態の多重波長光メモリ素子のエネルギーバンドは図４のようになる。ここで、第一層目の量子ドット４ｄの遷移エネルギをＥg1とし、第二層目の量子ドット９ｄの遷移エネルギをＥg2とする。
量子ドットへの情報の書込みは次のようになる。
まず、図３に示すように、透明なｐ側電極１９を通してエネルギ１．１７eVの光をメモリ素子内に照射すると、遷移エネルギが１．１７eVの第一層目及び第二層目の量子ドット４ｄ1 ，９ｄ1 では光が吸収されて電子・正孔対が生成され、その電子はトンネル効果などによって外部に出て電界Ｅ0 中を移動する。これにより、遷移エネルギ１．１７eVの第一層目及び第二層目の量子ドット４ｄ1 、９ｄ2 には情報「１」が書き込まれる。一方、エネルギ１．１６eVの光を照射せずに遷移エネルギー１．１６eVの第一及び第二層目の量子ドット４ｄ2 、９ｄ2 に「０」を書き込む。
【００３６】
この書込みをエネルギーバンド図で示すと図５(a) のようになる。なお、図５(a) と図５(b) においては、理解を容易にするために遷移エネルギ１．１６eVの第一層目の量子ドット４ｄ2 と遷移エネルギ１．１７eVの第二層目の量子ドット９ｄ1 は省略している。
この状態の量子ドットの情報は次のような方法で読み出される。
【００３７】
遷移エネルギ１．１６eVの量子ドット４ｄ2 、９ｄ2 の情報を読み出すためにエネルギ１．１６eVの光をｐ側電極１９から照射すると、遷移エネルギ１．１６eVの第一及び第二層目の量子ドット４ｄ2 、９ｄ2 には電子・正孔対が生成され、その電子は外部に抜け出る。この読み出しをエネルギーバンド図で示すと図５(b) のようなる。
【００３８】
その電子は、膜厚方向の電界Ｅ0 によって移動するが、遷移エネルギ１．１７の第一層目の量子ドット４ｄ1 への注入は第一のエネルギバリア層６によって阻止されるので、量子ドット間のクロストークが生じない。
第一のエネルギバリア層６によって移動が阻止された電子は、低ポテンシャル層７に到達して効率良く収集され、さらに低ポテンシャル層７の面方向の電界Ｅ1 によって第一の電極１８ａから第二の電極１８ｂの方向に移動するので、第一及び第二の電極１８ａ，１８ｂに接続された電流検出器２０の電流値が増加し、この電流値の変化によって遷移エネルギ１．１６eVの量子ドット４ｄ2 、９ｄ2 には情報「０」が書き込まれていたと判断する。
【００３９】
また、光照射によって遷移エネルギ１．１６eVの第一の量子ドット４ｄ2 から出た電子は、ｐ側電極１９とｎ側電極１５の間に印加された電界Ｅ0 によってGaAs基板１に移動するので、ｐ側電極１９とｎ側電極１５に接続された電流検出器２０の電流値が増加する。
なお、遷移エネルギが１．１６eVよりも大きな量子ドットでは、エネルギ１．１６eVの光の照射によって電子・正孔対が生じないので情報は書換わらない。
【００４０】
このように、量子ドットのうち電子が移動する方向と反対側に熱エネルギーｋB Ｔよりも大きなポテンシャルを有するエネルギバリアを形成すると、電界によって移動した電子はエネルギバリア層によって量子ドット内への注入が妨げられる。
ところで、上記した例では、第一層目の量子ドット４ｄと第二層目の量子ドット９ｄのそれぞれの遷移エネルギＥg1、Ｅg2が同じ場合には、読み出し時に流れる電子の数が多くなるので、読み出し出力電流が大きくなる。
【００４１】
また、それらの遷移エネルギＥg1、Ｅg2が異なる場合には、第二層目の量子ドット９ｄから出た電子は、第一のエネルギバリア層６によって第一層目の量子ドット４ｄ内に注入されることは妨げられ、クロストークが生じない。
ところで、光が照射されない場合にコンタクト層１３から供給される電子は第二のエネルギバリア層１１によって第二の量子井戸９ｄへの注入が阻止されるので、第二の量子井戸９ｄに書き込まれた情報が揮発することはない。
【００４２】
また、波長多重光メモリ素子の情報のリフレッシュのためにｎ側電極１５とｐ側電極１９に正バイアスの電圧を印加すると、エネルギバリア層６，１１が存在しない側から量子ドット４ｄ，９ｄ内に電子が供給されて量子ドット４ｄ，９ｄ内で再結合が生じ、全ての量子ドット４ｄ，９ｄの情報が「０」に変わる。
なお、上記した波長多重メモリ素子において、第一のエネルギバリア層６に隣接する低ポテンシャル層７を省いてもよい。この構造では、第一のエネルギバリア層６によって移動が抑制された電子は、第三のGaAs層８内で横方向に印加された電界Ｅ1 によって移動することになる。
【００４３】
また、第一及び第二層目の量子ドット４ｄ，９ｄについては、バリア層を含む量子ドット構造を複数層周期的に積んだ構造にしてもよい。
（第２実施形態）
上記した波長多重光メモリでは、InAsからなる量子ドットを膜厚方向に２層形成した実施形態を説明した。本実施形態では、第一層目の量子ドットと第二層目の量子ドットを異なる材料から形成した波長多重光メモリを説明する。
【００４４】
まず、化合物半導体の成長を図６(a) に基づいて説明する。図６(a) において、図１(a) と同じ符号は同じ要素を示している。
この実施形態では、第１実施形態と同様に、ｎ+ 型のGaAs基板１の（００１）面上に、ｎ+ 型のGaAsよりなるバッファ層２、第一のアンドープGaAs層３、第一層目のInAsよりなる量子ドット４ｄ、第二のアンドープGaAs層５、アンドープAlx1Ga1-x1Asよりなる第一のエネルギバリア層６、アンドープInx2Ga1-x2Asよりなる低ポテンシャル層７および第三のアンドープGaAs層８を順に形成する。それらの層２〜８の膜厚や組成比は第１実施形態と同じにする。
【００４５】
この化合物半導体の成長に続いて、Inx3Ga1-x3As（ｘ3 ＝０．５）層２１をＭＢＥなどによって５ＭＬの厚さに形成する。このInx2Ga1-x2As層２１は、第三のアンドープGaAs層８上で、Stranski-Krastanowモードの多数の量子ドット２１ｄとなる。その量子ドット２１ｄを第二層目の量子ドットとする。
その後に、第二層目の量子ドット２１ｄを膜厚１０nmの第四のアンドープGaAs層１０で覆う。さらに、第１実施形態と同様に、第四のアンドープGaAs層１０の上にアンドープAlx1Ga1-x1As（ｘ1 ＝０．５）よりなる第二のエネルギバリア層１１、第五のアンドープGaAs層１２、ｐ+ 型のGaAsよりなるコンタクト層１３を形成する。それらのそれらの層１１〜１３の膜厚や組成比は第１実施形態と同じにする。
【００４６】
以上の構造を有する試料を用いてホトルミネセンスを７７Ｋで測定したところ、InAsよりなる第一層目の量子ドットについては１．１７eV付近にピークを有するブロードな発光が観測され、また、InGaAsよりなる第二層目の量子ドットについては１．２eV付近にピークを有するブロードな発光が観測された。
以上の化合物半導体層はＭＢＥ法などによって形成される。
【００４７】
このような化合物半導体の成長を終えた後に、第１実施形態と同様に、ｐ+ 型GaAsコンタクト層１３から低ポテンシャル層７の上部までをフォトリソグラフィーによってパターニングして平面形状を１mm×１mmの矩形にする。
このパターニングの後に、全体にSiO2よりなる保護膜１４により各層の露出面を被覆する。
【００４８】
続いて、図６(b) に示すように、第１実施形態と同様に、GaAs基板１の底面ｎ側電極１５を形成し、低ポテンシャル層７の両側に第一の電極１８ａと第二の電極１８ｂを形成し、コンタクト層１３上にｐ側電極１９を形成する。
これにより、多重波長光メモリ素子の基本的構造が完成する。
このような多重波長光メモリ素子においても、図７に示すように、ｐ+ 型GaAsよりなるコンタクト層１３とｎ+ 型GaAs基板１の間には逆バイアスの電圧Ｖ0 を印加して膜成長方向（膜厚方向）に電界Ｅ0 を生じさせる。これにより情報の書込み時、読み出し時以外には膜厚方向に電流が殆ど流れない状態になる。その電圧Ｖ0 は、量子ドット４ｄ，２１ｄでの正孔の閉じ込めエネルギー以上に強く印加しない。
【００４９】
また、低ポテンシャル層７の両側の第一の電極１８ａと第二の電極１８ｂの間に電圧Ｖ1 を印加して、低ポテンシャル層７の面方向（膜厚に垂直な方向）に電界Ｅ1 を生じさせる。
この状態の多重波長光メモリ素子のエネルギーバンドは図８のようになる。ここで、第一層目の量子ドット４ｄの遷移エネルギをＥg1とし、第二層目の量子ドット２１ｄの遷移エネルギをＥg3とする。第一層目の量子ドット４ｄと第二層目の量子ドット２１ｄのそれぞれの遷移エネルギＥg1、Ｅg3は異なるので、書込みや読み出しに使用する光の波長も異なる。
【００５０】
この場合、書込み時又は読み出し時に、第二層目の量子ドット２１ｄから放出された電子は電界Ｅ0 内を移動するが、データ「１」が書き込まれている第一層目の量子ドット４ｄへの電子の注入は第一のエネルギバリア層６により阻止される。この結果、クロストークのない波長多重光メモリが実現できる。
なお、第一のエネルギバリア層６により移動が妨げられた電子は、低ポテンシャル層７内を第一及び第二の電極間１８ａ，１８ｂの電位差Ｖ1 によって移動し、第一及び第二の電極１８ａ，１８ｂ間の電流値が変化する。
（第３実施形態）
上記した波長多重光メモリでは、量子ドット、低ポテンシャル層及びエネルギバリア層以外の層を全て基板と同一材料により形成している。しかし、本発明はそのような層構造に限定されるものではなく、基板やコンタクト層に隣接してエネルギバリアが存在するような層構造を採用してもよい。そのようなエネルギバリアが存在する波長多重光メモリ素子を以下に説明する。
【００５１】
次に、波長多重光メモリ素子の化合物半導体の成長を図９(a) に基づいて説明する。
まず、ｎ+ 型のGaAs基板３１の（００１）面上に、ｎ+ 型のAlx4Ga1-x4As（ｘ4 ＝０．３）よりなるバッファ層３２を３００nmの厚さに形成する。さらに、バッファ層３２の上にアンドープAlx4Ga1-x4As（ｘ4 ＝０．３）よりなる第一のエネルギバリア層３３と第一のアンドープGaAs層３４をそれぞれ１００nm、２nmの厚さに順に形成する。
【００５２】
続いて、第一のアンドープGaAs層３４の上にInAs層３５を１．８ＭＬの厚さに形成する。このInAs層３５はＭＢＥ、原子堆積法などによって４８０℃の温度で成長される。厚さ１．８ＭＬのInAs層３５はStranski-Krastanowモードによる島状の量子ドットとなって第一のアンドープGaAs層３４の上で多数個無秩序に存在する。これらの複数のInAsの量子ドットを以下に第一層目の量子ドット３５ｄという。
【００５３】
続いて、膜厚５nmの第二のアンドープGaAs層３６を形成して第一層目の量子ドット３５ｄを覆う。
この後に、第二のアンドープGaAs層３６の上に、膜厚５０nmのアンドープAlx5Ga1-x5As（ｘ5 ＝０．５）よりなる第二のエネルギバリア層３７、膜厚２０nmのアンドープAlx6Ga1-x6As（ｘ6 ＝０．２５）よりなる第三のエネルギバリア層３８、膜厚２００nmのアンドープIny1Ga1-y1P （ｙ1 ＝０．４９）よりなる第四のエネルギバリア層３９を形成する。
【００５４】
続いて、第四のエネルギバリア層３９の上にＭＢＥ法などによりInP 層４０を４８０℃の温度で７ＭＬの厚さに形成する。厚さ７ＭＬのInP 層４０は、はStranski-Krastanowモードによる島状の量子ドットとなって第四のエネルギバリア層３９の上で多数個無秩序に存在する。これらの複数のInP よりなる量子ドットを以下に第二層目の量子ドット４０ｄとする。
【００５５】
さらに、第二層目の量子ドット４０ｄを膜厚５０nmのアンドープIny2Ga1-y2P （ｙ2 ＝０．４９）よりなる第五のエネルギバリア層４１で覆った後に、第五のエネルギバリア層４１の上にｐ+ 型のIny3Ga1-y3P （ｙ3 ＝０．４９）よりなる第六のエネルギバリア層４２を１００nmの厚さに形成する。
最後に、膜厚５０nmのｐ+ 型のGaAsよりなるコンタクト層４３によって第六のエネルギバリア層４２を覆う。
【００５６】
なお、上記した第１〜第６のエネルギバリア層３３，３７，３８、３９、４１及び４２は、GaAsのポテンシャルエネルギーに熱エネルギーｋB Ｔを加えた値よりも大きなポテンシャルエネルギーの材料を選ぶ。
これにより、多重波長光メモリ素子の基本的層構造が完成する。
以上の構造を有する試料を用いてホトルミネセンスを７７Ｋで測定したところ、InAsよりなる第一層目の量子ドット３５ｄについては１．３eV付近にピークを有するブロードな発光が観測され、また、InP よりなる第二層目の量子ドット４０ｄについては１．７eV付近にピークを有するブロードな発光が観測された。
【００５７】
以上の化合物半導体層はＭＢＥ法などによって形成される。
このような化合物半導体の成長を終えた後に、パターニングと電極形成を行って図１(b) に示すような素子を形成する。
このような化合物半導体の成長を終えた後に、第１実施形態と同様に、コンタクト層４３から第三のエネルギバリア層３８の上部までをフォトリソグラフィーによってパターニングして、それらの層３７〜４３を１mm×１mmの大きさの矩形の平面形状にする。
【００５８】
このパターニングの後に、全体にSiO2よりなる保護膜４４を低温ＣＶＤにより成長して各層の露出面を被覆する。
続いて、図９(b) に示すように、GaAs基板３１の底面にはｎ側電極４５を、第三のエネルギバリア層３８の左右には保護膜４４ｄ内の開口部を通して第一の電極４６ａと第二の電極４６ｂを接続する。ついで、窒素雰囲気中で４００℃で５分間熱処理して第一及び第二の電極４６ａ、４６ｂと第三のエネルギバリア層３８を合金化する。その後に、コンタクト層４３上に光透過性のあるｐ側電極４７を形成する。これらの電極の材料や膜厚は、第１実施形態と同様に設定する。
【００５９】
これにより、多重波長光メモリ素子の基本的構造が完成する。
このような多重波長光メモリ素子においても、図１０に示すように、コンタクト層４３とGaAs基板１の間には逆バイアスの電圧Ｖ0 を印加して膜成長方向（膜厚方向）に電界Ｅ0 を生じさせる。これにより情報の書込み時、読み出し時以外には膜厚方向に電流が殆ど流れない状態になる。その電圧Ｖ0 は、量子ドット３５ｄ、４０ｄ内での正孔の閉じ込めエネルギー以上に強くしない。
【００６０】
また、第三のエネルギバリア層３８の両側の第一の電極４６ａと第二の電極４６ｂの間に電圧Ｖ1 を印加して、第三のエネルギバリア層３８の面方向（膜厚に垂直な方向）に電界Ｅ1 を生じさせる。
この状態の多重波長光メモリ素子のエネルギーバンドは図１１のようになる。ここで、第一層目の量子ドット３５ｄの遷移エネルギをＥg1とし、第二層目の量子ドット４０ｄの遷移エネルギをＥg4とする。第一層目の量子ドット３５ｄと第二層目の量子ドット４０ｄのそれぞれの遷移エネルギＥg1、Ｅg4は異なるので、書込みや読み出しに使用する光の波長も異なる。
【００６１】
この場合も、第１実施形態と同様に、書込み時又は読み出し時に第二層目の量子ドット４０ｄから放出された電子は電界Ｅ0 内を移動するが、データ「１」が書き込まれている第一層目の量子ドット３５ｄへの電子の注入は第三のエネルギバリア層３７により阻止される。この結果、クロストークのない波長多重光メモリが実現できる。
【００６２】
なお、第三のエネルギバリア層３７により移動が妨げられた電子は、第四のエネルギバリア層３９よりも低ポテンシャルな第三のエネルギバリア層３８内に注入されて第一及び第二の電極４６ａ，４６ｂ間の電位差Ｖ1 によって移動し、第一及び第二の電極４６ａ，４６ｂ間の電流値が変化する。
一方、書込み時又は読み出し時に第一層目の量子ドット３５ｄから第一のエネルギバリア層３３に放出された電子は、ｐ側電極４７とｎ側電極４５間の電位差Ｖ0 によって移動し、GaAs基板１、ｎ側電極４５を通ってｐ側電極４７とｎ側電極４５間の電流値を変化させる。
【００６３】
なお、この実施形態においては、量子ドット３５ｄ，４０ｄの基板側３１及びコンタクト層４３側の双方にエネルギバリア層を配置しているので、コンタクト層４３及びGaAs基板３１から電子が注入されるおそれがないので、ｐ側電極４７とｎ側電極４５の間に印加する電圧Ｖ0 を正バイアスとしてもよい。
（その他の実施形態）
上記した実施形態においては、基板とその上のバッファ層はともに同じ格子定数の材料で形成されるのが好ましいが、格子定数が異なる場合には、結晶に転位が生じない程度に基板とバッファ層の材料を選択する必要がある。
【００６４】
また、量子ドットを構成する化合物半導体層は、エネルギバンドギャップが大きな下地化合物半導体層上で自己組成的に量子ドットが形成されることが必要であり、量子ドットを構成する材料が下地化合物半導体層の材料と格子定数が大きく異なることが好ましい。
さらに、第一層目の量子ドットを構成する化合物半導体層は、第二層目の量子ドットを構成する化合物半導体層よりもエネルギバンドギャップが等しいか小さいのが好ましい。これは、第一層目の量子ドットの遷移エネルギーに等しい光を照射した場合に、光吸収により第二層目の量子ドットの情報が書き換わらないようにするためである。
【００６５】
次に、上記した実施形態の一般的なエネルギバンドギャップを図１２に示す。図１２において、複数の層にそれぞれ量子ドットが形成され、その量子ドットの電子の流れの上流側に量子ドットを囲む化合物半導体層よりも熱エネルギ以上にポテンシャルの高いエネルギバリア層が形成されている。さらに、エネルギバリア層の電位の高い側に、量子ドットを囲む化合物半導体層よりもエネルギポテンシャルの低い低ポテンシャル層を形成している。
【００６６】
この場合、量子ドットを挟む化合物半導体層のエネルギバンドギャップＥg b(2n+1) 、量子ドットの遷移エネルギーＥg Dn、エネルギーギャップ層のエネルギバンドギャップＥg b2n 、低ポテンシャル層のエネルギバンドギャップＥg wellの条件を下記の不等式に示す。
また、量子ドットの遷移エネルギＥg Djは、それよりも電子の移動方向にある他の量子ドットの遷移エネルギＥg DKよりも大きいことが好ましい（Ｄｊ＜Ｄｋ）。これは、書込み、読み出し用の光を照射する場合に、他の量子ドットの情報がその光照射によって書き換えられないようにするためである。
【００６７】
この場合、書込まれた情報を保護するために、量子ドットの情報の書込みは光源から近い側、即ち遷移エネルギの大きい側から順に行う必要がある。また、光吸収を考慮すると、量子ドットの情報の読み出しは光源から遠い側、即ち遷移エネルギの小さい側から順に行う必要がある。
なお、Ｅg の上に付した数次、記号は化合物半導体の積層順を示す番号であり乗数ではない。
【００６８】
【数１】
0003737175.tif 000002
【００６９】
なお、上記した記述は、全て光照射によって電子を量子ドットから放出するような構造を説明した。しかし、量子ドットの価電子帯側の井戸を浅くし、伝導帯の井戸を深くすることによって光照射によって正孔を放出させ、電子を滞留させるような構造を採用してもよい。この場合には、量子ドットの電位の低い側にエネルギバリア層を形成すればよい。
【００７０】
エネルギーバリア層を量子ドットに対してGaAs基板側に配置する構造を採用する場合にも、リフレッシュは、ｎ側電極とｐ側電極の間に正バイアスの電圧を印加して行う。
【００７１】
【発明の効果】
以上述べたように本発明によれば、量子ドットを囲む半導体層のうち、キャリア（電子又は正孔）が移動する方向とは反対側にエネルギバリア層を形成したので、量子ドットの量子準位からキャリアが抜けた状態で量子ドットに誤って電子が入ることが防止され、データが消去されることを防止できる。
【００７２】
この場合、エネルギバリア層に隣接して低ポテンシャルエネルギーの化合物半導体層を形成すると、エネルギバリア層により移動が阻止されたキャリアはその低ポテンシャルの化合物半導体層に沿って移動し、効率良く収集できる。
そのキャリアが上層側の量子ドットから移動したものである場合には、そのキャリアの移動がエネルギバリア層に阻まれて下側の量子ドットに入ることはないのでクロストークの発生を防止できる。
【００７３】
この場合、読み出し用の光の照射により上側の量子ドットから移動したキャリアは面方向（膜厚方向に直交する方向）の電界中を移動するので、このキャリアの移動を電流として検出すれば、上側の量子ドットのデータを読み出すことができる。
【図面の簡単な説明】
【図１】図１(a) は、本発明の第１実施形態の光メモリ素子の層構造を示す断面図、図１(b) は、本発明の第１実施形態の光メモリ素子の完成状態を示す断面図である。
【図２】図２は、InAsよりなる量子ドットの温度７７Ｋでの０．１mWのアルゴンレーザ励起により調べたホトルミネッセンスを示す図である。
【図３】図３は、本発明の第１実施形態の光メモリ素子の配線接続関係を示す構成図である。
【図４】図４は、本発明の第１実施形態の光メモリ素子のエネルギーバンド構造図である。
【図５】図５(a),(b) は、本発明の第１実施形態の光メモリ素子のエネルギーバンド構造図である。
【図６】図６(a) は、本発明の第２実施形態の光メモリ素子の層構造を示す断面図、図６(b) は、本発明の第２実施形態の光メモリ素子の完成状態を示す断面図である。
【図７】図７は、本発明の第２実施形態の光メモリ素子の配線接続関係を示す構成図である。
【図８】図８は、本発明の第２実施形態の光メモリ素子のエネルギーバンド構造図である。
【図９】図９(a) は、本発明の第３実施形態の光メモリ素子の層構造を示す断面図、図９(b) は、本発明の第３実施形態の光メモリ素子の完成状態を示す断面図である。
【図１０】図１０は、本発明の第３実施形態の光メモリ素子の配線接続関係を示す構成図である。
【図１１】図１１は、本発明の第３実施形態の光メモリ素子のエネルギーバンド構造図である。
【図１２】図１２は、本発明の光メモリ素子の原理的なエネルギーバンド構造図である。
【図１３】図１３(a) は、量子ドットを有する従来の光半導体記憶装置の一例を示す断面図、図１３(b) は、その光半導体記憶装置の量子ドットが形成された層をＴＥＭで観察した像を示す平面図、図１３(c) は、量子ドットとその周辺の半導体層のエネルギバンド構造図である。
【符号の説明】
１    GaAs基板
２    バッファ層
３    第一のアンドープGaAs層
４    第一のInAs層
４ｄ  量子ドット
５    第二のアンドープGaAs層
６    第一のエネルギバリア層
７    低ポテンシャル層
８    第三のアンドープGaAs層
９    第二のInAs層
９ｄ  量子ドット
１０  第四のアンドープGaAs層
１１  第二のエネルギバリア層
１２  第五のアンドープGaAs層
１３  コンタクト層
１４  保護膜
１５  ｎ側電極
１８ａ、１８ｂ    第一の電極
１９  ｐ側電極
２０  電流検出器
２１  Inx3Ga1-x3As（ｘ3 ＝０．５）層
２１ｄ  量子ドット
３１  GaAs基板
３２  バッファ層
３３  第一のエネルギバリア層
３４  第一のアンドープGaAs層
３５  InAs層
３５ｄ  量子ドット
３６  第二のアンドープGaAs層
３７  第二のエネルギバリア層
３８  第三のエネルギバリア層
３９  第四のエネルギバリア層
４０  InP 層
４０ｄ  量子ドット
４１  第五のエネルギバリア層
４２  第六のエネルギバリア層
４３  コンタクト層
４４  保護膜
４５  ｎ側電極
４６ａ、４６ｂ  第一の電極
４７  ｐ側電極
【図１】
0003737175.tif 000003
【図２】
0003737175.tif 000004
【図３】
0003737175.tif 000005
【図４】
0003737175.tif 000006
【図５】
0003737175.tif 000007
【図６】
0003737175.tif 000008
【図７】
0003737175.tif 000009
【図８】
0003737175.tif 000010
【図９】
0003737175.tif 000011
【図１０】
0003737175.tif 000012
【図１１】
0003737175.tif 000013
【図１２】
0003737175.tif 000014
【図１３】
0003737175.tif 000015