(57)【特許請求の範囲】
【請求項１】
電子機器に対して出力端子から保証された電源を供給する無停電電源装置において、
電源を出力する複数の出力端子と、
上記複数の出力端子夫々の電源出力の切断／投入のタイミング情報を出力端子毎に独立して設定されて保持するタイミング保持手段と、
上記タイミング保持手段からタイミング情報を読み出すためのタイミングパルスを生成するタイミングパルス生成手段とを有し、
上記タイミング保持手段から読み出されたタイミング情報に基づいて各出力端子の電源出力の切断／投入を行い、
第１のインタフェースを有し、上記第１のインタフェースにより接続されたコンピュータから前記タイミング情報を供給されて前記タイミング保持手段に保持し、
第２のインタフェースを有し、前記第１のインタフェースを前段装置に接続し、上記第２のインタフェースを後段装置に接続して複数台を縦続接続し、
前記第１，第２のインタフェースは、タイミングパルスを供給するタイミングパルス線を有し、
上記第１，第２のインタフェースのタイミングパルス線を通して前段装置から供給されるタイミングパルスを自装置のタイミングパルス生成手段で生成されたタイミングパルスに切替えて前記タイミング保持手段からのタイミング情報の読み出しに使用する切替手段を有することを特徴とする無停電電源装置。
【請求項２】
請求項１記載の無停電電源装置において、
前記縦続接続された複数台のうち最初の１台をコンピュータと接続し、上記最初の１台で複数台全ての情報をコンピュータと授受することを特徴とする無停電電源装置。
【請求項３】
請求項２記載の無停電電源装置において、
前記縦続接続された複数台夫々の動作状態の情報を前記最初の１台から前記コンピュータに供給することを特徴とする無停電電源装置。
【請求項４】
電子機器に対して出力端子から保証された電源を供給する無停電電源装置において、
電源を出力する複数の出力端子と、
上記複数の出力端子夫々の電源出力の切断／投入のタイミング情報を出力端子毎に独立して設定されて保持するタイミング保持手段と、
上記タイミング保持手段からタイミング情報を読み出すためのタイミングパルスを生成するタイミングパルス生成手段とを有し、
上記タイミング保持手段から読み出されたタイミング情報に基づいて各出力端子の電源出力の切断／投入を行い、
前記タイミング保持手段は、前記タイミング情報を記憶する不揮発性メモリと、
前記タイミングパルスをカウントして上記不揮発性メモリの読み出しアドレスを発生するカウンタとを有することを特徴とする無停電電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は無停電電源装置に関し、システムを構成する複数の電子機器に保証された電源を供給する無停電電源装置に関する。
近年、パーソナルコンピュータ（以下、パソコンと記述する）は低価格化し目ざましく普及している。この状況は従来の大型コンピュータを使用していたユーザーがダウンサイジングの波にのり、従来の大型コンピュータの代わりにパソコンを使用することが多くなってきているのが一つの原因である。このため、特にパソコンサーバー等はハードディスク等の外部記憶装置も大量に接続されるようになり、また、ネットワーク等も複雑に接続され、パソコンサーバーの１台のダウンはそのパソコンサーバーが機能を果たしているシステム全体のダウンにつながり、非常に大きな影響を与えてしまう。このため、パソコンサーバー本体、及び、その周辺機を含むシステム全体の停電や瞬断に対する保証（バックアップ）が必要となっている。
【０００２】
最近のパソコンサーバーで使用される周辺機、例えば外付けハードディスク，外付けハードディスクアレイ，プリンタ，外付けＭＯ（光磁気ディスク装置），外付けＤＡＴ等はパソコン本体との電源投入・切断の順序が厳しく決められており、入力電源に異常が発生し（停電）、ＵＰＳに切り替わり、システムのシャットダウン処理（システムの停止処理）の際の各周辺機器の電源を決められた順序で切断することが要求されている。このため、パソコン、及び、パソコン周辺装置を含めたパソコンシステムの入力電源に異常が起きてもシステムの電源を電池より供給し、電源の保証を行う無停電電源装置（以降ＵＰＳと記述する）を設け、このＵＰＳに出力端子を複数個設け、それらを個々に投入（ＯＮ）／切断（ＯＦＦ）される必要がある。
【０００３】
【従来の技術】
従来のＵＰＳとしては、例えば特開平７−２８５６７号公報、特開平７−２９５６８８号公報、特開平５−２２４７８４号公報、特開平４−２３１１４号公報、特開昭６３−１８０１１７号公報等に記載のものがある。
【０００４】
上記従来のＵＰＳは電源を出力する複数の出力端子を持ってはいても単に出力端子の並列化でしかなく、各出力電源端子毎に電源の切断／投入夫々のタイミングを独立して設定することはできない。また、従来のＵＰＳを複数台接続してもこれらを一斉に、又は所定のシーケンスで切断／投入することはできず、更にこの複数台のＵＰＳを１台のパソコンで制御することはできなかった。
【０００５】
【発明が解決しようとする課題】
従来のＵＰＳでは、複数の出力端子夫々の切断／投入夫々のタイミングを独立して設定できないため、停電が発生し、周辺機器を含めたパソコンシステムを停止させたり、入力電源が復旧（復電）し、同システムを起動させるにあたって、外付けハードディスク，外付けハードディスクアレイ，プリンタ等の周辺機器とパソコン本体の電源の切断・投入の順序／タイミングが設定出来ず、全体（パソコン本体と周辺機器）が同時に切断され、また、同時に電源投入がされてしまうという問題がある。
【０００６】
また、電源の保証を行っているパソコンシステムにおいて、蓄積しているデータ量が増え、外付けハードディスクや外付けハードディスクアレイ，外付けＭＯ，外付けＤＡＴ等の周辺機器を増設する際、増設した機器用に新たにＵＰＳを接続することになり、一つのパソコンシステムの中に複数のＵＰＳは存在することになる。しかし、ＵＰＳを複数台接続しても、これらを一斉又は所定のシーケンスで切断／投入できないため、パソコンシステムにおいてパソコン本体と周辺機器の電源の切断・投入の順序・タイミングを設定することができない。また、増設機器用に設置される以前からパソコンに接続されたＵＰＳは電源を供給しているパソコンへの電池の残量，電池の寿命（充放電の繰り返しの回数），入力電源の電圧，負荷の消費電流等の様々な情報を送信したり、また、夜間の切断の時刻，明朝の電源投入の時刻等の情報を受信しているが、複数台のＵＰＳを１台のパソコンで制御できないため、以上のようなパソコンとの情報の授受がパソコン側のＵＰＳとのインタフェースの数に限定され、増設した機器用に用意されたＵＰＳについては上記の送受信ができないという問題があった。
【０００７】
本発明は上記の点に鑑みなされたもので、システムを構成する複数の電子機器の電源の切断／投入のタイミングを決められた通りに行う無停電電源装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
請求項１に記載の発明は、電子機器に対して出力端子から保証された電源を供給する無停電電源装置において、
電源を出力する複数の出力端子と、
上記複数の出力端子夫々の電源出力の切断／投入のタイミング情報を出力端子毎に独立して設定されて保持するタイミング保持手段と、
上記タイミング保持手段からタイミング情報を読み出すためのタイミングパルスを生成するタイミングパルス生成手段とを有し、
上記タイミング保持手段から読み出されたタイミング情報に基づいて各出力端子の電源出力の切断／投入を行い、
第１のインタフェースを有し、上記第１のインタフェースにより接続されたコンピュータから前記タイミング情報を供給されて前記タイミング保持手段に保持し、
第２のインタフェースを有し、前記第１のインタフェースを前段装置に接続し、上記第２のインタフェースを後段装置に接続して複数台を縦続接続し、
前記第１，第２のインタフェースは、タイミングパルスを供給するタイミングパルス線を有し、
上記第１，第２のインタフェースのタイミングパルス線を通して前段装置から供給されるタイミングパルスを自装置のタイミングパルス生成手段で生成されたタイミングパルスに切替えて前記タイミング保持手段からのタイミング情報の読み出しに使用する切替手段を有する。
【０００９】
このため、タイミング保持手段に設定されたタイミングで複数の出力端子夫々の電源出力の切断／投入を行うことができ、出力端子の切断／投入の順序及び時間差を任意に設定することができ、コンピュータから設定されたタイミングにより複数の出力端子の切断／投入の順序及び時間差を任意に設定でき、上記コンピュータ本体及びその周辺機器夫々の電源を上記複数の出力端子から供給することによりコンピュータ本体及び周辺機器の電源の切断／投入を所定のタイミングで行うことができ、複数の無停電電源装置を縦続接続して、各装置の各出力端子の切断／投入を同期化することができ、縦続接続した複数の装置夫々の各出力端子の切断／投入のタイミングを１つのタイミングパルスに基づいて決定でき、このタイミングパルスを装置間で伝送する際にほとんど遅延がなく、上記切断／投入のタイミングを正確に決定できる。
【００１４】
請求項２に記載の発明は、請求項１記載の無停電電源装置において、
縦続接続された複数台のうち最初の１台をコンピュータと接続し、上記最初の１台で複数台全ての情報をコンピュータと授受する。
このため、周辺機器の増設等により無停電電源装置を追加しても、この追加の装置は以前から設けられている装置に縦続接続されるため、コンピュータに上記追加の装置を接続するためのインタフェースが不要であり、コンピュータでは複数台の装置の各出力端子の切断／投入のタイミングを設定できる。
【００１５】
請求項３に記載の発明は、請求項２記載の無停電電源装置において、
前記縦続接続された複数台夫々の動作状態の情報を前記最初の１台から前記コンピュータに供給する。
このため、コンピュータでは縦続接続された複数台の装置の動作状態を最初の１台の装置との通信によって知ることができる。
【００１６】
請求項４に記載の発明は、電子機器に対して出力端子から保証された電源を供給する無停電電源装置において、
電源を出力する複数の出力端子と、
上記複数の出力端子夫々の電源出力の切断／投入のタイミング情報を出力端子毎に独立して設定されて保持するタイミング保持手段と、
上記タイミング保持手段からタイミング情報を読み出すためのタイミングパルスを生成するタイミングパルス生成手段とを有し、
上記タイミング保持手段から読み出されたタイミング情報に基づいて各出力端子の電源出力の切断／投入を行い、
前記タイミング保持手段は、前記タイミング情報を記憶する不揮発性メモリと、
前記タイミングパルスをカウントして上記不揮発性メモリの読み出しアドレスを発生するカウンタとを有する。
【００１７】
このため、タイミング保持手段に保持されたタイミング情報をタイミングパルスに同期して読み出し各出力端子の切断／投入の切替えを行うことが実現できる。
【００１８】
【発明の実施の形態】
図１は本発明の無停電電源装置（ＵＰＳ）の一実施例のブロック図を示す。同図中、インタフェース１０はパソコン又は他のＵＰＳからの情報を受信するためのインタフェースである。また、インタフェース１２は他のＵＰＳへ情報を送信するためのインタフェースである。これらのインタフェース１０，１２夫々は一般的なＲＳ−２３２ＣインタフェースにＯＮ／ＯＦＦ制御専用のタイミングパルス線を１本追加した構成である。
【００１９】
マイクロプロセッサ（ＭＰＵ）１４はＵＰＳ内の各部の制御を行う。インタフェースコントローラ（ＵＡＲＴ）１６，１８夫々はインタフェース１０，１２夫々の調歩同期を制御するもので、例えばインテル社の８２５１と同一構成である。タイミングパルス生成手段としてのタイマーモジュール２０はＵＰＳの各出力端子をＯＮ／ＯＦＦさせるタイミングを決定する基となるタイミングパルスを発生する。
【００２０】
切替手段としてのマスター／スレーブ切替部２２は次のスケジューラ２４に自ＵＰＳ内のタイマーモジュール２０を接続するか、又はインタフェース１０を介して接続された他ＵＰＳのタイマーモジュールを接続するかの切替えを行う。タイミング保持手段としてのスケジューラ２４は自ＵＰＳ内の複数の出力端子夫々をどのタイミングでＯＮ／ＯＦＦするかをＭＰＵ１４の指示により記憶しており、マスター／スレーブ切替部２２を介してタイマーモジュールから供給されるタイミングパルスの指示に従って各出力端子のＯＮ／ＯＦＦ制御を行う。
【００２１】
ラッチ部２６0 〜２６m はＵＰＳ内の電源の出力端子３０0 〜３０m 夫々に対応して設けられており、スケジューラ２４が各出力端子に対して出力するＯＮ／ＯＦＦ制御信号をラッチして、出力端子３０0 〜３０m 夫々に対応して設けられたリレー２８0 〜２８m 夫々に供給する。リレー２８1 〜２８m 夫々にはＡＣ１００Ｖ電源（内蔵の電池の出力する直流電源を交流電源に変換した電源）が供給されており、リレー２８0 〜２８m 夫々はラッチ２６0 〜２６m 夫々から供給されるＯＮ／ＯＦＦ制御信号に従って、出力端子３０1 〜３０m 夫々からのＡＣ１００Ｖ電源出力をＯＮ／ＯＦＦする。この出力端子３０0 〜３０m 夫々にはパソコン本体や、外付けハードディスク等の各種周辺機器の電源ラインが接続される。
【００２２】
図２は本発明の無停電電源装置を複数用いたシステムの構成図を示す。同図中、パソコン４０は複数のＵＰＳ４２1 〜４２n 夫々を制御する。ＵＰＳ４２1 〜４２n 夫々は図１に示す構造である。制御用のパソコン４０はＵＰＳ４２1 のインタフェース１０（Port1)と接続され、ＵＰＳ４２1 のインタフェース１２（Port2)は次段のＵＰＳ４２1 のインタフェース１０と接続され、同様にしてＵＰＳ４２1 〜４２n が縦続接続されている。ここで、パソコン４０に接続されたＵＰＳ４２1 をマスターＵＰＳとして位置付け、以降のＵＰＳ４２2 〜４２n をスレーブＵＰＳとして位置付ける。なお、パソコン４０はＵＰＳ４２1 〜４２n のいずれか、例えばＵＰＳ４２1 より電源を供給される。
【００２３】
マスターＵＰＳ４２1 はパソコン４０から供給されるＵＰＳ４２1 〜４２n に対する指示を受信してＵＰＳ４２1 〜４２n 夫々毎の命令に分解し、ＵＰＳ４２2 〜４２n 夫々と通信することによりＵＰＳ４２2 〜４２n 夫々の各出力端子のＯＮ／ＯＦＦ制御の指示を行い、またスレーブの各ＵＰＳ４２2 〜４２n 夫々の電池の残量及び寿命（充放電の繰り返し回数）、入力電源の電圧、負荷の消費電流等の情報を各ＵＰＳとの間で通信し、自ＵＰＳ４２1 の情報とまとめてパソコン４０に通知する。
【００２４】
また、マスターＵＰＳ４２1 はスレーブＵＰＳ４２2 〜４２n 夫々の各出力端子３０1 〜３０m が同期してＯＮ／ＯＦＦするようにタイミングパルスを生成して各ＵＰＳへ供給する。
スレーブＵＰＳ４２2 〜４２n 夫々はマスターＵＰＳ４２1 から供給された自装置の各出力端子３０1 〜３０m のＯＮ／ＯＦＦの指示を自装置のスケジューラにセットし、マスターＵＰＳ４２1 から供給されるタイミングパルスに同期してＯＮ／ＯＦＦ制御を行う。また、自装置の電池の残量及び寿命、入力電源の電圧、負荷の消費電流等の情報をマスターＵＰＳ４２1 に通知したり、夜間の電源切断時刻、朝の電源投入時刻等の情報の授受を行う。更に前段のＵＰＳから送信された情報を必要に応じて次段のＵＰＳに通知する。
【００２５】
図３はＵＰＳ４２1 〜４２4 が縦続接続された場合の各ＵＰＳの機能を説明するための図を示す。この場合、マスターＵＰＳ４２1 のタイマーモジュール２０で生成されたタイミングパルスが図中破線で示すようにマスターＵＰＳ４２1 内のスケジューラ２４に供給されると共に、スレーブＵＰＳ４２2 〜４２4 夫々に供給されて、各スレーブＵＰＳ４２2 〜４２4 のスケジューラ２４に供給される。各スレーブＵＰＳ４２2 〜４２4 のタイマーモジュール２０は装置内のマスター／スレーブ切替部２２によってスケジューラ２４から切り離される。
【００２６】
これによって、各ＵＰＳ４２1 〜４２4 の各出力端子３０1 〜３０m のＯＮ／ＯＦＦタイミングはマスターＵＰＳ４２1 で生成されたタイミングパルスによって同期がとられタイミングの精度が向上する。また、マスターＵＰＳ４２1 の出力するタイミングパルスがＲＳ−２３２Ｃを通してソフト的にスレーブＵＰＳ４２2 〜４２n に送信されるのではなく、インタフェース１０，１２内の専用のタイミングパルス線を通して送信されるため、タイミングパルスの遅延は、タイミングパルス線に設けられた受信用の回路素子による遅延程度であり、問題とはならない。
【００２７】
図４はスケジューラ２４の一実施例のブロック図を示す。同図中、端子５０には自装置内のマスター／スレーブ切替部２２からタイミングパルスが入来し、カウンタ５２に供給される。カウンタ５２の出力するカウント値Ａ0 〜Ａn はマルチプレクサ（ＭＰＸ）５４に供給される。一方、ＭＰＸ５４には自装置内のＭＰＵ１４からアドレスＡ0 〜Ａn 及び切替制御信号ＣＴＬが供給される。ＭＰＵ５４は切替制御信号ＣＴＬに基づいて読み出し時にはカウント値を選択し、書き込み時にはアドレスを選択してメモリ５６のアドレス入力端子に供給する。
【００２８】
メモリ５６は例えば電池によりバックアップされたＳＲＡＭで不揮発性メモリであり、メモリ５６のデータ入力端子はマルチプレクサ（ＭＰＸ）５８に接続されている。ＭＰＸ５８は上記メモリ５６のデータ入出力端子をラッチ群６０、又は自装置内のＭＰＵ１４のデータバスと接続するものであり、その切替えはＭＰＵ１４からの切替制御信号ＣＴＬに基づき、書き込み時にはＭＰＵ１４のデータバスを選択し、読み出し時はラッチ群６０を選択する。ラッチ群６０は図１のラッチ部２６1 〜２６m からなる。
【００２９】
メモリ５６にはＭＰＵ１４によりアドレスＡ0 〜Ａn 及びデータＤ0 〜Ｄm が供給されて予めデータが書き込まれる。このデータはパソコン４０又はマスターＵＰＳ４２1 から通知された、１ビットが１出力端子に対応した各出力端子のＯＮ／ＯＦＦ制御を行うテーブルデータである。上記のテーブルデータがメモリ５６の各アドレスに書き込まれた後、ＭＰＵ１４は切替制御信号ＣＴＬによりメモリ５６を読み出しモードとする。
【００３０】
カウンタ５２は図５（Ａ）に示すようなタイミングパルスを供給されて、これをカウントアップする。このカウンタ５２のカウント値がメモリ５６の読み出しアドレスとなってメモリ５６からテーブルデータＤ0 〜Ｄm が読み出されラッチ群６０にラッチされる。例えばマスタＵＰＳ４２1 のメモリ５６からは図５（Ｂ）に示すようなテーブルデータが読み出され、スレーブＵＰＳ４２2 から図５（Ｃ）に示すようなテーブルデータが読み出されるものとする。図５（Ｂ），（Ｃ）においては、例えばメモリ５６から読み出されたテーブルデータの各ビットが値１のときＯＮ、値０のときＯＦＦを指示するものとする。
【００３１】
図５（Ｂ）に示すテーブルデータによってマスタＵＰＳ４２1 の各出力端子３０0 ，３０2 ，３０3 ，３０n 夫々は図５（Ｄ），（Ｅ），（Ｆ），（Ｇ）に示すようにＯＮ／ＯＦＦ切替えを行う。また、図５（Ｃ）に示すテーブルデータによってスレーブＵＰＳ４２2 の各出力端子３０0 ，３０1 ，３０2 ，３０m 夫々は図５（Ｈ），（Ｉ），（Ｊ），（Ｋ）に示すようにＯＮ／ＯＦＦ切替えを行う。
【００３２】
図６はパソコン４０に３台のＵＰＳ４２1 〜４２3 を図２に示すように縦続接続したシステムの初期設定処理の動作シーケンスを示す。同図中、ステップＳ１０でパソコン４０は自装置がパソコンであることを自装置に接続されたＵＰＳ４２1 に対して通知することにより、ＵＰＳが接続されているか通信テストを行う。この通知を受信してマスターＵＰＳ４２1 はステップＳ１２でインタフェース１０（Port1)からの通信で前段に接続されているのがパソコンか、又はマスターＵＰＳか、又はスレーブＵＰＳかをチェックし、パソコン４０に対して応答を行う。
【００３３】
パソコン４０はマスターＵＰＳ４２1 からの応答があるとステップＳ１３でマスターＵＰＳ４２1 にスレーブＵＰＳの構成（接続数）を調査することを指示する。これによってマスターＵＰＳ４２1 はステップＳ１４で自装置のインタフェース１２（Port2)を用いて自装置がマスターＵＰＳであることを後段のＵＰＳに通知し、後段にスレーブＵＰＳが接続されているかどうかを確認する。この通知を受信してスレーブＵＰＳ４２2 はステップＳ１６でインタフェース１０（Port1)からの通信で前段に接続されているのがパソコンか、又はマスターＵＰＳか、又はスレーブＵＰＳかをチェックし、マスターＵＰＳ４２1 に対して応答を行う。マスターＵＰＳ４２1 は上記応答がなく、自装置が最終段のＵＰＳである場合にはステップＳ１８でスレーブＵＰＳが存在しないことをパソコン４０に通知する。
【００３４】
一方、スレーブＵＰＳ４２2 はステップＳ２０で自装置のインタフェース１２（Port2)を用いて自装置がスレーブＵＰＳであることを後段のＵＰＳに通知し、後段にスレーブＵＰＳが接続されているかどうかを確認する。この通知を受信してスレーブＵＰＳ４２3 はステップＳ２２でインタフェース１０（Port1)からの通信で前段に接続されているのがパソコンか、又はマスターＵＰＳか、又はスレーブＵＰＳかをチェックし、スレーブＵＰＳ４２2 に対して応答を行う。スレーブＵＰＳ４２2 は上記応答がなく、自装置が最終段のＵＰＳである場合にはステップＳ２４でスレーブＵＰＳが存在しないことをマスターＵＰＳ４２1 に通知する。
【００３５】
一方、スレーブＵＰＳ４２3 はステップＳ２６で自装置のインタフェース１２（Port2)を用いて自装置がスレーブＵＰＳであることを後段のＵＰＳに通知し、後段にスレーブＵＰＳが接続されているかどうかを確認する。スレーブＵＰＳ４２3 は上記応答がなく、自装置が最終段のＵＰＳである場合にはステップＳ２８でスレーブＵＰＳが存在しないことを前段のスレーブＵＰＳ４２2 に通知する。
【００３６】
スレーブＵＰＳ４２2 はステップＳ２８の通知を受けて、ステップＳ３０で後続のスレーブＵＰＳ４２3 の情報を前段のマスターＵＰＳ４２1 に通知する。マスターＵＰＳ４２1 はステップＳ３２において、ステップＳ１８又はＳ２４又はＳ３０の実行によって得られた全ＵＰＳの構成情報をマスターＵＰＳとして認識し、かつ、構成情報をパソコン４０に通知する。パソコン４０はこの通知を受けてステップＳ３４で初期設定（イニシャル）処理を終了する。
【００３７】
図７はパソコン４０に３台のＵＰＳ４２1 〜４２3 を図２に示すように縦続接続したシステムの制御処理の動作シーケンスを示す。同図中、ＵＰＳ４２1 はステップＳ４２でマスター／スレーブ切替部２２をマスタ側、つまりタイマーモジュール２０を選択するよう切替え、ＵＰＳ４２2 ，４２3 夫々はステップＳ４４，Ｓ４６夫々でマスター／スレーブ切替部２２をスレーブ側、つまりインタフェース１０のタイミングパルス線を選択するように切替える。
【００３８】
この後、ステップＳ４８でパソコン４０は全ＵＰＳ４２1 〜４２3 夫々の各出力端子のＯＮ／ＯＦＦ設定情報をマスターＵＰＳ４２1 に指示する。これにより、マスターＵＰＳ４２1 はステップＳ５０で各ＵＰＳ毎にＯＮ／ＯＦＦ設定情報を分解し、自装置へのＯＮ／ＯＦＦ設定情報は自装置のスケジューラ２４内のメモリ５６にテーブルデータとして書き込み設定し、他の各スレーブＵＰＳに対するＯＮ／ＯＦＦ設定情報は各スレーブＵＰＳ夫々に設定するよう指示する。その後、マスターＵＰＳ４２1 はステップＳ５２でパソコンから指示されたタイミングパルスの周期を自装置のタイマーモジュール２０に設定する。
【００３９】
スレーブＵＰＳ４２2 はマスターＵＰＳ４２1 より自装置の各出力端子のＯＮ／ＯＦＦ設定を指示されると、ステップＳ５４で自装置へのＯＮ／ＯＦＦ設定情報を自装置のスケジューラ２４内のメモリ５６にテーブルデータとして書き込み設定し、他の各スレーブＵＰＳに対するＯＮ／ＯＦＦ設定情報があれば、これを後続のスレーブＵＰＳ４２3 に供給してマスターＵＰＳ４２1 からの指示を通知する。スレーブＵＰＳ４２3 は自装置の各出力端子のＯＮ／ＯＦＦ設定を指示されると、ステップＳ５６で自装置へのＯＮ／ＯＦＦ設定情報を自装置のスケジューラ２４内のメモリ５６にテーブルデータとして書き込み設定する。
【００４０】
スレーブＵＰＳ４２3 はステップＳ５６を実行後、ステップＳ５８で処理の完了を前段のスレーブ４２2 に通知し、これにより、スレーブＵＰＳ４２2 はステップＳ５４の実行が終了した後ステップＳ６０で処理の完了を前段のマスターＵＰＳ４２1 に通知する。マスターＵＰＳ４２1 はこの通知を受け取ってステップＳ６２で全ＵＰＳ４２1 〜４２3 の各出力端子のＯＮ／ＯＦＦ設定情報の設定が完了したことをパソコン４０に通知し、自装置内のタイマーモジュール２０をスタートさせる。
【００４１】
パソコン４０はマスターＵＰＳ４２1 からの通知を受けて、ステップＳ６４で設定の正常終了をＣＲＴディスプレイ４１（図２に示す）等に表示して使用者に報告し、処理を終了する。
このように本実施例では１つのＵＰＳに設けられた複数の出力端子夫々の電源出力の切断／投入のタイミングを独立して設定できるので切断／投入の順序及び時間差を任意に設定できる。またパソコンから設定されたタイミングにより複数の出力端子の切断／投入の順序及び時間差を任意に設定できるので、上記パソコン本体及びその周辺機器夫々の電源を上記複数の出力端子から供給することによりパソコン本体及び周辺機器の電源の切断／投入を所定のタイミングで行うことができる。
【００４２】
また、複数のＵＰＳを縦続接続し、この複数のＵＰＳ夫々の各出力端子の切断／投入のタイミングをマスターＵＰＳで生成したタイミングパルスに基づいて決定し、このタイミングパルスをＵＰＳ間で伝送する際にほとんど遅延がないため、各出力端子の切断／投入のタイミングを正確に決定できる。また、ＵＰＳは縦続接続されるため、周辺機器の増設等によりＵＰＳを追加しても、この追加のＵＰＳは以前から設けられているＵＰＳに縦続接続されるため、マイコンに上記追加のＵＰＳを接続するためのインタフェースが不要であり、マイコンでは複数のＵＰＳの各出力端子の切断／投入のタイミングを設定でき、また複数のＵＰＳの電池残量及び寿命の動作状態をマスターＵＰＳからマイコンに通知してマイコンで管理することができる。
【００４３】
なお、図８に示すように、パソコン７０にマスターＵＰＳ４２1 を内蔵しておき、このマスターＵＰＳ４２1 にスレーブＵＰＳ４２2 ，４２3 を縦続接続するシステム構成であっても良い。この場合の動作も図２のシステムと同一である。
【００４４】
【発明の効果】
上述の如く、請求項１に記載の発明によれば、タイミング保持手段に設定されたタイミングで複数の出力端子夫々の電源出力の切断／投入を行うことができ、出力端子の切断／投入の順序及び時間差を任意に設定することができ、コンピュータから設定されたタイミングにより複数の出力端子の切断／投入の順序及び時間差を任意に設定でき、上記コンピュータ本体及びその周辺機器夫々の電源を上記複数の出力端子から供給することによりコンピュータ本体及び周辺機器の電源の切断／投入を所定のタイミングで行うことができ、複数の無停電電源装置を縦続接続して、各装置の各出力端子の切断／投入を同期化することができ、縦続接続した複数の装置夫々の各出力端子の切断／投入のタイミングを１つのタイミングパルスに基づいて決定でき、このタイミングパルスを装置間で伝送する際にほとんど遅延がなく、上記切断／投入のタイミングを正確に決定できる。
【００５０】
また、請求項２記載の発明によれば、周辺機器の増設等により無停電電源装置を追加しても、この追加の装置は以前から設けられている装置に縦続接続されるため、コンピュータに上記追加の装置を接続するためのインタフェースが不要であり、コンピュータでは複数台の装置の各出力端子の切断／投入のタイミングを設定できる。
【００５１】
また、請求項３に記載の発明によれば、コンピュータでは縦続接続された複数台の装置の動作状態を最初の１台の装置との通信によって知ることができる。
【００５２】
また、請求項４記載の発明によれば、タイミング保持手段に保持されたタイミング情報をタイミングパルスに同期して読み出し各出力端子の切断／投入の切替えを行うことが実現できる。
【図面の簡単な説明】
【図１】本発明装置のブロック図である。
【図２】本発明を用いたシステムの構成図である。
【図３】本発明の機能を説明するための図である。
【図４】スケジューラのブロック図である。
【図５】本発明の信号タイミングチャートである。
【図６】初期設定処理のフローチャートである。
【図７】制御処理のフローチャートである。
【図８】本発明を用いたシステムの構成図である。
【符号の説明】
１０，１２  インタフェース
１４  ＭＰＵ
１６，１８  インタフェースコントローラ（ＵＡＲＴ）
２０  タイマーモジュール
２２  マスター／スレーブ切替部
２４  スケジューラ
２６0 〜２６m   ラッチ部
２８0 〜２８m   リレー
３０0 〜３０m   出力端子
４０  パソコン
４２1   マスターＵＰＳ
４２2 〜４２n   スレーブＵＰＳ
５２  カウンタ
５４，５８  マルチプレクサ
５６  メモリ
６０  ラッチ群
【図１】
0003852716.tif 000002
【図２】
0003852716.tif 000003
【図３】
0003852716.tif 000004
【図４】
0003852716.tif 000005
【図５】
0003852716.tif 000006
【図６】
0003852716.tif 000007
【図７】
0003852716.tif 000008
【図８】
0003852716.tif 000009