(57)【特許請求の範囲】
【請求項１】
周波数成分が互いに直交関係にある複数のキャリアを用いて所定のシンボル周期で情報信号が変調された被変調信号を入力し復調処理する復調回路において、
被変調信号をフーリエ変換処理し差動復号処理して得られた各キャリア成分信号に基づいて上記情報信号を再生する復調手段と、
上記各キャリア成分信号の差動位相に基づいて、上記変調信号の上記シンボル周期当りの周波数偏差を算出する周波数偏差検出手段と、
上記周波数偏差に基づいて上記被変調信号の周波数偏差を補正し、周波数偏差補正後の被変調信号を上記復調手段に対して出力する自動周波数制御手段とを備え、
上記周波数偏差検出手段は、キャリア成分信号の差動位相から変調位相成分を減算し上記シンボル周期で除算して、上記シンボル周期当りの周波数偏差を算出し、各キャリア成分信号の差動レベルに基づいて各キャリア成分信号に関する周波数偏差を重み付け合成し、上記変調信号の周波数偏差を算出する構成とされることを特徴とする復調回路。
【請求項２】
周波数成分が互いに直交関係にある複数のキャリアを用いて所定のシンボル周期で情報信号が変調された被変調信号を入力し復調処理する復調回路において、
被変調信号をフーリエ変換処理し差動復号処理して得られた各キャリア成分信号に基づいて上記情報信号を再生する復調手段と、
上記各キャリア成分信号の差動位相に基づいて、上記変調信号の上記シンボル周期当りの周波数偏差を算出する周波数偏差検出手段と、
上記周波数偏差に基づいて上記被変調信号の周波数偏差を補正し、周波数偏差補正後の被変調信号を上記復調手段に対して出力する自動周波数制御手段とを備え、
上記周波数偏差検出手段は、各キャリア成分信号の差動レベルに基づいて各キャリア成分信号に関する周波数偏差を重み付け合成し、上記変調信号の周波数偏差を算出する構成とされることを特徴とする復調回路。
【請求項３】
周波数成分が互いに直交関係にある複数のキャリアを用いて所定のシンボル周期で情報信号が変調され、所定の無線周波数に周波数変換された無線信号を受信する受信アンテナと、
上記無線信号を周波数変換処理して上記被変調信号を抽出する周波数変換手段と、
上記被変調信号を入力し復調処理する復調回路であって、
被変調信号をフーリエ変換処理し差動復号処理して得られた各キャリア成分信号に基づいて上記情報信号を再生する復調手段と、
上記各キャリア成分信号の差動位相に基づいて、上記変調信号の上記シンボル周期当りの周波数偏差を算出する周波数偏差検出手段と、
上記周波数偏差に基づいて上記被変調信号の周波数偏差を補正し、周波数偏差補正後の被変調信号を上記復調手段に対して出力する自動周波数制御手段とを備え、
上記周波数偏差検出手段は、各キャリア成分信号の差動レベルに基づいて各キャリア成分信号に関する周波数偏差を重み付け合成し、上記変調信号の周波数偏差を算出する構成とされる復調回路と
を備えることを特徴とする受信装置。
【請求項４】
周波数成分が互いに直交関係にある複数のキャリアを用いて所定のシンボル周期で情報信号が変調された被変調信号を入力し復調処理する復調処理方法において、
被変調信号をフーリエ変換処理し差動復号処理して得られた各キャリア成分信号に基づいて上記情報信号を再生する復調ステップと、
上記各キャリア成分信号の差動位相に基づいて、上記変調信号の上記シンボル周期当りの周波数偏差を算出する周波数偏差検出ステップと、
上記周波数偏差に基づいて上記被変調信号の周波数偏差を補正し、周波数偏差補正後の被変調信号を上記復調ステップに対して出力する自動周波数制御ステップとを備え、
上記周波数偏差検出ステップは、各キャリア成分信号の差動レベルに基づいて各キャリア成分信号に関する周波数偏差を重み付け合成し、上記変調信号の周波数偏差を算出することを特徴とする復調処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、周波数成分が互いに直交関係にある複数のキャリアを用いて信号を変調した直交周波数分割多重被被変調信号の復調回路及び復調処理方法、並びに復調回路を備えた受信装置に関する。
【０００２】
【従来の技術】
それぞれ周波数が異なる複数のキャリアを用いてデータを変調した被変調信号を復調する復調装置として、ヨーロッパで行われているＤＡＢ（Digital Audio Broadcasting: デジタル音声放送）等で採用されているＯＦＤＭ（Orthogonal  Frequency Division Multiplex：直交周波数分割多重) 被変調信号（以下単に、ＯＦＤＭ被変調信号と言う）の復調装置が提案されている。
【０００３】
このＯＦＤＭ変調は、周波数成分が互いに直交関係にある多数のキャリアを用いる被変調信号で、音声データ等のデータを符号化し、その符号化されたデータを各キャリアに割り当てることによって、各キャリアを変調し、各被変調キャリアからなる周波数領域のデジタル信号を、逆高速フーリエ変換することによって、時間領域のデジタル信号に変換し、その時間領域のデジタル信号をＤ／Ａ変換するようにしている。復調側では、かかるＯＦＤＭ被変調信号をＡ／Ｄ変換し、そのＡ／Ｄ変換された信号を高速フーリエ変換すれば、各キャリアに割り当てられた符号化されたデータが得られる。
【０００４】
ＤＡＢにおけるＯＦＤＭ変調では、２ビットデータに１つのキャリアを割り当てることによって、各キャリアはＱＰＳＫ（Qaudrature Phase Sift Keying: 直角位相偏移変調）変調されるので、この変調をＯＦＤＭ−ＱＰＳＫと呼んでいる。
【０００５】
ＯＦＤＭ変調では、高速フーリエ変換のポイント数はキャリアの数に対応し、ＤＡＢ規格ではモードによって数が異なり、モード１では１５３６、モード２では３８４、モード３では１９２、モード４では７６８である。従って、例えば、モード１の場合、ＯＦＤＭ変調によって、２（ビット）×１５３６＝３０７２（ビット）のデータの伝送が可能となる。この伝送単位をシンボルと呼んでいる。又、モード１、２、４の場合は、このシンボルが７６個集まったものがフレームと呼ばれ、モード３の場合は、このシンボルが１５３個集まったものがフレームと呼ばれる。尚、１フレーム内のシンボルの個数には、ヌルシンボルは入っていない。
【０００６】
ＤＡＢ信号は、現在のところ、モード１、２、３、４の信号が知られている。ＤＡＢ信号では、基本周期として、Ｔ（＝１／２０４８ＭＨｚ＝０．４８８２８sec ）が定められている。ここでは、モード１のＤＡＢ信号を代表して図６に示す。図６では、この基本周期Ｔと、時間とが併記されている。モード１のＤＡＢ信号の１フレームは、１９６６０８Ｔ（＝９６ｍsec ）で、継続時間が２６５６Ｔ（＝１．２９７ｍsec ）の１個のヌルシンボル（シンボル番号ｌ＝０）と、それに続く継続時間が共に２５５２Ｔ（＝１．２４６ｍsec ）の７６個のシンボル（シンボル番号ｌ＝１〜７６）から構成されている。
【０００７】
シンボル番号ｌ＝１〜７６のシンボルは、それぞれその始めの部分の継続時間が５０４Ｔ（＝２４６μsec ）のガードインターバルと、それに続く継続時間が２０４８Ｔ（＝１ｍsec ）の有効シンボルから構成されている。シンボル番号ｌ＝１〜７６の各シンボルの有効シンボルには、ｋ＝１５３６個の互いに周波数を異にするマルチキャリアが含まれている。０で示されるキャリアが中心周波数のキャリア（そのキャリアの周期がＴである）、１５３６／２（＝７６６）で示されるキャリアが最高周波数のキャリア、−１５３６／２（＝−７６６）で示されるキャリアが最低周波数のキャリアである。１シンボルのデータ量は、１５３６波あり、そのデータ量は１５３６×２ｂｉｔｓ、４８ＣＵ（キャパシティユニット）×６４ｂｉｔｓある。
【０００８】
シンボル番号ｌ＝１〜７６のシンボルの全体がＯＦＤＭ（オーソゴナルフリケンシディビジョンマルチプレクス：直交周波数分割多重）シンボルと称されている。
【０００９】
例えば、モード１の場合を例にとれば、シンボル番号ｌ＝０のヌルシンボル、Ｉ＝１のシンボルはＴＦＰＲシンボル（時間周波数位相基準シンボル）とそれぞれ呼ばれ、これた２つのシンボルは、シンクロナイゼイションチャンネル（同期チャンネル）と呼ばれている。シンボル番号Ｉ＝２〜４はＦＩＣ｛ファスト（高速）インフォメーションチャンネル｝と呼ばれ、ＦＩＣ全体は１２個のＦＩＢ（ファストインフォメーションブロック）に分割される。残りのシンボル番号ｌ＝５〜７６は４つのＣＩＦ（コモンインターリーブドフレーム）と呼ばれるものに分割される。
【００１０】
ところで、ＤＡＢ信号の各シンボルの継続時間はモードによって異なり、モード２の各シンボルの継続時間はモード１の各シンボルの継続時間の１／４、モード３の各シンボルの継続時間はモード１の各シンボルの継続時間の１／８、モード４の各シンボルの継続時間はモード１の各シンボルの継続時間の１／２である。
【００１１】
即ち、ヌルシンボルを除くシンボルの継続時間は、モード１では上述したように、２５５２Ｔ（＝１．２４６ｍsec ）であるが、モード２では６３８Ｔ（＝２５５２Ｔ／４）｛＝３１２μsec （＝１．２４６ｍsec ／４）｝、モード３では３１９Ｔ（＝２５５２Ｔ／８）｛＝１５６μsec （＝１．２４６ｍsec ／８）｝、モード４では１２７６Ｔ（＝２５５２Ｔ／２）｛＝６２３μsec （＝１．２４６ｍsec ／２）｝である。
【００１２】
又、ヌルシンボルを除くシンボル内の有効シンボルの継続時間τ／ｎは、モード１では上述したように２０４８Ｔ（＝１ｍsec ）、モード２では５１２Ｔ（＝２０４８Ｔ／４）｛＝２５Ｏμsec （＝１ｍsec ／４）｝、モード３では２５６Ｔ（＝２０４８Ｔ／８）｛＝１２５μsec （＝１ｍsec ／８）｝、モード４では１０２４Ｔ（＝２０４８／２）｛＝５００μsec （１ｍsec ／２）｝である。
【００１３】
更に、ヌルシンボルを除くシンボル内のガードインターバルの時間は、モード１では５０４Ｔ（＝２４６μsec ）、モード２では１２６Ｔ（＝５０４Ｔ／４）｛＝６１．５μsec （＝２４６μsec ／４）｝、モード３では６３Ｔ（＝５０４Ｔ／８）｛＝３０．７５μsec （＝２４６μsec ／８）｝、モード４では２５２Ｔ（＝５０４Ｔ／２）｛＝１２３μsec （＝２４６μsec ／２）｝である。
【００１４】
以下に、図４及び図５を参照して、従来のデジタル音声放送（ＤＡＢ）受信機について説明する。図４はＤＡＢ受信機の大まかな回路構成を示し、図５はそのＤＡＢ受信機の詳細な回路構成を示す。図４を参照するに、受信アンテナ１によって受信された１．４ＧＨｚ帯の高周波受信信号が、Ｌバンドコンバータ２に供給されて、２００ＭＨｚ帯の高周波受信信号に周波数変換された後、フロントエンド１１に供給される。Ｌバンドコンバータ２からの２００ＭＨｚ帯の高周波信号又は受信アンテナ１０からの７９〜２００ＭＨｚ帯の高周波受信信号が、フロントエンド１１に供給されて、中間周波信号に周波数変換される。この中間周波信号は、チャンネルデコーダ２９に供給されてデコードされる。
【００１５】
チャンネルデコーダ２９からのデコード出力は、ソースデコーダ３８に供給されてデコードされ、これよりデジタル音声信号が得られる。又、チャンネルデコーダ２９からのデコード出力は、データデコーダ３９に供給されてデコードされ、これよりデジタル音声信号以外のデータが得られる。ソースデコーダ３８からのデジタル音声信号は、Ｄ／Ａ変換器４０に供給されてアナログ音声信号に変換され、そのアナログ音声信号が低周波増幅器４１を通じてスピーカ４２に供給される。
【００１６】
システム制御装置４３はフロントエンド１１、チャンネルデコーダ２９、ソースデコーダ３８及びデータデコーダ３９を制御する。
【００１７】
図５を参照するに、Ｌバンドコンバータ２では、受信アンテナ１よりの１．４ＧＨｚ帯の高周波受信信号が、高周波増幅器３に供給されて増幅され、その増幅出力が可変利得増幅器４に供給されて増幅される。この可変利得増幅器４の利得は、ＡＧＣ（自動利得制御器）６よりの制御信号によって制御される。可変利得増幅器４よりの高周波信号が周波数変換器５に供給される。基準発振器９よりの１７．９２ＭＨｚの基準発振信号がＰＬＬ（フェーズロックドループ）回路７に供給され、ＰＬＬ回路７よりの周波数制御信号がＶＣＯ（電圧制御発振器）８に供給され、ＶＣＯ８よりの１．２ＧＨｚの局部発振信号が周波数変換器５に供給されて、可変利得増幅器４から周波数変換器５に供給される１．４ＧＨｚ帯の高周波信号が、２００ＭＨｚ帯の高周波信号に周波数変換される。この２００ＭＨｚ帯の高周波受信信号がＡＧＣ６に供給されて、可変利得増幅器４に供給される利得制御信号が生成される。
【００１８】
フロントエンド１１では、Ｌバンドコンバータ２からの２００ＭＨｚ帯の高周波信号又は受信アンテナ１０からの７９〜２００ＭＨｚ帯の高周波受信信号が、バンドパスフィルタ１３に供給されて、２００ＭＨｚ帯の高周波信号又は７９〜２００ＭＨｚ帯の高周波受信信号のうちの希望波受信信号が濾波され、その出力信号が、可変利得増幅器１４に供給されて増幅される。この可変利得増幅器１４はＡＧＣ１６よりの利得制御信号によって利得が制御される。この可変利得増幅器１４の増幅出力は、ヌル検出器１７及び周波数変換器１９に供給される。ヌル検出器１７では、フレームからヌルシンボルが検出され、そのヌルシンボルに基づいて、出力端子Ｔ２に時間同期信号が出力され、この時間同期信号はフレーム同期発生器３３に供給されて同期が掛けられる。又、可変利得増幅器１４よりの高周波信号がＡＧＣ１６に供給されて、利得制御信号が生成される。
【００１９】
基準発振器９よりの１７．９２ＭＨｚの基準発振信号がＰＬＬ回路２０に供給される。ＰＬＬ回路２０よりの周波数制御信号はＶＣＯ（電圧制御発振器）２２に供給される。このＰＬＬ回路２０は、システム制御装置４３から入力端子Ｔ１に供給される選局制御信号によって、その周波数制御信号が制御され、即ち、ＶＣＯの２２の発振周波数が選局周波数に応じて制御される。ＶＣＯ２２よりの局部発振信号が周波数変換器１９に供給されて、バンドパスフィルタ１５から周波数変換器１９に供給される２００ＭＨｚ帯の高周波信号又は７９〜２００ＭＨｚ帯の高周波受信信号が、３８．９１２ＭＨｚ帯の第１中間周波信号に周波数変換される。
【００２０】
周波数変換器１９よりの第１中間周波数信号は、帯域通過中心周波数が３８．９１２ＭＨｚの表面弾性波バンドパスフィルタ２３を通じて、可変利得増幅器２４に供給されて増幅される。この可変利得増幅器２４はＡＧＣ２８からの利得制御信号によって利得が制御される。可変利得増幅器２４よりの３８．９１２ＭＨｚ帯の第１中間周波信号が周波数変換器２５に供給される。基準発振器９よりの１７．９２ＭＨｚの基準発振信号が、２逓倍回路２６に供給されて２逓倍され、これより得られた３５．８４ＭＨｚの局部発振信号が、周波数変換器２５に供給されて、可変利得増幅器２４から周波数変換器２５に供給される３８．９１２ＭＨｚの第１の中間周波信号が、周波数が３．０７２ＭＨｚの第２の中間周波信号に周波数変換される。この第２の中間周波数信号が、帯域通過中心周波数が３．０７２ＭＨｚのバンドパスフィルタ２７を通じて、ＡＧＣ２８に供給されて、可変利得増幅器２４の利得を制御する利得制御信号が生成される。
【００２１】
チャンネルデコーダ２９では、フロントエンド１１のバンドパスフィルタ２７よりの第２中間周波信号（ベースバンドのＯＦＤＭ被変調信号）が、Ａ／Ｄ変換器３０に供給されてデジタルデータ、即ち、デジタルＯＦＤＭ被変調信号に変換される。このデジタルデータがバンドパスフィルタ（隣接チャンネルのデジタルデータを除去するためのフィルタ）３１を通じて、デジタルＩ／Ｑ復調器３２及びフレーム同期発生器３３に供給される。Ｉ／Ｑ復調器３２からは実数部データ及び虚数部データが得られ、これらデータがＡＦＣ（自動周波数制御回路）３４に供給される。
【００２２】
ＡＦＣ３４によって周波数制御された時系列の実数部データ及び虚数部データは、フレーム同期発生器３３よりのフレーム同期信号と共に、ＦＦＴ（高速フーリエ変換）回路３５に供給されて、周波数系列のデジタル差動レベル信号及びデジタル差動位相信号に変換される。ＦＦＴ回路３５よりの周波数系列のデジタル差動位相信号が、ビタビ復調器３７に供給されてビタビ復調された後、ソースデコーダ３８及びデータデコーダ３９に供給される。ＤＳＰ（デジタルシグナルプロセッサ）３６は、ＦＦＴ回路３５及びビタビ復調器３７における必要な演算を行っている。ＦＦＴ回路３５では、各キャリアの位相及び振幅の演算を、ＤＳＰ３６の助けを借りて行っている。ＤＳＰ３６及びビタビ復調器３７には、システム制御装置４３から入力端子Ｔ３を通じて供給される、モードに応じたフレームの長さ及びキャリアの数を示す指示信号が供給される。
【００２３】
ソースデコーダ３８は、順次縦続接続された周波数デインターリーブ回路、時間デインターリーブ回路、エラー訂正回路から構成される。ソースデコーダ３８からはデジタル音声信号が出力され、そのデジタル音声信号はＤ／Ａ変換器４０に供給されてアナログ音声信号に変換され、その音声信号が低周波増幅器４１を通じてスピーカ４２に供給される。
【００２４】
データデコーダ３９からは、例えば、音楽のタイトル、アーティスト名、歌詞等の音楽に関するデータ、ニュース、交通情報、静止画等のデータが出力される。
【００２５】
【発明が解決しようとする課題】
従来の復調装置では、図６のフレームのシンボル１のフェイズリフェレンスの相関値や、複数のシンボルのキャリア（データ）とガードインターバルとの相関値によって、複数のキャリアの周波数偏差を検出するようにしていたので、複数のキャリアの周波数偏差の検出精度が低いという欠点があった。
【００２６】
かかる点に鑑み、本発明は、周波数成分が互いに直交関係にある複数のキャリアを用いて情報信号が変調されてなるデジタル直交周波数分割多重被変調信号が供給される時間同期信号発生手段と、デジタル直交周波数分割多重被変調信号が供給される自動周波数制御手段と、その自動周波数制御手段よりの自動周波数制御された直交周波数分割多重被変調信号及び時間同期信号発生手段よりの時間同期信号が供給される高速フーリエ変換手段と、その高速フーリエ変換手段よりデジタル情報信号が得られるようにした場合において、複数のキャリアの周波数偏差を高精度に検出することのできるものを提案しようとするものである。
【００２７】
【課題を解決するための手段】
本発明は、周波数成分が互いに直交関係にある複数のキャリアを用いて所定のシンボル周期で情報信号が変調された被変調信号を入力し復調処理する復調回路において、被変調信号をフーリエ変換処理し差動復号処理して得られた各キャリア成分信号に基づいて上記情報信号を再生する復調手段と、上記各キャリア成分信号の差動位相に基づいて、上記変調信号の上記シンボル周期当りの周波数偏差を算出する周波数偏差検出手段と、上記周波数偏差に基づいて上記被変調信号の周波数偏差を補正し、周波数偏差補正後の被変調信号を上記復調手段に対して出力する自動周波数制御手段とを備え、上記周波数偏差検出手段は、キャリア成分信号の差動位相から変調位相成分を減算し上記シンボル周期で除算して、上記シンボル周期当りの周波数偏差を算出し、各キャリア成分信号の差動レベルに基づいて各キャリア成分信号に関する周波数偏差を重み付け合成し、上記変調信号の周波数偏差を算出する構成とされることを特徴とする復調回路である。
また本発明は、周波数成分が互いに直交関係にある複数のキャリアを用いて所定のシンボル周期で情報信号が変調された被変調信号を入力し復調処理する復調回路において、被変調信号をフーリエ変換処理し差動復号処理して得られた各キャリア成分信号に基づいて上記情報信号を再生する復調手段と、上記各キャリア成分信号の差動位相に基づいて、上記変調信号の上記シンボル周期当りの周波数偏差を算出する周波数偏差検出手段と、上記周波数偏差に基づいて上記被変調信号の周波数偏差を補正し、周波数偏差補正後の被変調信号を上記復調手段に対して出力する自動周波数制御手段とを備え、上記周波数偏差検出手段は、各キャリア成分信号の差動レベルに基づいて各キャリア成分信号に関する周波数偏差を重み付け合成し、上記変調信号の周波数偏差を算出する構成とされることを特徴とする復調回路である。
また本発明は、周波数成分が互いに直交関係にある複数のキャリアを用いて所定のシンボル周期で情報信号が変調され、所定の無線周波数に周波数変換された無線信号を受信する受信アンテナと、上記無線信号を周波数変換処理して上記被変調信号を抽出する周波数変換手段と、上記被変調信号を入力し復調処理する復調回路であって、被変調信号をフーリエ変換処理し差動復号処理して得られた各キャリア成分信号に基づいて上記情報信号を再生する復調手段と、上記各キャリア成分信号の差動位相に基づいて、上記変調信号の上記シンボル周期当りの周波数偏差を算出する周波数偏差検出手段と、上記周波数偏差に基づいて上記被変調信号の周波数偏差を補正し、周波数偏差補正後の被変調信号を上記復調手段に対して出力する自動周波数制御手段とを備え、上記周波数偏差検出手段は、各キャリア成分信号の差動レベルに基づいて各キャリア成分信号に関する周波数偏差を重み付け合成し、上記変調信号の周波数偏差を算出する構成とされる復調回路とを備えることを特徴とする受信装置である。
また本発明は、周波数成分が互いに直交関係にある複数のキャリアを用いて所定のシンボル周期で情報信号が変調された被変調信号を入力し復調処理する復調処理方法において、被変調信号をフーリエ変換処理し差動復号処理して得られた各キャリア成分信号に基づいて上記情報信号を再生する復調ステップと、上記各キャリア成分信号の差動位相に基づいて、上記変調信号の上記シンボル周期当りの周波数偏差を算出する周波数偏差検出ステップと、上記周波数偏差に基づいて上記被変調信号の周波数偏差を補正し、周波数偏差補正後の被変調信号を上記復調ステップに対して出力する自動周波数制御ステップとを備え、上記周波数偏差検出ステップは、各キャリア成分信号の差動レベルに基づいて各キャリア成分信号に関する周波数偏差を重み付け合成し、上記変調信号の周波数偏差を算出することを特徴とする復調処理方法である。
【００２８】
かかる本発明によれば、周波数偏差検出によって、高速フーリエ変換処理の差動復号より得た、複数のキャリアの各デジタル差動位相から各デジタル変調分位相を減算したものを、デジタル直交周波数分割多重被変調信号のシンボル周期で割り算して、複数のキャリアの周波数偏差を検出する。
【００２９】
【発明の実施の形態】
以下に、図１を参照して、本発明の実施例の復調装置（チャンネルデコーダ）を詳細に説明する。尚、本発明を適用したＤＡＢ受信機の全体の構成は、チャンネルデコーダ２９を除き、図４及び図５について説明したのと同様である。尚、図１において、図５のチャンネルデコーダ２９と同じ回路には同一符号を付して説明する。
【００３０】
チャンネルデコーダ２９では、フロントエンド１１のバンドパスフィルタ２７よりの第２中間周波信号｛ベースバンドの直交周波数分割多重（ＯＦＤＭ）被変調信号｝が、Ａ／Ｄ変換器３０に供給されてデジタルデータ、即ち、デジタルＯＦＤＭ被変調信号に変換される。このデジタルデータがバンドパスフィルタ３１を通じて、デジタルＩ／Ｑ復調器３２及びフレーム同期発生器３３に供給される。Ｉ／Ｑ復調器３２からは実数部データ及び虚数部データが得られる。又、フレーム同期発生器（時間同期発生器）３３からはフレーム同期信号（時間同期信号）が生成される。Ｉ／Ｑ復調器３２よりの時系列の実数部データ及び虚数部データが、ＡＦＣ（自動周波数制御器）３４に供給される。
【００３１】
ＡＦＣ３４によって周波数制御された時系列の実数部データ及び虚数部データは、フレーム同期発生器３３よりのフレーム同期信号と共に、ＦＦＴ（高速フーリエ変換）回路３５のＦＦＴ（高速フーリエ変換器）３５ａに供給されて、周波数系列のデジタルレベル信号及びデジタル位相信号に変換される。ＦＦＴ３５ａでは、各キャリアの位相及び振幅の演算を、ＤＳＰ３６の助けを借りて行っている。ＤＳＰ３６及びビタビ復調器３７には、システム制御装置４３から入力端子Ｔ３を通じて供給されるモードに応じたフレームの長さ及びキャリアの数を示す指示信号が供給される。
【００３２】
ＦＦＴ回路３５において、ＦＦＴ３５ａよりのよりの周波数系列のデジタルレベル信号ｒ及びデジタル位相信号θは、差動復号器３５ｂに供給されて、これより周波数系列のデジタル差動レベル信号Δｒ及びデジタル差動位相信号Δθが出力される。差動復号器３５ｂよりの周波数系列のデジタル差動位相信号Δθはビタビ復調器３７に供給されてビタビ復調された後、図５のソースデコーダ３８及びデータデコーダ３９に供給される。ＤＳＰ（デジタルシグナルプロセッサ）３６は、ＦＦＴ回路３５のＦＦＴ３５ａ及びビタビ復調器３７における必要な演算を行っている。
【００３３】
差動復号器３５ｂよりの各キャリアのデジタル差動位相信号Δθは、デジタル変調分位相減算器５６及びその次段の１／Ｔ乗算器（但し、Ｔはシンボル周期）５７からなる周波数偏差検出回路５９のデジタル変調分位相減算器５６に供給されて、デジタル差動位相Δθからデジタル変調分位相（０、±π／２又はπ）が減算され、その減算出力が１／Ｔ乗算器５７に供給されることによって、１／Ｔ乗算器５７から、各キャリアの周波数偏差検出出力が出力される。
【００３４】
周波数偏差検出回路５９の次段に加重平均回路５８を付加し、この加重平均回路５８に、差動復号器３５ｂからの各キャリアのデジタル差動レベル信号Δｒを供給して、キャリア毎の周波数偏差に重み付けを行うようにしたことによって、制御信号発生回路６０を構成し、その加重平均回路５８からの加重平均出力によって、ＡＦＣ３４を制御する。これによって、各キャリアに対し、高速且つ高精度の自動周波数制御が可能となる。
【００３５】
次に、この実施例の具体的動作を説明する。先ず、図２について説明する。図２Ａは、ＦＦＴ回路３５のＦＦＴ３５ａの出力の内の、例えば、モード１のフレームを構成するキャリア１、２、…………、（Ｍ−１）、Ｍの時間ｔにおけるデジタルレベルｒ1(t)、ｒ2(t)、ｒ3(t)、…………、ｒ(M-1) (t) 、ｒM (t) を、アナログ状態で図示したものである。尚、Δｆは、キャリアの周波数間隔（一定）を示す。
【００３６】
図２Ｂは、ＦＦＴ回路３５のＦＦＴ３５ａの出力の内の、例えば、モード１のフレームを構成するキャリア１、２、…………、（Ｍ−１）、Ｍの時間ｔにおけるデジタル位相θ1(t)、θ2(t)、θ3(t)、…………、θ(M-1) (t) 、θM (t) を、アナログ状態で図示したものである。
【００３７】
又、図３Ａは、ＦＦＴ回路３５のＦＦＴ３５ａの、例えば、モード１のキャリア１、２、…………、（Ｍ−１）、Ｍの時間（ｔ＋Ｔ）｛但し、Ｔはシンボル周期（基本周期）｝におけるデジタルレベルｒ1(t+T)、ｒ2(t+T)、ｒ3(t+T)、…………、ｒ(M-1) (t+T) 、ｒM (t+T) をアナログ状態で図示したものである。
【００３８】
図３Ｂは、ＦＦＴ回路３５のＦＦＴ３５ａの、例えば、モード１のフレームを構成するキャリア１、２、…………、（Ｍ−１）、Ｍの時間（ｔ＋Ｔ）におけるデジタル位相θ1(t+T)、θ2(t+T)、θ3(t+T)、…………、θ(M-1) (t+T) 、θM (t+T) を示す。
【００３９】
例えば、キャリア１の時刻ｔ及び（ｔ＋Ｔ）における位相の差θr は、図２Ｂ及び図３Ｂから、
【００４０】
【数１】
0003750256.tif 000002
【００４１】
のように表される。π／２は変調位相分（これをθs とし、θs は０、±π／２、πのうちのいずれかである）であるから、実際の位相差θf は、
【００４２】
【数２】
θf ＝θr −θs 
【００４３】
となる。この実際の位相差θf に１／Ｔを乗算する、又は、位相差θf をＴで割り算すると、キャリア１の周波数偏差Δｆ、
【００４４】
【数３】
Δｆ＝θf ／Ｔ
【００４５】
が得られる。
【００４６】
又、｛ｒ1 （ｔ＋Ｔ）×ｒ1 （ｔ）｝、｛ｒ2 （ｔ＋Ｔ）×ｒ2 （ｔ）｝、…………………、｛ｒ(N-1) （ｔ＋Ｔ）×ｒ(N-1) （ｔ）｝、｛ｒN （ｔ＋Ｔ）×ｒN （ｔ）｝を、それぞれ重み係数ｈ1 、ｈ2 、……………ｈ(N-1) 、ｈN とし、キャリア１、２、…………、Ｎの周波数偏差を、Δｆ1 、Δｆ2 、…………、Δｆ(N-1) 、ΔｆN として得た
【００４７】
【数４】
0003750256.tif 000003
【００４８】
をＡＦＣ３４に供給して、ΔＦが０に近づくように複数のキャリアの周波数を制御するようにする。
【００４９】
上述の変調分減算器５６、１／Ｔ乗算器５７、加重平均回路５８、周波数偏差検出回路５９、制御信号発生回路６０は、上述のＤＳＰ３６又は別に設けたＣＰＵの機能であるそれぞれ変調分減算手段、１／Ｔ乗算手段、加重平均手段、周波数偏差検出手段、制御信号発生手段にて構成しても良い。
【００５０】
【発明の効果】
本発明によれば、複数のキャリアの周波数偏差を高精度に検出することができる。
【００５１】
また本発明によれば、自動周波数制御を高速且つ高精度に動作させることができる。
【図面の簡単な説明】
【図１】本発明の実施例を示すブロック線図である。
【図２】Ａ  高速フーリエ変換回路より得た、時間ｔにおける複数のキャリアのデジタルレベル信号を示すグラフである。
Ｂ  高速フーリエ変換回路より得た、時間ｔにおける複数のキャリアのデジタル位相信号を示すグラフである。
【図３】Ａ  高速フーリエ変換回路より得た、時間（ｔ＋Ｔ）における複数のキャリアのデジタルレベル信号を示すグラフである。
Ｂ  高速フーリエ変換回路より得た、時間（ｔ＋Ｔ）における複数のキャリアのデジタル位相信号を示すグラフである。
【図４】ＤＡＢ受信機の概略の回路構成を示すブロック線図である。
【図５】ＤＡＢ受信機の詳細な回路構成を示すブロック線図である。
【図６】モード１のフレームの構成を示す線図である。
【符号の説明】
３５  高速フーリエ変換（ＦＦＴ）回路、３５ａ  高速フーリエ変換器（ＦＦＴ）、３５ｂ  差動復号器、５６  変調分減算器、５７  １／Ｔ乗算器、５８  加重平均回路、５９  周波数偏差検出回路、６０  制御信号発生回路。
【図１】
0003750256.tif 000004
【図２】
0003750256.tif 000005
【図３】
0003750256.tif 000006
【図４】
0003750256.tif 000007
【図５】
0003750256.tif 000008
【図６】
0003750256.tif 000009