(57)【特許請求の範囲】
【請求項１】
ディスプレイパネルに形成されている各画素セル毎に、Ｎ段階（Ｎは２以上の整数）の輝度レベルにて前記画素セルを発光させる第１〜第Ｎ階調駆動の内の１を入力映像信号に応じて実行することにより前記ディスプレイパネルを階調駆動するディスプレイパネルの駆動方法であって、
前記入力映像信号における各フィールド表示期間は複数のサブフィールドからなり、
前記第１〜第Ｎ階調駆動各々は、前記フィールド表示期間内の先頭のサブフィールドのみで全ての前記画素セルを発光セルの状態に初期化するリセット行程と、前記フィールド表示期間内において前記入力映像信号によって示される輝度レベルに対応した１のサブフィールドで前記画素セルを前記非発光セルの状態に変化させ、その後の前記サブフィールド各々の内の少なくとも１において再び前記画素セルを前記非発光セルの状態に設定する書込行程と、前記サブフィールド各々において前記発光セルの状態にある前記画素セルのみを前記サブフィールドの重み付けに対応した回数分だけ発光せしめる維持発光行程と、を有し、
前記入力映像信号によって表現し得る全輝度範囲中の高輝度領域及び低輝度領域に前記第１〜第Ｎ階調駆動を割り当てるにあたり、前記高輝度領域に比して前記低輝度領域に対する割り当て数を多くしたことを特徴とするディスプレイパネルの駆動方法。
【請求項２】
前記第１〜第Ｎ階調駆動の各々は、前記先頭のサブフィールドから前記１のサブフィールドにて前記画素セルが前記非発光セルの状態に設定されるまでの間に連続して配置されているサブフィールド各々において前記発光セルの状態に設定されている前記画素セルを発光させることを特徴とする請求項１記載のディスプレイパネルの駆動方法。
【請求項３】
前記フィールド表示期間内の最後尾のサブフィールドにおいてのみで全ての前記画素セルを前記非発光セルの状態にする消去行程を設けたことを特徴とする請求項１記載のディスプレイパネルの駆動方法。
【請求項４】
前記入力映像信号はガンマ補正が施されたものであり、
前記第１〜第Ｎ階調駆動各々で実施する発光回数の比を前記ガンマ補正を解除すべき逆ガンマ比率に設定したことを特徴とする請求項１記載のディスプレイパネルの駆動方法。
【請求項５】
前記入力映像信号に多階調化処理を施すことを特徴とする請求項４記載のディスプレイパネルの駆動方法。
【請求項６】
前記多階調化処理とは誤差拡散処理及び／又はディザ処理であることを特徴とする請求項５記載のディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、ディスプレイパネルの駆動方法に関する。
【０００２】
【背景技術】
近年、薄型平面のディスプレイパネルとして、プラズマディスプレイパネル（以下、ＰＤＰと称する）、及びエレクトロルミネセントディスプレイパネル（以下、ＥＬＤＰと称する）等が実用化されてきた。これらＰＤＰ及びＥＬＤＰにおける発光素子は、"発光"及び"非発光"の２状態しかもたない為、入力された映像信号に対応した中間調の輝度を得るべく、サブフィールド法を用いた階調駆動を実施する。
【０００３】
サブフィールド法では、入力された映像信号を各画素毎にＮビットの画素データに変換し、このＮビットのビット桁各々に対応させて、１フィールドの表示期間をＮ個のサブフィールドに分割する。各サブフィールドには、上記画素データのビット桁各々に対応した発光回数が夫々割り当ててあり、上記Ｎビット中の１つのビット桁の論理レベルが例えば"１"である場合には、そのビット桁に対応したサブフィールドにおいて、上述の如く割り当てられた回数分だけ発光を実行する。一方、上記１つのビット桁の論理レベルが"０"である場合には、そのビット桁に対応したサブフィールドでは発光を行わない。かかる駆動方法によれば、１フィールド表示期間内における全てのサブフィールドで実行された発光回数の合計により入力映像信号に対応した中間調の輝度が表現されるのである。
【０００４】
【発明が解決しようとする課題】
本発明は、上述した如きサブフィールド法を用いて中間調を表現するディスプレイパネルに対して人間の視覚特性に応じた良好な階調表現を行うことが出来る駆動方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】
請求項１記載によるディスプレイパネルの駆動方法は、ディスプレイパネルに形成されている各画素セル毎に、Ｎ段階（Ｎは２以上の整数）の輝度レベルにて前記画素セルを発光させる第１〜第Ｎ階調駆動の内の１を入力映像信号に応じて実行することにより前記ディスプレイパネルを階調駆動するディスプレイパネルの駆動方法であって、前記入力映像信号における各フィールド表示期間は複数のサブフィールドからなり、前記第１〜第Ｎ階調駆動各々は、前記フィールド表示期間内の先頭のサブフィールドのみで全ての前記画素セルを発光セルの状態に初期化するリセット行程と、前記フィールド表示期間内において前記入力映像信号によって示される輝度レベルに対応した１のサブフィールドで前記画素セルを前記非発光セルの状態に変化させ、その後の前記サブフィールド各々の内の少なくとも１において再び前記画素セルを前記非発光セルの状態に設定する書込行程と、前記サブフィールド各々において前記発光セルの状態にある前記画素セルのみを前記サブフィールドの重み付けに対応した回数分だけ発光せしめる維持発光行程と、を有し、前記入力映像信号によって表現し得る全輝度範囲中の高輝度領域及び低輝度領域に前記第１〜第Ｎ階調駆動を割り当てるにあたり、前記高輝度領域に比して前記低輝度領域に対する割り当て数を多くする。
【０００６】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
図１は、本発明による駆動方法に基づいてプラズマディスプレイパネルを発光駆動するプラズマディスプレイ装置の概略構成を示す図である。
図１に示されるように、かかるプラズマディスプレイ装置は、プラズマディスプレイパネルとしてのＰＤＰ１０と、Ａ／Ｄ変換器１、駆動制御回路２、データ変換回路３、メモリ４、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８からなる駆動部と、から構成されている。
【０００７】
ＰＤＰ１０は、アドレス電極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列されている夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。これら行電極Ｘ及び行電極Ｙの一対にて、ＰＤＰ１０における１行分に対応した行電極を形成している。列電極Ｄ、行電極Ｘ及びＹは放電空間に対して誘電体層で被覆されており、各行電極対と列電極との交点にて１画素に対応した放電セルが形成される構造となっている。
【０００８】
Ａ／Ｄ変換器１は、アナログの入力映像信号をＰＤＰ１０の１画素に対応づけてサンプリングして、２５６階調の輝度を表現し得る８ビットの画素データＤを求め、これをデータ変換回路３に供給する。尚、この入力映像信号は、図２に示されるが如きガンマ補正カーブγに従って元の映像信号をガンマ補正して得られたものである。
【０００９】
図３は、データ変換回路３の内部構成を示す図である。
図３において、階調補償回路３２は、上記画素データＤに対し、人間の視覚特性にマッチした表示輝度が得られる階調駆動を実施すべきデータ変換を施して、これを多階調化前段処理回路３３に供給する。尚、階調補償回路３２による作用については後述する。多階調化前段処理回路３３は、かかる階調補償回路３２によって階調補償された８ビットで２５６階調(０〜２５５)を表現し得る画素データを（２２４／２５５）にすることにより、８ビットで２２５階調(０〜２２４)の画素データＤPに変換して多階調化処理回路３４に供給する。尚、この変換特性は、入力画素データのビット数、後述する多階調化処理による圧縮ビット数及び表示階調数に応じて設定される。このように、後述する多階調化処理回路３４の前段に多階調化前段処理回路３３を設けて、表示階調数、多階調化による圧縮ビット数に合わせたデータ変換を施すことにより、多階調化処理による輝度飽和の発生及び表示階調がビット境界にない場合に生じる表示特性の平坦部の発生（すなわち、階調歪みの発生）を防止する。
【００１０】
図４は、これら階調補償回路３２及び多階調化前段処理回路３３によるデータ変換特性を示すものである。
多階調化処理回路３４は、上記多階調化前段処理回路３２から供給された８ビットの画素データＤPに対して誤差拡散及びディザ処理等を施すことにより、視覚上における輝度の階調表現数を略２５６階調に維持しつつもそのビット数を４ビットに削減した多階調化画素データＤSを求める。
【００１１】
誤差拡散処理では、画素データＤP中の上位６ビット分を表示データ、残りの下位２ビット分を誤差データとして夫々分離し、周辺画素各々に対応した画素データＤPから求められた誤差データを夫々重み付け加算したものを、上記表示データに反映させるようにしている。かかる動作により、原画素における下位２ビット分の輝度が上記周辺画素により擬似的に表現され、それ故に８ビットよりも少ないビット数、すなわち６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になるのである。
【００１２】
又、ディザ処理では、かかる誤差拡散処理によって得られた６ビットの誤差拡散処理画素データにディザ処理を施すことにより、かかる誤差拡散処理画素データと同等な輝度階調レベルを維持しつつもビット数を４ビットに減らした多階調化画素データＤSを生成する。尚、ディザ処理とは、隣接する複数個の画素により１つの中間表示レベルを表現するものである。例えば、８ビットの画素データの内の上位６ビットの画素データを用いて８ビット相当の階調表示を行う場合、左右、上下に互いに隣接する４つの画素を１組とし、この１組の各画素に対応した画素データ各々に、互いに異なる係数値からなる４つのディザ係数ａ〜ｄを夫々割り当てて加算する。かかるディザ処理によれば、４画素で４つの異なる中間表示レベルの組み合わせが発生することになる。よって、例え画素データのビット数が６ビットであっても、表現出来る輝度階調レベルは４倍、すなわち、８ビット相当の中間調表示が可能となるのである。
【００１３】
駆動データ生成回路３５は、かかる４ビットの多階調化画素データＤSを、図５に示される如き変換テーブルに従って８ビットの駆動画素データＨＤに変換する。
図１のメモリ４は、かかる駆動画素データＨＤを、駆動制御回路２から供給された書込信号に従って順次書き込む。かかる書込動作により、１画面（ｎ行、ｍ列）分の駆動画素データＨＤ11-nmの書き込みが終了すると、メモリ４は、駆動制御回路２から供給された読出信号に従って、この１画面分の駆動画素データＨＤ11-nmを各ビット桁毎  すなわち、
ＤＢ１11-nm：駆動画素データＨＤ11-nmの第１ビット目
ＤＢ２11-nm：駆動画素データＨＤ11-nmの第２ビット目
ＤＢ３11-nm：駆動画素データＨＤ11-nmの第３ビット目
ＤＢ４11-nm：駆動画素データＨＤ11-nmの第４ビット目
ＤＢ５11-nm：駆動画素データＨＤ11-nmの第５ビット目
ＤＢ６11-nm：駆動画素データＨＤ11-nmの第６ビット目
ＤＢ７11-nm：駆動画素データＨＤ11-nmの第７ビット目
ＤＢ８11-nm：駆動画素データＨＤ11-nmの第８ビット目
の如く分割し、これらＤＢ１11-nm、ＤＢ２11-nm、・・・・、ＤＢ８11-nm各々を１行分毎に順次読み出してアドレスドライバ６に供給する。
【００１４】
駆動制御回路２は、図６に示されるが如き発光駆動フォーマットに従ってＰＤＰ１０を駆動制御すべき各種タイミング信号をアドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。
図６に示される発光駆動フォーマットでは、１フィールドの表示期間をサブフィールドＳＦ１〜ＳＦ８なる８つのサブフィールドに分割し、これらサブフィールドＳＦ１〜ＳＦ８各々において、リセット行程Ｒc、画素データ書込行程Ｗｃ、発光維持行程Ｉｃ、及び消去行程Ｅを夫々実行する。
【００１５】
図７は、これら各行程を実施すべく、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々がＰＤＰ１０の列電極及び行電極に印加する各種駆動パルスの印加タイミング(１サブフィールド内での)を示す図である。
先ず、各サブフィールドの先頭に実施される一斉リセット行程Ｒｃでは、第１サスティンドライバ７が、図７に示されるが如き負極性のリセットパルスＲＰxをＰＤＰ１０の行電極Ｘ1〜Ｘnに印加する。第２サスティンドライバ８は、かかるリセットパルスＲＰxの印加と同時に、正極性のリセットパルスＲＰYを行電極Ｙ1〜Ｙn各々に印加する。これらリセットパルスＲＰx及びＲＰYの印加に応じて、ＰＤＰ１０中の全ての放電セルがリセット放電されて、各放電セル内には一様に所定量の壁電荷が形成される。これにより、全ての放電セルは一旦、"発光セル"に初期設定される。
【００１６】
次の画素データ書込行程Ｗｃでは、アドレスドライバ６が、上記ＤＢ11-nmに基づいて、各行毎の画素データパルス群ＤＰ1〜ＤＰnを生成し、これを各行毎に順次列電極Ｄ1〜Ｄmに印加して行く。例えば、サブフィールドＳＦ１の画素データ書込行程Ｗcでは、上記ＤＢ１11-nmに基づいて画素データパルス群ＤＰ１1〜ＤＰ１nを生成し、これを各行毎に順次列電極Ｄ1〜Ｄmに印加して行く。又、サブフィールドＳＦ８の画素データ書込行程Ｗcでは、上記ＤＢ８11-nmに基づいて画素データパルス群ＤＰ８1〜ＤＰ８nを生成し、これを各行毎に順次列電極Ｄ1〜Ｄmに印加して行くのである。尚、アドレスドライバ６は、上記ＤＢの論理レベルが例えば論理レベル"１"である場合には、高電圧の画素データパルスを生成する一方、ＤＢの論理レベルが論理レベル"０"である場合には低電圧(例えば、０ボルト)の画素データパルスを生成する。更に、かかる画素データ書込行程Ｗｃにおいては、第１サスティンドライバ７が、図７に示されるが如く、各画素データパルス群ＤＰ1〜ＤＰnの各印加タイミングと同一タイミングにて、負極性の走査パルスＳＰを発生しこれを行電極Ｙ1〜Ｙnへと順次印加して行く。ここで、上記走査パルスＳＰが印加された"行"と、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。かかる選択消去放電により、上記一斉リセット行程Ｒｃにて"発光セル"の状態に初期化された放電セルは、"非発光セル"に推移する。尚、上記高電圧の画素データパルスが印加されなかった"列"に形成されている放電セルには放電が生起されず、上記一斉リセット行程Ｒｃにて初期化された状態、つまり"発光セル"の状態を維持する。かかる動作によれば、後述する発光維持行程において発光状態が維持される"発光セル"と、消灯状態のままの"非発光セル"とが画素データに応じて択一的に設定され、いわゆる画素データの書き込みが為されるのである。
【００１７】
発光維持行程Ｉcでは、第１サスティンドライバ７及び第２サスティンドライバ８が、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して図７に示されるが如く交互に維持パルスＩＰX及びＩＰYを印加する。かかる維持パルスＩＰX及びＩＰYが交互に印加される度に、壁電荷が残留したままとなっている放電セル(すなわち、直前に実施された上記画素データ書込行程Ｗｃにおいて"発光セル"に設定された放電セル)は、発光を伴う維持放電を繰り返す。この際、サブフィールドＳＦ１〜ＳＦ８各々の発光維持行程Ｉcにおいて実施される維持放電による発光回数の比は、図６中に示されるように、
ＳＦ１：１
ＳＦ２：２
ＳＦ３：４
ＳＦ４：８
ＳＦ５：１６
ＳＦ６：３２
ＳＦ７：６４
ＳＦ８：１２８
である。
【００１８】
各サブフィールドの最後尾に実施される消去行程Ｅでは、第２サスティンドライバ８が、消去パルスＥＰを発生してこれを行電極Ｙ1〜Ｙn各々に印加する。かかる消去パルスＥＰの印加により、ＰＤＰ１０における全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。これにより、ＰＤＰ１０における全ての放電セルが"非発光セル"となる。
【００１９】
図８は、上述した如き駆動によって実施される１５段階分の階調駆動各々と、上記画素データＤ、ＤP、多階調化画素データＤS、駆動画素データＨＤ、並びにかかる駆動画素データＨＤに基づいて実施される１フィールドでの発光駆動パターンとの対応関係を示す図である。
ここで、駆動画素データＨＤのビットの論理レベルが"１"である場合には、そのビット桁に対応したサブフィールドにおける画素データ書込行程Ｗｃにおいて選択消去放電が生起され、放電セルは"非発光セル"に設定される。一方、駆動画素データＨＤのビットの論理レベルが"０"である場合には、そのビット桁に対応したサブフィールドでの画素データ書込行程Ｗｃでは選択消去放電が生起されない。よって、放電セルは"発光セル"のままとなり、そのサブフィールド(丸印にて示す)の発光維持行程Ｉｃでは、図６に示される回数分だけ維持放電による発光が繰り返し実行される。
【００２０】
よって、かかる図８に示されるが如き第１〜第１５階調駆動によれば、
｛０,１,２,３,４,５,７,11,18,27,43,67,105,164,256｝
なる１５段階の表示輝度が得られるのである。
すなわち、８ビットの画素データＤによって表現出来る０〜２５５なる２５６階調の輝度の内から、０,１,２,３,４,５,７,11,18,27,43,67,105,164,256なる１５階調分の輝度に対する駆動を行うのである。
【００２１】
ここで、第１〜第１５階調駆動の各々では、図８に示されるように、
第１階調駆動：０〜17の画素データＤに対して表示輝度"０"の発光
第２階調駆動：18〜22の画素データＤに対して表示輝度"１"の発光
第３階調駆動：23〜26の画素データＤに対して表示輝度"２"の発光
第４階調駆動：27〜33の画素データＤに対して表示輝度"３"の発光
第５階調駆動：34〜40の画素データＤに対して表示輝度"４"の発光
第６階調駆動：41〜49の画素データＤに対して表示輝度"５"の発光
第７階調駆動：50〜61の画素データＤに対して表示輝度"７"の発光
第８階調駆動：62〜74の画素データＤに対して表示輝度"11"の発光
第９階調駆動：75〜91の画素データＤに対して表示輝度"18"の発光
第10階調駆動：92〜112の画素データＤに対して表示輝度"27"の発光
第11階調駆動：113〜138の画素データＤに対して表示輝度"43"の発光
第12階調駆動：139〜169の画素データＤに対して表示輝度"67"の発光
第13階調駆動：170〜207の画素データＤに対して表示輝度"105"の発光
第14階調駆動：208〜254の画素データＤに対して表示輝度"164"の発光
第15階調駆動：     255の画素データＤに対して表示輝度"256"の発光
が為される。
【００２２】
この際、０〜２５５の画素データに対する上記１５段階分の駆動の割り当てを、低輝度になるほど多くすることにより、低輝度表示時における階調間の輝度差を少なくしている。例えば、高輝度データとしての２０８〜２５５までの４８階調分の画素データＤに対しては、図８に示されるが如く、第１４及び第１５階調駆動からなる２段階分の階調駆動を割り当てている。これら第１４及び第１５階調駆動での階調間輝度差は"９１"である。一方、低輝度データとしての０〜４９までの５０階調分の画素データＤに対しては、第１〜第６階調駆動からなる６段階分の階調駆動を割り当ている。この際、第１〜第６階調駆動各々の階調間輝度差は"１"である。
【００２３】
これは、人間の目の輝度変化に対する分解能が、高輝度な画像表示時よりも低輝度な画像表示時の方が高いという点に着目して為されたものである。
すなわち、本発明においては、低輝度な画像表示に割り当てる階調駆動数を、高輝度な画像表示を行う場合よりも多くすることにより、低輝度表示時における輝度変化に対する分解能が高いという人間の視覚特性に適合した良好な画像表示を実現しているのである。
【００２４】
尚、上記１５段階分の駆動によって得られる表示輝度(０,１,２,３,４,５,７,11,18,27,43,67,105,164,256)以外の輝度は、図３に示される多階調化処理回路３４によって得られるようになっている。すなわち、この多階調化処理回路３４の動作によれば、１放電セルにおいて得られる輝度は上記１５段階分の輝度に限られるものの複数の放電セルを眺めた場合に、入力映像信号に対応したその他の輝度(上記１５段階以外の輝度)が視覚されるのである。
【００２５】
又、図８に示される第１〜第１５階調駆動各々による表示輝度の比は、入力映像信号に施されている図２に示されるが如きガンマ特性を解除し、元の映像信号が示す輝度レベルに戻すような逆ガンマ比率になっている。すなわち、ＣＲＴ(Cathode Ray Tube)の如き、蛍光体に励起する磁界の強さで輝度を表現するものでは、この蛍光体がリニアに磁化しないことから、図２の如きガンマ補正された入力映像信号を用いて駆動を行うが、プラズマディスプレイパネルの如き発光回数によって輝度を表現するものでは、ガンマ補正の施されていない元の映像信号で所望の輝度が得られる。そこで、入力映像信号に施されている図２に示されるが如きガンマ補正を解除して、元の映像信号の輝度レベルに基づく表示を行うべく、サブフィールドＳＦ１〜ＳＦ８各々での発光回数の比を逆ガンマ比率に設定しているのである。
【００２６】
尚、上記実施例においては、１フィールドを８つのサブフィールドに分割して階調駆動を行う場合を例にとってその動作を説明したが、分割するサブフィールドの数は４つに限定されるものではない。又、上記実施例では、各サブフィールド毎に一斉リセット行程Ｒｃ、画素データ書込行程Ｗｃ、発光維持行程Ｉｃ、及び消去行程Ｅを夫々実行するようにした発光駆動フォーマットに適用した際の動作について説明したが、これに限定されるものではない。
【００２７】
例えば、図９に示されるが如き、１フィールドの表示期間を１４個のサブフィールドＳＦ１〜１４に分割してＰＤＰを階調駆動する発光駆動フォーマットにも適用可能である。更に、図９に示される発光駆動フォーマットでは、１フィールドの表示期間の先頭のサブフィールドＳＦ１においてのみでリセット行程Ｒcを実行し、最後尾のサブフィールドＳＦ１４においてのみで消去行程Ｅを実行するようにしている。
【００２８】
図１０は、かかる図９に示される発光駆動フォーマットに基づいてＰＤＰ１０を発光駆動するプラズマディスプレイ装置の概略構成を示す図である。
尚、図１０中において、駆動制御回路２０、データ変換回路３０及びメモリ４０を除く他の機能モジュールの動作は図１に示されるものと同一であるので、その説明は省略する。
【００２９】
図１１は、かかるデータ変換回路３０の内部構成を示す図である。
図１１において、階調補償回路３２０は、上記Ａ／Ｄ変換器１から供給された画素データＤに対して、人間の視覚特性にマッチした表示輝度が得られる階調駆動を実施すべきデータ変換を施し、これを多階調化前段処理回路３３０に供給する。尚、階調補償回路３２０による作用については後述する。多階調化前段処理回路３３０は、かかる階調補償回路３２０によって階調補償された画素データ、すなわち８ビットで２５６階調(０〜２５５)の輝度を表現し得る画素データを（２２４／２５５）にして８ビットで２２５階調(０〜２２４)の画素データＤPに変換したものを多階調化処理回路３４に供給する。尚、この変換は、入力画素データのビット数、後述する多階調化処理による圧縮ビット数及び表示階調数に応じて設定される。このように、後述する多階調化処理回路３４の前段に多階調化前段処理回路３３を設けて、表示階調数、多階調化による圧縮ビット数に合わせたデータ変換を施すことにより、多階調化処理による輝度飽和の発生及び表示階調がビット境界にない場合に生じる表示特性の平坦部の発生（すなわち、階調歪みの発生）を防止する。
【００３０】
図１２は、上記階調補償回路３２０及び多階調化前段処理回路３３０によるデータ変換特性を示すものである。
多階調化処理回路３４は、上記多階調化前段処理回路３２から供給された８ビットの画素データＤPに対して誤差拡散及びディザ処理を施すことにより、視覚上における輝度の階調表現数を略２５６階調に維持しつつもそのビット数を４ビットに削減した多階調化画素データＤSを求める。尚、かかる多階調化処理回路３４の詳細な動作については、前述したものと同一であるので省略する。又、この多階調化処理回路３４によって得られた多階調化画素データＤSと、多階調化処理前の画素データＤ及びＤPとの対応関係は、例えば図１３に示されるような形態となる。
【００３１】
駆動データ生成回路３５０は、上記４ビットの多階調化画素データＤSを図１３中に示される変換テーブルに従って１４ビットの駆動画素データＨＤに変換し、これをメモリ４０に供給する。
図１０のメモリ４０は、上記駆動画素データＨＤを、駆動制御回路２０から供給された書込信号に従って順次書き込む。かかる書込動作により、１画面（ｎ行、ｍ列）分の駆動画素データＨＤ11-nmの書き込みが終了すると、メモリ４０は、駆動制御回路２０から供給された読出信号に従って、この１画面分の駆動画素データＨＤ11-nmを各ビット桁毎  すなわち、
ＤＢ１11-nm：駆動画素データＨＤ11-nmの第１ビット目
ＤＢ２11-nm：駆動画素データＨＤ11-nmの第２ビット目
ＤＢ３11-nm：駆動画素データＨＤ11-nmの第３ビット目
ＤＢ４11-nm：駆動画素データＨＤ11-nmの第４ビット目
ＤＢ５11-nm：駆動画素データＨＤ11-nmの第５ビット目
ＤＢ６11-nm：駆動画素データＨＤ11-nmの第６ビット目
ＤＢ７11-nm：駆動画素データＨＤ11-nmの第７ビット目
ＤＢ８11-nm：駆動画素データＨＤ11-nmの第８ビット目
ＤＢ９11-nm：駆動画素データＨＤ11-nmの第９ビット目
ＤＢ１０11-nm：駆動画素データＨＤ11-nmの第１０ビット目
ＤＢ１１11-nm：駆動画素データＨＤ11-nmの第１１ビット目
ＤＢ１２11-nm：駆動画素データＨＤ11-nmの第１２ビット目
ＤＢ１３11-nm：駆動画素データＨＤ11-nmの第１３ビット目
ＤＢ１４11-nm：駆動画素データＨＤ11-nmの第１４ビット目
の如く分割し、これらＤＢ１11-nm、ＤＢ２11-nm、・・・・、ＤＢ１４11-nm各々を１行分毎に順次読み出してアドレスドライバ６に供給する。
【００３２】
駆動制御回路２０は、図９に示されるが如き発光駆動フォーマットに従ってＰＤＰ１０を駆動制御すべき各種タイミング信号をアドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々に供給する。
図１４は、かかる各種タイミング信号に応じて、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々がＰＤＰ１０の列電極及び行電極に印加する各種駆動パルスの印加タイミングを示す図である。
【００３３】
先ず、１フィールド表示期間の先頭のサブフィールドＳＦ１においてのみで実行する一斉リセット行程Ｒｃでは、第１サスティンドライバ７及び第２サスティンドライバ８が、図に示されるが如き負極性のリセットパルスＲＰx及び正極性のリセットパルスＲＰYを行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに同時に印加する。これらリセットパルスＲＰx及びＲＰYの印加により、ＰＤＰ１０中の全ての放電セルがリセット放電され、各放電セル内には一様に所定の壁電荷が形成される。これにより、ＰＤＰ１０における全ての放電セルは、一旦、"発光セル"に初期設定される。
【００３４】
次に、各サブフィールドの画素データ書込行程Ｗｃでは、アドレスドライバ６が、上述した如くメモリ４０から供給されたＤＢ１11-nm〜ＤＢ1411-nm各々から、その論理レベルに対応した電圧を有する画素データパルス群ＤＰ１11-nm〜ＤＰ1411-nmを生成する。アドレスドライバ６は、これら画素データパルス群ＤＰ１11-nm〜ＤＰ1411-nm各々を、図１４に示されるようにサブフィールドＳＦ１〜ＳＦ１４に夫々割り当て、各サブフィールド毎にこれを１行分づつ順次列電極Ｄ1-mに印加して行く。
【００３５】
例えば、サブフィールドＳＦ１の画素データ書込行程Ｗｃでは、先ず、上記ＤＢ１11-nmの内から第１行目に対応した分、つまりＤＢ１11-1mを抽出し、これらＤＢ１11-1m各々の論理レベルに対応したｍ個分の画素データパルスからなる画素データパルス群ＤＰ１1を生成して列電極Ｄ1-mに印加する。次に、ＤＢ１11-nmの第２行目に対応したＤＢ１21-2mを抽出し、これらＤＢ１21-2m各々の論理レベルに対応したｍ個分の画素データパルスからなる画素データパルス群ＤＰ１2を生成して列電極Ｄ1-mに同時印加する。以下、同様にして、１行分毎の画素データパルス群ＤＰ１3〜ＤＰ１nを順次列電極Ｄ1-mに印加して行くのである。尚、アドレスドライバ６は、ＤＢ１の論理レベルが例えば"１"である場合には高電圧の画素データパルスを生成し、ＤＢ１の論理レベルが"０"である場合には低電圧(０ボルト)の画素データパルスを生成するものとする。又、サブフィールドＳＦ２の画素データ書込行程Ｗｃでは、上記ＤＢ２11-nmの内から第１行目に対応した分、つまりＤＢ２11-1mを抽出し、これらＤＢ２11-1m各々の論理レベルに対応したｍ個分の画素データパルスからなる画素データパルス群ＤＰ２1を生成して列電極Ｄ1-mに印加する。次に、ＤＢ２11-nmの第２行目に対応したＤＢ２21-2mを抽出し、これらＤＢ２21-2m各々の論理レベルに対応したｍ個分の画素データパルスからなる画素データパルス群ＤＰ２2を生成して列電極Ｄ1-mに印加する。以下、同様にして、１行分毎の画素データパルス群ＤＰ２3〜ＤＰ２nを順次列電極Ｄ1-mに印加して行くのである。アドレスドライバ６は、サブフィールドＳＦ３〜ＳＦ１４各々での画素データ書込行程Ｗｃにおいても上述した方法と同様に、ＤＢ３11-nm〜ＤＢ1411-nm各々から画素データパルス群ＤＰ３1-n〜ＤＰ１４1-nを生成し、これらを１行分毎に順次列電極Ｄ1-mに印加して行くのである。
【００３６】
ここで、第２サスティンドライバ８は、上述した如き画素データパルス群ＤＰの各印加タイミングと同一タイミングにて、図１４に示されるが如き負極性の走査パルスＳＰを発生してこれを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された"行"と、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電（選択消去放電）が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。かかる選択消去放電により、上記一斉リセット行程Ｒｃにて"発光セル"の状態に初期化された放電セルは、"非発光セル"に推移する。尚、低電圧の画素データパルスが印加された"列"に形成されている放電セルでは放電が生起されず、上記一斉リセット行程Ｒｃにて初期化された状態、つまり"発光セル"の状態が維持される。
【００３７】
次に、サブフィールドＳＦ１〜ＳＦ１４各々の発光維持行程Ｉｃにおいては、第１サスティンドライバ７及び第２サスティンドライバ８が、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して、交互に正極性の維持パルスＩＰX及びＩＰYを印加する。尚、各サブフィールド内の発光維持行程Ｉcにおいてこれら維持パルスＩＰX及びＩＰYが印加される回数(期間)は、サブフィールド毎に設定されている。すなわち、サブフィールドＳＦ１での印加回数を"１"とした場合、
ＳＦ１：１
ＳＦ２：１
ＳＦ３：１
ＳＦ４：１
ＳＦ５：２
ＳＦ６：３
ＳＦ７：４
ＳＦ８：６
ＳＦ９：１０
ＳＦ10：１５
ＳＦ11：２４
ＳＦ12：３８
ＳＦ13：５９
ＳＦ14：９１
なる回数(期間)分だけ、維持パルスＩＰX及びＩＰYを印加するのである。かかる維持パルスＩＰの印加により、上記画素データ書込行程Ｗｃにて壁電荷が残留したままとなっている放電セル、すなわち"発光セル"は、維持パルスＩＰX及びＩＰYが印加される度に維持放電して発光し、その放電回数分だけ発光を繰り返す。
【００３８】
最後に、１フィールドの最後尾のサブフィールドＳＦ１４での消去行程Ｅにおいて、アドレスドライバ６は、消去パルスＡＰを発生してこれを列電極Ｄ1-mの各々に印加する。第２サスティンドライバ８は、かかる消去パルスＡＰの印加タイミングと同時に消去パルスＥＰを発生してこれを行電極Ｙ1〜Ｙn各々に印加する。これら消去パルスＡＰ及びＥＰの同時印加により、ＰＤＰ１０における全放電セル内において消去放電が生起され、全ての放電セル内に残存している壁電荷が消滅する。すなわち、かかる消去放電により、ＰＤＰ１０における全ての放電セルが"非発光セル"になるのである。
【００３９】
図１０に示されるプラズマディスプレイ装置は、図１４に示される動作を繰り返し実行することにより、図１３に示されるが如き１５段階分の階調駆動を行う。
すなわち、図９及び図１４に基づく駆動を行う際に用いられる駆動画素データＨＤは、図１３に示されるが如き１５パターンだけなので、１フィールド表示期間に実施される発光駆動の全パターンもこれに応じて図１３に示されるが如き１５パターンとなる。
【００４０】
この図１３に示される駆動画素データＨＤによれば、サブフィールドＳＦ１〜ＳＦ１４の内のいずれか１のサブフィールドでの画素データ書込行程Ｗcにおいてのみで、選択消去放電が生起されることになる(黒丸にて示す)。これにより、先頭サブフィールドＳＦ１の一斉リセット行程ＲｃでＰＤＰ１０の全放電セル内に形成された壁電荷は、上記選択消去放電が実施されるまでの間残留しつづけ、その間に存在するサブフィールドＳＦ各々での発光維持行程Ｉｃにおいて、発光を伴う維持放電が生起されるのである(白丸にて示す)。
【００４１】
従って、図１３に示されるが如き第１〜第１５階調駆動によれば、
｛０,１,２,３,４,６,９,13,19,29,44,68,106,165,256｝
なる１５段階の表示輝度が得られるのである。
すなわち、８ビットの画素データＤによって表現出来る０〜２５５なる２５６階調の輝度の内から、０,１,２,３,４,５,７,11,18,27,43,67,105,164,256なる１５階調分の輝度に対する駆動を行うのである。
【００４２】
ここで、第１〜第１５階調駆動の各々では、図１３に示されるように、
第１階調駆動：０〜17の画素データＤに対して表示輝度"０"の発光
第２階調駆動：18〜22の画素データＤに対して表示輝度"１"の発光
第３階調駆動：23〜26の画素データＤに対して表示輝度"２"の発光
第４階調駆動：27〜33の画素データＤに対して表示輝度"３"の発光
第５階調駆動：34〜40の画素データＤに対して表示輝度"４"の発光
第６階調駆動：41〜49の画素データＤに対して表示輝度"６"の発光
第７階調駆動：50〜61の画素データＤに対して表示輝度"９"の発光
第８階調駆動：62〜74の画素データＤに対して表示輝度"13"の発光
第９階調駆動：75〜91の画素データＤに対して表示輝度"19"の発光
第10階調駆動：92〜112の画素データＤに対して表示輝度"29"の発光
第11階調駆動：113〜138の画素データＤに対して表示輝度"44"の発光
第12階調駆動：139〜169の画素データＤに対して表示輝度"68"の発光
第13階調駆動：170〜207の画素データＤに対して表示輝度"106"の発光
第14階調駆動：208〜254の画素データＤに対して表示輝度"165"の発光
第15階調駆動：     255の画素データＤに対して表示輝度"256"の発光
が為される。
【００４３】
この際、０〜２５５の画素データに対する上記１５段階分の駆動の割り当てを低輝度なほど多くすることにより、低輝度表示時における階調駆動間の輝度差を少なくしている。
例えば、図１３に示されるように、高輝度データとしての２０８〜２５５までの４８階調分の画素データＤに対しては、第１４及び第１５階調駆動からなる２段階分の階調駆動を割り当てているが、低輝度データとしての０〜４９までの５０階調分の画素データＤに対しては、第１〜第６階調駆動からなる６段階分の階調駆動を割り当てている。従って、高輝度データに対する駆動を為す第１４及び第１５階調駆動での階調駆動間輝度差は"９１"であるが、低輝度データに対する駆動を為す第１〜第６階調駆動での階調駆動間輝度差は"１"又は"２"となる。これにより、低輝度画像の表示時においては高輝度画像の表示時に比して、より細かく階調変化の表現が為されるようになる。
【００４４】
以上の如く、かかる実施例においても、低輝度表示に割り当てる階調駆動の数を、高輝度表示に割り当てる階調駆動数よりも多くすることにより、低輝度表示時における輝度変化に対する分解能が高いという人間の視覚特性に適合した良好な画像表示を実現しているのである。
尚、上記１５段階分の駆動によって得られる表示輝度以外の輝度は、図１１に示される多階調化処理回路３４によって得られるようになっている。すなわち、この多階調化処理回路３４の動作によれば、１放電セルにおいて得られる輝度は上記１５段階分の輝度に限られるものの複数の放電セルを眺めた場合に、入力映像信号に対応した他の輝度(上記１５段階以外の輝度)が視覚されるのである。
【００４５】
又、図１３に示される第１〜第１５階調駆動各々による表示輝度の比は、入力映像信号に施されている図２に示されるが如きガンマ補正を解除して、元の映像信号が示す輝度レベルに戻すような逆ガンマ比率になっている。
図１５は、かかる図１３に示される階調駆動動作によって、入力映像信号に対して得られる表示輝度の特性を示す図である。
【００４６】
尚、かかる構成によって用いられる発光駆動パターン、すなわち図１３に示される発光駆動パターンでは、１４個のサブフィールドの内のいずれか１においてのみで選択消去放電を生起させるようにしている。しかしながら、放電セル内に残留する荷電粒子の量が少ないと、例え走査パルスＳＰ及び高電圧の画素データパルスが同時に印加されても選択消去放電が正常に生起されず、放電セル内の壁電荷を消去できない場合がある。
【００４７】
そこで、図１３に示される階調駆動に代わり、図１６に示される階調駆動を採用して、このような誤った発光動作を防止するようにしても良い。
この際、図１６中の駆動画素データＨＤに記述されている"＊"は、論理レベル"１"又は"０"のいずれでも良いことを示し、発光駆動パターンに記述されている三角印は、上記"＊"が論理レベル"１"である場合に選択消去放電を生起することを示している。
【００４８】
図１６に示される発光駆動パターンでは、互いに連続した２つのサブフィールド各々の画素データ書込行程Ｗｃにおいて、連続して選択消去放電を実施するようにしている(黒丸にて示す)。かかる動作によれば、例え、１回目の選択消去放電で放電セル内の壁電荷を正常に消滅させることが出来なくても、２回目の選択消去放電により壁電荷の消滅が正常に行われるようになるので、前述した如き誤った発光動作を防止出来る。更に、三角印にて示されるように、上記第２回目の選択消去放電が終了した後のいずれかのサブフィールドにおいて、第３、第４回目の選択消去放電を行うことにより、より確実に壁電荷の消滅を図るようにしても良いのである。
【００４９】
又、上記実施例においては、低輝度な画像を表示する際に割り当てる階調駆動数を、高輝度な画像を表示する場合よりも多くする際の一例として、図１３に示される動作を挙げて説明したが、画素データに対する階調駆動数の割り当て形態は図１３のものに限定されない。
図１７は、かかる点に鑑みて為された発光駆動フォーマットの他の例を示す図であり、図１８は、かかる発光駆動フォーマットに基づく階調駆動を行う場合における階調補償回路３２０及び多階調化前段処理回路３３０のデータ変換特性を示す図である。
【００５０】
更に、図１９は、これら図１７及び図１８に示される動作を採用した場合に実施される１５段階分の階調駆動各々と、上記画素データＤ、ＤP、多階調化画素データＤS、駆動画素データＨＤ、並びに１フィールドでの発光駆動パターンとの対応関係を示す図である。
図１９に示される第１〜第１５階調駆動各々では、
第１階調駆動：０〜10の画素データＤに対して表示輝度"０"の発光
第２階調駆動：11〜18の画素データＤに対して表示輝度"１"の発光
第３階調駆動：19〜26の画素データＤに対して表示輝度"２"の発光
第４階調駆動：27〜42の画素データＤに対して表示輝度"３"の発光
第５階調駆動：43〜59の画素データＤに対して表示輝度"６"の発光
第６階調駆動：60〜77の画素データＤに対して表示輝度"11"の発光
第７階調駆動：78〜96の画素データＤに対して表示輝度"19"の発光
第８階調駆動：97〜115の画素データＤに対して表示輝度"30"の発光
第９階調駆動：116〜136の画素データＤに対して表示輝度"46"の発光
第10階調駆動：137〜158の画素データＤに対して表示輝度"66"の発光
第11階調駆動：159〜181の画素データＤに対して表示輝度"91"の発光
第12階調駆動：182〜204の画素データＤに対して表示輝度"122"の発光
第13階調駆動：205〜229の画素データＤに対して表示輝度"159"の発光
第14階調駆動：230〜254の画素データＤに対して表示輝度"204"の発光
第15階調駆動：     255の画素データＤに対して表示輝度"256"の発光
が為される。
【００５１】
かかる実施例においても、０〜２５５なる画素データＤに対する上記１５段階分の階調駆動の割り当てを低輝度ほど多くすることにより、低輝度表示時における階調駆動間の輝度差を少なくしている。ただし、図１３に示される階調動作に比して第１〜第１５階調駆動各々の割り当て数を高輝度側に多くとるようにしているのである。
【００５２】
例えば、図１９に示される動作では、高輝度データとしての１８２〜２５５までの７４階調分の画素データＤに対しては、第１２〜第１５階調駆動からなる４段階分の階調駆動を割り当て、一方、低輝度データとしての０〜７７までの７８階調分の画素データＤに対しては、第１〜第６階調駆動からなる６段階分の階調駆動を割り当てている。
【００５３】
図２０は、上述した如き図１７〜図１９に示される階調駆動動作により、入力映像信号に対して得られる表示輝度の特性を示す図である。
又、上記実施例においては、上記階調補償回路３２０及び多階調化前段処理回路３３０により画素データＤを画素データＤPに変換しているが、上記Ａ／Ｄ変換器１の入出力特性に、上記階調補償回路３２０及び多階調化前段処理回路３３０によるデータ変換特性と同一の特性をもたせることにより、このＡ／Ｄ変換器１から直接、画素データＤPを得るようにしても良い。更に、上記実施例においては、第１〜第１５階調駆動各々による表示輝度の比を逆ガンマ比率に設定することにより、図２に示されるが如く入力映像信号に施されているガンマ補正を解除しているが、このガンマ補正の解除を画素データの段階で行うようにしても良い。
【００５４】
図２１は、これらの点に鑑みて為されたプラズマディスプレイ装置の概略構成を示す図である。
尚、図２１において、Ａ／Ｄ変換器１’及びデータ変換回路３０’を除く他の構成については、図１０に示されるものと同一であるので、以下に、Ａ／Ｄ変換器１’及びデータ変換回路３０’の構成についてのみ説明する。
【００５５】
Ａ／Ｄ変換器１’は、図２に示されるが如きガンマ補正カーブγに基づく補正が施されている入力映像信号をサンプリングして、ＰＤＰ１０の１画素毎に対応した８ビットの画素データＤPを求め、これをデータ変換回路３０’に供給する。尚、Ａ／Ｄ変換器１’の入出力特性は、図２２に示されるが如き非線形特性である。
【００５６】
図２３は、かかるデータ変換回路３０’の内部構成を示す図である。
図２３において、逆ガンマ補正回路３６０は、上記画素データＤPに対して、図２４に示されるが如き逆ガンマ補正カーブγ’に基づくデータ変換を施すことにより、ガンマ補正の解除された元の映像信号に対応した画素データを求め、これを多階調化処理回路３４に供給する。尚、図２３中における多階調化処理回路３４及び駆動データ生成回路３５０の動作は、前述したものと同一であるので、これらの機能モジュールの動作説明は省略する。
【００５７】
又、上記実施例においては、画素データの書込方法として、１フィールドの先頭において各放電セル内に壁電荷を形成させて全放電セルを"発光セル"に設定しておき、画素データに応じて選択的にその壁電荷を消去することにより画素データの書込を為す、いわゆる選択消去アドレス法を採用した場合について述べた。
【００５８】
しかしながら、本発明は、画素データの書込方法として、画素データに応じて選択的に壁電荷を形成するようにした、いわゆる選択書込アドレス法を採用した場合についても同様に適用可能である。
図２５は、図９に示される発光駆動フォーマットを選択書込アドレス法に基づく動作に置き換えた場合の発光駆動フォーマットを示す図である。又、図２６は、かかる図２５に示される発光駆動フォーマットを採用した場合における第１〜第１５階調駆動を示す図である。このように、選択書込アドレス法を採用した場合には、駆動データ生成回路３５０は、図２６に示されるが如き変換テーブルによって多階調化画素データＤSを駆動画素データＨＤに変換する。
【００５９】
ここで、選択書込アドレス法を採用した場合には、先頭のサブフィールドＳＦ１４での一斉リセット行程Ｒｃにおいてのみで、第１サスティンドライバ７及び第２サスティンドライバ８が、ＰＤＰ１０の行電極Ｘ及びＹに夫々正極性のリセットパルスＲＰx及び負極性のリセットパルスＲＰYを同時に印加する。これにより、ＰＤＰ１０中の全ての放電セルをリセット放電せしめ、各放電セル内に強制的に壁電荷を形成させる。その直後に、第１サスティンドライバ７は、負極性の消去パルスをＰＤＰ１０の行電極Ｘ1〜Ｘnに一斉に印加して消去放電を生起させることにより、全放電セル内に形成された上記壁電荷を消去させる。すなわち、選択書込アドレス法を採用した場合には、一斉リセット行程Ｒｃの実行により、ＰＤＰ１０における全ての放電セルは、"非発光セル"の状態に初期化されるのである。各画素データ書込行程Ｗｃでは、走査パルスＳＰが印加された"行"と、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択書込放電)が生じ、その放電セル内に選択的に壁電荷が形成される。かかる選択書込放電により、上記一斉リセット行程Ｒｃにて"非発光セル"の状態に初期化された放電セルは、"発光セル"に推移する。従って、図２６に示されるが如き駆動画素データＨＤによれば、黒丸にて示されるサブフィールドにおいてのみで選択書込放電が生起され、このサブフィールドを含むそれ以降のサブフィールド各々において維持放電による発光が為される。
【００６０】
【発明の効果】
以上詳述した如く、本発明によるディスプレイパネルの駆動方法においては、入力映像信号に対応した画素データが表現し得る輝度階調数よりも少ない階調駆動数でディスプレイパネルを駆動するにあたり、低輝度な画像表示に割り当てる階調駆動数を高輝度な画像表示に割り当てる階調駆動数よりも多くしている。
【００６１】
よって、本発明によれば、低輝度表示時における輝度変化に対する分解能が高輝度表示時よりも高いという人間の視覚特性に適合した良好な画像表示が為されるようになる。
【図面の簡単な説明】
【図１】本発明による駆動方法に基づいてプラズマディスプレイパネルを発光駆動するプラズマディスプレイ装置の概略構成を示す図である。
【図２】入力映像信号に施されているγ補正の特性を示す図である。
【図３】データ変換回路３の内部構成を示す図である。
【図４】階調補償回路３２及び多階調化前段処理回路３３によるデータ変換特性を示す図である。
【図５】駆動データ生成回路３５のデータ変換テーブルを示す図である。
【図６】図１に示されるプラズマディスプレイ装置における発光駆動フォーマットを示す図である。
【図７】図１に示されるプラズマディスプレイ装置においてＰＤＰ１０に印加される各種駆動パルスの印加タイミングの一例を示す図である。
【図８】図１に示されるプラズマディスプレイ装置において実施される第１〜第１５階調駆動各々と、画素データＤ、ＤP、多階調化画素データＤS、駆動画素データＨＤ、及び発光駆動パターンとの対応を示す図である。
【図９】発光駆動フォーマットの他の一例を示す図である。
【図１０】図９に示される発光駆動フォーマットに従って発光駆動を行うプラズマディスプレイ装置の概略構成を示す図である。
【図１１】データ変換回路３０の内部構成を示す図である。
【図１２】階調補償回路３２０及び多階調化前段処理回路３３によるデータ変換特性を示す図である。
【図１３】図１０に示されるプラズマディスプレイ装置において実施される第１〜第１５階調駆動各々と、画素データＤ、ＤP、多階調化画素データＤS、駆動画素データＨＤ、及び発光駆動パターンとの対応を示す図である。
【図１４】図１０に示されるプラズマディスプレイ装置においてＰＤＰ１０に印加される各種駆動パルスの印加タイミングの一例を示す図である。
【図１５】図１３に示される階調駆動動作による入力−表示輝度特性を示す図である。
【図１６】図１０に示されるプラズマディスプレイ装置において実施される第１〜第１５階調駆動各々と、画素データＤ、ＤP、多階調化画素データＤS、駆動画素データＨＤ、及び発光駆動パターンとの対応を示す図である。
【図１７】発光駆動フォーマットの他の一例を示す図である。
【図１８】図１７に示される発光駆動フォーマットに基づく発光駆動を行う場合における階調補償回路３２０及び多階調化前段処理回路３３によるデータ変換特性を示す図である。
【図１９】図１７に示される発光駆動フォーマットに基づく発光駆動を行う際に実施される第１〜第１５階調駆動各々と、画素データＤ、ＤP、多階調化画素データＤS、駆動画素データＨＤ、及び発光駆動パターンとの対応を示す図である。
【図２０】図１９に示される階調駆動動作による入力−表示輝度特性を示す図である。図９に示される発光駆動フォーマットに従って発光駆動を行うプラズマディスプレイ装置の概略構成を示す図である。
【図２１】プラズマディスプレイ装置の他の構成を示す図である。
【図２２】Ａ／Ｄ変換器１'によるＡ／Ｄ変換時の入出力特性を示す図である。
【図２３】データ変換回路３０'の内部構成を示す図である。
【図２４】逆ガンマ補正回路３６０による逆ガンマ補正カーブγ’を示す図である。
【図２５】選択書込アドレス法を採用した場合における発光駆動フォーマットの一例を示す図である。
【図２６】選択書込アドレス法を採用した場合での第１〜第１５発光駆動各々と、画素データＤ、ＤP、多階調化画素データＤS、駆動画素データＨＤ、及び発光駆動パターンとの対応を示す図である。
【主要部分の符号の説明】
２,20   駆動制御回路
３,30   データ変換回路
６  アドレスドライバ
７  第１サスティンドライバ
８  第２サスティンドライバ
10  ＰＤＰ
32,320  階調補償回路
35,350  駆動データ生成回路
【図１】
0003805126.tif 000002
【図２】
0003805126.tif 000003
【図３】
0003805126.tif 000004
【図４】
0003805126.tif 000005
【図５】
0003805126.tif 000006
【図６】
0003805126.tif 000007
【図７】
0003805126.tif 000008
【図８】
0003805126.tif 000009
【図９】
0003805126.tif 000010
【図１０】
0003805126.tif 000011
【図１１】
0003805126.tif 000012
【図１２】
0003805126.tif 000013
【図１３】
0003805126.tif 000014
【図１４】
0003805126.tif 000015
【図１５】
0003805126.tif 000016
【図１６】
0003805126.tif 000017
【図１７】
0003805126.tif 000018
【図１８】
0003805126.tif 000019
【図１９】
0003805126.tif 000020
【図２０】
0003805126.tif 000021
【図２１】
0003805126.tif 000022
【図２２】
0003805126.tif 000023
【図２３】
0003805126.tif 000024
【図２４】
0003805126.tif 000025
【図２５】
0003805126.tif 000026
【図２６】
0003805126.tif 000027