(57)【特許請求の範囲】
【請求項１】
基準クロック信号と再生フレームクロック信号の位相を比較して位相差信号を出力する第１の位相比較器と、
前記位相差信号を低域フィルタリングしてスピンドルモータの回転速度の制御信号を発生する第１の低域フィルタと、
前記回転速度の制御信号に応答してスピンドルモータの回転を駆動するモータ駆動部と、
前記スピンドルモータによって回転される光ディスクから再生される高周波信号を増幅し波形整形して再生データ信号を出力する高周波増幅器と、
前記再生データ信号から再生ビットクロック信号を発生するものの前記回転速度の制御信号に応答して所定の倍速以上である時には以前状態の再生ビットクロック信号の発生を維持する位相同期ループ回路部と、
前記再生ビットクロック信号を分周して前記再生フレームクロック信号を発生する第１の分周器とを具備したことを特徴とするマルチ倍速の光ディスク再生装置のスピンドルサーボ回路。
【請求項２】
前記位相同期ループ回路部は、
前記再生データ信号と再生ビットクロック信号の位相を比較して位相差信号を出力するものの前記回転速度の制御信号に応答して所定の倍速以上である時には出力がディスエーブル状態に維持される第２の位相比較器と、
前記位相差信号を低域フィルタリングして制御電圧信号を発生する第２の低域フィルタと、
前記制御電圧信号に応答して所定の周波数信号を発生する電圧制御発振器と、
前記所定の周波数信号を分周して再生ビットクロック信号を発生する第２の分周器とを具備することを特徴とする請求項１記載のマルチ倍速の光ディスク再生装置のスピンドルサーボ回路。
【請求項３】
前記第２の位相比較器は、
前記再生データ信号と再生ビットクロック信号の位相を比較して第１、第２の位相差検出信号をそれぞれ出力する位相比較回路部と、
前記回転速度の制御信号と所定の倍速に対応する基準電圧信号とを比較してスイッチング制御信号を発生する電圧比較器と、
前記スイッチング制御信号に応答して前記第１、第２の位相差検出信号をスイッチするスイッチング手段と、
前記スイッチング手段を通過した第１および第２の比較信号によって位相差信号を出力する出力駆動回路部とを具備することを特徴とする請求項２記載のマルチ倍速の光ディスク再生装置のスピンドルサーボ回路。
【請求項４】
前記所定の倍速は正常の再生速度の１．５倍速であることを特徴とする請求項３記載のマルチ倍速の光ディスク再生装置のスピンドルサーボ回路。
【請求項５】
再生ビットクロック信号を分周してフレームクロック信号を発生しフレームクロック信号と基準フレームクロック信号の位相を比較して検出された位相差信号を低域フィルタリングしてスピンドルモータの回転速度の制御信号を発生するスピンドルサーボ制御部と、
前記回転速度の制御信号に応答してスピンドルモータを駆動するモータ駆動部と、
前記スピンドルモータによって回転されるコンパクトディスクから再生される高周波信号を増幅し波形整形しＥＦＭ信号を出力する高周波増幅器と、
前記ＥＦＭ信号から再生ビットクロック信号を発生するものの前記回転速度の制御信号に応答して所定の倍速以上である時には以前状態の再生ビットクロック信号の発生を維持するＥＦＭ復調回路部とを具備したことを特徴とするマルチ倍速のコンパクトディスク再生装置のスピンドルサーボ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は光ディスク再生装置に関し、特に、高倍速時にも安定したデータ復調が可能なマルチ倍速の光ディスク再生装置のスピンドルサーボ回路に関する。
【０００２】
【従来の技術】
コンパクトディスクプレーヤ（ＣＤＰ）、ＬＤＰ、ＭＯＤＤのような光ディスクプレーヤにおいてはディスクの回転制御は、スピンドルサーボが遂行する。光ディスクのスピンドルサーボには、ピックアップの位置によりディスクの回転数が変わる一定線速度（ＣＬＶ；Ｃｏｎｓｔａｎｔ  Ｌｉｎｅａｒ  Ｖｅｌｏｃｉｔｙ）方式と回転数の一定した一定角速度（ＣＡＶ；Ｃｏｎｓｔａｎｔ  Ａｎｇｕｌａｒ  Ｖｅｌｏｃｉｔｙ）方式とがある。ソーニ／フィリップス社が提案したコンパクトディスクＣＤＰは一定線速度方式を採択している。
【０００３】
上記コンパクトディスクプレーヤ（ＣＤＰ）では、スピンドルサーボ系がディスクの回転制御を如何な程度に良好に遂行するかによりディスクに収録されているデータをどのくらい安定にし、かつ正確に復調するかが決定される。したがって、高速ＣＤＰシステムに進む程スピンドルサーボ系の役割は、安定しかつ正確なデータの復調のためには大変重要になる。
【０００４】
上記ディスクの回転時スピンドルサーボ系の最も大きな影響を及ぼす要素はディスクの偏心率である。正常なディスクはデータが収録されているトラックが同心円の構造を有する螺旋形の構造となり、製造時もしくは製造後の温度・湿度等の劣悪な環境で保管されたディスクは楕円形の構造を有する螺旋形構造の偏心ディスクになる。
【０００５】
ＣＤＰ規定にはディスクが±７０μｍまでの偏心率を有していてもＣＤＰシステムは正しいデータの復調が行われるようになっている。
【０００６】
図６は従来の光ディスク再生装置のスピンドルサーボ系のブロック図を示す。光ディスク再生装置のサーボ回路は、スピンドルモータ１０によって回転される光ディスク１２から光ピックアップ１４を通じてデータを読取る。その読み取られたデータは、アイパターンを有する高周波信号で高周波増幅器１６を経りながら増幅され波形整形されてアイパターンの零交叉（ｚｅｒｏ  ｃｒｏｓｓｉｎｇ）検出によってパルス波形のＥＦＭＩとして出力される。このＥＦＭＩはＥＦＭ復調部２０に入力され復調されて８ビットデータに復元される。また、ＥＦＭ復調部２０では第２の位相比較器２２、第２の低域フィルタ２４、電圧制御発振器２６および第３の分周器２８から構成されたＰＬＬ回路を含み、このＰＬＬ回路を介して連続されたパルス列から構成された８ＭＨｚ（７．３５ｋＨｚ×５８８）の再生ビットクロック信号ＰＬＣＫを発生する。該ＰＬＣＫはサーボ回路部３０に伝達される。このサーボ回路部３０では発振器３１および第１の分周器３２を通して７．３５ｋＨｚの基準クロック信号ＲＦＣＫを発生し、印加されるＰＬＣＫを第２の分周器３３で分周して得られた７．３５ｋＨｚのフレームクロック信号ＷＦＣＫを発生する。第１の位相比較器３４においてはＷＦＣＫ及びＲＦＣＫの位相を比較して位相差検出信号を出力する。検出された位相差検出信号は第１の低域フィルタ３５によって平滑化してモータ駆動部４０に印加される。このモータ駆動部４０では印加され平滑された電圧信号のレベルに応答してスピンドルモータ１０の速度を制御する。
【０００７】
図７は図６のＥＦＭ復調部２０のＰＬＬ回路から構成される第２の位相比較器２２の詳細な構成を示した回路図である。
【０００８】
同図において、前記第２の位相比較器２２はＥＦＭＩおよびＰＬＣＫを入力して位相比較回路２２Ａで位相比較して第１、第２の位相差検出信号ＶＵ、ＶＤを出力する。出力駆動回路部２２Ｂでは、第１の位相差検出信号ＶＵを入力して出力ノードＰＤＯをプルアップさせるＰＭＯＳトランジスタＰＴと、第２の位相差検出信号ＶＤに応答して出力ノードＰＤＯをプルダウンさせるＮＭＯＳトランジスタＮＴとから構成されている。
【０００９】
上記ＶＵとＶＤは次のごとく三つの出力状態を有することができる。第一に、ＶＤ＝‘Ｈ’、ＶＵ＝‘Ｈ’であるとき、ＰＭＯＳトランジスタＰＴはオフされ、ＮＭＯＳトランジスタＮＴはオンされてＰＤＯは‘Ｌ’となる。第二に、ＶＤ＝‘Ｌ’、ＶＵ＝‘Ｌ’であるとき、ＰＴはオンされ、ＮＴはオフされてＰＤＯは‘Ｈ’となる。最後に、ＶＤ＝‘Ｌ’、ＶＵ＝‘Ｈ’であるとき、ＰＴとＮＴのいずれもオフされてＰＤＯはハイインピーダンス状態になる。
【００１０】
上述のように従来の光ディスク再生装置のスピンドルサーボシステムは２個の制御システムに分けられる。
【００１１】
まず、スピンドルサーボシステムそのものが一つの制御系をもってディスクの回転を制御することによりデータの復調を大略的に制御する。もう一つの制御系はＥＦＭ復調用ＰＬＬをもってデータの正確な復調のため精密な制御を行なう。既存のスピンドルサーボシステムは第１の低域フィルタ３５の出力ＳＰ＋が如何な電圧を出力してもＥＦＭ復調用ＰＬＬが動作するようになっている。しかし、実験の結果、ＳＰ＋出力電圧が正常速度時の電圧の１．５倍以上に出力されるとシステムは少し不安定になるので、ノイズが発生されてしまう。このとき、ＥＦＭ復調ＰＬＬが動作し続ける場合はサーボ制御システムの安定性は一層悪化してしまう。
【００１２】
【発明が解決しようとする課題】
本発明の目的は、このような従来技術の問題点を解決するために、高倍速時にはＥＦＭ復調部のＰＬＬ動作を以前状態に保持するようにすることでスピンドルサーボ制御系を安定化させられるマルチ倍速の光ディスク再生装置のスピンドルサーボ回路を提供することにある。
【００１３】
【課題を解決するための手段】
前記目的を達成するために請求項１記載の第１の発明のスピンドルサーボ回路は基準クロック信号と再生フレームクロック信号の位相を比較して位相差検出信号を出力する第１の位相比較器と、位相差検出信号を低域フィルタリングしてスピンドルモータの回転速度の制御信号を発生する低域フィルタと、回転速度の制御信号に応答してスピンドルモータの回転を駆動するモータ駆動部と、スピンドルモータによって回転される光ディスクから再生される高周波信号を増幅し波形整形して再生データ信号を出力する高周波増幅器と、再生データ信号から再生ビットクロック信号を発生するものの前記回転速度の制御信号に応答して所定の倍速以上である時には以前状態の再生ビットクロック信号の発生を維持する位相同期ループ回路部と、再生ビットクロック信号を分周して前記再生フレームクロック信号を発生する分周器とを備えたことを要旨とする。この発明においては光ディスク再生装置のマルチ倍速のスピンドルサーボ制御系で再生フレームクロック信号によってスピンドルモータの回転速度の位相同期ループを形成する大略的なサーボ制御系の回転速度の制御信号のレベルが正常速度以上に増加される場合には再生ビットクロック信号によって設けられる精密サーボ制御系の位相同期ループを以前状態に固定させることによりサーボ制御系を安定した状態に維持しうる。したがって、本発明においてはスピンドルモータの速度が正常速度より所定速度以上に早まる高倍速の際にはＥＦＭ復調用ＰＬＬがディスエーブル状態となることによって安定したデータ復調ができる。
【００１４】
請求項２記載の第２の発明は、前記位相同期ループ回路部は、前記再生データ信号と再生ビットクロック信号の位相を比較して位相差信号を出力するものの前記回転速度の制御信号に応答して所定の倍速以上である時には出力がディスエーブル状態に維持される第２の位相比較器と、前記位相差信号を低域フィルタリングして制御電圧信号を発生する第２の低域フィルタと、前記制御電圧信号に応答して所定の周波数信号を発生する電圧制御発振器と、前記所定の周波数信号を分周して再生ビットクロック信号を発生する第２の分周器とを具備することを要旨とする。従って、スイッチング制御信号がローになるまでの以前状態を維持することになってデータの復調は安全に遂行される。
【００１５】
請求項３記載の第３の発明は、前記第２の位相比較器は、前記再生データ信号と再生ビットクロック信号の位相を比較して第１、第２の位相差検出信号をそれぞれ出力する位相比較回路部と、前記回転速度の制御信号と所定の倍速に対応する基準電圧信号とを比較してスイッチング制御信号を発生する電圧比較器と、前記スイッチング制御信号に応答して前記第１、第２の位相差検出信号をスイッチするスイッチング手段と、前記スイッチング手段を通過した第１および第２の比較信号によって位相差信号を出力する出力駆動回路部とを具備することを要旨とする。従って、スイッチング制御信号がローになるまでの以前状態を維持することになってデータの復調は安全に遂行される。
【００１６】
請求項４記載の第４の発明は、前記所定の倍速は正常の再生速度の１．５倍速であることを要旨とする。従って、ＥＦＭ復調用のＰＬＬの動作をその以前の状態に維持するとデータの復調は安定に遂行することができる。
【００１７】
請求項５記載の第５の発明は、再生ビットクロック信号を分周してフレームクロック信号を発生しフレームクロック信号と基準フレームクロック信号の位相を比較して検出された位相差信号を低域フィルタリングしてスピンドルモータの回転速度の制御信号を発生するスピンドルサーボ制御部と、前記回転速度の制御信号に応答してスピンドルモータを駆動するモータ駆動部と、前記スピンドルモータによって回転されるコンパクトディスクから再生される高周波信号を増幅し波形整形しＥＦＭ信号を出力する高周波増幅器と、前記ＥＦＭ信号から再生ビットクロック信号を発生するものの前記回転速度の制御信号に応答して所定の倍速以上である時には以前状態の再生ビットクロック信号の発生を維持するＥＦＭ復調回路部とを具備したことを要旨とする。したがって、スピンドルモータの速度が正常速度より所定速度以上に早まる高倍速の際にはＥＦＭ復調用ＰＬＬがディスエーブル状態となることによって安定したデータ復調ができる。
【００１８】
【発明の実施の形態】
以下、添付の図面に基づいて本発明をより詳細に説明する。
【００１９】
図１は本発明による望ましい光ディスク再生装置のスピンドルサーボ回路のブロック図を示す。
【００２０】
前記スピンドルサーボ回路は、再生ビットクロック信号ＰＬＣＫを分周してフレームクロック信号ＷＦＣＫを発生しフレームクロック信号ＷＦＣＫと基準クロック信号ＲＦＣＫの位相を比較して検出された位相差検出信号を低域フィルタリングしてスピンドルモータ１０の回転速度の制御信号ＳＰ＋を発生するスピンドルサーボ回路部３０と、前記回転速度の制御信号ＳＰ＋に応答してスピンドルモータ１０を駆動するモータ駆動部４０と、前記スピンドルモータ１０によって回転されるコンパクトディスク１２から再生される高周波信号を増幅し波形整形してＥＦＭＩ信号を出力する高周波増幅器１６と、該ＥＦＭＩ信号から前記スピンドルサーボ回路部３０の再生ビットクロック信号ＰＬＣＫを発生するものの前記回転速度の制御信号ＳＰ＋に応答して所定の倍速以上である時には以前状態の再生ビットクロック信号の発生を維持するＥＦＭ復調回路部５０とを含む。
【００２１】
前記スピンドルサーボ回路部３０は、発振器３１および第１の分周器３２を通じて得られた基準クロック信号ＲＦＣＫと第２の分周器３３を通じて得られた再生フレームクロック信号ＷＦＣＫとの位相を比較して位相差検出信号を出力する第１の位相比較器３４と、位相差検出信号を低域フィルタリングしてスピンドルモータ１０の回転速度の制御信号ＳＰ＋を発生する第１の低域フィルタ３５とを含む。
【００２２】
前記ＥＦＭ復調回路部５０は位相同期ループ（ＰＬＬ；Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）回路部を具備している。この位相同期ループ回路部は再生データ信号と再生ビットクロック信号の位相を比較して位相差検出信号を出力するものの回転速度の制御信号に応答して所定の倍速以上である時には出力がディスエーブル状態に維持される第２の位相比較器５２と、位相差検出信号を低域フィルタリングして制御電圧信号を発生する第２の低域フィルタ５４と、制御電圧信号を応答して所定の周波数信号を発生する電圧制御発振器５６と、所定の周波数信号を分周して再生ビットクロック信号ＰＬＣＫを発生する第３の分周器５８とを含む。
【００２３】
図２に示したように前記第２の位相比較器５２はＥＦＭ信号と再生ビットクロック信号ＰＬＣＫの位相を比較して第１、第２の位相差検出信号ＶＵ、ＶＤをそれぞれ出力する位相比較回路部５２Ａと、回転速度の制御信号ＳＰ＋と所定の倍速に対応する基準電圧信号Ｖｒｅｆと比較してスイッチング制御信号ＳＣを発生する電圧比較器５２Ｄと、上記スイッチング制御信号ＳＣに応答して前記第１、第２の位相差検出信号ＶＵ、ＶＤをスイッチするスイッチング手段５２Ｃと、該スイッチング手段５２Ｃを通過した第１、第２の位相差検出信号ＶＵ、ＶＤにより位相差信号ＰＤＯを出力する出力駆動回路部５２Ｂとを含む。
【００２４】
前記位相比較回路部５２Ａは、図３に示したように、ＮＡＮＤゲートＧ４、Ｇ５、ＡＮＤゲートＧ６、Ｇ７、ＮＯＲゲートＧ８〜Ｇ１２、インバータＧ１３〜Ｇ１７から構成されている。すなわち、前記位相比較回路部５２ＡではＥＦＭＩとＰＬＣＫを入力して二つの信号の位相を比較してＥＦＭＩの位相が先立つ場合には、位相差だけＶＵがロー状態を維持しＰＬＣＫの位相が先立つ場合には位相差だけＶＤがハイ状態を維持する。
【００２５】
前記出力駆動回路部５２Ｂは上述の従来の回路と構成が同一であるので、その詳細な説明は省略する。
【００２６】
前記スイッチング手段５２Ｃはスイッチング制御信号によって前記第１、第２の位相差検出信号ＶＵ、ＶＤをスイッチングするためにオアゲートＧ１、インバータＧ２、アンドゲートＧ３から構成されている。
【００２７】
前記電圧比較器５２Ｄは図４に示したように回転速度の制御信号ＳＰ＋と所定倍速に対応する基準電圧信号Ｖｒｅｆと比較して図５に示したように前記基準電圧信号Ｖｒｅｆより前記回転速度の制御信号ＳＰ＋の絶対値が上昇するとロー状態のスイッチング制御信号ＳＣを発生する。前記回転速度の制御信号ＳＰ＋は図５に示したように、（Ａ）は正常速度（１倍速）であるときの出力を、（Ｂ）は２倍速時の出力を、（Ｃ）は４倍速時の出力信号を示している。スピンドルサーボ系を正常速度時、２倍速時あるいは４倍速の際、いずれも同一のシステムが具現できると図面から分るようにＳＰ＋信号は速度の増加につれ増加していることが分る。この意味は回転速度が増加することによって同一量の偏心を有するディスクの制御のためには多くの電圧を必要とするというのである。
【００２８】
このように、ＬＰＦ出力信号であるＳＰ＋が正常速度時の出力電圧に比べて１．５倍以上になるとき、ＥＦＭ復調用のＰＬＬの動作をその以前の状態に維持するとデータの復調は安定に遂行することができる。
【００２９】
前記電圧比較器５２Ｄは、正常速度時の低域フィルタ３５の出力電圧ＳＰ＋の約１．５倍の電圧を基準として実際のＳＰ＋の中間レベルをＯＶとするときＳＰ＋の絶対値と比較してＳＰ＋がＶｒｅｆより大きい場合にはスイッチング制御信号ＳＣをロー状態で出力する。
【００３０】
このＳＣがハイ状態であるときは前記第１および第２の位相差検出信号ＶＵ、ＶＤはスイッチング手段５２Ｃを通して前記出力駆動回路部５２Ｂに伝達される。
【００３１】
一方、前記ＳＣがロー状態であるときは前記ＶＵおよびＶＤの状態と無関係にＶＵは‘Ｈ’となり、ＶＤは‘Ｌ’となるし、またＰＤＯはハイインピーダンス状態に保持されてＰＬＬはＳＣがローになるまでの以前状態を維持することになってデータの復調は安全に遂行される。
【００３２】
以上のように本発明においてはマルチ倍速のスピンドルサーボ制御系で大略的なサーボ制御系のマルチ倍速時に精密サーボ制御系の位相同期ループを以前状態に固定させることによってサーボ制御系を安定な状態に維持することができて高倍速時にもデータを安定的に復元することができる。
【００３３】
上述の実施形態においてはコンパクトディスクの場合を例として挙げて説明したが、本発明はこれに限定されるものではなく、請求の範囲に記載されている技術的な思想および範疇内で当業者が容易に実施することができる程度の変形も含まれるということに留意する必要がある。
【００３４】
【発明の効果】
第１の発明のスピンドルサーボ回路は光ディスク再生装置のマルチ倍速のスピンドルサーボ制御系で再生フレームクロック信号によってスピンドルモータの回転速度の位相同期ループを形成する大略的なサーボ制御系の回転速度の制御信号のレベルが正常速度以上に増加される場合には再生ビットクロック信号によって設けられる精密サーボ制御系の位相同期ループを以前状態に固定させることによりサーボ制御系を安定した状態に維持しうるので、スピンドルモータの速度が正常速度より所定速度以上に早まる高倍速の際にはＥＦＭ復調用ＰＬＬがディスエーブル状態となることによって安定したデータ復調ができる。
【００３５】
第２の発明は、前記位相同期ループ回路部は、前記再生データ信号と再生ビットクロック信号の位相を比較して位相差信号を出力するものの前記回転速度の制御信号に応答して所定の倍速以上である時には出力がディスエーブル状態に維持される第２の位相比較器と、前記位相差信号を低域フィルタリングして制御電圧信号を発生する第２の低域フィルタと、前記制御電圧信号に応答して所定の周波数信号を発生する電圧制御発振器と、前記所定の周波数信号を分周して再生ビットクロック信号を発生する第２の分周器とを具備するので、スイッチング制御信号がローになるまでの以前状態を維持することになってデータの復調は安全に遂行される。
【００３６】
請求項３記載の第３の発明は、前記第２の位相比較器は、前記再生データ信号と再生ビットクロック信号の位相を比較して第１、第２の位相差検出信号をそれぞれ出力する位相比較回路部と、前記回転速度の制御信号と所定の倍速に対応する基準電圧信号とを比較してスイッチング制御信号を発生する電圧比較器と、前記スイッチング制御信号に応答して前記第１、第２の位相差検出信号をスイッチするスイッチング手段と、前記スイッチング手段を通過した第１および第２の比較信号によって位相差信号を出力する出力駆動回路部とを具備するので、スイッチング制御信号がローになるまでの以前状態を維持することになってデータの復調は安全に遂行される。
【００３７】
請求項４記載の第４の発明は、前記所定の倍速は正常の再生速度の１．５倍速であることを要旨とする。従って、ＥＦＭ復調用のＰＬＬの動作をその以前の状態に維持するとデータの復調は安定に遂行することができる。
【００３８】
請求項５記載の第５の発明は、再生ビットクロック信号を分周してフレームクロック信号を発生しフレームクロック信号と基準フレームクロック信号の位相を比較して検出された位相差信号を低域フィルタリングしてスピンドルモータの回転速度の制御信号を発生するスピンドルサーボ制御部と、前記回転速度の制御信号に応答してスピンドルモータを駆動するモータ駆動部と、前記スピンドルモータによって回転されるコンパクトディスクから再生される高周波信号を増幅し波形整形しＥＦＭ信号を出力する高周波増幅器と、前記ＥＦＭ信号から再生ビットクロック信号を発生するものの前記回転速度の制御信号に応答して所定の倍速以上である時には以前状態の再生ビットクロック信号の発生を維持するＥＦＭ復調回路部とを具備したので、スピンドルモータの速度が正常速度より所定速度以上に早まる高倍速の際にはＥＦＭ復調用ＰＬＬがディスエーブル状態となることによって安定したデータ復調ができる。
【図面の簡単な説明】
【図１】本発明による望ましいマルチ倍速の光ディスク再生装置のスピンドルサーボ回路を示したブロック図である。
【図２】図１のＥＦＭ復調部のＰＬＬの位相比較器の詳細な構成を示した回路図である。
【図３】図２の位相比較回路の詳細回路図である。
【図４】図２の電圧比較器の構成図である。
【図５】図４の電圧比較器の動作を説明するための波形図である。
【図６】従来の光ディスク再生装置のスピンドルサーボ系を示したブロック図である。
【図７】図６のＥＦＭ復調部のＰＬＬの位相比較器の詳細な構成を示した回路図である。
【符号の説明】
１０  スピンドルモータ
１２  コンパクトディスク
１４  光ピックアップ
１６  高周波増幅器
３０  サーボ回路部
３１  発振器
３２  第１の分周器
３３  第２の分周器
３４  第１の位相比較器
３５  第１の低域フィルタ
４０  モータ駆動部
５０  ＥＦＭ復調回路部
５２  第２の位相比較器
５２Ａ  位相比較回路部
５２Ｂ  出力駆動回路部
５２Ｃ  スイッチング手段
５２Ｄ  電圧比較器
５４  第２の低域フィルタ
５６  電圧制御発振器
５８  第３の分周器
ＰＤＯ  出力ノード
ＶＵ  第１の位相差検出信号
ＶＤ  第２の位相差検出信号
ＳＰ＋  回転速度の制御信号
Ｖｒｅｆ  基準電圧信号
ＳＣ  スイッチング制御信号
ＰＬＬ  位相同期ループ
ＰＬＣＫ  再生ビットクロック信号
ＷＦＣＫ  フレームクロック信号
ＲＦＣＫ  基準クロック信号
【図１】
0003759650.tif 000002
【図２】
0003759650.tif 000003
【図３】
0003759650.tif 000004
【図４】
0003759650.tif 000005
【図５】
0003759650.tif 000006
【図６】
0003759650.tif 000007
【図７】
0003759650.tif 000008