(57)【特許請求の範囲】
【請求項１】
鋭利な先端を有するエミッタと、その先端を取りまくように形成されたゲート電極からなる電界放射型カソードであって、前記エミッタは金属又は金属化合物を堆積あるいは加工して形成されると共に、カソード基板上に形成されたチャネル形成電極の一端の上に形成されており、該チャネル形成電極の他端にはカソード電極が形成されると共に、前記エミッタと前記カソード電極との間には、前記チャネル形成電極を流れる電流を制御するための電流制御電極が一つ以上設けられている電界放出型カソードにおいて、
前記チャネル形成電極のチャネル部を０．１〜０．２μｍの厚さの完全空乏型薄膜としたこと
を特徴とする電界放射型カソード。
【請求項２】
前記電流制御電極と前記チャネル形成電極の間に絶縁層が形成されていることを特徴とする請求項１記載の電界放射型カソード。
【請求項３】
前記チャネル形成電極が半導体薄膜から形成されていることを特徴とする請求項１あるいは２記載の電界放射型カソード。
【請求項４】
カソード基板上に電流制御電極、第１絶縁層、カソード電極、チャネル形成電極、第２絶縁層、ゲート電極を順次成膜した積層カソード基板に対して、前記ゲート電極及び前記第２絶縁層に開口が設けられ、該開口の底面に露出されている前記チャネル形成電極上にエミッタが形成され、前記電流制御電極と前記第１絶縁層を介して対向する前記チャネル形成電極の部分にチャネルが形成され、該チャネルの通過電流量が前記電流制御電極に印加される電圧により制御されることにより、前記カソード電極から前記チャネル形成電極を経て前記エミッタに供給される電流量が制御される電界放射型カソードにおいて、
前記チャネル形成電極のチャネル部を０．１〜０．２μｍの厚さの完全空乏型薄膜としたこと
を特徴とする電界放射型カソード。
【請求項５】
ストライプ状の複数本の前記カソード電極と、ストライプ状の複数本の前記電流制御電極とがマトリクス状に配列されており、前記両電極の交差部毎に一画素に対応する複数のエミッタからなるエミッタアレーが前記チャネル形成電極上に形成されていることを特徴とする請求項４記載の電界放射型カソード。
【請求項６】
前記電流制御電極に信号電圧としてアナログ又はデジタル画像信号を供給することにより、エミッタ放出電流を変調させることを特徴とする請求項５記載の電界放射型カソード。
【請求項７】
基板上にチャネル形成電極、カソード電極、絶縁層、ゲート電極を順次成膜した積層カソード基板に対して、前記ゲート電極及び前記絶縁層に開口が設けられ、該開口の底面に露出された前記チャネル形成電極上にエミッタが形成され、
前記チャネル形成電極における前記エミッタと前記カソード電極との間に形成されたチャネル上に電流制御電極が形成されて、該電流制御電極と前記チャネル形成電極との界面にショットキー障壁が生じており、該チャネルの通過電流量が前記電流制御電極に印加される電圧により制御されることにより、前記カソード電極から前記チャネル形成電極を経て前記エミッタに供給される電流量が制御されるようにした電界放出型カソードにおいて、
前記チャネル形成電極のチャネル部を０．１〜０．２μｍの厚さの完全空乏型薄膜としたこと
を特徴とする電界放射型カソード。
【請求項８】
ストライプ状の複数の前記カソード電極と、ストライプ状の複数の前記電流制御電極とがマトリクス状に配列されており、前記両電極の交差部毎に複数のエミッタからなるエミッタアレーが前記チャネル形成電極上に形成されていることを特徴とする請求項７記載の電界放射型カソード。
【請求項９】
前記電流制御電極に信号電圧としてアナログ又はデジタル画像信号を供給することにより、エミッタ放出電流を変調させることを特徴とする請求項８記載の電界放射型カソード。
【請求項１０】
カソード基板上に電流制御電極、第１絶縁層、カソード電極、チャネル形成電極、第２絶縁層、ゲート電極を順次成膜した積層カソード基板に対して、前記ゲート電極及び前記第２絶縁層に開口が設けられ、該開口の底面に露出された前記チャネル形成電極上にエミッタが形成され、
前記電流制御電極と前記第１絶縁層を介して対向する前記チャネル形成電極の部分にチャネルが形成され、該チャネルの通過電流量が前記電流制御電極に印加される電圧により制御されることにより、前記カソード電極から前記チャネル形成電極を経て、前記チャネルの直上に形成された前記エミッタに供給される電流量が制御されるようにした電界放出型カソードにおいて、
前記チャネル形成電極のチャネル部を０．１〜０．２μｍの厚さの完全空乏型薄膜としたこと
を特徴とする電界放射型カソード。
【請求項１１】
カソード基板上に電流制御電極、第１絶縁層、カソード電極、チャネル形成電極、第２絶縁層、ゲート電極を順次成膜した積層カソード基板に対して、前記ゲート電極及び前記第２絶縁層に開口が設けられ、該開口の底面に露出された前記チャネル形成電極上にエミッタが形成され、
前記チャネル形成電極がオーミックコンタクト層に挟まれたＩ層半導体から形成されていると共に、前記電流制御電極と前記第１絶縁層を介して対向する前記チャネル形成電極の部分にチャネルが形成され、該チャネルの通過電流量が前記電流制御電極に印加される電圧により制御されることにより、前記カソード電極から前記チャネル形成電極を経て、前記チャネルの直上に形成された前記エミッタに供給される電流量が制御されるようにした電界放出型カソードにおいて、
前記チャネル形成電極のチャネル部を０．１〜０．２μｍの厚さの完全空乏型薄膜としたこと
を特徴とする電界放射型カソード。
【請求項１２】
ストライプ状の複数の前記カソード電極と、ストライプ状の複数の前記電流制御電極とがマトリクス状に配列されており、前記両電極の交差部毎に複数のエミッタからなるエミッタアレーが前記チャネル形成電極上に形成されていることを特徴とする請求項１０あるいは１１記載の電界放射型カソード。
【請求項１３】
前記電流制御電極に信号電圧としてアナログ又はデジタル画像信号を供給することにより、エミッタ放出電流を変調させることを特徴とする請求項１２記載の電界放射型カソード。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はコールドカソードとして知られている電界放射型カソードに関するものである。
【０００２】
【従来の技術】
金属または半導体表面の印加電圧を１０9 ［Ｖ／ｍ］程度にすると、トンネル効果により電子が障壁を通過して、常温でも真空中に電子放射が行われるようになる。これを電界放射（Field Emission）と呼び、このような原理で電子を放射するカソードを電界放射型カソード（Field Emission Cathode）、あるいは電界放射素子と呼んでいる。
【０００３】
近年、半導体微細加工技術を駆使して、ミクロンサイズの電界放射型カソードからなる面放射型の電界放射型カソードを作製することが可能となっており、電界放射型カソードをカソード基板上に多数個形成したものは、その各エミッタから放射された電子を蛍光面に照射することによって平面型の表示装置や各種の電子装置を構成する電子供給手段として用いることが可能とされている。
【０００４】
このような電界放射型カソードの一例として、スピント（Spindt）型と呼ばれる電界放射型カソード（以下、「ＦＥＣ」と記す）の斜視図を図１４に示す。
この図において、カソード基板１００上にカソード電極層１０１が形成されており、このカソード電極層１０１上に抵抗層１０２、絶縁層１０３及びゲート電極層１０４が順次成膜されている。そしてゲート電極層１０４および絶縁層１０３に形成された開口内に円錐状のエミッタ１１５が形成され、このエミッタ１１５の先端部分がゲート電極層１０４の開口部から臨んでいる。
【０００５】
このＦＥＣにおいては、集積回路を製造する微細加工技術を用いることによりエミッタコーン１１５とゲート電極層１０４との距離をサブミクロンとすることができるため、エミッタ１１５とゲート電極層１０４間に僅か数十ボルトの電圧を印加することにより、エミッタ１１５から電子を放射させることができる。
したがって、図１４に示すように上記のＦＥＣがアレイ状に多数個形成されているカソード基板１００の上方に蛍光材料が塗布されているアノード基板１１６を配置して、電圧ＶGE、ＶA を印加すると、放射された電子によって蛍光材を発光させることができる表示装置とすることができる。
【０００６】
ここで、エミッタ１１５とカソード電極層１０１との間に抵抗層１０２が設けられているのは、次のような理由によるものである。
スピント型の電界放射型カソードにおいては、エミッタ１１５とゲート電極層１０４との距離が非常に短くされているために、製造の過程において塵埃などによりエミッタ１１５とゲート電極層１０４とが短絡してしまうことがある。ここで、ゲート電極層１０４とエミッタ１１５とが一つでも短絡していると、全てのゲート電極層１０４とエミッタ１１５間に電圧が印加されなくなり動作不能となる。
【０００７】
また、ＦＥＣの初期の動作時には局部的な脱ガスが生じ、このガスによりエミッタ１１５とゲート電極層１０４あるいはアノード電極１１６間が放電を起こすことがあり、このため大電流がカソード電極層１０１に流れてカソード電極層１０１が破壊されるということがあった。
さらに、多数のエミッタ１１５のうちの電子が放射されやすいエミッタに電子の放射が集中されるため、そのエミッタに電流が集中し、画面上に異常に明るいスポットが発生することがあった。
【０００８】
そこで、エミッタ１１５とカソード電極層１０１との間に抵抗層１０２を設けることにより、あるエミッタ１１５からの放射電子が多くなると、該エミッタ１１５に流れる電流の増加に応じて前記抵抗層１０２により該エミッタコーン１１５の電子放射を抑制する方向に電圧降下が生じ、該エミッタ１１５における電子放射の暴走を食い止めることができる。このように、抵抗層１０２を設けることにより特定のエミッタ１１５への電流の集中を防止することができ、ＦＥＣの製造上の歩留まりの向上や安定な動作を図ることができるようになる。
【０００９】
【発明が解決しようとする課題】
しかしながら、図１４に示すように電界放射型カソードにおいて、カソード電極とエミッタとの間に抵抗層を設けるようにしても、多数のエミッタから放射される放射電子量を均一化することは困難であり、さらに、ゲート電極とエミッタとが短絡したときに、そのラインが欠陥となることがあった。
また、複数のエミッタにより一画素毎に対応する電子源を形成させる場合は、そのエミッタアレー内においてエミッタとゲート電極とが短絡した際に、必要な電流がとれず、表示器に適用されているときにはその部分だけ輝度が低下するという問題点があった。
【００１０】
【課題を解決するための手段】
本発明はこのような問題点を解決するためになされたものであり、本発明の電界放射型カソードは、鋭利な先端を有するエミッタと、その先端を取りまくように形成されたゲート電極からなる電界放射型カソードにおいて、前記エミッタは金属又は金属化合物を堆積あるいは加工して形成されると共に、カソード基板上に形成されたチャネル形成電極の一端の上に形成されており、該チャネル形成電極の他端にはカソード電極が形成されると共に、前記エミッタと前記カソード電極との間には、前記チャネル形成電極を流れる電流を制御するための電流制御電極が一つ以上設けられているものである。
また、上記電界放射型カソードにおいて、前記電流制御電極とチャネル形成電極の間に絶縁層を形成するようにしてもよい。
さらに、前記チャネル形成電極を半導体膜により形成してもよいものである。
【００１１】
さらに、本発明の電界放射型カソードの第１の例では、基板上に電流制御電極、第１絶縁層、カソード電極、チャネル形成電極、第２絶縁層、ゲート電極を順次成膜した積層カソード基板に対して、前記ゲート電極及び前記第２絶縁層に開口が設けられ、該開口の底面に露出されている前記チャネル形成電極上にエミッタが形成され、前記電流制御電極と前記第１絶縁層を介して対向する前記チャネル形成電極の部分にチャネルが形成され、該チャネルの通過電流量が前記電流制御電極に印加される電圧により制御されることにより、前記カソード電極から前記チャネル形成電極を経て前記エミッタに供給される電流量が制御されるようにしている。
【００１２】
また、第１の例において、ストライプ状の複数本の前記カソード電極と、ストライプ状の複数本の前記電流制御電極とがマトリクス状に配列されており、前記両電極の交差部毎に一画素に対応する複数のエミッタからなるエミッタアレーを前記チャネル形成電極上に形成することとしている。さらに、蛍光体の被着されたアノード電極が形成されているアノード基板を、前記カソード基板に対向して設け、前記電流制御電極にアナログ画像信号を供給することにより、前記アノード基板上に表示された画像の階調を制御するようにしてもよい。
【００１３】
さらにまた、本発明の電界放射型カソードの第２の例では、カソード基板上にチャネル形成電極、カソード電極、絶縁層、ゲート電極を順次成膜した積層カソード基板に対して、前記ゲート電極及び前記絶縁層に開口が設けられ、該開口の底面に露出された前記チャネル形成電極上にエミッタが形成され、前記チャネル形成電極の一部分にチャネルが形成され、該チャネル上の前記絶縁層の厚さが薄く形成されていると共に、前記チャネルに対向するよう電流制御電極が形成されており、前記チャネルの通過電流量が前記電流制御電極に印加される電圧により制御されることにより、前記カソード電極から前記チャネル形成電極を経て前記エミッタに供給される電流量が制御されるようにしている。
【００１４】
また、第２の例において、ストライプ状の複数の前記カソード電極と、ストライプ状の複数の前記電流制御電極とがマトリクス状に配列されており、前記両電極の交差部毎に一画素に対応する複数のエミッタからなるエミッタアレーを前記チャネル形成電極上に形成することとしている。さらに、蛍光体の被着されたアノード電極が形成されているアノード基板を、前記カソード基板に対向して設け、前記電流制御電極にアナログ画像信号を供給することにより、前記アノード基板上に表示された画像の階調を制御するようにしてもよい。
【００１５】
さらにまた、本発明の電界放射型カソードの第３の例では、基板上にチャネル形成電極、カソード電極、絶縁層、ゲート電極を順次成膜した積層カソード基板に対して、前記ゲート電極及び前記絶縁層に開口が設けられ、該開口の底面に露出された前記チャネル形成電極上にエミッタが形成され、前記チャネル形成電極における前記エミッタと前記カソード電極との間に形成されたチャネル上に電流制御電極が形成されて、該電流制御電極と前記チャネル形成電極との界面にショットキー障壁が生じており、該チャネルの通過電流量が前記電流制御電極に印加される電圧により制御されることにより、前記カソード電極から前記チャネル形成電極を経て前記エミッタに供給される電流量が制御されるようにしている。
【００１６】
また、第３の例において、ストライプ状の複数の前記カソード電極と、ストライプ状の複数の前記電流制御電極とがマトリクス状に配列されており、前記両電極の交差部毎に一画素に対応する複数のエミッタからなるエミッタアレーを前記チャネル形成電極上に形成することとしている。さらに、蛍光体の被着されたアノード電極が形成されているアノード基板を、前記カソード基板に対向して設け、前記電流制御電極にアナログ画像信号を供給することにより、前記アノード基板上に表示された画像の階調を制御するようにしてもよい。
【００１７】
さらにまた、本発明の電界放射型カソードの第４の例では、カソード基板上に電流制御電極、第１絶縁層、カソード電極、チャネル形成電極、第２絶縁層、ゲート電極を順次成膜した積層カソード基板に対して、前記ゲート電極及び前記第２絶縁層に開口が設けられ、該開口の底面に露出された前記チャネル形成電極上にエミッタが形成され、前記電流制御電極と前記第１絶縁層を介して対向する前記チャネル形成電極の部分にチャネルが形成され、該チャネルの通過電流量が前記電流制御電極に印加される電圧により制御されることにより、前記カソード電極から前記チャネル形成電極を経て、前記チャネルの直上に形成された前記エミッタに供給される電流量が制御されるようにしている。
【００１８】
さらにまた、本発明の電界放射型カソードの第５の例では、カソード基板上に電流制御電極、第１絶縁層、カソード電極、チャネル形成電極、第２絶縁層、ゲート電極を順次成膜した積層カソード基板に対して、前記ゲート電極及び前記第２絶縁層に開口が設けられ、該開口の底面に露出された前記チャネル形成電極上にエミッタが形成され、前記チャネル形成電極がオーミックコンタクト層に挟まれたＩ層半導体から形成されていると共に、前記電流制御電極と前記第１絶縁層を介して対向する前記チャネル形成電極の部分にチャネルが形成され、該チャネルの通過電流量が前記電流制御電極に印加される電圧により制御されることにより、前記カソード電極から前記チャネル形成電極を経て、前記チャネルの直上に形成された前記エミッタに供給される電流量が制御されるようにしている。
【００１９】
また、第４の例および第５の例において、ストライプ状の複数の前記カソード電極と、ストライプ状の複数の前記電流制御電極とがマトリクス状に配列されており、前記両電極の交差部毎に一画素に対応する複数のエミッタからなるエミッタアレーを前記チャネル形成電極上に形成することとしている。さらに、蛍光体の被着されたアノード電極が形成されているアノード基板を、前記カソード基板に対向して設け、前記電流制御電極にアナログ画像信号を供給することにより、前記アノード基板上に表示された画像の階調を制御するようにしてもよい。
【００２０】
さらにまた、本発明の電界放射型カソードの第６の例では、ｐ型あるいｎ型の半導体基板の一表面に形成されたｎ型あるいはｐ型半導体領域からなるソースおよびドレインと、該ドレイン上に形成された鋭利な先端を有するエミッタと、前記ドレイン上と前記ソース上とを少なくとも除いて、前記半導体基板の一表面上に形成された絶縁層と、該絶縁層の上に前記エミッタの先端を取りまくように形成されたゲート電極と、前記ドレインと前記ソースとの間であって、前記絶縁層の上に形成されたチャネルゲート電極と、前記ソースの上に形成されたソース電極と、蛍光体の被着されているアノード電極が形成されていると共に、前記半導体基板に対向して設けられたアノード基板とを備え、前記チャネルゲート電極にアナログ画像信号を供給することにより、前記アノード基板上に表示された画像の階調を制御するようにしている。
【００２１】
このような本発明の電界放射型カソードによれば、電流制御電極に印加する電圧に応じて、エミッタ電流を制御することができるようになる。従って、多数形成されているのエミッタ毎にエミッタ電流を制御することが可能となり、多数のエミッタのエミッタ電流を均一化することができる。従って、電界放射型カソードが表示装置に適用されている際には、各画素の輝度を揃えることが可能になると共に、輝度調整を行うことができるようになる。
また、ゲート電極とエミッタとが短絡した際には、チャネルに流れる電流密度が増大してチャネルが破壊されるようになるため、ゲート電極と短絡しているエミッタはカソード電極から切り離されるようになり、ライン欠陥の発生を防止することができる。
【００２２】
さらに、５Ｖ〜１５Ｖの低電圧を電流制御電極に印加することにより、エミッタ電流を制御することができると共に、エミッタのエミッションのカットオフを行うこともできる。従って、ストライプ状のカソード電極と電流制御電極とをマトリクス状に形成することにより、電界放射型カソードをライン走査等のスキャン駆動を行うことができるようになる。
さらにまた、電流制御電極あるいはチャネルゲート電極にアナログ画像信号を供給することにより、カソード基板に対向して配置されたアノード基板上に表示される画像の階調を制御することができるようになる。
【００２３】
【発明の実施の形態】
本発明の電界放射型カソードの実施の形態の第１の例の構成を示す断面図を図１に、その平面図を図２に示す。ただし、図２には電流制御電極３と、カソード電極４と、チャネル形成電極５との配置構造のみが示されている。
図１に示す電界放射型カソードの第１の例では、ガラス等のカソード基板１上に、ニオブ等からなるパターニングされた電流制御電極３が成膜されており、この上にシリコン酸化物あるいはシリコン窒化物からなる第１絶縁層２が形成されている。第１絶縁層２上には、パターニングされたカソード電極４が成膜されると共に、カソード電極４に電気的に接続されると共に、電流制御電極３と第１絶縁層２を介して交差するように、約０．５μｍ以下の厚さのアモルファスシリコン（ａ−Ｓｉ）あるいはポリシリコンからなるチャネル形成電極５が成膜されている。
【００２４】
さらに、チャネル形成電極５上には、シリコン酸化物からなる第２絶縁層６が形成されていると共に、この第２絶縁層６上にゲート電極７が形成されている。また、第２絶縁層６およびゲート電極７には、開口８が多数形成されており、この開口８の底面、つまりチャネル形成電極５上に高融点金属材料、カーボン材料、あるいは窒化物、けい素化合物、炭化物等からなるエミッタ９が形成されている。
なお、チャネル形成電極５において、電流制御電極３と交差している部分のみが完全空乏型の薄膜とされたチャネルとされており、他の部分は導電率の高い、例えばａ−Ｓｉで形成されている。このチャネルは通常は非導通であり、電流制御電極３に正の所定の電圧が印加されたときに負の誘導電荷によるＮ型のチャネルが生じることにより導通を開始するようになる。
【００２５】
このように構成された電界放射型カソードの平面図を図２に示す。なお、図１に示す断面図は、図２に示す平面図に２点鎖線で示す切断線により切断したときの断面を示している。
図２に示すように、ストライプ状の電流制御電極３とストライプ状のカソード電極４とはマトリクス状に形成されており、例えば、電流制御電極３がラインを構成しており、カソード電極４がカラムを構成している。電流制御電極３は、チャネルに交差する第１電流制御電極３−１，３−２・・・と、ラインとされた第２電流制御電極３ａ−１，３ａ−２・・・から構成されている。また、ａ−Ｓｉ等からなるチャネル形成電極５の一端は、ストライプ状のカソード電極４に電気的に接続されるように直接その上に形成されており、その接続点から延伸されている電極５上であって、第１電流制御電極３−１，３−２・・・と交差する部分にチャネルが形成されている。
【００２６】
さらに、チャネルから延伸されたチャネル形成電極５は幅広とされて、その上に複数のコーン状のエミッタ９が形成されている。このチャネル形成電極５上に形成された複数のエミッタ９は、表示装置に適用された際に一画素に対応することになる。すなわち、Ｋｉｊ，Ｋ（ｉ＋１）ｊはそれぞれ画素に対応するようになる。
なお、図２においては第１絶縁層２、第２絶縁層６、ゲート電極７を省略して示している。
【００２７】
このように構成された電界放射型カソードにおいて、電流制御電極３にスレショルド電圧以上の電圧を印加すると、通常は非導通とされたチャネルにＮ型のチャネルが形成されて導通を開始するようになる。これによりカソード電極４からエミッタ９に電流が供給されるようになり、エミッタ９から電子が放射されるようになる。このスレショルド電圧は、例えば５Ｖ〜１５Ｖ程度の低電圧でよく、チャネル長により移動電子量が変化するようになり、チャネル長が大きいほどスレショルド電圧は低下するようになる。
また、電流制御電極３の印加電圧に対するエミッタ電流は、図９に示すように二乗特性で変化することから、電流制御電極３の印加電圧を制御することにより、各エミッタ９から放射される電子量を制御することが可能となる。従って、表示装置に適用された際には、電流制御電極３の印加電圧を制御することにより、図９に示すようにアノード電流、すなわち輝度調整を行うことができる。
【００２８】
さらに、電流制御電極３の印加電圧をスレショルド電圧以下とすると、チャネルは非導通状態となりカソード電極４からエミッタ９への電流供給を停止することができるので、ゲート電極７を走査駆動することなく、電流制御電極３とカソード電極４とでダイナミックに走査駆動することができるようになる。従って、表示装置に適用された際に、カソード電極４に１ライン毎の画像信号を印加すると共に、電流制御電極３を順次走査して駆動することにより、画像を表示することができるようになる。
なお、ゲート電極７にはエミッタ９から電子を放射することのできる固定電圧を印加すればよく、電流制御電極３より高電圧の印加されるゲート電極７を走査駆動する必要がないので、駆動回路の構成を簡略化することができる。また、ゲート電極７は走査されないことから、パターニングしないベタ電極として形成するようにしても差し支えないが、寄生容量の発生を考慮すればパターニングする方が好適である。
【００２９】
さらにまた、チャネル形成電極５のチャネル部を０．１〜０．２μｍ程度の厚さの完全空乏型極薄膜とすることにより、エミッタ９が暴走した際に、チャネルに流れる電流の電流密度の増大によりチャネルを破壊することができるようになる。この際に、破壊されたチャネルでは電流を流せないことから、暴走したエミッタ９をカソード電極４から切り離すことができ、エミッタ９とゲート電極７とが短絡した際のライン欠陥の発生を防止することができる。
上記の説明では、複数のエミッタ９を１画素に対応して形成するようにしたが、１つのエミッタ９を１画素に対応して形成するようにしてもよい。
【００３０】
また、本発明の電界放射型カソードの実施の形態の第１の例における変形例の構成を図３に示す。なお、図３は前記図２に対応する平面図であり、電流制御電極３と、カソード電極４と、チャネル形成電極５との配置構造のみが示されている。
図３において、ストライプ状の多数本のカソード電極４と、ストライプ状の多数本の電流制御電極３とがマトリクス状に配列されており、電流制御電極３とカソード電極４とが交差する部分において、両電極３，４はパターニングされている。そして、この交差部内に位置するよう複数のエミッタ９が形成されているチャネル形成電極５が、図示するようにパターニングされて形成されている。すなわち、このエミッタ９が形成されているチャネル形成電極５は複数の島状に形成されている。
このように構成された電界放射型カソードは、前述した第１の例と同様の作用を奏することができる。
【００３１】
次に、本発明の電界放射型カソードの実施の形態の第２の例の構成を示す断面図を図４に示す。
図４に示す電界放射型カソードの第２の例では、ガラス等のカソード基板１上に、一部にチャネルが形成された約０．５μｍ以下の厚さのアモルファスシリコン（ａ−Ｓｉ）あるいはポリシリコンからなるチャネル形成電極５が成膜されている。そして、チャネル形成電極５上にパターニングされたカソード電極４が成膜されると共に、シリコン酸化物あるいはシリコン窒化物からなる絶縁層１１が形成されている。絶縁層１１上には、ゲート電極７が形成されている。また、絶縁層１１およびゲート電極７には、開口８が多数形成されており、この開口８の底面、つまりチャネル形成電極５上に高融点金属材料、カーボン材料、あるいは窒化物、けい素化合物、炭化物等からなるコーン状のエミッタ９が形成されている。
【００３２】
さらに、チャネル形成電極５において、一部が完全空乏型の薄膜とされてチャネルが形成されており、このチャネル部と絶縁層１１を介して交差するように電流制御電極３が絶縁層１１上に形成されている。なお、チャネル部以外のチャネル形成電極５の部分は導電率の高い、例えばａ−Ｓｉで形成されている。このチャネルは通常は非導通であり、電流制御電極３に正の所定の電圧が印加されたときに誘導電荷がチャネル内に生じることにより導通を開始するようになる。
【００３３】
このように構成された電界放射型カソードにおいて、電流制御電極３にスレショルド電圧を印加すると、通常は非導通とされたチャネルの空乏層の幅が狭くなり導通を開始するようになる。これによりカソード電極４からエミッタ９に電流が供給されるようになり、エミッタ９から電子が放射されるようになる。このスレショルド電圧は、例えば５Ｖ〜１５Ｖ程度の低電圧でよく、チャネル長により移動電子量が変化するようになり、チャネル長が大きいほどスレショルド電圧は低下するようになる。
また、電流制御電極３の印加電圧を制御することにより、チャネルの導通度を制御することができ、各エミッタ９から放射される電子量を制御することができる。この際の電流制御電極３の印加電圧に対するエミッタ電流は、図９に示すように二乗特性で変化するようになる。
【００３４】
さらに、電流制御電極３とカソード電極４とをストライプ状に形成すると共に、マトリクスを構成させることにより、表示装置に適用された際に、カソード電極４に１ライン毎の画像信号を印加すると共に、電流制御電極３を順次走査して駆動することにより、画像を表示することができるようになる。
この際、ゲート電極７にはエミッタ９から電子を放射することのできる固定電圧を印加すればよく、電流制御電極３より高電圧の印加されるゲート電極７を走査駆動する必要がないので、駆動回路の構成を簡略化することができる。
なお、表示装置に適用された際には、図９に示すように電流制御電極３の印加電圧に対してアノード電流が変化するようになり、これを利用して輝度調整を行うことができる。
【００３５】
さらにまた、チャネル形成電極５のチャネル部を０．１〜０．２μｍ程度の厚さの完全空乏型極薄膜とすることにより、エミッタ９が暴走した際に、チャネルに流れる電流の電流密度の増大によりチャネルを破壊することができるようになる。これにより、暴走したエミッタ９をカソード電極４から切り離すことができ、エミッタ９とゲート電極７とが短絡した際のライン欠陥の発生を防止することができる。
さらにまた、複数のエミッタ９を１画素に対応して形成するようにしても、あるいは、１つのエミッタ９を１画素に対応して形成するようにしてもよい。
【００３６】
次に、本発明の電界放射型カソードの実施の形態の第３の例の構成を示す断面図を図５に示す。
図５に示す電界放射型カソードの第３の例では、ガラス等のカソード基板１上に、一部にチャネルが形成された約０．５μｍ以下の厚さのアモルファスシリコン（ａ−Ｓｉ）あるいはポリシリコンからなるチャネル形成電極５が成膜されている。そして、チャネル形成電極５上にパターニングされたカソード電極４が成膜されると共に、チャネル形成電極５上にパターニングされた電流制御電極３が成膜されている。そして、電流制御電極３およびカソード電極４上にはシリコン酸化物あるいはシリコン窒化物からなる絶縁層１２が形成されている。なお、チャネル形成電極５と電流制御電極３との界面に、ショットキー障壁が生じるように、チャネル形成電極５の不純物のドープ量および電流制御電極３の金属材料が選定されている。
【００３７】
また、絶縁層１２上には、ゲート電極７が形成されている。また、絶縁層１２およびゲート電極７には、開口８が多数形成されており、この開口８の底面、つまりチャネル形成電極５上に高融点金属材料、カーボン材料、あるいは窒化物、けい素化合物、炭化物等からなるコーン状のエミッタ９が形成されている。
さらに、チャネル形成電極５において、その上に電流制御電極３が形成されている部分が完全空乏型の薄膜とされてチャネルが形成されており、このチャネル部を除いてチャネル形成電極５は導電率の高い、例えばａ−Ｓｉで形成されている。このチャネルは通常は非導通であり、電流制御電極３に正の所定の電圧が印加されたときに導通を開始するようになる。
【００３８】
このように構成された電界放射型カソードにおいて、電流制御電極３にスレショルド電圧以上の電圧を印加すると、通常は非導通とされたチャネルの空乏層の幅が狭くなり導通を開始するようになる。これによりカソード電極４からエミッタ９に電流が供給されるようになり、エミッタ９から電子が放射されるようになる。このスレショルド電圧は、例えば５Ｖ〜１５Ｖ程度の低電圧でよく、チャネル長により移動電子量が制御され、チャネル長が大きいほどスレショルド電圧は低下するようになる。
また、電流制御電極３の印加電圧を制御することにより、チャネルの導通度を制御することができ、各エミッタ９から放射される電子量を制御することができる。この際の電流制御電極３の印加電圧に対するエミッタ電流は、図９に示すように二乗特性で変化するようになる。
【００３９】
さらに、電流制御電極３とカソード電極４とをストライプ状に形成すると共に、マトリクスを構成させることにより、表示装置に適用された際に、カソード電極４に１ライン毎の画像信号を印加すると共に、電流制御電極３を順次走査して駆動することにより、画像を表示することができるようになる。
この際、ゲート電極７にはエミッタ９から電子を放射することのできる固定電圧を印加すればよく、電流制御電極３より高電圧の印加されるゲート電極７を走査駆動する必要がないので、駆動回路の構成を簡略化することができる。
なお、表示装置に適用された際には、図９に示すように電流制御電極３の印加電圧に対してアノード電流が変化するようになり、これを利用して輝度調整を行うことができる。
【００４０】
さらにまた、チャネル形成電極５のチャネル部を０．１〜０．２μｍ程度の厚さの完全空乏型極薄膜とすることにより、エミッタ９が暴走した際に、チャネルに流れる電流の電流密度の増大によりチャネルを破壊することができるようになる。これにより、暴走したエミッタ９をカソード電極４から切り離すことができ、エミッタ９とゲート電極７とが短絡した際のライン欠陥の発生を防止することができる。
さらにまた、複数のエミッタ９を１画素に対応して形成するようにしても、あるいは、１つのエミッタ９を１画素に対応して形成するようにしてもよい。
【００４１】
ここで、上述した本発明の電界放射型カソードの第１の例ないし第３の例において、チャネルが一部に形成されているチャネル形成電極３の作成方法を説明する。
第１の方法は、ｐ+ のａ−Ｓｉでチャネル形成電極を成膜し、次いで、チャネルが形成される部分のａ−Ｓｉのみにリン等のｎ型の不純物をドープしてｐ型とする。これにより、一部に完全空乏型のチャネルが形成されたチャネル形成電極を作成することができる。
また、第２の方法は、ｐ型のａ−Ｓｉでチャネル形成電極を成膜し、次いで、チャネルが形成される部分を除いたａ−Ｓｉ上にボロン等のｐ型の不純物をドープしてｐ+ とする。これにより、一部に完全空乏型のチャネルが形成されたチャネル形成電極を作成することができる。
なお、ｐ型のａ−Ｓｉにはメモリ効果があるため、これを利用してスキャン駆動することもできるようになる。
【００４２】
次に、本発明の電界放射型カソードの実施の形態の第４の例の構成を示す断面図を図６に示す。
図６に示す電界放射型カソードの第４の例では、前記図１に示す第１の例と異なり、チャネルがエミッタ９の直下に形成されていると共に、チャネルを制御する電流制御電極３がチャネルおよび第１絶縁層２を介してエミッタ９の直下に形成されている。
このような構造とすると、チャネル形成電極５において前記した第１の方法を採用してチャネルを形成する際に、ゲート電極７と第２絶縁層６に形成されている開口８からｎ型の不純物をドープすることによりチャネルを形成することができるようになる。
この第４の例の電界放射型カソードの動作および前記した以外の作用については、上述した電界放射型カソードの第１の例と同様であるので、その説明はここでは省略する。
【００４３】
次に、本発明の電界放射型カソードの実施の形態の第５の例の構成を示す断面図を図７に、その平面図を図８に示す。ただし、図８には電流制御電極３と、カソード電極４と、オーミックコンタクト層１３−１，１３−２との配置構造のみを示している。
図７および図８に示す電界放射型カソードの第５の例では、前記図１に示す第１の例と異なり、チャネルがエミッタ９の直下に形成されていると共に、チャネルを制御する電流制御電極３がチャネルおよび第１絶縁層２を介してエミッタ９の直下に形成されている。さらに、チャネル形成電極１４がオーミックコンタクト層１３−１，１３−２に挟まれたａ−ＳｉのＩ（intrinsic ）層から形成されている。このＩ層の比抵抗は１０7 〜１０8 Ω−ｃｍとされ、オーミックコンタクト層１３−１，１３−２の比抵抗は１０3 〜１０5 Ω−ｃｍとされており、これにより、エミッタ９形成エリアの抵抗均一化を図ることができる。なお、オーミックコンタクト層１３−１，１３−２は、ａ−ＳｉのＩ層１４の表面にｎ型不純物をドープすることにより形成されている。
【００４４】
このように構成された電界放射型カソードの第５の例において、電流制御電極３にスレショルド電圧を印加すると、通常は非導通とされたチャネルにおいて、カソード電極４に電気的に接続されている抵抗層として作用するオーミックコンタクト層１３−２からＩ層１４を越えてオーミックコンタクト層１３−１に電流が供給されるようになる。これによりカソード電極４からエミッタ９に電流が供給されるようになり、エミッタ９から電子が放射されるようになる。この際に、オーミックコンタクト層１３−１，１３−２の抵抗作用により各エミッタ９への電流供給量の均一化が図られる。このスレショルド電圧は、例えば５Ｖ〜１５Ｖ程度の低電圧でよく、チャネル長により移動電子量が制御され、チャネル長が大きいほどスレショルド電圧は低下するようになる。
【００４５】
また、電流制御電極３の印加電圧に対するエミッタ電流は、図９に示すように二乗特性で変化することから、電流制御電極３の印加電圧を制御することにより、各エミッタ９から放射される電子量を制御することが可能となる。従って、表示装置に適用された際には、電流制御電極３の印加電圧を制御することにより、図９に示すようにアノード電流、すなわち輝度調整を行うことができる。
さらに、図８に示すように電流制御電極３とカソード電極４とをストライプ状に形成すると共に、両電極によりＸ−Ｙマトリクスを構成させることにより、表示装置に適用された際に、カソード電極４に１ライン毎の画像信号を印加すると共に、電流制御電極３を順次走査して駆動することにより、画像を表示することができるようになる。
この際、ゲート電極７にはエミッタ９から電子を放射することのできる固定電圧を印加すればよく、電流制御電極３より高電圧の印加されるゲート電極７を走査駆動する必要がないので、駆動回路の構成を簡略化することができる。
【００４６】
さらにまた、チャネル形成電極１４のチャネル部を０．１〜０．２μｍ程度の厚さの完全空乏型極薄膜とすることにより、エミッタ９が暴走した際に、チャネルに流れる電流の電流密度の増大によりチャネルを破壊することができるようになる。したがって、エミッタ９とゲート電極７とが短絡した際のライン欠陥の発生を防止することができる。
【００４７】
ところで、前述したように上記説明した第１の例ないし第５の例における電界放射型カソードは、それぞれ表示装置の電子源に適用することができる。そこで、上記第１の例における電界放射型カソードを表示装置の電子源に適用した場合の構成を示す図１０を参照しながら表示装置の説明を行う。
図１０において、図１に示す第１の例における電界放射型カソードの構成と異なる構成は、カソード基板１に所定間隔離隔して絶縁性のアノード基板５０を対向配置した構成である。このアノード基板５０は、例えばガラス製とされており、その内表面にはアノード電極５１を形成する導電薄膜が形成されている。さらに、このアノード電極５１の表面には蛍光体５２が被着されている。
【００４８】
そして、ストライプ状の複数本のカソード４に走査パルス発生器３−１から発生された走査パルスを抵抗Ｒを介して順次供給することにより、画素毎に駆動走査制御する。また、ゲート電極７にゲート電圧Ｖｇを印加し、さらにアノード電極５１にアノード電圧Ｖａを印加する。ここで、電流制御電極３に表示したい画像のアナログビデオ信号４０を供給すると、走査パルス発生器３−１により発生された走査パルスにより選択されたカソード電極４に接続されているチャネル形成電極５のチャネルのみが導通する。これにより、アナログビデオ信号４０のレベルに応じた電流が当該チャネル形成電極５上に形成されているエミッタ９に供給される。この際に、エミッタ９の先端とゲート電極７間において強い電界が生じるようになるため、エミッタ９からは供給された電流の密度に応じた電子が電界放出されるようになる。
【００４９】
この電界放射された電子は、真空雰囲気とされているカソード基板１とアノード基板５０間を飛翔してアノード電極５１の上に被着されている蛍光体５２に達するようになる。
これにより、蛍光体５２が発光するようになるが、その発光強度はアノード電極５１に流れるアノード電流に比例するようになる。例えば、電流制御電極３に印加されるアナログビデオ信号４０が図１１下段に示すように変化すると、アノード電極５１に流れるアノード電流は図１１上段に示すように変化する。
【００５０】
すなわち、アノード基板５０における発光強度は、アナログビデオ信号４０のレベルに応じた強度とされるため、ビデオ信号４０により階調制御された画像がアノード基板５０上に表示されるようになる。なお、階調制御する際に電流制御電極３に印加する電圧としては、数十ボルト以下のアナログ信号でよい。また、輝度調整はゲート電圧Ｖｇのレベルを制御することにより行うことができる。
このように、電流制御電極３に数十ボルト以下のアナログ信号を印加して、階調制御する構成によれば、ゲート電極７に階調制御用信号を印加する場合に比べて、低電圧で容易に無段階階調制御を行うことができるようになる。このため、階調制御を低消費電力、低コストで行うことができる。
【００５１】
なお、階調制御用のアナログ信号のレベルに比例する階調を得るように、アナログ信号を階調補正回路を介して電流制御電極３に印加するようにしても良い。また、図１０に示す表示装置における駆動制御方法は、前記した電界放射型カソードの第２の例ないし電界放射型カソードの第５の例においても同様に適用することができる。
【００５２】
ところで、図１２に示すような構造の電界放射型カソードが提案されている。この電界放射型カソードは、例えば単結晶ｐ（ｎ）型シリコン基板２１の一表面上にｎ（ｐ）型不純物を拡散等することにより、ｎ（ｐ）型シリコン領域２１−１，２１−２を所定間隔で２つ形成する。そして、ｎ（ｐ）型シリコン領域２１−１，２１−２の間のｐ（ｎ）型シリコン基板２１上には絶縁層１６が形成され、この絶縁層１６上にチャネルゲート電極２３が形成される。これにより、ｎ（ｐ）型シリコン領域２１−１と、ｎ（ｐ）型シリコン領域２１−２との間にｎ型のチャネル２４が形成されるようになり、結局のところＣ−ＭＯＳ型の電界効果トランジスタ（ＦＥＴ）が形成されるようになる。すなわち、ｎ（ｐ）型シリコン領域２１−２がドレイン、ｎ（ｐ）型シリコン領域２１−１がソース、チャネルゲート電極２３がゲート電極となる。なお、ｎ（ｐ）型シリコン領域２１−１上にはソース電極２５が形成される。
【００５３】
さらに、ドレインであるｎ（ｐ）型シリコン領域２１−２の上には先端の鋭利なエミッタ９が形成されており、このエミッタ９の先端を取りまくように、絶縁層１６上にゲート電極７が形成される。
このような構造の電界放射型カソードも表示装置の電子源に適用することができる。そこで、上記電界放射型カソードを表示装置の電子源に適用した場合の構成を示す図１３を参照しながら表示装置の説明を行う。
図１３に示すように、図１２に示す電界放射型カソードのｐ（ｎ）型シリコン基板２１に所定間隔離隔して絶縁性のアノード基板５０を対向配置している。このアノード基板５０は、例えばガラス製とされており、その内表面にはアノード電極５１を形成する導電薄膜が形成されている。さらに、このアノード電極５１の表面には蛍光体５２が被着されている。
【００５４】
そして、ストライプ状の複数のソース電極２５に走査パルス発生器２５−１から発生された走査パルスを抵抗Ｒを介して順次供給することにより、画素毎に駆動走査制御する。また、ゲート電極７にゲート電圧Ｖｇを印加し、さらにアノード電極５１にアノード電圧Ｖａを印加する。ここで、チャネルゲート電極２３に表示したい画像のアナログビデオ信号４０を供給すると、走査パルス発生器２５−１により発生された走査パルスにより選択されたソース電極２５とドレイン２１−２との間に形成されたチャネル２４のみが導通し、アナログビデオ信号４０のレベルに応じた電流がソース電極２５からドレイン２１−２に流れるようになる。これにより、ソース電極２５からエミッタ電流がエミッタ９に供給される。この際に、エミッタ９の先端とゲート電極７間において強い電界が生じるようになるため、エミッタ９からは供給された電流の密度に応じた電子が電界放出されるようになる。
【００５５】
この電界放射された電子は、真空雰囲気とされているｐ（ｎ）型シリコン基板２１とアノード基板５０間を飛翔してアノード電極５１の上に被着されている蛍光体５２に達するようになる。
これにより、蛍光体５２が発光するようになるが、その発光強度はアノード電極５１に流れるアノード電流に比例するようになる。例えば、チャネルゲート電極２３に印加されるアナログビデオ信号４０が図１１下段に示すように変化すると、アノード電極５１に流れるアノード電流は図１１上段に示すように変化する。
【００５６】
すなわち、アノード基板５０における発光強度は、アナログビデオ信号４０のレベルに応じた強度とされるため、ビデオ信号４０により階調制御された画像がアノード基板５０上に表示されるようになる。なお、階調制御する際にチャネルゲート電極２３に印加する電圧としては、数十ボルト以下のアナログ信号でよい。また、輝度調整はゲート電圧Ｖｇのレベルを制御することにより行うことができる。
このように、チャネルゲート電極２３に数十ボルト以下のアナログ信号を印加して、階調制御する構成によれば、ゲート電極７に階調制御用信号を印加する場合に比べて、低電圧で容易に無段階階調制御を行うことができるようになる。このため、階調制御を低消費電力、低コストで行うことができる。
なお、階調制御用のアナログ信号のレベルに比例する階調を得るように、アナログ信号を階調補正回路を介してチャネルゲート電極２３に印加するようにしても良い。
【００５７】
【発明の効果】
以上説明したように、本発明の本発明の電界放射型カソードによれば、電流制御電極に印加する電圧に応じて、エミッタ電流を制御することができるようになる。従って、多数形成されているのエミッタ毎にエミッタ電流を制御することが可能となり、多数のエミッタのエミッタ電流を均一化することができる。従って、電界放射型カソードが表示装置に適用されている際には、各画素の輝度を揃えることが可能になると共に、輝度調整を行うことができるようになる。
また、ゲート電極とエミッタとが短絡した際には、チャネルに流れる電流密度が増大してチャネルが破壊されるようになるため、ゲート電極と短絡しているエミッタはカソード電極から切り離されるようになり、ライン欠陥の発生を防止することができる。
【００５８】
さらに、５Ｖ〜１５Ｖの低電圧を電流制御電極に印加することにより、エミッタ電流を制御することができると共に、エミッタのエミッションのカットオフを行うこともできる。従って、ストライプ状のカソード電極と電流制御電極とをマトリクス状に形成することにより、電界放射型カソードをライン走査等のスキャン駆動を行うことができるようになる。
さらにまた、電流制御電極あるいはチャネルゲート電極に数十ボルト以下のアナログ画像信号を供給することにより、カソード基板に対向して配置されたアノード基板上に表示される画像の階調を低電圧で無段階階調制御することができるようになる。このため、階調制御を低消費電力、低コストで行うことができる。
【図面の簡単な説明】
【図１】本発明の電界放射型カソードの実施の形態の第１の例の構成を示す断面図である。
【図２】本発明の電界放射型カソードの実施の形態の第１の例の構成を示す平面図である。
【図３】本発明の電界放射型カソードの実施の形態の第１の例の変形例の構成を示す平面図である。
【図４】本発明の電界放射型カソードの実施の形態の第２の例の構成を示す断面図である。
【図５】本発明の電界放射型カソードの実施の形態の第３の例の構成を示す断面図である。
【図６】本発明の電界放射型カソードの実施の形態の第４の例の構成を示す断面図である。
【図７】本発明の電界放射型カソードの実施の形態の第５の例の構成を示す断面図である。
【図８】本発明の電界放射型カソードの実施の形態の第５の例の構成を示す平面図である。
【図９】本発明の電界放射型カソードにおける電流制御電極電圧に対するエミッタ電流、および、アノード電流の特性を示す図である。
【図１０】本発明の電界放射型カソードの実施の形態の第１の例を表示装置に適用した場合の他の構成を示す図である。
【図１１】本発明の電界放射型カソードにおける電流制御電極電圧の変化に対するアノード電流の変化を示す図である。
【図１２】提案されている電界放射型カソードの構成を示す図である。
【図１３】図１１に示す電界放射型カソードを表示装置に適用した場合の構成を示す図である。
【図１４】従来の電界放射型カソードの構成の一例を示した図である。
【符号の説明】
１  カソード基板
２  第１絶縁層
３  電流制御電極
４  カソード電極
５  チャネル形成電極
６  第２絶縁層
７  ゲート電極
８  開口
９  エミッタ
１１，１２  絶縁層
１３−１，１３−２  オーミックコンタクト層
１４  チャネル形成電極
２１  ｐ型シリコン基板
２１−１，２１−２  ｎ型シリコン領域
２３  チャネルゲート電極
２４  チャネル
２５  ソース電極
４０  アナログビデオ信号
【図１】
0003764906.tif 000002
【図２】
0003764906.tif 000003
【図３】
0003764906.tif 000004
【図４】
0003764906.tif 000005
【図５】
0003764906.tif 000006
【図６】
0003764906.tif 000007
【図７】
0003764906.tif 000008
【図８】
0003764906.tif 000009
【図９】
0003764906.tif 000010
【図１０】
0003764906.tif 000011
【図１１】
0003764906.tif 000012
【図１２】
0003764906.tif 000013
【図１３】
0003764906.tif 000014
【図１４】
0003764906.tif 000015