(57)【特許請求の範囲】
【請求項１】
第１のキャパシタ、
該第１のキャパシタに直列に接続された強誘電体キャパシタである第２のキャパシタ、
出力端子、
該出力端子を接地する第３のキャパシタ、
前記第１のキャパシタ及び第２のキャパシタの接続ノードと前記出力端子とを接続する第１のスイッチ、及び
前記接続ノードと接地とを接続する第２のスイッチを備え、
前記第１のスイッチ及び前記第２のスイッチの各々がｎチャネルＭＯＳトランジスタにより構成され、
前記第１のスイッチ及び前記第２のスイッチを構成する前記ＭＯＳトランジスタの基板が前記出力端子に接続されており、
第１の期間において、前記第１のスイッチ及び前記第２のスイッチがオフ状態にされた状態で、前記第１のキャパシタの前記接続ノードに対向する第１の端子に正電位が供給されると共に前記第２のキャパシタの前記接続ノードに対向する第２の端子が接地され、
前記第１の期間に続く第２の期間において、前記第１の端子が接地され、且つ前記第１のスイッチを構成するｎチャネルＭＯＳトランジスタのゲートに正電圧が印加されることにより前記第１のスイッチがオン状態にされ、
前記第２の期間に続く第３の期間において、前記第１のスイッチがオフ状態にされ、前記第２のスイッチを構成するｎチャネルＭＯＳトランジスタのゲートに正電圧が印加されることにより前記第２のスイッチがオン状態にされ、且つ前記第２の端子に正電位が供給され、
前記第３の期間に続く第４の期間において、前記第２の端子が接地され、
前記第１の期間から前記第４の期間までが繰り返される、負電位発生回路。
【請求項２】
請求項１に記載の負電位発生回路と、
前記第１の端子を正電位にし、且つ前記第２の端子を接地した後に、前記第１の端子を接地し、且つ第１のスイッチをオン状態にし、その後に前記第１のスイッチ及び前記第２のスイッチをそれぞれオフ、オン状態にし、且つ前記第２の端子を正電位にし、さらにその後に前記第２の端子を接地する駆動信号を前記負電位発生回路に供給する制御回路と、
前記出力端子の出力電位を検知する電位検知回路とを備え、
前記電位検知回路が、検知した前記出力電位に応じた制御信号を前記制御回路に出力し、
前記制御回路が、前記制御信号に応じて前記駆動信号を出力又は停止する負電位発生装置。
【請求項３】
前記電位検知回路が、
検知した前記出力電位の絶対値が第１の値以下の場合、前記駆動信号を出力させる許可信号を前記制御回路に出力し、
前記絶対値が第２の値以上になるまで前記許可信号の出力を維持し、
前記絶対値が前記第２の値以上の場合、前記駆動信号の出力を停止させる停止信号を前記制御回路に出力し、
前記絶対値が前記第１の値以下になるまで前記停止信号の出力を維持する請求項２に記載の負電位発生装置。
【請求項４】
請求項１に記載の負電位発生回路と、
前記第１の端子を正電位にし、且つ前記第２の端子を接地した後に、前記第１の端子を接地し、且つ第１のスイッチをオン状態にし、その後に前記第１のスイッチ及び前記第２のスイッチをそれぞれオフ、オン状態にし、且つ前記第２の端子を正電位にし、さらにその後に前記第２の端子を接地する駆動信号を前記負電位発生回路に供給する制御回路と、
前記出力端子の出力電位を検知する電位検知回路とを備え、
前記電位検知回路が、検知した前記出力端子の出力電位の絶対値が所定値以下の場合に所定の信号を出力し、
前記制御回路が、前記第１の端子及び前記第２の端子に接地電位を供給し、且つ前記第１のスイッチをオフ状態にする電位及び前記第２のスイッチをオン状態にする電位を供給する前記駆動信号を出力している状態で、前記所定の信号を入力された場合、前記第１の端子に正電位を供給し、前記第２の端子に接地電位を供給し、且つ前記第１のスイッチ及び前記第２のスイッチをオフ状態にする電位を供給する駆動信号を出力する負電位発生装置。
【請求項５】
請求項１に記載の第１の負電位発生回路と、
第４のキャパシタ、該第４のキャパシタに直列に接続された強誘電体キャパシタである第５のキャパシタ、前記出力端子を接地する第６のキャパシタ、前記第４のキャパシタ及び第５のキャパシタの第２の接続ノードと前記出力端子とを接続する第３のスイッチ、及び前記第２の接続ノードを接地する第４のスイッチを備えて構成された第２の負電位発生回路と、
前記第１の端子を正電位にし、且つ前記第２の端子を接地した後に、前記第１の端子を接地し、且つ第１のスイッチをオン状態にし、その後に前記第１のスイッチ及び前記第２のスイッチをそれぞれオフ、オン状態にし、且つ前記第２の端子を正電位にし、さらにその後に前記第２の端子を接地する第１の駆動信号を前記第１の負電位発生回路に供給する第１の制御回路と、
前記第４のキャパシタの前記第２の接続ノードに対向する第３の端子を正電位にし、且つ前記第５のキャパシタの前記第２の接続ノードに対向する第４の端子を接地した後に、前記第３の端子を接地し、且つ第３のスイッチをオン状態にし、その後に前記第３のスイッチ及び前記第４のスイッチをそれぞれオフ、オン状態にし、且つ前記第４の端子を正電位にし、さらにその後に前記第４の端子を接地する第２の駆動信号を前記第２の負電位発生回路に供給する第２の制御回路と、
前記出力端子の出力電位を検知する電位検知回路とを備え、
前記第１の駆動信号の出力タイミングと前記第２の駆動信号の出力タイミングとが半周期ずれており、
前記電位検知回路が、検知した前記出力電位に応じた制御信号を前記第１の制御回路及び第２の制御回路に出力し、
前記第１の制御回路が、前記制御信号に応じて前記第１の駆動信号を出力又は停止し、
前記第２の制御回路が、前記制御信号に応じて前記第２の駆動信号を出力又は停止する負電位発生装置。
【請求項６】
前記電位検知回路が、
検知した前記出力電位の絶対値が第１の値以下の場合、前記第１の駆動信号及び前記第２の駆動信号を出力させる許可信号を前記第１の制御回路及び前記第２の制御回路に出力し、
前記絶対値が第２の値以上になるまで前記許可信号の出力を維持し、
前記絶対値が前記第２の値以上の場合、前記第１の駆動信号及び前記第２の駆動信号の出力を停止させる停止信号を前記第１の制御回路及び前記第２の制御回路に出力し、
前記絶対値が前記第１の値以下になるまで前記停止信号の出力を維持する請求項５に記載の負電位発生装置。
【請求項７】
メモリセルと、
第５のスイッチと、
該第５のスイッチを介して前記メモリセルのワード線に接続された、請求項２に記載の負電位発生装置とを備え、
前記メモリセルの待機時に、前記第５のスイッチがオン状態になる半導体装置。
【請求項８】
前記メモリセルが電界効果トランジスタとキャパシタとによって構成される請求項７に記載の半導体装置。
【請求項９】
前記メモリセルが電界効果トランジスタとフリップフロップとによって構成される請求項７に記載の半導体装置。
【請求項１０】
前記メモリセルが電界効果トランジスタと抵抗によって構成される抵抗負荷型セルである請求項７に記載の半導体装置。
【請求項１１】
請求項２に記載の負電位発生装置、
Ｎ型電界効果トランジスタ、及び
前記負電位発生装置の出力端子と前記Ｎ型電界効果トランジスタの基板とを接続する第６のスイッチを備え、
前記Ｎ型電界効果トランジスタの待機時に前記第６のスイッチがオン状態になる半導体装置。
【請求項１２】
請求項２に記載の負電位発生装置、
電界効果トランジスタによって構成されるロジック回路、
該ロジック回路と所定の電位とを接続する、前記電界効果トランジスタのしきい値電圧よりも大きいしきい値電圧を有する高しきい値のＰ型電界効果トランジスタ、及び
該高しきい値のＰ型電界効果トランジスタのゲートと前記負電位発生装置とを接続する第７のスイッチを備え、
該第７のスイッチが、前記ロジック回路の動作時にオン状態になり、前記ロジック回路の待機時にオフ状態になる半導体装置。
【請求項１３】
請求項２に記載の負電位発生装置、
電界効果トランジスタによって構成されるロジック回路、
該ロジック回路と所定の電位とを接続する、前記電界効果トランジスタのしきい値電圧よりも大きいしきい値電圧を有する高しきい値のＮ型電界効果トランジスタ、及び
該高しきい値のＮ型電界効果トランジスタのゲートと前記負電位発生装置とを接続する第８のスイッチを備え、
該第８のスイッチが、前記ロジック回路の待機時にオン状態になり、前記ロジック回路の動作時にオフ状態になる半導体装置。
【発明の詳細な説明】
技術分野
本発明は、半導体装置に係り、特に電源電圧とは異なる電位を出力する電位発生回路、電位発生装置及びこれを用いた半導体装置、並びにその駆動方法に関する。
背景技術
近年、LSIの微細化が進んでいる。MOSトランジスタにおいては、スケーリング則に従い、ゲート絶縁膜である酸化膜が極薄になっており、リーク電流の抑制や信頼性の維持、向上などの観点から電源電圧を低くしなければならない。最小ゲート長が0.13[μm]のデザインルールでは、酸化膜厚は1.5〜1.9[nm]、電源電圧は1.2〜1.5[V]である。一方、回路の高速化のためには、MOSトランジスタの高駆動力を確保しなければならず、そのためには、しきい値電圧の低下が必要である。しかし、しきい値電圧を単に低下させるだけでは、MOSトランジスタの待機時におけるリーク電流が増加するという問題が発生してしまう。
このような問題に対し、待機時にMOSトランジスタの基板電位を負電位にし、MOSトランジスタのしきい値電圧を高くすることによって、オフリーク電流を低減する方法などが検討されている。しかし、出力電圧の異なる複数の電源を用意することは、回路の集積度が低くなる、コストアップにつながる、非効率であるなどから、単一の電源を使用できることが望ましい。この問題を解決する従来技術として、電源電圧から負電圧や昇圧電圧を出力するチャージポンプ回路がある。
従来のチャージポンプ回路を用いた基板バイアス発生回路では、例えば、図12に示したようにN型MOSトランジスタ63、65のそれぞれについて、オン状態、オフ状態を交互に周期的に繰り返すことにより、出力端子67の電荷をくみ上げる。これにより、出力端子67に負電位を発生させることができる。入力端子61の電位φ'、中間ノード64の電位Vcp'、出力端子67の電位Vbb'の時間変化の様子をそれぞれ図13の(a)、(b)、(c)に示す。
図13に基づき、従来の基板バイアス発生回路の動作の説明を行う。入力端子61に、図13の(a)に示すように、電圧の振幅が電源電位(Vdd)であるパルス信号φ'を入力する。パルス信号φ'が接地電位(0)から電源電位(Vdd)に立ち上がると、中間ノード64の電位Vcp'は、チャージポンプキャパシタ62を介して、図13の(b)に示すように(-Vtn2)を初期値として上昇していく。ここで、Vtn2はN型MOSトランジスタ65のしきい値電圧である。中間ノード64の電位Vcp'は、（-Vtn2）を初期値としてVddだけ上昇する。中間ノード64の電位Vcp'が(-Vtn2+Vdd)まで上昇すると、N型MOSトランジスタ63はゲート電圧が上昇してオン状態となる。これにより、チャージポンプキャパシタ62に蓄積された電荷が徐々に放電され、中間ノード64の電位Vcp'は、N型トランジスタ63のしきい値電圧Vtn1まで降下する。パルス信号φ'が電源電位から接地電位まで立ち下がると、中間ノード64の電位Vcp'はVtn1を初期値としてVddだけ降下する。N型MOSトランジスタ65がオン状態となり、チャージポンプキャパシタ62に電荷が蓄積され、中間ノード64の電位Vcp'は(Vtn1-Vdd)を初期値として、(-Vtn2)まで上昇する。このように、N型MOSトランジスタ63がオン状態でN型MOSトランジスタ65がオフ状態である間、チャージポンプキャパシタ62に蓄積された電荷が接地端子に放電され、N型MOSトランジスタ63がオフ状態であり、且つN型MOSトランジスタ65がオン状態である間、出力端子67から流入する電荷がチャージポンプキャパシタ62に蓄積される。以上の動作が繰り返されて、出力端子67の電位Vbb'は、図13の(c)に示すように徐々に降下する。最終的に得られる電圧Vbb'は、下記の式1のように表される。
Vbb'＝-Vdd+（Vtn1+Vtn2）  …(式1)
以上のように、入力端子61にパルス信号を入力すれば、チャージポンプ回路により出力端子67に負電位が出力される。しかし、式1から分かるように、従来の基板バイアス発生回路の出力電圧の絶対値は、N型MOSトランジスタ63、65のしきい値電圧の和だけ小さくなってしまう問題がある。さらに、電力効率が約30％程度と、低いことも問題である。
発明の開示
本発明は、上記の問題を解決すべく、出力電圧に電圧降下が発生しない電位発生回路、電位発生装置及びこれを用いた半導体装置、並びにその駆動方法を提供することを目的とする。
上記目的を達成する第１の本発明に係る電位発生回路は、第１のキャパシタ、該第１のキャパシタに直列に接続された強誘電体キャパシタである第２のキャパシタ、出力端子、該出力端子を接地する第３のキャパシタ、前記第１のキャパシタ及び第２のキャパシタの接続ノードと前記出力端子とを接続する第１のスイッチ、及び前記接続ノードと接地とを接続する第２のスイッチを備え、第１の期間において、前記第１のスイッチ及び前記第２のスイッチがオフ状態にされた状態で、前記第１のキャパシタの前記接続ノードに対向する第１の端子に正電位が供給されると共に前記第２のキャパシタの前記接続ノードに対向する第２の端子が接地され、前記第１の期間に続く第２の期間において、前記第１の端子が接地され、且つ前記第１のスイッチがオン状態にされ、前記第２の期間に続く第３の期間において、前記第１のスイッチがオフ状態にされ、前記第２のスイッチがオン状態にされ、且つ前記第２の端子に正電位が供給され、前記第３の期間に続く第４の期間において、前記第２の端子が接地され、前記第１の期間から前記第４の期間までが繰り返される。
上記目的を達成する第１の本発明に係る電位発生回路の駆動方法は、上記した第１の本発明に係る電位発生回路において、前記第１の端子を正電位にし、前記第２の端子を接地し、且つ前記第１のスイッチ及び前記第２のスイッチをオフ状態にする第１の期間と、該第１の期間の後に、前記第１の端子を接地し、且つ前記第１のスイッチをオン状態にする第２の期間と、該第２の期間の後に、前記第１のスイッチをオフ状態にし、前記第２のスイッチをオン状態にし、且つ前記第２の端子を正電位にする第３の期間と、該第３の期間の後に、前記第２の端子を接地する第４の期間とを含み、前記第１の期間から前記第４の期間までを繰り返す。
上記目的を達成する第１の本発明に係る電位発生装置は、上記した第１の本発明に係る電位発生回路と、前記第１の端子を正電位にし、且つ前記第２の端子を接地した後に、前記第１の端子を接地し、且つ第１のスイッチをオン状態にし、その後に前記第１のスイッチ及び前記第２のスイッチをそれぞれオフ、オン状態にし、且つ前記第２の端子を正電位にし、さらにその後に前記第２の端子を接地する駆動信号を前記電位発生回路に供給する制御回路と、前記出力端子の出力電位を検知する電位検知回路とを備え、前記電位検知回路が、検知した前記出力電位に応じた制御信号を前記制御回路に出力し、前記制御回路が、前記制御信号に応じて前記駆動信号を出力又は停止する。
上記目的を達成する第１の本発明に係る電位発生装置の駆動方法は、上記した第１の本発明に係る電位発生回路と、該電位発生回路に駆動信号を供給する制御回路と、該制御回路に制御信号を供給する電位検知回路とを備えた電位発生装置の駆動方法であって、前記電位検知回路が、前記電位発生回路の前記出力端子の出力電位を検知する検知ステップと、前記電位検知回路が、検知した前記出力電位の絶対値が第１の値以下の場合、前記駆動信号を出力させる許可信号を前記制御回路に出力し、前記絶対値が第２の値以上になるまで前記許可信号の出力を維持する許可ステップと、前記電位検知回路が、前記絶対値が前記第２の値以上の場合、前記駆動信号の出力を停止させる停止信号を前記制御回路に出力し、前記絶対値が前記第１の値以下になるまで前記停止信号の出力を維持する禁止ステップと、前記制御回路が、前記許可信号を受信した場合、前記電位発生回路に前記駆動信号を出力する駆動ステップと、前記制御回路が、前記停止信号を受信した場合、前記電位発生回路への前記駆動信号の出力を停止する停止ステップとを含む。
上記目的を達成する第２の本発明に係る電位発生装置は、上記した第１の本発明に係る電位発生回路と、前記第１の端子を正電位にし、且つ前記第２の端子を接地した後に、前記第１の端子を接地し、且つ第１のスイッチをオン状態にし、その後に前記第１のスイッチ及び前記第２のスイッチをそれぞれオフ、オン状態にし、且つ前記第２の端子を正電位にし、さらにその後に前記第２の端子を接地する駆動信号を前記電位発生回路に供給する制御回路と、前記出力端子の出力電位を検知する電位検知回路とを備え、前記電位検知回路が、検知した前記出力端子の出力電位の絶対値が所定値以下の場合に所定の信号を出力し、前記制御回路が、前記第１の端子及び前記第２の端子に接地電位を供給し、且つ前記第１のスイッチをオフ状態にする電位及び前記第２のスイッチをオン状態にする電位を供給する前記駆動信号を出力している状態で、前記所定の信号を入力された場合、前記第１の端子に正電位を供給し、前記第２の端子に接地電位を供給し、且つ前記第１のスイッチ及び前記第２のスイッチをオフ状態にする電位を供給する駆動信号を出力する。
上記目的を達成する第３の本発明に係る電位発生装置は、上記した第１の本発明に係る電位発生回路と、第４のキャパシタ、該第４のキャパシタに直列に接続された強誘電体キャパシタである第５のキャパシタ、前記出力端子を接地する第６のキャパシタ、前記第４のキャパシタ及び第５のキャパシタの第２の接続ノードと前記出力端子とを接続する第３のスイッチ、及び前記第２の接続ノードを接地する第４のスイッチを備えて構成された第２の電位発生回路と、前記第１の端子を正電位にし、且つ前記第２の端子を接地した後に、前記第１の端子を接地し、且つ第１のスイッチをオン状態にし、その後に前記第１のスイッチ及び前記第２のスイッチをそれぞれオフ、オン状態にし、且つ前記第２の端子を正電位にし、さらにその後に前記第２の端子を接地する第１の駆動信号を前記第１の本発明に係る電位発生回路に供給する第１の制御回路と、前記第４のキャパシタの前記第２の接続ノードに対向する第３の端子を正電位にし、且つ前記第５のキャパシタの前記第２の接続ノードに対向する第４の端子を接地した後に、前記第３の端子を接地し、且つ第３のスイッチをオン状態にし、その後に前記第３のスイッチ及び前記第４のスイッチをそれぞれオフ、オン状態にし、且つ前記第４の端子を正電位にし、さらにその後に前記第４の端子を接地する第２の駆動信号を前記第２の電位発生回路に供給する第２の制御回路と、前記出力端子の出力電位を検知する電位検知回路とを備え、前記第１の駆動信号の出力タイミングと前記第２の駆動信号の出力タイミングとが半周期ずれており、前記電位検知回路が、検知した前記出力電位に応じた制御信号を前記第１の制御回路及び第２の制御回路に出力し、前記第１の制御回路が、前記制御信号に応じて前記第１の駆動信号を出力又は停止し、前記第２の制御回路が、前記制御信号に応じて前記第２の駆動信号を出力又は停止する。
上記目的を達成する第２の本発明に係る電位発生装置の駆動方法は、上記した第３の本発明に係る電位発生装置の駆動方法であって、前記電位検知回路が、前記出力端子の出力電位を検知する検知ステップと、前記電位検知回路が、検知した前記出力電位の絶対値が第１の値以下の場合、前記第１の駆動信号及び第２の駆動信号を出力させる許可信号を前記第１の制御回路及び第２の制御回路に出力し、前記絶対値が第２の値以上になるまで前記許可信号の出力を維持する許可ステップと、前記電位検知回路が、前記絶対値が前記第２の値以上の場合、前記第１の駆動信号及び第２の駆動信号の出力を停止させる停止信号を前記第１の制御回路及び第２の制御回路に出力し、前記絶対値が前記第１の値以下になるまで前記停止信号の出力を維持する禁止ステップと、前記第１の制御回路が、前記許可信号を受信した場合、前記第１の本発明に係る電位発生回路に前記第１の駆動信号を出力する第１の駆動ステップと、前記第１の制御回路が、前記停止信号を受信した場合、前記第１の本発明に係る電位発生回路への前記第１の駆動信号の出力を停止する第１の停止ステップと、前記第２の制御回路が、前記許可信号を受信した場合、前記第１の駆動信号の出力タイミングと半周期ずれたタイミングで、前記第２の電位発生回路に前記第２の駆動信号を出力する第２の駆動ステップと、前記第２の制御回路が、前記停止信号を受信した場合、前記第２の電位発生回路への前記第２の駆動信号の出力を停止する第２の停止ステップとを含む。
上記目的を達成する第１の本発明に係る半導体装置は、メモリセルと、第５のスイッチと、該第５のスイッチを介して前記メモリセルのワード線に接続された、上記した第１の本発明に係る電位発生装置とを備え、前記メモリセルの待機時に、前記第５のスイッチがオン状態になる。
上記目的を達成する第２の本発明に係る半導体装置は、上記した第１の本発明に係る電位発生装置、Ｎ型電界効果トランジスタ、及び前記電位発生装置の出力端子と前記Ｎ型電界効果トランジスタの基板とを接続する第６のスイッチを備え、前記Ｎ型電界効果トランジスタの待機時に前記第６のスイッチがオン状態になる。
上記目的を達成する第３の本発明に係る半導体装置は、上記した第１の本発明に係る電位発生装置、電界効果トランジスタによって構成されるロジック回路、該ロジック回路と所定の電位とを接続する、前記電界効果トランジスタのしきい値電圧よりも大きいしきい値電圧を有する高しきい値のＰ型電界効果トランジスタ、及び該高しきい値のＰ型電界効果トランジスタのゲートと前記電位発生装置とを接続する第７のスイッチを備え、該第７のスイッチが、前記ロジック回路の動作時にオン状態になり、前記ロジック回路の待機時にオフ状態になる。
上記目的を達成する第４の本発明に係る半導体装置は、上記した第１の本発明に係る電位発生装置、電界効果トランジスタによって構成されるロジック回路、該ロジック回路と所定の電位とを接続する、前記電界効果トランジスタのしきい値電圧よりも大きいしきい値電圧を有する高しきい値のＮ型電界効果トランジスタ、及び該高しきい値のＮ型電界効果トランジスタのゲートと前記電位発生装置とを接続する第８のスイッチを備え、該第８のスイッチが、前記ロジック回路の待機時にオン状態になり、前記ロジック回路の動作時にオフ状態になる。
上記目的を達成する第１の本発明に係る半導体装置の駆動方法は、上記した第３の本発明に係る半導体装置を駆動する方法であって、前記ロジック回路の動作時に、前記第７のスイッチをオン状態にし、前記高しきい値のＰ型電界効果トランジスタのゲートに前記電位発生装置から負電位を供給する動作ステップと、前記ロジック回路の待機時に、前記第７のスイッチをオフ状態にし、前記高しきい値のＰ型電界効果トランジスタのゲートに正電位を供給する待機ステップとを含む。
上記目的を達成する第２の本発明に係る半導体装置の駆動方法は、第４の本発明に係る半導体装置を駆動する方法であって、前記ロジック回路の待機時に、前記第８のスイッチをオン状態にし、前記高しきい値のＮ型電界効果トランジスタのゲートに前記電位発生装置から負電位を供給する待機ステップと、前記ロジック回路の動作時に、前記第８のスイッチをオフ状態にし、前記高しきい値のＮ型電界効果トランジスタのゲートに正電位を供給する動作ステップとを含む。
【図面の簡単な説明】
第１図は、本発明の第一の実施の形態に係る電位発生回路を示す回路図である。
第２図は、本発明の第一の実施の形態に係る電位発生回路の動作を説明するための図である。
第３図は、本発明の第一の実施の形態に係る電位発生回路の各端子に加える電圧の時間変化を示した図である。
第４図は、本発明の第一の実施の形態に係る電位発生回路の出力端子における電圧の時間変化を示した図である。
第５図の（ａ）、（ｂ）は、それぞれ本発明の第一の実施の形態に係る電位発生回路の出力電圧及び中間ノードの時間変化を示した図である。
第６図の（ａ）は、本発明の第二の実施の形態に係る電位発生装置の概略構成を示すブロック図であり、（ｂ）は電位発生装置の出力電位と制御回路の動作状態との関係を説明するための図である。
第７図は、本発明の第三の実施の形態に係る電位発生装置の概略構成を示すブロック図である。
第８図は、本発明の第四の実施の形態に係る半導体装置の概略構成を示す回路図である。
第９図は、本発明の第五の実施の形態に係る半導体装置の概略構成を示す回路図である。
第１０図は、本発明の第六の実施の形態に係る半導体装置の概略構成を示す回路図である。
第１１図は、本発明の第七の実施の形態に係る半導体装置の概略構成を示す回路図である。
第１２図は、従来の基板バイアス発生回路を示す回路図である。
第１３図は、従来の基板バイアス発生回路の動作を説明するための図である。
発明を実施するための最良の形態
以下、本発明に係る電位発生回路、電位発生装置及びこれを用いた半導体装置、並びにその駆動方法の実施の形態を添付図面に基づいて説明する。
（第一の実施の形態）
図１は、本発明の第一の実施の形態に係る電位発生回路を示す回路図である。本実施の形態に係る電位発生回路は、第二のスイッチであるN型MOSトランジスタ１、リセット制御端子2、強誘電体書き込み端子3、第一のキャパシタである常誘電体キャパシタ4、第二のキャパシタである強誘電体キャパシタ6、強誘電体リセット端子７、出力制御端子8、第一のスイッチであるN型MOSトランジスタ9、負荷キャパシタ10、及び出力端子11から構成されている。常誘電体キャパシタ4及び強誘電体キャパシタ6は、直列接続されて接続ノード5を形成している。また、MOSトランジスタのソース・ドレイン領域と基板との間に形成されるpn接合が、順方向にバイアスされることを回避するために、N型MOSトランジスタ1、9の基板が負の電位となるように、出力端子11に接続されている。また、図１には、電圧の供給対象が負荷抵抗12で表わされている。本明細書において、「端子」は、コネクタ、接続ピンなどの電気回路部品に限定されず、電気的接続が成され得る各々の電気回路素子の端部をも意味する。
一例として、材料がタンタル酸ストロンチウムビスマス(SrBi2Ta2O9；SBT)であり、面積が100[μm2]である強誘電体キャパシタ6と、容量値が3.2[pF]である常誘電体キャパシタ4とを使用した。また、負荷キャパシタ10の容量値は20[pF]、負荷抵抗12の抵抗値は500[ｋΩ]とした。以上のような構成の電位発生回路の動作を、以下において説明する。強誘電体キャパシタ6の電気特性に関する詳細は後述することして、ここでは省略して説明する。また、初期状態では、リセット制御端子2、強誘電体書き込み端子3、強誘電体リセット端子７、及び出力制御端子8の各電位は0[V]であり、N型MOSトランジスタ1、9はオフ状態となっている。
先ず、第一の期間において、上記した初期状態から強誘電体書き込み端子3に5[V]の正のパルス状の電圧Vwpを加える。強誘電体キャパシタ6の分極を反転させるこの第一の期間を強誘電体書き込み期間と呼ぶ。次に、第二の期間において、強誘電体書き込み端子3の電圧Vwpを強誘電体リセット端子7と同電位、即ち0[V]にする。これによって、接続ノード5には負の電位が発生する。このとき、出力制御端子8の電圧Vogとして電源電圧Vddを加え、N型MOSトランジスタ9をオン状態にすることによって、接続ノード5で保持されている電位Vcpを出力端子11に出力する。この第二の期間は、強誘電体キャパシタ6の分極反転による電位を出力している期間であり、この第二の期間を強誘電体読み出し期間と呼ぶ。また、この強誘電体読み出し期間では、出力端子11から負荷電流が接続ノード5に流入することにより、接続ノード5に正の電荷が蓄積されたり、強誘電体キャパシタ6の分極が不安定になったりするために、出力電位の絶対値が徐々に低下する。この出力低下を防ぐために、第三の期間において、強誘電体キャパシタ6の分極を逆向きに反転させ、接続ノード5に蓄積された電荷を引き出す。即ち、出力制御端子8の電圧を0[V]としてN型MOSトランジスタ9をオフ状態にすると共に、リセット制御端子2に電源電圧Vddを加え、N型MOSトランジスタ１をオン状態にして接続ノード5を接地電位にし、強誘電体リセット端子7にパルス状の正の電圧Vrpを加えることによって、強誘電体キャパシタ6の分極を強誘電体書き込み期間とは、逆向きに反転させる。これにより強誘電体キャパシタ6の分極状態をリセットする。この第三の期間を強誘電体逆反転期間と呼ぶ。最後に、第四の期間において、N型MOSトランジスタ１をオン状態にしたまま、即ち接続ノード5を接地電位に維持したまま、強誘電体リセット端子7を接地電位、即ち0[V]にする。これにより、接続ノード5に蓄積された正の電荷を引き出すことができる。この第四の期間を電荷引き出し期間と呼ぶ。
上記で説明を省略した強誘電体キャパシタ6と常誘電体キャパシタ4の直列接続回路の動作について、図2に基づき説明する。図2の（a）は、強誘電体キャパシタ6aと容量値Ccの常誘電体キャパシタ4aとが直列に接続された回路図である。強誘電体キャパシタ6aの端子7aを接地し、常誘電体キャパシタ4aの端子3aに電圧Vppを加えた場合に、強誘電体キャパシタ6aと常誘電体キャパシタ4aの各々に加わる電圧をそれぞれVf、Vcとする。即ち、
Vpp＝Vf+Vc  …(式2)
であるとする。また、強誘電体キャパシタ6aの分極現象によって誘起される電荷量をQとすれば、電荷保存則に従って強誘電体キャパシタ6aと常誘電体キャパシタ4aとの接続ノード5aの全電荷が0となるように、常誘電体キャパシタ4aの上部電極にも電荷量Qが誘起される。即ち、
Q＝Cc・Vc  …(式3)
である。式2を式3に代入すると、
Q＝Cc・（Vpp-Vf）  …(式4)
となる。一方、強誘電体キャパシタ6aの電荷量Qと電圧Vfとの関係は、図2の(b)に示すように、ヒステリシス特性を示す。図2の(b)には、式4の関係が成立している斜めの直線が、ヒステリシス曲線に重ねて表わされている。従って、図2の(b)におけるヒステリシス曲線と斜めの直線との交点が、ヒステリシス特性及び式4の関係を同時に満たす状態、即ち、図2の(a)に示した強誘電体キャパシタ6aに加わる電圧Vf及び電荷量Qを表している。
図2の(b)に示した点Aは、強誘電体キャパシタ6aの端子7aを接地し、常誘電体キャパシタ4aの端子3aに正の大きな電圧（Vpp）を加えて保持した状態における強誘電体キャパシタ6aの電荷量Q及び電圧Vfを表している。点Aの状態は、上記した強誘電体書き込み期間に対応する。また、点Bは、強誘電体キャパシタ6aの端子7aの接地を維持したまま、常誘電体キャパシタ4aの端子3aに正の大きな電圧を加えた後に電圧を0[V]に戻した状態における強誘電体キャパシタ6aの電荷量Q及び電圧Vfを表している。点Bの状態は、上記した強誘電体読み出し期間に対応する。このとき、強誘電体キャパシタ6aの両端5a,6aには、負の電圧-Vhが加わっている（図２の(b)参照）。即ち、強誘電体キャパシタ6aの端子7aが接地されているので、強誘電体キャパシタ6aと常誘電体キャパシタ4aとの接続ノード5aは、負の電位-Vhに保持される。従って、上記したように図１に示した回路図おいて、強誘電体読み出し期間にN型MOSトランジスタ9がオンされた場合、接続ノード5に発生するこの負の電位-Vhが出力端子11に出力される。また、点Cは、接続ノード5aを接地電位とし、強誘電体キャパシタ6aの端子7aに負の大きな電圧（-Vpp'）を加えて保持した状態における強誘電体キャパシタ6aの電荷量Q及び電圧Vfを表している。ここで、端子7aに加える負電圧（-Vpp'）の絶対値は、端子3aに加える正電圧（Vpp）よりも小さい値でもよい。点Cの状態は、上記した強誘電体逆反転期間に対応する。このとき、強誘電体キャパシタ6aには、点Aの状態（強誘電体書き込み期間に対応）とは逆向きの電界が発生し、強誘電体キャパシタ6aの分極方向が強誘電体書き込み期間とは逆向きに反転するため、強誘電体キャパシタ6aの分極状態をリセットすることが可能となる。また、点Dは、接続ノード5aを接地電位とし、強誘電体キャパシタ6aの端子7aに負の大きな電圧（-Vpp'）を加えた後に電圧を0[V]に戻した状態における強誘電体キャパシタ6aの電荷量Q及び電圧Vfを表している。点Dの状態は、上記した電荷引き出し期間に対応する。従って、上記したように、図１に示した回路図において、強誘電体リセット端子7を接地電位にした後に、N型MOSトランジスタ１をオン状態に保持すれば、強誘電体キャパシタ6の両端が短絡され、接続ノード5に蓄積された電荷はすべて流出する。
本実施の形態に係る電位発生回路における各端子に加える電圧及びそのタイミングに関して、図3に基づいてさらに具体的に説明する。図3において、Vwp、Vog、Vrp、Vrgは、それぞれ強誘電体書き込み端子3、出力制御端子8、強誘電体リセット端子７、リセット制御端子2の電位を表す。
(1)  強誘電体書き込み期間t1では、強誘電体書き込み端子3のみにVppの電圧を加える。一例として、Vpp=5[V]の電圧を約20[ns]の間加えると、接続ノード5には約1.8[V]の電位が発生した。しかし、この期間では出力制御端子8が0[V]でN型MOSトランジスタ9がオフ状態であるため、出力電端子11に電位は出力されない。
(2)  強誘電体読み出し期間12では、出力制御端子8のみにVddの電圧を加える。この期間において接続ノード5は、前述したように負の電位に保持される。一例としｔえ、Vdd=5[V]の電圧を約200[ns]の間加えると、接続ノード5の電位Vcpは約-0.94[V]となった。本実施の形態では、この期間、出力制御端子8であるN型MOSトランジスタ9のゲートに電源電圧5[V]を加えるため、出力端子11の出力電圧がしきい値電圧だけ低下することはない。
(3)  強誘電体逆反転期間t3では、強誘電体リセット端子7にVppの電圧を加え、リセット制御端子2にVddの電圧を加える。この期間では、強誘電体キャパシタ6は強誘電体書き込み期間t1とは逆の方向に分極反転している。
(4)  電荷引き出し期間t4では、強誘電体逆反転期間t3に引き続いてリセット制御端子2にVddの電圧を加え、強誘電体リセット端子7の電圧を0[V]に戻す。この期間では、前述したように、強誘電体キャパシタ6の両端が、N型MOSトランジスタ1によって短絡されるので、接続ノード5に蓄積された電荷が引き出される。
上記した期間t1〜t4を一周期とし、(1)から(4)までに示した動作を繰り返し行うことで、出力端子11から負の電位を連続して供給することが可能となる。
図4は、本実施の形態に係る電位発生回路の各端子の電圧を、図3に示したタイミングで制御した場合の出力端子11の電位Vbbの時間変化を示した図である。ここでは、約20[ns]の強誘電体書き込み期間t1にVpp=5[V]の電圧を加え、約200[ns]の強誘電体読み出し期間t2にVdd=5[V]の電圧を加え、約20[ns]の強誘電体逆反転期間t3にVpp=Vdd=5[V]の電圧を加え、約180[ns]の電荷引き出し期間t4にVdd=5[V]の電圧を加えた。図4から分かるように、約10[μs]経過すれば出力端子11の電位Vbbは十分に安定になり、そのときVbbは約-0.92[V]となった。また、このときの負荷電流は約1.9[μA]であった。
図5の(a)、(b)は、図4と同じ条件で、本実施の形態に係る電位発生回路の出力が安定した状態における、出力端子11の電位Vbb及び接続ノード5の電位Vcpの各々の時間変化を示した図である。図5の(a)に示すように、出力端子11の電位Vbbは、上記した強誘電体書き込み期間t1では、接続ノード5と切り離されているので、約-0.89[V]と出力低下している。しかし、強誘電体読み出し期間t2になると接続ノード5から電位が供給されるので、出力電位Vbbは約-0.95[V]に回復している。強誘電体逆反転期間t3から電荷引き出し期間t4において、電位Vbbは、約-0.95[V]から約-0.90[V]に単調に増加している。図5の(b)に示すように、強誘電体書き込み期間t1では強誘電体書き込み端子3に正のパルス状の電圧を加えているので、接続ノード5の電位Vcpは約1.8[V]になっている。強誘電体読み出し期間t2では、Vcpは約-0.94[V]の負の電位に保持されている。強誘電体逆反転期間t3では、強誘電体キャパシタ6の分極が逆向きに反転されるため、Vcpは最大約1.4[V]となっている。電荷引き出し期間t4では、強誘電体キャパシタ6の両端が短絡されるので、Vcpは0[V]となっている。即ち、出力端子11の電位Vbbは、リップル電圧が約0.06[V]であり、一周期で平均すると約-0.92[V]となった。
以上のように本発明の第一の実施の形態に係る電位発生回路は、強誘電体キャパシタ6の分極反転を利用しているため、正のパルス状の電圧を加えることで、強誘電体キャパシタ6と常誘電体キャパシタ4との接続ノード5に負の電位が発生する。また、N型MOSトランジスタ1、9のゲートには、オン状態にするために、電源電圧を加えているので、出力電圧がN型MOSトランジスタ1、9のしきい値電圧分だけ低下することはない。さらに、従来の基板バイアス発生回路では常誘電体キャパシタを用いているため、常誘電体キャパシタに常時パルス状の電圧を加えなければならないが、本実施の形態に係る電位発生回路では、強誘電体キャパシタの残留分極による電位発生を利用しているため、強誘電体キャパシタに常時パルス状の電圧を加える必要がなく、従来の基板バイアス発生回路よりも電力効率が改善される。
なお、上記においては、強誘電体キャパシタの材料としてSTBを使用する場合を説明したが、STBに限定されず、チタン酸ジルコン酸鉛(Pb(Zr0.45Ti0.55）O3;PZT)など、印加電圧と蓄積電荷の関係がヒステリシス特性を持つ材料であれば、本実施の形態に係る電位発生回路の動作特性が得られることは言うまでもない。例えば、ポリフッ化ビニリデン三フッ化エチレン共重合体(Ｐ(VDF/TrFE))などの高分子化合物でも同様の動作特性を得ることが可能である。
また、図４、５に示した安定電位に達するまでに要する時間、リップルの大きさは、負荷抵抗12及び負荷キャパシタ10の値によって変化する。従って、電位を供給する対象の電気的特性に応じて、所望の出力特性が得られるように、負荷キャパシタ10を始め電位発生回路の各部の回路定数を設計、調節することが望ましい。
（第二の実施の形態）
図6の(a)は、本発明の第二の実施の形態に係る電位発生装置の概略構成を示したブロック図である。図6の(a)に示したように、本実施の形態に係る電位発生装置は、第一の実施の形態に係る電位発生回路14と、電位発生回路14を制御する制御回路13と、電位発生回路14の出力電位を検知する検知回路15とを備えて構成されている。
本実施の形態において、制御回路13は、第一の実施の形態に関して図３に示した駆動方法で電位発生回路14を動作させる回路である。即ち、制御回路13は、動作中は、図３に示したタイミングで電位発生回路14の端子2、3、7、8（図１参照）に所定の電圧を供給する。図６における信号φは、電位発生回路14の各々の端子2、3、7、8に供給される電圧Vrg、Vwp、Vrp、Vogを表している。制御回路13は、電位検知回路15から供給される信号に応じて、動作状態を変化させる。
まず、制御回路13が、電位検知回路15から供給される信号に応じて、動作または停止する場合について説明する。第一の所定値V1、第二の所定値V2が、0＜V1＜V2の関係にあるとする。電位検知回路15は、電位発生回路14から出力される電位の絶対値｜Vbb｜を検知し、｜Vbb｜がV1以下であれば制御回路13を動作させる信号を出力し、｜Vbb｜がV2以上になるまでその状態を維持し、｜Vbb｜がV2以上になれば制御回路13を停止させる信号を出力し、V1以下になるまでその状態を維持する。
具体的には、図６の(b)に示すように、第一の所定値V1＝0.90[V]、第二の所定値V2＝0.94[V]とすると、制御回路13が動作中であって電位発生回路14から出力される電位の絶対値｜Vbb｜が0.90〜0.94[V[の間にある状態から、｜Vbb｜が上昇して｜Vbb｜≧0.94[V]の状態になった場合、電位検知回路15は制御回路13を停止させる信号を出力する。その後、｜Vbb｜が低下して｜Vbb｜≦0.90[V]になるまで、電位検知回路15はその状態を維持、即ち制御回路13を停止させる信号の出力を維持し、｜Vbb｜≦0.90[V]になれば、電位検知回路15は制御回路13を動作させる信号を出力する。そして、｜Vbb｜が上昇して｜Vbb｜≧0.94[V]になるまで、電位検知回路15はその状態を維持、即ち制御回路13を動作させる信号の出力を維持し、｜Vbb｜≧0.94[V]になれば、電位検知回路15は制御回路13を停止させる信号を出力する。
なお、電位発生装置の動作安定のため、二つの動作しきい値電圧V1、V2に0.4[V]の差を設けたが、この値は本発明の概念を何ら拘束するものではない。即ち、0.4[V]以外の値に設定してもよく、一つのしきい値を使用することもできる。例えば、電位検知回路15が、電位発生回路14から出力される電位の絶対値｜Vbb｜を検知し、所定のしきい値V3以下であれば、制御回路13を動作させる信号を出力し、しきい値V3を超えれば、制御回路13を停止させる信号を出力するようにしてもよい。
次に、制御回路13が、電位検知回路15から入力される信号に応じて、電位発生回路14に電圧を供給するタイミングを変更する場合について説明する。これは、出力端子11の電圧Vbbの絶対値｜Vbb｜が、図５に示したように、強誘電体書き込み期間t1の最後の瞬間で最小値となり、続く強誘電体読み出し期間t2に入った直後に最大値となることから、絶対値｜Vbb｜を観測し、この最小値、最大値の幅（リップル）が小さくなるように、制御回路13が電位発生回路14に電圧を供給するタイミングを調節するものである。即ち、電位検知回路15は、電位発生回路14から出力される電位の絶対値｜Vbb｜を検知し、｜Vbb｜が所定の値V4以下になれば、制御回路13に対して電荷引き出し期間t4を終了して強誘電体書き込み期間t1を開始させる信号を出力する。
具体的に、図５を一例にして説明すれば、Vbbが強誘電体書き込み期間t1の開始時点で約-0.90[V]、終了直前で約-0.89[V]となっていることから、電位検知回路15は、電位発生回路14から出力される電位の絶対値｜Vbb｜を検知し、｜Vbb｜が所定の値V4以下、例えばV4=0.91[V]以下になれば、制御回路13に対して電荷引き出し期間t4を終了して強誘電体書き込み期間t1を開始させる信号を出力する。これを受けて、制御回路13が強誘電体書き込み期間t1に対応する出力信号を電位発生回路14に供給し、所定の時間t1の後に強誘電体読み出し期間t2に移行すれば、Vbbは図５の(a)に示したように約-0.89[V]まで上昇せずに、例えば約-0.90[V]までで上昇を停止して約-0.95[V]まで減少する。これによって、リップルは、約0.6[V]（＝0.95-0.89）から、約0.5[V]（＝0.95-0.90）に減少する。ここで、必ず電荷引き出し期間t4を経過することを条件として、即ち電荷引き出し期間t4を経ずに強誘電体逆反転期間t3から強誘電体書き込み期間t1期間に移行することがないように、V4の値を決定すればよい。
以上のように、電位検知回路15を設け、電位検知回路15からの信号に応じて制御回路13が電位発生回路14を制御する状態を変化させることによって、出力電位Vbbを安定させるとともに、回路の消費電力を抑えることが可能となる。
（第三の実施の形態）
図７は、本発明の第三の実施の形態に係る電位発生装置の概略構成を示すブロック図である。本実施の形態に係る電位発生装置は、第一の制御回路16、第一の電位発生回路17、第一の電位検知回路18、第二の制御回路19、第二の電位発生回路20及び第二の電位検知回路21を備えて構成されている。ここで、第一の制御回路16、第一の電位発生回路17及び第一の電位検知回路18、並びに第二の制御回路19、第二の電位発生回路20及び第二の電位検知回路21は、それぞれ上記した第二の実施の形態と同様の回路構成であり、同様の動作を行う。また、第一の制御回路16が第一の電位発生回路17の各端子に各々の電圧（φ1で表わす）を供給するタイミングと、第二の制御回路19が第二の電位発生回路20の各端子に各々の電圧（φ2で表わす）を供給するタイミングとは、図３に示したt1〜t4を１周期として、半周期ずれている。
例えば、前半の半周期中に、第一の制御回路16が第一の電位発生回路17に対して、強誘電体読み出し期間t2に該当する電圧供給を行い、後半の半周期中には、第二の制御回路19が第二の電位発生回路20に対して、強誘電体読み出し期間t2に該当する電圧供給を行う。この場合、前半の半周期中は、第二の電位発生回路20が強誘電体読み出し期間t2に該当する状態にならず、N型MOSトランジスタ9（図１参照）がオフ状態であり、第二の電位発生回路20は出力端子から開放されている。また、後半の半周期中は、第一の電位発生回路17が強誘電体読み出し期間t2に該当する状態にならず、N型MOSトランジスタ9（図１参照）がオフ状態であり、第一の電位発生回路17は出力端子から開放されている。従って、前半の半周期中には、第一の電位発生回路17のみが強誘電体読み出し期間t2に該当する状態となって出力端子に電位を供給し、後半の半周期中には、第二の電位発生回路20のみが強誘電体読み出し期間t2に該当する状態となって出力端子に電位を供給する。
これにより、第二の実施の形態に係る電位発生装置は、１周期中で１回だけ強誘電体読み出し期間t2になり、接続端子から電位を供給するが、本実施の形態に係る電位発生装置は、１周期中で２回強誘電体読み出し期間t2になり、接続端子から電位を供給することができ、第二の実施の形態に係る電位発生装置に比べて電位発生回路17、20の出力端子から電位が供給される期間が長いため、出力電圧Vbbのリップルが小さくなる。また、二つの電位発生回路17、20により電位を供給するため、負荷電流も大きくすることが可能となる。
以上のように、本実施の形態に係る電位発生装置によれば、第二の実施の形態の回路を二つ設け、その動作周期を半周期だけずらすことによって出力電位のリップルを抑え、負荷電流を大きくすることが可能となった。例えば、第一の電位発生回路17及び第二の電位発生回路20の各々が備えている負荷キャパシタの容量値を、図１の負荷キャパシタ10の容量値の１／２になる様に設定し、第一の電位発生回路17及び第二の電位発生回路20の動作周期を半周期だけずらすことによって、図４に示したグラフと同様の時定数で安定化し、且つ図４に示したリップルよりもリップルが小さい出力電圧を得ることができた。
上記した本実施の形態では、二つの電位検知回路18、21を備えている場合を説明したが、一つの電位検出回路を備え、電位検出回路からの出力信号を二つの制御回路16、19の各々に入力するようにしてもよい。
（第四の実施の形態）
図８は、本発明の第四の実施の形態に係る半導体装置の概略構成を示すブロック図である。本実施の形態に係る半導体装置は、DRAM(Dynamic Random Access Memory)メモリセル、第二の実施の形態に係る電位発生装置22、及び第三のスイッチ23を備えて構成されている。また、各メモリセルは、MOSトランジスタ25及びキャパシタ26から構成されており、ビット線(BL)24及びワード線(WL)27に接続されている。
DRAMは、記憶データの損失、即ちリーク電流によるキャパシタ26の電荷損失を補うために、ある一定時間毎にリフレッシュされる必要があり、このために電力消費が増大する。本実施の形態に係る半導体装置の特徴は、待機時にDRAMのワード線27を負の電位にすることによって、メモリセルを構成するMOSトランジスタ25のサブスレッショルド領域におけるキャパシタ26から接地電位へのリーク電流を低減することができ、これによってDRAMの低消費電力化が実現できることである。
図８に示したように、各モード線27では、スイッチ23を介して電位発生装置22が接続されている。本実施の形態に係る半導体装置では、メモリセルの動作時に、スイッチ23をオフ状態にしてワード線27と電位発生装置22とを切り離し、メモリセルの待機時に、スイッチ23をオン状態にしてワード線27と電位発生装置22とを接続させる。これにより、待機時に各メモリセルのMOSトランジスタ25のゲートに、電位発生装置22から負の電位が供給されることになり、待機時におけるキャパシタ26から接地電位へのリーク電流を低減することができる。また、このリーク電流の低減により、DRAMのリフレッシュサイクルを長くすることができるようになる。このため、従来のDRAM回路よりも低消費電力化が可能となる。また、メモリセルのキャパシタ26に蓄積されている電荷による電位を読み出す際のセンスアンプにおいてもリーク電流が減少するため、マージンが広がりDRAM回路の信頼性が向上する。
以上のように、本実施の形態に係る半導体装置によれば、待機時にメモリセルのワード線27に第二の実施の形態に係る電位発生装置22の出力を加えることによって、待機時におけるメモリセルのリーク電流を低減することができ、低消費電力化が可能となった。
なお、本実施の形態では、省面積のため第二の実施の形態に係る電位発生装置を用いているが、第三の実施の形態に係る電位発生装置を使用してもよい。また、メモリセルのキャパシタの材料として強誘電体を用いてもよく、さらに、メモリセルのアクセスにトランスファーゲートを有する半導体装置であれば、電界効果トランジスタと抵抗によって構成されるメモリセルなどを使用しても、本実施の形態に係る半導体装置と同様の効果が得られることは言うまでもない。
（第五の実施の形態）
図９は、本発明の第五の実施の形態に係る半導体記憶装置の概略構成を示すブロック図である。本実施の形態に係る半導体装置は、SRAM(Static Random Access Memory)メモリセル、第二の実施の形態に係る電位発生装置31、及び第四のスイッチ32を備えて構成されている。また、各SRAMメモリセルは、二個のトランスファーゲート34、34a及び二個のフリップフロップ35、35aから構成されており、ビット線(BL)33及びワード線(WL)36に接続されている。
本実施の形態に係る半導体装置の特徴は、SRAMのトランスファーゲートのゲートに接続されているワード線36を負の電位にすることによって、メモリセルのトランスファーゲート34、34aのサブスレッショルド領域におけるメモリセルのフリップフロップ35、35aから接地電位へのリーク電流を低減することができ、これによって従来のSRAM回路よりも低消費電力化が可能となることである。
図９に示したように、各ワード線36には、スイッチ32を介して電位発生装置31が接続されている。本実施の形態に係る半導体装置では、メモリセルの動作時に、スイッチ32をオフ状態にしてワード線36と電位発生装置31とを切り離し、メモリセルの待機時に、スイッチ32をオン状態にしてワード線36と電位発生装置31とを接続させる。これにより、待機時に各メモリセルのトランスファーゲートのゲートに電位発生装置31から負の電位が加わることになり、待機時におけるメモリセルのリーク電流を低減することができ、低消費電力化が可能となった。
以上のように、本実施の形態に係る半導体装置によれば、待機時にメモリセルのワード線36に第二の実施の形態に係る電位発生装置31の出力を加えることによって、待機時におけるメモリセルのリーク電流を低減することができ、低消費電力化が可能となる。
なお、本実施の形態では、省面積のため第二の実施の形態に係る電位発生装置を用いているが、第三の実施の形態に係る電位発生装置を使用してもよい。また、SRAMメモリセルは、図９に示したフリップフロップによる構成に限らず、抵抗を使用した抵抗負荷型セルであってもよい。
（第六の実施の形態）
図10は、本発明の第六の実施の形態に係る半導体装置の概略構成を示すブロック図である。本実施の形態に係る半導体装置は、P型電界効果トランジスタであるP型MOSトランジスタ41、N型電界効果トランジスタであるN型MOSトランジスタ42、第五のスイッチ43、及び第三の実施の形態に係る電位発生装置44を備えて構成されている。P型MOSトランジスタ41及びN型MOSトランジスタ42は、直列に接続されてインバータを構成している。ここで、N型MOSトランジスタ42は、基板電位を変化させることによってN型MOSトランジスタのしきい値電圧を可変することができるVTCMOS(Variable Threshold CMOS)である。また、N型MOSトランジスタ42の基板には、第五のスイッチ43を介して第三の実施の形態に係る電位発生装置44が接続されている。
待機時にN型MOSトランジスタ42のしきい値電圧を大きくすることで、N型MOSトランジスタ42のサブスレッショルド領域における電源電位Vddから接地電位Vssへのリーク電流を低減することが可能であるが、そのためには、N型MOSトランジスタ42の基板を負電位にする必要がある。本実施の形態に係る半導体装置では、インバータ回路の待機時に、スイッチ43をオン状態にしてN型MOSトランジスタ42の基板に電位発生装置44から負の電位を供給し、インバータ回路の動作時に、スイッチ43をオフ状態にしてN型MOSトランジスタ42の基板に接地電位Vssを供給する。これにより、インバータ回路の待機時には、N型MOSトランジスタ42のしきい値電圧が大きくなり、リーク電流を低減することができ、インバータ回路の動作時には、駆動電流を高くすることができる。
以上のように、待機時にN型MOSトランジスタ42の基板に第三の実施の形態に係る電位発生回路44の出力を供給することで、従来のVTCMOSに比べ、待機時におけるリーク電流を低減することが可能となる。また、動作時にN型MOSトランジスタのしきい値は待機時に比べ小さくなるため、駆動電流を高くすることが可能となる。
なお、本実施の形態では、第三の実施の形態に係る電位発生装置を用いているが、第二の実施の形態に係る電位発生装置を使用してもよく、その場合にも同様の効果を得ることができる。また、本実施の形態ではインバータ回路を構成する場合について説明したが、インバータ回路に限定されず、VTCMOSを使用した回路であればよい。
（第七の実施の形態）
図11は、本発明の第七の実施の形態に係る半導体装置の概略構成を示すブロック図である。本実施の形態に係る半導体装置は、第一の電位発生装置51と、第六のスイッチ52と、高しきい値P型MOSトランジスタ53と、高しきい値N型MOSトランジスタ56と、第七のスイッチ57と、第二の電位発生装置58と、ロジック回路を構成している低しきい値P型MOSトランジスタ54及び低しきい値N型MOSトランジスタ55とを備えて構成されている。ここで、電位発生装置51、58は、何れも図7に示した第三の実施の形態に係る電位発生装置である。高しきい値P型MOSトランジスタ53及び高しきい値N型MOSトランジスタ56の各々のゲートに正の電位を供給するためのゲート制御ラインは省略している。
本実施の形態に係る半導体装置では、駆動電流を大きくするために、ロジック回路にはしきい値電圧が低いMOSトランジスタである低しきい値MOSトランジスタ54、55を用い、リーク電流が問題となる個所、即ち、ロジック回路と電源電位Vddとの間、及びロジック回路と接地電位Vssとの間には、しきい値電圧が高いMOSトランジスタである高しきい値MOSトランジスタ53、56を用いている。このように、異なるしきい値電圧のMOSトランジスタを用いた回路は、MTCMOS(Multi Threshold CMOS)と呼ばれている。
本実施の形態に係る半導体装置は、ロジック回路の動作時に、第七のスイッチ57をオフ状態にして高しきい値N型MOSトランジスタ56のゲートにゲート制御ライン（図示せず）から正の電位を供給し、且つ第六のスイッチ52をオン状態にして第一の電位発生装置51を高しきい値P型MOSトランジスタ53のゲートに接続し、負の電位を供給する。これによって、回路動作時の駆動電流を増大させることができる。即ち、従来のMTCMOSよりも、回路動作時における駆動電流を大きくすることが可能となる。
また、ロジック回路の待機時には、第六のスイッチ52をオフ状態にして高しきい値P型MOSトランジスタ53のゲートにゲート制御ライン（図示せず）から正の電位を供給し、且つ第七のスイッチ57をオン状態にして第二の電位発生装置58を高しきい値N型MOSトランジスタ56のゲートに接続し、負の電位を供給する。これによって、高しきい値N型MOSトランジスタ56のサブスレッショルド領域における電源電位Vddから接地電位Vssへのリーク電流を低減させることができる。即ち、従来のMTCMOSよりも、回路待機時におけるリーク電流を小さくすることができる。
以上のように、高しきい値MOSトランジスタのゲートに負の電位を供給することで、回路動作時の駆動電流を大きくし、回路待機時のリーク電流を低減することが可能となる。
また、ロジック回路は、図11に示した低しきい値MOSトランジスタ54、55で構成される回路に限定されるものではなく、ロジック回路を構成するMOSトランジスタよりも高いしきい値電圧のMOSトランジスタを介してロジック回路に所定の電位（電源電位、接地電位など）を供給する構成の回路であればよい。即ち、ロジック回路に所定の電位を供給する高しきい値のP型MOSトランジスタに対しては、ロジック回路の動作時に電位発生装置から負の電位を供給し、ロジック回路に所定の電位を供給する高しきい値のN型MOSトランジスタに対しては、待機時に電位発生装置から負の電位を供給するように構成されていればよい。
産業上の利用の可能性
本発明によれば、従来のチャージポンプ回路を用いた基板バイアス発生回路において問題となっていた、N型MOSトランジスタのしきい値電圧による出力電位の電圧降下が発生せず、電力効率の高い電位発生回路、電位発生装置、及びその駆動方法を実現することができる。また、これらを半導体装置に適用することによって、リーク電流が小さく低消費電力の半導体装置や、駆動電流の大きい半導体装置を提供することができる。
【図１】
0003740577.tif 000002
【図２】
0003740577.tif 000003
【図３】
0003740577.tif 000004
【図４】
0003740577.tif 000005
【図５】
0003740577.tif 000006
【図６】
0003740577.tif 000007
【図７】
0003740577.tif 000008
【図８】
0003740577.tif 000009
【図９】
0003740577.tif 000010
【図１０】
0003740577.tif 000011
【図１１】
0003740577.tif 000012
【図１２】
0003740577.tif 000013
【図１３】
0003740577.tif 000014