(57)【特許請求の範囲】
【請求項１】
ｐ型半導体層とｉ型半導体層とｎ型半導体層とが積層されたｐｉｎ構造の半導体層を有する光起電力素子において、前記ｉ型半導体層が非単結晶半導体からなり、該ｉ型半導体層のＸ線回折法及びＳｈｅｒｒｅｒの式により求めた結晶粒の平均粒径分布が膜厚と垂直な面方向で不均一であることを特徴とする光起電力素子。
【請求項２】
前記ｉ型半導体層内に存在する結晶粒の平均粒径分布が膜厚方向で不均一となっていることを特徴とする請求項１記載の光起電力素子。
【請求項３】
前記ｉ型半導体層の前記ｐ型半導体層及び／又はｎ型半導体層との界面近傍領域における結晶粒の平均粒径が、該ｉ型半導体層のそれ以外の領域における結晶粒の平均粒径よりも大きいことを特徴とする請求項１記載の光起電力素子。
【請求項４】
前記ｉ型半導体層内に存在する結晶粒の平均粒径分布が膜厚方向で周期的に変化していることを特徴とする請求項１記載の光起電力素子。
【請求項５】
前記ｉ型半導体層の最大平均粒径領域の水素含有量が該ｉ型半導体層のそれ以外の領域における水素含有量よりも小さいことを特徴とする請求項１記載の光起電力素子。
【請求項６】
前記ｉ型半導体層内の最大平均粒径領域の水素含有量が１０％以下であり、前記該ｉ型半導体層のそれ以外の領域における水素含有量が３〜２０％であることを特徴とする請求項５記載の光起電力素子。
【請求項７】
前記ｉ型半導体層内の最大平均粒径に対する最小平均粒径の比が０．９以下である請求項１記載の光起電力素子。
【請求項８】
前記非単結晶半導体は、最小平均粒径が２０Å〜１μｍの微結晶半導体、及び、最大平均粒径が５０Å〜１０ｍｍの微結晶半導体又は多結晶半導体、から構成されていることを特徴とする請求項１記載の光起電力素子。
【請求項９】
前記非単結晶半導体が非単結晶シリコンからなることを特徴とする請求項１記載の光起電力素子。
【請求項１０】
前記ｉ型半導体層内の前記ｎ型半導体との界面近傍領域のドーパント濃度が２×１０１７ｃｍ−３以下であることを特徴とする請求項１記載の光起電力素子。
【請求項１１】
前記ｐ型半導体層及び／又はｎ型半導体層が微結晶半導体を有することを特徴とする請求項１記載の光起電力素子。
【請求項１２】
前記ｉ型半導体層内の前記ｐ型半導体層及び／又はｎ型半導体層との間にアモルファス半導体からなる半導体層を有することを特徴とする請求項１記載の光起電力素子。
【請求項１３】
前記ｉ型半導体層は、周波数５０〜２４５０ＭＨｚ、圧力０．００１〜０．５Ｔｏｒｒ、投入電力密度０．００１〜０．５Ｗ／ｃｍ３の条件で高周波プラズマＣＶＤ法により形成されることを特徴とする請求項１記載の光起電力素子。
【請求項１４】
ｐ型半導体層とｉ型半導体層とｎ型半導体層とが積層されたｐｉｎ構造の半導体層を有する光電変換素子において、前記ｉ型半導体層が非単結晶半導体からなり、該ｉ型半導体層のＸ線回折法及びＳｈｅｒｒｅｒの式により求めた結晶粒の平均粒径分布が膜厚と垂直な面方向で不均一であることを特徴とする光電変換素子。
【請求項１５】
前記ｉ型半導体層内に存在する結晶粒の平均粒径分布が膜厚方向で不均一となっていることを特徴とする請求項１４記載の光電変換素子。
【請求項１６】
前記ｉ型半導体層の前記ｐ型半導体層及び／又はｎ型半導体層との界面近傍領域における結晶粒の平均粒径が、該ｉ型半導体層のそれ以外の領域における結晶粒の平均粒径よりも大きいことを特徴とする請求項１４記載の光電変換素子。
【請求項１７】
前記ｉ型半導体層内に存在する結晶粒の平均粒径分布が膜厚方向で周期的に変化していることを特徴とする請求項１４記載の光電変換素子。
【請求項１８】
前記ｉ型半導体層の最大平均粒径領域の水素含有量が該ｉ型半導体層のそれ以外の領域における水素含有量よりも小さいことを特徴とする請求項１４記載の光電変換素子。
【請求項１９】
前記ｉ型半導体層内の最大平均粒径領域の水素含有量が１０％以下であり、前記該ｉ型半導体層のそれ以外の領域における水素含有量が３〜２０％であることを特徴とする請求項１４記載の光電変換素子。
【請求項２０】
前記ｉ型半導体層内の最大平均粒径に対する最小平均粒径の比が０．９以下である請求項１５記載の光電変換素子。
【請求項２１】
前記非単結晶半導体は、最小平均粒径が２０Å〜１μｍの微結晶半導体、及び、最大平均粒径が５０Å〜１０ｍｍの微結晶半導体又は多結晶半導体、から構成されていることを特徴とする請求項１４記載の光電変換素子。
【請求項２２】
前記非単結晶半導体が非単結晶シリコンからなることを特徴とする請求項１４記載の光電変換素子。
【請求項２３】
前記ｉ型半導体層内の前記ｎ型半導体層との界面近傍領域のドーパント濃度が２×１０１７ｃｍ−３以下であることを特徴とする請求項１４記載の光電変換素子。
【請求項２４】
前記ｐ型半導体層及び／又はｎ型半導体層が微結晶半導体を有することを特徴とする請求項１４記載の光電変換素子。
【請求項２５】
前記ｉ型半導体層内の前記ｐ型半導体層及び／又はｎ型半導体層との間にアモルファス半導体からなる半導体層を有することを特徴とする請求項１４記載の光電変換素子。
【請求項２６】
前記ｉ型半導体層は、周波数５０〜２４５０ＭＨｚ、圧力０．００１〜０．５Ｔｏｒｒ、投入電力密度０．００１〜０．５Ｗ／ｃｍ３の条件で高周波プラズマＣＶＤ法により形成されることを特徴とする請求項１４記載の光電変換素子。
【請求項２７】
ｐ型半導体層とｉ型半導体層とｎ型半導体層とが積層されたｐｉｎ構造の半導体層を有する光起電力素子の製造方法において、前記ｉ型半導体層を周波数５０〜２４５０ＭＨｚ、圧力０．００１〜０．５Ｔｏｒｒ、投入電力密度０．００１〜０．５Ｗ／ｃｍ３の条件で高周波プラズマＣＶＤ法によりＸ線回折法及びＳｈｅｒｒｅｒの式により求めた結晶粒の平均粒径分布が膜厚と垂直な面方向で不均一に形成することを特徴とする光起電力素子の製造方法。
【請求項２８】
前記ｉ型半導体層形成時に、前記条件の少なくとも一つを変化させることにより前記ｉ型半導体層内の結晶粒の平均粒径分布が膜厚と垂直な面方向で不均一とする請求項２７記載の光起電力素子の製造方法。
【請求項２９】
ｐ型半導体層とｉ型半導体層とｎ型半導体層とが積層されたｐｉｎ構造の半導体層を有する光電変換素子の製造方法において、前記ｉ型半導体層を、周波数５０〜２４５０ＭＨｚ、圧力０．００１〜０．５Ｔｏｒｒ、投入電力密度０．００１〜０．５Ｗ／ｃｍ３の条件で高周波プラズマＣＶＤ法によりＸ線回折法及びＳｈｅｒｒｅｒの式により求めた結晶粒の平均粒径分布が膜厚と垂直な面方向で不均一に形成することを特徴とする光電変換素子の製造方法。
【請求項３０】
前記ｉ型半導体層形成時に、前記条件の少なくとも一つを変化させることにより前記ｉ型半導体層内の結晶粒の平均粒径分布が膜厚と垂直な面方向で不均一とする請求項２９記載の光電変換素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、非晶質シリコン、微結晶シリコン、多結晶シリコン等の非単結晶シリコンを有するｐｉｎ型光起電力素子、光電変換素子及びそれらの製造方法に関する。
【０００２】
【従来の技術】
非晶質シリコン系膜等を用いたｐｉｎ型太陽電池等の光起電力素子や、光センサーなどの光電変換素子の作製には、従来より、１３．５６ＭＨｚに代表される高周波（ＲＦ）を利用したプラズマＣＶＤ法が広く知られている。しかしながら、１３．５６ＭＨｚの高周波を用いたプラズマＣＶＤ法では、薄膜形成速度を大きくするにつれ、形成膜の品質が急激に低下する傾向が確認されており、量産時のスループットを向上させにくいという欠点があった。
【０００３】
そこで、薄膜形成速度を比較的大きくしても、比較的良質の薄膜を形成出来るものとして、２．４５ＧＨｚに代表されるマイクロ波（ＭＷ）をもちいたプラズマＣＶＤ法が知られている。例えばｉ型半導体層をマイクロ波プラズマＣＶＤ法で形成した例として、“マイクロ波プラズマＣＶＤ法によるａ−Ｓｉ太陽電池”東和文、渡辺猛志、嶋田寿一第５０回応用物理学会学術講演会予稿集ｐｐ．５６６等が挙げられる。
【０００４】
非晶質シリコン系薄膜を用いた薄膜光起電力素子は、一般的にはｐｉｎ接合構造を有しており光電変換は主にｉ型半導体層で行われる。図１はｐｉｎ型光起電力素子の一例を示す模式図である。基板１０１、ｎ型半導体層（またはｐ型半導体層）１０２、ｉ型半導体層１０３、ｐ型半導体層（またはｎ型半導体層）１０４、透明電極１０５、および集電電極１０６等からこの光起電力素子は構成されている。
【０００５】
接合特性を改善するためにｐ型半導体層やｎ型半導体層を微結晶する試みは、これまで数多くなされてきた。例えば、特開昭５７−１８７９７１には、ｉ型半導体層が非晶質シリコンからなり、ｐ型半導体層及びｎ型半導体層のうち少なくとも光の入射する側にある層を平均粒径１００Å以下の微結晶シリコンとすることにより出力電流及び出力電圧の向上を図る方法が開示されている。
【０００６】
しかしながら、ｉ型半導体層に非晶質シリコンをもちいたｐｉｎ型太陽電池では、光照射時にｉ型半導体層の欠陥密度が増加し、光電変換率の低下を引き起こす現象（所謂Ｓｔａｅｂｌｅｒ−Ｗｒｏｎｓｋｉ効果）が起こる場合があり、実用上、大きな問題となっていた。
【０００７】
近年、非晶質シリコン系薄膜起電力素子の光電変換層にｉ型の微結晶シリコンを用いる試みがなされている。ｉ型半導体層に微結晶シリコン膜を用いたｐｉｎ型太陽電池は、光劣化を伴わないという大きな利点を有する。例えば、Ｎｅｕｆｃｈａｔｅｌ大のＳｈａｈらのグループは、２５ｔｈ  ＩＥＥＥ  ＰＶ  Ｓｐｅｃｉａｌｉｓｔｓ  Ｃｏｎｆｅｒｅｎｃｅ，Ｗａｓｈｉｎｇｔｏｎ，Ｍａｙ  １３−１７，１９９６において、ｐ型半導体層、ｉ型半導体層、ｎ型半導体層の全層に微結晶シリコンを用いて作製した光電変換効率７．７％の光劣化を伴わないｐｉｎ型微結晶シリコン太陽電池を報告している。同グループが採用した微結晶シリコンｉ型半導体層の形成方法は、基本的には、従来の高周波プラズマＣＶＤ法によるものと同じだが、プラズマの形成周波数として、１１０ＭＨｚのＶＨＦ帯周波数を採用している。
【０００８】
しかしながら、Ｎｅｕｆｃｈａｔｅｌ大のＳｈａｈらのグループの報告によると、微結晶シリコンｉ型半導体層の堆積速度は１．２Å／ｓで、その厚さは３．６μｍであった。簡単な計算によって、微結晶シリコンｉ型半導体層の形成には、８時間以上もの長時間を要することが分かる。変換効率が比較的高く、また、光劣化がないとはいえ、スループットは非常に小であり、結果的に低コスト化を図るのが困難となってしまう。
【０００９】
微結晶シリコンをｉ型半導体層に用いたｐｉｎ太陽電池の量産を現実的なものとするためには、微結晶シリコンｉ型半導体層の形成速度を飛躍的に向上させることが、必須であるといえる。しかし、概して、非晶質シリコンや微結晶シリコンの形成速度を単純に大きくすると、形成膜最表面での格子緩和が阻害され、形成膜の品質は低下する傾向があることが、これまでの多くの研究により明らかにされている。
【００１０】
基体温度を上昇させることによって格子緩和を促進させることは可能であるが、この場合、ｉ型半導体層に先立って形成したｎ型半導体層（あるいはｐ型半導体層）からのリン（あるいはボロン）といったドーパントの拡散が顕著となってｉ型半導体層の品質を損ない、結果的に作成した太陽電池の特性も低下させてしまうおそれがあった。高周波プラズマＣＶＤ法によって形成したｉ型微結晶シリコンは内因的に弱いｎ型であるといわれており、とりわけ、リンなどのｎ型ドーパントのｉ型微結晶シリコンへの拡散は抑制することが好ましい場合が多い。
【００１１】
また、微結晶は非晶質シリコンに比べ光安定性に優れるため有望視されているが、従来のままでは欠陥が多いという問題点があった。
【００１２】
【発明が解決しようとする課題】
そこで、本発明は、こうした問題を解決する光起電力素子、光電変換素子、及びそれらの製造方法を提供することを目的とする。
【００１３】
即ち、本発明は、半導体層の形成速度を数〜数＋Å／ｓと高速にしても、電気的、光学的特性に優れたｉ型非単結晶シリコン層の形成、特にｉ型微結晶シリコン層の形成が可能である素子及び方法を提供することを目的としている。
【００１４】
また、本発明は、ｉ型非単結晶シリコン層形成時間、特にｉ型微結晶シリコン層形成時間の短縮を図ることでｎ型半導体層あるいはｐ型半導体層からのリンやボロンといったドーパントの拡散による悪影響を抑制することを目的としている。
【００１５】
さらに、本発明は、積層構造光起電力素子のｉ型半導体層に微結晶シリコンを適用し、短絡光電流、開放端電圧を改善しながら、光劣化を小さくして、光起電力素子の変換効率の向上、および生産性を高めることを目的としている。
【００１６】
なお、本発明において、ｉ型半導体層とは、実質的に真性な半導体層をいう。即ち、微量の不純物が混じることによって完全な真性半導体層でなくなってしまっているものも含む。
【００１７】
【課題を解決するための手段】
そこで、本発明は、ｐ型半導体層とｉ型半導体層とｎ型半導体層とが積層されたｐｉｎ構造の半導体層を有する光起電力素子において、前記ｉ型半導体層が非単結晶半導体からなり、該ｉ型半導体層のＸ線回折法及びＳｈｅｒｒｅｒの式により求めた結晶粒の平均粒径分布が膜厚と垂直な面方向で不均一であることを特徴とする光起電力素子及び光電変換素子を提供する。
【００１８】
また、本発明は、ｐ型半導体層とｉ型半導体層とｎ型半導体層とが積層されたｐｉｎ構造の半導体層を有する光起電力素子の製造方法において、前記ｉ型半導体層を周波数５０〜２４５０ＭＨｚ、圧力０．００１〜０．５Ｔｏｒｒ、投入電力密度０．００１〜０．５Ｗ／ｃｍ3 の条件で高周波プラズマＣＶＤ法により形成することを特徴とする光電変換素子の製造方法及び光電変換素子の製造方法を提供する。
【００１９】
特に、前記形成条件を成膜時に変化させることにより、ｉ型半導体層内の結晶粒の平均粒径分布が膜厚と垂直な面方向で不均一とする製造方法を提供する。
【００２０】
【発明の実施の形態】
以下、本発明の好適な実施態様について説明する。
【００２１】
まず、本発明にかかる光起電力素子の構成の一例を図１を用いて説明する。この光起電力素子は、基板１０１、ｎ型半導体層（又はｐ型半導体層）１０２、ｉ型半導体層１０３、ｐ型半導体層（又はｎ型半導体層）１０４、透明電極１０５、及び集電電極１０６から構成される。また、基板１０１上に金属層（裏面電極層）、透明導電層を順に設け、その上にｎ型半導体層（又はｐ型半導体層）１０２を設けた構成にしてもよい。
【００２２】
以下、本発明の光起電力素子の各層について順に説明する。
【００２３】
（基板）
基板１０１の材料としては、金属、樹脂、ガラス、セラミクス、半導体バルク等の導電性材料、絶縁性材料が必要に応じて用いられる。その表面は平滑であってもよいが、山の高さが０．１〜１．０μｍの微細な凹凸を有していても良い。基板１０１として導電性基板などの不透明基板を用いる場合は、基板と反対側から光が入射するようにする。基板１０１として透明基板を用いて基板側から光が入射する構成としてもよい。
【００２４】
基板１０１の形状としては、シート状、長尺状のシートを円筒状に巻き付けたロール状、あるいは円筒体等が望ましい。
【００２５】
導電性材料としては、メッキ鋼板、ＮｉＣｒ、ステンレス、Ａｌ、Ｃｒ、Ｍｏ、Ａｕ、Ｎｂ、Ｔａ、Ｖ、Ｔｉ、Ｐｔ、Ｐｂ、Ｓｎ等の金属又はこれらの合金が好適に用いられる。
【００２６】
絶縁性材料としては、ポリエステル、ポリエチレン、ポリカーボネート、セルロースアセテート、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリスチレン、ポリアミド等の合成樹脂、又は、ガラス、セラミクス、紙等が挙げられる。
【００２７】
基板１０１の厚さは適宜決定することができるが、光起電力素子を成型する上で柔軟性が要求される場合には薄くすることが出来る。但し、機械的強度を高めるために１０μｍ以上とすることが好ましい。
【００２８】
基板１０１の表面に凹凸を設ける（テクスチャー化する）には、例えば、化学エッチングまたは切削加工により鋭角を持ったジグザク状に基板表面を加工する。具体的には、化学研磨法、電解研磨法、等の化学的表面加工法、又はダイヤモンド、カーボランダム、アランダム、等の機械的研磨法により、凹凸を制御しながら基板表面を加工し、その後、エッチングすることにより多重凸面上の尖端をなくすといった方法をとることができる。
【００２９】
また、基板を長尺の形状とすることによって連続成膜に対応させることができる。特に、ステンレス、ポリイミド等は可撓性を有するため長尺基板の材料として好適である。
【００３０】
（裏面電極層）
裏面電極層は、半導体層から見て光の入射側でない側に設けられる電極層である。裏面電極層は、電極としての役割と、半導体層を透過してきた光を反射して半導体層で再利用させる反射層としての役割を有する。
【００３１】
裏面電極層の材料としては、金、銀、銅、アルミニウム、ニッケル、鉄、クロム、モリブデン、タングステン、チタン、コバルト、タンタル、ニオブ、ジルコニウム等の金属、又はステンレス、ＡｌＳｉ等の合金、が好適に用いられる。特に、アルミニウム、銅、銀、金が反射率が高く好適である。裏面電極層は、蒸着、スパッタリング、めっき、水溶液からの電解析出、印刷等の方法で形成することができる。
【００３２】
裏面電極層の厚さは１０ｎｍ〜５０００ｎｍとすることが好ましい。
【００３３】
裏面電極層の表面に凹凸を設けることにより、反射光の半導体層内での光路長を延ばし、素子の短絡電流（Ｊｓｃ）を増大させることができる。
【００３４】
裏面電極層は複数の層の積層構造としてもよい。また、基板１０１が導電性を有する場合には裏面電極層を形成しなくてもよい。但し、基板１０１が絶縁性である場合には、裏面電極層は必須となる。
【００３５】
（透明導電層）
透明導電層は、裏面電極層と半導体層との間に設けられる層である。透明導電層は裏面電極層での乱反射を増大させる役割を有する。具体的には、透明導電層表面でのテクスチャー構造による乱反射と透明導電層での多重反射とによって光を光起電力素子内に閉じ込めて、半導体層内の光路長を延ばし、光起電力素子の短絡電流（Ｊｓｃ）を増大させる。また、透明導電層は、裏面電極層の金属が半導体層へ拡散あるいはマイグレーションを起こし光起電力素子がシャントするのを防止する役割も有する。さらに、透明導電層に適度な抵抗を持たせることにより、半導体層のピンホール等の欠陥によるショートを防止する。透明導電層の導電率は１０-8（１／Ωｃｍ）以上１０-1（１／Ωｃｍ）以下であることが望ましい。また、透明導電層には高い透過率が要求される。６５０ｎｍ以上の光の透過率が８０％以上であることが好ましく、８５％であることがより好ましく、９０％以上であることがさらに好ましい。
【００３６】
透明導電層の層厚は用いられる材料の屈折率によって適宜好ましい膜厚に設定すればよく、例えば５０ｎｍ〜１０μｍに設定することができる。
【００３７】
透明導電層は、ＺｎＯ、ＩＴＯ（インジウム錫酸化物）、Ｉｎ2 Ｏ3 、ＳｎＯ2、ＴｉＯ2 、ＣｄＯ、Ｃｄ2 ＳｎＯ4 、Ｂｉ2 Ｏ3 、ＭｏＯ3 ，ＮａX ＷＯ3 等の導電性酸化物を蒸着、スパッタリング、電解析出、ＣＶＤ、スプレー、スピンオン、ディッピング、メッキ等の方法を用いて成膜することにより形成することができる。これらの化合物に導電性を変化させる物質を含有させてもよい。透明導電層をテクスチャー化するには、例えば、スパッタリング法においては、該層の形成温度を２００℃以上とすれば良い。また、いずれの形成方法においても、該層形成後に弱酸により表面をエッチングするのも、テクスチャー化の効果を高める点で有効である。
【００３８】
（半導体層）
本発明に用いられる半導体層の材料としては、Ｓｉ、Ｃ、Ｇｅ等のＩＶ族元素を用いたもの、あるいはＳｉＧｅ、ＳｉＣ、ＳｉＳｎ等のＩＶ族合金を用いたものが用いられる。
【００３９】
また、以上の半導体材料の中で、本発明の光起電力装置に特に好適に用いられる半導体材料としては、ａ−Ｓｉ：Ｈ（水素化非晶質シリコンの略記）、μｃ−Ｓｉ：Ｈ（水素化微結晶シリコンの略記）、ａ−Ｓｉ：Ｆ、μｃ−Ｓｉ：Ｆ、ａ−Ｓｉ：Ｈ：Ｆ、μｃ−Ｓｉ：Ｈ：Ｆ、ａ−ＳｉＧｅ：Ｈ、μｃ−ＳｉＧｅ：Ｈ、ａ−ＳｉＧｅ：Ｆ、μｃ−ＳｉＧｅ：Ｆ、ａ−ＳｉＧｅ：Ｈ：Ｆ、μｃ−ＳｉＧｅ：Ｈ：Ｆ、ａ−ＳｉＣ：Ｈ、μｃ−ＳｉＣ：Ｈ、ａ−ＳｉＣ：Ｆ、μｃ−ＳｉＣ：Ｆ、ａ−ＳｉＣ：Ｈ：Ｆ、μｃ−ＳｉＣ：Ｈ：Ｆ等のＩＶ族及びＩＶ族合金系非単結晶半導体材料が挙げられる。
【００４０】
また、半導体層は価電子制御及び禁制帯幅制御を行うことができる。具体的には半導体層を形成する際に価電子制御剤又は禁制帯幅制御剤となる元素を含む原料化合物を単独で、又は前記堆積膜形成用原料ガス又は前記希釈ガスに混合して成膜空間内に導入してやれば良い。
【００４１】
また、半導体層は、価電子制御によって、少なくともその一部が、ｐ型およびｎ型にドーピングされ、少なくとも一組のｐｉｎ接合を形成する。そして、ｐｉｎ接合を複数積層することにより、いわゆるスタックセルの構成になる。
【００４２】
因みに、特開昭６２−２０９８７１には、ｐ型半導体層またはｎ型半導体層に微結晶シリコンを用いた際にｐ／ｉ或いはｎ／ｉ界面の接合特性を改善するための方法として、ｐ型半導体層或いはｎ型半導体層に向かって非晶質ｉ半導体層の微結晶化の度合を順次大きくする方法が開示されている。しかし、同公報に記載の技術は、単に非晶質ｉ型半導体層のｐ／ｉ或いはｎ／ｉ界面の結晶化の度合を高めるというものであり、ｉ型半導体層の結晶粒径分布に関しては一切示唆がない。
【００４３】
結晶粒径と結晶化の度合いとは全く異なる因子であり、一方を規定することによって他方が一義的に定まるものではない。
【００４４】
結晶粒径の制御は後述するようにｐｉｎ太陽電池における量子効果、多重反射効果、及び電流担体の拡散長の制御効果等、単に結晶化度を制御するのみでは得られない制御効果を有するものである。
【００４５】
これに対して、結晶化の度合いとは単に結晶として存在する割合を示すに過ぎない。単に結晶化度を高くするだけでは、結晶粒径が非常に小さい場合、或いは必要以上に大きい場合、さらには例えば異常粒成長により極端に結晶粒径が大きなものとそれ以外のものとが混在した状態になる場合等がある。このような結晶化の度合いのみを制御した堆積膜を光起電力素子に用いた場合、ある程度の特性を得ることが出来るが、量子効果、多重反射効果、結晶中の電流担体の拡散長の制御効果等の効果を充分に発揮することができず、結晶粒径に起因する効果を光起電力素子に反映させることが困難になる。
【００４６】
即ち前記公報記載の発明は、特に結晶粒径分布を特定の数値範囲内で不均一に制御するという本発明とは目的および効果も、全く異なる思想の発明である。
【００４７】
また、特開昭６３−５８９７４には、ｐ型半導体層を結晶質部分（ｐ１）と非晶質部分（ｐ２）の２つの部分で構成するとともに、結晶質部分（ｐ１）を非晶質部分（ｐ２）に向かって、その結晶質の割合を漸次減少させる方法が開示されている。しかし、同公報に記載の技術も前記公報に記載の技術と同様に、単に電極層であるｐ型半導体層の結晶質の割合を変化させる方法について述べたものであり、光電変換層領域を有するｉ型半導体層の結晶粒径分布に関しては一切の示唆がなく、特に結晶粒径分布を特定の数値範囲内で不均一にする制御するという本発明とは、目的および効果も、全く異なる思想の発明である。
【００４８】
従来、ｐｉｎ型微結晶シリコン太陽電池のｉ型半導体層は図３−１あるいは図３−２のように、層内で均一な粒径分布をしていた。微結晶シリコンはその物理的メカニズムの詳細は不明な点が多いが、単結晶シリコンよりも観測される光吸収係数が大きい。これは、微結晶粒子のサイズに起因する量子効果（粒径を特定の大きさに制御することによって量子効果が得られ、大きな結晶よりも吸収係数が向上する）や、粒子間での光の多重反射（結晶粒界では光が反射しやすくなるため、この結晶粒界における反射面の大きさや結晶粒界の密度を結晶粒径を制御することによって調整する）などの効果によるものと考えられている。これらの効果を発揮させるためには、微結晶粒径は数百Å以下の小粒径が好ましい。しかしながら、一方で、素子性能を向上させるためには、電流担体の拡散長を増大させたいという要求もあり、この場合、微結晶粒径は大きいほど好ましい（１つの結晶中では電流担体は拡散し易いが、結晶粒界は逆に電流担体の拡散障壁となり易い）。従って、これまでのように、結晶粒径がｉ型半導体層の全域にわたって均一な分布をした構成では、前述の相反する２つの要求を同時に満足することができないという問題があった。本発明は、こうした問題を解決するために結晶粒界と光起電力素子の特性との相関を検討した上で、ｉ型半導体層の各領域での結晶粒径を最適に制御することによって光起電力素子の特性を格段に向上させるものである。以下、それぞれの半導体層（特にｉ型半導体層）について詳細に述べる。
【００４９】
本発明においては、前記ｉ型半導体層内に存在する結晶粒の粒径分布を、膜厚方向及び／又は面方向で積極的に不均一とするものである。この場合、ｐ／ｉ、ｎ／ｉ界面近傍領域およびそれ以外の領域（ｉ型半導体バルク領域）の結晶粒径の大小の組み合わせとして、例えば図３−３〜図３−９に示すような構成が考えられる。
【００５０】
図３−３〜図３−５の場合（ｐ，ｎ界面近傍で粒径大）
ｐ／ｉ、ｎ／ｉ界面近傍領域での粒径を大とするとｐ型半導体層およびｎ型半導体層との接合特性が改善される。ｎ型半導体層近傍の粒径を大とした図３−３では、ｎ型半導体層からリン拡散を抑制する効果もある。また、ｐ型半導体層近傍の粒径を大とした図３−４では、光入射側の接合が改善されるため、開放電圧や曲線因子の改善に著しい効果を発揮する。ｐ型半導体層およびｎ型半導体層近傍の両方の粒径を大とした図３−５では、図３−３、図３−４で説明した両方の効果が得られ、さらに好ましいものである。図３−３〜図３−５ではｉ型半導体層内のｐ／ｉ、ｎ／ｉ界面近傍以外の領域（ｉ型半導体層バルク領域）の粒径が小さいので、光吸収が良好で光生成電流も大きくすることができる。粒径の変化は不連続であってもよいが、連続的であれば、ｉ型半導体層の界面準位密度を低減させ、光生成キャリアの再結合を抑制できるので、非常に好ましい。
【００５１】
図３−６〜図３−８の場合（ｐ／ｉ、ｎ／ｉ界面近傍で粒径小）
比較的粒径の大きい微結晶を高速で形成する場合に好適な構成である。ｉ型半導体層バルク領域の結晶粒径が大きい場合、光生成キャリアの拡散長が著しく向上するので、曲線因子の非常に良好なｐｉｎ太陽電池を得ることができる。ただし、粒径が大きくなるにつれて、ｉ型半導体層バルクの特性は、単結晶シリコンの特性に近づいてくる。このため、太陽電池として十分な特性を発揮するには、膜厚を大きくする必要が生じてくる。本発明で用いられるｐ／ｉ、ｎ／ｉ界面近傍での小粒径の微結晶は、光吸収の効率がよく、また、機械的な歪みも吸収できるという効果がある。このために、大粒径のｉ型半導体層バルクの膜厚を低減させることが可能であるとともに、ｐ型半導体層あるいはｎ型半導体層との膨張係数の違い等に起因して発生する欠陥を抑制できるという利点がある。ｉ型半導体層バルクの粒径よりもｐ型半導体層あるいはｎ型半導体層の粒径がかなり小さいとき、界面近傍での小粒径領域は接合面での粒径のミスマッチを緩和させる働きもある。小粒径領域は図３−６のようにｎ／ｉ界面側にあっても、図３−７のようにｐ／ｉ界面側にあっても、図３−８のようにｐ／ｉ界面、ｎ／ｉ界面両側にあってもよい。粒径の変化は不連続であってもよいが、連続的であれば、ｉ型半導体層の界面準位密度を低減させ、光生成キャリアの再結合を抑制できるので、非常に好ましい。
【００５２】
図３−９の場合（層厚方向粒径大小の周期的繰り返し）
小粒径による光吸収増大効果および歪みの吸収の効果、大粒径による拡散長増大の効果の相乗効果を期待できる。小粒径と大粒径でのバンドギャップの違いを利用して量子井戸を形成することにより、光生成キャリアの移動度をも向上させることができ、曲線因子をさらに向上できる。粒径の変化は不連続であってもよいが、連続的であれば、ｉ型半導体層の界面準位密度を低減させ、光生成キャリアの再結合を抑制できるので、非常に好ましい。
【００５３】
図３−１０の場合（面方向粒径不均一）
本発明では、図３−１０のように、面方向に粒径が不均一となっているのも好ましい例として挙げられる。この場合も、小粒径による光吸収増大効果および歪みの吸収の効果、大粒径による拡散長増大の効果の相乗効果を期待できる。粒径の変化は不連続であってもよいが、連続的であれば、ｉ型半導体層の界面準位密度を低減させ、光生成キャリアの再結合を抑制できるので、非常に好ましい。
【００５４】
図３−１１の場合（面方向粒径大小の周期的繰り返し）
太陽電池などの光起電力素子をモジュール化する場合には、集電電極が規則的に配置されている。集電電極下の粒径が大となるように面方向大小大繰り返しを周期的に行うことは光生成キャリアの収集の効率を向上させることができ、好都合である。この例でも、粒径の変化は不連続であってもよいが、連続的であれば、ｉ型半導体層の界面準位密度を低減させ、光生成キャリアの再結合を抑制できるので、非常に好ましい。
【００５５】
以上述べたことに関して、前記ｉ型半導体層内の最大平均粒径領域の水素含有量が、それ以外の前記ｉ型半導体層内の領域の水素含有量よりも小さいことが好ましい。とりわけ、前記ｉ型半導体層内の最大平均粒径領域の水素含有量が、１０％以下で、それ以外の前記ｉ型半導体層内の領域の水素含有量が３〜２０％の範囲にあれば、なお好ましい。さらに、前記ｉ型半導体層内の最大平均粒径に対する最小平均粒径の比が０．９以下であることが好ましい。さらに、前記非単結晶シリコンは最小平均粒径が２０Å〜１μｍの微結晶シリコン、最大平均粒径が５０Å〜１０ｍｍの微結晶シリコンあるいは多結晶シリコンにより構成されていることが好ましい。さらに、ｎ／ｉ界面近傍でｉ型半導体層内のドーパント濃度が２×１０17ｃｍ-3以下（実質的にノンドープ）となっていることが好ましい。さらに、ｎ型半導体層及び／又はｐ型半導体層が微結晶シリコンを有することが好ましい。さらに、ｎ型半導体層及び／又はｐ型半導体層と前記ｉ型半導体層の界面にｉ型の非晶質シリコン界面層を有することが好ましい。さらに、前記非単結晶シリコンは、周波数が５０〜２４５０ＭＨｚの範囲、形成圧力が０．００１〜０．５Ｔｏｒｒの範囲、投入電力密度が０．００１〜０．５ｗ／ｃｍ3 の範囲において、高周波プラズマＣＶＤ法により形成圧力されることことが好ましい。
【００５６】
また、これらの粒径、水素量などの抑制は、目的とする太陽電池の特性あるいは生産性などを考慮して適宜選択することにより、本発明の効果を一層高めることが可能となる。
【００５７】
例えば、より高い開放電圧の太陽電池が必要とされる場合には、本発明の範囲内で水素量を多くすることが好ましい。また、光安定性が特に必要とされる太陽電池を得るには、本発明の範囲内で水素量を少なくすることが好ましい。さらに、ｉ型半導体層の形成速度を増大させることにより、生産性の飛躍的な向上を図るには、本発明の範囲内で、より高い周波数や、より大きな投入電力密度や、より低い周波数を選ぶことが好ましい。
【００５８】
（ドーピング層（ｎ型半導体層，ｐ型半導体層））
ドーピング層の母材は非晶質シリコン系あるいは微結晶シリコン系半導体から構成される。非晶質（ａ−と略記する）シリコン系半導体としては、ａ−Ｓｉ、ａ−ＳｉＣ、ａ−ＳｉＯ、ａ−ＳｉＮ、ａ−ＳｉＣＯ、ａ−ＳｉＯＮ、ａ−ＳｉＮＣ、ａ−ＳｉＣＯＮ等が挙げられる。母材は微結晶シリコンを含有した非晶質シリコン系半導体であってもよい。伝導型をｐ型またはｎ型にするために導入される価電子制御剤の導入量は、１０００ｐｐｍ〜１０％が好ましい範囲として挙げられる。水素（Ｈ、Ｄ）及びフッ素は未結合手を補償する働きをし、ドーピング効率を向上させるものである。水素及びフッ素含有量は０．１〜３０ａｔｏｍ％が最適値として挙げられる。特にドーピング層が微結晶シリコンを含有する場合、０．０１〜１０ａｔｏｍ％が最適量として挙げられる。炭素、酸素、窒素原子の導入量は０．１ｐｐｍ〜２０％、微量に含有させる場合には、０．１ｐｐｍ〜１％が好適な範囲である。また、電気特性としては活性化エネルギーが０．２ｅＶ以下のものが好ましく、比抵抗としては１００Ωｃｍ以下のものが好ましく、１Ωｃｍ以下が最適である。
【００５９】
（ｉ型半導体層）
本発明の光起電力素子において、ｉ型半導体層は光励起キャリアを発生、輸送する最も重要な層である。本発明で用いられる非単結晶シリコンは、好ましくは１３．５６ＭＨｚ乃至２．４５ＧＨｚの範囲にある高周波プラズマＣＶＤ法によって形成されるもので、吸光係数の光子エネルギー依存性が、高エネルギー側で非晶質シリコンに近く、低エネルギー側で結晶シリコンに近いものである。本発明は、ｉ型半導体層内に存在する結晶粒の粒径分布を不均一とすることによって、ｐｉｎ太陽電池の特性を向上させようとするものであり、例えば、前述の図３−３〜図３−１１に示すような構成が、好ましい具体例として挙げられる。
【００６０】
（透明電極）
透明電極１０５は、その膜厚を適当に設定することにより反射防止膜の役割をかねることが出来る。
【００６１】
透明電極はＩＴＯ（インジウム錫酸化物）、ＺｎＯ、Ｉｎ2 Ｏ3 、ＳｎＯ2 等の材料を、蒸着、ＣＶＤ、スプレー、スピンオン、浸漬等の方法を用いて成膜することにより形成することができる。これらの化合物に導電率を変化させる物質を含有させてもよい。
【００６２】
かかる物質としては、透明電極がＺｎＯの場合には、Ａｌ、Ｉｎ、Ｂ、Ｇａ、Ｓｉ、Ｆ等が好適に用いられ、透明電極がＩｎ2 Ｏ3 の場合には、Ｓｎ、Ｆ、Ｔｅ、Ｔｉ、Ｓｂ、Ｐｂ等が好適に用いられ、透明電極がＳｎＯ2 の場合には、Ｆ、Ｓｂ、Ｐ、Ａｓ、Ｉｎ、Ｔｌ、Ｔｅ、Ｗ、Ｃｌ、Ｂｒ、Ｉ等が好適に用いられる。
【００６３】
透明電極の透過率は５５０ｎｍにおいて８０％以上であることが好ましく、８５％以上であることがより好ましい。また、透明電極の抵抗率は５×１０-3Ωｃｍ以下であることが好ましく、１×１０-3Ωｃｍ以下であることがより好ましい。
【００６４】
（集電電極）
集電電極１０６は集電効率を向上させるために設けられる。その形成方法として、マスクを用いてスパッタによって電極パターンの金属を形成する方法や、導電性ペーストあるいは半田ペーストを印刷する方法、金属線を導電性ペーストで固着する方法などがある。
【００６５】
なお、必要に応じて光起電力素子の両面に保護層を形成することがある。同時に鋼板等の補強材を併用してもよい。
【００６６】
なお、以上ではｐｉｎ構造の光起電力素子について説明したが、ｐｉｎｐｉｎ構造やｐｉｎｐｉｎｐｉｎ構造などのｐｉｎ構造を積層した光起電力素子、あるいはｎｉｐ構造や、ｎｉｐｎｉｐ構造、ｎｉｐｎｉｐｎｉｐ構造といったｎｉｐ構造を積層した光起電力素子についても本発明は適用できるものである。
【００６７】
また、以上では光起電力素子について述べたが、光電変換素子についても同様の構成とすることができる。
【００６８】
【実施例】
以下、本発明の光起電力素子の作製例を挙げて詳細に説明するが、本発明はこれによって何ら限定されるものではない。
【００６９】
以下の実施例では半導体薄膜の形成装置としてを図２に示す装置を用いた。基板２０１は、形成装置内壁上部に保持され、ヒータ２０２により所望の温度となるよう加熱されている。原料ガスはガス導入管２０９及びバルブ２１０を通して装置内部へと導入される。原料ガスはいずれも超高純度に精製されたもので、ＳｉＨ4 ガス、ＰＨ3 ／Ｈ2 （希釈度：２％）ガス、Ｂ2 Ｈ6 ／Ｈ2 （希釈度：２％）ガス、およびＨ2 ガスを用いた。プラズマの発生源としては、マイクロ波、ＶＨＦ、ＲＦの各周波数帯の電源を、必要に応じて、それぞれ単独で、あるいは、複数組み合わせて使用した。実質的な放電空間容積は約３０００ｃｍ3 である。原料ガス導入に先立って、装置内部をターボ分子ポンプをもちいて１０-5Ｔｏｒｒ程度まで排気した。
【００７０】
〈予備実験１〉光起電力素子の作製に先立ち、ノンドープの微結晶シリコンの単層膜を形成し形成膜の評価を行った。基板として、厚さ０．５ｍｍのステンレス板に０．５μｍのＺｎＯをスパッタ法により堆積したものを用いた。基板上に、表１に示す条件（小粒径微結晶・高速堆積条件）でｉ型微結晶シリコン膜を約２μｍ堆積した。
【００７１】
【表１】
0003754815.tif 000002
【００７２】
〈評価１〉ラマン散乱法、Ｘ線回折法、反射赤外吸収法をもちいて〈予備実験１〉で形成した微結晶シリコン膜の評価を行った。ラマン散乱のラマンシフトでは図４に示すように微結晶シリコンに対応する波数５２０ｃｍ-1付近の鋭いピークが見られた。次に、Ｘ線回折による評価（図５）から、Ｓｃｈｅｒｒｅｒの式：ｔ＝０．９λ／Ｂｃｏｓθ（ｔ：粒径、Ｂ：半値幅、θ：ブラッグ角）を用いて結晶粒径の見積もりを行った。見積もられた粒径は（１１１）面の場合約１５０Åであった。回折ピークはややブロードであり、形成膜は微結晶シリコンと非晶質シリコンの混晶である考えられる。反射赤外吸収法による波数２１００ｃｍ-1付近の赤外吸収スペクトルより算出した含有水素量は約６％であった。
【００７３】
〈予備実験２〉前記〈予備実験１〉と同様の基板を用い、表２に示す条件（大粒径微結晶・低速堆積条件）で微結晶シリコン膜を約２μｍ堆積した。
【００７４】
【表２】
0003754815.tif 000003
【００７５】
〈評価２〉ラマン散乱法、Ｘ線回折法をもちいて〈予備実験２〉で形成した微結晶シリコン膜の評価を行った。ラマン散乱のラマンシフトでは微結晶シリコンに対応する波数５２０ｃｍ-1付近の鋭いピークが見られた。次に、Ｘ線回折による評価から、Ｓｈｅｒｒｅｒの式：ｔ＝０．９λ／Ｂｃｏｓθ（ｔ：粒径、Ｂ：半値幅、θ：ブラッグ角）を用いて結晶粒径の見積もりを行った。見積もられた粒径は（１１１）面の場合、約２００Åであった。回折ピークは、幾分ブロードであり、形成膜は微結晶シリコンと非晶質シリコンの混晶であると考えられるが、前記〈予備実験１〉の形成膜よりも結晶性は良好であると考えられる。反射赤外吸収法による波数２１００ｃｍ-1付近の赤外吸収スペクトルより算出した含有水素量は約４％であった。
【００７６】
〈実験例１〉次に、図２に示す形成装置を用いて図１の構成をした太陽電池を作製した例について説明する。
【００７７】
まず、基板の作製を行った。厚さ０．５ｍｍ、５０×５０ｍｍ2 のステンレス板をアセトンとイソプロピルアルコールに浸漬して超音波洗浄を行った後、温風乾燥させた。ＤＣマグネトロンスパッタ法を用い、形成温度３００℃でテクスチャリング構造を有する膜厚０．８μｍのＡｇを堆積させ、続いて形成温度３００℃でテクスチャリング構造を有する膜厚４．０μｍのＺｎＯの透明導電膜を堆積した。
【００７８】
次に、堆積装置を用いてＺｎＯ透明導電膜上にｐｉｎ接合を形成した。ｎ型半導体層は、不図示の形成装置をもちい、表３の条件でＲＦ法により約２００Å堆積した。ｉ型半導体層は、図２の形成装置を用い、表１の条件（粒径小）で、ＶＨＦ（１０５ＭＨｚの高周波）とＲＦ（１３．５６ＭＨｚの高周波）を重畳して、約１．０μｍ堆積した。ｐ型半導体層は、不図示の形成装置をもちい、表４の条件でＲＦ法により約１００Å堆積した。
【００７９】
【表３】
0003754815.tif 000004
【００８０】
【表４】
0003754815.tif 000005
【００８１】
続いて、透明電極として、ＩＴＯをＩＴＯターゲットを用いたスパッタリング法により、約６００Å堆積した。さらに、集電電極として、Ａｕを電子ビームを用いた真空蒸着法により約８０００Å堆積した。
【００８２】
このｐｉｎ型太陽電池を（セル−１）と呼ぶ（図３−１に相当）。
【００８３】
〈実験例２〉本例では、ｉ型半導体層を表２の条件（粒径大）で約１．０μｍ堆積した。ｉ型半導体層以外は、前記〈実験例１〉と同条件で太陽電池を作製した。
【００８４】
この太陽電池を（セル−２）と呼ぶ（図３−２に相当）。
【００８５】
〈実験例３〉ｉ型半導体層以外は前記〈実験例１〉と同条件で太陽電池を作製した。本例では、ｎ型半導体層近傍のｉ型半導体層を表２（粒径大）に示す条件で約１０００Å堆積し、続けて、ｎ型半導体層近傍以外のｉ型半導体層を表１に示す条件（粒径小）で約９０００Å堆積した。
【００８６】
この太陽電池を（セル−３）を呼ぶ（図３−３に相当）。
【００８７】
〈実験例４〉ｉ型半導体層以外は前記〈実験例１〉と同条件で太陽電池を作製した。本例では、ｎ型半導体層上に、まず、表１に示す条件（粒径小）でｉ型層を約９０００Å堆積し、続けて、ｐ型半導体層近傍のｉ型半導体層を表２に示す条件（粒径大）で約１０００Å堆積した。
【００８８】
この太陽電池を（セル−４）と呼ぶ（図３−４に相当）。
【００８９】
〈実験例５〉ｉ型半導体層以外は前記〈実験例１〉と同条件で太陽電池を作製した。本例では、ｎ型半導体層上に、まず、表２に示す条件（粒径大）でｉ型半導体層を約１０００Å堆積し、続けて、表１に示す条件（粒径小）でｉ型半導体層を約８０００Å堆積し、更に、ｐ型半導体層近傍のｉ型半導体層を表２に示す条件（粒径大）で約１０００Å堆積した。
【００９０】
この太陽電池を（セル−５）と呼ぶ（図３−５に相当）。
【００９１】
〈実験例６〉ｉ型半導体層以外は前記〈実験例１〉と同条件で太陽電池を作製した。本例では、ｎ型半導体層近傍のｉ型半導体層を表１に示す条件（粒径小）で約１０００Å堆積し、続けて、ｎ型半導体層近傍以外のｉ型半導体層を表２に示す条件（粒径大）で約９０００Å堆積した。
【００９２】
この太陽電池を（セル−６）と呼ぶ（図３−６に相当）。
【００９３】
〈実験例７〉ｉ型半導体層以外は前記〈実験例１〉と同条件で太陽電池を作製した。本例では、ｎ型半導体層上に、まず、表２に示す条件（粒径大）でｉ型半導体層を約９０００Å堆積し、続けて、ｐ型半導体層近傍のｉ型半導体層を表１に示す条件（粒径小）で約１０００Å堆積した。
【００９４】
この太陽電池を（セル−７）と呼ぶ（図３−７に相当）。
【００９５】
〈実験例８〉ｉ型半導体層以外は前記〈実験例１〉と同条件で太陽電池を作製した。本例では、ｎ型半導体層上に、まず、表１に示す条件（粒径小）でｉ型半導体層を約１０００Å堆積し、続けて、表２に示す条件（粒径大）でｉ型半導体層を約８０００Å堆積し、更に、ｐ型半導体層近傍のｉ型半導体層を表１に示す条件（粒径小）で約１０００Å堆積した。
【００９６】
この太陽電池を（セル−８）と呼ぶ（図３−８に相当）。
【００９７】
〈実験例９〉ｉ型半導体層以外は前記〈実験例１〉およびと同条件で太陽電池を作製した。本例では、表１に示す条件（粒径小）でのｉ型半導体層上に表２に示す条件（粒径大）でｉ型半導体層を堆積したものを１周期とし、ｎ型半導体層上に２０周期堆積した。
【００９８】
この太陽電池を（セル−９）と呼ぶ（図３−９に相当）。
【００９９】
〈実験例１０〉ｉ型半導体層以外は前記〈実験例１〉と同条件で太陽電池を作製した。本例では、ｎ型半導体層形成後、ｎ型半導体層のマスキングを行い、表１に示す条件（粒径小）で膜厚１００００Åのｉ型半導体層を面方向に５ｍｍ間隔で形成した。続けて、別のマスキングを行い、前記表１に示す条件のｉ型半導体層の間を埋めるように、表２の条件（粒径大）で膜厚１００００Åのｉ型半導体層を形成した。
【０１００】
この太陽電池を（セル−１０）と呼ぶ（図３−１０に相当）。
【０１０１】
〈実験例１１〉ｉ型半導体層以外は前記〈実験例１〉と同条件で太陽電池を作製した。本例では、受光部分は表１の条件で形成、金属電極の下部のみを表２の条件（粒径大）で形成した。金属電極の間隔は１０ｍｍであり、ｉ型半導体層は面方向に周期的に、表１の条件（粒径小）と表２の条件（粒径大）が繰り返されて形成されている。
【０１０２】
この太陽電池を（セル−１１）と呼ぶ（図３−１１に相当）。
【０１０３】
開放電圧Ｖｏｃ、短絡電流密度Ｊｓｃ、曲線因子ＦＦ、変換効率η、光安定性Ｓ（１  ＳＵＮ  ５００時間照射後の変換効率の低下率）について、（セル−２）を基準として比較して示すと表５のようになった。
【０１０４】
【表５】
0003754815.tif 000006
【０１０５】
ｐ、ｎ界面近傍にｉ型半導体層バルク領域よりも大きな粒径を用いた（セル−３）〜（セル−５）では、（セル−１）に比べてＶｏｃ、ＦＦが改善され、セルのηを向上させることができた。また、光安定性Ｓも改善が見られた。逆に、ｐ、ｎ界面近傍にｉ型半導体バルク領域よりも小さな粒径を用いた（セル−６）〜（セル−８）では、（セル−２）に比べてＪｓｃ、ＦＦが改善され、セルのηを向上させることができた。この例では、小粒径領域の膜厚が十分小さいため、光安定性はほとんど低下しなかった。さらに、層厚方向に周期的に粒径を変化させた（セル−９）では、ＦＦの向上が大きく、セルのηを大幅に向上させることができた。
【０１０６】
また、面方向に不均一な粒径分布をもつ（セル−１０）でも、Ｊｓｃが改善され、ηを向上させることができた。また、金属電極の真下が大きな粒径となるように、面方向に周期的な粒径分布をもつ（セル−１１）でも同様の効果が確認できた。
【０１０７】
〈実験例１２〉〈実験例５〉の場合について、表１および表２の条件を基本に、粒径は変化させず、含有水素量を変化させた。その結果を表６に示す。表６に示すように、表２の条件（粒径大）の含有水素量が表１の条件（粒径小）の含有水素量よりも、小さいときに良好なセル特性が得られた。特に、表２の条件（粒径大）の含有水素量ＣH が１０％以下で、表１の条件（粒径小）の含有水素量ＣH が３〜２０％の範囲で良好なセル特性が得られた。これは、〈実験例５〉に限られるものではなく、前述の各実験例でも同様であった。
【０１０８】
【表６】
0003754815.tif 000007
【０１０９】
〈実験例１３〉〈実験例５〉の場合について、表１および表２の条件を変化させて、それぞれの粒径を変化させた。ただし、表２の条件（粒径大）の粒径が表１の条件（粒径小）の粒径より常に大となるよう条件とした。表２の条件（粒径大）の粒径に対する、表１の条件（粒径小）の粒径に比を変化させて、セル特性の変化を調べた。その結果、表７に示すように、大粒径に対する小粒径の比が０．９以下の範囲で良好なセル特性が得られた。
【０１１０】
【表７】
0003754815.tif 000008
【０１１１】
〈実験例１４〉図３−５の構成のｐｉｎ型太陽電池について、粒径を広範囲に変化させて、特性の変化を調べた。その結果、表８に示すように、最小平均粒径が２０Å〜１μｍの微結晶であり、かつ、最大平均粒径が５０Å〜１０ｍｍの微結晶あるいは多結晶で良好な特性が得られた。
【０１１２】
【表８】
0003754815.tif 000009
【０１１３】
〈実験例１５〉図３−５の構成のｐｉｎ型太陽電池について、ｎ型半導体層内のドープ量を制御することによって、ｉ型半導体層内のｎ／ｉ界面近傍領域でのドーパント（リン）濃度を制御した。ｉ型半導体層内のｎ／ｉ界面近傍領域でのドーパント（リン）濃度は、ｉ型半導体層およびｐ型半導体層形成後にＳＩＭＳにより測定した。その結果、表９に示すように、ｉ型半導体層内のｎ／ｉ界面近傍領域でのドーパント（リン）濃度が２×１０17ｃｍ-3以下で良好なセル特性が得られた。
【０１１４】
【表９】
0003754815.tif 000010
【０１１５】
〈実験例１６〉  図３−５の構成のｐｉｎ型大型太陽電池について、ｎ型半導体層及び／又はｐ型半導体層を微結晶シリコンで形成した。その結果、表１０に示すように、従来の非晶質のｎ型半導体層及び／又はｐ型半導体層を用いた場合より、曲線因子が大幅に向上し、ｐｉｎセルの特性も向上できた。
【０１１６】
【表１０】
0003754815.tif 000011
【０１１７】
〈実験例１７〉図３−５の構成のｐｉｎ型太陽電池について、ｐ／ｉ界面及び／又ｎ／ｉ界面にｉ型の非晶質シリコンを１００Å挿入した場合について調べた。その結果、表１１に示すように、ｐ／ｉ界面及び／又ｎ／ｉ界面にｉ型の非晶質シリコンを挿入することで開放電圧および曲線因子が大幅に向上し、ｐｉｎセルの特性も向上できた。
【０１１８】
【表１１】
0003754815.tif 000012
【０１１９】
〈実験例１８〉  本発明の光起電力素子に用いられる非単結晶シリコンを高周波プラズマＣＶＤ法により好適に形成できる形成条件の範囲を調べた。その結果、周波数が５０〜２４５０ＭＨｚの範囲、形成圧力が０．００１〜０．５ｔｏｒｒの範囲、投入電力密度が０．００１〜０．５ｗ／ｃｍ3 の範囲にあることがわかった。周波数に関しては、上記の条件範囲内で高い周波数を使うと膜形成速度向上が容易となることが判明した。また、上記の条件範囲内で低い周波数を使うと放電維持が容易となり、セル特性の向上や歩留まり向上の点で有利であることが判明した。また、速度向上が容易であり、低コストの点で有利であることが判明した。また、形成圧力に関しては、用いる周波数に応じて最適範囲が異なるが、上記の条件範囲内でより低い圧力を用いると形成膜の微結晶化を促進できる傾向があることが判明した。また、投入電力密度に関しては、上記の条件範囲内でより大きい投入電力密度を用いると膜形成速度が向上できる効果があるが、前記、周波数や形成圧力を適当に選択することで、高速形成条件下においても、優れた品質も微結晶膜を選られる効果のあることが判明した。即ち、前記周波数範囲、形成圧力範囲、投入電力密度範囲は、本発明に好適な高品質の微結晶シリコン膜を、低コストで形成するのに極めて好適なものであることが判明した。
【０１２０】
【発明の効果】
以上説明したように、本発明によれば、光電変換効率および光安定性の優れた光起電力素子及び光電変換素子を高速かつ低コストで作製できる。また、本発明の光起電力素子は、高周波プラズマＣＶＤ法を用いて作製されるため、大面積化も容易で量産性も優れている。
【図面の簡単な説明】
【図１】光起電力素子の一例を示す模式的な概略断面図。
【図２】本発明の光起電力素子の製造に用いられる装置の一例を示す模式的な概略断面図。
【図３】本発明の光起電力素子のｉ型半導体層中の粒径分布の例を示す模式図。
【図４】予備実験１の素子のラマンシフトを示す図。
【図５】予備実験１の素子のＸ線回折結果を示す図。
【符号の説明】
１０１  基板
１０２  ｎ型半導体層（ｐ型半導体層）
１０３  ｉ型半導体層
１０４  ｐ型半導体層（ｎ型半導体層）
１０５  透明電極
１０６  集電電極
２０１  基板
２０２  ヒーター
２０３  マイクロ波電源
２０４  マイクロ波導入窓
２０５  ＶＨＦ電源
２０６  ＶＨＦ電極
２０７  ＲＦ電源
２０８  ＲＦ電極
２０９  ガス導入管
２１０  バルブ
【図１】
0003754815.tif 000013
【図２】
0003754815.tif 000014
【図３】
0003754815.tif 000015
【図４】
0003754815.tif 000016
【図５】
0003754815.tif 000017