(57)【特許請求の範囲】
【請求項１】
少なくとも複数のゲートバスラインと複数のソースバスラインと複数のスイッチング素子を有するスイッチング素子アレイと該スイッチング素子アレイに対応して形成されたカラーフィルタとを備え、該スイッチング素子アレイの各スイッチング素子が１本のゲートバスライン、１本のソースバスラインおよび１つの画素電極にそれぞれ接続され、各画素電極上に所定の色のカラーフィルタが形成された第１の基板及び対向電極が形成された第２の基板を備え、該第１及び第２の基板間に液晶を挟持してなる液晶表示装置の製造方法において、
前記第１の基板のスイッチング素子アレイ周辺部に前記ソースバスラインを３本おきにそれぞれ短絡した３系列のソース用ショートリングを形成するとともに、前記３系列のソース用ショートリングと短絡され前記ゲートバスラインそれぞれに接続されたゲート用ショートリングを形成してスイッチング素子アレイおよび画素電極を形成する工程と、
前記スイッチング素子アレイが形成された後に、前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を解除する工程と、
前記第１の基板をＲ用、Ｇ用、Ｂ用のそれぞれの電着溶液に順番に浸漬し、前記３系列のソース用ショートリングのそれぞれと電気的に接続される３つのソース信号入力端子における前記第１の基板が浸漬された電着溶液に対応したソース信号入力端子と、前記ゲート用ショートリングと電気的に接続されるゲート信号入力端子とにそれぞれ所定信号を入力し、Ｒ、Ｇ、Ｂの電着カラーフィルタを前記各画素電極上に順番に形成する工程と、
その後に、前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程と
を含むことを特徴とする液晶表示装置の製造方法。
【請求項２】
少なくとも複数のゲートバスラインと複数のソースバスラインと複数のスイッチング素子を有するスイッチング素子アレイと該スイッチング素子アレイに対応して形成されたカラーフィルタとを備え、該スイッチング素子アレイの各スイッチング素子が１本のゲートバスライン、１本のソースバスラインおよび１つの画素電極にそれぞれ接続され、各画素電極上にカラーフィルタが形成された第１の基板及び対向電極が形成された第２の基板を備え、該第１及び第２の基板間に液晶を挟持してなる液晶表示装置の製造方法において、
前記第１の基板のスイッチング素子アレイ周辺部に前記ソースバスラインのそれぞれにソース制御トランジスタを接続するとともに、前記ソースバスラインを３本おきにそれぞれ短絡した３系列のソース用ショートリングを形成し、さらに前記３系列のソース用ショートリングと短絡され前記ゲートバスラインそれぞれにゲート制御トランジスタを介して接続されたゲート用ショートリングを形成して前記スイッチング素子アレイおよび前記画素電極を形成する工程と、
前記スイッチング素子アレイが形成された後に、前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を解除する工程と、
前記第１の基板をＲ用、Ｇ用、Ｂ用のそれぞれの電着溶液に順番に浸漬し、前記３系列のソース用ショートリングのそれぞれと電気的に接続される３つのソース信号入力端子における前記第１の基板が浸漬された電着溶液に対応したソース信号入力端子と、前記ゲート用ショートリングと電気的に接続されるゲート信号入力端子とにそれぞれ所定信号を入力するとともに、前記ソース制御トランジスタおよび前記ゲート制御トランジスタをオンさせて、Ｒ、Ｇ、Ｂの電着カラーフィルタを前記各画素電極に順番に形成する工程と、
その後に、前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程と
を含むことを特徴とする液晶表示装置の製造方法。
【請求項３】
前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程はレーザーを用いて行われることを特徴とする請求項１または２記載の液晶表示装置の製造方法。
【請求項４】
前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程はレーザーＣＶＤを用いて行われることを特徴とする請求項１または２記載の液晶表示装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置及びその製造方法に関し、より詳しくはＴＦＴ基板側にカラーフィルタを形成した液晶表示装置及びその製造方法に関する。
【０００２】
【従来の技術】
近年、薄膜トランジスタを液晶駆動用のスイッチング素子として用いるアクティブマトリクス型液晶表示装置の開発が活発に行われている。
【０００３】
一例として、液晶表示装置の平面模式図を図７に示す。ガラス基板または石英基板３１上にゲートドライバ３２、ソースドライバ３３、及びＴＦＴ（ＴｈｉｎＦｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）アレイ部３４が配置されている。ゲートドライバ３２は、シフトレジスタ３２ａ及びバッファ３２ｂから構成される。ソースドライバ３３は、シフトレジスタ３３ａと、バッファ３３ｂと、ビデオライン３８のサンプリングを行うアナログスイッチ３９とから構成される。ＴＦＴアレイ部３４には、ゲートドライバ３２から延びる複数の平行するゲートバスライン１１６が配設されている。ソースドライバ３３からは複数のソースバスライン１２０がゲートバスライン１１６に直交して配設されている。そしてゲートバスライン１１６に平行して付加容量共通配線１１４が配設されている。２本のゲートバスライン１１６、ソースバスライン１２０、及び付加容量共通配線１１４に囲まれた矩形の領域には、ＴＦＴ３５、画素３６、及び付加容量３７が設けられている。ＴＦＴ３５のゲート電極（図示せず）は、ゲートバスライン１１６に接続され、ソース電極（図示せず）はソースバスライン１２０に接続されている。ＴＦＴ３５のドレイン電極（図示せず）に接続された画素電極（図示せず）と対向基板上の対向電極（図示せず）との間に液晶が封入され、画素３６が構成されている。また、付加容量共通配線１１４は対向電極と同じ電位の電極に接続されている。
【０００４】
通常、対向基板の内面には、画素電極の隙間からの光漏れを防止するためのブラックマトリクスと、それぞれの画素電極に対応して赤色カラーフィルタ（Ｒ）、緑色カラーフィルタ（Ｇ）、青色カラーフィルタ（Ｂ）とが形成され、その上部には透明導電膜によって対向電極が形成されている。このように、対向基板にブラックマトリクス及びカラーフィルタを形成した場合には、ＴＦＴ基板と対向基板との貼り合わせにおいて貼り合わせずれが生じるため、その分ブラックマトリクスを大きく形成しておく必要が有り、開口率が低下する。また、対向基板にカラーフィルタを形成する場合、寸法精度が良いカラーフィルタを形成する必要が有るため、例えばフォトリソグラフィー工程が必要となり、コスト高となってしまう。
【０００５】
この問題を解決するために、特開平５−５８７４号公報に示されるようにＴＦＴ基板側にカラーフィルタを形成することが考えられている。これは、フォトリソグラフィー工程を用いず画素電極上にＲ（赤）、Ｇ、（緑）、Ｂ（青）の電着カラーフィルタを形成するものである。この従来例は、画素電極に電圧を印加するためにゲートバスラインに順次走査電圧を印加し、これに同期させて所定の画素電極に対応するデータバスラインに、電着カラーフィルタを形成するための電圧を印加している。このようにして、各ゲートバスラインを順次選択するごとに、選択したゲートバスラインに接続された画素電極のうち所定の画素電極のみにソースバスラインから電圧が印加され、電圧の印加された画素電極上には電着カラーフィルタが形成される。
【０００６】
【発明が解決しようとする課題】
上記従来例においては、ゲートバスライン及びソースバスラインに信号を順次印加しており、このためにゲートドライバとソースドライバを動作させる必要があった。そのため、多くの信号をこれらの駆動回路に入力する必要があり、カラーフィルタ形成のための工程が煩雑なものとなっていた。
【０００７】
また、特開平３−８７７０２号公報には、同一着色を意図する群ごとに一括して電圧を印加し、カラーフィルタを形成することが考えられている。
【０００８】
ここで示されるように、電着カラーフィルタ形成時に、少なくともゲートバスラインとＲの画素に対応するソースバスラインと、Ｇの画素に対応するソースバスラインと、Ｂの画素に対応するソースバスラインとは、互いに分離されている必要があり、この前後の工程でこれらのバスライン同士が分離されていると、例えば静電気によってダメージを受け薄膜トランジスタが破壊され、この薄膜トランジスタの破壊によって液晶表示装置の表示部に点欠陥が起こる。また従来、カラーフィルタ形成工程の前後の工程で、薄膜トランジスタに静電気対策を施したものは考えられていない。
【０００９】
本発明は、上記問題点を解決するためのものであり、静電気対策をとりつつ簡単な方法でカラーフィルタを形成することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の液晶表示装置の製造方法は、少なくとも複数のゲートバスラインと複数のソースバスラインと複数のスイッチング素子を有するスイッチング素子アレイと該スイッチング素子アレイに対応して形成されたカラーフィルタとを備え、該スイッチング素子アレイの各スイッチング素子が１本のゲートバスライン、１本のソースバスラインおよび１つの画素電極にそれぞれ接続され、各画素電極上に所定の色のカラーフィルタが形成された第１の基板及び対向電極が形成された第２の基板を備え、該第１及び第２の基板間に液晶を挟持してなる液晶表示装置の製造方法において、前記第１の基板のスイッチング素子アレイ周辺部に前記ソースバスラインを３本おきにそれぞれ短絡した３系列のソース用ショートリングを形成するとともに、前記３系列のソース用ショートリングと短絡され前記ゲートバスラインそれぞれに接続されたゲート用ショートリングを形成してスイッチング素子アレイおよび画素電極を形成する工程と、前記スイッチング素子アレイが形成された後に、前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を解除する工程と、前記第１の基板をＲ用、Ｇ用、Ｂ用のそれぞれの電着溶液に順番に浸漬し、前記３系列のソース用ショートリングのそれぞれと電気的に接続される３つのソース信号入力端子における前記第１の基板が浸漬された電着溶液に対応したソース信号入力端子と、前記ゲート用ショートリングと電気的に接続されるゲート信号入力端子とにそれぞれ所定信号を入力し、Ｒ、Ｇ、Ｂの電着カラーフィルタを前記各画素電極上に順番に形成する工程と、その後に、前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程とを含むことを特徴としている。
【００１１】
また、本発明の液晶表示装置の製造方法は、少なくとも複数のゲートバスラインと複数のソースバスラインと複数のスイッチング素子を有するスイッチング素子アレイと該スイッチング素子アレイに対応して形成されたカラーフィルタとを備え、該スイッチング素子アレイの各スイッチング素子が１本のゲートバスライン、１本のソースバスラインおよび１つの画素電極にそれぞれ接続され、各画素電極上にカラーフィルタが形成された第１の基板及び対向電極が形成された第２の基板を備え、該第１及び第２の基板間に液晶を挟持してなる液晶表示装置の製造方法において、前記第１の基板のスイッチング素子アレイ周辺部に前記ソースバスラインのそれぞれにソース制御トランジスタを接続するとともに、前記ソースバスラインを３本おきにそれぞれ短絡した３系列のソース用ショートリングを形成し、さらに前記３系列のソース用ショートリングと短絡され前記ゲートバスラインそれぞれにゲート制御トランジスタを介して接続されたゲート用ショートリングを形成して前記スイッチング素子アレイおよび前記画素電極を形成する工程と、前記スイッチング素子アレイが形成された後に、前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を解除する工程と、前記第１の基板をＲ用、Ｇ用、Ｂ用のそれぞれの電着溶液に順番に浸漬し、前記３系列のソース用ショートリングのそれぞれと電気的に接続される３つのソース信号入力端子における前記第１の基板が浸漬された電着溶液に対応したソース信号入力端子と、前記ゲート用ショートリングと電気的に接続されるゲート信号入力端子とにそれぞれ所定信号を入力するとともに、前記ソース制御トランジスタおよび前記ゲート制御トランジスタをオンさせて、Ｒ、Ｇ、Ｂの電着カラーフィルタを前記各画素電極に順番に形成する工程と、その後に、前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程とを含むことを特徴としている。
【００１３】
前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程はレーザーを用いて行われることを特徴としてもよい。
【００１４】
前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程はレーザーＣＶＤを用いて行われることを特徴としてもよい。
【００１６】
以下、上記構成による作用を説明する。
【００１７】
本発明は、少なくともゲートバスラインとソースバスラインとスイッチング素子アレイと該スイッチング素子アレイに対応して形成されたカラーフィルタとを備えた第１の基板及び対向電極が形成された第２の基板を備え、該第１及び第２の基板間に液晶を挟持してなる液晶表示装置の製造方法において、スイッチング素子アレイ周辺部に前記ソースバスラインに接続された３系列のソース用ショートリング及び前記３系列のソース用ショートリングと短絡され前記ゲートバスラインに接続されたゲート用ショートリングを形成する工程と、前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を解除する工程と、前記３系列のソース用ショートリングと前記ゲート用ショートリングから信号を入力しカラーフィルタを形成する工程を含むので、まず、カラーフィルタ形成前に、ソースバスラインに接続された３系列のソース用ショートリングとゲートバスラインに接続されたゲート用ショートリングが短絡されているので、静電気によりスイッチング素子アレイがダメージを受けることはない。また３系列のショートリングとゲート用ショートリングとの短絡を解除するので、ソースドライバ及びゲートドライバを動作させずに、ショートリングを利用してカラーフィルタ形成用の信号を入力して、画素電極上にカラーフィルタを形成することができる。よって、カラーフィルタを形成するために、必要となる入力信号数も少なく、簡便にカラーフィルタの形成を行うことができる。
【００１８】
前記３系列のソース用ショートリングと前記ゲート用ショートリングの短絡を解除する工程はレーザーを用いて行われるので、ショートリングの短絡を解除する工程において静電気は発生しない。よって、この工程でスイッチング素子アレイはダメージを受けない。また、ガラスに傷をつけてショートリングの短絡の解除を行った場合のように、工程中に静電気は発生しない。また、工程中にダストは、ほとんど発生しない。
【００１９】
カラーフィルタを形成する工程の後の工程において、前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程を含むので、後の工程、例えばラビング工程において静電気が発生したとしてもスイッチング素子アレイはダメージを受けないため、静電気による点欠陥は発生しない。
【００２０】
前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程はレーザーを用いて行われるので、例えば銀ペーストなど他の導電材料によってショートリングの短絡を行った場合のように、この導電材料が不純物となって後の工程、例えば洗浄工程において装置が汚染されることがない。
【００２１】
前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程はレーザーＣＶＤを用いて行われるので、例えば銀ペーストなど他の導電材料によってショートリングの短絡を行った場合のように、この導電材料が不純物となって後の工程、例えば洗浄工程において装置が汚染されることがない。
【００２２】
ショートリングからバスラインへの信号入力は制御トランジスタを介して行われるので、制御トランジスタによって隣同士のソースバスライン及びゲートバスラインは電気的に分離されていることにより、ショートリングの分離を行う必要がなく、例えばガラスの分断工程を必要としない。
【００２３】
【発明の実施の形態】
（実施の形態１）
図１に本発明の実施の形態１における画素１個分のレイアウト図を、図２に図１におけるＡ−Ａの断面図を示す。以下、図１及び図２に従って、本発明を説明する。従来例と同様に絶縁基板１０上に活性層となる多結晶シリコン薄膜１１を４０ｎｍ〜８０ｎｍの厚さで形成した。次に、スパッタリングまたはＣＶＤ（Ｃｈｅｍｉｃａｌ  Ｖａｐｏｒ  Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、ゲート絶縁膜１３をＳｉＯ2またはＳｉＮｘにより８０ｎｍの厚さで形成した。次に、斜線部の付加容量領域１１Ａにリンイオンを注入し、この部分の低抵抗化を行った。この斜線部は付加容量下部電極となる。次に、付加容量上部電極１４及びゲート電極１６をＡｌまたは多結晶シリコンを用いて形成した。
【００２４】
次に、この薄膜トランジスタの導電型を決定するために、ゲート電極１６上方からゲート電極１６をマスクとして、リンイオンを１×１０15（ｃｍ-2）で注入し、活性層のゲート電極１６下部にノンドープのチャンネル部１２を形成し、チャンネル部１２以外の領域は高濃度の不純物領域とした。ＴＦＴの活性層において、チャンネル部１２近傍に低濃度不純物領域またはノンドープ領域を設けて、ＴＦＴのオフ時にリーク電流が少ない構造としてもよい。次に、第１の層間絶縁膜１５を全面に形成後、コンタクトホール１８及び１９の形成を行った。次に、ソースバスライン２０及びドレイン電極２１をＡｌなどの低抵抗の金属を用いて形成した。次に、第２の層間絶縁膜２４を形成するが、本発明においては透明な感光性の有機膜をスピンコート法により形成した。また、本実施の形態１においては、この液晶パネルを透過型液晶表示装置として使用するため、第２の層間絶縁膜２４の材質としては着色のある有機材料ではなく、透明なアクリル樹脂を使用した。
【００２５】
次に、ドレイン電極２１にコンタクトホール２３を形成し、コンタクトホール２３を覆って画素電極２５をＩＴＯなどの透明導電膜材料によって形成した。この画素電極２５は少なくとも液晶パネルの開口部に形成される。
【００２６】
次に、この基板をＲ（赤）用の電着溶液に浸漬し、Ｒ用の画素電極に電着電圧を印加することにより、画素電極上部にＲの電着カラーフィルタ３０Ｒを形成し、続いて、同じようにしてＧ（緑）の電着カラーフィルタ３０Ｇ、さらにＢ（青）の電着カラーフィルタ（図示せず）を形成する。
【００２７】
本実施の形態１における電着カラーフィルタの形成方法をストライプ配列のカラーフィルタを形成する場合について図３を用いて説明する。絶縁基板１０上にＴＦＴアレイ部１０１、ゲートバスライン１０４に接続されたゲートドライバ１０２、ソースバスライン１０５に接続されたソースドライバ１０３が配置されている。ドライバ一体型液晶表示装置においては、ゲートドライバ１０２及びソースドライバ１０３はＴＦＴアレイ部１０１と同一工程により、同一基板上に形成される。それ以外のものは、ＴＦＴ基板と対向基板が貼り合わされた後、ドライバＩＣが基板に実装される。
【００２８】
カラーフィルタを形成するためにゲートバスライン１０４の一端は短絡され、ゲート信号入力端子１０７に接続している。また、ソースバスライン１０５の一端は３本おきに短絡され、３系列のショートリングを形成している。それぞれのショートリングはソース信号入力端子１０８、１０９、１１０に接続されている。カラーフィルタ形成前は４つの入力端子１０７、１０８、１０９、１１０を短絡することによって静電気対策を行っている。カラーフィルタ形成時、図３の矢印の部分１１１で端子間の分離を行っている。分離の方法としてはレーザーによって短絡部を切断した。
【００２９】
次に、絶縁基板１０をＲ（赤）用の電着溶液に浸漬し、ゲート信号入力端子１０７に１５Ｖ、Ｒ用のソース信号入力端子１０８に５Ｖ、Ｇ（緑）用のソース信号入力端子１０９に０Ｖ、Ｂ（青）用のソース信号入力端子１１０に０Ｖの電圧を印加した。このようにしてＲに対応する画素電極にＲの電着カラーフィルタを形成した。続いて、同様の工程によって、Ｇ、Ｂの電着カラーフィルタを形成した。
【００３０】
次に、後の工程で配向膜を塗布しラビングを行って液晶材料の配向を行うが、この工程でソース用ショートリングとゲート用ショートリングが接続されていないと、この工程において静電気により、表示部の薄膜トランジスタが破壊され点欠陥となってしまう。従って、カラーフィルタ形成後、ソース用ショートリングとゲート用ショートリングを再び短絡させることが望ましい。この短絡方法として本実施の形態１においてはレーザーを用いるが、レーザー照射によりショートリングを短絡させるために、図４（ａ）に示されるような短絡用パターンを形成した。図４（ａ）のＦ−Ｆにおける断面図を図４（ｂ）に示す。この短絡用パターンはゲート入力端子１０７とソース入力端子１０８、１０９、１１０との間に設けられ、例えばゲート絶縁膜１３が形成された絶縁基板１０上に、ゲート入力端子１０７とソース電極材料１０７ａとをコンタクトホール１１５を介して電気的に接続し、さらにソース電極材料１０７ａとコンタクトホール１１７を介して電気的に接続したゲート電極材料１０７ｂと、ソース入力端子１０８とコンタクトホール１１６を介して電気的に接続したソース電極材料１０８ａを第２の層間絶縁膜２４を介して積層し、斜線部１２０においてパターンをオーバーラップさせる。斜線部１２０にレーザーを照射することにより、ゲート電極材料１０７ｂとソース電極材料１０８ａの短絡を行う。こうして、ゲート入力端子１０７とソース入力端子１０８の電気的な接続を行い、ゲート用ショートリングとソース用ショートリングが同電位となるようにしている。このように、レーザーを照射することによってパターンの短絡を行っているので、例えば銀ペーストを用いてパターンの短絡を行った場合のようにダストは発生しない。このパターンの短絡方法としては他にレーザーＣＶＤ法によって金属配線を形成し、ゲート用ショートリングとソース用ショートリングの短絡を行うことも可能である。本実施の形態１において、ゲート入力端子１０７近傍にソース入力端子１０８、１０９、１１０が形成されているので、レーザーＣＶＤによる入力端子同士の短絡を容易に行うことができる。このようにレーザーＣＶＤを用いた場合においてもダストの発生は起こらない。
【００３１】
次に、ＴＦＴ基板と対向基板との貼り合わせを行い、基板間に液晶材料の封入及び封止を行って液晶セルを作製した。
【００３２】
最後に全ての隣り合うショートリング同士の短絡を解除するために、ガラスの端部においてショートリングの分断を行った。
【００３３】
このように本実施の形態１においては、カラーフィルタ形成工程以外はショートリングは短絡しているため、静電気による薄膜トランジスタの破壊を防止することができる。
【００３４】
（実施の形態２）
本実施の形態２において、別の信号入力方法を説明する。本実施の形態２の端子部の構造を図５に示す。絶縁基板１０上にＴＦＴアレイ部１０１、ゲートバスライン１０４に接続されたゲートドライバ１０２、ソースバスライン１０５に接続されたソースドライバ１０３が配置されている。ソースバスライン１０５の一端にソース制御トランジスタ１１４、ゲートバスライン１０４の一端にゲート制御トランジスタ１１５が形成されている。このソース制御トランジスタ及びゲート制御トランジスタは表示部のＴＦＴアレイ部１０１と同一工程で、同一基板上に形成される。ソース制御トランジスタ１１４のゲートは短絡されソース制御端子１１３に、ゲート制御トランジスタ１１５のゲートは短絡されゲート制御端子１１２に接続されている。
【００３５】
電着カラーフィルタを形成する信号入力方法は、ソース入力端子１０８、１０９、１１０からソースバスライン１０５に信号を入力するときに、ソース制御端子１１３からソース制御トランジスタ１１４をオンさせる電圧が印加される。さらに、ゲートバスライン１０４に信号をゲート信号入力端子１０７から入力するときに、ゲート制御端子１１２からゲート制御トランジスタ１１５をオンさせる電圧が印加される。
【００３６】
電着カラーフィルタを画素電極にストライプ配列で形成する場合について説明する。まず、絶縁基板１０をＲ（赤）用の電着溶液に浸漬し、ゲート制御端子１１２に３０Ｖ、ゲート信号入力端子１０７に１５Ｖ、さらにソース制御端子１１３に１５Ｖ、Ｒ用のソース信号入力端子１０８に５Ｖ、Ｇ（緑）用のソース信号入力端子１０９に０Ｖ、Ｂ（青）用のソース信号入力端子１１０に０Ｖの電圧を印加した。このようにして、Ｒに対応する画素電極にＲの電着カラーフィルタを形成した。続いて、同様の工程によって、Ｇ、Ｂの電着カラーフィルタを形成した。
【００３７】
一方、ソースバスライン１０５及びゲートバスライン１０４にソース制御トランジスタ１１４及びゲート制御トランジスタ１１５を形成し、このトランジスタを利用してソースバスライン１０５及びゲートバスライン１０４の欠陥検査を行うことができる。検査法の一例を図６を用いて説明する。
【００３８】
ソースドライバ１０３を動作させて１番目のソースバスラインにＳ１、２番目のソースバスラインにＳ２、３番目のソースバスラインにＳ３、４番目のソースバスラインにＳ４を順次出力する。これと同時にソース制御端子１１３から信号４３を入力する。ここでソースバスライン１０５に欠陥が無い場合、ソース入力端子１０８には信号４３Ｐの波形で出力される。ここで例えば、ソースドライバ１０３からＳ４のパルスが出力されなかった場合には、信号４３Ｐに出力される２個目のパルスが出力されずソース入力端子１０８には信号４３Ｐ′に示されるような波形で出力されるため、欠陥のある個所が判明する。また、ソース制御トランジスタ及びゲート制御トランジスタによって隣同士のソースバスライン及びゲートバスラインは、それぞれ電気的に分離されているので、ショートリングの分離を行う必要が無く、従って、例えばガラスの分断工程を必要としない。
【００３９】
また、実施の形態１及び実施の形態２においては、半導体層として多結晶シリコンを使用し、ＴＦＴの構造としてはコプラナー型のものを使用したが、本発明はこれに限るものではなく、半導体層として他の半導体材料を使用してもよく、ＴＦＴの構造として逆スタガーなど他の構造を採用してもよい。また、カラーフィルタの作製法として電着法を利用したが、他の方法として例えばミセル電解法が利用できる。
【００４０】
【発明の効果】
本発明は、少なくともゲートバスラインとソースバスラインとスイッチング素子アレイと該スイッチング素子アレイに対応して形成されたカラーフィルタとを備えた第１の基板及び対向電極が形成された第２の基板を備え、該第１及び第２の基板間に液晶を挟持してなる液晶表示装置の製造方法において、スイッチング素子アレイ周辺部に前記ソースバスラインに接続された３系列のソース用ショートリング及び前記３系列のソース用ショートリングと短絡され前記ゲートバスラインに接続されたゲート用ショートリングを形成する工程と、前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を解除する工程と、前記３系列のソース用ショートリングと前記ゲート用ショートリングから信号を入力しカラーフィルタを形成する工程を含むので、まず、カラーフィルタ形成前に、ソースバスラインに接続された３系列のソース用ショートリングとゲートバスラインに接続されたゲート用ショートリングが短絡されているので、静電気によりスイッチング素子アレイがダメージを受けることはない。また３系列のショートリングとゲート用ショートリングとの短絡を解除するので、ソースドライバ及びゲートドライバを動作させずに、ショートリングを利用してカラーフィルタ形成用の信号を入力して、画素電極上にカラーフィルタを形成することができる。よって、カラーフィルタを形成するために、必要となる入力信号数も少なく、簡便にカラーフィルタの形成を行うことができる。
【００４１】
前記３系列のソース用ショートリングと前記ゲート用ショートリングの短絡を解除する工程はレーザーを用いて行われるので、ショートリングの短絡を解除する工程において静電気は発生しない。よって、この工程でスイッチング素子アレイはダメージを受けない。また、ガラスに傷をつけてショートリングの短絡の解除を行った場合のように、工程中に静電気は発生しない。また、工程中にダストは、ほとんど発生しない。
【００４２】
カラーフィルタを形成する工程の後の工程において、前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程を含むので、後の工程、例えばラビング工程において静電気が発生したとしてもスイッチング素子アレイはダメージを受けないため、静電気による点欠陥は発生しない。
【００４３】
前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程はレーザーを用いて行われるので、例えば銀ペーストなど他の導電材料によってショートリングの短絡を行った場合のように、この導電材料が不純物となって後の工程、例えば洗浄工程において装置が汚染されることがない。
【００４４】
前記３系列のソース用ショートリングと前記ゲート用ショートリングとの短絡を行う工程はレーザーＣＶＤを用いて行われるので、例えば銀ペーストなど他の導電材料によってショートリングの短絡を行った場合のように、この導電材料が不純物となって後の工程、例えば洗浄工程において装置が汚染されることがない。
【００４５】
ショートリングからバスラインへの信号入力は制御トランジスタを介して行われるので、制御トランジスタによって隣同士のソースバスライン及びゲートバスラインは電気的に分離されていることにより、ショートリングの分離を行う必要がなく、例えばガラスの分断工程を必要としない。
【図面の簡単な説明】
【図１】本発明の実施の形態による液晶表示装置の画素１個分の平面図である。
【図２】本発明の実施の形態による液晶表示装置の画素１個分の断面図である。
【図３】本発明の第１の実施の形態の端子部を示す図である。
【図４】本発明の実施の形態のショートリング部分を示す図である。
【図５】本発明の第２の実施の形態の端子部を示す図である。
【図６】本発明の第２の実施形態の液晶表示装置において検査を行う場合の波形図である。
【図７】液晶表示装置の構成を示す回路図である。
【符号の説明】
１０      絶縁基板
１１      多結晶シリコン薄膜
１２      チャネル部
１３      ゲート絶縁膜
１４      付加容量上部電極
１５      第１の層間絶縁膜
１６      ゲート電極
１８      コンタクトホール
１９      コンタクトホール
２０      ソースバスライン
２１      ドレイン電極
２３      コンタクトホール
２４      第２の層間絶縁膜
２５      画素電極
３０Ｒ、３０Ｇ      カラーフィルタ
【図１】
0003741393.tif 000002
【図２】
0003741393.tif 000003
【図３】
0003741393.tif 000004
【図４】
0003741393.tif 000005
【図５】
0003741393.tif 000006
【図６】
0003741393.tif 000007
【図７】
0003741393.tif 000008