(57)【特許請求の範囲】
【請求項１】
それぞれ内線端末を接続できる複数の内線を収容し、少なくとも１つの外線を接続可能な電話交換装置において、
前記内線端末、前記内線及び外線の少なくとも１つに関するシステム情報を記憶した第１記憶領域と、装置構成が変更されたときの前記第１記憶領域を区分した領域を特定するアドレス情報、及び装置構成が変更されないときの前記第１記憶領域を区分した領域を特定するアドレス情報を含むメモリ管理情報を記憶した第２記憶領域を有する記憶手段と、
前記装置構成が変更されたか否かを検出する検出手段と、
この検出手段による検出結果及び前記記憶手段の第２記憶領域に記憶されたメモリ管理情報に基づいて、前記第１記憶領域からシステム情報を読み出し、この読み出したシステム情報に基づいて内線相互間もしくは内線と外線との交換に係わる制御を実行する制御手段とを具備したことを特徴とする電話交換装置。
【請求項２】
前記記憶手段の第２記憶領域は、装置構成変更に応じて増減すべき前記第１記憶領域の範囲を示す範囲情報を記憶しており、
前記制御手段は、前記第２記憶領域に記憶された範囲情報が示す範囲内で、前記第１記憶領域のアドレスを特定することを特徴とする請求項１記載の電話交換装置。
【請求項３】
前記制御手段は、ハードウェア回路の増設に伴い、自装置で認識可能な識別コードが付与された記憶素子が増設された場合に、この識別コードに応じて前記記憶手段の第２記憶領域に記憶されたメモリ管理情報中の装置構成が変更されたときのアドレス情報を参照し、この参照結果に基づいて前記第１記憶領域からシステム情報を読み出すことを特徴とする請求項１記載の電話交換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、記憶素子に記憶されたシステム情報に基づいて制御処理を行なう電話交換装置に関する。
【０００２】
【従来の技術】
一般に、ボタン電話主装置は、装置内に予め実装された記憶素子に記憶されているシステム情報に基づいて、収容している内線間もしくは内線と外線との間の交換に係わる制御処理を行なっている。
【０００３】
ところで、このようなボタン電話主装置では、内線端末やトランク等の最大収容数が予め決められているため、その数を超えて増設を行ないたい場合に、会議回路やタイムスイッチといったハードウェア回路の増設の他に、古いシステム情報を記憶した記憶素子を破棄し、新しいシステム情報を記憶した記憶素子に交換する必要があり、システム再構築の時間がかかるとともに、コストアップの要因にもなっていた。
【０００４】
【発明が解決しようとする課題】
以上のように従来のボタン電話主装置は、装置構成を変更する場合に、容量に応じたハードウェア（タイムスイッチ、会議回路、メモリ）を実装する制御基板に交換する必要があり、多くの手間や時間がかかるとともに、制御基板を買い換える分コストアップしてしまうという不具合があった。
【０００５】
そこで、この発明の目的は、必要最小限のハードウェアの変更でシステム構成を変更可能とする電話交換装置を提供することにある。
【０００６】
【課題を解決するための手段】
この発明は、上記目的を達成するために、以下のように構成される。
【０００７】
（１）それぞれ内線端末を接続できる複数の内線を収容し、少なくとも１つの外線を接続可能であり、かつプロセッサが記憶手段に記憶された少なくとも前記内線端末、前記内線及び外線の少なくとも１つに関するシステム情報に基づいて内線相互間もしくは内線と外線との交換に係わる制御を行なう電話交換装置において、記憶手段の少なくとも一部を第１記憶領域に設定してこの第１記憶領域にシステム情報を記憶し、かつこの第１記憶領域とは異なる記憶手段の少なくとも一部を第２記憶領域に設定しこの第２記憶領域に装置構成変更に応じて第１記憶領域を区分した領域を特定するアドレス情報を含むメモリ管理情報を記憶するとともに、装置構成が変更されたときには、プロセッサが前記第２記憶領域に記憶されたメモリ管理情報に基づいて第１記憶領域から装置構成変更に伴うシステム情報を読み出し、この読み出したシステム情報に基づいて内線相互間もしくは内線と外線との交換に係わる制御を行なうことを特徴とする。
【０００８】
（１）の発明によれば、プロセッサは記憶手段の第２記憶領域に記憶されているメモリ管理情報に基づいて、記憶手段の第１記憶領域に記憶された任意のシステム情報を特定でき、このシステム情報に基づいて変更された数の内線同士もしくは内線と外線との間の交換処理を行なうようにしている。
【０００９】
従って、装置内に既に備えられている複数の記憶素子を領域分けして、システム情報格納用及びメモリ管理情報格納用に設定することができ、装置構成変更ごとに記憶素子を交換する必要がない。また、プロセッサは、装置構成が変更されても、メモリ管理情報が記憶された記憶素子をアクセスすればよいので、記憶素子の切替のための複雑なハードウェアやソフトウェアを用意する必要がない。このため、簡易な構成で、しかも労力とコストを大幅に低減することが可能となる。また、制御基板の交換による無駄な費用負担や労力を大幅に低減でき、既に備えられている記憶素子を有効利用できる。
【００１０】
（２）記憶手段の第２記憶領域は、装置構成変更に応じて増減すべき第１記憶領域の範囲を示す範囲情報を記憶しており、かつプロセッサは、第２記憶領域に記憶された範囲情報が示す範囲内で、第１記憶領域のアドレスを特定することを特徴とする。
【００１１】
（２）の発明によれば、ハードウェア構成の変更が顕著に行なわれた場合にも、記憶手段の第１記憶領域の増減範囲が第２記憶領域に記憶された範囲情報が示す範囲に制限される。従って、プロセッサは、第２記憶領域に記憶された範囲情報に基づいて、変更がなされたシステム情報の記憶領域を特定することができる。
【００１２】
（３）ハードウェア回路の増設に伴い、自装置で認識可能な識別コードが付与された記憶素子が増設された場合に、この記憶素子に付与された識別コードを読み出し、この識別コードに応じて増設された記憶素子を記憶手段の第１記憶領域に含める記憶領域変更手段をさらに具備したことを特徴とする。
【００１３】
（３）の発明によれば、ハードウェア回路の増設に伴い、装置内に識別コードが付与された記憶素子が増設された場合に、この識別コードに基づいて、記憶手段の第１記憶領域の変更処理までの工程が、人手を要することなくすべて自動的に行なわれることになる。
【００１４】
（４）記憶手段の第２記憶領域は、装置構成変更ごとに複数機能の各々に関するシステム情報をアドレスに対応付けて記憶した複数の情報テーブルを記憶し、装置構成変更時に、複数の情報テーブルの少なくとも１つを選択的に有効状態に設定する選択制御手段をさらに具備したことを特徴とする。
【００１５】
（４）の発明によれば、装置構成変更に際し、ハードウェア回路の増設なのか削減なのかを判断した上で、記憶手段の第２記憶領域に記憶された複数の情報テーブルのうち少なくとも１つを選択するだけでよいことになり、これにより、簡単かつ短時間に第１記憶領域に記憶されている任意のシステム情報の領域を特定できる。
【００１６】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照して詳細に説明する。
【００１７】
図１は、この発明に係わる交換システムの一実施形態の構成を示すブロック図である。
【００１８】
交換システムは、同図に示すように、主装置１に、複数（最大ｉ個）の内線端末２（２−１〜２−ｉ）を任意に接続して構成されている。
【００１９】
主装置１は、さらに、タイムスイッチ１１、複数（ｊ個）の局線インタフェース回路１２（１２−１〜１２−ｊ）、複数（ｉ個）の内線インタフェース回路１３（１３−１〜１３−ｉ）、ＣＰＵ１４、ＲＯＭ１５、ＲＡＭ１６、ハードウェア実装検出部１７及びデータハイウェイインタフェース部１８を備えており、タイムスイッチ１１、局線インタフェース回路１２、内線インタフェース回路１３は、ＰＣＭハイウェイ１９を介して互いに接続されている。
【００２０】
また、局線インタフェース回路１２、内線インタフェース回路１３及びデータハイウェイインタフェース部１８は、データハイウェイ２０を介して互いに接続されている。さらに、ＣＰＵ１４、ＲＯＭ１５、ＲＡＭ１６、ハードウェア実装検出部１７及びデータハイウェイインタフェース部１８は、ＣＰＵバス２１を介して互いに接続されている。なお、タイムスイッチ１１は、ＣＰＵ１４に直接接続されている。
【００２１】
タイムスイッチ１１は、ＣＰＵ１４の制御に基づいてＰＣＭハイウェイ１９上のタイムスロットの入れ替えを行なうことによって、局線インタフェース回路１２及び内線インタフェース回路１３を任意に交換接続する。
【００２２】
局線インタフェース回路１２には、公衆回線や専用線などの局線Ｌ（Ｌ−１〜Ｌ−ｊ）が必要に応じて接続される。局線インタフェース回路１２は、接続された局線Ｌに関するインタフェース動作を行なう。また、局線インタフェース回路１２は、上記インタフェース動作に係わる種々の制御情報の授受を、データハイウェイ２０、データハイウェイインタフェース部１８及びＣＰＵバス２１を介してＣＰＵ１４との間で行なう。
【００２３】
内線インタフェース回路１３には、内線端末２が必要に応じて接続される。内線インタフェース回路１３は、接続された内線端末２に関する内線インタフェース動作を行なう。内線インタフェース動作は、内線端末２から出力されるＰＣＭ信号のＰＣＭハイウェイ１９からの抽出、内線端末２の状態監視や、内線端末２に対する種々の信号の送出などである。また、内線インタフェース回路１３は、上記内線インタフェース動作に係わる種々の制御情報の授受を、データハイウェイ２０、データハイウェイインタフェース部１８及びＣＰＵバス２１を介してＣＰＵ１４との間で行なう。
【００２４】
ＣＰＵ１４は、ＲＯＭ１５に格納されている制御プログラムに基づいた処理を行なうことで、タイムスイッチ１１、局線インタフェース回路１２及び内線インタフェース回路１３のそれぞれを総括制御し、主装置１としての動作を実現する。
【００２５】
ＲＯＭ１５は、ＣＰＵ１４の制御プログラムや、その他の永続的に使用される各種のデータを記憶している。
【００２６】
ＲＡＭ１６は、ＣＰＵ１４が各種の処理を行なう上で必要となる各種の情報を一時的に記憶しておく。
【００２７】
ハードウェア実装検出部１７は、局線インタフェース回路１２、内線インタフェース回路１３といったハードウェア回路が増設されたときに、このハードウェア回路に対応する拡張メモリに付与されている識別コードを読み取り、この識別コードに基づいて、ハードウェア回路が増設された旨を示すフラグをＣＰＵ１４に送出する。
【００２８】
データハイウェイインタフェース部１６は、データハイウェイ１８とＣＰＵバス１９との間でのデータの授受を行なう。
【００２９】
ところで、この実施形態では、図２に示すように、ＲＯＭ１５に制御プログラムと、システム容量の変化に伴ってデータ量が増減するメモリエリアの先頭アドレスを識別コード（数値）に対応付けて格納したシステム容量別のＤｂＣｏｎｆｉｇテーブルとを記憶している。また、ＲＡＭ１６には、システム構成に応じて、メモリエリアがマッピングされることになる。さらに、システム容量別のＤｂＣｏｎｆｉｇテーブルには、内線端末２及び局線Ｌ、タイムスイッチ１１のチャネル数などのシステム構成に関する最大収容数が記憶されている。
【００３０】
テーブルＡには、例えばＬＣＤ表示に関するシステム情報が記憶されており、テーブルＢには例えばＬＥＤ表示に関するシステム情報が記憶されており、テーブルＣには、例えば内線端末２の転送先に関するシステム情報が記憶されている。
【００３１】
次に以上のように構成された主装置１の動作につき説明する。
図示しない電源スイッチがオンされて、図示しない電源部からの電力供給が開始されることで、ハードウェア実装検出部１７が図３に示すような制御処理を開始する。
【００３２】
この制御処理を開始するとハードウェア実装検出部１７は、まず拡張メモリの実装状態を検出し（ステップＳＴ３ａ）、拡張メモリの増設があるか否かの判断を行なう（ステップＳＴ３ｂ）。ここで、拡張メモリが存在するならば（Ｙｅｓ）、ハードウェア実装検出部１７は拡張メモリの識別コードを読み出し（ステップＳＴ３ｃ）、この読み出した識別コードが予め保持している識別コードに一致するか否かの判断を行なう（ステップＳＴ３ｄ）。
【００３３】
ここで識別コードが一致したならば（Ｙｅｓ）、ハードウェア実装検出部１７は識別コードに対応したシステム容量種別をシステム運用種別エリアに設定する。（ステップＳＴ３ｅ）、この時点で、ＣＰＵ１４はこれから起動すべきシステムのサイズを決定する（ステップＳＴ３ｆ）。
【００３４】
なお、上記ステップＳＴ３ｂにおいて拡張メモリの増設がない場合（Ｎｏ）や、上記ステップＳＴ３ｄにおいて読み出した識別コードが一致しない場合（Ｎｏ）には、ＣＰＵ１４は拡張メモリを使用しない最小容量のシステムとして起動する。このとき、ＣＰＵ１４は、システム運用種別エリアに、拡張メモリを使用しない旨を示す値を設定する。
【００３５】
この実施形態において、システム容量に応じてデータ量が増減するメモリエリアのアクセスの仕方は以下の通りである。
【００３６】
例として、図２に示すような２通りの容量選択が可能なシステムがあるとする。
【００３７】
ＣＰＵ１４がＲＡＭ１６のテーブルＣのデータをアクセスする場合に、システム運用種別エリアに設定された値に基づいて、１６０ポート及び７６０ポートのうちどちらのＤｂＣｏｎｆｉｇテーブルを参照するかを決めて、決まった方のＤｂＣｏｎｆｉｇテーブルからテーブルＣのアドレスを求めるようにしている。
【００３８】
従って、システム運用種別エリアとＤｂＣｏｎｆｉｇテーブルをメモリ管理部としてまとめることにより、外部からは参照したいテーブルの識別コード（インデックス）だけで、システム容量を意識することなく、ＲＡＭ１６の任意の記憶領域をアクセスすることができる。
【００３９】
また、ＣＰＵ１４は、端末の最大数を取得したい場合に、メモリ管理部に端末最大値を示すコード（ＴＥＲＭＮ  ＭＡＸ）を与えることで、どちらのＤｂＣｏｎｆｉｇテーブルを参照するのかを決定し、決定したＤｂＣｏｎｆｉｇテーブルから目的の値を求める。
【００４０】
以上のように、システム容量に関するデータをメモリ管理部に閉じ込めることで、ＣＰＵ１４はシステム容量を意識する必要がなくなる。
【００４１】
以上述べたように上記実施形態では、ＣＰＵ１４はシステム拡張が行なわれた場合に、ＲＯＭ１５に記憶されかつシステム拡張に応じて決定されたＤｂＣｏｎｆｉｇテーブルの内容に基づいて、ＲＡＭ１６に記憶された任意のシステム情報を特定でき、このシステム情報に基づいて例えば増設された数の内線端末２同士もしくは内線端末２と局線Ｌとの間の交換処理を行なう。
【００４２】
従って、主装置１内に既に備えられているＲＯＭ１５及びＲＡＭ１６を領域分けして、システム情報格納用及びＤｂＣｏｎｆｉｇテーブル格納用に設定することができ、システム拡張ごとに制御基板を交換する必要がない。また、ＣＰＵ１４は、システム拡張が行なわれても、ＤｂＣｏｎｆｉｇテーブルが記憶されたＲＯＭ１５をアクセスすればよいので、メモリ素子の切替のための複雑なハードウェアやソフトウェアを用意する必要がなく、さらにプログラムの変更なしに、システム容量の変更が可能となる。
【００４３】
このため、簡易な構成で、しかもシステム拡張に要する労力とコストを大幅に低減することができるようになる。また、制御基板の交換による無駄な費用負担や労力を大幅に低減でき、既に備えられているメモリ素子を有効利用できる。
【００４４】
また、上記実施形態によれば、ＤｂＣｏｎｆｉｇテーブルにシステム拡張時の端末及びポートの最大収容数が記憶されているので、システム拡張が顕著に行なわれた場合にも、ＲＡＭ１６のメモリ容量、つまりシステム容量の増減範囲がＲＯＭ１５に記憶されているＤｂＣｏｎｆｉｇテーブルが示す範囲に制限される。従って、ＣＰＵ１４は、ＲＯＭ１５に記憶されているＤｂＣｏｎｆｉｇテーブルに基づいて、ＲＡＭ１６中の増設された端末やポートに関するシステム情報の記憶エリアを特定することができる。
【００４５】
また、上記実施形態によれば、主装置１内に、識別コードが付与された拡張メモリが増設された場合に、この識別コードに基づいて、システム拡張が容易に達成できる。このため、従来のようなシステム拡張による制御基板の交換作業が一切不要となる。
【００４６】
さらに、上記実施形態によれば、システム拡張時に、ＣＰＵ１４は、ハードウェア実装検出部１７から通知されるフラグに基づいて、拡張メモリが増設されたか否かを判断した上で、ＲＯＭ１５に記憶された７６０ポート用のＤｂＣｏｎｆｉｇテーブル及び１６０ポート用のＤｂＣｏｎｆｉｇテーブルの少なくとも一方を選択するだけでよいことになり、これにより、簡単かつ短時間にＲＡＭ１６に記憶されている任意のシステム情報の記憶エリアを特定できる。
【００４７】
なお、この発明は上記実施形態に限定されるものではない。例えば上記実施形態では、システム容量の増設を行なう場合を例にとって説明したが、システム容量の削減を行なう場合にも同様に実施できる。
【００４８】
また、上記実施形態では、７６０ポート用のＤｂＣｏｎｆｉｇテーブル及び１６０ポート用のＤｂＣｏｎｆｉｇテーブルを使用する例について説明したが、これに限ることなく、７６０ポート以上のＤｂＣｏｎｆｉｇテーブルを使用するようにしてもよい。
【００４９】
また、上記実施形態では、システム容量ごとのＤｂＣｏｎｆｉｇテーブルをＲＯＭ１５に予め記憶しておいて、ハードウェア実装検出部から通知されるフラグに応じてＤｂＣｏｎｆｉｇテーブルを切り替えることでシステム容量の増設時のシステム情報の記憶エリアを特定するようにした。しかし、それに限らず、システム容量の変更に応じて、システム情報の記憶エリアを特定するアドレスの書き替えを行なうようにしてもよい。この場合、ＲＯＭに代えてフラッシュメモリ等の記憶ブロック単位で情報の書き替えが可能な不揮発性のメモリが使用されることになる。
【００５０】
さらに、上記実施形態では、ＤｂＣｏｎｆｉｇテーブルの切替設定をプロセッサが行なう例について説明したが、それに限らず、プロセッサ以外のアドレスデコーダ等により行なうようにしてもよい。また、識別コードの読み出し、及びその識別コードに応じたシステム容量の決定をプロセッサが行なうようにしてもよい。
【００５１】
その他、主装置の構成や種類、ＲＡＭの各テーブルの登録内容、ＲＯＭのＤｂＣｏｎｆｉｇテーブル内容等についても、この発明の要旨を逸脱しない範囲で種々変形して実施できる。
【００５２】
【発明の効果】
以上詳述したようにこの発明によれば、必要最小限のハードウェアの変更でシステム構成を変更可能とする電話交換装置を提供することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態における交換システムの構成を示すブロック図。
【図２】同実施形態において、システム容量増設に応じたメモリマップを説明するために示す図。
【図３】図１に示した主装置の制御手順及び制御内容を示すフローチャート。
【符号の説明】
１…主装置、
２（２−１〜２−ｉ）…内線端末、
１１…タイムスイッチ、
１２（１２−１〜１２−ｊ）…局線インタフェース回路、
１３（１３−１〜１３−ｉ）…内線インタフェース回路、
１４…ＣＰＵ、
１５…ＲＯＭ、
１６…ＲＡＭ、
１７…ハードウェア実装検出部、
１８…データハイウェイインタフェース部、
１９…ＰＣＭハイウェイ、
２０…データハイウェイ、
２１…ＣＰＵバス、
Ｌ（Ｌ−１〜Ｌ−ｊ）…局線。
【図１】
0003764385.tif 000002
【図２】
0003764385.tif 000003
【図３】
0003764385.tif 000004