(57)【特許請求の範囲】
【請求項１】
フィルタ回路調整方法であって：
前記フィルタ回路を試験モードに切り換え、右半面と虚軸で構成されるｓ平面の領域内に前記フィルタの極を再配置してフィルタ回路出力を発振させ、前記試験モードの前記フィルタ回路が発振周波数をもつ段階；
前記発振周波数が希望する周波数値に達するまで前記フィルタ回路のバイアス値を調整する段階；及び
前記発振をディスエーブルにして前記フィルタ回路がフィルタ動作を実施できるように前記試験モードから切り換える段階；
とによって構成された、フィルタ回路調整方法。
【請求項２】
前記フィルタを前記試験モードに切り換える前記段階が正トランスコンダクタンス素子とパラレルな負トランスコンダクタンス抵抗素子をイネーブルにする段階で構成された、請求項１記載のフィルタ回路調整方法。
【請求項３】
前記負トランスコンダクタンス素子がトランスコンダクタンス増幅器で構成された、請求項２記載のフィルタ回路調整方法。
【請求項４】
前記フィルタを前記試験モードに切り換える前記段階が前記正トランスコンダクタンス素子をディスエーブルにする段階でさらに構成された、請求項２記載のフィルタ回路調整方法。
【請求項５】
前記フィルタを前記試験モードに切り換える前記段階が前記フィルタの抵抗素子の極性を前記極が前記ｓ平面の右半面にとどまるように反転させる段階で構成された、請求項１記載のフィルタ回路調整方法。
【請求項６】
さらに、信号値を特定の範囲内にクランプする段階で構成された、請求項５記載のフィルタ回路調整方法。
【請求項７】
バイアス値を調整する前記段階が抵抗を微調整する段階で構成された、請求項１記載のフィルタ回路調整方法。
【請求項８】
バイアス値を調整する前記段階がバイアス電流をプログラムする段階で構成された、請求項１記載のフィルタ回路調整方法。
【請求項９】
バイアス値を調整する前記段階が制御電圧をプログラムする段階で構成された、請求項１記載のフィルタ回路調整方法。
【請求項１０】
前記段階が前記フィルタのワンタイムトリミングの際に実施される、請求項１記載のフィルタ回路調整方法。
【請求項１１】
前記段階がオンチップ調整ループによって実施される、請求項１記載のフィルタ回路調整方法。
【請求項１２】
複数のフィルタ部で構成されるフィルタ回路の前記フィルタ部のいくつかが、前記試験モード時に前記フィルタ部の一つの前記発振周波数に従って調整される、請求項１記載のフィルタ回路調整方法。
【請求項１３】
複数のフィルタ部で構成されるフィルタ回路の前記フィルタ部のそれぞれが、独立に試験モードにおかれ、調整される、請求項１記載のフィルタ回路調整方法。
【請求項１４】
調整のための試験モードを備えるフィルタ回路であって：
一つの入力と一つの出力をもち、複数の極を有する少なくとも一つのフィルタ部；
周波数値の調整のため前記少なくとも一つのフィルタ部に接続されているバイアス手段；
試験モードにおいて前記少なくとも一つのフィルタ部の中に選択的にイネーブルにされ、発振が生じるように前記複数の極を右半面と虚軸で構成されるｓ平面領域に移動させる極の移動手段；
によって構成された、調整のための試験モードを備えるフィルタ回路。
【請求項１５】
前記少なくとも一つのフィルタ部が一つのバイクヮッド回路で構成された、請求項１４記載のフィルタ回路。
【請求項１６】
前記バイクヮッド回路が複数のトランスコンダクタンス手段とキャパシタ手段によって構成された、請求項１５記載のフィルタ回路。
【請求項１７】
前記複数のトランスコンダクタンス手段とキャパシタ手段が：
第１入力ポートと第１出力ポートを備え、第１トランスコンダクタンス値をもつ第１トランスコンダクタンス手段；
前記第１出力ポートに接続された第１キャパシタ手段；
第２入力ポートと第２出力ポートを備え、該第２入力ポートが前記第１キャパシタ手段に接続され、第２トランスコンダクタンス値をもつ第２トランスコンダクタンス手段；
前記第２出力ポートに接続された第２キャパシタ手段；
第３入力及び第３出力を備え、該第３入力が前記第２キャパシタ手段に接続され、該第３出力が前記第２キャパシタ手段に接続され、第３トランスコンダクタンス値をもつ第３トランスコンダクタンス手段；
第４入力ポート及び第４出力ポートを備え、該第４入力ポートが前記第３入力ポートに接続され、該第４出力ポートが前記第１キャパシタ手段に接続され
、第４トランスコンダクタンス値をもつ第４トランスコンダクタンス手段；
とによって構成された、請求項１６記載のフィルタ回路。
【請求項１８】
前記バイクヮッド回路が、前記第１入力ポートに接続されたゲイン入力ポートと前記第２キャパシタ手段に接続されたゲイン出力ポートを備えるゲイン手段によってさらに構成された、請求項１７記載のフィルタ回路。
【請求項１９】
前記極移動手段が、前記第３トランスコンダクタンス手段とパラレルで選択的にイネーブルにされて、該第３トランスコンダクタンス手段に比例して反対の極性をもつ第５トランスコンダクタンス手段で構成された、請求項１７記載のフィルタ回路。
【請求項２０】
前記第５トランスコンダクタンス手段が、前記第３トランスコンダクタンス値を超える第５トランスコンダクタンス値を備え、前記第５トランスコンダクタンス手段が制限された線形範囲をもつ、請求項１９記載のフィルタ回路。
【請求項２１】
前記極移動手段が前記第３トランスコンダクタンス値を実質的に消去する、請求項１９記載のフィルタ回路。
【請求項２２】
第５トランスコンダクタンス手段が前記第３トランスコンダクタンス値にほぼ等しい第５トランスコンダクタンス値をもつ、請求項２１記載のフィルタ回路。
【請求項２３】
前記第３トランスコンダクタンス手段が前記試験モードにおいてディスエーブルされる、請求項１９記載のフィルタ回路。
【請求項２４】
前記発振が、前記少なくとも一つのフィルタ部のカットオフ周波数に対する既知の依存性をもつ周波数で発生する、請求項１４記載のフィルタ回路。
【請求項２５】
前記バイアス手段が調整可能な抵抗によって構成された、請求項１４記載のフィルタ回路。
【請求項２６】
前記バイアス手段がプログラマブルな電流源によって構成された、請求項１４記載のフィルタ回路。
【請求項２７】
前記バイアス手段がプログラマブルな電圧源によって構成された、請求項１４記載のフィルタ回路。
【請求項２８】
前記極移動手段が、前記少なくとも一つのフィルタ部で発振が起こるように少なくとも一つのフィードバックループの極性を反転する手段によって構成された、請求項１４記載のフィルタ回路。
【請求項２９】
前記少なくとも一つのフィルタ部がＬＣラダー構造である、請求項２８記載のフィルタ回路。
【発明の詳細な説明】
【０００１】
【利用分野】
本発明はアナログ回路の分野、特に連続時間フィルタに関するものである。
【０００２】
【技術的背景】
連続時間フィルタ集積回路は特にメガヘルツ帯の周波数範囲の用途において、著しい重要性と産業上の支持を獲得してきた。この種類のフィルタの大きな欠点は極周波数が絶対要素の制御不能な大きい変動の影響を受けるＲＣ（またはｇm／Ｃ）時定数に反比例することである。そのため、一般的にトリミングまたは調整によって製造後に極周波数を公称設計値に調整する必要がある。
【０００３】
高周波連続時間集積回路フィルタは多数のフィルタ部（セクション）によって構成される。これらのフィルタ部は事実上、フィルタ素子の抵抗値（Ｒ）とキャパシタンス（Ｃ）がフィルタ自体のタイミング精度に影響を与える「ＲＣ回路」である。先行技術では、各素子が望ましい範囲の精度を備えるディスクリート素子によって、これらのフィルタを構成している。しかし、集積回路でフィルタを実現する場合は、抵抗とキャパシタンスの変動が生じることがある。したがって、集積回路のＲとＣあるいはトランスコンダクタンスを使用している場合にはｇｍとＣによって集積化フィルタ回路の精度が変動する。これらの変動を補償して、高精度で予測可能な安定したフィルタを提供することが望ましい。
【０００４】
モノリシック連続時間フィルタの極周波数の調整方法として、二つのまったく異なる方法が認められる。すなわち、ウェーハ検査（または最終検査）時のワンタイムトリミングと、カットオフ（−３ｄＢ）周波数ｆcを使用者の要請に応じて連続的または周期的に調整するオンチップ調整ループである。
【０００５】
トリミング法では、通常はウェーハ検査の際に一度だけ極周波数が調整されるので、目標とするカットオフ周波数ｆcの温度，供給電圧及びプログラム可能なフィルタの場合はカットオフ周波数範囲による変動を最小にするような慎重な回路設計が要求される。この方法の利点はその単純性と、基準回路及びオンチップ調整回路からの干渉が存在しないことにある。欠点はｆcを測定できるようにしなければならないことである。自動試験装置（ＡＴＥ）でフィルタの極周波数をメガヘルツ帯域で正確に測定することは非常に困難である。測定部と試験装置の間の長さ数インチ以下のシールドされていないケーブルによって、大きなノイズカプリング、フィードスルー及び付加的な減衰が生じる。
【０００６】
米国特許番号５,０６３,３０９においてヤマサキ（Yamasaki）は連続時間フィルタＩＣに独立した発振回路を追加することを提案している。フィルタのカットオフ周波数ｆcを探知するように発振器の発振周波数（ｆosc）を設計する。フィルタと発振器の両方を調整可能な共通バイアス回路に接続する。図１は、ヤマサキの原理を説明する回路図である。
【０００７】
図１では、バンドギャップリファレンス１００はトランジスタＱ104のベースに安定化電圧を供給する。トランジスタＱ104のエミッタは接地された外部抵抗Ｒxに接続されている。バンドギャップリファレンス電圧、トランジスタＱ104のベース−エミッタ間電圧及び外部抵抗Ｒxの抵抗値がトランジスタＱ104のコレクタ電流を決め、その電流がここではデジタルアナログコンバータ（ＤＡＣ）で示したプログラマブル電流源１０１に供給される。ディジタル入力に基づいて、ＤＡＣ101はトランジスタＱ104のコレクタ電流にプログラマブル定数を乗じたものに等しい電流を出力する。ＤＡＣ101はトランジスタＱ105のコレクタに出力電流を供給する。
【０００８】
トランジスタＱ105のコレクタとベースは互いに接続されている。トランジスタＱ105のエミッタはトリミング可能な抵抗Ｒ1を介してグランドに接続されている。Ｑ105のベースはトランジスタＱ106とＱ107のベースにも接続されている。トランジスタＱ106とＱ107のエミッタはグランドに接続された抵抗Ｒ2とＲ3にそれぞれ接続されている。トランジスタＱ106とＱ107はトランジスタＱ105とともにカレントミラーとして作用する。トランジスタＱ106のコレクタ電流はトランジスタＱ105のコレクタ電流のほぼＲ1／Ｒ2倍である。トランジスタＱ106とＱ107のコレクタ電流はそれぞれフィルタブロック１０２及び発振器ブロック１０３へのバイアス電流として供給される。この回路は温度安定性がある程度低下するが、バンドギャップリファレンスを使わずに実現することもできる。さらに、この回路はバイポーラ素子の代わりにＭＯＳで構成することもできる。
【０００９】
トリミング抵抗Ｒ1はフィルタと発振器に供給されるバイアス電流を等しい量だけ増大または減少させる。このバイアス電流の変化はフィルタ１０２のカットオフ周波数及び発振器１０３の発振周波数の等しい変化として反映される。ｆoscの測定は大きさの測定よりも単一の周波数の読み取りで行われるため、ＡＴＥを用いて容易に実施することができる。ｆoscの測定に基づいて、ｆoscとｆcが希望する値に同時に調整され、共通のバイアス回路が調整されることになる。調整はツェナーザップ、ヒューズブローイング又は抵抗Ｒ1が薄膜抵抗器である場合は、レーザトリミングによって行われる。Ｒ1は拡散抵抗器またはポリ抵抗器でもよい。最初のトリミング後、発振器はディスエーブルされる。ウェーハ検査時にトリミングが完了するため、通常は最終パッケージで発振器が外部接続ピンにワイアボンディングされることはない。したがって、実際のトリミング工程はエンドユーザにはまったく関係しない。電力またはフィードスルーが生じる可能性について不利な点はない。この方法の欠点は非常に短時間に一度だけ使用する発振器のためのシリコンの領域が無駄になることである。整合性に依存しているため、発振器ではなくフィルタ自体を調整する場合に比べて得られる信頼性も低い。
【００１０】
他の先行技術によるフィルタでは、外部抵抗をトリミングすることによってフィルタの精度を達成している。このようなフィルタはヤマグチ（Yamaguchi）等による「８ｍｍＶＣＲシステムのためのシングルチップＹ／Ｃ信号処理ＬＳＩ(Single-Chip Y/C Signal-Processing LSI for 8mm VCR System)」 (IEEE BCTM, 1987)に述べられている。
【００１１】
最も多く報告され一部の市販ＩＣに用いられているオンチップ調整法は、マスタ・スレーブ法である。図２は、オンチップ調整法の説明図である。基準クロック２０８は基準信号２０３をｆc制御回路２０２に供給し、マスタ回路がフィルタである場合は、マスタブロック２００にも供給する。マスタフィルタ／発振器の出力２０４は基準信号２０３との比較のために制御回路２０２に供給される。制御回路２０２はマスタフィルタ／発振器２００とスレーブフィルタ２０１にバイアス信号２０５を供給する。スレーブフィルタ２０１は入力２０６を受け取り、フィルタされた出力２０７を連続的に供給する。
【００１２】
さらに詳しくは、実際の信号処理フィルタ（「スレーブ２０１」）に厳密に整合する発振器またはフィルタ（「マスタ２００」）が制御ループの内部（ＰＬＬなど）に配置され、そのｆosc又はｆcは外部の正確な基準クロックから供給される基準周波数２０８にロックされる。発生したエラー補正信号はさらにスレーブに供給されるか又は共通バイアス回路を調整するために使用される。マスタループがロックされると、スレーブフィルタのｆcが希望する値に補正される。マスタ・スレーブ法は最初のｆc測定の必要性を取り除く。さらに、調整が連続的であるため、温度，供給電圧及びエージングに起因するドリフトにも対応することができる。しかし、マスタフィルタ／発振器と制御回路のために領域と電力に大きなオーバヘッドが存在するうえ、安定した外部基準を用意しなければならない。マスタ制御ループからスレーブへ大きなフィードスルーが生じて、ノイズと歪みの増大を引き起こす可能性もある。
【００１３】
先行技術によるこのフィルタはＫ．Ｗ．モールディング（Moulding,K.W.）等による「自動調整を備えたジャイレータービデオフィルタＩＣ (Gyrator Video Filter IC with Automatic Tuning)」 (IEEE JSCC, Vol. SC-15 No.6, 1980-12）及びチイ−ファ・シュー（Chii-Fa Chiou）とロルフ・ショーマン（Rolf Schaumann）による「完全集積バイポーラ１０.７ＭＨｚアナログバンドパスフィルタの設計とその性能 (Design and Performance of a Fully Integrated Bipolar 10.7MHz Analog Bandpass Filter)」（IEEE JSCC,Vol.SC-21,1986-2）に記述されている。この方法を含む他の参照文献はロルフ・ショーマン，Ｍ．Ｓ．ゴーシ（M.S.Ghausi），Ｋ．Ｒ．レイカー（K.R.Laker）による「アナログフィルタの設計：パッシブ、アクティブＲＣ及びスイッチド・キャパシタ (Design of Analog Filters: Passive, Active RC, and Switched-Capacitor)」（New Jersey, Prentice Hall, 1990）及びＹ．ツィヴィディス（Y.Tsividis）,Ｍ．バヌー（M.Banu）,Ｊ.クゥリー（ J.Khoury）による「ＶＬＳＩによる連続時間ＭＯＳＦＥＴ−Ｃフィルタ (Continuous-Time MOSFET-C Filters in VLSI)」 (IEEE JSSC, Vol.SC-21, 1986-2)である。
【００１４】
上述の二つの方法の大きな欠点は両者ともフィルタ自体の直接の測定及び／又は調整を行っていないことである。反対に、追加フィルタ又は発振器と関心のある実際のフィルタの間の整合性に依存している。ツィヴィディスが記述したマスタ・スレーブ法の変形である「自己調整フィルタ(Self-Tuned Filters)」（Electronic Letters, volume 17 no.12, pp.406-407, 1981-6）では、スレーブフィルタの完全な複製を描いている。一方のフィルタはループの中で調整され、他方は信号を処理し、その制御電圧及び／又は電流は一定に保たれる。フィルタは周期的に入れ替わる。この方法では、実際のフィルタ自体を調整するため、性能（すなわちｆcの精度）の向上を期待する向きもあるかもしれない。しかし、この方法では、フィルタ回路のハードウェアの完全な複製と、フィルタ間の切り換えとバイアス値保存のための回路を別に必要とする。回路はより大きな領域を要してさらに電力を消費するうえ、スイッチング回路によって生じる過渡現象の作用を抑えるために、慎重な設計を行う必要がある。
【００１５】
【発明の概要】
本発明は内蔵試験モードを備えた高周波集積連続時間フィルタである。本発明は電源と領域を追加する必要性をなくし、先行技術のマスタ・スレーブ調整スキームに存在するノイズ源を排除し、フィルタのカットオフ周波数を容易に探知する能力を提供する。さらに、試験されるフィルタは信号処理に使用する実際のフィルタであり、別個のフィルタまたは発振器を使用して両回路のバイアス値を調整する先行技術とは似て非なるものである。本発明においては、このようにして優れた調整精度を実現する。本回路はフィルタまたはそのサブブロックの一つのカットオフ周波数で試験モードが発振するように設計する。発振はフィルタの極を左半面から右半面又は虚軸へ動かすことによって実現する。ウェーハ検査時に試験モードで発振周波数をトリミングするか又はパワーアップ時あるいはメモリシステムの読み取りの間に回路のバイアスを調整し、試験モードで発振周波数を調整することによって、フィルタ周波数の精度を得る。発振は、フィルタの通常動作時はディスエーブルとなる。
【００１６】
本発明の好ましい実施例においては、連続時間フィルタはフィードバックにおけるキャパシタから成る積分器とトランスコンダクタンス増幅器で交互に構成した複数のバイクヮッド( biquad )部で構成される。バイクヮッド部の極は積分器部のｇm／Ｃ時定数によって決まる。付加トランスコンダクタンス段を正のフィードバックで切り換えし、負のトランスコンダクタンス項を使用して２次バイクヮッド伝達関数の分母の１次項を消去する。このシステムは動作モードにおいてバイクヮッドのカットオフ周波数で発振する発振器である。
【００１７】
試験モードの時には回路は希望する数値のカットオフ周波数に手動または自動で調整される。好ましい実施例においては、各トランスコンダクタンス増幅器のエミッタ結合対のテール電流を変更することによって調整を行う。
【００１８】
好ましい実施例において、負のトランスコンダクタンスを生じるために使用する付加トランスコンダクタンス増幅器は３個のトランジスタと１個の抵抗を追加するだけの非線形エミッタ結合対である。したがって、本発明は先行技術のような大きな電力と領域の負担を必要とすることなく、優れた調整能力を提供することができる。
【００１９】
【実施例】
本発明は集積回路による高周波連続時間フィルタの調整法である。以下の記述では、本発明のさらに詳しい記述を提供するために、数多くの具体的な細部が記載されている。しかし、技術に精通した者には本発明がこれらの具体的な細部なしに実現できることは明らかである。他の例においては、本発明の内容を曖昧にすることを避けるため、周知の特徴について詳細な記述は省略した。
【００２０】
集積連続時間フィルタでは、処理の変動がキャパシタ等回路素子の変動を引き起こす。これらの変動は連続時間フィルタの極の目的の位置からの逸脱を生じ、カットオフ周波数のずれなどの望ましくない周波数応答特性を引き起こす。先行技術のフィルタ調整法は回路の周波数応答を直接読み取る必要性から低い周波数への利用に限られるか又は複製フィルタあるいは発振器の領域及び電力の大きなオーバヘッドを必要とする。複製スキームはフィルタを直接調整することなく、集積回路のマスタ部とスレーブ部の間の要素の整合性に依存するという別の欠点をもっている。本発明はフィルタ回路自体が必要とする以外には、最小の電力及び領域使用で高周波における性能を提供する。また、本発明はフィルタ回路を直接調整して、さらに正確な調整を実現する。
【００２１】
本発明は、フィルタがフィルタまたはそのサブブロックの一つのカットオフ周波数で発振する発振器となるような試験モードを提供する。試験モード（または発振モード）では、発振周波数を直接検出し、既知の複数の方法の中の一つの方法によって回路を希望する周波数に調整する。希望する周波数に到達した後、回路は試験モードから抜け、調整されたカットオフ周波数でフィルタが動作する。本回路はワンタイムトリミング処理で調整することができるほか、パワーアップ時に調整することもできる。さらに、適切な回路設計法によって、温度と供給によるｆcのドリフトを最小にすることができ、そのドリフトは通常は時間に対する比較的ゆっくりとした関数である。したがって、オンチップ調整を連続的に行う必要がなく、周期的あるいはパワーアップ時の１回だけの実行にすることができる。
【００２２】
ディスクドライブ装置の読み出しチャネルを例とする数多くの応用において、フィルタの処理を要する”デッド”タイムが信号間に存在することがある。これらの時間間隔の間にフィルタ自体が調整を行えば、先行技術のマスタ発振器またはフィルタの付加が不要になる。調整方法の特徴に応じて、フィルタまたはその一部を発振器に変更する能力をもたせることが望ましい。カスケード接続された低次のビルディングブロック（バイクヮッドなど）で構成される高次フィルタの場合、これらのビルディングブロックはいずれも発振器に周期的に変換することができる。それぞれの発振する小区分を個々に調整することにより、最適なｆc精度を達成することができる。
【００２３】
試験モードはフィルタの極の特性を変更することによって実現される。試験モードを開始すると、回路が導入されるか又はフィードバック接続の極性が反転して、ｓ平面の左半面にある極が虚軸または右半面に移動する。これによって得た回路の伝達関数は発振器の伝達関数である。好ましい実施例では、バイクヮッド部で構成したトランスコンダクタンスに基づくフィルタを述べている。しかし、本発明はこのような例によって制約されるものではなく、実際に数多くの種類のフィルタへの応用が存在する。本発明はバイクヮッド，高次状態変数フィルタ，あるいはバイポーラ，ＣＭＯＳ，ＢｉＣＭＯＳ，及びＧａＡｓのＬＣラダー実用例に直接応用することができる。トランスコンダクタンスは電圧制御だけでなく、電流制御にすることもできる。
【００２４】
好ましい実施例においては、直列のバイクヮッドｇm−Ｃ部で高次フィルタを構成する。図５に、複数の２次フィルタ部と一つの１次フィルタ部で構成された先行技術の高次フィルタのブロック図を示す。ブロック５０４はバイクヮッド部５００〜５０２と１次部５０３で構成される７次フィルタを表す。フィルタ部はフロントエンドでバイクヮッド1／イコライザ５００と直列に接続し、それに続いてバイクヮッド2５０１、次にバイクヮッド3５０２そして最後に１次部５０３が続く。高次フィルタはさらに多くのセクションで実現することができ、また、低次フィルタはより少ないセクション又は２次の例では、一つのバイクヮッドで実現することもできる。
【００２５】
バイクヮッド1／イコライザ５００には入力信号が入り、パルススリミングのためにマグニチュード・イコライゼーションを実現する。その次のセクションはブロック５０３でさらに信号のフィルタ処理を実施し、フィルタされた最終出力を供給する。本発明では、少なくとも一つのフィルタ部が試験モードの能力を備える。図７は、図５と同一のフィルタの最初のバイクヮッド部に試験モードの能力を付加したものを示す。フィルタ７０４は図５で述べたフィルタ部５０１〜５０３を備える。入力フィルタ部５００はバイクヮッド1／イコライザ／発振器７００で置き換えられる。標準動作時は、ブロック７００は標準的なバイクヮッド／イコライザ部として動作する。しかし、試験モードをイネーブルにするとブロック７００は発振器になり、出力周波数をフィルタ出力から直接読み取る。次にフィルタは出力周波数が希望する値に一致するまで調整を行う。フィルタ全体を調整するために一つの発振器部を使用することができるほか、各フィルタブロックが個々に試験モードの能力を備えることもできる。
【００２６】
図１０は、それぞれのバイクヮッドが試験モードの能力を備えた高次フィルタのブロック図である。フィルタ１００４では、バイクヮッド１００１と１００２が、図７のバイクヮッド５０１と５０２の代わりとなる。この独立した調整法は一つのフィルタブロック当たり僅かなトランジスタを使用するだけでさらに優れた調整精度を提供する。
【００２７】
モノリシックｇm−Ｃフィルタの試験モードは一つ以上のフィードバック結合の極性を反転させること又は適切な正あるいは負の値の付加トランスコンダクタンスに切り換えることにより、極をｓ平面の左半面から虚軸あるいは一部の実施例では、右半面へ動かすことによって実現する。バイクヮッドの一つへの一つの発振モードの付加には、僅か３個のトランジスタと１個の抵抗の追加を必要とするのみである。発振モードでは、バイクヮッドはフィルタ全体のカットオフ周波数ｆcに直接比例する極周波数で発振する。発振周波数は通常のフィルタ出力端子で測定することができる。先行技術に対する優位性は明らかである。すなわち、回路のオーバヘッドを無視することができ、ＡＴＥによる周波数測定が容易である。さらに、別の発振器ブロックとの整合性に依存するのではなく、フィルタ自体を使用することから、優れたトリミング精度を得る可能性がある。
【００２８】
図３は、考えうるバイクヮッド構造の一つの回路ブロック図である。差動入力Ｖiがトランスコンダクタンス増幅器３０２の入力ポートに供給される。トランスコンダクタンス増幅器３０２の正の出力ポートはキャパシタＣ1，バッファ３０３の正入力ポート，及びトランスコンダクタンス増幅器３０７の負出力ポートに接続されている。トランスコンダクタンス増幅器３０２の負出力ポートはキャパシタＣ2，バッファ３０３の負の入力ポート，及びトランスコンダクタンス増幅器３０７の正出力ポートに接続されている。バッファ３０３の正及び負出力ポートはトランスコンダクタンス増幅器３０４の正及び負入力ポートにそれぞれ接続されている。トランスコンダクタンス増幅器３０４の正出力ポートはキャパシタＣ3，バッファ３０５の正入力ポート，及びトランスコンダクタンス増幅器３０６の負出力ポートに接続されている。トランスコンダクタンス増幅器３０４の負出力ポートはキャパシタＣ4，バッファ３０５の負入力ポート，及びトランスコンダクタンス増幅器３０６の正出力ポートに接続されている。キャパシタＣ1〜Ｃ4は安定したリファレンスノード３００（グランド）に接続されている。バッファ３０５の正出力ポートはトランスコンダクタンス増幅器３０６と３０７の正入力ポートに接続されている。バッファ３０５の負出力ポートはトランスコンダクタンス増幅器３０６と３０７の負入力ポートに接続されている。バッファ３０５の正及び負出力ポートはバイクヮッドのローパス出力ポート（Ｖlp+及びＶlp-）を表す。
【００２９】
図３の回路では、バッファ３０３と３０５はレベルシフトとバイアスの目的で使用する単一ゲインのバッファである。キャパシタＣ1〜Ｃ4はこの例では、いずれもキャパシタンス値Ｃをもつ。トランスコンダクタンス増幅器３０２，３０４，３０６，３０７はそれぞれｇm1，ｇm3，ｇm2，ｇm1のゲインをもつ電圧入力／電流出力増幅器（voltage-in current-out）である。キャパシタは１／（ｓＣ）のインピーダンスをもつ電流入力電圧出力素子とみなすことができる。
【００３０】
図３の回路は、バイクヮッドのローパス伝達関数を提供する：
Ｖlp／Ｖi＝［ｇm1ｇm3］／［ｓ2Ｃ2＋ｓＣｇm2＋ｇm1ｇm3］      ［１］
さらに
ω0＝｛√（ｇm1ｇm3）｝／Ｃ                                  ［２］
ここでω0=２πｆc及び
Ｑ0＝｛√（ｇm1ｇm3）｝／ｇm2                                ［３］
【００３１】
図４は、フィードフォワード・パルススリミング又はイコライジング回路を備えたバイクヮッドを説明する図である。図４は、ゲイン可変のフィードフォワード増幅器４００を付加している点を除き、図３の回路と同様な回路である。フィルタ入力Ｖiはフィードフォワード増幅器４００の入力ポートに供給される。キャパシタＣ3及びＣ4は安定したリファレンスノード３００ではなく、それぞれフィードフォワード増幅器４００の負及び正出力ポートに接続されている。この配列は入力信号に対する可変ハイパスフィルタを実現するために使用する。この回路はフィルタの中を進むに従って入力パルスをスリミングする作用をもつ。図４の修正したバイクヮッドの伝達関数は：
Ｖlp／Ｖi＝［ｇm1ｇm3−ｓ2ＫＣ2］／［ｓ2Ｃ2＋ｓＣｇm2＋ｇm1ｇm3］［４］
さらに、ゼロは次の位置に位置する
ωz＝｛√（ｇm1ｇm3）｝／（Ｃ√Ｋ）                           ［５］
高周波ブーストの大きさはＫの値を変更することによって変化し、伝達関数のゼロの位置も変化する。
【００３２】
式［１］〜［４］から、Ｑ0が無限大に近付いた場合又はｇm2＝０の場合に発振することがわかる。カットオフ周波数ω0がトランスコンダクタンスｇm2に無関係であることも明らかである。本発明の好ましい実施例では、発振を生じるためにｇm2をゼロにする。上述のように、これはバイクヮッドの内部フィードバックを変更するかあるいはｇm2を消去するために負のトランスコンダクタンスと結合することによって実現する。
【００３３】
図６は、発振モードの能力を備えたバイクヮッドの好ましい実施例の回路ブロック図を示す。この回路はトランスコンダクタンス増幅器６００を付加している点を除き、図３の回路と同一の回路である。トランスコンダクタンス増幅器６００の正及び負入力ポートはバッファ３０５の正及び負出力に接続されている。トランスコンダクタンス増幅器６００の正及び負出力はバッファ３０５の正及び負入力に接続されている。トランスコンダクタンス増幅器６００を図４の回路に同じように配置すると、バイクヮッド／イコライザ回路に発振試験モードを提供する。
【００３４】
図６では、トランスコンダクタンス増幅器６００はトランスコンダクタンス増幅器６００の出力が交差結合されていない点を除き、図３のトランスコンダクタンス３０６と同様に接続されている。そのため、トランスコンダクタンス増幅器６００のトランスコンダクタンス値（ｇm,osc）はトランスコンダクタンス増幅器３０６のトランスコンダクタンス（ｇm2）の極性と反対の極性をもっている。トランスコンダクタンス増幅器６００を試験モードにした場合、回路は次のようになる：
Ｖlp／Ｖi＝［ｇm1ｇm3］／［ｓ2Ｃ2＋ｓＣ（ｇm2−ｇm,osc）＋ｇm1ｇm3］［６］
さらに
Ｑ0＝｛√（ｇm1ｇm3）｝／（ｇm2−ｇm,osc）                    ［７］
【００３５】
式［６］の極がｊω軸にある場合又は式［７］のＱ0が無限大である場合は、安定した発振が生じる。この条件はｇm2＝ｇm,oscの時に満たされる。入力信号がない場合は、周波数ωosc＝ω0の正弦波がＶlpの出力端子に現れる。しかし、発振を維持するうえで寄生が問題を生じることがある。トランスコンダクタンスの有限な出力インピーダンスが極をｓ平面の左半分に引き戻すと発振が停止する。発振を保証するためには、ｇm,oscをｇm2よりも大きくすることができる。するとＱ0は負になり、極はｓ平面の右半分に移動する。しかし、回路の飽和が起こるまで発振の振幅が無限になってしまう。これによって、非線形歪みが生じ、回路は希望する周波数ω0で発振しなくなる。この場合は振幅制限器を付加する必要がある。これは振幅クリッピングによって行うことができるが、好ましい実施例においてはトランスコンダクタンス増幅器６００がこの役割を果たす。
【００３６】
トランスコンダクタンス増幅器３０２，３０４，３０６及び３０７の考えられる実施例の一つは図８の線形トランスコンダクタンス増幅器である。正の電圧入力はトランジスタＱ803とＱ804のベースに印加されている。負の電圧入力はトランジスタＱ805とＱ806のベースに印加されている。トランジスタＱ803とＱ804のコレクタは電流源８０１に接続されている。トランジスタＱ805とＱ806のコレクタは電流源８０２に接続されている。電流源８０１と８０２はさらにＶcc電圧源８００に接続されている。トランジスタＱ803とＱ805のエミッタは電流源８０７に接続されている。トランジスタＱ804とＱ806のエミッタは電流源８０８に接続されている。電流源８０７と８０８はさらにグランドノード８０９に接続されている。電流源８０１，８０２，８０７及び８０８は同じ電流値（Ｉe）をもつ。電流出力ＩoはトランジスタＱ804及びＱ805のコレクタの間から得る。
【００３７】
トランジスタＱ804とＱ805のエミッタ領域の大きさをトランジスタＱ803とＱ806よりも大きくし、さらに平衡のためにクロスカップルエミッタ対を使用することによって、線形性の向上を実現する。他の適切な線形トランスコンダクタンス増幅器は１９９４年２月２２日にデヴェイルマン（DeVeirman）らに付与された米国特許Ｎｏ.５,２８９,１３６に述べられている。
【００３８】
トランスコンダクタンス増幅器６００は図９に示されるような単純なエミッタ結合対として実現される。正の電圧入力はトランジスタＱ903のベースに印加されている。負の電圧入力はトランジスタＱ904のベースに印加されている。トランジスタＱ903とＱ904のエミッタはともに電流源９０５に接続されている。電流源９０５はさらにグランドノード９０６に接続されている。トランジスタＱ903とＱ904のコレクタは電流源９０１と９０２にそれぞれ接続されている。電流源９０１と９０２はＶcc電圧源９００に接続されている。電流出力ＩoはトランジスタＱ903とＱ904のコレクタの間から得る。電流源９０１と９０２の電流値は電流源９０５の値の半分である。図９の回路はバイクヮッドに３個のトランジスタと１個の抵抗を追加するだけで実現することができる。トランジスタＱ903とＱ904のエミッタカップル対は２個のトランジスタを必要とし、電流源９０５はすでにチップ上に存在するカレントミラー回路を使用する１個のトランジスタと抵抗から作ることができる。
【００３９】
本発明の好ましい実施例では、発振を保証するためにｇm,oscの絶対値をｇm2よりも大きくする。これはｓ平面の右半分への極の移動を引き起こす。しかし、振幅が大きくなるに従って、トランスコンダクタンス増幅器６００の線形範囲が限られていることからトランスコンダクタンスｇm,oscの値が事実上低下し、ｓ平面の左半分に極が戻る。平衡状態では、極はｊω軸上に位置する。小さいトランスコンダクタンス・レシオｇm2／ｇm,oscが発振振幅を制御する。トランスコンダクタンスｇm1，ｇm2及びｇm3の線形範囲内に振幅を制限すると、周波数ω0における安定した発振が生じる。その後バイクヮッドは希望する周波数に調整され、回路は試験モードを抜ける。
【００４０】
図１１は、本発明のもう一つの実施例で使用する線形性を高めたバイポーラトランスコンダクタンス増幅器を示している。増幅器の入力段はエミッタ負帰還による差動対を構成している。トランジスタＱ1109とＱ1110のベースには入力信号Ｖiの正及び負の信号成分( positive and negative rail )がそれぞれ供給されている。トランジスタＱ1109とＱ1110のエミッタはそれぞれ抵抗Ｒe1とＲe2に接続されている。抵抗Ｒe1とＲe2は電流源１１１１を介して共通にグランドに接続されている。トランジスタＱ1109のコレクタはトランジスタＱ1105のベースに接続されている。トランジスタＱ1110のコレクタはトランジスタＱ1106のベースに接続されている。トランジスタＱ1105とＱ1106のエミッタは電流源１１０８を介して共通にグランドに接続されている。トランジスタＱ1105とＱ1106のコレクタはそれぞれ電流源１１０１と１１０２を介して電圧源Ｖccに接続されている。電流源１１０３と１１０４は電圧源ＶccとトランジスタＱ1105とＱ1106のベースの間にそれぞれ接続されている。バイアスのために、ダイオードＤ1及びＤ2がＤＣ電圧源１１０７とトランジスタＱ１１０５及びＱ１１０６のベースの間にそれぞれ接続されている。出力電流ＩoはトランジスタＱ1105とＱ1106のコレクタから得る。回路点Ａ1'及びＡ2'は入力段の出力点を表す。図１２と図１３は、図１１の入力段の点Ａ1'及びＡ2'の代わりに接続される入力段を表す。
【００４１】
図１１では、電流源１１０１と１１０２はそれぞれ電流Ｉ2で動作する。電流源１１０３と１１０４はそれぞれ電流Ｉ3で動作する。電流源１１０８と１１１１はそれぞれ２Ｉ2及び２Ｉ1で動作する。この回路のトランスコンダクタンスは次式で与えられる：
ｇm＝Ｉo／Ｖ1＝１／Ｒe［Ｉ2／（Ｉ1−Ｉ3）］
（Ｒe1＝Ｒe2＝Ｒeと仮定）           ［８］
【００４２】
図１１の回路の線形入力範囲は、線形入力範囲がダイオード降下よりも大きくなるように広くすることができる（すなわちＶi2Ｒe≒Ｉ1）。したがって、バイクヮッドの発振振幅を個々のトランスコンダクタンス増幅器の線形範囲の中に制限するために、ダイオードクランプを使用することができる。適切なクランプ回路によって、発振振幅は増幅器の線形範囲を超えることはない。したがって、適切なトランスコンダクタンス増幅器（すなわちｇm2）の極性を反転するだけで、発振モードにおけるバイクヮッドの極を右半面に移動することができる。この方法は前記の実施例で記述したパラレルな極性反転トランスコンダクタンス増幅器の使用を必要としない。以下に説明する図１２と図１３は、極性反転回路とパラレルトランスコンダクタンス入力段の考えられる実施例を示す。ダイオードクランプがクランプ回路の好ましい実施例であるが、他の周知のクランプスキームを本発明の装置に使用することができる。
【００４３】
図１４は、ダイオードクランプ手段を備えたバイクヮッドのブロック図である。図の素子はダイオードＤ3〜Ｄ6が存在する点を除き、図３の素子と同一である。ダイオードＤ3とＤ4はトランスコンダクタンス増幅器３０２の出力ポートに交差して接続されている。ダイオードＤ3は正負ポートの間の電圧を最小の−Ｖdに制限する。ここでＶdはダイオードのターンオン電圧である。Ｄ4は正負ポート間の電圧を最大の＋Ｖdに制限する。ダイオードＤ5とＤ6はトランスコンダクタンス増幅器３０４の正負ポート間で、それぞれダイオードＤ3及びＤ4と同一の機能を果たす。図１４の回路を発振させるために、トランスコンダクタンス３０６の極性は反転されている。このバイクヮッドの発振／試験モードにおける伝達関数は次で与えられる：
Ｖlp／Ｖi＝［ｇm1ｇm3］／［ｓ2Ｃ2−ｓＣｇm2＋ｇm1ｇm3］       ［９］
発生する波形は±Ｖdで振幅をクリップした周波数ω0で発振する信号である。
【００４４】
図１２は、図１１の入力段と同様なトランスコンダクタンス増幅器の入力段を表す。しかし、図１２は、反対の極性をもつ二つのパラレルな入力段を一つの回路に組み合わせたものである。トランジスタＱ1201とＱ1202，抵抗Ｒe3とＲe4及び電流源１２０４は図１１のトランジスタＱ1109とＱ1110，抵抗Ｒe1とＲe2及び電流源１１１１に対応する。同様に、トランジスタ１２００と１２０３，抵抗Ｒｅ5とＲｅ6及び電流源１２０５も同じように対応する。しかし、トランジスタ１２００と１２０３のコレクタは反対側の出力ノードに接続される（すなわち、それぞれＡ2'とＡ1'）。
【００４５】
図１２の回路による極性反転法を通常の動作で実現するには電流源１２０４をイネーブルにして電流を流し（２Ｉe'＝２Ｉ1）、電流源１２０５をディスエーブルにする。発振モードを選択した場合は、電流源１２０４をディスエーブルにし、電流源１２０５をイネーブルにする。このバイクヮッドの発振周波数はこのブロックのトランスコンダクタンス値とは無関係であるので、このバイクヮッドの極が右半面にあるように電流源１２０５が十分な電流を流すことだけが重要である。ここでは、（２Ｉe'＝２Ｉe"）である必要はない。
【００４６】
通常の動作でサブトラクト・トランスコンダクタンス法を実現するためには、電流源１２０４を電流（２Ｉe'＝２Ｉ1）を流すようにイネーブルにし、電流源１２０５をディスエーブルにする。発振モードを選択した場合は、電流源１２０４をイネーブルにしたまま、電流源１２０５がイネーブルとなって電流が流れる。Ｒe5とＲe6の抵抗及び電流２Ｉe"はトランジスタＱ1200とＱ1203を組み合わせたトランスコンダクタンスの絶対値がトランジスタＱ1201とＱ1202を組み合わせたトランスコンダクタンスよりも大きくなるように選択する必要がある（すなわち、｜ｇm,osc｜＞ｇm2）。
【００４７】
図１３は、電流源のイネーブルとディスエーブルを行うためのモード回路を含むトランスコンダクタンス増幅器のＭＯＳＦＥＴ入力段を示す。図１３の入力段は回路点Ａ1'とＡ2'を接続することによって、図１１の入力段の代用とすることができる。このトランスコンダクタンス回路はＢｉＣＭＯＳで実現することができる。
【００４８】
図１３では、増幅器の正入力ポートはトランジスタＭ1300とＭ1303のゲートに接続されている。増幅器の負入力ポートはトランジスタＭ1301とＭ1302のゲートに接続されている。トランジスタＭ1300とＭ1302のドレインは回路ノードＡ1'に接続されている。トランジスタＭ1301とＭ1303のドレインは回路ノードＡ2'に接続されている。トランジスタＭ1300とＭ1301のソースはトランジスタＭ1306のドレインに接続されている。トランジスタＭ1302とＭ1303のソースはトランジスタＭ1309のドレインに接続されている。トランジスタＭ1306のゲートはトランジスタＭ1304のソース及びトランジスタＭ1305のドレインに接続されている。トランジスタＭ1309のゲートはトランジスタＭ1307のソース及びトランジスタＭ1308のドレインに接続されている。トランジスタＭ1304とＭ1307のドレインはバイアス電圧Ｖbiasに接続されている。トランジスタＭ1305，Ｍ1306，Ｍ1308及びＭ1309のソースはグランドに接続されている。モード制御信号ＯＳＣ’はインバータ１３１０とトランジスタＭ1304及びＭ1308のゲートに供給される。インバータ１３１０の出力はトランジスタＭ1305とＭ1307のゲートに供給される。
【００４９】
ＢｉＣＭＯＳ構成のトランスコンダクタンスは次式で与えられる：
ｇm＝ＧM（MOSFET）［Ｉ2／（Ｉ1−Ｉ3）］                     ［１０］
ここで、ＧMは設計バイアス点の周辺とＩ1＝Ｉe'における通常動作時のＭＯＳＦＥＴ素子のトランスコンダクタンスである。
【００５０】
トランジスタＭ1306は通常動作時の標準的なトランスコンダクタンスのための電流源である。ディジタルモード制御信号ＯＳＣ’は論理ハイで、トランジスタＭ1304とＭ1308をオンにする。インバータ１３１０は論理ローを発生し、トランジスタＭ1305とＭ1307をオフにする。トランジスタＭ1304からトランジスタＭ1306のゲートに供給されるバイアス電圧Ｖbiasが電流を流す（２Ｉe'＝２Ｉ1）。トランジスタＭ1309のゲートはＭ1308を介して事実上グランドされている。
したがって、通常動作時はトランジスタＭ1309には電流の流れは存在しない。
【００５１】
発振を希望する場合は、モード制御信号ＯＳＣ’をローに切り換え、トランジスタＭ1304とＭ1308を遮断する。インバータ１３１０が論理ハイ信号を発生し、トランジスタＭ1305とＭ1307をオンにする。トランジスタＭ1305はトランジスタＭ1306のゲートを事実上グランドに短絡しソース結合対Ｍ1300とＭ1301への電流を遮断することによって、ｇm2をディスエーブルにする。トランジスタＭ1307はＶbiasをトランジスタＭ1309のゲートに通過させることによって、トランジスタＭ1309をソース結合トランジスタＭ1302とＭ1303の電流源として作用させる。このようにして、ｇm2は反対の極性をもつトランスコンダクタンスによって置き換えられる。トランジスタＭ1309に供給されるＶbiasがトランジスタＭ1306に供給されるＶbiasと同一である必要はなく、これらのトランジスタを同様の大きさにする必要もない。バイポーラの実施例と同様に極を右半面に移動するのに十分な電流だけが必要である。
【００５２】
トランジスタＭ1304とＭ1305のスイッチング回路を用いずにＶbiasをＭ1306のゲートに供給することによって、通常の極性のトランスコンダクタンスが発振時に動作できるように図１３の回路を修正することができる。この場合、Ｍ1300とＭ1301のトランジスタ対を組み合わせたものよりも大きなトランスコンダクタンスを供給するように、トランジスタＭ1309のゲートにかかるバイアス電圧と、トランジスタＭ1302，Ｍ1303，及びＭ1309の設計特性を選択する必要がある。この明細書に記述した回路機能を実現するための他の構成は技術に精通した者には明らかであり、本発明の範囲に含まれるものである。
【００５３】
集積化連続時間フィルタの調整方法を上記のように記述した。
【図面の簡単な説明】
【図１】  先行技術のワンタイム調整スキームの回路ブロック図。
【図２】  先行技術のマスタ／スレーブ調整スキームの回路図。
【図３】  一つのバイクヮッドフィルタの回路ブロック図。
【図４】  フィードフォワード・パルススリミング回路を備えたバイクヮッドの回路ブロック図。
【図５】  複数のバイクヮッドと１次部で構成された先行技術の高次フィルタのブロック図。
【図６】  本発明を実現するバイクヮッドの好ましい実施例の回路ブロック図。
【図７】  本発明を実現する高次フィルタの好ましい実施例のブロック図。
【図８】  トランスコンダクタンス増幅器の好ましい実施例に使用する線形化差動対の回路図。
【図９】  本発明の好ましい実施例において負のトランスコンダクタンスを生じるために使用する標準差動対の回路図。
【図１０】  本発明を実現する高次フィルタの別の実施例のブロック図。
【図１１】  線形性を向上させたトランスコンダクタンス増幅器の回路図。
【図１２】  本発明において発振を誘導するために使用するパラレル・トランスコンダクタンス増幅器の入力段のための一実施例の回路図。
【図１３】  本発明において発振を誘導するために使用するパラレル・トランスコンダクタンス増幅器の入力段のためのＢｉＣＭＯＳの実施例の回路図。
【図１４】  本発明の別の実施例に使用するクランプ回路を備えたバイクヮッドのブロック図。
【符号の説明】
１００  バンドギャップリファレンス
１０１  ディジタルアナログコンバータ
１０２，５０４，７０４，１００４  フィルタブロック
１０３  発振器ブロック
２００  マスタブロック
２０１  スレーブフィルタ
２０２  制御回路
３００  リファレンスノード
３０２，３０４，３０６，３０７，６００  トランスコンダクタンス増幅器
３０３，３０５  バッファ
４００  フィードフォワード増幅器
５００，５０１，５０２，７００，１００１，１００２  バイクヮッド部
５０３  １次部
８００，９００  Ｖcc電圧源
８０１，８０２，８０７，８０８，９０１，９０２，９０５，１１０１，１１０２，１１０３，１１０４，１１０８，１１１１，１２０４，１２０５  電流源
８０９，９０６  グランドノード
１１０７  ＤＣ電圧源
１３１０  インバータ
【図１】
0003852624.tif 000002
【図２】
0003852624.tif 000003
【図３】
0003852624.tif 000004
【図４】
0003852624.tif 000005
【図５】
0003852624.tif 000006
【図６】
0003852624.tif 000007
【図７】
0003852624.tif 000008
【図８】
0003852624.tif 000009
【図９】
0003852624.tif 000010
【図１０】
0003852624.tif 000011
【図１１】
0003852624.tif 000012
【図１２】
0003852624.tif 000013
【図１３】
0003852624.tif 000014
【図１４】
0003852624.tif 000015