(57)【特許請求の範囲】
【請求項１】
フェースダウンボンディングにより実装される半導体チップ又はパッケージが未実装である点を除き、製品用の実装基板と同一の構造を有する検査用基板と、
前記検査用基板上の半導体チップ又はパッケージの搭載領域に敷設する、横方向で絶縁性となっている異方性導電シートと、
検査対象の半導体チップ又はパッケージを保持し、当該半導体チップ又はパッケージの検査のために、当該半導体チップ又はパッケージを前記異方性導電シートに押圧し、当該半導体チップ又はパッケージの外部突起端子と、前記搭載領域の接続端子とを導通させて、当該半導体チップ又はパッケージを前記検査用基板に仮実装する保持冶具とを備え、
かつ、前記保持冶具が、前記半導体チップ又はパッケージを保持する面の周囲に、前記半導体チップ又はパッケージの背面から前記外部突起端子の先端までの高さと同等の高さの枠部を有し、
前記保持治具の前記枠部は、当該半導体チップまたはパッケージを前記異方性導電シートに押圧される際に前記半導体チップまたはパッケージの周囲の前記異方性導電シートを押圧する構造よりなる
ことを特徴とした半導体チップ又はパッケージ検査装置。
【請求項２】
前記異方性導電シートは、
絶縁性樹脂膜と、
前記半導体チップ又はパッケージの外部突起端子の配置ピッチと同等以下の間隔で、当該絶縁性樹脂膜を貫通する細線状の導電部材と
により構成されることを特徴とする請求項１記載の半導体チップ又はパッケージ検査装置。
【請求項３】
前記異方性導電シートにおける前記導電部材を、前記絶縁性樹脂膜の厚み方向へ曲線状に配置したことを特徴とする請求項１記載の半導体チップ又はパッケージ検査装置。
【請求項４】
フェースダウンボンディングにより実装される半導体チップ又はパッケージが未実装である点を除き、製品用の実装基板と同一の構造を有する検査用基板の半導体チップ又はパッケージの搭載領域に、横方向で絶縁性となっている異方性導電シートを敷設しておき、
検査対象の半導体チップ又はパッケージを保持する面の周囲に、前記半導体チップ又はパッケージの背面から前記半導体チップ又はパッケージに設けられた外部突起端子の先端までの高さと同等の高さの枠部を設けた保持治具を有し、前記保持治具で前記半導体チップ又はパッケージを保持して、前記異方性導電シートに押圧し、前記半導体チップ又はパッケージの前記外部突起端子と前記搭載領域の接続端子とを導通させるとともに、前記半導体チップ又はパッケージの周囲の前記異方性導電シートを前記保持治具の枠部で押圧して前記検査用基板に仮実装し、
仮実装した状態で、前記検査用基板を介して、前記半導体チップ又はパッケージに検査用信号の入出力を行い、
前記検査用信号の入出力結果に基づいて、前記半導体チップ又はパッケージが良品であるか不良品であるかを判断する
ことを特徴とする半導体チップ又はパッケージ検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、フェースダウンボンディングによりプリント配線板（ＰＷＢ：printed wiring board）に実装される、ベアチップ等の半導体チップや狭ピッチＢＧＡ（ball grid array）等のパッケージの検査装置及び検査方法に関する。
【０００２】
【従来の技術】
近年、プリント配線板に半導体チップ又はパッケージ（以下、「半導体チップ等」とも表記する。）を実装するにあたって、ワイヤレスボンディング方式の一つであるフェースダウンボンディング方式が多く採用されている。
フェースダウンボンディング方式では、プリント配線板側の接続端子が、半導体チップ等の直下又は近傍に配置されるので、半導体チップ等の高密度実装が可能である。さらに、半導体チップ等の多数の外部端子を一括してボンディングできるので、半導体チップ等を短時間で実装することができる。また、この実装方式は、半導体チップ等とプリント配線板との距離が短いため、高速デバイスに用いて好適である。このように、フェースダウンボンディング方式には種々の利点がある。
【０００３】
ところで、フェースダウンボンディングにより実装される、半導体チップの素子面（face）やパッケージの端子形成面には、多数の外部突起端子が高密度で配置されている。例えば、ベアチップの素子面や狭ピッチＢＧＡには、数千個もの外部端子が０．２ｍｍクラスのピッチで設けられていることがある。このように高密度で配置された個々の外部端子には、検査用のピンを同時に確実に接触させることが困難である。
このため、従来は、半導体チップ自体の品質保証としての試験は実施されていたが、その半導体チップ等の実動レベルでの性能の良否の確認を、半導体チップ等単独で直接検査することは困難であった。
【０００４】
そこで、従来は、いわゆるカード検査として、半導体チップ等をプリント配線板に実装してから、その半導体チップ等の実動レベルでの検査を行なっていた。ここで、そのようなカード検査方法の一例として、図１５を参照して、実装後のベアチップのピン方式による検査方法について簡単に説明する。図１５に示すように、ピン方式による検査においては、プリント配線板１０に先ずベアチップ２だけを実装しておく。
【０００５】
そして、プリント配線板１０の両面の、他の電子部品の実装用の各電極パッド１０３に、それぞれ電極ピン１０４を立てる。その際、各電極ピン１０４が固定されたガイドブロック１０５どうしをプリント配線板１０の両側から押し付けて、各電極パッド１０３と各電極ピン１０４とのコンタクトを確保している。
そして、各電極ピン１０４から、プリント配線板１０を介してベアチップ２へ検査信号を入力するとともに、ベアチップ２からの信号を取り出して、ベアチップの性能等の検査を行っている。
【０００６】
しかしながら、フェースダウンボンディング方式でプリント配線板にいったん実装された半導体チップ等は、取り外すことが困難である。このため、実装後の検査で半導体チップ等に不良が発見された場合、その不良チップのみならず、その不良チップの実装されたプリント配線板も一緒に廃棄しなければならなかった。その結果、そのような半導体チップ又はパッケージを搭載した実装基板の生産コストが高くなってしまうという問題点があった。
【０００７】
そこで、ベアチップ単体での試験を可能とするテストツールの一例として、ベアチップテスト用ソケットが、特開平５−２０６２２７号公報に開示されている。
ここで、図１６を参照して、この公報に開示のベアチップテスト用ソケット２００について簡単に説明する。このベアチップテスト用ソケット２００は、その出力ピン２１１を検査用基板（図示せず）上のパッドにハンダ付けして、その検査用基板に実装されている。そして、ソケット本体２１０の内側には、検査対象のベアチップ２のバンプ２０１に対応する接続パッド２１２が設けてある。さらに、その接続パッド２１２上には、異方性導電シート２０３が敷設されている。
【０００８】
そして、ベアチップ２を、そのバンプ形成面を異方性導電シート２０３に向けた状態でソケット本体２１０にセットし、蓋２２０を閉めることにより、ベアチップ２を異方性導電シート２０３に押し付ける。これにより、異方性導電シート２０３を介してベアチップ２のバンプ２０１とソケット本体２２０の接続パッド２１２とを導通させている。したがって、この公報に開示の技術によれば、ベアチップ２を実装前に単体で検査することができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、ソケットを介して行われる半導体チップの検査（以下、「ソケット方式」とも称する。）の条件は、半導体チップを基板に実装した場合と大きく異なっている。その結果、ソケットを介した検査において良品と判断された半導体チップであっても、実装後のいわゆるカード検査においてその中から不良チップが発見されることがある。このため、ソケット方式では半導体チップの検査の信頼性が低くなるという問題点がある。
【００１０】
例えば、ソケット方式の検査条件では、半導体チップに入出力する検査用信号の伝送経路が、ソケットのピン長分だけ長くなる。このため、特に、高周波信号をやり取りして高速動作する半導体チップについては、ソケット方式で信頼性の高い検査を行うことが困難である。
【００１１】
その上、ソケット方式の場合、ソケット本体の接続パッドの数及び配置パタンを、検査対象のベアチップのバンプ等の外部端子の数及び配置パタンと一致させておく必要がある。このため、一種類のソケットで検査できる半導体チップの品種は、外部端子数及び配置パタンが互いに同一のものに限定されることになる。その結果、多品種の半導体チップを検査するには、多種類のソケットが必要になり、半導体チップを実装した実装基板の生産コストが上昇する要因となる。
【００１２】
さらに、上述の公報に開示の技術によれば、単に蓋を閉めただけでは、半導体チップの各バンプとソケット本体の各接続パッドとを確実に接触できないおそれがある。
すなわち、バンプと接続パッドとの接触を確保するためには、通常、一つのバンプあたり、例えば１０ｇｆ（＝９．８×１０-2Ｎ）程度以上の力を加える必要がある。その結果、バンプが例えば４０００個設けられている場合、半導体チップ全体では４０ｋｇｆ（３９２Ｎ）もの力を加える必要が生じる。このような大きな力を僅か数ｃｍ角足らずの面積の半導体チップに均一に加えることは、一端がソケットに蝶番で固定された蓋を閉めて押圧するだけでは困難な場合があると考えられる。
【００１３】
本発明は、上記の問題を解決すべくなされたものであり、信頼性が高く、かつ、生産コストの低減を図ることができる半導体チップ又はパッケージ検査装置及び検査方法の提供を目的とする。
【００１４】
【課題を解決するための手段】
この目的の達成を図るため、本発明の請求項１に係る半導体チップ又はパッケージ検査装置によれば、フェースダウンボンディングにより実装される半導体チップ又はパッケージが未実装である点を除き、製品用の実装基板と同一の構造を有する検査用基板と、前記検査用基板上の半導体チップ又はパッケージの搭載領域に敷設する、横方向で絶縁性となっている異方性導電シートと、検査対象の半導体チップ又はパッケージを保持し、当該半導体チップ又はパッケージの検査のために、当該半導体チップ又はパッケージを前記異方性導電シートに押圧し、当該半導体チップ又はパッケージの外部突起端子と、前記搭載領域の接続端子とを導通させて、当該半導体チップ又はパッケージを前記検査用基板に仮実装する保持冶具とを備え、かつ、前記保持冶具が、前記半導体チップ又はパッケージを保持する面の周囲に前記半導体チップ又はパッケージの背面から前記外部突起端子の先端までの高さと同等の高さの枠部を有し、さらに前記保持治具の前記枠部は、当該半導体チップまたはパッケージを前記異方性導電シートに押圧される際に前記半導体チップまたはパッケージの周囲の前記異方性導電シートを押圧する構成としてある。
【００１５】
このように、本発明の半導体チップ又はパッケージ検査装置の構成によれば、検査用基板に半導体チップ等を仮実装して検査を行うことができる。このため、製品用の実装基板を構成するプリント配線板に実装する前に、半導体チップ等を検査することができる。その結果、半導体チップ等に不良が発見された場合には、その半導体チップ等のみを廃棄すれば良く、プリント配線基板まで一緒に廃棄する必要がない。したがって、半導体チップ等の搭載された実装基板の生産コストの低減を図ることができる。
【００１６】
さらに、本発明においては、検査用基板として、製品用の実装基板に使用されるものをそのまま利用することができる。このため、本発明では、検査対象の半導体チップ等の種類が何であれ、特別な検査用冶具を製品用の実装基板と別個にわざわざ設計、製造する必要はない。そして、検査用基板以外には、検査対象の半導体チップ等の素子面の寸法に合せた異方性導電シートを用意するだけで済む。
【００１７】
これに対して従来のソケット方式では、上述したように、一種類のソケットで検査できる半導体チップの品種が、外部端子数及び配置パタンが互いに同一のものに限定される。このため、多品種の半導体チップを検査するには、多種類のソケットが必要であった。
したがって、本発明によれば、従来のソケット方式の場合に比べて、検査コストを低減して実装基板の生産コストの低減を図ることができる。
【００１８】
また、検査用基板には、検査対象の半導体チップ等以外の全ての電子部品が、製品用の実装基板と同様に実装されている。このため、本発明では、電子部品の点数の多少や配置パタンによらず、検査用基板の外部端子から検査用信号を入出力させて検査を行うことができる。
これに対して従来のピン方式では、図１５に示したように、他の電子部品実装用の各電極パッドにそれぞれ電極ピンを立てて、検査信号を入出力している。このため、ピン方式では、半導体チップが同一であっても、実装基板の電子部品点数が増えれば、多数の電極ピンが必要となり、検査コストの上昇を招いていた。
したがって、本発明によれば、従来のピン方式の場合に比べて、検査コストを低減して実装基板の生産コストの低減を図ることができる。
【００１９】
また、本発明では、他の電子部品が全て搭載済みの製品用の実装基板を流用した検査用基板に、半導体チップ又はパッケージを仮実装して検査を行う。このため、半導体チップ等の検査条件を、半導体チップ等を製品用の実装基板に実装した場合の条件と実質的に同等とすることができる。このため、信頼性の高い検査を行うことができる。
【００２０】
特に、半導体チップ等と検査用基板との間には、異方性導電シートを挿入しているだけなので、半導体チップ等と検査用基板との間の検査用信号の伝送経路の長さを、ソケット方式の場合の長さよりも短くすることができる。このため、本発明によれば、高周波信号をやり取りして高速動作する半導体チップ等についても、信頼性の高い検査を行うことができる。
【００２１】
また、本発明の半導体チップ又はパッケージ検査装置を用いれば、実装前に半導体チップ等を検査できるので、実装基板の製造にあたり、半導体チップ等の検査工程と、プリント配線板への電子部品の搭載工程とを並行して行うことができる。その結果、実装基板の生産効率の向上を図ることができる。
【００２２】
ところで、半導体チップ又はパッケージが押圧されて異方性導電シートが変形すると、押圧された領域の外周の異方性導電シート部分が、力のかかっていない部分へ逃げるという現象が発生する。その結果、外周部分の細線の滑りがおこり、特に、最外周の外部突起端子と異方性導電シートとの接触が不十分になる。
【００２３】
そこで、本発明における保持治具は、吸着面の周囲に枠部を備え、吸着面から枠部の先端までの高さを、半導体チップ又はパッケージの背面から外部突起端子の先端までの高さと同等とした構成としてある。
【００２４】
このように枠部を設ければ、異方性導電シートに半導体チップ又はパッケージを押圧した場合に、半導体チップ等の外部端子の接触領域の周囲も、枠部により押圧される。その結果、最外周の外部突起端子の周辺で、導電部材である細線の滑りが発生することを抑制することができる。これにより、特に最外周の外部突起端子と接続端子とを確実に導通させることができる。
【００２５】
ところで、半導体チップ又はパッケージの仮実装にあたり、異方性導電シートを介さずに、半導体チップ等を検査用基板に直接接触させて仮実装することも考えられる。
しかし、現実には、半導体チップ自体や狭ピッチＢＧＡ等のパッケージ自体に反りがある上、半導体チップ等の各外部突起端子の高さにもばらつきがある。一方、検査用基板自体にも反りがある上、その各接続端子の高さにもばらつきがある。
【００２６】
このため、仮実装にあたり、半導体チップ又はパッケージの全ての外部端子と、検査用基板の全ての接続端子とを、同時かつ確実に直接接触させることは非常に困難である。
【００２７】
仮に、上記の反りや高さのばらつきを吸収できるように、非常に高い圧力で半導体チップ等を検査用基板に押し付け、各外部突起端子と各接続端子とを同時に接触させることができたとしても、外部突起端子と接続端子とが両方ともダメージを受けてしまう可能性が高い。特に、検査用基板の接続端子の変形や破損が発生する可能性が非常に高い。その場合、検査用基板を交換しなければならなくなる。また、外部突起端子がダメージを受けた半導体チップは、実装工程で認識不良等の不具合を発生させる可能性がある。
【００２８】
そこで、本発明では、異方性導電シートを介して、半導体チップ又はパッケージを検査用基板に仮実装している。このように、異方性導電シートを用いたことにより、半導体チップ等の全ての外部突起端子と検査用基板の全ての接続端子とを、異方性導電シートを介して同時かつ確実に接触（電気的に導通）させることができるとともに、仮実装による接続端子の変形や破損の発生を回避することができる。
【００２９】
異方性導電シートの構成としては種々のものが利用できるが、請求項２記載の発明によれば、異方性導電シートは、絶縁性樹脂膜と、半導体チップ又はパッケージの外部突起端子の配置ピッチと同等以下の間隔で、当該絶縁性樹脂膜を貫通する細線状の導電部材とにより構成してある。
【００３０】
このような構成とすれば、弾力性を有する絶縁性樹脂膜により各外部突起端子や接続端子の高さのばらつきを吸収するとともに、導電部材により各外部突起端子とそれに対応する各接続端子との導通を確保することができる。これにより、全ての外部突起端子と全ての接続端子とを、同時かつ確実に導通させることができる。
【００３１】
また、このような構成の異方性導電シートは、検査用基板の半導体チップ又はパッケージ搭載領域の形状及び寸法に合せて、任意好適な形状及び寸法に容易に裁断することができる。このため、半導体チップ等の種類に拘わらず、容易に所望の寸法の異方性導電シートを用意することができる。
【００３２】
なお、本発明は、異方性導電シートは、半導体チップ又はパッケージの外部突起端子の配置パタンに対応する配置パタンで開口部を設けた絶縁膜と、当該開口部を貫通し、絶縁膜の両面側に突起した導電部材とにより構成とすることができる。
【００３３】
このような構成とすれば、半導体チップ等の外部突起端子の配置パタンと同一パタンに導電部材を配置することができる。そして、導電部材が外部突起パタンと接触するので、請求項２記載の細線状の導電部材が接触する場合よりも、外部突起端子に与えるダメージを少なくすることができる。
【００３４】
また、このような構成とすれば、半導体チップ又はパッケージと検査用基板との距離を一層短くすることができる。このため、特に、この異方性導電シートは、高速動作の半導体チップ等の検査に用いて好適である。
なお、導電部材は、導電性樹脂等の弾力性を有する材料で構成することが望ましい。このようにすれば、半導体チップ等と検査用基板とをより確実に導通させることができる。
【００３５】
ところで、フェースダウンボンディング実装用の半導体チップ等の素子面には、多数の外部突起端子が設けられている。このため、各外部突起端子を検査用基板の各接続端子と確実に接触させるためには、半導体チップ等全体ではある程度大きな力で、異方性導電シートに押圧する必要がある。
【００３６】
一方、半導体チップの外部端子やＢＧＡ、ＬＧＡ等のパッケージの外部端子に対しては、次工程の実装工程に悪影響を及ぼさないように、仮実装によるダメージを最小限にする必要がある。また、ベアチップや狭ピッチＢＧＡ、ＬＧＡ（landgrid array）の周囲の端面は、素子面に対して完全に垂直にはなっておらず、凹凸を有している。その上、ベアチップやＢＧＡ等は、厚さが非常に薄い。このため、例えば、半導体チップ等の端面を機械的に挟んで把持しておいて、その半導体チップを十分大きな力で検査用基板に押圧することは困難である。
【００３７】
そこで、本発明によれば、保持冶具は、半導体チップ又はパッケージを保持するため、半導体チップ等の外部突起端子が設けられた面の背面側を吸着するための吸着面と、吸着面に開口した吸引孔とを備えた構成とすることもできる。
このような保持冶具により半導体チップ等を吸引して保持すれば、できるだけ応力を与えずに半導体チップ等を確実に保持しつつ、大きな力で半導体チップ等を検査用基板の異方性導電シートに押圧させることができる。
【００３８】
また、本発明によれば、検査用基板と保持冶具に保持された半導体基板との間に一時的に挿入され、検査用基板及び半導体チップ等にそれぞれ付された実装用の位置合せ用マークの位置を認識し、認識結果を出力する位置認識手段と、認識結果に応じて、検査用基板に対する保持冶具の位置を補正する位置補正手段とを備えた構成とすることもできる。
このようにすれば、半導体チップ等と検査用基板それぞれの位置合わせ用のマークを認識して、確実な仮実装を行うことができる。
【００３９】
また、請求項４に係る発明によれば、フェースダウンボンディングにより実装される半導体チップ又はパッケージが未実装である点を除き、製品用の実装基板と同一の構造を有する検査用基板の半導体チップ又はパッケージの搭載領域に、横方向で絶縁性となっている異方性導電シートを敷設しておき、検査対象の半導体チップ又はパッケージを保持する面の周囲に、前記半導体チップ又はパッケージの背面から前記半導体チップ又はパッケージに設けられた外部突起端子の先端までの高さと同等の高さの枠部を設けた保持治具を有し、前記保持治具で前記半導体チップ又はパッケージを保持して、前記異方性導電シートに押圧し、当該半導体チップ又はパッケージの外部突起端子と前記搭載領域の接続端子とを導通させるとともに、前記半導体チップ又はパッケージの前記異方性導電シートを前記保持治具の枠部で押圧して前記検査用基板に仮実装し、仮実装した状態で、前記検査用基板を介して、前記半導体チップ又はパッケージに検査用信号の入出力を行い、前記検査用信号の入出力結果に基づいて、前記半導体チップ又はパッケージが良品であるか不良品であるかを判断する方法としてある。
【００４０】
このように、本発明の半導体チップ又はパッケージ検査方法によれば、請求項１記載の発明と同様に、検査の信頼性を確保し、かつ、生産コストの低減を図ることができる。
【００４１】
また、本発明によれば、半導体チップ又はパッケージを検査用基板に仮実装するにあたり、半導体チップ又はパッケージの外部突起端子が設けられた面の背面側を保持冶具に吸着させ、保持冶具により、半導体チップ又はパッケージを異方性導電シートに押圧させる方法とすることもできる。
このようにすれば、半導体チップ等にダメージを与えずに半導体チップ等を確実に保持しつつ、大きな力で半導体チップ等を検査用基板の異方性導電シートに押圧させることができる。
【００４４】
また、本発明によれば、半導体チップ又はパッケージを異方性導電シートに押圧するにあたり、検査用基板及び半導体チップ又はパッケージにそれぞれ付された実装用の位置合せ用マークの位置を認識し、認識結果に応じて、検査用基板に対する半導体チップ又はパッケージを保持した保持冶具の位置を補正する方法とすることもできる。このようにすれば、半導体チップ等と検査用基板それぞれの位置合わせ用のマークを認識して、確実な仮実装を行うことができる。
【００４５】
【発明の実施の形態】
以下、本発明の半導体チップ又はパッケージ検査装置及び検査方法の実施形態について、図面を参照して説明する。
まず、図１を参照して、本実施形態の半導体チップ検査装置を構成について説明する。図１は、本実施形態の半導体チップ検査装置の構成を説明するための断面図である。
【００４６】
図１に示すように、実施形態の半導体チップ検査装置は、検査用基板としての検査用ボード１と、異方性導電シートとしてのコンタクトシート３と、保持冶具としてのコレット４とにより構成されている。
そして、検査用ボード１は、ステージ５の上面５１に、ボルト（図示せず）により固定されている。なお、ステージ５は、その上面の５１のうち、検査用ボード１の裏面側に電子部品が搭載されている領域に対応する領域に、凹部５２を設けている。
【００４７】
ここで、図２に、検査用ボード１の平面図を示す。
なお、図１に示した検査用ボード１は、図２のＡ−Ａに沿った部での断面図に相当する。また、図２では、ベアチップ搭載領域１１中に配置されている接続パッド１２の図示を省略している。
【００４８】
図２に示すように、検査用ボード１は、ベアチップ実装領域１１にベアチップ２が未実装である点を除き、製品用の実装基板と同一の構造を有している。すなわち、この検査用ボード１は、プリント配線板１０に半導体チップ２以外の全ての電子部品６が実装された一枚の半完成品の実装基板を検査専用のボードとして利用したものである。
【００４９】
このため、検査用ボード１上の接続パッド１２の数及び配置パタンは、製品用の電子回路基板に搭載予定のベアチップ２の電極パッド２１の数及び配置パタンと同一である。このため、検査対象のベアチップ２の種類が何であれ、製品用の実装基板と別個の特別な検査用冶具をわざわざ設計、製造する必要はない。そして、検査用ボード１以外には、検査対象のベアチップ２の素子面の寸法に合せた異方性導電シート３を用意するだけで良い。
したがって、従来のソケット方式の場合に比べて、ベアチップ２の検査コストを低減し、そのベアチップ２を搭載した実装基板の生産コストの低減を図ることができる。
【００５０】
また、この検査用ボード１には、半導体チップ２以外の全ての電子部品６が実装されている。このため、ベアチップ２の検査にあたっては、ベアチップ２以外の電子部品６の点数の多少や配置パタンによらず、検査用ボード１の外部端子１５だけから検査用信号を入出力させることができる。
したがって、実装部品点数が増えると電極ピン数が増えて検査コストが上昇した従来のピン方式の場合に比べて、検査コストを低減して実装基板の生産コストの低減を図ることができる。
【００５１】
次に、図１に示した半導体チップ検査装置のうち、ベアチップ搭載領域１１の要部拡大図を図３に示す。
なお、図３では、装置構成の理解を容易にするため、各部分を上下方向に分離して示している。
図３に示すように、コンタクトシート３は、検査用ボード１上のベアチップ搭載領域１１の接続パッド１２上に敷設される。
なお、本実施形態では、検査用ボード１上のベアチップ搭載領域１１の周囲に（図２参照）、コンタクトシート３がずれないように、シート押え枠１３を設けている。
【００５２】
ここで、図４を参照して、コンタクトシート３の構造の一例について説明する。
図４の（Ａ）は、コンタクトシート３の構造を説明するための断面図である。図４に示すように、このコンタクトシート３は、絶縁性樹脂膜３０と、半導体チップ２の電極パッド２１の配置ピッチと同等以下の間隔で、当該絶縁性樹脂膜３０を貫通する細線状の金属線の導電部材３５とにより構成されている。
【００５３】
本実施形態では、絶縁性樹脂膜３０を厚さ１〜２ｍｍのシリコーンゴムで構成している。また、金属線３５を直径２３μｍ以下のＢｅＣｕ（ベリリウム銅）又はＷ（タングステン）で構成している。そして、この金属線３５は、平面パタンで、３０〜５０μｍピッチでランダムに配置されている。このような構成となっているので、このコンタクトシート３は、シート面に沿った方向で絶縁性となっている。
なお、絶縁性樹脂膜及び金属線には、上記材料の他にも任意好適な材料を用いることができる。
【００５４】
また、ここでは、直線の金属線３５を、シートの法線に対して１０°〜４５°程度傾斜させている。このように金属線３５を傾斜させたことにより、コンタクトシートの厚さ方向の弾力性及び耐久性を確保している。このため、半導体チップ等を仮実装する際には、この金属線３５の傾斜方向及び傾斜量に合せて、半導体チップ等の水平面内の位置をオフセットさせて位置合わせを行う。
【００５５】
また、図４の（Ｂ）に、変形例のコンタクトシート３ａの構造を示す。図４の（Ｂ）に示すように、このコンタクトシート３ａでは、金属線３５をＳ字形状に屈曲させている。このように金属線３５を屈曲させておけば、金属線を傾斜させなくても、厚さ方向の弾力性及び耐久性を確保することができる。
【００５６】
さらに、図４の（Ｃ）に、他のコンタクトシート３ｃの構造例を示す。図４の（Ｃ）に示すように、このコンタクトシート３ｃでは、金属線３５をシリコーンシート３０に垂直に貫通させている。このようにすれば、半導体チップ等の仮実装の際に半導体チップ等をオフセットさせる必要がなく作業性が良い。
【００５７】
なお、金属線を、例えば「くの字」形状に屈曲させても良い。また、このようなコンタクトシートは、検査用ボード１のベアチップ搭載領域１１の形状及び寸法に合せて、任意好適な形状及び寸法に容易に裁断することができる。このため、半導体チップの種類に拘わらず、容易に所望の寸法のコンタクトシートを用意することができる。
【００５８】
さらに、図５の（Ａ）、（Ｂ）及び（Ｃ）に、他の変形例のコンタクトシートの構造を示す。図５の（Ａ）に示すコンタクトシート３ｂは、メンブレンシートの絶縁膜３１と、これを貫通する導電部材３３とにより構成されている。
ここでは、厚さ１２．５〜２５μｍのポリイミドのメンブレンシートを使用する。このメンブレンシートには、ベアチップ２の電極パッド２１の配置パタンに対応する配置パタンで開口部３２が設けられている。そして、導電部材３３は、これら開口部３２を貫通し、絶縁膜３１の両面側に数十μｍ程度ずつ突起している。したがって、このコンタクトシート３ｂの厚さは、高々０．１ｍｍ程度である。
【００５９】
このため、仮実装の際に、ベアチップ２と検査用ボード１との距離をより短くすることができる。このため、このコンタクトシート３ｂは、特に、高速動作の半導体チップの検査に用いて好適である。
なお、導電部材は、導電性樹脂等の弾力性を有する材料で構成することが望ましい。このようにすれば、半導体チップと検査用基板とをより確実に導通させることができる。
【００６０】
また、図５の（Ｂ）に示すコンタクトシート３ｄでは、図４の（Ａ）に示したコンタクトシート３上に、図５の（Ａ）に示したコンタクトシート３ｂを積層している。
このように積層すれば、ベアチップ２の外部突起端子へのダメージを少なくすることができる。また、コンタクトシートにはんだ屑が付着した場合には、メンブレンシート（コンタクトシート３ｂ）側だけを交換すれば済む。このため、異方性導電シートの寿命を延ばすことができる。
【００６１】
なお、これらコンタクトシート３及び３ｂの積層順序は、コンタクトシート３を検査用ボード１側とすることが望ましい。このように、コンタクトシート３を検査用ボード１側にすれば、ベアチップ２の外部突起端子へのダメージを少なくすることができる。
【００６２】
また、図５の（Ｃ）に示すコンタクトシート３ｆにおいては、図５の（Ｂ）に示した導電部材３３のようにバンプを設ける代わりに、絶縁膜３１の開口部３２上に導電パタン３４を形成している。この導電パタン３４の上面の形状は、開口部３２の形状を反映した凹部３４ａとなっている。
このように、導電パタン３４を設ければ、バンプを形成する必要が無いので、コンタクトシートの低コスト化を図ることができる。また、仮実装の際に、半導体チップ等の外部突起端子がこの凹部３４ａに嵌まれば、位置合わせが容易となる。
なお、図５の（Ｃ）に示すコンタクトシート３ｅのみを単独で用いても良い。
【００６３】
そして、このようなコンタクトシート３、３ａ、３ｂ又は３ｃを介して、ベアチップ２が仮実装される。仮実装にあたっては、コンタクトシートにより、ベアチップの電極パッド２１や接続パッド１２の高さのばらつきを吸収するとともに、全ての電極パッド２１と全ての接続パッド１２との接触（すなわち電気的な導通）を同時に確保することができる。さらに、従来のピン方式による検査の場合よりも、端子どうしを短距離接触させることができるので、より高速で動作するベアチップも検査することができる。
【００６４】
次に、図３及び図７を参照して、コレット４の構造について説明する。図７の（Ａ）は、コレットの上面図であり、図７の（Ｂ）は、コレットの底面図である。図３に示すコレットは、図７の（Ａ）及び（Ｂ）のＡ−Ａに沿った断面に相当する。
【００６５】
また、コレット４は、検査対象のベアチップ２を保持し、このベアチップ２をコンタクトシート３に押圧し、ベアチップ２を検査用ボード１に仮実装するための冶具である。そのために、このコレットは、ベアチップの外部突起端子が設けられた素子面の背面側を吸着するための吸着面４２と、吸着面４２に開口した四つの吸引孔４１とを備えている。
なお、この吸着面４２の寸法は、ベアチップ２の寸法よりも、例えば、０．１ｍｍ程度大きくしておく。
【００６６】
そして、このようなコレット４によりベアチップ２を吸引して保持すれば、ベアチップ２にダメージを与えることなく、そのベアチップ２を確実に保持しつつ、例えば数十ｋｇｆ程度（数百Ｎ程度）の大きな力でベアチップ２をコンタクトシート３に押圧することができる。
【００６７】
さらに、コレット４は、図７の（Ｂ）に示すように、吸着面４２の周囲に、コレット枠部４３を備えている。そして、図３に示すように、このコレット枠部４３の高さｈ１（吸着面４２からコレット枠部４３の先端までの高さ）は、ベアチップ２の背面から電極パッド２１の先端までの高さＨ１と同等になっている。
この実施形態では、コレット枠部３２の高さｈ１を、例えば１ｍｍ程度とし、その厚さを例えば０．４ｍｍ程度としている。
【００６８】
また、図６に示すように、ベアチップ２の電極パッド２１上にはんだバンプ２２が形成され、電極パッド２１とはんだバンプ２２とが外部突起端子２０を構成している場合もある。この場合には、このコレット枠部４３の高さｈ２を、ベアチップ２の背面から外部突起端子２０の先端（すなわち、はんだバンプ２２の先端）までの高さＨ２と同等にすると良い。
【００６９】
次に、図８を参照して、コレット枠部４３を設けたことによる効果について説明する。
図８の（Ａ）は、コレット枠部４３を設けなかった場合のコンタクトシート３の変形の様子を示す断面図である。また、図８の（Ｂ）は、コレット枠部４３を設けた場合のコンタクトシート３の変形の様子を示す断面図である。
なお、図８では、電極パッド２１の図示を省略している。
【００７０】
コレット枠部４３を設けずに、コンタクトシート３にベアチップ２を押圧すると、ベアチップ２が押圧された領域のコンタクトシート部分だけが変形する。半導体チップが押圧されてコンタクトシート３が変形すると、いったん押圧された領域の外周のコンタクトシート部分が、力のかかっていない方へ逃げるという現象が発生する。
そして、図８の（Ａ）の破線Ｓで示す外周部分の金属線３５も、押圧の際、実線ｂに示すようにいったん傾く。金属線３５がこのように傾いたままならば、金属線３５の先端部分が半田ボール２２に突刺さることにより、この先端部分と半田ボール２２との良好な導通が得られる。しかしながら、実際には、Ｓで示す部分の金属線は力の加わっていない部分、かつ、元の金属線の傾きに戻るため、この金属線３５の傾きも、破線ａで示す位置まで復元する。このため、この金属線３５の先端部分は、はんだボール２２上を滑ってしまう。
その結果、金属線３５の先端部分がはんだボール２２に突刺さっている場合に比べて、この先端部分とはんだボール２２との間の電気抵抗が大きくなり、最外周のはんだボール２２と接続パッド１２との導通が不十分となるおそれがある。
【００７１】
これに対して、コレット枠部４３を設けておけば、コンタクトシート３にベアチップ２を押圧した場合、図８の（Ｂ）に示すように、ベアチップ２の接触領域の周囲も、コレット枠部４３により押圧される。その結果、最外周のはんだボール２２の周辺で、金属線３５の滑りが発生することを抑制することができる。これにより、特に最外周のはんだボール２２と接続パッド１２とを確実に導通させることができる。
【００７２】
なお、コンタクトシート３は、図９に示すように、その周囲をシート押え枠１３に接着して固定しておくと良い。このようにすれば、コンタクトシート３を確実に固定しておくことができる上、コンタクトシート３をシート押え枠１３ごと容易に交換することができる。
【００７３】
次に、図１０のフローチャートを参照して、本発明の半導体チップ又はパッケージ検査方法の一例として、ベアチップ検査方法の例について説明する。
ベアチップ検査にあたっては、まず、コレット４により、ベアチップ２を検査用ボード１に仮実装する（図１０のステップＳ１）。
【００７４】
ここで、図１１を参照して、ベアチップ２をコレット４で保持するまでのベアチップ２の扱いについて説明する。
なお、図１１の（Ａ）〜（Ｅ）では、ベアチップ２等の構成を模式的に示しているに過ぎず、ベアチップ２などの寸法や形状は、必ずしも正確ではない。
【００７５】
まず、トレイ８に収納されて供給された検査対象のベアチップ２を、ピックアップ用コレット７で一つずつピックアップする（図１１の（Ａ））。ここでは、ベアチップ２を、外部突起端子が形成された素子面を上側にして、トレイ８に収納している。このため、ピックアップ用コレット７の表面には、シリコン製のラバー７１が設けられている。
【００７６】
そして、このラバー７１にベアチップ２の外部突起端子を吸着することにより、ベアチップ２をトレイ８からピックアップする（図１１の（Ｂ））。
続いて、ベアチップ２を吸着したピックアップ用コレット７を反転させる（図１１の（Ｃ））。
【００７７】
次に、ベアチップ２をコレット４の吸着面４２の中央に吸着するために、カメラ９によって、ベアチップ２の外形を認識する（図１１の（Ｄ））。
続いて、ピックアップされたベアチップ２にコレット４の吸着面を接触させ、コレット４の吸引孔４１内を負圧とすることにより、ベアチップ２の素子面の背面側をコレット４の吸着面４２に吸着させる（図１１の（Ｅ））。
ここで、図１２に、ベアチップ２を吸着により保持したコレット４の底面を示す。図１２に示すように、ベアチップ２は、コレット４の底面の中央に、素子面を表にして保持されている。
【００７８】
次に、検査用ボード１に対する、ベアチップ２を保持したコレット４の位置の補正する。そのために、図１３の（Ａ）に示すように、先ず、カメラ６０で、検査用ボード１側の位置合せ用マーク１４（図２参照）を認識する。検査用ボード１側では、図２に示すように、正方形のベアチップ搭載領域１１の周囲であって、ベアチップ搭載領域１１のほぼ対角線上に位置する二箇所に丸印の位置合わせマーク１４を設けている。
【００７９】
続いて、別のカメラ（図示せず）で、ベアチップ２側の位置合せ用マーク２４（図１２参照）を認識する。ベアチップ２側では、図１１に示すように、ベアチップ２の電極パッド形成領域２１の周囲であって、正方形のベアチップ２の素子面のほぼ対角線上に位置する二箇所に丸印の位置合わせマーク２４を設けている。
【００８０】
そして、認識結果に応じて、検査用ボード１に対するコレット４の位置を補正することにより、検査用ボード１に対するベアチップ４の位置を補正する。具体的には、微動装置等の位置補正手段（図示せず）により、コレット４の水平面内での位置及び回転角度を補正する。
なお、この位置補正手段としては、例えば、半導体チップの実装時用いられる装置をそのまま利用することができる。
【００８１】
また、異方性導電シート３においては、図４の（Ａ）に示したように、金属線３５は、シリコーンの絶縁性樹脂膜３０を斜めに貫通している。このため、仮実装の際には、この金属線３５の傾斜方向及び傾斜量に合せて、コレット４の水平面内の位置をオフセットさせて位置合わせを行う。
【００８２】
このようにすれば、ベアチップ２と検査用ボード１それぞれの位置合わせ用のマークを認識して、確実な仮実装を行うことができる。
なお、位置合せ用マーク１４又は２４を認識する段階では、コレット４を、検査用ボードのベアチップ搭載領域１１の真上に位置させていなくとも良い。
【００８３】
そして、図１３の（Ｂ）に示すように、コレット４により、ベアチップ２を検査用ボード１の接続パッド１２上に敷設されたコンタクトシート３に押圧する。すなわち、カメラを除いた後、コレット４を垂直に降下させて、ベアチップ２をコンタクトシート３に押圧し、ベアチップ２の電極パッド２１とベアチップ搭載領域１１の接続パッド１２とを導通させて、ベアチップ２を検査用ボード１に仮実装する。
【００８４】
次に、ベアチップ２を検査用ボード１に仮実装した状態で、検査用ボード１を介して、ベアチップ２に検査用信号の入出力を行う。検査用ボード１には、ベアチップ２以外の電子部品６が全て実装されている。このため、ベアチップ２以外の電子部品６の点数の多少や配置パタンによらず、検査用ボード１の外部接続端子１５（図２参照）だけから検査用信号を入出力させることができる。
したがって、実装部品点数が増えると電極ピン数が増えて検査コストが上昇した従来のピン方式の場合に比べて、検査コストを低減して実装基板の生産コストの低減を図ることができる。
【００８５】
その上、この検査方法においては、他の電子部品が全て搭載済みの製品用の実装基板を流用した検査用ボード１に、ベアチップ２を仮実装して検査を行っている。このため、ベアチップ２の検査条件を、ベアチップ２を製品用の実装基板に実装した場合の条件と実質的に同等とすることができる。このため、信頼性の高い検査を行うことができる。
【００８６】
また、この検査方法では、ベアチップ２と検査用ボード１との間には、コンタクトシート３を挿入しているだけある。このため、ベアチップ２と検査用ボード１との間の検査用信号の伝送経路の長さを、従来のソケット方式の場合の長さよりも短くすることができる。その結果、例えば１００〜２００ＭＨｚ程度の高周波信号をやり取りして高速動作する半導体チップについても、信頼性の高い検査を行うことができる。
【００８７】
そして、検査の結果に基づいて、ベアチップ２が良品か不良品かを判断する（図１０のステップＳ３）。
ベアチップ２が不良品であると判断された場合には、その不良ベアチップ２のみが廃棄される（図１０のステップＳ４）。
すなわち、プリント配線基板１０まで一緒に廃棄する必要は無い。したがって、ベアチップ２の搭載された実装基板の生産コストの低減を図ることができる。
【００８８】
一方、ベアチップ２が良品であると判断された場合には、コレット４の吸引を解除して、その良品ベアチップ２を所定の良品トレイ（図示せず）に収納する。この場合、良品トレイには、ベアチップ２は、その素子面を下側にして収納される。
なお、本実施形態では、ベアチップ２の検査工程と、製品用のプリント配線板への電子部品の搭載工程とを、並行して行うことができる。このため、実装基板の生産効率の向上を図ることができる。
【００８９】
次に、良品ベアチップ２の実装工程において、製品用の実装基板に実装する（図１０のステップ５）。
検査により良品と判定されたベアチップ２を製品用の実装基板に実装する方法は、従来公知の方法で良い。例えば、良品トレイに収納されたベアチップ２の背面をそのまま、ピックアップ用コレット（図示せず）で吸着し、チップ認識及び製品基板認識により位置補正を行うと良い。そして、ベアチップ２をフリップチップ実装し、ベアチップ２と実装基板との間を樹脂封止すると良い。
さらに、このようにしてベアチップ２が実装された実装基板は、完成後のボード検査を経て、製品として出荷されたり、装置に組み込まれたりされる。
【００９０】
このように、実装前に半導体チップを検査できるので、実装基板の製造にあたり、半導体チップの検査工程と、プリント配線板への電子部品の搭載工程とを並行して行うことができる。その結果、実装基板の生産効率の向上を図ることができる。
そして、本発明によれば、半導体チップの検査にあたり半導体チップの品種ごとに別個に検査装置を必要とせず、生産コストの低減を図ることができる。
【００９１】
上述した実施の形態においては、本発明を特定の条件で構成した例について説明したが、本発明は、種々の変更を行うことができる。例えば、上述した実施の形態においては、フリップチップ実装用のベアチップを検査対象とした例について説明したが、本発明では、検査対象はベアチップに限定されない。例えば、本発明は、図１４に示すように、ＢＧＡ２５等のパッケージの検査にも用いて好適である。
【００９２】
また、本発明は、外部突起電極が、０．３ｍｍピッチ以下の微細ピッチであって、かつ、２０００ピン以上の超多ピンとして設けられている半導体チップや狭ピッチＢＧＡ等のパッケージの検査に特に好適である。
【００９３】
【発明の効果】
以上、詳細に説明したように、本発明によれば、検査用基板に半導体チップ又はパッケージを仮実装して半導体チップ等の検査を行うことができる。このため、製品用の実装基板を構成するプリント配線板に実装する前に、半導体チップ等を検査することができる。その結果、半導体チップ等に不良が発見された場合には、その半導体チップ等のみを廃棄すれば良く、プリント配線基板まで一緒に廃棄する必要がない。したがって、半導体チップ等の搭載された実装基板の生産コストの低減を図ることができる。
【００９４】
さらに、本発明によれば、検査用基板として、製品用の実装基板に使用されるものをそのまま利用することができる。このため、本発明では、検査対象の半導体チップ等の種類が何であれ、製品用の実装基板と別個の特別な検査用冶具をわざわざ設計、製造する必要はない。そして、検査用基板以外には、検査対象の半導体チップ等の素子面の寸法に合せた異方性導電シートを用意するだけで済む。
【００９５】
これに対して従来のソケット方式では、上述したように、一種類のソケットで検査できる半導体チップの品種が、外部端子数及び配置パタンが互いに同一のものに限定される。このため、多品種の半導体チップを検査するには、多種類のソケットが必要であった。
したがって、本発明によれば、従来のソケット方式の場合に比べて、半導体チップ等の検査コストを低減し、その半導体チップ等を搭載した実装基板の生産コストの低減を図ることができる。
【００９６】
その上、本発明によれば、検査用基板には、検査対象の半導体チップ等以外の全ての電子部品が、製品用の実装基板と同様に実装されている。このため、本発明では、電子部品の点数の多少や配置パタンによらず、検査用基板の外部端子から検査用信号を入出力させて検査を行うことができる。
したがって、実装部品点数が増えると電極ピン数が増えて検査コストが上昇した従来のピン方式の場合に比べて、検査コストを低減して実装基板の生産コストの低減を図ることができる。
【００９７】
また、本発明では、他の電子部品が全て搭載済みの製品用の実装基板を流用した検査用基板に、半導体チップ又はパッケージを仮実装して検査を行う。このため、半導体チップ等の検査条件を、半導体チップ等を製品用の実装基板に実装した場合の条件と実質的に同等とすることができる。このため、信頼性の高い検査を行うことができる。
【００９８】
特に、半導体チップ等と検査用基板との間には、異方性導電シートを挿入しているだけなので、半導体チップ等と検査用基板との間の検査用信号の伝送経路の長さを、ソケット方式の場合の長さよりも短くすることができる。このため、本発明によれば、高周波信号をやり取りして高速動作する半導体チップ等についても、信頼性の高い検査を行うことができる。
【００９９】
また、本発明の半導体チップ又はパッケージ検査装置を用いれば、実装前に半導体チップ等を検査できるので、実装基板の製造にあたり、半導体チップ等の検査工程と、プリント配線板への電子部品の搭載工程とを並行して行うことができる。その結果、実装基板の生産効率の向上を図ることができる。
【図面の簡単な説明】
【図１】実施形態における半導体チップ検査装置の検査用ボードの平面図である。
【図２】実施形態における半導体チップ検査装置の構成を説明するための断面図である。
【図３】半導体チップ検査装置の要部拡大図である。
【図４】（Ａ）、（Ｂ）及び（Ｃ）は、異方性導電シートの断面図である。
【図５】（Ａ）、（Ｂ）及び（Ｃ）は、他の異方性導電シートの断面図である。
【図６】半導体チップ検査装置の要部拡大図である。
【図７】（Ａ）は、コレットの上面図であり、（Ｂ）は、コレットの底面図である。
【図８】（Ａ）及び（Ｂ）は、コレット枠部の役割を説明するための要部断面図である。
【図９】シート押さえ枠に異方性導電シートの周囲を固定した場合の説明図である。
【図１０】半導体チップ検査方法を説明するためのフローチャートである。
【図１１】（Ａ）〜（Ｅ）は、仮実装のためのベアチップの保持工程を説明するための工程図である。
【図１２】ベアチップを保持したコレットの底面図である。
【図１３】（Ａ）は、仮実装の際の位置補正工程を説明するための断面図であり、（Ｂ）は、仮実装工程を説明するための断面図である。
【図１４】ＧＢＡを検査する場合の断面図である。
【図１５】従来のピン方式による半導体チップの検査方法を説明するための断面図である。
【図１６】従来のベアチップテスト用のソケットの断面図である。
【符号の説明】
１  検査用ボード
２  ベアチップ
３、３ａ、３ｂ、３ｃ、３ｄ、３ｅ、３ｆ  コンタクトシート
４  コレット
５  ステージ
６  電子部品
７  ピックアップ用コレット
８  トレイ
９  カメラ
１０  プリント配線板
１１  ベアチップ搭載領域
１２  接続パッド
１３  シート押え枠
１４  位置合せ用マーク
１５  外部接続端子
２０  外部突起端子
２１  電極パッド
２２  はんだバンプ
２４  位置合せ用マーク
２５  ＢＧＡ
３０  絶縁性樹脂膜（シリコーンシート）
３１  絶縁膜
３２  開口部
３３、３４  導電部材
３４ａ  凹部
３５  金属線
４１  吸引孔
４２  吸着面
４３  コレット枠部
５１  上面
５２  凹部
６０  カメラ
７１  ラバー
１０３  電極パッド
１０４  電極ピン
１０５  ガイドブロック
２００  ソケット
２０１  バンプ
２０３  異方性導電シート
２１０  ソケット本体
２１１  出力ピン
２１２  接続パッド
２２０  蓋
【図１】
0003741927.tif 000002
【図２】
0003741927.tif 000003
【図３】
0003741927.tif 000004
【図４】
0003741927.tif 000005
【図５】
0003741927.tif 000006
【図６】
0003741927.tif 000007
【図７】
0003741927.tif 000008
【図８】
0003741927.tif 000009
【図９】
0003741927.tif 000010
【図１０】
0003741927.tif 000011
【図１１】
0003741927.tif 000012
【図１２】
0003741927.tif 000013
【図１３】
0003741927.tif 000014
【図１４】
0003741927.tif 000015
【図１５】
0003741927.tif 000016
【図１６】
0003741927.tif 000017