(57)【特許請求の範囲】
【請求項１】
力率改善装置であり、当該力率改善装置の出力電圧と、交流電源に同期した信号とを掛算器に入力することにより、前記交流電源に同期した信号の波形に相似する相似波形を得て、その相似波形と、負荷と直列接続されたシャント抵抗に生じる電圧との電圧差がゼロになるようにして、本力率改善装置に取り込まれる入力交流電流を正弦波にするアクティブフイルタによる力率改善装置において、
ホトカプラによって交流電源のゼロクロスポイントを検出し、その検出信号に基づき前記交流電源に同期した交流全波整流信号を生成し、その生成した交流全波整流信号を上記掛算器への入力に供すると共に、上記生成した交流全波整流信号を、当該装置の基準電圧Ｖregへレベルシフトすることを特徴とする力率改善装置。
【請求項２】
上記生成した交流全波整流信号を、当該装置の基準電圧Ｖregよりも所定値低い値へレベルシフトする請求項１記載の力率改善装置。
【請求項３】
上記生成した交流全波整流信号と、当該装置の出力電圧との位相差をなくすために進相手段を備えた請求項１もしくは２に記載の力率改善装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、家電用産業用のインバータ装置の電源などに適用されるアクティブフイルタなどの力率改善装置に関するものである。
【０００２】
【従来の技術】
従来、図１に示すインバータ装置の回路構成において、交流の入力電圧(正弦波電圧)ＶｉをトランスＴｒを介して全波整流した全波整流電圧を抵抗Ｒ1を通して掛算器Ｘに入力し、その掛算器Ｘの入力電圧と出力電圧(抵抗Ｒoの両端の電圧)が相似波形となるようにし、掛算器の前記出力電圧とシャント抵抗Ｒｓの両端の電圧の電圧差がゼロになるようにシャント抵抗Ｒｓの電流を制御することにより、入力電流波形を正弦波になるよう制御している。
【０００３】
【発明が解決しようとする課題】
このように、交流の入力電圧をトランスＴｒを介して全波整流した全波整流電圧を抵抗Ｒ1を通して掛算器Ｘに入力している。しかし、そのトランスＴｒは１次−２次間の浮遊容量が大きいため、ＩＧＢＴのスイッチングノイズがトランス浮遊容量を通じて２次側から１次側へ伝達される。そのため雑音端子ノイズが大きくなるという課題があった。
【０００４】
この発明は、電源側へのノイズ流出を抑制できる力率改善装置を提供するものである。
【０００５】
【課題を解決するための手段】
本発明の力率改善装置は、当該力率改善装置の出力電圧と、交流電源に同期した信号とを掛算器に入力することにより、前記交流電源に同期した信号の波形に相似する相似波形を得て、その相似波形と、負荷と直列接続されたシャント抵抗に生じる電圧との電圧差がゼロになるようにして、本力率改善装置に取り込まれる入力交流電流を正弦波にするアクティブフイルタによる力率改善装置において、
ホトカプラによって交流電源のゼロクロスポイントを検出し、その検出信号に基づき前記交流電源に同期した交流全波整流信号を生成し、その生成した交流全波整流信号を上記掛算器への入力に供すると共に、上記生成した交流全波整流信号を、当該装置の基準電圧Ｖregへレベルシフトすることを特徴とする。
【０００６】
請求項２に係わる発明は、上記生成した交流全波整流信号を、当該装置の基準電圧Ｖregへレベルシフトする。
【０００７】
請求項３に係わる発明は、上記生成した交流全波整流信号を、当該装置の基準電圧Ｖregよりも所定値低い値へレベルシフトする。
【０００８】
請求項４に係わる発明は、上記生成した交流全波整流信号と、当該装置の出力電圧との位相差をなくすために進相手段を備えた請求項１〜３のいずれかに記載の力率改善装置。
【０００９】
請求項５に係わる発明は、Ｈブリッジのメイン回路もしくは、交流電源、ダイオード整流ブリッジ、ＤＣリアクトル、スイッチング素子およびフライホイルダイオードからなるメイン回路構成に適用される。
【００１０】
【発明の実施の形態】
実施形態１
図２に本発明の第１の実施形態を示しており、図１と同一の要素に対しては共通の符号を付している。この図２では、入力電圧ＶｉをダイオードＤで半波整流し、その半波整流電圧をホトカプラＰＣの発光ダイオードに供給している。そしてホトカプラＰＣの受光素子に流れる電流をマイコンＩＣ２に取り込み、このマイコンＩＣ２で入力電圧Ｖｉに同期した交流全波整流信号を生成し、その信号を抵抗Ｒ１を通じて掛算器Ｘに入力している。
【００１１】
このように、図１のトランスＴｒに替えて、ホトカプラＰＣを用いて、電源側と制御回路側とを電気的に分離したのでＩＧＢＴのスイッチングノイズが電源側に流出することはない。
【００１２】
さて、図２に示した掛算器Ｘは、制御回路ＩＣ１における動作基準電圧Ｖreg以下の入力信号では出力しない特性であるため、図３に示すように、掛算器Ｘに正弦全波電圧が入力されても、その出力電圧(抵抗Ｒoの両端電圧)が、入力電圧と相似波形にはならず、従って取り込まれる入力電流波形が正弦波になるような制御が行われなくなる。
【００１３】
実施形態２
前記の不具合をなくすために本発明の第２の実施形態では、図４に示すように、マイコンＩＣ２の出力信号電圧を上記基準電圧Ｖregまでレベルシフトする回路ＬＳ１を、マイコンＩＣ２の出力部に挿入している。
【００１４】
図５の(ａ)はマイコンＩＣ２の出力電圧(ａ点の電位)を示し、図５の(ｂ)は、レベルシフト回路ＬＳ１の出力電圧(ｂ点の電位)を示し、このようにＶregだけレベルシフトされた電圧が抵抗Ｒ１を介して掛算器Ｘに入力される。このレベルシフト回路ＬＳ１はオペアンプＹ１、Ｙ２を用いて実現できる。
【００１５】
これにより、掛算器Ｘが動作基準電圧Ｖreg以下の入力信号では出力しないという制約から解放され、取り込まれる入力電流波形は正弦波になるような制御が行われる。
【００１６】
さて、実施形態２のように、正弦波信号のゼロレベルを基準電圧Ｖregまでレベルシフトした信号(図５(ｂ))が掛算器Ｘに入力されても、掛算器Ｘの出力が出始める時の掛算器Ｘの入力電圧レベルがＶregよりも僅かに低いため、交流入力電流のゼロ位相近辺で図６に示すように、入力電流波形が歪んでしまう。
【００１７】
実施形態３
前記の不具合をなくすために本発明の第３の実施形態では、図７のレベルシフト回路ＬＳ２に示すように、２段目のオペアンプＹ２の基準電圧入力部への入力電圧に、基準電圧がＶregを抵抗Ｒ２およびＲ３で分圧したものが入力される。
【００１８】
図８(ａ)は、図４中のｂ点での電位を示し、一方、シフトレベル回路ＬＳ２の出力部であるｃ点での電圧は、図８(ｂ)で示されるように、基準電圧がＶregからＶreg・Ｒ２／(Ｒ２＋Ｒ３)に低下し、これにより、前述の不具合をなくせる。
【００１９】
さて、実施形態３のアクティブフイルタ回路を動作させた場合、掛算器Ｘの入力と出力との特性の位相ずれがあるため、入力電流波形にオーバーシュートが生じた時にはこれを完全に除去することができず、図９のごとく入力電流波形が歪む問題がある。
【００２０】
実施形態４
前記の不具合をなくすために本発明の第４の実施形態では、図１０のレベルシフト回路ＬＳ３に示すように、２段目のオペアンプＹ２の帰還抵抗Ｒ４と並列にコンデンサＣ１を接続している。
【００２１】
図１１(ａ)は、図７中のｃ点での電位を示し、一方、シフトレベル回路ＬＳ３の出力部であるｅ点での電圧は、図１１(ｂ)で示されるように、位相が進んでおり、これにより、前述の位相遅れがキャンセルされ、入力電流波形の歪みが解消される。
【００２２】
実施形態５
上記の各実施形態は、Ｈブリッジのメイン回路での適用例であったが、図１２に示す交流電源、ダイオード整流ブリッジＤＢ、ＤＣリアクトル(ＤＣＬ)、スイッチング素子ＳＷ、フライホールダイオードＤｆからなるメイン回路構成にも適用できる。
【００２３】
即ち、図１３に示すように、ダイオード整流ブリッジＤＢの出力をホトカプラＰＣに接続し、そのホトカプラＰＣの受光素子に流れる電流をマイコンＩＣ２に取り込み、このマイコンＩＣ２で入力電圧Ｖｉに同期した交流全波整流信号を生成し、その信号を抵抗Ｒ１を通じて掛算器Ｘに入力している。
【００２４】
又、図４、図７および図１０で採用したレベルシフト回路ＬＳ１〜ＬＳ３のいずれかを図１３のマイコンＩＣ２の出力部と抵抗Ｒ１との間に挿入することもできる。
【００２５】
【発明の効果】
本発明の力率改善装置は、ホトカプラで検出した信号に基づき電源電圧に同期する交流全波整流信号を生成し、その信号を掛算器へ入力するようにしたので、スイッチング素子によるノイズが電源側へ流出することはない。
【００２６】
請求項２に係わる発明では、上記生成した交流全波整流信号を、当該装置の基準電圧Ｖregへレベルシフトしたので、掛算器の出力も入力と同じ相似波形となり、取り込まれる入力電流波形を正弦波にすることができる。
【００２７】
請求項３に係わる発明は、上記生成した交流全波整流信号を、当該装置の基準電圧Ｖregよりも所定値低い値へレベルシフトしたので、掛算器の出力が出始める時の掛算器の入力電圧レベルがＶregよりも僅かに低く、そのため交流入力電流のゼロ位相近辺で入力電流波形が歪むという問題を解消できる。
【００２８】
請求項４に係わる発明は、上記生成した交流全波整流信号と、当該装置の出力電圧との位相差をなくすために進相手段を備えたので、掛算器の入力と出力との位相差ゆえに入力電流波形にオーバーシュートが生じた時にはこれを完全に除去することができないという不具合を回避できる。
【００２９】
請求項５に係わる発明は、Ｈブリッジのメイン回路だけでなく、交流電源、ダイオード整流ブリッジ、ＤＣリアクトル、スイッチング素子およびフライホイルダイオードからなるメイン回路構成にも適用できる。
【図面の簡単な説明】
【図１】  従来のインバータ装置の回路図
【図２】  本発明の第１実施形態を示したインバータ装置の回路図
【図３】  図２のインバータ装置の動作を示した波形図
【図４】  本発明の第２施形態を示したインバータ装置の回路図
【図５】  図４のインバータ装置の動作を示した波形図
【図６】  図４のインバータ装置の動作を示した波形図
【図７】  本発明の第３施形態を示したインバータ装置の回路図
【図８】  図７のインバータ装置の動作を示した波形図
【図９】  図７のインバータ装置の動作を示した波形図
【図１０】  本発明の第４施形態を示したインバータ装置の回路図
【図１１】  図１０のインバータ装置の動作を示した波形図
【図１２】  従来の別のインバータ装置の回路図
【図１３】  本発明の第４実施形態を示したインバータ装置の回路図
【符号の説明】
Ｄ  ダイオード、ＰＣ  ホトカプラ、ＩＣ１  制御回路、ＩＣ２  マイコン、Ｘ掛算器、Ｙ  オペアンプ、ＬＳ  レベルシフト回路
【図１】
0003829087.tif 000002
【図２】
0003829087.tif 000003
【図３】
0003829087.tif 000004
【図４】
0003829087.tif 000005
【図５】
0003829087.tif 000006
【図６】
0003829087.tif 000007
【図７】
0003829087.tif 000008
【図８】
0003829087.tif 000009
【図９】
0003829087.tif 000010
【図１０】
0003829087.tif 000011
【図１１】
0003829087.tif 000012
【図１２】
0003829087.tif 000013
【図１３】
0003829087.tif 000014