(57)【特許請求の範囲】
【請求項１】
通常動作モードと待機動作モードとを有するビデオ表示装置用の電源回路であって、
電源制御器回路と、
前記電源制御器回路の動作をイネーブルするために、第１端子を前記電源制御器回路に結合した抵抗と、
待機動作モード期間中前記ビデオ表示装置に対して出力電圧を供給する待機動作モード電源と、を有し、
前記待機動作モード電源は、前記抵抗の第２端子に結合された２次巻線を持った待機動作変圧器を有して成る、
ビデオ表示装置用の電源回路。
【請求項２】
前記２次巻線が、前記抵抗に低電圧を供給する、請求項１に記載された電源回路。
【請求項３】
通常動作モードと待機動作モードとを有するビデオ表示装置用の電源回路で切換モード電源として構成された電源回路であって、
電源制御器回路と、
前記電源制御器回路の動作をイネーブルするために前記電源制御器回路に結合された第１端子を有する抵抗と、
前記抵抗の第２端子に結合された２次巻線を有する待機動作変圧器と、
前記変圧器を付勢する自走発振器回路と、を有して成る、
ビデオ表示装置用の電源回路。
【請求項４】
前記待機動作変圧器の前記２次巻線が、前記抵抗の前記第２端子に結合されている、請求項３に記載された電源回路。
【請求項５】
前記２次巻線が、前記抵抗に対して直流電圧を供給する、請求項４に記載された電源回路。
【請求項６】
前記直流電圧が、整流された主電源電圧の大きさに追従する、請求項５に記載された電源回路。
【請求項７】
前記直流電圧が、前記整流された主電源電圧対前記直流電圧の大きさの比が１次巻線の巻回数対前記２次巻線の巻回数の比として一定に保たれるように、前記整流された主電源電圧の前記大きさに追従する、請求項５に記載された電源回路。
【請求項８】
前記自走発振器回路が、実質的に一定の周波数で発振する、請求項３に記載された電源回路。
【請求項９】
前記実質的に一定の周波数が、主電源電圧に依存して決まる、請求項８に記載された電源回路。
【請求項１０】
前記自走発振器回路の出力のデューティサイクルが、実質的に一定である、請求項９に記載された電源回路。
【請求項１１】
前記待機動作変圧器の１次巻線から２次巻線へ転送されるエネルギーが、実質的に一定である、請求項１０に記載された電源回路。
【請求項１２】
前記電源回路が、前記待機動作変圧器の前記２次巻線の短絡状態に対して本質的に保護されている、請求項１１に記載された電源回路。
【請求項１３】
前記２次巻線によって供給される電圧が、並列電圧調整装置によって調整され得るものである、請求項１２に記載された電源回路。
【請求項１４】
前記並列電圧調整装置が、ツェナーダイオードから成る、請求項１３に記載された電源回路。
【請求項１５】
前記自走発振器回路が、ブロッキング発振器回路から成る、請求項１３に記載された電源回路。
【請求項１６】
前記ブロッキング発振器回路が、
ドレイン電極を前記待機動作変圧器の前記１次巻線に結合したトランジスタと、
第１端子が前記トランジスタのゲート電極に結合され、且つ第２端子が前記２次巻線に結合された第１のキャパシタと、
アノードが前記トランジスタの前記ゲート電極に結合され、且つカソードが前記ドレイン電極に結合されたダイオードと、
前記トランジスタのソース電極に結合された抵抗と、
前記抵抗と並列に結合されたキャパシタと、から成る、
請求項１５に記載された電源回路。
【発明の詳細な説明】
産業上の利用分野
この発明は、一般的に言えば、電源（パワーサプライ）の分野に関し、特に、テレビジョン受像機用の待機動作モード電源（スタンバイ・モード・パワーサプライ）に関するものである。
発明の背景
ビデオ表示装置用の通常の電源では、待機動作変圧器（スタンバイ  トランスフォーマ）の１次巻線は交流（ＡＣ）主電源に結合されている。待機動作変圧器の２次巻線両端間の変換された電圧は、全波整流された後、或る形式の線形調整器によって調整されて、待機動作モード（スタンバイ・モード・オブ・オペレーション、ｓｔａｎｄｂｙ  ｍｏｄｅ  ｏｆ  ｏｐｅｒａｔｉｏｎ）にあるビデオ表示装置に供給される。この待機動作電源（スタンバイ・パワーサプライ）は、ビデオ表示装置が交流主電源に接続されている限り電力を消費し、従って、通常動作モード（ラン・モード・オブ・オペレーション、ｒｕｎ  ｍｏｄｅ  ｏｆ  ｏｐｅｒａｔｉｏｎ）期間中も電力を消費する。
主電源、すなわち通常動作モード電源（ラン・モード・パワーサプライ）は、通常動作モード期間中は通常動作モード電源を付勢し、待機動作モード期間中はこの通常動作モード電源を除勢するように、デコードされたオン／オフ信号に応動する制御回路を持っている。標準的な切換モード電源（スイッチド・モード・パワーサプライ、ｓｗｉｔｃｈｅｄ  ｍｏｄｅ  ｐｏｗｅｒ  ｓｕｐｐｌｙ）制御ＩＣは、通常、そのＩＣの供給電圧ピンに接続された始動（スタートアップ、ｓｔａｒｔ−ｕｐ）抵抗を持っている。この始動抵抗の他方の端子は、例えば、交流主電源電圧点または整流された主電源電圧点に結合されている。この制御ＩＣは、そのＩＣ内に或る内部基準電圧が生成されるまで上記の始動抵抗を通じて電源を引出す必要がある。
しかし、都合の悪いことに、この制御ＩＣは、その内部に内部基準電圧が生成された後までも始動抵抗を通じて電流を引出し続ける。この様な状態は、始動抵抗中で消費される電力が、待機動作モード中のビデオ表示装置が消費する電力に加わることになるので、問題となる。
待機動作モード期間に電子装置が消費する電力は、社会的な解決課題として次第に認識される状勢になりつつある。例えば、ヨーロッパ・エネルギー（Ｅｕｒｏｐｅ  Ｅｎｅｒｇｙ）１９９７年９月１７日版に記載された或る論文は、欧州委員会が、待機動作モード中の電子装置が消費するエネルギーの削減を優先課題と考えている旨を報告している。更に、この論文は、上記委員会が最初の努力をテレビジョンとビデオ・カセット・レコーダ（ＶＣＲ）の待機時の消費電力を削減に集中したこと、およびそれらの製造業者から、平均待機時電力消費を３ワット未満まで徐々に低減する旨の自発的な意志表示を引出したこと、を述べている。
従って、ビデオ表示装置やその他の電子装置の消費電力を低減するという最終目標を達成するための一つの寄与として、始動抵抗で消費される電力を低減することは有益である。更に、待機時消費電力が次第に低減されるにつれて、始動抵抗によって消費される電力を低減することが一層有益になって来る。それは、この始動抵抗で消費される電力が、待機動作モード期間に消費される電力中に占める割合が次第に大きくなるからである。
従って、切換モード電源制御器ＩＣの始動抵抗に起因する待機時電力消費を低減するための簡単でコスト的にも有利な方法を提供することが望まれている。
発明の概要
この発明は、切換モード電源制御器回路の始動抵抗に起因する待機動作モード時の電力消費を低減する電源回路に関するものである。通常（ラン）動作モードおよび待機（スタンバイ）動作モードを有するビデオ表示装置用の電源回路は、電源制御器回路と、この電源制御器回路をイネーブル（ｅｎａｂｌｅ：作動化）するために第１端子をこの電源制御器回路に結合した抵抗と、待機動作モードの期間中ビデオ表示装置に対して出力電圧を供給する待機動作モード電源と、を有し、この待機動作モード電源は、上記抵抗の第２端子に結合された２次巻線を有する待機動作変圧器を持っている。
この発明の、上記およびその他の特徴、態様および利点は、添付図面を参照しつつ以下の説明を読むことによって、明らかになろう。なお、上記の各図面中で同一の要素には同様な参照番号を付けて示してある。
請求の範囲と実施例との対応関係を図面で使われている参照符号で示すと次の通りである。
１．通常動作モードと待機動作モードとを有するビデオ表示装置用の電源回路であって、
電源制御器回路（２）と、
前記電源制御器回路（２）の動作をイネーブルするために、第１端子を前記電源制御器回路（２）に結合した抵抗（Ｒ１、Ｒ４、Ｒ６）と、
待機動作モード期間中前記ビデオ表示装置に対して出力電圧（５Ｖ）を供給する待機動作モード電源と、を有し、
前記待機動作モード電源は、前記抵抗（Ｒ１、Ｒ４、Ｒ６）の第２端子に結合された２次巻線（ｎ３）を持った待機動作変圧器（Ｔ１）を有して成る、
ビデオ表示装置用の電源回路。
２．前記２次巻線（ｎ３）が、前記抵抗（Ｒ１、Ｒ４、Ｒ６）に低電圧を供給する、請求項１に記載された電源回路。
３．通常動作モードと待機動作モードとを有するビデオ表示装置用の電源回路で切換モード電源として構成された電源回路であって、
電源制御器回路（２）と、
前記電源制御器回路（２）の動作をイネーブルするために前記電源制御器回路に結合された第１端子を有する抵抗（Ｒ４）と、
前記抵抗（Ｒ４）の第２端子に結合された２次巻線（ｎ３）を有する待機動作変圧器（Ｔ１）と、
前記変圧器を付勢する自走発振器回路（２１）と、を有して成る、
ビデオ表示装置用の電源回路。
４．前記待機動作変圧器（Ｔ１）の前記２次巻線（ｎ３）が、前記抵抗（Ｒ４）の前記第２端子に結合されている、請求項３に記載された電源回路。
５．前記２次巻線（ｎ３）が、前記抵抗（Ｒ４）に対して直流電圧（ＶDC）を供給する、請求項４に記載された電源回路。
６．前記直流電圧（ＶDC）が、整流された主電源電圧（ＶREC）の大きさに追従する、請求項５に記載された電源回路。
７．前記直流電圧（ＶDC）が、前記整流された主電源電圧（ＶREC）対前記直流電圧（ＶDC）の大きさの比が１次巻線（ｎ１）の巻回数対前記２次巻線（ｎ３）の巻回数の比として一定に保たれるように、前記整流された主電源電圧（ＶREC）の前記大きさに追従する、請求項５に記載された電源回路。
８．前記自走発振器回路（２１）が、実質的に一定の周波数で発振する、請求項３に記載された電源回路。
９．前記実質的に一定の周波数が、主電源電圧（ＶREC）に依存して決まる、請求項８に記載された電源回路。
１０．前記自走発振器回路（２１）の出力のデューティサイクルが、実質的に一定である、請求項９に記載された電源回路。
１１．前記待機動作変圧器（Ｔ１）の１次巻線（ｎ１）から２次巻線（ｎ２）へ転送されるエネルギーが、実質的に一定である、請求項１０に記載された電源回路。
１２．前記電源回路が、前記待機動作変圧器（Ｔ１）の前記２次巻線（ｎ２）の短絡状態に対して本質的に保護されている、請求項１１に記載された電源回路。
１３．前記２次巻線（ｎ２）によって供給される電圧が、並列電圧調整装置によって調整され得るものである、請求項１２に記載された電源回路。
１４．前記並列電圧調整装置が、ツェナーダイオードから成る、請求項１３に記載された電源回路。
１５．前記自走発振器回路が、ブロッキング発振器回路（２１）から成る、請求項１３に記載された電源回路。
１６．前記ブロッキング発振器回路（２１）が、
ドレイン電極を前記待機動作変圧器（Ｔ１）の前記１次巻線（ｎ１）に結合したトランジスタ（Ｑ１）と、
第１端子が前記トランジスタのゲート電極に結合され、且つ第２端子が前記２次巻線（ｎ３）に結合された第１のキャパシタ（Ｃ１）と、
アノードが前記トランジスタの前記ゲート電極に結合され、且つカソードが前記ドレイン電極に結合されたダイオード（Ｄ４）と、
前記トランジスタのソース電極に結合された抵抗（Ｒ３）と、
前記抵抗と並列に結合されたキャパシタ（Ｃ２）と、から成る、
請求項１５に記載された電源回路。
【図面の簡単な説明】
図１乃至図３は、この発明を使用した待機動作モード電源の概要を示す図である。
発明の詳細な説明
図１には待機動作モード電源１０が示されている。主電源電圧ＶMAINSが、待機動作変圧器Ｔ１の１次巻線ｎ１から２次巻線ｎ２に結合されている。２次巻線ｎ２の両端間に生じた変換された電圧は、ブリッジ整流器Ｄ１によって整流されて電圧調整器１の入力に与えられる。電圧調整器１は待機動作モード（スタンバイ）電圧例えば＋５Ｖを生成する。
主電源電圧ＶMAINSは、また、ブリッジ整流器Ｄ２によって整流されて、整流電圧ＶRECを主切換モード電源すなわち通常動作用の切換モード電源（図示なし）に供給する。この通常動作用の電源は切換モード電源制御器回路２によって制御される。
待機動作モード期間に通常動作モード電源をターンオフするには、リレーではなく光結合器（オプトカップラ、ｏｐｔｏｃｏｕｐｌｅｒ）３が使用される。待機動作モードでは、光結合器３の発光ダイオードが約２ミリアンペアに等しい電流を導通させる。それで光結合器３中のトランジスタがターンオンし、切換モード電源制御器回路２のピン３を接地電位点または基準電位点に結合して、切換モード電源制御器回路２０をターンオフする。この切換モード電源制御器回路２は、例えば、シーメンス社製のＴＤＡ４６０５電源制御器集積回路より成るものである。
始動抵抗Ｒ１の第１端子は切換モード電源制御器回路２に結合されている。待機動作変圧器Ｔ１は、その２次巻線ｎ３を利用して、ダイオードＤ３を介して上記始動抵抗の他方の端子に或る電圧を供給している。２次巻線ｎ３は、始動抵抗Ｒ１に低電圧を印加することによって、この始動抵抗Ｒ１中で消費される電力を低減する。図１に示された実施例においては、２次巻線ｎ３が始動抵抗Ｒ１に対して＋２０Ｖを印加することにより、待機動作モード期間に始動抵抗Ｒ１が消費する電力を１００ｍＷという低い値にすることができる。
図２においては、待機動作モード電源２０が、待機動作モードおよび通常動作モードの両期間中マイクロ制御器（ｍｉｃｒｏｃｏｎｔｒｏｌｌｅｒ、図示なし）に電力を供給する。自走（フリーランニング）発振器回路２１は、待機動作変圧器Ｔ１の１次巻線ｎ１を含んでおり、この変圧器Ｔ１の２次巻線ｎ３と共働して、待機動作モード時の電力消費を更に低減するために使用される。図２に示されている自走（フリーランニング）発振器はブロッキング発振器回路であって、待機動作変圧器Ｔ１、抵抗Ｒ２およびＲ３、キャパシタＣ１およびＣ２、ダイオードＤ４、およびトランジスタＱ１によって形成されている。このブロッキング発振器２１は通常の形態で動作するものであるから、これ以上の説明はしない。図２にブロッキング発振器回路を示したのは単なる例示であって、他の形式の発振器やこの発明の概念に含まれる他の形のものの使用を排除するものではない。
ブロッキング発振器２１は、主電源電圧に依存して決まるほぼ一定の周波数で動作する。発振のデューティサイクルも大体一定であるから、２次巻線ｎ２に転送されるエネルギーは実質的に一定である。この実質的に一定のエネルギー転送によって２つの結果が得られる。即ち、第１に、待機動作変圧器Ｔ１の２次側に生じる回路短絡状態に対して保護される。第２には、待機動作変圧器Ｔ１の２次巻線から供給される電圧の調整用に並列電圧調整法を使用できる。例えば、図２において、２次巻線ｎ２によって供給される＋５Ｖの出力はツェナーダイオードＶＲ１によって調整することができる。このツェナーダイオードＶＲ１を使用することは単なる例示であって、この発明の概念に従って他形式の並列電圧調整法を応用することを除外するものではない。
図２に示された実施例では、ブロッキング発振器２１の動作周波数は約１００ＫＨｚに等しい。ブロッキング発振器２１は、例えば５０Ｈｚまたは６０Ｈｚという比較的低い周波数を、それよりも高い周波数に変換するのに都合よく使用される。この変換によって、待機動作変圧器Ｔ１のサイズを小さくすることができ、そのために、この待機動作変圧器Ｔ１に起因する待機動作時の電力消費が減少することになる。
２次巻線ｎ３の両端間電圧は、ダイオードＤ５によって整流されて直流（ＤＣ）電圧ＶDCとして、始動抵抗Ｒ４に、および抵抗Ｒ７とＲ８で構成された分圧器に、供給される。図２に示された実施例では、この直流電圧ＶDCは約＋３２Ｖに等しい。この直流電圧ＶDCは、整流された主電源電圧ＶREC対直流電圧ＶDCの大きさの比が、１次巻線ｎ１の巻回数対２次巻線ｎ３の巻回数の比のように一定に保たれるように、整流された主電源電圧ＶRECの大きさに追随する。光結合器３は、上記の直流電圧ＶDCを、通常動作モードの期間中、始動抵抗Ｒ４と、切換モード電源制御器回路２と、に結合する。
待機動作モード電源２０の待機動作変圧器Ｔ１は空隙（エアギャップ）の無いＥＦ１６、Ｎ６７コアを使用して構成することができる。この待機動作変圧器Ｔ１の１次巻線のインダクタンスは約１００ｍＨに等しい。１次巻線ｎ１と２次巻線ｎ２およびｎ３との間の電気的分離には、厚さが０．１ｍｍのＭＹＬＡＲ（マイラー、登録商標）ブランドのポリマー・フィルムを約５層重ねて使用することができる。各巻回数の比は、例えば、ｎ１／ｎ３＝１０、ｎ１／ｎ２＝１２である。
図３では、待機動作モード電源３０は、ＴＯＰｓｗｉｔｃｈ（ＴＯＰスイッチ、登録商標）ＴＰＯ−２１０  ３端子、オフライン、パルス幅変調器スイッチ３１を使用して構成されている。上記スイッチの使用はこの技術分野で通常の知識を有する者にとって周知のことである。
キャパシタＣ３は、ダイオードＤ６とＤ７、抵抗Ｒ５、および２次巻線ｎ３を通して流れる電流によって、電圧ＶDCに充電される。図３の実施例では、この電圧ＶDCは約＋３２Ｖに等しい。この電圧ＶDCは、通常動作モード期間中、光結合器３によって始動抵抗Ｒ６と切換モード電源制御器回路２とに供給される。
待機動作モード電源３０では、待機動作変圧器Ｔ１は、約０．１ｍｍに等しい空隙（エアギャップ）を持つＥＦ１６、Ｎ６７コアを使用して構成することができる。この待機動作変圧器Ｔ１の１次巻線のインダクタンスは、直径が０．１ｍｍのＣｕＬ線を約１６０回２層に巻いた場合、約６ｍＨに等しい。この２層の線間を電気的に分離して寄生キャパシタンスを減少させるために、厚さが０．１ｍｍのＭＹＬＡＲ（マイラー、登録商標）ブランドのポリマー・フィルムを約１層使用している。２次巻線ｎ２には直径が０．３１５ｍｍのＣｕＬ線の１３回巻きを、また２次巻線ｎ３には直径が０．３１５ｍｍの線の１６回巻きを使用することができる。１次巻線ｎ１と２次巻線ｎ２およびｎ３との間の電気的分離には、厚さが０．１ｍｍのＭＹＬＡＲ（マイラー、登録商標）ブランドのポリマー・フィルムを約２層使用することができる。
以上この発明を特定の実施例について説明したが、この発明の主旨を逸脱することなく既述の実施形態を改変できることは、この技術分野の専門家にとって自明であろう。従って、この発明の真の範囲を示すものとしては、明細書の上記説明ではなく、後述する請求の範囲を参照すべきである。
【図１】
0003809499.tif 000002
【図２】
0003809499.tif 000003
【図３】
0003809499.tif 000004