(57)【特許請求の範囲】
【請求項１】
形成すべき半導体装置の回路情報に基づいて与えられた機能単位の配置情報に基づいて機能単位毎にパターンデータが配置された半導体装置の設計データに、プロセス近接効果補正を施して該半導体装置のマスクパターンデータを求め、前記機能単位同士の境界部で前記半導体装置のマスクパターンデータが分割され、該分割されたマスクパターンデータ毎に複数作成された原版を用い、
ウェハ上の所定位置に対応する機能単位のマスクパターンを前記複数の原版から選択し、前記ウェハ上にリソグラフィ手段を用いて順次転写して所望パターンを形成することを特徴とする半導体装置の製造方法。
【請求項２】
リソグラフィ手段によってパターンを転写するためのものであって、形成すべき半導体装置の回路情報から得られる機能単位の配置情報に基づいて配置された半導体装置の設計データに、プロセス近接効果補正を施して該半導体装置のマスクパターンデータを求め、前記機能単位同士の境界部で前記半導体装置のマスクパターンデータが分割され、前記分割された半導体装置のマスクパターンデータの一部が配置されたパターンが形成されてなることを特徴とする原版。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法及び原板に係わり、特に投影露光装置を用いて原板のパターンを被露光基板やフォトマスク上に転写する半導体装置の製造方法、および原板に関する。
【０００２】
【従来の技術】
図１２は従来のロジック製品、特にシステムＬＳＩを設計、製造する際の製造工程を示している。まず顧客からの仕様（１１１）に基づきＨＤＬ(Hardware Discription Language)の一つの形式であるＲＴＬ(Registor Transfer Level)を作成し（１１２）、ＲＴＬを論理合成ツールにて回路図に変換し（１１３，１１４）、自動配置配線ツール（Ｐ＆Ｒ）によって実際のレイアウト図を作成する（１１５，１１６）。
【０００３】
配線層よりも前の工程に対応する層では、スタンダードセル、マクロセル、ＩＰブロックと呼ばれる機能ごとにまとめられた実レイアウトをライブラリ化しておき、自動配置配線ツールの中の自動配置機能によって回路図の機能ごとに対応するセルを自動的に配置していく。また配線層では、自動配置配線ツールの中の自動配線機能によって、下層に対して矛盾が生じないように、回路図に従って自動配線していく。
【０００４】
そして、１チップ分のＬＳＩの実レイアウト図が完成すると、それをデータ変換ソフトによってＰＰＣ(Process Proximity Correction)を行い、さらにマスク描画データに変換する（１１７）。
【０００５】
微細化が加速されパターンサイズが露光装置の限界解像力付近になると、リソグラフィ工程においては光近接効果(OPE:Optical Proximity Effect)によって、ウェハ上のパターンのコーナが丸まる、パターン先端が短くなる等所望パターンに対する忠実性が低下してくる。またマスクプロセス、ウェハプロセスでのエッチング工程においてはマイクロローディング効果により、パターン種によってエッチング後のパターン線幅が変動する。これらの効果を併せてＰＰＥ(Process Proximity Effect)と呼び、その効果によるパターン変形を補正する技術をＰＰＣと呼んでいる。
【０００６】
そしてマスク描画データに従ってマスク描画装置によってマスク描画が実行され、原板が作成される（１１８）。その原板を露光装置でウェハ上に露光して（１１９）、ウェハ上にＬＳＩパターンを形成する（１２０）。
【０００７】
またＬＳＩの微細化が進行していき、デバイスパターンの寸法精度が厳しくなるに従って、原板の寸法精度が厳しくなり原板の倍率を大きくする必要が出てきた。それに伴い、ＬＳＩパターン１チップ分が１枚の原板に納まらなくなり、複数枚の原板で１チップを形成する必要が出てきた。このように複数枚の原板を必要とする場合の従来の半導体装置の製造のフローチャートを図２に示す。図２に示すようにＬＳＩの実レイアウト（２０６）をデータ変換する際に、チップを複数枚の原板に分割するためのチップデータカッティングツールによってデータを分割する（２０７）。図２に示されたＬＳＩ製造の流れは基本的には図１２に示した流れと同じであるが、唯一チップカッティング機能を搭載している点が異なる。図２の場合は製品１のデータを２つに分割する場合を例にとる。また、図１３は図２のフローチャートに沿った従来の半導体装置の製造方法を具体的に説明するための図である。
【０００８】
分割されたパターンデータから原板１３１，１３２を作成する。そして原板１３１，１３２を図１３に示すように順次ウェハ４上に露光して製品１が完成する。１３３で示す斜線部分の領域は原板１３１による露光領域、１３４で示す斜線部分の領域は原板１３２による露光領域を示す。この場合、チップを中央で２分割したため、セルＤとセルＢが中央で分割されてそれぞれＤ’，Ｄ’’とＢ’，Ｂ’’となり、セルＤ、Ｂに含まれるパターンが分割されてしまう。その結果、ウェハ４上でパターンつなぎが発生し、図示のように合わせずれ起因でパターン寸法が変動し、精度劣化の要因となる。１３５はレジストパターン、１３６はパターンつなぎである。
【０００９】
このパターンつなぎの問題はマスク作成用露光装置（フォトリピータ）でも顕著となる。マスク作成用露光装置とは、原板を縮小露光装置によってマスク上に縮小投影する装置であり、その具体的な構成を図１４に示す。図１４の１４１は原板、１４２は投影光学系、１４３はフォトマスクである。投影光学系１４２は１／５の縮小系であり、フォトマスク上でのフィールドサイズは２２ｍｍ角である。ウェハ上にパターン形成する際の露光装置の縮小率は１／４であるため、ウェハ上で５．５ｍｍ角以上のチップを作成する際には、原板を複数枚使用してつなぎ露光を行う必要が生じる。
【００１０】
このつなぎ露光を行う場合のＬＳＩ製造工程を図４に示す。図１２との主な相違は原板からフォトリピータでフォトマスクを作成することであり、他の部分は図１２の場合と同様である。チップカッティングツールは従来は図１３に示した機能と同じである。このフォトマスクを作成する様子を図１５に示す。図１５では製品１のデータを４つに分割する場合を例にとる。分割されたデータから原板１５１〜１５４を作成する。そして、図１５（ａ）から（ｄ）の順番に露光することによってフォトマスク１５５を形成する。この場合、チップを中央で４分割するため、セルＤとセルＢが中央で分割されて、それぞれＤ’，Ｄ’’とＢ’，Ｂ’’となり、セルＤとＢに含まれるパターンが分割されてしまう。その結果、ウェハ上でパターンつなぎが発生し、図示のように合わせずれ起因でパターン寸法が変動し、精度劣化の要因となる。１５６はレジストパターン、１５７はパターンつなぎである。
【００１１】
【発明が解決しようとする課題】
上述したように従来の半導体装置又はフォトマスクの製造方法では、原板を投影露光装置でウェハ上に転写する場合、あるいは原板をフォトリピータでフォトマスク上に転写する場合のいずれにおいても、チップのデータを分割する必要が生じた際、従来の分割方法によると機能単位のスタンダードセル、マクロセル、ＩＰブロック等の配置情報を参照することなく分割を行うため、セル内のパターンが分割されてしまうケースが生じ、分割露光を行うと合わせずれによってパターンつなぎ部で寸法変動が生じてしまう。
【００１２】
本発明は上記課題を解決するためになされたもので、その目的とするところは、パターンつなぎ部における寸法変動を回避する半導体装置の製造方法、および原板を提供することにある。
【００１３】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、形成すべき半導体装置の回路情報に基づいて与えられた機能単位の配置情報に基づいて機能単位毎にパターンデータが配置された半導体装置の設計データに、プロセス近接効果補正を施して該半導体装置のマスクパターンデータを求め、前記機能単位同士の境界部で前記半導体装置のマスクパターンデータが分割され、該分割されたマスクパターンデータ毎に複数作成された原版を用い、ウェハ上の所定位置に対応する機能単位のマスクパターンを前記複数の原版から選択し、前記ウェハ上にリソグラフィ手段を用いて順次転写して所望パターンを形成することを特徴とする。
【００１５】
さらに別の本発明に係る原板は、リソグラフィ手段によってパターンを転写するためのものであって、形成すべき半導体装置の回路情報から得られる機能単位の配置情報に基づいて配置された半導体装置の設計データに、プロセス近接効果補正を施して該半導体装置のマスクパターンデータを求め、前記機能単位同士の境界部で前記半導体装置のマスクパターンデータが分割され、前記分割された半導体装置のマスクパターンデータの一部が配置されたパターンが形成されてなることを特徴とする。
【００２０】
（作用）
本発明では、原板を投影露光装置でウェハ上に転写する場合、あるいは原板をフォトリピータでフォトマスク上に転写する場合いずれにおいても、チップのデータを分割する必要が生じた際、形成すべき半導体装置の回路情報から得られる機能単位の配置情報を参照し、機能単位の境界部で分割してそれぞれのパターンデータごとに複数の原板を作成し、これら原板を用いて選択転写する。これにより、セル内のパターンが分割されてしまうことが無くなり、分割露光の際の合わせずれによってパターンつなぎ部で寸法変動が生じてしまうといった問題を回避することができる。
【００２１】
また、形成すべき半導体装置の回路情報から得られるパターンデータを任意の位置に配置した原板を用い、機能単位の配置情報に基づいてこの機能単位のパターンを選択的に転写することにより、製品の仕様に応じて実レイアウトが異なっていても、同様の機能単位を持つ製品であれば、製品ごとに原板を作成する必要が無くなる。このため原板作成のためのコストが大幅に低減でき、また原板作成期間が不要となるためＬＳＩの製造期間を大幅に短くすることが可能となる。
【００２２】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【００２３】
（第１実施形態）
図１〜図３は本発明の第１実施形態に係る半導体装置の製造方法を説明するための図である。本実施形態はパターンつなぎ部における寸法変動を抑制する実施形態に関する。以下、２枚のマスクでウェハ上に１チップを形成する場合を例にとって説明する。
【００２４】
図１は本発明の対象とする半導体装置の製造方法により製造すべき製品のレイアウトを示す図である。図１に示すように製造すべき製品は１〜３まであり、それぞれが図１（ａ）〜（ｃ）に対応する。製品１〜３は機能単位のブロックであるマクロセルＡ〜Ｄにより構成されており、この複数のセルから構成されるマスクを用いてレイアウト通りにウェハ４上に転写することにより製品１〜３が得られる。なお、本実施形態では図１（ａ）の製品１のみについて製造する場合を示す。
【００２５】
図２は本実施形態に係る半導体装置（ＬＳＩ）の製造方法のフローチャートである。また、図３は本実施形態における半導体装置の製造方法を具体的に示す図である。以下、図２に沿って本実施形態を説明する。
【００２６】
まず、顧客からの設計仕様（２０１）に基づきＨＤＬ(Hardware Discription Language)の一つの形式であるＲＴＬ(Registor Transfer Level)を作成し（２０２）、ＲＴＬを論理合成ツール（２０３）にて論理合成を行い回路図に変換し（２０４）、自動配置配線ツール（Ｐ＆Ｒ）（２０５）によって実際のレイアウト図を作成する（２０６）。ＲＴＬ作成の際には、回路の機能ブロックであるＩＰ（Intellectual Property）部品も利用する。
【００２７】
配線層よりも前の工程に対応する層では、スタンダードセル、マクロセル、ＩＰブロック等と呼ばれる機能ごとにまとめられた実レイアウトをライブラリ化しておき、自動配置配線ツールの中の自動配置機能によって回路図の機能ごとに対応するセルを自動的に配置していく。また配線層では、自動配置配線ツールの中の自動配線機能によって、下層に対して矛盾が生じないように、回路図に従って自動配線していく。
【００２８】
そして、１チップ分のＬＳＩの実レイアウト図が完成すると、その実レイアウト図をデータ変換ソフトによってＰＰＣ(Process Proximity Correction)補正を行う。ＰＰＣは、パターン忠実性を低下させるＰＰＥ(Process Proximity Effect)によるパターン変形を補正する工程であり、このＰＰＣを施すことにより、光近接効果、マイクロローディング効果によるウェハ上でのパターンのコーナの丸まり、パターン先端の短縮、エッチング後のパターン線幅の変動を補正することができる。
【００２９】
次いで、ＰＰＣ補正を行った描画データについてチップカッティングを行う。このチップカッティングの様子を図３に示す。図３（ａ）はマスク３１について、（ｂ）はマスク３２についての露光手順を示す。図３において、図１に示した製品１のうち、各セルの境界線を境にしてマスク３１とマスク３２にチップを振り分ける（２０７）。マスク３１は１つのセルＡ，Ｂと、２つのセルＣからなり、このマスク３１に含まれるセルＡ〜Ｃは製品１におけるセルの形状そのままである。また、マスク３２は１つのセルＡ，Ｄからなり、これらセルＡ，Ｄは製品１におけるセルの形状そのままである。従って、分断されるセルはなく、パターンが分割されることがない。
【００３０】
このように振り分けられたパターンを持つマスク３１とマスク３２を作成し（２０８）、作成されたマスク３１とマスク３２に基づいて、露光装置を用いて順次ウェハ４上に露光し（２０９）、ウェハ４上にＬＳＩパターンを形成する（２１０）。
【００３１】
このように、セルＢ，Ｄが分断されないようにセル境界に沿ってチップを分割し、分割されたマスクによりパターン転写を行うことにより、チップ中央で分割することにより分断されたセルでパターン転写した場合に生ずるパターンつなぎが発生することなく、合わせずれ等による寸法変動が生じない。
【００３２】
（第２実施形態）
図４及び図５は本発明の第２実施形態に係るフォトマスクの製造方法を説明するための図である。本実施形態は第１実施形態の半導体装置の製造方法の変形例に関し、転写すべき対象をウェハからマスクブランクスに変えた実施形態である。以下の実施形態では第１実施形態と重複する部分についての詳細な説明を省略する。
【００３３】
本実施形態のフォトマスクの製造方法のフローチャートを図４に示す。図４から分かるように、設計仕様作成から原板作成までの工程（４０１〜４０８）は図２に示す第１実施形態と同じであり、フォトリピータによるフォトマスク５５の作成を行う（４０９）点が異なる。作成されたフォトマスク５５により露光、ウェハプロセス（４１０，４１１）を行う。
【００３４】
すなわち、第１実施形態では分割された原板３１と原板３２を用いてパターン露光を行ってウェハ上にＬＳＩパターンを形成する場合を示したが、本実施形態では、分割された原板を用いてフォトマスクを作成し、このフォトマスクによりＬＳＩパターンを形成する。
【００３５】
具体的なフォトマスク作成プロセスを図５に示す。図５（ａ）〜（ｄ）の左図は、原板５１〜５４のパターンを示しており、右図は図５（ａ）から（ｄ）の順にフォトマスク５５が作成されていく様子を示している。図５（ａ）に示すように原板５１によりセルＡをフォトマスク５５にパターニングし、次いで図５（ｂ）のように原板５２によりセルＤをフォトマスク５５にセルＡに並べてパターニングする。同様にして、図５（ｃ），（ｄ）に示すように原板５３，５４を用いてセルＡ〜Ｂをフォトマスク５５にパターニングすることにより、製品１のレイアウト通りにフォトマスク５５に形成される。
【００３６】
このように、セル境界に沿って４つにチップを分割し、セルＡが配置された原板５１、セルＤが配置された原板５２、セルＣが２つ配置された原板５３、セルＡとセルＢが配置された原板５４を作成し、４枚の原板１〜４を順次露光し、製品１のレイアウト通りのパターンを持つフォトマスク５５が作成できる。
【００３７】
以上の工程によりフォトマスク５５を作成し、そのフォトマスク５５によりパターン転写を行うため、パターンが分断されることが無く、ウェハ上でのパターンつなぎを確実に回避することができる。
【００３８】
なお、上記第１，２実施形態では機能単位の境界線に沿ってパターンを分割したが、分割により複数のセルを持つ原板を作成する場合でも、１つのセルに分割して原板を作成する場合でも構わない。また、フォトマスクによりＬＳＩパターンを形成する場合を示したが、さらにフォトマスクからフォトマスクへコピーすることもできる。
【００３９】
（第３実施形態）
図６〜図９は本発明の第３実施形態に係る半導体装置の製造方法を説明するための図である。本実施形態はマスク作成期間を短縮するための実施形態である。図６は本実施形態における半導体装置（ＬＳＩ）製造のフローチャートを示す図である。図６から分かるように、設計仕様を作成する工程からＰ＆Ｒを行うまでの工程（５０１〜５０６）は図２に示す第１実施形態と同様である。本実施形態では第１実施形態と異なり、ＬＳＩの回路図を自動配置ソフトにて実レイアウトにして、そのレイアウト通りに原板にするのではなく、セルライブラリをそのまま原板にする。セルライブラリとは、製品を構成する全ての種類の機能単位のセルブロックを含むもので、セルの配置情報は持たない。
【００４０】
ウェハ露光装置にはセル配置情報が入力される。セル配置情報は、どの位置にどのセルを露光すればよいかを露光装置に知らせる。露光装置は入力されたセル配置情報に従って原板上に描かれたセルライブラリから必要なセルを選択し、他のセルにはブラインドをかけて露光する。これにより、適切な位置に適切なセルが露光される。図７〜図９に従ってさらに詳細に説明する。
【００４１】
図７〜図９はそれぞれ製品１〜３を製造する際の露光手順を示す図である。原板７１上には複数の種類の異なるセルが一定間隔をあけて配置されている。まず、図７に従って製品１を製造する手順を説明する。
【００４２】
自動配置配線ツールの中の自動配置機能によって得られるセル配置情報に基づいて、ウェハ露光装置はまずセルＡを露光する。セルＡ以外のセルＢ〜Ｄは露光装置のブラインド機能によってマスキングされ、ウェハ４上には露光されない。セルＡは１チップ中左上と右下の２カ所に使用されているので、ウェハステージを駆動させて１チップ中２カ所を露光する。次いでセルＢを選択し、他のセルＡ，Ｃ，Ｄに対してブラインドをかけて露光する。次いでセルＣを露光する。セルＣも１チップ中２カ所に使用されているのでウェハステージを駆動させて１チップ中２カ所を露光する。最後にセルＤを選択し、他のセルに対してブラインドをかけて露光する。このような手法により全てのセルのパターン転写が行われ、製品１が完成する。
【００４３】
次に、図８に沿って製品２を製造する手順を説明する。使用する原板７１は製品１を製造する際に使用した原板と同じである。自動配置配線ツールの中の自動配置機能によって得られるセル配置情報に基づいてウェハ露光装置はまずセルＡを露光する。セルＡ以外のセルは露光装置のブラインド機能によってマスキングされ、ウェハ４上には露光されない。セルＡは１チップ中３カ所に使用されていたのでウェハステージを駆動させて１チップ中３カ所を露光する。次いでセルＣを選択し、他のセルに対してブラインドをかけて露光する。セルＣは１チップ中６カ所に使用されていたのでウェハステージを駆動させて１チップ中６カ所を露光する。このような手法により全てのセルのパターン転写が行われ、製品２が完成する。
【００４４】
次に図９に沿って製品３を製造する場合を説明する。使用する原板７１は製品１，２を製造する際に使用した原板と同じである。自動配置配線ツールの中の自動配置機能によって得られるセル配置情報に基づいて、ウェハ露光装置はまずセルＡを露光する。セルＡ以外のセルＢ〜Ｄは露光装置のブラインド機能によってマスキングされ、ウェハ４上には露光されない。セルＡは１チップ中２カ所に使用されていたので、ウェハステージを駆動させて１チップ中２カ所を露光する。次いでセルＢを選択し、他のセルＡ，Ｃ，Ｄに対してブラインドをかけて露光する。セルＣも１チップ中２カ所に使用されていたので、ウェハステージを駆動させて１チップ中２カ所を露光する。このような手法により製品３を製造する。
【００４５】
いずれの製品を製造する際にも最初の露光時にアライメントを行い、２回目の露光に際しては、マスク上のセルの座標に対応する分だけウェハステージをずらして露光する。
【００４６】
以上に示した露光方法をとることにより、セルライブラリをそのまま転写して作成された１つの原板で複数の製品が製造可能となるため、製品ごとに原板を作成する必要が無く、大幅なコスト削減、工程時間削減が可能となる。
【００４７】
なお、本実施形態ではセルライブラリをそのまま転写したマスクを１枚のみ使用する場合を示したが、本発明を限定するものではなく、複数枚の原板を使用してもよい。例えばセルが本実施形態よりも多数あり、一枚のマスクに収まりきらない場合には、セルライブラリの一部のセルを１枚目の原板に、それ以外のセルを２枚目、あるいは３枚目の原板に分けて作成することもできる。
【００４８】
また原板に配置するセルはプリミティブセルでもマクロセルでもエアブロックでもよい。またカスタムＬＳＩにおける入出力部のパターンはどの製品でも同じなので、これらのパターンが入ったマスクを別途用意しておいてもよい。
【００４９】
（第４実施形態）
図１０及び図１１は本発明の第４実施形態に係る半導体装置の製造方法を説明するための図である。図１０は本実施形態に係る半導体装置（ＬＳＩ）の製造のフローチャートである。本実施形態は第３実施形態の変形例に関するもので、転写すべき対象をウェハからフォトマスクに変えた実施形態である。
【００５０】
設計仕様を作成し、配置情報を作成するまでの工程（９０１〜９０６）は図５に示す第３実施形態と同様である。本実施形態では第２実施形態と異なり、ＬＳＩの回路図を自動配置ソフトにて実レイアウトにして、そのデータをマスクにするのではなく、セルライブラリを原板にする（９１０〜９１２）。マスク作成用露光装置（フォトリピータ）には、自動配置配線ツールの中の自動配置機能からセル配置情報が入力される。セル配置情報は、どの位置にどのセルを露光すればよいかをマスク作成用露光装置（フォトリピータ）に知らせる。マスク作成用露光装置（フォトリピータ）はそのセル配置情報に従って原板上に描かれたスタンダードセル、マクロセル、ＩＰブロックライブラリから必要なセルを選択して他のセルにはブラインドをかけて露光する。これにより適切な位置に適切なセルが露光される。図１１に従ってさらに詳細な説明を以下行う。
【００５１】
原板１１１上には複数のセルが一定間隔をあけてセルライブラリそのままに配置されている。自動配置配線ツールによって得られるセル配置情報に基づいてマスク作成用露光装置（フォトリピータ）はまずセルＡを露光する。セルＡ以外のセルは露光装置のブラインド機能によってマスキングされ、フォトマスク１１２上には露光されない。セルＡは製品３の１チップ中２カ所に使用されているので、マスクステージを駆動させて１チップ中２カ所を露光する。次いでセルＢを選択して他のセルに対してブラインドをかけて露光する。セルＢも１チップ中２カ所に使用されているので、マスクステージを駆動させて１チップ中２カ所を露光する。次いでセルＣを選択して、他のセルに対してブラインドをかけて露光する。セルＣは１チップ中４カ所に使用されているので、マスクステージを駆動させて１チップ中４カ所を露光する。このような手法により製品３のレイアウト通りのマスクを製造する。同様の手順を踏むことにより、製品１，２用のマスクを製造する。
【００５２】
このような露光方法をとることにより、１つの原板１１１で複数の製品用フォトマスクが製造可能となる。本実施形態では製品ごとにフォトマスクを作成する必要があるが、それに対応する原板の枚数を大幅に縮小することが可能となり、従来に比較して大幅なコスト削減、工程時間削減が達成できる。
【００５３】
なお、本実施形態では原板１枚を使用する例を示したが、本発明を限定するものではなく、複数枚の原板を使用してもよい。また原板に入れるセルはプリミティブセルでもマクロセルでもＩＰブロックでもよい。またカスタムＬＳＩにおける入出力部のパターンやアライメントマーク等のマーク類はどの製品でも同じなので、これらのパターンが入ったマスクを別途１枚用意しておいてもよい。
【００５４】
【発明の効果】
以上詳述したように本発明によれば、形成すべき半導体装置の回路情報から得られる機能単位の配置情報を参照し、機能単位の境界部で分割してそれぞれのパターンデータごとに複数の原板を作成し、これら原板を用いて選択転写する。これにより、セル内のパターンが分割されてしまうことが無くなり、分割露光の際の合わせずれによってパターンつなぎ部にて寸法変動が生じてしまうといった問題を回避することができる。
【図面の簡単な説明】
【図１】本発明の対象とする半導体装置の製造方法により製造する製品のレイアウトを示す図。
【図２】本発明の第１実施形態に係る半導体装置の製造方法のフローチャート。
【図３】同実施形態に係る半導体装置の製造方法を説明するための図。
【図４】本発明の第２実施形態に係る半導体装置の製造方法のフローチャート。
【図５】同実施形態に係るフォトマスクの製造方法を説明するための図。
【図６】本発明の第３実施形態に係る半導体装置の製造方法のフローチャート。
【図７】同実施形態における半導体装置の製造方法を説明するための図。
【図８】同実施形態における半導体装置の製造方法を説明するための図。
【図９】同実施形態における半導体装置の製造方法を説明するための図。
【図１０】本発明の第４実施形態に係る半導体装置の製造方法のフローチャート。
【図１１】同実施形態における半導体装置の製造方法を説明するための図。
【図１２】従来のカスタムＬＳＩの製造方法のフローチャート。
【図１３】従来のカスタムＬＳＩの製造方法を説明するための図。
【図１４】従来のマスク作成用露光装置（フォトリピータ）の概略構成を示す図。
【図１５】従来のマスク作成用露光装置（フォトリピータ）によるカスタムＬＳＩ用マスクの製造方法を示す図。
【符号の説明】
Ａ〜Ｄ…スタンダードセル
１〜３…製品
４…ウェハ
３１，３２，５１〜５４，７１，１１１…原板
５５，１１２…フォトマスク
【図１】
0003751762.tif 000002
【図２】
0003751762.tif 000003
【図３】
0003751762.tif 000004
【図４】
0003751762.tif 000005
【図５】
0003751762.tif 000006
【図６】
0003751762.tif 000007
【図７】
0003751762.tif 000008
【図８】
0003751762.tif 000009
【図９】
0003751762.tif 000010
【図１０】
0003751762.tif 000011
【図１１】
0003751762.tif 000012
【図１２】
0003751762.tif 000013
【図１３】
0003751762.tif 000014
【図１４】
0003751762.tif 000015
【図１５】
0003751762.tif 000016