(57)【特許請求の範囲】
【請求項１】
ルミナンス及びクロミナンス画素データを含むデジタル映像データストリームの前処理装置であって、
前記デジタル映像データストリームを圧縮及び符号化のため前処理する複数の前処理ユニットを有し、
前記複数の前処理ユニットは、水平フィルタユニットと、垂直フィルタユニットと、少なくとも１つの間引きユニットとを有し、
前記水平フィルタユニットは、当該前処理装置の入力側に設けられ、
前記垂直フィルタユニットは、当該前処理装置の出力側に設けられ、
前記複数の前処理ユニットに対し入出力されるデータを格納するためのすべてのリード／ライトメモリは、単一の外部メモリブロックに含まれ、
前記単一の外部メモリブロックは、前記複数の前処理ユニットの各前処理ユニットと共通のデータバス及び前記前処理ユニットに関するキャッシュメモリを介し接続され、
前記単一の外部メモリブロックには、前記少なくとも１つの間引きユニットにより間引きされた映像データが供給される、
ことを特徴とする前処理装置。
【請求項２】
請求項１記載の前処理装置であって、さらに、
前記デジタル映像データストリームを受信するための入力と前記水平フィルタユニットに接続される出力とを有し、前記映像データをフォーマット化し、新しい同期信号を生成するため前記デジタル映像データストリームに存在する既存の同期信号を検出するインタフェースブロックを有することを特徴とする前処理装置。
【請求項３】
請求項１記載の前処理装置であって、
前記複数の前処理ユニットはさらに、前記水平フィルタユニットの出力に接続された映像ノイズ低減フィルタユニットを有し、
残りのルミナンス画素データのみが、前記映像ノイズ低減フィルタユニットに転送される、
ことを特徴とする前処理装置。
【請求項４】
請求項１記載の前処理装置であって、
前記複数の前処理ユニットはさらに、冗長フィールドの判別のためのフィールドフィルタユニットを有することを特徴とする前処理装置。
【請求項５】
請求項１記載の前処理装置であって、
前記垂直フィルタユニットは、前記ルミナンス及びクロミナンス画素データが、前記水平フィルタユニット、ノイズ低減フィルタユニット及びフィールドフィルタユニットにおいてフィルタリングされた後、前記単一の外部メモリブロックからマクロブロック走査順にルミナンス及びクロミナンス画素データを読み出すことを特徴とする前処理装置。
【請求項６】
請求項１記載の前処理装置であって、
映像データを含む少なくとも２つの出力データストリームは、前記垂直フィルタユニットにより生成され、
前記映像データは、互いに対して複数のフィールド分だけ遅延される、
ことを特徴とする前処理装置。
【請求項７】
請求項６記載の前処理装置であって、
前記出力データストリームの一方は、後続する粗い動き推定のため与えられ、他方は、後続する細かい動き推定及び最終的なデータ圧縮のため与えられることを特徴とする前処理装置。
【請求項８】
請求項７記載の前処理装置であって、
前記粗い動き推定によるタイムラグは、前記単一の外部メモリブロックからの対応するデータの前の読み出しにより補償されることを特徴とする前処理装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はディジタルビデオデータストリームの前処理装置に関する。この装置において、データ圧縮及び符号化は、特に、ＭＰＥＧ−２のビデオ規格（ＩＳＯ／ＩＥＣ  １３８１８−２）に従って行われる。
【０００２】
【従来の技術】
ＩＳＯ／ＩＥＣは、標準解像度及び高品位のビデオ信号と、所謂ＭＰＥＧ−２規格の画像のためのビデオ圧縮方法の標準化を行った。
ＭＰＥＧ−２規格は、イントラ（Ｉ）と、予測化（Ｐ）と、双方向予測化又は補間化（Ｂ）フレーム又はフィールドからなる３個の異なる画像符号化タイプを有する。更に、Ｐ及びＢのフレーム又はフィールドにおいて、動き予測が良い結果を与えないならば、マクロブロックはイントラフレーム（フレーム内）又はイントラフィールド（フィールド内）で夫々符号化される。判定は実装により決められるべき基準と共に符号器で行われる必要がある。更に、ＭＰＥＧ−２方式は、ラインの分類を必要とするフレーム又はフィールドに基づくＤＣＴ（離散余弦変換）を考慮し、別の判定を符号器により行う必要がある。
【０００３】
ディジタルビデオ放送の応用において、多量の復号器が通常必要とされるが、少数の復号器だけがサービスを提供するため利用される。約１５０の同時の番組用のＭＰＥＧ−２方式復号器が全国的な放送サービスを提供する典型的な構造が、米国のＤｉｒｅｃＴｖ衛星サービスにより与えられる。この構造は、非常に低価格の復号器を必要とし、一方、符号器は、多数の網羅的な回路を含み、価格が高くなる場合がある。ＭＰＥＧ−２方式のビデオ符号化及び復号化は、非対称的な方法で実装される。符号器は高度の複雑な回路構成を含み、一方、復号器は、有効なビットストリームを復号化するため絶対的に要求される機能性の範囲だけを含む必要がある。
【０００４】
上記の目的のため、ＭＰＥＧは、ビットストリームのシンタックス及び意味と、所謂システムターゲット復号器とを定義する。符号器の実装は規格により定められない。これにより、画質に関する要求の少ない応用のためかなり単純な符号器の構築すると共に、高品質の要求に対し非常に複雑な符号器を構築することが可能になる。
【０００５】
ビデオ放送及び娯楽応用に対し、画質の基準レベルは既存のビデオ規格により設定される。ライブイベントの放送のため、符号器の実時間動作が絶対必要である。全ての異なるディジタルビデオ応用及び夫々の要求を巧く取り扱うため、所謂ＭＰＥＧ委員会（ＩＳＯ／ＩＥＣの作業部会１１）は、プロファイル及びレベル(Profiles and Levels) の集合を定義した。プロファイルは、ＭＰＥＧ−２に属する符号化ツールのある部分集合を定める。特定の符号化方法及び応用には異なるツールが使用される。レベルは、膨大なパラメータの範囲をビデオ放送又はネットワークを介したビデオ伝送のような一般的な応用に使用されるパラメータの数に制限する。
【０００６】
ビデオ放送サービス用の標準解像度ビデオは、ＩＴＵ−Ｒの勧告６０１の詳細又はその部分集合に関係し、ＭＰＥＧ−２のメインレベルのメインプロファイル
【外１】
0003737586.tif 000002
により取り扱われる。高品位ビデオはＭＰＥＧ−２のハイレベル
【外２】
0003737586.tif 000003
に定義されたパラメータの集合により取り扱われる。
メインプロファイルは、所謂４：２：０フォーマットのビデオの圧縮方法からなり、高い圧縮比のため必要とされる多数の動き補償及び符号化モードを定義する。メインプロファイルの動き補償は、フレーム及びフィールドベースの前方及び後方予測に基づき、デュアルプライム（高性能予測）技術のようなインタレース方式ビデオ信号を特に目標とした改良を含む。符号化のため、メインプロファイルは、フレーム及びフィールドベースの離散余弦変換と、線形及び非線形の量子化と、標準及び交互のジクザグの走査等を行う。
【０００７】
ディジタルビデオ放送サービスは、低い方の１Ｍｂｉｔ／ｓから最大の約１０Ｍｂｉｔ／ｓまでの範囲内にあるビットレートに基づく。ＩＴＵ−Ｒ勧告６０１に従ってディジタル化されたビデオ信号の生のデータレートは、帰線期間、クロック及び同期を含まない場合に、約１６６Ｍｂｉｔ／ｓである。従来のＮＴＳＣ方式及びＰＡＬ方式のビデオ規格に類似した画質を提供する典型的な４Ｍｂｉｔ／ｓのビットレートの場合に、４０の範囲の圧縮率が必要とされる。
【０００８】
この範囲内の圧縮率は、フィルム材から得られるビデオ信号の場合に、そのノンインタレース方式の特質と２４Ｈｚの低い時間的繰り返しレートとに起因して、かなり容易に実現される。より多くの過酷な要求が、特に、高速かつランダムな動きを伴うシーケンス中に、ビデオカメラから発生した実際のビデオ信号から得られる。高圧縮レートのかかる画像の適切な再構成のため、全ての動き予測と、ＭＰＥＧ−２のメインプロファイルにより与えられる符号化の選択肢は不可欠である。
【０００９】
【発明が解決しようとする課題】
特に、上記の規格は、圧縮のためどのようなビデオ信号を準備すべきであるかについては全く指定しない。殆どの場合に、圧縮の前に画素数を削減することが望ましい。画素デシメーション（間引き）処理は、水平及び垂直方向の画素ディメンジョンに適用されるが、何れにしても、適当な先行フィルタリングを必要とする。同じことが、所謂４：２：２のＹＣb Ｃr フォーマットから４：２：０の定義への変換に適用される。更に、ノイズ性の挙動を伴う画像は、そのノイズ成分のランダム特性のため、圧縮にはあまり適さないことは周知の事実である。符号化の前に多様なノイズ除去技術、例えば、フィールド及びフレーム反復平均化法が適用される。更に、３：２のプルダウンのため、ビデオ信号に２回現れるフィールドを符号化する必要はない。前処理段において、冗長なフィールドの検出及び除去は有用であり、他の前処理法と共に実装される。同じことは、符号化の前に除去され、圧縮自体のためにより多くの処理時間を与えるビデオ信号の水平及び垂直帰線消去期間にも言える。
【００１０】
本発明の一つの目的は、圧縮及び符号化の前にＶＬＳＩ回路を用いてディジタルビデオ信号を前処理し得る前処理装置を構築することである。
【００１１】
【課題を解決するための手段】
本発明の目的は、本出願の特許請求の範囲第１項に記載された特徴により実現される。
全メモリ要求が１個のメモリブロックだけにより解決される本発明の特徴によれば、標準的なメモリデバイスを実装することが可能である。
【００１２】
請求項２に記載された手段のため、垂直方向フィルタユニット内の多数のラインメモリを節約することが可能である。垂直方向フィルタ処理に必要とされる全ラインメモリは、隣接するラインからの適当なデータをマクロブロックサイズ順にメモリから読み出すことにより実現される。
上記装置の入力のフィルタ及び間引き経路は、占有されるメモリ空間の量が最小限に抑えられる点で有利である。
【００１３】
請求項７に記載された特徴によれば、キャッシュメモリは、適当なタイムスロットに単一のメモリブロックの間で多数のデータ転送の提供を可能にする。特に、キャッシュメモリは、前のライン、フィールド及びフレームのような異なる時点に属するビデオデータへの柔軟性のあるアクセスを提供する。
前処理装置の機能は、符号化のためのデータを整列させると共に、適当な時にビデオ画像データを一連の回路に転送することであり、即ち、フィールドからフレームへの再整列、ラインからブロックへの再整列、双方向予測のためのフレーム再整列、外部記憶装置を用いるビデオ画像データの遅延が含まれる。前処理機能は、標準解像度ビデオだけでなく、高解像度画像の符号化を可能にさせるため、種々の画像サイズの画像データを受け、処理する。前処理機能は、更に、画像分析の役割、即ち、インタレース方式画像の検出、動画タイプの画像の検出、３：２のプルダウンによる冗長なフィールドの検出を行う。前処理機能によれば、入力ビデオデータ内の同期制御語を検出し、画像及びマクロブロックの開始の通知を外部コントローラ及び他の回路アーキテクチャに通知することにより、完全な符号器の同期が得られる。更に、前処理機能は、入力ビデオデータ内のユーザ及び補助データの抽出と、そのデータの外部コントローラへの伝送を行う。
【００１４】
【発明の実施の形態】
以下、添付図面を参照して、本発明の好ましい実施例の説明を行う。
本発明はビデオデータ信号の前処理を取り扱う。図１に示されるように、前処理装置は、動き評価段及びビットストリーム符号化段と共に動作する。このアーキテクチャにおいて、ＭＰＥＧ−２方式符号化に要求される処理機能は、３個の主要な集積回路又は段に構造化される。前処理段２０１は、データ圧縮に必要とされる全ての入力及び前処理の機能を含む。動き評価段２０３は、全ての動き評価及び動き予測機能を含み、ビットストリーム符号化段２０７は、ＭＰＥＧ−２方式符号化のための全てのビットストリーム発生機能を含むが、動き予測を含まない。
【００１５】
上記の主要な各処理段は、外部メモリ２０２，２０４及び２０８へのインタフェースと共に、符号器の全てのプログラム可能な選択肢を提供するコントローラ２０９へのインタフェースを有する。段２０１、２０３及び２０７には、配線された機能が、夫々のソフトウェアを用いて動作するマイクロコントローラ又はマイクロコンピュータコアのようなプログラム可能な回路と共に含まれる。
【００１６】
関連した欧州特許出願第ＥＰ９５  １１９  ２０７号明細書に記載された出願人の他の発明の一面である機能分割に起因して、全ての段には、現状のＶＬＳＩ技術、即ち、０．８μの２層ＨＣＭＯＳ４形技術によって単一の集積回路上に実装され得るような数の処理素子しか含まれないので、各段２０１、２０３及び２０７は、１個のＶＬＳＩチップ上に実現される。
【００１７】
メモリ２０２、２０４及び２０８は、４ＭビットのＤＲＡＭ、ＳＤＲＡＭ又は他の実現可能なメモリのような標準的なメモリ装置により構成される。
本発明の重要な部分は、前処理段２０１の入力に、ＩＴＵ−Ｒ勧告６０１に関係したＹＣb Ｃr フォーマットの標準ディジタルビデオ信号ＤＶＳが、例えば、１３．５ＭＨｚのクロックを含む標準ビデオ同期信号ＳＣＬＫと共に使用され、一方、出願人の関連した欧州特許出願第ＥＰ  ９５  １１９  ２０７号明細書に説明されるように、段２０１と段２０３の間のインタフェースと、段２０３と段２０７の間のインタフェースが特定の定義と関係する。段２０７の符号器出力インタフェースは、ＩＳＯ  １３８１８に定義されたパケット化基本ビットストリーム（ＰＥＳ）のような圧縮されたＭＰＥＧ−２方式ビットストリームを、適当な同期信号と共に出力ＣＶＢＳに供給する。このビットストリームはデータ要求入力ＤＲＥＱを用いて読み出される。
【００１８】
前処理段２０１は、第１のバスＧを介して動き評価段２０３に接続され、第２のバスＨを介して、符号化の複雑さの先行分析処理の目的のためのビットストリーム符号化段２０７に接続される。先行分析処理は、インター又はイントラと、フィールド又はフレームの決定のような関連する符号化パラメータを調整することにより各マクロブロック内に付加的な種類のレート制御を行う。段２０１、２０３及び２０７のコントローラ２０９へのインタフェースは、双方向の第３のバスＪを介して接続され、モトローラ社又はテキサスインスツルメンツ社製の回路、例えば、ＴＭＳ３２０Ｃ３０のような標準的なコントローラデバイスに関係するような標準的なデータ、アドレス及び同期の定義を使用する。コントローラ２０９は、更に、バスＳＹＳＳＶを介してシステム全体の制御又はユーザインタフェースコンピュータへのインタフェースを有し、そこから符号器セットアップのためのパラメータ、モード選択等を受ける。バスＳＹＳＳＶを介して、エラーコードのような符号器状態情報が通知される。
【００１９】
特に、段２０１は、図１のブロック１０１の内容である全ての前処理及びデータ再整列機能を含む。上記機能は、水平方向及び垂直方向のフィルタリング処理と、元の画像フォーマットから符号化フォーマットへの変換のためのデシメーション処理、例えば、動作的な１ライン当たり７２０画素から５４４画素への間引き処理とを含む。一例として、所謂４：２：２のＹＣb Ｃr 構造からの変換、４：２：０の符号化フォーマットを得るためのクロミナンス信号の適当なフィルタリング処理及び間引き処理は、段２０１の処理機能の一部分である。段２０１の他の重要な仕事は、水平及び垂直帰線消去期間の除去と、フィールド及びラインの順次走査からＭＰＥＧ−２方式符号化に有用な適当なマクロブロックに関連した走査順序へのビデオデータの再整列である。段２０１は、ルミナンス及びＹＣb Ｃr データのような異なるタイプのマクロブロックデータに、符号器全体の次の処理ブロックのための適当な同期的な挙動を与える。ノイズ除去と、動画像シーケンスの場合の冗長なフィールドの検出のような他の処理オプションは、段２０１の機能の一部をなす。ビデオ符号化アーキテクチャにおけるこの処理段は、そのＳＣＬＫ入力で同期信号を検出し、夫々のマクロブロック出力信号及び符号器回路の残りの部分のための同期信号を発生する役割がある。
【００２０】
動き評価段２０３は、ＭＰＥＧ−２方式の符号化に必要とされる全ての動き評価処理を含み、更に、好ましくは、出願人の他の関連した欧州特許出願第ＥＰ  ９５  ４０２  ７８７号明細書に記載されたような動き予測機能を含む。段２０７は、特に、ＤＣＴと、逆ＤＣＴと、量子化と、逆量子化と、ランラングス及び可変長符号化機能と、ヘッダ編集と、パケット化とを含む。この特定の機能分割は、適当であり、かつ、有利である。上記の段２０７は、出願人の更なる欧州特許出願第ＥＰ  ９５  ４０２  ７８６号明細書に記載される。
【００２１】
並列インタフェースは、２７ＭＨｚのクロックを使用し、一方、一般的な処理クロックレートは、例えば、５４ＭＨｚである。ＭＰＥＧ１方式を考える限り、基本符号化機能は、エス  ジー  エス  トムソンのＳＴｉ３２３０チップ上の回路等を用いて実行される。動き評価及び動き評価コントローラのような回路は、エス  ジー  エス  トムソンのＳＴｉ３２２０及びＳＴｉ３２２３チップにより周知である。ＤＣＴ及び逆ＤＣＴは、エス  ジー  エス  トムソンのＩＭＳＡ１２１、ＳＴＶ３２０８、ＳＴＶ３２００等の回路を用いて実現される。
【００２２】
図２には、本発明の他の実施例がより詳細に示される。参照番号は図１に使用された参照番号と同じである。図１と同じ参照番号は、図１に関し説明された部品と同じ部品を表わす。従って、同じ部品についての説明は行わない。段２０３は、他の方法で実現される。段２０３の機能は、粗い動き評価段２２０と、細かい動き評価段２３０とに分割される。この階層的な動き評価はより精巧な動き評価技術に関係し、動きベクトル探索処理を実装するためより高い処理能力が必要とされる。段２２０及び２３０は、ルミナンスだけに作用するが、更に、クロミナンスデータに作用してもよい。段２３０は、好ましくは、半画素(1/2-pel) の精度を有するベクトルを計算する。
【００２３】
段２２０と段２３０の両方は、バスにより接続され、夫々、標準的なメモリ２２１及び２３１への専用インタフェースを有する。コントローラ２０９は、双方向バスＪを介して段２２０及び段２３０に接続される。
このアーキテクチャにおいて、粗い動き評価段２２０は、バスＨを介して前処理段２０１から入力信号を受ける。同じバスは、符号化の複雑さの先行分析処理の目的のためのビットストリーム符号化段２０７に接続される。前処理段２０１は、バスＧ上の別の信号を細かい動き評価段２３０に直接的に供給する。好ましくは、バスＨはクロミナンスデータを転送しないが、バスＧはクロミナンスデータを転送する。
【００２４】
バスＧ及びＨ上で、ビデオ画像データが、特定の同期信号と共に、ＭＰＥＧ−２方式マクロブロック構造に関係した特定の順序で伝えられる方が有利である。バスＧ上のＹＣb Ｃr データは、バスＨ上の対応するデータに対し１フレームだけ遅延される。
粗い動き評価段２２０と細かい動き評価段２３０を接続するバス上で、粗い動き評価段２２０において計算されたような初期動きベクトルからのデータは、最終的な動きベクトルを計算する細かい動き評価段２３０に伝えられる。
【００２５】
バスＪは標準的なコントローラインタフェース信号を伝える。
バスＺ１上で、マクロブロックデータが段２３０から段２０７に伝えられる。これは、バスＧ上で伝えられたようなデータに対応するが、段２３０の前処理時間に従って遅延される。
バスＺ２は、段２３０から段２０７に予測されたマクロブロックデータを転送する。このマクロブロックデータは、段２３０において計算され、バスＺ３上で段３０７に転送された細かい動きベクトルと予測モードに関係する。粗い動き評価段２２０に関係するより詳細な説明は、出願人の他の仏国特許出願明細書第ＦＲ９１１０１５８号に記載されている。細かい動き評価段２３０に関係するより詳細な説明は、出願人の他の仏国特許出願明細書第ＦＲ９１１０１５８号に記載されている。
【００２６】
図３には段２０１が詳細に示される。図３において、参照番号１０はインタフェースブロックを示す。データバスＡを介して入力ビデオデータはインタフェースブロック１０に供給される。このインタフェースブロック１０において、到来データはフォーマット化され、既存の同期信号が検出され、これに基づいて新しい同期信号が発生される。新しい同期信号、例えば、マクロブロック同期信号又は画像同期信号は、以下に説明されるバスＦの要求に厳密に基づく。ビデオ信号の水平帰線消去期間は除去される。インタフェースブロック１０は、バスＢを介してルミナンス及びクロミナンス画素データを水平方向フィルタユニット２０に転送する。
【００２７】
フィルタユニット２０は、ルミナンス及びクロミナンス画素データに対し、並列又は直列的な形式で作用する。このフィルタは、ルミナンス及びクロミナンスデータに対し水平方向ローパスフィルタ処理と、間引きとを行う。このフィルタは、周知のＦＩＲ（有限インパルス応答）フィルタ構造を用いて実現される。プログラム可能な係数を用いる構造と共に異なるフィルタ形状及び帯域幅を実装することができる。
【００２８】
結果として得られるルミナンス画素データは、データバスＤを介して次のフィルタ処理段３０に転送され、一方、クロミナンス画素データは、データバスＣを介して、キャッシュメモリユニット６１に送られる。上記の画素データは、双方向データバスＦを介してキャッシュメモリ６１から外部メモリユニット２０２に移される。フィルタ処理段３０は、以下に説明するノイズ除去フィルタユニットである。フィルタ段３０の通過後、ルミナンス画素データは、データバスＥを介してキャッシュメモリ６２に移され、そこからデータバスＦを介して外部メモリユニット２０２に移される。
【００２９】
データバスＥは、他のフィルタリングユニット４０にも接続される。フィルタリングユニット４０は３次元ディジタルフィルタである。このフィルタリングユニット４０は、インタレース方式又は順次走査方式の画像の検出と、３：２のプルダウンモードと組み合わされた冗長なフィールドの弁別のための選択及び分析機能を含む。インタレース方式走査及び冗長フィールドは、画像の統計量の分析と共に、連続したフィールドの比較により、ビデオシーケンス内で検出される。このような操作は、既に文献に記載され、当業者に周知である。５個の入力データバスＥ、Ｋ、Ｌ、Ｍ、Ｎはユニット４０に設けられる。上記の各データバスは、適当なキャッシュメモリ６２乃至６６に接続される。データバスＫ、Ｌ、Ｍは、更にフィルタユニット３０に接続される。この配置により、例えば、４フィールド又はフレームの監視及び比較間隔が得られるので、外部メモリ２０２に必要なフィールドが格納される。
【００３０】
ノイズフィルタリング段３０とフィルタリングユニット４０が、できる限り同一のデータ及びキャッシュメモリを使用することが有利である。前処理装置の配置は、更なるフィルタユニット５０を含む。フィルタユニット５０は、ルミナンス及びクロミナンス画素データの垂直方向フィルタ処理と、場合によっては間引き処理を提供する。符号化フォーマットの間引き処理と、隣接するラインの画素データを比較することによる４：２：０の変換とに必要とされる垂直方向フィルタ処理は、刊行物により公知である。本発明によれば、垂直方向フィルタリング処理のための隣接するラインからの適当なデータは、マクロブロックのサイズ順にメモリから読み出される。これは、垂直方向フィルタ処理が各マクロブロック毎に別々に行われることを意味する。この目的のため、データバスＦに接続されたキャッシュメモリ７１乃至７４が設けられる。これにより、垂直方向フィルタ処理に必要とされるあるラインメモリは、垂直方向フィルタユニット自体に実装しなくてもよくなる。垂直方向フィルタユニット５０は、データバスＦに続いて、前処理段２０１の出力側に実装され、全ての要求されるデータが外部メモリ２０２で得られる方が有利である。フィルタの静定期間のためのマクロブロックの境界の適当な垂直方向重複データは、フィルタ５０に供給された夫々のデータブロックと共に読まれるべきである。フィルタは、プログラム可能な係数を介して選択可能なフィルタ特性を備えた標準的な有限インパルス応答の形で実装される。
【００３１】
前処理装置の配置は、制御ユニット６０と、メモリ管理ユニット７０とを含む。制御ユニット６０は、制御、データ及びアドレスバスＰを介して、全てのフィルタユニット２０、３０、４０、５０と、インタフェースブロック１０と、メモリ管理ユニット７０とに接続される。制御ユニットは、全てのモードと、接続された装置のパラメータのセットアップを行う役割を担う。制御ユニットは、夫々の信号を、バスＦに接続された外部メモリユニット２０２のメモリアドレス計算を実行するメモリ管理ユニット７０に与える。アドレスデータは、バスＲを介してメモリ２０２に転送される。制御ユニット６０とメモリ管理ユニット７０は、前処理装置の配置のＶＬＳＩ回路の一体的な部分をなしても構わない。
【００３２】
フィルタユニット３０、４０及び５０に対し、画素データがバスＦを介してメモリ２０２から読み出され、一時的なキャッシュメモリ６３乃至６６及び７１乃至７４に書き込まれる。これは、前のライン、フィールド及びフレームのような異なる時点に属するビデオデータへの柔軟性のあるアクセスを提供する。キャッシュメモリは、関連したバス上の空のタイムスロットを利用する。
【００３３】
本発明において、画素データは、ライン及びフィールドの順次の方法でバスＦを介してメモリ２０２に書き込まれる。キャッシュメモリ６３乃至６６に対し、画素データは同じ走査順序で、夫々の時点の間に取り出される。完全な前処理ユニットの出力信号を発生するため、ルミナンス及びクロミナンス画素が動き評価及び圧縮に適当なマクロブロック走査の順にメモリ２０２から読まれる。例えば、２個の独立した出力信号は、一方が段２０７の最終的な圧縮用であり、他方が場合によっては粗い動き評価、或いは、場合によっては細かい動き評価用であり、かつ、最終的な圧縮の先行分析の目的のためのデータバスＧ及びＨのため発生される。動き評価の時間遅れは、メモリからのデータの読み出し時間により補償される点が有利である。これにより、バスＧ及びＨ上の夫々のルミナンス、及び、場合によってはクロミナンスデータは、数フィールド分の遅延を有し、メモリ２０２は異なる目的のための機能を行う。
【００３４】
上記の如く、フィルタユニット３０は、ノイズ除去フィルタであり、他の応用から分かるように繰り返し的なフィルタである。かかるフィルタの有利な例が図４に示される。
全ての水平方向処理はバスＦの前にあることが有利である。間引きされたビデオデータだけが、バスＦに転送され、メモリ２０２に格納される。図４において、現在のアクセス時間のビデオデータは、データバスＤを介して選択器１１０に直接供給される。選択器１１０は、その出力でバスＥに接続され、バスＤ上の元の到来データ、又は、加算器１７０の後のフィルタ処理されたデータの間の選択を行う。フィルタリングされたデータは、重み付け関数を備えたバスＫ、Ｌ、Ｍ及びＤ上のデータの結合により得られる。最初に、互いに１本のラインで間隔が設けられ、バスＤ上の現時点の実際のラインデータから２６２又は２６３本のライン間隔（例えば、５２５ラインのシステムの場合）だけ離されたビデオラインを表わすバスＫ及びＬ上のビデオデータは、出力バスＱを有するブロック１２０で平均化される。次に、平均化又は選択性フィルタユニット１３０は、バスＤ、Ｍ及びＱ上でディジタル化された信号の結合又は選択のため使用される。バスＤ上のデータは、減算器１４０においてバスＴ上に得られた信号か減算され、乗算器１５０に供給される。乗算器１５０は、得られた結果を適当なバスを介して、非線形関数を与える重み付け段１６０に出力する。重み付け段１６０の出力データは、フィルタ処理された出力データを選択器１１０に供給するため、加算器１７０においてバスＤ上の元のデータと結合される。乗算器１５０の乗数と、段１６０の重み付け曲線と、選択器１１０の動作と共に、ユニット１３０への選択信号及びフィルタ係数は、夫々のバスＷ、Ｘ、Ｙ、Ｖを介して制御ユニット１８０により制御される。当然ながら、フィルタユニット３０の全体は、適当なマイクロプロセッサにより実行されるコンピュータプログラムにより実装される。フィルタ関数と重み付け曲線とに依存して、図４に示された完全なフィルタは、殆どの場合にノイズを表わす低レベル信号を特別に取り扱うと共に、隣接するライン、フィールド及びフレームに亘って画像内容の平均化を行う。
【００３５】
【実施例】
図５は、図４に示されたフィルタのビデオ画像の隣接するライン及びフィールドへのアクセス点を示す図である。図５において、ビデオラインの列が異なる時点ｔ1 乃至ｔ4 に示される。同図は、インタレース方式画像の場合の一例である。時点ｔ1 のビデオラインは、インタレース方式画像の最初の半分に対し有効であり、時点ｔ2 のビデオラインは、画像の夫々の次の半分に対し有効である。時点ｔ4 のビデオライン３００は、ノイズ除去が望まれる現在のビデオラインである。ビデオライン３０１及び３０２は、現在のビデオライン３００の１フィールド前に転送されたビデオライン３００の隣接するビデオラインである。ビデオライン３０３は、現在のビデオライン３００の１フレーム前に転送されたビデオラインである。５２５本のビデオラインを備えた標準ビデオシステムにおいて、ビデオライン３０３は５２５本のビデオライン分だけ遅延され、一方、ビデオライン３０１は２６２本のビデオライン、ビデオライン３０２は２６３本のビデオライン分だけ遅延される。ビデオライン３００のノイズ除去は、前のビデオライン３０１乃至３０３に基づいて計算される。現在のビデオライン３００に対する画素データは、バスＤを介してノイズ除去フィルタ３０に入力され、一方、ビデオライン３０１乃至３０３に対する画素データは、夫々のバスＫ、Ｌ、Ｍを介してフィルタ３０に入力される。
【００３６】
図６は、ＭＰＥＧ２規格で使用される周知のフレームの４：２：０方式のマクロブロック構造を示す図である。このマクロブロック構造はＹＵＶ方式マクロブロック構造とも呼ばれる。出力されたフレームはマクロブロックに分割される。１６＊１６のマクロブロックは、図６に数字で示されたようにマクロブロックの走査順に６個の小さいブロックとして転送される。図６に示された小さい各ブロックは、図７に示されるように構造化される。小さい各ブロックは、各々が８画素の値の８本のラインを含む。
【００３７】
ルミナンスブロックＹにより構成されるルミナンスマクロブロックは、図８に示されたような順序で、データバスＨを介して前処理装置から出力される。これは、第１のマクロブロック行の最初の４個のマクロブロック、第２のマクロブロック行の最初の４個のマクロブロック、第３のマクロブロック行の最初の４個のマクロブロック、以下同様の順に出力されることを表わす。図８は、１行当たり４５個のマクロブロックを伴う７２０＊４８０画素の画像の一例を示す。
【００３８】
ルミナンスブロックＹと、クロミナンスブロックＵ、Ｖ、又は、より一般的なブロックＣb 及びＣr により構成される所謂ＹＵＶ方式マクロブロックは、ルミナンスマクロブロックとは異なる順序で、データバスＧを介して前処理装置から出力される。この出力順序は図９に示される。最初に、第１の行のマクロブロックＭＢ１乃至ＭＢ４５が出力され、次に、第２の行のマクロブロックＭＢ４６乃至ＭＢ９０が出力され、以下同様に繰り返される。
【図面の簡単な説明】
【図１】本発明の装置が使用された配置の第１の原理的な機能ブロック図である。
【図２】本発明の装置が使用された配置の第２の原理的な機能ブロック図である。
【図３】本発明の装置の基本的なブロック図である。
【図４】ノイズ除去フィルタ構造の一例を示す図である。
【図５】ノイズ除去フィルタのアクセス点配置である。
【図６】ＹＵＶマクロブロックとその出力をマクロブロック走査順に示す図である。
【図７】マクロブロックの各ブロックのブロック走査順を示す図である。
【図８】フレームのルミナンスマクロブロックの出力順を示す図である。
【図９】フレームのＹＵＶマクロブロックの出力順を示す図である。
【符号の説明】
１０    インタフェースブロック
２０    水平方向フィルタユニット
３０    ノイズ除去フィルタユニット
４０    フィールドフィルタユニット
５０    垂直方向フィルタユニット
６０    制御ユニット
６１，６２，．．，６６，７１，．．，７４    キャッシュメモリ
７０    メモリ管理ユニット
１１０    選択器
１２０    平均化ブロック
１３０    平均化又は選択性フィルタユニット
１４０    減算器
１５０    乗算器
１６０    重み付け段
１７０    加算器
１８０    制御ユニット
２０１    前処理段
２０２，２０４，２０８    外部メモリ
２２１，２３１    メモリ
２０３    動き評価段
２０７    ビットストリーム符号化段
２０９    コントローラ
２２０    粗い動き評価段
２３０    細かい動き評価段
３００，３０１，３０２，３０３    ビデオライン
【図１】
0003737586.tif 000004
【図２】
0003737586.tif 000005
【図３】
0003737586.tif 000006
【図４】
0003737586.tif 000007
【図５】
0003737586.tif 000008
【図６】
0003737586.tif 000009
【図７】
0003737586.tif 000010
【図８】
0003737586.tif 000011
【図９】
0003737586.tif 000012