(57)【特許請求の範囲】
【請求項１】
入力周波数に関係なく出力振幅がほぼ一定であって入力周波数に応じて信号の位相をシフトさせる縦続接続された全域通過型の２つの移相回路と、後段の前記移相回路の出力を帰還信号として前段の前記移相回路の入力側に帰還させるとともに前記帰還信号と入力信号とを加算して前段の前記移相回路に入力する加算回路とを含み、出力信号が発振しない状態で前記入力信号の中から所定の周波数近傍の信号のみを通過させる同調回路と、
前記同調回路に前記所定の周波数近傍の周波数を有する信号が入力されたときに、前記同調回路の入出力信号間の位相差に基づいて、前記同調回路の同調周波数を前記同調回路の入力信号の周波数に一致させる周波数制御回路と、
を備えることを特徴とする同調制御方式。
【請求項２】
前記同調回路に含まれる前記２つの移相回路の少なくとも一方は、前記周波数制御回路から出力される制御信号に応じて位相シフト量が変更可能であり、前記同調回路に入力される信号の周波数と前記同調回路の同調周波数とが異なる場合に、前記２つの移相回路の少なくとも一方の位相シフト量を変化させることにより、前記同調周波数を前記同調回路の入力信号の周波数に一致させることを特徴とする請求の範囲第１項記載の同調制御方式。
【請求項３】
前記周波数制御回路は、
前記同調回路の出力信号に同期した参照信号に基づいて前記同調回路の入力信号に対して同期整流を行う同期整流回路と、
前記同期整流回路の出力に基づいて前記同調回路の入出力信号間の位相差検出を行い、この位相差がなくなる方向に前記同調回路の同調周波数を変化させる制御信号を出力する制御信号生成回路と、
を備えることを特徴とする請求の範囲第２項記載の同調制御方式。
【請求項４】
前記同期整流回路は、
前記同調回路の出力信号に同期した参照信号を出力する参照信号生成回路と、
前記参照信号に同期して前記同調回路の入力信号を通過させあるいは遮断するスイッチと、
を備えることを特徴とする請求の範囲第３項記載の同調制御方式。
【請求項５】
前記参照信号生成回路は電圧比較器を含んでおり、前記同調回路の出力信号の電圧レベルを所定の電圧値と比較することにより、この比較結果に応じた矩形波を前記参照信号として出力し、
前記スイッチは、前記矩形波が有する２つの電圧レベルをそれぞれオン状態およびオフ状態として、オン状態のときに前記同調回路の入力信号を通過させることを特徴とする請求の範囲第４項記載の同調制御方式。
【請求項６】
前記制御信号生成回路は、
前記同期整流回路の出力に基づいて、前記同調回路の入出力信号間の位相差に対応したパルス幅を有する信号を出力するパルス変換回路と、
前記同調回路の入出力信号のいずれか一方に基づいて、前記位相差の極性を判断する極性判別回路と、
前記パルス変換回路から出力される信号のパルス幅に比例した電圧成分を発生させるとともに、この電圧成分を前記極性判別回路による判断結果に応じて所定の電圧に対して加算あるいは減算することにより制御電圧の合成を行う電圧合成回路と、
を備え、前記電圧合成回路で合成された前記制御電圧を前記制御信号として出力することを特徴とする請求の範囲第３項記載の同調制御方式。
【請求項７】
前記パルス変換回路は電圧比較器を含んでおり、前記同期整流回路から出力された同期整流出力の電圧レベルを所定の電圧値と比較することにより、この比較結果に応じたパルス幅を有する信号を出力することを特徴とする請求の範囲第６項記載の同調制御方式。
【請求項８】
前記極性判別回路は、前記パルス変換回路の出力信号の立ち上がりあるいは立ち下がりに同期したタイミングで、前記参照信号に基づいて前記位相差の極性判断を行うことを特徴とする請求の範囲第６項記載の同調制御方式。
【請求項９】
前記極性判別回路は、縦続接続された２段のフリップフロップを含んでおり、前記パルス変換回路の出力信号の立ち上がりあるいは立ち下がりに同期して前記参照信号に対応する論理レベルを保持することを特徴とする請求の範囲第８項記載の同調制御方式。
【請求項１０】
前記極性判別回路は、前記パルス変換回路の出力信号を所定時間遅延する遅延素子をさらに含んでおり、前記パルス変換回路の出力信号の立ち上がりあるいは立ち下がりから前記所定時間遅延したタイミングで前記位相差の極性判断を行うことを特徴とする請求の範囲第９項に記載の同調制御方式。
【請求項１１】
前記電圧合成回路は、
前記極性判別回路による判断結果に基づいて、前記パルス変換回路の出力信号を通過させあるいは遮断する２つの開閉手段と、
前記２つの開閉手段のいずれか一方から出力された信号のパルス幅に応じて電圧の加算を行い、いずれか他方から出力された信号のパルス幅に応じて電圧の減算を行う電圧加算手段と、
を備えることを特徴とする請求の範囲第６項記載の同調制御方式。
【請求項１２】
前記２つの開閉手段のそれぞれは、第１の入力端子、第２の入力端子、および出力端子を備えており、前記第１の入力端子には前記極性判別回路による判断結果を示す信号が入力され、前記第２の入力端子には前記パルス変換回路の出力信号が入力され、前記出力端子からは前記第１の入力端子の電圧レベルに応じて前記第２の入力端子と同一あるいは異なる論理レベルの信号が出力されることを特徴とする請求の範囲第１１項記載の同調制御方式。
【請求項１３】
前記２つの開閉手段のそれぞれは、トライステートバッファ、アナログスイッチおよび論理ゲートのいずれかで構成されることを特徴とする請求の範囲第１２項記載の同調制御方式。
【請求項１４】
前記電圧加算手段は、前記２つの開閉手段のそれぞれの出力電圧の差分を演算する差分回路を含むことを特徴とする請求の範囲第１１項記載の同調制御方式。
【請求項１５】
前記電圧加算手段は、前記差分回路の出力の高周波成分を除去するように平滑回路をさらに含むことを特徴とする請求の範囲第１４項記載の同調制御方式。
【請求項１６】
前記同期整流回路の後段にローパスフィルタが接続されており、前記同調回路にＡＭ波が入力されたときに前記ローパスフィルタからＡＭ検波信号を出力することを特徴とする請求の範囲第３項記載の同調制御方式。
【請求項１７】
前記周波数制御回路は、前記制御信号生成回路で生成される前記制御信号に相関する信号に含まれる所定周波数以上の周波数成分を除去する高周波除去回路を備え、前記同調回路にＦＭ波が入力されると、前記高周波除去回路からＦＭ検波信号を出力することを特徴とする請求の範囲第３項記載の同調制御方式。
【請求項１８】
前記同調回路に含まれる前記２つの移相回路の少なくとも一方は、反転入力端子に第１の抵抗の一方端が接続され前記第１の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の出力端と前記差動増幅器の反転入力端子との間に接続された第２の抵抗と、キャパシタあるいはインダクタによるリアクタンス素子と第３の抵抗とで構成され前記制御信号によって時定数が変更可能であって前記第１の抵抗の他方端に接続された直列回路とを含み、前記第３の抵抗および前記リアクタンス素子との接続部を前記差動増幅器の非反転入力端子に接続したことを特徴とする請求の範囲第２項記載の同調制御方式。
【請求項１９】
前記同調回路は、入力される交流信号の位相を変えずに出力する非反転回路を備えており、前記非反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が３６０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第１８項記載の同調制御方式。
【請求項２０】
前記同調回路は、入力される交流信号の位相を反転して出力する位相反転回路を備えており、前記位相反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が１８０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第１８項記載の同調制御方式。
【請求項２１】
前記縦続接続された２つの移相回路の前段にトランジスタによるホロワ回路を挿入することを特徴とする請求の範囲第１８項記載の同調制御方式。
【請求項２２】
前記縦続接続された２つの移相回路によって形成される帰還ループの一部に分圧回路を挿入し、
前記同調回路は、前記分圧回路に入力される交流信号を同調信号として出力することを特徴とする請求の範囲第１８項記載の同調制御方式。
【請求項２３】
前記縦続接続された２つの移相回路内の前記直列回路を構成する抵抗の少なくとも一方を可変抵抗により形成し、前記可変抵抗の抵抗値を前記制御信号の電圧レベルに応じて変えることで前記同調回路の同調周波数を可変することを特徴とする請求の範囲第１８項記載の同調制御方式。
【請求項２４】
前記差動増幅器は演算増幅器であることを特徴とする請求の範囲第１８項記載の同調制御方式。
【請求項２５】
構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第１８項記載の同調制御方式。
【請求項２６】
前記同調回路に含まれる前記２つの移相回路の少なくとも一方は、反転入力端子に第１の抵抗の一方端が接続され前記第１の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の出力端子に接続された第１の分圧回路と、前記第１の分圧回路の出力端と前記差動増幅器の反転入力端子との間に接続された第２の抵抗と、キャパシタあるいはインダクタによるリアクタンス素子と第３の抵抗とで構成され前記制御信号によって時定数が変更可能であって前記第１の抵抗の他方端に接続された直列回路とを含み、前記第３の抵抗および前記リアクタンス素子の接続部を前記差動増幅器の非反転入力端子に接続したことを特徴とする請求の範囲第２項記載の同調制御方式。
【請求項２７】
前記同調回路は、入力される交流信号の位相を変えずに出力する非反転回路を備えており、前記非反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が３６０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第２６項記載の同調制御方式。
【請求項２８】
前記同調回路は、入力される交流信号の位相を反転して出力する位相反転回路を備えており、前記位相反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が１８０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第２６項記載の同調制御方式。
【請求項２９】
前記縦続接続された２つの移相回路の前段にトランジスタによるホロワ回路を挿入することを特徴とする請求の範囲第２６項記載の同調制御方式。
【請求項３０】
前記縦続接続された２つの移相回路によって形成される帰還ループの一部に第２の分圧回路を挿入し、
前記同調回路は、前記第２の分圧回路に入力される交流信号を同調信号として出力することを特徴とする請求の範囲第２６項記載の同調制御方式。
【請求項３１】
前記縦続接続された２つの移相回路内の前記直列回路を構成する抵抗の少なくとも一方を可変抵抗により形成し、前記可変抵抗の抵抗値を前記制御信号の電圧レベルに応じて変えることで前記同調回路の同調周波数を可変することを特徴とする請求の範囲第２６項記載の同調制御方式。
【請求項３２】
前記差動増幅器は演算増幅器であることを特徴とする請求の範囲第２６項記載の同調制御方式。
【請求項３３】
構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第２６項記載の同調制御方式。
【請求項３４】
前記同調回路に含まれる前記２つの移相回路の少なくとも一方は、反転入力端子に第１の抵抗の一方端が接続され前記第１の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の反転入力端子と出力端子との間に接続された第２の抵抗と、一方端が前記差動増幅器の反転入力端子に接続され他方端が接地された第３の抵抗と、キャパシタあるいはインダクタによるリアクタンス素子と第４の抵抗とで構成され前記制御信号によって時定数が変更可能であって前記第１の抵抗の他方端に接続された直列回路とを含み、前記第４の抵抗および前記リアクタンス素子の接続部を前記差動増幅器の非反転入力端子に接続したことを特徴とする請求の範囲第２項記載の同調制御方式。
【請求項３５】
前記同調回路は、入力される交流信号の位相を変えずに出力する非反転回路を備えており、前記非反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が３６０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第３４項記載の同調制御方式。
【請求項３６】
前記同調回路は、入力される交流信号の位相を反転して出力する位相反転回路を備えており、前記位相反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が１８０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第３４項記載の同調制御方式。
【請求項３７】
前記縦続接続された２つの移相回路の前段にトランジスタによるホロワ回路を挿入することを特徴とする請求の範囲第３４項記載の同調制御方式。
【請求項３８】
前記縦続接続された２つの移相回路によって形成される帰還ループの一部に分圧回路を挿入し、
前記同調回路は、前記分圧回路に入力される交流信号を同調信号として出力することを特徴とする請求の範囲第３４項記載の同調制御方式。
【請求項３９】
前記縦続接続された２つの移相回路内の前記直列回路を構成する抵抗の少なくとも一方を可変抵抗により形成し、前記可変抵抗の抵抗値を前記制御信号の電圧レベルに応じて変えることで前記同調回路の同調周波数を可変することを特徴とする請求の範囲第３４項記載の同調制御方式。
【請求項４０】
前記差動増幅器は演算増幅器であることを特徴とする請求の範囲第３４項記載の同調制御方式。
【請求項４１】
構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第３４項記載の同調制御方式。
【請求項４２】
前記同調回路は、入力される交流信号の位相を変えずに出力する非反転回路を備えており、前記非反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記２つの移相回路の少なくとも一方は、入力された交流信号を同相および逆相の交流信号に変換して出力する変換手段と、キャパシタあるいはインダクタによるリアクタンス素子と第１の抵抗とで構成され前記制御信号によって時定数が変更可能な直列回路と、前記変換手段によって変換された一方の交流信号を前記直列回路の一方端を介して、他方の交流信号を前記直列回路の他方端を介して合成する合成手段とを含むことを特徴とする請求の範囲第２項記載の同調制御方式。
【請求項４３】
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が３６０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第４２項記載の同調制御方式。
【請求項４４】
前記縦続接続された２つの移相回路および前記非反転回路によって形成される帰還ループの一部に分圧回路を挿入し、
前記同調回路は、前記分圧回路に入力される交流信号を同調信号として出力することを特徴とする請求の範囲第４２項記載の同調制御方式。
【請求項４５】
前記２つの移相回路内の前記変換手段はトランジスタを含んでおり、前記トランジスタのソースおよびドレイン、あるいはエミッタおよびコレクタにそれぞれ抵抗値がほぼ等しい第２の抵抗を接続し、前記トランジスタのゲートあるいはベースに交流信号を入力し、前記トランジスタのソース・ドレイン間あるいはエミッタ・コレクタ間に前記直列回路を構成する前記リアクタンス素子および前記第１の抵抗を接続したことを特徴とする請求の範囲第４２項記載の同調制御方式。
【請求項４６】
前記縦続接続された２つの移相回路内の前記第１の抵抗の少なくとも一方を可変抵抗により形成し、前記可変抵抗の抵抗値を前記制御信号の電圧レベルに応じて変えることで前記同調回路の同調周波数を可変することを特徴とする請求の範囲第４２項記載の同調制御方式。
【請求項４７】
構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第４２項記載の同調制御方式。
【請求項４８】
前記同調回路は、入力される交流信号の位相を反転して出力する位相反転回路を備えており、前記位相反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記２つの移相回路の少なくとも一方は、入力された交流信号を同相および逆相の交流信号に変換して出力する変換手段と、キャパシタあるいはインダクタによるリアクタンス素子と第１の抵抗とで構成され前記制御信号によって時定数が変更可能な直列回路と、前記変換手段によって変換された一方の交流信号を前記直列回路の一方端を介して、他方の交流信号を前記直列回路の他方端を介して合成する合成手段とを含むことを特徴とする請求の範囲第２項記載の同調制御方式。
【請求項４９】
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が１８０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第４８項記載の同調制御方式。
【請求項５０】
前記縦続接続された２つの移相回路および前記位相反転回路によって形成される帰還ループの一部に分圧回路を挿入し、
前記同調回路は、前記分圧回路に入力される交流信号を同調信号として出力することを特徴とする請求の範囲第４８項記載の同調制御方式。
【請求項５１】
前記２つの移相回路内の前記変換手段はトランジスタを含んでおり、前記トランジスタのソースおよびドレイン、あるいはエミッタおよびコレクタにそれぞれ抵抗値がほぼ等しい第２の抵抗を接続し、前記トランジスタのゲートあるいはベースに交流信号を入力し、前記トランジスタのソース・ドレイン間あるいはエミッタコレクタ間に前記直列回路を構成する前記リアクタンス素子および前記第１の抵抗を接続したことを特徴とする請求の範囲第４８項記載の同調制御方式。
【請求項５２】
前記縦続接続された２つの移相回路内の前記第１の抵抗の少なくとも一方を可変抵抗により形成し、前記可変抵抗の抵抗値を前記制御信号の電圧レベルに応じて変えることで前記同調回路の同調周波数を可変することを特徴とする請求の範囲第４８項記載の同調制御方式。
【請求項５３】
構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第４８項記載の同調制御方式。
【請求項５４】
前記同調回路に含まれる前記２つの移相回路の少なくとも一方は、抵抗値がほぼ等しい第１および第２の抵抗により構成される第１の直列回路と、キャパシタあるいはインダクタによるリアクタンス素子と第３の抵抗とにより構成される第２の直列回路と、前記第１の直列回路を構成する前記第１および第２の抵抗の接続点の電位と前記第２の直列回路を構成する前記リアクタンス素子および前記第３の抵抗の接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含み、前記第１および第２の直列回路の一端にはそれぞれ交流信号が入力され、前記第２の直列回路は前記制御信号に応じて時定数が変更可能とされることを特徴とする請求の範囲第２項記載の同調制御方式。
【請求項５５】
前記同調回路は、入力される交流信号の位相を変えずに出力する非反転回路を備えており、前記非反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が３６０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第５４項記載の同調制御方式。
【請求項５６】
前記同調回路は、入力される交流信号の位相を反転して出力する位相反転回路を備えており、前記位相反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が１８０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第５４項記載の同調制御方式。
【請求項５７】
前記縦続接続された２つの移相回路によって形成される帰還ループの一部に分圧回路を挿入し、
前記同調回路は、前記分圧回路に入力される交流信号を同調信号として出力することを特徴とする請求の範囲第５４項記載の同調制御方式。
【請求項５８】
前記縦続接続された２つの移相回路内の前記第１および第２の直列回路を構成する抵抗の少なくとも一つを可変抵抗により形成し、前記可変抵抗の抵抗値を前記制御信号の電圧レベルに応じて変えることで前記同調回路の同調周波数を可変することを特徴とする請求の範囲第５４項記載の同調制御方式。
【請求項５９】
構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第５４項記載の同調制御方式。
【請求項６０】
前記同調回路は、前記入力信号が一方端に入力される入力インピーダンス素子と、前記帰還信号が一方端に入力される帰還インピーダンス素子とを含んでおり、前記加算回路は、前記入力インピーダンス素子の他方端の信号と前記帰還インピーダンス素子の他方端の信号とを加算することを特徴とする請求の範囲第２項記載の同調制御方式。
【請求項６１】
前記入力インピーダンス素子と前記帰還インピーダンス素子との素子定数の比を変えることにより、前記同調回路の帯域幅を変えることを特徴とする請求の範囲第６０項記載の同調制御方式。
【発明の詳細な説明】
技術分野
本発明は、所定の周波数信号のみを通過させる同調制御方式に関する。
背景技術
ＬＣ共振等を使用した各種の構成のフィルタや同調回路が知られている。例えば、スーパーヘテロダイン受信機の中間周波増幅回路はフィルタとしての機能を備えており、従来の中間周波増幅回路は一般に、複数組の中間周波トランス（ＩＦＴ）とキャパシタとを用いることにより、所望の周波数特性を実現している。例えば、ＡＭ受信機の場合には、中心周波数が４５５ｋＨｚに設定されているとともに、この中心周波数から９ｋＨｚ離調した場合に所定量だけ減衰するようにに設定されている。また、複数組の中間周波トランス等の代わりに１個のセラミクスフィルタを用いて所望の周波数特性を実現するＡＭ受信機も知られている。
ところで、上述したスーパーヘテロダイン方式を適用した従来技術においては、同調を行うフィルタである中間周波増幅回路の構成に中間周波トランスやセラミクスフィルタが含まれるため、これらを含む全体を半導体基板上に集積化することが困難であって。
また、この中間周波増幅回路と組み合わさせる局部発振回路は、簡単なものでは局部発振トランスを利用したＬＣ発振器により実現され、高精度のものになると水晶発振を利用したＰＬＬ構成により実現される。特に、局部発振回路をＰＬＬ構成とした場合には、正弦波発振を行う電圧制御型発振器（ＶＣＯ）を含むため集積化が難しいため、一部にハイブリッドＩＣを用いていた。
このように、フィルタとして動作する中心周波増幅回路のみならずこれと組み合わせて同調機構を構成する局部発振回路までを含む全体を集積化することは困難であり、同調機構の全体を集積化することができる同調制御方式が望まれていた。また、仮に従来から存在するフィルタの全体あるいはこのフィルタを含む回路の全体を集積化したとしても、回路定数に大きなばらつきが生じるため、製造したチップ毎に特性が異なってしまう。さらに、中心周波数が温度等によって大きく変化する場合も考えられるため、集積化した場合にも確実に所期の周波数特性を達成することができる同調制御方式は従来存在しなかった。
発明の開示
本発明は、このような課題を解決するために考えられたものであり、集積化に適した新たな同調制御方式を提供することにある。
本発明の同調制御方式は、縦続接続された全域通過型の２つの移相回路と、後段の前記移相回路の出力を帰還信号として前段の前記移相回路の入力側に帰還させるとともに前記帰還信号と入力信号とを加算して前段の前記移相回路に入力する加算回路とを含み、所定の周波数近傍の信号のみを通過させる同調回路と、
前記同調回路に前記所定の周波数近傍の周波数を有する信号が入力されたときに、前記同調回路の入出力信号間の位相差に基づいて、前記同調回路の同調周波数を前記同調回路の入力信号の周波数に一致させる周波数制御回路と、を備える。
そして、同調回路の入出力信号間の位相差がなくなるように制御を行うことにより、同調周波数を常に入力信号の周波数に追従して一致させることができる。
【図面の簡単な説明】
第１図は、本発明の同調制御方式を適用した一実施形態である同調機構の構成を示す図、
第２図は、同調回路の詳細な構成を示す回路図、
第３図は、第２図に示す前段の移相回路の構成を抜き出して示した回路図、
第４図は、第３図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第５図は、第２図に示す後段の移相回路の構成を抜き出して示した回路図、
第６図は、第５図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第７図は、第２図に示す２つの移相回路と分圧回路の全体を伝達関数Ｋ１を有する回路に置き換えた回路図、
第８図は、第７図に示す回路をミラーの定理によって変換した回路図、
第９図は、第２図に示した同調回路の同調特性を示す図、
第１０図は、２つの移相回路に入出力される信号間の位相関係を示す図、
第１１図は、前段の移相回路に入力される信号の周波数より同調周波数の方が高い場合の各移相回路の入出力信号間の位相関係を示す図、
第１２図は、前段の移相回路に入力される信号の周波数より同調周波数の方が低い場合の各移相回路の入出力信号間の位相関係を示す図、
第１３図は、周波数制御回路の詳細構成を示す回路図、
第１４図は、同調回路に入力される信号の周波数に比べて同調回路の同調周波数が高い場合のタイミング図、
第１５図は、同調回路に入力される信号の周波数に比べて同調回路の同調周波数が低い場合のタイミング、
第１６図は、ＡＭ検波を兼ねた同調機構の構成を示す図、
第１７図は、第１６図に示す周波数制御回路の詳細構成を示す回路図、
第１８図は、第１６図に示す同調機構を利用したＡＭ受信機の構成を示す図、
第１９図は、ＦＭ検波を兼ねた同調機構の構成を示す図、
第２０図は、第１９図に示す周波数制御回路の詳細構成を示す回路図、
第２１図は、周波数制御回路の他の構成例を示す回路図、
第２２図は、第２１図に示す同調回路に入力される信号の周波数に比べて同調回路の同調周波数が高い場合のタイミング図、
第２３図は、第２１図に示す同調回路に入力される信号の周波数に比べて同調回路の同調周波数が低い場合のタイミング図、
第２４図は、周波数制御回路の他の構成例を示す回路図、
第２５図は、第２４図に示す同調回路に入力される信号の周波数に比べて同調回路の同調周波数が高い場合のタイミング図、
第２６図は、第２４図に示す同調回路に入力される信号の周波数に比べて同調回路の同調周波数が低い場合のタイミング図、
第２７図は、周波数制御回路の他の構成例を示す回路図、
第２８図は、第２７図に示す同調回路に入力される信号の周波数に比べて同調回路の同調周波数が高い場合のタイミング図、
第２９図は、第２７図に示す同調回路に入力される信号の周波数に比べて同調周波数が低い場合のタイミング図、
第３０図は、ＬＲ回路を含む移相回路の構成を示す回路図、
第３１図は、第３０図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第３２図は、ＬＲ回路を含む移相回路の他の構成を示す回路図、
第３３図は、第３２図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第３４図は、同調回路の第２の変形例を示す回路図、
第３５図は、ＬＲ回路を含む移相回路の構成を示す回路図、
第３６図は、ＬＲ回路を含む移相回路の他の構成を示す回路図、
第３７図は、同調回路の第４の変形例を示す回路図、
第３８図は、同調回路の第５の変形例を示す回路図、
第３９図は、同調回路の第６の変形例を示す回路図、
第４０図は、同調回路の第７の変形例を示す回路図、
第４１図は、同調回路の第８の変形例を示す回路図、
第４２図は、第４１図に示す前段の移相回路の構成を抜き出して示した回路図、
第４３図は、第４２図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第４４図は、第４１図に示す後段の移相回路の構成を抜き出して示した回路図、
第４５図は、第４４図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第４６図は、ＬＲ回路を含む移相回路の構成を示す回路図、
第４７図は、第４６図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第４８図は、ＬＲ回路を含む移相回路の他の構成を示す回路図、
第４９図は、第４８図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第５０図は、同調回路の第１０の変形例を示す回路図、
第５１図は、同調回路の第１１の変形例を示す回路図、
第５２図は、同調回路の第１２の変形例を示す回路図、
第５３図は、第５２図に示す前段の移相回路の構成を抜き出して示した回路図、
第５４図は、第５３図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第５５図は、第５２図に示す後段の移相回路の構成を抜き出して示した回路図、
第５６図は、第５５図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第５７図は、ＬＲ回路を含む移相回路の構成を示す回路図、
第５８図は、第５７図に示す移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図、
第５９図は、ＬＲ回路を含む移相回路の他の構成を示す回路図、
第６０図は、第５９図に示す移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図、
第６１図は、同調回路の第１４の変形例を示す回路図、
第６２図は、同調回路の第１５の変形例を示す回路図、
第６３図は、第３図に示す移相回路内の可変抵抗をＭＯＳ型のＦＥＴで形成した同調回路の回路図、
第６４図は、移相回路内の可変抵抗としてＦＥＴ以外の素子を利用した場合の一例を示す回路図、
第６５図は、オペアンプの構成の中で移相回路の動作に必要な部分を抽出した回路図である。
発明を実施するための最良の形態
以下、本発明の同調制御方式の一実施形態について、図面を参照しながら具体的に説明する。
〔Ａ．同調機構の全体構成および動作〕
本発明の同調制御方式は、ある周波数の正弦波信号が同調回路に入力されたときに、同調回路の入出力間の位相差を検出して、同調周波数を入力信号の周波数に一致させるような制御を行うことに特徴がある。
第１図は、本発明の同調制御方式を適用した一実施形態である同調機構の構成を示す図である。
同図に示す同調機構は、ある周波数近傍の信号を通過させるフィルタとして機能する同調回路１と、この同調回路１の通過中心周波数の制御を行う周波数制御回路２とを含んでいる。
同調回路１は、後述するように２つの移相回路を含んでおり、後段の移相回路の出力を同調回路１の出力として取り出すとともに、この信号を帰還抵抗を介して帰還させ、入力抵抗を介して入力される入力信号と帰還抵抗を介して帰還される帰還信号とを加算して前段の移相回路に入力している。以上の構成により、２つの移相回路を合わせた位相シフト量は所定の周波数において３６０°に設定される。
また、同調回路１は、外部から入力される制御信号によって、同調周波数をある範囲で任意に設定可能とされている。同調回路１の詳細構成および詳細動作については後述する。
周波数制御回路２には、同調回路１の入力信号と出力信号が入力され、これら入出力信号間の位相差が３６０°からずれている場合、すなわち入力信号の中で通過させたい成分の周波数と同調回路１の同調周波数とがずれている場合に、このずれを無くすように同調回路１の同調周波数を制御する。
このような制御を行うために、周波数制御回路２は同期整流回路３と制御信号生成回路４を含んで構成されている。
同期整流回路３は、同調回路１の出力信号を参照信号に用いて、同調回路１の入力信号を同期整流する。同期整流された出力は後段の制御信号生成回路４に入力される。例えば、単一周波数の信号が同調回路１に入力された場合を考えると、上述した同期整流回路３からは、同調回路１の入力信号の周波数と同調周波数が一致して入出力信号間の位相差が３６０°のときに完全な半波整流波形電圧が出力され、３６０°からずれたときにはこのずれに相当する電圧が出力される。
制御信号生成回路４は、パルス変換回路５、極性判別回路６および電圧合成回路７を含んで構成され、上述した同調回路１の入出力信号間の位相誤差を検出するとともに、この誤差の大小と極性を判別して、誤差を無くすべく制御信号を生成する。
パルス変換回路５は、同期整流回路３から出力されたずれに相当する電圧成分が現れる時間間隔に対応したパルス幅を有するパルス列を出力する。極性判別回路６は、同期整流回路３から出力されたずれに相当する電圧成分が半波整流波形の前に現れるか後ろに現れるかによって、位相誤差の極性を判別する。この誤差の極性は、入力信号の周波数に対して（正確には入力信号の中から同調回路１を通すことにより取り出したい信号の周波数に対して）同調周波数が低いのか高いのかを示すものである。
電圧合成回路７は、パルス変換回路５から出力される信号のパルス幅に応じた電圧を発生させるとともに、極性判別回路６によって判別された位相誤差の極性に応じて、この発生した電圧を加算あるいは減算する電圧の合成を行い、この合成後の電圧を制御信号として同調回路１に向けて出力する。
なお、上述した周波数制御回路２を構成する同期整流回路３や制御信号生成回路４のさらに詳細な構成および動作については後述する。
〔Ｂ．同調回路の詳細構成および動作〕
次に、第１図に示した同調回路１の詳細について説明する。第２図は、同調回路１の詳細な構成を示す回路図である。同図に示す同調回路１は、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で３６０°の位相シフトを行う２つの移相回路１１０Ｃ、１３０Ｃと、後段の移相回路１３０Ｃの出力側に設けられた抵抗１６２および１６４からなる分圧回路１６０と、帰還抵抗１７０および入力抵抗１７４（入力抵抗１７４は帰還抵抗１７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより分圧回路１６０の分圧出力（帰還信号）と入力端子１９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
第３図は、第２図に示した前段の移相回路１１０Ｃの構成を抜き出して示したものである。同図に示す前段の移相回路１１０Ｃは、差動増幅器の一種であるオペアンプ１１２と、入力端１２２に入力された交流信号の位相を所定量シフトさせてオペアンプ１１２の非反転入力端子に入力する可変抵抗１１６およびキャパシタ１１４と、入力端１２２とオペアンプ１１２の反転入力端子との間に挿入された抵抗１１８と、オペアンプ１１２の出力端子に接続されて分圧回路を構成する抵抗１２１および１２３と、この分圧回路の出力端子とオペアンプ１１２の反転入力端子との間に接続された抵抗１２０とを含んで構成されている。
このような構成を有する移相回路１１０Ｃにおいて、抵抗１１８と抵抗１２０の抵抗値は同じに設定されている。また、可変抵抗１１６は外部からの制御電圧に応じて抵抗値が変更可能であり、例えば、第３図に示すようにＦＥＴのチャネルを抵抗体として用い、第２図に示す制御端子１９４を介して外部から供給される制御電圧をゲートに印加することにより抵抗値が設定されるようになっている。
第３図に示す入力端１２２に所定の交流信号が入力されると、オペアンプ１１２の非反転入力端子には、可変抵抗１１６の両端に現れる電圧ＶR1が印加される。また、抵抗１１８の両端には、コンデンサ１１４の両端に現れる電圧ＶC1と同じ電圧ＶC1が現れる。２つの抵抗１１８、１２０には同じ電流Ｉが流れ、しかも、上述したように抵抗１１８と抵抗１２０の各抵抗値は等しいので、抵抗１２０の両端にも電圧ＶC1が現れる。オペアンプ１１２の反転入力端子（電圧ＶR1）を基準にして考えると、抵抗１１８の両端電圧ＶC1をベクトル的に加算したものが入力電圧Ｅiに、抵抗１２０の両端電圧ＶC1をベクトル的に減算したものが抵抗１２１と抵抗１２３の接続点の電圧（分圧出力）Ｅo′になる。
第４図は、前段の移相回路１１０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
上述したように、オペアンプ１１２の非反転入力端子に印加される電圧ＶR1を基準に考えると、入力電圧Ｅiと分圧電圧Ｅo′とは電圧ＶC1を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入力電圧Ｅiと分圧出力Ｅo′の大きさと位相の関係は、入力電圧Ｅiおよび分圧出力Ｅo′を斜辺とし、電圧ＶC1の２倍を底辺とする二等辺三角形で表すことができ、分圧出力Ｅo′の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は第４図に示すφ1で表されることがわかる。この位相シフト量φ1は、周波数に応じて、入力電圧Ｅiを基準として時計回り方向（位相遅れ方向）に１８０°から３６０°まで変化する。
また、移相回路１１０Ｃの出力端１２４はオペアンプ１１２の出力端子に接続されているため、抵抗１２１の抵抗値をＲ21、抵抗１２３の抵抗値をＲ23とすると、出力電圧Ｅoと上述した分圧出力Ｅo′との間には、抵抗１２０の抵抗値に対してＲ21およびＲ23が十分小さいときは、Ｅo＝（１＋Ｒ21／Ｒ23）Ｅo′の関係がある。したがって、Ｒ21およびＲ23の値を調整することにより１より大きな利得が得られ、しかも第４図に示すように周波数が変化しても出力電圧Ｅoの振幅は一定であり、位相のみを所定量シフトさせることができる。
同様に、第５図は第２図に示した後段の移相回路１３０Ｃの構成を抜き出して示したものである。同図に示す後段の移相回路１３０Ｃは、差動増幅器の一種であるオペアンプ１３２と、入力端１４２に入力された信号の位相を所定量シフトさせてオペアンプ１３２の非反転入力端子に入力するキャパシタ１３４および抵抗１３６と、入力端１４２とオペアンプ１３２の反転入力端子との間に挿入された抵抗１３８と、オペアンプ１３２の出力端子に接続されて分圧回路を構成する抵抗１４１および１４３と、この分圧回路の出力端子とオペアンプ１３２の反転入力端子との間に接続された抵抗１４０とを含んで構成されている。
このような構成を有する移相回路１３０Ｃにおいて、抵抗１３８と抵抗１４０の抵抗値は同じに設定されている。
第５図に示した入力端１４２に所定の交流信号が入力されると、オペアンプ１３２の非反転入力端子には、コンデンサ１３４の両端に現れる電圧ＶC2が印加される。また、抵抗１３８の両端には、抵抗１３６の両端に現れる電圧ＶR2と同じ電圧ＶR2が現れる。２つの抵抗１３８、１４０には同じ電流Ｉが流れ、しかも、上述したように抵抗１３８と抵抗１４０の各抵抗値が等しいので、抵抗１４０の両端にも電圧ＶR2が現れる。オペアンプ１３２の反転入力端子（電圧ＶC2）を基準にして考えると、抵抗１３８の両端電圧ＶR2をベクトル的に加算したものが入力電圧Ｅiに、抵抗１４０の両端電圧ＶR2をベクトル的に減算したものが抵抗４１と抵抗４３の接続点の電圧（分圧出力）Ｅo′になる。
第６図は、後段の移相回路１３０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
上述したように、オペアンプ１３２の非反転入力端子に印加される電圧ＶC2を基準に考えると、入力電圧Ｅiと分圧出力Ｅo′とは電圧ＶR2を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入力電圧Ｅiと分圧出力Ｅo′の大きさと位相の関係は、入力電圧Ｅiおよび分圧出力Ｅo′を斜辺とし、電圧ＶR2の２倍を底辺とする二等辺三角形で表すことができ、分圧出力Ｅo′の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は第６図に示すφ2で表されることがわかる。この位相シフト量φ2は、周波数に応じて、入力電圧Ｅiを基準として時計回り方向に０°から１８０°まで変化する。
また、移相回路１３０Ｃの出力端１４４はオペアンプ１３２の出力端子に接続されているため、抵抗１４１の抵抗値をＲ41、抵抗１４３の抵抗値をＲ43とすると、出力電圧Ｅoと上述した分圧出力Ｅo′との間には、抵抗１４０の抵抗値に対してＲ41およびＲ43が十分小さいときは、Ｅo＝（１＋Ｒ41／Ｒ43）Ｅo′の関係がある。したがって、Ｒ41およびＲ43の値を調整することにより１より大きな利得が得られ、しかも第６図に示すように周波数が変化しても出力電圧Ｅoの振幅が一定であり、位相のみを所定量シフトすることができる。
このようにして、２つの移相回路１１０Ｃ、１３０Ｃのそれぞれにおいて位相が所定量シフトされ、第４図および第６図に示すように、同調回路１全体での位相シフト量は所定の周波数において３６０°となる。
また、後段の移相回路１３０Ｃの出力は、第２図に示すように出力端子１９２から同調回路１の出力として取り出されるとともに、この移相回路１３０Ｃの出力を分圧回路１６０を通した信号が帰還抵抗１７０を介して前段の移相回路１１０Ｃの入力側に帰還されている。そして、この帰還された信号と入力抵抗１７４を介して入力される信号とが加算され、この加算された信号が前段の移相回路１１０Ｃに入力される。
このように、２つの移相回路１１０Ｃ、１３０Ｃによって所定の周波数における位相シフト量の合計が３６０°となり、このとき２つの移相回路１１０Ｃ、１３０Ｃ、分圧回路１６０および帰還抵抗１７０による帰還ループのループゲインを１以下に設定することにより、上述した所定の周波数成分の信号のみを通過させる同調動作が行われる。
また、同調回路１の出力端子１９２からは、分圧回路１６０に入力される前の移相回路１３０Ｃの出力が取り出されているため、同調回路１自体に利得を持たせることができ、同調動作と同時に信号振幅の増幅が可能となる。
第７図は、上述した構成を有する２つの移相回路１１０Ｃ、１３０Ｃおよび分圧回路１６０の全体を伝達関数Ｋ1を有する回路に置き換えた回路図であり、伝達関数Ｋ1を有する回路と並列に抵抗Ｒ0を有する帰還抵抗１７０が、直列に帰還抵抗１７０のｎ倍の抵抗値（ｎＲ0）を有する入力抵抗１７４が接続されている。
第８図は、第７図に示す回路図をミラーの定理によって変換した回路図であり、変換後のシステム全体の伝達関数Ａは、
Ａ＝Ｖo／Ｖi＝Ｋ1／｛ｎ（１−Ｋ1）＋１｝            ・・・(1)
で表すことができる。
前段の移相回路１１０Ｃの伝達関数Ｋ2は、可変抵抗１１６とキャパシタ１１４からなるＣＲ回路の時定数をＴ1（可変抵抗１１６の抵抗値をＲ、キャパシタ１１４の静電容量をＣとするとＴ1＝ＣＲ）とすると、
Ｋ2＝−ａ1（１−Ｔ1ｓ）／（１＋Ｔ1ｓ）              ・・・(2)
となる。ここで、ｓ＝ｊωであり、ａ1は移相回路１１０Ｃの利得であってａ1＝（１＋Ｒ21／Ｒ23）＞１である。
また、後段の移相回路１３０Ｃの伝達関数Ｋ3は、キャパシタ３４と抵抗３６からなるＣＲ回路の時定数をＴ2（キャパシタ３４の静電容量をＣ、抵抗３６の抵抗値をＲとするとＴ2＝ＣＲ）とすると、
Ｋ3＝ａ2（１−Ｔ2ｓ）／（１＋Ｔ2ｓ）                ・・・(3)
となる。ここで、ａ2は移相回路１３０Ｃの利得であってａ2＝（１＋Ｒ41／Ｒ43）＞１である。
分圧回路１６０を介することによって信号振幅が１／ａ1ａ2に減衰するものとすると、２つの移相回路１１０Ｃ、１３０Ｃと分圧回路１６０を縦続接続した場合の全体の伝達関数Ｋ1は、
Ｋ1＝−｛１＋（Ｔｓ）2−２Ｔｓ｝／｛１＋（Ｔｓ）2＋２Ｔｓ｝            ・・・(4)
となる。なお、上述した（４）式においては、計算を簡単なものとするために、各移相回路の時定数Ｔ1、Ｔ2をともにＴとした。この（４）式を上述した（１）式に代入すると、
Ａ＝−｛１＋（Ｔｓ）2−２Ｔｓ｝／〔（２ｎ＋１）｛１＋（Ｔｓ）2｝＋２Ｔｓ〕
＝−｛１／（２ｎ＋１）｝〔｛１＋（Ｔｓ）2−２Ｔｓ｝
／｛１＋（Ｔｓ）2＋２Ｔｓ／（２ｎ＋１）｝〕  ・・・(5)
となる。
この（５）式によれば、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにもＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点（各移相回路の時定数が異なる場合には、ω＝１／√（Ｔ1・Ｔ2）の同調点）においてはＡ＝１であって帰還抵抗１７０と入力抵抗１７４の抵抗比ｎに無関係であることがわかる。換言すれば、第９図に示すように、ｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
しかも、前段の移相回路１１０Ｃ内の可変抵抗１１６の抵抗値を変えることにより、移相回路１１０Ｃに含まれるＣＲ回路の時定数を変化させることができ、同調周波数ωをある範囲で任意に変化させることができる。
ところで、上述した第７図において、伝達関数Ｋ1で示される全域通過回路が入力インピーダンスを有する場合、帰還抵抗１７０とこの全域通過回路の入力インピーダンスによる分圧回路が形成されるため、全域通過回路を含む帰還ループのループゲインは伝達関数Ｋ1の絶対値より小さくなる。全域通過回路の入力インピーダンスとは、前段の移相回路１１０Ｃの入力インピーダンスであり、オペアンプ１１２の入力抵抗１１８に可変抵抗１１６とキャパシタ１１４からなるＣＲ回路の直列インピーダンスが並列に接続されて形成される入力インピーダンスに他ならない。したがって、全域通過回路の入力インピーダンスによる帰還ループのループゲインの損失を補償するには、全域通過回路自体の利得を１以上に設定することが必要である。
例えば、移相回路１１０Ｃに含まれる抵抗１２１、１２３による分圧回路を無視して考える（分圧比が１の場合であって、上述した（２）におけるａ1が１の場合を考える）と、移相回路１１０Ｃは、（２）式によれば、入力された周波数に応じて利得が１倍のホロワ回路から利得が−１倍の反転増幅器としての範囲で動作しなければならないので、抵抗１１８と１２０の抵抗比を１以外にすることは好ましくない。なぜなら、抵抗１１８、１２０の各抵抗値をＲ18、Ｒ20とすると、移相回路１１０Ｃが反転増幅器として動作するときの利得は−Ｒ20／Ｒ18であるが、ホロワ回路として動作する場合の利得は抵抗１１８と抵抗１２０の抵抗比にかかわらず常に１であるから、抵抗１１８と抵抗１２０の抵抗比が１でない場合には、移相回路１１０Ｃが動作する全領域において、その入出力間の位相だけが変化し、出力振幅が変化しない理想条件が満足できなくなるからである。
移相回路１１０Ｃの出力側に抵抗１２１と抵抗１２３からなる分圧回路を付加し、この分圧回路を介してオペアンプ１１２の反転入力端子への帰還を施すことにより、抵抗１１８と抵抗１２０の抵抗比を１に保持したまま移相回路１１０Ｃの利得を１以上に設定することが可能となる。同様に、移相回路１３０Ｃの出力側に抵抗１４１と抵抗１４３からなる分圧回路を付加し、この分圧回路を介してオペアンプ１３２の反転入力端子への帰還を施すことにより、抵抗１３８と抵抗１４０の抵抗比を１に保持したまま移相回路１３０Ｃの利得を１以上に設定することが可能となる。
なお、（２）式あるいは（３）式から第４図、第６図に示したφ1（入力電圧Ｅiを基準として時計回り方向に１８０°≦φ1≦３６０°）、φ2（入力電圧Ｅiを基準として時計回り方向に０°≦φ2≦１８０°）を求めると、
φ1＝ｔａｎ｛２ωＴ1／（１−ω2Ｔ12）｝              ・・・(6)
φ2＝ｔａｎ｛２ωＴ2／（１−ω2Ｔ22）｝              ・・・(7)
となる。
例えばＴ1＝Ｔ2（＝Ｔ）の場合には、ω＝１／Ｔのときに２つの移相回路１１０Ｃ、１３０Ｃによる位相シフト量の合計は３６０°となって上述した同調動作が行われ、このときφ1＝２７０°、φ2＝９０°となる。
第１０図は、２つの移相回路１１０Ｃ、１３０Ｃに入出力される信号間の位相関係を示す図であり、前段の移相回路１１０Ｃに入力される信号の周波数と同調周波数が等しい場合であって、各移相回路の時定数Ｔ1、Ｔ2が等しい場合の例を示している。
前段の移相回路１１０Ｃの出力信号Ｓ２は、第１０図（Ａ）に示すように、入力信号Ｓ１を基準として、時計回り方向にφ1＝２７０°位相がシフトする。また、後段の移相回路１３０Ｃの出力信号Ｓ３は、入力信号Ｓ２を基準として、時計回り方向にφ2＝９０°位相がシフトする。
したがって、２つの移相回路１１０Ｃ、１３０Ｃを縦続接続すると、第１０図（Ｃ）に示すように、全体として３６０°位相がシフトする。
ところが、前段の移相回路１１０Ｃに入力される信号の周波数より設定されている同調周波数の方が高い場合には、上述したφ1とφ2を足し合わせた結果が３６０°とはならない。
第１１図は、前段の移相回路１１０Ｃに入力される信号の周波数より同調周波数の方が高い場合の各移相回路の入出力信号間の位相関係を示す図である。なお、第１１図および後述する第１２図では、上述した第１０図の場合と同様に、一例として各移相回路の時定数Ｔ1、Ｔ2が等しい場合を示している。
前段の移相回路１１０Ｃに入力される信号の周波数より同調周波数の方が高い場合とは、入力される信号の周波数が同調周波数より相対的に低い場合であり、この場合には、第４図および第６図から明らかなように、前段の移相回路１１０Ｃの位相シフト量φ1は２７０°より小さくなり、後段の移相回路１３０Ｃの位相シフト量φ2は９０°より小さくなる。したがって、φ1およびφ2はそれぞれ第１１図（Ａ）、第１１図（Ｂ）のように表され、２つの移相回路１１０Ｃ、１３０Ｃを縦続接続した場合の位相シフト量の合計は、第１１図（Ｃ）に示すように、３６０°よりも小さくなる。
ところで、このような場合に同調周波数を実際に入力される信号の周波数に近づけるには、上述したφ1を大きくすればよく、具体的には、第２図に示す可変抵抗１１６の両端電圧ＶR1を大きくすればよい。例えば、可変抵抗１１６をｎチャネル型のＦＥＴで形成した場合には、ゲート電圧を下げてチャネル抵抗を大きくすればよい。
また、前段の移相回路１１０Ｃに入力される信号の周波数より同調周波数の方が低い場合も、上述したφ1とφ2を足し合わせた結果が３６０°とはならない。
第１２図は、前段の移相回路１１０Ｃに入力される信号周波数より同調周波数の方が低い場合の各移相回路の入出力信号間の位相関係を示す図である。
前段の移相回路１１０Ｃに入力される信号の周波数より同調周波数の方が低い場合とは、入力される信号の周波数が同調周波数より相対的に高い場合であり、この場合には、第４図および第６図から明らかなように、前段の移相回路１１０Ｃの位相シフト量φ1は２７０°より大きくなり、後段の移相回路１３０Ｃの位相シフト量φ2は９０°より大きくなる。したがって、φ1およびφ2はそれぞれ第１２図（Ａ）、第１２図（Ｂ）のように表され、２つの移相回路１１０Ｃ、１３０Ｃを縦続接続した場合の位相シフト量の合計は、第１２図（Ｃ）に示すように、３６０°よりも大きくなる。
ところで、このような場合に同調周波数を実際に入力される信号の周波数に近づけるには、上述したφ1の絶対値を小さくすればよく、具体的には、第２図に示す可変抵抗１１６の両端電圧ＶR1を小さくすればよい。例えば、可変抵抗１１６をｎチャネル型のＦＥＴで形成した場合には、ゲート電圧を上げてチャネル抵抗を小さくすればよい。
以上に説明したように、上述した同調回路１では、移相回路１１０Ｃ内の抵抗１１８と抵抗１２０の抵抗値を同じ値に設定するとともに移相回路１３０内の抵抗１３８と抵抗１４０の抵抗値を同じ値に設定しているため、同調周波数を変えた際の振幅変動を防止してほぼ一定の振幅を有する同調出力を得ることができる。
特に、同調出力の振幅変動を抑えたことにより、上述した抵抗比ｎを大きくして同調回路１のＱの値を大きくすることができる。すなわち、ループゲインに周波数依存性があると、利得の低い周波数では抵抗比ｎを大きくしてもＱが上がらず、利得の高い周波数ではループゲインが１を越えて発振することがある。したがって、振幅変動が大きい場合には、このような発振を防止するために抵抗比ｎをあまり大きな値に設定することができず、同調回路１のＱの値も小さくなる。一方、第２図に示す同調回路１では、移相回路１１０Ｃ、１３０Ｃに分圧回路を接続したため、抵抗比ｎを大きく設定しても同調回路１の同調出力は振幅変動を起こさなくなる。したがって、第２図に示す同調回路１では、抵抗比ｎを大きくしてＱの値を大きくすることができる。
また、分圧回路１６０を介して減衰した信号を帰還信号として用いるとともに、分圧回路１６０に入力される前の信号を同調回路１の出力として取り出すことにより、入力信号の中から所定の周波数成分のみを抽出する同調動作とともに、この抽出された信号に対して所定の増幅を行うことができる。
なお、上述した第２図に示した同調回路１において、同調回路１に含まれる各移相回路内のオペアンプ１１２あるいは１３２の出力端に接続された分圧回路のうち、いずれか一方の分圧回路を省略し、あるいは分圧比を１に設定してもよい。例えば、移相回路１１０Ｃ内の分圧回路を省略してオペアンプ１１２の出力端子を抵抗１２０の一方端に直接接続してもよい。
このように、縦続接続された２つの移相回路の一方について分圧回路を省略してゲインを１に設定すると、他方の移相回路１１０Ｃのゲインを１より大きな値に設定することにより、第２図に示した同調増幅器１と同様の同調動作が行われる。
また、増幅動作が不要な場合には、移相回路１３０Ｃの後段の分圧回路１６０を省略し、移相回路１３０Ｃの出力を直接前段側に帰還してもよい。あるいは、分圧回路１６０内の抵抗１６２の抵抗値を極端に小さな値にして分圧比を１に設定してもよい。
〔Ｃ．周波数制御回路の詳細構成および動作〕
次に、第１図に示した周波数制御回路２の詳細について説明する。第１３図は、周波数制御回路２の構成を示す回路図であり、同期整流回路３、パルス変換回路５、極性判別回路６および電圧合成回路７のそれぞれの詳細構成が示されている。
第１３図に示す同期整流回路３は、アナログスイッチ（ＡＳ）３０、電圧比較器３２、レベルシフタ（ＬＳ）３４を含んで構成されている。
電圧比較器３２の一方の入力端（例えば反転入力端子）には同調回路１の出力信号が入力されており、他方の入力端（例えば非反転入力端子）は接地されている。電圧比較器３２の出力は、同調回路１の出力信号の電位が０Ｖより大きいときにはＬレベル（例えば０Ｖ）になり、反対に同調回路１の出力信号の電位が０Ｖ以下のときにはＨレベル（例えば所定の正電圧）となる。なお、電圧比較器３２は、上述した出力端の他に論理が反転した信号を出力する反転出力端を備えており、この反転出力端は後述する極性判別回路６に接続されている。
レベルシフタ３４は、電圧比較器３２から出力される信号に対して極性反転を行うと同時にレベルシフトを行い、正極性と負極性の電圧レベルを有する矩形波を参照信号として出力する。
アナログスイッチ３０は、レベルシフタ３４から出力される参照信号に同期して動作しており、参照信号に並行して入力される同調回路１の入力信号を所定のタイミングで通過させあるいは遮断する。例えば、アナログスイッチ３０は、参照信号の矩形波が正極性の電圧レベルにあるときに入力信号を通過させ、負極性の電圧レベルにあるときに入力信号を遮断する。
なお、第１３図に示した同期整流回路３は、電圧比較器３２とアナログスイッチ３０の間にレベルシフタ３４を挿入しているが、レベルシフタ３４を省略して電圧比較器３２の出力を直接参照信号としてアナログスイッチ３０を動作させてもよい。
このように、同期整流回路３は、同調回路１の出力信号に同期して、同調回路１の入力信号に対して同期整流を行う。例えば、同調回路１の入力信号の周波数と同調回路１の同調周波数が一致している場合には、入力信号の正極性側だけの半波整流波形信号が同期整流出力として同期整流回路３から出力される。
第１３図に示すパルス変換回路５は、電圧比較器５０と、抵抗５２、５４からなる分圧回路とを含んで構成されている。
電圧比較器５０の一方の入力端（例えば非反転入力端子）には同期整流回路３内のアナログスイッチ３０の出力信号が入力され、他方の入力端（例えば反転入力端子）には分圧回路の分圧出力が入力される。そして、電圧比較器５０は両入力端の電圧を比較し、その比較結果を出力する。分圧回路を構成する抵抗５２の一方端は接地され、抵抗５４の一方端は負電源ＶSSに接続されている。また、抵抗５４の抵抗値を抵抗５２の抵抗値よりも大きな値（例えば１００倍程度）に設定することにより、電圧比較器５０の反転入力端子の電圧は０Ｖより若干低いレベルに設定される。
上述した同期整流回路３は、参照信号に対して同一極性の成分と逆極性の成分を生成する。この逆極性の成分は同調回路１の位相偏差を表しており、パルス変換回路５内部の電圧比較器５０は、この位相偏差に比例するパルス幅を有するパルス列を出力する。具体的には、電圧比較器５０は、互いに極性が異なる２種類のパルス列を出力し、一方のパルス列は電圧合成回路７に入力され、他方のパルス列は極性判別回路６に入力される。
上述したように、同調回路１に入力される信号の周波数と同調周波数とが一致しているときには、同期整流出力として完全な半波整流波形が得られるため、その電圧レベルは常に正極性あるいは０Ｖとなる。ところが、入力信号の周波数と同調周波数とが一致していないときには、その位相のずれに対応するタイミングで同期整流の出力に負の極性をもつ電圧成分が生じる。したがって、同調周波数が入力信号の周波数とずれてこの負極性部分が生じたときに、この負極性部分の発生タイミングと同タイミングでパルス変換回路５内の電圧比較器５０の出力がＬレベルとなる。
第１３図に示す極性判別回路６は、２つのインバータ回路６０、６１と２つのＤ型フリップフロップ６２、６３を含んで構成されている。
本実施形態では、２つのインバータ回路６０、６１によって遅延回路を構成しており、パルス変換回路５内の電圧比較器５０の出力を縦続接続された２つのインバータ回路６０、６１を通した後に、フリップフロップ６２、６３の各クロック端子に入力している。
極性判別回路６内のＤ型フリップフロップ６２のＤ入力端子には、同期整流回路３の参照信号と同タイミングでレベルだけが異なる信号が入力される。このＤ入力端子に入力された信号は、パルス変換回路５から出力されるパルス列の立ち上がりに同期してラッチされ、次段のＤ型フリップフロップ６３のＤ入力端子に入力される。これにより、次段のＤ型フリップフロップ６３は、パルス変換回路５内の電圧比較器５０から出力されるパルス列に基づいて、位相の方向を表すＨあるいはＬレベルの電圧を出力する。
第１３図に示す電圧合成回路７は、２つのトライステートバッファ７００、７０２と、差動増幅器と、可変バイアス回路とを含んで構成され、差動増幅器はオペアンプ７０４を含んでおり、可変バイアス回路は可変抵抗７０６を含んでいる。
一方のトライステートバッファ７００は、入力端がパルス変換回路５内の電圧比較器５０の反転出力端に接続されており、出力端が抵抗７１０を介して差動増幅器の反転入力端子に接続されている。このトライステートバッファ７００は、極性判別回路６内の後段のフリップフロップ６３の出力端子Ｑから出力される信号の論理に従って動作しており、例えばこの信号の論理がＨのときには入力された信号をそのまま出力し、反対にこの信号の論理がＬのときには出力端をハイインピーダンス状態にする。
同様に、他方のトライステートバッファ７０２は、入力端がパルス変換回路５内の電圧比較器５０の反転出力端に接続されており、出力端が抵抗７０８を介して差動増幅器の非反転入力端子に接続されている。このトライステートバッファ７０２は、極性判別回路６内の後段のフリップフロップ６３の反転出力端子から出力される信号の論理に従って動作しており、例えばこの信号の論理がＨのときには入力された信号をそのまま出力し、反対にこの信号の論理がＬのときには出力端をハイインピーダンス状態にする。
差動増幅器は、上述した２つのトライステートバッファ７００、７０２の各出力をそれぞれ差動入力端子に入力し、これらの差分を所定の増幅度で増幅するとともに所定の平滑動作を行って高周波成分を除去し、制御電圧を生成する。
この差動増幅器は、具体的にはオペアンプ７０４の他に、オペアンプ７０４の反転入力端子と出力端子との間に挿入された帰還抵抗７１２およびこの帰還抵抗７１２に並列接続されたキャパシタ７１４と、トライステートバッファ７０２から出力される信号の電圧レベルを分圧することによりオペアンプ７０４の２入力間の調整を行うためにオペアンプ７０４の非反転入力端子とアースとの間に挿入された抵抗７１６およびこの抵抗７１６に並列接続されたキャパシタ７１８と、オペアンプ７０４の反転入力端子とアースとの間に挿入されたキャパシタ７２０とを含んで構成されている。
また、オペアンプ７０４の反転入力端子には、２つの固定端子が正電源Ｖddと負電源Ｖssに接続された可変抵抗７０６の可動端子が抵抗７２２を介して接続されている。したがって、この可変抵抗７０６によって形成されるバイアス回路によって、オペアンプ７０４の出力端には所定のバイアス電圧が設定される。なお、この可変抵抗７０６を実際に半導体基板上に形成する場合にはＦＥＴ等の能動素子を利用して形成することができる。
このバイアス回路は、同調回路１の同調周波数と入力信号の周波数とが一致したときに（すなわち誤差がないときに）、同調回路１の一方の移相回路１１０Ｃに含まれる可変抵抗１１６のゲートに印加すべき電圧を設定するためのものである。
本実施形態の周波数制御回路２はこのような詳細構成を有しており、次にその詳細動作を場合を別けて説明する。
〔Ｃ−１．入力信号の周波数より同調周波数が高い場合〕
第１４図は、同調回路１に入力される信号の周波数に比べて同調回路１の同調周波数が高い場合のタイミング図であり、周波数制御回路２内の各構成の入出力タイミングが示されている。同図（Ａ）〜（Ｎ）は第１３図の回路図において示した符号Ａ〜Ｎに対応している。また、同図（Ｉ）〜（Ｎ）に含まれる斜線領域は不確定部分に対応しており、実際には同図に示した各構成の入出力波形より前のタイミングで入出力される波形の状態に応じてその状態が決定される。
同調回路１の入力信号の周波数より同調周波数の方が高い場合には、第１１図（Ｃ）に示したように２つの移相回路１１０Ｃ、１３０Ｃの全体による位相シフト量の合計が３６０°より小さくなるため、ある時点での同調回路１に入出力される２つの信号を観察すると、第１４図（Ａ）、（Ｂ）に示すような位相関係となる。
同期整流回路３内の電圧比較器３２は、同調回路１の出力信号の電圧レベルが０Ｖより低いときにはＨレベル、０Ｖより高いときにはＬレベルの信号を出力する。したがって、電圧比較器３２からは、第１４図（Ｃ）に示すように同調出力と同じ周波数および位相を有し、同調出力の電圧レベルが正極性のときにＬレベル、反対に同調出力の電圧レベルが負極性のときにＨレベルとなる矩形波が出力される。
なお、電圧比較器３２は、上述した出力の他に、その論理を反転した信号を反転出力端子から出力しており、第１４図（Ｄ）にはその波形が示されている。
レベルシフタ３４は、第１４図（Ｃ）に示す電圧比較器３２の出力に対して論理の反転を行って、第１４図（Ｅ）に示すように、絶対値が等しい正極性および負極性の電圧状態を有する矩形波を出力する。
アナログスイッチ３０は、このレベルシフタ３４から出力される矩形波の電圧レベルに応じたスイッチのオンオフ動作を行っている。同調回路１の同調周波数の方が入力信号の周波数よりも高い場合には、第１４図（Ｆ）に示すように、完全な半波整流波形よりもわずかに前方にずれた波形、すなわち同調出力の上半分を取り出すよりタイミングよりもわずかに早いタイミングで取り出した波形がアナログスイッチ３０から出力される。
電圧比較器５０は、このアナログスイッチ３０の出力の電圧レベルが０Ｖより低くなったときだけＬレベルになり、それ以外はＨレベルのパルス列を出力する。したがって、アナログスイッチ３０から出力される同期整流出力が半波整流波形よりわずかに前方にずれている場合には、第１４図（Ｇ）に示すように、この前方のずれに対応するタイミングで電圧比較器５０の出力がＬレベルになる。
なお、電圧比較器５０は、上述した出力の他に、その論理を反転した信号を反転出力端子から出力しており、第１４図（Ｈ）にはその波形が示されている。
極性判別回路６内の前段のフリップフロップ６２は、電圧比較器５０の出力がＬレベルからＨレベルに立ち上がるタイミングで（正確には電圧比較器５０の出力を２つのインバータ回路６０、６１を通した後の信号が立ち上がるタイミングで）、同期整流回路３内の電圧比較器３２の反転出力端子から出力される信号の論理を取り込んで保持する。第１４図（Ｇ）および（Ｄ）に示すように、電圧比較器５０から出力される信号が立ち上がる際には、電圧比較器３２の反転出力端子から出力される信号がＨレベルとなっているため、第１４図（Ｉ）に示すように、この論理Ｈが前段のフリップフロップ６２によって保持される。
また、後段のフリップフロップ６３は、前段のフリップフロップ６２の出力を次に電圧比較器５０の出力がＬレベルからＨレベルに立ち上がるタイミングで取り込んで保持し、第１４図（Ｊ）に示すように出力端子Ｑから論理Ｈの信号を出力する。なお、フリップフロップ６３の反転出力端子からは、第１４図（Ｋ）に示すように、この論理Ｈを反転した論理Ｌの信号が出力される。
このように、同調回路１の入力信号の周波数より同調周波数の方が高い場合には、後段のフリップフロップ６３の出力端子Ｑから論理Ｈの信号が出力され、反転出力端子からは論理Ｌの信号が出力される。したがって、電圧合成回路７内の２つのトライステートバッファ７００、７０２の動作に着目すると、論理Ｌの信号が制御端子に入力されるトライステートバッファ７０２の出力端はハイインピーダンス状態となり、論理Ｈの信号が制御端子に入力されるトライステートバッファ７００のみが第１４図（Ｌ）に示すようにバッファとして動作する。
なお、トライステートバッファ７０２の出力端は抵抗７０８および７１６を介して接地されているため、この出力端の電位は第１４図（Ｍ）に示すように０Ｖとなる。
ところで、トライステートバッファ７００は、入力端子に電圧比較器５０の反転出力端が、出力端子に抵抗７１０を介してオペアンプ７０４の反転入力端子が接続されている。このため、制御端子に論理Ｈの信号が入力されてトライステートバッファ７００が単なるバッファとして機能すると、電圧比較器５０の反転出力端から出力される信号が抵抗７１０を介してオペアンプ７０４の反転入力端子に入力される。
このようにしてオペアンプ７０４の反転入力端子に正極性のパルスが入力されると、このパルス入力に対応してオペアンプ７０４の出力端子の電圧が下がる。ところで、実際にはオペアンプ７０４の反転入力端子とアースとの間にはキャパシタ７２０が、オペアンプ７０４の出力端子と反転入力端子との間にはキャパシタ７１４がそれぞれ接続されており、出力電圧が平滑化されるため、第１４図（Ｎ）に示すように、オペアンプ７０４を含む差動増幅器は、トライステートバッファ７００を介して入力される信号のパルス幅に対応する分だけ出力電圧、すなわち制御電圧がなだらかに低下する。
このようにして、同調回路１にフィードバックされる制御電圧が低くなって同調回路１の同調周波数を低い方に変化させる。このような制御は、同調回路１の入力信号の周波数と同調周波数のずれがなくなるまで繰り返され、所定時間経過後に同調周波数が入力信号の周波数に一致する。
〔Ｃ−２．入力信号の周波数より同調周波数の方が低い場合〕
第１５図は、同調回路１に入力される信号の周波数に比べて同調回路１の同調周波数が低い場合のタイミング図であり、周波数制御回路２内の各構成の入出力タイミングが示されている。第１４図と同様に、第１５図（Ａ）〜（Ｎ）は第１３図の回路図において示した符号Ａ〜Ｎに対応している。
同調回路１の入力信号の周波数より同調周波数の方が低い場合には、第１２図（Ｃ）に示したように２つの移相回路１１０Ｃ、１３０Ｃの全体による位相シフト量の合計が３６０°より大きくなるため、ある時点での同調回路１に入出力される２つの信号を観察すると、第１５図（Ａ）、（Ｂ）に示すような位相関係となる。
同期整流回路３内の電圧比較器３２からは同調回路１の同調出力に同期した信号（第１５図（Ｃ））が出力され、レベルシフタ３４ではこの信号を反転増幅すると同時に所定のレベルシフトを行う（第１５図（Ｅ））。アナログスイッチ３０はレベルシフタ３４の出力信号の電圧レベルが正極性のときだけ同調回路１の入力信号を通過させるため、第１５図（Ｆ）に示す出力波形となる。
したがって、パルス変換回路５内の電圧比較器５０からは、第１５図（Ｆ）に示す出力波形において電圧レベルが負極性となるタイミングで０Ｖに、それ以外のタイミングでは所定の正電圧を有するパルス列が出力される（第１５図（Ｇ））。
ところで、極性判別回路６内のフリップフロップ６２は、このパルス列の立ち上がりに同期して、同期整流回路３内の電圧比較器３２の反転出力端子から出力される信号（第１５図（Ｄ））を取り込んで保持するが、上述した矩形波の立ち上がりのタイミングと第１５図（Ｄ）に示した電圧比較器３２の出力の立ち下がりのタイミングとはほぼ同時であるため、このままではフリップフロップ６２の入力データが確定する前にデータの取り込みを行うおそれがある。インバータ回路６０、６１は、このような不都合を回避するために挿入された遅延回路であり、データの取り込みタイミングを所定時間遅延することにより、入力データが確定する前にデータを取り込むことを防止している。
なお、第１３図に示す構成では２つのインバータ回路６０、６１を用いて遅延回路を構成しているが、４つ以上のインバータ回路や論理を反転しない複数のバッファを用いる場合等、遅延回路を実現する手法については種々のものが考えられる。
このようにして、極性判別回路６内の２つのフリップフロップ６２、６３のそれぞれは、同期整流回路３内の電圧比較器３２の反転出力端子から出力される信号の０Ｖ部分（論理Ｌに相当する）を取り込むため、後段のフリップフロップ６３の出力端子Ｑとその反転出力端子からは第１５図（Ｊ）、（Ｋ）に示すように論理Ｌおよび論理Ｈの信号がそれぞれ出力される。
このフリップフロップ６３の各出力信号は、第１４図に示した場合、すなわち入力信号の周波数よりも同調周波数の方が高い場合と比べると、反対の論理状態を有しており、電圧合成回路７内のトライステートバッファ７０２のみがバッファとして動作する（第１５図（Ｌ）、（Ｍ））。したがって、オペアンプ７０４を含んで構成される差動増幅器の非反転入力端子に所定のパルス幅を有する正極性のパルスが入力され、この差動増幅器から同調回路１に向けて出力される制御電圧がなだらかに上昇して（第１５図（Ｎ））、同調回路１の同調周波数を高い方に変化させる。このような制御は、同調回路１の入力信号の周波数と同調周波数のずれがなくなくまで繰り返され、所定時間経過後に同調周波数が入力信号の周波数に一致する。
このように、本実施形態の同調機構によれば、同調回路１の入出力信号間の位相差がなくなるように制御を行うことにより、同調周波数が常に入力信号の周波数に追従して一致するようになる。したがって、例えばスーパーヘテロダイン方式の受信機に用いた場合においては、入力される放送波等のキャリアの周波数に容易に同調周波数を一致させることができる。
また、本実施形態の同調機構を実現する同調回路１および周波数制御回路２は、フリップフロップ等の各種のデジタル回路やオペアンプ、キャパシタ、抵抗によって構成されており、いずれの素子も半導体基板上に形成することができることから、同調機構全体あるいは同調機構やその周辺回路を含む全体を半導体基板上に集積化することができる。
特に、同調機構全体を集積化した場合には、製造したチップ毎に回路定数に大きなばらつきが生じて周波数特性が一定しないことが考えられるが、このような場合であっても本実施形態の同調機構によれば、所定周波数を有する入力信号に追随するように同調回路１の同調周波数が変化するため、同調特性のばらつきが実際の同調特性に影響することはなく、常に安定した特性を実現することができる。
また、同調機構全体を集積化した場合には、使用時の温度変化に伴って抵抗等の各種の素子定数が変化することも考えられるが、本実施形態の同調制御方式では常に入力信号の周波数に一致するような制御を行っているため、各種の素子定数が変化した場合であっても適度なフィードバックがかかり、同調周波数の変動を抑制できる。
また、本実施形態の同調機構は、同期整流回路３によって同調回路１の出力信号（同調出力）を参照信号として入力信号に対する同期整流を行い、この同期整流信号に基づいて入出力信号間の位相差に対応したパルス幅を有する信号を生成しており、一旦パルスに変換して処理することから、入力信号の振幅の変動等の影響がなく、外部要因の影響を受けにくい安定した同調制御が可能となる。
また、極性判別回路６を２つのフリップフロップ６２、６３を含んで構成することにより、例えば同調周波数が入力信号の周波数にほぼ等しくなって第１４図（Ｇ）および第１５図（Ｇ）に示すパルスが交互に出力された場合であっても、電圧合成回路７による電圧加算を正確に行うことができる。すなわち、前段のフリップフロップ６２は、第１４図（Ｇ）あるいは第１５図（Ｇ）に示す信号の立ち上がりに同期して、第１４図（Ｄ）あるいは第１５図（Ｄ）に示す電圧比較器３２の反転出力をラッチし、ラッチしたしたデータは次に第１４図（Ｇ）あるいは第１５図（Ｇ）に示すパルスが出力されたタイミングで制御電圧に反映される。したがって、第１４図（Ｇ）および第１５図（Ｇ）に示すパルスが交互に出力された場合には、一方のパルスが出力されたときに他方のパルスに相当する電圧を制御電圧に反映することになり、位相差に応じたパルス幅が正確に制御電圧に反映されないことになる。ところが、２つ（あるいはそれ以上の偶数個）のフリップフロップ６２、６３を縦続接続した場合には、制御電圧への反映が１周期分遅れるもののこのような不都合がない。
〔Ｄ．ＡＭ受信機に適用した場合の例〕
次に、上述した本実施形態の同調機構をＡＭ受信機に適用した場合について説明する。本実施形態の周波数制御回路２には同期整流回路３が含まれているため、この同期整流出力をローパスフィルタを通すだけでＡＭ検波信号として用いることができる。
第１６図は、ＡＭ検波を兼ねた同調機構の構成を示す図である。同図に示す構成は、第１図に示した周波数制御回路２内の同期整流回路３の出力を分岐し、この分岐した信号をローパスフィルタ（ＬＰＦ）８を通すことにより、ＡＭ検波信号として取り出している。
一般に、ある参照信号に同期して入力信号に対するスイッチングを行うという操作は、参照信号と入力信号とをミキシングすることに等価であるといえる。いま、入力信号として互いに周波数が接近した第１および第２の信号を考え、第１の信号の周波数をｆ1、第２の信号の周波数をｆ2（＝ｆ1＋Δｆ）とする。また、参照信号の周波数をｆrとする。
このような参照信号を用いて入力信号に対する同期整流を行うと、三角関数で表すことができる各信号同士を掛け算することに相当するため、結果として入力信号の周波数ｆ1およびｆ2と参照信号の周波数ｆrとの和と差の成分が生じる。したがって、入力信号の中の第１の信号と参照信号とを掛け合わせることによりｆ1＋ｆr、ｆ1−ｆrの各周波数成分が現れ、入力信号の中の第２の信号と参照信号とを掛け合わせることによりｆ1＋Δｆ＋ｆr、ｆ1＋Δｆ−ｆrの各周波数成分が現れる。
参照信号の周波数ｆrを第１の信号の周波数ｆ1に一致させると、第１の信号と参照信号を掛け合わせることにより２ｆ1、０の各周波数成分が現れ、第２の信号と参照信号とを掛け合わせることにより２ｆ＋Δｆ、Δｆの周波数成分が現れる。したがって、同期整流出力としては２ｆ＋Δｆ、２ｆ1、Δｆ、０の各周波数成分が現れる。ここで、周波数「０」の成分とは直流成分であり、実際にはこの直流成分には変調信号が含まれるため、この直流成分とそれ以外の交流成分（２ｆ＋Δｆ、２ｆ1、Δｆ）を分離して直流成分のみを取り出すことにより、同期整流を利用した検波と同調分離を同時に行うことができる。
国内のＡＭ放送を考えた場合、上述したΔｆは９ｋＨｚであるため、この９ｋＨｚ以上の周波数成分を除去可能なローパスフィルタ８を用いることにより、参照信号と同じ周波数を有する所望の放送波のみを取り出すことが可能となる。
第１７図は、第１６図に示す周波数制御回路２の詳細構成を示す回路図である。周波数制御回路２を構成する同期整流回路３、パルス変換回路５、極性判別回路６、電圧合成回路７のそれぞれの詳細構成は第１３図に示した各回路の詳細構成と同じであり、同期整流回路３に含まれるアナログスイッチ３０の出力をパルス変換回路５内の電圧比較器５０に入力するとともに外部に取り出している点に特徴がある。
上述したように、周波数制御回路２内の同期整流回路３の後段に設けたローパスフィルタ８から出力される信号はＡＭ検波信号そのものであるため、本実施形態の同調機構をＡＭ受信機に適用した場合には、本来であれば同調機構の後段に別に設けるＡＭ検波回路が不要となり、回路構成の簡素化が可能となる。
また、本実施形態で用いた同調回路１は、第２図に示す詳細構成を用いて説明したように、理論的には信号振幅の減衰がなく、同調周波数が変化した場合であっても常に一定振幅の出力信号を得ることができる。しかし、実際に同調回路１を組み立てたり、シミュレーションを行ってみると、同調周波数の変化によって出力振幅が若干変化したり、可変抵抗１１６を構成するＦＥＴの種類や可変幅等によっては出力信号に歪みが生じることがある。ところが、第１６図および第１７図に示したように、同調回路１の入力信号に対して同期整流を行うことにより、同調回路１を通すことによる振幅変動や歪みの発生等の影響がなく、ＳＮ比が良好なＡＭ検波信号を取り出すことができる。
さらに、同期整流出力をＡＭ検波に用いているため、例えばダイオードを用いてＡＭ検波を行う場合のような順方向電圧以下の不感帯領域をなくすことができ、直線性の良いＡＭ受信が可能となる。特に、ＡＭ検波回路を含む同調機構の全体を半導体基板上に集積化する場合には、順方向電圧が低いゲルマニウムダイオードが使えず順方向電圧が高いシリコンダイオード等を使うことになるため、ダイオードを使わない検波方式を採用する必要があり、上述した同期整流出力をＡＭ検波信号に兼用する方法は多くの利点がある。
なお、第１６図および第１７図は、周波数制御回路２による制御に必要となる同期整流出力を分岐してＡＭ検波信号に用いたが、当然ながら、従来の受信機で行っているように、同調回路１の後段に同期整流を利用したＡＭ検波回路を接続して、あるいは同調回路１の後段にその他の検波方式を用いたＡＭ検波回路を接続してＡＭ検波信号を得るようにしてもよい。
第１８図は、第１６図に示した同調機構を利用したＡＭ受信機の構成を示す図である。
第１８図に示すＡＭ受信機は、第１６図および第１７図に示す同調回路１、周波数制御回路２およびローパスフィルタ８と、高周波増幅回路１０、低周波増幅回路１２、スピーカ１４およびアンテナ１６を含んで構成されている。
高周波増幅回路１０は、アンテナ１６によって受信したＡＭ波を高周波増幅して同調回路１に入力する。上述したように、同調回路１は、周波数制御回路２によって同調周波数が制御されており、入力されるＡＭ波が有する周波数にこの同調周波数が一致するようになっている。
なお、周波数制御回路２は、同調回路１の入出力信号の位相差を誤差信号として検出してこの位相差がなくなるように制御しているため、電圧合成回路７内のバイアス回路を構成する可変抵抗７０６を予め調整しておいて、受信したいＡＭ波の周波数近傍になるように同調回路１の同調周波数を設定しておく必要がある。
低周波増幅回路１２は、ローパスフィルタ８から出力される信号（ＡＭ検波信号）に対して低周波増幅を行い、スピーカ１４から音声を出力する。なお、スピーカ１４を用いずに、イヤホン等によって音声に変換するようにしてもよい。
また、第１８図に示すＡＭ受信機は、アンテナ１６からの入力部分にバリコンとバーアンテナによるＬＣ回路を用いずに、同調回路１によって直接所望周波数とＡＭ波を抽出しているため、入力部分の設計が容易となる。このため、アンテナ１６を短い棒状あるいは紐状の導電性材料で形成することができ、ＡＭ波を効率良く受信することができる。具体的には、カーラジオ等に使用されるロッドアンテナによってアンテナ１６を形成したり、イヤホンのリード部分をアンテナ１６として使用するだけで、所望のＡＭ波を感度良く受信することができ、従来不可欠であったバーアンテナをなくすことができる。
また、バーアンテナを用いずに済むため、同調回路１や周波数制御回路２および高周波増幅回路１０等を含むＡＭ受信機のほとんど全ての構成回路を半導体基板上に集積化することができ、構成回路を１チップ上に形成することも可能となる。
〔Ｅ．ＦＭ受信機に適用した場合の例〕
次に、上述した本実施形態の同調機構をＦＭ受信機に適用した場合について説明する。本実施形態の周波数制御回路２は、同調回路１の入力信号の周波数が変化した場合に、この周波数変化に追従させて同調回路１に帰還する制御電圧を変化させている。したがって、原理的にはこの制御電圧には同調回路１の入力信号の周波数変化、すなわちＦＭ波の変調信号と同じ周波数成分が含まれており、これをＦＭ検波信号として用いることができる。
第１９図は、ＦＭ検波を兼ねた同調機構の構成を示す図である。同図に示す構成は、第１図に示した制御信号生成回路４内の電圧合成回路７を電圧合成回路７Ａに置き換え、この電圧合成回路７Ａから同調回路１へ帰還する制御電圧と並行してＦＭ検波信号を取り出している。
第２０図は、第１９図に示す周波数制御回路２の詳細構成を示す回路図である。周波数制御回路２を構成する同期整流回路３、パルス変換回路５および極性判別回路６のそれぞれの詳細構成は第１３図に示した各回路の詳細構成と同じであり、電圧合成回路７Ａの構成が第１３図に示した電圧合成回路７とは若干異なっている。
電圧合成回路７Ａは、２つのトライステートバッファ７００、７０２とこれらの後段に接続されたオペアンプ７０４を含む差動増幅器とを含んでいる点や、可変抵抗７０６の抵抗値を制御することにより電圧合成回路７Ａから同調回路１に印加する制御電圧のバイアス電圧を任意に変更できる点は第１３図に示した電圧合成回路７と同じである。
また、電圧合成回路７Ａは、これらの構成に加えて、２つのトライステートバッファ７００、７０２の後段に上述した第１の差動増幅器とほぼ同じ構成を有する第２の差動増幅器を有している。
具体的には、この第２の差動増幅器は、オペアンプ７２４と、オペアンプ７２４の反転入力端子と出力端子との間に挿入された帰還抵抗７３２およびこの帰還抵抗７３２に並列接続されたキャパシタ７３４と、トライステートバッファ７０２から抵抗７２８を介して入力される信号の電圧レベルを分圧することによりオペアンプ７２４の２入力間の調整を行うためにオペアンプ７２４の非反転入力端子とアースとの間に挿入された抵抗７３６およびこの抵抗７３６に並列接続されたキャパシタ７３８と、トライステートバッファ７００から抵抗７３０を介して信号が入力されるオペアンプ７２４の反転入力端子とアースとの間に接続されたキャパシタ７４０とを含んで構成されている。
このように、第２の差動増幅器は第１の差動増幅器と同じ構成を有している。但し、第１の差動増幅器には、可変抵抗７０６によって構成されるバイアス回路が接続されているが、このバイアス回路は同調回路１の移相回路１１０Ｃに含まれる可変抵抗１１６のゲートに印加するバイアス電圧を設定するためのものであり、ＦＭ検波動作とは直接関係ないため第２の差動増幅器には接続されていない。
また、第１の差動増幅器では帰還抵抗７１２と並列接続されたキャパシタ７１４等の静電容量を調整してオペアンプ７０４の出力端に現れる電圧を平滑して変化がなだらかな制御電圧を得ているが、第２の差動増幅器では帰還抵抗７３２と並列接続されたキャパシタ７３４やキャパシタ７３８あるいは７４０の静電容量を調整してオペアンプ７２４の出力端に現れる電圧から約２０ｋＨｚ以上の高周波成分を除去している。したがって、第２の差動増幅器からは約２０ｋＨｚ以下の周波数成分、すなわちＦＭ音声等のＦＭ検波信号を取り出すことができる。
第２０図に示した同調機構を含むＦＭ受信機全体の構成としては、第１８図に示した受信機の構成の大部分（ローパスフィルタ８は不要）をそのまま適用することができる。すなわち、アンテナ１６で受信したＦＭ波を高周波増幅回路１０で高周波増幅した後に同調回路１に入力する。同調回路１によって周波数制御回路２の制御によって所望の周波数を有するＦＭ波（キャリア）のみが抽出され、この制御を行う周波数制御回路２からはＦＭ検波信号が出力される。このＦＭ検波信号は低周波増幅回路１２によって増幅された後スピーカ１４から出力される。ＦＭ変調信号として文字等の各種のデータを考えた場合には、低周波増幅回路１２の後段をデータ処理回路に置き換えればよい。
なお、ＡＭ受信機の場合と同様に、第２０図に示した周波数制御回路２は、同調回路１の入出力信号の位相差を誤差信号として検出してこの位相差がなくなるように制御しているため、電圧合成回路７Ａ内のバイアス回路を構成する可変抵抗７０６を予め調整しておいて、受信したいＦＭ波の周波数近傍になるように同調回路１の同調周波数を設定しておく必要がある。
このように、周波数制御回路２内の電圧合成回路７の差動増幅器に含まれる平滑回路の時定数を調整することにより、同調回路１に入力されるＦＭ変調がかかった信号から容易にＦＭ変調信号のみを取り出すことができ、第２０図に示した同調機構をＦＭ受信機に適用した場合には、本来であれば同調機構の後段に別に設けるＦＭ検波回路が不要となり、回路構成の簡素化が可能となる。
また、従来のＦＭ受信機では同調機構とＦＭ検波回路の間に、振幅変動の影響を除去した後にＦＭ検波を行うためにリミッタ回路を設けていたが、第２０図に示した同調機構では周波数制御回路２に含まれるパルス変換回路５を用いて位相の変化量に対応したパルス幅に変換しているため振幅変動の影響がなく、従来必要であったリミッタ回路も不要となる。
なお、第１９図および第２０図は、周波数制御回路２内の電圧合成回路７ＡからＦＭ検波信号を取り出す場合を説明したが、当然ながら、従来の受信機で行っているように、同調回路１の後段にリミッタ回路および各種の検波方式を用いたＦＭ検波回路を接続してＦＭ検波信号を得るようにしてもよい。
〔Ｆ．周波数制御回路の他の例（その１）〕
次に、第１図に示した周波数制御回路２の他の構成例について説明する。第１３図に詳細構成を示した周波数制御回路２内の電圧合成回路７は、トライステートバッファを用いて構成したが、それ以外の素子を用いることもできる。
第２１図は、周波数制御回路の他の構成例を示す詳細回路図であり、第１３図に示した電圧合成回路７を電圧合成回路７Ｂに置き換えた構成を有している。第２１図に示す電圧合成回路７Ｂは、２つの入力端に入力される信号を反転してそれらの論理積を求める２つのインバータ付きノアゲート７４４、７４６と、オペアンプ７０４を内部に含む差動増幅器と、可変抵抗７０６を内部に含むバイアス回路とを含んで構成されている。
第２１図に示した電圧合成回路７Ｂと第１３図に示した電圧合成回路７とを比べると、２つのノアゲート７４４、７４６を除く差動増幅器およびバイアス回路の構成は、第１３図に示した電圧合成回路７に含まれる差動増幅器およびバイアス回路の構成と同じであり、第１３図に示したトライステートバッファ７００、７０２をノアゲート７４４、７４６に置き換えるとともにその入出力の結線を変更した点が異なっている。
一方のノアゲート７４４は、一方の入力端が極性判別回路６内の後段のインバータ回路６１の出力端に接続されており、他方の入力端がこの極性判別回路６内の後段のフリップフロップ６３の反転出力端子に接続されている。また、他方のノアゲート７４６は、一方の入力端が上述したノアゲート７４４と同様にインバータ回路６１の出力端に接続されており、他方の入力端が上述したフリップフロップ６３の出力端子Ｑに接続されている。
第２２図は、第２１図に示す同調回路１に入力される信号の周波数に比べて同調回路１の同調周波数が高い場合のタイミング図であり、周波数制御回路を構成する同期整流回路３、パルス変換回路５、極性判別回路６、電圧合成回路７Ｂのそれぞれにおける入出力タイミングが示されている。第２２図（Ａ）〜（Ｍ）は第２１図の回路図において示した符号Ａ〜Ｍに対応している。
なお、第２２図（Ａ）〜（Ｊ）は、第１４図（Ｈ）を除く第１４図（Ａ）〜（Ｋ）と同じであり、以下では主に２つのノアゲート７４４、７４６の動作に着目して説明する。
同調回路１の入力信号の周波数が同調周波数より高い場合には、第２２図（Ｉ）、（Ｊ）に示すように、極性判別回路６の後段のフリップフロップ６３は、出力端子Ｑから論理Ｈの信号を、反転出力端子からは論理Ｌの信号をそれぞれ出力する。
したがって、論理Ｌの信号が入力されるノアゲート７４４のみが第２２図（Ｇ）とほぼ同じ波形を有するインバータ回路６１の出力信号の論理を反転して、第２２図（Ｋ）に示す信号を出力する。また、論理Ｈの信号が入力されるノアゲート７４６は、インバータ回路６１の出力信号の論理状態にかかわらず、第２２図（Ｌ）に示すように、常に論理Ｌの状態を有する信号を出力する。
このように、一方のノアゲート７４４のみから正極性のパルスが出力され、抵抗７１０を介してオペアンプ７０４の反転入力端子に入力される。したがって、オペアンプ７０４を含む差動増幅器は、第２２図（Ｍ）に示すように、ノアゲート７４４から入力される信号のパルス幅に対応する分だけ出力電圧、すなわち制御電圧がなだらかに低下する。このようにして、同調回路１にフィードバックされる制御電圧が低くなって同調回路１の同調周波数を低い方に変化させる。
第２３図は、反対に第２１図に示す同調回路１に入力される信号の周波数に比べて同調回路１の同調周波数が低い場合のタイミング図であり、第２３図（Ａ）〜（Ｍ）が第２１図の回路図において示した符号Ａ〜Ｍに対応している。
第２３図（Ｉ）、（Ｊ）に示すように、同調周波数の方が高い場合とは反対に、極性判別回路６内の後段のフリップフロップ６３は、出力端子Ｑから論理Ｌの信号を、反転出力端子からは論理Ｈの信号をそれぞれ出力する。
したがって、論理Ｌの信号が入力されるノアゲート７４６のみが第２３図（Ｇ）とほぼ同じ波形を有するインバータ回路６１の出力信号の論理を反転して、第２３図（Ｌ）に示す信号を出力する。また、論理Ｈの信号が入力されるノアゲート７４４は、インバータ回路６１の出力信号の論理状態にかかわらず、第２３図（Ｋ）に示すように、常に論理Ｌの状態を有する信号を出力する。
このように、一方のノアゲート７４６のみから正極性のパルスが出力され、抵抗７０８を介してオペアンプ７０４の非反転入力端子に入力される。したがって、オペアンプ７０４を含む差動増幅器は、第２３図（Ｍ）に示すように、ノアゲート７４６から入力される信号のパルス幅に対応する分だけ出力電圧、すなわち制御電圧がなだらかに上昇する。そのようにして、同調回路１にフィードバックされる制御電圧が高くなって同調回路１の同調周波数を高い方に変化させる。
上述したように、第２１図に示した同調機構によれば、同調回路１の入力信号の周波数と同調周波数とがずれている場合に、このずれが少なくなるような制御電圧を発生させて制御を行うことにより、同調周波数が常に入力信号の周波数に追従して一致するようになる。
また、第２１図に示した同調機構は、第１３図に示した同調機構と同様に、各構成素子を半導体基板上に形成することができることから、同調機構全体あるいは同調機構やその周辺回路を含む全体を半導体基板上に集積化することができる。特に、同調機構全体を集積化した場合に各種の素子定数が変化しても適度なフィードバックがかかって安定した同調周波数を達成することができる。また、上述した同調機構は、入力信号の振幅変動等の影響がなく、外部要因の影響を受けにくい安定した同調制御が可能となる。
なお、第２１図に示した同調機構の基本的な動作は第１３図に示した同調機構と同じであり、同調回路１の入力としてＡＭ波を考えた場合に、第１６図に示すように同期整流回路３の出力をローパスフィルタを通すことにより、ＡＭ検波信号を取り出してＡＭ受信機を構成することができる。
同様に、同調回路１の入力としてＦＭ波を考えた場合に、第１９図に示すように電圧合成回路からＦＭ検波信号を取り出してＦＭ受信機を構成することができる。この場合には、第２１図に示した電圧合成回路７Ｂにおいて、２つのノアゲート７４４、７４６の出力側に第２の差動増幅器（第２０図に示した電圧合成回路７Ａ内のオペアンプ７２４を含んで構成された差動増幅器と同じもの）を並列接続し、この第２の差動増幅器から約２０ｋＨｚ以下のＦＭ検波信号を取り出せばよい。
〔Ｇ．周波数制御回路の他の例（その２）〕
次に、第１図に示した周波数制御回路２のその他の構成例について説明する。第１３図に詳細構成を示した電圧合成回路７はトライステートバッファを用いて、あるいは第２１図に詳細構成を示した電圧合成回路７Ｂはノアゲートを用いて構成したが、これらの素子の代わりにアナログスイッチを用いることもできる。
第２４図は、周波数制御回路の他の構成を示す回路図であり、第１３図に示した同期整流回路３、パルス変換回路５、極性判別回路６および電圧合成回路７のそれぞれを、同期整流回路３Ａ、パルス変換回路５Ａ、極性判別回路６Ａおよび電圧合成回路７Ｃに置き換えた構成を有している。
同期整流回路３Ａは、アナログスイッチ（ＡＳ）３５と電圧比較器３６を含んで構成されている。この電圧比較器３６は、反転入力端子が接地されており、非反転入力端子に入力される信号の電位が０Ｖより大きいときに出力端が正の所定の電圧レベルとなり、反対に０Ｖより小さいときに出力端が負の所定の電圧レベルとなる。このような電圧比較器３６を用いることにより、第１３図に示したようなレベルシフタ３４を用いることなく、直接正負両極性の電圧をつくることができる。
アナログスイッチ３５は、電圧比較器３６から出力される信号の電圧に対応してスイッチのオンオフ動作を行っており、電圧比較器３６の出力が所定の正電圧のときに同調回路１の入力信号を通過させ、電圧比較器３６の出力が所定の負電圧のときにこの入力信号を遮断する。
パルス変換回路５Ａは、第１３図に示したパルス変換回路５と基本的に同じ構成を有しており、第１３図に示した電圧比較器５０を電圧比較器５８に置き換えた点が異なっている。この電圧比較器５８は、非反転入力端子に入力される同期整流出力の電圧レベルが０Ｖより低いときに負極性のパルスを出力し、同期整流出力の電圧レベルが０Ｖあるいは正極性のときに出力信号の電圧レベルが０Ｖとなる。
極性判別回路６Ａは、正負両極性の電圧状態を有するパルス列を出力する電圧比較器６４と、遅延回路として動作する２つのインバータ回路６５、６６と、２つのフリップフロップ６７、６８とを含んで構成されている。
電圧比較器６４の２つの入力端子には、上述した電圧比較器５８の２つの入力端子に入力される信号が並行して入力されており、電圧比較器６４では電圧比較器５８と同様の電圧比較動作を行ってその比較結果に応じて正極性あるいは負極性の電圧状態を有するパルス列を出力する点が異なっている。
また、２つのインバータ回路６５、６６および２つのフリップフロップ６７、６８は、第１３図に示した２つのインバータ回路６０、６１および２つのフリップフロップ６２、６３に対応しており、基本的に同じ動作を行うものであるが、論理Ｈが所定の正電圧に、論理Ｌが所定の負電圧にそれぞれ対応している点が異なっている。
電圧合成回路７Ｃは、２つのアナログスイッチ（ＡＳ）７５０、７５２と、オペアンプ７５４および２つの抵抗７５６、７５８からなる第１の反転増幅器と、オペアンプ７６０および２つの抵抗７６４、７６６からなる第２の反転増幅器と、この第２の反転増幅器の出力電圧を平滑するために抵抗７６６に並列接続されたキャパシタ７６８と、正負電源Ｖdd、Ｖssの間に接続された可変抵抗７７０および抵抗７７２からなるバイアス回路とを含んで構成されている。
一方のアナログスイッチ７５０は、極性判別回路６Ａ内の後段のフリップフロップ６８の出力端子Ｑから出力される信号の電圧レベルにしたがってスイッチのオンオフ動作を行っている。出力端子Ｑから出力される信号の論理がＨ、すなわち正極性の所定電圧が印加されたときに、アナログスイッチ７５０は、パルス変換回路５Ａ内の電圧比較器５８から出力された信号を抵抗７５６を介して第１の反転増幅器に入力する。
第１の反転増幅器は、このアナログスイッチ７５０から出力される信号の電圧極性を反転し、この電圧極性を反転した信号を抵抗７６２を介して第２の反転増幅器に入力する。
また、他方のアナログスイッチ７５２は、極性判別回路６Ａ内の後段のフリップフロップ６８の反転出力端子から出力される信号の電圧レベルにしたがってスイッチのオンオフ動作を行っている。反転出力端子から出力される信号の論理がＨ、すなわち正の所定電圧が印加されたときに、アナログスイッチ７５２は、パルス変換回路５Ａ内の電圧比較器５８から出力された信号を抵抗７６４を介して第２の反転増幅器に入力する。
第２の反転増幅器の反転入力端子には、第１の反転増幅器の出力端が一端に接続された抵抗７６２と、抵抗７７０により構成されるバイアス回路が一端に接続された抵抗７７２と、アナログスイッチ７５２の出力端が一端に接続された抵抗７６４とが接続されている。第２の反転増幅器は、この加算された電圧の極性をさらに反転する。また、この反転動作に並行して、キャパシタ７６８による電圧の平滑化が行われる。
次に、第２４図に示した同調機構の動作を、同調回路１の入力信号の周波数に対して同調周波数が高い場合と低い場合とに分けて説明する。
第２５図は、第２４図に示した同調回路１に入力される信号の周波数に比べて同調回路１の同調周波数が高い場合のタイミング図であり、周波数制御回路を構成する同調整流回路３Ａ、パルス変換回路５Ａ、極性判別回路６Ａ、電圧合成回路７Ｃの各構成の動作タイミングが示されている。第２５図（Ａ）〜（Ｍ）の各タイミング波形は、第２４図の回路図において示した符号Ａ〜Ｍに対応している。
同調回路１の入出力信号の周波数より同調周波数の方が高い場合には、この周波数のずれに相当する位相差が生じるため、ある時点での２つの記号波形を観察すると、第２５図（Ａ）、（Ｂ）に示すような位相関係となる。
同期整流回路３Ａ内の電圧比較器３６は、同調回路１の出力信号の電圧レベルが０Ｖより低いときには所定の負電圧を有するＬレベルの信号を、０Ｖより高いときには所定の正電圧を有するＨレベルの信号を出力する。したがって、電圧比較器３６からは、第２５図（Ｃ）に示すように同調出力と同じ周波数および位相を有する矩形波が出力される。
アナログスイッチ３５は、この電圧比較器３６から出力される矩形波の電圧レベルに応じたスイッチのオンオフ動作を行っている。同調回路１の同調出力の方が入力信号よりも周波数が高い場合には、第２５図（Ｄ）に示すように、完全な全波整流波形よりもわずかに前方にずれた波形、すなわち同調出力の上半分を取り出すタイミングよりわずかに早いタイミングで取り出した波形がアナログスイッチ３５から出力される。
パルス変換回路５Ａ内の電圧比較器５８は、このアナログスイッチ３５の出力の電圧レベルが０Ｖより低くなったときだけＬレベル（所定の負電圧）になり、それ以外はＨレベル（０Ｖ）の信号を出力する。したがって、アナログスイッチ３５から出力される同期整流出力が半波整流波形よりわずかに前方にずれている場合には、第２５図（Ｅ）に示すように、この前方のずれに対応するタイミングで電圧比較器５８からＬレベル、すなわち負極性のパルスが出力される。
また、極性判別回路６Ａ内の電圧比較器６４も同様の電圧比較動作を行っており、アナログスイッチ３５から出力される同期整流出力が半波整流波形よりわずかに前方にずれている場合には、第２５図（Ｆ）に示すように、この前方のずれに対応するタイミングで出力がＬレベル（所定の負電圧）に、それ以外のタイミングでは出力がＨレベル（所定の正電圧）となる。このように、電圧比較器６４の出力はＨレベルが所定の正電圧に対応しており、この点が上述した電圧比較器５８と異なっている。
極性判別回路６Ａ内の前段のフリップフロップ６７は、電圧比較器６４の出力がＬレベルからＨレベルに立ち上がるタイミングで（正確にはこのタイミングを所定時間遅延させたタイミングで）、同期整流回路３Ａ内の電圧比較器３６から出力される信号の論理状態を取り込んで保持する。第２５図（Ｆ）、（Ｃ）に示すように、電圧比較器６４から出力される信号が立ち上がる際には、電圧比較器３６から出力される信号がＨレベルとなっているため、第２５図（Ｇ）に示すように、この論理Ｈが前段のフリップフロップ６７によって保持される。
また、後段のフリップフロップ６８は、前段のフリップフロップ６７の出力を次に電圧比較器６４の出力が立ち上がるタイミングで取り込んで保持し、出力端子Ｑからは第２５図（Ｈ）に示すように論理Ｈに相当する信号を、反転出力端子からは第２５図（Ｉ）に示すように論理Ｌに相当する信号をそれぞれ出力する。
このように、同調回路１の入力信号の周波数より同調周波数の方が高い場合には、後段のフリップフロップ６８の出力端子Ｑから論理Ｈの信号が出力され、電圧合成回路７Ｃ内の一方のアナログスイッチ７５０のスイッチング動作のみがオン状態となる。したがって、このアナログスイッチ７５０からは電圧比較器５８から出力された信号（負極性のパルス列）がそのまま出力され（第２５図（Ｊ））、他方のアナログスイッチ７５２では電圧比較器５８から出力された信号を遮断する（第２５図（Ｋ））。
オペアンプ７５４を含んで構成される第１の反転増幅器は、アナログスイッチ７５０から出力される負極性のパルス列を反転して、第２５図（Ｌ）に示す正極性のパルス列に変換する。
この正極性のパルス列はオペアンプ７６０を含んで構成される第２の反転増幅器に入力されており、第２の反転増幅器は、この正極性のパルスのパルス幅に対応する分だけ出力電圧、すなわち制御電圧をなだらかに低下させる（第２５図（Ｍ））。
このようにして、同調回路１にフィードバックされる制御電圧が低くなって同調回路１の同調周波数を低い方に変化させる。このような制御は、同調回路１の入力信号の周波数と同調周波数のずれがなくなるまで繰り返され、所定時間経過後に同調周波数が入力信号の周波数に一致する。
第２６図は、第２４図に示した同調回路１に入力される信号の周波数に比べて同調回路１の同調周波数が低い場合のタイミング図である。第２６図（Ａ）〜（Ｍ）の各タイミング波形は、第２４図の回路図において示した符号Ａ〜Ｍに対応している。
同調回路１の入力信号の周波数より同調周波数が低い場合には、上述した同調周波数が高い場合とは反対に、極性判別回路６Ａの後段のフリップフロップ６８の反転出力端子から論理Ｈに相当する信号が出力され、電圧合成回路７Ｃ内の他方のアナログスイッチ７５２のスイッチング動作のみがオン状態となる。したがって、このアナログスイッチ７５２からは電圧比較器５８から出力された信号（負極性のパルス列）がそのまま出力され（第２６図（Ｋ））、これとは反対に、アナログスイッチ７５０では電圧比較器５８から出力された信号を遮断する（第２６図（Ｊ））。
したがって、第２６図（Ｌ）に示すように、アナログスイッチ７５０の出力側に接続された第１の反転増幅器の出力端は０Ｖの電圧状態を維持し、アナログスイッチ７５２から出力される負極性のパルス列と所定のバイアス電圧のみがオペアンプ７６０を含んで構成される第２の反転増幅器に入力として与えられる。このため、第２の反転増幅器は、この負極性のパルスのパルス幅に対応する分だけ出力電圧、すなわち制御電圧をなだらかに上昇させる（第２６図（Ｍ））。
このようにして、同調回路１にフィードバックされる制御電圧が高くなって同調回路１の同調周波数を高い方に変化させる。このような制御は、同調回路１の入力信号の周波数と同調周波数のずれがなくなるまで繰り返され、所定時間経過後に同調周波数が入力信号の周波数に一致する。
〔Ｈ．周波数制御回路の他の例（その３）〕
次に、第１図に示した周波数制御回路のその他の構成例について説明する。第２４図に詳細構成を示した電圧合成回路７Ｃは第１および第２の反転増幅器を有しており、必要に応じて第１の反転増幅器によって負極性のパルス列を正極性のパルス列に変換していたが、最初から正極性のパルス列をつくることにより第１の反転増幅器を省略することができる。
第２７図は、周波数制御回路の他の構成例を示す詳細回路図であり、第２４図に示したパルス変換回路５Ａ、極性判別回路６Ａおよび電圧合成回路７Ｃのそれぞれを、パルス変換回路５Ｂ、極性判別回路６Ｂおよび電圧合成回路７Ｄに置き換えた構成を有している。
パルス変換回路５Ｂは、非反転入力端子に同期整流回路３Ａ内のアナログスイッチ３５から出力される同期整流出力が入力される電圧比較器５９と、この電圧比較器５９の反転入力端子に０Ｖよりわずかに低い電圧を印加する抵抗５２、５４からなる分圧回路とを有している。この電圧比較器５９は、比較結果として正負いずれかの電圧レベルを有するパルス列を出力する。
極性判別回路６Ｂは、２つのフリップフロップ６７、６８を含んで構成されている。これらのフリップフロップ６７、６８は、論理Ｈが所定の正電圧に、論理Ｌが所定の負電圧にそれぞれ対応しており、第２４図に示した極性判別回路６Ａで用いたものと同じである。
電圧合成回路７Ｄは、遅延回路として動作するとともに互いに反転した信号を取り出すために用いられる２つのインバータ回路７８０、７８２と、前段のインバータ回路７８０の出力から正極性のパルスを取り出すダイオード７８４および抵抗７８６と、後段のインバータ回路７８２の出力から負極性のパルスを取り出すダイオード７８８および抵抗７９０と、２つのトライステートバッファ７００、７０２と、オペアンプ７６０と抵抗７６６を含んで構成される反転増幅器と、この反転増幅器の出力電圧を平滑するために抵抗７６６に並列接続されたキャパシタ７６８と、正負電源Ｖdd、Ｖssの間に接続された可変抵抗７７０により形成されたバイアス回路とを含んで構成されている。この中で、反転増幅器およびバイアス回路は、第２４図に示した電圧合成回路７Ｃに含まれるものと基本的に同じ動作を行っている。
前段のインバータ回路７８０はパルス変換回路５Ｂ内の電圧比較器５９から出力されるパルス列の論理を反転した信号を出力するが、この信号の電圧レベルがダイオード７８４の順方向電圧以上になったときに、ダイオード７８４および抵抗７８６を介して電流が流れるため、正極性のパルス列のみが取り出されて一方のトライステートバッファ７００に入力される。
同様に、後段のインバータ回路７８２は前段のインバータ回路７８０から出力されるパルス列の論理を反転した信号を出力するが、この信号の電圧レベルが極性を反転したダイオード７８８の順方向電圧よりも低くなったときに、ダイオード７８８および抵抗７９０を介して電流が流れるため、負極性のパルス列のみが取り出されて他方のトライステートバッファ７０２に入力される。
なお、後段のインバータ回路７８２の出力は、極性判別回路６Ｂ内の前段のフリップフロップ６７のクロック端子Ｃに入力されている。このように、パルス変換回路５Ｂ内の電圧比較器５９から出力された信号が遅延回路として機能する２つのインバータ回路７８０、７８２を介して極性判別回路６Ｂ内の前段のフリップフロップ６７に入力されており、この信号の流れは、第２４図に示す極性判別回路６Ａ内において、電圧比較器６４から出力された信号が遅延回路として機能する２つのインバータ回路６５、６６を介して前段のフリップフロップ６７に入力されるのと同じである。
このように、第２７図に示す電圧合成回路７Ｄにおいては、ダイオード７８４等によって正極性のパルスを作っているため、第２４図に示すオペアンプ７５４を含んで構成される第１の反転増幅器が不要となる。したがって、一方のトライステートバッファ７００の出力と他方のトライステートバッファ７０２の出力とを単に抵抗７６２あるいは７６４を介して加算した後に、オペアンプ７６０を含んで構成される反転増幅器で極性を反転するだけで所望の制御電圧を発生させることができる。
第２８図は、第２７図に示す同調回路１に入力される信号の周波数に比べて同調回路１の同調周波数が高い場合のタイミング図であり、周波数制御回路を構成する各回路の入出力信号の動作タイミングが示されている。第２８図（Ａ）〜（Ｎ）のそれぞれは第２７図の回路図において示した符号Ａ〜Ｎに対応している。
なお、第２８図（Ｆ）を除く同図（Ａ）〜（Ｉ）は、第２５図（Ｅ）を除く同図（Ａ）〜（Ｉ）と同じであり、以下では主に相違点に着目して説明する。
同調回路１の入力信号の周波数と同調周波数が異なる場合には、その位相差に相当するパルス幅を有する信号がパルス変換回路５Ａ内の電圧比較器５９から出力され（第２８図（Ｅ））、電圧合成回路７Ｄ内の前段のインバータ回路７８０からはこの信号を反転した信号が出力される（第２８図（Ｆ））。
上述したように、前段のインバータ回路７８０から出力される信号の電圧が所定値より高くなったときにダイオード７８４および抵抗７８６を介して電流が流れるため、第２８図（Ｊ）に示すように、このダイオード７８４を介して正極性のパルスが取り出され、トライステートバッファ７００に入力される。同様に、後段のインバータ回路７８２から出力される信号の電圧が別の所定値より低くなったときにダイオード７８８および抵抗７９０を介して電流が流れるため、第２８図（Ｋ）に示すように、このダイオード７８８を介して負極性のパルスが取り出され、トライステートバッファ７０２に入力される。
ところで、同調回路１の入力信号の周波数より同調周波数の方が高い場合には、極性判別回路６Ｂ内の後段のフリップフロップ６８の出力端子Ｑから論理Ｈに相当する信号（第２８図（Ｈ））が、反転出力端子から論理Ｌに相当する信号（第２８図（Ｉ））がそれぞれ出力されるため、第２８図（Ｌ）、（Ｍ）に示すように、一方のトライステートバッファ７００のみがバッファとして動作する。
したがって、可変抵抗７７０によって構成されるバイアス回路によって設定された所定のバイアス電圧に、一方のトライステートバッファ７００から出力される正極性のパルス電圧が所定周期で加算され、この正極性のパルスのパルス幅に相当する分だけ、オペアンプ７６０を含んで構成される反転増幅器の出力電圧がなだらかに低下する。このようにして、第２８図（Ｎ）に示すように、電圧合成回路７Ｄから同調回路１に印加される制御電圧が下がって、同調周波数を低い方に変化させる。
第２９図は、反対に第２７図に示す同調回路１の入力信号の周波数に比べて同調周波数が低い場合のタイミング図であり、第２９図（Ａ）〜（Ｎ）が第２７図の回路図において示した符号Ａ〜Ｎに対応している。
入力信号の周波数より同調周波数の方が低い場合には極性判別回路６Ｂ内の後段のフリップフロップ６８の出力端子Ｑから論理Ｌに相当する信号（第２９図（Ｈ））が、反転出力端子から論理Ｈに相当する信号（第２９図（Ｉ））がそれぞれ出力されるため、第２９図（Ｌ）、（Ｍ）に示すように、他方のトライステートバッファ７０２のみがバッファとして動作する。
したがって、可変抵抗７７０によって構成されるバイアス回路によって設定された所定のバイアス電圧に、他方のトライステートバッファ７０２から出力される負極性のパルス電圧が所定周期で加算、すなわち電圧の減算が行われ、この負極性のパルスのパルス幅に相当する分だけ、オペアンプ７６０を含んで構成される反転増幅器の出力電圧がなだらかに上昇する。このようにして、第２９図（Ｎ）に示すように、電圧合成回路７Ｄから同調回路１に印加される制御電圧が上昇して、同調周波数を高い方に変化させる。
このように、第２４図あるいは第２７図に示した同調機構によれば、同調回路１の入力信号の周波数と同調周波数とがずれている場合に、このずれが少なくなるように制御電圧を変化させて制御を行うことにより、同調周波数が常に入力信号の周波数に追従して一致するようになる。
また、第２４図あるいは第２７図に示した同調機構は、第１３図等に示した同調機構と同様に、各構成素子を半導体基板上に形成することができることから、同調機構全体あるいは同調機構やその周辺回路を含む全体を半導体基板上に集積化することができる。特に、同調機構全体を集積化した場合に各種の素子定数が変化しても適度なフィードバックがかかって安定した同調周波数を設定することができる。また、上述した同調機構は、入力信号のレベルの変動等の影響がなく、外部要因の影響を受けにくい安定した同調制御が可能となる。
なお、第２４図あるいは第２７図に示した同調機構の基本的な動作は第１３図に示した同調機構と同じであり、同調回路１の入力としてＡＭ波を考えた場合に、第１６図に示す同期整流回路３に対応する第２４図あるいは第２７図の同期整流回路３Ａの出力をローパスフィルタを通すことによりＡＭ検波信号を取り出して、ＡＭ受信機を構成することができる。
同様に、同調回路１の入力としてＦＭ波を考えた場合に、第１９図の電圧合成回路７ＡのようにＦＭ検波信号を取り出してＦＭ受信機を構成することができる。この場合には、第２４図に示した電圧合成回路７Ｃにおいて、２つのアナログスイッチ７５０、７５２の出力側に第３および第４の反転増幅器を別にもう１組設けてこの第４の反転増幅器から約２０ｋＨｚ以下のＦＭ検波信号を取り出せばよい。あるいは、第２７図に示した電圧合成回路７Ｄにおいて、２つのトライステートバッファ７００、７０２の出力側に第２の反転増幅器を並列接続してこの第２の反転増幅器から約２０ｋＨｚ以下のＦＭ検波信号を取り出せばよい。
〔同調回路の第１の変形例〕
第２図に示した同調機構に含まれる同調回路１は各移相回路１１０Ｃ、１３０ＣをＣＲ回路を含んで構成したが、ＣＲ回路を抵抗とインダクタからなるＬＲ回路に置き換えた移相回路を用いて同調回路を構成することもできる。
第３０図は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、第３図に示した同調回路１の前段の移相回路１１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路１１０Ｌは、第３図に示した移相回路１１０Ｃ内のキャパシタ１１４と可変抵抗１１６からなるＣＲ回路を、可変抵抗１１６とインダクタ１１７からなるＬＲ回路に置き換えた構成を有している。
したがって、第３０図に示す移相回路１１０Ｌの入出力電圧等の関係は、第３１図のベクトル図に示すように、第４図に示した電圧ＶC1を可変抵抗１１６の両端電圧ＶR1に、第４図に示した電圧ＶR1をインダクタ１１７の両端電圧ＶL1にそれぞれ書き換えて考えることができる。
また、移相回路１１０Ｌの位相シフト量φ3は、インダクタ１１７と可変抵抗１１６により構成されるＬＲ回路の時定数をＴ1（インダクタ１１７のインダクタンスをＬ、可変抵抗１１６の抵抗値をＲとするとＴ1＝Ｌ／Ｒ）とすると、上述した（６）式に示したφ1と同じとなる。
第３２図は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、第２図に示した同調回路１の後段の移相回路１３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路１３０Ｌは、第５図に示した移相回路１３０Ｃ内の抵抗１３６とキャパシタ１３４からなるＣＲ回路を、インダクタ１３７と抵抗１３６からなるＬＲ回路に置き換えた構成を有している。
したがって、第３２図に示す移相回路１１０Ｌの入出力電圧等の関係は、第３３図のベクトル図に示すように、第６図に示した電圧ＶC2を抵抗１３６の両端電圧ＶR2に、第６図に示した電圧ＶR2をインダクタ１３７の両端電圧ＶL2にそれぞれ置き換えて考えることができる。
また、移相回路１３０Ｌの位相シフト量φ4は、抵抗１３６とインダクタ１３７により構成されるＬＲ回路の時定数をＴ2（抵抗１３６の抵抗値をＲ、インダクタ１３７のインダクタンスをＬとするとＴ2＝Ｌ／Ｒ）とすると、上述した（７）式に示したφ2と同じとなる。
このように、第３０図に示した移相回路１１０Ｌおよび第３２図に示した移相回路１３０Ｌのそれぞれは、第３図あるいは第５図に示した移相回路１１０Ｃ、１３０Ｃと等価であり、第２図に示した同調回路１において、前段の移相回路１１０Ｃを第３０図に示した移相回路１１０Ｌに、後段の移相回路１３０Ｃを第３２図に示した移相回路１３０Ｌにそれぞれ置き換えることが可能である。移相回路１１０Ｌ、１３０Ｌを含んで構成した同調回路の同調周波数は、例えば各移相回路１１０Ｌ、１３０Ｌ内のＬＲ回路の時定数の逆数Ｒ／Ｌに比例し、この中でインダクタンスＬは集積化等により小さくすることが容易であるため、２つの移相回路１１０Ｌ、１３０Ｌを含んで構成した同調回路全体を集積化することにより同調周波数の高周波化が容易となる。
また、第２図に示した同調回路１において、移相回路１１０Ｃ、１３０Ｃのいずれか一方を第３０図あるいは第３２図に示した移相回路１１０Ｌ、１３０Ｌに置き換えるようにしてもよい。ＣＲ回路を含む移相回路とＬＲ回路を含む移相回路とを縦続接続して同調回路を構成した場合に、同調回路全体を集積化した場合には、温度変化による同調周波数の変動を防止する、いわゆる温度補償が可能となる。
なお、第３図に示した移相回路１１０Ｃと第３０図に示した移相回路１１０Ｌを比べると、可変抵抗１１６を形成するＦＥＴのゲート電圧を変化させた場合の各位相シフト量の変化の方向が反対となる。例えば、移相回路１１０Ｃでは、可変抵抗１１６のゲート電圧を上げて電圧ＶR1を低くしたときに同調周波数が高周波側に変化する。一方、移相回路１１０Ｌでは、可変抵抗１１６のゲート電圧を上げて電圧ＶR1を低くしたときに同調周波数が低周波側に変化する。したがって、移相回路１１０Ｃを移相回路１１０Ｌに置き換える場合には、第１３図において、フリップフロップ６３の２つの出力端子とトライステートバッファ７００、７０２との接続を入れ換えたり、２つのトライステートバッファ７００、７０２の出力端の接続先を相互に入れ換えたりして、周波数制御回路２から同調回路１に印加される制御電圧の変化の方向と同調回路１の同調周波数の変化の方向とが反対になるように若干の変更が必要となる。
なお、第２図に示した同調回路１において、前段および後段の移相回路１１０Ｃ、１３０Ｃの少なくとも一方を、第３０図および第３２図に示す移相回路１１０Ｌ、１３０Ｌに置き換えた場合には、各移相回路内のオペアンプ１１２あるいは１３２の出力端に接続された分圧回路のうち、いずれか一方の分圧回路を省略してもよい。あるいは、双方の分圧回路を省略し、抵抗１１８および１２０の抵抗比と、抵抗１３８および１４０の抵抗比とを調整することにより、同調回路１の帰還ループで生じる損失を補うようにしてもよい。
また、増幅動作が不要な場合には、後段の移相回路のさらに後段の分圧回路１６０を省略し、後段の移相回路の出力を直接前段側に帰還してもよい。あるいは、分圧回路１６０内の抵抗１６２の抵抗値を極端に小さな値にして分圧比を１に設定してもよい。
〔同調回路の第２の変形例〕
第３４図は、同調回路の第２の変形例を示す回路図である。同図に示す同調回路１Ａは、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で３６０°の位相シフトを行う２つの移相回路２１０Ｃ、２３０Ｃと、帰還抵抗１７０および入力抵抗１７４（入力抵抗１７４は帰還抵抗１７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路２３０Ｃの出力（帰還信号）と入力端子１９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
第２図に示した同調回路１においては、前段の移相回路１１０Ｃ内の抵抗１１８と抵抗１２０の各抵抗値を同じに設定することで、入力される交流信号の周波数が変わったときの振幅変化を抑え、オペアンプ１１２の出力側に抵抗１２１と１２３による分圧回路を接続することで、移相回路１１０Ｃの利得を１より大きな値に設定している。これに対し、第３４図に示す同調回路１Ａに含まれる前段の移相回路２１０Ｃは、移相回路内に分圧回路を設けずに、抵抗１１８′の抵抗値よりも抵抗１２０′の抵抗値を大きく設定することにより、移相回路２１０Ｃの利得を１より大きな値に設定している。
後段の移相回路２３０Ｃについても同様であり、抵抗１３８′の抵抗値よりも抵抗１４０′の抵抗値を大きく設定することで、移相回路２３０Ｃの利得を１より大きな値に設定している。また、移相回路２３０Ｃの出力端子には、帰還抵抗１７０、出力端子１９２および抵抗１７８が接続されている。
なお、第３４図に示す同調回路１Ａでは、後段の移相回路２３０Ｃの出力を直接帰還させているが、後段の移相回路２３０Ｃのさらに後段に分圧回路を接続し、その分圧出力を帰還抵抗１７０を介して帰還させるようにしてもよい。
ところで、上述したように、各抵抗の値を設定して移相回路の利得を１より大きな値にすると、入力される信号の周波数に応じて利得変動が生じる。例えば、前段の移相回路２１０Ｃについて考えると、入力信号の周波数が低い場合には移相回路２１０Ｃはボルテージホロワ回路となるためこのときの利得は１倍となるのに対し、周波数が高い場合には移相回路２１０Ｃは反転増幅器となるためこのときの利得は−ｍ倍（ｍは抵抗１２０′と抵抗１１８′の抵抗比）となり、入力信号の周波数が変化したときに移相回路２１０Ｃの利得も変化して出力信号の振幅変動が生じる。
このような振幅変動は、オペアンプ１１２の反転入力端子に抵抗１１９を接続して、入力信号の周波数が低い場合と高い場合の利得を一致させることにより抑えることができる。具体的には、抵抗１１８′の抵抗値をｒ、抵抗１２０′の抵抗値をｍｒとすると、抵抗１１９の抵抗値をｍｒ／（ｍ−１）に設定することにより、入力信号の周波数が０と無限大のときの移相回路２１０Ｃの各利得を一致させることができる。同様に、移相回路２３０Ｃについてもオペアンプ１３２の反転入力端子に所定の抵抗値を有する抵抗１３９を接続することにより、出力信号の振幅変動を抑えることができる。なお、抵抗１１９および抵抗１３９の一方端はグランドレベル以外の固定電位に接続してもよい。
〔同調回路の第３の変形例〕
第３４図に示す同調回路１Ａでは、移相回路２１０Ｃおよび２３０Ｃ内にＣＲ回路を含む例を説明したが、ＣＲ回路の代わりにＬＲ回路を含む場合にも、同様の移相回路を構成できる。
第３５図は、ＬＲ回路を含む移相回路の構成を示す回路図であり、第３４図に示した同調回路１Ａの前段の移相回路２１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路２１０Ｌは、第３４図に示した前段の移相回路２１０Ｃ内のキャパシタ１１４と可変抵抗１１６からなるＣＲ回路を、可変抵抗１１６とインダクタ１１７からなるＬＲ回路に置き換えた構成を有している。
なお、第３４図に示した移相回路２１０Ｃと第３５図に示した移相回路２１０Ｌを比べると、可変抵抗１１６を形成するＦＥＴのゲート電圧を変化させた場合の各位相シフト量の変化の方向が反対となる。例えば、移相回路２１０Ｃでは、可変抵抗１１６のゲート電圧を上げて可変抵抗１１６の両端電圧を低くしたときに同調周波数が高周波側に変化する。一方、移相回路２１０Ｌでは、可変抵抗１１６のゲート電圧を上げて可変抵抗１１６の両端電圧を低くしたときに同調周波数が低周波側に変化する。したがって、移相回路２１０Ｃを移相回路２１０Ｌに置き換える場合には、第１３図において、フリップフロップ６３の２つの出力端子とトライステートバッファ７００、７０２との接続を入れ換えたり、２つのトライステートバッファ７００、７０２の出力端の接続先を相互に入れ換えたりして、周波数制御回路２から同調回路１に印加される制御電圧の変化の方向と同調回路１の同調周波数の変化の方向とが反対になるように若干の変更が必要となる。
また、第３６図はＬＲ回路を含む移相回路の他の構成を示す回路図であり、第３４図に示した同調回路１Ａの後段の移相回路２３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路２３０Ｌは、第３４図に示した後段の移相回路２３０Ｃ内の抵抗１３６とキャパシタ１３４からなるＣＲ回路を、インダクタ１３７と抵抗１３６からなるＬＲ回路に置き換えた構成を有している。
このように、第３５図に示した移相回路２１０Ｌは第３４図に示した前段の移相回路２１０Ｃと等価であり、第３４図に示した同調回路１Ａにおいて、前段の移相回路２１０Ｃは第３５図に示した移相回路２１０Ｌに、後段の移相回路２３０Ｃは第３６図に示した移相回路２３０Ｌにそれぞれ置き換えることが可能である。２つの移相回路２１０Ｃ、２３０Ｃのそれぞれを移相回路２１０Ｌ、２３０Ｌに置き換えた場合には、同調回路全体を集積化することにより同調周波数の高周波化が容易となる。また、２つの移相回路２１０Ｃ、２３０Ｃのいずれか一方を移相回路２１０Ｌあるいは２３０Ｌに置き換えるようにしてもよい。この場合には、温度変化に対する同調周波数の変動を抑制する効果がある。
ところで、第３４図に示した同調回路１Ａは、２つの移相回路２１０Ｃ、２３０Ｃのそれぞれに抵抗１１９あるいは１３９を接続することにより、同調周波数を可変したときの振幅変動を防止したが、周波数の可変範囲が狭い場合には振幅変動も少なくなるため上述した抵抗１１９、１３９を取り除いて同調回路を構成することもできる。あるいは、一方の抵抗１１９あるいは１３９のみを取り除いて同調回路を構成することもできる。
〔同調回路の第４の変形例〕
上述した同調回路１、１Ａにおいて、２つの移相回路１１０Ｃ等を含む全域通過回路と帰還抵抗１７０からなる帰還ループのループゲインの損失は、前段の移相回路１１０Ｃ等の入力インピーダンスに起因するものであるから、この入力インピーダンスに起因する損失の発生を抑えるために、前段の移相回路１１０Ｃ等のさらに前段にトランジスタによるホロワ回路を挿入し、帰還される信号をこのホロワ回路を介して前段の移相回路（例えば１１０Ｃや１１０Ｌ等）に入力するようにしてもよい。
第３７図は、ホロワ回路を内部に有する同調回路の一例を示す回路図である。同図に示す同調回路１Ｂは、前段の移相回路１１０Ｃのさらに前段にトランジスタによるホロワ回路５０を挿入した点で第２図に示す同調回路１と相違している。なお、第３７図に示すホロワ回路５０は、いわゆるソースホロワ回路で構成されているが、エミッタホロワ回路で構成してもよい。また、第３７図において、分圧回路１６０の分圧比を１に設定し、あるいはこの分圧回路１６０自体を省略することにより、同調回路全体により増幅動作は行わずに単に同調動作のみを行うようにしてもよい。
このように、前段の移相回路１１０Ｃ等のさらに前段にトランジスタによるホロワ回路を縦続接続すれば、第２図の同調回路１等と比較して、帰還抵抗１７０および入力抵抗１７４の抵抗値を大きくすることができる。特に、同調回路全体を半導体基板上に集積化するような場合には、帰還抵抗１７０等の抵抗値を小さくしようとすると素子の占有面積を大きくしなければならないため、ある程度抵抗値が大きい方が望ましい。したがって、集積化する場合などは、第３７図に示すようなホロワ回路５０を接続するのが有効である。
〔同調回路の第５の変形例〕
第２図に示した同調回路１では、２つの移相回路１１０Ｃと１３０Ｃを合わせた位相シフト量を３６０°としているが、縦続接続された移相回路１１０Ｃと１３０Ｃに、位相をシフトさせない非反転回路を接続して同調回路を構成してもよい。
第３８図は、２つの移相回路の前段に非反転回路１５０を接続した同調回路１Ｃの構成を示す回路図である。同図に示すように、同調回路１Ｃは、第３図に示した移相回路１１０Ｃから抵抗１２１および１２３を省いた構成を有する移相回路３１０Ｃと、第５図に示した移相回路１３０Ｃから抵抗１４１および１４３を省いた構成を有する移相回路３３０Ｃと、移相回路３１０Ｃの前段に接続された非反転回路１５０と、抵抗１６２および１６４からなる分圧回路１６０と、帰還抵抗１７０および入力抵抗１７４からなる加算回路とを含んで構成される。
第３８図に示す移相回路３１０Ｃ、３３０Ｃは、オペアンプ１１２あるいは１３２の出力端子に分圧回路が接続されていない点以外は第３図に示した各移相回路１１０Ｃ、１３０Ｃと同じ構成を有しており、伝達関数や位相シフト量も移相回路１１０Ｃ、１３０Ｃと同じである。ただし、（２）式において、ａ1＝１、（３）式において、ａ2＝１となる。
非反転回路１５０は、非反転入力端子に交流信号が入力され反転入力端子が抵抗１５４を介して接地されたオペアンプ１５２と、このオペアンプ１５２の反転入力端子と出力端子との間に接続された抵抗１５６とにより構成されている。オペアンプ１５２は、２つの抵抗１５４、１５６の抵抗比によって定まる所定の増幅度を有する。
移相回路３１０Ｃは、抵抗１１８および１２０の各抵抗値が同じであるため、利得が１となる。同様に、移相回路３３０Ｃも抵抗１３８および１４０の各抵抗値が同じであるため、利得が１となる。したがって、上述した同調回路１Ｃでは、各移相回路で利得を稼ぐ代わりに、上述した非反転回路１５０の利得を１より大きな値に設定している。
このような構成を有する非反転回路１５０は、入力信号の位相を変えずに出力しており、この利得を調整することにより、分圧回路１６０による信号振幅の減衰や帰還ループで生じる損失を補うことが容易となる。また、非反転回路１５０は、上述したトランジスタによるホロワ回路と同様に、前段の移相回路２１０Ｃのさらに前段に接続されたバッファとしても機能する。
なお、第３８図に示す非反転回路１５０は、第２図や第３４図に示した同調回路１、１Ａの前段等に接続してもよい。
〔同調回路の第６の変形例〕
上述した各同調回路１、１Ａ、１Ｂ、１Ｃは、２つの移相回路による位相シフト量の合計が３６０°となる周波数で所定の同調動作を行っていたが、基本的に同じ動作を行う２つの移相回路を組み合わせて同調回路を構成することにより、２つの移相回路による位相シフト量の合計が１８０°となる周波数で所定の同調動作を行うようにしてもよい。
第３９図は同調回路の第６の変形例を示す回路図であって、第３８図の後段の移相回路３３０Ｃの代わりに移相回路３１０Ｃ′を接続し、非反転回路１５０の代わりに位相反転回路１８０を接続したものである。後段の移相回路３１０Ｃ′は、可変抵抗１１６の代わりに抵抗値が固定の抵抗１１５が接続されている他は、前段の移相回路３１０Ｃと同じ構成を有している。
位相反転回路１８０は、入力される交流信号が抵抗１８４を介して反転入力端子に入力されるとともに非反転入力端子が接地されたオペアンプ１８２と、このオペアンプ１８２の反転入力端子と出力端子との間に接続された抵抗１８６とにより構成されている。抵抗１８４を介してオペアンプ１８２の反転入力端子に交流信号が入力されると、オペアンプ１８２の出力端子からは位相が反転した逆相の信号が出力され、この逆相の信号が前段の移相回路３１０Ｃに入力される。また、この位相反転回路１８０は、２つの抵抗１８４、１８６の抵抗比によって定まる所定の増幅度を有しており、抵抗１８４の抵抗値より抵抗１８６の抵抗値を大きくすることにより１より大きな利得が得られる。
ところで、上述したように、２つの移相回路３１０Ｃおよび３１０Ｃ′のそれぞれは、入力信号の周波数ωが０から∞まで変化するに従って、入力電圧Ｅiを基準として時計回り方向に１８０°から３６０°まで位相がシフトする。２つの移相回路３１０Ｃおよび３１０Ｃ′内のＣＲ回路の時定数が同じ（これをＴとおく）である場合には、ω＝１／Ｔの周波数では２つの移相回路３１０Ｃおよび３１０Ｃ′のそれぞれにおける位相シフト量が２７０°となる。したがって、２つの移相回路３１０Ｃおよび３１０Ｃ′の全体によって位相が２７０°×２＝５４０°（＝１８０°）シフトされ、しかも２つの移相回路３１０Ｃおよび３１０Ｃ′の前段に接続された位相反転回路１８０によって位相が反転されるため、全体として、位相が一巡して位相シフト量が３６０°となる信号が後段の移相回路３１０Ｃ′から出力される。
また、第３９図に示す同調回路１Ｄでは、各移相回路で利得を稼ぐ代わりに、上述した位相反転回路１８０の利得を１より大きな値に設定しており、分圧回路１６０による信号振幅の減衰や帰還ループで生じる損失を補うことが容易となる。
〔同調回路の第７の変形例〕
第３９図に示した同調回路１Ｄは、移相回路３１０Ｃおよび３１０Ｃ′を縦続接続する例を示したが、第３８図に示した移相回路３３０Ｃおよび３３０Ｃ′を縦続接続した場合も同調動作を行わせることができる。
第４０図は、同調回路の第７の変形例を示す回路図である。同図に示す同調回路１Ｅは、第３９図の移相回路３１０Ｃおよび３１０Ｃ′の代わりに、移相回路３３０Ｃ′および３３０Ｃを縦続接続したものである。前段の移相回路３３０Ｃ′は、抵抗１３６の代わりにＦＥＴ等により構成される可変抵抗１３５が接続されている他は、後段の移相回路３３０Ｃと同じ構成を有している。
第４０図の各移相回路３３０Ｃおよび３３０Ｃ′は、第６図に示したように、入力信号の周波数ωが０から∞まで変化するに従って、入力電圧Ｅiを基準として時計回り方向に０°から１８０°まで位相がシフトする。２つの移相回路３３０Ｃ内のＣＲ回路の時定数が同じ（これをＴとおく）である場合には、ω＝１／Ｔの周波数では、２つの移相回路３３０Ｃ′および３３０Ｃのそれぞれにおける位相シフト量が９０°となる。したがって、２つの移相回路３３０Ｃ′および３３０Ｃの全体によって位相が１８０°シフトされ、しかも２つの移相回路３３０Ｃ′および３３０Ｃの前段に接続された位相反転回路１８０によって位相が反転されるため、全体として、位相が一巡して位相シフト量が３６０°となる信号が後段の移相回路３３０Ｃから出力される。
また、第３９図に示した同調回路１Ｄと同様に、上述した同調回路１Ｅでは、各移相回路で利得を稼ぐ代わりに、上述した位相反転回路１８０の利得を１より大きな値に設定しており、分圧回路１６０による信号振幅の減衰や帰還ループで生じる損失を補うことが容易となる。
また、第３８図〜第４０図に示した同調回路１Ｃ、１Ｄ、１Ｅは、いずれも２つの移相回路をＣＲ回路を含んで構成したが、ＬＲ回路を含んで構成するようにしてもよい。例えば、第３８図に示した同調回路１Ｃにおいて、前段の移相回路３１０Ｃを第３０図に示した移相回路１１０Ｌから分圧回路を省略した移相回路に置き換えるとともに、後段の移相回路３３０Ｃを第３２図に示した移相回路１３０Ｌから分圧回路を省略した移相回路に置き換えてもよい。
なお、第３８図に示した移相回路３１０Ｃと第３０図に示した移相回路１１０Ｌを比べると、可変抵抗１１６を形成するＦＥＴのゲート電圧を変化させた場合の各位相シフト量の変化の方向が反対となる。例えば、移相回路３１０Ｃでは、可変抵抗１１６のゲート電圧を上げて可変抵抗１１６の両端電圧を低くしたときに同調周波数が高周波側に変化する。一方、移相回路１１０Ｌでは、可変抵抗１１６のゲート電圧を上げて可変抵抗１１６の両端電圧を低くしたときに同調周波数が低周波側に変化する。したがって、第３８図あるいは第３９図に示した前段の移相回路を、第３０図に示した移相回路１１０Ｌから分圧回路を省略した移相回路に置き換える場合には、第１３図において、フリップフロップ６３の２つの出力端子とトライステートバッファ７００、７０２との接続を入れ換えたり、２つのトライステートバッファ７００、７０２の出力端の接続先を相互に入れ換えたりして、周波数制御回路２から同調回路１に印加される制御電圧の変化の方向と同調回路１の同調周波数の変化の方向とが反対になるように若干の変更が必要となる。
なお、第３８図〜第４０図に示した同調回路１Ｃ、１Ｄ、１Ｅにおいて、信号振幅の増幅を行わずに同調動作のみを行わせたい場合には、分圧回路１６０を省略すればよい。また、２つの移相回路内のオペアンプの少なくとも一方の出力端に分圧回路を接続してもよい。例えば、第３９図の同調回路１Ｄにおいて、前段の移相回路３１０Ｃ内のオペアンプ１１２の出力端と、後段の移相回路３３０Ｃ内のオペアンプ１３２の出力端にそれぞれ分圧回路を接続すれば、第２図に示した同調回路１内の前段の移相回路１１０Ｃのさらに前段に非反転回路１５０を接続した構成と同じになる。
また、第３８図〜第４０図に示した非反転回路１５０および位相反転回路１８０の接続位置は、縦続接続された移相回路のさらに前段側とは限らず、各移相回路の間、あるいは後段の移相回路のさらに後段側に接続してもよい。
〔同調回路の第８の変形例〕
上述した同調回路の第１〜第７の変形例はいずれも、移相回路の内部にオペアンプを含んでいるが、オペアンプの代わりにトランジスタを用いて移相回路を構成することも可能である。
第４１図に示す同調回路１Ｆは、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で３６０°の位相シフトを行う２つの移相回路４１０Ｃ、４３０Ｃと、移相回路４３０Ｃの出力信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路４５０と、非反転回路４５０の後段に設けられた抵抗１６２および１６４からなる分圧回路１６０と、帰還抵抗１７０および入力抵抗１７４（入力抵抗１７４は帰還抵抗１７０のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより分圧回路１６０の分圧出力（帰還信号）と入力端子１９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
帰還抵抗１７０と直列に接続されたキャパシタ１７２、および入力抵抗１７４と入力端子１９０との間に挿入されたキャパシタ１７６はともに直流電流を阻止するためのものであり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。
第４２図は、第４１図に示した前段の移相回路４１０Ｃの構成を抜き出して示したものである。同図に示す前段の移相回路４１０Ｃは、ゲートが入力端１２２に接続されたＦＥＴ４１２と、このＦＥＴ４１２のソース・ドレイン間に直列に接続されたキャパシタ４１４および可変抵抗４１６と、ＦＥＴ４１２のドレインと正電源との間に接続された抵抗４１８と、ＦＥＴ４１２のソースとアースとの間に接続された抵抗４２０とを含んで構成されている。なお、ＦＥＴ４１２および後述するＦＥＴ４３２は、少なくとも一方をバイポーラトランジスタに置き替えるようにしてもよい。
ここで、上述したＦＥＴ４１２のソースおよびドレインに接続された２つの抵抗４１８、４２０の抵抗値はほぼ等しく設定されており、入力端１２２に印加される入力電圧の交流成分に着目すると、位相が一致した信号がＦＥＴ４１２のソースから、位相が反転した（位相が１８０°シフトした）信号がＦＥＴ４１２のドレインからそれぞれ出力されるようになっている。
なお、第４１図に示した移相回路４１０内の抵抗４２６は、ＦＥＴ４１２に適切なバイアス電圧を印加するためのものである。また、可変抵抗４１６は、例えば第４２図に示すように、接合型のＦＥＴのソース・ドレイン間に形成されるチャネルを抵抗体として用いており、ゲート電圧を可変することにより抵抗値をある範囲で任意に変化させることができる。
このような構成を有する移相回路４１０Ｃにおいて、所定の交流信号が入力端１２２に入力されると、すなわちＦＥＴ４１２のゲートに所定の交流電圧（入力電圧）が印加されると、ＦＥＴ４１２のソースにはこの入力電圧と同相の交流電圧が現れ、反対にＦＥＴ４１２のドレインにはこの入力電圧と逆相であってソースに現れる電圧と振幅が等しい交流電圧が現れる。このソースおよびドレインに現れる交流電圧の振幅をともにＥiとする。
このＦＥＴ４１２のソース・ドレイン間には可変抵抗４１６とキャパシタ４１４により構成される直列回路（ＣＲ回路）が接続されている。したがって、ＦＥＴ４１２のソースおよびドレインに現れる電圧のそれぞれを可変抵抗４１６あるいはキャパシタ４１４を介して合成した信号が出力端１２４から出力される。
第４３図は、前段の移相回路４１０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
ＦＥＴ４１２のソースとドレインにはそれぞれ入力電圧と同相および逆相であって電圧振幅がＥiの交流電圧が現れるため、ソース・ドレイン間の電位差（交流成分）は２Ｅiとなる。また、キャパシタ４１４の両端に現れる電圧ＶC1と可変抵抗４１６の両端に現れる電圧ＶR1とは互いに９０°位相がずれており、これらをベクトル的に合成したものが、ＦＥＴ４１２のソース・ドレイン間の電圧２Ｅiに等しくなる。
したがって、第４３図に示すように、電圧Ｅiの２倍を斜辺とし、キャパシタ４１４の両端電圧ＶC1と可変抵抗４１６の両端電圧ＶR1とが直交する２辺を構成する直角三角形を形成することになる。そのため、入力信号の振幅が一定で周波数のみが変化した場合には、第４３図に示す半円の円周に沿ってキャパシタ４１４の両端電圧ＶC1と可変抵抗４１６の両端電圧ＶR1とが変化する。
ところで、キャパシタ４１４と可変抵抗４１６の接続点とグランドレベルとの電位差を出力電圧Ｅoとして取り出すものとすると、この出力電圧Ｅoは、第４３図に示した半円においてその中心点を始点とし、電圧ＶC1と電圧ＶR1とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅiに等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
また、第４３図から明らかなように、電圧ＶR1と電圧ＶC1とは円周上で直角に交わるため、理論的にはＦＥＴ４１２のゲートに印加される入力電圧と電圧ＶR1との位相差は、周波数ωが０から∞まで変化するに従って、入力電圧と同相の電圧Ｅiを基準として時計回り方向に２７０°から３６０°まで変化する。そして、移相回路４１０Ｃ全体の位相シフト量φ5は、周波数に応じて１８０°から３６０°まで変化する。しかも、可変抵抗４１６の抵抗値を可変することにより、位相シフト量φ5を変化させることができる。
また、第４２図に示した移相回路４１０Ｃの伝達関数は、キャパシタ４１４と可変抵抗４１６からなるＣＲ回路の時定数をＴ1（キャパシタ４１４の静電容量をＣ、可変抵抗４１６の抵抗値をＲとするとＴ1＝ＣＲ）とすると、（２）式に示したＫ2をそのまま適用でき（ただし、ａ1＜１）、第４３図に示す位相シフト量φ5も上述した（６）式に示したφ1と同じになる。
同様に、第４４図は第４１図に示した後段の移相回路４３０Ｃの構成を抜き出して示したものである。同図に示す後段の移相回路４３０Ｃは、ゲートが入力端１４２に接続されたＦＥＴ４３２と、このＦＥＴ４３２のソース・ドレイン間に直列に接続されたキャパシタ４３４および抵抗４３６と、ＦＥＴ４３２のドレインと正電源との間に接続された抵抗４３８と、ＦＥＴ４３２のソースとアースとの間に接続された抵抗４４０とを含んで構成されている。
第４２図に示した移相回路４１０Ｃと同様に、第４４図に示したＦＥＴ４３２のソースおよびドレインに接続された２つの抵抗４３８、４４０の抵抗値はほぼ等しく設定されており、入力端１４２に印加される入力電圧の交流成分に着目すると、位相が一致した信号がＦＥＴ４３２のソースから、位相が反転した信号がＦＥＴ４３２のドレインからそれぞれ出力されるようになっている。
なお、第４１図に示した移相回路４３０Ｃ内の抵抗４４６は、ＦＥＴ４３２に適切なバイアス電圧を印加するためのものである。また、移相回路４３０Ｃの入力側に設けられたキャパシタ１４８は、移相回路４１０Ｃの出力から直流成分を取り除く直流電流阻止用であり、交流成分のみが移相回路４３０Ｃに入力される。
このような構成を有する移相回路４３０Ｃにおいて、所定の交流信号が入力端１４２に入力されると、すなわちＦＥＴ４３２のゲートに所定の交流電圧（入力電圧）が印加されると、ＦＥＴ４３２のソースにはこの入力電圧と同相の交流電圧が現れ、反対にＦＥＴ４３２のドレインにはこの入力電圧と逆相であってソースに現れる電圧と振幅が等しい交流電圧が現れる。このソースおよびドレインに現れる交流電圧の振幅をともにＥiとする。
このＦＥＴ４３２のソース・ドレイン間にはキャパシタ４３４と抵抗４３６とにより構成される直列回路（ＣＲ回路）が接続されている。したがって、ＦＥＴ４３２のソースおよびドレインに現れる電圧のそれぞれをキャパシタ４３４あるいは抵抗４３６を介して合成した信号が出力端１４４から出力される。
第４５図は、後段の移相回路４３０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
ＦＥＴ４３２のソースとドレインにはそれぞれ入力電圧と同相および逆相であって電圧振幅がＥiの交流電圧が現れるため、ソース・ドレイン間の電位差は２Ｅiとなる。また、抵抗４３６の両端に現れる電圧ＶR2とキャパシタの両端に現れる電圧ＶC2とは互いに９０°位相がずれており、こちらをベクトル的に加算したものが、ＦＥＴ４３２のソース・ドレイン間の電位差２Ｅiに等しくなる。
したがって、第４５図に示すように、電圧Ｅiの２倍を斜辺とし、抵抗４３６の両端電圧ＶR2とキャパシタ４３４の両端電圧ＶC2とが直交する２辺を構成する直角三角形を形成することになる。このため、入力信号の振幅が一定で周波数のみが変化した場合には、第４５図に示す半円の円周に沿って抵抗４３６の両端電圧ＶR2とキャパシタ１３４の両端電圧ＶC2とが変化する。
抵抗４３６とキャパシタ４３４の接続点とグランドレベルとの電位差を出力電圧Ｅoとして取り出すものとすると、この出力電圧Ｅoは、第４５図に示した半円においてその中心点を始点とし、電圧ＶR2と電圧ＶC2とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅiに等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
また、第４５図から明らかなように、電圧ＶR2と電圧ＶC2とは円周上で直角に交わるため、理論的にはＦＥＴ４３２のゲートに印加される入力電圧と電圧ＶC2との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路４３０Ｃ全体の位相シフト量φ6は、周波数に応じて０°から１８０°まで変化する。
また、第４４図に示した移相回路４３０Ｃの伝達関数は、キャパシタ４３４と可変抵抗４３６からなるＣＲ回路の時定数をＴ2（キャパシタ４３４の静電容量をＣ、可変抵抗の抵抗値をＲとするとＴ2＝ＣＲ）とすると、（３）式に示したＫ3をそのまま適用でき（ただし、ａ2＜１）、第４５図に示す位相シフト量φ6も上述した（７）式に示したφ2と同じになる。
このようにして、２つの移相回路４１０Ｃ、４３０Ｃのそれぞれにおいて位相が所定量シフトされ、第４３図および第４５図に示すように、所定の周波数において２つの移相回路４１０Ｃ、４３０Ｃの全体により位相シフト量の合計が３６０°となる信号が出力される。
また、第４１図に示した非反転回路４５０は、ドレインと正電源との間に抵抗４５４が、ソースとアースとの間に抵抗４５６がそれぞれ接続されたＦＥＴ４５２と、ベースがＦＥＴ４５２のドレインに接続されているとともにコレクタが抵抗４６０を介してソースに接続されたトランジスタ４５８と、ＦＥＴ４５２に適切なバイアス電圧を印加するための抵抗４６２とを含んで構成されている。なお、第４１図に示した非反転回路４５０の前段に設けられたキャパシタ１６４は、後段の移相回路４３０Ｃの出力から直流成分を取り除く直流電流阻止用であり、交流成分のみが非反転回路４５０に入力される。
ＦＥＴ４５２は、ゲートに交流信号が入力されると、逆相の信号をドレインから出力する。また、トランジスタ４５８は、ベースにこの逆相の信号が入力されると、さらに位相を反転した信号、すなわちＦＥＴ４５２のゲートに入力された信号の位相を基準に考えると同相の信号をコレクタから出力し、この同相の信号が非反転回路４５０から出力される。
この非反転回路４５０の出力は、出力端子１９２から同調回路１の出力として取り出されるとともに、この非反転回路４５０の出力を分圧回路１６０を通した信号が帰還抵抗１７０を介して前段の移相回路４１０Ｃの入力側に帰還されている。そして、この帰還された信号と入力抵抗１７４を介して入力される信号とが加算され、この加算された信号の電圧が前段の移相回路４１０Ｃの入力端（第４２図に示した入力端１２２）に印加されている。
また、上述した非反転回路４５０の利得は、上述した抵抗４５４、４５６、４６０の各抵抗値によって決まり、これら各抵抗の抵抗値を調整することにより、第４１図に示した２つの移相回路４１０Ｃ、４３０Ｃ、分圧回路１６０による減衰や帰還ループで生じる損失を補い、かつ同調回路全体のループゲインが１以下になるように設定されている。
また、同調回路１の出力端子１９２からは、分圧回路１６０に入力される前の非反転回路４５０の出力信号が取り出されているため、同調回路１Ｆ自体に利得を持たせることができ、同調動作と同時に信号振幅の増幅が可能となる。
〔同調回路の第９の変形例〕
第４１図に示した同調回路は、各移相回路４１０Ｃ、４３０Ｃの内部にＣＲ回路を含んでいるが、ＣＲ回路を抵抗とインダクタからなるＬＲ回路に置き換えた移相回路を用いて同調回路を構成することも可能である。
第４６図は、ＬＲ回路を含む移相回路の構成を示す回路図であり、第４１図に示した同調回路１Ｆの前段の移相回路４１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路４１０Ｌは、第４１図に示した前段の移相回路４１０Ｃ内のキャパシタ４１４と可変抵抗４１６からなるＣＲ回路を、可変抵抗４１６とインダクタ４１７からなるＬＲ回路に置き換えた構成を有しており、抵抗４１８と抵抗４２０の各抵抗値が同じ値に設定されている。なお、インダクタとＦＥＴ４１２のドレインとの間に挿入されたキャパシタ４１９は直流電流阻止用である。
上述した移相回路４１０Ｌの入出力電圧等の関係は、第４７図のベクトル図に示すように、第４３図に示した電圧ＶC1を可変抵抗４１６の両端電圧ＶR1に、第４３図に示した電圧ＶR1をインダクタ４１７の両端電圧ＶL1にそれぞれ置き換えて考えることができる。
また、第４６図に示した移相回路４１０Ｌの伝達関数は、インダクタ４１７と可変抵抗４１６からなるＬＲ回路の時定数をＴ1（インダクタ４１７のインダクタンスをＬ、可変抵抗４１６の抵抗値をＲとするとＴ1＝Ｌ／Ｒ）とすると、（２）式に示したＫ2をそのまま適用でき（ただし、ａ1＜１）、第４７図に示す位相シフト量φ7も上述した（６）式に示したφ1と同じになる。
したがって、第４６図に示す移相回路４１０Ｌは、第４２図に示した移相回路４１０Ｃと基本的に等価であり、第４２図に示した移相回路４１０Ｃを第４６図に示した移相回路４１０Ｌに置き換えることができる。
なお、第４２図に示した移相回路４１０Ｃと第４６図に示した移相回路４１０Ｌを比べると、可変抵抗４１６を形成するＦＥＴのゲート電圧を変化させた場合の各位相シフト量の変化の方向が反対となる。例えば、移相回路４１０Ｃでは、可変抵抗４１６のゲート電圧を上げて電圧ＶR1を低くしたときに同調周波数が高周波側に変化する。一方、移相回路４１０Ｌでは、可変抵抗４１６のゲート電圧を上げて電圧ＶR1を低くしたときに同調周波数が低周波側に変化する。したがって、移相回路４１０Ｃを移相回路４１０Ｌに置き換える場合には、第１３図において、フリップフロップ６３の２つの出力端子とトライステートバッファ７００、７０２との接続を入れ換えたり、２つのトライステートバッファ７００、７０２の出力端の接続先を相互に入れ換えたりして、周波数制御回路２から同調回路に印加される制御電圧の変化の方向と同調回路の同調周波数の変化の方向とが反対になるように若干の変更が必要となる。
第４８図は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、第４１図に示した同調回路１Ｆの後段の移相回路４３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路４３０Ｌは、第４４図に示した後段の移相回路４３０Ｃ内のキャパシタ４３４と抵抗４３６からなるＣＲ回路を、抵抗４３６とインダクタ４３７からなるＬＲ回路に置き換えた構成を有しており、抵抗４３８と抵抗４４０の各抵抗値は同じ値に設定されている。なお、抵抗４３６とＦＥＴ４３２のドレインとの間に挿入されたキャパシタ４３９は直流電流阻止用である。
上述した移相回路４３０Ｌの入出力電圧等の関係は、第４９図のベクトル図に示すように、第４５図に示した電圧ＶR2をインダクタ４３７の両端電圧ＶL2に、第４５図に示した電圧ＶC2を可変抵抗３６の両端電圧ＶR2にそれぞれ置き換えて考えることができる。
また、第４８図に示した移相回路４３０Ｌの伝達関数は、抵抗４３６とインダクタ４３７からなるＬＲ回路の時定数をＴ2（抵抗４３６の抵抗値をＲ、インダクタ４３７のインダクタンスをＬとするとＴ2＝Ｌ／Ｒ）とすると、（３）式に示したＫ3をそのまま適用でき（ただし、ａ2＜１）、第４９図に示す位相シフト量φ8も上述した（７）式に示したφ2と同じになる。
したがって、第４８図に示す移相回路４３０Ｌは、第４４図に示した移相回路４３０Ｃと基本的に等価であり、第４４図に示した移相回路４３０Ｃを第４８図に示した移相回路４３０Ｌに置き換えることができる。
このように、第４１図に示した２つの移相回路４１０Ｃおよび４３０Ｃのいずれか一方、あるいは両方を第４６図、第４８図に示した移相回路４１０Ｌ、４３０Ｌに置き換えることができる。２つの移相回路４１０Ｃ、４３０Ｃの両方を移相回路４１０Ｌ、４３０Ｌに置き換えた場合には、同調回路全体を集積化することにより同調周波数の高周波化が容易となる。
また、２つの移相回路４１０Ｃ、４３０Ｃのいずれか一方のみを移相回路４１０Ｌあるいは４３０Ｌに置き換えた場合であって、ＬＲ回路を構成するインダクタを含めて、あるいはこのインダクタを除く同調回路全体を集積化した場合には、温度変化による同調周波数の変動を防止する、いわゆる温度補償が可能となる。
また、第４１図に示した移相回路４１０Ｃ、４３０Ｃの少なくとも一方を移相回路４１０Ｌあるいは４３０Ｌに置き換えた場合に、分圧回路１６０を省略して後段の移相回路の出力を直接前段側に帰還してもよい。あるいは分圧回路１６０内の抵抗１６２を取り除いて抵抗１６４だけにしてもよい。分圧回路１６０を省略した場合、あるいは抵抗１６２を取り除いた場合には、同調動作のみを行うことができる。
〔同調回路の第１０の変形例〕
第５０図は、同調回路の他の変形例を示す回路図である。同図に示す同調回路１Ｇは、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で１８０°の位相シフトを行う２つの移相回路４１０Ｃおよび４１０Ｃ′と、後段の移相回路４１０Ｃ′の出力信号の位相をさらに反転する位相反転回路４８０と、帰還抵抗１７０および入力抵抗１７４のそれぞれを介することにより位相反転回路４８０から出力される信号（帰還信号）と入力端子１９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
前段の移相回路４１０Ｃは、その詳細構成および入出力の位相関係は第４２図および第４３図を用いて説明した通りであり、例えばキャパシタ４１４と可変抵抗４１６からなるＣＲ回路の時定数をＴ1とすると、ω＝１／Ｔ1の周波数における位相シフト量φ5は時計回り方向（位相遅れ方向）に２７０°となる。
また、後段の移相回路４１０Ｃ′は、上述した前段の移相回路４１０Ｃと基本的な構成は同じであり、移相回路４１０Ｃ内の可変抵抗４１６を抵抗値が固定の抵抗４１５に置き換えた構成を有している。したがって、例えば抵抗４１５とキャパシタ４１４からなるＣＲ回路の時定数をＴ3とすると、ω＝１／Ｔ3の周波数における位相シフト量φ5′は時計回り方向（位相遅れ方向）に２７０°となる。
このように、２つの移相回路４１０Ｃおよび４１０Ｃ′の全体による位相遅れ方向の位相シフト量の合計が所定の周波数において、φ5＋φ5′＝２７０°＋２７０°＝５４０°（＝１８０°）となる。
また、位相反転回路４８０は、ドレインと正電源との間に抵抗４８４が、ソースとアースとの間に抵抗４８６がそれぞれ接続されたＦＥＴ４８２と、ＦＥＴ４８２のゲートに所定のバイアス電圧を印加する抵抗４８８とを含んで構成されている。ＦＥＴ４８２のゲートに交流信号が入力されると、ＦＥＴ４８２のドレインからは位相を反転した逆相の信号が出力される。また、この位相反転回路４８０は、２つの抵抗４８４、４８６の抵抗比によって定まる所定の利得を有する。
このように、所定の周波数において、２つの移相回路４１０Ｃおよび４１０Ｃ′によって位相が１８０°シフトされ、さらに後段に接続された位相反転回路４８０によって位相が反転され、これら３つの回路の全体による位相シフト量の合計が３６０°となる。したがって、位相反転回路４８０の出力を帰還抵抗１７０を介して前段の移相回路４１０Ｃの入力側に帰還させ、この帰還信号に入力抵抗１７４を介して入力した信号を加算するとともに、位相反転回路４８０の利得を調整することにより、第２図に示した同調回路１と同様の同調動作が行われる。
なお、第５０図に示した同調回路１Ｇにおいては、位相反転回路４８０の出力を帰還抵抗１７０を介して帰還させたが、第４１図に示す同調回路１Ｆと同様に、この位相反転回路４８０の後段に分圧回路１６０を接続するようにしてもよい。
〔同調回路の第１１の変形例〕
第５１図は、同調回路の他の変形例を示す回路図であり、第５０図とは反対に第４１図に示す後段の移相回路４３０Ｃを含んで構成されている。
第５１図に示す同調回路１Ｈは、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で１８０°の位相シフトを行う２つの移相回路４３０Ｃ′および４３０Ｃと、後段の移相回路４３０Ｃの出力信号の位相をさらに反転する位相反転回路４８０と、帰還抵抗１７０および入力抵抗１７４のそれぞれを介することにより位相反転回路４８０から出力される信号（帰還信号）と入力端子１９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
後段の移相回路４３０Ｃは、その詳細構成および入出力の位相関係は第４４図および第４５図を用いて説明した通りであり、例えばキャパシタ４３４と抵抗４３６からなるＣＲ回路の時定数をＴ2とすると、ω＝１／Ｔ2の周波数における位相シフト量φ6は時計回り方向（位相遅れ方向）に９０°となる。
また、前段の移相回路４３０Ｃ′は、上述した後段の移相回路４３０Ｃと基本的な構成は同じであり、移相回路４３０Ｃ内の抵抗４３５を外部から印加される制御電圧によって抵抗値が変更可能な可変抵抗４３６に置き換えた構成を有している。したがって、例えば可変抵抗４３６とキャパシタ４３４からなるＣＲ回路の時定数をＴ4とすると、ω＝１／Ｔ4の周波数における位相シフト量φ6′は時計回り方向に９０°となる。
このように、所定の周波数において、２つの移相回路４３０Ｃ′および４３０Ｃによって位相が１８０°シフトされ、さらに後段に接続された位相反転回路４８０によって位相が反転され、これら３つの回路の全体による位相シフト量の合計が３６０°となる。したがって、位相反転回路４８０の出力を帰還抵抗１７０を介して前段の移相回路４３０Ｃ′の入力側に帰還させ、この帰還信号に入力抵抗１７４を介して入力した信号を加算するとともに、位相反転回路４８０の利得を調整することにより、第２図に示した同調回路１と同様の同調動作が行われる。
なお、第４１図に示した同調回路と同様に、第５１図に示した同調回路においても、位相反転回路４８０の後段に分圧回路１６０を接続して同調と同時に増幅を行うようにしてもよい。
ところで、上述した各種の同調回路１Ｆ、１Ｇ、１Ｈ等は、２つの移相回路と非反転回路あるいは２つの移相回路と位相反転回路によって構成されており、接続された３つの回路の全体によって所定の周波数において合計の位相シフト量を３６０°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、３つの回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
また、上述した第５０図および第５１図に示す同調回路１Ｇ、１Ｈでは、移相回路内部にＣＲ回路を含む例を示したが、ＬＲ回路を内部に含む移相回路を縦続接続して同調回路を構成してもよい。例えば、第５０図に示す同調回路の前段の移相回路４１０Ｃの代わりに第４６図に示す移相回路４１０Ｌを接続し、後段の移相回路４１０Ｃ′の代わりに移相回路４１０Ｌの可変抵抗１１６を抵抗値が固定の抵抗に置き換えた移相回路を接続してもよい。あるいは、第５１図に示す同調回路の前段の移相回路４３０Ｃ′の代わりに第４８図に示す移相回路４３０Ｌの抵抗４３６を可変抵抗に置き換えた移相回路を接続し、後段の移相回路４３０Ｃの代わりに移相回路４３０Ｌを接続してもよい。
〔同調回路の第１２の変形例〕
第５２図は、同調回路の第１２の変形例を示す回路図である。同図に示す同調回路１Ｊは、入力される交流信号の位相を変えずに出力する非反転回路５５０と、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で３６０°の位相シフトを行う２つの移相回路５１０Ｃ、５３０Ｃと、後段の移相回路５３０Ｃのさらに後段に設けられた抵抗１６２および１６４からなる分圧回路１６０と、帰還抵抗１７０および入力抵抗１７４（入力抵抗１７４は帰還抵抗１７０のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより分圧回路１６０の分圧出力（帰還信号）と入力端子１９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
なお、非反転回路５５０は、バッファ回路として機能するものであり、前段の移相回路５１０Ｃと上述した加算回路とを直接接続した場合に生じる信号の損失等を防止するために設けられている。非反転回路５５０は、例えばエミッタホロワ回路やソースホロワ回路等により構成されている。なお、直接接続した場合の損失等を最小限に抑えるように帰還抵抗１７０等の各素子の素子定数を選定した場合には、この非反転回路５５０を省略して同調回路を構成してもよい。
第５３図は、第５２図に示した前段の移相回路５１０Ｃの構成を抜き出して示したものである。同図に示す前段の移相回路５１０Ｃは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器５１２と、入力端１２２に入力された信号の位相を所定量シフトさせて差動増幅器５１２の非反転入力端子に入力するキャパシタ５１４および可変抵抗５１６と、入力端１２２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器５１２の反転入力端子に入力する抵抗５１８および５２０とを含んで構成されている。
上述した可変抵抗５１６は、例えば第５３図に示すように、接合型のＦＥＴのソース・ドレイン間に形成されるチャネルを抵抗体として用いており、ゲート電圧を可変することにより抵抗値をある範囲で任意に変化させることができる。
第５３図に示す入力端１２２に所定の交流信号が入力されると、差動増幅器５１２の反転入力端子には、入力端１２２に印加される電圧Ｅiを抵抗５１８と抵抗５２０とによって約１／２に分圧した電圧が印加される。
一方、入力信号が入力端１２２に入力されると、差動増幅器５１２の非反転入力端子には、キャパシタ５１４と可変抵抗５１６の接続点に現れる信号が入力される。キャパシタ５１４と可変抵抗５１６により構成されるＣＲ回路の一方端には入力信号が入力されているため、入力信号の位相をこのＣＲ回路によって所定量シフトした信号の電圧が差動増幅器５１２の非反転入力端子には印加される。差動増幅器５１２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度で増幅した信号を出力する。
第５４図は、第５３図に示す移相回路５１０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
同図に示すように、可変抵抗５１６の両端に現れる電圧ＶR1とキャパシタ１１４の両端に現れる電圧ＶC1は、互いに位相が９０°ずれており、これらをベクトル的に加算したものが入力電圧Ｅiとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、第５４図に示す半円の円周に沿って可変抵抗５１６の両端電圧ＶR1とキャパシタ５１４の両端電圧ＶC1とが変化する。
また、差動増幅器５１２の非反転入力端子に印加される電圧（可変抵抗５１６の両端電圧ＶR1）から反転入力端子に印加される電圧（抵抗５２０の両端電圧Ｅi／２）をベクトル的に減算したものが差分電圧Ｅo′となる。この差分電圧Ｅo′は、第５４図に示した半円において、その中心点を始点とし、電圧ＶR1と電圧ＶC1とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅi／２に等しくなる。
差動増幅器５１２の出力電圧Ｅoはこの差分電圧Ｅo′を所定の増幅度で増幅したものとなる。したがって、上述した移相回路５１０Ｃにおいて、出力電圧Ｅoは入力信号の周波数によらず一定であって、全域通過回路として動作する。
また、第５４図から明らかなように、電圧ＶR1と電圧ＶC1とは円周上で直角に交わるため、入力電圧Ｅiと電圧ＶR1との位相差は、周波数ωが０から∞まで変化するに従って、入力電圧Ｅiを基準として時計回り方向（位相遅れ方向）に２７０°から３６０°まで変化する。そして、移相回路５１０Ｃ全体の位相シフト量φ9は、周波数に応じて１８０°から３６０°まで変化する。
同様に、第５５図は第５２図に示した後段の移相回路５３０Ｃの構成を抜き出して示したものである。同図に示す後段の移相回路５３０Ｃは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器５３２と、入力端１４２に入力された信号の位相を所定量シフトさせて差動増幅器５３２の非反転入力端子に入力する抵抗５３６およびキャパシタ５３４と、入力端１４２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器５３２の反転入力端子に入力する抵抗５３８および５４０とを含んで構成されている。
第５５図に示した入力端１４２に所定の交流信号が入力されると、差動増幅器５３２の反転入力端子には、入力端１４２に印加される電圧Ｅiを抵抗５３８と抵抗５４０とによって約１／２に分圧した電圧が印加される。
一方、入力信号が入力端１４２に入力されると、差動増幅器５３２の非反転入力端子には、抵抗５３６とキャパシタ５３４の接続点に現れる信号が入力される。抵抗５３６とキャパシタ５３４により構成されるＣＲ回路の一方端には入力信号が入力されているため、入力信号の位相をこのＣＲ回路によって所定量シフトした信号の電圧が差動増幅器５３２の非反転入力端子には印加される。差動増幅器５３２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度で増幅した信号を出力する。
第５６図は、移相回路５３０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
同図に示すように、キャパシタ５３４の両端に現れる電圧ＶC2と抵抗５３６の両端に現れる電圧ＶR2は、互いに位相が９０°ずれており、これらをベクトル的に加算したものが入力電圧Ｅiとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、第５６図に示す半円の円周に沿ってキャパシタ５３４の両端電圧ＶC2と抵抗５３６の両端電圧ＶR2とが変化する。
また、差動増幅器５３２の非反転入力端子に印加される電圧（キャパシタ５３４の両端電圧ＶC2）から反転入力端子に印加される電圧（抵抗５４０の両端電圧Ｅi／２）をベクトル的に減算したものが差分電圧Ｅo′となる。この差分電圧Ｅo′は、第５６図に示した半円において、その中心点を始点とし、電圧ＶC2と電圧ＶR2とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅi／２に等しくなる。
差動増幅器５３２の出力電圧Ｅoはこの差分電圧Ｅo′を所定の増幅度で増幅したものとなる。したがって、上述した移相回路５３０Ｃにおいて、出力電圧Ｅoは入力信号の周波数によらず一定であって、全域通過回路として動作する。
また、第５６図から明らかなように、電圧ＶC2と電圧ＶR2とは円周上で直角に交わるため、入力電圧Ｅiと電圧ＶC2との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路５３０Ｃ全体の位相シフト量φ10は周波数に応じて０°から１８０°まで変化する。
このようにして、２つの移相回路５１０Ｃ、５３０Ｃのそれぞれにおいて位相が所定量シフトされ、第５４図および第５６図に示すように、所定の周波数において２つの移相回路５１０Ｃ、５３０Ｃの全体により位相シフト量の合計が３６０°となる信号が出力される。
また、後段の移相回路５３０Ｃの出力は、出力端子１９２から同調回路１Ｊの出力として取り出されるとともに、この移相回路５３０Ｃの出力を分圧回路１６０を通した信号が帰還抵抗１７０を介して非反転回路５５０の入力側に帰還されている。そして、この帰還された信号と入力抵抗１７４を介して入力される信号とが加算され、この加算された信号が非反転回路５５０を介して前段の移相回路５１０Ｃに入力されている。
また、上述した２つの移相回路５１０Ｃ、５３０Ｃの各利得を調整することにより、第５２図に示した２つの移相回路５１０Ｃ、５３０Ｃ、分圧回路１６０による減衰や帰還ループで生じる損失を補い、かつ同調回路全体のループゲインが１以下になるように設定されている。なお、移相回路５１０Ｃ、５３０Ｃの各利得を調整する代わりに、非反転回路５５０に１以上の利得を持たせ、この値を調整してもよい。
また、同調回路１Ｊの出力端子１９２からは、分圧回路１６０に入力される前の移相回路５３０Ｃの出力が取り出されているため、同調回路１Ｊ自体に利得を持たせることができ、同調動作と同時に信号振幅の増幅が可能となる。
なお、第５２図に示した同調回路において、増幅動作が不要な場合には、分圧回路１６０を省略して移相回路５３０Ｃの出力を直接前段側に帰還してもよい。あるいは、分圧回路１６０内の抵抗１６２の抵抗値を極端に小さな値にして分圧比を１に設定してもよい。
〔同調回路の第１３の変形例〕
第５２図に示した同調回路１Ｊは、各移相回路５１０Ｃ、５３０ＣをＣＲ回路を含んで構成したが、ＣＲ回路を抵抗とインダクタからなるＬＲ回路に置き換えた移相回路を用いて同調回路を構成することもできる。
第５７図は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、第５２図に示した同調回路１Ｊの前段の移相回路５１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路５１０Ｌは、第５２図に示した移相回路５１０Ｃ内のキャパシタ５１４と可変抵抗５１６からなるＣＲ回路を、可変抵抗５１６とインダクタ５１７からなるＬＲ回路に置き換えた構成を有している。なお、インダクタ５１７に直列に接続されたキャパシタ５１９は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく設定され、すなわち大きな静電容量を有している。
第５７図は、移相回路５１０Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。同図に示す移相回路５１０Ｌの位相シフト量φ11は、可変抵抗５１６とインダクタ５１７により構成されるＬＲ回路の時定数をＴ1（可変抵抗５１６の抵抗値をＲ、インダクタ５１７のインダクタンスをＬとするとＴ1＝Ｌ／Ｒ）とすると、上述した（６）式に示したφ1と同じとなる。
なお、第５２図に示した移相回路５１０Ｃと第５７図に示した移相回路５１０Ｌを比べると、可変抵抗５１６を形成するＦＥＴのゲート電圧を変化させた場合の各位相シフト量の変化の方向が反対となる。例えば、移相回路５１０Ｃでは、可変抵抗５１６のゲート電圧を上げて電圧ＶR1を低くしたときに同調周波数が高周波側に変化する。一方、移相回路５１０Ｌでは、可変抵抗５１６のゲート電圧を上げて電圧ＶR1を低くしたときに同調周波数が低周波側に変化する。したがって、移相回路５１０Ｃを移相回路５１０Ｌに置き換える場合には、第１３図において、フリップフロップ６３の２つの出力端子とトライステートバッファ７００、７０２との接続を入れ換えたり、２つのトライステートバッファ７００、７０２の出力端の接続先を相互に入れ換えたりして、周波数制御回路２から同調回路に印加される制御電圧の変化の方向と同調回路の同調周波数の変化の方向とが反対になるように若干の変更が必要となる。
第５９図は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、第５２図に示した同調回路１Ｊの後段の移相回路５３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路５３０Ｌは、第５５図に示した移相回路５３０Ｃ内の抵抗５３６とキャパシタ５３４からなるＣＲ回路を、インダクタ５３７と抵抗５３６からなるＬＲ回路に置き換えた構成を有している。なお、インダクタ５３７に直列に接続されたキャパシタ５３９は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく設定され、すなわち大きな静電容量を有している。
この移相回路５３０Ｌは、第５５図に示した移相回路５３０Ｃ内の抵抗５３６とキャパシタ５３４からなるＣＲ回路を、インダクタ５３７と抵抗５３６からなるＬＲ回路に置き換えた構成を有している。
第６０図は、移相回路５３０Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。同図に示す移相回路５３０Ｌの位相シフト量φ12は、インダクタ５３７と抵抗５３６により構成されるＬＲ回路の時定数をＴ2（インダクタ１３７のインダクタンスをＬ、抵抗５３６の抵抗値をＲとするとＴ2＝Ｌ／Ｒ）とすると、上述した（７）式に示したφ2と同じとなる。
このように、第５７図に示した移相回路５１０Ｌおよび第５９図に示した移相回路５３０Ｌのそれぞれは、第５３図あるいは第５５図に示した移相回路５１０Ｃ、５３０Ｃと等価であり、第５２図に示した同調回路１Ｊにおいて、前段の移相回路５１０Ｃを第５７図に示した移相回路５１０Ｌに、後段の移相回路５３０Ｃを第５９図に示した移相回路５３０Ｌにそれぞれ置き換えることが可能である。２つの移相回路５１０Ｃ、５３０Ｃの両方を移相回路５１０Ｌ、５３０Ｌに置き換えた場合には、同調回路全体を集積化することにより同調周波数の高周波化が容易となる。
また、２つの移相回路５１０Ｃ、５３０Ｃのいずれか一方のみを移相回路５１０Ｌあるいは５３０Ｌに置き換えた場合であって、ＬＲ回路を構成するインダクタを含めて、あるいはこのインダクタを除く同調回路全体を集積化した場合には、温度変化による同調周波数の変動を防止する、いわゆる温度補償が可能となる。
〔同調回路の第１４の変形例〕
第５２図に示した同調回路１Ｊは、互いに移相方向が異なる２つの移相回路を含んでいるが、基本的に同じ構成を有する２つの移相回路を組み合わせて同調回路を構成することもできる。
第６１図は、同調回路の他の構成を示す回路図である。同図に示す同調回路１Ｋは、入力される交流信号の位相を反転して出力する位相反転回路５８０と、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で１８０°の位相シフトを行う２つの移相回路５１０Ｃおよび５１０Ｃ′と、後段の移相回路５１０Ｃ′のさらに後段に設けられた抵抗１６２および１６４からなる分圧回路１６０と、帰還抵抗１７０および入力抵抗１７４のそれぞれを介することにより分圧回路１６０の分圧出力（帰還信号）と入力端子１９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
前段の移相回路５１０Ｃの詳細構成および入出力信号の位相関係は第５３図および第５４図を用いて説明した通りであり、後段の移相回路５１０Ｃ′は前段の移相回路５１０Ｃ内の可変抵抗５１６を抵抗値が固定の抵抗５１５に置き換えた構成を有している。したがって、所定の周波数において、２つの移相回路５１０Ｃ、５１０Ｃ′の全体による位相シフト量の合計が１８０°となる。
また、２つの移相回路５１０Ｃ、５１０Ｃ′の前段に接続された位相反転回路５８０は、入力される交流信号の位相を反転するものであり、例えば、エミッタ接地回路やソース接地回路あるいはオペアンプと抵抗を組み合わせた回路によって実現される。
このように、所定の周波数において、２つの移相回路５１０Ｃ、５１０Ｃ′によって位相が１８０°シフトされ、さらにその前段に接続された位相反転回路５８０によって位相が反転され、これら３つの回路の全体による位相シフト量の合計が３６０°となる。
また、後段の移相回路５１０Ｃ′の出力は出力端子１９２から同調回路１Ｋの出力として取り出されるとともに、後段の移相回路５１０Ｃ′の出力を分圧回路１６０を通した信号が帰還抵抗１７０を介して位相反転回路５８０の入力側に帰還されている。そして、この帰還される信号と入力抵抗１７４を介して入力される信号とが加算され、この加算された信号が位相反転回路５８０に入力されている。
このように、分圧回路１６０の出力を帰還抵抗１７０を介して位相反転回路５８０の入力側に帰還させ、この帰還信号に入力抵抗１７４を介して入力した信号を加算するとともに、２つの移相回路５１０Ｃ、５１０Ｃ′の利得を調整して分圧回路１６０や帰還抵抗１７０と入力抵抗１７４の接続部において生じる損失等を補うことにより、第５２図に示した同調回路１Ｊと同様の同調動作および増幅動作を行うことができる。なお、移相回路５１０Ｃ、５１０Ｃ′の各利得を調整する代わりに、位相反転回路５８０の利得を調整してもよい。
なお、第６１図に示した同調回路１Ｋにおいて、増幅動作が不要な場合には分圧回路１６０を省略し、移相回路５１０Ｃ′の出力を直接前段側に帰還してもよい。あるいは、分圧回路１６０内の抵抗１６２の抵抗値を極端に小さな値にして分圧比を１に設定してもよい。
〔同調回路の第１５の変形例〕
第６２図は、同調回路の他の変形例を示す回路図であり、第５５図とは反対に第５２図に示す後段の移相回路５３０Ｃを含んで構成されている。
第６２図に示す同調回路１Ｌは、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で１８０°の位相シフトを行う２つの移相回路５３０Ｃ′および５３０Ｃと、後段の移相回路５３０Ｃの出力信号の位相をさらに反転する位相反転回路５８０と、帰還抵抗１７０および入力抵抗１７４のそれぞれを介することにより位相反転回路５８０から出力される信号（帰還信号）と入力端子１９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
後段の移相回路５３０Ｃは、その詳細構成および入出力の位相関係は第５５図および第５６図を用いて説明した通りであり、例えばキャパシタ５３４と抵抗５３６からなるＣＲ回路の時定数をＴ2とすると、ω＝１／Ｔ2の周波数における位相シフト量φ10は時計回り方向（位相遅れ方向）に９０°となる。
また、前段の移相回路５３０Ｃ′は、上述した後段の移相回路５３０Ｃと基本的な構成は同じであり、移相回路５３０Ｃ内の抵抗５３６を外部から印加される制御電圧によって抵抗値が変更可能な可変抵抗５３５に置き換えた構成を有している。したがって、例えば可変抵抗５３５とキャパシタ５３４からなるＣＲ回路の時定数をＴ2とすると、ω＝１／Ｔ2の周波数における位相シフト量φ10′は時計回り方向に９０°となる。したがって、所定の周波数において、２つの移相回路５３０Ｃ′、５３０Ｃの全体による位相シフト量の合計が１８０°となる。
このように、上述した２つの移相回路５３０Ｃ′、５３０Ｃを用いた場合であっても、所定の周波数において２つの移相回路５３０Ｃ′、５３０Ｃによって位相が１８０°シフトされ、さらにその前段に接続された位相反転回路５８０によって位相が反転され、これら３つの回路の全体による位相シフト量の合計が３６０°となる。
したがって、上述した同調回路１Ｌは、分圧回路１６０の出力を帰還抵抗１７０を介して位相反転回路５８０の入力側に帰還させ、この帰還信号に入力抵抗１７４を介して入力した信号を加算するとともに、２つの移相回路５３０Ｃ′、５３０Ｃの利得を調整して分圧回路１６０や帰還抵抗１７０と入力抵抗１７４の接続部において生じる損失等を補い、かつ帰還ループのループゲインを１以下に設定することにより、第６１図に示した同調回路１Ｋ等と同様の同調動作および増幅動作を行うことができる。
なお、第６１図、第６２図に示した同調回路１Ｋ、１Ｌは、ＣＲ回路を内部に含む移相回路を縦続接続しているが、少なくとも一方の移相回路についてはＬＲ回路を内部に含んで構成するようにしてもよい。
具体的には、第６１図に示した同調回路１Ｋにおいて、前段の移相回路５１０Ｃを第５７図に示した移相回路５１０Ｌに、あるいは、後段の移相回路５１０Ｃ′を第５７図に示した移相回路５１０Ｌ内の可変抵抗５１６の代わりに抵抗値が固定の抵抗５１５を用いた移相回路５１０Ｌ′に置き換える。または、２つの移相回路５１０Ｃ、５１０Ｃ′の両方を上述した移相回路５１０Ｌ、５１０Ｌ′に置き換える。
また、第６２図に示した同調回路１Ｌにおいて、前段の移相回路５３０Ｃ′を第５９図に示した移相回路５３０Ｌ内の抵抗５３６の代わりに可変抵抗５３５を用いた移相回路５３０Ｌ′に、あるいは、後段の移相回路５３０Ｃを第５９図に示した移相回路５３０Ｌに置き換える。または、移相回路５３０Ｃ′、５３０Ｃの両方を上述した移相回路５３０Ｌ′、５３０Ｌに置き換える。
ただし、第６１図に示す前段の移相回路５１０Ｃを第５７図に示す移相回路５１０Ｌに置き換えた場合、あるいは第６２図に示す前段の移相回路５３０Ｃ′を第５９図に示す移相回路５３０Ｌの抵抗を可変抵抗に変更した移相回路に置き換えた場合には、可変抵抗を形成するＦＥＴのゲート電圧を変化させた場合の各位相シフト量の変化の方向が反対となるため、第１３図において、フリップフロップ６３の２つの出力端子とトライステートバッファ７００、７０２との接続を入れ換えたり、２つのトライステートバッファ７００、７０２の出力端の接続先を相互に入れ換えたりして、周波数制御回路２から同調回路に印加される制御電圧の変化の方向と同調回路の同調周波数の変化の方向とが反対になるように若干の変更が必要となる。
また、第６１図、第６２図に示した同調回路１Ｋ、１Ｌにおいて、増幅動作が不要な場合には、分圧回路１６０を省略し、移相回路５１０Ｃ′等の出力を直接前段側に帰還してもよい。あるいは、分圧回路１６０内の抵抗１６２の抵抗値を極端に小さな値にして分圧比を１に設定してもよい。
ところで、上述した同調回路１Ｊ、１Ｋ、１Ｌは、非反転回路と２つの移相回路あるいは位相反転回路と２つの移相回路を含んで構成されており、位相シフトに着目すると接続された３つの回路の全体によって所定の周波数において合計の位相シフト量を３６０°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、２つの移相回路のどちらを前段に用いるか、あるいは上述した３つの回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
〔Ｊ．その他の変形例〕
ところで、第１図等に示した各種の同調機構は、同調回路を構成する移相回路のうち一方の移相回路内の可変抵抗１１６等を接合型のＦＥＴを用いて形成したが、可変抵抗を他の素子で形成するようにしてもよい。
第６３図は、第３図に示した移相回路１１０Ｃ内の可変抵抗１１６をＭＯＳ型のＦＥＴで形成した可変抵抗１２６に置き換えた構成を示す回路図である。このように、ＭＯＳ型のＦＥＴのソース・ドレイン間に形成されるチャネルを抵抗体として用いることもできる。この場合に、ゲートに印加する制御電圧を変えることによりこのＦＥＴのチャネル抵抗を変化させることができるため、同調回路１等の同調周波数をある範囲で任意に変化させることができる。
なお、上述した各同調回路では、前段の移相回路内部の可変抵抗１１６の抵抗値を変えて同調周波数を変更しているが、この可変抵抗を固定抵抗に置き換えるとともに、後段の移相回路内部の抵抗１３６等を接合型あるいはＭＯＳ型のＦＥＴによって形成した可変抵抗に置き換えて、このＦＥＴのゲートに印加する制御電圧を変化させて全体の同調周波数を変えるようにしてもよい。ただし、制御電圧を変えた場合の位相シフト方向が反対になる場合には、第１３図において、フリップフロップ６３の２つの出力端子とトライステートバッファ７００、７０２との接続を入れ換えたり、２つのトライステートバッファ７００、７０２の出力端の接続先を相互に入れ換えたりして、周波数制御回路２から同調回路１に印加される制御電圧の変化の方向と同調回路１の同調周波数の変化の方向とが反対になるように若干の変更が必要となる。
あるいは、前段および後段の移相回路内部にそれぞれ可変抵抗を設けてもよい。この場合には、双方の移相回路の各位相シフト量を同時に可変するため、全体の同調周波数の変化量、すなわち同調周波数の可変範囲を大きく設定できる利点がある。さらに、第２図等において、同調回路内の２つの移相回路を前後入れ換えて接続してもよい。
また、上述した移相回路１１０Ｃ等は、キャパシタ１１４等と直列に接続された可変抵抗１１６等の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、キャパシタ１１４等の静電容量を変化させることにより全体の同調周波数を変えるようにしてもよい。
例えば、２つの移相回路の少なくとも一方に含まれるキャパシタ１１４等を可変容量素子に置き換えてこの静電容量を可変することにより、各移相回路による位相シフト量を変化させて同調周波数を変えることができる。さらに具体的には、上述した可変容量素子をアノード・カソード間に印加する逆バイアス電圧が変更可能な可変容量ダイオードによって、あるいはゲート電圧によってゲート容量が変更可能なＦＥＴによって形成することができる。なお、上述した可変容量素子に印加する逆バイアス電圧を可変するには、この可変容量素子と直列に直流電流阻止用のキャパシタを接続すればよい。
また、第２図等では、移相回路１１０Ｃ内の可変抵抗１１６をＦＥＴで形成したが、ＦＥＴ以外の素子を用いて可変抵抗１１６を形成してもよい。例えば、第６４図は、移相回路１１０Ｃあるいは１３０Ｃ内の可変抵抗としてＦＥＴ以外の素子を利用した場合の一例を示す回路図である。同図には、同調回路１に含まれる一方の移相回路１１０Ｃ′をＣｄＳフォトカプラを含んで構成するとともに、周波数制御回路２に含まれる電圧合成回路７Ｅとこの移相回路１１０Ｃ′との間に制御電圧を制御電流に変換する電圧−電流変換回路２００を接続した構成が示されている。
第６４図に示す移相回路１１０Ｃ′は、第３図に示した移相回路１１０Ｃ内のＦＥＴを用いて形成された可変抵抗１１６を、ＣｄＳフォトセンサと発光ダイオードからなるＣｄＳフォトカプラ１７７に置き換えた構成を有している。このフォトカプラ１７７に含まれるＣｄＳフォトセンサは、発光ダイオードの発光量が多いほど抵抗値が小さくなる特性を有しているため、このようなＣｄＳフォトカプラ１７７を外部からの制御電流に応じて抵抗値が変更可能な可変抵抗として用いることができる。
第６４図に示す電圧合成回路７Ｅは、第１３図に示した電圧合成回路７を部分的に変形した構成を有しており、第１３図の電圧合成回路７内の可変抵抗７０６および抵抗７２２で構成されたバイアス回路が取り除かれている点が異なっている。
また、第６４図に示す電圧−電流変換回路２００は、電圧合成回路７Ｅの出力である制御電圧が抵抗２０２を介して反転入力端子に入力されるオペアンプ２０４と、可変のバイアス電圧を発生させるために用いる可変抵抗２０６とを含んで構成されている。
オペアンプ２０４は、出力端子と反転入力端子との間に上述したフォトカプラ１７７内の発光ダイオードが接続されており、非反転入力端子が接地されている。したがって、電圧合成回路７Ｅの出力電圧（制御電圧）が定まると、抵抗２０２と可変抵抗２０６の抵抗比によって決まる所定の電流がフォトカプラ１７７内の発光ダイオードに流れ、この発光ダイオードと対になるＣｄＳフォトセンサが発光ダイオードの発光量に応じたある一定の抵抗値を有するようになる。
したがって、電圧合成回路７Ｅの出力電圧を下げることにより発光ダイオードに流す電流値が小さくなって発光量が少なくなり、ＣｄＳフォトセンサが有する抵抗値が高くなって同調回路１の同調周波数が低くなる。反対に、電圧合成回路７Ｅの出力電圧を上げることにより発光ダイオードに流す電流値も大きくなって発光量が多くなり、ＣｄＳフォトセンサが有する抵抗値が低くなって同調回路１の同調周波数が高くなる。この関係は、上述したＦＥＴによって形成した可変抵抗と制御電圧の関係と同じであり、全く同じ制御手順によって同調回路１の同調周波数を入力信号の周波数に一致させることができる。
このように、フォトカプラ１７７を可変抵抗として用いることによっても上述した実施形態の同調機構を実現する同調回路を構成することができる。フォトカプラ１７７を可変抵抗として用いた場合には、この可変抵抗の両端電圧等によらず常に一定の抵抗値が得られるため、歪みの少ない同調出力を容易に得ることができる利点がある。但し、フォトカプラ１７７を含む同調回路１の全体を半導体基板上に集積化することはできないため、フォトカプラ１７７のみは単体の部品を接続線等を用いて結線することになる。
また、上述した実施形態においては、オペアンプを用いた移相回路１１０Ｃ等によって同調回路１〜１Ｅを構成することにより高い安定度を実現することができるが、本実施形態の移相回路１１０Ｃ等のような使い方をする場合にはオフセット電圧や電圧利得はそれほど高性能なものが要求されないため所定の増幅度を有する差動増幅器を各移相回路内のオペアンプの代わりに使用するようにしてもよい。
第６５図は、オペアンプの構成の中で移相回路の動作に必要な部分を抽出した回路図であり、全体が所定の増幅度を有する差動増幅器として動作する。同図に示す差動増幅器は、ＦＥＴにより構成された差動入力段１００と、この差動入力段１００に定電流を与える定電流回路１０２と、定電流回路１０２に所定のバイアス電圧を与えるバイアス回路１０４と、差動入力段１００に接続された出力アンプ１０６とによって構成されている。同図に示すように、実際のオペアンプに含まれている電圧利得を稼ぐための多段増幅回路を省略して、差動増幅器の構成を簡略化し、広帯域化を図ることができる。このように、回路の簡略化を行うことにより、動作周波数の上限を高くすることができるため、その分この差動増幅器を用いて構成した同調回路１等の同調周波数の上限を高くすることができる。
なお、この発明は上述した各種の実施形態に限定されるものではなく、この発明の要旨の範囲内で種々の変形実施が可能である。
例えば、第２図に詳細構成を示した同調回路１等は、帰還インピーダンス素子として帰還抵抗１７０を、入力インピーダンス素子として入力抵抗１７４を用いたが、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、帰還インピーダンス素子および入力インピーダンス素子を抵抗の代わりにキャパシタにより形成したり、抵抗やキャパシタ等を組み合わせてインピーダンスの実数分および虚数分の比を同時に調整しうるようにしてもよい。
また、帰還抵抗１７０と入力抵抗１７４のうち少なくとも一方の抵抗を可変抵抗により構成して、同調増幅器１等における同調帯域幅を可変するようにしてもよい。
また、第２図に示した移相回路１１０Ｃ等では、可変抵抗１１６を１つのＦＥＴによって構成したが、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成してもよい。このように、２つのＦＥＴを組み合わせて可変抵抗を構成することにより、ＦＥＴの非線形領域の改善を行うことができるため、同調出力の歪みを少なくすることができる。
産業上の利用可能性
以上のように、本発明の同調制御方式は、同調回路の入力信号の周波数と同調周波数のずれがなくなるように同調回路の同調周波数をフィードバック制御するため、入力信号の周波数に同調周波数を確実に合わせることができる。したがって、同調機構全体を集積化した場合に、製造したチップごとに周波数特性がばらついても同調特性はばらつかなくなる。また、同調周波数を決定する各素子の素子定数が温度等によって変動しても同調周波数は変動しなくなるため、集積化にも適する。
【図１】
0003764484.tif 000002
【図２】
0003764484.tif 000003
【図３】
0003764484.tif 000004
【図４】
0003764484.tif 000005
【図５】
0003764484.tif 000006
【図６】
0003764484.tif 000007
【図７】
0003764484.tif 000008
【図８】
0003764484.tif 000009
【図９】
0003764484.tif 000010
【図１０】
0003764484.tif 000011
【図１１】
0003764484.tif 000012
【図１２】
0003764484.tif 000013
【図１３】
0003764484.tif 000014
【図１４】
0003764484.tif 000015
【図１５】
0003764484.tif 000016
【図１６】
0003764484.tif 000017
【図１７】
0003764484.tif 000018
【図１８】
0003764484.tif 000019
【図１９】
0003764484.tif 000020
【図２０】
0003764484.tif 000021
【図２１】
0003764484.tif 000022
【図２２】
0003764484.tif 000023
【図２３】
0003764484.tif 000024
【図２４】
0003764484.tif 000025
【図２５】
0003764484.tif 000026
【図２６】
0003764484.tif 000027
【図２７】
0003764484.tif 000028
【図２８】
0003764484.tif 000029
【図２９】
0003764484.tif 000030
【図３０】
0003764484.tif 000031
【図３１】
0003764484.tif 000032
【図３２】
0003764484.tif 000033
【図３３】
0003764484.tif 000034
【図３４】
0003764484.tif 000035
【図３５】
0003764484.tif 000036
【図３６】
0003764484.tif 000037
【図３７】
0003764484.tif 000038
【図３８】
0003764484.tif 000039
【図３９】
0003764484.tif 000040
【図４０】
0003764484.tif 000041
【図４１】
0003764484.tif 000042
【図４２】
0003764484.tif 000043
【図４３】
0003764484.tif 000044
【図４４】
0003764484.tif 000045
【図４５】
0003764484.tif 000046
【図４６】
0003764484.tif 000047
【図４７】
0003764484.tif 000048
【図４８】
0003764484.tif 000049
【図４９】
0003764484.tif 000050
【図５０】
0003764484.tif 000051
【図５１】
0003764484.tif 000052
【図５２】
0003764484.tif 000053
【図５３】
0003764484.tif 000054
【図５４】
0003764484.tif 000055
【図５５】
0003764484.tif 000056
【図５６】
0003764484.tif 000057
【図５７】
0003764484.tif 000058
【図５８】
0003764484.tif 000059
【図５９】
0003764484.tif 000060
【図６０】
0003764484.tif 000061
【図６１】
0003764484.tif 000062
【図６２】
0003764484.tif 000063
【図６３】
0003764484.tif 000064
【図６４】
0003764484.tif 000065
【図６５】
0003764484.tif 000066