(57)【特許請求の範囲】
【請求項１】
交換可能なモジュール部に用いたＤＣ−ＤＣコンバータにおいて、
前記モジュール部は、
一端が本体から供給される電力供給用電源に接続される第１のスイッチング素子と、
前記本体から供給されるロジック回路用電源の電源投入から前記第１のスイッチング素子のオンを一定時間遅延させる電圧印加遅延回路と、
前記ロジック回路用電源から電力が供給されるバッファ回路またはインバータ回路と、
前記第１のスイッチング素子の他端に接続され前記バッファ回路の出力または前記インバータ回路の出力に基づいてスイッチングする第２のスイッチング素子と、
前記電力供給用電源に接続され前記第２のスイッチング素子の出力に基づいてスイッチングし電力を供給する第３のスイッチング素子とを備えた
ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項２】
前記本体と前記モジュール部とは、異なる種類の信号を出力するセンサに対応する入力信号処理回路がモジュール化され、このモジュールが前記センサの種類に応じて交換される測定器である
ことを特徴とする請求項１に記載のＤＣ−ＤＣコンバータ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、モジュールタイプの測定器のモジュール上にある複数の動作用電源に使用する他励式の絶縁型ＤＣ−ＤＣコンバータに関するものである。
【０００２】
【従来の技術】
図２を用いて従来のＤＣ−ＤＣコンバータについて説明する。同図において、矩形波を発生する発振器Ｕ１の出力は、バッファ回路Ｕ２の入力及びインバータ回路Ｕ３の入力に接続されている。また、発振器Ｕ１とバッファ回路Ｕ２とインバータ回路Ｕ３には、ロジック回路用電源Ｖ２が接続されている。
【０００３】
前記バッファ回路Ｕ２の出力は、ソースを共通電位に接続され、ドレインをプルアップ抵抗Ｒ１の第２の端子に接続されたＦＥＴ（電界効果トランジスタ）Ｑ１のゲートに接続されている。また、インバータ回路Ｕ３の出力は、ソースを共通電位に接続され、ドレインをプルアップ抵抗Ｒ２の第２の端子に接続されたＦＥＴＱ２のゲートに接続されている。
【０００４】
更にＦＥＴＱ１のドレインはＦＥＴＱ３のゲートに接続され、ＦＥＴＱ３のソースは共通電位に接続され、ドレインはトランスＴ１の一次側巻線の第１の端子に接続されている。また、ＦＥＴＱ２のドレインはＦＥＴＱ４のゲートに接続され、ＦＥＴＱ４のソースは共通電位に接続され、ドレインはトランスＴ１の一次側巻線の第２の端子に接続されている。
【０００５】
また、電力供給用電源Ｖ１はプルアップ抵抗Ｒ１及びプルアップ抵抗Ｒ２の第１の端子とトランスＴ１のセンタータップに接続されている。
【０００６】
トランスＴ１の２次側巻線には２次側回路Ｕ２０が接続されている。
【０００７】
このような構成のＤＣ−ＤＣコンバータの動作について以下に説明する。
【０００８】
まず、発振器Ｕ１によって発生される矩形波信号は、バッファ回路Ｕ２とインバータ回路Ｕ３を通過することによって位相が１８０度ずれた２相の矩形波となる。
【０００９】
ここで得られた位相が１８０度ずれた２相の矩形波は、それぞれ上記の構成を成したＦＥＴＱ１及びＦＥＴＱ２のゲートに入力されることにより、各矩形波の振幅がレベルシフトされ、この信号が更にそれぞれ上記の構成を成したＦＥＴＱ３及びＦＥＴＱ４のゲートに入力されることにより、トランスＴ１の一次電流をオンオフし、２次側回路Ｕ２０に１次側と絶縁された電力を供給する。
【００１０】
このようなＤＣ−ＤＣコンバータは、例えば、モジュールタイプの測定器のモジュール部の電源として用いられる。モジュールタイプの測定器とは、熱電対や測温抵抗体、ロータリーエンコーダ等、異なる種類の信号を出力するセンサに対応する入力信号処理回路をモジュール化し、このモジュールをセンサの種類に応じて交換することによって幅広い測定を行うことを可能にした測定器である。
【００１１】
また、上記のＤＣ−ＤＣコンバータでは、ＦＥＴＱ１及びＦＥＴＱ２を用いて位相が１８０度ずれた２相の矩形波の振幅をレベルシフトしているが、これは、通常、発振器Ｕ１とバッファ回路Ｕ２及びインバータＵ３はロジック回路であるため５Ｖ程度のロジック回路用電源Ｖ２で動作するが、ＦＥＴＱ３及びＦＥＴＱ４として用いられるＦＥＴは、ゲート−ソース間電圧が高い程、オン抵抗が低くなるため、このゲート−ソース間電圧を高くして変換効率を向上させるために用いられている。
【００１２】
【発明が解決しようとする課題】
しかしながら従来のＤＣ−ＤＣコンバータでは、以下に述べる問題点があった。
【００１３】
図２のＤＣ−ＤＣコンバータでは、ＦＥＴＱ３及びＦＥＴＱ４に流れる電流を適切な動作電流範囲の中でできるだけ低く抑えるために、電力供給用電源Ｖ１に、適切な動作電圧範囲の中でできるだけ高い電圧を用いている。これに対し、上述のように通常、発振器Ｕ１とバッファ回路Ｕ２及びインバータＵ３はロジック回路であるため５Ｖ程度のロジック回路用電源Ｖ２で動作する。従って図１のＤＣ−ＤＣコンバータでは、電力供給用電源Ｖ１と５Ｖ程度のロジック回路用電源Ｖ２の２種類の電源が必要となる。
【００１４】
通常、モジュール型測定器のモジュール部に、このようなＤＣ−ＤＣコンバータを用いた場合、上記電力供給用電源Ｖ１とロジック回路用電源Ｖ２は、モジュール型測定器（図示せず。）の本体から供給される。
【００１５】
このようなＤＣ−ＤＣコンバータにおいて、電源投入時に電力供給用電源Ｖ１が上記ロジック回路用電源Ｖ２より先に立ちあがると、この時のＦＥＴＱ１及びＦＥＴＱ２のゲート電位は０Ｖであるので、ＦＥＴＱ３及びＦＥＴＱ４のゲート電位は、プルアップ抵抗Ｒ１及びプルアップ抵抗Ｒ２によって電力供給用電源Ｖ１の電圧にプルアップされ、ＦＥＴＱ３及びＦＥＴＱ４は導通状態となる。
【００１６】
この時、トランスＴ１の一次巻線のインダクタンスにより時間に比例した電流がＦＥＴＱ３及びＦＥＴＱ４に流れるため、この状態のまま発振器Ｕ１の発振の安定が遅れると、最終的にはＦＥＴＱ３及びＦＥＴＱ４の素子破壊に至る。
【００１７】
従来のＤＣ−ＤＣコンバータでは、この現象を防止するため電力供給用電源Ｖ１の立ち上がりを規定して、電力供給用電源Ｖ１が上記ロジック回路用電源Ｖ２より先に立ちあがらないようにする工夫が成されていた。
【００１８】
例えば、図２のＤＣ−ＤＣコンバータがモジュールタイプの測定器のモジュール部に用いられていた場合、測定器本体側で、最初にロジック回路用電源Ｖ２を投入し、一定時間後、電力供給用電源Ｖ１を投入するように動作する電源立ち上がりシーケンスを備えることにより、この問題を回避できるが、この場合、測定器本体側の電源回路を上記の動作に対応させる必要があるため、測定器本体側のコストアップを招くという問題点があった。
【００１９】
また、図３に示すように電力供給用電源Ｖ１とトランスＴ１のセンタータップの間にスイッチＳＷ１を挿入し、電源検出回路Ｕ４を用いてロジック回路用電源Ｖ２が立ち上がったことを検出し、スイッチＳＷ１をオン状態にすることでも上記の問題点を回避できるが、この場合、スイッチＳＷ１には常時トランスＴ１の一次電流が流れると共に、スイッチＳＷ１をターンオンした瞬間に非常に大きな突入電流が流れるため、スイッチＳＷ１はこれらの電流に耐えうる大容量のものを用いる必要がある。このことは、ＤＣ−ＤＣコンバータのコストアップを招くばかりでなく故障率を増大させる要因となるという問題点があった。
【００２０】
本発明は、上記課題を解決するもので、ロジック回路用電源と電力供給用電源の投入順序を意識すること無く電源投入することが可能なＤＣ−ＤＣコンバータを提供することを目的とする。
【００２１】
【課題を解決するための手段】
このような目的を達成するために本発明では、以下のことを特徴とするものである。
（１）交換可能なモジュール部に用いたＤＣ−ＤＣコンバータにおいて、前記モジュール部は、一端が本体から供給される電力供給用電源に接続される第１のスイッチング素子と、前記本体から供給されるロジック回路用電源の電源投入から前記第１のスイッチング素子のオンを一定時間遅延させる電圧印加遅延回路と、前記ロジック回路用電源から電力が供給されるバッファ回路またはインバータ回路と、前記第１のスイッチング素子の他端に接続され前記バッファ回路の出力または前記インバータ回路の出力に基づいてスイッチングする第２のスイッチング素子と、前記電力供給用電源に接続され前記第２のスイッチング素子の出力に基づいてスイッチングし電力を供給する第３のスイッチング素子とを備えたことを特徴とするＤＣ−ＤＣコンバータ。
（２）前記本体と前記モジュール部とは、異なる種類の信号を出力するセンサに対応する入力信号処理回路がモジュール化され、このモジュールが前記センサの種類に応じて交換される測定器であることを特徴とする（１）に記載のＤＣ−ＤＣコンバータ。
さらに、トランスの一次側巻線に入力される電源を、スイッチング素子でスイッチングするように構成されたＤＣ−ＤＣコンバータにおいて、前記スイッチング素子の駆動を電源投入から一定時間遅延させる手段を備えたことを特徴とするものである。
【００２２】
また、一次側巻線のセンタータップに電力供給用電源Ｖ１が接続されたトランスＴ１と、矩形波を発生する発振器Ｕ１と、前記発振器Ｕ１の出力に接続されたバッファ回路Ｕ２及びインバータ回路Ｕ３と、少なくとも、前記発振器Ｕ１と前記バッファ回路Ｕ２及びインバータ回路Ｕ３に電力を供給するロジック回路用電源Ｖ２と、前記バッファ回路Ｕ２の出力をゲートに接続され、ソースを共通電位に接続され、ドレインをプルアップ抵抗Ｒ１の第２の端子に接続されたＦＥＴＱ１と、前記インバータ回路Ｕ３の出力をゲートに接続され、ソースを共通電位に接続され、ドレインをプルアップ抵抗Ｒ２の第２の端子に接続されたＦＥＴＱ２と、前記ＦＥＴＱ１のドレインをゲートに接続され、ソースを共通電位に接続され、ドレインを前記トランスＴ１の一次側巻線の第１の端子に接続されたＦＥＴＱ３と、前記ＦＥＴＱ２のドレインをゲートに接続され、ソースを共通電位に接続され、ドレインを前記トランスＴ１の一次側巻線の第２の端子に接続されたＦＥＴＱ４と、前記プルアップ抵抗Ｒ１及びプルアップ抵抗Ｒ２の第１の端子に前記ロジック回路用電源Ｖ２の電源投入から一定時間後に、電力供給用電源Ｖ１を印加する電圧印加遅延回路を備えたことを特徴とするものである。
【００２３】
このような構成によれば、ＦＥＴＱ１及びＦＥＴＱ２のプルアップ電圧をＤＣ−ＤＣコンバータの電源投入から前記電圧印加遅延回路に設定された遅延時間だけ遅らせて印加することが可能となる。
【００２４】
また、上記の目的に用いられる電圧印加遅延回路は、電力供給用電源Ｖ１をソースに接続され、ドレインを前記プルアップ抵抗Ｒ１及びプルアップ抵抗Ｒ２の第１の端子に接続されたＦＥＴＱ６と、第１の端子をロジック回路用電源Ｖ２に接続された抵抗Ｒ３と、第１の端子を前記抵抗Ｒ３の第２の端子に接続され、第２の端子を共通電位に接続されたコンデンサＣ１と、前記抵抗Ｒ３の第１の端子にカソードを接続され、前記抵抗Ｒ３の第２の端子にアノードを接続されたダイオードＤ１と、前記コンデンサＣ１の第１の端子をベースに接続され、コレクタを前記ＦＥＴＱ６のゲートに接続され、エミッタを共通電位に接続されたトランジスタＱ５と、前記ＦＥＴＱ６のゲート−ソース間を接続する抵抗Ｒ４から成る回路によって実現することが可能である。
【００２５】
このような構成によれば、電圧印加遅延回路を簡単な構成の回路で実現することが可能となる。また、ＦＥＴＱ６は、プルアップ電圧のオンオフに用いられるものであり大きな電流が流れないので、電流容量の小さな安価な部品を用いることができる。
【００２６】
また、上記に説明したＤＣ−ＤＣコンバータに用いられるＦＥＴは、エンハンスメントタイプのＮ−ＣＨ  ＭＯＳ  ＦＥＴ及びエンハンスメントタイプのＰ−ＣＨ  ＭＯＳ  ＦＥＴを用いて実現することが可能であり、上記に説明したＤＣ−ＤＣコンバータに用いられるトランジスタは、ＮＰＮトランジスタを用いて実現することが可能である。
【００２７】
【発明の実施の形態】
以下図面を用いて本発明を詳しく説明する。図１は本発明に係るＤＣ−ＤＣコンバータの一実施例を示す回路図である。尚、同図において従来例と同様の構成要素は同一の符号を付し、その説明を省略する。
【００２８】
同図において、図２に説明したＤＣ−ＤＣコンバータと異なる点は、プルアップ抵抗Ｒ１及びＲ２の第１の端子に、ロジック回路用電源Ｖ２の電源投入から一定時間後に電力供給用電源Ｖ１をプルアップ抵抗Ｒ１及びＲ２に印加する電圧印加遅延回路１１を備えた点である。
【００２９】
上記電圧印加遅延回路１１は、電力供給用電源Ｖ１をソースに接続され、ドレインを前記プルアップ抵抗Ｒ１及びプルアップ抵抗Ｒ２の第１の端子に接続されたＦＥＴＱ６と、第１の端子をロジック回路用電源Ｖ２に接続された抵抗Ｒ３と、第１の端子を抵抗Ｒ３の第２の端子に接続され、第２の端子を共通電位に接続されたコンデンサＣ１と、抵抗Ｒ３の第１の端子にカソードを接続され、抵抗Ｒ３の第２端子にアノードを接続されたダイオードＤ１と、コンデンサＣ１の第１の端子をベースに接続され、コレクタを前記ＦＥＴＱ６のゲートに接続され、エミッタを共通電位に接続されたトランジスタＱ５と、ＦＥＴＱ６のゲート−ソース間を接続する抵抗Ｒ４によって構成されている。
【００３０】
このような構成のＤＣ−ＤＣコンバータでは、ロジック回路用電源Ｖ２が立ち上がると、従来例と同様に発振器Ｕ１によって矩形波が発生され、この矩形波はバッファ回路Ｕ２及びインバータ回路Ｕ３によって位相が１８０度ずれた２相の矩形波となる。
【００３１】
ところが、ロジック回路用電源Ｖ２が立ち上がってから抵抗Ｒ３を介してコンデンサＣ１が充電されるまでの期間（以下、遅延時間ＤＴという。）は、トランジスタＱ５がオフ状態となり、更にＦＥＴＱ６のゲート−ソース間は抵抗Ｒ４によって接続されているので、ＦＥＴＱ６は、遅延時間ＤＴが経過するまでオフ状態におかれる。
【００３２】
そのため、ロジック回路用電源Ｖ２が立ち上がる前に電力供給用電源Ｖ１が立ち上がっていても、この時点ではＦＥＴＱ１及びＦＥＴＱ２をプルアップする電源がないのでＦＥＴＱ３及びＦＥＴＱ４のゲートは駆動されず、両者はオフの状態におかれる。
【００３３】
その後、ロジック回路用電源Ｖ２が立ち上がり、上記遅延時間ＤＴが経過すると、トランジスタＱ５がオンの状態となり、ＦＥＴＱ６のゲートが０ＶとなるのでＦＥＴＱ６がオンの状態となる。
【００３４】
この時点で、電力供給用電源Ｖ１が立ち上がっていれば、ＦＥＴＱ３及びＦＥＴＱ４が交番で駆動されＤＣ−ＤＣコンバータが正常に動作を始める。また、この時点で電力供給用電源Ｖ１が立ち上がっていない場合、ＤＣ−ＤＣコンバータはこの状態をそのまま保持し、電力供給用電源Ｖ１が立ち上がると同時にＤＣ−ＤＣコンバータは正常に動作を始める。
【００３５】
つまり上述したＤＣ−ＤＣコンバータは、常に電力供給用電源Ｖ１がロジック回路用電源Ｖ２より遅れてプルアップ抵抗Ｒ１、Ｒ２に印加されるため、例えば本発明のＤＣ−ＤＣコンバータをモジュールタイプの測定器のモジュール部に用いた場合、測定器本体側で電源立ち上がりシーケンスを備える必要が無くなる。
【００３６】
【発明の効果】
以上説明したことから明らかなように、本発明によれば次のような効果がある。本発明では、従来のＤＣ−ＤＣコンバータの回路に、ダイオードや抵抗及びコンデンサ等で構成される簡単な回路で構成された電圧印加遅延回路を付加するだけで、ロジック回路用電源と電力供給用電源の投入順序を意識すること無く電源投入することが可能なＤＣ−ＤＣコンバータを実現することが可能である。
【００３７】
このことは、例えば本発明のＤＣ−ＤＣコンバータをモジュールタイプの測定器のモジュール部に用いた場合、測定器本体側で電源立ち上がりシーケンスを備える必要が無くなるため、測定器本体側のコストダウンを実現することが可能である。
【００３８】
更に、本発明のＤＣ−ＤＣコンバータに用いた電圧印加遅延回路は、プルアップ電圧を印加するスイッチ素子（図１においてＦＥＴＱ６である。）に小さな電流しか流れず、且つ、オン状態になった時、突入電流が流れないので、電流容量の小さい安価な素子を用いることができる。
【００３９】
このため、本発明のＤＣ−ＤＣコンバータは、低コストで製造することが可能である。
【図面の簡単な説明】
【図１】本発明に係るＤＣ−ＤＣコンバータの一実施例を示す回路図である。
【図２】従来のＤＣ−ＤＣコンバータの一例を示す回路図である。
【図３】従来のＤＣ−ＤＣコンバータの一例を示す回路図である。
【符号の説明】
Ｕ１  発振器
Ｕ２  バッファ回路
Ｕ３  インバータ回路
Ｕ２０  ２次側回路
Ｖ１  電力供給用電源
Ｖ２  ロジック回路用電源
Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ６  ＦＥＴ
Ｑ５  トランジスタ
Ｒ１、Ｒ２、Ｒ３、Ｒ４  抵抗
Ｄ１  ダイオード
Ｃ１  コンデンサ
Ｔ１  トランス
ＳＷ１  スイッチ
【図１】
0003805149.tif 000002
【図２】
0003805149.tif 000003
【図３】
0003805149.tif 000004