(57)【特許請求の範囲】
【請求項１】
電流通路の一端が、利得が制御される被利得制御回路に接続され、電流通路の他端が給電端子に接続され、ゲートが利得制御端子に接続された利得制御用金属／化合物半導体接合型電界効果トランジスタと、
前記利得制御用金属／化合物半導体接合型電界効果トランジスタの電流通路に並列に接続され、前記利得制御用金属／化合物半導体接合型電界効果トランジスタの電流通路の一端と他端との間に正の電位を印加する手段とを具備し、
前記被利得制御回路は、少なくとも１つの金属／化合物半導体接合型電界効果トランジスタにより構成される複数の段を含み、
前記利得制御用金属／化合物半導体接合型電界効果トランジスタの電流通路の一端を前記複数の段のなかの一段に接続し、その他端に接続される給電端子を、前記一段よりも後段に設けられている他の段に含まれた金属／化合物半導体接合型電界効果トランジスタの給電端子に接続したことを特徴とする利得制御回路。
【請求項２】
複数の増幅段を含む電力増幅回路と、
前記電力増幅回路の利得を制御する利得制御回路とを具備し、
前記利得制御回路が、電流通路の一端が前記増幅回路に接続され、電流通路の他端が給電端子に接続され、ゲートが利得制御端子に接続された利得制御用金属／化合物半導体接合型電界効果トランジスタと、
前記利得制御用金属／化合物半導体接合型電界効果トランジスタの電流通路に並列に接続され、前記利得制御用金属／化合物半導体接合型電界効果トランジスタの電流通路の一端と他端との間に正の電位を印加する手段とを含み、
前記利得制御用金属／化合物半導体接合型電界効果トランジスタの電流通路の一端を前記複数の増幅段のなかの一増幅段に接続し、その他端に接続される給電端子を、前記一増幅段よりも後段に設けられている他の増幅段に含まれた電力増幅用金属／化合物半導体接合型電界効果トランジスタの給電端子に接続したことを特徴とする可変利得電力増幅器。
【請求項３】
前記一段よりも後段に設けられている他の段は、前記一段直後に設けられていることを特徴とする請求項１に記載の利得制御回路。
【請求項４】
前記一増幅段よりも後段に設けられている他の増幅段は、前記一増幅段直後に設けられていることを特徴とする請求項２に記載の可変利得電力増幅器。
【請求項５】
正の電源電圧に基いて動作する回路の利得を、利得が制御される回路の制御ノードから引き出した電力の強さに応じて制御する利得制御回路であって、
前記利得が制御される回路の制御ノードに接続された一端、外部電源電圧が印加される給電端子に接続された他端、および外部正電圧制御信号が印加される制御端子に接続されたゲート端子を持つデプレッション型トランジスタと、
前記トランジスタの両端に並列に接続され、前記外部正電圧制御信号に基いて前記デプレッション型トランジスタのターンオン抵抗を制御することができるように前記トランジスタの両端間にシフト電圧を印加することによって前記デプレッション型トランジスタのしきい値電圧を正の方向にシフトする電圧印加手段とを備え、
前記利得が制御される回路の利得は、前記外部正電圧制御信号に基いて前記利得が制御される回路から引き出した電力の強さを制御することによって制御されることを特徴とする利得制御回路。
【請求項６】
前記電圧印加手段は抵抗素子であり、この抵抗素子を介して電流が流れるときに発生した電圧降下が、前記シフト電圧として使われることを特徴とする請求項５に記載の利得制御回路。
【請求項７】
前記トランジスタの他端および前記トランジスタのゲート端子はそれぞれ、バイパスコンデンサを介して交流接地されていることを特徴とする請求項６に記載の利得制御回路。
【請求項８】
信号が、前記トランジスタの少なくとも一端からこのトランジスタのゲート端子に浮遊容量を介して移動しないようにするために、他の抵抗素子が、前記トランジスタの他端と前記制御信号端子との間に接続されていることを特徴とする請求項７に記載の利得制御回路。
【請求項９】
前記トランジスタの給電端子は、前記利得制御された回路の給電端子と共通に使用されることを特徴とする請求項５及び請求項８いずれかに記載の利得制御回路。
【請求項１０】
正の電源電圧に基いて動作される増幅回路、及び前記正の電源電圧に基いて動作され、前記増幅回路の制御ノードから引き出した電力の強さを制御し、前記増幅回路の利得を制御する利得制御回路を具備する可変利得信号増幅装置であって、
前記利得制御回路は、
前記増幅回路の制御ノードに接続された一端、外部電源電圧が印加される給電端子に接続された他端、および外部正電圧制御信号が印加される制御端子に接続されたゲート端子を持つデプレッション型トランジスタと、
前記トランジスタの両端に並列に接続され、前記外部正電圧制御信号に基いて前記デプレッション型トランジスタのターンオン抵抗を制御することができるように前記トランジスタの両端間にシフト電圧を印加することによって前記デプレッション型トランジスタのしきい値電圧を正の方向にシフトする電圧印加手段とを備え、
前記増幅回路の利得は、前記外部正電圧制御信号に基いて前記増幅回路から引き出した電力の強さを制御することによって制御されることを特徴とする可変利得信号増幅装置。
【請求項１１】
前記電圧印加手段は抵抗素子であり、この抵抗素子を介して電流が流れるときに発生した電圧降下が、前記シフト電圧として使われていることを特徴とする請求項１０に記載の可変利得信号増幅装置。
【請求項１２】
前記トランジスタの他端および前記トランジスタのゲート端子はそれぞれ、バイパスコンデンサを介して交流接地されていることを特徴とする請求項１１に記載の可変利得信号増幅装置。
【請求項１３】
信号が、前記トランジスタの少なくとも一端からこのトランジスタのゲート端子に浮遊容量を介して移動しないようにするために、前記トランジスタの他端と前記制御信号端子との間に、他の抵抗素子が接続されていることを特徴とする請求項１０に記載の可変利得信号増幅装置。
【請求項１４】
前記トランジスタの給電端子は、前記増幅回路の給電端子と共通に使用されることを特徴とする請求項１０及び請求項１３いずれかに記載の可変利得信号増幅装置。
【請求項１５】
前記増幅回路は複数段の増幅回路として構成されており、前記制御ノードは初段の増幅回路の後に設けられていることを特徴とする請求項１０及び請求項１３いずれかに記載の可変利得信号増幅装置。
【請求項１６】
前記複数段の増幅回路は各々正電源電圧端子を持ち、前記トランジスタの給電端子は、前記初段の増幅回路以外の増幅回路の正電源電圧端子の一つに接続されていることを特徴とする請求項１０及び請求項１５いずれかに記載の可変利得信号増幅装置。
【請求項１７】
前記複数段の増幅回路は各々正電源電圧端子を持ち、前記トランジスタの給電端子は、前記初段の増幅回路の正電源電圧端子に接続されていることを特徴とする請求項１０及び請求項１５いずれかに記載の可変利得信号増幅装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、利得制御回路と、この利得制御回路が用いられた可変利得高周波電力増幅器に関する。
【０００２】
【従来の技術】
図７は、従来の可変利得高周波電力増幅器の回路図である。
図７に示す可変利得高周波電力増幅器は、高周波電力増幅回路１００と、高周波電力増幅回路１に接続された利得を可変にするための利得制御回路２００とを含む。
【０００３】
図７に示すように、高周波電力増幅回路１００は、入力用外部端子１に接続された入力整合回路２と、この入力整合回路２にゲートを接続し、ソースを接地した、第１増幅段１１０を構成するデプレッション型ＭＥＳＦＥＴ（MEtal Semiconductor Field Efect Transistor）３と、このＭＥＳＦＥＴ３のドレインにＤＣブロック・コンデンサＣｃ１およびインダクタを介して結合された段間整合回路４と、この段間整合回路４にゲートを接続し、ソースを接地した、第２増幅段１２０を構成するデプレッション型ＭＥＳＦＥＴ５と、このＭＥＳＦＥＴ５のドレインにＤＣブロック・コンデンサＣｃ２を介して結合されるとともに出力用外部端子７に接続された出力整合回路６と、ＭＥＳＦＥＴ３のドレインにバイパス・コンデンサＣｂ１により交流接地されたノード８を介して接続された第１の給電用外部端子１０と、ＭＥＳＦＥＴ６のドレインにバイパス・コンデンサＣｂ２により交流接地されたノード９およびインダクタを介して接続された第２の給電用外部端子１１とを含んでいる。
【０００４】
また、利得制御回路２００は、ＤＣブロック・コンデンサＣｃ１と段間整合回路４とのノード１２にドレインを接続し、ソースを接地した利得制御段２１０を構成するデプレッション型ＭＥＳＦＥＴ１４と、ＭＥＳＦＥＴ１４のゲートにバイパス・コンデンサＣｂ３により交流接地されたノード１５を介して接続された利得制御用外部端子１６とを含んでいる。
【０００５】
図７に示す可変利得高周波電力増幅器では、利得制御段２１０において、デプレッション型ＭＥＳＦＥＴ１４の電気伝導度を、ゲート電圧により制御できることを利用して、利得を制御する。つまり、ＭＥＳＦＥＴ１４の電気伝導度を最小にすることで、図７に示す高周波電力増幅器の利得を最大とし、反対にＭＥＳＦＥＴ１４の電気伝導度を最大にすることで、その利得を最小にする。利得を制御するためのＭＥＳＦＥＴ１４には、しきい値電圧の制御が容易で、かつ短ゲート幅でも電気伝導度を高くできる、デプレッション型ＭＥＳＦＥＴが、一般的に用いられている。
【０００６】
利得制御の一例は、次のとおりである。
利得制御端子１６に０Ｖを与えることで、デプレッション型のＭＥＳＦＥＴ１４の電気伝導度が最大になり、高周波電力増幅器の利得が最小になる。
【０００７】
また、利得制御端子１６に−３Ｖを与えることで、デプレッション型のＭＥＳＦＥＴ１４の電気伝導度が最小になり、高周波電力増幅器の利得が最大になる。
また、上記高周波電力増幅器は、化合物半導体集積回路、例えばＧａＡｓを半導体とするＭＥＳＦＥＴにより構成されている。これは、ＧａＡｓの物性によって、ＧａＡｓを半導体とする集積回路は、シリコンを半導体とする集積回路よりも、高周波特性に優れた回路が得られる、および低電圧化できる、などの利点のためである。
【０００８】
【発明が解決しようとする課題】
高周波電力増幅器は、従来より、無線送信機の終段増幅回路などに用いられる。しかし、近年、無線送信機として、例えば携帯電話など、携帯型装置に属するものが現れてきた。携帯型装置の分野では、装置の小型化が前提とされており、その内部に組み込まれるシステムの簡略化が要求されている。
【０００９】
しかし、図７に示す従来の可変利得高周波電力増幅器では、利得を制御するための制御信号に、負電位が不可欠である。このため、システムに、正電位を有した利得制御用信号を負電位に変換するコンバータを組み込む必要があり、システムの簡略化の要求を満たせない、という問題があった。
【００１１】
この発明は、上記の点に鑑みて為されたもので、その目的は、システム簡略化の要求を満たすことができると同時に外部端子の数も増加せず、かつ正帰還発振を抑制できる利得制御回路と、この利得制御回路が利用された可変利得高周波電力増幅器とを提供することにある。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、この発明に係る利得制御回路では、電流通路の一端が、利得が制御される被利得制御回路に接続され、電流通路の他端が給電端子に接続され、ゲートが利得制御端子に接続された利得制御用金属／化合物半導体接合型電界効果トランジスタと、前記利得制御用金属／化合物半導体接合型電界効果トランジスタの電流通路に並列に接続され、前記利得制御用金属／化合物半導体接合型電界効果トランジスタの電流通路の一端と他端との間に正の電位を印加する手段とを具備し、前記被利得制御回路は、少なくとも１つの金属／化合物半導体接合型電界効果トランジスタにより構成される複数の段を含み、前記利得制御用金属／化合物半導体接合型電界効果トランジスタの電流通路の一端を前記複数の段のなかの一段に接続し、その他端に接続される給電端子を、前記一段よりも後段に設けられている他の段に含まれた金属／化合物半導体接合型電界効果トランジスタの給電端子に接続したことを特徴としている。
【００１３】
また、上記目的を達成するために、この発明に係る可変利得電力増幅器では、複数の増幅段を含む電力増幅回路と、前記電力増幅回路の利得を制御する利得制御回路とを具備し、前記利得制御回路が、電流通路の一端が前記増幅回路に接続され、電流通路の他端が給電端子に接続され、ゲートが利得制御端子に接続された利得制御用金属／化合物半導体接合型電界効果トランジスタと、前記利得制御用金属／化合物半導体接合型電界効果トランジスタの電流通路に並列に接続され、前記利得制御用金属／化合物半導体接合型電界効果トランジスタの電流通路の一端と他端との間に正の電位を印加する手段とを含み、前記利得制御用金属／化合物半導体接合型電界効果トランジスタの電流通路の一端を前記複数の増幅段のなかの一増幅段に接続し、その他端に接続される給電端子を、前記一増幅段よりも後段に設けられている他の増幅段に含まれた電力増幅用金属／化合物半導体接合型電界効果トランジスタの給電端子に接続したことを特徴としている。
【００１６】
【発明の実施の形態】
以下、この発明の実施の形態を説明する。この説明に際し、全図に渡り、共通する部分には、共通の参照符号を付すことで、重複する説明を避けることにする。
【００１７】
図１は、この発明の第１の実施の形態に係る可変利得高周波電力増幅器の回路図である。
図１に示すように、高周波電力増幅回路１００と、高周波電力増幅回路１に接続された利得を可変にするための利得制御回路２００とを含む。
【００１８】
まず、高周波電力増幅回路１００は、入力用外部端子に接続される端子１に接続された入力整合回路２と、この入力整合回路２にゲートを接続し、ソースを接地した、第１増幅段１１０を構成するデプレッション型ＭＥＳＦＥＴ（Metal SEmiconductor Field Efect Transistor）３と、このＭＥＳＦＥＴ３のドレインにＤＣブロック・コンデンサＣｃ１を介して結合された段間整合回路４と、この段間整合回路４にゲートを接続し、ソースを接地した、第２増幅段１２０を構成するデプレッション型ＭＥＳＦＥＴ５と、このＭＥＳＦＥＴ５のドレインにＤＣブロック・コンデンサＣｃ２を介して結合されるとともに出力用外部端子に接続される端子７に接続された出力整合回路６と、ＭＥＳＦＥＴ３のドレインにバイパス・コンデンサＣｂ１により交流接地されたノード８を介して接続された第１の給電用外部端子１０と、ＭＥＳＦＥＴ６のドレインにバイパス・コンデンサＣｂ２により交流接地されたノード９を介して接続された第２の給電用外部端子１２とを含んでいる。
【００１９】
高周波電力増幅回路１００の増幅段１１０、１２０にはそれぞれ、デプレッション型のＭＥＳＦＥＴ３、５が用いられている。これらデプレッション型のＭＥＳＦＥＴ３、５はそれぞれ、負電位の信号によって制御される。これは、エンハンスメント型のＭＥＳＦＥＴを用いて増幅段１１０、１２０を構成するよりも、より大きい利得を得られる利点があるためである。
【００２０】
なお、高周波電力増幅回路１００は、図１に示すものに限らず、従来からある回路が使用されて良い。
利得制御回路２００は、システム簡略化の要求を満たすために、次のように構成されている。
【００２１】
利得制御回路２００は、ＤＣブロック・コンデンサＣｃ１と段間整合回路４とのノード１２にドレインを接続し、ソースを接地した利得制御段２１０を構成するデプレッション型ＭＥＳＦＥＴ２１と、ＭＥＳＦＥＴ２１のゲートにバイパス・コンデンサＣｂ３により交流接地されたノード１５を介して接続された利得制御用外部端子に接続される端子１６と、ＭＥＳＦＥＴ２１のソースとドレインとの間に接続された高周波遮断素子としての高抵抗素子２２と、ＭＥＳＦＥＴ２１のドレインと高抵抗素子２２とのノード２３にバイパス・コンデンサＣｂ４により交流接地されたノード２４を介して接続された第３の給電用外部端子に接続される端子２５とを含んでいる。
【００２２】
なお、上記高抵抗素子２２の抵抗値は、ｋΩオーダーに設定され、具体的な値の一つの例は、１０ｋΩである。
図１に示す可変利得高周波電力増幅器であると、利得制御段２１０において、デプレッション型ＭＥＳＦＥＴ２１の電気伝導度を、ゲート電圧により制御できることを利用して、利得を制御する。
【００２３】
さらに利得制御段２１０において、デプレッション型ＭＥＳＦＥＴ２１のソースとドレインとに高抵抗素子２２を介して正電位を与えることにより、利得制御電位を正にする。
【００２４】
利得制御の一例は、次のとおりである。
利得制御端子１６に０Ｖを与えることで、ＭＥＳＦＥＴ２１の電気伝導度が最小になり、高周波電力増幅器の利得が最大になる。
【００２５】
また、利得制御端子１６に＋３Ｖを与えることで、デプレッション型のＭＥＳＦＥＴ１４の電気伝導度が最大になり、高周波電力増幅器の利得が最小になる。
このような図１に示す高周波電力増幅器では、その利得を、負電位を使わずに、正電位のみで制御することができる。この結果、利得制御用信号の電位を変換するコンバータを削減でき、システム簡略化の要求を満たすことができる。よって、この種の増幅器が載せられるサーキットボードをより小さくすることができる。より小さなサーキットボードが得られることで、携帯型装置、例えば携帯電話のサイズは、より小型化される。
【００２６】
なお、この第１の実施の形態に係る可変利得高周波電力増幅器では、その高周波電力増幅回路１００に入力される高周波信号の電位を負電位にする必要があり、高周波信号を負電位に変換するコンバータが必要となっている。
【００２７】
しかしながら、図７に示すような従来の可変利得高周波電力増幅器に比べて、コンバータの数を減らすことができる。
また、この第１の実施の形態に係る可変利得高周波電力増幅器を用いてシステムを構成するとコンバータの数を減らせるために、サーキットボード上に実装する部品（ＩＣ）点数を減らすことができる。このため、部品コストを低減できると同時にアセンブリ歩留りを向上させることができ、システムの製造コストを、従来より低く抑えることができる。
【００２８】
次に、この発明の第２の実施の形態に係る可変利得高周波電力増幅器について説明する。
図２は、この発明の第２の実施の形態に係る可変利得高周波電力増幅器の回路図である。
【００２９】
図２に示すように、第２の実施の形態に係る可変利得高周波電力増幅器は、システム簡略化の要求を満たすために、第１の実施の形態と同様な利得制御回路２００を有している。異なる部分は、デプレッション型ＭＥＳＦＥＴ２１のドレインと高抵抗素子２２とのノード２３を、バイパス・コンデンサＣｂ２により交流接地されたノード９に、配線２６によって接続し、ＭＥＳＦＥＴ２１の給電端子を、ＭＥＳＦＥＴ５の給電端子１１と共通にしたことである。これにより、第１の実施の形態に係る増幅器に比較して、給電端子を一つ減らすことができる。よって、システム簡略化できる可変高周波電力増幅器でありながらも、その端子数を、従来の利得制御制信号に負電位を使用した可変高周波電力増幅器と同じ端子数とすることができる。
【００３０】
また、システムを簡略化できる可変高周波電力増幅器の給電端子を一つ減らせることで、この種の増幅器が載せられるサーキットボードの配線パターンの簡単化と、利得制御信号用コンバータの削減とを同時に達成でき、上記第１の実施の形態に係る増幅器に比べ、サーキットボードの縮小化を、より促進させることができる。
【００３１】
さらには端子数が減ることにより、第１の実施の形態に比べ、増幅器とサーキットボードとの接触点が少なくなり、アセンブリが容易になる。アセンブリが容易になれば、アセンブリ歩留りが、第１の実施の形態よりも、さらに向上するようになる。
【００３２】
なお、ＭＥＳＦＥＴ２１の給電端子の削減は、ＭＥＳＦＥＴ２１の給電端子をＭＥＳＦＥＴ３の給電端子１０と共通にすることでも達成できる。
しかし、利得は、ＭＥＳＦＥＴ３の出力電力を利得制御用ＭＥＳＦＥＴ２１を通して接地電位に導くことで制限される。このため、ＭＥＳＦＥＴ２１の給電端子をＭＥＳＦＥＴ３の給電端子１０と共通にすると、ＭＥＳＦＥＴ３の出力電力が、再びＭＥＳＦＥＴ３の給電端子に戻ってしまう。このため、正帰還がかかり、回路が発振してしまうことが予想される。
【００３３】
上記第２の実施の形態では、このような回路の発振を、ＭＥＳＦＥＴ２１の給電端子をＭＥＳＦＥＴ５の給電端子１１と共通にすることで、解消している。よって、上記第２の実施の形態では、回路が発振することもなく、システムを簡略化できる可変高周波電力増幅器の端子の数を減らせることができる。
【００３４】
次に、この発明の第３の実施の形態に係る可変利得高周波電力増幅器について説明する。
図３は、この発明の第３の実施の形態に係る可変利得高周波電力増幅器の回路図である。
【００３５】
図３に示すように、第３の実施の形態に係る可変利得高周波電力増幅器は、システムの簡略化を可能としながらも、第２の実施の形態と同様に、給電端子の数の増加を抑制した例である。
【００３６】
第２の実施の形態でも述べたように、ＭＥＳＦＥＴ２１の給電端子をＭＥＳＦＥＴ３の給電端子１０と共通にすると、回路の発振が予想される。
この第３の実施の形態に係る可変利得高周波電力増幅器は、ＭＥＳＦＥＴ２１の給電端子をＭＥＳＦＥＴ３の給電端子１０と共通にしても、回路の発振を抑制できるようにしたものである。
【００３７】
詳しくは、図３に示すように、ＭＥＳＦＥＴ２１のドレインと高抵抗素子２２とのノード２３を、バイパス・コンデンサＣｂ１により交流接地されたノード８に、配線２６によって接続する。そして、この配線２６中に、高抵抗素子２７を挿設しておく。これにより、ＭＥＳＦＥＴ２１の給電端子をＭＥＳＦＥＴ３の給電端子１０と共通にしても、高抵抗素子２７によって、ＭＥＳＦＥＴ３の出力電力が、再びＭＥＳＦＥＴ３の給電端子に戻ることが防止される。よって、正帰還がかかることはなくなり、回路の発振を抑制することができる。
【００３８】
なお、上記高抵抗素子２７の抵抗値は、ｋΩオーダーに設定され、具体的な値の一つの例は、１０ｋΩである。
次に、この発明の第４の実施の形態に係る可変利得高周波電力増幅器について説明する。
【００３９】
図４は、この発明の第４の実施の形態に係る可変利得高周波電力増幅器の構成図である。
第１、第２、第３の実施の形態に係る可変利得高周波電力増幅器はそれぞれ、ＧａＡｓを半導体に用いている。ＧａＡｓを半導体に用いた集積回路は、半導体を代表する材料であるシリコンを半導体に用いた集積回路よりも、高周波特性に優れるとともに、低電圧で動作させることができる。
【００４０】
このようにＧａＡｓ集積回路は、シリコン集積回路に比べて優秀な面を有しているものの、ＧａＡｓはシリコンに比べて高価である。
この第４の実施の形態では、システムの簡略化を達成でき、しかも高周波特性に優れ、かつ低電圧で動作する可変利得高周波電力増幅器を、より低価格で消費者に提供しようとするものである。
【００４１】
図４に示すように、この第４の実施の形態に係る可変利得高周波電力増幅器では増幅器の全体をＧａＡｓチップに形成せず、増幅器を、ＧａＡｓチップ３００とアルミナ基板４００とに別けて形成した。ＧａＡｓチップ３００は、アルミナセラミック基板４００の上に載せられる。ＧａＡｓチップ３００が載せられたアルミナセラミック基板４００は、図示せぬ外囲器（パッケージ）の中に装着され、アルミナセラミック基板４００が装着された外囲器が、可変利得高周波電力増幅器として、図示せぬサーキットボードに取り付けられる。
【００４２】
ＧａＡｓチップ３００には、第１増幅段１１０を構成するデプレッション型ＭＥＳＦＥＴ３と、このＭＥＳＦＥＴ３のゲートに負電位のバイアス電位を与える、図１〜図３では省略されていたゲートバイアス回路１５０と、段間結合回路４と、この段間結合回路４と第１増幅段１１０とを互いに結合するＤＣブロック・コンデンサＣｃ１と、第２増幅段を構成するデプレッション型ＭＥＳＦＥＴ５と、このＭＥＳＦＥＴ５のゲートに負電位のバイアス電位を与える、図１〜図３では省略されていたゲートバイアス回路１６０と、ゲートバイアス回路１６０と段間結合回路４とを互いに結合するＤＣブロック・コンデンサＣｃ４と、利得制御段２１０を構成するデプレッション型ＭＥＳＦＥＴ２１および高抵抗素子２２とがそれぞれ形成されている。
【００４３】
また、アルミナセラミック基板４００上には、入力端子１に接続された入力整合回路２と、入力整合回路２とＧａＡｓチップ３００の入力パッドとを結合するＤＣブロック・コンデンサＣｃ３と、出力端子７に接続された出力整合回路６と、出力整合回路６とＧａＡｓチップ３００の出力パッドとを結合するＤＣブロック・コンデンサＣｃ２と、ＭＥＳＦＥＴ３のドレインと給電端子１０との接続点を交流接地するバイパス・コンデンサＣｂ１と、ＭＥＳＦＥＴ５のドレインと給電端子１１との接続点を交流接地するバイパス・コンデンサＣｂ２と、ＭＥＳＦＥＴ２１のゲートと利得制御端子１６との接続点を交流接地するバイパス・コンデンサＣｂ３と、ＭＥＳＦＥＴ２１のドレインと高抵抗素子２２とのノード２３と給電端子１１との接続点を交流接地するバイパス・コンデンサＣｂ４と、ゲートバイアス回路１５０、１６０それぞれの低電位側抵抗とゲートバイアス用給電端子２８との接続点を交流接地するバイパス・コンデンサＣｂ５と、ＧａＡｓチップ３００の接地パッドそれぞれと接地端子２９とを互いに接続する接地線３０とがそれぞれ形成されている。
【００４４】
さらに、この例では、端子数を削減するために、アルミナセラミック基板４００上に、給電端子１１に接続された配線３１を形成し、この配線３１に、バイパス・コンデンサＣｂ２による交流接地点９と、バイパス・コンデンサＣｂ４による交流接地点２４とを共通に接続している。
【００４５】
このような可変利得高周波電力増幅器であると、全てのバイパス・コンデンサＣｂ１〜Ｃｂ５、一部のＤＣブロック・コンデンサＣｃ３、Ｃｃ４、入力整合回路２、出力整合回路６、端子数を削減するための配線３１をそれぞれ、アルミナセラミック基板４００の上に形成する。これにより、ＧａＡｓチップ３００から、面積の大きいコンデンサ、配線などを外すことができ、ＧａＡｓチップ３００の面積を小さくすることができる。ＧａＡｓは高価な材料であるが、ＧａＡｓチップ３００の面積が小さくなることで、ＧａＡｓウェーハ一枚当たりに形成できるチップ３００の数を増加でき、製造コストが下がる。これによって、システムの簡略化を達成できるとともに優れた高周波特性を持ち、かつ低消費電力な可変利得高周波電力増幅器を、より低価格で提供することができる。
【００４６】
次に、この発明の第５の実施の形態に係る可変利得高周波電力増幅器について説明する。
図５は、この発明の第５の実施の形態に係る可変利得高周波電力増幅器の回路図である。
【００４７】
第１〜第４の実施の形態に係る可変利得高周波電力増幅器では、その増幅段の数が２つのものが示されたが、増幅段の数は２つに限られるものではなく、２つ以上にすることもできる。
【００４８】
図５に示すように、この第５の実施の形態に係る増幅器では、第１増幅段１１０、第２増幅段１２０に加えて、第３増幅段１３０の３つの増幅段を有している。そして、利得を制御するための利得制御段２１０は、第１増幅段１１０と第２増幅段１２０との間に設けられている。
【００４９】
利得を制御するための利得制御段２１０は、第２増幅段１２０と第３増幅段１３０との間に設けられても良いが、利得制御段２１０は、図５に示すように、増幅段の最初の方、好ましくは最初の増幅段、即ち第１増幅段１１０と第２増幅段１２０との間に設けられるのが良い。
【００５０】
高周波電力増幅器では、第１増幅段１１０、第２増幅段１２０、第３増幅段１３０と順次、増幅段が後の段になるにつれ、出力電力が高まってくる。このため、最終の増幅段（図５では第３増幅段１３０）では、かなり大きな電力が扱われることになる。大きな電力を扱うために、最終の増幅段１３０に形成されるＭＥＳＦＥＴ５-2のサイズはかなり大きくなっている。
【００５１】
これに対し、最初の増幅段（図５では第１増幅段１１０）で扱われる電力は、最終の増幅段で扱われる電力よりも小さい。このため、最初の増幅段１１０に形成されるＭＥＳＦＥＴ３のサイズは、ＭＥＳＦＥＴ５-2よりも、かなり小さくすることができる。
【００５２】
つまり、利得制御段２１０を、増幅段の最初の方、好ましくは最初の増幅段である第１増幅段１１０と第２増幅段１２０との間に設けることによって、利得制御段２１０を形成するＭＥＳＦＥＴ２１が扱う電力を小さくでき、ＭＥＳＦＥＴ２１のサイズを小さくすることができる。ＭＥＳＦＥＴ２１のサイズを小さくできると、ＧａＡｓチップの面積を縮小させることができ、製造コストの低減を促進させることができる。
【００５３】
また、第５の実施の形態に係る可変利得高周波電力増幅器では、端子数の増加を防ぐために、ＭＥＳＦＥＴ２１の給電端子を、第２増幅段１２０のＭＥＳＦＥＴ５-1の給電端子１１-1と共通化している。
【００５４】
ＭＥＳＦＥＴ２１の給電端子は、第３増幅段１３０のＭＥＳＦＥＴ５-2の給電端子１１-2と共通化されても、その端子数の増加を防ぐことができるが、ＭＥＳＦＥＴ２１の給電端子は、利得制御段２１０の直後の増幅段（図５では増幅段１２０）を形成するＭＥＳＦＥＴ（図５ではＭＥＳＦＥＴ５-1）の給電端子と共通化されることが望ましい。
【００５５】
この発明に係る増幅器は、携帯型装置のサーキットボードへの組み込みに、好適に使われるものである。携帯型装置は、人体に触れる機会が、他の装置、例えば据付型装置に比べて圧倒的に多い。人体に触れる機会が多いということは、静電気が印加される可能性がより高いということである。
【００５６】
もし、扱われる電力が大きい第３増幅段１３０側から、増幅器の中にサージが印加されると、そのサージはかなり大きさを持って増幅器の中に侵入する、と予想される。ここで、ＭＥＳＦＥＴ２１の給電端子が、第３増幅段１３０のＭＥＳＦＥＴ５-2の給電端子１１-2と共通化されていたとすると、かなりの大きさを持つサージが、ＭＥＳＦＥＴ２１に印加されることとなる。ＭＥＳＦＥＴ２１のサイズが小さく形成されていたとすると、ＭＥＳＦＥＴ２１が、大きなサージによって壊れ、増幅器が故障してしまうかも知れない。
【００５７】
これに対し、第２増幅段１２０では、扱われる電力が第３増幅段１３０よりも小さい。このため、第２増幅段１２０側から、増幅器の中に侵入するサージの大きさは、第３増幅段１３０側から、増幅器の中に侵入するサージの大きさよりも比較的小さい。
【００５８】
したがって、ＭＥＳＦＥＴ２１の給電端子は、利得制御段の直後の増幅段の給電端子と共通化されることで、不慮のサージが原因とされるような増幅器の故障が発生する可能性を、より低くでき、高い信頼性を有した可変利得高周波電力増幅器を得ることができる。
【００５９】
次に、この発明の第６の実施の形態に係る可変利得高周波電力増幅器について説明する。
図６は、この発明の第６の実施の形態に係る可変利得高周波電力増幅器の構成図である。
【００６０】
第２〜第５の実施の形態に係る可変利得高周波電力増幅器では、利得制御回路に含まれるデプレッション型ＭＥＳＦＥＴ２１の給電端子を、別のＭＥＳＦＥＴの給電端子と共通化することで、増幅器の端子の数を１つ減らすことができた。
【００６１】
この第６の実施の形態に係る可変利得高周波電力増幅器では、増幅器の端子の数を２つ以上減らし、第２〜第５の実施の形態に比べて、増幅器の端子の数をさらに少なくしようとするものである。
【００６２】
図６に示すように、アルミナセラミック基板４００上には、バイパス・コンデンサＣｂ２による交流接地点９、並びにバイパス・コンデンサＣｂ４による交流接地点２４それぞれに接続された配線３１と、バイパス・コンデンサＣｂ１による交流接地点８に接続された、上記配線３１から分離されている配線３２とが形成されている。配線３１はバイパス・コンデンサＣｂ６に接続され、一方、配線３２はバイパス・コンデンサＣｂ７に接続されている。
【００６３】
さらに、この例では、アルミナセラミック基板４００上に、給電端子１１に接続された配線３３が形成され、この配線３３に、上記バイパス・コンデンサＣｂ６による交流接地点３４と、上記バイパス・コンデンサＣｂ７による交流接地点３５とを共通に接続している。
【００６４】
このような可変利得高周波電力増幅器であると、利得制御段２１０を構成するデプレッション型ＭＥＳＦＥＴ２１の給電端子と、第２増幅段１２０を構成するＭＥＳＦＥＴ５の給電端子とをバイパス・コンデンサＣｂ２、Ｃｂ４を介して配線３１に共通に接続し、さらにこの配線３１と、第１増幅段１１０を構成するＭＥＳＦＥＴ３の給電端子にバイパス・コンデンサＣｂ１を介して接続されている配線３２とをバイパス・コンデンサＣｂ６、Ｃｂ７を介して配線３３に共通に接続する。そして、この配線３３を１つの給電端子１１に接続する。これにより、３つＭＥＳＦＥＴ３、５、２１の給電端子を、１つの給電端子１１に共通に接続でき、増幅器の端子の数を、２つ減らすことができる。よって、この第６の実施の形態に係る増幅器では、第２〜第５の実施の形態に比べて、さらに端子の数を減らすことができる。
【００６５】
また、利得制御段２１０のＭＥＳＦＥＴ２１の給電端子を、第１増幅段１１０のＭＥＳＦＥＴ３の給電端子と共通とすると、回路が発振する可能性があることを、上述した。
【００６６】
しかし、この第６の実施の形態では、ＭＥＳＦＥＴ２１の給電端子とを、ＭＥＳＦＥＴ３の給電端子と直接に接続せず、ＭＥＳＦＥＴ２１の給電端子とＭＥＳＦＥＴ３の給電端子との間に、図６に示すように、３つのバイパス・コンデンサＣｂ４、Ｃｂ６、Ｃｂ７を挿設している。このようにＭＥＳＦＥＴ２１の給電端子とＭＥＳＦＥＴ３の給電端子とを、複数のバイパス・コンデンサを介して接続することで、回路が発振する可能性を抑制することができる。
【００６７】
また、バイパス・コンデンサＣｂ２と、Ｃｂ４とを一体化し、一つのバイパス・コンデンサとし、バイパス・コンデンサＣｂ６と、Ｃｂ７とを一体化し、一つのバイパス・コンデンサとすることも可能である。この場合には、バイパス・コンデンサの数を２つ減らすことができ、増幅器の製造コストをより低く抑えることが可能となる。
【００６８】
さらに、バイパス・コンデンサＣｂ２、Ｃｂ４の接地側電極に接地電位を与える配線と、バイパス・コンデンサＣｂ６、Ｃｂ７の接地側電極に接地電位を与える配線とを、アルミナセラミック基板４００上で別々に形成すると、回路が発振する可能性を抑制できる効果を、さらに高めることができる。
【００６９】
【発明の効果】
以上説明したように、この発明によれば、システム簡略化の要求を満たすことができる利得制御回路と、この利得制御回路が利用された可変利得高周波電力増幅器と、システム簡略化の要求を満たすことができると同時に外部端子の数も増加せず、かつ正帰還発振を抑制できる利得制御回路と、この利得制御回路が利用された可変利得高周波電力増幅器とをそれぞれ提供することができる。
【図面の簡単な説明】
【図１】図１はこの発明の第１の実施の形態に係る可変利得高周波電力増幅器の回路図。
【図２】図２はこの発明の第２の実施の形態に係る可変利得高周波電力増幅器の回路図。
【図３】図３はこの発明の第３の実施の形態に係る可変利得高周波電力増幅器の回路図。
【図４】図４はこの発明の第４の実施の形態に係る可変利得高周波電力増幅器の構成図。
【図５】図５はこの発明の第５の実施の形態に係る可変利得高周波電力増幅器の回路図。
【図６】図６はこの発明の第６の実施の形態に係る可変利得高周波電力増幅器の構成図。
【図７】図７は従来の可変利得高周波電力増幅器の回路図。
【符号の説明】
１…入力端子、２…入力整合回路、３…エンハンスメント型ＭＥＳＦＥＴ、４、４-1、４-2…段間整合回路、５、５-1、５-2…エンハンスメント型ＭＥＳＦＥＴ、６…出力整合回路、７…出力端子、１０…第１の給電端子、１１、１１-1、１１-2…第２の給電端子、１６…利得制御端子、２１…デプレッション型ＭＥＳＦＥＴ、２２…高抵抗素子、２５…第３の給電端子、２６…配線、２７…高抵抗素子、３１、３２、３３…配線、１００…高周波電力増幅回路、１１０…第１増幅段、１２０…第２増幅段、１３０…第３増幅段、２００…利得制御回路、２１０…利得制御段、３００…ＧａＡｓチップ、４００…アルミナセラミック基板、Ｃｃ１〜Ｃｃ４…ＤＣブロック・コンデンサ、Ｃｂ１〜Ｃｂ７…バイパス・コンデンサ。
【図１】
0003737549.tif 000002
【図２】
0003737549.tif 000003
【図３】
0003737549.tif 000004
【図４】
0003737549.tif 000005
【図５】
0003737549.tif 000006
【図６】
0003737549.tif 000007
【図７】
0003737549.tif 000008