(57)【特許請求の範囲】
【請求項１】
一つの共通回路と行方向及び列方向に配列された複数の光電変換部とを含み、前記一つの共通回路を介して前記複数の光電変換部からの信号が出力されるように配置された単位セルを行方向及び列方向に２次元状に配列し、列方向の複数の共通回路毎に一つずつ設けられた複数の垂直出力線とを有する撮像装置において、
前記行方向に配列された複数の単位セルのうち、同じ共通回路を介して出力される複数の光電変換部に対して共通に設けられ、異なる共通回路から出力される複数の光電変換部に対してそれぞれ別々に設けられるとともに、列方向に配列された複数の光電変換部に対して共通に設けられた複数の信号保持手段を有し、
前記単位セルに含まれる複数の光電変換部のそれぞれが前記一つの共通回路に対して隣接するとともに、前記共通回路を前記単位セルに含まれる複数の光電変換部の一配列方向の中心部分又は行方向と列方向の中央部分に配置しており、
一の単位セル内に含まれる隣接する複数の光電変換部の各々の光を感知している領域の重心間の空間的距離と、他の単位セル内に含まれる隣接する複数の光電変換部の各々の光を感知している領域の重心間の空間的距離とが等しく、且つ一の単位セル内に含まれる隣接する複数の光電変換部の各々の光を感知している領域の重心間の空間的距離と、隣接する２つの単一セル内にそれぞれ含まれる、隣接する複数の光電変換部の各々の光を感知している領域の重心間の空間的距離とが等しくなるように、一の単位セル内において、前記光電変換部を挟んで前記共通回路が配される側と反対側に遮光部を設け、
前記遮光部により、前記共通回路が前記単位セルに含まれる複数の光電変換部の一配列方向の中心部分又は行方向と列方向の中央部分に配置されていることによる、隣接する２つの単一セル内にそれぞれ含まれる、隣接する複数の光電変換部の各々の光を感知している領域の重心間の空間的距離が、一の単位セル内に含まれる隣接する複数の光電変換部の各々の光を感知している領域の重心間の空間的距離よりも小さくなることを抑制することを特徴とする撮像装置。
【請求項２】
前記共通回路は、前記光電変換部からの信号を増幅する増幅手段と、前記増幅手段の入力部をリセットするリセット手段とを含むことを特徴とする請求項１に記載の撮像装置。
【請求項３】
前記信号保持手段は、前記増幅手段を介した光電変換部からの画像信号を保持する画像信号保持手段と、前記増幅手段の入力部をリセットすることにより得られるノイズ信号を保持するノイズ信号保持手段を含むことを特徴とする請求項２に記載の撮像装置。
【請求項４】
前記複数の信号保持手段からの信号が順次読み出される共通出力線と、前記複数の信号保持手段に保持された信号を順次前記共通出力線に読み出す走査手段とを有することを特徴とする請求項１乃至３のいずれか１項に記載の撮像装置。
【請求項５】
請求項１〜４のいずれかの請求項に記載の撮像装置と、前記撮像装置への光を結像するレンズと、前記撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とする撮像システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は撮像装置およびそれを用いた撮像システムに係わり、特に、少なくとも行方向に配列された複数の光電変換部と該複数の光電変換部からの信号が入力される共通回路とを配置した単位セルが複数列配列された撮像装置又は行方向及び列方向に複数の光電変換画素を配列した撮像装置、およびそれを用いた撮像システムに関する。
【０００２】
【従来の技術】
増幅型センサーの一つにＣＭＯＳ回路からなる増幅アンプを一つの画素内に設けたＣＭＯＳエリアセンサーがある。
【０００３】
ＣＭＯＳエリアセンサーはＣＣＤ型エリアセンサーに対し、ランダムアクセスが可能で、多機能性と低消費電力性の点で優位である。
【０００４】
すなわち、ＣＣＤ型エリアセンサーは光電変換された信号を順次転送しながら、外部へ出力するために、ランダムアクセスが困難であり、消費電力が大きいが、ＣＭＯＳエリアセンサーは任意の画素を選択して出力することができるので、低消費電力であって、実装上低ノイズであり、実装も簡単である。
【０００５】
【発明が解決しようとする課題】
上記ＣＭＯＳエリアセンサーにおいて、画素アンプの特性にバラツキを生じる場合、そのバラツキを補正するためにメモリを付加することが求められる。しかし、メモリを画素ごとに設けるとメモリの実装面積が大きくなり、コスト高となる課題がある。以下、バラツキを補正するためにメモリを有する撮像装置の一例について説明する。画素アンプの特性のバラツキは画素からノイズ信号を読み出し画素信号から差分することで抑制することができる。
【０００６】
図１７〜図１９はそれぞれ従来例の撮像装置のバラツキ補正回路の一例を示す概略的回路構成図である。なお図１８に示す構成は、特開平１−２４５７６９号公報に開示されており、図１９に示す構成は特開平９−２４７５４６号公報に開示されている。
【０００７】
図１７において、Ｒ1画素、Ｇ1画素、Ｇ2画素、Ｂ2画素に対応した信号、ノイズはそれぞれ画素ごとに設けられた容量ＣSと容量ＣNに読み出される。すなわち、信号、ノイズを一時蓄積するための容量は８個分設けられる。Ｒ1画素、Ｇ2画素（Ｇ1画素、Ｂ2画素）に対応した信号、ノイズ信号、は同時に読み出されて差分処理され、ＡＧＣを経てＡ／Ｄ変換器でアナログ−デジタル変換されて、デジタル信号となる。
【０００８】
図１８においては、容量Ｃpと容量Ｃpの電極に接続されたリセット手段とで、ノイズと信号とを差分処理し、容量Ｃ1にはノイズが除去された信号Ｒ（Ｇ）が、容量Ｃ2にはノイズが除去された信号Ｇ（Ｂ）が一時蓄積される。ノイズを差分するには、ノイズを容量Ｃpの出力電極側を一定電位とした状態で容量Ｃpの入力電極側に出力し、容量Ｃpの出力電極側を浮遊状態とした後に、容量Ｃpの入力電極側に信号を入力する。こうすると容量Ｃpの入力電極側は（信号−ノイズ）分電位が変動し、容量Ｃpの出力電極側も同様に（信号−ノイズ）分電位が変動するので、ノイズ除去された信号が出力されることになる。水平出力線には水平走査毎にＲ，Ｇの点順次信号とＧ、Ｂの点順次信号が出力される。その信号は減算アンプ、ＡＧＣを経てＡ／Ｄ変換器でアナログ−デジタル変換されて、デジタル信号となる。このデジタル信号は複数ラインメモリあるいはフレームメモリ内で原色信号毎にメモリされ、画像処理が行われる。メモリ方法はシステムにより種々ある。
【０００９】
図１９においては、それぞれの垂直出力線から読み出されたノイズおよび信号について、信号からノイズを除去して一時蓄積容量ＣSに蓄積する。ノイズを除去するには、トランジスタＭｔ、Ｍｒをオンしリセットした後、ノイズ出力期間に容量ＣPに負パルスを印加してトランジスタＭSのチャネル電位φｎを超えた電荷を容量ＣSに転送し、この電荷をトランジスタＭｔをオンして排出する。信号出力期間に再度、容量ＣPに負パルスを印加してトランジスタＭSのチャネル電位φｓを超えた電荷を容量ＣSに転送する。ここで容量ＣSに転送された電荷はＣP×（φｓ−φｎ）となりノイズが除去された信号となる。
【００１０】
これらの撮像装置では、１列の画素列（１本の垂直出力線）に対して容量を最低２個設けている。付加する容量の値は誘電層の厚みと電極面積で決まるが、通常チップ面積の数十％を占めている。
【００１１】
特に、図１７の構成例ではノイズと信号を差分処理するアンプが画素ごとに必要となり消費電力が大きくなる。さらに、読出し速度を下げるために複数水平ラインの信号読出しを同時に行うと、一時蓄積容量はさらに多くなり、チップ面積の増大を招くことになる。
【００１２】
近年デジタルスチルカメラが数百万画素になったことにより消費電力が増え、撮影枚数が減り、ユーザは高い電池代を負担することになっている。
【００１３】
さらに、西暦２０００年過ぎには、高速データ通信が可能なＩＭＴ−２０００のインフラが準備され、画像通信が本格化する。そして、このようなモバイル画像通信を普及させるには低消費電力のセンサーと周辺ＩＣおよびコストダウンが求められる。
【００１４】
【課題を解決するための手段】
本発明の撮像装置は、一つの共通回路と行方向及び列方向に配列された複数の光電変換部とを含み、前記一つの共通回路を介して前記複数の光電変換部からの信号が出力されるように配置された単位セルを行方向及び列方向に２次元状に配列し、列方向の複数の共通回路毎に一つずつ設けられた複数の垂直出力線とを有する撮像装置において、
前記行方向に配列された複数の単位セルのうち、同じ共通回路を介して出力される複数の光電変換部に対して共通に設けられ、異なる共通回路から出力される複数の光電変換部に対してそれぞれ別々に設けられるとともに、列方向に配列された複数の光電変換部に対して共通に設けられた複数の信号保持手段を有し、
前記単位セルに含まれる複数の光電変換部のそれぞれが前記一つの共通回路に対して隣接するとともに、前記共通回路を前記単位セルに含まれる複数の光電変換部の一配列方向の中心部分又は行方向と列方向の中央部分に配置しており、
一の単位セル内に含まれる隣接する複数の光電変換部の各々の光を感知している領域の重心間の空間的距離と、他の単位セル内に含まれる隣接する複数の光電変換部の各々の光を感知している領域の重心間の空間的距離とが等しく、且つ一の単位セル内に含まれる隣接する複数の光電変換部の各々の光を感知している領域の重心間の空間的距離と、隣接する２つの単一セル内にそれぞれ含まれる、隣接する複数の光電変換部の各々の光を感知している領域の重心間の空間的距離とが等しくなるように、一の単位セル内において、前記光電変換部を挟んで前記共通回路が配される側と反対側に遮光部を設け、
前記遮光部により、前記共通回路が前記単位セルに含まれる複数の光電変換部の一配列方向の中心部分又は行方向と列方向の中央部分に配置されていることによる、隣接する２つの単一セル内にそれぞれ含まれる、隣接する複数の光電変換部の各々の光を感知している領域の重心間の空間的距離が、一の単位セル内に含まれる隣接する複数の光電変換部の各々の光を感知している領域の重心間の空間的距離よりも小さくなることを抑制することを特徴とするものである。
【００１６】
本発明の撮像システムは、上記本発明の撮像装置と、前記撮像装置への光を結像するレンズと、前記撮像装置からの出力信号を処理する信号処理回路とを有することを特徴とするものである。
【００１７】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００１８】
図１は４つの光電変換部からの信号を１つの共通アンプ（共通回路を構成する）を経て読み出す撮像装置に本発明を適用した場合の実施例を示す概略的構成図である。
【００１９】
本実施例の光電変換セル（単位セル）Ｓは、４つの光電変換部と１つの共通アンプから構成され、例えば図１の光電変換部ａ11、ａ12、ａ21、ａ22にはカラーフィルタＲ1（赤）、Ｇ1（緑）、Ｇ2（緑）、Ｂ2（青）が設けられ、各光電変換部からＲ1信号、Ｇ1信号、Ｂ2信号、Ｇ2信号が共通アンプＡ1から垂直出力線を介して出力される。また共通アンプＡ1からはリセット後のノイズも垂直出力線を介して出力される。
【００２０】
１００は信号蓄積用の容量ＣS、ノイズ蓄積用の容量ＣN、容量切替え用のトランジスタＭ1，Ｍ2、および信号出力用のトランジスタＭ3，Ｍ4で構成される信号蓄積構成部である。１つの垂直出力線にはトランジスタＭ1、Ｍ2を介して信号蓄積用の容量ＣSとノイズ蓄積用の容量ＣNが並列に設けられている。容量ＣSに蓄積された信号と容量ＣNに蓄積されたノイズとは水平シフトレジスタ（Ｈ・ＳＲ）１３によって制御されるトランジスタＭ3、Ｍ4が同時にオンして各水平出力線に読み出されて、減算アンプ１０で信号からノイズが除去され、ＡＧＣ（オートゲインコントロール）１１、Ａ／Ｄコンバータ１２を経てデジタル信号に変換される。水平出力線はφHCで制御されるトランジスタＭ6によりリセットされる。
【００２１】
本実施例では１本の垂直出力線あたり２個の容量を設けているが、共通アンプにより２列の光電変換部列の信号が１本の垂直出力線で出力されるので、１列の光電変換部列あたり１個の容量を配置すればよい。
【００２２】
図２は光電変換セルＳの構成を示す図である。図２に示すように、光電変換セルＳは、共通アンプ１つに光電変換部４つ（ここでは、ａ11，ａ12，ａ21，ａ22）を配置して構成されている。その他の光電変換セルについても同様な構成となっている。なお、ここでは共通アンプは増幅手段ＭSF、リセット手段ＭRES、セレクト手段ＭSEL、および転送手段ＭTX1〜ＭTX4から構成されている。転送手段ＭTX1〜ＭTX4は制御信号φGT1〜φGT4で順次オン状態となり、光電変換部ａ11，ａ12，ａ21，ａ22から信号が順次、増幅手段ＭSFの入力部（ゲート）に転送される。セレクト信号φSOによりセレクト手段ＭSELがオン状態となると、増幅手段ＭSFのゲートに転送された信号電荷に対応する信号が垂直出力線に読み出される。なお、光電変換部から信号が増幅手段ＭSFの入力部（ゲート）に転送される前にリセット信号φGCLによりリセット手段ＭRESがオン状態となり増幅手段ＭSFの入力部がリセットされ、ノイズとしてセレクト手段ＭSELを介して垂直出力線に送られる。
【００２３】
図３に上記撮像装置の動作を説明するためのタイミングチャートを示す。一水平走査期間に時分割で各色信号の読み出しが順次行われ（Ｒ1読出し（期間φR）→Ｇ1読出し（期間φG）→Ｂ2読出し（期間φB）→Ｇ2読出し（期間φG′））、色信号の読み出し後に、一時蓄積容量ＣS、ＣNから信号とノイズが出力される。減算アンプ１０で信号からノイズが除去され、ＡＧＣ１１、Ａ／Ｄコンバータ１２を経てデジタル信号に変換され、Ｒ1信号、Ｇ1信号、Ｂ1信号、Ｇ2信号が出力（信号出力ｏｕｔ１）される。
【００２４】
この実施例では、出力信号は各色ライン順次信号である。Ａ／Ｄ変換後のデジタル信号は後段のメモリで一時蓄積され画像処理がなされる。ノイズ除去方式は本実施例に限らず、図１８に示すクランプ型、図１９に示すスライス型など各種方式のものが適用できる。
【００２５】
図４は各色信号読み出し期間内のタイミングを示すタイミングチャートである。
【００２６】
図４に示すＲ1読出し期間において、期間Ｔ1では、信号φTS、φTN、φVLをハイレベルとしトランジスタＭ1、Ｍ2、Ｍ5をオン状態として、垂直出力線及び一時蓄積容量ＣS、ＣN上の残留電荷の除去を行う。
【００２７】
次に、期間Ｔ2では、信号φGCL、φSO、φTNをハイレベルとして、リセット手段ＭRESをオン状態として共通アンプのリセットを行い、セレクト手段ＭSEL、トランジスタＭ2をオン状態として、共通アンプのノイズの読み出し、一時蓄積容量ＣNへのノイズ蓄積を行う。
【００２８】
次に、期間Ｔ3では、信号φGT、φSO、φTSをハイレベルとして、転送手段ＭTX1をオン状態として光電変換部から共通アンプの入力部（ゲート）へ信号を転送し、セレクト手段ＭSEL、トランジスタＭ1をオン状態として、光電変換信号の読み出し、一時蓄積容量ＣSへの光電変換信号蓄積を行う。なお、Ｇ1、Ｂ2、Ｇ2読出し期間においても同様な処理がなされる。
【００２９】
図５に上記撮像装置の全体構成図を示す。
【００３０】
各光電変換セルのリセット、ノイズ・信号読み出し、光電変換の制御は垂直シフトレジスタ（Ｖ・ＳＲ）１５によって行われ、信号蓄積構成部１００からなるノイズ除去・メモリ部１４の制御は水平シフトレジスタ（Ｈ・ＳＲ）１３によって行われ、減算アンプ１０で信号からノイズが除去され、ＡＧＣ１１、Ａ／Ｄコンバータ１２を経てデジタル信号に変換される。タイミングジェネレータ１６は垂直シフトレジスタ（Ｖ・ＳＲ）１５、水平シフトレジスタ（Ｈ・ＳＲ）１３、差動アンプ１０、ＡＧＣ１１、Ａ／Ｄコンバータ１２の動作を制御する。１７は行列状に光電変換セルが配置された撮像素子部である。
【００３１】
なお、図１の実施例は２行４画素の単位セルの分割読み出しと信号出力方法であったが、これをさらに増した複数行、複数画素でもよいことは勿論である。
【００３２】
また、以上の実施例では共通回路部分Ａ1，Ａ2，・・・をアンプとして説明したが、例えばＡ／Ｄ変換回路や圧縮回路等の他の信号処理回路であってもよい。
【００３３】
図６は１つの光電変換部と１つのアンプで単一セルが構成された場合の撮像装置の実施例を示す概略的構成図である。図７はセル構成を示す図である。
【００３４】
本実施例の場合は、転送スイッチ手段ＭTXの制御線を奇数列と偶数列毎に設けて、信号φGT1、φGT2で制御する。画素Ｒ1から読み出したノイズはトランジスタＭ7、Ｍ2をオンして容量ＣNに蓄積され、画素Ｒ1から読み出した画像信号はトランジスタＭ7、Ｍ1をオンして容量ＣSに蓄積される。そして、容量ＣN，ＣSから水平出力線に出力される。その後、同様に他の画素（Ｇ1，Ｇ2，Ｂ2）から読み出したノイズと画像信号は容量ＣN，ＣSに蓄積され、水平出力線に出力される。
【００３５】
アンプのノイズが無視できる用途、あるいはプロセス技術の改善されればノイズメモリは不要となる。この場合は、転送スイッチＭTXの制御線は奇数列と偶数列で別々に設けず、共通配線としてもよい。φGTで画素信号を垂直出力線に読出し、一時蓄積する。信号用メモリとなる容量ＣSへの転送はφVT1，φVT2で制御する。
【００３６】
図８に撮像システム概略図を示す。同図に示すように、光学系７１、絞り８０を通って入射した画像光はＣＭＯＳセンサー７２上に結像する。ＣＭＯＳセンサー７２上に配置されている画素アレーによって光情報は電気信号へと変換され、ノイズ除去されて出力される。その出力信号は信号処理回路７３によって予め決められた方法によって信号変換処理され、出力される。信号処理された信号は、記録系、通信系７４により情報記録装置により記録、あるいは情報転送される。記録、あるいは転送された信号は再生系７７により再生される。絞り８０、ＣＭＯＳセンサー７２、信号処理回路７３はタイミング制御回路７５により制御され、光学系７１、タイミング制御回路７５、記録系・通信系７４、再生系７７はシステムコントロール回路７６により制御される。
【００３７】
次に本発明の撮像装置に好適に用いることができる単位セルの具体的な構成について説明する。
【００３８】
図１６に示す配置は、光電変換部１７３の配列が等ピッチとはならないために（ａ1≠ａ2）、それぞれの画素内の光を関知する領域（受光部）の間隔が等しくならず、次のような問題が生じる。すなわち、同色の等ピッチでない配列は、部分的に空間周波数、解像度が等しくないために、解像度の低下、モアレ縞等の不良を発生させる。また、モアレ縞の発生は非常に重大な問題であり、そのような撮像装置は、事実上製品として成り立ち得ない。これは前記単位セルを構成する画素数が４以外の場合にも同様に成り立つ。
【００３９】
本発明者らは、複数画素中に分散された増幅手段を有するＣＭＯＳセンサーにおいても、光電変換部のピッチを一定とすることによってそれぞれの受光部の間隔は等しくなり、解像度の低下とモアレ縞の発生を防止し、開口率等を向上させ、良好な性能を得ることができる撮像装置を見出した。このような撮像装置は本発明において好適に用いることができる。
【００４０】
図９は２行２列の画素が共通アンプ部２２を共有する例を示す図である。図９では、共有する共通アンプ部２２が４つの画素の中心に配置され、４つの光電変換部（ａ11，ａ12，ａ21，ａ22）が共通アンプ部２２を取囲むように配置されている。ここで共通アンプ部２２には図２の増幅手段ＭSF、リセット手段ＭSEL、選択手段ＭSELの他、転送手段ＭTX1〜ＭTX4を含んでいる。
【００４１】
しかも、共通アンプ部２２の占める各画素における領域と中心対称な位置に遮光部２５が存在している。従って、各画素における光電変換部２１の重心は前記各画素の中心に存在する。これにより前記４つの光電変換部（ａ11〜ａ22）は縦方向、横方向に等間隔ａで配置できている。
【００４２】
また図１０では、共有する共通アンプ部３２が４つの画素の横方向の中心部に配置され、４つの光電変換部３１（ａ11，ａ12，ａ21，ａ22）が共通アンプ部３２をはさむように配置されている。
【００４３】
しかも、共通アンプ部３２の占める各画素における領域と中心対称な位置に遮光部３５が存在している。従って各画素における前記光電変換部３１の重心は各画素の中心に存在する。これにより４つの光電変換部（ａ11〜ａ22）は縦方向、横方向に等間隔ａで配置できている。
【００４４】
上述した図１０の実施形態は、横方向と縦方向を入れ換えても全く同様に成立する。
【００４５】
図１１にＣＭＯＳセンサーの画素アレー部の第１の構成例の具体的なパターンレイアウト図を示す。
【００４６】
図１１に示すＣＭＯＳセンサーは単結晶基板上にレイアウトルール０．４μｍによって形成されており、画素の大きさは８μｍ角であり、増幅手段であるソースフォロワアンプは２行２列の４画素で共有されている。従って、図中点線領域で示した繰返し単位セル８１の大きさは１６μｍ×１６μｍ角であり、２次元アレーが形成されている。
【００４７】
光電変換部であるホトダイオード８２ａ，８２ｂ，８２ｃ，８２ｄは各画素の中央に斜めに形成されており、その形状は上下左右でほぼ回転対称、鏡像対称である。またこれらのホトダイオード８２ａ，８２ｂ，８２ｃ，８２ｄの重心ｇは各画素に対して同一になるように設計されている。また９５は遮光部である。
【００４８】
８８−ａは左上の転送ゲート８３−ａを制御する走査線、９０は行選択線、９２はＭＯＳゲート９３を制御するリセット線である。
【００４９】
ホトダイオード８２ａ〜８２ｄ中に蓄積された信号電荷は転送ゲート８３ａ〜８３ｄを通ってＦＤ８５に導かれる。ゲート８３ａ〜８３ｄのＭＯＳサイズはＬ＝０．４μｍ，Ｗ＝１．０μｍ（Ｌはチャネル長、Ｗはチャネル巾を示す。）である。
【００５０】
ＦＤ８５は巾０．４μｍのＡｌ配線によってソースフォロワの入力ゲート８６に接続されており、ＦＤ８５に転送された信号電荷は入力ゲート８６の電圧を変調させる。入力ゲート８６のＭＯＳの大きさはＬ＝０．８μｍ，Ｗ＝１．０μｍであり、ＦＤ８５と入力ゲート８６の容量の和は５ｆＦ程度である。Ｑ＝ＣＶであるから、１０5 個の電子の蓄積によって入力ゲート８６の電圧は、３．２Ｖ変化することになる。
【００５１】
ＶDD端子９１から流れ込む電流は入力ゲート８６によって変調され、垂直出力線８７に流出する。垂直出力線８７に流出する電流は図示しない信号処理回路によって信号処理され、最終的には画像情報となる。
【００５２】
その後、ホトダイオード８２ａ〜８２ｄ，ＦＤ８５，入力ゲート８６の電位を所定の値のＶDDとするために、リセット線９２に接続されたＭＯＳゲート９３を開くことで（このとき転送ゲート８３ａ〜８３ｄも開く）、ホトダイオード８２ａ〜８２ｄ，ＦＤ８５，入力ゲート８６はＶDD端子とショートされる。
【００５３】
その後、転送ゲート８３ａ〜８３ｄを閉じることでホトダイオード８２ａ〜８２ｄの電荷蓄積が再び始まる。
【００５４】
ここで注目すべきは、水平方向に貫通する配線８８ａ〜８８ｄ，９０，９２の全ては透明な導体である厚さ１５００ÅのＩＴＯ（Indium Tin Oxide）で形成されているために、前記配線部分のうち、ホトダイオード８２ａ〜８２ｄ上では光が透過するため、前記ホトダイオードの重心ｇは光を感知する領域（受光部）の重心と一致することである。
【００５５】
本構成例によれば画素ピッチが等しい比較的高面積率、高開口率なＣＭＯＳセンサーを提供することができる。
【００５６】
本発明のＣＭＯＳセンサーの画素アレー部の第２の構成例の具体的なパターンレイアウト図を図１２に示す。
【００５７】
図１２において、１０２ａ〜１０２ｄはホトダイオード、１０３ａ〜１０３ｄは転送ゲート、１０５はＦＤ、１０６はソースフォロワの入力ゲート、１０７は垂直出力線、１０８ａ〜１０８ｄは走査線、１１０は行選択線、１１２はＭＯＳゲート１１３を制御するリセット線である。
【００５８】
本構成例においては水平方向に走る配線１０８ａ〜１０８ｄ，１１０，１１２が３本づつ各画素の中心を横切るように走っているために、ホトダイオード１０２ａ〜１０２ｄに入射する光を妨げるような金属配線であっても、光を感知する領域の重心ｇの移動は生じず、従って前記画素の中心と一致する。
【００５９】
本構成例によれば電気抵抗が小さな通常の（不透明な）金属を使用できるため、前記横方向の配線の時定数が改善され、更に高速な撮像装置を提供することができる。
【００６０】
以上の構成例では、遮光膜の下の部分が有効利用されているため、図１３に示すように遮光膜の下の部分にまで光電変換部であるホトダイオードを形成し、電荷蓄積部として機能させることも可能である。
【００６１】
上述の第２構成例においては、最も光集光効率が良い画素の中心を横切るために、撮像装置の感度の低下が懸念される。そこで更に改善された第３構成例を図１４に示す。
【００６２】
本構成例においては転送ゲート１２３ａ〜１２３ｄ、ＦＤ１２５、ソースフォロワの入力ゲート１２６、リセット用のＭＯＳゲート１３３全てが横方向を走る配線（走査線１２８ａ〜１２８ｄ，行選択線１３０，リセット線１３２）下に形成されているため、ホトダイオード１２２ａ〜１２２ｄ，及びその開口を最大とすることができる。しかも、その開口部は各画素の中心に連続して存在する。また遮光部は水平、垂直配線部分に形成されている。
【００６３】
また本構成例においては前記増幅手段であるソースフォロワとリセット用のＭＯＳトランジスタを各画素の周辺の水平方向に分割して配置したためにコンパクトに前記水平方向の配線下に配置可能となっている。
【００６４】
また右上の画素の配線下には未使用のスペースが未だ存在するため、例えばスマートセンサー等、新規の構成を追加することも可能である。
【００６５】
本構成例によれば、ホトダイオードの面積、及び開口率が大きく取れることから、広ダイナミックレンジ、高感度な撮像装置を提供することができる。また、将来微細化が進み、前記ホトダイオードの開口部分の寸法が光の波長程度になっても光が入射しなくなるといった恐れは生じにくく、永らくその性能を発揮することができる。
【００６６】
また、以上の構成例では、増幅手段は単位セルの中心部に配置し、光を感知する領域の重心と、画素の中心は一致したものであるが、これらに限られず、図１５に示したような開口部が並進対称となっている構成のものでもよい。
【００６７】
つまり、開口部が並進対称となっていることにより、光を感知する領域は、等ピッチとなるためである。
【００６８】
【発明の効果】
以上詳細に説明したように、本発明によれば、一時蓄積容量の数を減らすことができ、さらにシフトレジスタの段数、共通回路、ＡＧＣ、Ａ／Ｄコンバータの数を減らすことにより、チップサイズの縮小によりコストを低減することができる。
【００６９】
また相乗的に低消費電力であり、その結果、実装ノイズを減らすことの効果がある。さらに分割駆動により一時蓄積手段が減る。このため、水平出力線に接続される転送スイッチも減らすことができ、その結果、水平出力線の寄生容量が小さくなる。従って、一時蓄積手段から水平出力線への読み出しゲインを大きくすることができる。あるいは、また逆に一時蓄積容量を小さくすることもできる。
【図面の簡単な説明】
【図１】４つの光電変換部からの信号を１つの共通アンプを経て読み出す撮像装置に本発明を適用した場合の実施例を示す概略的構成図である。
【図２】光電変換セルＳの構成を示す図である。
【図３】上記撮像装置の動作を説明するためのタイミングチャートである。
【図４】各色信号読み出し期間内のタイミングを示すタイミングチャートである。
【図５】上記撮像装置の全体構成図である。
【図６】１つの光電変換部と１つのアンプで単一セルが構成された場合の撮像装置の実施例を示す概略的構成図である。
【図７】セル構成を示す図である。
【図８】本発明によるシステム概略図である。
【図９】本発明の単位セルのレイアウトを示す図である。
【図１０】本発明の単位セルのレイアウトを示す図である。
【図１１】本発明の一構成例のパターンレイアウト図である。
【図１２】本発明の一構成例のパターンレイアウト図である。
【図１３】本発明の一構成例を表す図である。
【図１４】本発明の一構成例のパターンレイアウト図である。
【図１５】本発明の一構成例を表す図である。
【図１６】撮像装置の一例の単位セルのレイアウト図である。
【図１７】従来例の撮像装置のノイズ除去回路の一例を示す概略的回路構成図である。
【図１８】従来例の撮像装置のノイズ除去回路の一例を示す概略的回路構成図である。
【図１９】従来例の撮像装置のノイズ除去回路の一例を示す概略的回路構成図である。
【符号の説明】
Ｓ  光電変換セル（単位セル）
ａ11、ａ12、ａ21、ａ22  光電変換部
Ａ1  共通アンプ
ＣS  信号蓄積用の容量
ＣN  ノイズ蓄積用の容量
Ｍ1〜Ｍ8  トランジスタ
１０  減算アンプ
１１  ＡＧＣ（オートゲインコントロール）
１２  Ａ／Ｄコンバータ
１３  水平シフトレジスタ（Ｈ・ＳＲ）
１００  信号蓄積構成部
【図１】
0003854729.tif 000002
【図２】
0003854729.tif 000003
【図３】
0003854729.tif 000004
【図４】
0003854729.tif 000005
【図５】
0003854729.tif 000006
【図６】
0003854729.tif 000007
【図７】
0003854729.tif 000008
【図８】
0003854729.tif 000009
【図９】
0003854729.tif 000010
【図１０】
0003854729.tif 000011
【図１１】
0003854729.tif 000012
【図１２】
0003854729.tif 000013
【図１３】
0003854729.tif 000014
【図１４】
0003854729.tif 000015
【図１５】
0003854729.tif 000016
【図１６】
0003854729.tif 000017
【図１７】
0003854729.tif 000018
【図１８】
0003854729.tif 000019
【図１９】
0003854729.tif 000020