(57)【特許請求の範囲】
【請求項１】
入力信号を増幅する増幅素子と、この増幅素子の出力を、抵抗素子と容量素子との直列接続を介して上記増幅素子の入力側へフィードバックさせる帰還回路とを備えた増幅回路において、
上記増幅素子の入力端子に印加される入力バイアス電圧が上記帰還回路の上記抵抗素子と容量素子との間の接続部に供給されるようになっていることを特徴とする増幅回路。
【請求項２】
請求項１に記載の増幅回路において、
上記増幅素子はバイポーラトランジスタからなることを特徴とする増幅回路。
【請求項３】
請求項１に記載の増幅回路において、
上記増幅素子は、共通入力端子と共通出力端子との間に複数並列接続されたバイポーラトランジスタからなり、
上記各バイポーラトランジスタの入力端子と出力端子との間に上記帰還回路がおのおの設けられ、上記各バイポーラトランジスタのための共通入力バイアス電圧が上記各帰還回路の上記抵抗素子と容量素子との間の接続部に供給されることを特徴とする増幅回路。
【請求項４】
請求項１乃至３のいずれか一つに記載の増幅回路を備えたことを特徴とする電力増幅器。
【請求項５】
請求項４に記載の電力増幅器を備えたことを特徴とする通信端末。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は増幅回路に関する。より詳しくは、入力信号を増幅する増幅素子と、この増幅素子の出力を、抵抗素子と容量素子との直列接続を介して上記増幅素子の入力側へフィードバックする帰還回路とを備えた増幅回路に関する。
【０００２】
また、この発明は、そのような増幅回路を備えた電力増幅器および通信端末に関する。
【０００３】
【従来の技術】
携帯電話に代表される携帯端末に用いられる増幅回路では、通信システムにより増幅の線形性が極めて良好なことが要求される場合がある。このため、従来は、この種の増幅回路として、図７に示すように、増幅素子としてのＨＢＴ（ヘテロ接合バイポーラトランジスタ）３と、抵抗素子６と容量素子７との直列接続を介して入力側へフィードバックする負帰還回路５とを備えたものがしばしば用いられている。ＨＢＴ３のベース端子、コレクタ端子には、それぞれベースバイアス回路８、コレクタバイアス回路９が直接接続されている。ＨＢＴ３は他のデバイスと比べると良好な線形性を示し、また、負帰還回路５はＨＢＴ３の増幅の歪み特性を改善する。なお、４は接地端子、１０は入力整合回路、１１は出力整合回路をそれぞれ示している。
【０００４】
【発明が解決しようとする課題】
しかしながら、増幅素子としてＨＢＴを代表とするバイポーラトランジスタを用いると、自己発熱により熱暴走する場合がある。これはコレクタ電流と温度とが正帰還の関係にあることに起因する。例えば図７において、コレクタ電流が増加すると、バイポーラトランジスタ３の温度が上昇し、バイポーラトランジスタ３のオン電圧が低下する。これが更なるコレクタ電流増加を促し、バイポーラトランジスタ３の温度が更に上昇する。これを繰り返して、最後にはバイポーラトランジスタ３が破壊されるという問題がある。
【０００５】
また、高出力化のために、バイポーラトランジスタを複数並列接続させてマルチユニット構成（いわゆるマルチユニットバイポーラトランジスタ）とした場合は、自己発熱により、或るバイポーラトランジスタに電流が集中してしまう。これが原因でマルチユニットバイポーラトランジスタ全体が均一に動作せず、利得が低下するという問題がある。
【０００６】
そこで、この発明の課題は、バイポーラトランジスタに代表されるような増幅素子の熱暴走を抑制できる増幅回路を提供することにある。
【０００７】
また、この発明の課題は、そのような増幅回路を備えた電力増幅器および通信端末を提供することにある。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、この発明の増幅回路は、入力信号を増幅する増幅素子と、この増幅素子の出力を、抵抗素子と容量素子との直列接続を介して上記増幅素子の入力側へフィードバックさせる帰還回路とを備えた増幅回路において、上記増幅素子の入力端子に印加される入力バイアス電圧が上記帰還回路の上記抵抗素子と容量素子との間の接続部に供給されるようになっていることを特徴とする。
【０００９】
この発明の増幅回路では、上記増幅素子の出力端子の直流電流と温度とが正帰還の関係にある場合、上記帰還回路を構成する抵抗素子が上記増幅素子のためのバラスト抵抗を兼ねる。すなわち、上記増幅素子が自己発熱を起こすと、出力端子の直流電流と共に入力端子の直流電流も増加する。すると、入力端子の直流電流の増加に伴って上記抵抗素子で電圧降下が発生する。この電圧降下のため、上記増幅素子の入力端子に印加される入力バイアス電圧が実効的に減少し、出力端子の直流電流の増加を抑制する。つまり、上記帰還回路の抵抗素子は上記増幅素子の歪み特性を改善する帰還抵抗として働くと共に、上記増幅素子の熱暴走を抑制するためのバラスト抵抗として働く。したがって、上記増幅素子の熱暴走が抑制される。また、本発明によれば、帰還回路を構成する抵抗素子とバイアス回路にて使用される抵抗素子とを共通化できる。したがって、増幅回路を構成する部品数が削減され、増幅回路が小型化される。
【００１０】
上記の出力端子及び入力端子は、バイポーラトランジスタの場合、それぞれコレクタ及びベースであり、電界効果トランジスタの場合、それぞれドレイン及びゲートである。
【００１１】
一実施形態の増幅回路は、上記増幅素子はバイポーラトランジスタからなることを特徴とする。
【００１２】
この一実施形態の増幅回路では、上記増幅素子はバイポーラトランジスタからなる。したがって、上記帰還回路を構成する抵抗素子が上記バイポーラトランジスタのためのバラスト抵抗を兼ねる。すなわち、バイポーラトランジスタが自己発熱を起こすと、コレクタ電流と共にベース電流も増加する。すると、ベース電流により上記抵抗素子で電圧降下が発生する。この電圧降下のため、バイポーラトランジスタのべースに印加されるベースバイアス電圧が実効的に減少し、コレクタ電流の増加を抑制する。つまり、上記帰還回路の抵抗素子はバイポーラトランジスタの歪み特性を改善する帰還抵抗として働くと共に、バイポーラトランジスタの熱暴走を抑制するためのバラスト抵抗として働く。したがって、上記バイポーラトランジスタの熱暴走が抑制される。
【００１３】
一実施形態の増幅回路は、上記増幅素子は、共通入力端子と共通出力端子との間に複数並列接続されたバイポーラトランジスタからなり、上記各バイポーラトランジスタの入力端子と出力端子との間に上記帰還回路がおのおの設けられ、上記各バイポーラトランジスタのための共通入力バイアス電圧が上記各帰還回路の上記抵抗素子と容量素子との間の接続部に供給されることを特徴とする。
【００１４】
この一実施形態の増幅回路では、上記増幅素子は、共通入力端子と共通出力端子との間に複数並列接続されたバイポーラトランジスタ、つまりマルチユニットバイポーラトランジスタからなる。各帰還回路の抵抗素子は対応するバイポーラトランジスタの歪み特性を改善する帰還抵抗として働くと共に、対応するバイポーラトランジスタの熱暴走を抑制するためのバラスト抵抗として働く。したがって、マルチユニットバイポーラトランジスタ全体が均一に動作するようになり、利得が維持される。
【００１５】
また、この発明の電力増幅器は、本発明の増幅回路を備えたことを特徴とする。
【００１６】
この発明の電力増幅器では、増幅回路の増幅素子が安定に動作する。したがって、増幅が低歪みで行われる。
【００１７】
また、この発明の通信端末は、本発明の電力増幅器を備えたことを特徴とする。
【００１８】
この発明の通信端末では、上記増幅回路による増幅が低歪みで行われるので、通信品質の劣化が有効に防止される。
【００１９】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
【００２０】
（第１実施形態）
図１は本発明の第１実施形態の増幅回路を示している。簡単のため、図７（従来技術に関する）中の構成要素と同じ構成要素には同じ符号を付している。
【００２１】
この増幅回路は、増幅素子としてのバイポーラトランジスタ３と、このバイポーラトランジスタ３の出力を、抵抗素子６と容量素子７との直列接続を介して入力側へフィードバックさせる負帰還回路５とを備えている。抵抗素子６は、いわゆる帰還抵抗として働き、１００〔Ω〕〜１００００〔Ω〕程度のものが使用される。容量素子７は、入力側へのＤＣ（直流）成分伝達を阻止するために働き、０．５〔ｐＦ〕以上のものが使用される。
【００２２】
入力バイアス回路としてのベースバイアス回路８が、負帰還回路５の抵抗素子６と容量素子７との間の接続部に接続されている。したがって、このベースバイアス回路８から抵抗素子６を介して、バイポーラトランジスタ３のためのベースバイアス電圧が供給される。また、出力バイアス回路としてのコレクタバイアス回路９が、バイポーラトランジスタ３のコレクタ端子に接続されている。このコレクタバイアス回路９を介して、バイポーラトランジスタ３のためのコレクタバイアス電圧が供給される。
【００２３】
さらに、入力端子１とバイポーラトランジスタ３のベース端子との間に、入力インピーダンス整合のための入力整合回路１０が介挿されている。また、バイポーラトランジスタ３のコレクタ端子と出力端子２との間に、出力インピーダンス整合のための出力整合回路１１が介挿されている。入力整合回路１０には、入力端子１へのＤＣ成分伝達を阻止する容量が含まれ、同様に、出力整合回路１１には出力端子２へのＤＣ成分伝達を阻止する容量が含まれている。なお、４は接地端子である。
【００２４】
入力端子１から入力された信号は入力整合回路１０を経て、バイポーラトランジスタ３に入力される。バイポーラトランジスタ３にて増幅された信号は出力整合回路１１を経て、出力信号として出力端子２へ伝達される。バイポーラトランジスタ３は他のデバイスと比べると良好な線形性を示し、また、負帰還回路５はバイポーラトランジスタ３の増幅の歪み特性を改善する。
【００２５】
バイポーラトランジスタ３が自己発熱を起こすと、コレクタ電流と共にベース電流も増加する。すると、ベース電流により抵抗素子６で電圧降下が発生する。この電圧降下のため、バイポーラトランジスタ３のべースに印加されるベースバイアス電圧が実効的に減少し、コレクタ電流の増加を抑制する。つまり、負帰還回路５の抵抗素子６は帰還抵抗として働くと共に、バイポーラトランジスタ３の熱暴走を抑制するためのバラスト抵抗として働く。したがって、バイポーラトランジスタ３の熱暴走が抑制される。
【００２６】
最適なバラスト抵抗値は、バイポーラトランジスタ３のサイズ、熱抵抗、電流増幅率、バイアス条件によって変わるが、一般的に５０〔Ω〕〜５００〔Ω〕程度の抵抗が用いられる。抵抗素子６は帰還抵抗とバラスト抵抗を兼ねるため、帰還抵抗値として適当な１００〔Ω〕〜１００００〔Ω〕と、バラスト抵抗値として適当な５０〔Ω〕〜５００〔Ω〕の両方の範囲を満たす必要がある。よって、抵抗素子６の抵抗値は１００〔Ω〕〜５００〔Ω〕程度が適している。
【００２７】
また、本発明によれば、負帰還回路５を構成する抵抗素子６とバイアス回路８のための抵抗素子とを共通化できる。したがって、増幅回路を構成する部品数が削減され、増幅回路が小型化される。
【００２８】
（第２実施形態）
図２は本発明の第２実施形態のＧａＡｓ−ＭＭＩＣ（ＧａＡｓモノリシックマイクロ波集積回路）からなる増幅回路を示している。この増幅回路は、図１に示した増幅回路を、１．９５ＧＨｚの高周波信号を増幅するように最適化したものである。簡単のため、図１中の構成要素と同じ構成要素には同じ符号を付すものとし、重複する説明を省略する。
【００２９】
この増幅回路では、線形増幅素子としてのバイポーラトランジスタ３はエミッタ接地されたＨＢＴ（ヘテロ接合バイポーラトランジスタ。以下「バイポーラトランジスタ」という。）からなる。このバイポーラトランジスタ３は、次のような構造をしている。すなわち、エミッタ層はＩｎＧａＰからなり、不純物としてＳｉ（シリコン）が５．０×１０17〔ｃｍ-3〕だけドーピングされている。ベース層はＧａＡｓからなり、不純物としてＣ（炭素）が４．０×１０19〔ｃｍ-3〕だけドーピングされている。コレクタ層はＧａＡｓからなる。エミッタサイズは６．４〔μｍ〕×６０〔μｍ〕に設定されている。
【００３０】
また、負帰還回路５の抵抗素子６の抵抗値は３２０〔Ω〕、容量素子７の容量値は２〔ｐＦ〕に設定されている。
【００３１】
ベースバイアス回路８は、図示しないベースバイアス電源に接続されたベースバイアス端子１４と、高周波信号がベースバイアス電源側に流れるのを阻止するためのチョークインダクタ１２と、ベースバイアス電源の交流的なインピーダンスを下げるためのバイパスコンデンサ１３とを有している。コレクタバイアス回路９は、ベースバイアス回路８と同様に、図示しないコレクタバイアス電源に接続されたコレクタバイアス端子１５と、高周波信号がコレクタバイアス電源側に流れるのを阻止するためのチョークインダクタ１２′と、コレクタバイアス電源の交流的なインピーダンスを下げるためのバイパスコンデンサ１３′とを有している。
【００３２】
図３は、ＧａＡｓ基板２２上にＭＭＩＣとして構成されたこの増幅回路の平面レイアウトを示している。バイポーラトランジスタ３は、細長い矩形パターンのエミッタ電極１６と、このエミッタ電極の両側に配置されたベース電極１７と、このベース電極１７のさらに両側に配置されたコレクタ電極１８と、エミッタ電極１６と接地面２１を接続する引き出し電極１９と、エアブリッジ２０を含んでいる。抵抗素子６は、バイポーラトランジスタ３のベース層と同じ層によって形成される。また、容量素子７は、ＭＩＭ（金属−絶縁体−金属）積層構造によって形成される。バイポーラトランジスタ３のコレクタ端子から出力された高周波信号は、配線９０を通して、一部が出力整合回路１１ヘ伝搬され、一部が帰還回路５へ伝搬される。
【００３３】
この実施形態では、１．９５ＧＨｚの高周波信号を増幅するバイポーラトランジスタ３の熱暴走を良好に抑制することができる。
【００３４】
（第３実施形態）
帰還回路５を構成する抵抗素子６を、シート抵抗値が８０〔Ω〕〜４２０〔Ω〕のＧａＡｓ層を用いて形成しても構わない。このＧａＡｓ層のシート抵抗値は、ＧａＡｓに、不純物としてＣ（炭素）を１．２×１０19〔ｃｍ-3〕〜６．０×１０19〔ｃｍ-3〕程度ドーピングすることによって実現される。シート抵抗値をρ、抵抗の長さをＡ、幅をＢとすると、抵抗値Ｒは次式（１）で表現される。
【００３５】
Ｒ＝（Ａ／Ｂ）×ρ                                      …（１）
本実施形態では、Ａ＝１２〔μｍ〕、Ｂ＝１０〔μｍ〕、ρ＝２６５〔Ω〕に設定する。
【００３６】
この実施形態でも、１．９５ＧＨｚの高周波信号を増幅するバイポーラトランジスタ３の熱暴走を良好に抑制することができる。
【００３７】
（第４実施形態）
図４は本発明の第４実施形態の、いわゆるマルチユニットバイポーラトランジスタを備えた増幅回路を示している。簡単のため、図１中の構成要素と同じ構成要素には同じ符号を付すものとし、重複する説明を省略する。
【００３８】
この増幅回路は、共通入力端子１と共通出力端子２との間、より正確には入力整合回路１０と出力整合回路１１との間に複数並列接続された増幅素子としてのバイポーラトランジスタ３１，３２，３３，…，３ｎ、つまりマルチユニットバイポーラトランジスタを備えている。各バイポーラトランジスタ３１，３２，３３，…，３ｎには、それぞれ負帰還回路５１，５２，５３，…，５ｎが対応して設けられている。負帰還回路５１は、対応するバイポーラトランジスタ３１の出力を、抵抗素子６１と容量素子７１との直列接続を介して入力側へフィードバックさせる。他の負帰還回路５２，５３，…，５ｎも同様に、対応するバイポーラトランジスタ３２，３３，…，３ｎの出力を、それぞれ抵抗素子６２と容量素子７２との直列接続、抵抗素子６３と容量素子７３との直列接続、抵抗素子６４と容量素子７４との直列接続を介して入力側へフィードバックさせる。
【００３９】
共通入力バイアス回路としてのベースバイアス回路８が、抵抗素子６１と容量素子７１との間の接続部、抵抗素子６２と容量素子７２との間の接続部、抵抗素子６３と容量素子７３との間の接続部、抵抗素子６４と容量素子７４との間の接続部にそれぞれ接続されている。したがって、このベースバイアス回路８からそれぞれ抵抗素子６１，６２，６３，…，６ｎを介して、各バイポーラトランジスタ３１，３２，３３，…，３ｎのためのベースバイアス電圧が供給される。また、共通出力バイアス回路としてのコレクタバイアス回路９が、各バイポーラトランジスタ３１，３２，３３，…，３ｎのコレクタ端子に接続されている。このコレクタバイアス回路９を介して、各バイポーラトランジスタ３１，３２，３３，…，３ｎのためのコレクタバイアス電圧が供給される。なお、４１，４２，４３，…，４ｎは接地端子である。
【００４０】
入力端子１から入力された信号は入力整合回路１０を経て、分配されて、各バイポーラトランジスタ３１，３２，３３，…，３ｎに入力される。各バイポーラトランジスタ３１，３２，３３，…，３ｎにて増幅された信号は合成されて、出力整合回路１１を経て、出力信号として出力端子２へ伝達される。各バイポーラトランジスタ３１，３２，３３，…，３ｎは他のデバイスと比べると良好な線形性を示し、また、各負帰還回路５１，５２，５３，…，５ｎは、対応するバイポーラトランジスタ３１，３２，３３，…，３ｎの増幅の歪み特性をそれぞれ改善する。
【００４１】
一般に、マルチユニットバイポーラトランジスタの場合では、自己発熱により電流集中がおこり、トランジスタ全体が均一に動作せず利得が低下するという問題が生じやすい。しかし、本実施形態では、各帰還回路の抵抗素子６１，６２，６３，…，６ｎは、対応するバイポーラトランジスタ３１，３２，３３，…，３ｎの歪み特性を改善する帰還抵抗として働くと共に、対応するバイポーラトランジスタ３１，３２，３３，…，３ｎの熱暴走を抑制するためのバラスト抵抗として働く。したがって、自己発熱による電流集中が抑制されて、マルチユニットバイポーラトランジスタ全体が均一に動作するようになる。この結果、利得を維持できる。
【００４２】
（第５実施形態）
図５は本発明の第５実施形態の送信電力増幅器のブロック構成を示している。
【００４３】
この送信電力増幅器は、入力整合回路２３と、出力整合回路２６と、これらの回路２３，２６の間に、交互に複数縦続接続された増幅回路２４ｎおよび段間整合回路２５ｎを備えている。この実施形態では、各段の増幅回路２４ｎが図１に示した増幅回路からなっている。
【００４４】
入力端子１から入力された信号は入力整合回路２３を経て、初段の増幅回路２４ｎに入力される。初段の増幅回路２４ｎで増幅され出力された信号は、それに続く段間整合回路２５ｎを伝達し、２段目の増幅回路２４ｎに入力される。２段目の増幅回路２４ｎで増幅され出力された信号は、それに続く段間整合回路２５ｎを伝達し、３段目の増幅回路２４ｎに入力される。このようにして順次増幅された信号は出力整合回路２６を経て、出力端子２へ伝達される。
【００４５】
各段の増幅回路２４ｎにおいて、バイポーラトランジスタ３が良好な線形性を示し、また、負帰還回路５はバイポーラトランジスタ３の増幅の歪み特性を改善する。しかも、負帰還回路５の抵抗素子６は帰還抵抗として働くと共に、バイポーラトランジスタ３の熱暴走を抑制するためのバラスト抵抗として働く。したがって、バイポーラトランジスタ３の熱暴走が抑制される。この結果、この送信電力増幅器は、低歪みで、熱的に安定に動作する。
【００４６】
なお、この実施形態では各段の増幅回路２４ｎが図１に示した増幅回路からなるものとしたが、少なくとも１個が図１に示した増幅回路であれば、本発明の作用効果を奏する。
【００４７】
（第６実施形態）
図６は本発明の第６実施形態の携帯通信端末のブロック構成を示している。なお、携帯通信端末は受信部と送信部とを含むが、ここでは送信部のみを示している。
【００４８】
この携帯通信端末の送信部は、信号処理回路１１１、発振器１１３、変調器１１２、ドライバ増幅器１１４、送信電力増幅器１１５を備えている。送信電力増幅器１１５は、図５に示した第５実施形態の送信電力増幅器と同じものである。
【００４９】
送信時には、信号処理回路１１１は送信すべき信号を作成する。発振器１１３は発振を行って搬送波を作成する。変調器１１２は、この搬送波を、信号処理回路１１１が作成した信号によって変調し、変調信号とする。この変調信号をドライバ増幅器１１４が増幅し、さらに送信電力増幅器１１５が増幅する。この送信電力増幅器１１５の出力は、送受切換スイッチ１１６を通して、アンテナ１１７から空間へ放射される。
【００５０】
現行の移動体通信システムで使用されているデジタル変復調方式では、信号の振幅及び位相の両方で情報が搬送されるため、送信電力増幅器１１５は入力信号を線形増幅することが要求される。もし送信電力増幅器１１５の線形性が損なわれると、相互変調歪みにより隣接するチャネルに歪み電力が漏洩し、通信品質が劣化するからである。ここで、上記送信電力増幅器１１５は、第５実施形態で説明したように、低歪みで、熱的に安定に動作する。したがって、この携帯通信端末は入力信号を線形増幅することができ、移動体通信システムの通信品質の劣化を有効に防止できる。
【００５１】
【発明の効果】
以上より明らかなように、この発明の増幅回路によれば、帰還回路の抵抗素子が帰還抵抗として働くと共にバラスト抵抗として働くので、バイポーラトランジスタに代表されるような線形増幅素子の熱暴走を抑制できる。
【００５２】
また、この発明の電力増幅器は、増幅回路の増幅素子が安定に動作するので、増幅を低歪みで行うことができる。
【００５３】
また、この発明の通信端末では、増幅回路による増幅が低歪みで行われるので、通信品質の劣化を有効に防止できる。
【図面の簡単な説明】
【図１】  この発明の第１実施形態の増幅回路のブロック構成を示す図である。
【図２】  この発明の第２実施形態の、ＭＭＩＣとして構成された増幅回路のブロック構成を示す図である。
【図３】  図２の増幅回路の平面レイアウトを示す図である。
【図４】  この発明の第４実施形態の、マルチユニットバイポーラトランジスタを備えた増幅回路ブロック構成を示す図である。
【図５】  図５は本発明の第５実施形態の送信電力増幅器のブロック構成を示す図である。
【図６】  第６実施形態の携帯通信端末のブロック構成を示す図である。
【図７】  従来の増幅回路のブロック構成を示す図である。
【符号の説明】
３，３１，３２，３３，…，３ｎ  バイポーラトランジスタ
５，５１，５２，５３，…，５ｎ  負帰還回路
６，６１，６２，６３，…，６ｎ  抵抗素子
７，７１，７２，７３，…，７ｎ  容量素子
２４ｎ  増幅回路
１１５  送信電力増幅器
【図１】
0003854875.tif 000002
【図２】
0003854875.tif 000003
【図３】
0003854875.tif 000004
【図４】
0003854875.tif 000005
【図５】
0003854875.tif 000006
【図６】
0003854875.tif 000007
【図７】
0003854875.tif 000008