(57)【特許請求の範囲】
【請求項１】
入力信号波形を量子化基準電圧に基づいて量子化し、所定ビットのディジタル信号に変換するアナログ−ディジタル変換器における入力信号波形の上下非対称歪みを補正するアシンメトリ補正回路であって、
上記入力信号波形の正側ピークの包絡線を検出する第１の包絡線検出回路と、
上記入力信号波形の負側ピークの包絡線を検出する第２の包絡線検出回路と、
上記第１の包絡線検出回路による正側ピーク電圧と上記第２の包絡線検出回路による負側ピーク電圧との和電圧を得る加算回路と、
上記加算回路による和電圧に所定のオフセット調整用係数を乗算する乗算回路と、
上記乗算回路の出力信号を受けて、入力信号のアシンメトリによって発生するオフセットに応じて、上記アナログ−ディジタル変換器の量子化基準電圧の中央値を直流的にシフトし、かつ、量子化基準電圧の上限値および下限値をオフセット量に応じた値に制御する量子化基準電圧制御回路と
を有するアシンメトリ補正回路。
【請求項２】
上記アナログ−ディジタル変換器には所定のバイアス電圧が供給され、
上記量子化基準電圧制御回路は、上記アナログ−ディジタル変換器への入力バイアス電圧から上記乗算回路の出力信号を減算して、上記アナログ−ディジタル変換器の量子化基準電圧の中央値であるゼロ基準電圧を入力信号のゼロクロス点に一致するように直流的にシフトさせる第１の調整回路と、
上記乗算回路の出力信号に、入力信号のオフセット量と非対称歪み量との相関に従った係数を乗算した第１の調整量に基づいて上記量子化基準電圧の上限値を調整する第２の調整回路と、
上記乗算回路の出力信号に、入力信号のオフセット量と非対称歪み量との相関に従った係数を乗算した第２の調整量に基づいて上記量子化基準電圧の下限値を調整する第３の調整回路と
を含む請求項１記載のアシンメトリ補正回路。
【請求項３】
上記第２の調整回路と第３の調整回路には、それぞれ独立の係数が与えられる
請求項２記載のアシンメトリ補正回路。
【請求項４】
上記アナログ−ディジタル変換器によるディジタルデータに基づいて少なくとも所望の期待値に対するオフセット誤差を検出し、当該誤差分を相殺するための補正信号を出力するディジタル処理回路と、
上記ディジタル処理回路による補正信号をアナログ信号として上記乗算回路に負帰還する負帰還回路と
をさらに有する請求項１記載のアシンメトリ補正回路。
【請求項５】
上記アナログ−ディジタル変換器によるディジタルデータに基づいて少なくとも所望の期待値に対するオフセット誤差を検出し、当該誤差分を相殺するための補正信号を出力するディジタル処理回路と、
上記ディジタル処理回路による補正信号をアナログ信号として上記乗算回路に負帰還する負帰還回路と
をさらに有する請求項２記載のアシンメトリ補正回路。
【請求項６】
上記入力信号の直流成分を除去し、交流成分を通過させて上記アナログ−ディジタル変換器、第１の包絡線検出回路、および第２の包絡線検出回路に入力させる交流接続手段
をさらに有する請求項１記載のアシンメトリ補正回路。
【請求項７】
入力信号波形を量子化基準電圧に基づいて量子化し、所定ビットのディジタル信号に変換するアナログ−ディジタル変換器における入力信号波形の上下非対称歪みを補正するアシンメトリ補正回路であって、
上記入力信号波形の正側ピークの包絡線を検出する第１の包絡線検出回路と、
上記入力信号波形の負側ピークの包絡線を検出する第２の包絡線検出回路と、
上記第１の包絡線検出回路による正側ピーク電圧と上記第２の包絡線検出回路による負側ピーク電圧との和電圧を得る加算回路と、
上記加算回路による和電圧を平滑化する平滑化回路と、
上記平滑化回路により平滑化された和電圧に所定のオフセット調整用係数を乗算する乗算回路と、
上記乗算回路の出力信号を受けて、入力信号のアシンメトリによって発生するオフセットに応じて、上記アナログ−ディジタル変換器の量子化基準電圧の中央値を直流的にシフトし、かつ、量子化基準電圧の上限値および下限値をオフセット量に応じた値に制御する量子化基準電圧制御回路と
を有するアシンメトリ補正回路。
【請求項８】
上記アナログ−ディジタル変換器には所定のバイアス電圧が供給され、
上記量子化基準電圧制御回路は、上記アナログ−ディジタル変換器への入力バイアス電圧から上記乗算回路の出力信号を減算して、上記アナログ−ディジタル変換器の量子化基準電圧の中央値であるゼロ基準電圧を入力信号のゼロクロス点に一致するように直流的にシフトさせる第１の調整回路と、
上記乗算回路の出力信号に、入力信号のオフセット量と非対称歪み量との相関に従った係数を乗算した第１の調整量に基づいて上記量子化基準電圧の上限値を調整する第２の調整回路と、
上記乗算回路の出力信号に、入力信号のオフセット量と非対称歪み量との相関に従った係数を乗算した第２の調整量に基づいて上記量子化基準電圧の下限値を調整する第３の調整回路と
を含む請求項７記載のアシンメトリ補正回路。
【請求項９】
上記第２の調整回路と第３の調整回路には、それぞれ独立の係数が与えられる
請求項８記載のアシンメトリ補正回路。
【請求項１０】
上記アナログ−ディジタル変換器によるディジタルデータに基づいて少なくとも所望の期待値に対するオフセット誤差を検出し、当該誤差分を相殺するための補正信号を出力するディジタル処理回路と、
上記ディジタル処理回路による補正信号をアナログ信号として上記乗算回路に負帰還する負帰還回路と
をさらに有する請求項７記載のアシンメトリ補正回路。
【請求項１１】
上記アナログ−ディジタル変換器によるディジタルデータに基づいて少なくとも所望の期待値に対するオフセット誤差を検出し、当該誤差分を相殺するための補正信号を出力するディジタル処理回路と、
上記ディジタル処理回路による補正信号をアナログ信号として上記乗算回路に負帰還する負帰還回路と
をさらに有する請求項８記載のアシンメトリ補正回路。
【請求項１２】
上記入力信号の直流成分を除去し、交流成分を通過させて上記アナログ−ディジタル変換器、第１の包絡線検出回路、および第２の包絡線検出回路に入力させる交流接続手段
をさらに有する請求項７記載のアシンメトリ補正回路。
【請求項１３】
光学的に情報が記録された光記録媒体から情報をディジタルデータとして再生する情報再生装置であって、
上記光記録媒体から光学的に記録情報に応じた信号を読み出す光学的読取手段と、
上記光学的読取手段による読取信号波形を少なくとも上限値および下限値が所望の値に設定可能な量子化基準電圧に基づいて量子化し、所定ビットのディジタル信号に変換するアナログ−ディジタル変換器と、
上記読取信号波形の正側ピークの包絡線を検出する第１の包絡線検出回路と、上記読取信号波形の負側ピークの包絡線を検出する第２の包絡線検出回路と、上記第１の包絡線検出回路による正側ピーク電圧と上記第２の包絡線検出回路による負側ピーク電圧との和電圧を得る加算回路と、上記加算回路による和電圧に所定のオフセット調整用係数を乗算する乗算回路と、上記乗算回路の出力信号を受けて、読取信号のアシンメトリによって発生するオフセットに応じて、上記アナログ−ディジタル変換器の量子化基準電圧の中央値を直流的にシフトし、かつ、量子化基準電圧の上限値および下限値をオフセット量に応じた値に制御する量子化基準電圧制御回路とを含み、上記アナログ−ディジタル変換器における読取信号波形の上下非対称歪みを補正するアシンメトリ補正回路と
を有する情報再生装置。
【請求項１４】
上記アナログ−ディジタル変換器には所定のバイアス電圧が供給され、
上記量子化基準電圧制御回路は、上記アナログ−ディジタル変換器への入力バイアス電圧から上記乗算回路の出力信号を減算して、上記アナログ−ディジタル変換器の量子化基準電圧の中央値であるゼロ基準電圧を読取信号のゼロクロス点に一致するように直流的にシフトさせる第１の調整回路と、
上記乗算回路の出力信号に、読取信号のオフセット量と非対称歪み量との相関に従った係数を乗算した第１の調整量に基づいて上記量子化基準電圧の上限値を調整する第２の調整回路と、
上記乗算回路の出力信号に、読取信号のオフセット量と非対称歪み量との相関に従った係数を乗算した第２の調整量に基づいて上記量子化基準電圧の下限値を調整する第３の調整回路と
を含む請求項１３記載の情報再生装置。
【請求項１５】
上記第２の調整回路と第３の調整回路には、それぞれ独立の係数が与えられる
請求項１４記載の情報再生装置。
【請求項１６】
上記アナログ−ディジタル変換器によるディジタルデータに基づいて少なくとも所望の期待値に対するオフセット誤差を検出し、当該誤差分を相殺するための補正信号を出力するディジタル処理回路と、
上記ディジタル処理回路による補正信号をアナログ信号として上記乗算回路に負帰還する負帰還回路と
をさらに有する請求項１３記載の情報再生装置。
【請求項１７】
上記アナログ−ディジタル変換器によるディジタルデータに基づいて少なくとも所望の期待値に対するオフセット誤差を検出し、当該誤差分を相殺するための補正信号を出力するディジタル処理回路と、
上記ディジタル処理回路による補正信号をアナログ信号として上記乗算回路に負帰還する負帰還回路と
をさらに有する請求項１４記載の情報再生装置。
【請求項１８】
上記読取信号の直流成分を除去し、交流成分を通過させて上記アナログ−ディジタル変換器、第１の包絡線検出回路、および第２の包絡線検出回路に入力させる交流接続手段
をさらに有する請求項１３記載の情報再生装置。
【請求項１９】
上記読取信号に対して所定の等化処理を行う等化回路と、
上記等化回路から出力された読取信号の直流成分を除去し、交流成分を通過させて上記アナログ−ディジタル変換器、第１の包絡線検出回路、および第２の包絡線検出回路に入力させる交流接続手段
をさらに有する請求項１３記載の情報再生装置。
【請求項２０】
光学的に情報が記録された光記録媒体から情報をディジタルデータとして再生する情報再生装置であって、
上記光記録媒体から光学的に記録情報に応じた信号を読み出す光学的読取手段と、
上記光学的読取手段による読取信号波形を少なくとも上限値および下限値が所望の値に設定可能な量子化基準電圧に基づいて量子化し、所定ビットのディジタル信号に変換するアナログ−ディジタル変換器と、
上記読取信号波形の正側ピークの包絡線を検出する第１の包絡線検出回路と、上記読取信号波形の負側ピークの包絡線を検出する第２の包絡線検出回路と、上記第１の包絡線検出回路による正側ピーク電圧と上記第２の包絡線検出回路による負側ピーク電圧との和電圧を得る加算回路と、上記加算回路による和電圧を平滑化する平滑化回路と、上記平滑化回路により平滑化された和電圧に所定のオフセット調整用係数を乗算する乗算回路と、上記乗算回路の出力信号を受けて、読取信号のアシンメトリによって発生するオフセットに応じて、上記アナログ−ディジタル変換器の量子化基準電圧の中央値を直流的にシフトし、かつ、量子化基準電圧の上限値および下限値をオフセット量に応じた値に制御する量子化基準電圧制御回路とを含み、上記アナログ−ディジタル変換器における読取信号波形の上下非対称歪みを補正するアシンメトリ補正回路と
を有する情報再生装置。
【請求項２１】
上記アナログ−ディジタル変換器には所定のバイアス電圧が供給され、
上記量子化基準電圧制御回路は、上記アナログ−ディジタル変換器への入力バイアス電圧から上記乗算回路の出力信号を減算して、上記アナログ−ディジタル変換器の量子化基準電圧の中央値であるゼロ基準電圧を読取信号のゼロクロス点に一致するように直流的にシフトさせる第１の調整回路と、
上記乗算回路の出力信号に、読取信号のオフセット量と非対称歪み量との相関に従った係数を乗算した第１の調整量に基づいて上記量子化基準電圧の上限値を調整する第２の調整回路と、
上記乗算回路の出力信号に、読取信号のオフセット量と非対称歪み量との相関に従った係数を乗算した第２の調整量に基づいて上記量子化基準電圧の下限値を調整する第３の調整回路と
を含む請求項２０記載の情報再生装置。
【請求項２２】
上記第２の調整回路と第３の調整回路には、それぞれ独立の係数が与えられる
請求項２１記載の情報再生装置。
【請求項２３】
上記アナログ−ディジタル変換器によるディジタルデータに基づいて少なくとも所望の期待値に対するオフセット誤差を検出し、当該誤差分を相殺するための補正信号を出力するディジタル処理回路と、
上記ディジタル処理回路による補正信号をアナログ信号として上記乗算回路に負帰還する負帰還回路と
をさらに有する請求項２０記載の情報再生装置。
【請求項２４】
上記アナログ−ディジタル変換器によるディジタルデータに基づいて少なくとも所望の期待値に対するオフセット誤差を検出し、当該誤差分を相殺するための補正信号を出力するディジタル処理回路と、
上記ディジタル処理回路による補正信号をアナログ信号として上記乗算回路に負帰還する負帰還回路と
をさらに有する請求項２１記載の情報再生装置。
【請求項２５】
上記読取信号の直流成分を除去し、交流成分を通過させて上記アナログ−ディジタル変換器、第１の包絡線検出回路、および第２の包絡線検出回路に入力させる交流接続手段
をさらに有する請求項２０記載の情報再生装置。
【請求項２６】
上記読取信号に対して所定の等化処理を行う等化回路と、
上記等化回路から出力された読取信号の直流成分を除去し、交流成分を通過させて上記アナログ−ディジタル変換器、第１の包絡線検出回路、および第２の包絡線検出回路に入力させる交流接続手段
をさらに有する請求項２１記載の情報再生装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、たとえば光ディスク装置等のディジタル記録再生装置において読み出し時に発生する読み出し波形の上下非対称歪み（アシンメトリ）を補償するアシンメトリ補正回路およびそれを用いた記録再生装置に関するものである。
【０００２】
【従来の技術】
従来、ハードディスク装置（ＨＤＤ）等においては、磁気抵抗（ＭＲ）型ヘッドに接続されたリードアンプの非線形歪みを補正するため、数々の方法が検討されているが、大別すると以下の第１〜第３のようなものである。
【０００３】
第１は、アナログまたはサンプリングデータからアシンメトリ量を検出し、ＭＲ素子のバイアス電流に帰還することにより読み出し信号の歪みをキャンセルする方法である。
【０００４】
第２は、アナログ信号の２次成分を差し引くことにより補正する方法である。補正量は歪み量を検出し、負帰還ループを構成することにより調整する。
【０００５】
第３は、サンプリングデータの歪みを検出し、ディジタル演算によリキャンセルする方法である。この場合、補正量検出回路と負帰還ループが必要である。
【０００６】
また、光ディスク装置におけるアシンメトリの発生は、たとえば記録時のレーザビームスプリッタの光パワーのバラツキによって、光ディスクの表面に記録される光ピットの長さと幅が基準値よりずれてしまうことに起因する。
また、１枚の光ディスクに異なる複数の記録装置によって信号が記録された場合、各々の記録装置の性能にバラツキに基づいて同じデータに対して光ディスクに記録されたピットの寸法が変化するので、これを連続して再生する場合、再生信号の振幅が変動し、再生信号のアシンメトリが発生する。
【０００７】
このように、光ディスクの場合には、非線形歪みは書き込みパワーの変動により発生することや、メディアが取り替え可能なため、同一ディスク上でも歪み量がセクター（セグメント）によって変動し、これらをＶＦＯ（トレーニングパターン）の期間内で短時間に吸収することが必要となる。
【０００８】
【発明が解決しようとする課題】
ところで、光ディスク装置におけるアシンメトリを補正するために、上述した第１〜第３の方法を採用することは、以下の理由により好ましくない。
【０００９】
すなわち、第１の方法は、ＭＲリードアンプに固有のものであり、光ディスクのように歪みの発生要因が異なる場合には使用することができない。
【００１０】
第２の方法では、信号補正のための回路を通す必要があり、この補正回路により歪み、ノイズが付加されてしまう可能性がある。
２次歪み補正のための方法としては、たとえば特開平９−１３４５０１号公報に、信号の２乗成分をもとの信号から差し引く方法が開示されている。
しかしながら、この方法では、３次歪みが悪化することが知られている。また、回路の動作により出力信号のＤＣ（直流）オフセットが変動してしまうため、高速動作をさせたい場合には後段のＡＣ（交流）結合部でのオフセットの吸収時間が問題となる。
【００１１】
また、第３の方法のように、量子化後のディジタル演算により補償量を帰還するには、長いループディレイが発生するためゲインが制限され、短時間で補償量を制定することができない。
また、ディジタル演算を含む補償方法では、ＰＬＬ（Ｐｈａｓｅ  Ｌｏｃｋｅｄ  Ｌｏｏｐ）が入力信号にロックすることが前提である。したがって、入力信号に大きなアシンメトリあるいはオフセットが存在する場合には、ＰＬＬがロックできず、ループが破綻してしまう可能性がある。
【００１２】
その他の方法として、特開平８−８３４０３号公報に、アナログ−ディジタル変換器（以下、ＡＤＣという）の量子化基準電圧の中央値ＶＲＣを入力信号のアシンメトリに合わせて、量子化基準電圧の上限値ＶＲＴおよび下限値ＶＲＢに対して変化させることにより、上側および下側の量子化分解能を変化させ、入力信号の上下非対称をキャンセルする方法が提案されている。
【００１３】
ところが、ＤＶＲシステムにおいては、上下それぞれ２値（±１および±２の４値）のデータをもっており、かつ±１のレベルはアシンメトリによってほとんど変化せず、±２のレベルのみ大きく影響されるという特徴がある。
したがって、上記方法では、量子化基準電圧の中央値ＶＲＣのみを変化させても効果的にアシンメトリを取り除くことができない。
また、アシンメトリにより信号の最大振幅が大きくなるため、ＡＤＣのダイナミックレンジからはみ出してしまうおそれがある。
【００１４】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、ディジタル記録再生装置の読み出し時の信号処理において、入力信号をディジタル信号に変換するためのＡＤＣの量子化基準レベルを入力波形の上下非対称量（アシンメトリ）に応じて非対称に変化させることができ、量子化と同時にアシンメトリをキャンセルでき、かつＡＤＣのダイナミックレンジを有効活用することが可能なアシンメトリ補正回路およびそれを用いた情報再生装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、本発明は、入力信号波形を量子化基準電圧に基づいて量子化し、所定ビットのディジタル信号に変換するアナログ−ディジタル変換器における入力信号波形の上下非対称歪みを補正するアシンメトリ補正回路であって、上記入力信号波形の正側ピークの包絡線を検出する第１の包絡線検出回路と、上記入力信号波形の負側ピークの包絡線を検出する第２の包絡線検出回路と、上記第１の包絡線検出回路による正側ピーク電圧と上記第２の包絡線検出回路による負側ピーク電圧との和電圧を得る加算回路と、上記加算回路による和電圧に所定のオフセット調整用係数を乗算する乗算回路と、上記乗算回路の出力信号を受けて、入力信号のアシンメトリによって発生するオフセットに応じて、上記アナログ−ディジタル変換器の量子化基準電圧の中央値を直流的にシフトし、かつ、量子化基準電圧の上限値および下限値をオフセット量に応じた値に制御する量子化基準電圧制御回路とを有する。
【００１６】
また、本発明は、入力信号波形を量子化基準電圧に基づいて量子化し、所定ビットのディジタル信号に変換するアナログ−ディジタル変換器における入力信号波形の上下非対称歪みを補正するアシンメトリ補正回路であって、上記入力信号波形の正側ピークの包絡線を検出する第１の包絡線検出回路と、上記入力信号波形の負側ピークの包絡線を検出する第２の包絡線検出回路と、上記第１の包絡線検出回路による正側ピーク電圧と上記第２の包絡線検出回路による負側ピーク電圧との和電圧を得る加算回路と、上記加算回路による和電圧を平滑化する平滑化回路と、上記平滑化回路により平滑化された和電圧に所定のオフセット調整用係数を乗算する乗算回路と、上記乗算回路の出力信号を受けて、入力信号のアシンメトリによって発生するオフセットに応じて、上記アナログ−ディジタル変換器の量子化基準電圧の中央値を直流的にシフトし、かつ、量子化基準電圧の上限値および下限値をオフセット量に応じた値に制御する量子化基準電圧制御回路とを有する。
【００１７】
本発明のアシンメトリ補正回路では、上記アナログ−ディジタル変換器には所定のバイアス電圧が供給され、上記量子化基準電圧制御回路は、上記アナログ−ディジタル変換器への入力バイアス電圧から上記乗算回路の出力信号を減算して、上記アナログ−ディジタル変換器の量子化基準電圧の中央値であるゼロ基準電圧を入力信号のゼロクロス点に一致するように直流的にシフトさせる第１の調整回路と、上記乗算回路の出力信号に、入力信号のオフセット量と非対称歪み量との相関に従った係数を乗算した第１の調整量に基づいて上記量子化基準電圧の上限値を調整する第２の調整回路と、上記乗算回路の出力信号に、入力信号のオフセット量と非対称歪み量との相関に従った係数を乗算した第２の調整量に基づいて上記量子化基準電圧の下限値を調整する第３の調整回路とを含む。
【００１８】
好適には、上記第２の調整回路と第３の調整回路には、それぞれ独立の係数が与えられる。
【００１９】
また、本発明のアシンメトリ補正回路では、上記アナログ−ディジタル変換器によるディジタルデータに基づいて少なくとも所望の期待値に対するオフセット誤差を検出し、当該誤差分を相殺するための補正信号を出力するディジタル処理回路と、上記ディジタル処理回路による補正信号をアナログ信号として上記乗算回路に負帰還する負帰還回路とをさらに有する。
【００２０】
また、本発明のアシンメトリ補正回路では、上記入力信号の直流成分を除去し、交流成分を通過させて上記アナログ−ディジタル変換器、第１の包絡線検出回路、および第２の包絡線検出回路に入力させる交流接続手段をさらに有する。
【００２１】
また、本発明は、光学的に情報が記録された光記録媒体から情報をディジタルデータとして再生する情報再生装置であって、上記光記録媒体から光学的に記録情報に応じた信号を読み出す光学的読取手段と、上記光学的読取手段による読取信号波形を少なくとも上限値および下限値が所望の値に設定可能な量子化基準電圧に基づいて量子化し、所定ビットのディジタル信号に変換するアナログ−ディジタル変換器と、上記読取信号波形の正側ピークの包絡線を検出する第１の包絡線検出回路と、上記読取信号波形の負側ピークの包絡線を検出する第２の包絡線検出回路と、上記第１の包絡線検出回路による正側ピーク電圧と上記第２の包絡線検出回路による負側ピーク電圧との和電圧を得る加算回路と、上記加算回路による和電圧に所定のオフセット調整用係数を乗算する乗算回路と、上記乗算回路の出力信号を受けて、読取信号のアシンメトリによって発生するオフセットに応じて、上記アナログ−ディジタル変換器の量子化基準電圧の中央値を直流的にシフトし、かつ、量子化基準電圧の上限値および下限値をオフセット量に応じた値に制御する量子化基準電圧制御回路とを含み、上記アナログ−ディジタル変換器における読取信号波形の上下非対称歪みを補正するアシンメトリ補正回路とを有する。
【００２２】
また、本発明は、光学的に情報が記録された光記録媒体から情報をディジタルデータとして再生する情報再生装置であって、上記光記録媒体から光学的に記録情報に応じた信号を読み出す光学的読取手段と、上記光学的読取手段による読取信号波形を少なくとも上限値および下限値が所望の値に設定可能な量子化基準電圧に基づいて量子化し、所定ビットのディジタル信号に変換するアナログ−ディジタル変換器と、上記読取信号波形の正側ピークの包絡線を検出する第１の包絡線検出回路と、上記読取信号波形の負側ピークの包絡線を検出する第２の包絡線検出回路と、上記第１の包絡線検出回路による正側ピーク電圧と上記第２の包絡線検出回路による負側ピーク電圧との和電圧を得る加算回路と、上記加算回路による和電圧を平滑化する平滑化回路と、上記平滑化回路により平滑化された和電圧に所定のオフセット調整用係数を乗算する乗算回路と、上記乗算回路の出力信号を受けて、読取信号のアシンメトリによって発生するオフセットに応じて、上記アナログ−ディジタル変換器の量子化基準電圧の中央値を直流的にシフトし、かつ、量子化基準電圧の上限値および下限値をオフセット量に応じた値に制御する量子化基準電圧制御回路とを含み、上記アナログ−ディジタル変換器における読取信号波形の上下非対称歪みを補正するアシンメトリ補正回路とを有する。
【００２３】
また、本発明の情報再生装置では、上記アナログ−ディジタル変換器には所定のバイアス電圧が供給され、上記量子化基準電圧制御回路は、上記アナログ−ディジタル変換器への入力バイアス電圧から上記乗算回路の出力信号を減算して、上記アナログ−ディジタル変換器の量子化基準電圧の中央値であるゼロ基準電圧を読取信号のゼロクロス点に一致するように直流的にシフトさせる第１の調整回路と、上記乗算回路の出力信号に、読取信号のオフセット量と非対称歪み量との相関に従った係数を乗算した第１の調整量に基づいて上記量子化基準電圧の上限値を調整する第２の調整回路と、上記乗算回路の出力信号に、読取信号のオフセット量と非対称歪み量との相関に従った係数を乗算した第２の調整量に基づいて上記量子化基準電圧の下限値を調整する第３の調整回路とを含む。
【００２４】
好適には、上記第２の調整回路と第３の調整回路には、それぞれ独立の係数が与えられる。
【００２５】
また、本発明の情報再生装置では、上記アナログ−ディジタル変換器によるディジタルデータに基づいて少なくとも所望の期待値に対するオフセット誤差を検出し、当該誤差分を相殺するための補正信号を出力するディジタル処理回路と、上記ディジタル処理回路による補正信号をアナログ信号として上記乗算回路に負帰還する負帰還回路とをさらに有する。
【００２６】
また、本発明の情報再生装置では、上記読取信号の直流成分を除去し、交流成分を通過させて上記アナログ−ディジタル変換器、第１の包絡線検出回路、および第２の包絡線検出回路に入力させる交流接続手段をさらに有する。
【００２７】
また、本発明の情報再生装置では、上記読取信号に対して所定の等化処理を行う等化回路と、上記等化回路から出力された読取信号の直流成分を除去し、交流成分を通過させて上記アナログ−ディジタル変換器、第１の包絡線検出回路、および第２の包絡線検出回路に入力させる交流接続手段をさらに有する。
【００２８】
本発明によれば、たとえば光学的読取手段により読み出された読出信号がＡＣ接続手段によりＤＣ成分が除去されて、アシンメトリ補正回路およびＡＤＣに供給される。
アシンメトリ補正回路に供給された読取信号は第１の包絡線検出回路および第２の包絡線検出回路に入力される。
第１の包絡線検出回路では、ＤＣ成分が除去された読取信号波形の正側ピークの包絡線が検出され、加算回路に出力される。
第２の包絡線検出回路では、ＤＣ成分が除去された読取信号波形の負側ピークの包絡線が検出され、加算回路に出力される。
加算回路では、第１の包絡線検出回路による正側ピーク電圧と第２の包絡線検出回路による負側ピーク電圧との和電圧が生成され、平滑化回路に出力される。
そして、平滑化回路において、加算回路による和電圧が平滑化されとして乗算回路に出力される。
【００２９】
ここで、信号の非対称歪みをキャンセルし、かつたとえばＰＬＬ回路をロック可能にするため、まず入力信号（読取信号）の本来のゼロクロス点とＡＤＣのゼロ基準電圧ＶＲＣとを一致させる処理が行われる。
具体的は、平滑化回路の出力信号に対して乗算回路により所望の係数が乗算され、量子化基準電圧制御回路に供給される。
係数が乗算された信号が供給された量子化基準電圧制御回路では、ＡＤＣのバイアス電圧から乗算回路の出力信号が減算され、ＡＤＣのゼロ基準電圧ＶＲＣが調整される。
たとえばゼロ基準電圧ＶＲＣがＡＤＣのバイアス電圧Ｖと一致するように帰還が掛けられるが、第１の調整回路によりオフセットが調整される。
【００３０】
第２の調整回路では、乗算回路の出力信号に、読取信号（入力信号）のオフセット量と非対称歪み量との相関に従った係数ＡＳＹＭＧＴが乗算されて第１の調整量が生成され、この第１の調整量に基づいて量子化基準電圧の上限値ＶＲＴが調整されＡＤＣに供給される。
また、第３の調整回路では、乗算回路の出力信号に、読取信号（入力信号）のオフセット量と非対称歪み量との相関に従った係数ＡＳＹＭＧＢが乗算されて第２の調整量が生成され、この第２の調整量に基づいて量子化基準電圧の下限値ＶＲＢが調整されＡＤＣに供給される。
【００３１】
ＡＤＣにおいては、バイアス電圧を受け、かつアシンメトリ補正回路の量子化基準電圧生成回路により供給される量子化基準電圧に基づいて入力信号が量子化されて、所定ビットのディジタルデータに変換され、データ処理回路に出力される。
データ処理回路１１では、ＡＤＣによるディジタルデータに対して、たとえばイコライザにより所定の等化処理が行され、ビタビデコーダにより復号化処理が行われる。
また、データ処理回路においては、たとえばＰＬＬ回路が位相ロックした後に、ディジタルデータに基づいて所望の期待値に対するオフセット誤差およびアシンメトリ誤差が検出され、当該誤差分を相殺するための補正信号が帰還される。
これにより、入力信号のオフセットおよびアシンメトリが高精度に補正される。
【００３２】
このように、再生装置の読み出し時の信号処理において、入力信号をディジタル信号に変換するため、ＡＤＣを使用するが、このＡＤＣの量子化基準レベルを入力波形の上下非対称量（以下、アシンメトリ）に応じて非対称に変化させることにより、量子化と同時にアシンメトリをキャンセルし、かつＡＤＣのダイナミックレンジを有効活用することを可能にする。
【００３３】
換言すれば、本発明のアシンメトリ補正回路によれば、補正量をアナログ信号処理によりＡＤＣの入力アナログ信号から抽出すること、抽出した制御量をＡＤＣの量子化基準値にフィードフォワードすることを特徴とし、これにより補正回路の高速動作を可能にし、またＰＬＬをロックさせることなくアシンメトリの補正を可能にする。
また、ＡＤＣの量子化基準電圧の上限値ＶＲＴおよび下限値ＶＲＢをサンプリング後の±１のデータ基準値（たとえばＤＶＲシステムにおいては６ビットＡＤＣの±８ＬＳＢ）に対して各々独立に制御することにより、ＤＶＲシステムにおけるアシンメトリを効果的に取り除くことができる。
【００３４】
【発明の実施の形態】
図１は、本発明に係るアシンメトリ補正回路を採用した記録再生装置としての光ディスク装置の一実施形態を示すブロック図である。
【００３５】
本光ディスク装置は、図１に示すように、光学的読取手段としての光ピックアップ１、ＲＦアンプ２、自動利得制御回路（ＡＧＣ）３、イコライザ４、ＡＣ（交流）接続手段としてのキャパシタ５、アシンメトリ補正回路６、ＡＤＣ（アナログ−ディジタル変換器）７、負帰還回路としてのディジタル−アナログ変換器（以下、ＤＡＣという）８、レジスタ９、ＡＤＣのバイアス電圧源１０、データ処理回路１１、およびＰＬＬ回路１２を主構成要素として有している。
また、ＤＫは光記録媒体である光ディスクを示している。
なお、これらの構成要素のうち、たとえばＡＧＣ３、イコライザ（等化回路：）４、キャパシタ５、アシンメトリ補正回路６、ＡＤＣ７、ＤＡＣ８、レジスタ９、およびバイアス電圧源１０が一つのチップＩＣに集積化されている。
【００３６】
光ピックアップ１は、レーザ光を光ディスクＤＫの所望の位置に照射して記録情報を読み出して電気信号に変換し、この読出信号Ｓ１をＲＦアンプ２に出力する。
【００３７】
ＲＦアンプ２は、光ピックアップ１による読取信号Ｓ１に対して増幅等の処理を施して読取信号Ｓ２としてＡＣ結合用のキャパシタＣ１を介してＡＧＣ３に出力する。
【００３８】
ＡＧＣ３は、キャパシタＣ１でＤＣ成分が除去されＡＣ結合された読取信号Ｓ２を振幅を、たとえばレジスタ９の格納情報に基づいて調整し、読取信号Ｓ３としてイコライザ４に出力する。
【００３９】
イコライザ４は、読取信号Ｓ３に対して所定の等化処理を行い、かつ、高域ノイズを除去し、読取信号Ｓ４として出力する。
【００４０】
キャパシタ５は、イコライザ４による読取信号Ｓ４のＤＣ成分を除去し、ＡＣ成分を読取信号Ｓ５としてアシンメトリ補正回路６およびＡＤＣ７に供給する。
【００４１】
アシンメトリ補正回路６は、読取信号Ｓ５およびバイアス電圧源１０によるバイアス電圧Ｖ１０を受けて、読取信号Ｓ５のアシンメトリによって発生するオフセットに応じて、ＡＤＣ６の量子化基準電圧の中央値ＶＲＣをＤＣ的にシフトすると共に、この量子化基準電圧の上限値ＶＲＴおよび下限値ＶＲＣを検出したオフセット量に応じて制御することにより、入力信号のアシンメトリを量子化時に補正（補償）する。
換言すれば、アシンメトリ補正回路６は、ＡＤＣ７における入力信号波形の上下非対称歪みを量子化時に補正する。
【００４２】
図２は、本発明に係るアシンメトリ補正回路６の具体的な構成例を示す回路図である。
なお、この回路では、読取信号は差動信号であるものとして説明する。
また、ここでは、ＤＶＲシステムを想定している。このＤＶＲシステムにおいては、ＡＤＣ７の量子化基準電圧の中央値ＶＲＣに対して上下それぞれ２値（±１および±２の４値）のデータをもっており、かつ±１のレベルはアシンメトリによってほとんど変化せず、±２のレベルのみ大きく影響される。
【００４３】
図２に示すように、アシンメトリ補正回路６は、第１の包絡線検出回路６１、第２の包絡線検出回路６２、加算回路６３、平滑化回路６４、乗算回路６５、および量子化基準電圧制御回路６６により構成されている。
【００４４】
第１の包絡線検出回路６１は、バイアス電圧源１０によるバイアス電圧を抵抗素子Ｒ１０を介して受けて、キャパシタ５ａによりＤＣ成分が除去された読取信号波形（入力信号波形）の正側ピークの包絡線を検出し、信号Ｓ６１として加算回路６３に出力する。
【００４５】
第２の包絡線検出回路６２は、バイアス電圧源１０によるバイアス電圧を抵抗素子Ｒ１１を介して受けて、キャパシタ５ｂによりＤＣ成分が除去された読取信号波形（入力信号波形）の負側ピークの包絡線を検出し、信号Ｓ６２として加算回路６３に出力する。
【００４６】
加算回路６３は、第１の包絡線検出回路６１による正側ピーク電圧と第２の包絡線検出回路６２による負側ピーク電圧との和電圧（実際には、図２に示すように、検出されたピーク電圧の差）を得、信号Ｓ６３として平滑化回路６４に出力する。
【００４７】
平滑化回路６４は、加算回路６３による和電圧Ｓ６３を平滑化し、平滑化した和電圧を信号Ｓ６４として乗算回路６５に出力する。
平滑化回路６４は、たとえば図２に示すように、抵抗素子Ｒ６４とキャパシタＣ６４によるローパスフィルタＬＰＦにより構成され、和電圧に重畳されている高周波成分を除去することにより和電圧を平滑化する。
なお、ＬＰＦの定数は、アシンメトリ補正回路を所望のスピードで動作させ得る値に設定される。
【００４８】
乗算回路６５は、平滑化回路６４により平滑化された和電圧に所定のオフセット調整用係数ＯＦＳＴＧＡＩＮを乗算し、差動信号Ｓ６５ａおよびＳ６５ｂとして量子化基準電圧制御回路６６に出力する。
乗算回路６５は、たとえば図２に示すように、ｇｍアンプ６５１と、ｇｍアンプ６５１の第１出力と電源電圧ＶDDの供給ラインとの間に接続された抵抗素子Ｒ６５１と、ｇｍアンプ６５１の第２出力と電源電圧ＶDDの供給ラインとの間に接続された抵抗素子Ｒ６５２とにより構成される。ｇｍアンプ６５１は、たとえばレジスタ９により供給されるオフセット調整用係数ＯＦＳＴＧＡＩＮを受けてその相互コンダクタンスｇｍが調整され、調整値に応じた相互コンダクタンスｇｍに基づく差動信号Ｓ６５ａ，Ｓ６５ｂを出力する。
オフセット調整用係数ＯＦＳＴＧＡＩＮは、正負のピーク値の差電圧とオフセット量の関係から最適な値に設定されるが、本実施形態の場合、たとえば通常０．２〜０．３程度に設定される。
この係数ＯＦＳＴＧＡＩＮは、シリアルコントロールレジスタあるいは外部端子電圧等により制御可能であり、任意の値に設定できる。
【００４９】
また、乗算回路６５の出力差動信号Ｓ６５ａ，Ｓ６５ｂは、後述するように、負帰還（フィードバック）ｇｍＤＡＣ８により帰還されるアナログ補正信号により、所望の期待値に対する誤差分を相殺するように補正される。
【００５０】
量子化基準電圧制御回路６６は、バイアス電圧源１０によるバイアス電圧Ｖ１０、および乗算回路６５の出力差動信号Ｓ６５ａ，Ｓ６５ｂを受けて、読取信号（入力信号）のアシンメトリによって発生するオフセットに応じて、ＡＤＣ７の量子化基準電圧の中央値ＶＲＣを直流的にシフトし、かつ、量子化基準電圧の上限値ＶＲＴおよび下限値ＶＲＢをオフセット量に応じた値に制御する。
【００５１】
量子化基準電圧制御回路６６は、たとえば図２に示すように、第１の調整回路６６１と、第２の調整回路６６２と、第３の調整回路６６３と、量子化基準電圧生成回路６６４と、ボルテージフォロワ６６５、６６６、および６６７により構成されている。
【００５２】
第１の調整回路６６１は、ＡＤＣ７への入力バイアス電圧Ｖ１０から乗算回路６５の出力差動信号Ｓ６５ａ，Ｓ６５ｂを減算して、ＡＤＣ７の量子化基準電圧の中央値ＶＲＣであるゼロ基準電圧を読取信号（入力信号）のゼロクロス点に一致するように直流的にシフトさせ、かつ、その結果に基づいた量子化基準電圧の上限値電圧を生成する。
【００５３】
具体的には、第１の調整回路６６１は、たとえば図２に示すように、差動入力に乗算回路６５の出力差動信号Ｓ６５ａ，Ｓ６５ｂが供給され、所定の相互コンダクタンスｇｍに基づき増幅するｇｍアンプ６６１１と、非反転入力端子（＋）のｇｍアンプ６６１１の第１出力が供給されるとともに、抵抗素子Ｒ６６１１を介してバイアス電圧源１０によるバイアス電圧Ｖ１０が供給され、反転入力端子（−）にｇｍアンプ６６１１の第１出力が供給され、かつ、出力が抵抗素子Ｒ６６１２を介して帰還された演算増幅器６６１２と、非反転入力端子（＋）に演算増幅器６６１２の出力信号が供給され、反転入力端子（−）に量子化基準電圧生成回路６６４で生成される量子化基準電圧の中央値が帰還されて量子化基準電圧の上限値電圧を生成する演算増幅器６６１３により構成されている。
【００５４】
第２の調整回路６６２は、乗算回路６５の出力差動信号Ｓ６５ａ，Ｓ６５ｂに、読取信号（入力信号）のオフセット量と非対称歪み量との相関に従った係数ＡＳＹＭＧＴを乗算した第１の調整量に基づいて量子化基準電圧の上限値ＶＲＴを調整し、ＡＤＣ７に供給する。
【００５５】
具体的には、第２の調整回路６６２は、たとえば図２に示すように、差動入力に乗算回路６５の出力差動信号Ｓ６５ａ，Ｓ６５ｂが供給され、所定の相互コンダクタンスｇｍが供給される係数ＡＳＹＭＧＴにより調整され、調整後の相互コンダクタンスｇｍに基づき増幅し、差動の第１の調整量信号を出力するｇｍアンプ６６２１と、非反転入力端子（＋）のｇｍアンプ６６２１の第１出力が供給されるとともに、抵抗素子Ｒ６６２１を介して演算増幅器６６１３の出力である量子化基準電圧の上限値電圧が供給され、反転入力端子（−）に出力が抵抗素子Ｒ６６１２を介して帰還され、演算増幅器６６１３の出力である量子化基準電圧の上限値電圧に第１の調整量信号を加算し、オフセット量に応じて調整した量子化基準電圧の上限値ＶＲＴをＡＤＣ７に供給する演算増幅器６６２２とにより構成されている。
【００５６】
第３の調整回路６６３は、乗算回路６５の出力差動信号Ｓ６５ａ，Ｓ６５ｂに、読取信号（入力信号）のオフセット量と非対称歪み量との相関に従った係数ＡＳＹＭＧＢを乗算した第２の調整量に基づいて量子化基準電圧の下限値ＶＲＢを調整し、ＡＤＣ７に供給する。
【００５７】
具体的には、第３の調整回路６６３は、たとえば図２に示すように、差動入力に乗算回路６５の出力差動信号Ｓ６５ａ，Ｓ６５ｂが供給され、所定の相互コンダクタンスｇｍが供給される係数ＡＳＹＭＧＢにより調整され、調整後の相互コンダクタンスｇｍに基づき増幅し、差動の第２の調整量信号を出力するｇｍアンプ６６３１と、非反転入力端子（＋）にｇｍアンプ６６３１の第１出力が供給されるとともに、ボルテージフォロワ６６５、抵抗素子Ｒ６６３１を介して量子化基準電圧生成回路６６４により生成される量子化基準電圧の下限値電圧が供給され、反転入力端子（−）に出力が抵抗素子Ｒ６６３２を介して帰還され、量子化基準電圧の下限値電圧に第２の調整量信号を加算し、オフセット量に応じて調整した量子化基準電圧の下限値ＶＲＢをＡＤＣ７に供給する演算増幅器６６３２とにより構成されている。
【００５８】
上述したように、本実施形態においては、第２の調整回路６６２と第３の調整回路６６３には、それぞれ独立の係数ＡＳＹＭＧＴとＡＳＹＭＭＧが与えられるが、これらの係数ＡＳＹＭＧＴとＡＳＹＭＭＧは、シリアルコントロールレジスタあるいは外部端子電圧等により制御可能であり、任意の値に設定できる。
【００５９】
量子化基準電圧生成回路６６４は、第１の調整回路６６１の演算増幅器６６１３の出力ラインと基準電位（接地電位）ＧＮＤとの間に直列に接続された抵抗素子Ｒ６６４１，Ｒ６６４２，Ｒ６６４３，Ｒ６６４４、および電流源Ｉ６６４により構成されている。
抵抗素子Ｒ６６４１とＲ６６４４の抵抗値は、抵抗素子Ｒ６６４２，Ｒ６６４３の抵抗値の３倍の値に設定されている。
そして、量子化基準電圧生成回路６６４は、抵抗素子Ｒ６６４１と抵抗素子Ｒ６６４２との接続点にゼロ基準電圧に対して＋１相当の基準レベルである中間電圧を発生し、ボルテージフォロワ６６６に供給する。ボルテージフォロワ６６６は、中間電圧が＋１相当の基準電圧ＶＲＴＭとしてＡＤＣ７に供給する。
また、量子化基準電圧生成回路６６４は、抵抗素子Ｒ６６４３と抵抗素子Ｒ６６４４との接続点にゼロ基準電圧に対して−１相当の基準レベルである中間電圧を発生し、ボルテージフォロワ６６７に供給する。ボルテージフォロワ６６７は、この中間電圧を−１相当の基準電圧ＶＲＢＭとしてＡＤＣ７に供給する。
また、量子化基準電圧生成回路６６４は、抵抗素子Ｒ６６４４と電流源Ｉ６６４との接続点に量子化基準電圧の下限値電圧を発生し、ボルテージフォロワ６６５に供給する。
また、量子化基準電圧生成回路６６４は、抵抗素子Ｒ６６４２と抵抗素子Ｒ６６４３との接続点に量子化基準電圧の中央値電圧を発生し、第１の調整回路６６１の演算増幅器６６１３に供給する。
【００６０】
ＡＤＣ７は、バイアス電圧Ｖ１０を抵抗素子Ｒ１０を介して受け、かつアシンメトリ補正回路の量子化基準電圧生成回路６６により供給される量子化基準電圧に基づいて入力信号を量子化し、所定ビット（たとえば６ビット）のディジタルデータに変換し、データ処理回路１１に出力する。
【００６１】
データ処理回路１１は、ＡＤＣ７によるディジタルデータに対して、たとえばイコライザにより所定の等化処理を行って、ビタビデコーダにより復号化処理を行う。
また、データ処理回路１１は、ＰＬＬ回路１２が位相ロックした後に、ディジタルデータに基づいて少なくとも所望の期待値に対するオフセット誤差を検出し、当該誤差分を相殺するための補正信号をＤＡＣ８に出力する。
【００６２】
ＰＬＬ回路１２は、データ処理回路１１のイコライザの出力データに同期したクロックＣＬＫを位相同期ループにより生成し、ＡＤＣ７のサンプリングクロックやデータ処理回路１１のイコライザのタイミングクロックとして供給する。
【００６３】
次に、上記構成による動作を説明する。
【００６４】
まず、光ピックアップ１によりレーザ光が光ディスクＤＫの所望の位置に照射されて記録情報が読み出される。この読み出された光信号が電気信号に変換され、読出信号Ｓ１としてＲＦアンプ２に出力される。
ＲＦアンプ２では、光ピックアップ１による読取信号Ｓ１に対して増幅等の処理が施され、増幅作用を受けた読取信号Ｓ２がＡＣ結合用のキャパシタＣ１を介してＡＧＣ３に入力される。
【００６５】
ＡＧＣ３では、キャパシタＣ１でＤＣ成分が除去されＡＣ結合された読取信号Ｓ２の振幅が調整され、調整後の信号が読取信号Ｓ３としてイコライザ４に出力される。
イコライザ４においては、読取信号Ｓ３に対して所定の等化処理が行われ、かつ、高域ノイズが除去されて、読取信号Ｓ４として出力される。
イコライザ４から出力された読取信号Ｓ４は、キャパシタ５ａ，５ｂによりＤＣ成分が除去され、ＡＣ成分が読取信号Ｓ５ａ，５ｂとしてアシンメトリ補正回路６およびＡＤＣ７に供給される。
【００６６】
アシンメトリ補正回路に供給された読取信号Ｓ５ａは第１の包絡線検出回路６１に入力され、読取信号Ｓ５ｂは第２の包絡線検出回路６２に入力される。
第１の包絡線検出回路６１では、バイアス電圧源１０によるバイアス電圧が抵抗素子Ｒ１０を介して供給され、キャパシタ５ａによりＤＣ成分が除去された読取信号波形の正側ピークの包絡線が検出され、信号Ｓ６１として加算回路６３に出力される。
第２の包絡線検出回路６２では、バイアス電圧源１０によるバイアス電圧を抵抗素子Ｒ１１を介して供給され、キャパシタ５ｂによりＤＣ成分が除去された読取信号波形の負側ピークの包絡線が検出され、信号Ｓ６２として加算回路６３に出力される。
【００６７】
加算回路６３では、第１の包絡線検出回路６１による正側ピーク電圧と第２の包絡線検出回路６２による負側ピーク電圧との和電圧が生成され、信号Ｓ６３として平滑化回路６４に出力される。
そして、平滑化回路６４において、加算回路６３による和電圧が平滑化され、信号Ｓ６４として乗算回路６５に出力される。
【００６８】
ここで、信号の非対称歪みをキャンセルし、かつＰＬＬ回路１２をロック可能にするため、まず入力信号（読取信号）の本来のゼロクロス点とＡＤＣ７のゼロ基準電圧ＶＲＣとを一致させる処理が行われる。
具体的は、平滑化回路６５の出力信号Ｓ５４に対して乗算回路６５により所望の係数ＯＦＳＴＧＡＩＮが乗算され、その差動信号Ｓ６５ａ、Ｓ６５ｂが量子化基準電圧制御回路６６に供給される。
【００６９】
係数ＯＦＳＴＧＡＩＮが乗算された差動信号Ｓ６５ａ、Ｓ６５ｂが供給された量子化基準電圧制御回路６６では、ＡＤＣ７のバイアス電圧Ｖ１０から乗算回路６５の出力信号が減算され、ＡＤＣ７のゼロ基準電圧ＶＲＣが調整される。
図２の構成では、ゼロ基準電圧ＶＲＣがばＡＤＣ７のバイアス電圧Ｖ１０と一致するように第１の調整回路６６１の演算増幅器６６１３で帰還が掛けられているが、ｇｍアンプ６６１１および演算増幅器６６１２による加算回路によりオフセットが調整される。
第１の調整回路６６１では、演算増幅器６６１３により量子化基準電圧の上限値電圧が生成され、第２の調整回路６６２および量子化基準電圧生成回路６６４に供給される。
【００７０】
量子化基準電圧生成回路６６４では、抵抗素子Ｒ６６４１と抵抗素子Ｒ６６４２との接続点にゼロ基準電圧に対して＋１相当の基準レベルである中間電圧が発生され、この電圧がボルテージフォロワ６６６を介してＶＲＣシステムの＋１相当の基準電圧ＶＲＴＭとしてＡＤＣ７に供給される。
また、量子化基準電圧生成回路６６４では、抵抗素子Ｒ６６４３と抵抗素子Ｒ６６４４との接続点にゼロ基準電圧に対して−１相当の基準レベルである中間電圧が発生され、ボルテージフォロワ６６７を介して−１相当の基準電圧ＶＲＢＭとしてＡＤＣ７に供給される。
ＤＶＲシステムでは、読出信号の等化およびサンプリング後に±１、±２の４ちの信号レベルを持つが、オフセット補正後の信号は、±１のレベルではほとんどアシンメトリの影響はない。
したがって、基準電圧ＶＲＴＭとＶＲＴＢは、ゼロ基準電圧に対して固定である。
【００７１】
また、量子化基準電圧生成回路６６４は、抵抗素子Ｒ６６４４と電流源Ｉ６６４との接続点に量子化基準電圧の下限値電圧が発生され、ボルテージフォロワ６６５を介して第３の調整回路６６３に供給される。
さらに、量子化基準電圧生成回路６６４は、抵抗素子Ｒ６６４２と抵抗素子Ｒ６６４３との接続点に量子化基準電圧の中央値電圧が発生され、第１の調整回路６６１の演算増幅器６６１３に供給される。
【００７２】
第２の調整回路６６２では、乗算回路６５の出力差動信号Ｓ６５ａ，Ｓ６５ｂに、読取信号（入力信号）のオフセット量と非対称歪み量との相関に従った係数ＡＳＹＭＧＴが乗算されて第１の調整量が生成され、この第１の調整量に基づいて量子化基準電圧の上限値ＶＲＴが調整されＡＤＣ７に供給される。
また、第３の調整回路６６３は、乗算回路６５の出力差動信号Ｓ６５ａ，Ｓ６５ｂに、読取信号（入力信号）のオフセット量と非対称歪み量との相関に従った係数ＡＳＹＭＧＢが乗算されて第２の調整量が生成され、この第２の調整量に基づいて量子化基準電圧の下限値ＶＲＢが調整されＡＤＣ７に供給される。
【００７３】
ＡＤＣ７においては、バイアス電圧Ｖ１０を抵抗素子Ｒ１０を介して受け、かつアシンメトリ補正回路の量子化基準電圧生成回路６６により供給される量子化基準電圧に基づいて入力信号が量子化されて、所定ビット（たとえば６ビット）のディジタルデータに変換され、データ処理回路１１に出力される。
【００７４】
データ処理回路１１では、ＡＤＣ７によるディジタルデータに対して、たとえばイコライザにより所定の等化処理が行され、ビタビデコーダにより復号化処理が行われる。
また、データ処理回路１１においては、ＰＬＬ回路１２が位相ロックした後に、ディジタルデータに基づいて少なくとも所望の期待値に対するオフセット誤差およびアシンメトリ誤差が検出され、当該誤差分を相殺するための補正信号がＤＡＣ８に出力される。
【００７５】
これにより、乗算回路６５において、誤差分を相殺する処理が行われ、この差動信号が量子化基準電圧生成回路６６に供給される。
これにより、入力信号のオフセットおよびアシンメトリが高精度に補正される。
【００７６】
図３は、本発明に係る図２のアシンメトリ補正回路の主要な観測点の動作波形を示す図である。
図３からわかるように、読取信号Ｓ５ａ，Ｓ５ｂにより検出したオフセット量により、量子化基準電圧の上限値ＶＲＴ、正側の中間値ＶＲＴＭ、負側の中間値ＶＲＢＭ、および下限値ＶＲＢが良好に補正されている。
【００７７】
以上説明したように、本実施形態によれば、入力信号波形の正側ピークの包絡線を検出する第１の包絡線検出回路６１と、入力信号波形の負側ピークの包絡線を検出する第２の包絡線検出回路６２と、第１の包絡線検出回路６１による正側ピーク電圧と第２の包絡線検出回路６２による負側ピーク電圧との和電圧を得る加算回路６３と、加算回路６３による和電圧を平滑化する平滑化回路６４と、平滑化回路６４により平滑化された和電圧に所定のオフセット調整用係数を乗算する乗算回路６５と、乗算回路６５の出力信号を受けて、入力信号のアシンメトリによって発生するオフセットに応じて、ＡＤＣ７の量子化基準電圧の中央値を直流的にシフトし、かつ、量子化基準電圧の上限値および下限値をオフセット量に応じた値に制御する量子化基準電圧制御回路６６とを有するアシンメトリ補正回路を設けたので、ディジタル記録再生装置の読み出し時の信号処理において、入力信号をディジタル信号に変換するためのＡＤＣの量子化基準レベルを入力波形のアシンメトリに応じて非対称に変化させることができ、量子化と同時にアシンメトリをキャンセルでき、かつＡＤＣのダイナミックレンジを有効活用することが可能となる利点がある。
【００７８】
また、制御点を２点にできるので回路規模的にも小さくすることができる。
また、ＤＶＲシステムにおいては、フォーマット上データの先頭部分には２Ｔ３Ｔ５Ｔのランレングスを含む周期パターンを書き込んでおき、この周期パターンにおいてアシンメトリ量を検出することができる。
初期のトレーニング期間において、フイードフォワード動作により量子化データのアシンメトリおよぴオフセットはほぼキャンセルすることができるため、ＰＬＬ動作において良好な引き込みが可能となる。
そして、ＰＬＬが位相ロックした後には、後段のディジタル信号処理により高精度な誤差検出を行い、フイードバック用のｇｍＤＡＣおよび抵抗により負帰還を行うことにより、オフセットおよびアシンメトリをさら高精度に補正可能である。
また、ＡＤＣ基準電圧の駆動点は本実施形態のの場合４点であるが、さらに駆動点を増やすことにより、ＡＤＣの入出力特性を任意に設定することも可能である。
【００７９】
【発明の効果】
以上説明したように、本発明によれば、アシンメトリ補正が基本的にフイードフォワードによる補正を行うため、高速動作が可能であり、またディジタル信号処理を必要としないため、ＰＬＬが位相ロックする必要がなく、ＰＬＬ動作の影響を受けることがない。
また、ＡＤＣの基準電圧の上限値ＶＲＴおよび下限値を変化させることにより、ダイナミックレンジを有効活用できるため、ビット数を節約できること、ＡＤＣにて量子化時にアシンメトリを補正することにより、後段のディジタル信号処理に負荷をかける必要がないことにより、回路規模および消費電力を節約できる。
また、ＤＶＲシステムで発生する±１のレベルはほとんど変動せず、±２のレベルのみ上下非対称になる、というようなアシンメトリに対しても効果的に補正を行うことができる。
【図面の簡単な説明】
【図１】本発明に係るアシンメトリ補正回路を採用した記録再生装置としての光ディスク装置の一実施形態を示すブロック図である。
【図２】本発明に係るアシンメトリ補正回路の具体的な構成例を示す回路図である。
【図３】本発明に係る図２のアシンメトリ補正回路の主要な観測点の動作波形を示す図である。
【符号の説明】
1 …光ピックアップ、２…ＲＦアンプ、３…自動利得制御回路（ＡＧＣ）、４…イコライザ、５…キャパシタ（交流接続手段）、６…アシンメトリ回路、６１…第１の包絡線検出回路、６２…第２の包絡線検出回路、６３…加算回路、６４…平滑化回路、６５…乗算回路、６６…量子化基準電圧制御回路、７…アナログ−ディジタル変換器（ＡＤＣ）、８…ディジタル−アナログ変換器（ＤＡＣ）、９…レジスタ、１０…バイアス電圧源、１１…データ処理回路、１２…ＰＬＬ回路、ＤＫ…光ディスク。
【図１】
0003750555.tif 000002
【図２】
0003750555.tif 000003
【図３】
0003750555.tif 000004