(57)【特許請求の範囲】
【請求項１】
二酸化シリコンからなるフィールド絶縁膜が形成されたシリコン半導体基板上に二酸化シリコンからなるゲート絶縁膜を介してゲート電極を形成する工程と、
次いで、二酸化シリコンとはエッチング液又はエッチング・ガスを異にする材料であって窒素を含む材料でゲート電極の側壁を覆う第一のサイド・ウォールを形成する工程と、  次いで、チャネル領域側のエッジを第一のサイド・ウォールに依ってセルフ・アライメントさせて高不純物濃度ソース領域及び高不純物濃度ドレイン領域を形成する為の不純物を導入する工程と、
次いで、第一のサイド・ウォールを除去してから前記導入した不純物を活性化する熱処理を行って高不純物濃度ソース領域及び高不純物濃度ドレイン領域を形成する工程と、
次いで、第一のサイド・ウォールを除去した状態で低不純物濃度ソース領域及び低不純物濃度ドレイン領域を形成する為の不純物を導入する工程と、
次いで、全面に絶縁膜を形成してから前記導入した不純物を活性化する熱処理を行って低不純物濃度ソース領域及び低不純物濃度ドレイン領域を形成する工程と、
次いで、前記全面に形成した絶縁膜をエッチングしてゲート電極の側壁、低不純物濃度ソース領域及び高不純物濃度ソース領域のチャネル領域側エッジ表面、低不純物濃度ドレイン領域及び高不純物濃度ドレイン領域のチャネル領域側エッジ表面を覆う第二のサイドウォールを形成する工程と、
次いで、表出されているゲート電極頂面、ソース領域表面、ドレイン領域表面にシリサイドからなるゲート電極コンタクト領域、ソース電極コンタクト領域、ドレイン電極コンタクト領域を形成する工程と
が含まれてなることを特徴とするＭＩＳ電界効果半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、ＬＤＤ（ｌｉｇｈｔｌｙ  ｄｏｐｅｄ  ｄｒａｉｎ）構造をもつＭＩＳ電界効果半導体装置を製造する方法の改良に関する。
【０００２】
ＬＤＤ構造をもつＭＩＳ電界効果半導体装置は、ゲート長を短くした場合、サブ・スレッショルド特性の劣化、しきい値電圧がチャネル長及びドレイン電圧に依存すること、パンチ・スルーに依る電流飽和特性の喪失など、所謂、短チャネル効果が発生し難いので、現在、メモリなど微細化及び高密度化を必要とする集積回路装置に多用されているところであるが、そのＬＤＤ構造については、未だ改良しなければならない点がある。
【０００３】
【従来の技術】
通常、ＭＩＳ電界効果半導体装置に於けるＬＤＤ構造は、少なくともドレイン領域がゲート電極直下のチャネル領域方向に若干張り出すように形成されたシャロウ（ｓｈａｌｌｏｗ）な低不純物濃度領域及びその低不純物濃度領域に比較して前記チャネルから若干離隔するように形成された高不純物濃度領域からなっていることは良く知られている。尚、使用上及び製造上の都合から、ソース領域もドレイン領域と同じ構造にすることが多い。
【０００４】
このような、ＬＤＤ構造をもつＭＩＳ電界効果半導体装置を製造するには、先ず、低不純物濃度領域を形成してから、次いで、高不純物濃度領域を形成することが普通である。
【０００５】
これは、半導体基板上に突出してメサ状をなすゲート電極などをマスクにして低不純物濃度領域を形成した後、そのゲート電極などの側壁に絶縁膜からなるサイド・ウォールを形成してから高不純物濃度領域を形成することで、その高不純物濃度領域をチャネル領域から容易に引き離すことができ、また、そのサイド・ウォールを残して電極分離にも利用できるからである。
【０００６】
【発明が解決しようとする課題】
現今に於ける微細化なＭＩＳ電界効果半導体装置のドレイン領域及びソース領域は、イオン注入法を適用して形成することが不可欠であり、また、イオン注入された不純物は活性化の為に熱処理されなければならない。
【０００７】
前記したように、従来の技術に依るＬＤＤ構造をもつＭＩＳ電界効果半導体装置の製造に於いては、低不純物濃度領域を形成した後に高不純物濃度領域を形成しているので、所謂、注入の再分布が発生し、設計値通りの低不純物濃度領域を形成することが困難である。
【０００８】
本発明は、ＬＤＤ構造の製造工程に極簡単な改変を加えることで、注入の再分布を良好に抑制し、設計値通りの低不純物濃度領域が得られるようにする。
【０００９】
【課題を解決するための手段】
本発明に於いては、低不純物濃度領域及び高不純物濃度領域を形成する工程の順序を従来の技術とは逆にすることが基本になっていて、極めて簡単な発想なのであるが、それを実現するには、工程上、若干の工夫が必要である。
【００１０】
本発明に依るＭＩＳ電界効果半導体装置の製造方法に於いては、二酸化シリコンからなるフィールド絶縁膜（例えばＳｉＯ2 からなるフィールド絶縁膜２）が形成されたシリコン半導体基板（例えばＳｉ半導体基板１）上に二酸化シリコンからなるゲート絶縁膜（例えばＳｉＯ2 からなるゲート絶縁膜３）を介してゲート電極（例えばアモルファスＳｉからなるゲート電極４）を形成する工程と、次いで、二酸化シリコンとはエッチング液又はエッチング・ガスを異にする材料であって窒素を含む材料（例えばＳｉ3 Ｎ4 ）でゲート電極の側壁を覆う第一のサイド・ウォール（例えばサイド・ウォール５）を形成する工程と、次いで、チャネル領域側のエッジを第一のサイド・ウォールに依ってセルフ・アライメントさせて高不純物濃度ソース領域及び高不純物濃度ドレイン領域を形成する為の不純物（例えばＢ）を導入する工程と、次いで、第一のサイド・ウォールを除去してから前記導入した不純物を活性化する熱処理を行って高不純物濃度ソース領域（例えば高不純物濃度ソース領域６）及び高不純物濃度ドレイン領域（例えば高不純物濃度ドレイン領域７）を形成する工程と、次いで、第一のサイド・ウォールを除去した状態で低不純物濃度ソース領域及び低不純物濃度ドレイン領域を形成する為の不純物（例えばＢ）を導入する工程と、次いで、全面に絶縁膜（例えばＳｉＯ2 からなる絶縁膜）を形成してから前記導入した不純物を活性化する熱処理を行って低不純物濃度ソース領域（例えば低不純物濃度ソース領域９）及び低不純物濃度ドレイン領域（例えば低不純物濃度ドレイン領域１０）を形成する工程と、次いで、前記全面に形成した絶縁膜をエッチングしてゲート電極の側壁、低不純物濃度ソース領域及び高不純物濃度ソース領域のチャネル領域側エッジ表面、低不純物濃度ドレイン領域及び高不純物濃度ドレイン領域のチャネル領域側エッジ表面を覆う第二のサイドウォール（例えばサイド・ウォール１１）を形成する工程と、次いで、表出されているゲート電極頂面、ソース領域表面、ドレイン領域表面にシリサイドからなるゲート電極コンタクト領域（例えばゲート電極コンタクト領域１２）、ソース電極コンタクト領域（例えばソース電極コンタクト領域１３）、ドレイン電極コンタクト領域（例えばドレイン電極コンタクト領域１４）を形成する工程とが含まれてなることを特徴とする。
【００１１】
【作用】
前記手段を採ることに依り、注入の再分布は起こらず、略設計値通りの不純物濃度をもった低不純物濃度ソース領域並びに低不純物濃度ドレイン領域を維持したＬＤＤ構造を実現することができ、従って、短チャネル効果が発生し難い短ゲート長をもつ微細なＭＩＳ電界効果トランジスタを特殊な技法を必要とすることなく簡単容易に作成でき、高集積化且つ高密度化された集積回路装置を製造するのに有効である。
【００１２】
【実施例】
図１乃至図４は本発明一実施例を解説する為の工程要所に於けるＭＩＳ電界効果半導体装置を表す要部切断側面図であり、以下、これ等の図を参照しつつ詳細に説明する。
【００１３】
図１参照
１−（１）
選択的熱酸化法（例えば、ＬＯＣＯＳ（ｌｏｃａｌ  ｏｘｉｄａｔｉｏｎｏｆ  ｓｉｌｉｃｏｎ）法など）を適用することに依り、Ｓｉ半導体基板１に厚さが例えば３００〔ｎｍ〕であるＳｉＯ2 からなるフィールド絶縁膜２を形成する。
【００１４】
１−（２）
前記工程１−（１）に於いて、フィールド絶縁膜２を形成する際、耐酸化性マスクとして用いた例えばＳｉ3 Ｎ4 膜などを除去してから、熱酸化法を適用することに依り、厚さが例えば１０〔ｎｍ〕であるＳｉＯ2 からなるゲート絶縁膜３を形成する。
【００１５】
１−（３）
化学気相堆積（ｃｈｅｍｉｃａｌ  ｖａｐｏｒ  ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、厚さが例えば３００〔ｎｍ〕であるアモルファスＳｉ膜を形成する。
【００１６】
１−（４）
リソグラフィ技術に於けるレジスト・プロセス、及び、エッチング・ガスをＣｌ系ガスとする反応イオン・エッチング（ｒｅａｃｔｉｖｅ  ｉｏｎ  ｅｔｃｈｉｎｇ：ＲＩＥ）法を適用することに依り、前記工程１−（３）で形成したアモルファスＳｉ膜のパターニングを行なってゲート電極４を形成する。
【００１７】
１−（５）
ＣＶＤ法を適用することに依り、厚さが例えば１００〔ｎｍ〕であるＳｉ3 Ｎ4 膜を形成する。尚、ここで形成する被膜材料としてＳｉ3 Ｎ4 を選択した理由は、後に除去する際に例えばフィールド絶縁膜２などＳｉＯ2 の部分が損傷されないようにする為であり、要は、ＳｉＯ2 の部分とエッチャント、或いは、エッチング・ガスを異にする材料であれば良い。
【００１８】
１−（６）
リソグラフィ技術に於けるレジスト・プロセス、及び・エッチング・ガスをＣＦ4 系ガスとするＲＩＥ法を適用することに依り、前記工程１−（５）で形成したＳｉ3 Ｎ4 膜の異方性エッチングを行なって、メサ状をなすゲート電極４などの側壁にのみＳｉ3 Ｎ4 膜を残してサイド・ウォール５となし、他を除去する。
【００１９】
１−（７）
イオン注入法を適用することに依り、イオン加速エネルギを例えば１０〔ｋｅＶ〕とし、また、ドーズ量を例えば４×１０15〔cm-2〕としてＢ+ の打ち込みを行なう。
【００２０】
図２参照
２−（１）
エッチャントを熱リン酸液としてサイド・ウォール５を除去してから、温度８５０〔℃〕の窒素雰囲気中で時間１５〔分〕、そして、同じく８５０〔℃〕の酸素雰囲気中で時間１５〔分〕の熱処理を行なってＢの活性化を行ない、高不純物濃度ソース領域６及び高不純物濃度ドレイン領域７を生成させる。尚、この際、薄いＳｉＯ2 からなる絶縁膜８が形成され、その厚さはＳｉが表出されているところで約７．５〔ｎｍ〕程度になる。
【００２１】
前記したように、サイド・ウォール５を除去してから酸化性雰囲気中で熱処理を行なうことは、ＭＩＳ電界効果半導体装置の信頼性を向上する上で重要である。その理由は、サイド・ウォール５を除去する際、少なくはあるが、ＳｉＯ2 からなる部分も損傷を受けるので、特にゲート絶縁膜３の損傷を修復する意味で有効な手段である。
【００２２】
２−（２）
イオン注入法を適用することに依り、イオン加速エネルギを例えば１０〔ｋｅＶ〕とし、また、ドーズ量を例えば１．５×１０13〔cm-2〕としてＢＦ2 + の打ち込みを行なう。
【００２３】
２−（３）
引き続いて、イオン加速エネルギを例えば８０〔ｋｅＶ〕とし、また、ドーズ量を例えば７×１０12〔cm-2〕としてＰ+ の３０°傾斜回転打ち込みを行なう。
【００２４】
図３参照
３−（１）
ＣＶＤ法を適用することに依り、厚さ例えば２００〔ｎｍ〕のＳｉＯ2 からなる絶縁膜を形成する。
【００２５】
３−（２）
温度８００〔℃〕の酸素雰囲気中で時間３０〔分〕の熱処理を行なってＰ及びＢの活性化を行ない、シャロウな低不純物濃度ソース領域９及びシャロウな低不純物濃度ドレイン領域１０、導電型逆転領域１Ａを生成させる。尚、Ｐ+ の３０°傾斜回転打ち込みを行なうことで形成された導電型逆転領域１Ａは、パンチ・スルー耐圧を向上させる為の役割を果たすものであり、必要に応じて形成される。
【００２６】
３−（３）
エッチング・ガスをＣＦ4 系ガスとするＲＩＥ法を適用することに依り、前記工程３−（１）で形成したＳｉＯ2 からなる絶縁膜の異方性エッチングを行なってメサ状をなすゲート電極４などの側壁にのみＳｉＯ2 膜を残してサイド・ウォール１１となし、他を除去する。
【００２７】
図４参照
４−（１）
スパッタリング法を適用することに依り、厚さ例えば５０〔ｎｍ〕のＴｉ膜を形成してから、温度６５０〔℃〕の窒素雰囲気中で時間１〔分〕の熱処理を行なって、ＴｉＳｉ2 からなるゲート電極コンタクト領域１２、ソース電極コンタクト領域１３、ドレイン電極コンタクト領域１４を形成する。
【００２８】
４−（２）
エッチャントをアンモニア系（ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏ）などとする浸漬法を適用することに依って、シリサイド化されなかった未反応分であるＴｉＮを除去する。
【００２９】
４−（３）
温度８５０〔℃〕の窒素雰囲気中で時間１〔分〕の熱処理を行なって、シリサイド化を完全なものにする。
【００３０】
４−（４）
この後、通常の技法を適用することに依り、層間絶縁膜、電極・配線、パッシベーション膜などを形成して完成させる。
【００３１】
実験に依れば、前記の工程に依って製造されたＬＤＤ構造をもつＭＩＳ電界効果半導体装置に於いては、注入の再分布は起こっていないことが確認され、低不純物濃度ソース領域９及び低不純物濃度ドレイン領域１０の不純物濃度は略設計値通りに保たれていた。
【００３２】
【発明の効果】
本発明に依るＭＩＳ電界効果半導体装置の製造方法に於いては、フィールド絶縁膜が形成されたシリコン半導体基板上にゲート絶縁膜を介してゲート電極を形成し、前記絶縁膜とはエッチングの液やガスを異にする材料でゲート電極の側壁を覆うサイド・ウォールを形成し、チャネル領域側のエッジをサイド・ウォールでセルフ・アライメントさせて不純物を導入し、サイド・ウォールを除去してから導入した不純物を活性化して高不純物濃度ソース領域及び高不純物濃度ドレイン領域を形成し、再び不純物を導入し、全面に絶縁膜を形成してから不純物を活性化する熱処理を行なって低不純物濃度ソース領域及び低不純物濃度ドレイン領域を形成し、全面に形成した絶縁膜をエッチングして再びゲート電極の側壁を覆うサイド・ウォールを形成する。
【００３３】
前記構成を採ることに依り、注入の再分布は起こらず、略設計値通りの不純物濃度をもった低不純物濃度ソース領域並びに低不純物濃度ドレイン領域を維持したＬＤＤ構造を実現することができるので、短チャネル効果が発生し難い短ゲート長をもつ微細なＭＩＳ電界効果トランジスタを特殊な技法を必要とすることなく簡単容易に作成でき、従って、高集積化且つ高密度化された集積回路装置を製造するのに有効である。
【００３４】
ところで、本発明に依れば、イオン注入をセルフ・アライメントで行なう為のサイド・ウォールを形成し、高不純物濃度ソース領域及び高不純物濃度ドレイン領域を形成してから前記サイド・ウォールを除去し、後に電極分離などの為に再びサイド・ウォールを形成するようにしているので、サイド・ウォールの形成は二回になり、その分だけ製造工程は複雑になる旨の欠点はあるが、良好なＬＤＤ構造が得られる効果に比較すると、その欠点を補って余りあるものがあり、しかも、若干複雑化するとはいえ、その製造工程を実行するのに特殊或いは実施困難な技術は何等必要としないことに留意しなければならない。
【図面の簡単な説明】
【図１】本発明一実施例を解説する為の工程要所に於けるＭＩＳ電界効果半導体装置を表す要部切断側面図である。
【図２】本発明一実施例を解説する為の工程要所に於けるＭＩＳ電界効果半導体装置を表す要部切断側面図である。
【図３】本発明一実施例を解説する為の工程要所に於けるＭＩＳ電界効果半導体装置を表す要部切断側面図である。
【図４】本発明一実施例を解説する為の工程要所に於けるＭＩＳ電界効果半導体装置を表す要部切断側面図である。
【符号の説明】
１  Ｓｉ半導体基板
２  フィールド絶縁膜
３  ゲート絶縁膜
４  ゲート電極
５  サイド・ウォール
６  高不純物濃度ソース領域
７  高不純物濃度ドレイン領域
８  絶縁膜
９  低不純物濃度ソース領域
１０  低不純物濃度ドレイン領域
１１  サイド・ウォール
１２  ゲート電極コンタクト領域
１３  ソース電極コンタクト領域
１４  ドレイン電極コンタクト領域
【図１】
0003738368.tif 000002
【図２】
0003738368.tif 000003
【図３】
0003738368.tif 000004
【図４】
0003738368.tif 000005