(57)【特許請求の範囲】
【請求項１】
厚さ２０ｎｍ以上の井戸層の両側を障壁層で覆った半導体装置において、
井戸層の中央にアクセプタ原子をドープし、エッチングや劈開、ファセット成長により露出させた前記井戸層の端面に障壁層を積層して、該井戸層の端面に積層した障壁層内のドナー原子によって生じる電界と、前記アクセプタ原子の負の電荷による反発力で、前記井戸層の端面に積層した障壁層の近傍に２０ｎｍ未満の断面寸法で電子を引き寄せた半導体量子細線を有することを特徴とする半導体装置。
【請求項２】
厚さ２０ｎｍ以上の井戸層の両側を障壁層で覆った半導体装置において、
井戸層の中央にアクセプタ原子をドープした障壁層を配置し、エッチングや劈開、ファセット成長により露出させた前記井戸層の端面に障壁層を積層して、該井戸層の端面に積層した障壁層内のドナー原子によって生じる電界と、前記アクセプタ原子の負の電荷による反発力で、前記井戸層の端面に積層した障壁層の近傍に２０ｎｍ未満の断面寸法で電子を引き寄せた半導体量子細線を有することを特徴とする半導体装置。
【請求項３】
請求項１又は２記載の半導体装置において、前記アクセプタ原子によって生じる電荷を打ち消すだけのドナー原子を、前記井戸層の両側の障壁層にドープした半導体量子細線を有することを特徴とする半導体装置。
【請求項４】
請求項１、２又は３記載の半導体装置において、前記障壁層はＳｉドープＡｌＧａＡｓ障壁層、前記井戸層はベリリウム又は炭素をドープしたＧａＡｓ井戸層であることを特徴とする半導体装置。
【請求項５】
厚さ２０ｎｍ以上の井戸層の両側を障壁層で覆った半導体量子細線を有する半導体装置の製造方法において、
（ａ）第１成長により、少なくとも、第１の障壁層と、該第１の障壁層上に、中央にアクセプタがドープされた厚さ２０ｎｍ以上の井戸層と、該井戸層上に第２の障壁層とを分子線エピタキシー又は有機金属気相エピタキシーにより順次積層する工程と、
（ｂ）その積層体においてエッチングや劈開、ファセット成長により露出させた端面を形成する工程と、
（ｃ）前記端面上に第２成長により、少なくとも第３の障壁層を分子線エピタキシー又は有機金属気相エピタキシーにより積層する工程とを有する半導体装置の製造方法。
【請求項６】
厚さ２０ｎｍ以上の井戸層の両側を障壁層で覆った半導体量子細線を有する半導体装置の製造方法において、
（ａ）第１成長により、少なくとも、ドナーがドープされた第１の障壁層と、該第１の障壁層上に、中央にアクセプタがドープされた厚さ２０ｎｍ以上の井戸層と、該井戸層上にドナーがドープされた第２の障壁層とを分子線エピタキシー又は有機金属気相エピタキシーにより順次積層する工程と、
（ｂ）その積層体においてエッチングや劈開、ファセット成長により露出させた端面を形成する工程と、
（ｃ）その端面上に第２成長により、少なくとも第３の障壁層を分子線エピタキシー又は有機金属気相エピタキシーにより積層する工程とを有する半導体装置の製造方法。
【請求項７】
請求項５又は６記載の半導体装置の製造方法において、前記障壁層としては、ＳｉドープＡｌＧａＡｓ障壁層を用い、前記井戸層としてはベリリウム又は炭素をドープしたＧａＡｓ井戸層を用いることを特徴とする半導体装置の製造方法。
【請求項８】
厚さ２０ｎｍ以上の井戸層の両側を障壁層で覆った半導体量子細線を有する半導体装置の製造方法において、
（ａ）第１成長により、少なくとも、第１の障壁層と、該第１の障壁層上に、中央にアクセプタがドープされた障壁層を配置した厚さ２０ｎｍ以上の井戸層と、該井戸層上に第２の障壁層とを分子線エピタキシー又は有機金属気相エピタキシーにより順次積層する工程と、
（ｂ）その積層体においてエッチングや劈開、ファセット成長により露出させた端面を形成する工程と、
（ｃ）前記端面上に第２成長により、少なくとも第３の障壁層を分子線エピタキシー又は有機金属気相エピタキシーにより積層する工程とを有する半導体装置の製造方法。
【請求項９】
厚さ２０ｎｍ以上の井戸層の両側を障壁層で覆った半導体量子細線を有する半導体装置の製造方法において、
（ａ）第１成長により、少なくとも、ドナーがドープされた第１の障壁層と、該第１の障壁層上に、中央にアクセプタがドープされた障壁層を配置した厚さ２０ｎｍ以上の井戸層と、該井戸層上にドナーがドープされた第２の障壁層とを分子線エピタキシー又は有機金属気相エピタキシーにより順次積層する工程と、
（ｂ）その積層体においてエッチングや劈開、ファセット成長により露出させた端面を形成する工程と、
（ｃ）その端面上に第２成長により、少なくとも第３の障壁層を分子線エピタキシー又は有機金属気相エピタキシーにより積層する工程とを有する半導体装置の製造方法。
【請求項１０】
請求項８又は９記載の半導体装置の製造方法において、前記障壁層としては、ＳｉドープＡｌＧａＡｓ障壁層を用い、前記井戸層としてはベリリウム又は炭素をドープしたＧａＡｓ井戸層を用いることを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、高速トランジスタや高効率半導体レーザなどへの応用が可能な、電子や正孔を一辺が３ｎｍから３０ｎｍの断面内に１次元的に閉じ込めた半導体量子細線を有する半導体装置の構造及びその製造方法に関する。
【０００２】
【従来の技術】
従来、このような半導体量子細線として、量子井戸の端面をエッチングによって露出し、障壁層を積層して、その上の外部電極または障壁層内のドナー原子によって生じる電界で井戸層端面に電子を閉じ込める構造が提案されている〔Ｈ．Ｓａｋａｋｉ，Ｊａｐａｎｅｓｅ  Ｊｏｕｒｎａｌ  ｏｆ  Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｖｏｌ．１９，Ｎｏ．１２，Ｄｅｃｅｍｂｅｒ，１９８０，ＰＰ．Ｌ７３５〜７３８〕。
【０００３】
また、量子井戸端面を露出する方法として、劈開によるもの〔Ｊ．Ｍｏｔｏｈｉｓａ  ａｎｄ  Ｈ．Ｓａｋａｋｉ，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ６３，１７８６（１９９３）〕及び、Ｌ．Ｐｆｅｉｆｆｅｒ  ｅｔ  ａｌ．，Ｊｏｕｒｎａｌ  ｏｆ  Ｃｒｙｓｔａｌ  Ｇｒｏｗｔｈ  １２７，８４９（１９９３）〕や、マスク付き基板または線状パターンが形成された基板上の選択成長によるファセット構造を利用したもの〔福井孝志、安藤精後、応用物理第６１巻第２号１４１ページ（１９９２）〕及び、Ｙ．Ｎａｋａｍｕｒａ  ｅｔ  ａｌ．，Ａｐｐｌｉｅｄ  Ｐｈｙｓｉｃｓ  Ｌｅｔｔｅｒｓ  ６４，２５５２（１９９４）等が報告されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上記した従来の方法で量子細線を形成する場合、各半導体装置への応用にとって極めて重要な条件として、室温においてキャリアが基底準位のみに閉じ込められた状態を実現するためには元の量子井戸層の幅は、少なくとも２０ｎｍ未満でなくてはならない。ところが井戸層の幅が薄いと、井戸の両側の障壁層との界面の凹凸や、井戸の露出端面の不純物汚染の影響を受けやすく、良質の量子細線の実現は困難であった。
【０００５】
本発明は、上記問題点を除去し、井戸の両側の障壁層との界面の凹凸や、井戸の露出端面の不純物汚染の影響を受けることが少なく、しかも良質の量子細線を有する半導体装置及びその製造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
本発明は、上記目的を達成するために、
（１）厚さ２０ｎｍ以上の井戸層の両側を障壁層で覆った半導体装置において、井戸層の中央にアクセプタ原子をドープし、エッチングや劈開、ファセット成長により露出させた前記井戸層の端面に障壁層を積層して、この井戸層の端面に積層した障壁層内のドナー原子によって生じる電界と、前記アクセプタ原子の負の電荷による反発力で、前記井戸層の端面に積層した障壁層の近傍に２０ｎｍ未満の断面寸法で電子を引き寄せた半導体量子細線を設けるようにしたものである。
【０００７】
（２）厚さ２０ｎｍ以上の井戸層の両側を障壁層で覆った半導体装置において、井戸層の中央にアクセプタ原子をドープした障壁層を配置し、エッチングや劈開、ファセット成長により露出させた前記井戸層の端面に障壁層を積層して、この井戸層の端面に積層した障壁層内のドナー原子によって生じる電界と、前記アクセプタ原子の負の電荷による反発力で、前記井戸層の端面に積層した障壁層の近傍に２０ｎｍ未満の断面寸法で電子を引き寄せた半導体量子細線を設けるようにしたものである。
【０００８】
（３）上記（１）又は（２）記載の半導体装置において、前記アクセプタ原子によって生じる電荷を打ち消すだけのドナー原子を、前記井戸層の両側の障壁層にドープした半導体量子細線を設けるようにしたものである。
【０００９】
（４）上記（１）、（２）又は（３）記載の半導体装置において、前記障壁層はＳｉドープＡｌＧａＡｓ障壁層、前記井戸層はベリリウム又は炭素をドープしたＧａＡｓ井戸層である。
【００１０】
（５）厚さ２０ｎｍ以上の井戸層の両側を障壁層で覆った半導体量子細線を有する半導体装置の製造方法において、第１成長により、少なくとも、第１の障壁層と、この第１の障壁層上に、中央にアクセプタがドープされた厚さ２０ｎｍ以上の井戸層と、この井戸層上に第２の障壁層とを分子線エピタキシー又は有機金属気相エピタキシー（ＭＯＶＰＥ）により順次積層する工程と、その積層体においてエッチングや劈開、ファセット成長により露出させた端面を形成する工程と、この端面上に第２成長により、少なくとも第３の障壁層を分子線エピタキシー又はＭＯＶＰＥにより積層する工程とを施すようにしたものである。
【００１１】
（６）厚さ２０ｎｍ以上の井戸層の両側を障壁層で覆った半導体量子線を有する半導体装置の製造方法において、第１成長により、少なくとも、ドナーがドープされた第１の障壁層と、この第１の障壁層上に、中央にアクセプタがドープされた厚さ２０ｎｍ以上の井戸層と、この井戸層上にドナーがドープされた第２の障壁層とを分子線エピタキシー又はＭＯＶＰＥにより順次積層する工程と、その積層体においてエッチングや劈開、ファセット成長により露出させた端面を形成する工程と、この端面上に第２成長により、少なくとも第３の障壁層を分子線エピタキシー又はＭＯＶＰＥにより積層する工程とを施すようにしたものである。
【００１２】
（７）上記（５）又は（６）記載の半導体装置の製造方法において、前記障壁層としては、ＳｉドープＡｌＧａＡｓ障壁層を用い、前記井戸層としてはベリリウムをドープしたＧａＡｓ井戸層を用いるようにしたものである。
【００１３】
（８）厚さ２０ｎｍ以上の井戸層の両側を障壁層で覆った半導体量子細線を有する半導体装置の製造方法において、第１成長により、少なくとも、第１の障壁層と、この第１の障壁層上に、中央にアクセプタがドープされた障壁層を配置した厚さ２０ｎｍ以上の井戸層と、この井戸層上に第２の障壁層とを分子線エピタキシー又は有機金属気相エピタキシー（ＭＯＶＰＥ）により順次積層する工程と、その積層体においてエッチングや劈開、ファセット成長により露出させた端面を形成する工程と、この端面上に第２成長により、少なくとも第３の障壁層を分子線エピタキシー又はＭＯＶＰＥにより積層する工程とを施すようにしたものである。
【００１４】
（９）厚さ２０ｎｍ以上の井戸層の両側を障壁層で覆った半導体量子線を有する半導体装置の製造方法において、第１成長により、少なくとも、ドナーがドープされた第１の障壁層と、この第１の障壁層上に、中央にアクセプタがドープされた障壁層を配置した厚さ２０ｎｍ以上の井戸層と、この井戸層上にドナーがドープされた第２の障壁層とを分子線エピタキシー又はＭＯＶＰＥにより順次積層する工程と、その積層体においてエッチングや劈開、ファセット成長により露出させた端面を形成する工程と、この端面上に第２成長により、少なくとも第３の障壁層を分子線エピタキシー又はＭＯＶＰＥにより積層する工程とを施すようにしたものである。
【００１５】
（１０）上記（８）又は（９）記載の半導体装置の製造方法において、前記障壁層としては、ＳｉドープＡｌＧａＡｓ障壁層を用い、前記井戸層としてはベリリウムをドープしたＧａＡｓ井戸層を用いるようにしたものである。
【００１６】
【作用】
本発明によれば、上記したように、厚さ２０ｎｍ以上の井戸層の両側を障壁層で覆った半導体構造を用いるようにしたので、界面の凹凸や端面の不純物汚染の影響を受け難い。また、井戸層の中央にアクセプタ原子をドープするかあるいはアクセプタ原子をドープした障壁層を配置し、エッチングや劈開、ファセット成長により露出させた井戸層の端面に障壁層を積層して、この井戸層の端面に積層した障壁層内のドナー原子によって生じる電界と、アクセプタ原子の負の電荷による反発力で、井戸層の端面に積層した障壁層の近傍に電子を引き寄せるようにしているため、実効的な断面の広がりが２０ｎｍ未満の良質な半導体量子細線を容易に実現できる。
【００１７】
さらに、井戸層の両側の障壁層にドナー原子をドープして、全体的には井戸層の中央付近のアクセプタ原子によって生じる電荷を打ち消すことも可能である。
【００１８】
【実施例】
本発明の実施例について図を参照しながら説明する。
【００１９】
図１は本発明の第１実施例を示す半導体量子細線を有する半導体装置の要部断面図である。
【００２０】
この図において、第１成長により、第１の障壁層１、この第１の障壁層１上に中央にアクセプタ２がドープされた厚さ２０ｎｍ以上の井戸層３、この井戸層３上に第２の障壁層４が順次積層される。その第１成長により積層されたものをエッチングや劈開、ファセット成長の手法で露出させた端面５に、第２成長により、第３の障壁層６を積層している。７は障壁層内のドナー原子によって生じる電界と、アクセプタ原子の負の電荷による反発力で、井戸層３の端面５の障壁層１，４の近傍に引き寄せられた電子からなる量子細線である。
【００２１】
図２はその半導体量子細線を有する半導体装置の電子密度の分布を示す等高線図である。
【００２２】
上記のように構成したので、第３の障壁層６の障壁層内のドナー原子によって生じる電界と、アクセプタ原子の負の電荷による反発力で、井戸層３の端面５の障壁層１，４の近傍に電子を引き寄せることができ、電子は実効的に狭い断面領域に閉じ込められることになり、良質の量子細線７を得ることができる。
【００２３】
因みに、従来の厚い井戸層を有する半導体装置における電子密度分布は、図８に示すように、広い範囲に広がることになり、良質の量子細線を実現するためには量子井戸層５１の幅そのものが狭くなるように形成する必要がある。
【００２４】
図３は本発明の第２実施例を示す半導体量子細線を有する半導体装置の要部断面図である。
【００２５】
この実施例においては、図３に示すように、井戸層３の中央付近にアクセプタ２をドープした第４の障壁層８〔例えば、厚さ２ｎｍのアルミニウムガリウムヒ素（Ａｌ0.3 Ｇａ0.7 Ａｓ障壁層）〕を形成するようにした点が第１実施例の半導体装置と相違する。
【００２６】
図４は本発明の第３実施例を示す半導体量子細線を有する半導体装置の要部断面図、図５はその半導体量子細線を有する半導体装置の製造工程断面図である。
【００２７】
図４において、１１はガリウムヒ素（ＧａＡｓ）の（１００）基板、１２はその基板１１上に形成される、ＧａＡｓとＡｌＧａＡｓからなる複合バッファ層、１３はその複合バッファ層１２上に形成される、厚さ５０ｎｍで１．２×１０17ｃｍ-3の濃度でドナーとなるＳｉをドープしたアルミニウムガリウムヒ素（Ａｌ0.3 Ｇａ0.7 Ａｓ）障壁層、１５は中央付近にアクセプタ１４となる１．２×１０12ｃｍ-2のベリリウム（Ｂｅ）をドープした厚さ（幅）１００ｎｍのＧａＡｓ井戸層、１６はそのＧａＡｓ井戸層１５上に形成される厚さ５０ｎｍで１．２×１０17ｃｍ-3の濃度でドナーとなるＳｉをドープしたアルミニウムガリウムヒ素（Ａｌ0.3 Ｇａ0.7 Ａｓ）障壁層であり、順次分子線エピタキシー（ＭＢＥ）法又はＭＯＶＰＥ法で積層されている。
【００２８】
なお、図４及び図５において、１７は端面、１８は量子細線、２１はＡｌ0.3 Ｇａ0.7 Ａｓスペーサ層、２２はＡｌ0.3 Ｇａ0.7 Ａｓ障壁層、２３はＧａＡｓキャップ層である。
【００２９】
次に、本発明の第３実施例を示す半導体量子細線を有する半導体装置の製造方法について図５を参照しながら説明する。
【００３０】
（１）まず、図５（ａ）に示すように、ＧａＡｓ基板１１上にＧａＡｓとＡｌＧａＡｓからなる複合バッファ層１２を形成する。次いで、その複合バッファ層１２上に厚さ５０ｎｍで１．２×１０17ｃｍ-3の濃度でドナーとなるＳｉドープアルミニウムガリウムヒ素（Ａｌ0.3 Ｇａ0.7 Ａｓ）障壁層１３を形成し、次いで、中央付近にアクセプタとなる１．２×１０12ｃｍ-2のベリリウム（Ｂｅ）１４をドープしたＧａＡｓ井戸層１５を厚さ（幅）１００ｎｍに形成する。なお、アクセプタとしては炭素をドープしてもよい。次いで、厚さ５０ｎｍで１．２×１０17ｃｍ-3の濃度でドナーとなるＳｉドープアルミニウムガリウムヒ素（Ａｌ0.3 Ｇａ0.7 Ａｓ）障壁層１６を分子線エピタキシー（ＭＢＥ）法で順次積層する。なお、これらの半導体層はＭＯＶＰＥ法によって積層してもよい。
【００３１】
（２）次いで、図５（ｂ）に示すように、その積層された試料をＭＢＥ又はＭＯＶＰＥ装置内で劈開し、露出した（１１０）端面１７を形成する。なお、ここでは、劈開により端面１７を形成したが、これに代えて、エッチングやファセット成長などの手法で露出させるようにしてもよい。
【００３２】
（３）次に、図５（ｃ）に示すように、その積層された試料の露出した（１１０）端面１７上に、アンドープで厚さ１０ｎｍのＡｌ0.3 Ｇａ0.7 Ａｓスペーサ層２１、Ｓｉを濃度５×１０-17 ｃｍ-3でドープした厚さ１００ｎｍのＡｌ0.3 Ｇａ0.7 Ａｓ障壁層２２、厚さ１０ｎｍのＧａＡｓキャップ層２３を順次積層する。
【００３３】
このように構成したので、障壁層２２内のドナー原子によって生じる電界と、アクセプタ原子の負の電荷による反発力で、ＧａＡｓ井戸層１５の端面１７の障壁層１３，１６に近い部分に電子を引き寄せることができ、電子は実効的に１８ｎｍ以内の断面領域に閉じ込められ、良質の量子細線１８を得ることができる。
【００３４】
また、前記アクセプタ原子によって生じる電荷は、ＧａＡｓ井戸層１５の両側に形成したＡｌ0.3 Ｇａ0.7 Ａｓ障壁層１３，１６にドープされたドナーによって打ち消すことができる。
【００３５】
図６は本発明の第４実施例を示す半導体量子細線を有する半導体装置の要部断面図、図７はその半導体量子細線を有する半導体装置の製造工程断面図である。
【００３６】
この実施例においては、図６に示すように、井戸層１５の中央付近にアクセプタとなる１．２×１０12ｃｍ-2のベリリウム（Ｂｅ）１４をドープした厚さ２ｎｍのアルミニウムガリウムヒ素（Ａｌ0.3 Ｇａ0.7 Ａｓ）障壁層１９を形成するようにした点が第３実施例の半導体装置と相違し、その他の点は第３実施例と同様である。
【００３７】
なお、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、それらを本発明の範囲から排除するものではない。
【００３８】
【発明の効果】
以上、詳細に述べたように、本発明によれば、以下のような効果を奏することができる。
【００３９】
厚さ２０ｎｍ以上の井戸層の両側を障壁層で覆った半導体量子細線を有する半導体構造を用いるようにしたので、界面の凹凸や端面の不純物汚染の影響を受け難い。また、井戸層の中央にアクセプタ原子をドープするか、あるいはアクセプタ原子をドープした障壁層を配置し、エッチングや劈開、ファセット成長の手法で露出させた井戸層の端面に障壁層を積層して、その障壁層内のドナー原子によって生じる電界と、アクセプタ原子の負の電荷による反発力で、井戸層端面の障壁層の近傍に電子を引き寄せるようにしているため、実効的な断面の広がりが２０ｎｍ未満の断面寸法の良質な半導体量子細線を容易に実現することができる。
【００４０】
さらに、井戸層の両側の障壁層にドナー原子をドープして、全体的には井戸層の中央のアクセプタ原子によって生じる電荷を打ち消すことも可能である。
【図面の簡単な説明】
【図１】  本発明の第１実施例を示す半導体量子細線を有する半導体装置の要部断面図である。
【図２】  本発明の第１実施例を示す半導体量子細線を有する半導体装置の電子密度の分布を示す等高線図である。
【図３】  本発明の第２実施例を示す半導体量子細線を有する半導体装置の要部断面図である。
【図４】  本発明の第３実施例を示す半導体量子細線を有する半導体装置の要部断面図である。
【図５】  本発明の第３実施例を示す半導体量子細線を有する半導体装置の製造工程断面図である。
【図６】  本発明の第４実施例を示す半導体量子細線を有する半導体装置の要部断面図である。
【図７】  本発明の第４実施例を示す半導体量子細線を有する半導体装置の製造工程断面図である。
【図８】  従来の井戸層を有する半導体装置の電子密度の分布を示す等高線図である。
【符号の説明】
１    第１の障壁層
２    アクセプタ
３    井戸層
４    第２の障壁層
５，１７    端面
６    第３の障壁層
７，１８    量子細線
８    第４の障壁層
１１    ガリウムヒ素（ＧａＡｓ）の（１００）基板
１２    ＧａＡｓバッファ層
１３，１６，１９，２２    アルミニウムガリウムヒ素（Ａｌ0.3 Ｇａ0.7 Ａｓ）障壁層
１４    アクセプタ（ベリリウム又は炭素）
１５    ＧａＡｓ井戸層
２１    Ａｌ0.3 Ｇａ0.7 Ａｓスペーサ層
２３    ＧａＡｓキャップ層
【図１】
0003741740.tif 000002
【図２】
0003741740.tif 000003
【図３】
0003741740.tif 000004
【図４】
0003741740.tif 000005
【図５】
0003741740.tif 000006
【図６】
0003741740.tif 000007
【図７】
0003741740.tif 000008
【図８】
0003741740.tif 000009