(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成された絶縁膜をエッチングして前記半導体基板と電気的に連結されるストレージコンタクトプラグを形成する段階と、
前記ストレージコンタクトプラグ及び前記絶縁膜上にポリシリコン膜で形成された導電膜、前記導電膜上部表面の酸化を防止するための障壁金属膜、前記導電膜及び障壁金属膜より相対的に薄厚を有するように遷移金属膜を順に形成する段階と、
ストレージノード領域が定義されたマスクを用いて前記遷移金属膜、障壁金属膜、そして導電膜を順にエッチングしてストレージノードを形成する段階と、
前記導電膜の両側壁酸化を防止するための障壁金属スペーサを前記ストレージノード両側壁に形成し、少なくとも前記導電膜の両側壁を包むように形成する段階と、
前記障壁金属スペーサを間に置いて前記ストレージノード両側壁に遷移金属スペーサを形成する段階と、
前記ストレージノードを含んで前記絶縁膜上に高誘電膜を形成する段階とを含むことを特徴とする高誘電体キャパシタ製造方法。
【請求項２】
前記ストレージコンタクトプラグは、ポリシリコン、タングステン、そしてアルミニウム中いずれか一つで形成されることを特徴とする請求項１に記載の高誘電体キャパシタ製造方法。
【請求項３】
前記導電膜は、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴａＴｉＮ、そしてＴａＡｌＮ中いずれか一つで形成されることを特徴とする請求項１に記載の高誘電体キャパシタ製造方法。
【請求項４】
前記導電膜は、約１０００Åないし６０００Å範囲の厚さを有するように形成され、前記障壁金属膜は約５００Åないし１０００Å範囲の厚さを有するように形成されることを特徴とする請求項１に記載の高誘電体キャパシタ製造方法。
【請求項５】
前記障壁金属膜は、約１０００Åないし６０００Å範囲の厚さを有するように形成され、前記導電膜は約５００Åないし１０００Å範囲の厚さを有するように形成されることを特徴とする請求項１に記載の高誘電体キャパシタ製造方法。
【請求項６】
前記遷移金属膜は、Ｐｔ、Ｉｒ、そしてＲｕ中いずれか一金属で形成されることを特徴とする請求項１に記載の高誘電体キャパシタ製造方法。
【請求項７】
前記遷移金属膜は、約５００Å範囲の厚さを有するように形成されることを特徴とする請求項１に記載の高誘電体キャパシタ製造方法。
【請求項８】
前記障壁金属スペーサは、ＴｉＡｌＮ、ＴｉＳｉＮ、ＴａＴｉＮ、そしてＴａＡｌＮ中いずれか一つで形成されることを特徴とする請求項１に記載の高誘電体キャパシタ製造方法。
【請求項９】
前記高誘電膜は、ＳｒＴｉＯ3 そして(Ｂａ、Ｓｒ)ＴｉＯ3 中いずれか一つで形成されることを特徴とする請求項１に記載の高誘電体キャパシタ製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置及び製造方法に関するものであり、より詳しくはキャパシタ及びその製造方法に関するものである。
【０００２】
【従来の技術】
最近ＤＲＡＭ(dynamic random access memory)装置が、最小線幅が約０．２５μｍに至る程に高集積化されていくことによって、ＤＲＡＭ装置のキャパシタが確保できる２次元的面積は徐々に縮小された。しかし、キャパシタのキャパシタンスは一定値を続けて維持しなければならないため、縮小された２次元的大きさのキャパシタで所望のキャパシタンスを確保するための多くの方法が考案された。
【０００３】
キャパシタンスを確保するための方法中、一つの方法はストレージノードの高さを高めることによって、ストレージノードを３次元で構成してストレージノードの有効表面積を増大させる方法である。しかし、この方法はストレージノードの高さを無制限に伸ばせないため、ストレージノードの有効表面積を増やすことによってキャパシタのキャパシタンスを増やす方法には限界がある。これはストレージノードの高さが増加するとＤＲＡＭセルと周辺回路領域との大きい表面段差を誘発することになり、大きい表面段差は後続工程で遂行される金属相互連結を難しくする他の問題を発生させるためである。
【０００４】
このように、ストレージノードの高さも高めることに限界があるのでキャパシタの有効表面積が減少することは避けられなくなる。したがって、ＤＲＡＭセルの高集積化はセルキャパシタ誘電体の誘電定数を増大させることに集中している。
【０００５】
最近、高集積化によるセルキャパシタの誘電体膜はチタン酸ストロンチウム(ＳｉＴｉＯ3)またはバリウムチタン酸ストロンチウム[(Ｂａ、Ｓｒ)ＴｉＯ3]などのバルク誘電率が１００００以上である物質が活用されている。しかし、ポリシリコンをキャパシタ電極として用いる場合これら高誘電体物質はポリシリコンの界面に低誘電膜を作り、これは誘電体膜の漏洩電流を増加させることになる。
【０００６】
このような高誘電体膜キャパシタの電極は白金(Ｐｔ)、イリジウム(Ｉｒ)、ルテニウム(Ｒｕ)などの遷移金属が適合なことに知られている。しかし、これら遷移金属は０．１−０．２μｍ間隔を有するセルキャパシタストレージ電極を形成することにおいて、乾式エッチング時、エッチングされた遷移金属が下部電極側面に再び蒸着される。したがって、下部電極と隣接した下部電極間の電気的ブリッジが形成される。これによって、ＤＲＡＭセルの集積化は限界にぶつかるようになる。
【０００７】
図１は従来技術によるキャパシタストレージノードを示す断面図である。半導体基板１０上に形成された絶縁膜１４がエッチングされて半導体基板１０の活性領域に連結されるストレージコンタクトホール１５がＥＢ(electron beam)リソグラフィーと反応性イオンエッチング(reactive ion etch)工程により形成される。続いて、ストレージコンタクトホール１５を完全に充填するようにストレージコンタクトホール１５内部と絶縁膜１４上に導電膜(図示せず）が形成される。絶縁膜１４表面からストレージコンタクトホール１５内に約１０００Å程度の凹み(recess)を有するように導電膜がエッチバックされる(１６参照)。
【０００８】
そして４０００Å程度の厚さを有する障壁(barrier)膜(１７参照）が蒸着され平坦化エッチングされてストレージコンタクトプラグ１８が形成される。続いて、ストレージコンタクトプラグ１８を含んで絶縁膜１４上に遷移金属膜１９が約４５００Å程度の厚さでＤＣスパッタリングにより蒸着された後、エッチングされてストレージノード２０が形成される。そして、ストレージノード２０を含んで絶縁膜１４上に高誘電体膜２１が蒸着される。
【０００９】
上述の従来の方法では、高いキャパシタンスを得るためには遷移金属膜１９が非常に高く絶縁膜１４上に形成されなければならない。しかし、このような遷移金属１９はエッチングがよくできなくて、遷移金属膜１９が厚くなると、０．１ないし０．２μｍ間隔を有するセルキャパシタストレージノードを形成することにおいて、エッチングされた遷移金属がストレージノード側面に再び蒸着される。その結果、ストレージノード間の間隔が著しく狭くなって隣接したストレージノードと電気的ブリッジが生じる問題点が引き起こされる。
【００１０】
【発明が解決しようとする課題】
本発明は、上述の諸般問題点を解決するために提案されたものとして、ストレージノード形成のためのエッチング工程で遷移金属のスロップエッチング(slope etch)によるストレージノード間の電気的ブリッジを防止でき、キャパシタンスが増えたキャパシタ及びその製造方法を提供する。
【００１１】
【課題を解決するための手段】
上述の目的を達成するための本発明によると、半導体基板上に形成された絶縁膜をエッチングして半導体基板と電気的に連結されるストレージコンタクトプラグを形成する段階と、ストレージコンタクトプラグ及び絶縁膜上にポリシリコン膜で形成された導電膜、この導電膜上部表面の酸化を防止するための障壁膜、導電膜及び障壁膜より相対的に薄厚を有するように遷移金属膜を順に形成する段階と、ストレージノード領域が定義されたマスクを用いて遷移金属膜、障壁膜、そして導電膜を順にエッチングしてストレージノードを形成する段階と、導電膜の両側壁酸化を防止するための障壁金属スペーサをストレージノード両側壁に形成し、少なくとも導電膜の両側壁を包むように形成する段階と、障壁金属スペーサを間に置いてストレージノード両側壁に遷移金属スペーサを形成する段階と、ストレージノードを含んで半導体基板上に高誘電膜を形成する段階を含む。
【００１２】
図４を参照すると、本発明の実施形態による新規なキャパシタ及びその製造方法は、半導体基板上に形成された絶縁膜がエッチングされて半導体基板と電気的に連結されるストレージコンタクトプラグが形成される。ストレージコンタクトプラグ及び絶縁膜上に導電膜、この導電膜上部表面の酸化を防止するための障壁膜、導電膜及び障壁膜より相対的に薄厚を有するように遷移金属膜が順に形成される。遷移金属膜、障壁膜、そして導電膜が順にエッチングされてストレージノードが形成される。導電膜の両側壁酸化を防止するため少なくとも導電膜の両側壁を包むように障壁金属スペーサがストレージノード両側壁に形成される。障壁金属スペーサを間に置いてストレージノード両側壁に遷移金属スペーサが形成される。ストレージノードを含んで半導体基板上に高誘電膜が形成される。
【００１３】
このような半導体装置製造方法により、遷移金属を薄く形成する一方、導電膜であるポリシリコンは厚く形成することによって、遷移金属のスロップエッチングによるストレージノード間の電気的ブリッジを防止でき、ストレージノードの有効面積を増やしてキャパシタのキャパシタンスを増やすことができ、また障壁金属膜を形成することによってＳｒＴｉＯ3 及び(Ｂａ、Ｓｒ)ＴｉＯ3 などの高誘電膜と導電膜の界面間に低誘電膜が生成されることを防止できる。
【００１４】
【発明の実施の形態】
以下、図２ないし図４を参照して本発明の実施形態を詳しく説明する。
図２を参照すると、まず半導体基板３０上に活性領域と非活性領域を定義して素子隔離領域３１が形成される。半導体基板３０の活性領域上にゲート酸化膜３２を間に置いてゲート３３が形成される。ゲート３３両側の半導体基板３０の活性領域内にソース／ドレーン領域(図示せず）が形成される。ゲート３３を含んで半導体基板３０上に絶縁膜３４が形成される。例えば、ＢＰＳＧ、ＵＳＧなどの酸化膜で形成できる。
【００１５】
次に、絶縁膜３４上に第１フォトレジスト膜(図示せず）が形成されて第１フォトレジスト膜がよく知られたフォトエッチング工程でパターニングされてストレージコンタクト領域を定義するための第１フォトレジストパターン(図示せず）が形成される。第１フォトレジストパターンをマスクとして用いて絶縁膜３４をエッチングしてソース／ドレーン領域の上部表面を露出させるストレージコンタクトホール３５が形成される。ストレージコンタクトホール３５を完全に充填するようにストレージコンタクトホール３５内部と絶縁膜３４上に第１導電膜(図示せず）が形成される。ストレージコンタクトホール３５両側の絶縁膜３４の上部表面が露出される時まで第１導電膜がエッチングされ、ストレージコンタクトプラグ３６が形成される。ストレージコンタクトプラグ３６は、ポリシリコン、タングステン、そしてアルミニウム中いずれか一つで形成できる。
【００１６】
ストレージコンタクトプラグ３６と絶縁膜３４上に第２導電膜３７が形成される。第２導電膜３７は、望ましくはポリシリコン膜としてストレージノードの有効面積を増やすため約１０００Å−６０００Å以上の厚さ範囲を有するように形成される。第２導電膜３７上に障壁金属膜３８が形成される。障壁金属膜３８はＴｉＡｌＮ、ＴｉＳｉＮ、ＴａＴｉＮ、そしてＴａＡｌＮ中いずれか一金属で形成できる。障壁金属膜３８は、第２導電膜３７と後続工程で形成される高誘電膜(図４、４３）が反応し、例えばＳｉＯ２のような低誘電膜がこれら界面に形成されることを防止する。障壁膜３８は約５００Å−１０００Å範囲内の厚さを有するように形成される。また、第２導電膜３７が約５００Å−１０００Å範囲内の厚さを有するように形成され、障壁金属膜３８が約１０００Å−６０００Å以上の範囲の厚さを有するように形成できる。
【００１７】
障壁３８上に遷移金属膜３９が形成される。例えば、遷移金属膜３９は白金、イリジウム、そしてルビジウム中いずれか一つの遷移金属で形成できる。遷移金属膜３９はエッチングが難しいため約５００Å厚さを有するように薄く形成される。遷移金属膜３９上に第２フォトレジスト膜(図示せず）が形成される。第２ポートレジスト膜がよく知られたフォトエッチング工程でパターニングされてストレージノード領域を定義するための第２フォトレジストパターン(図示せず）が形成される。絶縁膜３４の上部表面が露出される時まで、フォトレジストパターンをマスクとして用いて遷移金属膜３９、障壁金属膜３８、そして第２導電膜３７が順にエッチングされてストレージノード４０が形成される。
【００１８】
次に、図３を参照すると、ストレージノード４０を含んで絶縁膜３４上に第２障壁膜が約４５０−５００Å範囲の厚さを有するように形成される。第２障壁膜が異方性エッチングされてストレージノード４０両側壁にスペーサ４１が約４５０−５００Å範囲の厚さで形成され、スペーサ４１は少なくとも第２導電膜３７を包むように形成される。これは第２導電膜３７と後続工程で形成される高誘電膜４３との反応を防止するためである。
【００１９】
キャパシタの有効面積もまた増えるようになる。ストレージノード４０を含んで絶縁膜３４上に第２遷移金属膜が約４５０−５００Å程度の厚さ範囲で形成される。第２遷移金属膜が異方性エッチングされてストレージノード４０両側壁にスペーサ４２が約４５０−５００Å程度の厚さで形成され、スペーサ４２は少なくとも障壁スペーサ４１を包むように形成される。次に図４に現れたように、ストレージノード４０を含んで絶縁膜３４上に高誘電膜４３が形成される。高誘電膜４３は、例えば、ＳｒＴｉＯ3 及び(Ｂａ、Ｓｒ)ＴｉＯ3 中いずれか一つで形成できる。
【００２０】
【発明の効果】
本発明は、ストレージ電極として用いられるエッチングが難しい遷移金属は薄く形成し、ポリシリコンは厚く形成し、ストレージノード形成のためのエッチング工程で、遷移金属のスロップエッチングによるストレージノード間の電気的ブリッジを防止でき、ストレージノードの有効面積を増やしキャパシタのキャパシタンスを増加させる効果があり、また障壁金属膜を形成することによって、ＳｒＴｉＯ3 及び(Ｂａ、Ｓｒ)ＴｉＯ3 などの高誘電体膜と導電膜の界面間に低誘電膜が生成されることを防止できる効果がある。
【図面の簡単な説明】
【図１】 従来技術によるキャパシタストレージノードを示す断面図である。
【図２】 本発明の実施形態による新規なキャパシタストレージノードを形成する方法を工程順に示す断面図である。
【図３】 本発明の実施形態による新規なキャパシタストレージノードを形成する方法を工程順に示す断面図である。
【図４】 本発明の実施形態による新規なキャパシタストレージノードを形成する方法を工程順に示す断面図である。
【符号の説明】
３０ 半導体基板
３１ フィールド酸化膜
３２ ゲート酸化膜
３３ ゲート
３４ 絶縁膜
３５ ストレージコンタクトホール
３６ ストレージコンタクトプラグ
３７ 導電膜
３８ 障壁金属膜
３９ 遷移金属膜
４０ ストレージノード
４１ 障壁金属スペーサ
４２ 遷移金属スペーサ
４３ 誘電膜
【図１】
0003841591.tif 000002
【図２】
0003841591.tif 000003
【図３】
0003841591.tif 000004
【図４】
0003841591.tif 000005