(57)【特許請求の範囲】
【請求項１】
基板基礎層、該基板基礎層上に設けられた複数の端子パッド、複数の接合バンプ、ならびに前記接合バンプを前記端子パッドに各々接続する金属配線層を有する再配線基板を提供する段階と、
複数の集積回路及び複数のチップパッドが設けられた半導体ウェーハを、前記再配線基板の接合バンプが前記半導体ウェーハのチップパッドに接触するようにして、前記再配線基板に接合する段階と、
前記再配線基板の各端子パッドに複数の外部接続端子を形成する段階と、
前記半導体ウェーハ及び前記再配線基板を切断して、個別半導体パッケージを得る段階とを含み、
各半導体パッケージは、集積回路と、それに対応する再配線基板とを備え、
前記接合バンプは、前記再配線基板の前記基板基礎層とは反対側表面に形成されることを特徴とする半導体パッケージの製造方法。
【請求項２】
前記再配線基板を提供する段階は、複数の第１開口を有する第１絶縁層を前記基板基礎層に形成する段階と、
前記第１開口内に端子パッドを形成する段階と、
前記第１絶縁層上に金属配線層を形成して、前記金属配線層を前記端子パッドに接続する段階と、
前記金属配線層及び第１絶縁層上に、複数の第２開口を有する第２絶縁層を形成する段階と、
前記第２開口を介して露出された前記金属配線層上に前記接合バンプを形成する段階とを含み、
前記接合バンプは、前記金属配線層を介して前記端子パッドに各々電気的に接続されることを特徴とする請求項１に記載の半導体パッケージの製造方法。
【請求項３】
前記外部接続端子を形成する段階は、前記端子パッドが露出するように前記基板基礎層を除去する段階と、前記端子パッド上に各々複数の突出部材を形成する段階とを含むことを特徴とする請求項１に記載の半導体パッケージの製造方法。
【請求項４】
前記外部接続端子を形成する段階は、前記基板基礎層の一部が前記端子パッド上に残存するように、前記基板基礎層をパターニングする段階を含み、前記基板基礎層の残存部は前記外部接続端子として使用されることを特徴とする請求項１に記載の半導体パッケージの製造方法。
【請求項５】
前記半導体ウェーハと前記再配線基板との間隙に絶縁材料を充填することにより、緩衝層を形成する段階をさらに含むことを特徴とする請求項１に記載の半導体パッケージの製造方法。
【請求項６】
基板基礎層、該基板基礎層上に設けられた複数の端子パッド、複数の接合バンプ、ならびに前記接合バンプを前記端子パッドに各々接続する金属配線層を有する再配線基板を提供する段階と、
各々複数の集積回路チップ及び複数のチップパッドが設けられた複数の半導体集積回路チップを、前記再配線基板の接合バンプが前記集積回路チップのチップパッドに接触するようにして、前記再配線基板に接合する段階と、
前記再配線基板の各端子パッドに複数の外部接続端子を形成する段階と、
前記再配線基板を切断して、個別半導体パッケージを得る段階とを含み、
各半導体パッケージは集積回路チップと、それに対応する再配線基板とを備え、
前記接合バンプは、前記再配線基板の前記基板基礎層とは反対側表面に形成されることを特徴とする半導体パッケージの製造方法。
【請求項７】
前記再配線基板を提供する段階は、複数の第１開口を有する第１絶縁層を前記基板基礎層に形成する段階と、
前記第１開口内に端子パッドを形成する段階と、
前記第１絶縁層上に金属配線層を形成して、前記金属配線層を前記端子パッドに接続する段階と、
前記金属配線層及び第１絶縁層上に、複数の第２開口を有する第２絶縁層を形成する段階と、
前記第２開口を介して露出された前記金属配線層上に前記接合バンプを形成する段階とを含み、
前記接合バンプは、前記金属配線層を介して前記端子パッドに各々電気的に接続されることを特徴とする請求項６に記載の半導体パッケージの製造方法。
【請求項８】
前記外部接続端子を形成する段階は、前記端子パッドが露出するように前記基板基礎層を除去する段階と、前記端子パッド上に各々複数の突出部材を形成する段階とを含むことを特徴とする請求項６に記載の半導体パッケージの製造方法。
【請求項９】
前記外部接続端子を形成する段階は、前記基板基礎層の一部が前記端子パッド上に残存するように、前記基板基礎層をパターニングする段階を含み、前記基板基礎層の残存部は前記外部接続端子として使用されることを特徴とする請求項６に記載の半導体パッケージの製造方法。
【請求項１０】
前記集積回路チップと前記再配線基板との間隙に絶縁材料を充填することにより、緩衝層を形成する段階をさらに含むことを特徴とする請求項６に記載の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージの製造方法に関し、より詳細には、再配線基板を用いたウェーハレベルチップスケールパッケージの製造方法に関する。
【０００２】
【従来の技術】
近年、電子産業分野では、電子機器の小型化が進行されている。このような小型化は、半導体パッケージング技術に多くの影響を与えている。半導体パッケージとは、微細回路が設計された集積回路チップを実際電子機器に実装して使用することができるように、プラスチック樹脂等で封止した形態を言う。通常、半導体パッケージは、チップのサイズより大きい。小型化に対応するため、パッケージとチップ間のサイズ差異を減少し、チップスケールパッケージ（又はチップサイズパッケージ）（ＣＳＰ）と呼ばれる新たなパッケージタイプを開発している。そのうち、ウェーハレベルチップスケールパッケージは、個別チップ単位でパッケージ組立を進行する典型的なパッケージ製造方法とは異なり、ウェーハレベルでＣＳＰを組立する。
【０００３】
図１は、集積回路チップ２０と、このチップ２０を分離するスクライブライン１４とを含む半導体ウェーハ１０を概略的に示す。図２は、図１のＡ部分の拡大図である。図２に示すように、チップ２０上には、チップパッド２２が設けられ、チップパッド２２を除いて、チップ２０の上面には、パッシベーション層２４が被覆されている。
【０００４】
図３及び図４を参照すると、従来のウェーハレベルチップパッケージにおいて、ウェーハ１０の表面に絶縁層３６及びソルダバンプ３８が形成されている。ソルダバンプ３８は、図２のチップパッド２２に電気的に接続される。ソーイング装置を用いてスクライブライン１４に沿ってウェーハ１０を切断することにより、個別ＣＳＰ３０を得る。
【０００５】
図４は、ＣＳＰ３０の断面構造を示す。ソルダバンプ３８が金属層３４を介してチップパッド２２に接続され、金属層３４の上下には、第１及び第２絶縁層３２、３６が各々形成されている。チップパッド２２及びパッシベーション層２４の下部には、集積回路（図示せず）が設けられている。ＣＳＰ３０の製造方法では、まずウェーハ１０上に第１絶縁層３２を形成した後、第１絶縁層３２の開口を介してチップパッド２２を露出させるように、第１絶縁層３２をパターニングする。次いで、第１絶縁層３２上に金属蒸着により金属層３４を形成し、パターニングして、金属層３４をチップパッド２２に接触させる。金属層３４上に第２絶縁層３６を形成した後、第２絶縁層３６の開口を介して金属層３４の一部を露出させるように、第２絶縁層３６をパターニングする。最後に、金属層３４の露出部にソルダバンプ３８を形成する。そして、ソーイング装置を用いてスクライブラインに沿ってウェーハを切断することにより、個別ＣＳＰ３０を製造する。
【０００６】
【発明が解決しようとする課題】
しかるに、上述した製造方法により製造されたＣＳＰは、次のような問題点がある。
【０００７】
第一に、ウェーハ上に絶縁材料を塗布した後、高温で長時間硬化して絶縁層を形成するため、絶縁層の下方に位置する集積回路に熱的ストレスを加えて、集積回路に損傷を与えることができる。絶縁層が薄いほど、熱的ストレスが少なくなるが、絶縁層を薄く形成すると、ＣＳＰのキャパシタンスが増加する。第二に、ソルダバンプが外部回路基板と接触するように、ＣＳＰを回路基板上に実装する場合、ソルダ接合の耐久寿命が低下する。第三に、良品チップだけでなく不良チップもウェーハレベルでパッケージングされるので、個別ＣＳＰの製造コストが増加する。
【０００８】
従って、本発明の目的は、従来のウェーハレベルチップスケールパッケージの製造方法が有する問題点を解決するとともに、ウェーハレベルチップスケールパッケージが有する利点をそのまま生かすことが可能なチップスケールパッケージの製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明は、チップスケールパッケージと、チップスケールパッケージの製造方法に関する。前記方法では、集積回路を含む半導体ウェーハ上にマルチチップスケールパッケージを製作し、ソーイングによりチップスケールパッケージに分離する。
【００１０】
本発明の一態様による半導体パッケージの製造方法は、基板基礎層、該基板基礎層上に設けられた複数の端子パッド、複数の接合バンプ、ならびに前記接合バンプを前記端子パッドに各々接続する金属配線層を有する再配線基板を提供する段階と、複数の集積回路及び複数のチップパッドが設けられた半導体ウェーハを、前記再配線基板の接合バンプが前記半導体ウェーハのチップパッドに接触するようにして、前記再配線基板に接合する段階と、前記再配線基板の各端子パッドに複数の外部接続端子を形成する段階と、前記半導体ウェーハ及び前記再配線基板を切断して、個別半導体パッケージを得る段階とを含み、各半導体パッケージは、集積回路と、それに対応する再配線基板とを備えることを特徴とする。前記方法は、前記半導体ウェーハと前記再配線基板間の間隙に絶縁材料を充填することにより、緩衝層を形成する段階をさらに含むことができる。
【００１１】
前記再配線基板を提供する段階は、複数の第１開口を有する第１絶縁層を前記基板基礎層に形成する段階と、前記第１開口内に端子パッドを形成する段階と、前記第１絶縁層上に金属配線層を形成して、前記金属配線層を前記端子パッドに接続する段階と、前記金属配線層及び第１絶縁層上に、複数の第２開口を有する第２絶縁層を形成する段階と、前記第２開口を介して露出された前記金属配線層上に前記接合バンプを形成する段階とを含む。
【００１２】
チップスケールパッケージの他の製造方法は、前記半導体ウェーハを使用する代わりに、個別集積回路チップを前記再配線基板に接合することを除いて、上述の方法と同様である。
【００１５】
【発明の実施の形態】
本発明は、チップスケールパッケージと、チップスケールパッケージの製造方法に関する。前記方法では、集積回路を含む半導体ウェーハ上にマルチチップスケールパッケージを製作し、ソーイングによりチップスケールパッケージに分離する。この個別チップスケールパッケージを電子機器の回路基板に直接実装することができる。
【００１６】
図５乃至図２０は、本発明の一実施例によるチップスケールパッケージの製造方法を示す。図５を参照すると、公知のウェーハ製造工程によりウェーハ１００を製作する。ウェーハ１００は、シリコンウェーハ基板１０２上に、集積回路（図示せず）と、チップパッド１０４と、パッシベーション層１０６とを含む。パッシベーション層１０６の開口を介してチップパッド１０４が露出される。また、ウェーハ１００は、集積回路を分離するスクライブライン（図示せず）を含む。
【００１７】
図６を参照すると、チップパッド１０４と、このチップパッド１０４上に形成すべきソルダバンプとの接着強度を増加させるため、チップパッド１０４上にアンダーバリアメタル（Under Barrier Metal;ＵＢＭ）１０８を形成する。通常、ＵＢＭ１０８は、多層からなり、ニッケル、銅、金、チタニウム、クロム、チタニウム−タングステン、及び／又はニッケル−バナジウム層を含む。また、他の金属層を使用することができる。ＵＢＭ１０８の構造及び製造方法は、本技術分野において公知のものを使用することができる。例えば、電解メッキ法又は無電解法によりＵＢＭ１０８を形成することがでぎる。メッキに先だって、パッシベーション層を形成する前に、メッキを容易にするため、チップパッド１０４にパラジウム又は亜鉛を塗布することができる。パラジウムの塗布は、少量のＨＣｌとＨ2Ｏで希釈されたＰｄＣｌ2にチップパッドを浸漬することにより行うことができる。亜鉛の塗布は、まずチップパッドをＨＮＯ3で処理し、次いで約１分間亜鉛酸塩溶液に浸漬し、さらに約１５称間ＨＮＯ3で処理し、約１分間亜鉛酸塩溶液に浸漬することにより行う。
【００１８】
ウェーハ１００とは別に、再配線基板を準備する。図７乃至図１４は、再配線基板の製造工程を示す。図７を参照すると、基板基礎層１１０上に第１絶縁層１１２を形成する。第１絶縁層１１０は、金属層よりなり、好ましくは銅層よりなる。第１絶縁層１１２は、ポリイミド又はベンゾサイクロブテン等のポリマを塗布し、塗布されたポリマ層をパターニングして、基板基礎層１１０を露出させる開口１１４を形成する。公知のフォトエッチングにより第１絶縁層１１２をパターニングすることができる。
【００１９】
図８に示すように、第１絶縁層１１２をパターニングした後、図８のＵＢＭ１０８を形成する方法と同様に、基板基礎層１１０上の開口１１４に端子パッド１１６を形成する。例えば、電解メッキ法により端子パッド１１６を形成する場合、基板基礎層１１０をメッキ電極として使用する。
【００２０】
図９乃至図１２は、金属再配線層１２２の形成過程を示す。まず、図９に示すように、公知の塗布及びフォトエッチング工程により第１絶縁層１１２上にフォトレジスト層１１８を形成する。次いで、図１０に示すように、公知の化学的気相蒸着法により第１絶縁層１１２及びフォトレジスト層１１８上に金属層１２０を形成する。その後、フォトレジスト層１１８及びフォトレジスト層１１８上の金属層１２０を除去することにより、金属再配線層１２２を得る。金属再配線層１２２としては、銅、アルミニウム、亜鉛、鉄、白金、コバルト、鉛、ニッケル又はそれらの合金を使用することができる。
【００２１】
図１２において、図７の第１絶縁層１１２を形成する方法と同様に、金属再配線層１２２上に第２絶縁層１２４を形成する。第２絶縁層１２４は、ポリイミド又はベンゾサイクロンブテン等のポリマよりなる。第２絶縁層１２４は、金属再配線層１２２を露出させる第２開口１２６を有する。第２開口１２６は、チップパッド１０４に対応するように形成される。
【００２２】
図１３及び図１４は、第２開口１２６を介して露出される金属再配線層１２２の部分に、接合バンプ１２８を形成する段階を示す。メッキ電極として基板基礎層１１０を用いて、露出された金属再配線層１２２上にソルダ等の金属を電解メッキすることにより、予備接合バンプ１２８’を形成することができる。その後、予備接合バンプ１２８’をリフローすることにより、ボール形状の接合バンプ１２８を形成する。その結果、再配線基板１３０が完成される。
【００２３】
上述した方法によると、絶縁層をウェーハ上に直接形成する従来のウェーハレベルチップスケールパッケージングとは異なり、再配線基板１３０をウェーハ１００とは別途に製作するため、ウェーハの集積回路チップが損傷されない。
【００２４】
再配線基板１３０を製造した後、図１５のウェーハ１００を、図１６に示すように再配線基板１３０に接合する。この際、ウェーハ１００は、チップパッド１０４が接合バンプ１２８と整列されるように、再配線基板１３０上に載置される。図面から明らかなように、再配線基板１３０の接合バンプ１２８とウェーハ１００のチップパッド１０４、より具体的にはＵＢＭ１０８とが接合される。接合は、２００〜２５０℃で約１〜２分間リフローすることにより、ウェーハ１００と再配線基板１３０を電気的に接続する。このリフロー工程によると、従来の製造方法による絶縁層の形成工程に比べてウェーハ１００の集積回路に与える損傷が少ない。例えば、絶縁層の形成は、通常硬化温度約３００℃、硬化時間約１０分以上である。
【００２５】
図１７を参照すると、ウェーハ１００と再配線基板１３０とを接合した後、ウェーハ１００と再配線基板１３０間の間隙１３２に封止樹脂（液状ポリマ）をアンダフィリル（underfill）方法により充填し、充填された封止樹脂を硬化することにより、緩衝層１３４を形成する。例えば、粘度が約２５０ポアズのエポキシ系樹脂を間隙１３２に充填し、１５０℃で約６０分間硬化する。緩衝層１３４は、ウェーハ１００と再配線基板１３０間の熱膨張係数の差異に起因した熱的ストレスを吸収して、接合バンプ１２８の不良を防止する。また、緩衝層１３４は、絶縁層としての機能をもし、ＣＳＰのキャパシタンスを低下させる。
【００２６】
緩衝層１３４を形成した後、例えば湿式エッチングにより基板基礎層１１０を除去する。基板基礎層１１０が厚さ５００μｍの銅より形成された場合、硫酸（Ｈ2ＳＯ4）と過酸化水素（Ｈ2Ｏ2）を用いて２時間湿式エッチングすることにより基板基礎層１１０を除去し、図１８に示すように、端子パッド１１６を露出させる。次いで、図１９及び図２０に示すように、公知のソルダバンプ形成方法により、各々の端子パッド１１６に外部接続端子１３６を形成し、従来のソーイング方法によりスクライブライン１３８に沿って切断して個々のＣＳＰを得る。
【００２７】
図２１乃至図２７は、本発明の他の実施例によるＣＳＰの製造方法を示す。本実施例による方法は、ウェーハでなく、個別集積回路チップを再配線基板に接合することを除いて、図５乃至図２０を参照して説明した方法と同様である。従って、ここでは、ウェーハ及び再配線基板の準備工程については説明を省略する。
【００２８】
図２１は、図６のウェーハ１００を個別集積回路チップ１５０に分離した状態を示す。図２２の再配線基板１３０は、図１４の再配線基板１３０と同一である。図２３を参照すると、分離された個別チップ１５０をテストし、テストを通過したチップ１５０を、図１６と同様の方法で再配線基板１３０に接合する。個別チップ１５０と再配線基板１３０との接合は、再配線基板１３０の接合バンプ１２８を、ＵＢＭ１０８を介してチップ１５０のチップパッド１０４に接続することにより行われる。
【００２９】
図２４を参照すると、チップ１５０を再配線基板１３０に接合した後、再配線基板１３０とチップ１５０間の間隙１５２に封止樹脂（液状ポリマー）を充填し、充填された封止樹脂を硬化して、緩衝層１５６を形成する。そして、図２５に示すように、チップ１５０間の間隙１５４に沿って従来のウェーハ切断工程により再配線基板１３０の第１及び第２絶縁層１１２、１２４を部分的に除去する。その結果、再配線基板１３０の基板基礎層１１０に延設する溝１５８が形成される。その後、図２６に示すように、湿式エッチングにより基板基礎層１１０を除去すると、再配線基板１３０が各々のチップ１５０に対応して完全に分離され、端子パッド１１６が露出される。最後に、図２７に示すように、公知のソルダバンプ形成方法により各々の端子パッド１１６に外部接続端子１３６を形成することにより、個々のＣＳＰ１６０が製造される。
【００３０】
本発明は、他のウェーハレベルチップスケールパッケージング方法を提供する。この方法は、外部接続端子の形成工程を除いて、図５乃至図２０を参照して説明した方法と同様である。図２８乃至図３１は、新たな外部接続端子の形成工程を示す。ウェーハ１３０を再配線基板１００に接合した後、図５乃至図２０に示した方法では、端子パッド１１６を露出するように、基板基礎層１１０全体を除去したが、図２８乃至図３１に示した方法では、基板基礎層１１０を部分的に除去する。本実施例では、基板基礎層が導電性金属よりなる。
【００３１】
ウェーハ１３０を再配線基板１００に接合した後（図２８）、図２９に示すように、基板基礎層１１０上にフォトレジスト層を塗布し、パターニングすることにより、フォトレジストパターン１７０を形成する。これにより、フォトレジストパターン１７０が端子パッド１１６上に位置することになる。その後、フォトレジストパターン１７０をマスクとして基板基礎層１１０をエッチングすると、図３０に示すように、フォトレジストパターン１７０で被覆された基板基礎層パターン１７２が得られる。最後に、図３１に示すように、フォトレジストパターン１７０を除去すると、個別ＣＳＰの外部接続端子として使用されるべき基板基礎層パターン１７２が形成される。個別ＣＳＰは、図２０の方法と同様に分離される。
【００３２】
以上、本発明の具体的な実施例について説明したが、本発明の精神と特許請求範囲内で、いろいろと変更して実施することがてきることがわかる。例えば、図２１乃至図２７の方法は、図２８乃至図３１の外部接続端子の形成工程を使用することができる。
【００３３】
【発明の効果】
以上説明したように、本発明によると、絶縁層をウェーハ上に直接形成する従来のウェーハレベルチップスケールパッケージングとは異なり、再配線基板をウェーハとは別途に製作するため、ウェーハの集積回路チップが損傷されない。
【００３４】
また、再配線基板とウェーハ（又は集積回路チップ）との間に緩衝層を形成することにより、ウェーハと再配線基板間の熱膨張係数の差異に起因した熱的ストレスを吸収して、接合バンプの不良を防止することができる。また、緩衝層は、絶縁層としての機能をもし、ＣＳＰのキャパシタンスを低下させる。
【００３５】
さらに、本発明によると、個別チップをテストし、テストを通過したチップだけを再配線基板に接合するので、半導体パッケージのコストアップを防止することができる。
【図面の簡単な説明】
【図１】半導体ウェーハを示す平面図である。
【図２】図１のＡ部分を示す拡大図である。
【図３】ウェーハレベルで製造されたチップスケールパッケージを示す平面図である。
【図４】図３のチップスケールパッケージを示す断面図である。
【図５】本発明の一実施例によるチップスケールパッケージの製造方法を説明するためのものであって、半導体ウェーハを示す部分断面図である。
【図６】本発明の一実施例によるチップスケールパッケージの製造方法を説明するためのものであって、半導体ウェーハを示す部分断面図である。
【図７】本発明の一実施例によるチップスケールパッケージの製造方法を説明するためのものであって、再配線基板を示す部分断面図である。
【図８】本発明の一実施例によるチップスケールパッケージの製造方法を説明するためのものであって、再配線基板を示す部分断面図である。
【図９】本発明の一実施例によるチップスケールパッケージの製造方法を説明するためのものであって、再配線基板を示す部分断面図である。
【図１０】本発明の一実施例によるチップスケールパッケージの製造方法を説明するためのものであって、再配線基板を示す部分断面図である。
【図１１】本発明の一実施例によるチップスケールパッケージの製造方法を説明するためのものであって、再配線基板を示す部分断面図である。
【図１２】本発明の一実施例によるチップスケールパッケージの製造方法を説明するためのものであって、再配線基板を示す部分断面図である。
【図１３】本発明の一実施例によるチップスケールパッケージの製造方法を説明するためのものであって、再配線基板を示す部分断面図である。
【図１４】本発明の一実施例によるチップスケールパッケージの製造方法を説明するためのものであって、再配線基板を示す部分断面図である。
【図１５】本発明の一実施例によるチップスケールパッケージの製造方法を説明するためのものであって、半導体ウェーハ及び再配線基板を示す部分断面図である。
【図１６】本発明の一実施例によるチップスケールパッケージの製造方法を説明するためのものであって、半導体ウェーハ及び再配線基板を示す部分断面図である。
【図１７】本発明の一実施例によるチップスケールパッケージの製造方法を説明するためのものであって、半導体ウェーハ及び再配線基板を示す部分断面図である。
【図１８】本発明の一実施例によるチップスケールパッケージの製造方法を説明するためのものであって、半導体ウェーハ及び再配線基板を示す部分断面図である。
【図１９】本発明の一実施例によるチップスケールパッケージの製造方法を説明するためのものであって、半導体ウェーハ及び再配線基板を示す部分断面図である。
【図２０】本発明の一実施例によるチップスケールパッケージの製造方法を説明するためのものであって、半導体ウェーハ及び再配線基板を示す部分断面図である。
【図２１】本発明の他の実施例によるチップスケールパッケージの製造方法を説明するための部分断面図である。
【図２２】本発明の他の実施例によるチップスケールパッケージの製造方法を説明するための部分断面図である。
【図２３】本発明の他の実施例によるチップスケールパッケージの製造方法を説明するための部分断面図である。
【図２４】本発明の他の実施例によるチップスケールパッケージの製造方法を説明するための部分断面図である。
【図２５】本発明の他の実施例によるチップスケールパッケージの製造方法を説明するための部分断面図である。
【図２６】本発明の他の実施例によるチップスケールパッケージの製造方法を説明するための部分断面図である。
【図２７】本発明の他の実施例によるチップスケールパッケージの製造方法を説明するための部分断面図である。
【図２８】本発明のさらに他の実施例によるチップスケールパッケージの製造方法を説明するための部分断面図である。
【図２９】本発明のさらに他の実施例によるチップスケールパッケージの製造方法を説明するための部分断面図である。
【図３０】本発明のさらに他の実施例によるチップスケールパッケージの製造方法を説明するための部分断面図である。
【図３１】本発明のさらに他の実施例によるチップスケールパッケージの製造方法を説明するための部分断面図である。
【符号の説明】
１００  ウェーハ
１０２  ウェーハ基板
１０４  チップパッド
１０６  パッシベーション層
１１０  基板基礎層
１１２、１２４  絶縁層
１１６  端子パッド
１１８、１７０  フォトレジスト層
１２０、１２２  金属層
１２８  接合バンプ
１３０  再配線基板
１３４、１５６  緩衝層
１３６  外部接続端子
１３８  スクライブライン
１４０、１６０  チップスケールパッケージ
１５０  集積回路チップ
【図１】
0003759689.tif 000002
【図２】
0003759689.tif 000003
【図３】
0003759689.tif 000004
【図４】
0003759689.tif 000005
【図５】
0003759689.tif 000006
【図６】
0003759689.tif 000007
【図７】
0003759689.tif 000008
【図８】
0003759689.tif 000009
【図９】
0003759689.tif 000010
【図１０】
0003759689.tif 000011
【図１１】
0003759689.tif 000012
【図１２】
0003759689.tif 000013
【図１３】
0003759689.tif 000014
【図１４】
0003759689.tif 000015
【図１５】
0003759689.tif 000016
【図１６】
0003759689.tif 000017
【図１７】
0003759689.tif 000018
【図１８】
0003759689.tif 000019
【図１９】
0003759689.tif 000020
【図２０】
0003759689.tif 000021
【図２１】
0003759689.tif 000022
【図２２】
0003759689.tif 000023
【図２３】
0003759689.tif 000024
【図２４】
0003759689.tif 000025
【図２５】
0003759689.tif 000026
【図２６】
0003759689.tif 000027
【図２７】
0003759689.tif 000028
【図２８】
0003759689.tif 000029
【図２９】
0003759689.tif 000030
【図３０】
0003759689.tif 000031
【図３１】
0003759689.tif 000032