(57)【特許請求の範囲】
【請求項１】
以下のものを含むパワーＭＯＳ素子、
第１の導電型にドーピングされたドリフト領域（４２）、
第１の導電型とは異なる第２の導電型にドーピングされたチャンネル領域（４４）、該チャンネル領域（４４）は前記ドリフト領域（４２）に隣接している、
第１の導電型にドーピングされたソース領域（４６）、該ソース領域（４６）はチャンネル領域（４４）に隣接している、
互いに間隔をおいて配置され、パワーＭＯＳ素子の活性領域を規定し、ソース領域（４６）及びチャンネル領域（４４）を通り、ドリフト領域（４２）まで実質的に平行に延びている複数のゲートトレンチ（１２）、該ゲートトレンチは、絶縁体（５０）によってソース領域（４６）、チャンネル領域（４４）及びドリフト領域（４２）から電気的に絶縁されている導電材料（５２）を含む、
ゲートトレンチを電気的に接続する接続ゲートトレンチ（２２）、該接続ゲートトレンチ（２２）はソース領域（４６）及びチャンネル領域（４４）を通り、ドリフト領域（４２）まで延び、絶縁体（５０）によってソース領域（４６）、チャンネル領域（４４）及びドリフト領域（４２）から電気的に絶縁されている導電材料（５２）を含み、第１接続領域（２２ａ）、第２接続領域、第１の細長い領域（２２ｂ）及び第２の細長い領域を含む環状のトレンチであり、第１接続領域（２２ａ）は複数のゲートトレンチ（１２）の第１端部を互いに接続し、第１及び第２の細長い領域（２２ｂ）は第１及び第２の接続領域（２２ａ）を、複数のゲートトレンチ（１２）によって規定される活性領域が接続ゲートトレンチ（２２）によって完全に囲まれるように、互いに接続する、
前記ソース領域（４６）及び前記チャンネル領域（４４）に接触する接続構造（２０，６０）、
接続ゲートトレンチ（２２）に接触するゲート接続部（２４）、該ゲート接続部（２４）は接続ゲートトレンチの絶縁体（５０）を貫通する接続孔を有し、該接続孔には導電材料（６０）が充填され、接続孔に充填されている該導電材料（６０）は接続ゲートトレンチ（２２）の導電材料（５２）に接続されている。
【請求項２】
以下のものを含むパワーＭＯＳ素子、
第１の導電型にドーピングされたドリフト領域（４２）、
第１の導電型とは異なる第２の導電型にドーピングされたチャンネル領域（４４）、該チャンネル領域（４４）は前記ドリフト領域（４２）に隣接している、
第１の導電型にドーピングされたソース領域（４６）、該ソース領域（４６）は前記チャンネル領域（４４）に隣接している、
互いに間隔をおいて配置され、パワーＭＯＳ素子の活性領域を規定し、ソース領域（４６）及びチャンネル領域（４４）を通り、ドリフト領域（４２）まで実質的に平行に延びている複数のゲートトレンチ（１２）、該ゲートトレンチは、絶縁体（５０）によってソース領域（４６）、チャンネル領域（４４）及びドリフト領域（４２）から電気的に絶縁されている導電材料（５２）を含む、
ゲートトレンチを電気的に接続する接続ゲートトレンチ（２２）、該接続ゲートトレンチ（２２）はソース領域（４６）及びチャンネル領域（４４）を通り、ドリフト領域（４２）まで延び、絶縁体（５０）によってソース領域（４６）、チャンネル領域（４４）及びドリフト領域（４２）から電気的に絶縁されている導電材料（５２）を含み、ゲートトレンチが全く存在しないパワーＭＯＳ素子の不活性領域を囲む環状部分（２２ａ）と、該環状部分に導電状態に接続されている延長部分を含み、該延長部分はゲートトレンチの少なくとも一部を互いに導電状態に接続している、
前記ソース領域（４６）及び前記チャンネル領域（４４）に接触する接続構造（２０，６０）、
接続ゲートトレンチ（２２）に接触するゲート接続部（２４）、該ゲート接続部（２４）は接続ゲートトレンチの絶縁体（５０）を貫通する接続孔を有し、該接続孔には導電材料（６０）が充填され、接続孔に充填されている該導電材料（６０）は接続ゲートトレンチ（２２）の導電材料（５２）に接続されている。
【請求項３】
請求項１又は請求項２記載のパワーＭＯＳ素子であり、前記接続孔（５６）を受け入れる接続ゲートトレンチ（２２）の幅は、複数のゲートトレンチ（１２）の一つの幅よりも大きい。
【請求項４】
請求項１、請求項２又は請求項３記載のパワーＭＯＳ素子であり、複数のゲートトレンチ（１２）のうちの一つと接続ゲートトレンチ（２２）の間の角度が実質的に９０°である。
【請求項５】
請求項１、請求項３又は請求項４記載のパワーＭＯＳ素子であり、ゲート接続部（２４）はパワーＭＯＳ素子の縁部（６８）に位置し、その一部がパワーＭＯＳ素子の活性領域の上にのみ広がっている。
【請求項６】
請求項２、請求項３又は請求項４記載のパワーＭＯＳ素子であり、ゲート接続部（２４）は実質的にパワーＭＯＳ素子の中央に位置し、全てではないにしてもそのほとんどの部分がパワーＭＯＳ素子の活性領域の上に広がっている。
【請求項７】
請求項２、請求項３又は請求項４記載のパワーＭＯＳ素子であり、接続ゲートトレンチの環状部分（２２ａ）はゲートトレンチに対して実質的に直交方向に配置されている二つの接続領域を含み、延長部分（２２ｃ−２２ｆ）は接続領域と同方向に延びている。
【請求項８】
請求項２、請求項３、請求項４、請求項６又は請求項７記載のパワーＭＯＳ素子であり、パワーＭＯＳ素子は矩形状であり、複数のゲートトレンチ（１２）は四つの小グループを含み、各小グループ内のゲートトレンチ（１２）はパワーＭＯＳ素子の各辺に平行であり、接続ゲートトレンチ（２２）の延長部分は、ゲートトレンチを互いに導電状態に接続するために、それぞれ、環状の接続ゲートトレンチ（２２）の方向にパワーＭＯＳ素子の矩形の対角線状に延びている。
【請求項９】
請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７又は請求項８記載のパワーＭＯＳ素子であり、さらにパワーＭＯＳ素子の活性領域を完全に囲む縁部終端構造（２６）を備えている。
【請求項１０】
請求項９記載のパワーＭＯＳ素子であり、前記縁部終端構造は、所定の逆電圧クラスを満たすために、互いに接触しておらず、互いの間の距離がパワーＭＯＳ素子の周辺部に向かって大きくなっている複数の平行な終端トレンチ（２６ａ，２６ｂ）を含む。
【請求項１１】
請求項９記載のパワーＭＯＳ素子であり、前記縁部終端構造は、ソース領域、ドレイン領域及びチャンネル領域とは反対側の縁部に、絶縁体（５０）によって絶縁されている導電材料（５２）を有する終端トレンチ（２６’）の一部を含み、この縁部終端構造の導電材料（５２）は接続孔（７０）、上面メタライゼーション（７４）及び接続孔（７２）を介してソース領域（４６）及びドレイン領域（４４）に導電可能に接続されており、パワーＭＯＳ素子の縁部（６８）は終端トレンチ（２６’）内にある。
【請求項１２】
請求項１、請求項２、請求項３、請求項４、請求項５，請求項６、請求項７、請求項８、請求項９，請求項１０又は請求項１１記載のパワーＭＯＳ素子であり、ソース接続構造及びチャンネル接続構造は、導電材料（６０）を充填した共通の接続孔（５６）を含み、この接続孔は、ソース領域（４６）とチャンネル領域（４４）が一つの接続部によって同電位に保たれるように、ソース領域（４６）を通じてチャンネル領域（４４）まで延びている。
【請求項１３】
請求項１、請求項２、請求項３、請求項４、請求項５，請求項６、請求項７、請求項８、請求項９、請求項１０、請求項１１又は請求項１２記載のパワーＭＯＳ素子であり、ドリフト領域（４２）、チャンネル領域（４４）及びソース領域（４６）は、第１のドーピングタイプのドーピングで強くドープされた基板層（４０）上の平らなエピタキシー層である。
【請求項１４】
請求項１、請求項２、請求項３、請求項４、請求項５、請求項６、請求項７、請求項８、請求項９、請求項１０、請求項１１又は請求項１２記載のパワーＭＯＳ素子であり、ドリフト領域（４２）、チャンネル領域（４４）及びソース領域（４６）は、第１のドーピングタイプのドーピングで強くドープされた基板層上の平らなインプランテーション層である。
【請求項１５】
請求項１２記載のパワーＭＯＳ素子であり、チャンネル領域とソース領域の間の縁部は、接続孔（５６）を通じての接続孔インプランテーション（６６）のために、パワーＭＯＳ素子の主面と平行ではない。
【請求項１６】
請求項１又は請求項２記載のパワーＭＯＳ素子を製造する方法であり、以下のステップを含む、
第１の導電型にドーピングされたドリフト領域（４２）、該第１の導電型とは異なる第２の導電型にドーピングされ、該ドリフト領域（４２）に隣接しているチャンネル領域（４４）、第１の導電型にドーピングされ、チャンネル領域（４４）に隣接しているソース領域（４６）を有する基板を準備する、
互いに離れており、パワーＭＯＳ素子の活性領域を規定する実質的に平行なゲートトレンチ（１２）及び接続トレンチ（２２）をフォトリゾグラフィにより形成するステップで、複数の実質的に平行なゲートトレンチ（１２）は、ゲートトレンチがソース領域（４６）及びチャンネル領域（４４）を通じてドリフト領域（４２）に延びるように、接続ゲートトレンチ（２２）により導電可能に互いに接続されるように形成する、このステップにおいて、
前記接続ゲートトレンチ（２２）は、第１接続領域（２２ａ）、第２接続領域、第１の細長い領域（２２ｂ）及び第２の細長い領域を含む環状のトレンチであり、第１接続領域（２２ａ）は複数のゲートトレンチの第１端部を互いに接続し、第２接続ゲートトレンチは複数のゲートトレンチ（１２）の第２端部を互いに接続し、第１及び第２の細長い領域（２２ｂ）は、複数のゲートトレンチ（１２）によって規定される活性領域が接続ゲートトレンチ（２２）によって完全に囲まれるように、第１及び第２接続領域（２２ａ）を互いに接続する、又は、
接続ゲートトレンチ（２２）は、ゲートトレンチが全く存在しないパワーＭＯＳ素子の不活性領域を囲む環状部分（２２ａ）と、該環状部分に導電状態に接続されている延長部分を含み、該延長部分はゲートトレンチの少なくとも一部を互いに導電状態に接続する、
絶縁体（５０）によって、ソース領域（４６）、チャンネル領域（４４）及びドリフト領域（４２）から絶縁されている導電材料（５２）を含ませるように、ゲートトレンチ（１２）及び接続ゲートトレンチ（２２）を加工する、
ソース領域（４６）、チャンネル領域（４４）及び接続ゲートトレンチ（２２）と接触する接続孔（５６）をフォトリゾグラフィで形成するステップで、接続ゲートトレンチ（２２）は接続ゲートトレンチ（２２）に関する接続孔を介して接触可能であるようにする、
接続孔（５６）に導電材料（６０）を充填する、
ゲート接続部（２４）、ソース接続部（２０）及びチャンネル接続部（２０）をフォトリゾグラフィで形成する。
【請求項１７】
請求項１６記載の方法であり、フォトリゾグラフィのステップはそれぞれ、マスクを形成するステップ及び特定の深さにエッチングするステップを含む。
【請求項１８】
請求項１６又は請求項１７記載の方法であり、基板を準備するステップは下記のステップを含む、
チャンネル領域（４４）を第１のドーピングタイプにドープされた半導体基板にインプラントする、
該半導体基板にソース領域（４６）をインプラントする。
【請求項１９】
請求項１６又は請求項１７記載の方法であり、基板を準備するステップは下記のステップを含む、
半導体基板上にチャンネル領域（４４）のエピタキシアル成長を行う、
エピタキシアル成長されたチャンネル領域（４４）にソース領域（４６）をインプラントする。
【請求項２０】
請求項１６、請求項１７、請求項１８又は請求項１９記載の方法であり、ゲートトレンチ（１２）と接続ゲートトレンチ（２２）のフォトリゾグラフィによる形成のステップの後に、少なくとも一回の清浄酸化とそれに引き続く清浄酸化物の除去が行われる。
【請求項２１】
請求項１６、請求項１７、請求項１８、請求項１９又は請求項２０記載の方法であり、ゲートトレンチ（１２）及び接続ゲートトレンチ（２２）を形成するステップは以下のステップを含む、
絶縁体（５０）を形成するためにゲート酸化を行う、
酸化されたトレンチに導電材料（５２）を充填する、
導電材料がトレンチ内にのみ残るように導電材料を除去する、
中間酸化物（５４）を設ける。
【請求項２２】
請求項２１記載の方法であり、中間酸化物（５４）は、りん化ホウ素ケイ酸ガラス（ＢＰＳＧ）、酸化シラン又は酸化物と窒化物の組合せであるドープされた又はドープされていないＣＶＤ酸化物を含む。
【請求項２３】
請求項１６、請求項１７、請求項１８、請求項１９、請求項２０、請求項２１又は請求項２２記載の方法であり、ゲートトレンチ（１２）及び接続ゲートトレンチ（２２）をフォトリゾグラフィで形成し、加工するステップにおいて、少なくとも一つの終端トレンチ（２６）が、複数のゲートトレンチ（１２）と接続トレンチ（２２）によって確定されるパワーＭＯＳ素子の活性領域を囲むように形成される。
【請求項２４】
請求項１６、請求項１７、請求項１８、請求項１９、請求項２０、請求項２１、請求項２２又は請求項２３記載の方法であり、接続孔（５６）のフォトリゾグラフィによる形成の後に、チャンネル領域（４４）との低抵抗接続を可能にするために、接続孔のインプランテーション（６４）が行われる。
【請求項２５】
請求項１６、請求項１７、請求項１８、請求項１９、請求項２０、請求項２１、請求項２２、請求項２３又は請求項２４記載の方法であり、接続孔をフォトリゾグラフィで形成するステップの後に、チャンネル領域（４４）及びドリフト領域（４２）のドーピングプロフィルを変更するために、さらなる接続孔のインプランテーション（６６）が行われる。
【請求項２６】
請求項１６、請求項１７、請求項１８、請求項１９、請求項２０、請求項２１、請求項２２、請求項２３、請求項２４又は請求項２５記載の方法であり、接続孔（５６）に導電材料（６０）を充填し、これにより、ソース領域（４６）とチャンネル領域（４４）が短絡され、接続ゲートトレンチ（２２）が接続される。
【請求項２７】
請求項１６、請求項１７、請求項１８、請求項１９、請求項２０、請求項２１、請求項２２、請求項２３、請求項２４、請求項２５又は請求項２６記載の方法であり、ゲート接続部（２４）、ソース接続部及びチャンネル接続部（２０）をフォトリゾグラフィで形成する前に、タングステン、アルミニウム又はタングステンとアルミニウムの組合せを含む全域金属層（６２）が形成される。
【請求項２８】
請求項１６、請求項１７、請求項１８、請求項１９、請求項２０、請求項２１、請求項２２、請求項２３、請求項２４、請求項２５、請求項２６又は請求項２７記載の方法であり、ゲート接続部（２４）、ソース接続部及びチャンネル接続部（２０）をフォトリゾグラフィで形成するステップで、ソース接続部（２０）は、ゲート接続部（２４）が位置する接続ゲートトレンチ（２２）の周りの領域を除いて、実質的にパワーＭＯＳ素子の全表面上に広がるように形成される。
【請求項２９】
請求項２３、請求項２４、請求項２５、請求項２６、請求項２７又は請求項２８記載の方法であり、ゲートトレンチ（１２）及び接続ゲートトレンチ（２２）のフォトリゾグラフィによる形成及び加工のステップで、互いに接触せず、互いの間の距離がパワーＭＯＳ素子の縁部に向かって大きくなる複数の終端トレンチ（２６）が形成される。
【請求項３０】
請求項２３、請求項２４、請求項２５、請求項２６、請求項２７又は請求項２８記載の方法であり、前記終端トレンチは、ゲートトレンチ（１２）の幅の５〜２５倍の幅を有し、接続孔のフォトリゾグラフィによる形成のステップでは、接続孔（２７）が、ソース領域（４６）及び終端トレンチ（２６’）に隣接するチャンネル領域（４４）と終端トレンチ（２６’）縁部の導電材料（５２）に形成され、ゲート接続部（２４）、ソース接続部及びチャンネル接続部（２０）のフォトリゾグラフィによる形成のステップでは、終端トレンチ（２６’）内の接続孔（７０）とソース領域（４６）及びチャンネル領域（４４）内の接続孔（７２）との間の金属接続部（７４）が電界面のような構成を生み出すように形成される。
【請求項３１】
請求項２８、請求項２９又は請求項３０記載の方法であり、接続ゲートトレンチ、ソース接続部（２０）及びゲート接続部（２４）は、ゲート接続部（２４）が実質的にパワーＭＯＳ素子の中央に位置するように配置されている。
【請求項３２】
請求項１６又は請求項１７記載の方法であり、ゲートトレンチ（１２）を形成するステップは下記のステップを含む、
ゲートトレンチ（１２）内にゲート酸化物（５０）を形成する、
ゲート酸化物（５０）上にポリシリコン層を設ける、
ポリシリコン上にタングステンを設ける、
ケイ化が起こるように前記配置の熱処理を行う。
【請求項３３】
請求項１６又は請求項１７記載の方法であり、
基板を準備するステップは以下のステップを含む、
第１のドーピングタイプでドープされた半導体基板にチャンネル領域（４４）をインプラントする、
前記半導体基板にソース領域（４６）をインプラントする、
ゲート接続部（２４）、ソース接続部（２０）及びチャンネル接続部（２０）のフォトリゾグラフィによる形成のステップの後に、さらに以下のステップを含む、
前記半導体基板の、ゲートトレンチ（１２）が形成されている面とは反対の面上を研磨する、
強くドープされた領域を、半導体基板の研磨された側から半導体基板にインプラントする、
ドレイン接続部を形成するために、裏面のメタライゼーションを設ける。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、パワーＭＯＳ素子及びパワーＭＯＳ素子の製造方法、詳しくは、ゲートが複数のトレンチを有し、ソース接続部とゲート接続部が正面側に位置し、ドレイン接続部が裏面側に位置し、素子を流れる電流の流れが実質的に正面と裏面に直交する、つまり、垂直である、垂直型パワーＭＯＳ素子に関する。
【０００２】
【従来の技術と課題】
垂直型パワーＭＯＳＦＥＴ構造は、長年知られている。早くも１９８５年に、Ｄａｉｓｕｋｅ  Ｕｅｄａ等がトレンチゲートを有するパワーＭＯＳ素子を“New  Vertical  Power  MOSFET  Structure  with  Extremely  Reduced  On−Resistance”（電子部品に関するＩＥＥＥ報、ＥＤ−３２巻、１号、１９８５年１月）で発表した。この構造において、ゲートはウェハの表面に水平に位置するのではなく、異方性プラズマエッチングを施されたトレンチの側面に垂直に位置している。この素子は、全裏面ドレイン接続部と上部ソース接続部を有する。
【０００３】
このタイプの垂直型パワートランジスタでは、チャンネル抵抗のオン時の全抵抗に対する割合は、電流の強さの低減に伴って大きくなる。トランジスタにおける電力散逸を低減するために、チップ領域を大きくするか、またはトランジスタのチャンネル幅を大きくする。このトレンチ技術は、従来のＤＭＯＳ技術に比べて、有効トランジスタ面積ごとのチャンネル幅を有意義に増加させる。この場合、技術パラメータのみが要因を規定し、ＤＭＯＳ概念の場合のように電気的パラメータが要因を規定することがないからである。
【０００４】
Ｓ．Ｍａｔｓｕｍｏｔｏ等による“A  High−Performance  Self−Aligned  UMOSFET  with  a  Vertical  Trench  Contact  Structure”（電子装置に関するＩＥＥＥ報、４１巻、５号、１９９４年５月）では、パワーＭＯＳ素子が開示され、層の順に、強くｎにドープされたソース層、ｐにドープされたチャンネル層、弱くｎにドープされたドリフト層、強くｎにドープされた基板層を有し、その裏面にドレイン接続部が接続されている。ポリシリコンを充填されたトレンチは、二酸化シリコンによって上面に対して絶縁され、ゲートトレンチを形成する。素子の上面に位置するソース接続部は、金属を充填した接続孔を通じてソース領域にもチャンネル領域にも接続され、ソース領域及びチャンネル領域を同じ電位に保つ。接続孔を用いてソース領域とチャンネル領域に同時に接触することによって、省空間サーキットの設計が可能になる。接続孔の形成において高いアスペクト比が形成され、適合するように沈積された金属が、接続孔を空間なく埋めるように挿入される。タングステンがこれに使用される。
【０００５】
Ｄ．  Ｋｉｎｚｅｒ等による“A  High−Density  Self−Aligned  4−Mask−Planar  VDMOS  Process”（１９９６年５月２０日〜２３日、ＵＳＡ、マウイにおけるＩＳＰＳＤ９６会報、２４３〜２４７ページ）には、パワーＭＯＳトランジスタの一般的な製造方法が説明されている。この製造には通常四つのマスクが使用され、第１のマスクは、フィールドオキサイドに、活性セルが収納されるべき開口を形成するために用いられる。第２のマスクはゲートマスクである。第３のマスクは接続マスクとして使用され、第４つまり最後のマスクはメタルマスクである。このマスクはソース金属とゲート金属を分離する。ゲート接続部は全ゲート幅上の有効ゲート上に直接形成される。この技術がトレンチゲートを有するパワー素子に応用される場合、ゲートトレンチ形成のためにさらなるマスクが必要である。従って、従来は、ゲートトレンチを有する垂直型パワー素子を製造するために、五つのマスクが使用されていた。
【０００６】
Ｕｅｄａ、Ｍａｔｓｕｍｏｔｏ、Ｋｉｚｅｒが、ドープされた半導体基板の上又は中に層状に形成された垂直型パワーＭＯＳ素子を記載しているのに対し、Ｒｉｃｈａｒｄ  Ｋ．  Ｗｉｌｌｉａｍｓ等は“A  30−V  P−channel  Trench  Gated  DMOSFET  with  900  μΩ−ｃｍ2  Specific  On−Resistance  at  2.7V”（１９９６年５月２０日〜２３日、ＵＳＡ、マウイにおけるＩＳＰＳＤ９６会報、５３〜５７ページ）で、チャンネル領域及びソース領域を形成するために局部的に形成されたｎ領域及びｐ領域を有する垂直型パワー素子を説明している。
【０００７】
全領域マスクを使用しないドーピング領域の形成がＷＯ９３／２６０４７に記載されている。そこで説明されているシリコンカーバイドパワーＭＯＳＦＥＴは、活性領域と接続領域を含んでいる。接続領域は、端面での縁部破壊が電力持続能力を制限しないように、パワー素子の切断面又はウェハの縁部に向かう電気的強さを増大する。活性領域はドリフト領域、一般領域及びソース領域に対して絶縁しているゲートトレンチを含み、このゲートトレンチは公知のイオントレンチエッチング法によって形成される。酸化後、トレンチにポリシリコン又は金属を充填する。ゲートトレンチは（ポリシリコン）ゲート接続部に接触し、ソース接続部及びドレイン接続部はそれぞれ素子の正面、裏面に取り付けられている。縁部の非接触トレンチは、それぞれ電位的に「浮遊の」電界面及び電界輪を形成する。
【０００８】
ＷＯ９５／０９４３９はさらなるシリコンカーバイド電界効果素子を説明している。この素子は、層状にドープされた基板に形成されたいくつかのゲートトレンチを有している。トレンチはその中に絶縁体によって絶縁された導電材料としてポリシリコンを含んでいる。基板は、上面に広面積のソース接続部を有し、裏面に広面積のドレイン接続部を有している。ゲートトレンチは、貫通孔により、ソース接続部及びゲートトレンチの導電材料を取り巻く絶縁体と接触している。単独のＦＥＴ素子がいくつか、ソース接続部の上方に配置されソース接続部から絶縁されたメタライゼーションにより、導電性のゲート電極を互いに接続することによって、並列に接続されている。
【０００９】
この公知のパワーＭＯＳ素子の不利な点は、ソース接続部の形成後、さらなるマスキング工程でソース金属接続部に貫通孔を形成し、その下に位置するゲート絶縁体がゲートトレンチ内のゲート電極に接触可能にしなければならないことである。これらのゲートトレンチが高電流を扱えるように並列に接続されている場合、ゲートトレンチの方への貫通孔を絶縁し、ソース電極の上方にゲート電極を形成する付加的なさらなるステップが必要である。このことは、二つのメタライゼーション層が互いに上下に位置し、互いに絶縁されなければならないので、この製造方法は高いコストを必要とする。さらに、この公知のパワーＭＯＳ素子は、Ｕｅｄａに記載されているように、通常ソース領域と同じ電位にセットされるチャンネル領域を接続するステップを必要とする。
米国特許第５７６３９１５号明細書は、ポリシリコンが配置され、ゲート酸化物によって周囲の半導体材料から絶縁されている正方形状に分岐しているゲートトレンチを含むＤＭＯＳトランジタを開示している。このゲートトレンチは各トランジスタセルを形成する正方形を規定し、各正方形には一つのソース接続部が配置され、複数のソース接続部が裏面のドレイン接続部と共に複数のトランジスタをそれぞれ並列配列し、これらは全体としてＤＭＯＳトランジスタを形成する。正方形状に分岐されたゲートトレンチは、これらもまたトレンチとして形成されている複数の平行なゲートロータを介して、接続トレンチに接続されている。ソース接続部はそれぞれのトランジスタ上の連続的な金属面によって形成でき、このソース接続部は酸化物によって貫通孔を介してソース領域と接触している。ゲート接続部は、ゲートトレンチ及びゲートロータよりも幅広の接続トレンチに、貫通孔を介して接続されている。
ＥＰ−Ａ−０５８３０２３は六つのマスキングステップを含むＤＭＯＳトランジスタの製造方法を開示している。このＤＭＯＳトランジスタはいくつかの電界輪を有する終端構造を含み、これらの電界輪が互いに近接して配列できるように、全ての隣り合う電界輪の組合せは一つの絶縁トレンチによって絶縁されている。これらの電界輪及びトレンチは、この活性トランジスタの対応する部分と同じステップで形成される。
【００１０】
本発明の目的は、その製造が最低数のステップでなされるように、融通性のある設計が可能なパワーＭＯＳ素子を提供することである。
【００１１】
【発明の構成、作用及び効果】
前記目的は、請求項１記載のパワーＭＯＳ素子及び請求項１６記載のパワーＭＯＳ素子の製造方法により、達成される。
【００１２】
本発明は、個々のトランジスタの並列接続を達成するためには、通常の個々のゲートトレンチ間の接触の概念から離れ、それを放棄しなければならないという認識に基づいている。個々のゲートトレンチの従来の接触の代わりに、本発明では、接続ゲートトレンチが設けられ、個々のゲートトレンチがそこに導かれるか又は個々のゲートトレンチを互いに電気接続する。この接続ゲートトレンチの主な機能は、もはやチャンネルを流れる電流を制御するのではなく、その代わりに個々のゲートトレンチを互いに接続することである。こういう理由で、このゲートトレンチ幅は極めて任意に選択可能であり、またこの場合、パワーＭＯＳ素子の電気的パラメータは確定されているので、これを活性ゲートトレンチの幅に応用する必要はない。接続ゲートトレンチの幅はこのようにより大きく設定するのが好ましく、高い割合で不良品ができるという危険を伴うことなく、節約的で信頼できる方法で、接続ゲートトレンチに接続孔を形成することができるようにする。これらの接続孔を通じて、平らなゲート接続部は接続ゲートトレンチに接続され、そして、垂直型パワーＭＯＳ素子に適当なゲート電位を与えることができる接続孔への充填物によって、活性ゲートトレンチに接続される。
【００１３】
本発明に係るパワーＭＯＳ素子は全体として、少なくとも三つのフォトリソグラフィのステップで製造することができる。局部的にｐ又はｎの領域にドープするために余分なマスクは必要ではない。代わりに、層状に形成されたドリフト領域、チャンネル領域及びソース領域を有する基板を使用する。第１のフォトリソグラフィのステップは複数のゲートトレンチ及び接続ゲートトレンチを形成するためのものである。好ましくは、このステップで、終端構造、つまり、活性領域の周囲にいくつかの浮遊トレンチを含むもの、あるいは、電界面構造に類似し、ソース領域とドレイン領域に短絡したトレンチ部を含むもののどちらかが規定され得る。
【００１４】
第２のフォトリソグラフィのステップはソース領域とチャンネル領域に接触し、接続ゲートトレンチに接触するための接続孔を形成するためのものである。複数の活性ゲートトレンチは外方には接触しておらず、しかし接続ゲートトレンチによってそれらは接触していること明記しておく。最後に、第３のフォトリソグラフィのステップは、広面積のソース接続部が、平らなゲート接続部が位置する接続ゲートトレンチの上方部分を除いて実質的にパワーＭＯＳ素子全体を覆うように、金属接続部を形成するためである。もし何らかの特別な縁部構造が与えられる場合、ソース接続部はこれらの縁部構造には存在しない。
【００１５】
接続ゲートトレンチは活性領域の周りの閉じられたトレンチであることが好ましい。活性領域は、ゲートトレンチの両端にゲート電位を与えることができるように、その両端で活性ゲートトレンチと接触している。この構造の利点は、パワーＭＯＳ素子の切断面内の活性領域の終端がこの段階ですでに得られ、パワーＭＯＳ素子における、大きすぎないドレイン−ソース電圧に関する制限が縁部破壊を防止するに充分であることである。このように、低電圧クラスにおいて、どのような種類の特別な縁部終端構造も必要ではなく、これにより、自動車産業や消費者エリアというような大量市場で特別に重要な要因である、コスト削減が可能になる。
【００１６】
付加的な接続ゲートトレンチを介するゲートトレンチの接続は、付加的な技術的ステップを必要とせず、物理的なゲート接続部をユーザーの希望に応じて、パワーＭＯＳ素子の縁部又はパワーＭＯＳ素子の中央、あるいは全体としてどのような場所にも配置することを可能にする。ゲート接続部の配置は、接続ゲートトレンチの存在によって、活性ゲートトレンチの位置とは無関係になるからである。
【００１７】
【発明の実施の形態】
本発明の好ましい実施形態を、下記の添付図面を参照して、以下に詳細に説明する。
【００１８】
図１は本発明に係るパワーＭＯＳ素子の平面図である。図１はパワーＭＯＳ素子の一部のみ、例えば、完全な実質的に正方形のパワーＭＯＳ素子を得るために縦軸及び横軸に反映することができる一部を示していることを明記しておく。周知のように、パワーＭＯＳ素子は並列接続された複数のトランジスタを含み、パワーＭＯＳ素子を流れる全体の電流が異なる個々の電流に分けられるように、各トランジスタのドレイン−ソース電流は比較的小さくなるように接続されている。大電流を小さな損失のみで接続するためには、パワーＭＯＳ素子の全体のオン時の抵抗値が小さいことが重要である。これは多くのトランジスタの並列接続で簡単に達成できる。全体のオン時の抵抗値は全ての個々のオン時の抵抗値の並列接続に等しいからである。他方、全ての個々のトランジスタの並列接続は、パワーＭＯＳ素子が耐え得る高電圧が各トランジスタ全てに等しく印加することになり、特にパワーＭＯＳ素子の縁部、つまり切断面近くに配置されているトランジスタに関しては、この高電圧が界面効果による破壊を誘発する可能性がある。こういう理由で、高電圧クラスのものに関しては、このような縁部破壊を防止するために特別な予防策が取られる。
【００１９】
図１は、複数のゲートトレンチ１２ａ〜１２ｆを示し、これらは、例えば、ゲート酸化物のような絶縁体１４によって、各ソース領域１６ａ〜１６ｅから絶縁されている。ソース領域１６ａ〜１６ｅは、導電材料が充填されたソース接続孔１８ａ〜１８ｅを介して、広面積ソース接続部２０に接続されている。図１中、明瞭さを期して、この広面積ソース接続部２０は「透明」なものとして描かれている。各ゲートトレンチ１２ａ〜１２ｆは、全て、導電材料が充填された接続孔を通じてゲート接続部２４に接続されている接続ゲートトレンチ２２に導入されている。
【００２０】
図１から明らかなように、接続ゲートトレンチは接続領域２２ａと細長い領域２２ｂを含み、接続ゲートトレンチがパワーＭＯＳ素子の活性領域を囲むようになっている。小さなドレイン−ソース電圧のためには、接続ゲートトレンチ２２による活性領域の終焉で、縁部破壊を避けるに充分であろう。高電圧クラスのために、縁部の終端構造が備えられている。図１の実施形態において、この縁部終端構造は、第１の縁部終端構造２６ａと第２の縁部終端構造２６ｂを含んでいる。後述するように、縁部終端構造の形成にはいくつかの選択可能なものがある。
【００２１】
本発明に係るパワーＭＯＳ素子は、少なくとも三つのマスキング／リソグラフィのステップで、最低限の工程で、故に、最低限のコストで、製造することができる。第１のリソグラフィのステップは、ゲートトレンチ１２ａ〜１２ｆ、ゲート接続トレンチ２２及び縁部終端トレンチ２６ａ，２６ｂを形成するために行われる。第２のリソグラフィのステップは、ソース領域のための接続孔１８ａ〜１８ｅとゲート領域のための接続孔２３を形成するために行われる。第３つまり最後のリソグラフィのステップは、縁部終端のための可能な表面金属構造（図６参照）だけでなく、ソース接続部２０とゲート接続部２４を限定するために行われる。
【００２２】
図２はパワーＭＯＳ素子の別の実施形態の平面図である。この実施形態においては、ゲート接続部２４は素子の中央に位置し、ソース接続部２０はゲート接続部２４の周囲に位置している。図２に示すパワーＭＯＳ素子はさらに複数のゲートトレンチ１２を含み、これらは、図２に示されているように、パワーＭＯＳ素子の各四半分に平行に配置されている。少なくとも２〜３個のトレンチのみが図示されているだけであることを明記しておかねばならない。図２には示されていないが、さらに複数のゲートトレンチがソース接続部２０の下方に設けられていることは明らかである。実質的に平行なゲートトレンチのそれぞれは、接続トレンチ２２によって互いに接続されている。ゲート接続トレンチ２２は、個々の活性ゲートトレンチを互いに接続するために対角状に延びる延長部分２２ｃ〜２２ｆを含んでいる。これらはゲート接続トレンチの幅広の接続部分２２ａにつながっている。ゲート接続トレンチは、図１に示されているように、接続孔（図２では図示せず）によってゲート接続部２４に接続されている。
【００２３】
図３は、ゲート接続部２４がやはり中央に位置するパワーＭＯＳ素子の平面図である。図２に示した実施形態とは異なり、接続ゲートトレンチ２２の延長部分２２ｃ〜２２ｆは対角線状に延びるのではなく、互いに平行に延びている。これらはそれぞれ順に、ゲート接続部２４がその上方に配置されている接続ゲートトレンチの接続部分２２ａに接続され、適当な接続孔（図３では図示せず）によって、接続ゲートトレンチを介してゲートトレンチ１２に電気的に接続されている。図３に示されている実施形態は、さらに、活性領域の周囲に縁部終端トレンチ２６ａ，２６ｂと、ゲート接続部２４が形成されている活性領域の中央に付加的縁部終端トレンチ２６ａ〜２６ｃを含んでいる。これにより、パワーＭＯＳ素子の全活性領域が、印加可能な最高ドレイン−ソース電圧を低減するかもしれない界面効果が発生しないように、確実に保護される。図３より明かなように、縁部終端構造を付加的に設置しなくとも、小さなドレイン−ソース電圧に対しては十分なある種の縁部終端構造が得られるように、図１と同様に、接続ゲートトレンチを素子全体の周囲に形成してもよい。この場合、接続ゲートトレンチは、個々の活性ゲートトレンチを電気接続し、つまり、個々のトランジスタを並列接続し、ある種の縁部終端構造を形成するように機能する。
【００２４】
図４Ａ〜図４Ｄは、パワーＭＯＳ素子の異なる製造ステップを、図１中線Ａ−Ａでの断面図で示している。図４Ａは製造過程の最初の段階にある本発明に係るパワーＭＯＳ素子を示す。これは強くｎにドープされているドレイン領域４０を含む。この強くｎにドープされた領域の次に、弱くｎにドープされたドリフト領域４２があり、次にｐにドープされたチャンネル領域４４が形成される。強くｎにドープされたソース領域４６は半導体基板の表面を形成し、その上に、図４Ａによると、トレンチエッチングマスク４８が既に形成されている。本発明の好ましい実施形態では、トレンチエッチングマスクは２層であり、窒化物層４８ａと酸化物層４８ｂとからなる。この第１のマスク４８はゲートトレンチ１２、縁部終端トレンチ２６及び接続ゲートトレンチ（図４では図示せず）を規定する。
【００２５】
この応用例ではＮＭＯＳトランジスタを説明しているが、この応用例の説明は全てＰＭＯＳトランジスタにも該当することは、当業者にとって明白である。但し、この場合、ｎへのドーピングの代わりにｐへのドーピングが、ｐへのドーピングの代わりにｎへのドーピングが行われなければならない。
【００２６】
図４から明かなように、層４２〜４６のドーピングは特別なドーピングマスクを使用して局部的に行われるのではなく、全域一体的に行われる。さらに、例えばシリコンからなる強くｎにドープされた基板４０上に、りんで弱くドープされた層が形成され、ドリフト領域になる。この弱くドープされた層上に、ホウ素でドープされた層がエピタキシアル成長で形成され、これがチャンネル領域４４を規定する。この、閾値に必要なドーピングを含むｐにドープされた層上に、ヒ素又はりんで強くドープされた層が形成され、ソース領域４６となる。あるいは、層４４及び４６は、少なくとも層４２及び４４の合計の厚さを有する弱くｎにドープされたエピタキシー層に、全域をインプラントすることによって形成することも可能である。当業者によく知られているように、インプランテーションの技術とエピタキシー成長の技術は明らかに組合せ可能である。ドーピングプロフィルがエピタキシーとインプランテーションの組合せによって行われる場合、つまり、チャンネル領域４４がエピタキシーによって形成され、ソース領域４６がインプランテーションによって形成される場合、ソースのインプランテーションは、後述するように、トレンチのエッチングとその充填の後に行われる。
【００２７】
あるいは、半導体基板を使用し、その中にチャンネル領域とソース領域をインプラントすることも可能である。上面を完成した後、裏面への配置が２０μｍの厚さに磨き削られ、強くドーピングされた領域がこの裏面にインプラントされる。その上に、裏面ドレイン接続部が最後に設けられる。この場合、エピタキシーステップは一度も必要ではない。
【００２８】
全ての各インプランテーションステップの後には、各インプランテーションステップの後あるいは次々に直接引き続くインプランテーションステップの後に、９００℃〜１１００℃の温度のオーブンでの外方拡散ステップが実行される。エピタキシー層の厚さとインプランテーションそれぞれの外方拡散時間がそれぞれの電圧クラスに必要なドーピングプロフィルを決定する。インプランテーションの助けを有するドーピングプロフィルの形成において、典型的には厚さ２８ｎｍのいわゆるスクリーニング酸化物がその前に設けられることが好ましい。
【００２９】
既に説明したように、図４Ａは第１のマスク４８を示し、これは、実行されるトレンチエッチング加工によって、レジストマスク又は窒化物（４８ａ）と酸化物（４８ｂ）の連続層からなるハードマスクのどちらかである。ハードマスクのこれらの層はＣＶＤ（化学蒸着）又は／及びＬＰ層として形成される。あるいは、ハードマスクは単に酸化物のみで構成されていてもよい。
【００３０】
トレンチエッチングの後、一度又は幾度かの清浄酸化が実行され、これはゲート誘電体５０が形成される前に再び除去される。ゲート誘電体５０には、５３ｎｍの公称厚さを有する熱形酸化ジクロルエタンが好ましい。他の層厚み又は酸化物／窒化物／酸化物層からなる誘電体が、ＤＲＡＭの製造に使用されるのと同様に、使用され得る。
【００３１】
トレンチ１２，２６，２２（図１参照）には、導電材料５２が充填される。ｎ+にドープされたポリシリコンがこれに使用される。あるいは、薄いポリシリコン層とＣＶＤタングステン層の組合せもまた、各トレンチを完全に充填するのに適している。ケイ化によって、非常に低い抵抗のゲートターミナルが得られ、５００ＭＨｚを超える範囲で使用される高速パワーＭＯＳトランジスタに必要である。
【００３２】
トレンチへの充填に使用される導電材料５２は、トレンチの充填材料がトレンチ内に島のように（図４Ｃ，４Ｄ参照）残るように、プラズマ又は湿式エッチング加工であるいはＣＭＰ（化学的機械的平面化）によって全体的に浸食される。
【００３３】
あるいは、既に述べたように、ソースのインプランテーションも実行可能である。インプラントされたドーピング基板の活性化は、さらなる温度ステップによって行われるか、あるいはＢＰＳＧ（りん化ホウ素ケイ酸ガラス）又は酸化シランが使用される場合、中間酸化物として、リフロー又はタングステンのケイ酸化の間に行われる。
【００３４】
図４Ｃに示されているように、余分な導電材料５２を除去した後、低温度ＣＶＤで絶縁層５４の分離が行われ、これによりディスク状の表面に向かってトレンチが絶縁される。ドープされたＢＰＳＤとドープされていないＣＶＤ酸化物又は酸化物と窒化物の組合せを使用することも可能である。このような材料を中間酸化物５４として使用することにより、最後の不動態化が不必要になり、素子のコストをさらに節約できる。
【００３５】
適当なマスク（図４Ｃでは図示せず）によって、接続孔５６が中間酸化物５４、ソース領域４６、ゲート絶縁体５０及びチャンネル領域４４にエッチングされる。この接続孔エッチングのために、マスキングステップとエッチングステップを含む第２のフォトリソグラフィのステップが実行される。図４Ｃには図示されていないが、接続孔５６のエッチングと同時に接続ゲートトレンチ（図１中２２）の接続孔も形成される。ゲート接続はこのようにして、ソースとチャンネル間の接続と同時に行われる。ゲート接続のための余分なマスキング工程や類似の工程は必要ではない。
【００３６】
最近の露光装置が使用される場合、その高い調節精度はトレンチと接続部の間のわずかの距離を十分に考慮に入れているので、自動調節工程の指示は全く不必要である。接続部は、シリコンの深さまで絶縁層５４をエッチングすることで形成され、前述したように、ソース領域４６とチャンネル領域４４が露光され、同時に接続される。
【００３７】
空洞の接続孔は好ましくは、接続孔のエッチングから派生するレジストマスクを有する自動調節マスクを形成し、小さいエネルギーで角度０°で実行される接続孔のインプランテーション５８（図４Ｄ参照）のために、ウェハ表面上になおも存在する。この接続孔のインプランテーションは、ソース領域４６とチャンネル領域４４の間に低抵抗の接続を行うことによって産業上の使用に必要な強健さを保障する。図５Ｂ及び５Ｃは接続孔のインプランテーションのためのさらなる可能性を示している。接続孔のインプランテーションと電界形成ドーピングプロフィルの形成は他のどのようなフォト技術をも必要としないし、また、自動調節できる。
【００３８】
図４Ｄは、接続孔５６（図４Ｃ参照）が既に充填された状態のパワーＭＯＳ素子を示す。接続孔への充填は、矛盾なく蒸着できるメタライゼーション６０によって行われる。この目的のために、ＣＶＤタングステンが使用される。あるいは、ＣＶＤアルミニウムや「熱い」アルミニウムもまた使用可能である。熱いアルミニウムとは溶ける直前のアルミニウムである。タングステンを使用する場合、Ｔｉ／ＴｉＮのバリアを使用することが好ましい。メタライゼーションによって、接続孔５６の底部のチャンネル領域４４と接続孔５６の横のソース領域４６とが接続される。
【００３９】
その後、メタライゼーション面６２がウェハの上面全部に蒸着される。本発明によれば、これは純粋なアルミニウム層か又はタングステンとアルミニウムの組合せである。前者の場合、いわゆるタングステンプラグを接続孔に残すために、接続孔を充填した後、全域タングステンでエッチングをしなければならない。この上に、低抵抗の配電と接着のために、アルミニウム層がスパッタされる。後者の場合、タングステン層をエッチングする必要はなく、タングステン層の上にさらに厚いアルミニウム層をスパッタする。タングステン層は、窒化物が除去された場所のディスク面を不動態化させるために、窒化物層の上に不活性金属として機能する。
【００４０】
第３つまり最後のフォトリソグラフィのステップは、トランジスタの周辺部と広面積ソースターミナル２０とゲートターミナル２４の間の間隙に金属を形成するために行われる。ディスクの裏側における基板の薄肉化の後に、裏側に適当な半田付け可能な金属、例えばＴｉ／Ｎｉ／Ａｇの層を設け、ドレイン接続部６４を形成する。
【００４１】
図５Ａ〜５Ｃには、数種の工程が示されている。図５Ａは、ソース領域４６（図４Ａ参照）がインプランテーションによって形成される前にトレンチがマスク４８によって形成される場合を示す。図５Ｂでは、接続孔５６が非常に深い。図５Ｃでは、接続孔はそれほど深くはないが、符号６４で示すように、さらに一つ又はいくつかの高エネルギーのインプランテーションが接続孔で実行され、その後、外への拡散が起こる。こうして図５Ｂ及び５Ｃに示されているように、いくらか波打ったドーピングプロフィル６６が形成され、これにより、ＷＯ９５／０９４３９に記載されているように電界形成特性が得られる。そして、トランジスタの強度がさらに増す。これらのさらなる方策は、他のどんなマスキングステップも必要とせず、接続孔５６を通じてのソースとチャンネル領域の接続を行うことによってなされることを、再度述べておく。
【００４２】
２０ボルト以上の電気強度を有する垂直型パワー素子は、特別な縁部終端構造によってその端部を区切るべきである。この構成の目的は、側に対する逆バイアスの電位を下げること、及びできる限り理想的なｐｎ転移の逆電圧を得るために早期の破壊が起らないようにスペース／チャージ領域を形成することである。高電圧素子に特に採用されている縁部終端構造の従来の形は、電界輪、電界面又は、今まで素子の周辺部に部分的に異なるドーピングで局部的なインプランテーションを行うことによって形成されてきたＪＴＥ（接合型端部延長）構造である。ドーピング層４２，４４，４６が全域として形成される場合、局部的インプランテーションによって形成された縁部構造を採用することができない。この場合、付加的な予防策なしに、スペース／チャージ領域が有効トランジスタ上から各トランジスタの切断線まで延びる。切断線の結晶面、これは理想的ではないが、このせいで、早期の破壊と漏電がこの切断端部で発生するかもしれない。
【００４３】
このような効果を抑えるために、図６，７に示されている図１のパワーＭＯＳ素子の線Ｂ−Ｂでの断面である縁部終端構造が使用される。図６は浮遊輪として機能し、切断面６８に沿って配置された複数の終端トレンチ２６による縁部終端構造を示す。これらの終端トレンチは外側に向かって増大していく断面を有し、この方法でより良い電界形成が達成できる。図６には、接続ゲートトレンチ２２の接続孔への接続もまた示されているが、この接続孔は、接続孔５６（図４Ｃ参照）と同様に、同じ第２のフォトリソグラフィのステップによるソース及びチャンネル領域のために形成されている。接続孔５６と同様に、この接続孔はまた接続孔金属６０で充填され、第３のフォトリソグラフィのステップでこの接続孔金属６０上にゲート接続部２４が形成される。図６中接続ゲートトレンチ２２から左側に延びている点線はこれがトランジスタの有効領域であること、または実質的に平行で、接続ゲートトレンチ２２によって互いに電気接続されている活性ゲートトレンチが、このポイントから延びていることを示している。
【００４４】
図７は電界面のような効果を生み出すさらなる別の縁部終端構造を示す。オリエンテーションのために接続ゲートトレンチ２２を再度図７に示し、それに引き続き図７中右側に、非常に広い終端トレンチ２６’を示しているが、この終端トレンチはその左部分のみ示している。この領域は底部まで中間酸化物５４で覆われている。このトレンチ２６’において、その幅広のために、ポリシリコンからなる「ショルダー」５２を除いて、全ポリシリコンがエッチングバックのステップで（図４Ｂと図４Ｃの間）除去されてしまっている。このポリシリコンは中間酸化物により外側に対して絶縁され、また、絶縁体５０により内側に対して絶縁されている。これは接続孔７０に接触している。この接続孔７０は第２のフォトリソグラフィのステップで別の接続孔７２と共に形成される。この二つの接続孔は終端金属７４によって互いに接続され、２５ボルトを超える電圧クラスに対して十分な電気的強さを与える「電界面のような」構造を形成するために、ソース及びチャンネル領域が終端トレンチ２６’の周辺に残されたポリシリコン５２で短絡されるようにする。これにより、切断面６８はトランジスタの電気的強さに悪影響を及ぼさない。
【００４５】
あるいは、縁部終端トレンチ２６’のポリシリコンショルダー（図７中５２）を浮遊的に作動することもできる。この場合、接続孔７０，７２及び終端メタライゼーション７４は不必要である。
【００４６】
実質的に、最初に説明した製造方法は低電圧域のための垂直型パワーＭＯＳトランジスタを少なくとも３ステップで製造可能にする。少なくとも三つのリソグラフィのステップという限定はトランジスタの製造コスト削減を可能にし、特に工程の複雑さは全工程数の減少によって緩和される。このように、コストが削減され、生産量が増大する。工程数の減少は同時に全体的な生産量を高める。このように製造された素子は特にコストが重要な要因になる大量市場、例えば、自動車産業や消費分野に適している。
【００４７】
明確にするために、実施形態であるトランジスタの製造のための詳しい工程順序を下記に示す。
【００４８】
ａ）酸化（層の厚さ：１〜１００ｎｍ、２８ｎｍ）；
ｂ）チャンネルのインプランテーション（エネルギー：１５０〜３６０ｋｅＶ、量：１Ｅ１３〜５Ｅ１４-2）；
ｃ）ソースのインプランテーション（エネルギー：１２０〜１８０ｋｅＶ、量：５Ｅ１４〜５Ｅ１５ｃｍ-2）；
ｄ）第１のフォト技術：トレンチエッチング工程のためのマスキング（ハードマスク：酸化ＣＶＤ又は窒化物と酸化ＣＶＤの組合わせ）；
ｅ）適当な深さを有するトレンチのエッチング（深さ：１〜１０μｍ，２．５μｍ）；
ｆ）清浄酸化（温度：約１０８０℃，組成物：乾燥）；
ｇ）清浄酸化物の除去；
ｈ）必要ならば、第２の清浄酸化；
ｉ）必要ならば、第２の清浄酸化物の除去；
ｊ）ゲートの酸化（厚さ：２８〜１２０ｎｍ）；
ｋ）ドープされたポリシリコン又はＰＯＣＬ3コーティングを有するか又は薄いポリシリコン層上にタングステンを有する２層又は数層のトレンチへの充填及びそれに引き続くケイ化；
ｌ）ポリシリコン（タングステン）の全域のエッチングバック又はＣＭＰ（化学的機械的平面化）による侵食；
ｍ）中間酸化物の分離；
ｎ）第２のフォト技術：接続孔の形成；
ｏ）接続孔の適当な深さへのエッチング（同時にソースとチャンネルの接続）；
ｐ）必要ならば、接続強化及びアバランシェ防止構造の形成のための接続孔のインプランテーション；
ｑ）インプランテーションの焼き及び外方への拡散（温度：９００〜１１００℃，時間：１０秒〜３０分）；
ｒ）バリアの蒸着（チタン／窒化チタン（Ｔｉ／ＴｉＮｉ），厚さ：５０〜１５０ｎｍ）；
ｓ）タングステンの接続孔への充填；
ｔ）（ａ）タングステンの全域エッチングバック又は（ｂ）タングステンの導電体層としての残存；
ｕ）肉厚アルミニウムの蒸着又は銅のメタライゼーション、これはステップ（ｔ）の（ｂ）でタングステンがエッチングバックされなかった場合、省略することができる；
ｖ）第３のフォトリソグラフィのステップ：メタライゼーション形成；
ｗ）アルミニウムの湿式又はプラズマ形成；
ｘ）必要ならば、ウェハの研磨；
ｙ）裏面への半田付け可能なメタライゼーションの蒸着；
本発明に係る製造方法は下記の利点をもたらす。
【００４９】
前述したように、この製造方法は三つのマスクしか使用しない。
【００５０】
ソース／チャンネル領域は接続ゲートトレンチによって同時に活性化される。
【００５１】
さらに、ゲート接続は、特別なトレンチつまり接続ゲートトレンチに合わせたもので、ソース−チャンネル間の接続のために使用される接続孔と同じ工程でエッチングされる接続孔（長孔）によって行われる。好ましくは、ゲート接続のための接続孔の確実な位置決めのために、接続ゲートトレンチは活性ゲートトレンチよりもわずかに広く設定される。
【００５２】
さらに、活性ゲートトレンチは適当な角度でゲート接続トレンチに引き込まれる。図１及び図３に示す実施形態では、この角度は９０°である。図２に示す実施形態では、この鋭角は４５°である。
【００５３】
あるいは、活性ゲートトレンチは、それらがゲート接続トレンチに対峙する前に、角度９０°でゲート接続トレンチに再び対峙するように変更可能である。この変更は活性ゲートトレンチの曲げ又は湾曲工程の挿入であろう。角度９０°はある意味、鋭角ではないという利点がある。
【００５４】
トランジスタの縁部終端構造の形成は活性トレンチ、接続ゲートトレンチ及び接続孔の形成と平行して行われる。縁部終端構造は電界面のような構造であるか、または逆電圧クラスに適応される空間を有する一つ又はいくつかの周囲トレンチからなるものであってもよい。これは、縁部終端構造のためのさらなるマスクを必要とせずに得られるものである。
【００５５】
付加的なリソグラフィのステップを必要とせず、活性領域の形成と並行して縁部終端構造を形成することにより、高い耐アバランシェ性を有する強固なトランジスタ概念が得られる。
【００５６】
さらに、最後の不動態化は省略できる。中間酸化物は酸化物と窒化物の層状のものとして形成され、不動態化はＴｉ／ＴｉＮバリアによって使用され、非常に不動態化効果のある濃縮酸化シランの中間酸化物が挿入されているので、不動態化は既に中間酸化物上のタングステン層によってなされている。その上、接続孔エッチングのためのマスクとエッチングされた中間酸化物が接続孔のインプランテーションのためのマスキングとして機能するので、自己調節可能な接続孔のインプランテーションが実行される。
【００５７】
最後に、局部的なｐ又はｎにドープされた領域は省略できる。必要なドーパントプロフィルは安価で、全域インプランテーション及び／又はエピタキシー層によって簡単に製作できるからである。
【００５８】
本発明の典型的な実施形態は下記の表１に示す寸法を有している。
【００５９】
【表１】
0003851776.tif 000002
【図面の簡単な説明】
【図１】  ゲート接続部が素子の縁部に位置するパワーＭＯＳ素子の平面図。
【図２】  ゲート接続部が素子の中央に位置するパワーＭＯＳ素子の平面図。
【図３】  ゲート接続部が素子の中央に位置し、ゲートトレンチが接続ゲートトレンチに直角に接続しているパワーＭＯＳ素子の平面図。
【図４】  図１のパワーＭＯＳ素子を、図１中線Ａ−Ａで切断した一連の断面図。
【図５】  本発明に係る図１のパワーＭＯＳ素子の異なる製造ステップ中のものを、図１中線Ａ−Ａで切断した断面図、異なる工程を説明する。
【図６】  周辺浮遊輪に類似した縁部終端構造を有する図１のパワーＭＯＳ素子を、図１中線Ｂ−Ｂで切断した断面図。
【図７】  浮遊電界面に類似した縁部終端構造を有する図１のパワーＭＯＳ素子を、図１中線Ｂ−Ｂで切断した断面図。
【図１】
0003851776.tif 000003
【図２】
0003851776.tif 000004
【図３】
0003851776.tif 000005
【図４】
0003851776.tif 000006
【図５】
0003851776.tif 000007
【図６】
0003851776.tif 000008
【図７】
0003851776.tif 000009