(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体領域と第２導電型の半導体領域とを積層させた光電変換部と、
前記光電変換部の電荷を転送するための読み出し用ＭＯＳトランジスタと、
前記光電変換部のリセット用ＭＯＳトランジスタと、
前記光電変換部の出力電荷を保持するためのフローティングディフュージョンと、
前記フローティングディフュージョンの電位を検出する増幅用ＭＯＳトランジスタを有する画素を複数配置した光電変換装置において、
前記読み出し用ＭＯＳトランジスタは五極管領域にて動作し、
前記複数の画素は第１の画素と、第２の画素とを有し、
前記第１の画素の光電変換部は、
第１導電型の第１の半導体領域と、前記第１の半導体領域の下部に配される第２導電型の第２の半導体領域と、前記第２の半導体領域の下部に配される第１導電型の第３の半導体領域と、前記第３の半導体領域の下部に配される第２導電型の第４の半導体領域と、からなり、
前記第２の画素の光電変換部は、第１導電型の第５の半導体領域と、
前記第５の半導体領域の下部に配される第２導電型の第６の半導体領域とからなり、
前記第１の半導体領域から青に対応する出力を読み出し、
前記第３の半導体領域から赤に対応する出力を読み出し、
前記第２の画素の光電変換部からは、緑に対応する出力を読み出し、該緑に対応する出力は、前記第５の半導体領域から読み出され、
前記第２の画素に対応して、カラーフィルタが配されていることを特徴とする光電変換装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はビデオカメラやデジタルスチルカメラ等の画像入力装置に広範に用いられる固体撮像装置の構成及び制御に関する。
【０００２】
【従来の技術】
近年、ＭＯＳトランジスタを利用した固体撮像素子であるＣＭＯＳセンサの開発が盛んに行われている。図１は、CMOSセンサの概略図である。
【０００３】
１は、光を電気信号に変換するフォトダイオ−ドやトランジスタを有する画素回路であり、その画素が水平方向及び垂直方向に２次元アレイ状に配列している。２は画素からの信号が出力される垂直出力線、３は画素内のトランジスタに電圧を伝えるための信号線、４は信号線３に垂直方向に順次パルスを出力する垂直走査回路、５は後述する画素内のトランジスタとソ−スフォロワ回路を構成する負荷トランジスタ、６は画素からのノイズ信号と光電変換信号を読み出す読み出し回路、７は光信号とノイズ信号との差分処理を行う差動アンプである。
【０００４】
図２は、上記の図１で説明した画素回路１の詳細な等価回路図である。２１は光を電気信号に変換する光電変換部としてのフォトダイオ−ド、２２はフォトダイオ−ドで発生した信号をゲ−ト電極で受けソ−ス電極より増幅して出力する増幅トランジスタ、２３はフォトダイオ−ドの信号を増幅トランジスタ２２へ転送する転送トランジスタ、２４は増幅トランジスタのゲ−ト電極側（フロ−ティングディフュ−ジョン２６）にリセット電位を供給するリセットトランジスタ、２５は選択的に画素内の信号を垂直出力線へ出力する選択トランジスタである
次に、上記で説明したＣＭＯＳセンサの動作について簡単に説明する。まず、転送トランジスタ２３、リセットトランジスタ２４をオンにして、フォトダイオ−ド２１とフロ−ティングディフュ−ジョン２６をリセットする。その後、転送トランジスタ２３、リセットトランジスタ２４を閉じフォトダイオ−ド２１で光電荷の蓄積が始まる。
【０００５】
そして、フォトダイオ−ド２１での光電荷の蓄積中に、選択トランジスタ２５をオンにしてノイズ信号（フロ−ティングディフュ−ジョンをリセットした電位に対応した電位）を読み出す。その後、転送トランジスタ２３をオンにして、光電荷をフロ−ティングディフュ−ジョンに転送し、フロ−ティングディフュ−ジョンの電位に対応した電位（光電変換信号）を読み出す。
【０００６】
この光電変換信号とノイズ信号は、読み出し回路６を介して、差動アンプ７に入力され光電変換信号に含まれるノイズ成分が除去される。
【０００７】
【発明が解決しようとする課題】
上記の転送トランジスタ２３をオンにした時は、転送トランジスタ２３が３極管領域（線形領域）で動作しているため、図３で表すようにソ-ス側とドレイン側がチャネルによって結合している。図４は、転送トランジスタ２３のゲートをＯＮにした直後のポテンシャル図である。
【０００８】
つまり、図５で表すように、フォトダイオ-ド２１（静電容量Ｃ21）とフロ−ティングディフュ−ジョン２６（静電容量Ｃ26）とは、容量結合しているため、フォトダイオ−ド２１で発生した電圧をＶｏとすると、フロ−ティングディフュ−ジョン２６の電圧は容量分割により、｛C26／(C21+Ｃ26)｝Voとなり、電圧が減少し、感度の減少につながっていた。
【０００９】
また、フォトダイオードのリセット時において、転送トランジスタ２３を３極管領域で動作させた場合は、フォトダイオードのリセット電位が転送トランジスタ２３の閾値のばらつきの影響を受けてしまうことになるので、固定パターンノイズを引き起こす原因となる。
【００１０】
本発明は、上記課題を解決するために以下の解決手段を提供する。具体的には、第１導電型の半導体領域と第２導電型の半導体領域とを積層させた光電変換部と、
前記光電変換部の電荷を転送するための読み出し用ＭＯＳトランジスタと、
前記光電変換部のリセット用ＭＯＳトランジスタと、
前記光電変換部の出力電荷を保持するためのフローティングディフュージョンと、
前記フローティングディフュージョンの電位を検出する増幅用ＭＯＳトランジスタを有する画素を複数配置した光電変換装置において、
前記読み出し用ＭＯＳトランジスタは五極管領域にて動作し、
前記複数の画素は第１の画素と、第２の画素とを有し、
前記第１の画素の光電変換部は、
第１導電型の第１の半導体領域と、前記第１の半導体領域の下部に配される第２導電型の第２の半導体領域と、前記第２の半導体領域の下部に配される第１導電型の第３の半導体領域と、前記第３の半導体領域の下部に配される第２導電型の第４の半導体領域と、からなり、
前記第２の画素の光電変換部は、第１導電型の第５の半導体領域と、
前記第５の半導体領域の下部に配される第２導電型の第６の半導体領域とからなり、
前記第１の半導体領域から青に対応する出力を読み出し、
前記第３の半導体領域から赤に対応する出力を読み出し、
前記第２の画素の光電変換部からは、緑に対応する出力を読み出し、該緑に対応する出力は、前記第５の半導体領域から読み出され、
前記第２の画素に対応して、カラーフィルタが配されていることを特徴とする。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態について図面を参照して詳細に説明する。
【００１６】
［第１の実施形態］
本発明の第１の実施形態に対応した光電変換装置としてのＣＭＯＳセンサの構成は、図１に示すものと同様である。また、１画素の等価回路の構成は、図２に示すものと同様である。図１では、読み出し回路６の構成及びその詳細な説明を省いていたが、より詳細な構成を示せば図８に示すような構成となる。
【００１７】
図８に示す読み出し回路６の構成を以下に説明する。読み出し回路６は、１画素列毎に配置される回路ブロック９が画素アレイの列数分だけ配置された構成となっており、当該回路ブロック９からの出力は、差動アンプ７へ入力される。回路ブロック９は、光電変換信号を蓄積するための容量ＣＳと、ノイズ信号を蓄積するための容量ＣＮとを備え、当該信号の蓄積は、トランジスタ２７及び２８がＰＴＳＲ信号及びＰＴＮＲ信号のＬｏｗからＨｉｇｈへの変化に応じて行われる。
【００１８】
また、当該各容量ＣＳ、ＣＮは、信号値を蓄積する前処理として、トランジスタ２９、３０及びＰＣＴＲ信号によりリセットされる。また、各容量ＣＳ、ＣＮの電位は、水平走査回路８からの出力信号Ｈ１によりトランジスタ３１、３２が解放されることにより、差動アンプ７に入力される。
【００１９】
次に、図２を参照して画素回路１からの信号の読み出しについて説明する。選択トランジスタ２５をオンにしてノイズ信号（フロ−ティングディフュ−ジョンをリセットした電位に対応した電位）を読み出す。その後、転送トランジスタ２３をオンにして、光電荷をフロ−ティングディフュ−ジョンに転送し、フロ−ティングディフュ−ジョンの電位に対応した電位（光電変換信号）を読み出す。
【００２０】
このように、本実施形態においては従来の回路の構成を採用するが、光電変換部であるフォトダイオ−ド２１の信号をフロ−ティングディフュ−ジョン２６に転送する場合、及び、フォトダイオ−ド２１をリセットする場合における転送トランジスタ２３の制御が、従来のＣＭＯＳセンサと大きく異なる。
【００２１】
本実施形態では、５極管領域（飽和領域）で転送トランジスタ２３を動作させる。即ち、ゲート電圧Ｖｇ、ソース電圧Ｖｓ、ドレイン電圧Ｖｄ及び閾値電圧Ｖｔｈとの関係は、Ｖｇ−Ｖｓ−Ｖｔｈ＜Ｖｄ−Ｖｓを満たしている。５極管領域で動作させた場合のゲ−ト電極下のチャネルの状態は、図６に表すように、チャネルがドレインまで到達していないため、フォトダイオ−ド２１とフロ−ティングディフュ−ジョン２６が容量結合せず、従来技術で表すものと違い容量分割を受けない。また、リセット動作時に転送トランジスタ２３を５極管領域において動作させることにより、ゲート電圧と転送トランジスタの閾値によってリセット電圧が決定されるので、リセット電位は、転送トランジスタ固有のレベルに設定される。
【００２２】
このときの図７のポテンシャル図を参照すると、ゲート電圧が完全にＨｉｇｈ（例えば、５Ｖ）にならないレベルで入力されるために、ゲート領域のポテンシャルがＶｃｈで示すレベルから下がらずポテンシャルバリアが生成され、フォトダイオードにおいて生成された転送トランジスタのソース側の電荷のうちエネルギーの高いものが、ポテンシャルバリアを越えて、転送トランジスタのドレイン側、すなわちフローティングディフュージョンに流れ込む。このように、フォトダイオード２１の電荷を容量分割を受けることなくフローティングディフュージョン２６に読み出すことができるので、フォトダイオードのリセットノイズも除去することができる。
【００２３】
より具体的に動作を説明すると、転送トランジスタ２３のゲート電位は、フォトダイオード２１のリセット電位から、ＮＭＯＳトランジスタ２３の閾値電圧分を足した電位よりもやや上がった電位となる。このときのチャネル電位は、図７に示すＶｃｈであり、これによりポテンシャルバリアが生成される。
【００２４】
フローティングディフュージョンの電位はリセットトランジスタ２４によるリセット時における電位に固定される。この電位は、フォトダイオードのリセット電位に比べ十分に高い値に設定され、転送トランジスタ２３が５極管領域で動作するようにしている。図７においては、当該電位がＶｄｒで示される。
【００２５】
フォトダイオード２１のリセット動作においては、転送トランジスタ２３には飽和電流あるいはサブしきい値電流が流れ、ＮＭＯＳトランジスタ２３のソース電位は、転送トランジスタ２３のゲート電圧と閾値電圧値とで決まる電位（図７ではＶｓｒ）に近づいてゆく。信号出力が始まると転送トランジスタ２３のソース側の電位はフォトダイオード２１の容量を通して信号電圧分だけ押し上げられようとするが、転送トランジスタ２３を通して流れる電流によってＶｓｒに戻る。
【００２６】
よって、フォトダイオードの容量と信号電圧分の積によって決まるリセットレベル分を含まない信号電荷分のみがフローティングディフュージョン２６に蓄積されていくことになる。
【００２７】
図９は、図８に示すセンサの動作を表すタイミングチャ−トである。まず、T１において、容量ＣＳ、ＣＮをリセットする。次に、T２において、転送トランジスタ２３を５極管領域で動作させ、フォトダイオ−ドをリセットする。転送トランジスタ２３を５極管領域で動作させるためのゲート電圧は、本実施形態では４．０Ｖに設定される。例えば、転送トランジスタ２３の閾値電圧を例として０．３Ｖとすると、フォトダイオード２１のリセット電位は３．５Ｖとなる。なお、これらの数値はあくまで例示的に示すものであって、これに限定されるものではない。このとき、ＲｅｓｅｔがＨｉｇｈ（５Ｖ）になりフロ−ティングディフュ−ジョン２６もリセットされる。
【００２８】
T３では、ｓｅｌ信号により選択トランジスタ２５がオンになると同時に、ＰＴＮＲ信号もオンになるので、上記リセットにより生じるノイズ信号が容量CNに転送される。T４では、転送トランジスタ２３を５極管領域で動作させ、フォトダイオ−ドで発生した電荷がフロ−ティングディフュ−ジョン２６に転送される。
【００２９】
さらに、T５では、ｓｅｌ信号により選択トランジスタ２５がオンになると同時に、ＰＴＮＳ信号がオンになるので、光電変換信号（ノイズ信号+フォトダイオ−ドで発生した電荷による信号）が容量CSに転送される。T６においては、水平シフトレジスタ８からの出力信号Ｈ１により、スイッチトランジスタノイズ信号、光電変換信号が水平出力線へ出力され、差動アンプ７へ入力される。T７では、水平出力線がリセットされる。T８では、１ライン分のノイズ信号、光電変換信号が水平出力線へ出力される。
【００３０】
［第２の実施形態］
本実施形態では、図１に示すＣＭＯＳセンサにおいて、画素回路１として図１０に示す構成を採用する。図１０は、３層フォトダイオードで構成される１画素の回路構成を示すものである。この３層フォトダイオードの構造は、図１１に示すようにトリプルウエル構造で形成される。同図において、１１０１はｐ形のシリコン基板、１１０２はシリコン基板１００上に形成されたｎウェル、１１０３はｎウェル１１０２上に形成されたｐウェル、１１０４はｎ形領域である。また、１１０５及び１１０６は、それぞれＢ信号及びＲ信号転送のためのＮＭＯＳトランジスタ、１１０７は、Ｇ信号転送のためのＰＭＯＳトランジスタである。
【００３１】
図１１に示すように、フォトダイオードはｐ型シリコン基板表面から順次拡散される、ｎ型層、ｐ型層、ｎ型層をこの順に深く形成することで、ｐｎ接合ダイオードがシリコンの深さ方向に３層形成される。ダイオードに表面側から入射した光は波長の長いものほど深く侵入し、入射波長と減衰係数はシリコン固有の値を示すので、３層構造のフォトダイオードを可視光の各波長帯域（Ｒ、Ｇ、Ｂ）をカバーするようにｐｎ接合の深さを設計し、上記３層のフォトダイオードから別々に電流を検出することで、異なる波長帯の光信号を検出することができる。
【００３２】
本実施形態では、図１１に示すような３層構造フォトダイオードを採用する画素回路について、第１の実施形態で説明したように、Ｒ、Ｇ、Ｂのフォトダイオ−ド１００１、１００２、１００３の信号をフロ−ティングディフュ−ジョン１００４、１００５、１００６に転送する場合及びフォトダイオ−ド１００１、１００２、１００３をリセットする場合の転送トランジスタＭ１、Ｍ２及びＭ３を、５極管領域で動作させる。図１の読み出し回路６については、第１の実施形態の図８における回路ブロック９を、Ｒ、Ｇ、Ｂの各フォトダイオードからの読み出し信号について備えればよい。各回路ブロック９への入力の切り替えは、第１の実施形態と同様にして、Ｒｓｅｌ、Ｂｓｅｌ、Ｇｓｅｌ信号に、ＰＴＮＳ信号及びＰＴＮＲ信号を対応させればよい。
【００３３】
容量ＣＮ及びＣＳとトランジスタ２７及び２８から構成されるノイズ信号及び光電変換信号を蓄積する回路構成は、Ｒ、Ｇ、Ｂ各色に１つづつが配置される。各色のフォトダイオードに対応するノイズ信号及び光電変換信号は、選択トランジスタＭ１０、Ｍ１１、Ｍ１２及び当該トランジスタを制御するＢｓｅｌ、Ｇｓｅｌ、Ｒｓｅｌによって、それぞれ対応する容量ＣＳ及びＣＮへ蓄積される。
【００３４】
図１２は、図１０に示すセンサの動作を表すタイミングチャ−トである。図１２は、説明の簡単のために画素回路１内における制御信号のチャートを示す。読み出し回路６における制御は、第１の実施形態における制御を３色分繰り返せばよいので、下記で特に説明する以外は第１の実施形態を引用することとして省略する。
【００３５】
T１において、転送トランジスタを５極管領域で動作させ、フォトダイオ−ドをリセットする。それと同時に、フロ−ティングディフュ−ジョンもリセットされる。Ｒｅｓｅｔ１信号は、Ｂ信号及びＲ信号については、リセットトランジスタＭ４及びＭ６がＮＭＯＳであるので、正相入力（５Ｖ）であるが、Ｇ信号についてはリセットトランジスタＭ５がＰＭＯＳであるのでＲｅｓｅｔ２は逆相入力（０Ｖ）となる。同様に、ＲｅａｄＢ及びＲｅａｄＲは正相入力、ＲｅａｄＧは逆相入力となる。ここで、リセット時のＲｅａｄＢ及びＲｅａｄＲの電位は、第１の実施形態と同様に４．０Ｖと設定することができる。一方、この時のＲｅａｄＧの電位は１．０Ｖとなる。なお、Ｔ１以前には第１の実施形態と同様、各色に対応する容量ＣＳとＣＮがリセットされている。
【００３６】
各色のフォトダイオードのリセット電位は、例えば、図１２下に示すように、Ｂ及びＲが、３．５Ｖに対し、Ｇが１．５Ｖとなる。当該電位は、Ｂ、Ｒについては蓄積時間を経て減少し、Ｇについては増加する。
【００３７】
Ｔ２では、Ｂ信号についてＢｓｅｌ信号により選択トランジスタＭ１０がオンになり、上記リセットにより生じるノイズ信号が容量CNに転送される。T３、Ｔ４では、Ｔ２における動作を、Ｇ信号、Ｒ信号について実行する。
【００３８】
リセット動作の後、一定期間が画素値の蓄積期間として与えられる（Ｔ３からＴ６）。
【００３９】
Ｔ６が経過すると、Ｔ７にて信号の読み出し動作に移行する。ここでは、転送トランジスタＭ１、Ｍ２及びＭ３が５極管領域で動作し、各色のフォトダイオ−ドで発生した電荷がフロ−ティングディフュ−ジョン１００４、１００５及び１００６に転送される。
【００４０】
信号の読み出しが終了すると、T８からＴ１０では、光電変換信号（ノイズ信号+フォトダイオ−ドで発生した電荷による信号）が、Ｂｓｅｌ信号、Ｇｓｅｌ信号及びＲｓｅｌ信号により、それぞれ各色に対応する容量CSに転送される。これ以降は、第１の実施形態におけるT６以降の動作が各色について実行される。
【００４１】
このように、３層構造フォトダイオードを採用する画素回路について、転送トランジスタを５極管領域で動作させることにより、フォトダイオード容量とフローティングディフュージョン容量で容量分割されなくなるので、ゲイン補正をかけることなく色分離ができ、色再現性が向上する。また、第１の実施形態と同様にフォトダイオードのリセットノイズも除去できる。
【００４２】
［第３の実施形態］
本実施形態では、図１に示すＣＭＯＳセンサにおいて、画素回路１として図１３に示す構成を採用する。図１３は、３層フォトダイオードで構成される１画素の回路構成を示す点で、図１０に示す第２の実施形態と同様であるが、Ｂ信号とＲ信号用のリセットトランジスタ、増幅トランジスタ及び選択トランジスタを、単一トランジスタＭ４、Ｍ７及びＭ１０として共用することにより、回路規模の縮小を図ることが可能となる。
【００４３】
本実施形態における画素回路１の制御は、図１２に示すタイミングチャートとほぼ同様であるが、Ｂ信号とＲ信号については、フローティングフロ−ティングディフュ−ジョンを同時に使用することができないので、Ｂ信号に対する制御をＲ信号についてもリピートする必要がある。即ち、Ｒ信号のリセット動作からリセットレベル出力までの制御は、Ｂ信号のリセットレベル出力制御が終了してから実行しなければならない。また、信号の読み出しについても、Ｂ信号の読み出し及び信号出力の制御が終了してから、Ｒ信号の読み出し制御が開始されることとなる。
【００４４】
［第４の実施形態］
本実施形態では、図１に示すＣＭＯＳセンサにおいて、画素回路１として図１４（ａ）及び（ｂ）に示す構成を採用する。図１４は、３層フォトダイオードで構成される１画素の回路構成を示す点で、上記の第３の実施形態と同様であるが、Ｂ信号とＲ信号用の画素回路とＧ信号専用の画素回路とを独立して構成した点で、第３の実施形態とは異なる。この構成を採用することにより、１画素回路規模の縮小を図り、フォトダイオードの開口面積を大きくすることが可能となる。
【００４５】
ここで、図１４（ａ）に示すＢ信号及びＲ信号用の画素回路は、図１３におけるＧ信号用のトランジスタＭ２、Ｍ５、Ｍ８及びＭ１１を排した構成となる。一方、図１４（ｂ）に示すＧ信号用の画素回路は、図１３におけるＢ（Ｒ）信号用のトランジスタ、Ｍ１、Ｍ３、Ｍ４、Ｍ７とＭ１０を排した構成となり、Ｂ信号用及びＲ信号用のフォトダイオードのｎ型層は、電圧源Ｖｃｃに接続される。
【００４６】
図１４（ａ）、（ｂ）に示すフォトダイオードの構造は、図１５に示すようになる。図１５（ａ）は、Ｂ信号とＲ信号読み出しのための画素構造であり、図１５（ｂ）は、Ｇ信号読み出しのための画素構造である。このように、フォトダイオードの構造は、各画素回路において共用することができる。図１５（ｂ）において、リセット用、読み出し用及び選択用の各トランジスタは共にＰＭＯＳトランジスタで構成しても良い。
【００４７】
また、図１４（ａ）、（ｂ）に示すフォトダイオードの構造を、図１５に示す以外に、例えば、図１６のような構造としても良い。ここで、図１６（ａ）の構造は、図１５（ａ）と同一であるが、図１６（ｂ）は、フォトダイオードの１層構造として画素内の各トランジスタをＮＭＯＳトランジスタで構成することができる。これにより、図１５（ｂ）の場合と比較して、フォトダイオードの開口面積を維持しつつ、画素回路自体の面積を小さくすることが可能である。但し、図１６（ｂ）の構成の場合は、Ｇ信号のみを検出するためのカラーフィルタを必要とする。
【００４８】
本実施形態における画素回路の配置は、図１７に示すようになる。ここで、「Ｇ」のブロックには図１４（ｂ）のＧ信号用の画素回路を配置し、「Ｂ／Ｒ」のブロックには、図１４（ａ）のＢ／Ｒ信号用の画素回路を配置する。
【００４９】
本実施形態における画素回路からの信号の読み出し制御は、第３の実施形態とほぼ同様である。
【００５０】
［第５の実施形態］
上記第１から第４の実施形態において記載した本発明の光電変換装置を用いた撮像システムについて、図１８を参照して説明する。
【００５１】
図１８において、１８０１はレンズのプロテクトとメインスイッチを兼ねるバリア、１８０２は被写体の光学像を撮像装置１８０４に結像させるレンズ、１８０３はレンズ１８０２を通った光量を可変制御するための絞り、１８０４はレンズ１８０２により結像された被写体光学像を画像信号として取り込むための固体撮像素子（上記第１乃至第４の実施形態で説明した光電変換装置に対応する）、１８０５は、撮像装置１８０４から出力される画像信号を増幅するゲイン可変アンプ部及びゲイン値を補正するためのゲイン補正回路部等を含む撮像信号処理回路、１８０６は撮像装置１８０４より出力される画像信号のアナログーディジタル変換を行うＡ／Ｄ変換器、１８０７はＡ／Ｄ変換器１８０６より出力された画像データに各種の補正を行ったりデータを圧縮する信号処理部、１８０８は撮像装置１８０４、撮像信号処理回路１８０５、Ａ／Ｄ変換器１８０６、信号処理部１８０７に、各種タイミング信号を出力するタイミング発生部、１８０９は各種演算とスチルビデオカメラ全体を制御する全体制御・演算部、１８１０は画像データを一時的に記憶する為のメモリ部、１８１１は記録媒体に記録または読み出しを行うための記録媒体制御インターフェース部、１８１２は画像データの記録または読み出しを行う為の半導体メモリ等の着脱可能な記録媒体、１８１３は外部コンピュータ等と通信する為のインターフェース部である。
【００５２】
次に、前述の構成における撮影時のスチルビデオカメラの動作について説明する。
【００５３】
バリア１８０１がオープンされるとメイン電源がオンされ、次にコントロール系の電源がオンし、更にＡ／Ｄ変換器１８０６などの撮像系回路の電源がオンされる。
【００５４】
その後、露光量を制御する為に、全体制御・演算部１８０９は絞り１８０３を開放にし、固体撮像素子１８０４から出力された信号はＡ／Ｄ変換器１８０６で変換された後、信号処理部１８０７に入力される。全体制御・演算部１８０９は、信号処理部１８０７により所定の信号処理がされたデータを基に測光を行い、その結果により明るさを判断し、露出の演算を行う。そして得られた露出に応じて絞り１８０３を制御する。
【００５５】
次に、撮像装置１８０４から出力された信号を基に、全体制御・演算部１８０９は高周波成分を取り出し被写体までの距離の演算を行う。その後、レンズを駆動して合焦か否かを判断し、合焦していないと判断した時は、再びレンズを駆動し測距を行う。そして、合焦が確認された後に本露光を始める。
【００５６】
露光が終了すると、撮像装置１８０４から出力された画像信号はＡ／Ｄ変換器１８０６でＡ／Ｄ変換され、信号処理部１８０７を通り全体制御・演算部１８０９によりメモリ部１８１０に書き込まれる。
【００５７】
その後、メモリ部１８１０に蓄積されたデータは、全体制御・演算部１８０９の制御により記録媒体制御Ｉ／Ｆ部１８１１を通り半導体メモリ等の着脱可能な記録媒体１８１２に記録される。
【００５８】
また、外部Ｉ／Ｆ部１８１３を通り直接コンピュータ等に入力して画像の加工を行ってもよい。
【００５９】
以上に説明したように、本発明のそれぞれの実施形態によれば画素回路内の転送トランジスタを５極管領域において動作させることにより、フォトダイオ−ドとフロ−ティングディフュ−ジョンが容量結合せず、容量分割を受けないので、フローティングディフュージョンの電圧の減少を抑制し感度の減少を防止することができる。また、フォトダイオードの電荷を容量分割を受けることなくフローティングディフュージョンに読み出すことができるので、フォトダイオードのリセットノイズも除去することができる。
【００６０】
また、３層構造フォトダイオードを採用する画素回路について、転送トランジスタを５極管領域で動作させることにより、フォトダイオード容量とフローティングディフュージョン容量で容量分割されなくなるので、ゲイン補正をかけることなく色分離ができ、色再現性が向上する。
【発明の効果】
以上のように、本発明によれば、良好な画像を得ることが可能となる。
【図面の簡単な説明】
【図１】本発明におけるＣＭＯＳセンサの概略的な構成を示す図である。
【図２】本発明における画素回路の構成を示す図である。
【図３】トランジスタの３極管領域における動作を説明するための図である。
【図４】トランジスタの３極管領域における動作時のポテンシャル図である。
【図５】トランジスタの３極管領域における動作時に生ずる容量結合を説明するための図である。
【図６】トランジスタの５極管領域における動作を説明するための図である。
【図７】トランジスタの５極管領域における動作時のポテンシャル図である。
【図８】図１における読み出しブロック６の構成を示す図である。
【図９】本発明の第１の実施形態に対応する制御信号のタイミングチャートである。
【図１０】本発明の第２の実施形態に対応する画素回路の構成を示す図である。
【図１１】本発明の第２の実施形態に対応するフォトダイオードの構造を示す図である。
【図１２】本発明の第２の実施形態に対応する制御信号のタイミングチャートである。
【図１３】本発明の第３の実施形態に対応する画素回路の構成を示す図である。
【図１４】本発明の第４の実施形態に対応する画素回路の構成を示す図である。
【図１５】本発明の第４の実施形態に対応するフォトダイオードの構造を示す図である。
【図１６】本発明の第４の実施形態に対応するフォトダイオードの構造を示す図である。
【図１７】本発明の第４の実施形態に対応する画素回路の配置の一例を示す図である。
【図１８】本発明の第５の実施形態における撮像システムの構成を示すブロック図である。
【図１】
0003854887.tif 000002
【図２】
0003854887.tif 000003
【図３】
0003854887.tif 000004
【図４】
0003854887.tif 000005
【図５】
0003854887.tif 000006
【図６】
0003854887.tif 000007
【図７】
0003854887.tif 000008
【図８】
0003854887.tif 000009
【図９】
0003854887.tif 000010
【図１０】
0003854887.tif 000011
【図１１】
0003854887.tif 000012
【図１２】
0003854887.tif 000013
【図１３】
0003854887.tif 000014
【図１４】
0003854887.tif 000015
【図１５】
0003854887.tif 000016
【図１６】
0003854887.tif 000017
【図１７】
0003854887.tif 000018
【図１８】
0003854887.tif 000019