(57)【特許請求の範囲】
【請求項１】
入力ディジタル信号に所定の演算処理を施す第１処理部と、前記入力ディジタル信号に前記演算処理を施すことなく、第１処理部を経由した場合と同等の遅延処理やレベル調整処理を施す第２処理部と、を内蔵したディジタル信号処理手段を具備するディジタル信号演算装置において、
前記入力ディジタル信号の信号経路として、第１処理部を経由する第１信号経路及び第２処理部を経由する第２信号経路の他に、前記ディジタル信号処理手段を経由しない第３信号経路を有することを特徴とするディジタル信号演算装置。
【請求項２】
第１〜第３信号経路のいずれか１つを選択し、その信号経路を経由して得られた信号を出力ディジタル信号とする選択手段を有することを特徴とする請求項１に記載のディジタル信号演算装置。
【請求項３】
第３信号経路が選択された際に、前記ディジタル信号処理手段に対する動作クロックパルスの供給を停止させる手段を有することを特徴とする請求項２に記載のディジタル信号演算装置。
【請求項４】
第３信号経路が選択された際に、前記ディジタル信号処理手段に対する前記入力ディジタル信号の供給を停止させる手段を有することを特徴とする請求項２または請求項３に記載のディジタル信号演算装置。
【請求項５】
第１信号経路と第３信号経路とを相互に切り換える際に、前記入力ディジタル信号に対してフェード制御を施す手段を有することを特徴とする請求項２〜請求項４のいずれかに記載のディジタル信号演算装置。
【請求項６】
第１信号経路と第３信号経路とを相互に切り換える際に、前記入力ディジタル信号に対してレベル制御を施す手段を有することを特徴とする請求項２〜請求項５のいずれかに記載のディジタル信号演算装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタル信号プロセッサを具備し、入力されたディジタル信号に対して所定の演算処理を施すディジタル信号演算装置に関する。
【０００２】
【従来の技術】
従来のディジタル信号演算装置として、ここでは、オーディオ用のディジタル信号演算装置を例に挙げて説明を行う。図５は従来のディジタル信号演算装置の一構成例を示すブロック図である。本図のディジタル信号演算装置１’は、ディジタル信号プロセッサ２’（以下、ＤＳＰ２’［Digital Signal Processor］と呼ぶ）を具備し、入力ディジタル音声信号Ｓinに対してＤＳＰ２’による所定の演算処理（音像・音場処理や音質制御処理等のプログラム処理）を施すことで、所望の出力ディジタル音声信号Ｓoutを生成する。
【０００３】
上記したＤＳＰ２’は、その内部に数値演算論理回路３’（以下、ＡＬＵ３’［Arithmetic and Logic Unit］と呼ぶ）とセレクタ６’とを有し、外部から入力される高速なクロックパルスＣＬＫによって動作する。ＡＬＵ３’は音場プログラム処理部４’と補正処理部５’とから成り、各処理部４’、５’の出力端子はセレクタ６’の二入力端子にそれぞれ接続されている。
【０００４】
音場プログラム処理部４’は、ホールやスタジアムといった実在音場の立体感を仮想的に再現したり、使用者の嗜好に合わせて再生音質を変化させたりするために、入力ディジタル音声信号Ｓinに対して所定の演算処理（以下、音場処理と呼ぶ）を施す回路部である。
【０００５】
なお、通常のＤＳＰ２’では、１回の音場処理に必要な個数分の入力ディジタル音声信号Ｓinを、図示しない外部ＲＡＭ［Random Access Memory］に保持し、その後、図示しない外部ＲＯＭ［Read Only Memory］からの命令に基づいて入力ディジタル音声信号Ｓinに対する演算を順次行う。そのため、１つの出力ディジタル音声信号Ｓoutを生成するには多少の時間を必要とし、入力ディジタル音声信号Ｓinと出力ディジタル音声信号Ｓoutとの間には少なからず遅延が生じる。また、一般的に出力ディジタル音声信号Ｓoutの信号レベルは、入力ディジタル音声信号Ｓinの信号レベルよりも小さくなる。
【０００６】
補正処理部５’は、自身を経由してセレクタ６’に出力されるディジタル音声信号の遅延時間や信号レベルが、音場プログラム処理部４’を経由した場合と同等になるように、入力ディジタル音声信号Ｓinに対して遅延処理やレベル調整処理等を施す回路部である。
【０００７】
セレクタ６’は、入力された二信号（音場プログラム処理部４’及び補正処理部５’の各出力信号）のいずれか一方を選択し、その選択信号を出力ディジタル音声信号Ｓoutとして外部に送出する。すなわち、セレクタ６’は、入力ディジタル音声信号Ｓinに対する音場処理がオンの場合には音場プログラム処理部４’の出力信号を選択出力し、オフの場合には補正処理部５’の出力信号を選択出力する。なお、セレクタ６’における信号選択動作は、外部から入力される第１制御信号Ｓc1に基づいて制御される。
【０００８】
続いて、別構成から成る従来のディジタル信号演算装置について説明を行う。図６は従来のディジタル信号演算装置の別構成例を示すブロック図である。本図のディジタル信号演算装置１”は、ディジタル信号プロセッサ２”（以下、ＤＳＰ２”と呼ぶ）とセレクタ７”とを具備し、入力ディジタル音声信号Ｓinに対してＤＳＰ２”による所定の演算処理（音像・音場処理や音質制御処理等のプログラム処理）を施すことで、所望の出力ディジタル音声信号Ｓoutを生成する。
【０００９】
上記のＤＳＰ２”は、その内部に数値演算論理回路３”（以下、ＡＬＵ３”と呼ぶ）を有し、外部から入力される高速なクロックパルスＣＬＫによって動作する。ＡＬＵ３”は音場プログラム処理部４”を有しており、その出力端子はＤＳＰ２”の外部に設けられたセレクタ７”の一入力端子に接続されている。なお、セレクタ７”の他入力端子には、ＤＳＰ２”を経由しない入力ディジタル音声信号Ｓinが直接入力されている。
【００１０】
音場プログラム処理部４”は、前出の図５に示した音場プログラム処理部４’と同様、入力ディジタル音声信号Ｓinに対して音場処理を施す回路部である。
【００１１】
セレクタ７”は、入力された二信号（音場プログラム処理部４”の出力信号及びＤＳＰ２”を経由しない入力ディジタル音声信号Ｓin）のいずれか一方を選択し、その選択信号を出力ディジタル音声信号Ｓoutとして外部に送出する。すなわち、セレクタ７”は、入力ディジタル音声信号Ｓinに対する音場処理がオンの場合には音場プログラム処理部４”の出力信号を選択出力し、オフの場合にはＤＳＰ２”を経由しない入力ディジタル音声信号Ｓinを選択出力する。なお、セレクタ７”における信号選択動作は、外部から入力される第２制御信号Ｓc2に基づいて制御される。
【００１２】
【発明が解決しようとする課題】
確かに、前出の図５に示したディジタル信号演算装置１’であれば、入力ディジタル音声信号Ｓinに対する音場処理をオフとした場合であっても、出力ディジタル音声信号ＳoutはＤＳＰ２’の補正処理部５’を経由して生成されるため、その遅延時間や信号レベル等を音場処理オン時の出力ディジタル音声信号Ｓoutと同等にすることができる。従って、入力ディジタル音声信号Ｓinに対する音場処理のオン／オフを切り換える際、出力ディジタル音声信号Ｓoutがユーザに聴感上の違和感を感じさせない製品を提供することが可能である。
【００１３】
しかしながら、上記構成から成るディジタル信号演算装置１’では、音場処理のオン／オフに依らず、常に高速なクロックパルスＣＬＫによってＤＳＰ２’を動作させる必要があるため、音場処理オフ時の消費電力が不必要に大きいという課題があった。特に、電池等を駆動電源とする携帯型のメディア再生機器では、再生時間をいかに延長するかが課題とされているため、ディジタル信号演算装置１’の消費電力が大きいということは大きな弊害となっていた。
【００１４】
一方、前出の図６に示したディジタル信号演算装置１”であれば、入力ディジタル音声信号Ｓinに対する音場処理をオフとした場合、入力ディジタル音声信号ＳinはＤＳＰ２”を経由することなく直接出力ディジタル音声信号Ｓoutとして出力される。従って、音場処理オフ時には、ＤＳＰ２”を高速なクロックパルスＣＬＫで動作させる必要がないので、音場処理オフ時におけるディジタル信号演算装置１”の消費電力を低減することが可能である。
【００１５】
しかしながら、上記構成から成るディジタル信号演算装置１”では、入力ディジタル音声信号Ｓinに対する音場処理のオン／オフを切り換える際、出力ディジタル音声信号Ｓoutの遅延時間や信号レベル等が音場処理のオン／オフに応じて変動するため、出力ディジタル音声信号Ｓoutが不連続となって異音が発生し、ユーザが聴感上の違和感を感じるという課題があった。また、音場処理をオンからオフに切り換えた場合に、音量がいきなり大きくなるという課題もあった。
【００１６】
なお、上記で例示したオーディオ用のディジタル信号演算装置に限らず、映像処理用のディジタル信号演算装置や、その他の分野で用いられるディジタル信号演算装置についても、上記と同様の課題があった。
【００１７】
本発明は上記の問題点に鑑み、入力ディジタル信号に対する演算処理のオフ時における低消費電力化を図るとともに、該演算処理のオン／オフ切り換えに伴う出力ディジタル信号の違和感を低減することが可能なディジタル信号演算装置を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るディジタル信号演算装置では、入力ディジタル信号に所定の演算処理を施す第１処理部と、前記入力ディジタル信号に前記演算処理を施すことなく、第１処理部を経由した場合と同等の遅延処理やレベル調整処理を施す第２処理部と、を内蔵したディジタル信号処理手段を具備するディジタル信号演算装置において、前記入力ディジタル信号の信号経路として、第１処理部を経由する第１信号経路及び第２処理部を経由する第２信号経路の他に、前記ディジタル信号処理手段を経由しない第３信号経路を有する構成としている。
【００１９】
なお、上記構成から成るディジタル信号演算装置では、第１〜第３信号経路のいずれか１つを選択し、その信号経路を経由して得られた信号を出力ディジタル信号とする選択手段を有する構成にするとよい。
【００２０】
また、上記構成から成るディジタル信号演算装置では、第３信号経路が選択された際に、前記ディジタル信号処理手段に対する動作クロックパルスの供給を停止させる手段を有する構成にするとよい。
【００２１】
また、上記構成から成るディジタル信号演算装置では、第３信号経路が選択された際に、前記ディジタル信号処理手段に対する前記入力ディジタル信号の供給を停止させる手段を有する構成にするとよい。
【００２２】
また、上記構成から成るディジタル信号演算装置では、第１信号経路と第３信号経路とを相互に切り換える際に、前記入力ディジタル信号に対してフェード制御を施す手段を有する構成にするとよい。
【００２３】
また、上記構成から成るディジタル信号演算装置では、第１信号経路と第３信号経路とを相互に切り換える際に、前記入力ディジタル信号に対してレベル制御を施す手段を有する構成にするとよい。
【００２４】
【発明の実施の形態】
本発明に係るディジタル信号演算装置として、ここでは、オーディオ用のディジタル信号演算装置を例に挙げて説明を行う。図１は本発明に係るディジタル信号演算装置の第１実施形態を示すブロック図である。
【００２５】
本図のディジタル信号演算装置１ａは、ディジタル信号処理手段であるディジタル信号プロセッサ２（以下、ＤＳＰ２と呼ぶ）と、３つのセレクタ７、８、９とを具備し、入力ディジタル音声信号Ｓinに対してＤＳＰ２による所定の演算処理（音像・音場処理や音質制御処理等のプログラム処理）を施すことで、所望の出力ディジタル音声信号Ｓoutを生成する。
【００２６】
上記したＤＳＰ２は、内部に数値演算論理回路３（以下、ＡＬＵ３と呼ぶ）とセレクタ６とを有し、セレクタ８を介して外部から入力される高速なクロックパルスＣＬＫによって動作する。ＡＬＵ３は音場プログラム処理部４と補正処理部５とから成り、各処理部４、５の入力端子はいずれもセレクタ９の出力端子に接続されている。また、各処理部４、５の出力端子はセレクタ６の二入力端子にそれぞれ接続されている。
【００２７】
音場プログラム処理部４は、ホールやスタジアムといった実在音場の立体感を仮想的に再現したり、使用者の嗜好に合わせて再生音質を変化させたりするために、セレクタ９を介して外部から入力される入力ディジタル音声信号Ｓinに対して所定の演算処理（以下、音場処理と呼ぶ）を施す回路部である。
【００２８】
上記の音場処理において、１回の演算に必要な入力ディジタル音声信号Ｓinの個数が単数である場合には、図示しない外部ＲＯＭから受ける命令毎に入力ディジタル音声信号Ｓinに対する演算を行い、出力ディジタル音声信号Ｓoutを生成する。一方、１回の演算に必要な入力ディジタル音声信号Ｓinの個数が複数である場合には、必要な入力ディジタル音声信号Ｓinを図示しない外部ＲＡＭに保持し、その後、前記外部ＲＯＭからの命令に基づいて入力ディジタル音声信号Ｓinに対する演算を順次行うことで、出力ディジタル音声信号Ｓoutを生成する。
【００２９】
なお、通常の音場処理では、１回の演算に複数の入力ディジタル音声信号Ｓinを必要とするため、１つの出力ディジタル音声信号Ｓoutを生成するには多少の時間を要し、入力ディジタル音声信号Ｓinと出力ディジタル音声信号Ｓoutとの間には少なからず遅延が生じる。また、一般的に出力ディジタル音声信号Ｓoutの信号レベルは、入力ディジタル音声信号Ｓinの信号レベルよりも小さくなる。
【００３０】
補正処理部５は、自身を経由してセレクタ６に出力されるディジタル音声信号の遅延時間や信号レベルが、音場プログラム処理部４を経由した場合と同等になるように、セレクタ９を介して外部から入力される入力ディジタル音声信号Ｓinに対して遅延処理やレベル調整処理等を施す回路部である。
【００３１】
セレクタ６は、入力された二信号（音場プログラム処理部４及び補正処理部５の各出力信号）のいずれか一方を選択して、その選択信号をセレクタ７に送出する。なお、セレクタ６における信号選択動作は、外部から入力される第１制御信号Ｓc1に基づいて制御される。
【００３２】
なお、上記したセレクタ７の一入力端子は、入力ディジタル信号Ｓinの供給ラインに接続されており、他入力端子はＤＳＰ２を構成するセレクタ６の出力端子に接続されている。また、セレクタ７の出力端子は、ディジタル信号演算装置１ａの出力端子に相当しており、セレクタ７における信号選択動作は、外部から入力される第２制御信号Ｓc2に基づいて制御される。
【００３３】
このように、本実施形態のディジタル信号演算装置１ａには、入力ディジタル信号Ｓinの信号経路として、ＤＳＰ２の音場プログラム処理部４を経由する信号経路（以下、第１信号経路と呼ぶ）、及び補正処理部５を経由する信号経路（以下、第２信号経路と呼ぶ）の他に、ＤＳＰ２を経由しない信号経路（以下、第３信号経路と呼ぶ）が新たに設けられている。
【００３４】
このような構成とすることにより、入力ディジタル音声信号Ｓinに対する音場処理をオフとする場合には、セレクタ７でＤＳＰ２を経由しない第３信号経路を選択し、入力ディジタル音声信号Ｓinを直接出力ディジタル音声信号Ｓoutとして外部に出力することができる。従って、音場処理オフ時には、ＤＳＰ２を高速なクロックパルスＣＬＫで動作させる必要がなくなるので、音場処理オフ時におけるディジタル信号演算装置１ａの消費電力を低減することが可能となる。
【００３５】
また、入力ディジタル音声信号Ｓinに対する音場処理のオン／オフを切り換えながら使用する場合（例えば、複数の音場処理を切り換えながら視聴する場合）には、セレクタ６で音場プログラム処理部４を経由する第１信号経路と、補正処理部５を経由する第２信号経路とを適宜選択し、セレクタ７では常にセレクタ６の出力信号を選択するように制御すればよい。このような選択制御により、入力ディジタル音声信号Ｓinに対する音場処理のオン／オフを切り換える際であっても、出力ディジタル音声信号Ｓoutが不連続とならず、ユーザに聴感上の違和感を感じさせない製品を提供することが可能となる。
【００３６】
上記したように、本実施形態のディジタル信号演算装置１ａでは、第１、第２制御信号Ｓc1、Ｓc2に基づいてセレクタ６、７における信号選択動作を制御し、第１〜第３信号経路のいずれか１つを任意に選択することで、その信号経路を経由して得られた信号を出力ディジタル信号Ｓoutとして外部に出力することができる。このような構成とすることにより、ディジタル信号演算装置１ａの用途に応じて、最適な信号経路を選択することが可能となる。
【００３７】
一方、本実施形態のディジタル信号演算装置１ａには、セレクタ７で第３信号経路が選択された際に、ＤＳＰ２に対するクロックパルスＣＬＫの供給を停止させる手段として、ＤＳＰ２の外部にセレクタ８が設けられている。セレクタ８の一入力端子は、ＤＳＰ２を動作させるクロックパルスＣＬＫの供給ラインに接続されており、他入力端子はグランドラインに接続されている。また、セレクタ８の出力端子は、ＤＳＰ２のクロックパルス入力端子に接続されている。
【００３８】
なお、セレクタ８における信号選択動作は、セレクタ７と同様、外部から入力される第２制御信号Ｓc2に基づいて制御されており、セレクタ７でＤＳＰ２の出力信号（すなわち、第１信号経路或いは第２信号経路）が選択された場合には、セレクタ８でクロックパルスＣＬＫの供給ラインが選択される。また、セレクタ７で入力ディジタル音声信号Ｓin（すなわち、第３信号経路）が選択された場合には、セレクタ８でグランドラインが選択される。
【００３９】
このような構成とすることにより、音場処理オフ時に外部からのクロックパルスＣＬＫが継続入力されていたとしても、そのクロックパルスＣＬＫによってＤＳＰ２が不必要に動作することはない。従って、音場処理オフ時におけるディジタル信号演算装置１ａの消費電力を低減することが可能となる。
【００４０】
また、本実施形態のディジタル信号演算装置１ａには、セレクタ７で第３信号経路が選択された際に、ＤＳＰ２に対する入力ディジタル信号Ｓinの供給を停止させる手段として、ＤＳＰ２の外部にセレクタ９が設けられている。セレクタ９の一入力端子は、入力ディジタル信号Ｓinの供給ラインに接続されており、他入力端子はグランドラインに接続されている。また、セレクタ９の出力端子は、ＤＳＰ２を構成するＡＬＵ３の入力端子（すなわち、音場プログラム処理部４及び補正処理部５の各入力端子）に接続されている。
【００４１】
なお、セレクタ９における信号選択動作は、セレクタ７と同様、外部から入力される第２制御信号Ｓc2に基づいて制御されており、セレクタ７でＤＳＰ２の出力信号（すなわち、第１信号経路或いは第２信号経路）が選択された場合には、セレクタ９で入力ディジタル信号Ｓinの供給ラインが選択される。また、セレクタ７で入力ディジタル音声信号Ｓin（すなわち、第３信号経路）が選択された場合には、セレクタ９でグランドラインが選択される。
【００４２】
このような構成とすることにより、音場処理オフ時に、ＤＳＰ２が入力ディジタル信号Ｓinによって不必要に動作することはない。従って、音場処理オフ時におけるディジタル信号演算装置１ａの消費電力を低減することが可能となる。
【００４３】
続いて、本発明に係るディジタル信号演算装置の第２実施形態について説明を行う。図２は本発明に係るディジタル信号演算装置の第２実施形態を示すブロック図である。なお、本実施形態のディジタル信号演算装置１ｂは、第１実施形態のディジタル信号演算装置１ａ（図１参照）を改良したものであり、その構成及び動作は第１実施形態とほぼ同様である。そこで、第１実施形態と同様の部分については、図１と同一の符号を付すことで説明を省略し、以下では本実施形態の特徴部分に重点をおいた説明を行う。
【００４４】
本図に示すように、本実施形態のディジタル信号演算装置１ｂには、第１実施形態の構成に加えて、第１信号経路と第３信号経路とを相互に切り換える際に、入力ディジタル信号Ｓinに対してフェード制御を施す手段として、フェード制御部１０とセレクタ１１とが新たに設けられている。
【００４５】
フェード制御部１０の入力端子及びセレクタ１１の一入力端子は、いずれも入力ディジタル信号Ｓinの供給ラインに接続されている。また、フェード制御部１０の出力端子はセレクタ１１の他入力端子に接続されており、セレクタ１１の出力端子はセレクタ７、９の一入力端子にそれぞれ接続されている。
【００４６】
なお、セレクタ１１における信号選択動作は、セレクタ７、８、９と同様、外部から入力される第２制御信号Ｓc2に基づいて制御されており、第１信号経路と第３信号経路とが相互に切り換えられた場合には、セレクタ１１でフェード処理部１０の出力信号が選択される。
【００４７】
ここで、フェード処理部１０の一動作例について説明する。図３はフェード制御部１０の一動作例を示すタイミングチャートである。なお、本図中の「音場処理モード」とは、第１信号経路が選択されている状態を示しており、「スルーモード」とは、第３信号経路が選択されている状態を示している。
【００４８】
まず、音場処理モードからスルーモードに切り換える場合には、外部ＲＡＭに保持されているデータの初期化に要する時間Δｔ１において、入力ディジタル音声信号Ｓinの信号レベルを０ｄＢから−７２ｄＢまでフェードアウトし、その後しばらくしてから、入力ディジタル音声信号Ｓinの信号レベルを−７２ｄＢから０ｄＢまでフェードインする。
【００４９】
一方、スルーモードから音場処理モードに切り換える場合も、音場処理モードからスルーモードに切り換える場合と同様に、入力ディジタル音声信号Ｓinの信号レベルを０ｄＢから−７２ｄＢまでフェードアウトする。その後、次の演算に必要なデータ数が外部ＲＡＭに蓄積されるまでの時間Δｔ２は入力ディジタル音声信号Ｓinの信号レベルを−７２ｄＢに保持し、しばらくしてから、入力ディジタル音声信号Ｓinの信号レベルを−７２ｄＢから０ｄＢまでフェードインする。
【００５０】
このようなフェード制御を行うことにより、入力ディジタル音声信号Ｓinに対する音場処理のオン／オフを切り換える際に、出力ディジタル信号Ｓoutが不連続となることを防止できるので、ユーザに聴感上の違和感を感じさせない製品を提供することが可能となる。
【００５１】
続いて、本発明に係るディジタル信号演算装置の第３実施形態について説明を行う。図４は本発明に係るディジタル信号演算装置の第３実施形態を示すブロック図である。なお、本実施形態のディジタル信号演算装置１ｃは、第１、第２実施形態のディジタル信号演算装置１ａ、１ｂ（図１、図２参照）を改良したものであり、その構成及び動作は第１、第２実施形態とほぼ同様である。そこで、第１、第２実施形態と同様の部分については、図１、図２と同一の符号を付すことで説明を省略し、以下では本実施形態の特徴部分に重点をおいた説明を行う。
【００５２】
本図に示すように、本実施形態のディジタル信号演算装置１ｃには、第１、第２実施形態の構成に加えて、第１信号経路と第３信号経路とを相互に切り換える際に、入力ディジタル信号Ｓinに対してレベル制御を施す手段として、乗算器１２とセレクタ１３とが新たに設けられている。
【００５３】
乗算器１２の入力端子及びセレクタ１３の一入力端子は、いずれもセレクタ１１の出力端子に接続されている。また、乗算器１２の出力端子はセレクタ１３の他入力端子に接続されており、セレクタ１３の出力端子はセレクタ７の一入力端子に接続されている。
【００５４】
なお、セレクタ１３における信号選択動作は、外部から入力される第３制御信号Ｓc3に基づいて制御されており、第１信号経路と第３信号経路とが相互に切り換えられた場合には、セレクタ１３で乗算器１２の出力信号が選択される。
【００５５】
このようなレベル制御を行うことにより、入力ディジタル音声信号Ｓinに対する音場処理のオン／オフを切り換える際であっても、出力ディジタル信号Ｓoutの信号レベルを同一とすることができるので、音量がいきなり大きくなったり小さくなったりすることがなく、ユーザに聴感上の違和感を感じさせない製品を提供することが可能となる。
【００５６】
なお、上記の実施形態では、本発明をオーディオ用のディジタル信号演算装置に適用した例を挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、画像処理や画質制御等を行う映像処理用のディジタル信号演算装置や、その他の分野で用いられるディジタル信号演算装置についても、広く適用することができることは言うまでもない。
【００５７】
【発明の効果】
上記したように、本発明に係るディジタル信号演算装置では、入力ディジタル信号に所定の演算処理を施す第１処理部と、前記入力ディジタル信号に前記演算処理を施すことなく、第１処理部を経由した場合と同等の遅延処理やレベル調整処理を施す第２処理部と、を内蔵したディジタル信号処理手段を具備するディジタル信号演算装置において、前記入力ディジタル信号の信号経路として、第１処理部を経由する第１信号経路及び第２処理部を経由する第２信号経路の他に、前記ディジタル信号処理手段を経由しない第３信号経路を有する構成としている。
【００５８】
このような構成とすることにより、入力ディジタル信号に対する演算処理をオフとする場合には、第３信号経路を選択することで、ディジタル信号処理手段を高速なクロックパルスで動作させる必要がなくなる。従って、演算処理オフ時におけるディジタル信号演算装置の消費電力を低減することが可能となる。また、入力ディジタル信号に対する演算処理のオン／オフを切り換える際には、第１、第２信号経路を適宜選択することで、ユーザに出力ディジタル信号の違和感を感じさせない製品を提供することが可能となる。このように、本構成のディジタル信号演算装置であれば、入力ディジタル信号に対する演算処理のオン／オフ制御を容易に行うことができる。
【００５９】
なお、上記構成から成るディジタル信号演算装置では、第１〜第３信号経路のいずれか１つを選択し、その信号経路を経由して得られた信号を出力ディジタル信号とする選択手段を有する構成にするとよい。このような構成とすることにより、ディジタル信号演算装置の用途に応じて最適な信号経路を選択することが可能となる。
【００６０】
また、上記構成から成るディジタル信号演算装置では、第３信号経路が選択された際に、前記ディジタル信号処理手段に対する動作クロックパルスの供給を停止させる手段を有する構成にするとよい。
【００６１】
このような構成とすることにより、入力ディジタル信号に対する演算処理のオフ時に外部からの動作クロックパルスが継続入力されていたとしても、該動作クロックパルスによってディジタル信号処理手段が不必要に動作することはない。従って、演算処理オフ時におけるディジタル信号演算装置の消費電力を低減することが可能となる。
【００６２】
また、上記構成から成るディジタル信号演算装置では、第３信号経路が選択された際に、前記ディジタル信号処理手段に対する前記入力ディジタル信号の供給を停止させる手段を有する構成にするとよい。
【００６３】
このような構成とすることにより、入力ディジタル信号に対する演算処理のオフ時に、ディジタル信号処理手段が入力ディジタル信号によって不必要に動作することはない。従って、演算処理オフ時におけるディジタル信号演算装置の消費電力を低減することが可能となる。
【００６４】
また、上記構成から成るディジタル信号演算装置では、第１信号経路と第３信号経路とを相互に切り換える際に、前記入力ディジタル信号に対してフェード制御を施す手段を有する構成にするとよい。
【００６５】
このような構成とすることにより、入力ディジタル信号に対する演算処理のオン／オフを切り換える際に、出力ディジタル信号が不連続となることを防止できるので、ユーザに出力ディジタル信号の違和感を感じさせない製品を提供することが可能となる。
【００６６】
また、上記構成から成るディジタル信号演算装置では、第１信号経路と第３信号経路とを相互に切り換える際に、前記入力ディジタル信号に対してレベル制御を施す手段を有する構成にするとよい。
【００６７】
このような構成とすることにより、入力ディジタル信号に対する演算処理のオン／オフを切り換える際であっても、出力ディジタル信号の信号レベルを同一とすることができるので、ユーザに出力ディジタル信号の違和感を感じさせない製品を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明に係るディジタル信号演算装置の第１実施形態を示すブロック図である。
【図２】本発明に係るディジタル信号演算装置の第２実施形態を示すブロック図である。
【図３】フェード制御部１０の一動作例を示すタイミングチャートである。
【図４】本発明に係るディジタル信号演算装置の第３実施形態を示すブロック図である。
【図５】従来のディジタル信号演算装置の一構成例を示すブロック図である。
【図６】従来のディジタル信号演算装置の別構成例を示すブロック図である。
【符号の説明】
１ａ、１ｂ、１ｃ    ディジタル信号演算装置
２    ディジタル信号プロセッサ（ＤＳＰ）
３    数値演算論理回路（ＡＬＵ）
４    音場プログラム処理部
５    補正処理部
６、７、８、９、１１、１３    セレクタ
１０    フェード制御部
１２    乗算器
ＣＬＫ    クロックパルス
Ｓin    入力ディジタル音声信号
Ｓout    出力ディジタル音声信号
Ｓc1、Ｓc2、Ｓc3    第１、第２、第３制御信号
【図１】
0003751218.tif 000002
【図２】
0003751218.tif 000003
【図３】
0003751218.tif 000004
【図４】
0003751218.tif 000005
【図５】
0003751218.tif 000006
【図６】
0003751218.tif 000007