(57)【特許請求の範囲】
【請求項１】
バルク結晶基板の表面の少なくとも一部に複数の起伏を形成する工程と、前記起伏が形成された結晶基板の表面上に立方晶系の第１のＳｉＣ層をエピタキシャル成長する工程と、第１のＳｉＣ層から前記結晶基板を除去する工程、前記結晶基板の除去により露出した第１のＳｉＣ層の表面上に立方晶系の第２のＳｉＣ層をエピタキシャル成長してその表面を平坦化する工程とを含むことを特徴とする炭化珪素単結晶基板の製造方法。
【請求項２】
バルク結晶基板の表面上に立方晶系の第１のＳｉＣ層をエピタキシャル成長する工程と、第１のＳｉＣ層の表面の少なくとも一部に複数の起伏を形成する工程と、第１のＳｉＣ層から前記結晶基板を除去する工程と、次いで第１のＳｉＣ層の起伏を有する表面上に立方晶系の第２のＳｉＣ層を成長してその表面を平坦化する工程とを含むことを特徴とする炭化珪素単結晶基板の製造方法。
【請求項３】
前記結晶基板又は第１のＳｉＣ層の表面に形成する複数の起伏は、頂部と底部が一方向に連続して形成され、且つ頂部及び底部が一定間隔で周期的に配置されたラインアンドスペース状のパターンであることを特徴とする請求項１又は２記載の炭化珪素単結晶基板の製造方法。
【請求項４】
前記結晶基板又は第１のＳｉＣ層の表面に形成する複数の起伏は、頂部と底部が一方向に連続して形成され、且つ頂部及び底部が一定間隔で周期的に配置されたラインアンドスペース状のパターンを、相互に直交させた格子状のパターンであることを特徴とする請求項１又は２記載の炭化珪素単結晶基板の製造方法。
【請求項５】
請求項１〜４の何れかに記載の方法によって、第１及び第２のＳｉＣ層からなる立方晶系のｎ+ 型ＳｉＣ単結晶基板を形成する工程と、前記ＳｉＣ単結晶基板上に立方晶系のｎ- 型ＳｉＣ層をエピタキシャル成長する工程とを含むことを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、３Ｃ（立方晶系）のＳｉＣ単結晶の気相成長技術に係わり、特に半導体素子を製造する上で望ましい結晶性の優れた３Ｃ−ＳｉＣ単結晶基板の製造方法、及びこの基板を用いた半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来、ＳｉＣ（炭化珪素）の成長は、昇華法によるバルク結晶成長と、基板上へＳｉ化合物の原料ガス及びＣ化合物の原料ガスを供給して反応によってＳｉＣを生成させる気相エピタキシャル成長法による薄膜形成とに分類されてきた。
【０００３】
昇華法によるバルク結晶成長では、高温安定相の結晶多形である六方晶系６ＨのＳｉＣ，同じく六方晶系であるがやや低温相の４ＨのＳｉＣの〈０００１〉成長が可能であり、実際にこのような（０００１）ＳｉＣ基板が販売されるまでになっている。しかしながら、未だマイクロバイブと呼ばれる欠陥の密度が高く、また基板面積の拡大が困難な状況であった。
【０００４】
これに対し、単結晶基板上への気相エピタキシャル成長法を用いると、不純物添加の制御性が格段に向上したり、基板面積の拡大により容易に大面積のエピタキシャル成長膜が得られたり、前述のマイクロバイブ密度の低減が実現できたりする。しかしながら、気相エピタキシャル成長法では、しばしば基板材料とＳｉＣ膜の格子定数の差に起因する欠陥密度の増大が問題になる。特に、成長時に用いられる基板として一般的なＳｉはＳｉＣとの格子定数差が大きいため、成長される３Ｃ−ＳｉＣ層内に双晶や反位相領域境界面（ＡＰＢ：Anti Phase Boundary）の発生が著しく、これがＳｉＣ半導体装置の実現を阻んでいた。
【０００５】
気相エピタキシャル成長法による３Ｃ−ＳｉＣ膜内の欠陥を低減させる方法として、例えば被成長基板上に成長領域を設ける工程と、この成長領域にＳｉＣ単結晶をその厚さが、基板の成長面方位に固有な厚さと同一又はそれ以上になるように成長させる工程を有し、固有な厚さ以降の面欠陥を低減する技術が提案されている（特公平６−４１４００号公報）。しかしながら、３Ｃ−ＳｉＣ中に含まれる２種類の反位相領域同士は、３Ｃ−ＳｉＣの膜厚増加に対して互いに直交した方向へと拡大する特性を有しているため、反位相領域境界界面を効果的に低減することができない。さらに、成長した３Ｃ−ＳｉＣ表面に形成される超構造の向きを任意に制御することができないため、例えば離散した成長領域同士が成長に伴って結合した場合には、この結合部に新たに反位相領域境界面が形成されてしまい、所望の電気的特性を実現することができない。
【０００６】
反位相領域境界面を効果的に低減する方法として、表面法線軸を［１００］から［１１０］方向に僅かに傾けた（オフ角を導入した）Ｓｉ（００１）面基板上への成長法が提案された（アブライド・フィジックス・レターズ、５０巻、１９８７年、１８８８頁参照）。この方法は、基板に微傾斜を付けることで、原子レベルのステップが一方向に等間隔で導入されるため、導入されたステップに平行な方向の面欠陥が伝播し、一方で導入されたステップに垂直な方向（ステップを横切る方向）への面欠陥の伝播を抑制する効果がある。そして、ＳｉＣの膜厚増加に伴って、膜中に含まれる２種類の反位相領域の内、導入されたステップに平行な方向へ拡大する反位相領域が、直交する方向へ拡大する反位相領域に比べて優先的に拡大するため、反位相領域境界面を効果的に低減することができる。しかしながら、この方法は、ＳｉＣ／Ｓｉ界面のステップ密度の増大により、不本意な反位相領域境界面の生成を引き起こしてしまい、反位相領域境界面の完全解消には至らないと云う問題があった。
【０００７】
これに対して被成長基板表面の全部又は一部に一方向に平行に伸びる複数の起伏を具備させ、この基板表面上にＳｉＣを成長させる方法が提案されている（特開２０００−１７８７４０号公報）。この方法では、ＳｉＣの被成長結晶表面は鏡面対称な方位に配向したステップが統計的に釣り合った密度で導入されるため、被成長基板表面のステップにより不本意に導入されたＳｉＣ層内の反位相領域境界面同士は効果的に会合し、反位相領域境界面を完全に解消したＳｉＣ膜が得られる。さらにこの方法では、オフ角を導入することにより個々の成長領域は全て同一方向に拡大する同位相領域となるため、離散した成長領域同士が成長に伴って結合した場合でも結合部に反位相領域境界面が生じない利点がある。
【０００８】
しかしながら、この方法を用いて作製された３Ｃ−ＳｉＣ基板を用いて作製される半導体装置でも所望の特性が得られない。その理由につき本発明者等は詳細な検討を行った結果、３Ｃ−ＳｉＣ中に多数含まれている（１１１）面上の積層欠陥が半導体装置の特性を阻んでいると結論した。例えば、被成長基板として広く用いられるＳｉ単結晶と３Ｃ−ＳｉＣ単結晶との間では約２０％もの格子定数の差があり、それ故Ｓｉ基板上に３Ｃ−ＳｉＣ単結晶を従来の方法で成長させた３Ｃ−ＳｉＣには（１１１）面上の積層欠陥が多数存在する。
【０００９】
【発明が解決しようとする課題】
このように従来、半導体装置の素子形成基板としてのＳｉＣ単結晶基板を形成するために、オフ角を導入してＳｉ（００１）基板上にＳｉＣ層を成長する方法や、一方向に平行に伸びる起伏を有した基板上にＳｉＣ層を成長する方法などが提案されているが、いずれの方法を用いても、積層欠陥が低減された３Ｃ−ＳｉＣ単結晶を再現性良く得ることは困難である。従って、このような結晶性に優れた３Ｃ−ＳｉＣ単結晶を工業規模で安定に供給し得る製造方法が必要とされている。
【００１０】
本発明は、上記事情を考慮して成されたもので、その目的とするところは、積層欠陥が低減された３Ｃ−ＳｉＣ単結晶を再現性良く製造し得る炭化珪素単結晶基板の製造方法、及びこの基板を用いた半導体装置の製造方法を提供することにある。
【００１１】
【課題を解決するための手段】
（構成）
上記課題を解決するために本発明は次のような構成を採用している。
【００１２】
即ち本発明は、炭化珪素単結晶基板の製造方法において、バルク結晶基板（Ｓｉ基板等の融液成長法などで成長されたインゴットを、ダイアモンドブレード等で切り出し、所定の厚さに研磨・成形されたウェーハ）の表面の少なくとも一部に複数の起伏を形成する工程と、前記起伏が形成された結晶基板の表面上に立方晶系の第１のＳｉＣ層をエピタキシャル成長する工程と、第１のＳｉＣ層から前記結晶基板を除去する工程、前記結晶基板の除去により露出した第１のＳｉＣ層の表面上に立方晶系の第２のＳｉＣ層をエピタキシャル成長してその表面を平坦化する工程とを含むことを特徴とする。
【００１３】
また本発明は、炭化珪素単結晶基板の製造方法において、バルク結晶基板の表面上に立方晶系の第１のＳｉＣ層をエピタキシャル成長する工程と、第１のＳｉＣ層の表面の少なくとも一部に複数の起伏を形成する工程と、第１のＳｉＣ層から前記結晶基板を除去する工程と、次いで第１のＳｉＣ層の起伏を有する表面上に立方晶系の第２のＳｉＣ層を成長してその表面を平坦化する工程とを含むことを特徴とする。
【００１４】
ここで、本発明の望ましい実施態様としては次のものが挙げられる。
(1) バルク結晶基板は、Ｓｉ，Ｇｅ，又はＳｉＧｅであること。
【００１５】
(2) 結晶基板の表面に形成する複数の起伏は、頂部と底部が一方向に連続して形成され、且つ頂部及び底部が一定間隔で周期的に配置されたラインアンドスペース状のパターンであること。
(3) 第１のＳｉＣ層の表面に形成する複数の起伏は、頂部と底部が一方向に連続して形成され、且つ頂部及び底部が一定間隔で周期的に配置されたラインアンドスペース状のパターンであること。
【００１６】
(4) 結晶基板の表面に形成する複数の起伏は、頂部と底部が一方向に連続して形成され、且つ頂部及び底部が一定間隔で周期的に配置されたラインアンドスペース状のパターンを、相互に直交させた格子状のパターンであること。
(5) 第１のＳｉＣ層の表面に形成する複数の起伏は、頂部と底部が一方向に連続して形成され、且つ頂部及び底部が一定間隔で周期的に配置されたラインアンドスペース状のパターンを、相互に直交させた格子状のパターンであること。
【００１７】
(6) 結晶基板の面方位は（００１）であり、ラインアンドスペース状のパターンは〈１１０〉方向から数度傾けられていること。
(7) 単結晶基板を除去する際に、該基板をその途中まで機械的に研磨した後に、残りを溶液を用いてエッチングすること。
【００１８】
また本発明は、半導体装置の製造方法において、上記の何れかの方法によって第１及び第２のＳｉＣ層からなる立方晶系のｎ+ 型ＳｉＣ単結晶基板を形成する工程と、前記ＳｉＣ単結晶基板上に立方晶系のｎ- 型ＳｉＣ層をエピタキシャル成長する工程とを含むことを特徴とする。
【００１９】
（作用）
本発明によれば、複数の起伏が形成されたバルク結晶基板の表面上に立方晶系の第１のＳｉＣ層をエピタキシャル成長した後に、第１のＳｉＣ層から結晶基板を除去することによって、表面に複数の起伏を有するＳｉＣ層を形成することができる。
【００２０】
ここで、第１のＳｉＣ層の表面層はバルク結晶基板と接していたために多くの結晶欠陥や歪を含んではいる。しかしながら、例えば熱酸化を行った後に酸化膜を除去する、或いは反応性イオンエッチングによって最表面を除去することにより、その後に高品質なＳｉＣ単結晶を成長させるためのホモエピタキシャル基板の表面としては十分な結晶性を有し、かつ所望の複数の起伏を具備する被成長基板としての役割を果たすことができるのである。そして、この面に複数の起伏を備えているので、ＳｉＣ単結晶表面の各起伏の斜面において双晶，反位相領域境界面，積層欠陥などが存在していても、先に説明したオフ角の導入効果を得ることができるため、これらの欠陥が成長方向に伝播するのを有効に防止できる。
【００２１】
しかも本発明では、第１のＳｉＣ層の表面に特開２０００−１７８７４０号公報に開示されているような一方向に平行に伸びる複数の起伏を形成することが可能なため、第１のＳｉＣ層の表面には鏡面対称な方位に配向したステップが統計的に釣り合った密度で導入される。このため、第１のＳｉＣ層の表面のステップにより不本意に導入されたＳｉＣ成長層内の反位相領域境界面同士は効果的に会合し、反位相領域境界面をほぼ完全に解消した第２のＳｉＣ層が得られる。さらに、オフ角の導入効果によって、個々の成長領域は全て同一方向に拡大する同位相領域となるため、離散した成長領域同士が成長に伴って結合した場合でも、結合部に段差が生じることはあるものの反位相領域境界面は生じないという利点がある。
【００２２】
ここで、第１のＳｉＣ層の表面に複数の起伏を形成するのに機械的な加工手段を用いると、加工損傷が深さ方向に予想外に形成されてしまい、破砕層を取り除くのが難しい場合がある。この場合、予めバルク結晶基板の表面に起伏を形成しておき、その上に第１のＳｉＣ層を成長させ、この成長させたＳｉＣ層からバルク結晶基板を除去することによって露出される面に起伏を転写する方法が、工程の容易さ、再現性の良さという観点からも最も望ましい。機械的な加工手段による破砕層を容易に取り除くことができる場合は、第１のＳｉＣ層に直接的に起伏を形成すればよい。
【００２３】
また本発明によれば、複数の起伏を有する第１のＳｉＣ層上の第２のＳｉＣ層のエピタキシャル成長はヘテロエピタキシーではないので、基板の格子定数の差に起因する応力などによる積層欠陥などの新たな欠陥を誘発させる要因が無く、再現性に優れる高品質低欠陥のＳｉＣ単結晶基板を製造することができる。しかも、第２のＳｉＣ層を成長する際には第１のＳｉＣ層からバルク結晶基板が除去されているので、第１のＳｉＣ層にバルク結晶基板との格子不整合の違いによる歪みが残らない状態で成長を行うことができ、これによっても格子不整合に起因する積層欠陥の発生を防止することができる。
【００２４】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００２５】
（第１の実施形態）
図１〜図３は、本発明の第１の実施形態に係わるＳｉＣ単結晶基板の製造方法を説明するためのものであり、図１はバルク結晶基板の表面に起伏を形成する工程を示す断面図、図２はバルク結晶基板上に形成するレジストパターンを示す平面図、図３はＳｉＣ層の成長工程を示す断面図である。
【００２６】
本実施形態では、バルク結晶基板としてはＳｉ（００１）基板を用いた。図１（ａ）に示すように、このＳｉ基板１１の表面を熱酸化した後、フォトリソグラフィー技術を用いて基板表面上に幅１．５μｍ，長さ９０ｍｍ，厚さ１μｍのラインアンドスペースからなるレジストパターン１２を形成した。但し、レジストパターン１２におけるライン方向は図２（ａ）に示すように、＜１１０＞方向から２°傾けた方向に平行とした。
【００２７】
この基板をホットプレート上で１８０℃，１０分間加熱することによって、レジストパターン１２がラインと直交する方向に向かって広がっていき、図１（ｂ）に示すように、起伏の頂点と底とが滑らかな曲線でつながった波面状の断面のレジストパターン形状を得た。次いで、図１（ｃ）に示すように、このレジストパターン１２’の断面の起伏形状及び平面的なラインアンドスペースの形状をドライエッチングによってＳｉ基板１１に転写した。具体的には、レジスト及びＳｉのエッチング速度がほぼ同じとなる条件でこれらをＲＩＥ法でエッチングすることにより、Ｓｉ基板１１の表面に、頂部と底部が一方向に連続して形成され、且つ頂部及び底部が一定間隔で周期的に配置されたラインアンドスペース状の起伏１３を形成した。
【００２８】
ここで、Ｓｉ基板１１上に形成するレジストパターン１２は、必ずしも図２（ａ）に示すようなラインアンドスペースのパターンに限らず、図２（ｂ）に示すように、ラインアンドスペースを相互に直交させた格子状のパターンであってもよい。
【００２９】
次いで、Ｓｉ基板１１の表面に残存したレジストを過酸化水素水溶液と硫酸との混合液中で除去した後、表面に起伏１３が形成されたＳｉ基板１１上に、図３（ａ）に示すように第１の３Ｃ−ＳｉＣ層２１の成長を行った。ここで、ＳｉＣ層２１の導電型はｐ型，ｎ型の何れでも構わないが、一般には高濃度のｎ型（ｎ+ 型）が望ましい。
【００３０】
ＳｉＣの成長は、Ｓｉ基板表面の炭化工程と、原料ガスの交互供給によるＳｉＣ成長工程とに分けられる。まず炭化工程では、炉内圧力２．７Ｐａの減圧アセチレン雰囲気中で上記加工済みＳｉ基板１１を室温から１０５０℃まで約２時間かけて加熱した。このとき、アセチレンの供給量は１０sccmとした。この炭化工程の後に、温度をｌ０５０℃で保持したままジクロルシランとアセチレンをそれぞれ２０sccmで１０秒ずつ、各ガス供給のインターバルを５秒として交互に基板表面に暴露して、３Ｃ−ＳｉＣ層２１の成長を行った。このとき、炉内圧力は最低で２．７Ｐａ、最大で２７Ｐａであった。
【００３１】
原料ガスの供給サイクル数を増やすことにより第１の３Ｃ−ＳｉＣ層２１の膜厚を増加させ、１５０μｍまで成長させた。なお、３Ｃ−ＳｉＣ層２１の膜厚は適宜変更可能であるが、欠陥の少ない良好な結晶を得るためには５０μｍ以上が望ましい。
【００３２】
次いで、上記の試料を室温まで冷却した後に取り出し、ＨＦとＨＮＯ3 の混酸（ＨＦ：ＨＮＯ3 ＝７：１）に浸すことにより、図３（ｂ）に示すように、第１の３Ｃ−ＳｉＣ層２１からＳｉ基板１１を除去した。ここで、Ｓｉ基板１１が厚い場合は、その途中まで機械研磨で削った後に、上記の混酸を用いてエッチングすればよい。その後、露出した起伏形状の付いた３Ｃ−ＳｉＣ層２１の最表面の高い欠陥密度層を除去するためにＣＦ4 （４０sccm）とＯ2 （１０sccm）をエッチングガスとして反応性イオンエッチングを行った。この反応性イオンエッチングを行う代わりに、３Ｃ−ＳｉＣ層２１の露出表面の熱酸化を行った後に該酸化膜を除去するようにしてもよい。
【００３３】
次いで、このような加工処理が施された第１の３Ｃ−ＳｉＣ層２１を加工面を上にして反応容器内に収容し、第２の３Ｃ−ＳｉＣ層２２の成長を行った。この段階でのＳｉＣの成長は、ホモエピタキシーになるので炭化工程は当然省略して良い。炉内圧力２．７Ｐａの減圧アセチレン雰囲気中で上記３Ｃ−ＳｉＣ層２１を室温から１０５０℃まで約５分で加熱した。このとき、アセチレンの供給量は１０sccmとした。この炭化工程の後に、温度は１０５０℃で保持したままジクロルシランとアセチレンをそれそれ２０sccmで１０秒ずつ、各ガス供給のインターバルを５秒として交互に基板表面に暴露して、３Ｃ−ＳｉＣの成長を行った。このとき、炉内圧力は最低で２．７Ｐａで、最大で２７Ｐａであった。
【００３４】
そして、原料ガスの供給サイクル数を増やすことにより第２の３Ｃ−ＳｉＣ層２２の膜厚を増加させ、１００μｍまで成長させたところで、原料供給流量をそれぞれ５sccmまで減らしてほぼ成長速度を１／４にした状態で、最後の５０μｍを成長した。
【００３５】
かくして本実施形態によれば、総厚３００μｍの３Ｃ−ＳｉＣ基板を得ることができた。このようにして成長した基板表面に対し、ＡＦＭ観察することによって反位相領域境界面密度を測定した結果、観察領域内では反位相領域境界面の存在は認められなかった。また、積層欠陥の発生状況を調べるために、成長した基板を（１１０）面でへき開し、断面の透過電子顕微鏡観察を行ったが、起伏のパターンを付けておいた付近に若干の積層欠陥らしきものは観察されたが、それは成長方向に沿って伝播しておらず、特に起伏から５μｍ以上離れると積層欠陥は全く観察されなかった。
【００３６】
このように本実施形態によれば、Ｓｉ基板１１の表面にラインアンドスペース状の起伏１３を設けておき、その上に第１の３Ｃ−ＳｉＣ層２１をエピタキシャル成長することにより、第１の３Ｃ−ＳｉＣ層２１の表面に起伏を転写することができる。そして、このような起伏を有する第１の３Ｃ−ＳｉＣ層２１の表面上に第２の３Ｃ−ＳｉＣ層２２を成長することにより、双晶，反位相領域境界面，積層欠陥などが成長方向に伝播するのを有効に防止できる。
【００３７】
また、第１の３Ｃ−ＳｉＣ層２１の表面には鏡面対称な方位に配向したステップが統計的に釣り合った密度で導入されるため、第２の３Ｃ−ＳｉＣ層２２は反位相領域境界面をほぼ完全に解消したものとなり、さらにオフ角の導入効果によって反位相領域境界面は生じない。しかも、Ｓｉ基板１１が除去された状態で第２の３Ｃ−ＳｉＣ層２２を成長するため、ＳｉＣとＳｉとの格子不整合の違いによる歪みが残らない状態で成長を行うことができ、これによっても格子不整合に起因する積層欠陥の発生を防止することができる。
【００３８】
（第２の実施形態）
図４は、本発明の第２の実施形態に係わるＳｉＣ単結晶基板の製造工程を示す断面図である。なお、図３と同一部分には同一符号を付して、その詳しい説明は省略する。
【００３９】
本実施形態では、図４（ａ）に示すように、表面が平坦なＳｉ基板１１上に第１の３Ｃ−ＳｉＣ層２１をエピタキシャル成長した。このときのＳｉＣの成長条件は、第１の実施形態と同様とした。即ち、炉内圧力２．７Ｐａの減圧アセチレン雰囲気中でＳｉ基板１１を室温から１０５０℃まで約２時間かけて加熱した後に、温度をｌ０５０℃で保持したままジクロルシランとアセチレンをそれぞれ２０sccmで１０秒ずつ、各ガス供給のインターバルを５秒として交互に基板表面に暴露して、３Ｃ−ＳｉＣ層２１の成長を行った。ＳｉＣ層２１の膜厚は、第１の実施形態と同様に１５０μｍとした。
【００４０】
次いで、図４（ｂ）に示すように、ＳｉＣ層２１の表面にラインアンドスペースの起伏を形成した。この起伏の形成の仕方は、第１の実施形態でＳｉ基板１１に形成したのと同じようにすればよい。即ち、フォトリソグラフィー技術を用いてＳｉＣ層２１の表面上にラインアンドスペースからなるレジストパターンを形成した後に、加熱処理によりレジストパターンを変形させて波面状の断面のレジストパターン形状を得る。そして、このレジストパターンの断面の起伏形状及び平面的なラインアンドスペースの形状をドライエッチングによってＳｉＣ層２１に転写する。その後、エッチングによる破砕層を取り除くために溶液エッチングにより表面を洗浄処理する。
【００４１】
次いで、図４（ｃ）に示すように、３Ｃ−ＳｉＣ層２１からＳｉ基板１１を除去した。Ｓｉ基板１１の除去には、第１の実施形態と同様にＨＦとＨＮＯ3 の混酸を用いた。
【００４２】
次いで、図４（ｄ）に示すように、第１の３Ｃ−ＳｉＣ層２１上に第２の３Ｃ−ＳｉＣ層２２をエピタキシャル成長した。このときの成長条件は、第１の実施形態と同様である。即ち、炉内圧力２．７Ｐａの減圧アセチレン雰囲気中で３Ｃ−ＳｉＣ層２１を室温から１０５０℃まで約５分で加熱した後に、温度を１０５０℃で保持したままジクロルシランとアセチレンをそれそれ２０sccmで１０秒ずつ、各ガス供給のインターバルを５秒として交互に基板表面に暴露して第２の３Ｃ−ＳｉＣ層２２の成長を行った。ＳｉＣ層２２の膜厚は、第１の実施形態と同様に１５０μｍとした。
【００４３】
本実施形態によれば、第１の３Ｃ−ＳｉＣ層２１の表面にラインアンドスペース状の起伏を有する状態で第２の３Ｃ−ＳｉＣ層２２のエピタキシャル成長を行っているので、第１の実施形態と同様の効果が得られる。
【００４４】
（第３の実施形態）
図５は、本発明の第３の実施形態に係わるショットキーダイオードの製造工程を示す断面図である。なお、図３と同一部分には同一符号を付して、その詳しい説明は省略する。
【００４５】
まず、第１の実施形態と同様にして、図１（ａ）〜（ｃ）及び図３（ａ）〜（ｃ）に示す工程により、第１及び第２の３Ｃ−ＳｉＣ層２１，２２からなる３Ｃ−ＳｉＣ基板を作成した。このとき、ＳｉＣ基板は高濃度のｎ型（ｎ+ 型）とした。
【００４６】
次いで、図５（ａ）に示すように、３Ｃ−ＳｉＣ基板２０上にｎ- 型の３Ｃ−ＳｉＣ層２５をエピタキシャル成長した。このときの成長条件は、第１の実施形態で述べた第２の３Ｃ−ＳｉＣ層２２の成長の場合と同様にすればよい。続いて、次いで、図５（ｂ）に示すように、ＳｉＣ層２５の表面層にＡｒのイオン注入によりイオン注入層２６を形成し、該層２６上にＴｉＡｌからなる電極２７を形成した。また、ＳｉＣ基板２０の裏面側にはＰｔやＡｕからなる電極を設けた。
【００４７】
かくして形成されたショットキーダイオードにおいては、３Ｃ−ＳｉＣ基板２０が欠陥のない良質な結晶であるため、その上に形成する３Ｃ−ＳｉＣ層２５も良質の結晶となり、素子特性の向上を図ることができる。
【００４８】
なお、本発明は上述した各実施形態に限定されるものではない。３ＣのＳｉＣの成長温度は上記実施形態に限らず、８００〜１２００℃の範囲で実施することが可能である。特に、良好な結晶を得る上で９００〜１１００℃の範囲の温度が好ましい。実施形態では、バルク基板結晶としてＳｉ基板を用いているが、これに限らずＧｅやＳｉＧｅの単結晶基板を用いることも可能である。また、実施形態では、バルク基板結晶又は第１のＳｉＣ層の表面の全体に起伏を設けたが、素子形成する領域が全体でない場合などは、表面の一部に起伏を設けるようにしてもよい。さらに、起伏の形状や起伏を形成するための方法等は、仕様に応じて適宜変更可能である。
【００４９】
また、本発明のＳｉＣ単結晶基板を用いた半導体装置の製造においては、基板上に形成するＳｉＣ層は必ずしもｎ- 型層に限るものではなくｐ型層でもよく、形成すべき素子に応じて適宜変更可能である。さらに、ショットキーダイオードに限らず、各種の素子の製造に適用できるのも勿論のことである。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【００５０】
【発明の効果】
以上詳述したように本発明によれば、素子形成基板として用いるＳｉＣ結晶基板の製造に際して、バルク結晶基板の表面に形成した複数の起伏を第１の３Ｃ−ＳｉＣ層に転写、又は第１の３Ｃ−ＳｉＣ層に複数の起伏を直接形成し、該起伏を有する第１の３Ｃ−ＳｉＣ層の表面上に第２の３Ｃ−ＳｉＣ層をエピタキシャル成長するようにしているので、反位相領域境界面や積層欠陥の著しく低減された結晶の完全性が高いＳｉＣ単結晶基板を得ることができる。
【図面の簡単な説明】
【図１】第１の実施形態に係わるＳｉＣ単結晶基板の製造方法を説明するためのもので、バルク結晶基板の表面に起伏を形成する工程を示す断面図。
【図２】第１の実施形態に係わるＳｉＣ単結晶基板の製造方法を説明するためのもので、バルク結晶基板上に形成するレジストパターンを示す平面図。
【図３】第１の実施形態に係わるＳｉＣ単結晶基板の製造方法を説明するためのもので、ＳｉＣ層の成長工程を示す断面図。
【図４】第２の実施形態に係わるＳｉＣ単結晶基板の製造工程を示す断面図。
【図５】第３の実施形態に係わるショットキーダイオードの製造工程を示す断面図。
【符号の説明】
１１…Ｓｉ基板（バルク結晶基板）
１２…レジストパターン
１３…起伏
２０…３Ｃ−ＳｉＣ単結晶基板
２１…第１の３Ｃ−ＳｉＣ層
２２…第２の３Ｃ−ＳｉＣ層
２５…ｎ- 型ＳｉＣ層
２６…イオン注入層
２７，２８…電極
【図１】
0003754294.tif 000002
【図２】
0003754294.tif 000003
【図３】
0003754294.tif 000004
【図４】
0003754294.tif 000005
【図５】
0003754294.tif 000006