(57)【特許請求の範囲】
【請求項１】
光が内部を伝播する第１の導波路と、
該第１の導波路を伝播した後に該第１の導波路から出射された光が入射するように、該第１の導波路に接して配置されており、該入射した光を直線状に透過および反射させるために、接する該第１の導波路の等価的な屈折率とは屈折率が異なるとともに、１層以上の半導体層によって構成された第１の光制御層と、
該第１の光制御層で透過および反射された光の少なくとも一部がそれぞれ入射される第２および第３の導波路とを備え、
前記第１の導波路と、前記光制御層と、前記第２の導波路と、前記第３の導波路とが、半導体基板上に設けられているとともに、前記第２の導波路および前記第３の導波路の少なくとも１つの導波路の下であって該半導体基板上に、前記第１の光制御層と同じ層構造を有する第２の光制御層が連続して設けられており、
前記第１および前記第３の導波路が構成された面内において、前記第１の導波路と直交する法線に対する前記第３の導波路がなす角度が６７度以下であることを特徴とする集積型光制御素子。
【請求項２】
前記第１および第２の光制御層が、下式
（２ｍ＋１）λ0／（４ｎｃｏｓθ）
但し、λ0：光の真空中での波長
θ：光の進行方向と第１の光制御層の法線とのなす角
ｎ：各半導体層の屈折率
ｍ：０以上の任意の整数
で表される厚さを有しかつ屈折率が互いに異なる２層の半導体層を含む、請求項１に記載の集積型光制御素子。
【請求項３】
前記第１の導波路から前記第１の光制御層に入射される光のモードがＴＭモードであり、かつ、前記角θが４５゜またはそれ以上である、請求項２に記載の集積型光制御素子。
【請求項４】
前記第１の導波路および前記第３の導波路が、それぞれ、光を導波するためのコアとなる第１半導体コア層と、該第１半導体コア層の下に位置し該第１半導体コア層より屈折率が小さい第１の半導体クラッド層とからなり、前記第２の導波路が、光を導波するためのコアとなる第２半導体コア層と、該第２半導体コア層の下に第２半導体コア層より屈折率の小さい第２半導体クラッド層とからなり、該第２半導体クラッド層の下に前記第１の光制御層と同じ層構造の前記第２の光制御層が配置され、該第２半導体クラッド層の厚さが、第１の導波路でのビーム強度が最大値から前記第１の半導体クラッド層内でｅｘｐ（−２）倍に減少するまでの距離の０．３倍以上、２．１倍以下である請求項１に記載の集積型光制御素子。
【請求項５】
前記第１の導波路および前記第３の導波路が、それぞれ、光を導波するためのコアとなる第１半導体コア層と、該第１半導体コア層の下に位置し該第１半導体コア層より屈折率が小さい第１の半導体クラッド層とからなり、前記第２の導波路が、光を導波するためのコアとなる第２半導体コア層と、該第２半導体コア層の下に該第２半導体コア層より屈折率の小さい第２半導体クラッド層とからなり、該第２半導体クラッド層の下に前記第１の光制御層と同じ層構造の前記第２の光制御層が配置され、該第２半導体クラッド層の厚さが、下式
ｍλ0／［２ｎ2｛１−（ｎ0ｓｉｎθ／ｎ2）2｝1/2］
但し、λ0：光の真空中での波長
ｎ0：第１半導体コア層の屈折率
ｎ2：第２半導体クラッド層の屈折率
θ：第１半導体コア層を伝播する光の進行方向と第１の光制御層の法線のなす角度
ｍ：０以上の任意の整数
にて得られる値である請求項１に記載の集積型光制御素子。
【請求項６】
前記半導体基板上に、前記第１の導波路に光を入射させるレーザ素子が設けられている請求項１に記載の集積型光制御素子。
【請求項７】
請求項１に記載の集積型光制御素子の作製方法であって、
半導体基板上に少なくとも光を導波するためのコアとなる第１半導体層、ならびに該第１半導体層の上下にそれぞれ位置し、該第１半導体層より屈折率がそれぞれ小さい第２半導体層および第３半導体層を含む第１の導波路層構造を形成する工程と、
該第１の導波路層構造の一部をエッチングにより除去することにより第１の導波路の端面を形成する工程と、
該第１の導波路の端面上および前記エッチングによって除去されていない部分上に、該第１の導波路の端面の等価的な屈折率とは屈折率がそれぞれ異なるとともに、１層以上の半導体層をそれぞれ有する第１の光制御層および第２の光制御層をそれぞれ形成する工程と、
前記第１の導波路の端面上に形成された前記第１の光制御層に接して前記第１半導体層と同一の高さの位置に光を導波するためのコアとなる第４半導体層、ならびに該第４半導体層の上下にそれぞれ位置し該第４半導体層より屈折率が小さい第５半導体層および第６半導体層を含む第２の導波路層構造を、前記第２の光制御層上に形成する工程と、
前記第１導波路層構造および第２導波路層構造上にメサストライプを形成して、前記第１の光制御層によって相互に光結合された第１の導波路および第３の導波路を該第１導波路層構造に形成するとともに、前記第１の光制御層によって前記第１の導波路と光結合された第２導波路を該第２導波路層構造に形成する工程と、
を包含する、集積型光制御素子の作製方法。
【請求項８】
前記半導体基板が垂直面が設けられた段差部を有するとともに、該段差部を挟んで高くなった第１基板領域と低くなった第２基板領域とを有し、
該半導体基板の前記第１基板領域および前記第２基板領域上に、前記段差部の前記垂直面に沿って連続する第１の導波路構造が形成されており、該第１の導波路構造が、光を導波するためのコアとなる第１半導体層、ならびに該第１半導体層の上下にそれぞれ位置し該第１半導体層より屈折率がそれぞれ小さい第２半導体層および第３半導体層を有し、
周囲の等価的屈折率と異なる屈折率の半導体層を有する光制御層が、該第１の導波路積層構造上に前記段差部の前記垂直面に沿って連続して形成されることによって、前記第１の光制御層および第２の光制御層が形成されており、
前記第１の光制御層および第２の光制御層を形成する前記光制御層上に前記段差部の前記垂直面に沿って連続する第２の導波路構造が形成されており、該第２の導波路構造が、光を導波するためのコアとなる第４半導体層、ならびに該第４半導体層の上下にそれぞれ位置し該第４半導体層より屈折率がそれぞれ小さい第５半導体層および第６半導体層を有し、該第４半導体層の高さが、前記第１基板領域における前記第１半導体層と一致しており、
前記第１の導波路および第３の導波路が、前記第１および第２の導波路層構造上に形成されたメサストライプによって、前記第１の導波路層構造に、前記第１の光制御層によって相互に光結合されるように形成されており、
前記第２の導波路が、前記メサストライプによって、前記第２の導波路層構造に、前記第１の光制御層によって前記第１の導波路と光結合されるように形成されている、請求項１に記載の集積型光制御素子。
【請求項９】
請求項８に記載の集積型光制御素子の製造方法であって、
半導体基板上に垂直面を有する段差部を形成し、該段差部を挟んで高くなった第１基板領域と低くなった第２基板領域とを形成する工程と、
該段差部を有する前記半導体基板の前記第１基板領域および第２基板領域上に、光を導波するためのコアとなる第１半導体層、ならびに該第１半導体層の上下にそれぞれ位置し該第１半導体層より屈折率がそれぞれ小さい第２半導体層および第３半導体層を含む第１の導波路層構造を、該段差部の前記垂直面に沿って連続するように形成する工程と、
該第１の導波路層構造上に、周囲の等価的屈折率と異なる屈折率の半導体層を有する光制御層を前記段差部の前記垂直面に沿って連続するように形成することによって、第１の光制御層および第２の光制御層を形成する工程と、
第１の光制御層および第２の光制御層を形成する前記光制御層上に、光を導波するためのコアとなる第４半導体層、ならびに該第４半導体層の上下にそれぞれ位置し該第４半導体層より屈折率がそれぞれ小さい第５半導体層および第６半導体層を有する第２の導波路層構造を、前記第１基板領域における前記第１半導体層と前記第２基板領域における第４半導体層の高さが一致するように、前記段差部の前記垂直面に沿って連続して形成する工程と、
前記第１および第２の導波路層構造上にメサストライプを形成して、前記第１の光制御層によって光結合された第１および第３の半導体導波路を前記第１の導波路層構造に形成するとともに、前記第１の光制御層によって前記第１の導波路と光結合された第２導波路を該第２導波路層構造に形成する工程と、
を包含する、集積型光制御素子の作製方法。
【請求項１０】
請求項１に記載の集積型光制御素子と、該集積型光制御素子に対して光結合する光素子とを有する光集積回路素子。
【請求項１１】
前記集積型光制御素子の前記第１の導波路に入力される光を供給するための、複数の互いにコヒーレントなレーザ光を出力する多機能半導体レーザを更に備えた請求項１０に記載の光集積回路素子。
【請求項１２】
前記集積型光制御素子の前記第１の導波路に入力される光を供給するための局部発振用レーザを更に有し、該集積型光制御素子が該局部発振用レーザから発せられるコヒーレントなレーザ光を検波する構成である、請求項１０に記載の光集積回路素子。
【請求項１３】
前記集積型光制御素子が、前記第１の光導波路に入射される光を前記第２および第３の光導波路の出力光にそれぞれ分割する光分波用素子である、請求項１０に記載の光集積回路素子。
【請求項１４】
前記局部発振用レーザが、前記集積型光制御素子の半導体基板上に形成されており、該局部発振用レーザから出射されるレーザ光が、前記集積型光制御素子の前記第１の導波路に入力される請求項１２に記載の光集積回路素子。
【請求項１５】
請求項８に記載の集積型光制御素子と、該集積型光制御素子に対して光結合する光素子とが設けられた光集積回路装置。
【請求項１６】
前記集積型光制御素子の前記第１の導波路に入力される光を供給するための、複数の互いにコヒーレントなレーザ光を出力する多機能レーザを更に備えた請求項１５に記載の光集積回路装置。
【請求項１７】
前記集積型光制御素子の前記第１の導波路に入力される光を供給するための局部発振用レーザを更に有し、該集積型光制御素子が該局部発振用レーザから発せられるコヒーレントなレーザ光を検波する構成である、請求項１５に記載の光集積回路装置。
【請求項１８】
前記局部発振用レーザが、前記集積型光制御素子の半導体基板上に形成されており、該局部発振用レーザから出射されるレーザ光が、前記集積型光制御素子の第１の導波路に入力される請求項１７に記載の光集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光伝送、光計測、光情報記録等の分野に必要な光電子集積回路などに利用される集積型光制御素子に関し、特に動作温度および使用光波長の変化に対する反射率・透過率の変化が小さい集積型光制御素子、およびその作製方法、並びにその集積型光制御素子の他に光素子が同一基板上に一体的に直接形成された光集積回路素子、およびその集積型光制御素子に対して他の光素子が後付け等により組み合わされ、またはその集積型光制御素子の他に光素子が同一基板上に一体的に直接形成されたものに対して更に他の光素子が後付け等により組み合わされた光集積回路装置に関する。
【０００２】
ここで、光素子としては、集積型光制御素子の他に、ＬＤ（発光）、ＬＥＤ（発光）、ＰＤ（受光素子）、変調器、光増幅器、マイクロレンズおよび受動導波構造などが該当する。
【０００３】
【従来の技術】
導波路型の光集積回路素子においては発光素子および受光素子と並んで、光を制御する素子が重要となる。特に、光を分波、合波するための合分波器は光システムを構築する上での重要な集積型光素子である。
【０００４】
従来、このような目的に用いられてきた集積型光制御素子としては、図１８に示すようなＹ分岐導波路１０００を適用した光結合器、光分波器が知られている（西原浩、春名正光、栖原敏明、「光集積回路」ｐｐ．４１−４５およびｐｐ．２６５−２６６（１９８５、オーム社）参照）。
【０００５】
また、図１９に示すように、近接して平行に設置された２本の導波路１９０１、１９０２間での光の弱結合効果を利用した方向性結合器も知られている（西原浩、春名正光、栖原敏明、「光集積回路」ｐｐ．４５−４７、ｐｐ．５１−５４およびｐｐ．２６６−２６７（１９８５、オーム社）参照）。
【０００６】
さらには、図２０に示すようなトレンチ構造素子も検討されている（長谷川光利、特開平４−１５１８８６号公報（１９９２）参照。図２０（ａ）は、平面図を示し、図２０（ｂ）は、図２０（ａ）中のＸ−Ｘ’線における断面図を示す。図示するように、トレンチ構造素子においては、導波路の交差部２００１にエッチングによる深い溝（トレンチ）２００２を設けて屈折率を局所的に変化させ、光を部分反射させる。
【０００７】
また、１つの光入力を８つに分岐する光多分岐用光集積回路素子としては、図２１に示すようなスターカップラが良く知られている。このスターカップラは、図１９に示す素子を基本としてそれらを縦列させた構造を有する。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来の集積型光制御素子および光集積回路素子においては、下記のような問題点がある。
【０００９】
（１）図１８に示すＹ分岐導波路型光結合器においては、光損失を抑制するためＹ分岐１１００の角度を数度以下に小さくする必要があるため、素子全体の長さが１ｍｍ以上となって他の集積素子に比べて非常に大きくなり、光集積回路素子に適用するに不都合である。
【００１０】
（２）図１９に示す方向性結合器の場合にも、結合器として機能させるためには２〜３ｍｍ程度の光結合長が必要である上に、Ｙ分岐素子と同様に結合部への入力出力導波路として曲がり導波路の曲がり角度を数度以下と小さくする必要があるため、素子長がトータル５ｍｍと長くなり、光集積回路素子への適用が不都合である。さらに、方向性結合器のもう一つの問題として、使用可能な光波長範囲が±３ｎｍ程度と非常に狭く、かつ使用動作温度も±５℃と小さいために、光集積回路素子における発光素子の波長変動を抑制するための機構、および素子全体の温度を一定に保つ機構を付加する必要が生じ、システム全体が複雑になるという問題もある。
【００１１】
（３）図２０に示すトレンチ型分合波素子においては、トレンチ２００２の位置および深さ、幅の０．１μｍ程度の変化により反射率が大きく変化するために、素子作製歩留まりが低く、再現性に乏しいという問題点がある。さらには、本素子においては導波路を伝播する光の横モードの内一部を反射させているために、反射光および透過光の出力導波路への結合効率が低く、光損失が大きいという問題点もある。
【００１２】
（４）図２１に示す光を多分岐するためのスターカップラにおいては、上記（１）と同様の理由により素子の長さが約１００ｍｍにも及び、取り扱いが複雑であることおよび本素子を適用したシステムが大型化することなどの問題点がある。また、本光集積回路素子では素子の１つの面にしか出力導波路を配列させられないために、個々に数ｍｍの大きさを有するファイバー接続出力口を素子の一方向面に間隔狭く配列させねばならず、素子の幅が大きくなる（４０〜５０ｍｍ）こと、パッケージ設計の自由度がないこと、およびファイバーを接続する際の取扱が不便であること、などの問題もある。
【００１３】
本発明は、上記の従来例の問題点を解決するために成されたものであり、数μｍ角程度の小さな素子構造で光を制御することが可能であり、かつ動作温度および使用光波長の変化に対しても光分合波比（反射率・透過率）の変化が十分小さく、さらには光の分合波比のプロセス精度に対する余裕が大きいため素子歩留まりが高く再現性に優れた集積型光制御素子を提供することを目的とする。
【００１４】
本発明は、さらに、このような集積型光制御素子の作製方法、および本集積型光制御素子を備えた光集積回路素子および光集積回路装置を提供することも目的とする。
【００１５】
【課題を解決するための手段】
本発明の集積型光制御素子は、光が内部を伝播する第１の導波路と、該第１の導波路を伝播した後に該第１の導波路から出射された光が入射するように、該第１の導波路に接して配置されており、該入射した光を透過および反射させるために、接する該第１の導波路の等価的な屈折率とは屈折率が異なるとともに、１層以上の半導体層によって構成された光制御層と、該光制御層で透過および反射された光の少なくとも一部がそれぞれ入射される第２および第３の導波路とを備え、前記第１の導波路と、前記光制御層と、前記第２の導波路と、前記第３の導波路とが、半導体基板上に設けられているとともに、前記第２の導波路および前記第３の導波路の少なくとも１つの導波路の下であって該半導体基板上に、前記光制御層と同じ層構造を有する第２の光制御層が連続して設けられていることを特徴とし、そのことにより上記目的が達成される。
【００１６】
前記光制御層が、下式
（２ｍ＋１）λ0／（４ｎｃｏｓθ）
但し、λ0：光の真空中での波長
θ：光の進行方向と層の法線とのなす角
ｎ：各層の屈折率
ｍ：０以上の任意の整数
で表される厚さを有しかつ屈折率が互いに異なる２層の半導体層を含むようにしてもよい。
【００１７】
前記第１の導波路から前記光制御層に入射される光のモードがＴＭモードであり、かつ、前記角θが４５゜またはそれ以上であってもよい。
【００１８】
前記第１の導波路および前記第３の導波路が、それぞれ、光を導波するためのコアとなる第１半導体コア層と、該第１半導体コア層の下に位置し該第１半導体コア層より屈折率が小さい第１の半導体クラッド層とからなり、前記第２の導波路が、光を導波するためのコアとなる第２半導体コア層と、該第２半導体コア層の下に第２半導体コア層より屈折率の小さい第２半導体クラッド層とからなり、該第２半導体クラッド層の下に前記光制御層と同じ層構造の前記第２光制御層が配置され、該第２半導体クラッド層の厚さが、第１の導波路でのビーム強度が最大値から第１クラッド層内でｅｘｐ（−２）倍に減少するまでの距離の０．３倍以上、２．１倍以下である構成としてもよい。
【００１９】
前記第１の導波路および前記第３の導波路が、それぞれ、光を導波するためのコアとなる第１半導体コア層と、該第１半導体コア層の下に位置し該第１半導体コア層より屈折率が小さい第１の半導体クラッド層とからなり、前記第２の導波路が、光を導波するためのコアとなる第２半導体コア層と、該第２半導体コア層の下に該第２半導体コア層より屈折率の小さい第２半導体クラッド層とからなり、該第２半導体クラッド層の下に前記光制御層と同じ層構造の前記第２光制御層が配置され、該第２半導体クラッド層の厚さが、下式
ｍλ0／［２ｎ2｛１−（ｎ0ｓｉｎθ／ｎ2）2｝1/2］
但し、λ0：光の真空中での波長
ｎ0：第１半導体コア層の屈折率
ｎ2：第２半導体クラッド層の屈折率
θ：第１半導体コア層を伝播する光の進行方向と積層体の法線のなす角度
ｍ：０以上の任意の整数
にて得られる値であってもよい。
【００２０】
前記半導体基板上に、前記第１の導波路に光を入射させるレーザ素子が設けられていてもよい。
【００２１】
本発明は、前記集積型光制御素子の作製方法であって、半導体基板上に少なくとも光を導波するためのコアとなる第１半導体層、ならびに該第１半導体層の上下にそれぞれ位置し、該第１半導体層より屈折率がそれぞれ小さい第２半導体層および第３半導体層を含む第１の導波路層構造を形成する工程と、該第１の導波路層構造の一部をエッチングにより除去することにより第１の導波路の端面を形成する工程と、該第１の導波路の端面上および前記エッチングによって除去されていない部分上に、該第１の導波路の端面の等価的な屈折率とは屈折率がそれぞれ異なるとともに、１層以上の半導体層をそれぞれ有する光制御層および第２光制御層を形成する工程と、前記第１の導波路の端面上に形成された前記光制御層に接して前記第１半導体層と同一の高さの位置に光を導波するためのコアとなる第４半導体層、ならびに該第４半導体層の上下にそれぞれ位置し該第４半導体層より屈折率が小さい第５半導体層および第６半導体層を含む第２の導波路層構造を、前記第２光制御層上に形成する工程と、前記第１導波路層構造および第２導波路層構造上にメサストライプを形成して、前記光制御層によって相互に光結合された第１の導波路および第３の導波路を該第１導波路層構造に形成するとともに、前記光制御層によって前記第１の導波路と光結合された第２導波路を該第２導波路層構造に形成する工程と、を包含する。
【００２２】
本発明の集積型光制御素子は、半導体基板上に、光を導波するためのコアとなる第１半導体層と、該第１半導体層の上下にそれぞれ位置し、該第１半導体層より屈折率の小さい第２半導体層および第３半導体層との導波路積層構造がそれぞれ形成されるとともに、内部に３つの垂直面を有する凹部が該積層構造に形成されており、該凹部の各垂直面がそれぞれの端面となるように前記積層構造によってそれぞれ形成された第１導波路、第２導波路および第３導波路が設けられており、該凹部の内部の各垂直面に、前記第１の導波路、前記第２の導波路、および前記第３の導波路の等価的な屈折率とは屈折率が異なる、１層以上の半導体層を有する光制御層が設けられていることを特徴とする。
【００２３】
本発明は、前記集積型光制御素子の作製方法であって、半導体基板上に少なくとも光を導波するためのコアとなる第１半導体層、並びに該第１半導体層の上下にそれぞれ位置し、該第１半導体層よりそれぞれ屈折率が小さい第２半導体層および第３半導体層を含む導波路積層構造を形成する工程と、該導波路積層構造上に、メサストライプを形成して、該導波路積層構造に、相互に光結合された第１〜第３の導波路をそれぞれ形成する工程と、
該導波路積層構造における第１〜第３の導波路の光結合位置に、前記第１半導体層、第２半導体層および第３半導体層を貫くとともに、前記第１〜第３の導波路のそれぞれの端面となる垂直面を有する凹部を設ける工程と、前記凹部に１層以上の半導体層を埋め込んで、該凹部における各垂直面に、前記第１の導波路、前記第２の導波路、および前記第３の導波路の等価的な屈折率とは屈折率が異なる光制御層を形成する工程と、を含む。
【００２４】
本発明の集積型光制御素子は、段差部を有するとともに、該段差部を挟んで高くなった第１基板領域と低くなった第２基板領域とを有する半導体基板上と、該半導体基板上に該段差部に沿って形成されており、光を導波するためのコアとなる第１半導体層、ならびに該第１半導体層の上下にそれぞれ位置し該第１半導体層より屈折率がそれぞれ小さい第２半導体層および第３半導体層を含む第１の導波路積層構造と、該第１の導波路積層構造上に前記段差部に沿って形成されており、周囲の等価的屈折率と異なる屈折率の半導体層を有する光制御層と、該光制御層上に前記段差部に沿って形成されており、光を導波するためのコアとなる第４半導体層、ならびに該第４半導体層の上下にそれぞれ位置し該第４半導体層より屈折率がそれぞれ小さい第５半導体層および第６半導体層を有し、該第４半導体層の高さが、前記第１基板領域における前記第１半導体層と一致している、第２の導波路層構造と、前記第１および第２の導波路層構造上に形成されたメサストライプによって、前記第１の導波路層構造に、前記光制御層によって相互に光結合されるように形成された第１の導波路および第３の導波路と、前記メサストライプによって、前記第２の導波路層構造に、前記光制御層によって前記第１の導波路と光結合されるように形成された第２の導波路と、を有する。
【００２５】
本発明は、前記集積型光制御素子の製造方法であって、半導体基板上に段差部を形成し、該段差部を挟んで高くなった第１基板領域と低くなった第２基板領域とを形成する工程と、該段差部を有する前記半導体基板上に、光を導波するためのコアとなる第１半導体層、ならびに該第１半導体層の上下にそれぞれ位置し該第１半導体層より屈折率がそれぞれ小さい第２半導体層および第３半導体層を含む第１の導波路層構造を、該段差部に沿って形成する工程と、該第１の導波路層構造上に、周囲の等価的屈折率と異なる屈折率の半導体層を有する光制御層を前記段差部に沿って形成する工程と、該光制御層上に、光を導波するためのコアとなる第４半導体層、ならびに該第４半導体層の上下にそれぞれ位置し該第４半導体層より屈折率がそれぞれ小さい第５半導体層および第６半導体層を有する第２の導波路層構造を、前記第１基板領域における前記第１半導体層と前記第２基板領域における第４半導体層の高さが一致するように、前記段差部に沿って形成する工程と、前記第１および第２の導波路層構造上にメサストライプを形成して、前記光制御層によって光結合された第１および第３の半導体導波路を前記第１の導波路層構造に形成するとともに、前記光制御層によって前記第１の導波路と光結合された第２導波路を該第２導波路層構造に形成する工程と、を包含する。
【００２６】
本発明の集積型光制御素子は、光が内部を伝播する第１の導波路と、該第１の導波路を伝播した後に該第１の導波路から出射された光が入射するように、該第１の導波路に接して配置されており、該入射した光を透過および反射させるために、接する該第１の導波路の等価的な屈折率とは屈折率が異なるとともに、１層以上の半導体層によって構成された光制御層と、該光制御層で透過および反射された光の少なくとも一部がそれぞれ入射される第２および第３の導波路とを備え、前記第１の導波路と、前記光制御層と、前記第２および第３の導波路とが、半導体基板上に設けられており、前記第１〜第３の導波路は、光を導波するためのコアとなる第１半導体層と、該第１半導体層の上下にそれぞれ位置し、該第１半導体層より屈折率がそれぞれ小さい第２半導体層及び第３半導体層をそれぞれ有し、前記光制御層は、前記第１層〜第３層を貫いて前記第１〜第３の導波路の各端面がそれぞれ内部に位置するように形成された凹部内に複数の半導体層が積層されて形成されており、該複数の半導体層が該凹部内に埋め込まれており、前記凹部内に積層された複数の半導体層のうち最終形成層の屈折率が、下式
ｎ0ｓｉｎθ
但し、ｎ0：第１層の屈折率
θ：第１層を伝播する光の進行方向と積層体の法線のなす角度
で求められる屈折率より大きく、かつ、該積層体における他の層の屈折率と比べて小さいことを特徴とする。
【００２７】
前記凹部内に積層された複数の半導体層のうち最も厚い層の屈折率が、下式
ｎ0ｓｉｎθ
但し、ｎ0：第１層の屈折率
θ：第１層を伝播する光の進行方向と積層体の法線のなす角度
で求められる屈折率より大きく、かつ、該積層体における他の層の屈折率と比べて小さくなっていてもよい。
【００２８】
本発明は、前記集積型光制御素子の作製方法であって、半導体基板上に少なくとも光を導波するためのコアとなる第１半導体層、並びに該第１半導体層の上下にそれぞれ位置し、該第１半導体層よりそれぞれ屈折率が小さい第２半導体層および第３半導体層を含む導波路層構造を形成する工程と、該導波路層構造上に、メサストライプを形成して、相互に光結合された第１の導波路と、第２の導波路と、第３の導波路とをそれぞれ形成する工程と、該導波路層構造における前記第１の導波路と、前記第２の導波路と、前記第３の導波路の光結合位置に、前記第１半導体層、第２半導体層および第３半導体層を貫く凹部を設ける工程と、前記凹部の内面上に順次半導体層を積層して、該凹部を埋め込む積層体を形成する工程とを包含し、前記凹部を埋め込む積層体を形成する工程において、前記凹部内に積層された複数の半導体層のうち最終形成層の屈折率を、下式
ｎ0ｓｉｎθ
但し、ｎ0：第１層の屈折率
θ：第１層を伝播する光の進行方向と積層体の法線のなす角度
で求められる屈折率より大きく、かつ、該積層体における他の層の屈折率と比べて小さくして形成することを特徴とする。
【００２９】
本発明の光集積回路素子は、請求項１に記載の集積型光制御素子と、該集積型光制御素子に対して光結合する光素子とを有する。
【００３０】
前記集積型光制御素子の前記第１の導波路に入力される光を供給するための、複数の互いにコヒーレントなレーザ光を出力する多機能半導体レーザを更に備えていてもよい。
【００３１】
前記集積型光制御素子の前記第１の導波路に入力される光を供給するための局部発振用レーザを更に有し、該集積型光制御素子が該局部発振用レーザから発せられるコヒーレントなレーザ光を検波する構成であってもよい。
【００３２】
前記集積型光制御素子が、前記第１の光導波路に入射される光を前記第２および第３の光導波路の出力光にそれぞれ分割する光分波用素子であってもよい。
【００３３】
前記局部発振用レーザが、前記集積型光制御素子の半導体基板上に形成されており、該局部発振用レーザから出射されるレーザ光が、前記集積型光制御素子の前記第１の導波路に入力されてもよい。
【００３４】
本発明の光集積回路装置は、請求項８、１０または１２に記載の集積型光制御素子と、該集積型光制御素子に対して光結合する光素子とが設けられてる。
前記集積型光制御素子の前記第１の導波路に入力される光を供給するための、複数の互いにコヒーレントなレーザ光を出力する多機能レーザを更に備えていてもよい。
前記集積型光制御素子の前記第１の導波路に入力される光を供給するための局部発振用レーザを更に有し、該集積型光制御素子が該局部発振用レーザから発せられるコヒーレントなレーザ光を検波する構成であってもよい。
前記局部発振用レーザが、前記集積型光制御素子の半導体基板上に形成されており、該局部発振用レーザから出射されるレーザ光が、前記集積型光制御素子の第１の導波路に入力されてもよい。
【００３５】
以下に本発明の作用について説明する。
【００３６】
上述のような構成を有する集積型光合制御素子においては、第１の導波路と第２の導波路との間に配置された、接する領域の等価的な屈折率とは屈折率の異なる１層以上の層を有する積層体が、入力用第１の導波路からの光を部分的に反射・透過させ、出力用第２の導波路へと結合させる。このように、合分波機能を導波路端面に形成された多層反射膜である積層体により構成しているため、素子の大きさを一辺が導波路幅程度と小さくすることが可能となる。
【００３７】
このような積層体（多層反射膜）においては、利用する光波長の±３０ｎｍ程度の大きな変化、および素子動作温度の±３０℃程度の大きな変化に対しても、反射率（透過率）の変化が±１％程度と非常に小さく、動作環境の安定化等を施さない場合でも、十分に安定した動作を実現できる。
【００３８】
更に、膜厚が上記数２である層で積層体（多層反射膜）を構成することにより、各層は効率的に光を制御することができる。
【００３９】
このように反射率を制御するために必要な多層反射膜の屈折率および膜厚は気相結晶成長等の薄膜形成プロセスにより±１％程度の精度で制御可能であるため、素子の反射率・透過率を精密に制御することができ、高い素子作製歩留まりの確保と、優れた再現性を実現できる。
【００４０】
また、積層体への入射光のモードをＴＭモードとし、なるべく第１の導波路の垂直端面を光の進行方向に対して約４５゜の角度をなすようにすることで、前記角θを４５゜とすることにより、入射光がこの端面に対してｓ波となり、直交する２本の導波路において光分合波を実現することができる。
【００４１】
上記集積型光制御素子の作製方法では、第１の導波路層構造を形成した後に、その一部に端面を形成し、その上に積層体（多層反射膜）を形成し、引き続き第１の導波路とコア層の高さがほぼ一致するように第２の導波路層構造を作製しており、上記本発明の集積型光制御素子を作製することができる。
【００４２】
また、まず基板に凹構造を形成することにより垂直端面を形成した後に、第１および第２の導波路を同時に形成し、引き続き、垂直端面部に積層体（多層反射膜）を形成することにより集積型光制御素子を作製した場合、第１の導波路と第２の導波路とは、同一工程により形成されるので同等の層構造となり、導波路構成そのもの（各層の屈折率および厚さ）および導波路のコア層となる第１層の高さ位置が必然的に両者で一致する。このため、入力用第１の導波路と出力用第２の導波路との結合効率を良好にすることができる。
【００４３】
また、前記第１の導波路が、光を導波するためのコアとなる第１コア層と、該第１コア層の下に位置し該第１コア層より屈折率が小さい第１のクラッド層とからなり、前記第２の導波路が、第２のコア層と、該第２コア層の下に第２コア層より屈折率の低い第２クラッド層とからなり、該第２クラッド層の下に前記積層体が配置され、該第２クラッド層の厚さが、第１の導波路でのビーム強度が最大値から第１クラッド層内でｅｘｐ（−２）倍に減少するまでの距離の０．３倍以上、２．１倍以下である構成にすると、結合効率が改善される。
【００４４】
また、前記第１の導波路が、光を導波するためのコアとなる第１コア層と、該第１コア層の下に位置し該第１コア層より屈折率が小さい第１のクラッド層とからなり、前記第２の導波路が、第２のコア層と、該第２コア層の下に第２コア層より屈折率の低い第２クラッド層とからなり、該第２クラッド層の下に前記積層体が配置され、該第２クラッド層の厚さが、下式
ｍλ0／［２ｎ2｛１−（ｎ0ｓｉｎθ／ｎ2）2｝1/2］
但し、λ0：光の真空中での波長
ｎ0：第１コア層の屈折率
ｎ2：第２クラッド層の屈折率
θ：第１コア層を伝播する光の進行方向と積層体の法線のなす角度
ｍ：０以上の任意の整数
にて得られる値である構成にすると、反射率の変動を抑制できる。
【００４５】
また、基板上に段差部を形成し、高さの異なる第１基板領域と第２基板領域とを形成する工程と、該段差部を有する基板上に、光を導波するためのコアとなる第１層、ならびに該第１層の上下に位置し該第１層より屈折率の小さい第２層および第３層を含む第１の導波路層構造体と、該第１基板領域と該第２基板領域との境界付近に、該第１の導波路層と交差し、かつ、周囲の等価的屈折率と異なる１層以上の層を有する積層体と、光を導波するためのコアとなる第４層、ならびに該第４層の上下に位置し該第４層より屈折率が小さい第５層および第６層を含み、該第１の導波路層に平行な第２の導波路層とを、該第１基板領域における該第１層と、該第２基板領域における該第４層の高さが一致するように、各層を順次連続的に形成する工程とを含んで、集積型光制御素子を作製する場合には、段差部において光結合が容易に行われる。この際に、層の厚み制御により光の放射損失を少なくできる。
【００４６】
また、本発明にあって、前記光集積回路素子が複数の導波路と局部発振用レーザとを備えた光コヒーレント検波用の光集積回路素子であって、外部より入力される信号光を導波する前記集積型光制御素子内の導波路端面に、前記積層体が直接形成された構成にすると、導波路端面と積層体との間に層構造が存在せず、光の反射効率や合成効率が向上し、また、反射率や透過率の変動を抑制できる。
【００４７】
また、光を導波するためのコアとなる第１層と、該第１層の上下に位置し、該第１層より屈折率が小さい第２層及び第３層を含む導波路を有し、該導波路の一部に、前記第１層および基板側に位置する第２層または第３層を少なくとも貫く凹部が形成され、この凹部にて第１導波路と、第２導波路とが分割形成された構造であり、かつ、該凹部の内面上に順次層を形成することにより積層体が該凹部内に設けられている構成にすると、導波路が凹部にて分断された構成となり、２つの導波路の高さずれを防止できる。
【００４８】
この構成の集積型光制御素子は、基板上に少なくとも光を導波するためのコアとなる第１層、並びに該第１層の上下に位置し、該第１層より屈折率が小さい第２層および第３層を含む導波路を形成する工程と、該導波路の一部に、前記第１層および基板側に位置する第２層または第３層を少なくとも貫く凹部を設ける工程と、前記凹部の内面上に順次層を形成して積層体を得、これにより該凹部を埋め込む工程とを行うことにより作製できる。
【００４９】
また、本発明の集積型光制御素子において、前記積層体を構成する複数の層のうち最終形成層の屈折率をｎ0ｓｉｎθ（ｎ0：第１層の屈折率、θ：第１層を伝播する光の進行方向と積層体の法線のなす角度）で求められる屈折率より大きく、かつ、該積層体における他の層の屈折率と比べて小さい構成にすることにより、プロセス上の精度ずれをこの層で吸収できる。つまり、凹部の幅のばらつきは多層膜を順次形成した場合、最終形成層の厚みのばらつきとなる。本発明の構成により最終構成層の層厚の変化に対する反射あるいは透過率特性の変化が小さくなるように構成されている。このことによりプロセスの簡潔化、歩留まりの向上が図れる。本効果は、積層体構成層のうち最も厚い層を屈折率がｎ0ｓｉｎθで求められる屈折率より大きく、かつ、該積層体における他の層の屈折率と比べて小さい構成にする場合でも同様に得られる効果である。
【００５０】
上記集積型光制御素子を適用した光集積回路素子および光集積回路装置では、集積型光制御素子による、反射・透過を利用して光を分岐・合波させることにより、出力方向を素子のあらゆる面に設定することを可能とし、ひいては光集積回路素子の小型化、光集積回路素子のパッケージ設定の自由度の確保、および取り扱いの簡便化を実現する。
【００５１】
【発明の実施の形態】
本発明を適用した実施形態を図面を参照して以下に詳細に説明する。
【００５２】
（実施形態１）
本発明の実施形態１の集積型光制御素子を説明する。
【００５３】
まず、図１および図２を参照して、本実施形態の集積型光制御素子を含む２ビームレーザ素子の構造を作製方法と合わせて説明する。図１および図２に、本実施形態の２ビームレーザ素子の作製工程図を示す。
【００５４】
まず、図１（ａ）に示すように、（１００）面ｎ−ＧａＡｓ基板１００上に有機金属気相成長（ＭＯＣＶＤ）法により１．０μｍ厚のｎ−ＡｌＧａＡｓクラッド層１０１、０．０８μｍ厚のＡｌＧａＡｓ活性層１０２、０．２μｍ厚のｐ−ＡｌＧａＡｓ第１クラッド層１０３、０．２μｍ厚のｐ−ＡｌＧａＡｓガイド層１０４、および０．０６μｍ厚のｐ−ＧａＡｓ吸収層１０５を、連続的に結晶成長させる。
【００５５】
このウェハに通常の２光束干渉露光法とウェットエッチング法とを利用し、図１（ｂ）に示すように、周期約０．３６μｍ、深さ約０．１８μｍの回折格子１２０を印刻する。この回折格子１２０は、波長７８０ｎｍのレーザ光に対して３次の回折格子として働く。また、レーザ素子における光吸収損失を抑制し、かつ大きな結合係数を得るために、回折格子１２０の凸部と凹部の断面面積比が約１：５になるように制御する。また、回折格子１２０の格子方向は［０１］方向になるようにする。
【００５６】
この回折格子１２０付きのウェハ上にＭＯＣＶＤ法を利用して、図１（ｃ）に示すように、０．６μｍ厚のｐ−ＡｌＧａＡｓ第２クラッド層１０６と、０．３μｍ厚のｐ−ＧａＡｓコンタクト層１０７を成長させる。
【００５７】
続いて、通常のフォトリソグラフィ技術と誘電体膜１３０をマスクとして利用した反応性イオンエッチング技術とを用いて、図２（ｄ）に示すように、このウェハの一部に垂直段差１３１を形成する。この時に形成される垂直面１３２が（０１０）面となるようにする。即ち、垂直面１３２は、回折格子１２０の格子方向と４５゜の角度をなす。また、この垂直段差１３１の深さを３．０μｍとし、エッチング底面１３３がＧａＡｓ基板１００に達するようにする。
【００５８】
上記のマスクとしての誘電体膜１３０をそのまま利用し、図２（ｅ）に示すように、ＭＯＣＶＤ法によりＡｌＧａＡｓ材料からなる多層反射膜１０９、０．６μｍ厚のＡｌＧａＡｓ下クラッド層１１０、および０．８μｍ厚のＡｌＧａＡｓコア層１１１、１．０μｍ厚のＡｌＧａＡｓ上クラッド層１１２を、選択成長する。多層反射膜１０９は、１１０ｎｍ厚のＡｌ0.8Ｇａ0.2Ａｓと８３ｎｍ厚のＡｌ0.1Ｇａ0.9Ａｓとの対の３対より構成する。この時、エッチングにより形成された基板表面１３３は（１００）面であり、垂直面１３２は（０１０）面であることより、これら２面は結晶学上等価であり、両面上にほぼ同等の厚さの層構造を構成できる。さらに、この時の結晶成長温度を結晶成長速度の面方位依存性の少ない７００℃から７５０℃の範囲とすることにより、プロセス制御上の問題より垂直面１３２が（０１０）面から多少ずれた場合にも多層反射膜１０９の垂直面１３２上に各層の厚さが設定よりずれないように注意する。
【００５９】
ここで、本結晶成長において成長されたすべての層１０９〜１１２は高抵抗層となるように不純物は添加しない。また、本工程により誘電体膜１３０上に析出した不要な多結晶膜（図示せず）は選択成長実施後にエッチングにより誘電体膜１３０と共に除去する。
【００６０】
このようにして作製したウェハは、図２（ｅ）に示すように、回折格子１２０を有する分布帰還型（ＤＦＢ）レーザ部１３４と、垂直面１３２上に形成された多層反射膜１０９による光分波部１３５と、受動導波路部１３６との３つの領域から構成される。
【００６１】
続いて、図２（ｆ）に示すように、レーザ部１３４の成長層表面にストライプ状の抵抗性電極１４０を形成し、基板１００全面に抵抗性電極１４１を形成する。ストライプ状電極１４０は幅３μｍとし、＜０１１＞方向と＜０１−１＞方向の２本の直線ストライプが多層反射膜１０９の近傍で互いに直交するように配置する。次に、以上のようにして準備したウェハに通常のホトリソグラフィ技術とウェットエッチング技術とを適用し、幅約３μｍ、高さ０．８μｍのメサストライプ１４２、１４３、１４４を形成し、リッジ導波路を作製する。ここで、メサストライプ１４３と１４４とは直線状に配置する。メサストライプ（すなわち導波路）１４２と１４３（および１４４）とは互いに直交すると共に、垂直面１３２上に形成した多層反射膜１０９を両方の導波路１４２と１４３、１４４で共有するように構成される。また、レーザ部１３４においては、メサストライプ１４３、１４４はストライプ状電極１４０と一致するようにする。
【００６２】
最後に、このようにして作製したウェハから４面をへき開することによりチップを切り出した後、レーザ光の反射を抑制するためのＳｉＮ反射防止膜（図示せず）を各面に形成し２ビームレーザ素子とする。
【００６３】
以上のような構成を有する本実施形態の２ビームレーザ素子の動作原理を以下に説明する。
【００６４】
レーザ部１３４においては導波路１４４に沿って３次の吸収性回折格子１２０を有するＤＦＢレーザを構成しており、電極１４０、１４１間に電流を流すことによりレーザ光が発生する。ＤＦＢレーザにおいては、通常のファブリ・ペロー型レーザの場合とは異なり、端面ミラーがなくても、素子内部に設けた回折格子１２０による光の分布帰還の効果によりレーザ発振を実現することができる。ＤＦＢレーザにより生成されたレーザ光は導波路１４４に沿って伝播し、多層反射膜１０９からなる光分波部１３５に入射される。
【００６５】
図３に示すように、光分波部１３５を構成する多層反射膜１０９は、ｄ2＝１１０ｎｍ厚のＡｌＧａＡｓとｄ1＝８３ｎｍ厚のＡｌＧａＡｓとを３対（計６層）組み合わせた構成とされる。この多層反射膜１０９にＤＦＢレーザから入射角度θで入射された入射光２０は、入射方向に対して２θ方向に反射される反射光２１とほぼ直進する透過光２２とに分離される。
【００６６】
図４に、本実施形態の素子における構造を有する多層反射膜１０９の反射率（透過率＝１−反射率）の入射角度θに対する依存性を示す。図４において、レーザ部１３４のＤＦＢレーザよりＴＭモード（光電界の方向が活性層１０２に垂直なモード）の光が入射した場合の特性を点線で示し、ＴＥモード（光電界の方向が活性層１０２に平行なモード）の光が入射した場合の特性を一点鎖線で示す。本素子においては入射角度θは４５゜でありＤＦＢレーザの発振モードはＴＭモードとしたので、反射率＝５０％、透過率＝５０％となり、入射光２０はほぼ均等に二分される。
【００６７】
また、図４より反射光と透過光の強度比を１：１にするために必要とされる垂直面１３２のストライプ方向とのなす角度θの許容範囲は４２〜４７゜と比較的広いので、作製プロセスの意図しない変化があったとしても高い素子歩留りが確保できることが分かる。また、本構造による多層反射膜１０９はＭＯＣＶＤ法により成長された膜であり、その屈折率は１％以下の精度で制御されているため、反射率および透過率の均一性、制御性、および再現性は高く、反射率特性および透過率特性のばらつきを５０±０．４％程度に小さくすることができる。
【００６８】
本構造の素子においては入射角度θは４５゜であるため、反射光の進行方向２θは入射光に対して垂直な方向となる。このことは言い換えると、レーザ部１３４における導波路１４４から垂直面１３２上に形成された多層反射膜１０９に入射され反射された光は、入射方向と直交する方向に作製された導波路１４２に入射されることとなる。
【００６９】
一方、透過光は多層反射膜１０９と同時に結晶成長された３層構造（下クラッド層１１０、コア層１１１、および上クラッド層１１２）とストライプ構造（メサストライプ１４３）とを有する受動導波路部１３６に入射される。この受動導波路部１３６のコア層１１１の高さはレーザ部１３４における光のピークが存在する活性層１０２の高さとほぼ同一の位置に設定されており、レーザ部１３４から出射され光分波部１３５を透過した光はこの受動導波路１４３に結合される。前述の垂直面１３２形成におけるエッチング深さと再成長における各層の厚さを精密に制御し、この活性層１０２とコア層１１１の中心高さを一致させることにより、レーザ部１３４から受動導波路部１３６への十分な結合効率が達成できる。この高さの一致精度は、±０．３μｍ程度が必要である。
【００７０】
また、素子作製プロセス上、受動導波路部１３６における導波路用３層構造の下部に、光分波部１３５における垂直面１３２上の多層反射膜１０９と同等の層構造１０９が存在することとなる。本実施形態では、コア層１１１を０．８μｍと厚くすると共に、下部クラッド層１１０を０．６μｍとし、この多層構造１０９に導波光の裾が達しないようにする。これにより、この多層構造１０９が受動導波路１４３の導波モードに悪影響を与えないようにすることができる。
【００７１】
ところで、レーザ部１３４の導波路１４４を出射した光が受動導波路１４３に入射するまでに、多層反射膜１０９を含む導波機構の存在しない光分波部１３５を通過するので、光が回折効果により広がることになる。しかし、この光分波部１３５の長さは約２μｍ程度と小さいため、素子特性に大きな影響は及ぼさず、２種類の導波路１４３、１４４が密接している場合と比較してもほとんど同程度の光、具体的には密着させた場合の９５％程度の光が受動導波路１４３に結合することが確かめられている。また、両導波路１４３、１４４が密着した場合の８０％以上の光を受動導波路１４３に結合させるためには、光分波部１３５の距離が５μｍ以下が必要である。
【００７２】
このように、光分波部１３５における多層反射膜１０９により二分された光は、それぞれ導波路１４２、１４３に再結合され、これらの導波路１４２、１４３を伝播し素子端面から出射されて出力光となる。
【００７３】
また、レーザ素子の構造より上述の２方向の出力光以外にもレーザ光はレーザ導波路１４４の後方の端面にも出力されるため、１つのレーザ共振器から合計３方向にレーザ光が出力されることとなる。後方に出射される光は本素子近傍に設けられる受光素子に照射され光量モニター用として使用される。残りの２出力光は互いに可干渉性を保持した状態で素子外部に出力され、可干渉２ビームレーザ光源として利用される。
【００７４】
図５に、上述の構造を有する多層反射膜１０９の反射率のレーザ光波長依存性を示す。本実施形態の２ビームレーザ素子におけるレーザ波長は８５０ｎｍであり、この波長において反射率＝透過率＝５０％になるように制御したが、図５に示す結果から、レーザ素子作製条件の意図しない変化による波長変化（一般に±１ｎｍ程度）や、レーザ素子の温度変化に対する発振波長の変化（ＤＦＢレーザの場合は一般に±２ｎｍ程度）があったとしても、本素子の反射率の変化は非常に小さく、５０％±０．３％の範囲内であることが分かる。従って、本実施形態の素子を使用することにより、利用レーザ光の波長を厳密に一定の値に維持するための制御系は必要ないことが分かる。
【００７５】
図６に、上記構造の多層反射膜１０９の反射率の素子温度依存性を示す。図６から、本実施形態の素子の温度が、一般に民生用機器に求められる温度範囲である−５℃から７０℃まで変化した場合にも、その反射率は４９％〜５１％の範囲でしか変化しないことが分かる。従って、本実施形態の素子ではこの温度範囲において温度調節の必要はなく、また、従来素子のように分波光出力のパワーをモニターしその結果を基に分波器の動作条件を外部回路を用いて帰還制御する必要はないことが分かる。
【００７６】
次に、本実施形態の素子の作製プロセスにおける制御性、再現性について説明する。図７に、本実施形態の素子の多層反射膜１０９を構成する膜の厚みが上記の値より変化した場合の反射率の変化を示す。図７に示す結果より、５０±１％の精度で反射率を制御するためには、２回目のＭＯＣＶＤ法による結晶成長において±３％程度の膜厚の制御性を確保する必要があることが分かる。ＭＯＣＶＤ法による結晶成長においては良く知られているように、ウェハ面内の分布およびウェハごとのばらつき共に±１％以下の精度でその膜厚を制御することが可能であり、我々の実験結果より垂直面上でも同程度の膜厚制御性が確認できた。
【００７７】
さらに、図８に、多層反射膜構造の各層の混晶比が上記値よりずれた場合の反射率の変化を示す。この図より、５０±１％の精度で反射率を制御するために、２回目のＭＯＣＶＤ成長において±１％程度の混晶比の制御性が必要となることが理解される。この条件は、ＭＯＣＶＤ成長法の混晶比制御性により十分に達成することが可能である。従って、多層反射膜の作製における制御性および再現性は十分に高く、歩留まり十分に高い値を得ることができる。
【００７８】
本実施形態の２ビームレーザ素子は、レーザ速度計、レーザ測距計等、各種のレーザ干渉計測システム用光源として適用可能である。従来のこれらのシステムでは従来型レーザからの１つの出力光を外部に設けた分波器にて二分して利用しているため、光学系の構成が複雑であり、大型化する傾向がある。また、これらの光学計の調整も困難な作業である。しかしながら、本発明を適用した素子を利用することによりこれら光学構成を簡易化、小型化することが可能となり、ひいては光学調整を簡易化することが可能となる。
【００７９】
（実施形態２）
本発明の実施形態２を説明する。本実施形態は、本発明の集積型光制御素子を光コヒーレント検波素子に適用したものである。
【００８０】
まず、図９および図１０を参照して、本実施形態の光コヒーレント検波素子の構造を作製方法と合わせて説明する。図９および図１０に、本実施形態の光コヒーレント素子の作製工程図を示す。
【００８１】
まず、図９（ａ）に示すように、ｎ−ＩｎＰ基板３００上に０．０１μｍ厚のｎ−ＩｎＧａＡＳ第１エッチング停止層３０１、および１．０μｍ厚のｎ−ＩｎＰバッファ層３０２を、有機金属材料を用いた分子線エピタキシャル（ＭＯＭＢＥ）法を用いて成長させる。
【００８２】
次に、このバッファ層３０２上に、通常の二光束干渉露光法を用いたフォトリソグラフィ技術とウェットエッチング技術とを利用して、図９（ｂ）に示すように、周期２２０ｎｍ、深さ７０ｎｍの回折格子３２０を形成する。
【００８３】
この回折格子３２０付き基板上に同様にＭＯＭＢＥ法を利用して、図９（ｃ）に示すように、０．２５μｍ厚のｎ−ＩｎＧａＡｓＰガイド層３０３、引っ張り応力を内包する７ｎｍ厚のＩｎＧａＡｓ４層と１３ｎｍ厚のＩｎＧａＡｓＰバリア層３層から構成された発光波長１．５５μｍに対応する量子井戸活性層３０４、０．３μｍ厚のｐ−ＩｎＰ第１クラッド層３０５、７ｎｍ厚のＩｎＧａＡｓエッチング停止層３０６、０．７μｍ厚のｐ−ＩｎＰ第２クラッド層３０７、および０．３μｍ厚のｐ−ＩｎＧａＡｓコンタクト層３０８を連続的に成長させる。次に、通常のフォトリソグラフィ技術と反応性イオンビームエッチング技術とを用いて、図１０（ｄ）に示すように、上記層構造の一部領域をｎ−ＩｎＰバッファ層３０２の途中まで除去する。この時のマスク材としてはパターン化したＳｉＮ膜３３０を用いて、エッチング端面は垂直になるようにエッチング条件を制御する。この際、塩酸系のエッチング液を用いて第１エッチング停止層３０１表面までｎ−ＩｎＰバッファ層３０２を除去し、その後硫酸系のエッチング液を用いて第１エッチング停止層３０１を除去する。この工程により、反応性イオンビームエッチングの特性であるエッチング端面の垂直性と、ウェットエッチングによる選択エッチング性とを両立させることができ、エッチング端面の形状は基板３００に垂直なまま、基板３００表面３３１を出すことが可能となる。また、この選択エッチングを利用することによりエッチング深さを厳密に成長層３０１〜３０８の合計厚さと一致させることが可能となる。さらに、本実施形態の素子では、図１０（ｄ）に示すように、このエッチングにより形成される垂直端面が前以て作成した回折格子３２０の溝方向に対して４５゜を有する面３３２と９０゜を有する面３３３を同時に作成する。すなわち、この２つの垂直端面３３２、３３３は互いに４５゜の角度をなしていることとなる。
【００８４】
この垂直段差基板上に上記ＳｉＮマスク３３０をそのまま利用し、図１０（ｅ）に示すように、通常のＭＯＣＶＤ法によりトータル０．５μｍ厚の多層反射膜３０９、０．６μｍ厚のＩｎＰ下部クラッド層３１０、０．２５μｍ厚のＩｎＧａＡｓＰコア層３１１、０．２μｍ厚のＩｎＰ第１上部クラッド層３１２、７ｎｍ厚のＩｎＧａＡｓ第３エッチング停止層３１３、および１．０μｍ厚のＩｎＰ第２上部クラッド層３１４を連続的に成長させる。多層反射膜３０９は、垂直面３３２上でそれぞれの層厚が√２・λ0／（４・ｎ）となるようにした１７３ｎｍ厚のＩｎＰ層と１５９ｎｍ厚のＩｎＧａＡｓＰ層（波長１．４５μｍ対応）とからなる２対４層により構成する。ここで、λ0：多層反射膜３０９を通過する光の真空中での波長、ｎ：多層反射膜３０９を構成する各層の屈折率である。この結晶成長工程の後、ＳｉＮマスク３３０と、その上に堆積した多結晶層をエッチングにより除去する。
【００８５】
次に、ｐ−コンタクト層３０８上に３μｍ幅のオーミック性電極３４０を形成し、基板３００全面にオーミック電極３４１を形成する。続いて、図１０（ｆ）に示すように、通常のフォトリソグラフィ技術と選択エッチング技術とを用いて垂直面３３２上に設けられた多層反射膜３０９部で互いに直交するメサストライプ３５０〜３５３を形成する。この時、まず、有機レジストをマスクとして反応性イオンエッチングによりウェハ表面より約０．９μｍの深さまでエッチングする。その後、塩素系のエッチング液によりＩｎＰのみをエッチング除去しＩｎＧａＡｓエッチング停止層３０６、３１３表面を露出させる。この選択エッチングプロセスによりリッジストライプ３５０〜３５３の両側における光導波路の導波層（ガイド層３０３と活性層３０４、およびコア層３１１）上におけるクラッド層３０５、および上部クラッド層３１２の厚さを結晶成長層厚により厳密に制御することが可能となり、リッジストライプ３５０〜３５３により規定される導波路の横モード特性を精度良く制御することが可能となる。
【００８６】
最後に、このようにして準備したウェハをへき開することにより各チップを分割し、さらにチップの各面に誘電体膜からなる反射防止膜（図示せず）を形成し素子とする。
【００８７】
以上のような構成を有する本実施形態の光コヒーレント検波素子の動作を以下に説明する。
【００８８】
本実施形態の素子の全体的な機能は、入力導波路３５０、３５３からの光をそれぞれ二分し、同時にその片方ずつを合波して出力導波路３５１、３５２に結合させることにある。入力導波路３５０は、分布帰還レーザ（ＤＦＢ−ＬＤ）を構成しており、電極３４０と３４１との間に電流を注入することにより１．５５μｍの波長のレーザ光（局部発振光に相当）を発生する。本ＤＦＢ−ＬＤの活性層３０４は前述のように引っ張り応力を内包する量子井戸層４層より構成されているため、伝導帯の電子と軽い正孔との発光再結合が主たるキャリア再結合プロセスとなる。これにより、ＴＥモードの光に比べてＴＭモードの光により大きな光学利得が与えられ、レーザ入力導波路３５０では選択的にＴＭモード光を発振させることが可能となる。
【００８９】
このようにして発生されたＴＭモードを有する局部発振レーザ光は入力導波路３５０を伝播した後、基板３００面に垂直に形成された導波路端面３３２上に形成されている多層反射膜３０９に入射される。
【００９０】
図１１に、この多層反射膜３０９にＴＭモードの光が入射角度０゜から６０゜で入射された場合の光強度反射率の変化を示す。本実施形態の素子におけるように、分布帰還レーザより波長１．５５μｍの光が入射角度４５゜の条件で入射されると、多層反射膜３０９は反射率１０％、透過率９０％の半透明膜として作用することとなる。
【００９１】
この多層反射膜３０９を透過した光は近接して設けられた出力導波路３５１に再び入射され、出力導波路３５１を伝播する。一方、多層反射膜３０９にて反射された光は入力導波路３５０とは９０゜をなす方向に伝播方向を換え、光の進行方向に垂直な面３３３上に形成された多層反射膜３０９に入射される。この場合の光の入射角度は０゜（面の法線と並行）であり、図１１から分かるように、この部分での光の反射はほとんど起こらない（反射率は０．１％未満である）。従って、光は垂直面３３３上の多層反射膜３０９の影響をほとんどつ受けずに透過し、出力導波路３５２に入射される。このように、入力導波路３５０から出射された光は、光の進行方向に対して４５゜の角度をなす垂直面３３２上の多層反射膜３０９で二分され、それぞれ２回目の結晶成長により作製された層構造を基礎とする受動導波路を構成する出力導波路３５１、３５２に結合する。
【００９２】
一方、信号光は素子端面から受動入力導波路３５３に入射され、局部発振光と同様に垂直面３３２上に形成された多層反射膜３０９に入射角度０゜の条件で入射される。この場合も入射された光の内、１０％は反射され出力導波路３５１に、９０％は透過し出力導波路３５２に結合する。従って、垂直面３３２上に形成された多層反射膜３０９は局部発振光と信号発振光をそれぞれ２つに分波すると共に、両者を合波する機能を果たすこととなる。このようにして、合波された信号光と局部発振光とは出力導波路３５１、３５２を伝播し素子の端面まで伝播した後、素子端面から放射される。この２つの放射光をそれぞれ別途設置した高速受光素子（図示せず）で光電変換し、信号処理回路により信号を復調し光コヒーレント検波を実現できる。
【００９３】
このように、本発明を適用することにより集積型光制御素子（ここでは合波器）の占有面積をＷ2程度（ただし、導波路幅：Ｗ）と非常に小さくすることが可能となり、ひいては光コヒーレント検波光用集積回路素子を１ｍｍ角以下と小型化することが可能となる。また、上記実施形態１と同様に、素子の動作温度が０℃から６０℃まで変化した場合の反射率の変化は±０．２％と非常に小さく、素子の温度制御の必要は無かった。さらに、光波長が１．３μｍから１．７μｍまで変化した場合の反射率変化も±０．４％以内と小さく、本波長範囲にある波長を利用したシステムに同一構造の素子を適用することが可能である。一方、図１１に示した多層反射膜３０９の反射率の入射角度依存性を利用し、かつ出力導波路３５２を２回目の成長により形成した層を利用して受動導波路とすることが可能となる。なお、実施形態１では２つに分波した内の片方の光は活性導波路を伝播する。これにより、合波光を導波する導波路３５１と３５２とを共に同等の構造を有する受動導波路により構成でき、低消費電力化を達成することができる。
【００９４】
（実施形態３）
次に、本発明の実施形態３を説明する。
【００９５】
一般に、光コヒーレント検波における分波合波では、回路上で信号光または局部発振光に重畳されている同相雑音をキャンセルするために、信号光と局部発振光をそれぞれ１：１に分波合波することが望ましい。すなわち、多層反射膜３０９での反射率は５０％であることが望ましい。このため、本実施形態では、上記実施形態２の改良素子として、多層反射膜３０９の層数を増加させた素子を作製する（図示せず）。多層反射膜３０９と同じ厚さを有するＩｎＧａＡｓＰ層／ＩｎＰ層の対を５対１０層で構成したの多層反射膜を採用することにより反射率５０％を達成することができる。ただし、この場合には多層反射膜の層数の増加により多層反射膜全体の厚さが１．６６μｍと大きくなるため、垂直面形成時のエッチング深さをこれに合わせてより深くする。すなわち、レーザを構成するｎ型クラッド層３０２を厚くする。
【００９６】
本実施形態の素子においても、上記実施形態２の素子と同様に小型で動作温度および使用波長の変動する対する安定性の高い集積型光制御素子を実現できる。また、プロセスの許容度も大きく作製歩留まりや再現性においても問題は生じない。
【００９７】
（実施形態４）
本発明の実施形態４を説明する。本実施形態は、上記実施形態２における分合波比を１：１（反射率５０％）にするための他の改良素子である。
【００９８】
本改良素子の基本的な構成は、図９および図１０に示す上記実施形態２の素子の構成と同様であるが、多層反射膜に入射する光の角度を大きくしている。図１２に、本実施形態の集積型光制御素子の導波路および多層反射膜の上面図を示す。
【００９９】
本実施形態の素子においては、多層反射膜５０９は、０．３１μｍ厚のＩｎＧａＡｓＰ層と０．２９μｍ厚のＩｎＰ層の２対４層とから構成される。ＤＦＢ−ＬＤに対応する導波路５５０から出射される局部発振光および、素子外部より入力され受動導波路５５３を伝播する信号光の両方の光に対して、多層反射膜５０９を構成する面の法線が６７゜をなすように各素子を配置する。また、ＤＦＢ−ＬＤは導波路端面反射を必要としないこと、および外部より入力導波路５５３に光を入射するためには導波路に対してほぼ垂直な入力端面が望ましいことより、導波路５５３および５５２をへき開面に垂直になるように配置する。
【０１００】
本実施形態では、このような配置とすることにより、２対４層の多層反射膜５０９においても反射率４７％を実現することが可能となり、合分波比を１：１とすることが可能となる。
【０１０１】
これにより、１ｍｍ角の素子サイズで、入力導波路５５０、５５３を伝播する局部発振光と信号光とを１：１で合分波し、出力導波路５５１、５５２に結合し素子外部へ合波光を出力することができる。また、本素子も温度や使用波長に対する安定性は高く、上記実施形態１および実施形態２と同程度の動作可能範囲を確保することができる。
【０１０２】
本実施形態の素子では、多層反射膜５０９の導波路方向に対する角度変化に対する反射率の変化の割合が大きい。例えば、角度が±１゜変化することにより反射率は±３％以上変化する。そのため、多層反射膜５０９を形成するための垂直面形成においてその角度制御を±０．２゜以下の精度で行う必要があるが、このプロセスは通常のフォトリソグラフィ技術のマスク合わせ精度に直接的に関係しており、±０．２゜以下で制御することは容易である。従って、上記垂直面の角度制御（入射角度の制御）も含めて膜厚および混晶比の制御性は、本実施形態素子を実現するに十分であり、素子の歩留まりは高く再現性は確保される。
【０１０３】
（実施形態５）
本発明の実施形態５を説明する。本実施形態は、上記実施形態１とほぼ同様の構成を有する素子を他の作製プロセスを用いて作製した例である。図１３および図１４に、本実施形態の素子の作製工程図を示す。
【０１０４】
まず、（１００）面を有する半絶縁性ＧａＡｓ基板６００上に分子線エピタキシアル（ＭＢＥ）法により、０．７μｍ厚の不純物無添加のＡｌ0.25Ｇａ0.75Ａｓ下クラッド膜６０１と、０．３μｍ厚のＡｌ0.2Ｇａ0.8Ａｓコア膜６０２と、０．６μｍ厚の不純物無添加のＡｌ0.25Ｇａ0.75Ａｓ上クラッド膜６０３とを形成する。次に、このウェハ表面にスパッタ法により０．３μｍ厚のＳｉＯ2膜を形成した後、このＳｉＯ2膜の一部を、通常のフォトリソグラフィ技術とフッ酸系の液を利用したエッチング技術とを適用して、図１３（ａ）に示すような直角二等辺三角形状に除去する。このパターンの直角をなす等辺の長さは４μｍとし、直交する２辺の方向を＜０１−１＞および＜０１１＞方向とし、斜辺を＜００１＞方向とする。
【０１０５】
次に、このパターン付きＳｉＯ2膜をマスクとして、塩素ガスを用いた反応性イオンビームエッチングにより、図１３（ａ）に示すように、ＧａＡｓ基板６００まで達する凹構造６１０を形成する。この時の、エッチング深さは約２μｍであり、エッチング時のイオン引出し電圧を２００〜４００Ｖと最適化することにより、３面６１１、６１２、６１３ともほぼ垂直な端面として形成することができる。当然ながら、垂直端面６１１と６１２または６１３の成す角度は４５゜である。
【０１０６】
この凹構造６１０付きのウェハ上に、ＳｉＯ2膜をそのままマスクとして利用したＭＯＣＶＤ選択成長により、図１３（ｂ）に示すように、それぞれ光の進行方向に対して４５゜をなす垂直端面６１１上で、下記１式を満たす厚さを有するＡｌＡｓとＧａＡｓとの２対４層から構成される多層反射膜６２０と、１．５μｍ厚のＡｌ0.25Ｇａ0.75Ａｓ埋め込み層６３０とを連続的に形成する。
【０１０７】
（２ｍ＋１）λ0／（４ｎｃｏｓθ）  …（１）
ただし、λ0：光の真空中での波長（１．３μｍ）
θ：光の進行方向と層の法線とのなす角（４５゜）
ｎ：各層の１．３μｍ波長に対する屈折率
ｍ：０以上の整数
この成長工程においては、結晶成長時のガスに微量に塩酸ガスを混合させることによりＳｉＯ2膜への結晶成長を完全に抑制する。また、この結晶選択成長においてはウェハ面のほとんどがＳｉＯ2膜に覆われており、結晶が析出しない状態となっているため、成長種が凹構造部６１０に集中し、通常の平坦基板上への成長に比べて、低混晶層（この場合ＧａＡｓ層、Ａｌ0.25Ｇａ0.75Ａｓ層）の成長速度が約５倍ほど大きくなる。実際の結晶成長においては、この効果を加味して条件を設定する。
【０１０８】
図１４（ｃ）に、図１３（ｂ）に示すウェハのＡ−Ａ’線による断面構造図を示す。ＭＯＣＶＤ選択成長工程により、凹構造６１０を完全に埋め込み、ウェハ表面をほぼ平坦とすることができる。
【０１０９】
次に、通常のフォトリソグラフィ技術とウェットエッチング技術を利用し、図１４（ｄ）に示すように、幅３μｍ、高さ０．４μｍの互いに直交する＜０１−１＞方向と＜０１１＞方向とにＴ字型のメサストライプ６３０を形成する。このＴ字メサストライプの交差位置が垂直端面６１１上に形成された多層反射膜６２０の位置に一致するようにする。このメサストライプ６３０によりリッジ導波路６３１、６３２、６３３が形成されることとなる。
【０１１０】
最後に、へき開によりチップを切り出し、３つの導波路端面部にプラズマ反応ガス体積（Ｐ−ＣＶＤ）法によりＳｉ3Ｎ4からなる無反射コーディング膜（図示せず）を形成し素子とする。
【０１１１】
このようにして作製された素子は、ファイバーおよび／または半導体レーザから出力される光を入力導波路６３１に端面より入射させ多層反射膜６２０で二分し出力導波路６３２、６３３に結合させる機能を果たす光分岐用の集積型光制御素子である。このような素子において、一般的には出力光は再びファイバーに入力される。本実施形態においては、波長１．３μｍのファイバーを伝播してきた光を入力導波路６３１に結合させ均等に二分した後に、これらの出力光を２本のファイバーに結合させる。
【０１１２】
本実施形態の素子においても、光分岐機能を果たす多層反射膜６２０を含む凹部６１０の大きさは５μｍ角以内であり、素子全体を２５０μｍ角と小型化することができる。また、反射、透過の光分岐特性においてもほぼ１：１の分岐比を実現でき、さらに、波長の±０．１μｍのずれ、および動作温度の±４０℃の変動においても、その反射（透過）率の変化は±２％程度であり、非常に安定した特性を実現できる。
【０１１３】
さらに、本実施形態の素子においては、上記実施形態１〜４における素子と異なり、入力導波路６３１と２本の出力導波路６３２、６３３とは同一の結晶成長工程により形成された同等の層構造から構成されているため、導波路構成そのもの（各層の屈折率および厚さ）および導波路のコア層６０２の高さ位置は必然的に両者で一致している。このため、入力導波路６３１と出力導波路６３２、６３３との結合効率は９５％と非常に高い値を実現することができる。この時の入力導波路６３１と出力導波路６３３との間に存在する、導波構造の存在しないＡｌ0.25Ｇａ0.75Ａｓ埋め込み層６２１を伝播する部分での光の回折による拡がりは、この部分の長さを３μｍ以下とすることにより、ほとんど無視できる適度に小さくすることができる。その結果、導波損失（素子サイズが小さいほど損失も小さい）を含めた素子全体での光損失を１．５ｄＢ以下とすることができる。
【０１１４】
（実施形態６）
次に、本発明の実施形態６を説明する。本実施形態は、実施形態５の素子を応用し、１つの入力光信号を互いに同等の８つの光信号に分配する多分岐用光集積回路素子である。
【０１１５】
図１５に、本実施形態の光集積回路素子の構造図（上面図）を示す。図１５における三角印は、上記実施形態５において説明した集積型光制御素子における多層反射膜６２０を具備した凹構造部６１０を表す。入力導波路７００端面にファイバー７１２およびレンズ７１１により入力された光は、集積型光制御素子７１０を通過するごとにそのパワーを２分される。この集積型光素子では、前述のように、多層反射膜の構造により入力光のパワーが均等に２分される。このようにして、全ての光が３つの集積型光制御素子と相互作用することにより、最終的に同等のパワーを有する光信号が８つの出力導波路７０１〜７０８へ出力され、再びレンズ７１１およびファイバー７１２へと導入されることとなる。
【０１１６】
上記実施形態での説明で述べたように、個々の集積型光制御素子７１０は５μｍ角程度の大きさであることより、素子全体の大きさは出力ファイバー接続口の配置により制限されることとなる。本実施形態の素子では、８つの出力を４つの面に２つずつ配分することによりパッケージ全体の大きさを３０ｍｍ角以下と小型化することができる。もちろん、個々の集積型光制御素子７１０の温度変化および使用波長変化に対する分岐特性（反射率・透過率）は安定していることより、光集積回路素子全体の動作も温度変化および波長変化に対しても安定動作する。本実施形態の素子は、複数のユーザとの間で１本のファイバーを用いて時間分割多重通信方式を利用して通信する場合や、有線放送のように同一の信号を多数のユーザに分配する場合の、光通信システム用デバイス（受動分波器）として応用できる。
【０１１７】
（実施形態７）
本発明の実施形態７を説明する。以上に説明した各実施形態の素子の作製においては、２回の薄膜形成プロセスが必要であった。本実施形態では、１回の薄膜形成プロセスにより集積型光制御素子を作製する。図１６に、本実施形態の素子の断面構造図を示す。本素子は以下のようにして作製する。
【０１１８】
まず、ガラス基板８００上に通常のフォトリソグラフィ技術とドライエッチング技術とにより、垂直端面を有する上面形状が直角二等辺三角形状の凹部８１０を形成する。凹部８１０の上面からみた形状は実施形態５と同様の形状であり、光の進行方向に対して４５゜をなすこととなる垂直面（直角二等辺三角形の斜辺）８１１と垂直面（互いに直交する２辺）８１２、８１３を含む。また、ここでは直交する２辺の長さを４μｍとし、凹部８１０の深さは２．８μｍとした。次に、Ｐ−ＣＶＤ法を適用して、０．３μｍ厚のＳｉＯ2バッファ層８０１、０．２μｍ厚のＳｉ3Ｎ4コア層８０２、０．５μｍ厚のＳｉＯ2クラッド層８０３、および上記実施形態５と同様に、下記２式の関係を満たす厚みを有するＳｉ3Ｎ4３層とＳｉＯ2３層とから構成される多層反射膜８０４を連続的に形成する。
【０１１９】
（２ｍ＋１）λ0／（４ｎｃｏｓθ）  …（２）
ただし、λ0：光の真空中での波長（８００ｎｍ）
θ：光の進行方向と層の法線とのなす角（４５゜）
ｎ：各層の８００ｎｍ波長に対する屈折率
ｍ：０以上の整数
Ｐ−ＣＶＤ法においては平坦面上でも垂直面上でもほとんど同一の成長速度で薄膜を形成することが可能であり、垂直面８１１、８１２上にも上記の関係を満たす多層反射膜８０４が形成される。
【０１２０】
その後、スピンコーティング法によりウェハ全面に、平坦部で０．３μｍ厚のＳｉＯ2埋め込み層８０５を形成する。このＳｉＯ2埋め込み層８０５形成にスピンコーティング法を適用することにより、Ｐ−ＣＶＤ工程後の凹構造部８１０を平坦に埋め込み、ウェハ表面を完全に平坦化することができる。
【０１２１】
続いて、上記実施形態５と同様に、通常のフォトリソグラフィ技術とイオンエッチング技術とを適用することにより上クラッド層８０３に部分的に除去するメサストライプ、すなわち導波路を形成する。なお、図１６は、メサストライプ内部をメサストライプ方向の断面で観察した図である。この時の導波路は多層反射膜８０４の部分で互い直交する十字型の構造とする。
【０１２２】
最後に、ダイヤモンドブレードにより素子を切り出す。この時の切り出し面が角導波路とほぼ直交するようにし、それにより光入力、光出力におけるファイバーとの位置合わせを簡便にする。
【０１２３】
このようにして作製された素子に入力導波路８２０から８００ｎｍの光を入力する。入力導波路８２０を伝播してきた光は、垂直面８１１上に形成された多層反射膜８０４に入射角度４５゜で入射され、部分的に反射される。この多層反射膜８０４を部分的に透過した光は、ＳｉＯ2埋め込み層８０５を通過し、垂直面８１２上に形成された多層反射膜８０４に達する。実施形態２の場合と同様に、本実施形態においても光の進行方向に対して大きな反射率を有する多層反射膜８０４に光が垂直に入射された場合の反射率は０．１％未満である。従って、垂直面８１２上の多層反射膜８０４では、光はほとんど反射されず、ほとんどすべての光が出力導波路８２１へと結合される。一方、４５゜方向に設けられた垂直面８１１上の多層反射膜８０４で反射された光は図１６の紙面に垂直な方向に進行方向を転換し、図示されていない出力導波路へと結合する。
【０１２４】
本実施形態においても、光の分岐・合波に応用されている基本的構造は誘電体からなる多層反射膜であり３μｍ角程度に小さい領域に形成させることが可能であり、素子全体を２００μｍ角と非常に小さくすることができる。さらに素子使用温度の±３０℃の変化、および使用波長の±５０ｎｍの変化に対してもまた、分岐・合波の比率を±１％の精度で１：１に保持することができる。
【０１２５】
また、素子における光入力面と２つの光出力面をすべて異なる面とすることができるので、パッケージを含めた素子全体の大きさを小型化できる。
【０１２６】
さらに、本実施形態の素子では、実施形態５と同様に、入力導波路８２０と出力導波路８２１、および図示していない紙面に垂直な出力導波路とは、すべて同一の薄膜形成プロセスで形成された同等の構造からなる導波路構成と素子高さを有しており、両者の光結合効率を９５％と高い値にすることができる。これにより本集積型光制御素子での光損失を１．２ｄＢ以下に抑制することが可能となる。
【０１２７】
その上、本実施形態では、深い凹部８１０を基板８００に予め形成しておくことにより、受動導波路により構成される光分岐合波素子を１回の薄膜形成工程で作製することができるので、素子作製工程の簡略化、さらなる作製歩留まりの向上、ひいては本構造を適用した光集積回路素子の高い歩留まり化が可能となる。
【０１２８】
（実施形態８）
本発明の実施形態８であるレーザ素子と導波路型受光素子とを集積した素子を説明する。
【０１２９】
図１７に、本実施形態の素子を上方より観察した構造図を示す。本実施形態の素子の基本的な構成は、上記実施形態２と同様である。従って、図１７において、実施形態２と同様の構成要素には、図９および図１０と同じ番号を用いる。
【０１３０】
本実施形態が上記実施形態と異なるのは、２回目の結晶成長時における導波路構造に相当する層構造３０９〜３１４の構成である。本実施形態では、鉄を添加した半絶縁性の多層反射膜３０９と、ｐ型ＩｎＰ下クラッド層３１０、レーザ光を吸収する組成を有するｐ型ＩｎＧａＡｓコア層３１１、ｎ型ＩｎＰ型第１上クラッド層３１２、ｎ型ＩｎＧａＡｓ第３エッチング停止層３１３、およびｎ型ＩｎＰ第２上部クラッド層３１４により形成する。ただし、各層の厚さは実施形態２と同じとする。
【０１３１】
さらに、出力導波路３５１、３５２のメサストライプ上には個別のｎ型オーミック電極９５１、９５２を形成し、メサストライプ外の一部にｐ型下クラッド層３１０に達する亜鉛拡散領域を設けその上にｐ型オーミック電極９５３を形成する。
【０１３２】
このようにして作製した素子の動作原理を説明する。ＤＦＢレーザを構成している入力導波路３５０からはＴＭモードの光が４５゜の方向より多層反射膜３０９に入射される。同様に、外部より入力導波路３５３に導入された信号光も多層反射膜３０９に４５゜の方向より入射される。ただし、本実施形態における入力導波路３５３の光伝播方向における長さは、入力導波路３５３が受光素子構成をなしており光吸収が大きいため、出来る限り短くすることが望ましく、ここでは４０μｍとする。この値は、レーザ素子部３５０の信頼性確保の観点から選択される。多層反射膜３０９に入射された光は、実施形態２と同様に図１１に示した反射率をもって、分岐・合波され、導波路型受光素子を形成している出力導波路３５１、３５２に導入される。受光素子を形成する出力導波路３５１、３５２部は半絶縁性とした多層反射膜３０９によりレーザ部３５０と電気的に絶縁されており、電極９５１と電極９５３および電極９５２と電極９５３を利用して逆バイアスを印加することが可能であり、これにより高速応答が可能な受光素子を実現できた。本実施形態素子では、信号光と局部発振光との光周波数差に相当するビート周波数５ＧＨｚの信号を検出することができる。
【０１３３】
以上のように、本実施形態素子では、出力導波路部３５１、３５２を独立駆動が可能な受光素子構成とすることにより、実施形態２において説明した効果以外に、本素子のみで光コヒーレント検波機能をすべて実行することが可能となる。これにより、実施形態２の場合のように外部に受光素子を位置合わせをして配置させる必要もなく、光コヒーレント検波のシステムの簡素化、小型化が可能となる。
【０１３４】
（実施形態９）
次に、１回の薄膜形成プロセスにより２種の導波路構造と光制御構造（層）を形成することが可能な、本発明の他の実施形態の集積型光制御素子について説明する。
【０１３５】
まず、図２２（ａ）に示すように、（００１）ＧａＡｓ基板２２００上に通常のフォトリソグラフィー技術とドライエッチング技術を適用して垂直な段差部２２１０を形成する。この垂直段差部２２１０の垂直面がほぼ（０１０）面となるように段差部２２１０の方向を［０１０］方向に設定した。また、この段差部２２１０の高さは２．０μｍとなるようにエッチング時間を制御した。
【０１３６】
次に、図２２（ｂ）に示すように、この段差２２１０を有する基板２２００の上に、たとえば常圧ＭＯＣＶＤ結晶成長法により、０．８μｍ厚のＡｌ0.25Ｇａ0.75Ａｓ第１下クラッド層２２０１、０．２μｍ厚のＡｌ0.2Ｇａ0.8Ａｓ第１コア層２２０２、０．８μｍ厚のＡｌ0.25Ｇａ0.75Ａｓ第１上クラッド層２２０３、０．２６μｍ厚のＡｌ0.8Ｇａ0.2Ａｓ光制御層２２０４、０．８μｍ厚のＡｌ0.25Ｇａ0.75Ａｓ第２下クラッド層２２０５、０．２μｍ厚のＡｌ0.2Ｇａ0.8Ａｓ第２コア層２２０６、および０．８μｍ厚のＡｌ0.25Ｇａ0.75Ａｓ第２上クラッド層２２０７を連続的に結晶成長させる。
【０１３７】
この結晶成長時においては、図２２（ｂ）に示すように基板形状をほぼ反映したまま各成長層２２０１〜２２０７が形成されるように、基板温度を６００℃〜６８０℃と低く設定すると共に、気相でのIII族原子とＶ族原子とのモル比を１３０〜２５０と大きくし、結晶表面での吸着原子または分子のマイグレーション距離を小さくするように条件設定した。
【０１３８】
次に、図２３（ｃ）に示すように、Ｓｉ3Ｎ4膜（図示せず）をマスクとして用いた通常のフォトリソグラフィ技術とドライエッチング技術を利用して、幅を３．０μｍ、高さを４．０μｍとしたＴ型のメサストライプ２２１１を形成した。このとき、Ｔ型メサストライプ２２１１の交差部が垂直段差部２２１０と一致するようにＴ型メサストライプ２２１１の形成位置を制御した。
【０１３９】
続いて、Ｔ型メサストライプ２２１１形成時にエッチングマスクとして使用した前記Ｓｉ3Ｎ4膜をそのまま利用し、減圧ＭＯＣＶＤ法により、４．０μｍ厚のＡｌ0.25Ｇａ0.75Ａｓ埋込層２２０８を選択成長し、Ｔ型メサストライプ２２１１構造を埋め込んだ。
【０１４０】
最後に、選択成長用マスクとして使用した前記Ｓｉ3Ｎ4膜を除去した後、ウェハーからへき開により光入出力面に対応する３面を含む４面を形成するとともに個々の素子を分割した（図２３（ｃ）参照）。
【０１４１】
このようにして作製された素子は、第１下クラッド層２２０１、第１コア層２２０２および第１上クラッド層２２０３から構成される第１導波路２２１２と、第２下クラッド層２２０５、第２コア層２２０６および第２上クラッド層２２０７から構成される第２導波路２２１３とが、光制御層２２０４を挟んで層厚方向に積層された構成となる。
【０１４２】
以下に、垂直段差２２１０付近の図２２（ｂ）におけるＢ−Ｂ’線による断面構造図である図２３（ｄ）および図２３（ｃ）を用いて、本実施形態の素子の動作原理について説明する。
【０１４３】
まず、光入力面２２２０から、第２下クラッド層２２０５、第２コア層２２０６および第２上クラッド層２２０７から構成される第２導波路２２１３に波長７８０ｎｍの信号光を入力し、第２導波路２２１３を伝播させる。第２導波路２２１３を伝播した光は、垂直段差部２２１０に到達し、第２コア層２２０６の局所的な垂直方向への屈曲により第２導波路２２１３より第２下クラッド層２２０５へと放射され、第２下クラッド層２２０５と第１上クラッド層２２０３に挟まれた光制御層２２０４に入射される。このとき、垂直段差部２２１０の形成をほぼ反映して光制御層２２０４が形成されているため、この光制御層２２０４に入射される光は、図２３（ｃ）の上方から見て、光制御層２２０４の面に対して約４５゜の角度で入射されることとなる。０．２６μｍ厚さを有するＡｌ0.8Ｇａ0.2Ａｓ光制御層２２０４は、この層に約４５゜の方向から入射される７８０ｎｍの光に対して、下式
λ0／（４ｎｃｏｓ４５゜）
ただし、λ0＝７８０ｎｍ
ｎ＝３．１２
なる条件を満足しており、この光制御層２２０４内での多重反射効果により、この光制御層２２０４に入射された光のうち、１０％の強度を有する光は反射され、残り９０％の強度を有する光は透過した。
【０１４４】
垂直段差部２２１０の光制御層２２０４で反射された光は進行方向を９０゜変えた方向（図２３（ｄ）の紙面に垂直な方向）へ向いて、再び第２導波路２２１３を伝播した後、副出力端面２２２１から素子外部へと出力される。一方、光制御層２２０４を透過した光は、第１コア層２２０２を中心とする第１導波路２２１２へと結合され、第１導波路２２１２を伝播した後、主出力端面２２２２から素子外部へと出力される。
【０１４５】
本実施形態の素子においては、第２導波路２２１３と第１導波路２２１２の構造が等しい上、第２コア層２２０６と第１コア層２２０２との相対的な高さが、コア層２２０２又は２２０６の厚さ以下の精度で一致する条件にて、垂直段差部２２１０の高さ（２．０μｍ）と、結晶成長層である第１コア層２２０２、第１クラッド層２２０３、光制御層２２０４および第２下クラッド層２２０５のトータル厚とを制御し、素子を作製した。よって、図２４に示すように、第２導波路２２１３から第１導波路２２１２への光結合における光の放射損失は３．０ｄＢ程度に抑制することができた。
【０１４６】
更に好ましくは、第２コア層２２０６と第１コア層２２０２との相対的な高さが、コア層２２０２または２２０６の厚さの半分程度の精度で一致する条件にて制御することにより、図２４に示すように第２導波路２２１３から第１導波路２２１２への光結合における光の放射損失は１．０ｄＢ以下のものが得られた。
【０１４７】
また、前実施形態と同様、光の反射率、透過率に光制御層２２０４内での光の多重反射効果を利用しているため、０〜６０℃の温度や７７０ｎｍ〜７９０ｎｍの波長の変化に対する光反射率や透過率の変動を±１％以内と小さくすることができた。このため、副出力端面２２２１からの光出力強度の変動を±１％以内と安定化することができた。また、ＭＯＣＶＤ結晶成長による層厚や混晶比の±５％のずれに対しても、反射率・透過率の変化は±１％程度と小さく、製造プロセス上の余裕も充分に大きいことが確認できた。このため、本実施形態素子の作製における再現性は高く、素子の良品歩留まりも９９％以上と非常に高い値を実現できた。
【０１４８】
更には、上記の構造より容易に推察されるように本実施形態の素子において、その主要な機能を実現するための構造部は、垂直段差部２２１０近傍の光制御層２２０４と第１導波路２２１２および第２導波路２２１３構造であり、その占有面積は導波路幅により決定され、この場合には３．０μｍ角と非常に小型にすることが可能であった。
【０１４９】
以上のように、本発明を実施することにより、主出力に対して、その一部を強度や波長等のモニターを目的としてサンプリンング（副出力）するための、特性安定性や作製上の制御性に富んだ超小型の集積型光制御素子を作製することが可能となった。
【０１５０】
（実施形態１０）
本実施形態１０に係る光コヒーレント検波用集積型光制御素子の例を、図２５および２６を用いて説明する。
【０１５１】
まず、光導波路部分の作製方法につき説明する。たとえばＭＯＣＶＤ技術を用いて、図２５（ａ）に示すようにｎ−ＧａＡＳ基板２３００上に、厚さ１．９μｍのｎ−Ａｌ0.5Ｇａ0.5Ａｓからなる第１のクラッド層２３０１、厚さ０．３μｍのＡｌ0.3Ｇａ0.7Ａｓからなるコア層２３０２、厚さ０．４５μｍでＡｌ0.5Ｇａ0.5Ａｓからなる第２のクラッド層２３０３、厚さ３ｎｍからなるＧａＡｓエッチング停止層２３０４、さらには厚さ０．４５μｍのＡｌ0.5Ｇａ0.5Ａｓからなる第３クラッド層２３０５を順次連続成長する。
【０１５２】
次に、このウエハ上に、パターン化された誘電体膜２３０６を作製し、これをマスクとして通常の反応性イオンエッチング技術により、前記第１クラッド層２３０１の途中までドライエッチングを行う。このとき、ドライエッチングにより作製されるＶ字状の面２３０７はコア層２３０２の表面に対して９０゜±１゜で作製され、またエッチングの深さは２．６μｍであり、±０．１μｍの精度で決定できる。
【０１５３】
次に、局部発振光用レーザ部の作製方法につき説明する。図２５（ｂ）に示すように、たとえばＭＯＣＶＤ結晶成長技術を用いて、ドライエッチングにより露出した第１のクラッド層２３０１上に、半導体多層反射膜２３０８を成長する。この多層反射膜２３０８は、厚さ８４ｎｍのｎ−Ａｌ0.18Ｇａ0.82Ａｓと厚さ１１２ｎｍのｎ−Ａｌ0.82Ｇａ0.18Ａｓとを３対（計６層）組み合わされた構成とされる。さらに、その上に、厚さ０．９μｍのｎ−ＡｌＧａＡｓからなる第４のクラッド層２３０９、厚さ０．１μｍのＡｌＧａＡｓからなる活性層２３１０、厚さ０．２０μｍでｐ−ＡｌＧａＡｓからなる光ガイド層２３１１、および厚さ０．０６μｍでｐ−ＧａＡｓからなる光吸収層２３１２を順次連続成長させる。続いて、光吸収層２３１２および光ガイド層２３１１に対し、通常の電子ビーム描画技術とウェットエッチング技術とを用いて回折格子を作製する。この回折格子は、周期約０．１３μｍ、深さ約０．１２μｍからなり、波長０．８５μｍに対して一次の回折格子となる。なお、最大の回折効果が得られるように、回折格子の断面において、光ガイド層２３１１と光吸収層２３１２の面積比が１：１になるように設定される。
【０１５４】
次に、厚さ０．２９μｍでｐ−ＡｌＧａＡｓからなる第５のクラッド層２３１３、厚さ３ｎｍでｐ−ＡｌＧａＡｓからなるエッチング停止層２３１４、および厚さ０．４５μｍでｐ−ＡｌＧａＡｓからなる第６のクラッド層２３１５を順次連続成長する。更に、誘電体マスク２３０６上に成長した不要な半導体膜をエッチングにより取り除く（図２３（ｂ）参照）。
【０１５５】
この後、図２６（ｃ）に示すように、通常のフォトリソグラフィ技術と、ウェットエッチング技術とにより、第３のクラッド層２３０５および第６のクラッド層２３１５をエッチングして、メサ状の導波路２３２０〜２３２３を作製する。このとき、メサ部分と前記面２３０７とが４５゜の角度をなすようにする。最後にレーザ部分のメサ上面に電極２３１６を作製する。
【０１５６】
次に、この光コヒーレント検波用集積型光制御素子の動作について説明する。光信号は面２３１９より導波路２３２０へ入射する。この信号光は多層反射膜２３０８により約１：１の割合で分割され、導波路２３２１と２３２２とへ入射する。
【０１５７】
レーザ部分より発した局部発振光は導波路２３２３を通って、多層反射膜２３０８により導波路２３２１と導波路２３２２とへ導かれる。このとき、多層反射膜２３０８の付近の導波路では、縦方向の光閉じ込めを行うコア層２３０２および活性層２３１０の存在しない領域がある。図２６（ｄ）で薄く塗られている部分がその領域を表す。導波路中を伝搬する光波はこの領域で縦方向に大きく回折され、導波路間の光結合効率を悪化させる。実施形態１では厚さ０．０８μｍのコアから厚さ０．８μｍのコアへの結合であったため、この効果は殆ど見られなかった。しかし、導波路２３２０、２３２１、２３２２はいずれも同じコア幅をもっているので、この影響を無視できない。実際、導波路２３２０から導波路２３２１への光結合損失は、導波路間に多層反射膜２３０８しかないため約５％に抑えられる。一方、導波路２３２０から導波路２３２２への光結合損失は間に厚さ０．９μｍの第４のクラッド層２３０９があり、図２６（ｄ）で薄く塗られている部分を長い距離通過するため、大きく回折し、約１ｄＢの損失となる。
【０１５８】
また、局部発振光について考えると、局部発振光が導波路２３２１、２３２２へと結合する場合、導波路２３２１へは約１ｄＢ、導波路２３２２へは約２ｄＢとなる。
【０１５９】
一般に光コヒーレント検波を行う場合、外部より飛来する信号光は局部発振光に対して微弱であることが多く、この信号光の受信レベルでＳＮ比が決定的となる。よって、本実施形態の様に信号光が入射する端面から受光素子（図示しないが、導波路２３２２と、２３２１の光出射端面に配設されている。）までに、光が回折する層がない構造にすることによって、さらに高感度な光コヒーレント検波用素子を得ることができた。
【０１６０】
また、上述の実施形態においても、本実施形態の様に、信号光の入力導波路と、受光素子へと接続される導波路が多層膜以外の構造を有することなく接続されることにより、同等の効果が得られることは言うまでもない。
【０１６１】
また、本実施形態のように局部発振用レーザを合わせ持つ構造でなく、別に用意されたＤＦＢレーザ等を導波路２３２３に突き合わせて接合し、光コヒーレント検波を行っても本実施形態の示す効果が得られる。よって、本発明は本実施形態のようなレーザと一体化した形に限定されるものでない。
【０１６２】
（実施形態１１）
本発明の別の実施形態を説明する。本実施形態は２×２の光分岐導波路（集積型光制御素子）である。
【０１６３】
以下、この光分岐導波路の作製方法について、図２７を参照しながら説明する。図２７（ａ）に示すように、ＧａＡＳ基板２４００上に、Ａｌ0.5Ｇａ0.5Ａｓからなる厚さ１．２９μｍの第１のクラッド層２４０１、Ａｌ0.3Ｇａ0.7Ａｓからなる厚さ０．３μｍのコア層２４０２、同じくＡｌ0.5Ｇａ0.5Ａｓからなる厚さ０．４５μｍの第２クラッド層２４０３、厚さ３０オングストロームのＧａＡｓエッチング停止層２４０４、および同じくＡｌ0.5Ｇａ0.5Ａｓからなる厚さ０．４５μｍの第３クラッド層２４０５を、たとえばＭＯＣＶＤ結晶成長法により連続成長する。
【０１６４】
この後、誘電体膜（図示せず）をマスクとして通常の反応性イオンエッチングにより第１クラッド層２４０１の途中まで、深さ２．０μｍのドライエッチングを行う。
【０１６５】
更に、同じ誘電体膜をマスクとして、Ａｌ0.18Ｇａ0.82Ａｓからなる厚さ８４ｎｍとＡｌ0.82Ｇａ0.18Ａｓからなる厚さ１１２ｎｍとを前者を先にして３対（計６層）からなる半導体多層反射膜２４０６を形成する。
【０１６６】
次に、その上に、Ａｌ0.5Ｇａ0.5Ａｓからなる厚さ０．１９μｍの第４クラッド層２４０７、Ａｌ0.3Ｇａ0.7Ａｓからなる厚さ０．３μｍのコア層２４０８、同じくＡｌ0.5Ｇａ0.5Ａｓからなる厚さ０．５５μｍの第５クラッド層２４０９、厚さ３０オングストロームのＧａＡｓエッチング停止層２４１０、および同じくＡｌ0.5Ｇａ0.5Ａｓからなる厚さ０．４５μｍの第６クラッド層２４１１を、たとえばＭＯＣＶＤ結晶成長法により連続成長する。半導体多層反射膜２４０６は、その反射特性を考えると、Ａｌ0.18Ｇａ0.82ＡｓとＡｌ0.82Ｇａ0.18Ａｓとの層はいずれを先に形成しても変化はないが、後に述べる理由により、本例のようにＡｌ0.18Ｇａ0.82Ａｓを先に、Ａｌ0.82Ｇａ0.18Ａｓを後にして順次積層する。つまり、屈折率として高屈折率、低屈折率の順に積層する。
【０１６７】
この後、誘電体膜上に形成された半導体はウエットエッチングにより取り除かれ、パターン化されたマスクを用いて、図２７（ｂ）に示すようにメサ構造の導波路２４１２〜２４１５を作製する。先の実施形態と同じく、導波路は半導体多層反射膜２４０６に対して４５゜となるように形成される。半導体多層反射膜２４０６は４５゜入射の波長０．８５μｍの光に対して反射率５０％を与える。
【０１６８】
次に、この光分岐導波路の特性について説明する。
【０１６９】
導波路２４１３においては、導波路２４１２との結合の際、第４クラッド層２４０７が厚いと導波路間のギャップが大きくなり、結合効率が悪化する。しかしながら、第４クラッド層２４０７が薄層化すると、半導体反射膜による影響により、導波路２４１２と２４１３との間でモードの不一致が起こり、結合効率の劣化が生じる。本願出願人はこの第４クラッド層の厚さを、
０．３×ＭＷ＜第４クラッドの厚さ＜２．１×ＭＷ
の条件を満たすように設定した。ここで、ＭＷは導波路２４１２部分の０次モードの下方向へのモード拡がり幅を表し、光パワーがピーク値よりｅｘｐ（−２）に減少する距離である。
【０１７０】
図２８（ｃ）に、第４クラッドの厚さ／ＭＷを変化させたときの導波路２４１２と２４１３の結合効率を示す。この図より明らかなように、上記条件である０．３×ＭＷ＜第４クラッドの厚さ＜２．１×ＭＷを満足する場合において結合効率の改善が認められる。
【０１７１】
また、半導体多層反射膜のモードに与える影響をより小さくするために本願出願人は、本実施形態で示したように半導体多層反射膜２４０６のうち、屈折率の低い層が第４クラッド層に接するように選んだ。仮に、半導体多層反射膜２４０６のうち、屈折率の高い層が第４クラッド層２４０７に接するようにすると、結合効率にして約５〜１５％もの損失になるからである。
【０１７２】
一方で第４クラッド層２４０７が持つ厚さ寸法によっては、この層による反射率の変動が懸念される。しかし、第４クラッド層２４０７の厚さを、下式
ｍλ0／［２ｎ2｛１−（ｎ0ｓｉｎθ／ｎ2）2｝1/2］
但し、λ0：光の真空中での波長
ｎ0：コア層の屈折率
ｎ2：第４クラッド層の屈折率
θ：コア層を伝播する光の進行方向と積層体の法線のなす角度
ｍ：０以上の任意の整数
で求められる値付近に定めることにより、この影響を取り除くことが出来る。
【０１７３】
図２８（ｄ）に第４クラッドの厚さを変化させたときの導波路２４１２から導波路２４１３へ入射する光の反射率を示す。本実施形態では、ｍ＝１の時において厚さ０．１９μｍを採用している。
【０１７４】
本実施形態では、導波路２４１２と導波路２４１３とのコア層間の高さが０．１μｍずれて配置されている。しかし、上述のように半導体多層反射膜の影響を取り除くようにした場合には、必ずしもコア層の高さを一致させていなくても良く、モードの中心がほぼ一致するように配置すればよい。
【０１７５】
なお、本実施形態をその他の集積型光制御素子に適用した場合でも同様の効果が得られる事を確認している。
【０１７６】
（実施形態１２）
本発明の実施形態１２を説明する。
【０１７７】
本実施形態は、実施形態５とほぼ同様の構成を有する素子の作製方法において、他の多層膜作製プロセスを用いて作製した例である。
【０１７８】
まず図２９（ａ）に示すように（００１）面を有する半絶縁性ＧａＡｓ基板２５００の上に、たとえばＭＯＣＶＤ（有機金属気相成長）法により１μｍ厚のＡｌ0.8Ｇａ0.2Ａｓ下クラッド層２５０１、０．１５μｍ厚のＡｌ0.52Ｇａ0.48Ａｓコア層２５０２、０．３μｍ厚のＡｌ0.8Ｇａ0.2Ａｓ上第１クラッド層２５０３、１０ｎｍ厚のＧａＡｓエッチストップ層２５０４、０．７μｍ厚のＡｌ0.8Ｇａ0.2Ａｓ上第２クラッド層２５０５、および０．１μｍ厚のＧａＡｓキャップ層２５０６を順次成長させる。
【０１７９】
その後、図２９（ａ）に示すような導波路パターンを、ウェハ上に通常のフォトリソ工程により印刻し、図２９（ｂ）に示すように、ウェットエッチングの技術を使いてエッチストップ層２５０４の上部まで上第２クラッド層２５０５の不要部を除去することにより、リッジ構造を作製する。この除去工程は、たとえばＨＦ系のウェットエッチングにより容易に行える。
【０１８０】
次に、かかるウェハ上に、図２９（ｃ）に示すように、ＳｉＯ2膜２５０７をスパッタ装置により約０．５μｍ程度形成する。
【０１８１】
次に、図３０（ｄ）に示すように、フォトリソおよびエッチング工程で多層膜形成用の凹部形成用のパターンニングを行う。このパターン幅は３．０２μｍとする。続いて、このパターンを使用し、Ｃｌ2ガスによるＣＡＩＢＥ（ケミカル、アシスト、イオンビームエッチング）等のドライエッチングによりＧａＡＳ基板２５００に達する深さを有する凹部垂直断面を形成する（図３０（ｅ）およびそのａ−ａ’線による断面構造を示す図３０（ｆ）参照）。
【０１８２】
次に、図３０（ｇ）および（ｈ）に示すように、たとえば常圧ＭＯＣＶＤを用いて、凹部内に、Ａｌ0.22Ｇａ0.78Ａｓ層（厚み０．１０２５μｍ）を形成し、続いてＡｌＡｓ層（厚み０．３９５μｍ）とＡｌ0.22Ｇａ0.78Ａｓ層（厚み０．１０３μｍ）とをこの順に形成することを、２周期分行い、つまり合計６層を形成し、積層膜を形成する。この状態では、凹部には約１．０７μｍの幅の未埋め込み凹部が残る。
【０１８３】
次に、この未埋め込み凹部に、前記積層膜を形成した物質と同等以下の屈折率をもち、かつ、ｎ0ｓｉｎθ（ｎ0：第１コア層の屈折率、θ：第１コア層を伝播する光の進行方向と積層体の法線のなす角度）より大きい屈折率を持つ物質で、最終的な埋め込みを行う。このとき、この屈折率より小さい屈折率だと導波路から入射される光は前記積層膜の部分で全反射されるからである。この物質として、例えばＭＢＥ（分子線エピタキシー法）によるＺｎＳｅ（ｎ〜２．５０）が該当する。
【０１８４】
なお、本実施形態例では前記積層体を構成する複数の層のうち最終形成層の屈折率を、ｎ0ｓｉｎθ（ｎ0：第１層の屈折率、θ：第１層を伝播する光の進行方向と積層体の法線のなす角度）より大きく、かつ、該積層体における他の層の屈折率に比べて小さい構成とすることにより、プロセス上の精度ずれをこの層で吸収できる。つまり、凹部の幅のばらつきは多層膜を順次形成した場合、最終形成層の厚みのばらつきとなる。このため、最終形成層はプロセスの寸法誤差程度のばらつきが生じるが、本発明の層構造をとることによりこのばらつきによる反射率の変化の程度を軽減できる。また、前記積層体を構成する複数の層のうち最も厚い層の屈折率を、ｎ0ｓｉｎθより大きく、かつ、該積層体における他の層の屈折率に比べて小さい構成にしてもよい。この場合、予めプロセスのばらつきを考慮して最も厚い層の層厚を適当に制御することにより同様の効果が得られる。以上の構成および作製方法によりプロセス精度を必要としない、歩留まりの高い素子の作製が実現できた。
【０１８５】
図３１は、反射率が５０％となるように凹部への各層の設定を行った時の反射率の特性を示した図である。実線は、本発明を適用した場合であり、積層膜構造の最終にＺｎＳｅ層を埋め込んでいる。一方、点線は、ＺｎＳｅ層の代わりにＡｌ0.83Ｇａ0.17Ａｓ層を埋め込んだ場合の例である。また、表１（ａ）に前者の場合の構成を示し、（ｂ）に後者の場合の構成を示す。
【０１８６】
【表１】
0003751052.tif 000002
【０１８７】
この図３１より明かなように、最終形成層を低屈折率の物質で構成することにより、プロセスマージンが約２倍程度緩くなっていることがわかる。
【０１８８】
また、より効率的な凹部への積層体の構成として、最終形成層の層厚の変化に対して、反射率の変化が所望の反射率を越えないように各層の設定を行い、かつ層厚の変化に対する反射率の変化量の割合の少ない領域に設定することにより行える。その領域は、図３１の反射率特性曲線の正弦波の山部に対応する領域、山部以外の領域では傾斜が急峻な領域であり、その領域に設定するのは、他の領域に比べて層厚の変化に対する反射率の変化の割合は大きくなるためである。
【０１８９】
この図３１より明かなように、最終形成層の設定層厚（この場合約１．０７μｍ）に対してプロセス精度に約±０．１μｍの寸法上のずれが生じた場合でも、所望の反射率からのずれは、４０％〜５０％の幅に抑えられる。
【０１９０】
本実施形態では、反射率５０％設定時の効果について示したが、任意の反射率において、この凹部に積層膜を形成した物質に比して同等以下の屈折率をもつ物質で、かつ、ｎ0ｓｉｎθより大きい屈折率を持つ物質を選ぶことにより得られる効果であることはいうまでもない。
【０１９１】
また、本実施形態では、１回の連続する成長工程にて導波路を作製するため、２回の連続する成長工程に分けて導波路を作製するときに生じるような導波路間の高さズレが生じないため、高い結合効率が得られる。また、ドライエッチングでは深さの制御性が比較的難しいが、この実施形態では凹部作製時の深さの制御性が余り必要とされないため、素子作製のプロセスも容易になるという効果が得られる。
【０１９２】
以上の構成を用いて分波比５０％の設計に対し、４８％の反射率を有し、導波ロスも０．５ｄＢ程度の非常にロスの小さい高性能の集積型光制御素子を再現性よく得ることが出来た。
【０１９３】
（実施形態１３）
本実施形態１３では、前述の実施形態１１に係る光分岐導波路（集積型光制御素子）を光集積回路装置に適用した場合について説明する。
【０１９４】
図３２は、実施形態１１で示される２×２光分岐導波路２７００をコヒーレント検波に用いた例である。光分岐導波路２７００の導波路２４１３の端面に、ＤＦＢレーザ２７０２はそのレーザ光出力端面を突き合せて接合され、ＤＦＢレーザ２７０２からのレーザ光（局部発振光）は導波路２４１３に導かれる。一方、信号光を伝送する光ファイバー２７０１は導波路２４１４の端面に突き合せて接合され、信号光は導波路２４１４へと導かれる。これら局部発振光と信号光はそれぞれ導波路２４１２、２４１５へと分波される。導波路２４１２、２４１５の各端面には、受光素子（図示せず）が配置されており、それぞれでコヒーレント検波が行われる。
【０１９５】
本実施形態によると、集積型光制御素子は任意の方向に光を取り出すことが可能であるため、従来に比べて光素子を効率良くパッケージングすることが可能となり、光集積回路装置の小型化、軽量化を行うことができた。
【０１９６】
（実施形態１４）
図３３に本実施形態の光集積回路素子の１例を示す。
【０１９７】
この本実施形態の光集積回路素子は、その光導入部２８０２がテーパ導波路で形成されており、外部に設けたレンズ２８０１を介して光ファイバー２８００ａが取り付けられている。つまり、外部から光ファイバー２８００ａにて送信されてきた光強度変調信号をレンズ２８０１を介して、本実施形態の光集積回路素子に導入する構成となっている。
【０１９８】
この光集積回路素子の光導入部２８０２は、上述したようにテーパ導波路で形成されている。このテーパ導波路とした場合には、光ファイバー２８００ａと光集積回路素子の導波路部とに位置ずれが生じても、結合効率の低下は殆ど生じないという効果が得られる。たとえば、光ファイバーと導波路とが確実に固定されている構造にしても、温度変化により数μｍ程度の位置ずれが生じるが、その場合にあっても、導波路をテーパ導波路とすることにより、結合効率の低下を防止できる。上記テーパ導波路は、たとえば、Ａ．ＦＥＮＮＥＲ  ＭＩＬＴＯＮ  ｅｔ．ａｌ「Ｍｏｄｅ  Ｃｏｕｐｌｉｎｇ  ｉｎ  Ｏｐｔｉｃａｌ  Ｗａｖｅｇｕｉｄｅ  Ｈｏｒｎｓ」｛ＩＥＥＥ  Ｊ．Ｑ．ＥＱＥ−１３，Ｐ８２８（１９７７）｝に記載されている構成にすることができる。
【０１９９】
また、光導入部２８０２の後段には、光増幅器２８０３ａが設けられている。この光増幅器２８０３ａを設けた理由は、次の通りである。光ファイバー２８００ａにて入力された信号光は、ファイバーにて長距離伝送されているため微弱になっているため、その信号光を光−光増幅するためである。光増幅器は、例えば北村らによる「ＭＯＶＰＥ選択成長による偏光無依存型ＬＤアンプアレ」｛１９９３年電子情報通信学会秋期大会  ４−１８０｝に記載されている構成にすることができる。
【０２００】
また、光増幅器２８０３ａの後段には、信号光を２分割するための集積型光制御素子２８０４ａが設けられている。その集積型光制御素子２８０４ａの後段には、光検出器２８０５が設けられている。この光検出器２８０５は、増幅された信号光が集積型光制御素子２８０４ａにより２分割された一方を光−電気変換するものであり、その変換信号はデータ信号復調あるいは通信システムの維持のためのモニターとして使用される。
【０２０１】
他方は、２分割されることにより弱くなった信号光を再び光増幅器２８０３ｂで光−光増幅される。その増幅された信号光は、次の集積型光制御素子２８０４ｂにて２分割される。その一方は、導波路部から放射され、マイクロレンズ２８０６で集光され、再び光ファイバー２８００ｂに結合される。マイクロレンズは、たとえば嶋田らによる「プレーナ技術で作製するマイクロレンズ」｛第５５回応用物理学会学術講演会講演予稿集  ｐ．９０８｝に記載されている構成とすることができる。
【０２０２】
前記次の集積型光制御素子２８０４ｂにて２分割された他方は、更に再び光増幅器２８０３ｃにて光−光増幅され、集積型光制御素子２８０４ｃで２分割される。両信号光は、共に導波路から放射、マイクロレンズ２８０６で集光され、その後、光ファイバー２８００ｃ、２８００ｄに与えられる。光ファイバー２８００ｃ、２８００ｄに与えられた信号光は、例えば他の光集積回路素子（図示せず）へ伝送される。
【０２０３】
本実施形態１４においては、このように小型でかつ温度等に安定性の高い集積型光制御素子を使用し、他の光素子、たとえば外部変調器、ＬＥＤ、スポット変換器等の受動導波路と組み合せることにより、たとえばＣＡＴＶ等の光伝送システムに対して安価で安定性の高いシステムを提供することができる。
【０２０４】
【発明の効果】
以上の説明から明らかなように、本発明の集積型光制御素子、ならびにその製造方法、並びにそれを備えた光集積回路素子および光集積回路装置によれば、下記のような効果を得ることができる。
【０２０５】
（１）導波路垂直端面上に形成した多層反射膜を利用することにより、導波路幅程度のサイズを有する微小な光合分波器である集積型光制御素子を実現し、かつ使用波長の変動および素子使用温度の変化に対して特性変化の小さな安定度の高い素子を得ることができる。
【０２０６】
（２）前述の作製プロセスを採用することにより、垂直端面上の多層反射膜を構成要素とする集積型光制御素子を高い歩留まりで、再現性良く作製することが可能となる。
【０２０７】
（３）本素子を多機能半導体レーザ素子や、光コヒーレント検波用光集積回路素子、光多分岐用光集積回路素子に適用することにより、従来よりも小型かつ特性の安定した素子を実現することが可能となり、かつパッケージの出力接続口の位置を自由に設計することが可能となる。
【０２０８】
（４）第１の導波路が、光を導波するためのコアとなる第１コア層と、該第１コア層の下に位置し該第１コア層より屈折率が小さい第１のクラッド層とからなり、第２の導波路が、第２のコア層と、該第２コア層の下に第２コア層より屈折率の低い第２クラッド層とからなり、該第２クラッド層の下に前記積層体が配置され、該第２クラッド層の厚さが、第１の導波路でのビーム強度が最大値から第１クラッド層内でｅｘｐ（−２）倍に減少するまでの距離の０．３倍以上、２．１倍以下である構成にすると、結合効率が改善される。
【０２０９】
（５）第１の導波路が、光を導波するためのコアとなる第１コア層と、該第１コア層の下に位置し該第１コア層より屈折率が小さい第１のクラッド層とからなり、前記第２の導波路が、第２のコア層と、該第２コア層の下に第２コア層より屈折率の低い第２クラッド層とからなり、該第２クラッド層の下に前記積層体が配置され、該第２クラッド層の厚さが、ｍλ0／［２ｎ2｛１−（ｎ0ｓｉｎθ／ｎ2）2｝1/2］にて得られる値である構成にすると、反射率の変動を抑制できる。
【０２１０】
（６）基板上に段差部を形成し、高さの異なる第１基板領域と第２基板領域とを形成する工程と、該段差部を有する基板上に、光を導波するためのコアとなる第１層、ならびに該第１層の上下に位置し該第１層より屈折率の小さい第２層および第３層を含む第１の導波路層構造体と、該第１基板領域と該第２基板領域との境界付近に、該第１の導波路層と交差し、かつ、周囲の等価的屈折率と異なる１層以上の層を有する積層体と、光を導波するためのコアとなる第４層、ならびに該第４層の上下に位置し該第４層より屈折率が小さい第５層および第６層を含み、該第１の導波路層に平行な第２の導波路層とを、該第１基板領域における該第１層と、該第２基板領域における該第４層の高さが一致するように、各層を順次連続的に形成する工程とを含んで、集積型光制御素子を作製する場合には、段差部において光結合が容易に行われる。この際に、層の厚み制御により光の放射損失を少なくできる。
【０２１１】
（７）光集積回路素子が複数の導波路と局部発振用レーザとを備えた光コヒーレント検波用の光集積回路素子であって、外部より入力される信号光を導波する前記集積型光制御素子内の導波路端面に、積層体が直接形成された構成にすると、導波路端面と積層体との間に層構造が存在せず、光の反射効率や合成効率が向上し、また、反射率や透過率の変動を抑制できる。
【０２１２】
（８）光を導波するためのコアとなる第１層と、該第１層の上下に位置し、該第１層より屈折率が小さい第２層及び第３層を含む導波路を有し、該導波路の一部に、前記第１層の基板とは反対側に位置する第２層または第３層を少なくとも貫く凹部が形成され、この凹部にて第１導波路と、第２導波路とが分割形成された構造であり、かつ、該凹部の内面上に順次層を形成することにより積層体が該凹部内に設けられている構成にすると、導波路が凹部にて分断された構成となり、２つの導波路の高さずれを防止できる。
【０２１３】
（９）本発明において、前記積層体を構成する複数の層のうち最終形成層の屈折率を、ｎ0ｓｉｎθ（ｎ0：第１層の屈折率、θ：第１層を伝播する光の進行方向と積層体の法線のなす角度）より大きく、かつ、該積層体における他の層の屈折率に比べて小さい構成とすることにより、プロセス上の精度ずれをこの層で吸収できる。つまり、凹部の幅のばらつきは多層膜を順次形成することにより、最終形成層のばらつきとなる。このため、反射あるいは透過率特性に大きな変化を与えるが、本発明で記載された層構造をとることによりこのばらつきによる反射あるいは透過率率の変化の程度を軽減できる。また、前記積層体を構成する複数の層のうち最も厚い層の屈折率を、該積層体における他の層の屈折率に比べて小さい構成にし、または、ｎ0ｓｉｎθより大きく、かつ、該積層体における他の層の屈折率に比べて小さい構成にしてもよい。この場合、予めプロセスのばらつきを考慮して最も厚い層の層厚を制御することにより同様の効果が得られる。以上の構成および作製方法でプロセス精度を必要としない、歩留まりの高い素子の作製が実現できた。
【図面の簡単な説明】
【図１】  本発明の実施形態１の素子における作製工程図である。
【図２】  本発明の実施形態１の素子における作製工程図である。
【図３】  本発明の実施形態１の多層反射膜における光の入射、反射、透過の説明図である。
【図４】  本発明の実施形態１の素子における多層反射膜反射率の光入射角度対依存性を示す図である。
【図５】  本発明の実施形態１の素子における多層反射膜反射率の光波長依存性を示す図である。
【図６】  本発明の実施形態１の素子における多層反射膜反射率の素子温度依存性を示す図である。
【図７】  本発明の実施形態１の素子における多層反射膜反射率の膜厚変化依存性を示す図である。
【図８】  本発明の実施形態１の素子における多層反射膜反射率の混晶比変化依存性を示す図である。
【図９】本発明の実施形態２の素子における作製工程図である。
【図１０】本発明の実施形態２の素子における作製工程図である。
【図１１】本発明の実施形態２の素子における多層反射膜反射率の光入射角度依存性を示す図である。
【図１２】本発明の実施形態４の素子の上面図である。
【図１３】本発明の実施形態５の素子における作製工程図である。
【図１４】本発明の実施形態５の素子における作製工程図である。
【図１５】本発明の実施形態６の光多分岐用光集積回路素子の構造図である。
【図１６】本発明の実施形態７の素子の構造断面図である。
【図１７】本発明の実施形態８の素子の上面構造図である。
【図１８】従来技術によるＹ分岐構造による光分波／合波素子の導波路構造図である。
【図１９】従来技術による方向性結合器の導波路構造図である。
【図２０】（ａ）は、従来技術によるトレンチ溝を応用した光分波／合波素子の上面構造図であり、（ｂ）は、（ａ）におけるＸ−Ｘ’線断面構造図である。
【図２１】従来技術によるスターカップラの導波路構造図である。
【図２２】（ａ）および（ｂ）は共に、本発明の実施形態９の素子における作製工程図である。
【図２３】（ｃ）は本発明の実施形態９の素子における作製工程図であり、（ｄ）は本発明の実施形態９の素子における動作原理の説明図である。
【図２４】本発明の実施形態９の素子における、導波路間の相対位置ずれ量と導波路間での結合効率との関係を示す図である。
【図２５】（ａ）および（ｂ）は共に、本発明の実施形態１０の素子における作製工程図である。
【図２６】（ｃ）は本発明の実施形態１０の素子における作製工程図であり、（ｄ）は本発明の実施形態１０の素子における動作原理の説明図である。
【図２７】（ａ）および（ｂ）は共に、本発明の実施形態１１の素子における作製工程図である。
【図２８】（ｃ）は本発明の実施形態１１の素子における結合効率を示す図であり、（ｄ）は本発明の実施形態１１の素子における反射率を示す図である。
【図２９】（ａ）〜（ｃ）は共に、本発明の実施形態１２の素子における作製工程図である。
【図３０】（ｄ）〜（ｈ）は共に、本発明の実施形態１２の素子における作製工程図である。
【図３１】本発明の実施形態１２の素子において、反射率が５０％となるように凹部への各層の設定を行った時の反射率の特性を示した図である。
【図３２】本発明の実施形態１３の光集積回路装置を示す外観斜視図である。
【図３３】本発明の実施形態１４の光集積回路素子を示す外観斜視図である。
【符号の説明】
１００  ｎ−ＧａＡｓ基板
１０１  ｎ−ＡｌＧａＡｓクラッド層
１０２  ＡｌＧａＡｓ活性層
１０３  ｐ−ＡｌＧａＡｓ第１クラッド層
１０４  ｐ−ＡｌＧａＡｓガイド層
１０５  ｐ−ＧａＡｓ吸収層
１２０  回折格子
１０６  ｐ−ＡｌＧａＡｓ第２クラッド層
１０７  ｐ−ＧａＡｓコンタクト層
１３０  誘電体膜
１３１  垂直段差
１０９  多層反射膜
１１０  ＡｌＧａＡｓ下クラッド層
１１１  ＡｌＧａＡｓコア層
１１２  ＡｌＧａＡｓ上クラッド層
１３３  エッチング基板表面
１３２  垂直面
１３４  分布帰還型（ＤＦＢ）レーザ部
１３５  光分波部
１３６  受動導波路部
１４０  抵抗性電極
１４１  基板側全面電極
１４２、１４３、１４４  メサストライプ（導波路）
３００  ｎ−ＩｎＰ基板
３０１  ｎ−ＩｎＧａＡｓ第１エッチング停止層
３０２  ｎ−ＩｎＰバッファ層
３２０  回折格子
３０３  ｎ−ＩｎＧａＡｓＰガイド層
３０４  量子井戸活性層
３０５  ｐ−ＩｎＰ第１クラッド層
３０６  ＩｎＧａＡｓエッチング停止層
３０７  ｐ−ＩｎＰ第２クラッド層
３０８  ｐ−ＩｎＧａＡｓコンタクト層
３０９  多層反射膜
３１０  ＩｎＰ下部クラッド層
３１１  ＩｎＧａＡｓＰコア層
３１２  ＩｎＰ第１上部クラッド層
３１３  ＩｎＧａＡｓ第３エッチング停止層
３１４  ＩｎＰ第２上部クラッド層
３３０  ＳｉＮ膜
３３２、３３３  垂直面
３４０  オーミック性電極
３４１  全面オーミック電極
３５０、３５３  入力導波路
３５１、３５２  出力導波路
５０９  多層反射膜
５５０  レーザ導波路
５５１、５５２  出力導波路
５５３  入力導波路
６００  半絶縁性ＧａＡｓ基板
６０１  Ａｌ0.25Ｇａ0.75Ａｓ下クラッド膜
６０２  Ａｌ0.2Ｇａ0.8Ａｓコア膜
６０３  Ａｌ0.25Ｇａ0.75Ａｓ上クラッド膜
６１１、６１２、６１３  垂直端面
６２０  多層反射膜
６２１  Ａｌ0.25Ｇａ0.75Ａｓ埋め込み層
６３１  入力導波路
６３２、６３３  出力導波路
７００  入力導波路
７０１〜７０８    出力導波路
７１０  集積型光制御素子
８００  ガラス基板
８０１  ＳｉＯ2バッファ層
８０２  Ｓｉ3Ｎ4コア層
８０３  ＳｉＯ2上クラッド層
８０５  ＳｉＯ2埋め込み層
８１０  凹部
８１１、８１２  垂直面
８２０  入力導波路
８２１  出力導波路
９５１、９５２  ｎ型オーミック電極
９５３  ｐ型オーミック電極
２２００  ＧａＡｓ基板
２２０１  第１下クラッド層
２２０２  第１コア層
２２０３  第１上クラッド層
２２０４  光制御層
２２０５  第２下クラッド層
２２０６  第２コア層
２２０７  第２上クラッド層
２２０８  埋込層
２２１０  段差部
２２１１  メサストライプ
２３００  基板
２３０１  第１のクラッド層
２３０２  コア層
２３０３  第２のクラッド層
２３０４  エッチング停止層
２３０５  第３クラッド層
２３０６  誘電体膜
２３０７  面
２３０８  半導体多層反射膜
２３０９  第４のクラッド層
２３１０  活性層
２３１１  光ガイド層
２３１２  光吸収層
２３１３  第５のクラッド層
２３１４  エッチング停止層
２３１５  第６のクラッド層
２３２０〜２３２３  導波路
２３１６  電極
２４００  ＧａＡＳ基板
２４０１  第１のクラッド層
２４０２  コア層
２４０３  第２クラッド層
２４０４  エッチング停止層
２４０５  第３クラッド層
２４０６  半導体多層反射膜
２４０７  第４クラッド層
２４０８  コア層
２４０９  第５クラッド層
２４１０  エッチング停止層
２４１１  第６クラッド層
２５００  基板
２５０１  下クラッド層
２５０２  コア層
２５０３  上第１クラッド層
２５０４  エッチストップ層
２５０５  上第２クラッド層
２５０６  キャップ層
２５０７  ＳｉＯ2膜
２７００  光分岐導波路
２７０１  光ファイバー
２７０２  ＤＦＢレーザ
２４１２  導波路
２４１３  導波路
２４１４  導波路
２４１５  導波路
２８０２  光導入部
２８０１  レンズ
２８００ａ  光ファイバー
２８００ｂ  光ファイバー
２８００ｃ  光ファイバー
２８００ｄ  光ファイバー
２８０３ａ  光増幅器
２８０３ｂ  光増幅器
２８０３ｃ  光増幅器
２８０４ａ  集積型光制御素子
２８０４ｂ  集積型光制御素子
２８０４ｃ  集積型光制御素子
２８０５  光検出器
２８０６  マイクロレンズ
【図１】
0003751052.tif 000003
【図２】
0003751052.tif 000004
【図３】
0003751052.tif 000005
【図４】
0003751052.tif 000006
【図５】
0003751052.tif 000007
【図６】
0003751052.tif 000008
【図７】
0003751052.tif 000009
【図８】
0003751052.tif 000010
【図９】
0003751052.tif 000011
【図１０】
0003751052.tif 000012
【図１１】
0003751052.tif 000013
【図１２】
0003751052.tif 000014
【図１３】
0003751052.tif 000015
【図１４】
0003751052.tif 000016
【図１５】
0003751052.tif 000017
【図１６】
0003751052.tif 000018
【図１７】
0003751052.tif 000019
【図１８】
0003751052.tif 000020
【図１９】
0003751052.tif 000021
【図２０】
0003751052.tif 000022
【図２１】
0003751052.tif 000023
【図２２】
0003751052.tif 000024
【図２３】
0003751052.tif 000025
【図２４】
0003751052.tif 000026
【図２５】
0003751052.tif 000027
【図２６】
0003751052.tif 000028
【図２７】
0003751052.tif 000029
【図２８】
0003751052.tif 000030
【図２９】
0003751052.tif 000031
【図３０】
0003751052.tif 000032
【図３１】
0003751052.tif 000033
【図３２】
0003751052.tif 000034
【図３３】
0003751052.tif 000035