(57)【特許請求の範囲】
【請求項１】
磁気ランダムアクセスメモリ（ＭＲＡＭ）における電気移動を阻害する方法であって、
該ＭＲＡＭは、複数のワード線と、該複数のワード線に交差する複数のビット線と、該複数のワード線と該複数のビット線との交差点にそれぞれ設けられた複数の抵抗とを含み、
該方法は、
該ＭＲＡＭにおいて１本のワード線と１本のビット線とに関連付けられている抵抗をプログラミングするステップであって、該抵抗のプログラミングは、該ワード線と該ビット線とにプログラミング直流信号を同時に送り、それにより、該抵抗での磁場が該ワード線に対応する磁場と該ビット線に対応する磁場との合成磁場となるように該ワード線に対応する磁場と該ビット線に対応する磁場とを生成し、該抵抗での磁場により、該抵抗の抵抗値が２つの論理状態”１”もしくは”０”のいずれかに対応するように影響を受けることによってなされる、ステップと、
該プログラミングステップの後で、該プログラミング直流信号が付与された該ワード線と該ビット線とに、該プログラミング直流信号とは逆極性の更なる直流信号を送るステップであって、該更なる直流信号は、該抵抗に関連して該ワード線と該ビット線とに付与された該プログラミング直流信号に比較して小さい振幅と長い時間とを有するように生成される、ステップと
を包含する、方法。
【請求項２】
前記プログラミング直流信号の約半分の振幅と２倍の時間とを有する前記更なる直流信号を形成することを包含する、請求項１に記載の方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ワード線、そのワード線と接続されるビット線およびそのワード線とそのビット線との交叉点において存在する抵抗からなるＭＲＡＭ（磁気ランダムアクセスメモリ）において電気移動の阻害のための方法に関する。この抵抗の抵抗値は、磁場による影響を受けた結果、この２つの論理状態「０」または「１」が割り当てられ、それによって、プログラムステップにおいて、選択された抵抗に属するワード線およびビット線によって、同時にそれぞれ、合わされたその磁場が生成する直流信号が送られる。
【０００２】
図３は、従来のＭＲＡＭの構造を示す。これは、ワード線ＷＬ１、ＷＬ２、ＷＬ３、．．．およびビット線ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４、．．．からなり、これらのビット線は、そのワード線ＷＬ１、ＷＬ２、ＷＬ３．．．と、本質的に垂直に交叉する。そのワード線ＷＬ１、ＷＬ２、ＷＬ３、．．．と、ビット線ＢＬ１、ＢＬ２、ＢＬ３、ＢＬ４、．．．との間の交叉の位置においてメモリセルが配置される。このメモリセルは、それぞれ、抵抗Ｒ１１、Ｒ１２、．．．Ｒ３３、Ｒ３４、一般的にＲｉｊと称される。
【０００３】
この抵抗Ｒｉｊは、トンネル電流の経路を表す。このトンネル電流は、ワード線（例えば、ワード線ＷＬ２）とビット線（例えば、ビット線ＢＬ３）との間に電圧差が存在するときに、このワード線ＷＬ２と、このビット線ＢＬ３との間を流れる。次いで、メモリセルにおいて書き込まれる磁場に依存して、このトンネル電流は、より大きいかまたはより小さな値を採る。換言すれば、そのメモリセルは、二値抵抗（Ｂｉｎａｅｒｗｉｄｅｒｓｔａｎｄ）として含まれ得る。この二値抵抗は、より大きいかまたはより小さな抵抗値でプログラミングされる。次いで、この両方の抵抗値には、情報ユニット「１」または「０」が割り当てられる。
【０００４】
従って、メモリーセルのプログラミングは、磁場の配置によって達成される。今度は、メモリーセルを、ある値「０」または「１」へとプログラミングするために、その磁場は、特定の閾値を超過せねばならない。ここで、そのメモリーセルは、磁気的ヒステリシスを有することに注意せねばならない。
【０００５】
図３において示されるように、例えば、ワード線ＷＬ２において流れる直流Ｉ２が、このワード線ＷＬ２の周りの磁場Ｍを生じる。ここで、電流Ｉ２が逆向きの方向を流れるときに、磁場Ｍの方向は、逆向きになる。ここで、磁場Ｍの方向は、メモリセルにおいて「１」または「０」が書き込まれるかどうかを決定する。
【０００６】
ここで、ワード線ＷＬ２における電流Ｉ２は、情報ユニット「１」を意味すると仮定する。次いで、ワード線ＷＬ２に接続されたすべてのメモリセル、すなわち、抵抗Ｒ２１、Ｒ２２、Ｒ２３およびＲ２４を有するそのメモリセルは、電流Ｉ２によって磁場Ｍを生成する。この抵抗Ｒ２１、Ｒ２２、Ｒ２３およびＲ２４を有するこのメモリセルのこのヒステリシスは、ここで、その磁場Ｍ単独が、これらすべてのメモリセルを、「０」状態から「１」状態へと変更するのにはまだ十分に強くないように生じる。むしろ、なおさらなるビット線（例えば、ビット線ＢＬ３）が、そのビット線ＢＬ３のインターフェイスにおいて、ワード線ＷＬ２とともに磁場を生成するために、電流Ｉ１を用いて制御されねばならない。この磁場は、その電流Ｉ１およびＩ２により生成した磁場の重複によって、そのインターフェイス、すなわち抵抗Ｒ２３において、例えば、「０」状態を「１」状態へと導くのに十分強くなる。換言すれば、選択されたワード線ＷＬｉおよび選択されたビット線ＢＬｊの制御によって、そのメモリセルが、このワード線およびビット線のインターフェイス上で、それぞれの電流によって生成される磁場の方向に依存して、「０」状態または「１」状態においてプログラミングすることが可能になる。
【０００７】
ここで、メモリセルのプログラミングのために利用される電流Ｉ１およびＩ２は、直流であることから、プログラミングによって、主に、常に同じ信号（例えば、「１」）がそのメモリセルに書き込まれる場合に電気移動が生じる。ｍＡ領域に存在するメモリ電流による電気移動は、最終的に、物質輸送を意味し、この物質輸送は、この電気移動は、それ自体が対応する金属の性能の破壊を導き得る。それによって、所望されない方法でＭＲＡＭの寿命が縮まる。
【０００８】
図４ａおよび４ｂを参照して、電気移動の上記の問題をさらに明らかにする。図４ａおよび４ｂにおいて、プログラミングの電流Ｉ１およびＩ２は、時間ｔに依存して印加される。抵抗Ｒ２３を有するメモリセルにおいて「１」を書き込むために、電流Ｉ１およびＩ２について陽性極性の信号が使用され、他方で、陰性極性の信号は、このメモリセルにおいて「０」の書込みを生じる。ここで、抵抗Ｒ２３を有するメモリセルにおいて、常に「１」または常に「０」が書き込まれることから、電流Ｉ１およびＩ２は、常に、ビット線ＢＬ３およびワード線ＷＬ２を通って同じ方向を流れ、これが、電気移動をもたらすことになる。抵抗Ｒ２３を有するメモリセルにおいて互いに交代で「０」および「１」が書き込まれる場合にのみ、方向を交替させながら物質輸送が起こり、これは、対応する線ＢＬ３およびＷＬ２の破壊を妨害する。しかし、常にメモリコンテンツ、すなわち、常に「０」であるかまたは常に「１」が、メモリセルに書き込まれる多数の使用状況が存在することから、その電気移動が物質移動によってその線の破壊をもたらすことを終結させなければならない。
【０００９】
公知のように、交流の適用では、実質的に電気移動は生じない。しかし、交流は、ＭＲＡＭにおいて使用不可能である。なぜなら、交流によっては、メモリコンテンツが定義不可能であるからである。
【００１０】
【発明が解決しようとする課題】
従って、本発明の課題は、ＭＲＡＭにおいて電気移動の阻害をするための方法を提供して、ＭＲＡＭの性能のそのような破壊を妨害することである。
【００１１】
【課題を解決するための手段】
この課題は、上記の技術の方法において本発明に従って、このプログラムのステップの後に、直流信号が適用されるワード線およびビット線によって、その直流信号に関する極性において反対のさらなる直流信号が送信されることによって解決される。しかし、このさらなる直流信号は、選択された抵抗に属するワード線およびビット線に対して時間的に移動するか、または直流信号に対して減少した振幅およびより長い長さを用いてもたらされる。
【００１２】
ワード線およびビット線へのさらなる直流信号のこの時間的な提供により、ならびにさらなる直流信号の振幅の減少により、そのワード線およびビット線の交叉（Ｓｃｈｎｉｔｔ）位置における、すなわちメモリセルにおける磁場は、閾値を超過しないことによって達成される。この閾値は、そのセルにおいて情報の書込みを、そしてそれゆえすでに書き込まれた情報の破壊をもたらす。
【００１３】
本発明はさらに、以下を提供する。
【００１４】
１つの局面において、本発明は、ワード線（ＷＬ）、上記ワード線（ＷＬ）と交叉するビット線（ＢＬ）、および上記ワード線（ＷＬ）と上記ビット線（ＢＬ）との交叉点に存在する抵抗（Ｒ）からのＭＲＡＭにおける電気移動の阻害のための方法を提供する。ここで、上記抵抗の抵抗値が、磁場による影響を受けた結果、この２つの論理状態「１」または「０」が割り当てられ、それにより、１つのプログラムステップにおいて、選択された抵抗に属するワード線およびビット線によって、同時に、それぞれ、合わせた磁場が生成する直流信号の同じ磁場が送られ、ここで、上記プログラムステップの後に、その直流信号を用いて受容されるワード線およびビット線（ＷＬ、ＢＬ）によって、直流信号に対して極性が対向するさらなる直流信号が送られることを特徴とする。
【００１５】
１つの実施形態において、上記さらなる直流信号は、上記選択された抵抗に属するワード線およびビット線に対して、一過的に移動して導入され得る。
【００１６】
別の実施形態において、上記さらなる直流信号は、上記選択された抵抗に属するワード線およびビット線に対して、減少した振幅およびより長い期間で、対向する直流信号が、導入され得る。
【００１７】
別の実施形態において、上記さらなる直流信号は、上記直流信号のほぼ半分の振幅および二倍の期間であり得る。
【００１８】
【発明を実施する形態】
次に、本発明を、図面を参照してより詳細に説明する。
【００１９】
図３、図４ａおよび図４ｂは、すでに上記に説明した。
【００２０】
図１ａおよび１ｂは、図４ａおよび４ｂと同様に、それぞれ、その左半分において、ビット線ＢＬ３およびワード線ＷＬ２への電流Ｉ１およびＩ２の同時の提供による「１」の書込みを示す（図３を参照のこと）。「１」のかわりに、「０」が書き込まれる場合には、電流Ｉ１およびＩ２の極性は、＋ｘから−ｘへｔの変更される。
【００２１】
今度は、電気移動および物質輸送を補償するために、本発明に従う方法において、抵抗Ｒ２３を有するメモリセルにおいて「１」が書き込まれたプログラムのステップの後に、反対の極性の信号が、時間的に互いに移動して、ビット線ＢＬ３およびワード線ＷＬ２に対して適用される。振幅−ｘを有するこの時間的な信号の移動は、抵抗Ｒ２３を有するメモリセルにおいて、書込みについて必要な磁場の閾値を超過しないことを確実にする。すなわち、メモリセルにおいて、記憶された情報、すなわち、「１」が、完全に保持されたままで存在し、そして「０」によって取って代わらない。このことは、ビット線ＢＬ３およびワード線ＷＬ２において振幅−ｘを有する信号の間で時間的な移動が存在しない場合には、生じないことである。
【００２２】
図２ａおよび２ｂは、本発明に従う方法のさらなる実施例を示す。この実施例において、「１」の書き込みの後、半分の振幅および反対の極性を有するインパルスが、より長い期間、まさしく「１」で書き込まれたメモリセルのビット線およびワード線において適用される。値ｘの書込みインパルスの値−ｘ／２を有する半分の振幅によって、書き込まれた情報の破壊が確実に回避される。しかし、同時に、電気移動は、半分の振幅を有するこのインパルスのより長い時間によって、補償される。好ましくは、半分の振幅を有するインパルスの期間については、情報「１」の書込みのために、書込みインパルスの二倍の時間が適用される。
【００２３】
図２ａおよび２ｂの実施例において、電気移動は、半分の振幅の補償インパルスは、同じ時間、ビット線およびワード線に適用される。しかし、当然、なおさらなる時間的移動（図１ａおよび１ｂの例におけるのと類似して）を行うこともまた可能である。
【００２４】
図２ａおよび２ｂの実施例において、書込み信号を補償するインパルスは、書込み信号の半分の振幅を有する。しかし、当然、これらの補償信号について他の値もまた可能である。重要なのは、ビット線およびワード線に対する補償信号の同時の適用において、情報の書込みのための閾値を超過しないことのみである。
【００２５】
【発明の効果】
（発明の要旨）
本発明は、ＭＲＡＭにおける電気移動の妨害のための方法に関する。ここで、プログラムのステップの後、その電気移動を補償する、反対の極性の信号がワード線およびビット線に導入され、その結果、メモリセルにおいてなんらプログラミングは入らない。
【図面の簡単な説明】
【図１】図１において、ａおよびｂは、本発明に従う方法の第一の実施例のせうｔ名のための信号図である。
【図２】図２において、ａおよびｂは、本発明に従う方法の第二の実施例の説明のための信号図を示す。
【図３】図３は、ＭＲＡＭの構成要素である。
【図４】図４において、ａおよびｂは、図３のＭＲＡＭにおけるメモリセルにおいて、「１」および「０」の書込みの説明のための信号図である。
【符号の説明】
ＢＬ  ビット線
ＷＬ  ワード線
Ｉ１  ビット線における電流
Ｉ２  ワード線における電流
Ｒ  メモリセルにおける抵抗
ｘ  プログラム電流の振幅
ｘ／２  補償電流の振幅
【図１】
0003737039.tif 000002
【図２】
0003737039.tif 000003
【図３】
0003737039.tif 000004
【図４】
0003737039.tif 000005