(57)【特許請求の範囲】
【請求項１】
複数の走査線と複数のデータ線との各交差に対応して画素が設けられ、前記走査線に走査信号が供給され、前記データ線にオン状態又はオフ状態を指示する２値信号を供給して当該画素に階調を表示させる電気光学装置の駆動方法であって、
１フィールドを全画素オフ期間と複数のサブフィールド期間とに分割する一方、
前記１フィールドの開始時から所定の期間において前記全画素オフ期間を設け、当該全画素オフ期間においては、前記複数の走査線のすべてに走査信号を供給して選択するとともにすべての画素に対して一斉にオフ状態を指示する信号をデータ線に供給し、
前記全画素オフ期間後の前記複数のサブフィールド期間において、前記走査信号を前記複数の走査線の各々に順次供給し、当該選択に対応する画素のオン状態またはオフ状態を指示する２値信号を前記画素に対応するデータ線に供給し、各フィールド毎に前記２値信号のレベルを切り換えてデータ線に供給すること
を特徴とする電気光学装置の駆動方法。
【請求項２】
前記複数のサブフィールドのうち、最後のサブフィールドにおいては、すべての画素をオフ状態にすることを特徴とする請求項１に記載の電気光学装置の駆動方法。
【請求項３】
複数の走査線と複数のデータ線との各交差に対応して画素が設けられ、前記走査線に走査信号が供給され、前記データ線にオン状態又はオフ状態を指示する２値信号を供給して当該画素に階調を表示させる電気光学装置の駆動回路であって、
１フィールドを全画素オフ期間と複数のサブフィールド期間とに分割する一方、
前記１フィールドの開始時から所定の期間において前記全画素オフ期間を設け、当該全画素オフ期間においては、すべての画素に対して一斉にオフ状態を指示する信号をデータ線に供給する全画素オフ回路と、
前記複数のサブフィールドの各々において、各画素のオン状態またはオフ状態を指示する２値信号を発生するデータ変換回路であって、各サブフィールド毎に各画素に対応した前記２値信号を各画素に対応した階調データから生成するデータ変換回路と、
前記全画素オフ期間において前記複数の走査線のすべてに走査信号を供給するとともに、前記全画素オフ期間後の前記複数のサブフィールド期間において前記複数の走査線の各々に走査信号を順次供給する走査線駆動回路と、
前記走査線が選択される間、前記データ変換回路において生成された２値信号を各データ線に供給するとともに、各フィールド毎に前記２値信号のレベルを切り換えて各データ線に供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置の駆動回路。
【請求項４】
前記全画素オフ回路は、
前記全画素オフ期間において、データ線から画素への信号供給を可能にする全画素選択信号を、すべての画素に対して一斉に供給する全画素選択回路と、
前記全画素選択信号が供給される間、画素をオフ状態にするための信号をすべてのデータ線に対して一斉に供給する信号供給回路と、
を具備することを特徴とする請求項３に記載の電気光学装置の駆動回路。
【請求項５】
前記データ変換回路は、
前記各フィールドに含まれる複数のサブフィールドのうち、最後のサブフィールドにおいては、すべての画素のオフ状態を指示する信号を発生すること
を特徴とする請求項３または４に記載の電気光学装置の駆動回路。
【請求項６】
前記データ線駆動回路は、
水平走査期間のはじめに供給されるラッチパルス信号をクロック信号に応じて順次シフトして出力するシフトレジスタと、
前記２値信号を、前記シフトレジスタによりシフトされた信号により、複数系統に分配された前記２値信号を同時にラッチするラッチ回路と、
を具備することを特徴とする請求項３乃至５のいずれか１項に記載の電気光学装置の駆動回路。
【請求項７】
前記データ線駆動回路は、
水平走査期間のはじめに供給されるラッチパルス信号をクロック信号に応じて順次シフトして出力するシフトレジスタと、
前記２値信号を、前記シフトレジスタによりシフトされた信号により順次ラッチする第１のラッチ回路と、
前記第１のラッチ回路によりラッチされた前記２値信号を、前記ラッチパルス信号に基づいてラッチするとともに、対応するデータ線に前記データ信号として一斉に出力する第２のラッチ回路と、
を具備することを特徴とする請求項３乃至５のいずれか１項に記載の電気光学装置の駆動回路。
【請求項８】
前記第１のラッチ回路は、
前記シフトレジスタによりシフトされた信号により、複数系統に分配された前記２値信号を同時にラッチする
ことを特徴とする請求項７に記載の電気光学装置の駆動回路。
【請求項９】
複数の走査線と複数のデータ線との各交差に対応して設けられた画素と、
１フィールドを全画素オフ期間と複数のサブフィールド期間とに分割する一方、
前記１フィールドの開始時から所定の期間において前記全画素オフ期間を設け、当該全画素オフ期間においては、すべての画素に対して一斉にオフ状態を指示する信号をデータ線に供給する全画素オフ回路と、
前記複数のサブフィールドの各々において、各画素のオン状態またはオフ状態を指示する２値信号を発生するデータ変換回路であって、各サブフィールド毎に各画素に対応した前記２値信号を各画素に対応した階調データから生成するデータ変換回路と、
前記全画素オフ期間において前記複数の走査線のすべてに走査信号を供給して選択するとともに、前記全画素オフ期間後の前記複数のサブフィールド期間において前記複数の走査線の各々に走査信号を順次供給する走査線駆動回路と、
前記走査線が選択される間、前記データ変換回路において生成された２値信号を各データ線に供給するとともに、各フィールド毎に前記２値信号のレベルを切り換えて各データ線に供給するデータ線駆動回路と、
を具備することを特徴とする電気光学装置。
【請求項１０】
前記画素はメモリを有し、
前記走査信号によって導通状態になるスイッチング素子と、
前記スイッチング素子が導通状態になると対応するデータ線に供給されているデータを書き込み、前記スイッチング素子が非導通状態になると書き込まれたデータを保持するキャパシタと、
を具備することを特徴とする請求項９に記載の電気光学装置。
【請求項１１】
前記スイッチング素子は、
Ｐチャネル型およびＮチャネル型トランジスタを相補的に組み合わせたものである
ことを特徴とする請求項１０に記載の電気光学装置。
【請求項１２】
前記メモリは、
前記走査信号によって導通状態になるスイッチング素子と、
前記スイッチング素子が導通状態になると対応するデータ線に供給されているデータを書き込み、前記スイッチング素子が非導通状態になると書き込まれたデータを保持する、互いに一方のインバータの出力が他方のインバータの入力となっている２つのインバータと、
を具備することを特徴とする請求項９に記載の電気光学装置。
【請求項１３】
前記画素、前記全画素オフ回路、前記走査線駆動回路、および前記データ線駆動回路は半導体基板上に形成され、
前記画素電極は反射性を有する
ことを特徴とする請求項９乃至１２のいずれか１項に記載の電気光学装置。
【請求項１４】
請求項９乃至１３のいずれか１の請求項に記載の電気光学装置を表示装置として備えることを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、時間軸上における変調を行なうことにより階調表示制御を行う電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器に関する。
【０００２】
【従来の技術】
電気光学装置、例えば、電気光学材料として液晶を用いた液晶表示装置は、陰極線管（ＣＲＴ）に変わるディスプレイデバイスとして、各種情報処理機器の表示部や液晶テレビなどに広く用いられている。
【０００３】
ここで、従来の電気光学装置は、例えば、次のように構成されている。すなわち、従来の電気光学装置は、マトリクス状に配列した画素電極と、この画素電極に接続されたＴＦＴ（Thin Film Transistor：薄膜トランジスタ）のようなスイッチング素子などが設けられた素子基板と、画素電極に対向する対向電極が形成された対向基板と、これら両基板の間に充填された電気光学材料たる液晶とから構成される。そして、このような構成において、走査線を介してスイッチング素子に走査信号を印加すると、当該スイッチング素子が導通状態となる。この導通状態の際に、データ線を介して画素電極に、階調に応じた電圧の画像信号を印加すると、当該画素電極および対向電極の間の液晶層に画像信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当該スイッチング素子を非導通状態としても、当該液晶層における電荷の蓄積は、液晶層自身の容量性や蓄積容量などによって維持される。このように、各スイッチング素子を駆動させ、蓄積させる電荷量を階調に応じて制御すると、画素毎に液晶の配向状態が変化するので、画素毎に濃度が変化することとなる。このため、階調表示することが可能となるのである。
【０００４】
この際、各画素の液晶層に電荷を蓄積させるのは一部の期間で良いため、第１に、走査線駆動回路によって、各走査線を順次選択するとともに、第２に、走査線の選択期間において、データ線駆動回路によって、データ線を順次選択し、第３に、選択されたデータ線に、階調に応じた電圧の画像信号をサンプリングする構成により、走査線およびデータ線を複数の画素について共通化した時分割マルチプレックス駆動が可能となる。
【０００５】
【発明が解決しようとする課題】
しかしながら、データ線に印加される画像信号は、階調に対応する電圧、すなわちアナログ信号である。このため、電気光学装置の周辺回路には、Ｄ／Ａ変換回路やオペアンプなどが必要となるので、装置全体のコスト高を招致してしまう。さらに、これらのＤ／Ａ変換回路、オペアンプなどの特性や、各種の配線抵抗などの不均一性に起因して、表示ムラが発生するので、高品質な表示が極めて困難である、という問題があり、特に、高精細な表示を行う場合に顕著となる。
【０００６】
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、高品質・高精細な階調表示が可能な電気光学装置およびその駆動方法、さらにはこの電気光学装置を用いた電子機器を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、第１の発明は、複数の走査線と複数のデータ線との各交差に対応して画素が設けられ、前記走査線に走査信号が供給され、前記データ線にオン状態又はオフ状態を指示する２値信号を供給して当該画素に階調を表示させる電気光学装置の駆動方法であって、１フィールドを全画素オフ期間と複数のサブフィールド期間とに分割する一方、前記１フィールドの開始時から所定の期間において前記全画素オフ期間を設け、当該全画素オフ期間においては、前記複数の走査線のすべてに走査信号を供給して選択するとともにすべての画素に対して一斉にオフ状態を指示する信号をデータ線に供給し、前記全画素オフ期間後の前記複数のサブフィールド期間において、前記走査信号を前記複数の走査線の各々に順次供給し、当該選択に対応する画素のオン状態またはオフ状態を指示する２値信号を前記画素に対応するデータ線に供給し、各フィールド毎に前記２値信号のレベルを切り換えてデータ線に供給するものである。
【０００９】
かかる電気光学装置の駆動方法によれば、１フィールドにおいて、画素をオン（またはオフ）にする電圧の印加時間が、当該画素の階調に応じてパルス幅変調される結果、実効値制御による階調表示が行われることになる。この際、各サブフィールドにおいては、画素のオンまたはオフを指示するだけで済むので、画素への指示信号として、２値信号（すなわち、ＨレベルかＬレベルかしか取り得ないディジタル信号）を用いることができる。従って、この発明では、画素への印加信号がディジタル信号となるので、素子特性や配線抵抗などの不均一性に起因する表示ムラが抑えられる結果、高品質かつ高精細な表示が可能となる。
【００１０】
また、この発明によれば、１フィールドの最初にすべての画素を一斉にオフする全画素オフ期間を設けているので、各画素のオン電圧またはオフ電圧の印加開始タイミングの相違に起因して、印加される電圧実効値が不均一になるのを回避することができる。
【００１１】
なお、本明細書において、「すべての画素」または「全画素」等の文言は、電気光学装置が備える画素のうち、画像表示を行うべく駆動の対象となっている画素のすべてをいう。同様に、本明細書における「すべてのデータ線」とは、電気光学装置が備えるすべてのデータ線のうち、画像表示を行うべく駆動の対象となっている画素に接続されたデータ線のすべてを意味する。つまり、「すべての画素」または「全画素」等の文言は、電気光学装置が備える画素のすべてを用いて画像表示を行う場合には、まさにそれらすべての画素を意味する。一方、電気光学装置が備える画素のうちの一部を用いて画像表示を行う場合には、その表示の対象となっている一部の画素のすべてを意味する。つまり、電気光学装置が備える画素であっても、表示の対象となっていない画素は、本明細書にいう「すべての画素」または「全画素」には含まれない。本明細書における「すべてのデータ線」についても同様である。
【００１２】
上記第１の発明においては、前記各フィールドに含まれる複数のサブフィールドのうち、最後のサブフィールドにおいては画素をオフ状態にするようにしてもよい。こうすることにより、各画素に印加される電圧実効値が不均一となる事態を、より確実に回避することができる。
【００１３】
また、第２の発明は、複数の走査線と複数のデータ線との各交差に対応して画素が設けられ、前記走査線に走査信号が供給され、前記データ線にオン状態又はオフ状態を指示する２値信号を供給して当該画素に階調を表示させる電気光学装置の駆動回路であって、１フィールドを全画素オフ期間と複数のサブフィールド期間とに分割する一方、前記１フィールドの開始時から所定の期間において前記全画素オフ期間を設け、当該全画素オフ期間においては、すべての画素に対して一斉にオフ状態を指示する信号をデータ線に供給する全画素オフ回路と、前記複数のサブフィールドの各々において、各画素のオン状態またはオフ状態を指示する２値信号を発生するデータ変換回路であって、各サブフィールド毎に各画素に対応した前記２値信号を各画素に対応した階調データから生成するデータ変換回路と、前記全画素オフ期間において前記複数の走査線のすべてに走査信号を供給するとともに、前記全画素オフ期間後の前記複数のサブフィールド期間において前記複数の走査線の各々に走査信号を順次供給する走査線駆動回路と、前記走査線が選択される間、前記データ変換回路において生成された２値信号を各データ線に供給するとともに、各フィールド毎に前記２値信号のレベルを切り換えて各データ線に供給するデータ線駆動回路と、を具備するものである。
【００１４】
この第２の発明は、上記第１の発明を電気光学装置の駆動回路として具現したものであり、上記第１の発明と同様の効果を得ることができる。
【００１５】
上記第２の発明において、前記全画素オフ回路は、前記全画素オフ期間において、データ線から画素への信号供給を可能にする全画素選択信号を、すべての画素に対して一斉に供給する全画素選択回路と、前記全画素選択信号が供給される間、画素をオフ状態にするための信号をすべてのデータ線に対して一斉に供給する信号供給回路とを具備することを特徴とする電気光学装置の駆動回路であることが望ましい。
【００１６】
こうすることにより、各画素のオン電圧またはオフ電圧の印加開始タイミングの相違に起因して、印加される電圧実効値が不均一になるのを回避することができる。
【００１７】
さらに、上記第２の発明において、前記データ変換回路は、前記各フィールドに含まれる複数のサブフィールドのうち、最後のサブフィールドにおいては、画素をオフ状態にする電圧の印加を指示する２値信号を発生することを特徴とする電気光学装置の駆動回路としてもよい。
【００１８】
こうすることにより、各画素に印加される電圧実効値が不均一となる事態を、より確実に回避することができる。
【００１９】
また、上記第２の発明において、前記データ線駆動回路は、水平走査期間のはじめに供給されるラッチパルス信号をクロック信号に応じて順次シフトして出力するシフトレジスタと、前記２値信号を、前記シフトレジスタによりシフトされた信号により、複数系統に分配された前記２値信号を同時にラッチするラッチ回路とを備える構成とすることが望ましい。
【００２０】
１フィールドを複数のサブフィールドに分割しているので、各サブフィールドにおいてデータを点順次的に供給する構成では、画素への書込時間が十分でない事態が予想される。そこで、この発明のように、複数系統に分配された前記２値信号を同時にラッチする構成とすれば、シフトレジスタの段数が低減されるとともに、ラッチ回路がデータをラッチするのに要する時間も短縮することが可能となる。
【００２１】
さらに、前記データ線駆動回路が、水平走査期間のはじめに供給されるラッチパルス信号をクロック信号に応じて順次シフトして出力するシフトレジスタと、前記２値信号を、前記シフトレジスタによりシフトされた信号により順次ラッチする第１のラッチ回路と、前記第１のラッチ回路によりラッチされた前記２値信号を、前記ラッチパルス信号に基づいてラッチするとともに、対応するデータ線に前記データ信号として一斉に出力する第２のラッチ回路とからなる構成とすることも望ましい。
【００２２】
この構成のように、データをデータ線に供給する前に、一旦、第１のラッチ回路によって、点順次的にラッチするとともに、このラッチした信号を、第２のラッチ回路によって、水平走査期間のはじめに供給されるラッチパルス信号によって一斉にラッチして、データ線に供給すると、画素の書込時間として、１水平走査期間という比較的長い時間を確保することが可能となる。
【００２３】
さて、このような構成において、前記第１のラッチ回路は、前記シフトレジスタによりシフトされた信号により、複数系統に分配された前記２値信号を同時にラッチする構成が望ましい。
【００２４】
この構成によれば、シフトレジスタの段数が低減されるとともに、第１のラッチ回路がデータをラッチするのに要する時間も短縮することが可能となる。
【００２５】
さらに、第３の発明は、複数の走査線と複数のデータ線との各交差に対応して設けられた画素と、１フィールドを全画素オフ期間と複数のサブフィールド期間とに分割する一方、
前記１フィールドの開始時から所定の期間において前記全画素オフ期間を設け、当該全画素オフ期間においては、すべての画素に対して一斉にオフ状態を指示する信号をデータ線に供給する全画素オフ回路と、前記複数のサブフィールドの各々において、各画素のオン状態またはオフ状態を指示する２値信号を発生するデータ変換回路であって、各サブフィールド毎に各画素に対応した前記２値信号を各画素に対応した階調データから生成するデータ変換回路と、前記全画素オフ期間において前記複数の走査線のすべてに走査信号を供給して選択するとともに、前記全画素オフ期間後の前記複数のサブフィールド期間において前記複数の走査線の各々に走査信号を順次供給する走査線駆動回路と、前記走査線が選択される間、前記データ変換回路において生成された２値信号を各データ線に供給するとともに、各フィールド毎に前記２値信号のレベルを切り換えて各データ線に供給するデータ線駆動回路と、を具備するものである。
【００２６】
この第３の発明は、上記第１の発明を電気光学装置として具現したものであり、上記第１の発明と同様の効果を得ることができる。
【００２７】
なお、上記第３の発明における前記メモリは,前記走査信号によって導通状態になるスイッチング素子と、前記スイッチング素子が導通状態になると対応するデータ線に供給されているデータを書き込み、前記スイッチング素子が非導通状態になると書き込まれたデータを保持するキャパシタとを具備するようにしてもよい。この構成では、ＤＲＡＭとなるために簡略化が容易である。
【００２８】
ここで、前記スイッチング素子は、Ｐチャネル型およびＮチャネル型トランジスタを相補的に組み合わせたものである構成が望ましい。スイッチング素子を片チャネル型トランジスタとした場合には、そのしきい値電圧を考慮してデータの電圧を設定する必要があるが、この態様によれば、しきい値電圧を考慮する必要がなくなる。
【００２９】
一方、前記メモリが、前記走査信号によって導通状態になるスイッチング素子と、前記スイッチング素子が導通状態になると対応するデータ線に供給されているデータを書き込み、前記スイッチング素子が非導通状態になると書き込まれたデータを保持する、互いに一方のインバータの出力が他方のインバータの入力となっている２つのインバータからなる構成もまた望ましい。この構成では、ＳＲＡＭとなるためにデータが自己保存されるので、動作マージンを拡大することができる。
さらに、上記第３の発明において、前記画素、前記全画素オフ回路、前記走査線駆動回路、および前記データ線駆動回路は半導体基板上に形成され、前記画素電極は反射性を有することが望ましい。
【００３０】
半導体基板の電子移動度は高いので、当該基板に形成されるスイッチング素子や、駆動回路の構成素子などについて、高速応答性とともに小サイズ化を図ることが可能となる。
【００３１】
また、上記目的を達成するために、本件第４の発明に係る電子機器にあっては、上記電気光学装置を備えているので、Ｄ／Ａ変換回路やオペアンプなどが不要となる上に、これらのＤ／Ａ変換回路、オペアンプなどの特性や、各種の配線抵抗などの不均一性の影響を受けない。従って、この電気機器によれば、コストが抑えられるとともに、高品質かつ高精細な階調表示が可能となる。
【００３２】
【発明の実施の形態】
以下、図面を参照して、本発明の実施形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の範囲内で任意に変更可能である。
【００３３】
Ａ：本発明に係る電気光学装置の駆動方法の原理
まず、本実施形態に係る装置の理解を容易にするため、本実施形態における電気光学装置の駆動方法について説明する。
【００３４】
一般に、電気光学装置として液晶を用いた液晶装置において、液晶層に印加される電圧実効値と相対透過率（または反射率）との関係は、電圧無印加状態において黒表示を行うノーマリーブラックモードを例にとれば、図５（ａ）に示すような関係にある。なお、相対透過率とは、透過光量の最低値および最高値を、それぞれ０％および１００％として正規化したものである。図５（ａ）に示すように、液晶の透過率は、液晶層に印加される電圧実効値がＶＴＨ１より小さい場合には０％であるが、印加される電圧実効値がＶＴＨ１以上であり、かつ、ＶＴＨ２以下である場合には、その電圧実効値に対して非線形に増加する。そして、印加される電圧実効値がＶＴＨ２以上である場合、液晶の透過率は印加される電圧実効値が増加するに従って低下していく。
【００３５】
ここで、本実施形態に係る電気光学装置が８階調表示を行うものとし、３ビットで示される階調データが、それぞれ同図に示される透過率を指示するものとする。この際、各透過率に応じて液晶層に印加すべき電圧実効値を、それぞれＶ０〜Ｖ７とすると、従来の技術の下では、これらの電圧Ｖ０〜Ｖ７自体を、液晶層に印加する構成となっていた。このため、特に、中間階調に対応する電圧Ｖ１〜Ｖ６については、Ｄ／Ａ変換回路やオペアンプなどのアナログ回路の特性や、各種の配線抵抗などのばらつきによる影響を受けやすく、さらに、画素同士でみて不均一となりやすいので、高品質かつ高精細な階調表示が困難であった。
【００３６】
そこで、本実施形態に係る電気光学装置では、以下に示す方法により画素の駆動を行う。なお、本明細書において、１フィールドとは、水平走査信号および垂直走査信号に同期して水平走査および垂直走査することにより、１枚のラスタ画像を形成するのに要する時間である。従って、ノンインターレース方式などにおける１フレームも、本発明にいう１フィールドに相当する。
【００３７】
まず、本実施形態においては、液晶層に瞬間的に印加される電圧を、たとえばＬレベルに相当する電圧ＶＬ（＝０Ｖ）と、Ｈレベルに相当する電圧ＶＨのいずれかとする構成を採る。そして、１フィールドの期間のうち、液晶層に電圧ＶＬを印加する時間長と、電圧ＶＨを印加する時間長との比率を制御して、液晶層に印加される電圧実効値が、Ｖ１、Ｖ２、・・・、Ｖ７となるように構成するようになっている。詳述すると、以下の通りである。
【００３８】
まず、図５（ｂ）に示すように、１フィールドを９つの期間に分割する。そして、各画素に対して与えられる階調データに応じて、これらの各期間のうち、液晶層に対して電圧ＶＨを印加する期間と、電圧ＶＬを印加する期間とを決定する。こうして液晶層に電圧ＶＬが印加される時間長と電圧ＶＨが印加される時間長とを制御することにより、上述した電圧実効値Ｖ１、Ｖ２、・・・、Ｖ７を液晶層に対して与えることができ、当該電圧に対応した階調表示が可能となるのである。
【００３９】
ただし、本発明においては、１フィールドを分割した複数の期間のうち、最初の期間においては、階調データの如何にかかわらず、すべての画素の液晶層に対して一斉に電圧ＶＬが印加されるようになっている。詳細は後述するが、１フィールドの最初にこのような期間を設けることにより、各画素に印加される電圧実効値を、各画素の位置に関わらず均一にすることができるのである。図５（ｂ）にも示すように、以下では、この１フィールドのうちの最初の期間を全画素オフ期間と呼ぶ。さらに、１フィールドのうちの全画素オフ期間を除いた８つの期間の各々を、便宜的にサブフィールドＳｆ１〜Ｓｆ８と呼ぶ。
【００４０】
さらに、以下に示す実施形態においては、１フィールドのうちの最後の期間、すなわち、サブフィールドＳｆ８においては、階調データの如何に関わらず、各画素の液晶層に対して電圧ＶＬが印加されるようになっている。詳細は後述するが、このような期間を１フィールドの最後に設けることにより、サブフィールドＳｆ８を除くすべてのサブフィールドＳｆ１〜Ｓｆ７にわたって画素をオン状態にする場合であっても、各画素に印加される実効電圧を、各画素の位置に関わらず均一にすることができる。なお、このサブフィールドＳｆ８の時間長は、すべての走査線を走査するのに要する時間以上の時間長に設定されている。
【００４１】
このように、本実施形態に係る電気光学装置においては、１フィールドのうちの全画素オフ期間およびサブフィールドＳｆ８を除いた各サブフィールドＳｆ１〜Ｓｆ７ごとに、階調データに応じて、画素の液晶層に対して電圧ＶＬまたはＶＨを印加するようになっている。ここで、上述した電圧ＶＨは、サブフィールドＳｆ１〜Ｓｆ７にわたって液晶層に当該電圧ＶＨを印加した場合に、１フィールドにおいて当該液晶層に与えられる電圧実効値が、図５（ａ）におけるＶ７と同じになるように設定されている。この結果、サブフィールドＳｆ１〜Ｓｆ７にわたって液晶層に電圧ＶＬ（＝０Ｖ）を印加すれば透過率は０％となり、サブフィールドＳｆ１〜Ｓｆ７にわたって液晶層に電圧ＶＨを印加すれば透過率は１００％となるのである。さらに、これらのサブフィールドＳｆ１〜Ｓｆ７のうち、液晶層に電圧ＶＬを印加するサブフィールドと、電圧ＶＨを印加するサブフィールドとを、階調データに応じて決定することにより、液晶層に印加される電圧実効値をＶ１、Ｖ２、・・・、Ｖ６とすることができ、この結果、階調表示を実現できるのである。
【００４２】
例えば、ある画素に対して階調データ（００１）が与えられた場合、すなわち、当該画素の透過率を１４．３％とする階調表示を行う場合、１フィールド（１ｆ）のうち、サブフィールドＳｆ１においては画素の液晶層に対して電圧ＶＨを印加する一方、他のサブフィールドＳｆ２〜Ｓｆ７ならびに上述した全画素オフ期間およびサブフィールドＳｆ８においては当該液晶層に対して電圧ＶＬを印加する。ここで、電圧実効値は、電圧瞬時値の２乗を１周期（１フィールド）にわたって平均化した平方根で求められるから、サブフィールドＳｆ１の時間長を、１フィールド（１ｆ）の時間長に対して（Ｖ１／ＶＨ）2となる時間長に設定すれば、上記の電圧印加によって１フィールド（１ｆ）に当該液晶層に印加される電圧実効値はＶ１となる。
【００４３】
また、例えば、ある画素に対して階調データ（０１０）が与えられた場合、すなわち、当該画素の透過率を２８．６％とする階調表示を行う場合、１フィールド（１ｆ）のうち、サブフィールドＳｆ１〜Ｓｆ２においては画素の液晶層に対して電圧ＶＨを印加する一方、他のサブフィールドＳｆ３〜Ｓｆ７ならびに全画素オフ期間およびサブフィールドＳｆ８においては当該液晶層に対して電圧ＶＬを印加する。このため、サブフィールドＳｆ１〜Ｓｆ２の時間長を、１フィールド（１ｆ）の時間長に対して（Ｖ２／ＶＨ）2となる時間長に設定すれば、上記電圧印加によって１フィールド（１ｆ）に当該液晶層に印加される電圧実効値はＶ２となる。ここで、サブフィールドＳｆ１は、上述したように（Ｖ１／ＶＨ）2となる時間長に設定されているから、サブフィールドＳｆ２については、１フィールド（１ｆ）に対して（Ｖ２／ＶＨ）2−（Ｖ１／ＶＨ）2となる時間長とすればよい。
【００４４】
同様に、例えば、ある画素に対して階調データ（０１１）が与えられた場合、すなわち、当該画素の透過率を４２．９％とする階調表示を行う場合、１フィールド（１ｆ）のうち、サブフィールドＳｆ１〜Ｓｆ３においては画素の液晶層に対して電圧ＶＨを印加する一方、他のサブフィールドＳｆ４〜Ｓｆ７ならびに全画素オフ期間およびサブフィールドＳｆ８においては当該液晶層に対して電圧ＶＬを印加する。このため、サブフィールドＳｆ１〜Ｓｆ３の時間長を１フィールド（１ｆ）に対して（Ｖ３／ＶＨ）2となる時間長に設定すれば、上記電圧印加によって１フィールド（１ｆ）に当該液晶層に印加される電圧実効値はＶ３となる。ここで、サブフィールドＳｆ１〜Ｓｆ２は、上述したように（Ｖ２／ＶＨ）2となる時間長に設定されているから、サブフィールドＳｆ３については、１フィールド（１ｆ）に対して（Ｖ３／ＶＨ）2−（Ｖ２／ＶＨ）2となる時間長に設定すればよいことが判る。
【００４５】
以下、同様にして、他のサブフィールドＳｆ４〜Ｓｆ７の各期間が決定される。
【００４６】
このように、サブフィールドＳｆ１〜Ｓｆ７の各期間を設定して、階調データに応じた電圧印加を行う構成とすれば、各画素の液晶層に印加される電圧はＶＬまたはＶＨの２値であるにもかかわらず、各透過率に対応した階調表示が可能となるのである。
【００４７】
なお、以下では、説明の便宜上、論理振幅については、電圧ＶＨをＨレベルとし、電圧ＶＬをＬレベルとして考えることとする。
【００４８】
Ｂ：実施形態の構成
図１は、本発明の第１実施形態に係る電気光学装置の電気的な構成を示すブロック図である。この電気光学装置は、電気光学材料としてツイステッドネマチック（ＴＮ）型液晶を用いた液晶装置であり、素子基板と対向基板とが互いに一定の間隙を保って貼付され、この間隙に電気光学材料たる液晶が挟まれた構成となっている。また、この電気光学装置では、素子基板としてガラスや石英などの透明基板が用いられており、この素子基板上に画素を駆動する薄膜トランジスタ（ＴＦＴ）とともに、周辺駆動回路を構成する相補型ＴＦＴなどが形成されている。図１は、この素子基板に形成された回路の構成を示すブロック図である。
【００４９】
図１に示すように、素子基板上の表示領域１０１ａには、複数本の走査線１１２がＸ（行）方向に延在して形成され、複数本のデータ線１１４がＹ（列）方向に延在して形成されている。そして、画素１１０は、走査線１１２とデータ線１１４との各交差に対応して設けられて、マトリクス状に配列している。本実施形態では、説明の便宜上、走査線１１２の総本数をｍ本とし、データ線１１４の総本数をｎ本として（ｍ、ｎはそれぞれ２以上の整数）、ｍ行×ｎ列のマトリクス型表示装置として説明するが、本発明をこれに限定する趣旨ではない。
【００５０】
画素１１０の具体的な構成としては、例えば、図２（ａ）に示すものが挙げられる。この構成では、トランジスタ（薄膜トランジスタ：ＴＦＴ）１１６のゲートが走査線１１２に、ソースがデータ線１１４に、ドレインが画素電極１１８に、それぞれ接続されるとともに、画素電極１１８と対向電極１０８との間に電気光学材料たる液晶１０５が挟まれて液晶層が形成されている。ここで、画素電極１１８と接地電位ＧＮＤ（＝０Ｖ，但し、後述するデータ信号のＬレベル、対向電極信号ＬＣＣＯＭやその他の電位としてもよい）との間には蓄積容量１１９が形成されている。この蓄積容量１１９は、トランジスタ１１６を介して画素電極１１８に電圧が印加された後、この印加電圧を必要な時間だけほぼ一定に維持するために設けられた容量である。対向電極１０８は、画素電極１１８と対向するように対向基板に一面に形成される透明電極である。
【００５１】
図２（ａ）に示される構成では、トランジスタ１１６として一方のチャネル型（例えばＮチャネル型）のみが用いられている。従って、データ線１１４からトランジスタ１１６を介して画素電極１１８へ電圧が印加される際、データ線１１４に対する印加電圧が、走査線１１２上の電圧よりもトランジスタ１１６の閾値電圧だけ低い電圧に達すると、トランジスタ１１６が非導通状態となってしまう。このため、走査線１１２に対する印加電圧がデータ線１１４に対する印加電圧よりもトランジスタ１１７の閾値電圧分だけ高くない場合には、画素電極１１８に対する印加電圧をデータ線１１４上の電圧に一致させることができず、両電圧間にオフセット電圧が生じることとなる。
【００５２】
これに対し、図２（ｂ）に示すように、Ｐチャネル型トランジスタとＮチャネル型トランジスタとを相補的に組み合わせたトランスミッションゲート構成とすれば、このようなオフセット電圧を生じさせることなく、データ線１１４上の電圧を極めて少ない誤差で画素電極１１８に印加することができる。ただし、この相補型構成では、走査信号として互いに反転レベルの信号を供給する必要が生じるため、１行の画素１１０に対して走査線１１２ａ、１１２ｂの２本が必要となる。
【００５３】
また、他の画素１１０の構成としては、図２（ｃ）に示すように、互いに一方のインバータの出力が他方のインバータの入力となっている２つのインバータからなるＳＲＡＭを用いる構成もまた望ましい。図２（ｃ）ではＴａ３とＴａ４、Ｔａ５とＴａ６がインバータを構成している。この構成では、ＳＲＡＭとなるためにデータ線１１４から書き込まれた電圧が自己保存されるので、動作マージンを拡大することができる。ただし、このＳＲＡＭ構成では、データ線から書き込む電圧として互いに排他的レベルを供給する必要が生じるため、トランジスタＴａ１、Ｔａ２、Ｔａ３、Ｔａ４、Ｔａ５、Ｔａ６とデータ線１１４ａ、１１４ｂが必要となる。
【００５４】
再び図１において、タイミング信号生成回路２００は、図示せぬ上位装置から供給される垂直走査信号Ｖｓ、水平走査信号Ｈｓおよびドットクロック信号ＤＣＬＫに従って、各種のタイミング信号やクロック信号などを生成するための回路である。このタイミング信号生成回路２００によって生成される信号のうち主要なものを列挙すると次の通りである。
ａ．対向電極信号ＬＣＣＯＭ
この対向電極信号ＬＣＣＯＭは、対向基板に形成された対向電極１０８（図２参照）と、各データ線１１４の一端に接続されたスイッチ１２１の入力端とに供給される信号である。本実施形態において対向電極信号ＬＣＣＯＭは、ＨレベルからＬレベルへ、ＬレベルからＨレベルへ、という具合に１フィールド毎にレベル反転を繰り返す信号である。
ｂ．全画素選択信号ＳＬ
この全画素選択信号ＳＬは、各走査線１１２に接続されたＯＲゲート１２０の一方の入力端と、各データ線１１４に接続されたスイッチ１２１のゲートとに供給される信号である。この全画素選択信号ＳＬは、１フィールドの開始時点から上述した全画素オフ期間が経過するまでの期間においてのみＨレベルとなり、それ以外の期間、すなわちサブフィールドＳｆ１〜Ｓｆ８においてはＬレベルとなる信号である。
ｃ．スタートパルスＤＹ
このスタートパルスＤＹは、１フィールドから全画素オフ期間を除いた期間を８分割した各サブフィールドの最初に出力されるパルス信号である。
ｄ．クロック信号ＣＬＹ
このクロック信号ＣＬＹは、走査側（Ｙ側）の水平走査期間を規定する信号である。
ｅ．ラッチパルスＬＰ
このラッチパルスＬＰは、水平走査期間の最初に出力されるパルス信号であって、クロック信号ＣＬＹのレベル遷移（すなわち、立ち上がりおよび立ち下り）時に出力されるものである。
ｆ．クロック信号ＣＬＸ
このクロック信号ＣＬＸは、いわゆるドットクロックを規定する信号である。
【００５５】
以上がタイミング信号生成回路２００によって生成される主な信号の概要である。
【００５６】
次に、走査線駆動回路１３０は、いわゆるＹシフトレジスタと呼ばれるものであり、各サブフィールドの最初に供給されるスタートパルスＤＹをクロック信号ＣＬＹに従って転送し、走査線１１２の各々に走査信号Ｇ１、Ｇ２、Ｇ３、・・・、Ｇｍとして順次出力するものである。
【００５７】
ここで、各走査線１１２の一端（図１においては各走査線１１２の左端）は、各走査線１１２に対応して設けられたＯＲゲート１２０の出力端に接続されている。このＯＲゲート１２０は２つの入力端を有しており、一方の入力端には、上記走査線駆動回路１３０から出力される走査信号Ｇｉ（ｉは１≦ｉ≦ｍを満たす整数）が供給される。この走査信号Ｇｉは、各ＯＲゲート１２０を介して各走査線１１２に順次供給される。一方、各ＯＲゲート１２０の他方の入力端には、上記タイミング信号生成回路２００から出力される全画素選択信号ＳＬが供給される。１フィールドのうちの全画素オフ期間において全画素選択信号ＳＬがＨレベルになると、この全画素選択信号ＳＬは、すべてのＯＲゲート１２０を介して一斉に各走査線１１２に供給され、すべての画素１１０のトランジスタ１１６がオン状態となる。このように、ＯＲゲート１２０は、特許請求の範囲における「全画素選択回路」を構成するものである。
【００５８】
また、各データ線１１４の一端はデータ線駆動回路１４０に接続される一方、他端は各データ線１１４に対応して設けられたスイッチ１２１の出力端に接続されている。各スイッチ１２１の入力端は、上述した対向電極信号ＬＣＣＯＭが供給される配線に接続されている。一方、各スイッチ１２１のゲートは、上述した全画素選択信号ＳＬが供給される配線に接続されており、Ｈレベルの信号が与えられることにより導通状態となる。すなわち、全画素オフ期間においてＨレベルの全画素選択信号ＳＬが供給されると、各スイッチ１２１が導通状態となり、この結果、対向電極信号ＬＣＣＯＭがすべてのデータ線１１４に対して一斉に供給される。なお、上記各スイッチ１２１は、Ｎチャネル型トランジスタとＰチャネル型トランジスタとを相補的に組み合わせてなるトランスミッションゲート構成としてもよいし、一方のチャネル型のトランジスタのみから構成されるものであってもよい。
【００５９】
データ線駆動回路１４０は、ある水平走査期間において、２値信号Ｄｓをデータ信号ｄ１、ｄ２、ｄ３、・・・、ｄｎとして順次各データ線１１４に供給するためのものである。図３は、このデータ線駆動回路１４０の具体的な構成を示すブロック図である。同図に示すように、このデータ線駆動回路１４０は、Ｘシフトレジスタ１４１０と、ラッチ回路１４２０とから構成されている。Ｘシフトレジスタ１４１０は、水平走査期間の最初に供給されるラッチパルスＬＰをクロック信号ＣＬＸに従って転送し、ラッチ信号Ｓ１、Ｓ２、Ｓ３、・・・、Ｓｎとして順次出力するものである。ラッチ回路１４２０は、データ変換回路３００から出力される２値信号Ｄｓをラッチ信号Ｓ１、Ｓ２、Ｓ３、・・・、Ｓｎの立下りにおいてラッチし、データ信号ｄ１、ｄ２、ｄ３、・・・ｄｎとして順次対応するデータ線１１４に出力する。
【００６０】
なお、このような走査線駆動回路１３０、データ線駆動回路１４０、ＯＲゲート１２０及びスイッチ１２１を構成するトランジスタは、素子基板上に形成されたＴＦＴから構成することができる。
【００６１】
次に、データ変換回路３００について説明する。上述したように、本実施形態では、１フィールドから全画素オフ期間を除いた期間を８個のサブフィールドＳｆ１〜Ｓｆ８に分割し、これらの各サブフィールド単位で、３ビットの階調データに対応した画素１１０のオンオフ駆動を行い、８階調の画像表示を行う。データ変換回路３００は、各サブフィールドにおいて、各画素に対応した階調データに基づいて当該画素のオンオフ駆動を指示する２値信号Ｄｓを生成するものである。図４（ａ）は、対向電極信号ＬＣＣＯＭがＨレベルである場合のデータ変換回路３００の機能を示す真理値表であり、図４（ｂ）は、対向電極信号ＬＣＣＯＭがＬレベルである場合のデータ変換回路３００の機能を示す真理値表である。
【００６２】
図４（ａ）においては、対向電極信号ＬＣＣＯＭがＨレベルである場合を想定しているので、Ｈレベルの２値信号Ｄｓが画素をオフ状態とする作用を呈し、Ｌレベルの２値信号Ｄｓは画素をオン状態とする作用を呈する。これに対し、図４（ｂ）においては、対向電極信号ＬＣＣＯＭがＬレベルである場合を想定しているので、Ｈレベルの２値信号Ｄｓが画素をオン状態とする作用を呈し、Ｌレベルの２値信号Ｄｓが画素をオフ状態とする作用を呈する。
【００６３】
具体的には、例えば、対向電極信号ＬＣＣＯＭがＨレベルであるフィールドにおいて、ある画素１１０の階調データとして（０１１）が与えられたとすると、データ変換回路３００は、図４（ａ）に示す真理値表に従って、サブフィールドＳｆ１〜Ｓｆ３においてはＬレベルの２値信号Ｄｓを出力する一方、サブフィールドＳｆ４〜Ｓｆ８においてはＨレベルの２値信号Ｄｓを出力する。そして、サブフィールドＳｆ１〜Ｓｆ３においては、Ｌレベルの電圧が当該画素１１０の画素電極１１８に印加される結果、液晶層に印加される電圧はＶＨとなり、当該画素１１０はオン状態となる。一方、サブフィールドＳｆ４〜Ｓｆ８においては、Ｈレベルの電圧が当該画素１１０の画素電極１１８に印加される結果、液晶層に印加される電圧は０Ｖとなり、当該画素１１０はオフ状態となる。
【００６４】
一方、対向電極信号ＬＣＣＯＭがＬレベルであるサブフィールドにおいて、上記と同様に階調データ（０１１）が与えられたとすると、データ変換回路３００は、図４（ｂ）に示す真理値表に従って、サブフィールドＳｆ１〜Ｓｆ３においてはＨレベルの２値信号Ｄｓを出力する一方、サブフィールドＳｆ４〜Ｓｆ８においてはＬレベルの２値信号Ｄｓを出力する。そして、サブフィールドＳｆ１〜Ｓｆ３においては、Ｈレベルの電圧が当該画素１１０の画素電極１１８に印加される結果、液晶層に印加される電圧はＶＨとなり、当該画素１１０はオン状態となる。一方、サブフィールドＳｆ４〜Ｓｆ８においては、Ｌレベルの電圧が当該画素１１０の画素電極１１８に印加される結果、液晶層に印加される電圧は０Ｖとなり、当該画素１１０はオフ状態となる。
【００６５】
なお、図４（ａ）および（ｂ）に示すように、階調データの如何に関わらず、サブフィールドＳｆ８に対応する２値信号Ｄｓはオフ状態となる電圧レベルとなっている。すなわち、サブフィールドＳｆ８においては、階調データの如何に関わらず、画素１１０はオフ状態になる。これは、各画素１１０の位置によって異なるデータ信号の書込タイミングの影響を受けることなく、すべての画素１１０に印加される電圧を均一にするためである（詳細は後述する）。
【００６６】
データ変換回路３００において生成された２値信号Ｄｓは、走査線駆動回路１３０およびデータ線駆動回路１４０の動作に同期して出力される必要があるので、図１に示すように、データ変換回路３００に対して、スタートパルスＤＹと、水平走査期間の最初を規定するラッチパルスＬＰと、ドットクロック信号に相当するクロック信号ＣＬＸとが供給されるようになっている。さらに、階調データから２値信号Ｄｓへの変換ルールを、対向電極信号ＬＣＣＯＭの電圧レベルの反転に同期して図４（ａ）および（ｂ）のうちのいずれかに切換える必要があるので、データ変換回路３００には対向電極信号ＬＣＣＯＭも供給されている。
【００６７】
なお、本実施形態において、走査線駆動回路１３０およびデータ線駆動回路１４０に含まれるトランジスタは、各画素内のトランジスタと共通の工程により素子基板上に形成されることが好ましい。また、本実施形態のように、素子基板をガラスや石英等の絶縁基板とした場合には、各トランジスタは薄膜トランジスタとして形成されるが、素子基板は半導体基板としてもよく、その場合、トランジスタは半導体基板に作り込んだＭＯＳトランジスタとして形成される。
【００６８】
Ｃ：実施形態の動作
次に、上記実施形態に係る電気光学装置の動作について説明する。図６および図７は、この電気光学装置の動作を示すタイミングチャートである。
【００６９】
図６に示すように、全画素選択信号ＳＬは、各フィールドの開始時点から全画素オフ期間の間においてＨレベルとなる。
【００７０】
まず、対向電極信号ＬＣＣＯＭがＨレベルであるフィールドにおいて、全画素選択信号ＳＬがＨレベルとなると、ＯＲゲート１２０を介してこの全画素選択信号ＳＬがすべての走査線１１２に出力される。この結果、すべての画素１１０のトランジスタ１１６が一斉に導通状態となる。一方、Ｈレベルの全画素選択信号ＳＬが供給されると、データ線１１４に接続されたすべてのスイッチ１２１が導通状態となる。この結果、すべてのデータ線１１４に対して対向電極信号ＬＣＣＯＭが一斉に供給されることとなる。いま、すべての画素１１０のトランジスタ１１６は導通状態となっているから、各データ線１１４に供給された対向電極信号ＬＣＣＯＭは、当該トランジスタ１１６を介して画素電極１１８に印加される。一方、対向電極１０８には対向電極信号ＬＣＣＯＭが印加されているから、すべての画素１１０の液晶層に印加される電圧は０Ｖとなる。この結果、全画素選択信号ＳＬがＨレベルとなる全画素オフ期間においては、すべての画素１１０が一斉にオフ状態となるのである。なお、このことからも明らかなように、全画素選択期間の時間長は、すべての画素１１０がオフ状態となるのに十分な時間長が確保されている必要がある。
【００７１】
次に、全画素オフ期間が経過すると、１フィールド内の８個のサブフィールドの各開始タイミングにおいて、スタートパルスＤＹがタイミング信号生成回路２００から順次出力される。
【００７２】
ここで、サブフィールドＳｆ１の開始を規定するスタートパルスＤＹが供給されると、走査線駆動回路１３０（図１参照）はこのスタートパルスＤＹをクロック信号ＣＬＹに従って転送し、この結果、データ転送期間（１Ｖａ）内に走査信号Ｇ１、Ｇ２、Ｇ３、・・・、Ｇｍが順次出力されることとなる。なお、走査信号Ｇ１、Ｇ２、Ｇ３、・・・、Ｇｍは、それぞれクロック信号ＣＬＹの半周期に相当するパルス幅を有している。また、データ転送期間（１Ｖａ）は、各サブフィールドの開始時からすべての走査線１１２に対して走査信号を供給し終わるまでの期間であり、その時間長は、各サブフィールドの時間長と同じかそれよりもさらに短い時間長に設定されている（すなわち、１Ｖａ≦Ｓｆｋ（ｋは１≦ｋ≦８を満たす整数）が成り立つようになっている）。走査線駆動回路１３０から出力された走査信号Ｇｉは、ＯＲゲート１２０を介して各走査線１１２に順次供給される。ここでは、まず、走査信号Ｇ１が走査線駆動回路１３０から出力された場合について検討してみる。
【００７３】
走査信号Ｇ１が図１において上から数えて１本目の走査線１１２に供給される結果、当該走査線１１２に接続されたすべての画素１１０（１行目に位置するｎ個の画素）のトランジスタ１１６が導通状態となる。
【００７４】
一方、当該クロック信号ＣＬＹの立ち下りタイミング、すなわち、走査信号Ｇ１の立ち上がりタイミングにおいてラッチパルスＬＰがタイミング信号生成回路２００から出力される。データ線駆動回路１４０内のＸシフトレジスタ１４１０は、このラッチパルスＬＰをクロック信号ＣＬＸに従って転送し、この結果、ラッチ信号Ｓ１、Ｓ２、Ｓ３、・・・、Ｓｎが水平走査期間（１Ｈ）に順次出力される。なお、ラッチ信号Ｓ１、Ｓ２、Ｓ３、・・・、Ｓｎは、それぞれクロック信号ＣＬＸの半周期に相当するパルス幅を有している。
【００７５】
そして、図３におけるラッチ回路１４２０は、ラッチ信号Ｓ１の立ち下がりにおいて、上から数えて１本目の走査線１１２と、左から数えて１本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、左から数えて１本目のデータ線１１４にデータ信号ｄ１として出力する。次に、ラッチ信号Ｓ２の立下りにおいて、上から数えて１本目の走査線１１２と、左から数えて２本目のデータ線１１４との交差に対応する画素１１０への２値信号Ｄｓをラッチし、左から数えて２本目のデータ線１１４にデータ信号ｄ２として出力する。以後同様に、上から数えて１本目の走査線１１２と、左から数えてｊ（ｊは１≦ｊ≦ｎを満たす整数）本目のデータ線１１４との交差に対応する画素１１０への２値信号を順次ラッチし、当該データ線１１４にデータ信号ｄｊとして出力する。同様の動作を、左から数えてｎ本目のデータ線１１４に対してデータ信号ｄｎが供給されるまで繰り返す。なお、データ変換回路３００は、ラッチ回路１４２０によるラッチのタイミングに合わせて、各画素１１０の階調データを２値信号Ｄｓに変換して出力することは言うまでもない。
【００７６】
いま、上から数えて１本目の走査線１１２に接続された各画素１１０のトランジスタ１１６は、走査信号Ｇ１の供給によって導通状態となっている。従って、データ線駆動回路１４０から順次データ線１１４に供給されるデータ信号は、トランジスタ１１６を介して各画素１１０の画素電極１１８に順次書き込まれることとなる。
【００７７】
そして、以降同様の動作が、ｍ本目の走査線１１２に対応する走査信号Ｇｍが出力されるまで繰り返される。すなわち、ある走査信号Ｇｉが出力される１水平走査期間（１Ｈ）においては、ｉ本目の走査線１１２に対応するｎ個の画素１１０に対するデータ信号ｄ１〜ｄｎの書き込みが点順次的に行われることとなる。なお、画素１１０に書き込まれたデータ信号は、次のサブフィールドＳｆ２において新たなデータ信号が書き込まれるまで保持される。
【００７８】
以後、同様の動作が、サブフィールドの開始を規定するスタートパルスＤＹが供給される毎に繰り返される。なお、データ転送期間の時間長が、いずれかのサブフィールドの時間長と等しい場合（すなわち、１Ｖａ＝Ｓｆｋである場合）、最も下側に位置する走査線１１２に接続される画素には、当該サブフィールドの最後のタイミングで電圧の印加がなされることとなる。しかしながら、当該画素に対して新たな電圧の書込みがなされるのは、次のサブフィールドの最後のタイミングであるため、結局、当該画素に対して電圧の印加が行われる期間と、その他の走査線に接続された画素に対して電圧の印加が行われる期間とは一致する。この結果、各画素毎の電圧印加期間は、各サブフィールドにおいて同一となるのである。
【００７９】
さらに、フィールドが切り換わり、対向電極信号ＬＣＣＯＭがＬレベルに反転した場合においても、各サブフィールドにおいて同様の動作が繰り返される。ただし、対向電極信号ＬＣＣＯＭがＬレベルであるフィールドにおいては、データ変換回路３００は、図４（ｂ）に示した真理値表に従って階調データから２値信号Ｄｓへの変換を行う。
【００８０】
次に、このような動作が行われることによって、画素１１０における液晶層に印加される電圧について検討する。図７は、階調データと、各階調データに対応して画素１１０の画素電極１１８に印加される電圧波形との関係を示すタイミングチャートである。
【００８１】
例えば、対向電極信号ＬＣＣＯＭがＨレベルであるフィールドにおいて、ある画素１１０に対して階調データ（０００）が与えられた場合、全画素選択信号ＳＬがＨレベルとなる全画素オフ期間においては、当該画素１１０の画素電極１１８に対して対向電極信号ＬＣＣＯＭが印加されるため、当該画素の液晶層に印加される電圧は０Ｖとなり、オフ状態となる。続いて、全画素オフ期間の経過後においては、図４（ａ）に示した真理値表に従う結果、当該画素１１０の画素電極１１８には、図７に示されるように、サブフィールドＳｆ１〜Ｓｆ８にわたってＨレベルのデータ信号が書き込まれる。ここで、Ｈレベルのデータ信号の電圧レベルと、対向電極１１８に印加されている対向電極信号ＬＣＣＯＭの電圧レベルとは同一であるから、当該画素１１０の液晶層に印加される電圧は０Ｖとなる。従って、１フィールドにおいて当該画素の液晶層に印加される電圧実効値は０Ｖとなる。この結果、当該画素１１０の透過率は、階調データ（０００）に対応して０％となる。
【００８２】
一方、次のフィールドにおいて対向電極信号ＬＣＣＯＭがＬレベルとなった場合も同様に、全画素オフ期間においては対向電極信号ＬＣＣＯＭが画素電極１１８に印加されて画素１１０がオフ状態となる。一方、全画素オフ期間の経過後においては、図４（ｂ）に示した真理値表に従う結果、当該画素１１０の画素電極１１８には、図７に示されるように、サブフィールドＳｆ１〜Ｓｆ８にわたってＬレベルのデータ信号が書き込まれ、画素１１０はオフ状態となる。この結果、１フィールドにわたって画素１１０はオフ状態となるから、当該画素１１０の透過率は、対向電極信号ＬＣＣＯＭがＨレベルである場合と同様０％となる。
【００８３】
また、対向電極信号ＬＣＣＯＭがＨレベルであるフィールドにおいて、ある画素１１０に対して階調データ（００１）が与えられた場合、全画素オフ期間においては上記と同様に当該画素１１０の液晶層に印加される電圧は０Ｖとなる。続いて、全画素オフ期間の経過後においては、図４（ａ）に示した真理値表に従う結果、サブフィールドＳｆ１においては対向電極信号ＬＣＣＯＭと反転レベルであるＬレベルのデータ信号が画素電極１１８に書き込まれる一方、サブフィールドＳｆ２〜Ｓｆ８においてはＨレベルのデータ信号が画素電極１１８に書き込まれる。すなわち、サブフィールドＳｆ１においては、当該画素１１０の液晶層に対して電圧ＶＨが印加される一方、その他のサブフィールドＳｆ２〜Ｓｆ８においては、当該液晶層に印加される電圧は０Ｖとなる。ここで、サブフィールドＳｆ１の時間長が１フィールド（１ｆ）の時間長に対して占める割合は（Ｖ１／ＶＨ）2であり、この期間に電圧ＶＨが印加されるから、１フィールドにおいて当該画素１１０の液晶層に印加される電圧実効値はＶ１となる。従って、当該画素１１０の透過率は、階調データ（００１）に対応して１４．３％となるのである。
【００８４】
一方、次のフィールドにおいて対向電極信号ＬＣＣＯＭがＬレベルとなった場合も同様に、全画素オフ期間においては画素１１０の液晶層に印加される電圧は０Ｖとなる。また、サブフィールドＳｆ１においては画素電極１１８にＨレベルのデータ信号が書き込まれて当該画素の液晶層には電圧ＶＨが印加される一方、サブフィールドＳｆ２〜Ｓｆ８においては画素電極１１８にＬレベルのデータ信号が書き込まれて当該画素の液晶層に印加される電圧は０Ｖとなる。この結果、対向電極信号ＬＣＣＯＭがＨレベルである場合と同様に、１フィールドにおいて液晶層に印加される電圧実効値は、階調データ（００１）に対応したものとなる。なお、上記からも明らかなように、対向電極信号ＬＣＣＯＭがＬレベルであるフィールド内のサブフィールドＳｆ１において液晶層に印加される電圧は、対向電極信号ＬＣＣＯＭがＨレベルであるフィールド内のサブフィールドＳｆ１において液晶層に印加される電圧とは極性が逆であり、かつ、その絶対値は等しくなる。こうすることにより、液晶層に直流成分が印加されるのを回避することができるから、液晶１０５の劣化が防止されるという効果が得られる。この効果は、他の階調データが与えられたときも全く同様に得られる。
【００８５】
次に、対向電極信号ＬＣＣＯＭがＨレベルであるフィールドにおいて、ある画素１１０に対して階調データ（０１０）が与えられた場合、図７からも明らかなように、全画素オフ期間においては当該画素１１０の液晶層に印加される電圧は０Ｖとなる。また、サブフィールドＳｆ１およびＳｆ２においては、当該画素１１０の液晶層に対して電圧ＶＨが印加される一方、その他のサブフィールドＳｆ３〜Ｓｆ８においては、当該液晶層に印加される電圧は０Ｖとなる。ここで、サブフィールドＳｆ１〜Ｓｆ２の時間長が１フィールド（１ｆ）の時間長に対して占める割合は（Ｖ２／ＶＨ）2であり、この期間に電圧ＶＨが印加されるから、１フィールドにおいて当該画素の液晶層に印加される電圧実効値はＶ２となる。従って、当該画素１１０の透過率は、階調データ（０１０）に対応して２８．６％となる。対向電極信号ＬＣＣＯＭがＬレベルとなるフィールドにおいても同様である。
【００８６】
他の階調データが与えられた場合も同様である。すなわち、１フィールドのうちの全画素オフ期間においては、階調データの如何に関わらず常に当該画素の液晶層に印加される電圧は０Ｖとなる。また、全画素オフ期間経過後のサブフィールドＳｆ１〜Ｓｆ８においては、図４（ａ）または（ｂ）に示した真理値表に従い、液晶層に対して印加される電圧がＶＨとなるサブフィールドと、印加される電圧が０Ｖとなるサブフィールドとが決定される。そして、１フィールドにおいて当該液晶層に印加される電圧実効値が制御され、階調データに対応した透過率が得られるのである。
【００８７】
以上説明したように、本実施形態に係る電気光学装置によれば、１フィールドのうちの全画素オフ期間を除く期間が複数のサブフィールドＳｆ１〜Ｓｆ８に分割され、各サブフィールド毎に、各画素の液晶層に対して０Ｖまたは電圧ＶＨのいずれかが印加されて、１フィールドにおける電圧実効値が制御される。このため、本実施形態においては、従来の技術の下では、透過率に応じた電圧を生成するために不可欠であった高精度のＤ／Ａ変換回路やオペアンプなどのような、アナログ信号を処理するための回路を駆動回路などを設ける必要がない。このため、回路構成が大幅に簡略化されるので、装置全体のコストを低く抑えることができる。さらに、画素に印加される電圧はＨレベルまたはＬレベルのみであり、２値的であるため、素子特性や配線抵抗などの不均一性に起因する表示ムラが原理的に発生しない。このため、本実施形態に係る電気光学装置によれば、高品質かつ高精細な階調表示が可能となる。
【００８８】
また、本実施形態においては、各フィールドの最初にすべての画素１１０をオフ状態とするようになっているため、画素１１０の位置に応じてデータ信号の書込みタイミングが異なることに起因して、各画素１１０に印加される実効電圧が不均一になるのを回避することができる。詳述すると、以下の通りである。
【００８９】
ここで、本実施形態に係る駆動方法の効果を説明するため、全画素オフ期間を設けない駆動方法（以下、「他の駆動方法」という）について検討してみる。すなわち、他の駆動方法においては、１フィールド内に全画素オフ期間を設けることなく、１フィールドを複数のサブフィールドにのみ分割する。そして、１フィールド内において画素１１０をオン状態にする時間と画素１１０をオフ状態にする時間との比率が階調データに応じた比率となるように各画素をオンオフ駆動することにより、階調データに応じた透過率を得るようになっている。
【００９０】
図８（ａ）は、上記他の駆動方法を用いた場合に、最初の画素および最後の画素に印加される電圧波形を例示するタイミングチャートである。ここで、最初の画素とは、１画面分のすべての画素のうち、最初にデータ信号が書き込まれる画素、すなわち、上から数えて１本目の走査線と左から数えて１本目のデータ線との交差に対応して設けられた画素である。また、最後の画素とは、１画面分のすべての画素のうち、最後にデータ信号が書き込まれる画素、すなわち、上から数えてｍ本目の走査線と、左から数えてｎ本目のデータ線との交差に対応して設けられた画素である。なお、図８（ａ）においては、説明の便宜上、最初の画素と最後の画素に対して同一の階調データが与えられ、この階調データに従う結果、１フィールドのうちのサブフィールドＳｆ１〜Ｓｆ３においてのみ画素をオン状態とし、その他のサブフィールドにおいては画素をオフ状態にする場合を想定している。また、フィールドｆ１の直前のフィールドは、画素をオフ状態にするサブフィールドをもって終了しているものとする。
【００９１】
まず、最初の画素の画素電極に対しては、フィールドｆ１の開始時（図８における時刻Ｔａ１）において対向電極信号ＬＣＣＯＭと反転レベルのデータ信号が書き込まれる。この結果、当該画素の液晶層には電圧ＶＨが印加され、画素はオン状態となる。なお、厳密には、最初の画素の画素電極に対して信号が書き込まれるタイミングと各サブフィールドの開始タイミングとは同一ではないが、ここでは説明の便宜上、これらのタイミングが同一であるものとして説明を進める。
【００９２】
サブフィールドＳｆ２およびＳｆ３においても同様に、最初の画素の画素電極に対しては対向電極信号ＬＣＣＯＭと反転レベルの信号が書き込まれ、画素はオン状態となる。
【００９３】
次に、サブフィールドＳｆ４以後のサブフィールドにおいては、画素はオフ状態になる。すなわち、まず、サブフィールドＳｆ４の開始タイミング（時刻Ｔａ２）においては、最初の画素の画素電極に対して対向電極信号ＬＣＣＯＭと同一レベルの信号が書き込まれ、この結果、当該最初の画素はオフ状態となる。サブフィールドＳｆ５〜Ｓｆ７においても同様に、画素電極に対して対向電極信号ＬＣＣＯＭと同一レベルの信号が書き込まれる結果、画素はオフ状態となる。
【００９４】
上記からも明らかなように、フィールドｆ１内で最初の画素がオン状態となる期間は、時刻Ｔａ１〜Ｔａ２の期間である。
【００９５】
次に、上記他の駆動方法を用いた場合に、フィールドｆ１において、最後の画素の画素電極に印加される電圧について検討する。まず、サブフィールドＳｆ１において、最後の画素の画素電極に対しては、最初の画素の画素電極に対して信号が書き込まれた時刻Ｔａ１からデータ転送期間（１Ｖａ）だけ経過した時刻Ｔａ１’において、対向電極信号ＬＣＣＯＭと反転レベルの信号が書き込まれ、当該最後の画素はオン状態となる。以後のサブフィールドＳｆ２およびＳｆ３においても同様に画素はオン状態となる。そして、サブフィールドＳｆ４において、最初の画素の画素電極に対してデータ信号が書き込まれた時刻Ｔａ２からデータ転送期間（１Ｖａ）だけ経過した時刻Ｔａ２’において、対向電極信号ＬＣＣＯＭと同一レベルの信号が最後の画素の画素電極に対して書き込まれる。この結果、画素は時刻Ｔａ２’からオフ状態となる。よって、最後の画素は、対向電極信号ＬＣＣＯＭと反転レベルの信号が書き込まれる時刻Ｔａ１’から、対向電極信号ＬＣＣＯＭと同一レベルの信号が書き込まれる時刻Ｔａ２’に至るまでの期間においてはオン状態になることは明らかである。
【００９６】
しかしながら、時刻Ｔａ１〜Ｔａ１’の期間においては、フィールドｆ１の直前のフィールドにおいて最後の画素の画素電極に書き込まれたＬレベルの信号が維持されている。一方、時刻Ｔａ１において対向電極信号ＬＣＣＯＭはＨレベルに反転しているから、時刻Ｔａ１〜Ｔａ１’の期間において、当該画素の液晶層に印加される電圧はＶＨとなり、最後の画素はオン状態となる。結局、最後の画素がオン状態となる期間は、Ｔａ１〜Ｔａ２’の期間であり、最初の画素がオン状態となる期間よりも期間Ｔａ１〜Ｔａ１’、すなわちデータ転送期間（１Ｖａ）の分だけ長い期間オン状態となってしまうのである。
【００９７】
このように、上記他の駆動方法においては、最初の画素がオン状態となる期間と、最後の画素がオン状態となる期間とが異なってしまうため、最初の画素と最後の画素には同一の階調データが与えられたにも関わらず、最初の画素に印加される電圧実効値と最後の画素に印加される電圧実効値とは異なってしまう。この結果、同一の階調で表示すべきであるにもかかわらず、各画素の透過率が異なってしまい、画素の位置に応じて表示が不均一になってしまうという問題が生じる。
【００９８】
これに対し、本実施形態に係る駆動方法によれば、かかる問題は生じない。この点について、図８（ｂ）を参照して説明する。図８（ｂ）は、本実施形態に係る駆動方法を用いた場合に、最初の画素および最後の画素に印加される電圧の波形を例示する図である。なお、図８（ｂ）においても、図８（ａ）の例と同様、最初の画素および最後の画素に対して同一の階調データが与えられ、この階調データに従う結果、１フィールドのうちのサブフィールドＳｆ１〜Ｓｆ３においてのみ画素をオン状態にする場合を想定している。
【００９９】
まず、対向電極信号ＬＣＣＯＭがＨレベルであるフィールドｆ１において、最初の画素の画素電極に対しては、フィールドｆ１の開始時（時刻Ｔｂ０）から全画素オフ期間が経過するまで（時刻Ｔｂ１）の期間において、対向電極信号ＬＣＣＯＭが印加される。この結果、当該期間においては最初の画素はオフ状態になる。
【０１００】
次に、全画素オフ期間経過後、サブフィールドＳｆ１の開始タイミングである時刻Ｔｂ１において、最初の画素電極に対して、対向電極信号ＬＣＣＯＭと反転レベルのデータ信号が書き込まれる。この結果、画素はオン状態となる。サブフィールドＳｆ２およびＳｆ３においても同様に最初の画素はオン状態となる。
【０１０１】
さらに、サブフィールドＳｆ４の開始タイミング（時刻Ｔｂ２）において、最初の画素の画素電極に対して対向電極信号ＬＣＣＯＭと同一レベルのデータ信号が書き込まれ、この結果画素はオフ状態になる。以後のサブフィールドＳｆ４〜Ｓｆ８においても同様に、最初の画素はオフ状態になる。結局、フィールドｆ１において最初の画素がオン状態となる期間は時刻Ｔｂ１〜Ｔｂ２の期間となる。
【０１０２】
一方、最後の画素の画素電極にも、最初の画素と同様、フィールドｆ１の開始時（時刻Ｔｂ０）から全画素オフ期間が経過するまで（時刻Ｔｂ１）の期間において、対向電極信号ＬＣＣＯＭと同一レベルのデータ信号が書き込まれる。この結果、最後の画素はオフ状態になる。
【０１０３】
次に、全画素オフ期間が経過した後、サブフィールドＳｆ１内の、最初の画素に対するデータ信号の書込みタイミング（時刻Ｔｂ１）からデータ転送期間（１Ｖａ）だけ経過した時刻Ｔｂ１’において、対向電極信号ＬＣＣＯＭと反転レベルのデータ信号が最後の画素の画素電極に対して書き込まれる。この結果、最後の画素はオン状態となる。なお、全画素オフ期間において画素電極に書き込まれた対向電極信号ＬＣＣＯＭと同一レベルのデータ信号は、時刻Ｔｂ１’に至るまで保持されている。一方、サブフィールドＳｆ２およびＳｆ３においても同様にして最後の画素はオン状態となる。
【０１０４】
次に、サブフィールドＳｆ４内の、最初の画素の画素電極に対して対向電極信号ＬＣＣＯＭと同一レベルのデータ信号が書き込まれた時刻Ｔｂ２からデータ転送期間（１Ｖａ）だけ経過した時刻Ｔｂ２’において、最後の画素の画素電極に対しても対向電極信号ＬＣＣＯＭと同一レベルのデータ信号が書き込まれ、当該画素はオフ状態になる。以後のサブフィールドＳｆ５〜Ｓｆ８においても同様に、最後の画素はオフ状態になる。
【０１０５】
結局、最後の画素がオン状態となる期間は、時刻Ｔｂ１’〜Ｔｂ２’の期間である。この期間は、最初の画素のオン期間よりもデータ転送期間（１Ｖａ）の分だけ時間的に遅れた期間となるが、その時間長は最初の画素のオン期間と同一となる。すなわち、最初の画素に印加される電圧実効値と、最後の画素に印加される電圧実効値とは等しくなるのである。このように、本実施形態に係る駆動方法によれば、同一の階調データが与えられた各画素に対して等しい電圧実効値を印加することができる。すなわち、上述した他の駆動方法におけるように、画素に対するデータ信号の書込みタイミングの違いに起因して、各画素に印加される電圧実効値が不均一になってしまうことがないから、すべての画素を通じて均一な表示を実現することができるのである。
【０１０６】
ところで、上記実施形態においては、基板上に配設されたすべての画素を用いて画像表示を行う場合を例に説明したため、全画素オフ期間においては、まさに電気光学装置が備えるすべての画素が一斉にオフ状態とされることとした。一方、近年、電気光学装置が備えるすべての画素のうちの一部の画素のみを用いて、部分表示（すなわち、表示領域のうちの一部の領域のみを用いた表示）を可能にした電気光学装置も提供されている。本発明をこのような電気光学装置に適用して部分表示を行う場合、当該電気光学装置が備えるすべての画素のうち、駆動の対象となる画素（すなわち、部分表示を行う領域に属する画素）のみについて、１フィールド内の全画素オフ期間においてオフ状態とし、各サブフィールドにおいて階調データに応じた電圧を印加する、といった処理を行うこととなる。つまり、本明細書における「全画素」または「すべての画素」とは、「電気光学装置が備える画素のうち、表示を行うために駆動の対象とされるすべての画素」という意味である。従って、電気光学装置が備える画素であっても、表示の対象となっていない画素は、本明細書にいう「全画素」および「すべての画素」には含まれない。具体的には、本明細書における「全画素」または「すべての画素」とは、電気光学装置が備えるすべての画素を用いて表示を行う場合には、まさにそれらすべての画素を意味する。一方、電気光学装置が備えるすべての画素のうちの一部の画素のみを用いて表示を行う場合にあっては、本明細書における「全画素」または「すべての画素」とは、表示を行うために駆動されるすべての画素を意味し、表示の対象となっていない画素は含まれない。
【０１０７】
また、例えば、画素電極が形成された領域における液晶層の厚さと、画素電極が形成されない領域（例えば表示領域以外の領域）における液晶層の厚さとが、画素電極の厚さ分だけ異なってしまうのを回避すべく、本来表示を行わない領域内に、いわゆるダミー画素（ダミー電極）を形成することがある。ここで、このようなダミー画素は、表示のために駆動されるものではないから、本明細書にいう「全画素」または「すべての画素」に含まれないのはいうまでもない。
【０１０８】
さて、本実施形態においては、１フィールドのうちの最後のサブフィールドＳｆ８においては階調データの如何に関わらず画素をオフ状態とするようにしたが、これは以下の理由によるものである。なお、以下では、常に画素をオフ状態にするサブフィールドのことをオフサブフィールドという。
【０１０９】
図９（ａ）は、上記実施形態におけるオフサブフィールド（サブフィールドＳｆ８）を設けず、１フィールドを全画素オフ期間と７個のサブフィールドとに分け、各サブフィールド単位で画素をオンオフ駆動する場合の各信号の様子を示すタイミングチャートである。なお、図９（ａ）および（ｂ）においては、階調データが（１１１）の場合を想定している。
【０１１０】
図９（ａ）に示すように、オフサブフィールドを設けない場合、最後の画素がオン状態となる期間は、最初の画素がオン状態となる期間よりもデータ転送期間分だけ短くなってしまう。これに対し、上記実施形態のように、１フィールドの最後にオフサブフィールドを設けた場合、図９（ｂ）に示すように、最後の画素がオン状態となるタイミングは、最初の画素がオン状態となるタイミングよりもデータ転送期間の分だけ遅れるが、この遅れた分だけ、オフサブフィールドにおいて画素をオン状態にする時間を確保することができるのである。従って、図９（ｂ）からも明らかなように、最初の画素がオン状態となる期間は、最後の画素がオン状態となる期間よりもデータ転送期間の分だけ遅れるが、その時間長は等しくなる。つまり、オフサブフィールドを設けることにより、当該オフサブフィールドを除いたすべてのサブフィールドにわたって画素をオン状態にする場合であっても、各画素に対して与えられる実効電圧を均一にすることができるのである。このことからも明らかなように、オフサブフィールドは、データ転送期間以上の時間長を有する必要がある。
【０１１１】
なお、本実施形態においては、液晶に印加される電圧実効値と相対透過率（または反射率）との関係を、図５（ａ）に示すように、印加される電圧実効値がＶＴＨ２以上になると液晶の透過率が低下していくものとしたので、各画素に印加される実効電圧を各画素の位置に関わらず均一にするために、オフサブフィールドを設定する必要が生じた。しかし、印加される電圧実効値がＶＴＨ２以上になると、液晶の透過率が印加される電圧実効値によらず一定値を維持するような特性をもつ液晶を用いた場合には、サブフィールドＳｆ１〜Ｓｆ７の合計の時間長が、１フィールドに対して（Ｖ７／ＶＨ）2となる時間長よりも長くなったとしても、すなわち、液晶層に印加される電圧実効値がＶＴＨ２を越えたとしても、透過率は１００％を維持するので、各画素に印加される実効電圧を各画素の位置に関わらず均一にするためのオフサブフィールドは無くてもよい。
【０１１２】
Ｄ：変形例
以上この発明の一実施形態について説明したが、上記実施形態はあくまでも例示であり、上記実施形態に対しては、本発明の趣旨から逸脱しない範囲で様々な変形を加えることができる。変形例としては、例えば以下のようなものが考えられる。
【０１１３】
＜変形例１＞
上述した各実施形態においては、各サブフィールドの書き込みを、最も短いサブフィールドと同じかそれよりもさらに短いデータ転送期間（１Ｖａ）で完了する必要がある（すなわち、１Ｖａ≦Ｓｆｋとなる必要がある）。一方、上述した各実施形態では８階調表示としたが、さらに階調表示度数を高めるためには、サブフィールドの期間をさらに短くする必要があるから、各サブフィールドの書き込みをより短期間で完了させる必要が生じる。
【０１１４】
しかしながら、駆動回路、特に、データ線駆動回路１４０におけるＸシフトレジスタ１４１０は、実際には上限付近の動作周波数で動作しているので、このままでは、階調表示度数を高めることができない。そこで、この点に改良を施した変形例について説明する。
【０１１５】
図１０は、本変形例に係る電気光学装置におけるデータ線駆動回路１４１の構成を示すブロック図である。この図において、Ｘシフトレジスタ１４１１は、ラッチパルスＬＰをクロック信号ＣＬＸに従って転送する点においては、図３に示されるＸシフトレジスタ１４１０と同様であるが、その段数が半分となっている点においてＸシフトレジスタ１４１０と相違している。すなわち、ｎ＝２ｐを満たす整数ｐを想定すると、Ｘシフトレジスタ１４１１は、ラッチ信号Ｓ１、Ｓ２、Ｓ３、・・・、Ｓｐを順次出力する構成となっている。
【０１１６】
また、この変形例において２値信号Ｄｓは、左から数えて奇数本目のデータ線１１４への２値信号Ｄｓ１と、偶数本目のデータ線１１４への２値信号Ｄｓ２との２系統に分けられて供給される。さらに、ラッチ回路１４２１では、奇数本目のデータ線１１４に対応して２値信号Ｄｓ１をラッチするものと、それに続く偶数本目のデータ線１１４に対応して２値信号Ｄｓ２をラッチするものとが組となって、それぞれ同一のラッチ信号の立ち下がりで同時にラッチを行う構成となっている。
【０１１７】
このような構成のデータ線駆動回路１４１によれば、図１０に示されるように、同一のラッチ信号Ｓ１、Ｓ２、Ｓ３、・・・、Ｓｐによって同時に画素２個分の２値信号Ｄｓ１、Ｄｓ２がラッチされる。すなわち、隣り合う２本のデータ線に対してそれぞれデータ信号ｄｊおよびｄｊ＋１が同時に供給されるのである。この結果、クロック信号ＣＬＸの周波数を上記実施形態と同一に維持したまま、必要な水平走査期間を半分にすることができる。さらに、Ｘシフトレジスタ１４１１を構成する単位回路の段数は、データ線１１４の総本数に対応する「ｎ」から、その半分である「ｐ」に削減される。このため、Ｘシフトレジスタ１４１１の構成を、Ｘシフトレジスタ１４１０（図３参照）と比較して簡略化することも可能である。
【０１１８】
一方、Ｘシフトレジスタ１４１１を構成する単位回路の段数が半分で済むということは、必要な水平走査期間を同じとするのであれば、クロック信号ＣＬＸの周波数を半分に低下させることができることを意味する。このため、水平走査期間を同じとするのであれば、動作周波数に起因して消費される電力を抑えることもできる。
【０１１９】
なお、本変形例においては、ラッチ信号によって同時にラッチ動作を行うラッチ回路１４２１の個数を「２」としたが、「３」以上としてもよいのはもちろんである。この場合、２値信号は、当該個数に応じた系統に分けられて供給され、Ｘシフトレジスタ１４１１の段数はデータ線数をその個数で除した数に減らすことができる。
【０１２０】
＜変形例２＞
上記実施形態においては、１水平走査期間において選択された１行分の画素に対して、点順次的にデータ信号を書き込む点順次駆動を採用したが、これに限らず、１水平走査期間において１行分の画素に対して一斉にデータ信号を書き込む線順次駆動を採用することもできる。図１１は、本変形例におけるデータ線駆動回路１４２の構成を示すブロック図である。
【０１２１】
このデータ線駆動回路１４２は、ある水平走査期間において２値信号Ｄｓをデータ線１１４の本数に相当するｎ個順次ラッチした後、ラッチしたｎ個の２値信号Ｄｓを次の水平走査期間において、それぞれ対応するデータ線１１４にデータ信号ｄ１、ｄ２、ｄ３、・・・、ｄｎとして一斉に供給するものである。具体的には、図１１に示すように、このデータ線駆動回路１４２は、Ｘシフトレジスタ１４１０と、第１ラッチ回路１４３０と、第２ラッチ回路１４３１とにより構成されている。Ｘシフトレジスタ１４１０は、上記実施形態におけるものと同様のものである。
【０１２２】
第１ラッチ回路１４３０は、２値信号Ｄｓをラッチ信号Ｓ１、Ｓ２、Ｓ３、・・・、Ｓｎの立ち下がりにおいて順次ラッチするものである。第２ラッチ回路１４３１は、第１ラッチ回路１４３０によってラッチされた２値信号Ｄｓの各々をラッチパルスＬＰの立ち下がりにおいて一斉にラッチするとともに、データ線１１４の各々にデータ信号ｄ１、ｄ２、ｄ３、・・・、ｄｎとして供給するようになっている。
【０１２３】
ここで、ある水平走査期間におけるデータ線駆動回路１４２の動作の概要について説明する。まず、ある走査信号Ｇｉが出力される１水平走査期間（１Ｈ）において、第２ラッチ回路１４３１は、当該走査信号Ｇｉの立ち上がりタイミングにおいて供給されるラッチパルスＬＰに従い、ｎ本のデータ線１１４の各々に対して一斉にデータ信号ｄ１、ｄ２、ｄ３、・・・、ｄｎを出力する。これらのデータ信号は、走査信号Ｇｉの供給によって導通状態となっている各画素のトランジスタを介して画素電極に書き込まれる。一方、この書込み動作に並行して、第１ラッチ回路１４３０は、上記ラッチパルスＬＰの転送によってＸシフトレジスタ１４１０から出力されるラッチ信号Ｓ１、Ｓ２、Ｓ３、・・・、Ｓｎに従い、（ｉ＋１）本目の走査線１１２に対応する１行分の画素に対する２値信号の点順次的なラッチを行う。
【０１２４】
このような動作が各水平走査期間ごとに並行して行われることにより、線順次駆動が実現される。なお、本変形例においても、上記変形例２に示したように、ラッチ信号によって同時にラッチ動作を行うラッチ回路１４２２の個数を「２」以上とするようにしてもよいことはもちろんである。
【０１２５】
Ｅ：液晶装置の全体構成
次に、上記実施形態や応用形態に係る電気光学装置の構造について、図１２および図１３を参照して説明する。ここで、図１２は、電気光学装置１００の構成を示す平面図であり、図１３は、図１２におけるＡ−Ａ’線の断面図である。
【０１２６】
これらの図に示されるように、電気光学装置１００は、画素電極１１８などが形成された素子基板１０１と、対向電極１０８などが形成された対向基板１０２とが、互いにシール材１０４によって一定の間隙を保って貼り合わせられるとともに、この間隙に電気光学材料としての液晶１０５が挟持された構造となっている。なお、実際には、シール材１０４には切欠部分があって、ここを介して液晶１０５が封入された後、封止材により封止されるが、これらの図においては省略されている。
【０１２７】
ここで、上記各実施形態においては、素子基板１０１を、上述したようにガラスまたは石英等の透明基板とした。従って、画素電極１１８をアルミニウム等の反射性金属によって形成すれば反射型表示装置として用いることができる一方、画素電極１１８をＩＴＯ（Indium Tin Oxide）等の透明薄膜によって形成すれば透過型表示装置として用いることができる。
【０１２８】
このように、上記各実施形態においては、素子基板１０１をガラスや石英等の透明な絶縁基板とし、ここに、画素電極１１８に接続されるトランジスタ１１６や、駆動回路の構成素子などを、基板上に堆積又は貼付けた半導体薄膜に形成したＴＦＴで構成したが、本発明を適用できるのは、かかる電気光学装置に限られない。例えば、素子基板１０１を半導体基板とし、この半導体基板にＭＯＳ型トランジスタ（ＭＯＳＦＥＴ）等を形成するようにしてもよい。ただし、この場合、素子基板は不透明であるから、画素電極１１８はアルミニウム等の反射性金属によって形成され、反射型表示装置として用いられることとなる。
【０１２９】
さて、素子基板１０１において、シール材１０４の内側かつ表示領域１０１ａの外側領域には、遮光膜１０６が設けられている。この遮光膜１０６が形成される領域内のうち、領域１３０ａには走査線駆動回路１３０が形成され、また、領域１４０ａにはデータ線駆動回路１４０が形成されている。すなわち、遮光膜１０６は、この領域に形成される駆動回路に光が入射するのを防止している。この遮光膜１０６には、対向電極１０８とともに、対向電極信号ＬＣＣＯＭが印加される構成となっている。このため、遮光膜１０６が形成された領域では、液晶層への印加電圧がほぼゼロとなるので、画素電極１１８の電圧無印加状態と同じ表示状態となる。
【０１３０】
また、素子基板１０１において、データ線駆動回路１４０が形成される領域１４０ａ外側であって、シール材１０４を隔てた領域１０７には、複数の接続端子が形成されて、外部からの制御信号や電源などを入力する構成となっている。
【０１３１】
一方、対向基板１０２の対向電極１０８は、基板貼合部分における４隅のうち、少なくとも１箇所において設けられた導通材（図示省略）によって、素子基板１０１における遮光膜１０６および接続端子と電気的な導通が図られている。すなわち、対向電極信号ＬＣＣＯＭは、素子基板１０１に設けられた接続端子を介して、遮光膜１０６に、さらに、導通材を介して対向電極１０８に、それぞれ印加される構成となっている。
【０１３２】
ほかに、対向基板１０２には、電気光学装置１００の用途に応じて、例えば、直視型であれば、第１に、ストライプ状や、モザイク状、トライアングル状等に配列したカラーフィルタが設けられ、第２に、例えば、金属材料や樹脂などからなる遮光膜（ブラックマトリクス）が設けられる。なお、色光変調の用途の場合には、例えば、後述するプロジェクタのライトバルブとして用いる場合には、カラーフィルタは形成されない。また、直視型の場合、電気光学装置１００に光を対向基板１０２側から照射するフロントライトが必要に応じて設けられる。くわえて、素子基板１０１および対向基板１０２の電極形成面には、それぞれ所定の方向にラビング処理された配向膜（図示省略）などが設けられて、電圧無印加状態における液晶分子の配向方向を規定する一方、対向基板１０１の側には、配向方向に応じた偏光子（図示省略）が設けられる。ただし、液晶１０５として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、前述の配向膜や偏光子などが不要となる結果、光利用効率が高まるので、高輝度化や低消費電力化などの点において有利である。
【０１３３】
なお、液晶としては、上述したＴＮ型のほか、１８０度以上のねじれ配向を有するＳＴＮ（Super Twisted Nematic）型や、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたゲストホスト型などの液晶を用いることもできる。
【０１３４】
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。さらに、対向基板１０２に対向電極１０８を配置するのでなく、素子基板１０１上に、画素電極と対向電極とを、互いに間隔を置いて櫛歯状に配置する構成としても良い。この構成では、液晶分子が水平配向して、電極間による横方向の電界に応じて液晶分子の配向方向が変化することになる。このように、本発明の駆動方法に適合するものであれば、液晶や配向方式として、種々のものを用いることが可能である。
【０１３５】
くわえて、電気光学装置としては、液晶装置のほかに、エレクトロルミネッセンス（ＥＬ）や、デジタルマイクロミラーデバイス（ＤＭＤ）、プラズマ発光や電子放出による蛍光などを用いて、その電気光学効果により表示を行う装置などの種々の電気光学装置に適用可能である。この場合、電気光学材料としては、ＥＬ、ミラーデバイス、ガス、蛍光体などとなる。なお、電気光学材料としてＥＬを用いる場合、素子基板１０１においてＥＬが画素電極１１８と透明導電膜の対向電極１０８との間に介在することになるので、対向基板１０２は不要となる。このように、本発明は、上述した構成と類似の構成を有する電気光学装置、特に、オンまたはオフの２値的な表示を行う画素を用いて、階調表示を行う電気光学装置のすべてに適用可能である。
【０１３６】
Ｆ：電子機器
次に、上述した液晶装置を具体的な電子機器に用いた例のいくつかについて説明する。
【０１３７】
＜その１：プロジェクタ＞
まず、実施形態に係る電気光学装置をライトバルブとして用いたプロジェクタについて説明する。図１４は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ１１００内部には、偏光照明装置１１１０がシステム光軸ＰＬに沿って配置されている。この偏光照明装置１１１０において、ランプ１１１２からの出射光は、リフレクタ１１１４による反射で略平行な光束となって、第１のインテグレータレンズ１１２０に入射する。これにより、ランプ１１１２からの出射光は、複数の中間光束に分割される。この分割された中間光束は、第２のインテグレータレンズを光入射側に有する偏光変換素子１１３０によって、偏光方向がほぼ揃った一種類の偏光光束（ｓ偏光光束）に変換されて、偏光照明装置１１１０から出射されることとなる。
【０１３８】
さて、偏光照明装置１１１０から出射されたｓ偏光光束は、偏光ビームスプリッタ１１４０のｓ偏光光束反射面１１４１によって反射される。この反射光束のうち、青色光（Ｂ）の光束がダイクロイックミラー１１５１の青色光反射層にて反射され、反射型の電気光学装置１００Ｂによって変調される。また、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、赤色光（Ｒ）の光束は、ダイクロイックミラー１１５２の赤色光反射層にて反射され、反射型の液電気光学装置１００Ｒによって変調される。一方、ダイクロイックミラー１１５１の青色光反射層を透過した光束のうち、緑色光（Ｇ）の光束は、ダイクロイックミラー１１５２の赤色光反射層を透過して、反射型の電気光学装置１００Ｇによって変調される。
【０１３９】
このようにして、電気光学装置１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ色光変調された赤色、緑色、青色の光は、ダイクロイックミラー１１５２、１１５１、偏光ビームスプリッタ１１４０によって順次合成された後、投写光学系１１６０によって、スクリーン１１７０に投写されることとなる。なお、電気光学装置１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー１１５１、１１５２によって、Ｒ、Ｇ、Ｂの各原色に対応する光束が入射するので、カラーフィルタは必要ない。
【０１４０】
なお、ここでは反射型の電気光学装置を用いたプロジェクタを例に説明を進めたが、透過型の電気光学装置を用いたプロジェクタとしてもよいことはもちろんである。
【０１４１】
＜その２：モバイル型コンピュータ＞
次に、上記電気光学装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１５は、このパーソナルコンピュータの構成を示す斜視図である。図において、コンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、表示ユニット１２０６とから構成されている。この表示ユニット１２０６は、先に述べた電気光学装置１００の前面にフロントライトを付加することにより構成されている。
【０１４２】
なお、この構成では、電気光学装置１００を反射直視型として用いることになるので、画素電極１１８において、反射光が様々な方向に散乱するように、凹凸が形成される構成が望ましい。
【０１４３】
＜その３：携帯電話機＞
さらに、上記電気光学装置を、携帯電話機に適用した例について説明する。図１６は、この携帯電話機の構成を示す斜視図である。図において、携帯電話機１３００は、複数の操作ボタン１３０２のほか、受話口１３０４、送話口１３０６とともに、電気光学装置１００を備えるものである。この電気光学装置１００にも、必要に応じてその前面にフロントライトが設けられる。また、この構成でも、電気光学装置１００が反射直視型として用いられることになるので、画素電極１１８に凹凸が形成される構成が望ましい。
【０１４４】
なお、電子機器としては、図１４〜図１６を参照して説明した他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器に対して、実施形態や応用形態に係る電気光学装置が適用可能なのは言うまでもない。
【０１４５】
【発明の効果】
以上説明したように、本発明によれば、データ線に印加される信号が２値化されて、高品位な階調表示が可能となる。また、本発明によれば、一斉に画素をオフ状態にする全画素オフ期間を各フィールド毎に設けたため、すべての画素にわたって均一な表示を実現することができる。
【図面の簡単な説明】
【図１】  本発明の実施形態に係る電気光学装置の電気的な構成を示すブロック図である。
【図２】  （ａ）、（ｂ）および（ｃ）は、それぞれ同電気光学装置の画素の一態様を示す回路図である。
【図３】  同電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。
【図４】  同電気光学装置におけるデータ変換回路の機能を示す真理値表である。
【図５】  （ａ）は同電気光学装置における電圧−透過率特性を示す図であり、（ｂ）は１フィールド内の全画素オフ期間および各サブフィールドを説明するための図である。
【図６】  同電気光学装置の動作を示すタイミングチャートである。
【図７】  同電気光学装置において対向電極に印加される電圧、および画素電極に印加される電圧を示すタイミングチャートである。
【図８】  同電気光学装置における効果を説明するための図である。
【図９】  同電気光学装置におけるオフサブフィールドについて説明するための図である。
【図１０】  本発明の変形例に係る電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。
【図１１】  本発明の変形例に係る電気光学装置におけるデータ線駆動回路の構成を示すブロック図である。
【図１２】  同電気光学装置の構造を示す平面図である。
【図１３】  同電気光学装置の構造を示す断面図である。
【図１４】  同電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。
【図１５】  同電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す斜視図である。
【図１６】  同電気光学装置を適用した電子機器の一例たる携帯電話機の構成を示す斜視図である。
【符号の説明】
１００・・・電気光学装置
１０１・・・素子基板
１０１ａ・・・表示領域
１０２・・・対向基板
１０５・・・液晶
１０８・・・対向電極
１１０・・・画素
１１２・・・走査線
１１４・・・データ線
１１６・・・トランジスタ
１１８・・・画素電極
１１９・・・蓄積容量
１２０・・・ＯＲゲート
１２１・・・スイッチ
１３０・・・走査線駆動回路
１４０，１４１，１４２・・・データ線駆動回路
１４１０，１４１１・・・Ｘシフトレジスタ
１４２０，１４２１・・・ラッチ回路
２００・・・タイミング信号生成回路
３００・・・データ変換回路
【図１】
0003750501.tif 000002
【図２】
0003750501.tif 000003
【図３】
0003750501.tif 000004
【図４】
0003750501.tif 000005
【図５】
0003750501.tif 000006
【図６】
0003750501.tif 000007
【図７】
0003750501.tif 000008
【図８】
0003750501.tif 000009
【図９】
0003750501.tif 000010
【図１０】
0003750501.tif 000011
【図１１】
0003750501.tif 000012
【図１２】
0003750501.tif 000013
【図１３】
0003750501.tif 000014
【図１４】
0003750501.tif 000015
【図１５】
0003750501.tif 000016
【図１６】
0003750501.tif 000017