(57)【特許請求の範囲】
【請求項１】
色情報を含む撮像信号を出力する色フィルタアレイを有する撮像手段と、
上記撮像手段により撮像された画像が正常状態か反転状態かを表す選択信号を出力する制御手段と、
上記撮像手段を駆動するタイミングを生成し、さらに上記撮像信号の垂直方向ライン毎の色識別情報を示す垂直方向色識別信号を生成するタイミング生成手段と、
上記撮像信号をデジタル変換してデジタル撮像信号を出力するデジタル変換手段と、
上記デジタル撮像信号に映像信号処理を施し表示装置に対応したデジタル映像信号を出力するデジタル信号処理手段と、
上記デジタル撮像信号と上記垂直方向色識別信号をまとめた格納データを生成する変換復元手段と、
上記格納データが書込まれる記憶手段と、
上記記憶手段に対して格納データの書込みアドレスと書込みコマンド及び格納データの読出しアドレス及び読出しコマンドを発行して上記格納データの上記記憶手段への読み書きを制御し、さらに上記選択信号に基づいて上記記憶手段から記憶された画像データを読出す順番を指示する記憶制御手段とを備え、
上記変換復元手段は、上記デジタル撮像信号と上記垂直方向色識別信号をまとめて上記格納データを生成するに当たり、上記格納データのデータ幅を上記記憶手段のデータ幅に合致させ、上記記憶手段から読み出された上記格納データからデジタル撮像信号と上記垂直方向色識別信号を復元して上記デジタル信号処理手段に供給する
ことを特徴とする撮像装置。
【請求項２】
上記デジタル撮像信号の量子化ビット数が１０ビットであり、上記記憶手段のデータ幅が１６ビットであり、
上記変換復元手段は、ｎ番目の画素のデジタル撮像信号の１０ビットと、ｎ＋１番目の画素のデジタル撮像信号の上位５ビットと上記垂直方向色識別信号の１ビットとを合せて１６ビットの格納データに変換し、
上記ｎ＋１番目の画素のデジタル撮像信号の下位５ビットと、ｎ＋２番目の画素のデジタル撮像信号の１０ビットと、上記垂直方向色識別信号の１ビットとを組合せて１６ビットの格納データに変換する
ことを特徴とする請求項１に記載の撮像装置。
【請求項３】
上記記憶制御手段は上記格納データを上記記憶手段に書込むアドレスと書込みコマンドを上記記憶手段に発行する書込みアクセスに対して、上記記憶手段に保持されている１フレーム前の格納データを書込み時と同じ順番で読出すアドレスと読出しコマンドを上記記憶手段に発行する第１の読出しアクセスと、上記記憶手段に保持されている１フレーム前の格納データを書込み時と逆の順番で読出すアドレスと読出しコマンドを上記記憶手段に発行する第２の読出しアクセスを行うことを特徴とする請求項１又は２に記載の撮像装置。
【請求項４】
上記デジタル変換手段の出力デジタル撮像信号から上記変換復元手段の出力デジタル撮像信号を差引く第１の減算手段と、
上記第１の減算手段の出力信号に係数を掛ける係数手段と、
上記係数手段の出力信号を所定振幅で制限する振幅制限手段と、
上記デジタル変換手段の出力デジタル撮像信号から上記振幅制限手段の出力信号を差引く第２の減算手段とを備えたことを特徴とする請求項１乃至３のいずれかに記載の撮像装置。
【請求項５】
上記撮像手段から撮像信号が出力されないフレーム期間は、上記乗算手段の係数設定値及び上記振幅制限手段の振幅設定値を入力信号そのまま出力する設定値とすることを特徴とする請求項４に記載の撮像装置。
【請求項６】
上記記憶手段は３フレーム分の記憶領域を有し、上記記憶制御手段はそのうち２フレーム分の領域を対象にアドレスを発行し、所定のイベントが発生した場合、その時点で書込んでいる当該フレームの書込みを完了した段階で、当該フレームの領域を除く２フレーム分の領域を対象にアドレスを発行するように動作することを特徴とする請求項１乃至３のいずれかに記載の撮像装置。
【請求項７】
上記デジタル信号処理手段から出力されるデジタル映像信号の水平方向に画素順番を反転させる水平方向反転手段を備え、
通常画像モードで上記記憶制御手段は上記記憶手段に保持されている１フレーム前の格納データを書込み時と同じ順番で読出すアドレスと読出しコマンドを上記記憶手段に発行し、上記水平方向反転手段は入力信号を遅延させるように動作し、
上下画像反転モードで上記記憶制御手段は上記記憶手段に保持されている１フレーム前の格納データを垂直方向は書込みとは逆の順番で水平方向は書込みと同じ順番で読出すアドレスと読出しコマンドを上記記憶手段に発行し、上記水平方向反転手段は水平方向画素並びを反転させるように動作する
ことを特徴とする請求項１又は２に記載の撮像装置。
【請求項８】
上記デジタル信号処理手段から出力されるデジタル映像信号の垂直方向の欠落ラインを上下の有効画素ラインを入力とする補間フィルタ処理で補間する垂直補間手段と、上記垂直補間手段から出力されるデジタル映像信号の水平方向の画素順番を反転させる水平反転手段と、上記水平反転手段から出力されるデジタル映像信号を水平方向の補間フィルタ処理を行って水平方向の画像拡大を行う水平拡大手段と
をさらに備えたことを特徴とする請求項１又は２に記載の撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、メモリ等を利用して画像信号処理を行う撮像装置に関する。
【０００２】
【従来の技術】
【０００３】
撮像装置の画像反転機能の動作について図３４に基づいて説明する。図３４において３００は撮像部、３１０は制御回路２１０の指示に基づいて撮像部３００を回転させる回転部、３２０は制御回路２１０の指示に基づいて撮像部３００及び回転部３１０を旋回させる旋回部である。
【０００４】
旋回部３２０は、1台の撮像装置で広範囲の空間の監視が行えるように、例えば天井に取り付けられており、撮像部３００を前方から斜め下前方、真下、斜め下後方、後方を撮像するように旋回動作を行う。回転部３１０を動作させない時に、撮像装置の出力映像信号を表示すると、真下から斜め下後方、後方にかけてを撮像した映像は天地が反転したものとなる。回転部３１０は旋回部３２０が前方から旋回して真下に達した段階で、撮像部３００をを180度回転させる。また、旋回部３２０が後方から旋回して真下に達した段階で、撮像装置を180度回転させ元の状態に戻す。旋回部３２０の動作に対応して回転部３１の動作を制御する時に、撮像装置の出力映像信号を表示すると、真下から斜め下後方、後方にかけてを撮像した映像でも天地が反転することはない。
【０００５】
【発明が解決しようとする課題】
従来の撮像装置は以上のように構成されているので、画像を上下反転させるために回転部が必要となり、外形寸法が大きくなるとともに高価になるという課題、及び真下に位置した時に回転する画像が表示されるため、監視者に目が回る感覚を与えるという課題がある。
【０００６】
この発明は、上述のような課題の解消を目的としてなされたもので、回転部を設けることなしに、常に天地の正常な画像を得ることができる撮像装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る撮像装置は、撮像手段と、この撮像手段により撮像された画像が正常状態か反転状態かを表す選択信号を出力する制御手段と、上記撮像された画像を表す画像データを記憶する記憶手段と、上記選択信号に基づいて上記記憶手段から記憶された画像データを読出す順番を指示するメモリ制御手段とを備えたものである。
【０００８】
又、上記記憶手段から読出される画像データを用いて輝度信号と色差信号とを分離し、所定の処理を行う処理手段を備えることを特徴とするものである。
【０００９】
又、上記メモリ制御手段は、上記記憶手段が上記画像データとともに垂直方向色識別信号も記憶するように制御することを特徴とするものである。
【００１０】
又、上記メモリ制御手段は、上記記憶手段に記憶された画像データを、第１の処理のために書込みの順番と同じ順番で読出すとともに、第２の処理のために逆の順番でも読出すように制御することを特徴とするものである。
【００１１】
又、上記第１の処理は、雑音低減処理であることを特徴とするものである。
【００１２】
又、上記第１の処理は、画像データが欠落するフィールドに対する上記画像データの補間処理であることを特徴とするものである。
【００１３】
又、上記記憶手段は複数の記憶領域を有し、上記メモリ制御手段は、画像の保存を指示されたとき該画像を表す画像データを記憶する記憶領域へのその後の書込みを禁止し、再生を指示されたとき上記書込みを禁止された記憶領域から上記画像データを読出すように制御することを特徴とするものである。
【００１４】
【発明の実施の形態】
実施の形態１．
図１は本発明の実施の形態１による撮像装置を示すブロック図である。図１において、３０は図９に示すような回路で構成される撮像部、３２は制御回路２１の指示に基づいて撮像部３０を旋回させる旋回部である。
【００１５】
図９において、１は被写体を撮像する撮像素子、２は撮像信号の雑音を除去する相関二重サンプリング回路（以下CDS回路と記す。）、３は利得が制御できる増幅回路、４はアナログ信号を標本化及び量子化してデジタル信号を出力するアナログ・デジタル変換回路（以下A／D回路と記す。）、９は映像信号及び垂直方向色識別信号を後述するメモリ回路１９のバス幅に対応する映像データに変換あるいは上記映像データを映像信号及び垂直方向色識別信号に復元する変換復元回路、１９は書込みアドレス及び読出しアドレスをランダムに設定できるメモリ回路、１０は撮像装置の出力信号規格を満足する出力信号が得られるように、色分離、輪郭補正、同期信号加算、ホワイトバランス、ガンマ補正、エンコード等の映像信号処理を行う処理回路、１４はデジタル信号をアナログ信号に変換する第１のデジタル・アナログ変換回路（以下第１のD／A変換回路と記す。）、１５は輝度信号の出力端子、１６は色差信号を色搬送波で変調する変調回路、１７はデジタル信号をアナログ信号に変換する第２のデジタル・アナログ変換回路（以下第２のD／A変換回路と記す。）、１８は色信号の出力端子、２０はメモリ回路１９の書込み読出しを制御するメモリ制御回路、２１は増幅回路３、メモリ制御回路２０、TG回路２３の動作を制御する例えばマイクロ・コンピュータ等で構成される制御回路、２２は同期信号を発生する同期信号発生回路（以下SSG回路と記す。）、２３は撮像素子の駆動に必要なタイミング信号をSSG回路２２に基づいて生成して撮像素子１を駆動するタイミング発生回路（以下TG回路と記す。）である。
【００１６】
次に動作について説明する。撮像素子１はTG回路２３において生成されるタイミングに基づいた露光時間で撮像した撮像信号を出力する。CDS回路２は撮像素子１から出力された撮像信号の映像成分及び雑音成分から成る信号部分を標本化して得られる第１の信号レベルから、雑音成分のみの信号部分を標本化して得られる第２の信号レベルを減算して雑音成分を除去する。増幅回路３はCDS回路２の出力信号を制御回路２１により設定される利得で増幅する。A/D回路４は増幅回路３の出力信号をデジタル化する。
【００１７】
又、撮像素子１の表面には色フィルタアレイが設けられており、処理回路１０において画素間で演算することにより、輝度信号と線順次色差信号を取出すことができる。これらの信号のうち線順次色差信号は、走査線毎に交互にR-Y信号とB-Y信号から成るものである。TG回路２３は、出力される線順次色差信号がR-Y信号かB-Y信号かを識別する垂直方向色識別信号を変換復元回路９に供給する。
【００１８】
変換復元回路９はA/D回路４の出力映像信号及び上述したTG回路２３の出力に基づく垂直方向色識別信号のデータ幅をメモリ回路１９のデータ幅に対応するように変換する。例えば、映像信号の量子化ビット数が１０ビットで、データ・バス幅が１６ビットの場合を例に説明する。１６ビットのデータ・バス幅に対して１０ビットの画素データ１．５画素分の１５ビットを割り当てるようにデータ変換する。３画素分の画像データが２ワードのデータに変換される。映像信号を変換した１５ビットのデータに、１ビットの垂直方向色識別信号を加えて１６ビットのメモリ入力データを構成する。
【００１９】
変換復元回路９において変換されたデータはメモリ回路１９のデータ入出力端子に入力し、書き込まれる。その後、記憶されたデータはメモリ回路１９のデータ入出力端子から出力され、該データは再度変換復元回路９において元の映像信号及び垂直方向色識別信号のデータ幅に復元される。例えば、読み出した１６ビットのデータから１ビットの上記垂直方向色識別信号を取出して処理回路１０に供給する。変換復元回路９は上記１．５画素分の画素データを変換した１５ビットのデータを元の１０ビットの映像信号に復元して処理回路１０に供給する。
【００２０】
処理回路１０はSSG回路２２で発生された同期信号のタイミングに基づいて、変換復元回路９の出力映像信号を輝度信号と線順次色差信号に分離する。上記線順次色差信号を同時化してR-Y信号及びB-Y信号を得る。垂直方向色信号識別信号に基づいてR-Y信号あるいはB-Y信号を識別し、上記タイミングで輪郭補正、同期信号加算、ホワイトバランス、ガンマ補正、エンコード等の映像信号処理を行う。
【００２１】
このように、TG回路２３から垂直方向色識別信号を変換復元回路９へ供給することで、メモリ回路１９の後段の処理回路１０で映像信号処理を行う際に、入力された線順次色差信号がR-Y信号であるかB-Y信号であるかの識別が可能となる。
【００２２】
第１のD/A回路１４は処理回路１０から出力される輝度信号をアナログ化する。第１の出力端子１５は第１のD/A回路１４から出力される輝度信号を出力する。変調回路１６は処理回路１０から出力される線順次色差信号を色副搬送波で変調する。第２のD/A回路１７は変調回路１６から出力される搬送色信号をアナログ化する。第２の出力端子１８は第２のD/A回路１７から出力される搬送色信号を出力する。
【００２３】
メモリ制御回路２０は所定の書込み読出しスケジュールに基づいたタイミングで動作する。上記タイミングに基づいて、メモリ・アドレスを指示するとともに書込みコマンドあるいは読出しコマンドをメモリ回路１９に供給する。また、上記タイミングに基づいて、メモリ回路１９の入出力端子へのデータ入出力を制御する制御信号を変換復元回路９に供給する。
【００２４】
制御回路２１は増幅回路３、メモリ制御回路２０及びTG回路２３を制御する。特に、メモリ制御回路２０に対して通常画像モードか上下反転画像モードかを指示する。これを受けて、メモリ制御回路２０は、通常画像モードの場合、１フレーム前に書込んだデータを同じ順番で読み出せる様なメモリ・アドレスをメモリ回路１９に指示する。上下反転画像モードの場合、１フレーム前に書込んだフィールドのデータを書込みとは逆の順番で読み出せる様なメモリ・アドレスをメモリ回路１９に指示する。TG回路２３はSSG回路２２で発生された同期信号タイミングに基づいて撮像素子１を駆動するタイミング信号を生成する。
【００２５】
メモリ回路１９はフィールド単位の映像信号を記憶できる容量を有しており、以下、メモリ回路１９に対してデータ書込みを行う場合の動作を、２フレーム分の映像信号の容量の場合を例に詳細に説明する。
【００２６】
変換復元回路９は撮像素子１から出力された映像信号の画素配列の順番でA/D回路４から出力されるデジタル・データをメモリ制御回路２０から指示される書込みタイミングに同期してメモリ回路１９の入出力端子に供給する。メモリ制御回路２０は書込みを行うメモリ・アドレスを指示するとともに書込みコマンドを発行する。メモリ回路１９は入出力端子に供給されたデータを指定のメモリ・アドレスに書込む。
【００２７】
メモリ回路１９に対してデータ読出しを行う場合の動作を詳細に説明する。メモリ制御回路２０は読出しを行うメモリ・アドレスを指示するとともに読出しコマンドを発行する。メモリ回路１９は指定のメモリ・アドレスから読出したデータを入出力端子から出力する。変換復元回路９はメモリ回路１９の入出力端子からデジタル・データをメモリ制御回路２０から指示される読出しタイミングに同期して取込みを行い、A/D回路４の標本化周波数に基づくデータレートに同期させて出力する。
【００２８】
次に、メモリ制御の動作について詳細に説明する。説明の簡単のため１フィールドに１ラインあたり１０画素のラインが１０ラインあるような映像信号を仮定する。図２において、０から９までのライン番号と０から９までの画素番号で決まる各画素位置に入力順序基づく画素データの番号を割りつけている。同様に説明の簡単のため１０行×４０列＝４００個のデータを記憶できるメモリを仮定する。図３は、０から９までの行アドレスと０から３９までの列アドレスで決まるメモリ位置に書込み順序を示す番号を割りつけたメモリ内部配置図である。１フィールドは１０ライン×１０画素＝１００画素から成ると仮定したので、メモリも４フィールドすなわち２フレームの記憶容量と仮定した。
【００２９】
変換復元回路９はメモリ回路１９の入出力端子に画素データを図２に示す入力順序で供給する。メモリ制御回路２０は図３に示す書込み順序で書込みアドレスを発生して、画素データをメモリ回路１９に格納する。３９９番の画素データを行アドレス：９、列アドレス：３９の位置に書込むと、次の４００番の画素データは行アドレス：０、列アドレス：０の０番の画素データを書込んだ位置に戻り、以降同様の順番で制御される。
【００３０】
通常画像モードの場合の動作を説明する。変換復元回路９からメモリ回路１９の入出力端子に図４に示すような入力順序２００番から２９９番の画素データが供給されている時、１フレーム前に書込まれた図３の書込み順序０番から９９番の画素データを読出す。図５は、各画素位置に各画素データの書込み順序を示す番号を入れた出力画像の画素配置図である。
【００３１】
上下反転画像モードの場合の動作を説明する。変換復元回路９からメモリ回路１９の入出力端子に図４に示すような入力順序２００番から２９９番の画素データが供給されている時、１フレーム前に書込まれた図３の書込み順序０番から９９番の画素データを書込み順序とは逆の順番で読出す。図６は、各画素位置に各画素データの書込み順序を示す番号を入れた出力画像の画素配置図である。
【００３２】
また、有効映像期間だけでなく垂直あるいは水平帰線期間の信号や、撮像素子の出力信号の場合は垂直あるいは水平帰線期間のオプティカル・ブラック信号もメモリ回路１９に記憶する場合のメモリ制御の動作について説明する。説明の簡単のため１フィールドに１ラインあたり１０画素のラインが１０ラインあるような帰線期間を含む映像信号を仮定する。図７において、０から９までのライン番号と０から９までの画素番号で決まる各画素位置に入力順序に基づく画素データの番号を割りつけている。ライン番号２から８が垂直方向の有効映像期間、画素番号２から８が水平方向の有効映像期間と仮定する。
【００３３】
通常画像モードの場合の動作は、上述したものと同じである。
一方、上下反転画像モードの場合、変換復元回路９からメモリ回路１９の入出力端子に図４に示すような入力順序２００番から２９９番の画素データが供給されている時、１フレーム前に書込まれた図３の書込み順序０番から９９番の画素データのうち有効映像期間相当の画素データを書込み順序とは逆の順番で読出す。図８は、各画素位置に各画素データの書込み順序を示す番号を入れた出力画像の画素配置図である。
【００３４】
前述のように、処理回路１０に入力される信号は、輝度信号と線順次色差信号の２つの信号情報を含む信号である。仮に、上記メモリ回路１９を処理回路１０の後段に設けた場合を考えると、本実施の形態に比べ、すでに処理され分離された輝度信号と線順次色差信号の２つの信号を記憶しなければならず、２信号分の記憶容量が必要となる。
したがって、上記メモリ回路１９の後段で処理回路１０により信号を処理することとしたので、記憶容量が１信号分の信号容量で済むという効果を奏する。
【００３５】
図９の撮像部３０を有する撮像装置の動作は、旋回部３２は、1台の撮像装置で広範囲の空間の監視が行えるように、例えば天井に取り付けた撮像部３０を前方から斜め下前方、真下、斜め下後方、後方を撮像するように旋回動作を行う。制御回路２１は撮像部３０が前方から斜め下前方、真下までを撮像するように旋回部３２の動作を制御すると同時に、撮像部３０に上記通常画像モードを指示する。また、制御回路２１は撮像部３０が真下から斜め下後方、後方までを撮像するように旋回部３２の動作を制御すると同時に、撮像部３０に上記上下反転画像モードを指示する。撮像部３０は旋回部３２が前方から旋回して真下に達した段階で、制御回路２１の指示に基づき出力画像を上下反転させる。また、旋回部３２が後方から旋回して真下に達した段階で、制御回路２１の指示に基づき出力画像を上下反転させ元の状態に戻す。撮像部３０の出力映像信号を表示装置に表示すると、真下から斜め下後方、後方にかけてを撮像した映像でも天地が反転することはなくなる。また、真下撮像位置で画像が反転する際も一瞬で画像は上下反転する。
【００３６】
尚、図１においては、説明を簡単にするために制御回路２１を独立して表しているが、実際の製品においては、撮像部３０の中に制御回路２１を配置することが好ましい。
【００３７】
以上のように、本実施の形態においては、従来必要とされてきた回転部が不要となり、外形寸法を小さくすることができるとともに、真下撮像位置で画像が反転する際も一瞬で画像が上下反転するので、監視者に対して目が回るなどの感覚を与えることが無くなる。
【００３８】
実施の形態２．
図１０は本発明の実施の形態２による撮像部を示すブロック図である。図１０において、９は映像信号を後述するメモリ回路１９のバス幅に対応する映像データに変換するとともに、上記映像データを通常画像モード若しくは上下反転モードの第１の出力信号９０１と、常に通常モードの第２の出力信号９０２との２系統の映像信号に復元する変換復元回路、２０ａはメモリ制御回路であり、実施の形態１と同様に、メモり回路１９に書き込まれたデータを前述の通常モード又は上下反転モードにて読み出すように制御する。
【００３９】
又、５はA/D回路４の出力信号から第２の出力信号９０２を減算する第１の減算回路、６は入力信号に後述の制御回路２１ａにより設定された係数を乗じる係数回路、７は後述の制御回路２１ａにより設定された一定のレベル以下の信号のみを通過させるリミッタ回路、８はA/D回路４出力信号からリミッタ回路７出力信号を減算する第２の減算回路、１０は変換復元回路９の第１の出力信号９０１にSSG回路２２で発生された同期信号タイミングに基づいて所定の映像信号処理を行う処理回路である。
【００４０】
又、２１ａは増幅回路３、係数回路６、リミッタ回路７、メモリ制御回路２０ａ及びTG回路２３ａの動作を制御する例えばマイクロ・コンピュータ等で構成される制御回路、２３ａは撮像素子の駆動に必要なタイミング信号をSSG回路２２に基づいて生成して撮像素子１を駆動すると同時に係数回路６、リミッタ回路７も制御するタイミング発生回路（以下TG回路と記す。）である。その他のものは、同一符号を付して図１に示したものと同一のものである。
【００４１】
次に動作について説明する。第１の減算回路５、係数回路６、リミッタ回路７、第２の減算回路８、変換復元回路９、メモリ回路１９、メモリ制御回路２０ａにより、雑音低減機能を実現する。
【００４２】
メモリ回路１９に対してデータ書込みを行う場合、変換復元回路９ａは入力端子２５に印加された映像信号の画素配列の順番で第２の減算回路８から出力されるデジタル・データをメモリ制御回路２０ａから指示される書込みタイミングに同期してメモリ回路１９の入出力端子に供給する。メモリ制御回路２０ａは書込みを行うメモリ・アドレスを指示するとともに書込みコマンドを発行する。メモリ回路１９は入出力端子に供給されたデータを指定のメモリ・アドレスに書込む。
【００４３】
メモリ回路１９に対して第１のデータ読出しを行う場合の動作を詳細に説明する。メモリ制御回路２０ａは第１の読出しを行う第１のメモリ・アドレスを指示するとともに第１の読出しコマンドを発行する。メモリ回路１９は指定の第１のメモリ・アドレスから読出した第１のデジタル・データを入出力端子から出力する。変換復元回路９ａはメモリ回路１９の入出力端子から第１のデジタル・データをメモリ制御回路２０ａから指示される読出しタイミングに同期して取込んで、A/D回路４の標本化周波数に基づくデータレートに同期して第１の出力信号９０１として出力する。
【００４４】
メモリ回路１９に対して第２のデータ読出しを行う場合の動作を詳細に説明する。メモリ制御回路２０ａは第２の読出しを行う第２のメモリ・アドレスを指示するとともに第２の読出しコマンドを発行する。メモリ回路１９は指定の第２のメモリ・アドレスから読出した第２のデジタル・データを入出力端子から出力する。変換復元回路９ａはメモリ回路１９の入出力端子から第２のデジタル・データをメモリ制御回路２０ａから指示される読出しタイミングに同期して取込みを行い、A/D回路４の標本化周波数に基づくデータレートに同期して第２の出力信号９０２として出力する。
【００４５】
メモリ制御回路２０ａは所定の1回の書込みと2回の読出しを行うスケジュールに基づいたタイミングで動作する。上記タイミングに基づいて、メモリ・アドレスを指示するとともに書込みコマンドあるいは読出しコマンドをメモリ回路１９に供給する。また、上記タイミングに基づいて、メモリ回路１９の入出力端子へのデータ入出力を制御する制御信号を変換復元回路９ａに供給する。
【００４６】
第１の減算回路５の出力信号は現在の信号と１フレーム前の信号である第２の出力信号９０２とのフレーム間差分信号である。フレーム間差分信号は静止画像では雑音成分だけであり、動画像では雑音成分と動き成分から成る。入力信号が静止画像であれば雑音成分だけのフレーム間差分信号を現在の信号から除去することにより雑音が低減できる。入力信号には動画像の場合もあるため、フレーム間差分信号に含まれる動き成分を減らすように、係数回路６の係数及びリミッタ回路７のリミッティング・レベルを調整する。
【００４７】
係数回路６は第１の減算回路５の出力信号に制御回路２１により設定される係数を乗じる。リミッタ回路７は第２の係数回路６の出力信号のうち制御回路２１により設定されるレベル以下の信号のみを通過させる。第２の減算回路８はA/D回路４出力信号からリミッタ回路７出力信号を減算する。
【００４８】
上記時間方向の雑音低減機能は、時間方向のフレーム間あるいはフィールド間相関を利用して信号成分と雑音成分を分離する。フレーム遅延信号が上下反転した映像信号の場合は時間方向の雑音低減機能は実現できない。しかし、メモリから２系統の映像信号を出力するように構成したので、即ち、画像が上下反転した映像信号を読出すだけでなく、入力信号をフレーム遅延した映像信号も出力するように構成したので、時間方向の雑音低減機能と画像の上下反転機能を両立できる。
【００４９】
尚、第１の出力信号９０１の上下反転又は通常画像、及び第２の出力信号９０２の通常画像を得るためのメモリ制御動作については、実施の形態１にて図２〜図８にしたがって説明した通りである。
【００５０】
このように、本実施の形態においては、メモリ書込み及び読出し制御のシーケンスを一定で動作させつつ、時間方向の雑音低減機能を実現でき、メモリ制御を簡単にできるという効果を奏する。
【００５１】
又、図１０に示した構成により、以下のような機能を奏することも可能である。
【００５２】
制御回路２１ａにおいて、シャッター・スピードを1/30秒に設定した場合を例に説明する。制御回路２１はTG回路２３のシャッター・スピード設定を1/30秒とするように指示する。TG回路２３は露光時間が1/30秒となるように撮像素子１を駆動する。撮像素子１は、1/30秒毎に垂直同期周期が1/60秒の映像信号を出力する。出力信号は1/60秒毎に信号有り、信号無しを繰り返す間欠信号となる。TG回路２３は、上記間欠信号の信号有り期間で有意、信号無し期間で無意となるような書込み制御信号を係数回路６及びリミッタ回路７に供給する。
【００５３】
上記書込み制御信号が有意の時、第１の減算回路５の出力信号は現在の信号と１フレーム前の信号とのフレーム間差分信号である。係数回路６の係数及びリミッタ回路７のリミッティング・レベルは、上記フレーム間差分信号に含まれる動き成分を減らすように制御回路によって設定される。第２の減算回路８の出力信号は現在の信号から雑音成分を中心とするフレーム間差分信号を除いたものである。この雑音が低減された信号をメモリ回路１９に記憶させる。
【００５４】
上記書込み制御信号が無意の時、第１の減算回路５の出力信号は現在の信号が“０”のため１フレーム前の信号の極性を反転したものである。係数回路６の係数は書込み制御信号に基づいて“1.0”に設定される。リミッタ回路７のリミッティング・レベルは、書込み制御信号に基づいて無限大に設定される。第１の減算回路５の出力信号は係数回路６及びリミッタ回路７をスルーで通過する。第２の減算回路８の出力信号は現在の信号が“０”のため第１の減算回路５の出力信号の極性を反転したものであるため１フレーム前の信号である。この１フレーム前の信号をメモリ回路１９に記憶させる。
【００５５】
このように、書込み制御信号で、時間方向の雑音低減機能を構成する係数回路６及びリミッタ回路７をスルー制御することにより、長時間露光時の画像補間を実現している。
そのため、本実施の形態においては、メモリ書込み及び読出し制御のシーケンスを一定で動作させつつ、長時間露光時の画像補間を実現でき、メモリ制御を簡単にできるという効果を奏する。
【００５６】
なお、実施の形態２において、上記以外の点は実施の形態１と同様である。
【００５７】
実施の形態３．
図１１は本発明の実施の形態３による撮像装置を示すブロック図である。図１１において、２４はメモリ制御回路２０に制御信号を供給する検出回路である。その他のものは、同一符号を付して図１に示したものと同一のものである。
【００５８】
メモリ回路１９はフィールド単位の映像信号を記憶できる容量を有しており、以下、３フレーム分の映像信号の容量の場合を例に説明する。メモリ回路１９は、記憶容量を１フレーム単位で３分割して、第１の記憶領域、第２の記憶領域、第３の記憶領域を有するものとする。
【００５９】
電源投入後、メモリ制御回路２０ｂは、第１の記憶領域と第２の記憶領域の２フレームを使用して第１の記憶領域、第２の記憶領域、第１の記憶領域、第２の記憶領域の順番で書込みを行う。同時に第２の記憶領域、第１の記憶領域、第２の記憶領域、第１の記憶領域の順番で読出し動作を行う。検出回路２４は、例えば大きな物音が発生した時、大きな画像変化が起きた時あるいは、撮影者が保存ボタンを押した時のような何らかのイベント発生時に保存指示信号をメモリ制御回路２０ｂに供給する。
【００６０】
保存指示信号がメモリ制御回路２０ｂに到着した時点で第２の記憶領域に対して書込みを行っていたとする。書込みを行っていたフレームの最後まで第２の記憶領域に対して書込みを行う。次フレームの書込みは第３の記憶領域に対して行い、以降第１の記憶領域、第３の記憶領域、第１の記憶領域、第３の記憶領域の順番で書込み動作を行う。第２の記憶領域に対する書込みは、新たな保存指示信号が検出回路２４から出されるまで行わない。
【００６１】
保存指示信号がメモリ制御回路２０ｂに到着した時点で第２の記憶領域に対して書込みを行っていたとすると、読出しは第１の記憶領域に対して行っている。次フレームの読出しは第２の記憶領域に対して行い、以降第３の記憶領域、第１の記憶領域、第３の記憶領域、第１の記憶領域の順番で読出し動作を行う。
【００６２】
制御回路２１ｂは、操作者が保存画像の再生を指示する操作を行った時、画像再生を有意とする制御信号をメモリ制御回路２０ｂに供給する。メモリ制御回路２０ｂは、画像再生が有意の期間、第２の記憶領域から連続で読出しを行う。書込みは、読出しとは関係無く継続して行われる。操作者が保存画像の再生を解除する操作を行った時、画像再生を無意とする制御信号をメモリ制御回路２０ｂに供給する。メモリ制御回路２０ｂは、書込みの対象とする記憶領域とは異なる記憶領域に対する読出しを再開する。
【００６３】
このように、本実施の形態においては、検出回路２４からの保存指示信号により、イベント発生時における画像を再生することができるという効果がある。
【００６４】
尚、実施の形態３において、上記以外の点は実施の形態１と同様である。
【００６５】
実施の形態４．
図１２は本発明の実施の形態４による撮像装置を示すブロック図である。図１２において、１２は入力信号の水平方向画素並びを反転するH反転回路である。その他のものは、同一符号を付して図１に示したものと同一のものである
【００６６】
次に動作について説明する。H反転回路１２は処理回路１０から出力される輝度信号及び線順次色差信号の水平方向画素並びを制御回路２１による制御に基づいて反転する。第１のD/A回路１４はH反転回路１２から出力される輝度信号をアナログ化する。第１の出力端子１５は第１のD/A回路１４から出力される輝度信号を出力する。変調回路１６はH反転回路１２から出力される線順次色差信号を色副搬送波で変調する。第２のD/A回路１７は変調回路１６から出力される搬送色信号をアナログ化する。第２の出力端子１８は第２のD/A回路１７から出力される搬送色信号を出力する。メモリ制御回路２０ｃはメモリ回路１９及び変換復元回路９を制御してメモリ回路１９に対する書込み読出しを管理する。制御回路２１ｃはH反転回路１２、メモリ制御回路２０ｃ及びTG回路２３を制御する。TG回路２３はSSG回路２２で発生された同期信号タイミングに基づいて撮像素子１を駆動するタイミング信号を生成する。
【００６７】
制御回路２１ｃはH反転回路１２及びメモリ制御回路２０ｃに対して通常画像モードか上下反転画像モードかを指示する。通常画像モードの場合、メモリ制御回路２０ｃは、１フレーム前に書込んだデータを同じ順番で読み出せる様なメモリ・アドレスをメモリ回路１９に指示する。H反転回路１２は、入力信号を遅延させて出力する。上下反転画像モードの場合、メモリ制御回路２０ｃは、１フレーム前に書込んだデータを垂直方向は書込みとは逆の順番で水平方向は書込みと同じ順番で読み出せる様なメモリ・アドレスをメモリ回路１９に指示する。H反転回路１２は、水平方向画素並びを反転させて出力する。
【００６８】
撮像素子１から出力される撮像信号の水平方向画素並びは処理回路１０で色分離等の映像信号処理に関係する。そのため、本実施の形態においては、メモリ回路１９では垂直方向の上下反転だけを行い、水平方向の左右反転は処理回路１０の後段に設けたH反転回路１２で行うように構成している。
【００６９】
ここで、メモリ制御回路２０ｃの読出しアドレス発生回路について説明する。図１３はメモリ制御回路２０ｃの読出しアドレス発生回路の一例を示すブロック図である。図１３において、４０は画素クロックの入力端子、４１は水平方向同期信号の入力端子、４２は垂直方向同期信号の入力端子、５４は制御回路２１から制御信号が供給される入力端子、４３は水平方向の画素をカウントするHカウンタ、４４は垂直方向のラインをカウントする第１のVカウンタ、４５は垂直方向有効映像期間を判別する判別回路、４６は垂直方向有効映像期間のラインをカウントする第２のVカウンタ、４７は第１のVカウンタから出力されるライン番号と第２のVカウンタから出力されるライン番号を切換出力する切換回路、４８はライン番号と画素番号で特定される画素のデータが書込まれたメモリ・アドレスを発生させるアドレス発生回路、４９は読出しアドレスの出力端子である。
【００７０】
次に動作について説明する。Hカウンタ４３はSSG回路２２から出力される水平同期信号に基づいてリセットされる。Hカウンタ４３は画素番号をアドレス発生回路に供給する。第１のVカウンタ４４はSSG回路２２から出力される垂直同期信号に基づいてリセットされる。第１のVカウンタ４４は、上記水平同期信号に基づいてライン番号をカウント・アップする。判別回路４５は上記第１のVカウンタ４４から出力されるライン番号が垂直方向有効映像期間に含まれるかを判別して、垂直方向有効映像期間判別信号を出力する。第２のVカウンタ４６は上記第１のVカウンタ４４から出力されるライン番号が上記垂直方向有効映像期間判別信号の開始ライン番号と一致した時に有効映像期間の最終ライン番号を初期値としてセットする。第２のVカウンタ４６は上記水平同期信号に基づいてカウント・ダウンする。切換回路４７は判別回路４５から出力される垂直方向有効映像期間判別信号に基づいて垂直方向有効映像期間外では第１のVカウンタ４４から出力されるライン番号、垂直方向有効映像期間内では制御回路２１ｃからの制御に基づき通常画像モードの時は第１のVカウンタ４４から出力されるライン番号、上下反転画像モードの時は第２のVカウンタ４６から出力されるライン番号をアドレス発生回路に供給する。アドレス発生回路４８は供給されるライン番号と画素番号から特定される画素のデータが書込まれたメモリ・アドレスを発生する。
【００７１】
上下画像反転機能の動作について詳細に説明する。説明の簡単のため１フィールドに１ラインあたり１０画素のラインが１０ラインあるような映像信号を仮定する。図２において、０から９までのライン番号と０から９までの画素番号で決まる各画素位置に入力順序に基づく画素データの番号を割りつけている。メモリ制御回路２０がメモリ回路１９を制御する動作の説明における画素データは、色フィルタアレイを設けた撮像素子の撮像信号に相当する。H反転回路１２の動作説明における画素データは、輝度信号及び色差線順次信号に相当する。
【００７２】
通常画像モードの場合、メモリ制御回路２０ｃ及びＨ反転回路１２は、出力の画素配置が入力と同じ画素配置となるように動作する。メモリ入力画像が図２の画素配置である場合に、メモリ出力画像が図５の画素配置となる。
【００７３】
上下反転画像モードの場合、メモリ制御回路２０ｃは出力の画素配置が入力と垂直方向は反転、水平方向は同じ画素配置となるように動作する。メモリ入力画像が図２の画素配置である場合に、メモリ出力画像が図１４の画素配置となるようにメモリ回路１９を制御する。図２におけるライン番号：９の画素データ：９０、９１、９２、９３、…、９９を図１４におけるライン番号：０の画素データとして順次読出す。図２におけるライン番号：８の画素データ：８０、８１、８２、８３、…、８９を図１４におけるライン番号：１の画素データとして順次読出す。図２におけるライン番号：７の画素データ：７０、７１、７２、７３、…、７９を図１４におけるライン番号：２の画素データとして順次読出す。図２におけるライン番号：６の画素データ：６０、６１、６２、６３、…、６９を図１４におけるライン番号：３の画素データとして順次読出す。
【００７４】
図２におけるライン番号：５の画素データ：５０、５１、５２、５３、…、５９を図１４におけるライン番号：４の画素データとして順次読出す。図２におけるライン番号：４の画素データ：４０、４１、４２、４３、…、４９を図１４におけるライン番号：５の画素データとして順次読出す。図２におけるライン番号：３の画素データ：３０、３１、３２、３３、…、３９を図１４におけるライン番号：６の画素データとして順次読出す。図２におけるライン番号：２の画素データ：２０、２１、２２、２３、…、２９を図１４におけるライン番号：７の画素データとして順次読出す。図２におけるライン番号：１の画素データ：１０、１１、１２、１３、…、１９を図１４におけるライン番号：８の画素データとして順次読出す。図２におけるライン番号：０の画素データ：０、１、２、３、…、９を図１４におけるライン番号：９の画素データとして順次読出す。
【００７５】
Ｈ反転回路１２は、入力画像が図１４の画素配置である場合に、出力画像が図６の画素配置となるように動作する。各ラインの画素データは水平方向画素並びを反転して出力する。図１４におけるライン番号：０の画素データ：９０、９１、９２、９３、…、９９は図６におけるライン番号：０の画素データ：９９、９８、９７、９６、…、９０として順次出力する。図１４におけるライン番号：１の画素データ：８０、８１、８２、８３、…、８９は図６におけるライン番号：１の画素データ：８９、８８、８７、８６、…、８０として順次出力する。図１４におけるライン番号：２の画素データ：７０、７１、７２、７３、…、７９は図６におけるライン番号：２の画素データ：７９、７８、７７、７６、…、７０として順次出力する。図１４におけるライン番号：３の画素データ：６０、６１、６２、６３、…、６９は図６におけるライン番号：３の画素データ：６９、６８、６７、６６、…、６０として順次出力する。
【００７６】
図１４におけるライン番号：４の画素データ：５０、５１、５２、５３、…、５９は図６におけるライン番号：４の画素データ：５９、５８、５７、５６、…、５０として順次出力する。図１４におけるライン番号：５の画素データ：４０、４１、４２、４３、…、４９は図６におけるライン番号：５の画素データ：４９、４８、４７、４６、…、４０として順次出力する。図１４におけるライン番号：６の画素データ：３０、３１、３２、３３、…、３９は図６におけるライン番号：６の画素データ：３９、３８、３７、３６、…、３０として順次出力する。図１４におけるライン番号：７の画素データ：２０、２１、２２、２３、…、２９は図６におけるライン番号：７の画素データ：２９、２８、２７、２６、…、２０として順次出力する。図１４におけるライン番号：８の画素データ：１０、１１、１２、１３、…、１９は図６におけるライン番号：８の画素データ：１９、１８、１７、１６、…、１０として順次出力する。図１４におけるライン番号：９の画素データ：０、１、２、３、…、９は図６におけるライン番号：９の画素データ：９、８、７、６、…、０として順次出力する。
【００７７】
図６の画素配置の画像は、図２の画素配置の画像を上下左右反転させた画素配置の画像となっている。
【００７８】
また、有効映像期間だけでなく垂直あるいは水平帰線期間の信号や、撮像素子の出力信号の場合は垂直あるいは水平帰線期間のオプティカル・ブラック信号もメモリ回路１９に記憶する場合のメモリ制御の動作について説明する。説明の簡単のため１フィールドに１ラインあたり１０画素のラインが１０ラインあるような帰線期間を含む映像信号を仮定する。図７において、０から９までのライン番号と０から９までの画素番号で決まる各画素位置に入力順序に基づく画素データの番号を割りつけている。ライン番号２から８が垂直方向の有効映像期間、画素番号２から８が水平方向の有効映像期間と仮定する。
【００７９】
通常画像モードの場合、メモリ制御回路２０ｃ及びＨ反転回路１２は、出力の画素配置が入力と同じ画素配置となるように動作する。メモリ入力画像が図７の画素配置である場合に、メモリ出力画像が図５の画素配置となる。
【００８０】
上下反転画像モードの場合、メモリ制御回路２０ｃは出力の画素配置が入力と有効映像期間の垂直方向は反転、水平方向は同じ画素配置となるように動作する。メモリ入力画像が図７の画素配置である場合に、メモリ出力画像が図１５の画素配置となるようにメモリ回路１９を制御する。垂直同期信号をトリガとして各フィールドの先頭ライン、すなわち図７におけるライン番号：０の画素データ：０、１、２、３、…、９を図１５におけるライン番号：０の画素データとして順次読出す。垂直方向有効映像期間以外の水平同期信号をトリガとして直前に読み出していたラインより１ライン後に書込まれたライン、すなわち図７におけるライン番号：１の画素データ：１０、１１、１２、１３…１９を図１５におけるライン番号：１の画素データとして順次読出す。垂直方向有効映像期間の最初の水平同期信号をトリガとして有効映像期間の最終ライン、すなわち図７におけるライン番号：８の画素データ：８０、８１、８２、８３…８９を図１５におけるライン番号：２の画素データとして順次読出す。垂直方向有効映像期間の水平同期信号をトリガとして直前に読出していたラインより１ライン前に書込まれたライン、すなわち図７におけるライン番号：７の画素データ：７０、７１、７２、７３…７９を図１５におけるライン番号：３の画素データとして順次読出す。
【００８１】
以降、図７におけるライン番号：６の画素データ：６０、６１、６２、６３…６９を図１５におけるライン番号：４の画素データとして順次読出す。図７におけるライン番号：５の画素データ：５０、５１、５２、５３…５９を図１５におけるライン番号：５の画素データとして順次読出す。図７におけるライン番号：４の画素データ：４０、４１、４２、４３…４９を図１５におけるライン番号：６の画素データとして順次読出す。図７におけるライン番号：３の画素データ：３０、３１、３２、３３…３９を図１５におけるライン番号：７の画素データとして順次読出す。図７におけるライン番号：２の画素データ：２０、２１、２２、２３…２９を図１５におけるライン番号：８の画素データとして順次読出す。垂直方向有効映像期間完了後の最初の水平同期信号をトリガとして有効映像期間の最終ラインの次のライン、すなわち図７におけるライン番号：９の画素データ：９０、９１、９２、９３…９９を図１５におけるライン番号：９の画素データとして順次読出す。
【００８２】
Ｈ反転回路１２は、入力画像が図１５の画素配置図である場合に、出力画像が図８の画素配置図となるように動作する。垂直方向有効映像期間以外のラインの画素データは入力をそのまま出力する。図１５におけるライン番号：０の画素データ：０、１、２、３、…、９は図８におけるライン番号：０の画素データ：０、１、２、３、…、９として順次出力する。図１５におけるライン番号：１の画素データ：１０、１１、１２、１３、…、１９は図８におけるライン番号：１の画素データ：１０、１１、１２、１３、…、１９として順次出力する。図１５におけるライン番号：９の画素データ：９０、９１、９２、９３、…、９９は図８におけるライン番号：９の画素データ：９０、９１、９２、９３、…、９９として順次出力する。
【００８３】
垂直方向有効映像期間のラインの画素データは水平方向有効映像期間の画素並びを反転して出力する。図１５におけるライン番号：２の有効映像期間の画素データ：８２、８３、…、８８は図８におけるライン番号：２の有効映像期間の画素データ：８８、８７、８６、…、８２として順次出力する。図１５におけるライン番号：３の有効映像期間の画素データ：７２、７３、…、７８は図８におけるライン番号：３の有効映像期間の画素データ：７８、７７、７６、…、７２として順次出力する。図１５におけるライン番号：４の有効映像期間の画素データ：６２、６３、…、６８は図８におけるライン番号：４の有効映像期間の画素データ：６８、６７、６６、…、６２として順次出力する。図１５におけるライン番号：５の有効映像期間の画素データ：５２、５３、…、５８は図８におけるライン番号：５の有効映像期間の画素データ：５８、５７、５６、…、５２として順次出力する。図１５におけるライン番号：６の有効映像期間の画素データ：４２、４３、…、４８は図８におけるライン番号：６の有効映像期間の画素データ：４８、４７、４６、…、４２として順次出力する。図１５におけるライン番号：７の有効映像期間の画素データ：３２、３３、…、３８は図８におけるライン番号：７の有効映像期間の画素データ：３８、３７、３６、…、３２として順次出力する。図１５におけるライン番号：８の有効映像期間の画素データ：２２、２３、…、２８は図８におけるライン番号：８の有効映像期間の画素データ：２８、２７、２６、…、２２として順次出力する。
【００８４】
図８の画素配置の画像は、図７の画素配置の画像の有効映像期間を上下左右反転させた画素配置の画像となっている。
【００８５】
なお、実施の形態４において、上記以外の点は実施の形態１と同様である。
【００８６】
実施の形態５．
図１６は本発明の実施の形態５による撮像装置を示すブロック図である。図１６において、１１は入力信号の垂直方向画素補間を行うV補間回路、１３は入力信号の水平方向画像拡大を行うH拡大回路である。その他のものは、同一符号を付して図１２に示したものと同一のものである
【００８７】
V補間回路１１は制御回路２１ｄによる制御に基づいて処理回路１０から出力される輝度信号及び線順次色差信号の欠落しているラインを補間する。同時に拡大比率に応じた読出し制御信号をメモリ制御回路２０ｄに供給する。H反転回路１２はV補間回路１１から出力される輝度信号及び線順次色差信号の水平方向画素並びを制御回路２１ｄによる制御に基づいて反転する。H拡大回路１３はH反転回路１２から出力される輝度信号及び線順次色差信号を制御回路２１ｄによる制御に基づいて水平方向に拡大する。
【００８８】
また、メモリ制御回路２０ｄはV補間回路１１から供給される読出し制御信号で読出しが制御される。制御回路２１ｄは増幅回路３、V補間回路１１、H反転回路１２、H拡大回路１３、メモリ制御回路２０及びTG回路２３を制御する。TG回路２３はSSG回路２２で発生された同期信号タイミングに基づいて撮像素子１を駆動するタイミング信号を生成する。
【００８９】
V補間回路１１は制御回路２１ｄから指示される被拡大部分画像の先頭ライン番号及び垂直方向拡大倍率から読出し制御信号を生成する。被拡大部分画像を全体画像に対応するように垂直方向を拡大すると、画像情報の存在するラインと存在しないラインができる。読出し制御信号は、画像情報対応ラインで有意になり、無信号対応ラインで無意になる２値信号である。
【００９０】
制御回路２１ｄはH反転回路１２及びメモリ制御回路２０ｄに対して通常拡大モードか上下反転拡大モードかを指示する。制御回路２１ｄはH拡大回路１３に被拡大部分画像の先頭画素番号及び水平方向拡大倍率を指示する。
【００９１】
通常拡大モードの場合、メモリ制御回路２０ｄは、１フレーム前に書込んだデータの被拡大部分画像を読出すメモリ・アドレスを、V補間回路１１から供給される読出し制御信号が有意のラインの時にメモリ回路１９に指示する。V補間回路１１は、垂直方向で画像情報が欠落しているラインの画像情報を、垂直方向上下の有効ラインの画像情報を使った例えば線形補間などの補間演算で算出する。H反転回路１２は入力の遅延調整だけを行ってそのまま出力する。H拡大回路１３は被拡大部分画像を全体画像に対応するように水平方向を拡大し、情報が欠落する画素の画像情報を水平方向有効画素を使った補間演算で算出する。
【００９２】
上下反転拡大モードの場合、メモリ制御回路２０ｄは、１フレーム前に書込んだデータの被拡大部分画像を垂直方向を逆に読出すメモリ・アドレスを、V補間回路１１から供給される読出し制御信号が有意のラインの時にメモリ回路１９に指示する。V補間回路１１は、垂直方向で画像情報が欠落しているラインの画像情報を垂直方向上下の有効ラインの画像情報を使った補間演算で算出する。H反転回路１２は水平方向画素並びを反転する。H拡大回路１３は被拡大部分画像を全体画像に対応するように水平方向を拡大し、情報が欠落する画素の画像情報を水平方向有効画素を使った補間演算で算出する。
【００９３】
撮像素子１から出力される撮像信号の水平方向画素並びは処理回路１０で色分離等の映像信号処理に関係することからメモリ回路１９では、垂直方向の上下反転だけを行い水平方向の左右反転は処理回路１０の後段に設けたH反転回路１２で行うように構成している。
【００９４】
ここで、メモリ制御回路２０ｄの読出しアドレス発生回路について説明する。図１７はメモリ制御回路２０ｄの読出しアドレス発生回路の一例を示すブロック図である。図１７において、４０は画素クロックの入力端子、４１は水平方向同期信号の入力端子、４２は垂直方向同期信号の入力端子、５３はV補間回路１１から出力される読出し制御信号の入力端子、５４は制御回路２１から制御信号が供給される入力端子、４３は水平方向の画素をカウントするHカウンタ、４４は垂直方向のラインをカウントする第１のVカウンタ、４５は垂直方向有効映像期間を判別する判別回路、５０は被拡大部分画像のラインをアップ・カウントする第２のVカウンタ、５１は被拡大部分画像のラインを・ダウン・カウントする第３のVカウンタ、５２は第２のVカウンタから出力されるライン番号と第３のVカウンタから出力されるライン番号を切換出力する第１の切換回路、４７は第１のVカウンタから出力されるライン番号と第１の切換回路５２から出力されるライン番号を切換出力する第２の切換回路、４８はライン番号と画素番号で特定される画素のデータが書込まれたメモリ・アドレスを発生させるアドレス発生回路、４９は読出しアドレスの出力端子である。
【００９５】
次に動作について説明する。Hカウンタ４３はSSG回路２２から出力される水平同期信号に基づいてリセットされる。Hカウンタ４３は画素番号をアドレス発生回路４８に供給する。第１のVカウンタ４４はSSG回路２２から出力される垂直同期信号に基づいてリセットされる。第１のVカウンタ４４は、上記水平同期信号に基づいてライン番号をカウント・アップする。判別回路４５は上記第１のVカウンタ４４から出力されるライン番号が垂直方向有効映像期間に含まれるかを判別して、垂直方向有効映像期間判別信号を出力する。第２のVカウンタ５０は上記第１のVカウンタ４４から出力されるライン番号が上記垂直方向有効映像期間判別信号の開始ライン番号と一致した時に被拡大部分画像の先頭ライン番号を初期値としてセットする。第２のVカウンタ５０はV補間回路１１から出力される読出し制御信号が有意の時だけ、上記水平同期信号に基づいてカウント・アップする。第３のVカウンタ５１は上記第１のVカウンタ４４から出力されるライン番号が上記垂直方向有効映像期間判別信号の開始ライン番号と一致した時に被拡大部分画像の最終ライン番号を初期値としてセットする。第３のVカウンタ５１はV補間回路１１から出力される読出し制御信号が有意の時だけ、上記水平同期信号に基づいてカウント・ダウンする。第１の切換回路５２は制御回路２１からの制御に基づき通常拡大モードの時は第２のVカウンタ５０から出力されるライン番号、上下反転拡大モードの時は第３のVカウンタ５１から出力されるライン番号を第２の切換回路４７に供給する。第２の切換回路４７は垂直方向有効映像期間外では第１のVカウンタ４４から出力されるライン番号、垂直方向有効映像期間内では第１の切換回路５２から出力されるライン番号をアドレス発生回路４８に供給する。アドレス発生回路４８は供給されるライン番号と画素番号から特定される画素のデータが書込まれたメモリ・アドレスを発生する。
【００９６】
画像拡大動作について詳細に説明する。説明の簡単のため１フィールドに１ラインあたり１０画素のラインが１０ラインあるような映像信号を仮定する。図１８において、０から９までのライン番号と０から９までの画素番号で決まる各画素位置に入力順序に基づく画素データの番号を割りつけている。例えば、図１８において拡大の対象となる部分画像をライン番号２から６まで、及び画素番号２から６までの範囲とする。拡大倍率が垂直方向２倍、水平方向２倍の場合を例に説明する。V補間回路１１はライン番号：１、３、５、７、９で無意に、他のライン番号で有意となるような読出し制御信号をメモリ制御回路２０ｄに供給する。メモリ制御回路２０ｄがメモリ回路１９を制御する動作の説明における画素データは、色フィルタアレイを設けた撮像素子の撮像信号に相当する。V補間回路１１、H反転回路１２、H拡大回路１３の動作説明における画素データは、輝度信号及び色差線順次信号に相当する。
【００９７】
通常拡大モードの場合、メモリ制御回路２０ｄは、V補間回路１１から供給される読出し制御信号が有意のラインの時に出力するようにメモリ回路１９を制御する。メモリ制御回路２０ｄは、メモリ入力画像が図１８の画素配置である場合に、メモリ出力画像が図１９の画素配置となるようにメモリ回路１９を制御する。ライン番号：０は読出し制御信号が有意であり、図１８におけるライン番号：２の画素データ：２０、２１、２２、２３、…、２９を図１９におけるライン番号：０の画素データとして順次読出す。ライン番号：１は読出し制御信号が無意であり、図１９におけるライン番号：１の画素データは無信号とする。ライン番号：２は読出し制御信号が有意であり、図１８におけるライン番号：３の画素データ：３０、３１、３２、３３、…、３９を図１９におけるライン番号：２の画素データとして順次読出す。ライン番号：３は読出し制御信号が無意であり、図１９におけるライン番号：３の画素データは無信号とする。
【００９８】
ライン番号：４は読出し制御信号が有意であり、図１８におけるライン番号：４の画素データ：４０、４１、４２、４３、…、４９を図１９におけるライン番号：４の画素データとして順次読出す。ライン番号：５は読出し制御信号が無意であり、図１９におけるライン番号：５の画素データは無信号とする。ライン番号：６は読出し制御信号が有意であり、図１８におけるライン番号：５の画素データ：５０、５１、５２、５３、…、５９を図１９におけるライン番号：６の画素データとして順次読出す。ライン番号：７は読出し制御信号が無意であり、図１９におけるライン番号：７の画素データは無信号とする。ライン番号：８は読出し制御信号が有意であり、図１８におけるライン番号：６の画素データ：６０、６１、６２、６３、…、６９を図１９におけるライン番号：８の画素データとして順次読出す。ライン番号：９は読出し制御信号が無意であり、図１９におけるライン番号：９の画素データは無信号とする。
【００９９】
V補間回路１１は、入力画像が図１９の画素配置である場合に、出力画像が図２０の画素配置になるように動作する。各欠落ラインの画素データは上下の画素データで補間演算して出力する。補間演算は線形補間を行う場合を例に説明する。図１９におけるライン番号：１は、画素データ：２０と画素データ：３０の平均値、画素データ：２１と画素データ：３１の平均値、画素データ：２２と画素データ：３２の平均値、…、画素データ：２９と画素データ：３９の平均値で求まる演算値で補間する。図１９におけるライン番号：３は、画素データ：３０と画素データ：４０の平均値、画素データ：３１と画素データ４１の平均値、画素データ：３２と画素データ４２の平均値、…、画素データ：３９と画素データ４９の平均値で求まる演算値で補間する。図１９におけるライン番号：５は、画素データ：４０と画素データ：５０の平均値、画素データ：４１と画素データ５１の平均値、画素データ：４２と画素データ５２の平均値、…、画素データ：４９と画素データ５９の平均値で求まる演算値で補間する。図１９におけるライン番号：７は、画素データ：５０と画素データ：６０の平均値、画素データ：５１と画素データ６１の平均値、画素データ：５２と画素データ６２の平均値、…、画素データ：５９と画素データ６９の平均値で求まる演算値で補間する。図２０は補間演算値を“・”で示す画素配置図である。
【０１００】
Ｈ反転回路１２は、遅延調整だけを行うので入力画像が図２０の画素配置である場合に、出力画像が図２０の画素配置になるように動作する。
【０１０１】
Ｈ拡大回路１３は、入力画像が図２０の画素配置である場合に、出力画像が図２１の画素配置になるように動作する。被拡大部分画像を水平方向に拡大して、画像情報が欠落する画素を補間して出力する。図２０におけるライン番号：０の画素データ：２０、２１、２２、２３、…、２９は図２１におけるライン番号：０の画素データ：２３、画素データ：２３と画素データ：２４の平均値、画素データ：２４、画素データ：２４と画素データ：２５の平均値、画素データ：２５、画素データ：２５と画素データ：２６の平均値、画素データ：２６、画素データ：２６と画素データ：２７の平均値、画素データ：２７として順次補間拡大出力する。図２０におけるライン番号：１以降もライン番号：０と同様の補間拡大処理を行い出力する。
【０１０２】
図２１の画素配置の画像は、図１８の画素配置の被拡大部分画像を拡大させた画素配置の画像となっている。
【０１０３】
上下反転拡大モードの場合、メモリ制御回路２０ｄは、V補間回路１１から供給される読出し制御信号が有意のラインの時に垂直方向は入力順序の反転、水平方向は入力順序と同じとなるようにメモリ回路１９を制御する。メモリ制御回路２０ｄは、メモリ入力画像が図１８の画素配置である場合に、メモリ出力画像が図２２の画素配置となるようにメモリ回路１９を制御する。ライン番号：０は読出し制御信号が有意であり、図１８におけるライン番号：６の画素データ：６０、６１、６２、６３、…、６９を図２２におけるライン番号：０の画素データとして順次読出す。ライン番号：１は読出し制御信号が無意であり、図２２におけるライン番号：１の画素データは無信号とする。ライン番号：２は読出し制御信号が有意であり、図１８におけるライン番号：５の画素データ：５０、５１、５２、５３、…、５９を図２２におけるライン番号：２の画素データとして順次読出す。ライン番号：３は読出し制御信号が無意であり、図２２におけるライン番号：３の画素データは無信号とする。
【０１０４】
ライン番号：４は読出し制御信号が有意であり、図１８におけるライン番号：４の画素データ：４０、４１、４２、４３、…、４９を図２２におけるライン番号：４の画素データとして順次読出す。ライン番号：５は読出し制御信号が無意であり、図２２におけるライン番号：５の画素データは無信号とする。ライン番号：６は読出し制御信号が有意であり、図１８におけるライン番号：３の画素データ：３０、３１、３２、３３、…、３９を図２２におけるライン番号：６の画素データとして順次読出す。ライン番号：７は読出し制御信号が無意であり、図２２におけるライン番号：７の画素データは無信号とする。ライン番号：８は読出し制御信号が有意であり、図１８におけるライン番号：２の画素データ：２０、２１、２２、２３、…、２９を図２２におけるライン番号：８の画素データとして順次読出す。ライン番号：９は読出し制御信号が無意であり、図２２におけるライン番号：９の画素データは無信号とする。
【０１０５】
V補間回路１１は、入力画像が図２２の画素配置である場合に、出力画像が図２３の画素配置になるように動作する。各欠落ラインの画素データは上下の画素データで補間演算して出力する。補間演算は線形補間を行う場合を例に説明する。図１９におけるライン番号：１は、画素データ：６０と画素データ：５０の平均値、画素データ：６１と画素データ：５１の平均値、画素データ：６２と画素データ：５２の平均値、…、画素データ：６９と画素データ：５９の平均値で求まる演算値で補間する。図１９におけるライン番号：３は、画素データ：５０と画素データ：４０の平均値、画素データ：５１と画素データ４１の平均値、画素データ：５２と画素データ４２の平均値、…、画素データ：５９と画素データ４９の平均値で求まる演算値で補間する。図１９におけるライン番号：５は、画素データ：４０と画素データ：３０の平均値、画素データ：４１と画素データ３１の平均値、画素データ：４２と画素データ３２の平均値、…、画素データ：４９と画素データ３９の平均値で求まる演算値で補間する。図１９におけるライン番号：７は、画素データ：３０と画素データ：２０の平均値、画素データ：３１と画素データ２１の平均値、画素データ：３２と画素データ２２の平均値、…、画素データ：３９と画素データ２９の平均値で求まる演算値で補間する。図２３は補間演算値を“・”で示す画素配置図である。
【０１０６】
Ｈ反転回路１２は、入力画像が図２３の画素配置である場合に、出力画像が図２４の画素配置になるように動作する。各ラインの画素データは水平方向画素並びを反転して出力する。図２３におけるライン番号：０の画素データ：６０、６１、６２、６３、…、６９は図２４におけるライン番号：０の画素データ：６９、６８、６７、６６、…、６０として順次出力する。図２３におけるライン番号：１以降もライン番号：０と同様の反転処理を行い出力する。
【０１０７】
Ｈ拡大回路１３は、入力画像が図２４の画素配置である場合に、出力画像が図２５の画素配置になるように動作する。被拡大部分画像を水平方向に拡大して、画像情報が欠落する画素を補間して出力する。図２４におけるライン番号：０の画素データ：６９、６８、６７、６６、…、６０は図２５におけるライン番号：０の画素データ：６７、画素データ：６７と画素データ：６６の平均値、画素データ：６６、画素データ：６６と画素データ：６５の平均値、画素データ：６５、画素データ：６５と画素データ：６４の平均値、画素データ：６４、画素データ：６４と画素データ：６３の平均値、画素データ：６３として順次補間拡大出力する。図２４におけるライン番号：１以降もライン番号：０と同様の補間拡大処理を行い出力する。
【０１０８】
図２５の画素配置の画像は、図１８の画素配置の被拡大部分画像を拡大及び上下反転させた画素配置の画像となっている。
【０１０９】
また、有効映像期間だけでなく垂直あるいは水平帰線期間の信号や、垂直あるいは水平帰線期間のオプティカル・ブラック信号もメモリ回路１９に記憶する場合のメモリ制御の動作について説明する。説明の簡単のため１フィールドに１ラインあたり１０画素のラインが１０ラインあるような帰線期間を含む映像信号を仮定する。図２６において、０から９までのライン番号と０から９までの画素番号で決まる各画素位置に入力順序に基づく画素データの番号を割りつけている。ライン番号２から８が垂直方向の有効映像期間、画素番号２から８が水平方向の有効映像期間と仮定する。例えば、図２６において拡大の対象となる部分画像をライン番号３から６まで、及び画素番号３から６までの範囲とする。拡大倍率が垂直方向２倍、水平方向２倍の場合を例に説明する。V補間回路１１はライン番号：３、５、７で無意に、他のライン番号で有意となるような読出し制御信号をメモリ制御回路２０ｄに供給する。
【０１１０】
通常拡大モードの場合、メモリ制御回路２０ｄは、V補間回路１１から供給される読出し制御信号が有意のラインの時に出力するようにメモリ回路１９を制御する。メモリ制御回路２０ｄは、メモリ入力画像が図２６の画素配置である場合に、メモリ出力画像が図２７の画素配置となるようにメモリ回路１９を制御する。垂直方向有効映像期間以外のライン番号：０では図２６におけるライン番号：０の画素データ：０、１、２、３、…、９を図２７におけるライン番号：０の画素データとして順次読出す。垂直方向有効映像期間以外のライン番号：１では図２６におけるライン番号：１の画素データ：１０、１１、１２、１３、…、１９を図２７におけるライン番号：１の画素データとして順次読出す。垂直方向有効映像期間のライン番号：２は読出し制御信号が有意であり、図２６における被拡大部分画像のライン番号：３の画素データ：３０、３１、３２、３３、…、３９を図２７におけるライン番号：２の画素データとして順次読出す。垂直方向有効映像期間のライン番号：３は読出し制御信号が無意であり、図２７におけるライン番号：３の画素データは無信号とする。
【０１１１】
垂直方向有効映像期間のライン番号：４は読出し制御信号が有意であり、図２６における被拡大部分画像のライン番号：４の画素データ：４０、４１、４２、４３、…、４９を図２７におけるライン番号：４の画素データとして順次読出す。垂直方向有効映像期間のライン番号：５は読出し制御信号が無意であり、図２７におけるライン番号：５の画素データは無信号とする。垂直方向有効映像期間のライン番号：６は読出し制御信号が有意であり、図２６における被拡大部分画像のライン番号：５の画素データ：５０、５１、５２、５３、…、５９を図２７におけるライン番号：６の画素データとして順次読出す。垂直方向有効映像期間のライン番号：７は読出し制御信号が無意であり、図２７におけるライン番号：７の画素データは無信号とする。垂直方向有効映像期間のライン番号：８は読出し制御信号が有意であり、図２６における被拡大部分画像のライン番号：６の画素データ：６０、６１、６２、６３、…、６９を図２７におけるライン番号：８の画素データとして順次読出す。垂直方向有効映像期間以外のライン番号：９では図２６におけるライン番号：９の画素データ：９０、９１、９２、９３、…、９９を図２７におけるライン番号：９の画素データとして順次読出す。
【０１１２】
V補間回路１１は、入力画像が図２７の画素配置である場合に、出力画像が図２８の画素配置になるように動作する。各欠落ラインの画素データは上下の画素データで補間演算して出力する。補間演算は線形補間を行う場合を例に説明する。図２７におけるライン番号：３は、画素データ：３０と画素データ：４０の平均値、画素データ：３１と画素データ４１の平均値、画素データ：３２と画素データ４２の平均値、…、画素データ：３９と画素データ４９の平均値で求まる演算値で補間する。図２７におけるライン番号：５は、画素データ：４０と画素データ：５０の平均値、画素データ：４１と画素データ５１の平均値、画素データ：４２と画素データ５２の平均値、…、画素データ：４９と画素データ５９の平均値で求まる演算値で補間する。図２７におけるライン番号：７は、画素データ：５０と画素データ：６０の平均値、画素データ：５１と画素データ６１の平均値、画素データ：５２と画素データ６２の平均値、…、画素データ：５９と画素データ６９の平均値で求まる演算値で補間する。図２８は補間演算値を“・”で示す画素配置図である。
【０１１３】
Ｈ反転回路１２は、遅延調整だけを行うので入力画像と出力画像の画素配置は変化しない。
【０１１４】
Ｈ拡大回路１３は、入力画像が図２８の画素配置である場合に、出力画像が図２９の画素配置になるように動作する。被拡大部分画像を水平方向に有効映像期間内で拡大して、画像情報が欠落する画素を補間して出力する。図２８におけるライン番号：２の有効映像期間の画素データ：３２、３３、３４、…、３８は図２９におけるライン番号：２の画素データ：３３、画素データ：３３と画素データ：３４の平均値、画素データ：３４、画素データ：３４と画素データ：３５の平均値、画素データ：３５、画素データ：３５と画素データ：３６の平均値、画素データ：３６として順次、有効映像期間内を補間拡大して出力する。図２８におけるライン番号：３以降もライン番号：２と同様の補間拡大処理を行い出力する。
【０１１５】
図２９の画素配置の画像は、図２６の画素配置の被拡大部分画像を有効映像期間内に拡大させた画素配置の画像となっている。
【０１１６】
上下反転拡大モードの場合、メモリ制御回路２０ｄは垂直方向有効映像期間で垂直方向入力順序を反転、水平方向入力順序は同じとなるように、また読出し制御信号が有意のラインの時に出力するようにメモリ回路１９を制御する。メモリ制御回路２０は、メモリ入力画像が図２６の画素配置である場合に、メモリ出力画像が図３０の画素配置となるようにメモリ回路１９を制御する。垂直方向有効映像期間以外のライン番号：０では図２６におけるライン番号：０の画素データ：０、１、２、３、…、９を図３０におけるライン番号：０の画素データとして順次読出す。垂直方向有効映像期間以外のライン番号：１では図２６におけるライン番号：１の画素データ：１０、１１、１２、１３、…、１９を図３０におけるライン番号：１の画素データとして順次読出す。垂直方向有効映像期間のライン番号：２は読出し制御信号が有意であり、図２６における被拡大部分画像のライン番号：６の画素データ：６０、６１、６２、６３、…、６９を図３０におけるライン番号：２の画素データとして順次読出す。垂直方向有効映像期間のライン番号：３は読出し制御信号が無意であり、図３０におけるライン番号：３の画素データは無信号とする。
【０１１７】
垂直方向有効映像期間のライン番号：４は読出し制御信号が有意であり、図２６における被拡大部分画像のライン番号：５の画素データ：５０、５１、５２、５３、…、５９を図３０におけるライン番号：４の画素データとして順次読出す。垂直方向有効映像期間のライン番号：５は読出し制御信号が無意であり、図３０におけるライン番号：５の画素データは無信号とする。垂直方向有効映像期間のライン番号：６は読出し制御信号が有意であり、図２６における被拡大部分画像のライン番号：４の画素データ：４０、４１、４２、４３、…、４９を図３０におけるライン番号：６の画素データとして順次読出す。垂直方向有効映像期間のライン番号：７は読出し制御信号が無意であり、図３０におけるライン番号：７の画素データは無信号とする。垂直方向有効映像期間のライン番号：８は読出し制御信号が有意であり、図２６における被拡大部分画像のライン番号：３の画素データ：３０、３１、３２、３３、…、３９を図３０におけるライン番号：８の画素データとして順次読出す。垂直方向有効映像期間以外のライン番号：９では図２６におけるライン番号：９の画素データ：９０、９１、９２、９３、…、９９を図３０におけるライン番号：９の画素データとして順次読出す。
【０１１８】
V補間回路１１は、入力画像が図３０の画素配置である場合に、出力画像が図３１の画素配置になるように動作する。各欠落ラインの画素データは上下の画素データで補間演算して出力する。補間演算は線形補間を行う場合を例に説明する。図３０におけるライン番号：３は、画素データ：６０と画素データ：５０の平均値、画素データ：６１と画素データ：５１の平均値、画素データ：６２と画素データ：５２の平均値、…、画素データ：６９と画素データ：５９の平均値で求まる演算値で補間する。図３０におけるライン番号：５は、画素データ：５０と画素データ：４０の平均値、画素データ：５１と画素データ：４１の平均値、画素データ：５２と画素データ：４２の平均値、…、画素データ：５９と画素データ：４９の平均値で求まる演算値で補間する。図３０におけるライン番号：７は、画素データ：４０と画素データ：３０の平均値、画素データ：４１と画素データ：３１の平均値、画素データ：４２と画素データ：３２の平均値、…、画素データ：４９と画素データ：３９の平均値で求まる演算値で補間する。図３１は補間演算値を“・”で示す画素配置図である。
【０１１９】
Ｈ反転回路１２は、入力画像が図３１の画素配置である場合に、出力画像が図３２の画素配置になるように動作する。垂直方向有効映像期間の各ラインの画素データは水平方向有効映像期間の画素並びを反転して出力する。図３１におけるライン番号：２の画素データ：６０、６１、６２、６３、…、６９は図３２におけるライン番号：２の画素データ：６０、６１、有効映像期間の画素データ：６８、６７、６６、…、６２、画素データ：６９として順次出力する。図３１におけるライン番号：３以降もライン番号：２と同様の反転処理を行い出力する。
【０１２０】
Ｈ拡大回路１３は、入力画像が図３２の画素配置である場合に、出力画像が図３３の画素配置になるように動作する。被拡大部分画像を水平方向に有効映像期間内で拡大して、画像情報が欠落する画素を補間して出力する。図３２におけるライン番号：２の有効映像期間の画素データ：６８、６７、６６、…、６２は図３３におけるライン番号：２の画素データ：６６、画素データ：６６と画素データ：６５の平均値、画素データ：６５、画素データ：６５と画素データ：６４の平均値、画素データ：６４、画素データ：６４と画素データ：６３の平均値、画素データ：６３として順次、有効映像期間内を補間拡大して出力する。図３２におけるライン番号：３以降もライン番号：２と同様の補間拡大処理を行い出力する。
【０１２１】
図３３の画素配置の画像は、図２６の画素配置の被拡大部分画像を有効映像期間内に拡大及び上下反転させた画素配置の画像となっている。
【０１２２】
本実施の形態においては、補間演算を平均値演算としたが、補間演算値を零次ホールド演算によるものでも、有効画素と補間画素の距離の2乗重みの加重平均演算によるものでも、いかなる補間演算であっても良い。
【０１２３】
尚、実施の形態５において、上記以外の点は実施の形態４と同様である。
【０１２４】
実施の形態１乃至５において、A/D回路４の量子化ビット数を８ビットとしたが、８ビットでも１０ビットでも、いかなる量子化ビット数であっても良い。
【０１２５】
また、実施の形態１乃至５において、メモリ回路１９のデータ・バス幅を８ビットあるいは１６ビットとしたが、１６ビットでも３２ビットでも、いかなるデータ・バス幅であっても良い。
【０１２６】
また、実施の形態１乃至５において、変換復元回路９の出力信号は入力信号の１フレーム遅延信号としたが、１フィールド遅延信号であっても良い。
【０１２７】
また、実施の形態１乃至５において、１フィールドに１ラインあたり１０画素のラインが１０ラインあるような画素配列の映像信号を仮定して説明したが、実際は例えばNTSC規格テレビジョン信号の場合は、１フィールドに１ラインあたり９１０画素のラインが２６３ラインあるような画素配列が用いられる。
【０１２８】
また、実施の形態１乃至５において、映像信号はNTSC規格テレビジョン信号を想定して説明したが、PAL規格テレビジョン信号、SECAM規格テレビジョン信号等、いかなるテレビジョン用映像信号規格でも、またパソコン用映像信号規格を含むいかなる映像信号規格であっても同様な効果が得られる。
【０１２９】
また、実施の形態３において、メモリ回路１９の記憶容量を３フレーム分の映像信号とし、その他の実施の形態において、メモリ回路１９の記憶容量を２フレーム分の映像信号としたが、２フレームでも３フレームでも、いかなる記憶容量であっても良い。
【０１３０】
【発明の効果】
この発明に係る撮像装置は、撮像手段と、この撮像手段により撮像された画像が正常状態か反転状態かを表す選択信号を出力する制御手段と、上記撮像された画像を表す画像データを記憶する記憶手段と、上記選択信号に基づいて上記記憶手段から記憶された画像データを読出す順番を指示するメモリ制御手段とを備えたので、従来のような回転部を設ける必要がなく、外形寸法を小さくできるとともに、安価に製造できるという効果があるとともに、表示される画像は常に天地が正常な方向となり、画像がみやすく、状況判断をあやまることがないという効果がある。
【０１３１】
又、上記記憶手段から読出される画像データを用いて輝度信号と色差信号とを分離し、所定の処理を行う処理手段を備えることを特徴とするので、上記記憶手段において輝度信号と色差信号とを分離して記憶する必要がなく、少ないメモリ容量で上記画像データの記憶を実現できるため、回路規模が小さくでき、消費電力も小さくできるという効果がある。
【０１３２】
又、上記メモリ制御手段は、上記記憶手段が上記画像データとともに垂直方向色識別信号も記憶するように制御することを特徴とするので、上記処理手段における色差信号の処理を正確に行うことができる。
【０１３３】
又、上記メモリ制御手段は、上記記憶手段に記憶された画像データを、第１の処理のために書込みの順番と同じ順番で読出すとともに、第２の処理のために逆の順番でも読出すように制御することを特徴とするので、上記第１及び第２の処理を行うための画像データの保存を、同じメモリを共用して実現できるため、回路規模が小さくでき消費電力も小さくできる効果がある。
【０１３４】
又、上記第１の処理は、雑音低減処理であることを特徴とするので、時間方向の雑音低減と画像の上下反転とを同じメモリを共用して実現できるため、回路規模が小さくでき消費電力も小さくできる効果がある。
【０１３５】
又、上記第１の処理は、画像データが欠落するフィールドに対する上記画像データの補間処理であることを特徴とするので、画像の上下反転とスローシャッタ時の画像補間とを同じメモリを共用して実現できるため、回路規模が小さくでき消費電力も小さくできる効果がある。
【０１３６】
又、上記記憶手段は複数の記憶領域を有し、上記メモリ制御手段は、画像の保存を指示されたとき該画像を表す画像データを記憶する記憶領域へのその後の書込みを禁止し、再生を指示されたとき上記書込みを禁止された記憶領域から上記画像データを読出すように制御することを特徴とするので、イベント発生時の画像を保存することができ、イベント発生時の状況確認が可能となる効果がある。
【図面の簡単な説明】
【図１】  本発明の実施の形態１による撮像装置の旋回動作を説明するブロック図。
【図２】  入力画像の画素配置の一例を示す画素配置図。
【図３】  メモリ回路のメモリ内部のデータ書込み順序の一例を示す内部配置図。
【図４】  入力画像の画素配置の一例を示す画素配置図。
【図５】  出力画像の画素配置の一例を示す画素配置図。
【図６】  出力画像の画素配置の一例を示す画素配置図。
【図７】  入力画像の画素配置における有効映像期間の範囲の一例を示す画素配置図。
【図８】  有効映像期間範囲の画素データを対象とした場合の出力画像の画素配置の一例を示す画素配置図。
【図９】  本発明の実施の形態１による撮像部を示すブロック図。
【図１０】  本発明の実施の形態２による撮像部を示すブロック図。
【図１１】  本発明の実施の形態３による撮像部を示すブロック図。
【図１２】  本発明の実施の形態４による撮像部を示すブロック図。
【図１３】  本発明の実施の形態４における読出しアドレス発生回路の一例を示すブロック図。
【図１４】  出力画像の画素配置の一例を示す画素配置図。
【図１５】  有効映像期間範囲の画素データを対象とした場合の出力画像の画素配置の一例を示す画素配置図。
【図１６】  本発明の実施の形態５による撮像部を示すブロック図。
【図１７】  本発明の実施の形態５における読出しアドレス発生回路の一例を示すブロック図。
【図１８】  入力画像の画素配置における被拡大部分画像の範囲の一例を示す画素配置図。
【図１９】  変換復元回路の出力画像の画素配置の一例を示す画素配置図。
【図２０】  V補間回路の出力画像の画素配置の一例を示す画素配置図。
【図２１】  H拡大回路の出力画像の画素配置の一例を示す画素配置図。
【図２２】  変換復元回路の出力画像の画素配置の一例を示す画素配置図。
【図２３】  V補間回路の出力画像の画素配置の一例を示す画素配置図。
【図２４】  H反転回路の出力画像の画素配置の一例を示す画素配置図。
【図２５】  H拡大回路の出力画像の画素配置の一例を示す画素配置図。
【図２６】  入力画像の画素配置における有効映像期間の範囲及び被拡大部分画像の範囲の一例を示す画素配置図。
【図２７】  有効映像期間範囲の画素データを対象とした場合の変換復元回路の出力画像の画素配置の一例を示す画素配置図。
【図２８】  有効映像期間範囲の画素データを対象とした場合のV補間回路の出力画像の画素配置の一例を示す画素配置図。
【図２９】  有効映像期間範囲の画素データを対象とした場合のH拡大回路の出力画像の画素配置の一例を示す画素配置図。
【図３０】  有効映像期間範囲の画素データを対象とした場合の変換復元回路の出力画像の画素配置の一例を示す画素配置図。
【図３１】  有効映像期間範囲の画素データを対象とした場合のV補間回路の出力画像の画素配置の一例を示す画素配置図。
【図３２】  有効映像期間範囲の画素データを対象とした場合のH反転回路の出力画像の画素配置の一例を示す画素配置図。
【図３３】  有効映像期間範囲の画素データを対象とした場合のH拡大回路の出力画像の画素配置の一例を示す画素配置図。
【図３４】  従来の撮像装置の旋回動作を説明するブロック図。
【符号の説明】
１  撮像素子、  ２  相関二重サンプリング回路、  ３  増幅回路、
４  アナログ・デジタル変換回路、  ５  第１の減算回路、  ６  係数回路、
７  リミッタ回路、  ８  第２の減算回路、  ９  変換復元回路、
１０  処理回路、  １１  V補間回路、  １２  H反転回路、
１３  H拡大回路、  １４  第１のデジタル・アナログ変換回路、
１５  第１の出力端子、  １６  変調回路、
１７  第２のデジタル・アナログ変換回路、  １８  第２の出力端子、
１９  メモリ回路、  ２０  メモリ制御回路、  ２１  制御回路、
２２  同期信号発生回路、  ２３  タイミング発生回路、  ２４  検出回路、
３０  撮像部、  ３２  旋回部。
【図１】
0003824440.tif 000002
【図２】
0003824440.tif 000003
【図３】
0003824440.tif 000004
【図４】
0003824440.tif 000005
【図５】
0003824440.tif 000006
【図６】
0003824440.tif 000007
【図７】
0003824440.tif 000008
【図８】
0003824440.tif 000009
【図９】
0003824440.tif 000010
【図１０】
0003824440.tif 000011
【図１１】
0003824440.tif 000012
【図１２】
0003824440.tif 000013
【図１３】
0003824440.tif 000014
【図１４】
0003824440.tif 000015
【図１５】
0003824440.tif 000016
【図１６】
0003824440.tif 000017
【図１７】
0003824440.tif 000018
【図１８】
0003824440.tif 000019
【図１９】
0003824440.tif 000020
【図２０】
0003824440.tif 000021
【図２１】
0003824440.tif 000022
【図２２】
0003824440.tif 000023
【図２３】
0003824440.tif 000024
【図２４】
0003824440.tif 000025
【図２５】
0003824440.tif 000026
【図２６】
0003824440.tif 000027
【図２７】
0003824440.tif 000028
【図２８】
0003824440.tif 000029
【図２９】
0003824440.tif 000030
【図３０】
0003824440.tif 000031
【図３１】
0003824440.tif 000032
【図３２】
0003824440.tif 000033
【図３３】
0003824440.tif 000034
【図３４】
0003824440.tif 000035