(57)【特許請求の範囲】
【請求項１】
少なくとも表面上に突起電極が直接形成されてなる半導体素子と、前記半導体素子の表面上に形成されると共に前記突起電極の先端部を残し前記突起電極を封止する樹脂層とを具備する半導体装置本体と、
前記半導体装置本体が装着されると共に、前記半導体装置本体が接続される配線パターンがベース部材上に形成されたインタポーザと、
接着性及び押圧方向に対する導電性を有しており、前記半導体装置本体と前記インタポーザとの間に介装され、前記半導体装置本体を前記インタポーザに接着固定すると共に押圧されることにより前記半導体装置本体と前記インタポーザとを電気的に接続する異方性導電膜と、
前記ベース部材に形成された孔を介して前記配線パターンと接続されると共に、前記半導体装置本体の搭載面と反対側の面に配設される外部接続端子と
を具備することを特徴とする半導体装置。
【請求項２】
請求項１記載の半導体装置において、
前記半導体装置本体に形成された前記突起電極の配設ピッチと、前記インタポーザに配設された前記外部接続端子の配設ピッチを同一ピッチとしたことを特徴とする半導体装置。
【請求項３】
請求項１記載の半導体装置において、
前記半導体装置本体に形成された前記突起電極の配設ピッチに対し、前記インタポーザに配設された前記外部接続端子の配設ピッチを大きく設定したことを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれかに記載の半導体装置において、
前記インタポーザ上に、前記突起電極と対向する位置に孔を有する絶縁部材を配設したことを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれかに記載の半導体装置において、
前記インタポーザとしてＴＡＢ(Tape Automated Bonding)テープを用いたことを特徴とする半導体装置。
【請求項６】
半導体素子の少なくとも表面上に突起電極を直接形成すると共に、該半導体素子の表面上に前記突起電極の先端部を残し樹脂層を形成し半導体装置本体を形成する半導体装置本体形成工程と、
ベース部材上に前記半導体装置本体が接続される配線パターンを形成すると共に、前記ベース部材の前記突起電極形成位置に対応する位置に孔を形成しインタポーザを形成するインタポーザ形成工程と、
前記半導体装置本体と前記インタポーザとを接着性及び押圧方向に対する導電性を有した異方性導電膜を介して接合し、前記半導体装置本体を前記インタポーザに接着固定すると共に押圧されることにより前記半導体装置本体と前記インタポーザとを電気的に接続する接合工程と、
前記半導体装置本体の搭載面と反対側の面に、前記ベース部材に形成された孔を介して前記配線パターンと接続されるよう外部接続端子を形成する外部接続端子形成工程と
を具備することを特徴とする半導体装置の製造方法。
【請求項７】
少なくとも表面上に突起電極が直接形成されてなる半導体素子と、前記半導体素子の表面上に形成されると共に前記突起電極の先端部を残し前記突起電極を封止する樹脂層とを具備する半導体装置本体と、
前記半導体装置本体が装着されると共に、前記半導体装置本体が接続される配線パターンがベース部材上に形成されたインタポーザと、
前記半導体装置本体と前記インタポーザとの間に介装され、前記半導体装置本体を前記インタポーザに接着固定する接着剤と、
前記半導体装置本体と前記インタポーザとを電気的に接続する導電性部材と、
前記ベース部材に形成された孔を介して前記配線パターンと接続されると共に、前記半導体装置本体の搭載面と反対側の面に配設される外部接続端子と
を具備することを特徴とする半導体装置。
【請求項８】
請求項７記載の半導体装置において、
前記導電性部材は、導電性ペーストであることを特徴とする半導体装置。
【請求項９】
請求項７記載の半導体装置において、
前記導電性部材は、スタッドバンプであることを特徴とする半導体装置。
【請求項１０】
請求項７記載の半導体装置において、
前記導電性部材は、前記配線パターンと一体的に形成されると共に前記接着剤の配設位置を迂回して前記突起電極に接続するフライングリードであることを特徴とする半導体装置。
【請求項１１】
請求項１０記載の半導体装置において、
少なくとも前記突起電極と前記フライングリードとの接続位置を樹脂封止する構成としたことを特徴とする半導体装置。
【請求項１２】
請求項７記載の半導体装置において、
前記導電性部材は、
前記突起電極の形成位置に対応した位置に配設され、その上端部を前記半導体装置の突起電極に接合すると共に、下端部を前記外部接続端子に接合する接続ピンと、
該接続ピンを位置決めする位置決め部材と
により構成されることを特徴とする半導体装置。
【請求項１３】
請求項１２記載の半導体装置において、
前記位置決め部材は、可撓性部材により形成されていることを特徴とする半導体装置。
【請求項１４】
半導体素子の少なくとも表面上に突起電極を直接形成すると共に、該半導体素子の表面上に前記突起電極の先端部を残し樹脂層を形成し半導体装置本体を形成する半導体装置本体形成工程と、
ベース部材上に前記半導体装置本体が接続される配線パターンを形成すると共に、前記ベース部材の前記突起電極形成位置に対応する位置に孔を形成しインタポーザを形成するインタポーザ形成工程と、
前記半導体装置本体または前記インタポーザの少なくとも一方に導電性部材を配設する導電性部材配設工程と、
前記半導体装置本体と前記インタポーザとを接着剤を介して接合すると共に、前記導電性部材により前記半導体装置本体と前記インタポーザとを電気的に接続する接合工程と、
前記半導体装置本体の搭載面と反対側の面に、前記ベース部材に形成された孔を介して前記配線パターンと接続されるよう外部接続端子を形成する外部接続端子形成工程と
を具備することを特徴とする半導体装置の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は半導体装置及びその製造方法に係り、特にチップサイズパッケージ構造を有した半導体装置及びその製造方法に関する。
【０００２】
近年、電子機器及び装置の小型化の要求に伴い、半導体装置の小型化，高密度化が図られている。このため、半導体装置の形状を半導体素子（チップ）に極力近づけることにより小型化を図った、いわゆるチップサイズパッケージ構造の半導体装置が提案されている。
【０００３】
また、高密度化により多ピン化し、かつ半導体装置が小型化すると、外部接続端子のピッチが狭くなる。このため、省スペースに比較的多数の外部接続端子を形成しうる構造として、外部接続端子として突起電極（バンプ）を用いることが行われている。
【０００４】
【従来の技術】
図６１（Ａ）は、従来のベアチップ（フリップチップ）実装に用いられる半導体装置の一例を示している。同図に示す半導体装置１は、大略すると半導体素子２（半導体チップ），及び多数の突起電極４（バンプ）等とにより構成されている。
【０００５】
半導体素子２の下面には外部接続端子となる突起電極４が、例えばマトリックス状に多数形成されている。この突起電極４は例えばハンダボールにより構成されており、半導体素子２の下面に形成された電極パッドに夫々形成されている。
また、上記した半導体装置１を実装基板５（例えば、プリント配線基板）に実装するには、図６１（Ｂ）に示されるように、先ず半導体装置１に形成されている突起電極４を実装基板５に形成されている電極５ａに接合する。続いて、図６１（Ｃ）に示されるように、半導体素子２と実装基板５との間に、いわゆるアンダーフィルレジン６（梨地で示す）を装填する。
【０００６】
アンダーフィルレジン６は、比較的流動性を有する樹脂を半導体素子２と実装基板５との間に形成された間隙７（突起電極４の高さと略等しい）に充填することにより形成される。このアンダーフィルレジン６は、熱応力印加時における突起電極４と電極５ａとの間における剥離発生を防止すると共に、半導体装置１と実装基板５との接合強度を向上させる機能を奏している。
【０００７】
【発明が解決しようとする課題】
ところで上記した半導体装置１は、半導体素子２が外部に露出した状態で実装基板５に配設されるため強度的に弱く、よって信頼性が低下してしまうという問題点があった。
【０００８】
また、突起電極４は半導体素子２の下面に形成された電極パッドに直接形成された構成であったため、電極パッドのレイアウトがそのまま突起電極４の端子レイアウトとなってしまう。即ち、上記した半導体装置１では、その内部において配線の引回しができないため、外部接続端子となる突起電極４のレイアウトの自由度が低いという問題点があった。
【０００９】
本発明は上記の点に鑑みてなされたものであり、半導体装置の端子レイアウトの自由度を高めると共に信頼性の向上を図りうる半導体装置及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記の課題は、下記の手段を講じることにより解決することができる。
【００１１】
請求項１記載の発明に係る半導体装置では、
少なくとも表面上に突起電極が直接形成されてなる半導体素子と、前記半導体素子の表面上に形成されると共に前記突起電極の先端部を残し前記突起電極を封止する樹脂層とを具備する半導体装置本体と、
前記半導体装置本体が装着されると共に、前記半導体装置本体が接続される配線パターンがベース部材上に形成されたインタポーザと、
接着性及び押圧方向に対する導電性を有しており、前記半導体装置本体と前記インタポーザとの間に介装され、前記半導体装置本体を前記インタポーザに接着固定すると共に押圧されることにより前記半導体装置本体と前記インタポーザとを電気的に接続する異方性導電膜と、
前記ベース部材に形成された孔を介して前記配線パターンと接続されると共に、前記半導体装置本体の搭載面と反対側の面に配設される外部接続端子と
を具備することを特徴とするものである。
【００１２】
また、請求項２記載の発明では、
前記請求項１記載の半導体装置において、
前記半導体装置本体に形成された前記突起電極の配設ピッチと、前記インタポーザに配設された前記外部接続端子の配設ピッチを同一ピッチとしたことを特徴とするものである。
【００１３】
また、請求項３記載の発明では、
前記請求項１記載の半導体装置において、
前記半導体装置本体に形成された前記突起電極の配設ピッチに対し、前記インタポーザに配設された前記外部接続端子の配設ピッチを大きく設定したことを特徴とするものである。
【００１４】
また、請求項４記載の発明では、
前記請求項１乃至３のいずれかに記載の半導体装置において、
前記インタポーザ上に、前記突起電極と対向する位置に孔を有する絶縁部材を配設したことを特徴とするものである。
【００１５】
また、請求項５記載の発明では、
前記請求項１乃至４のいずれかに記載の半導体装置では、
前記インタポーザとしてＴＡＢ(Tape Automated Bonding)テープを用いたことを特徴とするものである。
【００１６】
また、請求項６記載の発明に係る半導体装置の製造方法では、
半導体素子の少なくとも表面上に突起電極を直接形成すると共に、この半導体素子の表面上に前記突起電極の先端部を残し樹脂層を形成し半導体装置本体を形成する半導体装置本体形成工程と、
ベース部材上に前記半導体装置本体が接続される配線パターンを形成すると共に、前記ベース部材の前記突起電極形成位置に対応する位置に孔を形成しインタポーザを形成するインタポーザ形成工程と、
前記半導体装置本体と前記インタポーザとを接着性及び押圧方向に対する導電性を有した異方性導電膜を介して接合し、前記半導体装置本体を前記インタポーザに接着固定すると共に押圧されることにより前記半導体装置本体と前記インタポーザとを電気的に接続する接合工程と、
前記半導体装置本体の搭載面と反対側の面に、前記ベース部材に形成された孔を介して前記配線パターンと接続されるよう外部接続端子を形成する外部接続端子形成工程と
を具備することを特徴とするものである。
【００１７】
また、請求項７記載の発明に係る半導体装置では、
少なくとも表面上に突起電極が直接形成されてなる半導体素子と、前記半導体素子の表面上に形成されると共に前記突起電極の先端部を残し前記突起電極を封止する樹脂層とを具備する半導体装置本体と、
前記半導体装置本体が装着されると共に、前記半導体装置本体が接続される配線パターンがベース部材上に形成されたインタポーザと、
前記半導体装置本体と前記インタポーザとの間に介装され、前記半導体装置本体を前記インタポーザに接着固定する接着剤と、
前記半導体装置本体と前記インタポーザとを電気的に接続する導電性部材と、
前記ベース部材に形成された孔を介して前記配線パターンと接続されると共に、前記半導体装置本体の搭載面と反対側の面に配設される外部接続端子と
を具備することを特徴とするものである。
【００１８】
また、請求項８記載の発明では、
前記請求項７記載の半導体装置において、
前記導電性部材は、導電性ペーストであることを特徴とするものである。
【００１９】
また、請求項９記載の発明では、
前記請求項７記載の半導体装置において、
前記導電性部材は、スタッドバンプであることを特徴とするものである。
【００２０】
また、請求項１０記載の発明では、
前記請求項７記載の半導体装置において、
前記導電性部材は、前記配線パターンと一体的に形成されると共に前記接着剤の配設位置を迂回して前記突起電極に接続するフライングリードであることを特徴とするものである。
【００２１】
また、請求項１１記載の発明では、
前記請求項１０記載の半導体装置において、
少なくとも前記突起電極と前記フライングリードとの接続位置を樹脂封止する構成としたことを特徴とするものである。
【００２２】
また、請求項１２記載の発明では、
前記請求項７記載の半導体装置において、
前記導電性部材は、
前記突起電極の形成位置に対応した位置に配設され、その上端部を前記半導体装置の突起電極に接合すると共に、下端部を前記外部接続端子に接合する接続ピンと、
この接続ピンを位置決めする位置決め部材と
により構成されることを特徴とするものである。
【００２３】
また、請求項１３記載の発明では、
前記請求項１２記載の半導体装置において、
前記位置決め部材は、可撓性部材により形成されていることを特徴とするものである。
【００２４】
更に、請求項１４記載の発明に係る半導体装置の製造方法では、
半導体素子の少なくとも表面上に突起電極を直接形成すると共に、この半導体素子の表面上に前記突起電極の先端部を残し樹脂層を形成し半導体装置本体を形成する半導体装置本体形成工程と、
ベース部材上に前記半導体装置本体が接続される配線パターンを形成すると共に、前記ベース部材の前記突起電極形成位置に対応する位置に孔を形成しインタポーザを形成するインタポーザ形成工程と、
前記半導体装置本体または前記インタポーザの少なくとも一方に導電性部材を配設する導電性部材配設工程と、
前記半導体装置本体と前記インタポーザとを接着剤を介して接合すると共に、前記導電性部材により前記半導体装置本体と前記インタポーザとを電気的に接続する接合工程と、
前記半導体装置本体の搭載面と反対側の面に、前記ベース部材に形成された孔を介して前記配線パターンと接続されるよう外部接続端子を形成する外部接続端子形成工程と
を具備することを特徴とするものである。
【００２５】
上記した各手段は、次のように作用する。
【００２６】
また、請求項１及び請求項６記載の発明によれば、
半導体装置本体は、半導体素子の表面上に突起電極の先端部を残し樹脂層が形成されているため、この樹脂層が半導体素子及び突起電極を保護すると共に、アンダーフィルレジンとしても機能することとなる。
【００２７】
また、インタポーザは、半導体装置本体が装着されると共にこの半導体装置本体が接続される配線パターンがベース部材上に形成された構成であるため、ベース部材上において任意の配線パターンを形成することができる。
【００２８】
この配線パターンには、ベース部材に形成された孔を介して外部接続端子が接続される。この際、上記のように配線パターンを任意に設定できるため、配線パターンを引き回すことにより半導体装置本体に設けられた突起電極の形成位置に拘わらず外部接続端子の位置を設定することができる。よって、外部接続端子の端子レイアウトの自由度を高めることができる。
【００２９】
また、異方性導電膜は接着性及び押圧方向に対する導電性を有しているため、この異方性導電膜を用いて半導体装置本体とインタポーザとを接合することができる。この際、異方性導電膜の有する接着性により半導体装置本体とインタポーザは機械的に接合され、また異方性導電膜の有する異方性導電性により半導体装置本体とインタポーザは電気的に接合（接続）される。このように、異方性導電膜は接着性及び導電性の双方の特性を有しているため、各機能を別個の部材により行なう構成に比べて部品点数及び組み立て工数の低減を図ることができる。
【００３０】
更に、異方性導電膜は可撓性を有し、かつ半導体装置本体とインタポーザの間に介装されるため、この異方性導電膜は緩衝膜として機能する。よって、異方性導電膜により、半導体装置本体とインタポーザとの間に発生する応力を緩和することができる。
【００３１】
また、請求項２記載の発明によれば、
半導体装置本体に形成された突起電極の配設ピッチと、インタポーザに配設された外部接続端子の配設ピッチを同一ピッチとしたことにより、インタポーザの形状を小さくすることができ、半導体装置の小型化を図ることができる。
【００３２】
また、請求項３記載の発明によれば、
半導体装置本体に形成された突起電極の配設ピッチに対し、インタポーザに配設された外部接続端子の配設ピッチを大きく設定したことにより、インタポーザ上における配線パターンの引回しの自由度を更に向上することができる。
【００３３】
また、請求項４記載の発明によれば、
インタポーザ上に、突起電極と対向する位置に孔を有する絶縁部材を配設したことにより、半導体装置本体をインタポーザに装着される際に印加される押圧力はこの孔の形成位置に集中するため孔内における導電率は向上し、よって半導体装置本体とインタポーザとの電気的接続を確実に行なうことができる。
【００３４】
また、請求項５記載の発明によれば、
インタポーザとしてＴＡＢテープを用いたことにより、ＴＡＢテープは半導体装置の構成部品として安価に供給されているため、インタポーザとしてＴＡＢテープを利用するこにより半導体装置のコスト低減を図ることができる。
また、請求項７及び請求項１４記載の発明によれば、
半導体装置本体は、半導体素子の表面上に突起電極の先端部を残し樹脂層が形成されているため、この樹脂層が半導体素子及び突起電極を保護すると共に、アンダーフィルレジンとしても機能することとなる。
【００３５】
また、インタポーザは、半導体装置本体が装着されると共にこの半導体装置本体が接続される配線パターンがベース部材上に形成された構成であるため、ベース部材上において任意の配線パターンを形成することができる。
【００３６】
この配線パターンには、ベース部材に形成された孔を介して外部接続端子が接続される。この際、上記のように配線パターンを任意に設定できるため、配線パターンを引き回すことにより半導体装置本体に設けられた突起電極の形成位置に拘わらず外部接続端子の位置を設定することができる。よって、外部接続端子の端子レイアウトの自由度を高めることができる。
【００３７】
また、接着剤は半導体装置本体とインタポーザとを機械的に接合し、また導電性部材は半導体装置本体とインタポーザとを電気的に接合（接続）する。このように、半導体装置本体とインタポーザとを接合する際行なわれる機械的接合と電気的接合を別個の部材により行なうことにより、各機能（機械的接合機能，電気的接合機能）に最適な部材を選定することができる。これにより、半導体装置本体とインタポーザとの機械的接合及び電気的接合を共に確実に行なうことが可能となり、半導体装置の信頼性を向上させることができる。
【００３８】
更に、接着剤は固化した状態においても所定の可撓性を有し、かつ半導体装置本体とインタポーザの間に介装されるため、この接着剤は緩衝膜として機能する。よって、接着剤により、半導体装置本体とインタポーザとの間に発生する応力を緩和することができる。
【００３９】
また、請求項８記載の発明によれば、
導電性部材として導電性ペーストを用いたことにより、単に導電性ペーストを半導体素子の突起電極またはインタポーザの配線パターンに塗布するだけで導電性部材の配設を行なうことができるため、半導体装置の組み立て作業の容易化を図ることができる。また、導電性ペーストの塗布方法としては、周知の技術である転写法や印刷法を用いることができ、よって効率よく導電性部材の配設作業を行なうことができる。
【００４０】
また、請求項９記載の発明によれば、
導電性部材をスタッドバンプにより構成したことにより、半導体素子の突起電極とインタポーザの配線パターンとはスタッドバンプを介して接合されることとなり、電気的接続を確実に行なうことができる。
【００４１】
また、請求項１０記載の発明によれば、
導電性部材を配線パターンと一体的に形成されると共に接着剤の配設位置を迂回して突起電極に接続するフライングリードにより構成したことにより、フライングリードと突起電極との接続位置においては接着剤が介在しないため、フライングリードと突起電極との電気的接続の信頼性を向上させることができる。また、フライングリードはバネ性を有しているため、接続時にフライングリードはバネ力をもって突起電極に圧接する。よって、これによってもフライングリードと突起電極との電気的接続の信頼性を向上させることができる。
【００４２】
また、請求項１１記載の発明によれば、
突起電極とフライングリードとの接続位置を樹脂封止したことにより、外力印加等によりフライングリードが変形することを防止でき、半導体装置の信頼性を向上させることができる。
【００４３】
また、請求項１２記載の発明によれば、
接続ピンの上端部を半導体装置本体の突起電極に接合すると共に下端部をインタポーザに設けられた外部接続端子に接合することにより、突起電極と外部接続端子との間には接続ピンが介在した構成となる。
【００４４】
この接続ピンは可撓可能な構成であるため、例えば加熱時等に半導体装置本体とインタポーザとの間に熱膨張率差に起因して応力が発生しても、この応力は接続ピンが可撓することにより吸収される。よって、応力が印加されても外部接続端子と突起電極との接続を確実に維持することができる。
【００４５】
また、接続ピンは位置決め部材により突起電極の形成位置に対応した位置に位置決めされているため、実装時において個々の接続ピンと突起電極または外部接続端子との位置決め処理を行なう必要はなく、実装作業を容易に行なうことができる。
【００４６】
更に、請求項１３記載の発明によれば、
位置決め部材を可撓性部材により形成したことにより、前記のように接続ピンが可撓しても、位置決め部材はこれに追随して可撓するため、半導体装置本体とインタポーザとの間に発生する応力を位置決め部材によっても吸収することができる。
【００４７】
【発明の実施の形態】
次に、本発明の実施の形態について図面と共に説明する。
【００４８】
図１は本発明の第１参考例である半導体装置１０Ａを示している。図１（Ａ）は半導体装置１０Ａの断面図であり、また図１（Ｂ）は半導体装置１０Ａの側面図である。
【００４９】
本参考例に係る半導体装置１０Ａは、大略すると半導体素子１２，電極板１４Ａ，封止樹脂１６Ａ，及び突出端子１８からなる極めて簡単な構成とされている。半導体素子１２（半導体チップ）は、半導体基板に電子回路が形成されたものであり、その実装面側には複数のバンプ電極２２が形成されている。このバンプ電極２２は、例えば半田ボールを転写法を用いて配設した構成とされており、電極板１４にフリップチップ接合により接合されている。
【００５０】
このように、半導体素子１２と電極板１４とをフリップチップ接合したことにより、ワイヤを用いて接続する構成に比べて接合に要するスペースを小スペース化することができ、半導体装置１０Ａの小型化を図ることができる。また、接合部分における配線長を短くすることができるため、インピーダンスを低減でき電気的特性の向上を図ることができる。更に、隣接するバンプ電極２２間のピッチを狭ピッチ化できるため、多ピン化にも対応することができる。
【００５１】
また、上記の電極板１４はいわゆるインタポーザとして機能するものであり、例えば銅合金等の導電性金属により形成されている。この電極板１４は、図２（Ａ）に示されるように、所定のパターン形状を有した複数の金属板パターン２６により構成されている（尚、後述するように、図２（Ａ）はリードフレーム状態の電極板１４を示している）。
【００５２】
この金属板パターン２６は、図中下面に半導体素子１２のバンプ電極２２が接合されると共に、図中上面である半導体素子１２の配設面と異なる面に突出端子１８が接合される。よって、金属板パターン２６は、バンプ電極２２と突出端子１８とを電気的に接続する機能を奏する。また、図１（Ｂ）に示されるように、金属板パターン２６の端部は封止樹脂１６Ａの側面から露出し、側部端子２０を形成している。
【００５３】
突出端子１８は、例えば半田よりなるボールバンプ（突起電極）であり、上記のように電極板１４に接合されている。この突出端子１８は、金属板パターン２６を介して対応する既定のバンプ電極２２に電気的に接続される。
【００５４】
封止樹脂１６Ａは、半導体素子１２，電極板１４，及び突出端子１８の一部を封止するよう形成されている。この封止樹脂１６Ａは、例えばポリイミド，エポキシ等の絶縁性を有した樹脂であり、半導体素子１２を覆い保護するに足る最小の大きさで形成されている。これにより、半導体装置１０Ａの小型化を図ることができる。
【００５５】
また、封止樹脂１６Ａを形成した状態において、半導体素子１２の背面２８は封止樹脂１６Ａから露出するよう構成されている。半導体素子１２の背面２８は電子回路等は形成されておらず比較的強度が高い部位であるため、背面２８を封止樹脂１６Ａから露出させても特に不都合は生じない。また、返って背面２８を封止樹脂１６Ａから露出させることにより、半導体素子１２で発生した熱は、この背面２８から外部に放熱されるため、半導体装置１０Ａの放熱効率を向上させることができる。
【００５６】
また前記のように、封止樹脂１６Ａを形成した状態において、電極板１４の端部は封止樹脂１６Ａの側面から露出し側部端子２０を形成している。このように、側部端子２０が封止樹脂１６Ａの側面から露出する構成とすることにより、側部端子２０を突出端子１８と共に他の基板或いは装置と接続する外部接続端子として用いることが可能となる。
【００５７】
図１１は、本発明の第１参考例である半導体装置の実装構造を示しており、上記した構成の半導体装置１０Ａを実装基板３２に実装した状態を示している。同図に示されるように、実装状態では突出端子１８は封止樹脂１６Ａの底面と実装基板３２との間に位置することとなり、外部から観察したりまたプローブ等のテスト治具を接続することはできない。
【００５８】
しかるに、半導体装置１０Ａでは、側部端子２０を封止樹脂１６Ａの側面から露出させた構成としているため、半導体装置１２を実装基板３２に実装した後においても、この側部端子２０を用いて半導体素子１０Ａの動作試験を行なうことが可能となる。よって、不良半導体装置の発見を容易に行なうことができ、実装時における歩留りの向上及び信頼性の向上を図ることができる。
【００５９】
再び図１に戻り、半導体装置１０Ａの説明を続ける。
【００６０】
上記した封止樹脂１６Ａは、半導体素子１２を覆うばかりではなく、電極板１４の突出端子１８が接合された面にも形成されている。このため、突出端子１８は封止樹脂１６Ａにより保持する機能を奏する。よって、外力印加等により突出端子１８が半導体装置１０Ａから離脱することを防止することができる。また、封止樹脂１６Ａは絶縁性を有しているため、突出端子１８の配設密度が高い場合（即ち、狭ピッチ化された場合）であっても、実装時に隣接する突出端子１８間で短絡が発生することを防止することができる。
【００６１】
更に、突出端子１８は、封止樹脂１６Ａが形成された状態において、封止樹脂１６Ａから突出するよう構成されている。このため、実装時に確実に突出端子１８を実装基板３２に接続することができ、また図１１に示したように半導体装置１０ＡをＢＧＡ(Ball Grid Array) と同様に取り扱うことができ、実装性の向上を図ることができる。
【００６２】
ここで、半導体装置１０Ａに設けられた電極板１４Ａに注目する。
前記のように電極板１４Ａは金属板であるため、この電極板１４Ａを半導体素子１２を保護する封止樹脂１６Ａ内に設けることにより、電極板を封止樹脂１６Ａを補強する補強材として機能させることができる。これにより、半導体素子１２の保護をより確実に行なうことができ、よって半導体装置１０Ａの信頼性を向上させることができる。
【００６３】
また、電極板１４Ａは、外部接続端として機能する突出端子１８及び側部端子２０と、半導体素子１２との間に位置するものである。このため、従来のように半導体素子に直接外部接続端を接続する構成と異なり、半導体装置１０Ａの内部において電極板１４Ａにより半導体素子１２と突出端子１８，側部端子２０との間で配線の引回しを行なうことが可能となる。よって、電極板１４を設けることにより、半導体装置１２及び外部接続端子（突出端子１８，側部端子２０）の端子レイアウトの自由度を高めることができる。
【００６４】
更に、電極板１４Ａは導電性金属よりなり、一般に導電性金属（本参考例の場合は銅合金）は封止樹脂１６Ａよりも熱伝導性が良好であるため、半導体素子１２で発生した熱は電極板１４Ａを介して外部に放熱される。よって、半導体素子１２で発生した熱を効率よく放熱することができ、半導体素子１２の安定した動作を担保することができる。
【００６５】
続いて、上記構成とされた半導体装置１０Ａの製造方法について説明する。
【００６６】
図２乃至図５は、半導体装置１０Ａの製造方法を説明するための図である。尚、図２乃至図５において、図１に示した構成と対応する構成については同一符号を付して説明する。
【００６７】
本参考例に係る製造方法は、電極板形成工程，チップ搭載工程，突出端子形成工程，封止樹脂形成工程，切断工程とを有している。電極板形成工程では、例えばリードフレーム材である銅合金（例えば、Ｃｕ−Ｎｉ−Ｓｎ系）よりなる金属基板に対し、パターン成形処理を行なうことにより複数の電極板１４を有するリードフレーム２４Ａを形成する。この電極板形成工程で実施されるパターン成形処理は、エッチング法またはプレス加工法を用いて行なわれる。
【００６８】
このエッチング法及びプレス加工法は、一般の半導体装置の製造工程において、リードフレーム形成法として一般に用いられている手法である。よって、エッチング法またはプレス加工法を適用することにより、設備の増加を伴うことなくリードフレーム２４Ａを形成することができる。
【００６９】
図２（Ａ）は、リードフレーム２４Ａの一部を拡大した図であり、４個の電極板１４Ａが示されている。本参考例に係る製造方法では、多数個取りを行なう構成とされているため、よって同図に示されるようにリードフレーム２４Ａには複数の電極板１４Ａが形成されている。
【００７０】
この電極位置１４Ａは、前記したように複数の金属板パターン２６により構成されている。この金属板パターン２６は、上記のパターン成形処理において任意の配線パターンに設定するとができるため、電極板１４Ａにより配線の引回しを行なうことが可能となり、これにより電極板１４Ａに形成される外部接続端子の端子レイアウトに自由度を持たせることができる。
【００７１】
一方、図２（Ｂ）は、前記した電極板１４Ａ（リードフレーム２４Ａ）に搭載される半導体素子１２（１２Ａ〜１２Ｃ）を示している。本参考例では、一つの電極板１４Ａに３個の半導体素子１２Ａ〜１２Ｃを搭載する構成とされている。また、各半導体素子１２Ａ〜１２Ｃには、夫々電極板１４Ａと電気的に接続するためのバンプ電極２２が配設されている。
【００７２】
同図に示すように、半導体素子１２Ａ〜１２Ｃの大きさは、必ずしも同一である必要はない。また、各電極板１４Ａに形成された金属板パターン２６は、各半導体装置１２Ａ〜１２Ｃに形成されたバンプ電極２２の形成位置と対応するよう構成されている。
【００７３】
上記した電極板形成工程が終了すると、続いてチップ搭載工程が実施される。このチップ搭載工程では、電極板１４Ａに半導体素子１２Ａ〜１２Ｃを搭載し電気的に接続する処理が行なわれる。図３（Ａ），（Ｂ）は、半導体素子１２Ａ〜１２Ｃが電極板１４Ａに搭載された状態を示している。
【００７４】
本参考例では、半導体素子１２Ａ〜１２Ｃを電極板１４Ａに接合する手段として、直接バンプ電極２２を電極板１４Ａに接合するフリップチップ接合法が採用されている。このフリップチップ接合法を用いることにより、前記したように半導体素子１２Ａ〜１２Ｃと電極板１４Ａとの接合エリアの小スペース化を図ることができると共に、接続インピーダンスの低減を図ることができる。
【００７５】
上記したチップ搭載工程が終了すると、続いて突出端子形成工程が実施される。この突出端子形成工程は、電極板１４Ａを構成する金属板パターン２６の所定位置に突起端子１８を形成する。突起端子１８は半田ボールにより構成されており、例えば転写法を用いて金属板パターン２６に接合される。図４は、突起端子１８が配設された電極板１４Ａを示している。この突起端子１８は、上記のように金属板パターン２６の配線パターンを適宜選定することにより、マトリックス状に配設されている。
【００７６】
上記した突出端子形成工程が終了すると、続いて封止樹脂形成工程が実施される。この封止樹脂形成工程では、半導体素子１２（１２Ａ〜１２Ｃ）及び突起端子１８が配設されたリードフレーム２４Ａを金型に装着し、圧縮成形法を用いて封止樹脂１６Ａを形成する。封止樹脂１６Ａを形成することにより、半導体素子１２及び電極板１４Ａは封止樹脂１６Ａに封止される。よって、半導体素子１２及び電極板１４Ａは封止樹脂１６Ａにより保護され、よって半導体装置１０Ａの信頼性を向上させることができる。
【００７７】
図５は、封止樹脂１６Ａが形成されたリードフレーム２４Ａを示している。同図に示すように、封止樹脂１６Ａが形成された状態において、半導体素子１２（１２Ａ〜１２Ｃ）はその背面２８を封止樹脂１６Ａから露出されており、また突起端子１８はその先端所定部分が封止樹脂１６Ａから突出するよう構成されている。このように、半導体素子１２の背面２８を封止樹脂１６Ａから露出させることにより放熱効率を向上できると共に、突起端子１８の先端部を封止樹脂１６Ａから突出させることにより、実装性の向上を図ることができる。
【００７８】
上記した封止樹脂形成工程が終了すると、続いて切断工程が実施される。この切断工程では、多数個取りを行なうために複数個一括的に形成された半導体装置の各境界位置（図５にＡ−Ａで示す破線位置）で、封止樹脂１６Ａ及びリードフレーム２４Ａ（電極板１４Ａ）を切断する。これにより、図１に示す半導体装置１０Ａが形成される。
【００７９】
上記のように、封止樹脂１６Ａと共にリードフレーム２４Ａ（電極板１４Ａ）を切断することにより、電極板１４Ａの切断位置は封止樹脂１６Ａの側面に必ず露出することとなり側部端子２０を形成する。よって、この側部端子２０を外部接続端子として用いることができる。
【００８０】
続いて、第２参考例に係る半導体装置１０Ｂについて説明する。
【００８１】
図６は、第２参考例に係る半導体装置１０Ｂを説明するための図であり、図６（Ａ）は半導体装置１０Ｂの断面を、図６（Ｂ）は半導体装置１０Ｂの底面を夫々示している。尚、図６において、図１を用いて説明した第１参考例に係る半導体装置１０Ａと同一構成については、同一符号を付してその説明を省略する。また、以下説明する各参考例においても、同様とする。
【００８２】
前記した第１参考例に係る半導体装置１０Ａは、電極板１４Ａに突起端子１８を形成し、この突起端子１８を封止樹脂１６Ａから露出させる構成としていた。これに対し、本参考例に係る半導体装置１０Ｂは、突起端子１８を設けることなく、電極板１４Ａを直接封止樹脂１６Ｂから露出させたことを特徴とするものである。
【００８３】
本参考例に係る半導体装置１０Ｂは、突起端子１８が設けられていないため、部品点数の削減及び製造工程の簡単化を図ることができる。また、電極板１４Ａは、封止樹脂１６Ｂの側面に加え底面にも露出し外部接続端子を形成するため、側面及び底面の双方において実装を行なうことができる。
【００８４】
図１３は、半導体装置１０Ｂを実装基板３２に実装した構造を示している。同図に示されるように、半導体装置１０Ｂは実装基板３２に半田３６を用いてフェイスダウンボンディングされている。この際、半田３６は、電極板１４Ａの底面部ばかりでなく、側部端子２０にも回り込んで半田付けされている。
【００８５】
また、本参考例に係る半導体装置１０Ｂは、後述する第３参考例に係る半導体装置１０Ｃと同様に側部端子２０のみを用いて実装することも可能であり、よって実装構造の自由度を向上させることができる。
【００８６】
続いて、第３参考例に係る半導体装置１０Ｃについて説明する。
【００８７】
図７は、第３参考例に係る半導体装置１０Ｃを説明するための図であり、図７（Ａ）は半導体装置１０Ｃの断面を、図７（Ｂ）は半導体装置１０Ｃの上面を夫々示している。
【００８８】
前記した第２参考例に係る半導体装置１０Ｂは、電極板１４Ａの底面及び側端部を共に直接封止樹脂１６Ｂから露出させた構成としていたが、本参考例に係る半導体装置１０Ｃは、電極板１４Ａの側端部のみを封止樹脂１６Ｃから露出させ側部端子２０を形成したことを特徴とするものである。
【００８９】
本参考例に係る半導体装置１０Ｃでは、電極板１４Ａが側部端子２０を残し封止樹脂１６Ｃに埋設された構成とされているため、熱応力や外力により電極板１４Ａが封止樹脂１６Ｃから剥離することを防止でき、半導体装置１０Ｃの信頼性を向上させることができる。
【００９０】
続いて、第４参考例に係る半導体装置１０Ｄについて説明する。
【００９１】
図８は、第４参考例に係る半導体装置１０Ｄを説明するための図であり、図８（Ａ）は半導体装置１０Ｄの断面を、図８（Ｂ）は半導体装置１０Ｄの上面を、図８（Ｃ）は半導体装置１０Ｄの底面を夫々示している。
【００９２】
本参考例に係る半導体装置１０Ｄは、電極板１４Ｂに突起状端子３０（突出端子）を形成したことを特徴とするものである。この突起状端子３０は電極板１４Ｂを塑性加工（例えば、プレス加工）することにより形成されており、よって突起状端子３０と電極板１４Ｂとは一体的な構成とされている。
【００９３】
また、突起状端子３０の形成処理は、前記した電極板形成工程で一括的に形成することができる。このため、突起状端子３０を形成することにより製造工程が複雑になるようなことはなく、また突起状端子３０を別部材により形成する構成に比べて部品点数の削減を図ることができる。
【００９４】
上記構成とされた突起状端子３０は、図８（Ａ），（Ｂ）に示されるように、封止樹脂１６Ｄの底面から露出するよう構成されている。このように、突起状端子３０を封止樹脂１６Ｄの底面から露出させることにより、突起状端子３０を外部接続端子として機能させることができる。
【００９５】
図１７は、上記した半導体装置１０Ｄを実装基板３２に実装した状態を示している。同図に示されるように、半導体装置１０Ｄは半田５４を用いて実装基板３２に実装されるが、この際突起状端子３０は封止樹脂１６Ｄの底面及び側面に露出した構成とされているため、半田５４との接合面積を大きくすることができ、よって確実に突起状端子３０を実装基板３２に接続することができる。
【００９６】
また、突起状端子３０及び側部端子２０を除き、電極板１４Ｂは封止樹脂１６Ｄに埋設された構成となるため、隣接する突起状端子３０は封止樹脂１６Ｄにより絶縁される。このため、実装時に半田５４により隣接する突起状端子３０間で短絡が発生するようなことはなく、実装の信頼性を向上させることができる。
【００９７】
図９及び図１０は、第２参考例に係る半導体装置の製造方法を示しており、前記した半導体装置１０Ｄの製造方法を示している。
【００９８】
尚、本参考例に係る製造方法は、図２乃至図５を用いて説明した第１参考例に係る製造方法に対し、電極板形成工程，封止樹脂形成工程、及び切断工程のみが異なり他の工程は同一であるため、以下の説明では電極板形成工程についてのみ説明するものとする。
【００９９】
本参考例に係る電極板形成工程では、電極板１４Ｂを有したリードフレーム２４Ｂを形成する際、突起状端子３０も一括的に塑性加工される。このように、電極板１４Ｂを形成するため行なわれる切断加工と、突起状端子３０を形成するため行なわれる塑性加工を一括的に実施するのは、リードフレーム２４Ｂを形成する金型の構成を適宜設定することにより容易に実現することができる。
【０１００】
図９は、電極板形成工程が実施されることにより形成されたリードフレーム２４Ｂを示している。同図において、ハッチングで示される部分が突起状端子３０であり、この突起状端子３０は電極板１４Ｂに対して突出した形状を有している。このように、本参考例によれば、突起状端子３０の形成を電極板１４Ｂの形成と同時かつ一括的に行なうことができるため、半導体装置１０Ｄの製造工程の簡単化を図ることができる。
【０１０１】
また、図１０に示されるように、封止樹脂形成工程では突起状端子３０が封止樹脂１６Ｄから露出するよう封止樹脂１６Ｄを形成する。このように、突起状端子３０を封止樹脂１６Ｄから露出させるには、封止樹脂形成工程で用いる金型のキャビティ面を突起状端子３０に当接させた状態とすることにより、容易に実現することができる。
【０１０２】
また、切断工程における切断位置は、図１０にＡ−Ａで示す破線位置とされており、突起状端子３０の側面が封止樹脂１６Ｄから露出するよう選定されている。よって、図１７に示されるように、実装時において半田５４は突起状端子３０の側面までも回り込み、確実な半田付けを行なうことができる。
【０１０３】
続いて、上記した各参考例に係る半導体装置１０Ａ〜１０Ｄを実装基板３２に実装する実装構造について説明する。
【０１０４】
図１１乃至図１７は、第１乃至第７参考例である半導体装置１０Ａ〜１０Ｄの実装構造を示している。尚、図１１に示す半導体装置１０Ａを実装する第１参考例に係る実装構造、図１３に示す半導体装置１０Ｂを実装する第３参考例に係る実装構造、及び図１７に示す半導体装置１０Ｄを実装する第７参考例に係る実装構造については既に説明済であるため、ここでの説明は省略するものとする。
【０１０５】
図１２は、第２参考例に係る半導体装置の実装構造を示している。
【０１０６】
本参考例に係る実装構造は、第１参考例に係る半導体装置１０Ａを例に挙げたものであり、外部端子を形成する突起端子１８に実装用バンプ３４を配設し、この実装用バンプ３４を介して半導体装置１０Ａを実装基板３２に接合させたことを特徴とするものである。
【０１０７】
このように、実装用バンプ３４を介して半導体装置１０Ａを実装基板３２に接合させる構造とすることにより、半導体装置１０ＡをＢＧＡ(Ball Grid Array) と同様に実装することができ、実装性の向上及び多ピン化への対応を図ることができる。
【０１０８】
また、突起端子１８は電極板１４Ａに形成されるものであるため、その体積を大きくするには限界があるが、実装用バンプ３４の体積は任意に設定することができる。よって、隣接する実装用バンプ３４間で短絡が発生しない範囲において実装用バンプ３４の体積を最大とすることにより、半導体装置１０Ａと実装基板３２との接合力を増大することができ、これにより実装の信頼性を向上させることができる。尚、本参考例に係る実装構造は、他の参考例に係る半導体装置１０Ａ，１０Ｂ，１０Ｄについても適用できるものである。
【０１０９】
図１４は、第４参考例に係る半導体装置の実装構造を示している。
【０１１０】
本参考例に係る実装構造は、第２参考例に係る半導体装置１０Ｂを例に挙げたものであり、実装部材３８を用いて半導体装置１０Ｂを実装基板３２に接合させたことを特徴とするものである。
【０１１１】
実装部材３８は、接続ピン４０と位置決め部材４２とにより構成されている。接続ピン４０は可撓可能な導電性金属材料（例えば、導電性を有したバネ材）よりなり、電極板１４Ａの外部接続端子として機能する位置と対応した位置に配設されている。また、位置決め部材４２はシリコンゴム等の可撓性及び絶縁性を有した材料により形成されており、接続ピン４０を上記の所定位置に位置決めする機能を奏するものである。
【０１１２】
上記構成とされた実装部材３８は、実装された状態において、接続ピン４０の上端部が半導体装置１０Ｂの電極板１４Ａに接合（例えば、半田付け接合）し、また接続ピン４０の下端部は実装基板３２に接合される。
【０１１３】
従って本参考例に係る実装構造では、外部接続端子と実装基板との間には接続ピンが介在した構成となる。接続ピン４０は、前記のように可撓可能な構成であるため、例えば加熱時等に半導体装置１０Ｂと実装基板３２との間で熱膨張率差に起因した応力が発生しても、この応力は接続ピン４０が可撓することにより吸収される。
【０１１４】
よって、上記の応力が印加されても半導体装置１０Ｂと実装基板３２との接合状態を確実に維持することができ、実装の信頼性を向上させることができる。この際、接続ピン４０を保持する位置決め部材４２も可撓性を有した構成とされているため、接続ピン４０の可撓変形を阻止するようなことはなく、応力の吸収を確実に行なうことができる。
【０１１５】
更に、接続ピン４０は位置決め部材４２により位置決めされているため、実装時において個々の接続ピン４０と半導体装置１０Ｂ（電極板１４Ａ）、または個々の接続ピン４０と実装基板３２との位置決め処理を行なう必要はなく、実装作業の容易化を図ることができる。尚、本参考例に係る実装構造は、他の参考例に係る半導体装置１０Ａ，１０Ｂ，１０Ｄについても適用できるものである。
【０１１６】
図１５は、第５参考例に係る半導体装置の実装構造を示している。
【０１１７】
本参考例に係る実装構造は、第３参考例に係る半導体装置１０Ｃを例に挙げたものであり、ソケット４４を用いて半導体装置１０Ｃを実装基板３２に実装したことを特徴とするものである。
【０１１８】
ソケット４４は、半導体装置１０Ｃが装着される装着部４６と、封止樹脂１６Ｃの側面に露出した側部端子２０と接続するよう設けられたリード部４８とを有した構成とされている。そして、半導体装置１０Ｃを装着部４６に装着し、リード部４８の上部と半導体装置１０Ｃの側部端子２０とを電気的に接続した上で、リード部４８の下部を実装基板３２に接合（例えば、半田付け接合）する。これにより、半導体装置１０Ｃはソケット４４を介して実装基板３２に実装される。
【０１１９】
このように、ソケット４４を用いて半導体装置１０Ｃを実装基板３２に実装する構造とすることにより、実装基板３２に対する半導体装置１０Ｃの装着脱は、単にソケット４４に対し半導体装置１０Ｃを装着脱すればよいため、半導体装置１０Ｃの装着脱を容易に行なうことが可能となる。このため、例えばメンテナンス等において半導体装置１０Ｃを交換する必要が生じたような場合でも、容易に交換処理を行なうことができる。
【０１２０】
また、ソケット４４に設けられたリード部４８は、装着部４６の側部に配設されており、また半導体装置１０Ｃの側部端子２０は封止樹脂１６Ｃの側面に露出した構成である。このため、半導体装置１０Ｃを装着部４６に装着した状態においてリード部４８と側部端子２０とは対向するため、リード部４８を引き回すことなくリード部４８と半導体装置１０Ｃとの接続を行なうことができ、よってソケット４４の構造の簡単化を図ることができる。
【０１２１】
図１６は、第６参考例に係る半導体装置の実装構造を示している。
【０１２２】
本参考例に係る実装構造は、前記した第５参考例に係る実装構造と同様にリード部５０を用いて半導体装置１０Ｃを実装基板３２に実装するものであるが、装着部４６に代えてダイステージ５２を利用したことを特徴とするものである。
【０１２３】
本参考例に係るソケット５１は、リードフレーム材料により一体的に形成されたリード部５０とダイステージ５２とにより構成されている。ダイステージ５２は半導体装置１０Ｃを装着する部分であり、その外周位置に複数のリード部５０が形成されている。このリード部５０は、その半導体装置１０Ｃと対向する部分の一部が直角上方に折曲され、側部端子２０と電気的に接続するよう構成されている。
【０１２４】
上記構成とされたソケット５１を用いることによっても、第５参考例に係る実装構造と同様に半導体装置１０Ｃの装着脱を容易に行なうことが可能となる。また、ソケット５１を構成するリード部５０とダイステージ５２は一体的な構成であるため、部品点数の削減を図ることができると共に容易にソケット５１を製造することができる。
【０１２５】
続いて、第５参考例である半導体装置１０Ｅについて説明する。
【０１２６】
図１８は、第５参考例である半導体装置１０Ｅの断面図である。本参考例に係る半導体装置１０Ｅは、前記した第１参考例に係る半導体装置１０Ａに対し、その上面に放熱板５６（放熱部材）を設けたことを特徴とするものである。
【０１２７】
放熱板５６は、例えばアルミニウム板等の熱伝導率が良好で、かつ軽量の材質が選定されている。この放熱板５６は、熱伝導性が高い接着剤を用いて半導体素子１２及び封止樹脂１６Ａに接着されている。このように、封止樹脂１６Ａの半導体素子１２に近接する位置に放熱板５６を配設したことにより、半導体素子１２で発生する熱を効率よく放熱することができる。
【０１２８】
特に、本参考例では半導体素子１２の背面２８は封止樹脂１６Ａから露出した構成とされており、放熱板５６はこの露出した背面２８に直接接着された構成とされている。よって、放熱板５６と半導体素子１２との間に、熱伝導性が不良な封止樹脂１６Ａが介在しないため、放熱特性を更に良好なものとすることができる。
【０１２９】
続いて、上記構成とされた半導体装置１０Ｅの製造方法（第３参考例に係る製造方法）について説明する。
【０１３０】
図１９乃至図２４は、半導体装置１０Ｅの製造方法を説明するための図である。尚、図１９乃至図２４において、第１参考例に係る製造方法の説明に用いた図２乃至図５で示した構成と対応するものについては同一符号を付し、またその説明は省略する。
【０１３１】
本参考例に係る製造方法は、第１参考例に係る製造方法に対し、少なくともチップ搭載工程を実施する前に、半導体素子１２を放熱板５６上に位置決めして取り付けるチップ取り付け工程を実施することを特徴とするものである。また、電極板形成工程，チップ搭載工程，突出端子形成工程，封止樹脂形成工程，及び切断工程は、基本的には第１参考例と同様の処理が行なわれる。
【０１３２】
図１９は、電極板形成工程を実施することにより形成されたリードフレーム２４Ａの一部を拡大した図であり、図中破線で囲まれた領域が１個の半導体装置１０Ｅに対応する領域である（以下、この領域を接合領域５８という）。
【０１３３】
また、図２０はチップ取り付け工程を説明するための図である。チップ取り付け工程では、前記した接合領域５８と同一面積を有した放熱板５６を形成しておき、この放熱板５６上に半導体素子１２（１２Ａ〜１２Ｃ）を電極板１４Ａへの配設位置と対応する位置に位置決めして接着する。これにより、各半導体素子１２（１２Ａ〜１２Ｃ）は、電極板１４Ａへの配設位置に固定されたこととなり、また３個の半導体素子１２Ａ〜１２Ｃを一括的に取り扱うことが可能となる。
【０１３４】
尚、図２０に示す例では、各放熱板５６は接合領域５８に対応した大きさに分離され別個の構成とされているが、図２１に示すように、連結部６０により各放熱板５６をリードフレーム２４Ａの各接合領域５８の形成位置と対応するよう連結した構成としてもよい。
【０１３５】
上記したチップ取り付け工程が終了すると、続いてチップ搭載工程及び突出端子形成工程が実施される。図２２及び図２３は、チップ搭載工程及び突出端子形成工程が終了した状態のリードフレーム２４Ａを示している。図２２は、放熱板５６がリードフレーム２４Ａに取り付けられた一部を拡大して示す図であり、また図２３はその全体を示す図である。
【０１３６】
チップ搭載工程では、半導体素子１２（１２Ａ〜１２Ｃ）が取り付けられた放熱板５６をリードフレーム２４Ａに配設することにより、電極板１４Ａに半導体素子１２Ａ〜１２Ｃを搭載し電気的に接続する処理が行なわれる。前記したように、本参考例ではチップ搭載工程を実施する前に、半導体素子１２（１２Ａ〜１２Ｃ）を放熱板５６上に位置決めして取り付けるチップ取り付け工程が実施されている。よって、チップ搭載工程では、放熱板５６をリードフレーム２４Ａの接合領域５８に位置決めして取り付けることにより、複数の半導体素子１２（１２Ａ〜１２Ｃ）を一括的に電極板１４に搭載することができる。
【０１３７】
これにより、チップ搭載工程では個々の半導体素子１２（１２Ａ〜１２Ｃ）の位置決めを行なう必要がなくなり、単に形状の大きな放熱板５６と電極板１４（リードフレーム２４Ａ）とを位置決めすればよいため、位置決め処理を容易化することができる。
【０１３８】
また、図２１に示した、連結部６０により複数の放熱板５６が接合領域５８に対応して設けられたものを用いることにより、更に多数個の半導体素子１２を一括的に電極板１４（リードフレーム２４Ａ）に位置決めして搭載することができ、位置決め処理が更に容易化し半導体装置１０Ｅの製造効率を向上させることができる。
【０１３９】
上記したチップ搭載工程及び突出端子形成工程が終了すると、続いて封止樹脂形成工程が実施される。この封止樹脂形成工程では、半導体素子１２（１２Ａ〜１２Ｃ）及び突起端子１８が配設されたリードフレーム２４Ａを金型に装着し、圧縮成形法を用いて封止樹脂１６Ａを形成する。この際、本参考例では、各電極板１４Ａには放熱板５６が配設された状態となっているため、この放熱板５６を下型の一部として用いることができる。
【０１４０】
図２４は、封止樹脂１６Ａが形成されたリードフレーム２４Ａを示している。同図に示すように、封止樹脂１６Ａは放熱板５６より内側に形成されるため、離型時における離型性を向上させることができる。そして、上記した封止樹脂形成工程が終了すると、続いて切断工程が実施され、図２４にＡ−Ａで示す破線位置で切断処理が行なわれることにより、図１８に示す半導体装置１０Ｅが形成される。
【０１４１】
続いて、第６参考例である半導体装置１０Ｆについて説明する。
【０１４２】
図２５は、第６参考例である半導体装置１０Ｆの断面図である。本参考例に係る半導体装置１０Ｅは、前記した第５参考例に係る半導体装置１０Ｅに対し、放熱板５６の上部に更に放熱フィン６２を配設したことを特徴とするものである。
【０１４３】
放熱フィン６２は多数のフィン部６１を設けることにより、その放熱面積は広くなっている。また、放熱フィン６２は、熱伝導性の良好な接着剤により放熱板５６の上部に接着されている。よって、放熱フィン６２を放熱板５６に配設することにより放熱効率は更に向上し、半導体素子１２をより効率的に冷却することができる。
【０１４４】
続いて、第７乃至第１０参考例に係る半導体装置１０Ｇ〜１０Ｊについて説明する。この各半導体装置１０Ｇ〜１０Ｊは、共に放熱板５６を配設することにより、半導体素子１２から発生する熱を効率よく放熱するよう構成したことを特徴とするものである。
【０１４５】
図２６は、第７参考例である半導体装置１０Ｇを示している。本参考例に係る半導体装置１０Ｇは、前記した第２参考例に係る半導体装置１０Ｂ（図６参照）に放熱板５６を配設した構成とされている。図２７は、第８参考例である半導体装置１０Ｈを示している。本参考例に係る半導体装置１０Ｈは、前記した第４参考例に係る実装構造で用いた実装部材３８を有しており（図１４参照）、かつ、半導体素子１２の上部に放熱板５６を配設した構成とされている。
【０１４６】
また、図２８は、第９参考例である半導体装置１０Ｉを示している。本参考例に係る半導体装置１０Ｉは、前記した第３参考例に係る半導体装置１０Ｃ（図７参照）に放熱板５６を配設した構成とされている。更に、図２９は、第１０参考例である半導体装置１０Ｊを示している。本参考例に係る半導体装置１０Ｊは、前記した第４参考例に係る半導体装置１０Ｄ（図８参照）に放熱板５６を配設した構成とされている。このように、各半導体装置１０Ｇ〜１０Ｊに夫々放熱板５６を配設することにより、放熱効率の向上を図ることができる。
【０１４７】
続いて、第１１実施例である半導体装置１０Ｋについて説明する。
【０１４８】
図３０は第１１実施例に係る半導体装置１０Ｋを説明するための図であり、図３０（Ａ）は半導体装置１０Ｋの断面を、図３０（Ｂ）は半導体装置１０Ｋの底面を夫々示している。本実施例に係る半導体装置１０Ｋは、大略すると半導体装置本体７０，インタポーザ７２Ａ，異方性導電膜７４，及び外部接続端子７６等により構成されている。
【０１４９】
半導体装置本体７０は、半導体素子７８，突起電極８０，及び樹脂層８２等により構成されている。半導体素子７８（半導体チップ）は、半導体基板に電子回路が形成されたものであり、その実装側の面には多数の突起電極８０が配設されている。突起電極８０は、例えば半田ボールを転写法を用いて配設された構成とされており、外部接続電極として機能するものである。
【０１５０】
また、樹脂層８２（梨地で示す）は、例えばポリイミド，エポキシ（ＰＰＳ，ＰＥＫ，ＰＥＳ，及び耐熱性液晶樹脂等の熱可塑性樹脂）等の熱硬化性樹脂よりなり、半導体素子７８のバンプ形成側面の全面にわたり形成されている。従って、半導体素子７８に配設されている突起電極８０は、この樹脂層８２により封止された状態となるが、突起電極８０の先端部は樹脂層８２から露出するよう構成されている。即ち、樹脂層８２は、先端部を残して突起電極８０を封止するよう半導体素子７８に形成されている。
【０１５１】
上記構成とされた半導体装置本体７０は、その全体的な大きさが略半導体素子７８の大きさと等しい、いわゆるチップサイズパッケージ構造となる。また、上記したように半導体装置本体７０は、半導体素子７８上に樹脂層８２が形成された構成とされており、かつこの樹脂層８２は先端部を残し突起電極８０を封止した構造とされている。このため、樹脂層８２によりデリケートな突起電極８０は保持されることとなり、よってこの樹脂層８２はアンダーフィルレジン６と同様の機能を奏することとなる。
【０１５２】
また、インタポーザ７２Ａは半導体装置本体７０と外部接続端子７６を電気的に接続する中間部材として機能するものであり、配線パターン８４Ａとベース部材８６Ａとにより構成されている。本実施例では、インタポーザ７２ＡとしてＴＡＢ(Tape Automated Bonding)テープを利用したことを特徴としている。このように、インタポーザ７２ＡとしてＴＡＢテープを用いることにより、一般にＴＡＢテープは半導体装置の構成部品として安価に供給されているため、半導体装置１０Ｋのコスト低減を図ることができる。
【０１５３】
インタポーザ７２Ａを構成する配線パターン８４Ａは、例えば銅をプリント配線した構成とれさている。ベース部材８６Ａは例えばポリイミド系の絶縁性樹脂よりなり、半導体装置本体７０に形成された突起電極８０の形成位置と対応する位置には孔８８が貫通形成されている。
【０１５４】
また、異方性導電膜７４は、接着性を有する可撓性樹脂内に導電性フィラーを混入したものである。よって、異方性導電膜７４は接着性と押圧方向に対する導電性とを共に有したものである。この異方性導電膜７４は、図示されるように、半導体装置本体７０とインタポーザ７２Ａとの間に介装される。
【０１５５】
これにより、半導体装置本体７０とインタポーザ７２Ａは、異方性導電膜７４の有する接着性により接着される。また、この接着時において半導体装置本体７０はインタポーザ７２ａに向け押圧されるため、半導体装置本体７０とインタポーザ７２Ａは、異方性導電膜７４により電気的に接続される。
【０１５６】
また、外部接続端子７６は半田ボールよりなり、ベース部材３６Ａに形成された孔８８を介して配線パターン８４Ａと接続される。この外部接続端子７６は、半導体装置本体７０の搭載の邪魔にならないように、半導体装置本体７０の搭載面と反対側の面に配設される。
【０１５７】
更に、本実施例に係る半導体装置１０Ｋは、半導体装置本体７０に形成された突起電極８０の配設ピッチと、インタポーザ７２Ａに配設された外部接続端子７６の配設ピッチとが同一ピッチとなるよう構成されている。これに伴い、異方性導電膜７４及びインタポーザ７２Ａの平面視した時の面積は、半導体装置本体７０の平面視した時の面積と略等しくなるよう構成されている。
【０１５８】
上記のように、半導体装置本体７０に形成された突起電極８０の配設ピッチと、インタポーザ７２Ａに配設された外部接続端子ま７６の配設ピッチを同一ピッチとしたことにより、異方性導電膜７４及びインタポーザ７２Ａの形状を小さくすることができ、半導体装置１０Ｋの小型化を図ることができる。
【０１５９】
ところで、上記したインタポーザ７２Ａは、配線パターン８４Ａがベース部材８６Ａ上に形成された構成であるため、このベース部材８６Ａ上において任意の配線パターンを形成することが可能である。即ち、ベース部材８６Ａ上において、配線パターン８４Ａを引き回すことが可能となる。
【０１６０】
このように、ベース部材８６Ａ上において配線パターン８４Ａを引き回すことにより、半導体装置本体７０に設けられた突起電極８０の形成位置に拘わらず外部接続端子７６の配設位置を設定することができる。よって、外部接続端子７６の端子レイアウトを設定するに際し、その自由度を高めることができるため、半導体装置本体７０の設計及び、半導体装置１０Ｋが実装される実装基板の配線設計を容易化することができる。
【０１６１】
また、前記したように、異方性導電膜７４は接着性及び押圧方向に対する導電性を有しているため、この異方性導電膜７４を用いて半導体装置本体７０とインタポーザ７２Ａとを接合することができる。この際、異方性導電膜７４の有する接着性により半導体装置本体７０とインタポーザ７２Ａは機械的に接合され、また異方性導電膜７４の有する異方性導電性により半導体装置本体７０とインタポーザ７２Ａは電気的に接合（接続）される。
【０１６２】
このように、異方性導電膜７４は接着性及び導電性の双方の特性を有しているため、各機能を別個の部材により行なう構成に比べて部品点数及び組み立て工数の低減を図ることができる。
【０１６３】
更に、異方性導電膜７４は可撓性を有し、かつ半導体装置本体７０とインタポーザ７２Ａとの間に介装されるため、この異方性導電膜７４を緩衝膜として機能させることができる。よって、半導体装置本体７０とインタポーザ７２Ａとの間に発生する応力（例えば、熱応力等）を異方性導電膜７４により緩和することができ、半導体装置１０Ｋの信頼性を向上させることができる。
【０１６４】
続いて、上記構成とされた半導体装置１０Ｋの製造方法について説明する。
【０１６５】
図３１は、半導体装置１０Ｋの製造方法（第１１実施例に係る製造方法）を示している。同図に示すように、半導体装置１０Ｋを製造するには、予め別工程において半導体装置本体７０，異方性導電膜７４，及びインタポーザ７２Ａを形成しておく。そして、図示されるように半導体装置本体７０とインタポーザ７２Ａとの位置決めを行なった上で、半導体装置本体７０とインタポーザ７２Ａとの間に異方性導電膜７４を介装し、半導体装置本体７０をインタポーザ７２Ａに向け押圧する。
【０１６６】
これにより、前記のように異方性導電膜７４の有する接着性により半導体装置本体７０とインタポーザ７２Ａは機械的に接合されると共に、異方性導電膜７４の有する異方性導電性により半導体装置本体７０とインタポーザ７２Ａは電気的に接合される。よって、本実施例の製造方法によれば、半導体装置本体７０とインタポーザ７２Ａとの機械的接合処理及び電気的接合処理を一括的に行なうことができるため、半導体装置１０Ｋの製造工程を簡単化することができる。
【０１６７】
上記のように半導体装置本体７０とインタポーザ７２Ａとの接合処理が終了すると、続いて半田ボールよりなる外部接続端子７６を転写法によりインタポーザ７２Ａに接合する。この際、外部接続端子７６の転写は加熱雰囲気中で行なわれるため、外部接続端子７６は溶融して孔８８内に進入してインタポーザ７２Ａの配線パターン８４Ａと電気的に接続する。
【０１６８】
この際、上記のように外部接続端子７６はインタポーザ７２Ａに形成された孔８８内に進入するため、外部接続端子７６とインタポーザ７２Ａとの接合力は強くなる。よって、外部接続端子７６がインタポーザ７２Ａから離脱することを防止でき、半導体装置１０Ｋの信頼性を向上させることができる。
【０１６９】
続いて、第１２実施例である半導体装置１０Ｌについて説明する。
【０１７０】
図３２は、第１２実施例に係る半導体装置１０Ｌの要部を拡大して示した図である。尚、図３２において、図３０を用いて説明した第１１実施例に係る半導体装置１０Ｋの構成と対応する構成については、同一符号を付してその説明を省略する。
【０１７１】
本実施例に係る半導体装置１０Ｌは、インタポーザ７２Ａ上に所定の厚さを有する絶縁部材９４を配設したことを特徴とするものである。この絶縁部材９４は例えばポリイミド系の絶縁樹脂であり、半導体装置本体７０に設けられた突起電極８０の形成位置と対応する位置には接続孔９６が形成されている。
【０１７２】
上記構成とされた半導体装置１０Ｌによれば、半導体装置本体７０をインタポーザ７２Ａに装着する際、半導体装置本体７０をインタポーザ７２Ａに向け押圧すると、この押圧力により異方性導電膜７４は変形付勢される。この際、特に接続孔９６の形成位置においては、異方性導電膜７４は狭い接続孔９６内に入り込もうとし、よって接続孔９６内の内圧は高くなる。
【０１７３】
このように、接続孔９６内における異方性導電膜７４の圧力が集中的に高くなるため、異方性導電膜７４内に混入されている導電性フィラーの密度も高くなる。よって、異方性導電膜７４の接続孔９６内における導電率は向上し、よって半導体装置本体７０とインタポーザ７２Ａとの電気的な接続を確実に行なうことができる。
【０１７４】
図３３及び図３４は、半導体装置１０Ｌの製造方法（第１２実施例に係る製造方法）を示している。尚、図３３及び図３４において、第１１実施例に係る製造方法を説明するのに用いた図３１に示した構成と対応する構成については同一符号を付してその説明を省略する。また、以下の製造方法では、半導体装置１０Ｌを多数個取りする方法について説明するものとする。
【０１７５】
半導体装置１０Ｌを製造するには、予め別工程において半導体装置本体７０が複数個形成されたウェハ９０，異方性導電膜７４，及びインタポーザ７２Ａが複数個形成されたＴＡＢテープ９２を形成しておく。
【０１７６】
このＴＡＢテープ９２を形成する際、その上面（ウェハ９０が装着される面）の半導体装置本体７０と対向する位置に絶縁部材９４を形成する。この絶縁部材９４は、例えばホトレジストの形成技術を利用して形成することができる。また、この絶縁部材９４を形成する際、突起電極８０の形成位置と対応する位置に接続孔９６を形成しておく。
【０１７７】
そして、図３３に示されるように、突起電極８０と接続孔９６との位置決めを行なった上で、ウェハ９０とＴＡＢテープ９２との間に異方性導電膜７４を介装し、ウェハ９０をＴＡＢテープ９２に向け押圧する。
【０１７８】
これにより、前記のように異方性導電膜７４の有する接着性によりウェハ９０とＴＡＢテープ９２は機械的に接合されると共に、異方性導電膜７４の有する異方性導電性により突起電極８０は配線パターン８４Ａに電気的に接合される。この際、前記したように接続孔９６内においては異方性導電膜７４の導電性が向上するため、突起電極８０と配線パターン８４Ａとの電気的接続を確実に行なうことができる。
【０１７９】
図３４は、ウェハ９０とＴＡＢテープ９２とが接合された状態を示している。このように、ウェハ９０とＴＡＢテープ９２の接合処理が終了すると、続いて図３４にＡ−Ａで示す破線位置で切断処理が行なわれる。これにより、個々の半導体装置本体７０及びインタポーザ７２Ａが形成され、図３２に示す半導体装置１０Ｌが形成される。
よって、本実施例の製造方法によれば、半導体装置本体７０とインタポーザ７２Ａとの機械的接合処理及び電気的接合処理を一括的に行なうことができるため、半導体装置１０Ｌの製造工程を簡単化することができる。また、本実施例ではいわゆる多数個取りができるため、半導体装置１０Ｌの製造効率を向上することができる。
【０１８０】
更に、一般に異方性導電膜７４を用いた電気的接続構造では、電気的接続の歩留りが低下することが問題とされるが、本実施例では半導体装置本体７０（突起電極８０）と対向する位置に接続孔９６が形成された絶縁部材９４を配設したことにより、突起電極８０と配線パターン８４Ａとの電気的接続を確実に行なうことができる。よって、半導体装置１０Ｌの信頼性を向上させることができる。
【０１８１】
続いて、第１３実施例である半導体装置１０Ｍについて説明する。
【０１８２】
図３５は、第１３実施例に係る半導体装置１０Ｍを示しており、図３５（Ａ）は半導体装置１０Ｍの断面を、図３５（Ｂ）は半導体装置１０Ｍの底面を示している。尚、図３５において、図３０を用いて説明した第１１実施例に係る半導体装置１０Ｋの構成と対応する構成については、同一符号を付してその説明を省略する。
【０１８３】
前記した第１１実施例に係る半導体装置１０Ｋでは、小型化を図るために半導体装置本体７０に形成された突起電極８０の配設ピッチと、インタポーザ７２Ａに配設された外部接続端子７６の配設ピッチとを同一ピッチとするよう構成していた。
【０１８４】
これに対し、本実施例に係る半導体装置１０Ｍは、半導体装置本体７０に形成された突起電極８０の配設ピッチに対し、インタポーザ７２Ｂに配設された外部接続端子７６の配設ピッチを大きく設定したことを特徴とするものである。これに伴い、インタポーザ７２Ｂの面積は半導体装置本体７０の面積に対し広くなっている。
【０１８５】
このように、突起電極８０の配設ピッチに対し外部接続端子７６の配設ピッチを大きく設定したことにより、インタポーザ７２Ｂ上における配線パターン８４Ｂの引回しの自由度を更に向上することができる。具体的には、図３５（Ｂ）に示されるように、突起電極８０が配設される接続孔９６の形成位置と外部接続端子７６の配設位置とを離間させ、この接続孔９６と外部接続端子７６とを配線パターン８４Ｂで接続することが可能となる。
【０１８６】
これにより、外部接続端子７６の端子レイアウトの自由度が向上し端子設計の容易化を図ることができる。また、半導体装置本体７０の高密度化により突起電極８０の電極間ピッチが狭ピッチ化しても、突起電極８０と外部接続端子７６との配設位置を異ならせることができるため、上記の狭ピッチ化に容易に対応することができる。
【０１８７】
図３６は、上記した半導体装置１０Ｍの製造方法（第１３実施例に係る製造方法）を示す図である。また、同図では、多数個取りを行なう方法ではなく、個々に半導体装置１０Ｍを形成する方法を例に挙げて示している。
【０１８８】
本実施例に係る半導体装置１０Ｍの製造方法では、予め別工程において半導体装置本体７０，異方性導電膜７４，及びインタポーザ７２Ｂを形成しておく。そして、突起電極８０と接続孔９６との位置決めを行なった上で、半導体装置本体７０とインタポーザ７２Ｂとの間に異方性導電膜７４を介装し、半導体装置本体７０をインタポーザ７２Ｂに向け押圧する。
【０１８９】
これにより、異方性導電膜７４の有する接着性により半導体装置本体７０とインタポーザ７２Ｂは機械的に接合されると共に、異方性導電膜７４の有する異方性導電性により半導体装置本体７０とインタポーザ７２Ｂは電気的に接合される。これにより、図３５に示す半導体装置１０Ｍが形成される。
【０１９０】
よって、本実施例の製造方法によっても、半導体装置本体７０とインタポーザ７２Ｂとの機械的接合処理及び電気的接合処理を一括的に行なうことができるため、半導体装置１０Ｍの製造工程を簡単化することができる。
【０１９１】
続いて、第１４実施例である半導体装置１０Ｎについて説明する。
【０１９２】
図３７は、第１４実施例である半導体装置１０Ｎを示す断面図である。尚、図３７において、図３０を用いて説明した第１１実施例に係る半導体装置１０Ｋの構成と対応する構成については、同一符号を付してその説明を省略する。
【０１９３】
前記した第１１実施例に係る半導体装置１０Ｋは、半導体装置本体７０とインタポーザ７２Ａを接合するのに異方性導電性膜７４を用い、半導体装置本体７０とインタポーザ７２Ａとを電気的及び機械的に一括的に接合する構成とされていた。
【０１９４】
これに対し、本実施例に係る半導体装置１０Ｎは、異方性導電性膜７４に代えて接着剤９８と導電性ペースト１００（導電性部材）を設けたことを特徴とするものである。
【０１９５】
接着剤９８は、例えばポリイミド系の絶縁性樹脂であり、硬化した後においても所定の可撓性を有する材質に選定されている。この接着剤９８は、半導体装置本体７０とインタポーザ７２Ａとの間に介装され、この半導体装置本体７０とインタポーザ７２Ａとを接着固定する機能を奏する。また、接着剤９８の突起電極８０の形成位置に対応する位置には通孔１０２が形成されている。
【０１９６】
一方、導電性ペースト１００は所定の粘性を有しており、よって上記の通孔１０２内にも入り込める構成とされている。この導電性ペースト１００は、通孔１０２内に介装されることにより、半導体装置本体７０とインタポーザ７２Ａとを電気的に接続する機能を奏する。具体的には、導電性ペースト１００により突起電極８０と配線パターン８４Ａとが電気的に接続され、これにより半導体装置本体７０とインタポーザ７２Ａは電気的に接続される。
【０１９７】
上記のように、本実施例に係る半導体装置１０Ｎでは、接着剤９８が半導体装置本体７０とインタポーザ７２Ａとを機械的に接合し、また導電性ペースト１００が半導体装置本体７０とインタポーザ７２Ａとを電気的に接合（接続）する。このように、半導体装置本体７０とインタポーザ７２Ａとを接合する際行なわれる機械的接合と電気的接合を別個の部材（接着剤９８，導電性ペースト１００）により行なうことにより、各機能（機械的接合機能，電気的接合機能）に最適な部材を選定することができる。これにより、半導体装置本体７０とインタポーザ７２Ａとの機械的接合及び電気的接合を共に確実に行なうことが可能となり、半導体装置１０Ｎの信頼性を向上させることができる。
【０１９８】
更に、接着剤９８は固化した状態においても所定の可撓性を有し、かつ半導体装置本体７０とインタポーザ７２Ａの間に介装されるため、この接着剤９８は緩衝膜として機能する。よって、接着剤９８により、半導体装置本体７０とインタポーザ７２Ａとの間に発生する応力を緩和することができる。尚、本実施例に係る半導体装置１０Ｎは突起電極８０の配設ピッチと外部接続端子７６の配設ピッチとが等しく設定された構成であるため、半導体装置１０Ｎの小型化を図ることができる。
【０１９９】
図３８乃至図４０は、半導体装置１０Ｎの製造方法（第１４実施例に係る製造方法）を示している。尚、図３８乃至図４０において、第１２実施例に係る製造方法を説明するのに用いた図３３及び図３４に示した構成と対応する構成については同一符号を付してその説明を省略する。また、以下の製造方法では、半導体装置１０Ｎを多数個取りする方法について説明するものとする。
【０２００】
半導体装置１０Ｎを製造するには、予め別工程において半導体装置本体７０が複数個形成されたウェハ９０，接着剤９８，及びインタポーザ７２Ｂが複数個形成されたＴＡＢテープ９２を形成しておく。
【０２０１】
この半導体装置７０を形成する際、複数形成されている突起電極８０にはそれぞれ導電性ペースト１００が塗布されている。また、接着剤９８の突起電極８０の形成位置と対応する位置には、通孔１０２が予め穿設されている。更に、ＴＡＢテープ９２を形成する際、その上面（ウェハ９０が装着される面）の半導体装置本体７０と対向する位置に絶縁部材９４を形成する。
【０２０２】
この絶縁部材９４は、例えばホトレジストの形成技術を利用して形成することができる。また、この絶縁部材９４を形成する際、突起電極８０の形成位置と対応する位置に接続孔９６を形成しておく。
【０２０３】
そして、突起電極８０と接続孔９６との位置決めを行なった上で、ウェハ９０とＴＡＢテープ９２との間に接着剤９８を介装し、ウェハ９０をＴＡＢテープ９２に接着固定する。これにより、接着材９８によりウェハ９０とＴＡＢテープ９２は機械的に接合されると共に、導電性ペースト１００は通孔１０２及び接続孔９６内に入り込み、突起電極８０と配線パターン８４Ａは電気的に接合される。図３９は、ウェハ９０とＴＡＢテープ９２とが接合された状態を示している。
【０２０４】
このように、ウェハ９０とＴＡＢテープ９２の接合処理が終了すると、続いて図３９にＡ−Ａで示す破線位置で切断処理が行なわれる。これにより、個々の半導体装置本体７０及びインタポーザ７２Ｂが形成され、図３７に示す半導体装置１０Ｎが形成される（図３７に示す半導体装置１０Ｎは、絶縁部材９４が設けられていない構成を示している）。
【０２０５】
尚、上記した製造方法では、半導体装置１０Ｎを多数個取りする方法について述べたが、図４０に示すように、個々に半導体装置１０Ｎを製造することも可能である。
【０２０６】
続いて、第１５実施例である半導体装置１０Ｐについて説明する。
【０２０７】
図４１は、第１５実施例に係る半導体装置１０Ｐを示す断面図である。尚、図４１において、図３７を用いて説明した第１４実施例に係る半導体装置１０Ｎの構成と対応する構成については、同一符号を付してその説明を省略する。
【０２０８】
前記した第１４実施例に係る半導体装置１０Ｎでは、小型化を図るために半導体装置本体７０に形成された突起電極８０の配設ピッチと、インタポーザ７２Ａに配設された外部接続端子７６の配設ピッチとを同一ピッチとするよう構成していた。
【０２０９】
これに対し、本実施例に係る半導体装置１０Ｐは、半導体装置本体７０に形成された突起電極８０の配設ピッチに対し、インタポーザ７２Ｂに配設された外部接続端子７６の配設ピッチを大きく設定したことを特徴とするものである。これに伴い、インタポーザ７２Ｂの面積は半導体装置本体７０の面積に対し広くなっている。
【０２１０】
このように、突起電極８０の配設ピッチに対し外部接続端子７６の配設ピッチを大きく設定したことにより、インタポーザ７２Ｂ上における配線パターン８４Ｂの引回しの自由度を更に向上することができる。これにより、外部接続端子７６の端子レイアウトの自由度が向上し端子設計の容易化を図ることができると共に、突起電極８０の電極間ピッチが狭ピッチ化してもこれに容易に対応することができる。
【０２１１】
図４２は、上記した半導体装置１０Ｐの製造方法（第１５実施例に係る製造方法）を示す図である。また、同図では、多数個取りを行なう方法ではなく、個々に半導体装置１０Ｐを形成する方法を例に挙げて示している。
【０２１２】
本実施例に係る半導体装置１０Ｐの製造方法でも、予め別工程において半導体装置本体７０，接着材９８，及びインタポーザ７２Ｂを形成しておく。また、半導体装置７０を形成する際、複数形成されている突起電極８０にはそれぞれ導電性ペースト１００を塗布しておく。また、接着剤９８の突起電極８０の形成位置と対応する位置には、通孔１０２を予め穿設しておく。更に、絶縁部材９４の突起電極８０の形成位置と対応する位置には、接続孔９６を形成しておく。
【０２１３】
そして、突起電極８０と接続孔９６との位置決めを行なった上で、半導体装置本体７０とインタポーザ７２Ｂとの間に接着剤９８を介装し、半導体装置本体７０をインタポーザ７２Ｂに接着固定する。これにより、接着材９８により半導体装置本体７０とインタポーザ７２Ｂは機械的に接合されると共に、導電性ペースト１００は通孔１０２及び接続孔９６内に入り込み、突起電極８０と配線パターン８４Ａは電気的に接合される。以上の処理を実施することにより、図４１に示す半導体装置１０Ｐが形成される。
【０２１４】
続いて、第１６実施例である半導体装置１０Ｑについて説明する。
【０２１５】
図４３は、第１６実施例である半導体装置１０Ｑを示す断面図である。尚、図４３において、図３７を用いて説明した第１４実施例に係る半導体装置１０Ｎの構成と対応する構成については、同一符号を付してその説明を省略する。
【０２１６】
前記した第１４実施例に係る半導体装置１０Ｎは、導電性部材として導電性ペースト１００を用い、この導電性ペースト１００により半導体装置本体７０とインタポーザ７２Ａとを電気的に接合（接続）する構成とされていた。これに対し、本実施例に係る半導体装置１０Ｑは、導電性ペースト１００に代えてスタッドバンプ１０４（導電性部材）を設けたことを特徴とするものである。
【０２１７】
スタッドバンプ１０４は、インタポーザ７２Ａに形成された配線パターン８４Ａ上の所定位置（突起電極８０と対応する位置）に配設されている。また、このスタッドバンプ１０４はワイヤボンディング技術を用いて形成される。具体的には、ワイヤボンディング装置を用い、先ずキャピラリから延出した金線の先端部に金ボールを形成し、続いてこの金ボールを配線パターン８４Ａの上記所定位置に押圧する。
【０２１８】
続いて、キャピラリを超音波振動させて金ボールを配線パターン８４Ａに超音波溶接する。その後、金線をクランプした上でキャピラリを上動させて金線を切断する。以上の処理を行なうことにより、配線パターン８４Ａ上にスタッドバンプ１０４が形成される。このスタッドバンプ１０４は、通孔１０２を介して突起電極８０に接続し、これにより半導体装置本体７０とインタポーザ７２Ａとを電気的に接続する機能を奏する。
【０２１９】
上記のように、本実施例に係る半導体装置１０Ｑでは、接着剤９８が半導体装置本体７０とインタポーザ７２Ａとを機械的に接合し、またスタッドバンプ１０４が半導体装置本体７０とインタポーザ７２Ａとを電気的に接合（接続）する。このように、機械的接合と電気的接合を別個の部材（接着剤９８，スタッドバンプ１０４）により行なうことにより、半導体装置本体７０とインタポーザ７２Ａとの機械的接合及び電気的接合を共に確実に行なうことが可能となり、半導体装置１０Ｑの信頼性を向上させることができる。
【０２２０】
また、接続状態において、スタッドバンプ１０４は突起電極８０に食い込んだ状態で接続されるため、スタッドバンプ１０４と突起電極８０との電気的接続を確実に行なうことができる。尚、本実施例に係る半導体装置１０Ｑは突起電極８０の配設ピッチと外部接続端子７６の配設ピッチとが等しく設定された構成であるため、半導体装置１０Ｑの小型化を図ることができる。
【０２２１】
図４４乃至図４６は、半導体装置１０Ｑの製造方法（第１６実施例に係る製造方法）を示している。尚、図４４乃至図４６において、第１４実施例に係る製造方法を説明するのに用いた図３８乃至図４０に示した構成と対応する構成については同一符号を付してその説明を省略する。また、以下の製造方法では、半導体装置１０Ｑを多数個取りする方法について説明するものとする。
【０２２２】
半導体装置１０Ｑを製造するには、予め別工程において半導体装置本体７０が複数個形成されたウェハ９０，接着剤９８，及びインタポーザ７２Ｂが複数個形成されたＴＡＢテープ９２を形成しておく。
【０２２３】
このＴＡＢテープ９２を形成する際、その上面（ウェハ９０が装着される面）の半導体装置本体７０と対向する位置に絶縁部材９４を形成する。また、絶縁部材９４を形成する際、突起電極８０の形成位置と対応する位置に接続孔９６を形成し、更に接続孔９６の内部の配線パターン８４Ａ上にスタッドバンプ１０４を形成する。
【０２２４】
そして、突起電極８０と接続孔９６との位置決めを行なった上で、ウェハ９０とＴＡＢテープ９２との間に接着剤９８を介装し、ウェハ９０をＴＡＢテープ９２に押圧しつつ接着固定する。これにより、接着材９８によりウェハ９０とＴＡＢテープ９２は機械的に接合されると共に、スタッドバンプ１０４は通孔１０２及び接続孔９６を介して突起電極８０に食い込んだ状態となり、よって突起電極８０と配線パターン８４Ａはスタッドバンプ１０４より電気的に接合される。図４５は、ウェハ９０とＴＡＢテープ９２とが接合された状態を示している。
【０２２５】
このように、ウェハ９０とＴＡＢテープ９２の接合処理が終了すると、続いて図４５にＡ−Ａで示す破線位置で切断処理が行なわれる。これにより、個々の半導体装置本体７０及びインタポーザ７２Ｂが形成され、図４３に示す半導体装置１０Ｑが形成される（図４３に示す半導体装置１０Ｎは、絶縁部材９４が設けられていない構成を示している）。
【０２２６】
尚、上記した製造方法では、半導体装置１０Ｑを多数個取りする方法について述べたが、図４６に示すように、個々に半導体装置１０Ｑを製造することも可能である。
【０２２７】
続いて、第１７実施例である半導体装置１０Ｒについて説明する。
【０２２８】
図４７は、第１７実施例に係る半導体装置１０Ｒを示す断面図である。尚、図４７において、図４３を用いて説明した第１６実施例に係る半導体装置１０Ｑの構成と対応する構成については、同一符号を付してその説明を省略する。
【０２２９】
前記した第１６実施例に係る半導体装置１０Ｑでは、小型化を図るために半導体装置本体７０に形成された突起電極８０の配設ピッチと、インタポーザ７２Ａに配設された外部接続端子７６の配設ピッチとを同一ピッチとするよう構成していた。
【０２３０】
これに対し、本実施例に係る半導体装置１０Ｒは、半導体装置本体７０に形成された突起電極８０の配設ピッチに対し、インタポーザ７２Ｂに配設された外部接続端子７６の配設ピッチを大きく設定したことを特徴とするものである。これに伴い、インタポーザ７２Ｂの面積は半導体装置本体７０の面積に対し広くなっている。
【０２３１】
このように、突起電極８０の配設ピッチに対し外部接続端子７６の配設ピッチを大きく設定したことにより、インタポーザ７２Ｂ上における配線パターン８４Ｂの引回しの自由度を更に向上することができる。これにより、外部接続端子７６の端子レイアウトの自由度が向上し端子設計の容易化を図ることができると共に、突起電極８０の電極間ピッチが狭ピッチ化してもこれに容易に対応することができる。
【０２３２】
図４８は、上記した半導体装置１０Ｒの製造方法（第１７実施例に係る製造方法）を示す図である。また、同図では、多数個取りを行なう方法ではなく、個々に半導体装置１０Ｑを形成する方法を例に挙げて示している。
【０２３３】
本実施例に係る半導体装置１０Ｒの製造方法でも、予め別工程において半導体装置本体７０，接着材９８，及びインタポーザ７２Ｂを形成しておく。この際、接着剤９８の突起電極８０の形成位置と対応する位置には、通孔１０２を予め穿設しておく。また、インタポーザ７２Ｂに絶縁部材９４を形成すると共に、絶縁部材９４の突起電極８０の形成位置と対応する位置に接続孔９６を形成しておく。更に、接続孔９６内に露出した配線パターン８４Ａには、前記したワイヤボンディング技術を用いてスタッドバンプ１０４を形成しておく。
【０２３４】
そして、突起電極８０と接続孔９６との位置決めを行なった上で、半導体装置本体７０とインタポーザ７２Ｂとの間に接着剤９８を介装し、半導体装置本体７０をインタポーザ７２Ｂに押圧しつつ接着固定する。これにより、接着材９８により半導体装置本体７０とインタポーザ７２Ｂは機械的に接合されると共に、スタッドバンプ１０４は通孔１０２及び接続孔９６を介して突起電極８０に食い込んだ状態となる。以上の処理を行なうことにより、突起電極８０と配線パターン８４Ａはスタッドバンプ１０４より電気的に接合され、よって図４７に示す半導体装置１０Ｒが形成される。
【０２３５】
続いて、第１８実施例である半導体装置１０Ｓについて説明する。
【０２３６】
図４９は、第１８実施例である半導体装置１０Ｓを示す断面図である。尚、図４９において、図３７を用いて説明した第１４実施例に係る半導体装置１０Ｎの構成と対応する構成については、同一符号を付してその説明を省略する。
【０２３７】
前記した第１４乃至１７実施例に係る半導体装置１０Ｎ〜１０Ｒは、導電性部材として導電性ペースト１００或いはスタッドバンプ１０４を用い、この導電性ペースト１００或いはスタッドバンプ１０４により半導体装置本体７０とインタポーザ７２Ａとを電気的に接合（接続）する構成とされていた。これに対し、本実施例に係る半導体装置１０Ｓは、上記の導電性ペースト１００或いはスタッドバンプ１０４に代えてフライングリード１０６（導電性部材）を設けたことを特徴とするものである。
【０２３８】
フライングリード１０６は、インタポーザ７２Ｃに形成された配線パターン８４Ｃと一体的に形成されており、インタポーザ７２Ｃの外周縁部より斜め上方向（半導体装置本体７０に向かう方向）に延出した構成とされている。また、このフライングリード１０６の形成位置は、突起電極８０の形成位置と対応するよう設定されている。
【０２３９】
フライングリード１０６を形成するには、予め形成されたインタポーザ７２Ｃのフライングリード１０６の形成部分に対応するベース部材８６Ｃをドライエッチング等により除去し、これにより単体となって配線パターン３７Ｃを上記した斜め上方向にむけ折曲形成する。これにより、インタポーザ７２Ｃの外周縁部位置にフライングリード１０６が形成される。
【０２４０】
このフライングリード１０６は、接着剤９８の配設位置を迂回して突起電極８０に接続し、これにより半導体装置本体７０とインタポーザ７２Ａとを電気的に接続する機能を奏する。また、突起電極８０とフライングリード１０６との接続位置は、カバー樹脂１０８により樹脂封止されている。これにより、外力印加等によりフライングリード１０６が変形することを防止でき、半導体装置１０Ｓの信頼性を向上させることができる。
【０２４１】
上記のように、本実施例に係る半導体装置１０Ｓでは、接着剤９８が半導体装置本体７０とインタポーザ７２Ｃとを機械的に接合し、またスタッドバンプ１０４が半導体装置本体７０とインタポーザ７２Ｃとを電気的に接合（接続）する。このように、機械的接合と電気的接合を別個の部材（接着剤９８，フライングリード１０６）により行なうことにより、半導体装置本体７０とインタポーザ７２Ａとの機械的接合及び電気的接合を共に確実に行なうことが可能となり、半導体装置１０Ｑの信頼性を向上させることができる。
【０２４２】
また、フライングリード１０６と突起電極８０との接続位置においては絶縁性を有する接着剤９８が介在しないため、フライングリード１０６と突起電極８０との電気的接続の信頼性を向上させることができる。更に、フライングリード１０６はバネ性を有しているため、接続時にフライングリード１０６はバネ力をもって突起電極８０に圧接する。よって、これによってもフライングリード１０６と突起電極８０との電気的接続の信頼性を向上させることができる。
【０２４３】
図５０乃至図５４は、半導体装置１０Ｓの製造方法（第１８実施例に係る製造方法）を示している。尚、図５０乃至図５４において、第１４実施例に係る製造方法を説明するのに用いた図３８乃至図４０に示した構成と対応する構成については同一符号を付してその説明を省略する。また、以下の製造方法では、半導体装置１０Ｓを多数個取りする方法について説明するものとする。
【０２４４】
半導体装置１０Ｓを製造するには、図５０に示すように、予め別工程において半導体装置本体７０が複数個形成されたウェハ９０，接着剤９８，及びインタポーザ７２Ｃを形成しておく。また、このインタポーザ７２Ｃを形成する際、上記した形成方法によりフライングリード１０６を形成しておく。
【０２４５】
そして、突起電極８０とフライングリード１０６との位置決めを行なった上で、ウェハ９０と各インタポーザ７２Ｃとの間に接着剤９８を介装し、各インタポーザ７２Ｃをウェハ９０に押圧しつつ接着固定する。これにより、図５１に示すように、接着材９８によりウェハ９０とインタポーザ７２Ｃは機械的に接合される。また、フライングリード１０６は突起電極８０に押圧されることにより発生するバネ力により突起電極８０に圧接し、よって突起電極８０とフライングリード１０６は確実に電気的接合が行なわれる。
【０２４６】
上記のように、接着材９８によりウェハ９０とインタポーザ７２Ｃとが機械的に接合され、かつ突起電極８０とフライングリード１０６とが電気的に接続されると、続いて少なくとも突起電極８０とフライングリード１０６との接続位置を含むウェハ９０とインタポーザ７２Ｃ間にカバー樹脂１０８が形成される。このカバー樹脂１０８は、ポッティングにより形成しても、もたモールド成形により形成する構成としてもよい。図５１は、カバー樹脂１０８が形成された状態を示している。
【０２４７】
このように、カバー樹脂１０８の形成処理が終了すると、続いて図５２にＡ−Ａで示す破線位置で切断処理が行なわれ、これにより図４９に示す半導体装置１０Ｓが形成される。尚、上記した製造方法では、半導体装置１０Ｑを多数個取りする方法について述べたが、図５３及び図５４に示すように、半導体装置１０Ｓを個々に製造することも可能である。
【０２４８】
続いて、第１９実施例である半導体装置１０Ｔについて説明する。
【０２４９】
図５５（Ａ）は、第１９実施例である半導体装置１０Ｔを示す断面図である。尚、図５５において、図３７を用いて説明した第１４実施例に係る半導体装置１０Ｎの構成と対応する構成については、同一符号を付してその説明を省略する。
【０２５０】
前記した第１４乃至１８実施例に係る半導体装置１０Ｎ〜１０Ｓは、導電性部材として導電性ペースト１００，スタッドバンプ１０４，或いはフライングリード１０６を用い、この導電性ペースト１００，スタッドバンプ１０４，フライングリード１０６により半導体装置本体７０とインタポーザ７２Ａ，７２Ｂとを電気的に接合（接続）する構成とされていた。
【０２５１】
これに対し、本実施例に係る半導体装置１０Ｕは、上記の導電性ペースト１００或いはスタッドバンプ１０４に代えて、インタポーザ７２Ｄに導電性部材として、接続ピン１１０と位置決め部材１１２を組み込んだ構成としたことを特徴とするものである。
【０２５２】
本実施例に係るインタポーザ７２Ｄは、大略すると接続ピン１１０，位置決め部材１１２，接着剤１１４，及びベース部材１１６等により構成されている。接続ピン１１０は、突起電極８０の形成位置に対応した位置に配設され、組み立てられた状態において、その上端部を突起電極８０に接合すると共に、下端部を外部接続端子７６に接合される。また、位置決め部材１１２は、この接続ピン１１０を突起電極８０の形成位置に位置決めする機能を有するものであり、シリコンゴム等の可撓性材料により形成されている。
【０２５３】
上記のように、接続ピン１１０を保持した位置決め部材１１２は、接着剤１１４によりベース部材１１６に接着固定される。この際、ベース部材１１６の突起電極８０の形成位置と対向する位置には孔８８が形成されており、接続ピン１１０はこの孔８８を介して外部接続端子７６と接続される。図５５（Ｂ）は、接続ピン１１０と外部接続端子７６との接続位置を拡大して示している。同図に示されるように、接続ピン１１０は外部接続端子７６内に食い込んだ状態で接続されており、よって確実に電気的に接続されている。
【０２５４】
上記構成とされた半導体装置１０Ｔでは、接続ピン１１０の上端部を突起電極８０に接合すると共に下端部を外部接続端子７６に接合しているため、突起電極８０と外部接続端子７６との間に接続ピン１１０が介在した構成となる。
【０２５５】
この接続ピン１１０は可撓可能な構成であるため、例えば加熱時等に半導体装置本体７０とインタポーザ７２Ｄとの間に熱膨張率差に起因して応力が発生しても、この応力は接続ピン１１０が可撓することにより吸収される。よって、応力が印加されても外部接続端子７６と突起電極８０との接続を確実に維持することができる。
【０２５６】
また、接続ピン１１０は位置決め部材により突起電極８０の形成位置に対応した位置に位置決めされている。このため、実装時において個々の接続ピン１１０と突起電極８０または外部接続端子７６との位置決め処理を行なう必要はなく、実装作業を容易に行なうことができる。
【０２５７】
更に、位置決め部材１１２は可撓性部材により形成されているため、前記のように接続ピン１１０が可撓しても、位置決め部材１１２はこれに追随して可撓するため、半導体装置本体７０とインタポーザ７２Ｄとの間に発生する応力を位置決め部材１１２によっても吸収することができる。
【０２５８】
図５６乃至図５８は、半導体装置１０Ｔの製造方法（第１９実施例に係る製造方法）を示している。尚、図５６乃至図５８において、第１４実施例に係る製造方法を説明するのに用いた図３８乃至図４０に示した構成と対応する構成については同一符号を付してその説明を省略する。また、以下の製造方法では、半導体装置１０Ｔを多数個取りする方法について説明するものとする。
【０２５９】
半導体装置１０Ｓを製造するには、図５６に示すように、予め別工程において半導体装置本体７０が複数個形成されたウェハ９０，接続ピン１１０を保持した位置決め部材１１２，接着剤１１４，及びベース部材１１６を形成しておく。接着剤１１４及びベース部材１１６の突起電極８０の形成位置と対応する位置には、孔８８及び通孔１０２を形成しておく。
【０２６０】
そして、突起電極８０と位置決めピン１１０との位置決めを行なった上で、ウェハ９０をインタポーザ７２Ｄ（接続ピン１１０，位置決め部材１１２，接着剤１１４，ベース部材１１６）に加熱しつつ押圧する。これにより、図５７に示すように、接続ピン１１０の上端部は突起電極８０内に嵌入し、かつ下端部は外部接続端子７６に嵌入する。よって突起電極８０と外部接続端子７６は接続ピン１１０を介して電気的に接続される。
【０２６１】
このように、突起電極８０と外部接続端子７６との接続処理が終了すると、続いて図５７にＡ−Ａで示す破線位置で切断処理が行なわれ、これにより図５５（Ａ）に示す半導体装置１０Ｔが形成される。尚、上記した製造方法では、半導体装置１０Ｔを多数個取りする方法について述べたが、図５８に示すように、半導体装置１０Ｔを個々に製造することも可能である。
【０２６２】
続いて、第２０実施例である半導体装置１０Ｕについて説明する。
【０２６３】
図５９は、第２０実施例に係る半導体装置１０Ｕを示す断面図である。尚、図５９において、図５５を用いて説明した第１９実施例に係る半導体装置１０Ｔの構成と対応する構成については、同一符号を付してその説明を省略する。
【０２６４】
前記した第１９実施例に係る半導体装置１０Ｔでは、小型化を図るために半導体装置本体７０に形成された突起電極８０の配設ピッチと、インタポーザ７２Ｄに配設された接続ピン１１０の配設ピッチとを同一ピッチとするよう構成していた。
【０２６５】
これに対し、本実施例に係る半導体装置１０Ｕは、半導体装置本体７０に形成された突起電極８０の配設ピッチに対し、インタポーザ７２Ｂに配設された外部接続端子７６の配設ピッチを大きく設定したことを特徴とするものである。これに伴い、インタポーザ７２Ｂの面積は半導体装置本体７０の面積に対し広くなっている。
【０２６６】
このように、突起電極８０の配設ピッチに対し外部接続端子７６の配設ピッチを大きく設定したことにより、インタポーザ７２Ｂ上における配線パターン８４Ｂの引回しの自由度を更に向上することができる。これにより、外部接続端子７６の端子レイアウトの自由度が向上し端子設計の容易化を図ることができると共に、突起電極８０（接続ピン１１０）の電極間ピッチが狭ピッチ化してもこれに容易に対応することができる。
【０２６７】
図６０は、上記した半導体装置１０Ｔの製造方法（第１９実施例に係る製造方法）を示す図である。また、同図では、多数個取りを行なう方法ではなく、個々に半導体装置１０Ｔを形成する方法を例に挙げて示している。
【０２６８】
本実施例に係る半導体装置１０Ｔの製造方法では、予め別工程において半導体装置本体７０，接続ピン１１０を保持した位置決め部材１１２，接着剤１１４，及びインタポーザ７２Ｂを形成しておく。この際、接着剤１１４の突起電極８０の形成位置と対応する位置には、通孔１０２を予め穿設しておく。
【０２６９】
そして、突起電極８０と位置決めピン１１２，及び位置決めピン１１２と接続孔９６との位置決めを行なった上で、半導体装置本体７０をインタポーザ７２Ｂに加熱しつつ押圧する。これにより、接続ピン１１０の上端部は突起電極８０内に嵌入し、かつ下端部は外部接続端子７６に嵌入すし、よって突起電極８０と外部接続端子７６は接続ピン１１０を介して電気的に接続される。以上の処理を行なうことにより、図５９に示す半導体装置１０Ｕが形成される。
【発明の効果】
上述の如く本発明によれば、次に述べる種々の効果を実現することができる。
【０２７０】
また、請求項１及び請求項６記載の発明によれば、インタポーザのベース部材上において任意の配線パターンを形成することができるため、配線パターンを引き回すことにより突起電極の形成位置に拘わらず外部接続端子の位置を設定することができ、よって外部接続端子の端子レイアウトの自由度を高めることができる。
【０２７１】
また、半導体装置本体とインタポーザとを接合する異方性導電膜は、接着性及び導電性の双方の特性を有しているため、各機能を別個の部材により行なう構成に比べて部品点数及び組み立て工数の低減を図ることができる。
【０２７２】
更に、異方性導電膜は緩衝膜として機能するため、この異方性導電膜により半導体装置本体とインタポーザとの間に発生する応力を緩和することができる。
【０２７３】
また、請求項２記載の発明によれば、突起電極の配設ピッチと外部接続端子の配設ピッチを同一ピッチとしたことにより、インタポーザの形状を小さくすることができ、半導体装置の小型化を図ることができる。
【０２７４】
また、請求項３記載の発明によれば、突起電極の配設ピッチに対し外部接続端子の配設ピッチを大きく設定したことにより、インタポーザ上におれる配線パターンの引回しの自由度を更に向上することができる。
【０２７５】
また、請求項４記載の発明によれば、半導体装置本体をインタポーザに装着される際に印加される押圧力は孔の形成位置に集中して孔内における導電率を向上できるため、半導体装置本体とインタポーザとの電気的接続を確実に行なうことができる。
【０２７６】
また、請求項５記載の発明によれば、インタポーザとしてＴＡＢテープを利用するこにより半導体装置のコスト低減を図ることができる。
また、請求項７及び請求項１４記載の発明によれば、インタポーザに形成された配線パターンを任意に設定できるため、配線パターンを引き回すことにより突起電極の形成位置に拘わらず外部接続端子の位置を設定することができ、よって外部接続端子の端子レイアウトの自由度を高めることができる。
【０２７７】
また、半導体装置本体とインタポーザとを接合する際行なわれる機械的接合と電気的接合を別個の部材（接着剤，導電性部材）により行なうことにより、各機能（機械的接合機能，電気的接合機能）に最適な部材を選定することができ、よって半導体装置本体とインタポーザとの機械的接合及び電気的接合を共に確実に行なうことができる。
【０２７８】
更に、接着剤は固化した状態においても所定の可撓性を有するため、接着剤を緩衝膜として機能させることができ、よって半導体装置本体とインタポーザとの間に発生する応力を緩和することができる。
【０２７９】
また、請求項８記載の発明によれば、単に導電性ペーストを半導体素子の突起電極またはインタポーザの配線パターンに塗布するだけで導電性部材の配設を行なうことができるため、半導体装置の組み立て作業の容易化を図ることができる。
【０２８０】
また、請求項９記載の発明によれば、半導体素子の突起電極とインタポーザの配線パターンとはスタッドバンプを介して接合されることとなり、電気的接続を確実に行なうことができる。
【０２８１】
また、請求項１０記載の発明によれば、フライングリードと突起電極との接続位置においては接着剤が介在しないため、フライングリードと突起電極との電気的接続の信頼性を向上させることができる。また、接続時にフライングリードはバネ力をもって突起電極に圧接するため、これによってもフライングリードと突起電極との電気的接続の信頼性を向上させることができる。
【０２８２】
また、請求項１１記載の発明によれば、突起電極とフライングリードとの接続位置を樹脂封止したことにより、外力印加等によりフライングリードが変形することを防止でき、半導体装置の信頼性を向上させることができる。
【０２８３】
また、請求項１２記載の発明によれば、加熱時等に半導体装置本体とインタポーザとの間に熱膨張率差に起因して応力が発生しても、この応力は接続ピンが可撓することにより吸収されるため、外部接続端子と突起電極との接続を確実に維持することができる。
【０２８４】
また、接続ピンは位置決め部材により突起電極の形成位置に対応した位置に位置決めされているため、実装時において個々の接続ピンと突起電極または外部接続端子との位置決め処理を行なう必要はなく、実装作業を容易に行なうことができる。
【０２８５】
更に、請求項１３記載の発明によれば、接続ピンが可撓しても位置決め部材はこれに追随して可撓するため、半導体装置本体とインタポーザとの間に発生する応力を位置決め部材によっても吸収することができる。
【図面の簡単な説明】
【図１】本発明の第１参考例である半導体装置を説明するための図である。
【図２】本発明の第１参考例である半導体装置の製造方法を説明するための図である（その１）。
【図３】本発明の第１参考例である半導体装置の製造方法を説明するための図である（その２）。
【図４】本発明の第１参考例である半導体装置の製造方法を説明するための図である（その３）。
【図５】本発明の第１参考例である半導体装置の製造方法を説明するための図である（その４）。
【図６】本発明の第２参考例である半導体装置を説明するための図である。
【図７】本発明の第３参考例である半導体装置を説明するための図である。
【図８】本発明の第４参考例である半導体装置を説明するための図である。
【図９】本発明の第２参考例である半導体装置の製造方法を説明するための図である（その１）。
【図１０】本発明の第２参考例である半導体装置の製造方法を説明するための図である（その２）。
【図１１】本発明の第１参考例である半導体装置の実装構造を説明するための図である。
【図１２】本発明の第２参考例である半導体装置の実装構造を説明するための図である。
【図１３】本発明の第３参考例である半導体装置の実装構造を説明するための図である。
【図１４】本発明の第４参考例である半導体装置の実装構造を説明するための図である。
【図１５】本発明の第５参考例である半導体装置の実装構造を説明するための図である。
【図１６】本発明の第６参考例である半導体装置の実装構造を説明するための図である。
【図１７】本発明の第７参考例である半導体装置の実装構造を説明するための図である。
【図１８】本発明の第４参考例である半導体装置を説明するための図である。
【図１９】本発明の第３参考例である半導体装置の製造方法を説明するための図である（その１）。
【図２０】本発明の第３参考例である半導体装置の製造方法を説明するための図である（その２）。
【図２１】本発明の第３参考例である半導体装置の製造方法を説明するための図である（その３）。
【図２２】本発明の第３参考例である半導体装置の製造方法を説明するための図である（その４）。
【図２３】本発明の第３参考例である半導体装置の製造方法を説明するための図である（その５）。
【図２４】本発明の第３参考例である半導体装置の製造方法を説明するための図である（その６）。
【図２５】本発明の第６参考例である半導体装置を説明するための図である。
【図２６】本発明の第７参考例である半導体装置を説明するための図である。
【図２７】本発明の第８参考例である半導体装置を説明するための図である。
【図２８】本発明の第９参考例である半導体装置を説明するための図である。
【図２９】本発明の第１０参考例である半導体装置を説明するための図である。
【図３０】本発明の第１１実施例である半導体装置を説明するための図である。
【図３１】本発明の第１１実施例である半導体装置の製造方法を説明するための図である。
【図３２】本発明の第１２実施例である半導体装置を説明するための図である。
【図３３】本発明の第１２実施例である半導体装置の製造方法を説明するための図である（その１）。
【図３４】本発明の第１２実施例である半導体装置の製造方法を説明するための図である（その２）。
【図３５】本発明の第１３実施例である半導体装置を説明するための図である。
【図３６】本発明の第１３実施例である半導体装置の製造方法を説明するための図である。
【図３７】本発明の第１４実施例である半導体装置を説明するための図である。
【図３８】本発明の第１４実施例である半導体装置の製造方法を説明するための図である（その１）。
【図３９】本発明の第１４実施例である半導体装置の製造方法を説明するための図である（その２）。
【図４０】本発明の第１４実施例である半導体装置の製造方法を説明するための図である（その３）。
【図４１】本発明の第１５実施例である半導体装置を説明するための図である。
【図４２】本発明の第１５実施例である半導体装置の製造方法を説明するための図である。
【図４３】本発明の第１６実施例である半導体装置を説明するための図である。
【図４４】本発明の第１６実施例である半導体装置の製造方法を説明するための図である（その１）。
【図４５】本発明の第１６実施例である半導体装置の製造方法を説明するための図である（その２）。
【図４６】本発明の第１６実施例である半導体装置の製造方法を説明するための図である（その３）。
【図４７】本発明の第１７実施例である半導体装置を説明するための図である。
【図４８】本発明の第１７実施例である半導体装置の製造方法を説明するための図である。
【図４９】本発明の第１８実施例である半導体装置を説明するための図である。
【図５０】本発明の第１８実施例である半導体装置の製造方法を説明するための図である（その１）。
【図５１】本発明の第１８実施例である半導体装置の製造方法を説明するための図である（その２）。
【図５２】本発明の第１８実施例である半導体装置の製造方法を説明するための図である（その３）。
【図５３】本発明の第１８実施例である半導体装置の製造方法を説明するための図である（その４）。
【図５４】本発明の第１８実施例である半導体装置の製造方法を説明するための図である（その５）。
【図５５】本発明の第１９実施例である半導体装置を説明するための図である。
【図５６】本発明の第１９実施例である半導体装置の製造方法を説明するための図である（その１）。
【図５７】本発明の第１９実施例である半導体装置の製造方法を説明するための図である（その２）。
【図５８】本発明の第１９実施例である半導体装置の製造方法を説明するための図である（その３）。
【図５９】本発明の第２０実施例である半導体装置を説明するための図である。
【図６０】本発明の第１９実施例である半導体装置の製造方法を説明するための図である。
【図６１】従来の半導体装置の一例を説明するための図である。
【符号の説明】
１０Ａ〜１０Ｕ  半導体装置
１２，１２Ａ〜１２Ｃ，７８  半導体素子
１４Ａ，１４Ｂ  電極板
１６Ａ〜１６Ｄ  封止樹脂
１８  突出端子
２０  側部端子
２２  バンプ電極
２４Ａ，２４Ｂ  リードフレーム
２６  金属板パターン
３０  突起状端子
３２  実装基板
３４  実装用バンプ
３８  実装部材
４０，１１０  接続ピン
４２，１１２  位置決め部材
４４  ソケット
４６  装着部
４８，５０  リード部
５２  ダイステージ
５６  放熱板
６２  放熱フィン
７０  半導体装置本体
７２Ａ〜７２Ｄ  インタポーザ
７４  異方性導電膜
７６  外部接続端子
８０  突起電極
８２  樹脂層
８４Ａ〜８４Ｃ  配線パターン
８６Ａ〜８６  ベース部材
９０  ウェハー
９２  ＴＡＢテープ
６４  絶縁部材
９８  接着剤
１００  導電性ペースト
１０４  スタッドバンプ
１０６  フライングリード
１０８  カバー樹脂
【図１】
0003745705.tif 000002
【図２】
0003745705.tif 000003
【図３】
0003745705.tif 000004
【図４】
0003745705.tif 000005
【図５】
0003745705.tif 000006
【図６】
0003745705.tif 000007
【図７】
0003745705.tif 000008
【図８】
0003745705.tif 000009
【図９】
0003745705.tif 000010
【図１０】
0003745705.tif 000011
【図１１】
0003745705.tif 000012
【図１２】
0003745705.tif 000013
【図１３】
0003745705.tif 000014
【図１４】
0003745705.tif 000015
【図１５】
0003745705.tif 000016
【図１６】
0003745705.tif 000017
【図１７】
0003745705.tif 000018
【図１８】
0003745705.tif 000019
【図１９】
0003745705.tif 000020
【図２０】
0003745705.tif 000021
【図２１】
0003745705.tif 000022
【図２２】
0003745705.tif 000023
【図２３】
0003745705.tif 000024
【図２４】
0003745705.tif 000025
【図２５】
0003745705.tif 000026
【図２６】
0003745705.tif 000027
【図２７】
0003745705.tif 000028
【図２８】
0003745705.tif 000029
【図２９】
0003745705.tif 000030
【図３０】
0003745705.tif 000031
【図３１】
0003745705.tif 000032
【図３２】
0003745705.tif 000033
【図３３】
0003745705.tif 000034
【図３４】
0003745705.tif 000035
【図３５】
0003745705.tif 000036
【図３６】
0003745705.tif 000037
【図３７】
0003745705.tif 000038
【図３８】
0003745705.tif 000039
【図３９】
0003745705.tif 000040
【図４０】
0003745705.tif 000041
【図４１】
0003745705.tif 000042
【図４２】
0003745705.tif 000043
【図４３】
0003745705.tif 000044
【図４４】
0003745705.tif 000045
【図４５】
0003745705.tif 000046
【図４６】
0003745705.tif 000047
【図４７】
0003745705.tif 000048
【図４８】
0003745705.tif 000049
【図４９】
0003745705.tif 000050
【図５０】
0003745705.tif 000051
【図５１】
0003745705.tif 000052
【図５２】
0003745705.tif 000053
【図５３】
0003745705.tif 000054
【図５４】
0003745705.tif 000055
【図５５】
0003745705.tif 000056
【図５６】
0003745705.tif 000057
【図５７】
0003745705.tif 000058
【図５８】
0003745705.tif 000059
【図５９】
0003745705.tif 000060
【図６０】
0003745705.tif 000061
【図６１】
0003745705.tif 000062