(57)【特許請求の範囲】
【請求項１】
制御端子、出力端子、電源端子と、
前記制御端子の電圧が閾値より高いとき前記電源端子の電圧から第１レベルの定電圧を取り出して前記出力端子に出力し、そうでないとき、第２レベルの定電圧を取り出して前記出力端子に出力する第１回路と、
前記電源端子と前記制御端子との間に接続された第２回路とを備え、
前記第２回路は、一端が前記電源端子側に接続され、他端が前記制御端子側に接続されたＰＮ接合素子を含むことを特徴とする、
定電圧回路。
【請求項２】
前記第２回路は、前記電源端子と前記制御端子との間に、前記ＰＮ接合素子と直列に接続された抵抗器をさらに含む請求項１記載の定電圧回路。
【請求項３】
制御端子、出力端子、電源端子と、
前記制御端子の電圧が閾値より高いとき前記電源端子の電圧から第１レベルの定電圧を取り出して前記出力端子に出力し、そうでないとき、第２レベルの定電圧を取り出して前記出力端子に出力する第１回路と、
前記電源端子と前記制御端子との間に接続された第２回路とを備え、
前記第２回路は、
一端が前記電源端子に接続され、他端が前記制御端子に接続された第１抵抗器と、
一端がバイアスされ、他端が前記制御端子に接続された第２抵抗器と、
を含むことを特徴とする、
定電圧回路。
【請求項４】
前記第１及び第２抵抗器の少なくとも一方は可変抵抗器である請求項３記載の定電圧回路。
【請求項５】
前記電源端子と前記制御端子との間の電圧が前記閾値と前記電源端子の電圧との差よりも小さくなるように、前記第２回路が設定されている請求項１から請求項４までのいずれかに記載の定電圧回路。
【請求項６】
前記第１回路は、前記制御端子、前記出力端子、前記電源端子を有するレギュレータである請求項１から請求項５までのいずれかに記載の定電圧回路。
【請求項７】
請求項１から請求項６までのいずれかに記載の定電圧回路を備えた電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、例えばスイッチ（制御端子）付きのレギュレータ等の定電圧回路及び定電圧回路を内蔵した電子機器に関する。
【０００２】
【従来の技術】
図６及び図７は、特開平７−２８８９２８号公報に記載されている起動制御回路を示す回路図である。図６及び図７の回路は、上記公報において、以下のように説明されている。
【０００３】
スイッチ付きレギュレータ電源の出力電圧の立ち上がり時間およびツェナーダイオードのツェナー電圧により遅延時間を設定するようにしたことにより、簡単な回路構成で安価に複数の電源のタイミング制御を可能としたものであり、マイコン２を備えたテレビジョン受信機等の電子機器において、スイッチ付きレギュレータ電源Ａ，Ｂ，Ｃ，……，Ｎの中の電源Ａの出力端子にカソード側が接続され、電源Ｂのスイッチ端子にアノード側が接続されるようにツェナーダイオードＤ１を配設し、電源Ａの起動に対する電源Ｂの起動を電源Ａの出力電圧の立ち上がり時間とツェナーダイオードＤ１のツェナー電圧とにより電源Ａの起動に対する電源Ｂの起動が所定の時間遅延するように構成したものである。
【０００４】
上記のスイッチ付きレギュレータ電源Ａの出力電圧の立ち上がり時間に対してツェナーダイオードＤ１のツェナー電圧を設定することによって、電源Ａの起動に対する電源Ｂの立ち上がりおよび立ち下がり時間を設定制御することができるものである。
【０００５】
図６及び図７において、スイッチ付きレギュレータ電源Ａの出力電圧により制御されるスイッチ付きレギュレータ電源Ｂは、電源Ａの起動に対して所定時間遅延して起動するように構成され、電源Ａのオン・オフはマイコン２の起動制御信号により制御される。マイコンからの起動制御信号により電源Ａのスイッチ端子１８の電圧が所定電圧になると電源Ａが立ち上がり、電源Ａの立ち上がりと共に電源Ａの出力端子に接続されているダイオードＤ１のカソード側の電圧が上昇する。
【０００６】
ツェナーダイオードＤ１のアノード側は電源Ｂのスイッチ端子１９に接続されている。電源Ａが起動してから一定時間経過後に電源Ａの出力電圧が所定の電圧迄立ち上がり、ツェナーダイオードＤ１のカソードの電圧がツェナー電圧を越えると、ツェナーダイオードＤ１が動作し、電源Ｂのスイッチ端子１９に所定の電圧が印加されスイッチ端子１９の端子電圧が上昇する。端子電圧が電源Ｂのスイッチングのオンレベルに達すると電源Ｂが起動する。抵抗１０は電源Ｂのスイッチ端子１９に流れ込む電流を制限する電流制限用の抵抗である。ツェナーダイオードＤ１のツェナー電圧により電源Ａの起動に対して電源Ｂの起動タイミングが決定される。したがって、ツェナー電圧により電源Ｂの遅延タイミングを任意に設定することが可能となる。
【０００７】
遅延時間の変動要素としては、電源Ｂの出力電圧の立ち上がり時間、ツェナー電圧のバラツキ、電源Ｂのスイッチ端子１９のスイッチングにおけるスレッショルドレベルの３要素がある。遅延時間の保障に関しては、３要素の変動を考慮して条件が最も不利な時についても保障できるようにツェナー電圧の値を設定する必要がある。電源オフ時については、電源Ａの立ち下がりと共にツェナーダイオードＤ１のカソードの電圧が下がり、それとともに電源Ｂのスイッチ端子１９の端子電圧が低下し、スイッチングのオフレベルに達すると電源Ｂの動作が停止する。抵抗１１は電源Ｂのスイッチ端子１９の電圧がゼロ電位にならないようにするためのゼロ電位保障用の抵抗である。
【０００８】
更に図６において、電源Ｂに対する電源Ｃの起動遅延時間についても、電源Ｂの出力電圧の立ち上がり時間とツェナーダイオードＤ２のツェナー電圧とにより、所定の遅延時間になるように設定できる。
【０００９】
また、図６のように、配設された複数の電源の中の電源Ａと電源Ｎとを直接マイコン２からの起動制御信号によって起動制御し、他の電源との起動時間に対応せずに独立に起動を制御することも可能であり、図７のように、電源Ｎの起動を電源Ｃの起動とともに行うように構成することもできる。
【００１０】
図６及び図７からスイッチ付きレギュレータ電源に関わる部分を抽出したものを図８に示す。図６及び図７と図８とを対比すると、従来のスイッチ付きレギュレータ電源Ａ、電源Ｂ、電源Ｃ、……、電源Ｎの各々が従来の定電圧回路９００に対応する。主電源１が主電源ＶINに対応する。スイッチ端子１８〜２１が制御端子Ｐ２に対応する。
【００１１】
定電圧回路９００は、図９に示すように、例えば、制御端子Ｐ２の電圧Ｖ２が電圧値Ｖｂのとき出力端子Ｐ３から電圧値Ｖｃを出力する。電圧Ｖ２が接地電位のときは、出力端子Ｐ３から接地電位を出力する。従来では、制御端子Ｐ２の電圧Ｖ２が電源端子Ｐ１の電圧Ｖ１やバイアス用の電源端子（以下、バイアス端子と称す）Ｐ４の接地電位で固定されないように、電源端子Ｐ１及びバイアス端子Ｐ４と制御端子Ｐ２とは互いに接続されていない。
【００１２】
【発明が解決しようとする課題】
以上のような構成の場合、制御端子Ｐ２の電圧Ｖ２が閾値Ｖth以上に保たれていると、時刻ｔ１で主電源ＶINを切った後、電源端子Ｐ１の電圧Ｖ１から電圧値Ｖｃを充分に取り出せないころ（時刻ｔ２）になってようやく、出力端子Ｐ３の電圧Ｖ３が低下し始めることになる。このように、主電源ＶINが変動してから（時刻ｔ１）、電圧Ｖ３が応答する（時刻ｔ２）までには、長い応答時間ＲＴがかかる。これによって、主電源ＶINを切った後、できるだけ早く、出力端子Ｐ３の電圧Ｖ３を接地電位にしたい場合、従来の定電圧回路９００では対応できないという問題点がある。
【００１３】
本発明は、以上の問題点を解決するためになされたものであり、電源の変動に対する応答時間を短くすることができる定電圧回路及び定電圧回路を内蔵した電子機器を得ることを目的とする。
【００１４】
【課題を解決するための手段】
本発明の主題は、定電圧回路であって、制御端子、出力端子、電源端子と、前記制御端子の電圧が閾値より高いとき前記電源端子の電圧から第１レベルの定電圧を取り出して前記出力端子に出力し、そうでないとき、第２レベルの定電圧を取り出して前記出力端子に出力する第１回路と、前記電源端子と前記制御端子との間に接続された第２回路とを備え、前記第２回路は、一端が前記電源端子側に接続され、他端が前記制御端子側に接続されたＰＮ接合素子を含むことを特徴とする。
【００２２】
【発明の実施の形態】
実施の形態１．
図１は実施の形態１における、本発明の定電圧回路１００を示す回路図である。定電圧回路１００は例えばテレビジョン受信機等の電子機器に内蔵されている。定電圧回路１００は、第１回路１０１（図では、スイッチ付きレギュレータ）、第２回路１０２、電圧平滑用の電解コンデンサＣ１，Ｃ２を含む。このレギュレータは、電源端子Ｐ１、制御端子Ｐ２、出力端子Ｐ３及びバイアス用の電源端子（バイアス端子）Ｐ４を有する。
【００２３】
電解コンデンサＣ１は、一端が電源端子Ｐ１に接続され、かつ、主電源ＶINを受け、他端が接地されている。
【００２４】
電解コンデンサＣ２は、一端が出力端子Ｐ３に接続され、他端が接地されている。
【００２５】
第２回路１０２は、電源端子Ｐ１と制御端子Ｐ２との間に接続されている。実施の形態１では、第２回路１０２は、ツェナーダイオードＢ１（ＰＮ接合素子）のみからなる。ツェナーダイオードＢ１は、アノードが制御端子Ｐ２に接続され、カソードが電源端子Ｐ１に接続されている。
【００２６】
次に、定電圧回路１００の動作を、図２を用いて説明する。第１回路１０１は、第１回路１０１内に設定されている閾値Ｖthより制御端子Ｐ２の電圧Ｖ２が高いとき電源端子Ｐ１の電圧Ｖ１から電圧値Ｖｃ（第１レベルの定電圧）を取り出して出力端子Ｐ３から電圧Ｖ３として出力し、そうでないとき、バイアス端子Ｐ４から接地電位（第２レベルの定電圧）を取り出して出力端子Ｐ３から電圧Ｖ３として出力する。
【００２７】
第２回路１０２は、電源端子Ｐ１の電圧Ｖ１に応じて変動する電圧を制御端子Ｐ２に与える。特に、図１では、制御端子Ｐ２の電圧Ｖ２は、電源端子Ｐ１の電圧Ｖ１よりも所定電圧（図１では、ツェナーダイオードＢ１のアノード・カソード間の電位差（ツェナー電圧））だけ異なる。
【００２８】
時刻ｔ０において、定電圧回路１００を内蔵する電子機器に主電源ＶINが入っているとき、電源端子Ｐ１の電圧Ｖ１が電圧値Ｖａであるとする。この場合、制御端子Ｐ２の電圧Ｖ２は、電圧値Ｖａと比べてツェナー電圧だけ低く、第１回路１０１内の閾値Ｖthと比べて高い電圧値Ｖｂである。よって、第１回路１０１は出力端子Ｐ３から電圧値Ｖｃを出力する。
【００２９】
以上のように、電源端子Ｐ１と制御端子Ｐ２との間の電圧（実施の形態１では、ツェナー電圧）が閾値Ｖthと電源端子Ｐ１の電圧Ｖ１との差よりも小さくなるように、第２回路１０２が予め設定されている。
【００３０】
次に、主電源ＶINを切る（時刻ｔ１）。ツェナーダイオードＢ１を設けたので、電源端子Ｐ１の電圧Ｖ１及び制御端子Ｐ２の電圧Ｖ２が一斉に低下し始める。よって、時刻ｔ２よりも早い時刻ｔａで、制御端子Ｐ２の電圧Ｖ２が閾値Ｖthより低くすることができる。これによって、主電源ＶINを切ってから直ぐに、出力端子Ｐ３の電圧Ｖ３が低下し、従来と比較して、電子機器の主電源ＶINを切ってから電圧Ｖ３が応答するまでの応答時間ＲＴを短くすることができる。
【００３１】
また、レギュレータに第２回路１０２を追加するだけで、容易に定電圧回路１００を構成できる。しかも、実施の形態１では、第２回路１０２はツェナーダイオードＢ１のみで構成されているので、定電圧回路１００を安価に実現できる。
【００３２】
実施の形態２．
図３及び図４は実施の形態２における、本発明の定電圧回路１００を示す回路図である。
【００３３】
図３及び図４に示すように、実施の形態２では、第２回路１０２は、電源端子Ｐ１と制御端子Ｐ２との間に、アノードが制御端子Ｐ２側に接続され、カソードが電源端子Ｐ１側に接続されたツェナーダイオードＢ１と、ツェナーダイオードＢ１と直列に接続された高抵抗器Ｂ２とを含む。実施の形態１同様、実施の形態２でも、電源端子Ｐ１と制御端子Ｐ２との間の電圧（実施の形態２では、ツェナーダイオードＢ１のツェナー電圧と高抵抗器Ｂ２に生じる電圧とを合わせたもの）が閾値Ｖthと電源端子Ｐ１の電圧Ｖ１との差よりも小さくなるように、第２回路１０２が予め設定されている。
【００３４】
その他の実施の形態２の定電圧回路１００の構成は、実施の形態１と同様である。
【００３５】
制御回路２００は、電子機器に内蔵されており、制御端子Ｐ２に接続され、制御端子Ｐ２の電圧Ｖ２を調節する。制御回路２００は、ｎｐｎトランジスタ２０１、抵抗器２０２及びマイコン２０３を含む。ｎｐｎトランジスタ２０１は、コレクタ電極が制御端子Ｐ２に接続され、エミッタ電極が接地され、ベース電極が抵抗器２０２を介してマイコン２０３に接続されている。
【００３６】
マイコン２０３がｎｐｎトランジスタ２０１のベース電極へ”Ｌ”レベルを出力すると、ｎｐｎトランジスタ２０１はオフする。これによって、制御端子Ｐ２の電圧Ｖ２は、ｎｐｎトランジスタ２０１のエミッタ電極の接地電位に依存せず、ツェナーダイオードＢ１及び高抵抗器Ｂ２を介して、電源端子Ｐ１の電圧Ｖ１に依存する。次に、マイコン２０３が”Ｈ”レベルを出力すると、ｎｐｎトランジスタ２０１はオンする。電源端子Ｐ１と制御端子Ｐ２とは、高抵抗器Ｂ２の抵抗値の分だけ、互いに電気的に分離されることになるので、制御端子Ｐ２の電圧Ｖ２は、電源端子Ｐ１の電圧Ｖ１よりも、ｎｐｎトランジスタ２０１のエミッタ電極の接地電位に依存する。
【００３７】
以上のように、電源端子Ｐ１と制御端子Ｐ２との間に高抵抗器Ｂ２を設けたことによって、その分、電源端子Ｐ１と制御端子Ｐ２とを互いに電気的に分離することができる。よって、図３及び図４の定電圧回路１００を例えば図６及び図７の電源Ａ、電源Ｂ、電源Ｃ、……、電源Ｎの各々に適用することができ、この場合、図６及び図７の起動制御回路は主電源ＶINを切ったことに対する応答時間が短くなる。
【００３８】
また、主電源ＶINとｎｐｎトランジスタ２０１のエミッタ電極の接地電位との間に高抵抗器Ｂ２が存在することになるので、ｎｐｎトランジスタ２０１がオンすることによって強制的に主電源ＶINが低下するのを防ぐことができる。
【００３９】
また、実施の形態２では、第２回路１０２はツェナーダイオードＢ１及び高抵抗器Ｂ２のみで構成されているので、定電圧回路１００を安価に実現できる。
【００４０】
実施の形態３．
図５は実施の形態３における、本発明の定電圧回路１００を示す回路図である。
【００４１】
図５に示すように、実施の形態３では、第２回路１０２は、抵抗器Ｂ３，Ｂ４を含む。抵抗器Ｂ３は、一端が電源端子Ｐ１に接続され、他端が制御端子Ｐ２に接続されている。抵抗器Ｂ４は、一端がバイアス（接地）され、他端が制御端子Ｐ２に接続されている。その他の実施の形態３の定電圧回路１００の構成は、実施の形態１と同様である。
【００４２】
抵抗器Ｂ３及び抵抗器Ｂ４の作用については、ツェナーダイオードＢ１と等価的に同じである。すなわち、時刻ｔ０において、電子機器に主電源ＶINが入っているとき、電源端子Ｐ１の電圧Ｖ１が電圧値Ｖａであるとする。この場合、制御端子Ｐ２の電圧Ｖ２は、電圧値Ｖａと比べて抵抗器Ｂ３の両端に生じる電圧だけ低く、第１回路１０１内の閾値Ｖthと比べて高い電圧値Ｖｂである。よって、第１回路１０１は出力端子Ｐ３から電圧値Ｖｃを出力する。
【００４３】
以上のように、電源端子Ｐ１と制御端子Ｐ２との間の電圧（実施の形態３では、抵抗器Ｂ３の両端に生じる電圧）が閾値Ｖthと電源端子Ｐ１の電圧Ｖ１との差よりも小さくなるように、第２回路１０２が予め設定されている。
【００４４】
次に、主電源ＶINを切ると（時刻ｔ１）、電源端子Ｐ１の電圧Ｖ１及び制御端子Ｐ２の電圧Ｖ２が一斉に低下し始める。よって、時刻ｔ２よりも早い時刻ｔａで、制御端子Ｐ２の電圧Ｖ２を閾値Ｖthより低くすることができる。これによって、主電源ＶINを切ってから直ぐに、出力端子Ｐ３の電圧Ｖ３が低下し、従来と比較して、電子機器の主電源ＶINを切ってから電圧Ｖ３が応答するまでの応答時間ＲＴを短くすることができる。
【００４５】
しかも、電源端子Ｐ１と制御端子Ｐ２との間に抵抗器Ｂ３を設けたことによって、実施の形態２同様、図５の定電圧回路１００を例えば図６及び図７の電源Ａ、電源Ｂ、電源Ｃ、……、電源Ｎの各々に適用することができ、ｎｐｎトランジスタ２０１がオンすることによって強制的に主電源ＶINが低下するのを防ぐこともできる。
【００４６】
また、実施の形態３では、第２回路１０２は抵抗器Ｂ３及び抵抗器Ｂ４のみで構成されているので、定電圧回路１００を安価に実現できる。
【００４７】
なお、図５では、抵抗器Ｂ３が可変抵抗器の場合を示しているが、抵抗器Ｂ３及び抵抗器Ｂ４の少なくとも一方が可変抵抗器であればよい。これによって、主電源ＶINを切ったことに対する応答時間ＲＴを、使用者が可変抵抗器を用いて調節できる。また、使用者にとって設定が煩わしくならないように、使用者が可変抵抗器の抵抗値をどのように変えても、抵抗器Ｂ３の両端に生じる電圧が閾値Ｖthと電源端子Ｐ１の電圧Ｖ１との差よりも小さくなるように、抵抗器Ｂ３及び抵抗器Ｂ４を設計しておくことが望ましい。
【００４８】
また、実施の形態１〜３において、電源端子Ｐ１と制御端子Ｐ２との間の電圧が閾値Ｖthと電源端子Ｐ１の電圧Ｖ１との差よりも少しだけ小さくなるように、第２回路１０２を設定すれば、主電源ＶINを切ったことに素早く応答して、制御端子Ｐ２の電圧Ｖ２を閾値Ｖthより低くすることができる。
【００４９】
変形例．
なお、図１〜図５では、第２回路１０２を第１回路１０１に外付けした場合を示したが、第２回路１０２を第１回路１０１に内蔵させてもよい。
【００５０】
また、第２回路１０２は、図１〜図５で示したもの以外でもよく、例えば、入力した電圧の振幅を縮めて出力する電圧シフト回路であってもよい。また、ＰＮ接合素子は、ツェナーダイオードＢ１以外でもよく、例えば、ダイオード接続のトランジスタであってもよい。
【００５１】
また、第１回路１０１は、スイッチ付きレギュレータ以外の回路であってもよい。さらに、第２レベルの定電圧及び第１レベルの定電圧は、接地電位や接地電位に対して正の電圧値Ｖｃの他であってもよい。
【００５２】
また、主電源ＶIN、電圧Ｖ１〜Ｖ３の極性は逆であってもよい。ここで、主電源ＶINが制御端子Ｐ２の電圧Ｖ２に対して負になる場合は、ツェナーダイオードＢ１のアノードを電源端子Ｐ１側に接続し、カソードを制御端子Ｐ２側に接続しなければならない。
【００５３】
【発明の効果】
請求項１に記載の発明によれば、電源を変動させてから素早く、制御端子の電圧を閾値より例えば低くすることができる。これによって、電源の変動に対する応答時間を短くすることができる。
【００５４】
請求項１に記載の発明によれば、ＰＮ接合素子によって、第２回路を簡単な構成で実現できる。
【００５５】
請求項２に記載の発明によれば、抵抗器の分、電源端子と制御端子とを互いに電気的に分離することができる。これによって、従来と同様な方法を用いて、制御端子の電圧を調節できる。
【００５６】
請求項３に記載の発明によれば、第１及び第２抵抗器によって、第２回路を簡単な構成で実現できる。しかも、第１抵抗器の分、電源端子と制御端子とを互いに電気的に分離することができる。これによって、従来と同様な方法を用いて、制御端子の電圧を調節できる。
【００５７】
請求項４に記載の発明によれば、電源の変動に対する応答時間を、使用者が可変抵抗器を用いて調節できる。
【００５８】
請求項５に記載の発明によれば、電源端子と制御端子との間の電圧が閾値と電源端子の電圧との差よりも少しだけ小さくなるように、第２回路を設定すれば、電源の変動に素早く応答して、制御端子の電圧を閾値より例えば低くすることができる。
【００５９】
請求項６に記載の発明によれば、レギュレータを含む定電圧回路に容易に、しかも安価に適用できる。
【００６０】
請求項７に記載の発明によれば、本発明の定電圧回路を含む電子機器は電源の変動に対する応答時間が短くなる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１の定電圧回路を示す回路図である。
【図２】  本発明の定電圧回路の動作を示すタイミングチャートである。
【図３】  本発明の実施の形態２の定電圧回路を示す回路図である。
【図４】  本発明の実施の形態２の定電圧回路を示す回路図である。
【図５】  本発明の実施の形態３の定電圧回路を示す回路図である。
【図６】  定電圧回路が適用された電源回路を示す回路図である。
【図７】  定電圧回路が適用された電源回路を示す回路図である。
【図８】  従来の定電圧回路を示す回路図である。
【図９】  従来の定電圧回路の動作を示すタイミングチャートである。
【符号の説明】
１００  定電圧回路、１０１  第１回路、１０２  第２回路、Ｐ１  電源端子、Ｐ２  制御端子、Ｐ３  出力端子、Ｐ４  バイアス端子（電源端子）。
【図１】
0003810586.tif 000002
【図２】
0003810586.tif 000003
【図３】
0003810586.tif 000004
【図４】
0003810586.tif 000005
【図５】
0003810586.tif 000006
【図６】
0003810586.tif 000007
【図７】
0003810586.tif 000008
【図８】
0003810586.tif 000009
【図９】
0003810586.tif 000010