(57)【特許請求の範囲】
【請求項１】
画像ディスプレイ内に存在する欠陥の視覚的影響を減少させる方法であって、該ディスプレイが画素のアレイを含み、それぞれの無欠陥画素がアドレス指定機構から供給される入力データに応答して、光が観察表面上へ送られる「オン」状態と、光が該観察表面上へ送られない「オフ」状態と、の間で選択的に動作可能であり、欠陥が、前記入力データまたは前記アドレス指定機構の動作にかかわらず前記「オン」または「オフ」状態に連続的に留まる欠陥画素によるものであり、それぞれの欠陥画素が、事実上、中心欠陥画素に隣接する第１リングの補償画素によって直接取巻かれた該中心欠陥画素であり、該第１リングの補償画素が前記中心欠陥画素から間隔をおいた第２リングの基準画素によって直接取巻かれており、前記方法が、
（ａ）欠陥を発生する欠陥画素を識別するステップと、
（ｂ）該欠陥画素を取巻く第１リング内の少なくとも１つの補償画素のディスプレイ強度値を、
ＣＮＥＷ＝ＣＳＩＮＣ（ＤＡＣＴ−ＤＩＮＴ）＋ＤＩＮＴ
によって与えられる値であって、ＣＮＥＷが前記少なくとも一つの補償画素に割当てられるディスプレイ強度値であり、ＣＳＩＮＣが前記欠陥画素と前記補償画素との距離に基づいて評価されたｓｉｎｃ関数の値であり、ＤＡＣＴが前記欠陥画素の実際のディスプレイ強度値であり、ＤＩＮＴが該欠陥画素の意図されたディスプレイ強度値である、前記値に決定するステップと、
を含む、画像ディスプレイ内に存在する欠陥の視覚的影響を減少させる方法。
【請求項２】
少なくとも１つの欠陥画素と、該欠陥画素に隣接する少なくとも１つの補償画素と、該少なくとも１つの補償画素に隣接し且つ前記欠陥画素から間隔をおいた少なくとも１つの基準画素と、を含む画素のアレイから構成される変調器であって、該アレイの画素に対応する画像データ値の集合を受け、該画像データ値の集合を表すように前記画素を選択的に作動させる前記変調器と、画像信号を受け、前記変調器への前記画像データ値の集合を出力するプロセッサであって、
ＣＮＥＷ＝ＣＳＩＮＣ（ＤＡＣＴ−ＲＡＶＧ）＋ＤＩＮＴ
ただし、ＣＮＥＷは前記補償画素に割当てられる前記画像データ値であり、ＣＳＩＮＣは該補償画素に対して評価されたｓｉｎｃ関数の値であり、ＤＡＣＴは前記欠陥画素の実際のディスプレイ強度値であり、ＲＡＶＧは少なくとも１つの前記基準画素の平均値であり、ＤＩＮＴは前記欠陥画素の所望ディスプレイ強度値である、
に従って少なくとも前記一つの前記補償画素に対応する前記画像データ値を変更する前記プロセッサと、
を含む、ディスプレイ装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、空間的光変調器（「ＳＬＭ」）ディスプレイ内に存在する欠陥の視覚的影響を減少させる方法に関し、特に、ディジタルマイクロミラーデバイス（ＤＭＤ）または変形可能ミラーデバイス（やはりＤＭＤ）ＳＬＭの不適正に動作するミラーの、観察者に対する視覚的影響を改善する方法に関する。該不適正な動作は、１つまたはそれ以上のミラーが、正しくない位置、すなわち適正位置が非反射（「オフ」）位置である時に反射（「オン」）位置、またはその逆、を占めることから起こる。
【０００２】
【従来の技術】
ＳＬＭには、少なくとも４種類がある。すなわち、電気光学的なもの、磁気光学的なもの、液晶のもの、およびＤＭＤ、である。後者の種類であるＤＭＤは、電子的にアドレス指定可能なミラー素子のマイクロメカニカルアレイを含む。それらのミラー素子は、それぞれが個々に移動可能な反射器である。それぞれのミラーは光反射画素であり、電気的入力に応答して機械的に移動しうる。それぞれのミラー上へ入射する光は、それぞれのミラーからの反射により、その方向（又は位相）を変調されうる。現在までに、ＤＭＤ  ＳＬＭは、光学的相関、スペクトル解析、クロスバ交換、周波数削除、ディスプレイ投射、印刷、およひ神経ネットワークのような応用に用いられることがわかっている。
【０００３】
「ＤＭＤ  ＳＬＭ」には、弾性体形、膜形、ならびに片持梁形、捩じれ梁形、および撓み梁形を含むいくつかの種類がある。ＤＭＤ  ＳＬＭ画素の選択的制御またはアドレス指定は、電子ビーム入力によって、光学的に、または今日好まれるように、ＤＭＤ基板上に集積された回路によって、行われてきた。
【０００４】
ＤＭＤ  ＳＬＭアレイのそれぞれの画素は、入射光を、該画素の位置または方向に依存する経路に沿って反射する。通常は、それぞれのミラーは、常態の第１位置または方向と、１つまたはそれ以上の第２位置または方向と、の間で移動可能または偏向可能である。平常位置、または第２位置の１つ、のいずれかであるただ１つの位置において、ミラーは、入射光を選択された経路に沿って１次受光サイト、例えば光学装置内へ、またそこから観察表面または感光性ドラム上へ送る。全ての他の画素位置においては、入射光は、選択された経路に沿って１次受光サイトへ送られず、それは他の経路に沿って第２サイトまたは光を吸収または消去する「光シンク」へ送られる。
【０００５】
ＤＭＤは、正方形、またはほぼ正方形、のミラーアレイの形式をとりうる。この場合、それぞれが関連するアドレス指定機構によって個々に制御可能である画素の位置は、ビデオ表示を発生するように変えられうる。権利者を共通とする米国特許第５，０７９，５４４号、第５，０６１，０４９号、第４，９５４，７８９号、第４，７２８，１８５号、および第３，６００，７９８号を参照されたい。また、米国特許第４，３５６，７３０号、第４，２２９，７３２号、第３，８９６，３３８号、および第３，８８６，３１０号をも参照されたい。ミラーアレイはまた他の形式、例えば、線形アレイ、すなわち行よりも多くの列を有し、長さが幅よりも遙かに大きいアレイの形式をもとりうる。この後者の場合には、関連するアドレス指定機構によって決定される諸ミラーの位置は、反射光が感光性ドラム上に一時に擬似線状に文字を印刷するように変えられうる。権利者を共通とする米国特許第５，１０１，２３６号および第５，０４１，８５１号を参照されたい。両者の場合においては、他の使用環境において、諸ミラーの適切な配置は、ＤＭＤが光を振幅主モードまたは位相主モードにより変調することを可能ならしめる。
【０００６】
通常のＭＯＳ処理技術を用いて、上部にミラーを有する基板（例えばシリコンまたはＧａＡｓ）内および上にアドレス指定回路を形成することにより、諸ミラーと共にモノリシックに集積アドレス指定回路を製造するのが便利であることがわかっている。アドレス指定回路は、平面化し且つその上にそれらのそれぞれのミラーを配置することにより、該回路への光透過を制限し、またデバイスの大きさを最小化しうる。デバイスの形式および印加されるアドレス指定電圧に依存して、画素は、アナログ式、３安定式、または２安定（２進）式にアドレス指定されうる。
【０００７】
膜形ＤＭＤ  ＳＬＭは、スペーサグリッドまたは他の支持構造上に張られた、メタライズされたポリマ膜を含む。該グリッド内の開口は、変調器セルまたは素子を画定し、それはアドレス電極と、スペーサグリッドによって支持されるポリマ膜の一部とを含む。スペーサグリッドは、該膜の部分と、対応する下にあるアドレス指定電極と、の間にエアギャップ、すなわち隔離を形成する。アドレス電極にバイアス電圧を印加することによって、アドレス回路のアドレス電極が付勢されると、平常において平面的な関連する膜部分は、膜とアドレス電極との間の静電引力により、その常態の伸長されていない平面的位置から、エアギャップ内へ曲面的に変形せしめられ、そこでそれは小形球面鏡として作用する。この変形は、変形された膜内に位置エネルギーを蓄える。アドレス電極が消勢されると、膜に蓄えられた位置エネルギーは、膜をその平常の平面的位置へ復帰せしめる。それぞれの小形球面鏡によって反射された入射光は、鏡映反射光の回りに回転対称な比較的狭い円錐内へ集中せしめられる。従って、画素アレイは、平面的な、すなわち変調されない、諸画素による鏡映反射から生じる光源の像を阻止する位置および大きさを有する、単一の中央暗体を含むシュリーレン絞りに関連せしめられうる。変調された、すなわち球面的に変形された諸画素は、円形の光パッチを該絞りの平面上へ送る。該パッチは、絞りの中央暗体上に中心を有するが、それよりも大きいので、選択された方向に進み、選択されたサイトに到達する。
【０００８】
膜ＤＭＤはまた、シリコンまたは他の基板上の比較的薄いポリマ膜上に支持された、比較的厚い、分離された平面ミラーのアレイを形成することによっても製造されてきた。該基板上および内に形成された、下にあるアドレス指定回路は、それらの関連する画素が平常位置にある時は、該関連画素からエアギャップによって隔離されている。該アドレス指定回路が適切に付勢されると、そのミラーすなわち画素は、静電引力によって基板に向かって変位または偏向せしめられる。諸ミラーは、それらを直接取巻く膜が、該ミラーをピストン様式に上下に偏向させるように伸長する間は平坦なままになっている。その結果生じる変位パターンは、反射光に対する対応する位相変調を発生する。このパターンは、シュリーレン投射技術によってアナログ強度の変動に変換され、または光情報プロセッサに対する入力トランスジューサとして用いられうる。膜形ＤＭＤに関するさらなる情報は、権利者を共通とする米国特許第４，４４１，７９１号から得られる。
【０００９】
梁形ＤＭＤは、それぞれが１つまたはそれ以上の、（コンプライアンスのために）比較的薄い一体的梁またはばねにより支持された、（剛性のために）比較的厚いミラーを含む。それぞれのミラーおよびその梁は、構造的に、その関連するアドレス指定回路、および該アドレス指定回路の一部であるアドレス指定または制御電極から上に、該梁を支持するスペーサまたは支持柱により、隔離されて支持される。
【００１０】
ミラーすなわち金属部材に偏向力が印加されない場合は、梁は、ミラーを平常の、基板に平行なほぼ水平な位置に保持する。アドレスまたは制御電極が、アドレス指定回路により電圧を印加されて付勢された時は、発生した静電界の力線に沿って該電極にアラインされたミラー部分は、該電極に向かって静電的に引きつけられる。片持梁および／または捩じれ梁の撓みは、薄い梁において選択的に起こる。そのような撓みは、偏向ミラーに関連する梁内に位置エネルギーを蓄える。ミラーをその常態位置へ復帰せしめようとする、蓄えられた位置エネルギーは、制御またはアドレス電極がもはやミラーを引きつけなくなった時に、ミラーをその平常位置へ効果的に復帰させる。
【００１１】
本発明は、全ての形式のＳＬＭに対して有用でありうるが、特に梁形ＤＭＤにおいて有用である。これらの形式のＤＭＤの不適正な動作は、通常は、アレイの１つまたはそれ以上のミラーが、適切なアドレス指定回路の動作にかかわらず固定位置に「固着」して、該位置に留まることに関連する。ミラーは、入射光を観察表面上へ反射する位置である「オン」位置、または入射光を観察表面上へ反射しない位置である「オフ」位置に、固着しうる。前述の用語法に従うと、「オン」位置に固着したミラーすなわち画素は、たとえ該画素が「オフ」となるべき時、すなわち観察表面へ光を送るべきでない時でも、光を観察表面へ連続的「輝点」として連続的に反射する。さらに、「オフ」位置に固着したミラーすなわち画素は、たとえ該画素が「オン」となって観察表面へ光を送るべき時でも、光を観察表面へ反射せず、連続的に「暗点」を生じる。これらの望ましくない、不適正な輝点および暗点は、ここでは欠陥と呼ばれる。
【００１２】
ＤＭＤディスプレイにおける欠陥は、最小限のこととして、観察者に支障を与える。それらは、ディスプレイの他部分に起こる視覚的変化にかかわらず持続する、継続的明領域または暗領域を発生する。最悪の場合には、そのような欠陥は、ディスプレイが意味ある視覚情報を与えることを阻止する。ＤＭＤ  ＳＬＭの製造様式のために、固着した画素に対し、それらを動作可能にする目的で、アクセスすることは不可能である。さらに、ＤＭＤ  ＳＬＭディスプレイが最初にサービス状態にされた時、適正に動作可能である画素は、後に固着状態になりうる。その逆も可能であり、すなわち、前に固着していたミラーは、非固着状態になりうる。
【００１３】
【発明が解決しようとする課題】
以上の結果、そのような欠陥の観察者に対する視覚的影響を減少させる方法は、支障を解消して意味ある情報が与えられることを保証するものであり、その方法は、必要性に基づいて選択的に行うことができるものであって、本発明の１つの目的である。
【００１４】
【課題を解決するための手段】
本発明は、画像ディスプレイ内に存在する欠陥の視覚的影響を減少させる方法およびディスプレイ装置を提供する。該ディスプレイは、それぞれの無欠陥画素が、アドレス指定機構による入力データに応答して、光が観察表面上へ送られる「オン」状態と、光が該観察表面上へ送られない「オフ」状態と、の間で選択的に動作可能である画素のアレイを含む。欠陥は、前記アドレス指定機構から与えられた前記入力データに応答しない欠陥画素により、通常はそれが「オン」または「オフ」状態に連続的に留まることによって、生じるものである。それぞれの欠陥画素は、該中心欠陥画素に隣接する第１リングの補償画素によって直接取巻かれている。該補償画素は、前記中心欠陥画素から間隔をおいた第２リングの基準画素によって直接取巻かれている。前記欠陥の前記視覚的影響を減少させるために、該欠陥画素を取巻く第１リング内の少なくとも１つの補償画素の前記アドレス指定回路決定値が、その所望値すなわち意図値から、補正値に変えられる。
【００１５】
１実施例においては、補償画素の値は、全ての補償画素および欠陥画素に対する平均視覚検出値が、該欠陥画素の意図された値に等しくなるように選択される。
【００１６】
もう１つの実施例においては、補償画素の値は、それぞれの補償画素の所望値に対しオフセットを加算することによって調節される。該オフセットは、該オフセット値の和が、欠陥画素の意図された値から、該欠陥画素の視覚検出値を減じたものに等しくなるように選択される。
【００１７】
さらにもう１つの実施例においては、ｓｉｎｃ関数に基づくスケーリング関数が、補償画素の値、または補償画素に適用されるオフセット、を決定するのに用いられる。
【００１８】
本発明の１実施例によるディスプレイ装置においては、少なくとも１つの動作不能画素と、該動作不能画素に隣接する少なくとも１つの補償画素と、を含む画素のアレイから構成される変調器が、該アレイの画素に対応する画像データ値の集合を受け、該画像データ値の集合を表すように前記画素を選択的に作動させる。プロセッサが、画像信号を受け、前記補償画素に対応する前記画像データ値を変えた後、該画像データ値の集合を前記変換器へ出力し、それによって前記欠陥画素を補償する。
【００１９】
【実施例】
ある形式のＤＭＤディスプレイにおいては、観察者に対して実際の運動の効果を与えるために、通常は５０ないし６０フレーム毎秒のレートで、多重ビデオ画像が投射される。それぞれのフレームは、ディスプレイされている画像の完全な「スナップ」または「フレームグラブ」を表す。前述のように、２安定ＤＭＤ変調器のＤＭＤ素子またはミラーは、２位置の一方、すなわちオンまたはオフ、をとりうるのみであり、グレースケール画像を投射するためには、フレーム内のそれぞれの変調器素子のデューティサイクルが変調される。通常これは、図１に示されているように、それぞれのフレーム周期１００を、多重サブフレームまたは「ビットプレーン」期間１０２、１０４、１０６、１０８に分割することによって行われる。一般に、フレーム内のそれぞれのビットプレーン中にディスプレイされるデータは独自のものである。観察者の目および脳は、多重フレームが積分されて完全運動ビデオ（ｆｕｌｌ−ｍｏｔｉｏｎ  ｖｉｄｅｏ）の効果を実現するのとほとんど同様に、多重ビットプレーンを積分してフレームを作る傾向がある。
【００２０】
画素の所望強度を表す２進コード化ワード、すなわち強度ワード、からビットプレーンを発生させる最も簡単な方法は、強度ワードのそれぞれのビットを用いて１ビットプレーンを作ることである。その場合、それぞれのビットは、１つのサブフレームまたはビットプレーンに対するミラーの位置を制御する。一般に、強度ワードのそれぞれのビットがミラー位置を制御する時間は、ビットの有効係数のそれぞれの増加毎に２倍になる。例えば、最上位のビットはサブフレーム１０２中においてディスプレイされ、次の最上位のビットはサブフレーム１０４中においてディスプレイされ、サブフレーム１０４の期間は、サブフレーム１０２の期間の半分の長さを有する。全てのサブフレームがディスプレイされ終わるまで、それぞれの相次ぐサブフレームは、前のサブフレームの半分の期間の間ディスプレイされる。これは、積分されたディスプレイ強度を、強度ワードの直線的表示とする。図１には、８ビットディスプレイ装置に対する、あるサンプルの時間線が示されている。この議論を通じて、強度データ値は８ビット値として表されるが、ここで教示される方法は、他のワード長に対しても同様に適用可能であることを理解すべきである。図１は、最上位１０２から最下位１０８への順序でディスプレイされるサブフレームを示しているが、実際の装置は、通常は降順にデータビットをディスプレイせず、またそれぞれのサブフレーム期間も必ずしも近接していない。例えば、あるディスプレイ装置においては、多重ビットプレーンの諸部分が同時にディスプレイされるので、任意の与えられた時刻において、アレイの異なる諸部分がさまざまな有効係数のデータビットをディスプレイしつつある。ビットプレーンの分割に関するさらなる情報は、権利者を共通とする米国特許第５，２７８，６５２号に含まれている。
【００２１】
特に、選択されたミラーすなわち画素が、フレーム周期中に次の諸位置：オン、オン、オフ、オフ、オフ、オン、オフ、オン、を有するものと仮定する。この位置のシーケンスは、８ビット２進数１１０００１０１によって表され、その等価の１０進数は１９７である。数１９７は、このフレーム中に人の目／脳によって評価される、画素のグレースケール値として考えられうる。もし、この同じ画素がオンに固着すれば、それによって発生する欠陥は、２５５の連続的なグレースケールフレーム値を有し、もしそれがオフに固着すれば、欠陥の値は０になる。
【００２２】
ＤＭＤディスプレイの研究および解析において、ある重要な観察が行われた。まず、不適正に動作するミラー付近のミラーの、オンまたはオフの条件が、欠陥の視覚的影響を減少させるように適切に調節される時は、欠陥の影響が改善されうる。
【００２３】
図２に示されている画素アレイ２００内の固着した画素、すなわち欠陥画素２０２、の影響を改善する最も容易な方法の１つは、欠陥画素２０２からの反射光の増加または減少を補償するために、欠陥画素２０２を取巻く画素２０４を用いることである。例えば、図２に示されているそれぞれの画素における所望強度が、図３のマトリックス内に示されている対応する強度値に等しいと仮定する。図３に示されている場合には、ことごとくの画素の意図された強度値は１８０である。もし欠陥画素２０２の意図された強度が、図３の要素Ｃ３によって示されているように１８０であるが、画素２０２がオン（強度＝２５５）に固着したものとすれば、ディスプレイのそれぞれのフレーム内に、７５ビット期間の過剰な光が存在することになる。この過剰な光を減少させるために、欠陥画素２０２を取巻く８画素２０４のそれぞれは、図４に示されている実際の強度値のマトリックスにおけるように、９ビット期間だけ減少せしめられる。その結果、欠陥画素２０２および８つの周囲画素２０４からは、最初の７５ビット期間に対し、わずか３最下位ビット期間しか大きすぎない合計光を生じる。欠陥画素２０２を取巻く８画素２０４は、欠陥画素２０２を補償するために用いられたので、８画素２０４は、補償画素２０４と呼ばれる。図５は、もし画素Ｃ３がオフに固着した場合にディスプレイされる強度値を示す。
【００２４】
欠陥画素の影響を改善するために最良の動作を行う補償画素に課せられる値を確かめる試みにおいては、平均を行うことと、一種の平均を行う電気的低域フィルタの動作と、の間の類似が用いられた。低域フィルタによって行われる平均のタイプから得られるさまざまな平均技術が、画素フレーム値に対して適用された。効果的な低域フィルタは、次式で与えられ、図６に示されている、いわゆるｓｉｎｃ関数特性、すなわち、単位インパルスを低域フィルタリングすることによって発生せしめられる関数と一致する特性応答、を有するものである。
【００２５】
【数１】
Ｙ＝（ｓｉｎＸ）／（Ｘ）
ただし、Ｙは応答の大きさであり、Ｘは欠陥画素２０２からの距離を表す。
【００２６】
ｓｉｎｃ関数の波形６００は、１の値を有する中央曲線部分６０２と、その両側の、一般に対称な、正になり、また負になる減衰部分６０４と、を有することを特徴とする。減衰側方部分６０４は、補償画素がとるべき適切な値に関係すると思われた。実際、減衰側方部分の近似は「補償」値に関係し、その「補償」値は、もし補償画素２０４に割当てられれば、欠陥画素２０２の実際の強度値と、所望強度値との間、あるいは別の場合には、欠陥画素２０２の実際の強度値と、１つまたはそれ以上の近くの基準画素２０６の強度値との間、の差をオフセットし、それによって、絶えずオンまたは絶えずオフになっている欠陥画素２０２を改善することができる。この技術の適用およびその改良は、本発明のもう１つの目的である。
【００２７】
ｓｉｎｃ関数を画素マトリックスに関連させるために、直交方向に隣接する画素間の距離は３Π／２ラジアンに等しくセットされる。図６に示されているように、直交方向に隣接する補償画素に対してはＸ＝３Π／２ラジアンであり、関数の値は−０．２１２２となる。対角線方向に隣接する画素に対しては、Ｘ＝２1/2 ３Π／２ラジアンであり、関数の値は０．０５５８となる。
【００２８】
ｓｉｎｃ関数形の補正の実施には、多くの方法がある。最も簡単な方法は、補償画素２０４または基準画素２０６のいずれの所望強度の知識をも必要としない。この第１方法によれば、単位インパルス応答（Ｙ＝１）が、欠陥画素の実際の強度と、基準画素の所望強度との間の差に比例するものと仮定される。その場合、補償画素の強度は次式によって決定される。
【００２９】
【数２】
Ｘ＝Ａ（Ｂ−Ｃ）＋Ｃ
ただし、Ｘは補償画素２０４に割当てられる強度値であり、Ａは該補償画素のために評価されたｓｉｎｃ関数の値であり、Ｂは欠陥画素２０２の実際の強度値であり、Ｃは欠陥画素２０２の所望強度値である。
【００３０】
直交方向に隣接する補償画素に対してはＡ＝−．２１２２であり、対角線方向に隣接する補償画素に対してはＡ＝−．０５５８である。図７は、画素Ｃ３がオンに固着している時に、図３に示されている所望強度を有する画素アレイがディスプレイされた場合の、実際の強度値のマトリックスである。図８は、画素Ｃ３がオフに固着している時の、図７のマトリックスである。図７において、８補償画素２０４と、欠陥画素２０２とによってディスプレイされる平均強度は、１８０の所望強度と比較して、１８３である。図８においては、平均強度は、１８０の所望強度と比較して、１７９．６である。
【００３１】
図７および図８からわかるように、対角線方向に隣接する補償画素に割当てられる強度値は、該補償画素の意図された強度値に極めて近い。従って、対角線方向に隣接する補償画素は、欠陥画素２０２の補償に対して極めてわずかしか寄与しない。４つの直交方向に隣接する補償画素の強度値のみを調節することにより、必要な処理電力を減少させ、しかもほぼ同じ補償効果を実現することは可能である。図９および図１０は、オンに固着（図９）またはオフに固着（図１０）した欠陥画素２０２を補償するために、４つの直交方向に隣接する補償画素のみが用いられる時に、図３のマトリックスに対して実際にディスプレイされる強度値を示す。
【００３２】
本発明による欠陥画素の補償の別の方法は、８補償画素２０４のそれぞれに対して同じ強度値を用いる。この方法によれば、対角線方向に隣接する補償画素は、直交方向に隣接する補償画素と同じ値を割当てられる。この方法は、８補償画素２０４を与え、１補償値のみの計算を必要とする。図１１および図１２は、画素Ｃ３がオンに固着（図１１）またはオフに固着（図１２）した時に、この方法によって実際にディスプレイされる強度値を示す。
【００３３】
本方法はこれまで、欠陥画素２０２の意図された、すなわち所望の、強度値と、欠陥画素２０２の実際にディスプレイされる強度値と、のみを用いることにより、補償画素の値を決定してきたが、第２の方法は、欠陥画素２０２の実際にディスプレイされる強度および所望強度を用いて、補償画素２０４に適用されるオフセット値を決定することを含む。隣接し、かつ直交方向にある補償画素２０４に関して上述されたいずれのオプションも以下の方法において用いられうるが、図示される例は、全ての８補償画素２０４が直交方向補償画素として扱われることを仮定する。第１の方法と第２の方法との相違は、第１の方法においては補償画素２０４に割当てられる値が、欠陥画素２０２の所望値および実際値のみによって決定されたが、本発明の第２の方法は、欠陥画素２０２の所望値および実際値に基づいてオフセットを決定し、このオフセットを次式に従って補償画素の所望値に加算することである。
【００３４】
【数３】
Ｘn ＝Ａ（Ｂ−Ｃ）＋Ｄn 
ただし、Ｘn は補償画素２０４に割当てられる強度値であり、Ａは該補償画素のために評価されたｓｉｎｃ関数の値（この例では−．２１２２）であり、Ｂは欠陥画素２０２の実際の強度値であり、Ｃは欠陥画素２０２の所望強度値であり、Ｄn は該補償画素の所望値である。
【００３５】
この第２の方法は、原強度値の集合に含まれる画像情報を失わない利点を有する。原補償強度値に含まれる情報の損失は、図３におけるように全画素に対する所望値が等しい時には、ディスプレイされる画像を変化させることはないが、特にもし強度の輪郭に、ビデオディスプレイ装置の相次ぐ画像の間の画像移動が伴った場合は、前記損失は、図１３に示されているような強度「エッジ」または強度「輪郭」を含んでいた画像を劣化させる。図１４および図１５は、オンに固着（図１４）またはオフに固着（図１５）した欠陥画素２０２を補償するために、８補償画素が上記の式によってオフセットされた時、図１３のマトリックスに対して実際にディスプレイされる強度値を示す。図１４および図１５に示されているように、補償画素２０４は、欠陥画素２０２を補償するためにオフセットされつつ、原強度輪郭を維持する。図１４においては、それぞれの補償画素２０４の強度値は、２７減少せしめられ、一方図１５においては、それぞれの補償画素２０４の強度値は、２７増加せしめられている。
【００３６】
本発明の第３の方法は、周囲の基準画素２０６、すなわちＡ１からＡ５まで、Ｂ１、Ｂ５、Ｃ１、Ｃ５、Ｄ１、Ｄ５、およびＥ１からＥ５まで、を用いて補償画素の値、または補償画素２０４に対するオフセットを計算する。補償画素に対して値を割当てるためには、次式が用いられる。
【００３７】
【数４】
Ｘ＝Ａ（Ｂ−Ｃ）＋Ｄ
ただし、Ｘは補償画素２０４に割当てられる強度値であり、Ａは該補償画素のために評価されたｓｉｎｃ関数の値（この例では−．２１２２）であり、Ｂは欠陥画素２０２の実際の強度値であり、Ｃは１６基準画素２０６の平均値であり、Ｄは欠陥画素２０２の所望強度値である。補償画素をオフセットすることによって欠陥画素２０２を補償するためには、次式が用いられる。
【００３８】
【数５】
Ｘn ＝Ａ（Ｂ−Ｃ）＋Ｄn 
ただし、Ｘn は補償画素２０４に割当てられる強度値であり、Ａは該補償画素のために評価されたｓｉｎｃ関数の値（この例では−．２１２２）であり、Ｂは欠陥画素２０２の実際の強度値であり、Ｃは基準画素２０６の平均値であり、Ｄn は該補償画素の所望値である。
【００３９】
この第３の方法に代わる方法は、上記の式における「Ｃ」の代わりに、１６基準画素２０６と、欠陥画素２０２の所望値との平均値を用いて、補償画素の値を決定する。図１６および図１７は、８補償画素２０４が上記の式によってオフセットされ、それによって、オンに固着（図１６）またはオフに固着（図１７）した欠陥画素２０２が補償された時に、図１３のマトリックスに対して実際にディスプレイされる強度値を示す。図１６においては、それぞれの補償画素２０４の強度値は、２０減少せしめられ、一方図１７においては、それぞれの補償画素２０４の強度値は、３４増加せしめられている。
【００４０】
上述の実施例は、原補償画素２０４からの情報を保存することを助けるが、ディスプレイされる画像内に顕著な強度の輪郭またはエッジが存在する時は、それはなお補償画素２０４内に含まれる情報を失う傾向を有する。図１３は、列３および４の間の鮮明な強度変化をディスプレイする直交画素アレイ２００に対する所望強度値を示す。画素Ｃ３がオンに固着した時は、前のアルゴリズムは全ての補償画素２０４を２０だけ減少させることを要求する。列３および４の間の明瞭なエッジのために、全ての基準画素２０６を平均すると、補償画素２０４のＢ２、Ｂ３、Ｃ２、Ｄ２、およびＤ３の減少を小さくしすぎ、補償画素２０４のＢ４、Ｃ４、およびＤ４の減少を大きくしすぎる。
【００４１】
原強度値データの集合内に存在しうるエッジおよび輪郭を保存しつつ欠陥画素２０２を補償する、本発明の第４の方法は、個々の補償画素２０４に対する値またはオフセットを計算する時の、基準画素２０６の一部のみの使用を含む。図１８に示されているように、第１の方法は、それぞれの補償画素１８０４に関し欠陥画素１８０２の反対側にある基準画素１８０６のみを用いる。例えば、基準画素１８０６のＡ３の値のみを用いて、補償画素１８０４のＢ３の値を決定する。図１８内のそれぞれの矢印１８０８は、基準画素１８０６から補償画素１８０４へ向かい、補償画素１８０４は基準画素１８０６によって修正される。図１３に示されている強度データの集合に、この第１の方法を適用すると、画素Ｃ３がオンに固着した時は図１９に示され、また、画素Ｃ３がオフに固着した時は図２０に示されている、補償画素１８０４に対して示された値が得られる。
【００４２】
上述の例は、補償画素１８０４の強度値を得るために単一の基準画素のみを用いているが、任意の数の画素が用いられうる。１つの例が図２１に示されているが、これもやはり基準画素２１０６から、それが修正する補償画素２１０４へ向かう矢印２１０８を用いている。図２１に示されているように、それぞれの補償画素の強度値は、３基準画素２１０６の値に依存する。ここに教示される方法から逸脱することなく、基準画素２１０６を取巻く領域内の画素を基準画素として用いる方法を含めて、補償画素２１０４の強度値を補償するのには、多くの他の基準画素２１０６のグループが用いられうる。
【００４３】
以上の例は、孤立した欠陥画素２０２の影響の補償を示すものであったが、同じ補償技術は、互いに近くにある、または隣り合ってさえいる、多重欠陥画素に対しても用いられうる。例えば、画像が、６×８アレイの画素から構成され、そのそれぞれが１８０の所望強度値を有するものと仮定する。図２２は、画素Ｃ３がオンに固着し、画素Ｄ５およびＣ６がオフに固着したと仮定した時、ディスプレイされる実際の強度値を示す。本発明によれば、−１６のオフセットが画素Ｃ３を補償するのに用いられ、＋３８のオフセットが画素Ｄ５およびＣ６を補償するのに用いられる。画素Ｃ４およびＤ４は、画素Ｃ３およびＤ５の双方を補償するのに用いられる。従って、画素Ｃ４およびＤ４は、１８０の所望強度値に加算される＋２２の正味オフセットを有する。画素Ｃ５およびＤ６は、画素Ｄ５およびＣ６の双方を補償するのに用いられ、従って１８０の所望強度値に加算される＋７６の正味オフセットを有する。ここでの例は、８ビットの強度データワードを仮定しており、それは２５５の最大強度値を有するので、画素Ｃ５およびＤ６によりディスプレイされる実際の強度値は、計算値の２５６ではなく２５５になる。
【００４４】
ここで教示された補償技術は、直交画素アレイ内の欠陥画素の補償のためのものと限定されるわけではなく、この技術は、任意の形式の画素アレイに対し、容易に修正され且つ適用されうる。例えば、図２３の画素アレイ２３００は、１／２画素だけスタガまたはシフトされた画素の行を有する。この形式のアレイは通常、れんが状、スタガ、および基本アレイ、を含むいくつかの名称によって呼ばれる。図２３においては、画素２３０２が欠陥画素であるものと仮定される。本発明によれば、欠陥画素２３０２を取巻く画素が補償画素２３０４であり、補償画素２３０４を取巻く画素が基準画素２３０６である。
【００４５】
ここで教示される方法を有利としうる第２形式の画素アレイは、非方形画素から構成されるアレイ、例えば、図２４に示されている６角形画素アレイ２４００である。図２４においては、画素２４０２が欠陥画素であるものと仮定される。やはり、欠陥画素２４０２を取巻く画素が補償画素２４０４であり、補償画素２４０４を取巻く画素が基準画素２４０６である。
【００４６】
ここで教示された、補償画素２０４を補償するオフセットを決定するための、基準画素２０６の部分集合の利用方法は、図２５から図２８までに示されているような非直交画素グリッドに対し容易に適用されうる。図２５から図２８までのそれぞれにおいて、矢印は、補償画素のそれぞれに関連する基準画素を示す。図２５は、スタガ画素アレイ２５００を示し、そこでは、それぞれの補償画素２５０４に適用されるオフセットを決定するために、１基準画素２５０６が用いられる。図２６は、スタガ画素アレイ２６００を示し、そこでは、それぞれの補償画素２６０４に適用されるオフセットを決定するために、３基準画素２６０６が用いられる。図２７は、６角形画素アレイ２７００を示し、そこでは、それぞれの補償画素２７０４に適用されるオフセットを決定するために、１基準画素２７０６が用いられる。図２８は、６角形画素アレイ２８００を示し、そこでは、それぞれの補償画素２８０４に適用されるオフセットを決定するために、３基準画素２８０６が用いられる。上述のように、本発明から逸脱することなく、基準および補償画素の多くの他の配置が可能である。
【００４７】
本発明の説明のために用いられた例は、これまではオンに固着、またはオフに固着した欠陥画素に関するものであったが、本発明はまた、出力が完全なオンと完全なオフとの間にありうる欠陥または動作不能画素を、補償するためにも用いられる。例えば、発光ダイオード（ＬＥＤ）または液晶デバイス（ＬＣＤ）ディスプレイは、恐らくは下部のアドレス指定回路内の漏れ電流により、完全に照明化または暗化されえないいくつかの画素を含みうる。その場合には、隣接画素が、その動作不能または欠陥画素を補償するために上述のように用いられうる。
【００４８】
図２９は、本発明によるディスプレイ装置の１例２９００の概略図である。アナログビデオデータが、アナログディジタル変換器２９０２によってサンプリングされ、プロセッサ２９０４へ送られる。プロセッサ２９０４は、データ調整、ガンマ補正、デインタレーシング、およびデータフォーマッティング、のような多くの機能を行い、それらの全ては従来技術において公知である。プロセッサ２９０４によって行われる目下の機能のほかに、プロセッサ２９０４はまた、本発明により補償画素に対してオフセットを計算し、かつ適用する。補償されたディジタルビデオデータは、次にＲＡＭ２９０６ａ、２９０６ｂ内に記憶され、その後ＳＬＭ２９０８へ供給される。
【００４９】
欠陥画素２０２を補償するために、プロセッサ２９０４は、ここで示唆された任意のアルゴリズムを用いうる。いずれのアルゴリズムが選択されるかは、主として、得られる処理スループットの量と、ディスプレイされる画像のタイプとに依存する。例えば、前記プロセッサは、欠陥画素の近くに画像の移動がある時は、補償画素に対する共通値を決定するために、全ての基準画素２０６を用いるアルゴリズムを選択しうる。このアルゴリズムは、実行するのに多くの処理電力を必要とせず、他のプロセスが必要とする処理電力はシーン移動がある時には増加しうるので、これは利点である。さらに、シーン内に移動がある時には、人の目は著しく解像度を低下するので、観察者が、補償アルゴリズムが簡単であることによって発生せしめられるなんらかの欠陥を検出する可能性は少なくなる。
【００５０】
前記プロセッサは、欠陥画素マップ２９１０の内容を読取ることにより、いずれの画素が欠陥画素であるかを決定する。欠陥画素２０２の位置は、ディスプレイが組立てられる時、欠陥画素画素マップ２９１０内に記憶されうる。しかし、ＤＭＤに関しては上述したように、ＤＭＤの動作中に、画素が非固着状態になる、または固着状態になる傾向が存在する。断続的に欠陥性となる画素の補償は、欠陥画素画素マップ２９１０が、現在欠陥画素である全ての画素の位置を含むように、周期的に更新されることを要求する。図３０には、画素の動作状態を監視しうる装置が示されている。図３０において、ＳＬＭ２９０８からの光３００２は、大部分の光３００６をディスプレイスクリーン３００８へ通過させるビームスプリッタ３００４を通過する。小部分の光３０１０は、ビームスプリッタ３００４により、検出器３０１２へ向けて送られる。第１検出実施例においては、検出器３０１２は、検出器画素とＳＬＭ画素との間の１対１の対応を有する検出器アレイである。画像がディスプレイされている間に、検出器アレイ３０１２の出力を監視することによって、プロセッサ２９０４は、いずれの画素が欠陥画素であるかを決定する。この実施例は、高価な検出器アレイ３０１２を使用するが、単一画像フレーム内の欠陥画素の検出を可能ならしめる。検出器アレイ３０１２を使用する装置３０００に代わる装置は、単一検出器素子３０１２を用いて、画像全体からの光を測定する。この第２実施例においては、プロセッサ２９０４は、いずれの画素が固着しているかを推定するのに、データのために多くのフレームを監視しなくてはならない。この第２実施例は、欠陥画素を検出するために多くの処理電力を使用する欠点を有する。第３実施例は、単一検出器素子３０１２を用い、ビデオテストフレームの専用シーケンスをディスプレイすることによって欠陥画素の位置を決定する。これらのテストフレームは、観察者によって見つけられないように、十分に遅いレートで実際の画像フレーム間に散在せしめられうる。テレビジョン装置においては、テストフレームは、チャネル変更中に挿入されうる。あるいは、テストフレームは、装置がターンオンされた時、実際の画像データをディスプレイする前に実行される自己テストルーチンにおいてディスプレイされうる。
【００５１】
光の一部３０１０を検出器へ送るためのビームスプリッタ３００４の使用は、スクリーン３００８の方へ送られる光３００６の量を減少させる欠点を有する。スクリーン３００８の方へ送られる光３００６の減少を避けるために、ビームスプリッタ３００４を用いないで、スクリーン３００８からの反射光を検出するように検出器３０１２を配置することができる。
【００５２】
これまで空間的光変調器ディスプレイ内に存在する欠陥の視覚的影響を減少させる方法の特定の実施例を説明してきたが、そのような特定の参考事項は、特許請求の範囲の記載内容以外に、本発明の範囲を制限するものと考えられるべきではない。さらに、本発明を、ある特定の実施例に関連して説明してきたが、本技術分野に習熟した者にとっては、さらなる改変および置換の可能性が示唆されていることが理解されるはずであり、全てのそのような改変および置換は、特許請求の範囲内に含まれるように意図されている。
【００５３】
以上の説明に関して更に以下の項を開示する。
（１）画像ディスプレイ内に存在する欠陥の視覚的影響を減少させる方法であって、該ディスプレイが画素のアレイを含み、それぞれの無欠陥画素がアドレス指定機構から供給される入力データに応答して、光が観察表面上へ送られる「オン」状態と、光が該観察表面上へ送られない「オフ」状態と、の間で選択的に動作可能であり、欠陥が、前記入力データまたは前記アドレス指定機構の動作にかかわらず前記「オン」または「オフ」状態に連続的に留まる欠陥画素によるものであり、それぞれの欠陥画素が、事実上、中心欠陥画素に隣接する第１リングの補償画素によって直接取巻かれた該中心欠陥画素であり、該第１リングの補償画素が前記中心欠陥画素から間隔をおいた第２リングの基準画素によって直接取巻かれており、前記方法が、
（ａ）欠陥を発生する欠陥画素を識別するステップと、
（ｂ）該欠陥画素を取巻く第１リング内の少なくとも１つの補償画素のアドレス指定回路決定値を、
ＣNEW ＝ＣSINC（ＤACT −ＤINT ）＋ＤINT 
によって与えられる補正値であって、ＣNEW が前記補償画素に割当てられる強度値であり、ＣSINCが該補償画素に対して評価されたｓｉｎｃ関数の値であり、ＤACT が前記欠陥画素の実際の強度値であり、ＤINT が該欠陥画素の意図された強度値である、前記補正値に変えるステップと、
を含む、画像ディスプレイ内に存在する欠陥の視覚的影響を減少させる方法。
【００５４】
（２）画像ディスプレイ内に存在する欠陥の視覚的影響を減少させる方法であって、該ディスプレイが画素のアレイを含み、それぞれの無欠陥画素がアドレス指定機構から供給される入力データに応答して、光が観察表面上へ送られる「オン」状態と、光が該観察表面上へ送られない「オフ」状態と、の間で選択的に動作可能であり、欠陥が、前記入力データまたは前記アドレス指定機構の動作にかかわらず前記「オン」または「オフ」状態に連続的に留まる欠陥画素によるものであり、それぞれの欠陥画素が、事実上、中心欠陥画素に隣接する第１リングの補償画素によって直接取巻かれた該中心欠陥画素であり、該第１リングの補償画素が前記中心欠陥画素から間隔をおいた第２リングの基準画素によって直接取巻かれており、前記方法が、
（ａ）欠陥を発生する欠陥画素を識別するステップと、
（ｂ）該欠陥画素を取巻く第１リング内の少なくとも１つの補償画素のアドレス指定回路決定値を補正値に変えるステップであって、それによって前記欠陥の前記視覚的影響を減少させ、該補正値が、
ＣNEW ＝ＣSINC（ＤACT −ＲAVG ）＋ＤINT 
によって与えられ、ただしＣNEW が前記補償画素に割当てられる強度値であり、ＣSINCが該補償画素に対して評価されたｓｉｎｃ関数の値であり、ＤACT が前記欠陥画素の実際の強度値であり、ＲAVG が少なくとも１つの基準画素の平均値であり、ＤINT が前記欠陥画素の所望強度値である、前記補正値に変えるステップと、
を含む、画像ディスプレイ内に存在する欠陥の視覚的影響を減少させる方法。
【００５５】
（３）前記ステップ（ａ）が、前記欠陥画素により前記観察スクリーン上へ送られる実際の光と、該欠陥画素の前記アドレス指定回路決定値と、を比較することによって行われる、
第１項または第２項記載の方法。
（４）前記欠陥画素の位置をメモリ内に記憶するステップをさらに含む、第１項または第２項記載の方法。
【００５６】
（５）少なくとも１つの欠陥画素と、該欠陥画素に隣接する少なくとも１つの補償画素と、該少なくとも１つの補償画素に隣接し且つ前記欠陥画素から間隔をおいた少なくとも１つの基準画素と、を含む画素のアレイから構成される変調器であって、該アレイの画素に対応する画像データ値の集合を受け、該画像データ値の集合を表すように前記画素を選択的に作動させる前記変調器と、
画像信号を受け、前記変調器への前記画像データ値の集合を計算するプロセッサであって、
ＣNEW ＝ＣSINC（ＤACT −ＲAVG ）＋ＤINT 
ただし、ＣNEW は前記補償画素に割当てられる前記画像データ値であり、ＣSI NCは該補償画素に対して評価されたｓｉｎｃ関数の値であり、ＤACT は前記欠陥画素の実際の強度値であり、ＲAVG は少なくとも１つの前記基準画素の平均値であり、ＤINT は前記欠陥画素の所望強度値である、
に従って前記補償画素に対応する前記画像データ値を変更する前記プロセッサと、
を含む、ディスプレイ装置。
【００５７】
（６）前記欠陥画素の前記所望強度値であるＤINT が、前記補償画素の原値であるＣORG によって置換される、
第２項記載の方法または第５項記載の装置。
【００５８】
（７）ＲAVG が、少なくとも１つの基準画素と、前記欠陥画素の前記所望値と、の平均値である、
第２項記載の方法または第５項記載の装置。
【００５９】
（８）少なくとも１つの欠陥画素と、該欠陥画素に隣接する少なくとも１つの補償画素と、該少なくとも１つの補償画素に隣接し且つ前記欠陥画素から間隔をおいた少なくとも１つの基準画素と、を含む画素のアレイから構成される変調器であって、該アレイの画素に対応する画像データ値の集合を受け、該画像データ値の集合を表すように前記画素を選択的に作動させる前記変調器と、
画像信号を受け、前記変調器への前記画像データ値の集合を計算するプロセッサであって、
ＣNEW ＝ＣSINC（ＤACT −ＤINT ）＋ＤINT 
ただし、ＣNEW は前記補償画素に割当てられる前記画像データ値であり、ＣSI NCは該補償画素に対して評価されたｓｉｎｃ関数の値であり、ＤACT は前記欠陥画素の実際の強度値であり、ＤINT は前記欠陥画素の所望強度値である、
に従って前記補償画素に対応する前記画像データ値を変更する前記プロセッサと、
を含む、ディスプレイ装置。
【００６０】
（９）前記欠陥画素の位置を含むメモリをさらに含み、該メモリが該欠陥画素の該位置を前記プロセッサへ通信する、第５項または第８項記載のディスプレイ装置。
【００６１】
（１０）前記欠陥画素の位置を検出する手段をさらに含み、該検出手段が該欠陥画素の該位置を前記プロセッサへ通信する、第５項または第８項記載のディスプレイ装置。
【００６２】
（１１）前記欠陥画素の前記位置を検出する前記手段がカメラである、第１０項記載のディスプレイ装置。
（１２）全ての補償画素が同じ値を割当てられる、第１項または第２項記載の方法、または第５項または第８項記載の装置。
【００６３】
（１３）本発明は、画像ディスプレイ内に存在する欠陥の視覚的影響を減少させる方法およびディスプレイ装置を提供する。該ディスプレイは、それぞれの無欠陥画素が、アドレス指定機構による入力データに応答して、光が観察表面上へ送られる「オン」状態と、光が該観察表面上へ送られない「オフ」状態と、の間で選択的に動作可能である画素のアレイ２００を含む。欠陥は、前記アドレス指定機構から与えられた前記入力データに応答しない欠陥画素２０２により、通常はそれが「オン」または「オフ」状態に連続的に留まることによって、生じるものである。それぞれの欠陥画素２０２は、該中心欠陥画素２０２に隣接する第１リングの補償画素２０４によって直接取巻かれている。該補償画素２０４は、前記中心欠陥画素２０２から間隔をおいた第２リングの基準画素２０６によって直接取巻かれている。前記欠陥の前記視覚的影響を減少させるために、該欠陥画素を取巻く第１リング内の少なくとも１つの補償画素２０４の前記アドレス指定回路決定値が補正値に変えられる。
【図面の簡単な説明】
【図１】８つの別個のサブフレーム期間を含む１フレーム周期を示す、従来技術による時間線を示す図。
【図２】欠陥、補償、および基準画素の位置を示す、直交またはマンハッタンフォーマットを有する画素アレイを示す図。
【図３】図２の画素アレイ上にディスプレイされるべき強度値のマトリックスを示す図。
【図４】欠陥画素の影響を最小化するために、本発明の１実施例により修正された図３の強度値のマトリックスを示す図。
【図５】欠陥画素の影響を最小化するために、本発明の１実施例により修正された図３の強度値のマトリックスを示す図。
【図６】ｓｉｎｃ関数のプロットを示す図。
【図７】欠陥画素の影響を最小化するために、本発明の１実施例により修正された図３の強度値のマトリックスを示す図。
【図８】欠陥画素の影響を最小化するために、本発明の１実施例により修正された図３の強度値のマトリックスを示す図。
【図９】欠陥画素の影響を最小化するために、本発明の１実施例により修正された図３の強度値のマトリックスを示す図。
【図１０】欠陥画素の影響を最小化するために、本発明の１実施例により修正された図３の強度値のマトリックスを示す図。
【図１１】欠陥画素の影響を最小化するために、本発明の１実施例により修正された図３の強度値のマトリックスを示す図。
【図１２】欠陥画素の影響を最小化するために、本発明の１実施例により修正された図３の強度値のマトリックスを示す図。
【図１３】図２の画素アレイ上にディスプレイされるべき強度勾配を有する強度値のマトリックスを示す図。
【図１４】欠陥画素の影響を最小化するために、本発明の１実施例により修正された図１３の強度値のマトリックスを示す図。
【図１５】欠陥画素の影響を最小化するために、本発明の１実施例により修正された図１３の強度値のマトリックスを示す図。
【図１６】欠陥画素の影響を最小化するために、本発明の１実施例により修正された図１３の強度値のマトリックスを示す図。
【図１７】欠陥画素の影響を最小化するために、本発明の１実施例により修正された図１３の強度値のマトリックスを示す図。
【図１８】本発明の１実施例による、基準画素と補償画素との間の１つの可能な対応を示す直交画素アレイを示す図。
【図１９】欠陥画素の影響を最小化するために、本発明の１実施例により修正された図１３の強度値のマトリックスを示す図。
【図２０】欠陥画素の影響を最小化するために、本発明の１実施例により修正された図１３の強度値のマトリックスを示す図。
【図２１】本発明の１実施例による、基準画素と補償画素との間のもう１つの可能な対応を示す直交画素アレイを示す図。
【図２２】３欠陥画素の影響を最小化するために、本発明の１実施例により修正された強度値のマトリックスを示す図。
【図２３】欠陥、補償、および基準画素の位置を示す、スタガ、基本、またはれんが状フォーマットを有する画素アレイを示す図。
【図２４】欠陥、補償、および基準画素の位置を示す、６角形フォーマットを有する画素アレイを示す図。
【図２５】本発明の１実施例による、基準画素と補償画素との間の１つの可能な対応を示すスタガ画素アレイを示す図。
【図２６】本発明の１実施例による、基準画素と補償画素との間のもう１つの可能な対応を示すスタガ画素アレイを示す図。
【図２７】本発明の１実施例による、基準画素と補償画素との間の１つの可能な対応を示す６角形画素アレイを示す図。
【図２８】本発明の１実施例による、基準画素と補償画素との間のもう１つの可能な対応を示す６角形画素アレイを示す図。
【図２９】本発明の１実施例による、ディスプレイ装置のブロック図を示す図。
【図３０】光投射経路と、帰還経路内の光検出器とを含む、本発明の１実施例によるディスプレイ装置のブロック図を示す図。
【符号の説明】
２００  直交画素アレイ
２０２  欠陥画素
２０４  補償画素
２０６  基準画素
２３００  スタガ画素アレイ
２３０２  欠陥画素
２３０４  補償画素
２３０６  基準画素
２４００  ６角形画素アレイ
２４０２  欠陥画素
２４０４  補償画素
２４０６  基準画素
２９００  ディスプレイ装置
２９０４  プロセッサ
２９０８  空間的光変調器
３０００  ディスプレイ装置
３００８  ディスプレイスクリーン
【図１】
0003810107.tif 000002
【図２】
0003810107.tif 000003
【図３】
0003810107.tif 000004
【図４】
0003810107.tif 000005
【図５】
0003810107.tif 000006
【図６】
0003810107.tif 000007
【図７】
0003810107.tif 000008
【図８】
0003810107.tif 000009
【図９】
0003810107.tif 000010
【図１０】
0003810107.tif 000011
【図１１】
0003810107.tif 000012
【図１２】
0003810107.tif 000013
【図１３】
0003810107.tif 000014
【図１４】
0003810107.tif 000015
【図１５】
0003810107.tif 000016
【図１６】
0003810107.tif 000017
【図１７】
0003810107.tif 000018
【図１８】
0003810107.tif 000019
【図１９】
0003810107.tif 000020
【図２０】
0003810107.tif 000021
【図２１】
0003810107.tif 000022
【図２２】
0003810107.tif 000023
【図２３】
0003810107.tif 000024
【図２４】
0003810107.tif 000025
【図２５】
0003810107.tif 000026
【図２６】
0003810107.tif 000027
【図２７】
0003810107.tif 000028
【図２８】
0003810107.tif 000029
【図２９】
0003810107.tif 000030
【図３０】
0003810107.tif 000031