(57)【特許請求の範囲】
【請求項１】
基準周波数を有する基準信号を発生する基準信号ソース（１４）と、
前記基準信号ソースに接続され、それにより前記基準信号を受け取り、前記基準信号のそれぞれ整数倍であるそれぞれのくし形スペクトル周波数により特徴付けられる複数のくし形スペクトル信号を発生するくし形周波数発生器（１２）と、
前記くし形周波数発生器からの前記複数のくし形スペクトル周波数を受け取り、前記複数のくし形スペクトル信号から前記くし形スペクトル周波数の１つの周波数における１つの信号を選択し、その１つの信号を出力するフィルタ手段（１６、１６Ａ）と、
前記くし形周波数発生器及び前記フィルタ手段の間に直列に接続され、前記くし形周波数発生器からの前記複数のくし形スペクトル周波数を予め選択された周波数によりオフセットして、前記くし形スペクトル周波数の前記１つの周波数を前記フィルタ手段の通過帯域内の周波数にシフトする入力ミクサ（１８）と、
前記フィルタ手段に接続され、それにより前記１つの信号を受け取り、制御信号を出力する位相検出器（２２）、前記位相検出器に接続され、それにより前記制御信号を受け取り、出力電力を有するＶＣＯ出力信号を出力する電圧制御発振器（ＶＣＯ）（２６）、前記ＶＣＯに接続され、それにより前記ＶＣＯ出力信号を受け取り、前記出力電力の実質的に全てを有する第１のカプラ出力信号を出力し、前記出力電力の残りの部分を有する第２のカプラ出力信号を出力するカプラ（２８）、前記カプラに接続され、それにより前記第２のカプラ出力信号を受け取り、フイードバック信号を出力し、前記位相検出器に接続され、それにより前記位相検出器が前記フイードバック信号を受け取る単側波帯（ＳＳＢ）ミクサ回路（３０、３０Ａ）を有するフェーズロックドループ（２０）と、
前記カプラに接続され、それにより前記第１のカプラ出力信号を受け取り、前記第１のカプラ出力信号の周波数を前記入力ミクサで予め選択された前記周波数により前記くし形スペクトル周波数の前記オフセットとは逆の方向にオフセットして合成周波数信号を出力する出力ミクサ（３２）とを備えることを特徴とする周波数シンセサイザ。
【請求項２】
微同調周波数を有する微同調信号を発生する微同調信号ソース（３８）を備え、前記微同調信号ソースは前記ＳＳＢミクサ回路に接続され、前記ＳＳＢミクサ回路はそれにより前記微同調信号を受け取り、前記ＳＳＢミクサ回路は前記第２のカプラ出力信号の周波数を前記微同調周波数の量によりオフセットすることを特徴とする請求項１記載の周波数シンセサイザ。
【請求項３】
前記ＳＳＢミクサ回路は、前記カプラ及び前記微同調信号ソースに接続され、それにより前記第２のカプラ出力信号及び前記微同調信号を受け取り、前記第２のカプラ出力信号の前記周波数を前記量によりオフセットし、オフセット周波数信号を出力するＳＳＢミクサ（５２）と、前記ＳＳＢミクサ及び前記位相検出器の間に直列に接続された第１の周波数分割器回路（５６、５８）とを含み、
前記フィルタ手段は、前記入力ミクサに接続されたくし形線帯域フィルタ（４８）と、前記くし形線帯域フィルタ及び前記位相検出器の間に直列に接続された第２の周波数分割器回路（５０）とを含むことを特徴とする請求項２記載の周波数シンセサイザ。
【請求項４】
前記第１の周波数分割器回路の周波数分割比は前記第２の周波数分割器回路の周波数分割比に等しいことを特徴とする請求項３記載の周波数シンセサイザ。
【請求項５】
前記第１の周波数分割器回路はＳＳＢ帯域フィルタを含み、それにより前記オフセット周波数のスプリアススペクトル線が減衰されることを特徴とする請求項３記載の周波数シンセサイザ。
【請求項６】
前記入力ミクサ及び前記出力ミクサに接続され、粗同調周波数を有する粗同調信号を出力する粗同調信号ソース（３６）とを備え、
前記入力ミクサは、前記くし形スペクトル周波数のそれぞれを前記粗同調周波数の量によりオフセットし、それにより前記くし形スペクトル周波数の前記１つの周波数が前記フィルタ手段の通過域内の周波数に周波数シフトされ、かつ前記１つの信号が選択され、
前記出力ミクサは、前記第１のカプラ出力信号の周波数を前記粗同調周波数の量により前記くし形スペクトル周波数の前記オフセットとは逆の方向にオフセットし、それにより希望合成周波数を有する合成周波数信号が出力されることを特徴とする請求項２記載の周波数シンセサイザ。
【請求項７】
前記ＳＳＢミクサ回路は、前記カプラ及び前記微同調信号ソースに接続され、それにより前記第２のカプラ出力信号及び前記微同調信号を受け取り、前記第２のカプラ出力信号の周波数を前記量によりオフセットし、オフセット周波数信号を出力するＳＳＢミクサ（５２Ａ）と、前記ＳＳＢミクサ及び前記位相検出器の間に直列に接続され、ＳＳＢミクサ帯域フィルタ（５４）を含む第１の周波数分割器回路（７４、５８）とを有し、それにより前記オフセット周波数信号のスペリアススペクトル線が減衰され、
前記フィルタ手段は、前記くし形周波数発生器に接続されたくし形線帯域フィルタ（４８）と、前記くし形線帯域フィルタ及び前記位相検出器の間に直列に接続された第２の周波数分割器回路（６６、６８）とを含み、
前記第２のカプラ出力信号の前記周波数の前記オフセットの前記量は、前記くし形スペクトル周波数の隣接する周波数の間の周波数間隔未満であることを特徴とする請求項６記載の周波数シンセサイザ。
【発明の詳細な説明】
技術分野
本発明は周波数シンセサイザに係わり、特に、くし形周波数線選択を有するくし形あるいは調波周波数発生器及びスプリアス信号成分をフィルタリングアウトするためのフェーズロックドループ（ＰＬＬ）を使用するシンセサイザであって、くし形周波数線からシンセサイザの出力信号をオフセットするための、ＰＬＬ内の単側波帯ミクサを有するシンセサイザに係わる。
従来の技術
高い周波数、例えばギガヘルツ範囲の周波数のシンセサイザは、出力信号周波数を安定化するためにフェーズロックドループを使用することが多く、また例えばメガヘルツ範囲内で作動するもののような、低周波数回路構成要素の使用を可能とする、出力信号を入力基準信号にフェーズロックするための、出力信号のサンプルの周波数におけるダウンコンバージョンのための回路を含むことが多い。一般に、周波数のダウンコンバージョンを達成するために１以上のデジタルカウンタを含む周波数分割器を使用するのが実際である。
周波数分割器の作動においては、カウンタは、出力信号のサンプルの周波数及び位相の両方を分割する。この動作は多くの用途について充分なものであるが、精密な出力信号を必要とする用途においては、出力信号中に過度の位相ノイズが存在し得るという限界を露呈する。例えば、フェーズロックドループの位相検出器に対するプレゼンテーションのために10の係数により周波数及び位相を分割する分割器の場合、分割器の低周波数端の位相偏移（ずれ）は、分割器の高周波数端の10分の１である。これに対応して、出力信号における位相ノイズ電力は、位相検出器への入力における位相ノイズ電力より100の係数だけ（100倍）高い（20デシベル）。
調波またはくし形周波数発生器(harmonic or comb frequency generator)を使用して、シンセサイザの希望出力周波数を得るのが望ましく、これはこれにより出力周波数が入力基準信号の整数倍として正確に知られることになるからである。しかし、くし形スペクトルによる前記のダウンコンバージョンを使用するとエイリアシングを招くことがあり、その結果として希望信号周波数の抽出が困難になることがある。さらに、くし形周波数線(comb frequency lines)の周波数値からシンセサイザの出力周波数をオフセットする能力を与えることが一般に必要である。
このように、くし形周波数発生器及び周波数分割器を使用した周波数シンセサイザの構成には問題がある。くし形周波数発生器の場合には、ダウンコンバージョン及びくし形線から出力周波数をオフセットすることにおいて上記の困難がある。さらに、周波数分割器をフェーズロックドループ中に使用することにより、位相ノイズが出力信号中に入り、これは出力信号における精密な周波数の発生には過剰であり得る。一般的に、分割器はシンセサイザからの出力周波数の広い範囲を収容する広い帯域を有する分割器を構成する必要があるため、分割器のカウンタのシーケンス内でスプリアス信号をフィルタリングすることは不可能である。
発明の開示
本発明の周波数シンセサイザにより上記の問題が解決され、その他の利点ももたらされるものであり、本発明の周波数シンセサイザは、制御信号を出力する位相検出器、前記制御信号に応答して出力信号を出力する電圧制御発振器（voltage controlled oscillator）、出力信号の一部を抽出するためのカプラ、及びカプラと位相検出器の間に接続され、抽出された出力信号に応答したフィードバック信号を与えるための単側波帯（シングルサイドバンド、ＳＳＢ）ミクサ回路を有するフェーズロックドループ（ＰＬＬ）を含む。
ＶＣＯ周波数の選択のための入力信号は位相検出器の第２の入力ターミナルに与えられ、本発明の特徴によれば、基準信号ソースにより出力された基準周波数を有する基準信号に応答して作動するくし形周波数発生器により得られる。くし形周波数発生器は、基準周波数のそれぞれ整数倍の周波数を有する複数のくし形周波数信号を出力する。シンセサイザはまた、くし形スペクトル周波数の１つの周波数においてくし形周波数発生器により発生された１つの信号を選択するための、くし形周波数発生器と位相検出器の第２の入力ターミナルの間に接続されたフィルタアセンブリも含んでいる。このフィルタアセンブリは、選択された信号を、入力信号として、ＶＣＯ出力周波数の制御のために位相検出器に与える。
フィルタアセンブリによりくし形スペクトル周波数の希望周波数を選択することを可能とするために、本発明のさらに別の特徴に従い、シンセサイザはさらに、同調信号発生器を有する同調回路と、くし形周波数発生器及びフィルタアセンブリの間に接続され、くし形スペクトル周波数を同調信号発生器の同調信号と混合するための入力ミクサとを備える。これはくし形スペクトル周波数を移転（移動）してくし形周波数発生器の信号をフィルタアセンブリのフィルタの通過域内に置く。シンセサイザ回路はまた、ＶＣＯの出力周波数を、くし形スペクトル周波数の移転とは逆の方向に移転し、それによりＶＣＯの出力周波数について希望周波数を確立するために、同調信号発生器及びカプラの間に接続された出力ミクサを備えている。
ＶＣＯを微同調させるために、シンセサイザ内にオフセット信号発生器が含まれ、これはオフセット信号をＳＳＢミクサ回路に与える。この結果、カプラと位相検出器の第１の入力ターミナルとの間に結合された信号の周波数がオフセットされる。本発明の好ましい態様においては、ミクサ回路のＳＳＢミクサは、前記オフセット信号の周波数の量によりＶＣＯ周波数をシフトさせるように作動し、この量はくし形スペクトル周波数の周波数の間隔未満である。
ＳＳＢミクサ回路は、ＳＳＢミクサ、ＳＳＢミクサにより出力された信号のスプリアススペクトル線を減衰するための帯域フィルタ(band-pass filter)及びカプラと位相検出器の第１の入力ターミナルとの間に直列に接続された第１の周波数分割器を含む。第１の周波数分割器は、典型的には、一連のデジタルカウンタを含み、これらはＳＳＢミクサの一方の側に置くことができ、あるいはいくつかのカウンタをＳＳＢミクサの一方の側に置き、残りをＳＳＢミクサの他方の側に置いてもよい。同様に、帯域フィルタに関しても、いくつかのカウンタを帯域フィルタの一方の側に置き、残りを帯域フィルタの他方の側に置くことができる。
フィルタアセンブリは、くし形スペクトル信号の１つの信号を通過させ、一方で入力ミクサにより出力された信号のスプリアススペクトル線を減衰させるための帯域選択フィルタ、及び入力ミクサ及び位相検出器の第２の入力ターミナルの間に直列に接続された第２の周波数分割器を含む。第２の周波数分割器は第１の周波数分割器と同様に構成されており、一連のデジタルカウンタを有し、これらは帯域選択フィルタの後にあってもよく、あるいは別の帯域フィルタが一連のカウンタの中に位置し、いくつかのカウンタが帯域選択フィルタの１つの側にあり、残りが帯域選択フィルタの他方の側にあってもよい。本発明の好ましい態様においては、第１の周波数分割器の周波数分割比が前記第２の周波数分割器の周波数分割比と等しいものである。
【図面の簡単な説明】
本発明の上記の形態及びその他の特徴を、添付の図面に関連させて以下の記載において説明する。
図１は、本発明に従って構成された周波数シンセサイザの簡略化されたブロック図である。
図２は、図１の周波数シンセサイザの作動の説明に有用なスペクトルを示すグラフのセットである。
図３は、図１と同様なブロック図であるが、本発明の構成のさらに詳細な部分を示すものである。
図４は、図３のくし形線セレクタの別の態様を図表として表すものである。
図５は、図３のミクサ回路の別の態様を図表として表すものである。
図６は、図３の単側波帯ミクサにより出力されたスプリアス信号の線を含む信号の典型的なスペクトルを示す図表である。
図７及び図８は、図３の単側波帯ミクサにより出力された信号の下側波帯及び上側波帯のそれぞれのスペクトルの詳細な図表を示す。
図９は、最終周波数分割器段階の前の、図３のフィードバック経路におけるフィルタ必要条件を示す。
図10は、図３のダイレクトデジタル周波数シンセサイザの出力におけるフィルタ必要条件を示す。
発明の実施形態
図１は、本発明の周波数シンセサイザ10の簡略化された形態を示すものであり、ここではくし形線発生回路(comb line generation circuit)12が、くし形スペクトル周波数を有するくし形スペクトル信号のセットを与え、これらの周波数は、基準信号ソース14によってくし形線発生回路12に供給される基準信号周波数の整数倍のそれぞれになっている。シンセサイザ10はさらに、入力ミクサ18を介してくし形線発生回路12の出力ターミナルに接続されたくし形線セレクタ(comb line selector)を含み、これはくし形線発生回路12のくし形スペクトル信号から単一のくし形スペクトル信号を選択するためのものである。さらにシンセサイザ10にはフェーズロックドループ（ＰＬＬ）20が含まれ、これは位相検出器22、ループフィルタ24、電圧制御発振器（ＶＣＯ）26、マイクロ波カプラ28、及び単側波帯（ＳＳＢ）ミクサ回路30を含む。ＳＳＢミクサ回路30は、ＰＬＬ20中のフィードバック経路中に、カプラ28と位相検出器22の第１の入力ターミナルとの間に配列されており、位相検出器22の第２の入力ターミナルはセレクタ16の出力ターミナルに接続されている。位相検出器22は、セレクタ16の出力信号とミクサ回路30のフィードバック信号の位相の間の差を形成し、ループエラー信号を出力する。ループエラー信号はフィルタ24によりフィルタされる。ループフィルタ24は、フェーズロックドループの設計においてよく知られた実施形態に従って構成されており、例えばＶＣＯ26のための制御信号を与えるリードラグ(lead-lag)フィルタ構成要素を含んでいてもよい。制御信号の電圧により、ＶＣＯ26によりカプラ28に出力される周波数の値が確立される。出力ミクサ32はカプラ28をシンセサイザ10の出力ターミナル34に接続している。粗同調信号ソース36は、予め選択された周波数の共通のサイン信号を、入力及び出力ミクサ18及び32の両方の基準入力ターミナルへ与える。微同調信号ソース38は、予め選択された周波数のサイン信号をＳＳＢミクサ回路30の基準入力ターミナルに与える。
シンセサイザ10の好ましい態様の動作においては、粗同調ソース36の周波数が、入力ミクサ18において、くし形線発生回路12により出力されたそれぞれのくし形スペクトル信号の周波数から差し引かれる。これによりくし形スペクトル信号がより低い周波数のセットへ下方に置換（移転）され、その周波数の１つがセレクタ16の通過帯域内に含まれることになる。これによりセレクタ16は複数のくし形スペクトル信号の１つを選択することができる。セレクタ16の通過帯域は、位相検出器22の作動において有用な周波数の所望の値にセットされる。例えば、本発明の好ましい態様においては、くし形線発生回路12は、約300〜400MHz（メガヘルツ）の範囲の周波数間隔を有する（好ましい態様において360MHzの値を使用した）、約９〜15GHz（ギガヘルツ）の範囲にある周波数を有するくし形スペクトル信号を出力する。セレクタ16の通過帯域は６〜７GHzの中間周波数(IF)にあり、好ましい態様においては6.435GHzの値を使用した。微同調ソース38及びミクサ回路30によって導入された比較的小さなオフセットは別として、ＶＣＯの出力周波数はセレクタ16の通過帯域におけるIF信号の周波数に等しい。
カプラ28は、ＶＣＯにより出力された実質的に全ての電力を出力ミクサ32に結合する役割を果たし、例えば-20dB（デシベル）のような、出力された電力の比較的小さな部分がカプラー28によってミクサ回路30に結合される。出力ミクサ32は、粗同調ソース36の周波数をＶＣＯ信号の周波数と合計して、ＶＣＯ信号を、入力ミクサ18によるくし形スペクトルの移転とは反対の方向へ、上方に移転するように作動する。スペクトルの上方への移転は、ソース38の微同調周波数の比較的小さなオフセットは別として、出力ターミナル34において選択されたくし形スペクトル信号の周波数の値を回復させる。粗同調ソース36の周波数値の調整は、くし形発生回路12により出力されたくし形スペクトル周波数の移転の量を調整する役割を果たし、これによりセレクタ16の通過帯域により捕捉されるくし形スペクトル周波数の特定の値を選択するのに役立つ。
ＳＳＢミクサ回路30は、微同調周波数をカプラ28により抽出されたＶＣＯ周波数のサンプルと合計するように動作するか、あるいは微同調周波数値をＶＣＯ周波数から差し引くように動作し、セレクタ16の通過帯域中の信号の周波数からＶＣＯ周波数をオフセットするようにすることができる。微同調周波数におけるエクスカーションは、くし形スペクトル周波数の間隔にほぼ等しい値の範囲内で、ターミナル34において、シンセサイザ10の出力周波数を変化させるのに充分である。粗同調周波数におけるエクスカーションは、複数のくし形スペクトル周波数の間隔を超える値の範囲にわたって、ターミナル34において、シンセサイザ10の出力周波数を変化させるのに充分である。粗同調ソース36及び微同調ソース38の両方の使用により、シンセサイザ10のオペレータが、くし形スペクトル信号の多くの周波数を包含する周波数の大きな帯域にわたって希望周波数を選択することが可能になる。例えば、シンセサイザ10の好ましい態様においては、９〜15GHzの範囲にわたるターミナル34における周波数の選択が得られる。
希望出力周波数を得るために粗同調ソース36及び微同調ソース38の両方を使用するという本発明の特徴を図２を参照して説明する。くし形発生回路12のくし形スペクトル信号は図２の最初のグラフに線のセットにより表されており、それぞれの線は単一の周波数Faを表す。２番目のグラフに示された粗周波数同調信号は複数の値Fbのうち任意のものを有することができ、そのような値の２つが示されている。図２のグラフの全ては周波数を示すものであり、互いに重ね合わせて位置させてある。説明を容易にするために、最初のグラフの周波数Faの２つを例として特に示すものであり、ダッシュ線とドット線で表されている。２番目のグラフにおける対応する同調周波数Fbの２つの値は同様にダッシュ線及びドット線で示されている。くし形線セレクタ16は、図２の３番目のグラフ中に図示したIF通過帯域40を有する。シンセサイザ10の動作においては、粗同調周波数は、周波数線42に示すように、くし形スペクトルの希望周波数Faが通過帯域40内に入るように移転（移動）するように選択される。これは図２においては、入力ミクサ18によって生成された差周波Fa-Fbとして示されている。例えば、ダッシュのくし形線FaをIFに移動するためには、同調周波数Fbの必要な値はダッシュの同調線Fbである。同様に、Fbのドット線値はFaのドット線値をIFに移動するのに使用される。
微同調周波数の値は図２の４番目のグラフにFcとして示されている。ＰＬＬ20は、図２の５番目のグラフに示したように、微同調周波数Fcのオフセットは別として、IFスペクトル線42に等しい周波数を有する信号を出力するように作動する。従って、ＶＣＯは周波数Fa-Fb+Fcを有する信号を出力し、ここでＳＳＢミクサ回路30は周波数FcをＶＣＯ出力周波数から差し引くものとする。ＶＣＯ周波数の上方への移動にあたっては、出力ミクサ32において、２番目及び３番目のグラフの下方への移動に使用された同じFb値を使用して、図２の最後のグラフに示したように、出力周波数Fa-Fb+Fc=Fa+Fcが得られる。このように、粗同調周波数Fbの値はキャンセルされ、シンセサイザ10の出力周波数についての表現に現れない。粗同調周波数Fbのキャンセルは本発明の重要な特徴であり、これはそれにより粗同調周波数についての正確な値を必要とすることなく出力周波数の正確な選択が可能となり、これはIF線42を通過帯域40のほぼ中央に位置させるための粗同調周波数について充分な正確さだからである。ＰＬＬ20の帯域はIF通過帯域40よりもずっと狭く、入力ミクサ18のミキシング動作によってセレクタ16の通過帯域40内に入ってくるスプリアス周波数成分の全てがフィルタアウトされる。
図３は、シンセサイザ10の好ましい態様の構成の詳細をさらに示すものである。くし形発生回路12は、くし形線発生器44、及びシンセサイザ10の作動において使用されるくし形スペクトル周波数の数を制限するための、発生器44の出力ターミナルと入力ミクサ18の入力ターミナルの間に接続された帯域フィルタ46を含む。くし形線セレクタ16は、入力ミクサ18の出力ターミナルに接続された帯域フィルタ48、及びフィルタ48の出力ターミナルに接続された周波数分割器50を含む。分割器50は16の周波数分割比を有する。フィルタ48は図２に示した通過帯域40を与える。
ミクサ回路30は、ＳＳＢミクサ52、帯域フィルタ54、８の周波数分割比を有する周波数分割器56、及び２の周波数分割比を有する周波数分割器58を含む。２つの分割器56及び58の組合せの合計分割比は16となり、これは分割器50の分割比である。分割比16は例として使用したものであり、分割比のその他の値を使用できることを指摘しておく。微同調信号ソース38は、ダイレクト（直接）デジタル周波数シンセサイザ（ＤＤＳ）60、及びＤＤＳ60の出力ターミナルとＳＳＢミクサ52の入力ターミナルとの間に接続された低減フィルタ(low pass filter)62を含む。シンセサイザ10において微同調のための能力が必要とされない場合は、ＳＳＢミクサ52及び微同調信号ソース38は省略されてもよく、この場合、周波数分割器56はＶＣＯ信号のサンプルを受け取るためのカプラ28に直接接続されることになる。
本発明の特徴によれば、位相検出器22を、シンセサイザ10の出力周波数と比較して相対的に低い周波数で動作させ、これによりマイクロ波周波数のギガヘルツ範囲内で動作するように特に構成された位相検出器ではなく低周波位相検出器の使用を可能にすることが望ましい。入力ミクサ18によってくし形発生器44の希望くし形スペクトル周波数を、セレクタ16のより低い中間周波数へ移すことは、位相検出器22の周波数必要条件を減らすことを助ける。しかし、本発明の別の特徴によれば、位相検出器22の動作周波数必要条件は、セレクタ16の周波数分割器50と、ミクサ回路30の周波数分割器56及び58の対応するセットを使用することによりさらに減じることができる。これらの分割器は、16の係数により位相検出器22の動作周波数必要条件を減じることを可能とし、本発明の好ましい態様においては、位相検出器22について約400MHzの動作周波数を与えることができる。他の周波数分割比を使用して、他の減少率を使用することもできることは理解される。ＶＣＯ26の出力周波数は、理論上16倍高い値、即ち、6400MHz、プラスＶＣＯ信号のソース38の微同調信号とのミキシングによる180〜360MHzの範囲のオフセットを有する（シンセサイザ10の好ましい態様における例として）。
ミクサ回路30においては、ミクサ52はソース38の微同調信号をカプラ28により与えられたＶＣＯ26の出力信号のサンプルと混合する。例として、ミクサ52はＶＣＯ周波数から微同調周波数を差し引き、差周波信号を分割器56に出力するように動作するものとする。この差周波は次に分割器56において８の係数によって分割され、差周波信号はフィルタ54に通過する。フィルタ54は、分割器56による分割の影響を含む、ミクサ52におけるミキシング動作から発生したスプリアス周波数成分をフィルタアウトするのに充分狭い通過帯域を有する。フィルタ54により通過させられた信号は分割器58を介して位相検出器22に与えられ、分割器58は周波数をもう１つの係数２で分割する。ＤＤＳ60の信号は分割器56及び58の周波数分割の前の位置でＰＬＬ20に与えられるので、ミクサ52のミキシング動作により発生したスプリアス周波数成分、即ちスプール（spurs）は、位相検出器へ与えられる前に振幅において減少している。
ＤＤＳ60は、基準信号により選択可能な周波数において微同調信号を与えるように動作する。ＤＤＳ60の出力信号はフィルタ62を介してミクサ52に与えられる。フィルタ62は微同調周波数の最高の値の直ぐ上のカットオフ周波数を有し、ダイレクトデジタル周波数シンセサイザ60の動作により生成したすべての調波あるいはスプリアス周波数成分の減衰を容易にする。所望の場合には、局所的な発振器（示していない）を使用してＤＤＳ60に基準信号を与えてもよく、あるいは信号ソース14の出力信号を線64で示したようにＤＤＳ60の入力ターミナルに結合してもよい。ＤＤＳ60を駆動するためのソース14の使用はくし形発生器44をＤＤＳにフェーズロックする。例えば、ソース14は360MHzの信号周波数を出力でき、ＤＤＳ60は180〜360MHzの範囲の信号周波数を出力することができ、そして低減フィルタ62は対応する360MHzのカットオフ周波数を有することができる。
別の態様としては、セレクタ16の帯域フィルタは周波数分割器の最初に位置するとともに（図３）、図４に示したように周波数分割器の中間に位置する別の帯域フィルタを有していてもよい。同様に、ミクサ回路30においては、ＳＳＢミクサ52は周波数分割器の最初に位置するか（図３）、あるいは図５に示したように周波数分割器の中間に位置していてもよい。図４において、別の態様のくし形線セレクタ16Aは、帯域フィルタ48、分割比４を有する周波数分割器66、分割比４を有する第２の周波数分割器68、及び２つの分割器66及び68の間を接続する帯域フィルタ70を含む。フィルタ70の通過帯域はフィルタ48（図３、４）の通過帯域のサイズの４分の１であり、これはセレクタ16Aに入るくし形スペクトル信号のくし形スペクトル周波数の値が分割器66の動作によって４により割られたことによる。２つの分割器66及び68の合計分割比は16であり、これはセレクタ16（図３）で使用したのと同じ比である。
図５において、別の態様のミクサ回路30Aは、例えば、分割比２を有する周波数分割器72、分割比４を有する第２の周波数分割器74を含み、２つの分割器72及び74の間を接続するＳＳＢミクサ52Aを有している。フィルタ54の通過帯域は、対応するフィルタ54（図３）の通過帯域のサイズに等しく、これは２つの分割器72及び74の合計分割比が８であり、これは分割器56（図３）により与えられるものと同じであるからである。ＳＳＢミクサ52Aは、分割器72において係数２で周波数が分割されることにより、ＶＣＯ26からのより低い周波数入力信号により動作し、これはまた分割器72における周波数２分割を補償するために係数２で周波数が減少させられた微同調信号のより小さい値Fc’をソース38から受けなければならない。それ以外はＳＳＢミクサ52AはＳＳＢミクサ52（図３）と同様に動作する。
シンセサイザ10のスプリアス周波数成分、あるいはスプールを減衰する能力は、ＰＬＬ20内の希望信号の周波数からのスプールの間隔に依存する。スプールの１つのソースはＤＤＳ60内にあり、ＳＳＢミクサ52を介してＰＬＬ20にスプールを導入するものであり、第２のスプールのソースはくし形発生回路12のくし形スペクトル信号による入力ミクサ18の混合操作から生成する。
スプールを減衰するシンセサイザ10の機能を説明するため、例として、ＤＤＳスプールは離れた位置に存在し、2.8MHzの必要とされるＤＤＳステップサイズの倍数により出力搬送波からオフセットされるものとする。さらに、ＳＳＢミクサ52は搬送波に対して-15dBcイメージレベルを与えるものとし、局所的発振器(LO)漏洩は-10dBc（搬送波未満）であるものとする。周波数分割器の動作は、分割器を通過する信号のサンプリングと、その結果としてのサンプリング周波数による信号周波数成分のエイリアシングを伴うことが部分的には理解されるという事実からみて、よく知られているように、分割器58の前のフィルタ54によりなされているように、ＰＬＬ20のフィードバックブランチの最後の２分割の分割器段階の直前で帯域フィルタにより、また低域フィルタ62によりなされているようにＤＤＳ出力をフィルタリングすることにより、フィルタリングを導入することが有利である。
ミクサ52のＳＳＢ出力は、希望側波帯、LO漏洩、及び希望側波帯からはスペクトル的に離れたイメージ周波数を有する減じられた振幅の追加的なイメージ信号からなるものとみなすことができる。この分析においては、LO信号は、ＶＣＯ26によって出力され、カプラ28によってＳＳＢミクサ52に与えられる信号に対応する。所望の信号及びイメージ信号のスプリアスの内容は図６に示したようにＤＤＳスプールが大半を占めるものであり、ここでは種々の信号がＳＳＢミクサ52の希望出力周波数の部分（フラクション）として水平軸に沿って同定されている。それぞれの信号の振幅は搬送波、即ちミクサ52の希望出力信号に対してデシベルで垂直軸に沿って示されている。下側波帯及び上側波帯の場合についてのミクサ52のＳＳＢ出力信号が図７及び図８にそれぞれ示されており、ここでは下側波帯及び上側波帯周波数が水平軸に沿って示されており、相対的な振幅は垂直方向に示されている。
ＳＳＢミクサ52の出力は希望側波帯プラス複数のひずみ生成物からなる。希望出力信号は振幅においてその他の出力された信号よりも有意に大きいので、分割器56及び58の分割器の連続は、ひずみに対して希望信号を強化するように動作する。分割器の連続の最初の部分、係数８で分割する分割器56は、希望信号を、シンセサイザ10の好ましい態様について上記した周波数値に関して770〜840MHzのより低い周波数にシフトさせる。770〜840MHzの範囲は帯域フィルタ54の通過域を規定し、存在し得る温度ドリフト並びにフィルタトレランス及び出力周波数範囲のいずれをも包含する。770〜840MHzの帯域において信号により確立されたエイリアス帯域は、分割の最終段階の前において、シンセサイザ10の希望出力周波数範囲に移転されるひずみを含む。ひずみ信号がちょうどサンプリング調波（ソース14の基準信号周波数の整数倍）にある場合には、ひずみ信号はクロスオーバースプールにエイリアス化（aliased）される。
シンセサイザ10の搬送波出力に比較的近いスプールを生じるひずみの生成におけるＰＬＬ20中の最後の分割器段階の効果は以下のように説明される。希望側波帯においては、ＤＤＳの第３調波は-10dBcであり、主周波数から720MHzまでであり得、それにより770MHzにおける最小のエイリアス帯域から50MHzにあることになる。分割の後、最終段階において、スプールは50MHzオフセットにある。第３調波による誘導されたスプールを-50dBcに減少させるために、ＰＬＬ20は50MHzスプールを15dBでフィルタし、希望周波数からの720MHzにおけるオフセットにさらに25dBフィルタリングが必要となるようにする。第３及び第４調波の間の周波数はＤＤＳ出力の第４調波と同様に-25dBcに減衰され、ちょうどエイリアス周波数にあるものとすることができる。その結果、ＰＬＬ20はそのような周波数をフィルタアウトすることができず、これによりシンセサイザ10の最適な動作のために希望出力周波数からの770MHzオフセットにおける25dBのフィルタリングが必要となる。
イメージ側波帯においては、主ＤＤＳ周波数は主信号から720MHzまでにあり得、-15dB未満の電力レベルを有し得る。エイリアシングによりこれは希望信号から50MHzの最小周波数間隔に置かれる。ＰＬＬ20は、希望信号から50MHzにおいて15dBの減衰を与える。従って、希望信号から720MHzにおいて、20dBのフィルタリングのみが必要となる。イメージ帯域におけるより高い周波数のひずみは-25dBc未満であるが、ちょうどエイリアス周波数となり得、シンセサイザ10の最適な動作のために、希望信号の周波数から770MHzの周波数距離において25dBの追加のフィルタリングが必要となる。
ＳＳＢミクサ52においては、LO信号は希望信号から180〜360MHzにある。LO漏洩は比較的高いレベルにあり、希望信号の高い変調レベルを示す。高いレベルの信号のエイリアシングは、基本オフセットの調波に等しいオフセットにおける追加的な生成物をもたらす。LO漏洩はフィルタリングにより、第２調波（これは高い変調指数から発生し得る）をエイリアシングしないようにするのに充分に低い値に減衰される。第２のLO調波は、周波数軸に沿って希望信号から720MHzまで離れていてもよく、50MHz内でエイリアシングする。ＰＬＬ20は50MHzスプールを15dBでフィルタし、LO第２調波は-35dBc未満でなければならないことになる。LOを-20dBにフィルタすることにより、第２調波は-35dBcより充分下にセットされ、希望信号から360MHzにおいて10dBのフィルタリングが必要となるにすぎない。
フィルタリング必要条件は、ＰＬＬ20のフィードバック経路中の信号について、最後の分割器58の入力ターミナルにおけるものを図９にまとめた。分割器段階のいずれにおいてもエイリアシングは起こり得るが、最も一般的なのは最後の分割器58におけるものである。ＤＤＳ高周波数スプールを充分に制限して２番目から最後の分割器段階についての必要条件に適合させることにより、前の分割器段階の必要条件も適合させられる。希望側波帯における-50dBc必要条件を適合させるためには、1540MHzより高い周波数におけるＤＤＳスプールは-50dBc未満の電力レベルを有していなければならない。イメージ側波帯必要条件を適合させるためには、820MHzにおいて-35dBc未満の電力レベルが必要となる。ＤＤＳ出力フィルタ必要条件は図10にまとめた。
上記の本発明の態様は例示するためのものであって、当業者はその変形を想起し得ることは理解されよう。従って、本発明は本明細書中に記載された態様に限定されるものではなく、特許請求の範囲に定義されるようにのみ限定されるものである。
【図１】
0003751316.tif 000002
【図２】
0003751316.tif 000003
【図３】
0003751316.tif 000004
【図４】
0003751316.tif 000005
【図５】
0003751316.tif 000006
【図６】
0003751316.tif 000007
【図７】
0003751316.tif 000008
【図８】
0003751316.tif 000009
【図９】
0003751316.tif 000010
【図１０】
0003751316.tif 000011