(57)【特許請求の範囲】
【請求項１】
アドレス信号、データ信号及び制御信号を含む第１コード・アーキテクチャのプロセッサ信号を生成する、局所プロセッサと、
前記アドレス信号、データ信号及び制御信号を伝送するための、ローカル・バスと、
前記ローカル・バスに接続され、前記局所プロセッサによって制御される、メモリと、
前記局所プロセッサ及び前記ローカル・バスを支持する、プレーナ・ボードと、
前記ローカル・バスに接続され、前記アドレス信号及び前記データ信号を受け取って、前記第１コード・アーキテクチャとは異なる第２コード・アーキテクチャの出力信号を生成する、バッファ手段と、
前記ローカル・バスに接続され、前記制御信号を受け取って、前記第２コード・アーキテクチャの出力信号を生成する、プロセッササポートチップと、
前記バッファ手段の出力信号及び前記プロセッササポートチップの出力信号を受け取るための、入出力バスと、
前記ローカル・バス及び前記入出力バスに接続され、前記プレーナ・ボードによって支持される、プレーナ・コネクタと、
前記プレーナ・コネクタに接続され、前記プレーナ・コネクタを介して、前記局所プロセッサから前記プロセッサ信号を直接受け取り、前記プロセッササポートチップからの前記出力信号を受け取る、縦型カードと、
前記局所プロセッサを使用禁止にするバス・マスタ代替装置であると共に前記ローカル・バスに対するバス・マスタである第１入出力装置に、前記プロセッサ信号を直接供給するための、前記縦型カード上の第１スロットと、
第２入出力装置に、前記バッファ手段及び前記プロセッササポートチップからの前記出力信号を直接供給するための、前記縦型カード上の第２スロットと、
を含む、ローカル・バスに対する代替バス・マスタ機能を有するデータ処理システム。
【請求項２】
前記第１入出力装置が、前記プレーナ・コネクタを介して前記プロセッサ信号を直接受け取り、前記プレーナ・ボードによって支持される前記局所プロセッサ及び前記メモリの動作を制御するためのローカル・バスに対するバス・マスタ代替装置として機能する、インサーキットエミュレータである、請求項１に記載のデータ処理システム。
【請求項３】
前記インサーキットエミュレータが、前記プレーナ・コネクタに接続された前記縦型カードを介して前記データ処理システムに直接接続される、請求項２に記載のデータ処理システム。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、パーソナル・コンピュータに関し、より詳しくは、プレーナ・ボード上のコネクタを介して直接接続された代替バス・マスタからローカル・バスのインターフェースを行うための改良に関するものである。すなわちＡＴ及び互換アーキテクチャ等のバス・アーキテクチャ用に開発されたバス・マスタ用に特に設計された構成要素及びソフトウェアの利用性を拡張して、マイクロ・チャネル・アーキテクチャ用に作成されたプログラムを利用できるようにすることに関する。
【０００２】
【従来の技術】
一般にパーソナル・コンピュータ・システムは、現代社会の多くの分野にコンピュータ・パワーを提供するために広範に使用されるようになった。パーソナル・コンピュータ・システムは、通常、単一のシステム・プロセッサ及びそれに付随する揮発性／非揮発性メモリ、表示装置、キーボード、１つまたは複数のディスケット・ドライブ、固定ディスク記憶装置、及び任意選択のプリンタを有するシステム・ユニットからなる、デスク・トップ型、床置き型、または携帯型のマイクロコンピュータとして定義することができる。これらのシステムの顕著な特徴の１つは、マザーボードまたはシステム・プレーナ（プレーナ・ボード）を用いてこれらの構成要素を一緒に接続していることである。これらのシステムは、主として、単一のユーザに独立の計算能力を与えるように設計され、個人や小企業でも購入できるように比較的安価な価格になっており、かつ個人や、小企業が使用できるように適合されている。このようなパーソナル・コンピュータ・システムの例は、ＩＢＭのパーソナル・コンピュータＡＴ、及びＩＢＭパーソナル・システム／２  モデル２５、３０、Ｌ４０ＳＸ、５０、５５、６５、７０、８０、９０、９５である。パーソナル・コンピュータＡＴ、パーソナル・システム／２などはＩＢＭの商標である。
【０００３】
これらのシステムは、大別して２つのＦａｍｉｌｙに分類することができる。第１のＦａｍｉｌｙは、通常Ｆａｍｉｌｙ１モデルと呼ばれ、ＩＢＭパーソナル・コンピュータＡＴ、及び当業界で認められている他の「ＩＢＭ互換」機によって例示されるバス・アーキテクチャを使用する。第２のＦａｍｉｌｙは、Ｆａｍｉｌｙ２モデルと呼ばれ、ＩＢＭパーソナル・システム／２  モデル５０ないし９５、及びその互換機によって例示されるＩＢＭのマイクロ・チャネル・バス・アーキテクチャを使用する。
【０００４】
Ｆａｍｉｌｙ１の初期のモデルは、通常、広く普及しているインテル８０８８または８０８６マイクロプロセッサをシステム・プロセッサとして使用していた。これらのプロセッサは、１メガバイトのメモリをアドレス指定できる能力を有する。後のＦａｍｉｌｙ１モデル、及びＦａｍｉｌｙ２モデルは、通常、より高速のインテル８０２８６、８０３８６、８０４８６マイクロプロセッサを使用している。これらのマイクロプロセッサは、より低速のインテル８０８６マイクロプロセッサをエミュレートするために実モードで動作し、またいくつかのモデルではアドレス指定範囲を１メガバイトから４ギガバイトに拡張する保護モードで動作することができる。本質的には、インテル８０２８６、８０３８６、及び８０４８６プロセッサの実モード機能は、８０８６及び８０８８マイクロプロセッサ用に書かれたソフトウエアに関してハードウエア互換性を有する。
【０００５】
パーソナル・コンピュータ技術が発展して、８ビットから１６ビットに、ついには３２ビット幅のバス・インタラクションに移行し、実モード動作と保護モード動作が可能なより高速のマイクロプロセッサに移行するにつれて、パーソナル・コンピュータのアーキテクチャをいくつかの変化するバス・エリアに分離することによって性能向上の追求が行われてきた。より具体的には、最初のＩＢＭ  ＰＣコンピュータ・システムでは、後に拡張バスとして知られたものは、必要に応じてバッファを設け、多重化を解除してはいるものの、本質的にはマイクロプロセッサ８０８６または８０８８接続を単に拡張したものであった。後で、ＡＴバス仕様が開発され、広く使用されるようになると（現在では「業界標準アーキテクチャ」（ＩＳＡ）とも呼ばれる）、マイクロプロセッサとバスの間のほとんど直接的な接続を切り離すことが可能となった。その結果、いわゆるローカル・プロセッサ・バス（ローカル・バス）が生まれ、拡張バスは入出力バスと名前が変更された。
【０００６】
通常、性能を向上させるために、ローカル・バスは、入出力バスよりも高速のクロック速度（通常、Ｈｚで表す）で走る。また、ＩＢＭ  ＡＴアーキテクチャは、直接メモリ・アクセス（ＤＭＡ）割込みを使って、入出力バス上で複数のマイクロプロセッサを走行させる可能性を開いた。
【０００７】
C.ヒース（Heath）及び W.L.ロッシュ（Rosch）著 "The Micro ChannelTM Architecture Handbook"、ブラディ（Brady）刊及び W.L.ロッシュ著 "The Winn Rosch Hardware Bible"、ブラディ刊は、本発明で企図する、バス・アーキテクチャ及び代替バス・マスタなどその他の構成要素及びシステムを扱い、説明している。
【０００８】
【発明が解決しようとする課題】
性能の向上が引き続き追求され、マイクロプロセッサのより高速なクロック速度が達成可能になるにつれて、Ｆａｍｉｌｙ２の諸機能をＦａｍｉｌｙ１システムに適合させることを望ましいとする考え方が進展してきた。これを実行するには、バス・マスタ制御が必要である。現在まで、これは、プレーナの再設計、及び通常扱いにくく高価につく回路の再加工によって実現されてきた。ＡＴバス上のバス・マスタ制御は実施が難しく、互換性を維持しながら多数のバス・マスタを組み込むことはほぼ不可能なので、特にＡＴバス・システムでは、チャネル接続は好ましくない。コネクタの再加工はまた、大きな回路板面積を消費する可能性もある。
【０００９】
【課題を解決するための手段】
以上のことを念頭において、本発明は、Ｆａｍｉｌｙ２の特徴及び諸機能を実施する際に、Ｆａｍｉｌｙ１のコンピュータ・システム・アーキテクチャの使用を可能にする。これは、ローカル・バス及び入出力バスの両方を受ける直接結合プレーナ・リセプタを用いて構成されたシステムによって実施される。
【００１０】
【発明の実施の形態】
本発明については、後で本発明の好ましい実施例を示す添付の図面を参照しながらより詳しく説明するが、以下の説明を始めるに当たり、当業者なら、本発明の有利な結果を達成しながら、本明細書に記載する本発明を修正できるであろうことを了解されたい。したがって、以下の説明は当業者を対象とする広範な教示的開示であり、特許請求の範囲で定義される本発明を限定するものではないことを理解されたい。
【００１１】
より具体的に添付の図面を参照すると、図１には、本発明を組み込んだマイクロコンピュータ１０が示されている。上記のように、コンピュータ１０は、付随するモニタ１１、キーボード１２、ならびに印刷装置または作図装置１４を有することができる。図２に示すように、コンピュータ１０は、カバー１５を有する。このカバー１５は、シャーシ１９と協働して、ディジタル・データを処理し記憶するためのデータ処理要素及び記憶要素を受けるための、囲まれ遮蔽された空間を画定する。これらの構成要素の少なくともいくつかは、シャーシ１９上に装着されたプレーナ・ボード２０上に装着されている。このプレーナ・ボードは、上記の諸構成要素、及びフロッピー・ディスク駆動機構、様々な形の直接アクセス記憶装置、アクセサリ・カードやアクセサリ・ボードなど他の関連要素を含む、コンピュータ１０の構成要素を電気的に相互接続するためのベースとなる。
【００１２】
シャーシ１９は、図２に示すように、底面１３及び背面パネル１６を有し、磁気ディスクや光ディスク用のディスク駆動機構、テープ・バックアップ駆動機構などのデータ記憶装置を受ける、少なくとも１つの開いたベイ２２を画定する。図示されている形では、上側ベイは第１のサイズの周辺駆動機構（３．５インチ駆動機構など）を受けるように適合されている。そこに挿入されたディスケットを受けることができ、ディスケットを用いて、データを受け取り、記憶し、引き渡すことができる、取外し可能媒体直接アクセス記憶装置である、周知のようなフロッピー・ディスク駆動機構を、上側ベイ２２内に設けることが可能である。
【００１３】
図５は、プレーナ・ボード２０上に装着された諸構成要素、プレーナ・ボード２０の入出力スロットへの接続、及びパーソナル・コンピュータ・システムのその他のハードウェアを含む、本発明による図２のシステム１０のようなコンピュータ・システムの様々な構成要素を示す、パーソナル・コンピュータ・システムの構成図である。プレーナ・ボード２０には、システムの中央演算処理装置３２（ＣＰＵ）が直接接続されている。ＣＰＵ３２として、適当などんなマイクロプロセッサでも使用できるが、最適なマイクロプロセッサの１つはインテル８０３８６である。このＣＰＵは、ローカル・アドレス・バス３４、ローカル制御バス３６、ローカル・データ・バス３８からなる高速で動作するＣＰＵのローカル・バスにハードワイヤ接続されている。
【００１４】
プロセッサ３２の他に、コプロセッサ４０、プロセッササポートチップ４２、入出力制御装置／ＤＭＡ４４もすべて、ローカル・アドレス・バス３４、ローカル制御バス３６、ローカル・データ・バス３８からなるローカル・バスに沿って接続されている。動作の際にローカル・バスは、アドレス・バス及びデータ・バスのデータフローを各々制御する別々のバッファ４６及び４８に信号を供給する。これらのバッファ４６及び４８の出力と、ＡＴバスの制御を行うプロセッササポートチップ４２の出力が組み合わされて、しばしば入出力バスあるいは拡張バスと呼ばれる、アドレス、データ、及び制御用の総合的ＡＴバス（ＡＴアドレス・バス、ＡＴ制御バスあるいはＡＴデータ・バス）が形成される。
【００１５】
プロセッササポートチップ４２は、実際には、図５に示されていない多数の接続を論理回路の全体にわたって有するが、プレーナ・ボード２０用の制御センタのように機能する。これは、すべてのバッファ、すなわちメモリ・バッファ５５とバッファ４６，４８を制御する信号を供給する。プロセッサ３２によって生成されるサイクルは、まずプロセッササポートチップ４２が検出し、そのサイクルが入出力制御装置／ＤＭＡ４４、メモリ５２，５４、あるいはコプロセッサ４０など、局所装置用なのかどうか、あるいはそれを動作のためにＡＴバス（ＡＴアドレス・バス、ＡＴ制御バスあるいはＡＴデータ・バス）に渡すべきかどうかを決定する。したがって、ＡＴバス制御を生成するだけでなく、コプロセッサ４０及びメモリ５２，５４、入出力制御装置／ＤＭＡ４４、ならびにＡＴバスとローカル・バスとを接続するバッファ４６及び４８とのインターフェース処理をも調整する。バッファ４６は、本発明の企図する所では、再駆動機能またはラッチ機能を実行するための論理バッファである。
【００１６】
図５の入出力制御装置／ＤＭＡ４４は、プレーナ・ボード２０と共に使用される１個の単一装置である。これは、ローカル・アドレス・バス３４、及び図５に示されていない狭いデータ・バス上に接続される。この入出力制御装置／ＤＭＡ４４は、ＤＭＡサイクル中に制御を引き受け、目標アドレスをローカル・アドレス・バス３４にセットし、次いでそれがアドレス・バッファ４６を介してＡＴアドレス・バスから再駆動される。さらに、入出力制御装置４４は、端子５６に接続される８０４２キーボード／マウスコントローラ、１６４５０シリアルポートコントローラ、８２０７７ディスケットコントローラ、実時間クロックを含むいくつかの個別ＬＳＩチップに対するインターフェースを行う。入出力制御装置／ＤＭＡ４４はまた、並列ポート出力を直接供給する。入出力制御装置／ＤＭＡ４４のチップは、様々なＬＳＩチップ用のアドレス復号を行い、そのためフロント・エンドでのアドレス復号は不要である。また、プレーナ・ボード２０または縦型カード２３内に、ローカル・バス（ローカル・アドレス・バス３４、ローカル制御バス３６、ローカル・データ・バス３８）の制御を選択し優先順位をつける、アービタ（図示せず）を備えることが企図されている。例えば、プロセッササポートチップ４２がその機能を果すこともできる。
【００１７】
この本実施の形態では、図３及び図４を見ると最もよくわかるように、ＡＴバス信号は、５個のコネクタ・カード・スロット２４、２５、２６、２７、２８を有する縦型カード２３に縦型コネクタ５０を介して達する。ローカル・アドレス・バス３４、ローカル制御バス３６、ローカル・データ・バス３８も、縦型コネクタ５０に直接接続される。これで、縦型コネクタ５０は、さらに、特にＡＴシステムのローカル・バスまたはバス・マスタと連絡するプラグイン装置をコネクタ・カード・スロット２４、２５、２６、２７、２８のうちの１つで受けるために、プラグインの縦型カード２３を受ける準備ができる。これにより、Ｆａｍｉｌｙ１の動作に加えて、Ｆａｍｉｌｙ２レベル機能用の縦型カード２３が提供できる。
【００１８】
図５で、ＣＰＵ３２は、さらに、バッファ５５を介して、ここには単一のインライン・メモリ・モジュールＳＩＭＭ５２として示されている揮発性ランダム・アクセス・メモリ、及びＢＩＯＳ  ＲＯＭ５４に接続されている。ＲＯＭ５４は、ＣＰＵ３２に対する基本入出力動作用の命令を記憶する。ＢＩＯＳ  ＲＯＭ５４は、端子５６に接続される、キーボード、直列ポート、ディスケット、並列ポート、実時間クロック、マウスなどの入出力装置間のインターフェースを行うためのＢＩＯＳと、マイクロプロセッサ３２のオペレーティング・システムを、入出力制御装置／ＤＭＡ４４と共に含んでいる。ＢＩＯＳの実行時間を削減するため、ＲＯＭ５９に記憶されている命令をＳＩＭＭ５２のＲＡＭ中にコピーすることができる。
【００１９】
バッファされたローカル・アドレスおよびデータのバスにはさらに、文字ベースの情報を記憶し、図形またはイメージ・ベースの情報を記憶するためのグラフィック・ビデオ・メモリ６０に関連する、ビデオ信号プロセッサ（ＶＳＰ）５８などの様々な入出力構成装置が結合できる。ビデオ・プロセッサ５８と交換されたビデオ信号は、ディジタル・アナログ変換器（ＤＡＣ）６２を介して、端子５６にあるモニタまたはその他の表示装置に渡すことができる。
【００２０】
以後、特に図５及び図６のシステム構成図を参照して本発明を説明するが、以下の説明の始めに、本発明による装置及び方法はプレーナ・ボードの他のハードウェア構成と共に使用できることを了解されたい。例えば、システム・プロセッサ３２は、インテル８０４８６マイクロプロセッサでもよい。
【００２１】
図６の実施態様構成図に詳しく入る前に、まず、いわゆる多重マスタまたはバス・マスタのパーソナル・コンピュータによる支援を考察しておくのが適当である。本明細書では、「マスタ」とは、プロセッサまたはバスに対する制御を獲得し、バス上でアドレス信号、データ信号、制御信号を駆動するように設計された何らかの回路である。このような機能を備えると、マスタ装置は、システム・メモリと他の機器との間で情報を転送できるようになる。
【００２２】
互いに交替し得るマスタは、システム・マスタ（通常、ＣＰＵ）、ＤＭＡマスタ、バス・マスタの３種に大別できる。システム・マスタは、システム構成を制御し管理する。これは、通常、システムにおけるデフォルトのマスタである。デフォルトのマスタとは、他のマスタが要求していない場合、バスを所有するものをいう。ＤＭＡマスタは、ＤＭＡスレイブとメモリ・スレイブの間でデータを転送する特別な型式のマスタであり、バスの割当てを行わず、アービトレータであるＤＭＡスレイブにサービスする。本明細書では、バス・マスタは、バスの使用を割り当て、入出力スレイブまたはメモリ・スレイブとの情報転送を支援する。
【００２３】
バス・マスタは必ずしもプロセッサを必要としないので、何によってある装置がバス・マスタになるのかよく誤解される。また、バス・マスタは、別のバス・マスタからアクセスされた時、スレイブとして応答するよう求められることがある。バス・マスタは、割当てによりバスの制御を獲得し、特定のバス・サイクルの実行を制御する能力をもつことが特徴である。
【００２４】
一般的に、全機能制御装置、特殊機能制御装置、プログラム式特殊機能制御装置の、３種のバス・マスタが存在する。これらの間の基本的相違は、柔軟度、機能、価格にある。全機能制御バス・マスタは最も柔軟性があり、最も多くの機能を有し、一般に最も高価である。通常、全機能バス・マスタは、それ自体のプログラム式ＣＰＵを有し、オペレーティング・システム・ソフトウェアを含めて全システム資源を制御することができる。特殊機能制御装置は、柔軟性、機能、価格が最も低い。通常、特殊機能制御装置は、他のマスタからの支援をほとんどまたは全く必要とせず、特定の機能を実行するのに、ＣＰＵを使用せず、論理回路を使用する。プログラム式特殊機能制御装置は、両者の中間にある。特殊機能制御装置とプログラム式特殊機能制御装置の基本的相違は、バス・マスタの機能または実行特性あるいはその両方を修正できる能力である。このような修正は、処理装置の使用、または設定可能なレジスタによって実施できる。
【００２５】
Ｍｉｃｒｏ  ＣｈａｎｎｅｌアーキテクチャがＩＢＭのＰＳ／２製品ラインに導入されることによって、真のバス・マスタ機能が実施された。ハードウェア媒介調停プロセス、優先使用の方法、バスを平等に共用するための公平アルゴリスムが、Ｍｉｃｒｏ  ＣｈａｎｎｅｌとＡＴマスタ機能の主な相違である。ＡＴアーキテクチャの下でのバス・マスタ機能は、バス制御の問題と、メモリ再生サイクルの損失によるデータの喪失の問題という簡単でない課題を解くことを必要とした。
【００２６】
Van Nostrand Reinhold 社より出版された、パット A.バウルズ（Pat A. Bowlds）博士の著 "Micro Channel Architecture: Revolution in Personal Computer" は、本発明で企図する、マスタ、装置、調停の問題を扱っている。
【００２７】
図６の実施態様構成図は、構成図に関して図５より上の別のレベルである。これは、ローカル・バス７８（ローカル・アドレス・バス、ローカル・データ・バスおよびローカル制御バス）に加えて、プロセッササポートチップ７４の出力、アドレス及びデータ・バッファ７６の出力線を経由するＡＴバス７０（ＡＴアドレス・バス、ＡＴデータ・バスおよびＡＴ制御バス）を示している。この図に示されたローカル・バス装置は、縦型コネクタ５０を介してローカル・バス７８に接続される、入出力制御装置または回路内エミュレータ（ＩＣＥ）８０である。これは、プロセッサ・インターフェース・バス（ローカル・バス７８）に接続され、ＩＣＥ８０の場合は、プレーナ・ボード上のマイクロプロセッサ７２の動作を禁止し、プレーナ・ボード（例えばプレーナ・ボード２０）全体が縦型コネクタ５０を介して回路内エミュレータによって制御される。
【００２８】
局所バス装置（ローカル・バスに適合する装置）８０、例えば入出力制御装置の場合、例えば、それがＳＣＳＩ制御装置であろうとネットワークであろうと、その特定の装置が短期間、ローカル・バス７８の制御を引き受けることができる。ローカル・バス７８上にセットされた信号は、プロセッサ７２からの標準プロセッサ出力と見なされ、プロセッササポートチップ７４とアドレス及びデータ・バッファ７６によってプロセッサ７２からの標準プロセッサ出力として扱われる。このため、ローカル・バス７８を介し、プレーナ・ボード２０上にある基本プロセッサ７２以外の機構を経由して、ＡＴ仕様のコンピュータ・システムに接続された装置上のメモリにアドレスすることが可能となる。このようにして、縦型コネクタ５０を経由する信号は、ＡＴバス信号及びプロセッサ・バス信号の両方を有する。このようにしてプレーナ・ボード２０を設計し直すことなく、プロセッサ７２に接続される代替マスタを受けることができる。前から予期されていなかった場合、修正された縦型カードが必要となることがある。
【００２９】
ＩＣＥを組み込むことが望ましい場合、考えられる実施態様は、修正された縦型カード２３に差し込まれ、縦型コネクタ５０に差し込まれ、縦型コネクタから回路内エミュレータ・フットプリントに物理的に移される、専用のカードであろう。局所入出力装置（ローカル・バスに適合する入出力装置）の場合、考えられる実施態様はやはり、例えば４個のＡＴバス・コネクタと、局所バス装置を受ける１個の専用のコネクタをもつ修正された縦型カードとなろう。１例として、この専用の縦型カードに挿入される別個のボードとしての局所ＳＣＳＩ装置から設計を始めることができる。本発明によらなければ、ＳＣＳＩ装置など標準の入出力制御装置は、それぞれＦａｍｉｌｙ２のバス設計及びＦａｍｉｌｙ１のバス設計を扱うために１つずつ、２つのコード・バージョンを必要とすることになり、オペレーティング・システムのパスレングスが不必要に増大することになろう。
【００３０】
Ｆａｍｉｌｙ１とＦａｍｉｌｙ２の実施態様の間ではコード・アーキテクチャにいくつかの本質的相違がある。Ｆａｍｉｌｙ１の設計では、オペレーティング・システムとＢＩＯＳが一緒になって、転送すべきデータを識別し、ＳＣＳＩ制御装置の他に、ＤＭＡ制御装置を（それが使用中の装置であるとした場合）プログラミングしなければならない。両者は、どちらの場合にもハードウェアに作用し、転送を行う準備をさせるため、それらをセットアップし同期させる。システム制御ブロック・アーキテクチャをもつＦａｍｉｌｙ２の設計の場合、オペレーティング・システム及びＢＩＯＳが、転送しようとするデータ域を収集し、いくつかのコマンド列を生成し、制御ブロック、あるいは互いに連係された一連の制御ブロックを書き込む。次いで、バス・マスタに、タスク・リストがメモリのある点で始まることを知らせ、次に、バス・マスタはデータを前後に移動させるだけでなく、実際に主記憶装置からコマンドを引き出す。次いで、これらのコマンドを互いに連鎖して、オペレーティング・システムが同様のコード経路を通過する回数を最小にすることができる。また、入出力制御装置とシステムの間で起こる割込みの数を減らす。割込みコード経路長は、オペレーティング・システム中で非常に長いパスであることがよく知られており、特に、割込みが余りに頻繁な場合には、全体的システム性能を低下させる。
【００３１】
Ｆａｍｉｌｙ１バス・アーキテクチャは、マスタがローカル・バスの制御を引き受けることを許すとしても、最小サイクル時間が約３７５ナノ秒なので、若干の性能限界が存在する。縦型カードコネクタを介するローカル・バス装置は、サイクルの種類に応じて、１００〜２００ナノ秒でメモリにアクセスする。このため、データは、縦型カード上の入出力制御装置実施態様から、主記憶装置中の入出力制御装置から前後に移動することができる。実際に、回路内エミュレータを接続し、それがシステムの制御を引き受けることが絶対に必要である。というのは、回路内エミュレータは全速で走行する必要があるが、それはＦａｍｉｌｙ１バスのマスタ機能を介するのではなく、ローカル・バスに接続することによって可能となる機能だからである。
【００３２】
ＡＴバスは多重アーキテクチャ式マスタ機能に適合されていないので、マスタ機能はある程度制限されている。それは、例えば、システム制御ブロックを有するマイクロ・チャネル・アーキテクチャのように精巧ではない。最も望ましいと思われる装置のタイプは、特定の装置を認識する既存のソフトウェアで完全にサポートされるものである。これは、独自のハードウェア再設計を行う必要なく、Ｆａｍｉｌｙ１プラットフォーム上に簡単に移行することが可能である。
【００３３】
コネクタの論理モデルは、ローカル・バス及びＡＴバス用の備えを含んでいる。コネクタ５０は、ローカル・バス信号を受け取る。例示的コネクタのほぼ中心部分にあるＡＴバスに帰属させることのできる、定義済みの１組の信号がある。ローカル・アドレス・バスは通常、コネクタの一端に接続され、ローカル・データ・バスは通常、コネクタの他端に接続される。また、コネクタの両端には、様々な制御信号がある。接続の場所は、回路レイアウトにおけるコネクタ本体へのアクセス可能性に応じて決まる。したがって、この特定の実施態様は、信号がコネクタ・インターフェースのどこにかかるかという限りで、プレーナ・ボード設計によって案内される。
【００３４】
本発明の機能の提供は、縦型コネクタ５０と、プレーナ・ボード２０に追加された１対の３状態駆動機構及びプルアップ抵抗を含む簡単な多重化回路とに、５０または６０個の信号を比較的安価に追加することによって実施できる。
【００３５】
プロセッサ・バスを縦型カード・インターフェースへと経路指定することの他の副次的利点は、テスト及びデバッグのため、ＡＴまたは入出力バスならびにプロセッサ・バスに容易にアクセスできることである。さらに、今や最新式コンピュータ・システムに必要な独特の接続方式によらず、インターフェースによってプロセッサ・エミュレーションが実施できる。
【００３６】
図面及び明細書中で、本発明の好ましい実施例を詳しく記述してきた。特定の用語を使用してきたが、この記述では、限定する目的ではなく、総称的かつ記述的な意味でのみ術語を使用する。
【図面の簡単な説明】
【図１】本発明を実施したパーソナル・コンピュータの透視図である。
【図２】シャーシ、カバー、プレーナ・ボード、縦型コネクタ、背面パネルを含む、図１のパーソナル・コンピュータ・システムのいくつかの構成要素間の協働関係を示す、これらの構成要素の分解透視図である。
【図３】プレーナ・ボード、縦型ボード、背面パネル、部分シャーシ間の協働関係を示す、これらの構成要素の透視図である。
【図４】相互に協働関係にある、プレーナ・ボード及び縦型カードの透視図である。
【図５】図１、図２、図３及び図４のパーソナル・コンピュータ・システムのいくつかの構成要素の概略図である。
【図６】代替バス・マスタの局所プロセッサを制御する能力を概略的に示す、実施態様構成図である。
【符号の説明】
１０  コンピュータ
１５  カバー
１６  背面パネル
１９  シャーシ
２０  プレーナ・ボード
２２  上側ベイ
２３  縦型カード
２４  コネクタ・カード用・スロット
２５ コネクタ・カード用・スロット
２６ コネクタ・カード用・スロット
２７ コネクタ・カード用・スロット
２８ コネクタ・カード用・スロット
３２  プロセッサ
３４  ローカル・アドレス・バス
３６  ローカル・制御バス
３８  ローカル・データ・バス
４０  コプロセッサ
４２  プロセッササポートチップ
４４  入出力制御装置／ＤＭＡ
【図１】
0003751527.tif 000002
【図２】
0003751527.tif 000003
【図３】
0003751527.tif 000004
【図４】
0003751527.tif 000005
【図５】
0003751527.tif 000006
【図６】
0003751527.tif 000007