(57)【特許請求の範囲】
【請求項１】
同期信号が周期的に挿入された同期多重信号を入力し、前記同期信号の周波数成分以外の不要成分を除去する不要信号除去フィルタと、
前記不要信号が除去された同期多重信号の出力レベルの最大値を周期的に繰り返される特定期間で検出し、前記最大値を検出したタイミングをレベル最大値タイミングとして出力するレベル最大値タイミング検出回路と、
再生するクロックの位相を制御する位相比較／制御回路と、
前記位相比較／制御回路からの制御に従ってクロックを再生する電圧制御発振器と、
前記電圧制御発振器で再生されたクロックを周波数分周し、前記同期信号と同一の周波数を有する分周出力を得る周波数分周器と、
前記レベル最大値タイミング検出回路の動作タイミングを制御する時間窓のオープン／クローズを制御する時間窓信号を出力する時間窓発生回路とを備え、
前記レベル最大値タイミング検出回路は、前記時間窓発生回路からの時間窓信号に従って時間窓がオープンされている期間を前記特定期間として動作する回路であり、
前記位相比較／制御回路は、前記レベル最大値タイミング検出回路からのレベル最大値タイミングにおける前記周波数分周回路からの分周出力の位相を保持し、前記特定期間の終了毎に前記保持された位相を読み込み、前記位相の読み込み動作を所定回数行って、前記位相毎に読み込まれた数を記憶し、前記読み込まれた数が最大となった位相を検出し、前記検出された位相の変化状態によって前記分周出力の位相の進み／遅れを判断し、再生するクロックの位相を制御すると共に、前記検出された位相により前記時間窓発生回路に対して時間窓位置を制御する情報を出力する回路であり、
前記時間窓発生回路が、前記位相比較／制御回路からの時間窓位置を制御する情報と、前記周波数分周器からの分周出力に従って同期信号と同周期で時間が繰り返される時間窓信号を出力する回路であることを特徴とする位相同期回路。
【請求項２】
位相比較／制御回路が、レベル最大値タイミングにおける周波数分周回路からの分周出力の位相をレベル最大値アドレスとして保持するレベル最大値アドレスレジスタと、特定期間終了毎に、前記レベル最大値アドレスレジスタに保持されたレベル最大値アドレスを読み込み、前記レベル最大値アドレスの読み込みが予め設定された回数に達するまで、前記読み込まれたアドレス毎に読み込まれた数をカウントし、前記設定された回数に達した場合に、前記読み込まれた数が最大となったアドレスを最大カウントアドレスとして出力する最大カウントアドレス検出部と、前記最大カウントアドレス検出部から最大カウントアドレスを入力し、前回入力した最大カウントアドレスと比較して、増加方向の変化又は減少方向の変化を判断し、当該判断によって周波数分周回路からの分周出力の位相の進み／遅れを判断し、再生するクロックの位相を制御する制御信号と、前記入力した最大カウントアドレスにより時間窓位置を制御する情報を出力する位相制御部とを有する位相比較／制御回路であることを特徴とする請求項２記載の位相同期回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、送受信システムの受信機に用いられる位相同期回路に係り、特に高精度で安定した再生クロックを得ることができる位相同期回路に関する。
【０００２】
【従来の技術】
位相同期回路は、同期信号が周期的に挿入された同期多重信号を受信して、当該多重信号に位相同期した信号を再生するものである。ここでは同期多重信号としてテレビ信号を、同期信号として水平同期信号を例として説明する。
【０００３】
従来の位相同期回路について図５を使って説明する。図５は、従来の位相同期回路の一構成例を示すブロック図である。
従来の位相同期回路は、しきい値判定回路４１と、ワンショット回路４２と、ＰＬＬ回路５０とから構成され、更にＰＬＬ回路５０は、位相比較器４３と、ループフィルタ４４と、ＶＣＯ４５と、分周器４６とを備えている。
【０００４】
従来の位相同期回路の各部について説明する。
しきい値判定回路４１は、入力されるＮＴＳＣ（National Television System Committee）反転信号と予め設定されているしきい値とを比較し、入力信号がしきい値よりも大きい場合にパルス信号を出力するものである。
【０００５】
ワンショット回路４２は、ワンショットゲート回路であり、ゲートが開いている場合のパルス入力に対してはスルー出力し、一旦、パルス信号を入力するとＨＳ周期の２分の１以上の一定時間ゲートを閉じ、パルス信号の入力を受け付けないものである。
尚、この回路は、ＮＴＳＣ信号の垂直帰線期間で等化パルス（ＨＳの２分の１の周期で水平同期パルスと同電圧レベルとなる信号）が伝送される際に、不要パルスの発生を防止するための保護回路である。
【０００６】
ＰＬＬ回路５０は、ワンショット回路４２からのパルス信号を基準信号として入力し、この基準信号と局部発振器出力との位相を比較して、その誤差情報から局部発信出力の周波数及び位相を基準信号と一致させて、同期するクロックを再生する一般的なＰＬＬ回路である。
【０００７】
ここで位相比較器４３は、ワンショット回路４２からのパルス信号と、分周器４６からの信号との位相を比較し、その差に比例した直流電圧を出力するものである。
ループフィルタ４４は、位相比較器４３からの直流電圧出力から雑音を除去するループフィルタである。
ＶＣＯ４５は、電圧制御発振器（Voltage Controlled Oscillator:ＶＣＯ）で、入力電圧によって発振周波数を可変にできる発振器である。
分周器４６は、入力信号の周波数を整数分の一にする装置である。
【０００８】
従来の位相同期回路の動作は、ＮＴＳＣ反転信号が入力され、しきい値判定回路４１で予め設定されているしきい値と比較されて、入力信号がしきい値よりも大きい場合にパルス信号が出力され、ワンショット回路４２でパルス信号入力後特定時間はパルス信号入力を受け付けないようにして不要パルスの発生を防止し、ＰＬＬ回路５０でパルス信号の同期した再生クロックを発生させるようになっている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の位相同期回路では、例えばテレビ信号に混信波が混在する場合、しきい値判定が的確にできずに同期動作の不良を引き起こすという問題があった。
尚、混信波については、「スポラディックＥ層伝搬と外国電波の混信」テレビジョン学会誌  Ｖｏｌ．３６、Ｎｏ５（１９８２）に詳しく記載されている。
【００１０】
例えば、混信波を含むＮＴＳＣ反転信号を復調するための同期動作では、混信波は時間と共に、電界強度レベル、周波数等が変動するため、しきい値判定回路４１の出力タイミングが不安定となり、正確なＰＬＬ基準信号が検出不能となる。
【００１１】
そのため、ＰＬＬが混信波変動に追従しようとしてＰＬＬの出力である再生クロックにジッタが生じることになり、再生クロックをＡ／Ｄ変換器のサンプリングクロックとして使用すると、復調映像輝度がゆらゆらと変動する現象（フリッカ）の発生を引き起こすという問題点があった。
【００１２】
また、受信した映像信号のレベルに応じてしきい値判定回路４１におけるしきい値の調整が必要で、特に混信波が混在する場合においてはよりシビアな調整が要求されるという問題点があった。
【００１３】
そこで、上記従来例の問題点を解決して、周期的に同期信号が挿入された同期多重信号に混信波が含まれる場合においても、安定したＰＬＬ基準信号を検出でき、高精度の再生クロックを得ることができる位相同期回路が提案されている。
【００１４】
提案された位相同期回路は、多重信号から同期信号以外の不要成分を除去し、同期信号の周期長以内の特定時間開かれる時間窓において、不要成分が除去された信号の出力レベルの最大タイミングを検出し、当該タイミングにおける位相同期ループからの分周出力の位相の変化状態（位相の進み／遅れ）によって再生クロックの位相を制御するようになっている。
【００１５】
ここで、同期多重信号に混信波が混在していても高精度の再生クロックを得ることができる上記位相同期回路について図６を使って説明する。図６は、フェージング下においても高精度の再生クロックを得るよう提案されている位相同期回路の構成ブロック図である。
提案されている位相同期回路は、図６に示すように、不要信号除去フィルタ１と、レベル最大値タイミング検出回路２と、位相比較／制御回路３と、ＶＣＯ４と、周波数分周回路５と、時間窓発生回路６とから構成されており、更に、位相比較／制御回路３は、レベル最大値アドレスレジスタ３６と、位相制御回路３７とから構成されている。
【００１６】
次に、上記提案された位相同期回路の各部について具体的に説明する。
不要信号除去フィルタ１は、同期信号が周期的に挿入された同期多重信号を入力し、同期信号の周波数成分以外の不要成分を除去するものであり、具体的には、低域フィルタ（Low Pass Filter）、帯域フィルタ（Band Pass Filter）等である。
【００１７】
ＶＣＯ４は、従来と同様の入力電圧によって発信周波数を可変にできる発振器であり、位相制御回路３７からの制御信号に従って基準発信周波数に対し±Δｆだけ周波数オフセットした再生クロックを出力するものである。
【００１８】
周波数分周回路５は、入力信号の周波数を整数分の一にする装置であって、入力信号に含まれる同期信号と同一周波数を得る回路であるため、ここではＨＳ周期（水平同期信号周期）のアドレス情報を提供するものである。
【００１９】
時間窓発生回路６は、レベル最大値タイミング検出回路２を動作させる特定期間である時間窓のオープン／クローズを制御する時間窓信号を出力するものであり、位相比較／制御回路３からの時間窓位置アドレスと、周波数分周器５からの分周出力とに従って、時間窓位置アドレスの前後特定時間で時間窓をオープンするような、同期信号と同周期で同期信号周期長以内に設定される時間窓がくり返される時間窓信号を出力する。
【００２０】
そして、レベル最大値タイミング検出回路２は、時間窓発生回路６からの時間窓信号に従って、時間窓がオープンの場合に動作するものであり、不要信号除去フィルタ１の出力レベルの最大値が得られたタイミングを検出し、レベル最大値タイミング信号を後段の位相比較／制御回路３に基準信号として出力するものである。不要信号除去フィルタ１の出力レベルが最大となるタイミングが、すなわち、検出すべき同期信号のタイミングとなっている。
【００２１】
位相比較／制御回路３は、レベル最大値タイミング検出回路２から入力されたレベル最大値タイミング信号を受けて、当該タイミングにおける周波数分周回路５からの分周出力の位相を参照し、前回参照した位相からの変化に従ってＶＣＯ４の位相を制御し、参照した位相に従って時間窓発生回路６に対して時間窓位置アドレスを出力するものである。
【００２２】
具体的には、位相比較／制御回路３のレベル最大値アドレスレジスタ３６は、レベル最大値タイミング検出回路２からのレベル最大値タイミング信号を受けて、当該タイミングにおける水平同期信号の位相情報であるＨＳ周期アドレス（レベル最大値アドレス）を保持するものである。
【００２３】
また、位相制御回路３７は、レベル最大値アドレスレジスタ３６からのレベル最大値アドレスを、内部記憶エリアに保持している前回のレベル最大値アドレスと比較して、位相の変化、つまりレベル最大値アドレスの進み／遅れを判断し、ＶＣＯ４のクロックの位相を制御する制御信号を出力し、参照したレベル最大値アドレスに従って時間窓発生回路６に時間窓位置アドレスを出力するものである。
【００２４】
次に、上記提案された位相同期回路の動作について図６を用いて説明する。
上記位相同期回路に同期多重信号が入力されると、不要信号除去フィルタ１において、同期信号成分以外の不要信号が除去され、レベル最大値検出回路２に入力される。レベル最大値検出回路２は、時間窓がオープンになると動作を開始し、時間窓内において入力信号のレベルが最大となったタイミング（レベル最大値タイミング）を検出して、レベル最大値タイミング信号を位相比較／制御回路３のレベル最大値アドレスレジスタ３６に出力する。
【００２５】
そして、位相比較／制御回路３のレベル最大値アドレスレジスタ３６が、レベル最大値タイミング信号のタイミングで、周波数分周回路５からのＨＳアドレスをラッチし、時間窓がクローズとなると、位相制御回路３７が、レベル最大値アドレスレジスタ３６からレベル最大値アドレスを読み込む。
【００２６】
そして、位相制御回路３７が、前回のレベル最大値アドレスと、今回参照したレベル最大値アドレスとを比較して、位相の進み／遅れを判断し、それに従ってＶＣＯ４に対して位相を制御する制御信号を出力し、それと共に時間窓発生回路６に時間窓位置の制御のための時間窓アドレスを出力するようになっていた。
【００２７】
すなわち、前回のレベル最大値アドレスより今回検出したレベル最大値アドレスが進んているならば、ＶＣＯ４を制御して再生クロックの位相を遅らせ、また、前回より今回が遅れているならば、再生クロックを進ませるようにＶＣＯ４を制御する。この制御により再生クロックと同期多重信号に含まれる同期信号の位相はほぼ一致する（同期信号と再生クロックとの位相差０となる）ものである。
【００２８】
ここで、レベル最大値アドレスは理論的にはＨＳ周期毎に一定になるはずであるが、実際にはレベル最大値タイミング検出回路２のレベル最大値の検出誤差によりレベル最大値アドレスが微小な範囲で変動してしまう。しかしながら、提案された位相同期回路では、レベル最大値アドレスの変動についての配慮が十分に為されてはいなかった。
【００２９】
そのため、提案された位相同期回路の位相比較／制御回路は、位相差０から少しでも位相が進むと位相を遅らせ、少しでも位相が遅れると位相を進めるように動作することになり、レベル最大値アドレスの変動に伴って、位相差０付近で再生クロックが安定しない状態（ジッタ）になってしまうことがあった。
【００３０】
本発明は上記実状に鑑みて為されたもので、周期的に同期信号が挿入された同期信号に混信波が含まれる場合でも、高精度で再生クロックを生成することができ、更に位相差０付近で再生クロックが安定しない状態（ジッタ）を防ぎ、安定した再生クロックを生成できる位相同期回路を提供することを目的とする。
【００３１】
【課題を解決するための手段】
上記従来例の問題点を解決するための本発明は、位相同期回路において、同期信号が周期的に挿入された同期多重信号を入力し、同期信号の周波数成分以外の不要成分を除去する不要信号除去フィルタと、不要信号が除去された同期多重信号の出力レベルの最大値を周期的に繰り返される特定期間で検出し、最大値を検出したタイミングをレベル最大値タイミングとして出力するレベル最大値タイミング検出回路と、再生するクロックの位相を制御する位相比較／制御回路と、位相比較／制御回路からの制御に従ってクロックを再生する電圧制御発振器と、電圧制御発振器で再生されたクロックを周波数分周し、同期信号と同一の周波数を有する分周出力を得る周波数分周器と、レベル最大値タイミング検出回路の動作タイミングを制御する時間窓のオープン／クローズを制御する時間窓信号を出力する時間窓発生回路とを備え、レベル最大値タイミング検出回路は、時間窓発生回路からの時間窓信号に従って時間窓がオープンされている期間を特定期間として動作する回路であり、位相比較／制御回路は、レベル最大値タイミング検出回路からのレベル最大値タイミングにおける周波数分周回路からの分周出力の位相を保持し、特定期間の終了毎に保持された位相を読み込み、位相の読み込み動作を所定回数行って、位相毎に読み込まれた数を記憶し、読み込まれた数が最大となった位相を検出し、検出された位相の変化状態によって分周出力の位相の進み／遅れを判断し、再生するクロックの位相を制御すると共に、検出された位相により時間窓発生回路に対して時間窓位置を制御する情報を出力する回路であり、時間窓発生回路が、位相比較／制御回路からの時間窓位置を制御する情報と、周波数分周器からの分周出力に従って同期信号と同周期で時間が繰り返される時間窓信号を出力する回路であることを特徴としており、高精度の再生クロックを生成することができ、更に、入力信号中の同期信号と再生クロックとの位相差が十分小さくなった状態において、検出誤差等により読み込まれる位相が微小範囲で変動したとしても、該変動が直接位相制御に反映されるのを防ぎ、安定した再生クロックを得ることができる。
【００３３】
【発明の実施の形態】
本発明の実施の形態について図面を参照しながら説明する。
本発明の実施の形態に係る位相同期回路（本装置）は、位相比較／制御回路の位相制御回路に、読み込んだレベル最大値アドレスのアドレス毎の読み込み回数をカウントして、特定の期間内に最も多くカウントされたアドレスを最大カウントアドレスとして検出し、該最大カウントアドレスに基づいて位相制御を行うようにしており、レベル最大値アドレスが検出誤差により変動しても、位相制御への影響を抑制してジッタを防ぎ、安定した再生クロックを生成することができるものである。
【００３４】
本発明の実施の形態に係る位相同期回路（本装置）の構成について図１を用いて説明する。図１は、本発明の実施の形態に係る位相同期回路（本装置）の構成ブロック図である。
図１に示すように、本装置の基本的な構成は、図６に示した位相同期回路とほぼ同様であり、不要信号除去フィルタ１と、レベル最大値タイミング検出回路２と、位相比較／制御回路３′と、ＶＣＯ４と、周波数分周回路５と、時間窓発生回路６とから構成されているが、位相比較／制御回路３′の構成及び動作が図６に示した位相同期回路の位相比較／制御回路３とは一部異なっている。
【００３５】
各構成部分について具体的に説明する。
上記構成部分の内、不要信号除去フィルタ１と、レベル最大値タイミング検出回路２と、 ＶＣＯ４と、周波数分周回路５と、時間窓発生回路６の構成及び動作は図６に示した位相同期回路と同様であるため、ここでは説明を省略する。
【００３６】
次に、本装置の特徴部分である位相比較／制御回路３′について具体的に説明する。
位相比較／制御回路３′は、図１に示すように、レベル最大値アドレスレジスタ３１と、位相制御回路３２とから構成されており、更に、位相制御回路３２は、レベル最大値アドレスカウンタ３３と、最大カウントアドレス検出器３４と、位相制御部３５とから構成されている。
【００３７】
レベル最大値アドレスレジスタ３１は、図６に示したレベル最大値アドレスレジスタ３６と同様のものであり、レベル最大値タイミング検出回路２からレベル最大値タイミング信号が入力された場合に、周波数分周器５からの水平同期アドレス（ＨＳアドレス）をレベル最大値アドレスとして読み込み、保持するものである。
【００３８】
位相制御回路３２は、レベル最大値アドレスレジスタ３１からのレベル最大値アドレスの入力を受けて、レベル最大値アドレスの変化に基づいて位相のずれを検出し、ＶＣＯ４に対して位相を制御する制御信号を出力するものであるが、本装置の特徴として、位相制御回路３２は、レベル最大値アドレスレジスタ３１からレベル最大値アドレスが入力される度に位相制御を行うのではなく、一定期間内のレベル最大値アドレスのアドレス毎の出現数をカウントし、該カウント数が最大であったアドレスを最大カウントアドレスとして検出し、該最大カウントアドレスの変化に基づいて位相制御を行うものである。
【００３９】
ここで、位相制御回路３２の各部について説明する。
最大カウントアドレス検出部３４は、ＨＳ周期毎にレベル最大値アドレスレジスタ３１からレベル最大値アドレスを読み込み、アドレス毎に読み込んだ数を保持しておき、一定期間毎に期間内に最も多くカウントされたアドレスを最大カウントアドレスとして位相制御部３５に出力するものである。
【００４０】
具体的には、最大カウントアドレス検出部３４は水平同期周期長に相当するアドレスに対応したカウンタを備えており、レベル最大値アドレスレジスタ３１からレベル最大値アドレスを読み込むと、読み込んだレベル最大値アドレスに対応したカウンタの値をインクリメントしていき、予め設定された回数（ｎ回）だけカウントした後、カウンタ値が最大となったアドレスを検出して、最大カウントアドレスとして位相制御部３５に出力するようになっている。
【００４１】
ここで、最大カウントアドレス検出部３４について図２を用いて説明する。図２は、最大カウントアドレス検出部３４の動作を示す模式説明図である。
図２では、水平同期周期長に相当するアドレスが０〜９の１０アドレスである場合を例として示しており、各アドレスに対応して１０個のカウンタが設けられている。そして、最大カウントアドレス検出部３４は、レベル最大値アドレスレジスタ３１からレベル最大値アドレスを読み込むと、レベル最大値アドレスに対応したカウンタのカウンタ値を＋１していく。
【００４２】
そして、最大カウントアドレス検出部３４は、予め設定された回数（ここでは２０回）だけカウントする（読み込む）と、その時点でカウンタ値が最大となっているカウンタに対応したアドレスを最大カウントアドレスとして位相制御部３５に出力するものである。図２の例ではカウンタ値が「１０」となった「アドレス４」を最大カウントアドレスとして検出する。
【００４３】
つまり、最大カウントアドレス検出部３４では、レベル最大値アドレスをｎ回読み込む間に、最も高い頻度で読み込まれた（出現数が最大であった）レベル最大値アドレスを、最も信頼性の高いレベル最大値アドレスであるとみなして最大カウントアドレスとして検出するものである。
【００４４】
従って、同期信号と再生クロックとがほぼ同期している状態では、レベル最大値タイミング検出回路２におけるレベル最大値タイミングの検出に誤差が生じて、レベル最大値アドレスレジスタ３６にて保持されるレベル最大値アドレスがばらついたとしても、位相制御部３５に出力される最大カウントアドレスはほぼ一定となる。これにより、本装置では、レベル最大値アドレスのばらつきの影響を受けにくくして再生クロックのジッタを防ぐことができるものである。
【００４５】
位相制御部３５は、最大カウントアドレス検出部３４からの最大カウントアドレスの入力を受けて、前回入力された最大カウントアドレスと比較して、位相の進み／遅れを判断し、それに基づいてＶＣＯ４の位相制御を行うと共に、今回入力された最大カウントアドレスを時間窓発生回路６に時間窓位置制御のための時間窓位置アドレスとして出力するものである。
【００４６】
具体的には、位相制御部３５は、前回の最大カウントアドレスより今回検出した最大カウントアドレスが進んていれば、ＶＣＯ４を制御して再生クロックの位相を遅らせ、また、前回より今回が遅れていれば、再生クロックを進ませるようにＶＣＯ４を制御する。
【００４７】
このように、本装置の位相制御部３５では、レベル最大値アドレスを１回読み込む度にＶＣＯ４の位相制御を行うのではなくｎ回の読み込み毎に最大カウントアドレスに基づいて位相制御を行うため、位相制御の頻度は小さくなる。しかし、位相差０付近においてはあまり頻繁に位相制御を行う必要はなく、また、検出誤差によるレベル最大値アドレスのばらつきが位相制御に直接反映されなくなるため、位相差０付近で再生クロックが不安定になるのを防ぐことができるものである。
【００４８】
但し、電源投入直後等、同期多重信号中の同期信号と再生クロックとの位相差が大きい初期状態においては、位相制御部３５における設定回数ｎを小さくして、位相制御部３５における位相制御の頻度を高くし、位相差が小さくなるにつれてｎの値を大きくしてもよい。
【００４９】
例えば、再生クロックと同期多重信号中の同期信号との位相差が基準値より大きければ、第１の設定値としてｎ＝１を設定し、図６の位相同期回路と同様に、位相制御回路３２がレベル最大値アドレスを読み込む度に位相制御を行って、早く位相差を小さくするようにし、位相差が基準値以下になった場合に第２の設定値としてより大きな値をｎに設定してもよい。また、位相差に応じてｎの値をより細かく段階的に引き上げていくことも可能である。
【００５０】
このように、最大カウントアドレスを検出する際のレベル最大値アドレスの読み込み回数ｎを、電源投入時には小さくして、その後段階的に上げることにより、電源投入時の初期状態では頻繁に位相制御を行って位相差を急速に小さくすることができると共に、位相差が十分小さくなった状態においては、ジッタを防ぎ、安定した再生クロックを得ることができるものである。
【００５１】
次に、本装置の動作について図１を用いて説明する。
本装置に同期多重信号が入力されると、不要信号除去フィルタ１において、同期信号成分以外の不要信号が除去され、レベル最大値検出回路２に入力される。レベル最大値検出回路２は、時間窓発生回路６からの時間窓信号によって時間窓がオープンになると動作を開始し、時間窓内において入力信号のレベルが最大となったタイミング（レベル最大値タイミング）を検出して、レベル最大値タイミング信号を位相比較／制御回路３′のレベル最大値アドレスレジスタ３１に出力する。
【００５２】
そして、位相比較／制御回路３′のレベル最大値アドレスレジスタ３１が、レベル最大値タイミング信号のタイミングで、周波数分周回路５からのＨＳアドレスをラッチし、時間窓がクローズとなると、位相制御回路３２が、レベル最大値アドレスレジスタ３１からレベル最大値アドレスを読み込む。時間窓がクローズとなっている時間帯を利用して、レベル最大値アドレスレジスタ３１がリセットされる。
【００５３】
そして、位相制御回路３２の最大カウントアドレス検出部３４が、読み込んだレベル最大値アドレスに対応するカウンタのカウンタ値をインクリメントする。そして、上記動作を繰り返して、最大カウントアドレス検出部３４が、設定されているｎ回分のレベル最大値アドレスの読み込みを行うと、ｎ回の読み込みにおける最大カウントアドレスを検出して位相制御部３５に出力する。最大カウントアドレスの出力後、最大カウントアドレス検出部３４のカウンタはリセットされる。
【００５４】
そして、位相制御部３５が、内部に記憶されている前回の最大カウントアドレスと、今回入力された最大カウントアドレスとを比較して、位相の進み／遅れを判断し、それに従ってＶＣＯ４に対して位相を制御する制御信号を出力し、それと共に時間窓発生回路６に時間窓位置アドレスを出力する。このようにして本装置の動作が行われるものである。
【００５５】
また、図６の位相制御回路３７と同様に、本装置の位相制御回路３２は、電源投入直後、位相同期再引き込み時等の初期状態では、正しいパルス位置、すなわち時間窓位置アドレスを特定できないため、時間窓を常時オープンするために時間窓位置アドレスとして特定値ｘ（時間窓位置アドレスと重複しない任意の整数）を出力するようにしている。
【００５６】
また、図１に示した位相比較／制御回路３′をＤＳＰ（Digital Signal Processor）によって実現しても構わない。図３は、図１の位相比較制御回路３′をＤＳＰによって実現した構成例を示す構成ブロック図である。
図３に示すように、ＤＳＰを備えた位相同期回路は、図１の位相比較制御回路３′の代わりにＤＳＰ７を備えた構成となっており、ＤＳＰ７にはＨＳ周期長に相当するアドレスに対応したレジスタを備えている。例えば、ＨＳ周期に相当するアドレスが０〜４５４であるとすると、レジスタは４５５個用意されている。
【００５７】
そして、ＤＳＰ７が、レベル最大値アドレスのｎ回分の読み込みから最大カウントアドレスを検出して、それに基づいて位相の変化を検出し、ＶＣＯ４の位相制御を行う機能をソフトウエアで実現するようになっている。
【００５８】
次に、図３に示した位相同期回路におけるＤＳＰの処理について図４を用いて説明する。図４は、図３に示した位相同期回路におけるＤＳＰの処理を示すフローチャート図である。
図４に示すように、ＤＳＰ７は、レベル最大値タイミング検出回路２よりレベル最大値タイミング信号が入力されたかどうかを判断し（１００）、レベル最大値タイミング信号が入力されると、そのタイミングで周波数分周器５よりＨＳ周期アドレスを読み取り、レベル最大値アドレスとして特定エリアに保持する（１０２）。
【００５９】
そして、ＤＳＰ７は、時間窓発生回路６からの時間窓信号により時間窓がクローズになったかどうかを判断し（１０３）、クローズでなければ処理１００に戻ってレベル最大値タイミング信号を待ち受け、レベル最大値アドレスを更新していく。これにより時間窓が１回オープンしていた間に不要信号除去フィルタ１からの入力レベルが最大となったタイミングのアドレスが特定エリアに保持される。
【００６０】
そして、処理１０３で時間窓がクローズになった場合には、ＤＳＰ７は、保持されているレベル最大値アドレスに対応したレジスタを＋１し（１０４）、レジスタへのカウントが予め設定されたｎ回に達したかどうかを判断する（１０６）。ｎ回に達していなければＤＳＰ７は処理１００に移行して同様の処理を繰り返す。
【００６１】
また、処理１０６においてレジスタへのカウントがｎ回に達した場合には、ＤＳＰ７は、レジスタを参照して最大カウントアドレスを検出し（１０８）、レベル最大値アドレスとレジスタとをクリアする（１１０）。
【００６２】
そして、ＤＳＰ７は、検出した最大カウントアドレス（Ａ）と前回検出した最大カウントアドレス（Ｂ）とを比較して（１１２）、Ａ＜Ｂ、すなわち今回よりも前回の方が大きい場合には、再生クロックの位相が同期信号に比べて遅れていると判断して、ＶＣＯ４を進めるように制御する（１１４）。
【００６３】
また、処理１１２において、Ａ＝Ｂであれば、ＤＳＰ７は、再生クロックと同期信号との位相が一致していると判断して、ＶＣＯ４の位相制御は行わない（１１６）。また、処理１１２において、Ａ＞Ｂであれば、再生クロックの位相が進んでいると判断して、ＶＣＯ４の位相を遅らせるように制御する（１１８）。
【００６４】
そして、ＤＳＰ７は、ＢをＡで更新して（１２０）、処理１００に移行し、同様の処理を繰り返す。このようにしてＤＳＰを用いた位相同期回路におけるＤＳＰ７の処理が行われるものである。
【００６５】
本発明の実施の形態に係る位相同期回路（本装置）によれば、レベル最大値タイミング検出回路２が、時間窓が１回オープンしている間に不要信号除去フィルタ１からの出力レベルが最大となるレベル最大値タイミングを検出してレベル最大値信号を出力し、位相比較制御回路３′のレベル最大値アドレスレジスタ３１が、レベル最大値信号が入力されると周波数分周器５からのＨＳアドレスをラッチしてレベル最大値アドレスとして保持し、位相制御回路３２の最大カウントアドレス検出部３４が、時間窓がクローズになるとレベル最大値アドレスレジスタ３１からレベル最大値アドレスを読み込み、アドレス毎にレベル最大値アドレスとして読み込まれた回数をカウントし、予め設定された回数ｎだけ読み込むと最も多くカウントされたアドレスを最大カウントアドレスとして検出して出力し、位相制御部３５が、今回検出された最大カウントアドレスを前回検出された最大カウントアドレスと比較して位相の進み／遅れを判断して、ＶＣＯ４における位相制御を行うようにしているので、再生クロックと同期信号との位相差を十分小さくすることができ、更に、位相差０付近において、レベル最大値タイミングの検出誤差等によりレベル最大値アドレスにばらつきを生じたとしても、ｎ回読み込んだレベル最大値アドレスの中から最大頻度で出現したアドレスに基づいて位相制御を行うことができ、ばらつきの影響を大幅に低減し、再生クロックのジッタを防ぐことができる効果がある。
【００６６】
また、電源投入直後の初期状態においては、最大カウントアドレス検出部３４における設定回数ｎを小さくし、ほぼ同期してからはｎを大きくすることにより、初期状態で再生クロックと同期多重信号中の同期信号との位相差が大きい間は、位相制御回路３２にて頻繁に位相制御を行って再生クロックの位相を迅速に同期信号に同期させると共に、位相差が十分小さくなってからは、検出誤差によるレベル最大値アドレスのばらつきの影響を抑制して、安定した再生クロックを生成することができる効果がある。
【００６７】
【発明の効果】
本発明によれば、同期信号が周期的に挿入された同期多重信号を入力し、同期信号の周波数成分以外の不要成分を除去する不要信号除去フィルタと、不要信号が除去された同期多重信号の出力レベルの最大値を周期的に繰り返される特定期間で検出し、最大値を検出したタイミングをレベル最大値タイミングとして出力するレベル最大値タイミング検出回路と、再生するクロックの位相を制御する位相比較／制御回路と、位相比較／制御回路からの制御に従ってクロックを再生する電圧制御発振器と、電圧制御発振器で再生されたクロックを周波数分周し、同期信号と同一の周波数を有する分周出力を得る周波数分周器と、レベル最大値タイミング検出回路の動作タイミングを制御する時間窓のオープン／クローズを制御する時間窓信号を出力する時間窓発生回路とを備え、レベル最大値タイミング検出回路は、時間窓発生回路からの時間窓信号に従って時間窓がオープンされている期間を特定期間として動作する回路であり、位相比較／制御回路は、レベル最大値タイミング検出回路からのレベル最大値タイミングにおける周波数分周回路からの分周出力の位相を保持し、特定期間の終了毎に保持された位相を読み込み、位相の読み込み動作を所定回数行って、位相毎に読み込まれた数を記憶し、読み込まれた数が最大となった位相を検出し、検出された位相の変化状態によって分周出力の位相の進み／遅れを判断し、再生するクロックの位相を制御すると共に、検出された位相により時間窓発生回路に対して時間窓位置を制御する情報を出力する回路であり、時間窓発生回路が、位相比較／制御回路からの時間窓位置を制御する情報と、周波数分周器からの分周出力に従って同期信号と同周期で時間が繰り返される時間窓信号を出力する回路としており、同期信号が周期的に挿入された同期多重信号から前記同期信号の周波数成分以外の不要成分を除去し、同期信号と同周期で、周期長以内の任意の時間開かれる時間窓内において、不要成分が除去された同期多重信号の出力レベルが最大となったタイミングを検出し、当該タイミングで位相同期ループにより再生されたクロックの位相を読み込み、該位相の読み込みを予め設定された回数行って、最大数読み込まれた位相に基づいて再生するクロックの位相を制御する位相同期回路としているので、高精度の再生クロックを生成することができ、更に、入力信号中の同期信号と再生クロックとの位相差が十分小さくなった状態において、検出誤差等により読み込まれる位相が微小範囲で変動したとしても、該変動が直接位相制御に反映されるのを防ぎ、再生クロックのジッタを防いで安定した再生クロックを得ることができる効果がある。
【図面の簡単な説明】
【図１】本発明の実施の形態に係る位相同期回路（本装置）の構成ブロック図である。
【図２】最大カウントアドレス検出部３４の動作を示す模式説明図である。
【図３】図１の位相比較制御回路３′をＤＳＰによって実現した構成例を示す構成ブロック図である。
【図４】図３に示した位相同期回路におけるＤＳＰの処理を示すフローチャート図である。
【図５】従来の位相同期回路の一構成例を示すブロック図である。
【図６】提案されている位相同期回路の構成ブロック図である。
【符号の説明】
１…不要信号除去フィルタ、  ２…レベル最大値タイミング検出回路、  ３，３′…位相比較制御回路、  ４…ＶＣＯ、  ５…周波数分周器、  ６…時間窓発生回路、  ３１…レベル最大値アドレスレジスタ、  ３２…位相制御回路、  ３３…レベル最大値アドレスカウンタ、  ３４…最大カウントアドレス検出部、  ３５…位相制御部、  ４１…しきい値判定回路、  ４２…ワンショット回路、  ４３…位相比較器、  ４４…ループフィルタ、  ４５…ＶＣＯ、  ４６…分周器
【図１】
0003755860.tif 000002
【図２】
0003755860.tif 000003
【図３】
0003755860.tif 000004
【図４】
0003755860.tif 000005
【図５】
0003755860.tif 000006
【図６】
0003755860.tif 000007