(57)【特許請求の範囲】
【請求項１】
ディジタル入力データを複数の関連する負荷の両端間の複数のアナログ出力電圧に変換するマルチ出力ディジタル−アナログ変換器であって、
ディジタル入力データに依存する複数の期間を発生するタイミング発生器と、
波形信号を供給する手段と、
前記負荷の各々を前記複数の期間の関連するそれぞれの期間中に前記波形信号に結合させて関連する期間の終了時に複数の出力電圧を得る結合手段と、
を具えるものにおいて、更に、
対応する１つの負荷に関連する少なくとも１つのダミー負荷と、
前記少なくとも１つのダミー負荷を、前記結合手段が前記対応する１つの負荷を前記波形信号から切り離すとき、前記波形信号に結合させる手段と、
前記少なくとも１つのダミー負荷の両端間に、前記結合手段が前記対応する１つの負荷を切り離す瞬時における前記対応する１つの負荷の両端間の出力電圧にほぼ等しいダミー電圧を発生させる手段と、
を具えることを特徴とするマルチ出力ディジタル−アナログ変換器。
【請求項２】
前記ダミー電圧を発生させる手段は、
前記波形信号（以後第１波形信号という）とほぼ同一の形状を有する第２波形信号を供給する手段と、
前記少なくとも１つのダミー負荷を、関連する１つの負荷が第１波形信号に結合される期間の少なくとも一部分の間前記第２波形信号に結合させる手段と、
を具えることを特徴とする請求項１記載のマルチ出力ディジタル−アナログ変換器。
【請求項３】
前記負荷の各々と関連するダミー負荷を具えることを特徴とする請求項１記載のマルチ出力ディジタル−アナログ変換器。
【請求項４】
第１波形信号を供給する前記手段及び第２波形信号を供給する前記手段の両方にランプ信号を供給するランプ発生器を具えることを特徴とする請求項２記載のマルチ出力ディジタル−アナログ変換器。
【請求項５】
第１波形信号を供給する前記手段は第１波形信号を出力端子に供給するよう構成され、
負荷を前記第１波形信号に結合する前記結合手段は複数のスイッチング素子を具え、各スイッチング素子は前記出力端子及び関連するそれぞれの負荷の間に結合され、且つ
前記タイミング発生器はディジタル入力データを前記スイッチング素子の各々が閉じる期間を決定する複数の制御信号に変換するよう構成されていることを特徴とする請求項１記載のマルチ出力ディジタル−アナログ変換器。
【請求項６】
第１波形信号を供給する前記手段は第１波形信号を出力端子に供給するよう構成され、
前記少なくとも１つのダミー負荷を第１波形信号に結合する前記結合手段は前記出力端子と前記少なくとも１つのダミー負荷との間に結合された少なくとも１つのスイッチング素子を具え、
前記タイミング発生器はディジタル入力データを前記スイッチング素子が閉じる期間を決定する制御信号に変換するよう構成されていることを特徴とする請求項１記載のマルチ出力ディジタル−アナログ変換器。
【請求項７】
第２波形信号を供給する前記手段は第２波形信号を出力端子に供給するよう構成され、
前記少なくとも１つのダミー負荷を第２波形信号に結合する手段は前記出力端子と前記少なくとも１つのダミー負荷との間に結合された少なくとも１つのスイッチング素子を具え、
前記タイミング発生器はディジタル入力データを前記スイッチング素子が閉じる期間を決定する制御信号に変換するよう構成されていることを特徴とする請求項２記載のマルチ出力ディジタル−アナログ変換器。
【請求項８】
ディジタル入力データを複数の関連する負荷の両端間の複数のアナログ出力電圧に変換するために、
ディジタル入力データに依存する複数の期間を発生させるステップ、
波形信号を供給するステップと、
各負荷を前記期間の関連するそれぞれの期間中に前記波形信号に結合させて関連する期間の終了時に複数の出力電圧を得るステップと、
を具えるディジタル−アナログ変換方法において、更に、
少なくとも１つのダミー負荷を、前記結合ステップが対応する１つの負荷を前記波形信号から切り離すとき、前記波形信号に結合させるステップと、
前記少なくとも１つのダミー負荷の両端間に、前記結合ステップが前記対応する１つの負荷を切り離す瞬時における前記対応する１つの負荷の両端間の出力電圧にほぼ等しいダミー電圧を発生させるステップと、
を具えることを特徴とするディジタル−アナログ変換方法。
【請求項９】
選択ラインとデータラインの交点と関連する複数の表示素子と、ディジタル入力データを選択された選択ラインに対応する複数の選択された表示素子の両端間の複数のアナログ出力電圧に変換するマルチ出力ディジタル−アナログ変換器とを具えるマトリクス表示装置であって、前記変換器は、
ディジタル入力データに依存する複数の期間を発生するタイミング発生器と、
波形信号を供給する波形信号供給手段と、
各負荷を前記期間の関連するそれぞれの期間中に前記波形信号に結合させて関連する期間の終了時に複数の出力電圧を得る結合手段と、
を具えるものにおいて、前記変換器は、更に、
それぞれ選択された表示素子の対応する１つと関連する複数のダミー負荷と、
前記ダミー負荷の各々を、前記結合手段が選択された表示素子の対応する１つを前記波形信号から切り離すとき、前記波形信号に結合させる結合手段と、
前記ダミー負荷の両端間に、前記結合手段が選択された表示素子の対応する１つを切り離す瞬時における前記対応する選択された表示素子の両端間の出力電圧にほぼ等しいダミー電圧を発生させる手段と、
を具えることを特徴とするマトリクス表示装置。
【請求項１０】
１つのダミー負荷が選択された表示素子の１つと関連することを特徴とする請求項９記載のマトリクス表示装置。
【請求項１１】
表示素子は容量特性を有し、ダミー負荷はキャパシタであることを特徴とする請求項９記載のマトリクス表示装置。
【発明の詳細な説明】
本発明は、請求項１の前文に特定されたマルチ出力ディジタル−アナログ変換器に関するものである。本発明は、更に、請求項８の前文に特定されたディジタルデータを複数のアナログ出力電圧に変換する方法に関するものである。本発明は請求項９の前文に特定されたこのような変換器を具えるマトリクス表示装置にも関するものである。
このようなマルチ出力ディジタル−アナログ変換器はＵＳ4,766,430から既知であり、この米国特許明細書には画素マトリクスを具える液晶表示装置用駆動回路が開示されている。行選択ラインが画素を行ごとに選択し、駆動回路が駆動電圧を列データラインを経て供給することにより選択された行の画素を並列に駆動する。駆動回路は表示すべきデータを表わす入力情報信号を受信し、各画素の輝度レベルを個々に表わすディジタル輝度カウントをカウンタに供給するので、表示装置の各列ごとに１つのカウンタが存在する。各カウンタは最初に輝度カウントがロードされ、次いでカウントダウンを開始する。カウンタはそのカウントが零になる瞬時に転送ゲートをターンオフする。転送ゲートがターンオンである間、関連する画素はアナログ波形発生器により発生されるランプ電圧を受信する。カウンタが零になる瞬時に、転送ゲートが画素を波形発生器から切り離し、画素両端間の電圧を保持する。このようにすると、画素の輝度はカウンタにロードされる輝度カウントにより制御され、カウントが零になる瞬時のランプ電圧の値により決まる。
この駆動回路又はディジタル輝度カウントを画素両端間のアナログ電圧に変換するマルチ出力ディジタル−アナログ変換器の欠点は、ランプ電圧が転送ゲートが画素を切り離す瞬時に妨害される点にある。この妨害は、多数の画素が同一の輝度を表示する必要がある場合に特に大きくなる。ランプ電圧の妨害は短時間後に切り離される画素に対し可視輝度誤差を生ずる。
本発明の目的は、ランプ波形の妨害が低減されるマルチ出力ディジタル−アナログ変換器を提供することにある。
この目的のために、本発明の第１の特徴は、請求項１に特定されたマルチ出力ディジタル−アナログ変換器を提供することにある。本発明の第２の特徴は、請求項８に特定されたディジタルデータを複数のアナログ出力電圧に変換する方法を提供することにある。本発明の第３の特徴は、請求項９に特定されたマルチ出力ディジタル−アナログ変換器を具えるマトリクス表示装置を提供することにある。本発明の有利な実施例は縦続請求項に特定されている。
本発明のマルチ出力ディジタル−アナログ変換器では、ディジタル入力データを関連する複数の負荷の両端間の複数のアナログ出力電圧に変換する。バッファが波形信号を結合回路を経て負荷に供給する。波形信号はランプ発生器により発生させることができる。タイミング発生器はディジタル入力データに依存して複数の期間を発生する。結合回路が特定の負荷を関連する期間の間バッファ出力端子に結合する。特定の負荷の両端間の出力電圧は、結合回路が負荷をバッファ出力端子から切り離す関連する期間の終了時における波形信号の値に比例する。結合回路はバッファ出力端子とそれぞれの負荷との間に結合された複数のスイッチング素子を具えることができる。この場合には、タイミング発生器はディジタル入力データを対応するスイッチング素子が閉じる期間を決定する複数の制御信号に変換する。各負荷の両端間の出力電圧は関連するスイッチング素子が開くまで波形信号に従って変化する。
本発明のマルチ出力ディジタル−アナログ変換器は、更に、少なくとも１つのダミー負荷を具える。複数のダミー負荷を使用する場合には、各ダミー負荷を対応する１つの負荷と関連させる。ダミー負荷を、対応する負荷がバッファ出力端子から切り離されるとき、バッファ出力端子に結合させる。プリセット回路によりダミー負荷の両端間に、結合回路が負荷をバッファ出力端子から切り離す瞬時に発生する関連する負荷の両端間の出力電圧にほぼ等しい電圧を発生させる。このようにすると、バッファ出力端子の負荷がほぼ一定になるとともに、波形信号がバッファ出力端子からの負荷の切離し時における負荷変化により妨害されない。ダミー負荷を全ての負荷に付加する必要はない。同時に切り離される負荷の数のうちの一部分のみを同時にバッファ出力端子に結合される対応するダミー負荷と関連させれば、バッファ出力端子における波形の妨害は既に減少する。
請求項３に記載された本発明の実施例では、ダミーの数は負荷の数に等しくするため、バッファ出力端子の負荷はほぼ一定になる。
本発明のこれらの特徴及び他の特徴は図面を参照すると明らかになる。
図面において、
図１は本発明のマルチ出力ディジタル−アナログ変換器のブロック図を示し、
図２は図１に示すマルチ出力ディジタル−アナログ変換器に対し発生する電圧波形を示し、
図３は本発明のマルチ出力ディジタル−アナログ変換器を具えるマトリクス素子装置のブロック図である。
図１は本発明のマルチ出力ディジタル−アナログ変換器のブロック図を示す。波形発生器ＷＧはランプ発生器ＲＧを具え、このランプ発生器ＲＧは第１波形Ｗf1を第１バッファＢ１を経て第１出力端子Ｏ１に供給するとともに、第２波形Ｗf2を第2バッファＢ２を経て第２出力端子Ｏ２に供給する。複数の負荷Ｌ1，．．．，Ｌnをそれぞれ関連するスイッチＳ11，．．．，Ｓ1nを経て第1出力端子Ｏ１に接続する。タイミング発生器ＴＧがスイッチＳ11，．．．，Ｓ1nの各々を関連する制御信号Ｃs11，．．．，Ｃs1nで制御する。複数のダミー負荷Ｌd1，．．．，Ｌdnをそれぞれ関連するスイッチＳ21，．．．，Ｓ2nを経て第２出力端子Ｏ２に接続する。タイミング発生器ＴＧがスイッチＳ21，．．．，Ｓ2nの各々を関連する制御信号Ｃs21，．．．，Ｃs2nで制御する。複数のダミー負荷Ｌd1，．．．，Ｌdnをそれぞれ関連するスイッチＳ31，．．．，Ｓ3nを経て第１出力端子Ｏ１に接続する。タイミング発生器ＴＧがスイッチＳ31，．．．，Ｓ3nの各々を関連する制御信号Ｃs31，．．．，Ｃs3nで制御する。タイミング発生器ＴＧはタイミング入力信号Ｔｓ及び負荷Ｌ1，．．．，Ｌnの両端間に発生すべき出力電圧Ｖo1，．．．，Ｖonを表わすディジタル入力データＤｄに依存して制御信号Ｃsijを決定する。ダミー負荷Ｌd1，．．．，Ｌdnの両端間の電圧はそれぞれＶd1，．．．，Ｃdnで示す。
このマルチ出力ディジタル−アナログ変換器の動作を図２を参照して説明する。
図２は図１のマルチ出力ディジタル−アナログ変換器において発生する電圧波形を示す。図２Ａはタイミング入力信号Ｔｓを示す。図２Ｂは第１及び第２波形信号Ｗf1及びＷf2を示す。図２Ｃ，２Ｄ，２Ｅは制御信号Ｃs1i，Ｃs2i，Ｃs3iを示す。図２Ｆは負荷Ｌｉの両端間のアナログ出力電圧Ｖoiを示し、図２Ｇはダミー負荷Ｌdiの両端間の電圧Ｖdiを示す。
タイミング入力信号Ｔsは変換周期Ｔci内における制御信号Ｃsjiのタイミングを決定する。図２は、各変換周期Ｔci中に、アナログ出力電圧Ｖoiがディジタル入力データＤｄに従って負荷Ｌｉの両端間に発生する状態を示す。負荷がマトリクス表示装置の選択された行Ｒｊの表示素子Ｄjiである本発明の実施例（図３参照）では、ディジタルデータＤｄは選択された表示素子Ｄjiの行Ｒｊごとに対応するアナログ出力電圧Ｖojiに変換される。所定の行の表示素子Djiの両端間に発生されたアナログ電圧Ｖojiは、全ての行が連続的に選択されるフィールド周期後に再び選択されるまでそれらの値を一定に保持する。
以下において、図１の第ｉ区分ＩＳの負荷Ｌｉの両端間の出力電圧ＶoiがＴciで示す変換周期中にどのように発生されるかを説明する。本発明によるマルチ出力ランプ型ディジタル−アナログ変換器においては、複数の出力電圧Ｖoiが１つの変換周期Ｔci中に発生する。変換周期Ｔciは瞬時t0で開始する。タイミング入力信号Ｔｓの低レベル中に、両波形Ｗf1及びＷf2とも出発値にセットされる。瞬時t1において、スイッチＳ1i及びＳ2iが閉じ、スイッチＳ3iが開き、且つ波形Ｗf1及びＷf2が上昇し始める。図2Ｂに示すように、波形Ｗf1及びＷf2は同一であり、電圧を表わす。変換周期Ｔciに関連するディジタル入力データＤｄはスイッチＳ1iが閉じる期間Ｔi1を決定する。瞬時t3において、スイッチＳ1iが開き、出力電圧Ｖoiは図２Ｆに示すようにランプ波形Ｗf1に従う変化を停止する。出力電圧Ｖoiの安定値Ｖoisはこのマルチ出力ディジタル−アナログ変換器により発生される多数の出力電圧Ｖoiの１つである。この安定値Ｖoisは第ｉ区分に対する次のディジタル−アナログ変換が発生するまで利用し得る。好適実施例では、全出力電圧Ｖoiが１変換周期Ｔci中に発生し、第ｉ区分に対する次のディジタル−アナログ変換は次の変換周期Ｔci+1に行われる。スイッチＳ1iはタイミング入力信号Ｔｓの低レベル中に閉じる必要はない。スイッチＳ1iは瞬時t1後に閉じることもできる。スイッチＳ1iは瞬時t3より十分に長い時間前に発生する瞬時に閉じてレベルＶoisに到達し得るようにする必要がある。
図2Ｄにおいて、ダミー負荷Ｌdiと直列のスイッチＳ2iは、スイッチＳ1iが閉じる期間Ｔi2中閉じる。従って、ダミー負荷Ｌdiの両端間の電圧は瞬時t1からt3まで波形Ｗf2に従って変化する。瞬時t3において、スイッチＳ2iが開くとともにスイッチＳ3iが閉じ、ダミー負荷Ｌdiは期間Ｔi3中出力端子Ｏ１に接続される。従って、ダミー負荷Ｌdiの両端間の電圧Ｖdiは変換周期Ｔciの終了時t0′まで波形Ｗf1に従って変化する。次の変換周期Ｔci+1は瞬時t0′で開始する。第1出力端子Ｏ１は、負荷Ｌｉが第１出力端子Ｏ１から切り離される瞬時t3にダミー負荷Ｌdiが第1出力端子Ｏ１に接続されるため、一定の負荷を有する。また、瞬時t3においてダミー負荷Ｌdiの両端間の電圧Ｖdiが負荷Ｌｉの両端間の出力電圧Ｖoiにほぼ等しいため、波形Ｗf1が殆ど妨害されない。従って、1変換周期Ｔci中に多数のスイッチＳ1iが同時に開いても、波形Ｗfiは殆ど妨害されないため、複数のスイッチＳ1iが開いた瞬時から短時間後の瞬時に開くスイッチＳ1iに対応する負荷Ｌiの両端間の電圧Ｖoiは正しい値を有する。
ダミー負荷Ｌdiの両端間の電圧Ｖdiがスイッチング瞬時t3における関連する負荷Ｌiの両端間の出力電圧等しい場合に妨害が最適に抑えられるが、ダミー負荷Ｌdiの両端間の電圧Ｖdiが出力電圧Ｖoiに近ければ妨害は高度に抑えられる。スイッチＳ2iは期間t1−t3内の任意の瞬時に閉じることができる。これは波形Ｗf2に妨害を生じ、瞬時t3において第1出力端子Ｏ１に接続すべきダミー負荷Ｌdiの両端間の電圧に影響を与え得る。しかし、ダミー負荷Ｌdiの両端間の電圧が負荷Ｌｉの両端間の電圧に正確に等しくならなくても、出力端子Ｏ１への妨害は著しく小さくなる。スイッチＳ2iは正確に瞬時t3において開く必要はない。スイッチＳ2iが瞬時t3より幾分早く開いても、ダミー負荷Ｌdiの両端間の電圧はわずかに低くなるだけである。
波形Ｗfi及びＷf2は電流として発生させることもできる。出力端子Ｏ２により供給される電流が出力端子Ｏ１により供給される電流より大きい場合には、両波形は同一の形状を有するが異なる振幅を有する。ダミー負荷Ｌdi及び負荷Ｌｉのインピーダンスを正しい比に選択すれば、ダミー負荷Ｌdiの両端間の電圧Ｖdiは負荷Ｌｉの両端間の電圧Ｖoiにほぼ等しくなる。他方、ダミー負荷Ｌdiと負荷Ｌiのインピーダンスとの差を大きくしすぎてはならない。さもなければ第１出力端子Ｏ１の負荷がスイッチング瞬時t3において大きく変化しすぎることになる。
好適実施例では、制御信号Ｃs1i及びＣs2iは同一にし、制御信号Ｃ3iはＣs1の反転信号にする。
図３は本発明マルチ出力ディジタル−アナログ変換器を具えるマトリクス表示装置のブロック図を示す。このマトリクス表示装置は選択ラインＲjとデータラインＤｉの交点と関連する複数の表示素子Ｄjiを具える。各表示素子Ｄjiは選択スイッチＳjiを経て関連するデータラインＤｉに接続される。選択スイッチＳpjiは関連する選択ラインＲｊにより制御される。選択ドライバＳＤが選択信号を選択ラインＲｊに供給して選択ラインＲｊを１ラインづつ選択する。データラインＤｉは選択された選択ラインＲｊと関連する対応する表示素子Ｄjiに接続される（選択された選択ラインＲｊと関連する全ての選択スイッチＳpjiが閉じる）。破線で囲まれた回路の部分は負荷Ｌｉがない点を除いて図1に示す回路と同一である。同一の素子を同一の符号で示す。負荷Ｌｉは本例では選択された選択ラインＲｊと関連する表示素子Ｄjiである。各選択された選択ラインＲｊごとに、図３の回路の動作は回路１の動作と同一である。タイミング発生器ＴＧはディジタルデータＤｄを、連続的に選択される選択ラインＲｊの表示素子の輝度に依存する複数の制御信号Ｃsjiに逐次変換するように構成する必要がある。
マトリクス表示装置が液晶表示装置である場合には、表示素子Ｄjiは容量特性を有し、ダミー負荷Ｌdiはキャパシタとする。本発明のこの実施例では、表示素子Ｄjiの第１出力端子Ｏ１からの切り離しが波形Ｗf1に及ぼす影響はほぼ無視することができる。従って、表示素子Ｄjiの両端間の電圧、従って表示輝度はほぼデータ独立になる。これは、1以上の他の表示素子より短時間後に第１出力端子から切り離される表示素子Ｄjiに対し表示される輝度が殆どな何の影響も受けないことを意味する。
本発明を好適実施例について説明したが、上述した原理の範囲内において種々の変形例が当業者に明らかであり、本発明は上述した好適実施例に限定されず、これらの変形例も本発明の範囲に含むものである。
波形Ｗf1及びＷf2はのこぎり波を示すが、任意の他の形状も好適である。しかし、単調上昇関数又は単調下降関数が好ましい。実施例に示す関数は個別回路により、又はプログラムコンピュータにより実現することができる。例えば、波形発生器は一連のディジタルワードをアナログ波形Ｗf1，Ｗf2に変換するディジタル−アナログ変換器を具えるものとすることができる。
要するに、本発明の好適実施例では、マルチ出力ディジタル−アナログ変換器は波形発生器ＷＧを具え、該波形発生器は第１波形Ｗf1を関連する負荷Ｌiにそれぞれ結合された複数のスイッチング素子Ｓiを経て複数の負荷Ｌｉに供給する第1出力端子Ｏ１を具える。タイミング発生器ＴＧがディジタル入力データＤｄを、対応するスイッチング素子Ｓiが閉じる期間を決定する複数の制御信号Ｃsiに変換する。関連する負荷Ｌｉの両端間の出力電圧Ｖoiは、関連するスイッチング素子Ｓｉがディジタル入力データＤｄに依存して開くまで第１波形Ｗf1に従って変化する。波形発生器ＷＧは第1波形Ｗf1とほぼ同一の波形の第２波形Ｗf2を供給する第２出力端子Ｏ２を具える。このマルチ出力ディジタル−アナログ変換器は更に負荷Ｌｉとそれぞれ関連する複数のダミー負荷Ｌdiを具える。ダミー負荷Ｌdiは、対応するスイッチング素子Ｓiが閉じる期間Ｔi2中に第２出力端子Ｏ２に結合される。このようにすると、ダミー負荷Ｌdiの両端間の電圧Ｖdiは関連する負荷Ｌｉの両端間の出力電圧Ｖoiにほぼ等しくなる。ダミー負荷Ｌdiは対応するスイッチング素子Ｓｉが開くとき第１出力端子Ｏ１に結合される。このようにすると、第１出力端子Ｏ１の負荷がほぼ一定になる。
【図１】
0003854314.tif 000002
【図２】
0003854314.tif 000003
【図３】
0003854314.tif 000004