(57)【特許請求の範囲】
【請求項１】
第１導電型の半導体基板の主表面上に、該第１導電型の半導体からなる第１クラッド層と、活性層と、前記第１導電型と反対の第２導電型の半導体からなる第２クラッド層を順にエピタキシャル成長させる工程と、
前記第２クラッド層上の所定の領域に絶縁膜を形成する工程と、
該絶縁膜をマスクとして、前記第１クラッド層、前記活性層及び前記第２クラッド層をエッチングし、リッジ導波路を形成する工程と、
該リッジ導波路の両脇に、そのキャリア濃度が前記第２クラッド層の前記第２導電型の半導体のキャリア濃度より高い前記第１導電型の半導体からなる第１電流ブロック層の下層、そのキャリア濃度が該第１電流ブロック層の下層より低い前記第１導電型の半導体からなる第１電流ブロック層の上層、該第１電流ブロック層のリッジ導波路近傍部により前記リッジ導波路から隔離されるように形成される前記第２導電型の半導体からなる第２電流ブロック層、前記第１導電型の半導体からなる第３電流ブロック層の下層及びそのキャリア濃度が該第３電流ブロック層の下層の半導体のキャリア濃度及びコンタクト層の前記第２導電型の半導体のキャリア濃度より高い前記第１導電型の半導体からなる第３電流ブロック層の上層を順に選択エピタキシャル成長させることにより埋め込み層を形成する工程と、
前記絶縁膜を除去する工程と、
前記第２クラッド層上及び前記第３電流ブロック層上に前記第２導電型の半導体からなるコンタクト層をエピタキシャル成長させる工程とを含むものであり、
前記埋め込み層を選択エピタキシャル成長により形成する工程及び前記コンタクト層をエピタキシャル成長させる工程における加熱、もしくは前記コンタクト層をエピタキシャル成長させる工程後の熱処理により、前記第１電流ブロック層及び前記第３電流ブロック層から、前記第２クラッド層及び前記コンタクト層に、前記第１導電型の不純物を拡散させることによって、前記第２クラッド層の前記第１電流ブロック層に接する薄層部分及び前記コンタクト層の前記第３電流ブロック層に接する薄層部分を前記第１導電型の半導体とするものであることを特徴とする半導体レーザ装置の製造方法。
【請求項２】
第１導電型の半導体基板の主表面上に、該第１導電型の半導体からなる第１クラッド層と、活性層と、前記第１導電型と反対の第２導電型の半導体からなる第２クラッド層を順にエピタキシャル成長させる工程と、
前記第２クラッド層上の所定の領域に絶縁膜を形成する工程と、
該絶縁膜をマスクとして、前記第１クラッド層、前記活性層及び前記第２クラッド層をエッチングし、リッジ導波路を形成する工程と、
該リッジ導波路の両脇に、そのキャリア濃度が前記第２クラッド層の前記第２導電型の半導体のキャリア濃度より高い前記第１導電型の半導体からなる第１電流ブロック層、該第１電流ブロック層のリッジ導波路近傍部により前記リッジ導波路から隔離されるように形成される前記第２導電型の半導体からなる第２電流ブロック層及びそのキャリア濃度がコンタクト層の前記第２導電型の半導体のキャリア濃度より高い前記第１導電型の半導体からなる第３電流ブロック層を順に選択エピタキシャル成長させることにより埋め込み層を形成する工程と、
前記絶縁膜を除去する工程と、
前記第２クラッド層上及び前記第３電流ブロック層上に前記第２導電型の半導体からなるコンタクト層をエピタキシャル成長させる工程とを含むものであり、
前記埋め込み層を形成する工程の第２電流ブロック層の選択エピタキシャル成長は、結晶格子間に位置し電気的に中性となる不純物を含むように選択エピタキシャル成長させるものであり、
前記埋め込み層を選択エピタキシャル成長により形成する工程及び前記コンタクト層をエピタキシャル成長させる工程における加熱、もしくは前記コンタクト層をエピタキシャル成長させる工程後の熱処理により、前記第１電流ブロック層及び前記第３電流ブロック層から、前記第２クラッド層及び前記コンタクト層に、前記第１導電型の不純物を拡散させることによって、前記第２クラッド層の前記第１電流ブロック層に接する薄層部分及び前記コンタクト層の前記第３電流ブロック層に接する薄層部分を前記第１導電型の半導体とするものであることを特徴とする半導体レーザ装置の製造方法。
【請求項３】
請求項２に記載の半導体レーザ装置の製造方法において、
前記埋め込み層を形成する工程の第２電流ブロック層の選択エピタキシャル成長は、
前記の結晶格子間に位置し電気的に中性となる不純物を含む前記第２導電型の半導体からなる下層と、
前記第２導電型の不純物のみを含む半導体からなる中間層と、
前記の結晶格子間に位置し電気的に中性となる不純物を含む前記第２導電型の半導体からなる上層を順に選択エピタキシャル成長させるものであることを特徴とする半導体レーザ装置の製造方法。
【請求項４】
リッジ導波路と、
該リッジ導波路の両脇に形成された埋め込み層と、
該埋め込み層上及び前記リッジ導波路上の全面に形成されたコンタクト層とを備えており、
前記リッジ導波路は、
第１導電型の半導体からなる第１クラッド層と、
該第１クラッド層上に形成された活性層と、
該活性層上に形成された、その主要な部分が前記第１導電型と反対の第２導電型の半導体からなる第２クラッド層とからなるものであり、
前記埋め込み層は、
前記リッジ導波路の両側面に接して形成された、前記第１導電型の半導体からなる第１電流ブロック層と、
該第１電流ブロック層の前記リッジ導波路の近傍部以外の部分上に形成された、前記リッジ導波路とは前記第１電流ブロック層のリッジ導波路近傍部によって隔離された、前記第２導電型の半導体からなる第２電流ブロック層と、
前記第１電流ブロック層の前記リッジ近傍部上及び前記第２電流ブロック層上の全面に形成された、前記第１導電型の半導体からなる第３電流ブロック層とからなるものであり、
前記コンタクト層は、その主要な部分が前記第２導電型の半導体からなるものであり、
前記第１電流ブロック層の前記リッジ導波路に接する部分の前記第１導電型の半導体のキャリア濃度は、前記第２クラッド層の前記第２導電型の半導体のキャリア濃度より高く、前記第２クラッド層と前記第１電流ブロック層との界面近傍の該界面の前記第２クラッド層側の薄い層は、前記第１電流ブロック層の半導体の導電型と同一の前記第１導電型の半導体からなるものであり、
前記第１電流ブロック層の前記第２電流ブロック層に接する部分の前記第１導電型の半導体のキャリア濃度は、前記第１電流ブロック層の前記リッジ導波路に接する部分の前記第１導電型の半導体のキャリア濃度より低く、
前記第３電流ブロック層の前記コンタクト層に接する部分の前記第１導電型の半導体のキャリア濃度は、該コンタクト層の主要な部分の前記第２導電型の半導体のキャリア濃度より高く、前記コンタクト層と前記第３電流ブロック層との界面近傍の該界面の前記コンタクト層側の薄い層は、前記第３電流ブロック層の半導体の導電型と同一の前記第１導電型の半導体からなるものであり、
前記第３電流ブロック層の前記第２電流ブロック層に接する部分の前記第１導電型の半導体のキャリア濃度は、前記第３電流ブロック層の前記コンタクト層に接する部分の前記第１導電型の半導体のキャリア濃度より低いことを特徴とする半導体レーザ装置。
【請求項５】
リッジ導波路と、
該リッジ導波路の両脇に形成された埋め込み層と、
該埋め込み層上及び前記リッジ導波路上の全面に形成されたコンタクト層とを備えており、
前記リッジ導波路は、
第１導電型の半導体からなる第１クラッド層と、
該第１クラッド層上に形成された活性層と、
該活性層上に形成された、その主要な部分が前記第１導電型と反対の第２導電型の半導体からなる第２クラッド層とからなるものであり、
前記埋め込み層は、
前記リッジ導波路の両側面に接して形成された、前記第１導電型の半導体からなる第１電流ブロック層と、
該第１電流ブロック層の前記リッジ導波路の近傍部以外の部分上に形成された、前記リッジ導波路とは前記第１電流ブロック層のリッジ導波路近傍部によって隔離された、前記第２導電型の半導体からなる第２電流ブロック層と、
前記第１電流ブロック層の前記リッジ近傍部上及び前記第２電流ブロック層上の全面に形成された、前記第１導電型の半導体からなる第３電流ブロック層とからなるものであり、
前記コンタクト層は、その主要な部分が前記第２導電型の半導体からなるものであり、
前記第１電流ブロック層の前記第１導電型の半導体のキャリア濃度は、前記第２クラッド層の主要な部分の前記第２導電型の半導体のキャリア濃度より高く、前記第２クラッド層と前記第１電流ブロック層との界面近傍の該界面の前記第２クラッド層側の薄い層は、前記第１電流ブロック層の半導体の導電型と同一の前記第１導電型の半導体からなるものであり、
前記第３電流ブロック層の前記第１導電型の半導体のキャリア濃度は、前記コンタクト層の主要な部分の前記第２導電型の半導体のキャリア濃度より高く、前記コンタクト層と前記第３電流ブロック層との界面近傍の該界面の前記コンタクト層側の薄い層は、前記第３電流ブロック層の半導体の導電型と同一の前記第１導電型の半導体からなるものであり、
前記第２電流ブロック層は、結晶格子間に位置し電気的に中性である不純物を含んでいることを特徴とする半導体レーザ装置。
【請求項６】
請求項５に記載の半導体レーザ装置において、
前記の電気的に中性である不純物は、前記第２電流ブロック層の前記第１電流ブロック層及び前記第３電流ブロック層と接する薄層部分にのみ含まれていることを特徴とする半導体レーザ装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
この発明は、半導体レーザ装置の製造方法、および半導体レーザ装置に関するものである。
【０００２】
【従来の技術】
リッジ導波路とその両脇に電流ブロック層からなる埋め込み層を備え、さらにそれらの上にコンタクト層を有する構造の従来の半導体レーザ装置とその製造方法について説明する。
【０００３】
図１１は上記の従来の半導体レーザ装置の製造方法を示す図である。まず、ｐ型ＩｎＰ基板上にｐ型ＩｎＰ第１クラッド層１、ＩｎＧａＡｓＰ活性層２、ｎ型ＩｎＰ第２クラッド層３をエピタキシャル成長させた後、図１１(a) のように、第２クラッド層３上にＳｉＯからなる絶縁膜４を形成し、この絶縁膜をマスクにクラッド層及び活性層をエッチングしてリッジ導波路を形成する。次に、図１１(b) のようにリッジ導波路の両脇に高キャリア濃度のｐ型ＩｎＰ第１電流ブロック層１２を選択エピタキシャル成長させ、さらに図１１(c) に示すように、ｎ型ＩｎＰ第２電流ブロック層６を選択エピタキシャル成長させる。この際、ｎ型ＩｎＰ第２電流ブロック層６はｐ型ＩｎＰ第１電流ブロック層１２の特定の結晶面上にしか成長しないようにする。これにより、ｎ型ＩｎＰ第２電流ブロック層６はリッジ導波路の側面に接触しないように形成できる。次に、図１１(d) に示すように、高キャリア濃度のｐ型ＩｎＰ第３電流ブロック層１３を選択エピタキシャル成長させる。この後、図１１(e) のように、絶縁膜４を除去する。最後に、全面にｎ型ＩｎＰコンタクト層をエピタキシャル成長させ、基板裏面の研削、ｐ側電極２０ａ、ｎ側電極２０ｂの形成を行うことによって、図１２に示すような、半導体レーザ装置が完成する。
【０００４】
この半導体レーザ装置においては、ｐ側電極２０ａと、ｎ側電極２０ｂ間に、順方向のバイアス電圧を印加すると、ｎ型ＩｎＰ第２クラッド層３，活性層２，ｐ型ＩｎＰ第１クラッド層１よりなるリッジ導波路に電流が流れて、ｐ型ＩｎＰ第１クラッド層１側から正孔が、ｎ型ＩｎＰ第２クラッド層３側から電子が活性層２に注入され、この活性層２において正孔と電子の発光再結合が起こり、レーザ発振する。
【０００５】
上記の製造方法において、リッジ導波路の各層の成長及び埋め込み層の各電流ブロック層の成長は、それぞれ連続したエピタキシャル成長によって行われ、各層の成長の間にその表面が大気に晒されることは無い。しかし、ｐ型ＩｎＰ第１電流ブロック層１２は、エッチング工程において大気に晒されたリッジ導波路側面上に再成長されており、また、ｎ型ＩｎＰコンタクト層も、絶縁膜４のエッチング工程において大気に晒された埋め込み層及びリッジ導波路の上部面上に再成長されている。この再成長が行われた界面を再成長界面と呼ぶ。
【０００６】
上記の再成長界面が、ｐ型ＩｎＰ第１電流ブロック層とｎ型ＩｎＰ第２クラッド層の間のｐｎ接合面またはｐ型ＩｎＰ第３電流ブロック層とｎ型ＩｎＰコンタクト層の間のｐｎ接合面と一致していると、通電によってこれらのｐｎ接合の順方向電圧が低下し、順方向電流が増加するため、これが活性層以外を流れるリーク電流の増大を招き、レーザのしきい値電流の上昇、光出力の低下等のレーザ特性の劣化をもたらすことが知られている。このような問題を避けるため、上記の製造方法においては、ｐ型ＩｎＰ第１及び第３電流ブロック層に添加するｐ型不純物として、拡散が容易なＺｎ等を用い、さらにこれらのｐ型電流ブロック層のキャリア濃度をｎ型クラッド層及びｎ型コンタクト層のキャリア濃度より充分に高くすることにより、エピタキシャル成長工程における基板の加熱またはエピタキシャル成長工程完了後の熱処理によって、このｐ型不純物をｐ型電流ブロック層からｎ型クラッド層及びｎ型コンタクト層に拡散させ、上記再成長界面に接するｎ型クラッド層及びｎ型コンタクト層の薄層部分の導電型をｐ型に反転させるようにしている。これによって、ｐ型ＩｎＰ第３電流ブロック層とｎ型ＩｎＰコンタクト層の間のｐｎ接合面は、図１２における埋め込み層上部の再成長界面９ａではなく、コンタクト層８内の１４ａの位置に形成され、またｐ型ＩｎＰ第１電流ブロック層１２とｎ型ＩｎＰ第２クラッド層３の間のｐｎ接合面は、第２クラッド層側面の再成長界面９ｂではなく、ｎ型クラッド層内の１４ｂの位置に形成される。即ち、上記のｐｎ接合面と再成長界面が一致していない。従って、通電による上記のｐｎ接合の順方向電圧の低下が起こることはなく、これに伴う上記のレーザ特性の劣化も生じない。
【０００７】
【発明が解決しようとする課題】
上記のように、ｐ型不純物をｐ型電流ブロック層からｎ型クラッド層及びｎ型コンタクト層に拡散させることにより、通電によるレーザ特性の劣化を防止することができる。しかし、このｐ型不純物は、ｎ型クラッド層及びｎ型コンタクト層に拡散するだけではなく、ｎ型ＩｎＰ第２電流ブロック層６にも拡散する。これによって、ｎ型電流ブロック層のｎ型不純物が補償され、この層のキャリア濃度が低下し、ｐｎｐトランジスタの効果による電流のブロック効果が低下する。これは、リーク電流の増大を招き、レーザ特性を劣化させる原因となる。
【０００８】
この発明は、上記の問題点に鑑みなされたものであり、電流ブロック層の電流ブロック効果を低下させることなく、通電によるレーザ特性の劣化を防止することができる半導体レーザ装置の製造方法，及びこれにより製造される半導体レーザ装置を提供することを目的としている。
【０００９】
【課題を解決するための手段】
この発明に係わる半導体レーザ装置の製造方法（請求項１）は、第１導電型の半導体基板の主表面上に、該第１導電型の半導体からなる第１クラッド層と、活性層と、前記第１導電型と反対の第２導電型の半導体からなる第２クラッド層を順にエピタキシャル成長させる工程と、前記第２クラッド層上の所定の領域に絶縁膜を形成する工程と、該絶縁膜をマスクとして、前記第１クラッド層、前記活性層及び前記第２クラッド層をエッチングし、リッジ導波路を形成する工程と、該リッジ導波路の両脇に、そのキャリア濃度が前記第２クラッド層の前記第２導電型の半導体のキャリア濃度より高い前記第１導電型の半導体からなる第１電流ブロック層の下層、そのキャリア濃度が該第１電流ブロック層の下層より低い前記第１導電型の半導体からなる第１電流ブロック層の上層、該第１電流ブロック層のリッジ導波路近傍部により前記リッジ導波路から隔離されるように形成される前記第２導電型の半導体からなる第２電流ブロック層、前記第１導電型の半導体からなる第３電流ブロック層の下層及びそのキャリア濃度が該第３電流ブロック層の下層の半導体のキャリア濃度及びコンタクト層の前記第２導電型の半導体のキャリア濃度より高い前記第１導電型の半導体からなる第３電流ブロック層の上層を順に選択エピタキシャル成長させることにより埋め込み層を形成する工程と、前記絶縁膜を除去する工程と、前記第２クラッド層上及び前記第３電流ブロック層上に前記第２導電型の半導体からなるコンタクト層をエピタキシャル成長させる工程とを含むものであり、前記埋め込み層を選択エピタキシャル成長により形成する工程及び前記コンタクト層をエピタキシャル成長させる工程における加熱、もしくは前記コンタクト層をエピタキシャル成長させる工程後の熱処理により、前記第１電流ブロック層及び前記第３電流ブロック層から、前記第２クラッド層及び前記コンタクト層に、前記第１導電型の不純物を拡散させることによって、前記第２クラッド層の前記第１電流ブロック層に接する薄層部分及び前記コンタクト層の前記第３電流ブロック層に接する薄層部分を前記第１導電型の半導体とするものである。
【００１０】
この発明に係わる半導体レーザ装置の製造方法（請求項２）は、第１導電型の半導体基板の主表面上に、該第１導電型の半導体からなる第１クラッド層と、活性層と、前記第１導電型と反対の第２導電型の半導体からなる第２クラッド層を順にエピタキシャル成長させる工程と、前記第２クラッド層上の所定の領域に絶縁膜を形成する工程と、該絶縁膜をマスクとして、前記第１クラッド層、前記活性層及び前記第２クラッド層をエッチングし、リッジ導波路を形成する工程と、該リッジ導波路の両脇に、そのキャリア濃度が前記第２クラッド層の前記第２導電型の半導体のキャリア濃度より高い前記第１導電型の半導体からなる第１電流ブロック層、該第１電流ブロック層のリッジ導波路近傍部により前記リッジ導波路から隔離されるように形成される前記第２導電型の半導体からなる第２電流ブロック層及びそのキャリア濃度がコンタクト層の前記第２導電型の半導体のキャリア濃度より高い前記第１導電型の半導体からなる第３電流ブロック層を順に選択エピタキシャル成長させることにより埋め込み層を形成する工程と、前記絶縁膜を除去する工程と、前記第２クラッド層上及び前記第３電流ブロック層上に前記第２導電型の半導体からなるコンタクト層をエピタキシャル成長させる工程とを含むものであり、前記埋め込み層を形成する工程の第２電流ブロック層の選択エピタキシャル成長は、結晶格子間に位置し電気的に中性となる不純物を含むように選択エピタキシャル成長させるものであり、前記埋め込み層を選択エピタキシャル成長により形成する工程及び前記コンタクト層をエピタキシャル成長させる工程における加熱、もしくは前記コンタクト層をエピタキシャル成長させる工程後の熱処理により、前記第１電流ブロック層及び前記第３電流ブロック層から、前記第２クラッド層及び前記コンタクト層に、前記第１導電型の不純物を拡散させることによって、前記第２クラッド層の前記第１電流ブロック層に接する薄層部分及び前記コンタクト層の前記第３電流ブロック層に接する薄層部分を前記第１導電型の半導体とするものである。
【００１１】
この発明に係わる半導体レーザ装置の製造方法（請求項３）は、上記の半導体レーザ装置の製造方法（請求項２）において、前記埋め込み層を形成する工程の第２電流ブロック層の選択エピタキシャル成長は、前記の結晶格子間に位置し電気的に中性となる不純物を含む前記第２導電型の半導体からなる下層と、前記第２導電型の不純物のみを含む半導体からなる中間層と、前記の結晶格子間に位置し電気的に中性となる不純物を含む前記第２導電型の半導体からなる上層を順に選択エピタキシャル成長させるものである。
【００１２】
この発明に係わる半導体レーザ装置（請求項４）は、リッジ導波路と、該リッジ導波路の両脇に形成された埋め込み層と、該埋め込み層上及び前記リッジ導波路上の全面に形成されたコンタクト層とを備えており、前記リッジ導波路は、第１導電型の半導体からなる第１クラッド層と、該第１クラッド層上に形成された活性層と、該活性層上に形成された、その主要な部分が前記第１導電型と反対の第２導電型の半導体からなる第２クラッド層とからなるものであり、前記埋め込み層は、前記リッジ導波路の両側面に接して形成された、前記第１導電型の半導体からなる第１電流ブロック層と、該第１電流ブロック層の前記リッジ導波路の近傍部以外の部分上に形成された、前記リッジ導波路とは前記第１電流ブロック層のリッジ導波路近傍部によって隔離された、前記第２導電型の半導体からなる第２電流ブロック層と、前記第１電流ブロック層の前記リッジ近傍部上及び前記第２電流ブロック層上の全面に形成された、前記第１導電型の半導体からなる第３電流ブロック層とからなるものであり、前記コンタクト層は、その主要な部分が前記第２導電型の半導体からなるものであり、前記第１電流ブロック層の前記リッジ導波路に接する部分の前記第１導電型の半導体のキャリア濃度は、前記第２クラッド層の前記第２導電型の半導体のキャリア濃度より高く、前記第２クラッド層と前記第１電流ブロック層との界面近傍の該界面の前記第２クラッド層側の薄い層は、前記第１電流ブロック層の半導体の導電型と同一の前記第１導電型の半導体からなるものであり、前記第１電流ブロック層の前記第２電流ブロック層に接する部分の前記第１導電型の半導体のキャリア濃度は、前記第１電流ブロック層の前記リッジ導波路に接する部分の前記第１導電型の半導体のキャリア濃度より低く、前記第３電流ブロック層の前記コンタクト層に接する部分の第１導電型の半導体のキャリア濃度は、該コンタクト層の主要な部分の前記第２導電型の半導体のキャリア濃度より高く、前記コンタクト層と前記第３電流ブロック層との界面近傍の該界面の前記コンタクト層側の薄い層は、前記第３電流ブロック層の半導体の導電型と同一の前記第１導電型の半導体からなるものであり、前記第３電流ブロック層の前記第２電流ブロック層に接する部分の前記第１導電型の半導体のキャリア濃度は、前記第３電流ブロック層の前記コンタクト層に接する部分の前記第１導電型の半導体のキャリア濃度より低いものである。
【００１３】
この発明に係わる半導体レーザ装置（請求項５）は、リッジ導波路と、該リッジ導波路の両脇に形成された埋め込み層と、該埋め込み層上及び前記リッジ導波路上の全面に形成されたコンタクト層とを備えており、前記リッジ導波路は、第１導電型の半導体からなる第１クラッド層と、該第１クラッド層上に形成された活性層と、該活性層上に形成された、その主要な部分が前記第１導電型と反対の第２導電型の半導体からなる第２クラッド層とからなるものであり、前記埋め込み層は、前記リッジ導波路の両側面に接して形成された、前記第１導電型の半導体からなる第１電流ブロック層と、該第１電流ブロック層の前記リッジ導波路の近傍部以外の部分上に形成された、前記リッジ導波路とは前記第１電流ブロック層のリッジ導波路近傍部によって隔離された、前記第２導電型の半導体からなる第２電流ブロック層と、前記第１電流ブロック層の前記リッジ近傍部上及び前記第２電流ブロック層上の全面に形成された、前記第１導電型の半導体からなる第３電流ブロック層とからなるものであり、前記コンタクト層は、その主要な部分が前記第２導電型の半導体からなるものであり、前記第１電流ブロック層の前記第１導電型の半導体のキャリア濃度は、前記第２クラッド層の主要な部分の前記第２導電型の半導体のキャリア濃度より高く、前記第２クラッド層と前記第１電流ブロック層との界面近傍の該界面の前記第２クラッド層側の薄い層は、前記第１電流ブロック層の半導体の導電型と同一の前記第１導電型の半導体からなるものであり、前記第３電流ブロック層の前記第１導電型の半導体のキャリア濃度は、前記コンタクト層の主要な部分の前記第２導電型の半導体のキャリア濃度より高く、前記コンタクト層と前記第３電流ブロック層との界面近傍の該界面の前記コンタクト層側の薄い層は、前記第３電流ブロック層の半導体の導電型と同一の前記第１導電型の半導体からなるものであり、前記第２電流ブロック層は、結晶格子間に位置し電気的に中性である不純物を含んでいるものである。
【００１４】
この発明に係わる半導体レーザ装置（請求項６）は、上記の半導体レーザ装置（請求項５）において、前記の電気的に中性である不純物は、前記第２電流ブロック層の前記第１電流ブロック層及び前記第３電流ブロック層と接する薄層部分にのみ含まれているものである。
【００１５】
【作用】
この発明に係わる半導体レーザ装置の製造方法（請求項１）は、第１導電型の半導体基板の主表面上に、該第１導電型の半導体からなる第１クラッド層と、活性層と、前記第１導電型と反対の第２導電型の半導体からなる第２クラッド層を順にエピタキシャル成長させる工程と、前記第２クラッド層上の所定の領域に絶縁膜を形成する工程と、該絶縁膜をマスクとして、前記第１クラッド層、前記活性層及び前記第２クラッド層をエッチングし、リッジ導波路を形成する工程と、該リッジ導波路の両脇に、そのキャリア濃度が前記第２クラッド層の前記第２導電型の半導体のキャリア濃度より高い前記第１導電型の半導体からなる第１電流ブロック層の下層、そのキャリア濃度が該第１電流ブロック層の下層より低い前記第１導電型の半導体からなる第１電流ブロック層の上層、該第１電流ブロック層のリッジ導波路近傍部により前記リッジ導波路から隔離されるように形成される前記第２導電型の半導体からなる第２電流ブロック層、前記第１導電型の半導体からなる第３電流ブロック層の下層及びそのキャリア濃度が該第３電流ブロック層の下層の半導体のキャリア濃度及びコンタクト層の前記第２導電型の半導体のキャリア濃度より高い前記第１導電型の半導体からなる第３電流ブロック層の上層を順に選択エピタキシャル成長させることにより埋め込み層を形成する工程と、前記絶縁膜を除去する工程と、前記第２クラッド層上及び前記第３電流ブロック層上に前記第２導電型の半導体からなるコンタクト層をエピタキシャル成長させる工程とを含むものであり、前記埋め込み層を選択エピタキシャル成長により形成する工程及び前記コンタクト層をエピタキシャル成長させる工程における加熱、もしくは前記コンタクト層をエピタキシャル成長させる工程後の熱処理により、前記第１電流ブロック層及び前記第３電流ブロック層から、前記第２クラッド層及び前記コンタクト層に、前記第１導電型の不純物を拡散させることによって、前記第２クラッド層の前記第１電流ブロック層に接する薄層部分及び前記コンタクト層の前記第３電流ブロック層に接する薄層部分を前記第１導電型の半導体とするものであるから、再成長界面であるコンタクト層と第３電流ブロック層の界面より、これらの層の間のｐｎ接合面はコンタクト層側に移動しており、また同じく再成長界面である第２クラッド層と第１電流ブロック層の界面より、これらの層の間のｐｎ接合面は第２クラッド層側に移動している。従って、この方法によって製造された半導体レーザ装置においては、通電によるｐｎ接合の順方向電圧の低下を回避でき、しきい値電流の上昇、光出力の低下等のレーザ特性の劣化を防止できる。一方、第１及び第３電流ブロック層の第２電流ブロック層に接する側の層の第１導電型のキャリア濃度は低いため、第１及び第３電流ブロック層から第２導電型の第２電流ブロック層に拡散する第１導電型の不純物は少なく、従って、第２電流ブロック層のキャリア濃度の低下による電流ブロック層の電流ブロック効果の劣化を低減できる。
【００１６】
この発明に係わる半導体レーザ装置の製造方法（請求項２）は、第１導電型の半導体基板の主表面上に、該第１導電型の半導体からなる第１クラッド層と、活性層と、前記第１導電型と反対の第２導電型の半導体からなる第２クラッド層を順にエピタキシャル成長させる工程と、前記第２クラッド層上の所定の領域に絶縁膜を形成する工程と、該絶縁膜をマスクとして、前記第１クラッド層、前記活性層及び前記第２クラッド層をエッチングし、リッジ導波路を形成する工程と、該リッジ導波路の両脇に、そのキャリア濃度が前記第２クラッド層の前記第２導電型の半導体のキャリア濃度より高い前記第１導電型の半導体からなる第１電流ブロック層、該第１電流ブロック層のリッジ導波路近傍部により前記リッジ導波路から隔離されるように形成される前記第２導電型の半導体からなる第２電流ブロック層及びそのキャリア濃度がコンタクト層の前記第２導電型の半導体のキャリア濃度より高い前記第１導電型の半導体からなる第３電流ブロック層を順に選択エピタキシャル成長させることにより埋め込み層を形成する工程と、前記絶縁膜を除去する工程と、前記第２クラッド層上及び前記第３電流ブロック層上に前記第２導電型の半導体からなるコンタクト層をエピタキシャル成長させる工程とを含むものであり、前記埋め込み層を形成する工程の第２電流ブロック層の選択エピタキシャル成長は、結晶格子間に位置し電気的に中性となる不純物を含むように選択エピタキシャル成長させるものであり、前記埋め込み層を選択エピタキシャル成長により形成する工程及び前記コンタクト層をエピタキシャル成長させる工程における加熱、もしくは前記コンタクト層をエピタキシャル成長させる工程後の熱処理により、前記第１電流ブロック層及び前記第３電流ブロック層から、前記第２クラッド層及び前記コンタクト層に、前記第１導電型の不純物を拡散させることによって、前記第２クラッド層の前記第１電流ブロック層に接する薄層部分及び前記コンタクト層の前記第３電流ブロック層に接する薄層部分を前記第１導電型の半導体とするものであるから、再成長界面であるコンタクト層と第３電流ブロック層の界面より、これらの層の間のｐｎ接合面をコンタクト層側に移動させることができ、また同じく再成長界面である第２クラッド層と第１電流ブロック層の界面より、これらの層の間のｐｎ接合面を第２クラッド層側に移動させることができる。従って、この方法によって製造された半導体レーザ装置においては、通電によるｐｎ接合の順方向電圧の低下を回避でき、しきい値電流の上昇、光出力の低下等のレーザ特性の劣化を防止できる。一方、第２電流ブロック層は電気的に中性で結晶格子間に位置する不純物を含んでいるため、拡散によって結晶格子間に入り込む第１導電型の不純物は、その動きを前記の中性不純物によって阻止される。これにより、第１及び第３電流ブロック層から第２導電型の第２電流ブロック層への第１導電型の不純物の拡散が抑制され、第２電流ブロック層のキャリア濃度の低下による電流ブロック層の電流ブロック効果の劣化を低減できる。
【００１７】
この発明に係わる半導体レーザ装置の製造方法（請求項３）は、上記の半導体レーザ装置の製造方法（請求項２）において、前記埋め込み層を形成する工程の第２電流ブロック層の選択エピタキシャル成長は、前記の結晶格子間に位置し電気的に中性となる不純物を含む前記第２導電型の半導体からなる下層と、前記第２導電型の不純物のみを含む半導体からなる中間層と、前記の結晶格子間に位置し電気的に中性となる不純物を含む前記第２導電型の半導体からなる上層を順に選択エピタキシャル成長させるものであるから、この方法によって製造された半導体レーザ装置においては、第１及び第３電流ブロック層からコンタクト層及び第２クラッド層への第１導電型の不純物の拡散により、前述のように通電によるレーザ特性の劣化を防止できる。一方、第２電流ブロック層において第１及び第３電流ブロック層と接しているのは、前記の中性不純物を含む上層及び下層であるから、前述のように、この上層と下層によって第１及び第３電流ブロック層から第２電流ブロック層への第１導電型の不純物の拡散を抑制することができ、第２電流ブロック層のキャリア濃度の低下による電流ブロック層の電流ブロック効果の劣化を低減できる。前記の中性不純物は、第２電流ブロック層における第２導電型の不純物の活性化を若干阻害する傾向があるが、上記のように第２電流ブロック層の中間層は第２導電型の不純物のみを含み、前記の中性不純物を含まないため、前述の第２電流ブロック層の全体に中性不純物を導入する場合より、キャリア濃度を高くすることができ、電流ブロック層の電流ブロック効果の劣化をさらに抑制できる。
【００１８】
この発明に係わる半導体レーザ装置（請求項４）は、リッジ導波路と、該リッジ導波路の両脇に形成された埋め込み層と、該埋め込み層上及び前記リッジ導波路上の全面に形成されたコンタクト層とを備えており、前記リッジ導波路は、第１導電型の半導体からなる第１クラッド層と、該第１クラッド層上に形成された活性層と、該活性層上に形成された、その主要な部分が前記第１導電型と反対の第２導電型の半導体からなる第２クラッド層とからなるものであり、前記埋め込み層は、前記リッジ導波路の両側面に接して形成された、前記第１導電型の半導体からなる第１電流ブロック層と、該第１電流ブロック層の前記リッジ導波路の近傍部以外の部分上に形成された、前記リッジ導波路とは前記第１電流ブロック層のリッジ導波路近傍部によって隔離された、前記第２導電型の半導体からなる第２電流ブロック層と、前記第１電流ブロック層の前記リッジ近傍部上及び前記第２電流ブロック層上の全面に形成された、前記第１導電型の半導体からなる第３電流ブロック層とからなるものであり、前記コンタクト層は、その主要な部分が前記第２導電型の半導体からなるものであり、前記第１電流ブロック層の前記リッジ導波路に接する部分の前記第１導電型の半導体のキャリア濃度は、前記第２クラッド層の前記第２導電型の半導体のキャリア濃度より高く、前記第２クラッド層と前記第１電流ブロック層との界面近傍の該界面の前記第２クラッド層側の薄い層は、前記第１電流ブロック層の半導体の導電型と同一の前記第１導電型の半導体からなるものであり、前記第１電流ブロック層の前記第２電流ブロック層に接する部分の第１導電型の半導体のキャリア濃度は、前記第１電流ブロック層の前記リッジ導波路に接する部分の前記第１導電型の半導体のキャリア濃度より低く、前記第３電流ブロック層の前記コンタクト層に接する部分の前記第１導電型の半導体のキャリア濃度は、該コンタクト層の主要な部分の前記第２導電型の半導体のキャリア濃度より高く、前記コンタクト層と前記第３電流ブロック層との界面近傍の該界面の前記コンタクト層側の薄い層は、前記第３電流ブロック層の半導体の導電型と同一の前記第１導電型の半導体からなるものであり、前記第３電流ブロック層の前記第２電流ブロック層に接する部分の前記第１導電型の半導体のキャリア濃度は、前記第３電流ブロック層の前記コンタクト層に接する部分の前記第１導電型の半導体のキャリア濃度より低いものであるから、再成長界面であるコンタクト層と第３電流ブロック層の界面より、これらの層の間のｐｎ接合面はコンタクト層側にあり、また同じく再成長界面である第２クラッド層と第１電流ブロック層の界面より、これらの層の間のｐｎ接合面は第２クラッド層側にある。従って、通電によるｐｎ接合の順方向電圧の低下を回避でき、しきい値電流の上昇、光出力の低下等のレーザ特性の劣化を防止できる。一方、第１及び第３電流ブロック層の第２電流ブロック層に接する側の層の第１導電型のキャリア濃度は低いため、第１及び第３電流ブロック層から第２導電型の第２電流ブロック層に拡散する第１導電型の不純物は少なく、従って、第２電流ブロック層のキャリア濃度の低下による電流ブロック層の電流ブロック効果の劣化を低減できる。
【００１９】
この発明に係わる半導体レーザ装置（請求項５）は、リッジ導波路と、該リッジ導波路の両脇に形成された埋め込み層と、該埋め込み層上及び前記リッジ導波路上の全面に形成されたコンタクト層とを備えており、前記リッジ導波路は、第１導電型の半導体からなる第１クラッド層と、該第１クラッド層上に形成された活性層と、該活性層上に形成された、その主要な部分が前記第１導電型と反対の第２導電型の半導体からなる第２クラッド層とからなるものであり、前記埋め込み層は、前記リッジ導波路の両側面に接して形成された、前記第１導電型の半導体からなる第１電流ブロック層と、該第１電流ブロック層の前記リッジ導波路の近傍部以外の部分上に形成された、前記リッジ導波路とは前記第１電流ブロック層のリッジ導波路近傍部によって隔離された、前記第２導電型の半導体からなる第２電流ブロック層と、前記第１電流ブロック層の前記リッジ近傍部上及び前記第２電流ブロック層上の全面に形成された、前記第１導電型の半導体からなる第３電流ブロック層とからなるものであり、前記コンタクト層は、その主要な部分が前記第２導電型の半導体からなるものであり、前記第１電流ブロック層の前記第１導電型の半導体のキャリア濃度は、前記第２クラッド層の主要な部分の前記第２導電型の半導体のキャリア濃度より高く、前記第２クラッド層と前記第１電流ブロック層との界面近傍の該界面の前記第２クラッド層側の薄い層は、前記第１電流ブロック層の半導体の導電型と同一の前記第１導電型の半導体からなるものであり、前記第３電流ブロック層の前記第１導電型の半導体のキャリア濃度は、前記コンタクト層の主要な部分の前記第２導電型の半導体のキャリア濃度より高く、前記コンタクト層と前記第３電流ブロック層との界面近傍の該界面の前記コンタクト層側の薄い層は、前記第３電流ブロック層の半導体の導電型と同一の前記第１導電型の半導体からなるものであり、前記第２電流ブロック層は、結晶格子間に位置し電気的に中性である不純物を含んでいるものであるから、再成長界面であるコンタクト層と第３電流ブロック層の界面より、これらの層の間のｐｎ接合面はコンタクト層側にあり、また同じく再成長界面である第２クラッド層と第１電流ブロック層の界面より、これらの層の間のｐｎ接合面は第２クラッド層側にある。従って、通電によるｐｎ接合の順方向電圧の低下を回避でき、しきい値電流の上昇、光出力の低下等のレーザ特性の劣化を防止できる。一方、第２電流ブロック層は電気的に中性で結晶格子間に位置する不純物を含んでいるため、拡散によって結晶格子間に入り込む第１導電型の不純物は、その動きを前記の中性不純物によって阻止される。これにより、第１及び第３電流ブロック層から第２導電型の第２電流ブロック層への第１導電型の不純物の拡散が抑制され、第２電流ブロック層のキャリア濃度の低下による電流ブロック層の電流ブロック効果の劣化を低減できる。
【００２０】
この発明に係わる半導体レーザ装置（請求項６）は、上記の半導体レーザ装置（請求項５）において、前記の電気的に中性である不純物は、前記第２電流ブロック層の前記第１電流ブロック層及び前記第３電流ブロック層と接する薄層部分にのみ含まれているものであるから、コンタクト層及び第２クラッド層の第１及び第３電流ブロック層と接する薄層部分は、第１導電型となっているため、前述のように通電によるレーザ特性の劣化を防止できる。一方、第２電流ブロック層において第１及び第３電流ブロック層と接しているのは、前記の中性不純物を含む薄層部分であるから、前述のように、この薄層部分によって第１及び第３電流ブロック層から第２電流ブロック層への第１導電型の不純物の拡散を抑制することができ、第２電流ブロック層のキャリア濃度の低下による電流ブロック層の電流ブロック効果の劣化を低減できる。前記の中性不純物は、第２電流ブロック層における第２導電型の不純物の活性化を若干阻害する傾向をもつが、第２電流ブロック層の上記の薄層部分以外は第２導電型の不純物のみを含み、前記の中性不純物を含まないため、前述の第２電流ブロック層の全体に中性不純物を導入する場合より、キャリア濃度を高くすることができ、電流ブロック層の電流ブロック効果の劣化をさらに抑制できる。
【００２１】
【実施例】
実施例１．
この発明の第１の実施例について説明する。
図１に本実施例による半導体レーザ装置の製造方法を示す。まず、ｐ型ＩｎＰ基板上にｐ型ＩｎＰ第１クラッド層１（約１μｍ）、アンドープＩｎＧａＡｓＰ活性層２（約０．１μｍ）、ｎ型ＩｎＰ第２クラッド層３（約１μｍ）を順に有機金属気相成長法（以後ＭＯＣＶＤ法と略記する）等により連続してエピタキシャル成長させた後、図１(a) に示すようにｎ型ＩｎＰ第２クラッド層３上の所定の位置にＳｉＯ膜からなる選択成長マスク４（約０．１μｍ）を形成し、これをマスクとしてクラッド層と活性層をエッチングし、リッジ導波路を形成する。次に、図１(b) に示すｐ型ＩｎＰ第１電流ブロック層５（約１μｍ）、図１(c) に示すｎ型ＩｎＰ第２電流ブロック層６（約１μｍ）、図１(d) に示すｐ型ＩｎＰ第３電流ブロック層７（約１μｍ）及び図１(e) に示すｎ型ＩｎＰ最終埋込層１０（約０．２μｍ）をＭＯＣＶＤ法等により連続して選択エピタキシャル成長させることによって、埋め込み層を形成する。さらに、図１(f) に示すように、選択成長マスク４を除去した後、全面にｎ型ＩｎＰコンタクト層８（約２μｍ）をエピタキシャル成長させる。この際、ｎ型ＩｎＰ最終埋込層１０とｎ型ＩｎＰコンタクト層８は同じキャリア濃度、組成となるようにする。最後に、基板裏面を研削し、Ｃｒ／Ａｕからなるｎ側電極２０ｂ（約０．２μｍ）及びＡｕＺｎ／Ａｕからなるｐ側電極（約０．２μｍ）２０ａを形成することにより、図２に示すような半導体レーザ装置が完成する。ただし、（）内は各層の厚さである。キャリア濃度は、クラッド層及び電流ブロック層では１０18ｃｍ-3程度、ｎ型ＩｎＰコンタクト層では１０18ｃｍ-3以上である。また、ｐ型不純物としてはＺｎ等、ｎ型不純物としてはＳｉ，Ｓ等を用いる。
【００２２】
本実施例の製造方法を用いて作製された半導体レーザ装置においては、図２に示すように、電流ブロック層上部のｐｎ接合面１１が、ｐ型ＩｎＰ第３電流ブロック層７とｎ型ＩｎＰ最終埋込層１０の界面に形成されることになる。この界面は前述の再成長界面ではない。一方、再成長界面であるｎ型ＩｎＰ最終埋込層１０とｎ型ＩｎＰコンタクト層８の界面９ａ（埋め込み層上部の再成長界面）は、ｎ型層間の接合面となっている。このため、上記の第３電流ブロック層と最終埋め込み層の間のｐｎ接合においては、前述の通電により順方向電圧が低下するという問題は発生しない。従って、これによってレーザ特性が劣化することもない。
【００２３】
さらに、本実施例の製造方法においては、埋め込み層上部の再成長界面９ａをｐｎ接合面としないために、ｎ型ＩｎＰ最終埋め込み層を用いており、従来の製造方法で用いているｐ型不純物の拡散という方法を用いていない。従って、このｐ型不純物がｎ型ＩｎＰ第２電流ブロック層に拡散することにより、この層のキャリア濃度が低下し、電流ブロック層の電流ブロック効果が低下するという問題は起きない。本実施例においては、エピタキシャル成長における基板加熱温度を上記のｐ型不純物の拡散が発生しない程度にするか、もしくは、ｐ型の第１及び第３電流ブロック層のキャリア濃度を、これらの層からｐ型不純物の拡散が生じても周囲のｎ型層の導電型をｐ型に反転させない程度の濃度にする。
【００２４】
ただし、ｎ型ＩｎＰ第２クラッド層３とｐ型ＩｎＰ第１電流ブロック層５の界面９ｂ（第２クラッド層側面の再成長界面）は、リッジ導波路の側面の一部であり、再成長界面であると同時にｐｎ接合面ともなっており、ここでは通電による順方向電圧の低下が起こる可能性がある。
【００２５】
また、本実施例においては、ＩｎＰ系の半導体レーザ装置について述べたが、他の材料系、例えばＧａＡｓ系の半導体レーザ装置などでも同様の製造方法及び構造を用いることができる。また、電流ブロック層の層数も３層以外でもよい。
【００２６】
実施例２．
この発明の第２の実施例について説明する。
図３に本実施例による半導体レーザ装置の製造方法を示す。まず、図３(a) に示すように、ｐ型ＩｎＰ第１クラッド層１、アンドープＩｎＧａＡｓＰ活性層２、ｎ型ＩｎＰ第２クラッド層３からなるリッジ導波路を実施例１とまったく同様の方法で形成する。次に、図３(b) に示すように、高キャリア濃度のｐ型ＩｎＰ第１電流ブロック層の下層５ａ、厚さの薄い低キャリア濃度のｐ型ＩｎＰ第１電流ブロック層の上層５ｂを順に選択エピタキシャル成長させる。さらに、図３(c) に示すように、ｎ型ＩｎＰ第２電流ブロック層６を選択エピタキシャル成長させた後、図３(d) に示すように、厚さの薄い低キャリア濃度のｐ型ＩｎＰ第３電流ブロック層の下層７ｂ、高キャリア濃度のｐ型ＩｎＰ第３電流ブロック層の上層７ａを順に選択エピタキシャル成長させる。これらの電流ブロック層の成長は、ＭＯＣＶＤ法等を用いて連続して行う。次に、図３(e) に示すように、選択成長マスク４を除去する。最後に、実施例１と同様にｎ型ＩｎＰコンタクト層８の形成、基板裏面の研削、ｐ側電極２０ａ、ｎ側電極２０ｂの形成を行い、図４に示す半導体レーザ装置が完成する。この際、ｐ型ＩｎＰ第１電流ブロック層の下層５ａのキャリア濃度は、ｎ型ＩｎＰ第２クラッド層３のキャリア濃度より高くなるようにし、ｐ型ＩｎＰ第３電流ブロック層の上層７ａのキャリア濃度は、ｎ型ＩｎＰコンタクト層８のキャリア濃度より高くなるようにする。これにより、エピタキシャル成長における適切な温度での基板加熱により、第１電流ブロック層の下層５ａ及び第３電流ブロック層の上層７ａから第２クラッド層３及びコンタクト層８へｐ型不純物を拡散させ、ｎ型ＩｎＰからなる第２クラッド層３及びコンタクト層８の電流ブロック層に接する薄層部分の導電型をｐ型に反転させることができる。なお、この拡散はエピタキシャル成長完了後の熱処理によって行ってもよい。
【００２７】
本実施例においては、上記のｐ型不純物の拡散によって、図４に示すように、第３電流ブロック層の上層７ａとコンタクト層８の間のｐｎ接合面（埋め込み層上部のｐｎ接合面）は、再成長界面であるこれら二層間の界面９ａ（埋め込み層上部の再成長界面）よりコンタクト層側の１４ａの位置まで移動し、また、第１電流ブロック層の下層５ａと第２クラッド層３の間のｐｎ接合面（第２クラッド層側面のｐｎ接合面）も、再成長界面であるこれら二層間の界面９ｂ（第２クラッド層側面の再成長界面）より第２クラッド層側の１４ｂの位置まで移動する。
【００２８】
このため、前述のように、これらのｐｎ接合においては、通電により順方向電圧が低下することがなく、従って、これによってレーザ特性が劣化することもない。
【００２９】
一方、ｎ型ＩｎＰ第２電流ブロック層６と接するｐ型ＩｎＰからなる第１電流ブロック層の上層５ｂ及び第３電流ブロック層の下層７ｂにおいては、そのキャリア濃度が第１電流ブロック層の下層５ａ及び第３電流ブロック層の上層７ａのキャリア濃度より低いため、第２電流ブロック層に拡散してくるｐ型不純物の量は少ない。従って、このｐ型不純物によって第２電流ブロック層のｎ型不純物が補償されることによる、この層のキャリア濃度の低下は、これによって電流ブロック層の電流ブロック効果が劣化しない程度に抑制される。
【００３０】
上記のように、本実施例においては、電流ブロック層の電流ブロック効果を低下させることなく、通電によるレーザ特性の劣化を防止することができる。
【００３１】
また、本実施例においては、ＩｎＰ系の半導体レーザ装置について述べたが、他の材料系、例えばＧａＡｓ系の半導体レーザ装置などでも同様の製造方法及び構造を用いることができる。また、電流ブロック層の層数も３層以外でもよい。
【００３２】
実施例３．
この発明の第３の実施例について説明する。
図５に本実施例による半導体レーザ装置の製造方法を示す。まず、図５(a) に示すように、ｐ型ＩｎＰ第１クラッド層１、アンドープＩｎＧａＡｓＰ活性層２、ｎ型ＩｎＰ第２クラッド層３からなるリッジ導波路を実施例１と同様の方法で形成する。次に、図５(b) に示すように、高キャリア濃度のｐ型ＩｎＰ第１電流ブロック層１２を選択エピタキシャル成長させた後、図５(c) に示すように、ｎ型不純物とともにＣｏ，Ｔｉ等の電気的に中性であり結晶格子間に入る不純物を含むｎ型ＩｎＰ第２電流ブロック層１５を選択エピタキシャル成長させる。さらに、図５(d) に示すように、高キャリア濃度のｐ型ＩｎＰ第３電流ブロック層１３を選択エピタキシャル成長させる。これらの電流ブロック層の成長は、ＭＯＣＶＤ法等を用いて連続して行う。次に、図３(e) に示すように、選択成長マスク４を除去する。最後に、実施例１と同様にｎ型ＩｎＰコンタクト層８の形成、基板裏面の研削、ｐ側電極２０ａ、ｎ側電極２０ｂの形成を行い、図６に示す半導体レーザ装置が完成する。この際、ｐ型ＩｎＰ第１電流ブロック層１２のキャリア濃度は、ｎ型ＩｎＰ第２クラッド層３のキャリア濃度より高くなるようにし、ｐ型ＩｎＰ第３電流ブロック層１３のキャリア濃度は、ｎ型ＩｎＰコンタクト層８のキャリア濃度より高くなるようにする。これにより、エピタキシャル成長における適切な温度での基板加熱により、第１電流ブロック層１２及び第３電流ブロック層１３から第２クラッド層３及びコンタクト層８へｐ型不純物を拡散させ、ｎ型ＩｎＰからなる第２クラッド層３及びコンタクト層８の電流ブロック層に接する薄層部分の導電型をｐ型に反転させることができる。なお、この拡散はエピタキシャル成長完了後の熱処理によって行ってもよい。
【００３３】
本実施例においても、上記のｐ型不純物の拡散によって、図６に示すように、第３電流ブロック層１３とコンタクト層８の間のｐｎ接合面（埋め込み層上部のｐｎ接合面）は、再成長界面であるこれら二層間の界面９ａ（埋め込み層上部の再成長界面）よりコンタクト層側の１４ａの位置まで移動し、また、第１電流ブロック層１２と第２クラッド層３の間のｐｎ接合面（第２クラッド層側面のｐｎ接合面）も、再成長界面であるこれら二層間の界面９ｂ（第２クラッド層側面の再成長界面）より第２クラッド層側の１４ｂの位置まで移動する。このため、前述のように、これらのｐｎ接合においては、通電により順方向電圧が低下することがなく、従って、これによってレーザ特性が劣化することもない。
【００３４】
一方、ｐ型ＩｎＰ第１及び第３電流ブロック層からｎ型ＩｎＰ第２電流ブロック層に拡散してくるｐ型不純物は結晶格子間に入るが、第２電流ブロック層は、予め電気的に中性であり結晶格子間に入る不純物を含んでいるため、このｐ型不純物の拡散は抑制される。従って、このｐ型不純物によって第２電流ブロック層のｎ型不純物が補償されることによる、この層のキャリア濃度の低下は充分に小さくでき、電流ブロック層の電流ブロック効果の低下は防止できる。
【００３５】
上記のように、本実施例においては、電流ブロック層の電流ブロック効果を低下させることなく、通電によるレーザ特性の劣化を防止することができる。
【００３６】
また、本実施例においては、ＩｎＰ系の半導体レーザ装置について述べたが、他の材料系、例えばＧａＡｓ系の半導体レーザ装置などでも同様の製造方法及び構造を用いることができる。また、電流ブロック層の層数も３層以外でもよい。
【００３７】
実施例４．
この発明の第４の実施例について説明する。
図７に本実施例による半導体レーザ装置の製造方法を示す。まず、実施例３と同様に、ｐ型ＩｎＰ第１クラッド層１、アンドープＩｎＧａＡｓＰ活性層２、ｎ型ＩｎＰ第２クラッド層３からなるリッジ導波路を形成した後、高キャリア濃度のｐ型ＩｎＰ第１電流ブロック層１２を選択エピタキシャル成長させる。次に、図７(a) に示すように、ｎ型不純物とともにＣｏ，Ｔｉ等の電気的に中性であり結晶格子間に入る不純物を含む厚さの薄いｎ型ＩｎＰ第２電流ブロック層の下層１５ｂを選択エピタキシャル成長させ、さらに図７(b) に示すように、ｎ型不純物のみを含むｎ型ＩｎＰ第２電流ブロック層の中間層１５ａを選択エピタキシャル成長させる。次に、図７(c) に示すように、再度ｎ型不純物とともにＣｏ，Ｔｉ等の電気的に中性であり結晶格子間に入る不純物を含む厚さの薄いｎ型ＩｎＰ第２電流ブロック層の上層１５ｃを選択エピタキシャル成長させる。この後の工程は、実施例３と同じであり、高キャリア濃度のｐ型ＩｎＰ第３電流ブロック層１３を選択エピタキシャル成長させ、選択成長マスク４を除去した後、ｎ型ＩｎＰコンタクト層８の形成、基板裏面の研削、ｐ側電極２０ａ、ｎ側電極２０ｂの形成を行う。ただし、電流ブロック層各層の成長は、ＭＯＣＶＤ法等を用いて連続して行う。これにより、図８に示す半導体レーザ装置が完成する。この際、ｐ型ＩｎＰ第１電流ブロック層１２のキャリア濃度は、ｎ型ＩｎＰ第２クラッド層３のキャリア濃度より高くなるようにし、ｐ型ＩｎＰ第３電流ブロック層１３のキャリア濃度は、ｎ型ＩｎＰコンタクト層８のキャリア濃度より高くなるようにする。これにより、エピタキシャル成長における適切な温度での基板加熱により、第１電流ブロック層１２及び第３電流ブロック層１３から第２クラッド層３及びコンタクト層８へｐ型不純物を拡散させ、ｎ型ＩｎＰからなる第２クラッド層３及びコンタクト層８の電流ブロック層に接する薄層部分の導電型をｐ型に反転させることができる。なお、この拡散はエピタキシャル成長完了後の熱処理によって行ってもよい。
【００３８】
本実施例においても、上記のｐ型不純物の拡散によって、図８に示すように、第３電流ブロック層１３とコンタクト層８の間のｐｎ接合面（埋め込み層上部のｐｎ接合面）は、再成長界面であるこれら二層間の界面９ａ（埋め込み層上部の再成長界面）よりコンタクト層側の１４ａの位置まで移動し、また、第１電流ブロック層１２と第２クラッド層３の間のｐｎ接合面（第２クラッド層側面のｐｎ接合面）も、再成長界面であるこれら二層間の界面９ｂ（第２クラッド層側面の再成長界面）より第２クラッド層側の１４ｂの位置まで移動する。このため、前述のように、これらのｐｎ接合においては、通電により順方向電圧が低下することがなく、従って、これによってレーザ特性が劣化することもない。
【００３９】
一方、前述のようにｐ型ＩｎＰ第１及び第３電流ブロック層からｎ型ＩｎＰ第２電流ブロック層に拡散してくるｐ型不純物は結晶格子間に入るが、第１及び第３電流ブロック層と接する第２電流ブロック層の上層と下層は、予め電気的に中性であり結晶格子間に入る不純物を含んでいるため、このｐ型不純物の拡散は抑制される。従って、このｐ型不純物によって第２電流ブロック層のｎ型不純物が補償されることによる、この層のキャリア濃度の低下は充分に小さくできる。また、上記の中性不純物は、第２電流ブロック層におけるｎ型の不純物の活性化を若干阻害する傾向をもつが、第２電流ブロック層の中間層１５ａはｎ型不純物のみを含み、上記の中性不純物を含まないため、実施例３の第２電流ブロック層の全体に中性不純物を導入する場合より、キャリア濃度を高くすることができ、電流ブロック層の電流ブロック効果の劣化をさらに抑制できる。
【００４０】
上記のように、本実施例においても、電流ブロック層の電流ブロック効果を低下させることなく、通電によるレーザ特性の劣化を防止することができる。
【００４１】
また、本実施例においては、ＩｎＰ系の半導体レーザ装置について述べたが、他の材料系、例えばＧａＡｓ系の半導体レーザ装置などでも同様の製造方法及び構造を用いることができる。また、電流ブロック層の層数も３層以外でもよい。
【００４２】
実施例５．
この発明の第５の実施例について説明する。
図９に本実施例による半導体レーザ装置の断面図を示す。図中の１６は、ｎ型不純物とともにホールトラップとなる不純物が導入されたｎ型ＩｎＰ第２電流ブロック層である。この半導体レーザ装置は、実施例３においてｎ型ＩｎＰ第２電流ブロック層に導入された、電気的に中性であり結晶格子間に入る不純物の代わりにホールトラップとなる不純物を用いたものである。本実施例の製造方法は、第２電流ブロック層のエピタキシャル成長において、ｎ型不純物とともにＣｏ等のホールトラップとなる不純物を含むようにＩｎＰを成長させる点を除けば、実施例３とまったく同じである。この際、ｐ型ＩｎＰ第１電流ブロック層１２のキャリア濃度は、ｎ型ＩｎＰ第２クラッド層３のキャリア濃度より高くなるようにし、ｐ型ＩｎＰ第３電流ブロック層１３のキャリア濃度は、ｎ型ＩｎＰコンタクト層８のキャリア濃度より高くなるようにする。これにより、エピタキシャル成長における適切な温度での基板加熱により、第１電流ブロック層１２及び第３電流ブロック層１３から第２クラッド層３及びコンタクト層８へｐ型不純物を拡散させ、ｎ型ＩｎＰからなる第２クラッド層３及びコンタクト層８の電流ブロック層に接する薄層部分の導電型をｐ型に反転させることができる。なお、この拡散はエピタキシャル成長完了後の熱処理によって行ってもよい。
【００４３】
本実施例においても、上記のｐ型不純物の拡散によって、図９に示すように、第３電流ブロック層１３とコンタクト層８の間のｐｎ接合面（埋め込み層上部のｐｎ接合面）は、再成長界面であるこれら二層間の界面９ａ（埋め込み層上部の再成長界面）よりコンタクト層側の１４ａの位置まで移動し、また、第１電流ブロック層１２と第２クラッド層３の間のｐｎ接合面（第２クラッド層側面のｐｎ接合面）も、再成長界面であるこれら二層間の界面９ｂ（第２クラッド層側面の再成長界面）より第２クラッド層側の１４ｂの位置まで移動する。このため、前述のように、これらのｐｎ接合においては、通電により順方向電圧が低下することがなく、従って、これによってレーザ特性が劣化することもない。
【００４４】
一方、第２電流ブロック層は、予めホールトラップとなる不純物を含んでいるため、ｐ型ＩｎＰ第１及び第３電流ブロック層からｎ型ＩｎＰ第２電流ブロック層へのホールの拡散が抑制され、電流ブロック層の電流ブロック効果の低下を防止できる。
【００４５】
上記のように、本実施例においては、電流ブロック層の電流ブロック効果を低下させることなく、通電によるレーザ特性の劣化を防止することができる。
【００４６】
また、本実施例においては、ＩｎＰ系の半導体レーザ装置について述べたが、他の材料系、例えばＧａＡｓ系の半導体レーザ装置などでも同様の製造方法及び構造を用いることができる。また、電流ブロック層の層数も３層以外でもよい。
【００４７】
実施例６．
この発明の第６の実施例について説明する。
図１０に本実施例による半導体レーザ装置の断面図を示す。図中の１６ｂと１６ｃは、ｎ型不純物とともにホールトラップとなる不純物が導入されたｎ型ＩｎＰ第２電流ブロック層の下層と上層であり、１６ａはｎ型不純物のみが導入されたｎ型ＩｎＰ第２電流ブロック層の中間層である。この半導体レーザ装置は、実施例４においてｎ型ＩｎＰ第２電流ブロック層の上層及び下層に導入された、電気的に中性であり結晶格子間に入る不純物の代わりにホールトラップとなる不純物を用いたものである。本実施例の製造方法は、第２電流ブロック層の上層と下層のエピタキシャル成長において、ｎ型不純物とともにＣｏ等のホールトラップとなる不純物を含むようにＩｎＰを成長させる点を除けば、実施例４とまったく同じである。この際、ｐ型ＩｎＰ第１電流ブロック層１２のキャリア濃度は、ｎ型ＩｎＰ第２クラッド層３のキャリア濃度より高くなるようにし、ｐ型ＩｎＰ第３電流ブロック層１３のキャリア濃度は、ｎ型ＩｎＰコンタクト層８のキャリア濃度より高くなるようにする。これにより、エピタキシャル成長における適切な温度での基板加熱により、第１電流ブロック層１２及び第３電流ブロック層１３から第２クラッド層３及びコンタクト層８へｐ型不純物を拡散させ、ｎ型ＩｎＰからなる第２クラッド層３及びコンタクト層８の電流ブロック層に接する薄層部分の導電型をｐ型に反転させることができる。なお、この拡散はエピタキシャル成長完了後の熱処理によって行ってもよい。
【００４８】
本実施例においても、上記のｐ型不純物の拡散によって、図１０に示すように、第３電流ブロック層１３とコンタクト層８の間のｐｎ接合面（埋め込み層上部のｐｎ接合面）は、再成長界面であるこれら二層間の界面９ａ（埋め込み層上部の再成長界面）よりコンタクト層側の１４ａの位置まで移動し、また、第１電流ブロック層１２と第２クラッド層３の間のｐｎ接合面（第２クラッド層側面のｐｎ接合面）も、再成長界面であるこれら二層間の界面９ｂ（第２クラッド層側面の再成長界面）より第２クラッド層側の１４ｂの位置まで移動する。このため、前述のように、これらのｐｎ接合においては、通電により順方向電圧が低下することがなく、従って、これによってレーザ特性が劣化することもない。
【００４９】
一方、第１及び第３電流ブロック層と接する第２電流ブロック層の上層と下層は、予めホールトラップとなる不純物を含んでいるため、ｐ型ＩｎＰ第１及び第３電流ブロック層からｎ型ＩｎＰ第２電流ブロック層へのホールの拡散は抑制される。また、ホールトラップとなる不純物は、第２電流ブロック層におけるｎ型の不純物の活性化を若干阻害する傾向をもつが、第２電流ブロック層の中間層１６ａはｎ型不純物のみを含み、ホールトラップとなる不純物を含まないため、実施例５の第２電流ブロック層の全体にホールトラップとなる不純物を導入する場合より、キャリア濃度を高くすることができ、電流ブロック層の電流ブロック効果の劣化をさらに抑制できる。
【００５０】
上記のように、本実施例においても、電流ブロック層の電流ブロック効果を低下させることなく、通電によるレーザ特性の劣化を防止することができる。
【００５１】
また、本実施例においては、ＩｎＰ系の半導体レーザ装置について述べたが、他の材料系、例えばＧａＡｓ系の半導体レーザ装置などでも同様の製造方法及び構造を用いることができる。また、電流ブロック層の層数も３層以外でもよい。
【００５２】
【発明の効果】
この発明に係わる半導体レーザ装置の製造方法（請求項１）は、第１導電型の半導体基板の主表面上に、該第１導電型の半導体からなる第１クラッド層と、活性層と、前記第１導電型と反対の第２導電型の半導体からなる第２クラッド層を順にエピタキシャル成長させる工程と、前記第２クラッド層上の所定の領域に絶縁膜を形成する工程と、該絶縁膜をマスクとして、前記第１クラッド層、前記活性層及び前記第２クラッド層をエッチングし、リッジ導波路を形成する工程と、該リッジ導波路の両脇に、そのキャリア濃度が前記第２クラッド層の前記第２導電型の半導体のキャリア濃度より高い前記第１導電型の半導体からなる第１電流ブロック層の下層、そのキャリア濃度が該第１電流ブロック層の下層より低い前記第１導電型の半導体からなる第１電流ブロック層の上層、該第１電流ブロック層のリッジ導波路近傍部により前記リッジ導波路から隔離されるように形成される前記第２導電型の半導体からなる第２電流ブロック層、前記第１導電型の半導体からなる第３電流ブロック層の下層及びそのキャリア濃度が該第３電流ブロッ４層の下層の半導体のキャリア濃度及びコンタクト層の前記第２導電型の半導体のキャリア濃度より高い前記第１導電型の半導体からなる第３電流ブロック層の上層を順に選択エピタキシャル成長させることにより埋め込み層を形成する工程と、前記絶縁膜を除去する工程と、前記第２クラッド層上及び前記第３電流ブロック層上に前記第２導電型の半導体からなるコンタクト層をエピタキシャル成長させる工程とを含むものであり、前記埋め込み層を選択エピタキシャル成長により形成する工程及び前記コンタクト層をエピタキシャル成長させる工程における加熱、もしくは前記コンタクト層をエピタキシャル成長させる工程後の熱処理により、前記第１電流ブロック層及び前記第３電流ブロック層から、前記第２クラッド層及び前記コンタクト層に、前記第１導電型の不純物を拡散させることによって、前記第２クラッド層の前記第１電流ブロック層に接する薄層部分及び前記コンタクト層の前記第３電流ブロック層に接する薄層部分を前記第１導電型の半導体とするものであるから、再成長界面であるコンタクト層と第３電流ブロック層の界面より、これらの層の間のｐｎ接合面はコンタクト層側に移動しており、また同じく再成長界面である第２クラッド層と第１電流ブロック層の界面より、これらの層の間のｐｎ接合面は第２クラッド層側に移動している。従って、この方法によって製造された半導体レーザ装置においては、通電によるｐｎ接合の順方向電圧の低下を回避でき、しきい値電流の上昇、光出力の低下等のレーザ特性の劣化を防止できる。一方、第１及び第３電流ブロック層から第２導電型の第２電流ブロック層に拡散する第１導電型の不純物は少なく、従って、第２電流ブロック層のキャリア濃度の低下による電流ブロック層の電流ブロック効果の劣化を低減できる。
【００５３】
この発明に係わる半導体レーザ装置の製造方法（請求項２）は、第１導電型の半導体基板の主表面上に、該第１導電型の半導体からなる第１クラッド層と、活性層と、前記第１導電型と反対の第２導電型の半導体からなる第２クラッド層を順にエピタキシャル成長させる工程と、前記第２クラッド層上の所定の領域に絶縁膜を形成する工程と、該絶縁膜をマスクとして、前記第１クラッド層、前記活性層及び前記第２クラッド層をエッチングし、リッジ導波路を形成する工程と、該リッジ導波路の両脇に、そのキャリア濃度が前記第２クラッド層の前記第２導電型の半導体のキャリア濃度より高い前記第１導電型の半導体からなる第１電流ブロック層、該第１電流ブロック層のリッジ導波路近傍部により前記リッジ導波路から隔離されるように形成される前記第２導電型の半導体からなる第２電流ブロック層及びそのキャリア濃度がコンタクト層の前記第２導電型の半導体のキャリア濃度より高い前記第１導電型の半導体からなる第３電流ブロック層を順に選択エピタキシャル成長させることにより埋め込み層を形成する工程と、前記絶縁膜を除去する工程と、前記第２クラッド層上及び前記第３電流ブロック層上に前記第２導電型の半導体からなるコンタクト層をエピタキシャル成長させる工程とを含むものであり、前記埋め込み層を形成する工程の第２電流ブロック層の選択エピタキシャル成長は、結晶格子間に位置し電気的に中性となる不純物を含むように選択エピタキシャル成長させるものであり、前記埋め込み層を選択エピタキシャル成長により形成する工程及び前記コンタクト層をエピタキシャル成長させる工程における加熱、もしくは前記コンタクト層をエピタキシャル成長させる工程後の熱処理により、前記第１電流ブロック層及び前記第３電流ブロック層から、前記第２クラッド層及び前記コンタクト層に、前記第１導電型の不純物を拡散させることによって、前記第２クラッド層の前記第１電流ブロック層に接する薄層部分及び前記コンタクト層の前記第３電流ブロック層に接する薄層部分を前記第１導電型の半導体とするものであるから、再成長界面であるコンタクト層，第２クラッド層と電流ブロック層の間の界面より、ｐｎ接合面を移動させることができる。従って、この方法によって製造された半導体レーザ装置においては、通電によるｐｎ接合の順方向電圧の低下を回避でき、しきい値電流の上昇、光出力の低下等のレーザ特性の劣化を防止できる。一方、第１及び第３電流ブロック層から第２導電型の第２電流ブロック層への第１導電型の不純物の拡散が前記の中性不純物によって抑制され、第２電流ブロック層のキャリア濃度の低下による電流ブロック層の電流ブロック効果の劣化を低減できる。
【００５４】
この発明に係わる半導体レーザ装置の製造方法（請求項３）は、上記の半導体レーザ装置の製造方法（請求項２）において、前記埋め込み層を形成する工程の第２電流ブロック層の選択エピタキシャル成長は、前記の結晶格子間に位置し電気的に中性となる不純物を含む前記第２導電型の半導体からなる下層と、前記第２導電型の不純物のみを含む半導体からなる中間層と、前記の結晶格子間に位置し電気的に中性となる不純物を含む前記第２導電型の半導体からなる上層を順に選択エピタキシャル成長させるものであるから、この方法によって製造された半導体レーザ装置においては、第１及び第３電流ブロック層からコンタクト層及び第２クラッド層への第１導電型の不純物の拡散により、前述のように通電によるレーザ特性の劣化を防止できる。一方、前記の中性不純物を含む第２電流ブロック層の上層及び下層によって第１及び第３電流ブロック層から第２電流ブロック層への第１導電型の不純物の拡散を抑制することができ、第２電流ブロック層のキャリア濃度の低下による電流ブロック層の電流ブロック効果の劣化を低減できる。また、上記のように第２電流ブロック層の中間層は第２導電型の不純物のみを含み、前記の中性不純物を含まないため、前述の第２電流ブロック層の全体に中性不純物を導入する場合より、キャリア濃度を高くすることができ、電流ブロック層の電流ブロック効果の劣化をさらに抑制できる。
【００５５】
この発明に係わる半導体レーザ装置（請求項４）は、リッジ導波路と、該リッジ導波路の両脇に形成された埋め込み層と、該埋め込み層上及び前記リッジ導波路上の全面に形成されたコンタクト層とを備えており、前記リッジ導波路は、第１導電型の半導体からなる第１クラッド層と、該第１クラッド層上に形成された活性層と、該活性層上に形成された、その主要な部分が前記第１導電型と反対の第２導電型の半導体からなる第２クラッド層とからなるものであり、前記埋め込み層は、前記リッジ導波路の両側面に接して形成された、前記第１導電型の半導体からなる第１電流ブロック層と、該第１電流ブロック層の前記リッジ導波路の近傍部以外の部分上に形成された、前記リッジ導波路とは前記第１電流ブロック層のリッジ導波路近傍部によって隔離された、前記第２導電型の半導体からなる第２電流ブロック層と、前記第１電流ブロック層の前記リッジ近傍部上及び前記第２電流ブロック層上の全面に形成された、前記第１導電型の半導体からなる第３電流ブロック層とからなるものであり、前記コンタクト層は、その主要な部分が前記第２導電型の半導体からなるものであり、前記第１電流ブロック層の前記リッジ導波路に接する部分の前記第１導電型の半導体のキャリア濃度は、前記第２クラッド層の前記第２導電型の半導体のキャリア濃度より高く、前記第２クラッド層と前記第１電流ブロック層との界面近傍の該界面の前記第２クラッド層側の薄い層は、前記第１電流ブロック層の半導体の導電型と同一の前記第１導電型の半導体からなるものであり、前記第１電流ブロック層の前記第２電流ブロック層に接する部分の前記第１導電型の半導体のキャリア濃度は、前記第１電流ブロック層の前記リッジ導波路に接する部分の前記第１導電型の半導体のキャリア濃度より低く、前記第３電流ブロック層の前記コンタクト層に接する部分の前記第１導電型の半導体のキャリア濃度は、該コンタクト層の主要な部分の前記第２導電型の半導体のキャリア濃度より高く、前記コンタクト層と前記第３電流ブロック層との界面近傍の該界面の前記コンタクト層側の薄い層は、前記第３電流ブロック層の半導体の導電型と同一の前記第１導電型の半導体からなるものであり、前記第３電流ブロック層の前記第２電流ブロック層に接する部分の前記第１導電型の半導体のキャリア濃度は、前記第３電流ブロック層の前記コンタクト層に接する部分の前記第１導電型の半導体のキャリア濃度より低いものであるから、再成長界面であるコンタクト層，第２クラッド層と電流ブロック層の界面とｐｎ接合面は異なる位置にある。従って、通電によるｐｎ接合の順方向電圧の低下を回避でき、しきい値電流の上昇、光出力の低下等のレーザ特性の劣化を防止できる。一方、第１及び第３電流ブロック層から第２導電型の第２電流ブロック層に拡散する第１導電型の不純物は少なく、従って、第２電流ブロック層のキャリア濃度の低下による電流ブロック層の電流ブロック効果の劣化を低減できる。
【００５６】
この発明に係わる半導体レーザ装置（請求項５）は、リッジ導波路と、該リッジ導波路の両脇に形成された埋め込み層と、該埋め込み層上及び前記リッジ導波路上の全面に形成されたコンタクト層とを備えており、前記リッジ導波路は、第１導電型の半導体からなる第１クラッド層と、該第１クラッド層上に形成された活性層と、該活性層上に形成された、その主要な部分が前記第１導電型と反対の第２導電型の半導体からなる第２クラッド層とからなるものであり、前記埋め込み層は、前記リッジ導波路の両側面に接して形成された、前記第１導電型の半導体からなる第１電流ブロック層と、該第１電流ブロック層の前記リッジ導波路の近傍部以外の部分上に形成された、前記リッジ導波路とは前記第１電流ブロック層のリッジ導波路近傍部によって隔離された、前記第２導電型の半導体からなる第２電流ブロック層と、前記第１電流ブロック層の前記リッジ近傍部上及び前記第２電流ブロック層上の全面に形成された、前記第１導電型の半導体からなる第３電流ブロック層とからなるものであり、前記コンタクト層は、その主要な部分が前記第２導電型の半導体からなるものであり、前記第１電流ブロック層の前記第１導電型の半導体のキャリア濃度は、前記第２クラッド層の主要な部分の前記第２導電型の半導体のキャリア濃度より高く、前記第２クラッド層と前記第１電流ブロック層との界面近傍の該界面の前記第２クラッド層側の薄い層は、前記第１電流ブロック層の半導体の導電型と同一の前記第１導電型の半導体からなるものであり、前記第３電流ブロック層の前記第１導電型の半導体のキャリア濃度は、前記コンタクト層の主要な部分の前記第２導電型の半導体のキャリア濃度より高く、前記コンタクト層と前記第３電流ブロック層との界面近傍の該界面の前記コンタクト層側の薄い層は、前記第３電流ブロック層の半導体の導電型と同一の前記第１導電型の半導体からなるものであり、前記第２電流ブロック層は、結晶格子間に位置し電気的に中性である不純物を含んでいるものであるから、再成長界面であるコンタクト層，第２クラッド層と電流ブロック層の界面とｐｎ接合面は異なる位置にある。従って、通電によるｐｎ接合の順方向電圧の低下を回避でき、しきい値電流の上昇、光出力の低下等のレーザ特性の劣化を防止できる。一方、第２電流ブロック層中の電気的に中性で結晶格子間に位置する不純物により、第１及び第３電流ブロック層から第２導電型の第２電流ブロック層への第１導電型の不純物の拡散が抑制され、第２電流ブロック層のキャリア濃度の低下による電流ブロック層の電流ブロック効果の劣化を低減できる。
【００５７】
この発明に係わる半導体レーザ装置（請求項６）は、上記の半導体レーザ装置（請求項５）において、前記の電気的に中性である不純物は、前記第２電流ブロック層の前記第１電流ブロック層及び前記第３電流ブロック層と接する薄層部分にのみ含まれているものであるから、コンタクト層及び第２クラッド層の第１及び第３電流ブロック層と接する薄層部分は、第１導電型となっているため、前述のように通電によるレーザ特性の劣化を防止できる。一方、第２電流ブロック層において第１及び第３電流ブロック層と接している前記の中性不純物を含む薄層部分によって第１及び第３電流ブロック層から第２電流ブロック層への第１導電型の不純物の拡散を抑制することができ、第２電流ブロック層のキャリア濃度の低下による電流ブロック層の電流ブロック効果の劣化を低減できる。また、第２電流ブロック層の上記の薄層部分以外は第２導電型の不純物のみを含み、前記の中性不純物を含まないため、前述の第２電流ブロック層の全体に中性不純物を導入する場合より、キャリア濃度を高くすることができ、電流ブロック層の電流ブロック効果の劣化をさらに抑制できる。
【図面の簡単な説明】
【図１】  この発明の第１の実施例による半導体レーザ装置の製造方法を示した断面図である。
【図２】  この発明の第１の実施例による半導体レーザ装置の断面図である。
【図３】  この発明の第２の実施例による半導体レーザ装置の製造方法を示した断面図である。
【図４】  この発明の第２の実施例による半導体レーザ装置の断面図である。
【図５】  この発明の第３の実施例による半導体レーザ装置の製造方法を示した断面図である。
【図６】  この発明の第３の実施例による半導体レーザ装置の断面図である。
【図７】  この発明の第４の実施例による半導体レーザ装置の製造方法を示した断面図である。
【図８】  この発明の第４の実施例による半導体レーザ装置の断面図である。
【図９】  この発明の第５の実施例による半導体レーザ装置の断面図である。
【図１０】  この発明の第６の実施例による半導体レーザ装置の断面図である。
【図１１】  従来の半導体レーザ装置の製造方法を示した断面図である。
【図１２】  従来の半導体レーザ装置の断面図である。
【符号の説明】
１  ｐ型ＩｎＰ第１クラッド層
２  活性層
３  ｎ型ＩｎＰ第２クラッド層
４  選択成長マスク
５  ｐ型ＩｎＰ第１電流ブロック層
５ａ  高キャリア濃度のｐ型ＩｎＰ第１電流ブロック層の下層
５ｂ  低キャリア濃度のｐ型ＩｎＰ第１電流ブロック層の上層
６  ｎ型ＩｎＰ第２電流ブロック層
７  ｐ型ＩｎＰ第３電流ブロック層
７ａ  高キャリア濃度のｐ型ＩｎＰ第３電流ブロック層の上層
７ｂ  低キャリア濃度のｐ型ＩｎＰ第３電流ブロック層の下層
８  ｎ型ＩｎＰコンタクト層
９ａ  埋め込み層上部の再成長界面
９ｂ  第２クラッド層側面の再成長界面
１０  ｎ型ＩｎＰ最終埋め込み層
１１  電流ブロック層上部のｐｎ接合面
１２  高キャリア濃度のｐ型ＩｎＰ第１電流ブロック層
１３  高キャリア濃度のｐ型ＩｎＰ第３電流ブロック層
１４ａ  埋め込み層上部のｐｎ接合面
１４ｂ  第２クラッド層側面のｐｎ接合面
１５  中性不純物が導入されたｎ型ＩｎＰ第２電流ブロック層
１５ａ  ｎ型不純物のみが導入されたｎ型ＩｎＰ第２電流ブロック層の中間層
１５ｂ  中性不純物が導入されたｎ型ＩｎＰ第２電流ブロック層の下層
１５ｃ  中性不純物が導入されたｎ型ＩｎＰ第２電流ブロック層の上層
１６  ホールトラップとなる不純物が導入されたｎ型ＩｎＰ第２電流ブロック層
１６ａ  ｎ型不純物のみが導入されたｎ型ＩｎＰ第２電流ブロック層の中間層
１６ｂ  ホールトラップとなる不純物が導入されたｎ型ＩｎＰ第２電流ブロック層の下層
１６ｃ  ホールトラップとなる不純物が導入されたｎ型ＩｎＰ第２電流ブロック層の上層
２０ａ  ｐ側電極
２０ｂ  ｎ側電極。
【図１】
0003755107.tif 000002
【図２】
0003755107.tif 000003
【図３】
0003755107.tif 000004
【図４】
0003755107.tif 000005
【図５】
0003755107.tif 000006
【図６】
0003755107.tif 000007
【図７】
0003755107.tif 000008
【図８】
0003755107.tif 000009
【図９】
0003755107.tif 000010
【図１０】
0003755107.tif 000011
【図１１】
0003755107.tif 000012
【図１２】
0003755107.tif 000013