(57)【特許請求の範囲】
【請求項１】
ＰＷＭスイッチング型のモータコントローラとして、
整流回路と、
ＰＷＭ制御回路によりオンおよびオフ駆動される半導体デバイスを含み、モータの各相に対して電流を供給するインバータ回路と、
前記モータコントローラと駆動されるモータとの間に接続されているグラウンドワイヤと、
スイッチング駆動される前記半導体デバイスの dv／dt に起因して生じる、前記グラウンドワイヤのコモンモード漏れ電流の変化に従って、前記モータコントローラにより駆動されるモータの巻線絶縁の劣化をモニタする検知回路と、
を有するモータコントローラであって、
前記巻線絶縁の劣化をモニタする検知回路は、
前記グラウンドワイヤに接続されており、前記コモンモード漏れ電流を表す出力信号を発生する電流センサと、
前記電流センサから得られた出力信号に応じて、前記コモンモード漏れ電流の平均値を表す出力信号を発生する単極ローパスフィルタと、
前記単極ローパスフィルタからの出力信号に応答して、前記コモンモード漏れ電流の平均値を表す第１パルス幅変調出力信号を発生するパルス幅変調回路と、
前記第１パルス幅変調出力信号の立ち上がりエッジおよび立ち下がりエッジにてパルス信号を発生するパルスジェネレータと、
前記パルスジェネレータから発生されたパルス信号のレベルを、フローティング高電圧レベルから、グラウンド電圧を基準とする電圧レベルに変換する一対のレベルシフタと、  前記一対のレベルシフタから出力されるレベルシフトされたパルス信号に応答して、グラウンドを基準とする出力信号を発生するラッチ回路であって、該出力信号の持続期間は、前記コモンモード漏れ電流の大きさを表しているラッチ回路と、
前記ラッチ回路からの出力信号に応答して、前記コモンモード漏れ電流が、モータ絶縁劣化の所定量に対応する値に達したときを指摘する信号を発生する比較回路と
を具備した、ことを特徴とするモータコントローラ。
【請求項２】
請求項１において、前記検知回路に含まれている前記電流センサは変流器コアである、ことを特徴とするモータコントローラ。
【請求項３】
請求項１において、前記検知回路に含まれている前記電流センサはグラウンドバスに位置されている、ことを特徴とするモータコントローラ。
【請求項４】
請求項１において、前記ＰＷＭスイッチング型のモータコントローラは、さらに加えて、前記電流センサの出力に結合されている入力と、前記グラウンドワイヤに結合されている出力とを有し、ノイズキャンセル信号を前記グラウンドワイヤに供給するアクティブＥＭＩフィルタを備えた、ことを特徴とするモータコントローラ。
【請求項５】
ＰＷＭスイッチング型のモータコントローラとして、
整流回路と、
ＰＷＭ制御回路によりオンおよびオフ駆動される半導体デバイスを含み、モータの各相に対して電流を供給するインバータ回路と、
前記モータコントローラと駆動されるモータとの間に接続されているグラウンドワイヤと、
スイッチング駆動される前記半導体デバイスの dv／dt に起因して生じる、前記グラウンドワイヤのコモンモード漏れ電流の変化に従って、前記モータコントローラにより駆動されるモータの巻線絶縁の劣化をモニタする検知回路と、
を有するモータコントローラであって、
前記巻線絶縁の劣化をモニタする検知回路は、
前記グラウンドワイヤに接続されており、前記コモンモード漏れ電流を表す第１の出力信号を発生する電流センサと、
前記電流センサから得られた前記第１の出力信号に応じて、前記コモンモード漏れ電流の値を表す出力信号を発生するピーク検出および保持回路と、
前記ピーク検出および保持回路からの出力信号に応答して、前記コモンモード漏れ電流が、モータ絶縁劣化の所定量に対応する値に達したときを指摘する信号を発生する比較回路とを具備し、
前記モータコントローラは、さらに、前記電流センサからの第２の出力に応答する入力と、前記グラウンドワイヤに結合されている出力とを有し、ノイズキャンセル信号を前記グラウンドワイヤに供給するアクティブＥＭＩフィルタを備えた、ことを特徴とするモータコントローラ。
【請求項６】
請求項５において、前記電流センサは変流器を備えており、該変流器は、前記ピーク検出および保持回路の入力に結合されている第１の出力巻線と、前記アクティブＥＭＩフィルタの入力に結合されている第２の出力巻線とを有する、ことを特徴とするモータコントローラ。
【請求項７】
ＰＷＭスイッチング型のモータコントローラとして、
整流回路と、
ＰＷＭ制御回路によりオンおよびオフ駆動される半導体デバイスを含み、モータの各相に対して電流を供給するインバータ回路と、
前記モータコントローラと駆動されるモータとの間に接続されているグラウンドワイヤと、
スイッチング駆動される前記半導体デバイスの dv／dt に起因して生じる、前記グラウンドワイヤのコモンモード漏れ電流の変化に従って、前記モータコントローラにより駆動されるモータの巻線絶縁の劣化をモニタする検知回路と、
を有するモータコントローラであって、
前記巻線絶縁の劣化をモニタする検知回路は、
前記グラウンドワイヤに接続されており、前記コモンモード漏れ電流に応答した出力を有する電流センサと、
前記電流センサに結合されており、前記コモンモード漏れ電流の値を表す出力信号を発生する検出回路と、
前記検出回路からの出力信号に応答して、前記コモンモード漏れ電流が、モータ絶縁劣化の所定量に対応する値に達したときを指摘する信号を発生する比較回路とを具備し、
前記モータコントローラは、さらに、前記電流センサに結合されている入力と、前記グラウンドワイヤに結合されている出力とを有し、ノイズキャンセル信号を前記グラウンドワイヤに供給するアクティブＥＭＩフィルタを備えた、ことを特徴とするモータコントローラ。
【発明の詳細な説明】
【０００１】
（発明の背景）
（発明の属する技術分野）
本発明は、モータの導体の絶縁のフォールトを検出するシステムに関し、具体的には、モータコントローラ回路のグラウンドワイヤケーブルを流れるグラウンド漏れ電流を検知することにより絶縁フォールトを検出するシステムに関する。
【０００２】
（関連技術の説明）
ＰＷＭインバータモータ駆動システムの高dv/dtスイッチングに起因して、モータ駆動システムにおけるコモンモード漏れ電流がマルチプルパスを流れる。
【０００３】
図１はモータ駆動システムの一般化回路を示す。図１に示すように、コモンモード漏れパスは、
１．グラウンドされたヒートシンクと高電圧スイッチングデバイス（例えば、ＩＧＢＴ等）との間の容量（図１に２で示す）と、
２．モータリード（lead）ケーブルと、グラウンドされた導体またはケーブルトレイとの間の容量（図１に４で示す）と、
３．モータのステータ巻線とモータフレームとの間の絶縁材による容量（図１に６で示す）と
に存在する。
【０００４】
漏れパス２および４は、ＡＣモータ駆動インバータシステムの動作中において時間的な変動はない。よって、容量結合パス２に対しては、スイッチング時（dv/dt）の電圧変動率は、ゲート駆動インピーダンスが変化しない限り、時間とエイジング（aging）との関数として変動しない。よって、コモンモード漏れ電流は時間的に変動しない。同様にして、容量結合パス４に関しては、モータリードケーブリングが時間的に変動しないので、容量結合パスに関係するコモンモード漏れ電流も変動しない。
【０００５】
しかし、容量結合６、すなわち、モータステータ巻線とフレームとの間の絶縁材による容量は、当該モータ内の絶縁劣化により時間的に変動することになる。絶縁破壊によりモータが動作できなくならないようにこの絶縁劣化を検出することが重要になる。
【０００６】
（発明の概要）
本発明は、モータコントローラ回路のグラウンドワイヤケーブルを流れる漏れ電流をモニタしてモータ絶縁劣化を検出する回路を提供する。具体的には、モータ絶縁が劣化するにつれて、モータ絶縁の電気的な特性も変化していく。コモンモード漏れ電流が増加するときに、モータフレームからのグラウンドケーブルにおいて、この絶縁劣化が明らかになる。当該モータの寿命が尽きたとき、コモンモード漏れ電流が意味を持ち、モータ駆動コントロールシステムにより検出することができる。
【０００７】
そこで、本発明は、モータコントローラ回路のグラウンドワイヤケーブルを流れる漏れ電流をモニタしてモータ絶縁劣化を検出する回路を提供する。
【０００８】
本発明の第１の実施の形態において、本発明に係る回路に含まれるものとしては、グラウンドワイヤケーブルを流れる電流を検知するための電流センサ（例えば、小さい変流器）と、
検知された漏れ電流から平均漏れ電流信号を生成するための単極ローパスフィルタと、
電流変流器とローパスフィルタに接続したＰＷＭ回路であって、コモンモード漏れ電流を表すＰＷＭ信号を生成するＰＷＭ回路と、
ＰＷＭ信号を受信し、ＰＷＭ信号の立ち上がりエッジと立ち下がりエッジでパルス信号を生成するパルスジェネレータと、
生成されたパルス信号の電圧レベルを、浮遊高圧レベルからグラウンドを基準とする電圧レベルに遷移させるレベルシフタ対と、
レベルシフトされたパルス信号を受信し、グラウンド電圧レベルを基準とするＰＷＭ信号を再生し、再生されたＰＷＭ信号はコモンモード漏れ電流値を表しており、モータ絶縁劣化の程度を判定するためマイクロコントローラまたはデジタルプロセッサに直接入力できるパルス再生回路とを有する。
【０００９】
本発明の第２の実施の形態では、トロイダルコアに捲回した２次巻線が、アクティブＥＭＩフィルタに接続した巻線の他に、グラウンドワイヤケーブルを流れるコモンモード漏れ電流信号を検知するため用いられている。本実施の形態では、その利点としては、グラウンドを基準とする低圧側でコモンモード漏れ信号が生成され、したがって、検知された信号が遷移されることなく、単にコンディションされ、ピークディテクタ回路に供給され、ピークディテクタ回路の出力が閾値と比較され、絶縁フォールトトリップ信号が生成される。
【００１０】
本発明の第３の実施の形態では、コモンモード漏れ電流はグラウンドバスではなくＤＣバスリンクに位置する変流器コアにより検知される。このような構成により、ノーマルモード電流は自動的に相殺され、コモンモード電流のみが検知される。
【００１１】
本発明のその他の特徴と利点は添付図面を参照した次のような説明により明らかになる。
【００１２】
（実施の形態の詳細な説明）
図２を説明する。モータコントローラ１０が本発明に係る検知回路１２とともに図示してある。モータコントローラはＡＣライン入力を整流器１４とインバータ１６により処理し、アクティブＥＭＩフィルタ１８を含んでいる。モータコントローラ１０は図２に示すようにヒートシンク２０に取り付けてある。
【００１３】
モータ絶縁劣化検知回路１２は小さい変流器２２を利用して、モータのグラウンドワイヤケーブル２４を流れるコモンモード漏れ電流ＩCOMMON MODEを検出する。
【００１４】
図３を説明する。検知回路１２は単極ローパスフィルタ２８を利用して、平均漏れ電流信号ＩFILTを生成する。この平均漏れ電流信号はデジタル化（ＰＷＭ）回路３０に供給される。このデジタル化回路３０では、この平均漏れ電流信号は、生成された鋸歯波と比較される。このＰＷＭ信号はパルスジェネレータ３２に供給され、パルスジェネレータ３２により、このＰＷＭ信号の立ち上がりエッジおよび立ち下がりエッジでパルスが生成される。生成されたパルス信号の電圧レベルはレベルシフタ３４，３６により浮遊高電圧からグラウンドレベルにされる。パルス再生回路３８は出力としてディスクリートのＰＷＭ信号を生成する。パルス再生回路３８の出力信号はデューティサイクルがコモンモード漏れ電流ＩCOMMON MODE値に対して変動する。このような信号がマイクロコントローラまたはデジタル信号プロセッサに直接供給され、モータ絶縁劣化の程度が計算され判定される。
【００１５】
図４はフォールト検出回路４０を示す。フォールト検出回路４０はコモンモード漏れ電流信号ピックアップとしてのトロイダルコア４４に巻線４２を設けることにより実現される。都合よく、信号は高圧側の浮遊電圧４６から低圧側のグラウンド４８に遷移される。このグラウンド４８は負ＤＣバス電圧に対しても基準になる。巻線４２は自動的にレベルを遷移するので、図４に示すような(「ＤＣバス(-)」)は必要でない。巻線４２からの漏れ電流信号はピークディテクタ回路５２の後段にある信号コンディショニング回路５０に供給される。ピークディテクタ回路５２の出力はアナログ信号５４であって、デジタルまたはマイクロコントローラシステムのアナログ・デジタルコンバータで直接インタフェースできる。
【００１６】
このアナログ出力信号５４もコンパレータ５６により、予め定めた絶縁フォールト閾値レベル５８と比較され、絶縁フォールトトリップ信号が生成される。
【００１７】
図５は本発明の実施の形態を示す。図５のモータコントローラ回路６０では、コモンモード漏れ電流が、グラウンドバスではなく、ＤＣバスに位置する変流器コア６２により検知される。
【００１８】
図５のモータコントローラ回路６０は整流器６４とインバータ６６を含む。ＤＣバスワイヤはともにコモンモード漏れ電流ピックアップコアに巻き付けてある。そのため、ノーマルモード電流は全て自動的に相殺され、コモンモード電流コンポーネントのみが出力される。センサは図５に変流器コア６２として示す。変流器コア６２はフェライトまたは磁性体変流器コアである必要はない。変流器コア６２はＡＭＲ（Anisotopic Magneto Resistive）検知エレメントか、Hall効果センサか、コモンモード電流を検知できるものであれば他のデバイスでもよい。
【００１９】
以上、本発明を本発明に係る実施の形態に関係させて説明したが、当業者にとっては、当然、種々の変更や他の利用が可能である。よって、本発明は上記開示に限定されるものではなく、特許請求の範囲にのみ限定される。
【図面の簡単な説明】
【図１】一般化したモータコントローラ回路を種々のコモンモード電流漏れパスとともに示す図である。
【図２】本発明に係るコモンモード漏れ電流検知回路の第１の実施の形態を示すブロック図である。
【図３】図２の検知回路をより詳細に示すブロック図である。
【図４】本発明に係るフォールト検出回路の他の実施の形態を示すブロック図である。
【図５】本発明に係るフォールト検出回路のさらに他の実施の形態を示すブロック図である。
【図１】
0003836689.tif 000002
【図２】
0003836689.tif 000003
【図３】
0003836689.tif 000004
【図４】
0003836689.tif 000005
【図５】
0003836689.tif 000006