(57)【特許請求の範囲】
【請求項１】
近傍画素について補間演算を行いＲ、Ｇ、Ｂ信号からなる映像信号を生成する映像信号処理装置と別体で構成され、画素一つ一つのデータを信号線を介して上記映像信号処理装置に出力する撮像装置であって、
Ｒ、Ｇ、Ｂの出力特性を有する複数種類の画素を有する撮像素子（２２）と、
該撮像素子（２２）の上記画素を順次読み出してアナログ画素信号を出力する画素信号読み出し手段（２１，２２；２１ｂ，２２；２１ｃ，２２）と、
該画素信号読み出し手段（２１，２２；２１ｂ，２２；２１ｃ，２２）が出力した上記アナログ画素信号を、その上記画素の上記出力特性が異なる画素ごとに振り分けられた第１のアナログ信号又は第２のアナログ信号に振り分ける信号分離手段（２１，２６ａ，２６ｂ；２１ｂ，２６ａ，２６ｂ；２１ｃ，２５ａ，２５ｂ）と、
上記第１のアナログ信号と上記第２のアナログ信号を、それぞれ別々の２本の上記信号線を介して上記映像信号処理装置に出力する信号出力手段（２８，２８ａ）とを有する、撮像装置。
【請求項２】
上記撮像素子（２２）の上記画素は、上記画素信号読み出し手段（２１，２２；２１ｂ，２２；２１ｃ，２２）が読み出す順に出力特性の種類が異なるように配置されたことを特徴とする、請求項１記載の撮像装置。
【請求項３】
上記撮像素子（２２）は、上記画素信号読み出し手段（２１，２２；２１ｂ，２２；２１ｃ，２２）が読み出す一画素おきに同一の上記出力特性の上記画素が配置され、
上記信号分離手段（２１，２６ａ，２６ｂ）は、上記画素信号読み出し手段（２１，２２；２１ｂ，２２；２１ｃ，２２）が読み出す一画素おきの同一の上記出力特性の上記画素についての上記アナログ画素信号を、上記第１のアナログ信号又は上記第２のアナログ信号のいずれか一方に振り分けることを特徴とする、請求項１又は２記載の撮像装置。
【請求項４】
上記信号分離手段（２１，２６ａ，２６ｂ；２１ｃ，２５ａ，２５ｂ）は、上記画素信号読み出し手段（２１，２２；２１ｂ，２２；２１ｃ，２２）が読み出した上記アナログ画素信号を、交互に上記第１のアナログ信号と上記第２のアナログ信号とに振り分けることを特徴とする、請求項１、２又は３記載の撮像装置。
【請求項５】
上記第１のアナログ信号と上記第２のアナログ信号との少なくとも一方に同期信号を重畳させる同期信号重畳手段（２８ａ）をさらに有することを特徴とする、請求項１記載の撮像装置。
【請求項６】
Ｒ、Ｇ、Ｂの出力特性を有する複数種類の画素を有する撮像素子（２２）を有する撮像装置と別体で構成され、かつ信号線により上記撮像装置と接続された映像信号処理装置であって、
Ｒ、Ｇ、Ｂの出力特性を有する画素を所定順序で読み出して上記画素の上記出力特性が異なる画素ごとに振り分けられた第１のアナログ信号又は第２のアナログ信号としてそれぞれ別々の２本の信号線に出力された上記第１のアナログ信号および上記第２のアナログ信号及び同期信号とを受信する信号受信手段（４２，４１；４２，４９；４５ａ，４５ｂ，４９）と、
該信号受信手段（４２，４１；４２，４９；４５ａ，４５ｂ，４９）が受信した上記第１のアナログ信号および上記第２のアナログ信号と上記同期信号と、上記画素を読み出す上記所定順序とに基づいて、読み出した上記画素についての映像信号を生成する映像信号生成手段（４１，４４，４６，４８；４１ｄ，４７，４８ｄ）とを有する、映像信号処理装置。
【請求項７】
上記映像信号生成手段（４１，４４，４６，４８；４１ｄ，４７，４８ｄ）は、Ｒ、Ｇ、Ｂのデジタル量の輝度信号を上記映像信号として生成することを特徴とする、請求項６記載の映像信号処理装置。
【請求項８】
撮像装置（２０；２０ａ；２０ｂ；２０ｃ）と、該撮像装置（２０；２０ａ；２０ｂ；２０ｃ）と別体で構成され該撮像装置から信号線を介して入力された信号を処理する映像信号処理装置（４０；４０ａ；４０ｄ）とからなる映像信号処理システム（１０；１０ａ；１０ｂ；１０ｃ；１０ｄ）であって、
上記撮像装置（２０；２０ａ；２０ｂ；２０ｃ）は、
Ｒ、Ｇ、Ｂの出力特性を有する撮像素子（２２）と、
該撮像素子（２２）の上記画素を所定順序で読み出してアナログ画素信号を出力する画素信号読み出し手段（２１，２２；２１ｂ，２２；２１ｃ，２２）と、
該画素信号読み出し手段（２１，２２；２１ｂ，２２；２１ｃ，２２）が出力した上記アナログ画素信号について、その上記各画素の上記出力特性が異なる画素ごとに振り分けられた第１のアナログ信号又は第２のアナログ信号のいずれか一方に振り分ける信号分離手段（２１，２６ａ，２６ｂ；２１ｂ，２６ａ，２６ｂ；２１ｃ，２５ａ，２５ｂ）と、
同期信号を受信して所定のタイミングで、上記第１のアナログ信号と上記第２のアナログ信号とを、それぞれ別々の２本の上記信号線に出力する信号出力手段（２８，２８ａ）とを有し、
上記映像信号処理装置（４０；４０ａ；４０ｄ）は、
上記第１のアナログ信号および上記第２のアナログ信号と、上記同期信号とを受信する信号受信手段（４２，４１；４２，４９；４５ａ，４５ｂ，４９）と、
該信号受信手段（４２，４１；４２，４９；４５ａ，４５ｂ，４９）が受信した上記第１のアナログ信号および上記第２のアナログ信号と上記同期信号と、上記画素を読み出す上記所定順序とに基づいて、上記画素についてのＲ、Ｇ、Ｂ信号からなる映像信号を生成する映像信号生成手段（４１，４４，４６，４８；４１ｄ，４７，４８ｄ）とを有することを特徴とする映像信号処理システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、撮像装置、映像信号処理装置および映像信号処理システムに関する。
【０００２】
【従来の技術】
従来、カラー撮像装置の本体内に各種の信号処理回路を組み組む必要をなくしてカラー撮像装置を小型化することが提案されている。
【０００３】
例えば図１に示した画像処理システム１（以下、「一線式システム」とも言う）では、カラー撮像装置２から１本の出力線９でカラー処理装置４に信号を出力し、カラー処理装置４でＲ，Ｇ，Ｂのデジタル量の輝度信号を生成し、画像処理装置６に伝送するようにしている。このシステム１において、カラー撮像装置２は、レンズ８で結像した被写体象を撮像するＣＣＤ撮像素子３ａで撮像し、ＣＣＤ撮像素子３ａの各画素を順次読み出した画素信号を、ＣＤＳ回路およびＰＧＡ回路３ｂ、信号出力部３ｃを経て、１系統のままカラー処理装置４まで伝送する。カラー処理装置４内には、画素クロックを生成するＰＬＬ回路５ｅ，ＡＤ変換回路５ａ、保存用メモリ５ｂ、補間回路５ｃ等の信号処理回路を設けられ、Ｒ，Ｇ，Ｂのデジタル量の輝度信号が画像処理装置６に出力される。カラー撮像装置２は、その本体内にＡＤ変換回路等の信号処理回路が不要であるので、小型化を図ることができる（例えば、特開２０００−１３４６３３号公報）。なお、カラー撮像装置２の同期信号発生部３ｄで生成された同期信号は、１本の出力線９に重畳して伝送され、カラー処理装置４の同期分離回路５ｄで分離される。
【０００４】
【発明が解決しようとする課題】
【０００５】
しかし、例えば、図２に示すようにＲ，Ｇ，Ｂの各画素が配列された一般的なＣＣＤ素子３ａを用いて赤色の測定物を撮像した場合、出力レベルが最大のＲ信号の次に、出力レベルが最小のＧ信号が出力される。このとき、理想的には図３（ａ）に示したように、Ｒ、Ｇ信号について十分な安定領域Ｓを含む画素信号が出力される。しかし、実際には、信号伝送中に回路素子の高周波成分に対する応答性の影響で信号波形がひずみ、例えば図３（ｂ）に示すように安定領域Ｓ’が狭くなった信号がカラー処理装置４に入力される。そのため、カラー処理装置４において、ＰＬＬ回路５ｅによって生成された画素クロック信号によりＡＤ変換回路５ａが画素のタイミングを合わせて信号レベルを読み取る位置が安定領域Ｓから外れ、映像信号の精度が低下し、ノイズの原因となることがある。
【０００６】
したがって、本発明が解決しようとする技術的課題は、小型化することができ、かつ安定した信号を伝送することができる撮像装置を提供することである。
【０００７】
【課題を解決するための手段および作用・効果】
本発明は、上記技術的課題を解決するために、以下の構成の撮像装置を提供する。
【０００８】
撮像装置は、近傍画素について補間演算を行いＲ、Ｇ、Ｂ信号からなる映像信号を生成する映像信号処理装置と別体で構成され、画素一つ一つのデータを信号線を介して上記映像信号処理装置に出力する。撮像装置は、該撮像素子の上記画素を順次読み出してアナログ画素信号を出力する画素信号読み出し手段と、
該画素信号読み出し手段が出力した上記アナログ画素信号を、その上記画素の上記出力特性が異なる画素ごとに振り分けられた第１のアナログ信号又は第２のアナログ信号に振り分ける信号分離手段と、
上記第１のアナログ信号と上記第２のアナログ信号を、それぞれ別々の２本の上記信号線を介して上記映像信号処理装置に出力する信号出力手段とを有する。
【０００９】
上記構成によれば、例えば同一又は類似の出力特性の画素についてのアナログ画素信号を第１の信号又は第２の信号のいずれか一方に振り分けることにより、第１の信号と第２のアナログ信号とのそれぞれについて、出力特性の変動をなくし、あるいは出力特性の変動をできるだけ小さくし、安定した信号を伝送することができる。第１の信号と第２のアナログ信号とはそれぞれ別々の信号線で伝送され、受信側でも、画素単位で出力特性が大きく変化する信号ではなくなるので、例えばＰＬＬなどまったく実施せず、適当なタイミングにてＡＤ変換することも可能である。
【００１０】
一方、撮像装置からの信号出力線は、従来の一線式システムと比較して１本だけ増加して２本となるが、一線式システムと同様に、撮像装置の本体内には各種の信号処理回路を組み込む必要はない。
【００１１】
したがって、撮像装置を小型化することができ、かつ安定した信号を伝送することができる。
【００１２】
撮像素子の画素は、種々の態様で配置することができ、必ずしも、各画素を読み出す順に配置する必要はない。
【００１３】
好ましくは、上記撮像素子の上記画素は、上記画素信号読み出し手段が読み出す順に出力特性の種類が異なるように配置される。
【００１４】
この場合、第１の信号と第２の信号とに交互にアナログ画素信号を振り分けることが容易となる。
【００１５】
画素出力信号は、その画素の出力特性に基づいて、以下のように種々の態様で、第１の信号又は第２の信号のいずれか一方に振り分けることができる。
【００１６】
好ましくは、上記撮像素子は、上記画素信号読み出し手段が読み出す一画素おきに同一の上記出力特性の上記画素が配置され、
上記信号分離手段は、上記画素信号読み出し手段が読み出す一画素おきの同一の上記出力特性の上記画素についての上記アナログ画素信号を、上記第１のアナログ信号又は上記第２のアナログ信号のいずれか一方に振り分ける。
【００１７】
この場合、同一出力特性の画素については、その信号は常に同一経路で伝達され、信号が伝達される経路が変わることによる信号レベルのばらつき等が生じないので、より精度を向上することができる。また、画素の出力特性に応じて信号の増幅率を変更する場合でも、増幅率の変更をできるだけ少なくして、構成を簡単にすることができる。
【００１８】
好ましくは、上記信号分離手段は、上記画素信号読み出し手段が読み出した上記アナログ画素信号を、交互に上記第１のアナログ信号と上記第２のアナログ信号とに振り分ける。
【００１９】
この場合、１画素毎に、２画素周期の第１の信号と第２の信号とに振り分けることができ、制御が容易になる。また、構成を簡単にすることも可能である。
【００２０】
好ましくは、上記第１のアナログ信号と上記第２のアナログ信号との少なくとも一方に同期信号を重畳させる同期信号重畳手段をさらに有する。
【００２１】
同期信号を重畳することにより、同期信号の信号線を不要とし、撮像装置からの信号出力線は第１の信号用と第２の信号用との２本のみの簡単な構成にすることができる。
【００２２】
また、本発明は、上記撮像装置からの出力信号を処理することができる以下の構成の映像信号処理装置を提供する。
【００２３】
映像信号処理装置は、Ｒ、Ｇ、Ｂの出力特性を有する複数種類の画素を有する撮像素子を有する撮像装置と別体で構成され、かつ信号線により上記撮像装置と接続された映像信号処理装置であって、
Ｒ、Ｇ、Ｂの出力特性を有する画素を所定順序で読み出して上記画素の上記出力特性が異なる画素ごとに振り分けられた第１のアナログ信号又は第２のアナログ信号としてそれぞれ別々の２本の信号線に出力された上記第１のアナログ信号および上記第２のアナログ信号及び同期信号とを受信する信号受信手段と、
該信号受信手段が受信した上記第１のアナログ信号および上記第２のアナログ信号と上記同期信号と、上記画素を読み出す上記所定順序とに基づいて、読み出した上記画素についての映像信号を生成する映像信号生成手段とを有する。
【００２４】
好ましくは、上記映像信号生成手段は、Ｒ、Ｇ、Ｂのデジタル量の輝度信号を上記映像信号として生成する。
【００２５】
また、本発明は、以下の構成の映像信号処理システムを提供する。
【００２６】
映像信号処理システムは、撮像装置と、該撮像装置と別体で構成され該撮像装置から信号線を介して入力された信号を処理する映像信号処理装置とからなる映像信号処理システムであって、
上記撮像装置は、
Ｒ、Ｇ、Ｂの出力特性を有する撮像素子と、
該撮像素子の上記画素を所定順序で読み出してアナログ画素信号を出力する画素信号読み出し手段と、
該画素信号読み出し手段が出力した上記アナログ画素信号について、その上記各画素の上記出力特性が異なる画素ごとに振り分けられた第１のアナログ信号又は第２のアナログ信号のいずれか一方に振り分ける信号分離手段と、
同期信号を受信して所定のタイミングで、上記第１のアナログ信号と上記第２のアナログ信号とを、それぞれ別々の２本の上記信号線に出力する信号出力手段とを有し、
上記映像信号処理装置は、
上記第１のアナログ信号および上記第２のアナログ信号と、上記同期信号とを受信する信号受信手段と、
該信号受信手段が受信した上記第１のアナログ信号および上記第２のアナログ信号と上記同期信号と、上記画素を読み出す上記所定順序とに基づいて、上記画素についてのＲ、Ｇ、Ｂ信号からなる映像信号を生成する映像信号生成手段とを有する。
【００２７】
【発明の実施の形態】
以下、本発明の各実施形態の画像処理システムについて図面を参照しながら説明する。画像処理システムは、本発明の撮像装置、映像信号処理装置および映像信号処理システムを適用したものであり、例えば製品の外観検査に用いる。
【００２８】
まず、第１実施形態の画像処理システムについて、図４〜図７を参照しながら説明する。
【００２９】
図４のブロック図に示したように、画像処理システム１０は、カラー撮像装置２０と、カラー処理装置４０と、画像処理装置５０とを有する。
【００３０】
カラー撮像装置２０は、レンズ８と、駆動回路２１と、ＣＣＤ撮像素子２２と、２つのＣＤＳ回路２６ａ，２６ｂと、２つのＰＧＡ回路２７ａ，２７ｂと、信号出力部２８と、同期信号発生部２９とを有する。
【００３１】
ＣＣＤ撮像素子２２は、レンズ８により被写体像が結像する位置に配置される。ＣＣＤ撮像素子２２は、複数の画素を有し、各画素には所定順序でＲ，Ｇ，Ｂの原色系のカラーフィルターが配置されている。ＣＣＤ撮像素子２２は、駆動回路２１の制御により、各画素に蓄積された電荷を所定順序で読み出し、画素信号として出力する。
【００３２】
画素信号は、ＣＤＳ回路２６ａ，２６ｂに入力される。ＣＤＳ回路２６ａ，２６ｂは、駆動回路２１からのタイミング制御信号により、一方２６ａがＣＣＤ撮像素子２２の奇数番目の画素からの画素信号をサンプルホールドし、他方２６ｂがＣＣＤ撮像素子２２の偶数番目の画素からの画素信号をサンプルホールドする。ＣＤＳ回路２６ａ，２６ｂは、相関２重サンプリング（Correlated Double Sampling）回路であり、図７（ａ）に示すＣＣＤ撮像素子２２から出力される画素信号に対して、Ｐの部分とＤの部分の２回サンプルホールドし、図７（ｂ）のように、その差分を出力する。このＣＤＳ回路２６ａ，２６ｂは、ＣＣＤ撮像素子２２からのノイズの影響を小さくすることができる。
【００３３】
各ＣＤＳ回路２６ａ，２６ｂには、それぞれＰＧＡ回路２７ａ，２７ｂが接続されている。ＰＧＡ回路２７ａ，２７ｂは、増幅率を変更可能な増幅器（Programmable Gain Amp）であり、ＣＤＳ回路２６ａ，２６ｂでサンプルホールドされた信号が入力され、必要に応じて、それを予め設定された増幅率で増幅する。ＰＧＡ回路２７ａ，２７ｂの増幅率は、駆動回路２１からの制御信号により、ライン毎に変更することができる。
【００３４】
出力信号部２８には、ＰＧＡ回路２７ａ，２７ｂから必要に応じて増幅された信号が入力され、それぞれを２本の信号線１２ａ，１２ｂに別々に出力する。２本の信号線１２ａ，１２ｂは、カラー処理装置４０に接続されている。
【００３５】
さらに、カラー撮像装置２０内には、駆動回路２１により駆動される同期信号発生部２９が配置され、同期信号が別途生成され、専用の信号線１４を介してカラー処理装置４０に伝送される。
【００３６】
ＣＣＤ撮像素子２２は、図５（ａ）に示したように、図２と同様のパターンでＲ，Ｇ，Ｂの各画素が配列され、図において、上から順にライン方向（左から右に）に各画素を読み出した画素信号を出力する。各画素信号は、ＣＤＳ回路２６ａ，２６ｂにより、奇数画素信号と偶数画素信号とに分けられる。例えば、１ライン目については、図５（ｂ）に示すように奇数画素Ｒと偶数画素Ｇとに分けられ、２ライン目については、図５（ｃ）に示すように奇数画素Ｇと偶数画素Ｂに分けられる。図４に示すように、奇数画素の信号は第１経路２６ａ，２７ａで、偶数画素の信号は第２経路２６ｂ，２７ｂで信号出力部２８に伝達され、そのまま別々の信号線１２ａ，１２ｂによりカラー処理装置４０に伝送される。
【００３７】
これにより、カラー撮像装置２０は、例えば図６（ｂ）示す奇数画素（Ｒ画素）の信号と、図６（ｃ）に示す偶数画素（Ｇ画素）の信号とをそれぞれ別々に出力する。各信号は、出力特性が同じであり、出力レベルの変動も小さく、各信号の周期も２画素周期と長くなる。例えば図６（ａ）に示す一線式システムのカラー撮像装置においては、出力レベル差が大きい奇数画素（Ｒ画素）の信号出力Ｐ１，Ｐ２と偶数画素（Ｇ画素）の信号出力Ｑ１，Ｑ２とが１画素周期で交互に出力されるのに対して、カラー撮像装置２０では、安定した信号を伝送することができる。
【００３８】
カラー処理装置４０は、信号出力部２８からの２本の信号線１２ａ，１２ｂが接続される切り替え回路４２と、同期信号発生部２９からの専用の信号線１４が接続されるタイミング発生回路４１と、切り替え回路４２からの信号が入力されるＡＤ変換回路４４と、ＡＤ変換回路４４からの信号が入力される保存用メモリ４６と、保存用メモリ４６からの信号が入力される補間処理回路４８とを有する。
【００３９】
タイミング発生回路４１は、カラー撮像装置２０からの同期信号を用いて、切り替え回路４２と、ＡＤ変換回路４４と、補間処理回路４８とにそれぞれ伝送するタイミング制御信号を生成する。
【００４０】
切り替え回路４２は、タイミング発生回路４１からのタイミング制御信号により、奇数番目、偶数番目の画素についての信号出力部２８からの信号入力に適合したタイミングで、信号出力部２８からの信号をＡＤ変換回路４４へ出力する。
【００４１】
ＡＤ変換回路４４は、入力された奇数番目、偶数番目の画素についての信号を、その画素に適合したタイミングでＡＤ変換する。ＡＤ変換されたデータは、一時的に、保存用メモリ４６に保存される。
【００４２】
補間処理回路４８は、タイミング発生回路４１からのタイミング制御信号により、３ライン分のデータが保存用メモリ４６に保存された段階で、保存用メモリ４６内のデータを読み出して、Ｒ，Ｇ，Ｂの色データ（デジタル量の輝度信号）を生成する。読み出したデータに含まれていない色データに関しては、近傍８画素のデータから補間処理を行う。例えば図５（ａ）のＢ画素について説明すると、Ｂのデータは、保存用メモリ４６内のデータをそのまま用いる。Ｒのデータは、その斜め上下の４つのＲ画素のデータの平均値を用いる。Ｇのデータは、その上下左右の４つのＧ画素のデータの平均値を用いる。補間処理回路４８からは、色データとして、Ｒ，Ｇ，Ｂのデジタル量の輝度信号が出力され、画像処理装置５０に入力される。
【００４３】
次に、第２実施形態の画像処理システムについて、図８を参照しながら説明する。なお、以下の各実施形態の説明では、第１実施形態との相違点を中心に説明し、同様の構成部分には同一の符号を用いる。
【００４４】
第２実施形態の画像処理システム１０ａは、図８に示すように、同期信号発生部２９で生成した同期信号は、信号出力部２８ａに入力される。信号出力部２８ａは、同期信号を偶数画素の信号に重畳して出力する。カラー処理装置４０ａは、重畳された同期信号を分離する同期信号分離部４９を有し、分離された同期信号はタイミング発生回路４１に入力される。
【００４５】
この画像処理システム１０ａでは、カラー撮像装置２０ａとカラー処理装置２０ａとの間に同期信号の信号線１４が不要となるので、カラー撮像装置２０ａのとりまわしを一層容易にすることができる。
【００４６】
次に、第３実施形態の映像処理システム１０ｂについて、図９を参照しながら説明する。
【００４７】
映像処理システム１０ｂは、カラー撮像装置２０ｂにおいて画素信号を２つの伝送系に振り分ける方法のみが第１実施形態と異なっている。すなわち、駆動回路２１ｂによるＣＤＳ回路２６ａ，２６ｂのタイミング制御動作のみが第１実施形態と異なり、例えば図５（ａ）の画素配列に対して、第１伝送系２６ａ，２７ａは常にＧ信号のみとなり、第２伝送系２６ｂ、２７ｂはＲ，Ｂ信号となるように、信号を振り分ける。この場合、第１伝送系２６ａ，２７ａには常にＧ画素からの信号が送信され、出力特性は一定であるので、ＰＧＡ回路２７ａの増幅率をライン毎に変更する必要はなく、第２伝送系側のＰＧＡ回路２７ｂについてのみライン毎に増幅率を変更すればよい。第１実施形態では、Ｇ画素の信号は、２つの伝送系により伝送されるので、ライン毎にむらが生じないように増幅率を注意深く設定する必要があったが、第３実施形態では、Ｇ画素の信号は１つの伝送系のみにより伝送されるので、そのような必要はない。
【００４８】
次に、第４実施形態の映像処理システムについて、図１０を参照しながら説明する。
【００４９】
図１０に示すように、カラー撮像装置２０ｃにおいて、ＣＣＤ撮像素子２２からの信号は一つのＣＤＳ回路２４に入力され、ＣＤＳ回路２４からの信号は２つのサンプルホールドアンプ２５ａ，２５ｂにそれぞれ入力されるされている。
【００５０】
ＣＤＳ回路２４は、駆動回路２１ｃからのタイミング制御信号により、ＣＣＤ撮像素子２２の各画素についての画素信号をサンプルホールドし、信号をサンプルホールドアンプ２５ａ，２５ｂに出力する。サンプルホールドアンプ２５ａ，２５ｂは、駆動回路２１ｃからのタイミング制御信号により、一方２５ａが奇数番目の画素についての信号を増幅し、他方２５ｂが偶数番目の信号を増幅する。
【００５１】
次に、第５実施形態の画像処理システムについて、図１１を参照しながら説明する。
【００５２】
図１１に示すように、カラー処理装置４０ｄは、カラー撮像装置からの信号出力部２８からの各入力に対して、それぞれＡＤ変換回路４５ａ，４５ｂを有している。ＡＤ変換回路４５ａ，４５ｂからの信号は、データを補間処理回路４８ｄに入力される。補間処理回路４８ｄには、データを一時的に記憶するための保存用メモリ４７が接続されている。
【００５３】
ＡＤ変換回路４５ａ，４５ｂは、それぞれ別々のタイミングでＡＤ変換を行う。具体的には、ＡＤ変換回路４５ａ，４５ｂには、それぞれ図１２（ａ）および（ｂ）に示すように、撮像装置２０の信号出力部２８から信号が入力され、タイミング発生回路４１ｄからの別々の２画素周期のタイミングの変換クロック（矢印Ｔ１，Ｔ１’；Ｔ２，Ｔ２’で示す）により、それぞれＡＤ変換を行う。
【００５４】
これに代え、例えば図１３（ａ）および（ｂ）に示すように、ＡＤ変換回路４５ａ，４５ｂが２画素周期の同一のタイミング（矢印Ｔ，Ｔ’で示す）でＡＤ変換を行うようにしてもよい。この場合、タイミング制御信号の周波数を低くすることができるので、低周波数の比較的安価な素子で回路を構成することができる。
【００５５】
以上説明したように、各実施形態の映像処理システムでは、カラー撮像装置からの映像信号を２つの信号線に振り分け、カラー撮像装置とカラー処理装置との間をできるだけ本数の少ない信号線で接続し、カラー処理装置側にできるだけ回路要素を配置している。したがって、各画素の信号の精度を保ちつつカラー撮像装置を小型化することができる。
【００５６】
なお、本発明は上記各実施形態に限定されるものではなく、その他種々の態様で実施可能である。
【００５７】
例えば、ＣＣＤ撮像素子は、Ｒ，Ｇ，Ｂの原色系のカラーフィルターを備えたものに限るものではなく、例えばシアン、マゼンタ、イエローの補色系フィルターを備えるもの等であってもよい。また、画素の種類は、３種類に限定されるものではなく、２種類であっても、４種類又はそれ以上の種類であってもよい。
【００５８】
また、ＣＣＤ撮像素子は、同一出力特性の奇数画素と偶数画素とが交互に配置されたものに限るものではなく、種々の態様で配置することができる。また、必ずしも、各画素を読み出す順に配置する必要はない。
【図面の簡単な説明】
【図１】  従来例の画像処理システムの構成図である。
【図２】  図１のＣＣＤ撮像素子の画素配列図である。
【図３】  信号波形図である。
【図４】  本発明の第１実施形態に係る画像処理システムの構成図である。
【図５】  画素信号の出力の説明図である。
【図６】  出力信号の説明図である。
【図７】  ＣＤＳ回路の説明図である。
【図８】  本発明の第２実施形態に係る画像処理システムの構成図である。
【図９】  本発明の第３実施形態に係る画像処理システムの構成図である。
【図１０】  本発明の第４実施形態に係る画像処理システムの構成図である。
【図１１】  本発明の第５実施形態に係る画像処理システムの構成図である。
【図１２】  ＡＤ変換タイミングの説明図である。
【図１３】  変形例のＡＤ変換タイミングの説明図である。
【符号の説明】
１０，１０ａ，１０ｂ，１０ｃ，１０ｄ  映像処理システム
２０，２０ａ，２０ｂ，２０ｃ  カラー撮像装置（撮像装置、映像信号処理システム）
２１，２１ｂ，２１ｃ  駆動回路（画素信号読み出し手段、信号分離手段）
２２  ＣＣＤ撮像素子（撮像素子、画素信号読み出し手段）
２５ａ，２５ｂ  サンプルホールドアンプ（信号分離手段）
２６ａ，２６ｂ  ＣＤＳ回路（信号分離手段）
２７ａ，２７ｂ  ＰＧＡ回路
２８  信号出力部（信号出力手段）
２８ａ  信号出力部（信号出力手段、同期信号重畳手段）
４０，４０ａ，４０ｄ  カラー処理装置（映像信号処理装置、映像信号処理システム）
４１  タイミング発生回路（信号受信手段、映像信号生成手段）
４１ｄ  タイミング発生回路（映像信号生成手段）
４２  切り替え回路（信号受信手段）
４４  ＡＤ変換回路（映像信号生成手段）
４５ａ，４５ｂ  ＡＤ変換回路（信号受信手段）
４６，４７  保存用メモリ（映像信号生成手段）
４８，４８ｄ  補間処理回路（映像信号生成手段）
４９  同期信号分離部（信号受信手段）
【図１】
0003737345.tif 000002
【図２】
0003737345.tif 000003
【図３】
0003737345.tif 000004
【図４】
0003737345.tif 000005
【図５】
0003737345.tif 000006
【図６】
0003737345.tif 000007
【図７】
0003737345.tif 000008
【図８】
0003737345.tif 000009
【図９】
0003737345.tif 000010
【図１０】
0003737345.tif 000011
【図１１】
0003737345.tif 000012
【図１２】
0003737345.tif 000013
【図１３】
0003737345.tif 000014