(57)【特許請求の範囲】
【請求項１】
複数の増幅器を直列に接続しており、最終段以外の増幅器のうち、少なくとも１つ以上の増幅器のバイアス条件を、アイドル電流が飽和電流の１０分の１未満になるように設定している多段増幅器において、最終段の増幅器のゲート幅をＷｇｎ、アイドル電流が飽和電流の１０分の１未満になるようにバイアス条件を設定しているｉ段目の増幅器のゲート幅をＷｇｉ、（ｉ＋１）段目の増幅器から最終段の増幅器までの利得をＧとして、下記の関係式を満足するように、ｉ段目の増幅器のゲート幅を設定していることを特徴とする多段増幅器。
関係式：Ｗｇｉ＞２．４×Ｗｇｎ／Ｇ
【発明の詳細な説明】
技術分野
この発明は、衛星通信、地上マイクロ波通信、移動体通信等に使用され、ひずみに対する仕様を満足する準線形の多段増幅器に関するものである。
背景技術
一般に、衛星通信、地上マイクロ波通信、移動体通信等に使用される多段増幅器は、デジタル変調方式が用いられることや、マルチキャリア共通増幅が行われることにより、低ひずみであることが求められる。
また、同時に増幅器は、無線機器の中で最も消費電力が大きい機器に属するため、高効率で低消費電力であることが求められる。そのため、ひずみ補償回路を用いて増幅器のひずみ特性を改善することにより、飽和領域近くでの動作を可能にして、高効率で動作させる必要がある。
第１図は例えば特開昭６０−１５７３０５号公報に示された従来の多段増幅器を示す構成図であり、図において、１は入力端子、２は増幅器３のひずみを補償するひずみ補償回路、３は１段もしくは多段で構成される増幅器、４は出力端子、５は入力信号のひずみ量を調整するバイアス回路を内蔵した増幅器、６はアイドル電流Ｉｄｏが０．１Ｉｄｓｓ〜０．７５Ｉｄｓｓの範囲に設定されたガリウムヒ素（ＧａＡｓ）電界効果トランジスタ（ＦＥＴ）である。ただし、ＩｄｓｓはＧａＡｓＦＥＴ６の飽和電流である。７は入力信号の信号レベルを調整する減衰器である。
次に動作について説明する。
増幅器３により増幅される信号は、増幅器３の利得特性（ＡＭ−ＡＭ特性）及び位相特性（ＡＭ−ＰＭ特性）が非線形となることによってひずみが生じる。
増幅器３のＡＭ−ＡＭ特性は、入力電力又は出力電力に対して利得が減少し、ＡＭ−ＰＭ特性は、入力電力又は出力電力に対して位相が進むのが一般的である。
したがって、増幅器３のＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性と逆となるひずみ特性をひずみ補償回路２が発生できれば、入力信号のひずみを補償することができる。
ここで、第２図はＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性のアイドル電流Ｉｄｏ依存性を示す説明図である。
第２図に示すように、バイアス条件をＡ級からＡＢ級にすることにより、位相特性は出力電力に対して、進む特性から遅れる特性となることが分かる。
従来例においては、バイアス条件をアイドル電流Ｉｄｏ＝０．１Ｉｄｓｓ〜０．７５Ｉｄｓｓの範囲に設定している。アイドル電流Ｉｄｏの上限である０．７５Ｉｄｓｓ以下においては、出力電力に対して位相が遅れる特性が得られる。一方、下限である０．１Ｉｄｓｓ以上では、利得特性が出力電力に対して利得が増加せず、ほぼ一定の特性が得られる。
したがって、バイアス条件をアイドル電流Ｉｄｏ＝０．１Ｉｄｓｓ〜０．７５Ｉｄｓｓの範囲に設定するバイアス回路を内蔵した増幅器５は、出力電力に対して利得がほぼ一定であるＡＭ−ＡＭ特性と、位相特性が遅れるＡＭ−ＰＭ特性を有することになる。
よって、バイアス回路を内蔵した増幅器５を含むひずみ補償回路２は、出力電力に対して利得がほぼ一定であって、位相特性が遅れる特性となるため、ひずみ補償対象の増幅器３の利得特性を劣化することなく、位相特性のみを改善することができる。
なお、ひずみ補償回路２に複数のバイアス回路を内蔵した増幅器５と減衰器７が含まれているので、ひずみ補償回路２の特性を、増幅器３の逆の特性となるように適宜調整することが可能である。
従来の多段増幅器は以上のように構成されているので、ひずみ補償回路２が減衰器７を含む関係上、ひずみ補償回路２が大型化し、また、ひずみ補償回路２の利得が低くなる課題があった。また、ひずみとして位相特性のみを改善しているため、利得特性まで含めた大きなひずみ補償効果を得ることができない課題があった。
この発明は上記のような課題を解決するためになされたもので、大型化や利得の減少を招くことなく、大きなひずみ補償効果を得ることができる多段増幅器を得ることを目的とする。
発明の開示
この発明に係る多段増幅器は、最終段以外の増幅器のうち、少なくとも１つ以上の増幅器のバイアス条件をアイドル電流と飽和電流の関係を考慮して設定するようにしたものである。
このことによって、大型化や利得の減少を招くことなく、大きなひずみ補償効果を得ることができる効果がある。
この発明に係る多段増幅器は、アイドル電流が飽和電流の１０分の１未満になるように増幅器のバイアス条件を設定するようにしたものである。
このことによって、大きなひずみ補償効果を得ることができる効果がある。
この発明に係る多段増幅器は、最終段の増幅器のゲート幅と、アイドル電流が飽和電流の１０分の１未満になるようにバイアス条件が設定された増幅器のゲート幅とが所定の条件を満足するように、その増幅器のゲート幅を設定するようにしたものである。
このことによって、高効率な低ひずみ多段増幅器を実現することができる効果がある。
この発明に係る多段増幅器は、最終段の増幅器のゲート幅をＷｇｎ、アイドル電流が飽和電流の１０分の１未満になるようにバイアス条件が設定されたｉ段目の増幅器のゲート幅をＷｇｉ、（ｉ＋１）段目の増幅器から最終段の増幅器までの利得をＧとすると、下記の関係式を満足するように、ｉ段目の増幅器のゲート幅を設定するようにしたものである。
関係式：Ｗｇｉ＞２．４×Ｗｇｎ／Ｇ
このことによって、多段増幅器の効率を高めることができる効果がある。
発明を実施するための最良の形態
以下、この発明をより詳細に説明するために、この発明を実施するための最良の形態について、添付の図面に従って説明する。
実施の形態１．
第３図はこの発明の実施の形態１による多段増幅器を示す構成図であり、図において、１１は入力端子、１２はＧａＡｓＦＥＴやＨＥＭＴ（Ｈｉｇｈ  Ｅｌｅｃｔｒｏｎ  Ｍｏｂｉｌｉｔｙ  Ｔｒａｎｓｉｓｔｏｒ）などの増幅素子の他、ゲートバイアス回路，ドレインバイアス回路や整合回路などから構成される１段目増幅器、１３は１段目増幅器１２と２段目増幅器１４間の端子、１４は１段目増幅器１２と同様の２段目増幅器、１５は２段目増幅器１４と最終段増幅器１６間の端子、１６は１段目増幅器１２と同様の最終段増幅器である。
ただし、１段目増幅器１２のバイアス条件として、アイドル電流Ｉｄｏが飽和電流Ｉｄｓｓの１０分の１未満になるように設定されている。
次に動作について説明する。
第４図はＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性のアイドル電流Ｉｄｏ依存性を示す説明図である。
測定した増幅素子はゲート幅２．１ｍｍのＧａＡｓＨＥＭＴであり、周波数１．９５ＧＨｚにおいて評価した結果である。その結果、アイドル電流を小さくして、Ｉｄｏ＜０．１Ｉｄｓｓとすることにより、入力電力に対して利得が一旦増加したのち減少する利得特性が得られることが分かる。また、アイドル電流を小さくし、Ｂ級動作に近づけることにより、入力電力に対して位相が遅れる位相特性が得られることも分かる。
したがって、１段目増幅器１２のバイアス条件として、アイドル電流Ｉｄｏを０．１Ｉｄｓｓ未満に設定すると、１段目増幅器１２は入力電力に対して、利得が一旦増加した後減少し、位相特性が遅れる特性が得られる。バイアス級をＢ級に近づけるにしたがって、上記の特性が得られる原因は以下の通りである。
バイアス条件がＡ級の場合には、相互コンダクタンスｇｍが入力電力に対して単調に減少するため利得が単調に減少するが、バイアス条件がＢ級に近づくと、トランジスタの相互コンダクタンスｇｍが一旦増加した後減少するため、利得も一旦増加した後減少する特性となる。
次に、１段目増幅器１２のバイアス条件をアイドル電流Ｉｄｏ＜０．１Ｉｄｓｓとすることにより、最終段増幅器１６のひずみを補償できる原理について説明する。
まず、入力電力、出力電力、利得及び位相を第５図（ａ）のように定義する。１段目増幅器１２の入力電力をＰｉｎ１、出力電力をＰｏｕｔ１、利得をＧａｉｎ１、位相をＰｈａｓｅ１とする。２段目増幅器１４の入力電力をＰｉｎ２、出力電力をＰｏｕｔ２、利得をＧａｉｎ２、位相をＰｈａｓｅ２とする。最終段増幅器１６の入力電力をＰｉｎ３、出力電力をＰｏｕｔ３、利得をＧａｉｎ３、位相をＰｈａｓｅ３とする。多段増幅器全体の入力電力をＰｉｎ、出力電力をＰｏｕｔ、利得をＧａｉｎ、位相をＰｈａｓｅとする。
多段増幅器の利得はＧａｉｎ＝Ｇａｉｎ１×Ｇａｉｎ２×Ｇａｉｎ３で与えられ、位相はＰｈａｓｅ＝Ｐｈａｓｅ１＋Ｐｈａｓｅ２＋Ｐｈａｓｅ３で与えられる。
第３図（ｂ−１）は１段目増幅器１２のバイアス条件がＩｄｏ＞０．７５Ｉｄｓｓの場合の利得特性と位相特性を示し、第３図（ｂ−２）は１段目増幅器１２のバイアス条件がＩｄｏ＝０．１〜０．７５Ｉｄｓｓの場合の利得特性と位相特性を示し、第３図（ｂ−３）は１段目増幅器１２のバイアス条件がＩｄｏ＜０．１Ｉｄｓｓの場合の利得特性と位相特性を示している。なお、図中、１点鎖線は各段増幅器の動作出力レベルを示している。
ひずみ特性に対する仕様がある多段増幅器においては、一般的に２段目増幅器１４の動作レベルは（第５図（ｃ）を参照）、最終段増幅器１６の動作レベルと比較して（第５図（ｄ）を参照）、２段目増幅器１４でのひずみが最終段増幅器１６のひずみよりも小さくなるようにバックオフを多くしている。通常は２〜３ｄＢ程度バックオフを大きくしている。
１段目増幅器１２のバイアス条件は、一般的には最終段増幅器１６と同じバイアス条件となるため、第５図（ｂ−１）のようになる。２段目増幅器１４の場合と同様に１段目増幅器１２の動作レベルは、最終段増幅器１６の動作レベルと比較して、バックオフを多くしている。
次に、上述した従来例（ひずみ補償回路）のバイアス条件の場合は第３図（ｂ−２）となる。入力電力に対して利得特性がほぼ一定で推移した後、飽和により利得が減少する。位相特性は入力電力に対して位相が遅れる特性を有している。
最後に、第３図（ｂ−３）はこの実施の形態１の場合における１段目増幅器１２のバイアス条件である。１段目増幅器１２の特性は、入力電力に対して利得が一旦増加した後減少し、位相が遅れる特性を有する。１段目増幅器１２の動作レベルはいずれの場合も利得が減少する点よりも小さいレベルに設定される。
第６図（ａ）は１段目増幅器１２が上記バイアス条件の場合における多段増幅器全体での利得特性と位相特性を示し、第６図（ｂ）は相互変調ひずみ（ＩＭＤ：Ｉｎｔｅｒ  Ｍｏｄｕｌａｔｉｏｎ  Ｄｉｓｔｏｒｔｉｏｎ）や隣接チャンネル漏洩電力（ＡＣＰＲ：Ａｄｊａｃｅｎｔ  Ｃｈａｎｎｅｌ  Ｌｅａｋａｇｅ  Ｐｏｗｅｒ  Ｒａｔｉｏ）やＮＰＲ（Ｎｏｉｓｅ  Ｐｏｗｅｒ  Ｒａｔｉｏ）等のひずみ特性を模式的に示している。
図において、実線は１段目増幅器１２のバイアス条件がＩｄｏ＞０．７５Ｉｄｓｓの場合、破線はＩｄｏ＝０．１〜０．７５Ｉｄｓｓの場合、点線はＩｄｏ＜０．１Ｉｄｓｓの場合である。
まず、従来例の場合（破線のＩｄｏ＝０．１〜０．７５Ｉｄｓｓの場合）について説明する。
第６図（ａ）より、利得特性は通常の実線の場合と比較して変っていないが、位相特性は１段目増幅器１２によってひずみ補償が実施され、位相特性が改善されていることが分かる。このことより、ひずみの特性としては第６図（ｂ）に示すように、出力電力に対して広いダイナミックレンジに渡って改善されていることが分かる。
第６図（ｂ）において、ひずみ特性に対する仕様値を１点鎖線の水平線で表すと、１点鎖線の垂直線で表したひずみ特性を満足した出力動作レベルが大きくなることが分かる。
以上より、１段目増幅器１２のアイドル電流をＩｄｏ＝０．１〜０．７５Ｉｄｓｓとすることにより、位相特性のみを改善するひずみ補償を行うことができる。
次に、この実施の形態１の場合（点線のＩｄｏ＜０．１Ｉｄｓｓの場合）について説明する。
第６図（ａ）より、位相特性はＩｄｏ＝０．１〜０．７５Ｉｄｓｓの場合と同様に１段目増幅器１２によってひずみ補償が実施され、位相特性が改善されていることが分かる。利得特性については、動作レベルにおいて、１段目増幅器１２が出力電力に対して利得が増加する特性を有するため、動作レベル付近である利得が減少に転じる変曲点は、通常の実線の場合と比較して出力レベルが大きい方へ移動している。したがって、利得特性についても、動作レベルにおいてはひずみ補償が実施され、改善されていることが分かる。ただし、出力レベルが小さいレベルにおいては、逆に利得が増加する特性となるため、利得特性のひずみが劣化している。
第６図（ｂ）に示すひずみ特性で考察すると、ひずみ特性に対する仕様値を１点鎖線の水平線で表すと、１点鎖線の垂直線で表したひずみ特性を満足する出力動作レベルは、通常のＩｄｓｓ＞０．７５Ｉｄｓｓの場合及び従来例の場合のＩｄｏ＝０．１〜０．７５Ｉｄｓｓの場合と比較して大きくなることが分かる。
したがって、従来例の場合よりも更にひずみが補償されていることが分かる。一方、出力レベルが小さい場合には、ひずみ特性は通常の場合と比較して劣化しているが、ひずみ特性の仕様値は満足している。よって、出力レベルが小さい場合に、ひずみ特性の仕様値は満足する範囲で、１段目増幅器のバイアス条件をＩｄｏ＜０．１Ｉｄｓｓとすることにより、位相特性だけでなく、利得特性も同時にひずみ補償することができ、さらに低ひずみな特性を実現することが可能である。
また、この構成においては減衰器等を必要とせず、通常の多段増幅器と同じ構成でバイアス条件のみが変化しているため、小型のひずみ補償回路を実現することができる。また、各段の増幅器の利得を減少することなく活用することが可能である。
なお、この実施の形態１の低ひずみ多段増幅器は、３段増幅器の場合であり、かつ、１段目増幅器のみバイアス条件をＩｄｏ＜０．１Ｉｄｓｓとするものについて示したが、増幅器の段数は３段に限らず、また、バイアス条件をＩｄｏ＜０．１Ｉｄｓｓとする増幅器も１段目に限らず、また、複数段に対して設定しても同様の効果が得られる。
実施の形態２．
上記実施の形態１では、１段目増幅器１２のトランジスタのゲート幅Ｗｇ１については特に言及していないが、最終段増幅器１６のトランジスタのゲート幅Ｗｇ３との関係で下記のように設定してもよい。
Ｗｇ１＞２．４×Ｗｇ３／（Ｇａｉｎ２×Ｇａｉｎ３）
具体的には次の通りである。
バイアス条件がＩｄｏ＜０．１Ｉｄｓｓに設定された１段目増幅器１２の動作レベルは、通常の場合と同様に最終段増幅器１６の動作レベルと比較して、３ｄＢ程度バックオフを多くしたレベルに設定される。
しかし、バイアス条件がＩｄｏ＜０．１Ｉｄｓｓに設定された場合には、通常のバイアス条件の場合と比較して、飽和出力電力が１ｄＢ程度減少してしまう。そのため、Ｉｄｏ＜０．１Ｉｄｓｓに設定された１段目増幅器１２において、Ｉｄｏ＞０．７５Ｉｄｓｓの場合と同じバックオフを維持するためには、通常のバイアス条件の場合と比較して、１ｄＢ程度大きなゲート幅のトランジスタを用いる必要がある。
通常のバイアス条件の１段目増幅器１２のトランジスタのゲート幅は、最終段増幅器１６のトランジスタのゲート幅をＷｇ３とした場合、２段目増幅器１４以降の利得はＧａｉｎ２×Ｇａｉｎ３であるため、Ｗｇ１＞２×Ｗｇ３／（Ｇａｉｎ２×Ｇａｉｎ３）で与えられる（３ｄＢは２倍である）。したがって、Ｉｄｏ＜０．１Ｉｄｓｓに設定された場合には、さらに１．２倍（１ｄＢは１．２倍である）した、Ｗｇ１＞２．４×Ｗｇ３（Ｇａｉｎ２×Ｇａｉｎ３）とすれば、１段目増幅器１２の動作レベルは十分なバックオフを有したレベルとなるため、最終段増幅器１６をひずみ補償し、ひずみ特性を改善することが可能となる。
これにより、さらに低ひずみな特性を実現し、高効率な低ひずみ多段増幅器を実現することができる。また、この構成においては減衰器等を必要とせず、通常の多段増幅器と同じ構成でバイアス条件のみが変化しているため、小型のひずみ補償回路を実現することができる。また、各段の増幅器の利得を減少することなく活用することが可能である。
なお、この実施の形態２の低ひずみ多段増幅器は、３段増幅器の場合であり、かつ、１段目増幅器１２のみバイアス条件をＩｄｏ＜０．１Ｉｄｓｓとし、ゲート幅をＷｇ１＞２．４×Ｗｇ３／（Ｇａｉｎ２×Ｇａｉｎ３）としたものについて示したが、増幅器の段数は３段に限らず、また、バイアス条件及びゲート幅を上記設定とする増幅器も１段目に限らず、また、複数段に対して設定しても同様の効果が得られる。
産業上の利用可能性
以上のように、この発明に係る多段増幅器は、大きなひずみ補償効果を得ることが必要な衛星通信、地上マイクロ波通信、移動体通信などに用いるのに適している。
【図面の簡単な説明】
第１図は従来の多段増幅器を示す構成図である。
第２図はＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性のアイドル電流Ｉｄｏ依存性を示す説明図である。
第３図はこの発明の実施の形態１による多段増幅器を示す構成図である。
第４図はＡＭ−ＡＭ特性及びＡＭ−ＰＭ特性のアイドル電流Ｉｄｏ依存性を示す説明図である。
第５図はひずみ補償の原理を説明する説明図である。
第６図は多段増幅器全体での利得特性及び位相特性とひずみ特性を示す説明図である。
【図１】
0003836428.tif 000002
【図２】
0003836428.tif 000003
【図３】
0003836428.tif 000004
【図４】
0003836428.tif 000005
【図５】
0003836428.tif 000006
【図６】
0003836428.tif 000007