(57)【特許請求の範囲】
【請求項１】
被試験デバイスであるＣＣＤを搭載したテストヘッドのＤＵＴボードにてＣＣＤの出力端子から転送される蓄積電荷のアナログ信号を直列的に取り出し、ＣＣＤ試験装置本体のサンプル・ホールド回路へ伝送し、電荷量をデジタル的に計測し試験するＣＣＤ試験装置システムにおいて、
テストヘッドに搭載されたＣＣＤの出力端子とＣＣＤの接地端子との電位を対として取り出す１対のバッファアンプを備えたＤＵＴボードと、
上記１対のバッファアンプの出力電位をＤＵＴボードからＣＣＤ試験装置本体に伝送する１対のシールド線と、
上記１対のシールド線の出力を受信するＣＣＤ試験装置本体の差動増幅器と、
を具備することを特徴とするＣＣＤ試験装置システム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、ＣＣＤ(Charge Coupled  Device)を試験する試験装置システムにおいて、テストヘッドに搭載された被試験デバイス（以下、「ＤＵＴ： Device Under Test」という）であるＣＣＤの出力端子から、ＣＣＤ試験装置本体のサンプル・ホールド回路にアナログ信号を伝送する際に、低ノイズで伝送させるＣＣＤ試験装置システムに関する。
【０００２】
【従来の技術】
始めに、ＣＣＤについて若干説明する。ＣＣＤは電荷を転送できる素子として使用され、特に、固体撮像デバイスとしてＣＣＤイメージセンサが広く使われている。一次元のＣＣＤラインセンサや二次元のＣＣＤエリアイメージセンサがあり、コピー装置やカメラ等に幅広く用いられている。これらを含めて、この明細書では、「ＣＣＤ」ということにする。
【０００３】
図６にＤＵＴの一つであるＣＣＤエリアイメージセンサ５の一例の素子構成図を示す。多数のフォトダイオード４５を二次元に配置した感光部と複数の垂直ＣＣＤ転送路４０と１本の水平ＣＣＤ転送路４１と出力部４２との組み合わせから構成されている。このＣＣＤエリアイメージセンサ５は、チップ上に照射された二次元の光の像を、時系列の電圧信号に変換してアナログ信号を出力端子４７から出力する。
【０００４】
ところで、フォトダイオード４５からの電荷を転送する垂直ＣＣＤ転送路４０や水平ＣＣＤ転送路４１では、外部からのクロックパルスで転送動作を行う。例えば、垂直ＣＣＤ転送路４０では双方向転送が可能な４相のＣＣＤシフトレジスタを用い、水平ＣＣＤ転送路４１には駆動の容易な２相のＣＣＤシフトレジスタが用いたりする。更に３相のＣＣＤシフトレジスタもある。
【０００５】
図７に、２相駆動の構造図及び動作原理図を示す。図７（Ａ）は２相のクロックパルスφ１とφ２を印加する転送電極の構造図と、タイミングｔ１、ｔ２及びｔ３時の電位分布図である。図７（Ｂ）は、２相のクロックパルスφ１とφ２のパルス波形図と、ｔ１、ｔ２及びｔ３のタイミングの位置図である。クロックパルスφ１とφ２との波形は全くの対称波形である。
【０００６】
図８に３相駆動の動作原理図を示す。図８（Ａ）は３相のクロックパルスφ１とφ２及びφ３を印加する転送電極の構成図と、タイミングｔ１、ｔ２、ｔ３及びｔ４時の電位分布図である。図８（Ｂ）は３相のクロックパルスφ１とφ２及びφ３のパルス波形図とｔ１、ｔ２、ｔ３及びｔ４のタイミングの位置図である。動作説明は省略する。
【０００７】
図２に、本発明が実施される、これらのＤＵＴ５を検査するＣＣＤ試験装置システムの構成例のブロック図を示す。大別すると、ＣＣＤ試験装置本体２０とＤＵＴボード３４を搭載しているテストヘッドから成る。
ＣＣＤ試験装置本体２０のタイミング発生器（以下、「ＴＧ」という）２１は装置システム全体のテスト周期信号やテストタイミングを取るためにタイミングパルス信号を発生し、パターン発生器２２や波形整形器２４等に与えテストのタイミングを取る。パターン発生器（以下、「ＰＧ」という）２２はタイミングパルス信号を受け、ＤＵＴ５に与える各相のシフト用クロック等やサンプル・ホールド回路（以下、「Ｓ／Ｈ回路」という）２７に与えるサンプルホールド・クロック等のパターン信号を生成する。
【０００８】
ＰＧ２２からの複数の出力パターン信号は、それぞれの可変遅延器２３を経て波形整形器２４及びＳ／Ｈ回路２７に与えられる。波形整形器２４ではＰＧ２２からのパターン信号をテスト信号波形に整形される。このテスト信号波形は、駆動回路２５を経てテストヘッドのＤＵＴボード３４に与えられる。テストヘッドはＣＣＤ試験装置システムの一部分であって、ＤＵＴ５と接続して測定を行う部分である。
【０００９】
図３に、ＤＵＴ５をウェハ段階での検査するテストヘッドの構成例の概略図を示す。このテストヘッドは主に、ＤＵＴボード３４と、プローブカード３５と、両者を電気的に接続するためのポゴピン５３群と、ウェハ５１を搭載するウェハ台５２とから成る。プローブカード３５はウェハ５１のＤＵＴ５に電気的に接触するプローブ３６が多数配列された治具であり、試験時にはプローブ３６がＤＵＴ５の所定の位置に接触し、ＤＵＴボード３４からＤＵＴ５にテスト信号や電源電圧を与え、その応答信号を受け取ることができる。
パッケージされたＤＵＴ５の製品検査では、ＤＵＴボード３４にＤＵＴソケットを取り付けてＤＵＴ５に接続できるＤＵＴボードに取り替える。
【００１０】
図４に示すように、ＤＵＴ５の出力アナログ電気信号は、プローブカード３５内のエミッタフォロア７で電流増幅した後に、ＤＵＴボード３４のバッファアンプ３７を経て、ノイズを除去するためにシールド線３８を通して、ＣＣＤ試験装置本体２０に伝送されている。ＣＣＤ試験装置本体２０では、先ずバッファアンプ２６で受信し、図２に示すＳ／Ｈ回路２７に与えられる。Ｓ／Ｈ回路２７ではＰＧ２２からのサンプリングホールド・クロック時にバッファアンプ２６からのアナログ電気信号をサンプル・ホールドする。
【００１１】
サンプル・ホールドされたアナログ電気信号は、ゲインアンプ２９で必要に応じたアナログ信号に増幅し、アナログ・デジタル変換器（以下、「ＡＤ変換器」という）３０に与えてＡＤ変換し、デジタル電気信号を画像処理装置３１に与える。画像処理装置３１は、加減算や乗除算を行って単純平均値や加重平均値などを求め、ＤＵＴ５の良否判定を行っている。図示していないが画像処理装置３１には、例えばＣＲＴなどの画像表示器を設け必要な信号の表示を行っている。
【００１２】
図５にＣＣＤ５の出力波形の一例の波形図を示す。ＣＣＤ内部で転送された蓄積電荷は直列的（シリーズ）に出力されている。出力波形は、０Ｖを中心に正負の波形になっているが、負のａ波形が蓄積電荷のアナログ信号であり試験された出力信号である。正のｂ波形はＣＣＤの各セルのリセット信号の波形が混在されたものである。従って、Ｓ／Ｈ回路２７では、ａ波形の最大値近辺での電位をサンプリングホールド・クロック時にホールドする。このアナログ伝送波形には、ノイズ（雑音）が混入し易い。
【００１３】
【発明が解決しようとする課題】
ＣＣＤ試験装置本体２０のＳ／Ｈ回路２７で受信するアナログ信号は、ノイズの混在しない真の伝送された信号であることが望ましい。しかしながら、ＤＵＴ５が存在するＤＵＴボード３４の出力端子から３メートル（ｍ）前後のシールド線３８でもってＣＣＤ試験装置本体２０にアナログ信号を伝送するのであるから、ノイズが混入してくるのはやむを得ない。ノイズのうち、静電結合によるノイズはシールド線３８を用いているので問題ないが、誘導によるノーマルモード・ノイズ（ Normal Mode Noise）とコモンモード・ノイズ（ Common Mode Noise）、特にコモンモード・ノイズを除去するのが困難である。
【００１４】
この発明の目的は、ＣＣＤ試験装置システムにおいて、テストヘッドのＤＵＴ５からＣＣＤ試験装置本体２０のＳ／Ｈ回路２７にアナログ信号を伝送する際に、低ノイズで伝送させるシステムを提供するものである。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、この発明では、テストヘッドに搭載されたＤＵＴであるＣＣＤの出力端子（ＯＵＴ）と接地端子（ＧＮＤ）とから１対（２本）の伝送線でＣＣＤ試験装置本体にアナログ信号を伝送する。ウェハでの検査ではプローブカードでＤＵＴの出力端子と接地端子とからの電位をそれぞれエミッタフォロアで電流増幅し、ＤＵＴボードのバッファアンプを介して出力端子へ伝送する。ＤＵＴの接地端子では、勿論、別途でグランドに接地している。パッケージされた製品の検査でも、ＤＵＴボードにおいて同様にして行う。
【００１６】
ＤＵＴボードの出力端子からは１対のシールド線でＣＣＤ試験装置本体に伝送する。ＣＣＤ試験装置本体では、先ず差動増幅器でもってこの１対の伝送信号を受信する。例えば、差動増幅器の正相入力端子にはＤＵＴの出力端子のアナログ信号を、逆相入力端子にはＤＵＴの接地端子の電位をそれぞれ入力する。従って伝送された接地電位はＤＵＴの接地端子での１点接地となっている。この差動増幅器の出力信号がＳ／Ｈ回路に与えられる。
【００１７】
この発明の構成は次による。▲１▼被試験デバイスであるＣＣＤを搭載したテストヘッドのＤＵＴボードにてＣＣＤの出力端子から転送される蓄積電荷のアナログ信号を直列的に取り出し、ＣＣＤ試験装置本体のサンプル・ホールド回路へ伝送し、電荷量をデジタル的に計測し試験するＣＣＤ試験装置システムにおいて、▲２▼テストヘッドに搭載されたＣＣＤの出力端子と接地端子の電位を対として取り出す１対のバッファアンプを備えたＤＵＴボードと、▲３▼この１対のバッファアンプの出力電位をＤＵＴボードからＣＣＤ試験装置本体に伝送する１対のシールド線と、▲４▼この１対のシールド線の出力を受信するＣＣＤ試験装置本体の差動増幅器と、を具備しているＣＣＤ試験装置システムである。
【００１８】
【発明の実施の形態】
発明の実施の形態を実施例に基づき図面を参照して説明する。図１に本発明の一実施例の構成図を示す。図１の実施例は、図３と同様にウェハ段階でのＤＵＴ５を検査する構成例である。テストヘッドのＤＵＴボード３４は、ポゴピン５３を経てプローブカード３５と導通し、プローブカード３５はプローブ３６によりウェハ５１に多数内在するＤＵＴ５の所定の位置と接触している。
【００１９】
試験において、ＤＵＴ５の出力信号はプローブカード３５のエミッタフォロア１０で電流増幅し、ＤＵＴボード３４のバッファアンプ１２を経てＤＵＴボード３４の出力端子に伝送される。同様に、ＤＵＴ５の接地端子の電位はＤＵＴボード３４のバッファアンプ１３を経てＤＵＴボード３４の出力端子に伝送される。一方、ＤＵＴ５の接地端子はグランドにも接地される。
【００２０】
ＤＵＴボード３４の出力端子に伝送されたそれぞれの信号は、１対のシールド線１４と１５によってＣＣＤ試験装置本体２０に伝送される。シールド線の長さは一般的に３ｍ前後である。より長くても短くてもよい。
ＣＣＤ試験装置本体２０では、この１対の信号を差動増幅器１６で受信する。この場合、差動増幅器１６の正相入力端子にはＤＵＴ５の出力端子の出力信号を、差動増幅器１６の逆相入力端子にはＤＵＴ５の接地端子の電位を入力させるのが適切である。接地電位はＤＵＴ５の接地端子でのみ接地し、いわゆる１点接地とする。
【００２１】
Ｓ／Ｈ回路２７は、この差動増幅器１６の出力信号を入力信号とすし、サンプリングホールド・クロック時に伝送されたアナログ信号値をホールドする。
このようにして、ＤＵＴ５の出力信号と接地電位を対にしてアナログ信号をシールド線１４および１５を介してＣＣＤ試験装置本体２０に伝送し、差動増幅器１６で受けてＳ／Ｈ回路２７に伝送する。
【００２２】
【発明の効果】
以上詳細に説明したように、この発明はＣＣＤ試験装置システムにおいて、テストヘッドに搭載したＤＵＴ５の出力アナログ信号と接地電位とを対とし、１対のバッファアンプ１２及び１３を介してテストヘッドのＤＵＴボード３４から１対のシールド線１４及び１５でもってＣＣＤ試験装置本体２０に伝送している。ＣＣＤ試験装置本体２０では、先ず差動増幅器１６でもってＤＵＴ５の出力アナログ信号と接地電位を正確に受信している。しかも接地電位は１点接地である。
【００２３】
従って、このＣＣＤ試験装置システムのアナログ信号の伝送には静電結合のノイズはほとんど無く、誘導によるノーマルモード・ノイズ及びコモンモード・ノイズも非常に少なくなった。つまり、より低ノイズのアナログ信号の伝送ができるようになった。この発明は、実用に供してその技術的効果は大きい。
【図面の簡単な説明】
【図１】本発明の一実施例の構成図である。
【図２】本発明を実施するＣＣＤ試験装置システムの構成例のブロック図である。
【図３】本発明を実施するＤＵＴボード、プローブカードなどを搭載しているテストヘッドの一例の概略図である。
【図４】従来用いていたＣＣＤ出力信号の伝送方式の構成例の概略図である。
【図５】ＣＣＤ出力波形の一例の波形図である。
【図６】ＤＵＴであるＣＣＤエリアイメージセンサの一例の素子構成図である。
【図７】ＣＣＤの２相駆動原理図である。
【図８】ＣＣＤの３相駆動原理図である。
【符号の説明】
５    被測定デバイス（ＤＵＴ）
７、１０、１１    エミッタフォロア
１２、１３    バッファアンプ
１４、１５    シールド線
１６    差動増幅器
２０    ＣＣＤ試験装置本体
２１    タイミング発生器（ＴＧ）
２２    パターン発生器（ＰＧ）
２３    可変遅延器
２４    波形整形器（ＦＴ）
２５    駆動回路
２６、２８    バッファアンプ
２７    サンプル・ホールド回路（Ｓ／Ｈ回路）
２９    ゲインアンプ
３０    アナログ・デジタル変換器
３１    画像処理装置
３４    ＤＵＴボード
３５    プローブカード
３６    プローブ
３７    バッファアンプ
３８    シールド線
４０    垂直ＣＣＤ転送路
４１    水平ＣＣＤ転送路
４２    出力部
４５    フォトダイオード
４７    出力端子
５１    ウェハ
５２    ウェハ搭載台
５３    ポゴピン
５４    金パット
【図１】
0003814437.tif 000002
【図２】
0003814437.tif 000003
【図３】
0003814437.tif 000004
【図４】
0003814437.tif 000005
【図５】
0003814437.tif 000006
【図６】
0003814437.tif 000007
【図７】
0003814437.tif 000008
【図８】
0003814437.tif 000009