(57)【特許請求の範囲】
【請求項１】
基板上に下部電極をパターニングする工程と、
前記基板上の前記下部電極で被覆されていない部分を導電性薄膜で被覆する工程と、
前記下部電極および前記導電性薄膜で被覆された前記基板表面にイオンまたはプラズマを用いた成膜方法によって誘電体薄膜を形成する工程と、
前記導電性薄膜と前記導電性薄膜を被覆する部分の前記誘電体薄膜をウェットエッチングする工程と、
前記誘電体薄膜をウェットエッチングする工程に次いで、前記誘電体薄膜上に上部電極を形成する工程と、
を有することを特徴とする誘電体薄膜の形成方法。
【請求項２】
基板上に下部電極をパターニングする工程と、
前記下部電極を含む前記基板を絶縁膜で被覆する工程と、
前記絶縁膜に部分的に開口部を設けて前記下部電極を露出させる工程と、
前記開口部の誘電体薄膜を形成すべき部分を除く前記絶縁膜を導電性薄膜で被覆する工程と、
前記下部電極および前記導電性薄膜で被覆された前記基板表面にイオンまたはプラズマを用いた成膜方法によって誘電体薄膜を形成する工程と、
前記導電性薄膜と前記導電性薄膜を被覆する部分の前記誘電体薄膜をウェットエッチングする工程と、
前記誘電体薄膜をウェットエッチングする工程に次いで、前記誘電体薄膜上に上部電極を形成する工程と、
を有することを特徴とする誘電体薄膜の形成方法。
【請求項３】
前記誘電体薄膜をエッチングする工程に次いで、前記導電性薄膜をエッチングする工程を有することを特徴とする請求項１または請求項２に記載の誘電体薄膜の形成方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、誘電体薄膜の形成方法等に関するもので、より具体的には、薄膜キャパシタや圧電薄膜素子、強誘電体薄膜メモリ等に使用される誘電体薄膜の形成方法に関するものである。
【０００２】
【従来の技術】
ＩＣの高集積化に伴い、高誘電率の誘電体材料からなる誘電体薄膜を、基板上に安定して形成する技術の開発が望まれている。
【０００３】
以下、従来より用いられている誘電体薄膜の形成方法を図を参照して説明する。
【０００４】
図３は、シリコン基板上に高誘電率の誘電体材料であるＳｒＴｉＯ3からなる薄膜キャパシタを形成する工程（第１の従来技術）を示したものである。
【０００５】
始めに図３（１）に示すように、Ｓｉ基板２１上にＳｉＯ2からなる絶縁層２２を形成する。次いで、図３（２）に示すように、基板２１上全面にキャパシタの下部電極となる金属薄膜２３を形成する。次いで、金属薄膜２３上全面にスパッタリング法によりＳｒＴｉＯ3からなる誘電体薄膜２４を形成し、さらに、誘電体薄膜２４上全面にキャパシタの上部電極となる金属薄膜２５を形成する。次いで、図３（３）に示すように、金属薄膜２５と誘電体薄膜２４とをイオンミリングによって選択エッチングする。次いで、図３（４）に示すように、下部電極２３をイオンミリングによるエッチングでパターニングする。次いで、図３（５）に示すように、その上に絶縁層２６を形成した後、絶縁層２６に部分的に開口部を設けて下部電極２３および上部電極２５を部分的に露出させる。最後に図３（６）に示すように、下部電極２３、上部電極２５とそれぞれ電気的に接続させた引き出し電極２７、２７を形成する。
【０００６】
ところで、上述の薄膜キャパシタの形成方法においては、下部電極、誘電体薄膜、上部電極の全ての層を基板上全面に形成したのちに、各層にエッチングを施しパターニングを行っている。しかし、一般に薄膜プロセスにおいては、下部電極のパターニングを済ませた後に誘電体薄膜、上部電極の形成を行う方が、形成方法を簡略化でき好都合である。
【０００７】
ここで、下部電極のパターニングを済ませた後に誘電体薄膜、上部電極の形成を行う工程（第２の従来技術）を図４を用いて説明する。
【０００８】
始めに図４（１）に示すように、Ｓｉ基板３１上にＳｉＯ2からなる絶縁層３２を形成する。次いで、図４（２）に示すように、絶縁層３２上にキャパシタの下部電極３３となる金属薄膜をリフトオフ法によりパターニングする。次いで、図４（３）に示すように、スパッタリング法によって、下部電極３３を含む基板３１上全面にＳｒＴｉＯ3からなる誘電体薄膜３４を形成した後、誘電体薄膜３４に部分的に開口部を設けて下部電極３３を露出させる。最後に、図４（４）に示すように、上部電極３５および引き出し電極３６を形成する。
この形成方法によれば、図３（３）に示すような上部電極となる金属薄膜のエッチングや、図３（５）に示すような電極上への絶縁層の形成といった工程を省くことができ、第１の従来技術に比べて形成方法の簡略化を図ることができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、たとえばＳｒＴｉＯ3のような誘電体薄膜を形成する場合、以下に述べる理由から、上述の複雑な第１の従来技術を採用せざるを得なかった。
【００１０】
すなわち、第２の従来技術に従って形成したＳｒＴｉＯ3薄膜は、第１の従来技術に従って形成したものに比べて誘電特性が落ちる。この原因は、スパッタリング法やプラズマＣＶＤ法のようにイオンやプラズマを利用した誘電体薄膜の形成方法では、薄膜が形成される基板表面に絶縁物がある場合、基板表面にイオンやプラズマが原因となる電荷がたまることによって電位が発生し、形成される誘電体薄膜の結晶性を劣化させるためであると考えられている。このような誘電特性の劣化は、常誘電体や強誘電体等の結晶性を有する誘電体薄膜をイオンやプラズマを用いた成膜方法で形成した場合に特にみられる。
【００１１】
以上のように、結晶性の強誘電体薄膜をイオンやプラズマを用いた方法で形成する場合、薄膜が形成される基板表面に絶縁物の占める割合が高くなるほど基板表面に電位が発生しやすくなるため、形成される薄膜の誘電率は低下する。従って、誘電特性の良い結晶性の誘電体薄膜を得るためには、薄膜が形成される基板全面が導電層である下部電極で覆われている必要があり、第１の従来技術を用いる必要があった。
【００１２】
以上の理由から、誘電体薄膜の形成にあたっては通常、第１の従来技術が採用されている。しかしながら、第１の従来技術によった場合、工程が複雑であるという問題点に加えて、以下の問題点も有している。すなわち、誘電体薄膜キャパシタの電極には一般にＰｔが用いられ、図３（３）、および図３（４）に示すような当該Ｐｔ電極のエッチングには、一般にイオンミリング、あるいは反応性イオンエッチング等のドライエッチングが用いられる。これらの方法は物理的エッチングの程度が高いため、誘電体薄膜のエッジ部分までがエッチングされてダメージを受けており、欠陥が多くなる。欠陥が増加すると結晶の配向性が悪くなり膜の特性が劣化するため、この欠陥が顕著な場合にはアニールなどの処理を加える必要がある。
【００１３】
また、イオンミリング、あるいは反応性イオンエッチングは、エッチングの選択比が低い。したがって、エッチングの際の終点の取り方が難しく、過剰なエッチングを行ってしまう場合がある。
【００１４】
以上のように、誘電体薄膜の形成方法においては、下部電極にパターニングを済ませた後に誘電体薄膜、上部電極の形成を行う第２の従来技術のほうが、工程が簡略化でき都合がよい。しかし、誘電体薄膜の特性が劣化するという問題がある。一方、第１の従来技術のように基板上全面に形成した下部電極上に誘電体薄膜を形成する方法では、工程数が多く、また、誘電体薄膜のエッジ部分にダメージを与え、余分なエッチングを行ってしまうという問題もある。
【００１５】
そこで、この発明の目的は、工程が簡単でプロセスの安定した誘電体薄膜の形成方法を提供することである。
【００１６】
【課題を解決するための手段】
この発明は、薄膜キャパシタ等に使用される誘電体薄膜の形成方法に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００１７】
【課題を解決するための手段】
すなわち、この発明では、以下の工程、つまり、基板上に下部電極をパターニングする工程と、前記基板上の前記下部電極で被覆されていない部分を導電性薄膜で被覆する工程と、前記下部電極および前記導電性薄膜で被覆された前記基板表面にイオンまたはプラズマを用いた成膜方法によって誘電体薄膜を形成する工程と、前記導電性薄膜と前記導電性薄膜を被覆する部分の前記誘電体薄膜をウェットエッチングする工程と、前記誘電体薄膜をウェットエッチングする工程に次いで、前記誘電体薄膜上に上部電極を形成する工程と、を有することを特徴とする。
【００１８】
【課題を解決するための手段】
また、以下の工程、つまり、基板上に下部電極をパターニングする工程と、前記下部電極を含む前記基板を絶縁膜で被覆する工程と、前記絶縁膜に部分的に開口部を設けて前記下部電極を露出させる工程と、前記開口部の誘電体薄膜を形成すべき部分を除く前記絶縁膜を導電性薄膜で被覆する工程と、前記下部電極および前記導電性薄膜で被覆された前記基板表面にイオンまたはプラズマを用いた成膜方法によって誘電体薄膜を形成する工程と、前記導電性薄膜と前記導電性薄膜を被覆する部分の前記誘電体薄膜をウェットエッチングする工程と、前記誘電体薄膜をウェットエッチングする工程に次いで、前記誘電体薄膜上に上部電極を形成する工程と、を有することを特徴とする。
【００２０】
このように、この発明では、第２の従来技術と同様に、下部電極のパターニングを済ませた後に誘電体薄膜、上部電極の形成を行うという簡略化された工程で誘電体薄膜を得ることができる。また、誘電体薄膜の形成の前に下部電極がパターニングされているため、誘電体薄膜の形成後に下部電極をイオンミリングや反応性イオンエッチングによってエッチングをする必要がなく、誘電体薄膜のエッジ部分にダメージを与えることも、過剰なエッチングを行ってしまうこともない。
【００２１】
一方、第２の従来技術では、薄膜が形成される基板表面に絶縁物の占める割合が高くなるため、基板表面にイオンやプラズマが原因となる電荷がたまることによって電位が発生し、形成された誘電体薄膜の特性が劣化するという問題が生じる。しかし、この発明では、基板上に下部電極をパターニングした後、誘電体薄膜を形成する前に、基板上の下部電極で覆われていない部分を導電性薄膜で覆う工程、つまり、一時的に電極を形成する工程が含まれる。そのため、誘電体薄膜を形成する際の基板表面に絶縁物の占める割合が低くなり、形成された誘電体薄膜の特性が劣化するのを防ぐことができる。
【００２２】
【発明の実施の形態】
本発明の実施形態を図１および図２を用いて説明する。
【００２３】
（実施例１）図１は、この発明の一実施形態である誘電体薄膜の形成方法に含まれる工程を順次示したものである。
【００２４】
まず、図１（１）に示すように、Ｓｉ基板１上に絶縁層２を形成する。絶縁層２には、例えばＳｉＯ2薄膜をＲＦスパッタリング法によって膜厚３００ｎｍに形成する。
【００２５】
次いで、図１（２）に示すように、絶縁層２上にキャパシタの下部電極３となる金属薄膜をパターニングする。具体的には、電極材料は、Ｐｔ（膜厚１００ｎｍ）／Ｔｉ（膜厚５０ｎｍ）の２層構造とし、リフトオフ法を用いた蒸着により形成する。
【００２６】
次いで、図１（３）に示すように、下部電極３を含む絶縁層２を導電性薄膜４で被覆した後、図１（４）に示すように、導電性薄膜４をパターニングする。導電性薄膜４は、例えば、Ａｌ薄膜を蒸着により膜厚１００ｎｍに形成し、下部電極３と導電性薄膜４との隙間が１０μｍ以下となるように、フォトリソグラフィー技術を用いてエッチングする。これにより、基板１の大部分がＰｔからなる下部電極３、あるいはＡｌからなる導電性薄膜４で覆われることとなる。このように、基板１の大部分を金属膜で覆い、基板上の絶縁物の割合を低下させることによって、後に行う誘電体薄膜の形成に際して、イオンやプラズマが原因となる電荷が基板表面にたまりにくくなり、基板上に電位が発生しにくくなる。
【００２７】
次いで、図１（５）に示すように、下部電極３、および導電性薄膜４を含む基板１を誘電体薄膜５で被覆する。誘電体薄膜５には、例えばＳｒＴｉＯ3薄膜をＲＦスパッタリング法によって膜厚２００ｎｍに形成する。この際、基板２表面の大部分は、下部電極３と導電性薄膜４とからなる金属膜で覆われているため、スパッタイオンが原因となる電荷は基板表面から金属膜を通って基板外部へ流れる。したがって、誘電体薄膜５が形成される基板上に電位が発生しにくくなり、誘電率の高い特性の良好な誘電体薄膜５が得られることとなる。
【００２８】
次いで、図１（６）に示すように、フォトリソグラフィー技術を用いて誘電体薄膜５と導電性薄膜４とを同時に選択エッチングする。具体的には、フッ硝酸を用いたウエットエッチングを行う。このように、ウエットエッチングを用いて誘電体薄膜５と導電性薄膜４とをエッチングするため、イオンミリングや反応性イオンエッチングのようなドライエッチングを行った場合に比べて、誘電体薄膜５のエッジ部分が受けるダメージは少ない。また、 ＳｒＴｉＯ3からなる誘電体薄膜５とＡｌからなる導電性薄膜４は、基板１表面に形成されたＳｉＯ2からなる絶縁層２よりもフッ硝酸にエッチングされやすく、エッチングの選択比は高い。このため、イオンミリングや反応性イオンエッチングを用いた場合のような、絶縁層２の過剰なエッチングを防ぐことができる。
【００２９】
最後に、図１（７）に示すように、上部電極６、および引き出し電極７となる金属薄膜を形成する。金属薄膜としては、例えばＡｕ （膜厚３００ｎｍ）／Ｐｔ （膜厚５０ｎｍ）薄膜を蒸着によって形成する。
【００３０】
以上のような工程を経て、下部電極３と上部電極６との間に高誘電率誘電体であるＳｒＴｉＯ3からなる誘電体薄膜５を有する薄膜キャパシタが完成される。
【００３１】
（実施例２）図２は、この発明の一実施形態である誘電体薄膜の形成方法に含まれる工程を順次示したものである。
【００３２】
まず、図２（１）に示すように、Ｓｉ基板１１上に絶縁層１２を形成する。絶縁層１２には、例えばＳｉＯ2薄膜をＲＦスパッタリング法によって膜厚３００ｎｍに形成する。
【００３３】
次いで、図２（２）に示すように、絶縁層１２上にキャパシタの下部電極１３となる金属薄膜をパターニングする。具体的には、電極材料は、Ｐｔ（膜厚１００ｎｍ）／Ｔｉ（膜厚５０ｎｍ）の２層構造とし、リフトオフ法を用いた蒸着により形成する。
【００３４】
次いで、図２（３）に示すように、下部電極１３を含む絶縁層１２を絶縁膜１４で被覆する。絶縁膜１４は、例えば、 ＳｉＯ2薄膜をＲＦスパッタリング法により膜厚２００ｎｍに形成する。つづいて、図２（４）に示すように、絶縁膜１４に開口部を設け、下部電極１３の誘電体薄膜を形成すべき部分、および下部電極１３のコンタクト部分を露出させる。このように、下部電極１３のエッジ部分を絶縁膜１４で覆った構造となるため、キャパシタ使用の際に、下部電極１３のエッジ部分から後に形成する上部電極への電流のリークを抑えることができる。
【００３５】
次いで、図２（５）に示すように、前記開口部の誘電体薄膜を形成すべき部分を除く絶縁膜１４を導電性薄膜１５で被覆する。導電性薄膜１５としては、例えば、Ａｕ（膜厚１００ｎｍ）／Ｔｉ（膜厚５０ｎｍ）薄膜をリフトオフ法を用いた蒸着により形成し、前記開口部を介した下部電極１３と導電性薄膜１５との間隔が１０μｍ以下となるようにする。これにより、基板１１の大部分がＰｔからなる下部電極１３、あるいはＡｕからなる導電性薄膜１５で覆われることとなる。このように、基板１の大部分を金属膜で覆い基板上の絶縁物の割合を低下させることによって、実施例１の場合と同様に、後に行う誘電体薄膜の形成に際して、イオンやプラズマが原因となる電荷が基板表面にたまりにくくなり、基板上に電位が発生しにくくなる。
【００３６】
次いで、図２（６）に示すように、下部電極１３、絶縁膜１４および導電性薄膜１５上に誘電体薄膜１６を形成する。誘電体薄膜１６には、例えばＳｒＴｉＯ3薄膜をＲＦスパッタリング法によって膜厚２００ｎｍに形成する。この際、基板２表面の大部分は金属膜で覆われているため、イオンやプラズマが原因となる電荷は基板表面から金属膜を通って基板外部へ流れる。したがって、誘電体薄膜１６が形成される基板上には電位が発生しにくくなり、誘電率の高い特性の良好な誘電体薄膜１６が得られることとなる。
【００３７】
次いで、図２（７）に示すように、誘電体薄膜１６、および導電性薄膜１５を選択エッチングするためのレジスト１７を形成する。
【００３８】
次いで、図２（８）に示すように、レジスト１７を用いて誘電体薄膜１６を選択エッチングする。具体的にはフッ硝酸を用いたウエットエッチングを行う。つづいて、レジスト１７をそのまま用いて導電性薄膜１５を選択エッチングする。具体的には、まず、導電性薄膜１５の上層であるＡｕをヨウ素とヨウ化カリウムの混合液を用いてウエットエッチングし、つづいて、導電性薄膜１５の下層であるＴｉをフッ硝酸を用いてウエットエッチングする。
【００３９】
このように、ウエットエッチングを用いて、誘電体薄膜１６および導電性薄膜１５をエッチングすることができるため、イオンミリングや反応性イオンエッチングを用いた場合のような過剰なエッチングを防ぐことができる。また、同一のレジスト１７を用いて誘電体薄膜１６および導電性薄膜１５の両方のエッチングができるため、２種類のエッチング液を用いても工程はあまり複雑にならない。
【００４０】
最後に、図２（９）に示すように、基板１上に上部電極１８、および引き出し電極１９となる金属薄膜を形成する。具体的には、上部電極１８として、例えばＡｕ （膜厚３００ｎｍ）／Ｐｔ （膜厚５０ｎｍ）薄膜を蒸着によって形成する。
【００４１】
以上のような工程を経て、下部電極１３と上部電極１８との間に高誘電率誘電体であるＳｒＴｉＯ3からなる誘電体薄膜１６を有する薄膜キャパシタが完成される。
【００４２】
なお、実施例１および実施例２においては、ＲＦスパッタリング法を用いて誘電体薄膜を形成する例を示したが、これらの実施例は、ＥＣＲスパッタリング法やプラズマＣＶＤ法を用いて誘電体薄膜を形成する場合にも適用できる。
【００４３】
【発明の効果】
以上のように、この発明によれば、第２の従来例のように誘電体薄膜を形成する前に下部電極をパターニングしておくため、単純な工程で誘電体薄膜を得ることができる。
【００４４】
また、このようにあらかじめ下部電極がパターニングされているため、第１の従来技術のように誘電体薄膜の形成後に、物理的エッチングの程度が高いイオンミリングや反応性イオンエッチングによって電極をエッチングする必要がなく、誘電体薄膜のエッジ部分までがエッチングされてダメージを受けて欠陥が多くなることもない。したがって、結晶の配向性を良好に保つことができ、誘電特性の良い薄膜を得ることができる。また、エッチングの選択比が低いイオンミリングや反応性イオンエッチングを行う必要がないので、基板の過剰なエッチングを行ってしまうこともない。
【００４５】
また、この発明では、基板上に下部電極をパターニングした後、誘電体薄膜を形成する前に、基板上の下部電極で覆われていない部分を導電性薄膜で覆う工程、つまり、擬似的に電極を形成する工程が含まれる。そのため、薄膜が形成される基板表面に絶縁物の占める割合が低くなり、あらかじめ下部電極をパターニングしておく第２の従来技術の場合と同様に、基板表面にイオンやプラズマが原因となる電荷がたまりにくく、誘電体薄膜が形成される基板上に電位が発生しにくくなる。したがって、形成された誘電体薄膜の特性は良好で、第１の従来技術で形成した誘電体薄膜と同程度の誘電率を得ることができる。
【００４６】
さらに、実施例２の場合では、下部電極のエッジ部分を絶縁膜で覆った構造となるため、キャパシタ使用の際の下部電極のエッジ部分から上部電極への電流のリークを抑えることができる。
【００４７】
以上のように、この発明によれば、工程が簡単でプロセスの安定した誘電体薄膜の形成方法を提供することができる。
【図面の簡単な説明】
【図１】この発明の一実施形態による誘電体薄膜の形成方法に含まれる代表的な工程を順次示す図解的断面図である。
【図２】この発明の一実施形態による誘電体薄膜の形成方法に含まれる代表的な工程を順次示す図解的断面図である。
【図３】従来の誘電体薄膜の形成方法に含まれる代表的な工程を順次示す図解的断面図である。
【図４】従来の誘電体薄膜の形成方法に含まれる代表的な工程を順次示す図解的断面図である。
【符号の説明】
１  基板
２  絶縁層
３  下部電極
４  導電性薄膜
５  誘電体薄膜
６  上部電極
７  引き出し電極
【図１】
0003750362.tif 000002
【図２】
0003750362.tif 000003
【図３】
0003750362.tif 000004
【図４】
0003750362.tif 000005