(57)【特許請求の範囲】
【請求項１】
アナログ映像信号の周波数特性を補正する周波数補正手段と、
前記周波数補正手段で周波数補正されたアナログ映像信号をデジタルの映像データに変換するＡ／Ｄ変換手段と、
前記Ａ／Ｄ変換手段にサンプリングクロックを供給すると共に、このサンプリングクロックの位相を調整可能になされたクロック発生手段と、
前記Ａ／Ｄ変換された映像データにおける隣接する２つのドット波形のレベル差分値を求めるレベル差演算手段と、
サンプリングクロックの各位相に対する１画面内における前記レベル差分値の最大値を求める最大値検出手段と、
前記求められたレベル差分値の最大値から所定値を引いた閾値と前記レベル差演算手段で求めたレベル差分値とを比較し、レベル差分値が閾値より高いとき比較結果信号を出力する比較手段と、
前記比較結果信号をカウントするカウント手段と、
前記クロック発生手段を制御し、サンプリングクロックの位相を制御すると共に、前記カウンタのカウント値に応じて前記周波数補正手段の周波数特性を制御する制御手段とを設けたことを特徴とする映像信号処理装置。
【請求項２】
前記制御手段は、前記カウンタのカウント値が最大となるように前記周波数補正手段の周波数特性を制御することを特徴とする請求項１記載の映像信号処理装置。
【請求項３】
前記閾値が可変であることを特徴とする請求項１又は２記載の映像信号処理装置。
【請求項４】
前記クロック発生手段は、出力されるサンプリングクロックの位相を段階的に制御可能に構成されたＰＬＬ回路であることを特徴とする請求項１、２又は３記載の映像信号処理装置。
【請求項５】
前記Ａ／Ｄ変換器から得られる映像データを処理する信号処理手段と、処理された映像データを表示する表示手段とを設けたことを特徴とする請求項１〜４の何れか１項に記載の映像信号処理装置。
【請求項６】
アナログ映像信号をサンプリングクロックによりＡ／Ｄ変換しデジタルの映像データに変換する際に、サンプリングクロックの位相を制御する映像信号処理方法において、
前記Ａ／Ｄ変換された映像データにおける隣接する２つのドット波形のレベル差分値を求めると共に、前記サンプリングクロックの各位相に対する１画面内における前記レベル差分値の最大値を求め、この最大値から所定値を引いた値を閾値として前記レベル差分値と比較し、レベル差分値が閾値より高い回数に応じて前記アナログ映像信号の周波数特性を制御することを特徴とする映像信号処理方法。
【請求項７】
前記回数が最大となるように前記周波数特性を制御することを特徴とする請求項６記載の映像信号処理方法。
【請求項８】
前記閾値が可変であることを特徴とする請求項６又は７記載の映像信号処理方法。
【請求項９】
前記サンプリングクロックの位相は段階的に制御可能であることを特徴とする請求項６、７又は８記載の映像信号処理方法。
【請求項１０】
前記映像データを処理して表示手段で表示することを特徴とする請求項６〜９の何れか１項に記載の映像信号処理方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、アナログ映像信号をＡ／Ｄ変換処理して表示装置で表示する場合等に用いて好適な映像信号処理装置及び方法に関するものである。
【０００２】
【従来の技術】
従来、アナログ映像信号をＬＣＤ（液晶）パネル等のデジタル表示素子で表示する場合は、アナログ映像信号をＡ／Ｄ変換器でデジタルの映像データに変換する必要がある。その場合、Ａ／Ｄ変換器に供給するサンプリングクロックを元の映像信号の水平同期信号に同期したＰＬＬ回路で生成することがあるが、ＰＬＬ回路が有するジッタや、水平同期信号や映像信号が有するジッタにより、サンプリングクロックが変動すると、画面にノイズが現れることがある。
【０００３】
この問題を解決するために、従来より、サンプリングクロックの位相をずらせるようにして、ノイズが最も少ない位相となるように調整する方法がある。
図５は上記の方法を用いた従来の映像信号処理装置の構成を示すブロック図である。
図５において、Ａ／Ｄ変換器１には、アナログ映像信号（ビデオ信号）が入力される。この映像信号は、例えば解像度が１２８０＊１０２４、水平周波数が８０ＫＨｚ、垂直周波数が７５Ｈｚ、サンプリングレートが１３５ＭＨz である。Ａ／Ｄ変換器１にはＰＬＬ回路２から１３５ＭＨz のサンプリングクロックＳＣＫが供給される。Ａ／Ｄ変換器１で変換されたデジタルの映像データは、信号処理部８で処理された後、ＬＣＤパネル９に供給されて表示される。
【０００４】
ＰＬＬ回路２は、サンプリングクロックＳＣＫを出力するＶＣＯ（電圧制御発振器）３、サンプリングクロックＳＣＫを１／１６８８に分周する分周器４、その分周出力の位相を３２段階に遅延させる遅延回路群５、３２個の遅延出力の１つをＣＰＵ１０の制御により選択する切替器６、及び選択された分周出力と水平同期信号とを位相比較し、その位相差に応じてＶＣＯ３の発振周波数を制御する位相比較器７により構成されている。
【０００５】
上記構成によるＰＬＬ回路２によれば、ＣＰＵ１０により遅延回路群５からの３２個の遅延出力の１つを切替え選択することにより、ノイズの最も少ない遅延出力をサンプリングクロックＳＣＫとして用いることができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記サンプリングクロックの位相を調整する方法を用いても、元の映像波形に大きな歪みがある場合には、ノイズを充分に除去できないという問題があった。特に、ＰＣ（パソコン）から出力される映像信号は高周波成分が欠落していることがあり、１ドット波形（１画素波形）が矩形波とならず、三角波となる場合がある。このような、三角波をジッタ成分をもつサンプリングクロックでサンプリングすると、サンプリングデータに大きな輝度差が生じ、画面にノイズが現れやすくなるという問題があった。
【０００７】
本発明は上記の問題を解決するためになされたもので、サンプリングクロックの位相を調整するＡ／Ｄ変換方法において、映像波形に三角波のような大きな歪みがあっても、Ａ／Ｄ変換器のサンプリングクロックのジッタによるノイズを低減できるようにすることを目的としている。
【０００８】
【課題を解決するための手段】
上記の目的を達成するために、本発明による映像信号処理装置は、アナログ映像信号の周波数特性を補正する周波数補正手段と、前記周波数補正手段で周波数補正されたアナログ映像信号をデジタルの映像データに変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段にサンプリングクロックを供給すると共に、このサンプリングクロックの位相を調整可能になされたクロック発生手段と、前記Ａ／Ｄ変換された映像データにおける隣接する２つのドット波形のレベル差分値を求めるレベル差演算手段と、サンプリングクロックの各位相に対する１画面内における前記レベル差分値の最大値を求める最大値検出手段と、前記求められたレベル差分値の最大値から所定値を引いた閾値と前記レベル差演算手段で求めたレベル差分値とを比較し、レベル差分値が閾値より高いとき比較結果信号を出力する比較手段と、前記比較結果信号をカウントするカウント手段と、前記クロック発生手段を制御し、サンプリングクロックの位相を制御すると共に、前記カウンタのカウント値に応じて前記周波数補正手段の周波数特性を制御する制御手段とを設けたものである。
【０００９】
また、本発明による映像信号処理方法は、アナログ映像信号をサンプリングクロックによりＡ／Ｄ変換しデジタルの映像データに変換する際に、サンプリングクロックの位相を調整する映像信号処理方法において、前記Ａ／Ｄ変換された映像データにおける隣接する２つのドット波形のレベル差分値を求めると共に、前記サンプリングクロックの各位相に対する１画面内における前記レベル差分値の最大値を求め、この最大値から所定値を引いた値を閾値として前記レベル差分値と比較し、レベル差分値が閾値より高い回数に応じて前記アナログ映像信号の周波数特性を制御するようにしたものである。
【００１０】
【作用】
従って、本発明によれば、入力アナログ映像信号はＡ／Ｄ変換手段によりデジタルの映像データに変換され、その際、クロック発生手段から供給されるサンプリングクロックの位相が制御手段により例えば３２段階に制御される。レベル差演算手段は、Ａ／Ｄ変換された映像データにおける隣接する２つのドット波形のレベル差分値を求め、最大値検出手段は、サンプリングクロックの各位相に対する１画面内における前記レベル差分値の最大値を求める。比較手段は、この最大値から所定値を引いた閾値とレベル差演算手段で求めたレベル差分値とを比較し、レベル差分値が閾値より高いとき比較結果信号を出力する。カウント手段は、比較結果信号をカウントし、そのカウント値に応じて制御手段が周波数補正手段を制御することにより、入力アナログ映像信号の周波数特性を制御する。この結果、入力アナログ映像信号の波形が台形波に近い形に補正されて、サンプリングクロックにジッタがあってもサンプリングの裕度を大きくすることができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を図面と共に説明する。
まず、本実施の形態を原理的に説明する。
前述したように、高周波成分の欠落した三角波の１ドット波形をジッタを持つサンプリングクロックでＡ／Ｄ変換する場合、サンプリングデータに輝度差が生じるほど画面のノイズが増える。そこで、三角波に対して高周波成分を補償して台形波（あるいは矩形波）に近い形に変換すれば、その台形波の平らな部分の中央にサンプリング点がくるようにサンプリングクロックの位相を調整することにより、サンプリングクロックがジッタにより変動しても、サンプリングデータに輝度差が生じにくくなる。
従って、元の映像波形に対する高周波成分の補正の程度を適切に調整できるようにすることが必要であり、本実施の形態はその位相調整方法を提供するものである。
【００１２】
このために、まず、隣接する２つのドット波形のレベル差分値（輝度差分値）をとり、サンプリングクロックの各位相（２つのサンプル点間を例えば３２分割したときの各位相）について、１画面内におけるレベル差分値の最大値をとると、そのエンベロープは元のドット波形と相似形となる。次に、上記最大値からある値を引いた値を閾値として設定する。そして、閾値より高い部分におけるサンプリングクロックの個数（１／３２分割されたクロック位相の個数）をカウントし、そのカウント値に応じて周波数特性の補正量を調整する。例えばカウント値が少ないときは元の波形の高周波成分を持ち上げるように調整する。
【００１３】
図４について具体的に説明する。
図４は画面内のある１つのドットのみが白で、他のドットは全て黒であり、白のドットが三角波になっている場合について示している。図におけるａで示す１ドットの入力信号波形は三角波である。この三角波は、図示のように２５５の白レベルを有しており、画面の他の部分は全て０の黒レベルとなっている。
【００１４】
今、３２の位相のうちのある位相のサンプリングクロックにより、画面内がサンプリングされるものとする。このとき、隣接する白黒の２つのドットはそれぞれ○で示す点でサンプリングが行われ、その輝度差（レベル差分値）が求められる。画面内の他の部分もこの位相のサンプリングクロックによりサンプリングされ、その都度隣接するドットの輝度差が求められる。この動作を同一画面について３２のサンプリングクロックについてそれぞれ行い、同様にしてそれぞれ輝度差がとられる。この結果、サンプリングクロックの各位相について求められた輝度差は図４のｂに示すものとなる。さらに、各輝度差のうち最大値を求める。こうして求められた最大値のエンベロープは図４のｃに示すようになり、これは入力波形ａの相似形となっている。ｃは入力波形ａの立ち上がり部分と立ち下がり部分について山を有しており、最大値２５５、最小値１２８となっている。
【００１５】
次に、上記ｃにおける最大値から例えば５だけ低い値を閾値として設定する。そして、ｃにおける閾値以上に存在するサンプリングクロックの個数を調べると、３個となっている。
【００１６】
次に、入力波形である三角波に対して高周波成分を補償して、図２に示すように入力波形ａを台形波とする。そして、この台形波について上記三角波の場合と同一画面を用いて、同様にして３２のサンプリングクロックについて、輝度差を求め（図２ｂ）、さらに、各輝度差のうちの最大値を求めると、図２のｃのように入力波形ａと相似形が得られる。そこで、この相似形ｃの最大値から例えば５だけ低い値を閾値として設定すると、この閾値以上のサンプリングクロックの個数は１０個以上存在する。
【００１７】
閾値以上のサンプリングクロック個数は、図４の場合は３個であり、図２の場合は１０個以上であるので、サンプリングの裕度は図２の方が大きい。即ち、図４の場合は、このドットの真の値である２５５に近い値をサンプリングするにはこの３個のクロックの何れかでしかサンプリングできないが、図２の場合は、１０個以上のクロックのいずれかで２５５に近い値をサンプリングすることができる。
【００１８】
図３は三角波に対して高周波成分の補償を過度に行った場合、または入力信号の高調波成分のレベルが大きい場合を示すもので、図示のように高域が持ち上がり過ぎて台形波にオーバーシュートが発生している。このため、最大値から５を引いた閾値を超えるサンプリングクロックの個数は３個しかないことを示している。この場合は、後述するように低域補償してオーバーシュートを低減することにより、サンプリング裕度を大きくすることができる。
【００１９】
図１は上記の原理に基づく本発明の実施の形態による映像信号処理装置を示すブロック図であり、図５と対応する部分には同一番号を付して重複する説明は省略する。
図１において、１１は入力映像信号をＡ／Ｄ変換器１に入力する前に周波数特性を補正する周波数補正回路であり、ＨＰＦ（ハイパスフィルタ）やピーキング回路からなる高域補償回路１２とＬＰＦ（ローパスフィルタ）等からなる低域補償回路１３からなる。
【００２０】
高域補償回路１２は、コンデンサＣ１、Ｃ２、Ｃ３を含んで構成され、低域補償回路１３は、コンデンサＣ４、Ｃ５、Ｃ６を含んで構成され、これらのコンデンサに共通に切替えスイッチ１４、抵抗Ｒ１、Ｒ２、演算増幅器１５が図示のように接続されている。切替えスイッチ１４により各コンデンサの一つが選択されることにより、高域補償又は低域補償の周波数補正が段階的に行われるようになされている。
【００２１】
１６はＡ／Ｄ変換器１の出力である映像データをサンプリングクロックの１クロック分だけ遅延させる１クロック遅延回路である。１７はＡ／Ｄ変換出力の映像データと１クロック遅延回路１６で遅延された１クロック前の映像データとの差をとる減算器である。１８は減算器１７の差分出力の１画面（垂直期間）における最大値を求める１画面最大値検出回路である。１９は検出された１画面の最大値から例えば５を引いて閾値とする閾値設定回路である。２０は減算器１６の出力Ａと上記閾値Ａｍａｘ−５とを比較し、Ａ＞Ａｍａｘ−５のとき比較結果信号を出力する比較器である。２１は上記比較結果信号をカウントしてカウント値をＣＰＵ１０に与えるカウンタである。
【００２２】
次に動作について説明する。
図１において、入力アナログ映像信号は、周波数補正回路１１を通じてＡ／Ｄ変換器１でＰＬＬ回路２からのサンプリングクロックによりサンプリングされ、映像データに変換される。この映像データは減算器１７において、１クロック遅延回路１６で１クロック分だけ遅延された映像データと減算され、その差分出力Ａは比較器２０と１画面最大値検出回路１８に加えられる。１画面最大値検出回路１８は、減算器１７の差分出力の１画面における最大値を求める。閾値設定回路１９は上記最大値から５を引いて閾値Ａｍａｘ−５を設定する。比較器２０は、減算器１６の差分出力Ａと閾値Ａｍａｘ−５とを比較し、Ａ＞Ａｍａｘ−５のとき比較結果信号を出力する。カウンタ２１は、比較結果信号をカウントしてカウント値をＣＰＵ１０に与える。
【００２３】
ＣＰＵ１０は、切替器６を切替えてサンプリングクロック位相を制御すると共に、上記カウント値に基づいて周波数補正回路１１の切替えスイッチ１４を切替え制御することにより、入力映像信号の周波数特性を制御する。その場合、カウント値が最大となるように切替えスイッチ１４を切替える。例えば入力波形が図４のように三角波の場合には、カウント値が最大となるようにコンデンサＣ１、Ｃ２、Ｃ３の何れか１つが選択されて高域補償が行われる。また、図３のように台形波にオーバーシュートが生じた波形が入力された場合には、カウント値が最大となるようにコンデンサＣ４、Ｃ５、Ｃ６のうちの何れか１つが選択されて低域補償が行われる。
【００２４】
尚、本実施の形態においては、閾値設定回路１９において、レベル差分値の最大値から５を引いた値を閾値としているが、この引く値を可変とすることにより、さらに適切な閾値を設定できるようにしてもよい。
【００２５】
【発明の効果】
以上説明したように本発明によれば、映像信号をＡ／Ｄ変換する場合に、サンプリングクロックの位相を調整することにより、サンプリングクロックのジッタによるノイズを軽減する場合において、三角波やオーバーシュートがある台形波のような大きな波形歪みのある入力波形であっても、適切に補正してサンプリング裕度を大きくすることができ、ジッタによるノイズを確実に低減することができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態による映像信号処理装置を示す回路構成図である。
【図２】  入力波形を高域補償して台形波にした場合におけるサンプリングの様子を示す特性図である。
【図３】  台形波にオーバーシュートが生じた場合におけるサンプリングの様子を示す特性図である。
【図４】  入力波形が三角波の場合におけるサンプリングの様子を示す特性図である。
【図５】  従来のサンプリングクロックの位相を調整するようにした映像信号処理装置を示す回路構成図である。
【符号の説明】
１  Ａ／Ｄ変換器
２  ＰＬＬ回路
３  ＶＣＯ
４  分周器
５  遅延回路群
６  切替器
７  位相比較器
８  信号処理部
９  ＬＣＤパネル
１０  ＣＰＵ
１１  周波数補正回路
１２  高域補償回路
１３  低域補償回路
１４  切替えスイッチ
１５  演算増幅器
Ｒ１、Ｒ２  抵抗
Ｃ１〜Ｃ６  コンデンサ
１６  １クロック遅延回路
１７  減算器
１８  １画面最大値検出回路
１９  閾値設定回路
２０  比較器
２１  カウンタ
【図１】
0003751251.tif 000002
【図２】
0003751251.tif 000003
【図３】
0003751251.tif 000004
【図４】
0003751251.tif 000005
【図５】
0003751251.tif 000006