(57)【特許請求の範囲】
【請求項１】
モデムバッファメモリを有するファックスモデムと、 ＤＭＡ転送制御手段と、復号用メモリとを備えたファクシミリ装置において、
受信データが上記モデムバッファメモリに格納されて満杯となったとき上記ＤＭＡ転送制御手段により上記格納されたデータを復号用メモリにＤＭＡ転送した後、同一通信内の、次のフレームのデータの処理に移行し又は回線開放する一方、当該同一通信内の、次のフレームのデータが、所定の期間上記モデムバッファメモリに書込まれないとき、上記モデムバッファメモリにおける未格納のデータ領域に強制的にダミーデータを上記モデムバッファメモリが満杯となるように書き込むことにより、上記モデムバッファメモリに格納されたデータを上記ＤＭＡ転送制御手段により復号用メモリにＤＭＡ転送した後、当該同一通信内の、次のフレームのデータの処理に移行し又は回線開放するように制御する主制御手段を備え、
上記所定の期間は、上記ファックスモデムの通信速度と、上記モデムバッファメモリの記憶容量とに基づいて、上記ファックスモデムの通信速度が遅くなるにつれて当該所定の期間が長くなり、かつ上記ファクシミリ装置の通信時において上記ファクシミリ装置が受信データを上記モデムバッファメモリに格納するときに所定のデータ量以上のマージンをとることができるように設定されたことを特徴とするファクシミリ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ファクシミリ装置に関する。
【０００２】
【従来の技術】
例えば、従来例のファクシミリ装置において、ファックスモデム内の受信バッファメモリと、ＣＰＵなどのホスト制御回路のデータメモリとの間で画像データを高速で転送するために、ＤＭＡ転送が用いられている。一方、通信回線を接続してデータを受信するファクシミリ装置においては、受信データの終了の検出は、画像データ信号の終了を示すＲＴＮ信号や、デコード処理できないラインが数十ラインあると、データ終了であると判断して次の処理を実行している。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記ファックスモデム内の受信バッファメモリに格納されたデータを、所定の容量毎のデータ毎に、データメモリにＤＭＡ転送で転送して、受信データの終了の検出を行う場合、上記ファックスモデムは、例えばキャリア断により、相手方のファクシミリ装置から送信される画像データを検出しないとき、画像データを出力しないので、受信バッファメモリに画像データが溜まらず、ＤＭＡ転送をいつまでも実行できず、回線切断などの次の処理に移行することができないという問題点があった。
【０００４】
本発明の目的は以上の問題点を解決し、ファックスモデムにデータが書き込まれないときでも、同一通信内の、次のフレームのデータの処理を実行することができるファクシミリ装置を提供することにある。
【０００５】
本発明に係るファクシミリ装置は、モデムバッファメモリを有するファックスモデムと、ＤＭＡ転送制御手段と、復号用メモリとを備えたファクシミリ装置において、
受信データが上記モデムバッファメモリに格納されて満杯となったとき上記ＤＭＡ転送制御手段により上記格納されたデータを復号用メモリにＤＭＡ転送した後、同一通信内の、次のフレームのデータの処理に移行し又は回線開放する一方、当該同一通信内の、次のフレームのデータが、所定の期間上記モデムバッファメモリに書込まれないとき、上記モデムバッファメモリにおける未格納のデータ領域に強制的にダミーデータを上記モデムバッファメモリが満杯となるように書き込むことにより、上記モデムバッファメモリに格納されたデータを上記ＤＭＡ転送制御手段により復号用メモリにＤＭＡ転送した後、当該同一通信内の、次のフレームのデータの処理に移行し又は回線開放するように制御する主制御手段を備え、
上記所定の期間は、上記ファックスモデムの通信速度と、上記モデムバッファメモリの記憶容量とに基づいて、上記ファックスモデムの通信速度が遅くなるにつれて当該所定の期間が長くなり、かつ上記ファクシミリ装置の通信時において上記ファクシミリ装置が受信データを上記モデムバッファメモリに格納するときに所定のデータ量以上のマージンをとることができるように設定されたことを特徴とする。
【０００８】
【発明の実施の形態】
以下、図面を参照して本発明に係る実施形態について説明する。
【０００９】
図１は、本発明に係る一実施形態であるファクシミリ装置１００の構成を示すブロック図である。この実施形態のファクシミリ装置１００において、ＣＰＵ１は、ファックスモデム１０により受信されたデータがファックスモデム１０内のモデムバッファメモリ１０ａに格納されて満杯となったとき、ＣＰＵ１内のダイレクト・メモリ・アクセス・コントローラ（以下、ＤＭＡＣという。）２０により上記格納されたデータを画像データの復号処理用メモリであるＳＲＡＭ９にＤＭＡ転送し、受信データが、タイマー値テーブル７ａで示される所定の期間モデムバッファメモリ１０ａに書込まれないとき、強制的にダミーデータをモデムバッファメモリ１０ａに満杯となるように書き込むように制御することを特徴としている。ここで、タイマー値テーブル７ａ内のタイマー値は、詳細後述するように、ファックスモデム１０の通信速度と、モデムバッファメモリ１０ａの記憶容量から予め決定されている。
【００１０】
まず、図１のファクシミリ装置１００の構成及び動作について説明する。図１において、ファクシミリ装置１００は、従来のＧ３方式等のファクシミリ通信機能を備えている。ＣＰＵ１は、ファックスモデム１０内のモデムバッファメモリ１０ａから、画像データ復号用の画像メモリであるＳＲＡＭ９への画像データのＤＭＡ転送を制御するＤＭＡＣ２０を内蔵し、バス１３を介して以下のハードウェア各部と接続されていてそれらを制御するほか、後述する種々のソフトウェアの機能を実行する。スキャナ２は、ＣＣＤ等を利用した画像読取部で原稿を読み取り、白黒２値に変換したビットマップの画像データをＳＲＡＭ９に出力して格納する。プリンタ３は電子写真方式等の画像記録部であり、他のファクシミリ装置からファクシミリ通信により受信した画像データをハードコピーとして記録紙にプリントアウトして記録する。表示部４は、液晶表示装置（ＬＣＤ）又はＣＲＴディスプレイ等の表示装置であり、当該ファクシミリ装置１００の動作状態を表示したり、送信すべき原稿のイメージデータ、及び受信したイメージデータの表示を行う。
【００１１】
操作部５は、当該ファクシミリ装置１００を操作するために必要な文字キー、ダイヤル用テンキー、短縮ダイヤルキー、ワンタッチダイヤルキー、及び各種のファンクションキー等を備える。なお、上述の表示部４をタッチパネル方式とすることにより、この操作部５の各種キーのうちの一部又は全部を代用するように構成してもよい。
【００１２】
ＲＯＭ６は、当該ファクシミリ装置１００の動作に必要であってＣＰＵ１によって実行される種々のソフトウェアのプログラムを予め格納する。ＲＡＭ７は、ＳＲＡＭ又はフラッシュメモリ等で構成され、ＣＰＵ１のワーキングエリアとして使用されてプログラムの実行時に発生する一時的なデータを記憶するほか、後述するタイマー値テーブル７ａを格納する。なお、ＲＡＭ７としてフラッシュメモリを使用した場合には、停電、装置の移動等のために電源が遮断された場合にもそのデータの内容が失われない。ＤＲＡＭ８はページメモリであり、スキャナ２で読み取ったビットマップの画像データを格納するとともに、受信され復号化された後のビットマップの画像データを格納する。また、ＳＲＡＭ９は符号化された画像データを格納する画像メモリであり、その動作はＣＰＵ１内のＤＭＡＣ２０によって制御される。ここで、画像データの送信時は、送信すべき符号化された画像データがＳＲＡＭ９からファックスモデム１０内のモデムバッファメモリ１０ａにＤＭＡ転送されて相手方のファクシミリ装置に対して送信される一方、画像データの受信時は、受信された符号化された画像データがファックスモデム１０内のモデムバッファメモリ１０ａからＳＲＡＭ９にＤＭＡ転送される。
【００１３】
ファックスモデム１０は、公衆電話回線Ｌに接続され、通常のファクシミリ通信用のファックスモデムの機能を有するモデムであり、ＦＳＫ信号として受信される発信電話番号情報のデータを復調してＣＰＵ１に出力する。ＮＣＵ（ネットワーク制御回路：Network Control Unit）１１はアナログの公衆電話回線Ｌの直流ループなどの閉結及び開放の動作を行いかつ自動ダイヤル機能を有するハードウェア回路であり、必要に応じてファックスモデム１０を公衆電話回線Ｌに接続する。ここで、ＮＣＵ１１は、発信電話番号通知サービスにおけるＩＤ受信端末起動信号、通常の電話呼出信号の検出を行うとともに、必要に応じて発信電話番号通知サービスにおける１次応答信号及び２次応答信号を発信することができる。なお、ＮＣＵ１１を所定のターミナルアダプタ及びＤＳＵ（加入者線終端装置：Digital Service Unit）を介して、ベースバンド伝送方式のデジタル回線（例えば、ＩＳＤＮ回線）に接続するようにしてもよい。
【００１４】
以上のように構成された本実施形態のファクシミリ装置１００は、通常のＧ３方式等のファクシミリ通信機能を有している。ファクシミリ通信機能において、スキャナ２により読み取られたビットマップの画像データは一旦ＤＲＡＭ８に格納された後、ファクシミリ通信の規格で定められているＭＨ，ＭＲ，ＭＭＲ等の符号化方式に従ってソフトウェアにより符号化されてＳＲＡＭ９に格納され、次いで、当該画像データがＳＲＡＭ９からファックスモデム１０内のモデムバッファメモリ１０ａにＤＭＡ転送されて相手方のファクシミリ装置に対して送信される。一方、逆に相手先のファクシミリ装置から受信した符号化データは、ファックスモデム１０内のモデムバッファメモリ１０ａからＳＲＡＭ９にＤＭＡ転送された後、ソフトウェアによりビットマップの画像データに復号化されて一旦ＤＲＡＭ８に格納され、次いで、画像記録部３からハードコピーとして記録紙にプリントされて出力される。
【００１５】
なお、タイマー回路１２は、本実施形態に係る画像データ受信処理で用いるものであり、タイマー回路１２にタイマー値が設定された後、タイマー回路１２はこれ以降タイマー値である計時値をデクリメントし、上記設定されたタイマー値だけ経過したときに、当該タイマー回路１２はタイムアップする。また、ファックスモデム１０内のモデムバッファメモリ１０ａは例えば２５６バイトの記憶容量を有するＦＩＦＯメモリである。ＲＡＭ７内のタイマー値テーブル７ａの一例を次の表に示す。
【００１６】
【表１】
0003738670.tif 000002
【００１７】
この実施形態におけるファクシミリ通信では、フレームサイズは２５６バイト又は６４バイトであり、８バイト以上マージンをとる必要があるために、表１のように設定している。
【００１８】
図２は、図１のＣＰＵ１によって実行される画像データ受信処理を示すフローチャートである。図２において、まず、ステップＳ１においてモデムバッファメモリ１０ａのライトポインタを所定の初期値に初期化し、ステップＳ２において、通信速度に基づいてタイマー値テーブル７ａを参照してタイマー値を決定してそれをタイマー回路１２に設定する。タイマー回路１２はこれ以降タイマー値である計時値をデクリメントする。
【００１９】
そして、ステップＳ３において２５６バイトの画像データを受信したか否かが判断され、ＹＥＳのときはステップＳ６に進む一方、ＮＯのときはステップＳ４に進む。ステップＳ４では、上記タイマー回路１２がタイムアップしたか否かが判断され、ＮＯのときはステップＳ３に戻る一方、ＹＥＳのときはステップＳ５に進む。ステップＳ５では、モデムバッファメモリ１０ａにおいて２５６バイトに満たない部分に０ｘＦＦ（１６進数表示のＦＦ）のデータを充填して埋め、ステップＳ６においてモデムバッファメモリ１０ａのライトポインタを更新する。そして、ステップＳ７において画像データのデコード処理を実行する。このデコード処理では、ＳＲＡＭ９に格納された符号化画像データを、復号化してＤＲＡＭ８に展開する。さらに、ステップＳ８では、ＲＴＣ信号（制御復帰信号）を受信したか否かが判断され、ＹＥＳのときはステップＳ１２に進み、回線開放して当該画像データ受信処理を終了する。一方、ステップＳ８でＮＯのときはステップＳ９に進み、デコード処理時にエラーが発生したか否かが判断され、ＹＥＳのときはステップＳ１０に進む一方、ＮＯのときはステップＳ２に戻る。エラーが発生したときは（ステップＳ９でＹＥＳ）、ステップＳ１０でエラーラインを所定の公知の方法により加算し、ステップＳ１１でエラーラインでキャリアが断であるか否かが判断される。ＹＥＳのときはステップＳ１２に進む一方、ＮＯのときはステップＳ２に戻る。ステップＳ１２では回線開放して当該画像データ受信処理を終了する。
【００２０】
以上説明したように、本実施形態によれば、ＣＰＵ１は、ファックスモデム１０により受信されたデータがファックスモデム１０内のモデムバッファメモリ１０ａに格納されて満杯となったとき、ＣＰＵ１内のＤＭＡＣ２０により上記格納されたデータを画像データの復号処理用メモリであるＳＲＡＭ９にＤＭＡ転送し、受信データが、タイマー値テーブル７ａで示される所定の期間モデムバッファメモリ１０ａに書込まれないとき、強制的にダミーデータをモデムバッファメモリ１０ａに満杯となるように書き込むように制御する。従って、ファックスモデム１０がデータを書き込まない場合でも、例えば回線切断などの次の処理に移行でき、エラー処理を確実に実行できる。
【００２１】
また、タイマー値テーブル７ａ内のタイマー値は、ファックスモデム１０の通信速度と、モデムバッファメモリ１０ａの記憶容量から予め決定されている。従って、最小の必要な時間でモデムバッファメモリ１０ａに書き込まれないことを検出することができ、すぐにエラー処理を実行できる。
【００２２】
＜変形例＞
以上の実施形態においては、ファクシミリ装置１００の例について述べているが、本発明はこれに限らず、公衆電話網又は公衆デジタル回線網などの公衆網に接続された、例えば電話機、データ通信装置などを含む通信端末装置や、パーソナルコンピュータなどの制御装置に適用することができる。
【００２３】
以上の実施形態においては、ＣＰＵ１は、ファックスモデム１０により受信されたデータがモデムバッファメモリ１０ａに格納されて満杯となったとき、ＤＭＡＣ２０により上記格納されたデータを画像データの復号処理用メモリであるＳＲＡＭ９にＤＭＡ転送し、受信データが、タイマー値テーブル７ａで示される所定の期間モデムバッファメモリ１０ａに書込まれないとき、強制的にダミーデータをモデムバッファメモリ１０ａに満杯となるように書き込むように制御しているが、本発明はこれに限らず、受信されたデータが受信バッファメモリに所定量だけ格納されたとき上記格納されたデータを復号用メモリに転送し、受信データが所定の期間上記受信バッファメモリに書込まれないとき、強制的にダミーデータを上記受信バッファメモリに書き込むように制御してもよい。
【００２４】
【発明の効果】
以上詳述したように本発明に係るファクシミリ装置によれば、モデムバッファメモリを有するファックスモデムと、ＤＭＡ転送制御手段と、復号用メモリとを備えたファクシミリ装置において、受信データが上記モデムバッファメモリに格納されて満杯となったとき上記ＤＭＡ転送制御手段により上記格納されたデータを復号用メモリにＤＭＡ転送した後、同一通信内の、次のフレームのデータの処理に移行し又は回線開放する一方、当該同一通信内の、次のフレームのデータが、所定の期間上記モデムバッファメモリに書込まれないとき、上記モデムバッファメモリにおける未格納のデータ領域に強制的にダミーデータを上記モデムバッファメモリが満杯となるように書き込むことにより、上記モデムバッファメモリに格納されたデータを上記ＤＭＡ転送制御手段により復号用メモリにＤＭＡ転送した後、当該同一通信内の、次のフレームのデータの処理に移行し又は回線開放するように制御する主制御手段を備え、上記所定の期間は、上記ファックスモデムの通信速度と、上記モデムバッファメモリの記憶容量とに基づいて、上記ファックスモデムの通信速度が遅くなるにつれて当該所定の期間が長くなり、かつ上記ファクシミリ装置の通信時において上記ファクシミリ装置が受信データを上記モデムバッファメモリに格納するときに所定のデータ量以上のマージンをとることができるように設定される。従って、ファックスモデムがデータを書き込まない場合でも、例えば回線切断などの次の処理に移行でき、エラー処理を確実に実行できる。特に、最小の時間でモデムバッファメモリに書き込まれないことを検出することができ、すぐに、同一通信内の、次のフレームのデータの処理を実行することができる。
【図面の簡単な説明】
【図１】  本発明に係る一実施形態であるファクシミリ装置１００の構成を示すブロック図である。
【図２】  図１のＣＰＵ１によって実行される画像データ受信処理を示すフローチャートである。
【符号の説明】
１…ＣＰＵ、
６…ＲＯＭ、
７…ＲＡＭ、
７ａ…タイマー値テーブル、
８…ＤＲＡＭ、
９…ＳＲＡＭ、
１０…ファックスモデム、
１０ａ…モデムバッファメモリ、
１１…ＮＣＵ、
１２…タイマー回路、
１３…バス、
２０…ダイレクト・メモリ・アクセス・コントローラ（ＤＭＡＣ）、
１００…ファクシミリ装置、
Ｌ…公衆電話回線。
【図１】
0003738670.tif 000003
【図２】
0003738670.tif 000004