(57)【特許請求の範囲】
【請求項１】
一方の線路端が入力ポートで他方の線路端が開放端である入力側第１線路と、上記入力側第１線路の両側に夫々配置された入力側第２線路,入力側第３線路とを有する第１結合伝送線路系と、
一方の線路端が出力ポートで他方の線路端が開放端である出力側第１線路と、上記出力側第１線路に両側に夫々配置された出力側第２線路,出力側第３線路とを有する第２結合伝送線路系とを備えた高周波フィルタ回路であって、
上記入力側第２線路は、上記入力側第１線路の開放端側と同じ側の線路端が開放端であり、上記入力側第３線路は、上記入力側第１線路の入力ポート側と同じ側の線路端が開放端であり、上記出力側第２線路は、上記出力側第１線路の開放端側と同じ側の線路端が開放端であり、上記出力側第３線路は、上記出力側第１線路の出力ポート側と同じ側の線路端が開放端であると共に、
上記第１結合伝送線路系の入力側第２線路の入力ポート側の線路端と、上記第２結合伝送線路系の出力側第３線路の出力ポート側と反対の側の線路端とを結線する一方、上記第２結合伝送線路系の出力側第２線路の出力ポート側の線路端と、上記第１結合伝送線路系の入力側第３線路の入力ポート側と反対の側の線路端とを結線することを特徴とする高周波フィルタ回路。
【請求項２】
請求項１に記載の高周波フィルタ回路を、イメージ除去フィルタとして他の回路と共にＭＭＩＣ上に一体形成したことを特徴とする高周波通信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、特にミリ波帯等の高周波帯で用いられ、マイクロストリップ線路やコプレーナ線路等の高周波伝送線路を用いた高周波フィルタ回路および高周波通信装置に関する。
【０００２】
【従来の技術】
従来、高周波フィルタ回路としては、図１６に示す分布定数回路として扱われる高周波フィルタ回路がある。この高周波フィルタ回路は、図１６に示すように、分布定数の基になる高周波伝送線路としてマイクロストリップ線路を用いている。図１６において、８５はセラミック等の誘電体基板、８６は上記誘電体基板８５の裏面のＧＮＤパターン、８１は上記誘電体基板８５上に設けられた一端が入力ポートの入力線路、８２は上記誘電体基板８５上に設けられた一端が出力ポートの出力線路、８４a,８４bはλ／２共振器である。このλ／２共振器８４a,８４bは、長さがフィルタの中心周波数での波長λに対して概略λ／２の寸法に設計されたマイクロストリップ線路であり、その両端は開放端となっている。また、８７aは一端が入力ポートの入力線路８１とλ／２共振器８４aとの間に設けられたギャップであり、８７bは一端が出力ポートの出力線路８２とλ／２共振器８４bとの間に設けられたギャップであり、８８はλ／２共振器８４aとλ／２共振器８４bとの間に設けられたギャップである。
【０００３】
このような高周波フィルタ回路は、一層の印刷配線だけでフィルタ回路が形成でき、製造性,コスト面に優れることから、５〜３０ＧＨz程度の周波数帯で多用されている。さらに、近年では、３０〜６０ＧＨzのミリ波帯においても使用されるようになっている。
【０００４】
図１７は、図１６に示す高周波フィルタ回路の等価回路であり、図１７において、Ｃ５１,Ｃ５２,Ｃ５３はキャパシタ、Ｌ５１はインダクタである。この高周波フィルタ回路のフィルタ特性は、一般的に図１８,図１９のようになることが知られている。図１８,図１９において、Ｓ１１は反射係数を表すパラメータであり、Ｓ２１は透過係数を表すパラメータである。図１８は広帯域のグラフであり、図１９は通過帯域と減衰帯域を含む部分を拡大したグラフである。このときのキャパシタＣ５１は０.０３６６１ｐＦ、キャパシタＣ５２は０.０５２７０ｐＦ、キャパシタＣ５３は０.０２８８４ｐＦ、インダクタＬ５１,Ｌ５２は０.０１６９９ｎＨである。なお、図１９では、後述するこの発明の高周波フィルタ回路のグラフと比較するために、フィルタの通過帯域は６０〜６２ＧＨzとし、５５〜５７ＧＨzに設定した不要波帯域(ミキサに起因するイメージ帯域)を除去する用途を想定した場合について、要求されるフィルタ仕様の通過帯域と減衰帯域(不要波帯域)を斜線で示している。
【０００５】
以下、本明細書では、幾つかのグラフを載せているが、説明の都合上やむえず、集中定数等価回路によるシミュレーション結果と、分布定数等価回路によるシミュレーション結果と、実際に実験を行った測定結果の３種類のグラフが混在している。中でも図１８,図１９や図１０のような集中定数を中心としたシミュレーション結果は、回路の動作原理を明確にするためのものであり、回路素子の損失までは考慮していないため、挿入損失が過小に計算されている。図１６の従来の高周波フィルタ回路は、帯域幅や減衰量によっても変わるが、一般的には比較的周波数が低いマイクロ波帯の最小挿入損失でさえ２〜３ｄＢ程度になる。
【０００６】
【発明が解決しようとする課題】
ところで、上記高周波フィルタ回路では、特にミリ波帯のような超高周波帯で用いる場合、フィルタ特性における急峻度が低いという第１の問題がある。一般的に、ミリ波帯のフィルタ回路に要求される仕様における最大の特徴は、その急峻度にある。例えば、６０ＧＨz帯の無線通信機を例に説明する。６０ＧＨz帯の無線通信機とは言っても、ＩＦ回路における信号処理は、１〜２ＧＨz程度の低い周波数帯で行われているのが普通である。その後に、例えば５９ＧＨzのローカル信号とミキシングすることで、最終的に６０〜６１ＧＨzのミリ波帯にアップコンバートされる。このような無線通信機において、イメージ除去をミリ波帯フィルタで行う場合に要求されるフィルタ仕様を考えてみる。上記６０〜６１ＧＨzのミリ波帯にアップコンバートしたとき、イメージ帯は５７〜５８ＧＨzに位置することになる。すなわち、６０ＧＨzの通過帯域から僅か２ＧＨzだけしか離れていない５８ＧＨzが阻止域になり、その周波数間隔は、比帯域で言うならば２÷６０＝３.３％程度しか離れていないことになる。したがって、フィルタ仕様として、僅か３％程度の比帯域の間に最低１５ｄＢ程度は信号を減衰させる極めて高い急峻度が要求される。
【０００７】
しかしながら、図１６の従来の高周波フィルタ回路の場合、図１８,図１９のグラフから明らかなように、なだらかに裾野を引くようなバンドパス特性しか実現できず、高い急峻度を得ることができない。このようなフィルタ回路の場合、急峻度を高めるには回路の段数を増やす、すなわちλ／２共振器の数を増やす方法が知られている。しかし、このような方法では、実際には通過帯域の近傍では急峻度の改善度が低い上に、以下に説明する第２,第３の問題が増大してしまうという悪影響があり、現実的でない。
【０００８】
上記高周波フィルタ回路の第２の問題として、挿入損失が大きいという問題がある。一般的にミリ波帯のような超高周波帯では、回路の寄生損失が急増することが知られている。特に、図１６に示す高周波フィルタ回路の場合、この寄生損失が顕著になることが、その構造より容易に推測できる。上記入力線路８１の入力ポートより入った電気信号は、ギャップ８７a,λ／２共振器８４a,ギャップ８８,λ／２共振器８４bおよびギャップ８７bという長い経路を直列に経た後に、ようやく出力線路８２の出力ポートに現れる。この間に、各ギャップ８７a,８８,８７bと各共振器８４a,８４bにおいて、導体損,放射損および誘電体損が発生して加算される。すなわち、直列の信号経路が長過ぎるという構造自体に、損失増加が避けられない原因がある。
【０００９】
さらに、上記高周波フィルタ回路の第３の問題として、回路面積が大きいという問題がある。ミリ波帯のような超高周波帯では、複数の回路をＭＭＩＣ(Monolithic Microwave Integrated Circuit:モノリシック・マイクロ波・集積回路)上に１チップ化することで、部品数や回路間の接続個所を削減することが、電気的性能の改善および製造コストの改善の両面において、極めて有効な手法であることが知られている。このことは、高周波フィルタ回路についても同様であり、前後に接続されるアンプ回路やミキサ回路と一体化して、ＭＭＩＣ上に１チップ化したいというニーズが強い。一方で、ＭＭＩＣのチップコストを低減するために、回路の面積を小さくする必要がある。図１６に示す高周波フィルタ回路の場合、入力線路８１、λ／２共振器８４a、λ／２共振器８４b、出力線路８２が直列に連続した構造であるために、特に図１６中のＡ方向において寸法が非常に長くなってしまうという欠点がある。たとえ波長λが短いミリ波帯とはいえども、例えば６０ＧＨz帯でのλ／２寸法は１ｍｍ近くになるのが普通であり、一般的に１〜２ｍｍ□程度のサイズが多いミリ波帯ＭＭＩＣの寸法から見れば、図１６の寸法Ａは許容できないほど大きな寸法になってしまう。
【００１０】
また、従来の高周波通信装置としては、図２０に示すミリ波帯通信機がある。このミリ波帯通信機は、図２０に示すように、ＴＶ信号が夫々入力される２つのミキサ９１,９２と、上記２つのミキサ９１,９２にローカル信号を夫々供給するローカル発振器９３と、上記２つのミキサ９１,９２から出力された信号を増幅するアンプリファイアー(以下、アンプという)９４と、上記アンプ９４の出力が接続されたアンテナ９５とを備えている。上記２つのミキサ９１,９２でバランス型ミキサ９０を構成している。
【００１１】
図２０に示すミリ波帯通信機のイメージ除去の目的では、フィルタではなく、バランス型のイメージ除去ミキサが使用されることが多かった。その理由は、ミリ波帯では、急峻度のよいフィルタを得ることが困難であったためである。しかし、バランス型のイメージ除去ミキサには一般的に帯域幅が狭いという欠点があり、バランス型のイメージ除去ミキサだけで２〜３ＧＨzもの帯域幅を有するＴＶ信号伝送システム(文献「K. Hamaguchi et al., "A Wireless Video Home-Link Using ６０ＧＨz Band: A Concept of Developed System", Proc. of EuMC, vol.1, pp.293-296, 2000」参照)の要求に応えるのは困難であった。また、バランス型のイメージ除去ミキサを用いた場合には、バランス型でない通常のミキサ回路と比べてチップ面積が２倍以上に大型化するのが普通であり、そのため、チップ単価の上昇を招いたり、これ以上は他の回路(アンプ回路等)を同一チップ上に集積化するのが困難であるという問題がある。
【００１２】
さらに、従来の他の高周波通信装置としては、図２１に示すミリ波帯通信機がある。このミリ波帯通信機は、図２１に示すように、ＴＶ信号が入力されるミキサ１０１と、上記ミキサ１０１にローカル信号を供給するローカル発振器１０２と、上記ミキサ１０１から出力された信号のイメージ除去を行うフィルタ１０３と、上記フィルタ１０３から出力された信号を増幅するアンプ１０４と、上記アンプ１０４の出力が接続されたアンテナ１０５とを備えている。
【００１３】
図２１に示すミリ波帯通信機のイメージ除去の目的では、ミリ波帯でも高性能が得られるフィルタ１０３として、導波管フィルタが使われることも多かった。しかし、この場合、導波管とＭＭＩＣとの間の電気的接続が困難であることや、導波管フィルタ自体が高価でかつ大型で重いという欠点があった。
【００１４】
そこで、この発明の目的は、高い急峻度と低い挿入損失の良好なフィルタ特性が得られると共に、製造が容易にでき、ＭＭＩＣ化に適した小型軽量で低コストな高周波フィルタ回路および高周波通信装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するため、第１の発明の高周波フィルタ回路は、一方の線路端が入力ポートで他方の線路端が開放端である入力側第１線路と、上記入力側第１線路の両側に夫々配置された入力側第２線路,入力側第３線路とを有する第１結合伝送線路系と、一方の線路端が出力ポートで他方の線路端が開放端である出力側第１線路と、上記出力側第１線路に両側に夫々配置された出力側第２線路,出力側第３線路とを有する第２結合伝送線路系とを備えた高周波フィルタ回路であって、上記入力側第２線路は、上記入力側第１線路の開放端側と同じ側の線路端が開放端であり、上記入力側第３線路は、上記入力側第１線路の入力ポート側と同じ側の線路端が開放端であり、上記出力側第２線路は、上記出力側第１線路の開放端側と同じ側の線路端が開放端であり、上記出力側第３線路は、上記出力側第１線路の出力ポート側と同じ側の線路端が開放端であると共に、上記第１結合伝送線路系の入力側第２線路の入力ポート側の線路端と、上記第２結合伝送線路系の出力側第３線路の出力ポート側と反対の側の線路端とを結線する一方、上記第２結合伝送線路系の出力側第２線路の出力ポート側の線路端と、上記第１結合伝送線路系の入力側第３線路の入力ポート側と反対の側の線路端とを結線することを特徴としている。
【００１６】
上記構成の高周波フィルタ回路によれば、上記第１結合伝送線路系の入力側第２線路の入力ポート側の線路端と上記第２結合伝送線路系の出力側第３線路の出力ポート側と反対の側の線路端とを結線した部分、および、上記第２結合伝送線路系の出力側第２線路の出力ポート側の線路端と第１結合伝送線路系の入力側第３線路の入力ポート側と反対の側の線路端とを結線した部分は、λ／２共振器として作用する。そうして、このλ／２共振器が共振を起こす周波数帯がフィルタの通過帯域となると共に、その通過帯域の両側近傍に減衰極を有する急峻なバンドパス特性が得られる。このように、２つのλ／２共振器が入出力ポート間において、直列ではなく並列に接続しているために回路全体を小さくできると共に、急峻なバンドパス特性が得られるためにフィルタ回路を多段化して大型化する必要がない。したがって、高い急峻度と低い挿入損失の良好なフィルタ特性が得られると共に、製造が容易にでき、ＭＭＩＣ化に適した小型軽量で低コストな高周波フィルタ回路を実現できる。
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【００２２】
【００２３】
また、この発明の高周波通信装置は、上記高周波フィルタ回路を、イメージ除去フィルタとして他の回路と共にＭＭＩＣ上に一体形成したことを特徴としている。
【００２４】
上記実施形態の高周波高周波通信装置によれば、システム全体のＭＭＩＣ化が容易になることから、フィルタ回路単体の低コスト化,小型化および軽量化にとどまらず、システム全体の大幅な簡略化,部品数の削減および製造工程の簡略化が可能となる。
【００２５】
【発明の実施の形態】
以下、この発明の高周波フィルタ回路および高周波通信装置を図示の実施の形態により詳細に説明する。
【００２６】
(第１実施形態)
図１はこの発明の第１実施形態の高周波フィルタ回路の構造を単純化して示す分布定数等価回路である。図１において、Ｇ１は第１結合伝送線路系、Ｇ２は第２結合伝送線路系である。上記第１結合伝送線路系Ｇ１は、入力側第１線路としての第１線路ＴＬ１と、入力側第２線路としての第２線路ＴＬ２と、入力側第３線路としての第３線路ＴＬ３の３本の高周波伝送線路で構成されている。上記第２結合伝送線路系Ｇ２は、出力側第１線路としての第１線路ＴＬ１と、出力側第２線路としての第２線路ＴＬ２と、出力側第３線路としての第３線路ＴＬ３の３本の高周波伝送線路で構成されている。
【００２７】
上記第１結合伝送線路系Ｇ１の第１線路ＴＬ１の線路端1Aは入力ポートになっており、第２結合伝送線路系Ｇ２の第１線路ＴＬ１の線路端1Aは出力ポートになっている。また、上記第１結合伝送線路系Ｇ１,第２結合伝送線路系Ｇ２とも、第１線路ＴＬ１の線路端1B,第２線路ＴＬ２の線路端2Bおよび第３線路ＴＬ３の線路端3Aは開放端になっている。上記第１結合伝送線路系Ｇ１の第２線路ＴＬ２の線路端2Aは、第２結合伝送線路系Ｇ２の第３線路ＴＬ３の線路端3Bに位相線路３を介して接続されている。また、上記第２結合伝送線路系Ｇ２の第２線路ＴＬ２の線路端2Aは、第１結合伝送線路系Ｇ１の第３線路ＴＬ３の線路端3Bに位相線路４を介して接続されている。
【００２８】
上記第１結合伝送線路系Ｇ１の第２線路ＴＬ２の線路端2Aから位相線路３を介して第２結合伝送線路系Ｇ２の第３線路ＴＬ３の線路端3Bに至るまでの部分、および、上記第２結合伝送線路系Ｇ２の第２線路ＴＬ２の線路端2Aから位相線路４を介して第１結合伝送線路系Ｇ１の第３線路ＴＬ３の線路端3Bに至るまでの部分は、おおむねλ／２共振器として作用している。すなわち、このλ／２共振器が共振を起こす周波数帯がフィルタの通過帯域となる。この高周波フィルタ回路は、全体として点対称な構造になっている。
【００２９】
なお、この第１実施形態では、第１結合伝送線路系Ｇ１と第２結合伝送線路系Ｇ２とは同一寸法の対称形としたが、完全同一寸法の対称形である必要はなく、多少の変形は、この発明の高周波フィルタ回路の原理を基本とするものである。
【００３０】
図２,図３は、一般的な市販の高周波回路シミュレータを用いて、図１の高周波フィルタ回路の応答特性(透過係数Ｓ２１と反射係数Ｓ１１)をシミュレーションした結果を示すグラフである。図２は広帯域のグラフであり、図３は図２に示す通過帯域と減衰帯域を含む部分を拡大したグラフである。図２から明らかなように、非常に単純な回路構成でありながら、通過帯域の両側近傍に計２個の減衰極が形成され、図１８,図１９に示す従来の高周波フィルタ回路と比べて、通過帯域近傍の急峻度が大幅に改善していることが分かる。なお、図３のグラフ中には、図１９と同様に、通過帯域を６０〜６２ＧＨz、減衰帯域(イメージ帯域)を５５〜５７ＧＨzと想定して、要求されるフィルタ仕様の通過帯域と減衰帯域とを斜線で示している。
【００３１】
なお、図２,図３のシミュレーション結果は、以下のようなパラメータ条件で計算している。この高周波フィルタ回路に用いられる高周波伝送線路として、比誘電率εr＝１２.９で厚みが６０μｍの誘電体基板上に、１０μｍ厚のＡuをパターニングすることにより形成されたマイクロストリップ線路を用いている。また、第１結合伝送線路系Ｇ１,第２結合伝送線路系Ｇ２において、線路幅は、第１線路ＴＬ１が４０μｍ、第２線路ＴＬ２,第３線路ＴＬ３が３５μｍである。ギャップ幅は、第１線路ＴＬ１と第２線路ＴＬ２との間が５０μｍ、第１線路ＴＬ１と第３線路ＴＬ３との間が１０μｍである。第１線路ＴＬ１〜第３線路ＴＬ３の長さは２００μｍである。さらに、位相線路３は、インピーダンスが５０Ωの線路であり、位相回転角は６０ＧＨzにおいて８５度である。
【００３２】
図４は、図１に示す高周波フィルタ回路を、ＧaＡs基板上のＭＭＩＣ回路として実際に試作したフィルタ回路のレイアウトを示している。
【００３３】
図４に示す高周波フィルタ回路において、ＧaＡs基板は、研磨によって６０μｍ厚まで薄くされ、裏面にＡuを蒸着してグランド層を形成している。このＧaＡs基板のおもて面に１０μｍ厚のＡuをパターニングすることで、マイクロストリップ線路を形成している。このマイクロストリップ線路のＬine／Ｓpaceは３０μｍを中心に設計したが、部分的には２０μｍを用いている。入出力ポートのマイクロストリップ線路のみは、５０Ωに整合させるために線幅４０μｍで設計している。
【００３４】
図４において、１は一端が入力ポートの入力線路、２は一端が出力ポートの出力線路、３,４は位相線路である。上記位相線路３,４の特性インピーダンスは５０Ωとは限らず、この試作フィルタの場合では、５０Ωより若干高目になっている。この試作フィルタの場合、第１結合伝送線路系Ｇ１,第２結合伝送線路系Ｇ２の各線路は、直線ではなく、小型化のためにやや曲げた設計になっている。このように、線路を多少曲げたり、線路幅を多少変化させる程度の些細な調整は、この発明を逸脱するものではない。例えば、第１結合伝送線路系Ｇ１,第２結合伝送線路系Ｇ２を多少曲げたからと言って、結合伝送線路系自体に何か新たな電気的な機能,性質が付加されたわけではなく、図１で開示されているこの発明の高周波フィルタ回路の原理を基本とすることに変わりがないためである。この第１実施形態の高周波フィルタ回路は、図４から明らかなように、１層のパターニングだけで形成できる極めて単純な回路であり、例えばエアーブリッジを用いた配線のクロスオーバー等は全く含まれていない。そのため、簡単な製造工程で済む上に、バラツキも小さくできる。
【００３５】
図４に示す高周波フィルタ回路のレイアウト設計は、一端が入力ポートの入力線路１と一端が出力ポートの出力線路２であるマイクロストリップ線路を除けば、パターン部分のサイズは、僅か３００μｍ×４９０μｍしかない。そのため、ＭＭＩＣ上に他の回路(アンプ回路やミキサ回路)と一体に形成することが容易にできる。このように、従来の高周波フィルタ回路と比べて回路を非常に小型化できる理由は、次の２つである。第１の理由は、２本のλ／２共振器が、入出力ポート間において、直列ではなく並列に接続されているため、回路全体を無理なくコンパクトに折り畳むことができたためである。第２の理由は、以下の図５,図６のグラフでも示す通り、減衰極によって急峻なバンドパス特性が得られるために、フィルタ回路を多段化して大型化する必要がないためである。
【００３６】
図５,図６は、図４の高周波フィルタ回路を実測した結果を示すグラフであり、図５は広帯域のグラフを示し、図６は図５の通過帯域と減衰帯域を含む部分を拡大したグラフを示している。測定方法としては、試作されたＭＭＩＣ上の入力線路１と出力線路２であるマイクロストリップ線路の先端に、バイアホール技術によりＧＳＧ(コプレーナ)のプロービングパッドを設けておき、ここにＬＲＭ(ライン・リフレクト・マッチ)校正したコプレーナ高周波プローブを当てて、ネットワークアナライザによりＳパラメータを測定した。
【００３７】
図５,図６では、測定機の制約のために６５ＧＨzまでしか測定できていないが、図２,図３のシミュレーション結果の予測通り、通過帯域近傍に減衰極が形成され、これによって急峻度が改善していることが確認できた。また、この試作された高周波フィルタ回路の場合、挿入損失は最小で１.９ｄＢであった。挿入損失がこのように小さくなった理由の１つは、２つのλ／２共振器が入出力ポート間において、直列ではなく並列に接続されているため、導体損等の寄生損失が入り込みにくいためである。なお、図５,図６の試作された高周波フィルタ回路の実測結果では、中心周波数がやや狙いよりも低周波側にずれてしまったため、図６のグラフ中にフィルタ仕様の通過帯域を低周波側に補正して斜線で示している。
【００３８】
(第２実施形態)
ミリ波帯のような超高周波帯において、高周波フィルタ回路は、第１実施形態の図４に示す完全な分布定数回路として設計することが望ましい。しかし、準マイクロ波帯のような比較的低い周波数帯では、回路素子の一部を集中定数のインダクタＬやキャパシタＣで置き換えた方が、小型化の上で有利である。以下、この発明の高周波フィルタ回路の一部または全部を集中定数で置き換えた高周波フィルタ回路を説明する。
【００３９】
図７はこの発明の第２実施形態の高周波フィルタ回路を半集中定数化した等価回路図であり、第１実施形態の図１に示す高周波フィルタ回路の第１線路ＴＬ１と第３線路ＴＬ３との間の電磁界結合を集中定数のキャパシタで置き換えたものである。上記第１実施形態の高周波フィルタ回路の第１線路ＴＬ１と第３線路ＴＬ３の関係のように、高周波フィルタ回路において、開放端を有する２本のマイクロストリップ線路を、オーバーラップ寸法をλ／４未満にして、逆方向に伸ばして接近させれば、これら第１線路ＴＬ１と第３線路ＴＬ３との間の主要な電磁界結合は容量結合になることが一般的に知られている。
【００４０】
図７に示すように、入力ポート１１を第１線路ＴＬ１１の一方の線路端11Aに接続し、第２線路ＴＬ１２の一方の線路端12Aに位相線路１３の一端を接続し、その位相線路１３の一端をキャパシタＣ２１を介して第１線路ＴＬ２１の他方の線路端21Bに接続している。上記第１線路ＴＬ２１の一方の線路端21Aに出力ポート１２を接続している。また、第２線路ＴＬ２２の一方の線路端22Aに位相線路１４の一端を接続し、その位相線路１４の他端にキャパシタＣ１１を介して第１線路ＴＬ１１の他方の線路端11Bを接続している。また、上記第２線路ＴＬ１２の他方の線路端12BをキャパシタＣ１２を介してグランドに接続すると共に、第２線路ＴＬ２２の他方の線路端22BをキャパシタＣ２２を介してグランドに接続している。このキャパシタＣ１２,Ｃ２２は、図１では省略していた線路の開放端の寄生容量である。上記キャパシタＣ１１,Ｃ２１は０.０２００３pＦ、キャパシタＣ１２,Ｃ２２は０.００９９０pＦとしている。
【００４１】
上記第１線路ＴＬ１１,第２線路ＴＬ１２およびキャパシタＣ１１で第１結合伝送線路系を構成し、第１線路ＴＬ２１,第２線路ＴＬ２２およびキャパシタＣ１２で第２結合伝送線路系を構成している。上記第１線路ＴＬ１１,第２線路ＴＬ１２,第１線路ＴＬ２１および第２線路ＴＬ２２は、マイクロストリップ線路である。
【００４２】
図９は図７の高周波フィルタ回路のシミュレーション結果を示している。図９に示すように、この発明の高周波フィルタ回路の特徴である２つの減衰極が図７の高周波フィルタ回路においても再現され、急峻なフィルタ特性が得られる。
【００４３】
なお、図９のシミュレーション結果は、以下のようなパラメータ条件で計算している。高周波伝送線路として、比誘電率εr＝１２.９で厚みが６０μｍの誘電体基板上に、１０μｍ厚のＡuをパターニングにより形成されたマイクロストリップ線路を用いた。線路幅は、第１線路ＴＬ１１,ＴＬ２１が３０μｍ、第２線路ＴＬ１２,ＴＬ２２が５０μｍである。第１線路ＴＬ１１と第２線路ＴＬ１２との間および第１線路ＴＬ２１と第２線路ＴＬ２２との間のギャップ幅は３０μｍである。第１線路ＴＬ１１,ＴＬ２１と第２線路ＴＬ１２,ＴＬ２２の長さは２１５μｍである。また、位相線路１３は、特性インピーダンスが５０Ωの線路であり、位相回転角は６０ＧＨzにおいて１０３度である。
【００４４】
また、図８は、この発明の第２実施形態の図７に示す高周波フィルタ回路を完全集中定数化した等価回路図を示している。図８に示すように、この高周波フィルタ回路は、入力ポート２１をインダクタＬ１１の一端に接続し、そのインダクタＬ１１の他端をキャパシタＣ３１を介してグランドに接続している。また、上記インダクタＬ１１と相互インダクタンスを有するインダクタＬ１２の他端をキャパシタＣ３２を介してグランドに接続している。上記インダクタＬ１２の一端にインダクタＬ３の一端を接続し、そのインダクタＬ３の他端にキャパシタＣ４３の一端を接続している。上記キャパシタ４３の他端をインダクタＬ２１の一端に接続し、そのインダクタＬ２１の一端に出力ポート２２を接続すると共に、インダクタＬ２１の他端をキャパシタＣ４１を介してグランドに接続している。上記インダクタＬ２１との間に相互インダクタンスを有するインダクタＬ２２の他端をキャパシタＣ４２を介してグランドに接続している。また、インダクタＬ２２の一端にインダクタＬ４の一端を接続し、そのインダクタＬ４の他端をキャパシタＣ３３を介してインダクタＬ１１の一端に接続している。
【００４５】
なお、上記キャパシタＣ３３,Ｃ４３は、図７のキャパシタＣ１１,Ｃ２１に相当する。また、上記インダクタＬ１１,Ｌ１２は、図７の第１線路ＴＬ１１,第２線路ＴＬ１２に夫々相当すると共に、インダクタＬ２１,Ｌ２２は、図７の第１線路ＴＬ２１,第２線路ＴＬ２２に夫々相当する。また、キャパシタＣ３１,Ｃ３２,Ｃ４１,Ｃ４２は、図１では省略していた線路の開放端の寄生容量である。ここで、インダクタＬ１１,Ｌ１２,Ｌ２１,Ｌ２２は０.０８５０３ｎＨ、インダクタＬ３,Ｌ４は０.１８２５４ｎＨ、キャパシタＣ３３,Ｃ４３は０.０７４８４ｐＦである。また、インダクタＬ１１,Ｌ１２の結合係数ｋおよびインダクタＬ２１,Ｌ２２の結合係数ｋは０.１１０４２である。
【００４６】
上記構成の高周波フィルタ回路は、図７の高周波フィルタ回路をさらに完全に集中定数化するために、図１の第１,第２結合伝送線路系Ｇ１,Ｇ２の第１線路ＴＬ１と第２線路ＴＬ２との間の電磁界結合を集中定数の相互インダクタンスで夫々置き換えたものである。さらに、この高周波フィルタ回路では、図７に示す位相線路１３,１４も、集中定数のインダクタＬ３,Ｌ４で置き換えている。
【００４７】
この高周波フィルタ回路のシミュレーション結果を図１０に示している。図１０に示すように、この発明の高周波フィルタ回路の特徴である２つの減衰極が図８の高周波フィルタ回路においても再現され、急峻なフィルタ特性が得られている。
【００４８】
(第３実施形態)
以上のように、この発明の高周波フィルタ回路は、図１に示す分布定数等価回路を基本とするものの、図４で説明したように実際のレイアウトには自由度があり、また図７,図８で説明したように部分的に集中定数素子への置き換えを行えばさらに様々なデザインが考えられる。その具体例を図１１〜図１３に示している。
【００４９】
図１１は第１結合伝送線路系,第２結合伝送線路系を、第１〜第３線路に対して直角方向(図１１の上下方向)に並べられたレイアウト例である。特に、第１〜第３線路の長手方向(図１１の左右方向)の寸法を縮めてレイアウトしたい場合に有効である。図１１において、３１は入力ポート、３２は出力ポート、３３は位相線路、３４は位相線路、Ｇ３１は第１結合伝送線路系、Ｇ３２は第２結合伝送線路系である。
【００５０】
図１２は第１結合伝送線路系,第２結合伝送線路系を、第１〜第３線路の長手方向(図１１の左右方向)に並べた場合のレイアウトを示している。特に、第１〜第３線路に対して直角方向(図１１の上下方向)の寸法を縮めてレイアウトしたい場合に有効である。図１２において、４１は入力ポート、４２は出力ポート、４３は位相線路、４４は位相線路、Ｇ４１は第１結合伝送線路系、Ｇ４２は第２結合伝送線路系である。
【００５１】
図１３は、図８の集中定数のキャパシタを取り入れた場合のレイアウトを示している。図１３において、５１は入力ポート、５２は出力ポート、５３は位相線路、５４は位相線路であり、Ｇ５１は第１結合伝送線路系、Ｇ５２は第２結合伝送線路系である。図１３では、図８におけるキャパシタＣ１１,Ｃ２１は、チップキャパシタ５７,５８によって夫々実現され、図８におけるキャパシタＣ１２,Ｃ２２は、第１,第２結合伝送線路系Ｇ５１,Ｇ５２の第２線路の開放端として夫々実現されている。
【００５２】
(第４実施形態)
図１において、３本の高周波伝送線路からなる結合伝送線路系は、もし相互の電磁界結合量が適切に保たれるならば、ある程度は構造に自由度がある。例えば、３本の線路が同一平面上にある必要はないし、また、３本の高周波伝送線路の順番が入れ替わっても構わない。また、高周波伝送線路も、マイクロストリップ線路に限定されるわけではなく、コプレーナ線路であってもよい。
【００５３】
図１４(a)〜(c)は、そのような高周波フィルタ回路の構造を変更した例であり、図１４(a)は基板６０の表裏を合わせた透視図、図１４(b)は基板６０のおもて側のパターン、図１４(c)は基板６０のうら側のパターンである。図１４(a)に示すように、テフロン(登録商標)等の両面銅張り基板６０を用いて、回路の半分は基板６０のおもて側、残りの半分は基板６０のうら側に配置している。また、高周波伝送線路としてはコプレーナ線路を用いている。図１４(a)において、６１は入力ポート、６２は出力ポート、６４はλ／２共振器である。図１４(a)〜(c)では、図１における第１線路ＴＬ１と第３線路ＴＬ３との間の電磁界結合は、基板の表裏間の電磁界結合として実現されている。
【００５４】
(第５実施形態)
この発明のフィルタ技術の１つの特徴は、図４の試作した高周波フィルタ回路で示す通り、ミリ波帯において僅か４００〜５００μ□程度のサイズでＭＭＩＣ化が可能なことである。しかもそのとき、図５,図６の測定結果で示した通り、通過帯域,減衰帯域(イメージ帯域)ともに、２〜３ＧＨzもの広い帯域幅が容易に確保できる。このような特徴は、文献「K. Hamaguchi et al., "A Wireless Video Home-Link Using ６０ＧＨz Band: A Concept of Developed System", Proc. of EuMC, vol.1, pp.293-296, 2000」で報告されている多チャンネルのＴＶ信号伝送システムに極めて適した特徴である。
【００５５】
この発明の高周波フィルタ回路では、６０ＧＨz帯で２〜３ＧＨzの帯域幅が容易に確保でき、またフィルタ回路自体が小型なことから、さらに他の回路(アンプ回路等)を同一チップ上に集積化するのが容易にできる。
【００５６】
また、この発明の高周波フィルタ回路では、ＭＭＩＣ上に前後のアンプ回路やミキサ回路と一体形成することが容易である上、フィルタ自体も低コスト,超小型,超軽量である。
【００５７】
図１５は、この発明の高周波フィルタ回路を用いた高周波通信装置としての上記文献のシステムの送信回路であるミリ波帯通信機の構成を示すブロック図である。このミリ波帯通信機は、図１５に示すように、ＴＶ信号が入力されるミキサ７１と、上記ミキサ７１にローカル信号を供給するローカル発振器７２と、上記ミキサ７１から出力された信号のイメージ除去を行うフィルタ７３と、上記フィルタ７３から出力された信号を増幅するアンプ７４と、上記アンプ７４の出力が接続されたアンテナ７５とを備えている。上記ミキサ７１,ローカル発振器７２,フィルタ７３およびアンプ７４を全て同一チップ上に形成した１チップ・アップコンバータＭＭＩＣ７０としている。なお、製造や設計の都合に合わせて、２チップ程度のＭＭＩＣに分割してもよい。
【００５８】
このようにシステム全体のＭＭＩＣ化が容易になることから、フィルタ回路単体の低コスト化,小型化および軽量化にとどまらず、システム全体の大幅な簡略化,部品数の削減および製造工程の簡略化という相乗効果が得られる。
【００５９】
【発明の効果】
以上より明らかなように、この発明の高周波フィルタ回路によれば、通過帯域の両側近傍に減衰極を有することで急峻なバンドパス特性を持つフィルタ回路が、ミリ波帯のような超高周波帯においても、簡単な回路構造によって容易に実現することができる。また、単純,小型の回路であることから、ミリ波ＭＭＩＣの上に一体形成するような用途に適している。また、一般的に回路の寄生損失が急増すると言われているミリ波帯のような超高周波帯においても、低挿入損失のフィルタ回路が実現することができる。
【００６０】
また、特にこの発明の高周波フイルタ回路を高周波通信装置(例えばミリ波帯通信機)のＭＭＩＣ型イメージ除去フィルタとして用いた場合は、フィルタ回路単体のみならず、システム全体の大幅な簡略化,製造性改善が図れる。
【図面の簡単な説明】
【図１】  図１はこの発明の第１実施形態の高周波フィルタ回路の構成を示す分布定数等価回路図である。
【図２】  図２は上記高周波フィルタ回路のシミュレーション結果を示す広帯域のグラフである。
【図３】  図３は図２に示す通過帯域と減衰帯域を含む部分を拡大したグラフである。
【図４】  図４はこの発明の第１実施形態の高周波フィルタ回路の試作サンプルのレイアウトを示す図である。
【図５】  図５は図４の上記試作サンプルの測定結果を示す広帯域のグラフである。
【図６】  図６は図５の通過帯域と減衰帯域を含む部分を拡大したグラフである。
【図７】  図７はこの発明の第２実施形態の高周波フィルタ回路を半集中定数化した等価回路図である。
【図８】  図８は上記高周波フィルタ回路を完全集中定数化した等価回路図である。
【図９】  図９は図５の高周波フィルタ回路のシミュレーション結果を示すグラフである。
【図１０】  図１０は図８の高周波フィルタ回路のシミュレーション結果を示すグラフである。
【図１１】  図１１はこの発明の第３実施形態の高周波フィルタ回路のレイアウトを示す図である。
【図１２】  図１２はこの発明の第３実施形態の高周波フィルタ回路の他のレイアウトを示す図である。
【図１３】  図１３はこの発明の第３実施形態の高周波フィルタ回路の他のもう１つのレイアウトを示す図である。
【図１４】  図１４(a)はこの発明の第４実施形態の高周波フィルタ回路の基板の透視図であり、図１４(b)は基板のおもて側のパターンを示す図であり、図１４(c)は基板のうら側のパターンを示す図である。
【図１５】  図１５はこの発明の第５実施形態の高周波通信装置としてのミリ波帯通信器の構成を示すブロック図である。
【図１６】  図１６は従来の高周波フィルタ回路の斜視図である。
【図１７】  図１７は上記高周波フィルタ回路の等価回路である。
【図１８】  図１８は上記高周波フィルタ回路の等価回路のシミュレーション結果を示す広帯域のグラフである。
【図１９】  図１９は図１８の通過帯域と減衰帯域の部分を拡大したグラフである。
【図２０】  図２０は従来の高周波通信装置の構成を示すブロック図である。
【図２１】  図２１は従来の他の高周波通信装置の構成を示すブロック図である。
【符号の説明】
１,１１,２１,３１,４１,５１,６１…入力ポート、
２,１２,２２,３２,４２,５２,６２…出力ポート、
３,４,１３,１４,３３,３４,４３,４４,５３,５４…位相線路、
５７,５８…チップコンデンサ、
６４…λ／２共振器、
７０…１チップ・アップコンバータＭＭＩＣ、
７１…ミキサ、
７２…ローカル発振器、
７３…フィルタ、
７４…アンプ、
７５…アンテナ、
Ｇ１,Ｇ３１,Ｇ４１,Ｇ５１…第１結合伝送線路系、
Ｇ２,Ｇ３２,Ｇ４２,Ｇ５２…第２結合伝送線路系、
ＴＬ１,ＴＬ１１,ＴＬ２１…第１線路、
ＴＬ２,ＴＬ１２,ＴＬ２２…第２線路、
ＴＬ３…第３線路、
Ｃ１１,Ｃ１２,Ｃ２１,Ｃ２２,Ｃ３１〜Ｃ３３,Ｃ４１〜Ｃ４３…キャパシタ、
Ｌ３,Ｌ４,Ｌ１１,Ｌ１２,Ｌ２１,Ｌ２２…インダクタ。
【図１】
0003766791.tif 000002
【図２】
0003766791.tif 000003
【図３】
0003766791.tif 000004
【図４】
0003766791.tif 000005
【図５】
0003766791.tif 000006
【図６】
0003766791.tif 000007
【図７】
0003766791.tif 000008
【図８】
0003766791.tif 000009
【図９】
0003766791.tif 000010
【図１０】
0003766791.tif 000011
【図１１】
0003766791.tif 000012
【図１２】
0003766791.tif 000013
【図１３】
0003766791.tif 000014
【図１４】
0003766791.tif 000015
【図１５】
0003766791.tif 000016
【図１６】
0003766791.tif 000017
【図１７】
0003766791.tif 000018
【図１８】
0003766791.tif 000019
【図１９】
0003766791.tif 000020
【図２０】
0003766791.tif 000021
【図２１】
0003766791.tif 000022