(57)【特許請求の範囲】
【請求項１】
光半導体アセンブリであって、
金属ステムと；
前記ステムと絶縁されて該ステムを貫通するように設けられた第１及び第２リードと；
前記ステム上に固定されたハーメチックガラス基板と；
前記ハーメチックガラス基板上に設けられた導電性フロートパッドと；
前記ステムと絶縁されて、前記ハーメチックガラス基板及び前記ステムを貫通するように設けられたリードヘッドを有する第３リードと；
前記第３リードのリードヘッド上に搭載された光半導体素子と；
前記ステム上に搭載されたベアチップ集積回路と；
前記光半導体素子と前記フロートパッドとを接続する第１ボンディングワイヤと；
前記フロートパッドと前記ベアチップ集積回路とを接続する第２ボンディングワイヤと；
前記ベアチップ集積回路と前記第１リードとを接続する第３ボンディングワイヤと；
前記ベアチップ集積回路と前記第２リードとを接続する第４ボンディングワイヤと；
を具備したことを特徴とする光半導体アセンブリ。
【請求項２】
前記導電性フロートパッドは前記ハーメチックガラス基板上に印刷されている請求項１記載の光半導体アセンブリ。
【請求項３】
前記ハーメチックガラス基板は穴を有しており、前記導電性フロートパッドは前記穴中に挿入固定された金属ブロックから構成される請求項１記載の光半導体アセンブリ。
【請求項４】
前記光半導体素子は受光素子から構成され、前記ベアチップ集積回路はプリアンプ集積回路から構成される請求項１記載の光半導体アセンブリ。
【請求項５】
光半導体アセンブリであって、
金属ステムと；
前記ステムと絶縁されて該ステムを貫通するように設けられた第１及び第２リードと；
前記ステム上に固定されたセラミックブロックと；
前記セラミックブロック上に設けられた導電性フロートパッドと；
前記ステムと絶縁されて該ステムを貫通するように設けられた、リードヘッドを有する第３リードと；
前記第３リードのリードヘッド上に搭載された光半導体素子と；
前記ステム上に搭載されたベアチップ集積回路と；
前記光半導体素子と前記フロートパッドとを接続する第１ボンディングワイヤと；
前記フロートパッドと前記ベアチップ集積回路とを接続する第２ボンディングワイヤと；
前記ベアチップ集積回路と前記第１リードとを接続する第３ボンディングワイヤと；
前記ベアチップ集積回路と前記第２リードとを接続する第４ボンディングワイヤと；
を具備したことを特徴とする光半導体アセンブリ。
【請求項６】
前記セラミックブロックは前記金属ステム上にロウ付けされており、前記導電性フロートパッドは金メッキにより形成される請求項５記載の光半導体アセンブリ。
【請求項７】
光半導体アセンブリであって、
金属ステムと；
前記金属ステムに固定された、第１、第２及び第３の貫通穴を有し、メタライズされた部分を具備したセラミック基板と；
前記第１及び第２貫通穴中にそれぞれ挿入固定された第１及び第２リードと；
前記第３貫通穴中に挿入固定された、リードヘッドを有する第３リードと；
前記第３リードのリードヘッド上に搭載された光半導体素子と；
前記セラミック基板上に設けられた導電性フロートパッドと；
前記セラミック基板のメタライズ部分上に搭載されたベアチップ集積回路と；
前記光半導体素子と前記フロートパッドとを接続する第１ボンディングワイヤと；
前記フロートパッドと前記ベアチップ集積回路とを接続する第２ボンディングワイヤと；
前記ベアチップ集積回路と前記第２リードとを接続する第３ボンディングワイヤと；
前記ベアチップ集積回路と前記第２リードとを接続する第４ボンディングワイヤと；
を具備したことを特徴とする光半導体アセンブリ。
【請求項８】
前記金属ステムはリング形状をしており、前記セラミック基板はディスク形状をしており、前記リング形状ステムにロウ付けされている請求項７記載の光半導体アセンブリ。
【請求項９】
光半導体アセンブリの組み立て方法であって、
金属ステムを用意し；
前記ステムと絶縁されて該ステムを貫通するように第１及び第２リードを取付け；
前記ステムと絶縁されて該ステムを貫通するように、リードヘッドを有する第３リードを取付け；
前記第３リードのリードヘッド上に光半導体素子を搭載し；
前記ステム上に該ステムと絶縁された導電性フロートパッドを形成し；
前記第１リードと前記フロートパッドとを第１ボンディングワイヤで接続し；
前記フロートパッドと前記光半導体素子とを第２ボンディングワイヤで接続し；
前記第１リードと前記第３リードの間に所定電圧を印加しながら、前記光半導体素子のスクリーニングを行い；
前記第１ボンディングワイヤを切断し；
前記ステム上にベアチップ集積回路を搭載し；
前記ベアチップ集積回路と前記第１リード、前記第２リード及び前記フロートパッドとをそれぞれボンディングワイヤで接続し；
前記ベアチップ集積回路をスクリーニングする；
各ステップから構成されることを特徴とする光半導体アセンブリの組み立て方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は受光素子パッケージ等の光半導体アセンブリに関する。
マルチメディア産業の急速な成長により、大容量情報を高速で伝えたいというニーズが高まってきている。市場の動きから見ても、主流である中低速系伝送装置の生産台数の伸び率もさることながら、高速系伝送装置の生産台数の増加が著しい。
【０００２】
高速系伝送装置の部品は、伝送速度が高速であることから、高速系特有の電磁気特性及び高周波特性が要求される。よって、高速系伝送装置の光部品は、一般的に複雑な設計が必要であるため、製造性が悪く、コスト高となっている。
【０００３】
光受信器では、伝送特性を向上させるためにプリアンプとフォトダイオードを一体化したパッケージ構造が必須である。なぜならば、フォトダイオードとプリアンプをすぐ近くで接続することにより、プリアンプへの入力容量を低減できるからである。
【０００４】
また、フォトダイオードとプリアンプを同一パッケージ内に収容すると、電磁ノイズ等の外部ノイズから遮断できる等のメリットがある。よって、フォトダイオードとプリアンプを同一パッケージ内に収容することにより、伝送特性の向上が可能となる。
【０００５】
【従来の技術】
チップキャリアを用いたバタフライ型光半導体モジュールが知られている。チップキャリアはセラミックブロックから形成され、このセラミックブロック上にメタライズ電極及びフロートパッドを設け、メタライズ電極上にアバランシェ・フォトダイオードチップ（ＡＰＤチップ）が実装されている。ＡＰＤチップはボンディングワイヤによりフロートパッドに接続されている。
【０００６】
ＡＰＤはベアチップの状態で選別が困難であり、また、実装工程での特性変化があること等の理由により、実装後にスクリーニングを行う必要がある。よって、従来はチップキャリアの状態にてＡＰＤチップのスクリーニングを行い、不良のＡＰＤチップを事前にリジェクトしていた。
【０００７】
その後、チップキャリアを電気部品を実装した基板に取付け、ＡＰＤチップをフロートパッドを介してプリアンプＩＣに電気接続する。さらに、気密封止を行い、光ファイバとＡＰＤチップの光軸調整を行った後、光ファイバを固定し、光半導体モジュールが完成する。
【０００８】
【発明が解決しようとする課題】
フォトダイオード及びプリアンプＩＣは半導体部品であり、高速特性を満足するためにはこれらの部品の歩留りが非常に悪化する。このため、フォトダイオードとプリアンプＩＣを組み合わせた後でスクリーニングを行うと、リジェクトされる頻度が増大する。
【０００９】
特に、大きな利得を必要とする高速系の伝送システムでは、増倍特性のあるＡＰＤチップを用いることが多いが、ＡＰＤチップは実装プロセスによりその特性が影響されるため、ベアチップの状態での選別が困難である。よってＡＰＤチップはステム等に実装を行った後にスクリーニングを行う必要がある。
【００１０】
ＡＰＤチップのスクリーニング条件は、周囲温度が２００°Ｃ以上で行う必要があるため、プリアンプＩＣ込みでスクリーニングを実施することは困難である。
【００１１】
このため、現状では上述したようにチップキャリアにＡＰＤチップを実装した状態でＡＰＤチップのスクリーニングを行い、その後に光半導体モジュールとして完成させている。しかし、このチップキャリアの使用がモジュールの特性及びその構造の大きな制約条件となっている。
【００１２】
即ち、従来のバタフライ型光半導体モジュールでは、チップキャリアを使用するため、実装面積を多く必要としモジュールサイズが大きくなる。また、チップキャリアはプローバー電極にて通電を行うため、フロートパッドのサイズが大きくなる。その結果、パッド容量が大きくなり、ノイズ特性や波形等の伝送特性に悪影響を与えることになる。
【００１３】
また、ＡＰＤチップ−アンプＩＣ間の距離がチップキャリアのフロートパッドを経由するため長くなり、パッド容量と同様に伝送特性に悪影響を与える。
製造性及びコスト面から考慮しても、従来のバタフライ型光半導体モジュールでは、コスト高となり気密封止や光ファイバの光軸調整工程等の作業性が悪い構造上の問題がある。
【００１４】
よって、本発明の目的は、組み立て後に不良品の発生率の少ない光半導体アセンブリを提供することである。
本発明の他の目的は、高速特性を満足させながら、小型で低コストの光半導体アセンブリを提供することである。
【００１５】
【課題を解決するための手段】
本発明によると、光半導体アセンブリであって、金属ステムと、前記ステムと絶縁されて該ステムを貫通するように設けられた第１及び第２リードと、前記ステム上に固定されたハーメチックガラス基板と、前記ハーメチックガラス基板上に設けられた導電性フロートパッドと、前記ステムと絶縁されて、前記ハーメチックガラス基板及び前記ステムを貫通するように設けられたリードヘッドを有する第３リードと、前記第３リードのリードヘッド上に搭載された光半導体素子と、前記ステム上に搭載されたベアチップ集積回路と、前記光半導体素子と前記フロートパッドとを接続する第１ボンディングワイヤと、前記フロートパッドと前記ベアチップ集積回路とを接続する第２ボンディングワイヤと、前記ベアチップ集積回路と前記第１リードとを接続する第３ボンディングワイヤと、前記ベアチップ集積回路と前記第２リードとを接続する第４ボンディングワイヤとを具備したことを特徴とする光半導体アセンブリが提供される。
【００１６】
好ましくは、導電性フロートパッドはハーメチックガラス基板上に印刷により形成される。代案として、ハーメチックガラス基板に穴を設け、この穴中にフロートパッドとして作用する金属ブロックを挿入固定するようにしてもよい。
【００１７】
本発明の他の側面によると、光半導体アセンブリであって、金属ステムと、前記ステムと絶縁されて該ステムを貫通するように設けられた第１及び第２リードと、前記ステム上に固定されたセラミックブロックと、前記セラミックブロック上に設けられた導電性フロートパッドと、前記ステムと絶縁されて該ステムを貫通するように設けられた、リードヘッドを有する第３リードと、前記第３リードのリードヘッド上に搭載された光半導体素子と、前記ステム上に搭載されたベアチップ集積回路と、前記光半導体素子と前記フロートパッドとを接続する第１ボンディングワイヤと、前記フロートパッドと前記ベアチップ集積回路とを接続する第２ボンディングワイヤと、前記ベアチップ集積回路と前記第１リードとを接続する第３ボンディングワイヤと、前記ベアチップ集積回路と前記第２リードとを接続する第４ボンディングワイヤとを具備したことを特徴とする光半導体アセンブリが提供される。
【００１８】
本発明の更に他の側面によると、光半導体アセンブリの組み立て方法であって、金属ステムを用意し、前記ステムと絶縁されて該ステムを貫通するように第１及び第２リードを取付け、前記ステムと絶縁されて該ステムを貫通するように、リードヘッドを有する第３リードを取付け、前記第３リードのリードヘッド上に光半導体素子を搭載し、前記ステム上に該ステムと絶縁された導電性フロートパッドを形成し、前記第１リードと前記フロートパッドとを第１ボンディングワイヤで接続し、前記フロートパッドと前記光半導体素子とを第２ボンディングワイヤで接続し、前記第１リードと前記第３リードの間に所定電圧を印加しながら、前記光半導体素子のスクリーニングを行い、前記第１ボンディングワイヤを切断し、前記ステム上にベアチップ集積回路を搭載し、前記ベアチップ集積回路と前記第１リード、前記第２リード及び前記フロートパッドとをそれぞれボンディングワイヤで接続し、前記ベアチップ集積回路をスクリーニングする各ステップから構成されることを特徴とする光半導体アセンブリの組み立て方法が提供される。
【００１９】
本発明の組み立て方法によると、光半導体素子のスクリーニングと、ベアチップ集積回路のスクリーニングとを別個に行っているため、完成された光半導体アセンブリの不良品の発生率を少なくすることができる。
【００２０】
【発明の実施の形態】
まず、図１〜図３を参照して、本発明第１実施形態の光半導体アセンブリについて説明する。符号４Ａは受光素子パッケージ等の光半導体アセンブリであり、コバールから形成された金属ステム６を有している。
【００２１】
図３に最も良く示されるように、金属ステム６は上面が平らな突起部６ａを有しており、３個の貫通穴８，１０，１２が形成されている。
符号１４はハーメチックガラス基板のグリーンシートであり、貫通穴１６が形成されている。グリーンシート１４上には更に、コバールから形成されたフロートパッド１８が印刷されている。
【００２２】
リード２０，２２の周りにシールガラスを封着して、これらのリード２０，２２を貫通穴８，１０中にそれぞれ挿入する。リード２４は上面が平らなリードヘッド２４ａを有している。
【００２３】
リード２４の周りにもシールガラスを封着後、リード２４をグリーンシート１４の貫通穴１６に挿入し、更に矢印Ａのごとくグリーンシート１４を金属ステム１６上に搭載して、リード２４を貫通穴１２中に挿入する。ハーメチックガラス基板のグリーンシート１４はシールガラスよりも高い融点を有している。
【００２４】
よって、この状態で焼結すると、シールガラスが溶融して各貫通穴８，１０，１２，１６を塞ぎ、ハーメチックガラス基板１４が焼結により金属ステム６と一体化される。
【００２５】
これにより、図１及び図２に示すように、リード２０，２２，２４の外周とステム６の隙間は焼結されたガラス３０によりハーメチックシールされ、各リード２０，２２，２４とステム６とは絶縁される。焼結後、フロートパッド１８及び金属ステム６は金メッキされる。
【００２６】
図１及び図２に示すように、リード２４のリードヘッド２４ａ上にＡＰＤチップ２６がダイボンディングされており、ステム６の突起部６ａ上にプリアンプＩＣ２８がダイボンディングされている。
【００２７】
ＡＰＤチップ２６とフロートパッド１８は金ワイヤ等のボンディングワイヤ３２で接続されており、フロートパッド１８は更に、ボンディングワイヤ３４によりプリアンプＩＣ２８に接続されている。プリアンプＩＣ２８は更に、ボンディングワイヤ３６，３８によりリード２０，２２にそれぞれ接続されている。
【００２８】
リード２０はプリアンプＩＣ２８に電源電圧を供給する電源端子であり、リード２２はＡＰＤチップ２６が検出した信号を外部に取り出す信号端子であり、リード２４はＡＰＤチップ２６にバイアス電圧を供給するバイアス端子である。
【００２９】
図１及び図２に示した状態で、図１７に示すようなレンズ７６を有するキャップ７４をステム６に被せて、内部を気密封止することにより受光素子パッケージ４Ａが完成する。
【００３０】
ところで、図１から明らかなように、ＡＰＤチップ２６とプリアンプＩＣ２８は直接接続されずに、フロートパッド１８を介して互いに接続されている。この理由について以下に説明する。
【００３１】
上述したように、ＡＰＤチップは実装プロセスによりその特性が大きく影響されるため、ベアチップ単体での選別が困難である。よって、実装後にスクリーニングが必要となる。
【００３２】
本発明のスクリーニング方法を図４（Ａ）〜図４（Ｄ）を参照して説明する。図４（Ａ）〜図４（Ｄ）において、図１〜図３に示した第１実施形態と実質的に同一構成部分については同一符号を付す。
【００３３】
図４（Ａ）に示すように、金属ステム６上に電気的に浮いたフロートパッド１８を設け、リードヘッド２４ａ上に搭載されたＡＰＤチップ２６とフロートパッド１８をボンディングワイヤ３２で接続し、更にフロートパッド１８とリード２０とをボンディングワイヤ４０で接続する。
【００３４】
この状態でリード２０，２４間に所定電圧を印加し、ＡＰＤチップ２６のスクリーニング、即ち不良選別を行う。その後、図４（Ｂ）に破線で示すように、フロートパッド１８とリード２０を接続しているボンディングワイヤ４０を除去する。
【００３５】
次に、図４（Ｃ）に示すように、ステム６上にプリアンプＩＣ２８及びチップコンデンサー等の電子部品４４，４６を搭載する。次いで、図４（Ｄ）に示すように、プリアンプＩＣ２８とフロートパッド１８、リード２０との間を、それぞれボンディングワイヤ３４，３６で接続する。
【００３６】
この後、図１７に示すようにレンズ７６を有するキャップ７４をステム６に被せて、プロジェクション溶接することにより内部を気密封止して、受光素子パッケージとして完成させる。
【００３７】
この受光素子パッケージの完成体の状態で、プリアンプＩＣ２８の特性を確認し、そのスクリーニングを行う。即ち、受光素子パッケージのレンズを通してＡＰＤチップ２６に光を入射させ、信号端子からの電圧をモニタすることによりプリアンプＩＣ２８のスクリーニングを行う。
【００３８】
このように本発明のスクリーニング方法は２段階ステップから構成されるので、ＡＰＤチップ２６の不良をプリアンプＩＣ２８と組み合わせる前に発見できるため、組み立てられた受光素子モジュールの歩留りの向上を期待できる。
【００３９】
図４（Ｂ）でＡＰＤチップ２６のスクリーニングをした後、ボンディングワイヤ３２を切断せずにＡＰＤチップ２６とプリアンプＩＣ２８をフロートパッド１８を介して接続しているのは、ボンディングワイヤ３２を切断することによりＡＰＤチップ２６の特性を変化させてしまうからである。
【００４０】
次に図５〜図７を参照して、本発明第２実施形態の受光素子モジュール４Ｂについて説明する。本実施形態の説明において、上述した第１実施形態と実質的に同一構成部分については同一符号を付し、重複を避けるためその説明を省略する。
【００４１】
本実施形態は、ハーメチックガラス基板１４のグリーンシートに穴４８を形成し、この穴４８中に例えばコバールから形成された金属ブロック５０を挿入して、ガラス基板１４のグリーンシートを焼結することにより金属ステム６と一体化するようにしたものである。
【００４２】
金属ブロック５０は電気的にフロートなパッドとして作用し、この金属ブロック５０を使用することにより上述した第１実施形態と同様にＡＰＤチップ２６のスクリーニングを受光素子パッケージの組み立て工程の途中で行うことができる。
【００４３】
図８〜図１０を参照すると、本発明第３実施形態の受光素子モジュール４Ｃが示されている。本実施形態の説明において、上述した第１実施形態と実質的に同一構成部分については同一符号を付し、重複を避けるためその説明を省略する。
【００４４】
図１０に最も良く示されているように、本実施形態の受光素子モジュール４Ｃはセラミックブロック５２に金メッキパターン５４を形成し、この金メッキパターン５４を電気的なフロートパッドとして利用する。
【００４５】
セラミックブロック５２はロウ付けにより金属ステム６に固定する。本実施形態の受光素子モジュール４Ｃでも、金メッキパターン５４をフロートパッドとして利用することにより、パッケージ組み立て工程の途中でＡＰＤチップ２６のスクリーニングを行うことができる。
【００４６】
図１１〜図１３を参照すると、本発明第４実施形態の受光素子モジュール４Ｄが示されている。本実施形態の説明において、上述した第１実施形態と実質的に同一構成部分については同一符号を付し、重複を避けるためその説明を省略する。
【００４７】
本実施形態は、上述した第１乃至第３実施形態のフロートパッドに代えて、スクリーニング用のリード５８を追加した実施形態である。ＡＰＤチップ２６のスクリーニング時には、ＡＰＤチップ２６とリード５８をボンディングワイヤ３２で接続し、リード５８とリード２０を図示しないボンディングワイヤで接続して、ＡＰＤチップ２６のスクリーニングを行う。ＡＰＤチップ２６のスクリーニング終了後、スクリーニング用リード５８は図１２の符号５８ａで示すように途中で切断する。
【００４８】
本実施形態でも、スクリーニング用のリード５８を利用することにより、上述した第１乃至第３実施形態と同様に受光素子モジュール４Ｄの組み立て途中で、ＡＰＤチップ２６のスクリーニングを行うことができる。
【００４９】
図１４〜図１６を参照すると、本発明第５実施形態の受光素子モジュール４Ｅが示されている。本実施形態の説明において、上述した第１実施形態と実質的に同一構成部分については同一符号を付し、重複を避けるためその説明を省略する。
【００５０】
図１６に最も良く示されているように、ディスク状セラミック基板６２には各リード２０，２２，２４挿入用の３個の貫通穴６４，６６，６８がそれぞれ形成されている。セラミック基板６２上には部品接続用の金メッキパターン７２と、電気的なフロートパッド７０が金メッキにより形成されている。
【００５１】
リング状金属ステム６０にセラミック基板６２をロウ付けし、各リード２０，２２，２４をそれぞれ貫通穴６４，６６，６８中に挿入して、ロウ付けすることにより各リード２０，２２，２４をセラミック基板６２に対して固定する。
【００５２】
本実施形態においても、フロートパッド７０を利用してＡＰＤチップ２６のスクリーニングを受光素子パッケージ４Ｅの組み立て途中で行うことができる。
図１７を参照すると、本実施形態の受光素子パッケージ４Ａを組み込んだ受光素子モジュールの断面図が示されている。受光素子パッケージ４Ａはパッケージホルダ７７中に収納されている。
【００５３】
フェルール７８中に光ファイバ８０が挿入固定されており、光ファイバ８０と受光素子パッケージ４Ａの光軸調整を行った後、フェルール７８がパッケージホルダ７７に固定される。符号８２はゴム製の保護カバーを示している。
【００５４】
【発明の効果】
本発明の光半導体アセンブリは金属ステム上にフロートパッドが設けられているため、実装された複数の半導体素子のうち少なくとも１素子をアセンブリの組み立て途中でスクリーニングできるため、組み立て後に不良品の発生率の少ない光半導体アセンブリを提供できる。
【００５５】
独立した２回のスクリーニングを行うことにより、歩留りが大幅に向上し、光半導体アセンブリのコストダウンを見込むことができる。また、パッケージとなるステム自体がチップキャリアとなるため、光半導体アセンブリの小型化が可能となる。
【図面の簡単な説明】
【図１】本発明第１実施形態の平面図である。
【図２】図１の２−２線断面図である。
【図３】組み立て方法を示す、第１実施形態の分解斜視図である。
【図４】本発明のスクリーニング方法を説明する説明図である。
【図５】本発明第２実施形態の平面図である。
【図６】図５の６−６線断面図である。
【図７】組み立て方法を示す、本発明第２実施形態の分解斜視図である。
【図８】本発明第３実施形態の平面図である。
【図９】図８の９−９線断面図である。
【図１０】組み立て方法を示す、本発明第３実施形態の分解斜視図である。
【図１１】本発明第４実施形態の平面図である。
【図１２】図１１の一部断面側面図である。
【図１３】組み立て方法を示す、本発明第４実施形態の分解斜視図である。
【図１４】本発明第５実施形態の平面図である。
【図１５】図１４の１５−１５線断面図である。
【図１６】組み立て方法を示す本発明第５実施形態の分解斜視図である。
【図１７】受光素子モジュールの断面図である。
【符号の説明】
６  金属ステム
１４  ハーメチックガラス基板
１８，５０，５４，７０  フロートパッド
２０，２２，２４  リード
２６  ＡＰＤチップ
２８  プリアンプＩＣ
３０  ガラス
３２，３４，３６，３８  ボンディングワイヤ
【図１】
0003830583.tif 000002
【図２】
0003830583.tif 000003
【図３】
0003830583.tif 000004
【図４】
0003830583.tif 000005
【図５】
0003830583.tif 000006
【図６】
0003830583.tif 000007
【図７】
0003830583.tif 000008
【図８】
0003830583.tif 000009
【図９】
0003830583.tif 000010
【図１０】
0003830583.tif 000011
【図１１】
0003830583.tif 000012
【図１２】
0003830583.tif 000013
【図１３】
0003830583.tif 000014
【図１４】
0003830583.tif 000015
【図１５】
0003830583.tif 000016
【図１６】
0003830583.tif 000017
【図１７】
0003830583.tif 000018