(57)【特許請求の範囲】
【請求項１】
下部電極と、表面電極と、下部電極と表面電極との間に介在し電子が通過する電子通過層とを備え、電子通過層を通過した電子が表面電極を通して放出される電子源であって、表面電極は、電子通過層に積層された金属間化合物層と、金属間化合物層に積層された貴金属層との積層膜からなり、当該積層膜の厚さを局所的に薄くする多数の凹部が当該積層膜の表面に形成され、凹部は積層膜に対して熱処理を行うことにより形成されてなることを特徴とする電子源。
【請求項２】
前記金属間化合物層は、炭化物若しくは窒化物からなることを特徴とする請求項１記載の電子源。
【請求項３】
前記金属間化合物層は、炭化チタン、炭化ジルコニウム、炭化ハフニウム、窒化チタン、窒化ジルコニウム、窒化ハフニウム、窒化ニオブ、窒化タンタルから選択される金属間化合物により形成されてなることを特徴とする請求項１記載の電子源。
【請求項４】
前記貴金属層は、白金、金、イリジウムから選択される貴金属材料により形成されてなることを特徴とする請求項１ないし請求項３のいずれかに記載の電子源。
【請求項５】
前記電子通過層は、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜とを有することを特徴とする請求項１ないし請求項４のいずれかに記載の電子源。
【請求項６】
前記電子通過層は、絶縁体層よりなることを特徴とする請求項１ないし請求項４のいずれかに記載の電子源。
【請求項７】
前記電子通過層と前記下部電極との間に半導体層が介在し、前記電子通過層が絶縁体層よりなることを特徴とする請求項１ないし請求項４のいずれかに記載の電子源。
【請求項８】
請求項１ないし請求項７のいずれかに記載の電子源の製造方法であって、前記表面電極を形成するにあたって、前記電子通過層に前記金属間化合物層を積層した後、前記金属化合物層に前記貴金属層を積層し、前記金属間化合物層と前記貴金属層との積層膜に前記凹部を形成する熱処理工程を行うことを特徴とする電子源の製造方法。
【請求項９】
前記熱処理工程では、窒素雰囲気中にて３００℃〜４５０℃の温度範囲で熱処理を行うことを特徴とする請求項８記載の電子源の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電子源およびその製造方法に関するものである。
【０００２】
【従来の技術】
従来からこの種の電子源の一例として、下部電極と、下部電極に対向する金属薄膜よりなる表面電極（上部電極）と、下部電極と表面電極との間に介在し下部電極と表面電極との間に表面電極を高電位側として電圧を印加したときに作用する電界により下部電極から表面電極へ向かう向きへ電子がドリフトする強電界ドリフト層とを備えた構成のものが知られている（例えば、特許第２９８７１４０号公報など参照）。この電子源は、表面電極を真空中に配置するとともに表面電極に対向してコレクタ電極を配置し、表面電極と下部電極との間に表面電極を高電位側として直流電圧を印加するとともに、コレクタ電極と表面電極との間にコレクタ電極を高電位側として直流電圧を印加することにより、下部電極から注入され強電界ドリフト層をドリフトした電子が表面電極を通して放出される。したがって、強電界ドリフト層は電子の通過する電子通過層を構成することになる。なお、表面電極の表面が酸化などの変質を起こすと電子放出効率が減少するので、表面電極７には化学的に安定な貴金属薄膜（例えば、金薄膜）が採用されている。また、表面電極７の厚さ寸法は例えば１０ｎｍ程度に設定されている。
【０００３】
ところで、上述の電子源において、表面電極と下部電極との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極と表面電極との間に流れる電流をエミッション電流（放出電子電流）Ｉeと呼ぶことにすれば、ダイオード電流Ｉpsに対するエミッション電流Ｉeの比率（＝Ｉe／Ｉps）が大きいほど電子放出効率（＝（Ｉe／Ｉps）×１００〔％〕）が高くなるが、上述の電子源では、表面電極と下部電極との間に印加する直流電圧を１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【０００４】
また、電界放射により電子線を放射する電子源としては、上述の構成のもの以外にも種々の構成のものが提案されており、例えば、電子通過層を絶縁体層としたＭＩＭ（Metal−Insulator−Metal）構造の電子源や、電子通過層を絶縁体層とし電子通過層と下部電極との間に半導体層を介在させたＭＩＳ（Metal−Insulator−Semiconductor）構造の電子源などが提案されている。
【０００５】
ところで、上記各種構成の電子源においては工業的な利用を考えた場合にエミッション電流の大電流化および低消費電力化を図るために電子放出効率を高めることが望まれている。ここにおいて、上記各種構成の電子源においては、電子が表面電極を通して放出されるので、表面電極中での電子の散乱によるエネルギ損失を低減することにより電子放出効率を高めることができるから、表面電極を素子特性に悪影響を及ぼさない範囲で薄膜化することが考えられる。そこで、電子放出効率を向上させた電子源として、例えば特開２００１−２４３９０１号公報には、表面電極を、表面が平坦な金属薄膜部と、金属薄膜部の表面から連続一体に突出した複数の島状の金属突起部とで構成した電子源が提案されている。
【０００６】
【発明が解決しようとする課題】
しかしながら、表面電極を、表面が平坦な金属薄膜部と、金属薄膜部の表面から連続一体に突出した複数の島状の金属突起部とで構成した電子源では、金属突起部間が金属薄膜部により繋がっており表面電極の抵抗値の下限が金属薄膜部の膜厚により制限されるので、素子特性から要求される表面電極の抵抗値を実現しようとした場合、金属薄膜部の薄膜化を十分に図れず、電子放出効率の高効率化が不十分になってしまうという不具合があった。
【０００７】
本発明は上記事由に鑑みて為されたものであり、その目的は、表面電極の抵抗値の増加を抑制しつつ電子放出効率の高効率化を図れる電子源およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、下部電極と、表面電極と、下部電極と表面電極との間に介在し電子が通過する電子通過層とを備え、電子通過層を通過した電子が表面電極を通して放出される電子源であって、表面電極は、電子通過層に積層された金属間化合物層と、金属間化合物層に積層された貴金属層との積層膜からなり、当該積層膜の厚さを局所的に薄くする多数の凹部が当該積層膜の表面に形成され、凹部は積層膜に対して熱処理を行うことにより形成されてなることを特徴とするものであり、表面電極において凹部が形成されている部位では他の部位に比べて当該表面電極中での電子の散乱によるエネルギ損失を低減することができ、かつ、表面電極の抵抗値は金属間化合物層と貴金属層との積層膜の膜厚によりほぼ決まるので、表面電極の抵抗値の増加を抑制しつつ電子放出効率の高効率化を図れる。
【０００９】
請求項２の発明は、請求項１の発明において、前記金属間化合物層は、炭化物若しくは窒化物からなるので、前記金属間化合物層の化学的安定性および物理的安定性を高めることができる。
【００１０】
請求項３の発明は、請求項１の発明において、前記金属間化合物層は、炭化チタン、炭化ジルコニウム、炭化ハフニウム、窒化チタン、窒化ジルコニウム、窒化ハフニウム、窒化ニオブ、窒化タンタルから選択される金属間化合物により形成されているので、前記金属間化合物層の熱的安定性および前記金属間化合物層の成膜工程における再現性を高めることができる。
【００１１】
請求項４の発明は、請求項１ないし請求項３の発明において、前記貴金属層は、白金、金、イリジウムから選択される貴金属材料により形成されているので、前記貴金属層の成膜工程における再現性を高めることができる。
【００１２】
請求項５の発明は、請求項１ないし請求項４の発明において、前記電子通過層は、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜とを有するので、前記電子通過層に印加された電界の大部分は絶縁膜に集中的にかかり、前記下部電極から前記電子通過層に注入された電子が絶縁膜にかかっている強電界により加速され前記表面電極へ向かってドリフトするから、電子放出効率を向上させることができる。
【００１３】
請求項６の発明は、請求項１ないし請求項４の発明において、前記電子通過層は、絶縁体層よりなるので、ＭＩＭ（Metal−Insulator−Metal）構造の電子源と同様に動作し、前記電子通過層の厚さを適宜設定することで電子放出特性を向上することができる。また、請求項５の発明に比べて前記電子通過層を容易に形成することが可能になる。
【００１４】
請求項７の発明は、請求項１ないし請求項４の発明において、前記電子通過層と前記下部電極との間に半導体層が介在し、前記電子通過層が絶縁体層よりなるので、ＭＩＳ（Metal−Insulator−Semiconductor）構造の電子源と同様に動作し、前記電子通過層の厚さを適宜設定することで電子放出特性を向上することができる。また、請求項５の発明に比べて前記電子通過層を容易に形成することが可能になる。
【００１５】
請求項８の発明は、請求項１ないし請求項７のいずれかに記載の電子源の製造方法であって、前記表面電極を形成するにあたって、前記電子通過層に前記金属間化合物層を積層した後、前記金属化合物層に前記貴金属層を積層し、前記金属間化合物層と前記貴金属層との積層膜に前記凹部を形成する熱処理工程を行うことを特徴とし、表面電極の抵抗値の増加を抑制しつつ電子放出効率の高効率化を図れる電子源を容易に製造することができる。
【００１６】
請求項９の発明は、請求項８の発明において、前記熱処理工程では、窒素雰囲気中にて３００℃〜４５０℃の温度範囲で熱処理を行うので、前記凹部を比較的低いプロセス温度で形成することができる。
【００１７】
【発明の実施の形態】
本実施形態の電子源１０は、図１に示すように、絶縁性基板（例えば、絶縁性を有するガラス基板、絶縁性を有するセラミック基板など）よりなる基板１の一表面側に電子源素子１０ａが形成されている。ここにおいて、電子源素子１０ａは、基板１の上記一表面側に形成された下部電極２と、下部電極２上に形成された半導体層としてノンドープの多結晶シリコン層３と、多結晶シリコン層３上に形成された後述の電子通過層６と、電子通過層６上に形成された表面電極７とで構成されている。つまり、電子源素子１０ａは、表面電極７と下部電極２とが対向しており、表面電極７と下部電極２との間に電子通過層６が介在している。ここに、下部電極２の厚さは３００ｎｍ程度の厚さに設定してあり、表面電極７の厚さは１０ｎｍを超えないように設定してある。なお、本実施形態では、基板１として絶縁性基板を用いているが、基板１としてシリコン基板などの半導体基板を用い、半導体基板と当該半導体基板に積層した導電性層（例えば、オーミック電極）とで下部電極２を構成するようにしてもよい。また、電子通過層６と下部電極２との間に多結晶シリコン層３を介在させてあるが、多結晶シリコン層３を介在させずに下部電極２上に電子通過層６を形成した構成を採用してもよい。
【００１８】
ところで、下部電極２は金属材料からなる単層（例えば、Ｍｏ，Ｃｒ，Ｗ，Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる単層）の薄膜により構成されているが、多層（例えば、Ｍｏ，Ｃｒ，Ｗ，Ｔｉ，Ｔａ，Ｎｉ，Ａｌ，Ｃｕ，Ａｕ，Ｐｔなどの金属あるいは合金あるいはシリサイドなど金属間化合物からなる多層）の薄膜により構成してもよいし、不純物をドープした多結晶シリコンなどの半導体材料により形成してもよい。
【００１９】
また、上述の電子通過層６は、多結晶シリコン層に対して後述のナノ結晶化プロセスおよび酸化プロセスを行うことにより形成されており、図３に示すように、多結晶シリコンの複数のグレイン（半導体結晶）５１と、各グレイン５１それぞれの表面に形成された薄いシリコン酸化膜５２と、隣り合うグレイン５１間に介在する多数のナノメータオーダのシリコン微結晶（半導体微結晶）よりなるナノ結晶シリコン６３と、各ナノ結晶シリコン６３の表面に形成され当該ナノ結晶シリコン６３の結晶粒径よりも小さな膜厚の絶縁膜である多数のシリコン酸化膜６４とを含んでおり、グレイン５１、ナノ結晶シリコン６３、各シリコン酸化膜５２，６４以外の領域はアモルファスシリコン若しくは一部が酸化したアモルファスシリコンよりなるアモルファス領域６５により構成されていると考えられる。すなわち、電子通過層６は、多結晶シリコンおよび多結晶シリコンの粒界付近に存在する多数のナノ結晶シリコン６３が混在している。なお、各グレイン５１は、基板１の厚み方向に沿って延びている（つまり、各グレイン５１は下部電極２の厚み方向に延びている）。
【００２０】
また、表面電極７は、電子通過層６に積層された金属間化合物層７ａと、金属間化合物層７ａに積層された貴金属層７ｂとの積層膜からなり、当該積層膜の厚さを局所的に薄くする多数の凹部８が当該積層膜の表面に形成されている。ここにおいて、金属間化合物層７ａを形成する金属間化合物としては、化学的安定性および物理的安定性の観点から、炭化物若しくは窒化物が適しており、熱的安定性および成膜工程の再現性の観点から、炭化チタン、炭化ジルコニウム、炭化ハフニウム、窒化チタン、窒化ジルコニウム、窒化ハフニウム、窒化ニオブ、窒化タンタルなどの金属間化合物を採用することが好ましい。
【００２１】
また、貴金属層７ｂは、貴金属材料である白金により形成されているが、白金に限らず、例えば金、イリジウムなどの他の貴金属材料により形成してもよい。ただし、成膜工程における再現性の観点からは白金を採用することが好ましい。
【００２２】
ところで、表面電極７は、後述のエミッション電流を増加させて電子放出効率を高めるために薄膜化する必要があり、金属間化合物層７ａの厚さが４ｎｍを超えないように設定してあり、金属間化合物層７ａと貴金属層７ｂとを合わせた厚さが１０ｎｍを超えないように設定してある。ただし、表面電極７は、上述のように、表面に多数の凹部８が形成されており、凹部８が形成された部位では、金属間化合物層７ａの表面が露出している。すなわち、凹部８の深さ寸法は貴金属層７ｂの厚さ寸法と略等しくなっている。なお、凹部８の深さ寸法は、貴金属層７ｂの厚さ寸法よりも小さくてもよく、例えば、貴金属層７ｂの厚さ寸法の半分程度の寸法でもよい。
【００２３】
図１に示す構成の電子源素子１０ａから電子を放出させるには、例えば、図２に示すように、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が下部電極２に対して高電位側となるように表面電極７と下部電極２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、下部電極２から注入された電子が電子通過層６をドリフトし表面電極７を通して放出される（図２中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。なお、電子通過層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。つまり、電子通過層６では、下部電極２に対して表面電極７を高電位側としたときに作用する電界により下部電極２から表面電極７へ向かう向きへ電子がドリフトする（通過する）ことになる。
【００２４】
電子源素子１０ａでは、表面電極７と下部電極２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極９と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉeと呼ぶことにすれば（図２参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉｅの比率（＝Ｉe／Ｉps）が大きいほど電子放出効率（＝（Ｉe／Ｉps）×１００〔％〕）が高くなるが、表面電極７と下部電極２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができ、電子放出特性の真空度依存性が小さくポッピング現象が発生せず安定して電子を放出することができる。
【００２５】
上述の電子源素子１０ａでは、次のようなモデルで電子放出が起こると考えられる。すなわち、表面電極７と下部電極２との間に表面電極７を高電位側として直流電圧Ｖpsを印加するとともに、コレクタ電極２１と表面電極７との間にコレクタ電極２１を高電位側として直流電圧Ｖｃを印加することにより、直流電圧Ｖpsが所定値（臨界値）に達すると、下部電極２から電子通過層６へ熱的励起された電子ｅ-が注入される。一方、電子通過層６に印加された電界の大部分はシリコン酸化膜６４にかかるから、注入された電子ｅ-はシリコン酸化膜６４にかかっている強電界により加速され、電子通過層６におけるグレイン５１の間の領域を表面に向かって図３中の矢印の向き（図３における上向き）へドリフトし、表面電極７をトンネルし真空中に放出される。したがって、電子通過層６では下部電極２から注入された電子がナノ結晶シリコン６３でほとんど散乱されることなくシリコン酸化膜６４にかかっている電界で加速されてドリフトし、表面電極７を通して放出され、電子通過層６で発生した熱がグレイン５１を通して放熱されるから、電子放出時にポッピング現象が発生せず、安定して電子を放出することができる。なお、電子通過層６の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。以上説明した動作原理の電子源素子は、弾道電子面放出型電子源（Ballistic  electron  Surface-emitting  Device）と呼ばれている。
【００２６】
しかして、本実施形態の電子源１０では、表面電極７が電子通過層６に積層された金属間化合物からなる金属間化合物層７ａと金属間化合物層７ａに積層された貴金属層７ｂとの積層膜からなり、当該積層膜の厚さを局所的に薄くする多数の凹部８が当該積層膜の表面に形成されているので、表面電極７において凹部８が形成されている部位では他の部位に比べて当該表面電極７中での電子の散乱によるエネルギ損失を低減することができ、かつ、表面電極７の抵抗値は金属間化合物層７ａと貴金属層７ｂとの積層膜の膜厚によりほぼ決まるので、表面電極７の抵抗値の増加を抑制しつつ電子放出効率の高効率化を図れる。
【００２７】
ところで、本実施形態では、上述の基板１としてガラス基板を用いているが、プロセス温度に応じて、石英ガラス基板、無アルカリガラス基板、低アルカリガラス基板、ソーダライムガラス基板などから適宜選択すればよく、セラミック基板を用いる場合には、例えばアルミナ基板などを用いればよい。なお、本実施形態の電子源１０をディスプレイの電子源として利用する場合には下部電極２、表面電極７、電子通過層６などを適宜にパターニングして多数の電子源素子１０ａを基板１の上記一表面側にマトリクス状に配列すればよい。
【００２８】
以下、本実施形態の電子源１０の製造方法について図４を参照しながら説明する。
【００２９】
まず、石英ガラス基板からなる基板１の一表面上に所定膜厚（例えば、３００ｎｍ程度）の金属膜（例えば、モリブデン膜）からなる下部電極２を形成した後、下部電極２上に所定膜厚（例えば、１．５μｍ）のノンドープの多結晶シリコン層３を形成することにより、図４（ａ）に示すような構造が得られる。なお、下部電極２の形成方法としては、例えば、スパッタ法やＣＶＤ法などを採用すればよい。また、下部電極２の形成方法としては、例えば、ノンドープの多結晶シリコン層を形成した後に熱拡散法によって多結晶シリコン層へｎ形不純物をドーピングする方法を採用してもよいし、多結晶シリコン層の成膜と同時にｎ形不純物をドーピングする方法を採用してもよい（つまり、イオン注入法や熱拡散法などを用いることなく導電性を有する多結晶シリコン層を基板１上に直接形成するようにしてもよい）。ここに、下部電極２の形成方法として成膜時に同時にドーピングする方法を採用すれば、下部電極２とノンドープの多結晶シリコン層３とを同一の成膜装置で連続的に形成する（出し入れすることなく連続して形成する）ようにすることも可能である。下部電極２はｎ形多結晶シリコン層に限らず、ｐ形多結晶シリコン層により構成してもよく、後者の場合には、ｐ形不純物をドーピングすればよい。また、ノンドープの多結晶シリコン層３の形成方法としては、例えば、ＣＶＤ法（ＬＰＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法など）やスパッタ法やＣＧＳ（Continuous  Grain  Silicon）法、アモルファスシリコンを堆積させた後にレーザアニールする方法などを採用すればよい。
【００３０】
ノンドープの多結晶シリコン層３を形成した後、上述のナノ結晶化プロセスを行うことにより、多結晶シリコンのグレイン５１（図３参照）とナノ結晶シリコン６３（図３参照）とアモルファスシリコンとが混在する複合ナノ結晶層４が形成され、図４（ｂ）に示すような構造が得られる。ここにおいて、ナノ結晶化プロセスでは、５５ｗｔ％のフッ化水素水溶液とエタノールとを１：０．８〜１：１．５の比で混合した混合液よりなる電解液の入った処理槽を利用し、白金電極（図示せず）と下部電極２との間に電圧を印加して、多結晶シリコン層３に光照射を行いながら所定の電流（例えば、電流密度が３０ｍＡ／ｃｍ2の電流）を所定時間（例えば、１０秒）だけ流すことによって複合ナノ結晶層４が形成される。なお、ナノ結晶化プロセスでは、多結晶シリコン層３のうち所望の領域のみが電解液に触れ他の部分は電解液に触れないようにシールして行えばよい。
【００３１】
上述のナノ結晶化プロセスの終了した後に、酸化プロセスを行うことによって上述の図３のような構成の複合ナノ結晶層からなる電子通過層６が形成され、図４（ｃ）に示すような構造が得られる。酸化プロセスでは、例えば、急速加熱法により複合ナノ結晶層４を酸化することによって上述のグレイン５１、ナノ結晶シリコン６３、各シリコン酸化膜５２，６４を含む電子通過層６（図３参照）が形成される。ここにおいて、急速加熱法による酸化プロセスでは、ランプアニール装置を用い、炉内をＯ2ガス雰囲気（標準状態での酸素ガス流量を０．２〜０．４Ｌ／ｍｉｎ）として基板温度を室温から所定の酸化温度（例えば、９００℃）まで規定の昇温速度（例えば、８０℃／ｓｅｃ）で上昇させて基板温度を所定の酸化時間（例えば、１時間）だけ維持することで急速熱酸化（Rapid  Thermal  Oxidation：ＲＴＯ）を行い、その後、基板温度を室温まで下降させている。なお、酸化プロセスは、急速加熱法に限らず、例えば、電解質溶液（例えば、１ｍｏｌ／ｌのＨ2ＳＯ4、１ｍｏｌ／ｌのＨＮＯ3、王水など）の入った酸化処理槽を利用し、白金電極（図示せず）と下部電極２との間に定電流を流し複合ナノ結晶層４を電気化学的に酸化することによって上述のグレイン５１、ナノ結晶シリコン６３、各シリコン酸化膜５２，６４を含む電子通過層６を形成するようにしてもよいし、プラズマによる酸化方法を採用するようにしてもよい。
【００３２】
電子通過層６を形成した後は、例えばスパッタ法などによって所定膜厚（１ｎｍ〜４ｎｍの範囲で適宜設定すればよい）の金属間化合物層７ａ、所定膜厚（例えば、３ｎｍ）の貴金属層７ｂを順次形成するで金属間化合物層７ａと貴金属層７ｂとの積層膜が構成され、図４（ｄ）に示す構造が得られる。ここに、金属間化合物層７ａの形成方法としては、スパッタ法（ＲＦスパッタ法、ＲＦマグネトロンスパッタ法、ＤＣスパッタ法、ＤＣマグネトロンスパッタ法、反応性スパッタ法など）、蒸着法、ＣＶＤ法などの薄膜形成方法を採用すればよい。また、スパッタ法や蒸着法などにより電子通過層６に金属膜を積層し当該金属膜を炭素ないし窒素を含むガス雰囲気中でアニールすることで金属間化合物層７ａを形成する方法や、スパッタ法や蒸着法などにより電子通過層６に金属膜を積層し当該金属膜へ炭素イオンないし窒素イオンを注入して金属間化合物層７ａを形成する方法などを採用してもよい。また、貴金属層７ｂの形成方法としても、スパッタ法（ＲＦスパッタ法、ＲＦマグネトロンスパッタ法、ＤＣスパッタ法、ＤＣマグネトロンスパッタ法、反応性スパッタ法など）、蒸着法、ＣＶＤ法などの薄膜形成方法を採用すればよい。
【００３３】
次に、金属間化合物層７ａと貴金属層７ｂとの積層膜の表面に多数の凹部８を形成する熱処理工程を行うことにより、図４（ｅ）に示す構造の電子源１０が得られる。ここにおいて、熱処理工程では、窒素雰囲気中にて３００℃〜４５０℃の温度範囲で所定時間（例えば、１５分〜１２０分）の熱処理を行っているので、凹部８を比較的低いプロセス温度で形成することができる。なお、本実施形態における熱処理工程では窒素雰囲気中にて熱処理を行っているが、他の不活性ガス中や真空中にて熱処理を行うようにしてもよい。また、熱処理としては、電気炉を用いたアニール、光照射によるアニール（例えば、ランプアニール）、レーザアニールなどを採用可能である。
【００３４】
しかして、本実施形態の電子源１０の製造方法によれば、表面電極７の抵抗値の増加を抑制しつつ電子放出効率の高効率化を図れる電子源１０を容易に製造することができる。
【００３５】
ところで、本実施形態では、上述のナノ結晶化プロセスにより形成した複合ナノ結晶層４に酸化プロセスを施すことによって電子通過層６を形成しているが、酸化プロセスの代わりに窒化プロセスや酸窒化プロセスを採用してもよく、窒化プロセス（例えば、急速熱窒化する窒化プロセス）を採用した場合には、図３にて説明した各シリコン酸化膜５２，６４がいずれもシリコン窒化膜となり、酸窒化プロセス（例えば、急速熱酸窒化する酸窒化プロセス）を採用した場合には、図３にて説明した各シリコン酸化膜５２，６４がいずれもシリコン酸窒化膜となる。
【００３６】
また、上述の実施形態では、図３に示す構成の複合ナノ結晶層が電子通過層６を構成しているが、電子通過層６として例えばＡｌ2Ｏ3，ＳｉＯ2などからなる絶縁体層を採用することで、上述の半導体層を設けている場合にはＭＩＳ（Metal−Insulator−Semiconductor）構造の電子源と同様に動作し、上述の半導体層を設けていない場合にはＭＩＭ（Metal−Insulator−Metal）構造の電子源と同様に動作し、両者とも電子通過層の厚さを適宜設定することで電子放出特性を向上することができる。しかも、電子通過層を容易に形成することが可能になる。
【００３７】
【発明の効果】
請求項１の発明は、下部電極と、表面電極と、下部電極と表面電極との間に介在し電子が通過する電子通過層とを備え、電子通過層を通過した電子が表面電極を通して放出される電子源であって、表面電極は、電子通過層に積層された金属間化合物層と、金属間化合物層に積層された貴金属層との積層膜からなり、当該積層膜の厚さを局所的に薄くする多数の凹部が当該積層膜の表面に形成され、凹部は積層膜に対して熱処理を行うことにより形成されてなるものであり、表面電極において凹部が形成されている部位では他の部位に比べて当該表面電極中での電子の散乱によるエネルギ損失を低減することができ、かつ、表面電極の抵抗値は金属間化合物層と貴金属層との積層膜の膜厚によりほぼ決まるので、表面電極の抵抗値の増加を抑制しつつ電子放出効率の高効率化を図れるという効果がある。
【００３８】
請求項２の発明は、請求項１の発明において、前記金属間化合物層は、炭化物若しくは窒化物からなるので、前記金属間化合物層の化学的安定性および物理的安定性を高めることができるという効果がある。
【００３９】
請求項３の発明は、請求項１の発明において、前記金属間化合物層は、炭化チタン、炭化ジルコニウム、炭化ハフニウム、窒化チタン、窒化ジルコニウム、窒化ハフニウム、窒化ニオブ、窒化タンタルから選択される金属間化合物により形成されているので、前記金属間化合物層の熱的安定性および前記金属間化合物層の成膜工程における再現性を高めることができるという効果がある。
【００４０】
請求項４の発明は、請求項１ないし請求項３の発明において、前記貴金属層は、白金、金、イリジウムから選択される貴金属材料により形成されているので、前記貴金属層の成膜工程における再現性を高めることができるという効果がある。
【００４１】
請求項５の発明は、請求項１ないし請求項４の発明において、前記電子通過層は、ナノメータオーダの多数の半導体微結晶と、各半導体微結晶それぞれの表面に形成され半導体微結晶の結晶粒径よりも小さな膜厚の多数の絶縁膜とを有するので、前記電子通過層に印加された電界の大部分は絶縁膜に集中的にかかり、前記下部電極から前記電子通過層に注入された電子が絶縁膜にかかっている強電界により加速され前記表面電極へ向かってドリフトするから、電子放出効率を向上させることができるという効果がある。
【００４２】
請求項６の発明は、請求項１ないし請求項４の発明において、前記電子通過層は、絶縁体層よりなるので、ＭＩＭ（Metal−Insulator−Metal）構造の電子源と同様に動作し、前記電子通過層の厚さを適宜設定することで電子放出特性を向上することができるという効果がある。また、請求項５の発明に比べて前記電子通過層を容易に形成することが可能になるという利点がある。
【００４３】
請求項７の発明は、請求項１ないし請求項４の発明において、前記電子通過層と前記下部電極との間に半導体層が介在し、前記電子通過層が絶縁体層よりなるので、ＭＩＳ（Metal−Insulator−Semiconductor）構造の電子源と同様に動作し、前記電子通過層の厚さを適宜設定することで電子放出特性を向上することができるという効果がある。また、請求項５の発明に比べて前記電子通過層を容易に形成することが可能になるという利点がある。
【００４４】
請求項８の発明は、請求項１ないし請求項７のいずれかに記載の電子源の製造方法であって、前記表面電極を形成するにあたって、前記電子通過層に前記金属間化合物層を積層した後、前記金属化合物層に前記貴金属層を積層し、前記金属間化合物層と前記貴金属層との積層膜に前記凹部を形成する熱処理工程を行うので、表面電極の抵抗値の増加を抑制しつつ電子放出効率の高効率化を図れる電子源を容易に製造することができるという効果がある。
【００４５】
請求項９の発明は、請求項８の発明において、前記熱処理工程では、窒素雰囲気中にて３００℃〜４５０℃の温度範囲で熱処理を行うので、前記凹部を比較的低いプロセス温度で形成することができるという効果がある。
【図面の簡単な説明】
【図１】実施形態の電子源を示し、（ａ）は概略断面図、（ｂ）は概略平面図である。
【図２】同上の電子源の動作説明図である。
【図３】同上の電子源の動作説明図である。
【図４】同上の電子源の製造方法を説明するための主要工程断面図である。
【符号の説明】
１  基板
２  下部電極
３  多結晶シリコン層
６  電子通過層
７  表面電極
７ａ  金属間化合物層
７ｂ  貴金属層
８  凹部
１０  電子源
１０ａ  電子源素子
【図１】
0003755474.tif 000002
【図２】
0003755474.tif 000003
【図３】
0003755474.tif 000004
【図４】
0003755474.tif 000005