(57)【特許請求の範囲】
【請求項１】
キャリアまたは局部発振波を入力する１つの整合回路と、第１のデュアルゲートＦＥＴの第１ゲートに上記整合回路を通じたキャリアを入力し第２ゲートにベースバンド信号を入力して、それらキャリアおよびベースバンド信号をミキシングした高周波信号を出力する送信変調回路と、第２のデュアルゲートＦＥＴの第１ゲートに高周波信号を入力し第２ゲートに上記整合回路を通じた局部発振波を入力して、それら高周波信号および局部発振波をミキシングした中間周波信号を出力する受信ミクサ回路とを備えた送受信一体化回路。
【請求項２】
キャリアまたは局部発振波を入力する１つの整合回路と、トリプルゲートＦＥＴの第１ゲートに上記整合回路を通じたキャリアを入力し第２ゲートにベースバンド信号を入力し第３ゲートを高周波的に接地して、それらキャリアおよびベースバンド信号をミキシングした高周波信号を出力する送信変調回路と、デュアルゲートＦＥＴの第１ゲートに高周波信号を入力し第２ゲートに上記整合回路を通じた局部発振波を入力して、それら高周波信号および局部発振波をミキシングした中間周波信号を出力する受信ミクサ回路とを備えた送受信一体化回路。
【請求項３】
送信変調回路の高周波信号出力側に接続された第１のバイアス回路と、受信ミクサ回路の中間周波信号出力側に接続された第２のバイアス回路とを備え、上記送信変調回路の動作時は、上記第２のバイアス回路のバイアスを停止し、上記受信ミクサ回路の動作時は、上記第１のバイアス回路のバイアスを停止することを特徴とする請求項１または請求項２記載の送受信一体化回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、高周波信号をベースバンド信号で直接変調する送信変調回路と高周波信号を中間周波数信号に周波数変換する受信ミクサ回路とを一体化構成した送受信一体化回路に関するものである。
【０００２】
【従来の技術】
図７は例えば電子通信学会信学会技術研究報告「Ｖｏｌ．９８  Ｎｏ．５１８（１９９９年１月２１日発行）のｐｐ４７〜５０」に示された従来の送受信一体化回路を示す回路図であり、図において、１は半導体基板、２および３はその半導体基板１上に一体構成された送信変調回路、および受信ミクサ回路である。４はキャリア入力端子、５は局部発振波入力端子、６はベースバンド信号入力端子、７は高周波信号出力端子、８は高周波信号入力端子、９は中間周波信号出力端子である。送信変調回路２において、１０はキャリア入力端子４から入力されたキャリアをインピーダンス変換する整合回路、１１はその第１ゲートＧ１に整合回路１０が接続され、第２ゲートＧ２にベースバンド信号入力端子６が接続され、ドレインＤに高周波信号出力端子７が接続され、ソースＳが接地されたデュアルゲートＦＥＴである。また、受信ミクサ回路３において、１２は局部発振波入力端子５から入力された局部発振波をインピーダンス変換する整合回路、１３はその第１ゲートＧ１に高周波信号入力端子８が接続され、第２ゲートＧ２に整合回路１２が接続され、ドレインＤに中間周波信号出力端子９が接続され、ソースＳが接地されたデュアルゲートＦＥＴである。
【０００３】
次に動作について説明する。
まず、送信変調回路２について説明する。キャリア入力端子４から入力されたキャリアは、整合回路１０にてインピーダンス変換されて、入力されたキャリアのデュアルゲートＦＥＴ１１による反射を防いで、そのデュアルゲートＦＥＴ１１の第１ゲートＧ１に入力される。
ここでデュアルゲートＦＥＴは、第１ゲートおよび第２ゲートから入力された電圧に応じてドレインからソースに流れる電流を制御するものであり、デュアルゲートＦＥＴ１１は、整合回路１０を通じたキャリアを第１ゲートＧ１に入力すると共に、ベースバンド信号入力端子６からのベースバンド信号を第２ゲートＧ２に入力し、それらキャリアおよびベースバンド信号をミキシングした高周波信号をドレイン端子を通じて高周波信号出力端子７から出力する。
【０００４】
次に、受信ミクサ回路３について説明する。局部発振波入力端子５から入力された局部発振波は、キャリア入力端子４から入力されたキャリアと同一の周波数であり、整合回路１２にてインピーダンス変換されて、入力された局部発振波のデュアルゲートＦＥＴ１３による反射を防いで、そのデュアルゲートＦＥＴ１３の第１ゲートＧ２に入力される。
デュアルゲートＦＥＴ１３は、高周波信号入力端子８からの高周波信号を第１ゲートＧ１に入力すると共に、整合回路１２を通じた局部発振波を第２ゲートＧ２に入力し、それら高周波信号および局部発振波をミキシングした中間周波信号をドレイン端子を通じて中間周波信号出力端子９から出力する。
【０００５】
【発明が解決しようとする課題】
従来の送受信一体化回路は以上のように構成されているので、送信変調回路２に入力されるキャリアと、受信ミクサ回路３に入力される局部発振波とでそれぞれ整合回路１０，１２を設けているため、回路規模が大きくなるという課題があった。
また、送信変調回路２では、１つのデュアルゲートＦＥＴ１１によって変調を行っているので、キャリア遮断時に十分なアイソレーションが取れずに、高い変調度が得られないという課題があった。
さらに、２つのデュアルゲートＦＥＴ１１，１３に個別にキャリアまたは局部発振波を入力しているため、どちらか一方のデュアルゲートＦＥＴにキャリアまたは局部発振波を入力する場合に比べて、より大きなキャリア電力または局部発振波電力が必要になってしまう課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、小形な送受信一体化回路を得ることを目的とする。
また、この発明は変調度が大きい変調特性を有する送受信一体化回路を得ることを目的とする。
さらに、少ないキャリア電力または局部発振波電力によって動作する送受信一体化回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係る送受信一体化回路は、キャリアまたは局部発振波を入力する１つの整合回路と、第１のデュアルゲートＦＥＴの第１ゲートに整合回路を通じたキャリアを入力し第２ゲートにベースバンド信号を入力して、それらキャリアおよびベースバンド信号をミキシングした高周波信号を出力する送信変調回路と、第２のデュアルゲートＦＥＴの第１ゲートに高周波信号を入力し第２ゲートに整合回路を通じた局部発振波を入力して、それら高周波信号および局部発振波をミキシングした中間周波信号を出力する受信ミクサ回路とを備えたものである。
【０００８】
この発明に係る送受信一体化回路は、キャリアまたは局部発振波を入力する１つの整合回路と、トリプルゲートＦＥＴの第１ゲートに整合回路を通じたキャリアを入力し第２ゲートにベースバンド信号を入力し第３ゲートを高周波的に接地して、それらキャリアおよびベースバンド信号をミキシングした高周波信号を出力する送信変調回路と、デュアルゲートＦＥＴの第１ゲートに高周波信号を入力し第２ゲートに整合回路を通じた局部発振波を入力して、それら高周波信号および局部発振波をミキシングした中間周波信号を出力する受信ミクサ回路とを備えたものである。
【０００９】
この発明に係る送受信一体化回路は、送信変調回路の高周波信号出力側に接続された第１のバイアス回路と、受信ミクサ回路の中間周波信号出力側に接続された第２のバイアス回路とを備え、送信変調回路の動作時は、第２のバイアス回路のバイアスを停止し、受信ミクサ回路の動作時は、第１のバイアス回路のバイアスを停止するようにしたものである。
【００１０】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による送受信一体化回路を示す回路図であり、図において、１は半導体基板、２１はキャリアまたは局部発振波を入力する入力端子、６はベースバンド信号入力端子、７は高周波信号出力端子、８は高周波信号入力端子、９は中間周波信号出力端子である。
２２は入力端子４から入力されたキャリアまたは局部発振波をインピーダンス変換する１つの整合回路、１１は第１ゲートＧ１に整合回路２２が接続され、第２ゲートＧ２にベースバンド信号入力端子６が接続され、ドレインＤに高周波信号出力端子７が接続され、ソースＳが接地されたデュアルゲートＦＥＴ（第１のデュアルゲートＦＥＴ：送信変調回路）である。また、１３は第１ゲートＧ１に高周波信号入力端子８が接続され、第２ゲートＧ２に整合回路２２が接続され、ドレインＤに中間周波信号出力端子９が接続され、ソースＳが接地されたデュアルゲートＦＥＴ（第２のデュアルゲートＦＥＴ：受信ミクサ回路）である。
【００１１】
次に動作について説明する。
入力端子２１に入力されたキャリアまたはそのキャリアと同一の周波数の局部発振波は、整合回路２２にてインピーダンス変換されて、入力されたキャリアまたは局部発振波のデュアルゲートＦＥＴ１１，１３による反射を防いで、そのデュアルゲートＦＥＴ１１，１３の第１ゲートＧ１、第２ゲートＧ２に入力される。
ここでデュアルゲートＦＥＴは、第１ゲートおよび第２ゲートから入力された電圧に応じてドレインからソースに流れる電流を制御するものであり、デュアルゲートＦＥＴ１１は、整合回路２２を通じたキャリアを第１ゲートＧ１に入力すると共に、ベースバンド信号入力端子６からのベースバンド信号を第２ゲートＧ２に入力し、それらキャリアおよびベースバンド信号をミキシングした高周波信号をドレイン端子を通じて高周波信号出力端子７から出力する。
一方、デュアルゲートＦＥＴ１３は、高周波信号入力端子８からの高周波信号を第１ゲートＧ１に入力すると共に、整合回路２２を通じた局部発振波を第２ゲートＧ２に入力し、それら高周波信号および局部発振波をミキシングした中間周波信号をドレイン端子を通じて中間周波信号出力端子９から出力する。
【００１２】
以上のように、この実施の形態１によれば、キャリアおよび局部発振波に対する整合回路２２を共通化することにより、送信変調回路と受信ミクサ回路を一体化した小形な送受信一体化回路を得ることができる効果が得られる。
【００１３】
実施の形態２．
図２はこの発明の実施の形態２による送受信一体化回路を示す回路図であり、図において、２３は第１ゲートＧ１に整合回路２２が接続され、第２ゲートＧ２にベースバンド信号入力端子６が接続され、第３ゲートＧ３に一端が接地されたコンデンサ２４が接続され、ドレインＤに高周波信号出力端子７が接続され、ソースＳが接地されたトリプルゲートＦＥＴ（送信変調回路）である。
その他の構成は図１と同一であるのでその重複する説明を省略する。
【００１４】
次に動作について説明する。
トリプルゲートＦＥＴ２３は、整合回路２２を通じたキャリアを第１ゲートＧ１に入力すると共に、ベースバンド信号入力端子６からのベースバンド信号を第２ゲートＧ２に入力し、それらキャリアおよびベースバンド信号をミキシングした高周波信号をドレイン端子を通じて高周波信号出力端子７から出力する。
図３は送信変調回路を示す等価回路図であり、トリプルゲートＦＥＴ２３は、第１ゲートＧ１近傍ではソース接地のＦＥＴ増幅器２５として動作し、第３ゲートＧ３近傍では、第３ゲートＧ３をコンデンサ２４により高周波的に接地することにより、ゲート接地のＦＥＴ増幅器２６として動作する。ＦＥＴ増幅器２５に流れるドレイン電流を、第２ゲートＧ２に印加するベースバンド信号により制御することにより、２つのＦＥＴ増幅器２５，２６の利得を可変することができる。
なお、デュアルゲートＦＥＴ１３からなる受信ミクサ回路の動作は、実施の形態１と同一であるため説明を省略する。
【００１５】
以上のように、この実施の形態２によれば、トリプルゲートＦＥＴ２３により送信変調回路を構成したので、第２ゲートＧ２に印加するベースバンド信号により利得を可変することができ、シングルゲートＦＥＴおよびデュアルゲートＦＥＴ１１を用いた場合に比べてその利得の可変量は大きく、キャリア遮断時のアイソレーションが高くなり、変調度を高くすることができる効果が得られる。
【００１６】
実施の形態３．
図４はこの発明の実施の形態３による送受信一体化回路を示す回路図であり、図において、２７はデュアルゲートＦＥＴ１１のドレイン端子に接続されたバイアス回路（第１のバイアス回路）、２８はデュアルゲートＦＥＴ１３のドレイン端子に接続されたバイアス回路（第２のバイアス回路）、２９はバイアス回路２７の電源端子、３０はバイアス回路２８の電源端子である。
その他の構成は図１と同一であるのでその重複する説明を省略する。
【００１７】
次に動作について説明する。
デュアルゲートＦＥＴ１１からなる送信変調回路の動作時には、デュアルゲートＦＥＴ１３からなる受信ミクサ回路の電源端子３０への電源供給を停止させ、バイアス回路２８を動作不能にして、送信変調回路だけ動作させる。
一方、デュアルゲートＦＥＴ１３からなる受信ミクサ回路の動作時には、デュアルゲートＦＥＴ１１からなる送信変調回路の電源端子２９への電源供給を停止させ、バイアス回路２７を動作不能にして、受信ミクサ回路だけ動作させる。
【００１８】
以上のように、この実施の形態３によれば、送信変調回路および受信ミクサ回路のうちの動作させたい方のバイアス回路だけに電源供給を行うことにより、動作させたくない、すなわち、電源供給していないデュアルゲートＦＥＴの入力インピーダンスが高くなり、リアクタンス成分が主になるために、動作させたいデュアルゲートＦＥＴに効率良くキャリアまたは局部発振波を入力することができる。また、不必要な電流の消費を防ぐことができ、消費電流の低い送受信一体回路を得ることができる効果が得られる。
なお、上記実施の形態１から３では、半導体基板１上に回路を一体化した場合について示したが、個別部品を組み合わせたディスクリート構成にしても同一の効果が得られる。
また、上記実施の形態３では、実施の形態１に示したようなデュアルゲートＦＥＴ１１からなる送信変調回路に適用したものについて示したが、実施の形態２に示したようなトリプルゲートＦＥＴ２３からなる送信変調回路に適用しても良い。
【００１９】
実施の形態４．
図５はこの発明の実施の形態４による送受信一体化回路を示す回路図であり、図において、３１は整合回路２２を搭載した誘電体基板、３２はデュアルゲートＦＥＴ１１，１３を搭載した半導体基板である。
その他の構成は図１と同一であるのでその重複する説明を省略する。
【００２０】
次に動作について説明する。
整合回路２２は、マイクロストリップ回路などから構成される場合が多いので、誘電体基板３１上に構成し、一方、デュアルゲートＦＥＴ１１，１３は、半導体基板３２上に構成する。
【００２１】
以上のように、この実施の形態４によれば、整合回路２２を誘電体基板３１上に搭載し、デュアルゲートＦＥＴ１１，１３を半導体基板３２上に搭載したので、各構成の製作を容易にすることができる。また、製作後に入力されるキャリアおよび局部発振波の周波数が変更になっても、構成が周波数に依存する整合回路２２を搭載した誘電体基板３１だけを取り替えれば良く、歩留を良好にすることができる効果が得られる。
【００２２】
実施の形態５．
図６はこの発明の実施の形態５による送受信一体化回路を示す回路図であり、図において、３３は整合回路２２およびデュアルゲートＦＥＴ１３を搭載した半導体基板、３４はデュアルゲートＦＥＴ１１を搭載した半導体基板である。
その他の構成は図１と同一であるのでその重複する説明を省略する。
【００２３】
次に動作について説明する。
整合回路２２およびデュアルゲートＦＥＴ１３は、半導体基板３３上に構成し、一方、デュアルゲートＦＥＴ１１は、半導体基板３４上に構成する。
【００２４】
以上のように、この実施の形態５によれば、整合回路２２およびデュアルゲートＦＥＴ１３を半導体基板３３上に搭載し、デュアルゲートＦＥＴ１１を半導体基板３４上に搭載したので、例えば、部品のばらつきなどによりデュアルゲートＦＥＴ１１の性能が落ちる場合に、デュアルゲートＦＥＴ１３を搭載した半導体基板３３だけを取り替えれば良く、歩留を良好にすることができる効果が得られる。
なお、上記実施の形態５では、整合回路２２およびデュアルゲートＦＥＴ１３を半導体基板３３上に搭載したが、整合回路２２を誘電体基板上に搭載し、デュアルゲートＦＥＴ１３だけを半導体基板３３上に搭載するようにしても良く、さらに、歩留を良好にすることができる効果が得られる。
【００２５】
【発明の効果】
以上のように、この発明によれば、キャリアまたは局部発振波を入力する１つの整合回路と、第１のデュアルゲートＦＥＴの第１ゲートに整合回路を通じたキャリアを入力し第２ゲートにベースバンド信号を入力して、それらキャリアおよびベースバンド信号をミキシングした高周波信号を出力する送信変調回路と、第２のデュアルゲートＦＥＴの第１ゲートに高周波信号を入力し第２ゲートに整合回路を通じた局部発振波を入力して、それら高周波信号および局部発振波をミキシングした中間周波信号を出力する受信ミクサ回路とを備えるように構成したので、キャリアおよび局部発振波に対する整合回路を共通化することにより、送信変調回路と受信ミクサ回路を一体化した小形な送受信一体化回路を得ることができる効果が得られる。
【００２６】
この発明によれば、キャリアまたは局部発振波を入力する１つの整合回路と、トリプルゲートＦＥＴの第１ゲートに整合回路を通じたキャリアを入力し第２ゲートにベースバンド信号を入力し第３ゲートを高周波的に接地して、それらキャリアおよびベースバンド信号をミキシングした高周波信号を出力する送信変調回路と、デュアルゲートＦＥＴの第１ゲートに高周波信号を入力し第２ゲートに整合回路を通じた局部発振波を入力して、それら高周波信号および局部発振波をミキシングした中間周波信号を出力する受信ミクサ回路とを備えるように構成したので、第２ゲートに印加するベースバンド信号により利得を可変することができ、シングルゲートＦＥＴおよびデュアルゲートＦＥＴを用いた場合に比べてその利得の可変量は大きく、キャリア遮断時のアイソレーションが高くなり、変調度を高くすることができる効果が得られる。
【００２７】
この発明によれば、送信変調回路の高周波信号出力側に接続された第１のバイアス回路と、受信ミクサ回路の中間周波信号出力側に接続された第２のバイアス回路とを備え、送信変調回路の動作時は、第２のバイアス回路のバイアスを停止し、受信ミクサ回路の動作時は、第１のバイアス回路のバイアスを停止するように構成したので、バイアスを停止したＦＥＴの入力インピーダンスが高くなり、リアクタンス成分が主になるために、動作させたいＦＥＴに効率良くキャリアまたは局部発振波を入力することができる。また、不必要な電流の消費を防ぐことができ、消費電流の低い送受信一体回路を得ることができる効果が得られる。
【図面の簡単な説明】
【図１】  この発明の実施の形態１による送受信一体化回路を示す回路図である。
【図２】  この発明の実施の形態２による送受信一体化回路を示す回路図である。
【図３】  送信変調回路を示す等価回路図である。
【図４】  この発明の実施の形態３による送受信一体化回路を示す回路図である。
【図５】  この発明の実施の形態４による送受信一体化回路を示す回路図である。
【図６】  この発明の実施の形態５による送受信一体化回路を示す回路図である。
【図７】  従来の送受信一体化回路を示す回路図である。
【符号の説明】
１１  デュアルゲートＦＥＴ（第１のデュアルゲートＦＥＴ：送信変調回路）、１３  デュアルゲートＦＥＴ（第２のデュアルゲートＦＥＴ：受信ミクサ回路）、２２  整合回路、２３  トリプルゲートＦＥＴ（送信変調回路）、２７  バイアス回路（第１のバイアス回路）、２８  バイアス回路（第２のバイアス回路）。
【図１】
0003841979.tif 000002
【図２】
0003841979.tif 000003
【図３】
0003841979.tif 000004
【図４】
0003841979.tif 000005
【図５】
0003841979.tif 000006
【図６】
0003841979.tif 000007
【図７】
0003841979.tif 000008