(57)【特許請求の範囲】
【請求項１】
半導体基板表面上に第１絶縁膜を堆積させた後、レジストパターニングを行い、上記第１絶縁膜に対して等方性エッチングを行ってエッチングマスクを形成する工程と、
上記エッチングマスクを用いて上記半導体基板を異方性エッチングし、上記半導体基板の表面に半導体突起部を形成する工程と、
上記エッチングマスクを除去した後、上記半導体基板上に第２絶縁膜を堆積させて上記半導体突起部を埋め戻し、上記第２絶縁膜の表面を平坦化する工程と、
上記半導体基板上における量子細線が形成される領域以外の領域を覆うレジストパターンを形成し、上記レジストパターンをマスクとして上記第２絶縁膜に対して異方性エッチングを行い、上記半導体突起部の頂を上記第２絶縁膜の表面に露出させて半導体露出部を形成する工程と、
上記レジストパターンを除去した後、上記半導体露出部に量子細線をエピタキシャル成長させる工程と、
上記量子細線の下部を酸化し、上記量子細線と半導体基板とを絶縁分離する工程を備えたことを特徴とする量子細線の製造方法。
【請求項２】
半導体基板表面上に第１絶縁膜を堆積させた後、レジストパターニングを行い、上記第１絶縁膜に対して異方性エッチングを行ってエッチングマスクを形成する工程と、
上記エッチングマスクを用いて上記半導体基板に対して結晶面異方性エッチングを行い、上記半導体基板の表面に先端が鋭角な半導体凸部を形成する工程と、
上記エッチングマスクを除去した後、上記半導体基板上に第２絶縁膜を堆積させて上記半導体凸部を埋め戻し、上記第２絶縁膜の表面を平坦化する工程と、
上記半導体基板上における量子細線が形成される領域以外の領域を覆うレジストパターンを形成し、上記レジストパターンをマスクとして上記第２絶縁膜を異方性エッチングし、上記半導体凸部の頂を上記第２絶縁膜の表面に露出させて半導体露出部を形成する工程と、
上記レジストパターンを除去した後、上記半導体露出部に量子細線をエピタキシャル成長させる工程と、
上記量子細線の下部を酸化し、上記量子細線と半導体基板とを絶縁分離する工程を備えたことを特徴とする量子細線の製造方法。
【請求項３】
請求項１あるいは請求項２に記載の量子細線の製造方法において、
上記量子細線をエピタキシャル成長させる工程では、
上記半導体露出部が形成された半導体基板を反応室に導入して、上記反応室内が１０-6Ｔorr以下の高真空になるように排気した後、
上記反応室内に原料ガスを流し、その原料ガス分圧が１０-2Ｔorr以下の圧力下で、上記量子細線の気相成長を行うようになっていることを特徴とする量子細線の製造方法。
【請求項４】
請求項３に記載の量子細線の製造方法において、
上記原料ガスとしてモノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロルシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうち何れか一つを用いて、上記量子細線としてシリコン細線を形成することを特徴とする量子細線の製造方法。
【請求項５】
請求項３に記載の量子細線の製造方法において、
上記原料ガスとして、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)あるいは四フツ化ゲルマニウム(ＧeＦ4)のうち何れか一つを用いて、上記量子細線としてゲルマニウム細線を形成することを特徴とする量子細線の製造方法。
【請求項６】
請求項３に記載の量子細線の製造方法において、
上記原料ガスとしてモノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロルシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうちの何れか一つと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)または四フツ化ゲルマニウム(ＧeＦ4)のうち何れか一つとの混合ガスを用いて、上記量子細線としてシリコンゲルマニウム細線を形成することを特徴とする量子細線の製造方法。
【請求項７】
請求項３に記載の量子細線の製造方法において、
有機アルミニウムを用いて、上記量子細線としてアルミニウム細線を形成することを特徴とする量子細線の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、絶縁性基板上あるいは絶縁層を介した半導体基板上に量子サイズ効果を生じさせ得る程度に微小な金属または半導体からなる量子細線を形成する量子細線の製造方法に関する。
【０００２】
【従来の技術】
今や、産業の基幹となったエレクトロニクスの進歩を支えてきた大規模集積回路(ＬＳＩ)は、微細化によって、大容量,高速,低消費電力等の性能を飛躍的に向上させてきた。
しかしながら、素子のサイズが０.１μm以下になると、従来の素子による動作原理の限界に到達すると考えられ、新しい動作原理に基づいた新しい素子の研究が活発に行われている。この新しい素子として、ナノメータサイズの量子ドットや量子細線と呼ばれる微細構造を有するものがある。上記ナノメータサイズの量子ドットは、種々の量子効果デバイスと共に、特にクーロンブロッケード現象を利用した単電子デバイスヘの応用のために、盛んに研究が行われている。また、上記ナノメータサイズの量子細線は、量子効果を利用した超高速トランジスタへの応用が期待されている。
【０００３】
特に、上記ナノメータサイズの量子細線においては、半導体結晶中における電子の波長(ド・ブロイ波長)と同程度の幅を持つ半導体層に電子を閉じ込めることによって上記電子の自由度を制限し、これによって生ずる量子化現象を利用して新しい動作原理に基づく半導体量子デバイスを作製する試みが行われている。すなわち、半導体層中における電子の波長は約１０nmであるから、チャネル幅を電子の波長(幅１０nm)程度とすると、上記電子はこの細線中を殆ど散乱を受けずに移動できるために、電子の移動度が上昇することが理論的に導き出されている。
【０００４】
したがって、上述のような量子細線を平面上に多数配列した伝導層を作成し、この伝導層内の電子数をゲート電極の作用によって制御することで、従来のトランジスタに比して高速性に優れた量子細線トランジスタを作製することができるのである。また、上述のような量子細線をレーザの発光層に多数組み込むことによって、小さい注入電流でもシャープなスペクトルを有する高効率で高周波特性に優れた半導体レーザ素子を得ることができるのである。
【０００５】
従来、上記量子細線の形成方法として、以下の(１)〜(３)の文献に記載されようなものが提案されている。
(１)  特開平５-５５１４１号公報
図９は、上記(１)の文献に開示された「異方性エッチングを利用したＳＯＩ基板上のＳi細線の製造方法」を示す工程図である。
【０００６】
図９において、先ず、図９(a)に示すように、シリコン基板１,絶縁膜２および結晶シリコン層３からなる(１００)ＳＯＩ(シリコン・オン絶縁体)基板上に、図９(b)に示すようにマスク材層４を堆積した後、後に量子細線を形成する領域にストライプ状の窓を形成する。
【０００７】
次に、図９(c)に示すように、上記窓内の結晶シリコン層３をＫＯＨ等によって、(１１１)面を露出させながら異方性エッチングで除去する。そうした後、図９(d)に示すように、マスク材層４を除去する。最後に、図９(e)に示すように再度ＫＯＨ等を用いて異方性エッチングを行うと、(１００)面のエッチ速度が速いのに対して(１１１)面のエッチ速度が遅いので、二つの面が(１１１)面によって構成された三角柱からなる量子細線５が形成される。
【０００８】
(２)  特開平５-２９６３２号公報
図１０は、上記(２)の文献に開示された「異方性エッチングを利用したＳi基板上のＳi細線の製造方法」を示す工程図である。
【０００９】
図１０において、まず、図１０(a)に示すように、シリコン(１００)基板１１上に、酸化シリコン膜もしくは窒化シリコン膜からなるエッチングマスク１２を形成する。次に、図１０(b)に示すように、シリコン異方性エッチング液を用いてシリコン(１００)基板１１をエッチングし、三角状の縦断面を有する凸部を形成する。
【００１０】
次に、図１０(c)に示すように、エッチングマスク１２を除去し、窒化シリコン膜１３を形成後、上記凸部の頂部を覆うように、レジストパターン１４を形成する。そして、図１０(d)に示すように、上記レジストパターン１４をマスクとして、窒化シリコン膜１３およびシリコン(１００)基板１１をエッチングする。
【００１１】
次に、図１０(e)に示すように、上記レジストパターン１４を除去した後、シリコン(１００)基板１１を酸化する。その場合、窒化シリコン膜１３が耐酸化マスクとなるため、上記凸部の頂部付近に酸化されない領域１５が残る。最後に、図１０(f)に示すように、窒化シリコン膜１３を除去すると、シリコン(１００)基板１１とは絶縁分離された、シリコン細線(上記領域)１５が上記凸部の頂上に形成される。
【００１２】
(３)  特開平５−２９６１３号公報
図１１は、上記(３)の文献に開示された「チタンシリサイド化を利用したＳi稜線部へのゲート電極形成におけるＳi細線素子の製造方法」を示す工程図である。
【００１３】
図１１において、先ず、図１１(a)に示すように、シリコン基板２１上にシリコン酸化膜パターン２２を形成する。続いて、図１１(b)に示すように、シリコン異方性エッチングによって、三角状の縦断面を有する凸部を形成する。そうした後、図１１(c)に示すように、シリコン酸化膜パターン２２を除去して上記凸部を露出させる。
【００１４】
次に、図１１(d)に示すように、酸化を行ってゲート絶縁膜２３を形成する。そうした後、多結晶シリコン膜を堆積させ、不純物をドーピングし、導電型の多結晶シリコン膜２４とする。さらに、チタン膜２５を堆積させた後、レジスト２７の塗布とエッチバックとを行う。こうして、上記凸部の稜線部２６のみを露出させて他の領域はレジスト２７で被覆する。そして、図１１(e)に示すように、上記凸部の稜線部２６上のチタン膜２５を除去する。
【００１５】
次に、図１１(f)に示すように、上記レジスト２７を除去した後、熱処理を行ってシリサイド化反応させ、チタンシリサイド膜２８を形成する。その場合、上記凸部の稜線部２６上の多結晶シリコン膜２９はシリサイド化されず、多結晶シリコンのまま残る。次に、図１１(g)に示すように、フッ酸処理を行い、チタンシリサイド膜２８を除去することによって、稜線部２６上の多結晶シリコン膜２９およびゲート絶縁膜２３のみが残り、量子細線２９から成るゲート電極が形成される。その場合、稜線部２６におけるゲート電極２９に対向する頂部がチャネル領域として使用される。
【００１６】
【発明が解決しようとする課題】
しかしながら、上記文献(１)〜(３)に記載された従来の量子細線の形成方法には、以下のような問題がある。すなわち、文献(１)では、基板がＳＯＩである場合にのみ有効な方法であり、従来から使用されているＳi基板に適用することができないという問題がある。Ｓi基板に比べてＳＯＩ基板の値段は１０倍〜２０倍であり、更にコストを低くするためにはＳi基板を用いて量子細線を形成できる方が望ましい。
【００１７】
また、上記文献(２)では、Ｓi基板を使用できるためコストを低く抑えることができる。ところが、三角状の縦断面を有するＳi基板１１の頂部にＳi細線１５を形成するためにＳi基板１１表面の凹凸が大きくなる。したがって、Ｓi基板１１の表面の平坦性が悪くなるために、単電子トランジスタの形成が困難となる。
【００１８】
また、上記文献(３)では、上記文献(２)の場合と同様に、三角状の縦断面を有するＳi基板２１の頂上にＳi細線２９を形成するため、Ｓi基板２１表面の凹凸が大きくなる。したがって、Ｓi基板２１の表面の平坦性が悪くなるため、単電子トランジスタの形成が困難であると共に、上記凸部の稜線部２６に在るチャネル領域はＳi基板２１に連なっているので、完全な電子の閉じ込め領域とは成り得ないという問題がある。
【００１９】
そこで、この発明の目的は、Ｓi基板あるいはＧaＡs基板等の半導体基板を用い、量子細線形成後の半導体基板表面の平坦性がよく単電子デバイスや量子効果デバイスを容易に形成でき、且つ、完全な電子の閉じ込め領域を形成できる量子細線の製造方法を提供することにある。
【００２０】
【課題を解決するための手段】
上記目的を達成するため、請求項１にかかる発明の量子細線の製造方法は、半導体基板表面上に第１絶縁膜を堆積させた後,レジストパターニングを行い,上記第１絶縁膜に対して等方性エッチングを行ってエッチングマスクを形成する工程と、上記エッチングマスクを用いて上記半導体基板を異方性エッチングし,上記半導体基板の表面に半導体突起部を形成する工程と、上記エッチングマスクを除去した後,上記半導体基板上に第２絶縁膜を堆積させて上記半導体突起部を埋め戻し,上記第２絶縁膜の表面を平坦化する工程と、上記半導体基板上における量子細線が形成される領域以外の領域を覆うレジストパターンを形成し,上記レジストパターンをマスクとして上記第２絶縁膜に対して異方性エッチングを行い,上記半導体突起部の頂を上記第２絶縁膜の表面に露出させて半導体露出部を形成する工程と、上記レジストパターンを除去した後,上記半導体露出部に量子細線をエピタキシャル成長させる工程と、上記量子細線の下部を酸化し,上記量子細線と半導体基板とを絶縁分離する工程を備えたことを特徴としている。
【００２１】
上記構成によれば、一般的な成膜技術,リソグラフィ技術およびエッチング技術を用いて、半導体基板表面に、後に半導体細線が成長される半導体突起部が形成される。こうして、量子細線の位置制御が行われる。また、上記半導体突起部が形成された後、半導体基板表面に第２絶縁膜が堆積されて上記半導体突起部が埋め戻される。こうして、後に上記量子細線を用いた単電子デバイスまたは量子効果デバイスの形成が容易に行えるように、上記半導体表面の平坦性が向上される。また、上記量子細線の下部が酸化されて上記量子細線と半導体基板とが絶縁分離される。こうして、完全な電子の閉じ込め領域が形成される。
【００２２】
さらに、上記第２絶縁膜を異方性エッチングして形成された半導体露出部に上記量子細線がエピタキシャル成長される。こうして、結晶性に優れ、大きさが均一な量子細線が、再現性よく形成される。以上のごとく、請求項１に係る発明においては、特殊な微細加工技術を用いることなく、製造コストを低減し、高歩留まりで生産性の高い量産性に適した量子細線の製造方法が実現される。
【００２３】
また、請求項２に係る発明の量子細線の製造方法は、半導体基板表面上に第１絶縁膜を堆積させた後,レジストパターニングを行い,上記第１絶縁膜に対して異方性エッチングを行ってエッチングマスクを形成する工程と、上記エッチングマスクを用いて上記半導体基板に対して結晶面異方性エッチングを行い,上記半導体基板の表面に,先端が鋭角な半導体凸部を形成する工程と、上記エッチングマスクを除去した後,上記半導体基板上に第２絶縁膜を堆積させて上記半導体凸部を埋め戻し,上記第２絶縁膜の表面を平坦化する工程と、上記半導体基板上における量子細線が形成される領域以外の領域を覆うレジストパターンを形成し,上記レジストパターンをマスクとして上記第２絶縁膜を異方性エッチングし,上記半導体凸部の頂を上記第２絶縁膜の表面に露出させて半導体露出部を形成する工程と、上記レジストパターンを除去した後,上記半導体露出部に量子細線をエピタキシャル成長させる工程と、上記量子細線の下部を酸化し,上記量子細線と半導体基板とを絶縁分離する工程を備えたことを特徴としている。
【００２４】
上記構成によれば、半導体基板に対して、水酸化カリウム水溶液等の面方位の違いによるエッチング速度差を利用した結晶面異方性エッチングが行われて、上記半導体基板の表面に半導体凸部が形成される。こうして、比較的容易に半導体基板表面に突起部が形成され、量子細線の位置制御が行われる。また、上記半導体凸部が形成された後、半導体基板表面に第２絶縁膜が堆積されて上記半導体凸部が埋め戻される。こうして、後に上記量子細線を用いた単電子デバイスまたは量子効果デバイスの形成が容易に行えるように、上記半導体表面の平坦性が向上される。また、上記量子細線の下部が酸化されて上記量子細線と半導体基板とが絶縁分離される。こうして、完全な電子の閉じ込め領域が形成される。
【００２５】
さらに、上記第２絶縁膜を異方性エッチングして形成された半導体露出部に上記量子細線がエピタキシャル成長される。こうして、結晶性に優れ、大きさが均一な量子細線が、再現性よく形成される。以上のごとく、請求項２に係る発明においては、特殊な微細加工技術を用いることなく、製造コストを低減し、高歩留まりで生産性の高い量産性に適した量子細線の製造方法が実現される。
【００２６】
また、請求項３に係る発明は、請求項１あるいは請求項２に係る発明の量子細線の製造方法において、上記量子細線をエピタキシャル成長させる工程では、上記半導体露出部が形成された半導体基板を反応室に導入して,上記反応室内が１０-6Ｔorr以下の高真空になるように排気した後、上記反応室内に原料ガスを流し,その原料ガス分圧が１０-2Ｔorr以下の圧力下で,上記量子細線の気相成長を行うようになっていることを特徴としている。
【００２７】
上記構成によれば、上記反応室内が一旦１０-6Ｔorr以下の高真空になるように大気の成分や水分等の不純物が排気されて、高清浄な雰囲気にしてエピタキシャル成長が促される。そして、エピタキシャル成長に際しては、原料ガス分圧が１０-2Ｔorr以下の圧力下に制御されることによって、絶縁性薄膜の全面で速やかに膜成長が始まることが防止され、量子細線が上記半導体露出部のみに選択気相成長される。こうして、一般的な高真空ＣＶＤ装置を用いて、反応室内の真空度,原料ガスの導入量,導入時間や基板温度等が制御されて、所望の大きさの量子細線が均一に再現性よく形成される。
【００２８】
また、請求項４に係る発明は、請求項３に係る発明の量子細線の製造方法において、上記原料ガスとして、ＳiＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2Ｃl2またはＳiＣl4のうち何れか一つを用いて、上記量子細線としてシリコン細線を形成することを特徴としている。
【００２９】
上記構成によれば、上記反応ガスとしてＳiＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2ＣlまたはＳiＣl4のうちの何れか一つを用いてシリコンからなる量子細線が形成されて、上記量子細線の大きさの均一性や再現性がさらによくなる。
【００３０】
また、請求項５に係る発明は、請求項３に係る発明の量子細線の製造方法において、上記原料ガスとしてＧeＨ4,Ｇe2Ｈ6あるいはＧeＦ4のうち何れか一つを用い、上記量子細線としてゲルマニウム細線を形成することを特徴としている。
【００３１】
上記構成によれば、上記反応ガスとしてＧeＨ４,Ｇe２Ｈ６またはＧeＦ４のうちの何れか一つを用いてゲルマニウムからなる量子細線が形成されて、量子細線の大きさの均一性や再現性がさらによくなる。
【００３２】
また、請求項６に係る発明は、請求項３に係る発明の量子細線の製造方法において、上記原料ガスとして、ＳiＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2Ｃl2またはＳiＣl4のうちの何れか一つと、ＧeＨ4,Ｇe2Ｈ6あるいはＧeＦ4のうち何れか一つとの混合ガスを用いて、上記量子細線としてシリコンゲルマニウム細線を形成することを特徴としている。
【００３３】
上記構成によれば、上記反応ガスとしてＳiＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2ＣlまたはＳiＣl4のうちの何れか一つと、ＧeＨ4,Ｇe2Ｈ6またはＧeＦ4のうちの何れか一つとの混合ガスを用いて、シリコンゲルマニウムからなる量子細線が形成されて、量子細線の大きさの均一性や再現性がさらによくなる。
【００３４】
また、請求項７に係る発明は、請求項３に係る発明の量子細線の製造方法において、有機アルミニウムを用いて、上記量子細線としてアルミニウム細線を形成することを特徴としている。
【００３５】
上記構成によれば、原料としてジメチル・アルミニウム・ハイドライド(ＤＭＡＨ:(ＣＨ3)2ＡlＨ)等の有機アルミニウムを用いて、アルミニウムからなる量子細線が形成されて、細線の大きさの均一性や再現性がさらによくなる。
【００３６】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。
＜第１実施の形態＞
図１は、本実施の形態の量子細線の製造方法における各工程での基板断面図である。図１において、先ず、図１(a)に示すように、シリコン基板３１上に、酸化あるいはＣＶＤ(化学蒸着)法等によって、膜厚０.１μm程度の上記第１絶縁膜としての第１酸化膜３２を形成する。続いて、フォトリソグラフィによってレジストパターン３３を形成する。そして、レジストパターン３３をマスクとして、フッ酸等によって等方性エッチングを行い、レジストパターン３３a下の第１酸化膜３２に突起３４を形成する。
【００３７】
次に、上記レジストパターン３３を除去した後、第１酸化膜３２をマスクとして、ドライエッチングによる異方性エッチングによってシリコン基板３１をエッチングする。その場合、シリコン基板３１と第１酸化膜３２とのエッチングの選択比を１:１程度にする。このような選択比とすることによって、図１(b)に示すように、シリコン基板３１の表面における突起３４の下にＳi突起部３５が形成される。
【００３８】
次に、図１(c)に示すように、膜厚１μm程度の上記第２絶縁膜としての第２酸化膜３６を形成してＳi突起部３５間を埋め、続いて、ＣＭＰ(化学機械研磨)法等によって表面を平坦化する。このＣＭＰ処理後におけるシリコン基板３１の平坦面上の第２酸化膜３６の膜厚は、平坦性を良くするためにできる限り薄くしておく必要があり、例えば０.１μm以下程度とする。続いて、量子細線形成領域のみを開口したレジストパターン３７を形成し、このレジストパターン３７をマスクとして第２酸化膜３６を異方性エッチングし、Ｓi突起部３５の頂部３５aを露出させる。
【００３９】
次に、基板全体を高真空ＣＶＤ装置と同等の反応室内に設置する。そして、上記反応室内を１０-8Ｔorr程度の真空になるまで排気した後に、基板温度を５５０℃〜６００℃程度にして、シラン(ＳiＨ4)ガスあるいはジシラン(Ｓi2Ｈ6)ガスを供給し、そのガス分圧が１０-2Ｔorr以下になるように制御することによって、Ｓi基板３１が露出している部分(以下、Ｓi露出部と言う)３５aにＳi細線３８をエピタキシャル成長させる。その場合、後に酸化によってＳi細線３８をＳi基板３１と分離させる必要があるため、Ｓi露出部３５aの幅より大きめに成長させる。ここで、上記エピタキシャル成長に際しては、原料ガスの分圧が、１０-2Ｔorr以下になるようにしている。したがって、絶縁性薄膜の全面で速やかに膜成長が始まることが防止されて、Ｓi細線３８がＳi露出部３５aのみに選択気相成長される。
【００４０】
尚、上記Ｓi細線３８のエピタキシャル成長に先立って、Ｓi露出部３５aのエッチングによるダメージを取り除くために、Ｓi露出部３５aの表面に犠牲酸化膜を形成し、適当な時間ウエットエッチングを行ってもよい。また、上記反応室内の真空排気は、１０-8Ｔorrに限らず１０-6Ｔorr以下であれば差し支えない。
【００４１】
最後に、図１(e)(図１(d)におけるＡ部拡大図)に示すように、酸化を行って、Ｓi細線３８の下部を第３酸化膜３９と成し、Ｓi細線３８とＳi基板３１とを第３酸化膜３９で分離して、量子細線３８が形成されるのである。
【００４２】
上述のように、本実施の形態においては、通常の成膜技術,フォトリソグラフィ技術及びエッチング技術を駆使して、Ｓi基板３１上にＳi突起部３５を形成した後、第２酸化膜３６を形成してＳi突起部３５間を埋め、ＣＭＰ法等によって表面を平坦化する。そうした後、量子細線形成領域の第２酸化膜３６を異方性エッチングして、Ｓi突起部３５の頂部３５aを露出させる。そして、Ｓi露出部３５aにＳi細線３８をエピタキシャル成長させ、酸化によって形成された第３酸化膜３９によってＳi細線３８とＳi基板３１とを分離するようにしている。
【００４３】
したがって、本実施の形態によれば、ＳＯＩ等の特殊な基板ではなく従来から使用されているＳi基板３１にＳi細線３８を形成できる。したがって、低コストで量子細線を形成できる。また、表面にＳi突起部３５が形成されたＳi基板３１上に第２酸化膜３６を形成してＳi突起部３５間を埋めてＣＭＰによって表面を平坦化するので、Ｓi細線３８の周囲を平坦にできる。したがって、後にＳi細線３８を用いて単電子デバイスや量子効果デバイスを形成する場合の配線等を容易にできる。また、量子細線３８とＳi基板３１とを第３酸化膜３９で分離するので、量子細線３８の底面側がＳi基板３１と接しておらず、完全に電子を閉じ込めることができる。
【００４４】
さらに、上記Ｓi細線３８をＳi基板３１の突起部３５に形成されたＳi露出部３５aにエピタキシャル成長によって形成するので、Ｓi基板３１と同等の結晶性を得ることができる。また、Ｓi露出部３５aは、一般的な成膜技術,リソグラフィ技術およびエッチング技術を用いて形成できる。したがって、特殊な微細加工技術を用いることなく量子細線３８を形成できる。すなわち、本実施の形態によれば、製造コストを低減できると共に、高歩留まりで生産性の高い量産性に適した量子細線の製造方法を実現できるのである。
【００４５】
＜第２実施の形態＞
図２は、本実施の形態の量子細線の製造方法における各工程での基板断面図である。図２において、先ず、図２(a)に示すように、シリコン基板４１上に、酸化あるいはＣＶＤ法等によって、膜厚０.１μm程度の上記第１絶縁膜としての第１酸化膜４２を形成する。続いて、フォトリソグラフィによってレジストパターン４３を形成し、このレジストパターン４３をマスクとして異方性エッチングを行って第１酸化膜４２をパターニングする。
【００４６】
次に、図２(b)に示すように、上記レジストパターン４３を除去した後、第１酸化膜４２をマスクとして結晶面異方性エッチングを行い、シリコン基板４１をエッチングして三角状の縦断面を有するＳi凸部４４を形成する。上記結晶面異方性エッチングとは以下のようなエッチングである。すなわち、例えばエッチング液として水酸化カリウム(ＫＯＨ)の水溶液を用いた場合、(１１１)面のエッチング速度は(１００)面のエッチング速度に比べて格段に遅いために、(１１１)面が露出する形状でエッチングが進行するものである。上記エッチング液として、上記水酸化カリウムの他に、水酸化ナトリウム液、ヒドラジン液、エチレンジアミンとバイカテコールとの混合液、硝酸銅を添加した弗化アンモニウム等、結晶面によって異方性エッチングが可能なものであれば同様の効果が得られる。尚、シリコン基板４１をエッチングする場合のマスク材料として酸化膜４２を使用しているが、シリコン窒化膜等のシリコンをエッチングする場合にエッチングを防止できるものであれば、どのような材料であっても差し支えない。
【００４７】
次に、図２(c)に示すように、上記第１酸化膜４２を除去した後、膜厚１μm程度の上記第２絶縁膜としての第２酸化膜４５を形成してＳi凸部４４間を埋め、ＣＭＰ法等によって表面を平坦化する。このＣＭＰ処理後におけるシリコン基板４１の平坦面上の第２酸化膜４５の膜厚は、平坦性を良くするために、できる限り薄くしておく必要がある。例えば０.１μm以下程度とする。続いて、量子細線形成領域のみを開口したレジストパターン４６を形成し、このレジストパターン４６をマスクとして第２酸化膜４５を異方性エッチングして、Ｓi凸部４４の頂部４４aを露出させる。
【００４８】
次に、基板全体を高真空ＣＶＤ装置と同等の反応室内に設置する。そして、上記反応室内を１０-8Ｔorr程度の真空になるまで排気した後に、基板温度を５５０℃〜６００℃程度にして、シラン(ＳiＨ4)ガスあるいはジシラン(Ｓi2Ｈ6)ガスを供給し、そのガス分圧が１０-2Ｔorr以下になるように制御することによって、図２(d)に示すように、Ｓi基板４１が露出している部分(以下、Ｓi露出部と言う)４４aにＳi細線４７をエピタキシャル成長させる。その場合、後に酸化によってＳi細線４７をＳi基板４１と分離させる必要があるため、Ｓi細線４７をＳi露出部４４aの幅より大きめに成長させる。ここで、上記エピタキシャル成長に際しては、原料ガス分圧が１０-2Ｔorr以下になるようにしている。したがって、絶縁性薄膜の全面で速やかに膜成長が始まることが防止されて、Ｓi細線４７がＳi露出部４４aのみに選択気相成長される。
【００４９】
尚、上記Ｓi細線４７のエピタキシャル成長に先立って、Ｓi露出部４４aのエッチングによるダメージを取り除くために、Ｓi露出部４４aの表面に犠牲酸化膜を形成し、適当な時間ウエットエッチングを行ってもよい。また、上記反応室内の真空排気は、１０-8Ｔorrに限らず１０-6Ｔorr以下であれば差し支えない。
【００５０】
最後に、図２(e)(図２(d)におけるＢ部拡大図)に示すように、酸化を行って、Ｓi細線４７の下部を第３酸化膜４８と成し、Ｓi細線４７とＳi基板４１とを第３酸化膜４８で分離して、量子細線４７が形成されるのである。
【００５１】
上述のように、本実施の形態においては、通常の成膜技術,フォトリソグラフィ技術およびエッチング技術を駆使して、Ｓi基板４１の表面に(１１１)面が露出した三角状の縦断面を有するＳi凸部４４を形成した後、第２酸化膜４５を形成してＳi凸部４４間を埋め、ＣＭＰ法等によって表面を平坦化する。そうした後、量子細線形成領域の第２酸化膜４５を異方性エッチングし、Ｓi凸部４４の頂部を露出させてＳi露出部４４aとなす。そして、Ｓi露出部４４aにＳi細線４７をエピタキシャル成長させ、酸化によって形成された第３酸化膜４８によってＳi細線４７とＳi基板４１とを分離するようにしている。
【００５２】
したがって、本実施の形態によれば、ＳＯＩ等の特殊な基板ではなく従来から使用されているＳi基板４１にＳi細線４７を形成できる。したがって、低コストで量子細線を形成できる。また、表面にＳi凸部４４が形成されたＳi基板４１上に第２酸化膜４５を形成してＳi凸部４４間を埋めてＣＭＰによって表面を平坦化するので、Ｓi細線４７の周囲を平坦にできる。したがって、後にＳi細線４７を用いて単電子デバイスや量子効果デバイスを形成する場合の配線等を容易にできる。また、Ｓi細線４７とＳi基板４１とを第３酸化膜４８で分離するので、量子細線４７の底面側がＳi基板４１と接しておらず、完全に電子を閉じ込めることができる。
【００５３】
さらに、上記Ｓi細線４７をＳi基板４１のＳi凸部４４に形成されたＳi露出部４４aにエピタキシャル成長によって形成するので、Ｓi基板４１と同等の結晶性が得られる。また、Ｓi露出部４４aは、一般的な成膜技術,リソグラフィ技術およびエッチング技術を用いて形成できる。したがって、特殊な微細加工技術を用いることなく量子細線４７を形成できる。すなわち、本実施の形態によれば、製造コストを低減できると共に、高歩留まりで生産性の高い量産性に適した量子細線の製造方法を実現できるのである。
【００５４】
＜第３実施の形態＞
本実施の形態は、上記第１実施の形態あるいは第２実施の形態によって形成された量子細線を用いた半導体素子に関する。図３(a)は、上記半導体素子としての不揮発性メモリ(フラッシュＥＥＰＲＯＭ(電気的消去書き込み可能ランダム・アクセス・メモリ)等)の平面図である。また、図３(b)は、図３(a)におけるＣ−Ｃ矢視断面図である。
【００５５】
図３(a)および図３(b)に示すように、本不揮発性メモリは、シリコン基板５１に素子分離領域５２で囲まれた長方形状の領域５３を形成する。そして、領域５３の略中央に、領域５３の長手方向に対して略直角方向に、上記第１実施の形態あるいは第２実施の形態(図３は第１実施の形態)によって、ナノメータサイズの量子細線５５を形成する。そして、シリコン基板５１上に形成された上記第２,第３酸化膜(図１(e)参照)をトンネル酸化膜５４とする一方、量子細線５５を浮遊ゲート領域とする。その後、トンネル酸化膜５４上および量子細線５５上に膜厚１０nmのコントロールゲート絶縁膜５６をＣＶＤ法によって形成する。次に、上記コントロールゲート絶縁膜５６上にゲート電極５７を形成した後、ゲート電極５７をマスクとして不純物をイオン注入してソース領域５８およびドレイン領域５９を形成する。また、ソース領域５８とドレイン領域５９との間にチャネル領域６０が形成される。こうして、チャネル領域６０とゲート電極５７との間の浮遊ゲート領域を量子細線５５で構成した不揮発性メモリを構成するのである。
【００５６】
図３(c)は、図３(a)におけるＤ−Ｄ矢視断面図である。本実施の形態においては、図３(a)に示すソース領域５８およびドレイン領域５９に対して略直角に交差するように、量子細線５５を配置している。したがって、量子細線５５を上記浮遊ゲート領域として用いることによって、浮遊ゲート領域の蓄積電荷を減らすことができる。したがって、消費電力が極めて少ない、超高密度で大容量の不揮発性メモリを実現することができるのである。
【００５７】
すなわち、本実施の形態によれば、一般的な成膜技術,リソグラフィ技術およびエッチング技術を用いてＳi量子細線５５を形成できるため、低コストで歩留まりが良く、且つ、生産性の高い、量産に適した不揮発性メモリを実現することができるのである。尚、上記量子細線５５は、シリコンに限らず、他の半導体材料や金属材料であっても差し支えない。
【００５８】
＜第４実施の形態＞
図４(a)は、上記半導体素子としてのＭＯＳＦＥＴの平面図である。また、図４(b)は図４(a)におけるＥ−Ｅ矢視断面図であり、図４(c)は図４(a)におけるＦ−Ｆ矢視断面図である。
【００５９】
図４(a)乃至図４(c)に示すように、本ＭＯＳＦＥＴにおいては、シリコン基板６１上に、第１実施の形態あるいは第２実施の形態(図４は第１実施の形態)によって絶縁層(上記第２,第３酸化膜)６２と量子細線６３とを形成する。その後、絶縁層６２および量子細線６３上に膜厚３０nmのゲート絶縁膜６４をＣＶＤ法によって形成する。そして、ゲート絶縁膜６４上にゲート電極６５を形成した後、そのゲート電極６５をマスクとして不純物イオンを注入して、量子細線６３中にソース領域６６およびドレイン領域６７を形成する。その場合、量子細線６３におけるソース領域６６とドレイン領域６７との間がチャネル領域６８となる。
【００６０】
上記構成において、上記量子細線６３の幅を、一般的な成膜技術,リソグラフィ技術及びエッチング技術を用いて、１０nm以下に形成することが可能である。したがって、チャネル領域６８を量子細線６３の幅方向に量子化させて１次元伝導を示すようにできる。すなわち、本実施の形態によれば、低コストで歩留まりが良く、生産性の高い量産に適した超高速のＭＯＳＦＥＴを得ることができるのである。
【００６１】
＜第５実施の形態＞
図５は、上記半導体素子としての発光素子の断面を示す。図５に示す発光素子においては、シリコン基板７１上に、上記第１実施の形態あるいは第２実施の形態(図５は第１実施の形態)を用いて、絶縁層(上記第２,第３酸化膜)７２と直径１０nm以下の複数の量子細線７３とを形成する。そして、絶縁層７２上および量子細線７３上に膜厚３０nmのゲート絶縁膜７４をＣＶＤ法によって形成し、さらにゲート絶縁膜７４上にＩＴＯ(インジュウム錫酸化物)等で透明なゲート電極７５を形成する。
【００６２】
上記構成において、上記量子細線７３の直径は１０nm以下であるから、量子閉込め効果によって直接遷移型のバンド構造をとる。そして、ゲート電極７５とシリコン基板７１との間に電圧を印加することによって絶縁膜７２とゲート絶縁膜７４との間にトンネル電流が流れ、そのトンネル電流によって量子細線７３に電子が注入されて、量子細線７３に電子の遷移が生じて発光する。すなわち、本実施の形態によれば、小さい注入電流でもシャープなスペクトルを有する高効率で高周波特性に優れた発光素子が得られるのである。
【００６３】
その場合、上記量子細線７３は、一般的な成膜技術,リソグラフィ技術およびエッチング技術を用いてシリコンで形成される。したがって、低コストで歩留まりが良くかつ生産性の高い量産に適した発光素子を実現することができる。
【００６４】
＜第６実施の形態＞
図６(a)は、上記半導体素子としての発光素子の断面を示す。図６(a)に示す発光素子においては、シリコン基板８１上に、上記第１実施の形態あるいは第２実施の形態(図５は第１実施の形態)によって、絶縁層(上記第２,第３酸化膜)８２と直径数十nm以下の複数の量子細線８３とを形成する。そして、絶縁層８２上および量子細線８３上に膜厚３０nmの絶縁膜８４をＣＶＤ法により形成する。さらに、フォトレジストマスク(図示せず)を用いて、量子細線８３の一部にＮ型の不純物をイオン注入してＮ型不純物領域８５を形成する。同様に、同じ量子細線８３におけるＮ型不純物領域８５以外の領域にＰ型の不純物イオンを注入して、Ｐ型不純物領域８６を形成する。
【００６５】
上記構成において、上記量子細線８３の直径は数十nm以下であるから量子閉込め効果によって直接遷移型のバンド構造となっており、Ｎ型不純物領域８５とＰ型不純物領域８６の境界領域にはＰＮ接合が形成される。したがって、図６(b)に示すようなＰＮ接合のバンド構造が形成され、Ｎ型不純物領域８５とＰ型不純物領域８６との間に電圧を印加することによって、ＰＮ接合部分で矢印(Ｇ)で示すように電子９０と正孔９１との再結合が生じて光８７が放射されることなる。尚、図６(b)中、８８は導電帯であり、８９は価電子帯である。
【００６６】
その場合、上記量子細線８３は、一般的な成膜技術,リソグラフィ技術およびエッチング技術を用いてシリコンで形成される。したがって、低コストで歩留まりが良くかつ生産性の高い量産に適した発光素子を実現することができる。
【００６７】
＜第７実施の形態＞
図７は、上記半導体素子としての発光素子の作成手順を示す平面図である。図７において、先ず、図７(a)に示すように、シリコン基板１０１上に、上記第１実施の形態あるいは第２実施の形態に記載された工程によって、図１(c)あるいは図２(c)に示す如く上記第２酸化膜からＳi基板１０１を露出させるＳi露出部１０２を形成する。その場合、Ｓi基板１０１表面におけるＳi露出部１０２以外の部分は絶縁層(上記第２酸化膜)で覆われている。そして、Ｓi露出部１０２の一部を第１窒化膜１０３で覆う。
【００６８】
次に、図７(b)に示すように、上記第１実施の形態または第２実施の形態に記載された量子細線成長工程によって、第１窒化膜１０３で覆われていないＳi露出部１０２の部分にＳi細線１０４を成長させる。次に、図７(c)に示すように、第１窒化膜１０３を除去して第１窒化膜１０３によって覆われていたＳi露出部１０２の部分を露出させる一方、Ｓi細線１０４部分を覆うように第２窒化膜１０５を形成する。
【００６９】
次に、図７(d)に示すように、上記第１実施の形態あるいは第２実施の形態に記載された量子細線成長工程によって、原料ガスにモノシラン(ＳiＨ４)およびモノゲルマン(ＧeＨ４)を用いて、第２窒化膜１０５で覆われていないＳi露出部１０２の部分にＳiＧe細線１０６を成長させる。次に、図７(e)に示すように、第２窒化膜１０５を除去した後、ＳiＧe細線１０６と、ＳiＧe細線１０６の図中左側に在るＳi細線１０４aと、ＳiＧe細線１０６の図中右側に在るＳi細線１０４bの夫々に、適当なイオンが注入される。こうして本発光素子が得られる。
【００７０】
図８に、上記構成の発光素子のバンド構造を示す。上記ＳiＧeはＳiに比べてバンドギヤップが小さいためにダブルヘテロ構造をとり、電子１１３と正孔１１４がＳiＧe細線１０６に集中する。したがって、矢印(Ｈ)で示す電子１１３と正孔１１４の再結合が効率よく行われて、光１１５が放射されることなる。尚、図８中、１１１は導電帯であり、１１２は価電子帯である。
【００７１】
その場合、上記Ｓi細線１０４およびＳiＧe量子細線１０６は、一般的な成膜技術,リソグラフィ技術およびエッチング技術を用いてＳiまたはＳiＧeで形成される。したがって、低コストで歩留まりが良くかつ生産性の高い量産に適した高効率の発光素子を実現することができる。
【００７２】
尚、上記第１実施の形態乃至第７実施の形態においては、上記半導体基板としてＳi基板を用いたが、これに限らずＳi以外の半導体基板でもよい。また、上記量子細線をシリコンで形成する場合に原料ガスとしてジシラン(Ｓi2Ｈ6)を用いたが、モノシラン(ＳiＨ4),トリシラン(Ｓi3Ｈ8),ジクロルシラン(ＳiＨ2Ｃl2)またはテトラクロロシラン(ＳiＣl4)のうち何れか一つを用いてもよい。また、上記量子細線をゲルマニウムで形成する場合には、原料ガスとして、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)あるいは四フツ化ゲルマニウム(ＧeＦ4)のうち何れか一つを用いればよい。また、量子細線をシリコンゲルマニウムで形成する場合には、上記原料ガスとして、モノシラン(ＳiＨ4),ジシラン(Ｓi2Ｈ6),トリシラン(Ｓi3Ｈ8),ジクロルシラン(ＳiＨ2Ｃl2)あるいはテトラクロロシラン(ＳiＣl4)のうちの何れか一つと、モノゲルマン(ＧeＨ4),ジゲルマン(Ｇe2Ｈ6)あるいは四フツ化ゲルマニウム(ＧeＦ4)のうち何れか一つとの混合ガスを用いればよい。また、上記量子細線をアルミニウムで形成する場合には、原料として、ＤＭＡＨ((ＣＨ3)2ＡlＨ)等の有機アルミニウムを用いればよい。
【００７３】
さらに、上記量子細線の材料は、上記半導体としてのシリコン,ゲルマニウムあるいはシリコンゲルマニウム、および、金属としてのアルミニウムに限定するものではない。また、この発明は、特殊な微細加工装置を用いることなく導電性の材料の超微細な細線を形成できることから、高密度のＬＳＩの配線に適用することもできる。また、この発明によって製造される量子効果デバイスや単電子バイスの基本となる量子細線を有する半導体素子はＳi系ＬＳＩと同一の基板上に搭載でき、この半導体素子を発光素子や光電変換素子に応用することによって、電子回路と光通信回路とを融合することができる。
【００７４】
【発明の効果】
以上より明らかなように、請求項１に係る発明の量子細線の製造方法は、半導体基板表面上に堆積された第１絶縁膜に等方性エッチングを行ってエッチングマスクを形成し、上記エッチングマスクを用いて上記半導体基板を異方性エッチングして半導体突起部を形成し、第２絶縁膜を堆積させて上記半導体突起部を埋め戻した後に表面を平坦化し、上記第２絶縁膜における量子細線が形成される領域に対して異方性エッチングを行って半導体露出部を形成し、上記半導体露出部に量子細線をエピタキシャル成長するので、ＳＯＩの場合に限らず、従来から使用されているＳi基板等の半導体基板を用いて量子細線を形成することができ、低コストで量子細線を形成できる。また、上記第２絶縁膜を堆積して上記半導体突起部を埋め戻してその表面を平坦化するので、後に行われる上記量子細線を用いた単電子デバイスまたは量子効果デバイスの形成を容易にできる。さらに、上記量子細線の下部を酸化して上記量子細線と半導体基板とを絶縁分離するので、上記量子細線を完全な電子の閉じ込め領域にできる。さらに、上記量子細線は、上記第２絶縁膜を異方性エッチングして形成された半導体露出部にエピタキシャル成長するので、結晶性に優れ、大きさが均一な量子細線を、再現性よく形成できる。
【００７５】
すなわち、この発明によれば、特殊な微細加工技術を用いることなく、製造コストを低減し、高歩留まりで生産性の高い量産性に適した量子細線の製造方法を実現できるのである。
【００７６】
また、請求項２に係る発明の量子細線の製造方法は、半導体基板表面上に堆積された第１絶縁膜に異方性エッチングを行ってエッチングマスクを形成し、上記エッチングマスクを用いて上記半導体基板を結晶面異方性エッチングして半導体凸部を形成し、第２絶縁膜を堆積させて上記半導体凸部を埋め戻した後に表面を平坦化し、上記半導体基板上における量子細線が形成される領域に対して異方性エッチングを行って半導体露出部を形成し、上記半導体露出部に量子細線をエピタキシャル成長するので、ＳＯＩの場合に限らず、従来から使用されているＳi基板等の半導体基板を用いて量子細線を形成することができ、低コストで量子細線を形成できる。また、上記第２絶縁膜を堆積して上記半導体突起部を埋め戻して表面を平坦化するので、後に行われる上記量子細線を用いた単電子デバイスまたは量子効果デバイスの形成を容易にできる。さらに、上記量子細線の下部を酸化して上記量子細線と半導体基板とを絶縁分離するので、上記量子細線を完全な電子の閉じ込め領域にできる。さらに、上記量子細線は、上記第２絶縁膜を異方性エッチングして形成された半導体露出部にエピタキシャル成長するので、結晶性に優れ、大きさが均一な量子細線を、再現性よく形成できる。
【００７７】
すなわち、この発明によれば、特殊な微細加工技術を用いることなく、製造コストを低減し、高歩留まりで生産性の高い量産性に適した量子細線の製造方法を実現できるのである。
【００７８】
また、請求項３に係る発明の量子細線の製造方法は、上記半導体露出部に量子細線を形成する工程において、上記半導体露出部が形成された基板を反応室内に導入して１０-6Ｔorr以下の高真空になるように排気した後、上記反応室内に原料ガスを流し、その原料ガス分圧が１０-2Ｔorr以下の圧力下で上記半導体露出部にのみ上記量子細線をエピタキシャル成長させるので、一般的な高真空ＣＶＤ装置を用いて、所望の大きさの量子細線を均一に再現性よく形成できる。その際に、原料ガス分圧が１０-2Ｔorr以下の圧力下に制御されるので、絶縁性薄膜の全面で速やかに膜成長が始まることを防止でき、選択的に上記半導体露出部にのみ量子細線を成長できる。
【００７９】
また、請求項４に係る発明の量子細線の製造方法は、上記反応ガスとしてＳiＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2ＣlまたはＳiＣl4のうちの何れか一つを用いて、シリコンからなる量子細線を形成するので、上記量子細線の大きさの均一性や再現性をさらによくできる。
【００８０】
また、請求項５に係る発明の量子細線の製造方法は、上記反応ガスとしてＧeＨ4,Ｇe2Ｈ6またはＧeＦ4のうちの何れか一つを用いて、ゲルマニウムからなる量子細線を形成するので、上記量子細線の大きさの均一性や再現性をさらによくできる。
【００８１】
また、請求項６に係る発明の量子細線の製造方法は、上記反応ガスとしてＳiＨ4,Ｓi2Ｈ6,Ｓi3Ｈ8,ＳiＨ2ＣlまたはＳiＣl4のうちの何れか一つと、ＧeＨ4,Ｇe2Ｈ6またはＧeＦ4のうちの何れか一つとの混合ガスを用いて、シリコンゲルマニウムからなる量子細線を形成するので、上記量子細線の大きさの均一性や再現性をさらによくできる。
【００８２】
また、請求項７に係る発明の量子細線の製造方法は、原料として上記ＤＭＡＨ((ＣＨ3)2ＡlＨ)等の有機アルミニウムを用いて、アルミニウムからなる量子細線を形成するので、上記量子細線の大きさの均一性や再現性を更によくできる。
【図面の簡単な説明】
【図１】  この発明の量子細線の製造方法を示す基板断面図である。
【図２】  図１とは異なる量子細線の製造方法を示す基板断面図である。
【図３】  この発明の半導体素子としての不揮発性メモリを示す図である。
【図４】  図３と異なる半導体素子としてのＭＯＳＦＥＴを示す図である。
【図５】  図３および図４とは異なる半導体素子としての発光素子を示す図である。
【図６】  図３〜図５とは異なる半導体素子としての発光素子とそのバンド構造を示す図である。
【図７】  図３〜図６とは異なる半導体素子としての発光素子の作成手順を示す図である。
【図８】  図７に示す発光素子のバンド構造を示す図である。
【図９】  従来のＳＯＩ基板を用いたＳi細線の製造方法を示す工程図である。
【図１０】  従来の異方性エッチングを利用したＳi細線形成方法を示す工程図である。
【図１１】  従来のチタンシリサイド化を利用したＳi細線形成方法を示す工程図である。
【符号の説明】
３１,４１,５１,６１,７１,８１,１０１…シリコン基板、
３２,４２…第１酸化膜、
３３,３７,４３,４６…レジストパターン、
３５…Ｓi突起部、                   ３５a,４４a,１０２…Ｓi露出部
３６,４５…第２酸化膜、             ３８,４７,１０４…Ｓi細線、
３９,４８…第３酸化膜、             ４４…Ｓi凸部、
５２…素子分離領域、                ５４…トンネル酸化膜、
５５,６３,７３,８３…量子細線、     ５６…コントロールゲート絶縁膜、
５７,６５,７５…ゲート電極、        ５８,６６…ソース領域、
５９,６７…ドレイン領域、           ６０,６８…チャネル領域、
６２,７２,８２,８４…絶縁層、       ６４,７４…ゲート絶縁膜、
８５…Ｎ型不純物領域、              ８６…Ｐ型不純物領域、
１０３…第１窒化膜、                １０５…第２窒化膜、
１０６…ＳiＧe細線。
【図１】
0003754568.tif 000002
【図２】
0003754568.tif 000003
【図３】
0003754568.tif 000004
【図４】
0003754568.tif 000005
【図５】
0003754568.tif 000006
【図６】
0003754568.tif 000007
【図７】
0003754568.tif 000008
【図８】
0003754568.tif 000009
【図９】
0003754568.tif 000010
【図１０】
0003754568.tif 000011
【図１１】
0003754568.tif 000012