(57)【特許請求の範囲】
【請求項１】
複数の入力チャネルを選択する入力切り換え手段と、
該入力切り換え手段により選択された入力チャネルの入力信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、
該Ａ／Ｄ変換手段のＡ／Ｄ変換結果を保持する上記入力チャネルの数より少ない複数の保持手段と、
上記入力切り換え手段を制御して所定数の入力チャネルを順次選択し、上記Ａ／Ｄ変換手段にＡ／Ｄ変換を指示する選択制御手段と、
上記選択制御手段により選択した入力チャネルのＡ／Ｄ変換結果を格納する保持手段を選択する保持部選択手段と、
上記複数の保持手段の内の第１の所定数の保持手段にＡ／Ｄ変換結果が格納されたときに外部の機器に上記保持手段からのＡ／Ｄ変換結果の読み出しを要求して読み出しを行わせる読み出し要求手段と、
上記保持手段のうちの第２の所定数の保持手段を上記複数の入力チャネルの内の特定の入力チャネルに割り当てる割り当て手段とを備え、
上記保持部選択手段は、上記選択制御手段により選択した入力チャネルが特定の入力チャネルであるときはＡ／Ｄ変換結果を上記特定の入力チャネルに割り当てられた保持手段に格納し、上記選択制御手段により選択した入力チャネルが特定の入力チャネルでないときはＡ／Ｄ変換結果を上記特定の入力チャネルに割り当てられた保持手段以外の保持手段に格納し、
上記選択制御手段は、上記特定の入力チャネル以外の入力チャネルを、複数のグループに分割し、各グループの入力チャネルを順次選択してＡ／Ｄ変換させ、
上記選択制御手段は、上記特定の入力チャネル以外の入力チャネルのすべてを選択してＡ／Ｄ変換させた後、上記特定の入力チャネルを選択してＡ／Ｄ変換させ、
上記読み出し要求手段は、各グループのすべての入力チャネルについてＡ／Ｄ変換が終わったら、当該グループのＡ／Ｄ変換の結果の読み出し要求を行って読み出しを行わせ、
上記読み出し要求手段は、すべてのグループのすべての入力チャンネルについてのＡ／Ｄ変換の結果の読み出しが終わったら、上記特定の入力チャネルについてのＡ／Ｄ変換の結果の読み出し要求を行って読み出しを行わせる
ことを特徴とするＡ／Ｄ変換装置。
【請求項２】
複数の入力チャネルを選択する入力切り換え手段と、
該入力切り換え手段により選択された入力チャネルの入力信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、
該Ａ／Ｄ変換手段のＡ／Ｄ変換結果を保持する上記入力チャネルの数より少ない複数の保持手段と、
上記入力切り換え手段を制御して所定数の入力チャネルを順次選択し、上記Ａ／Ｄ変換手段にＡ／Ｄ変換を指示する選択制御手段と、
上記選択制御手段により選択した入力チャネルのＡ／Ｄ変換結果を格納する保持手段を選択する保持部選択手段と、
上記複数の保持手段の内の第１の所定数の保持手段にＡ／Ｄ変換結果が格納されたときに外部の機器に上記保持手段からのＡ／Ｄ変換結果の読み出しを要求して読み出しを行わせる読み出し要求手段と、
上記保持手段のうちの第２の所定数の保持手段を上記複数の入力チャネルの内の特定の入力チャネルに割り当てる割り当て手段とを備え、
上記保持部選択手段は、上記選択制御手段により選択した入力チャネルが特定の入力チャネルであるときはＡ／Ｄ変換結果を上記特定の入力チャネルに割り当てられた保持手段に格納し、上記選択制御手段により選択した入力チャネルが特定の入力チャネルでないときはＡ／Ｄ変換結果を上記特定の入力チャネルに割り当てられた保持手段以外の保持手段に格納し、
上記選択制御手段は、上記特定の入力チャネル以外の入力チャネルを、複数のグループに分割し、各グループの入力チャネルを順次選択してＡ／Ｄ変換させ、
上記選択制御手段は、第１のモードにおいては、各グループのすべての入力チャネルが選択されるごとに上記特定の入力チャネルを選択してＡ／Ｄ変換させ、これにより上記特定の入力チャネルの選択の周期を、上記特定の入力チャネル以外の入力チャネルの選択の周期よりも短くし、第２のモードにおいては、上記特定の入力チャネル以外の入力チャネルのすべてを選択してＡ／Ｄ変換させた後、上記特定の入力チャネルを選択してＡ／Ｄ変換させ、
上記読み出し要求手段は、上記第１のモードにおいては、各グループのすべての入力チャネルについてＡ／Ｄ変換が終わったら、当該グループのすべての入力チャンネル及び上記特定の入力チャンネルのＡ／Ｄ変換の結果の読み出し要求を行って読み出しを行わせ、
上記読み出し要求手段は、上記第２のモードにおいては、各グループのすべての入力チャネルについてＡ／Ｄ変換が終わったら、当該グループのすべての入力チャンネルのＡ／Ｄ変換の結果の読み出し要求を行って読み出しを行わせ、すべてのグループのすべての入力チャンネルについてのＡ／Ｄ変換の結果の読み出しが終わったら、上記特定の入力チャネルについてのＡ／Ｄ変換の結果の読み出し要求を行って読み出しを行わせる
ことを特徴とするＡ／Ｄ変換装置。
【請求項３】
さらに、上記選択制御手段を制御して、所定の周期で各入力チャネルのＡ／Ｄ変換を繰り返し、Ａ／Ｄ変換結果を更新することを特徴とする請求項１又は２に記載のＡ／Ｄ変換装置。
【請求項４】
さらに、上記各保持手段に保持されているＡ／Ｄ変換データに該Ａ／Ｄ変換データに関する付加情報を付加する付加情報付加手段を備えることを特徴とする請求項１乃至請求項３のいずれか１項に記載のＡ／Ｄ変換装置。
【請求項５】
上記付加情報付加手段が、上記保持手段から上記Ａ／Ｄ変換結果を受けるとともに、上記選択制御手段から選択された入力チャネルを示すデータを受け、各入力チャネルの上記Ａ／Ｄ変換結果に、対応する入力チャネルを示すチャネルデータを付加する
ことを特徴とする請求項４に記載のＡ／Ｄ変換装置。
【請求項６】
請求項１に記載のＡ／Ｄ変換装置と、
ＣＰＵと、ＲＡＭとを有し、
上記Ａ／Ｄ変換装置のうちの上記保持手段が上記ＲＡＭの一部により構成され、
上記ＣＰＵが上記外部の機器を構成し、
上記ＣＰＵが上記選択制御手段に対して上記特定の入力チャネルを指定するとともに、上記保持部選択手段に対して上記保持手段のうちの上記第２の所定数の保持手段を上記特定の入力チャネルに割り当てることを指示する
ことを特徴とするマイクロコントローラ。
【請求項７】
請求項２に記載のＡ／Ｄ変換装置と、
ＣＰＵと、ＲＡＭとを有し、
上記Ａ／Ｄ変換装置のうちの上記保持手段が上記ＲＡＭの一部により構成され、
上記ＣＰＵが上記外部の機器を構成し、
上記ＣＰＵが上記選択制御手段に対して上記特定の入力チャネルを指定するとともに、上記保持部選択手段に対して上記保持手段のうちの上記第２の所定数の保持手段を上記特定の入力チャネルに割り当てることを指示し、
上記ＣＰＵがさらに、上記第１のモードと上記第２のモードのいずれかを選択して指定する
ことを特徴とするマイクロコントローラ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数のアナログ入力を切り換えてＡ／Ｄ変換するＡ／Ｄ変換装置に関する。本発明はまた、Ａ／Ｄ変換装置を備えたマイクロコントローラに関する。
【０００２】
【従来の技術】
マルチプレクサを用いて入力を切り換えることにより、１つのＡ／Ｄ変換部で複数のチャネルの電流あるいは電圧等を測定可能としたＡ／Ｄ変換装置が知られている。このようなＡ／Ｄ変換装置は、機器の制御等を行うマイクロコントローラ（以下、マイコンという）等に用いられる。また、このようなＡ／Ｄ変換装置は、Ａ／Ｄ変換結果を保持するリザルトレジスタを備えている。このリザルトレジスタの数はＡ／Ｄ変換装置の用途、価格等によって異なっている。
【０００３】
リザルトレジスタを１つしか持たないＡ／Ｄ変換装置により複数のチャネルの測定を行う場合には、図２（Ａ）に示すように所定時間毎にＡ／Ｄ変換するチャネルを切り換え、各々のチャネルの電流あるいは電圧等をＡ／Ｄ変換した後、同図（Ｂ）に示すように外部の機器（マイコン、パーソナルコンピュータ等）に対してＡ／Ｄ変換データの読み出しを要求するための割り込みを発生する。従って、外部の機器は各々のチャネルのＡ／Ｄ変換が終了する度に、割り込みに応じてＡ／Ｄ変換装置からのデータを取り込む必要がある。このような割り込みが頻繁に発生すると、割り込み処理のためのオーバーヘッドにより、外部の機器がＡ／Ｄ変換以外の処理を行う処理能力が著しく低下する。
【０００４】
これに対し、マルチプレクサのチャネル数分のリザルトレジスタを設けたＡ／Ｄ変換装置を用いる場合では、マルチプレクサを切り換えて全てのチャネルのＡ／Ｄ変換が終了した後、Ａ／Ｄ変換データの読み出しを指示する割り込みを発生し、外部の機器が各リザルトレジスタから各チャネルのデータを読み出す構成とすることができるため、割り込みの発生頻度を低下させることができる。外部の機器の処理能力の低下を低減させることができる。
【０００５】
しかしながら、この場合、全てのチャネル毎にリザルトレジスタを設ける構成となるため、チャネル数が増加すると回路規模が大きくなり、また、用途によってはマルチプレクサの全てのチャネルを使用するとは限らないため、使用しないリザルトレジスタは無駄になってしまう。従って、Ａ／Ｄ変換装置のコストが必要以上に上昇してしまう。
【０００６】
また、マルプレクサのチャネル数より少ない数のリザルトレジスタを設けたＡ／Ｄ変換装置では、全てのチャネルを幾つかのグループに分けて扱うようになっている。例えば１６チャネルの入力に対して４チャネル分のリザルトレジスタを備えるＡ／Ｄ変換装置では、１６チャネル分の入力が図３に示すような４つのグループ（グループ０〜グループ３）に分けられている。
【０００７】
例えばこれらのグループのうちのグループ０（チャネル０〜チャネル３）が指定されると、このような構成のＡ／Ｄ変換装置は、例えば図２（Ａ）に示すように、グループ０のチャネル０〜チャネル３の信号を順次Ａ／Ｄ変換し、最後のチャネル３のＡ／Ｄ変換が終了した後、同図（Ｃ）に示すように、Ａ／Ｄ変換データの読み出しを要求する割り込みを発生し、外部の機器によりリザルトレジスタからＡ／Ｄ変換データが読み出された後、チャネル０〜チャネル３の信号のＡ／Ｄ変換を繰り返す。このような動作は連続モードと呼ばれる。
【０００８】
連続モードの動作では、同一のグループのチャネルのみを繰り返してＡ／Ｄ変換しているだけなので、全てのチャネルの信号をＡ／Ｄ変換するためには、外部の機器がグループの切り換えを行う必要がある。
【０００９】
例えば上述のような各々４つのチャネルからなる４つのグループ（グループ０〜グループ３）を切り換えてＡ／Ｄ変換する場合には、図４（Ａ）に示すように、まず、外部の機器は時刻ｔ０においてグループ０のＡ／Ｄ変換を指示する。Ａ／Ｄ変換装置は指示されたグループ０のＡ／Ｄ変換を開始し、チャネル０〜チャネル３のＡ／Ｄ変換を行った後、同図（Ｂ）に示すように、時刻ｔ１においてＡ／Ｄ変換データの読み出しを要求する割り込みを発生してＡ／Ｄ変換を停止する。外部の機器はリザルトレジスタからＡ／Ｄ変換データを読み出し、次のグループであるグループ１のＡ／Ｄ変換を指示する。Ａ／Ｄ変換装置は時刻ｔ２においてグループ１のＡ／Ｄ変換を開始し、チャネル４〜チャネル７でのＡ／Ｄ変換を行い、グループ０の場合と同様に割り込みを発生し、Ａ／Ｄ変換を停止する。同様に、順次各グループのＡ／Ｄ変換を行って全てのチャネルのＡ／Ｄ変換を行う。
【００１０】
【発明が解決しようとする課題】
上述のように、複数のグループを切り換えてＡ／Ｄ変換を行う場合には、各グループのチャネルのＡ／Ｄ変換が終了する度に、Ａ／Ｄ変換を一旦停止してグループの切り換えを行う必要がある。従って、外部の機器は各グループ毎にＡ／Ｄ変換データの読み出しに加えてグループの切り換えを行わなければならず、処理負荷が増加する。また、グループの切り換えのための時間が増加すると、Ａ／Ｄ変換のサンプリング周期を短縮したい場合等に障害となる。
【００１１】
本発明は上述のような問題点に鑑みてなされたものであり、外部機器の処理負荷を低減することができるＡ／Ｄ変換装置を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、
複数の入力チャネルを選択する入力切り換え手段と、
該入力切り換え手段により選択された入力チャネルの入力信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、
該Ａ／Ｄ変換手段のＡ／Ｄ変換結果を保持する上記入力チャネルの数より少ない複数の保持手段と、
上記入力切り換え手段を制御して所定数の入力チャネルを順次選択し、上記Ａ／Ｄ変換手段にＡ／Ｄ変換を指示する選択制御手段と、
上記選択制御手段により選択した入力チャネルのＡ／Ｄ変換結果を格納する保持手段を選択する保持部選択手段と、
上記複数の保持手段の内の第１の所定数の保持手段にＡ／Ｄ変換結果が格納されたときに外部の機器に上記保持手段からのＡ／Ｄ変換結果の読み出しを要求して読み出しを行わせる読み出し要求手段と、
上記保持手段のうちの第２の所定数の保持手段を上記複数の入力チャネルの内の特定の入力チャネルに割り当てる割り当て手段とを備え、
上記保持部選択手段は、上記選択制御手段により選択した入力チャネルが特定の入力チャネルであるときはＡ／Ｄ変換結果を上記特定の入力チャネルに割り当てられた保持手段に格納し、上記選択制御手段により選択した入力チャネルが特定の入力チャネルでないときはＡ／Ｄ変換結果を上記特定の入力チャネルに割り当てられた保持手段以外の保持手段に格納し、
上記選択制御手段は、上記特定の入力チャネル以外の入力チャネルを、複数のグループに分割し、各グループの入力チャネルを順次選択してＡ／Ｄ変換させ、
上記選択制御手段は、上記特定の入力チャネル以外の入力チャネルのすべてを選択してＡ／Ｄ変換させた後、上記特定の入力チャネルを選択してＡ／Ｄ変換させ、
上記読み出し要求手段は、各グループのすべての入力チャネルについてＡ／Ｄ変換が終わったら、当該グループのＡ／Ｄ変換の結果の読み出し要求を行って読み出しを行わせ、
上記読み出し要求手段は、すべてのグループのすべての入力チャンネルについてのＡ／Ｄ変換の結果の読み出しが終わったら、上記特定の入力チャネルについてのＡ／Ｄ変換の結果の読み出し要求を行って読み出しを行わせる
ことを特徴とするＡ／Ｄ変換装置を提供する。
本発明はまた、
複数の入力チャネルを選択する入力切り換え手段と、
該入力切り換え手段により選択された入力チャネルの入力信号をＡ／Ｄ変換するＡ／Ｄ変換手段と、
該Ａ／Ｄ変換手段のＡ／Ｄ変換結果を保持する上記入力チャネルの数より少ない複数の保持手段と、
上記入力切り換え手段を制御して所定数の入力チャネルを順次選択し、上記Ａ／Ｄ変換手段にＡ／Ｄ変換を指示する選択制御手段と、
上記選択制御手段により選択した入力チャネルのＡ／Ｄ変換結果を格納する保持手段を選択する保持部選択手段と、
上記複数の保持手段の内の第１の所定数の保持手段にＡ／Ｄ変換結果が格納されたときに外部の機器に上記保持手段からのＡ／Ｄ変換結果の読み出しを要求して読み出しを行わせる読み出し要求手段と、
上記保持手段のうちの第２の所定数の保持手段を上記複数の入力チャネルの内の特定の入力チャネルに割り当てる割り当て手段とを備え、
上記保持部選択手段は、上記選択制御手段により選択した入力チャネルが特定の入力チャネルであるときはＡ／Ｄ変換結果を上記特定の入力チャネルに割り当てられた保持手段に格納し、上記選択制御手段により選択した入力チャネルが特定の入力チャネルでないときはＡ／Ｄ変換結果を上記特定の入力チャネルに割り当てられた保持手段以外の保持手段に格納し、
上記選択制御手段は、第１のモードにおいては、各グループのすべての入力チャネルが選択されるごとに上記特定の入力チャネルを選択してＡ／Ｄ変換させ、これにより上記特定の入力チャネルの選択の周期を、上記特定の入力チャネル以外の入力チャネルの選択の周期よりも短くし、第２のモードにおいては、上記特定の入力チャネル以外の入力チャネルのすべてを選択してＡ／Ｄ変換させた後、上記特定の入力チャネルを選択してＡ／Ｄ変換させ、
上記読み出し要求手段は、上記第１のモードにおいては、各グループのすべての入力チャネルについてＡ／Ｄ変換が終わったら、当該グループのすべての入力チャンネル及び上記特定の入力チャンネルのＡ／Ｄ変換の結果の読み出し要求を行って読み出しを行わせ、
上記読み出し要求手段は、上記第２のモードにおいては、各グループのすべての入力チャネルについてＡ／Ｄ変換が終わったら、当該グループのすべての入力チャンネルのＡ／Ｄ変換の結果の読み出し要求を行って読み出しを行わせ、すべてのグループのすべての入力チャンネルについてのＡ／Ｄ変換の結果の読み出しが終わったら、上記特定の入力チャネルについてのＡ／Ｄ変換の結果の読み出し要求を行って読み出しを行わせる
ことを特徴とするＡ／Ｄ変換装置を提供する。
【００１３】
さらに、選択制御手段を制御して、所定の周期で各入力チャネルのＡ／Ｄ変換を繰り返し、Ａ／Ｄ変換結果を更新する構成としてもよい。
【００１５】
さらに、各保持手段に保持されているＡ／Ｄ変換データにＡ／Ｄ変換データに関する付加情報を付加する付加情報付加手段を備える構成としてもよい。
【００１６】
【発明の実施の形態】
本発明の第１の実施形態に係るＡ／Ｄ変換装置は、図１に示すように、ｎ個の入力端子ＡＩ0〜ＡＩn-1から入力されるｎチャネルの信号のうちの１つを選択して出力するアナログマルチプレクサ１と、アナログマルチプレクサ１から供給される信号をＡ／Ｄ変換して出力するＡ／Ｄコンバータ２と、Ａ／Ｄ変換後のデータを保持するＡ／Ｄリザルトレジスタ３と、バスを介してＣＰＵ等から動作指示等が供給されるレジスタ４とを備えている。また、このＡ／Ｄ変換装置はレジスタの値に基づいてアナログマルチプレクサ１、Ａ／Ｄコンバータ２、Ａ／Ｄリザルトレジスタ３等を制御するシーケンサ５、シーケンサ５からの指示に応じて、それぞれアナログマルチプレクサ１、Ａ／Ｄリザルトレジスタ３の切り換えを制御するためのデコーダ６、７とを備えている。さらに、このＡ／Ｄ変換装置はＡ／Ｄリザルトレジスタ３からのＡ／Ｄ変換データに付加情報を付加して出力する付加情報付加部８を備えている。
【００１７】
アナログマルチプレクサ１は、ｎ個のアナログ入力端子ＡＩ0〜ＡＩn-1を備え、デコーダ６を介してシーケンサ５から指示されるチャネルからの入力をＡ／Ｄコンバータ２に供給する。Ａ／Ｄコンバータ２は、シーケンサ５からの制御によってアナログ信号を所定ビット数のデジタル値に変換する。このＡ／Ｄコンバータ２のＡ／Ｄ変換方法はとくに限定されず、一般のＡ／Ｄコンバータを用いることができる。Ａ／Ｄリザルトレジスタ３は、ｐ個のレジスタＡＤＣＲ０〜ＡＤＣＲ（ｐ−１）からなる。このレジスタの数ｐは、アナログマルチプレクサ１の入力チャネルの数ｎより少なくなっている。以下、例えばアナログマルチプレクサ１の入力チャネル数が１６チャネルで４チャネル分のレジスタＡＤＣＲ０、ＡＤＣＲ１、ＡＤＣＲ２、ＡＤＣＲ３を備えている場合について説明する。
【００１８】
レジスタ４は、Ａ／Ｄ変換の起動及び停止の指示を入力するためのＡ／Ｄ起動・停止指示レジスタ４ａと、変換クロック数を指定するための変換クロック数指定レジスタ４ｂと、変換モードを設定するための変換モード設定レジスタ４ｃと、割り込み周期を設定するための割り込み周期設定レジスタ４ｄ等からなる。これらのレジスタには、バス９を介して外部の機器から変換モード等を示すデータが供給される。
【００１９】
シーケンサ５は、アナログマルチプレクサ１、Ａ／Ｄリザルトレジスタ３等の切り換えを制御するための切り換え制御部と、クロックＣＬＫに基づいてアナログマルチプレクサ１の切り換え、Ａ／Ｄコンバータ２のＡ／Ｄ変換等のタイミングを制御するためのクロックを発生するクロック発生部と、Ａ／Ｄコンバータ２の各ビット毎の変換タイミング等を制御するための変換タイミング生成部と、外部の機器に対してＡ／ＤリザルトレジスタからのＡ／Ｄ変換データの読み出しを要求する割り込みを発生する割り込み処理部と、動作モードを設定するためのモード設定部等を備えている。
【００２０】
また、シーケンサ５のモード設定部で設定されるモードは連続スキャンモード、特定チャネル指定モード等からなる。連続スキャンモードでは、例えばレジスタＡＤＣＲ０〜３を測定対象となる全てのチャネルに割り当てておき、図５に示すように、測定対象のチャネルの信号を４チャネル分ずつＡ／Ｄ変換し、得られた４チャネル分のＡ／Ｄ変換データをレジスタＡＤＣＲ０〜３に格納して割り込みを発生し、外部の機器が割り込みに応じてレジスタＡＤＣＲ０〜３に格納されたＡ／Ｄ変換データを読み出す。全てのチャネルを全てのレジスタＡＤＣＲ０〜３に割り当てる必要はなく、一部のチャネルを一部のレジスタに割り当ててもよい。
【００２１】
また特定チャネル指定モードでは、特定のレジスタ、図６及び図７に示すように、レジスタＡＤＣＲ０を特定のチャネル、例えばチャネル０に割り当てておき、残りのレジスタＡＤＣＲ１〜３を他のチャネルに割り当てて順次Ａ／Ｄ変換を行い、チャネル０のＡ／Ｄ変換データはレジスタＡＤＣＲ０に格納し、チャネル０以外のＡ／Ｄ変換データは３チャネルずつＡＤＣＲ０〜３に格納する。
【００２２】
特定チャネル指定モードで特定のレジスタに割り当てる特定のチャネルの数は、リザルトレジスタの数以下であればいくつでも良く、例えばリザルトレジスタ数と同じにすることもできる。この場合は、Ａ／Ｄ変換するチャネルに各々レジスタを割り当てた状態と同様に動作する。また、連続スキャンモードは、特定チャネル固定モードの特殊な形態、すなわち特定のチャネルの指定がない場合とも言える。
【００２３】
この特定チャネル指定モードには、さらに各割り込み毎に１回の頻度で特定のチャネル（チャネル０）の信号をＡ／Ｄ変換するＣモードと、他のチャネルの信号が各々１回ずつＡ／Ｄ変換される間に１回の頻度で特定のチャネル（チャネル０）の信号をＡ／Ｄ変換するＤモードとがある。
【００２４】
Ｃモードでは、図６に示すように、各割り込み発生時毎に、チャネル０のＡ／Ｄ変換データを更新する。従って、チャネル０のサンプリング周期が他のチャネルに比較して短くなっている。このようなモードは特定のチャネルの変化を特に詳しく調べる必要がある場合等に用いられる。
【００２５】
また、Ｄモードでは、図７に示すように、各割り込み発生時にはチャネル０以外のＡ／Ｄ変換データのみを読み出し、全てのチャネルのＡ／Ｄ変換データが読み出されるまでの間、例えば他の全てのチャネルのＡ／Ｄ変換データの読み出しが終了した後にチャネル０のＡ／Ｄ変換データの読み出しを行う。このようなモードは、各割り込み毎に全てのレジスタＡＤＣＲ０〜３からＡ／Ｄ変換データを読み出すことが難しい場合等に用いられる。
【００２６】
これらのモードの切り換えは、シーケンサ５が、バス９を介して外部の機器により設定されたレジスタの値を参照して行うようになっている。具体的にはシーケンサ５は上述のモード選択部として、図８に示すように、特定チャネルを割り当てるレジスタを設定する特定チャネル指定部１１と、特定チャネルのＡ／Ｄ変換周期を設定して上述のＣモードとＤモードの切り換えを制御する頻度設定部１２と、特定チャネル指定部１１で設定されたレジスタを排他制御するレジスタ排他制御部１３と、特定チャネルが割り当てられたレジスタ以外のレジスタに割り当てるチャネルを設定するチャネル割り当て部１４と、Ａ／Ｄ変換時にＡ／Ｄ変換するチャネルを選択するＡ／Ｄ変換チャネル選択部１５と、Ａ／Ｄ変換結果を格納するレジスタを選択するＡ／Ｄ変換結果格納レジスタ選択部１６とを備えている。
【００２７】
上述のような構成のＡ／Ｄ変換装置は、例えば図９に示すマイクロコントローラ（マイコン）に用いることができる。このマイコンは、ＣＰＵ２１と、ＲＯＭ２２、ＲＡＭ２３と、シリアルＩ／Ｆ、パラレルＩ／Ｆ等を有するＩ／Ｏ制御部２４と、上述の図１に示すＡ／Ｄ変換装置と同様に構成されたＡ／Ｄ変換部２５と、ＣＰＵ２１〜Ａ／Ｄ変換部２５が接続されているバス２６を備えている。また、このマイコンは、ＣＰＵ２１、ＲＯＭ２２及びＲＡＭ２３の一部、Ｉ／Ｏ制御部２４、Ａ／Ｄ変換部２５等が１つの素子として形成されている。なお、上述の図１に示す構成の内、Ａ／Ｄリザルトレジスタ３は、図９中ではＲＡＭ２３の一部に対応し、バス９はバス２６に対応し、他の構成要素はＡ／Ｄ変換部２５に対応する。また、この場合、ＣＰＵ２１が上述の外部の機器に対応している。
【００２８】
ＣＰＵ２１のメモリ空間上には、図１０に示すような制御用メモリ領域が設けられている。このような制御用メモリ空間上には、上述のＩ／Ｏ制御部２４のシリアルＩ／Ｆ及びパラレルＩ／ＦあるいはＡ／Ｄ変換部２５等の動作を制御するための２５６バイト程度の制御用レジスタが割り付けられている。上述のリザルトレジスタ３（レジスタＡＤＣＲ１〜３）及びレジスタ４（Ａ／Ｄ起動レジスタ４ａ〜割り込み同期設定レジスタ４ｄ）は、例えばそれぞれアドレスＦ０１０以降、Ｆ０２０以降に割り付けられている。このような制御用レジスタに用いることのできるメモリ領域には制限があるため、他のデバイスが多い場合等にはレジスタ数を増加させることは困難である。
【００２９】
また、Ａ／Ｄ変換部のチャネル数の異なるマイコンファミリの展開を考える場合等で、リザルトレジスタ等の制御用レジスタの数及びレジスタのマッピング等の構成を共通としておけば、Ａ／Ｄ変換部２５のアナログマルチプレクサのチャネル数等の構成のみを変更することにより、用途に適した仕様のマイコンを容易に設計、製造することができる。このようにリザルトレジスタ等の制御用レジスタの数及び割り当て位置等の構成を共通とすれば、アナログマルチプレクサのチャネル数等が異なるマイコンにおいてもコンパイラ、制御用プログラム等のソフトウェアを共通とすることができ、総合的な製品コストを低減することができる。
【００３０】
このようなマイコンは、制御プログラムを実行することにより、Ａ／Ｄ変換装置を制御して複数のＡ／Ｄ変換処理を実行することができるようになっている。
【００３１】
以下、このようなマイコンによりＡ／Ｄ変換を行う場合について説明する。
【００３２】
まず、Ａ／Ｄ変換を行う場合にマイコンのＣＰＵ２１は、バス２６を介してＡ／Ｄ変換部２５のモード設定部に動作モードを指示する。具体的には、連続スキャンモードでＡ／Ｄ変換を行う際には、ＣＰＵ２１は、バス２６、Ａ／Ｄ変換部２５を構成する変換モード設定レジスタ４ｃ（図１）を介して、シーケンサ５のチャネル割り当て部１４（図８）に、Ａ／Ｄ変換するチャネルと、使用するレジスタ等を指示する。
【００３３】
また、特定チャネル指定モードでは、ＣＰＵ２１は、シーケンサ５を構成する特定チャネル指定部１１に、固定する特定チャネルと、この特定チャネルを割り当てるレジスタを指示し、チャネル割り当て部１４に、Ａ／Ｄ変換するチャネルと、使用するレジスタ等を指示する。さらに、特定チャネル指定モードの動作をさせる場合、ＣＰＵ２１は頻度設定部１２に、上述のＣモードあるいはＤモードの動作を指示する。
【００３４】
また、ＣＰＵ２１は、上述の図１に示す変換クロック数指定レジスタ４ｂを介してシーケンサ５のクロック発生部にＡ／Ｄ変換の１チャネル当たりの変換周期を例えばクロックＣＬＫ数として指示し、また、割り込み周期設定レジスタ４ｄを介してシーケンサ５の割り込み処理部に、割り込みを発生する周期、タイミングを、例えばそれぞれチャネル数、クロックＣＬＫ数等として指示する。
【００３５】
動作モード等の設定が終了すると、ＣＰＵ２１は、図１及び図１０に示すＡ／Ｄ起動・停止指示レジスタ４ａを介してシーケンサ５にＡ／Ｄ変換の開始を指示する。Ａ／Ｄ変換の開始が指示されると、Ａ／Ｄ変換部２５は、ＣＰＵ２１からＡ／Ｄ変換の停止が指示されるまでの間、シーケンサ５の制御により独立して動作する。従って、ＣＰＵ２１はシーケンサ５から供給されるＡ／Ｄ変換データの読み出しを要求する割り込みに応答して各レジスタＡＤＣＲ０〜３に保持されているデータを読み出すだけでよい。
【００３６】
連続スキャンモードが指示された場合には、特定チャネル指定部１１にはいずれのチャネルも設定されていないため、レジスタ排他制御部１３によるレジスタの排他制御は行われず、Ａ／Ｄ変換チャネル選択部１５はクロック発生部からのクロックに基づいて、順次、チャネル割り当て部１４に設定されているチャネルの信号が選択されるように図１中のデコーダ６に選択信号を供給する。これにより、デコーダ６が選択信号のデコード出力をアナログマルチプレクサ１に供給し、このデコード出力によって、例えば図５（Ａ）に示すように、順次、チャネル０、チャネル１、チャネル２、チャネル３、チャネル４・・・が選択される。また、このとき、Ａ／Ｄ変換チャネル選択部１５は選択したチャネルを順次Ａ／Ｄ変換結果格納レジスタ選択部１６に通知する。
【００３７】
Ａ／Ｄ変換結果格納レジスタ選択部１６は、Ａ／Ｄ変換チャネル選択部１５から現在選択されているチャネルが通知されると、通知されたチャネルのＡ／Ｄ変換データが、順次、チャネル割り当て部１４よって割り当てられているレジスタに格納されるように、Ａ／Ｄ変換データを格納するレジスタを示す選択信号を図１に示すデコーダ７に供給する。これにより、デコーダ７が選択信号をデコードし、このデコード出力により、Ａ／Ｄリザルトレジスタ３の中からＡ／Ｄ変換データを格納するレジスタが選択され、例えば図５（Ｃ）〜同図（Ｆ）に示すように、チャネル０、チャネル１、チャネル２、チャネル３、チャネル４・・・のＡ／Ｄ変換データが順次、レジスタＡＤＣＲ０、ＡＤＣＲ１、ＡＤＣＲ２、ＡＤＣＲ３、ＡＤＣＲ０、ＡＤＣＲ１・・・に格納される。
【００３８】
また、Ａ／Ｄ変換結果格納レジスタ選択部１６は、Ａ／Ｄ変換チャネル選択部１５から通知されたチャネルの数を計数しており、この計数結果により、使用可能なレジスタＡＤＣＲ０〜３に全てＡ／Ｄ変換データが格納されたことを検出すると、割り込み処理部を制御してＡ／Ｄ変換データの読み出しを要求する割り込みを発生させる。例えば図５（Ａ）に示すように、チャネル３（あるいはチャネル７）のＡ／Ｄ変換が終了し、同図（Ｃ）〜同図（Ｆ）に示すようにレジスタＡＤＣＲ０〜３にチャネル０〜３（あるいはチャネル４〜７）が供給された時に、同図（Ｂ）に示すように割り込みを発生させる。
【００３９】
割り込みが発生すると、図９に示すＣＰＵ２１は割り込みに応答してレジスタＡＤＣＲ０〜３に保持されているデータを読み出し、各チャネル毎のＡ／Ｄ変換データに分離する。
【００４０】
このような連続モードでは、上述のようにモード設定を行った後、Ａ／Ｄ変換の開始を指示するとＡ／Ｄ変換部２５が独立して動作する。従って、ＣＰＵ２１が動作モードを制御する場合あるいはリザルトレジスタが１つしかない場合等に比較してＣＰＵ２１の処理負荷を大幅に低減することができる。また、このような連続モードではシーケンサ５が入力チャネルを自動的に切り換える構成となっているため、ＣＰＵが入力チャネルあるいは入力チャネルグループを切り換える構成とした場合のように、Ａ／Ｄ変換を一旦停止する必要がないため、Ａ／Ｄ変換周期を短縮することが容易となる。
【００４１】
また、このＡ／Ｄ変換装置は、各入力チャネル毎にリザルトレジスタを設けた場合に比較して、装置の回路規模を小さくすることができ、装置の小型化、コストの低減等が容易となる。
【００４２】
一方、ＣＰＵ２１から特定チャネル指定モードが指示された場合には、特定チャネル固定部１１に設定されたチャネルは特定のレジスタ、例えばレジスタＡＤＣＲ０に割り当てられる。レジスタ排他制御部１３は、この特定のレジスタＡＤＣＲ０がＡ／Ｄ変換結果格納レジスタ選択部１６において他のチャネルに割り当てられないように制御する。
【００４３】
この特定チャネル指定モードが指示された場合には、Ａ／Ｄ変換チャネル選択部１５は頻度設定部１２を参照して上述のＣモード又はＤモードのいずれに設定されているかを確認する。
【００４４】
Ｃモードに設定されているときは、Ａ／Ｄ変換チャネル選択部１５はクロック発生部からのクロックに基づいて、各割り込み毎にチャネル０が選択された後、チャネル割り当て部１４に設定されているチャネルの信号が順次選択されるようにデコーダ６に選択信号を供給する。
【００４５】
これにより、デコーダ６が選択信号のデコード出力をアナログマルチプレクサ１に供給し、このデコード出力によって、例えば図６（Ａ）に示すように、順次、チャネル０、チャネル１、チャネル２、チャネル３、チャネル０、チャネル４、チャネル５・・・が選択される。また、このとき、Ａ／Ｄ変換チャネル選択部１５は選択したチャネルを順次Ａ／Ｄ変換結果格納レジスタ選択部１６に通知する。
【００４６】
Ａ／Ｄ変換結果格納レジスタ選択部１６は、Ａ／Ｄ変換チャネル選択部１５から現在選択されているチャネルが通知されると、特定チャネルであるチャネル０のＡ／Ｄ変換データがレジスタＡＤＣＲ０に格納され、残りのチャネルのＡ／Ｄ変換データが、順次、チャネル割り当て部１４よって割り当てられているレジスタに格納されるように、Ａ／Ｄ変換データを格納するレジスタを示す選択信号をデコーダ７に供給する。これにより、デコーダ７が選択信号をデコードし、このデコード出力により、Ａ／Ｄリザルトレジスタ３の中からＡ／Ｄ変換データを格納するレジスタが選択され、例えば図６（Ｂ）〜（Ｅ）に示すように、チャネル０、チャネル１、チャネル２、チャネル３、チャネル０、チャネル４・・・のＡ／Ｄ変換データが順次、レジスタＡＤＣＲ０、ＡＤＣＲ１、ＡＤＣＲ２、ＡＤＣＲ３、ＡＤＣＲ０、ＡＤＣＲ１・・・に格納される。
【００４７】
また、Ａ／Ｄ変換結果格納レジスタ選択部１６は、Ａ／Ｄ変換チャネル選択部１５から通知されたチャネルの数を計数しており、この計数結果により、使用可能なレジスタＡＤＣＲ０〜３に全てＡ／Ｄ変換データが格納されたことを検出すると、割り込み処理部を制御してＡ／Ｄ変換データの読み出しを要求する割り込みを発生させる。例えば図６（Ａ）に示すように、チャネル３（あるいはチャネル６、チャネル９、チャネル１２、チャネル１５）のＡ／Ｄ変換が終了し、同図（Ｂ）〜（Ｅ）に示すようにレジスタＡＤＣＲ０にチャネル０、レジスタＡＤＣＲ１〜３にチャネル１〜３（あるいはチャネル４〜６、チャネル７〜９、チャネル１０〜１２、チャネル１３〜１５）が供給された時に、同図（Ｆ）に示すように割り込みを発生させる。
【００４８】
割り込みが発生すると、ＣＰＵ２１は上述の連続スキャンモードと同様に割り込みに応答してレジスタＡＤＣＲ０〜３に保持されているデータを読み出し、各チャネル毎のＡ／Ｄ変換データに分離する。
【００４９】
なお、特定レジスタ及び特定チャネルの数は１つでなくともよくレジスタＡＤＣＲ０にチャネル０、レジスタＡＤＣＲ１にチャネル１を割り当てる等、適宜変更することができる。
【００５０】
このＣモードでは、上述したように特定のチャネルのＡ／Ｄ変換周期を他のチャネルに対して短くすることができるため、ＣＰＵ２１の処理負荷を増加させることなく測定対象となるチャネルの信号の特性に適した測定を行うことができる。また、２つの異なるＡ／Ｄ変換周期でＡ／Ｄ変換を行うことができるため、Ａ／Ｄ変換装置の自由度を向上させることができる。
【００５１】
また、頻度設定部１２を参照した際に、Ｄモードに設定されているときは、Ａ／Ｄ変換チャネル選択部１５はクロック発生部からのクロックに基づいて、特定チャネル指定部１１及びチャネル割り当て部１４に設定されているチャネルの信号が順次選択されるようにデコーダ６に選択信号を供給する。これにより、例えば図７（Ａ）に示すように、順次、チャネル０、チャネル１、チャネル２、チャネル３、チャネル４・・・が選択される。なお、この順序は上述の連続スキャンモードと同じである。このとき、Ａ／Ｄ変換チャネル選択部１５は選択したチャネルを順次Ａ／Ｄ変換結果格納レジスタ選択部１６に通知する。
【００５２】
Ａ／Ｄ変換結果格納レジスタ選択部１６は、Ａ／Ｄ変換チャネル選択部１５から現在選択されているチャネルが通知されると、上述のＣモードの場合と同様に、チャネル０のＡ／Ｄ変換データがレジスタＡＤＣＲ０に格納され、残りのチャネルのＡ／Ｄ変換データが、順次、レジスタＡＤＣＲ１〜３に格納されるように、Ａ／Ｄ変換データを格納するレジスタを選択する。これにより、Ａ／Ｄリザルトレジスタ３の中からＡ／Ｄ変換データを格納するレジスタが選択され、例えば図７（Ｂ）〜（Ｅ）に示すように、チャネル０のＡ／Ｄ変換データがレジスタＡＤＣＲ０に、チャネル１、チャネル２、チャネル３、チャネル４、チャネル５・・・のＡ／Ｄ変換データが順次、レジスタＡＤＣＲ１、ＡＤＣＲ２、ＡＤＣＲ３、ＡＤＣＲ１、ＡＤＣＲ２・・・に格納される。
【００５３】
Ａ／Ｄ変換結果格納レジスタ選択部１６は、Ａ／Ｄ変換チャネル選択部１５から通知されたチャネルの数を計数しており、この計数結果により、使用可能なレジスタＡＤＣＲ０〜３に全てＡ／Ｄ変換データが格納されたことを検出すると、割り込み処理部を制御してＡ／Ｄ変換データの読み出しを要求する割り込みを発生させる。
【００５４】
割り込みが発生すると、ＣＰＵ２１は上述のＣモードと同様に割り込みに応答してレジスタＡＤＣＲ０〜３に保持されているデータを読み出し、各チャネル毎のＡ／Ｄ変換データに分離する。
【００５５】
ここで、レジスタＡＤＣＲ０がチャネル０に割り当てられているため、レジスタＡＤＣＲ０の内容は、１度チャネル０のＡ／Ｄ変換データを格納してから、次にチャネル０のＡ／Ｄ変換データが格納される間での間、変更されない。従って、ＣＰＵ２５はチャネル３、チャネル６、チャネル９、チャネル１２のＡ／Ｄ変換後の割り込み発生時には、レジスタＡＤＣＲ０に保持されているＡ／Ｄ変換データを読み出す必要がなく、他の３つのレジスタＡＤＣＲ１〜３に保持されているＡ／Ｄ変換データのみを読み出し、最後のチャネル１５のＡ／Ｄ変換後の割り込み発生時にのみ全てのレジスタＡＤＣＲ０〜３に保持されているＡ／Ｄ変換データを読み出すだけでよい。
【００５６】
このＤモードでは、連続スキャンモードに比較して割り込み回数が増加するが、１回の割り込み当たりにレジスタから読み出すデータ数が減少する。このため、例えばバス２６の速度が遅い等の理由により、ＣＰＵ２１が各割り込み時に全てのレジスタの内容を読み出す時間的余裕が無い場合等に、このＤモードに設定することにより、１回の割り込みで読み出すレジスタの数を減少させることができる。このＤモードでは上述したように、各割り込み毎に読み出すチャネル数を減少させることにより、ＣＰＵ２１の処理能力、バス２６の性能等に適した処理を行うことができる。
【００５７】
従って、このＣモード、Ｄモードからなる特定レジスタ指定モードでは、特定レジスタに割り当てられたチャネルとそれ以外のチャネルとで異なる処理を施すことができ、Ａ／Ｄ変換の自由度を向上させることができる。
【００５８】
また、上述の付加情報付加部８は、図１１に示すように、上述のシーケンサ５のＡ／Ｄ変換チャネル選択部１５からのチャネル選択データをラッチして上述のリザルトレジスタ３に供給するラッチ３２から構成されている。このラッチ３２にはラッチタイミング入力としてシーケンサ５からＡ／Ｄコンバータ２のＡ／Ｄ変換が終了したことを示すＡ／Ｄ完了信号が供給されている。
【００５９】
また、リザルトレジスタ３には、Ａ／Ｄコンバータ２からの１０ビットのＡ／Ｄ変換データをラッチするラッチ３１からの出力が供給されている。このラッチ３１にはラッチ３２と同様に、ラッチタイミング入力としてシーケンサ５からＡ／Ｄ完了信号が供給されている。
【００６０】
上述のようにＡ／Ｄ変換を行う際には、Ａ／Ｄ変換チャネル選択部１５がＡ／Ｄ変換を選択する。この選択データはラッチ３２に供給されており、Ａ／Ｄ変換が終了した際にＡ／Ｄ変換完了信号に応じてラッチ３２によってラッチされる。同様にＡ／Ｄコンバータ２からのＡ／Ｄ変換データはラッチ３１によってラッチされる。
【００６１】
これらのラッチ３１、３２にラッチされたデータはＡ／Ｄ変換結果格納レジスタ選択部１６からの選択信号によって選択されたレジスタに供給される。これにより、リザルトレジスタ３の各レジスタＡＤＣＲ０〜ＡＤＣＲ（ｐ−１）には図１２に示すようにＡ／Ｄ変換データとこのＡ／Ｄ変換データのチャネルを示すチャネルデータ（付属情報）が格納される。
【００６２】
このように各チャネルのＡ／Ｄ変換データに各チャネルを示すチャネルデータを付加することにより、ＣＰＵ２１は各レジスタから読み出したＡ／Ｄ変換データがどのチャネルのものであるか容易に判断することができる。従って、各チャネルのデータの分離を確実に行うことができる。
【００６３】
なお、 この付加情報付加部８において、Ａ／Ｄ変換データに付加する付加情報は、上述のチャネルを示すチャネルデータの他に、Ａ／Ｄ変換のサンプリング周期、サンプルホールド時間、時刻を表すタイムスタンプ、動作モード等を示す情報であってもよい。これらの付属情報はシーケンサ５の内部で用いられているため、チャネルデータの場合と同様に、これらの付属情報をＡ／Ｄ変換完了信号に応じてラッチし、このラッチ出力をリザルトレジスタ３に供給すればよい。
【００６４】
また、このようにシーケンサ５中で用いられているデータをＡ／Ｄ変換データに付加する場合は、上述のようにラッチを設けるといった単純な構成の変更により、機能を追加することができる。
【００６５】
【発明の効果】
本発明に係るＡ／Ｄ変換装置では、選択制御手段が入力切り換え手段を制御して所定数の入力チャネルを順次選択し、Ａ／Ｄ変換手段にＡ／Ｄ変換を指示し、保持部選択手段が選択制御手段により選択した入力チャネルのＡ／Ｄ変換結果を格納する保持手段を選択することにより、自動的に各チャネルのＡ／Ｄ変換結果が所定数の保持手段に格納される。従って、外部の機器は、読み出し要求手段からの読み出し要求に応じて保持手段からＡ／Ｄ変換結果を読み出すだけでよく、外部の機器が入力チャネルの切り換え等を制御する場合に比較して、外部の機器の処理負荷を低減させることができる。
【００６６】
また、選択制御手段を制御して、所定の周期で各入力チャネルのＡ／Ｄ変換を繰り返し、Ａ／Ｄ変換結果を更新する構成とすれば、自動的にＡ／Ｄ変換結果が更新されるため、外部の機器の処理負荷をさらに低減させることができる。
【００６７】
また、選択制御手段が所定数の入力チャネルを、各々所定数の保持手段の数以下の入力チャネルからなる複数のグループに分割し、各グループ毎に入力チャネルの選択を行い、読み出し要求手段が各グループのＡ／Ｄ変換結果毎に読み出し要求を行う構成とすれば、保持手段の数及び外部の機器の処理負荷を増加させずに入力チャネルを増加させることができる。
【００６８】
また、割り当て手段により保持手段のうちの所定数を特定の入力チャネルに割り当て、残りの保持手段を他の入力チャネルに割り当て、保持部選択手段が、特定の入力チャネルのＡ／Ｄ変換結果を所定数の保持手段に格納し、他の入力チャネルのＡ／Ｄ変換結果を残りの保持手段に格納することにより、特定のチャネルとそれ以外のチャネルとで異なる処理を施すことができ、Ａ／Ｄ変換の自由度を向上させることができる。
【００６９】
また、各保持手段に保持されているＡ／Ｄ変換データにＡ／Ｄ変換データに関する付加情報を付加する付加情報付加手段を備える構成とすれば、外部の装置は、読み出したＡ／Ｄ変換データの識別を容易に行うことができる。
【図面の簡単な説明】
【図１】  本発明の一実施形態に係るＡ／Ｄ変換装置の構成を示すブロック図である。
【図２】  従来のＡ／Ｄ変換装置のＡ／Ｄ変換動作を示すタイミングチャートである。
【図３】  上記従来のＡ／Ｄ変換装置において測定するチャネルをグループ化する場合の各グループに対するチャネルの割り当てを示す図である。
【図４】  上記従来のＡ／Ｄ変換装置のＡ／Ｄ変換動作を示すタイミングチャートである。
【図５】  上記本発明の実施形態に係るＡ／Ｄ変換装置の連続スキャンモードでＡ／Ｄ変換を行うときの動作を示すタイミングチャートである。
【図６】  上記Ａ／Ｄ変換装置の特定チャネル指定モードでＡ／Ｄ変換を行うときの動作を示すタイミングチャートである。
【図７】  上記Ａ／Ｄ変換装置の特定チャネル指定モードでＡ／Ｄ変換を行うときの動作を示すタイミングチャートである。
【図８】  上記Ａ／Ｄ変換装置において動作モードを選択するモード選択部の構成を示す図である。
【図９】  上記Ａ／Ｄ変換装置を用いたマイコンの構成を示すブロック図である。
【図１０】  上記マイコンを構成するＣＰＵのメモリ空間上に設けられた制御用メモリ領域を示すメモリマップである。
【図１１】  上記Ａ／Ｄ変換装置を構成する付加情報付加部の構成を示すブロック図である。
【図１２】  上記付加情報付加部により付加情報が付加されたＡ／Ｄ変換データを示す図である。
【符号の説明】
１  アナログマルチプレクサ、２  Ａ／Ｄコンバータ、３  Ａ／Ｄリザルトレジスタ、４  レジスタ、５  シーケンサ、８  付加情報付加部
【図１】
0003830199.tif 000002
【図２】
0003830199.tif 000003
【図３】
0003830199.tif 000004
【図４】
0003830199.tif 000005
【図５】
0003830199.tif 000006
【図６】
0003830199.tif 000007
【図７】
0003830199.tif 000008
【図８】
0003830199.tif 000009
【図９】
0003830199.tif 000010
【図１０】
0003830199.tif 000011
【図１１】
0003830199.tif 000012
【図１２】
0003830199.tif 000013