(57)【特許請求の範囲】
【請求項１】
直流電源に接続されたスイッチング素子の直列回路と、前記スイッチング素子をデッドオフタイムを経て交互にオン・オフさせる制御部とを備え、前記スイッチング素子の接続点に負荷回路を接続したインバータ装置において、高圧側スイッチング素子の駆動信号の立ち下がりを検出してから前記スイッチング素子の接続点の電圧の立ち下がりが検出されるまでの時間により前記負荷回路が接続されているかを判別する手段を有することを特徴とするインバータ装置。
【請求項２】
直流電源に接続されたスイッチング素子の直列回路と、前記スイッチング素子をデッドオフタイムを経て交互にオン・オフさせる制御部とを備え、前記スイッチング素子の接続点に負荷回路を接続したインバータ装置において、低圧側スイッチング素子の駆動信号の立ち下がりを検出してから前記スイッチング素子の接続点の電圧の立ち上がりが検出されるまでの時間により前記負荷回路が接続されているかを判別する手段を有することを特徴とするインバータ装置。
【請求項３】
直流電源に接続されたスイッチング素子の直列回路と、前記スイッチング素子をデッドオフタイムを経て交互にオン・オフさせる制御部とを備え、前記スイッチング素子の接続点に負荷回路を接続したインバータ装置において、スイッチング素子の接続点の電圧の立ち上がりを検出する手段を備え、スイッチング素子の接続点の電圧の立ち上がりを検出したときに前記制御部が高圧側のスイッチング素子をオンさせることを特徴とするインバータ装置。
【請求項４】
直流電源に接続されたスイッチング素子の直列回路と、前記スイッチング素子をデッドオフタイムを経て交互にオン・オフさせる制御部とを備え、前記スイッチング素子の接続点に負荷回路を接続したインバータ装置において、低圧側スイッチング素子の駆動信号の立ち下がりを検出して一定時間内にスイッチング素子の接続点の電圧の立ち上がりを検出できなかった場合に無負荷状態であると判別する手段を有することを特徴とするインバータ装置。
【請求項５】
直流電源に接続されたスイッチング素子の直列回路と、前記スイッチング素子をデッドオフタイムを経て交互にオン・オフさせる制御部とを備え、前記スイッチング素子の接続点に負荷回路を接続したインバータ装置において、高圧側スイッチング素子の駆動信号の立ち下がりを検出して一定時間内にスイッチング素子の接続点の電圧の立ち下がりを検出できなかった場合に無負荷状態であると判別する手段を有することを特徴とするインバータ装置。
【請求項６】
前記負荷回路が接続されていないと判別されたときに直流電源の電圧を低下させる手段を有することを特徴とする請求項１ないし５のいずれかに記載のインバータ装置。
【請求項７】
前記負荷回路が接続されていないと判別されたときに前記スイッチング素子のスイッチング動作を停止させる手段を有することを特徴とする請求項１ないし５のいずれかに記載のインバータ装置。
【請求項８】
前記負荷回路が接続されていないと判別されたときに前記スイッチング素子を間欠発振動作させる手段を有することを特徴とする請求項１ないし５のいずれかに記載のインバータ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は直列インバータにより直流電源を高周波に変換して負荷に供給するインバータ装置に関するものであり、例えば放電灯を高周波点灯させる電子バラストなどに用いられるものである。
【０００２】
【従来の技術】
従来例を図８に示す。直流電源Ｅの両端にはＭＯＳＦＥＴよりなるスイッチング素子Ｑ１、Ｑ２の直列回路が接続されている。スイッチング素子Ｑ２の両端にはスナバコンデンサＣ４が並列接続されると共に、直流カット用のコンデンサＣ２を介してインダクタＬ１と放電灯Ｌａの直列回路が接続されている。放電灯Ｌａのフィラメントの非電源側端子間には共振用および予熱電流通電用のコンデンサＣ１が並列接続されている。放電灯Ｌａの電源側フィラメントの一端は直流電源Ｅの負極に接続されて接地されており、他端はインダクタＬ１に接続されると共に、抵抗ｒ１、ｒ２の直列回路を介して直流電源Ｅの高圧側端子に接続されている。抵抗ｒ１、ｒ２が接続されたフィラメントの非電源側端子は抵抗ｒ３、ｒ４の直列回路を介して直流電源Ｅの負極に接続されている。したがって、放電灯Ｌａが接続されているときには、直流電源Ｅの正極から抵抗ｒ１、ｒ２、放電灯Ｌａのフィラメント、抵抗ｒ３、ｒ４を介して直流電源Ｅの負極に至る経路で直流電流が流れ、抵抗ｒ４の両端には所定の直流電圧が発生する。また、放電灯Ｌａが接続されていないときには、前記直流電流が流れないので、抵抗ｒ４の両端には電圧が発生しない。
【０００３】
抵抗ｒ３、ｒ４の接続点の電圧はコンパレータｃｏｍｐ１のマイナス側入力端子に印加されている。コンパレータｃｏｍｐ１のプラス側入力端子には、制御電源電圧Ｖｃｃを抵抗ｒ５、ｒ６により分圧した基準電圧が印加されている。コンパレータｃｏｍｐ１の出力は抵抗ｒ８によりプルアップされており、マイナス側入力端子の電圧がプラス側入力端子の電圧よりも低いときにはＨｉｇｈレベル、高いときにはＬｏｗレベルとなる。このコンパレータｃｏｍｐ１の出力はスイッチング素子Ｑ１、Ｑ２にゲート信号を供給する制御回路ＩＣ１の発振停止制御端子に入力されている。制御回路ＩＣ１は抵抗ｒ７とコンデンサＣ４の時定数により所定の周波数で発振し、スイッチング素子Ｑ１、Ｑ２を交互にオン・オフさせる信号を発生させる。また、スイッチング素子Ｑ２がオンしたときに、制御電源電圧ＶｃｃからダイオードＤ１を介してコンデンサＣ３を充電し、このコンデンサＣ３を高圧側のスイッチング素子Ｑ１の駆動電源としている。
【０００４】
制御回路ＩＣ１からのゲート信号にてスイッチング素子Ｑ１、Ｑ２が交互にオン・オフすることにより、直流電源Ｅの直流電圧Ｖｄｃを高周波に変換し、コンデンサＣ２、インダクタＬ１、放電灯Ｌａ、コンデンサＣ１からなる負荷回路に高周波の電力を供給し、ランプＬａを点灯させるものである。抵抗ｒ１、ｒ２、ｒ３、ｒ４は、フィラメントの検出を行っており、放電灯Ｌａが装着されていない無負荷状態の場合には、コンパレータｃｏｍｐ１の出力を反転させ、制御回路ＩＣ１の発振停止制御端子に無負荷検出信号を送り、スイッチング素子Ｑ１、Ｑ２のスイッチングを停止させるものである。
【０００５】
ここで、図８のような回路において、無負荷時に発振を継続させた場合の動作について、図９により説明する。図９のモードは上側ＦＥＴであるスイッチング素子Ｑ１がＯＮした状態を示し、図１２の波形図の区間▲１▼に対応している。スイッチング素子Ｑ１がＯＮした場合は、スイッチング素子Ｑ１，Ｑ２の接続点の電圧（中点電圧）は直流電源Ｅの直流電圧Ｖｄｃまで上昇する。そのときスイッチング素子Ｑ２のドレイン・ソース間の寄生コンデンサおよびスナバコンデンサＣ４もＶｄｃまで充電される。
【０００６】
次に、スイッチング素子Ｑ１、Ｑ２が共にＯＦＦしている場合（図１０及び図１２の区間２）には、無負荷状態であるため共振電流が流れず、中点電圧は放電路がないためＶｄｃの電圧を維持している。スイッチング素子Ｑ２がＯＮした場合（図１１）、中点電圧はコンデンサＣ４とスイッチング素子Ｑ２のドレイン−ソース間の容量でＶｄｃを持っており、その電荷はスイッチング素子Ｑ２のドレイン・ソース間を介して放電される。よって、スイッチング素子Ｑ２のＯＮ時には図１２に示すようにスパイク状の電流が流れる。特に、ノイズ対策や温度対策でスナバとしてコンデンサをＦＥＴのドレイン・ソース間に付加した回路構成で負荷が全く無くなった場合（中点からの電流経路が無い場合）は、このスパイク状の電流が大きなロスとなり、無視できない問題になる。
【０００７】
しかし、この現象を防止するためにはランプのフィラメント抵抗を検出したり、無負荷時においてもある程度の電流の流れる別経路を負荷部に設置しなければならない等のロス防止手段をとらなければならない。
【０００８】
【発明が解決しようとする課題】
本発明は上述のような点に鑑みてなされたものであり、交互にオン・オフされるスイッチング素子の直列回路を有するインバータ装置において、無負荷状態におけるスイッチングロスを簡単な回路構成にて防止することを課題とするものである。
【０００９】
【課題を解決するための手段】
本発明によれば、上記の課題を解決するために、直流電源に接続されたスイッチング素子の直列回路と、前記スイッチング素子をデッドオフタイムを経て交互にオン・オフさせる制御部とを備え、前記スイッチング素子の接続点に負荷回路を接続したインバータ装置において、高圧側スイッチング素子の駆動信号の立ち下がりを検出してから前記スイッチング素子の接続点の電圧の立ち下がりが検出されるまでの時間により前記負荷回路が接続されているかを判別する手段を有することを特徴とするものである。
【００１０】
【発明の実施の形態】
（実施例１）
図１に本発明の一実施例を示す。インバータの動作については従来例で説明したものと同様であるので、重複する説明は省略する。本実施例では、高圧側のスイッチング素子Ｑ１のゲート信号をコンパレータｃｏｍｐ１のマイナス側入力端子に印加し、コンパレータｃｏｍｐ１のプラス側入力端子にはスイッチング素子Ｑ１、Ｑ２の接続点の電圧（中点電圧）を抵抗ｒ５、ｒ６により分圧した電圧が印加される。コンパレータｃｏｍｐ１の出力端子はオープンコレクタあるいはオープンドレインとなっており、プラス側入力端子の電圧がマイナス側入力端子の電圧よりも高いときには高インピーダンス状態、プラス側入力端子の電圧がマイナス側入力端子の電圧よりも低いときには低インピーダンス状態（グランドと短絡）となる。このコンパレータｃｏｍｐ１の出力は抵抗ｒ９、ｒ１０を介してトランジスタＱ３のベースに接続されている。抵抗ｒ９、ｒ１０の接続点は抵抗ｒ８を介して制御電源電圧Ｖｃｃのラインに接続されると共に、コンデンサＣ５と抵抗ｒ１１の並列回路を介してグランドラインに接続されている。トランジスタＱ３のエミッタは接地されており、コレクタは制御回路ＩＣ１の発振停止制御端子に接続されている。
【００１１】
本例はスイッチング素子Ｑ１のゲート信号とスイッチング素子Ｑ１，Ｑ２の中点電圧とを比較して負荷状態を検出するものである。すなわち、制御回路ＩＣ１から出力されるスイッチング素子Ｑ１のゲート信号と同位相の信号は、コンパレータｃｏｍｐ１のマイナス側入力端子に入力されている。スイッチング素子Ｑ１，Ｑ２の中点から抵抗ｒ５、ｒ６にて分圧された信号は、コンパレータｃｏｍｐ１のプラス側入力端子に入力され、中点電圧とスイッチング素子Ｑ１のゲート信号の時間について比較を行っている。
【００１２】
通常負荷がある場合、中点電圧信号とスイッチング素子Ｑ１のゲート信号の差はわずかであるため、コンパレータｃｏｍｐ１の出力がＨｉｇｈレベルを出力している時間は短く、コンデンサＣ５の電圧は低く維持されているため、トランジスタＱ３のベース電圧は低く、ＯＮすることはない。しかし、負荷Ｌａが外された状態では、中点電圧はスイッチング素子Ｑ１のゲート電圧とともに立ち下がらず、（デッドオフタイムの時間）＋（スイッチング素子Ｑ２のゲート電圧がスレショルド電圧Ｖｔｈまで立ち上がる時間）までは、Ｖｄｃを維持したままなので、コンパレータｃｏｍｐ１の出力は、負荷がある状態と比較すると長い時間にわたりＨｉｇｈレベルの出力を維持することになる。この動作を図２に示す。
【００１３】
その結果として、コンデンサＣ５の電圧は上昇し、トランジスタＱ３のベース電圧がトランジスタＱ３をＯＮさせるレベルになると、制御回路ＩＣ１に信号を送ってスイッチング素子Ｑ１，Ｑ２への信号を止めて発振を停止させるものである。その後、発振が停止して中点電圧が低下すると、コンパレータｃｏｍｐ１の出力とトランジスタＱ３の出力は再び反転して制御回路ＩＣ１からゲート信号が送られ、インバータの発振が開始される。このように本実施例では、無負荷時に間欠発振を行うように制御しているが、ラッチ回路にて発振停止を行ってもよい。
【００１４】
また、スイッチング素子Ｑ２のゲート信号を使って制御する場合においては、スイッチング素子Ｑ２のゲート信号がＬｏｗレベルの状態になっても中点電圧がＶｄｃまで立ち上がらない場合を無負荷状態として検出すればよい。要するに、共振電流が流れていない場合の中点電圧の立ち下がり、または、立ち上がりがスイッチング素子Ｑ１，Ｑ２のゲート信号に対して遅れることを検出して保護を行うものである。
【００１５】
（実施例２）
図３に本発明の実施例２を示す。本実施例では、スイッチング素子Ｑ１、Ｑ２の接続点の電圧（中点電圧）を抵抗ｒ６、ｒ７により分圧してコンパレータｃｏｍｐ２のマイナス側入力端子に印加している。コンパレータｃｏｍｐ２のプラス側入力端子には抵抗ｒ４、ｒ５により制御電源電圧Ｖｃｃを分圧した基準電圧が印加されている。コンパレータｃｏｍｐ２の出力は、コンパレータｃｏｍｐ１のプラス側入力端子に接続され、抵抗ｒ３を介して制御電源電圧Ｖｃｃのラインに接続されると共に、コンデンサＣ７を介してグランドラインに接続されている。コンデンサＣ７の両端には、トランジスタＱ４が並列接続されている。トランジスタＱ４のベースにはスイッチング素子Ｑ２のゲート信号が入力されている。コンパレータｃｏｍｐ１のマイナス側入力端子には抵抗ｒ１、ｒ２により制御電源電圧Ｖｃｃを分圧した基準電圧が印加されている。コンパレータｃｏｍｐ１、ｃｏｍｐ２の出力はオープンコレクタあるいはオープンドレインとなっており、プラス側入力端子の電圧がマイナス側入力端子の電圧よりも高いときは出力は高インピーダンス状態となり、低いときはグランドラインと短絡状態となる。コンパレータｃｏｍｐ１の出力は抵抗ｒ８により制御電源電圧Ｖｃｃのラインに接続されると共に、トランジスタＱ３のベースに接続されている。トランジスタＱ３のエミッタはグランドラインに接続されており、コレクタは制御回路ＩＣ１の発振停止制御端子に接続されている。
【００１６】
本例は、スイッチング素子Ｑ２のゲート信号がＨｉｇｈレベルからＬｏｗレベルに切り替わった場合において、所定の時間内に中点電圧信号が立ち上がらなかった場合、無負荷であると判断し、保護動作を行うものである。インバータの動作に関しては前述しているために省略する。
【００１７】
図３において、２つのコンパレータｃｏｍｐ１、ｃｏｍｐ２の動作について説明する。抵抗ｒ６，ｒ７にて分圧された中点電圧はコンパレータｃｏｍｐ２のマイナス側入力端子に入力され、抵抗ｒ４、ｒ５で分圧された基準電圧によって中点電圧信号に同期してコンデンサＣ７の電荷を引き抜いている。トランジスタＱ４のベースにはスイッチング素子Ｑ２のゲート信号と同期した電圧が印加され、スイッチング素子Ｑ２がＯＮしたタイミングによってコンデンサＣ７の電荷を引き抜く。
【００１８】
ここで図４のタイミングチャートに示すように、負荷のある場合においては、スイッチング素子Ｑ２のゲート信号の立ち下がりに対して小さな遅れ時間で中点電圧信号が立ち上がるため、コンデンサＣ７の電荷が抵抗ｒ１、ｒ２で決定される基準電圧よりも高くなることはない。
【００１９】
しかし、無負荷時においては中点電圧信号が立ち上がるのが遅いためにコンデンサＣ７の電圧は上昇し、コンパレータｃｏｍｐ１の出力を反転させてトランジスタＱ３をＯＮし、制御回路ＩＣ１へ信号を送って発振停止の制御を行うものである。
【００２０】
本例は、スイッチング素子Ｑ２のゲート信号と中点電圧を比較したが、実施例１で示したようにスイッチング素子Ｑ１のゲート信号と中点電圧を比較しても同様の効果が得られる。また、スイッチング素子Ｑ１、Ｑ２両方のゲート信号と中点電圧とを比較して制御を行っても同様の効果が得られることは言うまでもない。
【００２１】
（実施例３）
図５および図６に本発明の具体的実施例を示す。図６は制御回路ＩＣ１の内部機能のブロック図を示すものである。主回路部の図５は既に説明したので、省略する。制御回路ＩＣ１の内部は大きく分けて、発振部１、中点電圧検出部２、ハイサイド出力部３、ローサイド出力部４に分けることができる。発振部１は、設定された周波数で発振を行う発振器１１と中点電圧の立ち上がりを検出する中点電圧検出部２や外部発振停止の信号を受け付けるリセット部１２、デッドオフタイムを設定し発振器１１と中点電圧検出部２に出力するデッドオフタイム制御部１３より構成されている。リセット部１２の入力に対してデッドオフタイム制御部１３からのデッドオフタイムの期間内はスイッチング素子Ｑ１，Ｑ２にゲート信号を出力しないようにマスク回路５によりマスクをかける。デッドオフタイムの期間が終了するとマスクが外れ、中点電圧がＬｏｗレベルのままであれば、リセット部１２へ中点電圧検出部２から信号が送られ、ハイサイド側の出力を停止させ、発振停止の制御を行う。また、中点電圧検出部２の出力がＨｉｇｈレベルであれば、ハイサイド出力部３に信号が送られ、スイッチング素子Ｑ１はＯＮする。このように、中点電圧の立ち上がりを検出してからハイサイド側のスイッチング素子Ｑ１を動作させるものであり、中点電圧が立ち上がらない、つまり、無負荷状態であれば発振を継続しないような制御となっており、無負荷時におけるスイッチング素子Ｑ１、Ｑ２のロスを低減し、２次電圧を抑えることが可能である。
【００２２】
本例と同様の効果を得ることができる制御を実現させる制御回路ＩＣ１の構成要素はバイポーラトランジスタ、ＭＯＳトランジスタ、マイコン等を用いるものでもよく、その手段は問わない。
【００２３】
（実施例４）
図７に本発明の実施例４を示す。インバータ部の動作および検出方法については、実施例２に記載の回路と同一であるため説明は省略する。実施例２と異なる箇所は、昇圧チョッパーを有する点灯回路とした点であり、その制御はチョッパー制御回路ＩＣ２によって行われている。
【００２４】
本例では図３に示した実施例２において、トランジスタＱ３のコレクタをインバータ制御回路ＩＣ１の発振停止制御端子に接続するのではなく、チョッパー制御回路ＩＣ２の電源制御用のトランジスタＱ６のベースに接続したものである。トランジスタＱ６のベースは抵抗ｒ１０を介して制御電源電圧Ｖｃｃのラインに接続されており、コレクタはトランジスタＱ５のベースに接続されており、エミッタはグランドラインに接続されている。トランジスタＱ５のエミッタは制御電源電圧Ｖｃｃのラインに接続されており、コレクタはチョッパー制御回路ＩＣ２の電源入力端子に接続されている。チョッパー制御回路ＩＣ２の電源入力端子とグランドラインの間には、動作電源安定化のための電解コンデンサＣ８が接続されている。トランジスタＱ３がオフしているときには、抵抗ｒ１０を介してトランジスタＱ６にベース電流が流れるので、トランジスタＱ６がオン、トランジスタＱ５もオンとなり、チョッパー制御回路ＩＣ２に動作電源電圧が供給される。トランジスタＱ３がオンすると、抵抗ｒ１０からトランジスタＱ６にベース電流が流れなくなるので、トランジスタＱ６がオフ、トランジスタＱ５もオフとなり、チョッパー制御回路ＩＣ２への電源供給が遮断されるので、チョッパー制御回路ＩＣ２の動作は停止する。
【００２５】
チョッパー回路の構成は良く知られた昇圧チョッパー回路であり、商用交流電源ＡＣを全波整流するダイオードブリッジＤＢの直流出力端子間に、インダクタＬ２とスイッチング素子Ｑ７の直列回路を接続し、スイッチング素子Ｑ７の両端に逆流阻止用のダイオードＤ７を介して平滑用のコンデンサＣ９を接続したものである。平滑用のコンデンサＣ９の両端電圧Ｖｄｃは分圧用の抵抗により分圧されて、チョッパー出力電圧の検出値としてチョッパー制御回路ＩＣ２に入力されている。また、スイッチング素子Ｑ７に流れる電流は、スイッチング素子Ｑ７に直列に挿入された小抵抗により電圧に変換されて、チョッパー電流の検出値としてチョッパー制御回路ＩＣ２に入力されている。チョッパー制御回路ＩＣ２では、これらの検出値を元にチョッパー回路のスイッチング素子Ｑ７の駆動信号を作成している。チョッパー回路が動作しているときは、平滑コンデンサＣ９の両端電圧Ｖｄｃは商用交流電源ＡＣの全波整流出力のピーク値よりも高くなり、入力力率は改善されている。また、チョッパー回路が動作していないときは、平滑コンデンサＣ９の両端電圧Ｖｄｃは商用交流電源ＡＣの全波整流出力のピーク値と略等しい電圧に低下する。
【００２６】
中点電圧の立ち上がりとスイッチング素子Ｑ２のゲート信号の時間差にて無負荷状態であると判断された場合、トランジスタＱ３はＯＦＦからＯＮに反転し、トランジスタＱ６のベース電流を引き抜き、トランジスタＱ５をＯＦＦさせる。よって、動作電源が無くなることによってチョッパー制御回路ＩＣ２は停止し、昇圧チョッパー回路の動作が停止するので、Ｖｄｃの値は低下する。これにより、スイッチング素子Ｑ１、Ｑ２の両端電圧は低下し、結果的にパルス状の電流のピークを抑えることができるものである。
【００２７】
本例は、無負荷信号の出力をもって昇圧チョッパー回路の動作を停止させ、Ｖｄｃを低下させることによって直列インバータ回路のスイッチング素子のストレスを低減する方法を提示したが、Ｖｄｃを下げる方法であれば、入力を切り離すとか、昇降圧チョッパーのライン側のスイッチング素子を停止させる等、その方法は問わない。
【００２８】
【発明の効果】
本発明によれば、直流電源に接続されたスイッチング素子の直列回路と、前記スイッチング素子をデッドオフタイムを経て交互にオン・オフさせる制御部とを備え、前記スイッチング素子の接続点に負荷回路を接続したインバータ装置において、負荷回路が接続されていない状態を簡単な構成で検出して発振停止または間欠発振あるいは直流電源の電圧を低下させることにより、スイッチング素子のストレスを緩和し、発熱を防止することができる。
【図面の簡単な説明】
【図１】本発明の実施例１の回路図である。
【図２】本発明の実施例１の動作波形図である。
【図３】本発明の実施例２の回路図である。
【図４】本発明の実施例２の動作波形図である。
【図５】本発明の実施例３の回路図である。
【図６】本発明の実施例３の制御回路の内部構成を示すブロック回路図である。
【図７】本発明の実施例４の回路図である。
【図８】従来例の回路図である。
【図９】従来例の動作説明のための第１の等価回路図である。
【図１０】従来例の動作説明のための第２の等価回路図である。
【図１１】従来例の動作説明のための第３の等価回路図である。
【図１２】従来例の動作波形図である。
【符号の説明】
Ｅ      直流電源
Ｌ１    共振用インダクタ
Ｃ１    共振用コンデンサ
Ｌａ    放電灯
Ｑ１    高圧側スイッチング素子
Ｑ２    低圧側スイッチング素子
ＩＣ１  制御回路
【図１】
0003738669.tif 000002
【図２】
0003738669.tif 000003
【図３】
0003738669.tif 000004
【図４】
0003738669.tif 000005
【図５】
0003738669.tif 000006
【図６】
0003738669.tif 000007
【図７】
0003738669.tif 000008
【図８】
0003738669.tif 000009
【図９】
0003738669.tif 000010
【図１０】
0003738669.tif 000011
【図１１】
0003738669.tif 000012
【図１２】
0003738669.tif 000013