(57)【特許請求の範囲】
【請求項１】
ＬＥＤを用いた表示装置において、色の３原色である、赤、緑、青の３色を各々発光するＬＥＤを同一樹脂内に有するチップを備え、チップが画面の１画素を形成しており、前記チップ周辺ないしチップ裏面に無線用のアンテナを有し、外部信号により、各チップの３色のＬＥＤの発光をコントロールし、カラー表示することを特徴とする表示装置。
【請求項２】
前記チップ周辺ないしチップ裏面に、ＲＦ(Radio Frequency)及びＩＤチェック用の信号デコーダと、ＩＤメモリー用ＥＰＲＯＭとからなる制御回路を有することを特徴とする請求項１記載の表示装置。
【請求項３】
前記チップ及び制御回路とアンテナは、側面に凸部凹部のあるパッケージにパッケージされていることを特徴とする請求項２記載の表示装置。
【請求項４】
前記パッケージごとにパッケージ側面に２ケ所づつＶｄｄ端子とＧＮＤ端子を有することを特徴とする請求項３記載の表示装置。
【請求項５】
前記パッケージを縦横配列することにより、パッケージの凹部と凸部が結合し、大画面を形成することを特徴とする請求項３記載の表示装置
【請求項６】
前記パッケージは縦横配列することにより、隣接するパッケージ間においてＶｄｄ端子はＶｄｄ端子に、ＧＮＤ端子はＧＮＤ端子にそれぞれ接続出来る構造を有することを特徴とする請求項３記載の表示装置。
【請求項７】
縦横配列されたパッケージにより形成された表示装置の各画素に、画像信号をアンテナを介して送出するための表示コントローラを有することを特徴とする請求項５記載の表示装置。
【請求項８】
前記表示コントローラは、外部からの画像信号を処理して出力信号に変換し、ＲＦ回路を通して電波にて前記アンテナより信号を送出することを特徴とする請求項７記載の表示装置。
【請求項９】
前記表示コントローラは、ランダムにならべられた各画素のＩＤと画面全体の中でのアドレスの対応を記憶するＩＤアドレス対応メモリーを有し、これにより各画素に的確な信号を送出出来るようにしたことを特徴とする請求項７記載の表示装置。
【請求項１０】
ＬＥＤを用いた表示装置において、色の３原色である、赤、緑、青の３色を各々発光するＬＥＤを同一樹脂内に有するチップを備え、チップが画面の１画素を形成しており、ランダムに配列された各画素のＩＤと画面全体の中でのアドレスの対応をとるためのＩＤアドレス設定器を有することを特徴とする表示装置。
【請求項１１】
前記ＩＤアドレス設定器は表示コントローラに接続し、前記表示コントローラから個々の画素に信号を送出し、前記信号に応じて発光した画素による画像をＣＣＤカメラにて画像認識し、画面全体の中でのアドレスを割り出すことを特徴とする請求項７に記載の表示装置。
【請求項１２】
該単位画素のステム表面を黒色とし、パネル壁構造体を黒色とし、該パネル壁開孔確度を４５°以下とすることを特徴とする請求項１記載の表示装置。
【請求項１３】
配列された該単位画素同士の配列ピッチ間隔が５ｍｍから２０ｍｍの間の距離であることを特徴とする請求項１記載の表示装置。
【請求項１４】
アナログＲＧＢ信号入力端子を有し、ＮＴＳＣ信号入力端子を有し、該ＮＴＳＣ入力端子に続いてＮＴＳＣ信号をＲＧＢ信号に変換する回路ブロックを有し、該ＲＧＢ入力端子と該ＮＴＳＣをＲＧＢに変換する回路ブロックに続いて、複数のアナログマルチプレクサと垂直周期信号分離回路とビデオ信号スイッチ回路からなる信号識別自動切換器回路ブロック部を有し、該信号識別自動切換器回路ブロック部に続いて、マルチシンク用ＰＬＬ回路ブロック部を有し、該信号識別自動切換器回路ブロックおよび該マルチシンク用ＰＬＬ回路ブロック部に続いて、ホワイトバランス調整部と複数チャネルのアナログデマルチプレクサ回路部と複数チャネルのサンプルホールド＆行ドライバ回路部とＬＩＮＥデコーダ回路部と列ドライバ回路部とからなるＬＥＤディスプレイドライブユニット部を有し、該行ドライバ回路部と該列ドライバ回路部に接続されていることを特徴とする請求項１０記載の表示装置。
【請求項１５】
複数の該表示装置を有し、個々の表示装置は全体画像の分割された部分を表示する構成を特徴とし、各々の該表示装置の回路における該マルチシンク用ＰＬＬ回路ブロックは前記画面分割に応じた座標等の分割情報を入力する手段を有し、該入力情報を格納する手段を有し、該分割情報は該ＰＬＬ回路に作用し、該ＰＬＬ回路は部分スキャンを発生する部分スキャン発生マルチシンク用ＰＬＬブロック部を構成することを特徴とする請求項１４の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＬＥＤを用いた表示装置に関するものである。
【０００２】
【従来の技術】
このような分野の表示装置として従来ブラウン管を用いていた。図９はブラウン管方式の表示装置の外形図を示す。
【０００３】
【発明が解決しようとする課題】
従来のブラウン管を用いた表示装置は図９に示したような構成をとっており、以下のような問題点がある。ブラウン管方式では、画面サイズを４０インチ程度しか大型化出来ない。また、大型化に伴いブラウン管厚の増加、重量増加もある。組立、設置についても、ほぼ１体型の形成のため、分割して、移動し、設置場所にて組立てるということは出来ない。また、ブラウン管には画面の曲面性に自由度がなく凸面のみであり、凹面型、平坦型等の自由な平面がとれない。
【０００４】
【課題を解決するための手段】
前記課題を解決するため本発明では以下の手段をとった。第１手段として、色の３原色である赤（Ｒ）、青（Ｂ）、緑（Ｇ）の３色をそれぞれ発光するＬＥＤを同一樹脂内に有する単位画素。
【０００５】
第２の手段として、前記ＬＥＤチップ内に無線用アンテナを有する。また、チップ内にもたずに表示装置全体で共通アンテナにすることに出来る。第３の手段として、前記ＬＥＤチップ内の３種類のＬＥＤの発光制御用回路を有する。
【０００６】
第４の手段として、上記制御用回路の中に無線用ＲＦ（Radio Frequency）とＩＤチェックと信号デコーダとＩＤ記憶用メモリ等の制御回路を持つ半導体回路チップを有する。第５の手段として、前記半導体回路チップは、ＬＥＤチップ内のアンテナにて受けとれる周波数帯域を数種類の周波数でも受けとれる様に帯域幅を広く設定する。
【０００７】
第６の手段として、ＬＥＤチップは、チップ１個で１画素を形成する。第７の手段として、ＬＥＤチップは側面に凹凸があり、凹凸の形は同じであるパッケージにする。第８の手段として、パッケージの側面にはＶｄｄ端子とＧＮＤ端子を有する。
【０００８】
第９の手段として、配列されたランダムなアドレスＩＤをもったＬＥＤチップのアドレスを認識するためのＩＤアドレス設定器を有する。第１０の手段として、ＩＤアドレス設定器は、受像部としてＣＣＤと画像認識と基準信号発生部を有する。
【０００９】
第１１の手段として、電波で各画素に表示信号を送出する表示コントローラを有する。第１２の手段として、表示コントローラは入力信号（ＮＴＳＣ、ＭＵＳＥ、アナログＲＧＢ信号等）を受ける入力信号処理回路とデコーダと出力信号発生回路とＩＤｖｓアドレス対応用メモリー回路とＲＦ回路と無線用アンテナを有する。
【００１０】
第１３の手段として、該第１の手段に加えて、該単位画素のステム表面を黒色とし、パネル壁構造体を黒色とし、該パネル壁開孔角度を４５°以下とするものである。第１４の手段として、アナログＲＧＢ信号入力端子を有し、ＮＴＳＣ信号入力端子を有し、該ＮＴＳＣ入力端子に続いてＮＴＳＣ信号をＲＧＢ信号に変換する回路ブロックを有し、該アナログＲＧＢ入力端子と該ＮＴＳＣをＲＧＢに変換する回路ブロックに続いて、複数のアナログマルチプレクサと垂直同期信号分離回路とビデオ信号スイッチ回路からなる信号識別自動切換器回路ブロック部を有し、該信号識別自動切換器回路ブロック部に続いて、マルチシンク用ＰＬＬ回路ブロック部を有し、該信号識別自動切換器回路ブロックおよび、該マルチシンク用ＰＬＬ回路ブロック部に続いて、ホワイトバランス調整部と複数チャネルのアナログデマルチプレクサ回路部と複数チャネルのサンプルホールド＆行ドライバ回路部とＬＩＮＥデコーダ回路部と列ドライバ回路部とからなるＬＥＤディスプレイドライブユニット部を有し、該行ドライバと該列ドライバに接続されたＲ，Ｇ，Ｂ３原色のＬＥＤチップを同一樹脂中に有する画素が複数配列された構成のディスプレイ部を有する。
【００１１】
第１５の手段として、前記サンプルホールド＆行ドライバ回路が配列された複数のＮチャネル型ＭＯＳトランジスタで構成するというものである。ここで該Ｎチャネル型ＭＯＳトランジスタのゲートとソース間容量を２００ＰＦ以上有する構造とし、該ＭＯＳトランジスタの各々のＶgs・Ｉds特性がバラツキ±１０％以内であるというものである。
【００１２】
第１６の手段として、前記第１４の手段に加えて該信号識別自動切換器ブロック部と該ＬＥＤディスプレイドライブユニット部との間にフレームバッファ回路ブロック部を有する構成とするというものである。なおかつ該フレームバッファ回路ブロック部はＲ，Ｇ，Ｂそれぞれ用に８ｂｉｔｓ以上の分解能のフラッシュＡ／Ｄ変換器を有し、該Ａ／Ｄ変換器に続いてフレームバッファを有し、該フレームバッファに続いてＥ2 ＰＲＯＭによる補正値格納部を有し、該格納部に続いて比較および補正値書き込み回路部を有し、続いて表示情報入力端子を有する構成とするというものである。
【００１３】
第１７の手段として、前記第１４の手段に加えて、複数の部分表示装置部が集まって、ひとつの全体の表示装置（ディスプレイ）を構成するというものである。ここで部分、部分の表示装置部は全体の画像のうち分割された一部を担当するというものであり、かつ部分、部分の表示装置部の回路における該マルチシンク用ＰＬＬ回路ブロックは、前記画面分割に応じた分割情報を入力する手段を有し、該入力情報を格納する手段を有し該分割情報は該ＰＬＬ回路に作用し、該回路は部分スキャンを発生する部分スキャン発生マルチシンク用ＰＬＬブロック部を構成するというものである。
【００１４】
第１８の手段として、前記第１４の手段に加えて、該入力信号の前段に変調器と、送信回路と、アンテナとからなる信号送信器を有し、該表示装置部にアンテナと受信回路と復調器を有する構成をとるというものである。第１９の手段として、前記第１４の手段に加えて、該表示装置回路部のディスプレイ部と該フレームバッファ部の間にパルス巾変調回路部を有する構成をとるというものである。ここで表示部の各単位画素の各ＲＧＢ用ＬＥＤは直列に定電流要素を有する構成をとるというものである。
【００１５】
第２０の手段として、前記第１４の手段に加え、該マルチシンク用ＰＬＬブロック部のＰＬＬ回路は２重ループ構成をとるというものである。以上のような手段を取ることで、以下のような作用か得られる。第１〜３の手段をとることで、ＬＥＤにて、全ての色を出力が得られる。
【００１６】
第２〜４の手段をとることで、遠かく的に無線によりＬＥＤを発光させることが出来る。第６、７の手段をとることで、簡単にパッケージの凹部と凸部を組み合せるだけで、平面的な大画面を得ることが出来る。第６、７の手段をとることで、曲面上でも配列することが可能となる。第６、７の手段をとることで、画面の大きさによらず、厚みがかわらず軽量化可能である。第６、７の手段をとることで、簡単にバラすことが出来るので、移動、組立、設置が容易である。
【００１７】
第８の手段をとることで、パッケージを配列するだけでＶｄｄ（電源）とＧＮＤの結線が可能となる。第９、１Ｏの手段をとることで、ランダムに配列されたチップ（１画素）のＩＤとＣＣＤカメラにより、読みとった画面上のアドレスの対応をとることが出来る。第１１、１２の手段をとることで、ＮＴＳＣ、ＭＵＳＥ、ＲＧＢ、アナログＲＧＢ等々の入力信号を無線信号として、各画素にデータを送出することが出来る。
【００１８】
第９〜１２の手段をとることで、ＩＤアドレス設定器と表示コントローラーを接続することで各画素のＩＤとアドレスの対応を表示コントローラーのメモリー内に記憶させることができる。このデータをもとに出力信号を発生させることで、大画面上に正確に映像を映し出すことが出来る。
【００１９】
【発明の実施の形態】
以下、本発明の好適な実施例を図面を参照して説明する。図１は本発明第１実施例の１画素の構成の例である。第１の赤色発光のＬＥＤ１００１と第２の緑色発光のＬＥＤ１００２と第３の青色発光のＬＥＤ１００３を有し、全てのＬＥＤは制御回路１００４に接続さている。また制御回路には電波信号受信用アンテナ１００５接続されている。画素全体にはＶｄｄ端子１００６とＧＮＤ端子１００７があり、パッケージ外部とつなげるように出来ている。
【００２０】
図２は、本発明第１実施例の制御回路の半導体回路の構成の例である。外部信号（電波）を受信したアンテナ１００５からの信号をＲＦ２００１で受ける。受けた信号は、ＩＤメモリー２００２に記憶されているＩＤによりチェックを行う。ＩＤにあった信号のみ、信号デコーダー２００３にて信号にかえ、タイマー回路２００４、ドライバー回路２００５に信号を送り、このタイマー回路２００４、ドライバー回路２００５はＬＥＤに配線されており、タイマー回路２００４、ドライバー回路２００５より送出される信号にて任意のＬＥＤが発光する。この信号により色、輝度、解調が調整される。また制御回路全体はＶｄｄ端子１００６とＧＮＤ端子１００７を有する。
【００２１】
図３（Ａ）は、本発明第１実施例の１画素の外形図の例である。１画素は凸部３００１、３００２、凹部３００３、３００４を２カ所づつ有し、凸部３００１、３００２と凹部３００３、３００４はそれぞれ同形をしている。１つの凸部３００１と凹部３００４はＶｄｄ電極部３００５をもち、残りの凸部３００２と凹部は３００３ＧＮＤ電極部３００６を持つ。パッケージ３００７の表面には表示部の３００８を有し、表示部内にＬＥＤ３００９が実装されている。図３（Ｂ）に示すようにＬＥＤ３００９は表示部３００８の裏面にてＧＮＤ端子に接続、表示部３００８の表面よりワイヤー３０１０ボンドにより信号ラインに配線３０１１にて接続されている。また表示部表面３０１２は乳白色の光散乱材を使用する。図３（Ｃ）に示すようにパッケージの裏面３０１３には、制御回路用半導体回路チップの入ったＩＣパッケージ３０１４とアンテナ３０１５を実装してあり、アンテナ３０１５はＩＣパッケージ３０１４に接続され、表示部表面積３０１２のＬＥＤ３００９はＩＣパッケージ３０１４につながっている。パッケージ全体は、防水処理がされていることがのぞましい。
【００２２】
図４は、本発明第１実施例の組み上がった様子を示す大画面の外形部分図である。パッケージ４００１の凹部３００１、３００２と凸部３００３、３００４を組み込んで、大画面にする。縦３００〜９００個、横４００〜１２００個程度までは大画面化出来る。
【００２３】
また、Ｖｄｄ端子４００２とＧＮＤ端子４００３を有し、各画素と連続的につながっている。図５（Ａ）、（Ｂ）は、本発明第１実施例の画面の結線を示す摸式回路図である。Ｖｄｄ端子５００１と、ＧＮＤ端子５００２と各画素５００３の結線を示している。
【００２４】
図６は、本発明第１実施例の表示コントローラーの外形図の例である。入力信号用の入力端子６００１と、表示信号を各画素を送出するためのアンテナ６００２を有する。図７は、本発明第１実施例のＩＤアドレス設定器の外形図の例である。ＣＣＤカメラの付いた受像部７００１を有し、表示コントローラにデータを送るためのコード７００２がある。
【００２５】
図８は、本発明第１実施例の表示コントローラとＩＤアドレス設定器の構成の例である。表示コントローラー８００１は入力信号８００２をまず入力信号処理回路８００３にて処理し、次にデコーダー８００４にて出力信号成生する。この時、ＩＤアドレス対応メモリー８００５に記憶されているデータを出力信号と合成する。最後にＲＦ回路８００６を通してアンテナ８００７より表示信号を各画素に送出する。ＩＤアドレス設定器８００８は、デコーダー８００４よりＩＤ信号８０１１をもらい、カメラ（ＣＣＤ）８００９にて画像認識８０１０したアドレスと対応をつけ、そのデーターを表示コントローラー８００１のＩＤアドレス対応メモリー８００５に送る。この操作は１画面に対して、１度実施するだけでＩＤとアドレスの対応は全てとれることになる。
【００２６】
図１０は本発明第２実施例の表示装置を示す回路ブロック図である。アナログ（Ａｎａｌｏｇ）ＲＧＢ信号入力端子１０００１を有し、ＮＴＳＣ信号入力端子１００１０を有し、該ＮＴＳＣ入力端子に続いてＮＴＳＣ信号をＲＧＢ信号に変換する回路ブロック１０００９を有し、該アナログＲＧＢ入力端子と該ＮＴＳＣをＲＧＢに変換する回路ブロックに続いて、複数のアナログマルチプレクサ（ＭＰＸ）１００８と垂直同期信号分離回路（Ｖｓｙｎｃ，Ｓｅｐ）１００１２とビデオ信号スイッチ回路（ＶＩＤＥＯ ＳＷ）１００１３からなる信号識別自動切換器回路ブロック部１００１４を有し、該信号識別自動切換器回路ブロック部に続いて、マルチシンク（マルチＳｙｎｃ）用ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋ Ｌｏｏｐ）回路ブロック部１００１９を有し、該信号識別自動切換器回路ブロックおよび該マルチシンク用ＰＬＬ回路ブロック部に続いて、ホワイトバランス調整部１０００２と３０ch（チャネル）アナログデマルチプレクサ回路部１００１５と３０chサンプルホールド＆行ドライバ回路部１００１６と４ＬＩＮＥ ｔｏ１０ＬＩＮＥデコ−ダ（４ビットデータを１０列分データに変換する）回路部１００２０と列ドライバ（ＳＩＮＫドライバ、シンクドライバ）回路部１００１８とからなるＬＥＤディスプレイドライブユニット部１０００３を有し、該行ドライバと該列ドライバに接続されたＲ，Ｇ，Ｂ３原色のＬＥＤチップを同一樹脂中に有する画素が複数配列された構成のディスプレイ部（表示部）１００１７を有するものである。ここで１００１１はＳｙｎｃ（同期）信号線、１００２１は水平（Ｈ）アドレス（Ａｄｄｒｅｓｓ）４ビット（ｂｉｔｓ）信号線、１００２２は垂直アドレス（Ｖ Ａｄｄｒｅｓｓ）４ビット信号線、１００２３は水平同期（Ｈｓｙｎｃ）信号線、１００２４は垂直周期（Ｖｓｙｎｃ）信号線、ＶR1、ＶR2、ＶR3はホワイトバランス調整用抵抗、１００７はビデオアンプ回路を示している。
【００２７】
今ここでは簡単のため画素数として１０×１０＝１００画素の表示を実施例として示しているので列ドライバは１０ライン、行ドライバは１０×３（Ｒ，Ｇ，Ｂ）＝３０ライン（３０ｃｈ、チャネル）の構成をとっているがもちろん必要な表示品位（分解能）に応じて増減させた構成をとるのが良いが本実施例で示した回路の基本構成は変わらない。
【００２８】
図１１は本発明第２実施例の表示装置のディスプレイ部（表示部）の各画素の回路結線図である。図１０におけるディスプレイ部１００１７の実際の中味の回路図である。１１００１は単位画素記号を示し、コネクタ部１１００２は行ドライバ１００１６と列ドライバ１００１８との接続部である。
【００２９】
図１２（ａ）は本発明第２実施例の表示装置のディスプレイ部の各単位画素１２００１が配列された表示パネルの平面図である。図１２（ｂ）は、図１２（ａ）のＡ−Ａ'断面図である。図１３は本発明第２実施例の表示装置のディスプレイ部の単位画素１３００１のＬＥＤチップの結線図である。Ｒ（赤）、Ｂ（青）のＬＥＤチップは１個づつ、Ｇ（緑）は直列に２個使用し、同一樹脂中に組み込まれている。
【００３０】
図１４は本発明第２実施例の表示装置のディスプレイ部の単位画素の断面図である。各３原色（Ｒ，Ｇ，Ｂ）のＬＥＤチップは同一透明樹脂１４００３（半透明でも良い、乳白色などにして光散乱させても良い：拡散剤）中に封入され、黒色のステム表面材１４００６を介してステム（台座）１４００５に固定されている。パネル壁構造体１４００４は同様黒色としその開孔角度１４００１は４５°以下とするものである。このようにステム表面およびパネル壁構造体表面を黒色とすることで暗色をキチンと暗色表示できるものである。また開孔角度を４５°以下とすることで輝度の視野角度依存性を低減するものである。
【００３１】
図１５〜２１は本発明第２実施例の表示装置のＬＥＤディスプレイドライブユニット部の中味を示す詳細回路図である。図１６の１５００１は１１００２へと接続されるコネクタ部である。図２０において、ホワイトバランスはホワイトバランス調整部１０００２の可変抵抗（ボリューム）ＶR1，ＶR3, ＶR5で行う。図１９R>９の３０chアナログデマルチプレクサ部１００１５と図１５１５〜１７のサンプルホールド＆行ドライバ部１００１６からなる水平方向駆動部は該アナログマルチプレクサからの５μsecのパルスを該サンプルホールド＆行ドライバ部１００１６は１４倍の時間保持して各ＬＥＤを駆動する動作を行う。ここで与えられるパルスの波高値が輝度等を決定するアナログ駆動（デューティ駆動ではないということ）であるから原理的には階調は無段階（実質１０ビット以上の能力）であり、サンプルホールド時間を１４倍と列ドライブの１０chに対して充分長い時間とすることでスタティック駆動となる。したがってフレームバッファを有さない構成ながら点順次走査とは異なり、輝度低下や走査同期ムラが見えてしまうなどの表示品位低下が起きないものである。画素数が増えた場合はホールド時間を長くすれば良い。列ライン数×１．４倍以上とすれば良いだろう。
【００３２】
ここで垂直方向駆動部である列ドライバはダイナミック駆動であるが、画素数を増やした場合やあるいは後述するように本ユニットが全体画面の分割された部分を担当する場合輝度低下が走査ムラが見えてしまうのを避けたいなら、列ドライバも水平方向駆動部同様に図は同じなので図示しないがサンプルホールド回路を有しスタティック駆動にすれば良い。ホールド時間設定は画素数や分割数に応じて行う。そうすると完全スタティック動作になり、例えばＴＶ画面をＴＶカメラで撮影した時に見えてしまうような走査同期ムラなどが完全になくなり非常に高品位の画面が得られるものとなる。本実施例において図１５〜２１に示すように水平方向をスタティック駆動、垂直方向をダイナミックとした場合、ＬＥＤのドライブ電流値的にはピークでは単位画素あたり８０〜１００ｍＡ（ＲＧＢの比ではＲ：Ｇ：Ｂ＝３：７：３）の設定となっているが列側が１０ｃｈダイナミックなので平均するとその１０分の１の電流値となっている。このまま画素数を増やして輝度の低下が心配ならピークの電流値設定を上げてやればよい。その場合列側がやはりダイナミックなら平均電流は増えないことになる。体感的には１００×１００画素ぐらいまでなら本設定で異和感はない。一方、前述したように両側スタティック駆動にした場合、平均電流はものすごい値に増えてしまうことになるが今度はスタティックなので体感的輝度が大巾に高くなるので逆にピーク電流を下げてやれば良いことになる。いずれにしても画素数や分割数、使用環境（屋外か屋内かなど）と体感輝度に応じた設定を行うことが重要である。また、いずれにしても該ＬＥＤディスプレイドライブユニット部における本発明の新規のところはＲＧＢ３原色ＬＥＤを画素とするディスプレイにおいて少なくも水平方向はサンプルホールドを有するスタティック駆動であるという点であり、また該駆動信号はアナログ値（デューティではない）であるという点である。
【００３３】
図２２、２３は本発明第２実施例の表示装置のマルチシンク用ＰＬＬ（ＰｈａｓｅＬｏｃｋ Ｌｏｏｐ）ブロック部の中味を示す詳細回路図である。回路から判るとおり入力される垂直方向同期信号とロックさせる分周前の原振周波数を１５００Ｈｚとし入力される水平方向同期信号とロックさせる分周前の原振周波数を６００ｋＨｚとし、それぞれ分周した後入力したビデオ信号とロックさせ、その後プリセッタブルカウンタで取り出す（取り出すのは、切り出された原振の部分）という構成を取るものである。こうすることでどんな同期信号を持ったビデオ信号でも同期させ（マルチシンク仕様）ディスプレイ表示できるというものである。本構成では垂直５５〜１５０Ｈｚ，水平１２ｋ〜６０ｋＨｚの範囲で動作可能である。本マルチシンクにおいては該ＰＬＬ回路を有し、かつ原振を想定される入力信号の最大周波数の１０倍以上にとっておく点がポイントである。
【００３４】
図２４、２５は本発明第２実施例の表示装置の信号識別自動切換器ブロック部の中味を示す詳細回路図である。本構成ではＮＴＳＣ信号優先の構成を取っている。図２６、２７は本発明第２実施例の表示装置のＮＴＳＣ信号をＲＧＢ信号に変換する回路ブロックの中味を示す詳細回路図である。
【００３５】
以上説明してきたように本実施例のような回路構成とディスプレイ部の構成を取ることで今までにない高性能、低コストの表示装置が実現できるわけである。図２８（ａ）は本発明第３実施例の表示装置のサンプルホールド＆行ドライバ部を示す回路図である。第２実施例で説明してきた表示装置の時にはサンプルホールド＆行ドライバ回路は図１５、１６、１７の１００１６に示すようにオペアンプを有し、ＮＰＮトランジスタを有し帰還用のシリーズ抵抗を介してＬＥＤをエミッタフォロワ駆動するものであったが、それを改良したのが本実施例である。
【００３６】
図１９のアナログデマルチプレクサ１００１５と同様のアナログデマルチプレクサ（Ｒ，Ｇ，Ｂ）１９００１からの出力は配列されたＮチャネル型ＭＯＳトランジスタ（トランジスタアレイ）で構成されるＩＣの各トランジスタのゲート（Ｇ）をたたき、ソーズ（Ｓ）からの出力はシリーズ抵抗Ｒｓ（１９００２）（これはなくても良い）を介してＬＥＤ１９００３を駆動する（ソースフォロワ）というものである。図中のＤはドレインを示す。つまりサンプルホールド機能とＬＥＤドライブ機能の両方を該ＮチャネルＭＯＳトランジスタが果たすというものである。
【００３７】
ここで重要なことは、該Ｎチャネル型ＭＯＳトランジスタのゲート（Ｇ）とソース（Ｓ）間の寄生容量［図２８（ｂ）、１９００５］が２００ＰＦ以上有する構成とすることである。ゲート絶縁膜の構成で必要な容量を確保しても良いし、対静電気破壊用のダイオードやオフ型ＭＯＳトランジスタを有する場合はそれの接合容量を利用しても良い。さらには該配列されたＮチャネル型ＭＯＳトランジスタのそれぞれのＶｇｓ・Ｉｄｓ特性（ドレイン電流のゲートで電圧依存性、ドライバビリティ、Ｋ値、ｇｍ等と称される特性）が±１０％以内におさまっていなければならないということがあげられる。
【００３８】
図２８（ｂ）は本発明第３実施例の表示装置のサンプルホールド＆行ドライバ部のＭＯＳトランジスタアレイＩＣの単位ＭＯＳトランジスタを表すシンボル図である。以上説明してきたように本実施例のＭＯＳトランジスタアレイＩＣをサンプルホールド＆行ドライバ部に用いることで小型簡便かつ低コストのＬＥＤディスプレイドライブユニット部を有する表示装置が実現可能となるわけである。
【００３９】
図２９は本発明第４実施例の表示装置を示す回路の部分のブロック図である。第２実施例で説明してきた表示装置の回路に加えて、該信号識別自動切換器ブロック部１００１４と該ＬＥＤディスプレイドライブユニット部１０００３との間にフレームバッファ回路ブロック部２０００１を有する構成をとったものである。このフレームバッファ回路ブロック部２０００１はＲ，Ｇ，Ｂそれぞれ用に８ｂｉｔｓフラッシュＡ／Ｄ変換器２０００３を有し、該Ａ／Ｄ変換器に続いてフレームバッファ２０００２を有し、該フレームバッファに続いてＤ／Ａ変換器２００４を有し、該フレームバッファに続いて補正値格納部（Ｅ2 ＰＲＯＭ）２００５を有し、該格納部に続いて比較および補正値書き込み回路部２０００６を有し、続いてＮＴＳＣ信号（この場合ＲＧＢデコーダ回路部も必要になってくる）あるいはＲＧＢ信号が入力される表示情報入力端子２０００７を有する構成となっている。表示部の画素数が増えたり画面の分割数（後述する）が増えた場合、前述してきたように輝度低下や走査同期ムラが見えてしまうことが懸念されるが、それに加えて表示部の端と反対の端の画素では例えば配線の長さによるシリーズ抵抗分の差が輝度の差となって表れてくることが心配される。
【００４０】
しかしながら、本実施例によれば、第１実施例で説明したように例えばＣＣＤカメラで表示を撮影しそれを入力（該入力端子２０００７より）することで、今本体が認識し表示しているつもりの画像と比較し、差があればそれを補正する値を算出し、その補正値を１回フレームバッファに与えて再度表示の比較を行いＯＫなら補正値格納部（Ｅ2 ＰＲＯＭ）２０００５へ格納（該比較および補正値書き込み回路２０００６）し、以降は再び表示情報が入力されるまではそのＯＫだった補正値で動作を続けるというものである。こうすることで前記懸念は解消される。
【００４１】
図３０（ａ）（ｂ）は本発明第５実施例の表示装置を示す表示部の模式的平面図である。これまで第２実施例から第４実施例まで説明してきたような表示装置の表示部が図中部分Ａ（２１００２）に相当する。該部分が例えば９個集まってこのディスプレイ（表示部）全体２１００１を構成するものである。
【００４２】
図３０（ｂ）は部分Ｂ（２１００４）が１００個集まって表示部全体２１００３を構成するものである。図３１は本発明第５実施例の表示装置を示す回路の部分のブロック図である。本実施例の特徴は上述したように複数の表示部が集まってひとつの表示（ディスプレイ）を構成するというものであるからだ。部分、部分の表示部は全体の画像のうち分割された一部を担当するというものである。そこでこれまで第２実施例から第４実施例まで説明してきた回路の中でマルチシンク用ＰＬＬ回路ブロックを図３１に示すような構成とするというものである。
【００４３】
すなわち、これまでの構成に加えて前記画面分割に応じた分割情報（座標とか）を入力する部分である入力部２２００２を有し、該ＰＬＬ回路に作用する該情報に応じた分割領域アドレス設定手段（ディップＳＷとかＥ2 ＰＲＯＭとかの格納手段）２２００３を有する構成の部分スキャン発生マルチシンク用ＰＬＬブロック部２２００１を有する表示装置を複数有するものとしたということである。
【００４４】
分割画面方式そのものは従来より存在したかもしれないが元の画像信号を分割したものを部分、部分与えていたため回路が複数になったり部分、部分間で同期ズレが発生していた。しかしながら、このように分割された部分、部分が部分スキャン発生マルチシンク用ＰＬＬ回路ブロックを有することで全体画面に与えるＮＴＳＣなどの画像信号は１本で良くなり、さらには同期ズレの心配とかがなくなり高品位の表示装置が実現できるものである。今、例えば各部分表示装置が単位画素を１０ｍｍピッチでタテ×ヨコ＝２４画素×３２画素（ドット）有していたとすると、図３０（ａ）のように９分割なら全体では７２ｃｍ×９６ｃｍの大きさで７２×９６ドットの分解能の表示となる。これだとＮＴＳＣやＶＧＡフル品位の表示はむずかしいわけだが屋外広告表示や競技場での計時表示には充分といえる。一方同様に同じ寸法で図３０（ｂ）のように１００分割すると全体では２４０ｃｍ×３２０ｃｍの大きさで、２４０×３２０ドットの分解能の表示となる。これぐらいだとＮＴＳＣにはもう充分でありＶＧＡ（パソコンレベル）品位だったらもう少し分割数を増やしてやれば良いことになる。これだとホールや集会所での表示に非常に向いている。つまり屋内ホールでのＴＶ画面の中継表示やセミナー、講演会でのＯＨＰやスライドのかわりになる表示に向いていると言える。本発明のＲＧＢ３原色のＬＥＤチップを同一樹脂中に封入したものを単位画素とした方式ではどうしてもブラウン管や液晶やＰＤＰ（プラズマ）方式に比べて画素単位のコストが不利となるので単位画素を５ｍｍ以下にするような面積あたりの高解像度化を企る意味はない。一方、野球場等でのアストロビジョンTMに代表される超大画面表示においては各単位画素は冷極管であったりブラウン管であったりして、単位画素あたりのピッチが数ｃｍから数１０ｍと大きくかつ輝度も必要であり本発明の方式は単位画素面積はＬＥＤチップが１ｍｍ角以下でありいかに光拡散材で拡がらせても数ｃｍが限度である。
【００４５】
単位画素あたり複数単位画素を持たすことになりやはりコスト的には冷極管やブラウン管にかなわない。したがって本発明の単位画素のピッチは５ｍｍから２０ｍｍを範囲としドット数もせいぜい数１０×数１０ドットで１枚の単位分割パネルを構成しそれを組み合わせることで大きさと解像度を決定していく前述したような方式及びアプリケーション（小型、低解像度の広告表示や計時表示や大型、高解像度のホールのＴＶ表示とか）が最も適しているものである。さらに本発明の優れた点としては前述した分割領域アドレス設定機能があるため、ある計時表示に使用したパネル（表示装置）でもそのイベントなりが終了したら領域設定を変更することで今度は大型、高解像度用に使用できるという点である。分割しているため取りつけ、取り外し運搬も楽である。
【００４６】
該ＰＬＬ回路をさらには２重ループ構成とすることでジッタの発生を防止することができ有益である。その場合、画素数が増えた場合や分割数が増えた場合により効果的である。図３２は本発明第６実施例の表示装置を示す回路の部分のブロック図である。これまで第２実施例から第５実施例まで説明してきた表示装置回路に加えて、該入力信号２３００２すなわちＮＴＳＣ、Ｒ，Ｇ，Ｂ、Ｖｓｙｎｃ、Ｈｓｙｎｃの前段に変調器２３０１０と送信回路（ＴＸ回路）２３００６とＣＨ１〜ＣＨ３の３つのチャネル（これは必要な場合）とアンテナ２３００４とからなる信号送信器２３００１が介在し、表示装置部２３００３に含まれてアンテナ２３００７と受信回路（ＲＸ回路）２３００８と復調器２３００９を有する構成をとるものである。要するに入力信号はなんであれ本発明表示装置までは電波で飛ばしてやろうというものである。 電波としてはキャリア１００Ｍ〜４００ＭＨｚで帯域６ＭＨｚ程度でＦＭ変調あたりが適しているであろう。電力的には微弱領域を使用すれば自由度も高くて便利である。そんなに遠隔から操作する必要もなく微弱で充分であろう。耐ノイズ性を考慮するとＳＳ（スペクトラム拡散）方式を用いても良い。要するに例えばホールの天井近くにあるディスプレイに何種類もの信号値を持っていかなくて済むということである。電源ラインだけ来ていれば良いというものである。第５実施例で説明したような分割方式の場合（というかこの方式が本発明では最も実現して効果の高いものだが）に最も有効となる。各パネルに信号線をいちいち持っていかなくて済むからだ。どんなに分割数が多くても電波も１波で済む（ＲＧＢだと３チャネル２３００５必要な場合が考えられるが）からだ。
【００４７】
図３３は本発明第７実施例の表示装置を示す回路の部分のブロック図である。これまで第２実施例から第６実施例まで説明してきた表示装置回路のディスプレイ部１００１７とフレームバッファ部２４００１の間にＰＷＭ回路部２４００２（パルス巾変調回路部）を設けた例である。
【００４８】
図３４（ａ）は本発明第７実施例のＰＷＭ波型を示す図である。図３４（ｂ）は本発明第７実施例の表示装置の単位画素を表す等価回路である。本発明ではこれまでＬＥＤ駆動に関してはアナログ駆動（デューティ駆動ではない）で説明してきたが、これがデューティ駆動すなわちＰＷＭ駆動の例である。ＰＷＭ駆動（パルス巾変調）とは図３４（ａ）に示すように駆動パルス巾Ｗで輝度を変化させてやろうというものである。この方式の場合アナログ駆動とは大きく異なり輝度対パルス巾特性においてクレストファイターという補正係数をフレームバッファ内に設けて補正しながら駆動しなければならなかった。加えてディスプレイ面内の画素間のシリーズ抵抗の違いも補正しようとすると位置による補正データも持たなければならなくなり制御がとても複雑になってしまうという問題があった。そこで本発明ではこれまでアナログ駆動で説明してきたわけである。ところが各画素内に図３４（ｂ）に示すように各ＬＥＤ２５００２に直列に定電流要素を入れるという構成にすることで前記ディスプレイ面内の画素間のシリーズ抵抗の違いによる補正が不要となり、ＰＷＭ駆動が現実的なものとなってきた。定電流要素はある範囲で印加電圧によらず一定の電流を流すからだ。
【００４９】
【発明の効果】
以上説明してきたように、ＬＥＤを用いた表示装置および周辺装置により軽量で、分解組立が簡単であり、曲面上でも組立可能な大画面のディスプレイ装置が可能となった。また、１画素づつ独立しているのでメンテナンスは画素の交換だけと非常に簡単である。本発明はディスプレイのみならす、景観照明とか、駅のプラットフォームとか、歩道、駐車場のえん石の照明などへの応用も効果的である。従来のブラウン管の様に電子ビーム走査ではないので、磁界中でも画像が鮮明である。電波は複数周波数でＩＤデータと表示データの送信（走査）行っても良いし、ＴＤＭＡやＣＤＭＡ方式で符号化して、送ればさらに多重化でき、結果的に走査スピードが上り、ＨＤＴＶ対応も容易となる。各画素は受信アンテナの換りに赤外線に感度のあるＰＩＮダイオードとその信号処理回路を有し、信号送信ユニットは電波の換りに赤外線でデータを送ることもさらに便利である。この場合、完全に他の電界、磁界の影響を排除できる。もちろん、多重化して、走査スピードが上がることは、電波の場合同様有効である。各画素の発光サイドに赤、緑、青のＬＥＤに加えて赤外発光ダイオードを入れて、普通の画像に重畳させて、他の画像データを表示させたり（字幕、サブリミナル効果、有害鳥獣排除）、高並列の光通信に利用したりするのも便利である。車のテールランプ等に使用しても便利である。
【図面の簡単な説明】
【図１】本発明の第１実施例の１画素の構成例を示す説明図である。
【図２】本発明の第１実施例の制御回路の半導体回路の構成例を示す説明図である。
【図３】本発明の第１実施例の１画素外形図の例を示す説明図である。
【図４】本発明の第１実施例の組上った様子を示す外形部分図である。
【図５】本発明の第１実施例の結線の様子を示す模式回路図である。
【図６】本発明の第１実施例の表示コントローラの外形図の例である。
【図７】本発明の第１実施例のＩＤアドレス設定器の外形図の例である。
【図８】本発明の第１実施例の表示コントローラとＩＤアドレス設定器の構成例を示す説明図である。
【図９】従来のブラウン管方式の表示装置の外形図である。
【図１０】本発明の第２実施例の表示装置を示す回路ブロック図である。
【図１１】本発明の第２実施例の表示装置のディスプレイ部（表示部）の各画素の回路結線図である。
【図１２】本発明の第２実施例の表示装置のディスプレイ部の各単位画素１２００１が配列された表示パネルの平面図である。
【図１３】本発明の第２実施例の表示装置のディスプレイ部の単位画素１３００１のＬＥＤチップの結線図である。
【図１４】本発明の第２実施例の表示装置のディスプレイ部の単位画素の断面図である。
【図１５】本発明の第２実施例の表示装置のＬＥＤディスプレイドライブユニット部の中味を示す詳細回路図である。
【図１６】本発明の第２実施例の表示装置のＬＥＤディスプレイドライブユニット部の中味を示す詳細回路図である。
【図１７】本発明の第２実施例の表示装置のＬＥＤディスプレイドライブユニット部の中味を示す詳細回路図である。
【図１８】本発明の第２実施例の表示装置のＬＥＤディスプレイドライブユニット部の中味を示す詳細回路図である。
【図１９】本発明の第２実施例の表示装置のＬＥＤディスプレイドライブユニット部の中味を示す詳細回路図である。
【図２０】本発明の第２実施例の表示装置のＬＥＤディスプレイドライブユニット部の中味を示す詳細回路図である。
【図２１】本発明の第２実施例の表示装置のＬＥＤディスプレイドライブユニット部の中味を示す詳細回路図である。
【図２２】本発明の第２実施例の表示装置のマルシンク用ＰＬＬ（Ｐｈａｓｅ ＬｏｃｋＬｏｏｐ）ブロック部の中味を示す詳細回路図である。
【図２３】本発明の第２実施例の表示装置のマルシンク用ＰＬＬ（Ｐｈａｓｅ ＬｏｃｋＬｏｏｐ）ブロック部の中味を示す詳細回路図である。
【図２４】本発明の第２実施例の表示装置の信号識別自動切換器ブロック部の中味を示す詳細回路図である。
【図２５】本発明の第２実施例の表示装置の信号識別自動切換器ブロック部の中味を示す詳細回路図である。
【図２６】本発明の第２実施例の表示装置のＮＴＳＣ信号とＲＧＢ信号に変換する回路ブロックの中味を示す詳細回路図である。
【図２７】本発明の第２実施例の表示装置のＮＴＳＣ信号とＲＧＢ信号に変換する回路ブロックの中味を示す詳細回路図である。
【図２８】本発明の第３実施例の表示装置のサンプルホールド＆行ドライバ部を示す回路図である。
【図２９】本発明の第４実施例の表示装置を示す回路図の部分のブロック図である。
【図３０】本発明の第５実施例の表示装置を示す表示部の模式的平面図である。
【図３１】本発明の第５実施例の表示装置を示す回路の部分のブロック図である。
【図３２】本発明の第６実施例の表示装置を示す回路の部分のブロック図である。
【図３３】本発明の第７実施例の表示装置を示す回路の部分のブロック図である。
【図３４】（ａ）、（ｂ）は本発明の第７実施例のＰＷＭ波形および表示装置の単位画素を表す等価回路を示す図である。
【符号の説明】
１００１  赤色発光のＬＥＤ
１００２  緑色発光のＬＥＤ
１００３  青色発光のＬＥＤ
１００４  制御回路
１００５  アンテナ
【図１】
0003860621.tif 000002
【図２】
0003860621.tif 000003
【図３】
0003860621.tif 000004
【図４】
0003860621.tif 000005
【図５】
0003860621.tif 000006
【図６】
0003860621.tif 000007
【図７】
0003860621.tif 000008
【図８】
0003860621.tif 000009
【図９】
0003860621.tif 000010
【図１０】
0003860621.tif 000011
【図１１】
0003860621.tif 000012
【図１２】
0003860621.tif 000013
【図１３】
0003860621.tif 000014
【図１４】
0003860621.tif 000015
【図１５】
0003860621.tif 000016
【図１６】
0003860621.tif 000017
【図１７】
0003860621.tif 000018
【図１８】
0003860621.tif 000019
【図１９】
0003860621.tif 000020
【図２０】
0003860621.tif 000021
【図２１】
0003860621.tif 000022
【図２２】
0003860621.tif 000023
【図２３】
0003860621.tif 000024
【図２４】
0003860621.tif 000025
【図２５】
0003860621.tif 000026
【図２６】
0003860621.tif 000027
【図２７】
0003860621.tif 000028
【図２８】
0003860621.tif 000029
【図２９】
0003860621.tif 000030
【図３０】
0003860621.tif 000031
【図３１】
0003860621.tif 000032
【図３２】
0003860621.tif 000033
【図３３】
0003860621.tif 000034
【図３４】
0003860621.tif 000035