(57)【特許請求の範囲】
【請求項１】
第１の基準電位と第２の基準電位との間の第３の基準電位に第１の端子が設定され、受光量に応じた電荷を発生するとともに第２の端子から電荷を流出する、少なくとも１つの光電変換素子と、
前記光電変換素子の第２の端子と第１の端子とが直接電気的に接続される第１の帰還容量素子と、
前記光電変換素子の第２の端子と入力端子とが直接電気的に接続され、出力端子が前記第１の帰還容量素子の第２の端子と接続された第１の電荷増幅器と、
前記第１の基準電位と前記第２の基準電位とから、ステップ電荷を発生し、前記第１の帰還容量素子に前記ステップ電荷を供給する第１のステップ電荷発生器と、
前記第１の電荷増幅器から出力された第１の積分電圧信号を入力し、前記第１の積分電圧信号の電位と前記第３の基準電位とを比較し、比較結果に応じた比較結果信号を出力する電位比較器と、
前記比較結果信号を入力し、前記比較結果信号を２値サンプルする２値サンプル回路と、
第１のクロック信号と、前記第１のクロック信号が有意レベルでは非有意であり、前記第１のクロック信号の非有意レベル期間の一部の期間で有意となる第２のクロック信号とを発生し、前記第１のステップ電荷発生器へ向けて前記第１のクロック信号と前記第２のクロック信号とを出力するとともに、前記２値サンプル回路に向けて前記第１のクロック信号を出力する基本タイミング発生回路と、
前記２値サンプル回路からの出力信号を入力し、前記２値サンプル回路からの出力信号と前記２値サンプル回路からの出力信号の反転信号とを、ステップ電荷発生指示として前記第１のステップ電荷発生器へ向けて出力するステップ電荷発生制御回路と、
を備えることを特徴とする固体撮像素子。
【請求項２】
前記第１のステップ電荷発生器は、
前記第１の基準電位を第１の端子から入力し、前記２値サンプル回路からの出力信号に応じて開閉する第１のスイッチ素子と、
前記第２の基準電位を第１の端子から入力し、前記２値サンプル回路からの出力信号の反転信号に応じて開閉する第２のスイッチ素子と、
前記第３の基準電位を第１の端子から入力し、前記第１のクロック信号に応じて開閉する第３のスイッチ素子と、
前記第３の基準電位を第１の端子から入力し、前記第１のクロック信号に応じて開閉する第４のスイッチ素子と、
前記第３のスイッチ素子の第２の端子に第１の端子が接続され、前記第４のスイッチ素子の第２の端子に第２の端子が接続された第１のステップ電荷発生用容量素子と、
前記第１のステップ電荷発生用容量素子の第１の端子と第１の端子が接続され、前記第１の電荷増幅器の入力端子と第２の端子が接続されるとともに、前記第２のクロック信号に応じて開閉する第５のスイッチ素子と、
前記第１のスイッチ素子の第２の端子および前記第２のスイッチ素子の第２の端子と第１の端子が接続され、前記第１のステップ電荷発生用容量素子の第２の端子と第２の端子が接続されるとともに、前記第２のクロック信号に応じて開閉する第６のスイッチ素子と、
を備えることを特徴とする請求項１記載の固体撮像素子。
【請求項３】
前記第１の電荷増幅器と前記電位比較器との間に、
前記第１の積分信号を指示されたタイミングでサンプルし、交流成分を出力するする信号サンプル回路と、
前記信号サンプル回路から出力された信号を第１の端子から入力する第２の帰還容量素子を有する帰還容量回路と、
前記信号サンプル回路から出力された信号を入力端子から入力し、出力端子が前記帰還容量回路と接続された第２の電荷増幅器と、
第１の基準電位と第２の基準電位とから、ステップ電荷を発生し、前記第２の帰還容量素子にステップ電荷を供給する第２のステップ電荷発生器と
を更に備え、
前記電位比較器は、前記第２の電荷増幅器から出力された第２の積分信号を入力する
ことを特徴とする請求項１記載の固体撮像素子。
【請求項４】
前記ステップ電荷発生制御回路は、前記２値サンプル回路からの出力信号を入力し、前記２値サンプル回路からの出力信号と前記２値サンプル回路からの出力信号の反転信号とを、ステップ電荷発生指示として前記第１のステップ電荷発生器および前記第２のステップ電荷発生器へ向けて出力することを特徴とする請求項３記載の固体撮像素子。
【請求項５】
前記信号サンプル回路は、
前記第１の電荷増幅器の出力端子と第１の端子が接続され、前記第１のクロック信号に応じて開閉する第７のスイッチ素子と、
前記第７のスイッチ素子の第２の端子と第１の端子が接続され、前記第２の電荷増幅器の入力端子と第２の端子が接続された信号伝達用容量素子と、
を備えることを特徴とする請求項４記載の固体撮像素子。
【請求項６】
前記第２のステップ電荷発生器は、
前記第１の基準電位を第１の端子から入力し、前記２値サンプル回路からの出力信号に応じて開閉する第８のスイッチ素子と、
前記第２の基準電位を第１の端子から入力し、前記２値サンプル回路からの出力信号の反転信号に応じて開閉する第９のスイッチ素子と、
前記第８のスイッチ素子の第２の端子および前記第９のスイッチ素子の第２の端子と第１の端子が接続され、前記信号伝達用容量素子の第１の端子と第２の端子が接続されるとともに、前記第２のクロック信号に応じて開閉する第１０のスイッチ素子と、
を備え、
前記帰還容量回路は、
前記第２の電荷増幅器の信号入力端子に第１の端子が接続された前記第２の帰還容量素子と、
前記第２の帰還容量素子の第２の端子と第１の端子が接続され、前記第２の電荷増幅器の出力端子と第２の端子が接続されるとともに、前記第１のクロック信号の反転信号に応じて開閉する第１１のスイッチ素子と、
前記第２の電荷増幅器の信号入力端子に第１の端子が接続され、前記第２の電荷増幅器の出力端子に第２の端子が接続されるとともに、前記第１のクロック信号に応じて開閉する第１２のスイッチ素子と、
を備える
ことを特徴とする請求項５記載の固体撮像素子。
【請求項７】
前記信号サンプル回路は、
前記第１の電荷増幅器の出力端子と第１の端子が接続され、前記第１のクロック信号に応じて開閉する第１３のスイッチ素子と、
前記第１３のスイッチ素子の第２の端子と第１の端子が接続された信号伝達用容量素子と、
前記信号伝達用容量素子の第２の端子と第１の端子が接続され、前記第２の電荷増幅器の信号入力端子に第２の端子が接続されるとともに、前記第２のクロック信号に応じて開閉する第１４のスイッチ素子と、
前記第３の基準電位を第１の端子から入力し、前記信号伝達用容量素子の第１の端子と第２の端子が接続されるとともに、前記第２のクロック信号に応じて開閉する第１５のスイッチ素子と、
前記第３の基準電位を第１の端子から入力し、前記信号伝達用容量素子の第２の端子と第２の端子が接続されるとともに、前記第１のクロック信号に応じて開閉する第１６のスイッチ素子と、
を備えることを特徴とする請求項４記載の固体撮像素子。
【請求項８】
前記第２のステップ電荷発生器は、
前記第１の基準電位を第１の端子から入力し、前記２値サンプル回路からの出力信号に応じて開閉する第１７のスイッチ素子と、
前記第２の基準電位を第１の端子から入力し、前記２値サンプル回路からの出力信号の反転信号に応じて開閉する第１８のスイッチ素子と、
前記第３の基準電位を第１の端子から入力し、前記第１のクロック信号に応じて開閉する第１９のスイッチ素子と、
前記第３の基準電位を第１の端子から入力し、前記第１のクロック信号に応じて開閉する第２０のスイッチ素子と、
前記第１９のスイッチ素子の第２の端子に第１の端子が接続され、前記第２０のスイッチ素子の第２の端子に第２の端子が接続された第２のステップ電荷発生用容量素子と、
前記第２のステップ電荷発生用容量素子の第１の端子と第１の端子が接続され、前記第２の電荷増幅器の入力端子と第２の端子が接続されるとともに、前記第２のクロック信号に応じて開閉する第２１のスイッチ素子と、
前記第１７のスイッチ素子の第２の端子および前記第１８のスイッチ素子の第２の端子と第１の端子が接続され、前記第２のステップ電荷発生用容量素子の第２の端子と第２の端子が接続されるとともに、前記第２のクロック信号に応じて開閉する第２２のスイッチ素子と、
を備え、
前記帰還容量回路は、前記第２の電荷増幅器の信号入力端子に第１の端子が接続され、前記第２の電荷増幅器の出力端子に第２の端子が接続された前記第２の帰還容量素子を備える、
ことを特徴とする請求項７記載の固体撮像素子。
【請求項９】
前記２値サンプル回路から出力された、デジタルデータ信号列を入力して、デジタルフィルタリングを施したデータ信号を出力する、デジタルフィルタ回路を更に備える、ことを特徴とする請求項１記載の固体撮像素子。
【請求項１０】
前記第１の帰還容量素子の容量値と前記第１のステップ電荷発生用容量素子の容量値とは、前記光電変換素子の出力電流の時間変化特性に応じて選択される、ことを特徴とする請求項１記載の固体撮像素子。
【請求項１１】
前記光電変換素子は複数、かつ、１次元または２次元状に配列されるとともに、前記第１の帰還容量素子の第１の端子に接続される、１つの前記光電変換素子を選択する選択回路を更に備える、ことを特徴とする請求項１記載の固体撮像素子。
【請求項１２】
前記選択回路は、前記光電変換素子を所定の順序およびランダムな順序のいずれか一方の順序で選択する、ことを特徴とする請求項１１記載の固体撮像素子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、光電変換素子における受光量をデジタルデータとして出力する固体撮像素子に関するものである。
【０００２】
【従来の技術】
近年、画像処理技術の普及に伴い光電変換機能を有するＭＯＳ型固体撮像デバイスなどが開発されており、これらを利用した種々の固体撮像装置が知られている。そして、画像の高解像度化の要請に伴い、撮像時の画素を構成するフォトダイオードを微細化するとともに、撮像面積の確保のために多数のフォトダイオードを使用する傾向にある。
【０００３】
しかし、フォトダイオードの数が増加すると、高速処理のためには、フォトダイオードの受光量というアナログ値を、画像処理演算にあたって好適なデータ形態であるデジタル値に変換するアナログデジタル変換器（以後、ＡＤ変換器と呼ぶ）が必然的に増大することになる。
【０００４】
そこで、フォトダイオードから電流信号として出力される電荷を増幅する電荷増幅器やＡＤ変換器を集積してアレイ化して、低コスト化および小型化を目指す提案がなされている。電荷増幅器の回路方式はほぼ確立されているので、集積化にあたっての工夫は、ＡＤ変換器の回路方式に集中している。
【０００５】
こうした提案の１つが、「S.L.Garverick et al., Journal of Solid-State Circuits, Vol.30, No.5, May 1995, pp.533-541」（以後、従来例１と呼ぶ）になされている。従来例１では、受光の結果としてフォトダイオードで発生した電荷を、電荷増幅器を使用し、帰還容量素子に蓄積して電圧信号に変換し、この電圧値をホールドする。この後、全アレイに共通な階段状に変化する電圧信号の電圧値との比較を逐次行うことにより（いわゆる、デュアルスロープＡＤ変換方式により）、ＡＤ変換を行っている。
【０００６】
また、Ｂｕｒｒ−Ｂｒｏｗｎ社から、ＣＴ（Computer Tomography）用フォトダイオード読み出し専用のＡＤ変換器として、型名「ＤＤＣ１０１」（以後、従来例２と呼ぶ）が発表されている。従来例２は、ＡＤ変換にΔ変調器の原理を応用したものであり、各動作は、積分時間に比べて数十分の１から数百分の１という周期の高速クロックに同期して行われる。
【０００７】
すなわち、高速クロック信号のクロック周期の切り替わりごとに、小刻みにステップ電圧を発生して容量素子に印加する。その結果として生じる容量の蓄積電荷の変化量をフォトダイオードからの電荷量と比較し、電荷の過不足分を次回のクロック周期で補正していく。そして、各クロック周期での比較の結果に応じて「０」または「１」のデジタル信号パルス列を発生する。そして、このデジタル信号パルス列をデジタルフィルタ（ＦＩＲフィルタ等）を通過させて、高精度のＡＤ変換結果を得ている。
【０００８】
また、ＡＤ変換にΣΔ変調器の原理を応用した技術が、「R.H.Nixon et al., Proc. SPIE, vol.1900, 1993, pp.31-39」（以後、従来例３と呼ぶ）に開示されている。従来例３では、各画素に対応するフォトダイオードで発生した電荷量を電圧信号に変換した上でホールドする。このホールド結果に、１段のΣΔ変調器で１次のΣΔ変調を施し、変調結果である「０」または「１」のデジタル信号パルス列の「１」のパルスの総数をカウンタで計数して、ＡＤ変換値を得ている。
【０００９】
また、ΣΔ変調器の原理を応用したＡＤ変換器の技術が、特開平６−２３７１７５号公報（以後、従来例４と呼ぶ）に開示されている。従来例４では、電圧信号を入力して、２段のΣΔ変調器で２次のΣΔ変調を施し、変調結果である「０」または「１」のデジタル信号パルス列を出力するとともに、ＡＤ変換結果であるデジタル信号パルス列の「１」のパルスの総数に対応した電圧信号をデジタルアナログ変換器で発生して、ΣΔ変調器の基準電圧に加えることで、ΣΔ変調器のオフセットを除去している。
【００１０】
【発明が解決しようとする課題】
従来の固体撮像素子は上記のように構成されるので、以下のような問題点があった。
【００１１】
従来例１では、比較対象となる階段状の電圧信号にノイズが重畳した場合には、その影響を除去することが出来ないので、安定して変換精度を維持することが困難である。
【００１２】
また、従来例１では、変換精度、すなわち、ＡＤ変換の分解能を向上しようとすると、変換時間を長くする必要があるが、Ｘ線ＣＴ用フォトダイオード読み出し専用のＡＤ変換器として用いられる場合、撮像対象への曝射量を下げる必要性を考慮すると、むやみには変換時間を長くすることができない。結果として、変換精度が制約されることになる。
【００１３】
従来例２の方式では、ステップ電圧が印加される容量に如何に正確にステップ電荷量を付与するかが技術的なポイントとなるが、従来例２では、電荷蓄積量に相当する値をデジタル値として保存するとともに、当該容量を構成する容量素子アレイに電荷蓄積量を付与するため、回路サイズが大きくなってしまう。すなわち、従来例２は、本来、単素子のフォトダイオードを目的として提案されている技術であり、多素子の集積化には向いていない。
【００１４】
また、従来例２では、Δ変調を採用するが故に、光電変換素子からの電流値の変化量が小さい場合には高精度を実現できるが、光電変換素子からの電流値の変化量が大きい場合には、変換の直線性が悪くなってしまう。
【００１５】
従来例３では、フォトダイオードで発生した電荷量を、一旦、電圧に変換してホールドした後、ΣΔ変調器へ入力するので、ホールドされた直流電圧に対してしかオーバサンプリングが行われない。この結果、積分期間の最中に発生したノイズはそのまま蓄積されることになり、安定して変換精度を維持することが困難である。
【００１６】
また、従来例３では、一般にΣΔ変調器にはオフセット電圧が存在するので、積分にあたっては、このオフセット電位が一緒に積分されることとなるため、変換精度が低下してしまう。
【００１７】
こうした、オフセット電圧に関する問題点は、従来例４のΣΔ変調型ＡＤ変換器では解消しているが、解消手段にＤＡ変換器を使用するため、回路規模が大きくなり、集積化には向いていない。
【００１８】
本発明は、上記を鑑みてなされたものであり、簡易な回路構成で、光電変換素子での受光量に応じて、高精度のデジタルデータを出力する固体撮像素子を提供することを目的とする。
【００１９】
【課題を解決するための手段】
本発明の固体撮像素子は、ΣΔ変調方式を採用するとともに、信号入力時にΣΔ変調器のオフセット電位が本来的には問題とならない、直接電流入力方式を採用して、高精度のデジタルデータを出力する固体撮像素子を実現するものである。
【００２０】
すなわち、本発明の固体撮像素子は、（ａ）第１の基準電位と第２の基準電位との間の第３の基準電位に第１の端子が設定され、受光量に応じた電荷を発生するとともに第２の端子から電荷を流出する、少なくとも１つの光電変換素子と、（ｂ）光電変換素子の第２の端子と第１の端子とが直接電気的に接続される第１の帰還容量素子と、（ｃ）光電変換素子の第２の端子と信号入力端子とが直接電気的に接続され、出力端子が第１の帰還容量素子の第２の端子と接続された第１の電荷増幅器と、（ｄ）第１の基準電位と第２の基準電位とから、ステップ電荷を発生し、第１の帰還容量素子にステップ電荷を供給する第１のステップ電荷発生器と、（ｅ）第１の電荷増幅器から出力された第１の積分電圧信号を入力し、第１の積分電圧信号の電位と第３の基準電位とを比較し、比較結果に応じた比較結果信号を出力する電位比較器と、（ｆ）比較結果信号を入力し、比較結果信号を２値サンプルする２値サンプル回路と、（ｇ）第１のクロック信号と、第１のクロック信号が有意レベルでは非有意であり、第１のクロック信号の非有意レベル期間の一部の期間で有意となる第２のクロック信号とを発生し、第１のステップ電荷発生器へ向けて前記第１のクロック信号と第２のクロック信号とを出力するとともに、２値サンプル回路に向けて前記第１のクロック信号を出力する基本タイミング発生回路と、（ｈ）２値サンプル回路からの出力信号を入力し、２値サンプル回路からの出力信号と２値サンプル回路からの出力信号の反転信号を、ステップ電荷発生指示として第１のステップ電荷発生器へ向けて出力するステップ電荷発生制御回路と、を備えることを特徴とする。
【００２２】
本発明の固体撮像素子では、光電変換素子が受光すると、受光量に応じた電荷が発生し、電流信号として出力される。そして、この電流信号は、第１の帰還容量素子と第１の電荷増幅器とで構成される第１の積分回路に入力し、時間積分される。
【００２３】
ここで、光電変換素子の第２の端子と第１の帰還容量素子の第１の端子および第１の電荷増幅器の信号入力端子とは直接電気的に接続されており、電流の積分作用自体はオフセット電圧の影響を本来的に受けないものなので、上記の積分動作の結果出力される電圧値は、オフセット電圧の影響を一切受けない。
【００２４】
なお、上記の「直接電気的に接続される」とは、信号伝達経路に信号の態様を変化させる部品（抵抗素子、インダクタ素子、容量素子、増幅器、減衰器など）が存在しないことをいい、信号伝達経路に一切の部品がないこと、および、スイッチ素子のみが信号伝達にあたって介在することをいう。
【００２５】
一方、第１のステップ電荷発生器には、基本タイミング発生回路から供給された第１のクロック信号および第２のクロック信号に応じて、第１の基準電位または第２の基準電位の一方に応じた電荷を発生して、クロック信号に同期して第１の帰還容量素子に電荷を注入する（あるいは、第１の帰還容量素子から電荷を抜き取る）。ここで、電荷の発生については、２値サンプル回路から供給された２値サンプル回路の出力信号およびその反転信号に応じて、第１の基準電位または第２の基準電位の一方に応じた電荷を発生することが好適である。
【００２６】
こうして、第１の積分回路で、第１の帰還容量素子に光電変換素子で発生した電荷を蓄積して積分動作を実行しつつ、基本タイミング発生回路が発生するタイミングの周期ごとに第１の帰還容量素子に更に電荷を蓄積したり、第１の帰還容量素子から電荷を抜き取ったりして、ΣΔ変調を実行する。ΣΔ変調の結果は、第１の帰還容量素子に蓄積された電荷量に応じた第１の電荷増幅器の出力電圧である第１の積分回路の出力信号として得られる。すなわち、第１の積分回路と第１のステップ電荷発生器とで、オフセット電圧の影響の無い、電流入力の第１のΣΔ変調器を構成している。
【００２７】
第１の電荷増幅器から出力された第１の積分電圧信号は、電位比較器に入力する。電位比較器は、入力した第１の積分電圧信号の電位と第３の基準電位とを比較し、比較結果に応じた、２値化された比較結果信号を出力する。この比較信号は、２値サンプル回路に入力し、基本タイミング発生回路が発生するタイミングの周期と同一の周期で（例えば、第１のクロック信号に同期して）サンプルされて、「０」または「１」を表すデジタル信号列として出力される。このデジタル信号列を処理する（例えば、積分期間の「１」の数を計数する）ことによりＡＤ変換結果を得ることができる。
【００２８】
本発明の固体撮像素子では、第１のステップ電荷発生器を、（i）第１の基準電位を第１の端子から入力し、前記２値サンプル回路からの出力信号に応じて開閉する第１のスイッチ素子と、（ii）第２の基準電位を第１の端子から入力し、２値サンプル回路からの出力信号の反転信号に応じて開閉する第２のスイッチ素子と、（iii）第３の基準電位を第１の端子から入力し、第１のクロック信号に応じて開閉する第３のスイッチ素子と、（iv）第３の基準電位を第１の端子から入力し、第１のクロック信号に応じて開閉する第４のスイッチ素子と、（v）第３のスイッチ素子の第２の端子に第１の端子が接続され、第４のスイッチ素子の第２の端子に第２の端子が接続された第１のステップ電荷発生用容量素子と、（vi）第１のステップ電荷発生用容量素子の第１の端子と第１の端子が接続され、第１の電荷増幅器の入力端子と第２の端子が接続されるとともに、第２のクロック信号に応じて開閉する第５のスイッチ素子と、（vii）第１のスイッチ素子の第２の端子および第２のスイッチ素子の第２の端子と第１の端子が接続され、第１のステップ電荷発生用容量素子の第２の端子と第２の端子が接続されるとともに、第２のクロック信号に応じて開閉する第６のスイッチ素子とを備えて好適に構成される。
【００２９】
上記の第１のステップ電荷発生器によれば、第１のクロック信号が有意になると、第３のスイッチ素子および第４のスイッチ素子が閉じて、第１のステップ電荷発生用容量素子の両端の電位が第３の基準電位となるので、第１のステップ電荷発生用容量素子に蓄積される電荷は零となる。第１のクロック信号が非有意となり、第３のスイッチ素子および第４のスイッチ素子が開いた後に第２のクロック信号が有意となると、第５のスイッチ素子および第６のスイッチ素子が閉じる。この結果、第１のステップ電荷発生用容量素子には、第１の基準電位または第２の基準電位のいずれか一方に応じたステップ電荷が発生することとなる。
【００３０】
ステップの電荷の発生に応じて、第１の帰還容量素子にステップ電荷分だけ電荷が付与されたり、第１の帰還容量素子からステップ電荷分だけ電荷が除去されたりする。この結果、上記の第１の積分回路と共働して、好適にΣΔ変調を実行する。
【００３１】
本発明の固体撮像素子は、第１の電荷増幅器と電位比較器との間に、（ａ）第１の積分信号を指示されたタイミングでサンプルし、交流成分を出力する信号サンプル回路と、（ｂ）信号サンプル回路から出力された信号を第１の端子から入力する第２の帰還容量素子を有する帰還容量回路と、（ｃ）信号サンプル回路から出力された信号を入力端子から入力し、出力端子が第２の帰還容量回路と接続された第２の電荷増幅器と、（ｄ）第１の基準電位と第２の基準電位とから、ステップ電荷を発生し、第２の帰還容量素子にステップ電荷を供給する第２のステップ電荷発生器とを更に備え、電位比較器は、第２の電荷増幅器から出力された第２の積分信号を入力するのが好適である。
【００３２】
ここで、ステップ電荷発生制御回路は、２値サンプル回路からの出力信号を入力し、２値サンプル回路からの出力信号と２値サンプル回路からの出力信号の反転信号とを、ステップ電荷発生指示として第１のステップ電荷発生器および第２のステップ電荷発生器へ向けて出力することが好適である。
【００３３】
本発明の固体撮像素子では、帰還増幅回路および第２の電荷増幅器とからなる第２の積分回路と第２のステップ電荷発生器とで、電圧入力の第２のΣΔ変調器を構成している。
【００３４】
そして、第１のΣΔ変調器から出力された変調結果を、更に、第２のΣΔ変調器でΣΔ変調する。この結果、通常は１段のΣΔ変調で発生する、光電変換素子の電流放出に伴う出力基準電位の変化を解消する。この結果、後の第３の基準電位との比較により、精度良くＡＤ変化値を得ることができる。
【００３５】
本発明の固体撮像素子では、第１のΣΔ変調器から出力信号を、信号サンプル回路で、第１のクロック信号および第２のクロック信号に同期してサンプルし、サンプル結果として発生した電荷を第２の積分回路で蓄積して積分する。
【００３６】
一方、第２のステップ電荷発生器には、基本タイミング発生回路から供給された第１のクロック信号および第２のクロック信号に応じて、第１の基準電位または第２の基準電位の一方に応じた電荷を発生して、クロック信号に同期して第２の帰還容量素子に電荷を注入する（あるいは、第２の帰還容量素子から電荷を抜き取る）。ここで、電荷の発生については、２値サンプル回路から供給された２値サンプル回路の出力信号およびその反転信号に応じて、第１の基準電位または第２の基準電位の一方に応じた電荷を発生することが好適である。
【００３７】
こうして、第２の積分回路で、第２の帰還容量素子に第１のΣΔ変調器の出力のサンプルで発生した電荷を蓄積して積分動作を実行しつつ、基本タイミング発生回路が発生するタイミングの周期ごとに第２の帰還容量素子に更に電荷を蓄積したり、第２の帰還容量素子から電荷を抜き取ったりして、ΣΔ変調を実行する。ΣΔ変調の結果は、第２の帰還容量素子に蓄積された電荷量に応じた第２の電荷増幅器の出力電圧である第２の積分回路の出力信号として得られる。
【００３８】
第２の電荷増幅器から出力された第２の積分電圧信号は、電位比較器に入力する。電位比較器は、入力した第２の積分電圧信号の電位と第３の基準電位とを比較し、比較結果に応じた、２値化された比較結果信号を出力する。この比較信号は、２値サンプル回路に入力し、基本タイミング発生回路が発生するタイミングの周期と同一の周期で（例えば、第１のクロック信号に同期して）サンプルされて、「０」または「１」を表すデジタル信号列として出力される。このデジタル信号列を処理する（例えば、積分期間の「１」の数を計数する）ことによりＡＤ変換結果を得ることができる。
【００３９】
本発明の固体撮像素子では、信号サンプル回路を、（i）第１の電荷増幅器の出力端子と第１の端子が接続され、第１のクロック信号に応じて開閉する第７のスイッチ素子と、（ii）第７のスイッチ素子の第２の端子と第１の端子が接続され、第２の電荷増幅器の入力端子と第２の端子が接続された信号伝達用容量素子とを備えて構成することが可能である。
【００４０】
この場合、第２のステップ電荷発生器は、（i）第１の基準電位を第１の端子から入力し、２値サンプル回路からの出力信号に応じて開閉する第８のスイッチ素子と、（ii）第２の基準電位を第１の端子から入力し、２値サンプル回路からの出力信号の反転信号に応じて開閉する第９のスイッチ素子と、（iii）第８のスイッチ素子の第２の端子および第９のスイッチ素子の第２の端子と第１の端子が接続され、信号伝達用容量素子の第１の端子と第２の端子が接続されるとともに、第２のクロック信号に応じて開閉する第１０のスイッチ素子とを備え、帰還容量回路は、（i）第２の電荷増幅器の信号入力端子に第１の端子が接続された第２の帰還容量素子と、（ii）第２の帰還容量素子の第２の端子と第１の端子が接続され、第２の電荷増幅器の出力端子と第２の端子が接続されるとともに、第１のクロック信号の反転信号に応じて開閉する第１１のスイッチ素子と、（iii）第２の電荷増幅器の信号入力端子に第１の端子が接続され、第２の電荷増幅器の出力端子に第２の端子が接続されるとともに、第１のクロック信号に応じて開閉する第１２のスイッチ素子とを備えることが好適である。
【００４１】
上記の信号サンプル回路と第２のステップ電荷発生器と帰還容量回路との組合せによれば、第１のクロック信号に応じて、第１のΣΔ変調器の出力信号を信号サンプル回路でサンプルしている間には、第１２のスイッチ素子が閉じて第２の電荷増幅器の入力端子と出力端子とは短絡しており、オフセット電圧が発生している。しかし、この期間では、第１１のスイッチ素子は開いているので、第２の帰還容量素子に蓄積された電荷はそのまま保存されている。また、信号伝達用容量素子の第２の端子は第２の電荷増幅器の入力端子に接続されたままであるので、オフセット電圧が印加されたままである。したがって、第１２のスイッチ素子が開いた後、第２のクロック信号に応じて第１１のスイッチ素子が閉じ、第２の帰還容量素子に電荷を蓄積する状態に遷移しても、オフセット電圧の影響は現れない。こうして、オフセット影響の無いΣΔ変調が実行される。
【００４２】
また、本発明の固体撮像素子では、信号サンプル回路を、（i）第１の電荷増幅器の出力端子と第１の端子が接続され、第１のクロック信号に応じて開閉する第１３のスイッチ素子と、（ii）第１３のスイッチ素子の第２の端子と第１の端子が接続された信号伝達用容量素子と、（iii）信号伝達用容量素子の第２の端子と第１の端子が接続され、第２の電荷増幅器の信号入力端子に第２の端子が接続されるとともに、第２のクロック信号に応じて開閉する第１４のスイッチ素子と、（iv）第３の基準電位を第１の端子から入力し、信号伝達用容量素子の第１の端子と第２の端子が接続されるとともに、第２のクロック信号に応じて開閉する第１５のスイッチ素子と、（v）第３の基準電位を第１の端子から入力し、信号伝達用容量素子の第２の端子と第２の端子が接続されるとともに、第１のクロック信号に応じて開閉する第１６のスイッチ素子とを備えて構成することができる。
【００４３】
この場合、第２のステップ電荷発生器は、（i）第１の基準電位を第１の端子から入力し、２値サンプル回路からの出力信号に応じて開閉する第１７のスイッチ素子と、（ii）第２の基準電位を第１の端子から入力し、２値サンプル回路からの出力信号の反転信号に応じて開閉する第１８のスイッチ素子と、（iii）第３の基準電位を第１の端子から入力し、第１のクロック信号に応じて開閉する第１９のスイッチ素子と、（iv）第３の基準電位を第１の端子から入力し、第１のクロック信号に応じて開閉する第２０のスイッチ素子と、（v）第１９のスイッチ素子の第２の端子に第１の端子が接続され、第２０のスイッチ素子の第２の端子に第２の端子が接続された第２のステップ電荷発生用容量素子と、（vi）第２のステップ電荷発生用容量素子の第１の端子と第１の端子が接続され、第２の電荷増幅器の入力端子と第２の端子が接続されるとともに、第２のクロック信号に応じて開閉する第２１のスイッチ素子と、（vii）第１７のスイッチ素子の第２の端子および第１８のスイッチ素子の第２の端子と第１の端子が接続され、第２のステップ電荷発生用容量素子の第２の端子と第２の端子が接続されるとともに、第２のクロック信号に応じて開閉する第２２のスイッチ素子とを備え、帰還容量回路は、前記第２の電荷増幅器の信号入力端子に第１の端子が接続され、前記第２の電荷増幅器の出力端子に第２の端子が接続された前記第２の帰還容量素子を備えることが好適である。
【００４４】
上記の信号サンプル回路と第２のステップ電荷発生器と帰還容量回路との組合せによれば、信号サンプル回路で、第１のクロック信号に応じて第１３のスイッチ素子と第１６のスイッチ素子が閉じて、第１のΣΔ変調器の出力信号をサンプルする時には、信号伝達用容量素子の第２の端子は第３の基準電位に設定されている。また、第１３のスイッチ素子と第１６のスイッチ素子が開いた後、第２のクロック信号に応じて第１４のスイッチ素子と第１５のスイッチ素子とが閉じて、第２の帰還容量素子へ電荷を転送している間は、信号伝達用容量素子の第１の端子は第３の基準電位に設定されている。したがって、サンプル時と電荷転送時の間でオフセット電圧差は発生せず、オフセット電圧に影響されないΣΔ変調が実行される。
【００４５】
本発明の固体撮像素子は、２値サンプル回路から出力された、デジタルデータ信号列を入力して、デジタルフィルタリングを施したデータ信号を出力する、デジタルフィルタ回路を更に備えるのが好適である。
【００４６】
本発明の固体撮像素子によれば、２値サンプル回路から出力された、デジタルデータ信号列にデジタルフィルリングを施した後、データとして得るので、精度の良いＡＤ変換を実行できる。
【００４７】
本発明の固体撮像素子は、第１の帰還容量素子の容量値と第１のステップ電荷発生用容量素子の容量値とは、前記光電変換素子の出力電流の時間変化特性に応じて選択されるのが好適である。
【００４８】
本発明の固体撮像素子によれば、採用する光電変換素子の電流レンジに応じて、変換精度と変換速度との観点から、第１の帰還容量素子の容量値と第１のステップ電荷発生用容量素子の容量値が選択されるので、最適な変換精度と変換速度とを達成できる。なお、第１の帰還容量素子の容量値と第１のステップ電荷発生用容量素子の容量値との比を一定として、種類の異なる第１の帰還容量素子と第１のステップ電荷発生用容量素子とを対で用意しておき、これらの対の中から選択できる構成とすることが好適である。
【００４９】
本発明の固体撮像素子は、光電変換素子は複数、かつ、１次元または２次元状に配列されるとともに、第１の帰還容量素子の第１の端子に接続される、１つの前記光電変換素子を選択する選択回路を更に備えるのが好適である。
【００５０】
ここで、選択回路は、（i）光電変換素子を所定の順序、または、（ii）ランダムな順序で選択することとすることが可能である。
【００５１】
本発明の固体撮像素子によれば、１つのＡＤ変換器で、複数の光電変換素子に関するＡＤ変換を行うので、実装するＡＤ変換器を低減でき、集積化が容易となる。
【００５２】
【発明の実施の形態】
以下、添付図面を参照して本発明の固体撮像素子の実施の形態を説明する。なお、図面の説明にあたって同一の要素には同一の符号を付し、重複する説明を省略する。
【００５３】
（第１実施形態）
図１は、本発明の固体撮像素子の第１の実施形態の回路構成図である。本実施形態では、１段のΣΔ変調を行ってＡＤ変換を実行する。図１に示すように、本実施例の固体撮像素子は、（ａ）カソードが接地され、受光量に応じた電荷を発生し、アノードから電荷を流出するフォトダイオード１００と、（ｂ）フォトダイオード１００から出力された電流信号を入力し、流入した電荷を積分するとともに、ΣΔ変調をするΣΔ変調器２１０と、（ｃ）ΣΔ変調器２１０から出力された変調信号ＭＳを入力し、変調信号ＭＳの電位と接地電位とを比較し、比較結果に応じた２値の比較結果信号ＣＭＰを出力する比較器３００と、（ｄ）比較結果信号ＣＭＰを入力し、クロックＣＬＫ１に同期してサンプルし、２値のデジタル信号Ｄ１を出力する２値サンプル回路４００と、（ｅ）信号Ｄ１を入力し、信号Ｄ１と信号Ｄ１の反転信号Ｄ１＊とを、ΣΔ変調器２１０へ向けて出力するステップ電荷発生制御回路４６０と、（ｆ）デジタル信号Ｄ１を入力し、デジタルフィルタリングを施した後、ＡＤ変換結果を得るデジタルフィルタ回路５００と、（ｇ）クロック信号ＣＬＫ１と、クロック信号ＣＬＫ１が有意レベルでは非有意であり、クロック信号ＣＬＫ１の非有意レベル期間の一部の期間で有意となるクロック信号ＣＬＫ２とを発生し、ΣΔ変調器２１０へ向けてクロック信号ＣＬＫ１とクロック信号ＣＬＫ２とを出力するとともに、２値サンプル回路４００およびデジタルフィルタ回路５００に向けてクロック信号ＣＬＫ１を出力し、リセット信号を出力する基本タイミング発生回路６１０とを備える。
【００５４】
ΣΔ変調器２１０は、（i）フォトダイオード１００からの電荷を蓄積して積分する積分回路２２０と、（ii）基準電位＋Ｖｒｅｆと基準電位−Ｖｒｅｆとに基づいて、クロック信号ＣＬＫ１およびクロック信号ＣＬＫ２に同期してステップ電荷を発生し、積分回路２２０に供給するステップ電荷発生器２３０とを備える。
【００５５】
積分回路２２０は、（i）フォトダイオード１００の電流出力端子と第１の端子とが直接電気的に接続される帰還容量素子２２１（容量値＝Ｃ１１）と、（ii）フォトダイオード１００の電流出力端子と信号入力端子（以後、単に入力端子とも呼ぶ）である負入力端子とが直接電気的に接続されるとともに、正入力端子がフォトダイオード１００のカソードの電位と同一電位とすべく接地され、出力端子が帰還容量素子２２１の第２の端子と接続された電荷増幅器２２２と、（iii）電荷増幅器２２２の入力端子と第１の端子が接続され、電荷増幅器２２２の出力端子と第２の端子が接続されるとともに、リセット信号ＲＳＴに応じて開閉するスイッチ素子２２３とを備える。
【００５６】
ステップ電荷発生器２３０は、（i）基準電位＋Ｖｒｅｆを第１の端子から入力し、信号Ｄ１に応じて開閉するスイッチ素子２３１と、（ii）基準電位−Ｖｒｅｆを第１の端子から入力し、反転信号Ｄ１＊に応じて開閉するスイッチ素子２３２と、（iii）第１の端子が接地され、クロック信号ＣＬＫ１に応じて開閉するスイッチ素子２３３と、（iv）第１の端子が接地され、クロック信号ＣＬＫ１に応じて開閉するスイッチ素子２３４と、（v）スイッチ素子２３３の第２の端子に第１の端子が接続され、スイッチ素子２３４の第２の端子に第２の端子が接続されたステップ電荷発生用容量素子２３５（容量値＝Ｃ１２）と、（vi）ステップ電荷発生用容量素子２３５の第１の端子と第１の端子が接続され、電荷増幅器２２２の入力端子と第２の端子が接続されるとともに、クロック信号ＣＬＫ２に応じて開閉するスイッチ素子２３６と、（vii）スイッチ素子２３１の第２の端子およびスイッチ素子２３２の第２の端子と第１の端子が接続され、ステップ電荷発生用容量素子２３５の第２の端子と第２の端子が接続されるとともに、クロック信号ＣＬＫ２に応じて開閉するスイッチ素子２３７とを備える。
【００５７】
２値サンプル回路４００は、データ入力端子に比較結果信号ＣＭＰを入力するとともに、トリガ端子にクロック信号ＣＬＫ１を入力し、クロック信号ＣＬＫ１の立ち上がり時に比較結果信号ＣＭＰをサンプルして、データ出力端子から出力するとともに、リセット信号ＲＳＴによってデータ出力端子をリセット可能なＤ型フリップフロップを備える。
【００５８】
ステップ電荷発生制御回路４６０は、信号Ｄ１を入力して反転出力するインバータを備える。
【００５９】
図２は、デジタルフィルタ回路５００の回路構成図である。図２に示すように、デジタルフィルタ回路５００は、（i）クロック信号ＣＬＫ１をトリガ端子に入力し、クロック信号ＣＬＫ１を計数し、計数値を出力する、リセット信号ＲＳＴによってリセット可能なカウンタ５１０と、（ii）カウンタ５１０から出力された計数値信号ＣＮＴを入力し、計数値に応じた重み付けデータＤＷＴを出力するデータテーブル５２０と、（iii）重み付けデータＤＷＴと信号Ｄ１とを入力し、計数値と信号Ｄ１の値との積を演算して積信号Ｄ２を出力する乗算器５３０と、（iv）第１のデータ入力端子から積データ信号Ｄ２を入力し、第２のデータ入力端子から入力したデータ信号Ｄ３との和を演算して和信号ＤＳを出力する加算器５４０と、（v）和信号ＤＳをラッチし、データ信号Ｄ３を出力する保持回路５５０とを備える。
【００６０】
本実施形態の固体撮像素子は、以下のようにして、フォトダイオード１００での受光量に応じたデジタルデータを得る。図３は、本実施形態の固体撮像素子の動作のタイミングチャートである。
【００６１】
受光量の測定に先立って、基本タイミング発生回路６１０がリセット信号ＲＳＴを有意として、スイッチ素子２２３を閉じて、帰還容量素子２２１の蓄積電荷を除去するとともに、カウンタ５１０の出力する計数値を０とする。
【００６２】
また、２値サンプル回路４００をリセットする。この結果、スイッチ素子２３２が閉じる。
【００６３】
次に、リセット信号ＲＳＴを非有意として、クロック信号ＣＬＫ１およびクロック信号ＣＬＫ２に同期して、以後のフォトダイオードでの受光量を計測する。
【００６４】
本実施形態の固体撮像素子では、フォトダイオード１００が受光すると、受光量に応じた電荷が発生し、電流信号として出力される。そして、この電流信号は、帰還容量素子２２１と電荷増幅器２２２とで構成される積分回路２２０に入力し、蓄積され、積分される。
【００６５】
ここで、フォトダイオード１００の信号出力端子と帰還容量素子２２１の第１の端子および電荷増幅器２２２の信号入力端子とは直接電気的に接続されており、電流の積分作用自体はオフセット電圧の影響を本来的に受けないものなので、積分動作の結果出力される電圧値は、オフセット電圧の影響を一切受けない。
【００６６】
一方、ステップ電荷発生器２３０には、基本タイミング発生回路６１０から供給されるクロック信号ＣＬＫ１が有意になると、スイッチ素子２３３およびスイッチ素子２３４が閉じて、ステップ電荷発生用容量素子２３５の両端の電位が接地電位となるので、ステップ電荷発生用容量素子２３５に蓄積される電荷は零となる。クロック信号ＣＬＫ１が非有意となり、スイッチ素子２３３およびスイッチ素子２３４が開いた後にクロック信号ＣＬＫ２が有意となると、スイッチ素子２３６およびスイッチ素子２３７が閉じる。この結果、ステップ電荷発生用容量素子２３５には、基準電位−Ｖｒｅｆに応じたステップ電荷Ｑ２１が発生し、帰還容量素子２２１に付与される。ここで、
Ｑ２１＝Ｃ１２・（−Ｖｒｅｆ）                      …（１）
となる。
【００６７】
この電荷Ｑ２１と、クロック信号ＣＬＫ１が２回目の有意となるまでにフォトダイオード１００から流入した電荷Ｑ１１とが、帰還容量素子２２１に蓄積され、電荷Ｑ２１と電荷Ｑ１１との和の電荷Ｑ０１に応じて、
Ｖ１１＝Ｑ０１／Ｃ１１
で表される電位Ｖ１１が、クロック信号ＣＬＫ１が２回目の有意となる時点で出力される。
【００６８】
電位Ｖ１１は比較器３００に入力し、０電位と比較される。Ｖ１１＞０であると、比較器３００からは比較結果信号ＣＭＰとして「１」が出力され、２値サンプル回路４００へ入力する。一方、Ｖ１１≦０であると、比較器３００からは比較結果信号ＣＭＰとして「０」が出力され、２値サンプル回路４００へ入力する。
【００６９】
２値サンプル回路４００は、クロック信号ＣＬＫ１の立ち上がり時の比較結果信号ＣＭＰをサンプルして、デジタル信号Ｄ１を出力する。
【００７０】
信号Ｄ１は、ステップ電荷発生制御回路４６０に入力する。ステップ電荷発生制御回路４６０は信号Ｄ１をそのままの値で出力するとともに、反転信号Ｄ１＊を出力する。つまり、いずれか一方が有意となる１対の信号を出力する。この１対の信号が、夫々、スイッチ２３１、２３２を閉じる指示を行う。すなわち、比較結果信号ＣＭＰが「０」の場合には反転信号Ｄ１＊が有意となり、基準電位−Ｖｒｅｆがステップ電荷発生の基準電位となり、比較結果信号ＣＭＰが「１」の場合には信号Ｄ１が有意となり、基準電位＋Ｖｒｅｆがステップ電荷発生の基準電位となる。
【００７１】
以下、クロック信号ＣＬＫ１が２回目の有意となる時点で、Ｖ１１＞０であるとして説明を続ける。
【００７２】
信号Ｄ１（＝「１」）は、デジタルフィルタ回路５００に入力する。カウンタ５１０はクロック信号ＣＬＫ１を計数しており、データテーブル５２０からは、この時点での信号Ｄ１に対する重み付けデータＤＷＴが出力されている。乗算器５３０は、重み付けデータＤＷＴと信号Ｄ１の値である１との積を演算し、積値として重み付けデータＤＷＴの値の積値信号Ｄ２を出力する。積値信号Ｄ２は、加算器５４０に入力し、積値と保持回路５５０に保持されている前回の加算結果との和を演算し、和信号ＤＳとして出力する。そして、保持回路５５０に演算結果を保持し、信号Ｄ３として出力する。
【００７３】
クロック信号ＣＬＫ１が２回目の有意となると、スイッチ素子２３３およびスイッチ素子２３４が閉じて、ステップ電荷発生用容量素子２３５の両端の電位が接地電位となるので、ステップ電荷発生用容量素子２３５に蓄積される電荷は零となる。第１のクロック信号が非有意となり、スイッチ素子２３３およびスイッチ素子２３４が開いた後にクロック信号ＣＬＫ２が有意となると、スイッチ素子２３６およびスイッチ素子２３７が閉じる。この結果、ステップ電荷発生用容量素子２３５には、基準電位＋Ｖｒｅｆに応じたステップ電荷Ｑ２２が発生し、帰還容量素子２２１に付与される。ここで、
Ｑ２２＝Ｃ１２・（＋Ｖｒｅｆ）                      …（２）
となる。
【００７４】
そして、電荷Ｑ０１に加えて、電荷Ｑ２２と、クロック信号ＣＬＫ１が２回目の有意後、３回目の有意となるまでにフォトダイオード１００から流入した電荷Ｑ１２とが、帰還容量素子２２１に蓄積され、以上の電荷の総和の電荷Ｑ０２に応じて、
Ｖ１２＝Ｑ０２／Ｃ１１
で表される電位Ｖ１２が、クロック信号ＣＬＫ１が３回目の有意となる時点で出力される。
【００７５】
信号Ｄ１は、ステップ電荷発生制御回路４６０に入力する。ステップ電荷発生制御回路４６０は信号Ｄ１をそのままの値で出力するとともに、反転信号Ｄ１＊を出力する。
【００７６】
以下、クロック信号ＣＬＫ１が３回目の有意となる時点で、Ｖ１１≦０であるとして説明を続ける。
【００７７】
信号Ｄ１（＝「０」）は、デジタルフィルタ回路５００に入力する。カウンタ５１０はクロック信号ＣＬＫ１を計数しており、データテーブル５２０からは、この時点での信号Ｄ１に対する重み付けデータＤＷＴが出力されている。乗算器５３０は、重み付けデータＤＷＴと信号Ｄ１の値である０との積を演算し、積値として０の値の積値信号Ｄ２を出力する。積値信号Ｄ２は、加算器５４０に入力し、積値と保持回路５５０に保持されている前回の加算結果との和を演算し、和信号ＤＳとして出力する。そして、保持回路５５０に演算結果を保持し、信号Ｄ３として出力する。
【００７８】
以下同様にして、ＡＤ変換結果の所望の分解能に応じた期間にわたって、フォトダイオード１００から入力する電流信号を、ΣΔ変調器２１０でΣΔ変調し、変調結果を比較器３００で２値化後に、２値サンプル回路でサンプルして得られたシリアルデジタル信号にデジタルフィルタ回路５００で、デジタルフィルタリングを施すとともに処理して、ＡＤ変換結果を得る。こうして、オフセット電圧の影響の無い、ＡＤ変換結果を得る。
【００７９】
なお、ＡＤ変換結果の所望の分解能に応じた期間とは、Ｎビットの分解能が所望であればクロック信号ＣＬＫ１の周期の２N倍の時間である。
【００８０】
また、容量値Ｃ１１および容量値Ｃ１２は、フォトダイオード１００の電流レンジに応じて、変換精度と変換速度との観点から選択される。なお、容量値Ｃ１１と容量値Ｃ１２との比を一定として、種類の異なる帰還容量素子とステップ電荷発生用容量素子とを対で用意しておき、これらの対の中から選択できる構成とすることが好適である。
【００８１】
以上は、フォトダイオードが１個の場合についての実施形態であるが、フォトダイオードが複数であり、１次元または２次元状に配列されていてもよい。この場合には、フォトダイオード選択回路を新たに設け、フォトダイオードを所定の順序、または、ランダムな順序で選択した後、上記の動作を実行すればよい。または、上記に述べたフォトダイオードとＡＤ変換部を１対として、これを複数並列に並べて構成することも可能である。
【００８２】
（第２実施形態）
図４は、本発明の固体撮像素子の第２の実施形態の回路構成図である。本実施形態では、２段のΣΔ変調を行ってＡＤ変換を実行する。図４に示すように、本実施例の固体撮像素子は、（ａ）カソードが接地され、受光量に応じた電荷を発生し、アノードから電荷を流出するフォトダイオード１００と、（ｂ）フォトダイオード１００から出力された電流信号を入力し、流入した電荷を積分するとともに、ΣΔ変調をするΣΔ変調器２１０と、（ｃ）ΣΔ変調器２１０から出力された変調信号ＭＳ１を入力し、サンプルする信号サンプル回路２４０と、（ｄ）信号サンプル回路２４０から出力されたサンプル信号を積分するとともに、ΣΔ変調をするとΣΔ変調器２５１、（ｅ）ΣΔ変調器２５１から出力された変調信号ＭＳ２の電位と接地電位とを比較し、比較結果に応じた２値の比較結果信号ＣＭＰを出力する比較器３００と、（ｆ）比較結果信号ＣＭＰを入力し、クロックＣＬＫ１に同期してサンプルし、２値のデジタル信号Ｄ１を出力する２値サンプル回路４００と、（ｇ）信号Ｄ１を入力し、信号Ｄ１と信号Ｄ１の反転信号Ｄ１＊とを、ΣΔ変調器２１０およびΣΔ変調器２５１へ向けて出力するステップ電荷発生制御回路４７０と、（ｆ）デジタル信号Ｄ１を入力し、デジタルフィルタリングを施した後、ＡＤ変換結果を得るデジタルフィルタ回路５００と、（ｇ）クロック信号ＣＬＫ１と、クロック信号ＣＬＫ１が有意レベルでは非有意であり、クロック信号ＣＬＫ１の非有意レベル期間の一部の期間で有意となるクロック信号ＣＬＫ２とを発生し、ΣΔ変調器２１０、信号サンプル回路２４０、およびΣΔ変調器２５１へ向けてクロック信号ＣＬＫ１とクロック信号ＣＬＫ２とを出力するとともに、２値サンプル回路４００に向けてクロック信号ＣＬＫ１を出力し、リセット信号を出力する基本タイミング発生回路６２０とを備える。
【００８３】
本実施形態の固体撮像装置の構成は、第１実施形態と比べて、ΣΔ変調器２１０と比較器３００との間に、信号サンプル回路２４０とΣΔ変調器２５１とを更に備える点が異なる。
【００８４】
信号サンプル回路２４０は、（i）ΣΔ変調器２１０の出力端子と第１の端子が接続され、クロック信号ＣＬＫ１に応じて開閉するスイッチ素子２４１と、（ii）スイッチ素子２４１の第２の端子と第１の端子が接続され、ΣΔ変調器２５１の入力端子と第２の端子が接続された信号伝達用容量素子２４２（容量値＝Ｃ２１）とを備える。
【００８５】
ΣΔ変調器２５１は、（i）信号サンプル回路２４０からの電荷を蓄積して積分する積分回路２６０と、（ii）基準電位＋Ｖｒｅｆと基準電位−Ｖｒｅｆとに基づいて、クロック信号ＣＬＫ２に同期してステップ電荷を発生し、積分回路２６０に供給するステップ電荷発生器２７０とを備える。
【００８６】
積分回路２６０は、（i）信号サンプル回路２４０の信号出力端子と第１の端子が接続される帰還容量回路２６１と、（ii）信号サンプル回路２４０の信号出力端子と信号入力端子である負入力端子とが接続されるとともに、正入力端子が接地され、帰還容量回路２６１の第２の端子と出力端子が接続された電荷増幅器２６２とを備える。
【００８７】
帰還容量回路２６１は、（i）電荷増幅器２６２の信号入力端子に第１の端子が接続された帰還容量素子２６３（容量値＝Ｃ２２）と、（ii）帰還容量素子２６３の第２の端子と第１の端子が接続され、電荷増幅器２６２の出力端子と第２の端子が接続されるとともに、クロック信号ＣＬＫ１の反転信号ＣＬＫ１＊またはリセット信号ＲＳＴに応じて開閉するスイッチ素子２６４と、（iii）電荷増幅器２６２の信号入力端子に第１の端子が接続され、電荷増幅器２６２の出力端子に第２の端子が接続されるとともに、クロック信号ＣＬＫ１またはリセット信号に応じて開閉するスイッチ素子２６５とを備える。
【００８８】
ステップ電荷発生器２７０は、（i）基準電位＋Ｖｒｅｆを第１の端子から入力し、２値サンプル回路４００からの出力信号Ｄ１に応じて開閉するスイッチ素子２７１と、（ii）基準電位−Ｖｒｅｆを第１の端子から入力し、２値サンプル回路４００からの出力信号の反転信号Ｄ１＊に応じて開閉するスイッチ素子２７２と、（iii）スイッチ素子２７１の第２の端子およびスイッチ素子２７２の第２の端子と第１の端子が接続され、信号伝達用容量素子２４２の第１の端子と第２の端子が接続されるとともに、クロック信号ＣＬＫ２に応じて開閉するスイッチ素子２７３とを備える。
【００８９】
本実施形態の固体撮像素子は、以下のようにして、フォトダイオード１００での受光量に応じたデジタルデータを得る。図５は、本実施形態の固体撮像素子の動作のタイミングチャートである。
【００９０】
受光量の測定に先立って、基本タイミング発生回路６２０がリセット信号ＲＳＴを有意として、スイッチ素子２２３、スイッチ素子２６４、およびスイッチ素子２６５を閉じて、帰還容量素子２２１および帰還容量素子２６３の蓄積電荷を除去するとともに、カウンタ５１０の出力する計数値を０とする。
【００９１】
また、２値サンプル回路４００をリセットする。この結果、スイッチ素子２３２が閉じる。
【００９２】
次に、リセット信号ＲＳＴを非有意として、クロック信号ＣＬＫ１およびクロック信号ＣＬＫ２に同期して、以後のフォトダイオードでの受光量を計測する。
【００９３】
本実施形態の固体撮像素子では、フォトダイオード１００が受光すると、受光量に応じた電荷が発生し、電流信号として出力される。そして、この電流信号が、第１実施形態で説明したように、ΣΔ変調器２１０でΣΔ変調され、変調信号ＭＳ１が出力される。
【００９４】
通常は１段のΣΔ変調では、光電変換素子の電流放出に伴う出力基準電位の変化が発生する。
【００９５】
変調信号ＭＳ１は信号サンプル回路２４０に入力する。信号サンプル回路２４０のスイッチ素子２４１は、クロック信号ＣＬＫ１が有意となると閉じ、変調信号ＭＳ１の電位値に応じた電荷Ｑ３１を信号伝達用容量素子２４２に蓄積する。クロック信号ＣＬＫ１が有意の間、スイッチ素子２６５は閉じており、電荷増幅器２６２の入力端子と出力端子とは短絡しているが、スイッチ素子２６４は開いているので、帰還容量素子２６３に蓄積された電荷はそのまま保存される。
【００９６】
クロック信号ＣＬＫ１が非有意となると、反転信号ＣＬＫ１＊が有意となり、スイッチ素子２４１およびスイッチ素子２６５が開くとともに、スイッチ素子２６４が閉じる。
【００９７】
この後、クロック信号ＣＬＫ２が有意となると、スイッチ素子２７３が閉じ、ステップ電荷Ｑ３２が発生する。ステップ電荷Ｑ３２は、信号Ｄ１が「０」の場合には、スイッチ素子２７２が閉じ、−Ｖｒｅｆが選択されているので、
Ｑ３２＝Ｃ２１・（−Ｖｒｅｆ）                  …（３）
であり、信号Ｄ１が「１」の場合には、スイッチ素子２７１が閉じ、＋Ｖｒｅｆが選択されているので、
Ｑ３２＝Ｃ２１・（＋Ｖｒｅｆ）                  …（４）
である。
【００９８】
こうして、電荷Ｑ３１とステップ電荷Ｑ３２との和の電荷Ｑ０３が帰還容量素子２６３に供給される。電荷Ｑ０３とそれまで帰還容量素子２６３に蓄積されていた電荷との和である電荷Ｑ０４に応じて、
Ｖ２１＝Ｑ０４／Ｃ２２
で表される電位Ｖ２１が変調信号ＭＳ２として出力される。
【００９９】
ところで、変調信号ＭＳ１を信号サンプル回路２４０でサンプルしている期間、すなわち、クロック信号ＣＬＫ１が有意の期間は、スイッチ素子２６５が閉じ、電荷増幅器２６２の入力端子と出力端子とは短絡しており、オフセット電圧が発生している。しかし、この期間では、スイッチ素子２６４は開いているので、帰還容量素子２６３に蓄積された電荷はそのまま保存されている。また、信号伝達用容量素子２４２の第２の端子は電荷増幅器２６２の入力端子に接続されたままであるので、オフセット電圧が印加されたままである。したがって、スイッチ素子２６５が開いた後、反転信号ＣＬＫ１＊に応じてスイッチ素子２６４が閉じ、帰還容量素子２６３に電荷を蓄積する状態に遷移しても、オフセット電圧の影響は現れない。こうして、オフセット影響の無いΣΔ変調が実行される。
【０１００】
ΣΔ変調器２５１から出力された変調信号ＭＳ２は、比較器３００に入力し、以後、第１実施形態と同様にして、オフセット電圧の影響の無く、ＡＤ変換結果を得る。
【０１０１】
なお、第１実施形態と同様に、容量値Ｃ１１および容量値Ｃ１２は、フォトダイオード１００の電流レンジに応じて、変換精度と変換速度との観点から選択される。なお、容量値Ｃ１１と容量値Ｃ１２との比を一定として、種類の異なる帰還容量素子とステップ電荷発生用容量素子とを対で用意しておき、これらの対の中から選択できる構成とすることが好適である。
【０１０２】
以上は、フォトダイオードが１個の場合についての実施形態であるが、第１実施形態と同様に、フォトダイオードが複数であり、１次元または２次元状に配列されていてもよい。この場合には、フォトダイオード選択回路を新たに設け、フォトダイオードを所定の順序、または、ランダムな順序で選択した後、上記の動作を実行すればよい。または、上記に述べたフォトダイオードとＡＤ変換部を１対として、これを複数並列に並べて構成することも可能である。
【０１０３】
また、複数の本実施形態の固体撮像素子をアレイ化して１チップした場合には、出力選択回路を新たに設け、各デジタルフィルタ回路の出力を順次選択して読み出すことが、１チップのピン数や、後段の回路規模の観点から好適である。
【０１０４】
（第３実施形態）
図６は、本発明の固体撮像素子の第３の実施形態の回路構成図である。本実施形態では、第２実施形態と同様に、２段のΣΔ変調を行ってＡＤ変換を実行する。図６に示すように、本実施例の固体撮像素子は、信号サンプル回路２４４とΣΔ変調器２５２とを使用することが第２実施形態と異なる。
【０１０５】
信号サンプル回路２４４は、（i）ΣΔ変調器２１０の出力端子と第１の端子が接続され、クロック信号ＣＬＫ１に応じて開閉するスイッチ素子２４５と、（ii）スイッチ素子２４５の第２の端子と第１の端子が接続された信号伝達用容量素子２４６と、（iii）信号伝達用容量素子２４６の第２の端子と第１の端子が接続され、ΣΔ変調器２５２の信号入力端子に第２の端子が接続されるとともに、クロック信号ＣＬＫ２に応じて開閉するスイッチ素子２４７と、（iv）第１の端子が接地され、信号伝達用容量素子２４６の第１の端子と第２の端子が接続されるとともに、クロック信号ＣＬＫ２に応じて開閉するスイッチ素子２４８と、（v）第１の端子が接地され、信号伝達用容量素子２４６の第２の端子と第２の端子が接続されるとともに、クロック信号ＣＬＫ１に応じて開閉するスイッチ素子２４９とを備える。
【０１０６】
ΣΔ変調器２５２は、（i）信号サンプル回路２４４からの電荷を蓄積して積分する積分回路２８０と、（ii）基準電位＋Ｖｒｅｆと基準電位−Ｖｒｅｆとに基づいて、クロック信号ＣＬＫ１およびクロック信号ＣＬＫ２に同期してステップ電荷を発生し、積分回路２８０に供給するステップ電荷発生器２９０とを備える。
【０１０７】
積分回路２８０は、（i）信号サンプル回路２４４の出力端子と第１の端子とが接続される帰還容量素子２８１（容量値＝Ｃ２３）と、（ii）信号サンプル回路２４４の出力端子と信号入力端子である負入力端子とが接続されるとともに、正入力端子が接地され、出力端子が帰還容量素子２８１の第２の端子と接続された電荷増幅器２８２と、（iii）電荷増幅器２８２の入力端子と第１の端子が接続され、電荷増幅器２８２の出力端子と第２の端子が接続されるとともに、リセット信号ＲＳＴに応じて開閉するスイッチ素子２８３とを備える。
【０１０８】
ステップ電荷発生器２９０は、（i）基準電位＋Ｖｒｅｆを第１の端子から入力し、信号Ｄ１に応じて開閉するスイッチ素子２９１と、（ii）基準電位−Ｖｒｅｆを第１の端子から入力し、反転信号Ｄ１＊に応じて開閉するスイッチ素子２９２と、（iii）第１の端子が接地され、クロック信号ＣＬＫ１に応じて開閉するスイッチ素子２９３と、（iv）第１の端子が接地され、クロック信号ＣＬＫ１に応じて開閉するスイッチ素子２９４と、（v）スイッチ素子２９３の第２の端子に第１の端子が接続され、スイッチ素子２９４の第２の端子に第２の端子が接続されたステップ電荷発生用容量素子２９５（容量値＝Ｃ２４）と、（vi）ステップ電荷発生用容量素子２９５の第１の端子と第１の端子が接続され、電荷増幅器２８２の入力端子と第２の端子が接続されるとともに、クロック信号ＣＬＫ２に応じて開閉するスイッチ素子２９６と、（vii）スイッチ素子２９１の第２の端子およびスイッチ素子２９２の第２の端子と第１の端子が接続され、ステップ電荷発生用容量素子２９５の第２の端子と第２の端子が接続されるとともに、クロック信号ＣＬＫ２に応じて開閉するスイッチ素子２９７とを備える。
【０１０９】
すなわち、ΣΔ変調器２１０とΣΔ変調器２５２とは、同様の回路構成を有するΣΔ変調器であり、信号サンプル回路２４４を介して直列に接続され、２次のΣΔ変調を行う。
【０１１０】
本実施形態の固体撮像素子は、以下のようにして、フォトダイオード１００での受光量に応じたデジタルデータを得る。図７は、本実施形態の固体撮像素子の動作のタイミングチャートである。
【０１１１】
受光量の測定に先立って、基本タイミング発生回路６１０がリセット信号ＲＳＴを有意として、スイッチ素子２２３およびスイッチ素子２８３を閉じて、帰還容量素子２２１および帰還容量素子２８１の蓄積電荷を除去するとともに、カウンタ５１０の出力する計数値を０とする。
【０１１２】
また、２値サンプル回路４００をリセットする。この結果、スイッチ素子２３２が閉じる。
【０１１３】
次に、リセット信号ＲＳＴを非有意として、クロック信号ＣＬＫ１およびクロック信号ＣＬＫ２に同期して、以後のフォトダイオードでの受光量を計測する。
【０１１４】
本実施形態の固体撮像素子では、フォトダイオード１００が受光すると、受光量に応じた電荷が発生し、電流信号として出力される。そして、この電流信号が、第１実施形態で説明したように、ΣΔ変調器２１０でΣΔ変調され、変調信号ＭＳ１が出力される。
【０１１５】
変調信号ＭＳ１は信号サンプル回路２４４に入力する。信号サンプル回路２４４のスイッチ素子２４５およびスイッチ素子２４９は、クロック信号ＣＬＫ１が有意となると閉じ、変調信号ＭＳ１の電位値に応じた電荷Ｑ４１を信号伝達用容量素子２４６に蓄積する。
【０１１６】
また、クロック信号ＣＬＫ１が有意となると、スイッチ素子２９３およびスイッチ素子２９４が閉じ、ステップ電荷発生用容量素子２９５の電荷が０となる。
【０１１７】
クロック信号ＣＬＫ１が非有意となり、スイッチ素子２４５およびスイッチ素子２４９が開いた後、クロック信号ＣＬＫ２が有意となると、スイッチ素子２４７およびスイッチ素子２４８が閉じ、電荷Ｑ４１が帰還容量素子２８１に伝達される。また、クロック信号ＣＬＫ１が非有意となり、スイッチ素子２９３およびスイッチ素子２９４が開いた後、クロック信号ＣＬＫ２が有意となると、スイッチ素子２９６およびスイッチ素子２９７が閉じ、ステップ電荷発生用容量素子２９５にステップ電荷Ｑ４２が発生する。ステップ電荷Ｑ４２は、信号Ｄ１が「０」の場合には、スイッチ素子２９２が閉じ、−Ｖｒｅｆが選択されているので、
Ｑ４２＝Ｃ２４・（−Ｖｒｅｆ）                  …（５）
であり、信号Ｄ１が「１」の場合には、スイッチ素子２９１が閉じ、＋Ｖｒｅｆが選択されているので、
Ｑ４２＝Ｃ２４・（＋Ｖｒｅｆ）                  …（６）
である。
【０１１８】
こうして、電荷Ｑ４１とステップ電荷Ｑ４２との和の電荷Ｑ０５が帰還容量素子２８１に供給される。電荷Ｑ０５とそれまで帰還容量素子２８１に蓄積されていた電荷との和である電荷Ｑ０６に応じて、
Ｖ３１＝Ｑ０６／Ｃ２３
で表される電位Ｖ３１が変調信号ＭＳ２として出力される。
【０１１９】
ところで、変調信号ＭＳ１を信号サンプル回路２４４でサンプルしている期間、すなわち、クロック信号ＣＬＫ１が有意の期間は、信号サンプル回路２４４で、クロック信号ＣＬＫ１に応じてスイッチ素子２４５とスイッチ素子２４９が閉じて、ΣΔ変調器２１０の出力信号ＭＳ１をサンプルする時には、信号伝達用容量素子２４６の第２の端子は接地されている。また、スイッチ素子２４５とスイッチ素子２４９が開いた後、クロック信号ＣＬＫ２に応じてスイッチ素子２４７とスイッチ素子２４８とが閉じて、帰還容量素子２８１へ電荷を転送している間は、信号伝達用容量素子２４６の第１の端子は接地されている。したがって、サンプル時と電荷転送時の間でオフセット電圧差は発生せず、オフセット電圧に影響されないΣΔ変調が実行される。
【０１２０】
ΣΔ変調器２５２から出力された変調信号ＭＳ２は、比較器３００に入力し、以後、第１実施形態と同様にして、オフセット電圧の影響の無く、ＡＤ変換結果を得る。
【０１２１】
なお、第１実施形態と同様に、容量値Ｃ１１および容量値Ｃ１２は、フォトダイオード１００の電流レンジに応じて、変換精度と変換速度との観点から選択される。なお、容量値Ｃ１１と容量値Ｃ１２との比を一定として、種類の異なる帰還容量素子とステップ電荷発生用容量素子と対を用意しておき、これらの対の中から選択できる構成とすることが好適である。
【０１２２】
以上は、フォトダイオードが１個の場合についての実施形態であるが、第１実施形態と同様に、フォトダイオードが複数であり、１次元または２次元状に配列されていてもよい。この場合には、フォトダイオード選択回路を新たに設け、フォトダイオードを所定の順序、または、ランダムな順序で選択した後、上記の動作を実行すればよい。または、上記に述べたフォトダイオードとＡＤ変換部を１対として、これを複数並列に並べて構成することも可能である。
【０１２３】
また、複数の本実施形態の固体撮像素子をアレイ化して１チップした場合には、出力選択回路を新たに設け、各デジタルフィルタ回路の出力を順次選択して読み出すことすることが、１チップのピン数や、後段の回路規模の観点から好適である。
【０１２４】
以上の実施形態では、フォトダイオード、比較器の正入力端子、電荷増幅器の正入力端子、スイッチ素子２３３、２３４の第１の端子は接地されているが、基準電位＋Ｖｒｅｆと基準電位−Ｖｒｅｆとの間の電位であればよい。
【０１２５】
【発明の効果】
以上、詳細に説明した通り、本発明の固体撮像素子によれば、ΣΔ変調器を電流入力にするとともに、フォトダイオードなどの光電変換素子からの電流信号をそのままの形態で直接的に入力してＡＤ変換することとしたので、ΣΔ変調器におけるオフセット電圧の影響無しに、集積化に適した簡易な回路構成で、光電変換素子での受光量に応じて、高精度のデジタルデータを得ることができる。
【０１２６】
また、本発明の固体撮像素子によれば、ΣΔ変調器を直列的に２段配置し、２次のΣΔ変調を実施することとしたので、第１段目のΣΔ変調器の性能では除去しきれない、光電変換素子の特性に由来する精度低下要因を除去することが可能となり、光電変換素子での受光量に応じて、高精度のデジタルデータを得ることができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の固体撮像素子の構成図である。
【図２】デジタルフィルタ回路の構成図である。
【図３】本発明の第１実施形態の固体撮像素子の動作のタイミングチャートである。
【図４】本発明の第２実施形態の固体撮像素子の構成図である。
【図５】本発明の第２実施形態の固体撮像素子の動作のタイミングチャートである。
【図６】本発明の第３実施形態の固体撮像素子の構成図である。
【図７】本発明の第３実施形態の固体撮像素子の動作のタイミングチャートである。
【符号の説明】
１００…フォトダイオード、２１０，２５１，２５２…ΣΔ変調器、２２０，２６０，２８０…積分回路、２２１，２６３，２８１…帰還容量素子、２２２，２６２，２８２…電荷増幅器、２２３，２６４，２６５，２８３…スイッチ素子、２６１…帰還容量回路、２３０，２７０，２９０…ステップ電荷発生器、２３１，２３２，２３３，２３４，２３６，２３７，２７１，２７２，２７３，２９１，２９２，２９３，２９４，２９６，２９７…スイッチ素子、２３５，２９５…ステップ電荷発生用容量素子、２４０，２４４…信号サンプル回路、２４１，２４５，２４７，２４８，２４９…スイッチ素子、２４２，２４６…信号伝達用容量素子、３００…比較器、４００…２値サンプル回路、４６０，４７０…ステップ電荷発生制御回路、５００…デジタルフィルタ回路、５１０…カウンタ、５２０…データテーブル、５３０…乗算器、５４０…加算器、５５０…保持回路、６１０，６２０…基本タイミング発生回路。
【図１】
0003844806.tif 000002
【図２】
0003844806.tif 000003
【図３】
0003844806.tif 000004
【図４】
0003844806.tif 000005
【図５】
0003844806.tif 000006
【図６】
0003844806.tif 000007
【図７】
0003844806.tif 000008