(57)【特許請求の範囲】
【請求項１】
基板上の画素領域に、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた複数のスイッチング手段と、前記スイッチング手段に対応して設けられた画素電極とを備える電気光学装置の駆動回路であって、
前記画像信号と走査信号を夫々前記データ線と走査線に供給するために制御信
号を供給するシフトレジスタを有し、前記基板上に設けられたデータ線駆動手段と走査線駆動手段の少なくとも一方を備え、
前記データ線駆動手段または走査線駆動手段の少なくとも一方の前記シフトレ
ジスタは、転送信号の転送方向が双方向である双方向性シフトレジスタであり、
前記双方向性シフトレジスタの各段は、当該各段の前段から入力される転送信号の転送方向を方向制御信号に基づいて所定の一方向に制限する転送方向制御部と、クロック信号に同期して前記前段から入力される転送信号に基づいて当該各段の転送信号を生成する転送信号生成部とを備え、
前記双方向性シフトレジスタの各段の前記転送信号生成部は、
前記転送方向制御部によって前記前段から入力される転送信号を取り込む第１トランスミッションゲートと、
当該第１トランスミッションゲートによって取り込まれた転送信号が入力される第１インバータ及び当該第１インバータの出力が入力される第２インバータと、
前記第２インバータから出力される前記各段の転送信号の前記第１インバータへの帰還を行う第２トランスミッションゲートとを備え、
前記双方向性シフトレジスタの各段から前記画素領域までの距離がそれぞれ等しいことを特徴とする電気光学装置の駆動回路。
【請求項２】
基板上の画素領域に、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた複数のスイッチング手段と、前記スイッチング手段に対応して設けられた画素電極とを備える電気光学装置の駆動回路であって、
前記画像信号と走査信号を夫々前記データ線と走査線に供給するために制御信
号を供給するシフトレジスタを有し、前記基板上に設けられたデータ線駆動手段と走査線駆動手段の少なくとも一方を備え、
前記データ線駆動手段または走査線駆動手段の少なくとも一方の前記シフトレ
ジスタは、転送信号の転送方向が双方向である双方向性シフトレジスタであり、
前記双方向性シフトレジスタの各段は、当該各段の前段から入力される転送信号の転送方向を方向制御信号に基づいて所定の一方向に制限する転送方向制御部と、クロック信号に同期して前記前段から入力される転送信号に基づいて当該各段の転送信号を生成する転送信号生成部とを備え、
前記双方向性シフトレジスタの各段の前記転送信号生成部は、
前記転送方向制御部に接続され前記前段から入力される転送信号を取り込む、Ｎチャネル型とＰチャネル型とのうち一方の導電型の第１薄膜トランジスタと、
当該第１薄膜トランジスタによって取り込まれた転送信号が入力される第１インバータ及び当該第１インバータの出力が入力される第２インバータと、
当該第２インバータから出力された前記各段の転送信号の前記第１インバータへの帰還を行う、Ｎチャネル型とＰチャネル型とのうち一方の導電型の第２薄膜トランジスタとを備え、
前記双方向性シフトレジスタの各段から前記画素領域までの距離がそれぞれ等しいことを特徴とする電気光学装置の駆動回路。
【請求項３】
前記走査線駆動手段は前記走査線の両端に設けられ、各々の走査線駆動手段は双方向性シフトレジスタであることを特徴とする請求項１または２に記載の電気光学装置の駆動回路。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の電気光学装置の駆動回路を備えたことを特徴とする電気光学装置。
【請求項５】
請求項４の電気光学装置を備えたことを特徴とする電子機器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（ＴＦＴ）駆動等によるアクティブマトリクス駆動方式の液晶パネル等の電気光学装置の駆動回路、該駆動回路を備えた電気光学装置、該駆動回路が基板上に設けられた電気光学装置、または当該電気光学装置を用いた電子機器の技術分野に属し、特に、シフトレジスタ回路を備えた駆動回路、電気光学装置、及び電子機器の技術分野に属する。
【０００２】
【従来の技術】
従来、アクティブマトリクス駆動方式の液晶パネルにおいては、縦横に夫々配列された多数の走査線及びデータ線と、走査線及びデータ線の各交点に対応する多数の画素電極がＴＦＴアレイ基板上に設けられている。そして、これらに加えて、走査線駆動回路、データ線駆動回路、サンプリング回路などのＴＦＴを構成要素とする各種の周辺回路が、このようなＴＦＴアレイ基板上に設けられる場合がある。
【０００３】
これらの周辺回路のうち、走査線駆動回路は、シフトレジスタとバッファー回路とを備えており、シフトレジスタによりパルス状の走査信号を生成すると共に、この走査信号を走査線の配列方向に順次シフトさせ、バッファー回路により信号を増幅させ走査線に供給する。
【０００４】
また、データ線駆動回路は、走査線駆動回路と同様にシフトレジスタとバッファー回路とを備えており、シフトレジスタにより生成したパルス状の駆動信号を、当該データ線駆動回路に接続されたサンプリング回路に供給すると共に、この駆動信号をサンプリング回路の配列方向に順次シフトさせる。そして、バッファー回路により増幅された駆動信号が、各データ線毎あるいは複数のデータ線毎の画像信号をサンプリングする各サンプリング回路に印加されると、各データ線毎あるいは複数のデータ線毎に画像信号が出力され、データ線に供給される。
【０００５】
このように構成された走査線駆動回路とデータ線駆動回路及びサンプリング回路とを備えることにより、マトリクス状に配列された画素電極の夫々に対する電圧の印加を制御し、液晶パネルに所望の画像を表示させることができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、前記従来の液晶パネルにおいては、前記走査線駆動回路及びデータ線駆動回路を構成するシフトレジスタに、クロックドインバータ回路等の電源供給が必要な回路が用いられていたために、 ＴＦＴアレイ基板上において電源配線と信号配線との接続領域を設ける必要があり、シフトレジスタのパターンの占有面積を減少させることが困難であるという問題があった。
【０００７】
一般に、走査線駆動回路のシフトレジスタを構成する夫々の信号転送部及び出力信号生成部は、隣り合う走査線間の距離、すなわち走査線の繰り返しパターン配列距離（以下、配列ピッチと称す。）内に形成されることが多い。また、データ線駆動回路のシフトレジスタを構成する夫々の信号転送部及び出力信号生成部についても、データ線の配列ピッチ内やシフトレジスタからのある1段の出力信号がデータ線に接続されるサンプリング回路何段を同時に選択するかで、その配列ピッチが決まることが多い。
【０００８】
仮に前記夫々の信号転送部及び出力信号生成部を、前記走査線またはデータ線の配列ピッチ内に形成せず、走査線またはデータ線に平行な方向に何段かのブロックに分けて形成したような場合には、配列ピッチを拡大することができるが、パターンの引き回しによる信号波形のなまり、あるいは信号の遅延が発生することがあった。
【０００９】
従って、前記夫々の信号転送部及び出力信号生成部は、前記走査線またはデータ線の配列ピッチ内に形成する構成が最も好ましい。
【００１０】
しかし、前記夫々の信号転送部または信号生成部の少なくとも一方に、上述したようにクロックドインバータ回路等の電源配線の必要な回路が用いられていると、電源配線分だけ前記信号転送部及び出力信号生成部の占有面積が大きくなってしまい、周辺回路の集積化が困難になる。
【００１１】
その結果、隣り合う画素間の距離、すなわち画素の繰り返しパターン配列距離（画素ピッチ）をより一層微細化しようとしても、前記各信号転送部及び各出力信号生成部等を含む駆動回路の配列ピッチが常に画素ピッチよりも大きくなり、実質的には画素ピッチは前記各信号転送部及び各出力信号生成部等の占有面積に依存することになり、画素ピッチの微細化を図ることができないという問題があった。
【００１２】
本発明は上述した問題点に鑑みなされたものであり、走査線駆動回路またはデータ線駆動回路を、シフトレジスタにより構成した場合でも、画素ピッチの微細化が可能な液晶パネルの駆動装置、液晶装置、及び液晶装置を備えた電子機器を提供することを課題とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するために本発明は、基板上の画素領域に、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた複数のスイッチング手段と、前記スイッチング手段に対応して設けられた画素電極とを備える電気光学装置の駆動回路であって、前記画像信号と走査信号を夫々前記データ線と走査線に供給するために制御信号を供給するシフトレジスタを有し、前記基板上に設けられたデータ線駆動手段と走査線駆動手段の少なくとも一方を備え、前記データ線駆動手段または走査線駆動手段の少なくとも一方の前記シフトレジスタは、転送信号の転送方向が双方向である双方向性シフトレジスタであり、前記双方向性シフトレジスタの各段は、当該各段の前段から入力される転送信号の転送方向を方向制御信号に基づいて所定の一方向に制限する転送方向制御部と、クロック信号に同期して前記前段から入力される転送信号に基づいて当該各段の転送信号を生成する転送信号生成部とを備え、前記双方向性シフトレジスタの各段の前記転送信号生成部は、前記転送方向制御部によって前記前段から入力される転送信号を取り込む第１トランスミッションゲートと、当該第１トランスミッションゲートによって取り込まれた転送信号が入力される第１インバータ及び当該第１インバータの出力が入力される第２インバータと、前記第２インバータから出力される前記各段の転送信号の前記第１インバータへの帰還を行う第２トランスミッションゲートとを備え、前記双方向性シフトレジスタの各段から前記画素領域までの距離がそれぞれ等しいことを特徴とする。
【００１４】
本発明に記載の電気光学装置の駆動回路によれば、データ線駆動手段または走査線駆動手段の少なくとも一方に双方向性シフトレジスタが備えられている場合には、外部から方向制御信号が双方向性シフトレジスタに入力されると、双方向性シフトレジスタの各段に設けられた転送方向制御部は、入力信号の転送方向を、順方向（例えば、左から右への方向）又は逆方向（例えば、右から左への方向）の何れかの一方向に制限する。この状態で、双方向性シフトレジスタに入力信号が供給され、更に所定周期のクロック信号が供給されると、双方向性シフトレジスタの初段において、転送信号生成部により前記クロック信号に同期して前記入力信号に基づく転送信号が生成され、当該転送信号は双方向性シフトレジスタの次段に出力される。次に、双方向性シフトレジスタの次段においては、前記クロック信号に同期して前記初段とは異なるタイミングで、前記初段から出力された転送信号に基づいて、次段における転送信号が生成される。以下、各段で生成された転送信号は次々に次段へ転送される。
【００１５】
そして、データ線駆動手段においては、以上のように転送される転送信号に基づいて、画像信号がデータ線或いは複数のデータ線群に対して順次供給され、走査線駆動手段においては、以上のように転送される転送信号に基づいて、走査信号が走査線に対して順次供給されることができる
また、本発明の電気光学装置の駆動回路は、前記転送方向制御部と転送信号生成部に、入力信号の論理値に拘わらず入力信号と等しい極性の出力信号を得る論理のゲート手段を含むものでもよい。
【００１６】
この電気光学装置の駆動回路によれば、双方向シフトレジスタの各段の占有面積を小さくすることができる。即ち、データ線駆動手段または走査線駆動手段の少なくとも何れか一方は、転送信号を双方向性シフトレジスタの初段から後段に向けて順次転送することにより、各配線の駆動を行う手段であり、双方向性シフトレジスタの各段の夫々にデータ線または走査線が接続されるのが基本的な構成となる。従って、双方向性シフトレジスタの各段の占有面積及び配列ピッチは、画素ピッチの設定に影響を与えることになる。しかしながら、データ線駆動手段または走査線駆動手段の少なくとも一方の双方向性シフトレジスタは、各段の前記転送方向制御部と転送信号生成部に、入力信号の論理値に拘わらず入力信号と等しい極性の出力信号を得る論理のゲート手段を含むので、転送方向制御部と転送信号生成部を基板上に形成する際には、当該ゲート手段に、入力信号線、出力信号線、上述したクロック信号線、及び方向制御信号線を接続すれば足り、これらの信号線以外に正電源供給線及び負電源供給線を接続する必要はない。従って、従来のように正電源供給線及び負電源供給線を必要とした場合に比べて、前記転送方向制御部と転送信号生成部の占有面積を減少することができ、双方向性シフトレジスタの各段の配列ピッチを減少させることができる。その結果、データ線または走査線の配列ピッチを小さくすることが可能となり、画素ピッチの微細化が実現できる。
【００２０】
この電気光学装置の駆動回路によれば、トランスミッションゲートは、ゲート端子に入力される信号の極性が正の時に導通状態になるＮチャネル型ＴＦＴと、ゲート端子に入力される信号の極性が負の時に導通状態になるＰチャネル型ＴＦＴとを備えている。そして、前記転送方向制御部には、Ｎチャネル側のゲート端子に方向制御信号が入力され、Ｐチャネル側のゲート端子にこの信号の反転信号が入力されるトランスミッションゲートと、Ｐチャネル側のゲート端子に方向制御信号が入力され、Ｎチャネル側のゲート端子にこの信号の反転信号が入力されるトランスミッションゲートとの双方が備えられる。従って、方向制御信号の極性に応じて何れか一方のトランスミッションゲートが導通状態となり、転送信号の転送方向が何れか一方の方向に制限されることになる。また、前記転送信号生成部においては、Ｎチャネル側のゲート端子にクロック信号が入力され、Ｐチャネル側のゲート端子にこの信号の反転信号が入力されるトランスミッションゲートと、Ｐチャネル側のゲート端子にクロック信号が入力され、Ｎチャネル側のゲート端子にこの信号の反転信号が入力されるトランスミッションゲートとが接続され、隣り合う転送信号生成部において、前記各トランスミッションゲートの配列順序が互いに逆になるように構成される。従って、前段の転送信号生成部においてクロック信号の立ち上がりでトランスミッションゲートが導通状態となって転送信号が取り込まれたとすると、次段の転送信号生成部においてはクロック信号の立ち下がりでトランスミッションゲートが導通状態となって転送信号が取り込まれるので、各段の転送信号生成部においては、クロック信号の半周期分ずれたタイミングで前段の転送信号が取り込まれることになり、次々に転送信号が転送されることになる。
【００２１】
このように、各段の転送信号生成部には、複数のトランスミッションゲートが備えられることになるが、各トランスミッションゲートは、入力信号の論理値に拘わらず、入力信号と等しい極性の出力信号を得る論理を有するので、前記各トランスミッションゲートの各ＴＦＴに対する信号線以外に正電源供給線及び負電源供給線を接続する必要がない。その結果、双方向性シフトレジスタの各段の占有面積を従来に比べて減少させることができ、画素ピッチの微細化を実現しつつ、適切な転送信号の転送により液晶パネルを良好に駆動可能な液晶パネルの駆動装置を提供することができる。
【００２２】
また、本発明は、基板上の画素領域に、画像信号が供給される複数のデータ線と、走査信号が供給される複数の走査線と、前記複数のデータ線及び前記複数の走査線の交差に対応して設けられた複数のスイッチング手段と、前記スイッチング手段に対応して設けられた画素電極とを備える電気光学装置の駆動回路であって、前記画像信号と走査信号を夫々前記データ線と走査線に供給するために制御信号を供給するシフトレジスタを有し、前記基板上に設けられたデータ線駆動手段と走査線駆動手段の少なくとも一方を備え、前記データ線駆動手段または走査線駆動手段の少なくとも一方の前記シフトレジスタは、転送信号の転送方向が双方向である双方向性シフトレジスタであり、前記双方向性シフトレジスタの各段は、当該各段の前段から入力される転送信号の転送方向を方向制御信号に基づいて所定の一方向に制限する転送方向制御部と、クロック信号に同期して前記前段から入力される転送信号に基づいて当該各段の転送信号を生成する転送信号生成部とを備え、前記双方向性シフトレジスタの各段の前記転送信号生成部は、前記転送方向制御部に接続され前記前段から入力される転送信号を取り込む、Ｎチャネル型とＰチャネル型とのうち一方の導電型の第１薄膜トランジスタと、当該第１薄膜トランジスタによって取り込まれた転送信号が入力される第１インバータ及び当該第１インバータの出力が入力される第２インバータと、当該第２インバータから出力された前記各段の転送信号の前記第１インバータへの帰還を行う、Ｎチャネル型とＰチャネル型とのうち一方の導電型の第２薄膜トランジスタとを備え、前記双方向性シフトレジスタの各段から前記画素領域までの距離がそれぞれ等しいことを特徴とする。
【００２３】
この電気光学装置の駆動回路によれば、前記転送方向制御部には、ゲート端子に方向制御信号が入力されるＰチャネル型ＴＦＴとＮチャネル型ＴＦＴのいずれか一方の導電型からなる片チャネル型ＴＦＴと、ゲート端子に該方向制御信号の反転信号が入力される片チャネル型ＴＦＴが備えられる。従って、方向制御信号の極性に応じて何れか一方の片チャネル型ＴＦＴが導通状態となり、転送信号の転送方向が何れか一方の方向に制限されることになる。また、前記転送信号生成部においては、ゲート端子にクロック信号が入力される片チャネル型ＴＦＴと、ゲート端子に該クロック信号の反転信号が入力される片チャネル型ＴＦＴとが接続され、隣り合う転送信号生成部において、前記各片チャネル型ＴＦＴの配列順序が互いに逆になるように構成される。従って、前段の転送信号生成部においてクロック信号の立ち上がりで片チャネル型ＴＦＴが導通状態となって転送信号が取り込まれたとすると、次段の転送信号生成部においてはクロック信号の立ち下がりで片チャネル型ＴＦＴが導通状態となって転送信号が取り込まれるので、各段の転送信号生成部においては、クロック信号の半周期分ずれたタイミングで前段の転送信号が取り込まれることになり、次々に転送信号が転送されることになる。
【００２４】
このように、各段の転送信号生成部には、複数の片チャネル型ＴＦＴが備えられることになるが、各片チャネル型ＴＦＴは、入力信号の論理値に拘わらず、入力信号と等しい極性の出力信号を得る論理を有するので、前記各片チャネル型ＴＦＴには信号線以外に正電源供給線及び負電源供給線を接続する必要がない。その結果、双方向性シフトレジスタの各段の占有面積を従来に比べて減少させることができ、画素ピッチの微細化を実現しつつ、適切な転送信号の転送により液晶パネルを良好に駆動可能な電気光学装置の駆動回路を提供することができる。
【００２５】
また、本発明の液晶パネルの駆動装置は、前記双方向性シフトレジスタの各段は前記複数の走査線とそれぞれ対応し、前記各段から画素領域までのパターン長さを等しくするとよい。
また、本発明の液晶パネルの駆動装置は、前記走査線駆動手段は前記走査線の両端に設けられ、各々の走査線駆動手段は双方向性シフトレジスタであるとよい。
また、本発明の電気光学装置は、上記電気光学装置の駆動回路を備えたことを特徴とする。
【００２６】
この電気光学装置によれば、前記電気光学装置の駆動装置が備えられており、当該駆動回路には方向制御信号に応じて転送方向が順方向又は逆方向の何れか一方に制限される双方向性シフトレジスタを有するデータ線駆動手段や走査線駆動手段が備えられているので、表示画面上の走査方向が、方向制御信号に応じて少なくとも上下、或いは左右に反転される。また、データ線駆動手段と走査線駆動手段の少なくとも一方の双方向性シフトレジスタは、前記転送方向制御部と転送信号生成部に、入力信号の論理値に拘わらず入力信号と等しい極性の出力信号を得る論理のゲート手段を含むので、電気光学装置における前記駆動回路の占有面積を減少させることができ、微細な画素を有する液晶パネルとの組み合わせにより、小型の電気光学装置を提供する。
【００２７】
また、本発明の電子機器は、上記電気光学装置を備えたことを特徴とする。
【００２８】
この電子機器によれば、電子機器は、上述した本願発明の電気光学装置を備えており、表示画面上の走査方向を少なくとも上下、或いは左右に簡単に反転できる電気光学装置により、各種の画像表示が行われる。また、電気光学装置の画素の微細化が可能なので、高精細な画像表示が行われる。更に、電気光学装置の小型化が可能なので、電子機器の小型化を実現することができる。
【００２９】
本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにする。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて説明する。
【００３１】
（液晶装置の構成）
液晶装置の実施の形態の構成について図１から図５に基づいて説明する。
【００３２】
先ず、電気光学装置の一例として液晶装置の全体構成について、図１から図３を参照して説明する。図１は、液晶装置の実施の形態におけるＴＦＴアレイ基板上に設けられた各種配線、周辺回路等の構成を示すブロック図であり、図２は、ＴＦＴアレイ基板をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図３は、対向基板を含めて示す図２のＨ−Ｈ’断面図である。
【００３３】
図１において、液晶装置２００は、例えば石英基板、ハードガラス等からなるＴＦＴアレイ基板１を備えている。ＴＦＴアレイ基板１上には、マトリクス状に設けられた複数の画素電極１１と、Ｘ方向に複数配列されており夫々がＹ方向に沿って伸びるデータ線３５と、Ｙ方向に複数配列されており夫々がＸ方向に沿って伸びる走査線３１と、各データ線３５と画素電極１１との間に夫々介在すると共に該間における導通状態及び非導通状態を、走査線３１を介して夫々供給される走査信号に応じて夫々制御するスイッチング素子の一例としての複数のＴＦＴ３０とが形成されている。また、図示を省略しているが、ＴＦＴアレイ基板１上には、蓄積容量のための配線である容量線を走査線３１に沿ってほぼ平行に形成しても良い。
【００３４】
ＴＦＴアレイ基板１上には更に、複数のデータ線３５に検査用の信号を供給する検査回路２０１と、画像信号をサンプリングして複数のデータ線３５に夫々供給するサンプリング回路３０１と、データ線駆動回路１０１と、走査線駆動回路１０４とが形成されている。
【００３５】
走査線駆動回路１０４は、外部制御回路から図１及び図２に示すように実装端子１０２を介して供給される、正電源ＶＤＤＹ及び負電源ＶＳＳＹ、基準クロック信号ＣＬＹ及びその反転信号ＣＬＹINV 、並びにスタート信号ＳＰＹ等に基づいて、所定タイミングで走査線３１（ゲート電極線）に走査信号をパルス的に線順次で印加する。
【００３６】
データ線駆動回路１０１は、外部制御回路から図１及び図２に示すように実装端子１０２を介して供給される、正電源ＶＤＤＸ及び負電源ＶＳＳＸ、基準クロック信号ＣＬＸ及びその反転信号ＣＬＸINV 、スタート信号ＳＰＸ、及び画像信号ＶＩＤ（例えば画像信号が６系統の場合は、ＶＩＤ１〜ＶＩＤ６）等に基づいて、走査線駆動回路１０４が走査信号を印加するタイミングに合わせて、例えば６系統の画像信号ＶＩＤ１〜ＶＩＤ６夫々について、データ線３５毎にサンプリング回路駆動信号をサンプリング回路３０１にサンプリング回路駆動信号線３０６を介して供給する。
【００３７】
サンプリング回路３０１は、ＴＦＴ３０２を各データ線３５毎に備えており、画像信号ＶＩＤ１〜ＶＩＤ６がＴＦＴ３０２のソース電極に入力されており、サンプリング回路駆動信号線３０６がＴＦＴ３０２のゲート電極に接続されている。従って、サンプリング回路駆動信号線３０６を介して、データ線駆動回路１０１からサンプリング回路駆動信号が入力されると、６つの画像信号ＶＩＤ１〜ＶＩＤ６の夫々がサンプリングされ、データ線３５毎に順次印加される。即ち、データ線駆動回路１０１とサンプリング回路３０１とは、例えば、液晶装置の外部で画像信号処理ＩＣ等によりシリアルな画像信号を６相に展開し、ＴＦＴアレイ１上の画像信号の入力信号線に供給する。これら、６つのパラレルな画像信号ＶＩＤ１〜ＶＩＤ６は、サンプリング回路３０１を介してデータ線３５に供給するように構成されている。このようなサンプリング回路３０１は、高周波数の画像信号を各データ線３５に所定のタイミングで安定的に走査信号と同期して供給するために、画像信号をサンプリングする回路である。サンプリング回路３０１のサンプリング能力に応じて、当該サンプリング回路３０１に入力する画像信号の相展開の数が定まる。即ち、データ線３５の数を固定して考えた場合には、このサンプリング能力が高い程、画像信号の相展開の数を減らすことが出来る。この結果、高解像度の表示を行うために前記画像信号処理回路等の画像信号の信号源にかかる負担が、サンプリング回路３０１により軽減される。
【００３８】
以上説明した実施の形態では、サンプリング回路３０１は６相展開された画像信号を順次サンプリングしているが、この画像信号の相展開数は６に限られない。例えば、当該サンプリング回路３０１におけるサンプリング能力が高ければ、５相展開以下で構成しても良いし、画像信号の周波数が高ければ、７相展開以上でも良い。この際、少なくとも画像信号の相展開数分だけ画像信号の入力信号線が必要なことは言うまでもない。また、ＰＡＬ信号やＮＴＳＣ信号といったＲＧＢがパラレルな信号を使用してビデオ表示を行う場合には、画像信号の相展開数を３の倍数で構成すると、最も効率が良い。
【００３９】
なお、本実施の形態のようにサンプリング回路３０１のＴＦＴ３０２に順次サンプリング回路駆動信号を供給するのではなく、例えば隣接する６つのＴＦＴ３０２に同時にサンプリング回路駆動信号を供給し、６相展開された画像信号の位相タイミングを夫々前記画像信号処理等により合わせることにより、同様の表示を得ることができる。このような構成を採れば、サンプリング回路駆動信号を供給するためのシフトレジスタ回路の段数を少なくすることができ、駆動周波数を大幅に低減できる。この結果、液晶装置の低消費電力化が可能となり、また周辺回路の回路寿命を大幅に延ばすことができるため、信頼性が向上する利点がある。
【００４０】
また、検査回路２０１は、製造途中や出荷時の液晶装置２００の品質、欠陥等を検査するための回路である。検査回路２０１により、例えばＴＦＴアレイ基板の工程終了時点で、検査を行えるため、不良品を次の対向基板２との組立工程に持ち込むことがなく、組立にかかる製造コストや表示検査工程の削減が実現できる。この検査回路２０１に加えて、或いは代えてデータ線３５に画像信号を書き込む前に所定の電位レベルのプリチャージ信号（画像補助信号）を書き込むためのプリチャージ回路を設けてもよい。
【００４１】
本実施の形態では、検査回路２０１及びサンプリング回路３０１は、図２及び図３に示すように、対向基板２に形成された遮光性の周辺見切り５３に対向する位置においてＴＦＴアレイ基板１上に設けられており、データ線駆動回路１０１及び走査線駆動回路１０４は、液晶層５０に面しないＴＦＴアレイ基板１の狭く細長い周辺領域上に設けられている。なお、遮光性の周辺見切り５３をＴＦＴアレイ基板１上に設けてもよい。この様な構成を採れば、ＴＦＴアレイ基板１と対向基板２の貼り合わせ精度が無視できるため、液晶パネルの光透過率がばらつかないという利点がある。
【００４２】
図２及び図３において、ＴＦＴアレイ基板１の上には、複数の画素電極１１により規定される画面表示領域（即ち、実際に液晶層５０の配向状態変化により画像が表示される液晶パネルの領域）の周囲において両基板を貼り合わせて液晶層５０を包囲するシール部材の一例としての光硬化性樹脂等からなるシール材５２が、画面表示領域に沿って設けられている。そして、対向基板２上における画面表示領域とシール材５２との間には、遮光性の周辺見切り５３が設けられている。
【００４３】
周辺見切り５３は、後に画面表示領域に対応して開口部が設けられた遮光性のケースにＴＦＴアレイ基板１が入れられた場合に、当該画面表示領域が製造誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち、例えばＴＦＴアレイ基板１のケースに対する数百μｍ程度のずれを許容するように、画面表示領域の周囲に少なくとも５００μｍ以上の幅を持つ帯状の遮光性材料から形成されたものである。このような遮光性の周辺見切り５３は、例えば、Ｃｒ（クロム）やＮｉ（ニッケル）などの金属材料を用いたスパッタリング、フォトリソグラフィ及びエッチング等により対向基板２に形成される。或いは、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料から形成される。
【００４４】
シール材５２の外側の領域には、画面表示領域の下辺に沿ってデータ線駆動回路１０１及び実装端子１０２が設けられており、画面表示領域の左右の２辺に沿って走査線駆動回路１０４が画面表示領域の両側に設けられている。走査線３１に供給される走査信号遅延が問題にならないのならば、走査線駆動回路１０４は片側だけでも良いことは言うまでもない。また、データ線駆動回路１０１を画面表示領域の辺に沿って両側に配列してもよい。例えば奇数列のデータ線は画面表示領域の一方の辺に沿って配設されたデータ線駆動回路から画像信号を供給し、偶数列のデータ線は前記画面表示領域の反対側の辺に沿って配設されたデータ線駆動回路から画像信号を供給するようにしてもよい。この様にデータ線３５を櫛歯状に駆動するようにすれば、データ線駆動回路の占有面積を拡張することができるため、複雑な回路を構成することが可能となる。更に画面表示領域の上辺には、両側に設けられた走査線駆動回路１０４間に信号を供給するための複数の配線１０５が設けられている。また、対向基板２のコーナー部の少なくとも１箇所で、ＴＦＴアレイ基板１と対向基板２との間で電気的導通をとるための導通材からなる銀点１０６が設けられている。そして、シール材５２とほぼ同じ輪郭を持つ対向基板２が当該シール材５２によりＴＦＴアレイ基板１に固着されている。
【００４５】
（駆動回路の第１の実施の形態）
次に、駆動回路の第１の実施の形態について図４から図１５を参照して説明する。なお、図４は、第１の実施の形態における走査線駆動回路を示した図である。図５（ａ）は本実施形態の走査線駆動回路における波形制御回路及びバッファー回路の概略構成を記すブロック図、図５（ｂ）は本実施形態の走査線駆動回路における各種信号のタイミングチャートである。図６（ａ）は本実施形態の走査線駆動回路における波形制御回路及びバッファー回路の他の例の概略構成を記すブロック図、図６（ｂ）は図６（ａ）の走査線駆動回路における各種信号のタイミングチャートである。
【００４６】
先ず、走査線駆動回路について説明する。
【００４７】
図４において、走査線駆動回路１０４は、双方向性シフトレジスタ１１１と、双方向性シフトレジスタ１１１の各段の出力に対応して夫々設けられた複数の波形制御回路１１２ａ及びバッファー回路１１２ｂとを備えて構成されている。
【００４８】
本実施の形態では、走査線駆動手段の一例としての走査線駆動回路１０４は、図１に示すＵ→Ｄ方向、又はＤ→Ｕ方向に対応する転送方向で、双方向性シフトレジスタ１１１の各段から転送信号を順次出力させ、波形制御回路１１２ａ及びバッファー回路１１２ｂにより各転送信号のオン状態の期間が重複しないように波形を選択して走査信号を生成し、各走査線３１に走査信号を順次供給するように構成されている。双方向性シフトレジスタ１１１には、上述したように転送信号の転送をスタートさせるためのスタート信号ＳＰＹ（以下、単にＳＰとする）が入力されるように構成されており、Ｕ→Ｄ方向へ向かう転送信号の転送をスタートさせるためのスタート信号ＳＰ（Ｄ）が入力されるか、或いは、Ｄ→Ｕ方向へ向かう転送信号の転送をスタートさせるためのスタート信号ＳＰ（Ｕ）が入力される。そして、走査線駆動回路１０４は、図５（ｂ）のタイミングチャートに示すタイミングで、このスタート信号ＳＰ（Ｄ）、ＳＰ（Ｕ）、クロック信号ＣＬ及びその反転信号ＣＬINVが入力されると、クロック信号ＣＬの半周期だけ順次遅れ、クロック信号ＣＬのパルス幅よりも幅の狭いパルスから夫々なる走査信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎを、走査線３１に供給するように構成されている。
【００４９】
次に、双方向性シフトレジスタ１１１について詳述する。
【００５０】
図４に示すように、双方向性シフトレジスタ１１１の各段は、方向制御信号の一例としての２値の転送方向制御信号Ｄ及びその反転信号ＤINVに応じて転送方向が固定される転送方向制御部と、所定周期のクロック信号の一例としての基準クロック信号ＣＬ及びその反転信号ＣＬINVに基づいて転送信号を生成する転送信号生成部とから構成されている。また、転送信号生成部は、基準クロック信号ＣＬ及びその反転信号ＣＬINVの２値レベルが変化する毎に、入力信号の取り込みを行う信号取込部と、取り込んだ信号の帰還を行って、各段における転送信号を生成すると共に、次段に転送する帰還部とを含んで構成されている。
【００５１】
まず転送方向制御部は、ゲート手段の一例を構成するトランスミッションゲート１１４、１１５、１１６及び１１７を夫々含んで構成されている。
【００５２】
トランスミッションゲート１１４及び１１６は、信号Ｄがハイレベルの時に転送可能となり転送方向を順方向の一例としてのＵ→Ｄ方向に制限するように構成及び接続されている。
【００５３】
トランスミッションゲート１１５及び１１７は、信号ＤINVがハイレベルの時に転送可能となり転送方向を逆方向の一例としてのＤ→Ｕ方向に制限するように構成及び接続されている。
【００５４】
そして、双方向性シフトレジスタ１１１の各段には、制限する転送方向が互いに異なるトランスミッションゲート１１４及び１１５またはトランスミッションゲート１１６及び１１７が交互に設けられている。
【００５５】
次に、転送信号生成部は、信号取込部がトランスミッションゲート１１８及び１２０を、また、帰還部がトランスミッションゲート１１９及び１２１を含んで構成される。
【００５６】
双方向性シフトレジスタ１１１の奇数段に設けられた信号取込部のトランスミッションゲート１１８は、前記転送方向制御部により転送方向がＵ→Ｄ方向に制限された場合には、トランスミッションゲート１１４を介して転送される前段の転送信号を、また、転送方向がＤ→Ｕ方向に制限された場合には、トランスミッションゲート１１７を介して転送される前段の転送信号を、信号ＣＬがハイレベルの時に自段の転送信号として取り込むように構成及び接続されている。
【００５７】
また、トランスミッションゲート１１８と接続される帰還部のトランスミッションゲート１１９は、トランスミッションゲート１１８を介して取り込まれた転送信号に、クロック信号ＣＬの反転信号ＣＬINVがハイレベルの期間に帰還をかけるように構成及び接続されている。
【００５８】
従って、スタート信号ＳＰ（Ｄ）、ＳＰ（Ｕ）として、図５（ｂ）に示すようなハイレベルに立ち上がるパルス信号が双方向性シフトレジスタ１１１の初段に供給された場合には、クロック信号ＣＬの一周期Ｔの期間ハイレベルを維持する転送信号Ｑ１あるいはＱｎを生成する。
【００５９】
一方、双方向性シフトレジスタ１１１の偶数段の転送信号生成部における信号取り込み部のトランスミッションゲート１２０は、前記転送方向制御部により転送方向がＵ→Ｄ方向に制限された場合には、トランスミッションゲート１１６を介して転送される前段の転送信号を、また、転送方向がＤ→Ｕ方向に制限された場合には、トランスミッションゲート１１５を介して転送される前段の転送信号を、クロック信号ＣＬの反転信号ＣＬINVがハイレベルの時に自段の転送信号として取り込むように構成及び接続されている。
【００６０】
また、トランスミッションゲート１２０と接続される帰還部のトランスミッションゲート１２１は、トランスミッションゲート１２０を介して取り込まれた転送信号に、クロック信号ＣＬがハイレベルの期間に帰還をかけるように構成及び接続されている。
【００６１】
従って、図５（ｂ）に示すように、初段において生成された転送信号Ｑ１は、二段目においてはクロック信号ＣＬの半周期分遅れた信号Ｑ２となり、以下後段に向かって順次クロック信号ＣＬの半周期分ずつ遅れて転送信号が転送されることになる。このような転送動作は、転送方向に拘わらず行われ、転送方向がＤ→Ｕ方向に固定された場合には、転送信号のＱｎからＱ１までについて、クロック信号ＣＬの半周期分ずつ遅れた転送が行われることになる。
【００６２】
次に、波形制御回路１１２ａ及びバッファー回路１１２ｂについて図５を用いて説明する。
【００６３】
波形制御回路１１２ａは、図５（ａ）に示すように、双方向性シフトレジスタ１１１の隣り合う各段における出力の論理積の否定を行うＮＡＮＤ回路から構成され、バッファー回路１１２ｂはＮＡＮＤ回路による出力結果を反転させるインバータ回路から構成されている。
【００６４】
以上のような波形制御回路１１２ａ及びバッファー回路１１２ｂによれば、図５（ｂ）に示すように、双方向性シフトレジスタ１１１の隣り合う各段における出力が共にハイレベルとなる期間にのみハイレベルとなる走査信号Ｓ１〜Ｓｎが走査線３１に供給されることになる。このように、走査線３１に供給される走査信号は、ハイレベルとなる期間、いわゆる選択期間が各走査線間で重複しないように構成されている。また、スタート信号ＳＰの極性を反転して双方向性シフトレジスタに入力し、双方向性シフトレジスタ１１１の隣り合う各段から出力された信号がローレベルの時に動作するＮＯＲ回路で構成しても良い。ＮＯＲ回路で構成した場合は、インバータ回路が少なくとも２個以上必要になる。
【００６５】
なお、波形制御回路１１２ａ及びバッファー回路１１２ｂは、図６（ａ）に示すように構成しても良い。図６（ａ）の例では、第１イネーブル信号ＥＮＢ１と第２イネーブル信号ＥＮＢ２を波形制御回路１１２ａ及びバッファー回路１１２ｂに供給し、双方向性シフトレジスタ１１１の奇数段から出力される転送信号のパルス幅を、第１イネーブル信号ＥＮＢ１のパルス幅に制限すると共に、双方向性シフトレジスタ１１１の偶数段から出力される転送信号のパルス幅を、第２イネーブル信号ＥＮＢ２のパルス幅に制限するように構成されている。このように外部からのイネーブル信号で波形を制御することで走査信号の重なりを防止し、ゴースト等の表示品位の劣化を防ぐことができる。
【００６６】
次に、データ線駆動回路１０１について説明する。データ線駆動回路１０１は、走査線駆動回路１０４と同様な構成の双方向性シフトレジスタ及び波形制御回路並びにバッファー回路を含んで構成されるが、サンプリング回路３０１の隣接する複数のＴＦＴ３０２に対して一度にサンプリング回路駆動信号を出力することが可能なため、双方向性シフトレジスタの段数、及び当該段数に対応する波形制御回路及びバッファー回路を構成するＮＡＮＤ回路及びインバータ回路の個数が、走査線駆動回路１０４の双方向性シフトレジスタに比べて少なくすることができる。但し、本発明はこのような構成に限られるものではなく、図1に示すように走査線駆動回路１０４と同様に、双方向性シフトレジスタの各段をサンプリング回路３０１のＴＦＴ３０２の夫々に対応するように設けて構成しても良く、この場合に本発明は特に有効となる。
【００６７】
以上のように、データ線駆動回路１０１においては、双方向性シフトレジスタの段数をデータ線の本数よりも少なく構成することが可能であるが、走査線駆動回路１０４においては、シフトレジスタの系列数を増やしたり、波形制御のための特殊な回路を設けない限りは、走査線の本数と等しく構成する必要がある。その結果、走査線の配列ピッチ及びデータ線の配列ピッチによって規定される画素ピッチは、双方向性シフトレジスタの各段の回路の占有面積、特に走査線駆動回路１０４における双方向性シフトレジスタ１１１の各段の回路の占有面積の大きさに依存することになる。
【００６８】
従って、従来から、双方向性シフトレジスタ１１１の各段の回路の配置について、様々な工夫がなされてきた。例えば、図７に示す比較例１のように、走査線３１に平行な方向に走査線駆動回路１０４の双方向性シフトレジスタの奇数段と偶数段を並設させると共に、データ線３５に平行な方向にデータ線駆動回路１０１の双方向性シフトレジスタの奇数段と偶数段を並設させる方式が提案された。なお、この例では、データ線駆動回路１０１の双方向性シフトレジスタの段数がデータ線３５の本数と等しくなるように構成している。
【００６９】
また、図７において例えばデータ線駆動回路１０１を構成するデータ線シフトレジスタ１は波形制御回路及びバッファー回路等を含む１段のラッチ回路を示しており、サンプリング回路Ｓ／Ｈ１を介してデータ線Ｘ１に接続される。次にデータ線シフトレジスタ２は波形制御回路及びバッファー回路等を含む１段のラッチ回路を示しており、サンプリング回路Ｓ／Ｈ２を介してデータ線Ｘ２に接続される。これらのデータ線シフトレジスタを図７に示すように奇数段のデータ線シフトレジスタと偶数段のデータ線シフトレジスタをブロックで構成している。あるいは、奇数段のデータ線シフトレジスタと偶数段のシフトレジスタを各々独立の系列にすることにより、多系列のシフトレジスタを構成することもできる。走査線駆動回路を構成する走査線シフトレジスタ１は波形制御回路及びバッファー回路等を含む１段のラッチ回路を示しており、走査線Ｙ１に接続され走査信号を供給する。次に走査線シフトレジスタ２は制御回路及びバッファー回路を含む１段のラッチ回路を示しており、走査線Ｙ２に接続され走査信号を供給する。
【００７０】
この方式によれば、走査線３１の間隔で規定される画素ピッチＬＶに対して、双方向性シフトレジスタの各段の占有領域における走査線３１に垂直な方向の幅を２ＬＶまでとることができ、また同様に、データ線３５の間隔で規定される画素ピッチＬＨに対して、双方向性シフトレジスタの各段の占有領域におけるデータ線３５に垂直な方向の幅を２ＬＨまでとることができる。従って、双方向性シフトレジスタの各段の占有領域の幅を減少させることが困難な場合でも、画素ピッチＬＶ、ＬＨの微細化が比較的容易となる。しかしながら、この方式では、走査線駆動回路１０４の双方向性シフトレジスタの走査線３１に平行な方向の幅ＷＶ、及びデータ線駆動回路１０１の双方向性シフトレジスタのデータ線３５に平行な方向の幅ＷＨが奇数段と偶数段の合計でそれぞれ２ＷＶ、２ＷＨとなり、走査線駆動回路１０４及びデータ線駆動回路１０１の占有面積が大きくなり、液晶パネルの小型化が困難になるという問題があった。また、双方向性シフトレジスタの奇数段は、偶数段に比べて画素領域までの引き回し配線の長さが長くなり、配線抵抗や容量付加により、走査信号の遅延の問題を生じ、隣接する走査線またはデータ線に対応する画素間で表示ムラが発生する場合があった。
【００７１】
次に、図８に示す比較例２においては、本実施形態と同様に、データ線駆動回路１０１の双方向性シフトレジスタの各段により、サンプリング回路３０１の複数のＴＦＴを駆動するように構成した。例えば、図８に示すように、双方向性シフトレジスタの各段で６個のサンプリング回路Ｓ／Ｈを同時に駆動するように構成した場合には、各段の占有領域のデータ線３５に垂直な方向の幅を６ＬＨまでとることができる。
【００７２】
このように画像信号の相展開数等を工夫することによってＬＨの領域を自由に広げることが可能なためデータ線駆動回路は比較的自由に占有面積が確保できる。
【００７３】
一方、走査線駆動回路１０４は、走査線３１の図８における左側の端部には双方向性シフトレジスタの奇数段のみを、また、図８における右側の端部には偶数段のみを設け、奇数段と偶数段とで交互に走査線３１に接続するように構成した。このように、櫛歯状に双方向性シフトレジスタの各段を配置することにより、走査線３１に平行な方向の各段の占有領域の幅ＷＶを大きくすることなく、走査線３１に垂直な方向の各段の占有領域の幅を２ＬＶまでとることができる。
【００７４】
しかし、この方式によれば、走査線３１の片側のみに双方向性シフトレジスタの各段が接続されているため、双方向性シフトレジスタの各段が接続されていない側の走査線３１の端部において、ゲート遅延が発生するという問題があった。
【００７５】
そこで、本実施形態では、図９に示すように、双方向性シフトレジスタの各段と走査線３１とをそれぞれ対応させ、各段から画素領域までのパターンの長さを等しくした。このような構成をとれば、走査線間のゲート遅延の差が無くなり表示ムラを抑制することができる。また、図９には図示を省略してあるが、走査線３１の両端に双方向性シフトレジスタを設け、走査線３１の端部におけるゲート遅延を無くすように構成すれば、更に表示ムラの低減に効果がある。なお、図９においては、データ線駆動回路１０１の双方向性シフトレジスタは、各段によりサンプリング回路３０１の各ＴＦＴを駆動する構成とした。このように構成すれば、走査線駆動回路１０４と同様に、双方向性シフトレジスタをブロック状や、多系列で構成する必要が無いため、表示ムラ等の画質品位の劣化が生じにくい。
【００７６】
しかしながら、このように構成した場合には、双方向性シフトレジスタの各段の占有領域の幅が画素の幅ＬＨ及びＬＶと等しくなり、各段の占有面積を減少させることができない場合には、画素ピッチを微細化することが困難になるという問題があった。特に、従来においては、図１３に示すように、転送信号生成部をクロックドインバータ１３０,１３１,１３３，１３４により構成していたため、双方向性シフトレジスタ１１１’の各段の占有面積を減少させることが困難であった。
【００７７】
つまり、図１４（ａ）に示す記号で表されるクロックドインバータ１３０,１３３は、図１４（ｂ）に示す回路構成となっており、クロック信号ＣＬ及び反転信号ＣＬINVだけでなく、正電源ＶＤＤ及び負電源ＶＳＳの供給が必要となる。つまり、図１４（ｂ）に示すように、クロックドインバータ１３０,１３３は、クロック信号ＣＬがゲートに入力されるＮチャネル型ＴＦＴと、信号ＣＬINVが入力されるＰチャネル型ＴＦＴと、ゲートに転送信号が夫々入力されるように並列に接続されたＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴと、電源ＶＳＳ（低電位電源）及びＶＤＤ（高電位電源）とが、図に示す如くに接続されている。また、クロックドインバータ１３１,１３４についても、 信号ＣＬINVがＮチャネル型ＴＦＴのゲートに入力され、クロック信号ＣＬがＰチャネル型ＴＦＴのゲートに入力される他はクロックドインバータ１３０,１３３と同様の構成であり、電源ＶＳＳ及びＶＤＤを必要とする。
【００７８】
このように各クロックドインバータは、電源ＶＳＳ及びＶＤＤを必要とするため、図１３に示した双方向性シフトレジスタ１１１’の全体に電源配線を引き回す必要がある。
【００７９】
従って、図１３にＡ−１及びＡ−２で示す領域のパターン図である図１５に示すように、双方向性シフトレジスタの隣接する各段の間隔（配列ピッチ）Ｈが、正電源ＶＤＤ及び負電源ＶＳＳの電源配線の引き回しの分だけ広くなるという問題があった。
【００８０】
しかしながら、本実施形態においては、転送方向制御部だけでなく、転送信号生成部に、入力信号の論理値に拘わらず入力信号と等しい極性の出力信号を得る論理のゲート手段の一例として、図１０（ａ）に示す記号で表され、図１０（ｂ）の回路構成を有するトランスミッションゲートを用いたので、図１１に示すように、双方向性シフトレジスタの隣接する各段の間隔（配列ピッチ）Ｈを従来に比べて狭くすることができる。なお、図１１、図１２及び図１５は同じ設計ルールを用いてレイアウトしたパターン例で、同じ拡大率で拡大した図である。
【００８１】
つまり、トランスミッションゲートは、ゲート電極に印加される方向制御信号またはクロック信号と、転送信号の入力側電極または出力側電極に印加される転送信号との電位差に応じてＮチャネル型ＴＦＴとＰチャネル型ＴＦＴが同時に導通状態になるため、正電源ＶＤＤ及び負電源ＶＳＳの供給を必要としない。従って、図１１に示すように、これらの電源パターンを引き回す必要がなくなり、双方向性シフトレジスタの隣接する各段の間隔（配列ピッチ）Ｈを狭くすることができるので、液晶パネルの小型化に有利である。
【００８２】
なお、図１０（ａ）,（ｂ）には、Ｎチャネル型ＴＦＴにクロック信号ＣＬが、また、Ｐチャネル型ＴＦＴにクロック信号ＣＬの反転信号ＣＬINVが入力され、クロック信号ＣＬがハイレベルの時にＮチャネル型ＴＦＴとＰチャネル型ＴＦＴが共に導通するトランスミッションゲート１１８，１２１のみを示したが、図４に示すトランスミッションゲート１１９，１２０についても、クロック信号ＣＬの反転信号であるＣＬINVがＮチャネル型ＴＦＴに、クロック信号ＣＬがＰチャネル型ＴＦＴに入力される他はトランスミッションゲート１１８，１２１と同様の構成である。更に、方向制御信号Ｄ及び反転信号ＤINVが入力されるトランスミッションゲート１１４〜１１７についても上述したトランスミッションゲートと同様の構成である。
【００８３】
具体的には、クロックドインバータ回路を用いた従来の駆動装置においては、画素ピッチ（図９に示すＬＶ及びＬＨ）が３０μｍ以下では、設計ルールを例えば配線及び配線間隔を各々２μｍ程度で設計したとすると、パターン配置が困難になり、双方向性シフトレジスタの長さ（図９に示すＷＶ及びＷＨ）を長くする必要があったが、本実施形態の駆動装置によれば、同じ設計ルールで画素ピッチを２０μｍ以下にすることも可能であり、かつ、双方向性シフトレジスタの長さＷＶ、ＷＨは従来のままに保つことができる。従って、周辺回路が同一基板上に内蔵された画素の微細化が可能になると共に、液晶パネル基板の小型化を実現することができる。
【００８４】
なお、波形制御回路１０２ａ及びバッファー回路１０２ｂは、電源配線を必要とするが、クロック信号あるいは転送方向制御信号のような制御信号の入力ラインは不要なので、図１２のパターン構成例に示すように、前記トランスミッションゲートによって規定される双方向性シフトレジスタの隣接する各段の間隔（配列ピッチ）Ｈ以内に形成することが可能である。
【００８５】
（駆動回路の第２の実施形態）
次に、本発明の駆動回路の第２の実施形態を図１６乃至図１８に基づいて説明する。なお、駆動回路の第１の実施形態との共通箇所には同一符号を付して説明を省略する。
【００８６】
本実施形態は、第１の実施形態で説明した双方向性シフトレジスタ１１１の代わりに、転送方向制御部及び転送信号生成部が図１６に示すようにＰチャネル型ＴＦＴとＮチャネル型ＴＦＴの導電型である、片チャネル型ＴＦＴ１５０〜１５７で構成された双方向性シフトレジスタ１４０を用いた例である。
【００８７】
双方向性シフトレジスタ１４０においては、トランスミッションゲートの代わりに、入力信号の論理値に拘わらず入力信号と等しい極性の出力信号を得る論理のゲート手段の一例として、片チャネル型ＴＦＴが用いられており、図１６にはＮチャネル型ＴＦＴ１５０〜１５７を用いた例を示す。Ｐチャネル型ＴＦＴのみ、或いは転送方向制御部をＰチャネル型ＴＦＴ、転送信号生成部をＮチャネル型ＴＦＴといった具合に形成しても何ら問題はない。
【００８８】
このように構成した場合でも、図１７に示すように正電源及び負電源の電源配線が不要であり、双方向性シフトレジスタの隣接する各段の間隔（配列ピッチ）Ｈをクロックドインバータ回路を用いた場合よりも小さくすることができる。具体的には、上述の設計ルールで１５μｍ以下にすることが可能である。また、このような構成により、図１７に示すように、ＴＦＴの素子数を削減することができ、周辺回路の配列ピッチだけでなく、双方向性シフトレジスタの図１７に示すＸ方向の長さを短くすることができるので、双方向性シフトレジスタの占有面積を減少させることができる。その結果、液晶パネル基板自体をより一層小型化することができる。
【００８９】
また、Ｎチャネル型ＴＦＴ１５０〜１５７を用いた場合には、図１８に示すようにＴＦＴ素子の配置を変えることにより、双方向性シフトレジスタの隣接する各段の間隔（配列ピッチ）Ｈを変えずに、前記Ｘ方向の長さをより一層短くすることが可能であり、超小型の液晶パネルにも対応できる利点がある。
【００９０】
また、本実施形態は、片チャネル型ＴＦＴであれば、Ｎチャネル型またはＰチャネル型の何れのＴＦＴでも用いることができる。なお、図１７及び図１８で示したパターン図は図１１、図１２及び図１５と同じ設計ルールを用いてレイアウトしたパターン例で、同じ拡大率で拡大した図である。
【００９１】
（液晶パネルの構成）
次に、液晶装置２００が含むＴＦＴアレイ基板１上の画面表示領域を構成する画素部分及び周辺回路の具体的構成について図１９及び図２０を参照して説明する。ここに、図１９（ａ）はＴＦＴアレイ基板上に形成される各種電極等のパターンの平面図であり、図１９（ｂ）は図１９（ａ）に示すＡ−Ａ’に沿った断面図で、画素スイッチング用ＴＦＴを示している。また、図２０（ａ）はＰチャネル型ＴＦＴ或いはＮチャネル型ＴＦＴといった片チャネル型ＴＦＴのパターンの平面図であり、図２０（ｂ）は図２０（ａ）に示すＢ−Ｂ’に沿った断面図である。なお、図１９（ａ）及び図２０（ａ）においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
【００９２】
ここで、図１９（ａ）の平面図に示すように、画素電極１１は、ＴＦＴアレイ基板１上にマトリクス状に配列され、各画素電極１１に隣接してＴＦＴ３０が設けられており、また画素電極１１の縦横の境界に夫々沿ってデータ線３５（ソース電極）及び走査線３１（ゲート電極）が設けられている。また、本実施例では画素電極１１を制御する画素スイッチング用のＴＦＴ３0は、各画素電極１１に対して１個しか設けられていないが、ＴＦＴ３0のソース・ドレイン間、すなわちコンタクトホール３７からコンタクトホール３８の間でゲート電極（走査線）３１を２個直列に配設し、デュアルゲート構造としても良いし、３個以上直列に配設しても良い。このように、ＴＦＴ３０にゲートを多段設けることにより、抵抗成分が大きくなり、ＴＦＴ３０がオフ時のリーク電流を低減できる利点がある。なお、図１９（ｂ）は、説明の都合上、画素電極１１のマトリクス状配列等を簡略化して示すためのものであり、実際の各電極は層間絶縁層の間や上をコンタクトホール等を介して配線されており、図１９（ｂ）から分かるように３次元的により複雑な構成を有している。
【００９３】
図１９（ｂ）の断面図において、液晶パネル１０は、各画素に設けられるＴＦＴ３０部分において、ＴＦＴアレイ基板１並びにその上に積層された第１層間絶縁層４１、半導体層３２、ゲート絶縁層３３、走査線３１（ゲート電極）、第２層間絶縁層４２、データ線３５（ソース電極）、画素電極１１を備えている。
【００９４】
ＴＦＴ３０の下地となるＴＦＴアレイ基板１は、ガラスや石英等により形成される絶縁基板であり、このＴＦＴアレイ基板１上に、走査線３１からの電界によりチャネルが形成される半導体層３２が設けられる。
【００９５】
半導体層３２は、例えば、下地としてのＴＦＴアレイ基板１上にａ−Ｓｉ（アモルファスシリコン）膜を形成後、アニール処理を施して約５００〜２０００Åの厚さに固相成長させることにより形成する。その後、ゲート絶縁膜３３を熱酸化等で形成し、ゲート絶縁膜３３の上にゲート電極３１を形成する。そしてＮチャネル型ＴＦＴ３０を形成する場合には、半導体層３２のソース・ドレイン領域となる部分に選択的にＳｂ（アンチモン）、Ａｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを用いたイオン注入等によりドープを行って、ソース領域及びドレイン領域を形成する。また、Ｐチャネル型ＴＦＴ３０を形成する場合には、半導体層３２のソース・ドレイン領域となる部分に選択的にＡｌ（アルミニウム）、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）などのIII族元素のドーパントを用いたイオン注入等によりドープを行ってソース領域及びドレイン領域を形成する。そして、これらのドープは、ゲート電極３１をマスクとして行われるため、ドープが行われなかった領域がチャネル領域３２ａとして形成される。特にＴＦＴ３０をＬＤＤ（Ｌｉｇｈｔｌｙ  Ｄｏｐｅｄ  Ｄｒａｉｎ）構造を持つＮチャネル型ＴＦＴとする場合、ソース領域及びドレイン領域のうちチャネル領域３２ａ側に夫々隣接する一部にＰなどのＶ族元素のドーパントにより低濃度ソース領域３２ｂ及び低濃度ドレイン領域３２ｃを形成し、同じくＰなどのＶ族元素のドーパントにより高濃度ソース領域３２ｄ及び高濃度ドレイン領域３２ｅを形成する。また、Ｐチャネル型ＴＦＴ３０とする場合、ソース・ドレイン領域のうちチャネル領域３２ａの側に夫々隣接する一部に、 ＢなどのIII族元素のドーパントを用いて低濃度ソース領域３２ｂ及び高濃度ソース領域３２ｄと、低濃度ドレイン領域３２ｃ及び高濃度ドレイン領域３２ｅを形成する。 なお、Ｎチャネル型ＴＦＴは、動作速度が速いという利点があり、画素スイッチング用のＴＦＴ３０として用いられることが多い。
【００９６】
また、このようにＬＤＤ構造とした場合、ショートチャネル効果を低減できる利点が得られる。なお、ＴＦＴ３０は、低濃度ソース・ドレイン領域３２ｂ、３２ｃに不純物のイオンを打ち込まないオフセット構造のＴＦＴとしてもよいし、ゲート電極３１をマスクとして高濃度な不純物イオンを打ち込み自己整合的に高濃度ソース・ドレイン領域３２ａ、３２ｅを形成するセルフアライン型のＴＦＴとしてもよい。
【００９７】
ゲート絶縁層３３は、半導体層３２を約９００〜１３００℃の温度により熱酸化することにより、３００〜１５００Å程度の比較的薄い厚さの熱酸化膜を形成して得る。
【００９８】
また、第１層間絶縁層４１及び第２層間絶縁層４２は夫々、５０００〜１５０００Å程度の厚みを持つＮＳＧ、ＰＳＧ、ＢＳＧ、ＢＰＳＧなどのシリケートガラス膜、窒化シリコン膜や酸化シリコン膜等からなる。なお、第２層間絶縁層４２の上に更に平坦化膜をスピンコート等で塗布してもよく、又はＣＭＰ処理を施してもよい。このように、画素電極１１を形成する表面を平坦化することで、ラビング時の配向不良により生じる液晶のディスクリネーションの発生領域を極力低減することができる。
【００９９】
第１層間絶縁層４１には、高濃度ソース領域３２ｄへ通じるコンタクトホール３７が形成され、第１層間絶縁層４１及び第２層間絶縁層４２には、高濃度ドレイン領域３２ｅへ通じるコンタクトホール３８が夫々形成されている。この高濃度ソース領域３２ｄへのコンタクトホール３７を介して、データ線３５（ソース電極）は高濃度ソース領域３２ｄに電気的接続される。また、高濃度ドレイン領域３２ｅへのコンタクトホール３８を介して、画素電極１１が高濃度ドレイン領域３２ｅに電気的接続される。各コンタクトホールは、例えば、反応性エッチング、反応性イオンビームエッチング等のドライエッチングにより形成すれば、寸法精度よく開孔できる。
【０１００】
なお、一般にはチャネルが形成される半導体層３２を形成するポリシリコン膜等は、光が入射するとポリシリコン膜が有する光電変換効果により光電流が発生してしまいＴＦＴ３０のトランジスタ特性が劣化するが、本実施の形態では、図３に示すように対向基板２に各ＴＦＴ３０に夫々対向する位置にＣｒ膜から成るブラックマトリクス等の遮光層２３が形成されているので、入射光が半導体層３２に直接入射することが防止される。更にこれに加えて又は代えて、ゲート電極を上側から覆うようにデータ線３５（ソース電極）をＡｌ等の不透明な金属薄膜から形成すれば、遮光層２３と共に又は単独で、半導体層３２への入射光（即ち、図１９（ｂ）で上側からの光）の照射を効果的に防ぐことが出来る。
【０１０１】
走査線３１（ゲート電極）は、減圧ＣＶＤ法等によりポリシリコン膜を堆積した後、フォトリソグラフィ工程やエッチング工程等により形成される。或いは、Ｗ（タングステン）やＭｏ（モリブデン）等の高融点金属膜又はその金属シリサイド膜等の合金膜から形成されてもよい。
【０１０２】
データ線３５（ソース電極）は、スパッタリング処理等により、約１０００〜５０００Åの厚さに堆積されたＡｌ等の低抵抗金属や金属シリサイド等の合金膜から形成する。
【０１０３】
画素電極１１は例えば、ＩＴＯ膜（Ｉｎｄｉｕｍ  Ｔｉｎ  Ｏｘｉｄｅ膜）などの透明導電性薄膜からなり、上述した第２層間絶縁層４２の上面に設けられている。この画素電極１１は、スパッタリング処理等によりＩＴＯ膜等を約５００〜２０００Åの厚さに堆積した後、フォトリソグラフィ工程、エッチング工程を施すこと等により形成される。なお、当該液晶パネル１０を反射型の液晶装置に用いる場合には、Ａｌ等の反射率の高い不透明な材料から画素電極１１を形成してもよい。
【０１０４】
一方、上述したデータ線駆動回路１０１、走査線駆動回路１０４等の周辺回路を制御するＰチャネル型ＴＦＴ及びＮチャネル型ＴＦＴは、基本的に図２０（ａ）に示すような平面構造をし、そのＢ−Ｂ’に沿った断面図は図２０（ｂ）に示す構造をしている。このように、ＴＦＴ６０と、図１９（ａ）に示した画素スイッチング用のＴＦＴ３０との違いは、 ＴＦＴ３０のドレイン電極としての画素電極１１にはＩＴＯを用い、ＴＦＴ６０のドレイン電極にはアルミニウムを用いる点のみであり、画素領域におけるＴＦＴ３０の形成時とほぼ同一な薄膜形成工程で形成できる。
【０１０５】
具体的には、まず、ＴＦＴアレイ基板１上に半導体層６２が形成され、 半導体層６２には、チャネル領域６２ａ、低濃度ソース領域６２ｂ、高濃度ソース領域６２ｄ、低濃度ドレイン領域６２ｃ、及び高濃度ドレイン領域６２ｅが形成される。また、半導体層６２上にはゲート絶縁層６３が形成され、当該ゲート絶縁層６３上にはゲート電極６１が形成される。そして、第１層間絶縁層４１に形成されたコンタクトホール６６を介してソース電極６４及びドレイン電極６５が、夫々高濃度ソース領域６２ｄ及び高濃度ドレイン領域６２ｅに電気的に接続される。更に、ソース電極６４及びドレイン電極６５を覆うように、第２層間絶縁層４２が形成される。
【０１０６】
そして、半導体層６２は上述した画素領域のＴＦＴ３０の半導体層３２に、チャネル領域６２ａはＴＦＴ３０のチャネル領域３２ａに、低濃度ソース領域６２ｂはＴＦＴ３０の低濃度ソース領域３２ｂ に、高濃度ソース領域６２ｄはＴＦＴ３０の高濃度ソース領域３２ｄに 、低濃度ドレイン領域６２ｃはＴＦＴ３０の低濃度ドレイン領域３２ｃに、及び高濃度ドレイン領域６２ｅはＴＦＴ３０の高濃度ドレイン領域３２ｅに夫々対応しており同一の工程により形成される。なお、画素スイッチング用のＴＦＴ３０をＮチャネル型ＴＦＴで形成する場合、周辺回路を構成するＴＦＴ６０のＰチャネル型ＴＦＴを形成するために、III族元素のドーパントを用いたイオン注入等によりドープを行う工程を追加して、相補型ＴＦＴを形成することができる。
【０１０７】
本実施例では、周辺回路を構成するＴＦＴ６０もＬＤＤ構造で形成したが、上述したオフセット構造のＴＦＴでも良いし、セルフアライン構造のＴＦＴでも良い。なお、ＴＦＴ６０をセルフアライン構造のＴＦＴで形成すれば、高い移動度が得られるため高速な駆動回路が実現できる。
【０１０８】
更には、ゲート絶縁層６３はＴＦＴ３０のゲート絶縁層３３に対応し、ゲート電極６１はＴＦＴ３０のゲート電極３１に対応しており同一の工程により形成される。また、ソース電極６６とドレイン電極６５は、ＴＦＴ３０のソース電極３５に対応し、同一の工程により形成される。
【０１０９】
従って、データ線駆動回路または走査線駆動回路のを、トランスミッションゲートやＰチャネル型ＴＦＴ或いはＮチャネル型ＴＦＴといった片チャネル型ＴＦＴで構成することにより、上述したように画素ピッチの微細化が可能であるだけでなく、画素領域のＴＦＴと同一の薄膜形成工程でトランスミッションゲートや片チャネル型ＴＦＴを形成することができ、製造上有利である。
【０１１０】
また、図１９には示されていないが、対向基板２の投射光が入射する側及びＴＦＴアレイ基板１の投射光が出射する側には夫々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。
【０１１１】
以上説明した液晶パネル１０は、カラー液晶プロジェクタに適用されるため、３つの液晶パネル１０がＲＧＢ用のライトバルブとして夫々用いられ、各パネルには夫々ＲＧＢ色分解用のダイクロイックミラーを介して分解された各色の光が入射光として夫々入射されることになる。従って、各実施の形態では、対向基板２に、カラーフィルタは設けられていない。しかしながら、液晶パネル１０においても遮光層２３の形成されていない画素電極１１に対向する所定領域にＲＧＢのカラーフィルタをその保護膜と共に、対向基板２上に形成してもよい。このようにすれば、液晶プロジェクタ以外の直視型や反射型のカラー液晶テレビなどのカラー液晶装置に本実施の形態の液晶パネルを適用できる。
【０１１２】
また、液晶パネル１０のスイッチング素子は、正スタガ型又はコプラナー型のポリシリコンＴＦＴであるとして説明したが、逆スタガ型のＴＦＴやアモルファスシリコンＴＦＴ等の他の形式のＴＦＴに対しても、本実施の形態は有効である。
【０１１３】
更に、液晶パネル１０においては、一例として液晶層５０をネマティック液晶から構成したが、液晶を高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜、並びに前述の偏光フィルム、偏光板等が不要となり、光利用効率が高まることによる液晶パネルの高輝度化や低消費電力化の利点が得られる。更に、画素電極１１をＡｌ等の反射率の高い金属膜から構成することにより、液晶パネル１０を反射型液晶装置に適用する場合には、電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（スーパーホメオトロピック）型液晶などを用いても良い。更にまた、液晶パネル１０においては、液晶層５０に対し垂直な電界（縦電界）を印加するように対向基板２の側に共通電極２１を設けているが、液晶層５０に平行な電界（横電界）を印加するように一対の横電界発生用の電極から画素電極１１を夫々構成する（即ち、対向基板２の側には縦電界発生用の電極を設けることなく、ＴＦＴアレイ基板１の側に横電界発生用の電極を設ける）ことも可能である。このように横電界を用いると、縦電界を用いた場合よりも視野角を広げる上で有利である。その他、各種の液晶材料（液晶相）、動作モード、液晶配列、駆動方法等に本実施の形態を適用することが可能である。
【０１１４】
また、画素電極１１に電圧が印加されると、液晶層５０におけるこの画素電極１１と共通電極２１とに挟まれた部分における液晶の配向状態が変化し、ノーマリーホワイトモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過不可能とされ、ノーマリーブラックモードであれば、印加された電圧に応じて入射光がこの液晶部分を通過可能とされ、全体として液晶パネル１０からは画像信号に応じたコントラストを持つ光が出射する。この際、本実施の形態では特に、多相展開された画像信号をサンプリング回路３０１によりサンプリングし、データ線に画像信号として供給するので、高周波数の画像信号を各データ線に所定のタイミングで安定的に走査信号と同期して供給できる。
【０１１５】
なお、データ線駆動回路１０１及び走査線駆動回路１０４は、ＴＦＴアレイ基板１の上に設ける代わりに、例えばＴＡＢ（テープオートメイテッドボンディング基板）上に実装された駆動用ＬＳＩに、ＴＦＴアレイ基板１の周辺部に設けられた異方性導電フィルムを介して電気的及び機械的に接続するようにしてもよい。
【０１１６】
更にまた、以上の実施の形態において、特開平９−１２７４９７号公報、特公平３−５２６１１号公報、特開平３−１２５１２３号公報、特開平８−１７１１０１号公報等に開示されているように、ＴＦＴアレイ基板１上においてＴＦＴ３０に対向する位置（即ち、ＴＦＴ３０の下側）にも、例えば高融点金属からなる遮光層を設けてもよい。このようにＴＦＴ３０の下側にも遮光層を設ければ、ＴＦＴアレイ基板１の側からの戻り光等がＴＦＴ３０に入射するのを未然に防ぐことができる。
【０１１７】
（電子機器）
次に、以上詳細に説明した液晶装置２００を備えた電子機器の実施の形態について図２１から図２４を参照して説明する。
【０１１８】
先ず図２１に、このように液晶装置２００を備えた電子機器の概略構成を示す。
【０１１９】
図２１において、電子機器は、表示情報出力源１０００、表示情報処理回路１００２、前述の走査線駆動回路１０４及びデータ線駆動回路１０１を含む表示駆動回路１００４、液晶パネル１０、クロック発生回路１００８並びに電源回路１０１０を備えて構成されている。表示情報出力源１０００は、ＲＯＭ（Read  Only  Memory）、ＲＡＭ（Random  Access  Memory）、光ディスク装置などのメモリ、テレビ信号を同調して出力する同調回路等を含んで構成され、クロック発生回路１００８からのクロック信号に基づいて、所定フォーマットの画像信号などの表示情報を表示情報処理回路１００２に出力する。表示情報処理回路１００２は、増幅・極性反転回路、相展開回路、ローテーション回路、ガンマ補正回路、クランプ回路等の周知の各種処理回路を含んで構成されており、クロック発生回路１００８からのクロック信号に基づいて入力された表示情報からデジタル信号を順次生成し、クロック信号CLKと共に表示駆動回路１００４に出力する。表示駆動回路１００４は、走査線駆動回路１０４及びデータ線駆動回路１０１によって前述の駆動方法により液晶パネル１０を駆動する。電源回路１０１０は、上述の各回路に所定電源を供給する。なお、液晶パネル１０を構成するＴＦＴアレイ基板の上に、表示駆動回路１００４を搭載してもよく、これに加えて表示情報処理回路１００２を搭載してもよい。
【０１２０】
このような構成の電子機器として、図２２に示す液晶プロジェクタ、図２３に示すマルチメディア対応のパーソナルコンピユータ（ＰＣ）及びエンジニアリング・ワークステーション（ＥＷＳ）、あるいは携帯電話、ワードプロセッサ、テレビ、ビューファインダ型又はモニタ直視型のビデオテーブレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などを挙げることができる。
【０１２１】
次に図２２から図２４に、このように構成された電子機器の具体例を夫々示す。
【０１２２】
図２２において、電子機器の一例たる液晶プロジェクタ１１００は、投射型の液晶プロジェクタであり、光源１１１０と、ダイクロイックミラー１１１３，１１１４と、反射ミラー１１１５，１１１６，１１１７と、入射レンズ１１１８，リレーレンズ１１１９，出射レンズ１１２０と、液晶ライトバルブ１１２２，１１２３，１１２４と、クロスダイクロイックプリズム１１２５と、投射レンズ１１２６とを備えて構成されている。液晶ライトバルブ１１２２，１１２３，１１２４は、上述した駆動回路１００４がＴＦＴアレイ基板上に搭載された液晶パネル１０を含む液晶モジュールを３個用意し、夫々液晶ライトバルブとして用いたものである。また、光源１１１０はメタルハライド等のランプ１１１１とランプ１１１１の光を反射するリフレクタ１１１２とからなる。
【０１２３】
以上のように構成される液晶プロジェクタ１１００においては、青色光・緑色光反射のダイクロイックミラー１１１３は、光源１１１０からの白色光束のうちの赤色光を透過させるとともに、青色光と緑色光とを反射する。透過した赤色光は反射ミラー１１１７で反射されて、赤色光用液晶ライトバルブ１１２２に入射される。一方、ダイクロイックミラー１１１３で反射された色光のうち緑色光は緑色光反射のダイクロイックミラー１１１４によって反射され、緑色光用液晶ライトバルブ１１２３に入射される。また、青色光は第２のダイクロイックミラー１１１４も透過する。青色光に対しては、長い光路による光損失を防ぐため、入射レンズ１１１８、リレーレンズ１１１９、出射レンズ１１２０を含むリレーレンズ系からなる導光手段１１２１が設けられ、これを介して青色光が青色光用液晶ライトバルブ１１２４に入射される。各ライトバルブにより変調された３つの色光はクロスダイクロイックプリズム１１２５に入射する。このプリズムは４つの直角プリズムが貼り合わされ、その内面に赤光を反射する誘電体多層膜と青光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が形成される。合成された光は、投射光学系である投射レンズ１１２６によってスクリーン１１２７上に投射され、画像が拡大されて表示される。
【０１２４】
図２３において、電子機器の他の例たるラップトップ型のパーソナルコンピュータ１２００は、上述した液晶パネル１０がトップカバーケース内に備えられた液晶ディスプレイ１２０６と、ＣＰＵ、メモリ、モデム等を収容すると共にキーボード１２０２が組み込まれた本体部１２０４とを有する。
【０１２５】
また、図２４に示すように、液晶を２枚の透明基板１３０４ａ，１３０４ｂの間に封入し、上述した駆動回路１００４をＴＦＴアレイ基板上に搭載した液晶装置用基板１３０４を備え、当該液晶装置用基板１３０４を構成する２枚の透明基板１３０４ａ，１３０４ｂの一方に、金属の導電膜が形成されたポリイミドテーブ１３２２にＩＣチップ１３２４を実装したＴＣＰ（Tape Carrier Package）１３２０を接続して、電子機器用の一部品である液晶装置として生産、販売、使用することもできる。
【０１２６】
以上、図２２から図２４を参照して説明した電子機器の他にも、液晶テレビ、ビューファインダー型またはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、電子手帳、電卓、ワードプロセッサ、ワークステーション、携帯電話、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等が図２１に示した電子機器の例として挙げられる。
【０１２７】
なお、本発明は上記実施例に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、本発明は上述の各種の液晶パネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスブレ一装置にも適用可能である。
【０１２８】
以上説明したように、本実施の形態によれば、高精細な画素を有し、かつ、小型の液晶装置２００を備えた各種の電子機器を実現できる。
【０１２９】
【発明の効果】
以上説明したように、本発明の電気光学装置によれば、走査線駆動手段とデータ線駆動手段の少なくともいずれか一方の双方向性シフトレジスタにおいて、転送方向制御部と転送信号生成部により、双方向が可能である。また、入力信号の論理値に拘わらず入力信号と等しい極性の出力信号を得るの論理のゲート手段を設けた場合、当該ゲート手段のパターンを形成する際に、電源配線を引き回す必要がなく、転送方向制御部と転送信号生成部の占有面積を減少させることができる。従って、走査線またはデータ線に一対一に対応させて双方向性シフトレジスタの各段を設けた場合でも、走査線またはデータ線の間隔、即ち、画素ピッチの微細化が可能であり、高精細の液晶パネルを提供することができる。
【図面の簡単な説明】
【図１】  液晶装置の実施の形態におけるＴＦＴアレイ基板上に形成された各種配線、周辺回路等のブロック図である。
【図２】  図１の液晶装置の全体構成を示す平面図である。
【図３】  図１の液晶装置の全体構成を示す断面図である。
【図４】  図１の液晶装置における走査線駆動回路の双方向性シフトレジスタの回路図である。
【図５】  （ａ）は図１の液晶装置における走査線駆動回路の波形制御回路及びバッファー回路の一例を示す回路図、（ｂ）は当該走査線駆動回路の動作のタイミングチャートである。
【図６】  （ａ）は図１の液晶装置における走査線駆動回路の波形制御回路及びバッファー回路の他の例を示す回路図、（ｂ）は当該走査線駆動回路の動作のタイミングチャートである。
【図７】  本発明と比較される比較例１のデータ線駆動回路と走査線駆動回路の双方向性シフトレジスタの各段の配置例を示すブロック図である。
【図８】  本発明と比較される比較例２のデータ線駆動回路と走査線駆動回路の双方向性シフトレジスタの各段の配置例を示すブロック図である。
【図９】  本発明の実施形態におけるデータ線駆動回路と走査線駆動回路の双方向性シフトレジスタの各段の配置例を示すブロック図である。
【図１０】  （ａ）は本発明の第１の実施形態の双方向性シフトレジスタを構成するトランスミッションゲートの回路記号を示す図、（ｂ）は（ａ）のトランスミッションゲートの回路構成を示す回路図である。
【図１１】  本発明の第１の実施形態における双方向性シフトレジスタのパターンを示す図である。
【図１２】  本発明の第１の実施形態における波形制御回路及びバッファー回路のパターンを示す図である
【図１３】  本発明と比較される比較例１の走査線駆動回路の双方向性シフトレジスタの回路図である。
【図１４】  （ａ）は本発明と比較される比較例１の双方向性シフトレジスタを構成するクロックドインバータの回路記号を示す図、（ｂ）は（ａ）のクロックドインバータの回路構成を示す回路図である。
【図１５】  本発明と比較される比較例１の双方向性シフトレジスタのパターンを示す図である。
【図１６】  本発明の第２の実施形態における走査線駆動回路の双方向性シフトレジスタの回路図である。
【図１７】  本発明の第２の実施形態における双方向性シフトレジスタのパターンの一例を示す図である。
【図１８】  本発明の第２の実施形態における双方向性シフトレジスタのパターンの他の例を示す図である。
【図１９】  （ａ）は液晶装置に備えられた液晶パネルの画面表示領域を構成する画素の平面図、（ｂ）は（ａ）のＡ−Ａ’線に沿った断面図である。
【図２０】  （ａ）は液晶装置に備えられた走査線駆動回路またはデータ線駆動回路を構成するＴＦＴの構成を示す平面図、（ｂ）は（ａ）のＢ−Ｂ’線に沿った断面図である。
【図２１】  本発明による電子機器の実施の形態の概略構成を示すブロック図である。
【図２２】  電子機器の一例としての液晶プロジェクタを示す断面図である。
【図２３】  電子機器の他の例としてのパーソナルコンピュータを示す正面図である。
【図２４】  電子機器の一例としてのＴＣＰを用いた液晶装置を示す斜視図である。
【符号の説明】
１…ＴＦＴアレイ基板
２…対向基板
１０…液晶パネル
１１…画素電極
２１…共通電極
２３…遮光層
３０…ＴＦＴ
３１…走査線（ゲート電極）
３２…半導体層
３２ｄ…高濃度ソース領域
３２ｅ…高濃度ドレイン領域
３３…ゲート絶縁層
３５…データ線（ソース電極）
３７、３８…コンタクトホール
４１…第１層間絶縁層
４２…第２層間絶縁層
５０…液晶層
５２…シール材
５３…周辺見切り
６０…ＴＦＴ
６１…ゲート電極
６２…半導体層
６２ｄ…高濃度ソース領域
６２ｅ…高濃度ドレイン領域
６３…ゲート絶縁層
６４…ソース電極
６５…ドレイン電極
６６…コンタクトホール
１０１…データ線駆動回路
１０２…実装端子（外部入出力端子）
１１１…双方向性シフトレジスタ
１１２ａ…波形制御回路
１１２ｂ…バッファー回路
１１４〜１２１…トランスミッションゲート
１５０〜１５７…Ｎチャネル型ＴＦＴ
２００…液晶装置
２０１…検査回路
３０１…サンプリング回路
３０２…ＴＦＴ
【図１】
0003755277.tif 000002
【図２】
0003755277.tif 000003
【図３】
0003755277.tif 000004
【図４】
0003755277.tif 000005
【図５】
0003755277.tif 000006
【図６】
0003755277.tif 000007
【図７】
0003755277.tif 000008
【図８】
0003755277.tif 000009
【図９】
0003755277.tif 000010
【図１０】
0003755277.tif 000011
【図１１】
0003755277.tif 000012
【図１２】
0003755277.tif 000013
【図１３】
0003755277.tif 000014
【図１４】
0003755277.tif 000015
【図１５】
0003755277.tif 000016
【図１６】
0003755277.tif 000017
【図１７】
0003755277.tif 000018
【図１８】
0003755277.tif 000019
【図１９】
0003755277.tif 000020
【図２０】
0003755277.tif 000021
【図２１】
0003755277.tif 000022
【図２２】
0003755277.tif 000023
【図２３】
0003755277.tif 000024
【図２４】
0003755277.tif 000025