(57)【特許請求の範囲】
【請求項１】
踏切に対する始動点及び終動点に設置された踏切制御子からのデータを取り込み、該データにより前記始動点と前記終動点の間の警報区間内に列車が存在するか否かを検出し、検出結果に応じた信号を出力する第１論理系と、該第１論理系と同一の構成の第２論理系と、前記第１論理系と第２論理系の各同一部分の信号を比較し、該信号に不一致があると、故障と判定する比較器とを備えた電子式踏切制御装置であって、前記第１論理系及び第２論理系をハードウエアロジック回路により構成し、前記始動点の踏切制御子からのデータを取り込んだ際に、前記第１論理系と第２論理系との間で取込データに不一致がある場合に、該データを列車進入データに一致させ、前記終動点の踏切制御子からのデータを取り込んだ際に、前記第１論理系と第２論理系との間で取込データに不一致がある場合に、該データを列車不到達データに一致させる不一致吸収部を、前記第１論理系及び第２論理系の入力回路内に設けたことを特徴とする電子式踏切制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複線或いは単線の警報区間への列車の進入に応じて踏切保安装置、特に踏切警報装置を制御する電子式踏切制御装置に関するものである。
【０００２】
【従来の技術】
従来から多く用いられている踏切制御装置は、リレーにより構成されていたが、このリレー式の踏切制御装置に代わって、ＣＰＵを用いた電子式のものが既に開発され、実用化されている。これは、２つの論理系を有し、２つの論理系の各同一部分の信号を比較して、信号に不一致があれば、故障と判定するものであった。
【０００３】
【発明が解決しようとする課題】
ところが、ＣＰＵを用いた電子式踏切制御装置は論理をソフトにより実現しているため、ソフトのバグが問題となるが、ソフトのバク根絶は困難である。この対策として、２つの論理系をハードウエアロジック回路により構成することを本発明者は考えている。論理をすべてハードウエアのみで構成すると、ハードウエア試験でそのフエールセーフ性が確認できるので、フエールセーフ性に優れたものにすることができる。しかし、始動点及び終動点に設置された踏切制御子からのデータを取り込んだ際に、取込出力がハードウエアで構成された２つの論理系の間で過渡的にずれることがあり、このズレによっても故障と判定すると、システムダウンが比較的多い頻度で発生するおそれがあった。
【０００４】
本発明の目的は、踏切に対する始動点及び終動点に設置された踏切制御子からのデータを取り込んだ際の取込出力にズレがあっても、そのズレによる２つの論理系のデータ不一致を救済することができる電子式踏切制御装置を提供することである。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明は、踏切に対する始動点及び終動点に設置された踏切制御子からのデータを取り込み、該データにより前記始動点と前記終動点の間の警報区間内に列車が存在するか否かを検出し、検出結果に応じた信号を出力する第１論理系と、該第１論理系と同一の構成の第２論理系と、前記第１論理系と第２論理系の各同一部分の信号を比較し、該信号に不一致があると、故障と判定する比較器とを備えた電子式踏切制御装置であって、前記第１論理系及び第２論理系をハードウエアロジック回路により構成し、前記始動点の踏切制御子からのデータを取り込んだ際に、前記第１論理系と第２論理系との間で取込データに不一致がある場合に、該データを列車進入データに一致させ、前記終動点の踏切制御子からのデータを取り込んだ際に、前記第１論理系と第２論理系との間で取込データに不一致がある場合に、該データを列車不到達データに一致させる不一致吸収部を、前記第１論理系及び第２論理系の入力回路内に設けたことを特徴とするものである。
【０００６】
【発明の実施の形態】
図１は、始動点及び終動点の位置を示す図である。踏切１に対してその前方所定距離に下り始動点Ａ及び上り始動点Ｃが定められ、そこに閉電路形の踏切制御子２，４が設置される。また、踏切１の後方に下り終動点Ｂ及び上り終動点Ｄが定められ、そこに開電路形の踏切制御子３，５が設置される。下り始動点Ａと下り終動点Ｂとの間は下りの警報区間を形成し、上り始動点Ｃと上り終動点Ｄとの間は上りの警報区間を形成する。６は軌道である。
【０００７】
図２は、本発明の電子式踏切制御装置と外部回路との接続の一例を示す図である。電子式踏切制御装置７の入力側には、直流２４Ｖの電源入力、踏切制御子２〜５の反応リレーＡＰＲ，ＢＰＲ，ＣＰＲ，ＤＰＲからのデータ、接近鎖錠リレーＡＳＲからのデータが入力し、出力側では、下り追跡Ｒ（Ｒはリレーの意、以下同様）、上り追跡Ｒが接続されると共に、故障と判定した場合に通電が断たれる正常Ｒ（内蔵）の接点にＲ回路、集中監視制御装置、動作記憶装置がそれぞれ接続される。Ｒ回路とは、踏切警報機（不図示）を動作させる警報リレーＲの回路である。
【０００８】
図３は、Ｒ回路を示すものである。警報区間に列車がいない時には、反応リレーＡＰＲ，ＣＰＲは通電状態であり、反応リレーＢＰＲ，ＤＰＲは不通電状態であるので、電子式踏切制御装置７は列車なしと判定し、下り追跡Ｒ及び上り追跡Ｒに共に通電し、図３のこれらリレーの接点を共に閉状態とする。図３のそれ以外の接点も閉状態であるので、警報リレーＲは通電状態であり、これにより踏切警報機は不動作状態となる。今、例えば、下り列車が下り始動点Ａに進入することにより、踏切制御子２の動作が断たれると、電子式踏切制御装置７は列車ありと判定し、下り追跡Ｒの通電を断つ。これにより図３の下り追跡Ｒの接点が開状態となり、警報リレーＲの通電が断たれて、それに応じて下り用の踏切警報機が動作を開始する。下り列車が下り終動点Ｂに到達すると、踏切制御子３は動作し、電子式踏切制御装置７は列車なしと判定し、下り追跡Ｒを通電する。しかし、この時点で反応リレーＢＰＲの図３の接点は列車通過中のため開状態であり、警報リレーＲの非通電状態は保持されている。そして、下り列車が下り終動点Ｂを通過すると、図３の反応リレーＢＰＲの接点が閉状態となり、警報リレーＲは通電状態に復帰して、それに応じて下り用の踏切警報機が動作を停止する。
【０００９】
図４は、本発明の実施の一形態である電子式踏切制御装置７のブロック図である。ハードウエアロジック回路から構成された第１論理系８と、該第１論理系８と同一構成の第２論理系９と、第１論理系８と第２論理系９の各同一部分の信号を比較し、これらの信号に不一致があると、故障と判定するフエールセーフ比較器回路１０と、第１論理系８、第２論理系９及びフエールセーフ比較器回路１０にクロックパルスを供給するクロック発生回路１１と、図２で説明した下り追跡Ｒ及び上り追跡Ｒを制御すると共に、内蔵の正常Ｒを制御する出力制御回路１２（リレードライバ）と、正常Ｒと、ＬＥＤ表示回路１３とから成る。
【００１０】
論理系８，９は、取込部１４ａ、不一致吸収部１４ｂ、照査部１４ｃを有するフォトカプラ入力回路１４、切換回路１５、二段動作マスク回路１６、列車カウント回路１７、シーケンスエラー検知回路１８及び検査パターン発生回路１９の各ハードウエアロジック回路から構成される。
【００１１】
次に電子式踏切制御装置７の全体的な動作を説明する。
（１）列車進入（追跡開始）
例えば、下り列車が下り始動点Ａに進入すると、フォトカプラ入力回路１４は踏切制御子２〜５などからのデータを所定時間間隔（１００ｍｓ）で取り込んでいるから、そのデータは切換回路１５を経て二段動作マスク回路１６でマスク処理により踏切制御子の二段動作（あおり）が除去され、列車カウント回路１７に入力される。
【００１２】
列車カウント回路１７は二段動作マスク回路１６からのデータ入力により「列車１本」とカウントする。その結果、出力制御回路１２は下り追跡Ｒの通電を断ち、警報リレーＲの通電も断って、踏切警報機を動作させる。同時に、列車カウント回路１７は、ＬＥＤ表示回路１３に「下り１本」を表示させると共に、検査モードに移行しないように検査パターン発生回路１９に切換抑止をかける。
（２）終動点到達（追跡終了）
下り列車の先頭が下り終動点Ｂに到達すると、踏切制御子３は動作し、そのデータは列車カウント回路１７に入力されて、列車カウント数を０とする。これにより、出力制御回路１２は下り追跡Ｒを通電する。同時に、ＬＥＤ表示回路１３は「列車なし」を表示する。しかし、二段動作マスク回路１６がまだ動作中のために検査モードへの移行は抑止されたままである。
（３）列車通過
列車の最後尾が下り終動点Ｂを通過すると、踏切制御子３は動作を停止し、警報リレーＲへの通電が復帰する。また、二段動作マスク回路１６は、マスク時間が終了した時点で、検査パターン発生回路１９への切換抑止を解除する。これで電子式踏切制御装置７は定位に復帰したことになる。
（４）定位（列車進入前）
列車なしの時で、フォトカプラ入力回路１４の照査部１４ｃの動作中（後述）に、検査パターン発生回路１９は、切換回路１５を検査パターン発生回路１９側に切り換え、ＥＰＲＯＭに記憶された検査パターン信号を読み出して、二段動作マスク回路１６以降の回路に供給し、検査パターン信号に従った動作を第１論理系８及び第２論理系９に行わせる。フエールセーフ比較器回路１０は第１論理系８と第２論理系９の二段動作マスク回路１６以降の各部分の信号を比較し、不一致を検出した時には、故障と判定し、出力制御回路１２により正常Ｒ、下り追跡Ｒ、上り追跡Ｒの通電をすべて停止させる。これにより、警報リレーＲは通電が断たれ、踏切警報機は動作する。なお、検査モード時には、ＬＥＤ表示回路１３は点滅して、検査モードであることを表示する。検査モードの時、検査パターン信号の注入は瞬時であるので、下り追跡Ｒ、上り追跡Ｒの通電状態には影響しない。
（５）シーケンス異常の場合
シーケンスエラー検知回路１８は、正常なシーケンスパターンを記憶しており、外部入力の異常により正常なシーケンスパターンと異なるシーケンスが行われると、これを検知して、出力制御回路１２により正常Ｒのみの通電を停止させる。
【００１３】
次に、フォトカプラ入力回路１４の詳細を図５及び図６により説明する。
【００１４】
図５において、踏切制御子２〜５の反応リレーＡＰＲ，ＢＰＲ，ＣＰＲ，ＤＰＲからのデータ及び接近鎖錠リレーＡＳＲ入力は第１論理系８（以下１系という）のフォトカプラ２０と第２論理系９（以下２系という）のフォトカプラ２１にそれぞれ入力し、電気的に絶縁されて、同期クリア部２２，２３にてクロックパルスに同期してクリアされ、取込ラッチ２４，２５により所定周期（１００ｍｓ）で取り込まれる。取り込まれたデータは、不一致吸収部２６，２７に入力される。不一致吸収部２６，２７は、具体的には図６に示されるような回路であり、下り始動点のデータに関してはオアゲート２８，２９、ＥＸオアゲート３０，３１が設けられ、下り終動点のデータに関してはアンドゲート３２，３３、ＥＸオアゲート３４，３５、インバータ３６，３７が設けられ、上り始動点のデータに関してはオアゲート３８，３９、ＥＸオアゲート４０，４１が設けられ、上り終動点のデータに関してはアンドゲート４２，４３、ＥＸオアゲート４４，４５、インバータ４６，４７が設けられる。
【００１５】
不一致吸収部２６，２７は、始動点のデータを取込ラッチ２４，２５により取り込んだ際に、取込データに不一致がある場合に、該データを列車進入データに一致させ、終動点のデータを取り込んだ際に、取込データに不一致がある場合に、該データを列車不到達データに一致させるものである。図６において具体的に説明すると、取込ラッチ２４，２５にて取り込んだ下り始動点の１系と２系のデータが一致している場合には、ＥＸオアゲート３０，３１の出力はローレベルとなるので、オアゲート２８，２９の出力は下り始動点のデータ通りのものとなる。また、例えば、下り始動点の１系データが「列車不進入」（ローレベル）で、下り始動点の２系データが「列車進入」（ハイレベル）で、不一致となった場合には、ＥＸオアゲート３０，３１の出力はハイレベルとなるので、オアゲート２８，２９の出力は、取込データが何かにかかわらず、ハイレベル（列車進入）となる。つまり、始動点のデータが不一致の場合には安全側の「列車進入」にデータが加工される。
【００１６】
取込ラッチ２４，２５にて取り込んだ下り終動点の１系と２系のデータが一致している場合には、ＥＸオアゲート３４，３５の出力はローレベルとなり、インバータ３６，３７の出力はハイレベルとなるので、アンドゲート３２，３３の出力は下り終動点のデータ通りのものとなる。また、例えば、下り終動点の１系データが「列車到達」（ハイレベル）で、下り終動点の２系データが「列車不到達」（ローレベル）で、不一致となった場合には、ＥＸオアゲート３４，３５の出力はハイレベルとなり、インバータ３６，３７の出力はローレベルとなるので、アンドゲート３２，３３の出力は、取込データが何かにかかわらず、ローレベル（列車不到達）となる。つまり、終動点のデータが不一致の場合には安全側の「列車不到達」にデータが加工される。
【００１７】
ＣＰＵを用いた従来の電子式踏切制御装置のフォトカプラ入力回路の場合には、データ取込時に１系と２系のデータが不一致となった場合、そのデータを捨てて、次の取込データを待つようにしていたが、本発明のようにハードウエアロジック回路によりフォトカプラ入力回路を構成した場合には、不一致のデータを捨てることができない。したがって、上記のように、不一致のデータを安全側に加工して利用するようにしている。
【００１８】
再び図５に戻り、フォトカプラ２０，２１の照査について説明する。照査は、フォトカプラ２０，２１の２次側短絡故障を検知するための機能で、鉄道信号用の電子機器、例えば電子連動装置や電子式踏切制御装置等で既に使用されている。照査部１４ｃ（図４）は、照査フォトカプラ４４，４５、同期クリア部２２，２３、照査レジスタ４６，４７により構成される。照査動作は、１００ｍｓの周期で５０ｍｓの幅の照査信号を照査フォトカプラ４４，４５に入力させて、その２次側をオフとすることによって、全てのフォトカプラ２０，２１の１次側をオフとする。この時、フォトカプラ２０，２１の２次側出力は、正常ならばハイレベル、短絡故障ならばローレベル、となる。これらの照査データが取込ラッチ２４，２５に取り込まれ、照査レジスタ４６，４７によりパラレル−シリアル変換されて、フエールセーフ比較器回路１０に出力される。その後、取込ラッチ２４，２５に取り込まれた照査データは同期クリア部２２，２３によりクリアされて、制御子データを取り込む状態が準備される。１系と２系の照査データが不一致であれば、フエールセーフ比較器回路１０は故障と判定する。なお、フォトカプラ２０，２１の２次側オープン故障は安全側であるので、検出しなくても問題はない。
【００１９】
図示の実施の形態によれば、第１論理系８と第２論理系９とをハードウエアロジック回路（１４〜１９）により構成したから、ソフトレス化を図ることができ、ハードウエアによるフエールセーフ性に優れたものとすることができる。そして、不一致吸収部２６，２７により、始動点のデータが１系と２系で不一致の場合には安全側の「列車進入」にデータを加工し、終動点のデータが１系と２系で不一致の場合には安全側の「列車不到達」にデータを加工するようにしたから、始動点及び終動点のデータを取り込んだ際の１系と２系の取り込み出力にズレがあっても、そのズレによるデータ不一致を救済することができる。
【００２０】
【発明の効果】
以上説明したように、本発明によれば、第１論理系及び第２論理系をハードウエアロジック回路により構成したから、ソフトレス化を図ることができ、ハードウエアによるフエールセーフ性の優れたものとすることができる。そして、始動点の踏切制御子からのデータを取り込んだ際に、第１論理系と第２論理系との間で取込データに不一致がある場合に、該データを列車進入データに一致させ、終動点の踏切制御子からのデータを取り込んだ際に、第１論理系と第２論理系との間で取込データに不一致がある場合に、該データを列車不到達データに一致させるようにしたから、踏切に対する始動点及び終動点に設置された踏切制御子からのデータを取り込んだ際の取込出力にズレがあっても、そのズレによる２つの論理系のデータ不一致を救済することができる。
【図面の簡単な説明】
【図１】始動点及び終動点の位置を示す図である。
【図２】本発明の電子式踏切制御装置と外部回路との接続の一例を示す図である。
【図３】警報リレーの回路を示す図である。
【図４】本発明の実施の一形態である電子式踏切制御装置のブロック図である。
【図５】図４のフォトカプラ入力回路の一例を示すブロック図である。
【図６】図５の不一致吸収部の具体例を示す回路図である。
【符号の説明】
１  踏切
２，４  閉電路形の踏切制御子
３，５  開電路形の踏切制御子
６  軌道
７  電子式踏切制御装置
８  第１論理系
９  第２論理系
１０  フエールセーフ比較器回路
１１  クロック発生回路
１２  出力制御回路
１３  ＬＥＤ表示回路
１４  フォトカプラ入力回路
１５  切換回路
１６  二段動作マスク回路
１７  列車カウント回路
１８  シーケンスエラー検知回路
１９  検査パターン発生回路
２０，２１  フォトカプラ
２４，２５  取込ラッチ
２６，２７  不一致吸収部
Ａ  下り始動点
Ｂ  下り終動点
Ｃ  上り始動点
Ｄ  上り終動点
ＡＰＲ，ＢＰＲ，ＣＰＲ，ＤＰＲ  反応リレー
Ｒ  警報リレー
【図１】
0003754773.tif 000002
【図２】
0003754773.tif 000003
【図３】
0003754773.tif 000004
【図４】
0003754773.tif 000005
【図５】
0003754773.tif 000006
【図６】
0003754773.tif 000007