(57)【特許請求の範囲】
【請求項１】
磁束量子を信号の担体とし、酸化物系超電導体による超電導接合と超電導線のインダクタによって構成される超電導接合線路において、前記超電導線のインダクタの超電導接合を介して接地されている２点間のインダクタを分割する任意の場所と接地の間に抵抗を配してなることを特徴とする超電導接合線路。
【請求項２】
前記超電導線の分割されたインダクタのインダクタンスと抵抗の大きさの比、あるいは超電導接合に通電するバイアス電流と臨界電流の比によって遅延時間を設定する請求項１記載の超電導接合線路。
【請求項３】
磁束量子を信号の担体とし、酸化物系超電導体による超電導接合と超電導線のインダクタによって構成されるとともに前記超電導線のインダクタの超電導接合を介して接地されている２点間のインダクタを分割する任意の場所と接地の間に抵抗を配して構成される超電導接合線路であって、該超電導接合線路がカスケードに接続されるものであるとともに、前記超電導接合の臨界電流とインダクタのインダクタンスの積を磁束量子の大きさより十分大きくすることによって、一つの超電導ループ内に複数個の磁束量子信号を一時的に保持できるものとすることを特徴とする超電導接合線路。
【請求項４】
磁束量子を信号の担体とし、酸化物系超電導体による超電導接合と超電導線のインダクタと、前記超電導線のインダクタの超電導接合を介して接地されている２点間のインダクタを分割する任意の場所と接地の間に抵抗を配して構成される単位超電導接合線路が複数個カスケードに接続された超電導接合線路と、該超電導接合線路の一部から分岐して再び前記超電導接合線路の一部に戻るように接続された酸化物系超電導体による超電導接合と超電導線のインダクタと、該インダクタの任意の場所と接地の間に抵抗を配して構成される単位超電導接合線路が複数個接続された超電導接合線路とよりなることを特徴とする超電導発振回路。
【請求項５】
磁束量子を信号の担体とし、酸化物系超電導体による超電導接合と超電導線のインダクタと、前記超電導線のインダクタの超電導接合を介して接地されている２点間のインダクタを分割する任意の場所と接地の間に抵抗を配して構成される単位超電導接合線路が複数個カスケードに接続された超電導接合線路が複数個独立して設けられるとともに、前記超電導線のインダクタのインダクタンスと抵抗の大きさの比、あるいは前記超電導接合に通電するバイアス電流と臨界電流の比によってそれぞれの超電導接合線路の遅延時間を調整してそれぞれの超電導接合線路に入力される信号がほぼ同一のタイミングで出力されることを特徴とする複数の超電導接合線路よりなる回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は広く超電導エレクトロニクスの分野に係り、とくに高速の信号処理が可能な磁束量子を信号の担体とし、高速信号観察用の計測回路、高速のアナログ信号処理用のアナログ・デジタル信号変換回路あるいは高速のデジタルデータ処理回路等に用いられる超電導磁束量子回路に関するものである。
【０００２】
【従来の技術】
図２に、従来の磁束量子を転送する超電導接合線路の一例を示す。図に於いて、１はバイアス電流源、２は超電導接合、３はインダクタであり、インダクタ３を直列に接続し、インダクタ３の接続点でバイアス電流源１と超電導接合２とを接続する。バイアス電流源１と超電導接合２の他端は接地する。ここで、バイアス電流源１、超電導接合２およびインダクタ３よりなる回路が超電導接合線路の最小単位となり、必要に応じて、図２に示すように、バイアス電流源１および超電導接合２の直列回路を重複させながら繰り返し接続した長い超電導接合線路を構成することができる。単位の超電導接合線路も、長い超電導接合線路もそれぞれの超電導接合線路が果たす役割は同じであるから、これを区別する意味は無いが最小単位の超電導接合線路に特に言及したいときは、これを便宜上、単位超電導接合線路と呼ぶ。、
インダクタ３のインダクタンスＬと超電導接合２の臨界電流Ｉｃの積、すなわちＬＩｃ値は磁束量子Φ0の大きさ２×１０-15Ｗｂ（ウェーバ）より小さくすると、インダクタ３とその両側にある２個の超電導接合２とからなる超電導ループには一つの磁束量子信号しか存在しない。逆に、ＬＩｃ値を磁束量子Φ0の大きさより十分大きくすれば、前記超電導ループには２つ以上の磁束量子信号を存在させることができる。いずれの場合でも、磁束量子信号は消滅せずに、転送される。通常の磁束量子回路では、このような基本的な構造の超電導接合線路が用いられる。
【０００３】
超電導磁束量子回路の中で超電導接合線路の果たす役割は主として以下の２点である。すなわち
（１）フリップ・フロップや分岐回路等、磁束量子信号を処理する回路の間に挿入して、磁束量子信号の波形を整形する。
（２）磁束量子信号を伝送する。
ことであり、とくに長距離の伝送において磁束量子信号の振幅を減衰させずに、一定の振幅に保つことにある。
【０００４】
【発明が解決しようとする課題】
従来の超電導磁束量子回路に用いられる超電導接合線路では以下に述べる問題を有し、超伝導磁束量子回路の高周波動作を損なうとともに、回路動作領域が狭められる。
【０００５】
従来の超電導接合線路を金属系超電導回路で構成し、磁束量子信号を転送しようとした場合、とくに高周波動作でも問題を生じない。一方、動作周波数をより高く取ることができる酸化物系超電導回路で、磁束量子信号を転送しようとする場合、磁束量子パルスが通り過ぎた後、超電導接合が零電圧に瞬時に戻らないという問題を生じる。すなわち、磁束量子パルス自体は幅が数ピコ秒で波形が鈍ることなく転送できるが、このパルスの後に零電圧を中心とした振動が２０ｐｓ以上にわたって継続すると言う問題がある。
【０００６】
図３は酸化物系の超電導接合線路で磁束量子信号が伝搬する様子を示した。図から分かるように、磁束量子パルス自体は幅が数ピコ秒で波形が鈍ることなく転送できるが、このパルスの後に零電圧を中心とした振動が２０ｐｓ以上にわたって継続している。図３の波形は超電導接合の臨界電流Ｉｃと常伝導抵抗Ｒｎの積、ＩｃＲｎ積を２ｍＶとした場合である。このような振動が納まらない状態で次の磁束量子信号が届いた場合、磁束量子パルスと振動が重なってしまう。この結果、超電導接合線路に対するバイアス電流条件によっては、伝えられるべき磁束量子信号が伝搬されずに、誤動作となってしまう。磁束量子パルス後の振動があるレベル以下に納まるのを待つとすれば、転送するべき磁束量子信号の転送間隔を２０ｐｓ以上にする必要がある。これではＩｃＲｎ積の大きい超電導接合を用いることによって期待される高速性能を発揮できない。
【０００７】
ところで、超電導磁束量子回路の動作周波数は超電導接合の臨界電流Ｉｃと常伝導抵抗Ｒｎの積、ＩｃＲｎに比例する。酸化物系の超電導接合ではＩｃＲｎ積を容易に大きくし得る。これに対して、金属系超電導接合のＩｃＲｎ積は、通常、０．２ｍＶから０．４ｍＶにすぎないから、酸化物系の超電導接合による超電導接合線路に期待するところが大きいが、そのためには、上述するような、磁束量子パルス後の振動を抑制することが不可欠となる。
【０００８】
そこで、本発明の目的はＩｃＲｎ積が１ｍＶから２ｍＶで急峻な磁束量子パルスを発生する酸化物系の超電導接合でも、磁束量子パルスが通り過ぎた後の振動が速やかに納まる特性を有する超電導接合線路を得ることにある。
【０００９】
【課題を解決するための手段】
本発明の対象とする超電導接合線路は磁束量子を信号の担体とする超電導磁束量子回路の中に搭載され、回路中の超電導電極あるいは超電導線が超電導状態になる低温で使用される。また超電導接合線路においてはバイアス電流等回路パラメータによってその伝送速度が決まるとともに、高速の磁束量子パルスが伝搬される。そこで、上記課題に対して本発明においては、酸化物系超電導体による超電導接合と超電導線のインダクタによって構成される超電導接合線路のインダクタの任意の場所と接地の間に抵抗を配した超電導接合線路とした。
【００１０】
図１は本発明における超電導接合線路の基本的な構成を示す図である。バイアス電流源１、超電導接合２およびインダクタ３よりなる単位超電導接合線路がカスケードに接続されて超電導接合線路を構成している。図１と図２とを対比して容易に分かるように、本発明では、インダクタ３の任意の場所と接地の間に抵抗４が接続される。ここで、インダクタ３の分割数と接地の間で接続する抵抗の数は１個でも良く、複数個でも良い。
【００１１】
【発明の実施の形態】
（実施例１）
図１に示される超電導接合線路を作製した。超電導接合線路は酸化物からなり、その単位超電導接合線路の断面構造を図４に示した。図４は二つに分割されたインダクタ３，３と、その両側にある超電導接合２，２の部分に着目した単位超電導接合線路であり、バイアス電流源１については省略した。（Ａ）は平面図であり、（Ｂ）は（Ａ）のＢ−Ｂ位置において矢印方向に見た断面図、（Ｃ）は（Ａ）のＣ−Ｃ位置において矢印方向に見た断面図である。図において、１１は基板であり、ランタン・ストロンチウム・アルミニウム・タンタル酸化物の単結晶とした。１２は磁気遮蔽膜であり、接地を兼用するものとし、イットリウム・バリウム銅酸化物薄膜を用いた。１３は絶縁膜であり、ランタン・ストロンチウム・アルミニウム・タンタル酸化物薄膜を用いた。１４および１７は超電導接合を構成するための下部電極および上部電極であり、それぞれ、イットリウム・バリウム銅酸化物薄膜である。１５は層間絶縁膜であり、ランタン・ストロンチウム・アルミニウム・タンタル酸化物薄膜を用いた。１８は超電導接合の障壁層であり、ランプエッジ型で、スロープを形成した下部電極膜１４の端部表面に、イオンビームを照射することによって形成した表面損傷層とした。１６はＡｕ膜であり、抵抗４として機能させるためのものである。１９は超電導薄膜であり、超電導接合２間を結ぶインダクタ３として機能するものである。２０はコンタクトであり、絶縁膜１３に設けられた貫通孔を介して下部電極１４と磁気遮蔽膜１２とを接続する。超電導接合２として機能する部分では、上部電極１７と超電導薄膜１９とは同じものである。ここで、抵抗として機能するＡｕ膜１６の一端は超電導薄膜１９に接続され、他端は超電導接合の上部電極１７、超電導接合の障壁層１８および下部電極１４を介して接地１２と接続した。この理由は、プロセス全体を考えると、Ａｕ膜１６の一端を直接コンタクト２０により接地するよりも、有利であるからである。超電導接合２の障壁層１８の幅に比し、Ａｕ膜１６の一端が接続される超電導接合の障壁層１８の幅を十分に大きく取れば、Ａｕ膜１６の一端が直接コンタクト２０により接地されたと同等の接地状態が実現できることは良く知られたことである。
【００１２】
このような回路構成で、超電導接合の臨界電流と常伝導状態の抵抗の積、ＩｃＲｎ値は温度４．２Ｋで２ｍＶであった。超電導接合２間を結ぶインダクタ１９の線幅は１ミクロンとした。磁気遮蔽膜１２と超電導接合２間の絶縁層１３をランタン・ストロンチウム・アルミニウム・タンタル酸化物薄膜とした結果、この例の比誘電率はほぼ２５であった。
【００１３】
図５は、図４に示した超電導接合線路を伝搬する磁束量子パルスの動作特性を説明する図である。この例は、インダクタ３の長さはトータル（超電導接合２−２間）で６０ミクロンとし、抵抗４の値は１オームとした超電導接合線路である。３０，３１は、それぞれ、図１の接続点Ａ、Ｂで観測されたパルスを示す。すなわち、接続点Ａで観測されたパルスが約２０ｐｓ後に接続点Ｂで観測された状態を示す。一方、図６に、インダクタ３の寸法および超電導接合２の特性を同じくして、抵抗４を接続しなかった場合の、図２の接続点Ａ、Ｂで観測されたパルス４０，４１を示した。ここで、パルス４０がパルス３０に対応し、パルス４１がパルス３１に対応する。
【００１４】
両者を比較して明らかなように、インダクタ３と接地の間で抵抗４をシャントすることによって、磁束量子パルスに続く振動が大幅に低減されることがわかる。すなわち、図５では磁束量子パルスは、やや小さくなったものの、磁束量子パルスに続く振動が短い時間で納まっている。インダクタ３と接地の間で抵抗４をシャントすることによって振動が短い時間で納まる理由は、超電導接合線路のインダクタ３と抵抗４の組み合わせによる積分作用により、急峻なパルスの減衰効果が得られる。
【００１５】
また図５と図６とを比較して分かるように、シャント抵抗４を接続することによって、隣接する超電導接合間での、磁束量子パルスの伝搬時間が延びている。
【００１６】
図７はインダクタ３の寸法および超電導接合２の特性を同じくして、異なった値のシャント抵抗４を接続した場合の、隣接する超電導接合２間での、磁束量子パルスの伝搬時間を評価した図である。超電導接合２にバイアス電流源から供給されるバイアス電流の臨界電流に対する割合は９５％および８５％とした。これらの結果からわかるように、シャント抵抗４の値を低くすることによって、磁束量子パルスの伝搬時間を大きくすることができる。またバイアス電流の臨界電流に対する割合を小さくすることによっても、磁束量子パルスの伝搬時間を伸ばすことができる。
【００１７】
このことは、本発明の抵抗挿入が、超電導接合線路を伝搬する磁束量子パルスの磁束量子パルスに続く振動を大幅に低減することだけでなく、シャント抵抗の値や、バイアス電流の割合を調節することによって、隣接する超電導接合間での磁束量子パルスの伝搬時間を所望の値に設定するためにも有用であることを意味する。これらの結果から、シャント抵抗を接続した超電導接合線路を遅延線として用い、かつ遅延時間を広い範囲で任意の値に設定できる。たとえば、図７の例では、シャント抵抗を０．５オームとして、バイアス率を８５％とすれば、超電導接合線路１段分、すなわち隣接する超電導接合間での遅延時間を５２ピコ秒にできる。
【００１８】
本発明にかかる超電導接合線路の遅延線としての効果についてみる。たとえば超電導線を遅延線として用いた場合、５０ピコ秒の遅延時間を得るのに、１．５ミリメートルの長さを必要とする。これに対して、図７の例に示したように、インダクタ３の長さはトータル（超電導接合２−２間）で６０ミクロンとして、シャント抵抗を０．５オームとして、バイアス率を８５％とすれば、本発明にかかる超電導接合線路では、その長さを伸ばすことなく５２ピコ秒の遅延を得ることができるわけであるから、２５分の１に縮小できると言うことになる。
【００１９】
本実施例１では、図５と図６の磁束量子パルス波形を比較すれば明らかなように、シャント抵抗４を接続した超電導接合線路では磁束量子パルスの高さがやや小さくなっているのは事実であるが、磁束量子パルスの高さは２ｍＶで、シャント抵抗４を接続しない従来の超電導接合線路のパルス高さと比べて遜色は無い。本実施例１は、磁束量子パルスに続く振動を短い時間で納めるとともに、所定の範囲で必要とする遅延時間を設定できる機能を持つ有用な回路を提案するものである。
【００２０】
（実施例２）
実施例1で説明した超電導接合線路の遅延効果に着目した磁束量子回路を構成した例について説明する。実施例1で説明したように、本発明によれば、線路の長さあたりの遅延時間を任意に調節できるから、複数個の信号の伝播する線路の遅延時間を調整して、同時に並列に入力したり、個別の回路で処理された複数個の信号を同時に並列に出力するような場合に、チップ上での面積を大きくすること無く容易に実現できる。
【００２１】
図８は、フラッシュ型の４ビット・アナログ・デジタル変換回路に遅延効果に着目した磁束量子回路を応用した例を示す図である。スクイド型高速信号検出器の出力信号波形を梯子型抵抗で４個に分割する。分割された各ビットの信号をアナログ・デジタル変換器のレベル判定回路にそれぞれ加える。レベル判定回路には、それぞれ、発振器で発生されたクロックパルスが分岐回路で分周され、４つの超電導線路を介して、クロック１−クロック４に加えられて、クロックが加えられたときのレベル判定回路の状態を出力する。この出力は、図示しないシフトレジスタを経て、デジタルデータとして外部に取り出される。したがって、アナログ・デジタル変換回路が正しい出力を出すためには、クロック１−クロック４が、実質的に同じタイミングで加えられることが重要である。
【００２２】
この場合、発振器とＡＤ変換器の各レベル判定回路の距離を構造上同じにすることは出来ない。すなわち、図に示すように、各回路要素が基板上に配列されているものとした場合、発振器からレベル判定回路へのクロックのパスの長さはクロック１のパスの長さが最も短く、クロック４のパスの長さが最も長い。そのため、超電導接合線路の長さの差によって、クロック信号はレベル判定回路には同時に到達しない。
【００２３】
図９は超電導接合線路の長さの差によってクロックの到着に差が生じることを示す図である。この例では、隣り合うレベル判定回路間で１０ピコ秒の時間差が生じている。最両端のレベル判定回路間では３０ピコ秒である。この時間はクロック周波数を５０ギガヘルツとした場合、１．５周期分のずれに相当する。
【００２４】
これを、ほぼ同時に到達するように、クロックのパスの長さが短いパスについては、分岐回路からＡＤ変換器の各レベル判定回路へのクロックパルスを伝播する超電導線路に適当な遅延機能を持たせることが必要である。そこで、分岐回路とレベル判定回路間に、本発明に係る超電導接合線路を用いた。すなわち図８に示すように、分岐回路から各レベル判定回路に向かって、最も距離の長いクロックのパスについては従来の超電導接合線路とした。それよりも距離の短いクロックのパスについては本発明に係る超電導接合線路による遅延回路を部分的に用いることとした。
【００２５】
超電導磁束量子回路において、このような超電導接合線路を磁束量子信号の遅延線として用いる。超電導接合線路において、インダクタのインダクタンスと抵抗の大きさの比、あるいは超電導接合に通電するバイアス電流と臨界電流の比によって遅延時間を設定することができる。
【００２６】
本発明に係る超電導接合線路は長さ６０ミクロンのインダクタとＩｃＲｎ値が２ｍＶの超電導接合、およびシャント抵抗から成り、２段で構成した。シャント抵抗の大きさは距離の短い線路から順に、０．５オーム、０．８オーム、および２オームとした。残りの１ビット分はシャント抵抗を付加しない従来構造の超電導接合線路とした。本発明に係る超電導接合線路の長さ、および残りの１ビット分に付加した従来構造の超電導接合線路の長さは等しくした。このような構成になる超電導接合線路を用いて、クロック信号を４個のレベル判定回路に供給した。
【００２７】
図１０は、上述の例で、各レベル判定回路に入力されるクロック信号波形を示す図である。クロック1の遅延時間が他のクロック２，３と比較して不足の感じがあるが、４個の磁束量子パルス波形の入力タイミングのずれは５ピコ秒以下の範囲に納まっている。このことは本発明に係る超電導接合線路が遅延線として有効に機能していることを示すものである。しかも、図４（Ａ）のレイアウトからも分かるように、抵抗４を挿入するだけであるから、従来構造の超電導接合線路を延ばすことによって遅延線とした場合より、最大で１ｍｍ近い大幅な寸法の縮小効果を得ることができることがわかる。
【００２８】
本実施例２では、クロックのパスの長さが短いパスにおいては、超電導接合の臨界電流とインダクタのインダクタンスの積を、磁束量子の大きさより十分大きくする。これによって、１個のインダクタと、これに接続される２個の超電導接合と接地によって囲まれ、かつ囲まれた内部に抵抗を含む超電導ループに、複数個の磁束量子信号を一時的に保持できるようにする。このことによって、安定な遅延動作を実現できる。
【００２９】
このように本発明に係る超電導接合線路は超高速で動作する磁束量子回路にあって、複数個の回路に同じタイミングでクロック信号を供給し、高周波領域で正常な回路動作に寄与するものである。
【００３０】
（実施例３）
実施例1で説明した超電導接合線路の遅延効果に着目した磁束量子回路を構成した他の例について説明する。この実施例３も、本質的には実施例２と同じ機能を果たすものである。
【００３１】
図１１は高速の磁束量子信号をデマルチプレクサで４チャンネルに分配し、周波数を１／４に低減して、超電導回路の外部に取り出す磁束量子回路に適用した例を示す図である。デマルチプレクサから出た４本の信号線は出力タイミングを合わせるために、セット・リセット・フリップ・フロップ（ＲＳ−ＦＦと略称）で待機する。リセット信号が入力されると、保持されていた信号は一斉に出力される。同時に出力されるためには、リセット信号が同時に４個のＲＳ−ＦＦに入力される必要がある。しかるに、実施例２で説明したと同様に、１個の信号源から分岐回路で４個に分割したリセット信号線を分岐して配分する構造では、隣り合うＲＳ−ＦＦに繋がる超電導接合線路の長さがそれぞれ異なってしまう。この実施例３では約７５０ミクロン異なるものとなっていた。
【００３２】
図１２は超電導接合線路の長さの差によってクロックの到着に差が生じることを示す図である。この例では、隣り合うＲＳ−ＦＦ間で２５ピコ秒の時間差が生じる。両端のレベル判定回路間では７５ピコ秒である。そこでリセット信号が分岐回路から各ＲＳ−ＦＦまでに至る到達時間の差を補償するために、実施例２と同様に、本発明に係る超電導接合線路を用いた。
【００３３】
図１３は本実施例３で採用した超電導接合線路の等価回路を示す図である。４つのインダクタ３を構成するトータルの長さが１２０ミクロンのインダクタとＩｃＲｎ値が２ｍＶの超電導接合２、および３個のシャント抵抗４から成り、１段で構成した。シャント抵抗の大きさは距離の短い線路から順に、０．６オーム、１オーム、および３オームとした。このような構成になる超電導接合線路を用いて、リセット信号１−リセット信号４をそれぞれのＲＳ−ＦＦに供給した。
【００３４】
図１４は各ＲＳ−ＦＦに入力されるリセット信号の波形を示す図である。この例でも、４個の磁束量子パルス波形の入力タイミングのずれは５ピコ秒以下の範囲に納まっている。このことは本発明に係る超電導接合線路が遅延線として有効に機能していることを示すものである。しかも、従来構造の超電導接合線路を延ばすことによって遅延線とした場合より、最大で２ｍｍ以上の大幅な寸法の縮小効果を示すことがわかる。
【００３５】
以上述べたごとく、本発明に係る超電導接合線路は超高速で動作する磁束量子回路にあって、複数個の回路に同じタイミングでセット信号を供給し、高周波領域で多ビットの信号を互いに離れた配線位置から同時に出力するのに寄与するものである。
【００３６】
（実施例４）
図１５に、本発明に係る超電導接合線路を用いたリング発振回路のブロック構成の等価回路を示す。回路の構成はトリガ発振部５１、入力側超電導接合線路５２、超電導接合リング５３、および出力側超電導接合線路５４からなる。このリング発振回路の構成は、本願の発明者がかかわる特開２００１−２１７６８７号の超電導発振器と本質的に同じであるが、先の出願が金属系の超電導体で実現されるものを意識して発明されたのに対して、本願の発明では酸化物系の超電導体で実現されるリング発振回路を提案する点に於いて異なる。図１５と、特開２００１−２１７６８７号の図１とを対比して分かるように、実施例４の超電導接合線路および超電導接合リングには、超電導接合線路のインダクタ３間と接地の間にシャント抵抗４が設けられていることを別にすれば、構造は同じである。本発明に係わる超電導接合線路を用いた。。
【００３７】
リング発振回路は図４に示される酸化物系薄膜によって構成した。インダクタのインダクタンスは３０ピコヘンリ、超電導接合の臨界電流は０．２ｍＡ，ＩｃＲｎ値は２ｍＶとした。また、シャント抵抗４は２オームとした。このようなリング発振回路で、超電導接合に９０％の直流バイアス電流を印加したところ、３０ＧＨｚの高周波発振動作が得られた。高周波発振の周期は、磁束量子信号が超電導接合リングを１周するのに必要とする時間に相当する。
【００３８】
なおシャント抵抗を用いない場合、正常なリング発振動作は得られなかった。これは磁束量子パルスのあとに振動が残り、リングの場合、特にこの現象が顕著に現れるからである。このように本発明に係る超電導接合線路を用いることによって、酸化物系のリング発振器を構成し、動作させることができた。
【００３９】
【発明の効果】
本発明に係わる超電導接合線路は磁束量子パルスに続く振動を短い時間で納めることができ、且つ、磁束量子の伝播動作を遅延させることができる。
【図面の簡単な説明】
【図１】本発明における超電導接合線路の基本的な構成を示す図。
【図２】従来の磁束量子を転送する超電導接合線路の一例を示す図。
【図３】酸化物系の超電導接合線路で磁束量子信号が伝搬する様子を示す図。
【図４】図１に示す超電導接合線路の単位超電導接合線路の断面構造を示し、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ位置において矢印方向に見た断面図、（Ｃ）は（Ａ）のＣ−Ｃ位置において矢印方向に見た断面図。
【図５】図４に示した超電導接合線路を伝搬する磁束量子パルスの動作特性を説明する図。
【図６】従来の超電導接合線路を伝搬する磁束量子パルスの動作特性を説明する図。
【図７】実施例１に係る超電導接合線路を伝搬する磁束量子パルスの遅延時間に対するシャント抵抗依存性を説明する図。
【図８】フラッシュ型の４ビット・アナログ・デジタル変換回路に遅延効果に着目した磁束量子回路を応用した例を示す図。
【図９】超電導接合線路の長さの差によってクロックの到着に差が生じることを示す図。
【図１０】図９の例で、各レベル判定回路に入力されるクロック信号波形を示す図。
【図１１】高速の磁束量子信号をデマルチプレクサで４チャンネルに分配し、周波数を１／４に低減して、超電導回路の外部に取り出す磁束量子回路に適用した例を示す図。
【図１２】超電導接合線路の長さの差によってクロックの到着に差が生じることを示す図。
【図１３】実施例３で採用した超電導接合線路の等価回路を示す図。
【図１４】図１３の各ＲＳ−ＦＦに入力されるリセット信号の波形を示す図。
【図１５】本発明に係る超電導接合線路を用いたリング発振回路のブロック構成の等価回路を示す図。
【符号の説明】
１：直流電源、２：超電導接合、３：インダクタ、４：抵抗、１１：基板、１２：磁気遮蔽膜、１３：層間絶縁膜、１４：下部電極、１５：層間絶縁膜、１６：抵抗膜、１７：上部電極、１８：接合障壁層、１９：インダクタ、２０：コンタクト、３０：前段の超電導接合部出力波形、３１：後段の超電導接合部出力波形、４０：前段の超電導接合部出力波形、４１：後段の超電導接合部出力波形、５１：トリガ発振部、５２：入力側超電導接合線路、５３：超電導接合リング、５４：出力側超電導接合線路。
【図１】
0003737980.tif 000002
【図２】
0003737980.tif 000003
【図３】
0003737980.tif 000004
【図４】
0003737980.tif 000005
【図５】
0003737980.tif 000006
【図６】
0003737980.tif 000007
【図７】
0003737980.tif 000008
【図８】
0003737980.tif 000009
【図９】
0003737980.tif 000010
【図１０】
0003737980.tif 000011
【図１１】
0003737980.tif 000012
【図１２】
0003737980.tif 000013
【図１３】
0003737980.tif 000014
【図１４】
0003737980.tif 000015
【図１５】
0003737980.tif 000016