(57)【特許請求の範囲】
【請求項１】
半導体基板の表面に、第１の分離溝と該第１の分離溝の表面を覆う第１の金属層とを形成し、該半導体基板を裏面から薄膜化した後に、該第１の分離溝の裏面に、該第１の金属層を露出させた第２の分離溝と該第２の分離溝の表面を覆う第２の金属層とを形成し、該第１の金属層と該第２の金属層とを該第１の金属層側からレーザで溶断する半導体装置の製造方法であって、
上記第２の分離溝が、上記半導体基板の裏面の上記第１の分離溝の裏面を除いた領域に形成された放熱用金属層をマスクに、上記第１の金属層が露出するまで上記半導体基板をエッチングして形成され、
上記第１の金属層と上記第２の金属層の上記レーザに対する反射率が８０％以下であることを特徴とする半導体装置の製造方法。
【請求項２】
上記第２の金属層の融点が、上記第１の金属層の融点より高いことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
上記第２の金属層は、
上記第２の分離溝表面及び上記放熱金属層表面を覆うように第２の金属層を形成した後に、
該第２の分離溝を埋め込むように上記第２の金属層上の全面にフォトレジストを塗布し、該フォトレジストを全面露光した後、該第２の分離溝を埋め込む該フォトレジストが残るように該フォトレジストを選択的に除去し、
更に、該フォトレジストをマスクに用いて、上記第２の分離溝の表面上に該第２の金属層が残るように、上記放熱金属層表面上の該第２の金属層を選択的に除去して形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
上記第２の分離溝表面及び上記放熱金属層表面を覆うように第２の金属層を形成した後に、該第２の金属層を覆うように、Ｔｉの薄膜及びＡｕの薄層を順次形成することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
上記第２の分離溝を形成した後に、少なくとも該第２の分離溝の表面を覆うようにメッキ給電層及びＡｕメッキ薄層を連続形成し、該メッキ給電層を用いて該Ａｕメッキ薄層上に上記第２の金属層をメッキ形成することを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項６】
上記Ａｕメッキ薄層の膜厚が、５００Å〜５０００Åであることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項７】
上記Ａｕメッキ薄層の膜厚が、５００Å〜１０００Åであることを特徴とする請求項５に記載の半導体装置の製造方法。
【請求項８】
上記第１の金属層及び上記第２の金属層が、上記レーザ溶断に用いるレーザ光に対する反射率が８％以下の金属層から形成されることを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項９】
上記第１の金属層及び上記メッキ給電層が、Ｎｉ−Ｐ、Ｎｉ−Ｂ、又はＮｉ−Ｂ−Ｗから選択されるＮｉ系合金から形成され、上記第２の金属層が、Ｎｉ又はＣｒから形成されることを特徴とする請求項１〜４のいずれかに記載の半導体装置の製造方法。
【請求項１０】
半導体素子が形成された半導体基板と、該半導体基板の裏面に形成された放熱用金属層と、該半導体基板の側面を覆い、かつ該放熱用金属層より側方に突出したつば状の突出部を備えた半導体装置であって、
上記突出部が、少なくとも第１の金属層と、該第１の金属層の裏面上に連続形成されたメッキ給電層及びＡｕメッキ層と、該メッキ給電層を用いて該Ａｕメッキ層上にメッキ形成された第２の金属層の積層構造からなることを特徴とする半導体装置。
【請求項１１】
上記第２の金属層の融点が、上記第１の金属層の融点より高いことを特徴とする請求項１０に記載の半導体装置。
【請求項１２】
上記第１の金属層及び上記メッキ給電層が、Ｎｉ−Ｐ、Ｎｉ−Ｂ、又はＮｉ−Ｂ−Ｗから選択されるＮｉ系合金からなり、上記第２の金属層が、Ｎｉ又はＣｒからなることを特徴とする請求項１０に記載の半導体装置。
【請求項１３】
上記放熱用金属層の表面上に、少なくとも上記第２の金属層と、Ｔｉの薄膜及びＡｕの薄層とが、順次積層されることを特徴とする請求項１０に記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、裏面に放熱用金属（ＰＨＳ：Plated Heat Sink)層を備えた半導体装置に関し、特に、レーザ溶断により素子分離を行う該半導体装置の製造方法に関する。
【０００２】
【従来の技術】
図５〜７は、ＰＣＴ出願番号ＪＰ／９６／０２７５８に記載された従来の放熱用金属層を備えた半導体装置の製造方法である。
かかる製造方法では、予め半導体素子を形成したＧａＡｓ基板１の表面にフォトレジスト層２をマスクとしたエッチングにより第１の分離溝３を形成し（図５（ａ））、続いてメッキ法等により第１の分離溝３内に第１の金属層を形成する（図５（ｂ））。
【０００３】
次に、ＧａＡｓ基板１の表面にワックス５を塗布し、ガラス板やサファイヤ板等の支持基板６に接着し、ＧａＡｓ基板１の膜厚が約２０〜３０μｍとなるまで、裏面から研磨する（図５（ｃ））。
【０００４】
次に、第１の分離溝３の裏面に開口部を備えるように、ＧａＡｓ基板１の裏面に、第１のパターニング工程を用いてフォトレジスト層１４を形成し（図５（ｄ））、フォトレジスト層１４をマスクとして、ＧａＡｓ基板１の裏面を第１の分離溝内の金属層４の底面が露出するまでエッチングし、第２の分離溝３３を形成する（図６（ｅ））。
【０００５】
次に、フォトレジスト層１４を除去した後、ＧａＡｓ基板１の裏面全面にメッキ給電層７を形成し（図６（ｆ））、第２の分離溝３３内に、第２のパターニング工程を用いて形成したフォトレジスト層１５をマスクとして、第１の金属層と同じ金属からなる第２の金属層１６をメッキ法によって形成する（図６（ｇ））。
【０００６】
次に、第２の分離溝３３内に、第３のパターニング工程を用いて、第２の分離溝３３より幅の狭いフォトレジスト層１７を形成し、該フォトレジスト層１７をマスクとして、電解メッキにより、金のＰＨＳ層８を、裏面に形成する（図６（ｈ））、更に、支持基板６からＧａＡｓ基板１を剥がし（図６（ｉ））、ＰＨＳ層８上にエキスパンドフィルム１０を貼付ける（図６（ｊ））。
【０００７】
最後に、例えばＹＡＧレーザ等を用いたレーザ溶断加工により、第１の分離溝３側から、該第１の分離溝内の第１及び第２の金属層を溶断し、素子分離を行い、半導体装置を得る（図７（ｋ））。
【０００８】
かかる第１及び第２の金属層で接続された半導体素子を、該金属層をレーザ溶断して各半導体素子に分離する半導体装置の製造方法では、２層の金属で各半導体素子間が接続されるため、製造工程中における接続部分の曲がりや割れが発生しにくく、また、ダイシングカットにより素子分離を行う方法に比べて、素子表面への付着物の発生や、素子の外観不良を減少でき、半導体素子の製造歩留まりの向上が可能となる。
【０００９】
【発明が解決しようとする課題】
従来の製造方法では、研磨工程により、ＧａＡｓ基板１を約２０〜３０μｍに薄膜化した（図５（ｃ））後に、第１から第３のパターニング工程まで、３回のパターニング工程が必要となるが、このようにパターニング工程を複数回行った場合には、パターニング工程におけるベーキングやフォトレジスト除去時の熱履歴等によりワックス５が軟化し、ＧａＡｓ基板１に熱応力が加わったり、コンタクト露光時にＧａＡｓ基板１に機械的応力が加わったりするため、ＧａＡｓ基板１にクラック等が発生しやすく、製造歩留まりの向上には一定の限界があるとともに、製造工程も複雑となるため、製造コストの低減も困難であった。
また、金属層を２層とすることにより、製造工程中における金属層の曲がりや割れが低減できるという利点を有する一方で、膜厚が厚いため、溶断箇所の外観が悪くなる場合もあり、外観不良素子の発生が製造歩留まり向上の妨げとなっていた。
また、第２の金属層を電解メッキで形成した場合、第１の金属層と第２の金属層との剥離が発生するという問題もあった。
そこで、本発明は、パターニング工程を減らし、レーザ溶断箇所の形状が良好で、第１及び第２の金属層間の剥離を防止した半導体装置の製造方法及び該方法で製造された半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
そこで、発明者らは鋭意研究の結果、第１に、マスク合わせを用いないフォトレジストの全面露光工程を用いることにより、パターニング工程を少なくできること、第２に、半導体装置間を接続する金属層を、低融点の第１の金属層と高融点の第２の金属層とから形成し、第１の金属層側から、第１の金属層と第２の金属層とを順に溶断することにより、良好な外観形状が得られること、第３に、第２の金属層のメッキ工程におけるメッキ給電層の酸化を防止することにより、第２の金属層の剥離を防止できること、を見出し本発明を完成した。
【００１１】
即ち、本発明は、半導体基板の表面に、第１の分離溝と該第１の分離溝の表面を覆う第１の金属層とを形成し、該半導体基板を裏面から薄膜化した後に、該第１の分離溝の裏面に、該第１の金属層を露出させた第２の分離溝と該第２の分離溝の表面を覆う第２の金属層とを形成し、該第１の金属層と該第２の金属層とを該第１の金属層側からレーザで溶断する半導体装置の製造方法であって、上記第２の分離溝が、上記半導体基板の裏面の上記第１の分離溝の裏面を除いた領域に形成された放熱用金属層をマスクに、上記第１の金属層が露出するまで上記半導体基板をエッチングして形成され、上記第１の金属層と上記第２の金属層の上記レーザに対する反射率が８０％以下であることを特徴とする半導体装置の製造方法である。
このように、レーザに対する反射率が８０％以下とすることで、レーザ光の反射による溶断効率の低下を、実質的に問題とならない程度にすることができるからである。
【００１２】
上記第２の金属層の融点は、上記第１の金属層の融点より、高いことが好ましい。
半導体装置間をつなぐ２層の金属層を１層ずつ順次レーザ溶断することができ、２層の金属層の総膜厚が厚い場合であっても、レーザ溶断された金属層端部を良好な直線形状とすることができ、外観不良による製造歩留まりの低下を防止することが可能となるからである。
【００１３】
上記第２の金属層は、上記第２の分離溝表面及び上記放熱金属層表面を覆うように第２の金属層を形成した後に、該第２の分離溝を埋め込むように上記第２の金属層上の全面にフォトレジストを塗布し、該フォトレジストを全面露光した後、該第２の分離溝を埋め込む該フォトレジストが残るように該フォトレジストを選択的に除去し、更に、該フォトレジストをマスクに用いて、上記第２の分離溝の表面上に該第２の金属層が残るように、上記放熱金属層表面上の該第２の金属層を選択的に除去して形成することが好ましい。
かかる金属層形成工程を用いることにより、従来の工程より、マスク合わせを伴うパターニング工程数を少なくすることができ、かかるパターニング工程において発生する半導体基板の欠けやクラックの発生等を防止し、製造歩留まりの向上を図ることができる。
また、工程数そのものも減少するため、製造コストの低減を図ることも可能となる。
【００１４】
また、上記第２の分離溝表面及び上記放熱金属層表面を覆うように、第２の金属層を形成した後に、該第２の金属層を覆うように、Ｔｉの薄膜及びＡｕの薄層を順次形成することが好ましい。
かかる金属層形成工程を用いることにより、上記フォトレジストの全面露光工程も不要となり、製造工程数を削減し、製造コストの低減を図ることが可能となる。
【００１５】
また、上記第２の分離溝を形成した後に、少なくとも該第２の分離溝の表面を覆うようにメッキ給電層及びＡｕメッキ薄層を連続形成し、該メッキ給電層を用いて該Ａｕメッキ薄層上に上記第２の金属層を電解メッキで形成することが好ましい。
第２の金属層を電解メッキで形成する場合、メッキ給電層の表面酸化が問題となるが、かかるメッキ給電層表面を、不活性なＡｕ薄膜で覆っておくことにより、第２の金属層の電解メッキ工程におけるメッキ給電層表面の酸化を防止できるからである。これにより、第１の金属層と第２の金属層との密着性が向上し、半導体装置の信頼性が向上する。
【００１６】
上記Ａｕメッキ薄層の膜厚は、５００Å〜５０００Åであることが好ましい。
Ａｕメッキ層は、レーザ溶断部分にも形成されるため、５０００Å以上とすると、レーザ光の反射により溶断が困難となるためである。
また、５００Å以下では、メッキ給電層の酸化防止膜として機能しにくくなるためである。
【００１７】
上記Ａｕメッキ薄層の膜厚は、特に、５００Å〜１０００Åであることが好ましい。
【００１８】
上記第１の金属層及び上記第２の金属層は、上記レーザ溶断に用いるレーザ光に対する反射率が８％以下の金属層から形成されることが好ましい。
レーザの溶断効率を高くでき、レーザ光の出力を高くしなくても金属層の溶断が可能となるからである。また、あまりレーザ光の出力を高くしすぎると、ＰＨＳ層底面に貼り付けたエキスパンドシートまで溶断されるためである。
【００１９】
上記第１の金属層及びメッキ給電層は、Ｎｉ−Ｐ、Ｎｉ−Ｂ、又はＮｉ−Ｂ−Ｗから選択されるＮｉ系合金から形成され、上記第２の金属層が、Ｎｉ又はＣｒから形成されることが好ましい。
【００２０】
また、本発明は、半導体素子が形成された半導体基板と、該半導体基板の裏面に形成された放熱用金属層と、該半導体基板の側面を覆い、かつ該放熱用金属層より側方に突出したつば状の突出部を備えた半導体装置であって、上記突出部が、少なくとも第１の金属層と、該第１の金属層の裏面上に連続形成されたメッキ給電層及びＡｕメッキ層と、該メッキ給電層を用いて該Ａｕメッキ層上にメッキ形成された第２の金属層の積層構造からなることを特徴とする半導体装置でもある。
【００２１】
上記第２の金属層の融点は、上記第１の金属層の融点より高いことが好ましい。
【００２２】
上記第１の金属層及び上記メッキ給電層は、Ｎｉ−Ｐ、Ｎｉ−Ｂ、又はＮｉ−Ｂ−Ｗから選択されるＮｉ系合金からなり、上記第２の金属層は、Ｎｉ又はＣｒからなることが好ましい。
【００２３】
また、上記放熱用金属層の表面上に、少なくとも上記第２の金属層と、Ｔｉの薄膜及びＡｕの薄層とが、順次積層されることが好ましい。
【００２４】
【発明の実施の形態】
実施の形態１．
本発明の実施の形態１にかかる半導体装置の製造方法について、図１〜３を参照しながら説明する。図中、図５〜７と同一符号は、同一または相当箇所を示す。
本製造方法では、従来方法と同様の工程で、予め半導体素子を形成したＧａＡｓ基板１の表面にフォトレジスト層２をマスクとしたエッチングにより第１の分離溝３を形成し（図１（ａ））、続いて蒸着法、スパッタリングデポジション法、無電解メッキ法等により第１の分離溝３内に第１の金属層４を形成する（図１（ｂ））。かかる第１の金属層４としては、Ｎｉ−Ｐ、Ｎｉ−Ｂ、Ｎｉ−Ｂ−Ｗから選択されるＮｉ系合金層であることが好ましい。
また、第１の金属層４は、レーザ溶断に用いるＹＡＧレーザに対する反射率が、約８０％未満であることが好ましいが、特に、Ｎｉの割合を多くすることにより、反射率を８％以下と良好な値とすることができる。
続いて、ＧａＡｓ基板１の表面にワックス５を塗布し、ガラス板やサファイヤ板等の支持基板６に接着し、ＧａＡｓ基板１の膜厚が約２０〜３０μｍとなるまで、裏面から研磨する（図１（ｃ））。
【００２５】
次に、図１（ｄ）に示すように、上記半導体基板１の裏面全面に、蒸着法、スパッタリングデポジション法、無電解メッキ法等により、メッキ給電層７を形成し、続いて、第１の分離溝３の裏面に相当する領域にフォトレジスト層（図示せず）を形成し、該フォトレジスト層マスクとして、メッキ給電層７上に、Ａｕ又はＣｕからなるＰＨＳ層８を、約３０〜４０μｍ、電解により形成した後、フォトレジスト層を除去する。
本実施の形態では、ＧａＡｓ基板１を薄膜化した後において、マスク合わせが必要となるパターニング工程は、かかる工程の１回のみである。
【００２６】
次に、図２（ｅ）に示すように、ＰＨＳ層８をマスクに用いて、第１の分離溝３内の金属層４の底面が露出するまで、ＧａＡｓ基板１を裏面側からエッチングし、第２の分離溝３３を形成する。
【００２７】
次に、図２（ｆ）に示すように、ＰＨＳ層８の表面及び第２の分離溝３３の表面（裏面の全面）に、Ｎｉ−Ｐ、Ｎｉ−Ｂ、Ｎｉ−Ｂ−Ｗから選択されるＮｉ系合金層を無電解メッキ法によって形成して、第２の給電層（図示せず）とする。続いて、第２の給電層を覆うように、置換型Ａｕ無電解メッキ法にて、約５００〜５０００Å程度、好ましくは、約５００〜１０００Å程度のＡｕ膜（図示せず）を形成する。かかるＡｕ膜は、第２の給電層形成後、連続して形成される。
これにより、第２の給電層の表面は、後の工程で作製する第２の金属層１１のメッキ工程で酸化されず、第２の給電層と第２の金属層１１との付着力を向上させることが可能となる。
即ち、例えば、第２の給電層をＮｉ−Ｐ等から形成した場合には、第２の金属層１１のメッキ工程において、第２の給電層の表面に酸化膜が形成され、第２の給電層と第２の金属層１１との付着力が低下するが、かかる安定なＡｕ膜を形成しておくことにより、かかる酸化が防止でき、付着力の低下を防止することが可能となる。
【００２８】
続いて、第１の金属層４（Ｎｉ−Ｐ、Ｎｉ−Ｂ、Ｎｉ−Ｂ−Ｗから選択されるＮｉ系合金）よりも融点が高く、かつＹＡＧレーザの反射率が約８０％未満、好ましくは８％未満の第２の金属層１１を、第２の給電層を用いた電解メッキにより形成する。
かかる第２の金属層１１としては、例えば、ＮｉやＣｒが好ましい。特に、Ｎｉを用いることにより、レーザ溶断に用いるＹＡＧレーザの反射率を、約８％未満とすることが可能となる。
また、第１の金属層４と第２の金属層１１との膜厚の総和は、強度、溶断しやすさを考慮して、０．５μｍ〜５０μｍ程度とするのが妥当である。
【００２９】
次に、図２（ｇ）に示すように、ポジ型のフォトレジスト２２を、第２の分離溝３３を埋め込むように、半導体基板１の裏面全面に塗布した後、全面露光する。フォトレジスト２２をスピンコート等を用いて塗布した場合、図示２（ｇ）に示すように、第２の分離溝３３内に厚く塗布される。従って、かかるフォトレジスト２２を、第２の金属層１１上のフォトレジスト２２は露光されるが、膜厚の厚い第２の分離溝３３内のフォトレジスト２２は露光されないような条件で全面露光し、露光されたフォトレジスト２２を、現像、除去することにより、図２（ｈ）に示すように、第２の分離溝３３内にのみフォトレジスト２２を残すことが可能となる。
かかる露光工程では、マスク合わせが不要となり、半導体基板１に機械的応力がかかることがなく、ＧａＡｓ基板１の破損やクラックの発生等を防止することが可能となる。
【００３０】
次に、図３（ｉ）に示すように、第２の分離溝３３内に残したフォトレジスト２２をマスクとして、第２の金属層１１をイオンミリングやエッチングにより除去し、第２の分離溝３３内及びその近傍にのみ第２の金属層１１を残す。
図３（ｉ）では、第２の分離溝３３内及びＰＨＳ層８の一部に第２の金属層１１を残した場合を示すが、かかる第２の金属層１１は、少なくとも第２の分離溝３３の表面を覆うように残せば良い。
最後に、第２の分離溝３３内のフォトレジスト２２を、アセトン等を用いて、溶解、除去する。
【００３１】
次に、従来の製造方法と同様に、図３（ｊ）に示すように、ＧａＡｓ基板１を支持基板６から剥がして、ワックス５を有機溶剤等を用いて除去した後、図３（ｋ）に示すように、ＧａＡｓ基板１裏面のＰＨＳ層８上にエキスパンドフィルム１０を貼付ける。
【００３２】
次に、第１のチップ分離溝３内に、ＧａＡｓ基板１の表面側からＹＡＧレーザビームを照射し、第１の金属層４と第２の金属層１１とを溶断する。
【００３３】
上述のように、第１の金属層４は、例えば、Ｎｉ−Ｐ、Ｎｉ−Ｂ、Ｎｉ−Ｂ−Ｗから選択されるＮｉ系合金が用いられ、第２の金属層１１は、例えば、ＮｉやＣｒが用いられるが、ここでは、第１の金属層４に、Ｎｉ−８〜１０ｗｔ％Ｐ合金（融点：８９０℃）、第２の金属層１１に、Ｎｉ（融点：１４５０℃）を用いた場合について説明する。
金属層４、１１の溶断は、例えば、ＹＡＧレーザを用いたレーザ溶断により行われる。この場合、金属層４、１１の総膜厚は、０．５μｍ〜５０μｍ程度であるが、かかる膜厚が厚い場合は、レーザ溶断の溶断箇所の外観が不良となることもある。
これに対して、本実施の形態では、第１の金属層４の融点が、第２の金属層１１の融点より低くなるように材料が選択されているため、レーザ溶断において、まず、第１の金属層４が溶断され、その後に、第２の金属層１１が溶断されることとなる。
従って、比較的膜厚の薄い状態で各金属層４、１１が溶断されるため、金属層の膜厚が厚い場合に発生していた、溶断箇所の外観不良をなくすことが可能となり、製造歩留まりの向上が可能となる。
【００３４】
また、第１の金属層４に、Ｎｉ−８〜１０ｗｔ％Ｐ合金、第２の金属層１１に、Ｎｉを用いた場合、かかる金属層４、１１におけるＹＡＧレーザの反射率を、約８％未満とすることが可能となる。かかる反射率は、８０％未満とすることが必要であるが、このように８％未満とすることにより、高効率のレーザ溶断が可能となる。
即ち、反射率が高い場合は、ＹＡＧレーザの溶断エネルギーを増加させることが必要となるが、この結果、ＰＨＳ層８の裏面に貼り付けたエキスパンドフィルム１０もカットしてしまうこととなるため、半導体素子がばらばらになり、素子同士の接触により素子のかけ等が発生することとなってしまう。
【００３５】
最後に、エキスパンドフィルム１０から、素子分離された半導体素子をはずし、図３（ｌ）に示すような半導体装置を得ることができる。
【００３６】
図３（ｌ）に示すように、本実施の形態にかかる方法で作製した半導体装置は、レーザ溶断された金属層４、１１が、ラウンド形状となる良好な外観を備えることができる。
また、ＧａＡｓ基板１の薄膜化後に行われるマスク合わせを伴うパターニング工程が、従来方法の３回に比較して１回と低減できるため、かかる工程において発生していたＧａＡｓ基板１の破損、クラックの発生等を防止することが可能となる。
また、ＰＨＳ層８上のＮｉ等の第２の金属層１１が選択的に除去され、ＡｕからなるＰＨＳ層８の表面（底面及び側面）が露出しているため、ダイボンディング工程で一般的に用いられるＡｕＳｎハンダの馴染みが良好となる。
【００３７】
実施の形態２．
本発明の実施の形態２について、図４を参照しながら説明する。図中、図１〜３と同一符号は、同一または相当箇所を示す。
まず、実施の形態１の図１（ａ）〜図２（ｆ）の工程を行い、ＰＨＳ層８の表面及び第２の分離溝３３の表面（裏面の全面）に、Ｎｉ等の第２の金属層１１を形成する。
【００３８】
続いて、第２の金属層１１を覆うように、全面に、約０．０５μｍのＴｉ薄層と約０．２〜０．３μｍのＡｕ薄層とを、順次、スパッタ法又は蒸着法を用いて形成し、Ｔｉ／Ａｕ層１３とする。このとき、ＰＨＳ８の側面にもＴｉ／Ａｕ層１３が形成されているので、ＰＨＳ８にダイボンディングを行う場合に、ＰＨＳ８裏面及び側面に対するＡｕＳｕハンダの馴染みを良好にすることが可能となる。
【００３９】
次に、図４（ｂ）に示すように、上記実施の形態１の場合と同様に、ＧａＡｓ基板１を支持基板６から剥がし、貼付けワックス５を有機溶剤等で除去し、ＧａＡｓ基板１の裏面に、エキスパンドフィルム１０を貼付ける。
【００４０】
最後に、ＹＡＧレーザビームを用いて、第１の分離溝３の上方から第１の金属層４と第２の金属層１１とをレーザ溶断することにより、ＧａＡｓ基板１を各半導体素子に素子分離し、エキスパンドフィルム１０から剥がすことにより、図４（ｃ）に示すような半導体装置を得ることができる。
【００４１】
図４（ｃ）に示すように、本実施の形態にかかる方法で作製した半導体装置は、上記実施の形態１で作製した半導体装置と同様に、レーザ溶断された金属層４、１１が、ラウンド形状となる良好な外観を備えることができる。
また、図２（ｇ）に示すフォトレジストの全面露光工程を、更に不要とすることができ、工程の簡略化も可能となる。
また、本実施の形態では、ＰＨＳ層８上に形成されたＮｉ等の第２の金属層１１は除去されないが、かかる第２の金属層１１上にＴｉ／Ａｕ層１３が形成されているため、ＰＨＳ８にダイボンディングを行う場合に、ＰＨＳ８裏面及び側面に対するＡｕＳｕハンダの馴染みを、良好なものとすることができる。
【００４２】
なお、実施の形態１、２では、ＧａＡｓ基板を用いた場合について説明したが、本発明はＧａＡｓ基板以外の半導体基板、例えば、Ｓｉ、ＩｎＰ、ＧａＮ等にも同様に適用することが可能である。
【００４３】
【発明の効果】
以上の説明から明らかなように、本発明にかかる方法では、半導体装置間を接続する２層の金属層を１層ずつレーザ溶断することにより、レーザ溶断された金属層端部を良好な直線形状とすることができ、外観不良による製造歩留まりの低下を防止することが可能となる。
【００４４】
また、フォトレジストの全面露光工程を用いて、マスク合わせを伴うパターニング工程数を少なくすることにより、かかるパターニング工程において、発生する半導体基板の欠け等を防止し、製造歩留まりの向上を図ることができるとともに、工程数削減により、製造コストの低減も可能となる。
【００４５】
また、ＰＨＳ層とＡｕＳｕハンダとの馴染みも良好なものとすることにより、半導体装置の信頼性向上を図ることができる。
【００４６】
また、第２の金属層を電解メッキで形成する場合に、メッキ給電層表面を不活性なＡｕ薄膜で覆っておくことにより、電解メッキ工程におけるメッキ給電層表面の酸化を防止でき、第１の金属層と第２の金属層との密着性を向上させ、半導体装置の信頼性の向上を図ることができる。
【図面の簡単な説明】
【図１】  本発明の実施の形態１にかかる半導体装置の製造工程図である。
【図２】  本発明の実施の形態１にかかる半導体装置の製造工程図である。
【図３】  本発明の実施の形態１にかかる半導体装置の製造工程図である。
【図４】  本発明の実施の形態２にかかる半導体装置の製造工程図である。
【図５】  従来の半導体装置の製造工程図である。
【図６】  従来の半導体装置の製造工程図である。
【図７】  従来の半導体装置の製造工程図である。
【符号の説明】
１  ＧａＡｓ基板、２、１４、１５、１７、２２  フォトレジスト層、３、第１の分離溝、４  第１の金属層、５  ワックス、６  支持基板、７  第２のメッキ給電層、８  ＰＨＳ層、１０  エキスパンドフィルム、１１  第２の金属層、１２  レーザー溶断加工後のチップ端、１３  Ｔｉ／Ａｕ層、１６  第２の金属層、３３  第２の分離溝。
【図１】
0003810204.tif 000002
【図２】
0003810204.tif 000003
【図３】
0003810204.tif 000004
【図４】
0003810204.tif 000005
【図５】
0003810204.tif 000006
【図６】
0003810204.tif 000007
【図７】
0003810204.tif 000008