(57)【特許請求の範囲】
【請求項１】
電子部品（１０３）を収容して絶縁性接着剤にて保持する部品収容部（１０２）を有する第１基板（１０１）と、
上記第１基板に保持された上記電子部品に対して電気的に接続され上記第１基板と一体的に構成される第２基板（１０５）と、
を備えたことを特徴とする一体型電子部品。
【請求項２】
上記電子部品が発光素子であるとき、上記部品収容部は、上記発光素子の遮光を行なう側壁（１０１２）を有する、請求項１記載の一体型電子部品。
【請求項３】
上記第１基板は、ガラス、セラミック、又は有機樹脂のいずれかにてなる、請求項１又は２記載の一体型電子部品。
【請求項４】
上記絶縁性接着剤は光硬化型の接着剤である、請求項１から３のいずれかに記載の一体型電子部品。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、複数の電子部品が一体的に組み立てられた一体型電子部品の組立方法、及び該組立方法にて組み立てられた一体型電子部品に関する。
【０００２】
【従来の技術】
近年、電子部品の小型、軽量化が進み、より小型にするために多くの方法が提案されている。このような方法にて形成される電子部品の中には、１つの機能を有するデバイスに対して、２つ以上の機能を持つ電子部品を一体化することにより成り立っているものも多い。
従来、電子部品を高精度及び高信頼性にて配列するために様々な実装プロセス及び設備が開発されてきた。以下、図８〜図１１を参照しながら、従来の電子部品の組立て方法について説明する。
まず、図８に示すように基板１上に導電性接着剤２を供給し、次に図９に示すように上記導電性接着剤２部分に電子部品３を装着し、導電性接着剤２を硬化して電子部品３を導電性接着剤２に固定する。次に、図１０に示すように電子部品３上に導電性接着剤４を供給した後、図１１に示すように導電性接着剤４上に基板５を装着する。最後に導電性接着剤４を硬化させ、一体型電子部品６を形成する。
【０００３】
【発明が解決しようとする課題】
しかしながら上述のような従来の構成では、基板１上にそれぞれの部品を装着するという組立方法であるため、例えば光路合せが必要な光部品実装等のように装着精度が要求されるデバイスには適しておらず、又、導電性接着剤２上に電子部品３を載せるため、基板１からの電子部品３の高さにばらつきが生じ、次工程にて基板５を装着したときに、電子部品３と基板５とが電気的に接続されない、いわゆるオープン不良を生じる可能性がある。又、装着する電子部品３が多い場合、装着終了までに長時間を要し、導電性接着剤２上の部品装着品質、及びタクトより生じるコスト高となるという問題もある。
本発明はこのような問題点を解決するためになされたもので、容易で高品質、低コストな、一体型電子部品の組立方法、及び該組立方法にて組み立てられた一体型電子部品を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明の第１態様である一体型電子部品組立方法は、第１基板の部品収容部に電子部品を収容して保持し、
上記第１基板に保持された上記電子部品に対して第２基板を電気的に接続して上記第１基板及び上記第２基板にて一体型電子部品を形成することを特徴とする。
【０００５】
又、上記第１基板に上記電子部品を保持した後、第２基板の電気的接続を行なう前に、上記第２基板のバンプの平坦化を行なうこともできる。
【０００６】
本発明の第２態様である一体型電子部品は、電子部品を収容して絶縁性接着剤にて保持する部品収容部を有する第１基板と、
上記第１基板に保持された上記電子部品に対して電気的に接続され上記第１基板と一体的に構成される第２基板と、
を備えたことを特徴とする。
【０００７】
上記電子部品が発光素子であるとき、上記部品収容部は、上記発光素子の遮光を行なう側壁を有するように構成することもできる。
【０００８】
上記第１基板は、ガラス、セラミック、又は有機樹脂のいずれかにて構成することもできる。
【０００９】
上記絶縁性接着剤は、光硬化型の接着剤であるように構成することもできる。
【００１０】
【発明の実施の形態】
本発明の実施形態である一体型電子部品組立方法、及び該一体型電子部品組立方法にて組み立てられた一体型電子部品について、図を参照しながら以下に説明する。尚、各図において同じ構成部分については同じ符号を付している。
上記一体型電子部品組立方法は以下のように実行される。
まず、図７に示すステップ（図内では「Ｓ」にて示す）１では、図１に示すように、第１基板１０１にドライエッチング、又はウエットエッチングにて部品収容部１０２を形成する。該部品収容部１０２は、下記の電子部品１０３を収容可能な凹状の部分であり、有底な形状であってもよいし、又、例えば図１に示すように当該第１基板１０１の厚み方向に貫通する貫通穴であってもよい。尚、図１では、複数の部品収容部１０２を形成しているが、収容する電子部品１０３との関係で一つであっても良い。又、部品収容部１０２は、電子部品１０３に比べて、例えば５〜３０μｍ程度、大きい必要がある。又、上記第１基板１０１としては、例えばＳｉ基板や、ガラス基板、セラミック基板、又は有機樹脂材基板等が使用される。
Ｓｉ基板を用いるとき、Ｓｉの結晶方位は（１、１、１）、（１、０、０）、（１、１、０）いずれでもよい。
【００１１】
次のステップ２では、図２に示すように、各部品収容部１０２に電子部品１０３を配置する。電子部品１０３は、例えば、ＬＥＤ（発光ダイオード）のような発光素子、Ｓｉ基板ＩＣ、ＧａＡｓ基板ＩＣ、抵抗、コンデンサ等が相当する。例えば、電子部品１０３がＬＥＤであるときには、認識機能を有する実装機にてＬＥＤの配向を制御して、当該ＬＥＤの発光部を図の下側に向けて当該ＬＥＤを部品収容部１０２に収容する。尚、図２では、全ての部品収容部１０２に電子部品１０３を配置しているが、これに限定されず、回路設計上、一部の部品収容部１０２にのみ電子部品１０３を配置する場合もある。
【００１２】
又、上記電子部品１０３がＬＥＤのような発光素子であるとき、上記部品収容部１０２は、上記発光素子の遮光を行なう側壁１０１２を有するように構成してもよい。
次のステップ３では、図３に示すように、電子部品１０３を収容している部品収容部１０２に絶縁性接着剤１０４を充填し、硬化させる。尚、絶縁性接着剤１０４の一例としては紫外線硬化型の接着剤や、熱硬化型接着剤等を用いることができる。例えば紫外線硬化型接着剤を用いたときには、当該接着剤を充填後、紫外線を照射して当該接着剤を硬化させる。
【００１３】
次のステップ４では、上記電子部品１０３と電気的に接続される第２基板１０５に、電子部品１０３に対応して金バンプ１０６を形成する。次のステップ５では、上記第２基板１０５の金バンプ１０６の先端部分の平坦化を実行するか否かを判断する。平坦化が必要と判断されたときには、次のステップ６へ移行して平坦化を実行して、次のステップ７へ移行する。一方、平坦化は不要と判断したときには、上記ステップ７へ移行する。尚、上記平坦化の要否判断は、作業者が行なっても良い。
【００１４】
一方、ステップ７では図４に示すように、上記第２基板１０５の金バンプ１０６の先端部分には導電性接着剤１０７を付着させる。尚、上記第２基板１０５は、例えばＳｉ、ＧａＡｓ、ＩｎＰ等の半導体チップであってもよい。さらにステップ７では、図５に示すように、電子部品１０３を収容した第１基板１０１と、金バンプ１０６を形成した第２基板１０５とを、上記金バンプ１０６及び電子部品１０３が対応するようにアライメントし、その後、第１基板１０１と第２基板１０５とを装着する。装着後、上記導電性接着剤１０７を硬化させて第１基板１０１と第２基板１０５とを接合する。このようにして第１の一体型電子部品１１０が作製される。
本実施形態ではさらに、ステップ８において、上述のように接合した第１基板１０１及び第２基板１０５に、第３基板１０８を導電性接着剤１０９にて接合させる。このようにして第２の一体型電子部品１１１を作製することもできる。
【００１５】
以上説明した一体型電子部品組立方法、及び該方法にて組み立てられた一体型電子部品によれば以下のような効果が得られる。即ち、第１基板１０１が存在しない従来の状況では、小部品を配列する場合、各小部品をいかに固定し搬送しながら組み立てるかが問題であり、上記配列、固定に関するプロセスが煩雑となり、歩留り低下等の問題が生じる。これに対して本実施形態では、電子部品１０３の配列精度は、第１基板１０１に形成する部品収容部１０２の配列精度に基いて決定され、又、部品収容部１０２に収納された電子部品１０３は移動が制限される。さらに、電子部品１０１を配列するとき、電子部品１０３は、部品収容部１０２に単に入れればよく、配列が容易である。よって、装着する電子部品１０３の数が多い場合であっても、従来のように装着終了までに長時間を要することはなくなる。よって、従来に比べてタクトが短縮され、コスト低減を図ることができる。
したがって、電子部品１０３の配列を従来に比べて高精度かつ容易に、かつ低いコストにて実現することができる。
又、第２基板１０５のバンプ１０６の平坦化を行なうようにしていることから、上記オープン不良が発生することもない。
【００１６】
【発明の効果】
以上詳述したように本発明の第１態様の一体型電子部品組立方法、及び第２態様の一体型電子部品によれば、第１基板の部品収容部に電子部品を収容して保持した後、上記電子部品に対して第２基板を電気的に接続するようにした。したがって、電子部品の配列精度は、第１基板に形成する部品収容部１０２の配列精度に基いて決定され、又、部品収容部に収納された電子部品は移動が制限される。さらに、電子部品は、部品収容部に単に入れればよく、装着する電子部品の数が多い場合であっても、従来のように装着終了までに長時間を要することはなくなる。よって、従来に比べてタクトが短縮され、コスト低減を図ることができる。したがって、電子部品の配列を従来に比べて高精度かつ容易に、かつ低いコストにて実現することができる。
【００１７】
又、第２基板のバンプの平坦化を行なうことで、いわゆるオープン不良の発生をなくすことができる。
【図面の簡単な説明】
【図１】  本発明の実施形態における一体型電子部品組立方法を実行するときの各基板等における状態を示す図の内、第１基板の断面図である。
【図２】  図１に示す第１基板の部品収容部に電子部品を充填した状態を示す第１基板の断面図である。
【図３】  図１に示す第１基板に充填された電子部品を接着剤にて固定した状態を示す第１基板の断面図である。
【図４】  図１に示す第１基板に装着される第２基板の側面図である。
【図５】  図３に示す第１基板と図４に示す第２基板とを接合した状態を示す図である。
【図６】  第１基板と第２基板とを接合した基板に、第３基板を接合した状態を示す図である。
【図７】  本発明の実施形態における一体型電子部品組立方法を示すフローチャートである。
【図８】  従来の一体型電子部品組立方法をを実行するときの各基板等における状態を示す図の内、基板に導電性接着剤を供給した状態を示す図である。
【図９】  図８に示す導電性接着剤に部品を装着した状態を示す図である。
【図１０】  図９に示す部品の上部に導電性接着剤を供給した状態を示す図である。
【図１１】  図１０に示す導電性接着剤の上部に基板を装着した状態を示す図である。
【符号の説明】
１０１…第１基板、１０２…部品収容部、１０３…電子部品、
１０５…第２基板、１０１１…第２基板装着面、１０１２…遮光壁。
【図１】
0003829050.tif 000002
【図２】
0003829050.tif 000003
【図３】
0003829050.tif 000004
【図４】
0003829050.tif 000005
【図５】
0003829050.tif 000006
【図６】
0003829050.tif 000007
【図７】
0003829050.tif 000008
【図８】
0003829050.tif 000009
【図９】
0003829050.tif 000010
【図１０】
0003829050.tif 000011
【図１１】
0003829050.tif 000012