(57)【特許請求の範囲】
【請求項１】
交流電力を直流電力に整流する整流器と、
前記整流器の一方の出力端子と順方向に一端が接続される第１ダイオードと、
前記第１ダイオードの他端と前記整流器の他方の出力端子との間に接続される平滑コンデンサと、
前記第１ダイオードの他端と順方向に一端が接続される第２ダイオードと、
前記第２ダイオードの他端と前記整流器の他方の出力端子との間に直列接続される一対のスイッチング素子と、
前記一対のスイッチング素子の各々と逆並列接続されるダイオードと、
前記一対のスイッチング素子の接続点と前記整流器の一方の出力端子との間に接続される１次巻線を有するとともに負荷回路と接続される２次巻線を有するトランスと、
前記第１および第２ダイオードとそれぞれ並列接続される第１および第２コンデンサと
を備える電源装置。
【請求項２】
交流電力を直流電力に整流する整流器と、
前記整流器の一方の出力端子と順方向に一端が接続される第１ダイオードと、
前記第１ダイオードの他端と前記整流器の他方の出力端子との間に接続される平滑コンデンサと、
前記第１ダイオードの他端と順方向に一端が接続される第２ダイオードと、
前記第２ダイオードの他端と前記整流器の他方の出力端子との間に直列接続される一対のスイッチング素子と、
前記一対のスイッチング素子の各々と逆並列接続されるダイオードと、
前記一対のスイッチング素子の接続点と前記整流器の一方の出力端子との間に接続される１次巻線を有するとともに負荷回路と接続される２次巻線を有するトランスと、
前記整流器の両出力端子間に接続される第１コンデンサと、
前記第２ダイオードと並列接続される第２コンデンサと
を備える電源装置。
【請求項３】
前記１次巻線と並列接続される第１インダクタを備える請求項１または２記載の電源装置。
【請求項４】
前記２次巻線と直列接続される第２インダクタを備え、前記負荷回路は、負荷とコンデンサとの並列回路により構成され、前記２次巻線および第２インダクタの両端間に接続される請求項１〜３のいずれかに記載の電源装置。
【請求項５】
前記トランスは前記第２インダクタとしての漏れインダクタンス成分を有する請求項４記載の電源装置。
【請求項６】
前記一対のスイッチング素子に対して、スイッチング周波数およびオンデューティ比の少なくとも一方を変更可能にオン／オフ制御を行う制御手段を備える請求項１または２記載の電源装置。
【請求項７】
前記交流電力の電圧変動に応じてスイッチング周波数およびオンデューティ比の少なくとも一方を変更して、前記一対のスイッチング素子に対するオン／オフ制御を行う制御手段を備え、前記制御手段は、前記負荷回路に定格出力を供給しているときは前記オンデューティ比を主体に制御する一方、前記負荷回路への出力を低下させたときは前記スイッチング周波数を主体に制御する請求項１または２記載の電源装置。
【請求項８】
前記平滑コンデンサの両端電圧を検出する電圧検出手段と、前記電圧検出手段の検出結果に応じてスイッチング周波数およびデューティ比の少なくとも一方を変更可能に前記一対のスイッチング素子に対するオン／オフ制御を行う制御手段とを備える請求項１または２記載の電源装置。
【請求項９】
印加電圧を所定電圧に制限するクランプ回路を備える請求項１または２記載の電源装置。
【請求項１０】
前記一対のスイッチング素子の少なくとも一方と、少なくとも高周波的に並列接続されるコンデンサを備える請求項１または２記載の電源装置。
【請求項１１】
前記１次巻線を介して前記整流器の両出力端子間に接続されるスイッチング素子に対して、このスイッチング素子の電圧と前記平滑コンデンサの両端電圧とがほぼ等しい場合にオン制御を行う制御手段を備える請求項１または２記載の電源装置。
【請求項１２】
前記１次巻線を介して前記整流器の両出力端子間に接続されるスイッチング素子の両端電圧を検出する電圧検出手段と、
前記電圧検出手段の検出結果を利用して前記一対のスイッチング素子のオン／オフ制御を行う制御手段と
を備える請求項１１記載の電源装置。
【請求項１３】
前記負荷回路は少なくとも２つの共振周波数および少なくとも１つの反共振周波数を有する請求項１または２記載の電源装置。
【請求項１４】
前記負荷回路は、第２インダクタを介して前記２次巻線の両端に接続される第３コンデンサと、第３インダクタを介して前記第３コンデンサの両端に各一端が接続される一対のフィラメントを有する放電ランプと、前記一対のフィラメントの他端間に接続される第４コンデンサとにより成る請求項１３記載の電源装置。
【請求項１５】
前記トランスは前記第２インダクタとしての漏れインダクタンス成分を有する請求項１４記載の電源装置。
【請求項１６】
制御手段を備え、前記負荷回路は放電ランプを含み、前記制御手段は、前記放電ランプを調光点灯する場合には、前記平滑コンデンサの直流電圧を定格点灯時よりも低い値になるように前記一対のスイッチング素子のスイッチング周波数およびデューティ比の少なくとも一方を制御し、前記放電ランプのフィラメントを先行予熱する場合には、前記平滑コンデンサの直流電圧を定格点灯時よりも高い値になるように前記一対のスイッチング素子のスイッチング周波数およびデューティ比の少なくとも一方を制御する請求項１または２記載の電源装置。
【請求項１７】
前記負荷回路は、前記２次巻線の両端に接続されるコンデンサと、このコンデンサの両端に各一端が接続される一対のフィラメントを有する放電ランプとにより成り、前記各フィラメントの両端間には予熱用の共振回路が接続される請求項１または２記載の電源装置。
【請求項１８】
交流電力を直流電力に整流する整流器と、
前記整流器の一方の出力端子と順方向に一端が接続される第１ダイオードと、
前記第１ダイオードの他端と前記整流器の他方の出力端子との間に接続される平滑コンデンサと、
前記第１ダイオードの他端と順方向に一端が接続される第２ダイオードと、
前記第２ダイオードの他端と前記整流器の他方の出力端子との間に直列接続される一対のスイッチング素子と、
前記一対のスイッチング素子の各々と逆並列接続されるダイオードと、
前記一対のスイッチング素子の接続点と前記整流器の一方の出力端子との間に接続される第１インダクタンスと、
負荷回路とともに前記第１インダクタンスと並列に接続される第２インダクタンスと、
前記第１および第２ダイオードとそれぞれ並列接続される第１および第２コンデンサと
を備える電源装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、交流電力の直流電力への整流平滑を行い、この整流平滑で得た直流電圧を高周波電圧に変換して負荷回路に高周波電力を供給する電源装置に関するものである。
【０００２】
【従来の技術】
図５４はこのような従来の電源装置の概略構成図である（特願平９−８８５２６号などを参照）。
【０００３】
この回路構成は交流電源ＡＣを全波整流する整流器ＤＢを有し、この整流器ＤＢの出力端間には容量の比較的小さいコンデンサＣ１が接続される。また、平滑用のコンデンサＣ２と、このコンデンサＣ２と並列接続される一対のトランジスタＴｒ１，Ｔｒ２の直列回路とを備え、コンデンサＣ２の低電位側端子は整流器ＤＢの低電位側の直流出力端子に接続される。整流器ＤＢの高電位側の直流出力端子とトランジスタＴｒ１，Ｔｒ２の接続点との間にトランスＴ１の１次巻線が接続される。トランスＴ１の２次巻線に負荷回路１１が接続され、この負荷回路１１はトランスＴ１の２次巻線の両端にそれぞれフィラメントの一端が接続された放電ランプ（蛍光ランプ）ＦＬと、放電ランプＦＬの各フィラメントの非電源装置側端間に接続した予熱・共振用のコンデンサＣ１１１とを設けたものを用いており、トランスＴ１の漏れインダクタンスとコンデンサＣ１１１とにより共振回路が構成される。また、図５４では、トランジスタＴｒ１，Ｔｒ２にバイポーラトランジスタを用いており、それぞれダイオードＤ１，Ｄ２が逆並列に接続される。トランジスタＴｒ１，Ｔｒ２は制御回路（図示せず）により電源周波数よりも十分高いスイッチング周波数で交互にオン／オフされる。
【０００４】
いま、定常状態の動作について考えると、定常吠態ではコンデンサＣ２は充電されているから、トランジスタＴｒ１がオンになると、コンデンサＣ２、トランジスタＴｒ１、トランスＴ１の１次巻線、コンデンサＣ１およびコンデンサＣ２の経路で電流が流れ、トランスＴ１を介して負荷回路１１へ電力が供給される。このとき、コンデンサＣ２の両端電圧ＶC2はトランスＴ１の漏れインダクタンスとの共振により上昇する。トランジスタＴｒ１がオフするとトランスＴ１の１次巻線に蓄積されたエネルギーが放出され、トランスＴ１、コンデンサＣ１、ダイオードＤ２およびトランスＴ１の経路で電流が流れ続け、コンデンサＣ１の両端電圧がさらに上昇する。
【０００５】
続いてトランジスタＴｒ２がオンすると、トランスＴ１の漏れインダクタンスとコンデンサＣ１１１，Ｃ１との共振作用により、コンデンサＣ１、トランスＴ１、トランジスタＴｒ２およびコンデンサＣ１の経路で共振電流が流れる。このとき、コンデンサＣ１の両端電圧ＶC1が下降し始め、この両端電圧が整流器ＤＢの直流出力電圧よりも低くなると、交流電源ＡＣから入力電流が引き込まれて、交流電源ＡＣ、整流器ＤＢ、トランスＴ１、トランジスタＴｒ２、整流器ＤＢおよび交流電源ＡＣの経路で電流が流れる。そして、トランジスタＴｒ２がオフすると、交流電源ＡＣ、整流器ＤＢ、トランスＴ１、ダイオードＤ１、コンデンサＣ２、整流器ＤＢおよび交流電源ＡＣの経路で電流が流れ続け、トランジスタＴｒ１をオンすると最初の状態に戻る。
【０００６】
図５５は交流電源ＡＣの電圧Ｖｓの１周期にわたる動作波形図を示しており、上から順番に、コンデンサＣ１の両端電圧ＶC1の波形、トランスＴ１の1次巻線に流れる電流ＩT1の波形、交流電源ＡＣからの入力電流Ｉinの波形、および負荷回路１１の放電ランプＦＬに流れるランプ電流ＩFLの波形を示している。
【０００７】
ところで、図５４には示していないが、この種の高周波電力を負荷回路１１に与える回路では、交流電源ＡＣヘの高周波成分の混入を防止するために、交流電源ＡＣと整流器ＤＢとの間に高周波阻止用のフィルタ回路を挿入することが一般的に行なわれている。このようなフィルタ回路を設けることにより、交流電源ＡＣからの入力電流Ｉinは図５５の一番下の正弦波状の波形になる。すなわち、図５５に示した「Ｉinフィルタなし」の包絡線成分のみが抽出され、交流電源ＡＣの電圧Ｖｓにほぼ比例した入力電流が得られる。
【０００８】
また、入力電流波形はコンデンサＣ１の容量が重要な因子となる。例えば、コンデンサＣ２の両端電圧の振幅が大きくなるときには、図５６（ａ）のように交流電源ＡＣから高周波阻止用フィルタヘの入力電流Ｉinが流れている期間に極性が反転して大きなノイズが発生する。また、コンデンサＣ１の両端電圧の振幅が小さくなるときには、図５６（ｃ）のように高周波阻止用フィルタヘの入力電流に休止区間が生じる。いずれの場合も交流電源ＡＣに対してノイズが混入するので、図５６（ｂ）のような入力電流となるようにコンデンサＣ１の容量を設定することで、入力電流高調波が低減されるだけでなく、入力力率も高くなる。
【０００９】
なお、特開平１０−１４２５７号公報には、整流器の出力端子およびダイオードの接点と、カップリングコンデンサおよびインダクタからなる直列回路との間に、第２のインピーダンス要素を接続すると共に、ダイオードを介して第２のインピーダンスの両端に、負荷回路を接続して成る電源装置が開示されている。
【００１０】
【発明が解決しようとする課題】
しかし、図５４に示す従来の電源装置において、トランスＴ１の１次巻線に印加される電圧は、電圧ＶC2と電圧ＶC1の差の電圧であり、電圧ＶC2はほぼ一定の直流電圧であるから、電圧ＶC1から直流成分を除いた波形となる。このため、負荷電流ＩFLは図５５に示すように脈流谷部で高く、脈流山部で小さくなる。負荷電流ＩFLの波高率を下げようとすると、電圧ＶC2を高くしなければならず、コンデンサＣ２の高耐圧化によるコストアップとなる。また、トランジスタＴｒ２のオン時に入力電流と共振電流が足し合わされるため、トランジスタＴｒ２がオフする瞬間のトランジスタＴｒ２に流れる電流は大きくなる。特に入力電流がピークとなる脈流山部で非常に大きくなる。このため、高ＶC2とスイッチ電流大によりトランジスタＴｒ２のスイッチング損失が大きくなり、回路効率が低くなるという課題があった。
【００１１】
本発明の目的とするところは、入力電流高調波が少なく、平滑コンデンサの電圧が低くとも負荷回路に流れる電流の波高率が小さく、スイッチング素子の損失を低減した電源装置を提供することにある。
【００１２】
【課題を解決するための手段】
上記課題を解決するための請求項１記載の発明の電源装置は、交流電力を直流電力に整流する整流器と、前記整流器の一方の出力端子と順方向に一端が接続される第１ダイオードと、前記第１ダイオードの他端と前記整流器の他方の出力端子との間に接続される平滑コンデンサと、前記第１ダイオードの他端と順方向に一端が接続される第２ダイオードと、前記第２ダイオードの他端と前記整流器の他方の出力端子との間に直列接続される一対のスイッチング素子と、前記一対のスイッチング素子の各々と逆並列接続されるダイオードと、前記一対のスイッチング素子の接続点と前記整流器の一方の出力端子との間に接続される１次巻線を有するとともに負荷回路と接続される２次巻線を有するトランスと、前記第１および第２ダイオードとそれぞれ並列接続される第１および第２コンデンサとを備えるものである。
【００１３】
この構成では、第１および第２コンデンサに生じる電圧によって、トランスの１次巻線に印加する電圧の波高値がほぼ一定になり、負荷回路に流れる電流の波高率が小さくなる。この結果、スイッチング素子の損失低減が可能になる。
【００１４】
請求項２記載の発明の電源装置は、交流電力を直流電力に整流する整流器と、前記整流器の一方の出力端子と順方向に一端が接続される第１ダイオードと、前記第１ダイオードの他端と前記整流器の他方の出力端子との間に接続される平滑コンデンサと、前記第１ダイオードの他端と順方向に一端が接続される第２ダイオードと、前記第２ダイオードの他端と前記整流器の他方の出力端子との間に直列接続される一対のスイッチング素子と、前記一対のスイッチング素子の各々と逆並列接続されるダイオードと、前記一対のスイッチング素子の接続点と前記整流器の一方の出力端子との間に接続される１次巻線を有するとともに負荷回路と接続される２次巻線を有するトランスと、前記整流器の両出力端子間に接続される第１コンデンサと、前記第２ダイオードと並列接続される第２コンデンサとを備えるものである。
【００１５】
この構成でも、第１および第２コンデンサに生じる電圧によって、トランスの１次巻線に印加する電圧の波高値がほぼ一定になり、負荷回路に流れる電流の波高率が小さくなる。この結果、スイッチング素子の損失低減が可能になる。
【００１６】
なお、前記１次巻線と並列接続される第１インダクタを備える構成でもよい（請求項３）。この構成でも、負荷回路に流れる電流の波高率低減およびスイッチング素子の損失低減が可能になる。
【００１７】
また、前記２次巻線と直列接続される第２インダクタを備え、前記負荷回路は、負荷とコンデンサとの並列回路により構成され、前記２次巻線および第２インダクタの両端間に接続される構成でもよい（請求項４）。この構成でも、負荷回路に流れる電流の波高率低減およびスイッチング素子の損失低減が可能になる。
【００１８】
また、前記トランスは前記第２インダクタとしての漏れインダクタンス成分を有する構成でもよい（請求項５）。この構成でも、負荷回路に流れる電流の波高率低減およびスイッチング素子の損失低減が可能になる。
【００１９】
また、前記一対のスイッチング素子に対して、スイッチング周波数およびオンデューティ比の少なくとも一方を変更可能にオン／オフ制御を行う制御手段を備える構成でもよい（請求項６）。この構成によれば、負荷回路への供給電力量の調整が可能になる。また、負荷回路が放電ランプを含む場合には、先行予熱、始動並びに調光点灯などの制御が可能になる。さらに、消費電力の変動に起因する直流電圧の異常昇圧によるスイッチング素子などの破壊防止が可能になる。
【００２０】
また、前記交流電力の電圧変動に応じてスイッチング周波数およびオンデューティ比の少なくとも一方を変更して、前記一対のスイッチング素子に対するオン／オフ制御を行う制御手段を備え、前記制御手段は、前記負荷回路に定格出力を供給しているときは前記オンデューティ比を主体に制御する一方、前記負荷回路への出力を低下させたときは前記スイッチング周波数を主体に制御する構成でもよい（請求項７）。この構成によれば、交流電力の電圧が変動しても負荷電流を許容範囲内に納めることが可能となる。
【００２１】
また、前記平滑コンデンサの両端電圧を検出する電圧検出手段と、前記電圧検出手段の検出結果に応じてスイッチング周波数およびデューティ比の少なくとも一方を変更可能に前記一対のスイッチング素子に対するオン／オフ制御を行う制御手段とを備える構成でもよい（請求項８）。この構成では、回路が正常に動作している場合には、検出電圧が所定レベルになるように制御することで負荷回路に安定出力が得られ、負荷回路が放電ランプを含む場合には照明のちらつきを抑制することができる。また、回路に異常が発生した場合には、電圧の異常昇圧を検出して発振を停止するなどの制御を行うことで、過電圧による素子の破壊防止が可能になる。
【００２２】
また、印加電圧を所定電圧に制限するクランプ回路を備える構成でもよい（請求項９）。この構成によれば、回路素子への過電圧の印加防止および回路素子の破壊防止が可能になる。
【００２３】
また、前記一対のスイッチング素子の少なくとも一方と、少なくとも高周波的に並列接続されるコンデンサを備える構成でもよい（請求項１０）。この構成によれば、スイッチング素子の損失低減、回路効率の向上、およびノイズやコストの低減が可能になる。
【００２４】
また、前記１次巻線を介して前記整流器の両出力端子間に接続されるスイッチング素子に対して、このスイッチング素子の電圧と前記平滑コンデンサの両端電圧とがほぼ等しい場合にオン制御を行う制御手段を備える構成でもよい（請求項１１）。この構成によれば、スイッチオン時の損失増加の抑制が可能になる。
【００２５】
また、前記１次巻線を介して前記整流器の両出力端子間に接続されるスイッチング素子の両端電圧を検出する電圧検出手段と、前記電圧検出手段の検出結果を利用して前記一対のスイッチング素子のオン／オフ制御を行う制御手段とを備える構成でもよい（請求項１２）。この構成によれば、スイッチオン時の損失増加の抑制が可能になる。
【００２６】
また、前記負荷回路は少なくとも２つの共振周波数および少なくとも１つの反共振周波数を有する構成でもよい（請求項１３）。この構成によれば、負荷回路に流れる電流の波高率低減およびスイッチング素子の損失低減が可能になる。
【００２７】
また、前記負荷回路は、第２インダクタを介して前記２次巻線の両端に接続される第３コンデンサと、第３インダクタを介して前記第３コンデンサの両端に各一端が接続される一対のフィラメントを有する放電ランプと、前記一対のフィラメントの他端間に接続される第４コンデンサとにより成る構成でもよい（請求項１４）。この構成によれば、例えば負荷回路が細管型の放電ランプを含む場合、最適な予熱制御が可能になり、好適な始動および点灯が可能になる。
【００２８】
また、前記トランスは前記第２インダクタとしての漏れインダクタンス成分を有する構成でもよい（請求項１５）。この構成によれば、例えば負荷回路が細管型の放電ランプを含む場合、最適な予熱制御が可能になり、好適な始動および点灯が可能になる。
【００２９】
また、制御手段を備え、前記負荷回路は放電ランプを含み、前記制御手段は、前記放電ランプを調光点灯する場合には、前記平滑コンデンサの直流電圧を定格点灯時よりも低い値になるように前記一対のスイッチング素子のスイッチング周波数およびデューティ比の少なくとも一方を制御し、前記放電ランプのフィラメントを先行予熱する場合には、前記平滑コンデンサの直流電圧を定格点灯時よりも高い値になるように前記一対のスイッチング素子のスイッチング周波数およびデューティ比の少なくとも一方を制御する構成でもよい（請求項１６）。この構成によれば、例えば負荷回路が細管型の放電ランプを含む場合、最適な予熱制御が可能になり、好適な始動および点灯が可能になる。
【００３０】
さらに、前記負荷回路は、前記２次巻線の両端に接続されるコンデンサと、このコンデンサの両端に各一端が接続される一対のフィラメントを有する放電ランプとにより成り、前記各フィラメントの両端間には予熱用の共振回路が接続される構成でもよい（請求項１７）。この構成によれば、例えば負荷回路が細管型の放電ランプを含む場合、最適な予熱制御が可能になり、好適な始動および点灯が可能になる。
【００３１】
請求項１８記載の発明の電源装置は、交流電力を直流電力に整流する整流器と、前記整流器の一方の出力端子と順方向に一端が接続される第１ダイオードと、前記第１ダイオードの他端と前記整流器の他方の出力端子との間に接続される平滑コンデンサと、前記第１ダイオードの他端と順方向に一端が接続される第２ダイオードと、前記第２ダイオードの他端と前記整流器の他方の出力端子との間に直列接続される一対のスイッチング素子と、前記一対のスイッチング素子の各々と逆並列接続されるダイオードと、前記一対のスイッチング素子の接続点と前記整流器の一方の出力端子との間に接続される第１インダクタンスと、負荷回路とともに前記第１インダクタンスと並列に接続される第２インダクタンスと、前記第１および第２ダイオードとそれぞれ並列接続される第１および第２コンデンサとを備えるものである。
【００３２】
この構成では、第１および第２コンデンサに生じる電圧によって、第１インダクタンスに印加する電圧の波高値がほぼ一定になり、負荷回路に流れる電流の波高率が小さくなる。この結果、スイッチング素子の損失低減が可能になる。
【００３３】
【発明の実施の形態】
図１は本発明の第１実施形態に係る電源装置の概略構成図、図２〜図６は本電源装置の動作説明図、図７および図８は本電源装置の動作時における各部の信号波形図で、これらの図を用いて以下に第１実施形態の説明を行う。
【００３４】
本電源装置は、図１に示すように、交流電源ＡＣからの交流電力を直流電力に全波整流する整流器ＤＢと、この整流器ＤＢの正極性出力端子と順方向にアノードが接続されるダイオードＤ１１（第１ダイオード）と、このダイオードＤ１１のカソードと整流器ＤＢの負極性出力端子との間に接続される平滑用のコンデンサＣ１０と、ダイオードＤ１１のカソードと順方向にアノードが接続されるダイオードＤ１２（第２ダイオード）と、このダイオードＤ１２のカソードと整流器ＤＢの負極性出力端子との間に直列接続されるＦＥＴＱ１，Ｑ２（一対のスイッチング素子）と、これらＦＥＴＱ１，Ｑ２のオン／オフ制御を行う制御回路１０と、ＦＥＴＱ１，Ｑ２の接続点と整流器ＤＢの正極性出力端子との間に接続される１次巻線ｎ１１を有するとともに負荷回路１１と接続される２次巻線ｎ１２を有するトランスＴ１１と、ダイオードＤ１１，Ｄ１２とそれぞれ並列接続されるコンデンサＣ１１，Ｃ１２とを備えている。
【００３５】
ただし、ＦＥＴＱ１，Ｑ２の各々は、例えばＭＯＳＦＥＴであり、ソース・サブストレートが接続されており、ドレインおよびソースにそれぞれカソードおよびアノードが接続（逆並列接続）される寄生ダイオードを有する構造になっている。
【００３６】
また、制御回路１０は、交流電源ＡＣの周波数よりも十分に高いスイッチング周波数の動作でＦＥＴＱ１，Ｑ２を交互にオン／オフさせる。すなわち、スイッチング周波数は、１周期の間で交流電源ＡＣの電圧が一定と見なせる程度に設定される。
【００３７】
また、負荷回路１１は、２次巻線ｎ１２の両端と各一端が接続される一対のフィラメントを有する放電ランプ（蛍光ランプ）ＦＬと、上記一対のフィラメントの各他端間に接続される予熱・共振用のコンデンサＣ１１１とにより構成されている。
【００３８】
さらに、トランスＴ１１はリーケージトランスであり、このトランスＴ１の漏れインダクタンスとコンデンサＣ１１１とにより共振回路が形成される構成になっている。
【００３９】
次に、上記構成の本電源装置の回路動作について図２〜図８を参照しながら説明する。ただし、図７の時点ｔ１１はＦＥＴＱ２のオン時点を示す。また、図７における電圧ＶQ1、ＶQ2、ＶC11 、ＶC12 および電流ＩT11 、ＩQ1、ＩQ2、Ｉinの各々は図１に示す同符号の信号と対応している。同様に、図８における電圧ＶC11 、ＶC12 、ＶT11 、および電流ＩT11 、Ｉinの各々も図１に示す同符号の信号に対応している。さらに、図８の電流ＩFLは放電ランプＦＬに流れる電流を示す。
【００４０】
コンデンサＣ１０の充電後の定常状態において、図７に示す時点ｔ１２になると、図２の矢印線に示すように、コンデンサＣ１０、コンデンサＣ１１、１次巻線ｎ１１、ＦＥＴＱ２およびコンデンサＣ１０の経路に電流ＩT11 が流れ、コンデンサＣ１０が電源となって、コンデンサＣ１１が充電されてその電圧ＶC11 が上昇するとともにトランスＴ１１を介して負荷回路１１に電力が供給される。
【００４１】
この後、コンデンサＣ１１の電圧ＶC11 がコンデンサＣ１０の電圧ＶC10 と整流器ＤＢの出力電圧|Ｖｓ|との差電圧（ＶC10 −|Ｖｓ|）に上昇すると（図７の時点ｔ１３）、図３の矢印線に示すように、交流電源ＡＣ、整流器ＤＢ、１次巻線ｎ１１、ＦＥＴＱ２、整流器ＤＢおよび交流電源ＡＣの経路に電流ＩT11 が流れ、交流電源ＡＣから本電源装置内に入力電流Ｉinが引き込まれる。ここで、図７から、ＦＥＴＱ１，Ｑ２がオン／オフを１回繰り返す期間において、交流電源ＡＣから入力電流Ｉinが引き込まれる期間（時点ｔ１３〜ｔ１５）が存在するのが分かる。
【００４２】
この後、ＦＥＴＱ２がオフになると（図７の時点ｔ１４）、図４の矢印線に示すように、１次巻線ｎ１１を流れた電流によってエネルギーを蓄積したトランスＴ１１、および交流電源ＡＣが電源となって、交流電源ＡＣ、整流器ＤＢ、１次巻線ｎ１１、ＦＥＴＱ１の寄生ダイオード、コンデンサＣ１２、コンデンサＣ１０、整流器ＤＢおよび交流電源ＡＣの経路に電流ＩT11 が流れ、入力電流Ｉinを引き込みつつコンデンサＣ１０，Ｃ１２が充電される。このとき、コンデンサＣ１２の電圧ＶC12 は、図７に示すように、トランスＴ１１の漏れインダクタンスとの共振作用により上昇する。また、ＦＥＴＱ１がオンになる。
【００４３】
ＦＥＴＱ１がオンになると、トランスＴ１１の漏れインダクタンスおよびコンデンサＣ１１，Ｃ１２，Ｃ１１１の共振作用によって、図５の矢印線に示すように、コンデンサＣ１１、コンデンサＣ１２、ＦＥＴＱ１、１次巻線ｎ１１およびコンデンサＣ１１の経路に共振電流が流れる。この後、コンデンサＣ１１，Ｃ１２の電圧ＶC11 ，ＶC12 が下降に転じ（図７の時点ｔ１５）、これらのエネルギーがトランスＴ１１を介して負荷回路１１に供給される。このとき、１次巻線ｎ１１に流れる電流の向きがＦＥＴＱ２のオン時とは逆向きになるから、負荷回路１１に交番した高周波電圧が印加されることになる。
【００４４】
この後、コンデンサＣ１１，Ｃ１２の電圧ＶC11 ，ＶC12 が０になると（図７の時点ｔ１６）、それぞれに並列接続されているダイオードＤ１１，Ｄ１２がオンして上記共振電流が引き続き流れる。
【００４５】
この後、ＦＥＴＱ１がオフになると（図７の時点ｔ１７）、図６の矢印線に示すように、１次巻線ｎ１１、コンデンサＣ１１、コンデンサＣ１０、ＦＥＴＱ２の寄生ダイオードおよび１次巻線ｎ１１の経路に電流が流れて、トランスＴ１１に蓄積されたエネルギーが放出される。
【００４６】
この後、トランスＴ１１に蓄積されたエネルギーの放出が完了すると（時点ｔ１８）、図２に示した時点ｔ１２の回路動作に戻る。
【００４７】
上記回路動作が周期的に繰り返されることにより、負荷回路１１に高周波電力が供給される。すなわち、交流電源ＡＣの１周期に亘って上記の主要な信号波形を観察すると図８に示すようになる。
【００４８】
ここで、この図８に示すように、交流電源ＡＣの電圧Ｖｓが正弦波状に上昇および下降すると、コンデンサＣ１１の電圧ＶC11 が正弦波状に下降および上昇するが、この電圧ＶC11 と、電圧Ｖｓが正弦波状に上昇および下降すると同様に上昇および下降するコンデンサＣ１２の電圧ＶC12 とによって、１次巻線ｎ１１に印加する電圧ＶT11 はほぼ一定の変動レベル（振幅）の電圧になる。この結果、２次側の負荷回路１１に流れる電流ＩFLの波高率（振幅変動率）が小さくなる。
【００４９】
以上、第１実施形態によれば、コンデンサＣ１０の電圧を高くしなくても、負荷回路１１に流れる電流の波高率を小さくすることが可能になる。
【００５０】
また、コンデンサＣ１０の電圧にコンデンサＣ１２の電圧が重畳するので、コンデンサＣ１０の電圧を低めに設定することが可能になる。さらに、コンデンサＣ１２の電圧が図７に示すように共振的に上昇するので、ＦＥＴＱ２に印加するオフ時点の電圧がコンデンサＣ１０の電圧と等しく、コンデンサＣ１０の電圧を低めに設定する分だけスイッチング損失の低減が可能になる。
【００５１】
さらに、図１では、入力側にフィルタ回路が設けられていないが、一般的な従来例に従って、交流電源ＡＣと整流器ＤＢとの間に高周波阻止用のフィルタ回路を設けると、交流電源ＡＣへの高周波成分の混入防止が可能になる。このとき、コンデンサＣ１１の電圧振幅が大きすぎると、図５６（ａ）と同様に交流電源ＡＣから入力電流が引き込まれている期間に極性が反転して大きなノイズが発生する一方、逆に小さすぎると、図５６（ｃ）と同様に入力電流に休止区間が生じて交流電源ＡＣにノイズが混入するので、図５６（ｂ）と同様な入力電流となるように、コンデンサＣ１１の容量を設定するのが望ましい。この結果、入力電流の高調波低減が可能になるとともに、入力力率を高くすることが可能になる。
【００５２】
このように、第１実施形態では、従来構成よりもコンデンサＣ１０の電圧を低くしつつ負荷回路１１に出力される電流の波高率をさらに下げ、スイッチング損失を低減することできるので、回路効率の向上およびコスト低減が可能となる。
【００５３】
図９は本発明の第２実施形態に係る電源装置の概略構成図で、この図を用いて以下に第２実施形態の説明を行うと、本電源装置は、１次巻線ｎ１１と並列接続されるインダクタＬ１をさらに備えているほかは、第１実施形態の電源装置と同様に構成されている。
【００５４】
第２実施形態におけるトランスＴ１１の１次側励磁インダクタンスおよびインダクタＬ１の並列回路の等価インダクタンスを、第１実施形態におけるトランスＴ１１の１次側励磁インダクタンスにほぼ等しくなるように設定すれば、本電源装置の回路動作は第１実施形態とほぼ同様となる。したがって、第２実施形態によれば、第１実施形態と同様の効果を奏することが可能になる。
【００５５】
図１０は本発明の第３実施形態に係る電源装置の概略構成図で、この図を用いて以下に第３実施形態の説明を行うと、本電源装置は、整流器ＤＢ、コンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥＴＱ１，Ｑ２、トランスＴ１１および制御回路１０を第１実施形態と同様に備えているほか、２次巻線ｎ１２と直列接続されるインダクタＬ２をさらに備え、負荷回路１１が２次巻線ｎ１２およびインダクタＬ２の両端間に接続される構成になっている。
【００５６】
ただし、インダクタＬ２は、第１実施形態におけるトランスＴ１１の漏れインダクタンスに代えて使用されるものである。したがって、本電源装置の回路動作は第１実施形態とほぼ同様となるので、第１実施形態と同様の効果を奏することが可能になる。
【００５７】
図１１は本発明の第４実施形態に係る電源装置の概略構成図で、この図を用いて以下に第４実施形態の説明を行うと、本電源装置は、整流器ＤＢ、コンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥＴＱ１，Ｑ２およびトランスＴ１１を第１実施形態と同様に備えているほか、第１実施形態と相違する点として、ＦＥＴＱ１，Ｑ２に対して、スイッチング周波数およびオンデューティ比の少なくとも一方を変更可能にオン／オフ制御を行う制御回路２０を備えている。
【００５８】
ここで、ＦＥＴＱ１，Ｑ２に対するスイッチング周波数、オン期間およびデューティ比などの少なくとも１つを適宜変更すれば、負荷回路１１への供給電力量を所望の値に調整することが可能になる。
【００５９】
例えは、制御回路２０がＦＥＴＱ２のオン時間を短くするようにオン／オフ制御を行うと、交流電源ＡＣから引き込まれる入力電流Ｉinを減少させることができる。また、制御回路２０が、放電ランプＦＬの消費電力が少ない先行予熱時や始動時などで、ＦＥＴＱ２の１周期に占めるオン期間の割合を少なくするように制御を行うと、コンデンサＣ１０の電圧の異常昇圧を抑制可能となる。
【００６０】
以上、第４実施形態によれば、放電ランプの先行予熱、始動および点灯制御が可能となる。また、負荷回路への供給電力の調整、すなわち放電ランプの調光点灯が可能になる。さらに、消費電力の変動に起因する直流電圧の異常昇圧によるＦＥＴなどの破壊防止が可能になる。
【００６１】
図１２は本発明の第５実施形態に係る電源装置の概略構成図で、この図を用いて以下に第５実施形態の説明を行うと、本電源装置は、整流器ＤＢ、コンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥＴＱ１，Ｑ２およびトランスＴ１１を第１実施形態と同様に備えているほか、第１実施形態と相違する制御回路３０を備えている。
【００６２】
図１３〜図１５はこの制御回路３０の動作説明図で、これらの図をさらに用いて制御回路３０について詳述する。近年、照明器具の小型化、放電ランプの高効率化および省資源化を目的として、放電ランプを細径化する傾向にあり、これに伴って、放電ランプのフィラメントコイルが、細径の放電ランプ内で十分長くなるようにさらに細くなる傾向にある。
【００６３】
このような放電ランプでは、フィラメントコイルの寿命、すなわち放電ランプの寿命を確保するために、点灯時のフィラメント電流に対して上限値が規定されている（図１３参照）。この上限値は先行予熱時のフィラメント電流下限値よりも低くなっている（図１４参照）。また、細管型の放電ランプは、先行予熱時の点灯を防止するための無負荷２次電圧の上限値と調光点灯時の両端電圧との差が小さい特性を有するとともに、比較的高いランプインピーダンスを有するので、これら両者で直流電圧ＶC10 の値が等しい場合、無負荷時と調光時の共振特性にあまり差が生じなくなる。この結果、Ｃ予熱方式の場合、先行予熱時と調光点灯時の動作周波数（スイッチング周波数）の差が小さくなり、先行予熱時と調光点灯時とのフィラメント電流に差をつけ難くなる。
【００６４】
そこで、調光点灯時には、ＦＥＴＱ２のオンデューティ比を上述のように直流電圧ＶC10 の値が等しいときよりも小さくして、入力電力に対する負荷への供給電力の比を大きくすることで、直流電圧ＶC10 を下げてなるべく低い周波数で点灯させる。また、先行予熱時には、ＦＥＴＱ２のオンデューティ比を上述のように直流電圧ＶC10 の値が等しいときよりも大きくして、入力電力に対するフィラメントヘの供給電力の比を小さくすることで、直流電圧ＶC10 を許容範囲で上げてなるべく高い周波数で点灯させる。
【００６５】
具体的には、調光点灯時の場合、図１３に示すように、オンデューティ比を小さくする前に周波数ｆｄ２で点灯していたものを、オンデューティ比を小さくして電圧ＶC10 を下げ、ランプ電流ＩFLが等しく、フィラメント電流Ｉｆが点灯時の上限値以下となる周波数ｆｄ１に周波数を下げて調光点灯を行なう。
【００６６】
他方、先行予熱時の場合、図１４に示すように、オンデューティ比を大きくする前に周波数ｆpre2で予熱を行なっていたものを、オンデューティ比を大きくして直流電圧ＶC10 を許容範囲で上げ、フィラメント電流Ｉｆが先行予熱時の下限値よりも大きく、無負荷２次電圧が上限値以下となる周波数ｆpre1に周波数を上げて先行予熱を行なう。
【００６７】
このように、制御回路３０による信号によってＦＥＴＱ１，Ｑ２の動作を変更し、各動作での直流電圧を図１５に示すように変更することで、放電ランプが細管型であっても、Ｃ予熱方式によって予熱条件を満足しつつ放電ランプの点灯が行なえる。
【００６８】
図１６は本発明の第６実施形態に係る電源装置の概略構成図で、この図を用いて以下に第６実施形態の説明を行うと、本電源装置は、整流器ＤＢ、コンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥＴＱ１，Ｑ２および制御回路１０を第１実施形態と同様に備えているほか、第１実施形態との相違点として、整流器ＤＢの正極性出力端子とＦＥＴＱ１，Ｑ２の接続点との間に接続される１次巻線ｎ２１を有するとともに２次巻線ｎ２２，ｎ２３，ｎ２４を有するトランスＴ２１を備えている。
【００６９】
そして、このトランスＴ２１の２次巻線ｎ２２には、コンデンサＣ２１１と放電ランプＦＬとの並列回路が接続されており、また、２次巻線ｎ２３は、放電ランプＦＬの一方のフィラメントの両端にコンデンサＣ２１２と直列接続されており、さらに２次巻線ｎ２４は、放電ランプＦＬの他方のフィラメントの両端にコンデンサＣ２１３と直列接続されている。なお、図１６では、負荷回路２１は、コンデンサＣ２１１〜Ｃ２１３および放電ランプＦＬにより構成されている。
【００７０】
このように、第６実施形態では、放電ランプＦＬは、コンデンサＣ２１２および２次巻線ｎ２３により成る共振回路によって一方のフィラメントが予熱されるとともに、コンデンサＣ２１３および２次巻線ｎ２４により成る共振回路によって他方のフィラメントが予熱される。これにより、主共振回路とフィラメント予熱用の共振回路とを独立させて設計可能になるので、例えば放電ランプが細管型であっても、最適な予熱設定が可能になり、放電ランプを好適に点灯させることができる。
【００７１】
図１７は本発明の第７実施形態に係る電源装置の概略構成図で、この図を用いて以下に第７実施形態の説明を行うと、本電源装置は、整流器ＤＢ、コンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥＴＱ１，Ｑ２、トランスＴ１１および制御回路１０を第１実施形態と同様に備えているほか、第１実施形態との相違点として、ＦＥＴＱ１のドレインと一端が接続されるコンデンサＣ１３、およびこのコンデンサＣ１３の他端とＦＥＴＱ１のソースとの間に接続される１次巻線ｎ３１を有するとともに２次巻線ｎ３２，ｎ３３を有するトランスＴ３１を備えている。
【００７２】
そして、このトランスＴ３１の２次巻線ｎ３２は、放電ランプＦＬの一方のフィラメントの両端にコンデンサＣ２１２と直列接続されており、また２次巻線ｎ３３は、放電ランプＦＬの他方のフィラメントの両端にコンデンサＣ２１３と直列接続されている。すなわち、フィラメント予熱用の共振回路であるコンデンサＣ１３と１次巻線ｎ３１の直列回路をＦＥＴＱ１に並列接続し、各フィラメントの両端にフィラメント予熱用の共振回路を並列接続して、２次巻線ｎ３２，ｎ３３から放電ランプＦＬのフィラメント予熱電流を取り出す構成になっている。なお、図１７では、図１６と同様に、コンデンサＣ２１１〜Ｃ２１３および放電ランプＦＬにより負荷回路２１が構成されている。
【００７３】
このように、第７実施形態では、放電ランプＦＬは、コンデンサＣ２１２および２次巻線ｎ３２により成る共振回路によって一方のフィラメントが予熱されるとともに、コンデンサＣ２１３および２次巻線ｎ３３により成る共振回路によって他方のフィラメントが予熱される。これにより、主共振回路とフィラメント予熱用の共振回路とを独立させて設計可能になるので、例えば放電ランプが細管型であっても、最適な予熱設定が可能になり、放電ランプを好適に点灯させることができる。また、ＦＥＴＱ１がこの寄生ダイオードとダイオードＤ１２によってクランプされるので、ＦＥＴＱ１の両端電圧は、振幅が直流電圧ＶC10 と等しい矩形波となる。このＦＥＴＱ１の電圧を用いてフィラメント予熱用の共振回路を構成することで、波高率の小さい予熱電流を供給できる。
【００７４】
図１８は本発明の第８実施形態に係る電源装置の概略構成図で、この図を用いて以下に第８実施形態の説明を行うと、本電源装置は、整流器ＤＢ、コンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥＴＱ１，Ｑ２、トランスＴ１１および制御回路１０を第１実施形態と同様に備えているほか、第１実施形態との相違点として、２次巻線ｎ１２と直列接続される１次巻線ｎ４１を有するとともに、２次巻線ｎ４２，ｎ４３を有するトランスＴ４１を備えている。
【００７５】
そして、このトランスＴ４１の２次巻線ｎ４１は、放電ランプＦＬの一方のフィラメントの両端にコンデンサＣ２１２と直列接続されており、また２次巻線ｎ４３は、放電ランプＦＬの他方のフィラメントの両端にコンデンサＣ２１３と直列接続されている。なお、図１８では、図１６と同様に、コンデンサＣ２１１〜Ｃ２１３および放電ランプＦＬにより負荷回路２１が構成されている。
【００７６】
このように、第８実施形態では、放電ランプＦＬは、コンデンサＣ２１２および２次巻線ｎ４１により成る共振回路によって一方のフィラメントが予熱されるとともに、コンデンサＣ２１３および２次巻線ｎ４３により成る共振回路によって他方のフィラメントが予熱される。これにより、主共振回路とフィラメント予熱用の共振回路とを独立させて設計可能になるので、例えば放電ランプが細管型であっても、最適な予熱設定が可能になり、放電ランプを好適に点灯させることができる。
【００７７】
図１９は上記第１実施形態に係る電源装置の別の負荷回路への適用例を示す図で、その負荷回路３１は、トランスＴ１１の１次巻線ｎ１２と並列接続されるコンデンサＣ２１１と、このコンデンサＣ２１１の両端と各一端が接続される一対のフィラメントを有する放電ランプＦＬと、その一対のフィラメントの各他端間に接続されるコンデンサＣ１１１とにより構成されている。
【００７８】
図１９では、コンデンサＣ２１１を設けたので、フィラメント電流に対する設計自由度が向上し、例えば、細管型の放電ランプ用の簡易設計が可能になる。また、放電ランプＦＬに対して電源装置側にコンデンサＣ２１１が接続されているので、放電ランプＦＬの脱着時にトランスＴ１１に蓄積されたエネルギーに起因するスパイク状の高電圧の発生を防止可能になる。
【００７９】
図２０は本発明の第９実施形態に係る電源装置の概略構成図で、この図を用いて以下に第９実施形態の説明を行うと、本電源装置は、整流器ＤＢ、コンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥＴＱ１，Ｑ２およびトランスＴ１１を第１実施形態と同様に備えているほか、第１実施形態と相違する点として、ＦＥＴＱ１，Ｑ２に対して種々のオン／オフ制御を行うものであって、例えば、定格点灯時に交流電圧Ｖｓが変動する場合、負荷電流が許容範囲内に入るようにスイッチング周波数を一定にしてオンデューティ比を適宜変更しながら、オン／オフ制御行う制御回路４０を備えている。ただし、交流電圧Ｖｓの定格電圧は１００Ｖであるとする。
【００８０】
図２１は負荷電流に対するＦＥＴＱ２のオンデューティ比の特性およびスイッチング周波数に対するＦＥＴＱ２のオンデューティ比の特性をそれぞれ上部および下部に示す図で、この図をさらに用いて制御回路４０について詳述する。
【００８１】
スイッチング周波数を一定にして、入力電流を引き込むＦＥＴＱ２のオンデューティ比を５０％よりも大きくすると、負荷回路１１に供給される電力は低下するが、入力電流が増大するので、直流電圧ＶC10 は上昇する。オンデューティ比が５０％よりも少し大きいところでは、直流電圧ＶC10 の上昇による負荷電流ＩFLの増大の方が大きくなり、オンデューティ比に灯する負荷電流ＩFLのピークは、図２１に示すように、オンデューティ比５０％から大きい方にずれる。この特性を利用して、電源電圧Ｖｓが低くなったとき、オンデューティ比を５０％よりも大きいｄ２にすれば、負荷電流ＩFLが許容範囲内に収まることになる。
【００８２】
また、共振回路において、共振周波数ｆ０に近いほど無効電流成分が減少して回路効率が向上するので、図２１に示すように、電源電圧Ｖｓの変動時においてもスイッチング周波数を一定にし、入力電流を引き込むＦＥＴＱ２のオンデューティ比をｄ１，ｄ２，ｄ３のように変化させて負荷電流ＩFLが許容範囲内に入るように制御が行われる。
【００８３】
以上、本第９実施形態によれば、交流電源Ｖｓの電圧変動に応じて入力電流を引き込むＦＥＴＱ２のオンデューティ比を変更制御することで、交流電源ＡＣの電圧Ｖｓが変動した場合においても負荷電流ＩFLを許容範囲向に収めることが可能となる。
【００８４】
図２２は本発明の第１０実施形態に係る電源装置の概略構成図で、この図を用いて以下に第１０実施形態の説明を行うと、本電源装置は、整流器ＤＢ、コンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥＴＱ１，Ｑ２およびトランスＴ１１を第１実施形態と同様に備えているほか、第１実施形態と相違する点として、ＦＥＴＱ１，Ｑ２に対して種々のオン／オフ制御を行うものであって、例えば、定格点灯時に交流電圧Ｖｓが変動する場合、負荷電流が許容範囲内に入るようにスイッチング周波数およびオンデューティ比を、どちらかといえばオンデューティ比を主体に適宜変更しながら、オン／オフ制御行う制御回路５０を備えている。
【００８５】
図２３は負荷電流に対するＦＥＴＱ２のオンデューティ比の特性およびスイッチング周波数に対するＦＥＴＱ２のオンデューティ比の特性をそれぞれ上部および下部に示す図で、この図をさらに用いて制御回路５０について詳述する。
【００８６】
第９実施形態では、電源電圧Ｖｓの変動時において、スイッチング周波数を一定として、入力電流を引き込むＦＥＴＱ２のオンデューティ比をｄ１，ｄ２，ｄ３のように変更して負荷電流を許容範囲内に収める制御が行われる。このとき、交流電源ＡＣの電圧Ｖｓが高くなるに従って、オンデューティ比が５０％よりどんどん小さくなり、負荷電流の正弦波状の波形が歪んでしまう。負荷回路に放電ランプを含む場合、負荷電流の歪に起因する高周波成分がノイズとなって放射する問題が生じる。
【００８７】
そこで、第１０実施形態では、図２３に示すように、オンデューティ比が小さくなりすぎるＶｓ＞１００Ｖにおいて、スイッチング周波数を高くしてオンデューティ比をなるべく５０％に近づけ、負荷電流の歪に起因する高周波成分を低減するように制御が行われる。例えば、Ｖｓが１１０Ｖのときには、オンデューティ比をｄ３より高いｄ３’にするとともにスイッチング周波数を上げてオン／オフ制御が行われる。要するに、回路効率と負荷電流の高調波成分がトレードオフとなるように各交流電源電圧でのスイッチング周波数とオンデューティ比を適切に設定する制御が行われる。
【００８８】
以上、本第１０実施形態によれば、交流電源Ｖｓの電圧変動に応じて入力電流を引き込むＦＥＴＱ２のスイッチング周波数およびオンデューティ比を適切に変更制御することで、交流電源ＡＣの電圧Ｖｓが変動した場合においても負荷電流を許容範囲向に収めることが可能になるとともに、放電ランプから放射されるノイズを低減することが可能となる。
【００８９】
図２４は本発明の第１１実施形態に係る電源装置の概略構成図で、この図を用いて以下に第１１実施形態の説明を行うと、本電源装置は、整流器ＤＢ、コンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥＴＱ１，Ｑ２およびトランスＴ１１を第１実施形態と同様に備えているほか、第１実施形態と相違する点として、ＦＥＴＱ１，Ｑ２に対して種々のオン／オフ制御を行うものであって、例えば、定格点灯時に交流電圧Ｖｓが変動する場合、スイッチング周波数およびオンデューティ比を、オンデューティ比を主体に適宜変更しながら、オン／オフ制御を行う一方、負荷回路１１を定格出力よりも低い出力で駆動している時に交流電圧Ｖｓが変動する場合、スイッチング周波数およびオンデューティ比を、スイッチング周波数を主体に適宜変更しながら、オン／オフ制御を行う制御回路６０を備えている。
【００９０】
図２５は負荷電流に対するＦＥＴＱ２のオンデューティ比の特性およびスイッチング周波数に対するＦＥＴＱ２のオンデューティ比の特性をそれぞれ上部および下部に示す図で、この図をさらに用いて制御回路６０について詳述する。
【００９１】
第９実施形態では、電源電圧Ｖｓの変動時において、スイッチング周波数を一定として、入力電流を引き込むＦＥＴＱ２のオンデューティ比をｄ１，ｄ２，ｄ３のように変更して負荷電流を許容範囲内に収める制御が行われる。このとき、負荷回路１１の放電ランプＦＬを調光点灯可能に本電源装置を構成すると、調光点灯時には直流電圧ＶC10 の昇圧を抑制するために小さなオンデューティ比でオン／オフ制御が行われるので、出力を低下させたときに負荷電流の波形の歪が大きくなってしまう。
【００９２】
そこで、第１１実施形態では、図２５に示すように、調光点灯時に交流電圧Ｖｓが変動する場合、オンデューティ比がなるべく大きな値をとるとともにあまり変化しないように、交流電源ＡＣの電圧Ｖｓに応じてオンデューティ比およびスイッチング周波数を、スイッチング周波数を主体に適宜変更し、負荷電流の歪に起因する高調波成分を低減する制御が行われる。例えば、電圧Ｖｓが１００Ｖのときにはオンデューティ比をｄ１より大きいｄ１’にしてスイッチング周波数を高くし、また電圧Ｖｓが１１０Ｖのときにはオンデューティ比をｄ３より大きいｄ３’にしてスイッチング周波数を高くする制御が行われる。
【００９３】
ただし、細管型の放電ランプＦＬに対してＣ予熱方式を用いる場合には、スイッチング周波数を高くしすきるとフィラメントの予熱電流が増加して予熱条件を満足しなくなるおそれがあるので、予熱条件を満足する範囲内（図２５の「スイッチング周波数上限」以下の範囲）でスイッチング周波数を調整する制御が行われる。これによって、Ｃ予熱条件を満足しつつ交流電源Ｖｓの電圧変動時に負荷電流を許容範囲内に収め、負荷電流の高調波成分を低減することができる。
【００９４】
以上、本第１１実施形態によれば、交流電源Ｖｓの電圧変動に応じて入力電流を引き込むＦＥＴＱ２のスイッチング周波数およびオンデューティ比を適切に変更制御することで、交流電源ＡＣの電圧Ｖｓが変動した場合においても負荷電流を許容範囲向に収めることが可能になるとともに、放電ランプから放射されるノイズを低減することが可能となる。
【００９５】
図２６は本発明の第１２実施形態に係る電源装置の概略構成図で、この図を用いて以下に第１２実施形態の説明を行うと、本電源装置は、整流器ＤＢ、コンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥＴＱ１，Ｑ２およびトランスＴ１１を第１実施形態と同様に備えているほか、第１実施形態と相違する点として、コンデンサＣ１０の両端電圧を検出する電圧検出回路１２、およびこの電圧検出回路１２の検出結果に応じて、スイッチング周波数、オン期間およびデューティ比などを適宜変更しながらＦＥＴＱ１，Ｑ２に対する停止を含むオン／オフ制御を行う制御回路７０を備えている。
【００９６】
例えは、電圧検出回路１２により検出される電圧値が所定値となるように、スイッチング周波数、オン期間およびデューティ比などを適宜変更しながらＦＥＴＱ１，Ｑ２に対するオン／オフ制御が行われる。これにより、コンデンサＣ１０が上記所定値の一定電圧を保持することができる。この結果、安定した出力特性が得られるとともに、負荷回路が放電ランプを含む場合、照明のちらつきを抑えることが可能になる。
【００９７】
また、電圧検出回路１２により検出される電圧値が異常とみなされるレベル以上になると、ＦＥＴＱ１，Ｑ２のスイッチング動作停止の制御が行われる。これにより、過電圧による回路素子の破壊を防止することができる。
【００９８】
図２７は本発明の第１３実施形態に係る電源装置の概略構成図で、この図を用いて以下に第１３実施形態の説明を行うと、本電源装置は、整流器ＤＢ、コンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥＴＱ１，Ｑ２、トランスＴ１１および制御回路１０を第１実施形態と同様に備えているほか、第１実施形態と相違する点として、ＦＥＴＱ２に並列接続されるコンデンサＣP1をさらに備えている。
【００９９】
図２８〜図３２は本電源装置の動作説明図、図３３は本電源装置の動作時における各部の信号波形図で、これらの図を用いて本第１３実施形態の動作について説明する。
【０１００】
コンデンサＣ１０の充電後の定常状態において、図３３に示す時点ｔ２２になると、図２８の矢印線に示すように、コンデンサＣ１０、コンデンサＣ１１、１次巻線ｎ１１、ＦＥＴＱ２およびコンデンサＣ１０の経路に電流ＩT11 が流れ、コンデンサＣ１０が電源となって、コンデンサＣ１１が充電されて電圧ＶC11 が上昇するとともにトランスＴ１１を介して負荷回路１１に電力が供給される。このとき、電流ＩT11 はコンデンサＣP1には流れない。
【０１０１】
この後、コンデンサＣ１１の電圧ＶC11 がコンデンサＣ１０の電圧ＶC10 と整流器ＤＢの出力電圧|Ｖｓ|との差電圧（ＶC10 −|Ｖｓ|）に上昇すると（図３３の時点ｔ２３）、図２９の矢印線に示すように、交流電源ＡＣ、整流器ＤＢ、１次巻線ｎ１１、ＦＥＴＱ２、整流器ＤＢおよび交流電源ＡＣの経路に電流ＩT11 が流れ、交流電源ＡＣから本電源装置内に入力電流Ｉinが引き込まれる。
【０１０２】
この後、ＦＥＴＱ２がオフになると（図３３の時点ｔ２４）、図３０に示すように、トランスＴ１１に蓄積したエネルギーによって、コンデンサＣP1を充電する電流ＩCP1 が流れ、ＦＥＴＱ２の両端電圧ＶQ2が穏やかに上昇する一方、ＦＥＴＱ２を流れる電流ＩQ2が瞬時にゼロになる。これにより、ＦＥＴＱ２のスイッチング損失が大幅に低減される。
【０１０３】
電圧ＶQ1がゼロになると、図３０に示すように、１次巻線ｎ１１を流れた電流によってエネルギーを蓄積したトランスＴ１１、および交流電源ＡＣが電源となって、交流電源ＡＣ、整流器ＤＢ、１次巻線ｎ１１、ＦＥＴＱ１の寄生ダイオード、コンデンサＣ１２、コンデンサＣ１０、整流器ＤＢおよび交流電源ＡＣの経路に電流ＩT11 が流れ、入力電流Ｉinを引き込みつつコンデンサＣ１０，Ｃ１２が充電される。このとき、コンデンサＣ１２の電圧ＶC12 は、図３３に示すように、トランスＴ１１の漏れインダクタンスとの共振作用により上昇する。また、ＦＥＴＱ１がオンになる。
【０１０４】
ＦＥＴＱ１がオンになると、トランスＴ１１の漏れインダクタンスおよびコンデンサＣ１１，Ｃ１２，Ｃ１１１の共振作用によって、図３１の矢印線に示すように、コンデンサＣ１１、コンデンサＣ１２、ＦＥＴＱ１、１次巻線ｎ１１およびコンデンサＣ１１の経路に共振電流が流れる。この後、コンデンサＣ１１，Ｃ１２の電圧ＶC11 ，ＶC12 が下降に転じ（図３３の時点ｔ２５）、これらのエネルギーがトランスＴ１１を介して負荷回路１１に供給される。このとき、１次巻線ｎ１１に流れる電流の向きがＦＥＴＱ２のオン時とは逆向きになるから、負荷回路１１に交番した高周波電圧が印加されることになる。
【０１０５】
この後、コンデンサＣ１１，Ｃ１２の電圧ＶC11 ，ＶC12 が０になると（図３３の時点ｔ２６）、それぞれに並列接続されているダイオードＤ１１，Ｄ１２がオンして上記共振電流が引き続き流れる。
【０１０６】
この後、ＦＥＴＱ１がオフになると（図３３の時点ｔ２７）、図３２に示すように、トランスＴ１１に蓄積したエネルギーによって、コンデンサＣP1を充電する電流ＩCP1 が流れ、ＦＥＴＱ１の両端電圧ＶQ1が穏やかに上昇する一方、ＦＥＴＱ１を流れる電流ＩQ1が瞬時にゼロになる。これにより、ＦＥＴＱ１のスイッチング損失が大幅に低減される。
【０１０７】
電圧ＶQ2がゼロになると、図３２に示すように、１次巻線ｎ１１、コンデンサＣ１１、コンデンサＣ１０、ＦＥＴＱ２の寄生ダイオードおよび１次巻線ｎ１１の経路に電流が流れて、トランスＴ１１に蓄積されたエネルギーが放出される。
【０１０８】
この後、トランスＴ１１に蓄積されたエネルギーの放出が完了すると（時点ｔ２８）、図２８に示した時点ｔ２２の回路動作に戻る。
【０１０９】
以上、第１３実施形態によれば、コンデンサＣ１０の電圧を高くしなくても、負荷回路１１に流れる電流の波高率を小さくすることが可能になるなどのほか、ＦＥＴのオフ時点の電圧上昇を緩やかにすることにより、スイッチング損失の低減が可能になる。
【０１１０】
図３４は本発明の第１４実施形態に係る電源装置の概略構成図で、この図を用いて以下に第１４実施形態の説明を行うと、本電源装置は、整流器ＤＢ、コンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥＴＱ１，Ｑ２、トランスＴ１１および制御回路１０を第１実施形態と同様に備えているほか、第１実施形態との相違点としてコンデンサＣP2をさらに備えている。
【０１１１】
このコンデンサＣP2は、一端がＦＥＴＱ２のドレインに接続されているとともに、他端がコンデンサＣ１０を介してＦＥＴＱ２のソース側に接続されている。すなわち、高周波的には、コンデンサＣP2はＦＥＴＱ２と並列接続されているのと等価である。したがって、第１４実施形態によれば、第１３実施形態と同様、スイッチング損失の低減が可能になる。
【０１１２】
図３５は本発明の第１５実施形態に係る電源装置の概略構成図で、この図を用いて以下に第１５実施形態の説明を行うと、本電源装置は、整流器ＤＢ、コンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥＴＱ１，Ｑ２、トランスＴ１１および制御回路１０を第１実施形態と同様に備えているほか、第１実施形態との相違点として、ＦＥＴＱ１と並列接続されるコンデンサＣP3をさらに備えている。ただし、コンデンサＣP3にはコンデンサＣ１１，Ｃ１２よりも小さい容量のものが使用される。これにより、回路動作は第１３実施形態とほぼ同様になるので、スイッチング損失の低減が可能になる。
【０１１３】
図３６は本発明の第１６実施形態に係る電源装置の制御回路の概略構成図、図３７はその制御回路の動作説明図で、これらの図を用いて以下に第１６実施形態の説明を行う。
【０１１４】
本電源装置は、整流器ＤＢ、コンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥＴＱ１，Ｑ２およびトランスＴ１１を第１実施形態と同様に備えているほか、第１実施形態との相違点として、調光点灯可能に負荷回路１１に対する供給電力量を調整すべく、スイッチング周波数、オン期間およびデューティ比などを適宜変更しながら、ＦＥＴＱ１，Ｑ２のオン／オフ制御を行う制御回路８０を備えている。
【０１１５】
この制御回路８０は、図３６に示すように、例えばμＰＤ５５５５Ｃなどの無安定マルチバイブレータ３０１と、この発振周波数を決めるコンデンサＣｂ１および可変抵抗Ｒｂ１と、例えばμＰＤ５５５５Ｃなどの単安定マルチバイブレータ３０２と、この出力パルスのＨｉｇｈ期間を決めるコンデンサＣｂ２および抵抗Ｒｂ２と、例えば単安定マルチバイブレータ３０２の出力パルスＶｂ１がＨｉｇｈのときにＦＥＴＱ１をオンにしてＦＥＴＱ２をオフにするドライバ３０３とにより構成されている。
【０１１６】
次に、制御回路８０による回路動作の概略を説明すると、定格点灯時には、ＦＥＴＱ１，Ｑ２は、図３７（ａ）に示すように交互にオン／オフされる。この定格点灯から調光点灯に移行すると、放電ランプＦＬの出力を下げるため、ＦＥＴＱ１，Ｑ２は、図３７（ｂ）に示すように、高めに変更されたスイッチング周波数の出力パルスで交互にオン／オフされる。このとき、ＦＥＴＱ２のオフ期間を一定にしておくと、スイッチング周波数が高くなっても、ＦＥＴＱ２の電圧ＶQ2は、コンデンサＣ１０の電圧ＶC10 と略等しくなるまで低下し、この結果、スイッチング損失を低減することができる。
【０１１７】
図３８は本発明の第１７実施形態に係る電源装置の概略構成図、図３９は本電源装置の制御回路の動作説明図で、これらの図を用いて以下に第１７実施形態の説明を行う。
【０１１８】
本電源装置は、図３８に示すように、整流器ＤＢ、コンデンサＣ１０〜Ｃ１２、ダイオードＤ１１，Ｄ１２、ＦＥＴＱ１，Ｑ２およびトランスＴ１１を第１実施形態と同様に備えているほか、第１実施形態との相違点として、コンデンサＣ１０と並列接続される抵抗Ｒ１１，Ｒ１２の直列回路により成り、この直列回路の接続点からコンデンサＣ１０の両端電圧を電圧Ｖ１として出力する検出回路２２と、ＦＥＴＱ２と並列接続される抵抗Ｒ２１，Ｒ２２の直列回路により成り、この直列回路の接続点からＦＥＴＱ２のドレイン・ソース電圧を電圧Ｖ２として出力する検出回路２３と、調光点灯可能に負荷回路１１に対する供給電力を調整すべく、検出回路２２，２３からの両出力信号に応じて、ＦＥＴＱ１，Ｑ２のオン／オフ制御を行う制御回路９０とを備えている。
【０１１９】
ただし、抵抗Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２は、（Ｒ１２／（Ｒ１１＋Ｒ１２））＞（Ｒ２２／（Ｒ２１＋Ｒ２２））を満足する値に設定されているものとする。
【０１２０】
制御回路９０は、電圧Ｖ１，Ｖ２をそれぞれ非反転入力端子および反転入力端子で取り込むコンパレータ４０１と、このコンパレータ４０１の出力端子と電圧Ｖccのラインとの間に接続される抵抗Ｒ３と、周波数およびデューティ比が可変になっている発振器４０２と、コンパレータ４０１および発振器４０２の両出力Ｖ３，Ｖ４のアンドをとるアンド回路４０３と、このアンド回路４０３の出力Ｖ５に応じてＦＥＴＱ１，Ｑ２のオン／オフを行うドライバ回路４０４とにより構成されている。
【０１２１】
次に、制御回路９０による回路動作の概略を説明すると、定格点灯時には、ＦＥＴＱ１，Ｑ２は、図３９（ａ）に示すように交互にオン／オフされる。この定格点灯から調光点灯に移行すると、放電ランプＦＬの出力を下げるため、ＦＥＴＱ１，Ｑ２は、図３９（ｂ）に示すように、高めに変更されたスイッチング周波数の動作で交互にオン／オフされる。このとき、コンパレータ４０１の出力Ｖ３は、電圧Ｖ１が電圧Ｖ２より高ければＨｉｇｈとなり、低ければＬｏｗとなる。他方、発信器４０２の出力は、ＦＥＴＱ１，Ｑ２のオン期間をアンバランスにするように変更される。そして、これらの出力Ｖ３，Ｖ４のアンド結果Ｖ５がドライバ回路４０４の入力信号となり、ＦＥＴＱ１，Ｑ２のスイッチング周波数が高くなっても、電圧ＶC10 と電圧ＶQ2とがほぼ等しく、かつ、発信器４０２の出力がＨｉｇｈである場合にのみＦＥＴＱ２がオンになる。したがって、第１６実施形態と同様に、スイッチング損失の増大を防止することが可能になる。
【０１２２】
図４０は上記第１実施形態に係る電源装置の別の負荷回路への適用例を示す図で、その負荷回路４１は、トランスＴ１１の１次巻線ｎ１２と並列接続されるコンデンサＣ２１１と、このコンデンサＣ２１１の両端と各一端が接続される一対のフィラメントを有する放電ランプＦＬと、その一対のフィラメントの各他端間に接続される予熱・共振用のコンデンサＣ１１１と、コンデンサＣ２１１と放電ランプＦＬとの両接続ラインの一方に介在するインダクタＬ３とにより構成されている。
【０１２３】
ここで、トランスＴ１１の高周波振動を高周波振動源ＨＦとし、２次巻線ｎ１２側から見たトランスＴ１１のリーケージインダクタンスをＬとすれば、図４０に示す回路は図４１に示す等価回路に置き換えることができる。
【０１２４】
そして、この等価回路は、インダクタンスＬ、インダクタＬ３およびコンデンサＣ１１１，Ｃ２１１により構成される共振回路により２つの共振周波数ｆ01，ｆ02を持つので、その周波数特性は図４２に示すようになる。ただし、図４２に示すｆ03は、インダクタＬ３およびコンデンサＣ１１１の各値を用いて次の（数１）で与えられる反共振周波数である。
【０１２５】
【数１】
0003755371.tif 000002
【０１２６】
軽負荷時には共振周波数ｆ01，ｆ02で負荷両端電圧Ｖｚ、フィラメント電流Ｉｆがピーク値を持ち、共振周波数ｆ01，ｆ02の間の反共振周波数ｆ03でディップとなる。
【０１２７】
放電ランプＦＬの点灯および調光は共振周波数ｆ01近傍における出力の取れる周波数領域ｆ１で行なう。一方、先行予熱は、適正な先行予熱電流および放電が開始しない程度に低い無負荷２次電圧の確保が可能な共振周波数ｆ02近傍における周波数ｆpre で行う。
【０１２８】
放電ランプＦＬが細管型である場合、点灯時には、予熱電流低減のためにコンデンサＣ１１１の容量を小さく設定する必要がある。一方、先行予熱時には、予熱電流を大きくする必要がある。このとき、図４０では、共振の第２ピークにより大きな先行予熱電流を流すことが可能となるのである。ただし、先行予熱時の無負荷２次電圧と先行予熱電流の関係を設定するには、インダクタンスＬ、インダクタＬ３およびコンデンサＣ１１１，Ｃ２１１の定数を調整すればよく、これらの定数を調整すると、共振周波数ｆ01，ｆ02の周波数間隔が変わって共振カーブが変わる。
【０１２９】
以上、図４０の構成によれば、負荷共振回路に２つの共振点と１つの反共振点の存在により、放電ランプが細管型であっても予熱条件を満足されることが可能になり、その細管型の放電ランプを最適に点灯させることができる。
【０１３０】
なお、図４０では、トランスＴ１１はリーケージトランスであるが、これに限らず、リーケージ分を持たないトランスの２次側にそのリーケージ分に相当するインダクタを接続する構成でもよいのは言うまでもない。
【０１３１】
図４３は本発明の第１８実施形態に係る電源装置の概略構成図で、この図を用いて以下に第１８実施形態の説明を行うと、本電源装置は、ＦＥＴＱ１，Ｑ２と並列接続されるクランプ回路１４をさらに備えているほかは第１実施形態の電源回路と同様に構成されている。
【０１３２】
クランプ回路１４は、回路が正常に動作している場合には高インピーダンスであり、回路動作にはほとんど影響を及ぼさない。これに対して、負荷回路１１のインピーダンスが急変するなどの異常時、例えば放電ランプＦＬの脱着時やエミレス時などで電圧共振的な動作を行っているコンデンサＣ１２の電圧が急激に上昇する時、その電圧がある所定の電圧値でクランプされる。これにより、回路素子への過電圧の印加が防止され、回路素子の破壊防止が可能になる。
【０１３３】
図４４は本発明の第１９実施形態に係る電源装置の概略構成図で、この図を用いて以下に第１９実施形態の説明を行うと、本電源装置は、ＦＥＴＱ２と並列接続されるクランプ回路２４をさらに備えているほかは第１実施形態の電源回路と同様に構成されている。
【０１３４】
本第１９実施形態においても、第１８実施形態と同様に、負荷回路１１のインピーダンスが急変するなどの異常時において電圧共振的な動作を行なっているコンデンサＣ１２の電圧が急激に上昇する時、ある所定の電圧値のクランプで、回路素子への過電圧の印加が防止され、回路素子の破壊防止が可能になる。
【０１３５】
図４５は本発明の第２０実施形態に係る電源装置の概略構成図で、この図を用いて以下に第２０実施形態の説明を行うと、本電源装置は、コンデンサＣ１２と並列接続されるクランプ回路３４をさらに備えているほかは第１実施形態の電源回路と同様に構成されている。
【０１３６】
本第２０実施形態においても、第１８実施形態と同様に、負荷回路１１のインピーダンスが急変するなどの異常時において電圧共振的な動作を行なっているコンデンサＣ１２の電圧が急激に上昇する時、ある所定の電圧値のクランプで、回路素子への過電圧の印加が防止され、回路素子の破壊防止が可能になる。
【０１３７】
図４６は本発明の第２１実施形態に係る電源装置の概略構成図で、この図を用いて以下に第２１実施形態の説明を行うと、本電源装置は、コンデンサＣ１１，Ｃ１２の接続点とＦＥＴＱ１，Ｑ２の接続点との間に接続されるクランプ回路４４をさらに備えているほかは第１実施形態の電源回路と同様に構成されている。
【０１３８】
本第２１実施形態においても、第１８実施形態と同様に、負荷回路１１のインピーダンスが急変するなどの異常時において電圧共振的な動作を行なっているコンデンサＣ１２の電圧が急激に上昇する時、ある所定の電圧値のクランプで、回路素子への過電圧の印加が防止され、回路素子の破壊防止が可能になる。
【０１３９】
図４７は本発明の第２２実施形態に係る電源装置の概略構成図で、この図を用いて以下に第２２実施形態の説明を行うと、本電源装置は、ＦＥＴＱ１，Ｑ２と並列接続されるクランプ回路５４をさらに備えているほかは第１２実施形態の電源回路と同様に構成されている。
【０１４０】
クランプ回路５４は、ＦＥＴＱ１のドレインとアノードが接続されるダイオード５４０、このダイオード５４０のカソードとＦＥＴＱ２のソースとの間に接続されるコンデンサＣ５４０、およびこのコンデンサＣ５４０と並列接続される抵抗Ｒ５４０により構成されている。
【０１４１】
回路が正常に動作している場合、コンデンサＣ５４０には、コンデンサＣ１２の電圧ＶC12 とコンデンサＣ１０の電圧ＶC10 との和のほぼピーク電圧が印加する。
【０１４２】
これに対し、負荷回路１１のインピーダンスが急変するなどの異常時において電圧共振的な動作を行なっているコンデンサＣ１２の電圧が急激に上昇する時、ダイオードＤ５４０がオンしてコンデンサＣ５４０が充電されることで、電圧の急激な上昇が抑制され、回路素子への過電圧の印加が防止される。これにより、例えばコンデンサＣ１２の電圧上昇を検出してＦＥＴＱ１，Ｑ２を制御して、回路素子に過大なストレスがかからないように回路を保護する構成が可能になる。
【０１４３】
なお、異常時に瞬間的に発生する過大な電圧によって回路素子が破壊しないようにコンデンサＣ５４０の容量を選ぶ。また、抵抗Ｒ５４０は、正常時にはコンデンサＣ５４０に上記ピーク電圧が保持され、異常時にはコンデンサＣ５４０の保持電圧が回路素子の破壊を防ぐ電圧に抑えられるようにコンデンサＣ５４０の放電量を調整するものである。
【０１４４】
本第２２実施形態においても、第１８実施形態と同様に、負荷回路１１のインピーダンスが急変するなどの異常時において、回路素子への過電圧の印加防止が可能になり、回路素子の破壊防止が可能になる。
【０１４５】
図４８は本発明の第２３実施形態に係る電源装置の概略構成図で、この図を用いて以下に第２３実施形態の説明を行う。
【０１４６】
本電源装置は、ＦＥＴＱ１，Ｑ２の接続点とアノードが接続されるダイオード６４０、このダイオード５４０のカソードとコンデンサＣ１１，Ｃ１２の接続点との間に接続されるコンデンサＣ６４０、およびこのコンデンサＣ６４０と並列接続される抵抗Ｒ６４０により成るクランプ回路６４をさらに備えているほかは第１２実施形態の電源回路と同様に構成されている。
【０１４７】
本第２３実施形態においても、第２２実施形態と同様に、負荷回路１１のインピーダンスが急変するなどの異常時において電圧共振的な動作を行なっているコンデンサＣ１２の電圧が急激に上昇する時、ある所定の電圧値のクランプで、回路素子への過電圧の印加が防止され、回路素子の破壊防止が可能になる。
【０１４８】
図４９は本発明の第２４実施形態に係る電源装置の概略構成図で、この図を用いて以下に第２４実施形態の説明を行うと、本電源装置は、ＦＥＴＱ１，Ｑ２と並列接続されるクランプ回路７４をさらに備えているほかは第１実施形態の電源回路と同様に構成されている。
【０１４９】
クランプ回路７４は、ある所定の電圧以下では高インピーダンスで、所定の電圧になるとインピーダンスが変化してその電圧以上印加されないような回路保護素子であり、図４９にはＺＮＲが例示されている。
【０１５０】
本第２４実施形態においても、第１８実施形態と同様、負荷回路１１のインピーダンスが急変するなどの異常時において、ある所定の電圧値のクランプで、回路素子への過電圧の印加防止が可能になり、回路素子の破壊防止が可能になる。
【０１５１】
なお、上記種々の実施形態では、ダイオードＤ１１にコンデンサＣ１１が並列接続される構成になっているが、この構成に限らず、図５０に示すように、整流器ＤＢの両出力端子間にコンデンサＣ２１を接続する構成でもよい。例えば、交流電源ＡＣからの交流電力を直流電力に整流する整流器ＤＢと、この整流器ＤＢの正極性出力端子と順方向にアノードが接続されるダイオードＤ１１（第１ダイオード）と、このダイオードＤ１１のカソードと整流器ＤＢの負極性出力端子との間に接続される平滑用のコンデンサＣ１０と、ダイオードＤ１１のカソードと順方向にアノードが接続されるダイオードＤ１２（第２ダイオード）と、このダイオードＤ１２のカソードと整流器ＤＢの負極性出力端子との間に直列接続されるＦＥＴＱ１，Ｑ２（一対のスイッチング素子）と、これらＦＥＴＱ１，Ｑ２のオン／オフ制御を行う制御回路１０と、ＦＥＴＱ１，Ｑ２の接続点と整流器ＤＢの正極性出力端子との間に接続される１次巻線ｎ１１を有するとともに負荷回路１１と接続される２次巻線ｎ１２を有するトランスＴ１１と、整流器ＤＢの両出力端子間に接続されるコンデンサＣ２１（第１コンデンサ）と、ダイオードＤ１２と並列接続されるコンデンサＣ１２（第２コンデンサ）とにより成る構成でもよい。この構成では、図５１に示すように、コンデンサＣ２１の電圧ＶC21 がコンデンサＣ１０の電圧ＶC10 および入力電圧Ｖｓの整流後の電圧でクランプされる電圧波形になる。したがって、電圧ＶC21 と電圧ＶC12 とにより、図５１に示すような電圧ＶT11 が１次巻線ｎ１１に印加するので、トランスＴ１１には、ほぼ一定の変動レベルとなる電圧が印加されることになる。この結果、２次側の負荷回路１１に流れる電流ＩFLの波高率が小さくなり、第１実施形態と同様の効果を奏することが可能になる。
【０１５２】
また、図５０に示す構成のほかに、図５２に示すように、例えば、交流電源ＡＣからの交流電力を直流電力に整流する整流器ＤＢと、この整流器ＤＢの負極性出力端子と順方向にカソードが接続されるダイオードＤ３１（第１ダイオード）と、このダイオードＤ３１のアノードと整流器ＤＢの正極性出力端子との間に接続される平滑用のコンデンサＣ３０と、ダイオードＤ３１のアノードと順方向にカソードが接続されるダイオードＤ３２（第２ダイオード）と、このダイオードＤ３２のアノードと整流器ＤＢの正極性出力端子との間に直列接続されるＦＥＴＱ１，Ｑ２（一対のスイッチング素子）と、これらＦＥＴＱ１，Ｑ２のオン／オフ制御を行う制御回路１０と、ＦＥＴＱ１，Ｑ２の接続点と整流器ＤＢの負極性出力端子との間に接続される１次巻線ｎ１１を有するとともに負荷回路１１と接続される２次巻線ｎ１２を有するトランスＴ１１と、ダイオードＤ３１，Ｄ３２とそれぞれ並列接続されるコンデンサＣ３１，Ｃ３２（第１および第２コンデンサ）とにより電源装置を構成しても、第１実施形態と同様の効果が得られることは言うまでもない。
【０１５３】
さらに、上記各実施形態では、負荷に対してトランスを使用する構成になっているが、必ずしも負荷に対してトランスを使用する構成にする必要はない。この構成例を図５３に示す。この図に示す電源装置は、交流電源ＡＣからの交流電力を直流電力に全波整流する整流器ＤＢと、この整流器ＤＢの正極性出力端子と順方向にアノードが接続されるダイオードＤ１１と、このダイオードＤ１１のカソードと整流器ＤＢの負極性出力端子との間に接続される平滑用のコンデンサＣ１０と、ダイオードＤ１１のカソードと順方向にアノードが接続されるダイオードＤ１２と、このダイオードＤ１２のカソードと整流器ＤＢの負極性出力端子との間に直列接続されるＦＥＴＱ１，Ｑ２と、これらＦＥＴＱ１，Ｑ２のオン／オフ制御を行う制御回路１０と、ＦＥＴＱ１，Ｑ２の接続点と整流器ＤＢの正極性出力端子との間に接続されるインダクタンスＬ１と、負荷回路１１とともにインダクタンスＬ１と並列に接続されるインダクタンスＬ２と、ダイオードＤ１１，Ｄ１２とそれぞれ並列接続されるコンデンサＣ１１，Ｃ１２とを備える。このような構成でも、コンデンサＣ１１，Ｃ１２に生じる電圧によって、インダクタンスＬ１に印加する電圧の波高値がほぼ一定になり、負荷回路１１に流れる電流の波高率が小さくなる。この結果、ＦＥＴＱ１，Ｑ２の損失低減が可能になる。ところで、図５３の接続例は一例であって、上記各実施形態のトランスＴ１１をインダクタンスＬ１，Ｌ２に代えた構成でもその実施形態と同様の効果が得られるのである。
【０１５４】
【発明の効果】
以上のことから明らかなように、請求項１記載の発明によれば、交流電力を直流電力に整流する整流器と、前記整流器の一方の出力端子と順方向に一端が接続される第１ダイオードと、前記第１ダイオードの他端と前記整流器の他方の出力端子との間に接続される平滑コンデンサと、前記第１ダイオードの他端と順方向に一端が接続される第２ダイオードと、前記第２ダイオードの他端と前記整流器の他方の出力端子との間に直列接続される一対のスイッチング素子と、前記一対のスイッチング素子の各々と逆並列接続されるダイオードと、前記一対のスイッチング素子の接続点と前記整流器の一方の出力端子との間に接続される１次巻線を有するとともに負荷回路と接続される２次巻線を有するトランスと、前記第１および第２ダイオードとそれぞれ並列接続される第１および第２コンデンサとを備えるので、負荷回路に流れる電流の波高率低減およびスイッチング素子の損失低減が可能になる。
【０１５５】
請求項２記載の発明によれば、交流電力を直流電力に整流する整流器と、前記整流器の一方の出力端子と順方向に一端が接続される第１ダイオードと、前記第１ダイオードの他端と前記整流器の他方の出力端子との間に接続される平滑コンデンサと、前記第１ダイオードの他端と順方向に一端が接続される第２ダイオードと、前記第２ダイオードの他端と前記整流器の他方の出力端子との間に直列接続される一対のスイッチング素子と、前記一対のスイッチング素子の各々と逆並列接続されるダイオードと、前記一対のスイッチング素子の接続点と前記整流器の一方の出力端子との間に接続される１次巻線を有するとともに負荷回路と接続される２次巻線を有するトランスと、前記整流器の両出力端子間に接続される第１コンデンサと、前記第２ダイオードと並列接続される第２コンデンサとを備えるので、負荷回路に流れる電流の波高率低減およびスイッチング素子の損失低減が可能になる。
【０１５６】
請求項３記載の発明によれば、前記１次巻線と並列接続される第１インダクタを備えるので、負荷回路に流れる電流の波高率低減およびスイッチング素子の損失低減が可能になる。
【０１５７】
請求項４記載の発明によれば、前記２次巻線と直列接続される第２インダクタを備え、前記負荷回路は、負荷とコンデンサとの並列回路により構成され、前記２次巻線および第２インダクタの両端間に接続されるので、負荷回路に流れる電流の波高率低減およびスイッチング素子の損失低減が可能になる。
【０１５８】
請求項５記載の発明によれば、前記トランスは前記第２インダクタとしての漏れインダクタンス成分を有するので、負荷回路に流れる電流の波高率低減およびスイッチング素子の損失低減が可能になる。
【０１５９】
請求項６記載の発明によれば、前記一対のスイッチング素子に対して、スイッチング周波数およびオンデューティ比の少なくとも一方を変更可能にオン／オフ制御を行う制御手段を備えるので、負荷回路への供給電力量の調整が可能になる。また、負荷回路が放電ランプを含む場合には、先行予熱、始動並びに調光点灯などの制御が可能になる。さらに、消費電力の変動に起因する直流電圧の異常昇圧によるスイッチング素子などの破壊防止が可能になる。
【０１６０】
請求項７記載の発明によれば、前記交流電力の電圧変動に応じてスイッチング周波数およびオンデューティ比の少なくとも一方を変更して、前記一対のスイッチング素子に対するオン／オフ制御を行う制御手段を備え、前記制御手段は、前記負荷回路に定格出力を供給しているときは前記オンデューティ比を主体に制御する一方、前記負荷回路への出力を低下させたときは前記スイッチング周波数を主体に制御するので、交流電力の電圧が変動しても負荷電流を許容範囲内に納めることが可能となる。
【０１６１】
請求項８記載の発明によれば、前記平滑コンデンサの両端電圧を検出する電圧検出手段と、前記電圧検出手段の検出結果に応じてスイッチング周波数およびデューティ比の少なくとも一方を変更可能に前記一対のスイッチング素子に対するオン／オフ制御を行う制御手段とを備えるので、回路が正常に動作している場合には、検出電圧が所定レベルになるように制御することで負荷回路に安定出力が得られ、負荷回路が放電ランプを含む場合には照明のちらつきを抑制することができる。また、回路に異常が発生した場合には、電圧の異常昇圧を検出して発振を停止するなどの制御を行うことで、過電圧による素子の破壊防止が可能になる。
【０１６２】
請求項９記載の発明によれば、印加電圧を所定電圧に制限するクランプ回路を備えるので、回路素子への過電圧の印加防止および回路素子の破壊防止が可能になる。
【０１６３】
請求項１０記載の発明によれば、前記一対のスイッチング素子の少なくとも一方と、少なくとも高周波的に並列接続されるコンデンサを備えるので、スイッチング素子の損失低減、回路効率の向上、およびノイズやコストの低減が可能になる。
【０１６４】
請求項１１記載の発明によれば、前記１次巻線を介して前記整流器の両出力端子間に接続されるスイッチング素子に対して、このスイッチング素子の電圧と前記平滑コンデンサの両端電圧とがほぼ等しい場合にオン制御を行う制御手段を備えるので、スイッチオン時の損失増加の抑制が可能になる。
【０１６５】
請求項１２記載の発明によれば、前記１次巻線を介して前記整流器の両出力端子間に接続されるスイッチング素子の両端電圧を検出する電圧検出手段と、前記電圧検出手段の検出結果を利用して前記一対のスイッチング素子のオン／オフ制御を行う制御手段とを備えるので、スイッチオン時の損失増加の抑制が可能になる。
【０１６６】
請求項１３記載の発明によれば、前記負荷回路は少なくとも２つの共振周波数および少なくとも１つの反共振周波数を有するので、負荷回路に流れる電流の波高率低減およびスイッチング素子の損失低減が可能になる。
【０１６７】
請求項１４記載の発明によれば、前記負荷回路は、第２インダクタを介して前記２次巻線の両端に接続される第３コンデンサと、第３インダクタを介して前記第３コンデンサの両端に各一端が接続される一対のフィラメントを有する放電ランプと、前記一対のフィラメントの他端間に接続される第４コンデンサとにより成るので、例えば負荷回路が細管型の放電ランプを含む場合、最適な予熱制御が可能になり、好適な始動および点灯が可能になる。
【０１６８】
請求項１５記載の発明によれば、前記トランスは前記第２インダクタとしての漏れインダクタンス成分を有するので、例えば負荷回路が細管型の放電ランプを含む場合、最適な予熱制御が可能になり、好適な始動および点灯が可能になる。
【０１６９】
請求項１６記載の発明によれば、制御手段を備え、前記負荷回路は放電ランプを含み、前記制御手段は、前記放電ランプを調光点灯する場合には、前記平滑コンデンサの直流電圧を定格点灯時よりも低い値になるように前記一対のスイッチング素子のスイッチング周波数およびデューティ比の少なくとも一方を制御し、前記放電ランプのフィラメントを先行予熱する場合には、前記平滑コンデンサの直流電圧を定格点灯時よりも高い値になるように前記一対のスイッチング素子のスイッチング周波数およびデューティ比の少なくとも一方を制御するので、例えば負荷回路が細管型の放電ランプを含む場合、最適な予熱制御が可能になり、好適な始動および点灯が可能になる。
【０１７０】
請求項１７記載の発明によれば、前記負荷回路は、前記２次巻線の両端に接続されるコンデンサと、このコンデンサの両端に各一端が接続される一対のフィラメントを有する放電ランプとにより成り、前記各フィラメントの両端間には予熱用の共振回路が接続されるので、例えば負荷回路が細管型の放電ランプを含む場合、最適な予熱制御が可能になり、好適な始動および点灯が可能になる。
【０１７１】
請求項１８記載の発明によれば、交流電力を直流電力に整流する整流器と、前記整流器の一方の出力端子と順方向に一端が接続される第１ダイオードと、前記第１ダイオードの他端と前記整流器の他方の出力端子との間に接続される平滑コンデンサと、前記第１ダイオードの他端と順方向に一端が接続される第２ダイオードと、前記第２ダイオードの他端と前記整流器の他方の出力端子との間に直列接続される一対のスイッチング素子と、前記一対のスイッチング素子の各々と逆並列接続されるダイオードと、前記一対のスイッチング素子の接続点と前記整流器の一方の出力端子との間に接続される第１インダクタンスと、負荷回路とともに前記第１インダクタンスと並列に接続される第２インダクタンスと、前記第１および第２ダイオードとそれぞれ並列接続される第１および第２コンデンサとを備えるので、負荷回路に流れる電流の波高率低減およびスイッチング素子の損失低減が可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る電源装置の概略構成図である。
【図２】第１実施形態に係る電源装置の動作説明図である。
【図３】第１実施形態に係る電源装置の動作説明図である。
【図４】第１実施形態に係る電源装置の動作説明図である。
【図５】第１実施形態に係る電源装置の動作説明図である。
【図６】第１実施形態に係る電源装置の動作説明図である。
【図７】第１実施形態に係る電源装置の動作時における各部の信号波形図である。
【図８】第１実施形態に係る電源装置の動作時における各部の信号波形図である。
【図９】本発明の第２実施形態に係る電源装置の概略構成図である。
【図１０】本発明の第３実施形態に係る電源装置の概略構成図である。
【図１１】本発明の第４実施形態に係る電源装置の概略構成図である。
【図１２】本発明の第５実施形態に係る電源装置の概略構成図である。
【図１３】第５実施形態に係る電源装置の制御回路の動作説明図である。
【図１４】第５実施形態に係る電源装置の制御回路の動作説明図である。
【図１５】第５実施形態に係る電源装置の制御回路の動作説明図である。
【図１６】本発明の第６実施形態に係る電源装置の概略構成図である。
【図１７】本発明の第７実施形態に係る電源装置の概略構成図である。
【図１８】本発明の第８実施形態に係る電源装置の概略構成図である。
【図１９】第１実施形態に係る電源装置の別の負荷回路への適用例を示す図である。
【図２０】本発明の第９実施形態に係る電源装置の概略構成図である。
【図２１】負荷電流に対するオンデューティ比の特性およびスイッチング周波数に対するオンデューティ比の特性をそれぞれ上部および下部に示す図である。
【図２２】本発明の第１０実施形態に係る電源装置の概略構成図である。
【図２３】負荷電流に対するオンデューティ比の特性およびスイッチング周波数に対するオンデューティ比の特性をそれぞれ上部および下部に示す図である。
【図２４】本発明の第１１実施形態に係る電源装置の概略構成図である。
【図２５】負荷電流に対するオンデューティ比の特性およびスイッチング周波数に対するオンデューティ比の特性をそれぞれ上部および下部に示す図である。
【図２６】本発明の第１２実施形態に係る電源装置の概略構成図である。
【図２７】本発明の第１３実施形態に係る電源装置の概略構成図である。
【図２８】第１３実施形態に係る電源装置の動作説明図である。
【図２９】第１３実施形態に係る電源装置の動作説明図である。
【図３０】第１３実施形態に係る電源装置の動作説明図である。
【図３１】第１３実施形態に係る電源装置の動作説明図である。
【図３２】第１３実施形態に係る電源装置の動作説明図である。
【図３３】第１３実施形態に係る電源装置の動作時における各部の信号波形図である。
【図３４】本発明の第１４実施形態に係る電源装置の概略構成図である。
【図３５】本発明の第１５実施形態に係る電源装置の概略構成図である。
【図３６】本発明の第１６実施形態に係る電源装置の制御回路の概略構成図である。
【図３７】図３６に示す制御回路の動作説明図である。
【図３８】本発明の第１７実施形態に係る電源装置の概略構成図である。
【図３９】図３８に示す制御回路の動作説明図である。
【図４０】第１実施形態に係る電源装置の別の負荷回路への適用例を示す図である。
【図４１】図４０の等価回路図である。
【図４２】図４０に示す等価回路の周波数特性図である。
【図４３】本発明の第１８実施形態に係る電源装置の概略構成図である。
【図４４】本発明の第１９実施形態に係る電源装置の概略構成図である。
【図４５】本発明の第２０実施形態に係る電源装置の概略構成図である。
【図４６】本発明の第２１実施形態に係る電源装置の概略構成図である。
【図４７】本発明の第２２実施形態に係る電源装置の概略構成図である。
【図４８】本発明の第２３実施形態に係る電源装置の概略構成図である。
【図４９】本発明の第２４実施形態に係る電源装置の概略構成図である。
【図５０】本発明の別の実施形態に係る電源装置の概略構成図である。
【図５１】図５０に示す回路の各部の信号波形図である。
【図５２】本発明のさらに別の実施形態に係る電源装置の概略構成図である。
【図５３】トランス（リーケージトランス）に代えて２つのインダクタンスを用いて構成した本発明の一実施形態に係る電源装置の概略構成図である。
【図５４】従来の電源装置の概略構成図である。
【図５５】交流電源の電圧の１周期にわたる動作波形図である。
【図５６】コンデンサＣ１の容量による入力電流波形の特性変化の説明図である。
【符号の説明】
ＤＢ  整流器
Ｄ１１，Ｄ１２，Ｄ３１，Ｄ３２  ダイオード
Ｃ１０，Ｃ３０  平滑用のコンデンサ
Ｑ１，Ｑ２  ＦＥＴ
Ｔ１１  トランス
Ｃ１１，Ｃ１２，Ｃ２１，Ｃ３１，Ｃ３２  コンデンサ
１０  制御回路
１１  負荷回路
Ｌ１，Ｌ２  インダクタンス
【図１】
0003755371.tif 000003
【図２】
0003755371.tif 000004
【図３】
0003755371.tif 000005
【図４】
0003755371.tif 000006
【図５】
0003755371.tif 000007
【図６】
0003755371.tif 000008
【図７】
0003755371.tif 000009
【図８】
0003755371.tif 000010
【図９】
0003755371.tif 000011
【図１０】
0003755371.tif 000012
【図１１】
0003755371.tif 000013
【図１２】
0003755371.tif 000014
【図１３】
0003755371.tif 000015
【図１４】
0003755371.tif 000016
【図１５】
0003755371.tif 000017
【図１６】
0003755371.tif 000018
【図１７】
0003755371.tif 000019
【図１８】
0003755371.tif 000020
【図１９】
0003755371.tif 000021
【図２０】
0003755371.tif 000022
【図２１】
0003755371.tif 000023
【図２２】
0003755371.tif 000024
【図２３】
0003755371.tif 000025
【図２４】
0003755371.tif 000026
【図２５】
0003755371.tif 000027
【図２６】
0003755371.tif 000028
【図２７】
0003755371.tif 000029
【図２８】
0003755371.tif 000030
【図２９】
0003755371.tif 000031
【図３０】
0003755371.tif 000032
【図３１】
0003755371.tif 000033
【図３２】
0003755371.tif 000034
【図３３】
0003755371.tif 000035
【図３４】
0003755371.tif 000036
【図３５】
0003755371.tif 000037
【図３６】
0003755371.tif 000038
【図３７】
0003755371.tif 000039
【図３８】
0003755371.tif 000040
【図３９】
0003755371.tif 000041
【図４０】
0003755371.tif 000042
【図４１】
0003755371.tif 000043
【図４２】
0003755371.tif 000044
【図４３】
0003755371.tif 000045
【図４４】
0003755371.tif 000046
【図４５】
0003755371.tif 000047
【図４６】
0003755371.tif 000048
【図４７】
0003755371.tif 000049
【図４８】
0003755371.tif 000050
【図４９】
0003755371.tif 000051
【図５０】
0003755371.tif 000052
【図５１】
0003755371.tif 000053
【図５２】
0003755371.tif 000054
【図５３】
0003755371.tif 000055
【図５４】
0003755371.tif 000056
【図５５】
0003755371.tif 000057
【図５６】
0003755371.tif 000058