(57)【特許請求の範囲】
【請求項１】
半導体レーザと、
電子冷却部と当該電子冷却部の温度を検出する温度検出部とを有し、前記半導体レーザの温度制御を行うレーザ温度制御手段と、
前記温度検出部の検出信号を入力して前記電子冷却部の温度を設定温度にするための制御信号を生成し、当該制御信号を前記電子冷却部に送出する制御信号発生手段とを備え、
前記制御信号発生手段は、一方の入力部が前記温度検出部と接続され出力部が前記電子冷却部と接続された差動増幅回路を有し、前記差動増幅回路の出力信号を微分及び積分することにより、まず前記設定温度が変化した時点からレベルが上昇し、所定時間が経過すると今度はレベルが徐々に下がっていくような補償信号を生成し、当該補償信号を前記温度検出部の検出信号に重畳して検出補正信号を生成し、当該検出補正信号と前記設定温度に対応する信号とを前記差動増幅回路の入力部に入力し、前記検出補正信号と前記設定温度に対応する信号との差分に応じた前記制御信号を生成する手段であることを特徴とする半導体レーザモジュール。
【請求項２】
前記制御信号発生手段は、前記差動増幅回路の出力信号を微分及び積分して前記補償信号を生成するフィルタ回路と、前記検出信号と前記補償信号とを加算して前記検出補正信号を生成する加算回路とを有することを特徴とする請求項１記載の半導体レーザモジュール。
【請求項３】
前記制御信号発生手段は、前記検出信号が一方の入力部に入力されると共に、前記差動増幅回路の出力信号が第１コンデンサを介して他方の入力部に入力される第１オペアンプと、前記他方の入力部と前記第１オペアンプの出力部との間に並列に接続された第２コンデンサ及び抵抗とを有し、
前記第１オペアンプ、前記第１コンデンサ、前記第２コンデンサ及び前記抵抗で、前記フィルタ回路及び前記加算回路を構成したことを特徴とする請求項２記載の半導体レーザモジュール。
【請求項４】
前記制御信号発生手段は、出力部が前記第１コンデンサを介して前記第１オペアンプの前記他方の入力部と接続された第２オペアンプと、前記出力部と前記第２オペアンプの一方の入力部との間に接続された第３コンデンサとを更に有し、
前記第３コンデンサで前記フィルタ回路の一部を構成したことを特徴とする請求項３記載の半導体レーザモジュール。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体レーザの温度制御機能を備えた半導体レーザモジュールに関するものである。
【０００２】
【従来の技術】
半導体レーザの温度制御機能を備えた半導体レーザモジュールとしては、例えば富士通半導体デバイスDATA SHEET(DS02-12601-2)のFLD5F14CN-E19〜E58に記載されているものが知られている。このDATA SHEETに記載の自動温度制御回路は、レーザダイオードに内蔵されたペルチェ素子およびサーミスタと、アナログ積分器とを有し、実温度が設定温度に一致するように比例・積分（ＰＩ）制御による温度制御を行うものである。
【０００３】
【発明が解決しようとする課題】
光波長多重（ＷＤＭ）通信システムにおいては、波長の絶対精度、絶対安定性が要求される。このようなＷＤＭ通信システムで使用される半導体レーザとしては、分布帰還（ＤＦＢ）型が主流であるが、このＤＦＢ型レーザの発振波長はレーザ温度に影響されやすいため、発振時のレーザ温度を高精度に制御する必要がある。ところで、近年のＷＤＭ通信システムでは、隣接チャネル間の発振波長が０．８ｎｍ以下になろうとしている。このようなシステムで用いられるレーザの波長精度としては０．０１ｎｍが要求されている。これを実現するためには、発振時のレーザ温度を０．１℃以内で制御しなければならない。
【０００４】
上述した従来の自動温度制御回路においては、熱抵抗等の影響によって実温度が設定温度に対してずれて定常状態になることがある。このような実温度と設定温度との偏差を低減して温度制御の精度を上げるためには、制御系のループゲインを大きくする必要がある。しかし、ペルチェ素子を用いた閉ループを有する自動温度制御回路では、デジタル処理によるＰＩ制御の場合には自由に設定可能であるが、アナログ処理の場合には電子回路の応答に比較して温度の応答が非常に遅い系となっているのが一般的であるため、ペルチェ素子とサーミスタとの間では、一次遅れ以外に大きな伝達の遅延が生じる。このため、制御系のループゲインを大きくしすぎると、発振が生じてしまう虞がある。従って、ループゲインをあまり大きくすることはできず、この場合には温度制御の精度を上げることが困難である。
【０００５】
本発明の目的は、高精度な温度制御を可能にする半導体レーザモジュールを提供することである。
【０００６】
【課題を解決するための手段】
本発明者らは、鋭意検討を重ねた結果、電子冷却素子（ペルチェ素子）および温度検出素子を用いた半導体レーザの温度制御において、定常状態で電子冷却素子への入力値をステップ的に変化させると、この変化させた時点から実際に温度検出素子の出力が変化し始めるまでには遅延があり、一次遅れ以外にこの遅延が発振に大きく寄与していることを見出した。本発明は、この遅延をキャンセルするものである。
【０００７】
すなわち、本発明の半導体レーザモジュールは、半導体レーザと、電子冷却部と当該電子冷却部の温度を検出する温度検出部とを有し、半導体レーザの温度制御を行うレーザ温度制御手段と、温度検出部の検出信号を入力して電子冷却部の温度を設定温度にするための制御信号を生成し、当該制御信号を電子冷却部に送出する制御信号発生手段とを備え、制御信号発生手段は、一方の入力部が温度検出部と接続され出力部が電子冷却部と接続された差動増幅回路を有し、差動増幅回路の出力信号を微分及び積分することにより、まず設定温度が変化した時点からレベルが上昇し、所定時間が経過すると今度はレベルが徐々に下がっていくような補償信号を生成し、当該補償信号を温度検出部の検出信号に重畳して検出補正信号を生成し、当該検出補正信号と設定温度に対応する信号とを差動増幅回路の入力部に入力し、検出補正信号と設定温度に対応する信号との差分に応じた制御信号を生成する手段であることを特徴とするものである。
【０００８】
このような制御信号発生手段を設けることにより、電子冷却部と温度検出部との間の応答遅延によって、設定温度の変化に対する実際の温度変化が温度検出部で遅れて検出されても、差動増幅回路の出力信号を微分及び積分して得られる補償信号を温度検出部の検出信号に重畳させることで、設定温度の変化に対する実際の温度変化の遅れが少なくなるような検出補正信号が得られる。そして、この検出補正信号と設定温度に対応する信号との差分に応じた制御信号が生成され、この制御信号が電子冷却部に入力される。このため、定常状態で設定温度を変化させた直後に、必要以上に大きなエネルギーが電子冷却部に印加されることが回避される。これにより、制御系のループゲインを上げることができるため、実際の電子冷却部の温度が設定温度に対してずれて定常状態になることが防止される。従って、電子冷却部を高精度に温度制御することが可能となる。
【０００９】
好ましくは、制御信号発生手段は、制御信号を入力して補償信号を生成するフィルタ回路と、検出信号と補償信号とを加算して検出補正信号を生成する加算回路とを有する。これにより、補償信号を生成する手段と検出補正信号を生成する手段とを簡単な回路構成で実現することができる。この場合には、帰還ループにおいて、所望のフィルタ時定数および帰還量を持つようにフィルタ回路を構成する抵抗およびコンデンサの値を設定することで、系全体の最適な制御を行うことが可能となる。
【００１０】
この場合、好ましくは、制御信号発生手段は、検出信号が一方の入力部に入力されると共に、制御信号が第１コンデンサを介して他方の入力部に入力される第１オペアンプと、他方の入力部と第１オペアンプの出力部との間に並列に接続された第２コンデンサ及び抵抗とを有し、第１オペアンプ、第１コンデンサ、第２コンデンサ及び抵抗で、フィルタ回路及び加算回路を構成する。この場合には、フィルタ回路及び加算回路に使用するオペアンプの数が１つで済むため、モジュールの回路構成が簡素化される。
【００１１】
このとき、好ましくは、制御信号発生手段は、出力部が第１コンデンサを介して第１オペアンプの他方の入力部と接続された第２オペアンプと、出力部と第２オペアンプの一方の入力部との間に接続された第３コンデンサとを更に有し、第３コンデンサでフィルタ回路の一部を構成する。この場合には、ローパスフィルタとしての機能を果たすコンデンサが２つとなるので、サイズの小さな２つのコンデンサを適宜組み合わせて、所望の時定数をもった補償信号を形成することができる。
【００１２】
【発明の実施の形態】
以下、本発明に係わる半導体レーザモジュールの好適な実施形態について図面を参照して説明する。
【００１３】
図１は、本発明に係わる半導体レーザモジュールの第１の実施形態を示す構成図である。同図において、本実施形態の半導体レーザモジュール１は、半導体レーザ（レーザダイオード）２と、この半導体レーザ２の温度制御を行うレーザ温度制御素子部３とを備えている。レーザ温度制御素子部３は、電子冷却素子であるペルチェ素子４と、このペルチェ素子４の表面温度を検出する温度検出素子であるサーミスタ５とを有している。なお、半導体レーザ２及びレーザ温度制御素子部３は、例えば１個の集積回路としてパッケージ化されている。
【００１４】
また、半導体レーザモジュール１は差動増幅回路６を有し、この差動増幅回路６の非反転（＋）側入力部には、ペルチェ素子４表面の設定温度（目標温度）に対応する設定信号（電圧）が入力される。差動増幅回路６の反転（−）側入力部には、加算回路９及びバイアス回路７を介してサーミスタ５が接続されている。また、差動増幅回路６の非反転側出力部および反転側出力部は、ドライバ１１を介してペルチェ素子４の２つの金属電極（図示せず）と接続されている。このような差動増幅回路６は、非反転側入力部の入力電圧と反転側入力部の入力電圧とを比較し、両者の差分に応じた信号を所定の増幅度（ゲイン）で増幅した制御信号（電圧）を生成する。そして、差動増幅回路６の出力電圧は、ドライバ１１で電流信号に変換されてペルチェ素子４に入力される。
【００１５】
このようにペルチェ素子４、サーミスタ５、バイアス回路７、加算回路９、差動増幅回路６及びドライバ１１は、一つの閉ループとしてのフィードバック制御系を構成しており、ペルチェ素子４の表面温度を設定温度に一致させるように温度制御する。ここで、ペルチェ素子４に入力される電流値が大きくなると、ペルチェ素子４の表面温度は下がり、ペルチェ素子４に入力される電流値が小さくなると、ペルチェ素子４の表面温度は上昇する。
【００１６】
差動増幅回路６の反転側出力部には、並列補償回路１２が分岐して接続されている。この並列補償回路１２は、ペルチェ素子４への電流信号の入力に対するペルチェ素子４の温度変化の遅延を補償するための補償信号を生成する。この補償信号は、直流（ＤＣ）成分がカットされた信号である（図３（ｃ）参照）。並列補償回路１２の出力信号は加算回路９に入力され、ローカルループを構成する。加算回路９は、サーミスタ５の検出信号に対応するバイアス回路７の出力信号と並列補償回路１２の出力信号とを加算して検出補正信号を生成する（図３（ｄ）参照）。
【００１７】
ここで、差動増幅回路６、バイアス回路７、並列補償回路１２及び加算回路９は、ドライバ１１を介してペルチェ素子４に供給される制御信号を生成する制御信号発生手段を構成する。
【００１８】
図２は、上記の半導体レーザモジュール１の具体的な回路構成を示したものである。同図において、並列補償回路１２は、ハイパスフィルタ（ＨＰＦ）回路部２１とローパスフィルタ（ＬＰＦ）回路部２２とからなっている。
【００１９】
ＨＰＦ回路部２１は、オペアンプ（演算増幅器）２３を有し、このオペアンプ２３の同相入力部には基準電圧Ｖr1が入力される。オペアンプ２３の逆相入力部は、コンデンサ２４を介して差動増幅回路６の反転側出力部と接続されている。また、オペアンプ２３の逆相入力部と出力部は抵抗２５を介して接続され、この抵抗２５にはコンデンサ２６が並列接続されている。
【００２０】
ＬＰＦ回路部２２はオペアンプ２７を有し、このオペアンプ２７の同相入力部には基準電圧Ｖr2が入力される。オペアンプ２７の逆相入力部は、抵抗２８を介してオペアンプ２３の出力部と接続されている。オペアンプ２７の逆相入力部と出力部は抵抗２９を介して接続され、この抵抗２９にはコンデンサ３０が並列接続されている。
【００２１】
加算回路９はオペアンプ３１を有し、このオペアンプ３１の同相入力部には基準電圧Ｖr3が入力される。オペアンプ３１の逆相入力部は、抵抗３２，３３を介して、バイアス回路７を構成するオペアンプの出力部およびオペアンプ２７の出力部とそれぞれ接続されている。オペアンプ３１の逆相入力部と出力部は抵抗３４を介して接続されている。
【００２２】
差動増幅回路６はオペアンプ３５，３６を有している。このオペアンプ３５の同相入力部はオペアンプ３１の出力部と接続され、オペアンプ３５の逆相入力部は、抵抗３７を介して接地されている。オペアンプ３５の逆相入力部と出力部は抵抗３８を介して接続されている。オペアンプ３６の同相入力部には設定信号が入力され、オペアンプ３６の逆相入力部は、抵抗３９を介して接地されている。オペアンプ３６の逆相入力部と出力部は抵抗４０を介して接続されている。オペアンプ３５の出力部は、抵抗４１を介してオペアンプ４２の逆相入力部と接続され、オペアンプ３６の出力部は、抵抗４３を介してオペアンプ４２の同相入力部と接続されている。オペアンプ４２の逆相入力部と出力部は抵抗４４を介して接続されている。オペアンプ４２の出力部は、抵抗４５を介してオペアンプ４６の逆相入力部と接続され、このオペアンプ４６の同相入力部には、抵抗４７を介して基準電圧Ｖr4が入力される。オペアンプ４６の逆相入力部と出力部は抵抗４８を介して接続されている。オペアンプ４６の出力部は、抵抗４９を介してオペアンプ５０の逆相入力部と接続され、このオペアンプ５０の同相入力部には、抵抗５１を介して基準電圧Ｖr4が入力される。オペアンプ５０の逆相入力部と出力部は抵抗５２を介して接続されている。オペアンプ４６，５０の出力部は、ドライバ１１と接続されている。
【００２３】
このように構成した半導体レーザモジュール１において、例えば、ある定常状態でペルチェ素子４の設定温度Ｔ0を、図３（ａ）に示すようにステップ状に高くすると、実際のペルチェ素子４の表面温度が設定温度Ｔ0になるように制御される。
【００２４】
ところで、上記のような温度制御における閉ループは、電子回路の応答に比較して温度の応答が非常に遅い、つまり閉ループ内（ペルチェ素子４とサーミスタ５との間）に非常に大きな時定数をもった系となっている。このため、ペルチェ素子４に供給する電流値を短い時間で変化させても、ペルチェ素子４の表面温度は直ちに追従できず所定時間だけ遅れて変化し、これがサーミスタ５で検出されることになる。従って、サーミスタ５の検出信号に対応するバイアス回路７の出力信号は、図３（ｂ）に示すような信号となる。
【００２５】
このとき、差動増幅回路６の反転側出力部からの出力信号は並列補償回路１２に送られ、ペルチェ素子４への電流信号の入力に対するペルチェ素子４の温度変化の遅延を補償するための補償信号が生成される。この補償信号は、図３（ｃ）に示すように、まずペルチェ素子４の設定温度Ｔ0が変化した時点からレベルが上昇し、所定時間が経過すると今度はレベルが徐々に下がっていき、最終的に直流成分が無くなるような信号である。この補償信号の時定数は、並列補償回路１２の抵抗及びコンデンサの値を任意に設定することで、適宜調整可能である。
【００２６】
このような補償信号は加算回路９に送られ、検出信号（バイアス回路７の出力値）と補償信号とを加算して得た検出補正信号が生成される。この検出補正信号は、図３（ｄ）に示すように、設定温度Ｔ0の変化に対して遅延がほとんど無い、つまり設定温度Ｔ0が変化した直後に一次遅れを生じさせるような信号である。
【００２７】
このような検出補正信号は差動増幅回路６に送られ、検出補正信号と設定温度Ｔ0に対応する設定信号との差分に応じた制御信号が生成される。この制御信号は、ドライバ１１により電流信号に変換されてペルチェ素子４に入力される。これにより、ペルチェ素子４の表面温度が設定温度Ｔ0に収束されるようになる。
【００２８】
ここで、比較例として、従来一般の半導体レーザモジュールの回路構成を図４に示す。同図において、半導体レーザモジュール１００は、上記のバイアス回路７、加算回路９及び並列補償回路１２を有していない、つまりローカルループが無い点で、半導体レーザモジュール１と異なる。このような構成では、図３（ｂ）に示す信号と同等であるサーミスタ５の検出信号がそのまま差動増幅回路６の反転側入力部（オペアンプ３５の同相入力部）に入力される。そして、その検出信号と設定温度Ｔ0に対応する設定信号との差分に応じた電流信号がペルチェ素子４に供給される。
【００２９】
この場合には、ペルチェ素子４に印加される電流値は、図５（ａ）における設定信号Ｔpと検出信号Ｔとに囲まれた斜線部分Ａ1で表わされる。このとき、設定信号Ｔpの変化時点から所定時間Ｂが経過した後に、検出信号Ｔが立ち上がっているが、この遅延期間Ｂにもペルチェ素子４への電流の印加は継続している。この期間では、検出信号Ｔは未だ変化していないため、比較的大きな電流値がペルチェ素子４に印加されることになる。このようなペルチェ素子４に印加される電流信号の大きなエネルギーがペルチェ素子４の温度制御において過低下（アンダーシュート）や過上昇（オーバーシュート）を引き起こすことが実験等により判明している。
【００３０】
つまり、ペルチェ素子４の表面温度が設定温度Ｔ0に到達したことでペルチェ素子４に印加する電流値を減じても、ペルチェ素子４表面の温度変化は直ぐには追従せず、アンダーシュートまたはオーバーシュートを経た後に追従し始める。その後、アンダーシュートやオーバーシュートが繰り返される。このとき、電子回路の時定数の設定が適切であれば、アンダーシュートやオーバーシュートは次第に減少し、ペルチェ素子４の表面温度は設定温度Ｔ0に近づくようになるが、時定数の設定が不適切な場合には、発振現象が起きてしまう。
【００３１】
上記温度のアンダーシュートやオーバーシュートを小さくして、発振を抑制するには、例えば差動増幅回路６のゲイン（利得）を下げればよい。しかし、差動増幅回路６のゲインを下げると、下記の（Ａ）式が成り立つことで、設定温度Ｔ0と実温度との間に偏差をもって定常状態になってしまう事があり、好ましくない。
ＴH＝Ｔ0−αｑ／Ａ        …（Ａ）
（ＴH：平衡温度、Ｔ0：設定温度、α：熱容量や熱抵抗の関数、ｑ：１秒当たりの流出熱量、Ａ：差動増幅回路のゲイン）
【００３２】
これに対し本実施形態では、並列補償回路１２及び加算回路９を設け、並列補償回路１２の出力信号を、加算回路９を介して差動増幅回路６の入力側に帰還させる構成としたので、ペルチェ素子４に印加される電流値は、図５（ｂ）における設定信号Ｔpと検出補正信号ＴSとに囲まれた斜線部分Ａ2で表わされる。検出補正信号ＴSは、上述したように設定信号Ｔpの変化に対する出力変化のタイミングが早くなるように設定されているため、設定信号Ｔpの変化に対する検出信号Ｔの変化の遅延期間Ｂ中にペルチェ素子４に印加される電流値（エネルギー）は、図５（ａ）の場合に比べて小さくなる。
【００３３】
これにより、ペルチェ素子４の表面温度の帰還制御において、発振現象を起こすことなく差動増幅回路６のゲインを上げることができるため、ペルチェ素子４の表面温度が設定温度に対して偏差を持って定常状態になることが防止される。従って、ペルチェ素子４の表面温度を高精度にかつ安定性良く制御することができる。その結果、光波長多重（ＷＤＭ）通信システムに必要な波長精度を確保することが可能となる。
【００３４】
ここで、サーミスタ５の検出信号の遅延時間Ｂが例えば１００ｍＳの場合、並列補償回路１２の時定数が２００〜３００ｍＳ、帰還ループにおける帰還量が２０〜３０％程度になるように、並列補償回路１２を構成する抵抗およびコンデンサの値を設定することで、系全体を迅速に且つ安定して制御できることが実験等で明らかにされている。
【００３５】
また、並列補償回路１２及び加算回路９といった簡単な回路構成によって、ペルチェ素子４への電流信号の入力に対するペルチェ素子４の温度変化の遅延を補償するため、コスト的にも有利である。
【００３６】
図６は、本発明に係わる半導体レーザモジュールの第２の実施形態を示す回路構成図である。図中、第１の実施形態と同一の部材には同じ符号を付し、その説明を省略する。
【００３７】
同図において、本実施形態の半導体レーザモジュール７０は差動増幅回路７１を有し、この差動増幅回路７１は、第１の実施形態の差動増幅回路６における抵抗４８にコンデンサ７２を並列接続したものである。
【００３８】
また、半導体レーザモジュール７０はオペアンプ７３を有している。このオペアンプ７３の同相入力部はサーミスタ５と接続され、オペアンプ７３の逆相入力部は、コンデンサ７４及び抵抗７５を介して差動増幅回路７１のオペアンプ４６の出力部と接続されている。オペアンプ７３の逆相入力部と出力部は抵抗７６を介して接続され、この抵抗７６にはコンデンサ７７が並列接続されている。オペアンプ７３の出力部は、差動増幅回路７１のオペアンプ３５の同相入力部と接続されている。このような回路構成では、抵抗７５，７６の値を任意に設定することで、オペアンプ７３のゲインを適宜変えることができる。
【００３９】
このような半導体レーザモジュール７０において、オペアンプ７３は、第１の実施形態の加算回路９としての機能を有している。つまり、サーミスタ５の検出信号はオペアンプ７３の同相入力部に入力され、差動増幅回路７１の反転側出力部（オペアンプ４６の出力部）から出力される信号はオペアンプ７３の逆相入力部に入力されるため、結果としてサーミスタ５の検出信号とオペアンプ４６の出力信号が加算されることになる。また、オペアンプ７３、抵抗７６及びコンデンサ７２，７４，７７は、第１の実施形態の並列補償回路１２としての機能を有している。具体的には、コンデンサ７４がＨＰＦの役目を果たし、コンデンサ７２，７７がＬＰＦの役目を果たしている。従って、半導体レーザモジュール７０は、第１の実施形態の半導体レーザモジュール１と同様の動作を行うことになる。
【００４０】
以上のような本実施形態においては、第１の実施形態に比べて、使用するオペアンプの数が大幅に減るため、製作コストの削減が図れる。また、半導体レーザモジュールの回路構成が小規模化するため、モジュール自体の小型化が図れる。また、ＬＰＦの役目を果たすコンデンサ７２，７７としてサイズの小さなものを組み合わせて使用して、最適な時定数をもった補償信号を得ることができる。従って、この点でもモジュール自体の小型化が図れる。さらに、差動増幅回路７１の出力段のオペアンプ４８にコンデンサ７２を接続したので、高周波帯域での発振を抑えることが可能となる。
【００４１】
なお、本発明は、上記実施形態に限定されるものではない。例えば、上記実施形態では、直流成分をカットするような補償信号を、簡単なハイパスフィルタを含んだ回路で構成したが、これ以外にも、例えば所定のタイミング信号によって所定時間のパルス信号を発生させるワンショットマルチバイブレータ等で構成してもよい。
【００４２】
また、上記実施形態は、補償信号として最終的に直流成分がカットされた信号を得るものであるが、直流成分を持った補償信号を生成する構成を採用してもよい。この場合には、例えば、直流成分の温度制御に対する影響が十分小さくなるように、差動増幅回路のゲインや設定温度をシフトすれば、十分に使用可能である。また、補償信号が直流成分を有する場合には、上述した（Ａ）式は、下記の（Ｂ）式で表わされるが、この場合、平衡温度ＴHと設定温度Ｔ0との偏差分を直流成分で打ち消すように、直流レベルＢ0を設定することも可能であり、この時は差動増幅回路の高利得を必要としなくて済む。
ＴH＝Ｔ0−αｑ（１＋Ｂ0×Ａ）／Ａ        …（Ｂ）
（ＴH：平衡温度、Ｔ0：設定温度、α：熱容量や熱抵抗の関数、ｑ：１秒当たりの流出熱量、Ｂ0：直流レベル、Ａ：差動増幅回路のゲイン）
【００４３】
【発明の効果】
本発明によれば、差動増幅回路の出力信号を微分及び積分することにより、まず設定温度が変化した時点からレベルが上昇し、所定時間が経過すると今度はレベルが徐々に下がっていくような補償信号を生成し、当該補償信号を温度検出部の検出信号に重畳して検出補正信号を生成し、検出補正信号と設定温度に対応する信号との差分に応じた制御信号を生成するので、電子冷却部の温度制御の精度を向上させることができる。これにより、半導体レーザの発振時の温度が高精度に制御されるため、光波長多重（ＷＤＭ）通信システムにおいて必要な波長精度を十分に確保できる。
【図面の簡単な説明】
【図１】本発明に係わる半導体レーザモジュールの第１の実施形態を示す構成図である。
【図２】図１に示す半導体レーザモジュールの具体的な回路構成を示す図である。
【図３】図１に示す半導体レーザモジュールの動作波形図である。
【図４】従来一般の半導体レーザモジュールの回路構成を示す図である。
【図５】図１に示す半導体レーザモジュールと図４に示す半導体レーザモジュールにおいて、ペルチェ素子に印加される電流信号の比較を示す図である。
【図６】本発明に係わる半導体レーザモジュールの第２の実施形態の回路構成を示す図である。
【符号の説明】
１…半導体レーザモジュール、２…半導体レーザ、３…レーザ温度制御素子部（レーザ温度制御手段）、４…ペルチェ素子（電子冷却部）、５…サーミスタ（温度検出部）、６…差動増幅回路、７…バイアス回路、９…加算回路、１２…並列補償回路、２１…ハイパスフィルタ回路部（フィルタ回路）、２２…ローパスフィルタ回路部（フィルタ回路）、４６…オペアンプ（第２オペアンプ）、７０…半導体レーザモジュール、７１…差動増幅回路、７２…コンデンサ（第３コンデンサ）、７３…オペアンプ（第１オペアンプ）、７４…コンデンサ（第１コンデンサ）、７６…抵抗、７７…コンデンサ（第２コンデンサ）。
【図１】
0003851809.tif 000002
【図２】
0003851809.tif 000003
【図３】
0003851809.tif 000004
【図４】
0003851809.tif 000005
【図５】
0003851809.tif 000006
【図６】
0003851809.tif 000007