(57)【特許請求の範囲】
【請求項１】
高い基準電圧と低い基準電圧の一方を切り替えて出力する基準電圧回路と、反転入力に該基準電圧回路の出力が接続され、非反転入力に他端が接地されたコンデンサの一端が接続され、出力が「Ｈ」になると前記基準電圧回路の電圧を前記低い基準電圧に切り替え、「Ｌ」になると前記基準電圧回路の電圧を前記高い基準電圧に切り替える第１のコンパレータと、前記コンデンサの一端と電源間に接続された第１の電流源と、前記コンデンサの一端と接地間にスイッチを介して接続された第２の電流源と、反転入力に前記基準電圧回路の出力が接続され、非反転入力に前記コンデンサの一端が接続され、出力が「Ｈ」になると前記スイッチをオンにし、「Ｌ」になると前記スイッチをオフにする第２のコンパレータとを具備する発振回路において、
前記第１のコンパレータの出力が「Ｈ」から「Ｌ」に切り替わるときに前記第１のコンパレーターの非反転入力側に第１の負のオフセット電圧を与え、前記第２のコンパレータの非反転入力側に前記第１の負のオフセット電圧より小さな第２の負のオフセット電圧を常時与えたことを特徴とする発振回路。
【請求項２】
請求項１に記載の発振回路において、
前記第１のコンパレータは、差動接続された第１の導電型の第１，第２のトランジスタと、該第１のトランジスタのコレクタにコレクタが接続された第２の導電型の第３のトランジスタと、前記第２のトランジスタのコレクタにコレクタとベースが接続されベースが前記第３のトランジスタのベースに接続された第２の導電型の第４のトランジスタとからなり、
前記第２のコンパレータは、差動接続された第１の導電型の第５，第６のトランジスタと、該第５のトランジスタのコレクタにコレクタが接続された第２の導電型の第７のトランジスタと、前記第６のトランジスタのコレクタにコレクタとベースが接続されベースが前記第７のトランジスタのベースに接続された第２の導電型の第８のトランジスタとからなり、
前記基準電源回路は、電源と接地間に接続された第１，第２の抵抗と、該第１，第２の抵抗の共通接続点と接地間にコレクタ、エミッタが接続されベースが前記第１，第３のトランジスタのコレクタ共通接続点に接続された第２の導電型の第９のトランジスタからなり、
前記スイッチは、ベースが前記第５，第７のコレクタ共通接続点に接続されコレクタが前記第２の電流源に接続された第２の導電型の第１０のトランジスタからなり、
前記第１，第５のトランジスタのベースが前記第１，第２の抵抗の共通接続点に接続され、
前記第２，第６のトランジスタのベースが前記コンデンサの一端に接続され、前記第７のトランジスタが前記第８のトランジスタよりエミッタ面積が大きく設定された、
ことを特徴とする発振回路。
【請求項３】
請求項２に記載の発振回路において、
前記第７，第８のトランジスタを同一のエミッタ面積をもつトランジスタに置き換え、且つ前記第８のトランジスタのエミッタに第３の抵抗を接続したことを特徴とする発振回路。
【請求項４】
請求項２又は３に記載の発振回路において、
前記第１，第５のトランジスタのベースと前記第１，第２の抵抗の共通接続点との間にレベルシフト用の第１の導電型の第１１のトランジスタを接続し、前記第２，第６のトランジスタのベースと前記コンデンサの一端との間にレベルシフト用の第１の導電型の第１２のトランジスタを接続したことを特徴とする発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路装置（以下ＩＣとする）において、鋸歯状波、三角波、矩形波等を発生させる電流制御型の発振回路に関するものである。
【０００２】
【従来の技術】
鋸歯状波や三角波を発生する発振回路は、特にＰＷＭ制御回路の重要な構成の一部として、電源やモータ等の電力を制御する機器に広く使用されている。ＰＷＭ制御は、センサ等を介して入力される制御回路の出力の状態を基準となる鋸歯状波もしくは三角波と比較し、電力スイッチング素子の出力デューティを変化させることで、負荷に見合った電力を供給する制御方式である。この回路は精度やコストの面から、ＩＣ化され、広く利用されている。
【０００３】
この制御回路の精度を決める要素の一つとして、デューティの基準となる基準信号発生回路がある。基準信号は、デューティ制御の容易さ等から鋸歯状波もしくは三角波が用いられることが多い。ＩＣ化に適し、必要な精度の得られる鋸歯状波もしくは三角波発生回路として、図４に示すような電流制御型の発振回路が用いられてきた。この構成を説明する。
【０００４】
鋸歯状波もしくは三角波の時定数を決定するコンデンサＣが接続された出力端子ＯＵＴと電源Ｖccとの間にコンデンサＣへの充電を行う電流源Ｉ１が接続され、コンデンサＣからの放電を行う別の電流源Ｉ２がスイッチＳ２を介して接地に接続されている。また、出力がスイッチＳ２を制御するよう接続されたコンパレータＸ２の反転入力（−）は出力端子ＯＵＴと接続され、非反転入力（＋）はコンパレータＸ１の出力に接続されている。
【０００５】
コンパレータＸ１の反転入力は基準電圧ＶＨ、ＶＬを切り替えるスイッチＳ１の出力に接続されており、非反転入力は出力端子ＯＵＴに接続されている。また、コンパレータＸ１の出力はスイッチＳ１の制御端子に接続されている。スイッチＳ１は、コンパレータＸ１の出力が「Ｈ」のとき基準電圧ＶＬを、「Ｌ」のとき基準電圧ＶＨを選択するよう構成されている。ここで基準電圧ＶＨとＶＬの電圧の関係は、「ＶＨ＞ＶＬ」のように設定されている。これら基準電圧ＶＨ，ＶＬとスイッチＳ１は基準電圧発生回路を構成している。また、電流源Ｉ１とＩ２の電流の関係は、「Ｉ１＜Ｉ２」のように設定されている。またスイッチＳ２はコンパレータＸ２の出力が「Ｈ」のときオンして電流源Ｉ２を接地に接続し、「Ｌ」のときオフしてそれを開放させるよう構成されている。
【０００６】
次に動作を説明する。初期状態では、出力端子ＯＵＴの電圧Ｖｃは接地電位であり、基準電圧は高い方の基準電圧ＶＨが選択されていると仮定する。この場合、コンパレータＸ１、Ｘ２の出力は「Ｌ」となり、コンデンサＣは電流源Ｉ１からの電流により充電される。コンデンサＣの充電が進んで、出力電圧Ｖｃが基準電圧ＶＨを上回ると、コンパレータＸ１の出力は「Ｈ」に反転し、スイッチＳ１が基準電圧ＶＬを選択すると共に、コンパレータＸ２の非反転入力は「Ｈ」となる。するとコンパレータＸ２の出力は「Ｈ」に反転し、スイッチＳ２が閉じられ、コンデンサＣの電荷が電流源Ｉ２により放電される。コンデンサＣの放電が進んで出力電圧Ｖｃの電圧が下がり、それがＶＬを下回ると、コンパレータＸ１の出力が再び「Ｌ」に反転し、コンパレータＸ２の出力も「Ｌ」に反転することで、コンデンサＣが再び充電される。またスイッチＳ１の切り替えにより基準電圧ＶＨが選択される。この動作を繰り返すことによって、出力電圧Ｖｃは基準電圧ＶＨとＶＬを上下のピークとした三角波の波形となる。電流源Ｉ１，Ｉ２が抵抗で構成されている場合には鋸歯状波となる。
【０００７】
図５は図４の発振回路と同等の機能を有し、さらにコストダウンのため素子数の削減を狙った回路であり、コンパレータの入力素子を少なくするため、２つのコンパレータＸ１，Ｘ２の入力を並列に接続したものである。図４の発振回路ではコンパレータＸ１の出力とスイッチＳ１の出力は逆論理で変化するため、コンパレータＸ２の反転入力をスイッチＳ１の出力に接続しても同じ出力が得られるはずである。したがって、図５のようにコンパレータＸ１とＸ２の反転入力を共通接続しても、図４と同じ動作が期待できる。
【０００８】
また、コンパレータＸ１とＸ２には入力電圧範囲を拡大するためにレベルシフト用トランジスタが付加されている（図示せず）が、入力論理が同じであるから、これらはコンパレータＸ１、Ｘ２で共用することができる。つまり、図５の構成とすることにより、少なくても２個のトランジスタを削減することができる。
【０００９】
【発明が解決しようとする課題】
しかしながら、図５の構成では、コンパレータＸ１による基準電圧切替とコンパレータＸ２によるコンデンサＣの充放電の切り替えが独立で行われるため、外乱やコンパレータのオフセット等でコンパレータＸ１の切り替えがコンパレータＸ２よりも大幅に遅れると、コンパレータＸ１は切り替わらず、基準電圧の切り替えが行われないまま、コンパレータＸ２の切り替わりのみでコンデンサＣの充放電が行われるようになる。その結果、出力電圧Ｖｃが基準電圧付近の狭い範囲で変化し続け、鋸歯状波もしくは三角波が出力されなくなるといった状態に陥る場合がある。
【００１０】
実際に、この回路を採用した製品の量産時に、製造上のばらつきによってコンパレータのオフセットの分布範囲が広くなり、これが原因で鋸歯状波もしくは三角波の発振回路が動作せず、その出力電圧が波形の端の電圧値で安定してしまう発振回路が多く出現し、製品歩留まりの悪化を招くといった問題点があった。
【００１１】
本発明の目的は、このような問題点を解消し、少ない素子で構成できる図５に示す回路の利点を残したまま、安定な動作を確保する発振回路を提供することである。
【００１２】
【課題を解決するための手段】
請求項１にかかる発明は、高い基準電圧と低い基準電圧の一方を切り替えて出力する基準電圧回路と、反転入力に該基準電圧回路の出力が接続され、非反転入力に他端が接地されたコンデンサの一端が接続され、出力が「Ｈ」になると前記基準電圧回路の電圧を前記低い基準電圧に切り替え、「Ｌ」になると前記基準電圧回路の電圧を前記高い基準電圧に切り替える第１のコンパレータと、前記コンデンサの一端と電源間に接続された第１の電流源と、前記コンデンサの一端と接地間にスイッチを介して接続された第２の電流源と、反転入力に前記基準電圧回路の出力が接続され、非反転入力に前記コンデンサの一端が接続され、出力が「Ｈ」になると前記スイッチをオンにし、「Ｌ」になると前記スイッチをオフにする第２のコンパレータとを具備する発振回路において、前記第１のコンパレータの出力が「Ｈ」から「Ｌ」に切り替わるときに前記第１のコンパレーターの非反転入力側に第１の負のオフセット電圧を与え、前記第２のコンパレータの非反転入力側に前記第１の負のオフセット電圧より小さな第２の負のオフセット電圧を常時与えたことを特徴とする発振回路とした。
【００１３】
請求項２にかかる発明は、請求項１に記載の発振回路において、前記第１のコンパレータは、差動接続された第１の導電型の第１，第２のトランジスタと、該第１のトランジスタのコレクタにコレクタが接続された第２の導電型の第３のトランジスタと、前記第２のトランジスタのコレクタにコレクタとベースが接続されベースが前記第３のトランジスタのベースに接続された第２の導電型の第４のトランジスタとからなり、前記第２のコンパレータは、差動接続された第１の導電型の第５，第６のトランジスタと、該第５のトランジスタのコレクタにコレクタが接続された第２の導電型の第７のトランジスタと、前記第６のトランジスタのコレクタにコレクタとベースが接続されベースが前記第７のトランジスタのベースに接続された第２の導電型の第８のトランジスタとからなり、前記基準電源回路は、電源と接地間に接続された第１，第２の抵抗と、該第１，第２の抵抗の共通接続点と接地間にコレクタ、エミッタが接続されベースが前記第１，第３のトランジスタのコレクタ共通接続点に接続された第２の導電型の第９のトランジスタからなり、前記スイッチは、ベースが前記第５，第７のコレクタ共通接続点に接続されコレクタが前記第２の電流源に接続された第２の導電型の第１０のトランジスタからなり、前記第１，第５のトランジスタのベースが前記第１，第２の抵抗の共通接続点に接続され、前記第２，第６のトランジスタのベースが前記コンデンサの一端に接続され、前記第７のトランジスタが前記第８のトランジスタよりエミッタ面積が大きく設定された、ことを特徴とする発振回路とした。
【００１４】
請求項３にかかる発明は、請求項２に記載の発振回路において、前記第７，第８のトランジスタを同一のエミッタ面積をもつトランジスタに置き換え、且つ前記第８のトランジスタのエミッタに第３の抵抗を接続したことを特徴とする発振回路とした。
【００１５】
請求項４にかかる発明は、請求項２又は３に記載の発振回路において、前記第１，第５のトランジスタのベースと前記第１，第２の抵抗の共通接続点との間にレベルシフト用の第１の導電型の第１１のトランジスタを接続し、前記第２，第６のトランジスタのベースと前記コンデンサの一端との間にレベルシフト用の第１の導電型の第１２のトランジスタを接続したことを特徴とする発振回路とした。
【００１６】
【発明の実施の形態】
前記した問題点は、コンパレータＸ１が持つオフセット電圧等の影響でコンパレータＸ１の出力が変化せず、基準電圧が切り替わらないうちにコンパレータＸ２が動作してしまい、結果として基準電圧が切り替わらないことが原因である。この問題点を解決するためには、発振波形の上端および下端において、コンパレータＸ２の動作タイミングが必ずコンパレータＸ１よりも後に起こるよう構成すればよい。
【００１７】
そこで、まず、発振波形の上端では出力電圧Ｖｃの変化に対するコンパレータＸ２の出力変化がコンパレータＸ１よりも確実に遅くなるよう、コンパレータＸ２の非反転入力（＋）に対し最初から負の入力オフセット電圧Ｖofs2を持たせればよい。このとき、コンパレータＸ１，Ｘ２には製造上のばらつき等によって数ｍＶ程度の入力オフセット電圧は一般的に存在することがあるため、それを打ち消し、さらにコンパレータＸ１の動作に対して十分な余裕を得るため、そのオフセット電圧Ｖofs2としては、数ｍＶ〜１０数ｍＶとする。
【００１８】
なお、このオフセット電圧Ｖofs2は発振波形の下端においては、上端とは逆の働き、すなわちコンパレータＸ２を先に出力変化させてしまうことになる。よって下端ではコンパレータＸ１の非反転入力（＋）側にコンパレータＸ１の出力が「Ｈ」から「Ｌ」に切り替わる場合にのみ負のオフセットＶofs1を持たせればよい。その際、オフセット電圧Ｖofs1をオフセット電圧Ｖofs2よりも数ｍＶ〜１０数ｍＶ大きく設定することにより、製造上のばらつきとオフセット電圧Ｖofs2の分を打ち消すことができる。
【００１９】
このように構成することにより、コンパレータＸ２の出力反転は、コンパレータＸ１の出力反転より後に動作することになり、コンパレータＸ２の出力に対応して常に正しい基準電圧が選択できることとなることから、コンパレータ動作のタイミングばらつきによる誤動作を防止し、電流制御型の発振回路としての動作を安定化させることができる。以下詳しく説明する。
【００２０】
図１が本発明の実施形態の発振回路の構成を示すブロック図である。Ｘ１、Ｘ２はコンパレータ、Ｖofs2はコンパレータＸ２の非反転入力側に与えられる入力オフセット電圧を表した基準電圧、ＶＨは発振波形の上側ピークを決める基準電圧、ＶＬは発振波形の下側ピークを決める基準電圧、Ｓ１は基準電圧ＶＨとＶＬを外部からのロジック入力によって切り替えるスイッチ、Ｃはコンデンサ、Ｉ１、Ｉ２はコンデンサＣへの充放電電流を供給する電流源、Ｓ２は電流源Ｉ２の接地への接続をオン／オフするスイッチ、Ｖｃはこの回路の発振出力電圧である。基準電圧ＶＨ，ＶＬとスイッチＳ１は基準電圧発生回路を構成している。
【００２１】
図１の発振回路は次のように動作する。初期値として、スイッチＳ１は基準電圧ＶＨ側を選択しているものとし、出力電圧Ｖｃはゼロ、すなわち、接地電位とする。さらに、スイッチＳ１はコンパレータＸ１の出力が「Ｌ」のときは基準電圧ＶＨを、「Ｈ」のときは基準電圧ＶＬを選択するよう動作するものとする。また、スイッチＳ２はコンパレータＸ２の出力が「Ｈ」のとき電流源Ｉ２を接地に接続し、「Ｌ」のとき開放するよう構成されている。
【００２２】
このとき、コンパレータＸ１、Ｘ２の入力は共に、反転入力に基準電圧ＶＨ、非反転入力に出力電圧Ｖｃすなわち接地電位が入力されているので、コンパレータＸ２の出力が「Ｌ」になり、電流源Ｉ２が接続されないのでコンデンサＣは電流源Ｉ１により充電が行われる。出力電圧ＶｃがコンデンサＣの充電につれて上昇していき基準電圧ＶＨを越えると、コンパレータＸ１の出力は「Ｈ」になり、スイッチＳ１は基準電圧ＶＬを選択する。
【００２３】
このとき、コンパレータＸ２の非反転入力ではオフセット電圧Ｖofs2分だけ入力電圧が減じられているので、そのコンパレータＸ２の非反転入力は基準電圧ＶＨに達しておらず、コンパレータＸ２の出力は依然として「Ｌ」であり、スイッチＳ２は開放しておりコンデンサＣに対する充電が継続されている。スイッチＳ１の出力が基準電圧ＶＬに確定し、コンパレータＸ２の反転入力に入力されると、コンパレータＸ２の非反転入力の電圧は反転入力の電圧よりも高くなり、コンパレータＸ２の出力は「Ｈ」となって、スイッチＳ２を閉じ、コンデンサＣを放電する。
【００２４】
次に出力電圧ＶｃがコンデンサＣの放電につれて下降して行く際において、コンパレータＸ２ではオフセット電圧Ｖofs2分だけ非反転入力電圧が減じられているが、コンパレータＸ１の非反転入力では出力が「Ｈ」から「Ｌ」に切り替わる場合にのみＶofs2よりも大きい負のオフセットＶofs1分だけ入力電圧が減じられているので、コンパレータＸ１の非反転入力がコンパレータＸ２の非反転入力よりも先に電圧ＶＬを下回り、コンパレータＸ１の出力が「Ｌ」になり、スイッチＳ１は電圧ＶＨを選択する。このとき、コンパレータＸ２ではオフセット電圧差（Ｖofs1−Ｖofs2）分だけ、コンパレータＸ１よりも入力電圧が増じられているので、コンパレータＸ２の非反転入力は基準電圧ＶＬに達しておらず、コンパレータＸ２の出力は依然として「Ｈ」を保持してスイッチＳ２を短絡しており、コンデンサＣからの放電を続けている。スイッチＳ１の出力が基準電圧ＶＨに確定し、コンパレータＸ２の反転入力に入力されると、コンパレータＸ２の非反転入力は反転入力よりも低い電圧になり、コンパレータＸ２の出力は「Ｌ」となって、スイッチＳ２が開放となり、コンデンサＣは放電から充電に変わる。
【００２５】
この一連の動作によって、出力電圧Ｖｃは最大ピーク値がＶＨ、最小ピーク値がＶＬの発振波形となる。
【００２６】
図２は、図１の発振回路を半導体集積回路内で具体的に構成した例であり、図１の負のオフセット電圧Ｖofs2をもたせたコンパレータＸ２と、コンパレータＸ１の出力が「Ｈ」→「Ｌ」に切り替わる場合にのみコンパレータＸ１の非反転入力側に負のオフセットＶofs1を持たせたコンパレータＸ１とを、外部基準電圧を使用せず、回路的に実現したものである。
【００２７】
バイポーラトランジスタＰＮＰ２、ＰＮＰ４、ＮＰＮ１、ＮＰＮ２が図１のコンパレータＸ１を構成し、バイポーラトランジスタＰＮＰ５、ＰＮＰ６、ＮＰＮ３、ＮＰＮ４がコンパレータＸ２を構成する。トランジスタＰＮＰ２、ＰＮＰ５が反転側の入力素子、トランジスタＰＮＰ４、ＰＮＰ６が非反転側の入力素子となる。Ｖccはこの回路を動作させる電源に接続されている。トランジスタＮＰＮ１とＮＰＮ２、及びトランジスタＮＰＮ３とＮＰＮ４はそれぞれ差動回路の負荷となるカレントミラー回路を構成している。トランジスタＰＮＰ１、ＰＮＰ３及び電流源Ｉ３はコンパレータＸ１、Ｘ２両方の構成要素となる素子で、トランジスタＰＮＰ１は両コンパレータの反転入力側に共通のレベルシフト用として、トランジスタＰＮＰ３は非反転入力側に共通のレベルシフト用として接続され、電流源Ｉ３はトランジスタＰＮＰ２等からなる２組の差動回路にバイアスを供給する電流源として接続されている。
【００２８】
この回路では、コンパレータＸ１に入力される基準電圧を、電源電圧Ｖccを抵抗Ｒ１，Ｒ２，Ｒ３等で抵抗分割して得ており、トランジスタＮＰＮ５を抵抗分割の切り替えのスイッチとして用いている。出力電圧Ｖｃの電圧が低いときは差動回路を通してトランジスタＮＰＮ５がオフとなり、その結果コンパレータＸ１，Ｘ２の反転入力にあたるトランジスタＰＮＰ１のべ一スに入力される電圧は基準電圧ＶＨに相当し、
ＶＨ＝Ｖcc・Ｒ２／（Ｒ１＋Ｒ２）
で与えられる。
【００２９】
その際、トランジスタＮＰＮ６はコンパレータＸ２の出力によって制御されるスイッチとして機能しており、オフとなっている。よってコンデンサＣに対して充電が行われ出力電圧Ｖｃが上昇する。出力電圧Ｖｃが基準電圧ＶＨを越えるとトランジスタＮＰＮ５がオンし、トランジスタＰＮＰ１のべ一スに入力される電圧は、基準電圧ＶＬに相当する電圧に切り替わる。この基準電圧ＶＬは、
ＶＬ＝Ｖcc・（Ｒ２・Ｒ３）／（Ｒ１・Ｒ２＋Ｒ１・Ｒ３＋Ｒ２・Ｒ３）
＋ＶceNPN5・（Ｒ１・Ｒ２）／（Ｒ１・Ｒ２＋Ｒ１・Ｒ３＋Ｒ２・Ｒ３）
で与えられる。ＶceNPN5はトランジスタＮＰＮ５のコレクタ・エミッタ間電圧である。
【００３０】
この際、Ｒ３はＲ１、Ｒ２よりもかなり小さく設定されることが通常であるため、上記基準電圧ＶＬを求める式は、
ＶＬ≒ＶceNPN5
となる。
【００３１】
さて、コンパレータＸ１，Ｘ２が切り替わったことにより、出力電圧Ｖｃは下降し、それが基準電圧ＶＬを下回るとトランジスタＮＰＮ５がオフするのであるが、その際、コンパレータＸ１には以下に記すような負のオフセットＶofs1が生じている。
【００３２】
まず、トランジスタＮＰＮ５のオン状態のコレクタ電流ＩｃNPN5は、
ＩcNPN5＝（Ｖcc−ＶceNPN5）／Ｒ１
で表され、通常数μＡ〜数十μＡに設定される。また、トランジスタＮＰＮ５はスイッチとして飽和領域で使用されるため、そのコレクタ・エミッタ間電圧ＶceNPN5が０．１Ｖ程度となっている。バイポーラトランジスタはＶceが小さいと電流増幅率ｈfeが急激に小さくなってしまう特性をもっており、Ｖceが０．１Ｖ程度の場合、ｈfeは約１０程度である。よって、コレクタ電流ＩcNPN5を１０μＡとすると、ベース電流ＩbNPN5は１μＡだけ必要となる。
【００３３】
通常、コンパレータＸ１のような能動負荷を使用する差動回路の出力が切り替わる点は、両方の入力トランジスタのコレクタ電流が等しくなった点である。よってトランジスタＰＮＰ２，ＰＮＰ４のコレクタ電流ＩcPNP2＝ＩcPNP4となる点であり、トランジスタＮＰＮ１とＮＰＮ２はカレントミラーであるので、ＩcPNP2＝ＩcNPN1となる点である。
【００３４】
ところが、トランジスタＮＰＮ５がＶceNPN5＝０．１Ｖを維持するにはＩcNPN5／１０のベース電流ＩbNPN5が必要であり、ベース電流ＩbNPN5が必要分よりも下回ると、ＶceNPN5が増加してしまう。ＶceNPN5が増加してしまうと基準電圧ＶＬが増加することになる。出力電圧Ｖｃが下降している状態で、基準電圧ＶＬが増加してしまうので正帰還がかかり、最終的にはベース電流ＩbNPN5が必要分よりも下回った点でコンパレータＸ１が切り替わり、トランジスタＮＰＮ５がオフになってしまうのである。
【００３５】
差動回路のコレクタ電流Ｉｃと入力間電位差Ｖidの関係は、
ＩcNPN1／ＩcPNP2＝exp（Ｖid／Ｖｔ）
のように表される。なお、Ｖｔは熱電圧である。ここで、ベース電流ＩbNPN5が１μＡを下回る点、すなわち、ＩcNPN1とＩcPNP2の差が１μＡ以下となる点の電流が、ＩcNPN1＝２μＡ、ＩcPNP2＝３μＡとすると、Ｖidは約−１０．５ｍＶとなる。すなわち、コンパレータＸ１は出力が「Ｈ」から「Ｌ」に切り替わる場合にのみ、約−１０．５ｍＶのオフセットＶofs1が生じるのである。
【００３６】
また、この回路において、コンパレータＸ２を構成する差動回路の負荷となるカレントミラー回路のトランジスタＮＰＮ４の大きさがＮＰＮ３よりも小さく構成され、トランジスタＰＮＰ５とＰＮＰ６のベース電圧が同レベルとなってもＮＰＮ３のコレクタ電流がＮＰＮ４のそれよりも大きく、平衡状態にならない。これを平衡にさせるのに必要なトランジスタＰＮＰ５とＰＮＰ６の入力に与える電圧が、入力オフセット電圧Ｖofs2に相当し、
Ｖofs2＝Ｖｔ・ln（ｎ／１）
の式で与えられる。ここで、Ｖｔは熱電圧、ｎはトランジスタＮＰＮ３とＮＰＮ４に同一のベース・エミッタ電圧を与えたときの、ＮＰＮ３に対するＮＰＮ４の電流比であり、ｎは１より小さい。
【００３７】
このことから、このコンパレータＸ２は入力に換算して上記の式で与えられるオフセット電圧Ｖofs2を持つことを意味し、図２の回路は図１の回路と同等の機能を有していることが説明できる。実際には半導体集積回路ではｎを０．８とし、その結果オフセット電圧Ｖofs2として約−５．７ｍＶを与えている。この値は、先に説明したように、製造起因による差動素子のオフセットばらつき範囲は３ｍＶ程度であることから設定したものである。また、このオフセット電圧Ｖofs2はＶofs1よりも小さい値である。
【００３８】
ＩＣの内部回路において、このようにトランジスタの電流比を調整すること、例えばトランジスタＮＰＮ４の電流を基準の素子より減少させるには、トランジスタＮＰＮ４のエミッタ面積を基準となるトランジスタより小さくレイアウトすることで容易に実現できるため、コストに及ぼす影響はほとんとなく、図１あるいは図５の持つ、少ない素子数で実現できるという利点を損なわずに問題を解決し、安定な動作を実現することが可能となる。
【００３９】
図３は図１のオフセット電圧Ｖofs2を別の方法で実現した回路の例である。オフセット電圧Ｖofs2は、図２で説明したように、トランジスタＮＰＮ３、ＮＰＮ４からなるカレントミラー回路において、トランジスタＮＰＮ４の電流をトランジスタＮＰＮ３より少なくすることで実現できる。そこで、図３では、トランジスタＮＰＮ３、ＮＰＮ４のエミッタ面積を同一とし、トランジスタＮＰＮ４のエミッタに抵抗Ｒ４を挿入することで実現している。この回路はトランジスタＮＰＮ３とＮＰＮ４のコレクタ電流の関係が代数式で表せないため、必要なオフセット電圧から抵抗Ｒ４の値を数値計算で求める必要があるが、抵抗はトランジスタサイズよりも容易に変更できることから、製造ばらつきの変化によるオフセット量の調整が簡単にできる利点がある。
【００４０】
【発明の効果】
以上説明したように、本発明によれば、電流制御型の発振回路として少ない素子数で構成できる利点を持ち、製造上のばらつきによる歩留まり低下を防ぎ、安定に動作させることができる利点がある。
【図面の簡単な説明】
【図１】  本発明の発振回路の構成を示すブロック図である。
【図２】  図１の発振回路を具体化した回路図である。
【図３】  図１の発振回路を別に具体化した回路図である。
【図４】  従来の発振回路のブロック図である。
【図５】  従来の別の発振回路のブロック図である。
【符号の説明】
Ｘ１，Ｘ２：コンパレータ
ＶＬ，ＶＨ：基準電圧
Ｓ１，Ｓ２：スイッチ
Ｉ１，Ｉ２，Ｉ３：電流源
Ｃ：コンデンサ
【図１】
0003852924.tif 000002
【図２】
0003852924.tif 000003
【図３】
0003852924.tif 000004
【図４】
0003852924.tif 000005
【図５】
0003852924.tif 000006