(57)【特許請求の範囲】
【請求項１】
第１の信号を入力する入力差動対と第２の信号によりスイッチ動作する差動対２つとからなるギルバート形ミキサ回路と、
前記第２の信号を増幅し前記差動対の各々に対して増幅信号を出力するバッファ増幅器とを有し、
前記入力差動対は、ソース電極を接地し、ゲートを入力端子とする電界効果トランジスタ対で構成され、
前記差動対２つの各々は、バイボーラトランジスタで構成され、
前記バッファ増幅器は、電界効果トランジスタによる差動対で構成されていることを特徴とする集積化ミキサ回路。
【請求項２】
ＲＦ信号を入力する入力差動対と局部発振信号によりスイッチ動作する差動対２つとを含んでなるギルバート形ミキサ回路を有する集積化ミキサ回路であって、
前記局部発振信号を増幅し前記差動対の各々に対して増幅信号を出力するバッファ増幅器を有し、
前記入力差動対は、第１の電界効果トランジスタによる差動対で構成され、
前記差動対２つの各々は、バイポーラトランジスタ対で各々構成され、
前記バッファ増幅器は、第２の電界効果トランジスタによる差動対２つで構成され、
前記第１の電界効果トランジスタのソースが接地端子に接続され、
前記第１の電界効果トランジスタのゲートから前記ＲＦ信号が入力され、
前記差動対各々を構成するバイポーラトランジスタ対のエミッタが前記電界効果トランジスタ対の各々のドレインに接続され、
前記バイポーラトランジスタ対のコレクタの各々が前記ミキサ回路の出力端子に接続され、
前記バイポーラトランジスタ対の各々のべ一スに前記局部発振信号が入力されるように構成されてなることを特徴とする集積化ミキサ回路。
【請求項３】
請求項１又は２に記載の集積化ミキサ回路を組み込んでなることを特徴とする半導体集積回路装置。
【請求項４】
請求項３に記載の半導体集積回路装置を搭載してなることを特徴とする移動体通信用の携帯端末装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、同一半導体基板上に集積化形成されたソース接地型周波数混合回路（ミキサ回路）における線形性を改善する方法及びそのための回路構成に係り、特にバイポーラトランジスタとＣＭＯＳトランジスタ（相補的な電界効果トランジスタ）とを組み合わせて用いたＢｉＣＭＯＳハイブリッドミキサ回路における線形性を改善する方法及びそのための回路構成に関する。
【０００２】
【従来の技術】
移動体通信の飛躍的な普及に伴い、携帯端末等に使用する高周波回路の集積化の検討が活発になされている。この集積化に際して適用されるデバイスとしてはＳｉバイポーラトランジスタ，ＣＭＯＳトランジスタ等、多岐にわたっている。
【０００３】
ＣＭＯＳデバイスを適用したミキサ回路の代表的な例として、ロフォガラン等によりアイ、イー、イー、イー、ジャーナル、オブ、ソリッド、ステート、サーキット、第３１巻、第７号(１９９６年７月)の第８８０〜８８９頁に記載されたダイレクトコンバージョン無線受信機用の１ＧＨｚ動作ＣＭＯＳ・ＲＦ回路[A. Rofougaran; et al. "A 1GHz CMOS RF Front-End IC for a Direct-Conversion Wire-less Receiver" IEEE Journal oｆ Solid-State Circuits, Vol.31, No.7,(July 1996), pp.880-889]を挙げることができる。
【０００４】
図２に、上記文献に示されたＣＭＯＳ・ＲＦ回路の回路構成を示す。本従来例では、それまでのバイポーラデバイスを用いたミキサ回路では全回路を差動対を用いて構成していたのに対し、ＲＦ（高周波）信号入力側回路部分をソース端子１を接地した１組の電界効果トランジスタ対Ｍ１，Ｍ２で構成し、この電界効果トランジスタ対Ｍ１，Ｍ２のゲートに端子対６からのＲＦ信号を入力するものである。トランジスタＭ１，Ｍ２のソース端子が直接接地されているため、従来の差動対を用いる場合とは異なり、回路を流れる電流が電流源あるいは抵抗で制限されない。このため大振幅の信号が入力されると、それに追随して大電流を流すことが可能になり、線形性の高い回路が実現できる。
【０００５】
なお、図２の回路では、入力端子４，５からの局発信号を受けてスイッチング動作を行う回路部分も全てＭＯＳ電界効果トランジスタＭ３，Ｍ４，Ｍ５，Ｍ６を用いて構成されており、ミキサ出力は出力端子２，３から出力される。
【０００６】
【発明が解決しようとする課題】
前述したように、ＲＦ信号入力側にソース接地回路を活用することで線形性の高いミキサ回路を実現できる。ところで、局発信号バッファ増幅回路からの出力信号によるミキサ回路のスイッチング動作を確実に行うためには、このスイッチング動作を担うトランジスタには、高い電流駆動能力が要求される。しかるに、ＭＯＳトランジスタは、その入力電圧と出力電流の関係が二乗特性を有しているため、指数特性を持っているバイポーラトランジスタと比較して、電流駆動能力が劣る。図２の従来回路では、上述したように、スイッチング動作を担うトランジスタにＭＯＳ電界効果トランジスタを使用しているため、上記した局発信号によるスイッチング動作が不完全となって、結局は線形性が劣化してしまっていることが、本発明者らの解析により明らかとなった。従って、上記のスイッチング動作を担うトランジスタのスイッチング特性を改善することが、ミキサ回路全体としての線形性を改善する上での課題である。しかし、従来は、この点について何ら認識がなされていなかった。
【０００７】
従って、本発明の目的は、集積化ミキサ回路におけるスイッチング動作を担うトランジスタのスイッチング特性を改善し、もってミキサ回路としての線形性を改善する方法及びそのための回路構成を提供することである。
【０００８】
本発明の他の目的は、特に、バイポーラトランジスタとＣＭＯＳトランジスタとを組み合わせて用いたＢｉＣＭＯＳハイブリッドミキサ回路における線形性を改善する方法及びそのための回路構成を提供することである。
【０００９】
【課題を解決するための手段】
上記した本発明の目的は、同一半導体基板上にバイポーラトランジスタと相補型金属酸化膜電界効果トランジスタを集積化形成することの可能なＢｉＣＭＯＳ技術を用いることによって、ミキサ回路のＲＦ信号入力回路部分はＭＯＳトランジスタのソース接地対を用いて構成し、スイッチング回路部分はバイポーラトランジスタを用いて構成することにより達成される。
【００１０】
上記した本発明の特徴的構成を採ることによって、集積化ミキサ回路におけるスイッチング動作を担う回路部分のスイッチング特性を効果的に改善することができ、集積化ミキサ回路の線形性を大幅に改善することができる。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態につき、実施例を挙げ、図面を参照して詳細に説明する。
【００１２】
〈実施例１〉
図１に、本発明の第１の実施例になる集積化ミキサ回路の回路構成を示す。本実施例においては、ＲＦ信号の入力を担う回路部分にはＦＥＴ（電界効果トランジスタ）Ｍ１，Ｍ２のソース接地対を用い、局発信号が入力されてスイッチング動作を行う回路部分には２組のバイポーラトランジスタＱ３，Ｑ４およびＱ５，Ｑ６よりなるスイッチングトランジスタ差動対を用いている。
【００１３】
ＦＥＴ（電界効果トランジスタ）Ｍ１，Ｍ２のソース端子１は直接接地端子に接続されており、入力端子対６からのＲＦ入力信号はＦＥＴ（電界効果トランジスタ）Ｍ１，Ｍ２のゲートへと入力される。バイポーラトランジスタＱ３，Ｑ４およびＱ５，Ｑ６からなるスイッチングトランジスタ差動対のスイッチング動作を行わせるための局発信号は、入力端子４／５から、それぞれバイポーラトランジスタＱ３，Ｑ６／Ｑ４，Ｑ５のベースへと入力される。また、両スイッチングトランジスタ差動対からのミキサ出力は出力端子２，３より出力される。
【００１４】
図３には、上記したスイッチングトランジスタ差動対に、図２に示したようにＦＥＴを用いた場合（従来例）と、図１に示したようにバイポーラトランジスタを用いた場合（本発明）とにおける、それぞれの差動対の入力電圧（差動電圧）−出力電流特性を示す。図３から明らかように、本発明によるバイポーラトランジスタによる差動対の方が、従来のＦＥＴによる差動対に比べてより小さな入力電圧信号でもってスイッチング動作を始めることが判る。
【００１５】
ＦＥＴでは、ゲート，ソース間電圧ＶGSとドレイン電流Ｉdとの間に、
Ｉd＝β(ＶGS−Ｖth)2                                  ・ ・ ・ ・ ・ (数１)
なる関係がある。ここで、ＶthはそのＦＥＴのしきい値電圧、βはそのＦＥＴの電流駆動能力を示す係数であり通常はゲート幅に比例する。これに対して、バイポーラトランジスタでは、ベース，エミッタ間電圧ＶBEとコレクタ電圧Ｉc との間に、
Ｉc＝Ｉs exp(ｑＶBE／ｋＴ)                            ・ ・ ・ ・ ・ (数２)
なる関係がある。ここで、Ｉs は逆方向リーク電流、ｑは電子の電荷、ｋはボルツマン定数、Ｔは絶対温度を示す。
【００１６】
前出の数１，２より明らかなように、ＦＥＴは２乗の電圧−電流特性を持ち、バイポーラトランジスタは指数関数の電圧−電流特性を持つ。これがため、バイポーラトランジスタでは、ベース，エミッタ間電圧の微少な変化によりコレクタ電流を大きく変化させることができる。この特性差が、バイポーラトランジスタを用いた差動対のスイッチング特性の優位性をもたらしているのである。ＦＥＴを用いた場合のスイッチング特性は、数１における係数βがゲート幅に比例することから、このゲート幅を増加することにより改善できる可能性はあるが、このゲート幅の増加はまた寄生容量の増大を意味し、高周波動作を要するデバイスにおいてはそれにも限界がある。
【００１７】
以上説明したところから明らかなように、集積化ミキサ回路のスイッチング用差動対にバイポーラトランジスタを用いることにより、そのスイッチング特性を改善できる。その結果、ミキサ回路としての線形性の改善が可能となる。図１においては、ミキサ回路単独での回路構成について示したが、図４に示すように、同一半導体基板上に局発信号のバッファ増幅器をも併設し、該増幅器で局発信号を増幅してから実施例１（図１）に示したミキサ回路に供給するように構成することも可能である。
【００１８】
図４においては、局発信号増幅用のバッファ増幅器は、電界効果トランジスタＭ７，Ｍ８，Ｍ９，Ｍ１０及びＭ１１，Ｍ１２、抵抗Ｒ３，Ｒ４，Ｒ５，Ｒ６、および、バイアス回路等から構成されている。なお、図４におけるミキサ回路のＲＦ信号入力端子には抵抗Ｒ１，Ｒ２を介してバイアス回路が接続されている。なお、図４では、局発信号のバッファ増幅器をＦＥＴで構成しているが、これをバイポーラトランジスタで構成することも可能であることは云うまでもない。
【００１９】
図４に示した回路構成において、０．３５μｍルールのＢｉＣＭＯＳデバイスを用い、９００ＭＨｚ帯の受信信号を入力した場合のシミュレーションを行った結果次のような結果が得られた。比較は、本発明に従ってスイッチング用差動対にバイポーラトランジスタを用いた図４の回路と従来のスイッチング用差動対にＭＯＳＦＥＴを用いた図２の回路との間で行った。その結果、本発明による図４の回路構成では、変換利得が１０．７ｄＢ、ＩＣＰが−６．５ｄＢと云う良好な値が得られたが、従来の図２の回路構成では、変換利得が８．６ｄＢ、ＩＣＰが−８．５ｄＢと云う低い値であった。このように、本発明に従い、スイッチングトランジスタ差動対にバイポーラトランジスタ対を用いたソース接地型のミキサ回路構成とすることによって、ＩＣＰを２ｄＢも改善できることが確認された。なお、ここに云うＩＣＰとは「−１ｄＢコンプレッションポイント」と呼ばれる評価尺度で、図５に示すような入出力特性曲線上において、大信号入力時に得られる特性曲線が、小信号入力時に得られる特性曲線の延長上にある理想特性から１ｄＢ利得低下する点における入力信号電力でもって定義され、この値が大きいほど線形性が高いことを示す。このことより、本発明により線形性が大幅に改善されることが確認された。
【００２０】
〈実施例２〉
図６に、本発明の第２の実施例になる集積化ミキサ回路の回路構成を示す。先の実施例１では、差動のＲＦ信号入力端子対を持っていて、２組の差動対によりスイッチング動作を行ういわゆるダブルバランス形のミキサ回路に対して本発明を適用した例を示した。これに対し、本実施例２では、図６に示すように、単一のＲＦ信号入力端子を持ち、１組の差動対にてスイッチング動作を行うシングルバランス形のミキサ回路に対し本発明を適用した例を示す。シングルバランス形ミキサ回路の場合でも、ＲＦ信号入力段の電圧−電流変換部にＦＥＴを使用し、周波数変換のためのスイッチング動作を行う差動対にはバイポーラトランジスタを適用することにより低歪み特性を実現し、線形性を改善することができる。
【００２１】
図６において、単一の入力端子６からのＲＦ入力信号は、ソース端子１を接地した単一の電界効果トランジスタＭ１からなるＲＦ信号入力段のゲートへと入力され、スイッチング回路は、１組のバイポーラトランジスタＱ３，Ｑ４からなるスイッチング用差動対で構成され、入力端子４，５からのスイッチング用の局発信号がバイポーラトランジスタＱ３，Ｑ４のベースへと入力され、出力端子２，３からミキサ出力が得られる。かかる回路構成からなるミキサ回路は、シングルバランス形ミキサ回路と呼ばれる。
【００２２】
図６に示したシングルバランス形ミキサ回路の場合も、ＲＦ信号入力段の電圧−電流変換部にＦＥＴ（電界効果トランジスタ）を使用し、周波数変換のためのスイッチング動作を行う差動対にバイポーラトランジスタを用いることにより、ミキサ回路としての線形性を高めることができることが確認された。
【００２３】
【発明の効果】
以上詳説したところから明らかなように、本発明に従って、集積化ミキサ回路のＲＦ信号入力段をＦＥＴ（電界効果トランジスタ）で構成し、一方、スイッチング用の差動対はバイポーラトランジスタを用いて構成することにより、ミキサ回路の線形性を大幅に高めることができる。
【図面の簡単な説明】
【図１】本発明の一実施例になるソース接地型ミキサ回路の回路構成を示す図。
【図２】従来のＭＯＳトランジスタで構成されたソース接地型ミキサ回路の回路構成を示す図。
【図３】図１に示した本発明による回路構成と図２に示した従来の回路構成とにおいて得られる入力電圧（差動電圧）−出力電流特性を比較して示す線図。
【図４】図１に示した本発明による回路構成に従い、さらに、同一半導体基板上に局発信号バッファ増幅器をも併せ設けてなるミキサ回路の詳細回路構成を示す図。
【図５】ＩＣＰ（−１ｄＢコンプレッションポイント）の定義を説明するための線図。
【図６】本発明の他の一実施例になるソース接地型ミキサ回路の回路構成を示す図。
【符号の説明】
Ｍ１，Ｍ２  ・・・・  ＲＦ信号入力用のＮＭＯＳトランジスタ、
Ｑ３〜Ｑ６  ・・・・  スイッチング用のｎｐｎバイポーラトランジスタ、
Ｍ３〜Ｍ６  ・・・・  スイッチング用のＮＭＯＳトランジスタ、
Ｍ７〜Ｍ１２・・・・  バッファ増幅器用のＮＭＯＳトランジスタ、
Ｒ１，Ｒ２  ・・・・  バイアス用抵抗、
Ｒ３〜Ｒ６  ・・・・  負荷抵抗。
【図１】
0003822993.tif 000002
【図２】
0003822993.tif 000003
【図３】
0003822993.tif 000004
【図４】
0003822993.tif 000005
【図５】
0003822993.tif 000006
【図６】
0003822993.tif 000007