(57)【特許請求の範囲】
【請求項１】
単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタを有する固体撮像装置であって、
前記リセットトランジスタの前記フローティングノードと反対側の主電極が接続された配線とこの配線にリセット電圧を選択的に与える駆動回路との間にＰ型ＭＯＳトランジスタが接続されている
ことを特徴とする固体撮像装置。
【請求項２】
前記Ｐ型ＭＯＳトランジスタのチャネル電圧が０．４Ｖ〜０．７Ｖである
ことを特徴とする請求項１記載の固体撮像装置。
【請求項３】
単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、前記フローティングノードの信号を信号線に出力する増幅トランジスタおよび前記フローティングノードをリセットするリセットトランジスタを有するとともに、前記リセットトランジスタの前記フローティングノードと反対側の主電極が接続された配線とこの配線にリセット電圧を選択的に与える駆動回路との間にＰ型ＭＯＳトランジスタが接続されてなる固体撮像装置と、
前記固体撮像装置の前記撮像部に入射光を導く光学系と、
前記固体撮像装置の出力信号を処理する信号処理回路と
を具備することを特徴とするカメラシステム。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は固体撮像装置およびカメラシステムに関し、特にＭＯＳ型固体撮像装置に代表されるＸ-Ｙアドレス型固体撮像装置およびこれを撮像デバイスとして用いたカメラシステムに関する。
【０００２】
【従来の技術】
Ｘ-Ｙアドレス型固体撮像装置、例えばＭＯＳ型固体撮像装置として、単位画素が３トランジスタからなり、この単位画素が行列状に多数配列されてなる構成のものが知られている。この場合の単位画素の構成を図４に示す。同図から明らかなように、単位画素１００は、フォトダイオード（ＰＤ）１０１、転送トランジスタ１０２、増幅トランジスタ１０３およびリセットトランジスタ１０４を有する構成となっている。
【０００３】
上記の画素構成を採るＭＯＳ型固体撮像装置では、行が非選択の期間はドレイン線１０５からリセットトランジスタ１０４を通してフローティングノードＮ１０１の電位を低レベル（以下、Ｌレベルと記す）にしておき、行を選択するときはフローティングノードＮ１０１の電位を高レベル（以下、Ｈレベルと記す）にする動作が行われる。
【０００４】
【発明が解決しようとする課題】
上述したように、単位画素が３トランジスタからなる従来のＭＯＳ型固体撮像装置では、非選択の期間はフローティングノードＮ１０１の電位をＬレベル（０Ｖ）するようにしていたので、フローティングノードＮ１０１からフォトダイオード１０１に電子がリークし、雑音が発生することがあった。
【０００５】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、フローティングノードからフォトダイオードへの電子のリークを防止し、当該リークに起因する雑音を低減した固体撮像装置およびこれを撮像デバイスとして用いたカメラシステムを提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するためには、本発明では、単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、フローティングノードの信号を信号線に出力する増幅トランジスタおよびフローティングノードをリセットするリセットトランジスタを有する構成の固体撮像装置において、リセットトランジスタのフローティングノードと反対側の主電極が接続された配線とこの配線にリセット電圧を選択的に与える駆動回路との間にＰ型ＭＯＳトランジスタを接続した構成を採っている。また、この固体撮像装置は、カメラシステムにおいて、その撮像デバイスとして用いられる。
【０００７】
上記構成の固体撮像装置およびこれを用いたカメラシステムにおいて、駆動回路からリセット電圧が出力されると、Ｐ型ＭＯＳトランジスタが導通し、配線にリセット電圧が与えられる。このリセット電圧は、リセットトランジスタを通してフローティングノードに与えられることによって当該ノードの電位をリセットする。一方、駆動回路からリセット電圧が出力されないときは、Ｐ型ＭＯＳトランジスタのチャネル電圧が配線に与えられる。そして、リセットトランジスタが導通すると、フローティングノードの電位がＰ型ＭＯＳトランジスタのチャネル電圧で決まり、０Ｖではなくなる。これにより、転送トランジスタを通してフローティングノードから光電変換素子へ電荷がリークするのを防止できる。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【０００９】
図１は、本発明の一実施形態に係る例えばＭＯＳ型固体撮像装置の構成例を示す回路図である。なお、ＭＯＳ型固体撮像装置では、多数の単位画素が行列状に配列されることになるが、ここでは、図面の簡略化のために、２行×２列の画素配列として描いている。
【００１０】
図１において、単位画素１０は、光電変換素子である例えばフォトダイオード１１以外に、転送トランジスタ１２、増幅トランジスタ１３およびリセットトランジスタ１４の３つのＮ型ＭＯＳトランジスタを有する３トランジスタ構成となっている。
【００１１】
この画素構成において、フォトダイオード１１は、入射光をその光量に応じた電荷量の信号電荷（例えば、電子）に光電変換して蓄積する。転送トランジスタ１２は、フォトダイオード１１のカソードとフローティングノードＮ１１との間に接続され、ゲートが垂直選択線２１に接続されており、導通（オン）することによってフォトダイオード１１に蓄積されている信号電荷をフローティングノードＮ１１に転送する機能を持っている。
【００１２】
増幅トランジスタ１３は、垂直信号線２２と電源Ｖｄｄとの間に接続され、ゲートがフローティングノードＮ１１に接続されており、フローティングノードＮ１１の電位を垂直信号線２２に出力する機能を持っている。リセットトランジスタ１４は、ドレイン（一方の主電極）がドレイン線（配線）２３に、ソース（他方の主電極）がフローティングノードＮ１１に、ゲートがリセット線２４にそれぞれ接続されており、フローティングノードＮ１１の電位をリセットする機能を持っている。
【００１３】
この単位画素１０が行列状に配置されてなる画素領域（撮像領域）において、垂直選択線２１、ドレイン線２３およびリセット線２４の３本の線は、画素配列の各行ごとに水平（Ｈ）方向（図の左右方向）に配線されており、垂直信号線２２は各列ごとに垂直（Ｖ）方向（図の上下方向）に配線されている。
【００１４】
垂直選択線２１およびリセット線２４は、垂直駆動回路を構成するＶシフトレジスタ２５の垂直選択パルスＴおよびリセットパルスＲを出力する各出力端に各行ごとに直接接続されている。ドレイン線２３は、Ｖシフトレジスタ２５のリセット電圧出力端に対して、各行ごとにＰ型ＭＯＳトランジスタ２６を介して接続されている。Ｐ型ＭＯＳトランジスタ２６のゲートは接地されている。
【００１５】
上記画素領域の上方において、各列ごとに、垂直信号線２２の一端とグランドとの間にＮ型ＭＯＳトランジスタからなる負荷トランジスタ２７が接続されている。この負荷トランジスタ２７は、そのゲートがロード（Ｌｏａｄ）線２８に接続されて定電流源の役目をする。
【００１６】
画素領域の下方において、垂直信号線２２の他端には、Ｎ型ＭＯＳトランジスタからなるサンプルホールド（ＳＨ）スイッチ２９の一端（一方の主電極）が接続されている。このサンプルホールドスイッチ２９の制御端（ゲート）はＳＨ線３０に接続されている。
【００１７】
サンプルホールドスイッチ２９の他端（他方の主電極）には、サンプルホールド／ＣＤＳ(Correlated Double Sampling)回路３１の入力端が接続されている。サンプルホールド／ＣＤＳ回路３１は、垂直信号線２２の電位Ｖｓｉｇをサンプルホールドし、相関二重サンプリング（ＣＤＳ）を行う回路である。ここで、相関二重サンプリングとは、時系列で入力される２つの電圧信号をサンプリングしてその差分を出力する処理を言う。
【００１８】
サンプルホールド／ＣＤＳ回路３１の出力端と水平信号線３２との間には、Ｎ型ＭＯＳトランジスタからなる水平選択スイッチ３３が接続されている。この水平選択スイッチ３３の制御端（ゲート）には、水平駆動回路を構成するＨシフトレジスタ３４から水平走査時に順次出力される水平走査パルスＨ（Ｈ１，Ｈ２，…）が与えられる。
【００１９】
水平走査パルスＨが与えられ、水平選択スイッチ３３がオンすることで、サンプルホールド／ＣＤＳ回路３１でＣＤＳされた信号が水平選択スイッチ３３を通して水平信号線３２に読み出される。この読み出された信号Ｈｓｉｇは、水平信号線３５の一端に接続された出力アンプ３５を通して出力端子３６から出力信号Ｖｏｕｔとして導出される。
【００２０】
次に、上記構成の本実施形態に係るＭＯＳ型固体撮像装置の動作について、図２のタイミングチャートを用いて説明する。ここでは、図１の左下の画素に着目して説明するものとする。
【００２１】
先ず、非選択時は、フローティングノードＮ１１の電位は０．５Ｖとなっている。このとき、Ｖシフトレジスタ２５からリセット電圧Ｂ１として電源電圧Ｖｄｄ、例えば３．０Ｖが出力されており、Ｐ型ＭＯＳトランジスタ２６が導通しているので、ドレイン線２３の電位Ｂ１′も電源電圧Ｖｄｄになっている。
【００２２】
ロード線２８に与えるロード（Ｌｏａｄ）信号を例えば１．０Ｖとし、次にＶシフトレジスタ２５からＨレベルのリセット信号Ｒ１を出力する。すると、リセットトランジスタ１４が導通するため、フローティングノードＮ１１はリセットトランジスタ１４を通してドレイン線２３とつながり、その電位がリセットトランジスタ１４のチャネル電圧で決まるＨレベル、例えば２．５Ｖにリセットされる。これにより、増幅トランジスタ１３のゲート電位も２．５Ｖとなる。
【００２３】
垂直信号線２２の電位Ｖｓｉｇ１は、垂直信号線２２につながるたくさんの画素の増幅トランジスタのうち最もゲート電圧の高いものによって決まり、その結果、フローティングノードＮ１１の電位によって垂直信号線２２の電位Ｖｓｉｇ１が決まる。具体的には、増幅トランジスタ１３が負荷トランジスタ２７とソースフォロアを形成し、その出力電圧が画素電位Ｖｓｉｇ１として垂直信号線２２上に現れる。このときの電位Ｖｓｉｇ１がリセットレベルの電圧となる。このリセットレベルの電圧は、サンプルホールドスイッチ２９を通してサンプルホールド／ＣＤＳ回路３１に入力される。
【００２４】
次に、Ｖシフトレジスタ２５から出力される垂直選択パルスＴ１をＨレベルにする。すると、転送トランジスタ１２が導通し、フォトダイオード１１で光電変換され、蓄積された信号電荷（本例では、電子）をフローティングノードＮ１１に転送する（読み出す）。これにより、増幅トランジスタ１３のゲート電位が、フォトダイオード１１からフローティングノードＮ１１に読み出された信号電荷の信号量に応じて負の方向に変化し、それに応じて垂直信号線２２の電位Ｖｓｉｇ１も変化する。
【００２５】
このときの電位Ｖｓｉｇ１が本来の信号レベルの電圧となる。この信号レベルの電圧は、サンプルホールドスイッチ２９を通してサンプルホールド／ＣＤＳ回路３１に入力される。そして、サンプルホールド／ＣＤＳ回路３１では、先のリセットレベルの電圧と今回の信号レベルの電圧との差分をとり、この差分電圧を保持する処理が行われる。
【００２６】
次に、Ｖシフトレジスタ２５から出力されるリセット電圧Ｂ１を０Ｖにする。このとき、ドレイン線２３を通して画素１０に与えられるリセット電圧Ｂ１′は０Ｖではなく、Ｐ型ＭＯＳトランジスタ２６のチャネル電圧で決まり、例えば０．５Ｖになる。
【００２７】
その状態において、Ｖシフトレジスタ２５からＨレベルのリセット信号Ｒ１を出力すると、リセットトランジスタ１４が導通するため、フローティングノードＮ１１はリセットトランジスタ１４を通してドレイン線２３とつながり、その電位がドレイン線２３の電位、即ち０．５Ｖになり、画素１０が非選択の状態に復帰する。
【００２８】
この非選択状態では、フローティングノードＮ１１の電位が０Ｖではなく０．５Ｖなので、転送トランジスタ１２を通して電子がフォトダイオード１１にリークすることが防止される。ここで、フローティングノードＮ１１の電位が０．５Ｖとなるのは、Ｖシフトレジスタ２５のリセット電圧出力端とドレイン線２３との間に接続されたＰ型ＭＯＳトランジスタ２６の作用による。
【００２９】
上述した一連の動作で１行目の画素が全て同時に駆動され、１行分の信号がサンプルホールド／ＣＤＳ回路３１に同時に保持（記憶）される。その後、フォトダイオード１１での光電変換（露光）および光電子の蓄積期間に入る。そして、図２のタイミングチャートには記述していないが、この光電子蓄積期間にＨシフトレジスタ３４が水平走査の動作を開始し、水平走査パルスＨ１，Ｈ２，…を順次出力する。これにより、水平選択スイッチ３３が順次導通し、サンプルホールド／ＣＤＳ回路３１に保持されていた信号を順に水平信号線３２に導出する。
【００３０】
同様の動作を次には２行目の画素について行えば、２行目の画素の画素信号が読み出される。以降、Ｖシフトレジスタ２５で順次垂直走査することによって全ての行の画素信号を読み出すことができ、また各行ごとにＨシフトレジスタ３４で順次水平走査することによって全画素の信号を読み出すことができる。
【００３１】
上述したように、単位画素１０が転送トランジスタ１２、増幅トランジスタ１３およびリセットトランジスタ１４を有する３トランジスタ構成のＭＯＳ型固体撮像装置において、Ｖシフトレジスタ２５のリセット電圧出力端とドレイン線２３との間にＰ型ＭＯＳトランジスタ２６を接続したことにより、フローティングノードＮ１１の電位が例えば０．５Ｖになるので、転送トランジスタ１２を通して電子がフォトダイオード１１にリークすることを防止できる。
【００３２】
これにより、フローティングノードＮ１１からフォトダイオード１１への電子のリークに起因する雑音を抑えることができる。また、ＭＯＳトランジスタを１行当たり１個追加するだけの簡単な回路構成で実現できるため回路規模も極めて小さくて済み、しかも中間電圧（本例では、０．５Ｖ）を生成するに当たって抵抗分割のように電流を流す必要がないので、消費電力が増大することもないという利点がある。
【００３３】
なお、上記実施形態では、Ｖシフトレジスタ２５のリセット電圧出力端とドレイン線２３と間にＰ型ＭＯＳトランジスタ２６を接続し、そのゲートを接地する構成としたが、この構成に限られるものではなく、Ｐ型ＭＯＳトランジスタとしてはゲートがなくても、Ｐ型の電位一定のチャネルがあれば良い。そのチャネル電圧としては、フォトダイオードへのリークを防止し、電圧マージンを低下させないようにするためには、０．４Ｖ〜０．７Ｖが望ましい、という本発明者による実験結果が得られている。
【００３４】
図３は、本発明に係るカメラシステムの構成の概略を示すブロック図である。本カメラシステムは、撮像デバイス４１と、この撮像デバイス４１の画素領域に入射光を導く光学系、例えば入射光（像光）を撮像面上に結像させるレンズ４２と、撮像デバイス４１を駆動する駆動回路４３と、撮像デバイス４１の出力信号を処理する信号処理回路４４などを具備する構成となっている。
【００３５】
このカメラシステムにおいて、撮像デバイス４１として、上記実施形態に係る固体撮像装置、即ち単位画素１０がフォトダイオード１１の外に、転送トランジスタ１２、増幅トランジスタ１３およびリセットトランジスタ１４を有する３トランジスタ構成で、かつＶシフトレジスタ２５のリセット電圧出力端とドレイン線２３との間にＰ型ＭＯＳトランジスタ２６を接続してなるＭＯＳ型固体撮像装置が用いられる。
【００３６】
駆動回路４３は、図１におけるＶシフトレジスタ２５やＨシフトレジスタ３４を駆動するスタートパルスやクロックパルスを含む各種のタイミング信号を発生するタイミングジェネレータ（図示せず）を有し、先述した動作例で説明した駆動を実現すべく、撮像デバイス（ＭＯＳ型固体撮像装置）４１を駆動する。信号処理回路４４は、ＭＯＳ型固体撮像装置４１の出力信号Ｖｏｕｔに対して種々の信号処理を施して映像信号として出力する。
【００３７】
このように、本カメラシステムによれば、先述した実施形態に係るＭＯＳ型固体撮像装置を撮像デバイス４１として用いることにより、当該ＭＯＳ型固体撮像装置がフローティングノードからフォトダイオードへの電子のリークに起因する雑音の低減を、小さい回路規模にて消費電力を増加させることなく実現できるので、小回路規模・低消費電力にて雑音の少ない、高画質の撮像画像を得ることができる。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、単位画素が、光電変換素子、この光電変換素子の信号をフローティングノードに転送する転送トランジスタ、フローティングノードの信号を信号線に出力する増幅トランジスタおよびフローティングノードをリセットするリセットトランジスタを有する固体撮像装置において、リセットトランジスタのフローティングノードと反対側の主電極が接続された配線とこの配線にリセット電圧を選択的に与える駆動回路との間にＰ型ＭＯＳトランジスタを接続したことにより、フローティングノードから光電変換素子への電荷のリークを防止できるので、当該リークに起因する雑音を低減できる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る例えばＭＯＳ型固体撮像装置の構成例を示す回路図である。
【図２】本実施形態に係るＭＯＳ型固体撮像装置の動作説明のためのタイミングチャートである。
【図３】本発明に係るカメラシステムの構成の一例を示すブロック図である。
【図４】従来技術の課題を説明するための単位画素の構成図である。
【符号の説明】
１０…単位画素、１１…フォトダイオード、１２…転送トランジスタ、１３…増幅トランジスタ、１４…リセットトランジスタ、２２…垂直信号線、２３…ドレイン線、２５…Ｖシフトレジスタ、２６…Ｐ型ＭＯＳトランジスタ、３１…サンプルホールド／ＣＤＳ回路、３２…水平信号線、３４…Ｈシフトレジスタ
【図１】
0003750502.tif 000002
【図２】
0003750502.tif 000003
【図３】
0003750502.tif 000004
【図４】
0003750502.tif 000005