(57)【特許請求の範囲】
【請求項１】
半導体基板上に形成され、外部から供給された外部電源電圧を降圧して所定の内部電源電圧を該半導体基板上の回路素子に供給する電源降下回路において、
所望の分圧比に基づき直列接続され、前記外部電源電圧から固定された分圧レベル信号を生成する抵抗列と、前記分圧レベル信号を入力し、制御部からの第１の指示信号により動作するアンプに制御され、前記回路素子の通常駆動するための電源電圧を出力する第１のトランジスタと、
制御部からの第２の指示信号により前記回路素子のバーンイン若しくはエージングを行うための電源電圧を出力する第２のトランジスタと、
常時導通状態を維持して、前記第１及び第２のトランジスタが共に電源を供給しない時に、前記回路素子をスタンバイ状態に維持させるための電源を出力する第３のトランジスタと、を具備し、
前記第１及び第２の指示信号により、いずれかのトランジスタを駆動して前記回路素子に内部電源電圧を供給することを特徴とする電源降下回路。
【請求項２】
上記第３のトランジスタが、上記回路素子に印加される電源電圧が０になることを防止するキーパー回路として機能する、１つ若しくは多段直列接続されたトランジスタからなることを特徴とする請求項１記載の電源降下回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体基板上に形成され、外部から供給される電源電圧を複数の電圧に降圧した内部電源電圧として回路素子に供給する電源降下回路に関する。
【０００２】
【従来の技術】
一般に、半導体基板上には種々の回路素子が形成されており、その回路素子の微細化が要求されるに従い、素子自体が小型化する、配線幅が狭められるなどによる耐圧低下の関係や消費電流の低減化から低電圧化が必要となり、外部から供給される電源電圧例えば５Ｖを基板上に設けた降圧回路により、３〜４Ｖに降圧して、それぞれの回路素子に供給していた。
【０００３】
しかし、単に低圧電源電圧のみしか搭載していない設計にすると、バーンインやエージング等の試験で大きな電圧を必要とする場合には、その都度、外部から別途供給して行わなければならなかった。
【０００４】
そこで、外部電源電圧と内部で降圧して生成した低電源電圧とを切り替えて用いる技術、例えば、特開平７−５７４７２号公報には、外部電源電圧を降圧して回路素子の駆動に用いられる低電源電圧を新たに生成し、スイッチ回路で低電源電圧と元の外部電源電圧とのいずれかに切り替えて内部の回路素子に供給するための分圧機能を有する降圧回路が備えられた半導体集積回路装置が提案されている。
【０００５】
【発明が解決しようとする課題】
しかし前述した公報における降圧回路は、外部端子から与えた通常の信号レベルとは異なる入力レベルの信号を入力して、回路素子に供給される電源電圧を通常動作時とバーンイン等の試験動作時との２つの値に切り替えているため、その切り換え制御が煩雑となる。
【０００６】
また通常の駆動時電圧とバーンイン等のテスト時電圧の２つの電圧値のみからの選択となるため、回路がスタンバイ時でも、通常の駆動レベルの電圧を維持して直流電流のパス分を無駄に消費している。
【０００７】
そこで本発明は、外部電源電圧から生成する内部電源電圧を３つ以上の複数の電圧値に切り換え可能にして、回路素子の安定した駆動とスタンバイ時の低消費電流化及び、直流電流リークを低減する電源降下回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明は上記目的を達成するために、半導体基板上に形成され、外部から供給された外部電源電圧を降圧して所定の内部電源電圧を該半導体基板上の回路素子に供給する電源降下回路において、所望の分圧比に基づき直列接続され、前記外部電源電圧から固定された分圧レベル信号を生成する抵抗列と、前記分圧レベル信号を入力し、制御部からの第１の指示信号により動作するアンプに制御され、前記回路素子の通常駆動するための電源電圧を出力する第１のトランジスタと、制御部からの第２の指示信号により前記回路素子のバーンイン若しくはエージングを行うための電源電圧を出力する第２のトランジスタと、常時導通状態を維持して、前記第１及び第２のトランジスタが共に電源を供給しない時に、前記回路素子をスタンバイ状態に維持させるための電源を出力する第３のトランジスタと、を具備し、前記第１及び第２の指示信号により、いずれかのトランジスタを駆動して前記回路素子に内部電源電圧を供給する電源降下回路を提供する。
【０００９】
以上のような構成の電源降下回路は、外部から供給される一定電圧の外部電源電圧から制御部からの指示信号により、通常の駆動を行なうための駆動用電源電圧ＶDD、バーンインやエージングのためのテスト用電源電圧Ｖtest若しくは、低消費電流となるスタンバイ時のスタンバン電源電圧Ｖstbyからなる内部電源電圧ＶDDinを生成し、安定的に駆動して所望する内部電源電圧を回路素子に供給する。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について詳細に説明する。
【００１１】
図１には、本発明による第１の実施形態に係る電源降下回路の構成を示し、説明する。
【００２４】
この電源降下回路は、抵抗Ｒ１と抵抗Ｒ２の比により外部から供給される電源電圧ＶDDを分圧する分圧部２１と、分圧された分圧レベル信号を入力し、図示しない制御部からの指示信号CTL1により、通常の駆動電圧になるように電圧降下を行なうＰchトランジスタＴr1から出力される内部電源電圧ＶDDinのレベルをフィードバック制御するアンプ部２２と、図示しない制御部からの指示信号CTL2により外部電源電圧ＶDDと同じ電圧値のテスト電源電圧Ｖtestを内部電源電圧ＶDDinとして出力するＰchトランジスタＴr2と、常時オン状態を維持してスタンバイ電圧Ｖstbyを発生させるキーパー回路として機能するＰchトランジスタＴr3とで構成される。
【００２５】
尚、このＰchトランジスタＴr3によるスタンバイ電圧Ｖstbyは、図２に示すようにトランジスタをさらに直列接続することにより、電圧値を調整することができる。
【００２７】
図３を参照して、第１の実施形態のように構成された電源降下回路の動作について説明する。本実施形態においては、生成する内部電源電圧値として、例えば、通常の駆動電源電圧（２．５Ｖ）、バーンインやエージング等を行なうためのテスト電源電圧を外部電源電圧ＶDD、さらに回路素子のスタンバイ状態の際には、比較的低電圧のスタンバイ電源電圧Ｖstbyとして説明する。
【００２８】
まず、指示信号CTL1がＨレベルの時、アンプ部２２が分圧レベル信号に基づく出力信号によりＰchトランジスタＴr1は、通常の駆動電源電圧を出力する。この時、指示信号CTL2はＨレベルであり、トランジスタＴr2はオフ状態にある。
【００２９】
また、指示信号CTL2がＬレベルとなった場合には、トランジスタＴr2はオン状態となり、外部電源電圧ＶDDを内部電源電圧ＶDDinとして出力する。この時、ＰchトランジスタＴr1が出力する通常の駆動電源電圧ＶDDinが外部電源電圧ＶDDに比べて低い電圧であるため、ＰchトランジスタＴr1のオン・オフのいずれの状態であってもよい。
【００３０】
そして、指示信号CTL1がＬレベルの時、アンプ部２２はＨレベルを出力しており、ＰchトランジスタＴr1はオフ状態にある。また、指示信号CTL2がＨレベルであるとトランジスタＴr2はオフ状態にある。従って、常時オン状態にあるＰchトランジスタＴr3からスタンバイ電圧Ｖstbyが内部電源電圧ＶDDinとして出力される。
【００３１】
尚、この実施形態では、Ｐchトランジスタを一例として説明しているが、これに限定されるものではなく、他の駆動素子を用いてもよい。
【００３２】
以上説明したように実施形態によれば、外部から供給される一定電圧の外部電源電圧を維持したまま、制御部からの指示信号により、通常の駆動を行なうための駆動用電源電圧ＶDD、バーンイン等のテスト用電源電圧Ｖtest若しくは、低消費電流となるスタンバイ時のスタンバン電源電圧Ｖstbyというような所望する内部電源電圧ＶDDinに設定される。これにより、従来技術のように内部電源電圧を切り換える際に必要であった電源電圧の変化が無くなり、一定電圧の環境下で電源降下回路に組み込まれたアンプ部が安定して駆動することができる。
【００３３】
【発明の効果】
以上詳述したように本発明によれば、外部電源電圧から生成する内部電源電圧を３つ以上の複数の電圧値に切り換え可能にして、回路素子の安定した駆動とスタンバイ時の低消費電流化及び、直流電流リークを低減する電源降下回路を提供することができる。
【図面の簡単な説明】
【図１】第１の実施形態に係る電源降下回路の構成を示す図である。
【図２】スタンバイ電圧Ｖstbyを発生させるキーパー回路の構成例である。
【図３】第１の実施形態の電源降下回路の動作について説明するための図である。
【符号の説明】
２１  分圧部
２２  アンプ部
Ｒ１，Ｒ２  抵抗
CTL1，CTL2  指示信号
Ｔr1〜Ｔr3  Ｐchトランジスタ
ＶDD  外部電源電圧
ＶDDin  内部電源電圧
【図１】
0003766948.tif 000002
【図２】
0003766948.tif 000003
【図３】
0003766948.tif 000004