(57)【特許請求の範囲】
【請求項１】
所定の音声装置を動作させるための電源部に対する電源オン時と電源オフ時のそれぞれの場合に、前記音声装置の特定信号ラインに接続されたスイッチ素子を、前記電源部に接続された時定数回路の出力によってオン制御して該特定信号ラインに生じるノイズ成分を除去するショックノイズ防止回路において、
前記電源部に接続されると共に、前記スイッチ素子をオン制御するための第１の時定数信号を出力する第１の時定数回路と、  前記電源部に接続されると共に、前記スイッチ素子をオン制御するための第２の時定数信号を出力する第２の時定数回路と、
前記第１および第２の時定数回路のそれぞれから得られる前記第１および第２の時定数信号を、共通的に前記スイッチ素子の制御端に対して供給する結合回路とを具備することを特徴とするショックノイズ防止回路。
【請求項２】
前記特定信号ラインは、音声信号出力系統で形成され、前記スイッチ素子は、該音声信号出力系統の信号を短絡状態にするように構成することを特徴とする請求項１に記載のショックノイズ防止回路。
【請求項３】
前記特定信号ラインは、音声信号入力系統で形成され、前記スイッチ素子は、該音声信号入力系統の信号を短絡状態にするように構成することを特徴とする請求項１に記載のショックノイズ防止回路。
【請求項４】
前記特定信号ラインは、音声信号出力系統で形成され、前記スイッチ素子は、該音声信号出力系統の信号を短絡状態にするように構成すると共に、前記特定信号ラインは、音声信号入力系統で形成され、前記スイッチ素子は、該音声信号入力系統の信号を短絡状態にするように構成することを特徴とする請求項１に記載のショックノイズ防止回路。
【請求項５】
前記音声装置の全体を制御する制御部から出力されるミューティング指令信号を前記結合回路の出力信号によってオン制御またはオフ制御した信号を、前記スイッチ素子の制御端に供給するように構成することを特徴とする請求項１ないし請求項４のいずれかに記載のショックノイズ防止回路。
【請求項６】
前記電源は、正電源と負電源を有して構成されたことを特徴とする請求項１ないし請求項５のいずれかに記載のショックノイズ防止回路。
【請求項７】
前記第１および／または第２の時定数回路は、抵抗とコンデンサの並列回路と、該並列回路に直列に接続された抵抗とで構成することを特徴とする請求項６に記載のショックノイズ防止回路。
【請求項８】
前記第１または前記第２の時定数回路は、前記並列回路が前記正電源の出力端または前記負電源の出力端に接続して構成することを特徴とする請求項７に記載のショックノイズ防止回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、音声増幅器等々の音声装置における電源投入時と電源遮断時に過渡的に生じるノイズを防止するショックノイズ防止回路に関する。
【０００２】
【従来の技術】
一般に、音声装置における電源投入時や電源遮断時には、音声増幅等の回路各部への電源供給が平生時に比して過渡的に乱れたものとなるので、これに伴うノイズが音声信号系統に生じてしまうためにこれを防止するショックノイズ防止回路が設けられている。
【０００３】
このような音声装置におけるショックノイズ防止回路は、音声ライン入力を所定のゲインで増幅してライン出力として後段回路部に出力するラインアンプ回路で当該音声装置が構成される場合には、そのショックノイズ防止回路が図１２に示すように回路構成されている。
【０００４】
図１２において、ライン入力端に印加された信号は、集積回路化されたアンプＩＣ１で増幅され、その出力信号の直流成分がコンデンサＣ５によってカットされ、抵抗Ｒ５を介してライン出力端から出力信号Ｇとして後段回路部（図示せず）に出力される。このライン出力端と接地端の間には、インピーダンスマッチング用の抵抗Ｒ６が接続されると共に、トランジスタＴｒ３のコレクタ・エミッタが接続されている。このトランジスタＴｒ３は、自身のベースに選択的に印加される制御信号によってオンされてライン出力端を接地端に短絡するためのものである。
【０００５】
一方、＋電源（正電源）と−電源（負電源）の間には、コンデンサＣ１とコンデンサＣ２の直列回路が接続され、その中点が接地され、また＋電源と−電源の間に抵抗Ｒ１と抵抗Ｒ２の直列回路が接続され、その中点と−電源の間にコンデンサＣ３が接続されている。
【０００６】
このようにして抵抗Ｒ１と抵抗Ｒ２とコンデンサＣ３で構成される「時定数回路」は、＋電源と−電源の出力に接続されて後述のスイッチ素子（トランジスタＴｒ１〜Ｔｒ３）をオンオフ制御するためのものであり、「抵抗Ｒ１、抵抗Ｒ２、コンデンサＣ３」の共通接続点（電位Ａ）は、ベース抵抗を内蔵してモジュール部品化されたトランジスタＴｒ２の制御端（ベース側）に接続されると共に、音声装置の全体を制御する制御部から出力されるミュート信号がエミッタに印加され、当該トランジスタＴｒ２がオンされたときにミュート信号がエミッタ・コレクタを介してトランジスタＴｒ１のベース側に出力される。
【０００７】
トランジスタＴｒ１は、ベース抵抗とエミッタ抵抗を内蔵してモジュール部品化されたもので、エミッタに前述のＥ点が接続され、コレクタには、前述のＦ点に接続される抵抗Ｒ３と抵抗Ｒ４を順次介して接続され、この抵抗Ｒ３と抵抗Ｒ４の接続点（電位Ｄ）は、抵抗Ｒ７を介してトランジスタＴｒ３のベースに接続されると共に、当該Ｄ点とＥ点の間にコンデンサＣ４が接続されている。
【０００８】
このミュート信号は、図示しない制御部の作動によってミュートオン時にはＬレベルとされてミュートオフ時にはＨレベルとされ、このＨまたはＬレベルに応じてトランジスタＴｒ３がオン／オフ制御（詳細動作は後述）されることによってライン出力端が接地／非接地の各状態にされたミュート動作が行われる。
【０００９】
即ち、ミュートオン時には、トランジスタＴｒ２のエミッタにミュート信号のＬレベルが印加されることによってトランジスタＴｒ２がオンされ、これに連動してトランジスタＴｒ１のベースがＬレベルにされ、トランジスタＴｒ１がオンする。すると、Ｄ点には抵抗Ｒ３と抵抗Ｒ４によってバイアスされたＨレベル電圧が生じ、この電圧が抵抗Ｒ７を介してトランジスタＴｒ３のベースに印加されることによってトランジスタＴｒ３がオンされてライン出力端が接地され後段回路部への信号出力が無くなる。
【００１０】
また、ミュートオフ時には、トランジスタＴｒ２のエミッタに、ミュート信号のＨレベルが印加されることによってトランジスタＴｒ２がオフされ、これに連動してトランジスタＴｒ１のベースがＨレベルにされ、トランジスタＴｒ１がオフする。このときＤ点の電位は、抵抗Ｒ３によって−電源の電圧にプルダウンされる状態になり、トランジスタＴｒ３のベース電位に−の電位が現れ、その結果トランジスタＴｒ３がオフされ、ライン入力端に印加される信号をアンプＩＣ１で増幅した信号がライン出力端にそのまま現れて後段回路部に出力される。
【００１１】
従って、ミュート信号がＬレベルとＨレベルに選択的にされることによってトランジスタＴｒ３がオン／オフ制御されることによってショックノイズが防止されるのである。
【００１２】
【発明が解決しようとする課題】
従来のショックノイズ防止回路は、電源スタンバイ状態から電源オン状態にする場合には、「コンデンサＣ３と抵抗Ｒ２」による時定数が原因で電位Ａが安定時の電位より−方向に振られ、＋電源電位Ｅと−電源電位Ｆと電位Ａと出力信号Ｇを合わせて示す図１３のような特性を有する。図１３の特性図は、＋電源電位Ｅと−電源電位Ｆと電位Ａに関しては縦軸が±２０Ｖを１目盛当たり５Ｖで示し、横軸が時間Ｔの０〜１秒を１目盛当たり０．１秒で示し、出力信号Ｇに関しては横軸はそのままで、縦軸のみを拡大して１目盛当たり２００ｍＶで示す。
【００１３】
図１３より明らかなように、電位Ａに関しては−方向に振られることによってトランジスタＴｒ２がオフ状態にされてしまい、これに連動してトランジスタＴｒ１がオフされ、その結果トランジスタＴｒ３がオフ状態にされてしまい、電源投入時のノイズが出力信号Ｇに現れ、例えば過渡的に約２００ｍＶの成分として生じてしまう。
【００１４】
また、電源オフ状態から電源オン状態にする場合には、「コンデンサＣ３と抵抗Ｒ２」による時定数が原因で電位Ａが安定時の電位より−方向に振られ、＋電源電位Ｅと−電源電位Ｆと電位Ａと出力信号Ｇを合わせて示す図１４のような特性を有する。図１４の特性図は、＋電源電位Ｅと−電源電位Ｆと電位Ａに関しては縦軸が±２０Ｖを１目盛当たり５Ｖで示し、横軸が時間Ｔの０〜２秒を１目盛当たり０．２秒で示し、出力信号Ｇに関しては横軸はそのままで、縦軸のみを拡大して１目盛当たり２００ｍＶで示す。
【００１５】
図１４より明らかなように、電位Ａに関しては−方向に振られることによってトランジスタＴｒ２がオフ状態にされてしまい、これに連動してトランジスタＴｒ１がオフされ、その結果トランジスタＴｒ３がオフ状態にされてしまい、電源投入時のノイズが出力信号Ｇに現れ、例えば過渡的に約１００ｍＶの成分として生じてしまう。このノイズ成分は、電源オフ状態から電源オン状態にする場合のノイズ成分（約２００ｍＶ）の略半分であるが無視できない値である。
【００１６】
一方、安定した電源オン状態から電源オフ状態にする場合には、電位Ａが安定時の電位より−方向に振られることはなく、僅かに＋方向に振られるので、＋電源電位Ｅと−電源電位Ｆと電位Ａと出力信号Ｇを合わせて示す図１５のような特性を有する。図１５の特性図は、＋電源電位Ｅと−電源電位Ｆと電位Ａに関しては縦軸が±２０Ｖを１目盛当たり５Ｖで示し、横軸が時間Ｔの０〜０．５秒を２目盛当たり０．１秒で示し、出力信号Ｇに関しては横軸はそのままで、縦軸のみを拡大して１目盛当たり２００ｍＶで示す。
【００１７】
図１５より明らかなように、電位Ａに関しては−方向に振られることなく僅かに＋方向に振られることによってトランジスタＴｒ２はオン状態が保持されていて、この結果、トランジスタＴｒ３のオン状態が保持されるので、電源投入時のノイズが出力信号Ｇに現れることはない。
【００１８】
安定した電源オン状態から電源スタンバイ状態にする場合には、電位Ａが安定時の電位より−方向に振られることはなく、僅かに＋方向に振られるので、＋電源電位Ｅと−電源電位Ｆと電位Ａと出力信号Ｇを合わせて示す図１６のような特性を有する。図１６の特性図は、＋電源電位Ｅと−電源電位Ｆと電位Ａに関しては縦軸が±２０Ｖを１目盛当たり５Ｖで示し、横軸が時間Ｔの０〜１秒を１目盛当たり０．１秒で示し、出力信号Ｇに関しては横軸はそのままで、縦軸のみを拡
大して１目盛当たり２００ｍＶで示す。
【００１９】
図１６より明らかなように、電位Ａに関しては−方向に振られることなく僅かに＋方向に振られることによってトランジスタＴｒ２はオン状態が保持されていて、この結果、トランジスタＴｒ３のオン状態が保持されるので、電源投入時のノイズが出力信号Ｇに現れることはない。
【００２０】
今までの説明は、「コンデンサＣ３と抵抗Ｒ２」による時定数が原因で電位Ａが安定時の電位より−方向に振られることにより、電源オン状態に変化させるときにノイズが生じ、電源オフ状態に変化させるときにはノイズが生じないということであるが、「コンデンサＣ３と抵抗Ｒ３」による時定数に着目した場合には、電位Ａが安定時の電位よりも＋方向に振られることが原因でトランジスタＴｒ２がオフすることはないが、電源オフ状態に変化させる場合にはこの時定数に起因して電位Ａが−方向に振られるため、この瞬間にトランジスタＴｒ２がオフされ、これに連動してトランジスタＴｒ３がオフされるので電源投入時のノイズが出力信号Ｇに現れることがある。
【００２１】
そこで、本発明の目的は、電源がオフ状態からオン状態に変化されたときと電源がオン状態からオフ状態に変化されたときのいずれの場合においても、当該電源に過渡的に生じる不安定出力に起因するノイズ成分が所期の音声信号系統に現れないようにするショックノイズ防止回路を提供することにある。
【００２２】
【課題を解決するための手段】
前記課題を解決するために、本発明によるショックノイズ防止回路は、次に記載するような特徴的な構成を採用している。
【００２３】
（１）所定の音声装置を動作させるための電源部に対する電源オン時と電源オフ時のそれぞれの場合に、前記音声装置の特定信号ラインに接続されたスイッチ素子を、前記電源部に接続された時定数回路の出力によってオン制御して該特定信号ラインに生じるノイズ成分を除去するショックノイズ防止回路において、
前記電源部に接続されると共に、前記スイッチ素子をオン制御するための第１の時定数信号を出力する第１の時定数回路と、
前記電源部に接続されると共に、前記スイッチ素子をオン制御するための第２の時定数信号を出力する第２の時定数回路と、
前記第１および第２の時定数回路のそれぞれから得られる前記第１および第２の時定数信号を、共通的に前記スイッチ素子の制御端に対して供給する結合回路とを具備するショックノイズ防止回路。
【００２４】
（２）前記（１）の特定信号ラインは、音声信号出力系統で形成され、前記スイッチ素子は、該音声信号出力系統の信号を短絡状態にするように構成するショックノイズ防止回路。
【００２５】
（３）前記（１）の特定信号ラインは、音声信号入力系統で形成され、前記スイッチ素子は、該音声信号入力系統の信号を短絡状態にするように構成するショックノイズ防止回路。
【００２６】
（４）前記（１）の特定信号ラインは、音声信号出力系統で形成され、前記スイッチ素子は、該音声信号出力系統の信号を短絡状態にするように構成すると共に、前記特定信号ラインは、音声信号入力系統で形成され、前記スイッチ素子は、該音声信号入力系統の信号を短絡状態にするように構成するショックノイズ防止回路。
【００２７】
（５）前記（１）ないし前記（４）のいずれかの音声装置の全体を制御する制御部から出力されるミューティング指令信号を前記結合回路の出力信号によってオン制御またはオフ制御した信号を、前記スイッチ素子の制御端に供給するように構成するショックノイズ防止回路。
【００２８】
（６）前記（１）ないし前記（５）のいずれかの電源は、正電源出力と負電源出力を有して構成するショックノイズ防止回路。
【００２９】
（７）前記（６）の第１および／または第２の時定数回路は、抵抗とコンデンサの並列回路と、該並列回路に直列に接続された抵抗とで構成するショックノイズ防止回路。
【００３０】
（８）前記（７）の第１または第２の時定数回路は、前記並列回路が前記正電源の出力端または前記負電源の出力端に接続して構成するショックノイズ防止回路。
【００３１】
【発明の実施の形態】
以下、本発明の一実施の形態について図面を用いて詳細に説明する。先ず、ショックノイズ防止回路の回路構成を図１を用いて説明する。本形態は、音声ライン入力を所定のゲインで増幅してライン出力として後段回路部に出力するラインアンプ回路で当該音声装置が構成される場合に本発明を適用したもので、そのショックノイズ防止回路が図１に示すように回路構成されている。
【００３２】
このショックノイズ防止回路は、ライン入力端に印加された信号が、集積回路化されたアンプＩＣ１で増幅され、その出力信号の直流成分がコンデンサＣ５によってカットされ、抵抗Ｒ５を介してライン出力端から出力信号Ｇとして後段回路部（図示せず）に出力される。このライン出力端と接地端の間にインピーダンスマッチング用の抵抗Ｒ６が接続されていると共に、トランジスタＴｒ３のコレクタ・エミッタが接続されている。このトランジスタＴｒ３は、自身のベースに印加される制御信号によってオンされてライン出力端を接地端に短絡するためのものである。
【００３３】
また、＋電源（正電源）と−電源（負電源）の間にコンデンサＣ１とコンデンサＣ２の直列回路が接続されその中点が接地されている。この＋電源と−電源の間には、第１の時定数回路と第２の時定数回路が接続されている。この２つの時定数回路で形成される時定数回路部によって電源がオン状態に変化された時と、オフ状態に変化された時と、スタンバイ状態に変化された時のいずれの場合においても電源の過渡的な出力変動に基づくショックノイズを防止するように構成される。
【００３４】
第１の時定数回路は、＋電源と−電源の間に抵抗Ｒ１と抵抗Ｒ２の直列回路を接続し、その接続点と−電源の間にコンデンサＣ３を接続することによって構成され、第２の時定数回路は、＋電源と−電源の間に抵抗Ｒ８と抵抗Ｒ９の直列回路を接続し、その接続点と＋電源の間にコンデンサＣ６を接続することによって構成される。
【００３５】
第１および第２の時定数回路のそれぞれの出力、即ち抵抗Ｒ１と抵抗Ｒ２の接続点に生じる電位Ｃの第１の時定数信号と、抵抗Ｒ８と抵抗Ｒ９の接続点に生じる電位Ｂの第２の時定数信号を、共通的にトランジスタＴｒ２トランジスタＴｒ１を順次に介してスイッチ素子（トランジスタＴｒ３）の制御端に対して供給する結合回路が設けられている。
【００３６】
この結合回路は、ダイオードＤ１とダイオードＤ２で構成され、ダイオードＤ２のアノードは、抵抗Ｒ８と抵抗Ｒ９の接続点に接続され、ダイオードＤ１のアノードは、抵抗Ｒ１と抵抗Ｒ２の接続点に接続され、両ダイオードＤ１，Ｄ２のカソードは共通接続され、ベース抵抗を内蔵してモジュール部品化されたトランジスタＴｒ２の制御端（ベース側）に接続されると共に、音声装置の全体を制御する制御部（図示せず）から出力されるミュート信号がエミッタに印加され、当該トランジスタＴｒ２がオンされたときにミュート信号がエミッタ・コレクタを介してトランジスタＴｒ１のベース側に出力される。
【００３７】
トランジスタＴｒ１は、ベース抵抗とエミッタ抵抗を内蔵してモジュール部品化されたもので、エミッタに＋電源が接続され、コレクタには、−電源に接続される抵抗Ｒ３と抵抗Ｒ４を順次に介して接続され、この抵抗Ｒ３と抵抗Ｒ４の接続点（電位Ｄ）は、抵抗Ｒ７を介してトランジスタＴｒ３のベースに接続されると共に、当該接続点と＋電源の間にコンデンサＣ４が接続されている。
【００３８】
このミュート信号は、図示しない制御部の作動によってミュートオン時にはＬレベルとされてミュートオフ時にはＨレベルとされ、このＨ，Ｌレベルに応じてトランジスタＴｒ３がオン／オフ制御（詳細動作は後述）されることによってライン出力端が接地／非接地の各状態にされたミュート動作が行われる。
【００３９】
即ち、ミュートオン時には、トランジスタＴｒ２のエミッタにミュート信号のＬレベルが印加されることによってトランジスタＴｒ２がオンされ、これに連動してトランジスタＴｒ１のベースがＬレベルにされ、トランジスタＴｒ１がオンする。すると、Ｄ点には抵抗Ｒ３と抵抗Ｒ４によってバイアスされたＨレベル電圧が生じ、この電圧が抵抗Ｒ７を介してトランジスタＴｒ３のベースに印加されることによってトランジスタＴｒ３がオンされてライン出力端が接地され後段回路部への信号出力が無くなる。
【００４０】
また、ミュートオフ時には、トランジスタＴｒ２のエミッタに、ミュート信号のＨレベルが印加されることによってトランジスタＴｒ２がオフされ、これに連動してトランジスタＴｒ１のベースがＨレベルにされ、トランジスタＴｒ１がオフする。このときＤ点の電位は、抵抗Ｒ３によって−電源の電圧にプルダウンされる状態になり、トランジスタＴｒ３のベース電位に−の電位が現れ、その結果トランジスタＴｒ３がオフされ、ライン入力端に印加される信号をアンプＩＣ１で増幅した信号がライン出力端に出力信号Ｇとしてそのまま現れて後段回路部に出力される。
【００４１】
電源スタンバイ状態から電源オン状態に変化させた場合には、コンデンサＣ６と抵抗Ｒ８によって形成される時定数によって電位Ｂが＋方向に振られ、＋電源電位Ｅと−電源電位Ｆと電位Ｂと出力信号Ｇを合わせて示す図２のような特性を有する。図２の特性図は、＋電源電位Ｅと−電源電位Ｆと電位Ａに関しては縦軸が±２０Ｖを１目盛当たり５Ｖで示し、横軸が時間Ｔの０〜５秒を２目盛当たり１秒で示し、出力信号Ｇに関しては横軸はそのままで、縦軸のみを拡大して１目盛当たり２００ｍＶで示す（なお、後述説明する図３ないし図９および図１１の特性図における縦軸と横軸のスケールは図２と同様であり、出力信号Ｇに関する拡大も同様であるので以下その説明を略す）。
【００４２】
図２より明らかなように、電源スタンバイ時には−電源電位Ｆが略０Ｖで＋電源電位Ｅが略５Ｖであって、＋電源電位Ｅが正規の電圧の約１６Ｖ迄上昇すると同時に、−電源電位Ｆが正規の電圧の−１７Ｖまで下降する。これに伴って電位Ｂに関しては安定したスタンバイ時の電圧（約２．５Ｖ）から＋方向に振られる。
【００４３】
一方、電位Ｃは、コンデンサＣ３と抵抗Ｒ２によって形成される時定数でもって、図３に示す特性図のように、安定したスタンバイ時の電圧（約２．５Ｖ）から−方向に振られる。
【００４４】
このとき、電位Ａは、ダイオードＤ１とダイオードＤ２によって形成される結合回路によって電位Ｂと電位Ｃの高い方の電位が有効となるために、ダイオードＤ１，Ｄ２のそれぞれのアノード／カソード電位差を−０．６ＶとすればダイオードＤ２がオン状態でダイオードＤ１がオフ状態にされる。この結果、電位Ａには電源スタンバイの安定時より高い電位（略電位Ｂ）が供給されるのでトランジスタＴｒ２がオンでトランジスタＴｒ１がオンの状態が保持され、この結果、トランジスタＴｒ３のオン状態が保持される。従って、ライン出力が短絡された状態にされるために、その出力は、図２と図３に示すようにノイズ成分のない出力信号Ｇとなる。
【００４５】
一方、安定した電源オン状態から電源スタンバイ状態に変化させる場合には、図４に示すように+電源電位Ｅが安定した電源オン時の電圧の約１６Ｖから急激にスタンバイ時の電圧である５Ｖまで下降すると同時に、−電源電位Ｆが電源オン時の正規の電圧の−１７Ｖから電源スタンバイ時の正規の電圧である略０Ｖまで変化する。これに伴って、電位Ｂに関しては安定したスタンバイ時の電圧（約３Ｖ）から−方向に振られ、一旦は僅かの負電位まで低下した後に安定した電源スタンバイ時の電圧である約２．５Ｖに収斂する。
【００４６】
このとき、電位Ｃは、コンデンサＣ３と抵抗Ｒ２によって形成される時定数でもって、図５に示す特性図のように、安定したスタンバイ時の電圧（約３Ｖ）から急激に＋方向に約１２．５Ｖまで振られ、その後に減少し電源スタンバイ時の電圧である約２．５Ｖに収斂する。
【００４７】
また、電位Ａは、ダイオードＤ１とダイオードＤ２によって形成される結合回路によって電位Ｂと電位Ｃの高い方の電位が有効となるために、ダイオードＤ１，Ｄ２のそれぞれのアノード／カソード電位差を−０．６ＶとすればダイオードＤ２がオフ状態でダイオードＤ１がオン状態にされる。この結果、電位Ａには電源スタンバイの安定時より高い電位（略電位Ｃ）が供給されるのでトランジスタＴｒ２がオンでトランジスタＴｒ１がオンの状態が保持され、この結果、トランジスタＴｒ３のオン状態が保持される。従って、ライン出力が短絡された状態にされるために、その出力は、図４と図５に示すようにノイズ成分のない出力信号Ｇとなる。
【００４８】
次に、電源オフ状態から電源オン状態に変化させる場合には、図６ないし図８より明らかなように、＋電源電位Ｅが電源オフ時の電位である０Ｖから正規の電圧の約１６Ｖ迄上昇すると同時に、−電源電位Ｆが正規の電圧の−１７Ｖまで下降する。これに伴って電位Ｂの変化特性は、図６に示すように約４Ｖまで急激に立ち上げられた後に緩やかに−方向に約２．５Ｖまで振られた後に、約６Ｖまで増加した後に、一時的に約３Ｖまで−方向に低下した後に安定した電源オン時の電位である約４Ｖに収斂する。
【００４９】
一方、電位Ｃは、コンデンサＣ３と抵抗Ｒ２によって形成される時定数でもって、図７に示す特性図のように、０Ｖ電位から約２．５Ｖまで＋方向に増加した後に、−方向に振られて約−２．５Ｖまで低下した後に＋方向に振られて増加し安定した電源オン時の電圧（約３Ｖ）に落ち着く。
【００５０】
このとき、電位Ａは、ダイオードＤ１とダイオードＤ２によって形成される結合回路によって電位Ｂと電位Ｃの高い方の電位が有効となるために、ダイオードＤ１，Ｄ２のそれぞれのアノード／カソード電位差を−０．６ＶとすればダイオードＤ２がオン状態でダイオードＤ１がオフ状態にされる。この結果、電位Ａには図８に示すように、電位Ｃより高い電位が供給されるのでトランジスタＴｒ２がオンでトランジスタＴｒ１がオンの状態が保持され、この結果、トランジスタＴｒ３のオン状態が保持される。従って、ライン出力が短絡された状態にされるために、その出力は、図６ないし図８に示すようにノイズ成分のない出力信号Ｇとなる。
【００５１】
一方、安定した電源オン状態から電源オフ状態に変化させる場合には、図９ないし図１１に示すように+電源電位Ｅが安定した電源オン時の電圧の約１６Ｖから急激に略０Ｖまで下降すると同時に、−電源電位Ｆが電源オン時の正規の電圧の−１７Ｖから略０Ｖまで変化する。これに伴って、コンデンサＣ６と抵抗Ｒ８によって形成される時定数によって電位Ｂが図９に示すように安定した電源オン時の約３Ｖから−方向に振られ一旦約−２Ｖまで減少された後に緩やかに増加して約０Ｖに収斂する。
【００５２】
このとき、電位Ｃは、＋電源電位Ｅと−電源電位Ｆと出力信号Ｇを合わせて示す図１０のような特性を有する。図１０の特性図は、＋電源電位Ｅと−電源電位Ｆと電位Ｃに関しては縦軸が±２０Ｖを１目盛当たり５Ｖで示し、横軸が時間Ｔの０〜２秒を１目盛当たり０．２秒で示し、出力信号Ｇに関しては横軸はそのままで、縦軸のみを拡大して１目盛当たり２００ｍＶで示す
【００５３】
この電位Ｃは、コンデンサＣ３と抵抗Ｒ２によって形成される時定数でもって、図１０に示す特性図のように、安定した電源オン時の電圧（約３Ｖ）から急激に＋方向に約１２Ｖまで振られ、その後に減少し電源オフ時の電圧である約０Ｖに収斂する。
【００５４】
このときの電位Ａは、ダイオードＤ１とダイオードＤ２によって形成される結合回路によって電位Ｂと電位Ｃの高い方の電位が有効となるために、ダイオードＤ１，Ｄ２のそれぞれのアノード／カソード電位差を−０．６ＶとすればダイオードＤ２がオフ状態でダイオードＤ１がオン状態にされる。この結果、電位Ａには安定した電源オン時より高い電位（略電位Ｃ）が供給されるのでトランジスタＴｒ２がオンでトランジスタＴｒ１がオンの状態が保持され、この結果、トランジスタＴｒ３のオン状態が保持される。従って、ライン出力が短絡された状態にされるために、その出力は、図９ないし図１１のそれぞれに示すようにノイズ成分のない出力信号Ｇとなる。
【００５５】
従って、本形態によれば「電源スタンバイ状態から電源オン状態に変化」と「安定した電源オン状態から電源スタンバイ状態に変化」と「電源オフ状態から電源オン状態に変化」と「安定した電源オン状態から電源オフ状態に変化」の４つのいずれの場合においてもショックノイズが防止されるのである。
【００５６】
なお、前述の形態は特定信号ラインがラインアンプで構成される音声出力系統で形成されたものであるが、当該特定信号ラインが、音声信号入力系統で形成され、該音声信号入力系統の信号を短絡状態にするように構成するようにしてもよく、特定信号ラインを音声信号の出力系統と入力系統の両方を含むように構成してもよい。
【００５７】
また、前述形態は、本発明によるショックノイズ防止回路によって行われるショックノイズ防止動作と、音声装置の全体を制御する制御部から出力されるミューティング指令信号によるミュート動作を協働して同時に行っているが、ショックノイズ防止回路の単独動作であってもよく、さらに、電源を正電源と負電源を有して構成せずに１電源で構成してもよいことは勿論である。
【００５８】
【発明の効果】
以上の説明で明らかなように、本発明によるショックノイズ防止回路は、電源がオフ状態からオン状態に変化されたときと電源がオン状態からオフ状態に変化されたときのいずれの場合においても、第１の時定数回路と第２の時定数回路のいずれか一方または両方からの時定数出力が、スイッチ素子をオンするに充分な電位の時定数信号とされるので、当該電源に過渡的に生じる不安定出力に起因するノイズ成分が所期の音声信号系統に現れないようにするショックノイズ防止回路を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態によるショックノイズ防止回路の概略構成を示す回路図である。
【図２】図１に示されるショックノイズ防止回路を電源スタンバイ状態から電源オン状態に変化させたときの電位Ｂの変化を説明するための特性図である。
【図３】図１に示されるショックノイズ防止回路を電源スタンバイ状態から電源オン状態に変化させたときの電位Ｃの変化を説明するための特性図である。
【図４】図１に示されるショックノイズ防止回路を安定した電源オン状態から電源スタンバイ状態に変化させるときの電位Ｂの変化を説明するための特性図である。
【図５】図１に示されるショックノイズ防止回路を安定した電源オン状態から電源スタンバイ状態に変化させるときの電位Ｃの変化を説明するための特性図である。
【図６】図１に示されるショックノイズ防止回路を電源オフ状態から電源オン状態に変化させるときの電位Ｂの変化を説明するための特性図である。
【図７】図１に示されるショックノイズ防止回路を電源オフ状態から電源オン状態に変化させるときの電位Ｃの変化を説明するための特性図である。
【図８】図１に示されるショックノイズ防止回路を電源オフ状態から電源オン状態に変化させるときの電位Ａの変化を説明するための特性図である。
【図９】図１に示されるショックノイズ防止回路を安定した電源オン状態から電源オフ状態に変化させるときの電位Ｂの変化を説明するための特性図である。
【図１０】図１に示されるショックノイズ防止回路を安定した電源オン状態から電源オフ状態に変化させるときの電位Ｃの変化を説明するための特性図である。
【図１１】図１に示されるショックノイズ防止回路を安定した電源オン状態から電源オフ状態に変化させるときの電位Ａの変化を説明するための特性図である。
【図１２】従来のショックノイズ防止回路の概略構成の一例を示す回路図である。
【図１３】図１２に示されるショックノイズ防止回路を電源スタンバイ状態から電源オン状態に変化させたときに生じるノイズを説明するための特性図である。
【図１４】図１２に示されるショックノイズ防止回路を電源オフ状態から電源オン状態に変化させたときに生じるノイズを説明するための特性図である。
【図１５】図１２に示されるショックノイズ防止回路を安定した電源オン状態から電源オフ状態に変化させるときの電位Ａの変化を説明するための特性図である。
【図１６】図１２に示されるショックノイズ防止回路を安定した電源オン状態から電源スタンバイ状態に変化させるときの電位Ａの変化を説明するための特性図である。
【符号の説明】
Ｒ１〜Ｒ９  抵抗
Ｃ１〜Ｃ６  コンデンサ
Ｄ１，Ｄ２  ダイオード
Ｔｒ１〜Ｔｒ３  トランジスタ
ＩＣ１  アンプ
【図１】
0003751220.tif 000002
【図２】
0003751220.tif 000003
【図３】
0003751220.tif 000004
【図４】
0003751220.tif 000005
【図５】
0003751220.tif 000006
【図６】
0003751220.tif 000007
【図７】
0003751220.tif 000008
【図８】
0003751220.tif 000009
【図９】
0003751220.tif 000010
【図１０】
0003751220.tif 000011
【図１１】
0003751220.tif 000012
【図１２】
0003751220.tif 000013
【図１３】
0003751220.tif 000014
【図１４】
0003751220.tif 000015
【図１５】
0003751220.tif 000016
【図１６】
0003751220.tif 000017