(57)【特許請求の範囲】
【請求項１】
複数の画素からの画素信号を加算して読み出す撮像装置において、
前記複数の画素は行列状に配され、
欠陥画素信号を近傍の画素信号で置換してから加算する制御手段と、
一方向に配列された複数の画素が接続された出力線を複数有し、複数の該出力線にそれぞれ接続された信号転送用の第１のスイッチ手段と、
該第１のスイッチ手段の信号出力側であって、複数の出力線のうち少なくとも２本ごとに出力線間を導通させる第２のスイッチ手段とを有することを特徴とする撮像装置。
【請求項２】
請求項１に記載の撮像装置において、置換する画素の位置を切り換える手段を有する撮像装置。
【請求項３】
請求項１に記載の撮像装置において、前記近傍の画素信号は水平、垂直、斜め方向の少なくとも１つに位置する画素からの画素信号である撮像装置。
【請求項４】
請求項３に記載の撮像装置において、画素信号の加算単位を変えることを特徴とする撮像装置。
【請求項５】
請求項１に記載の撮像装置において、画素信号を加算して読み出す加算モードと該画素信号を加算せずに読み出す非加算モードとを備えたことを特徴とする撮像装置。
【請求項６】
請求項５に記載の撮像装置において、前記加算モードでは欠陥画素信号を近傍の画素信号で置換して画素部内で加算し、前記非加算モードでは画素部から出力した後に欠陥画素信号を補正することを特徴とする撮像装置。
【請求項７】
請求項１に記載の撮像装置において、複数の画素と、該画素からの信号をランダムに選択してメモリへ転送する手段と、を有することを特徴とする撮像装置。
【請求項８】
請求項７に記載の撮像装置において、任意の画素信号を加算することを特徴とする撮像装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は撮像装置に係わり、特に画素信号を加算して読み出す動作を有する撮像装置に関する。
【０００２】
【従来の技術】
デジタルスチルカメラは数百万画素の撮像素子が使用される様になった。その様な数百万画素の撮像素子を静止画用途だけでなく、動画兼用に使うカメラが今後増えてくるものと思われる。兼用の場合問題になるのが数百万画素分の信号をどういう方法で低画素化し低消費電力化するかにある。
【０００３】
ＣＣＤ型撮像素子では素子の中央領域の画素信号を使うことが提案されている。しかし、この方法は光学系の撮像画角が変わるという欠点がある。また、特開平９−２４７６８９号公報に開示された技術では４×４画素を単位として同一色を間引いて加算される。この例では間引き信号が多く、そのため画素信号の利用効率がよくないという欠点がある。
【０００４】
この方法で間引き加算後の画素信号をＮＴＳＣに必要な３０〜４０万画素数を得るには間引きなしの撮像素子は４８０〜６４０万画素必要である。これでは民生用途には高価であり、その割には間引きによるモアレなどの画質低下が生ずる。
【０００５】
次に数百万画素の撮像素子の問題点として、画素欠陥がある。数十万画素の撮像素子では例えば歩留りが良くても、数百万画素では歩留りが極端に悪化する。そこで数個から数百個の画素欠陥は補正することが要望される。
【０００６】
画素数が少ない場合は補正が分かる場合があって問題であったが、画素数が多い場合は補正の検知限が下って実質上問題はなかった。
【０００７】
【発明が解決しようとする課題】
上記の様に高画素時の画素欠陥はあまり問題なかったが、画素を間引く方式や画素を加算する方式では、欠陥が大きな問題となることが分った。
【０００８】
ある程度画素欠陥が許された撮像素子を低画素数で使うと、欠陥を補正しても、その欠陥補正が目立ち、画質が低下する。その一方、許される欠陥画素数を少なくすると撮像素子の歩留りが低下し高価格になる。
【０００９】
【課題を解決するための手段】
本発明の撮像装置は、複数の画素からの画素信号を加算して読み出す撮像装置において、前記複数の画素は行列状に配され、欠陥画素信号を近傍の画素信号で置換してから加算する制御手段と、一方向に配列された複数の画素が接続された出力線を複数有し、複数の該出力線にそれぞれ接続された信号転送用の第１のスイッチ手段と、該第１のスイッチ手段の信号出力側であって、複数の出力線のうち少なくとも２本ごとに出力線間を導通させる第２のスイッチ手段とを有することを特徴とするものである。
【００１０】
本発明は、画素信号を加算して読み出す加算モードと該画素信号を加算せずに読み出す非加算モードとを備えたことを特徴とする撮像装置に好適に用いることができ、本発明により高精細モードでは欠陥画素信号を画素部外の信号処理系で補正し、標準モード（低画素数）では画素部内で欠陥画素信号を周辺の画素信号で補正してから同色信号の加算を行ない、欠陥画素があっても高画質を維持することができる。
【００１１】
【実施例】
以下、本発明の実施例について図面を用いて詳細に説明する。
【００１２】
図１は欠陥画素補正方法を説明するための図、図２は欠陥画素含む画素部の模式図である。
【００１３】
図２において、ａmn（ｍは水平方向、ｎは垂直方向の画素数を示す。）は画素を示し、ａ12が欠陥画素であり、その他の画素は正常な画素であるとする。図１（Ａ）に示す通常読み出しでは、各行ごとに正常な画素も欠陥画素の信号も順次読み出される。例えばＶ１ライン行では、画素ａ11，ａ12，ａ13，…から信号が読み出される。
【００１４】
図１（Ｂ），（Ｃ）は水平加算読み出し方法を示し、図１（Ｂ）は欠陥補正がない場合の読み出し方法を示す図、図１（Ｃ）は本実施例に係わる欠陥補正がある場合の読み出し方法を示す図である。図１（Ｂ），（Ｃ）に示す水平加算読出しは、水平行２画素毎に信号を加算して読み出すものである。
【００１５】
欠陥画素ａ12がある場合に図１（Ｂ）の読み出し方法をとると、正常信号ａ11と欠陥信号ａ12が加算されて読み出される。ここで、欠陥画素ａ12が白キズの場合、暗い被写体を撮像していても、画像上は白点として現われる。また、カラーの撮像素子の場合は色ノイズとして現われる。一方、図１（Ｃ）の読み出し方法では、欠陥画素ａ12を補正すべく、欠陥信号ａ12を正常信号ａ11に置き換えるので、正常信号ａ11と正常信号ａ11が加算されて読み出される。
【００１６】
この様に欠陥信号を隣接画素からの信号で置換することにより、暗い被写体を撮像した時に白点キズが明るい点ノイズになったり、また、明るい被写体を撮像した時に黒点キズが暗い点ノイズになったりするのを防ぐことができる。カラーの撮像素子の場合は隣接する画素が同色信号とは限らないので、水平あるいは垂直、斜め方向での同色画素信号で置換する。
【００１７】
図３は水平方向加算読出しの場合の読み出し回路の一実施例を示す回路構成図である。図４に図３の実施例の出力信号の説明図を示す。
【００１８】
本実施例の画素ａmnは図３（Ｂ）の様な４つのＭＯＳトランジスタとフォトセンサーから成る増幅型画素である。この画素はフォトセンサーとなるフォトダイオードＰＤからの信号電荷を転送用ＭＯＳトランジスタＭTXを介して増幅用ＭＯＳトランジスタＭSFの入力となるフローティングディフュージョン（ＦＤ）に転送し、選択用ＭＯＳトランジスタＭSELから信号電荷に対応する増幅された信号を出力する。そしてＦＤ及び増幅用ＭＯＳトランジスタＭSFのゲートのリセットをリセット用ＭＯＳトランジスタＭRESによって行う。
【００１９】
本発明に用いられる画素は図３の構成に限らず他の増幅型センサーや、複数のフォトセンサーａ11〜ａ14と転送用ＭＯＳトランジスタＭTX1〜ＭTX4とで、リセットＭＯＳトランジスタＭRES、増幅アンプとなる増幅用ＭＯＳトランジスタＭSFを共有する図７に示すような共通画素型であっても良い。その場合は画素の駆動法が少し異なるだけであり、本発明の本質に違いはない。
【００２０】
各画素は垂直方向に垂直信号線が共有化されている。例えば垂直信号線ＶＬ１には垂直方向に配された画素ａ11，ａ21，ａ31，…が接続される。その他の垂直信号線ＶＬ２，ＶＬ３，…についても同様である。また、垂直信号線ＶＬ１，ＶＬ２，…には図３では省略しているがバッファトランジスタと垂直信号線をリセットするリセット用トランジスタとが設けられている。
【００２１】
また垂直信号線ＶＬ１，ＶＬ２，ＶＬ３，…には奇数列と偶数列毎に信号の転送を制御する転送用トランジスタＭＴ（ＭＴ11，ＭＴ12，…、ＭＴ21，ＭＴ22，…）がある。この転送用トランジスタＭＴの主な目的は画素加算読出し時（図６）の奇数列あるいは偶数列の欠陥信号の置換に利用される。
【００２２】
即ち、水平行の画素は垂直ランダムアクセス駆動回路（Ｖ・ＡＣＣＥＳＳ）１によって共通に制御されるため、垂直信号線ＶＬ１，ＶＬ２，ＶＬ３，…には同時に画素ノイズあるいは画素信号が存在するので、奇数列あるいは偶数列のメモリＳ11，Ｓ12，…、Ｎ11，Ｎ12，…への入力を制御するためである。転送トランジスタＭＴ後に接続される、奇数列の垂直信号線と偶数列の垂直信号線とを接続するトランジスタＭｐ1，Ｍｐ2，…の主な目的は、画素加算なし読出し時（図５）に奇数列の垂直信号線と偶数列の垂直信号線とを分離して、水平行の画素信号を転送トランジスタＭＴを制御することなく一回でメモリへ転送し高速化することにある。
【００２３】
また転送トランジスタＭＴの後には、メモリＳ11，Ｎ11，Ｓ12，Ｎ12，…への入力を制御するスイッチトランジスタＭＨ（ＭＨ11，ＭＨ12，…）が設けられる。このスイッチトランジスタＭＨは水平ランダム・アクセス駆動回路（Ｈ・ＡＣＣＥＳＳ）２により制御される。このスイッチトランジスタＭＨにより垂直信号線ＶＬ１，ＶＬ２，ＶＬ３，…からの信号のなかで任意の信号（及びノイズ）をメモリへ転送することが出来るので欠陥画素信号のメモリへの蓄積を中止し、置換する信号をメモリへ蓄積することが容易になった。
【００２４】
本実施例では隣接する列間の画素信号を置換しているが、トランジスタＭｐ1，Ｍｐ2，…を目的とする列間に設ければ任意の列間の画素信号の置換も可能である。つまり、垂直信号線ＶＬ２とＶＬ３につながる信号の切替えができるように、トランジスタＭＴ21、ＭＨ13間の配線と、トランジスタＭＴ12、ＭＨ15間の配線間に新たなスイッチを設けることにより、置換する画素の切替えを行うことができる。
【００２５】
メモリＮ（Ｎ11，Ｎ12，…）は画素アンプとなる増幅用ＭＯＳトランジスタＭSFのゲートをリセットした時のノイズを蓄積するメモリ、メモリＳ（Ｓ11，Ｓ12，…）はフォトセンサの光電変換信号を画素アンプとなる増幅用ＭＯＳトランジスタＭSFのゲートへ転送した時の（ノイズ＋信号）を蓄積するメモリである。これらノイズと（ノイズ＋信号）は後段の差動アンプ３で差分処理が行なわれノイズが除去される。
【００２６】
メモリＳ，Ｎの他端には、水平出力線ＨＬ１，ＨＬ２へノイズ、（ノイズ＋信号）を出力するスイッチトランジスタＭＬ（ＭＬ11，ＭＬ12，…）が接続されている。このスイッチトランジスタＭＬは水平ランダム・アクセス駆動回路（Ｈ・ＡＣＣＥＳＳ）２により制御される。本実施例ではこのスイッチトランジスタＭＬを制御することにより、画素信号（ノイズ）の加算なしモードや加算モードの読み出しを行なっている。
【００２７】
図３に示したメモリは信号用とノイズ用と別々に設けたが、ノイズ除去法としてクランプ型（クランプ容量をシリーズに接続し、クランプ後の信号をパラレルにメモリする方法；例えば特開平９−２６０６２７号公報に開示されている。）やゲート処理型（垂直信号線をトランジスタのゲートに接続し、このゲートをノイズと信号電圧で制御し、信号のみをパラレルにメモリする方法；例えば特開平９−２４７５４６号公報に開示されている。）であっても良い。
【００２８】
図４は図３の読み出し回路で画素ａ22が欠陥であった場合の信号を示す説明図である。このときは画素ａ22からの信号（ノイズを含む）Ｓａ22とノイズＮａ22は隣接する信号（ノイズを含む）Ｓａ21とノイズＮａ21で置換され読み出される。
【００２９】
図５は図３の読み出し回路の画素加算なしの場合の駆動タイミング図である。まず、画素部の第１行目のライン（Ｖ１ライン）の読み出し動作について説明する。なおφＴＴ１，φＴＴ２はＨレベルに保持される。
【００３０】
ｔ1 期間でφＶＲＥＳ、Ｔ１１，Ｔ１２，…、Ｔ１１′，Ｔ１２′，…がＨレベルとなり、垂直信号線やメモリがリセットされ不要電荷が除去される。
【００３１】
次に、ｔ2 期間でφＭＲＥＳがＨレベルとなって、画素アンプのゲート（増幅用ＭＯＳトランジスタＭSFのゲート）がリセットされ、またＴ１１′，Ｔ１２′，…がＨレベルとなり、リセット時のノイズがメモリＮ11，Ｎ12，…に転送される。
【００３２】
次に、ｔ3 期間でφＭＴＸがＨレベルとなり、フォトセンサーＰＤの信号が画素アンプのゲート（増幅用ＭＯＳトランジスタＭSFのゲート）に転送され、信号にノイズが加算された状態で、Ｔ１１，Ｔ１２，…がＨレベルとなりメモリＳ11，Ｓ12，…に転送される。各メモリに蓄積されたノイズと信号（ノイズ成分を含む）は水平ランダムアクセス駆動回路２からのパルスｈ１ｎ（ｈ１１，ｈ１２，…）によりそれぞれ水平信号線ＨＬ１，ＨＬ２へ転送され、差動アンプ３でノイズが除去される。
【００３３】
上記の読み出し動作が画素部の第２行目のライン（Ｖ２ライン）以降も順次行われる。
【００３４】
なお、図５において、Ｖ２のｈ１２を出力せず、φＨＲをホールド状態としているが、ここでは欠陥画素ａ22の代わりに正常画素ａ21の信号を出力する。
【００３５】
図６は図３の読み出し回路の画素加算読出しの場合の駆動タイミング図である。ここでは、画素ａ22に欠陥があるので、画素部の第２行目のライン（Ｖ２ライン）の読み出し動作について説明する。
【００３６】
ｔ1′期間でφＶＲＥＳ、Ｔ１１，Ｔ１２，…、Ｔ１１′，Ｔ１２′，…がＨレベルとなり、垂直信号線やメモリがリセットされ不要電荷が除去される。
【００３７】
ｔ2 ′期間はＶ2 ライン行の画素で奇数列の画素ノイズをメモリに転送する期間であり、φＭＲＥＳがＨレベルとなって、画素アンプのゲート（増幅用ＭＯＳトランジスタＭSFのゲート）がリセットされ、またφＴＴ１、Ｔ１１′，Ｔ１３′，…がＨレベルとなり、リセット時のノイズがメモリＮ11，Ｎ13、…に転送される。このとき、φＴｐ，Ｔ１２′がＨレベルとなり、画素ａ21のノイズがメモリＮ12に転送される。すなわち、メモリＮ12には欠陥画素ａ22のノイズは蓄積されず、正常画素ａ21のノイズが蓄積される。
【００３８】
ｔ2 ″期間はＶ2 ライン行の画素で偶数列の画素ノイズをメモリに転送する期間であり、φＭＲＥＳがＨレベルとなって、画素アンプのゲート（増幅用ＭＯＳトランジスタＭSFのゲート）がリセットされ、またφＴＴ２、Ｔ１４′，…がＨレベルとなり、リセット時のノイズがメモリＮ14，…に転送される。このとき、Ｔ１２′がＬレベルでＨレベルでないので、欠陥画素ａ22のノイズはメモリＮ12に転送されない。
【００３９】
ｔ3 ′期間はＶ2 ライン行の画素で奇数列の画素信号（ノイズを含む）をメモリに転送する期間であり、φＭＴＸがＨレベルとなり、フォトセンサーＰＤの信号が画素アンプのゲート（増幅用ＭＯＳトランジスタＭSFのゲート）に転送され、信号にノイズが加算された状態で、φＴＴ１、Ｔ１１，Ｔ１３，…がＨレベルとなり、画素信号（ノイズを含む）がメモリＳ11，Ｓ13，…に転送される。このとき、φＴｐ，Ｔ１２がＨレベルとなり、画素ａ21の画素信号がメモリＳ12に転送される。すなわち、メモリＳ12には欠陥画素ａ22の画素信号は蓄積されず、正常画素ａ21の画素信号が蓄積される。
【００４０】
ｔ3 ″期間は偶数列の画素信号（ノイズを含む）をメモリに転送する期間であり、φＭＴＸがＨレベルとなり、フォトセンサーＰＤの信号が画素アンプのゲート（増幅用ＭＯＳトランジスタＭSFのゲート）に転送され、信号にノイズが加算された状態で、φＴＴ２、Ｔ１４，…がＨレベルとなり、画素信号（ノイズを含む）がメモリＳ14,…に転送される。このとき、φＴｐ，Ｔ１２がＨレベルとなり、画素ａ21の画素信号がメモリＳ１２に転送される。このとき、Ｔ１２がＬレベルでＨレベルでないので、欠陥画素ａ22の画素信号はメモリＳ１２に転送されない。
【００４１】
この様に欠陥画素のノイズと信号（ノイズを含む）は、φＴＴ１，φＴＴ２によって制御される転送トランジスタＭＴ１１，ＭＴ２１，…、φＴｐによって制御されるトランジスタＭｐ１，Ｍｐ２，…、及びＴ１１〜Ｔ１４，Ｔ１１′〜Ｔ１４′，…によって制御される転送トランジスタＭＨ１１，ＭＨ１２，…の制御により、隣接画素のノイズと信号により置換される。
【００４２】
これはメモリへの入力スイッチがランダムアクセスにパルス処理されるため、任意の画素ノイズと信号が切換出来るようになったためである。
【００４３】
メモリされたノイズと信号（ノイズを含む）は水平ランダムアクセス走査により例えばパルスｈ11とｈ12でメモリＮ11とメモリＮ12のノイズが、メモリＳ11とメモリＳ12の信号が水平出力線ＨＬ１，ＨＬ２上で加算される。この加算処理により水平駆動周波数は１／２になり、また差動アンプの信号帯域も１／２で済むので消費電力は略１／２に出来る。
【００４４】
図８は４画素加算時の出力信号を説明する図である。
【００４５】
この４画素加算例は水平、垂直方向２行２列の加算である。図８（Ａ）は欠陥画素がない例、図８（Ｂ）は画素ａ12が欠陥の場合であり、欠陥画素信号ａ12を正常画素信号ａ13に置換した例、図８（Ｃ）は欠陥画素信号ａ12，ａ22をそれぞれ正常画素信号ａ13，ａ23に置換した例である。図３において、２行分の信号とノイズを蓄積することができるように、２行分のメモリを設けることにより、置換した後に、水平出力線で４画素を加算することができる。
【００４６】
また、２行分のメモリを設けた回路構成で、図１のような２画素加算と、図８のような４画素加算を行う画素単位の切替えを行うことによって高画素数の撮像素子を低画素数の撮像素子として使用することができる。
【００４７】
図９はカラー撮像素子で画素Ｂ23が欠陥の例を示す画素配置図、図１０は補正方法の説明図である。この実施例では同一色が水平、垂直方向で加算され、図９に示すように画素Ｂ23（青色の画素）が欠陥画素である。その他のＢ画素、Ｒ画素（赤色の画素）、Ｇ画素（緑色の画素）は正常画素である。図１０（Ａ）は欠陥画素がない例、図１０（Ｂ）は欠陥画素Ｂ23が正常画素Ｂ21で置換された例である。
【００４８】
このように色々な画素加算方法があるが、本発明はその他の加算方法にも適用出来る。
【００４９】
図９では欠陥画素Ｂ23を画素Ｂ21で置換したが、画素Ｂ25や画素Ｂ43でも画質の劣化を少なく出来る。また１画素単位で信号を置換したが正常な画素と組合せて置換しても良い。例えば画素Ｂ23、Ｂ43を画素Ｂ25、Ｂ45で置換しても良い。あるいは４画素単位で置換しても良い。この場合は複数の画素が欠陥のときに効果がある。
【００５０】
このように欠陥画素信号を隣接の画素信号で置換することにより画質の劣化を防ぐ効果がある。本実施例においては、トランジスタＭＴ，Ｍｐ，ＭＨ，ＭＬ、メモリＳ，Ｎ、水平ランダムアクセス駆動回路（Ｈ・ＡＣＣＥＳＳ）及び水平信号線ＨＬによって制御手段を構成しているが、他の構成で欠陥画素を隣接する画素信号で置換してから加算してもよい。
【００５１】
次に、欠陥画素を間引いて除去した場合を考える。
【００５２】
２画素加算読出しモードで、欠陥である１画素を間引いて加算が出来なかったときは、加算信号に対し信号レベルが略１／２になる（メモリ容量と水平信号線の寄生容量で決まる）。このレベルを補正するには読み出し周波数でゲイン補正をすることが求められ、回路が複雑になる。本発明の補正方法ではレベル補正が必要ない。
【００５３】
図１１に本発明による撮像装置を用いたシステムのブロック図を示す。
【００５４】
撮像素子２０は画素部２１の周辺に水平行をランダムに選択するＶ・ＡＣＣＥＳＳ走査回路２２、画素部２１からの信号を一時的に保持するメモリ２３、画素部２１からメモリ２３への信号転送及びメモリから水平信号線への加算読出しをランダムに制御するＨ・ＡＣＣＥＳＳ走査回路２４、メモリ２３からの信号から画素ノイズを除去する差動アンプ２６、差動アンプ２６からの信号のゲインを制御するプログラマブルゲインアンプ（ＰＧＡ）２７、ＰＧＡ２７の信号をデジタル信号に変換するＡＤコンバータ２８、撮像素子２０内の駆動タイミングを発生するタイミングジェネレータＴＧ２５から形成される。ＰＧＡ２７は色信号毎のレベル補正や信号レベルが低い時のゲインアップなどに利用される。１０は撮像素子２０の画素部２１に光を照射するためのレンズである。
【００５５】
画素の欠陥補正は補正タイミング発生回路ＲＯＭ７０の制御パルスにより制御される。
【００５６】
撮像素子２０からのＡＤ信号は信号処理回路３０でホワイトバランス補正、ガンマ補正、輝度信号形成、色信号形成、輪隔補正処理等が行なわれ、Ｉ／Ｆ回路を経てモニターや記録系・通信系４０へ導かれる。撮像素子２０、ＲＯＭ７０、信号処理回路３０、記録系・通信系４０、記録系・通信系４０からの信号を再生する再生系５０などはシステムコントロール回路６０でシステム制御がなされる。なお、撮像素子２０は半導体チップ内に作り込まれるが信号処理回路３０とともに１チップ化されてもよい。
【００５７】
【発明の効果】
以上説明したように、本発明では欠陥画素のある高画素数の撮像素子を画素加算により低画素数読出しを行なっても、欠陥画素信号を隣接信号で置換することにより画質劣化を最小限にすることが出来る（低画素数モードは元来撮像時の空間周波数を低減することであるので画質劣化は少ない）。
【００５８】
この結果、高画素の撮像素子でも歩留りが向上し低価格のデジタル撮像装置を供給することが可能になる。
【００５９】
また欠陥画素の置換により、点順次信号毎にゲイン補正を行なう必要がなく、アンプが簡単に設計できる。
【図面の簡単な説明】
【図１】欠陥画素補正方法を説明するための図である。
【図２】欠陥画素含む画素部の模式図である。
【図３】水平方向加算読出しの場合の読み出し回路の一実施例を示す回路構成図である。
【図４】図３の実施例の出力信号の説明図である。
【図５】図３の読み出し回路の画素加算なしの場合の駆動タイミング図である。
【図６】図３の読み出し回路の画素加算読出しの場合の駆動タイミング図である。
【図７】共通アンプ画素の例を示す図である。
【図８】４画素加算時の出力信号を説明する図である。
【図９】カラー撮像素子で画素Ｂ23が欠陥の例を示す画素配置図である。
【図１０】補正方法の説明図である。
【図１１】本発明による撮像装置を用いたシステムのブロック図である。
【符号の説明】
１  垂直ランダム・アクセス駆動回路（Ｖ・ＡＣＣＥＳＳ）
２  水平ランダム・アクセス駆動回路（Ｈ・ＡＣＣＥＳＳ）
３  差動アンプ
【図１】
0003740324.tif 000002
【図２】
0003740324.tif 000003
【図３】
0003740324.tif 000004
【図４】
0003740324.tif 000005
【図５】
0003740324.tif 000006
【図６】
0003740324.tif 000007
【図７】
0003740324.tif 000008
【図８】
0003740324.tif 000009
【図９】
0003740324.tif 000010
【図１０】
0003740324.tif 000011
【図１１】
0003740324.tif 000012