(57)【特許請求の範囲】
【請求項１】
複数の画素と、前記各画素に、Ｍ（Ｍ≧２）個の階調電圧の中の一つの階調電圧を出力する駆動手段とを有する液晶表示装置の駆動方法であって、
前記駆動手段から前記各画素に出力する階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させ、
前記駆動手段から前記各画素に出力するｍ（１≦ｍ≦Ｍ）番目の階調電圧の電圧値を、極性反転直後の１番目のライン上の画素に出力する時と、極性反転直後の１番目のラインに続く極性が反転されないライン上の画素に出力する時とで異ならせるとともに、走査されるラインと前記駆動手段との間の距離が大きくなる程、前記駆動手段から極性反転直後の１番目のライン上の画素に出力するｍ番目の階調電圧と、前記駆動手段から極性が反転されないライン上の画素に出力するｍ番目の階調電圧との差の絶対値を大きくしたことを特徴とする液晶表示装置の駆動方法。
【請求項２】
前記駆動手段から各画素に出力するｍ番目の階調電圧と共通電圧との差の絶対値が、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時の方が、前記駆動手段から極性が反転されないライン上の画素に出力する時よりも大きいことを特徴とする請求項１に記載の液晶表示装置の駆動方法。
【請求項３】
前記駆動手段から極性反転直後の１番目のライン上の画素に出力する階調電圧と、前記駆動手段から極性が反転されないライン上の画素に出力する階調電圧との差の絶対値が、各階調毎に異なることを特徴とする請求項１または請求項２に記載の液晶表示装置の駆動方法。
【請求項４】
階調電圧と共通電圧との差の絶対値が大きい階調程、前記駆動手段から極性反転直後の１番目のライン上の画素に出力する階調電圧と、前記駆動手段から極性が反転されないライン上の画素に出力する階調電圧との差の絶対値が大きいことを特徴とする請求項３に記載の液晶表示装置の駆動方法。
【請求項５】
複数の画素と、前記各画素に階調電圧を出力する駆動手段と、前記駆動手段にＫ（Ｋ≧２）個の階調基準電圧を供給する電源回路とを有する液晶表示装置の駆動方法であって、
前記駆動手段から前記各画素に出力する階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させ、
前記電源回路から前記駆動手段に供給するｋ（１≦ｋ≦Ｋ）番目の階調基準電圧の電圧値を、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時と、前記駆動手段から極性反転直後の１番目のラインに続く極性が反転されないライン上の画素に階調電圧を出力する時とで異ならせるとともに、走査されるラインと前記駆動手段との間の距離が大きくなる程、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時に前記電源回路から前記駆動手段に供給するｋ番目の階調基準電圧と、前記駆動手段から極性が反転されないライン上の画素に階調電圧を出力する時に前記電源回路から前記駆動手段に供給するｋ番目の階調基準電圧との差の絶対値を大きくしたことを特徴とする液晶表示装置の駆動方法。
【請求項６】
１から（Ｋ−１）番目までの階調基準電圧の電圧値を、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時と、前記駆動手段から極性が反転されないライン上の画素に階調電圧を出力する時とで異ならせたことを特徴とする請求項５に記載の液晶表示装置の駆動方法。
【請求項７】
前記電源回路から前記駆動手段に供給するｋ番目の階調基準電圧と、共通電圧との差の絶対値が、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時の方が、前記駆動手段から極性が反転されないライン上の画素に出力する時よりも大きいことを特徴とする請求項５または請求項６に記載の液晶表示装置の駆動方法。
【請求項８】
前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時に前記電源回路から前記駆動手段に供給する階調基準電圧と、前記駆動手段から極性が反転されないライン上の画素に出力する時に前記電源回路から前記駆動手段に供給する階調基準電圧との差の絶対値が、各階調基準電圧毎に異なることを特徴とする請求項５ないし請求項７のいずれか１項に記載の液晶表示装置の駆動方法。
【請求項９】
階調基準電圧と共通電圧との差の絶対値が大きい階調基準電圧程、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時に前記電源回路から前記駆動手段に供給する階調基準電圧と、前記駆動手段から極性が反転されないライン上の画素に出力する時に前記電源回路から前記駆動手段に供給する階調基準電圧との差の絶対値が大きいことを特徴とする請求項８に記載の液晶表示装置の駆動方法。
【請求項１０】
前記ラインの水平走査期間が、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時と、前記駆動手段から極性が反転されないライン上の画素に出力する時とで異なることを特徴とする請求項１ないし請求項９のいずれか１項に記載の液晶表示装置の駆動方法。
【請求項１１】
前記駆動手段から前記各画素に出力する階調電圧の極性を２ライン毎に反転させることを特徴とする請求項１ないし請求項１０のいずれか１項に記載の液晶表示装置の駆動方法。
【請求項１２】
複数の画素と、前記複数の画素にＭ（Ｍ≧２）個の階調電圧の中の一つの階調電圧を出力するとともに、前記各画素に出力する階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させる駆動手段とを有する液晶表示装置であって、
前記駆動手段から前記各画素に出力するｍ（１≦ｍ≦Ｍ）番目の階調電圧の電圧値を、極性反転直後の１番目のライン上の画素に出力する時と、極性反転直後の１番目のラインに続く極性が反転されないライン上の画素に出力する時とで異ならせる補正手段を有し、
前記補正手段は、走査されるラインと前記駆動手段との間の距離が大きくなる程、前記駆動手段から極性反転直後の１番目のライン上の画素に出力するｍ番目の階調電圧と、前記駆動手段から極性が反転されないライン上の画素に出力するｍ番目の階調電圧との差の絶対値が大きくなるように、前記階調電圧の電圧値を補正することを特徴とする液晶表示装置。
【請求項１３】
前記補正手段は、前記駆動手段から各画素に出力するｍ番目の階調電圧と共通電圧との差の絶対値が、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時の方が、前記駆動手段から極性が反転されないライン上の画素に出力する時よりも大きくなるように、前記階調電圧の電圧値を補正することを特徴とする請求項１２に記載の液晶表示装置。
【請求項１４】
前記補正手段は、前記駆動手段から極性反転直後の１番目のライン上の画素に出力する階調電圧と、前記駆動手段から極性が反転されないライン上の画素に出力する階調電圧との差の絶対値が、各階調毎に異なるように、前記階調電圧の電圧値を補正することを特徴とする請求項１２または請求項１３に記載の液晶表示装置。
【請求項１５】
前記補正手段は、階調電圧と共通電圧との差の絶対値が大きい階調程、前記駆動手段から極性反転直後の１番目のライン上の画素に出力する階調電圧と、前記駆動手段から極性が反転されないライン上の画素に出力する階調電圧との差の絶対値が大きくなるように、前記階調電圧の電圧値を補正することを特徴とする請求項１４に記載の液晶表示装置。
【請求項１６】
複数の画素と、前記各画素に階調電圧を出力するとともに前記各画素に出力する階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させる駆動手段と、前記駆動手段にＫ（Ｋ≧２）個の階調基準電圧を供給する電源回路とを有する液晶表示装置であって、
前記電源回路から前記駆動手段に供給するｋ（１≦ｋ≦Ｋ）番目の階調基準電圧の電圧値を、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時と、前記駆動手段から極性反転直後の１番目のラインに続く極性が反転されないライン上の画素に階調電圧を出力する時とで異ならせる補正手段を有し、
前記電源回路は、第１の電源電圧と第２の電源電圧との間の電圧を分圧して、前記Ｋ個の階調基準電圧を生成する分圧回路を有し、
前記補正手段は、補正電圧を生成する補正電圧生成手段と、
前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時に、前記分圧回路で生成されるｋ（１≦ｋ≦Ｋ）番目の階調基準電圧に、前記補正電圧生成手段で生成された補正電圧を加算する電圧加算手段を有し、
前記補正電圧生成手段は、ラインの走査開始時点を指示する信号により充電される容量素子と、前記容量素子の放電時定数を決定する抵抗素子とを有することを特徴とする液晶表示装置。
【請求項１７】
前記補正電圧生成手段は、前記電源回路から前記駆動手段に供給するｋ番目の階調基準電圧と、共通電圧との差の絶対値が、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時の方が、前記駆動手段から極性が反転されないライン上の画素に出力する時よりも大きくなるように、前記補正電圧を生成することを特徴とする請求項１６に記載の液晶表示装置。
【請求項１８】
複数の画素と、前記各画素に階調電圧を出力するとともに前記各画素に出力する階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させる駆動手段と、前記駆動手段にＫ（Ｋ≧２）個の階調基準電圧を供給する電源回路とを有する液晶表示装置であって、
前記電源回路から前記駆動手段に供給するｋ（１≦ｋ≦Ｋ）番目の階調基準電圧の電圧値を、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時と、前記駆動手段から極性反転直後の１番目のラインに続く極性が反転されないライン上の画素に階調電圧を出力する時とで異ならせる補正手段を有し、
前記電源回路は、第１の電源電圧と第２の電源電圧との間の電圧を分圧して、前記Ｋ個の階調基準電圧を生成する分圧回路を有し、
前記補正手段は、補正電圧を生成する補正電圧生成手段と、
階調基準電圧と共通電圧との差の絶対値が最も大きい階調基準電圧をＫ番目の階調基準電圧とするとき、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時に、前記分圧回路で生成される１番目および（Ｋ−１）番目の階調基準電圧に、前記補正電圧生成手段で生成された補正電圧を加算する電圧加算手段を有し、
前記補正電圧生成手段は、ラインの走査開始時点を指示する信号により充電される容量素子と、前記容量素子の放電時定数を決定する抵抗素子とを有することを特徴とする液晶表示装置。
【請求項１９】
前記補正電圧生成手段は、前記電源回路から前記駆動手段に供給する１番目および（Ｋ−１）番目の階調基準電圧と、共通電圧との差の絶対値が、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時の方が、前記駆動手段から極性が反転されないライン上の画素に出力する時よりも大きくなるように、前記補正電圧を生成することを特徴とする請求項１８に記載の液晶表示装置。
【請求項２０】
前記電圧加算手段は、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時にオンとなるスイッチ回路と、
前記スイッチ回路を介して前記補正電圧が供給され、前記階調基準電圧に前記補正電圧を加算する増幅回路とを有することを特徴とする請求項１６ないし請求項１９のいずれか１項に記載の液晶表示装置。
【請求項２１】
前記容量素子の容量値と、前記抵抗素子の抵抗値とは、各階調基準電圧毎に異なっていることを特徴とする請求項１６ないし請求項１９のいずれか１項に記載の液晶表示装置。
【請求項２２】
前記容量素子の容量値と、前記抵抗素子の抵抗値とは、階調基準電圧と共通電圧との差の絶対値が大きい階調基準電圧程、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時に前記電源回路から前記駆動手段に供給する階調基準電圧と、前記駆動手段から極性が反転されないライン上の画素に出力する時に前記電源回路から前記駆動手段に供給する階調基準電圧との差の絶対値が大きくなるような値に設定されていることを特徴とする請求項２１に記載の液晶表示装置。
【請求項２３】
前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時と、前記駆動手段から極性が反転されないライン上の画素に出力する時とで、前記ラインの水平走査期間を異ならせる回路を有することを特徴とする請求項１２ないし請求項２２のいずれか１項に記載の液晶表示装置。
【請求項２４】
前記駆動手段は、前記各画素に出力する階調電圧の極性を２ライン毎に反転させることを特徴とする請求項１２ないし請求項２３のいずれか１項に記載の液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置およびその駆動方法に係わり、特に、Ｎライン反転駆動方法などの、画素に印加する階調電圧を複数ライン毎に極性反転する駆動方法に適用して有効な技術に関する。
【０００２】
【従来の技術】
画素毎に能動素子（例えば、薄膜トランジスタ）を有し、この能動素子をスイッチング駆動するアクティブマトリクス型液晶表示装置は、ノート型のパーソナルコンピュータ（以下、単に、パソコンという）等の表示装置として広く使用されている。
このアクティブマトリクス型液晶表示装置の１つに、ＴＦＴ（Thin Film Transistor）方式の液晶表示パネル（ＴＦＴ−ＬＣＤ）と、液晶表示パネルの長辺側に配置されるドレインドライバと、液晶表示パネルの短辺側に配置されるゲ−トドライバおよびインタフェース部とを備えるＴＦＴ方式の液晶表示モジュールが知られている。
一般に、前述のドレインドライバは、その内部に、インタフェース部から供給される複数個の階調基準電圧に基づき、液晶表示パネルの画素に印加する階調電圧を生成する階調電圧生成回路を有する。
【０００３】
【発明が解決しようとする課題】
一般に、液晶層は、長時間同じ電圧（直流電圧）が印加されていると、液晶層の傾きが固定化され、結果として残像現象を引き起こし、液晶層の寿命を縮めることになる。
これを防止するために、液晶表示モジュールにおいては、液晶層に印加する電圧をある一定時間毎に交流化、即ち、コモン電極（または共通電極）に印加する共通電圧を基準にして、画素電極に印加する階調電圧を、一定時間毎に正電圧側／負電圧側に変化させるようにしている。
この液晶層に交流電圧を印加する駆動方法として、コモン対称法とコモン反転法の２通りの方法が知られている。
コモン反転法とは、コモン電極に印加される共通電圧と画素電極に印加する階調電圧とを、交互に正、負に反転させる方法である。
また、コモン対称法とは、コモン電極に印加される共通電圧を一定とし、画素電極に印加する階調電圧を、コモン電極に印加される共通電圧を基準にして、交互に正、負に反転させる方法である。
【０００４】
図３０は、液晶表示モジュールの駆動方法として、ドット反転法を使用した場合において、ドレインドライバからドレイン信号線に出力される階調電圧（即ち、画素電極に印加される階調電圧）の極性を説明するための図である。
ドット反転では、図３０に示すように、例えば、奇数フレームの奇数ラインでは、ドレインドライバから、奇数番目のドレイン信号線に、コモン電極に印加される共通電圧（Ｖｃｏｍ）に対して負極性の階調電圧（図３０では●で示す）が、また、偶数番目のドレイン信号線に、コモン電極に印加される共通電圧（Ｖｃｏｍ）に対して正極性の階調電圧（図３０では○で示す）が印加される。
さらに、奇数フレームの偶数ラインでは、ドレインドライバから、奇数番目のドレイン信号線に正極性の階調電圧が、また、偶数番目のドレイン信号線に負極性の階調電圧が印加される。
【０００５】
また、各ライン毎の極性はフレーム毎に反転され、即ち、図３０に示すように、偶数フレームの奇数ラインでは、ドレインドライバから、奇数番目のドレイン信号線に正極性の階調電圧が、また、偶数番目のドレイン信号線に負極性の階調電圧が印加される。
さらに、偶数フレームの偶数ラインでは、ドレインドライバから、奇数番目のドレイン信号線に負極性の階調電圧が、また、偶数番目のドレイン信号線に正極性の階調電圧が印加される。
このドット反転法を使用することにより、隣り合うドレイン信号線に印加される電圧が逆極性となるため、コモン電極や薄膜トランジスタ（ＴＦＴ）のゲート電極に流れる電流が隣同志で打ち消し合い、消費電力を低減することができる。
また、コモン電極に流れる電流が少なく電圧降下が大きくならないため、コモン電極の電圧レベルが安定し、表示品質の低下を最小限に抑えることができる。
【０００６】
しかしながら、駆動方法として、前述したドット反転法を採用した液晶表示モジュールを搭載したパソコンでは、交流化のタイミングと、表示される画像パターン（例えば、Ｗｉｎｄｏｗｓ(登録商標)終了画面など）との間に所定の関係がある場合に、液晶表示パネルの表示画面にフリッカ（または、ちらつき）が生じ、表示品質が損なわれるという欠点があった。
この問題点は、駆動方法として、Ｎライン（例えば、２ライン）反転法を採用し、ドレインドライバからドレイン信号線に印加する階調電圧の極性を、Ｎライン（例えば、２ライン）毎に反転させることにより解決することができる。
しかしながら、駆動方法として、Ｎライン（例えば、２ライン）反転法を採用した場合には、図３１に示すように、例えば、同じ階調で、かつ、同じ色を画面全体に表示したときなどに、Ｎライン毎に、表示画面中に横筋が生じ、液晶表示パネルの表示品質を著しく損なわせるという問題点があった。
本発明は、前記従来技術の問題点を解決するためになされたものであり、本発明の目的は、液晶表示装置およびその駆動方法において、階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させる場合に、表示画面に横筋が生じるのを防止して、表示画面の表示品質を向上させることが可能となる技術を提供することにある。
本発明の前記目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【０００７】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
即ち、本発明は、駆動手段から各画素に出力する階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させるとともに、前記駆動手段から前記各画素に出力するｍ（１≦ｍ≦Ｍ）番目の階調電圧の電圧値を、極性反転直後の１番目のライン上の画素に出力する時と、極性反転直後の１番目のラインに続く極性が反転されないライン上の画素に出力する時とで異ならせたことを特徴とする。
例えば、前記駆動手段から各画素に出力するｍ番目の階調電圧と共通電圧との差の絶対値が、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時の方が、前記駆動手段から極性が反転されないライン上の画素に出力する時よりも大きくする。
また、本発明では、前記駆動手段から極性反転直後の１番目のライン上の画素に出力する階調電圧と、前記駆動手段から極性が反転されないライン上の画素に出力する階調電圧との差の絶対値を、各階調毎に異なるようにする。
【０００８】
また、本発明では、階調電圧と共通電圧との差の絶対値が大きい階調程、前記駆動手段から極性反転直後の１番目のライン上の画素に出力する階調電圧と、前記駆動手段から極性が反転されないライン上の画素に出力する階調電圧との差の絶対値を大きくする。
また、本発明では、走査されるラインと前記駆動手段との間の距離が大きくなる程、前記駆動手段から極性反転直後の１番目のライン上の画素に出力するｍ番目の階調電圧と、前記駆動手段から極性が反転されないライン上の画素に出力するｍ番目の階調電圧との差の絶対値を大きくする。
【０００９】
また、本発明では、前記駆動手段から前記各画素に出力するｍ（１≦ｍ≦Ｍ）番目の階調電圧の電圧値を、極性反転直後の１番目のライン上の画素に出力する時と、極性反転直後の１番目のラインに続く極性が反転されないライン上の画素に出力する時とで異ならせるために、電源回路から前記駆動手段に供給するｋ（１≦ｋ≦Ｋ）番目の階調基準電圧の電圧値を、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時と、前記駆動手段から極性反転直後の１番目のラインに続く極性が反転されないライン上の画素に階調電圧を出力する時とで異ならせる。
また、本発明では、前記ラインの水平走査期間が、前記駆動手段から極性反転直後の１番目のライン上の画素に階調電圧を出力する時と、前記駆動手段から極性が反転されないライン上の画素に出力する時とで異なるようにする。
前記手段によれば、極性反転直後のライン上の画素に書き込まれる電圧と、極性反転直後のラインに続くライン上の画素に書き込まれる電圧とを同じにすることができるので、表示画面に横筋が生じるのを防止して、表示画面の表示品質を向上させることが可能となる。
【００１０】
【発明の実施の形態】
以下、本発明実施の形態を図面を参照して説明する。
なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
［実施の形態１］
〈本発明が適用されるＴＦＴ方式の液晶表示モジュールの基本構成〉
図１は、本発明が適用されるＴＦＴ方式の液晶表示モジュールの概略構成を示すブロック図である。
図１に示す液晶表示モジュール（ＬＣＭ）は、液晶表示パネル（ＴＦＴ−ＬＣＤ）１０の長辺側にドレインドライバ１３０が配置され、また、液晶表示パネル１０の短辺側にゲートドライバ１４０が配置される。
このドレインドライバ１３０、ゲートドライバ１４０は、液晶表示パネル１０の一方のガラス基板（例えば、ＴＦＴ基板）の周辺部に直接に実装される。
インタフェース部１００はインタフェース基板に実装され、このインタフェース基板は、液晶表示パネル１０の裏側に実装される。
【００１１】
〈図１に示す液晶表示パネル１０の構成〉
図２は、図１に示す液晶表示パネル１０の一例の等価回路を示す図であり、図２に示すように、液晶表示パネル１０は、マトリクス状に形成される複数の画素を有する。
各画素は、隣接する２本の信号線（ドレイン信号線（Ｄ）またはゲート信号線（Ｇ））と、隣接する２本の信号線（ゲート信号線（Ｇ）またはドレイン信号線（Ｄ））との交差領域内に配置される。
各画素は薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）を有し、各画素の薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のソース電極は、画素電極（ＩＴＯ１）に接続される。
また、画素電極（ＩＴＯ１）とコモン電極（ＩＴＯ２）との間に液晶層が設けられるので、画素電極（ＩＴＯ１）とコモン電極（ＩＴＯ２）との間には、液晶容量（ＣLC）が等価的に接続される。
さらに、薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のソース電極と前段のゲート信号線（Ｇ）との間には、付加容量（ＣADD）が接続される。
【００１２】
図３は、図１に示す液晶表示パネル１０の他の例の等価回路を示す図である。
図２に示す例では、前段のゲート信号線（Ｇ）とソース電極との間に付加容量（ＣADD）が形成されているが、図３に示す例の等価回路では、共通電圧（Ｖｃｏｍ）が印加される共通信号線（ＣＮ）とソース電極との間に保持容量（ＣＳＴＧ）が形成されている点が異なっている。 本発明は、どちらにも適用可能である。
なお、図２、図３は、縦電界方式の液晶表示パネルの等価回路を示しており、図２、図３において、ＡＲは表示領域である。また、図２、図３は回路図であるが、実際の幾何学的配置に対応して描かれている。
図２、図３に示す液晶表示パネル１０において、列方向に配置された各画素の薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のドレイン電極は、それぞれドレイン信号線（Ｄ）に接続され、各ドレイン信号線（Ｄ）は、列方向の各画素の液晶に階調電圧を印加するドレインドライバ１３０に接続される。
また、行方向に配置された各画素における薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のゲート電極は、それぞれゲート信号線（Ｇ）に接続され、各ゲート信号線（Ｇ）は、１水平走査時間、行方向の各画素の薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）のゲート電極に走査駆動電圧（正のバイアス電圧あるいは負のバイアス電圧）を供給するゲートドライバ１４０に接続される。
【００１３】
〈図１に示すインタフェース部１００の構成と動作概要〉
図１に示すインタフェース部１００は、表示制御装置１１０と電源回路１２０とから構成される。
表示制御装置１１０は、１個の半導体集積回路（ＬＳＩ）から構成され、コンピュータ本体側から送信されてくるクロック信号（ＣＬＫ）、ディスプレイタイミング信号（ＤＴＭＧ）、水平同期信号（Ｈｓｙｎｃ）、垂直同期信号（Ｖｓｙｎｃ）の各表示制御信号および表示用デ−タ（Ｒ・Ｇ・Ｂ）を基に、ドレインドライバ１３０、および、ゲートドライバ１４０を制御・駆動する。
表示制御装置１１０は、ディスプレイタイミング信号が入力されると、これを表示開始位置と判断し、スタートパルス（表示データ取込開始信号）を信号線１３５を介して第１番目のドレインドライバ１３０に出力し、さらに、受け取った単純１列の表示データを、表示データのバスライン１３３を介してドレインドライバ１３０に出力する。
その際、表示制御装置１１０は、各ドレインドライバ１３０のデータラッチ回路に表示データをラッチするための表示制御信号である表示データラッチ用クロック（ＣＬ２）（以下、単に、クロック（ＣＬ２）と称する。）を信号線１３１を介して出力する。
【００１４】
本体コンピュータ側からの表示データは、例えば、６ビットで、１画素単位、即ち、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各データを１つの組にして単位時間毎に転送される。
また、第１番目のドレインドライバ１３０に入力されたスタートパルスにより第１番目のドレインドライバ１３０におけるデータラッチ回路のラッチ動作が制御される。
この第１番目のドレインドライバ１３０におけるデータラッチ回路のラッチ動作が終了すると、第１番目のドレインドライバ１３０からスタートパルスが、第２番目のドレインドライバ１３０に入力され、第２番目のドレインドライバ１３０におけるデータラッチ回路のラッチ動作が制御される。
以下、同様にして、各ドレインドライバ１３０におけるデータラッチ回路のラッチ動作が制御され、誤った表示データがデータラッチ回路に書き込まれるのを防止している。
【００１５】
表示制御装置１１０は、ディスプレイタイミング信号の入力が終了するか、または、ディスプレイタイミング信号が入力されてから所定の一定時間が過ぎると、１水平分の表示データが終了したものとして、各ドレインドライバ１３０におけるデータラッチ回路に蓄えていた表示データを液晶表示パネル１０のドレイン信号線（Ｄ）に出力するための表示制御信号である出力タイミング制御用クロック（ＣＬ１）（以下、単にクロック（ＣＬ１）と称する。）を信号線１３２を介して各ドレインドライバ１３０に出力する。
また、表示制御装置１１０は、垂直同期信号入力後に、第１番目のディスプレイタイミング信号が入力されると、これを第１番目の表示ラインと判断して信号線１４２を介してゲートドライバ１４０にフレーム開始指示信号（ＦＬＭ）を出力する。
さらに、表示制御装置１１０は、水平同期信号に基づいて、１水平走査時間毎に、順次液晶表示パネル１０の各ゲート信号線（Ｇ）に正のバイアス電圧を印加するように、信号線１４１を介してゲートドライバ１４０へ１水平走査時間周期のシフトクロックであるクロック（ＣＬ３）を出力する。
これにより、液晶表示パネル１０の各ゲート信号線（Ｇ）に接続された複数の薄膜トランジスタ（ＴＦＴ）が、１水平走査時間の間導通する。
以上の動作により、液晶表示パネル１０に画像が表示される。
【００１６】
〈図１に示す電源回路１２０の構成〉
図１に示す電源回路１２０は、階調基準電圧生成回路１２１、コモン電極（対向電極）電圧生成回路１２３、ゲート電極電圧生成回路１２４から構成される。
階調基準電圧生成回路１２１は、直列抵抗分圧回路で構成され、１０値の階調基準電圧（Ｖ０〜Ｖ９）を出力する。
この階調基準電圧（Ｖ０〜Ｖ９）は、各ドレインドライバ１３０に供給される。
また、各ドレインドライバ１３０には、表示制御装置１１０からの交流化信号（交流化タイミング信号；Ｍ）も、信号線１３４を介して供給される。
コモン電極電圧生成回路１２３はコモン電極（ＩＴＯ２）に印加する駆動電圧を、ゲート電極電圧生成回路１２４は薄膜トランジスタ（ＴＦＴ）のゲート電極に印加する駆動電圧（正のバイアス電圧および負のバイアス電圧）を生成する。
【００１７】
〈図１に示すドレインドライバ１３０の構成〉
図４は、図１に示すドレインドライバ１３０の一例の概略構成を示すブロック図である。なお、ドレインドライバ１３０は、１個の半導体集積回路（ＬＳＩ）から構成される。
同図において、正極性階調電圧生成回路１５１ａは、階調基準電圧生成回路１２１から供給される５値の階調基準電圧（Ｖ０〜Ｖ４）に基づいて、正極性の６４階調の階調電圧を生成し、電圧バスライン１５８ａを介して出力回路１５７に出力する。
負極性階調電圧生成回路１５１ｂは、階調基準電圧生成回路１２１から供給される負極性の５値の階調基準電圧（Ｖ５〜Ｖ９）に基づいて、負極性の６４階調の階調電圧を生成し、電圧バスライン１５８ｂを介して出力回路１５７に出力する。
また、ドレインドライバ１３０の制御回路１５２内のシフトレジスタ回路１５３は、表示制御装置１１０から入力されるクロック（ＣＬ２）に基づいて、入力レジスタ回路１５４のデータ取り込み用信号を生成し、入力レジスタ回路１５４に出力する。
入力レジスタ回路１５４は、シフトレジスタ回路１５３から出力されるデータ取り込み用信号に基づき、表示制御装置１１０から入力されるクロック（ＣＬ２）に同期して、各色毎６ビットの表示データを出力本数分だけラッチする。
ストレージレジスタ回路１５５は、表示制御装置１１０から入力されるクロック（ＣＬ１）に応じて、入力レジスタ回路１５４内の表示データをラッチする。
このストレージレジスタ回路１５５に取り込まれた表示データは、レベルシフト回路１５６を介して出力回路１５７に入力される。
出力回路１５７は、正極性の６４階調の階調電圧、あるいは負極性の６４階調の階調電圧に基づき、表示データに対応した１つの階調電圧（６４階調の中の１つの階調電圧）を選択して、各ドレイン信号線（Ｄ）に出力する。
【００１８】
〈図１に示す階調基準電圧生成回路１２１の構成〉
図５は、図１に示す階調基準電圧生成回路１２１の概略構成を示す回路図である。
図５に示すように、階調基準電圧生成回路１２１は、抵抗Ｒ１ないし抵抗Ｒ９からなる抵抗分圧回路で構成され、この抵抗分圧回路により、ＤＣ／ＤＣコンバータ１２５から出力される電圧Ｖ０と、接地電位（ＧＮＤ）との間の電圧を分圧して、Ｖ０〜Ｖ９の階調基準電圧を生成する。
抵抗分圧回路から出力される５値の階調基準電圧（Ｖ０〜Ｖ４）は、ドレインドライバ１３０内の正極性階調電圧生成回路１５１ａに入力され、前述したように、正極性階調電圧生成回路１５１ａは、この正極性の５値の階調基準電圧（Ｖ０〜Ｖ４）を分圧して、正極性の６４階調の階調電圧を生成する。
同様に、抵抗分圧回路から出力される５値の階調基準電圧（Ｖ５〜Ｖ９）は、ドレインドライバ１３０内の負極性階調電圧生成回路１５１ｂに入力され、前述したように、負極性階調電圧生成回路１５１ｂは、この負極性の５値の階調基準電圧（Ｖ５〜Ｖ９）を分圧して、負極性の６４階調の階調電圧を生成する。
【００１９】
〈本発明の概要〉
本実施の形態の液晶表示モジュールでは、その駆動方法として、２ライン反転法を採用している。
図６は、液晶表示モジュールの駆動方法として、２ライン反転法を使用した場合において、ドレインドライバ１３０からドレイン信号線（Ｄ）に出力される階調電圧（即ち、画素電極に印加される階調電圧）の極性を説明するための図である。なお、この図６では、正極性の階調電圧を◯で、また、負極性の階調電圧を●で表している。
２ライン反転法では、２ライン毎に、ドレインドライバ１３０からドレイン信号線（Ｄ）に出力される階調電圧の極性が反転する点で、前述の図３０に示すドット反転法と異なるだけであるので、その詳細な説明は省略する。
例えば、数ラインに渡って、液晶表示パネル１０に同じ階調の画像を表示する場合に、２ライン反転法では、ドレインドライバ１３０が、２ライン毎に極性を反転した階調電圧をドレイン信号線（Ｄ）に出力する。
以下、２ライン反転法を用いた場合に、前述の横筋が発生する理由を、図７を用いて説明する。
今、ドレインドライバ１３０が、ドレイン信号線（Ｄ）に出力する階調電圧の極性を、負極性から正極性に変化させた場合を考える。
この場合に、ドレイン信号線（Ｄ）上の階調電圧は、階調電圧の極性反転前は負極性で、極性反転後は正極性となるが、ドレイン信号線（Ｄ）は、一種の分布定数線路と見なせるので、直ちに、負極性の階調電圧から正極性の階調電圧に変化することできず、図７のドレイン電極波形に示すように、ある遅延時間を持って、負極性の階調電圧から正極性の階調電圧に変化する。
【００２０】
これに対して、極性反転直後のラインに続くラインでは、ドレインドライバ１３０からドレイン信号線（Ｄ）に出力される階調電圧の極性は変化しないので、ドレイン信号線（Ｄ）上の電圧は、所定の階調電圧となっている。
そのため、図７に示すように、極性反転直後のｎライン目に続く（ｎ＋１）ライン目のソース電極波形は、極性反転直後のｎライン目のソース電極波形よりも早く立ち上がる。
これは、ドレインドライバ１３０が、ドレイン信号線（Ｄ）に出力する階調電圧の極性を、正極性から負極性に変化させた場合も同様である。
そのため、図７のｎライン目のソース電極波形に示すように、極性反転直後のライン上の画素に書き込まれる電圧と、図７の（ｎ＋１）ライン目のソース電極波形に示すように、同じ階調を表示しようとしているにもかかわらず、極性反転直後のラインに続くライン上の画素に書き込まれる電圧とが異なることになり、２ライン毎に、前述した横筋が発生することになる。
これは、液晶表示パネル１０の解像度が、例えば、ＳＸＧＡ表示モードの１２８０×１０２４画素、ＵＸＧＡ表示モードの１６００×１２００画素のように、より、高解像度の場合に顕著となる。
このように、前述した横筋は、極性反転直後のライン上の画素に書き込まれる電圧と、極性反転直後のラインに続くライン上の画素に書き込まれる電圧とが異なることが原因で発生する。
そこで、本発明では、図８に示すように、極性反転直後のラインにおいて、ドレインドライバ１３０からドレイン信号線（Ｄ）に出力する階調電圧の電圧を補正し、極性反転直後のライン上の画素に書き込まれる電圧と、極性反転直後のラインに続くライン上の画素に書き込まれる電圧とを同じにするものである。
【００２１】
即ち、同じ階調を表示する場合でも、負極性から正極性に変化する場合は、図８のドレイン電極波形に示すように、極性反転直後のラインでは、ドレインドライバ１３０からドレイン信号線（Ｄ）に出力する正極性の階調電圧の電圧が、共通電圧（Ｖｃｏｍ）からより高電位になるように補正し、極性反転直後のラインに続くラインでは、ドレインドライバ１３０からドレイン信号線（Ｄ）に、所定階調の正極性の階調電圧を出力し、また、正極性から負極性に変化する場合は、極性反転直後のラインでは、ドレインドライバ１３０からドレイン信号線（Ｄ）に出力する負極性の階調電圧の電圧が、共通電圧（Ｖｃｏｍ）からより低電位になるように補正し、極性反転直後のラインに続くラインでは、ドレインドライバ１３０からドレイン信号線（Ｄ）に、所定階調の負極性の階調電圧を出力するようにしたものである。
これにより、図８のｎライン目のソース電極波形、および図８の（ｎ＋１）ライン目のソース電極波形に示すように、本発明では、極性反転直後のライン上の画素に書き込まれる電圧と、極性反転直後のラインに続くライン上の画素に書き込まれる電圧とを同じにすることができる。
本実施の形態では、この極性反転直後のラインにおいて、ドレインドライバ１３０からドレイン信号線（Ｄ）に出力する階調電圧の電圧を補正するために、ドレインドライバ１３０に供給する階調基準電圧を補正するようにしたものである。
【００２２】
〈本実施の形態の液晶表示モジュールの特徴的構成〉
図９は、本実施の形態の液晶表示モジュールの階調基準電圧生成回路１２１の概略構成を示す回路図である。
図９に示すように、本実施の形態では、抵抗Ｒａ、抵抗Ｒ６ないし抵抗Ｒ９からなる抵抗分圧回路により、ＤＣ／ＤＣコンバータ１２５から出力される電圧Ｖ０と、接地電位（ＧＮＤ）との間の電圧を分圧して、Ｖ５〜Ｖ９の階調基準電圧を生成する。
この階調基準電位を、補正回路１（３１）ないし補正回路５（３５）に入力し、極性反転直後のラインを走査するときに、補正回路からドレインドライバ１３０に対して補正された階調基準電位を供給し、それ以外のときは、補正回路からドレインドライバ１３０に対して所定の階調基準電位を供給するようにしたものである。
図１０は、図９に示す補正回路１（３１）ないし補正回路５（３５）の一例の回路構成を示す回路図である。
図１０に示す補正回路は、補正電圧生成部５１と、スイッチ回路５２と、反転増幅回路１（５３）と、反転増幅回路２（５４）とで構成される。
【００２３】
図１１は、図１０に示す補正回路の出力電圧の電圧レベルを示す図である。以下、図１１を参照して、図１０に示す補正回路の動作を説明する。
補正電圧生成部５１は、補正電圧を生成するためのものであり、この補正電圧生成部５１の構成、動作は後述する。
スイッチ回路５２は、ＮＭＯＳトランジスタ（Ｍ１）、およびＰＭＯＳトランジスタ（Ｍ２）から構成され、補正ライン判別信号（ＬＢ）がＬｏｗレベル（以下、単に、Ｌレベル）のときに、ＭＯＳトランジスタ（Ｍ１，Ｍ２）がオフとなる。
この場合に、反転増幅回路１（５３）のオペアンプ（ＯＰ１）は、ボルテージホロワ回路を構成し、オペアンプ（ＯＰ１）の出力は、図１１に示すように、非反転端子に印加されるＶ−ｍの電圧となる。
また、この出力は、反転増幅回路２（５４）に入力されるので、反転増幅回路２（５４）の出力は、図１１に示すように、Ｖ−ｍの電圧が、反転増幅回路２（５４）のオペアンプ（ＯＰ２）の非反転端子に印加されるＶｅｍの電圧を基準にして、反転増幅された電圧Ｖｍとなる。
【００２４】
また、補正ライン判別信号（ＬＢ）がＨｉｇｈレベル（以下、単に、Ｈレベル）のときに、ＭＯＳトランジスタ（Ｍ１，Ｍ２）がオンとなり、補正電圧生成部５１で生成された補正電圧（ΔＶｍ）が、反転増幅回路１（５３）に入力される。
この時、反転増幅回路１（５３）の出力は、図１１に示すように、Ｖｍの電圧が、反転増幅回路１（５３）のオペアンプ（ＯＰ１）の非反転端子に印加されるＶ−ｍの電圧を基準にして、反転増幅された電圧（（Ｖ−ｍ−ΔＶｍ）となる。
また、この時の反転増幅回路２（５４）の出力は、図１１に示すように、（Ｖ−ｍ−ΔＶｍ）の電圧が、反転増幅回路２（５４）のオペアンプ（ＯＰ２）の非反転端子に印加されるＶｅｍの電圧を基準にして、反転増幅された電圧（Ｖｍ＋ΔＶｍ）となる。
この電圧が、ドレインドライバ１３０の正極性階調電圧生成回路１５１ａ、および負極性階調電圧生成回路１５１ｂに入力されるので、極性反転直後のラインを走査するときに、ドレインドライバ１３０から補正された階調電圧がドレイン信号線（Ｄ）に出力され、それ以外の時には、ドレインドライバ１３０から所定の階調基準電圧がドレイン信号線（Ｄ）に出力され、これにより、前述した横筋が発生するのを防止することが可能となる。
【００２５】
次に、補正電圧生成部５１について、説明する。
前述した横筋は、ドレインドライバ１３０から遠いラインほど大きくなる。これは、極性反転直後に、ドレイン信号線（Ｄ）が所定の階調電圧に変化するまでの時間が、ドレインドライバ１３０から遠いほど大きくなるからである。
即ち、ドレイン信号線（Ｄ）の電圧波形は波形なまりが生じるが、この波形なまりは、ドレインドライバ１３０から遠い程大きくなるので、極性反転直後のライン上の画素に書き込まれる電圧と、極性反転直後のラインに続くライン上の画素に書き込まれる電圧との差が、ドレインドライバ１３０から遠い走査ラインほど大きくなるためである。
そのため、補正電圧生成部５１で生成する補正電圧（ΔＶｍ）は、一定の電圧ではなく、走査ラインとドレインドライバ１３０との距離に応じて変化させる必要がある。
図１２は、この補正電圧生成部５１で生成される補正電圧（ΔＶｍ）の電圧波形の一例を示す波形図である。なお、図１２では、対比する意味で、補正電圧（ΔＶｍ）が一定の場合を図１２（ａ）に示す。
図１２（ｂ）、（ｃ）は、本実施の形態のように、ドレインドライバ１３０が液晶表示パネル１０の下側に実装されている場合の補正電圧（ΔＶｍ）の電圧波形、図１２（ｄ）、（ｅ）は、ドレインドライバ１３０が液晶表示パネル１０に上側に実装されている場合の補正電圧（ΔＶｍ）の電圧波形である。
図１２（ｂ）、（ｃ）に示す補正電圧（ΔＶｍ）が、スイッチ回路５２を介して、反転増幅回路１（５３）に入力された時の入力波形を、図１３に示す。
なお、ドレインドライバ１３０からの距離の違いによる影響が目立たない場合には、図１２（ａ）に示すように、補正電圧（ΔＶｍ）を１フレーム期間中一定としてよい。
【００２６】
本実施の形態では、補正電圧生成部５１で生成される補正電圧（ΔＶｍ）は、図１２（ｂ）に示す電圧波形のものを生成する。
そのため、本実施の形態では、１フレーム毎に出力されるパルス状の、フレーム開始指示信号（ＦＬＭ）により、容量素子（Ｃｍ）を充電し、また、容量素子（Ｃｍ）の容量値、および抵抗素子（Ｒｍ１）の抵抗値を調整して、容量素子（Ｃｍ）に充電された電荷の放電特性を調整し、さらに、補正電圧生成部５１の抵抗素子（Ｒｍ２，Ｒｍ３）の抵抗素子の値を調整し、反転増幅回路を構成するオペアンプ（ＯＰ３）での増幅度を調整して、その電圧レベルを調整するようにしている。
ここで、この補正電圧（ΔＶｍ）は、各階調基準電圧（Ｖ５〜Ｖ９）毎に異なるように、前述の容量素子（Ｃｍ）の容量値、および抵抗素子（Ｒｍ１，Ｒｍ２，Ｒｍ３）の抵抗素子の値は、各階調基準電圧毎に調整される。
このように、本実施の形態によれば、各階調基準電圧毎に、任意の補正電圧（ΔＶｍ）を与え、これにより、各階調電圧を補正することが可能となる。
正極性の各階調電圧を生成するために使用される各階調基準電圧毎に、与える補正電圧の電圧量（ΔＶ）の一例を図１４のグラフの（ａ）、（ｂ）、（ｃ）に示す。なお、この図１４は、階調基準電圧が１からＭの場合を図示している。
【００２７】
［実施の形態２］
〈本実施の形態の液晶表示モジュールの特徴的構成〉
図１５は、本発明の実施の形態２の液晶表示モジュールの階調基準電圧生成回路１２１の概略構成を示す回路図である。
図１５に示すように、本実施の形態は、図１５に示すように、（Ｖ５〜Ｖ９）の各階調基準電圧毎に、補正電圧（ΔＶｍ）を生成する補正電圧生成部５１を設ける代わりに、一つの補正電圧生成部５０を設け、この補正電圧生成部５０で生成される補正電圧（ΔＶｍ）を、（Ｖ５〜Ｖ９）の各階調基準電圧の補正電圧とするものである。
なお、本実施の形態の階調基準電圧生成回路１２１の動作は、前述の実施の形態１と同じであるのでその詳細な説明は省略する。
【００２８】
［実施の形態３］
〈本実施の形態の液晶表示モジュールの特徴的構成〉
図１６は、本発明の実施の形態３の液晶表示モジュールの階調基準電圧生成回路１２１の概略構成を示す回路図である。
前述の実施の形態１，２のような回路構成は、理想的であるが、オペアンプ、抵抗素子、容量素子などが多数必要となり、コストアップ、実装面積が大きくなる。そのため、本実施の形態では、図１６に示すように、Ｖ１の階調基準電圧と、Ｖ８の階調基準電圧のみに、補正電圧（ΔＶｍ）を与えるようにしたものである。
図１６に示すように、本実施の形態では、抵抗Ｒｂ、抵抗Ｒ９からなる抵抗分圧回路により、ＤＣ／ＤＣコンバータ１２５から出力される電圧Ｖ０と、接地電位（ＧＮＤ）との間の電圧を分圧して、Ｖ８の階調基準電圧を生成し、このＶ８の階調基準電位を、補正回路３０に入力する。
また、抵抗Ｒ１ないし抵抗Ｒ９からなる抵抗分圧回路により、階調基準電圧生成回路を構成し、この抵抗分圧回路により、ＤＣ／ＤＣコンバータ１２５から出力される電圧Ｖ０と、接地電位（ＧＮＤ）との間の電圧を分圧して、Ｖ０〜Ｖ９の階調基準電圧を生成する。
そして、補正回路３０の出力を、抵抗Ｒ１ないし抵抗Ｒ９からなる抵抗分圧回路のＶ１の階調基準電圧、およびＶ８の階調基準電圧を出力する分圧点に接続する。
【００２９】
この補正回路３０の回路構成は、図１０に示す補正回路と同じである。
したがって、ライン判別信号（ＬＢ）がＬレベルのときは、補正回路３０から出力されるＶ１とＶ８の階調基準電圧は、抵抗Ｒ１ないし抵抗Ｒ９からなる抵抗分圧回路で生成されるＶ１とＶ８の階調基準電圧と同じになるので、ドレインドライバ１３０には、所定の階調基準電圧が供給される。
また、ライン判別信号（ＬＢ）がＨレベルのときは、補正回路３０からは、（Ｖ１＋ΔＶｍ）の補正された階調基準電圧と、（Ｖ８−ΔＶｍ）の補正された階調基準電圧が出力される。
また、Ｖ２ないしＶ７の階調基準電圧は、（Ｖ１＋ΔＶｍ）の電圧と、（Ｖ８−ΔＶｍ）の電圧との間の電圧を分圧して生成されるため、Ｖ２ないしＶ７の階調基準電圧も、補正された階調基準電圧となる。
但し、本実施の形態では、補正電圧（ΔＶｍ）の電圧値は、Ｖ１とＶ８の階調基準電圧の時に最大となり、Ｖ１とＶ８の階調基準電圧から遠ざかるほど小さくなり、Ｖ４とＶ５の階調基準電圧の時に最小となる。
このときの、正極性の各階調電圧を生成するために使用される各階調基準電圧毎に、与える補正電圧の電圧量（ΔＶ）の一例を図１４の（ｄ）に示す。
ここで、Ｖ０とＶ９の階調基準電圧を補正していないが、例えば、この付近の階調電圧により表示される階調によっては横筋が目立たない場合もあるため、特に問題はない。
また、図１６では、Ｖ１とＶ８の階調基準電圧に対して補正した後に、その間のＶ２ないしＶ７の階調基準電圧を抵抗分圧回路で生成しているが、Ｖ１とＶ８の階調基準電圧の代わりに、Ｖ２とＶ７の階調基準電圧の組み合わせを用い、Ｖ２とＶ７の階調基準電圧を補正してもよい。
あるいは、Ｖ０とＶ９の階調基準電圧の組み合わせを用い、Ｖ０とＶ９の階調基準電圧を補正してもよく、この場合には、図１４（ａ）、（ｂ）、（ｃ）のような補正電圧となる。
【００３０】
次に、前述の各実施の形態における、交流化信号（Ｍ）とライン判別信号（ＬＢ）の生成方法について説明する。
図１７は、前述の各実施の形態における、交流化信号（Ｍ）とライン判別信号（ＬＢ）を生成するための回路構成を示す回路図である。
図１７に示すように、カウンタ６１により、垂直同期信号（Ｖｓｙｎｃ）をカウントし、カウンタ６１のＱ０出力を排他的論和回路６３に入力する。ここで、カウンタ６１のＱ０出力は、垂直同期信号（Ｖｓｙｎｃ）が入力される毎に、Ｈレベル、あるいは、Ｌレベルを交互に出力する。
また、カウンタ６２により、水平同期信号（Ｈｓｙｎｃ）をカウントし、カウンタ６２のＱ０ないしＱｎ−１出力を、ノア回路６４に入力する。このノア回路６４の出力が、ライン判別信号となる。
また、カウンタ６２のＱｎ出力を、排他的論和回路６３に入力し、排他的論理和回路６３の出力が、交流化信号となる。
図１８に、８（ｎ＝３）ライン反転法の場合の、図１７に示す回路のタイミングチャートを示す。
この図１８において、ＣＯＶは、カウンタ６１のＱ０出力を、ＣＯＨ１ないしＣＯＨ４は、カウンタ６２のＱ０ないしＱｎ出力を表す。
【００３１】
なお、前述の各実施の形態では、図１９に示すように、極性反転直後のｎライン目の画素の書き込み電圧と、極性反転直後のｎライン目に続く（ｎ＋１）ライン目の画素の書き込み電圧とが等しくなるように、ドレインドライバ１３０からｎライン目の画素に出力する階調電圧を補正するようにしたが、図２０に示すように、ドレインドライバ１３０から（ｎ＋１）ライン目の画素に出力する階調電圧を補正して、極性反転直後のｎライン目の画素の書き込み電圧と、極性反転直後のｎライン目に続く（ｎ＋１）ライン目の画素の書き込み電圧とが等しくなるようにしてよい。
あるいは、図２１に示すように、ドレインドライバ１３０からｎライン目と（ｎ＋１）ライン目の画素に出力する階調電圧を補正して、極性反転直後のｎライン目の画素の書き込み電圧と、極性反転直後のｎライン目に続く（ｎ＋１）ライン目の画素の書き込み電圧とが等しくなるようにしてもよい。
【００３２】
また、前述の各実施の形態では、ドレインドライバ１３０が液晶表示パネル１０の長辺側の一辺に実装される場合について説明したが、例えば、図２２に示すように、ドレインドライバ１３０が液晶表示パネル１０の長辺側の両辺に実装される場合であれば、図２３に示すように、１フレーム毎の補正電圧（ΔＶｍ）の電圧波形は、液晶表示パネルの上側のドレインドライバ１３０から出力する階調電圧用（図２３の（ａ）に示す波形）と、液晶表示パネルの下側のドレインドライバ１３０から出力する階調電圧用（図２３の（ｂ）に示す波形）との２系統を用意する必要がある。
このように、前述の各実施の形態によれば、その駆動方法として、複数ライン反転法を採用する場合に、液晶表示パネル１０の表示画面中に、横筋が生じるのを防止して、液晶表示パネル１０に表示される表示画面の表示品質を向上させることが可能となる。
【００３３】
［実施の形態４］
〈本実施の形態の液晶表示モジュールの特徴的構成〉
前述の各実施の形態では、ドレインドライバ１３０からｎライン目の画素に出力する階調電圧を補正して、極性反転直後のｎライン目の画素の書き込み電圧と、極性反転直後のｎライン目に続く（ｎ＋１）ライン目の画素の書き込み電圧とが等しくなるようにしている。
本実施の形態では、図２４に示すように、前述の各実施の形態の駆動方法に加え、極性反転直後のｎライン目の水平走査期間の長さ（即ち、走査時間、または、選択時間）を、極性反転直後のｎライン目に続く（ｎ＋１）ライン目の水平走査期間の長さよりも長くするようにしたものである。
一般に、ゲート信号線（Ｇ）においても、ドレイン信号線（Ｄ）と同様、ゲートドライバ１４０から出力される選択信号に波形なまりが生じ、ゲートドライバ１４０から遠い位置の画素の薄膜トランジスタ（ＴＦＴ１，ＴＦＴ２）がオンとなる期間が短くなる。
これにより、液晶表示パネル１０の表示画面中に生じる横筋も、ゲートドライバ１４０から遠い位置の画素ほどより目立つようになる。
このような横筋を防止する上で、極性反転直後のｎライン目の走査時間を、極性反転直後のｎライン目に続く（ｎ＋１）ライン目の走査時間よりも長くすることは有効である。
【００３４】
本実施の形態において、前述の極性反転直後のｎライン目の１水平走査期間を長くする方法としては、図２５に示すように、極性反転直後のｎライン目におけるクロック（ＣＬ１）の生成タイミングを、従来よりも早くする方法、または、図２６に示すように、極性反転直後のｎライン目に続く（ｎ＋１）ライン目におけるクロック（ＣＬ１）の生成タイミングを、従来よりも遅くする方法、あるいは、図２７に示すように、極性反転直後のｎライン目におけるクロック（ＣＬ１）の生成タイミングを、従来よりも早くし、かつ、極性反転直後のｎライン目に続く（ｎ＋１）ライン目におけるクロック（ＣＬ１）の生成タイミングを、従来よりも遅くする方法などがある。
図２８に、極性反転直後のｎライン目の画素の書き込み電圧と、極性反転直後のｎライン目に続く（ｎ＋１）ライン目の画素の書き込み電圧とを等しくするために、極性反転直後のｎライン目におけるクロック（ＣＬ１）の生成タイミングを、従来よりも早くし、かつ、極性反転直後のｎライン目に続く（ｎ＋１）ライン目におけるクロック（ＣＬ１）の生成タイミングを、従来よりも遅くする方法と、前述の図１９に示す、ドレインドライバ１３０からｎライン目の画素に出力する階調電圧を補正する方法とを組み合わせる場合（図２８の（ｂ））、および、図２０に示す、ドレインドライバ１３０から（ｎ＋１）ライン目の画素に出力する階調電圧を補正する方法とを組み合わせる場合（図２８の（ａ））、並びに、図２１に示す、ドレインドライバ１３０からｎライン目と（ｎ＋１）ライン目の画素に出力する階調電圧を補正するとを組み合わせる場合（図２８の（ｃ））を示す。
【００３５】
本実施の形態において、クロック（ＣＬ１）の生成タイミングを調整する方法について説明する。
図２９は、クロック（ＣＬ１）の生成タイミングを調整する回路部の回路構成を示す回路図である。
図２９において、カウンタ７１は、ディスプレイタイミング信号（ＤＴＭＧ）によりリセットされ、ディスプレイタイミング信号（ＤＴＭＧ）がＨレベルとなった時点からクロック（ＣＬＫ）のクロック数をカウントする。
このカウンタ７１のカウント数は、デコーダ７２に入力されるが、デコーダ７２は、カウント数が第１のカウント数の時に出力端子Ａから、また、カウント数が第２のカウント数の時に出力端子Ｂからパルス信号を出力する。
デコーダ７２の出力端子Ａ、あるいは、出力端子Ｂから出力されるパルスを、補正ライン判別信号（ＬＢ）により制御されるマルチプレクサ７３が選択して、クロック（ＣＬ１）となる。
このように、本実施の形態では、前述の各実施の形態の方法に加え、極性反転直後のｎライン目の水平走査期間の長さを、極性反転直後のｎライン目に続く（ｎ＋１）ライン目の水平走査期間の長さよりも長くするようにしたので、駆動方法として、複数ライン反転法を採用する場合に、液晶表示パネル１０の表示画面の全面に、横筋が生じるのを防止して、液晶表示パネル１０に表示される表示画面の表示品質をより一層向上させることが可能となる。
【００３６】
なお、駆動方法として、Ｎライン反転法を採用する液晶表示装置において、極性反転直後のラインの水平走査期間を、それに続くラインの水平走査期間よりも長くする方法が、特開平９−１５５６０号公報に記載されている。
しかしながら、極性反転直後のラインの水平走査期間を、それに続くラインの水平走査期間よりも長くする方法は、前述した液晶表示パネル１０に生じる横筋を防止する効果が弱い。
また、前記公報では、極性反転直後のラインの水平走査期間を、それに続くラインの水平走査期間より１．１〜１．４倍長くすると記載されているが、水平走査期間が短い場合には、極性反転直後のラインの水平走査期間を、それに続くラインの水平走査期間より、あまり長くすることができない。
前述したように、液晶表示パネル１０に生じる横筋は、ドレインドライバ１３０から遠いラインほど目立つが、前記公報に記載されている方法では、ドレインドライバ１３０から近いラインに生じる横筋と、ドレインドライバ１３０から遠いラインに生じる横筋とをともに防止することはできず、かつ、ドレインドライバ１３０から近いラインに生じる横筋と、ドレインドライバ１３０から遠いラインに生じる横筋とをともに防止することについては、何ら記載されていない。
【００３７】
なお、前記説明では、縦電界方式の液晶表示パネルに本発明を適用した実施の形態について説明したが、これに限定されず、本発明は、横電界方式の液晶表示パネルにも適用可能である。
図２または図３に示す縦電界方式の液晶表示パネルでは、ＴＦＴ基板に対向する基板にコモン電極（ＩＴＯ２）が設けられるのに対して、横電界方式の液晶表示パネルでは、ＴＦＴ基板に対向電極（ＣＴ）、および対向電極（ＣＴ）に共通電圧（Ｖｃｏｍ）を印加するための対向電極信号線（ＣＬ）が設けられる。
そのため、液晶容量（Ｃｐｉｘ）は、画素電極（ＰＸ）と対向電極（ＣＴ）との間に等価的に接続される。また、画素電極（ＰＸ）と対向電極（ＣＴ）との間には蓄積容量（Ｃｓｔｇ）も形成される。
また、前記各実施の形態では、駆動方法として、複数ライン反転法を採用した実施の形態について説明したが、これに限定されず、本発明は、複数ライン毎に、画素電極（ＩＴＯ１）およびコモン電極（ＩＴＯ２）に印加する駆動電圧を反転するコモン反転法にも適用可能である。
以上、本発明者によってなされた発明を、前記発明の実施の形態に基づき具体的に説明したが、本発明は、前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００３８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、階調電圧の極性をＮ（Ｎ≧２）ライン毎に反転させて駆動する場合に、液晶表示素子の表示画面中に、横筋が生じるのを防止して、液晶表示素子に表示される表示画面の表示品質を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明が適用されるＴＦＴ方式の液晶表示モジュールの概略構成を示すブロック図である。
【図２】図１に示す液晶表示パネルの一例の等価回路を示す図である。
【図３】図１に示す液晶表示パネルの他の例の等価回路を示す図である。
【図４】図１に示すドレインドライバの一例の概略構成を示すブロック図である。
【図５】図１に示す階調基準電圧生成回路の概略構成を示す回路図である。
【図６】液晶表示モジュールの駆動方法として、２ライン反転法を使用した場合において、ドレインドライバからドレイン信号線（Ｄ）に出力される階調電圧の極性を説明するための図である。
【図７】液晶表示モジュールの駆動方法として、２ライン反転法を使用した場合に、表示画面中に横筋を発生する理由を説明するための図である。
【図８】本発明の実施の形態１の駆動方法の概要を説明するための図である。
【図９】本発明の実施の形態１の液晶表示モジュールの階調基準電圧生成回路の概略構成を示す回路図である。
【図１０】図９に示す補正回路１ないし補正回路５の一例の回路構成を示す回路図である。
【図１１】図１０に示す補正回路の出力電圧の電圧レベルを示す図である。
【図１２】図１０に示す補正電圧生成部で生成される補正電圧（ΔＶｍ）の電圧波形の一例を示す波形図である。
【図１３】図１２に示す補正電圧（ΔＶｍ）が、スイッチ回路を介して、反転増幅回路に入力される入力波形を示す波形図である。
【図１４】本発明の実施の形態において、正極性の各階調電圧に与える補正電圧（ΔＶｍ）の一例を示すグラフである。
【図１５】本発明の実施の形態２の液晶表示モジュールの階調基準電圧生成回路の概略構成を示す回路図である。
【図１６】本発明の実施の形態３の液晶表示モジュールの階調基準電圧生成回路の概略構成を示す回路図である。
【図１７】本発明の各実施の形態の液晶表示モジュールにおける、交流化信号（Ｍ）とライン判別信号（ＬＢ）を生成するための回路構成を示す回路図である。
【図１８】図１７に示す回路における、８（ｎ＝３）ライン反転法の場合のタイミングチャートを示す図である。
【図１９】本発明の実施の形態１の液晶表示モジュールにおいて、ドレインドライバからｎライン上の画素に出力する階調電圧を補正する場合を説明するための図である。
【図２０】本発明の実施の形態１の液晶表示モジュールにおいて、ドレインドライバから（ｎ＋１）ライン上の画素に出力する階調電圧を補正する場合を説明するための図である。
【図２１】本発明の実施の形態１の液晶表示モジュールにおいて、ドレインドライバからｎラインと（ｎ＋１）ライン上の画素に出力する階調電圧を補正する場合を説明するための図である。
【図２２】ドレインドライバが、長辺側の両辺に実装される液晶表示パネルを示す図である。
【図２３】図２２に示す液晶表示パネルの場合における、補正電圧（ΔＶｍ）の電圧波形を示す図である。
【図２４】本発明の実施の形態４の駆動方法の概要を説明するための図である。
【図２５】本発明の実施の形態４の液晶表示モジュールにおいて、極性反転直後のｎラインの１水平走査期間を長くする方法の一例を説明するための図である。
【図２６】本発明の実施の形態４の液晶表示モジュールにおいて、極性反転直後のｎラインの１水平走査期間を長くする方法の他の例を説明するための図である。
【図２７】本発明の実施の形態４の液晶表示モジュールにおいて、極性反転直後のｎラインの１水平走査期間を長くする方法の他の例を説明するための図である。
【図２８】本発明の実施の形態４の液晶表示モジュールにおいて、極性反転直後のｎラインの１水平走査期間を長くする方法と、ドレインドライバから出力する階調電圧を補正する方法とを組み合わせた場合を説明するための図である。
【図２９】本発明の実施の形態４の液晶表示モジュールにおいて、クロック（ＣＬ１）の生成タイミングを調整する回路部の回路構成を示す回路図である。
【図３０】液晶表示モジュールの駆動方法として、ドット反転法を使用した場合において、ドレインドライバからドレイン信号線（Ｄ）に出力される液晶駆動電圧の極性を説明するための図である。
【図３１】駆動方法として、Ｎライン（例えば、２ライン）反転法を採用した場合に、液晶表示パネルに生じる、Ｎライン毎の横筋を示す模式図である。
【符号の説明】
１０…液晶表示パネル（ＴＦＴ−ＬＣＤ）、３０〜３５…補正回路、５０，５１…補正電圧生成部、５２…スイッチ回路、５３，５４…反転増幅回路、６１，６２、７１…カウンタ、６３…排他的論理和回路、６４…ＮＯＲ回路、７２…デコーダ回路、７３…マルチプレクサ、１００…インタフェース部、１１０…表示制御装置、１２０…電源回路、１２１…電圧生成回路、１２３…コモン電極電圧生成回路、１２４…ゲート電極電圧生成回路、１２５…ＤＣ／ＤＣコンバータ、１３０…ドレインドライバ、１３１，１３２，１３４，１３５，１４１，１４２…信号線、１３３…表示データのバスライン、１４０…ゲートドライバ、１５１ａ，１５１ｂ…階調電圧生成回路、１５２…制御回路、１５３…シフトレジスタ回路、１５４…入力レジスタ回路、１５５…ストレージレジスタ回路、１５６…レベルシフト回路、１５７…出力回路、１５８ａ，１５８ｂ…電圧バスライン、Ｄ…ドレイン信号線（映像信号線または垂直信号線）、Ｇ…ゲート信号線（走査信号線または水平信号線）、ＩＴＯ１…画素電極、ＩＴＯ２…コモン電極、ＣＮ…共通信号線、ＴＦＴ…薄膜トランジスタ、ＣLC…液晶容量、ＣＳＴＧ…保持容量、ＣＡＤＤ…付加容量、Ｍ１…ＮＭＯＳトランジスタ、Ｍ２…ＰＭＯＳトランジスタ、ＯＰ…オペアンプ、Ｒ…抵抗素子、Ｃ…容量素子。
【図１】
0003745259.tif 000002
【図２】
0003745259.tif 000003
【図３】
0003745259.tif 000004
【図４】
0003745259.tif 000005
【図５】
0003745259.tif 000006
【図６】
0003745259.tif 000007
【図７】
0003745259.tif 000008
【図８】
0003745259.tif 000009
【図９】
0003745259.tif 000010
【図１０】
0003745259.tif 000011
【図１１】
0003745259.tif 000012
【図１２】
0003745259.tif 000013
【図１３】
0003745259.tif 000014
【図１４】
0003745259.tif 000015
【図１５】
0003745259.tif 000016
【図１６】
0003745259.tif 000017
【図１７】
0003745259.tif 000018
【図１８】
0003745259.tif 000019
【図１９】
0003745259.tif 000020
【図２０】
0003745259.tif 000021
【図２１】
0003745259.tif 000022
【図２２】
0003745259.tif 000023
【図２３】
0003745259.tif 000024
【図２４】
0003745259.tif 000025
【図２５】
0003745259.tif 000026
【図２６】
0003745259.tif 000027
【図２７】
0003745259.tif 000028
【図２８】
0003745259.tif 000029
【図２９】
0003745259.tif 000030
【図３０】
0003745259.tif 000031
【図３１】
0003745259.tif 000032