(57)【特許請求の範囲】
【請求項１】
差動増幅型発振回路部と、前記差動増幅型発振回路部の発振信号をバッファ増幅して出力する差動型バッファ回路部とを備えた安定化発振回路において、
前記差動増幅型発振回路部の電源電圧に応じて前記差動型バッファ回路部の定電流源の電流を制御することにより、前記差動型バッファ回路部の差動増幅対トランジスタのコレクタ・接地間容量を制御し、電源電圧の変動に依存する発振周波数の変動を抑制する周波数変動抑制回路を具備し、
前記周波数変動抑制回路は、電源ノードと前記差動型バッファ回路部の定電流源との間に接続された電源直流結合用の第１の抵抗素子からなることを特徴とする安定化発振回路。
【請求項２】
差動増幅型発振回路部と、前記差動増幅型発振回路部の発振信号をバッファ増幅して出力する差動型バッファ回路部とを備えた安定化発振回路において、
前記差動増幅型発振回路部の電源電圧に応じて前記差動型バッファ回路部の定電流源の電流を制御することにより、前記差動型バッファ回路部の差動増幅対トランジスタのコレクタ・接地間容量を制御し、電源電圧の変動に依存する発振周波数の変動を抑制する周波数変動抑制回路を具備し、
前記周波数変動抑制回路は、電源ノードと前記差動型バッファ回路部の定電流源との間に直列に接続された電源直流結合用の第２、第３の抵抗素子と、前記第２、第３の抵抗素子の直列接続ノードと接地ノードとの間に直列に接続されたダイオード接続の第１のＮＰＮトランジスタおよび第４の抵抗素子を具備することを特徴とする安定化発振回路。
【請求項３】
請求項１または２記載の安定化発振回路において、
前記差動増幅型発振回路部は、互いのベース・コレクタ相互が接続され、一方のコレクタは電源ノードに接続された差動増幅対をなす第２、第３のＮＰＮトランジスタと、前記差動増幅対トランジスタのエミッタ共通ノードと接地ノードとの間に接続された第１の定電流源と、電源ノードと前記差動増幅対トランジスタの他方のＮＰＮトランジスタのコレクタとの間に接続されたＩＣ外部の共振回路を具備し、
前記差動型バッファ回路部は、前記差動増幅型発振回路部の差動増幅対トランジスタの各ベースにそれぞれ対応して各ベースが接続された差動増幅対をなす第４、第５のＮＰＮトランジスタと、前記差動増幅対トランジスタのエミッタ共通ノードと接地ノードとの間に接続された第２の定電流源と、前記差動増幅対トランジスタのコレクタと電源ノードとの間にそれぞれ対応して接続された第５、第６の抵抗素子を具備し、
前記第２の定電流源は、前記差動増幅対をなす第４、第５のＮＰＮトランジスタのエミッタ共通ノードと接地ノードとの間に直列に接続された第６のＮＰＮトランジスタおよび第７の抵抗素子と、前記第６のＮＰＮトランジスタのベースにベースが接続され、コレクタが第３の定電流源に接続された第７のＮＰＮトランジスタと、前記第７のＮＰＮトランジスタのエミッタと接地ノードとの間に接続された第８の抵抗素子を具備したことを特徴とする安定化発振回路。
【請求項４】
請求項３記載の安定化発振回路において、
前記第７のＮＰＮトランジスタは、ベース・コレクタ間が接続されていることを特徴とする安定化発振回路。
【請求項５】
請求項１または２に記載の安定化発振回路は、ＦＭ受信機の局部発振回路に使用されることを特徴とする安定化発振回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路（ＩＣ）に形成される発振回路に係り、特に電源変動に依存する発振周波数変動を抑制した安定化発振回路に関するもので、例えば電池駆動型携帯機器に搭載されるＦＭラジオ受信回路などに使用される。
【０００２】
【従来の技術】
従来、電池駆動型携帯用のテープレコーダ、ＣＤプレーヤなどに搭載されるＦＭラジオ受信機の局部発振回路としてＩＣに形成される発振回路は、例えば図５に示すような差動増幅型発振回路や、コルピッツ型発振回路などの単純な発振回路が用いられている。
【０００３】
図５に示す差動増幅型発振回路は、差動増幅型発振回路部５１の発振信号を差動増幅型バッファ出力回路部５２でバッファ増幅して出力するように構成されている。
【０００４】
前記差動増幅型発振回路部５１において、（Ｑ1 、Ｑ2 ）は互いのベース・コレクタ相互が接続されて差動増幅対をなすＮＰＮトランジスタ、Ｉ1 は上記差動増幅対トランジスタ（Ｑ1 、Ｑ2 ）のエミッタ共通ノードと接地ノードとの間に接続された第１の定電流源、５０は電源ノードと前記ＮＰＮトランジスタＱ2 のコレクタとの間に接続された共振回路（インダクタ成分をＬ、容量成分をＣで表わす。）であり、前記ＮＰＮトランジスタＱ1 のコレクタは電源ノードに接続されている。
【０００５】
なお、前記共振回路５０は、通常はＩＣ外部に接続された共振子であり、前記共振回路５０以外の回路はＩＣ内部に形成されている。
前記差動増幅型バッファ出力回路部５２において、（Ｑ3 、Ｑ4 ）は差動増幅対をなすＮＰＮトランジスタ、Ｉ2 は上記差動増幅対トランジスタ（Ｑ3 、Ｑ4 ）のエミッタ共通ノードと接地ノードとの間に接続された第２の定電流源、（Ｒ1 、Ｒ2 ）はそれぞれ対応して前記ＮＰＮトランジスタ対（Ｑ3 、Ｑ4 ）の各コレクタに各一端が接続され、各他端が一括接続されて所定ノードに接続された抵抗素子である。
【０００６】
そして、前記ＮＰＮトランジスタ対（Ｑ3 、Ｑ4 ）の各ベースは、それぞれ対応して前記ＮＰＮトランジスタ対（Ｑ2 、Ｑ1 ）の各ベースに接続されている。
なお、Ｃｓは前記発振回路部５１のＮＰＮトランジスタＱ2 のコレクタと接地ノードとの間に存在する寄生容量であり、ＮＰＮトランジスタＱ2 のコレクタ・接地間容量、第１の定電流源Ｉ1 用のＮＰＮトランジスタのコレクタ・接地間容量、前記ＮＰＮトランジスタＱ4 のベース・コレクタ間容量Ｃcb4 （ミラー容量）などの合成容量を等価的に示したものであり、共振回路５０の容量成分Ｃに対して交流的に並列接続されている。
【０００７】
しかし、上記したような差動増幅型発振回路においては、前記寄生容量Ｃs が共振回路５０の容量に並列接続されるような回路構成となっている。
従って、電源電圧の変動に伴って、使用トランジスタのコレクタ電位が低下すると、前記寄生容量Ｃs が増加して共振回路５０の共振特性が変動し、結果として発振周波数ｆが低くなる方向に変化する。また、使用トランジスタのコレクタ電位が上昇すると、前記寄生容量Ｃs が低下して共振回路５０の共振特性が変動し、結果として発振周波数ｆが高くなる方向に変化する。
【０００８】
即ち、電池の消耗とか、発振回路搭載機器で使用するモータの回転に伴って電源電圧に重畳されるリップルなどによる電源電圧の変動に依存して発振周波数が変動する。
【０００９】
【発明が解決しようとする課題】
上記したように従来の発振回路は、電源電圧の変動に依存して発振周波数が変動するという問題があった。
本発明は上記の問題点を解決すべくなされたもので、電源電圧の変動に依存する発振周波数の変動を抑制し得る安定化発振回路を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明の安定化発振回路は、差動増幅型発振回路部と、前記差動増幅型発振回路部の発振信号をバッファを介して出力する差動型バッファ回路部とを備えた安定化発振回路において、前記差動増幅型発振回路部の電源供給ノードと前記差動型バッファ回路部の定電流源の一部とを抵抗素子を介して直流的に結合させてなることを特徴とする。
【００１１】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図１は、本発明の第１の実施の形態に係る安定化発振回路を示している。
図１に示す安定化発振回路は、差動増幅型発振回路部１１と、前記差動増幅型発振回路部の発振信号をバッファ増幅して出力する差動増幅型バッファ出力回路部１２とを備えている。
【００１２】
前記差動増幅型発振回路部１１は、互いのベース・コレクタ相互が接続されて差動増幅対をなすＮＰＮトランジスタ（Ｑ1 、Ｑ2 ）と、前記差動増幅対トランジスタ（Ｑ1 、Ｑ2 ）のエミッタ共通ノードと接地ノードとの間に接続された第１の定電流源Ｉ1 と、電源ノードと前記差動増幅対トランジスタ（Ｑ1 、Ｑ2 ）のうちの一方のＮＰＮトランジスタＱ2 のコレクタとの間に接続された共振回路（インダクタ成分をＬ、容量成分をＣで表わす。）１０を具備している。前記差動増幅対トランジスタ（Ｑ1 、Ｑ2 ）のうちの他方のＮＰＮトランジスタＱ1 のコレクタは電源ノードに接続されている。
【００１３】
なお、前記共振回路１０は、通常はＩＣ外部に接続された共振子であり、前記共振回路１０以外の回路はＩＣ内部に形成されている。
前記差動増幅型バッファ出力回路部１２は、ＩＣ内部に形成されており、前記差動増幅型発振回路部１１の差動増幅対トランジスタ（Ｑ2 、Ｑ1 ）の各ベースにそれぞれ対応して各ベースが接続された差動増幅対をなすＮＰＮトランジスタ（Ｑ3 、Ｑ4 ）と、前記差動増幅対トランジスタ（Ｑ3 、Ｑ4 ）のエミッタ共通ノードと接地ノードとの間に接続された電源電圧依存性を有する第２の定電流源Ｉ2 と、前記差動増幅対トランジスタ（Ｑ3 、Ｑ4 ）の各コレクタに各一端が接続され、各他端が一括接続されて所定ノードに接続された抵抗素子（Ｒ1 、Ｒ2 ）を具備している。
【００１４】
前記電源電圧依存性を有する第２の定電流源Ｉ2 の一具体例は、図３（ａ）中あるいは図４（ａ）中に示すように前記差動増幅対トランジスタ（Ｑ3 、Ｑ4 ）のエミッタ共通ノードと接地ノードとの間に直列に接続されたＮＰＮトランジスタＱ5 および抵抗素子Ｒ3 と、前記ＮＰＮトランジスタＱ5 にベース・コレクタが接続され、コレクタが第３の定電流源Ｉ3 に接続されたＮＰＮトランジスタＱ6 と、前記ＮＰＮトランジスタＱ6 のエミッタと接地ノードとの間に接続された抵抗素子Ｒ4 を具備する。
【００１５】
なお、Ｃｓは前記発振回路部１１のＮＰＮトランジスタＱ2 のコレクタと接地ノードとの間に存在する寄生容量であり、ＮＰＮトランジスタＱ2 のコレクタ・接地間容量、第１の定電流源用のＮＰＮトランジスタのコレクタ・接地間容量、前記ＮＰＮトランジスタＱ4 のベース・コレクタ間容量Ｃcb4 （ミラー容量）などの合成容量を等価的に示したものであり、共振回路１０の容量成分Ｃに対して交流的に並列接続されている。
【００１６】
さらに、本発明の安定化発振回路では、前記差動増幅型発振回路部１１の電源電圧Ｖccの変動に応じて前記第２の定電流源Ｉ2 の電流を制御することにより、前記差動増幅型バッファ出力回路部１２の差動増幅対トランジスタ（Ｑ3 、Ｑ4 ）のうちで少なくとも前記共振回路１０にベースが接続されているトランジスタＱ4 のコレクタ・接地間容量Ｃcb4 （ミラー容量）を補正するように制御する周波数変動抑制回路（図３（ａ）中の１３ａあるいは図４（ａ）中の１３ｂ）が設けられている。
【００１７】
図２は、図１の安定化発振回路における寄生容量Ｃｓおよび発振周波数ｆの電源電圧依存特性を示す。
次に、図２を参照しながら、図１の安定化発振回路における寄生容量Ｃｓおよび発振周波数ｆの電源電圧依存性の補正動作について説明する。
【００１８】
図１の安定化発振回路においては、使用トランジスタの寄生容量Ｃｓが共振回路１０に並列に接続されるような回路構成となっているので、電源電圧Ｖccの変動に伴って、ＮＰＮトランジスタＱ2 、Ｑ4 のコレクタ電位が変動すると、図２中に点線で示す従来例の特性と同様に、前記寄生容量Ｃｓを形成するＣcb2 などが変動して共振回路１０の共振特性が変動しようとする。
【００１９】
しかし、同時に、周波数変動抑制回路１３は、電源電圧Ｖccの変動に応じて前記第２の定電流源Ｉ2 の電流を制御することにより、前記差動増幅型バッファ出力回路部１２の差動増幅対トランジスタ（Ｑ3 、Ｑ4 ）のうちで少なくとも前記共振回路１０にベースが接続されているトランジスタＱ4 のコレクタ・接地間容量Ｃcb4 （ミラー容量）を補正するように制御する。
【００２０】
この場合、周波数変動抑制回路１３は、電源電圧Ｖccが高くなると第２の定電流源Ｉ2 の電流を増加させ、電源電圧Ｖccが低くなると第２の定電流源Ｉ2 の電流を減少させるように構成されている。
【００２１】
即ち、電源電圧Ｖccの低下に伴って使用トランジスタのコレクタ電位が低下すると、図２中に点線で示す従来例の特性のように、前記寄生容量Ｃs が増加し、共振回路１０の共振特性が変動して発振周波数ｆが低くなろうとするが、第２の定電流源Ｉ2 の電流を減少させることによって差動増幅対トランジスタ（Ｑ3 、Ｑ4 ）の利得が低くなり、トランジスタＱ4 のコレクタ・接地間容量Ｃcb4 （ミラー容量）が減少するように補正されるので、前記寄生容量Ｃs の増加量を抑制し、結果として発振周波数ｆの上昇を抑制する（図２中実線参照）。
【００２２】
また、電源電圧Ｖccの上昇に伴って使用トランジスタのコレクタ電位が上昇すると、図２中に点線で示す従来例の特性のように、前記寄生容量Ｃs が減少し、共振回路１０の共振特性が変動して発振周波数ｆが高くなろうとするが、第２の定電流源Ｉ2 の電流を増加させることによって差動増幅対トランジスタ（Ｑ3 、Ｑ4 ）の利得が高くなり、トランジスタＱ4 のコレクタ・接地間容量Ｃcb4 （ミラー容量）が増加するように補正されるので、前記寄生容量Ｃs の減少量を抑制し、結果として発振周波数ｆの低下を抑制する（図２中実線参照）。
【００２３】
従って、電源の安定度が悪いとか、電池電源の消耗とか、発振回路搭載機器で使用するモータの回転に伴って電源電圧にリップル変動（例えば５０〜１００Ｈｚ）が重畳するなどの理由によって電源電圧が大きく変動する（例えば３Ｖから１．８Ｖ程度まで変動する）システムに用いられた場合でも、電池の消耗とか、発振回路搭載機器で使用するモータの回転に伴って電源電圧に重畳されるリップルなどによる電源電圧の変動に依存する発振周波数の変動を抑制し、発振周波数（例えばＦＭ波受信帯域内）を安定化することが可能になっている。
【００２４】
なお、前記周波数変動抑制回路１３の具体例としては、前記差動増幅型発振回路部１１の電源供給ノードと前記差動増幅型バッファ出力回路部１２の第２の定電流源Ｉ2 の一部とを抵抗素子Ｒ5 を介して直流的に結合させればよい。
【００２５】
図３（ａ）は、図１の安定化発振回路の第１実施例として、図３（ｂ）に示すようにミラー容量Ｃcb4 の電源電圧依存性が線形を持つように構成された線形補正型の周波数変動抑制回路１３ａを備えた安定化発振回路を示している。
【００２６】
図３（ｂ）は、図３（ａ）の安定化発振回路における発振周波数ｆの電源電圧依存性の補正特性を示す。
図３（ａ）中の周波数変動抑制回路１３ａは、前記差動増幅型発振回路部１１の電源供給ノードと前記第２の定電流源Ｉ2 の抵抗素子Ｒ4 の一端との間に接続された電源直流結合用抵抗素子Ｒ5 からなることを特徴とするものである。
【００２７】
このような回路構成によれば、電源電圧Ｖccと第２の定電流源Ｉ2 の電流・トランジスタＱ4 のミラー容量Ｃcb4 の関係が図３（ｂ）に示すようにほぼ線形を示し、線形特性の傾斜を図２中に点線で示したような従来例のＣｓ特性の線形部分の傾斜に合わせるようにＲ4 、Ｒ5 の比率により設定することができる。結果として、この線形特性により、従来例の寄生容量Ｃｓ・発振周波数の電源電圧依存性を打ち消すことが可能になる。
【００２８】
図４（ａ）は、図１の安定化発振回路の第２実施例として、図４（ｂ）に示すようにミラー容量Ｃcb4 の電源電圧依存性が非線形を持つように構成された非線形補正型の周波数変動抑制回路１３ｂを備えた安定化発振回路を示している。
【００２９】
図４（ｂ）は、図４（ａ）の安定化発振回路における発振周波数ｆの電源電圧依存性の補正特性を示す。
図４（ａ）中の周波数変動抑制回路１３ｂは、前記差動増幅型発振回路部１１の電源供給ノードと前記第２の定電流源Ｉ2 の抵抗素子Ｒ4 の一端との間に直列に接続された電源直流結合用の抵抗素子Ｒ5 およびＲ6 と、前記抵抗素子Ｒ5 およびＲ6 の直列接続ノードと接地ノードとの間に直列に接続されたダイオード接続のＮＰＮトランジスタＱ7 および抵抗素子Ｒ7 を具備することを特徴とするものである。
【００３０】
このような回路構成によれば、電源電圧Ｖccがある値以下ではダイオード接続のＮＰＮトランジスタＱ7 がオフ状態であり、電源電圧Ｖccがある値を越えるとダイオード接続のＮＰＮトランジスタＱ7 がオン状態になる。
【００３１】
これにより、電源電圧Ｖccと第２の定電流源Ｉ2 の電流・トランジスタＱ4 のミラー容量ｃcb4 の関係がダイオード接続のＮＰＮトランジスタＱ7 の電圧電流特性により規制されて図４（ｂ）に示すようにほぼ非線形を示し、この非線形特性の傾斜を図２中に点線で示したような従来例のＣｓ特性の非線形部分の傾斜に合わせるようにＲ5 、Ｒ6 の比率により設定することができる。結果として、この線形特性により、図２中に点線で示したような従来例の寄生容量Ｃｓ・発振周波数の電源電圧依存性をほぼ完全に打ち消すことが可能になる。
【００３２】
【発明の効果】
上述したように本発明の安定化発振回路によれば、電源の安定度が悪いとか、電池電源の消耗とか、発振回路搭載機器で使用するモータの回転に伴って電源電圧にリップル変動が重畳するなどの理由によって電源電圧が大きく変動するシステムに用いられた場合でも、電源電圧の変動に依存する発振周波数の変動を抑制でき、発振周波数を安定化することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る安定化発振回路を示す回路図。
【図２】図１の安定化発振回路における発振周波数の電源電圧依存特性を示す図。
【図３】図１の安定化発振回路の第１実施例を示す回路図および発振周波数の電源電圧依存性の補正特性を示す図。
【図４】図１の安定化発振回路の第２実施例を示す回路図および発振周波数の電源電圧依存性の補正特性を示す図。
【図５】従来の発振回路の一例を示す回路図。
【符号の説明】
１０…共振回路、
１１…差動増幅型発振回路部、
１２…差動増幅型バッファ出力回路部、
１３ａ…周波数変動抑制回路。
（Ｑ1 、Ｑ2 ）、（Ｑ3 、Ｑ4 ）…差動増幅対をなすＮＰＮトランジスタ、
Ｉ1 …第１の定電流源、
Ｉ2 …第２の定電流源、
（Ｒ1 、Ｒ2 ）…抵抗素子、
Ｑ5 、Ｑ6 、…ＮＰＮトランジスタ、
Ｒ3 、Ｒ4 …抵抗素子、
Ｉ3 …第３の定電流源、
Ｃｓ…寄生容量。
【図１】
0003860316.tif 000002
【図２】
0003860316.tif 000003
【図３】
0003860316.tif 000004
【図４】
0003860316.tif 000005
【図５】
0003860316.tif 000006