(57)【特許請求の範囲】
【請求項１】
飛び越し走査の映像信号から順次走査の映像信号に必要な補間走査線を生成する映像信号処理回路であって、
連続する（ｎ−１）、ｎ、（ｎ＋１）フィールドの飛び越し走査の映像信号が入力されたとき、ｎ、（ｎ−１）フィールドの映像信号を夫々記憶する第１、第２のフィールドメモリと、
前記第１のフィードメモリの出力として得られるｎフィールドの映像信号から、順次走査におけるｎフィールドの補間走査線を生成する補間手段と、
前記補間手段の出力、前記第１のフィールドメモリの入力、前記第２のフィールドメモリの出力のうち、 画素周期毎に中間の画素値を有するものを選択し、これを補間画素として補間走査線を生成する中間値選択手段と、を具備することを特徴とする映像信号処理回路。
【請求項２】
前記補間手段は、
同一フィールドの垂直方向に位置する画素値より補間画素値を算出し、補間走査線を生成するものであることを特徴とする請求項１記載の映像信号処理回路。
【請求項３】
前記補間手段は、
補間対象画素を中心として同一フィールドの上下ラインの点対称関係に位置する画素値より補間画素値を算出し、補間走査線を生成するものであることを特徴とする請求項１記載の映像信号処理回路。
【請求項４】
飛び越し走査の映像信号から順次走査の映像信号に必要な補間走査線を生成する映像信号処理回路であって、
連続する（ｎ−１）、ｎ、（ｎ＋１）フィールドの飛び越し走査の映像信号が入力されたとき、ｎ、（ｎ−１）フィールドの映像信号を夫々記憶する第１、第２のフィールドメモリと、
前記第１のフィードメモリの出力として得られるｎフィールドの映像信号から、順次走査の補間位置における画素値を生成する第１の補間手段と、
前記第１のフィードメモリの出力として得られるｎフィールドの映像信号から、順次走査の補間画素値を算出し、補間走査線を生成する第２の補間手段と、
前記第１の補間手段の出力、前記第１のフィールドメモリの入力、前記第２のフィールドメモリの出力のうち、 画素周期毎に中間の画素値を有するものを判定する中間値判定手段と、
前記第１のフィールドメモリに入力される映像信号の垂直高域成分を抽出する第１のフィルター手段と、
前記第２のフィールドメモリから出力される映像信号の垂直高域成分を抽出する第２のフィルター手段と、
前記第１の補間手段と前記第１のフィルター手段との加算値、前記第２の補間手段の出力値、前記第１の補間手段と前記第２のフィルター手段との加算値のいずれかを、前記中間値判定手段の判定結果に応じて選択して順次走査の補間走査線を生成する選択手段と、を具備することを特徴とする映像信号処理回路。
【請求項５】
前記選択手段は、
前記中間値判定手段によって、前記第２のフィールドメモリの出力値が中間値をとると判定されたときは、前記第１の補間手段と前記第２のフィルター手段との加算値を選択し、前記第１の補間手段の出力値が中間値をとると判定されたときは、前記第２の補間手段の出力値を選択し、前記第１のフィールドメモリの入力値が中間値をとると判定されたときは、前記第１の補間手段と前記第１のフィルター手段との加算値を選択するものであることを特徴とする請求項４記載の映像信号処理回路。
【請求項６】
前記第１の補間手段は、
同一フィールドにおける垂直方向に位置する画素値より補間画素値を算出するものであることを特徴とする請求項４記載の映像信号処理回路。
【請求項７】
前記第２の補間手段は、
補間対象画素を中心として点対称関係に位置する同一フィールドの上下ラインの画素値より補間画素値を算出し、補間走査線を生成することを特徴とする請求項４記載の映像信号処理回路。
【請求項８】
飛び越し走査の映像信号から順次走査の映像信号に必要な補間走査線を生成する映像信号処理回路であって、
連続する（ｎ−１）、ｎ、（ｎ＋１）フィールドの飛び越し走査の映像信号が入力されたとき、ｎ、（ｎ−１）フィールドの映像信号を夫々記憶する第１、第２のフィールドメモリと、
前記第１のフィードメモリの出力として得られるｎフィールドの映像信号から、順次走査におけるｎフィールドの補間走査線を生成する補間手段と、
前記補間手段の出力、前記第１のフィールドメモリの入力、前記第２のフィールドメモリの出力のうち、 画素周期毎に中間の画素値を有するものを判定する中間値判定手段と、
前記第１のフィールドメモリに入力される映像信号の垂直高域成分を抽出する第１のフィルター手段と、
前記第２のフィールドメモリから出力される映像信号の垂直高域成分を抽出する第２のフィルター手段と、
前記第１のフィルター手段の出力、前記第２のフィルター手段の出力、零値のいずれかを前記中間値判定手段の判定結果に応じて選択する選択手段と、
前記選択手段の出力に前記補間手段の出力を加算して順次走査の補間走査線を生成する加算手段と、を具備することを特徴とする映像信号処理回路。
【請求項９】
前記選択手段は、
前記中間値判定手段によって、前記第２のフィールドメモリの出力値が中間値をとると判定されたときは、前記第２のフィルター手段の出力を選択し、前記補間手段の出力値が中間値をとると判定されたときは、零値を選択し、前記第１のフィールドメモリの入力値が中間値をとると判定されたときは、前記第１のフィルター手段の出力を選択するものであることを特徴とする請求項８記載の映像信号処理回路。
【請求項１０】
前記補間手段は、
補間対象画素を中心として同一フィールドの上下ラインの点対称関係に位置する画素値より補間画素値を算出し、補間走査線を生成することを特徴とする請求項８記載の映像信号処理回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は飛び越し走査の映像信号を順次走査の映像信号に変換する映像信号処理回路に関するものである。
【０００２】
【従来の技術】
飛び越し走査（インターレース走査）の映像信号を順次走査の映像信号に変換する走査線変換技術としては、従来ＥＤＴＶ受信機などに採用されている動き適応走査線補間処理などが存在する。この手法においては、映像信号に含まれる被写体の動きを検出し、被写体が静止している場合には前フィールドの信号を用いてフィールド間補間を行い、被写体が動いている場合には同一フィールド内の信号を用いてフィールド内補間処理を行い、補間走査線を作成する。
【０００３】
従来の映像信号処理回路としては、例えば特公平４−３１５１号公報などに示されているものがある。図１１は従来の映像信号処理回路の一例を示したブロック図である。この映像信号処理回路は被写体の動きに基づいて飛び越し走査の映像信号を順次走査の映像信号へ変換する回路である。
【０００４】
図１１において入力端子１０１は飛び越し走査の映像信号の入力端子である。フィールドメモリ１０２、１０３は夫々映像信号を１フィールド期間遅延するフィールドメモリであり、入力端子１０１における映像信号とフィールドメモリ１０３の出力端における映像信号は１フレーム分異なる。ラインメモリ１０４はフィールドメモリ１０２から出力される映像信号を１ライン期間遅延するラインメモリであり、その出力は加算器１０５に与えられる。加算器１０５はラインメモリ１０４の入力信号と出力信号とを加算する回路である。係数器１０６は加算器１０５の出力に係数１／２を乗算する回路であり、その出力は乗算器１０８に与えられる。
【０００５】
動き検出回路１０７は入力端子１０１の映像信号とフィールドメモリ１０３の映像信号とを入力し、画像の動きを検出する検出回路であり、画像の動きに応じて１〜０の値を持つ係数ｍを発生する。乗算器１０８は係数器１０６の出力信号に対して係数ｍを乗算する回路である。乗算器１０９はフィールドメモリ１０３の出力信号に対して係数（１−ｍ）を乗算する回路である。加算器１１０は乗算器１０８の出力と乗算器１０９の出力とを加算する回路であり、加算結果を倍速変換メモリ１１１に出力する。
【０００６】
倍速変換メモリ１１１は加算器１１０の出力する映像信号を記憶し、その水平走査期間を１／２に圧縮して倍レートで出力するメモリである。同様に倍速変換メモリ１１２はフィールドメモリ１０２の出力する映像信号を記憶し、その水平走査期間を１／２に圧縮して倍レートで出力するメモリである。選択回路１１３は倍速変換メモリ１１１、１１２の映像信号を１ライン周期で交互に読み出して順次走査の映像信号に変換する回路であり、その映像信号は出力端子１１４を介して出力される。
【０００７】
以上のように構成された従来の映像信号処理回路の動作を説明する。図１１において入力端子１０１には飛び越し走査の映像信号が入力されると、フィールドメモリ１０２、１０３によって夫々１フィールド期間遅延され、フィールドメモリ１０３から２フィールド即ち１フレーム期間遅延された映像信号が得られる。フィールドメモリ１０２の出力はラインメモリ１０４でさらに１ライン期間遅延され、この１ライン遅延信号と１ライン遅延されない信号とが加算器１０５で加算される。そしてこの加算信号は係数器１０６で振幅が１／２倍される。この信号処理によって同一フィールド内の上下ラインの平均値から補間走査線が生成され、乗算器１０８に入力される。
【０００８】
一方、フィールドメモリ１０３の出力はフィールド間補間のための補間走査線として乗算器１０９に入力される。動き検出回路１０７は入力映像信号とフィールドメモリ１０３の出力である１フレーム遅延信号との差分値を得て、それを基に画像の動きを検出する。そして動き検出回路１０７は映像の動きの程度に応じて係数ｍ（０≦ｍ≦１）を発生する。この係数ｍは被写体の動きがある場合１に近づき、静止している場合は０に近づく。
【０００９】
係数器１０６より出力されるフィールド内補間走査線は乗算器１０８においてｍ倍され、フィールドメモリ１０３より出力されるフィールド間補間走査線は乗算器１０９において（１−ｍ）倍される。そして乗算器１０８、１０９の各出力は加算器１１０において加算される。従って画像に動きがある場合は加算器１１０からはフィールド内補間走査線が出力され、画像が静止している場合はフィールド間補間走査線が出力され、映像の動きに適応した補間走査線を得ることができる。
【００１０】
以上のようにして得られた補間走査線は倍速変換メモリ１１１に入力され、フィールドメモリ１０２の出力である実走査線は倍速変換メモリ１１２に入力される。各倍速変換メモリ１１１、１１２では通常の速度で書き込まれた走査線の画素データがその２倍の速度で読み出される。選択回路１１３は倍速変換メモリ１１１と１１２の出力を１ライン周期で交互に切り換えて映像信号を順次走査化し、出力端子１１４より出力する。
【００１１】
【発明が解決しようとする課題】
しかしながら前記のような構成では、まず第１に動き検出回路に相当な回路規模を必要とする。第２に静止画領域はフィールド間処理が行われるため、ほぼ完全な補間が行えるが、動画領域では垂直方向の解像度が低下する。特に斜め線エッジの滑らかさが損なわれた映像となる。第３に動き検出の誤動作によって特に静止画を動画と判定した場合に、顕著な画質劣化を生じてしまうなどの課題を有していた。
【００１２】
本発明は、このような従来の問題点に鑑みてなされたものであって、請求項１記載の発明は、動き検出回路を用いずにフィールド内補間とフィールド間補間を切り替えて良好な映像を得ることができる映像信号処理回路を提供することを目的とする。
【００１３】
また請求項３記載の発明は、前記目的に加え、動画領域の斜めエッジに対しても有効な走査線補間を行うことができる映像信号処理回路を提供することを目的とする。
【００１４】
更に請求項４記載の発明は、前記目的に加え、映像の動画領域においてフィールド間補間処理がなされた場合でも、映像が破綻することなく走査線補間を行うことができる映像信号処理回路を提供することを目的とする。
【００１５】
【課題を解決するための手段】
これらの課題を解決するため、本願の請求項１記載の発明は、飛び越し走査の映像信号から順次走査の映像信号に必要な補間走査線を生成する映像信号処理回路であって、連続する（ｎ−１）、ｎ、（ｎ＋１）フィールドの飛び越し走査の映像信号が入力されたとき、ｎ、（ｎ−１）フィールドの映像信号を夫々記憶する第１、第２のフィールドメモリと、前記第１のフィードメモリの出力として得られるｎフィールドの映像信号から、順次走査におけるｎフィールドの補間走査線を生成する補間手段と、前記補間手段の出力、前記第１のフィールドメモリの入力、前記第２のフィールドメモリの出力のうち、 画素周期毎に中間の画素値を有するものを選択し、これを補間画素として補間走査線を生成する中間値選択手段と、を具備することを特徴とするものである。
【００１６】
また請求項２記載の発明では、前記補間手段は、同一フィールドの垂直方向に位置する画素値より補間画素値を算出し、補間走査線を生成することを特徴とするものである。
【００１７】
このような構成により、隣接した３フィールドの映像信号を得て、中央フィールド（現フィールド）のフィールド内補間走査線と前後フィールドの走査線の中間値を求めて補間走査線を生成する。こうすると動き検出回路を用いずにフィールド内とフィールド間の走査線補間処理を行うことができる。
【００１８】
また請求項３記載の発明では、前記補間手段は、補間対象画素を中心として同一フィールドの上下ラインの点対称関係に位置する画素値より補間画素値を算出し、補間走査線を生成することを特徴とするものである。
【００１９】
このような構成により、請求項１、２記載の発明の作用に加えて、フィールド内補間を補間画素を中心とする点対称関係に位置する画素を用いて行うことで、斜め線等の劣化のない走査線補間処理を行うことができる。
【００２０】
また請求項４記載記載のの発明は、飛び越し走査の映像信号から順次走査の映像信号に必要な補間走査線を生成する映像信号処理回路であって、連続する（ｎ−１）、ｎ、（ｎ＋１）フィールドの飛び越し走査の映像信号が入力されたとき、ｎ、（ｎ−１）フィールドの映像信号を夫々記憶する第１、第２のフィールドメモリと、前記第１のフィードメモリの出力として得られるｎフィールドの映像信号から、順次走査の補間位置における画素値を生成する第１の補間手段と、前記第１のフィードメモリの出力として得られるｎフィールドの映像信号から、順次走査の補間画素値を算出し、補間走査線を生成する第２の補間手段と、前記第１の補間手段の出力、前記第１のフィールドメモリの入力、前記第２のフィールドメモリの出力のうち、 画素周期毎に中間の画素値を有するものを判定する中間値判定手段と、前記第１のフィールドメモリに入力される映像信号の垂直高域成分を抽出する第１のフィルター手段と、前記第２のフィールドメモリから出力される映像信号の垂直高域成分を抽出する第２のフィルター手段と、前記第１の補間手段と前記第１のフィルター手段との加算値、前記第２の補間手段の出力値、前記第１の補間手段と前記第２のフィルター手段との加算値のいずれかを、前記中間値判定手段の判定結果に応じて選択して順次走査の補間走査線を生成する選択手段と、を具備することを特徴とするものである。
【００２１】
また請求項５記載の発明では、前記選択手段は、前記中間値判定手段によって、前記第２のフィールドメモリの出力値が中間値をとると判定されたときは、前記第１の補間手段と前記第２のフィルター手段との加算値を選択し、前記第１の補間手段の出力値が中間値をとると判定されたときは、前記第２の補間手段の出力値を選択し、前記第１のフィールドメモリの入力値が中間値をとると判定されたときは、前記第１の補間手段と前記第１のフィルター手段との加算値を選択することを特徴とするものである。
【００２２】
また請求項６記載記載の発明では、前記第１の補間手段は、同一フィールドにおける垂直方向に位置する画素値より補間画素値を算出することを特徴とするものである。
【００２３】
また請求項７記載の発明では、前記第２の補間手段は、補間対象画素を中心として点対称関係に位置する同一フィールドの上下ラインの画素値より補間画素値を算出し、補間走査線を生成することを特徴とするものである。
【００２４】
また請求項８記載の発明は、飛び越し走査の映像信号から順次走査の映像信号に必要な補間走査線を生成する映像信号処理回路であって、連続する（ｎ−１）、ｎ、（ｎ＋１）フィールドの飛び越し走査の映像信号が入力されたとき、ｎ、（ｎ−１）フィールドの映像信号を夫々記憶する第１、第２のフィールドメモリと、前記第１のフィードメモリの出力として得られるｎフィールドの映像信号から、順次走査におけるｎフィールドの補間走査線を生成する補間手段と、前記補間手段の出力、前記第１のフィールドメモリの入力、前記第２のフィールドメモリの出力のうち、 画素周期毎に中間の画素値を有するものを判定する中間値判定手段と、前記第１のフィールドメモリに入力される映像信号の垂直高域成分を抽出する第１のフィルター手段と、前記第２のフィールドメモリから出力される映像信号の垂直高域成分を抽出する第２のフィルター手段と、前記第１のフィルター手段の出力、前記第２のフィルター手段の出力、零値のいずれかを前記中間値判定手段の判定結果に応じて選択する選択手段と、前記選択手段の出力に前記補間手段の出力を加算して順次走査の補間走査線を生成する加算手段と、を具備することを特徴とするものである。
【００２５】
また請求項９記載の発明では、前記選択手段は、前記中間値判定手段によって、前記第２のフィールドメモリの出力値が中間値をとると判定されたときは、前記第２のフィルター手段の出力を選択し、前記補間手段の出力値が中間値をとると判定されたときは、零値を選択し、前記第１のフィールドメモリの入力値が中間値をとると判定されたときは、前記第１のフィルター手段の出力を選択することを特徴とするものである。
【００２６】
更に請求項１０記載の発明では、前記補間手段は、補間対象画素を中心として同一フィールドの上下ラインの点対称関係に位置する画素値より補間画素値を算出し、補間走査線を生成することを特徴とするものである。
【００２７】
このような構成により、請求項１〜３記載の発明の作用に加えて、垂直方向の高域成分の加算でフィールド間補間を行うことにより、動画領域でフィールド間補間を行った場合でも視覚的に映像の破綻が生じない走査線補間処理を行うことができる。
【００２８】
【発明の実施の形態】
（実施の形態１）
本発明の第１実施形態（請求項１記載）における映像信号処理回路について図１のブロック図を用いて説明する。図１において入力端子１１は飛び越し走査の映像信号を入力する入力端子である。第１のフィールドメモリ１２及び第２のフィールドメモリ１３は飛び越し走査の映像信号を１フィールド期間遅延するＦＩＦＯタイプのフィールドメモリであり、直列に接続される。補間回路１４はフィールドメモリ１２の出力する映像信号を用いて、同一フィールド内の画素より補間走査線を生成する補間回路である。
【００２９】
フィールドメモリ１３の出力する映像信号の画素をＡとし、補間回路１４の出力する映像信号の画素をＢとし、入力端子１１の映像信号の画素をＣとすると、中間値選択回路１５は各画素Ａ、Ｂ、Ｃのレベルを比較し、中間レベルの画素を画素周期毎に選択する回路である。倍速変換メモリ１６、１７は入力された映像信号を記憶し、読み出し時に映像信号の水平走査期間を１／２に圧縮して倍レート記憶内容を出力するメモリである。倍速変換メモリ１６は中間値選択回路１５の出力を、倍速変換メモリ１７はフィールドメモリ１２の出力を速度変換する。選択回路１８は倍速変換メモリ１６、１７の出力を１ライン周期毎に切り替え、出力端子１９を介して順次走査の映像信号を生成する回路である。
【００３０】
このように構成された本実施形態の映像信号処理回路の動作を説明する。図１において入力端子１１には飛び越し走査の映像信号が入力されると、フィールドメモリ１２、１３によって夫々１フィールド期間遅延される。そしてフィールドメモリ１３から２フィールド即ち１フレーム期間遅延された映像信号が出力される。フィールドメモリ１２の出力は補間回路１４に入力され、ここで同一フィールド内の画素より補間処理が行われ、補間走査線が生成される。
【００３１】
補間回路１４で生成されたフィールド内補間走査線と、フィールド間補間のためのフィールドメモリ１３の出力と、入力端子１１の映像信号は中間値選択回路１５に入力される。中間値選択回路１５では入力される３画素Ａ、Ｂ、Ｃのうち、中間レベルの画素値を持つものを選択し、これを補間走査線の画素として出力する。
【００３２】
このようにして中間値選択回路１５で得られた補間走査線と、フィールドメモリ１２の出力である実走査線は夫々倍速変換メモリ１６と１７に入力される。倍速変換メモリ１６、１７では通常の速度で書き込まれた走査線の画素データが２倍の速度で読み出される。選択回路１８は倍速変換メモリ１６と１７の出力を１ライン周期で交互に切り換え、順次走査化した映像信号を出力端子１９より出力する。
【００３３】
フィールド内補間走査線を生成する補間回路１４の構成は、例えば図２に示すようなものとする。本図において補間回路１４Ａは、入力端子２１、ラインメモリ２２、加算器２３、係数器２４、出力端子２５により構成される。ラインメモリ２２は映像信号を１ライン期間遅延するメモリである。
【００３４】
このような構成の補間回路１４Ａにおいて、入力端子２１にはフィールドメモリ１２の出力する飛び越し走査の映像信号が入力される。この映像信号は加算器２３においてラインメモリ２２で１ライン期間遅延された映像信号と加算され、係数器２４で振幅が１／２倍される。したがって出力端子２５からは同一フィールド内の上下ラインの平均値を有する補間走査線が出力される。
【００３５】
次に中間値選択回路１５の構成は、例えば図３（ａ）に示すようなものとする。即ち中間値選択回路１５は、入力端子３１〜３３、比較器３４ａ〜３４ｃと論理回路３４ｄとを含む中間値判定回路３４、選択回路３５、出力端子３６を含んで構成される。入力端子３１、３２、３２に入力される画素値を夫々Ａ、Ｂ、Ｃとするとき、比較器３４ａはＡ、Ｂの大小を比較し、Ａ＞Ｂの場合１を出力、Ａ＞Ｂでなければ０を出力する。同様に比較器３４ｂはＡ、Ｃの大小を比較し、比較器３４ｃはＢ、Ｃの大小を比較し、比較結果として１又は０を出力する。論理回路３４ｄは比較器３４ａ〜３４ｃでの比較結果を入力し、図３（ｂ）に示す真理値表に基づいてＡ、Ｂ、Ｃの選択制御信号を発生する。
【００３６】
さて入力端子３１，３２，３３に入力された隣接３フィールドの映像信号は比較器３４ａ、３４ｂ、３４ｃで大小関係が比較され、論理回路３４ａで中間値が判別される。選択回路３５では中間値判定回路３４の判別結果にしたがって、入力される３つの画素のうち中間の画素値を持つものを選択し、出力端子３６より中間値を出力する。
【００３７】
図４は中間値選択回路１５の出力を補間走査線として用いる原理を示す信号波形図である。図４の（ａ）、（ｂ）、（ｃ）はいずれも入力された映像信号に動きがある場合の画素値の変化を示している。図４（ａ）は特に動き始めの状態であり、（ａ１）は画素値がフィールド（ｎ−１）、ｎ、（ｎ＋１）にかけて減少し始める場合を、（ａ２）は画素値がフィールド（ｎ−１）、ｎ、（ｎ＋１）にかけて増加し始める場合を示している。図４（ｂ）は特に動き終わりの状態であり、（ｂ１）は画素値がフィールド（ｎ−１）、ｎ、（ｎ＋１）にかけて増加しなくなる場合を、（ｂ２）は画素値がフィールド（ｎ−１）、ｎ、（ｎ＋１）にかけて減少しなくなる場合を示している。また図４（ｃ）は特に動きの最中を示す状態で、（ｃ１）は画素値がフィールド（ｎ−１）、ｎ、（ｎ＋１）にかけて単調増加する場合を、（ｃ２）は画素値がフィールド（ｎ−１）、ｎ、（ｎ＋１）にかけて単調減少する場合を示している。
【００３８】
図４（ａ）のような画素値の変化パターンに対しては、補間走査線として（ｎ−１）フィールドの画素（●で示したフィールド）を選択することによって、現在のｎフィールドの実走査線と齟齬をきたさない補間走査線が得られる。図４（ｂ）のようなパターンに対しては、補間走査線として（ｎ＋１）フィールドの画素を選択する。更に図４（ｃ）のようなパターンに対しては、ｎフィールド自身の画素を選択することによってフィールド内の画素より補間走査線を生成する。こうしてフィールド内補間処理を行う。
【００３９】
一方、入力映像信号が静止画像である場合は、（ｎ−１）フィールドと（ｎ＋１）フィールドの画素値は等しくなるので、中間値選択回路１５は（ｎ＋１）フィールド又は（ｎ−１）フィールドの画素を補間走査線として選択し、フィールド間補間処理を行う。
【００４０】
以上のように本実施形態によれば、隣接する３フィールドの中間値をとって補間走査線を生成することで、動き検出を用いずに動画／静止画に関わらず良好な画質の走査線補間処理を行うことができる。
【００４１】
なおこの実施形態では、フィールド内補間走査線を生成する補間回路１４が上下２ラインの平均値によって補間処理を行う構成を示したが、補間画素に対して垂直方向に位置する画素より補間処理を行うものであれば、用いるライン数や係数はこの実施形態のものに限定されるものではないことは言うまでもない。
【００４２】
（実施の形態２）
次に本発明の第２実施形態（請求項３記載）における映像信号処理回路について図５のブロック図を用いて説明する。本実施形態の映像信号処理回路は、図１の補間回路１４を図５に示すようなブロック構成としたことが特徴である。この補間回路１４Ｂはフィールド内補間走査線を生成する回路であるが、他の回路構成は図１に示した第１実施形態のものと同様とする。
【００４３】
図５において入力端子２１は飛び越し走査の映像信号の入力端子であり、その信号はラインメモリ２２、Ｄフリップフロップ（ＤＦＦ）４１、減算器４８、加算器５１に与えられる。ＤＦＦ４１、４２は入力信号を１画素周期だけ遅延させる遅延器であり、互いに直列に接続されている。またＤＦＦ４３はラインメモリ２２の映像信号を１画素周期だけ遅延させる遅延器であり、ＤＦＦ４４と直列に接続されている。
【００４４】
ＤＦＦ４１の画素信号が時刻ｔで出力され、この時刻の画素を中心に考える。飛び越し走査のライン周期をＴとすると、減算器４８は入力端子２１から出力される時刻（ｔ＋１）の画素値と、ＤＦＦ４４から出力される時刻（ｔ−１−Ｔ）の画素値とを入力し、その差分値を生成する減算器である。また減算器４９はＤＦＦ４１から出力される時刻ｔの画素値と、ＤＦＦ４３から出力される時刻（ｔ−Ｔ）の画素値とを入力し、その差分値を生成する減算器である。同様に減算器５０はＤＦＦ４２から出力される時刻（ｔ−１）の画素値と、ラインメモリ２２から出力される時刻（ｔ＋１−Ｔ）の画素値とを入力し、その差分値を生成する減算器である。
【００４５】
絶対値回路（｜Ｘ｜）４５は減算器４８の出力を絶対値に変換する回路である。絶対値回路４６は減算器４９の出力を絶対値に変換する回路である。同様に絶対値回路４７は減算器５０の出力を絶対値に変換する回路である。加算器５１は入力端子２１から出力される時刻（ｔ＋１）の画素値と、ＤＦＦ４４から出力される時刻（ｔ−１−Ｔ）の画素値とを入力し、その加算値を生成する回路である。また加算器２３はＤＦＦ４１から出力される時刻ｔの画素値と、ＤＦＦ４３から出力される時刻（ｔ−Ｔ）の画素値とを入力し、その加算値を生成する回路である。同様に加算器５２はＤＦＦ４２から出力される時刻（ｔ−１）の画素値と、ラインメモリ２２から出力される時刻（ｔ＋１−Ｔ）の画素値とを入力し、その加算値を生成する回路である。
【００４６】
係数器５３は加算器５１の出力を係数１／２で乗算する回路である。係数器２４は加算器２３の出力を係数１／２で乗算する回路である。同様に係数器５４は加算器５２の出力を係数１／２で乗算する回路である。最小値判定回路５５は絶対値回路４５、４６、４７の出力を夫々入力して最小値を判定し、判定結果を選択回路５６に与える回路である。選択回路５６は最小値判定回路５５での判定結果に基づき、係数器５３、２４、５４のいずれかの出力を補間画素として選択する回路である。
【００４７】
このように構成された本実施形態の補間回路１４Ｂの動作について、図６を用いて説明する。図６は図５の補間回路１４Ｂの動作を説明するための画素配置図である。図５において入力端子２１に飛び越し走査の映像信号が入力されると、ＤＦＦ４１の入力端と出力端、及びＤＦＦ４２の出力端から水平３画素のデータが得られる（図６のｄ，ｅ，ｆ）。入力映像信号はラインメモリ２２で１ライン期間（時間Ｔ）遅延される。このためＤＦＦ４３、４４で１ライン遅れの水平３画素のデータが得られる（図６のａ，ｂ，ｃ）。
【００４８】
加算器５２と係数器５４では補間画素位置（図６の◎）に対して右上−左下方向の２画素（図６のｃ，ｄ）の平均値を算出し、選択回路５６に出力する。同様に加算器２３と係数器２４では垂直方向の２画素（図６のｂ，ｅ）の平均値を算出し、選択回路５６に出力する。更に加算器５１と係数器５３では左上−右下方向の２画素（図６のａ，ｆ）の平均値を算出し、選択回路５６に出力する。
【００４９】
一方、減算器５０と絶対値回路４７では右上−左下方向２画素の差分絶対値を、減算器４９と絶対値回路４６では垂直方向２画素の差分絶対値を、減算器４８と絶対値回路４５では左上−右下方向２画素の差分絶対値を夫々算出し、最小値判定回路５５に与える。最小値判定回路５５では、入力される３方向の画素対の差分絶対値より最小のものを判定し、選択回路５６を切り替える。選択回路５６では、最小値判定回路５５において差分絶対値が最小と判定された方向の画素対についてその平均値を選択し、出力端子２５から出力する。
【００５０】
第１実施形態では、フィールド内補間走査線を生成するのに、図２に示すような補間回路１４Ａを用いて補間画素に対して垂直方向のみの画素を用いて補間していた。これに対し、第２実施形態では図５に示すような補間回路１４Ｂを用いて補間画素に対して点対称関係に位置する画素を用いて補間する。補間方向の決定は差分絶対値が最小である方向、即ち画素相関が最も高い画素対の方向を検出する。このことにより、フィールド内補間における斜めエッジなどもきれいに補間することができ、フィールド内補間画像の画質が向上する。
【００５１】
また、特に本実施形態の構成ではフィールド内補間の画素方向決定の際、方向を誤ったために補間走査線として不適当な内挿処理がなされた場合でも、大きく逸脱した画素値は３フィールド中間値選択機能によって補正される。したがって、この補間回路と３フィールド中間値選択機能を用いることによって、相互効果でさらに良好な画質の走査線補間処理を行うことができる。
【００５２】
なおこの実施形態では、補間回路１４Ｂが補間画素に対して点対称関係にある上下２ラインの画素値の平均値より補間処理を行うとしたが、用いるライン数や係数はこの実施形態に限定されるものではないことは言うまでもない。さらにこの実施形態では補間に用いる点対称関係の画素対候補が上下６画素３方向の場合を示したが、方向の精度を上げるために更に細かく多くとっても良いこと言うまでもない。
【００５３】
（実施の形態３）
本発明の第３実施形態（請求項４記載）における映像信号処理回路について図７のブロック図を用いて説明する。図７において第１、第２実施形態と同一部分は同一の符号を付けて詳細な説明を省略する。本図に示す映像信号処理回路には、入力端子１１、第１のフィールドメモリ１２、第２のフィールドメモリ１３、倍速変換メモリ１６、１７、選択回路１８、出力端子１９が設けられていることは図１の第１実施形態と同様である。
【００５４】
第１の補間回路６１及び第２の補間回路６２はフィールドメモリ１２の映像信号を入力し、同一フィールド内の画素より補間処理を行う補間回路である。第１のフィルタ回路（Ｖ−ＨＰＦ）６３は入力端子１１の映像信号を入力し、垂直高域成分を抽出するハイパスフィルタである。第２のフィルタ回路６４はフィールドメモリ１３の出力する映像信号を入力し、垂直高域成分を抽出するハイパスフィルタである。加算器６５はフィルタ回路６３の出力と補間回路６１の出力を加算する回路である。加算器６６はフィルタ回路６４の出力と補間回路６１の出力を加算する回路である。加算器６５、６６の各出力、及び補間回路６２の出力は選択回路６８に与えられる。
【００５５】
中間値判定回路６７は、フィールドメモリ１３の出力、補間回路６１の出力、入力端子１１の信号を夫々入力し、それらの画素値のうち中間値を判別して切り替え制御信号を生成する回路である。選択回路６８は中間値判定回路６７の切り替え制御信号に基づき、（ｎ−１）フィールドの垂直高域成分を含む画素値、ｎフィールドの画素値、（ｎ＋１）フィールドの垂直高域成分を含む画素値を選択する回路である。
【００５６】
このように構成された第３実施形態の映像信号処理回路の動作を説明する。図７において入力端子１１には飛び越し走査の映像信号が入力されると、フィールドメモリ１２、１３によってそれぞれ１フィールド期間遅延され、フィールドメモリ１３から２フィールド即ち１フレーム期間遅延した映像信号が出力される。フィールドメモリ１２の出力は補間回路６１に入力され、同一フィールド内の画素より補間処理が行わる。フィールドメモリ１２の出力は更に補間回路６２にも入力され、同一フィールド内の画素より補間処理が行われ、補間走査線が生成される。
【００５７】
フィールドメモリ１２の入力映像信号がフィルタ回路６３に入力されると、（ｎ＋１）フィールドの画像の垂直高域成分が抽出され、加算器６５で補間回路６１の出力するｎフィールドの画像に加算される。同様にフィールドメモリ１３の出力映像信号はフィルタ回路６４に入力されると、（ｎ−１）フィールドの画像の垂直高域成分が抽出され、加算器６６で補間回路６１の出力するｎフィールドの画像に加算される。補間回路６１の出力信号、入力端子の映像信号、フィールドメモリ１３の出力信号は、中間値判定回路６７に夫々入力される。中間値判定回路６７では入力される３信号のうち、中間の画素値を持つものを判定し、選択回路６８に切り替え制御信号を発生する。選択回路６８では中間値判定回路６７に入力される３入力のうち、フィールドメモリ１３の出力が中間値の場合は加算器６６の出力を、補間回路６１の出力が中間値の場合は補間回路６２の出力を、フィールドメモリ１２の入力映像信号が中間値の場合は加算器６５の出力を選択し、これを補間走査線として出力する。
【００５８】
このようにして得られた補間走査線は倍速変換メモリ１６に入力され、フィールドメモリ１２の出力である実走査線は倍速変換メモリ１７に入力される。倍速変換メモリ１６、１７では通常の速度で書き込まれた走査線データがその２倍の速度で読み出される。選択回路１８は倍速変換メモリ１６と１７の出力を１ライン周期内で交互に切り換えて映像信号を順次走査化し、出力端子１９より出力する。
【００５９】
なお、補間回路６１は隣接した３フィールドで同一重心の走査線を得るための補間回路であり、その構成としては例えば図２に示したものと同様である。またフィルタ回路６３，６４の構成は例えば図８に示すようなものとなる。図８においてフィルタ回路（Ｖ−ＨＰＦ）は、入力端子７１、ラインメモリ７２、７３、加算器７４、係数器７５、７６、減算器７７、出力端子７８を含んで構成される。
【００６０】
図８の入力端子７１に図７のフィールドメモリ１２の入力信号、又はフィールドメモリ１３の出力信号が飛び越し走査の映像信号として入力される。この入力信号はラインメモリ７２と７３とで２ライン期間遅延された信号となり、この遅延信号と原信号とが加算器７４で加算される。この加算信号は係数器７５で振幅が１／２倍される。またラインメモリ７２の出力は減算器７７において係数器７５の出力により減算され、更に係数器７６に入力されて振幅が１／４倍される。こうして垂直方向の広域成分が出力端子７８より出力される。
【００６１】
従ってこの構成例の場合、垂直方向３ラインの係数が（−１／８，１／４，−１／８）となる垂直高域フィルタが形成される。ちなみに補間回路６１は垂直方向２ラインの係数が（１／２，１／２）となる垂直低域フィルタとなる。フィールド内補間走査線を生成する第２の補間回路６２は例えば図５と同様の構成となっており、斜めエッジに対しても有効に補間処理がなされる。また中間値判定回路６７は例えば図３の中間値判定回路３４と同様の構成であり、入力３信号の大小を比較器で比較することによって中間値を判別している。
【００６２】
図９は１フレーム期間で被写体が重なってしまう映像の動きパターンを示した波形図である。通常、動き検出を用いた走査線補間回路は、フィールド内補間とフィールド間補間の切り替えをフレーム差分信号をもとに行っている。しかしながら図９に示した動きのパターンでは図中のα，β，γに示した領域に原理的にフレーム差分が検出できず、走査線補間処理として本来フィールド内補間を行うべきところをフィールド間補間することによる画質劣化が生じてしまうことがある。この領域は図４に示した３フィールド中間値選択機能によっても正しい補間走査線を得ることが困難である。
【００６３】
この実施形態では、第１及び第２実施形態のようにフィールド間補間する場合の補間走査線として前フィールド（ｎ−１フィールド）又は後フィールド（ｎ＋１フィールド）の走査線そのものをもってくるのではなく、前フィールド又は後フィールドの走査線の垂直高域成分のみフィールド間補間を行う構成となっている。このことによって、本来フィールド内補間を行うべきところでフィールド間補間された場合においても、２重像の残像として残る映像が垂直高域成分のみ限定されているために、視覚上認知されにくく画像の齟齬として認識されることがない。
【００６４】
以上のように本実施形態によれば、フィールド間補間を行う信号成分を映像の垂直高域成分に限定することによって、原理的に動きが検出できないような映像の動きパターンに対しても出力映像に齟齬を来すことなく、良好な画質の走査線補間処理を行うことができる。
【００６５】
なお本実施形態では、補間回路６１や補間回路６２が上下２ライン中の画素値を用いて補間処理を行う構成を示したが、ライン数や係数はこの実施形態に限定されるものではないことは言うまでもない。さらにフィルタ回路６３及び６４は垂直３ラインのフィルタ構成を示したが、同様にライン数や係数はこの実施形態に限定されるものではないことも言うまでもない。
【００６６】
（実施の形態４）
本発明の第４実施形態（請求項８記載）における映像信号処理回路について図１０のブロック図を用いて説明する。図１０では、図７の第３実施形態と同一部分は同一の符号を付けて詳細な説明を省略する。本実施形態が第３実施形態と異なる部分は、加算回路６５、６６がなく、第１のフィルタ回路６３及び第２のフィルタ回路６４の出力が直接選択回路６８に入力され、補間回路６２の出力に代えて固定値零が選択回路６８に入力されていることである。更に選択回路６８の出力部に加算器６９を設け、選択回路６８の出力に補間回路６１の出力を加算したものを補間走査線の映像信号として倍速変換メモリ１６に与えるようにしている。
【００６７】
このように構成された本実施形態の映像信号処理回路の動作を説明する。図１０において入力端子１１には飛び越し走査の映像信号が入力されると、フィールドメモリ１２、１３によって夫々１フィールド期間遅延され、フィールドメモリ１３から２フィールド即ち１フレーム期間遅延された映像信号が得られる。フィールドメモリ１２の出力は補間回路６１によって同一フィールド内の画素より補間処理が行われ、補間走査線が生成される。フィールドメモリ１２の入力、フィールドメモリ１３の出力は夫々フィルタ回路６３、６４で垂直高域成分が抽出される。
【００６８】
補間回路６１の出力信号は、フィールドメモリ１２の入力信号やフィールドメモリ１３の出力信号と共に中間値判定回路６７に入力される。中間値判定回路６７は入力された３信号のうち中間の値を持つものを判定し、選択回路６８に対して切り替え制御信号を発生する。選択回路６８では中間値判定回路６７に入力される３入力のうち、フィールドメモリ１３の出力が中間値の場合はフィルタ回路６４の出力を、補間回路６１の出力が中間値の場合は零値を、フィールドメモリ１２の入力が中間値の場合はフィルタ回路６３の出力を夫々選択し、選択結果を加算器６９に入力する。加算器６９では選択回路６８において選択された前／後フィールドの垂直高域成分又は零値と、補間回路６１の出力信号が加算され、その加算値が補間走査線として出力される。
【００６９】
このようにして得られた補間走査線と、フィールドメモリ１２の出力である実走査線とは、夫々倍速変換メモリ１６と１７に入力される。倍速変換メモリ１６、１７では、通常の速度で書き込まれた走査線データがその２倍の速度で読み出される。選択回路１８は倍速変換メモリ１６と１７の出力を１ライン周期で交互に切り換えて、順次走査化した映像信号を出力端子１９より出力する。
【００７０】
ここで補間回路６１は、例えば図２に示したものと同様な構成とする。フィルタ回路６３，６４の構成は、例えば図８に示したものと同様な構成とする。中間値判定回路６７は例えば図３の中間値判定回路３４と同様の構成とし、入力３信号の大小を比較器で比較することによって中間値を判別している。
【００７１】
本実施形態では第３実施形態の映像信号処理回路に対し、隣接する３フィールドで走査線の重心位置を合わせるための補間回路と、フィールド内補間走査線を生成する補間回路とを共用化して補間回路６１とする。またフィールド間補間を行うための加算器６９を選択回路６８の後に配置することによって回路規模の削減を図っている。
【００７２】
このように本実施形態によれば、より少ない回路規模で良好な画質の走査線補間処理を行うことができる。なお本実施形態では、補間回路６１が上下２ラインの画素データを用いて補間処理を行うものとしたが、ライン数や係数はこの実施形態に限定されるものではないことは言うまでもない。さらにフィルタ回路６３及び６４は垂直３ラインのフィルタ構成としたが、同様にライン数や係数はこの実施形態に限定されるものではないことも言うまでもない。
【００７３】
またいずれの実施例においても、２つの倍速変換メモリと選択回路とを用いて補間走査線と実走査線とを合成して順次走査の映像信号に変換したが、補間走査線と実走査線との合成方法はこの回路に限定されるものではない。また以上の映像信号処理回路は、飛び越し走査の映像信号を、フレーム周期が同一で２倍の走査線を有する順次走査の映像信号に変換するものとして説明した。しかし粗い走査線からより高精細な画像を得る手段として、この映像信号処理回路を利用することもできる。
【００７４】
【発明の効果】
以上説明したように、請求項１〜３記載の発明によれば、隣接した３フィールドの映像信号における画素値の中間値を選択して補間走査線を生成することによって、動き検出回路を用いることなくフィールド内とフィールド間の走査線補間を行うことができる。また動画／静止画に対応した良好な走査線補間処理を行うことができ、画質の改良効果は大きい。
【００７５】
また請求項３記載の発明によれば、請求項１記載の発明の効果に加えて、映像のエッジ方向を検出して補間処理を行うことによって、斜め線等の画質劣化のない走査線補間処理を行うことができ、その実用的効果は大きい。
【００７６】
また請求項４〜７記載の発明によれば、請求項３記載の発明の効果に加えて、フィールド内補間とフィールド間補間の判別が原理的に不可能な動きパターンにおいて、フィールド内補間をすべきところでフィールド間補間を行った場合でも、画像が破綻しない走査線補間処理を行うことができ、その実用的効果は大きい。
【００７７】
更に請求項８〜１０記載の発明によれば、請求項４〜７の発明の効果を１つの補間手段のみを用いて実現できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態における映像信号処理回路の構成を示すブロック図である。
【図２】第１実施形態の映像信号処理回路に用いられる補間回路のブロック図である。
【図３】第１実施形態の映像信号処理回路に用いられる中間値選択回路のブロック図である。
【図４】第１実施形態の映像信号処理回路において、中間値選択による補間走査線の生成を行う原理図である。
【図５】本発明の第２実施形態の映像信号処理回路に用いられる補間回路のブロック図である。
【図６】第２実施形態の補間回路の動作を説明するための画素配置図である。
【図７】本発明の第３実施形態における映像信号処理回路の構成を示すブロック図である。
【図８】第３実施形態の映像信号処理回路に用いられるフィルタ回路のブロック図である。
【図９】第３実施形態の映像信号処理回路の動作を示す信号波形図である。
【図１０】本発明の第４実施形態における映像信号処理回路の構成を示すブロック図である。
【図１１】従来の映像信号処理回路の構成例を示すブロック図である。
【符号の説明】
１１，２１，３１，３２，３３，７１  入力端子
１２，１３  フィールドメモリ
１４，６１，６２  補間回路
１５，６７  中間値選択回路
１６，１７  倍速変換メモリ
１８，３５，５６，６８  選択回路
１９，２５，３６，７８  出力端子
２２，７２，７３  ラインメモリ
２３，５１，５２，６５，６６，７４，６９  加算器
２４，５３，５４，７５，７６  係数器
３４，６７  中間値判定回路
３４ａ〜３４ｃ  比較器
３４ｄ  論理回路
４１，４２，４３，４４  Ｄフリップフロップ
４５，４６，４７  絶対値回路
４８，４９，５０，７７  減算器
５５  最小値判定回路
６３，６４  フィルタ回路
【図１】
0003814326.tif 000002
【図２】
0003814326.tif 000003
【図３】
0003814326.tif 000004
【図４】
0003814326.tif 000005
【図５】
0003814326.tif 000006
【図６】
0003814326.tif 000007
【図７】
0003814326.tif 000008
【図８】
0003814326.tif 000009
【図９】
0003814326.tif 000010
【図１０】
0003814326.tif 000011
【図１１】
0003814326.tif 000012