(57)【特許請求の範囲】
【請求項１】
第１の電極層と、第２の電極層とが誘電体層を挟んで交互に積層されてなる正方形状のコンデンサ本体を、平面方向に複数個配置するとともに、各コンデンサ本体の周囲に、前記第１電極層に接続する複数の第１端子電極と前記第２電極層に接続する複数の第２端子電極とを交互に、かつ前記第１及び第２のいずれか一方の前記端子電極を前記コンデンサ本体の角部に設け、他方の前記端子電極を角部に設けた一対の前記一方の端子電極を結ぶ線上に設け、前記第１端子電極と前記第２端子電極間の距離が同一距離となるように形成し、さらに隣接する前記コンデンサ本体の前記第１及び第２端子電極どうしを接続し、前記隣接するコンデンサ本体間を前記第１及び第２端子電極が存在する容量非形成部とし、前記第１、第２端子電極にそれぞれ接続する第１、第２端子部をコンデンサ本体の一方側主面に設けたことを特徴とするコンデンサ。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は複数のコンデンサ本体を平面上に並べて配置したコンデンサに関し、例えば、高速動作する電気回路に配設され、高周波ノイズのバイパス用として、もしくは電源電圧の変動防止用に供される、大容量、低インピーダンスのコンデンサに関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化、高機能化に伴い、電子機器内に設置される電子部品にも小型化、薄型化、高周波対応などの要求が強くなってきている。
【０００３】
特に、大量の情報を高速に処理する必要のあるコンピュータの高速デジタル回路では、パーソナルコンピュータレベルにおいても、ＣＰＵチップ内のクロック周波数は４００ＭＨｚから１ＧＨｚ、チップ間バスのクロック周波数も７５ＭＨｚから１００ＭＨｚという具合に高速化が顕著である。
【０００４】
また、ＬＳＩの集積度が高まりチップ内の素子数の増大につれ、消費電力を抑えるために電源電圧は低下の傾向にある。これらＩＣ回路の高速化、高密度化、低電圧化に伴い、コンデンサ等の受動部品も小型大容量化と併せて、高周波もしくは高速パルスに対して優れた特性を示すことが必須になってきている。
【０００５】
コンデンサを小型高容量にするためには、一対の電極に挟持された誘電体層を薄くし、薄層化することが最も有効である。薄層化は上述した電圧の低下の傾向にも適合している。
【０００６】
一方、ＩＣ回路の高速動作に伴う諸問題は各素子の小型化よりも一層深刻な問題である。このうち、コンデンサの役割である高周波ノイズの除去機能において、特に重要となるのは、論理回路の切り替えが同時に発生したときに生ずる電源電圧の瞬間的な低下を、コンデンサに蓄積されたエネルギーを瞬時に供給することにより低減する機能であり、いわゆるデカップリングコンデンサと称されるものである。
【０００７】
このデカップリングコンデンサに要求される性能は、クロック周波数よりも速い負荷部の電流変動に対して、いかにすばやく電流を供給できるかにある。従って、１００ＭＨｚから１ＧＨｚにおける周波数領域に対してコンデンサとして確実に機能しなければならない。
【０００８】
しかし、実際のコンデンサは静電容量成分の他に、抵抗成分、インダクタンス成分を持つ。容量成分のインピーダンスは周波数増加とともに減少し、インダクタンス成分は周波数の増加とともに増大する。
【０００９】
このため、動作周波数が高くなるにつれ、素子の持つインダクタンスが供給すべき過渡電流を制限してしまい、論理回路側の電源電圧の瞬時低下、または新たな電圧ノイズを発生させてしまう。結果として、論理回路上のエラーを引き起こしてしまう。特に最近のＬＳＩは総素子数の増大による消費電力増大を抑えるために電源電圧は低下しており、電源電圧の許容変動幅も小さくなっている。従って、高速動作時の電圧変動幅を最小に抑えるため、デカップリングコンデンサ自身の持つインピーダンスを高周波領域においても減少させ、貯えられた電荷を瞬時に必要な電流として供給できる性能を有することが非常に重要である。
【００１０】
インピーダンス低減の目安は、A. J. Rainal, " Computing Inductive Noise of CMOS Drivers", IEEE Trans. Comp., Packag., Manufact. Technol.-Part B, Vol. 19, pp. 789-802(1996) に記載されているように、１ドライバ当りの電流変化は４０ｍＡ／ｎｓである。電源電圧が１．８Ｖ、電圧変動の許容範囲が１０％の０．１８Ｖ、オフチップドライバの数が６４個とすると、インダクタンスの上限は０．１４ｎＨとなり、１ＧＨｚでのインピーダンスを約０．４Ω以下としなければならない。
【００１１】
必要な周波数領域でコンデンサのインピーダンスを最小にするためには、コンデンサ自身の静電容量成分を大きくし、抵抗成分並びにインダクタンス成分を小さくするか、等価直列インダクタンスＥＳＬと静電容量Ｃとで決定される共振周波数ｆ0 ＝１／２π（ＥＳＬ・Ｃ）1/2 を必要周波数に合わせるように静電容量を下げればよい。
【００１２】
前者の手法は、まず静電容量に関しては、上述したように電極層に狭持された誘電体層の厚みを薄くすることがもっとも有効である。抵抗成分は誘電体の誘電損失および電極層の抵抗により決定され、電極層の抵抗については数ＧＨｚ以上で顕著になる表皮効果を別にすれば、ほぼ一定値と考えればよい。
【００１３】
インダクタンスを減少させる方法としては、電流経路の長さを最小にする方法、電流経路をループ構造としループ断面積を最小にする方法、電流経路をｎ個に分配して実効的なインダクタンスを１／ｎにする方法がある。
【００１４】
このような方法によりコンデンサのインダクタンスを低減し、素子のインピーダンスを低減させる試みがなされているが、インピーダンスが０．４Ω以下で使用できる領域はコンデンサの静電容量とインダクタンスで決定される共振周波数付近のみである。これ以上の周波数領域で容量を下げて使用した場合、上記共振周波数±数十ＭＨｚ程度の領域でしか機能しないコンデンサになってしまう。
【００１５】
共振周波数付近でしかインピーダンスが下がらない点を克服し、広い周波数領域において低インピーダンスで機能するコンデンサを実現する方法としては、容量の異なるコンデンサを並列接続する手段が考えられている。例えば、特開平６−７７０８３号公報で開示されているように、比誘電率の異なる複数の誘電体材料を並列に配列し、大容量でかつ高周波特性に優れるコンデンサを得る試みもある。
【００１６】
積層セラミックコンデンサにおいては、特開平８−１６２３６８号公報に記載されているように、１つのコンデンサ内で電極面積および誘電体層厚みを変えることにより、容量の異なる２つの容量素子を並列接続し、容量の異なる２つの容量素子の共振点で低インピーダンスを促進し、単一の部品で広い周波数領域でノイズ吸収機能を発現させる試みがなされている。
【００１７】
また、特開平９−２４６０９８号公報には、各容量が異なるように各層の電極を形成し、各段をインダクタ素子を介して並列接続することにより、上記と同様に広い周波数領域でノイズ吸収機能を発現させる試みがなされている。
【００１８】
【発明が解決しようとする課題】
しかしながら、特開平６−７７０８３号公報の薄膜コンデンサでは、コンデンサの外部端子電極を１対のままで、誘電体層を平面内で分割しても、等価回路は単一のコンデンサと何ら変わらないため、材料の誘電特性の並列効果のみで、等価回路上の効果は現れていないと考えられる。
【００１９】
また、特開平８−１６２３６８号公報のコンデンサでは、等価回路上は並列回路であるが、チップ内の２つの容量素子の自己インダクタンスが大きいと、その並列接続による大きな効果を得ることができない。さらに、この構造では２つの容量素子自身には同一方向の電流が流れてしまうため、２つの容量素子間の相互インダクタンスが大きくなり並列接続の効果を期待することはできない。
【００２０】
また、特開平９−２４６０９８号公報のコンデンサの間にインダクタ素子を挿入するコンデンサでは、素子全体のインダクタンスが増大してしまい低インピーダンス化に逆行する。さらに重要な問題として、各共振点間には並列共振によるインピーダンスの極大点が存在してしまい、この並列共振を抑えないと１００ＭＨｚ以上の広い周波数領域でインピーダンスを下げることはできないという問題があった。
【００２１】
本発明は、幅広い周波数領域において大容量でかつ低インピーダンスのコンデンサを提供することを目的とする。
【００２２】
【課題を解決するための手段】
本発明のコンデンサは、第１の電極層と、第２の電極層とが誘電体層を挟んで交互に積層されてなる正方形状のコンデンサ本体を、平面方向に複数個配置するとともに、各コンデンサ本体の周囲に、前記第１電極層に接続する複数の第１端子電極と前記第２電極層に接続する複数の第２端子電極とを交互に、かつ前記第１及び第２のいずれか一方の前記端子電極を前記コンデンサ本体の角部に設け、他方の前記端子電極を角部に設けた一対の前記一方の端子電極を結ぶ線上に設け、前記第１端子電極と前記第２端子電極間の距離が同一距離となるように形成し、さらに隣接する前記コンデンサ本体の前記第１及び第２端子電極どうしを接続し、前記隣接するコンデンサ本体間を前記第１及び第２端子電極が存在する容量非形成部とし、前記第１、第２端子電極にそれぞれ接続する第１、第２端子部をコンデンサ本体の一方側主面に設けたことを特徴とする。
【００２３】
本発明において、コンデンサ本体とは誘電体層を極性の異なる電極層で挟んだ部分、すなわち実質的に容量を発生させる部分をいう。従って、１枚の誘電体層の一方の主面に複数の第１電極層を形成し、その反対側の面に第１電極層と対向する第２電極層を形成して複数のコンデンサ本体が並べられたコンデンサとしてもよいし、誘電体層自体も各コンデンサ本体ごとに独立させてもよい。
【００２４】
本発明コンデンサの構成において、第１及び第２のいずれか一方の端子電極をコンデンサ本体の角部に設け、他方の端子電極を角部に設けた一対の端子電極を結ぶ線上に設けている。第１端子電極と第２端子電極間の距離が同一距離となるように、前記他方の端子電極を角部に設けた一対の端子電極を結ぶ線上の中央に設けている。
【００２６】
【作用】
従来の特開平８−１６２３６８号公報のコンデンサでは、近接した２つの容量素子に同一方向の電流が流れるため、２つの容量素子間の相互インダクタンスが大きくなり、並列接続の効果を期待することはできなかった。２つの容量素子の間隔を大きくとれば相互インダクタンスは減少するものの、大型化するとともに、２つの容量素子への電流を供給する端子電極や導線により全体のインダクタンスが大きくなり、その結果、従来のコンデンサでは並列接続の効果は得られなかった。
【００２７】
一方、本発明のコンデンサでは、各々のコンデンサ本体において電流が複数個（ｎ個とする）の第１端子電極に分流されて入力される。そして、一つの第１端子電極から、この第１端子電極に最も近い両隣の第２端子電極に流れるように、１つの第１端子電極から少なくとも２方向以上に各々のコンデンサ本体の中で確実に分流される。
【００２８】
例えば平面形状が四角形のコンデンサ本体の角部にそれぞれ第１端子電極を設け、一対の第１端子電極を結ぶ線上にそれぞれ第２端子電極を設け、電流が第１端子電極から入力される場合について説明すると、各コンデンサ本体の角部の第１端子電極より電流が入力されて、その頂角を形成する両辺にある第２端子電極に分流され、実効的なインダクタンスを減少させることができる。しかも、各コンデンサ本体があたかも一つの第１端子電極と両隣の第２端子電極からなる容量素子をｎ個並列接続した回路となり、そのようなコンデンサ本体が更に複数個並列接続してコンデンサを構成しているので、分流効果と並列接続により幅広い周波数領域で低インピーダンス特性を示すことが可能となる。
【００２９】
また、本願発明では、各コンデンサ本体内で第１端子電極と第２端子電極を近接して設けた場合にも、一方の第１端子電極と他方の第１端子電極とから、これらの間に設けられた第２端子電極に流れる電流の向きを逆方向とできるため、各第１端子電極間での相互干渉が生じることがなく、確実に分流することができる。
【００３０】
さらに、例えば、角部に第１端子電極を設けた場合、第２端子電極を一対の第１端子電極を結ぶ線上の中央に設けることにより、第２端子電極と一対の第１端子電極との距離が同じになり、第１端子電極から第２端子電極に流れる電流の強さが同じになり、上記した分流効果をさらに向上できる。また、端子電極に接続される外部端子電極間の距離が同じになり、他の基板への実装が容易となる。
【００３１】
【発明の実施の形態】
本発明のコンデンサは薄膜タイプ並びにチップコンデンサなどの厚膜タイプのどちらの形状においても実現可能であり、誘電体層が単層のみならず複数層用いたコンデンサにも適用することができる。以下、誘電体層を薄膜タイプの単層のコンデンサについて説明する。
【００３２】
図１乃至図３は本発明のコンデンサを示すもので、図１は分解斜視図、図２は保護層を除く平面図、図３は図２のＸ−Ｘ線に沿う断面図である。この例では４つのコンデンサ本体４の集合体となっている。コンデンサ１０は、１枚の絶縁体基板１上に、２層の電極層２と１層の誘電体層３を交互に積層して構成された平面形状が正方形状のコンデンサ本体４が４つ並列に形成されており、電極層２が下側から第１電極層２ａ、第２電極層２ｂとされている。ただし、誘電体層３は４つのコンデンサ本体４全部に跨る１枚板であり、また、隣り合う第１電極層２ａ同士及び第２電極層２ｂ同士は、各々それらの間に位置する第１端子電極５及び第２端子電極６によって連なっている。
【００３３】
ここで、コンデンサ本体４とは、誘電体層３を第１電極層２ａと第２電極層２ｂにより挟持した部分、つまり実質的に容量を発生させる部分をいう。従って、第１端子電極５と第２端子電極６は、コンデンサ本体４の周囲、即ちコンデンサ本体４から外方に突出して設けられていることになる。また、隣り合うコンデンサ本体４は、それらの間に位置する端子電極を共有している。これによって、４つのコンデンサ本体４が並列接続されている。
【００３４】
それら隣接しあうコンデンサ本体４間に位置するものを含めて、第１電極層２ａは９個の第１端子電極５が、第２電極層２ｂは１２個の第２端子電極６が、図１に明示するように各コンデンサ本体４の周囲に、交互に設けられている。詳しくは、第１端子電極５は各コンデンサ本体４の角部に設けられており、第２端子電極６は、隣り合う２つの第１端子電極５を結ぶ辺上の中央に設けられている。
【００３５】
絶縁体基板１上には、コンデンサ本体４及び端子電極５、６の全体を覆うように保護層７が形成されている。
【００３６】
端子電極５、６は、それらの厚さ方向に保護層７の上面まで貫通する図略のビアホール導体及び必要に応じて半田バンプからなる端子部８、９と各々接続している。従って、端子部８、９は端子電極５、６と対応するように各コンデンサ本体４の周囲に形成されている。詳しくは、第１電極層２ａに接続した第１端子電極５はコンデンサ４の角部に、第２電極層２ｂに接続した第２端子電極６はコンデンサ本体４の各辺の中央部に設けられている。また、誘電体層３は、これら端子電極５、６を避けるようにスリットまたは切り欠き部３１、３２が形成されている。さらに、第２電極層２ｂは、第１端子電極５を避けるようにスリットまたは切り欠き部２１が形成されている。特に、スリットまたは切り欠き部３１、２１は、第１端子電極５を保護層７側に導出する必要があるため、必須な構造である。
【００３７】
隣接する第１端子電極５と第２端子電極６との距離Ｌは可能な限り短い方が好ましいが、実質的なコンデンサ１０素子の外形および素子全体のインダクタンスを考慮すると１．５ｍｍ以下であることが望ましい。１．５ｍｍより大きくなると素子全体のインダクタンスが高くなり、また大型化するからである。一方、作製の容易性を考慮すると、０．２ｍｍ以上が望ましい。
【００３８】
絶縁体基板１の材質はアルミナ、サファイア、窒化アルミ、ＭｇＯ単結晶、ＳｒＴｉＯ3 単結晶、表面酸化シリコン、ガラス、石英等から選択されるもので特に限定されない。
【００３９】
また、電極層２材料および端子電極５、６材料は、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、低抵抗のＣｕ、Ｎｉ等が好適に使用可能であり、誘電体層３との反応性が小さい材料であれば特に限定されず、真空蒸着、スパッタ等の手法で形成可能であればよい。
【００４０】
誘電体層３材料は、高周波領域において高い誘電率を有するものであれば良いが、Ｐｂ、Ｍｇ、Ｎｂを含むペロブスカイト型酸化物結晶からなる誘電体や、それ以外のＰＺＴ、ＰＬＺＴ、ＢａＴｉＯ3 、ＳｒＴｉＯ3 、Ｔａ2 Ｏ5 や、これらに他の金属酸化物を添加したり、置換した化合物であってもよく、特に限定されるものではない。なお、この実施形態のように薄膜タイプの場合、膜厚は高い容量と絶縁性を確保するため、０．３〜１．０μｍ、特に０．４〜０．８μｍが望ましい。
【００４１】
保護層７は光硬化性樹脂、ＳｉＯ2 等からなり、端子部８、９を構成をするビアホール導体の材質は、例えばＡｇ−Ｐｄ、ハンダ、金等のように保護層７内部に形成可能な導電物質であればよい。なお、ビアホール導体の上面には、他の基板や回路等に接続しやすくするために、半田ボール若しくは半田ペースト等により形成される半田バンプ、又はＡｇ−Ｐｄ等のペーストのスクリーン印刷もしくはＮｉ−半田メッキ、Ｎｉ−Ｓｎメッキ等によるパッドが、ビアホール導体の横断面積よりも若干広く形成されている。また、ビアホール導体は、バンプ又はパッドの作製と同時に同一材料により形成しても良い。
【００４２】
以上のように構成されたコンデンサ１０では、図２に示したように、例えば、第１端子部８を介して電流が９個の第１端子電極５に分流されて入力される。従って、４つのコンデンサ本体４の各々においては、４つの第１端子電極５から電流が分流されて入力される。そして、各コンデンサ本体４において電流が一つの第１端子電極５から両隣の２個の第２端子電極６に流れ、その他の第２端子電極６へは殆ど流れない。また、第１端子電極５と第２端子電極６を近接して設けた場合にも、一方の第１端子電極５と他方の第１端子電極５とから、これらの間に設けられた第２端子電極６に流れる電流の向きを逆方向とできる。このため、各第１端子電極５間での相互干渉が生じることがなく、確実に分流することができ、実効的なインダクタンスを減少させることができる。
【００４３】
さらに、各コンデンサ本体４において、一つの第１端子電極５と、この第１端子電極５の両隣の２個の第２端子電極６とからなる４個の容量素子が一対の電極層２と誘電体層３で形成され、あたかも４個の容量素子を並列接続した回路となる。従って、コンデンサ１０から見れば、上記した４つのコンデンサ本体４の並列接続によるだけでなく、分流効果によって１６個のコンデンサを並列接続したと同様の効果を得ることができ、より幅広い周波数領域で低インピーダンス特性を示すことができる。
【００４４】
また、第２端子電極６を一対の第１端子電極５を結ぶ辺上の中央に設けることにより、第２端子電極６と一対の第１端子電極５との距離Ｌが同じになり、第１端子電極５から第２端子電極６に流れる電流の強さが同じになり、上記した分流効果をさらに向上できる。しかも、この場合には、各端子電極５、６間の距離が等しくなるため、保護層７より露出したバンプもしくはパッドの間隔が等しくなり他の基板への実装が容易になる。
【００４５】
図５は第２の実施形態の単板型薄膜コンデンサを示す平面図である。この第２実施形態のコンデンサは、第１実施形態の４個のコンデンサ本体４を９個に増やした以外は第１実施形態のコンデンサと同じ構成を有している。従って、分流効果によって、３６個のコンデンサを並列接続したと同様の効果を得ることができる。
【００４６】
【実施例】
これは第１実施形態のコンデンサを製造し、性能を評価した例である。各電極層の形成は高周波マグネトロンスパッタ法を用いた。まず、スパッタ用ガスとしてプロセスチャンバー内にＡｒガスを導入し、真空排気により圧力は６．７Ｐａに維持した。スパッタ時には成膜する材料種のターゲット位置に基板ホルダーを移動させ、基板−ターゲット間距離は６０ｍｍに固定した。
【００４７】
次に、基板ホルダーとターゲット間には外部の高周波電源により１３．５６ＭＨｚの高周波電圧を印加し、ターゲット背面に設置された永久磁石により形成されたマグネトロン磁界により、ターゲット近傍に高密度のプラズマを生成させてターゲット表面のスパッタを行った。
【００４８】
本実施例では、基板に最近接のターゲットにのみ印加してプラズマを生成した。基板ホルダーはヒータによる加熱機構を有しており、スパッタ成膜中の基板温度は一定となるよう制御した。また、基板ホルダーに設置された基板のターゲット側には厚さ０．１ｍｍの金属マスクが設置されており、成膜パターンに応じて必要なマスクが基板成膜面にセットできる構造とした。
【００４９】
誘電体層は全てゾルゲル法にて作製した。また、酢酸ＭｇとＮｂエトキシドを１：２のモル比で秤量し、１，３−プロパンジオール中で還流操作（約１２４℃で６時間）を行い、ＭｇＮｂ複合アルコキシド溶液（Ｍｇ＝５．０ｍｍｏｌ、Ｎｂ１０．０ｍｍｏｌ、１，３−プロパンジオール１４０ｍｍｏｌ）を合成した。
【００５０】
次にこのＭｇＮｂ複合アルコキシド溶液に酢酸鉛（三水和物）１５ｍｍｏｌを添加し、６０℃で溶解させ、Ｐｂ（Ｍｇ1/3 Ｎｂ2/3 ）Ｏ3 （ＰＭＮ）前駆体溶液を合成した。
【００５１】
そして、絶縁基板１となる厚さ０．２５ｍｍのアルミナの基板上に、厚み０．３μｍのＡｕからなる第１電極層及び第１端子電極をスパッタ蒸着及びフォトリソグラフィにより形成し、その上に前記塗布溶液をスピンコーターで塗布し、乾燥させた後、約４００℃で熱処理を１分間行い、ゲル膜を作製した。
【００５２】
塗布溶液の塗布−熱処理の操作を繰り返した後、約８００℃で２分間（大気中）の焼成を行い、膜厚０．７μｍのＰＭＮ薄膜を得た。得られた薄膜のＸ線回折結果より、ペロブスカイト生成率を計算すると約９５％であった。その後、フォトレジスト工程により、誘電体膜のパターニングを行った。
【００５３】
この誘電体膜表面に、Ａｕからなる第２電極層及び第２端子電極をスパッタ蒸着及びフォトリソグラフィにより形成した。
【００５４】
第１電極層パターン、第２電極層パターンのサイズを変更することにより、第１端子電極と第２端子電極間の距離Ｌを表１に示すように変更した試料を作製した。この後、光硬化性樹脂を用い、ビアホールを有する保護膜を形成し、そのビアホール内に、半田ペーストのスクリーン印刷により、半田ペーストを印刷した後、リフロー処理により、端子電極となるビアホール導体とともに、直径０．１ｍｍの半田バンプを２１個形成し、図１乃至図３に示したような単板型の薄膜コンデンサを得た。コンデンサ本体の面積、つまり電極層の面積を表１に示す。
【００５５】
作製した薄膜コンデンサの１ＭＨｚから１．８ＧＨｚでのインピーダンス特性をインピーダンスアナライザー（ヒューレットパッカード社製ＨＰ４２９１Ａ）とマイクロ波プローブ（ピコプローブ社製）を用いて測定した結果を表１に示す。尚、表１における静電容量は１ＭＨｚの値、インダクタンスはＬ＝１／（２πｆ0 ）2 ×Ｃから計算した値である。
【００５６】
【表１】
0003860675.tif 000002
【００５７】
この表１から、第１端子電極と第２端子電極との間の距離Ｌ、すなわち第１端子部と第２端子部の距離Ｌが小さいほど、インダクタンスが小さいことが判る。
【００５８】
図４に端子電極間距離Ｌ＝０．２ｍｍの試料Ｎo.１のインピーダンス特性を示す。この図より、広い周波数領域で低いインピーダンス特性を示していることがわかる。
【００５９】
尚、上述の実施例では、第１の電極層及び第２の電極層を、真空蒸着やスパッタリングなどの薄膜技法により形成し、また、誘電体層をスピンコート法などで形成した薄膜タイプのコンデンサで説明したが、例えば、各電極層及び誘電体層を、導電性ペーストや誘電体ペーストを所定パターンに印刷塗布し焼きつける印刷多層による厚膜タイプのコンデンサであってもよい。さらに、絶縁基板にセラミックグリーンシートを用い、誘電体層に誘電体材料のグリーンシートを用い、第１の電極層を絶縁セラミックグリーンシート上に導電性ペーストの塗布により導体膜、第２の電極層を誘電体電体材料のグリーンシート上に導電性ペーストの塗布により導体膜を夫々形成し、各グリーンシートを積層し、一体的に焼成したグリーンシート多層による厚膜タイプのコンデンサであってもよい。
【００６０】
【発明の効果】
以上の詳述したように、本発明によれば、電流が複数個の第１端子電極に分流されて入力され、一つの第１端子電極から、この第１端子電極に最も近い両隣の第２端子電極に流れるように、１つの第１端子電極から少なくとも２方向以上に確実に分流されるので、実効的なインダクタンスを減少させることができる。しかも、各コンデンサ本体において、あたかも一つの第１端子電極と両隣の第２端子電極からなる容量素子を４個並列接続した回路となり、それらコンデンサ本体が更に並列接続されてコンデンサを形成しているので、分流効果と並列接続により幅広い周波数領域で低インピーダンス特性を示すことができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に関わる薄膜タイプのコンデンサの分解斜視図である。
【図２】保護層を省略した図１の平面図である。
【図３】図２のＸ−Ｘ線に沿う断面図である。
【図４】図１のコンデンサのインピーダンス特性である。
【図５】本発明の第２実施形態に関わるコンデンサの平面図である。
【符号の説明】
１０・・・コンデンサ
１・・・絶縁体基板
２ａ・・・第１電極層
２ｂ・・・第２電極層
３・・・誘電体層
４・・・コンデンサ本体
５・・・第１端子電極
６・・・第２端子電極
７・・・保護層
８・・・第１端子部
９・・・第２端子部
【図１】
0003860675.tif 000003
【図２】
0003860675.tif 000004
【図３】
0003860675.tif 000005
【図４】
0003860675.tif 000006
【図５】
0003860675.tif 000007