(57)【特許請求の範囲】
【請求項１】
行状のゲートライン、列状の信号ライン及び両者が交差する部分に行列状に配された画素を有する画素アレイ部と、
該ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、
該信号ラインに接続するとともに所定のクロック信号に基づいて動作し、選択された行の画素に順次映像信号を書き込む水平駆動回路とを備えた表示装置において、
前記水平駆動回路は、前記クロック信号に同期してシフト動作を行い各シフト段からシフトパルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される前記シフトパルスを整形して互いに時間的に隔てられたノンオーバーラップのサンプリングパルスを順次出力する整形用スイッチ群と、入力される映像信号を前記サンプリングパルスに応答して順次ノンオーバーラップでサンプリングし各信号ラインに供給するサンプリングスイッチ群とを有する一方、
隣接する信号ラインの間に介在する容量を信号ライン側より低インピーダンスの配線に接続して、隣接する信号ライン間の容量カップリングを減衰させ、以ってノンオーバーラップで信号ラインにサンプリングされた映像信号の電位変動を抑制することを特徴とする表示装置。
【請求項２】
絶縁膜を介し隣接する信号ラインに亘って配された導体膜によって信号ライン間に介在する容量が形成され、該導体膜を信号ライン側より低インピーダンスの配線に接続して、隣接する信号ライン間の容量カップリングを減衰させることを特徴とする請求項１記載の表示装置。
【請求項３】
前記導体膜は、隣接する信号ライン間を遮光するポリシリコンからなることを特徴とする請求項２記載の表示装置。
【請求項４】
前記画素はスイッチング素子を介して信号ラインに接続した画素電極と、電気光学物質を間にして該画素電極に対向した対向電極とからなり、
前記導体膜は、該対向電極に所定の電位を供給する配線に接続されていることを特徴とする請求項２記載の表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は表示装置に関し、特に水平駆動回路に所謂ノンオーバーラップサンプリング方式を採用した点順次駆動のアクティブマトリクス型表示装置に関する。
【０００２】
【従来の技術】
表示装置、例えば液晶セルを画素の表示エレメント（電気光学素子）に用いたアクティブマトリクス型液晶表示装置において、点順次駆動方式の水平駆動回路として、例えばクロックドライブ方式を採用した構成のものが知られている。このクロックドライブ方式の水平駆動回路の従来例を図８に示す。図８において、水平駆動回路１００は、シフトレジスタ１０１、クロック抜き取りスイッチ群１０２およびサンプリングスイッチ群１０３を有する構成となっている。
【０００３】
シフトレジスタ１０１は、ｎ段のシフト段(転送段)からなり、水平スタートパルスＨＳＴが与えられると、互いに逆相の水平クロックＨＣＫ，ＨＣＫＸに同期してシフト動作を行う。これにより、シフトレジスタ１０１の各シフト段からは、図９のタイミングチャートに示すように、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＶｓ１〜Ｖｓｎが順次出力される。これらシフトパルスＶｓ１〜Ｖｓｎは、クロック抜き取りスイッチ群１０２の各スイッチ１０２-1〜１０２-nに与えられる。
【０００４】
クロック抜き取りスイッチ群１０２のスイッチ１０２-1〜１０２-nは、各一端が水平クロックＨＣＫＸ，ＨＣＫを入力するクロックライン１０４-1，１０４-2に交互に接続されており、シフトレジスタ１０１の各シフト段からシフトパルスＶｓ１〜Ｖｓｎが与えられることにより、順次オン状態となって水平クロックＨＣＫＸ，ＨＣＫを順に抜き取る。これら抜き取られた各パルスは、サンプリングパルスＶｈ１〜Ｖｈｎとしてサンプリングスイッチ群１０３の各スイッチ１０３-1〜１０３-nに与えられる。
【０００５】
サンプリングスイッチ群１０３のスイッチ１０３-1〜１０３-nは、映像信号ｖｉｄｅｏを伝送するビデオライン１０５に各一端が接続されており、クロック抜き取りスイッチ群１０２のスイッチ１０２-1〜１０２-nで抜き取られて順次与えられるサンプリングパルスＶｈ１〜Ｖｈｎに応答して順にオン状態になることによって映像信号ｖｉｄｅｏをサンプリングし、画素アレイ部（図示せず）の信号ライン１０６-1〜１０６-nに供給する。
【０００６】
上述した従来例に係るクロックドライブ方式の水平駆動回路１００では、水平クロックＨＣＫＸ，ＨＣＫがクロック抜き取りスイッチ群１０２の各スイッチ１０２-1〜１０２-nで抜き取られ、サンプリングスイッチ群１０３の各スイッチ１０３-1〜１０３-nに対してサンプリングパルスＶｈ１〜Ｖｈｎとして与えられるまでの伝送過程において、配線抵抗や寄生容量などに起因してパルスに遅延が生じる。
【０００７】
すると、この伝送過程でのパルスの遅延によって、サンプリングパルスＶｈ１〜Ｖｈｎの波形になまりが生じる。その結果、例えば２段目のサンプリングパルスＶｈ２に着目すると、特に図１０のタイミングチャートから明らかなように、２段目のサンプリングパルスＶｈ２とその前後の１段目，３段目のサンプリングパルスＶｈ１，Ｖｈ３との間に波形のオーバーラップが生じる。
【０００８】
ところで、一般的に、サンプリングスイッチ群１０３の各スイッチ１０３-1〜１０３-nがオンする瞬間に、ビデオライン１０５には信号ライン１０３-1〜１０３-nとの電位の関係から、図１０に示すように充放電ノイズが乗ってしまう。
【０００９】
このような状況下において、上述したように、サンプリングパルスＶｈ２が前後の段間でオーバーラップしていると、サンプリングパルスＶｈ２に基づく２段目のサンプリングタイミングでは、３段目のサンプリングスイッチ１０３-3がオンすることによって生じる充放電ノイズをサンプリングしてしまう。なお、サンプリングスイッチ１０３-1〜１０３-nは、サンプリングパルスＶｈ１〜Ｖｈｎが"Ｌ"レベルになるタイミングでビデオライン１０５の電位をサンプルホールドすることになる。
【００１０】
このとき、ビデオライン１０５に乗る充放電ノイズにばらつきが生じ、またサンプリングパルスＶｈ１〜Ｖｈｎの各々が"Ｌ"レベルになるタイミングにもばらつきが生じるため、サンプリングスイッチ１０３-1〜１０３-nによるサンプリング電位にもばらつきが生じる。その結果、このサンプリング電位のばらつきが表示画面上に縦スジとなって現れ、画品位を損なうことになる。
【００１１】
一方、点順次駆動方式のアクティブマトリクス型液晶表示装置では、高精細化に伴って特に水平方向の画素数が増えると、１系統で入力される映像信号ｖｉｄｅｏを、限られた水平有効期間内で全画素について順番にサンプリングするためのサンプリング時間を十分に確保するのが難しくなる。そこで、サンプリング時間を十分に確保するため、図１１に示すように、映像信号をｍ系統（ｍは２以上の整数）で並行して入力する一方、水平方向のｍ個の画素を単位（ユニット）としてｍ個のサンプリングスイッチを設け、１つのサンプリングパルスでｍ個のサンプリングスイッチを同時に駆動することによってｍ画素単位で順次書き込みを行う方式が採られることになる。
【００１２】
この様な複数画素同時駆動方式で、前述したサンプリングパルスのオーバーラップが生じると、ゴーストが発生し易くなる。ここで、ゴーストとは、正規の画像からずれて重複して生じる望ましくない妨害像を言う。従来のオーバーラッピングが生じる可能性のある駆動方式ではゴーストマージンが小さい。
【００１３】
【発明が解決しようとする課題】
上述した様に、点順次方式アクティブマトリクス型表示装置においては、従来から縦スジ欠陥やゴーストマージン不足が問題となっていた。そこで縦スジを除去し、ゴーストマージンを増加させる為に、ノンオーバーラップサンプリング方式が特開２００２−０７２９８７に開示されている。図１２は、ノンオーバーラップサンプリング方式を採用した表示装置の一例を示す回路図及び波形図である。（Ａ）に示す様に、この表示装置は、画素アレイ部と垂直駆動回路１６と水平駆動回路１７とで構成されている。画素アレイ部は、行状のゲートライン１３、列状の信号ライン１２及び両者が交差する部分に行列状に配された画素１１を有する。垂直駆動回路１６は、ゲートライン１３に接続し順次画素１１の行を選択する。水平駆動回路１７は、信号ライン１２に接続するとともに所定のクロック信号に基づいて動作し、選択された行の画素１１に順次映像信号を書き込む。この例では、映像信号がｖｉｄｅｏ−ａとｖｉｄｅｏ−ｂの二系統に分かれており、二画素同時駆動方式となっている。
【００１４】
水平駆動回路１７はシフトレジスタ２１と整形用スイッチ群２２とサンプリングスイッチ群２３とで構成されている。シフトレジスタ２１は、外部から入力されるクロック信号に同期してシフト動作を行ない各シフト段からシフトパルスを順次出力する。整形用スイッチ群２２は、シフトレジスタ２１から順次出力されるシフトパルスを整形して互いに時間的に隔てられたノンオーバーラップのサンプリングパルスＶｈ１，Ｖｈ２を順次出力する。図示の例では、Ｎ段からサンプリングパルスＶｈ１が出力され、次のＮ＋１段からサンプリングパルスＶｈ２が出力されている。サンプリングスイッチ群２３は入力される映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂをサンプリングパルスＶｈ１，Ｖｈ２に応答して順次ノンオーバーラップでサンプリングし、各信号ライン１２に供給する。図示の例では、サンプリングスイッチ２３−１がサンプリングパルスＶｈ１に応答して映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂをサンプリングし、二本の信号ライン▲１▼，▲２▼にそれぞれ供給している。次のサンプリングスイッチ２３−２はサンプリングパルスＶｈ２に応答して動作し、映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂをサンプリングしてそれぞれ信号ライン▲３▼，▲４▼に供給している。
【００１５】
しかしながら、このノンオーバーラップサンプリング駆動を導入したことで、新たな画質不良が発生しており、この点を図１２の（Ｂ）を参照して簡単に説明する。図示する様にＮ段から出力されるサンプリングパルスＶｈ１と次のＮ＋１段から出力されるサンプリングパルスＶｈ２は互いに時間的に分離しており、ノンオーバーラップサンプリングが可能である。サンプリングパルスＶｈ１に応答して信号ライン▲２▼に映像信号ｖｉｄｅｏ−ｂがサンプリングされる。信号ライン▲２▼の電位をＶｓｉｇ１−ｂとして波形図に表わしてある。次のサンプリングパルスＶｈ２に応答して三番目の信号ライン▲３▼に映像信号ｖｉｄｅｏ−ａがサンプリングされる。信号ライン▲３▼の電位変化をＶｓｉｇ２−ａとして表わしてある。
【００１６】
一般的に隣接する信号ライン間には寄生容量が存在していることが知られている。図１２の（Ａ）では信号ライン間の寄生容量をＣで表わしている。尚、各信号ラインの容量はＣｓｉｇで表わしてある。ノンオーバーラップサンプリングでは、前段の信号ライン▲２▼の電位Ｖｓｉｇ１−ｂが一度ホールドされた後、次段の信号ライン▲３▼に入力映像信号ｖｉｄｅｏ−ａが書き込まれる。この時信号ライン間の寄生容量Ｃを介して次段の信号ライン▲３▼から前段の信号ライン▲２▼に容量カップリングが入り、縦スジが発生してしまう。ここで容量カップリングにより生ずる前段信号ライン▲２▼の電位変化をΔＶとし、次段の信号ライン▲３▼に書き込まれる電位をΔＶｓｉｇとすると、縦スジの原因となる電位変動はΔＶ＝Ｃ・ΔＶｓｉｇ／（Ｃ＋Ｃｓｉｇ）で表わされる。この式から明らかな様に、各信号ラインに書き込まれる電位の差が大きい程、信号ライン間のカップリングによる電位変動ΔＶが大きくなる。又、当然信号ライン間の寄生容量Ｃが大きくなる程電位変動ΔＶも大きくなる。
【００１７】
図１３は、ノンオーバーラップサンプリング駆動を導入したことで新たに発生した画質不良を模式的に表わしたものである。図示の例は六画素同時駆動であり、六列分の画素１１を一単位（ユニット）としてノンオーバーラップサンプリングを行なっている。多段接続されたシフトレジスタの各ユニットの境界部にて、隣り合う信号ライン間の寄生容量を介した飛び込みが生じ、ユニット毎に一画素列分の縦スジが発生している。この縦スジはその発生メカニズムにより、ユニットとユニットとの間で隣り合う信号ライン間に生じる。水平スキャンの方向から見て、次段の信号ラインから前段の信号ラインに寄生容量を介した電位の飛び込みが生じる。従って、図示の様に左から右に向かって画素１１をスキャンする場合には、各ユニットの右端に位置する画素列に縦スジと呼ばれる画質不良が発生する。逆に画素アレイ部１５を右から左にスキャンすると、縦スジは各ユニットの左端に対応する画素列に現われることになる。この縦スジ不良は、各信号ラインの電位をあらかじめプリチャージ信号で調整しても完全に取り除くことはできず、解決すべき課題となっている。
【００１８】
【課題を解決するための手段】
上述した従来の技術の課題を解決するために以下の手段を講じた。即ち、行状のゲートライン、列状の信号ライン及び両者が交差する部分に行列状に配された画素を有する画素アレイ部と、該ゲートラインに接続し順次画素の行を選択する垂直駆動回路と、該信号ラインに接続するとともに所定のクロック信号に基づいて動作し、選択された行の画素に順次映像信号を書き込む水平駆動回路とを備えた表示装置において、前記水平駆動回路は、前記クロック信号に同期してシフト動作を行い各シフト段からシフトパルスを順次出力するシフトレジスタと、前記シフトレジスタから順次出力される前記シフトパルスを整形して互いに時間的に隔てられたノンオーバーラップのサンプリングパルスを順次出力する整形用スイッチ群と、入力される映像信号を前記サンプリングパルスに応答して順次ノンオーバーラップでサンプリングし各信号ラインに供給するサンプリングスイッチ群とを有する一方、隣接する信号ラインの間に介在する容量を信号ライン側より低インピーダンスの配線に接続して、隣接する信号ライン間の容量カップリングを減衰させ、以ってノンオーバーラップで信号ラインにサンプリングされた映像信号の電位変動を抑制することを特徴とする。
【００１９】
具体的には、絶縁膜を介し隣接する信号ラインに亘って配された導体膜によって信号ライン間に介在する容量が形成され、該導体膜を信号ライン側より低インピーダンスの配線に接続して、隣接する信号ライン間の容量カップリングを減衰させる。前記導体膜は、例えば隣接する信号ライン間を遮光するポリシリコンからなる。又、前記画素はスイッチング素子を介して信号ラインに接続した画素電極と、電気光学物質を間にして該画素電極に対向した対向電極とからなり、前記導体膜は該対向電極に所定の電位を供給する配線に接続されている。
【００２０】
本発明によれば、点順次方式のアクティブマトリクス型表示装置において、隣接する信号ライン間に介在する容量を低インピーダンスの配線に接続している。このレイアウトにより、縦スジ対策やゴーストマージン拡大の為に導入されたノンオーバーラップサンプリング駆動を行なった場合でも、隣接する信号ライン間のカップリングに起因する縦スジ状の画像不良を抑制することが可能である。
【００２１】
【発明の実施の形態】
以下本発明の実施の形態を詳細に説明する。図１は、本発明に係る表示装置の基本的な構成を示す模式的なブロック図及び波形図である。（Ａ）に示す様に、本表示装置は画素アレイ部と垂直駆動回路１６と水平駆動回路１７とで構成されている。画素アレイ部は、行状のゲートライン１３、列状の信号ライン１２及び両者が交差する部分に行列状に配された画素１１とで構成されている。本実施形態では画素１１は薄膜トランジスタからなるスイッチング素子と液晶セルとで構成されている。薄膜トランジスタのゲート電極は対応するゲートライン１３に接続され、ソース電極は対応する信号ライン１２に接続され、ドレイン電極は対応する液晶セルに接続されている。液晶セルはドレイン電極側に接続された画素電極とこれに対向する対向電極とで構成されている。対向電極と画素電極との間には電気光学物質として液晶が介在している。垂直駆動回路１６は、各ゲートライン１３に接続し順次画素１１の行を選択する。水平駆動回路１７は各信号ライン１２に接続するとともに所定のクロック信号に基づいて動作し、選択された行の画素１１に順次映像信号を書き込む。本実施形態では映像信号は二系統のｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂに分かれており、所謂二画素同時駆動方式を採用している。但し、本発明はこれに限られるものではなく同時駆動される画素の個数は特に限定されない。尚、信号ライン１２には、水平スキャン方向に沿って左から右にかけて順に▲１▼，▲２▼，▲３▼，▲４▼・・・の様に番号を付してある。
【００２２】
水平駆動回路１７はシフトレジスタ２１と整形用スイッチ群２２とサンプリングスイッチ群２３とで構成されている。シフトレジスタ２１は外部から供給されるクロック信号に同期して同じく外部から供給されるスタートパルスのシフト動作を行ない、各シフト段からシフトパルスを順次出力する。整形用スイッチ群２２は、シフトレジスタ２１から順次出力されるシフトパルスを整形して互いに時間的に隔てられたノンオーバーラップのサンプリングパルスを順次出力する。図示の例では、整形用スイッチ群２２のＮ段からサンプリングパルスＶｈ１が出力され、Ｎ＋１段から次のサンプリングパルスＶｈ２が出力される状態を模式的に表わしている。前段のサンプリングパルスＶｈ１と次段のサンプリングパルスＶｈ２は互いに時間的に分離しており、ノンオーバーラップなサンプリングパルスとなっている。サンプリングスイッチ群２３は、入力される映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂをサンプリングパルスＶｈ１，Ｖｈ２・・・に応答して順次ノンオーバーラップでサンプリングし、各信号ライン▲１▼，▲２▼，▲３▼，▲４▼・・・に供給する。本実施形態では、Ｎ段に対応したサンプリングスイッチ２３−１がサンプリングパルスＶｈ１に応答して動作し、映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂをそれぞれ信号ライン▲１▼，▲２▼に同時サンプリングする。続いてＮ＋１段に対応したサンプリングスイッチ２３−２が次のサンプリングパルスＶｈ２に応答して動作し、映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂを信号ライン▲３▼，▲４▼に同時サンプリングする。
【００２３】
本発明の特徴事項として、隣接する信号ライン１２間に介在する容量Ｃを信号ライン１２側より低インピーダンスの配線５０に接続して、隣接する信号ライン１２間の容量カップリングを減衰させ、以ってノンオーバーラップで信号ライン１２にサンプリングされた映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂの電位変動ΔＶを抑制している。好ましくは、絶縁膜を介し隣接する信号ライン１２に亘って配された導体膜（半導体膜や金属膜）によって信号ライン間に介在する容量Ｃが形成され。この導体膜を信号ライン１２側より低インピーダンスの配線５０に接続して、隣接する信号ライン間の容量カップリッグを減衰させている。この導体膜は、例えば隣接する信号ライン間を遮光するポリシリコン膜からなる。この場合、本来遮光用に配したポリシリコン膜が信号ライン間の寄生容量Ｃを形成しており、これを低インピーダンスの配線５０に接続することで容量カップリッグを防いでいる。場合によっては、元々遮光用の導体膜がない構造においても、積極的に信号ライン間に導体膜を配し且つこれを低インピーダンスの配線に接続することで、積極的に信号ライン間の飛び込みに起因する電位変動を抑制することが可能である。尚本実施形態では、容量Ｃの電極となる該導体膜は、対向電極に所定の対向電位（Ｖｃｏｍ）を供給する配線５０に接続されている。遮光用のポリシリコン膜は本来浮遊電位にある為、そのままでは容量Ｃに入った揺れは治まらない。その為に縦スジが発生してしまう。そこで本発明では、隣接信号ライン間の寄生容量Ｃを低インピーダンス配線に接続し微分回路を形成することで、隣接信号ライン間のカップリッグを減衰させている。
【００２４】
（Ｂ）は（Ａ）に示した表示装置の動作説明に供する波形図である。Ｎ段のサンプリングスイッチ２３−１には図示のサンプリングパルスＶｈ１が供給される。Ｎ＋１段に対応するサンプリングスイッチ２３−２には次のサンプリングパルスＶｈ２が印加される。波形図から明らかな様に、Ｖｈ１とＶｈ２は時間的に分離しており、ノンオーバーラップである。互いに隣接する信号ライン▲２▼，▲３▼の内、前段の信号ライン▲２▼にはＶｈ１に応じてｖｉｄｅｏ−ｂがサンプリングされる。その電位変化をＶｓｉｇ１−ｂで表わしている。次段の信号ライン▲３▼にはＶｈ２に応じて映像信号ｖｉｄｅｏ−ａがサンプリングされる。信号ライン▲３▼の電位変化をＶｓｉｇ２−ａで表わしている。前述した様に、隣接する信号ライン▲２▼，▲３▼間に介在する容量Ｃは低インピーダンス配線５０に接続している。この様に低インピーダンス配線に接続することで、容量Ｃに入った揺れは水平期間内に速やかに減衰する。その為、信号ライン▲３▼から隣接する信号ライン▲２▼に入るカップリッグも水平期間内に速やかに減衰し、他の信号ライン１２の電位と同一になる。これにより、ユニットの境界毎に発生していた画素の一列分に対応する縦スジを完全に除去することができる。
【００２５】
図２は、図１に示した表示装置のパネル構造を示す模式的な平面図である。図示する様に、本表示装置は画素アレイ部１５、垂直駆動回路１６及び水平駆動回路１７などを集積的に形成したパネル３３で構成されている。画素アレイ部１５は、行状のゲートライン１３、列状の信号ライン１２及び両者が交差する部分に行列状に配された画素１１とで構成されている。垂直駆動回路１６は左右に分かれており、ゲートライン１３の両端に接続して、順次画素１１の行を選択する。水平駆動回路１７は信号ライン１２に接続するとともに所定の周期のクロック信号に基づいて動作し、選択された行の画素１１に順次映像信号を書き込む。更に本表示装置はパネル３３外にクロック生成回路１８を備えており、水平駆動回路１７の動作基準となる第一のクロック信号ＨＣＫ，ＨＣＫＸを生成するとともに、この第一のクロック信号ＨＣＫ，ＨＣＫＸに対して周期が同じで且つデューティ比が小さい第二のクロック信号ＤＣＫ１，ＤＣＫ１Ｘ，ＤＣＫ２，ＤＣＫ２Ｘを生成する。尚、ＨＣＫＸはＨＣＫの反転信号である。同様に、ＤＣＫ１ＸはＤＣＫ１の反転信号であり、ＤＣＫ２ＸはＤＣＫ２の反転信号である。その他、各信号ライン１２の下端部にはプリチャージ回路２０が接続されている。このプリチャージ回路２０は、水平駆動回路１７による映像信号のサンプリングに先立ち、各信号ライン１２を所定の電位にプリチャージして、画素アレイ１５に表示される画像の品質を改善するものである。
【００２６】
一般にパネル３３は半導体製造プロセスを利用して多層配線を形成している。この多層配線にはアルミニウムなどからなる信号ライン１２やその他のチタンなどからなるパタンを含んでいる。アルミニウムやチタンなどからなる金属パタンは一般に高反射率である。例えばパネル３３をプロジェクタのライトバルブに用いる場合、高輝度化の要請から光源量が顕著に増加している。その為、パネル３３に形成されたアルミニウムやチタンの高反射金属パタンによる写り込みが発生している。この写り込み対策として、本実施形態では反射率の低いポリシリコンからなる導体膜６０を、各信号ライン１２の露出部分に亘ってレイアウトしている。図示の例では、水平駆動回路１７と画素アレイ部１５の接続部分に現われている信号ライン１２のパタンを、ライン毎に分離したポリシリコンからなる導体膜６０で遮光している。同様に、プリチャージ回路２０と画素アレイ部１５との間に存在している信号ライン１２の部分にも導体膜６０が配されている。ポリシリコンからなる導体膜６０はアルミニウムよりも反射率が低い為、問題となっていた写り込み対策に有効である。しかしながら、この導体膜６０は基本的に浮遊状態にある為、隣接する信号ライン間の寄生容量の大半を占めている。そこで本発明では、この導体膜６０を信号ライン１２側より低インピーダンスの配線に接続して、寄生容量による悪影響を除去している。
【００２７】
信号ライン間の容量カップリッグによる縦スジ不良は、特に市松模様の画像パタンを表示した場合に顕著であり、その状態を図３に示す。図示する様に、行状のゲートライン１３−１，１３−２，１３−３と列状の信号ライン１２−１，１２−２，１２−３，１２−４，１２−５，１２−６との交差部に画素１１が配されている。図では各画素１１の列をＹ１，Ｙ２，Ｙ３で表わし、各画素１１の行をＸ１，Ｘ２，Ｘ３，Ｘ４，Ｘ５で表わしている。市松模様の画像パタンは互いに隣り合う画素１１で輝度が異なったパタンとなっている。この様な市松パタンを表示すると信号ライン間の電位差が大きくなり、これに伴って信号ライン間の容量カップリッグによる電位変動が大きくなり、結果として縦スジ不良が顕著になる。本発明では、信号ライン間の容量を低インピーダンス配線に接続することで図３の市松パタンを表示した場合でも、縦スジ欠陥を完全に除去することが可能になった。従って、信号ライン間に絶縁膜を介して積極的に導体膜を配し且つこれを低インピーダンス配線に接続することで、従来困難とされていたノンオーバーラップサンプリングにおける縦スジ欠陥をほぼ完全に除去することが可能になった。
【００２８】
図４は、所謂ドットライン反転駆動に適した画素配列の一例を示している。理解を容易にする為、図３に示した通常の画素配列と対応する部分には対応する参照番号を付してある。ドットライン反転駆動では、同一のゲートラインに接続された画素１１は、隣り合う行の間で、列毎に交互に分配されている。例えば、ゲートライン１３−１に着目すると、画素（Ｘ１，Ｙ１）は行Ｙ１に属し、次の画素（Ｘ２，Ｙ２）は行Ｙ２に属し、続く画素（Ｘ３，Ｙ１）は行Ｙ１に属し、更に画素（Ｘ４，Ｙ２）は行Ｙ２に属している。この様な画素配列では、図示の様に輝度が行毎交互に変わるストライプパタンを表示した時、ちょうど隣接する信号ライン間の電位関係が図３に示した状態と同様になり、最も縦スジ欠陥が現われ易いパタンである。この場合も、信号ライン間に介在する容量を低インピーダンス配線に接続することで、縦スジ欠陥をほぼ完全に除去することができる。
【００２９】
図５は、図１及び図２に示した表示装置に含まれる水平駆動回路１７の具体的な構成を示す模式的なブロック図である。尚このブロック図では水平駆動回路１７に種々のクロックパルスを供給するクロック生成回路１８も加えられている。このクロック生成回路１８は水平走査の基準となる互いに逆相の水平クロックＨＣＫ，ＨＣＫＸを生成して水平駆動回路１７に供給する。又水平スタートパルスＨＳＴも水平駆動回路１７に供給する。更にクロック生成回路１８は、図６のタイミングチャートに示す様に、水平クロックＨＣＫ，ＨＣＫＸに対して周期が同じ（Ｔ１＝Ｔ２）で且つデューティ比が小さい一対のクロックＤＣＫ１，ＤＣＫ２を生成して、これを水平駆動回路１７に供給している。ここで、デューティ比とは、パルス波形においてパルス幅ｔとパルス繰返し周期Ｔとの比である。本例の場合は、水平クロックＨＣＫ，ＨＣＫＸのデューティ比（ｔ１／Ｔ１）が５０％であり、これよりもクロックＤＣＫ１，ＤＣＫ２のデューティ比（ｔ２／Ｔ２）が小さく、すなわちクロックＤＣＫ１，ＤＣＫ２のパルス幅ｔ２が水平クロックＨＣＫ，ＨＣＫＸのパルス幅ｔ１よりも狭く設定されている。
【００３０】
水平駆動回路１７は、三系統に分かれて入力される映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂ，ｖｉｄｅｏ−ｃを１Ｈ（Ｈは垂直走査期間）毎に順次サンプリングし、垂直駆動回路１６によって行単位で選択される各画素１１に対して三画素同時書き込み処理を行なう為のものである。本例ではクロックドライブ方式を採用し、シフトレジスタ２１、ノンオーバーラップ整形用のスイッチ群２２及びサンプリングスイッチ群２３を有する構成となっている。サンプリングスイッチ群２３に含まれる各スイッチ２３−１，２３−２，２３−３，２３−４は各々三本の信号ライン１２を束ねて三系統に分かれた映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂ，ｖｉｄｅｏ−ｃを同時サンプリングする。
【００３１】
シフトレジスタ２１は、多段接続されたシフト段（Ｓ／Ｒ）２１−１〜２１−４を含んでおり、水平スタートパルスＨＳＴが与えられると、互いに逆相の水平クロックＨＣＫ，ＨＣＫＸに同期してシフト動作を行なう。これにより、シフトレジスタ２１の各シフト段２１−１〜２１−４からは、図７のタイミングチャートに示す様に、水平クロックＨＣＫ，ＨＣＫＸの周期と同じパルス幅を持つシフトパルスＶｓ１〜Ｖｓ４が順次出力される。
【００３２】
整形用スイッチ群２２は、シフトレジスタ２１の各段に対応したスイッチ２２−１〜２２−４を含んでいる。これらスイッチ２２−１〜２２−４の各一端が、クロック生成回路１８からクロックＤＣＫ２，ＤＣＫ１を伝送するクロックライン２４−１，２４−２に交互に接続されている。すなわちスイッチ２２−１，２２−３の各一端がクロックライン２４−１に、スイッチ２２−２，２２−４の各一端がクロックライン２４−２にそれぞれ接続されている。
【００３３】
整形用スイッチ群２２の各スイッチ２２−１〜２２−４には、シフトレジスタ２１の各シフト段２１−１〜２１−４から順次出力されるシフトパルスＶｓ１〜Ｖｓ４が与えられる。整形用スイッチ群２２の各スイッチ２２−１〜２２−４は、シフトレジスタ２１の各シフト段２１−１〜２１−４からシフトパルスＶｓ１〜Ｖｓ４が与えられると、これらシフトパルスＶｓ１〜Ｖｓ４に応答して順にオン状態となることにより、互いに逆相のクロックＤＣＫ２，ＤＣＫ１を交互に抜き取る。
【００３４】
サンプリングスイッチ群２３はスイッチ２３−１〜２３−４を含んでおり、これらのスイッチ２３−１〜２３−４の各々が、映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂ，ｖｉｄｅｏ−ｃを入力する三本のビデオライン２５に接続されている。このサンプリングスイッチ群２３の各スイッチ２３−１〜２３−４には、整形用スイッチ群２２の各スイッチ２２−１〜２２−４によって抜き取られたクロックＤＣＫ２，ＤＣＫ１がサンプリングパルスＶｈ１〜Ｖｈ４として与えられる。
【００３５】
サンプリングスイッチ群２３の各スイッチ２３−１〜２３−４は、整形用スイッチ群２２の各スイッチ２２−１〜２２−４からサンプリングパルスＶｈ１〜Ｖｈ４が与えられると、これらサンプリングパルスＶｈ１〜Ｖｈ４に応答して順にオン状態となることにより、三本のビデオライン２５を通して入力される映像信号ｖｉｄｅｏ−ａ，ｖｉｄｅｏ−ｂ，ｖｉｄｅｏ−ｃを一まとめにしてサンプリングし、画素アレイ部の信号ライン１２に供給する。
【００３６】
上記構成の本実施形態に係る水平駆動回路１７では、シフトレジスタ２１から順次出力されるシフトパルスＶｓ１〜Ｖｓ４をサンプリングパルスＶｈ１〜Ｖｈ４として用いるのではなく、シフトパルスＶｓ１〜Ｖｓ４に同期して、一対のクロックＤＣＫ２，ＤＣＫ１を交互に抜き取り、これらクロックＤＣＫ２，ＤＣＫ１を直接サンプリングパルスＶｈ１〜Ｖｈ４として用いるようにしている。これにより、サンプリングパルスＶｈ１〜Ｖｈ４のばらつきを抑えることができる。その結果、サンプリングパルスＶｈ１〜Ｖｈ４のばらつきに起因するゴーストを除去できることになる。
【００３７】
しかも、本実施形態に係る水平駆動回路１７においては、従来技術の場合のように、シフトレジスタ２１のシフト動作の基準となる水平クロックＨＣＫＸ，ＨＣＫを抜き取ってサンプリングパルスＶｈ１〜Ｖｈ４として用いるのではなく、水平クロックＨＣＫＸ，ＨＣＫに対して同じ周期でかつデューティ比の小さいクロックＤＣＫ２，ＤＣＫ１を別途生成し、これらクロックＤＣＫ２，ＤＣＫ１を抜き取ってサンプリングパルスＶｈ１〜Ｖｈ４として用いるようにしているので、次のような作用効果が得られる。
【００３８】
すなわち、クロックＤＣＫ２，ＤＣＫ１が整形用スイッチ群２２の各スイッチ２２-1〜２２-4で抜き取られ、サンプリングスイッチ群２３の各スイッチ２３-1〜２３-4に与えられるまでの伝送過程において、配線抵抗や寄生容量などに起因してパルスに遅延が生じ、抜き取られたクロックＤＣＫ２，ＤＣＫ１の波形になまりが生じたとしても、特に図７のタイミングチャートから明らかなように、抜き取られたクロックＤＣＫ２，ＤＣＫ１の各々が前後のパルスとの間で完全ノンオーバーラップの波形となる。
【００３９】
そして、この完全ノンオーバーラップ波形のクロックＤＣＫ２，ＤＣＫ１をサンプリングパルスＶｈ１〜Ｖｈ４として用いることにより、サンプリングスイッチ群２３において、あるｋ段目に着目したとき、ｋ＋１段目のサンプリングスイッチがオンする前に必ずｋ段目のサンプリングスイッチによる映像信号ｖｉｄｅｏのサンプリングを完了することができる。
【００４０】
これにより、サンプリングスイッチ群２３の各スイッチ２３-1〜２３-4がオンする瞬間に、たとえビデオライン２５に充放電ノイズが乗るとしても、次の段のスイッチングによって充放電ノイズが発生する以前に必ず自段のサンプリングが行われるため、充放電ノイズをサンプリングするのを防ぐことができる。その結果、水平駆動の際に、サンプリングパルス相互間での完全ノンオーバーラップサンプリングを実現できるため、オーバーラップサンプリングに起因する縦スジの発生を抑えることができる。
【００４１】
【発明の効果】
以上説明した様に、本発明によれば、隣接信号ライン間に介在する寄生容量を低インピーダンスの配線に接続し、隣接信号ライン間のカップリッグを減衰させることで、縦スジ・ゴースト対策として導入したノンオーバーラップサンプリング駆動により発生してしまうユニット毎の一ドット縦スジを除去することが可能になった。同時に、ドット市松模様を表示した時のユニット毎の一ドット縦スジ不良を除去することも可能である。本方式により、ノンオーバーラップサンプリング駆動の短所がなくなった為、ノンオーバーラップ量を増加しゴーストマージンや縦スジ欠陥に対して最適な設計をすることが可能になる。上記縦スジ不良に対してプリチャージ信号レベルを調整する必要がなくなった為、その他の画質不良に関して最適なプリチャージレベルを設定することが可能である。
【図面の簡単な説明】
【図１】本発明に係る表示装置の構成並びに動作を示す模式図である。
【図２】図１に示した表示装置のパネル構造を示す平面図である。
【図３】図１及び図２に示した表示装置に表示する画像パタンの一例を示す模式図である。
【図４】図１及び図２に示した表示装置に表示する画像パタンの一例を示す模式図である。
【図５】図１及び図２に示した水平駆動回路の具体的な構成を示す回路図である。
【図６】図５に示した水平駆動回路の動作説明に供する波形図である。
【図７】図５に示した水平駆動回路の動作説明に供する波形図である。
【図８】従来の表示装置の一例を示す回路図である。
【図９】図８に示した表示装置の動作説明に供する波形図である。
【図１０】図８に示した表示装置の動作説明に供する波形図である。
【図１１】従来の複数画素同時駆動方式を示す模式図である。
【図１２】従来の表示装置の一例を示す模式図である。
【図１３】従来の表示装置の問題点を示す模式図である。
【符号の説明】
１１・・・画素、１２・・・信号ライン、１３・・・ゲートライン、１５・・・画素アレイ部、１６・・・垂直駆動回路、１７・・・水平駆動回路、２１・・・シフトレジスタ、２２・・・整形用スイッチ群、２３・・・サンプリングスイッチ群、５０・・・配線、６０・・・導体膜
【図１】
0003755484.tif 000002
【図２】
0003755484.tif 000003
【図３】
0003755484.tif 000004
【図４】
0003755484.tif 000005
【図５】
0003755484.tif 000006
【図６】
0003755484.tif 000007
【図７】
0003755484.tif 000008
【図８】
0003755484.tif 000009
【図９】
0003755484.tif 000010
【図１０】
0003755484.tif 000011
【図１１】
0003755484.tif 000012
【図１２】
0003755484.tif 000013
【図１３】
0003755484.tif 000014