(57)【特許請求の範囲】
【請求項１】
入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する受光部がライン状に複数個配列されてなるセンサ部と、
前記センサ部の各受光部から読み出された信号電荷を転送する電荷転送レジスタと、
前記センサ部の各受光部に蓄えられた電荷を排出するための電荷排出部と、
前記各受光部に蓄えられた電荷を電源立上げ時の一定時間内に前記電荷排出部へ掃き出すべく制御する制御手段とを備え、
前記電荷排出部は、前記センサ部の前記電荷転送レジスタとは反対側に形成された電荷排出ドレインと、前記各受光部に蓄えられた電荷を前記電荷排出ドレインに掃き出す電荷排出ゲートとを有し、
前記制御手段は、電源立上げに応答して出力が所定の時定数で立ち上がるＣＲ時定数回路と、前記一定時間を設定するためのスレッシュホールドレベルにて前記ＣＲ時定数回路の出力を反転しその反転出力を前記電荷排出ゲートに印加するインバータとからなり、前記スレッシュホールドレベルが電源電圧の１／２よりも高く設定された
ことを特徴とする固体撮像装置。
【請求項２】
入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する受光部がライン状に複数個配列されてなるセンサ部と、
前記センサ部の各受光部から読み出された信号電荷を転送する電荷転送レジスタと、
前記センサ部の前記電荷転送レジスタとは反対側に形成された電荷排出ドレインと、前記各受光部に蓄えられた電荷を前記電荷排出ドレインに掃き出す電荷排出ゲートとを有し、前記センサ部の各受光部に蓄えられた電荷を排出するための電荷排出部と、
電源立上げに応答して出力が所定の時定数で立ち上がるＣＲ時定数回路と、一定時間を設定するためのスレッシュホールドレベルにて前記ＣＲ時定数回路の出力を反転しその反転出力を前記電荷排出ゲートに印加するインバータとを有し、前記各受光部に蓄えられた電荷を、電源を立ち上げたときに前記一定時間前記電荷排出ゲートを制御することによって前記電荷排出ドレインに排出させる制御手段とを備えた固体撮像装置の駆動方法であって、
前記スレッシュホールドレベルを電源電圧の１／２よりも高く設定する
ことを特徴とする固体撮像装置の駆動方法。
【請求項３】
入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する受光部がライン状に複数個配列されてなるセンサ部と、
前記センサ部の各受光部から読み出された信号電荷を転送する電荷転送レジスタと、
前記センサ部の前記電荷転送レジスタとは反対側に形成された電荷排出ドレインと、前記各受光部に蓄えられた電荷を前記電荷排出ドレインに掃き出す電荷排出ゲートとを有し、前記センサ部の各受光部に蓄えられた電荷を排出するための電荷排出部と、
前記電荷排出ゲートにゲートパルスを印加して、前記各受光部に蓄えられた電荷を電源立上げ時点の一定時間内に前記電荷排出部へ掃き出すべく制御する時定数回路と、
電源立上げに応答して出力が所定の時定数で立ち上がるＣＲ時定数回路と、一定時間を設定するためのスレッシュホールドレベルにて前記ＣＲ時定数回路の出力を反転しその反転出力を前記電荷排出ゲートに印加するインバータとを有し、前記各受光部に蓄えられた電荷を、電源を立ち上げたときに前記一定時間前記電荷排出ゲートを制御することによって前記電荷排出ドレインに排出させる制御手段とを備え、
前記スレッシュホールドレベルが電源電圧の１／２よりも高く設定され、
前記センサ部、前記電荷転送レジスタ、前記電荷排出部および前記ＣＲ時定数回路が同一の基板上に形成されている
ことを特徴とする固体撮像装置。
【請求項４】
入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する受光部がライン状に複数個配列されてなるセンサ部と、
前記センサ部の各受光部から読み出された信号電荷を転送する電荷転送レジスタと、
前記センサ部の前記電荷転送レジスタとは反対側に形成された電荷排出ドレインと、前記各受光部に蓄えられた電荷を前記電荷排出ドレインに掃き出す電荷排出ゲートとを有し、前記センサ部の各受光部に蓄えられた電荷を排出するための電荷排出部と、
前記電荷排出ゲートにゲートパルスを印加して、前記各受光部に蓄えられた電荷を電源立上げ時点の一定時間内に前記電荷排出部へ掃き出すべく制御する時定数回路と、
電源立上げに応答して出力が所定の時定数で立ち上がるＣＲ時定数回路と、一定時間を設定するためのスレッシュホールドレベルにて前記ＣＲ時定数回路の出力を反転しその反転出力を前記電荷排出ゲートに印加するインバータとを有し、前記各受光部に蓄えられた電荷を、電源を立ち上げたときに前記一定時間前記電荷排出ゲートを制御することによって前記電荷排出ドレインに排出させる制御手段とを備え、
前記スレッシュホールドレベルが電源電圧の１／２よりも高く設定され、
前記センサ部、前記電荷転送レジスタおよび前記電荷排出部が同一の基板上に形成され、前記ＣＲ時定数回路が前記基板の外部に形成されている
ことを特徴とする固体撮像装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、リニアセンサ（ラインセンサ）やエリアセンサと称される固体撮像装置および固体撮像装置の駆動方法に関し、特に商品等の媒体に付されたバーコードを読み取るバーコード読取り想値のイメージセンサとして用いて好適な固体撮像装置および当該固体撮像装置の駆動方法に関する。
【０００２】
【従来の技術】
固体撮像装置、例えばＣＣＤリニアセンサの従来例を図１０に示す。このＣＣＤリニアセンサは、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する受光部１０１が一列に複数個配列されてなるセンサ列１０２と、このセンサ列１０２の各受光部１０１から読出しゲート１０３を介して読み出された信号電荷を一方向に転送するＣＣＤからなる電荷転送レジスタ１０４とを有する構成となっている。
【０００３】
読出しゲート１０３は、読出しパルスφＲＯＧが印加されることにより、センサ列１０２の各受光部１０１に蓄えられた信号電荷を電荷転送レジスタ１０４に一斉に読み出す。電荷転送レジスタ１０４は、２相の転送クロックφＨ１，φＨ２によって２相駆動されることにより信号電荷を転送する。
電荷転送レジスタ１０４の最終段には、転送されてきた信号電荷を検出して電圧に変換する例えばフローティング・ディフュージョン構成の電荷電圧変換部１０５が形成されている。この電荷電圧変換部１０５の出力電圧は、バッファ１０６を介して出力端子１０７からＣＣＤ出力として導出される。
【０００４】
上記構成のＣＣＤリニアセンサは、例えば、商品等の媒体に付されたバーコードを読み取るバーコード読取り装置のイメージセンサとして用いられる。
ところで、電源投入前のリニアセンサは熱的な平衡状態にあり、この平衡状態では受光部１１が電荷で溢れているため、電源投入（電源立上げ）直後には、不要な初期電荷の存在によって画素信号を正常に読み出すことができない。すなわち、不要電荷が掃き出された後でなければ、画素信号を正常に読み出すことができなく、よって装置の立上がりが遅くなる。
【０００５】
この不要な初期電荷は、センサ部の開口サイズ（センサ面積）が大きければ大きいほど多いため、通常の転送動作では、数ラインあるいは数十ライン分の電荷の読出し／転送を繰り返さなければ、受光部１０１の不要電荷を掃き出すことができない。特に、バーコード読取り装置に適用されるリニアセンサの場合は、１画素の開口サイズが１４μｍ×２００μｍと大きいことから、電源立上げ時の受光部１０１の初期電荷も大量であるため、この初期電荷を掃き出してから正常に動作するまでの装置の立上がりが非常に遅くなる。ちなみに、通常のリニアセンサにおける１画素の開口サイズは、例えば、７μｍ×７μｍや１４μｍ×１４μｍ程度と、バーコード読取り装置に用いられるリニアセンサに比べて小さい。
【０００６】
しかし、バーコード読取り装置の場合には、待機時は電源がオフ状態にあり、使用直前にユーザが電源スイッチをオンしたときには直ちに読取りを開始しなければならないため、電源オン時に素早くバーコードを読み取る必要がある。
このため、従来のＣＣＤリニアセンサでは、図１１に示すように、電源投入時からの一定期間では、転送クロックφＨ１，φＨ２の周波数を通常転送時の周波数よりも高くして信号電荷を高速転送することにより、初期電荷を素早く掃き出すようにしていた。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述したように、電源投入時に高速転送モードにて初期電荷を掃き出す構成の従来のリニアセンサでは、高速転送モード用の高い周波数と通常転送モード用の低い周波数の２種類の転送クロックφＨ１，φＨ２が必要であるため、これらクロックを発生するタイミングジェネレータが必要となり、構成が複雑で高価になるという問題があった。
また、高速転送モードでの転送クロックφＨ１，φＨ２の周波数を上げるにも限度があるため、電源投入後正常動作に移行するまでの時間を短縮するにも限界があった。
【０００８】
本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、高速転送等の機能を駆動系に持たせなくても、簡単な構成にて電源立上げ時に短時間で正常動作に移行可能な固体撮像装置および固体撮像装置の駆動方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明による固体撮像装置は、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する受光部がライン状に複数個配列されてなるセンサ部と、このセンサ部の各受光部から読み出された信号電荷を転送する電荷転送レジスタと、各受光部に蓄えられた電荷を排出するための電荷排出部と、各受光部に蓄えられた電荷を電源立上げ時の一定時間内に電荷排出部へ掃き出すべく制御する制御手段とを備え、前記電荷排出部が、前記センサ部の前記電荷転送レジスタとは反対側に形成された電荷排出ドレインと、前記制御手段による制御によって前記各受光部に蓄えられた電荷を前記電荷排出ドレインに掃き出す電荷排出ゲートとを有し、前記制御手段が、電源立上げに応答して出力が所定の時定数で立ち上がるＣＲ時定数回路と、前記一定時間を設定するためのスレッシュホールドレベルにて前記ＣＲ時定数回路の出力を反転しその反転出力を前記電荷排出ゲートに印加するインバータとからなり、前記スレッシュホールドレベルが電源電圧の１／２よりも高く設定された構成となっている。
【００１０】
【作用】
上記構成の固体撮像装置において、電源投入前、センサ部の各受光部は不要な初期電荷で溢れている。この初期電荷は、電源立上げ時に、制御手段による電荷排出ゲートの制御によって電荷排出ドレインへ強制的に掃き出される。このとき、各受光部の初期電荷が一度に電荷排出ドレインへ掃き出されることから、電源立上げ時、信号電荷を正常に読み出せる状態へ短時間で移行できる。また、前記一定時間を設定するためのスレッシュホールドレベルを電源電圧の１／２よりも高く設定することで、インバータをハイスレッシュホールド型インバータ構成とすることができるため、ＣＲ時定数回路のコンデンサおよび抵抗の値を大きくしなくても、センサー型インバータ構成の場合よりも一定時間を大きく設定できる。
【００１１】
【実施例】
以下、本発明の実施例を図面に基づいて詳細に説明する。
図１は、本発明の第１実施例を示す構成図である。図１において、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積するフォトダイオード等からなる受光部（画素）１が一列に複数個（例えば、２０００画素分）配列されてセンサ列２を構成している。
【００１２】
このセンサ列２の各受光部１に蓄えられた信号電荷は、読出しゲート３を介して電荷転送レジスタ４に一斉に読み出される。読出しゲート３には、クロック端子５を通して読出しパルスφＲＯＧが印加される。
一方、電荷転送レジスタ４には、クロック端子６，７を通して２相の転送クロックφＨ１，φＨ２が印加される。電荷転送レジスタ４はＣＣＤからなり、２相の転送クロックφＨ１，φＨ２によって２相駆動されることにより、各受光部１から読み出された信号電荷を一方向（図の右方向）へ転送する。
【００１３】
電荷転送レジスタ４の最終段には、転送されてきた信号電荷を検出して電圧に変換する例えばフローティング・ディフュージョン構成の電荷電圧変換部８が設けられている。この電荷電圧変換部８の出力電圧は、バッファ９を介して出力端子１０からＣＣＤ出力として導出される。以上により、例えば２０００画素のＣＣＤリニアセンサが構成されている。
【００１４】
また、本実施例においては、センサ列２の電荷転送レジスタ４と反対側に、電荷排出ゲート１１を挟んで電荷排出ドレイン１２が電荷排出部として形成されている。電荷排出ゲート１１は、通常はポテンシャルが浅い状態にあってセンサ列２の各受光部１に対してポテンシャルバリアとして機能する。
【００１５】
この電荷排出ゲート１１には、直流電源（装置電源）１３の立上げ時に、制御手段としての時定数回路１４から一定時間だけ制御電圧Ｖ１が印加される。
時定数回路１４は、センサ列２や電荷転送レジスタ４等と同一の基板１５上に形成（オンチップ）されており、直流電源１３から電源端子１６を通して印加される電源電圧Ｖｄｄに応答して一定時間だけ制御電圧Ｖ１を出力する。
【００１６】
次に、上記構成の第１実施例に係るＣＣＤリニアセンサの動作について、図２のタイミングチャートを参照しつつ説明する。
このＣＣＤリニアセンサでは、電源投入前、センサ列２の各受光部１には不要な電荷が初期電荷として蓄積されている。この状態において、電源が投入（電源オン）されると、時定数回路１４からは、電源端子１６を通して印加される電源電圧Ｖｄｄに応答して一定時間τ（例えば、１ｍsec.程度）だけ制御電圧Ｖ１が出力される。
【００１７】
この制御電圧Ｖ１は、電荷排出ゲート１１に印加される。すると、それまでセンサ列２の各受光部１に対してポテンシャルバリアとして機能していた電荷排出ゲート１１のポテンシャルが、制御電圧Ｖ１の印加によって深くなる。
これにより、センサ列２の各受光部１に蓄えられていた初期電荷が、電荷排出ゲート１１を介して電荷排出ドレイン１２へ掃き出されることになる。
【００１８】
電源投入時から一定時間τが経過すると、制御電圧Ｖ１が消滅する。すると、電荷排出ゲート１１のポテンシャルが浅くなり、センサ列２の各受光部１に対して再びポテンシャルバリアとして機能する。
その後は、読み取るべき画像情報（バーコード読取り装置のイメージセンサとして用いた場合にはバーコード情報）に対応した信号電荷がセンサ列２の各受光部１に蓄積される。
【００１９】
センサ列２の各受光部１に蓄えられた信号電荷は、読出しパルスφＲＯＧが読出しゲート３に印加されることにより電荷転送レジスタ４に一斉に読み出され、電荷転送レジスタ４が転送クロックφＨ１，φＨ２によって２相駆動されることによって順次転送される。
そして、電荷電圧変換部８で電圧に変換され、バッファ９を介して出力端子１０からＣＣＤ出力として導出される。
【００２０】
上述したように、センサ列２の電荷転送レジスタ４の反対側に電荷排出ゲート１１および電荷排出ドレイン１２を形成し、電源立上げ時に時定数回路１４から電荷排出ゲート１１に対して一定時間τだけ制御電圧Ｖ１を印加するようにしたので、電源投入前に各受光部１に蓄えられた不要な初期電荷を電荷排出ドレイン１２へ素早く掃き出すことができる。
これにより、簡単な構成にて電源立上げ時に短時間で正常動作に移行できることになる。
【００２１】
ここで、電源立上げ時における初期電荷の掃き出しの際には、必ずしも初期電荷の全てを掃き出す必要はなく、初期電荷を多少でも掃き出すことができれば、それ相応の効果を得ることができる。
また、初期電荷の掃き出し動作時に、読出しゲート１１に読出しパルスφＲＯＧを印加するとともに、電荷転送レジスタ４に転送クロックφＨ１，φＨ２を印加して通常の読出し／転送動作を並行して実行するようにすれば、電荷排出ゲート１１側からだけでなく、読出しゲート１１側からも初期電荷を掃き出すことができる。
【００２２】
図３は、本発明の第２実施例を示す構成図であり、図中、図１と同等部分には同一符号を付して示してある。
この第２実施例では、時定数回路１４を基板１５の外部に形成し、直流電圧Ｖｄｄの立上がりに応答して時定数回路１４から出力される制御電圧Ｖ１を、制御端子１７を通して基板１５内に取り込み、更に波形整形等の処理をなすバッファ１８を介して電荷排出ゲート１１に印加する構成となっており、それ以外は第１実施例の構成と全く同じである。
【００２３】
したがって、上記構成の第２実施例の動作は、第１実施例の場合と全く同じであり、同様の作用効果を奏する。なお、図４は、第２実施例に係るタイミングチャートである。
なお、この第２実施例においては、制御端子１７を通して基板１５内に取り込んだ制御電圧Ｖ１を、バッファ１８を通して電荷排出ゲート１１に印加するとしたが、波形整形等の処理が不要であれば、バッファ１８を通さずに直接電荷排出ゲート１１に印加するようにしても良い。
【００２４】
図５は、本発明の第３実施例を示す構成図であり、図中、図３と同等部分には同一符号を付して示してある。
この第３実施例では、第２実施例における時定数回路１４として、制御端子１７と接地間に接続されたコンデンサＣと、制御端子１７に一端が接続されかつ他端に電源電圧Ｖｄｄが印加される抵抗ＲとからなるＣＲ時定数回路１９を用いた構成となっている。
【００２５】
また、このＣＲ時定数回路１９の出力電圧Ｖ０を、制御端子１７を通して基板１５内に取り込み、インバータ２０を介して電荷排出ゲート１１に印加するようにしている。ここで、ＣＲ時定数回路１９の電源電圧立ち上がり特性は、
【数１】
Ｖ（ｔ）＝Ｖｄｄ・（１−ｅｘｐ（−ｔ／ＣＲ））
で表される。これを波形整形するために、インバータ２０が設けられているのである。
【００２６】
次に、上記構成の第３実施例に係るＣＣＤリニアセンサの動作について、図６のタイミングチャートを参照しつつ説明する。
先ず、電源が投入（電源オン）されると、これに応答してＣＲ時定数回路１９の出力電圧Ｖ０が、数１の式で表される電源電圧立ち上がり特性をもって徐々に上昇する。また、この出力電圧Ｖ０を入力とするインバータ２０の出力電圧である制御電圧Ｖ１は、ほぼ電源投入時に立ち上がる。
【００２７】
この制御電圧Ｖ１が電荷排出ゲート１１に印加されると、それまでセンサ列２の各受光部１に対してポテンシャルバリアとして機能していた電荷排出ゲート１１のポテンシャルが、制御電圧Ｖ１の印加によって深くなる。
これにより、センサ列２の各受光部１に蓄えられていた初期電荷が、電荷排出ゲート１１を介して電荷排出ドレイン１２へ掃き出されることになる。
【００２８】
ＣＲ時定数回路１９の出力電圧Ｖ０が上昇し、電源投入時点から一定時間τの経過後にインバータ２０のスレッシュホールドレベルに達すると、インバータ２０の出力が反転し、制御電圧Ｖ１が消滅する。すると、電荷排出ゲート１１のポテンシャルが浅くなり、センサ列２の各受光部１に対して再びポテンシャルバリアとして機能する。その後は、バーコード情報に対応した信号電荷がセンサ列２の各受光部１に蓄積される。
センサ列２の各受光部１からの信号電荷の通常の読出し／転送は、第１実施例の場合と同様にして行われる。
【００２９】
なお、この第３実施例では、ＣＲ時定数回路１９を基板１５の外部に配する構成としたが、第１実施例の場合と同様に、オンチップすることも可能である。
また逆に、インバータ２０をオンチップする構成としたが、基板１５の外部に配するようにしても良い。ただし、基板１５外に配すると、インバータ２０のための電源が必要になるので、オンチップした方が好ましい。
【００３０】
図７は、インバータ２０の回路構成の一例を示す回路図である。同図に示すように、インバータ２０は、電源Ｖｄｄと接地間に直列に接続されたＰチャネル形ＭＯＳトランジスタＭ１およびＮチャネル形ＭＯＳトランジスタＭ２からなるＣＭＯＳ構成となっている。
そして、両ＭＯＳトランジスタＭ１，Ｍ２の各ゲートの共通接続点に入力電圧Ｖｉｎが印加され、各ドレインの共通接続点から出力電圧Ｖｏｕｔが導出されるように配線されている。
【００３１】
この種のインバータを、一般的なロジック回路に適用する場合には、スレッシュホールドレベルを電源電圧Ｖｄｄのほぼ１／２（Ｖｄｄ／２）に設定した、図８の破線の如き入出力特性を示す、いわゆるセンター型インバータ構成とするのが一般的である。
これに対し、本例では、スレッシュホールドレベルを電源電圧Ｖｄｄの１／２よりも高く設定した、図８の実線の如き入出力特性を示す、いわゆるハイスレッシュホールド型インバータ構成としている。
【００３２】
このように、インバータ２０をハイスレッシュホールド型インバータ構成とすることにより、図９の波形図から明らかなように、ＣＲ時定数回路１９のコンデンサＣ及び抵抗Ｒの値を大きくしなくても、センター型インバータ構成の場合よりも一定時間τを大きく設定できる。
【００３３】
換言すれば、同じ一定時間τを設定する場合を考えると、ＣＲ時定数回路１９のコンデンサＣ及び抵抗Ｒの値を、センター型インバータの場合よりも小さくできるので安価な部品を使えることになり、コスト面で有利となる。一例として、容量値が大きな場合には高価な電解コンデンサやタンタルコンデンサを用いなければならないが、容量値が小さな場合には安価なセラミックコンデンサで対応できることになる。
【００３４】
インバータ２０をハイスレッシュホールド型構成のものとするには、Ｐチャネル形ＭＯＳトランジスタＭ１の相互コンダクタンスをｇm1、Ｎチャネル形ＭＯＳトランジスタＭ２の相互コンダクタンスをｇm2とするとき、ｇm1＞ｇm2となるように、具体的にはｇm2／ｇm1を１／２〜１／１０程度に設定すれば良い。
また、ｇm2／ｇm1比を変えるには、一例として、Ｐチャネル形ＭＯＳトランジスタＭ１及びＮチャネル形ＭＯＳトランジスタＭ２の各利得を表わすパラメータであるＷ（チャネル幅）／Ｌ（チャネル長）を変えれば良い。
【００３５】
なお、本例では、インバータ２０としてＣＭＯＳ構成のものを用いたが、これに限定されるものではなく、Ｎチャネル形ＭＯＳを用いたＥ／Ｄ構成やＥ／Ｅ構成など他の構成のインバータでも良く、さらにはノイズに強いシュミットトリガーインバータであっても良い。
これらのインバータを用いた場合にも、ハイスレッシュホールド型インバータ構成とすることで、上記と同様の効果を得ることができる。
【００３６】
なお、上記各実施例においては、不要な初期電荷を掃き出すために電荷排出ゲート１１および電荷排出ドレイン１２を新たに設けた構成としたが、いわゆる電子シャッター機能を持つリニアセンサに適用すれば、シャッターゲート及びシャッタードレインを電荷排出ゲート１１および電荷排出ドレイン１２として兼用できるので、時定数回路を追加するのみの簡単な構成で所期の目的を達成できることになる。
【００３７】
また、上記各実施例では、センサ列２の各受光部１の初期電荷を、電荷排出ゲート１１を介して電荷排出ドレイン１２へ掃き出すいわゆる横型構成としたが、基板１５に制御電圧Ｖ１を印加することによって初期電荷を基板１５に掃き出すいわゆる縦型構成であっても良い。
さらに、本発明は、ＣＣＤリニアセンサへの適用に限定されるものではなく、ＣＣＤに限らずエリアセンサを含め全ての固体撮像装置に適用可能である。
【００３８】
【発明の効果】
以上説明したように、本発明によれば、センサ部の各受光部に蓄えられた電荷を排出するための電荷排出ゲートおよび電荷排出ドレインからなる電荷排出部を設け、装置電源の立上げ時に、不要な初期電荷を電荷排出ゲートを制御することによって電荷排出ドレインへ強制的に掃き出すように構成したので、高速転送などの機能を駆動系に持たせなくても、簡単な構成にて電源立上げ時に短時間で正常動作に移行できることになる。また、インバータのスレッシュホールドレベルを電源電圧の１／２よりも高く設定することで、当該インバータをハイスレッシュホールド型インバータ構成とすることができるため、ＣＲ時定数回路のコンデンサおよび抵抗の値を大きくしなくても、センサー型インバータ構成の場合よりも一定時間を大きく設定できる。
【図面の簡単な説明】
【図１】本発明の第１実施例を示す構成図である。
【図２】第１実施例に係るタイミングチャートである。
【図３】本発明の第２実施例を示す構成図である。
【図４】第２実施例に係るタイミングチャートである。
【図５】本発明の第３実施例を示す構成図である。
【図６】第３実施例に係るタイミングチャートである。
【図７】インバータの回路構成の一例を示す回路図である。
【図８】インバータの入出力特性を示す特性図である。
【図９】電源立上げ時におけるインバータの出力波形を示す波形図である。
【図１０】従来例を示す構成図である。
【図１１】従来例に係るタイミングチャートである。
【符号の説明】
１  受光部（画素）
２  センサ列
３  読出しゲート
４  電荷転送レジスタ
８  電荷電圧変換部
１１  電荷排出ゲート
１２  電荷排出ドレイン
１４  時定数回路
１９  ＣＲ時定数回路
２０  インバータ
【図１】
0003822919.tif 000002
【図２】
0003822919.tif 000003
【図３】
0003822919.tif 000004
【図４】
0003822919.tif 000005
【図５】
0003822919.tif 000006
【図６】
0003822919.tif 000007
【図７】
0003822919.tif 000008
【図８】
0003822919.tif 000009
【図９】
0003822919.tif 000010
【図１０】
0003822919.tif 000011
【図１１】
0003822919.tif 000012