(57)【特許請求の範囲】
【請求項１】
素子形成基板上に素子を形成する工程と、転写先基板上に第１の配線を形成する工程と、前記第１の配線が形成された前記基板上に添加材を加えた層間絶縁膜源を塗布し、焼成することで層間絶縁膜を形成する工程と、前記層間絶縁膜上に第２の配線を形成する工程と、前記第２の配線が形成された前記層間絶縁膜上にアクリル系樹脂を塗布してアニールして軟化させて平坦化膜を形成する工程と、前記層間絶縁膜及び前記平坦化膜をエッチングして前記第１の配線及び前記第２の配線上にコンタクト部を形成する工程と、前記素子形成基板上に形成された前記素子を中間転写基板に接着する工程と、前記素子を前記中間転写基板に接着した後に前記素子形成基板を除去する工程と、前記素子形成基板を除去した後に前記中間転写基板に接着された前記素子を前記転写先基板上に設けられた凸部上に設けられた接着層上に選択的に転写する工程と、前記転写先基板上に転写された前記素子と前記コンタクト部を通じて前記配線とを接続する工程とを具備する事を特徴とするアクティブマトリクス基板の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はアクティブマトリクス基板及びその製造方法に関する。
【０００２】
【従来の技術】
液晶ディスプレイ（ＬＣＤ）は、薄型で低消費電力でありカラー表示も可能である為、ノート型パソコン等に広く用いられており、その表示品位は電子情報のみならず、テレビ放送等の表示にも適用できるものである。
【０００３】
例えば、アクティブマトリクス型ＬＣＤは、ガラス基板上に、アモルファスシリコンや多結晶シリコンを活性層とした薄膜トランジスタ（ＴＦＴ）をマトリクス状に形成し、対向ガラス基板と５μｍ程度のギャップを設けて固定し、その間に液晶を注入して、高画質なフルカラー表示の得られるフラットパネルディスプレイとして利用されている。
【０００４】
図３５に、従来のアクティブマトリクス型ＬＣＤの画素部の断面図を示す。
【０００５】
ガラス基板３５０１上に走査線３５０２、補助容量線３５０３が形成され、その上にゲート絶縁膜３５０４が形成される。その上に画素電極３５０５が形成される。ＴＦＴ部３５０６には半導体層３５０７、チャネル保護絶縁膜３５０８、チャネル保護絶縁膜３５０８上で絶縁されているドープされた半導体層３５０９が積層されている。ドープされた半導体層３５０９上にソース電極３５１０とドレイン電極３５１１が設けられている。ソース電極３５１０は信号線（図示せず）と接続し、ドレイン電極３５１１は画素電極３５０５と接続する。これらＴＦＴ部３５０６の上に保護絶縁膜３５１２が形成されている。
【０００６】
近年、これらのＬＣＤは広視野角化技術の発展で、ＬＣＤに特有の視野角依存性の問題も解決しつつあり、さらにＴＦＴアレイはガラス基板上に形成できる為、対角１０インチ〜２５インチ程度の比較的大きなディスプレイが実現出来る。
【０００７】
しかし、ハイビジョンテレビ（ＨＤＴＶ）で期待される、対角４０インチ〜６０インチ程度といった大画面のＴＦＴアレイの実用化は、約１メートル四方以上の超大型ガラス基板を使用できる製造ラインを構築するのにコストがかかる等の問題が残っている。
【０００８】
これに対して、複数のＴＦＴアレイ基板を接合して大型化する方法が知られている（例えば、特許文献１参照。）。しかし、接合部の精度が悪い為に接合部の開口率が低下する、５μｍ程度の厚さの液晶層からすると接合部の高さ制御が十分でない為に歩留まりが悪い、等の問題があった。
【０００９】
他方、ＬＣＤの特長である低消費電力をさらに生かして、いつでもどこでも電子情報を見る事が出来るモバイル情報機器も広く用いられるようになっており、今後、記録媒体へ印刷したものと同様程度の、１５０〜３００画素／インチ（ｐｉｘｅｌ／ｉｎｃｈ：ｐｐｉ）程度といった超高精細の表示が期待されている。
【００１０】
これらモバイル情報機器は、低消費電力と共に軽量化が重要である。Ａ４の大きさで、０．７ｍｍ厚程度のガラス基板を用いて液晶セルを形成すると、基板のみで２２０ｇ程度、セルを固定するベゼル等を含めると４００ｇ程度以上になる。
【００１１】
重量は、基板をプラスチック基板とする事で１／２程度となり、フィルム基板などを用いる事でさらに軽量になり、モバイル情報機器への適用が可能となる。そこで、プラスチック基板、フィルム基板上へのＴＦＴ作製の試みがなされている。しかしこれらの基板へのＴＦＴ作製は、プロセス温度を低温化する事が必要であり、プロセス温度の低温化の為にＴＦＴ性能が劣化して、画質、画素数等に制限が出る事が考えられる。さらにこれらの基板は熱膨張係数が大きく、塑性変形する温度も低い為に、高精細化が不可能である事も予想され、問題となっている。
【００１２】
【特許文献１】
特開平１０−２６８３３２号公報（第４−１０頁、第１図）
【００１３】
【発明が解決しようとする課題】
上に述べたように、対角約４０インチ〜６０インチといった大画面のＴＦＴアレイの実用化は、製造ラインを構築するのにコストがかかる等の問題があった。また、基板の厚さを変えたり、ガラス基板以外の異なる材料を用いた基板に、素子を形成する事も、プロセス温度や、基板の塑性変形などで問題があった。
【００１４】
【課題を解決するための手段】
そこで本発明の第１は、素子形成基板上に素子を形成する工程と、転写先基板上に第１の配線を形成する工程と、前記第１の配線が形成された前記基板上に添加材を加えた層間絶縁膜源を塗布し、焼成することで層間絶縁膜を形成する工程と、前記層間絶縁膜上に第２の配線を形成する工程と、前記第２の配線が形成された前記層間絶縁膜上にアクリル系樹脂を塗布してアニールして軟化させて平坦化膜を形成する工程と、前記層間絶縁膜及び前記平坦化膜をエッチングして前記第１の配線及び前記第２の配線上にコンタクト部を形成する工程と、前記素子形成基板上に形成された前記素子を中間転写基板に接着する工程と、前記素子を前記中間転写基板に接着した後に前記素子形成基板を除去する工程と、前記素子形成基板を除去した後に前記中間転写基板に接着された前記素子を前記転写先基板上に設けられた凸部上に設けられた接着層上に選択的に転写する工程と、前記転写先基板上に転写された前記素子と前記コンタクト部を通じて前記配線とを接続する工程とを具備する事を特徴とするアクティブマトリクス基板の製造方法を提供する。
【００２４】
【発明の実施の形態】
以下に、本発明の実施形態を詳細に説明するが、本発明はこれらの実施形態に限定されるものではない。
【００２５】
まず、本発明の第１の実施形態について説明する。本実施形態は、アモルファスシリコンＴＦＴ（以下ＴＦＴとする）を素子形成基板で形成し、中間転写基板に転写した後、さらに配線などを形成した転写先基板に転写してアクティブマトリクス基板とし、液晶表示装置を作製する。
【００２６】
本実施形態のアクティブマトリクス基板１０１全体の平面図を図１に、図１の１つのＴＦＴ部分の拡大図を図２に、図２のａ−ａ′間の断面図を図３に示し、この３図を用いて本実施形態のアクティブマトリクス基板１０１の構成を説明する。図１では図２に示すＴＦＴの詳細は、省略している。
【００２７】
図１に示すように、本実施形態のアクティブマトリクス基板１０１の各画素にはＴＦＴ１０２と画素電極１０３が設けられ、アレイ状に形成されている。ＴＦＴ１０２はそれぞれ、画素電極１０３、信号線１０４、走査線１０５と接続している。
【００２８】
各画素は図３に示すように、ガラスから成る転写先基板３０１上に走査線１０５が形成され、層間絶縁膜３０２、信号線１０４、平坦化膜３０３が積層される。その上に、ＴＦＴ１０２として接着層３０４、アンダーコート層３０５、ゲート電極３０６、ゲート絶縁膜３０７、半導体層３０８、チャネル保護絶縁膜３０９が積層され、その上に、チャネル保護絶縁膜３０９の上部が除去されたｎ型半導体層３１０、ｎ型半導体層３１０上にソース電極３１１、ドレイン電極３１２が設けられている。さらにその上にパッシベーション膜３１３が形成され、ソース電極３１１、ドレイン電極３１２部分にコンタクトホール３１４が設けられている。また、ドレイン電極３１２に接続して画素電極１０３が平坦化膜３０５上に設けられている。
【００２９】
図２に示すように、走査線１０５、ゲート電極３０６には各々コンタクト部２０１が設けられ、接続電極２０２を通じて走査線１０５とゲート電極３０６が接続されている。また、信号線１０４はコンタクト部２０１、接続電極２０３、コンタクトホール３１４を通じてＴＦＴ１０２のソース電極３１１に接続している。画素電極１０３には、図２に示すように、補助容量線２０４を設けても良い。補助容量線２０４は画素電極３０５電圧の保持、及び液晶の誘電異方性による走査線パルスの容量カップリングノイズの信号電圧依存性の低減、等に用いられる。補助容量線は図２のように、信号線１０４と同じ層に設け信号線１０４に平行とするほか、走査線１０５と同じ層に設け走査線１０５に平行にする、または前段の走査線１０５を兼ねる等としても良い。補助容量線２０４は電源（図示せず）に接続し適当な電圧を加えれば良い。
【００３０】
まず、図４を用いて素子形成基板４０１上でのＴＦＴ１０２の製造方法を説明する。
【００３１】
ガラスから成る素子形成基板４０１上には、エッチングストッパー層４０２が設けられている。このエッチングストッパー層４０２は、ガラスエッチングのストッパーとして機能し、例えばタンタル酸化膜等の金属酸化膜や窒化膜等で形成する。
【００３２】
その上に、例えばシリコン酸化膜またはシリコン窒化膜から成るアンダーコート層３０５を形成する。
【００３３】
この上に、ＭｏＴａ、ＭｏＷ等から成るゲート電極３０６を形成し、それを覆うようにプラズマＣＶＤ法を用いて、シリコン窒化膜でゲート絶縁膜３０７を厚さ４００ｎｍ程度形成する。このゲート絶縁膜３０７はシリコン窒化膜とシリコン酸化膜との積層で形成しても良い。半導体層３０８としてアモルファスシリコン層を厚さ５０ｎｍ程度、チャネル保護絶縁膜３０９としてシリコン窒化膜を厚さ１００〜４００ｎｍ程度形成した後、裏面露光によりチャネル保護絶縁膜３０９をゲート電極３０６に自己整合させて加工する。
【００３４】
次に燐をドープしたｎ型半導体３１０をＣＶＤで成膜する。このｎ型半導体層３１０をパターニングして、チャネル保護絶縁膜３０９上のｎ型半導体層３１０を除去する。ｎ型半導体層３１０上にはソース電極３１１、ドレイン電極３１２を形成する。さらに、プラズマＣＶＤにより、シリコン窒化膜から成るパッシベーション膜３１３を成膜し、ソース電極３１１、ドレイン電極３１２部分にコンタクトホール３１４を形成する。アンダーコート層３０５からパッシベーション膜３１３までのＴＦＴ１０２の高さは５００ｎｍ〜２μｍ程度とする。
【００３５】
次に図５から図９を用いて素子形成基板４０１から中間転写基板７０１への転写を説明する。図５から図９では、素子の詳細な構成等は省略している。
【００３６】
図５に示すように、素子形成基板４０１上にエッチングストッパー層４０２、アンダーコート層３０５、ＴＦＴ１０２が形成されている。各ＴＦＴ１０２毎には、図６のように保護膜６０１を設ける。保護膜６０１としては本実施形態ではゴム系ネガレジストを用いたが、その他、耐熱性を有し、機械的強度のある有機樹脂等でも良い。保護膜６０１は、図４の点線で示すように、縦横ともＴＦＴ１０２より２〜４０μｍ程度大きくなるよう形成し、ＴＦＴ１０２全体を覆うようにする。
【００３７】
その後、ドライエッチングを行う等して、図７のようにＴＦＴ１０２部分以外のエッチングストッパー層４０２、アンダーコート層３０５を除去し、各ＴＦＴ１０２毎に分離する。
【００３８】
次に、図７に示すように透明なガラスから成る中間転写基板７０１上に、ＴＦＴ１０２毎に対応する位置に光吸収体７０２を形成し、全体に接着・剥離層７０３を形成する。光吸収体７０２としては例えば、ＭｏＴａ、ＭｏＷなどの中間転写基板７０１側を黒化した金属膜によって形成する。光吸収体７０２は、熱伝導の良いものが好ましい。接着・剥離層７０３は熱を受けると粘性が下がり接着力が低下する、アピーゾンプロダクツリミテッド製アピエゾンワックス等の、ワックスやロウ等を用いれば良い。また、日東電工株式会社製リバアルファ等、加熱する事により発泡し、接着力が低下するものを用いても良い。中間転写基板７０１は、素子形成基板４０１と熱膨張率が近いものが好ましい。
【００３９】
この光吸収体７０２と各ＴＦＴ１０２の保護膜６０１を位置合せし、図８のように接着・剥離層７０３と保護膜６０１を接着する。
【００４０】
次に、中間転写基板７０１周縁部の側面をテープ等で保護し、フッ酸と界面活性剤の混合液で中間転写基板７０１をエッチングする。エッチングは、エッチングストッパー層４０２で停止するよう、調整する。
【００４１】
また、エッチングストッパー層４０２を設ける代わりに、アモルファスシリコンとシリコン窒化膜の積層等として、その下層にレーザーアブレーションを起こしやすい材料を設け、素子形成基板４０１を通してレーザー光を当てる事により、ＴＦＴ１０２を分離しても良い。レーザーアブレーションしやすい材料としては、水素化アモルファスシリコンや、低温成膜したシリコン窒化膜などガスを含有した絶縁膜、イミド化率が低いポリアミド等でも良い。
【００４２】
以上の様にして、図９に示すように中間転写基板７０１にＴＦＴ１０２を転写する事が出来る。
【００４３】
次に、転写先基板３０１の配線の形成方法を図１０から図１４を用いて説明する。
【００４４】
転写先基板３０１の材料としては、無アルカリガラス、ソーダライムガラス等のガラス基板、またはプラスチック基板等でも良い。本実施形態では無アルカリガラスのガラス基板を用いる。
【００４５】
まず、図１０に示すように転写先基板３０１上に、スクリーン印刷で導電ペーストを塗布し、パターン形成して、４５０〜６００℃程度でアニールする事により、膜厚１〜５μｍ程度の走査線１０５を形成する。線幅は３０μｍとする。走査線１０５の形成方法としては他にも、三井・デュポンポリケミカル（株）製のＦｏｄｅｌ等の導電性と感光性を有するフィルムを張り付け、フォトマスクを露光してパターンを形成する事により形成しても良いし、蒸着やスパッタにより薄膜を形成し、レジストをマスクにして露光現像を行い、エッチングをする事も可能である。
【００４６】
次に、図１１に示すように燐を含有したシリコン酸化膜を塗布し、約６００℃で焼成して、これを２層重ねる事により層間絶縁膜３０２を形成する。この様に添加材を加え、低温でリフローする事により、ピンホールの少ない層間絶縁膜３０２を形成する事が出来る。層間絶縁膜３０２は無機膜のほかにポリイミドやアクリル樹脂、ベンゾシクロブテン（ＢＣＢ）等で形成しても良い。
【００４７】
層間絶縁膜３０２上に、図１２に示すように信号線１０４を走査線１０５と同様な材料、方法で形成し、線幅３０μｍ程度、膜厚１〜３μｍ程度とする。その上に、図１３に示すように平坦化膜３０３を形成する。平坦化膜３０３はアクリル系樹脂を２〜２０μｍ程度塗布してアニールで軟化させる事により、表面の凹凸を約０．５μｍ以下とした。さらに平坦化膜３０３としては、ＢＣＢを用いる事も、平坦性を得る上で有効である。また、無機絶縁膜を形成し、研磨しても良い。
【００４８】
さらに図１４のように、層間絶縁膜３０２、平坦化膜３０３に、フォトレジストを塗布し露光現像してマスクを作製し、エッチングを行う事により信号線１０４、走査線１０５上に、コンタクト部２０１を設ける。
【００４９】
これらの配線を形成した転写先基板３０１に、中間転写基板７０１上のＴＦＴを転写する。この転写工程を、図１５から図１８を用いて説明する。図１５から図１８ではＴＦＴ１０２の詳細な部分等については省略している。
【００５０】
まず図１５のように、配線を形成した転写先基板３０１の平坦化膜３０３上に素子を接着する為の接着層１５０１をスクリーン印刷などで塗布して形成する。接着層１５０１はアクリル系樹脂とし、厚さは０．１〜１μｍ程度とした。接着層１５０１の上に中間転写基板７０１を位置合わせし、転写するＴＦＴ１０２と接着層１５０１を接着する。その後、中間転写基板７０１を通して転写するＴＦＴ１０２の上部を選択的に光照射して、光吸収体７０２を加熱する。熱により接着・剥離層７０３の接着力が低下し、ＴＦＴ１０２は中間転写基板７０１から分離して、転写先基板３０１に接着される。光照射方法としては、中間転写基板７０１上の転写しないＴＦＴ１０２に光が当たらない様、適当な遮光マスク１５０２を設け、全面に光照射を行っても良い。また、接着層１５０１の下に、台座となる凸部を設けても良い。
【００５１】
ここでは光吸収体７０２を用いたが、光吸収体７０２の代わりにＴａなどの抵抗の大きい金属から成る薄膜発熱体を用いて、電圧をかける事により発熱させても良い。この場合は、それぞれの薄膜発熱体は、マトリクス制御するなどして転写したいＴＦＴ１０２を選択的に発熱させ用いても良い。また、熱で接着性が低下する接着・剥離層７０３の代わりに、熱で接着し、紫外線で接着性が低下する物質、例えば紫外線で分解しやすいベンゾフェロン等を含む、アクリル系粘着剤などを用いても良い。その際には、転写したいＴＦＴ１０２に選択的に紫外線を照射しても良いし、ＴＦＴ１０２の大きさの部分開口を設けたマスクパターンを形成し、紫外線を照射しても良い。
【００５２】
図１６のようにＴＦＴ１０２の転写を繰り返し、ＴＦＴ１０２を所定の位置に接着する。また、熱工程や、紫外線照射などによりこの接着をより強固にする工程を設けても良い。
【００５３】
次に図１７に示すように、保護膜６０１をレジスト剥離液を用いて除去する。保護膜６０１はＴＦＴ１０２を全て転写した後に除去しても、１回の転写の度に除去する事を反復しても良い。
【００５４】
その後、転写先基板３０１全面にＩＴＯから成る膜をスパッタで成膜した後、フォトレジストを塗布してパターニングする事により、図１８のように信号線１０４とＴＦＴ１０２を接続する為の接続電極２０３等を形成する。同時に画素電極１０３も形成する。以上により、図１に示すような、液晶表示装置に用いるアクティブマトリクス基板１０１を完成する。
【００５５】
本実施形態では、中間転写基板７０１と、転写先基板３０１のＴＦＴ１０２の素子形成密度が異なる。この様に、転写元基板と転写先基板の素子形成密度が異なる場合のＴＦＴ１０２の転写方法について、図１９から図２３を用いてさらに説明する。図１９から図２３ではＴＦＴ１０２の構成などの詳細は省略してある。
【００５６】
まず、ＴＦＴ１０２を素子形成基板４０１上で形成する。その際、転写先基板３０１上でのＴＦＴ１０２の密度とは異なる密度でＴＦＴ１０２を形成し、ＴＦＴ１０２の縦方向、横方向とも転写先基板３０１でのＴＦＴ１０２密度の整数倍の密度で形成すると、生産性が高くなり好ましい。本実施形態では、ＴＦＴ１０２の縦、横方向とも転写先基板３０１での２倍の密度でＴＦＴ１０２を形成する例を説明する。
【００５７】
このＴＦＴ１０２を図１９のように中間転写基板７０１に転写する。また、転写先基板３０１は、信号線１０４、走査線１０５等を形成する。
【００５８】
次に、図２０の様に、１回目の転写では転写先基板３０１上のＴＦＴ１０２の４個分の領域にＴＦＴ１０２が転写される。中間転写基板７０１は、転写先基板３０１の４倍の密度にＴＦＴ１０２が形成されている為、中間転写基板７０１上の１つ飛びのＴＦＴ１０２が選択的に転写される。
【００５９】
１回目の転写の後、図２１、図２２、図２３のように、中間転写基板７０１をずらし、１つ飛びずつ転写する事を繰り返す。これにより、対角５２インチのＨＤＴＶを作製する場合は、画素ピッチが横方向が２００μｍ程度、縦方向が６００μｍ程度である為、素子形成基板４０１に各ＴＦＴ１０２を１００μｍ×１００μｍ程度以下に形成すれば、素子形成基板４０１の大きさは、転写先基板３０１の１２分の１で良い。また、素子形成基板４０１を６５０ｍｍ×６５０ｍｍ程度のものを用いれば、対角５２インチのＨＤＴＶ用の４枚分のＴＦＴ１０２が得られる。
【００６０】
このようにして得られたアクティブマトリクス基板１０１に、図２４に示すように、カラーフィルタ２４０１、対向電極２４０２を設けた対向ガラス基板２４０３を組み合わせて、２μｍ〜６μｍ程度の適当なセルギャップを設けて固定し、間に液晶層２４０４を注入する事で、液晶表示装置を得る事が出来た。
【００６１】
この液晶表示装置は、１６個のＴＦＴ１０２を１つ飛びに転写し、４回の位置合わせで転写出来るので生産性が高い。同時に複数のＴＦＴ１０２を転写し、少ない転写回数で全てのＴＦＴ１０２を転写できるので、生産性向上と共に、均一性の確保、歩留まり向上等の効果もある。また、素子形成基板４０１上でのＴＦＴ１０２形成は既存の製造ラインが使用できる為に、投資コストの低減も可能となる。さらに、配線、層間ショートなども適宜必要に応じて、リペアを行う事が出来る為、生産性が高い。ＴＦＴ１０２の不良についても容易に対応できる。例えば、素子形成基板４０１上のＴＦＴ１０２の不良をアレイテスタ等で測定し、不良なＴＦＴを転写せずに、後に転写しなかった部分に良品のＴＦＴを転写すれば良い。
【００６２】
また、ＴＦＴ１０２は各ＴＦＴ１０２毎に分離されたアンダーコート層３０５上に設けられている為、ＴＦＴ１０２の下層膜に歪みを与える事無く、信頼性が向上する。歪緩和は、ＴＦＴ素子特性を変化させる事を抑えるばかりでなく、はがれ不良などの転写時の接着信頼性の向上に効果がある。
【００６３】
さらに本実施形態では、ゲート絶縁膜３０７の膜厚が数百ｎｍ程度、寸法精度が数μｍ程度といったＴＦＴを高精度の製造ラインで製造し、パターン精度が３０μｍ程度といった、要求精度の緩い配線を大型基板に形成したものと組み合わせる事が可能となり、大画面のディスプレイが低いコストで実現可能となる。
【００６４】
なお、転写する素子の単位としては、１つのＴＦＴ１０２だけでなく、複数のトランジスタで構成される回路とする事も可能である。選択用のトランジスタと、その出力で制御される駆動用のトランジスタを転写により形成し、液晶やＥＬの駆動装置としても適用する事もできる。
【００６５】
次に本発明の第２の実施形態について説明する。本実施形態では、素子単独でなく、配線、画素電極等の構成を全体的に形成し、複数回転写する事によって１枚のアクティブマトリクス基板１０１を形成する。本実施形態のアクティブマトリクス基板１０１の形成方法を図２５から図３０を用いて示す。図２５から図３０では、ＴＦＴ１０２の構成等は省略している。
【００６６】
図２５に示すように、ガラスなどの素子形成基板４０１上に、エッチングストッパー層４０２、アンダーコート層３０５を積層し、ＴＦＴ１０２、信号線１０４、走査線１０５、画素電極１０３等を形成する。本実施形態においては、各層は第１の実施形態と同様に形成する。次に、素子や配線を形成した素子領域２５０１を全て覆うように保護膜６０１を形成し、保護膜６０１と同じ大きさにエッチングストッパー層４０２、アンダーコート層３０５をエッチングする。保護膜６０１は露光現像による加工により、１〜２０μｍ程度の端部の精度が得られた。
【００６７】
次に、図２６に示すように第１の実施形態と同様な接着・剥離層７０３の形成された中間転写基板７０１に、素子形成基板４０１の保護膜６０１を接着する。その後、図２７のように素子形成基板４０１をエッチング除去する。図２８のように接着層１５０１を設けた転写先基板３０１に素子形成領域２５０１を位置合わせし、中間転写基板７０１を通して接着・剥離層７０３を加熱し、接着力を弱め、転写する。図２９のように１回目の転写後に保護膜６０１をレジスト剥離液を用いて除去しても良いし、２回目の転写が終り、全ての素子、配線等を転写してから除去しても良い。このようにして、図３０のようなアクティブマトリクス基板１０１が完成する。
【００６８】
本実施形態の様に、素子や配線等を形成したものを２枚転写して、１つの大きなアクティブマトリクス基板１０１を形成するには、境界の接合精度が問題となる。
【００６９】
図３１は素子や配線を形成した２枚の素子形成基板４０１を元に転写先基板３０１を形成した図であり、図３２は図３１のｂ−ｂ′の断面図である。図３１、図３２では、ＴＦＴ１０２の構成等は省略している。本実施形態で図３１の様な素子形成基板４０１から転写先基板３０１を形成したところ、図３２に示すように同じ素子形成基板４０１内の信号線１０４と画素電極１０３の間隔Ｌｇ１と、素子形成基板４０１の突き合わせ部の信号線１０４と画素電極１０３の間隔Ｌｇ２はどちらも等しく８〜１５μｍ程度と出来る。これはＨＤＴＶのような高精細画素にも適用でき、大画面で、画素開口率の高く明るい表示を得る事が出来る。この構造では、従来のような、１枚の基板から形成したアクティブマトリクス基板と同様に、画素や信号線の配置が出来る為に、カップリングによる画素電圧変動がアクティブマトリクス基板１０１の突き合わせ部で発生せずに、良好な画質が得られる。
【００７０】
また、図３３は図３１と同様であるが、素子形成基板４０１の突き合わせ部のマージンを広げる為に突き合わせ部を中心とした線対称としている。図３４は図３３のｃ−ｃ′の断面図である。図３３、図３４ではＴＦＴ１０２の構成等は省略している。この場合、素子形成基板４０１内の画素電極１０３間の間隔、Ｌｐ１と、素子形成基板４０１の突き合わせ部の画素電極１０３間の間隔、Ｌｐ２が、等しければ良く、信号線１０４の幅を３０μｍ程度、画素電極１０３と信号線１０４間の間隔を５μｍ程度とするとＬｐ１＝Ｌｐ２＝４０μｍ程度とすれば良く、作製が容易となる。
【００７１】
なお、アクティブマトリクス基板１０１の突き合わせ部には配線が無い為に、配線と画素電極１０３の間の容量カップリングが通常とは異なる。よって、必要に応じて信号を補償すれば良い。
【００７２】
本実施形態では、大型のアクティブマトリクス基板１０１を作製する際に、２枚の基板を接合する必要が無い為に、２枚の基板の突き合わせ部で厚みが大きくなる、２枚の基板で素子や配線を形成した領域の高さが異なり対向基板と接触する、等の問題が避けられる。
【００７３】
また、本実施形態では転写先基板３０１としてガラス基板を用いたが、プラスチック基板、樹脂フィルム、セラミックス基板、金属薄板基板、等を用いる事も出来る。従来、プラスチック基板や樹脂フィルムなどでは、熱変形や熱膨張率の大きさから、高精細な画素を精密に作製する事が困難であった。しかし本発明の方式では、素子形成基板４０１の精度は従来のガラス基板の精度と同様なものと出来、それを転写すれば良い為、２００ｐｐｉといった高精細画像をプラスチック基板や樹脂フィルムなどに形成する事が可能となる。
【００７４】
【発明の効果】
上記のように本発明によれば、大型基板や、ガラス以外の異なる材料を用いた基板にも、ローコストで高精度なアクティブマトリクス基板を作製する事が出来る。
【図面の簡単な説明】
【図１】  本発明の第１の実施形態のアクティブマトリクス基板の平面図。
【図２】  図１のＴＦＴ部分の拡大図。
【図３】  図２のａ−ａ′間の断面図。
【図４】  素子形成基板上のＴＦＴ部分の拡大図。
【図５】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図６】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図７】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図８】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図９】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図１０】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図１１】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図１２】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図１３】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図１４】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図１５】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図１６】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図１７】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図１８】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図１９】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す図。
【図２０】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す図。
【図２１】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す図。
【図２２】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す図。
【図２３】  本発明の第１の実施形態のアクティブマトリクス基板の製造方法の１工程を示す図。
【図２４】  本発明の第１の実施形態のアクティブマトリクス基板を用いた液晶表示装置の断面図。
【図２５】  本発明の第２の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図２６】  本発明の第２の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図２７】  本発明の第２の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図２８】  本発明の第２の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図２９】  本発明の第２の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図３０】  本発明の第２の実施形態のアクティブマトリクス基板の製造方法の１工程を示す断面図。
【図３１】  ２枚の素子形成基板からアクティブマトリクス基板を形成する場合の平面図。
【図３２】  図３１のｂ−ｂ′間の断面図。
【図３３】  ２枚の素子形成基板からアクティブマトリクス基板を形成する場合の平面図。
【図３４】  図３３のｃ−ｃ′間の断面図。
【図３５】  従来のアクティブマトリクス型ＬＣＤの画素部の断面図。
【符号の説明】
１０１…アクティブマトリクス基板
１０２…ＴＦＴ
１０３…画素電極
１０４…信号線
１０５…走査線
２０１…コンタクト部
２０２、２０３…接続電極
３０１…転写先基板
３０２…層間絶縁膜
３０３…平坦化膜
３０４…接着層
３０５…アンダーコート層
３０６…ゲート電極
３０７…ゲート絶縁膜
３０８…半導体層
３０９…チャネル保護絶縁膜
３１０…ｎ型半導体層
３１１…ソース電極
３１２…ドレイン電極
３１３…パッシベーション膜
３１４…コンタクトホール
４０１…素子形成基板
４０２…エッチングストッパー層
６０１…保護膜
７０１…中間転写基板
７０２…光吸収体
７０３…接着・剥離層
１５０１…接着層
１５０２…遮光マスク
２４０１…カラーフィルタ
２４０２…対向電極
２４０３…対向ガラス基板
２４０４…液晶
２５０１…素子形成領域
３５０１…ガラス基板
３５０２…走査線
３５０３…補助容量線
３５０４…ゲート絶縁膜
３５０５…画素電極
３５０６…ＴＦＴ部
３５０７…半導体層
３５０８…チャネル保護絶縁膜
３５０９…ドープされた半導体層
３５１０…ソース電極
３５１１…ドレイン電極
３５１２…保護絶縁膜
【図１】
0003805754.tif 000002
【図２】
0003805754.tif 000003
【図３】
0003805754.tif 000004
【図４】
0003805754.tif 000005
【図５】
0003805754.tif 000006
【図６】
0003805754.tif 000007
【図７】
0003805754.tif 000008
【図８】
0003805754.tif 000009
【図９】
0003805754.tif 000010
【図１０】
0003805754.tif 000011
【図１１】
0003805754.tif 000012
【図１２】
0003805754.tif 000013
【図１３】
0003805754.tif 000014
【図１４】
0003805754.tif 000015
【図１５】
0003805754.tif 000016
【図１６】
0003805754.tif 000017
【図１７】
0003805754.tif 000018
【図１８】
0003805754.tif 000019
【図１９】
0003805754.tif 000020
【図２０】
0003805754.tif 000021
【図２１】
0003805754.tif 000022
【図２２】
0003805754.tif 000023
【図２３】
0003805754.tif 000024
【図２４】
0003805754.tif 000025
【図２５】
0003805754.tif 000026
【図２６】
0003805754.tif 000027
【図２７】
0003805754.tif 000028
【図２８】
0003805754.tif 000029
【図２９】
0003805754.tif 000030
【図３０】
0003805754.tif 000031
【図３１】
0003805754.tif 000032
【図３２】
0003805754.tif 000033
【図３３】
0003805754.tif 000034
【図３４】
0003805754.tif 000035
【図３５】
0003805754.tif 000036