(57)【特許請求の範囲】
【請求項１】
複数の画素セルがマトリクス状に配列されているディスプレイパネルを映像信号に応じて駆動するディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間を複数の分割表示期間に分割し前記分割表示期間の各々において、前記映像信号に対応した画素データに応じて前記画素セルの各々を発光セル又は非発光セルのいずれか一方に設定する画素データ書込行程と、
前記発光セルのみを前記分割表示期間各々の重み付けに対応して割り当てた発光回数だけ発光させる発光維持行程と、を実行し、
前記ディスプレイパネルにおける表示ライン分毎に前記映像信号の輝度分布を求めその輝度分布における最低輝度レベル及び最高輝度レベルに応じて前記分割表示期間各々に割り当てるべき前記発光回数を各表示ライン毎に変更することを特徴とするディスプレイパネルの駆動方法。
【請求項２】
１つの表示ライン分の映像信号における各輝度レベル毎の累積頻度に基づいて前記輝度分布を求めることを特徴とする請求項１記載のディスプレイパネルの駆動方法。
【請求項３】
前記単位表示期間における先頭部の前記分割表示期間においてのみで全ての前記画素セルを前記発光セル又は前記非発光セルのいずれか一方の状態に初期化するリセット行程を実行し、
前記分割表示期間の内のいずれか１の分割表示期間での前記画素データ書込行程においてのみで前記画素セルを前記非発光セル又は前記発光セルのいずれか一方の状態に設定することを特徴とする請求項１記載のディスプレイパネルの駆動方法。
【請求項４】
前記単位表示期間における先頭部の前記分割表示期間においてのみで全ての前記画素セルを前記発光セル又は前記非発光セルのいずれか一方の状態に初期化するリセット行程を実行し、
前記分割表示期間の内のいずれか１の分割表示期間での前記画素データ書込行程において前記画素セルを前記非発光セル又は前記発光セルのいずれか一方の状態に設定し、
前記１の分割表示期間の後に存在する少なくとも１の分割表示期間での前記画素データ書込行程において前記画素セルを再び前記一方の状態に設定することを特徴とする請求項１記載のディスプレイパネルの駆動方法。
【請求項５】
前記単位表示期間内の全ての前記分割表示期間各々に割り当てられている前記発光回数が全て異なることを特徴とする請求項１記載のプラズマディスプレイパネルの駆動方法。
【請求項６】
複数の画素セルがマトリクス状に配列されているディスプレイパネルを映像信号に応じて駆動するディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間を複数の分割表示期間に分割し前記分割表示期間の各々において、前記映像信号に対応した画素データに応じて前記画素セルの各々を発光セル又は非発光セルのいずれか一方に設定する画素データ書込行程と、
前記発光セルのみを前記分割表示期間各々の重み付けに対応して割り当てた発光回数だけ発光させる発光維持行程と、を実行し、
前記ディスプレイパネルにおける複数表示ライン分毎に前記映像信号の輝度分布を求めその輝度分布における最低輝度レベル及び最高輝度レベルに応じて前記分割表示期間各々に割り当てるべき前記発光回数を複数表示ライン毎に変更することを特徴とするディスプレイパネルの駆動方法。
【請求項７】
複数の表示ライン分の映像信号における各輝度レベル毎の累積頻度に基づいて前記輝度分布を求めることを特徴とする請求項６記載のディスプレイパネルの駆動方法。
【請求項８】
前記単位表示期間における先頭部の前記分割表示期間においてのみで全ての前記画素セルを前記発光セル又は前記非発光セルのいずれか一方の状態に初期化するリセット行程を実行し、
前記分割表示期間の内のいずれか１の分割表示期間での前記画素データ書込行程においてのみで前記画素セルを前記非発光セル又は前記発光セルのいずれか一方の状態に設定することを特徴とする請求項６記載のディスプレイパネルの駆動方法。
【請求項９】
前記単位表示期間における先頭部の前記分割表示期間においてのみで全ての前記画素セルを前記発光セル又は前記非発光セルのいずれか一方の状態に初期化するリセット行程を実行し、
前記分割表示期間の内のいずれか１の分割表示期間での前記画素データ書込行程において前記画素セルを前記非発光セル又は前記発光セルのいずれか一方の状態に設定し、
前記１の分割表示期間の後に存在する少なくとも１の分割表示期間での前記画素データ書込行程において前記画素セルを再び前記一方の状態に設定することを特徴とする請求項６記載のディスプレイパネルの駆動方法。
【請求項１０】
前記単位表示期間内の全ての前記分割表示期間各々に割り当てられている前記発光回数が全て異なることを特徴とする請求項６記載のプラズマディスプレイパネルの駆動方法。
【請求項１１】
前記複数表示ラインは、夫々隣接する少なくとも２つの表示ラインであることを特徴とする請求項６記載のディスプレイパネルの駆動方法。
【請求項１２】
複数の画素セルがマトリクス状に配列されているディスプレイパネルを映像信号に応じて駆動するディスプレイパネルの駆動方法であって、
前記映像信号における単位表示期間を複数の分割表示期間に分割し前記分割表示期間の各々において、前記映像信号に対応した画素データに応じて前記画素セルの各々を発光セル又は非発光セルのいずれか一方に設定する画素データ書込行程と、
前記発光セルのみを前記分割表示期間各々の重み付けに対応して割り当てた発光回数だけ発光させる発光維持行程と、を実行し、
前記ディスプレイパネルにおける複数表示ライン分毎に前記映像信号の輝度分布を求めその輝度分布における最低輝度レベル及び最高輝度レベルに応じて前記分割表示期間各々に割り当てるべき前記発光回数を各表示ライン毎に変更することを特徴とするディスプレイパネルの駆動方法。
【請求項１３】
複数の表示ライン分の映像信号における各輝度レベル毎の累積頻度に基づいて前記輝度分布を求めることを特徴とする請求項１２記載のディスプレイパネルの駆動方法。
【請求項１４】
前記単位表示期間における先頭部の前記分割表示期間においてのみで全ての前記画素セルを前記発光セル又は前記非発光セルのいずれか一方の状態に初期化するリセット行程を実行し、
前記分割表示期間の内のいずれか１の分割表示期間での前記画素データ書込行程においてのみで前記画素セルを前記非発光セル又は前記発光セルのいずれか一方の状態に設定することを特徴とする請求項１２記載のディスプレイパネルの駆動方法。
【請求項１５】
前記単位表示期間における先頭部の前記分割表示期間においてのみで全ての前記画素セルを前記発光セル又は前記非発光セルのいずれか一方の状態に初期化するリセット行程を実行し、
前記分割表示期間の内のいずれか１の分割表示期間での前記画素データ書込行程において前記画素セルを前記非発光セル又は前記発光セルのいずれか一方の状態に設定し、
前記１の分割表示期間の後に存在する少なくとも１の分割表示期間での前記画素データ書込行程において前記画素セルを再び前記一方の状態に設定することを特徴とする請求項１２記載のディスプレイパネルの駆動方法。
【請求項１６】
前記単位表示期間内の全ての前記分割表示期間各々に割り当てられている前記発光回数が全て異なることを特徴とする請求項１２記載のプラズマディスプレイパネルの駆動方法。
【請求項１７】
前記複数表示ラインは、夫々隣接する少なくとも２つの表示ラインであることを特徴とする請求項１２記載のディスプレイパネルの駆動方法。
【請求項１８】
複数の画素セルがマトリクス状に配列されているディスプレイパネルを、映像信号における単位表示期間を為す複数の分割表示期間各々の重み付けに対応して割り当てられている発光回数の分だけ前記分割表示期間毎に前記画素セルを選択的に発光させることによりＮ階調駆動(Ｎは自然数)するディスプレイパネルの駆動方法であって、
前記ディスプレイパネルにおける表示ライン分毎に前記映像信号の輝度分布を求めその輝度分布における最低輝度レベル及び最高輝度レベルに応じて前記分割表示期間各々に割り当てるべき前記発光回数を各表示ライン毎に変更し、
前記輝度分布によって示される輝度レベル範囲のみを前記Ｎ階調駆動の対象として表示ライン毎に前記Ｎ階調駆動を実施することを特徴とするディスプレイパネルの駆動方法。
【請求項１９】
複数の画素セルがマトリクス状に配列されているディスプレイパネルを、映像信号における単位表示期間を為す複数の分割表示期間各々の重み付けに対応して割り当てられている発光回数の分だけ前記分割表示期間毎に前記画素セルを選択的に発光させることによりＮ階調駆動(Ｎは自然数)するディスプレイパネルの駆動方法であって、
前記ディスプレイパネルにおける複数表示ライン分毎に前記映像信号の輝度分布を求めその輝度分布における最低輝度レベル及び最高輝度レベルに応じて前記分割表示期間各々に割り当てるべき前記発光回数を複数表示ライン毎に変更し、
前記輝度分布によって示される輝度レベル範囲のみを前記Ｎ階調駆動の対象として複数表示ライン毎に前記Ｎ階調駆動を実施することを特徴とするディスプレイパネルの駆動方法。
【請求項２０】
前記複数表示ラインは、夫々隣接する少なくとも２つの表示ラインであることを特徴とする請求項１９記載のディスプレイパネルの駆動方法。
【請求項２１】
複数の画素セルがマトリクス状に配列されているディスプレイパネルを、映像信号における単位表示期間を為す複数の分割表示期間各々の重み付けに対応して割り当てられている発光回数の分だけ前記分割表示期間毎に前記画素セルを選択的に発光させることによりＮ階調駆動(Ｎは自然数)するディスプレイパネルの駆動方法であって、
前記ディスプレイパネルにおける複数表示ライン分毎に前記映像信号の輝度分布を求めその輝度分布における最低輝度レベル及び最高輝度レベルに応じて前記分割表示期間各々に割り当てるべき前記発光回数を各表示ライン毎に変更し、
前記輝度分布によって示される輝度レベルの範囲のみを前記Ｎ階調駆動の対象として各表示ライン毎に前記Ｎ階調駆動を実施することを特徴とするディスプレイパネルの駆動方法。
【請求項２２】
前記複数表示ラインは、夫々隣接する少なくとも２つの表示ラインであることを特徴とする請求項２１記載のディスプレイパネルの駆動方法。
【発明の詳細な説明】
【０００１】
【発明が属する技術分野】
本発明は、マトリクス表示方式のディスプレイパネルの駆動方法に関する。
【０００２】
【背景技術】
近年、薄型平面のマトリクス表示方式のディスプレイパネルとして、プラズマディスプレイパネル(以下、ＰＤＰと称する)、及びエレクトロルミネセントディスプレイパネル(以下、ＥＬＤＰと称する)等が実用化されてきた。これらＰＤＰ及びＥＬＤＰには、ｎ行×ｍ列なるマトリクス状に各画素を担う画素セルが配列されている。この際、上記画素セルは、"発光"及び"非発光"の２状態しかもたない。従って、上記ＰＤＰ及びＥＬＤＰの如きディスプレイパネルに対して、入力映像信号に対応した中間調の輝度を得られるようにすべく、サブフィールド法を用いた階調駆動を実施する。
【０００３】
サブフィールド法では、入力映像信号を各画素毎にＮビットの画素データに変換し、このＮビットのビット桁各々に対応させて、１フィールドの表示期間をＮ個のサブフィールドに分割する。各サブフィールドには、上記画素データのビット桁各々に対応した発光回数が夫々割り当ててある。この際、上記Ｎビット中の１つのビット桁の論理レベルが例えば"１"である場合には、そのビット桁に対応したサブフィールドにおいて、上述の如く割り当てた回数分だけ発光を実行する。一方、上記１つのビット桁の論理レベルが"０"である場合には、そのビット桁に対応したサブフィールドでは発光を行わない。サブフィールド法を用いた駆動では、１フィールド表示期間内のサブフィールド各々で実行した発光回数の合計により、入力映像信号に対応した中間調の輝度を表現するのである。
【０００４】
【発明が解決しようとする課題】
本発明は、発光及び非発光の２状態しかもたない画素セルが配列されてなるディスプレイパネルに対して、入力映像信号に対応した良好な中間輝度表示を実施することが出来るディスプレイパネルの駆動方法を提供することを目的とする。
【０００５】
請求項１記載によるディスプレイパネルの駆動方法は、複数の画素セルがマトリクス状に配列されているディスプレイパネルを映像信号に応じて駆動するディスプレイパネルの駆動方法であって、前記映像信号における単位表示期間を複数の分割表示期間に分割し前記分割表示期間の各々において、前記映像信号に対応した画素データに応じて前記画素セルの各々を発光セル又は非発光セルのいずれか一方に設定する画素データ書込行程と、前記発光セルのみを前記分割表示期間各々の重み付けに対応して割り当てた発光回数だけ発光させる発光維持行程と、を実行し、前記ディスプレイパネルにおける表示ライン分毎に前記映像信号の輝度分布を求めその輝度分布における最低輝度レベル及び最高輝度レベルに応じて前記分割表示期間各々に割り当てるべき前記発光回数を各表示ライン毎に変更する。
又、請求項６記載によるディスプレイパネルの駆動方法は、複数の画素セルがマトリクス状に配列されているディスプレイパネルを映像信号に応じて駆動するディスプレイパネルの駆動方法であって、前記映像信号における単位表示期間を複数の分割表示期間に分割し前記分割表示期間の各々において、前記映像信号に対応した画素データに応じて前記画素セルの各々を発光セル又は非発光セルのいずれか一方に設定する画素データ書込行程と、前記発光セルのみを前記分割表示期間各々の重み付けに対応して割り当てた発光回数だけ発光させる発光維持行程と、を実行し、前記ディスプレイパネルにおける複数表示ライン分毎に前記映像信号の輝度分布を求めその輝度分布における最低輝度レベル及び最高輝度レベルに応じて前記分割表示期間各々に割り当てるべき前記発光回数を複数表示ライン毎に変更する。
又、請求項１２記載によるディスプレイパネルの駆動方法は、複数の画素セルがマトリクス状に配列されているディスプレイパネルを映像信号に応じて駆動するディスプレイパネルの駆動方法であって、前記映像信号における単位表示期間を複数の分割表示期間に分割し前記分割表示期間の各々において、前記映像信号に対応した画素データに応じて前記画素セルの各々を発光セル又は非発光セルのいずれか一方に設定する画素データ書込行程と、前記発光セルのみを前記分割表示期間各々の重み付けに対応して割り当てた発光回数だけ発光させる発光維持行程と、を実行し、前記ディスプレイパネルにおける複数表示ライン分毎に前記映像信号の輝度分布を求めその輝度分布における最低輝度レベル及び最高輝度レベルに応じて前記分割表示期間各々に割り当てるべき前記発光回数を各表示ライン毎に変更する。
又、請求項１８載によるディスプレイパネルの駆動方法は、複数の画素セルがマトリクス状に配列されているディスプレイパネルを、映像信号における単位表示期間を為す複数の分割表示期間各々の重み付けに対応して割り当てられている発光回数の分だけ前記分割表示期間毎に前記画素セルを選択的に発光させることによりＮ階調駆動(Ｎは自然数)するディスプレイパネルの駆動方法であって、前記ディスプレイパネルにおける表示ライン分毎に前記映像信号の輝度分布を求めその輝度分布における最低輝度レベル及び最高輝度レベルに応じて前記分割表示期間各々に割り当てるべき前記発光回数を各表示ライン毎に変更し、前記輝度分布によって示される輝度レベル範囲のみを前記Ｎ階調駆動の対象として表示ライン毎に前記Ｎ階調駆動を実施する。
又、請求項１９記載によるディスプレイパネルの駆動方法は、複数の画素セルがマトリクス状に配列されているディスプレイパネルを、映像信号における単位表示期間を為す複数の分割表示期間各々の重み付けに対応して割り当てられている発光回数の分だけ前記分割表示期間毎に前記画素セルを選択的に発光させることによりＮ階調駆動(Ｎは自然数)するディスプレイパネルの駆動方法であって、前記ディスプレイパネルにおける複数表示ライン分毎に前記映像信号の輝度分布を求めその輝度分布における最低輝度レベル及び最高輝度レベルに応じて前記分割表示期間各々に割り当てるべき前記発光回数を複数表示ライン毎に変更し、前記輝度分布によって示される輝度レベル範囲のみを前記Ｎ階調駆動の対象として複数表示ライン毎に前記Ｎ階調駆動を実施する。
又、請求項２１記載によるディスプレイパネルの駆動方法は、複数の画素セルがマトリクス状に配列されているディスプレイパネルを、映像信号における単位表示期間を為す複数の分割表示期間各々の重み付けに対応して割り当てられている発光回数の分だけ前記分割表示期間毎に前記画素セルを選択的に発光させることによりＮ階調駆動(Ｎは自然数)するディスプレイパネルの駆動方法であって、前記ディスプレイパネルにおける複数表示ライン分毎に前記映像信号の輝度分布を求めその輝度分布における最低輝度レベル及び最高輝度レベルに応じて前記分割表示期間各々に割り当てるべき前記発光回数を各表示ライン毎に変更し、前記輝度分布によって示される輝度レベルの範囲のみを前記Ｎ階調駆動の対象として各表示ライン毎に前記Ｎ階調駆動を実施する。
【０００６】
【発明の実施の形態】
以下、本発明の実施例を図を参照しつつ説明する。
図１は、発光及び非発光の２状態しかもたない画素セルがマトリクス状に配列されてなるディスプレイパネルとして、プラズマディスプレイパネルを搭載したプラズマディスプレイ装置の概略構成を示す図である。
【０００７】
図１に示されるように、かかるプラズマディスプレイ装置は、上記プラズマディスプレイパネルとしてのＰＤＰ１０と、本発明による駆動方法に基づいてこのプラズマディスプレイパネルを駆動する駆動部と、から構成されている。
ＰＤＰ１０は、アドレス電極としてのｍ個の列電極Ｄ1〜Ｄmと、これら列電極各々と交叉して配列されている夫々ｎ個の行電極Ｘ1〜Ｘn及び行電極Ｙ1〜Ｙnを備えている。この際、行電極Ｘ及び行電極Ｙは、これら一対にてＰＤＰ１０における１表示ライン分の表示を担う行電極を形成している。列電極Ｄ、行電極Ｘ及びＹは放電空間に対して誘電体層で被覆されている。そして、各行電極対と列電極との各交叉部に、画素セルとしての放電セルが形成される構造となっている。すなわち、１表示ライン上には、ｍ個の列電極Ｄ各々に対応したｍ個の画素が形成されている。
【０００８】
一方、駆動部におけるＡ／Ｄ変換器１は、入力された映像信号をサンプリングしてこれを１画素毎の例えば８ビットの画素データＤに変換する。そして、Ａ／Ｄ変換器は、かかる画素データＤを、１Ｈライン輝度分布解析回路３及びデータ変換回路３０の各々に供給する。
１Ｈライン輝度分布解析回路３は、上記Ａ／Ｄ変換器１から１表示ライン分のｍ個の画素データＤが供給される度に、かかるｍ個の画素データＤに基づいてこの１表示ライン分での輝度分布を解析する。そして、１Ｈライン輝度分布解析回路３は、かかる解析結果が、予め規定してある輝度分布分類のいずれに該当するかを判別し、その輝度分布分類を示す輝度分布分類信号ＢＣを駆動制御回路２及びデータ変換回路３０の各々に供給する。
【０００９】
図２は、かかる１Ｈライン輝度分布解析回路３の内部構成の一例を示す図である。
図２において、頻度分布メモリ３００は、図３に示されるが如き、上記画素データＤとして表現し得る全ての輝度レベル"０"〜"２５５"各々に対応付けされた２５６個の記憶領域を備えている。各記録領域には、その輝度レベルを有する画素データＤが供給された回数を示す頻度数データＤＦ0〜ＤＦ255が記憶される。尚、頻度数データＤＦ0〜ＤＦ255各々の初期値は"０"である。
【００１０】
頻度分布測定回路３０１は、Ａ／Ｄ変換器１から１画素分の画素データＤが供給される度に、その画素データＤの輝度レベルに対応した上記頻度数データＤＦのみを１だけインクリメントする。そして、頻度分布測定回路３０１は、１表示ライン分のｍ個の画素データＤに対する上記処理が終了する度に、上記頻度分布メモリ３００から頻度数データＤＦ0〜ＤＦ255を読み出し、累積頻度分布算出回路３０２に供給する。
【００１１】
累積頻度分布算出回路３０２は、１表示ライン分に対応した頻度数データＤＦ0〜ＤＦ255を低輝度に対応したものから順次累積して行き、各累積段階での途中結果を輝度レベル"０"〜"２５５"各々に対応した累積頻度データＡＣ0〜ＡＣ255として求める。すなわち、累積頻度分布算出回路３０２は、
輝度レベル"０"：ＡＣ0＝ＤＦ0
輝度レベル"１"：ＡＣ1＝ＤＦ0＋ＤＦ1
輝度レベル"２"：ＡＣ2＝ＤＦ0＋ＤＦ1＋ＤＦ2
・
・
・
輝度レベル"255"：ＡＣ255＝ＤＦ0＋ＤＦ1＋ＤＦ2＋ＤＦ3＋・・・＋ＤＦ255なる演算により、輝度レベル"０"〜"２５５"各々に対応した累積頻度データＡＣ0〜ＡＣ255を夫々求めるのである。この際、１表示ライン分の画素データＤの数はｍ個であるので、累積頻度データＡＣの最大値は"ｍ"となる。そして、累積頻度分布算出回路３０２は、これら累積頻度データＡＣ0〜ＡＣ255を輝度分布分類回路３０３に供給する。
【００１２】
輝度分布分類回路３０３は、先ず、累積頻度データＡＣ0〜ＡＣ255各々を低輝度レベルに対応したものから順に取り出す。この間、最初にそのデータ値が０よりも大となった累積頻度データＡＣに対応した輝度レベルを最低輝度レベルＢLOとし、最初にそのデータ値が"ｍ"と等しくなった累積頻度データＡＣに対応した輝度レベルを最高輝度レベルＢHIとする。すなわち、ＢLO〜ＢHIなる範囲が、上述した如き１表示ラインにおける画素データＤの輝度分布となるのである。そして、輝度分布分類回路３０３は、最低輝度レベルＢLO〜最高輝度レベルＢHIにて示される輝度分布が、例えば図４の分類Ａ〜分類Ｄのいずれに分類されるのかを判別し、その分類を示す輝度分布分類信号ＢＣを生成する。尚、図４の分類Ａは、輝度レベル"０"〜"２５５"の全ての輝度レベルにて輝度の分布が為された場合である。又、図４の分類Ｂは、輝度レベル"５０"以下の低輝度レベルの範囲内にて輝度の分布が為された場合である。又、図４の分類Ｃは、輝度レベル"３０"〜"１５０"なる中輝度レベルの範囲内にて輝度の分布が為された場合である。そして、図４の分類Ｄは、輝度レベル"５０"以上の高輝度レベルの範囲内にて輝度の分布が為された場合である。
【００１３】
以下に、上述した如き構成を有する１Ｈライン輝度分布解析回路３の動作についてを、１表示ライン分のｍ個の画素データＤの輝度レベル推移が、図５(ａ)〜図５(ｄ)に示されるが如き状態である場合を例にとって説明する。尚、図５(ａ)〜図５(ｄ)は、いずれも、１表示ライン上において、画面左端から右端に向かって徐々に高輝度に推移する画像を表すものである。この際、図５(ａ)は、８ビットの画素データＤとして表現し得る全ての輝度レベル"０"〜"２５５"にて、その輝度レベルが１表示ライン上において均一に現れる場合である。図５(ｂ)は、輝度レベル"０"〜"５０"の範囲内にて、その輝度レベルが１表示ライン上において均一に現れる場合である。図５(ｃ)は、輝度レベル"３０"〜"１５０"の範囲内にて、その輝度レベルが１表示ライン上において均一に現れる場合である。図５(ｄ)は、輝度レベル"５０"〜"２５５"の範囲内にて、その輝度レベルが１表示ライン上において均一に現れる場合である。
【００１４】
ここで、先ず、図５(ａ)に示されるが如き形態を有する１表示ライン分の画素データＤによれば、輝度レベル"０"〜"２５５"各々に対する頻度分布は図６(ａ)、その累積頻度分布は図７(ａ)に示されるが如きものとなる。この際、輝度分布分類回路３０３は、図７(ａ)に示されるが如く、輝度レベル"０"を最低輝度レベルＢLOとし、輝度レベル"２５５"を最高輝度レベルＢHIとする。従って、これらＢLO及びＢHIにて表される輝度範囲"０"〜"２５５"での輝度分布は、図４の分類Ａに該当する。よって、この際、輝度分布分類回路３０３は、分類Ａを示す輝度分布分類信号ＢＣを駆動制御回路２及びデータ変換回路３０各々に供給する。
【００１５】
又、図５(ｂ)に示されるが如き形態を有する１表示ライン分の画素データＤによれば、輝度レベル"０"〜"２５５"各々に対する頻度分布は図６(ｂ)、その累積頻度分布は図７(ｂ)に示されるが如きものとなる。この際、輝度分布分類回路３０３は、図７(ｂ)に示されるが如く、輝度レベル"０"を最低輝度レベルＢLOとし、輝度レベル"５3.０"を最高輝度レベルＢHIとする。従って、これらＢLO及びＢHIにて表される輝度範囲"０"〜"５０"での輝度分布は、図４の分類Ｂに該当する。よって、この際、輝度分布分類回路３０３は、分類Ｂを示す輝度分布分類信号ＢＣを駆動制御回路２及びデータ変換回路３０各々に供給する。
【００１６】
又、図５(ｃ)に示されるが如き形態を有する１表示ライン分の画素データＤによれば、輝度レベル"０"〜"２５５"各々に対する頻度分布は図６(ｃ)、その累積頻度分布は図７(ｃ)に示されるが如きものとなる。この際、輝度分布分類回路３０３は、図７(ｃ)に示されるが如く、輝度レベル"３０"を最低輝度レベルＢLOとし、輝度レベル"１５０"を最高輝度レベルＢHIとする。従って、これらＢLO及びＢHIにて表される輝度範囲"３０"〜"１５０"での輝度分布は、図４の分類Ｃに該当する。よって、この際、輝度分布分類回路３０３は、分類Ｃを示す輝度分布分類信号ＢＣを駆動制御回路２及びデータ変換回路３０各々に供給する。
【００１７】
又、図５(ｄ)に示されるが如き形態を有する１表示ライン分の画素データＤによれば、輝度レベル"０"〜"２５５"各々に対する頻度分布は図６(ｄ)、その累積頻度分布は図７(ｄ)に示されるが如きものとなる。この際、輝度分布分類回路３０３は、図７(ｄ)に示されるが如く、輝度レベル"５０"を最低輝度レベルＢLOとし、輝度レベル"２５５"を最高輝度レベルＢHIとする。従って、これらＢLO及びＢHIにて表される輝度範囲"５０"〜"２５５"での輝度分布は、図４の分類Ｄに該当する。よって、この際、輝度分布分類回路３０３は、分類Ｄを示す輝度分布分類信号ＢＣを駆動制御回路２及びデータ変換回路３０各々に供給する。
【００１８】
このように、１Ｈライン輝度分布解析回路３は、入力された１表示ライン分の画素データＤによる輝度分布が、
全輝度レベルに亘っているのか(分類Ａ)、
低輝度レベル範囲内であるのか(分類Ｂ)、
中輝度レベル範囲内であるのか(分類Ｃ)、
高輝度レベル範囲内であるのか(分類Ｄ)、
を解析して、その分類を示す輝度分布分類信号ＢＣを駆動制御回路２及びデータ変換回路３０各々に供給するのである。
【００１９】
図８は、かかるデータ変換回路３０の内部構成を示す図である。
図８において、遅延回路３１は、上記Ａ／Ｄ変換器１から供給された画素データＤを所定時間だけ遅延させてから、これを第１データ変換回路３２に供給する。尚、上記所定時間とは、上記１Ｈライン輝度分布解析回路３において１表示ライン分の画素データに対して費やされる輝度分布の解析処理時間である。
【００２０】
第１データ変換回路３２は、８ビットで"０"〜"２５５"なる２５６階調分の輝度レベルを表現し得る上記画素データＤを"０"〜"１６０"までに抑制した輝度抑制画素データＤPに変換し、これを多階調化処理回路３３に供給する。尚、かかる第１データ変換回路３２の変換特性は、上記輝度分布分類信号ＢＣによって示される分類に応じたものである。
【００２１】
図９は、かかる第１データ変換回路３２の内部構成を示す図である。
図９において、データ変換回路３２１は、上記画素データＤを図１０(ａ)に示されるが如き変換特性に従って８ビットで"０"〜"１６０"なる輝度レベル範囲の画素データＤaに変換し、これをセレクタ３２２に供給する。データ変換回路３２３は、上記画素データＤを図１０(ｂ)に示されるが如き変換特性に従って８ビットで"０"〜"１６０"なる輝度レベル範囲の画素データＤbに変換し、これをセレクタ３２２に供給する。データ変換回路３２４は、上記画素データＤを図１０(ｃ)に示されるが如き変換特性に従って８ビットで"０"〜"１６０"なる輝度レベル範囲の画素データＤcに変換し、これをセレクタ３２２に供給する。データ変換回路３２５は、上記画素データＤを図１０(ｄ)に示されるが如き変換特性に従って８ビットで"０"〜"１６０"なる輝度レベル範囲の画素データＤdに変換し、これをセレクタ３２２に供給する。セレクタ３２２は、上記画素データＤa〜Ｄdの内から、上記輝度分布分類信号ＢＣによって示される分類に応じた１つを選択し、これを輝度抑制画素データＤPとして次段の多階調化処理回路３３に供給する。すなわち、セレクタ３２２は、上記輝度分布分類信号ＢＣが図４の分類Ａを示す場合には上記画素データＤaを輝度抑制画素データＤPとして多階調化処理回路３３に供給する。又、上記輝度分布分類信号ＢＣが図４の分類Ｂを示す場合には、セレクタ３２２は、上記画素データＤbを輝度抑制画素データＤPとして多階調化処理回路３３に供給する。又、上記輝度分布分類信号ＢＣが図４の分類Ｃを示す場合には、セレクタ３２２は、上記画素データＤcを輝度抑制画素データＤPとして多階調化処理回路３３に供給する。又、上記輝度分布分類信号ＢＣが図４の分類Ｄを示す場合には、セレクタ３２２は、上記画素データＤdを輝度抑制画素データＤPとして多階調化処理回路３３に供給する。
【００２２】
多階調化処理回路３３は、上記第１データ変換回路３２にて輝度抑制の施された８ビットの輝度抑制画素データＤPに対して誤差拡散処理及びディザ処理等の多階調化処理を施す。これにより、多階調化処理回路３３は、視覚上における輝度の階調表現数を略２５６階調に維持しつつもそのビット数を３ビットに圧縮した多階調化画素データＤSを求める。先ず、上記誤差拡散処理では、上記輝度抑制画素データＤP中の上位６ビット分を表示データ、残りの下位２ビット分を誤差データとして夫々分離する。そして、周辺画素各々に対応した上記輝度抑制画素データＤPから求められた誤差データを夫々重み付け加算したものを、上記表示データに反映させるようにしている。かかる動作により、原画素における下位２ビット分の輝度が上記周辺画素により擬似的に表現され、それ故に８ビットよりも少ない６ビット分の表示データにて、上記８ビット分の画素データと同等の輝度階調表現が可能になるのである。次に、かかる誤差拡散処理によって得られた６ビットの誤差拡散処理画素データにディザ処理を施すことにより、この誤差拡散処理画素データと同等な輝度階調レベルを維持しつつもビット数を３ビットに減らした多階調化画素データＤSを生成する。この際、ディザ処理とは、隣接する複数個の画素を１画素単位と捉えることにより１つの中間表示レベルを表現するものである。例えば、互いに隣接する複数の画素を１画素単位とし、この１画素単位内の各画素に対応した画素データに、互いに異なる係数値からなるディザ係数を夫々割り当てて加算する。かかるディザ加算によれば、各画素データの上位３ビット分だけでも、上記１画素単位にて眺めた場合、残りの下位３ビット分に相当する輝度を表現することが可能となる。
【００２３】
このような誤差拡散処理及びディザ処理によって最終的に得られた３ビットの多階調化画素データＤSは、第２データ変換回路３４に供給される。
第２データ変換回路３４は、かかる多階調化画素データＤSを、図１１に示されるが如き変換テーブルに従って１画素の駆動を為す５ビット(第１〜第５ビット)の駆動画素データＧＤに変換し、これを図１に示されるメモリ４に供給する。
【００２４】
メモリ４は、駆動制御回路２から供給された書込信号に従って上記駆動画素データＧＤを順次書き込む。かかる書込動作によりＰＤＰ１０における１画面(ｎ行、ｍ列)分の書き込みが終了すると、メモリ４は、この１画面分の駆動画素データＧＤ11〜ＧＤnmを各ビット桁毎に、
ＤＢ１11〜ＤＢ１nm：ＧＤ11〜ＧＤnm各々の第１ビット目
ＤＢ２11〜ＤＢ２nm：ＧＤ11〜ＧＤnm各々の第２ビット目
ＤＢ３11〜ＤＢ３nm：ＧＤ11〜ＧＤnm各々の第３ビット目
ＤＢ４11〜ＤＢ４nm：ＧＤ11〜ＧＤnm各々の第４ビット目
ＤＢ５11〜ＤＢ５nm：ＧＤ11〜ＧＤnm各々の第５ビット目
の如く５分割した駆動画素データビットＤＢ１〜ＤＢ５として捉え、これらＤＢ１〜ＤＢ５各々を駆動制御回路２から供給された読出信号に従って１行分毎に順次読み出してアドレスドライバ６に供給する。すなわち、先ず、ＤＢ１11〜ＤＢ１nmを１行分毎に順次読み出し、次にＤＢ２11〜ＤＢ２nmを１行分毎に順次読み出して行くのである。
【００２５】
駆動制御回路２は、図１２(ａ)〜図１２(ｄ)に示される発光駆動フォーマットの内から、上記輝度分布分類信号ＢＣによって示される輝度分布の分類に応じた発光駆動フォーマットを選択する。そして、この選択した発光駆動フォーマットに従ってＰＤＰ１０を駆動すべき各種タイミング信号をアドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８の各々に供給する。
【００２６】
尚、これら図１２(ａ)〜図１２(ｄ)に示される駆動フォーマットでは、１フィールドの表示期間の先頭において、ＰＤＰ１０の全放電セルを一斉に"発光セル"又は、"非発光セル"のいずれか一方に初期化せしめる一斉リセット行程Ｒcと、全表示ラインに対して順次書込みを行なう画素データ書込行程Ｗcを順次実行する。その後、発光回数比が、
２：５：11：16：10：25：14：16：18：19：21：46：52
なる１３個の分割発光維持行程Ｉ1〜Ｉ13を断続的に実行する。
【００２７】
ここで、発光駆動フォーマットが図１２(ａ)の場合、一斉リセット行程Ｒcと分割発光維持行程Ｉ1の間、分割発光維持行程Ｉ2とＩ3の間、分割発光維持行程Ｉ4とＩ5の間、分割発光維持行程Ｉ7とＩ8の間、並びに分割発光維持行程Ｉ11とＩ12の間で画素データ書込行程Ｗcを実行する。
又、発光駆動フォーマットが図１２(ｂ)の場合、一斉リセット行程Ｒcと分割発光維持行程Ｉ1の間、分割発光維持行程Ｉ1とＩ2の間、分割発光維持行程Ｉ2とＩ3の間、分割発光維持行程Ｉ3とＩ4の間、並びに分割発光維持行程Ｉ4とＩ5の間で画素データ書込行程Ｗcを実行する。
【００２８】
又、発光駆動フォーマットが図１２(ｃ)の場合、一斉リセット行程Ｒcと分割発光維持行程Ｉ1の間、分割発光維持行程Ｉ5とＩ6の間、分割発光維持行程Ｉ6とＩ7の間、分割発光維持行程Ｉ8とＩ9の間、並びに分割発光維持行程Ｉ10とＩ11の間で画素データ書込行程Ｗcを実行する。
そして、発光駆動フォーマットが図１２(ｄ)の場合、一斉リセット行程Ｒcと分割発光維持行程Ｉ1の間、分割発光維持行程Ｉ7とＩ8の間、分割発光維持行程Ｉ9とＩ10の間、分割発光維持行程Ｉ11とＩ12の間、並びに分割発光維持行程Ｉ12とＩ13の間で画素データ書込行程Ｗcを実行する。
【００２９】
すなわち、一斉リセット行程Ｒcと分割発光維持行程Ｉ1の間では、全表示ラインに対して順次書込みを行う。
分割発光維持行程Ｉ1とＩ2の間では、輝度分布分類信号ＢＣが図４の分類Ｂを示す表示ラインに対してのみ、その表示ラインの各放電セルを画素データに応じて"発光セル"又は"非発光セル"状態に設定する画素データ書込行程Ｗcを実行する。この際、輝度分布分類信号ＢＣが図４の分類Ａ，Ｃ，Ｄを示す表示ラインに対しては書込み走査を行わずスキップする。
【００３０】
分割発光維持行程Ｉ2とＩ3の間では、輝度分布分類信号ＢＣが図４の分類Ａを示す表示ライン、及び輝度分布分類信号ＢＣが図４の分類Ｂを示す表示ラインに対してのみ、その表示ラインの各放電セルを画素データに応じて"発光セル"又は"非発光セル"状態に設定する画素データ書込行程Ｗcを実行する。この際、輝度分布分類信号ＢＣが図４の分類Ｃ、Ｄを示す表示ラインに対しては書込み走査を行わずスキップする。
【００３１】
分割発光維持行程Ｉ3とＩ4の間では、輝度分布分類信号ＢＣが図４の分類Ｂを示す表示ラインに対してのみその表示ラインの各放電セルを画素データに応じて"発光セル"又は"非発光セル"状態に設定する画素データ書込行程Ｗcを実行する。この際、輝度分布分類信号ＢＣが図４の分類Ａ、Ｃ、Ｄを示す表示ラインに対しては書込み走査を行わずスキップする。
【００３２】
分割発光維持行程Ｉ4とＩ5の間では、輝度分布分類信号ＢＣが図４の分類Ａを示す表示ライン、及び輝度分布分類信号ＢＣが図４の分類Ｂを示す表示ラインに対してのみその表示ラインの各放電セルを画素データに応じて"発光セル"又は"非発光セル"状態に設定する画素データ書込行程Ｗcを実行する。この際、輝度分布分類信号ＢＣが図４の分類Ｃ、Ｄを示す表示ラインに対しては書込み走査を行わずスキップする。
【００３３】
分割発光維持行程Ｉ5とＩ6の間では、輝度分布分類信号ＢＣが図４の分類Ｂを示す表示ラインに対してのみその表示ラインの各放電セルを画素データに応じて"発光セル"又は"非発光セル"状態に設定する画素データ書込行程Ｗcを実行する。この際、輝度分布分類信号ＢＣが図４の分類Ａ、Ｃ、Ｄを示す表示ラインに対しては書込み走査を行わずスキップする。
【００３４】
分割発光維持行程Ｉ6とＩ7の間では、輝度分布分類信号ＢＣが図４の分類Ｃを示す表示ラインに対してのみその表示ラインの各放電セルを画素データに応じて"発光セル"又は"非発光セル"状態に設定する画素データ書込行程Ｗcを実行する。この際、輝度分布分類信号ＢＣが図４の分類Ａ、Ｂ、Ｄを示す表示ラインに対しては書込み走査を行わずスキップする。
【００３５】
分割発光維持行程Ｉ7とＩ8の間では、輝度分布分類信号ＢＣが図４の分類Ａを示す表示ライン及び輝度分布分類信号ＢＣが図４の分類Ｄを示す表示ラインに対してのみその表示ラインの各放電セルを画素データに応じて"発光セル"又は"非発光セル"状態に設定する画素データ書込行程Ｗcを実行する。この際、輝度分布分類信号ＢＣが図４の分類Ｂ、Ｃを示す表示ラインに対しては書込み走査を行わずスキップする。
【００３６】
分割発光維持行程Ｉ8とＩ9の間では、輝度分布分類信号ＢＣが図４の分類Ｃを示す表示ラインに対してのみそのラインの各放電セルを画素データに応じて"発光セル"又は"非発光セル"状態に設定する画素データ書込行程Ｗcを実行する。この際、輝度分布分類信号ＢＣが図４の分類Ａ、Ｂ、Ｄを示す表示ラインに対しては書込み走査を行わずスキップする。
【００３７】
分割発光維持行程Ｉ9とＩ10の間では、輝度分布分類信号ＢＣが図４の分類Ｄを示す表示ラインに対してのみその表示ラインの各放電セルを画素データに応じて"発光セル"又は"非発光セル"状態に設定する画素データ書込行程Ｗcを実行する。この際、輝度分布分類信号ＢＣが図４の分類Ａ、Ｂ、Ｃを示す表示ラインに対しては書込み走査を行わずスキップする。
【００３８】
分割発光維持行程Ｉ10とＩ11の間では、輝度分布分類信号ＢＣが図４の分類Ｃを示す表示ラインに対してのみその表示ラインの各放電セルを画素データに応じて"発光セル"又は"非発光セル"状態に設定する画素データ書込行程Ｗcを実行する。この際、輝度分布分類信号ＢＣが図４の分類Ａ、Ｂ、Ｄを示す表示ラインに対しては書込み走査を行わずスキップする。
【００３９】
分割発光維持行程Ｉ11とＩ12の間では、輝度分布分類信号ＢＣが図４の分類Ａを示す表示ライン及び輝度分布分類信号ＢＣが図４の分類Ｄを示す表示ラインに対してのみその表示ラインの各放電セルを画素データに応じて"発光セル"又は"非発光セル"状態に設定する画素データ書込行程Ｗcを実行する。この際、輝度分布分類信号ＢＣが図４の分類Ｂ、Ｃを示す表示ラインに対しては書込み走査を行わずスキップする。
【００４０】
そして、分割発光維持行程Ｉ12とＩ13の間では、輝度分布分類信号ＢＣが図４の分類Ｄを示す表示ラインに対してのみその表示ラインの各放電セルを画素データに応じて"発光セル"又は"非発光セル"状態に設定する画素データ書込行程Ｗcを実行する。この際、輝度分布分類信号ＢＣが図４の分類Ａ、Ｂ、Ｃを示す表示ラインに対しては書込み走査を行わずスキップする。
【００４１】
尚、各分割発光維持行程間には、図１２中の斜線部にて示されるが如き、夫々が書込み走査に費やされる時間と同一時間だけ発光状態を停止する非発光期間ＮＥが設けられている。
従って、間に書き込み走査の発生しない分割発光維持行程をまとめて一つの発光維持行程Ｉcとすると、図１２(ａ)〜図１２(ｄ)に示される発光駆動フォーマットでは、いずれも１フィールドの表示期間がサブフィールドＳＦ１〜ＳＦ５からなる５個のサブフィールド構成となる。つまり、１表示ラインに対する書込み走査の回数の合計は５回となる。この１フィールド表示期間内での書込み走査回数(５回×全表示ライン数)は、常に一定であるため、非書込み走査ラインに対するスキップが瞬時に行なわれると、書込み走査(画素データ書込行程Ｗc)に費やされる総時間も常に一定となる。従って、従来の駆動方法に比して書き込み走査回数及び時間を増大することなく、階調表現能力を向上することができる。
【００４２】
アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々は、これら一斉リセット行程Ｒc、画素データ書込行程Ｗc、発光維持行程Ｉc、消去行程Ｅ各々での上記動作を実現すべく、ＰＤＰ１０の列電極Ｄ1〜Ｄm、行電極Ｘ1〜Ｘn及びＹ1〜Ｙn各々に各種駆動パルスを印加する。
図１３は、かかる駆動パルスの印加タイミングの一例を示す図である。
【００４３】
尚、図１３においては、図１２(ａ)の発光駆動フォーマットにおける先頭のサブフィールドＳＦ１での印加タイミングのみを抜粋して示している。
先ず、一斉リセット行程Ｒcにおいて、第１サスティンドライバ７及び第２サスティンドライバ８は、負極性のリセットパルスＲＰx及び正極性のリセットパルスＲＰYを発生し、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに同時に印加する。これらリセットパルスＲＰx及びＲＰYの印加により、ＰＤＰ１０中の全ての放電セルがリセット放電され、各放電セル内には一様に所定の壁電荷が形成される。すなわち、ＰＤＰ１０における全ての放電セルは、一旦、"発光セル"に初期設定されるのである。
【００４４】
次に、画素データ書込行程Ｗcでは、アドレスドライバ６が、上記メモリ４から供給された駆動画素データビットＤＢの論理レベルに対応した電圧を有する画素データパルスを生成し、これを１表示ライン分毎に列電極Ｄ1〜Ｄmに印加して行く。すなわち、サブフィールドＳＦ１では、先ず上記駆動画素データビットＤＢ１から第１行目に対応した分、つまりＤＢ１11、ＤＢ１12、ＤＢ１13、・・・・、ＤＢ１1mを抽出する。そして、これらＤＢ１各々の論理レベルに対応したｍ個分の画素データパルスからなる画素データパルス群ＤＰ１1を生成して列電極Ｄ1-mに印加する。次に、上記駆動画素データビットＤＢ１から第２行目に対応した分、つまりＤＢ１21、ＤＢ１22、ＤＢ１23、・・・・、ＤＢ１2mを抽出する。そして、これらＤＢ１各々の論理レベルに対応したｍ個分の画素データパルスからなる画素データパルス群ＤＰ１2を生成して列電極Ｄ1-mに印加する。以下、同様にして、１表示ライン分毎の画素データパルス群ＤＰ１3〜ＤＰ１nを順次列電極Ｄ1〜Ｄmに印加して行く。尚、アドレスドライバ６は、駆動画素データビットＤＢの論理レベルが"１"である場合には高電圧の画素データパルスを生成し、"０"である場合には低電圧(０ボルト)の画素データパルスを生成するものとする。
【００４５】
更に、画素データ書込行程Ｗcでは、第２サスティンドライバ８が、各画素データパルス群ＤＰの印加タイミングと同一タイミングにて、図１３に示されるが如き負極性の走査パルスＳＰを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された"行"と、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択消去放電)が生じ、その放電セル内に残存していた壁電荷が選択的に消去される。すなわち、図１１に示されるが如き駆動画素データＧＤにおける第１ビット〜第５ビット各々の論理レベルが、サブフィールドＳＦ１〜ＳＦ５各々での画素データ書込行程Ｗcにおいて選択消去放電を生起するか否かを決定しているのである。かかる選択消去放電により、上記一斉リセット行程Ｒcにて"発光セル"の状態に初期化された放電セルは、"非発光セル"に推移する。尚、上記高電圧の画素データパルスが印加されなかった"列"に形成されている放電セルには放電が生起されず、上記一斉リセット行程Ｒcにて初期化された状態、つまり"発光セル"の状態が保持される。すなわち、各サブフィールドで実施される画素データ書込行程Ｗcにより、各放電セルは、その後の発光維持行程Ｉcにおいて維持放電が生起される"発光セル"、又は維持放電の生起されない"非発光セル"に設定されるのである。
【００４６】
次に、発光維持行程Ｉcでは、第１サスティンドライバ７及び第２サスティンドライバ８が、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して図１３に示されるように交互に正極性の維持パルスＩＰX及びＩＰYを印加する。尚、非発光区間ＮＥでは維持パルスＩＰX及びＩＰYの印加を停止し、かかる非発光区間ＮＥの後、維持パルスＩＰX及びＩＰYの交互印加を再開する。この際、上記画素データ書込行程Ｗcにて壁電荷が残留したままとなっている放電セル、すなわち"発光セル"のみに、上記維持パルスＩＰX及びＩＰYが印加される度に維持放電が生起される。つまり、かかる維持放電が断続的に生起されている間、その維持放電に伴う発光状態が維持されるのである。
【００４７】
以上の如き画素データ書込行程Ｗc及び発光維持行程Ｉcを、その他のサブフィールドＳＦ２〜ＳＦ５に対しても同様に実施する。この際、各サブフィールドの発光維持行程Ｉc内において印加すべき維持パルスＩＰの回数は、駆動制御回路２が採用する発光駆動フォーマットによって異なる。
すなわち、上記輝度分布分類信号ＢＣが図４の分類Ａを示す場合には、駆動制御回路２は、図１２(ａ)の発光駆動フォーマットに従った発光駆動を実施する。よって、第１サスティンドライバ７及び第２サスティンドライバ８の各々は、各サブフィールド内の発光維持行程Ｉcにおいて、
ＳＦ１：７  (分割発光維持行程Ｉ1〜Ｉ2の発光回数の合計)
ＳＦ２：２７(分割発光維持行程Ｉ3〜Ｉ4の発光回数の合計)
ＳＦ３：４９(分割発光維持行程Ｉ5〜Ｉ7の発光回数の合計)
ＳＦ４：７４(分割発光維持行程Ｉ8〜Ｉ11の発光回数の合計)
ＳＦ５：９８(分割発光維持行程Ｉ12〜Ｉ13の発光回数の合計)
なる回数分だけ維持パルスＩＰを印加する。
【００４８】
又、上記輝度分布分類信号ＢＣが図４の分類Ｂを示す場合、つまり１表示ラインの輝度分布が低輝度レベルの範囲内にある場合には、駆動制御回路２は、図１２(ｂ)に示される発光駆動フォーマットに従った発光駆動を実施する。この際、第１サスティンドライバ７及び第２サスティンドライバ８の各々は、各サブフィールド内の発光維持行程Ｉcにおいて、
ＳＦ１：２(分割発光維持行程Ｉ1の発光回数)
ＳＦ２：５(分割発光維持行程Ｉ2の発光回数)
ＳＦ３：１１(分割発光維持行程Ｉ3の発光回数)
ＳＦ４：１６(分割発光維持行程Ｉ4の発光回数)
ＳＦ５：２２１(分割発光維持行程Ｉ5〜Ｉ13の発光回数の合計)
なる回数分だけ維持パルスＩＰを印加する。
【００４９】
又、上記輝度分布分類信号ＢＣが図４の分類Ｃを示す場合、つまり１表示ラインの輝度分布が中輝度レベルの範囲内にある場合には、駆動制御回路２は、図１２(ｃ)に示される発光駆動フォーマットに従った発光駆動を実施する。この際、第１サスティンドライバ７及び第２サスティンドライバ８の各々は、各サブフィールド内の発光維持行程Ｉcにおいて、
ＳＦ１：４４(分割発光維持行程Ｉ1〜Ｉ5の発光回数の合計)
ＳＦ２：２５(分割発光維持行程Ｉ6の発光回数)
ＳＦ３：３０(分割発光維持行程Ｉ7〜Ｉ8の発光回数の合計)
ＳＦ４：３７(分割発光維持行程Ｉ9〜Ｉ10の発光回数の合計)
ＳＦ５：１１９(分割発光維持行程Ｉ11〜Ｉ13の発光回数の合計)
なる回数分だけ維持パルスＩＰを印加する。
【００５０】
又、上記輝度分布分類信号ＢＣが図４の分類Ｄを示す場合、つまり１表示ラインの輝度分布が高輝度レベルの範囲内にある場合には、駆動制御回路２は、図１２(ｄ)に示される発光駆動フォーマットに従った発光駆動を実施する。この際、第１サスティンドライバ７及び第２サスティンドライバ８の各々は、各サブフィールド内の発光維持行程Ｉcにおいて、
ＳＦ１：８３(分割発光維持行程Ｉ1〜Ｉ7の発光回数の合計)
ＳＦ２：３４(分割発光維持行程Ｉ8〜Ｉ9の発光回数)
ＳＦ３：４０(分割発光維持行程Ｉ10〜Ｉ11の発光回数の合計)
ＳＦ４：４６(分割発光維持行程Ｉ12の発光回数)
ＳＦ５：５２(分割発光維持行程Ｉ13の発光回数)
なる回数分だけ維持パルスＩＰを印加する。
【００５１】
すなわち、駆動制御回路２は、１表示ライン分の入力映像信号における輝度分布に応じて、各サブフィールド内の発光維持行程Ｉcに割り当てるべき発光回数を変更するのである。
これにより、ＰＤＰ１０の画面上には、上記サブフィールドＳＦ１〜ＳＦ５各々の発光維持行程Ｉcにおいて生起される維持放電の合計回数に応じた表示輝度が現れる。尚、各サブフィールドの発光維持行程Ｉcにおいて上述した如き維持放電を生起させるか否かは、そのサブフィールド内の画素データ書込行程Ｗcで選択消去放電を生起させるか否かにより決定する。図１１に示される駆動画素データＧＤによれば、黒丸に示されるが如く、サブフィールドＳＦ１〜ＳＦ５の内の１つのサブフィールドでの画素データ書込行程Ｗcにおいてのみで選択消去放電が生起される。よって、先頭サブフィールドＳＦ１の一斉リセット行程Ｒcで形成された壁電荷は上記選択消去放電が生起されるまでの間残留し、各放電セルは"発光セル"の状態を維持する。つまり、その間に存在するサブフィールド各々(白丸にて示す)の発光維持行程Ｉcで、発光を伴う維持放電が生起されることになる。ここで、駆動画素データＧＤは、図１１に示されるが如き６パターンであるので、それに応じた６系統の発光駆動パターンが得られる。これら６系統の発光駆動パターンにより、互いに異なる６階調分の中間輝度が表現されるのである。
【００５２】
この際、上記輝度分布分類信号ＢＣが図４の分類Ａを示す場合には、図１２(ａ)の発光駆動フォーマットに基づく階調駆動(以下、駆動モードａと称する)が実施されるので、図１１に示される６系統の発光駆動パターンによると、
｛0、7、34、83、157、255｝
なる６階調分の中間表示輝度が得られる。
【００５３】
ところが、上記輝度分布分類信号ＢＣが図４の分類Ｂを示す場合には、図１２(ｂ)の発光駆動フォーマットに基づく階調駆動(以下、駆動モードｂと称する)が実施されるので、この際、上記６系統の発光駆動パターンによると、
｛0、2、7、18、34、255｝
なる６階調分の中間表示輝度が得られる。
【００５４】
又、上記輝度分布分類信号ＢＣが図４の分類Ｃを示す場合には、図１２(ｃ)の発光駆動フォーマットに基づく階調駆動(以下、駆動モードｃと称する)が実施されるので、この際、上記６系統の発光駆動パターンによると、
｛0、44、69、99、136、255｝
なる６階調分の中間表示輝度が得られる。
【００５５】
又、上記輝度分布分類信号ＢＣが図４の分類Ｄを示す場合には、図１２(ｄ)の発光駆動フォーマットに基づく階調駆動(以下、駆動モードｄと称する)が実施されるので、この際、上記６系統の発光駆動パターンによると、
｛0、83、117、157、203、255｝
なる６階調分の中間表示輝度が得られる。
【００５６】
図１４は、上述した如き各駆動モードａ〜ｄ毎に、その駆動モードによって得られる６段階分の中間表示輝度レベルを示す図である。
尚、これら６階調分の中間輝度レベル以外の輝度レベルは、前述した多階調化処理回路３３によって擬似的に得られる。従って、上記６階調分の輝度レベル各々の輝度差が小なるほど、より精度の高い中間輝度が得られることになる。
【００５７】
そこで、本発明においては、１表示ライン分毎に入力映像信号の輝度分布を測定し、その輝度分布に応じて、各サブフィールド内の発光維持行程Ｉcに割り当てるべき発光回数を１表示ライン毎に変更するようにしている。
すなわち、入力映像信号における１表示ライン分の輝度分布が"０"〜"２５５"なる全輝度範囲に亘る場合(分類Ａ)には、その１表示ラインに対しては駆動モードａを実施する。つまり、この際、"０"〜"２５５"なる全輝度範囲を階調駆動の対象とした６階調分の階調駆動を行うのである。又、１表示ライン分の輝度分布が"０"〜"５０"なる低輝度レベル範囲内にある場合には、その１表示ラインに対しては駆動モードｂを実施する。つまり、この際、"０"〜"５０"なる低輝度レベル範囲のみを階調駆動の対象とした６階調分の階調駆動を行うのである。又、１表示ライン分の輝度分布が"３０"〜"１５０"なる中輝度レベル範囲内である場合には、その１表示ラインに対しては駆動モードｃを実施する。つまり、この際、"３０"〜"１５０"なる中輝度レベル範囲のみを階調駆動の対象とした６階調分の階調駆動を行うのである。そして、１表示ライン分の輝度分布が"５０"〜"２５５"なる高輝度レベルの範囲内にある場合には、その１表示ラインに対しては駆動モードｄを実施する。つまり、この際、"５０"〜"２５５"なる高輝度レベル範囲のみを階調駆動の対象とした６階調分の階調駆動を行うのである。
【００５８】
よって、かかる階調駆動によれば、入力映像信号の内容に応じた良好な中間輝度が得られるようになる。
尚、上記実施例においては、１表示ライン毎に測定した輝度分布を図４に示されるが如き分類Ａ〜Ｄなる４つに分類し、各分類に対応した４つの駆動モードａ〜ｄをその輝度分布に応じて選択的に実施するようにしている。しかしながら、１表示ラインに対する輝度分布の分類の仕方(輝度範囲の取り方)、分類の数及び各分類に対応した駆動モードの形態(各サブフィールド内の発光維持行程にて割り当てる発光回数)は、上記実施例に限定されるものではない。
【００５９】
又、上記第１データ変換回路３２においては、予め設定された４つのデータ変換特性各々に対応する４つの変換テーブルを４つのデータ変換回路３２１、３２３〜３２５に記憶しておき、輝度分布分類信号ＢＣに応じてデータ変換特性(変換テーブル)を択一的に選択するようにしている。しかしながら、第１データ変換回路３２を１つの書き換え可能なメモリで構成しておき、１表示ライン分に対する累積輝度分布を正規化したデータでこのメモリの記憶内容を更新しつつ、これを変換テーブルとして用いるような構成であってもよい。
【００６０】
図１５は、かかる点に鑑みて為されたプラズマディスプレイ装置の構成を示す図である。
尚、図１５においては、１Ｈライン輝度分布解析回路３'及びデータ変換回路３０'を除く他の構成は、図１に示されているものと同一である。よって、以下に、１Ｈライン輝度分布解析回路３'及びデータ変換回路３０'を中心にして、図１５に示されるプラズマディスプレイ装置の動作について説明する。
【００６１】
図１６は、１Ｈライン輝度分布解析回路３'の内部構成を示す図である。
尚、図１６に示される輝度分布メモリ３００、頻度分布測定回路３０１、及び累積頻度分布算出回路３０２各々の動作は、図２に示されるものと同一である。つまり、輝度分布メモリ３００及び頻度分布測定回路３０１は、Ａ／Ｄ変換器１から１表示ライン分のｍ個の画素データＤが供給される度に、かかるｍ個の画素データＤに基づいて１表示ライン分での輝度分布を解析する。そして、頻度分布測定回路３０１は、１表示ライン分での輝度レベル"０"〜"２５５"各々に対する頻度数データＤＦ0〜ＤＦ255を頻度分布メモリ３００から読み出して累積頻度分布算出回路３０２に供給する。累積頻度分布算出回路３０２は、頻度数データＤＦ0〜ＤＦ255に基づいて１表示ライン分での輝度レベル"０"〜"２５５"各々に対する累積頻度データＡＣ0〜ＡＣ255を算出し、これを正規化回路３０４に供給する。
【００６２】
正規化回路３０４は、累積頻度データＡＣ0〜ＡＣ255を正規化して、１表示ライン分での輝度レベル"０"〜"２５５"各々に対する累積頻度分布正規化データＢＤを駆動制御回路２及びデータ変換回路３０'の各々に供給する。
図１７は、かかるデータ変換回路３０'の内部構成を示す図である。
尚、図１７においては、第１データ変換回路３２'を除く他の構成は、図８に示されているものと同一であるので、以下に、第１データ変換回路３２'を中心にその説明を行う。
【００６３】
第１データ変換回路３２'は、書き換え可能なメモリで構成され、その記憶内容(変換テーブルに相当する)が１表示ライン毎に、１Ｈライン輝度分布解析回路３′から供給される累積頻度分布正規化データＢＤによって書き換えられる。
例えば、図５(ａ)に示されるような１表示ライン分の画素データによれば、輝度レベル"０"〜"２５５"各々に対する頻度分布が図６(ａ)、その累積頻度分布が図７(ａ)に示されるが如きものとなる。そこで、図７(ａ)に対応する累積頻度データを正規化した累積頻度分布正規化データＢＤによって第１データ変換回路３２'の変換テーブルを更新して図１０(ａ)に示される如き変換特性に書き換える。
【００６４】
又、図５(ｂ)に示されるような１表示ライン分の画素データによれば、輝度レベル"０"〜"２５５"各々に対する頻度分布が図６(ｂ)、その累積頻度分布が図７(ｂ)に示されるが如きものとなる。そこで、図７(ｂ)に対応する累積頻度データを正規化した上記累積頻度分布正規化データＢＤによって第１データ変換回路３２'の変換テーブルを更新して図１０(ｂ)に示される如き変換特性に書き換える。
【００６５】
又、図５(ｃ)に示されるような１表示ライン分の画素データによれば、輝度レベル"０"〜"２５５"各々に対する頻度分布が図６(ｃ)、その累積頻度分布が図７(ｃ)に示されるが如きものとなる。そこで、図７(ｃ)に対応する累積頻度データを正規化した上記累積頻度分布正規化データＢＤによって第１データ変換回路３２'の変換テーブルを更新して図１０(ｃ)に示される如き変換特性に書き換える。
【００６６】
そして、図５(ｄ)に示されるような１表示ライン分の画素データによれば、輝度レベル"０"〜"２５５"各々に対する頻度分布が図６(ｄ)、その累積頻度分布が図７(ｄ)に示されるが如きものとなる。そこで、図７(ｄ)に対応する累積頻度データを正規化した上記累積頻度分布正規化データＢＤによって第１データ変換回路３２'の変換テーブルを更新して図１０(ｄ)に示される如き変換特性に書き換えるのである。
【００６７】
駆動制御回路２は、１表示ライン分の画素データに対応する輝度レベルの頻度分布、つまり第１データ変換回路３２'の更新された変換特性に応じた発光駆動フォーマットを求める。すなわち、変換特性が図１０(ａ)の場合には図１２(ａ)、図１０(ｂ)の場合には図１２(ｂ)、図１０(ｃ)の場合には図１２(ｃ)、図１０(ｄ)の場合には図１２(ｄ)というように、更新された変換特性に応じた発光駆動フォーマットを求めるのである。このように、図１５に示される駆動制御回路２は、１表示ライン分の画素データに対する輝度レベルの頻度分布に応じて、各表示ラインに対する最適な発光駆動パターンをリアルタイムで生成して行くのである。
【００６８】
又、上記実施例においては、入力映像信号の輝度分布を１表示ライン分毎に測定し、測定した輝度分布に応じてこの１表示ラインに対する駆動モード(各サブフィールド内の発光維持行程に割り当てる発光回数)を変更している。しかしながら、複数の表示ラインからなる表示ライン群毎に輝度分布を測定し、その輝度分布に応じて、この表示ライン群に属する各表示ラインに対して駆動モードの変更を実施するようにしても良い。
【００６９】
又、上述した如き表示ライン群単位で測定した輝度分布に応じて、各表示ライン毎に駆動モードの変更を実施するようにしても良い。
例えば、先ず、ＰＤＰ１０の第１表示ライン及び第２表示ライン各々に対応した入力映像信号の輝度分布を測定し、この輝度分布に応じて第１表示ラインに対する駆動モードを決定する。次に、第２表示ライン及び第３表示ライン各々に対応した入力映像信号の輝度分布を測定し、この輝度分布に応じて第２表示ラインに対する駆動モードを決定して行くのである。これにより、２つの表示ライン分毎に測定した映像信号の輝度分布にて示される輝度レベル範囲のみを対象した６階調駆動が各表示ライン毎に変更されつつ実施されるのである。
【００７０】
又、上記実施例においては、図１１に示されるようにサブフィールドＳＦ１〜ＳＦ５の内のいずれか１の画素データ書込行程Ｗcにおいて選択消去放電を生起させるようにしている。しかしながら、放電セル内に残留する荷電粒子の量が少ないと、選択消去放電が良好に生起されず、画素データの書き込みが正常に為されなくなるという場合がある。そこで、図１１に示されている第２データ変換回路３４の変換テーブル及び発光駆動パターンに代わり、図１８に示されるものを採用する。図１８に示される発光駆動パターンによれば、各放電セルに対して同一の選択消去放電を複数回連続して実施させるので、選択消去放電が確実に生起され、正しく画素データの書込が為されるようになるのである。
【００７１】
尚、上記実施例においては、画素データの書込方法として、予め各放電セルに壁電荷を形成させておき、画素データに応じて選択的にその壁電荷を消去することにより画素データの書込を為す、いわゆる選択消去アドレス法を採用した場合について述べた。
しかしながら、本発明は、画素データの書込方法として、画素データに応じて選択的に壁電荷を形成するようにした、いわゆる選択書込アドレス法を採用した場合についても同様に適用可能である。
【００７２】
図１９(ａ)〜図１９(ｄ)は、図１に示されるプラズマディスプレイ装置を、上記選択書込アドレス法を採用して駆動する際に用いる発光駆動フォーマットを示す図である。又、図２０は、かかる選択書込アドレス法を採用した場合に第２データ変換回路３４において用いられる変換テーブルと、発光駆動パターンとを示す図である。
【００７３】
選択書込アドレス法を採用した場合には、図１９(ａ)〜図１９(ｄ)に示されるように、選択消去アドレス法を採用した場合でのサブフィールドＳＦの配列を反転させる。すなわち、サブフィールドＳＦ５を先頭サブフィールドにし、サブフィールドＳＦ１を最後尾のサブフィールドにするのである。尚、各サブフィールドで、画素データ書込行程Ｗc及び発光維持行程Ｉcを実行し、先頭のサブフィールドのみで一斉リセット行程Ｒcを実施する点は、図１２(ａ)〜図１２(ｃ)に示されるが如き選択消去アドレス法を採用した場合と同様である。
【００７４】
ここで、駆動制御回路２は、図１９(ａ)〜図１９(ｄ)に示される発光駆動フォーマットの内から、上記輝度分布分類信号ＢＣによって示される輝度分布の分類に応じた１つを選択する。そして、この選択した発光駆動フォーマットに従ってＰＤＰ１０を駆動すべき各種タイミング信号をアドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８の各々に供給する。
【００７５】
図２１は、かかる選択書込アドレス法を採用した場合に、アドレスドライバ６、第１サスティンドライバ７及び第２サスティンドライバ８各々がＰＤＰ１０に印加する各種駆動パルスの印加タイミングを示す図である。尚、図２１においては、先頭のサブフィールドＳＦ５での印加タイミングのみを抜粋して示している。
【００７６】
図２１において、一斉リセット行程Ｒcでは、第１サスティンドライバ７及び第２サスティンドライバ８がＰＤＰ１０の行電極Ｘ及びＹにリセットパルスＲＰx及びＲＰYを印加した直後に、第１サスティンドライバ７が消去パルスＥＰを行電極Ｘ1〜Ｘnに一斉に印加する。かかる消去パルスの印加により消去放電が生起され、全ての放電セル内に形成されていた壁電荷は消滅する。すなわち、図２１に示されるが如き選択書込アドレス法を採用した場合での一斉リセット行程Ｒcでは、ＰＤＰ１０における全ての放電セルは、"非発光セル"の状態に初期化される。
【００７７】
画素データ書込行程Ｗcでは、選択消去アドレス法を採用した場合と同様に、アドレスドライバ６が、駆動画素データビットＤＢの論理レベルに応じた電圧を有する１行分毎の画素データパルス群ＤＰを生成し、これを１行分毎に順次列電極Ｄ1〜Ｄmに印加して行く。更に、画素データ書込行程Ｗcでは、第２サスティンドライバ８が、上述した如き画素データパルス群ＤＰの各印加タイミングと同一タイミングにて、負極性の走査パルスＳＰを発生し、これを行電極Ｙ1〜Ｙnへと順次印加して行く。この際、走査パルスＳＰが印加された"行"と、高電圧の画素データパルスが印加された"列"との交差部の放電セルにのみ放電(選択書込放電)が生じ、その放電セル内に壁電荷が形成される。つまり、図２０に示されるが如き駆動画素データＧＤ中における論理レベル"１"のビット桁に対応したサブフィールドでの画素データ書込行程Ｗcにおいてのでみ上記選択書込放電が生起されるのである。かかる選択書込放電によれば、上記一斉リセット行程Ｒcにて"非発光セル"の状態に初期化された放電セルは、"発光セル"の状態に推移する。尚、高電圧の画素データパルスが印加されなかった"列"に形成されている放電セルには放電が生起されず、上記一斉リセット行程Ｒcにて初期化された状態、つまり"非発光セル"の状態が保持される。
【００７８】
そして、発光維持行程Ｉcでは、第１サスティンドライバ７及び第２サスティンドライバ８が、行電極Ｘ1〜Ｘn及びＹ1〜Ｙnに対して図２１に示されるが如く交互に正極性の維持パルスＩＰX及びＩＰYを印加する。かかる維持パルスＩＰの印加により、上記画素データ書込行程Ｗcにおいて壁電荷が形成された放電セル、すなわち"発光セル"のみが上記維持パルスＩＰX及びＩＰYが印加される度に維持放電して、その放電に伴う発光状態を維持する。この際、図２０に示される駆動画素データビットＤＢによれば、選択書込放電が実施されたサブフィールド(黒丸にて示す)及びそれ以降に存在するサブフィールド(白丸にて示す)各々での発光維持行程Ｉcにおいて、図１９(ａ)〜図１９(ｄ)中に記述されている回数(期間)だけ発光が維持される。
【００７９】
従って、選択書込アドレス法を採用した場合にも選択消去アドレス法を採用した場合と同様に、各表示ライン(又は複数の表示ライン)毎に、その表示ライン(又は複数の表示ライン)上での輝度レベル範囲のみを階調駆動の対象とした６階調分の階調駆動が為される。
又、上記実施例においては、６階調分の階調駆動を実施するようにしているが、その階調数は６階調に限定されるものではなく、２階調以上の複数の階調数であれば良い。要するに、１表示ライン又は複数の表示ライン毎に入力映像信号の輝度分布を測定し、その輝度分布によって示される輝度レベル範囲を対象したＮ(Ｎは自然数)階調駆動を、１表示ライン又は複数の表示ライン毎に実施するような構成であれば良いのである。
【００８０】
【発明の効果】
以上詳述した如く、本発明においては、表示ライン毎に入力映像信号の輝度分布を測定し、その輝度分布に応じて、各サブフィールド内の発光維持行程に割り当てるべき発光回数を表示ライン毎に変更するようにしている。これにより、表示ライン毎にその表示ライン上での輝度レベル範囲のみを階調駆動の対象としたＮ階調分の階調駆動が為されるので、入力映像信号の内容に応じた良好な中間輝度が得られるようになる。
【図面の簡単な説明】
【図１】本発明による駆動方法に従ってディスプレイパネルを駆動するプラズマディスプレイ装置の概略構成を示す図である。
【図２】１Ｈライン輝度分布解析回路３の内部構成を示す図である。
【図３】輝度分布メモリ３００のメモリマップを示す図である。
【図４】輝度分布分離回路３０３における輝度分布の分類形態の一例を示す図である。
【図５】１表示ライン上における映像信号の輝度レベルの一例を示す図である。
【図６】１表示ライン分の映像信号における各輝度レベル毎の頻度の一例を示す図である。
【図７】１表示ライン分の映像信号における累積頻度の一例を示す図である。
【図８】データ変換回路３０の内部構成を示す図である。
【図９】第１データ変換回路３２の内部構成を示す図である。
【図１０】第１データ変換回路３２によるデータ変換特性を示す図である。
【図１１】第２データ変換回路３４の変換テーブル、並びに駆動画素データＧＤに基づく発光駆動パターンを示す図である。
【図１２】本発明による駆動方法に基づく発光駆動フォーマットの一例を示す図である。
【図１３】図１２に示される発光駆動フォーマットに従ってＰＤＰ１０を階調駆動する際に印加する各種駆動パルスの印加タイミングを示す図である。
【図１４】各駆動モード毎に得られる６階調分の表示輝度レベルを示す図である。
【図１５】本発明による駆動方法に従ってディスプレイパネルを駆動するプラズマディスプレイ装置の他の構成を示す図である。
【図１６】１Ｈライン輝度分布解析回路３'の内部構成を示す図である。
【図１７】データ変換回路３０'の内部構成を示す図である。
【図１８】第２データ変換回路３４の変換テーブル、並びに駆動画素データＧＤに基づく発光駆動パターンの他の例を示す図である。
【図１９】選択書込アドレス法を採用した場合に用いられる発光駆動フォーマットの一例を示す図である。
【図２０】選択書込アドレス法を採用した場合に用いられる第２データ変換回路３４の変換テーブルと、駆動画素データＧＤに基づく発光駆動パターンとを示す図である。
【図２１】図１９に示される発光駆動フォーマットに従ってＰＤＰ１０を階調駆動する際に印加する各種駆動パルスの印加タイミングを示す図である。
【主要部分の符号の説明】
２  駆動制御回路
３  １Ｈライン輝度分布解析回路
６  アドレスドライバ
７  第１サスティンドライバ
８  第２サスティンドライバ
10  ＰＤＰ
30  データ変換回路
32  第１データ変換回路
33  多階調化処理回路
34  第２データ変換回路
【図１】
0003741417.tif 000002
【図２】
0003741417.tif 000003
【図３】
0003741417.tif 000004
【図４】
0003741417.tif 000005
【図５】
0003741417.tif 000006
【図６】
0003741417.tif 000007
【図７】
0003741417.tif 000008
【図８】
0003741417.tif 000009
【図９】
0003741417.tif 000010
【図１０】
0003741417.tif 000011
【図１１】
0003741417.tif 000012
【図１２】
0003741417.tif 000013
【図１３】
0003741417.tif 000014
【図１４】
0003741417.tif 000015
【図１５】
0003741417.tif 000016
【図１６】
0003741417.tif 000017
【図１７】
0003741417.tif 000018
【図１８】
0003741417.tif 000019
【図１９】
0003741417.tif 000020
【図２０】
0003741417.tif 000021
【図２１】
0003741417.tif 000022