(57)【特許請求の範囲】
【請求項１】
アンテナに接続される入力端と、前記入力端に入力された全てのテレビジョン信号を増幅する低雑音の広帯域増幅器と、前記入力端と前記広帯域増幅器との間に設けられた静電放電素子及び前記テレビジョン信号の最低周波数以上を通過するハイパスフィルタとを備え、前記ハイパスフィルタは、前記入力端と前記広帯域増幅との間に直列に介挿された容量素子と、前記容量素子の前記入力端側の一端をグランドにシャントする第一のインダクタンス素子と、前記容量素子の他端をグランドにシャントする第二のインダクタンス素子とを少なくとも有するπ型フィルタで構成し、前記容量素子を互いに直列に接続された第一の容量素子と第二の容量素子とから構成し、前記第一の容量素子と第二の容量素子との接続点を前記静電放電素子によってグランドに接続したことを特徴とするテレビジョンチューナの静電破壊防止回路。
【請求項２】
前記第一の容量素子の容量値を前記第二の容量素子の容量値よりも大きくし、前記第一の容量素子を前記静電放電素子よりも前記入力端側に設け、前記第二の容量素子を前記静電放電素子よりも前記広帯域増幅器側に設けたことを特徴とする請求項１に記載のテレビジョンチューナの静電破壊防止回路。
【請求項３】
前記第二のインダクタンス素子に第三の容量素子を直列に介挿したことを特徴とする請求項１または請求項２に記載のテレビジョンチューナの静電破壊防止回路。
【請求項４】
前記第二のインダクタンス素子と第三の容量素子とからなる直列回路の共振周波数を市民バンド用トランシーバーの送受信周波数としたことを特徴とする請求項３に記載のテレビジョンチューナの静電破壊防止回路。
【請求項５】
前記静電放電素子を二つのダイオードで構成し、前記二つのダイオードの互いのアノードとカソードとを接続したことを特徴とする請求項１乃至４のいずれかに記載のテレビジョンチューナの静電破壊防止回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、入力される全てのテレビジョン信号を増幅するための広帯域増幅器を静電破壊から保護するようにしたテレビジョンチューナの静電破壊防止回路に関する。
【０００２】
【従来の技術】
最近は、画質の向上のために全ての入力されたテレビジョン信号を低雑音の広帯域増幅器によって増幅してから選局するように構成したテレビジョンチューナが実用化されているが、広帯域増幅器には雑音特性に優れたＧａAｓ ＦＥＴ（ガリウム砒素電界効果トランジスタ）が使用される。しかしながら、ＧａAｓＦＥＴは人体に帯電した静電気などによって破壊しやすく、そのために静電放電素子（ｅｌｅｃｔｏｓｔａｔｉｃ ｄｉｓｃｈａｒｇｅｒ 略してＥＳＤ）を用いて静電破壊を防止している。
【０００３】
図３はこのようなテレビジョンチューナの静電破壊防止回路の従来の構成を示し、入力端３１は図示しないアンテナに接続され、テレビジョン信号を受信する。入力端３１にはπ型のハイパスフィルタ３２が接続される。ハイパスフィルタ３２のカットオフ周波数は入力されるテレビジョン信号の最低周波数以下に設定される。ハイパスフィルタの次段には静電放電素子３３が設けられる。静電放電素子３３は入力された静電気をグランドに放電するように信号の伝送路とグランドとの間に接続される。
【０００４】
また、静電放電素子３３の次段には直流カットコンデンサ３４を介して広帯域増幅器３５が結合される。直流カットコンデンサ３４は高周波的に低インピーダンスとなる容量値（通常は２２００ｐＦ（ピコファラッド）程度）に選ばれる。広帯域増幅３５にはＧａＡｓ ＦＥＴ（ガリウム砒素電界効果トランジスタ、以下ＦＥＴと略す）３５ａが用いられ、そのドレインＤにはチョークインダクタ３５ｂを介して電源電圧Ｂが供給され、ゲートＧには抵抗３５ｃ、３５ｄによってバイアス電圧が与えられ、ソース端子Ｓは高周波的に接地される。
【０００５】
ＦＥＴ３５ａのドレインはその後段に設けられた既知のテレビジョンチューナの入力同調回路（図示せず）に結合される。
【０００６】
以上の構成において、入力された全てのテレビジョン信号は広帯域増幅器３５によって増幅され、入力同調回路に入力される。また、人体等に帯電した静電気や、誘導雷等の衝撃波が入力端３１に印加された場合は、静電放電素子によってグランドにバイパスされ、ＦＥＴ３５ａが保護される。
【０００７】
【発明が解決しようとする課題】
しかし、静電放電素子３３によって衝撃波を完全にグランドにバイパスすることは困難であり、静電放電素子３３の両端には放電電圧以下の残留電圧が現れる。そして、残留電圧は直流カットコンデンサ３４とバイアス電圧用の抵抗３５ｃ、３５ｄとによって分圧されてＦＥＴ３５ａのゲートＧに印加される。
【０００８】
ここで、静電放電素子３３の両端の残留電圧をＥ、直流カットコンデンサ３４のリアクタンスの値をＺ４、抵抗３５ｃ、３５ｄの並列抵抗の値をＲとすると、ゲートＧに印加される電圧はＥ×Ｒ／（Ｚ４＋Ｒ）となり、その等価回路は図４に示すようになる。直流カットコンデンサ３４のリアクタンスの値Ｚ４は周波数に依存するが、衝撃波の代表的な周波数成分を１００ＫＨｚとすると、およそ７００Ω（オーム）となる。また、並列抵抗の値Ｒは通常数ｋΩ程度（例えば５ｋΩ）であるのでＦＥＴ３５ａのゲートにはほとんど電圧Ｅが印加され、これによってＦＥＴ３５ａが破壊される危険がある。
【０００９】
そこで、本発明の目的は、静電気などによって破壊しやすい広帯域増幅器を、使用する部品点数を増やすことなく破壊しにくくすることである。
【００１０】
【課題を解決するための手段】
上記の課題を解決するため、アンテナに接続される入力端と、前記入力端に入力された全てのテレビジョン信号を増幅する低雑音の広帯域増幅器と、前記入力端と前記広帯域増幅器との間に設けられた静電放電素子及び前記テレビジョン信号の最低周波数以上を通過するハイパスフィルタとを備え、前記ハイパスフィルタは、前記入力端と前記広帯域増幅との間に直列に介挿された容量素子と、前記容量素子の前記入力端側の一端をグランドにシャントする第一のインダクタンス素子と、前記容量素子の他端をグランドにシャントする第二のインダクタンス素子とを少なくとも有するπ型フィルタで構成し、前記容量素子を互いに直列に接続された第一の容量素子と第二の容量素子とから構成し、前記第一の容量素子と第二の容量素子との接続点を前記静電放電素子によってグランドに接続した。
【００１１】
また、前記第一の容量素子の容量値を前記第二の容量素子の容量値よりも大きくし、前記第一の容量素子を前記静電放電素子よりも前記入力端側に設け、前記第二の容量素子を前記静電放電素子よりも前記広帯域増幅器側に設けた。
【００１２】
また、前記第二のインダクタンス素子に第三の容量素子を直列に介挿した。
【００１３】
また、前記第二のインダクタンス素子と第三の容量素子とからなる直列回路の共振周波数を市民バンド用トランシーバーの送受信周波数とした。
【００１４】
また、前記静電放電素子を二つのダイオードで構成し、前記二つのダイオードの互いのアノードとカソードとを接続した。
【００１５】
【発明の実施の形態】
以下、図面に従って本発明のテレビジョンチューナの静電破壊防止回路を説明する。図１は第一の実施形態を示す回路図、図２はその等価回路図である。
【００１６】
図１において、入力端１には接続されたアンテナから全チャンネルのテレビジョン信号が入力される。入力端１にはπ型のハイパスフィルタ２が接続される。ハイパスフィルタ２は半区間の定Ｋ型フィルタと半区間の誘導Ｍ型フィルタとが組み合わされて構成される。このハイパスフィルタ２のカットオフ周波数は入力されるテレビジョン信号の最低周波数以下に設定される。そして、定Ｋ型フィルタを構成する第一のインダクタンス素子２ａが入力端１とグランドとの間に接続される。また、定Ｋ型フィルタと誘導Ｍ型フィルタとに共用される直列接続された第一の容量素子２ｅと第二の容量素子２ｆとが設けられており、両容量素子の接続点でない第一の容量素子２ｅの一端が入力端１に接続され、他方の第二の容量素子２ｆの他端とグランドとの間には誘導Ｍ型フィルタを構成する第二のインダクタンス素子２ｃと第三の容量素子２ｄとの直列回路が接続される。つまり、直列接続された第一の容量素子２ｅと第二の容量素子２ｆの両端がそれぞれ第一のインダクタンス素子２ａ、第二のインダクタンス素子２ｃ及び第三の容量素子２ｄによってグランドにシャントされる構成となる。
【００１７】
第二のインダクタンス素子２ｃと第三の容量素子２ｄとの直列回路の共振周波数は市民バンド用トランシーバーの送受信周波数（２７ＭＨｚ帯）となるように設定される。
【００１８】
以上のハイパスフィルタ２は前述したようなカットオフ周波数に設定されるが、仕向先の仕様によって各素子の常数が異なり、第一及び第二のインダクタンス素子２ａ、２ｃのインダクタンス値は２００乃至４００ｎＨ（ナノヘンリー）、容量素子２ｂ及び第三の容量素子２ｄの容量値は２５乃至３５ｐＦ（ピコファラッド）となる。
【００１９】
そして、直列接続された第一の容量素子２ｅと第二の容量素子２ｆとの接続点とグランドとの間に静電放電素子３の一端に接続され、他端が接地される。静電容量素子３は入力端１に印加される静電気や誘導雷などの衝撃波をグランドにバイパスするためのものであり、二つのダイオード３ａ、３ｂから構成され、互いのアノードとカソードとが接続されている。このようにして第一の容量素子２ｅが静電放電素子３よりも入力端１側に設けられ、第二の容量素子２ｆが静電放電素子３よりも広帯域増幅器４側に設けられる。
【００２０】
ハイパスフィルタ２の次段には広帯域増幅器４が接続される。広帯域増幅４には増幅素子としてＧａＡｓ ＦＥＴ（ガリウム砒素電界効果トランジスタ、以下ＦＥＴと略す）４ａが用いられ、そのドレインＤにはチョークインダクタ４ｂを介して電源電圧Ｂが供給され、ゲートＧには抵抗４ｃ、４ｄによってバイアス電圧が与えられ、ソース端子Ｓは高周波的に接地される。ＦＥＴ４ａのドレインはその後段に設けられた既知のテレビジョンチューナの入力同調回路（図示せず）に結合される。
【００２１】
以上の構成において、入力端１に入力された全てのテレビジョン信号は広帯域増幅器４によって増幅され、入力同調回路に入力される。また、人体等に帯電した静電気や、誘導雷等の衝撃波が入力端１に印加された場合は、衝撃波を静電放電素子３によってグランドにバイパスしてそのレベルを下げる。
【００２２】
ここで、静電放電素子３によって下げられた衝撃波の電圧をＥ、その周波数成分の代表的な値を１００ＫＨｚ、直列接続された第一の容量素子２ｅと第二の容量素子２ｆとのリアクタンスの値をＺ１、第二のインダクタンス素子２ｃと第三の容量素子２ｄとの直列回路のリアクタンスの値をＺ２、ＦＥＴ４ａのバイアス電圧を作る抵抗４ｃ、４ｄの並列抵抗の値をＲとすると、この場合の等価回路は図２のように示され、ＦＥＴ４ａのゲートに印加される衝撃波の電圧はＥ×Ｒ×Ｚ２／（Ｚ１×Ｒ＋Ｚ２×Ｒ＋Ｚ１×Ｚ２）となる。
そして、リアクタンスの値Ｚ１、Ｚ２はそれぞれ２６ｋΩ、２６ｋΩ程度となり、並列抵抗の値Ｒは数ｋΩ程度（例えば５ｋΩ）であるので、ＦＥＴ４ａのゲートに印加される衝撃波の電圧は電圧Ｅの１／７程度と極めて小さくなり、ＦＥＴ４ａは破壊しにくくなる。
【００２３】
また、第二のインダクタンス素子２ｃに直列に第三の容量素子２ｄを介挿してハイパスフィルタ２の半区間を誘導Ｍ型フィルタとしているので、ＦＥＴ４ａのゲートＧは第三の容量素子２ｄによってグランドから浮き、従来使用していた直流カットコンデンサ３４（図３参照）が削除出来る。更に、第二のインダクタンス素子２ｃと直列に第三の容量素子２ｄとからなる直列回路の共振周波数を市民バンド用トランシーバーの送受信周波数（２７ＭＨｚ帯）に合わせているのでその送受信信号による妨害も防げる。
【００２４】
なお、第一の容量素子２ｅの容量値を大きくし、第二の容量素子２ｆの容量値を小さくすれば、ＦＥＴ４ａのゲートに印加される衝撃波の電圧を更に低くすることが可能である。
【００２５】
【発明の効果】
以上のように、ハイパスフィルタは、入力端と広帯域増幅との間に直列に介挿された容量素子と、容量素子の入力端側の一端をグランドにシャントする第一のインダクタンス素子と、容量素子の他端をグランドにシャントする第二のインダクタンス素子とを少なくとも有するπ型フィルタで構成し、容量素子を互いに直列に接続された第一の容量素子と第二の容量素子とから構成し、第一の容量素子と第二の容量素子との接続点を静電放電素子によってグランドに接続したので、広帯域増幅器に印加される衝撃波の電圧は極めて小さくなり、破壊しにくくなる。
【００２６】
また、第一の容量素子の容量値を第二の容量素子の容量値よりも大きくし、第一の容量素子を静電放電素子よりも入力端側に設け、第二の容量素子を静電放電素子よりも広帯域増幅器側に設けたので、広帯域増幅器に印加される衝撃波の電圧を更に低くすることができる。
【００２７】
また、第二のインダクタンス素子に第三の容量素子を直列に介挿したので、ハイパスフィルタと広帯域増幅器とを結合する直流カットコンデンサが不要となる。
【００２８】
また、第二のインダクタンス素子と第三の容量素子とからなる直列回路の共振周波数を市民バンド用トランシーバーの送受信周波数としたので、この送受信信号による妨害を受けにくくすることが出来る。
【００２９】
また、静電放電素子を二つのダイオードで構成し、二つのダイオードの互いのアノードとカソードとを接続したので、安価に構成出来る。
【図面の簡単な説明】
【図１】本発明のテレビジョンチューナの静電破壊防止回路の第一の実施形態の構成を示す回路図である。
【図２】本発明のテレビジョンチューナの静電破壊防止回路の第一の実施形態の等価回路図であ
【図３】従来のテレビジョンチューナの静電破壊防止回路の構成を示す回路図である。
【図４】従来のテレビジョンチューナの静電破壊防止回路の等価回路図である
【符号の説明】
１ 入力端
２ ハイパスフィルタ
２ａ 第一のインダクタンス素子
２ｃ 第二のインダクタンス素子
２ｄ 第三の容量素子
２ｅ 第一の容量素子
２ｆ 第二の容量素子
３ 静電放電素子
３ａ、３ｂ ダイオード
４ 広帯域増幅器
４ａ ＧａＡｓ ＦＥＴ（ガリウム砒素電界効果トランジスタ）
【図１】
0003836325.tif 000002
【図２】
0003836325.tif 000003
【図３】
0003836325.tif 000004
【図４】
0003836325.tif 000005
【図５】
0003836325.tif 000006
【図６】
0003836325.tif 000007