(57)【特許請求の範囲】
【請求項１】
搬送波検知多重アクセス方式（ＣＳＭＡ）に従ってビットごとに調停して作動するバスシステムにとして構成される直列バスシステムの第１の個別バスシステムと第２の個別バスシステムとを接続するための接続装置（１）であって、接続される両方の個別バスシステムを含めて調停が行われ、両方の個別バスシステムの各々が、２つの状態“優勢”及び“劣勢”のうち１つの状態を持つそれぞれ１つの双方向の接続端（１０，１１；１２，１３）を持っているものにおいて、
ａ）第１の個別バスシステム用の接続端（１０，１１）、第２の個別バスシステム用の接続端（１２，１３）、及びＣＡＮコントローラ（７）用の接続端（８，９）が設けられ、それにより接続装置（１）のためにＴ構造が形成され、
ｂ）両方の個別バスシステムを接続するため、それそれ１つのバスドライバ（３７；３９）及びそれぞれ１つのバス受信器（３８；４０）が設けられ、
ｃ）バスドライバ（３７；３９）の始動により、このバスドライバに接続されているバスシステム用接続端（１０，１１；１２，１３）に、“優勢”状態に相当する電圧レベルが現れ、
ｄ）バスドライバ（３７；３９）の非始動の場合、別のバス加入者のバスドライバが“優勢”状態に相当する電圧レベルを設定しない限り、非始動バスドライバに接続されている個別バスシステム用接続端（１０，１１；１２，１３）に、“劣勢”状態に相当する電圧レベルが存在し、
ｅ）両方の個別バスシステムのうちの一方の個別バスシステムの接続端（１０，１１又は１２，１３）に存在する“優勢”状態に相当する電圧レベルをそれぞれ他方の個別バスシステムの接続端（１２，１３又は１０，１１）へ伝送する手段が設けられている
ことを特徴とする接続装置。
【請求項２】
接続される両個別バスシステムのためのデータトラヒックを制御するため、ＣＡＮコントローラ用接続端（８，９）に接続されるＣＡＮコントローラ（７）がもうけられていることを特徴とする、請求項１に記載の接続装置。
【請求項３】
“優勢”状態に相当する電圧レベルのフィードバックを抑制するための手段（５３，５４）が設けられていることを特徴とする、請求項１又は２に記載の接続装置。
【請求項４】
フィードバック抑制手段が、状態の移行段階後において“優勢”状態に相当する電圧レベルのフィードバックを抑制する静的抑制措置（１１３，１１４）又は状態の移行段階中において“優勢”状態に相当する電圧レベルノフィードバックを抑制する動的抑制措置（１２７，１２８）を含んでいることを特徴とする、請求項３に記載の接続装置。
【請求項５】
静的抑制措置を実現するために、ある時点に１つの伝送方向のみが許容されるようにする回路が設けられていることを特徴とする、請求項３又は４に記載の接続装置。
【請求項６】
ａ）複数の別の接続装置を接続するための手段（２５，２６）が設けられ、
ｂ）接続される別の各接続装置を介して、２つの別の個別バスシステムが接続可能であり、
ｃ）接続されるすべての個別バスシステムにわたって調停が行われる
ことを特徴とする、請求項１ないし５の１つに記載の接続装置。
【請求項７】
１つの個別バスシステムを遮断するための手段（８３，８４）が設けられており、１つの個別バスシステムの遮断によつて、他の個別バスシステムの間のデータトラヒックが損なわれないことを特徴とする、請求項１ないし６の１つに記載の接続装置。
【請求項８】
個別バスシステムを遮断するための手段として設けられている回路（４９，５０，５１，５２）が、遮断されるべき個別バスシステムに付属したバスドライバ（３７；３９）を遮断し、かつ遮断されるべき個別バスシステムに付属したバス受信器（３８，４０）を遮断することを特徴とする、請求項７に記載の接続装置。
【請求項９】
個別バスシステムの永久故障を検知するための回路（７１，７２）が設けられていることを特徴とする、請求項１ないし８の１つに記載の接続装置。
【請求項１０】
永久故障を検知するための回路が、許容範囲の外側にある物理レベルを伝送媒体上で感知するように構成されていることを特徴とする、請求項９に記載の接続装置。
【請求項１１】
永欠故障に基づいて個別バスシステムを遮断するための手段が設けられていることを特徴とする、請求項９又は１０に記載の接続装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、請求項１の前提部分に記載された接続装置（バスシステム）に関する。
【０００２】
【従来の技術】
このようなバスシステムが、ＣＡＮ規格原案ＩＳＯ／ＤＩＳ１１８９８（以下では″ＣＡＮ規格″と称する）又はＩＳＯ規格１１５１９（ＶＡＮ及びＣＡＮ低速直列データ通信）により公知である。
【０００３】
これらの既存接続装置（バスシステム）では、欠点として、例えば短絡から生じる永久障害がバスシステム全体の完全故障をもたらす。１つのバスに接続されている加入者が多ければ多いほど１つの完全故障にみまわれる加入者も多くなる。別の欠点として接続された各加入者は、反射を引き起こす故障個所でもある。これらの反射によってバスの伝送信頼性が損なわれる。バスに接続されている加入者が多ければ多いほど、このように損なわれることも多くなる。バスの伝送信頼性は特に加入者の数によって決まる。
【０００４】
【発明が解決しようとする課題】
そこで本発明の課題は、先行技術の前記欠点を取り除く、最初に指摘された種類のバスシステムを提供することである。
【０００５】
【課題を解決するための手段】
この課題は、請求項１に明示された発明によつて解決される。本発明の展開及び有利な実施例は従属請求項に明示されている。
【０００６】
【実施例】
図面に示された実施例に基づいて以下ＣＡＮプロトコルを利用して本発明を詳しく説明する。
【０００７】
明確にするために本発明の説明ではＣＡＮ規格原案ＩＳＯ／ＤＩＳ１１８９８のなかの名称が利用される。
【０００８】
以下に説明する回路部分の大部分は、ＡＮＤゲート、０Ｒゲート又はインバータ等の電子論理素子で構成されている。これらの論理素子では、それらの単数又は複数の入力端に、論理０状態又は論理１状態に一致する電圧レベルが印加される。ここに述べる本発明の実施例では正論理が基礎とされており、そこでは低い電圧レベル（大抵零ボルトの範囲内）が論環０状態に、はた高い電圧レベル（大抵電源電圧の範囲内）が論理１状態に付属している。本発明を説明するなかで、論理素子が互いにどのように接続されているか、それらの入力端にいかなる論理状態が印加されているかが述べられる。ある論理素子の入力端の論理状態が確認されて、この論理素子の機能が確認されると、その機能と公知のプール代数法則とからこの論理素子の入力端の論理状態が明らかとなる。この論理素子が例えばＡＮＤゲートからなる場合、このＡＮＤゲートの出力端は、そのすべての入力端が論理１状態にセツトされているとき、そしてその場合にのみ、論理１状態となる。入力端の１つのみが論理０状態であると、ＡＮＤゲートの出力端は論理０にセツトされている。
【０００９】
しかし本発明は、正論理の電圧レベルを有する論理素子の利用に限定されてはいない。選択的に例えば電流レベルを有する論理素子も利用することができる。正論理の代わりに負論理を利用することもできる。選択する技術に応じて物理レベルが得られる。
【００１０】
同様に本発明は、ＣＡＮ規格に応じたバスドライバ及びバス受信器の以下に説明する技術に限定されてはいない。別の技術の場合、伝送媒体であるバス上で別の物理レベルが同様に得られる。
【００１１】
図１に３つのＴドライバ１，２，３が示されており、Ｔドライバ１が個別バスシステム１，２に接続され、Ｔドライバ２が個別バスシステム３，４に接続され、Ｔドライバ３が個別バスシステム５，６に接続されている。Ｔドライバ１は、第１入／出力端１０（″ＣＡＮ−Ｈ″信号）及び第２入／出力端１１（″ＣＡＮ−Ｌ″信号）を介して個別バスシステム１に接続され、また第３入／出力端１２（″ＣＡＮ−Ｈ″信号）及び第４入／出力端１３（″ＣＡＮ−Ｌ″信号）を介して個別バスシステム２に接続されている。同様にＴドライバ２は第１，第２入／出力端１４，１５を介して個別バスシステム３に接続され、また第３、第４入／出力端１６，１７を介して個別バスシステム４に接続されており、Ｔドライバ３は第１、第２入／出力端１８，１９を介して個別バスシステム５に接続され、また第３、第４入／出力端２０，２１を介して個別バスシステム６に接続されている。
【００１２】
個別バスシステムはそれぞれＣＡＮ規格に従つたバスシステムである。各個別バスシステム用に設けられているバス線は２つの導体からなり、これらの導体で″ＣＡＮ−Ｈ″、″ＣＡＮ＝Ｌ″信号のレベルが伝送される。
【００１３】
Ｔドライバ１，２，３を相互に接続するために３つの論理０Ｒゲート４，５，６が設けられている。０Ｒゲート４の出力端２２がＴドライバ１の第５入力端２５（″Ｔｅｘｔ″信号）に接続され、０Ｒゲート５の出力端２３がＴドライバ２の第５入力端２７に接続され、０Ｒゲート６の出力端２４がＴドライバ３の第５入力端２９に接続されている。０Ｒゲート６の第１入力端３１はＴドライバ１の第６出力端２６（″Ｒｉｎｔ″信号）に接続され、０Ｒゲート６の第２入力端３２がＴドライバ２の第６出力端２８に接続されている。同様に０Ｒゲート５の第１、第２入力端３３，３４がＴドライバ１の第６出力端２６とＴドライバ３の第６出力端３０とに接続され、０Ｒゲート４の第１、第２入力端３５，３６がＴドライバ２の第６出力端２８とＴドライバ３の第６出力端３０とに接続されている。
【００１４】
Ｔドライバ１は更に第７入力端８（″Ｔｘ″信号）と第８出力端９（″Ｒｘ″信号）とを介してＣＡＮコントローラ７に接続されている。
【００１５】
ＣＡＮコントローラ７は、ＣＡＮ規格に従つたバス用の通常の制御装置である。通常のアプリケーシヨンでは、ＣＡＮコントローラは通常″Ｒｘ″、″Ｔｘ″と表記される少なくとも２つの制御信号８，９によつてバスのデータトラヒツクを制御する。本発明による解決策では、市販の任意のＣＡＮコントローラ（例えばインテル型８７ＣＩ９６ＣＡ″ＣＡＮ２．０集積アドバンスド１６ビツトＣＨＭＯＳマイクロコントローラ）で構成することのできるＣＡＮコントローラ７が多数の個別バスシステムを制御する。図１に示す実施例では各２つの個別バスシステムのために３つのＴドライバが設けられており、この実施例では６つの個別バスシステムがＣＡＮコントローラ７によつて制御される。ＣＡＮコントローラ７がＴドライバの１つに接続され、先に述べたように図１の実施例ではこれがＴドライバ１であり、その第７、第８端子８，９がＣＡＮコントローラ７に至る結線で占有され、これによりこのＴドライバは、その他の点では等価なＴドライバ１，２，３のなかで一種の送信器の役割を演じる。
【００１６】
Ｔドライバ１のこの送信器の役割の他は、すべてのＴドライバ１，２，３は機能上同等である。０Ｒゲート４，５，６を使用してＴドライバ１，２，３が相互に接続されることによつて得られる直列バスシステムは、ＣＡＮ規格において一般的な搬送波検知多重アクセス方式（ＣＳＭＡ）に従つてビツトごとに調停して作動し、６つの個別バスシステムからなる。これらの個別バスシステムが接続されているスターカプラはこの場合３つのＴドライバ１，２，３からなる。後に述べるように、接続されたすべての個別バスシステムが含められる調停はバスシステム全体において行われる。このために必要となる措置はやはり後に説明される。
【００１７】
スターカプラに含められるＴドライバ１，２，３はそれぞれ特定条件のもとで第６出力端２６，２８，３０から論理１信号（″Ｒｉｎｔ″信号）を発生する。Ｔドライバ１，２，３はそれぞれ第５入力端２５，２７，２９で入力信号（″Ｔｅｘｔ″信号）を受信することもできる。０Ｒゲート４，５，６の働きは、″Ｒｉｎｔ″信号がＴドライバ１，２，３の少なくとも１つによつて論理１とされるときには常に″Ｔｅｘｔ″信号＝論理１がすべてのＴドライバ１，２，３に与えられるようにすることである。
【００１８】
３つのＴドライバ１，２，３と４つの０Ｒゲート４，５，６とからなる図１の構成は、ｎ個（即ち任意個数）のＴドライバが設けられ、Ｔドライバを相互に連結するためにそれぞれｎ−１個の入力端を有するｎ個の０Ｒゲートが使用されるとき、ｎ個のＴドライバを有するスターカプラ構造に任意に拡張することができる。ｎ個のＴドライバとｎ個の０Ｒゲートとの連結は、この場合３つのＴドライバと３つの０Ｒゲートとを有する図１のスターカプラを例に述べられた連結を同様に拡張して行われる。
【００１９】
図２は図１のＴドライバ１とその端子とを示す。
【００２０】
第１、第２入／出力端１０，１１が個別バスシステム１に接続され、第３、第４入／出力端１２，１３が個別バスシステム２に接続されている。第５入力端２５と第６出力端２６は、既に述べたように図１に示された０Ｒゲート４，５，６に接続されている。やはり既に述べたように、第７入力端８と第８出力端９は図１に示されたようにＣＡＮコントローラ７へと通じている。
【００２１】
Ｔドライバに接続される個別バスシステムのそれぞれのために送信装置として働くバスドライバと、受信装置として働くバス受信器が設けられている。これらは個別バスシステム１ではバスドライバ３７とバス受信器３８、個別バスシステム２ではバスドライバ３９とバス受信器４０である。各バスドライバは第１、第２出力端を備えている。バスドライバ３７では出力端４１が第１出力端、出力端４２が第２出力端である。同様に出力端４３，４４がバスドライバ３９の第１、第２出力端である。
【００２２】
各バス受信器は第１、第２入力端を備えている。これらはバス受信器３８では第１入力端４５と第２入力端４６であり、バス受信器４０では入力端４７，４８である。
【００２３】
バスドライバの第１、第２出力端は、各個別バスシステムに対するそれらの配当てに応じて、付属のＴドライバの第１、第２入／出力端と付属のバス受信器の第１、第２入力端とに接続されている。バスドライバ３７の第１出力端４１は個別バスシステム１に至るＴドライバの第１入／出力端１０とバス受信器３８の第１入力端４５とに接続されている。バスドライバ３７の第２出力端４２は個別バスシステム１に至るＴドライバの第２入／出力端１１とバス受信器３８の第２入力端４６とに接続されている。
【００２４】
同様にバスドライバ３９の第１、第２出力端４３，４４は個別バスシステム２に至るＴドライバの第３，第４入／出力端１２，１３とバス受信器４０の第１、第２入力端４７，４８とに接続されている。
【００２５】
各バスドライバと各バス受信器が１つの制御入力端を備えている。これはバスドライバ３７では制御入力端４９、バスドライバ３９では制御入力端５１、バス受信器３８では制御入力端５０、バス受信器４０では制御入力端５２である。
【００２６】
制御入力端４９が制御入力端５０に接続されており、接続するこの信号は、個別バスシステム１に割り当てられているバスドライバ３７及びバス受信器３８用の共通の制御信号８３（″Ｅｎ１″信号）として役立つ。つまり制御信号８３を利用して個別バスシステム１用のバスドライバ機能とバス受信器機能とを一緒に制御することができる。これらの機能を一緒に制御するのに必要となるのは１つの制御信号８３にすぎない。
【００２７】
同様に制御信号５１，５２が結び付けられて１つの共通の制御信号８４とされており、この制御信号は個別バスシステム２に付属した装置、つまりバスドライバ３９とバス受信器４０を一緒に制御するのに役立つ。
【００２８】
制御信号８３，８４を利用して個別バスシステム１又は２を入切することができる。制御信号の入力端８３，８４の論理１レベルが該当する個別バスシステムを投入する（バスドライバ及びバス受信罰の″イネーブル″機能）。論理０レベルが該当する個別バスシステムを遮断する（バスドライバ及びバス受信器の″デイセーブル″機能）。
【００２９】
制御信号８３，８４による個別バスシステムの入切はスターカプラのその他の個別バスシステムに影響を及ぼさない。即ち１つの個別バスシステムが入切される間に、調停機構を含むデータトラヒツクはこれらの別の個別バスシステムで支障なく行われる。この理由からスターカプラのその他の個別バスシステムでのデータトラヒツクが損なわれるおそれを生じることなく、任意の各時点に個別バスシステムを入切することができる。
【００３０】
個別バスシステムの永久故障を検知するための回路７１，７２は後に説明される。
【００３１】
個別バスシステムが故障なく作動するあらゆる場合にこの個別バスシステムを制御信号８３，８４によつて投入することによつて、この故障検知回路の故障を利用する有利な可能性がある。逆の場合永久故障が確認されると、該当する個別バスシステムが制御信号８３，８４によつて遮断される。
【００３２】
これまでに述べられた信号を補足して、すべてのバスドライバが１つの入力端を、またすべてのバス受信器が１つの出力端を備えている。バスドライバ３７用入力端は入力端６７（″Ａ″信号）からなり、バスドライバ３９の入力端は入力端６９（″Ｇ″信号）からなり、バス受信器３８の出力端は出力端６８（″Ｂ″信号）からなり、バス受信器４０の出力端は出力端７０（″Ｈ″信号）からなる。
【００３３】
各個別バスシステム用に故障検知回路が設けられている。これは個別バスシステム１では故障検知回路１（７１）、個別バスシステム２では故障検知回路２（７２）である。故障検知回路は、それに付属した個別バスシステムのバス線の電圧レベルを測定するための第１回路を備えている。それは更に、該当するバスドライバの入力端の諭理レベルを測定するための第２回路と、該当するバス受信器の出力端の論理レベルを測定するための第３回路とを備えている。それ故にそれは合計４つの入力端と１つの故障出力端とを備えている。故障検知回路１（７１）は以下の接続を有する：
Ｔドライバ１の第１入／出力端１０に至る第１入力端７３、
Ｔドライバ１の第２入／出力端１１に至る第２入力端７４、
バス受信器３８の出力端６８に至る第３入力端７５，
バスドライバ３７の入力端６７に至る第４入力端７６。
【００３４】
同様に故障検知回路２（７２）の入力端７８，７９，８０，８１が線路１２，１３，７０，６９に接続されている。故障検知回路１（７１）の故障出力端７７（″Ｆｓ１″信号）は個別バスシステム１の故障用の図示されない処理装置へと通じ、故障検知回路２（７２）の故障出力端８２（″Ｆｓ２″信号）は個別バスシステム２の故障用のやはり図示されない処理装置へと通じている。故障検知回路１（７１）と故障検知回路２（７２）は、まつたく対称に構成されているので、同じ方式で作用する。それらの機能は図２に示す故障検知回路１（７１）に基づいて例示的に説明される。
【００３５】
故障検知回路１（７１）はその４つの入力端７３，７４，７５，７６で電圧レベルを読み取つて、比較に基づいて、それに付属した個別バスシステム１に検知可能な故障が存在するかどうかを確認する。
【００３６】
第１、第２入力端７３，７４の電圧レベルに基づいて故障検知回路７１は、個別バスシステム１の電圧レベルが許容公差範囲の内部にあるかどうかを確認する。このレベルがＣＡＮ規格により許容されている公差範囲の外側にあるとき、永久故障が存在する。
【００３７】
故障検知回路１（７１）は、更に個別バスシステム１用バス線の状態を点検して、それを該当するバスドライバの入力端及び該当するバス受信器の出力端と比較する。
【００３８】
バスドライバ３７用入力端６７のレベルが論理１であると、故障検知回路１（７１）の第１、第２入力端の電圧レベルは″優性″状態に一致しなければならない。他方で状態が″劣性″であるなら、おそらく個別バスシステム１の範囲に故障が存在する。後者の事例はバスドライバ３７の入力端６７の論理１状態に基づいて予想しなければならないであろうデータが現れないことを示す。
【００３９】
前記すべての故障状態のとき故障検知回路１（７１）は出力端７７を論理１にセツトする。故障が存在しない場合、出力端７７は論理０にセットされる。
【００４０】
各個別バスシステム用にフイードバツク抑制回路が設けられている。これは個別バスシステム１ではフイードバツク抑制回路１（５３）、個別バスシステム２ではフイードバツク抑制回路２（５４）である。個別バスシステム１と個別バスシステム２とを論理結合するために論理装置８５が設けられている。図１についての説明に関連してＴドライバ１の下記信号は既に説明された：第５入力端２５、第６出力端２６、第７入力端８，第８出力端９。これらの信号は、Ｔドライバ１の部分回路である論理装置８５の入力信号又は出力信号である：詳細には、図１に示すＴドライバ１の第５、第７入力端２５、８は図２に示す論理装置８５の第１、第２入力端であり、図１に示すドライバ１の第６、第８出力端２６、９は図１に示す論理装置８５の第１、第２出力端である。
【００４１】
論理装置８５は、更に第３出力端５５（″Ｃ″信号）と第３入力端５６（″Ｄ″信号）と第４出力端５７（″Ｅ″信号）と第４入力端５８（″Ｆ″信号）とを備えている。
【００４２】
論理装置８５と個別バスシステム１用バスドライバ３７及びバス受信器３８の配置との間に回路部分・フイードバツク抑制回路１（５３）が挿入されている。同様に論理装置８５と個別バスシステム２に付属したバスドライバ３９及びバス受信器４０との間に回路部分・フイードバツク抑制回路２（５４）が挿入されている。それ故に、個別バスシステム１に付属した回路部分５３，３７３８と個別バスシステム２に付属した回路部分５４，３９，４０との間に完全な対称性が成立する；相対応する部分回路の内部構造は同一である。
【００４３】
両方のフイードバツク抑制回路５３，５４は各２つの入力端と各２つの出力端とを備えている。フイードバツク抑制回路１（５３）は、下記結線を介して論理装置８５と個別バスシステム１に付属したバスドライバ及びバス受信器とに接続されている：第１入力端５９が論理装置８５の第３出力端５５（″Ｃ″信号）に、第１出力端６０が論理装置８５の入力端５６（″Ｄ″信号）に、第２出力端６１がバスドライバ３７の入力端６７（″Ａ″信号）に、そして第２入力端６２がバス受信器３８の出力端６８（″Ｂ″信号）に接続されている。同様にフイードバツク抑制回路２（５４）の入力端６３，６６及び出力端６４，６５は出力端５７，７０及び入力端５８，６９に接続されている。
【００４４】
図３に示されたＴドライバ１用論理装置８５は、Ｔドライバ１の説明に関連して既に触れられた下記信号を有する：
第１入力端２５〔＝Ｔドライバ１の第５入力端（″Ｔｅｘｔ″信号）〕、
第２入力端８〔＝Ｔドライバ１の第７入力端（″Ｔｘ″信号）〕、
第３入力端５６（″Ｄ″信号）、
第４入力端５８（″Ｆ″信号）、
第１出力端２６〔＝Ｔドライバ１の第６出力端（″Ｒｉｎｔ″信号）〕、
第２出力端９〔＝Ｔドライバ１の第８出力端（″Ｒｘ″信号）〕、
第３出力端５５（″Ｃ″信号）、
第４出力端５７（″Ｅ″信号）。
【００４５】
論理装置８５は互いに接続された４つの０Ｒゲートで構成されており、３つの０Ｒゲートがそれぞれ３つの入力端を有し、１つの０Ｒゲートが４つの入力端を有する。
【００４６】
第１０Ｒゲート８６は第１入力端９０と第２入力端９１と第３入力端９２と出力端９３とを備えており、この出力端が論理装置８５の第１出力端２６（″Ｒｉｎｔ″信号）となる。第２０Ｒゲート８７は第１入力端９４と第２入力端９５と第３入力端９６と第４入力端９７と出力端９８とを備えており、この出力端が論理装置８５の第２出力端９（″Ｒｘ″信号）となる。第３０Ｒゲート８８は第１入力端９９と第２入力端１００と第３入力端１０１と出力端１０２とを備えており、この出力端が論理装置８５の第３出力端５５（″Ｃ″信号）となる。第４０Ｒゲート８９は第１入力端１０３と第２入力端１０４と第３入力端１０５と出力端１０６とを備えており、この出力端が論理装置８５の第４出力端５７（″Ｅ″信号）となる。
【００４７】
第２、第３、第４０Ｒゲート８７，８８，８９の第１入力端９４，９９，１０３は互いに接続されており、論理装置８５の第２入力端８（″Ｔｘ″信号）となる。第２、第３、第４０Ｒゲート８７，８８，８９の第２入力端９５，１００，１０４は互いに接続されており、論理装置８５の第１入力端２５（″Ｔｅｘｔ″信号）となる。論理装置８５の第３入力端５６（″Ｄ″信号）は第１０Ｒゲート８６の第２入力端９１と第２、第４０Ｒゲート８７，８９の第３入力端９６，１０５とに接続されている。論理装置８５の第４入力端５８（″Ｆ″信号）は第２０Ｒゲート８７の第４入力端９７と第１、第３０Ｒゲート８６，８８の第３入力端９２，１０１とに接続されている。
【００４８】
以下説明するために、まず図２に示されたフイードバツク抑制回路１（５３）とフイードバツク抑制回路２（５４）がそれぞれ２つの連続した結線からなると仮定される。この場合、フイードバツク抑制回路１（５３）では第１入力端５９と第２出力端６１との間に連続接続が、また第２入力端６２と第１出力端６０との間に連続接続が成立する；同様にフイードバツク抑制回路２（５４）では入力端６３と出力端６５及び入力端６６と出力端６４が連続的に接続される。この連続接続でもつて、論理装置８５の第３出力端５５は個別バスシステム１用バスドライバ３７の入力端６７を直接に駆動する。即ち論理装置８５の出力端５５に論理１レベルが帰結し、ＣＡＮ規格によればバスドライバ３７の第１、第２出力端４１，４２には″優性″状態に一致した電圧レベルが生じる。バス受信器３８は第１、第２入力端４５，４６の″優性″形レベルを変換して、出力端６８に論理１レベルが現れるようにする。この論理１レベルは前記連続接続を介して論理装置８５の第３入力端５６へと伝送される。
【００４９】
バス受信器３８の入力端４５，４６のレベルが″劣性″状態に一致する場合には、バス受信器３８の出力端６８に論理０レベルが現れ、これが次にやはり論理装置８５の第３入力端５６へと伝送される。
【００５０】
対称構造によつて、同様に論理装置第４出力端５７の論理１レベルが個別バスシステム２に″優性″状態を生成する；前記と同様に個別バスシステム２″優性″状態が存在する場合論理装置８５の第４入力端５８に論理１レベルが現れる。
【００５１】
要約するなら、論理装置８５の第３出力端５５（″Ｃ″信号）が個別バスシステム１の状態を制御し、論理装置８５の第４出力端５７（″Ｅ″信号）が個別バスシステム２の状態を制御すると述べることができる；論理装置８５の第３入力端５６（″Ｄ″信号）には個別バスシステム１の状態が、また第４入力端５８には個別バスシステム２の状態が、それぞれ論理１又は論理２レベルの形で現れる。
【００５２】
理解を助けるために、標準ＣＡＮバスの制御信号及び受信信号に以下簡単に言及する。
【００５３】
標準ＣＡＮアプリケーシヨンの場合、ＣＡＮコントローラと接続されたバスとの間の通信は２つの信号を介して、つまり″送信″信号〔これは″Ｔｘ″信号、即ち図１に示す入力端８の信号に相当する。〕と″受信″信号〔これは″Ｒｘ″信号、即ち図１に示す出力端９の信号に相当する。〕とを介して行われる。″送信″信号はＣＡＮコントローラによつてバスドライバに送られる；″送信″信号の状態が論理１であると、接続されたバスに″優性″状態が生成される。バス受信器が供給する″受信″信号は、バス状態が″優性″である場合論理１状態、バス状態が″劣性″である場合には論理０状態である。
【００５４】
本発明による回路では、″Ｔｘ″信号がやはり″優性″バス状態を生成し、″Ｒｘ″信号はやはり″優性″又は″劣性″バス状態について通知する。標準解とは異なり″Ｔｘ″信号は１つのバスにおいてだけでなく、スターカプラが含むすべての個別バスシステムにおいて″優性″バス状態を生成する。論理的帰結として本発明では″Ｒｘ″信号は、スターカプラに接続されたすべての個別バスシステムのすべてのバス状態を合計した結果である。ＣＡＮシステム内で使用されるバスドライバ・バス受信器回路に基づいて、接続されたすべての個別バスシステムの間でオア論理割算が行われる。即ち″Ｒｘ″信号は接続された個別バスシステムの少なくとも１つで状態が″優性″であるときに論理１であり、接続されたすべての個別バスシステムが″劣性″状態であるときには、そしてその場合にのみ論理０となる。ＣＡＮコントローラ７が図１に示すＴドライバ１の第７入力端８の信号（″Ｔｘ″信号）を論理１にセツトするときに、図１によりスターカプラに接続されたすべての個別バスシステムが″優性″状態にされることを、図３の論理装置８５は図１の０Ｒゲート４，５，６と協働して引き起こす。図１に示すＴドライバ１の第８出力端９に現れる信号（″Ｒｘ″信号）がＣＡＮコントローラ７に送られるが、この信号はスターカプラに接続された個別バスシステムの少なくとも１つで状態が″優性″であるときにのみ論理１である；接続されたすべての個別バスシステムが″劣性″状態であるとき、この信号は論理０である。
【００５５】
図２に示すＴドライバ１の論理装置８５の役目は、図１に示すＴドライバ２、Ｔドライバ３及び０Ｒゲート４，５，６の同一構成の論理装置と協働して、一方で入力端８（″Ｔｘ″信号）にＣＡＮコントローラ７から供給された論理１レベルが存在する場合、スターカプラに接続されたすべての個別バスシステムで″優性″状態が生成されることを確保することである。他方で前記論理装置の役目は、前記装置と協働してスターカプラに接続された個別バスシステムの少なくとも１つで状態が″優性″であるとき、図１に示すＴドライバ１の出力端９（″Ｒｘ″信号）から論理１レベルをＣＡＮコントローラ７に供給することである（図１参照）。他方で接続されたすべての個別バスシステムで状態が″劣性″である場合、ＣＡＮコントローラ７に至る出力端９（″Ｒｘ″信号）に論理０レベルが現れる。
【００５６】
論理装置８５の０Ｒゲート８６，８７，８８，８９の相互接続及びそれらと入力端２５，８，５６，５８及び出力端２６，９，５５，５７との接続については先に図３に基づいて既に説明された。
【００５７】
図１に示すＣＡＮコントローラ７が″Ｔｘ″信号を論理１にセツトすると〔図３に示す論理装置８５の第２入力端８〕、０Ｒゲートの接続に基づいて″Ｃ″信号〔図３に示す論理装置８５の第３出力端５５〕も、″Ｅ″信号〔図３に示す論理装置８５の第４出力端５７〕も、論理１にセツトされる。図２によれば個別バスシステム１も個別バスシステム２も″優性″状態に移行する。同時に″Ｒｉｎｔ″信号〔図３による論理装置８５の第１出力端２６〕が論理１にセツトされる。図１の０Ｒゲート４，５，６と協働して、″Ｒｉｎｔ″信号は、スターカプラ内に含まれたすべてのＴドライバ１，２，３において″Ｔｅｘｔ″信号用入力端〔図１に示すＴドライバ１，２，３の各第５入力端２５，２７，２９〕に論理１レベルが現れることを引き起こす。″Ｔｅｘｔ″信号によつてさしあたりまだ関与していないすべてのＴドライバ（即ちまだ″劣性″の個別バスシステムを有するＴドライバ）は、それらに接続された個別バスシステムを″優性″状態にするように要請される。″Ｔｘ″信号の第１活性化がＣＡＮコントローラ７から出発する前記例では２つのＴドライバ２，３がそれに該当する。
【００５８】
Ｔドライバ２，３は、Ｔドライバ１とは異なり第７出力端（″Ｒｘ″信号）と第８入力端（″Ｔｘ″信号）を備えている必要がない。しかしこの違いを別とすれば、Ｔドライバ２，３は既に述べたように図３に示されたＴドライバ１用論理装置８５と同一の論理装置をやはり含む。
【００５９】
図１に示すＴドライバ１とＴドライバ２、３との違いを実現するために、Ｔドライバ２，３に含まれた論理装置は異なるように配線され、２つの措置が設けられている。最初の措置は図３に示すこれらの論理装置では第２入力端〔Ｔドライバ１用論理装置８５において第２入力端（″Ｔｘ″信号）は符号８である。〕と器械質量とが橋絡されることにある。こうしてＴドライバ２，３用論理装置の第２入力端には一定した論理０レベルが現れ、これによりこの入力端を介して活性化が中断される。第２の措置は、Ｔドライバ２，３用論理装置の第２出力端〔Ｔドライバ１用論理装置８５において第２出力端（″Ｒｘ″信号）は符号９である。〕が接続されないことにある。これによりＴドライバ２，３では図３に示す論理装置８７の第２０Ｒゲート８６の出力端９８（″Ｒｘ″信号）が評価されない。
【００６０】
つまり図１に示すＣＡＮコントローラ７の″Ｔｘ″信号を介して行われるスターカプラの第１活性化の前記例では、Ｔドライバ１の第１活性化に続いて″Ｔｅｘｔ″信号〔図１に示す第５入力端２７，２９〕によつてＴドライバ２，３の別の活性化がひきおこされる。
【００６１】
″Ｔｅｘｔ″信号の働きは、以下Ｔドライバ２を例に説明される。それとともにＴドライバ内の論理装置の回路構造の前記同一性に基づいてその第５入力端（″Ｔｅｘｔ″信号）に諭理１レベルが設定されるとき、Ｔドライバがそれに付属した２つの個別バスシステムをどのように″優性″状態にするかも一般化して説明されている。
【００６２】
Ｔドライバ２とは別のＴドライバでの第１活性化〔つまり例えばＣＡＮコントローラ信号″Ｔｘ″によるＴドライバ１の前記第１活性化〕の結果として、既に述べたようにＴドライバ２の第５入力端（″Ｔｅｘｔ″信号）に論理１レベルが印加される。するとＴドライバ２内に含まれた論理装置は、Ｔドライバ２に接続された個別バスシステム３及び個別バスシステム４を″優性″状態に移行させる。Ｔドライバ１，２，３はすべて同一構成であり、Ｔドライバ２，３とＴドライバ１との間で配線の前記２つの違いが″Ｔｅｘｔ″信号の働きに関して何ら重要でないので、Ｔドライバ２の第５入力端（″Ｔｅｘｔ″信号）の論理１レベルがＴドライバ２に付属した個別バスシステム３，４の″優性ゼツト″をどのようにもたらすかという回路技術上の事象は、図３に示された論理装置８５を有するＴドライバ１に基づいて例示的に説明される。
【００６３】
図１に示すＴドライバ１の第５入力端２５（″Ｔｅｘｔ″信号）に論理１レベルが印加されると、このレベルは図３に示す論理装置８５の第１入力端２５にやはり印加される。第３、第４０Ｒゲート８８，８９によつて、この場合第３、第４出力端５５，５７（″Ｃ″，″Ｄ″信号）からも論理１レベルが出力されることになる。これら両方の信号は既に述べたようにＴドライバ１に付属した個別バスシステム１，２を″優性″状態にセツトする。
【００６４】
図１に示すＣＡＮコントローラ７の″Ｔｘ″信号によるＴドライバ１の第１活性化後に２つの異なる帰結がどのように生じるかは、既に説明された。第１の帰結は、Ｔドライバ１に付属した個別バスシステム１，２が″優性″状態にされることにある。第２の帰結は、図１に示すＴドライバ１，２，３の第６出力端２６，２８，３０（″Ｒｉｎｔ″信号）の働きと、０Ｒゲート４，５，６によつて第５入力端２５，２７，２９（″Ｔｅｘｔ″信号）に生成される論理１レベルの働きとを介して、既存Ｔドライバに接続されたなお″劣性″の個別バスシステムがやはり″優性″状態に移行することにある。
【００６５】
第５入力端（″Ｔｅｘｔ″信号）と第６出力端（″Ｒｉｎｔ″信号）とに関してまつたく同一に構成されたＴドライバによつて、すべてのＴドライバ１，２，３に接続された全個別バスシステムがＣＡＮコントローラ信号″Ｔｘ″による第１活性化のときにだけ″優性″状態にされるのではないことを確認することができる。むしろ一般化して述べるなら、すべてのＴドライバ１，２，３に接続された全個別バスシステム１，２，３の″優性″セツトは第１活性化にかかわりなく行われ、それもしかもいずれかのＴドライバ１，２，３の第６出力端で論理１信号（″Ｒｉｎｔ″信号）が出力されるときには常に行われる。
【００６６】
それ故に要約するなら、″優性″状態のための何らかの誘因が存在するときには常にスターカプラのすべての個別バスシステムが″優性″となると述べることができる。これに関連した誘因は、一方でいずれかの個別バスでいずれかのバス加入者がこの個別バスシステムを″優性″状態にするときに存在し、他方でＣＡＮコントローラ７が図１に示すＴドライバ１の第７入力端８（″Ｔｘ″信号）に論理１レベルを供給するときには常に与えられている。
【００６７】
ＣＡＮコントローラは、制御機能の他に読取り機能も実行する。このためにＣＡＮコントローラ７はスターカプラのすべての個別バスシステムの状態について常に通知される；図１に示すＴドライバ１の第８出力端９（″Ｒｘ″信号）を利用して個別バスシステムの状態がＣＡＮコントローラに伝えられる。スターカプラに接続されたいずれかの個別バスシステムで状態が″優性″となるとき、Ｔドライバ１は第８出力端９（″Ｒｘ″信号）で論理１レベルを生成する。
【００６８】
この点については図３に示されたＴドライバ１用論理装置８５を参照するように指示する。第２０Ｒゲート８７はその４つの入力端９４，９５，９６，９７を利用して出力端９８で″Ｒｘ″信号を生成し、出力端９８は、同時に図１に示すＣＡＮコントローラ７に至るＴドライバ１の第８出力端９である。
【００６９】
第２０Ｒゲート８７の４つの入力端９４，９５，９６，９７に応じて、ＣＡＮコントローラ７に至る出力端９（″Ｒｘ″信号）は４つの条件の１つのもとで論理１にセツトされる。第１条件は、ＣＡＮコントローラによつて第１活性化が行われる事例、即ち図１に示すＴドライバ１の第７入力端８（″Ｔｘ″信号）にＣＡＮコントローラ自身が論理１レベルを提供した事例である。前記相互接続に応じて、この場合第２０Ｒゲート８７の第１入力端９４にも論理１レベルが印加される。この場合ＣＡＮコントローラ７は、ＣＡＮ規格に確定されているように、それ自身によつて開始された″優性″状態を″Ｒｘ″信号を介して読み返す。第２条件は、図１に示すＴドライバ１の第５入力端２５（″Ｔｅｘｔ″信号）に論理１レベルが印加されることにある；これにより第２０Ｒゲート８７の第２入力端９５にも論理１レベルが存在する。先に述べたように、この事例はＴドライバ１とは別の少なくとも１つのＴドライバ〔つまりＴドライバ２，３の少なくとも１つ〕で″優性″状態が与えられていることを意味する。第３条件は、論理装置８５の第３入力端５６（″Ｄ″信号）を介して、従つて第３０Ｒゲート８７の第３入力端９６にも論理１レベルが供給されることにある・このことは既に述べたように、Ｔドライバ１に付属した個別バスシステム１が″優性″状態であることを意味する。第３条件と同様に第４条件は、論理装置８５の第４入力端５８（″Ｅ″信号）に、従つて第３０Ｒゲート８７の第４入力端９７にも論理１レベルが印加されることを意味する。第４条件は、Ｔドライバ１に付属した個別バスシステム２に″優性″状態が存在することを意味する。
【００７０】
先に示唆されたように、これら４つの条件は、要約するならいずれかの個別バスシステムで″優性″状態が引き起こされるすべての事例において図１のＣＡＮコントローラ７に至る論理１信号″Ｒｘ″が供給されることを意味する。これらの事例は、一方でＣＡＮコントローラがそれ自身で第１活性子としてその″Ｔｘ″信号によつて、個別バスシステムに優性を強いることであり、他方でいずれかの個別バスシステムのいずれかのバス加入者がそれが接続されている特殊な個別バスシステムを″優性″状態とすることによつて、第１活性子の役目を引き受けるすべての事例である。
【００７１】
Ｔドライバに付属した個別バスシステムを″優性″にセツトする原因がＴドライバの″外部″にある場合、図２により第５又は第７入力端２５、８（″Ｔｅｘｔ″，″Ｔｘ″信号）に論理１レベルが印加されることによつて、このＴドライバはそのために要請される。用語″外部″とはこの場合用語″内部″とは逆のものと理解され、″優性″セツトの原因がこのＴドライバの影響範囲の外側にあることを意味し、即ちそれに付属した２つの個別バスシステムの動作によつてそれが根拠付けられていないことを意味する。
【００７２】
あるＴドライバを基準に、それに付属した個別バスシステムの１つが（この個別バスシステムの第１活性子とは別のバス加入者が誘因となつて）″優性″状態であるとき、この個別バスシステムを″優性″セツトするための原因は″内部″にある。図３によれば、次に両方の個別バスシステムのいずれが″優性″状態であるかに応じて、論理装置８５の第３又は第４入力端５６，５８（″Ｄ″信号、″Ｆ″信号）に論理１信号が印加される。第３、第４０Ｒゲート８８，８９によつて、まだ″優性″ではなくまだ″劣性″であるそれぞれ別のバスシステムが″優性″状態に移行することになる。０Ｒゲートの前記結合を介して、論理装置８５の第３入力端５６（″Ｄ″信号）の論理１信号が論理装置８５の第４出力端５７（″Ｅ″信号）に論理１レベルを生成する。同様に論理装置８５の第４入力端５８（″Ｆ″信号）の論理１信号が論理装置８５の第３出力端５５（″Ｃ″信号）に論理１レベルを生成する。既に述べたように、図２によれば、論理１信号″Ｃ″が個別バスシステム１を、また論理１信号″Ｅ″が個別バスシステム２を″優性″状態にセツトする。
【００７３】
付属した個別バスシステムを″優性″セツトするための原因が″外部″及び″内部″に存在する場合、Ｔドライバ１，２，３は第６出力端２６，２８，３０（″Ｒｉｎｔ″信号；図１参照）を介してこの事実を別のＴドライバに伝える。ただし外部原因のときこの通知は、ＣＡＮコントローラ７がその″Ｔｘ″信号を利用して第１活性子として現れた場合にのみ行われねばならない。別のＴドライバに付属した個別バスシステムのバス加入者が第１活性子として現れることによつて与えられる外部原因の場合、通知は省くことができる。つまりこうした場合のために図１に示す０Ｒゲート４，５，６が設けられている；それらはＴドライバ１，２，３の１つだけがその第６出力端２６，２８，３０（″Ｒｉｎｔ″信号）から論理１レベルを出力するときに、すべてのＴドライバ１，２，３で″Ｔｅｘｔ″信号〔第５入力端２５，２７，２９に論理１レベル〕が生成されることを確実にする。
【００７４】
それ故に図１に示すＴドライバ１，２，３は、″優性″セツトのための条件が前記″外部″条件の場合及びすべての″内部″条件の場合にその第６出力端２６，２８，３０（″Ｒｉｎｔ″信号）で論理１レベルを生成する；回路技術的には、″Ｒｉｎｔ″信号は諭理装置８５の第１０Ｒゲート８６によつて生成される。第１０Ｒゲート８６の前油相互接続から明らかとなるように、論理装置８５の第１出力端２６（″Ｒｉｎｔ″信号）は第１０Ｒゲート８６の３つの入力端９０，９１，９２のレベル状態に基づいて下記条件の１つのもとで論理１である。抑制回路８５の第２入力端８（″Ｔｘ″信号）の論理１レベル〔ＣＡＮコントローラ信号″Ｔｘ″を誘因とした場合″外部″原因〕、論理装置８５の第３入力端５６（″Ｄ″信号）の論理１レベル〔第１″内部″原因〕、論理装置８５の第４入力端５８（″Ｆ″信号）の諭理１レベル〔第２″内部″原因〕。
【００７５】
図１によれば、次に前述の如くに０Ｒゲート４，５，６がＴドライバ１，２，３の第６出力端２６，２８，３０（″Ｒｉｎｔ″信号）から、Ｔドライバ１，２，３の第５入力端２５，２７，２９へと″Ｔｅｘｔ″信号を生成する。
【００７６】
以下では電子モジユール″論理１遅延″が説明され、次にこのモジユールがその後の説明の過程で使用される。
【００７７】
図７ａに記号で示す電子モジユール１０７が入力端１０８と出力端１０９とを有する。このモジユールを一方の電子論理素子の論理出力端と他方の電子論理素子の論理入力端との間に挿入することが念頭に置かれる。このモジユールで達成される目的は、入力端１０８の論理１信号がＴｖ１の時間だけ遅れてモジユールの出力端１０９に現れる一方で、モジユール１０７の入力端１０８の論理０信号ができるだけ遅れることなく、即ち比較的僅かな遅延Ｔｖ０で出力端１０９に現れることにある。つまりＴｖ０＜＜Ｔｖ１が妥当すべきである。
【００７８】
図７ｂは、モジユール１０７の技術的実現を示す。入力端１０８と出力端１０９との間に抵抗器（Ｒ）１１０と図５ｂに示された優先度を有するダイオード
（Ｄ）１１１とからなる並列回路が設けられている。出力端１０９にはコンデンサ（Ｃ）１１２の第１端子がある。コンデンサ（Ｃ）１１２の第２端子は接地電位に接続されている。モジユール１０７の機能様式を説明するために、図７ｃにはモジユール１０７の入力端１０８及び出力端１０９の電圧勾配が図示されている。
【００７９】
図７ｃから読み取ることができるように、モジユール１０７の入力端１０８のレベルｔ１の時点に論理０レベルから論理１レベルヘと変化する。モジユールのダイオード（Ｄ）１１１が遮断方向で運転されるので、モジユール１０７の出力端１０９はｔ１の時点のレベル急変に直ちに追従することができない。その代わりにコンデンサ（Ｃ）１１２は論理０レベルから出発して抵抗器（Ｒ）１１０とコンデンサ（Ｃ）１１２とによつて与えられた時定数で充電することができる。
【００８０】
ｔ２の時点にモジユール１０７の出力端１０９は、モジユール１０７の後段に設けられた図示されない論理入力端のスイツチング閾値Ｕｓを上まわる。ｔ１とｔ２の時点の間に経過する時間は論理１レベルにとつて望ましい遅延時間Ｔｖ１（Ｔｖ１＝ｔ２−ｔ１）である。コンデンサＣ、抵折器Ｒ及びダイオードＤ（導通・遮断特性）を好適に寸法設計することによつて、希望する遅延時間Ｔｖ１を調整することができる。
【００８１】
ｔ３の時点にモジユール１０７の入力端１０８のレベルは論理１状態から論理０状態に移行する。この時点以降、ダイオード（Ｄ）１１１は導通方向で運転される。ダイオード（Ｄ）１１１の比較的少ない導通抵抗によつてコンデンサ（Ｃ）１１２がきわめて迅速に放電し、ｔ３の時点のすぐうしろにあるｔ４の時点に後段の論理入力端のスイツチング閾値Ｕｓは再び事実上直ちに下まわられる。寸法設計が正しい場合、論理０レベル用遅延時間Ｔｖ０は、Ｔｖ１に比べてきわめて小さく、それ故に無視することができる。
【００８２】
ここでのアプリケーシヨンではモジユール１０７を用いて１００〜２００ｎｓの遅延時間Ｔｖ１が実限された。
【００８３】
これまでの検討では、図２に示すフイードバツク抑制回路１（５３）において入力端５９と出力端６１、及び入力端６２と出力端６０が連続的に接続されていると前提された。同様にフイードバツク抑制回路２（５４）では入力端６３と出力端６５、及び入力端６６と出力端６４が連続的に接続されている。しかしこの仮定に従つて実現された場合、望ましくないフイードバツクが生じる。これらのフイードバツクは、ＣＡＮコントローラ７（図１参照）によつて開始されるバス活性の場合にも、またいずれかの個別バスシステム（図１参照）のいずれかのバス加入者から出発するバス活性の場合にも現れる。以下の説明では図２を参考にする。
【００８４】
例えば個別バスシステム１に接続された個別バスシステム１のバス加入者が″優性″状態を印加すると、論理装置８５の第３入力端５６（″Ｄ″信号）に論理１信号が現れる。先に述べたように、第３入力端５６の論理１状態によつて、論理装置８５の第１出力端２６に論理１信号が現れることになる（″Ｒｉｎｔ″信号）。この信号は既に述べたように、図１によれば別のＴドライバ２，３及び０Ｒゲート４，５，６を通る進路を介して図３に示す論理装置８５の第１入力端２５（″Ｔｅｘｔ″信号）に論理１レベルを生成する。その結果既に述べたように、論理装置８５の第３出力端５５（″Ｃ″信号）を介して論理１信号が個別バスシステム１（図２参照）へと出力される。これにより個別バスシステム１の前記バス加入者自身が中間時間の間個別バスシステム１を解放したとしても、個別バスシステム１は″優性″状態に保たれる。前記解放の結果として、前記フイードバツク効果がなくとも、個別バスシステム１は″劣性″状態に移行したであろう。
【００８５】
バス活性がＣＡＮコントローラ７によつて開始される場合〔論理装置８５の第２入力端８の″Ｔｘ″信号〕にも、前記種類のフイードバツク効果が現れる。この場合にも論理１信号が論理装置８５の第１出力端２６（″Ｒｉｎｔ″信号）から出力される。前記進路を介してやはり論理１レベルが論理装置８５の第１入力端２５（″Ｔｅｘｔ″信号）で生成される。ＣＡＮコントローラ７（図１参照）がその″Ｔｘ″信号を論理０にリセツトすると〔論理装置８５の第２入力端８〕、入力信号″Ｔｅｘｔ″〔論理装置８５の第１入力端２５〕はさしあたり論理１状態に留まる（その理由は前記進路での信号通過時間にある。）これによりＣＡＮコントローラ７（図１参照）自身が″Ｔｘ″信号を既に論理０にリセツトしたにもかかわらず、接続された個別バスシステムは″優性″状態にされたままとなる。
【００８６】
図４  に示されたフイードバツク抑制回路１（５３ａ）の変形態様では、図２に示すフイードバツク抑制回路１（５３）が静的抑制措置を備えている。この回路部分は第１ＡＮＤゲート１１３と第２ＡＮＤゲート１１４と第１インバータ１１５と第２インバータ１１６とからなる。第１ＡＮＤゲートは第１入力端１１７と第２入力端１１８と出力端１１９とを備えている；第２ＡＮＤゲート１１４は第１入力端１２２と第２入力端１２３と出力端１２４とを備えている；第１インバータ１１５は入力端１２０と出力端１２１とを備えている；第２インバータ１１６は入力端１２５と出力端１２６とを備えている。フイードバツク抑制回路１（５３ａ）の第１入力端５９（″Ｃ″信号）は第１ＡＮＤゲート１１３の第１入力端１１７に接続されている。第１ＡＮＤゲート１１３の出力端１１９はフイードバツク抑制回路１（５３ａ）の第２出力端６１（″Ａ″信号）にも第１インバータ１１５の入力端１２０にも通じている。第１インバータ１１５の出力端１２１は第２ＡＮＤゲート１１４の第２入力端１２３に通じている。フイードバツク抑制回路１（５３ａ）の第２入力端６２（″Ｂ″信号）は第２ＡＮＤゲート１１４の第１入力端１２２に接続されている。第２ＡＮｂゲート１１４の出力端１２４はフイードバツク抑制回路１（５３ａ）の第１出力端６０（″Ｄ″信号）にも第２インバータ１１６の入力端１２５にも接続されている。第２インバータ１１６の出力端１２６は第１ＡＮＤゲート１１３の第２入力端１１８に接続されている。
【００８７】
このように接続された論理素子が形成するＲ−Ｓフリツプフロツプは２つの安定状態と１つの開放状態とを有する；開放状態は以下において″待機″状態と称され、第１安定状態は″内部″状態と称され、第２安定状態は″外部″状態と称される。Ｒ−Ｓフリツプフロツプの制御はフイードバツク抑制回路１（５３ａ）の第１、第２入力端５９，６２を介して行われる。
【００８８】
図５ｂ、図５ｃ、図５ｄの図示において、図４に示すフイードバツク抑制回路１（５３ａ）は″待機″状態、″内部″状態及び″外部″状態が多少簡略化して図示されている。これらの図示には、フリツプフロツプ機能を制御する第１、第２入力端５９，６２の論理状態と第１、第２出力端６０，６１の論理状態が一緒に書き込まれている（論理０が数字０として、論理１が数字１として）。図５ｂ〜ｄの説明では、細部の説明に関して図４を参考にする。というのも図４には符号がすべて含まれているのに対して、図５ｂ〜ｄには見易くするために幾つかの符号が省かれているからである。
【００８９】
図５ｂは″待機″状態のフイードバツク抑制回路１（５３ａ）を示す。この状態はフイードバツク抑制回路１（５３ａ）の両方の入力信号５９，６２が論理０であるときには常に存在する。これは接続された個別バスシステムを″優性″状態にする要請（″Ｔｘ″信号）が図１に示すＣＡＮコントローラ７から存在しないこと、個別バスシステム１が″優性″状態にあるとの通知が個別バスシステム１からバス受信器３８を介して存在しないことを意味する。第１、第２ＡＮＤゲート１１３，１１４の第１入力端１１７，１２２が論理０レベルである結果、両方のＡＮＤゲート１１９，１２４の出力端は論理０となる。第１、第２インバータ１１５，１１６を介してこれらの論理０情報が論理１情報に変換され、両方の第１ＡＮＤゲート１１３，１１４の第２入力端１１８，１２３には論理１レベルが印加される。これにより第１、第２ＡＮＤゲートは″待機″状態に、つまり別の状態に切換えることができる。両方のＡＮＤゲート１１３，１１４の一方においてそれぞれ第１入力端１１７，１２２に論理１情報が現れるとき切換は起きる。
【００９０】
″待機″状態である限り、図２に示すフイードバツク抑制回路１（５３ａ）の第１、第２出力端６０，６１は両方のＡＮＤゲートの出力端に応じてやはり論理０状態である。つまりフイードバツク抑制回路１（５３ａ）の第１入力端５９か又は第２入力端６２のいずれかに論理１信号が供給されるとき、″待機″状態から離れられる。
【００９１】
図５ｃは″内部″状態のフイードバツク抑制回路５３ａを示す。フイードバツク抑制回路１（５３ａ）の第１入力端５９（″Ｃ″信号）に論理１信号が供給されるときにこの状態となる。第１ＡＮＤゲート１１３の出力端１１９が論理１状態に切換わる；この情報がインバータ１１５において反転され、第２ＡＮＤゲート１１４の第２入力端１２３に論理０レベルが現れる。つまり第２ＡＮＤゲート１１４は別のものも含めて遮断されたままであり；その出力端１２４に論理０レベルが現れて、第２インバータ１１６を介して第１ＡＮＤゲート１１３の第２入力端１１８を引き続き論理１状態で保持する。こうして図２に示す論理装置８５から出発して個別バスシステム１はバスドライバ３７を介して″優性″状態にする。
【００９２】
図２に示すバス受信器３８は、個別バスシステム１で″優性″状態を検知したのであるから、図２に示すフイードバツク抑制回路１（５３ａ）の第２入力端６２に論理１信号を供給する。しかしフイードバツク抑制回路１（５３ａ）の第２ＡＮＤゲート１１４がこの信号の転送を遮断し、フイードバツク抑制回路１（５３ａ）の第１出力端６０は論理０状態に留まる。論理装置８５が″Ｃ″信号を論理１状態に保つ限り、″内部″から″外部″への〔即ち論理装置８５から個別バスシステム１への；これは図２に示すバスドライバ３７が内部要請に基づいて駆動されることを意味する。〕進路は許容されたままであり、これにより″外部″から″内部″〔即ち個別バスシステム１から論理装置８５への〕進路は遮断されたままである。
【００９３】
論理装置８５が″Ｃ″信号を諭理０にリセットすると、フイードバツク抑制回路１（５３ａ）は再び図５ｂにより″待機″状態を占める。
【００９４】
図５ｄは″外部″状態のフイードバツク抑制回路１（５３ａ）を示す。図５ｂに示す″待機″状態から出発して、個別バスシステム１のバス加入者がこのバスを″優性″状態にしたなら、″外部″状態が占められる。次にフイードバツク抑制回路１（５３ａ）の第２入力端６２（″Ｂ″信号）に論理１レベルが現れて、第２ＡＮＤゲート１１４の出力端１２４を論理１にセットする。第１ＡＮＤゲート１１３の第２入力端１１８が論理０にセツトされる。第１ＡＮＤゲート１１３の出力端１１９がやはり論理０状態に移行し、第１インバータ１１５内での反転によつて第２ＡＮＤゲート１１４の第２入力端１２３に論理１レベルが印加されて、このＡＮＤゲートの開放保持を引き起こす。これにより″外部″から″内部″への〔個別バスシステム１から論理装置８５への〕進路が解放される一方、場合によつて到来する内部要請（″内部″から″外部″への要請）はすべて中断される。バス受信器３８が図２に示すフイードバツク抑制回路１（５３ａ）の第２入力端６２を論理１に保持する限り、個別バスシステム１から図２に示す論理装置８５へと情報が伝送される。″外部″状態から出発して、フイードバツク抑制回路１（５３）の第２入力端６２のレベルが論理０に戻るとき、″待機″状態が再び占められる。
【００９５】
つまり図４に示すフイードバツク抑制回路１（５３ａ）は、″内部″から″外部″へ、及び″外部″から″内部″へと情報が同時に伝送されるのを防止するラツチ装置である。それはその都度１つの伝送方向のみが占められることを確保する。
【００９６】
図４に示すフイードバツク抑制回路１（５３ａ）を静的に実施すると、ある状態から別の状態に移行する間に短い信号交差が現れる。
【００９７】
図４に示す″内部″状態が存在すると仮定する。それ故に個別バスシステム１は″優性″状一にあり、″内部″から″外部″へと伝送が起きる。伝送の最後にフイードバツク抑制回路１（５３ａ）が再び″待機″状態に移行する。即ち第２ＡＮＤゲート１１４の第２入力端１２３が論理１にセツトされる。つまりこの時点以降バス受信器３８の出力端６８から論理１信号が再び許容される。
【００９８】
先行して行われていまやまさに終了した図５ｃに示す″内部″形伝送の間、既に述べたように個別バスシステムは″優性″状態にあり、それ故にこの時間の間フイードバツク抑制回路１（５３ａ）の第２入力端６２にも、バス受信器３８の出力端６８から供給される論理１信号（″Ｂ″信号）が印加されていた。フイードバツク抑制回路１（５３ａ）がなお″内部″状態にあつた時間中は、この信号に対して確実な遮断が存在した。
【００９９】
″内部″状態から″待機″状態に移行するのに伴つて、第２ＡＮＤゲート１１４は第２入力端１２３の論理１情報によつて事実上同時に制御される。しかしバス受信器３８の出力端６８から供給されてＡＮＤゲート１１４の第１入力端１２２に存在する論理１情報はこの時点にまだ減衰していない。短時間にわたつて、つまり最終的減衰に至るまで、第２ＡＮＤゲート１１４の両方の入力端１２２，１２３に論理１レベルが印加され、この時間の間その出力端１２４には論理１レベルの妨害信号が現れる。この妨害信号は、フイードバツク抑制回路１（５３ａ）の″内部″状態と″待機″状態との間の移行範囲において伝送方向の確実な分離を妨げ、それ故に抑制されねばならない。
【０１００】
第１インバータ１１５の出力端１２１の論理１情報が時間Ｔ１だけ遅れてはじめて第２ＡＮＤゲート１１４の第２入力端１２３に供給されることによつて、妨害信号の抑制は達成される。時間Ｔ１は個別バスシステム１の信号伝搬遅延時間で決まる；それは伝搬遅延時間の間に先行する″内部″演算の信号が確実に減衰するような大きさに選定されねばならない。
【０１０１】
図６がこの遅延の回路技術的実現を示す。第１インバータ１１５の出力端１２１と第２ＡＮＤゲート１１４の第２入力端１２３とめ間の接続が分離され、論理１遅延回路形の電子モジユール１２７がその間に介設される。このモジユール１２７の種類と構造は図７ａ〜ｃの説明に関連して既に説明された。
【０１０２】
フイードバツク抑制回路１（５３ａ）の状態が″内部″から″待機″へと移行する場合と同様に、″外部″から″待機″へと移行するときにも短い信号交差が同様に現れる。主旨上同様に図５ｂでは第１ＡＮＤゲート１１３の第２入力端１１８は″外部″状態から″待機″状態を占めるのと同時に論理１にセツトされ、その際第１ＡＮＤゲート１１３の第１入力端１１７の論理１レベル〔この信号は既に述べたように論理装置８５の″Ｃ″信号に一致する。〕が既に変化していることはない。この場合にも第１ＡＮＤゲート１１３の出力端１１９に妨害信号が現れることは防止されねばならない・救済手段として、図６によれば第２インバータ１１６の出力端１２６と第１ＡＮＤゲート１１３の第２入力端１１８との間に論理遅延回路１２７が介設される。この遅延回路は、″Ｃ″信号〔図３に示す論理装置８５の第３出力端〕が減衰するよりも前に第１ＡＮＤゲート１１３の第２入力端１１７に論理１が現れるのを防止する。
【０１０３】
図６に示す最終的フイードバツク抑制回路１（５３ｂ）には、妨害信号を抑制するための図４に示す静的措置も最後に述べられた動的措置も含まれている。実際に試して判明したように、遅延回路１２７の遅延時間Ｔ１は１００ｎｓ〜２００ｎｓの値に調整することができ、遅延回路１２８の遅延時間Ｔ２は５０ｎｓ〜１００ｎｓの値に調整することができる。遅延回路は伝搬遅延時間の遅れを補償するのに役立つので、調整すべき遅延時間はこれらの遅延回路に依存し、従つて回路技術的実現の技術に依存する。
【０１０４】
要約するなら、前記回賂を用いて図１に示すＣＡＮコントローラ７は任意数の個別バスシステムからなるスターカプラを、標準ＣＡＮアプリケーシヨンにおいて単一のＣＡＮバスのみを運転するのと同様に運転すると述べることができる。ある個別バスシステムのデータ線の論理状態が接続された別のすべての個別バスシステムに伝送される。調停は、調停機構を維持しながら接続されたすべての個別バスシステムに拡張される。
【図面の簡単な説明】
【図１】３つのＴドライバを用いてＣＡＮ規格に対応した６つの個別バスシステム用のスターカプラのブロツク図である。
【図２】Ｔドライバのブロツク図である。
【図３】Ｔドライバ内の論理装置を示す。
【図４】Ｔドライバ内でフイードバツクを抑制するための静的措置を示す。
【図５】図４に示すフイードバツク抑制措置における論理状態を示す。
【図６】Ｔドライバ内でフイードバツクを抑制するための静的及び動的措置を示す。
【図７】ａは″論理１遅延″モジユールの記名を示し、ｂは″論理１遅延″モジユールの構造を示し、ｃは″論理１遅延″モジユールの時間線図を示す。
【符号の説明】
１，２，３  Ｔドライバ
４，５，６  ０Ｒゲート
７          ＣＡＮコントローラ
【図１】
0003750693.tif 000002
【図２】
0003750693.tif 000003
【図３】
0003750693.tif 000004
【図４】
0003750693.tif 000005
【図５】
0003750693.tif 000006
【図６】
0003750693.tif 000007
【図７】
0003750693.tif 000008