(57)【特許請求の範囲】
【請求項１】
回線接続回路が、回線を介して交換機から着信信号(ＲＩ信号)を受け入れた時、ＲＩ検出信号を出力するＲＩ信号検出部と、
前記回線と前記回線接続回路内のデータ伝送経路とを、接続、切断する第一の切替部と、
前記データ伝送経路に、整流部を介して接続され所定の信号を受け入れたときオンして直流ループを形成する直流ループ形成部と、
前記回線から到来するサージ電圧が、前記整流部を介して直流ループ形成部へ進入するのを防ぐための回路保護部と、
前記整流部と前記回路保護部との間に設けられ、接続、切断する第二の切替部と、
前記回線接続回路を制御する制御部とを備え、
前記制御部は、前記ＲＩ検出信号を受け入れたとき、前記第一の切替部を制御して前記回線と前記データ伝送経路とを接続するとともに、前記第二の切替部を制御して前記整流部と前記回路保護部とを切断し、通信のための所定の準備ができた後に、前記第二の切替部を制御して前記整流部と前記回路保護部とを接続するとともに、直流ループ形成部をオンさせることを特徴とする回線制御装置。
【請求項２】
請求項１に記載の回線制御装置において、
前記第二の切替部は、
オフ状態のとき前記直流ループ形成部と前記回路保護部とを切断し、オン状態のとき前記回路保護部と前記直流ループ形成部とを接続し、
前記制御部は、
前記ＲＩ検出信号を受け入れたとき、前記第一の切替部を制御して前記回線と前記データ伝送経路とを接続するとともに、前記第二の切替部を制御してオフ状態にし、通信のための所定の準備ができた後に、前記第二の切替部を制御してオン状態に維持することを特徴とする回線制御装置。
【請求項３】
請求項１に記載の回線制御装置において、
前記第二の切替部は、
前記整流部と前記回路保護部との間に前記直流ループ形成部の一部として配置され、
前記制御部は、
前記ＲＩ検出信号を受け入れたとき、前記第一の切替部を制御して前記回線と前記データ伝送経路とを接続するとともに、前記第二の切替部を制御して前記直流ループ形成部の構成を解き、通信のための所定の準備ができた後に、前記第二の切替部を制御して前記直流ループ形成部を構成することを特徴とする回線制御装置。
【請求項４】
請求項１に記載の回線制御装置において、
前記ＲＩ信号検出部から前記ＲＩ検出信号を受け入れて、所定の時間幅に伸長した出力信号を前記第二の切替部へ出力するパルス伸長部を備え、
前記制御部は、前記ＲＩ検出信号を受け入れた時、前記第一の切替部を制御して前記回線と前記データ伝送経路とを接続し、前記パルス伸長部は、前記ＲＩ信号検出部から前記ＲＩ検出信号を受け入れて所定の時間幅に伸長した出力信号を前記第二の切替部へ出力し、前記ＲＩ信号検出部が前記ＲＩ検出信号を出力している間は前記直流ループ形成部と前記回路保護部とを継続して切断させることを特徴とする回線制御装置。
【請求項５】
請求項１に記載の回線制御装置において、
前記回路保護部に代えて、それぞれ異なる所定のサージ電圧レベルに設定されている複数個の回路保護部と、
前記第二の切替部に代えて、前記複数個の回路保護部の内から何れか一個の回路保護部を選択して前記直流ループ形成部に接続させる選択部とを備え、
前記制御部は、前記ＲＩ検出信号の受入待機状態で、前記選択部を制御して前記直流ループ形成部と、前記複数の回路保護部の内から選択された所定の低いサージ電圧に設定されている第一の回路保護部との接続状態を維持し、前記ＲＩ検出信号を受け入れた時、前記第一の切替部を制御して前記回線と前記データ伝送経路とを接続し、更に、前記選択部を制御して前記直流ループ形成部と、前記複数の回路保護部の内から選択された所定の高いサージ電圧に設定された第二の回路保護部とを接続させた後、予め定められている回線制御手順に従って回線接続動作を進行させることを特徴とする回線制御装置。
【請求項６】
請求項５に記載の回線制御装置において、
前記回線を介して前記交換機から前記着信信号を受け入れた時、前記着信信号の電圧レベルを検出してその最大値を保持するピークホールド部と、
前記ピークホールド部から前記最大値を受け入れて、予め想定される低電圧から高電圧に至る複数の前記サージ電圧の進入を阻止する阻止電圧レベルにランク分けするレベル変換部と、
前記レベル変換部がランク分けして適合させた前記阻止電圧レベルのランクを受け入れて所定ビット数のディジタルデータに変換するＡ／Ｄ変換部とを備え、
前記制御部は、前記ＲＩ検出信号の受入待機状態で、前記選択部を制御して前記直流ループ形成部と、前記複数の回路保護部の内から選択された所定の低いサージ電圧に設定されている第一の回路保護部との接続状態を維持し、前記ＲＩ検出信号を受け入れた時、前記第一の切替部を制御して前記回線と前記データ伝送経路とを接続し、更に、前記Ａ／Ｄ変換部から所定ビット数のディジタルデータを受け入れて、前記複数個の回路保護部の中から前記阻止電圧レベルのランクに適合する前記回路保護部を選択し、前記選択部を制御して前記阻止電圧レベルのランクに適合する前記回路保護部を前記直流ループ形成部に接続させた後、予め定められている回線制御手順に従って回線接続動作を進行させることを特徴とする回線制御装置。
【請求項７】
請求項１に記載の回線制御装置において、
前記制御部から制御信号を受け入れて所定の遅延時間遅延したパルスを出力する信号遅延部を備え、
前記制御部は、
自己が出力する前記第二の切替部を制御する制御信号の一部を分岐して、前記信号遅延部を介して前記直流ループ形成部へ送り、前記第二の切替部と前記直流ループ形成部とを一つの制御信号で制御することを特徴とする回線制御装置。
【請求項８】
請求項１に記載の回線制御装置において、
前記制御部から制御信号を受け入れて前記データ伝送経路の２次側出力のゲイン調整を行うゲイン設定部を備え、
前記制御部は、
自己が出力する前記直流ループ形成部を制御する制御信号の一部を分岐して、前記ゲイン設定部へ送り、前記直流ループ形成部と、前記ゲイン設定部を一つの制御信号で制御することを特徴とする回線制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ファクシミリ装置等の回線制御装置に関する。
【０００２】
【従来の技術】
待機状態のファクシミリ装置が、回線を介して交換機から着信信号(ＲＩ信号)を受け入れた時、回線接続回路の内部に配置されているＲＩ信号検出部は、ＲＩ信号の到来を検出してＲＩ検出信号を制御部へ転送する。制御部は、このＲＩ検出信号を受け入れた時ＣＭＬリレーを切り替えて、回線制御回路の内部のデータ伝送経路を回線を介して交換機に接続する。以下、予め定められている回線制御手順に従って回線接続動作が進行する。尚、上記データ伝送経路には、直流電圧を生成する整流部と雷サージ等からファクシミリ装置を防護するため、バリスタ等で構成されている防護装置(以下回路保護部と記す)が接続されている。
【０００３】
【発明が解決しようとする課題】
上記従来の回線制御装置には、以下に記す解決すべき課題が残されていた。
上記伝送経路に、上記回路保護部の作動電圧よりも高電圧のＲＩ信号が進入した場合を想定する。この時上記回路保護部が導通して上記整流部が作動して直流電圧が発生される。この直流電圧を上記交換機が検出して、ファクシミリ装置が回線を捕捉してあたかも直流ループを形成したと誤認識する。その結果、誤認識した交換機は、ＲＩ信号の送出を停止して次のステップへ進む。ところがファクシミリ装置が、まだ、受け入れたＲＩ信号の認識を完了していない場合には後に続く回線制御手順が進行不可能になってしまう。
【０００４】
【課題を解決するための手段】
本発明は以上の点を解決するため次の構成を採用する。
〈構成１〉
回線接続回路が、回線を介して交換機から着信信号(ＲＩ信号)を受け入れた時、ＲＩ検出信号を出力するＲＩ信号検出部と、上記回線と上記回線接続回路内のデータ伝送経路とを、接続、切断する第一の切替部と、上記データ伝送経路に、整流部を介して接続され所定の信号を受け入れたときオンして直流ループを形成する直流ループ形成部と、上記回線から到来するサージ電圧が、上記整流部を介して直流ループ形成部へ進入するのを防ぐための回路保護部と、上記整流部と上記回路保護部との間に設けられ、接続、切断する第二の切替部と、上記回線接続回路を制御する制御部とを備え、上記制御部は、上記ＲＩ検出信号を受け入れたとき、上記第一の切替部を制御して上記回線と上記データ伝送経路とを接続するとともに、上記第二の切替部を制御して上記整流部と上記回路保護部とを切断し、通信のための所定の準備ができた後に、上記第二の切替部を制御して上記整流部と上記回路保護部とを接続するとともに、直流ループ形成部をオンさせることを特徴とする回線制御装置。
【０００５】
〈構成２〉
構成１に記載の回線制御装置において、上記第二の切替部は、オフ状態のとき上記直流ループ形成部と上記回路保護部とを切断し、オン状態のとき上記回路保護部と上記直流ループ形成部とを接続し、上記制御部は、上記ＲＩ検出信号を受け入れたとき、上記第一の切替部を制御して上記回線と上記データ伝送経路とを接続するとともに、上記第二の切替部を制御してオフ状態にし、通信のための所定の準備ができた後に、上記第二の切替部を制御してオン状態に維持することを特徴とする回線制御装置。
【０００６】
〈構成３〉
構成１に記載の回線制御装置において、上記第二の切替部は、上記整流部と上記回路保護部との間に上記直流ループ形成部の一部として配置され、上記制御部は、上記ＲＩ検出信号を受け入れたとき、上記第一の切替部を制御して上記回線と上記データ伝送経路とを接続するとともに、上記第二の切替部を制御して上記直流ループ形成部の構成を解き、通信のための所定の準備ができた後に、上記第二の切替部を制御して上記直流ループ形成部を構成することを特徴とする回線制御装置。
【０００７】
〈構成４〉
構成１に記載の回線制御装置において、上記ＲＩ信号検出部から上記ＲＩ検出信号を受け入れて、所定の時間幅に伸長した出力信号を上記第二の切替部へ出力するパルス伸長部を備え、上記制御部は、上記ＲＩ検出信号を受け入れた時、上記第一の切替部を制御して上記回線と上記データ伝送経路とを接続し、上記パルス伸長部は、上記ＲＩ信号検出部から上記ＲＩ検出信号を受け入れて所定の時間幅に伸長した出力信号を上記第二の切替部へ出力し、上記ＲＩ信号検出部が上記ＲＩ検出信号を出力している間は上記直流ループ形成部と上記回路保護部とを継続して切断させることを特徴とする回線制御装置。
【０００８】
〈構成５〉
構成１に記載の回線制御装置において、上記回路保護部に代えて、それぞれ異なる所定のサージ電圧レベルに設定されている複数個の回路保護部と、上記第二の切替部に代えて、上記複数個の回路保護部の内から何れか一個の回路保護部を選択して上記直流ループ形成部に接続させる選択部とを備え、上記制御部は、上記ＲＩ検出信号の受入待機状態で、上記選択部を制御して上記直流ループ形成部と、上記複数の回路保護部の内から選択された所定の低いサージ電圧に設定されている第一の回路保護部との接続状態を維持し、上記ＲＩ検出信号を受け入れた時、上記第一の切替部を制御して上記回線と上記データ伝送経路とを接続し、更に、上記選択部を制御して上記直流ループ形成部と、上記複数の回路保護部の内から選択された所定の高いサージ電圧に設定された第二の回路保護部とを接続させた後、予め定められている回線制御手順に従って回線接続動作を進行させることを特徴とする回線制御装置。
【０００９】
〈構成６〉
構成５に記載の回線制御装置において、上記回線を介して上記交換機から上記着信信号を受け入れた時、上記着信信号の電圧レベルを検出してその最大値を保持するピークホールド部と、上記ピークホールド部から上記最大値を受け入れて、予め想定される低電圧から高電圧に至る複数の上記サージ電圧の進入を阻止する阻止電圧レベルにランク分けするレベル変換部と、上記レベル変換部がランク分けして適合させた上記阻止電圧レベルのランクを受け入れて所定ビット数のディジタルデータに変換するＡ／Ｄ変換部とを備え、上記制御部は、上記ＲＩ検出信号の受入待機状態で、上記選択部を制御して上記直流ループ形成部と、上記複数の回路保護部の内から選択された所定の低いサージ電圧に設定されている第一の回路保護部との接続状態を維持し、上記ＲＩ検出信号を受け入れた時、上記第一の切替部を制御して上記回線と上記データ伝送経路とを接続し、更に、上記Ａ／Ｄ変換部から所定ビット数のディジタルデータを受け入れて、上記複数個の回路保護部の中から上記阻止電圧レベルのランクに適合する上記回路保護部を選択し、上記選択部を制御して上記阻止電圧レベルのランクに適合する上記回路保護部を上記直流ループ形成部に接続させた後、予め定められている回線制御手順に従って回線接続動作を進行させることを特徴とする回線制御装置。
【００１０】
〈構成７〉
構成１に記載の回線制御装置において、上記制御部から制御信号を受け入れて所定の遅延時間遅延したパルスを出力する信号遅延部を備え、上記制御部は、自己が出力する上記第二の切替部を制御する制御信号の一部を分岐して、上記信号遅延部を介して上記直流ループ形成部へ送り、上記第二の切替部と上記直流ループ形成部とを一つの制御信号で制御することを特徴とする回線制御装置。
【００１１】
〈構成８〉
構成１に記載の回線制御装置において、上記制御部から制御信号を受け入れて上記データ伝送経路の２次側出力のゲイン調整を行うゲイン設定部を備え、上記制御部は、自己が出力する上記直流ループ形成部を制御する制御信号の一部を分岐して、上記ゲイン設定部へ送り、上記直流ループ形成部と、上記ゲイン設定部を一つの制御信号で制御することを特徴とする回線制御装置。
【００１２】
【発明の実施の形態】
以下、本発明の実施の形態を具体例を用いて説明する。
〈具体例１の構成〉
図１は、具体例１の構成のブロック図である。
図１より、具体例１の回線制御装置は、２個のＣＭＬリレー１(１)、ＣＭＬリレー１(２)と、ＲＩ信号検出部２と、整流部３と、回路保護部４と、切替部５と、フォトカプラ６と、トランジスタ７と、トランス８と、Ｉ／Ｏポート９と、モデム１０と、メモリ１１と、制御部１２とによって構成される。ここで２個のＣＭＬリレー１(１)、ＣＭＬリレー１(２)と、ＲＩ信号検出部２と、整流部３と、回路保護部４と、切替部５と、フォトカプラ６と、トランジスタ７と、トランス８とを一体として回線接続回路２０と定義する。
【００１３】
２個のＣＭＬリレー１(１)、ＣＭＬリレー１（第一の切替部）(２)は、回線と回線接続回路内のデータ伝送経路とを、接続、切断する部分である。即ち、制御部１２の制御に基づいて回線と回線接続回路２０の接続、切断を行うリレーである。通常２個一体となって動作する。ここでデータ伝送経路とは、回線からＣＭＬリレー１(２)とトランス８を通ってモデム１０に至る経路をいう。
ＲＩ信号検出部２は、回線接続回路２０が、回線を介して交換機２１から着信信号(ＲＩ信号)を受け入れた時、ＲＩ検出信号を出力する部分である。即ち、ファクシミリ装置が待機状態で、ＣＭＬリレー１(２)を経由して交換機２１からＲＩ信号を受け入れた時、ＲＩ検出信号をＩ／Ｏポート９へ出力する部分である。通常フォトカプラ等が用いられる。
整流部３は、回線接続回路２０内に形成されるデータ伝送経路上を流れる交流信号を整流してフォトカプラ６、トランジスタ７、と共に直流ループを構成する部分である。この部分を直流ループ形成部と定義する。
Ｉ／Ｏポート９から受け入れるＤＰ信号に従ってフォトカプラ６がオンすると、直流ループが形成される。
【００１４】
回路保護部４は、回線から到来するサージ電圧が、直流ループ形成部へ進入するのを防ぐための部分である。例えば雷サージ等の高電圧が回線接続回路２０に進入してきた時に導通して直流ループ形成部内の各素子の損傷を防止する部分である。通常バリスタ等によって構成される。
切替部（第二の切替部）５は、回路保護部４と直流ループ形成部とを、接続、切断する部分である。即ち、Ｉ／Ｏポート９から受け入れるＣＴ信号に従って上記回路保護部４を上記直流ループ形成部に接続したり切断したりするスイッチである。
フォトカプラ６は、Ｉ／Ｏポート９からＤＰ信号受け入れた時、トランジスタ７、整流部３と共に直流ループ形成部を構成する部分である。
【００１５】
トランス８は、磁気エネルギーを介して回線とモデム１０に接続される機器とを電気的に分離して両者間での信号レベルの変換を容易にする部分である。
Ｉ／Ｏポート９は、制御部１２と回線接続回路２０とのインタフェースを受け持つ部分である。
モデム１０は、回線内信号(アナログ型信号)と装置内信号(ディジタル型信号)とを相互変換する部分である。
【００１６】
メモリ１１は、回線制御手順を進行させるためのプログラムが格納されている部分であると共に送受信データを一時格納する部分でもある。
制御部１２は、Ｉ／Ｏポート９を介して回線接続回路２０を制御すると共にファクシミリ装置を制御して回線を介して他のファクシミリ装置等と交信する部分である。
【００１７】
〈具体例１の動作〉
図２は、具体例１の動作説明図である。
図２は、具体例１の動作を説明するタイムチャートである。
(ａ)は、交換機２１(図１)からの着信信号(ＲＩ信号)を表している。
(ｂ)は、ＲＩ信号検出部２(図１)がＲＩ信号を受け入れてＩ／Ｏポート９(図１)を介して制御部１２(図１)へ出力するＲＩ検出信号を表している。
(ｃ)は、制御部１２(図１)がＩ／Ｏポート９(図１)を介して切替部５(図１)を制御して回路保護部４(図１)をデータ伝送経路に接続したり切断したりするＣＴ信号を表している。
(ｄ)は、制御部１２(図１)がＩ／Ｏポート９(図１)を介してＣＭＬリレー１(２)(図１)を制御して回線とデータ伝送経路とを接続したり切断したりするＣＭＬ信号を表している。
(ｅ)は、(ａ)〜(ｄ)共通の時刻を表している。
【００１８】
図１と図２を参照しながら具体例１の動作を図２の時刻順に説明する。
前提条件
回線接続回路２０が待機状態の時は、ＣＭＬリレー１(１)は接点ハに、ＣＭＬリレー１(２)は接点イに、切替部は接点ヘに、それぞれ接続されている。
【００１９】
時刻Ｔ１
回線接続回路２０は、交換機２１から回線を介してＲＩ信号を受け入れる(ａ)。
このＲＩ信号は、ＣＭＬリレー１(２)を通ってＲＩ信号検出部２へ転送される。ここで増幅されディジタル型のＲＩ検出信号に変換されて、Ｉ／Ｏポート９を介して制御部１２へ転送される(ｂ)。制御部１２は、ＲＩ検出信号を受け入れた時Ｉ／Ｏポート９を介して、ＣＴ信号とＣＭＬ信号をハイレベル(以後Ｈと記す)にする。ＣＭＬ信号がＨになると(ｄ)ＣＭＬリレー１(１)は接点ニにＣＭＬリレー１(２)は接点ロに切り替わる。
又、ＣＴ信号がＨになると(ｃ)切替部５は接点ホに切り替わる。
以上の結果、データ伝送経路は回線に接続され、同時に回路保護部４は、直流ループ形成部から切断される。
上記状態は時刻Ｔ２に至るまで継続される。
【００２０】
時刻Ｔ２(時刻Ｔ１から約１秒後)
ＲＩ信号が停止する(ａ)。国内の一般的な交換機ではＲＩ信号を１秒間継続し、その後２秒間消滅状態を継続する。この呼び出しサイクルを繰り返すように設定されている。
ＲＩ信号が停止するとＲＩ検出信号も停止する(ｂ)。従って制御部１２は、ＲＩ信号が停止したことを検知する。しかし制御部１２は、ＲＩ信号が停止後も２秒間現状維持を続ける。
【００２１】
時刻Ｔ３(時刻Ｔ２から約２秒後)
制御部１２は、時刻Ｔ２から約２秒後にＣＴ信号をローレベル(以後Ｌと記す)にする。ＣＴ信号がＬになると切替部５は、接点ヘに切り替わり、回路保護部４は、直流ループ形成部に接続される。そして、ＤＰ信号をハイレベル（Ｈ）にして、フォトカプラ６をオンし、直流ループ形成部をオンさせ、回線をつなぐ。
以後制御部１２は、メモリ１１に格納されているプログラムに従って回線制御手順を進行させる。この回線制御手順は、本発明には直接関係しないので説明を割愛する。
【００２２】
以上の説明で、制御部１２は、呼び出しサイクル(約３秒間)終了後にＣＴ信号をＬにしたが、本発明は、この例に限定されるものではない。即ち、ＲＩ信号停止後(時刻Ｔ２)にＣＴ信号をＬにすることも可能である。かかる設定によってより一層正確で確実な制御が可能になる。
【００２３】
〈具体例１の効果〉
以上説明したように、制御部が、ＲＩ検出信号を受け入れた時、ＣＭＬリレーを制御して回線とデータ伝送経路とを接続し、更に、切替部を制御して直流ループ形成部と回路保護部とを一旦切断し、所定の時間経過後にデータ伝送経路と回路保護部とを接続した後、予め定められている回線制御手順に従って回線接続動作を進行させることによって以下の効果を得る。
【００２４】
１．直流ループ形成部に、回路保護部の作動電圧よりも高電圧のＲＩ信号が進入した場合等に交換機が誤認識してＲＩ信号の送出を停止して次のステップへ進むという誤動作を防止することができる。
２．さらに回路保護部を一旦切断する時間を変更することによって、回線から到来するサージ電圧が、直流ループ形成部へ進入するのを防ぐという、回路保護部本来の役目を除外する時間を最低限に抑えることも可能になる。
【００２５】
〈具体例２の構成〉
図３は、具体例２の構成のブロック図である。
図３より、具体例２の回線制御装置は、２個のＣＭＬリレー１(１)、ＣＭＬリレー１(２)と、ＲＩ信号検出部２と、整流部３と、回路保護部４と、切替部５と、フォトカプラ６と、トランジスタ７と、トランス８と、Ｉ／Ｏポート９と、モデム１０と、メモリ１１と、制御部１２と、パルス伸長部３１によって構成される。ここで２個のＣＭＬリレー１(１)、ＣＭＬリレー１(２)と、ＲＩ信号検出部２と、整流部３と、回路保護部４と、切替部５と、フォトカプラ６と、トランジスタ７と、トランス８と、パルス伸長部３１を一体として回線接続回路３０と定義する。
【００２６】
以下に、具体例１との差異のみについて説明する。
パルス伸長部３１は、ＲＩ信号検出部２からＲＩ検出信号を受け入れて、所定の時間幅に変換した出力信号を切替部５へ出力する部分である。即ち、ＲＩ信号検出部２からＲＩ検出信号を受け入れた時に例えばＨを出力し所定の時間このＨを維持し続ける部分である。一例としてワンショットマルチバイブレータ等によって構成される。所定の時間は通常時定数ＣＲによって定まり、ＲＩ信号の継続時間、即ち約１秒間に設定される。
他の構成は、具体例１と全く同様なので説明を割愛する。
【００２７】
〈具体例２の動作〉
図４は、具体例２の動作説明図である。
図４は、具体例２の動作を説明するタイムチャートである。
(ａ)は、交換機２１(図３)からの着信信号(ＲＩ信号)を表している。
(ｂ)は、ＲＩ信号検出部２(図３)がＲＩ信号を受け入れてＩ／Ｏポート９(図３)を介して制御部１２(図３)へ出力するＲＩ検出信号を表している。
(ｃ)は、パルス伸長部３１(図３)に入力されるＲＩ検出信号を表している。
(ｄ)は、パルス伸長部３１(図３)の出力信号を表している。
(ｅ)は、切替部５(図３)への入力信号である。
(ｆ)は、(ａ)〜(ｅ)共通の時刻を表している。
【００２８】
図３と図４を参照しながら具体例２の動作を図４の時刻順に説明する。
前提条件
回線接続回路３０が待機状態の時は、ＣＭＬリレー１(１)は接点ハに、ＣＭＬリレー１(２)は接点イに、切替部は接点ヘに、それぞれ接続されている。
【００２９】
時刻Ｔ１
回線接続回路３０は、交換機２１から回線を介してＲＩ信号を受け入れる(ａ)。
このＲＩ信号は、ＣＭＬリレー１(２)を通ってＲＩ信号検出部２へ転送される。ここで増幅されディジタル型のＲＩ検出信号に変換されて、Ｉ／Ｏポート９を介して制御部１２へ転送される(ｂ)。同時にＲＩ検出信号は、パルス伸長部３１へ転送される。
【００３０】
制御部１２は、ＲＩ検出信号を受け入れた時Ｉ／Ｏポート９を介して、ＣＭＬ信号をＨにする。ＣＭＬ信号がＨになるとＣＭＬリレー１(１)は接点ニにＣＭＬリレー１(２)は接点ロに切り替わる。
又、パルス伸長部３１は、ＲＩ検出信号を受け入れた時(ｃ)、出力(ｄ)を切替部５へ送る。切替部５は、パルス伸長部３１の出力を受け入れた時接点ホに切り替わる。
【００３１】
以上の結果、データ伝送経路は回線に接続され、同時に回路保護部４は、直流ループ形成部から切断される。
上記状態は時刻Ｔ２に至るまで継続される。この時刻Ｔ１〜時刻Ｔ２に至る時間幅は予め時定数ＣＲによって設定されている。
【００３２】
時刻Ｔ２(時刻Ｔ１から約１秒後)
ＲＩ信号が停止する(ａ)。国内の一般的な交換機ではＲＩ信号を１秒間継続し、その後２秒間消滅状態を継続する。この呼び出しサイクルを繰り返すように設定されている。
ＲＩ信号が停止するとＲＩ検出信号も停止する(ｂ)。同時にパルス伸長部３１の出力もＬになる。従って、切替部５は、接点ヘに切り替わる。その結果回路保護部４は、直流ループ形成部に接続される。そして、ＤＰ信号をＨレベルにし、フォトカプラ６をオフさせ、直流ループ形成部をオンさせて、回線をつなぐ。
【００３３】
以後制御部１２は、メモリ１１に格納されているプログラムに従って回線制御手順を進行させる。この回線制御手順は、本発明には直接関係しないので説明を割愛する。
【００３４】
以上の説明では、ＲＩ信号が停止すると同時にパルス伸長部３１の出力もＬになるものとして説明した。しかし本発明は、この例に限定されるものではない。即ち、パルス伸長部３１の時定数ＣＲを変更することによってパルス伸長部３１の出力の時間幅を任意に設定できるので具体例１のように時刻Ｔ１から３秒間に設定することも可能である。
【００３５】
〈具体例２の効果〉
以上説明したように具体例２では、制御部１２は切替部５の制御に関与しなくても具体例１と全く同様の効果を得ることができる。従ってＩ／Ｏポートに生じる空きポートを他の制御に振り向けることが可能になる。
【００３６】
〈具体例３の構成〉
図５は、具体例３の構成のブロック図である。
図５より、具体例３の回線制御装置は、２個のＣＭＬリレー１(１)、ＣＭＬリレー１(２)と、ＲＩ信号検出部２と、整流部３と、フォトカプラ６と、トランジスタ７と、トランス８と、Ｉ／Ｏポート９と、モデム１０と、メモリ１１と、制御部１２と、回路保護部４１(１)、回路保護部４１(２)と、選択部４２とによって構成される。ここで２個のＣＭＬリレー１(１)、ＣＭＬリレー１(２)と、ＲＩ信号検出部２と、整流部３と、フォトカプラ６と、トランジスタ７と、トランス８と、回路保護部４１(１)と、回路保護部４１(２)と、選択部４２とを一体として回線接続回路４０と定義する。
【００３７】
以下に、具体例１との差異のみについて説明する。
回路保護部４１(１)と、回路保護部４１(２)は、具体例１の回路保護部４(図１)に代えて、それぞれ異なる所定のサージ電圧レベルに設定されている回路保護部である。回路保護部４１(１)は、上記ＲＩ信号検出部２がＲＩ検出信号受入待機状態の時に、後に説明する選択部４２によって選択されて上記直流ループ形成部に接続される。その導通電圧は所定の低いサージ電圧に設定されている。この部分が第一の回路保護部である。
【００３８】
回路保護部４１(２)は、その後ＲＩ信号検出部２がＲＩ検出信号を受け入れた時、後に説明する選択部４２によって選択されて上記直流ループ形成部に接続される。その後ＲＩ検出信号の受け入れが停止されるまでその状態を維持する。その導通電圧は所定の高いサージ電圧に設定されている。この部分が第二の回路保護部である。
選択部４２は、回路保護部４１(１)又は回路保護部４１(２)と直流ループ形成部とを、選択して接続する部分である。即ち、Ｉ／Ｏポート９から受け入れるＣＨ信号に従って上記回路保護部４１(１)又は、回路保護部４１(１)を選択して上記直流ループ形成部に接続する部分である。
【００３９】
〈具体例３の動作〉
図６は、具体例３の動作説明図である。
図６は、具体例３の動作を説明するタイムチャートである。
(ａ)は、交換機２１(図５)からの着信信号(ＲＩ信号)を表している。
(ｂ)は、ＲＩ信号検出部２(図５)がＲＩ信号を受け入れてＩ／Ｏポート９(図５)を介して制御部１２(図５)へ出力するＲＩ検出信号を表している。
【００４０】
(ｃ)は、制御部１２(図５)がＩ／Ｏポート９(図５)を介して選択部４２(図５)を制御して回路保護部４１(１)(図５)又は回路保護部４１(２)(図５)を直流ループ形成部に選択して接続するＣＨ信号を表している。
(ｄ)は、制御部１２(図５)がＩ／Ｏポート９(図５)を介してＣＭＬリレー１(２)(図５)を制御して回線とデータ伝送経路とを接続したり切断したりするＣＭＬ信号を表している。
(ｅ)は、(ａ)〜(ｄ)共通の時刻を表している。
【００４１】
図５と図６を参照しながら具体例３の動作を図６の時刻順に説明する。
前提条件
回線接続回路４０が待機状態の時は、ＣＭＬリレー１(１)は接点ハに、ＣＭＬリレー１(２)は接点イに、切替部は接点ヘとホに、それぞれ接続されている。
更に、回路保護部４１(１)は、上記ＲＩ信号検出部２がＲＩ信号を受け入れるまで、直流ループ形成部に接続されている。その導通電圧は所定の低いサージ電圧に設定されている。
【００４２】
時刻Ｔ１
回線接続回路４０は、交換機２１から回線を介してＲＩ信号を受け入れる(ａ)。
このＲＩ信号は、ＣＭＬリレー１(２)を通ってＲＩ信号検出部２へ転送される。ここで増幅されディジタル型のＲＩ検出信号に変換されて、Ｉ／Ｏポート９を介して制御部１２へ転送される(ｂ)。制御部１２は、ＲＩ検出信号を受け入れた時Ｉ／Ｏポート９を介して、ＣＨ信号とＣＭＬ信号をＨにする。ＣＭＬ信号がＨになると(ｄ)ＣＭＬリレー１(１)は接点ニにＣＭＬリレー１(２)は接点ロに切り替わる。
又、ＣＨ信号がＨになると(ｃ)選択部４２は接点トチに切り替わる。
以上の結果、データ伝送経路は回線に接続され、同時に回路保護部４１(１)は、直流ループ形成部から切断されて代わりに回路保護部４１(２)が接続される。
上記状態は時刻Ｔ２に至るまで継続される。
【００４３】
時刻Ｔ２(時刻Ｔ１から約１秒後)
ＲＩ信号が停止する(ａ)。国内の一般的な交換機ではＲＩ信号を１秒間継続し、その後２秒間消滅状態を継続する。この呼び出しサイクルを繰り返すように設定されている。
ＲＩ信号が停止するとＲＩ検出信号も停止する(ｂ)。従って制御部１２は、ＲＩ信号が停止したことを検知する。制御部１２は、ＣＨ信号をＬにする。その結果選択部４２は、接点ホヘに切り替わり、回路保護部４１(２)は、直流ループ形成部から切断されて代わりに回路保護部４１(１)が接続される。そして、ＤＰ信号をＨレベルにし、フォトカプラ６をオフさせ、直流ループ形成部をオンさせて、回線をつなぐ。
【００４４】
以後制御部１２は、メモリ１１に格納されているプログラムに従って回線制御手順を進行させる。この回線制御手順は、本発明には直接関係しないので説明を割愛する。
【００４５】
以上の説明で、回路保護部４１(１)が導通する電圧を所定の低電圧と、回路保護部４１(２)が導通する電圧を所定の高電圧と、説明してきたが、この電圧の高低は、本発明が適用される装置に要求されている仕様によって任意に設定される電圧である。
【００４６】
〈具体例３の効果〉
以上説明したように、上記具体例１と具体例２では、ＲＩ信号検出部２が交換機から着信信号を受け入れ中は回路保護部が直流ループ形成部に接続されていない。これに反して本具体例では、着信信号の受け入れ中には、低いサージ電圧に設定されている第二の回路保護部が接続されている。従って、より確実な回路保護及び、着信信号に起因する交換機の誤動作を未然に防止できる。
【００４７】
〈具体例４の構成〉
図７は、具体例４の構成のブロック図である。
図７より、具体例４の回線制御装置は、２個のＣＭＬリレー１(１)、ＣＭＬリレー１(２)と、ＲＩ信号検出部２と、整流部３と、フォトカプラ６と、トランジスタ７と、トランス８と、Ｉ／Ｏポート９と、モデム１０と、メモリ１１と、制御部１２と、選択部４２と、回路保護部５１(１)〜５１(ｎ)と、ピークホールド部５３と、レベル変換部５４と、Ａ／Ｄ変換部５５によって構成される。ここで２個のＣＭＬリレー１(１)、ＣＭＬリレー１(２)と、ＲＩ信号検出部２と、整流部３と、フォトカプラ６と、トランジスタ７と、トランス８と、選択部４２と、回路保護部５１(１)〜５１(ｎ)と、ピークホールド部５３と、レベル変換部５４と、Ａ／Ｄ変換部５５を一体として回線接続回路５０と定義する。
【００４８】
以下に、具体例１との差異のみについて説明する。
回路保護部５１(１)〜５１(ｎ)は、具体例１の回路保護部４(図１)に代えて、それぞれ異なる所定のサージ電圧レベルに設定されている回路保護部である。回路保護部５１(１)は、上記ＲＩ信号検出部２がＲＩ検出信号受入待機状態の時に、選択部４２によって選択されて直流ループ形成部に接続される。その導通電圧は所定の低いサージ電圧に設定されている。この部分が第一の回路保護部である。回路保護部５１(２)〜５１(ｎ)は、予め想定される低電圧から高電圧に至る複数のサージ電圧の進入を阻止するための阻止電圧レベルのランクに適合させる作動電圧レベルに設定されている。
【００４９】
ピークホールド部５３は、上記回線を介して上記交換機２１から着信信号を受け入れた時、着信信号の電圧レベルを検出してその最大値を保持する部分である。
レベル変換部５４は、上記ピークホールド部５３から上記最大値を受け入れて予め想定される低電圧から高電圧に至る複数の前記サージ電圧の進入を阻止するための阻止電圧レベルにランク分けする部分である。
Ａ／Ｄ変換部５５は、上記レベル変換部５４がランク分けした上記阻止電圧レベルのランクを受け入れて所定ビット数のディジタルデータに変換して制御部１２へ転送する部分である。
その他の部分は具体例１と全く同様なので説明を割愛する。
【００５０】
〈具体例４の動作〉
図７を用いて具体例３の動作との差異のみについて説明する。
制御部１２は、ＲＩ信号検出部２からＲＩ検出信号の受入を待機状態では、選択部４２を制御して上記直流ループ形成部と複数の回路保護部５１(１)〜５１(ｎ)の内から選択された所定の低いサージ電圧に設定されている第一の回路保護部との接続状態を維持する。ここまでの動作は具体例３の動作と同様である。
【００５１】
次に、回線接続回路５０は、交換機２１から回線を介してＲＩ信号を受け入れる。
このＲＩ信号は、ＣＭＬリレー１(２)を通ってＲＩ信号検出部２へ転送される。この時ＲＩ信号の一部がピークホールド部５３へ転送される。
ピークホールド部５３は、ＲＩ信号の電圧レベルを検出して、その最大値を保持する。後に続くレベル変換部５４は、この最大値を受け入れて、この最大電圧レベルのサージ電圧がデータ伝送経路に進入してきた時に、これを阻止するための阻止電圧レベルにランク分けする。Ａ／Ｄ変換部５５は、上記レベル変換部５４がランク分けした上記阻止電圧レベルのランクを受け入れて所定ビット数のディジタルデータに変換する。
【００５２】
この所定ビット数のディジタルデータは、Ｉ／Ｏポート９を介して制御部１２へ転送される。制御部１２は、ＲＩ検出信号を受け入れた時Ｉ／Ｏポート９を介して、ＣＨ信号とＣＭＬ信号をＨにする。ＣＭＬ信号がＨになると(ｄ)ＣＭＬリレー１(１)は接点ニにＣＭＬリレー１(２)は接点ロに切り替わる。
又、制御部１２は、上記所定ビット数のディジタルデータを受け入れて上記阻止電圧レベルに適合する回路保護部５１(ｍ)を選択する。制御部１２は、ＣＨ信号を出力し、選択部４２を制御して回路保護部５１(ｍ)を直流ループ形成部に接続する。以下具体例３と同様にして、予め定められている回線制御手順に従って回線接続動作を進行させる。
【００５３】
〈具体例４の効果〉
以上説明したように、本具体例では、到来する着信信号のピークレベルを検知してＲＩ信号の継続中に交換機が誤動作しない回路保護部５１(ｍ)を選択する。この回路保護部５１(ｍ)を直流ループ形成部に接続する。その結果、国毎に着信信号のピーク電圧値が異なる場合や、同一国、同一接地場所においてピーク電圧値が異なったり、変動した場合でも誤動作を避けることができる。
【００５４】
〈具体例５の構成〉
上記具体例１から具体例４では、図１に示す通り整流部３とフォトカプラ６とトランジスタ７との直列接続によって形成される直流ループは、常時回線に接続されている。制御部１２が必要に応じて切替部５を制御して回路保護部４を接続して、この直流ループをも同時に保護し、かつ、交換機の誤動作の発生を防止していた。具体例５以降では、直流ループの保護と誤動作の発生防止をより一層完全にすることを目的とする。かかる目的を達成するため、通常時（待機時を含む）はこの直流ループを回線から切断しておき、回線からＲＩ信号が到来しない時のみ、回線に接続する構成をとる。以下にその詳細について説明する。
【００５５】
図８は、具体例５の構成のブロック図である。
図８より、具体例５の回線制御装置は、ＲＩ信号検出部２と、整流部３と、回路保護部４と、切替部５と、フォトカプラ６と、トランス８と、Ｉ／Ｏポート９と、モデム１０と、メモリ１１と、制御部１２と、第一のＣＭＬリレー６１と、第二のＣＭＬリレー６２と、フックアップ検出部６３と、直流ループ維持回路６４と、コンデンサ６５と、２次側回路保護素子６６と、マッチング回路６７と、ゲイン設定部６８と、によって構成される。
ここで、ＲＩ信号検出部２と、整流部３と、回路保護部４と、切替部５と、フォトカプラ６と、トランジスタ７と、トランス８と、第一のＣＭＬリレー６１と、第二のＣＭＬリレー６２と、フックアップ検出部６３と、直流ループ維持回路６４と、とを一体として回線接続回路７０と定義する。
【００５６】
第一のＣＭＬリレー（第一の切替部）６１は、回線と回線接続回路７０内のデータ伝送経路とを、接続、切断する部分である。即ち、制御部１２の制御に基づいて回線と回線接続回路７０の接続、切断を行うリレーである。ここでデータ伝送経路とは、回線から第一のＣＭＬリレー６１とトランス８を通ってモデム１０に至る経路をいう。
第二のＣＭＬリレー６２は、回線と電話機２２を接続、切断する部分である。即ち、制御部１２の制御に基づいて回線と電話機２２の接続、切断を行うリレーである。
具体例１〜具体例３では上記２個のＣＭＬリレーは、制御部１２の制御に基づいて２個一体となって動作する場合について説明したが具体例４以降では制御部１２の制御に基づいて個別に動作する場合について説明する。
【００５７】
フックアップ検出部６３は、電話機２２のフックアップを検出する部分である。
直流ループ維持回路６４は、直流電流のみ流し交流電流の流れを阻止する部分であり、通常トランジスタ、コンデンサ、抵抗等によって簡単に構成される。
コンデンサ６５は、直流カットコンデンサである。
２次側回路保護素子６６は、トランス８の２次側に接続される回路保護素子である。
【００５８】
マッチング回路６７は、回線側とトランス８との整合を図るマッチング回路である。
ゲイン設定部６８は、２次側出力のゲイン調整を行う増幅器である。即ち、回線接続回路７０がＲＬ１（ａ−ｂ）、ＲＬ２（ａ−ｃ）、ＲＬ３（ａ−ｃ）、直流ループ形成部オフ状態では、２次側出力のゲインを高ゲインにして回線から送られてくる信号を監視し、回線接続後は、２次側出力のゲインを低ゲインにして監視動作を緩和する増幅器である。
【００５９】
切替部（第二の切替部）５は、回路保護部４と整流部３とを直列に接続して耐サージ電圧保護ループを形成するリレーである。更に、整流部３と、フォトカプラ６と、直流ループ維持回路６４とを直列に接続して直流ループを形成するリレーである。ここで回線から直流電流の流入する方向は、整流部３によって固定されている。
ここで、整流部３、切替部５、フォトカプラ６、直流ループ維持回路６４とで構成するループを直流ループ形成部と定義する。
他の構成部分は、具体例１と同様なので説明を割愛する。
【００６０】
〈具体例５の動作〉
図９は、具体例５の動作説明図である。
図９のステップＳ１〜ステップＳ１１に従って具体例５の動作について説明する。
動作説明の前提条件を以下のように定める。
前提条件１
待機状態で、第一のＣＭＬリレー６１（図８）はオフ（ａ−ｃ）状態を、第二のＣＭＬリレー６２（図８）はオン（ａ−ｃ）状態を、切替部５（図８）はオフ（ａ−ｃ）状態を、維持しているものとする。
前提条件２
待機状態で、ゲイン設定部６８（図８）は低ゲインに設定されているものとする。
【００６１】
ステップＳ１
交換機２１（図８）が回線を介して回線接続回路７０（図８）へＲＩ信号を送る。ＲＩ信号検出部２（図８）は、このＲＩ信号を受け入れるまで待機し、受け入れたとき、その出力をＨからＬに変える。
【００６２】
ステップＳ２
制御部１２（図８）は、Ｉ／Ｏポート９（図８）を介してＲＩ信号検出部２（図８）の出力を受け入れた時、Ｉ／Ｏポート９（図８）のＲＬ１を介して第一のＣＭＬリレー６１（図８）をオン（ａ−ｂ）し、Ｉ／Ｏポート９（図８）のＰＰを介してゲイン設定部６８（図８）を高ゲインに設定する。
この状態で交換機２１（図８）は、回線接続回路７０（図８）に交流的に接続される。但し、切替部５（図８）は、オンされていないので直流ループは、まだ形成されていない。従って、交換機２１（図８）が誤動作してＲＩ信号が停止することはない。
【００６３】
ステップＳ３
制御部１２（図８）は、このＲＩ信号検出部２（図８）の出力が規定のＲＩ信号であるか否かを判断する。ここで制御部１２（図８）が規定のＲＩ信号であると判断した場合はステップＳ４へ進み、規定のＲＩ信号でないと判断した場合にはステップＳ８へ進む。
ここでの判断基準は、信号の周波数や、継続時間等によって予め設定されている。
ステップＳ４
制御部１２（図８）は、自動受信設定時間を経過したか否かを判断する。ここで制御部１２（図８）が自動受信設定時間を経過したと判断した場合にはステップＳ５へ進み、自動受信設定時間を経過していないと判断した場合にはステップＳ８へ進む。
ここで、自動受信設定時間は、予め設定されている。
【００６４】
ステップＳ５
制御部１２（図８）は、Ｉ／Ｏポート９（図８）のＰＰを介してゲイン設定部６８（図８）を低ゲインに設定する。同時にＩ／Ｏポート９（図８）のＲＬ２を介して第二のＣＭＬリレー６２（図８）をオフ（ａ−ｂ）状態に、ＲＬ３を介して切替部５（図８）をオン（ａ−ｂ）状態に切り替える。同時にＩ／Ｏポート９（図８）を介してフォトカプラ６（図８）にＤＰ信号をオン状態に維持して直流ループを形成する。その結果回線接続が完了する。
この状態で交換機２１（図８）から回線を介してこの直流ループに直流電流が流入する。
【００６５】
ステップＳ６及びステップＳ７
通信が開始され通信完了後にステップＳ１１へ進む。
ステップＳ８
制御部１２（図８）は、フックアップ検出部６３（図８）を介して電話機２２（図８）のフックアップを監視し続ける。フックアップしない場合にはステップＳ３へ戻ってＲＩ信号の監視を続ける。フックアップした場合にはステップＳ９へ進む。
【００６６】
ステップＳ９
制御部１２（図８）は、ＣＮＧ（Calling Tone）信号の到来を監視しＣＮＧ信号が到来したときはステップＳ５へ進み上記説明の通りステップＳ５、ステップＳ６、ステップＳ７、ステップＳ１１へ進む。ＣＮＧ信号が到来しないときは、ステップＳ１０へ進む。
ここでＣＮＧ信号は交流信号なので、コンデンサ６５（図８）、トランス８（図８）、ゲイン設定部６８（図８）を通ってモデム１０（図８）に伝えられる。
【００６７】
ステップＳ１０
制御部１２（図８）は、電話機２２（図８）がフックオフされるのを監視し続ける。
電話機２２（図８）がフックオフされる前にＣＮＧ信号が到来したときはステップＳ５へ進み、上記説明の通りステップＳ５、ステップＳ６、ステップＳ７、ステップＳ１１へ進む。ＣＮＧ信号が到来する前にフックオフされた場合には、ステップＳ１１へ進む。
【００６８】
ステップＳ１１
制御部１２（図８）は、第一のＣＭＬリレー６１（図８）をオフ（ａ−ｃ）状態に、第二のＣＭＬリレー６２（図８）をオン（ａ−ｃ）状態に、切替部５（図８）をオフ（ａ−ｃ）状態に、切り替えて待機状態へ移行する。同時にＩ／Ｏポート９（図８）を介してフォトカプラ６（図８）にＤＰ信号をオフ状態にして直流ループの形成を解く。又、ＰＰ信号を制御してゲイン設定部６８を低ゲインに設定する。
【００６９】
〈具体例５の効果〉
以上説明したように、回路保護部４と整流部３とを直列に接続して耐サージ電圧保護ループを形成し、かつ、整流部３と、フォトカプラ６と、直流ループ維持回路６４とを直列に接続して直流ループを形成する切替部５を備えることによって以下の効果を得る。
即ち、直流ループの保護と誤動作の発生防止をより一層完全に達成することが可能に成る。
【００７０】
〈具体例６の構成〉
具体例６の目的は上記具体例５におけるＩ／Ｏポートの使用数量を減少させることにある。かかる目的を達成するために、制御部から制御信号を受け入れて所定の遅延時間遅延したパルスを出力する信号遅延部を備える。制御部は、自己が出力する制御信号の一部を分岐して上記信号遅延部を介して上記回線接続回路を制御する。以下にその詳細について説明する。
【００７１】
図１０は、具体例６の構成のブロック図である。
図１０より、具体例６の回線制御装置は、ＲＩ信号検出部２と、整流部３と、回路保護部４と、切替部５と、フォトカプラ６と、トランス８と、Ｉ／Ｏポート９と、モデム１０と、メモリ１１と、制御部１２と、第一のＣＭＬリレー６１と、第二のＣＭＬリレー６２と、フックアップ検出部６３と、直流ループ維持回路６４と、コンデンサ６５と、２次側回路保護素子６６と、マッチング回路６７と、ゲイン設定部６８と、信号遅延部７１によって構成される。
【００７２】
ここで、ＲＩ信号検出部２と、整流部３と、回路保護部４と、切替部５と、フォトカプラ６と、トランジスタ７と、トランス８と、第一のＣＭＬリレー６１と、第二のＣＭＬリレー６２と、フックアップ検出部６３と、直流ループ維持回路６４と、信号遅延部７１とを一体として回線接続回路８０と定義する。
【００７３】
具体例５との差異のみについて説明する。
信号遅延部７１は、Ｉ／Ｏポート９からＤＰを受け入れて波形整形し、かつ、遅延調整して出力する部分である。
図１１は、信号遅延回路の回路図である。
図１１より、信号遅延部７１は、一例として（ａ）のように構成される。Ｔｒ１、Ｔｒ２、のタイミング調整回路に出力バッファＴｒ３を付加して構成される。このタイミング調整回路のＣの容量は求められる遅延時間によって決定される。
かかる信号遅延部７１に（ｂ）なる入力信号を入力すると（ｃ）のように波形成形されたパルス出力が得られる。
他の構成部分は具体例５と同様なので説明を割愛する。
【００７４】
〈具体例６の動作〉
具体例６の動作を、図９（具体例５の動作説明図）を用いて、具体例５との差異のみについて説明する。
ステップＳ５で、制御部１２（図８）は、Ｉ／Ｏポート９（図８）のＲＬ３を介して切替部５（図８）をオン（ａ−ｂ）状態に切り替える。同時にＩ／Ｏポート９（図８）を介してフォトカプラ６（図８）にＤＰ信号をオン状態に維持して直流ループを形成している。
ステップＳ１１で、切替部５（図８）をオフ（ａ−ｃ）状態に切り替え、同時にＩ／Ｏポート９（図８）を介してフォトカプラ６（図８）にＤＰ信号をオフ状態にして直流ループの形成を解いている。
【００７５】
即ち、切替部５（図１０）とフォトカプラ６（図１０）は実質的に一体となって動作している。従って、制御部１２（図１０）は、切替部５（図１０）とフォトカプラ６（図１０）とを一つの制御信号で制御することが可能である。
そこで、制御部１２（図１０）は、Ｉ／Ｏポート９（図１０）を介してフォトカプラ６（図１０）にＤＰ信号を送って直流ループを形成し、同時にＤＰ信号の一部を信号遅延部７１（図１０）を介して切替部５（図１０）へ送って回路保護部４（図１０）に接続する。切替部５（図１０）とフォトカプラ６（図１０）の動作タイミングの差を信号遅延部（図１０）の遅延量によって遅延調整する。
【００７６】
〈具体例６の効果〉
以上説明したように、信号遅延部７１（図１０）を介して切替部５（図１０）とフォトカプラ６（図１０）とを実質的に一体として制御することによって、Ｉ／Ｏポートの使用数量を減少させることが可能になる。
【００７７】
〈具体例７の構成〉
具体例７の目的は、上記具体例５におけるＩ／Ｏポートの使用数量を減少させることにある。かかる目的を達成するために、切替部５（図１０）の端子配置を変更する。制御部は、自己が出力する制御信号の一部を分岐して、ゲイン設定部６８（図１０）と上記端子配置を変更した切替部を一つの制御信号で制御する。以下にその詳細について説明する。
【００７８】
図１２は、具体例７の構成のブロック図である。
図１２より、具体例７の回線制御装置は、ＲＩ信号検出部２と、整流部３と、回路保護部４と、フォトカプラ６と、トランス８と、Ｉ／Ｏポート９と、モデム１０と、メモリ１１と、制御部１２と、第一のＣＭＬリレー６１と、第二のＣＭＬリレー６２と、フックアップ検出部６３と、直流ループ維持回路６４と、コンデンサ６５と、２次側回路保護素子６６と、マッチング回路６７と、ゲイン設定部６８と、切替部８１とによって構成される。
【００７９】
ここで、ＲＩ信号検出部２と、整流部３と、回路保護部４と、切替部８１と、フォトカプラ６と、トランジスタ７と、トランス８と、第一のＣＭＬリレー６１と、第二のＣＭＬリレー６２と、フックアップ検出部６３と、直流ループ維持回路６４と、信号遅延部７１とを一体として回線接続回路９０と定義する。
【００８０】
具体例５との差異のみについて説明する。
切替部８１は、具体例５の切替部５と同様に、回路保護部４とデータ伝送経路とを、接続、切断する部分である。即ち、Ｉ／Ｏポート９から受け入れるＲＬ信号に従って、上記回路保護部４を上記データ伝送経路に接続したり切断したりするスイッチである。但し、端子配置が具体例５の切替部５と異なる。
即ち、具体例５の切替部５（図８）では、（ａ−ｂ）のときオン、（ａ−ｃ）のときオフであった。しかし具体例７の切替部８１では、（ａ−ｂ）のときオフ、（ａ−ｃ）のときオンとなる。
他の構成要素は全て具体例５と全く同様なので説明を割愛する。
【００８１】
〈具体例７の動作〉
図１３は、具体例７の動作説明図である。
図７のステップＳ１〜ステップＳ１１に従って具体例７の動作について説明する。
動作説明の前提条件を以下のように定める。
前提条件１
待機状態で、第一のＣＭＬリレー６１（図１２）はオフ（ａ−ｃ）状態を、第二のＣＭＬリレー６２（図１２）はオン（ａ−ｃ）状態を、切替部８１（図１２）はオン（ａ−ｃ）状態を、維持しているものとする。
前提条件２
待機状態で、ゲイン設定部６８（図１２）は低ゲインに設定されているものとする。
【００８２】
ステップＳ１
交換機２１（図１２）が回線を介して回線接続回路９０（図１２）へＲＩ信号を送る。ＲＩ信号検出部２（図１２）は、このＲＩ信号を受け入れるまで待機し、受け入れたとき、その出力をＨからＬに変える。
【００８３】
ステップＳ２
制御部１２（図１２）は、Ｉ／Ｏポート９（図１２）を介してＲＩ信号検出部２（図１２）の出力を受け入れた時、Ｉ／Ｏポート９（図１２）のＲＬ１を介して第一のＣＭＬリレー６１（図１２）をオン（ａ−ｂ）し、Ｉ／Ｏポート９（図１２）のＰＰを介してゲイン設定部６８（図１２）を高ゲインに設定する。同時に、Ｉ／Ｏポート９（図１２）のＰＰを分岐して生成したＲＬ３を介して切替部８１（図１２）をオフ（ａ−ｂ）する。
この状態で交換機２１（図１２）は、回線接続回路９０（図１２）に交流的に接続される。但し、切替部８１（図１２）は、オフされているので直流ループは、まだ形成されていない。従って、交換機２１（図１２）が誤動作してＲＩ信号が停止することはない。
【００８４】
ステップＳ３
制御部１２（図１２）は、このＲＩ信号検出部２（図１２）の出力が規定のＲＩ信号であるか否かを判断する。ここで制御部１２（図１２）が規定のＲＩ信号であると判断した場合はステップＳ４へ進み、規定のＲＩ信号でないと判断した場合にはステップＳ８へ進む。
ここでの判断基準は、信号の周波数や、継続時間等によって予め設定されている。
ステップＳ４
制御部１２（図１２）は、自動受信設定時間を経過したか否かを判断する。制御部１２（図１２）が自動受信設定時間を経過したと判断した場合にはステップＳ５へ進み、自動受信設定時間を経過していないと判断した場合にはステップＳ８へ進む。
ここで、自動受信設定時間は、予め設定されている。
【００８５】
ステップＳ５
制御部１２（図１２）は、Ｉ／Ｏポート９（図１２）のＰＰを介してゲイン設定部６８（図１２）を低ゲインに設定する。同時にＩ／Ｏポート９（図１２）のＲＬ２を介して第二のＣＭＬリレー６２（図１２）をオフ（ａ−ｂ）状態に、同時にＩ／Ｏポート９（図１２）のＰＰを分岐して生成したＲＬ３を介して切替部８１（図１２）をオン（ａ−ｃ）状態に切り替える。同時にＩ／Ｏポート９（図１２）を介してフォトカプラ６（図１２）にＤＰ信号をオン状態に維持して直流ループを形成する。その結果回線接続が完了する。
この状態で交換機２１（図１２）から回線を介してこの直流ループに直流電流が流入する。
【００８６】
ステップＳ６及びステップＳ７
通信が開始され通信完了後にステップＳ１１へ進む。
ステップＳ８
制御部１２（図１２）は、フックアップ検出部６３（図１２）を介して電話機２２（図１２）のフックアップを監視し続ける。フックアップしない場合にはステップＳ３へ戻ってＲＩ信号の監視を続ける。フックアップした場合にはステップＳ９へ進む。
【００８７】
ステップＳ９
制御部１２（図１２）は、ＣＮＧ（Calling Tone）信号の到来を監視し、ＣＮＧ信号が到来したときはステップＳ５へ進み、上記説明の通りステップＳ５、ステップＳ６、ステップＳ７、ステップＳ１１へ進む。ＣＮＧ信号が到来しないときは、ステップＳ１０へ進む。
ここでＣＮＧ信号は交流信号なので、コンデンサ６５（図１２）、トランス８（図１２）、ゲイン設定部６８（図１２）を通ってモデム１０（図１２）に伝えられる。
【００８８】
ステップＳ１０
制御部１２（図１２）は、電話機２２（図１２）がフックオフされるのを監視し続ける。
電話機２２（図１２）がフックオフされる前にＣＮＧ信号が到来したときは、ステップＳ９を通ってステップＳ５へ進み、上記説明の通り、ステップＳ５、ステップＳ６、ステップＳ７、ステップＳ１１へ進む。ＣＮＧ信号が到来する前にフックオフされた場合には、ステップＳ１１へ進む。
【００８９】
ステップＳ１１
制御部１２（図１２）は、第一のＣＭＬリレー６１（図１２）をオフ（ａ−ｃ）状態に、第二のＣＭＬリレー６２（図１２）をオン（ａ−ｃ）状態に、切替部８１（図１２）をオン（ａ−ｃ）状態に、切り替えて待機状態へ移行する。同時にＩ／Ｏポート９（図１２）を介してフォトカプラ６（図１２）にＤＰ信号をオフ状態にして直流ループの形成を解く。
【００９０】
〈具体例７の効果〉
以上説明したように、切替部８１の端子配置を変更することによって切替部８１をゲイン設定部６８と実質的に一体として制御することができ、Ｉ／Ｏポートの使用数量を減少させることが可能になる。
【図面の簡単な説明】
【図１】具体例１の構成のブロック図である。
【図２】具体例１の動作説明図である。
【図３】具体例２の構成のブロック図である。
【図４】具体例２の動作説明図である。
【図５】具体例３の構成のブロック図である。
【図６】具体例３の動作説明図である。
【図７】具体例４の構成のブロック図である。
【図８】具体例５の構成のブロック図である。
【図９】具体例５の動作説明図である。
【図１０】具体例６の構成のブロック図である。
【図１１】信号遅延回路の回路図である。
【図１２】具体例７の構成のブロック図である。
【図１３】具体例７の動作説明図である。
【符号の説明】
１(１)，１(２)  ＣＭＬリレー
２  ＲＩ信号検出部
３  整流部
４  回路保護部
５  切替部
６  フォトカプラ
７  トランジスタ
８  トランス
９  Ｉ／Ｏポート
１０  モデム
１１  メモリ
１２  制御部
２０  回線接続回路
２１  交換機
２２  電話機
【図１】
0003766256.tif 000002
【図２】
0003766256.tif 000003
【図３】
0003766256.tif 000004
【図４】
0003766256.tif 000005
【図５】
0003766256.tif 000006
【図６】
0003766256.tif 000007
【図７】
0003766256.tif 000008
【図８】
0003766256.tif 000009
【図９】
0003766256.tif 000010
【図１０】
0003766256.tif 000011
【図１１】
0003766256.tif 000012
【図１２】
0003766256.tif 000013
【図１３】
0003766256.tif 000014