(57)【特許請求の範囲】
【請求項１】
ベースに印加される入力信号に応じたコレクタ電流を出力するよう設けられてなる入力段トランジスタと、前記入力段トランジスタのコレクタ電流をベース電流として、負荷への出力電流を出力するよう設けられてなる前記入力段トランジスタと逆極性の出力トランジスタとを有してなる出力回路における前記出力トランジスタの発熱に起因する過電流を防止する出力過電流保護回路であって、
電源とアースとの間に前記入力段トランジスタと同一極性の発熱制御用第１のトランジスタと前記出力トランジスタと同一極性の発熱制御用第２のトランジスタとが直列接続状態に設けられ、
前記発熱制御用第１のトランジスタは、ベースが、前記入力段トランジスタのべースに接続される一方、エミッタは前記入力段トランジスタのエミッタと同電位に保持され、
前記発熱制御用第２のトランジスタは、ベースが、前記入力段トランジスタのコレクタに接続されると共に、前記出力トランジスタのベースに接続される一方、エミッタは、前記出力トランジスタのエミッタと共に電源に接続され、
前記発熱制御用第１及び第２のトランジスタのコレクタから前記出力トランジスタが所定以上の発熱状態となった際に所定の電圧信号を得ることができるよう構成されてなることを特徴とする出力過電流保護回路。
【請求項２】
前記入力段トランジスタと前記発熱制御用第１のトランジスタのコレクタ電流の比を１：ｍとし、
前記発熱制御用第２のトランジスタと前記出力トランジスタのコレクタ電流の比を１：ｋとし、かつ、ｋとｍとの積を、常温における前記出力トランジスタのエミッタ接地電流増幅率より小さな値に設定したことを特徴とする請求項１記載の出力過電流保護回路。
【請求項３】
請求項２記載の出力過電流保護回路を設けてなる半導体集積回路装置であって、
前記入力段トランジスタと前記発熱制御用第１のトランジスタとを含む回路部分を、前記発熱制御用第２のトランジスタと前記出力トランジスタを含む回路部分と別個の半導体チップに形成してなることを特徴とする半導体集積回路装置。
【請求項４】
前記発熱制御用第１のトランジスタ及び前記発熱制御用第２のトランジスタのコレクタが論理値Ｈｉｇｈとなった際に、前記入力段トランジスタへの入力信号を強制的に遮断する入力遮断手段を備えたことを特徴とする請求項３記載の半導体集積回路装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、いわゆるパワーデバイスの熱暴走を防止する回路の改良に係り、特に、半導体集積回路に適するものに関する。
【０００２】
【従来の技術】
比較的大きな電力消費を伴ういわゆるパワーデバイスの一つとして、バイポーラトランジスタが用いられるが、一般的にバイポーラトランジスタは、電流増幅率βが正の温度特性を有するため、高温に晒された場合や、一定以上の電流値となると、電力消費の増大による大きな発熱が生じ、それがβの増大を招き、さらに発熱が増大してゆくという悪循環を招くこととなる。その結果、最悪時には、当該素子の破壊、すなわちいわゆる熱暴走に至ることがある。
一方、例えば、バイポーラ型トランジスタを有してなるＩＣ（半導体集積回路装置）においては、一般には、その実装に用いられるパッケージの熱容量を、上述のような熱暴走の際の発熱量に匹敵する値とすることはなく、通常に考えられる発熱量に充分耐え得る範囲に設定し、熱暴走に対しては回路上での方策を図ることが多い。
【０００３】
すなわち、バイポーラ型パワーデバイスの熱暴走を抑圧、回避する方策としては、例えば、パワーデバイスに流れる電流を検出し、所定値以上の電流が検出された場合に、パワーデバイスの動作を制限、停止等したり、ＩＣ内の半導体素子の温度特性、すなわち、例えば、バイポーラトランジスタのベース・エミッタ間やツェナーダイオード、さらには不純物抵抗素子等の温度特性を利用し、それらの素子により、パワーデバイスの所定以上の発熱が検出された場合に、パワーデバイスへの入力信号を遮断するような回路を設けるようにしたものが種々提案されている。
【０００４】
【発明が解決しようとする課題】
しかしながら、上述のように、パワーデバイスの出力電流を検出して回路動作に制限を与える方法の場合、例えば、その電流検出に抵抗器を用いるものにあっては、その抵抗器における電力損失や電圧降下が発生するため、電源の余裕度等の回路の条件によっては使えないことがある。また、仮に、上述のパワーデバイスの出力電流を検出して回路動作に制限を与える技術を用いることができたとしても、特に、パワー素子としてＰＮＰ型トランジスタを用いるいわゆる低飽和出力回路にあっては、先のように電流検出用の抵抗器における電力損失や電圧降下が発生する場合には、このＰＮＰ型トランジスタによるいわゆる低飽和出力という本来の特性が相殺されてしまい、実際には、使用を断念せざる得ないことが多い。
【０００５】
また、ＩＣチップ内のパワーデバイスの発熱温度を半導体素子等を用いて検出する方法では、パワーデバイスと、このパワーデバイスの熱暴走を防止するための制御回路の部分とが同一チップ上に設けられる場合には、パワーデバイスにより発生された熱が半導体チップ内を直接伝わるために、必要とされる制御精度を得やすいという利点がある反面、パワーデバイスと、制御回路の部分とが、別個の半導体チップとなるような構成においては、次述するような不都合を生ずる。
すなわち、パワーデバイスと、制御回路の部分とが、別個の半導体チップとなるような構成、いわばマルチチップとなるような構成においては、パワーデバイスから発生した熱が、制御回路へ伝達されるまでの間には、いわゆるリードフレームや、モールド樹脂等の外包材を介するため、物理的な距離の増大による熱伝達時間の遅延に加えて、外包材の熱抵抗のばらつきや周囲温度等の外部要因などによる熱検出精度の低下を招き、そのため、場合によっては、回路的な熱保護動作が完了する前にパワーデバイスが破壊されてしまうという問題があった。
【０００６】
本発明は、上記実情に鑑みてなされたもので、パワーデバイスと、その熱暴走を防止する制御回路とが別個の半導体チップとされる場合であっても、パワーデバイスの熱暴走を確実に防止することのできる出力過電流保護回路及び半導体集積回路装置を提供するものである。
本発明の他の目的は、パワーデバイスの出力電圧損失を生ずることなく、熱破壊を確実に防止することができる出力過電流保護回路及び半導体集積回路装置を提供することにある。
【０００７】
【課題を解決するための手段】
請求項１記載の発明に係る出力過電流保護回路は、
ベースに印加される入力信号に応じたコレクタ電流を出力するよう設けられてなる入力段トランジスタと、前記入力段トランジスタのコレクタ電流をベース電流として、負荷への出力電流を出力するよう設けられてなる前記入力段トランジスタと逆極性の出力トランジスタとを有してなる出力回路における前記出力トランジスタの発熱に起因する過電流を防止する出力過電流保護回路であって、
電源とアースとの間に前記入力段トランジスタと同一極性の発熱制御用第１のトランジスタと前記出力トランジスタと同一極性の発熱制御用第２のトランジスタとが直列接続状態に設けられ、
前記発熱制御用第１のトランジスタは、ベースが、前記入力段トランジスタのべースに接続される一方、エミッタは前記入力段トランジスタのエミッタと同電位に保持され、
前記発熱制御用第２のトランジスタは、ベースが、前記入力段トランジスタのコレクタに接続されると共に、前記出力トランジスタのベースに接続される一方、エミッタは、前記出力トランジスタのエミッタと共に電源に接続され、
前記発熱制御用第１及び第２のトランジスタのコレクタから前記出力トランジスタが所定以上の発熱状態となった際に所定の電圧信号を得ることができるよう構成されてなるものである。
【０００８】
かかる構成においては、出力トランジスタの出力電流の大きさに応じて、発熱制御用第１及び第２のトランジスタの相互に接続されたコレクタの電圧が変化することに着目し、予め入力段トランジスタと発熱制御用第１のトランジスタのコレクタ電流比と、発熱制御用第２のトランジスタと出力トランジスタのコレクタ電流比とを、出力トランジスタの電流増幅率を考慮して設定しておくことで、出力トランジスタが発熱により所定以上に出力電流を出力する状態になった際に、発熱制御用第１及び第２のトランジスタのコレクタの電圧を所定の電圧、例えば、論理値Ｈｉｇｈに対応する電圧とすることができるものである。すなわち、この発熱制御用第１及び第２のトランジスタのコレクタの電圧は、出力トランジスタの所定以上の発熱を検知したことに対応するもので、この所定電圧が得られた際に、入力段トランジスタへの入力を遮断することができ、それにより出力トランジスタのいわゆる熱暴走が防止できることとなるものである。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について、図１乃至図３を参照しつつ説明する。
なお、以下に説明する部材、配置等は本発明を限定するものではなく、本発明の趣旨の範囲内で種々改変することができるものである。
まず、基本回路構成について、図１を参照しつつ説明する。
この図１に示された出力過電流保護回路Ｓは、いわゆるパワートランジスタである出力トランジスタ（図１においては「Ｑ４」と表記）４と、この出力トランジスタ４の動作を制御する制御信号が入力され、その制御信号に応じた動作をする入力段トランジスタ（図１においては「Ｑ１」と表記）１と、後述するように出力トランジスタ４の動作状態に応じた電圧信号を出力するよう構成された発熱制御用第１及び第２のトランジスタ（図１においては、それぞれ「Ｑ２」、「Ｑ３」と表記）２，３とを主たる構成要素としてなるものである。
【００１０】
入力段トランジスタ１は、ＮＰＮ型トランジスタが用いられ、そのベースには、入力端子１５が接続されており、図示されない回路部分からの入力信号が印加されるようになっていると共に、発熱制御用第１のトランジスタ２のベースと接続されている。また、この入力段トランジスタ１のエミッタは、アースに接続される一方、コレクタは、発熱制御用第２のトランジスタ３及び出力トランジスタ４のそれぞれのベースに接続されている。
発熱制御用第２のトランジスタ３は、出力トランジスタ４と同一極性のＰＮＰ型トランジスタが、発熱制御用第１のトランジスタ２は、入力段トランジスタと同一極性のＮＰＮ型トランジスタが、それぞれ用いられており、これら２つのトランジスタ２，３は、電源とアースとの間に、いわゆる直列接続された構成となっている。すなわち、発熱制御用第２のトランジスタ３のエミッタには、所定の電源電圧Ｖccが印加されるようになっている一方、そのコレクタは、発熱制御用第１のトランジスタ２のコレクタと共に、電圧信号出力端子１７に接続されている。なお、電源電圧Ｖccは、電源電圧端子１８を介して外部から印加されるようになっている。
一方、発熱制御用第１のトランジスタ２のエミッタは、アースに接続されたものとなっている。
【００１１】
そして、発熱制御用第１のトランジスタ２と、先の入力段トランジスタ１は、入力段トランジスタ１に流れる電流を１とした場合、発熱制御用第１のトランジスタ２には、所定のｍ倍の電流が流れるような大きさにそれぞれ作られたものとなっている。
また、発熱制御用第２のトランジスタ３と出力トランジスタ４は、発熱制御用第２のトランジスタ３に流れる電流を１とした場合、出力トランジスタ４には、所定のｋ倍の電流が流れるような大きさに作られたものとなっている。
【００１２】
出力トランジスタ４は、発熱制御用第２のトランジスタ３と同一極性のＰＮＰ型トランジスタが用いられており、そのエミッタには、発熱制御用第２のトランジスタ３同様に、電源電圧Ｖccが印加されるようになっている一方、コレクタは、出力端子１６に接続されており、その出力端子１６とアースとの間に接続された負荷１２に出力電流Ｉoが流されるようになっているものである。
【００１３】
かかる構成において、入力端子１５を介して入力段トランジスタ１のベースに所定の入力信号が印加されると、入力段トランジスタ１が動作状態となり、コレクタ電流Ｉ1が流れ、第３及び第４ののトランジスタ３，４のベース電流が供給されることとなり、第３及びのトランジスタ３，４も動作状態となり、コレクタ電流Ｉ1に応じてそれぞれコレクタ電流Ｉ3、出力電流Ｉoが流れることとなる。また、発熱制御用第１のトランジスタ２も動作状態となり、コレクタ電流Ｉ2が流れることとなる。
そして、出力トランジスタ４からの出力電流Ｉoは、負荷１２に供給される。また、電圧信号出力端子１７には、発熱制御用第１のトランジスタ２のコレクタ電流Ｉ2及び発熱制御用第２のトランジスタ３のコレクタ電流Ｉ3の大きさに応じた電圧が出力されることとなる。
コレクタ電流Ｉ3と出力電流Ｉoは共に、コレクタ電流Ｉ1に応じて変化するものであるため、電圧信号出力端子１７の電圧は、発熱制御用第１のトランジスタ２のコレクタ電流Ｉ2及び出力電流Ｉoの大きさに応じて変化するということができ、この電圧信号出力端子１７の電圧の大きさによって、出力電流Ｉoの大きさを検出することができる。
すなわち、この電圧信号出力端子１７における出力論理は、次のようなものとなる。
【００１４】
Ｉo＞Ｉ2で論理値Ｈｉｇｈ・・・（式１）
【００１５】
Ｉo＜Ｉ2で論理値Ｌｏｗ・・・（式２）
【００１６】
具体的に如何なる電流の大きさで、上述の出力論理が得られるのかについて以下、定量的に説明することとする。
まず、出力トランジスタ４にコレクタ電流である出力電流Ｉoが流れる場合、発熱制御用第２のトランジスタ３のコレクタ電流Ｉ3は、次式により表される。
【００１７】
Ｉ3＝Ｉo／ｋ・・・（式３）
【００１８】
発熱制御用第２のトランジスタ３と出力トランジスタ４の電流比１：ｋが、１＜＜ｋに設定されている（換言すればＩ3＜＜Ｉo）とすれば、入力段トランジスタ１と発熱制御用第１のトランジスタ２のコレクタ電流は、先に述べたこれらの電流比１：ｍを考慮して、それぞれ次のように表すことができる。
【００１９】
Ｉ1＝(Ｉ3+Ｉo)/βpnp  Ｉo／βpnp・・・（式４）
【００２０】
Ｉ2＝ｍ×Ｉ1・・・（式５）
【００２１】
ここで、βpnpは、発熱制御用第２のトランジスタ３及び出力トランジスタ４のエミッタ接地電流増幅率である。
そして、上述した式１、式３、式４及び式５を用いて、電圧信号出力端子１７が論理値Ｈｉｇｈとなる条件を求めると次のようになる。
【００２２】
Ｉo＞ｋ×ｍ×Ｉo／βpnp・・・（式６）
【００２３】
但し、βpnp＞ｍ×ｋが充足される必要がある。
したがって、βpnpが温度上昇等の種々の要因によって、ｋ×ｍより大きくなった場合、電圧信号出力端子１７は、論理値Ｈｉｇｈとなるため、これによって、出力トランジスタ４に許容される以上の発熱が生じていることが検知できることとなる。
すなわち、ｋ×ｍの値は、常温における出力トランジスタ４のエミッタ接地電流増幅率βpnpよりも小さな値に設定しておけばよいものである。
【００２４】
次に、上述した構成を有する出力過電流保護回路をいわゆるシリーズレギュレータ回路に用いた例について図２を参照しつつ説明する。
まず、回路構成について、説明すれば、このシリーズレギュレータ回路は、上述の出力過電流保護回路Ｓを組み込んだ点を除けば、その回路構成は、公知・周知のものである。
すなわち、このシリーズレギュレータ回路は、出力トランジスタ４により負荷１２に印加される出力電圧が、出力トランジスタ４のコレクタとアースとの間に、直列接続された出力検出用抵抗器（図１においては、それぞれ「Ｒ１」、「Ｒ２」と表記）１０，１１のいわゆる抵抗分圧により検出され、誤差検出用の比較器（図２においては「Ｂ１」と表記）７において、基準電圧Ｖrと比較されるようになっている。
【００２５】
比較器７は、出力電圧に対応する出力検出用抵抗器１０，１１による分圧電圧と基準電圧Ｖrとの差に応じた第５のトランジスタ（図２においては「Ｑ５」と表記）５のベースバイアス電圧を出力するようになっており、出力電圧が基準電圧Ｖrよりも高い場合には、第5のトランジスタ５のベースバイアス電圧は下降し、出力電圧が基準電圧Ｖrよりも低い場合には、第5のトランジスタ５のベースバイアス電圧は上昇するようになっている。
この結果、出力電圧が基準電圧Ｖrよりも高い場合には、第５のトランジスタ５の電流及び入力段トランジスタ１の電流が減少することにより、出力トランジスタ４の出力電流Ｉoも減少し、そのため、出力端子１６における出力電圧の上昇が抑圧されるようになっている。
【００２６】
一方、出力電圧が基準電圧Ｖrよりも低い場合には、比較器７の出力により、第５のトランジスタ５の電流及び入力段トランジスタ１の電流が増加し、出力トランジスタ４の出力電流Ｉoも増加するため、出力端子１６における出力電圧の低下が抑圧されるようになっている。
ＮＰＮ型の第５のトランジスタ５のエミッタは、入力段トランジスタ１のベースに接続される一方、コレクタは電源電圧端子１８を介して電源電圧Ｖccが印加されるようになっている。
出力過電流保護回路Ｓの電圧信号出力端子１７は、ＲＳフリップフロップ（図２においては「Ｂ２」と表記）８のセット入力端子Ｓに接続されており、このＲＳフリップフロップ８のＱ出力端子は、ＮＰＮ型の第６のトランジスタ６のベースに接続されたものとなっている。
そして、第６のトランジスタ６は、そのコレクタが、第５のトランジスタ５のベースに、エミッタは、アースに、それぞれ接続されたものとなっている。
【００２７】
かかる構成において、出力トランジスタ４の発熱により、βpnpが増大し、先の式６が成立する状態となると、電圧信号出力端子１７は、論理値Ｈｉｇｈの状態となり、それによって、ＲＳフリップフロップ８がセットされて、Ｑ出力端子が論理値Ｈｉｇｈとなる。そのため、第６のトランジスタ６が非導通状態から導通状態となり、第５のトランジスタ５のベースが、略アース電位に保持され、第５のトランジスタ５が非導通状態とされる。その結果、出力トランジスタ４も強制的に非導通状態とされて、負荷１２への出力電流の供給が停止されることとなり、出力トランジスタ４のいわゆる熱暴走が防止されるようになっている。
なお、ＲＳフリップフロップ８のリセット入力端子Ｒには、リセット端子１９を介して、論理値Ｈｉｇｈの信号を印加することで、ＲＳフリップフロップ８のリセットがなされ、再び、出力トランジスタ４を動作状態とすることができる。
この図２に示された例においては、ＲＳフリップフロップ８及び第６のトランジスタ６によって入力遮断手段が形成されたものとなっている。
【００２８】
次に、図２に示された回路を半導体集積回路装置とする場合の半導体チップの構成例について図３を参照しつつ説明する。なお、図３における符号は、図２に示された構成要素の符号と同一であるとする。
この構成例は、特に、図２において二点鎖線で囲まれた回路部分Ａ、すなわち、発熱制御用第２のトランジスタ３と出力トランジスタ４の回路部分Ａを、パワーデバイス用チップ２１として一つの半導体チップに形成する一方、他の回路部分Ｃ（図２において二点鎖線で囲まれた部分参照）を、パワーデバイス用チップ２１とは別個の半導体チップである制御用チップ２２として形成し、シリーズレギュレータ回路全体を構成した例であるとしてた場合の構成例を模式的に示したものである。
すなわち、この半導体チップの構成例においては、発熱制御用第２のトランジスタ３と出力トランジスタ４とが一つのパワーデバイス用チップ２１として設けられる一方、図２において符号Ｃで表された他の回路部分が、パワーデバイス用チップ１とは別個の半導体チップである制御用チップ２２とされてなるものである。
パワーデバイス用チップ２１と制御用チップ２２とは、それぞれに設けられた電圧信号出力端子１７及び接続用端子２０（図２参照）を、接続用配線イ，ロにより相互に接続することで、電気的に接続されるようになっている。
【００２９】
なお、上述した回路構成例において、アース接続とした個所は、所定の一定電位に保持されるようにしてもよいものである。
また、上述した回路構成例におけるＰＮＰ型トランジスタをＮＰＮ型トランジスタとし、ＮＰＮ型トランジスタをＰＮＰ型トランジスタとしてもよいことは勿論であり、基本的に先に説明したと同様な回路動作を得ることができる。
【００３０】
【発明の効果】
以上、述べたように、本発明によれば、出力トランジスタの電流増幅率が所定以上増加した際、その増加に伴い所定の電圧が得られるような回路部分を設けるような構成とすることで、従来と異なり、出力トランジスタの発熱そのものを温度素子等により検知するものではないので、熱伝達の遅延等による出力トランジスタの発熱検知の遅れというような従来のような不都合がなく、パワーデバイスの所定以上の発熱状態を確実に検出することができ、パワーデバイスの熱暴走を確実に防止することができる。また、従来と異なり、出力トランジスタの発熱を検出するための出力トランジスタに直列接続される抵抗器が不用であるため、無駄な電力消費を生ずることがなくパワーデバイスを効率よく用いることができる。
特に、請求項１または請求項２記載の発明に係る出力過電流保護回路を、半導体集積回路装置内に設けた場合には、パワーデバイスの発熱そのものを直接検出するのではなく、電流増幅率の増加によりパワーデバイスの発熱を検出する構成であるため、パワーデバイスと他の回路部分とをそれぞれ別個の半導体チップとすることが可能となり、しかも、そのような構成においても従来と異なり、パワーデバイスの所定以上の発熱状態を確実に検出することができ、パワーデバイスの熱暴走を確実に防止することができる。
【図面の簡単な説明】
【図１】出力過電流保護回路の回路構成例を示す回路図である。
【図２】図１に示された出力過電流保護回路を用いてなるシリーズレギュレータ回路の回路構成例を示す回路図である。
【図３】図２に示されたシリーズレギュレータ回路を半導体集積回路化する際の、半導体チップの構成例を示す模式図である。
【符号の説明】
１…入力段トランジスタ
２…発熱制御用第１のトランジスタ
３…発熱制御用第２のトランジスタ
４…出力トランジスタ
１７…電圧信号出力端子
【図１】
0003810222.tif 000002
【図２】
0003810222.tif 000003
【図３】
0003810222.tif 000004