(57)【特許請求の範囲】
【請求項１】
高周波信号が入力される第一ゲートとＡＧＣ電圧が抵抗を介して印加される第二ゲートとを備えると共にソースが高周波的に接地されたデュアルゲートＦＥＴを有し、アノードが前記第二ゲートに接続されたバラクタダイオードを設け、前記バラクタダイオードのカソードを前記ＡＧＣ電圧の最大値よりも高い電圧の電源に接続すると共に高周波的接地点に接続し、前記バラクタダイオードによって前記第二ゲートと前記高周波的接地点との間の容量性リアクタンス値を前記ＡＧＣ電圧の値に応じて変化させたことを特徴とする高周波増幅回路。
【請求項２】
前記第二ゲートと前記高周波的接地点との間に容量値が固定の第二の容量手段を接続したことを特徴とする請求項１記載の高周波増幅回路。
【請求項３】
ゲートに高周波信号が入力されると共にソースが高周波的に接地された第一のシングルゲートＦＥＴと、ソースが前記第一のシングルゲートＦＥＴのドレインに接続され、ゲートにＡＧＣ電圧が印加される第二のシングルゲートＦＥＴとからなり、アノードが前記第二のシングルゲートＦＥＴのゲートに接続されたバラクタダイオードを設け、前記バラクタダイオードのカソードを前記ＡＧＣ電圧の最大値よりも高い電圧の電源に接続すると共に高周波的接地点に接続し、前記バラクタダイオードによって前記第二のシングルゲートＦＥＴのゲートと前記高周波的接地点との間の容量性リアクタンス値を前記ＡＧＣ電圧の値に応じて変化させたことを特徴とする高周波増幅回路。
【請求項４】
前記第二のシングルゲートＦＥＴのゲートと前記高周波的接地点との間に容量値が固定の第二の容量手段を接続したことを特徴とする請求項３記載の高周波増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、高周波増幅回路に関し、特に、テレビジョンチューナ等における利得可変の増幅回路に用いて好適な高周波増幅回路に関する。
【０００２】
【従来の技術】
従来の高周波増幅回路は図６に示されるように、デュアルゲートＦＥＴ（単にＦＥＴという）３１によって構成される。ＦＥＴ３１のソースＳは高周波的に接地され、ドレインＤにはチョークインダクタ３２、保護抵抗３３を直列に介して電源電圧Ｖｂが供給され、第一ゲートＧ１には電源電圧Ｖｂをバイアス抵抗３４、３５によって分圧して得たバイアス電圧が印加される。利得を変えるためのＡＧＣ電圧Ｖａは第二ゲートＧ２に印加される。そして、第一ゲートＧ１に高周波信号が入力され、増幅された信号がチョークインダクタ３２と保護抵抗３３との接続点から出力される。
【０００３】
第二ゲートＧ２に印加されるＡＧＣ電圧Ｖａは入力される高周波信号のレベルによって変えられ、レベルが高くなるに従って漸次低くなるように変化する。しかし、その最大値は電源電圧Ｖｂよりも低く設定される。例えば、電源電圧Ｖｂが５ボルトであれば、ＡＧＣ電圧Ｖａの最大値は４ボルトであり、最小値の０ボルトまで変化する。
また、第二ゲートＧ２はＤＣカットコンデンサ３６によって高周波的に接地される。
【０００４】
以上の構成において、ＡＧＣ電圧Ｖａの変化によってドレイン電流も変化し、その結果としてソースＳの電圧に対する第一ゲートＧ１の相対的な電圧が変化し、第一ゲートに対する相互コンダクタンスが変化して利得が変化する。そして、入力される高周波信号のレベルが極めて低いときには４ボルトのＡＧＣ電圧Ｖａが与えられ、ドレイン電流が最大になると共に上記相互コンダクタンスが大きくなってＦＥＴ３１の利得は最大になる。
一方、高周波信号のレベルが大きくなるに従ってＡＧＣ電圧Ｖａが小さくなると共にドレイン電流が減少し、相互コンダクタンスが減少して利得が低下する。例えば、ＡＧＣ電圧Ｖａが０ボルトでは利得はマイナスとなってＦＥＴ３１は減衰器として働く。
この結果、ＦＥＴ３１から出力される信号レベルは入力される高周波信号のレベルに関わりなくほぼ一定となるように制御される。
【０００５】
ところで、デュアルゲートＦＥＴ３１は、図７に示すように、二個のシングルゲートＦＥＴ４１、４２をカスケード接続した回路と等価であると考えられる。従って、第一のシングルゲートＦＥＴ４１のゲートｇ１、ソースｓ１は図６における第一ゲートＧ１、ソースＳにそれぞれ相当し、第二のシングルゲートＦＥＴ４２のゲートｇ２、ドレインｄ２は図６における第二ゲートＧ２、ドレインＤにそれぞれ相当する。
そして、ソース接地された第一のシングルゲートＦＥＴ４１のゲートｇ１に高周波信号を入力し、ゲートｇ２が接地された第二のシングルゲートＦＥＴ４２のドレインｄ２から増幅された信号を出力することになる。そして、第一のシングルゲートＦＥＴ４１のソースｓ１に対するゲートｇ１のバイアス電圧が変化してほぼ全体の利得を変えるように制御される。
【０００６】
【発明が解決しようとする課題】
上のように、従来の高周波増幅回路の利得は、図７に示されるように第一のシングルゲートＦＥＴ４１によって制御され、第二のシングルゲートＦＥＴ４２は単なるゲート接地の増幅回路と考えられるので、利得可変の範囲が狭く、従って、図６の第二ゲートＧ２に印加するＡＧＣ電圧を０ボルトまで下げても利得を十分に減衰できなかった。
【０００７】
そこで、本発明の高周波増幅回路は、ＡＧＣ電圧による利得の可変範囲を大きくすることを目的としている。
【０００８】
【課題を解決するための手段】
上記の課題を解決するため、本発明の高周波増幅回路は、高周波信号が入力される第一ゲートとＡＧＣ電圧が抵抗を介して印加される第二ゲートとを備えると共にソースが高周波的に接地されたデュアルゲートＦＥＴを有し、アノードが前記第二ゲートに接続されたバラクタダイオードを設け、前記バラクタダイオードのカソードを前記ＡＧＣ電圧の最大値よりも高い電圧の電源に接続すると共に高周波的接地点に接続し、前記バラクタダイオードによって前記第二ゲートと前記高周波的接地点との間の容量性リアクタンス値を前記ＡＧＣ電圧の値に応じて変化させた。
【００１０】
また、本発明の高周波増幅回路は、前記第二ゲートと前記高周波的接地点との間に容量値が固定の第二の容量手段を接続した。
【００１１】
また、本発明の高周波増幅回路は、ゲートに高周波信号が入力されると共にソースが高周波的に接地された第一のシングルゲートＦＥＴと、ソースが前記第一のシングルゲートＦＥＴのドレインに接続され、ゲートにＡＧＣ電圧が印加される第二のシングルゲートＦＥＴとからなり、アノードが前記第二のシングルゲートＦＥＴのゲートに接続されたバラクタダイオードを設け、前記バラクタダイオードのカソードを前記ＡＧＣ電圧の最大値よりも高い電圧の電源に接続すると共に高周波的接地点に接続し、前記バラクタダイオードによって前記第二のシングルゲートＦＥＴのゲートと前記高周波的接地点との間の容量性リアクタンス値を前記ＡＧＣ電圧の値に応じて変化させた。
【００１３】
また、本発明の高周波増幅回路は、前記第二のシングルゲートＦＥＴのゲートと前記高周波的接地点との間に容量値が固定の第二の容量手段を接続した。
【００１４】
【発明の実施の形態】
以下図１乃至図５に従って本発明の高周波増幅回路の構成及び動作を説明すると、先ず、図１は本発明の高周波増幅回路の第一の実施の形態を示し、デュアルゲートＦＥＴ（単にＦＥＴという）１のソースＳはバイアス抵抗２によって接地されると共にＤＣカットコンデンサ３によって高周波的に接地され、ドレインＤにはチョークインダクタ４及び保護抵抗５を直列に介して電源電圧Ｖｂが供給される。また、第一ゲートＧ１には、電源電圧Ｖｂをバイアス抵抗６、７によって分圧して得たバイアス電圧がチョークインダクタ８を介して印加される。さらに、第二ゲートＧ２には第一の容量手段であるバラクタダイオード９のアノードが接続され、バラクタダイオード９のカソードには高周波的接地点となる電源電圧Ｖｂが印加される。
そして、第一ゲートＧ１に高周波信号が入力され、増幅された信号がチョークインダクタ４と保護抵抗５との接続点から出力される。
【００１５】
利得を変えるためのＡＧＣ電圧Ｖａは給電抵抗１０を介して第二ゲートＧ２に印加される。ＡＧＣ電圧Ｖａは入力される高周波信号のレベルによって変えられ、レベルが高くなるに従って漸次低くなるように変化する。しかし、その最大値は電源電圧Ｖｂよりも低く設定される。例えば、電源電圧Ｖｂが５ボルトであれば、ＡＧＣ電圧Ｖａの最大値は４ボルトであり、入力される高周波信号のレベルの増大に伴って最小値の０ボルトまで漸次変化する。
【００１６】
従って、ＡＧＣ電圧Ｖａが最大値である４ボルトの場合には、バラクタダイオード９の両端に印加される電圧は１ボルトと低くなってその等価的な容量値は極めて大きくなり、第二ゲートＧ２は高周波的に接地される。また、ＡＧＣ電圧Ｖａが０ボルトに向かって低くなるに従ってバラクタダイオード９の両端の電圧は５ボルトまで大きくなると共に、その等価的な容量値は漸次小さくなり、第二ゲートＧ２と高周波的接地点との間にはこの容量値に基づく容量性リアクタンスＺｃが介在した状態となる。従って、この容量性リアクタンスＺｃはＡＧＣ電圧Ｖａが低下するほど大きくなる。
【００１７】
以上の構成において、ＡＧＣ電圧Ｖａの変化によってドレイン電流も変化し、その結果としてソースＳの電圧に対する第一ゲートＧ１の相対的な電圧が変化し、第一ゲートに対する相互コンダクタンスが変化して利得が変化する。そして、入力される高周波信号のレベルが極めて低いときには４ボルトのＡＧＣ電圧Ｖａが与えられ、ドレイン電流が最大になると共に上記相互コンダクタンスが大きくなってＦＥＴ２１の利得は最大になる。
【００１８】
このときの等価回路は図２に示すように、ソースｓ１が接地された第一のシングルゲートＦＥＴ２１とゲートｇ２が接地された第二のシングルゲートＦＥＴ２２とを有して、第一のシングルゲートＦＥＴ２１のドレインｄ１に第二のシングルゲートＦＥＴ２２のソースｓ２が接続された増幅回路で表されるが、第二のシングルゲートＦＥＴ２２のゲートｇ２は高周波的に接地されたものとなり、その動作は図７に示す従来の動作と同じである。
【００１９】
一方、高周波信号のレベルが大きくなるに従ってＡＧＣ電圧Ｖａが小さくなるとともドレイン電流が減少し、相互コンダクタンスが減少して利得が低下する。例えば、ＡＧＣ電圧Ｖａが０ボルトでは利得はマイナスとなってＦＥＴ２１は減衰器として働く。このとき、バラクタダイオード９の容量値は最小となり、その容量性リアクタンスＺｃは最大となる。
【００２０】
従って、このときの等価回路は図３に示すように、ソースｓ１が接地された第一のシングルゲートＦＥＴ２１とゲート接地型の第二のシングルゲートＦＥＴ２２とを有して、第一のシングルゲートＦＥＴ２１のドレインｄ１に第二のシングルゲートＦＥＴ２２のソースｓ２が接続された増幅回路で表されるが、第二のシングルゲートＦＥＴ２２のゲートｇ２はバラクタダイオード９の容量による有限の容量性リアクタンスＺｃによって接地されたものとなる。この結果、第二のシングルゲートＦＥＴ２２においては、この容量性リアクタンスＺｃによって負帰還がかかり、利得が低下するので、第一のシングルゲートＦＥＴ２１の利得低下と併せて全体として大きな利得低下が得られる。
【００２１】
図４は図１に示す回路における第二ゲートＧ２とグランド（高周波的接地点）との間に容量値が固定の第二の容量手段であるコンデンサ１１を接続したものを示し、この場合においても、ＡＧＣ電圧Ｖａが最大（４ボルト）のときのバラクタダイオード９の容量値とコンデンサ１１の容量値との和は第二ゲートＧ２を高周波的に接地するに十分な値とし、ＡＧＣ電圧Ｖａが最小（０ボルト）のときにはそれらの和の容量値が負帰還をかけるように有限の値の容量性リアクタンスＺｃを有するようにしている。コンデンサ１１の使用によって、第二のシングルゲートＦＥＴ２２における利得の最大と負帰還量とのバランスを得ることができる。
【００２２】
図５は、図２、図３の等価回路に示した二個のシングルゲートＦＥＴ２１、２２を用いて本発明の高周波増幅回路を構成した場合の第二の実施の形態を示している。第一のシングルゲートＦＥＴ２１のドレインｄ１に第二のシングルゲートＦＥＴ２２のソースｓ２が接続され、第一のシングルゲートＦＥＴ２１のソースｓ１はバイアス抵抗２によって接地されると共にＤＣカットコンデンサ３によって高周波的に接地され、第二のシングルゲートＦＥＴ２２のドレインｄ２にはチョークインダクタ４及び保護抵抗５を直列に介して電源電圧Ｖｂが供給される。
【００２３】
第一のシングルゲートＦＥＴ２１のゲートｇ１には電源電圧Ｖｂをバイアス抵抗６、７によって分圧して得たバイアス電圧がチョークインダクタ８を介して印加される。また、第二のシングルゲートＦＥＴ２２のゲートｇ２には第一の容量手段であるバラクタダイオード９のアノードが接続され、バラクタダイオード９のカソードには高周波的接地点となる電源電圧Ｖｂが印加される。利得を変えるためのＡＧＣ電圧Ｖａは給電抵抗１０を介して第二のシングルゲートＦＥＴ２２のゲートｇ２に印加される。そして、第一のシングルゲートＦＥＴ２１のゲートｇ１に高周波信号が入力され、増幅された信号がチョークインダクタ４と保護抵抗５との接続点から出力される。
【００２４】
ＡＧＣ電圧Ｖａは入力される高周波信号のレベルによって変えられ、レベルが高くなるに従って漸次低くなるように変化する。しかし、その最大値は電源電圧Ｖｂよりも低く設定される。例えば、電源電圧Ｖｂが５ボルトであれば、ＡＧＣ電圧Ｖａの最大値は４ボルトであり、入力信号のレベルの増加とともに最小値の０ボルトまで漸次変化する。
【００２５】
バラクタダイオード９の容量値はＡＧＣ電圧Ｖａが４ボルトのときに最大となる。このときの容量値によって第二のシングルゲートＦＥＴ２２のゲートｇ２を高周波的に接地するようにする。また、ＡＧＣ電圧Ｖａが０ボルトのときに最小となり、ゲートｇ２は有限の容量性リアクタンスＺｃによって接地するようにする。
【００２６】
以上の構成における動作は図１に示す第一の実施の形態と同様である。即ち、ＡＧＣ電圧Ｖａが４ボルトのときは、ソース接地の第一のシングルゲートＦＥＴ２１の利得は大きくなり、第二のシングルゲートＦＥＴ２２はゲート接地増幅回路として動作する。また、ＡＧＣ電圧Ｖａが漸次小さくなると共に第一のシングルゲートＦＥＴ２１の利得が低下し、一方、第二のシングルゲートＦＥＴ２２は、ゲートｇ２とグランドとの間の容量性リアクタンスが漸次大きくなって負帰還動作となり、その利得が低下する。従って、利得の低下量が大きくなる。
なお、図５において、第二のシングルゲートＦＥＴ２２のゲートｇ２とグランドとの間には、点線で示したように容量値が固定の第二の容量手段であるコンデンサ１１を接続してもよい。これによって負帰還量が適宜に決められる。
【００２７】
【発明の効果】
以上のように、本発明の高周波増幅回路は、高周波信号が入力される第一ゲートとＡＧＣ電圧が抵抗を介して印加される第二ゲートとを備えると共にソースが高周波的に接地されたデュアルゲートＦＥＴを有し、アノードが第二ゲートに接続されたバラクタダイオードを設け、バラクタダイオードのカソードをＡＧＣ電圧の最大値よりも高い電圧の電源に接続すると共に高周波的接地点に接続し、バラクタダイオードによって第二ゲートと高周波的接地点との間の容量性リアクタンス値をＡＧＣ電圧の値に応じて変化させたので、バラクタダイオードによって負帰還がかかり、利得の減衰量が大きくなる。また、負帰還によって歪み特性も改善する。
【００２９】
また、本発明の高周波増幅回路は、第二ゲートと高周波的接地点との間に容量値が固定の第二の容量手段を接続したので、第二の容量手段が第一の容量手段と並列接続され、負帰還量の設定が容易となる。
【００３０】
また、本発明の高周波増幅回路は、ゲートに高周波信号が入力されると共にソースが高周波的に接地された第一のシングルゲートＦＥＴと、ソースが第一のシングルゲートＦＥＴのドレインに接続され、ゲートにＡＧＣ電圧が印加される第二のシングルゲートＦＥＴとからなり、アノードが第二のシングルゲートＦＥＴのゲートに接続されたバラクタダイオードを設け、バラクタダイオードのカソードをＡＧＣ電圧の最大値よりも高い電圧の電源に接続すると共に高周波的接地点に接続し、バラクタダイオードによって第二のシングルゲートＦＥＴのゲートと高周波的接地点との間の容量性リアクタンス値をＡＧＣ電圧の値に応じて変化させたので、第二のシングルゲートＦＥＴはバラクタダイオードによって負帰還がかかり、全体の利得減衰量が大きくなる。また、負帰還によって歪み特性も改善する。
【００３２】
また、本発明の高周波増幅回路は、第二のシングルゲートＦＥＴのゲートと高周波的接地点との間に容量値が固定の第二の容量手段を接続したので、第二の容量手段が第一の容量手段と並列接続され、負帰還量の設定が容易となる。
【図面の簡単な説明】
【図１】本発明の高周波増幅回路の第一の実施の形態の構成を示す回路図である。
【図２】本発明の高周波増幅回路の等価回路図である。
【図３】本発明の高周波増幅回路の等価回路図である。
【図４】本発明の高周波増幅回路の第一の実施の形態の変形例でる。
【図５】本発明の高周波増幅回路の第二の実施の形態を示す回路図である。
【図６】従来の高周波増幅回路の構成を示す回路図である。
【図７】従来の高周波増幅回路の等価回路図である。
【符号の説明】
１  デュアルゲートＦＥＴ
２、６、７  バイアス抵抗
３  ＤＣカットコンデンサ
４、８  チョークインダクタ
５  保護抵抗
９  バラクタダイオード（第一の容量手段）
１０  給電抵抗
１１  コンデンサ（第二の容量手段）
２１  第一のシングルゲートＦＥＴ
２２  第二のシングルゲートＦＥＴ
【図１】
0003822010.tif 000002
【図２】
0003822010.tif 000003
【図３】
0003822010.tif 000004
【図４】
0003822010.tif 000005
【図５】
0003822010.tif 000006
【図６】
0003822010.tif 000007
【図７】
0003822010.tif 000008