(57)【特許請求の範囲】
【請求項１】
各々に集積回路が形成された複数のチップを含むｐ型半導体ウェハであって、
前記複数チップのそれぞれを分離する高濃度ｐ型不純物領域を備え、
前記高濃度ｐ型不純物領域は、ウェハ裏面に形成された部分と、前記複数のチップの間を前記ウェハ裏面からウェハ表面まで延びる部分とを有することを特徴とする半導体ウェハ。
【請求項２】
前記ウェハ表面において、前記高濃度ｐ型不純物領域に電気的に接触する導電性部材と、
前記チップ上に設けられた基板電位検知用電極と、
を備えたことを特徴とする請求項１記載の半導体ウェハ。
【請求項３】
請求項１記載の半導体ウェハの前記ウェハ裏面に対向する位置に設けた電極に負電位を与える工程と、
前記半導体ウェハ内で基板電流が発生した場合、前記基板電流の少なくとも一部を前記高濃度ｐ型不純物領域を介してウェハ外部へ引き抜く基板電位制御工程と、
を包含することを特徴とする半導体装置の検査方法。
【請求項４】
請求項２記載の半導体ウェハの前記ウェハ裏面に対向する位置に設けた電極に負電位を与える工程と、
基板電位検知用電極を用いて基板電位の変動を検出し、それによって前記半導体ウェハ内で基板電流が発生したことを検知した場合、前記導電性部材から前記高濃度ｐ型不純物領域に少数キャリアを注入し、基板電流の少なくとも一部を前記高濃度ｐ型不純物領域を介してウェハ外部へ引き抜く基板電位制御工程と、
を包含することを特徴とする半導体装置の検査方法。
【請求項５】
前記基板電位制御工程は、ウェハ一括型プローブカードを用いたウェハ一括型測定検査時に行うことを特徴とする請求項４記載の半導体装置の検査方法。
【請求項６】
前記プローブカードは、二次元的に配列された複数のプローブ電極と、前記複数のプローブ電極に電気的に接続された多層配線基板とを備えていることを特徴とする請求項５記載の半導体装置の検査方法。
【請求項７】
前記プローブ電極がバンプ電極であることを特徴とする請求項６記載の半導体装置の検査方法。
【請求項８】
前記プローブ電極と前記多層配線基板との間において、前記プローブ電極を前記多層配線基板に電気的に接続するための導電性ゴムを備えていることを特徴とする請求項７記載の半導体装置の検査方法。
【請求項９】
前記プローブ電極が剛性リングに張力を持った状態で張られた薄膜上に形成されていることを特徴とする請求項７記載の半導体装置の検査方法。
【請求項１０】
前記プローブ電極は前記多層配線基板の配線層の少なくとも一部から形成されていることを特徴とする請求項６記載の半導体装置の検査方法。
【請求項１１】
請求項１または２記載の半導体ウェハを形成する工程と、
前記半導体ウェハに対してウェハ一括型の測定検査を行う工程と、
前記半導体ウェハから各チップを分離する工程と、
を包含することを特徴とする半導体装置の製造方法。
【請求項１２】
二次元的に配列された複数のプローブ電極と、前記複数のプローブ電極に電気的に接続された多層配線基板とを備えたウェハ一括測定検査型プローブカードを用いて行う半導体装置の検査方法であって、
検査対象のウェハの裏面に導電性プレートを接触させ、それによって前記ウェハの基板電位を所定範囲内に制御することを特徴とする半導体装置の検査方法。
【請求項１３】
前記導電性プレートは、前記ウェハを搭載するためのウェハトレイ内に設けられていることを特徴とする請求項１２に記載の半導体装置の検査方法。
【請求項１４】
前記プローブ電極がバンプ電極であることを特徴とする請求項１３記載の半導体装置の検査方法。
【請求項１５】
前記プローブ電極と前記多層配線基板との間において、前記プローブ電極を前記多層配線基板に電気的に接続するための導電性ゴムを備えていることを特徴とする請求項１４記載の半導体装置の検査方法。
【請求項１６】
前記プローブ電極が剛性リングに張力を持った状態で張られた薄膜上に形成されていることを特徴とする請求項１４記載の半導体装置の検査方法。
【請求項１７】
前記プローブ電極は前記多層配線基板の配線層の少なくとも一部から形成されていることを特徴とする請求項１３記載の半導体装置の検査方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ウェハ一括型プローブカードによる検査に適した半導体ウェハおよびその検査方法ならびに半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体集積回路装置（以後、「半導体装置」と称する。）を搭載した電子機器の小形化及び低価格化の進展は目ざましく、これに伴って、半導体装置に対する小形化及び低価格化の要求が強くなっている。
【０００３】
通常、半導体装置は、半導体チップとリードフレームとがボンディングワイヤによって電気的に接続された後、半導体チップ及びリードフレームが樹脂又はセラミクスにより封止された状態で供給され、プリント基板に実装される。ところが、電子機器の小形化の要求から、半導体装置を半導体ウエハから切り出したままの状態（以後、この状態の半導体装置をベアチップと称する。）で回路基板に直接実装する方法が開発され、品質が保証されたベアチップを低価格で供給することが望まれている。
【０００４】
ベアチップに対して品質保証を行なうためには、半導体装置に対してウェハ状態でバーンイン等の検査をする必要がある。ところが、半導体ウェハ上に形成されている複数のベアチップに対して１個又は数個づつ何度にも分けて検査を行なうことは多くの時間を要するので、時間的にもコスト的にも現実的ではない。そこで、全てのベアチップに対してウェハ状態で一括してバーンイン等の検査を行なうことが要求される。
【０００５】
ベアチップに対してウェハ状態で一括して検査を行なうには、半導体ウェハ上に形成された複数の半導体チップの電極に電源電圧や信号を同時に印加し、該複数の半導体チップを動作させる必要がある。このためには、非常に多く（通常、数千個以上）のプローブ針を持つプローブカードを用意する必要があるが、このようにするには、従来のニードル形プローブカードではピン数の点からも価格の点からも対応できない。
【０００６】
そこで、ウェハ上の多数のパッド電極に対してプローブ電極を一括的にコンタクトできるプローブカードが提案されている（特開平７−２３１０１９号公報）。この技術によれば、プローブカードに多数のバンプを形成し、これらのバンプをプローブ電極として用いる。
【０００７】
【発明が解決しようとする課題】
上記プローブカードによるウェハ一括型測定検査において、ウェハに含まれる多数のチップは、隣接するチップと基板を介して電気的に接触した状態にある。このため、あるチップに対する測定検査の影響が他のチップに及びやすい。また、バーンイン検査時のように、高い電源電圧を印加しながら各チップ内の半導体装置を動作させると、大きな基板電流が流れやすくなり、基板の電位が変動する。その影響は、ウェハ一括型検査の場合、共通の基板を介して他のチップ内の半導体装置にも及んでしまう。また、基板電位を制御するための構成を各チップの表面に設けたとしても、あるチップ内で生じた基板電流が他のチップに流れ込むことを防止するのは困難である。このため、ウェハ一括型バーンイン検査では基板電位の変動を防止することが強く求められる。
【０００８】
本発明は斯かる問題に鑑みてなされたものであり、その目的は、基板電位の変動が生じにくい、ウェハ一括型プローブカードによる検査に適した半導体ウェハおよびその検査方法ならびに半導体装置の製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明の半導体ウェハは、各々に集積回路が形成された複数のチップを含むｐ型半導体ウェハであって、前記複数チップのそれぞれを分離する高濃度ｐ型不純物領域を備え、前記高濃度ｐ型不純物領域は、ウェハ裏面に形成された部分と、前記複数のチップの間を前記ウェハ裏面からウェハ表面まで延びる部分とを有する。
【００１０】
前記ウェハ表面において、前記高濃度ｐ型不純物領域に電気的に接触する導電性部材と、前記チップ上に設けられた基板電位検知用電極とを備えていることが好ましい。
【００１１】
本発明の半導体装置の検査方法は、請求項１記載の半導体ウェハの前記ウェハ裏面に対向する位置に設けた電極に負電位を与える工程と、前記半導体ウェハ内で基板電流が発生した場合、前記基板電流の少なくとも一部を前記高濃度ｐ型不純物領域を介してウェハ外部へ引き抜く基板電位制御工程とを包含する。
【００１２】
本発明の他の半導体装置の検査方法は、請求項２記載の半導体ウェハの前記ウェハ裏面に対向する位置に設けた電極に負電位を与える工程と、基板電位検知用電極を用いて基板電位の変動を検出し、それによって前記半導体ウェハ内で基板電流が発生したことを検知した場合、前記導電性部材から前記高濃度ｐ型不純物領域に少数キャリアを注入し、基板電流の少なくとも一部を前記高濃度ｐ型不純物領域を介してウェハ外部へ引き抜く基板電位制御工程とを包含する。
【００１３】
前記基板電位制御工程は、ウェハ一括型プローブカードを用いたウェハ一括型測定検査時に行うことが好ましい。
【００１４】
前記プローブカードは、二次元的に配列された複数のプローブ電極と、前記複数のプローブ電極に電気的に接続された多層配線基板とを備えていることが好ましい。
【００１５】
前記プローブ電極はバンプ電極であることが好ましい。
【００１６】
前記プローブ電極と前記多層配線基板との間において、前記プローブ電極を前記多層配線基板に電気的に接続するための導電性ゴムを備えていることが好ましい。
【００１７】
前記プローブ電極は剛性リングに張力を持った状態で張られた薄膜上に形成されていることが好ましい。
【００１８】
前記プローブ電極は前記多層配線基板の配線層の少なくとも一部から形成されていてもよい。
【００１９】
本発明の半導体装置の製造方法は、前記半導体ウェハを形成する工程と、前記半導体ウェハに対してウェハ一括型の測定検査を行う工程と、前記半導体ウェハから各チップを分離する工程とを備えている。
【００２０】
本発明の半導体装置の検査方法は、二次元的に配列された複数のプローブ電極と、前記複数のプローブ電極に電気的に接続された多層配線基板とを備えたウェハ一括測定検査型プローブカードを用いて行う半導体装置の検査方法であって、検査対象のウェハの裏面に導電性プレートを接触させ、それによって前記ウェハの基板電位を所定範囲内に制御する。
【００２１】
前記導電性プレートは、前記ウェハを搭載するためのウェハトレイ内に設けられていることが好ましい。
【００２２】
前記プローブ電極はバンプ電極であることが好ましい。
【００２３】
前記プローブ電極と前記多層配線基板との間において、前記プローブ電極を前記多層配線基板に電気的に接続するための導電性ゴムを備えていることが好ましい。
【００２４】
前記プローブ電極は剛性リングに張力を持った状態で張られた薄膜上に形成されていることが好ましい。
【００２５】
前記プローブ電極は前記多層配線基板の配線層の少なくとも一部から形成されていてもよい。
【００２６】
【発明の実施の形態】
まず、本発明の理解を容易にするため、本発明が適用されるウェハ一括型測定・検査技術を説明する。
【００２７】
図１には、ウェハ上の多数のパッド電極に対してプローブ電極を一括的にコンタクトできるプローブカード１が示されている。測定・検査の対象となる素子・回路が形成されたウェハ（例えば直径２００ｍｍのシリコンウェハ）２は、チップ状に分割されることなく、そのままの状態でウェハトレイ３上に載置される。測定・検査に際して、ウェハ２はプローブカード１とウェハトレイ３との間に挟まれる。プローブカード１とウェハトレイ３との間にできる僅かな空間は、シールリング４によって大気からシールされる。その空間を真空バルブ５を介して減圧する（例えば大気圧に比べて２００ミリトール程度減圧する）ことにより、プローブカード１は大気圧の力をかりて均等にウェハ２を押圧する。その結果、プローブカード１のプローブ電極は、広いウェハ２の全面にわたって均等な力でウェハ２上のパッド電極を押圧することができる。プローブカード１上の多数のバンプがウェハ２上の所定のパッド電極と確実に接触するためには、接触の前に、プローブカード１とウェハ２との間のアライメントを高精度で実行する必要がある。
【００２８】
このようなウェハ一括型の測定・検査技術によれば、ウェハ２の全面に形成された数千から数万個以上の多数のパッド電極に対して、プローブカード１に形成した多数のプローブ電極を同時にしかも確実にコンタクトさせることができる。
【００２９】
図２は、本発明が適用されるプローブカード２０の断面構成例を示している。
【００３０】
このプローブカード２０は、測定・検査装置に電気的に接続されることになる多層配線基板２１と、バンプ付きポリイミド薄膜２２と、これらの間に設けられた局在形異方導電性ゴム２３とを少なくとも備えている。局在形異方導電性ゴム２３は、多層配線基板２１の電極配線２１ｂとバンプ付きポリイミド薄膜２２のバンプ２２ｂとを電気的に接続する弾性部材である。図２では、上記３つの部材２１〜２３が縦方向に分離された状態が示されているが、これらの部材２１〜２３を密着固定することにより、一枚のプローブカード２０が形成される。
【００３１】
多層配線基板２１としては、ガラス基板２１ａ上に多層配線２１ｂが形成されたものを使用できる。ガラス基板２１ａは、広い面積にわたって高い平坦性を持つものが比較的容易に作製され得るので好ましい。また、ガラスの熱膨張係数はシリコンウェハの熱膨張係数に近いため、ガラスは、特にバーンイン用プローブカードの多層配線基板の材料として好適である。
【００３２】
多層配線２１ｂの形成は、公知の薄膜堆積技術とパターニング技術を用いて行える。たとえば、銅（Ｃｕ）などの導電性薄膜をスパッタリング法等によりガラス基板２１ａ上に堆積した後、フォトリソグラフィおよびエッチング工程で導電性薄膜をパターニングすれば、任意のパターンを持った配線２１ｂを形成することができる。異なるレベルの配線２１ｂは、層間絶縁膜２１ｃにより分離される。層間絶縁膜２１ｃは、たとえばポリイミド薄膜をスピンコート等の方法でガラス基板２１ａ上に形成することで得られる。多層配線２１ｂは、面内に二次元的に配列される多数のバンプ（プローブ電極）２２ｂをプローブカード２０の周辺領域に設けられた不図示の接続電極やコネクタに電気的に接続し、外部の検査装置や検査回路とプローブ電極２２ｂとの電気的接続を可能にするものである。
【００３３】
バンプ付きポリイミド薄膜２２は、たとえば次のようにして得られる。まず、厚さ１８μｍ程度のポリイミド薄膜２２ａと厚さ３５μｍ程度の銅薄膜とが二層になった基材に多数の開口部（内径２０〜３０μｍ程度）を設ける。電解メッキなどの方法を用いて各開口部をＮｉ等の金属材料で埋め込み、バンプ２２ｂを形成する。ポリイミド薄膜２２ａから銅薄膜の不要部分をエッチングで除去すれば、図示されるようなバンプ付きポリイミド薄膜２２が得られる。バンプ２２ｂの高さは、一例としては、約２０μｍ程度である。バンプの横方向サイズは、４０μｍ程度である。ポリイミド薄膜２２ａのどの位置にバンプ２２ｂを形成するかは、測定対象のウェハ２５のどの位置にパッド電極２６が形成されているかに依存して決定される。
【００３４】
局在形異方導電性ゴム２３は、シリコーン製ゴムのシート（厚さ２００μｍ程度）２３ａ内の特定箇所に導電性粒子２３ｂが配置されており、その箇所で導通方向（膜厚方向）に鎖状につなげたものである。多層配線基板２１とバンプ２２ｂとの間に、弾力性を持ったゴムを介在させることにより、ウェハ２５上の段差やウェハ２５のそりの影響を受けることなく、プローブカード２０のバンプ２２ｂとウェハ２５上の電極２６との間のコンタクトを確実に実現することができる。
【００３５】
このようなプローブカード２０をバーンイン検査に使用する場合、ポリイミド薄膜２２ａの熱膨張係数（約１６×１０-6／℃）とウェハ２５の熱膨張係数（約３×１０-6／℃）とが異なるため、バーンインのための加熱時に、ポリイミド薄膜２２ａ上のバンプ２２ｂの位置がウェハ２５上のパッド電極２６の位置に対して横方向にずれてしまう。この位置ズレは、ウェハ２５の中央部よりも周辺部で大きくなり、ウェハ２５とプローブカード２０との間で正常な電気的コンタクトがとれなくなる。このような問題を解決するには、特開平７−２３１０１９号公報に開示されているように、熱膨張係数がシリコンウェハに近いセラミックリングなどの剛性リング（不図示）にポリイミド薄膜２２ａを張りつけ、そのポリイミド薄膜２２ａにあらかじめ張力を与えておくことが有効である。この場合、ポリイミド薄膜２２ａを剛性リングに張りつけてから、バンプ２２ｂを形成する方がよい。バンプ２２ｂの位置がずれにくいからである。
【００３６】
ウェハ２５は、ウェハトレイ２８に配置される。ウェハ２５を搭載したウェハトレイ２８がプローブカード２０に対して適切な位置に配置された後、プローブカード２０とウェハトレイ２８との間隔が縮小される。その結果、ウェハ２５上のパッド電極２６とプローブカード２０のバンプ２２ｂとが物理的にコンタクトする。前述のように、プローブカード２０とウェハトレイ２８との間のシールされた空間を減圧することにより、各バンプ２２ｂがほぼ均等な力をもってウェハ２５上のパッド電極２６を押圧することなる。その後、不図示の駆動回路や検査回路からの電気信号および電源電圧が、プローブカード２０のバンプ２２を介してウェハ２５上のパッド電極２６に供給される。バーンイン検査の場合、プローブカード２０、ウェハ２５およびウェハトレイ２８は、図３に示されるような状態で、一体的にバーンイン装置に挿入され、加熱される。
【００３７】
検査・測定の間、および、その前後において、プローブカード２０、ウェハ２５およびウェハトレイ２８は、図３に示されるような状態に維持される。前述の密閉空間が減圧状態にあるウェハトレイ２８は、プローブカード２０から離脱することなく、これらの部材は一体的にウェハを狭持している。
【００３８】
ウェハ一括型の検査・測定が終了すると、プローブカード２０とトレイ２８との間にできた密閉空間の圧力を上昇させ、大気圧程度に回復させる。その結果、トレイ２８はプローブカード２０から分離され、中からウェハ２５が取り出される。
【００３９】
以下に、図４から図７を参照しながら本発明の実施形態を説明する。
【００４０】
図４は、本実施形態にかかる半導体ウェハの主要部断面を模式的に示している。この図では、ウェハに含まれる複数のチップのうち、ある一つのチップと、それに隣接する二つのチップの各々の一部分とが示されている。
【００４１】
本実施形態にかかる半導体ウェハ４９は、各チップの間のスクライブレーン４８およびウェハ裏面５１に形成された高濃度ｐ型不純物領域（ｐ+型不純物領域）４１を有している。各チップは高濃度ｐ型不純物領域４１によって分離されている。高濃度ｐ型不純物領域４１は、ウェハ表面５０のスクライブレーン４８上に設けられた配線電極４３と電気的に接続されており、高濃度ｐ型不純物領域の電位（Ｖbs）は、配線電極４３ならびに不図示のプローブカード上のプローブ電極および配線を介して外部装置によって制御される。
【００４２】
半導体ウェハ４９内において、高濃度ｐ型不純物領域４１によって囲まれた領域の各々（各チップに対応）には半導体集積回路装置が形成されている。図４に示される半導体集積回路装置は、ｐ型基板４２内に形成されたｐ型ウェル領域３１およびｎ型ウェル領域３２と、ｐ型ウェル領域３１に形成されたＮＭＯＳトランジスタと、ｎ型ウェル領域３２に形成されたＰＭＯＳトランジスタとを少なくとも具備している。図４では、簡単化のため、二つのトランジスタのみが記載されているが、現実には、多数のトランジスタおよびその他の集積回路素子が形成されている。
【００４３】
ＮＭＯＳトランジスタは、ｐ型ウェル領域３１の表面近傍に形成され、ソース／ドレイン領域として機能する一対のｎ+型不純物拡散領域３３と、一対のｎ+型不純物拡散領域３３に挟まれた領域（チャネル領域）上に形成されたゲート絶縁膜３５と、ゲート絶縁膜３５上に形成されたゲート電極３６とを備えている。
【００４４】
ＰＭＯＳトランジスタは、ｎ型ウェル領域３２の表面近傍に形成され、ソース／ドレイン領域として機能する一対のｐ+型不純物拡散領域３７と、一対のｐ+型不純物拡散領域３７に挟まれた領域（チャネル領域）上に形成されたゲート絶縁膜３８と、ゲート絶縁膜３８上に形成されたゲート電極３９とを備えている。
【００４５】
ｐ型ウェル領域３１の表面には、ｐ型基板４２（ｐ型ウェル３１）の電位を検出するためのｎ+型不純物拡散領域３４が形成されており、このｎ+型不純物拡散領域３４は基板電位検出用パッド電極４４に接続される。
【００４６】
図４の実施形態では、ＮＭＯＳトランジスタのソース領域には接地電位が与えられ、ＰＭＯＳトランジスタのドレイン領域には電源電位（Ｖdd）が与えられる。プローブカードから与えられる電源電位（Ｖdd）が所定の大きさ以上に上昇することによって、各チップ内の半導体装置の回路動作が開始する。バーンインモードでは、通常モードでの電源電位（例えば５ボルト）よりも高い電源電位（例えば８ボルト）が各チップに供給され、電圧ストレスのもとで加速試験が実行される。
【００４７】
上記トランジスタを含む半導体集積回路は、公知の半導体製造プロセスによって形成される。高濃度ｐ型不純物領域４１は、ウェハ表面５０の側からの不純物ドーピングに加えて、ウェハ裏面５１の側からの不純物ドーピングによって形成される。ウェハの表面５０から裏面５１に至る不純物領域を形成するためには、例えば、高エネルギーイオン注入と高温長時間アニールとを行うことが好ましい。そのため、高濃度ｐ型不純物領域４１の形成は、上記トランジスタの形成に先だって行うことが好ましい。高濃度ｐ型不純物領域４１のウェハ表面５０に表れたパターンを図５（ａ）に示し、ウェハ裏面５１に表れたパターンを図５（ｂ）に示す。
【００４８】
図５（ａ）の例では、各チップ４０の間に位置するスクライブレーンを含む領域に高濃度ｐ型不純物領域４１が形成されている。高濃度ｐ型不純物領域４１は、ウェハ裏面５１においてはウェハ全面に実質的に拡がっている。高濃度ｐ型不純物領域４１の不純物濃度は、ウェハ裏面５１において、１×１０18ｃｍ-3以上に設定されることが好ましく、また、ウェハ表面５０においては、１×１０20ｃｍ-3以上に設定されることが好ましい。ウェハ表面５０およびウェハ裏面５１から離れた位置（ウェハ内部）においても、高濃度ｐ型不純物領域４１の不純物濃度は、１×１０19ｃｍ-3以上に設定されることが好ましい。スクライブレーンにおける高濃度ｐ型不純物領域４１の幅は、好ましくは約６０μｍから約１００μｍであり、ウェハ裏面５１における高濃度ｐ型不純物領域４１の厚さは、好ましくは３から３００μｍである。
【００４９】
ウェハ表面５０の側で高濃度ｐ型不純物領域４１にコンタクトする配線電極４３は、図５（ａ）の各チップの間を延長するように引き回された配線であっても良く、また、複数の孤立したアイランド状電極であってもよい。
【００５０】
バーンイン検査に際して、上記半導体ウェハ４７は、図４に示すように、絶縁性シート４６を介して導電性プレート４７上に配置される。導電性プレート４７は外部装置に電気的に接続され、絶縁性シート４６上のウェハ４９内に所望の電界を形成する機能を持つ。導電性プレート４７は、好ましくは、前述のウェハトレイ２８から絶縁されながらウェハトレイ２８の上部に組み込まれる。導電性プレート４７の電位（Ｖbm）は上記外部装置によって制御される。
【００５１】
以下、図６および図７を参照しながら、本実施形態にかかる半導体装置の検査方法を説明する。
【００５２】
まず、導電性プレート４７の電位（Ｖbm）を０ボルトから、例えば−８ボルトに変化させ、それによってストレス電圧の印加を開始する。導電性プレート４７の電位（Ｖbm）は、−６ボルトから−１２ボルトまでの範囲内の一定電位に変化させることが好ましい。導電性プレート４７の電位（Ｖbm）が負電位になると、ｐ型基板４２内では、高濃度ｐ型不純物領域４１に向かって正孔電流が流れ出す。その結果、ｐ型基板４２内の正孔濃度が低下する。このとき、ゲート絶縁膜（図４おいて参照番号「３５」および「３８」で示す。）の近傍の空乏層領域が拡大され、一様な強度の電界が形成される。
【００５３】
次に、各チップ内の半導体装置に供給する電源電位（Ｖdd）を所定値以上に上昇させ、バーンインモードでの回路動作を開始させる。
【００５４】
こうして回路に含まれる各トランジスタの動作が開始した後、例えば、ＮＭＯＳトランジスタのドレイン領域近傍で電子・正孔対が大量に生成されるなどの現象が生じると、それによって、そのトランジスタから基板内部に向かって基板電流（ＩBB）が発生する。バーンインモードでは、電源電位（Ｖdd）が通常モードにおける値よりも大きくなるため、トランジスタのドレイン領域近傍での電界強度が通常モード時よりも増大する。その結果、電子・正孔対の発生レートが大きくなり、基板電流が発生しやすくなる。ＮＭＯＳトランジスタのドレイン領域近傍で生じた電子・正孔対のうち、生成した電子は主にドレイン領域に流入するが、正孔はｐ型基板４２に流れて基板電流（ＩBB）を形成する。なお、基板電流（ＩBB）は、ＰＭＯＳトランジスタからよりもＮＭＯＳトランジスタから格段に発生しやすい。
【００５５】
正孔により形成される基板電流（ＩBB）がｐ型基板４２内に流れ出すと、基板電位（Ｖbb）が正方向に変動する。この基板電位（Ｖbb）の変動をそのまま放置すると、ラッチアップなどが生じるため、本実施形態では、以下に述べる方法で、基板電位（Ｖbb）をもとのレベルに復帰させる。すなわち、まず、基板電位（Ｖbb）を基板電位（Ｖbb）レベルモニター回路６１によって測定し、基板電位（Ｖbb）の正方向への変動を検知した場合は、配線電極４３の電位（Ｖbs）をウェハ裏面に位置する高濃度ｐ型不純物領域４１の電位よりも低下させる。それによって、配線電極４３から高濃度ｐ型不純物領域４１に電子を注入し、高濃度ｐ型不純物領域４１から配線電極４３に電流Ｉ１を流す。トランジスタからｐ型基板４２内に流れ出した基板電流（ＩBB）を構成する正孔（ｐ型基板４２では「多数キャリア」）は、ｐ型基板４２内に蓄積されることなく、高濃度ｐ型不純物領域４１に拡散する。こうして、基板電流（ＩBB）の全部または少なくともその一部を、ウェハ裏面に位置する高濃度ｐ型不純物領域４１を介してウェハ外部へ引き抜くことができる。配線電極４３から高濃度ｐ型不純物領域４１への電子注入は、引き抜き電流（Ｉ１）制御回路６２によって制御される。前述の基板電位レベルモニター回路６１および引き抜き電流制御回路６２によって基板電位制御回路６０が構成される。基板電位制御回路６０は、典形的には、バーンイン検査装置などの測定検査装置内に設けられる。この基板電位制御回路６０と、ウェハ４９上の電極配線などとの電気的接続は、ウェハ一括型プローブカード上の配線およびプローブ電極を介して達成される。
【００５６】
このように電流Ｉ１をウェハ外部へ抜き出すことによって、基板電位（Ｖbb）を再び負電位側の所定レベルに復帰させることができる。基板電位（Ｖbb）が許容範囲内に復帰したことを基板電位レベルモニター回路６１によって検知したら、引き抜き電流制御回路６２によって配線電極４３の電位（Ｖbs）を元の電位に戻す。こうすることによって、前述の電子注入を停止し、電流Ｉ１をゼロにすることができる。
【００５７】
このように本実施形態では、基板電流（ＩBB）の発生を基板電位（Ｖbb）の変化として検知し、ウェハ裏面に設けた高濃度ｐ型不純物領域４１を介して基板電流（ＩBB）をウェハ外部へ引く抜くようにしている。その結果、基板電位の時間的変動を抑制することができる。また、基板電流が基板内を縦方向に流れるため、ウェハ表面において一様な電界を維持することができ、各トランジスタに電圧ストレスを均等に印加できる。更に、各チップは高濃度ｐ型不純物領域４１によって囲まれているため、あるチップの基板内に生じた基板電流が他のチップの基板に流れ込むようなこともない。
【００５８】
本実施形態では、電源電位の供給はもちろんのこと、基板電位（Ｖbb）の検知および高濃度ｐ型不純物領域への電子注入を、プローブカードに設けたプローブ電極（バンプ）とウェハ上のパッド電極とのコンタクトによって実行している。また、ゲート絶縁膜へのストレス電圧印加は、ウェハ裏面に絶縁性シートを介して配置した導電性プレートを用いて与えている。従って、上記半導体装置の検査は、一つのウェハ内の複数の半導体装置に対して同時に行われ得る。
【００５９】
本実施形態では、チップごとに基板電位（Ｖbb）を測定し、チップごとに基板電位を制御することができる。すなわち、本実施形態では、一枚のウェハに含まれる複数のチップのうち、あるチップ内の基板電位（Ｖbb）が正側に変動したことを検知するたびに、配線電極４３から高濃度ｐ型不純物領域４１への電子注入を行う。この電子注入は、基板電流の生じていないチップに対してはなんら影響を及ぼすことなく、基板電位の変動が生じつつあるチップから基板電流を引き抜くように機能し、それによって、そのチップの基板電位を的確に制御することができる。
【００６０】
ウェハ一括型測定検査が終了すると、各チップはウェハから分離され、必要な工程を経て、所望の半導体装置が完成する。
【００６１】
次に、図８を参照しながら、本発明の他の実施形態を説明する。
【００６２】
図８は、本実施形態にかかる半導体装置の検査に使用するウェハトレイ３０を示している。このウェハトレイ３０は、ウェハ２５に接触する位置に配置された導電性プレート８０と、導電性プレート８０からは絶縁シート８１によって電気的に絶縁されたウェハトレイ本体２８とを備えている。導電性プレート８０は、好ましくはアルミニウム等の低抵抗金属から形成され、少なくとも測定時において、外部装置と電気的に接続される。
【００６３】
導電性プレート８０のサイズは、測定対象のウェハ２５に等しいか、それよも大きく形成されることが好ましい。ただし、導電性プレート８０の形状は、必ずしもウェハ２５の形状に等しいものである必要はなく、リング状や格子状であってもよい。また、ウェハ２５内の各チップの電位を直接的に制御するためには、ウェハ２５内の各チップの裏面に対して少なくとも一部が接触し得る形状を持つことが好ましい。導電性プレート８０の表面は、典形的には平坦であるが、必ずしも平坦である必要はない。表面に複数の突起電極が二次元的に配列されたものであってもよいし、メッシュ状のものであっても良い。重要な点は、ウェハ２５の裏面と確実にコンタクトし、それによって基板電位が所望の範囲内に維持されるようにウェハ裏面の電位を制御できることにある。また、プローブカード２０のプローブ電極２２ｂがウェハ２５上のパッド電極２６を押圧するときに、不均一な応力がウェハ２５内に生じないような形状を持つことが好ましい。
【００６４】
このような導電性プレート８０を用いることによって、ウェハ一括型測定検査の際に、ウェハ２５の裏面の電位を所定範囲内に維持し、それによって、基板電位の変動を抑制することができる。図４を参照しながら説明した前述の実施形態では、ウェハ裏面に設けた高濃度ｐ型不純物領域４１を介して基板電流をウェハ外部へ引き抜いているが、本実施形態では、ウェハ裏面に接触する導電性プレート８０を介して、基板電流をウェハ外部に引き抜くことになる。
【００６５】
本実施形態によれば、半導体ウェハ２５内に特別の構造を設けなくても、基板電位を安定化することができる。
【００６６】
なお、図２および図８に示す実施形態では、局在形異方導電性ゴム２３を用いて、多層配線基板上とバンプとを電気的に接続しているが、局在形異方導電性ゴム２３を用いることなく、直接に、多層配線基板とバンプとを接触させても良い。また、逆に、測定対象のウェハ上にバンプを形成しておけば、プローブカードの側にバンプを形成する必要もなくなる。その場合は、プローブカードの局在形異方導電性ゴム２３の先端部分を、ウェハ上のバンプに押圧するようにすれば、ウェハ一括型測定・検査が実行できる。また、局在形異方導電性ゴム２３を用いることなく、多層配線基板の配線層を直接にウェハ上のバンプにコンタクトさせても良い。
【００６７】
【発明の効果】
本発明の半導体ウェハによれば、ｐ型半導体ウェハ内に設けた高濃度ｐ型不純物領域が各チップを分離しているため、各チップ内で生じた基板電流を他のチップに影響を与えることなく高濃度ｐ型不純物領域を介してウェハ外部へ引き抜くことが可能になる。その結果、基板電位の変動を抑制した状態でのウェハ一括型測定検査を可能ならしめる。特に、高電圧を付加しながら行うバーンイン検査に際して、顕著な効果を発揮し、半導体ウェハ内の複数チップの検査を速やかに完了させることを可能として、それによって、半導体装置の製造コストを低減する。
【００６８】
半導体ウェハが前記ウェハ表面において、前記高濃度ｐ型不純物領域に電気的に接触する導電性部材と、前記チップ上に設けられた基板電位検知用電極とを備えていると、高濃度ｐ型不純物領域を介した電流の制御が容易になり、また、基板電位の測定によって基板電流の発生を速やかに検出することができる。
【００６９】
本発明の半導体装置の検査方法によれば、請求項１記載の半導体ウェハのウェハ裏面に対向する位置に設けた電極に負電位を与える工程と、半導体ウェハ内で基板電流が発生した場合、基板電流の少なくとも一部を高濃度ｐ型不純物領域を介してウェハ外部へ引き抜く基板電位制御工程とを包含するため、基板電流が基板電位を大きく変化する前に、基板電流を構成するキャリアがウェハ外部に抜き取られる結果、基板電位をもとのレベルに復帰させることができる。
【００７０】
本発明の他の半導体装置の検査方法によれば、請求項２記載の半導体ウェハのウェハ裏面に対向する位置に設けた電極に負電位を与える工程と、基板電位検知用電極を用いて基板電位の変動を検出し、それによって半導体ウェハ内で基板電流が発生したことを検知した場合、導電性部材から高濃度ｐ型不純物領域に少数キャリアを注入し、基板電流の少なくとも一部を高濃度ｐ型不純物領域を介してウェハ外部へ引き抜く基板電位制御工程とを包含するため、基板電流が基板電位を大きく変化する前に、基板電流を構成するキャリアがウェハ外部に抜き取られる結果、基板電位をもとのレベルに復帰させることができる。
【００７１】
基板電位制御工程を、ウェハ一括型プローブカードを用いたウェハ一括型測定検査時に行うと、複数のチップに対して、一括的な測定検査を実行できるため、検査効率が著しく向上する。また、ウェハ内の各チップは高濃度ｐ型不純物領域によって分離されているため、一括的な測定検査を行っても、あるチップの影響が他のチップに及ばない。
【００７２】
本発明の半導体装置の製造方法によれば、検査工程をウェハ内のチップに対して一括的に行うため、測定検査に要する時間および労力が著しく短縮され、半導体装置の製造コストを低減することができる。
【００７３】
本発明の更に他の半導体装置の検査方法によれば、ウェハ一括型測定検査に際して、ウェハの裏面の電位を直接的に制御することができるため、基板電位を安定に維持することができる。また、ウェハ内に特別の構造を設けなくとも、基板電位の制御が可能になる点で実施が容易である。
【図面の簡単な説明】
【図１】  ウェハ一括型の測定・検査技術を説明するための斜視図。
【図２】  本発明のプローブカード等を示す断面図。
【図３】  測定時におけるプローブカード、ウェハおよびウェハトレイの関係を示す断面図。
【図４】  本発明の実施形態にかかる半導体ウェハの主要部を示す断面図。
【図５】  （ａ）は、図４の半導体ウェハの表面における高濃度ｐ型不純物領域を示す平面図、（ｂ）は、その半導体ウェハの裏面における高濃度ｐ型不純物領域を示す平面図。
【図６】  図４の半導体ウェハと本実施形態にかかる基板電位制御装置の等価回路図。
【図７】  本発明の実施形態にかかる半導体装置の検査方法を実施しているときに各部の電位や電流がどのように変化するかを示すタイミングチャート。
【図８】  本発明の他の実施形態にかかる半導体装置の検査方法を説明するための断面図。
【符号の説明】
１    プローブカード
２    ウェハ（例えば直径２００ｍｍのシリコンウェハ）
３    ウェハトレイ
４    シールリング
５    真空バルブ
２０    プローブカード
２１    多層配線基板
２１ａ  ガラス基板
２１ｂ  電極配線
２１ｃ  層間絶縁膜
２２    バンプ付きポリイミド薄膜
２２ａ  ポリイミド薄膜
２２ｂ  バンプ
２３    局在形異方導電性ゴム
２５    ウェハ
２６    パッド電極
２８    ウェハトレイ
３０    ウェハトレイ
３１    ｐ型ウェル
３２    ｎ型ウェル
３３    ｎ+型不純物拡散領域（ソース／ドレイン領域）
３４    ｎ+型不純物拡散領域
３５    ゲート絶縁膜
３６    ゲート電極
３７    ｐ+型不純物拡散領域（ソース／ドレイン領域）
３８    ゲート絶縁膜
３９    ゲート電極
４０    チップ
４１    高濃度ｐ型不純物領域
４２    ｐ型基板
４３    配線電極
４４    基板電位検知用端子
４５    導電性プレート用端子
４６    絶縁性シート
４７    導電性プレート
４８    スクライブレーン
４９    半導体ウェハ
５０    ウェハ表面
５１    ウェハ裏面
６０    基板電位制御回路
６１    基板電位レベルモニター回路
６２    引き抜き電流制御回路
８０    導電性プレート
８１    絶縁性シート
【図１】
0003830248.tif 000002
【図２】
0003830248.tif 000003
【図３】
0003830248.tif 000004
【図４】
0003830248.tif 000005
【図５】
0003830248.tif 000006
【図６】
0003830248.tif 000007
【図７】
0003830248.tif 000008
【図８】
0003830248.tif 000009