(57)【特許請求の範囲】
【請求項１】
空間光変調器の操作方法であって，
第１変調期間において，ヒンジで連結された偏向可能な素子を第１状態に偏向させるステップであって，これは，第１電圧を第１アドレス電極に加え，第２電圧を第２アドレス電極に加え，バイアス電圧を前記素子に加えることで，前記素子と前記第１アドレス電極間の第１差電圧の引力に応答して前記素子が第１状態に偏向するようにし，前記第１差電圧は前記第２アドレス電極と前記素子間の第２差電圧より大きい電圧とするステップと，
リセット期間の間，中間バイアス電圧を前記偏向可能な素子に加え，第２変調期間において前記第１，第２電圧のうちの選択された１つを前記素子の所望の偏向状態に従って前記第１アドレス電極に加えるステップであり，前記中間バイアス電圧は，もし前記第１電圧が前記第１アドレス電極に加えられた場合，前記中間バイアス電圧と前記第１電圧間の差電圧が前記素子と前記第１アドレス電極間にヒンジの復元力に打ち勝つのに十分な引力を生じさせ，もし前記第２電圧が前記第１アドレス電極に加えられた場合，前記中間バイアス電圧と前記第２電圧間の差電圧が前記素子と前記第１アドレス電極間にヒンジの復元力に打ち勝つのに不十分な引力を生じさせるように選択された電圧であるステップ
とを含む前記方法。
【請求項２】
空間光変調器であって，
第１および第２アドレス電極と，
前記アドレス電極の上に支持されている偏向可能な素子であってヒンジを有し，前記素子と前記アドレス電極との間の差電圧に応答して第１状態と第２状態の間で偏向可能である前記素子と，
前記素子と前記アドレス電極に加えられる電圧を制御する制御回路であって，該制御回路は，
第１変調期間において，前記制御回路が第１電圧を前記第１アドレス電極に加え，第２電圧を前記第２アドレス電極に加え，バイアス電圧を前記素子に加えて前記素子を前記第１状態にラッチするようにし，前記第１電圧と前記バイアス電圧間の差電圧が前記素子を前記第１アドレス電極の方に偏向させる引力を生じさせるようにし，
前記第１変調期間に続くリセット期間において，第２変調期間に，前記制御回路は中間バイアス電圧を前記素子に加え，且つ前記第１，第２電圧のうちの選択された１つを前記素子の所望の偏向状態に従って前記第１アドレス電極に加え，前記中間バイアス電圧は，もし前記第１電圧が前記第２変調期間の間前記第１アドレス電極に加えられた場合，前記中間バイアス電圧と前記第１電圧間の差電圧が前記素子と前記第１アドレス電極間にヒンジの復元力に打ち勝つのに十分な引力を生じさせ，もし前記第２電圧が第２変調期間の間前記第２アドレス電極に加えられた場合，前記中間バイアス電圧と前記第２電圧間の差電圧が前記素子と前記第１アドレス電極間にヒンジの復元力に打ち勝つのに不十分な引力を生じさせるように選択された電圧である，前記制御回路
とを含む前記空間光変調器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は一般的には入射光を変調して光学画像を形成する空間光変調器に係わり、更に詳細には切り替え状態期間中にＤＭＤ鏡の静電制御を改善するリセット波形を組み込んだディジタル・マイクロミラー・デバイス（ＤＭＤ）並びにその運転方法に関する。
【０００２】
【従来の技術】
空間光変調器（ＳＬＭｓ）は光情報処理、映写表示、ビデオ並びにグラフィックモニタ、テレビジョン、そして電子画グラフィック印字等の分野で広範な応用が見いだされている。ＳＬＭｓは入射光を空間パターンで変調し、電気的または光学的な入力に対応した光画像を形成するものである。入射光はその位相、強度、極性または方向が変調される。光変調は種々の光−電気、または磁気−電気効果を表す種々の物質また、表面変形により光変調を行う物質で実現することが可能である。
【０００３】
ＳＬＭｓは典型的にはアドレス指定可能な画像要素（画素）の領域または線形配列で構成される。元画素データは最初に関連する制御回路、通常はＳＬＭの外部、でフォーマットされ、続いて一度に一つのフレームが画素配列の中にロードされる。この画素データは画素配列に種々のアルゴリズムを用いて書き込まれる、すなわち順番に上から下まで一度にひとつの画素線に、順番に上から下まで画素線のひとつ置き、例えば画素の奇数列毎にアドレス指定し、次に戻って偶数画素線のアドレス指定をするといったインタリーブ方式等を用いて書き込まれる。陰極線管（ＣＲＴｓ）ではこの書き込み技術はラスタ化として知られており、これにより高出力電子銃が燐光スクリーンの画素要素を一度に一本の線を左から右に走査する。この画素アドレスデータ書き込み技法は同様に液晶表示器（ＬＣＤｓ）等にも適用出来る。
【０００４】
テキサス州ダラスのテキサスインスツルメント社の最近の技術革新により、ディジタル微小鏡素子または変形鏡素子（総称してＤＭＤ）が開発された。ＤＭＤは表示装置、投影機並びにハードコピー印字機での使用に適した、電子／機械／光学式ＳＬＭである。ＤＭＤは単結晶単一チップ集積回路ＳＬＭであり、中心距離１７ミクロンの１６ミクロン平方の可動微小鏡の高密度配列で構成されている。これらの鏡はアドレス指定回路の上にＳＲＡＭセルとアドレス電極とを含む形で製造される。各々の鏡はＤＭＤ配列の一画素を形成し、双安定である、すなわち二位置の一方に関して安定であり、これによって鏡配列に向けられた光源は二方向の内の一方に反射される。ひとつの安定”オン”鏡位置では、その鏡への入射光は投影機レンズへ反射され表示器スクリーンまたは印字機の感光素子上へ焦点を合わされる。もう一方の”オフ”鏡位置では、その鏡へ向けられた光は光吸収器の方へ偏向される。配列の各々の鏡は個別に制御されて、入射光を投影機レンズに向けるかまたは光吸収器に向ける。投影機レンズは最終的に画素鏡からの変調光を集光拡大して表示スクリーンに投影し、この場合は表示器の画像を生成する。ＤＭＤ配列の各々の画素鏡が”オン”位置にある場合、表示された画像は輝いている画素の配列となるはずである。
【０００５】
更に詳細なＤＭＤ素子の説明並びに用法、相互参照は、米国特許第５、０６１、０４９号、ホーンベックに付与、名称”空間光変調器並びにその方法”；米国特許第５、０７９、５４４号、デモンドに付与、名称”標準独立ディジタル化ビデオシステム”；米国特許第５、１０５、３６９号、ネルソンに付与、名称”露光モジュール整列法印字システム並びに製造装置”で行うことが可能であり、各々の特許は本発明と同一の譲渡人に譲渡されており、それらの教えるところは此処でも参照されている。画像を形成する画素のグレースケールは鏡のパルス幅変調技術で実現され、これは米国特許第５、２７８、６５２号、名称”ＤＭＤ構築技術並びにパルス幅変調表示システム内で使用されるタイミング”に記載されており、これは本発明と同一の譲渡人に譲渡されていて、それの教える技術は此処でも参照されている。
【０００６】
ＤＭＤ超構造の革新的な変化並びに鏡切り替え制御に関するリセット技術の結果、システム構築技術は張り付きに対する十分なリセット余裕を確保する一方で光学的性能を最大とするような最適化が図られた。張り付きとは鏡またはヨークが、鏡が解放される際に止めパッドに接着する傾向を言う。光学的性能を最適化するために、隠しヒンジ超構造が開発され、これはラッチ状態に於ける鏡反射率を向上させた。この様な隠しヒンジ超構造は、一緒に譲渡された係属の特許出願シリアル番号０８／４２４、０２１、名称”アクティブヨーク隠しヒンジディジタル鏡素子”に開示されており、その教えるところは此処でも参照されている。大きなヒンジ復元力が具備されていて、この超構造で増加した質量を打ち消しており、これらのヒンジ復元力はまた鏡／ヨーク張り付きを起こしかねない止めパッド上の受動層内のばらつきまたは制約を解消する助けともなっている。大きな質量並びに大きなヒンジ復元力とを組み合わせた超構造の結果、リセット中の鏡を制御する能力が低下した。
【０００７】
以前のＤＭＤ設計、例えば一緒に譲渡された米国特許第５、４４４、５６６号、ゲイルその他に付与、名称”ディジタル鏡素子の最適化電子操作”に開示、では素子がリセット中は鏡バイアスが取り除かれ、これによって鏡は先の偏向状態から解放され中立または平衡位置に向けて動くが、これは静電吸引力が減じるためである。もしも鏡バイアスがタイミング良く再適用されないと、ヒンジ復元力から放出された運動エネルギーによって鏡がその中立（平衡）位置の回りに約５０マイクロ秒の間振動する。鏡素子がこの様な操作を許されていると、各々の振動の結果、鏡が光を表示開口の中へ反射させ、その結果コントラスト比が低下する。鏡が中立位置の回りで振動すると受容できないコントラスト比の低下を招くため、従来のリセット技術では”空中捕捉（catch-on-the-fly）”手法を採用している、これは’５６６特許の図１５に図示されている。この空中捕捉リセット手法は任意の鏡の振動の発生を防止するものであって、鏡／ヨークを止めパッドから解放し、次にリセット直後に鏡バイアスを再印加し、鏡が中立位置に達する前で、しかも反対状態にある鏡が中立位置の反対側に捕捉されるために逃避するよりも後に、同一状態にある鏡の遷移を再捕捉することによって可能としている。
【０００８】
空中捕捉リセット手法技術は、素子全体の全ての鏡を正しく動作させるためには非常に難しいタイミングパラメータを必要とする。図１は同一状態と反対状態遷移との間の鏡解放速度には非常に僅かな差しか存在しないことを示している。同一状態遷移の解放速度は全体として１０で示されており、一方反対状態遷移の解放速度は全体として１２で示されている。同一状態遷移に対する第一アドレス電極に於ける電位は１４で示され、反対状態遷移に対する第一アドレス電極に於ける電位は１６で示されている。同一状態鏡遷移を上手く再捕捉しかつ反対状態鏡遷移の逃避並びに捕捉を可能とするために鏡バイアス１８をタイミング良く再印加するためには非常に狭い時間幅しか存在していない。鏡毎の処理の違いまたは経年劣化の違いにより、ひとつまたは複数の鏡が不正な状態に送られ、アドレス余裕故障と見なされる可能性がある。鏡バイアスを再印加するための許容可能時間幅は素子が古くなるに従って狭くなり、多くの鏡が僅かの機械的違いによってアドレス余裕故障と見なされるに至る。
【０００９】
【発明が解決しようとする課題】
従ってリセット波形を改善し、切り替え状態中のＤＭＤ鏡全体の電気的制御を改善することが望まれている。この新たに改善されたリセット波形は、反対状態鏡遷移が交差することを妨げることなく、同一状態鏡遷移が逃避されることを防止して鏡が光を表示開口の中に反射することを可能とする。加えて新たに改善されたリセット波形はＤＭＤ素子の寿命動作信頼性を改善するものである。
【００１０】
【課題を解決するための手段】
本発明の技術的特長は、同一状態遷移中に鏡をラッチし（動的係留）、一方で反対状態遷移のため鏡が中立位置に向けて逃避することを可能とする改善されたリセット波形を有するＤＭＤ空間光変調器を実現していることである。これはリセット中に中間電圧を有する鏡バイアスリセット波形を導入することによって実現され、この中間電圧は同一状態遷移の間、鏡と鏡を動的にラッチするためのひとつのアドレス電極との間に十分な電圧差を設定する。しかしこの電圧差は反対状態遷移の間、鏡をラッチするには不十分であり、これによって鏡が中立位置に向かって解放されることを可能としている。次に鏡バイアスが再設定される。この同一状態遷移中に鏡をラッチ状態に保持する手法は、二つの遷移速度の間に大きな分離をもたらすので、鏡バイアスを再印加するためのクリティカルなタイミングパラメータへの依存度が非常に少なくなる。この手法はまた鏡が不用意に入射光を表示開口の中に反射する機会をも減少させる。素子の寿命信頼性も強化され、より大きな鏡対鏡の変動が、鏡配列の許容範囲タイミング動作パラメータの範囲外となる事無く許容される。
【００１１】
本発明はそれぞれに供給される第一電圧および第二電圧を有する第一及び第二アドレス電極を有する空間光変調器を構成する。偏向構成素子がこれらのアドレス電極の上に保持されている。この構成素子は第一状態と第二状態との間で偏向可能であり、これはこの構成素子とアドレス電極との間の電圧差の関数として行われる。回路が第三電圧をこの構成素子に供給することによって、この構成素子を第一状態または第二状態のいずれかにラッチする。この回路はまた選択的に第四電圧をこの構成素子に供給し、これは第一電圧が第一アドレス電極に保持されている時にはこの構成素子を第一状態に保持するのに十分であるが、この第四電圧は第一電圧がこの構成素子と第一アドレス電極との間の電圧差を減じるように変更された時には、この構成素子を第一状態に保持するには不十分である。この構成素子を第一状態から第二状態に遷移させるために、アドレス電極に供給されている第一電圧及び第二電圧が交換されて、鏡と第二アドレス電極との間の電圧差をより大きくするが、これは好適に第三電圧がこの構成素子に供給される前に行われる。好適に回路はこの構成素子に第三電圧を第四電圧が供給された後に予め定められた時間供給し、これによってこの構成素子が確実に第二状態となるようにする、これはこの構成素子と第二アドレス電極との間の電圧差がこの構成素子と第一アドレス電極との間の電圧差よりも大きいためである。好適にこの構成素子とはアドレス電極の上にヒンジによって保持されている微小鏡である。
【００１２】
ディジタル微小鏡素子の動作方法は、最初第一状態と第二状態との間で偏向可能な構成素子の下側に存在する第一並びに第二アドレス電極に電圧電位を供給する手順を含む。第一電圧が第一アドレス電極に供給され、第二電圧が第二アドレス電極に供給される。次に、第三電圧が偏向可能構成素子に供給され、この構成素子と第一アドレス電極との間に電圧差を作り出す。その後リセットサイクル中に偏向可能構成素子に第四電圧が供給され、これは第一電圧が第一アドレス電極に保持されているときにはこの構成素子を第一状態に保持するのに十分であるが、この第四電圧は第一アドレス電極への第一電圧が変更されてこの構成素子と第一電極との間の電圧差を減じているときにはこの構成素子を第一状態に保持するのには不十分である。纏めると、構成素子の状態遷移を実現するためには、第一アドレス電極とこの構成素子との間の差を減じ、次に第四電圧をこの偏向可能構成素子に供給し、反対状態に遷移させるためにこの構成素子がもう一方のアドレス電極に向けて逃避することを可能とする。
【００１３】
第四電圧を供給した後、第三電圧が偏向可能構成素子に予め定められた時間供給され、これによってこの構成素子と第二アドレス電極との間の電圧差がこの構成素子と第一アドレス電極との間の電圧差よりも大きい場合は、偏向可能構成素子を確実に第二状態に落ち着かせる。しかしながら、第一アドレス電極とこの構成素子との間の電圧差が保持されている場合には、この構成素子は第一状態に留まる。好適に第四電圧を偏向可能構成素子に供給する前に、第三電圧が偏向可能構成素子の共鳴周波数に相当する周波数で、偏向可能構成素子に対して交互に供給される。一般的に第四電圧は第三電圧と第一電圧のほぼ中間である。
【００１４】
この構成素子がリセットサイクルの間に中間第四電圧を偏向可能構成素子に供給することによって、十分な電圧差（吸引力）が確立されて、ヒンジ復元力に打ち勝ちラッチされた構成素子を同一状態遷移の間保持するが、この力は反対状態遷移中の構成素子をラッチするには不十分であるため、この構成素子は中立位置に向けて逃避されその後第二状態にラッチされることが可能となる。本方法は素子の信頼性を大きく向上させ、より大きな鏡対鏡の変動を鏡配列の許容可能タイミング動作パラメータ外とすることなく許容する。
【００１５】
【発明の実施の形態】
図２には鏡配列のひとつの画素２０が示されている。制御回路２２の二次メモリセルのデータがＶa 及びＶa （バー）で指定された一対の相補アドレス電極線に供給され、各々の線は続いて配列のひとつまたは複数の画素２０に関連してその下側に製造されたふたつのアドレス電極２６及び２８のひとつに接続されている。画素２０は方形の鏡３０を含み、これは全体として３２で示され支柱３４で支持されているヨークの上に浮かす形で保持されている。支柱３４は鏡の中心から下側に延びていて、ヨーク３２の中心部にそのねじれ軸に沿って取り付けられており、図に示すように鏡３０の重量をヨーク３２の中央で平衡させている。ヨーク３２は全体として蝶形状をしており、その中心軸に沿って一対のねじれヒンジ４０によって保持されている。各々のねじれヒンジ４０のもう一方の端はヒンジ支柱キャップ４２で支持されており、これはそれぞれのヒンジ支柱４４の先端部に定義されている。一対の浮かし構造鏡アドレス電極５０及び５２がそれぞれのアドレス電極支柱５４及び５６で支持されている。
【００１６】
アドレス電極支柱５４及び５６、及びヒンジ支柱４４、はアドレス電極５０及び５２、ねじれヒンジ４０、そしてヨーク３２をバイアス／リセットバス６０と一対の基板レベルにあるアドレス電極パッド２６及び２８の上側に離して支えている。鏡３０並びにヨーク３２が共に、ヒンジ４０が定めるヨークのねじれ軸の回りに回転すると、ヨーク３２の偏向される側の一対のヨーク片５８がバイアス／リセットバス６０の係止側６２に係止して接続する。
【００１７】
画素２０は双安定であるため鏡３０並びにヨーク３２は二つの方向の一方に回転することが可能であり、少し説明したように図５及び図６に図示するように入射光を変調する。アドレス電圧が制御回路２２から選択的に電極線Ｖa またはＶa （バー）を経由して、ふたつのアドレス電極パッド２６及び２８のひとつに、また浮かし構造鏡アドレス電極５０及び５２のひとつには関連するアドレス電極支柱５４及び５６経由で供給され、アドレス指定されていない側の電極パッドにはそれと相補の電圧が供給される。このアドレス電圧は０ボルトまた相補電圧は＋７ボルトであるが、必要に応じて別のレベルとすることも可能である。同時にバイアス電圧が選択的に制御回路２２からバイアス／リセットバス６０に、また従ってヨーク３２に支柱４４、支柱キャップ４２並びにヒンジ４０を経由して供給され、同様に鏡３０にも支柱３４を経由して供給される、これらは本発明の提出された実施例に基づいて行われるが更に詳細には図７を参照して説明する。
【００１８】
図３を参照すると、静電引力が浮かし構造鏡３０と浮かし構造電極５０及び５２との間、また同様にヨーク３２とアドレスパッド２６及び２８との間に生じる様子が図示されている。これらの引力の位置は図２の陰影を付けた領域７４、７８、８２、８４に図示されている。
【００１９】
図４には偏向されていない（平衡位置）状態の画素２０が図示されている。参考として図５には、鏡３０及びヨーク３２が時計回りに回転された状態が図示されており、これは０ボルト電位が制御回路２２によってアドレス線Ｖa （バー）経由でアドレス電極２８と浮かし構造電極５２とに供給され、一方＋７ボルトの相補電圧電位がアドレス線Ｖa 経由でアドレス電極２６と浮かし構造電極５０とに供給された場合である。バイアス電位が選択的にバイアス線Ｖb を経由してバイアス／リセットバス６０に供給されバイアス電位をヨーク３２と鏡３０とに供給する。このバイアス電位は非遷移期間中は通常＋２４ボルトであるが、勿論必要であればこれ以外の電圧も可能である。２４ボルト電圧差からアドレス電極２８とヨーク３２の一部との間に静電引力が発生し、この力は図３に全体して７６として図示されており、また２４ボルト差から浮かし構造電極５２と鏡３０との間に生じる静電引力は、図３には全体して８２で示されており、これらは図６に図示するように画素２０を回転させる。アドレス指定された電極２８の上側に覆い被さるヨーク３２の対応する部分は図２の７８で示す陰影を付けた部分で図示されている。逆に、鏡が反時計回りの方向に回転された場合は、０ボルト電位がアドレス電極２６に供給されて、引力を７０の部分と陰影を付けられた領域７４で示されるアドレス電極２６に覆い被さっているヨーク３２の対応する部分との間に発生させる。＋７ボルトの電位がアドレス電極２８に供給される。
【００２０】
図６は光学的な図式図が示されており、鏡が”オン”または”オフ”状態のいずれにあるかに依存して、入射光が二つの方向のひとつに変調されたり偏向されていることが判る。鏡３０が”オン”状態にあるとき、入射光は投影レンズを含む光学系に反射され、そしてフロントまたはリアスクリーン投影機の場合は最終的に表示スクリーン上に集光されるか、または電子画グラフィック印字機の場合は感光面に集光される。鏡３０が”オフ”位置の場合は、入射光は光吸収器に反射され、暗視野光学系からは遠ざかる。鏡３０が双安定状態の間で２０度回転することにより、反射された入射光は４０度振れることになる。本発明は高コントラスト比の空間光画像を実現しており、これは本発明の空間光変調器の適用を意図している暗視野光学系システムで使用する際には重要である。
【００２１】
図７を参照すると、本発明の提出された実施例に基づけば、改善されたリセット波形がリセットサイクル中に導入され、これは切り替え状態中のＤＭＤ鏡３０全体の静電的制御を改善する。これは遷移バイアスレベルをヨークと鏡に対してリセットサイクル中に供給し、これは最大アドレス電極電圧（＋７ボルト）と通常バイアス電圧（＋１７ボルト）の間の中間電圧である。この中間電圧レベルは、図示されているように好適に＋１２ボルトであり、同一状態遷移の間は鏡３０をラッチ状態に留めるが、この遷移バイアスレベルは反対状態遷移に対して鏡がその係止パッドから逃避するのを防止するには不十分である。
【００２２】
更に図７を参照すると、Ｔ1 で示されている時間の間、バイアス／リセット波形８０が制御回路２２により確立され、これは＋１７ボルトの電位を有する。図示する目的並びによりはっきりさせるために、図５に戻ると、鏡３０及び３２は図に示すように時計回りに回転させられており、鏡は図６に示すように”オン状態”にあることが推定される。アドレス電極２８への電圧電位は０ボルトであり、一方相補アドレス電極２６に供給される電圧電位は＋７ボルトである。従ってヨーク３２と鏡３０との間の電圧電位差は、それぞれアドレス電極２８と浮かし構造電極５２とを基準として、１７ボルト（１７−０）となる。ヨーク３２と鏡３０との間の電圧差は、それぞれアドレス電極２６と浮かし構造電極５０とを基準として、たった１０ボルト（１７−７）である。従って鏡３０は安定ラッチ状態にあることが示される。
【００２３】
図７に戻ると、Ｔ2 で示された時間の間、バイアス／リセット波形８０の電位は３サイクルの間＋２４ボルトと＋１２ボルトとの間で２．９メガヘルツの周波数で変動する、２．９メガヘルツはヒンジ４０の共振周波数である。共振リセットパルスの適用についての更に詳細な説明は、一緒に委譲されている米国特許第５、２８５、１９６号、名称”双安定ＤＭＤアドレス指定方法”に開示されており、その教えるところは此処でも参照されている。本質的に共振リセットパルスを２または３サイクル供給すると、鏡が共振し易くなり係止パッドから離れて存在する可能性のある全ての張り付き力に打ち勝ち易くなる。
【００２４】
Ｔ3 で示されている鏡リセット時間の間、本発明の提出された実施例に基づけば、バイアス／リセット波形８０が図示されるように＋１２ボルトの中間遷移バイアスレベルとして確立される。このリセットバイアスレベルは通常の＋１７ボルトバイアスレベルと最大＋７ボルトアドレス電極電圧との中間である。同一状態鏡遷移の場合、鏡３０は図５及び図６、並びに図７の８２にグラフ的に図示されるように決して”オン”状態を離れない。言い換えると、動的に係止している。しかしながら反対状態遷移の場合、すなわちアドレス電極２６及び２８へのアドレス電圧が切り替えられて、０ボルト電位がアドレス電極２６に供給され、そして＋７ボルト電位がアドレス電極２８に供給される場合は、＋１２ボルトの中間バイアスレベルは鏡３０／ヨーク３２が係止電極８２から離れ、８４で図示するように反対状態遷移が可能となる。
【００２５】
同一状態遷移の間、すなわち鏡が動的に係止されまたヨーク３２が係止電極８２に接触した状態で留まっている時、１２ボルト（１２ボルト−０ボルト）の電位差が鏡３０、ヨーク３２と対応する電極との間に存在し、図３の７６及び８２で示される引力を生成する。この電圧差は力７６及び８２を生成するのに十分であり、これはヒンジ４０の復元力に打ち勝ち、鏡は図５並びに図７に図式的に示すように同一状態遷移のために動的に係止された状態に留まる。この選択された中間バイアスレベルはヒンジの固さに依存する、すなわちヒンジが固くなるとそのヒンジ復元力に打ち勝つために必要な電位差が大きくなる。加えて、鏡／ヨークが係止電極を離れる初速が速くなると、鏡を同一状態遷移で動的に確実に係止するのに必要な中間バイアスレベルも高くなる。ピーク電圧が高くなり、時間周期Ｔ2 の間のリセット波形のパルス数が多くなると、鏡／ヨークの初速が速くなる。
【００２６】
反対状態遷移の場合、すなわちアドレス電極２６及び２８への電圧電位が時間間隔Ｔ3 の間に交換される場合、鏡３０とヨーク３２そして対応するアドレス電極２８との間にはたった５ボルト（１２ボルト−７ボルト）しか存在せず、この電圧はヒンジ復元力に打ち勝つ静電引力を生成するには不十分である。その結果、ヨーク３２は係止パッド８２を離れて時間間隔Ｔ3 の間に中立位置に向かう。Ｔ4 で示されている時間間隔の開始時点で、＋１７バイアスが図に示されるようにヨーク３２と鏡３０とに再度供給され、その結果反対状態遷移が完結しヨーク３２は係止パッド８２に引き寄せられて接触し、鏡３０はアドレス電極２６の上にラッチされる。
【００２７】
次に図８を参照すると、ここには別の改善されたリセット波形９０が示されており、ここではリセット期間Ｔ2 の間にただふたつのリセットパルスのみが使用されている。このリセットパルスのピーク電圧は＋２７ボルト、期間Ｔ1 の間の通常バイアス電圧は約＋１８ボルト、そして期間Ｔ3 の間の中間バイアス電圧は約＋１４ボルトである。ただ二つのパルスのみが期間Ｔ2 の間に供給されるだけではあるが、＋２７ボルトの電圧は、ヒンジ固さを含むその他のヒンジパラメータと共に鏡／ヨークが係止電極から離れる少し大きな初速を作り出す。従って期間Ｔ3 の間、図７の波形８０に比べて少し大きな＋１４ボルトの中間バイアス電圧が使用される。図に示されるように、選択された中間バイアス電圧はいくつかの要因に依存するが、これは通常鏡バイアス電圧と最大アドレス電極電圧とのほぼ半分である。
【００２８】
本発明の原理的特徴はＴ3 で示されるバイアス／リセット期間中に、中間遷移バイアスレベルがヨーク３２及び３０に対して維持され、これはアドレス電極とヨーク／鏡との間の差電圧に基づく静電引力を生成しこれはヒンジ復元力に打ち勝つて鏡を同一状態遷移中に動的に係止し留めるのに十分であることである。しかしながらこの中間遷移バイアスレベルが作り出す引力は、アドレス電極へのアドレス電圧が反対状態遷移中に交換される際にヒンジ復元力に打ち勝つために必要な不十分であり、鏡／ヨークは係止パッドから離れて中立（平衡）位置に向かうことが可能となる。遷移バイアスレベルによって十分なアドレス余裕が維持されるので、同一状態遷移の間に鏡／ヨークが不用意に係止パッドを離れて、不用意に反対状態に捕捉されることは無い。鏡／ヨークが同一状態遷移中に係止パッドを離れることは決して無く、これは”空中捕捉”手法を使用することで可能であった、鏡が逃避して入射光を表示開口の中に反射することも無い。更に、１７ボルトバイアス電圧を再供給する際のタイミングの制約もそれほど厳しくは無い。ＤＭＤの寿命信頼性も改善され、そしてより大きな鏡対鏡の変動も鏡配列が許容するタイミング動作パラメータの範囲外とすることなく許容することが出来るようになる。
【００２９】
本発明では好適に＋１７ボルトバイアス電圧、＋１２ボルト遷移バイアスレベル、＋７ボルトの最大アドレス電極電位を使用しているが、それ以外のバイアス並びにアドレス電位を使用することも同様に可能であり、これらの提出された値には限定されるものではない。それよりも、同一状態並びに反対状態遷移中に確立される差電圧の方が重要である。好適に遷移電圧レベル（＋１２ボルト）は通常バイアス電位（＋１７ボルト）と最大アドレス電極電位（＋７ボルト）のほぼ中間である。最少差電圧はリセットサイクル中に必要であり、これは鏡／ヨークが同一状態遷移中に確実に動的に係止された状態とするためであり、この差電位は約１２ボルト（１２ボルト−０ボルト）である。これ以外の遷移バイアスレベル並びにアドレス電圧を使用して同一状態遷移中のヒンジ復元力に打ち勝つ差電圧を確立する事も可能であり、遷移電圧として＋１２ボルトに制約するものでは無い。本発明では、時間期間Ｔ3 として０．５マイクロ秒から６マイクロ秒を使用して、鏡／ヨークがその係止パッドから中立位置に向けて解放され、期間Ｔ4 の間にヨーク／鏡に対して＋１７ボルトバイアス電位が再適用されたときにはそれに続いて別の状態に確実に捕捉されるようにしている。
【００３０】
本発明を特定の提出された実施例を参照して説明してきたが、当業者には本明細書を読むことにより多くの変更並びに修正が可能であろう。従って添付の特許請求の項は従来技術に鑑みて、その様な全ての変更及び修正を可能な限り広く解釈することを意図している。
以上の説明に関して更に以下の項を開示する。
【００３１】
１．空間光変調器の操作方法であって：
（ａ）第一状態と第二状態との間で偏向可能な構成素子の下にある第一並びに第二アドレス電極に電圧を供給し、ここで第一電圧を前記第一アドレス電極に供給し、第二電圧を前記第二アドレス電極に供給し；
（ｂ）第三電圧を前記偏向可能構成素子に供給して前記構成素子と前記第一アドレス電極との間に電圧差を生成し；そして
（ｃ）第四電圧をリセットサイクル中に前記偏向可能構成素子に供給し、これは前記第一電圧が前記第一アドレス電極に保持されているときには前記構成素子を前記第一状態に留めるのに十分であるが、前記第四電圧は前記第一アドレス電極への前記第一電圧が変更されて前記構成素子と前記第一アドレス電極との間の電圧差を減少させた時には前記構成素子を前記第一状態に留めるには不十分である、上記手順を含む前記方法。
【００３２】
２．第１項記載の方法であって、更に：
（ｄ）前記第三電圧を前記第四電圧が供給された後に予め定められた期間前記偏向可能構成素子に供給し、前記構成素子と前記第二アドレス電極との間の前記電圧差が前記構成素子と前記第一アドレス電極との間の前記電圧差よりも大きな場合に、前記偏向可能構成素子を確実に前記第二状態とする、以上の手順を含む前記方法。
【００３３】
３．第１項記載の方法であって、更に：
前記手順ｃ）の前に前記偏向可能構成素子に供給されている前記第三電圧を前記偏向可能構成素子の共振周波数で変化させる手順を含む前記方法。
【００３４】
４．第１項記載の方法に於いて、前記第四電圧が前記第三電圧と前記第一電圧とのほぼ中間である、前記方法。
【００３５】
５．空間光変調器の操作方法であって：
（ａ）第一状態と第二状態との間で偏向可能な構成素子の下にある第一アドレス電極に電圧を供給し、ここで第一電圧を前記第一アドレス電極に供給し；
（ｂ）第三電圧を前記偏向可能構成素子に供給して前記構成素子と前記第一アドレス電極との間に電圧差を生成し；そして
（ｃ）第四電圧をリセットサイクル中に前記偏向可能構成素子に供給し、これは前記第一電圧が前記第一アドレス電極に保持されているときには前記構成素子を前記第一状態に留めるのに十分であるが、前記第四電圧は前記第一アドレス電極への前記第一電圧が変更されて前記構成素子と前記第一アドレス電極との間の電圧差を減少させた時には前記構成素子を前記第一状態に留めるには不十分である、上記手順を含む前記方法。
【００３６】
６．空間光変調器であって：
（ａ）それぞれに供給される第一電圧並びに第二電圧を有する第一並びに第二アドレス電極と；
（ｂ）前記アドレス電極の上に支持されている偏向可能構成素子で、該構成素子と前記アドレス電極との間の電圧差の関数として第一状態と第二状態との間で偏向可能である前記構成素子と；そして
（ｃ）前記構成素子が前記第一状態または前記第二状態となるように、前記構成素子に第三電圧を供給するための回路で、前記第一電圧が前記第一アドレス電極に保持されているときには前記構成素子を前記第一状態に留めるのに十分であるが、前記第一電圧が変更されて前記構成素子と前記第一アドレス電極との間の前記電圧差が減じられた時には、前記構成素子を前記第一状態に保持するには不十分である第四電圧を選択的に前記構成素子に供給する前記回路とを含む、前記空間光変調器。
【００３７】
７．第６項記載の空間光変調器に於いて、前記回路は前記第三電圧を前記第四電圧を供給した後に予め定められた期間前記構成素子に再供給し、これによって前記構成素子と前記第二アドレス電極との間の前記電圧差が前記構成素子と前記第一アドレス電極との間の前記電圧差よりも大きい場合に前記構成素子を前記第二状態とする、前記空間光変調器。
【００３８】
８．第６項記載の空間光変調器に於いて、前記構成素子が前記アドレス電極の上にヒンジによって支持されている微小鏡である、前記空間光変調器。
【００３９】
９．改善されたリセット波形８０を有するＤＭＤ空間光変調器２０であって、これは切り替え状態Ｔ3 中のＤＭＤ鏡３０に対する静電的な制御を改善する。中間バイアスレベルがヨーク３２と鏡３０に対して鏡リセットサイクル中Ｔ3 に供給され、これは同一状態遷移中には鏡／ヨークとアドレス電極２６，２８，５０，５２との電圧差を維持して鏡を動的係止状態に保持するのに十分であるが、この電圧差は反対状態遷移中にヒンジ復元力に対抗するには不十分であって、鏡は中立位置に向かって解除されバイアス電圧を再適用することによりもう一方の状態に捕捉する事が可能となる。遷移バイアスレベルは十分に時間Ｔ3 保持され、鏡／ヨークが係止パッド８２から中立位置に向かって十分な距離だけ離れられるようにしている。素子の動作信頼性は改善され、これは、反対状態鏡遷移中の鏡の交差を妨げることなしに同一状態鏡遷移中に入射光が表示開口に逃避するのを防止する。より大きな鏡対鏡の変動が鏡配列の受容可能タイミング動作パラメータの範囲外になることなく許容される。
【図面の簡単な説明】
【図１】従来技術に於ける偏向可能鏡の、同一状態遷移並びに反対状態遷移の両方に対する角速度のグラフを図示し、鏡が同一状態遷移中に係止電極から解除することを可能とする場合に非常に僅かな角度分離しか無いことを示しており、このため反対状態遷移中にはリセット中の鏡バイアス電圧はアドレス電極の最大電圧に等しくして、鏡とひとつの電極との間の電圧差が無くなるようにしている。
【図２】画素配列のひとつのＤＭＤ画素の分解透視図であり、偏向可能ヨークの上に製造され持ち上げられている鏡を含み、次にこのヨークは一対のヒンジで保持され、陰影を付けられた部分は浮かし構造鏡と浮かし構造アドレス電極との間、及びヨークと基板上の下側アドレス電極との間の静電引力領域を図示する。
【図３】鏡と上側アドレス電極との間、及びヨークと下側アドレス電極との間の静電引力を図示し、ヨークと鏡とはバイアス／リセットバスに電気的に接続され、同一電圧バイアスを有する。
【図４】中立位置にあるＤＭＤ配列のひとつの画素の断面図であり、浮かし構造鏡アドレス電極及び一対の基板アドレス電極の上に保持されたヨークとを図示する。
【図５】図４と同様にひとつの画素の断面図を図示し、ヨーク並びにその上に保持されている鏡とが共にひとつの安定状態に回転されており、これによってヨーク片が一対のそれぞれの係留パッドの上に係止され、一方浮かし構造鏡は類似の状態に留まっているが浮かし構造鏡アドレス電極との間には隙間を有している。
【図６】図２に示す入力光をふたつの方向の内のひとつに偏向する画素鏡の二つの安定偏向可能状態を図示している。
【図７】ヨークと鏡とにバイアスを加える改善されたリセット波形のグラフであり、リセットサイクル中に遷移バイアスレベルは、鏡／ヨークが同一状態遷移中は第一状態を離れずに係止状態に留まり、反対状態遷移では鏡は中立状態に向けて解放される。
【図８】更に別の改善された少し異なる電圧を具備したリセット波形のグラフであり、期間Ｔ2 の間に二つのリセットパルスのみが使用される。
【符号の説明】
２０  画素
２２  制御回路
２６、２８  アドレス電極
３０  鏡
３２  ヨーク
３４、４４、５４  支柱
４０  ねじれヒンジ
５０、５２  アドレス電極
６０  バイアス／リセットバス
８０  バイアス／リセット波形
８２  係止パッド
【図１】
0003851691.tif 000002
【図２】
0003851691.tif 000003
【図３】
0003851691.tif 000004
【図４】
0003851691.tif 000005
【図５】
0003851691.tif 000006
【図６】
0003851691.tif 000007
【図７】
0003851691.tif 000008
【図８】
0003851691.tif 000009