(57)【特許請求の範囲】
【請求項１】
選択信号線を選択し、所定の電位を印加するためのデコーダ回路において、
複数のアドレス入力信号を受け、基準電位と第１の電源電位のいずれかを出力する多入力論理回路と、
逆論理信号線と、
前記多入力論理回路と前記逆論理信号線との間にあって、動作モードに応答して接続と非接続を切り換える並列接続されたＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタとからなる接続手段と、
リードモードでは第１の電源電位、プログラムモードとイレースモードではそれよりも高い第２の電源電位となるように電源電位が切り換えて印加される電圧端子と、
前記電圧端子に電源端子が接続され、前記逆論理信号線を入力として前記選択信号線を駆動するインバータ回路と、
前記逆論理信号線を入力としてその反転信号を出力する制御回路と、
プログラムモードで前記制御回路が基準電位のときに前記電圧端子と前記逆論理信号線間に電流経路を形成し、リードモードではその電流経路を遮断するプログラム用スイッチ回路と、
イレースモードのときにアドレス状態によらず前記電圧端子と前記逆論理信号線間に電流経路を形成し、リードモードではその電流経路を遮断するイレース用スイッチ回路とを備えたことを特徴とするアドレス回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は不揮発性半導体記憶装置において、選択信号線を選択し、所定の電位を印加するためのデコーダ回路に関し、特にプログラム及びイレースの際に使用する高電圧レベルシフトを含むデコーダ回路に関するものである。
【０００２】
【従来の技術】
不揮発性半導体記憶装置のデコーダ回路として、アドレス入力信号に応答するワードライン選択信号をＣＭＯＳインバータ回路を通してフィードバックし、そのインバータ回路により制御されるスイッチ回路を経てワードライン選択信号線にＶｃｃ電位又はそれより高電圧のＶｐｐ電位を選択的に供給するようにしたデコーダ回路が提案されている（米国特許第４６９７１０６号参照）。
【０００３】
【発明が解決しようとする課題】
リード動作時にはＶｃｃ−ＧＮＤ間のデコード信号しか必要としないが、その場合でもアドレス信号の切換えの際にワードライン選択信号がＶｃｃとＧＮＤの間で変化する。その変化の途中でスイッチ回路のＰＭＯＳトランジスタと多入力論理回路のＮＭＯＳトランジスタがともにオンとなり、接続手段を通して貫通電流が流れる。
本発明はリード動作時におけるアドレス信号の切換えにともなう消費電流を抑えることを目的とするものである。
【０００４】
【課題を解決するための手段】
本発明は、選択信号線を選択し、所定の電位を印加するためのデコーダ回路であって、複数のアドレス入力信号を受け、基準電位（ＧＮＤ）と第１の電源電位（Ｖｃｃ）のいずれかを出力する多入力論理回路と、逆論理信号線と、多入力論理回路と逆論理信号線との間にあって、動作モードに応答して接続と非接続を切り換える並列接続されたＮチャネルＭＯＳトランジスタとＰチャネルＭＯＳトランジスタとからなる接続手段と、リードモードでは第１の電源電位（Ｖｃｃ）、プログラムモードとイレースモードではそれよりも高い第２の電源電位（Ｖｐｐ）となるように電源電位が切り換えて印加される電圧端子と、電圧端子に電源端子が接続され、逆論理信号線を入力として選択信号線を駆動するインバータ回路と、逆論理信号線を入力としてその反転信号を出力する制御回路と、プログラムモードで制御回路が基準電位（ＧＮＤ）のときに電圧端子と逆論理信号線間に電流経路を形成し、リードモードではその電流経路を遮断するプログラム用スイッチ回路と、イレースモードのときにアドレス状態によらず電圧端子と逆論理信号線間に電流経路を形成し、リードモードではその電流経路を遮断するイレース用スイッチ回路とを備えている。
【０００５】
多入力論理回路の出力はＧＮＤとＶｃｃの間で変化するが、接続手段を経て逆論理信号線に伝達される信号は、そのフィードバックによるスイッチ回路で構成される電源−逆論理回路信号線間の電流経路は持たなくなっており、フィードバック反転時間における貫通電流が抑えられる。
【０００６】
【実施例】
図１は一実施例を表わす。
Ｘ１は複数のアドレス入力信号を受け、出力として基準電位ＧＮＤと第１の電源電位Ｖｃｃのいずれかを出力する多入力論理回路であり、ＮＡＮＤ回路として構成されている。多入力論理回路Ｘ１により選択され、メモリアレイのビット線を選択するＹゲートの選択線（選択信号線）８が選択されるときは多入力論理回路Ｘ１の出力がＧＮＤとなり、非選択時には多入力論理回路Ｘ１の出力がＶｃｃとなる。
【０００７】
２は逆論理信号線であり、多入力論理回路ｘ１と逆論理信号線２の間には、動作モード信号（／ＥＲＡＳＥ）をゲート入力とするＮＭＯＳトランジスタＭ１と、動作モード信号（／ＲＥＡＤ）をゲート入力とするＰＭＯＳトランジスタＭ２が並列に挿入されており、両ＭＯＳトランジスタＭ１とＭ２が接続手段を構成している。
【０００８】
電圧端子ＶＣＶＰＹは、電源電圧としてＶｃｃ又はそれより高電圧のＶｐｐ（＞Ｖｃｃ）を受け取る端子である。Ｙゲート４を駆動する回路６はＰＭＯＳトランジスタ８とＮＭＯＳトランジスタＭ９を備えたＣＭＯＳインバータ回路であり、その電源端子であるＰＭＯＳトランジスタＭ８のソースにはＶＣＶＰＹが接続され、ＭＯＳトランジスタＭ９のソースがＧＮＤに接続され、そのインバータ回路のゲートには逆論理信号線２が接続されている。
【０００９】
また、電圧端子ＶＣＶＰＹには逆論理信号線２をゲート入力とするＰＭＯＳトランジスタＭ６とＮＭＯＳトランジスタＭ７のインバータ回路の電源端子であるＰＭＯＳトランジスタＭ６のソースが接続され、ＭＮＯＳトランジスタＭ７のソースがＧＮＤに接続されている。ＭＯＳトランジスタＭ６とＭ７のインバータ回路は逆論理信号線を入力としてその反転信号を出力する制御回路である。電圧端子ＶＣＶＰＹと逆論理信号線２との間には電流経路を形成するＰＭＯＳトランジスタＭ４とＭ５の直列回路がプログラム用スイッチ回路として接続されており、ＰＭＯＳトランジスタＭ４のゲート入力として動作モード信号（ＲＥＡＤ）が入力され、ＰＭＯＳトランジスタＭ５のゲート入力にはＭＯＳトランジスタＭ６，Ｍ７の制御回路の出力がスイッチ制御線として接続されている。
【００１０】
さらに、電圧端子ＶＣＶＰＹと逆論理信号線２との間には、イレース用スイッチ回路としてＰＭＯＳトランジスタＭ３が接続され、そのゲート入力には動作モード信号（／ＥＲＡＳＥＨ）が入力されている。
【００１１】
次に、この実施例の動作を図２と図３のタイミングチャートを参照して説明する。
前圧端子ＶＣＶＰＹには、リード時にＶｃｃ、プログラム時とイレース時にＶｐｐの電位が供給される。
リード時の動作を説明すると、Ｙゲート選択線８には高電圧Ｖｐｐは必要なく、Ｙゲート選択線８にはＶｃｃ又はＧＮＤの論理値が供給される。電圧端子ＶＣＶＰＹと逆論理信号線２の間の電流経路のＰＭＯＳトランジスタＭ３とＭ４は、ともに動作モード信号により常に閉じられている。
【００１２】
アドレス信号にしたがってデコードされる多入力論理回路Ｘ１の出力は、Ｙゲート４が選択されるときはＧＮＤであり、ＮＭＯＳトランジスタＭ１によって逆論理信号線２にトランスファされ、インバータ回路６からＹゲート選択線８にＶｃｃが供給される。Ｙゲート４が非選択であれば、多入力論理回路Ｘ１の出力がＶｃｃとなって、ＰＭＯＳトランジスタＭ２によって逆論理信号線２にトランスファされ、インバータ回路６によりＹゲート信号線８をＧＮＤにする。
【００１３】
図３に示されるように、Ｙゲート４が非選択から選択に切り換えられたとき、多入力論理回路Ｘ１の出力信号がＶｃｃからＧＮＤに向って降下するが、その出力信号とその出力信号による反転信号であるスイッチ制御線の信号変化の間には時間的な遅延が発生する。しかし、リード時はモード信号（ＲＥＡＤ）によってＰＭＯＳトランジスタＭ４がオフしているため、ＶＣＶＰＹ−逆理論信号線間のスイッチ回路部電流経路はなく、フィードバック反転時間におけるＶＣＶＰＹと多入力論理回路内のＧＮＤ間の貫通電流が抑えられる。
多入力論理回路Ｘ１の出力がＧＮＤからＶｃｃに変化するときは、逆論理信号線−ＧＮＤ間の経路は多入力論理回路しかなく、モード制御トランジスタＭ４の動作は無関係となる。
【００１４】
イレース時の動作を説明すると、Ｙゲート選択線８に対するアドレスデコードの必要がないため、動作モード信号／ＥＲＡＳＥと／ＲＥＡＤによりＭＯＳトランジスタＭ１とＭ２がオフとなって、多入力論理回路Ｘ１と逆論理信号線２の接続は切り離される。動作モード信号／ＥＲＡＳＥＨによりイレース用スイッチ回路のＰＭＯＳトランジスタＭ３がオンとなり、そのＰＭＯＳトランジスタＭ３を通して全ての逆論理信号線２はＶｐｐに引き上げられ、Ｙゲート選択線８はＧＮＤとなり、全てのＹゲートがオフ状態になる。
【００１５】
プログラム時の動作を説明すると、アドレス信号にしたがってデコードされる多入力論理回路Ｘ１の出力は、Ｙゲート４が選択されるときはＮＭＯＳトランジスタＭ１を通して逆論理信号線２がＧＮＤ電位にされ、インバータ回路のＰＭＯＳトランジスタＭ８でＹゲート選択線８がＶｐｐに引き上げられる。Ｙゲート４が非選択であれば、ＮＭＯＳトランジスタＭ１を通してチャージされる逆論理信号線２がＮＭＯＳトランジスタＭ７をオンさせることにより、スイッチ制御線がＧＮＤ電位になり、ＭＯＳトランジスタＭ４，Ｍ５によってＶＣＶＰＹと逆論理信号線２間に電流経路を作り、逆論理信号線２がＶｐｐ電位まで引き上げられる。その結果、ＰＭＯＳトランジスタＭ８がオフ、ＭＯＳトランジスタＭ９がオンとなり、Ｙゲート選択線８がＧＮＤとなる。
【００１６】
【発明の効果】
本発明では、逆論理信号線を入力として選択信号線を駆動するインバータ回路を備えたデコーダ回路で、逆論理信号線と電源電圧端子との間に動作モードに応答してフィードバック制御スイッチに直列接続されたＰＭＯＳトランジスタからなる接続手段を設けたので、リード動作時のアドレス信号の切換えの際、電源電圧端子とＧＮＤ間の電流経路を持たなくなり、貫通電流が抑えられる。
【図面の簡単な説明】
【図１】一実施例を示す回路図である。
【図２】同実施例における電源電位及び動作モード信号を示す波形図である。
【図３】同実施例におけるフィードバック反転時間を示す波形図である。
【符号の説明】
２      逆論理信号線
４      Ｙゲート
６      インバータ回路
８      Ｙゲート選択線
Ｘ１      多入力論理回路
Ｍ１，Ｍ７，Ｍ９      ＮＭＯＳトランジスタ
Ｍ２，Ｍ３，Ｍ４，Ｍ６，Ｍ８      ＰＭＯＳトランジスタ
【図１】
0003755967.tif 000002
【図２】
0003755967.tif 000003
【図３】
0003755967.tif 000004