(57)【特許請求の範囲】
【請求項１】
表面に表面配線層を形成するとともに、表面に開口を有し、内壁に段差部を有する電子部品素子またはＩＣチップが収容されるキャビティを形成した多層基板と、
前記段差部に載置されキャビティの開口を封止する絶縁蓋体とからなる多層回路基板において、
前記絶縁蓋体には、表面に表面回路パターンが形成され、端面に厚み方向に延びる凹部が形成されて該凹部の内壁面に端子電極が形成されているとともに、前記キャビティの段差部上には電極パッドが形成されており、前記端子電極と前記電極パッドとは半田または導電性樹脂ペーストで電気的に接続され、
前記段差部は前記キャビティの内壁全周に周設されており、
前記段差部上に前記絶縁蓋体の裏面外周部が低融点ガラスまたは熱硬化性接着剤で接合されることによって前記キャビティの開口が封止されていることを特徴とする多層回路基板。
【請求項２】
前記キャビティの開口は、前記段差部上に形成した前記電極パッドの内側で封止されていることを特徴とする請求項１記載の多層回路基板。
【請求項３】
表面に表面配線層を形成するとともに、表面に開口を有し、内壁に段差部を有する電子部品素子またはＩＣチップが収容されるキャビティを形成した多層基板と、
前記段差部に載置されキャビティの開口を封止する絶縁蓋体とからなる多層回路基板において、
前記絶縁蓋体には、表面に表面回路パターンが形成され、端面に厚み方向に延びる凹部が形成されて該凹部の内壁面に端子電極が形成されているとともに、前記キャビティの段差部上には電極パッドが形成されており、前記端子電極と前記電極パッドとは半田または導電性樹脂ペーストで電気的に接続され、
前記段差部は前記キャビティの内壁全周に周設されており、
前記段差部上に形成したグランド電位のシール導体膜と、前記絶縁蓋体の裏面全面に形成したシール導体膜とが半田で接合されることによって前記キャビティの開口が封止されていることを特徴とする多層回路基板。
【請求項４】
前記キャビティの開口は、前記段差部上に形成した前記電極パッドの内側で封止されていることを特徴とする請求項３記載の多層回路基板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、多層基板に設けられた電子部品用キャビティを絶縁蓋体で覆った多層回路基板に関するものである。
【０００２】
【従来の技術】
例えば、弾性表面波フィルタなどの電子部品素子やＩＣチップをキャビティ内に収容した多層回路基板は、電子部品素子やＩＣチップを塵や湿気等から保護するために、絶縁蓋体や金属蓋体によって封止していた。
【０００３】
このような多層回路基板は、一般的に、多層基板の表面に開口を有するキャビティを設け、そのキャビティの底面に弾性表面波フィルタなどの電子部品素子やＩＣチップを搭載し、多層基板のキャビティ開口周囲にＩＣ、コンデンサ等の他の回路構成部品を実装する。そして、キャビティの開口には、絶縁蓋体や金属性蓋体を単に搭載していたため、多層基板の表面においてこの蓋体部分が表面配線層の配置にあたり制約されたり、また、回路構成部品のデッドスペースとなってしまう。
【０００４】
このような問題を解決するために、図５、６に示すように、蓋体４６に絶縁材料を用いて、この絶縁蓋体４６上に表面回路パターン４２を形成し、また、所定回路構成部品６０を搭載していた（特許第２６８２４７７号公報）。尚、図において、１は多層基板であり、４５は電子部品素子である。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記多層回路基板４０によれば、絶縁蓋体４６の裏面に、表面側の回路パターン４２に接続する端子電極４４を形成するとともに、キャビティ７の段差部７aに内部配線層４に接続されるパッド７４を形成していた。そして、端子電極４４とパッド７４とを半田などを介して接続していた。
【０００６】
このような構造では、両者の接続部分が、絶縁蓋体４６の裏面部分となるため、接続状態を目視により確認することができず、接続信頼性が低かった。
また、上述の構造では、蓋体４６の裏面側に端子電極４４が形成されており、キャビティ７を気密的に封止することが非常に困難であった。
【０００７】
本発明は、上記課題に鑑みて案出されたものであり、その目的は、キャビティの開口を封止する蓋体に形成した表面回路パターンと多層基板側の表面配線層との電気的な接続の接続状態が目視でき、かつ小型化が可能である多層回路基板を提供することにある。
また、別の目的は、さらに、キャビティ内に収容した電子部品素子やＩＣチップを気密的に封止できる多層回路基板を提供することにある。
【００１１】
【課題を解決するための手段】
本発明の多層配線基板は、表面に表面配線層を形成するとともに、表面に開口を有し、内壁に段差部を有する電子部品素子またはＩＣチップが収容されるキャビティを形成した多層基板と、前記段差部に載置されキャビティの開口を封止する絶縁蓋体とからなる多層回路基板において、前記絶縁蓋体には、表面に表面回路パターンが形成され、端面に厚み方向に延びる凹部が形成されて該凹部の内壁面に端子電極が形成されているとともに、前記キャビティの段差部上には電極パッドが形成されており、前記端子電極と前記電極パッドとは半田または導電性樹脂ペーストで電気的に接続され、前記段差部は前記キャビティの内壁全周に周設されており、前記段差部上に前記絶縁蓋体の裏面外周部が低融点ガラスまたは熱硬化性接着剤で接合されることによって前記キャビティの開口が封止されていることを特徴とするものである。
【００１２】
また、本発明の多層配線基板は、上記構成において、前記キャビティの開口は、前記段差部上に形成した前記電極パッドの内側で封止されていることを特徴とするものである。
【００１３】
また、本発明の多層配線基板は、表面に表面配線層を形成するとともに、表面に開口を有し、内壁に段差部を有する電子部品素子またはＩＣチップが収容されるキャビティを形成した多層基板と、前記段差部に載置されキャビティの開口を封止する絶縁蓋体とからなる多層回路基板において、前記絶縁蓋体には、表面に表面回路パターンが形成され、端面に厚み方向に延びる凹部が形成されて該凹部の内壁面に端子電極が形成されているとともに、前記キャビティの段差部上には電極パッドが形成されており、前記端子電極と前記電極パッドとは半田または導電性樹脂ペーストで電気的に接続され、前記段差部は前記キャビティの内壁全周に周設されており、前記段差部上に形成したグランド電位のシール導体膜と、前記絶縁蓋体の裏面全面に形成したシール導体膜とが半田で接合されることによって前記キャビティの開口が封止されていることを特徴とするものである。
【００１４】
また、本発明の多層配線基板は、上記構成において、前記キャビティの開口は、前記段差部上に形成した前記電極パッドの内側で封止されていることを特徴とするものである。
【００１５】
【作用】
本発明において、多層基板の表面には、表面配線層が形成されており、絶縁蓋体の表面に、表面回路パターンが形成されている。従って、多層回路基板の表面の全体で所定回路を形成することができるため、表面配線及び回路構成部品などの高密度化が可能となり、小型化が可能となる。
【００１６】
また、絶縁蓋体の表面回路パターンと多層基板の表面配線層との接続が、絶縁蓋体の表面側で行われるため、この電気的な接続状態が目視で確認することができ、接続信頼性が向上する。
【００１７】
表面配線層と表面回路パターンとの接続を、チップ状部品の回路機能に接続することにより、所定回路を構成すると同時に、両者の接続を行うので、小型化、多機能化が可能となる。
【００１８】
また、本発明では、絶縁蓋体側の表面回路パターンは、絶縁蓋体の端面に引き出され、多層基板側の内部配線層から延び、かつ段差部上に形成されたパッドと接続される。この場合も、多層回路基板の表面側から、多層機はと絶縁蓋体との隙間から両者の接続状態が目視できるため、接続信頼性が向上する。
【００１９】
【発明の実施の形態】
以下、本発明の多層回路基板を図面に基づいて詳説する。
【００２０】
図１は本発明の参考例の多層回路基板の外観斜視図である。図２は図１の多層回路基板の断面図である。
【００２１】
図において、多層基板１は、セラミック、ガラス−セラミック材料などの絶縁層１ａ〜１ｆが積層して構成され、絶縁層１ａ〜１ｆの各層間に、所定回路網を形成する内部配線層４が配置されている。この内部配線層４は、配線網以外に、所定機能、例えば容量成分を形成する対向電極であったり、インダクタンスを形成するコイルパターンであったり、さらにマイクロストリップ線路であったりする。また、絶縁層１ａ〜１ｆには、その層の厚み方向を貫くビアホール導体３が形成されている。
【００２２】
さらに、多層基板１の表面には、表面配線層２が形成され、さらに、所定回路を構成する回路構成部品８が搭載されている。この表面配線層２、ビアホール導体３、内部配線層４はＡｇ系（Ａｇ単体、Ａｇ−Ｐｄ、Ａｇ−ＰｔなどのＡｇ合金）を主成分とする導体導体膜（導体）からなる。
【００２３】
また、多層基板１には、表面開口を有するキャビティ７が形成されている。キャビティ７の底面部分には、弾性表面波フィルタ５などの電子部品素子やＩＣチップが実装されている。また、キャビティ７の内壁には、段差部７ａが全周にわたり周設されている。この段差部７ａは、絶縁蓋体６を支持する部分となる。そして、この段差部７ａに絶縁蓋体６が載置されて、キャビティ７の開口部が封止されることになる。
【００２４】
キャビティ７の底面には、Ａｇなどの導体から成る搭載用電極パッド７１を含む配線層が被着形成されている。この搭載用電極パッド７１は、弾性表面波フィルタ５などの電子部品素子やＩＣチップがバンプ５１を介して電気的に接続されるとともに機械的に接合されている。尚、電子部品素子やＩＣチップは、フェースボンディング以外に、ボンディングワイヤにより電気的に接続しても構わない。
【００２５】
また、キャビティ７の内壁の全周に周設された段差部７ａの表面と、絶縁蓋体６の裏面外周部とは低融点ガラスまたは熱硬化性接着剤などのシール部材６４で接合されている。これにより、キャビティ７内部は、気密的に封止することができる。また、電子部品素子やＩＣチップなどの種類によっては、例えば、弾性表面波フィルタ５などでは、特性の安定化のためにキャビティ７内を所定ガスで充満させても良い。また、必要に応じて樹脂で充填してもよい。
【００２６】
この絶縁蓋体６の表面には、多層基板１の表面配線層２や内部配線層４、ビアホール導体３とともに、所定配線網を形成する表面回路パターン６２が形成されて、さらに、所定回路を形成する回路構成部品６０が配置されている。具体的には、絶縁蓋体６は、単層または多層のセラミック材料やガラス−セラミック材料などのセラミック基板やガラス−エポキシ基板からなる。そして、通常の周知の方法、例えば厚膜手法や銅箔形成方法によって、表面に回路パターン６２が形成されている。
【００２７】
また、多層基板１側の表面配線層２と絶縁蓋体６の表面回路パターン６２との電気的な接続は、図１に示すように、ボンディングワイヤ６３で行う。このように、ボンディングワイヤ６３で両者の電気的な接続を行うことにより、多層基板１のキャビティ７の開口と、絶縁蓋体６との間に若干の間隙が発生しても、また、多層基板１の表面と絶縁蓋体６の表面とに段差が生じても、安定して接続が可能となる。しかも、多層基板１の表面側からその接続状態を目視によって確認することができる。
【００２８】
さらに、別の電気的な接続方法は、同じく図１に示すように、表面配線層の一部をキャビティ７の開口の近傍にまで延出させ、同時に、表面回路パターン６２の一部を絶縁蓋体６の外周近傍にまで延出させ、少なくとも一対の端子電極を有するチップ状電子部品７０を、多層基板１と絶縁蓋体６とに跨がらせるように配置するとともに、チップ状電子部品７０の端子電極を夫々表面配線層２と表面回路パターン６２とに接続する。即ち、チップ状電子部品７０の回路機能、例えばチップ状積層セラミックコンデンサでは両者を容量成分でもって接続する。また、チップ抵抗器では両者を抵抗成分でもって接続する。また、チップコイルでは、両者をインダクタンス成分で接続する。また、例えばトランジスタや複合電子部品のような３端子以上のチップ部品を用いても構わない。このとき、多層基板１の表面と絶縁蓋体６の表面とが実質的に同一平面となる必要がある。
【００２９】
以下、本発明の多層回路基板の製造方法について参考例を参照して説明する。
【００３０】
多層基板１となる絶縁性材料、例えば、ガラス−セラミック材料から成るグリーンシートを形成する。なお、このグリーンシートは、基板１となる複数の基板領域からなる大型グリーンシートである。尚、多層基板１の内部に容量成分やマイクロストリップ線路を形成する場合には、誘電体特性を考慮した絶縁性材料を用いる必要がある。
【００３１】
次に、グリーンシート上の各基板領域毎に、ビアホール導体３となる貫通孔をパンチングによって形成し、グリーンシート上の各基板領域毎に、スクリーン印刷により、上述の貫通孔にＡｇ系導電性ペーストを充填するとともに、内部配線層４となる導体膜などを形成する。尚、貫通孔を形成する際に、キャビティ７となる部位をパンチで打ち抜いても構わない。また、内部配線層４となる導体膜を形成するにあたり、キャビティ７の底面部となる部分に、搭載用電極パッド７１となる導体膜を形成する。さらに、最外層に位置するグリーンシート上に、表面配線層２となる導体膜、各種電極パッドとなる導体膜を形成する。
【００３２】
このように各導体膜が形成されたグリーンシートを、積層順に応じて積層一体化して、複数の基板領域からなる未焼成状態の大型基板を形成する。その後、必要に応じて、各多層回路基板の形状に応じて、分割溝を形成する。
【００３３】
次に上述の未焼成状態の大型基板を大気雰囲気や中性雰囲気で焼成処理する。焼成処理条件は、内部配線材料、絶縁材料によって決定される。
【００３４】
この工程で、多層基板１となる各基板領域には、内部配線層４、ビアホール導体３が形成され、表面には表面配線層２が形成された大型多層回路基板が得られることになる。また、基板１表面にはキャビティ７が形成され、キャビティ７の底面部には搭載用電極パッド７１が形成されている。
【００３５】
その後、必要に応じて、表面配線層２に接続する厚膜抵抗素子や所定形状の絶縁保護膜を形成する。
【００３６】
次に、基板１表面のキャビティ７周辺に形成された表面配線層２上に、回路構成部品８を半田付け等により実装する。
【００３７】
次に、キャビティ７内に弾性表面波フィルタ５など電子部品素子やＩＣチップを実装する。例えば、弾性表面波フィルタ５の実装面側電極部分にバンプ５１を形成しておき、キャビティ７の搭載用電極パッド７１にバンプ５１が当接するように、超音波熱圧着により接合される。
【００３８】
また、絶縁蓋体６は、表面回路パターン６２を厚膜技法や銅箔形成方法によって形成した基板を用いる。
【００３９】
次に、上述の絶縁蓋体６を用いて、キャビティ７の開口を気密封止する。すなわち、キャビティ７の段差部７a上に周設するように低融点ガラスや熱硬化性接着剤などのシール部材６４を滴下法などにより塗布後、シール部材６４をはさむように絶縁蓋体６をキャビティ７の段差部７aに載置して、荷重をあたえながら、加熱処理して気密封止を行う。
次に、他の回路構成部品６０を絶縁蓋体６の表面回路パターン６２上に半田付け等により実装する。
【００４０】
その後、絶縁蓋体６上の表面回路パターン６２と基板１上の表面配線層２間を、例えばＡｕワイヤやＡｌワイヤなどのボンディングワイヤ６３で接続して、絶縁蓋体６側の表面回路パターン６２と、多層基板１側の表面配線層２を電気的に接続する。
【００４１】
また、別の電気的な接続として、絶縁蓋体６の表面回路パターン６２と多層基板１の表面配線層２との間に、２つの端子電極を有するチップ状電子部品７０を実装して、表面回路パターン６２と表面配線層２を電気的に接続する。
【００４２】
最後に、各基板領域毎に大型基板を分離し、多層回路基板１０を得る。
【００４３】
尚、上述の電気的な接続方法としては、ボンディングワイヤ６３、チップ状電子部品７０を用いて接続した状態を図１、図２では示しているが、いずれか一方の電気的に接続方法を用いてもよい。
【００４４】
かくして本発明の参考例の多層回路基板１０によれば、絶縁蓋体６上に表面回路パターン６２を形成したため、多層回路基板１０全体の表面配線を形成する領域が増大し、従来のデッドスペースを削減でき、高密度実装が可能となり、小型化が可能となる。
【００４５】
また、上述の実施例では、絶縁蓋体６側の表面回路パターン６２と多層基板１の表面配線層２との接続が目視により確認でき、従来のように絶縁蓋体の裏面で電気的な接続を行っていたものに比較して、接続信頼性が大きく向上する。
また、キャビティ７の段差部７aと絶縁蓋体６の裏面外周部との間にシール部材６４を配置しており、絶縁蓋体６の表面回路パターン６２を形成し、しかも、この絶縁蓋体６によってキャビティ７を気密的に封止することができる。
【００４６】
図３は、本発明の多層回路基板の実施の形態の断面図である。図３の実施例は、多層基板１側の所定配線と、絶縁蓋体６側の回路パターン６２との電気的な接続が、段差部７ａに形成した電極パッド(内部配線層２から延出する)２４と、絶縁蓋体６の端面に形成した端子電極１３とによって達成されている。この端子電極１３は、例えば絶縁蓋体６の端面に厚み方向に延びる凹部を形成し、この凹部の内壁面に端子電極１３を形成する。この端子電極１３は、絶縁蓋体６の表面に形成した回路パターン６２や回路構成部品６０と基板の内部や基板の端面を介して接続されている。この接続状態においては、多層基板１のキャビティ７と絶縁蓋体６との隙間から、絶縁蓋体６の端面の端子電極１３と、キャビティ７の段差部７ａとの電気的接続を目視することができる。この電気的な接続は、例えば半田や導電性樹脂ペーストなどで行われる。
【００４７】
また、図４（a）は、図1、図２に示したように多層回路基板１０の表面側で、多層基板１の表面配線層２と絶縁蓋体６と表面回路パターン６２との電気的な接続を施したもので、別のシール部材を用いた状態を示す。即ち、図１、図２では、低融点ガラスや熱硬化性樹脂を用いているのに対して、本実施例では、キャビティ７の段差部７ａ上にシール導体膜２３を周設するように形成し、同時に、絶縁蓋体６の裏面外周部にもシール導体膜２１を周設するように形成している。そして、その両シール導体膜２１、２３を半田などによって封止している。尚、絶縁蓋体６裏面全面にシール導体膜２１を形成しても構わない。特に、このシール導体膜２１をグランド電位とすることにより、キャビティ７内に収容した電子部品素子５やＩＣチップなどを不要な電磁波からの保護することができる。
【００４８】
また、図４（ｂ）は、図３の多層回路基板における封止部分を示す拡大図である。図３の多層回路基板１０は、絶縁蓋体６の端面でもって、多層基板１側と電気的な接続を行うため、この絶縁蓋体６と多層基板１との封止について細心の注意が必要となる。即ち、この封止方法は、特に気密封止を達成しようとする場合には、図４（ａ）に示すような半田接合による封止は避けるべきである。即ち、封止用の半田が広がり、絶縁蓋体６の端面部分の端子電極１３にまで到達したら、電気的接続に致命的な問題が発生するためである。このため、図４（ｂ）においては、低融点ガラスや熱硬化性樹脂などのシール部材６４を用いて封止することが重要である。このような構造では、絶縁蓋体６側と多層基板１側の電気的接続は半田接合によって行い、気密封止を絶縁性材料で行っている。ここで、重要なことは、段差部７ａ上において、気密封止領域が、電気的な接続領域（絶縁蓋体の端面）よりも内側に位置されていることが重要となる。
【００４９】
なお、本発明は上記の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更や改良を施すことは何ら差し支えない。
【００５０】
【発明の効果】
本発明の多層回路基板によれば、絶縁蓋体上に表面回路パターンを形成したため、多層回路基板表面のデットスペースを解消することができ、表面の高密度実装が達成でき、小型化が可能となる。
【００５１】
また、多層基板側の所定回路網と、絶縁蓋体側の所定回路網との電気的な接続が、多層基板と絶縁蓋体との表面部分で行われる、または、キャビティの段差部上と絶縁蓋体の端面とで行われる。即ち、絶縁蓋体の裏面側では行われていない。従って、多層回路基板の表面側からの目視により、両者の電気的な接続が確認できるため、両者の電気的な接続の信頼性が向上する。
また、絶縁蓋体の裏面は、キャビティを気密封止するシール手段により専有されるため、上述のように多層回路基板の表面における高密度実装を維持しつつ、電子部品素子やＩＣチップなどを気密封止することができる。
【図面の簡単な説明】
【図１】  本発明の多層回路基板の外観斜視図である。
【図２】  図１の多層回路基板の断面図である。
【図３】  本発明の多層回路基板の他の実施形態の断面図である。
【図４】  （a）、(b)は本発明の多層回路基板の気密封止部分の部分断面図である。
【図５】  従来の多層回路基板における蓋体の封止前の斜視図である。
【図６】  図５の多層回路基板の断面図である。
【符号の説明】
１０、４０      多層回路基板
１              基体
１ａ〜１ｆ      絶縁層
２              表面配線層
３              ビアホール導体
４              内部配線層
５              電子部品素子やＩＣチップ
６、４６        絶縁蓋体
６２、４２      表面回路パターン
６４            シール部材
６３            ボンディングワイヤ
６０            回路構成部品
７０            チップ状電子部品
７              キャビティ
７ａ            段差部
１３            端子電極
２４            電極パッド
【図１】
0003854095.tif 000002
【図２】
0003854095.tif 000003
【図３】
0003854095.tif 000004
【図４】
0003854095.tif 000005
【図５】
0003854095.tif 000006
【図６】
0003854095.tif 000007