(57)【特許請求の範囲】
【請求項１】
以下の工程を含む半導体集積回路装置の製造方法；
（ａ）半導体集積回路装置の主要部を構成する半導体集積回路チップ又はチップリード複合体の外部接続バンプ形成部に設けられたはんだバンプを、配線板の第１の主面上に設けられ、前記はんだバンプよりも硬い金属から成る複数の金属粒子がはんだ層又はバインダ層に埋め込まれた測定側電極パッド部に接触させる工程、
（ｂ）前記はんだバンプを、前記複数の金属粒子と接触するように前記測定側電極パッド部に押し当てた状態で前記半導体集積回路チップ又はチップリード複合体中の半導体集積回路チップに対して、バーンインテストを実行する工程、
（ｃ）前記バーンインテストの結果に基づいて、半導体集積回路装置の良否又は等級を決定する工程。
【請求項２】
請求項１記載の半導体集積回路装置の製造方法であって、上記金属粒子は、その主要領域がニッケル、チタン、クロム、コバルト、鉄、銅、タングステン、又はモリブデン、或いはこれらの少なくとも一つを主要成分とする合金からなることを特徴とする半導体集積回路装置の製造方法。
【請求項３】
請求項２記載の半導体集積回路装置の製造方法であって、上記金属粒子は、その表面に前記主要領域を構成する成分よりも前記はんだバンプのはんだと反応しにくい金属被覆層を有することを特徴とする半導体集積回路装置の製造方法。
【請求項４】
請求項３記載の半導体集積回路装置の製造方法であって、上記金属被覆層は、ロジウム、金、銀、錫、鉛、インジウム、白金、又はパラジウム、或いはこれらの少なくとも一つを主要成分とする合金からなることを特徴とする半導体集積回路装置の製造方法。
【請求項５】
請求項４記載の半導体集積回路装置の製造方法であって、上記金属粒子の平均粒径は３μｍから５０μｍであることを特徴とする半導体集積回路装置の製造方法。
【請求項６】
請求項５記載の半導体集積回路装置の製造方法であって、上記チップリード複合体はＣＳＰパッケージであることを特徴とする半導体集積回路装置の製造方法。
【請求項７】
請求項５記載の半導体集積回路装置の製造方法であって、上記配線板はフィルム状配線板又はフィルム配線シートであることを特徴とする半導体集積回路装置の製造方法。
【請求項８】
請求項５記載の半導体集積回路装置の製造方法であって、上記金属粒子は、その主要領域がニッケル或いはニッケルを主要成分とする合金からなることを特徴とする半導体集積回路装置の製造方法。
【請求項９】
請求項６記載の半導体集積回路装置の製造方法であって、上記金属被覆層は、ロジウム或いはロジウムを主要成分とする合金からなることを特徴とする半導体集積回路装置の製造方法。
【発明の詳細な説明】
技術分野
本発明は、半導体集積回路装置の製造技術における電子部品、電子回路との電気的接触及び分離が可能な接続用端子、ソケット、及びボードに関し、特に微細ピッチの電子部品や回路の検査、試験等を実施するための微細ピッチ接続が可能な接続用端子、ソケット、及びボードを対象とした接続技術に関する。
背景技術
間瀬等の日本特開平１−２０１９３１号公報及び山崎等の日本特開平２−３７７３５号公報には、銀、パラジウム銀合金、白金、錫、ニッケル、チタン、モリブデンその他の金属粉末を含むペーストによる印刷配線上に、はんだバンプ等を接触させるようにエポキシ樹脂によって接合するチップの実装方法が開示されている。
更に、矢田の特開平８−３０４４６２号公報には、銅等の印刷配線上のニッケルメッキ層上に、更に金メッキ層を形成したパッド部に錫、その合金、インジュウムバンプ等を接触させるバーンイン方法が開示されている。
発明の開示
微細ピッチ部品の一例としてＣＳＰ（Chip Size Package）接触端子について述べる。
ＣＳＰは端子をエリアアレイ状に形成するＢＧＡ（Ball Grid Array）の一種であり、通常のＢＧＡと比較してピッチが微細なものを言う。ＣＳＰでは現在0.5ｍｍピッチの製品が出回りはじめた段階であるが、このピッチは更に微細化する動向にある。
現在の0.5ｍｍピッチの製品での特性試験やバーンインを行う上ではＢＧＡ等で実施している方式を利用している。この方式はシリコーンゴムの中にＡｕめっきしたワイヤを一定方向に多数埋め込み、このシリコーンゴムシートを介してＣＳＰの端子であるはんだボールとシリコーンゴムシートの下に配置してある回路板のパッドとの間の接続を確保するものである。
この方式では、下記の４つの欠点がある。
（１）位置合わせ精度が劣る。これは、厚いゴムシートを介し、しかも介在するワイヤが斜めに入っているため、ＣＳＰのはんだボールと回路基板のパッドとの正確な接続が確保しにくいためである。
（２）コストが高い。シート自体がＡｕめっきワイヤを高密度にゴム中に埋め込む複雑な構成を取っているため、その製造コストが高いものとなる。
（３）繰り返し使用回数が少ない。高密度化の上で細いワイヤを使用しており、繰り返し使用により、ワイヤが折れる。このため、繰り返し使用回数が少ない。
（４）被接続端子等への汚染。製品となるＣＳＰのはんだボールが直接シリコーンゴムに接するため、低分子シリコーン樹脂がはんだボール等に付着する。特にバーンイン等の高温処理をするとはんだボール表面に低分子のシリコーン樹脂が多く付着する。これがＣＳＰを基板等に実装する際に接続不良を発生させることになる。
本発明での課題は、（１）位置合わせ精度を向上し、（２）低コスト化し、（３）繰り返し使用ができ、（４）高温での使用でも接続部に汚染を与えない様にすることである。
上記の課題を解決するために、端子の導体表面に導電性粒子をはんだ、あるいはろう材で固定した構造を持ち、接触により電気的接続を確保する接続用端子構造とした。
また、この接続用端子において、端子が面状に配置した複数の端子から成り、それらの端子とそれら端子からの配線とで面状の回路板を形成し、この回路板上に被接続端子を持つ部品あるいは回路を搭載し、これを上記回路板に押さえるソケットの構造とした。更にそのソケットを大形回路基板上に搭載しボードとした。
また、端子の導体表面に導電性粒子をはんだ、あるいはろう材で固定した構造を持ち、接触により電気的接続を確保する接続用端子構造とした。
この構造により、端子と被接続端子、ＣＳＰでははんだボールとの間にワイヤ入りゴムシートを介在させないことになり、被接続端子と接続子との位置合わせ精度が向上する。また、はんだやろう材で固定するとはんだやろう材となじむ端子以外の端子間には導電粒子が広がらないため端子間の短絡は生じない。端子として導電粒子をはんだ等で固定すれば良いため、一定方向のワイヤを高密度にゴム中に並べるという複雑な操作を必要としないため、低コストで接続を確保することができる。また接続子は導体粒子がはんだ等で固定された強固な構造を有しているため、半永久的に繰り返し使用することができる。また、端子と被接触子の間には、被接触子等を汚す物質は無く、高温でも使用する事が可能である。
また、ソケットやボードの場合も、この様な特徴を持つ端子を用いるため、上記同様、高位置合わせ精度、低コストで、繰り返し使用可能で、高温での使用でも接続部に汚染を与えないソケット及びボードとなる。
本願の主要な発明の概要を項分けして以下に示す。
１．以下の工程を含む半導体集積回路装置の製造方法；
(a) 半導体集積回路装置の主要部（たとえばチップ又はチップを含むパッケージ本体等）を構成する半導体集積回路チップ又はチップリード複合体（たとえばマイクロＢＧＡパッケージ本体すなわちはんだボールを除いた部分等）の外部接続バンプ形成部（たとえばチップリード複合体に下面に設けられたバンプ形成用電極等）に設けられたはんだバンプ（たとえば電極上に作られた共晶はんだボール等）を、配線板（たとえばフレキシブルテープ回路等）の第１の主面上に設けられ、前記はんだバンプよりも硬い金属から成る複数の金属粒子がはんだ層に埋め込まれた測定側電極パッド部（すなわち接続端子等）に接触させる工程、
(b) 前記はんだバンプを、前記複数の金属粒子と接触するように前記測定側電極パッド部に押し当てた状態で前記半導体集積回路チップ又はチップリード複合体中の半導体集積回路チップに対して、バーンインテストを実行する工程、
(c) 前記バーンインテストの結果に基づいて、半導体集積回路装置の良否又は等級（良否のみ又は等級のみを判断しても好いことは言うまでもない）を決定する工程。
２．本発明の半導体集積回路装置の製造方法は、上記金属粒子は、その主要領域（たとえばその本体すなわち表面のコート等を除いた部分等）がニッケル、チタン、クロム、コバルト、鉄、銅、タングステン、又はモリブデン、或いはこれらの少なくとも一つを主要成分とする合金からなるものである。
３．本発明の半導体集積回路装置の製造方法は、上記金属粒子は、その表面に前記主要領域を構成する成分よりも前記はんだバンプのはんだと反応しにくい金属被覆層を有するものである。
４．本発明の半導体集積回路装置の製造方法は、上記金属被覆層（たとえば厚さ０．数μｍ程度のメッキ層等）は、ロジウム、金、銀、錫、鉛、インジウム、白金、又はパラジウム、或いはこれらの少なくとも一つを主要成分とする合金からなるものである。
５．本発明の半導体集積回路装置の製造方法は、上記金属粒子の平均粒径は３μｍから５０μｍである。
６．本発明の半導体集積回路装置の製造方法は、上記チップリード複合体はＣＳＰパッケージ（たとえばマイクロＢＧＡ、ＷＰＰ等）である。
７．本発明の半導体集積回路装置の製造方法は、上記配線板はフィルム状配線板又はフィルム配線シートである。
８．本発明の半導体集積回路装置の製造方法は、上記金属粒子は、その主要領域がニッケル或いはニッケルを主要成分とする合金からなる。
９．本発明の半導体集積回路装置の製造方法は、上記金属被覆層は、ロジウム或いはロジウムを主要成分とする合金からなる。
１０．本発明の半導体集積回路装置の製造方法は、上記金属粒子の平均粒径は１０μｍから４０μｍである。
１１．以下の工程を含む半導体集積回路装置の製造方法；
(a) 半導体集積回路装置の主要部を構成する半導体集積回路チップ又はチップリード複合体の外部接続バンプ形成部に設けられたはんだバンプを、フィルム状配線板の第１の主面上に設けられ、前記はんだバンプよりも硬い金属から成る複数の金属粒子がバインダ層（たとえば共晶はんだ層等）に埋め込まれた測定側電極パッド部に接触させる工程、
(b) 前記はんだバンプを、前記複数の金属粒子と接触するように前記測定側電極パッド部に押し当てた状態で前記半導体集積回路チップ又はチップリード複合体中の半導体集積回路チップに対して、バーンインテストを実行する工程、
(c) 前記バーンインテストの結果に基づいて、半導体集積回路装置の良否又は等級を決定する工程。
１２．本発明の半導体集積回路装置の製造方法は、上記金属粒子は、その主要領域がニッケル、チタン、クロム、コバルト、鉄、銅、タングステン、又はモリブデン、或いはこれらの少なくとも一つを主要成分とする合金からなるものである。
１３．本発明の半導体集積回路装置の製造方法は、上記金属粒子は、その表面に前記主要領域を構成する成分よりも前記はんだバンプのはんだと反応しにくい金属被覆層を有するものである。
１４．本発明の半導体集積回路装置の製造方法は、上記金属被覆層は、ロジウム、金、銀、錫、鉛、インジウム、白金、又はパラジウム、或いはこれらの少なくとも一つを主要成分とする合金からなるものである。
１５．本発明の半導体集積回路装置の製造方法は、上記金属粒子の平均粒径は３μｍから５０μｍである。
１６．本発明の半導体集積回路装置の製造方法は、上記チップリード複合体はＣＳＰパッケージである。
１７．以下の工程を含む半導体集積回路装置の製造方法；
(a) 半導体集積回路装置の主要部を構成する半導体集積回路チップ又はチップリード複合体の外部接続バンプ形成部に設けられたはんだバンプを、配線板の第１の主面上に設けられ、前記はんだバンプよりも硬い金属から成る複数の金属粒子がはんだ層に埋め込まれた測定側電極パッド部に接触させる工程、
(b) 前記はんだバンプを、前記複数の金属粒子と接触させた状態で前記半導体集積回路チップ又はチップリード複合体中の半導体集積回路チップに対して、バーンインテストを実行する工程、
(c) 前記バーンインテストの結果に基づいて、半導体集積回路装置の良否又は等級を決定する工程。
１８．本発明の半導体集積回路装置の製造方法は、上記金属粒子は、その主要領域がニッケル、チタン、クロム、コバルト、鉄、銅、タングステン、又はモリブデン、或いはこれらの少なくとも一つを主要成分とする合金からなるものである。
１９．本発明の半導体集積回路装置の製造方法は、上記金属粒子は、その表面に前記主要領域を構成する成分よりも前記はんだパンプのはんだと反応しにくい金属被覆層を有するものである。
２０．本発明の半導体集積回路装置の製造方法は、上記金属被覆層は、ロジウム、金、銀、錫、鉛、インジウム、白金、又はパラジウム、或いはこれらの少なくとも一つを主要成分とする合金からなるものである。
更に、本願のその他の発明の概要を項分けして以下に示す。
１．本発明の半導体集積回路装置の製造方法は、接続端子が、この接続端子の導体表面に導電性粒子をはんだ、あるいはろう材で固定した構造を持ち、該導電性粒子と被接続端子との接触により電気的接続を確保するものである。
２．本発明の半導体集積回路装置の製造方法は、前記導電性粒子の母材が、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｆｅ、Ｃｕ、Ｗ、またはＭｏの中の少なくとも１種類以上から成るものである。
３．本発明の半導体集積回路装置の製造方法は、前記導電性粒子の表面に、Ａｕ、Ａｇ、Ｓｎ、Ｐｂ、Ｉｎ、Ｒｈ、Ｐｔ、またはＰｄを被覆したものである。
４．本発明の半導体集積回路装置の製造方法は、前記導電性粒子の平均粒径を５０ミクロンメーター以下で３ミクロンメーター以上とするものである。
５．本発明の半導体集積回路装置の製造方法は、接続端子が、この接続端子の導体表面に導電性粒子をはんだ、あるいはろう材で固定して、該導電性粒子の先端を残して前記接続端子の表面を絶縁膜で被覆したものである。
６．本発明の半導体集積回路装置の製造方法は、ソケットが、接続端子と、この接続端子に接続する相手の被接続端子を重ねた状態で、これらの両接続端子間に圧力を加える加圧機構とを備えたものである。
本発明の目的は、位置合わせ精度の向上と低コスト化とを実現する半導体集積回路装置の製造方法を提供することにある。
さらに、本発明の他の目的は、繰り返して使用ができ、高温での使用においても接続部に汚染を与えない半導体集積回路装置の製造方法を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【図面の簡単な説明】
図１は本発明の実施の形態１の接続端子の構造を表す平面図と断面図、図２は本発明の実施の形態２の接続端子の構造を表す平面図と断面図、図３は本発明の実施の形態３の接続端子の構造を表す平面図、図４〜図７は本発明の接続端子を備えたソケットの実施の形態の構成図、図８は本発明の接続端子、ソケットを備えたバーンインボードの構造を表す平面図、図９ははんだボールを用いたＢＧＡ半導体パッケージを接続端子を介して、ボードに接続した実施の形態の断面構造図、図１０ははんだボールを用いたＢＧＡ半導体パッケージを接続端子を介して、ボードに接続した実施の形態の断面構造図、図１１は本発明の接続端子、ソケットを備えた実施の形態のモジュールの構造を表す平面図、図１２は本発明の接続端子、ソケットを備えた実施の形態のモジュールの構造を表す平面図、および断面図、図１３は本発明の端子接続構造の詳細を示す模式断面図、図１４はその部分拡大模式断面図、図１５は本発明の対象となるファンアウト型ＣＳＰの基本的構造を示す模式断面図、図１６は本発明の対象となるWPPすなわちウエハプロセスパッケージ（Wafer Process Package）の基本的構造を示す模式断面図、図１７は本発明の対象となるベアチップ実装の基本的構造を示す模式断面図、図１８は本発明の対象となるμＢＧＡすなわちマイクロボールグリッドアレー（Micro-Ball Grid Array）の基本的構造を示す模式断面図である。
発明を実施するための最良の形態
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
更に、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなくなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合及び原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
更に、以下の実施の形態において、その構成要素（要素ステップ等を含む）は、特に明示した場合及び原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことはいうまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合及び原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは上記数値及び範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
また、本願で「半導体集積回路装置」と言うときは、シリコンウエハ上に作られるものだけでなく、特にそうでない旨明示された場合をのぞき、ＴＦＴ液晶等の他の基板上に作られるもの等も含むものとする。
更に、本願において「ウエハ又は半導体ウエハ」と言うときは、全部が単結晶のシリコンウエハ等に限定されず、その上に半導体集積回路装置を集積する絶縁基板、部分的半導体基板集積回路製造用の基板等も含むものとする。
更に、本願において「バーンインテスト」と言うときは、加熱による加速試験、スクリーニング試験の外、ストレスを加えて製品の潜在的欠陥を調べるエージングその他の試験等も含むものとする。
更に、本願において「配線板」と言うときは、ガラスエポキシ、セラミック等の基板に同等で配線をパターニングしたものの外、ポリイミドフィルム上に銅フィルム等の配線パターンを配置したもの等も含むものとする。
更に、本願において「チップリード複合体」と言うときは、半導体集積回路チップとそれに電気的に接続されたリードフレームから切り離されたリード群を含む組立体の外、各種のＣＳＰやウエハプロセスパッケージのごとくチップとそれと電気的に接続された引き出し電極を含む組立構造体等も含むものとする。
更に、本願において「はんだ」と言うときは、鉛錫系の共晶はんだの外、錫金はんだ、高温はんだ、錫はんだその他摂氏４５０度以下の融点を有するろう付け用金属合金等も含むものとする。
更に、本願において「バインダ層」と言うときは、はんだ層の外、エポキシレジン系接着剤層等有機系のものも含むものとする。
（実施の形態１）
図１に接続端子の構造を表す平面図と断面図を示す。断面図は、平面図中にＡ−Ａ’部分の断面構造を示す。リード１は、銅リードに共晶はんだめっきしたものである。リード１の先端には平均粒径５０μｍの銅粉末をはんだで固定し接続端子２を作成してある。これは、リード１の先端を所定深さの銅粉末とフラックスを混ぜたペースト中に漬け、リード先端に銅粒子を付けた状態で、加熱することにより複数の銅粒子をリード１の先端に固定した。これらのリード１をモールド型に入れ樹脂を注入して、リード固定樹脂枠３を作成した。モールド時にリード１は所定の形状に成形される。この接続端子を利用する際には、樹脂枠３の４隅にある穴にネジを固定ネジ４を４個で基板等に固定する。固定ネジ４には部品押さえ板５がついている。このリード固定樹脂枠３内部にたとえば被接続端子であるはんだボール７を持つ半導体パッケージ６を入れ、パッケージ裏面を４枚の部品押さえ板５で固定して使用する。この構造の接続端子２を採用することにより、従来のバネを入れたピンを用いる接続端子の場合より、低コストの接続端子２を実現できた。
（実施の形態２）
図２に別の接続端子の構造を表す平面図と断面図を示す。断面図は、平面図中にＡ−Ａ’部分の断面構造を示す。接続端子２はアルミナ基板８の上に形成している。形成方法は引き出し配線９、引き出し端子１０と同様に厚膜印刷技術で形成した。具体的には、次の様にして製造した。アルミナ基板８には被測定部品であるセラミックパッケージ１３を固定するための固定穴１２が４個開いているものを用いた。この上に銀−パラジウムペーストを用いてスクリーン印刷技術で引き出し配線９、接続端子２及び引き出し端子１０を形成する。引き出し端子１０の上には更に金ペーストを用いて上塗りする。これをベルト炉を用いて９００℃で焼成する。その後、錫一銀粒子、金めっきした平均粒径３０μｍのタングステン粉末、フラックス用樹脂粒子、更に溶剤を混ぜペースト状にしたものを接続端子２上に上塗りし、これを８００℃のベルト炉で、タングステン粒子の錫−銀のろう材で固定した。最後にセラミック製のガイド１１をセラミック接着剤で固定した。
この接続端子２の使用法は、被測定部品であるセラミックパッケージ１３を被測定部品搭載位置１６に搭載し、その接続端子２上には、セラミックパッケージ１３のリード１４を乗せ、そのリード部を銅製の押さえ棒１５を２本用いて、固定穴１２にさしたネジで固定する。
この接続端子２を用いると、被測定部品であるセラミックパッケージ１３の２００℃迄の信頼性を含む各種の特性評価を実施することができた。これは、従来のバネを入れたピンを用いる接続端子の場合より、低コストでしかも高い耐久性を持ち、信頼性が高く、また、被測定物を取り替え半永久的に使える接続端子２を実現できた。
尚タングステン粉末の他にモリブデン、チタン、クロム粉末を用いても接続端子２を形成した。これらの場合もタングステン粉末の場合と同様の特性を得ることができる。
（実施の形態３）
図３に別の接続端子の構造を表す平面図を示す。接続端子２は約４５ｍｍ角のフレキシブルテープ回路１７の上に形成している。形成方法は通常のフレキシブルプリント回路（ＦＰＣ）と同様のフォトリソグラフィ技術を用いて製造した。回路の絶縁フィルム材はポリイミドであり、引き出し配線９、引き出し端子１０、及び接続端子２は銅で形成した。引き出し端子１０は銅の上に更にニッケル及び金でめっきした。接続端子２の銅の上には共晶はんだでロジウムめっきした平均粒径２５μｍのニッケル粒子を固定した。引き出し配線９の上には、レジスト膜を被覆した。接続端子２は、直径０．３ｍｍの大きさであり、そのピッチが０．５ｍｍ、２列配列で、総数１５２個である。
この接続端子２の上には、０．５ｍｍピッチで１５２ピンのＢＧＡ半導体パッケージのはんだボール端子が接続される。ＢＧＡは、被測定部品搭載位置１６に搭載し、総加重３００ｇを掛けてテープ回路１７に固定する。また、テープ外周に配置している引き出し端子１０は、幅０．５ｍｍで長さ２ｍｍであり、ピッチ１．０ｍｍで形成してある。
図３の接続端子２を用いたソケット２５の断面図を図４に示す。接続端子２を形成したフレキシブルテープ回路１７をソケット台１８上に乗せ、固定する。このテープ回路上にソケット２５のパッケージガイド１９を乗せ、ガイドピン２４で固定する。そこに、接続端子であるはんだボール７の付いたＢＧＡタイプの半導体パッケージ６を搭載する。その上にパッケージ押さえ２０を加圧用バネ２１で固定したソケット蓋２２を被せる。具体的には、ソケット蓋２２に形成したガイドピン用穴２３にガイドピン２４を差し、固定する。
この様にして、接続端子２に半導体パッケージ６のはんだボール７を接触させることにより、その間の接続抵抗値は最大でも０．２Ωとすることができた。これにより、従来特性評価が難しかった微細ピッチのＢＧＡの特性測定が容易になった。
また、このテープ回路上の接続端子２を搭載したソケット２５は、ＢＧＡのバーンインをも実施することができる。バーンインでは、テープ回路１７を含めて約１３０℃に上げ、約８時間連続動作をさせた。この際、ＢＧＡのはんだボールの熱変形は生じたが、接続端子２とＢＧＡのはんだボールとの接続抵抗値は全て０．５Ω以下を確保することができた。これにより、従来困難であった微細ピッチＢＧＡのバーンインを、量産レベルで実施できることが可能になる。また、この接続端子２は高い耐久性を持ち、信頼性が高く、また、被測定物を取り替え半永久的に使える接続端子を実現できた。
尚ニッケル粉末の他にコバルト、鉄粉末を用いても接続端子２を形成した。これらの場合も上記同様にニッケル粉末の場合と同様の特性を得ることができた。
（実施の形態４）
図３のテープ回路１７の接続端子２の部分に更にエポキシ系の樹脂を被覆し更にその上から加圧・加熱して接続端子２を製造した。この接続端子２は、ニッケル粒子がはんだの他樹脂でも固定した構造になっている。ニッケル粒子の頭は加圧時に樹脂が脇に移動する為表に出現している。
（実施の形態５）
図４と同様のソケットで、フレキシブルテープ回路１７の下に厚さ０．３ｍｍの弾性膜を形成したソケットを製造した。また加圧用バネ２１については弾力性の低いものを適用した。このソケット中に１５２ピンのＢＧＡ半導体パッケージを入れ、特性評価を実施した。ＢＧＡに掛かる総加重は２００ｇであった。
室温における接続端子２とＢＧＡのはんだ端子間の接続抵抗値は最大でも０．２Ωとすることができた。ＢＧＡのバーンイン試験では、テープ回路１７、ソケット２５を含めて約１３０℃に上げ、約８時間連続動作をさせた。この際、ＢＧＡのはんだボールの熱変形は殆ど無く、接続端子２とＢＧＡはんだボールとの接続抵抗値は全て０．５Ω以下を確保することができた。
これにより、実施の形態３と同様、微細ピッチのＢＧＡの特性測定が容易になり、また、従来困難であった微細ピッチＢＧＡのバーンインを、量産レベルで実施できることが可能になった。また、この接続端子２は高い耐久性を持ち、信頼性が高く、また、被測定物を取り替え半永久的に使える接続端子２を実現できた。
尚、上記のソケット２５の製造では、接続端子２には金めっきしたニッケル粒子を適用したが、金めっきの他に、銀、錫、鉛、インジウム、ロジューム、白金、及びパラジュームを検討し、抵抗値の上では金めっきと同程度の値を得ることができた。これにより、めっきとしては、金めっきに限らず、銀、錫、鉛、インジウム、ロジューム、白金、及びパラジュームも十分適用できることを確認した。
（実施の形態６）
図５に別の接続端子を持つソケット２５の構造を表す断面図と平面図を示す。断面図は、平面図中のＡ−Ａ’部分の断面構造を示す。このソケット２５の中には、被測定部品であるＢＧＡタイプの半導体パッケージ６を４個搭載できる構造になっている。
接続端子２は約７０ｍｍ角のフレキシブルテープ回路１７の上に形成してある。形成方法は通常のフレキシブルプリント回路（ＦＰＣ）と同様のフォトリソグラフィ技術を用いて製造した。回路の絶縁フィルム材はポリイミドであり、引き出し配線９、引き出し端子１０、及び接続端子２は銅で形成した。引き出し端子１０は銅の上に更にニッケル及び金でめっきした。接続端子２の銅の上には共晶はんだでロジウムめっきした平均粒径２５μｍのニッケル粒子を固定した。引き出し配線９の上には、レジスト膜を被覆した。接続端子２は、直径０．３ｍｍの大きさであり、そのピッチが０．５ｍｍ、２列配列で、１個のＢＧＡで総数１５２個、４個のＢＧＡで総数６０８個である。
この接続端子２の上には、０．５ｍｍピッチで１５２ピンのＢＧＡ半導体パッケージ４個のはんだボール端子が接続される。ＢＧＡは、被測定部品搭載位置１６に搭載し、総加重８００ｇを掛けてテープ回路１７に固定する。ソケット蓋２２の開閉には、実施の形態３と異なり、パッケージガイド１９と蝶つがい２６で一体化しており、蓋２２を閉じた場合にはロック２７で、蓋２２を固定できる構造になっている。また、このソケット２５では、実施の形態５と同様に、テープ回路１７の下に弾性膜２８を設置した。
このテープ回路上に形成した接続端子２を用いることにより、ＢＧＡのはんだボール７と接続端子２との接続抵抗値は全て確保でき、その値は最大でも０．２Ωであった。これにより、従来特性評価が難しかった微細ピッチのＢＧＡの特性測定が容易になった。また、このテープ回路上の接続端子２は、ＢＧＡのバーンインをも実施することができた。バーンインでは、テープ回路１７を含めて約１３０℃に上げ、約８時間連続動作をさせた。この際、ＢＧＡのはんだボール７の熱変形はあったが、接続端子２とＢＧＡのはんだボール７との接続抵抗値は全て０．５Ω以下を確保することができた。これにより、従来困難であった微細ピッチＢＧＡのバーンインを、量産レベルで実施できることが可能になった。また、この接続端子２は高い耐久性を持ち、信頼性が高く、また、被測定物を取り替え半永久的に使える接続端子２を実現できた。
（実施の形態７）
図６に別の接続端子を持つソケットの構造を表す断面図と平面図を示す。断面図は、平面図中のＡ−Ａ’部分の断面構造を示す。このソケット２５は１枚のテープ回路１７に４組のパッケージガイド１９、パッケージ押さえ２０、及びソケット蓋２２を持った構造で、これらの各組には、１個のＢＧＡを搭載できる。
接続端子２は約４５ｍｍ幅で約２８０ｍｍ長さのフレキシブルテープ回路１７の上に形成している。形成方法は通常のフレキシブルプリント回路（ＦＰＣ）と同様のフォトリソグラフィ技術を用いて製造した。回路の絶縁フィルム材はポリイミドであり、引き出し配線９、引き出し端子１０、及び接続端子２は銅で形成した。引き出し端子１０は銅の上に更にニッケル及び金でめっきした。接続端子２の銅の上には共晶はんだでロジウムめっきした平均粒径２５μｍのニッケル粒子を固定した。引き出し配線９の上には、レジスト膜を被覆した。接続端子２は、直径０．３ｍｍの大きさであり、そのピッチが０．５ｍｍ、２列配列で、１個のＢＧＡで総数１５２個、４個のＢＧＡで総数６０８個である。
この接続端子２の上には、０．５ｍｍピッチで１５２ピンのＢＧＡ半導体パッケージのはんだボール端子が接続される。各ＢＧＡは、被測定部品搭載位置１６に搭載し、加重２００ｇを掛けてテープ回路１７に固定する。
このテープ回路上に形成した接続端子２を用いることにより、ＢＧＡのはんだボールと接続端子２との接続抵抗値は全て確保でき、その値は最大でも０．２Ωであった。これにより、従来特性評価が難しかった微細ピッチのＢＧＡの特性測定が容易になった。また、このテープ回路上の接続端子２は、ＢＧＡのバーンインをも実施することができた。バーンインでは、テープ回路１７を含めて約１３０℃に上げ、約８時間連続動作をさせた。この際、ＢＧＡのはんだボール７の熱変形はあったが、接続端子２とＢＧＡのはんだボール７との接続抵抗値は全て０．５Ω以下を確保することができた。これにより、従来困難であった微細ピッチＢＧＡのバーンインを、量産レベルで実施できることが可能でなった。また、この接続端子２は高い耐久性を持ち、信頼性が高く、また、被測定物を取り替え半永久的に使える接続端子２を実現できた。
（実施の形態８）
図７に別の接続端子を持つソケット２５の構造を表す断面図と平面図を示す。断面図は、平面図中のＡ−Ａ’部分の断面構造を示す。このソケット２５の基本構造は実施の形態７と類似している。異なる点は次の２点。それは、テープ回路１７を含めたソケット２５の外形は約４５ｍｍ角で、１つのソケット２５には、１個のＢＧＡを搭載できる構造とした点、及びテープ回路１７の引き出し端子１０は、ソケット裏面に曲げ、そこに固定しており、更に引き出し端子１０の表面上には接続端子２と同様の構造を付与している点である。
接続端子２と引き出し端子１０には、銅の上に共晶はんだでロジウムめっきした平均粒径２５μｍのニッケル粒子を固定した。引き出し配線９の上には、レジスト膜を被覆した。接続端子２は、直径０．３ｍｍの大きさであり、そのピッチが０．５ｍｍ、２列配列で、１個のＢＧＡで総数１５２個である。引き出し端子１０は幅が０．５ｍｍで長さが２ｍｍ、ピッチが１．０ｍｍで総数は接続端子２と同様１５２個である。この引き出し端子１０は、ボード２９上にの同位置のボード接続端子３０に重ねて使用する。
この接続端子２の上には、０．５ｍｍピッチで１５２ピンのＢＧＡタイプの半導体パッケージ６のはんだボール端子が接続される。各ＢＧＡは、被測定部品搭載位置１６に搭載し、加重２００ｇを掛けてテープ回路１７に固定する。
このテープ回路上に形成した接続端子２を用いることにより、ＢＧＡのはんだボール７と接続端子２との接続抵抗値は全て確保でき、その値は最大でも０．２Ωであった。これにより、従来特性評価が難しかった、微細ピッチのＢＧＡの特性測定が容易になった。
（実施の形態９）
図８にバーンインボード３１の構造を表す平面図を示す。ボード２９の上には、図７のソケット２５を１６個搭載している。この他ボード上には、抵抗体、コンデンサ、ＩＣ等を搭載しているが、複雑になるので省略する。ボード端部にはバーンインの際に、バーンイン装置と接続するためのボード端子３２があり、その端子数は約１２０である。この各ソケット２５にＢＧＡタイプの半導体パッケージ６を入れ固定することにより、ＢＧＡのはんだボール７と接続端子２との接続抵抗値は全て確保でき、その値は最大でも０．２Ωであった。このバーンインボード３１を用いてバーンインを実施することができた。バーンインでは、テープ回路１７を含めて約１３０℃に上げ、約８時間連続動作をさせた。この際、ＢＧＡのはんだボール７の熱変形はあったが、接続端子２とＢＧＡのはんだボール７との接続抵抗値は全て０．５Ω以下を確保することができた。これにより、従来困難であった微細ピッチＢＧＡのバーンインを、量産レベルで実施できることが可能になった。また、この接続端子２は高い耐久性を持ち、信頼性が高く、また、被測定物を取り替え半永久的に使える接続端子２を実現できた。
尚、上記実施の形態では、ＢＧＡタイプの半導体パッケージ６として、０．５ｍｍピッチの１５２ピンを実装する例を上げたが、上記効果はピン数、部品外形、ピッチに依存するものではないことは、明らかである。
（実施の形態１０）
図９に被接続端子としてはんだボール７を用いたＢＧＡタイプの半導体パッケージ６を接続端子２を介して、ボード２９に接続した断面構造図を示す。
ボード２９の上面には、配線の他、ＢＧＡと接続する為の接続端子２を対応する位置に設けている。接続端子２は配線と同じ銅の上に共晶はんだでめっきし、ロジウムめっきした平均粒径２５μｍのニッケル粒子を固定した。接続端子２は、直径０．３ｍｍの大きさであり、そのピッチが０．５ｍｍ、２列配列で、１個のＢＧＡで総数１５２個である。引き出し端子１０は幅が０．５ｍｍで長さが２ｍｍ、ピッチが１．０ｍｍで総数は接続端子２と同様１５２個である。この引き出し端子１０は、ボード２９上の同位置の接続端子２に重ねて使用できる。ＢＧＡである半導体パッケージ６とボード２９との仮固定の上で、ＢＧＡ上に約２００ｇの重りを乗せた。この状態でボード２９の機能を電気的に測定した。機能測定で、所定の機能を確認した場合には、重りを乗せたまま、エポキシ系の樹脂３３を半導体パッケージ６の下面に注入し、その後１５０℃で樹脂を固化した。
この様に、本発明の接続端子２を利用することにより、実装部品の特性を確認した後に部品の固定を実施するため、良品のみを実装できる。これにより、従来不良品を実装した場合には、ボード全体を不良品として、廃棄あるいは、部分的に手直ししていた無駄を省略できるようになった。
（実施の形態１１）
図１０の被接続端子としてはんだボール７を用いたＢＧＡである半導体パッケージ６を接続端子２を介して、ボード２９に接続した断面構造図を示す。
基本構造は実施の形態９と同じであるが、ＢＧＡである半導体パッケージ６とボード２９との固定には、ばね性を持つメタルフレーム３６と弾性３５を用いる。ボード２９のＢＧＡを搭載する部分のコーナー部近傍にメタルフレーム３６の足を固定するための貫通孔３４を４カ所に設ける。メタルフレーム３６には、弾性体３５を入れ、更にＢＧＡである半導体パッケージ６を入れる。これをマウンタでメタルフレーム３６の足がボード２９の貫通孔３４に入る様に基板に搭載する。メタルフレーム３６の足は貫通孔挿入後に先端が開く構造になっており、この足が固定されていることと、弾性体３５が圧縮されていることで、半導体パッケージ６がはんだボール７と接続端子２を介してボード２９と電気的に接続する。接続後、ボード単位で電気的検査を実施し、この半導体パッケージ６の機能不十分である場合は、メタルフレーム３６をボード２９から外して半導体パッケージ６を交換し、それが良品であることを確認する。この様に、本発明の接続端子２を利用することにより、実装部品の特性確認や部品交換が容易であるため、従来、ボード全体を不良品として、廃棄あるいは、部分的に手直ししていた無駄を省略できるようになった。
（実施の形態１２）
図１１にモジュール３７の構造を表す平面図を示す。ボード２９の上には、図７のソケット２５を１個搭載している。この他、ボード上には、ＳＲＡＭ３８を６個搭載している。ボード端部にはパーソナルコンピュータの本体と接続するためのボード端子３２があり、その端子数は約５０である。このソケット２５にマイクロコンピュータ機能を持つＢＧＡタイプの半導体パッケージ６を入れ固定することにより、ＢＧＡである半導体パッケージ６のはんだボール７と接続端子２との接続抵抗値は全て確保でき、その値は最大でも０．２Ωであった。このモジュール３７を用いてパーソナルコンピュータを組み立てることができた。このモジュール３７を採用することにより、モジュール自体の機能検査段階で、ＢＧＡタイプの半導体パッケージ６が不良品である場合、ただちに良品に交換することが容易であり、従来不良のモジュールを廃棄していた場合と比較して、コスト低減になった。この方式は、特に半導体パッケージ６内のマイクロコンピュータチップや半導体パッケージ６の開発当初で有効であった。
（実施の形態１３）
図１２にモジュール３７の構造を表す平面図及びＡ−Ａ’部の断面図を示す。モジュール３７の機能は実施の形態１１に説明したモジュールと同じである。
ボード２９の上には、ＳＲＡＭチップ３８を６個、及びマイクロコンピュータチップ３９を１個搭載している。各チップにははんだボール７で形成した被接続端子を形成してある。このはんだボール７はボード２９上の接続端子２に接しており、これを保持する為に、チップとボード２９間には樹脂３３を充填・硬化してある。ボード端部にはパーソナルコンピュータの本体と接続するためのボード端子３２があり、その端子数は約５０である。このモジュール３７を用いてパーソナルコンピュータを組み立てることができた。このモジュール３７を採用することにより、モジュール自体に大きさが、実施の形態１１のモジュールと較して、約１／２の面積と小形化できた。また半導体チップを搭載し、これに加重を掛けて機能検査する段階で、半導体チップが不良品である場合、ただちに良品に交換することが容易であり、従来組み立て後、不良のモジュールを廃棄していた場合と比較して、コスト低減になった。
（実施の形態１４）
以上の各実施の形態に共通した接触部分の構造及び働き等の詳細を特に図５又は図６に説明されている構造に対応した例を用いて、より詳しく説明する。
図１３において、半導体チップ（たとえばシリコン単結晶）又はチップリード複合体５１はその下面にボンディングパッド又はバンプ形成用パッド５２を有する。このバンプ形成用パッド５２上にははんだボール７（図１２参照）又ははんだバンプ５３（たとえば直径０．２５ｍｍで０．５ｍｍピッチ）が形成されている。測定器側は比較的剛性のある絶縁基板５７上のくぼみ部にエラストマー等の弾性部材シート５８（たとえば厚さ３００μｍ）が配置されており、バーンイン時の良好なコンタクト（望ましくは接触抵抗２Ω以下）を保証している。配線基板５７上には品種に対応した銅フィルム等（たとえば厚さ１８μｍ）の配線パターンを有する配線板５６が配置されており、この配線パターンの測定側パッド部にははんだ層５５が形成されており、このはんだ層中には一部が突出するようにニッケル等の金属粒子５４が埋め込まれている。バーンイン時にはこの金属粒子５４のいくつかが、はんだバンプ５３の表面の酸化膜を突き破り、良好な電気的接触を確保する。
図１４において、上記金属粒子５４の表面には上記主要領域を構成する金属よりもバンプのはんだと反応しにくい金属又は合金より成る金属被覆層５９が形成されている。なお、この金属被覆層５９に上記心材よりも酸化されにくい材料を用いた場合にはニッケル等の心材の表面酸化等を防止して電気的接触を改善する効果を持つ。
上記はんだバンプ５３形成用のはんだ材料としては、共晶はんだ（たとえば組成６２Ｓｎ／９５Ｐｂ、融点摂氏１８３度）、錫銀はんだ（たとえば組成９６．５Ｓｎ／３．５Ａｇ、融点摂氏２２１度）、又は高温はんだ（たとえば組成５Ｓｎ／９５Ｐｂ、融点摂氏約３１０度）等が最適である。
上記はんだ層５５形成用のはんだ材料としては、メッキによる錫はんだ（たとえば組成１００％Ｓｎ、融点摂氏２３２度）、高温はんだ（たとえば組成５Ｓｎ／９５Ｐｂ、融点摂氏約３１０度）、錫銀はんだ（たとえば組成９６．５Ｓｎ／３．５Ａｇ、融点摂氏２２１度）等が最適である。
バーンインテストは、たとえば摂氏１２５度程度の温度で通常よりも１割程度高い電源電圧を供給して（ある種のストレスを加えて）行われる。また必要に応じて熱サイクル等も適用される。
なお、バーンインテスト後には被検査集積回路パッケージ等と検査装置側パッケージは機械的に分離される。すなわち機械的押しつけや一時的接着のための接着剤を除去することにより、電気的接触が解除される。このときバンプの損傷は加熱して物理的に融合させたときに比較して小さいので、そのまま又は適切な回復処理の後、最終製品等に製品として実装することができる。
上記金属粒子主要領域の金属すなわち、心材としては、たとえばニッケル、チタン、クロム、コバルト、鉄、銅、タングステン、又はモリブデン、或いはこれらの少なくとも一つを主要成分とする合金等を使用することができる。また、金属被覆層５９の材料としてはロジウム、金、銀、錫、鉛、インジウム、白金、又はパラジウム、或いはこれらの少なくとも一つを主要成分とする合金等を使用することができる。
（実施の形態１５）
以上の各実施の形態において、製造処理又は測定対象となるパッケージの構造についてより詳しく説明する。
図１５において、配線シート６２の上面に半導体チップ６０が固着されており、周辺の枠体６１で補強された部分には半導体チップ６０の各端子と配線シート６２を介して電気的に接続されたはんだバンプ５３が形成されている。
図１６において、半導体チップ６０のデバイス形成面上に各端子６３はポリイミド多層配線６４を介して外部パッド６５と電気的に接続されており、その各外部パッド６５上にはんだバンプ５３が形成されている。
図１７において、半導体チップ６０のデバイス形成面上の各端子６６上にははんだバンプ５３が形成されている。
図１８において、多層配線基板６９の上面には半導体チップ６０がデバイス面を上にして固着されており、半導体チップ６０のデバイス形成面上の各端子６６（図１７参照）はボンディングワイヤ６８等を介して多層配線基板６９と電気的に接続されており、更に多層配線基板６９を介してその対応する各外部パッド上に形成されたはんだバンプ５３と電気的に接続されている。上記半導体チップ６０とボンディングワイヤ６８はレンジ６７により封止されている。
本発明のバーンイン工程は、以上のような少なくとも外部端子がはんだバンプ５３のごとく酸化されやすいボール状の金属端子で作られた半導体集積回路装置全般に適用可能である。更に、ボールピッチ（バンプピッチ）が１ｍｍから０．５ｍｍ前後又はそれ以下の微細ピッチ製品に適用して特に有効である．
以上、本発明者によってなされた発明を発明の実施の形態１〜１５に基づき具体的に説明したが、本発明は前記発明の実施の形態１〜１５に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
たとえば、図８に示すバーンインボード３１では、ソケット２５が１６個搭載されている場合を説明したが、その搭載数は１６個に限定されるものではなく、１個または１６個以外の複数個であってもよい。
産業上の利用可能性
本発明によれば、以下の効果が得られる。
（１）接続端子と拡大回路を一体化し、従来の測定系の端子とフィルム上導体とが分離していた場合と比較して、位置合わせ精度が向上する。これは、分離している場合は各々の位置合わせが必要となるため、そこで位置ズレが発生する。また、フィルム等を用いると、それ自体のズレ、変形があり、繰り返し使用により精度は大幅に低減する。更にバーンインの様に温度を掛ける場合には、設定時に位置ずれが無くても、構成部品が多い場合は熱膨張の差から位置ズレが生じる。このためこの構成を採用することにより、従来限界とされてきた０．５ｍｍピッチ以下の微細ピッチのＢＧＡ，ＣＳＰに対応できる。
（２）このことは、パッケージ形態、パッケージの有無に依存しないため、ベアチップの検査、バーンイン等にも適用できる。
（３）接続端子には、はんだ等より固い金属粒子を用いているため、はんだボールとの接触時に粒子の角がはんだボール表面の酸化膜を破りその新生面と金属粒子が接触するため、確実な電気接続を確保することができる。また、上記（１）の理由から、接続部の位置精度が高いことから、バーンイン時にオープンあるいはショート等が接続部で発生しにくいため、はんだボールとの電気的接触を確実にとれる。
（４）ソケット構成としては、接続端子と拡大回路を一体化し、他の加圧部、ガイド部を別構成としている。拡大回路等の電気的部分は、従来の生産性の高い露光・現像方式で回路を形成できる。また、加圧部等は従来の生産性の高いモールド技術で製造できる。本発明の接続部分も、生産性の高い印刷技術で製造できる。この為、従来、電気的部分と機械的部分を混然と複雑な方式で製造していた場合と比較して、製造コスト低減が図れる。また、端子数、形状等が異なる場合には従来、個々に製造していたソケットを、例えば端子ピッチが同じであれば、同じ拡大回路を使える等の対応が容易であるので、個々のパッケージに対して個々のソケットを製造する必要がないため、ソケットの低コスト化が容易に図れる。
（５）上記（１）及び（３）の理由により、確実な検査が実施できることにより、製品信頼性が向上する。
（６）上記（４）の理由により、従来方式のソケットで対応した場合には、非常に高価なソケットを準備しなければならない点と比較すると、製品の低コスト化が図れる。
（７）金属粒子の平均粒径を３μｍから５０μｍ（更に望ましくは１０μｍから４０μｍ）とすることにより、接続信頼性の向上を図ることができる。即ち、平均粒径を３μｍ未満にすると、被接続端子に用いるはんだバンプ等の表面の酸化膜を破る効果が減り、被接続端子との接続信頼性が悪くなる。また、平均粒径が５０μｍを越えると、接続端子間の短絡が発生し易くなる。しかし、十分な注意をすれば平均粒径が５０μｍを越える金属粒子の使用も可能であることは言うまでもない。
【図１】
0003741222.tif 000002
【図２】
0003741222.tif 000003
【図３】
0003741222.tif 000004
【図４】
0003741222.tif 000005
【図５】
0003741222.tif 000006
【図６】
0003741222.tif 000007
【図７】
0003741222.tif 000008
【図８】
0003741222.tif 000009
【図９】
0003741222.tif 000010
【図１０】
0003741222.tif 000011
【図１１】
0003741222.tif 000012
【図１２】
0003741222.tif 000013
【図１３】
0003741222.tif 000014
【図１４】
0003741222.tif 000015
【図１５】
0003741222.tif 000016
【図１６】
0003741222.tif 000017
【図１７】
0003741222.tif 000018
【図１８】
0003741222.tif 000019