(57)【特許請求の範囲】
【請求項１】
差動増幅段と、該差動増幅段の正相側出力端子と逆相側出力端子にそれぞれ接続されたエミッタフォロワからなる一対の出力バッファとを備え、前記出力バッファのうち一方の出力バッファを構成するエミッタフォロワ・トランジスタのエミッタと一方の出力端子との間に抵抗が挿入され、上記差動増幅段の差動入力に極性反転が生じても極性反転が生じない差動電圧を出力するように、上記差動増幅段に流れる電流および上記出力バッファに流れる電流の値と上記差動増幅段の負荷抵抗および上記挿入抵抗の値が設定されていることを特徴とする増幅回路。
【請求項２】
上記エミッタフォロワ・トランジスタのエミッタと一方の出力端子との間に挿入された上記抵抗の抵抗値が、上記差動増幅段を流れる電流と負荷抵抗の抵抗値との積が上記エミッタフォロワに流れる電流と上記挿入抵抗の抵抗値との積と等しくなるように設定されていることを特徴とする請求項１に記載の増幅回路。
【請求項３】
上記一対の出力バッファはそれぞれエミッタフォロワが２段接続されてなり、上記抵抗を挿入した側の出力バッファの２段目エミッタフォロワを構成するトランジスタの面積が、上記抵抗を挿入しない側の出力バッファの２段目エミッタフォロワを構成するトランジスタの面積より小さく設定されていることを特徴とする請求項２に記載の増幅回路。
【請求項４】
上記エミッタフォロワ・トランジスタのエミッタと一方の出力端子との間に挿入された上記抵抗の抵抗値と、上記差動増幅段の負荷抵抗の抵抗値とが同一に設定され、かつ、上記差動増幅段に流れる電流と上記エミッタフォロワに流れる電流とが同一に設定されていることを特徴とする請求項２または３に記載の増幅回路。
【請求項５】
上記エミッタフォロワ・トランジスタのエミッタと一方の出力端子との間に挿入された上記抵抗と同じ抵抗値を有する抵抗を、他方の側の出力バッファを構成するエミッタフォロワ・トランジスタのエミッタと他方の出力端子との間に挿入し、正相側と逆相側のエミッタフォロワ・トランジスタのコレクタ・エミッタ間電圧が等しくなるようにしたことを特徴とする請求項２、３または４に記載の増幅回路。
【請求項６】
複数のエミッタフォロワ段からなる上記一対の出力バッファのうち一方の出力バッファの２段目エミッタフォロワには、該２段目エミッタフォロワを構成するトランジスタのコレクタ側に１段目エミッタフォロワのトランジスタと一方の出力端子の間に挿入した上記抵抗と同一の抵抗値を有する抵抗を挿入し、また上記一対の出力バッファのうち他方の出力バッファの２段目エミッタフォロワには、該２段目エミッタフォロワを構成するトランジスタのエミッタ側に１段目エミッタフォロワのトランジスタと出力端子の間に挿入した上記抵抗と同一の抵抗値を有する抵抗を挿入し、正相側と逆相側の２段目エミッタフォロワ・トランジスタのコレクタ・エミッタ間電圧が互いに等しくなるようにしたことを特徴とする請求項５に記載の増幅回路。
【請求項７】
エミッタ結合された第１および第２の差動トランジスタ対と、その共通エミッタ側に接続された第３の差動トランジスタ対と、前記第３の差動トランジスタ対の共通エミッタ端子に接続された電流源と、を備え、上記第１および第２の差動トランジスタ対の各ベース端子に印加される一対の制御電圧に応じて利得が変化する利得可変型増幅回路と、請求項１から請求項６のいずれかに記載の増幅回路と、が１つの半導体基板上に形成され、
上記増幅回路の差動出力が上記利得可変増幅回路に対する利得制御電圧として上記第１および第２の差動トランジスタ対の対応するトランジスタのベース端子にそれぞれ入力されていることを特徴とする半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路技術さらには利得可変型増幅回路に適用して有効な技術に関し、例えばギルバート回路を用いた利得可変アンプおよびその制御電圧発生回路に利用して有効な技術に関する。
【０００２】
【従来の技術】
従来、ギルバート回路を用いた利得可変アンプとして図６に示すような回路が知られている。図６のアンプは、エミッタ結合され利得制御電圧Ｖｇｃ，／Ｖｇｃをベースに受けるようにされた２組の差動トランジスタ対Ｑ１，Ｑ２とＱ３，Ｑ４の共通エミッタ側に、エミッタ結合された入力用差動トランジスタ対Ｑ５，Ｑ６を縦積みにして接続し、この下段の差動トランジスタ対Ｑ５，Ｑ６の共通エミッタ端子に定電流用トランジスタＱ７を接続するとともに、上段の差動トランジスタＱ１，Ｑ３と並列にＱ２，Ｑ４のベース電位と同一の利得制御電圧Ｖｇｃ，／Ｖｇｃをベースに受けるトランジスタＱ８，Ｑ９を設けたものである。
【０００３】
上記利得可変アンプは、正相と逆相の制御電圧Ｖｇｃ，／Ｖｇｃによって利得が制御されその利得と制御電圧の関係が１価関数となる。つまり、制御電圧が決まると利得が一義的に決定されるため発振しにくいという利点がある。しかし、図６のアンプは、電流経路が複雑になっているため、電流分配率が大きくなり、位相の回りが大きくなって各利得間における入出力信号の位相変化が大きくなってしまう。
【０００４】
また、一般に、利得可変アンプは使用利得の全域において、平坦な周波数特性を持つ必要がある。そのため、位相変化の大きな図６のアンプは不利となる。特に、高周波、広帯域を必要とするアンプに適用する場合、図６のアンプは不利である。
【０００５】
そこで、本発明者等は電流経路が単純な図７に示すようなアンプについて検討した。図７のアンプは、図６のアンプにおいて上段の差動トランジスタＱ１，Ｑ３と並列に設けられているトランジスタＱ８，Ｑ９を省略したもので、電流経路が図６のアンプに比して単純であるため、各利得間での入出力信号の位相変化を小さくすることができる。従って、図７のアンプは、使用利得における利得の周波数特性を平坦にするのに有利となる。しかし、図７のアンプは、利得と制御電圧の関係が２価関数であるため、負帰還による制御を行なう場合、所望の利得に収束しなくなって発振するおそれがある。また、差動信号で与えられる制御電圧Ｖｇｃ，／Ｖｇｃの絶対値が等しくなるとアンプが非平衡状態となってしまうという欠点がある。
【０００６】
さらに、外部からの制御電圧の調整により利得可変アンプの利得制御を行なう場合、従来の方式ではいずれも利得が小さくなると制御電圧の電位差が数ｍＶと小さくする必要があるため、正確に制御することが困難となる。
【０００７】
【発明が解決しようとする課題】
位相変化を小さくし、使用利得の全域において平坦な周波数特性を実現する観点からは図７に示す利得可変アンプを用いることが有利であるが、図７のアンプ場合、利得と制御電圧の関係が２価関数となってしまう。負帰還により利得を制御する場合、利得と制御電圧の関係が１価関数でなければ所望の利得に収束しない。利得と制御電圧の関係を１価関数にする為には、制御電圧の極性反転を防止し、かつ、利得制御電圧の正相と逆相が等しくなることを防止する必要がある。また、利得が小さい場合の制御電圧を正確に発生する必要がある。つまり、出力レベルが等しくなることなく極性反転の生じない制御回路が必要となる。
【０００８】
本発明の目的は、使用利得の全域において平坦な周波数特性を持つとともに、負帰還制御を行なう場合にも発振せず安定した利得が得られ、かつ十分に小さな利得まで制御可能な利得可変アンプを提供することにある。
【０００９】
本発明の他の目的は、利得可変アンプを負帰還制御する場合にも発振せず安定した利得が得られ、かつ利得が小さい場合にも十分に制御可能な制御電圧を発生する利得可変アンプ用制御電圧発生回路を提供することにある。
【００１０】
この発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添附図面から明らかになるであろう。
【００１１】
【課題を解決するための手段】
本願において、開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【００１２】
すなわち、利得可変アンプとして、互いに絶対値が等しく極性の異なる一対の制御電圧（Ｖｇｃ，／Ｖｇｃ）が入力された場合に利得と制御電圧との関係が２価関数で表される図７のようなギルバート回路を用いるとともに、その利得制御電圧として極性が異なり絶対値が等しい電圧（Ｖｇｃ，／Ｖｇｃ）の代わりに絶対値が等しくならずかつ平均電圧を中心に対称で極性反転しない一対の電圧を用いて上記利得可変アンプを制御するようにした。
【００１３】
上述した手段によれば、いかなる信号が入力された場合も、出力の極性反転が生じることなく、かつ、出力レベルが同一となる事態が発生しない。そのため、使用利得の全域において平坦な周波数特性を持つとともに、負帰還制御を行なう場合にも発振せず安定した利得が得られるようになる。
【００１４】
また、上記制御電圧を発生する回路として、一般的な差動増幅段とエミッタフォロワが２段接続されてなる出力バッファとで構成される増幅回路を用いるとともに、一方の側の出力バッファ（逆相側出力バッファ）の１段目エミッタフォロワ・トランジスタのエミッタと出力ノードとの間に、上記差動増幅段を構成する負荷抵抗と同一抵抗値を有する抵抗を挿入するようにした。
【００１５】
これによって、同極性で所定の傾きをもって変化するつまり絶対値が等しくならずかつ平均電圧を中心に対称で極性反転しない一対の制御電圧を利得可変アンプに与えることが可能となる。その結果、利得可変アンプを制御する場合に発振せず安定した利得が得られるようになる。
【００１６】
さらに、出力バッファの２段目エミッタフォロワ・トランジスタの大きさを、上記抵抗挿入側よりも、抵抗未挿入側のトランジスタの方が大きくなるように設計する。
【００１７】
これによって、利得可変アンプに印加する制御電圧の最小レベルを、バイポーラ・トランジスタのベース・エミッタ間電圧で決定することができ、極性反転が生じることなくかつ微小な電位差を有する電圧を利得可変アンプに与えることが可能となる。
【００１８】
また、上記制御電圧発生回路において、差動増幅段の電流値と１段目エミッタフォロワの電流値とを等しくし、かつ差動増幅段の負荷抵抗と上記１段目エミッタフォロワ挿入抵抗の抵抗値を等しく設定する。これによって、素子ばらつきに伴う極性反転の可能性を小さくできる。
【００１９】
さらに、正相側および逆相側の出力バッファのうち、抵抗未挿入の側の出力バッファの１段目エミッタフォロワ・トランジスタと電流源との間に、上記挿入抵抗と同一の値をもつ抵抗を挿入したり、各出力バッファの２段目のエミッタフォロワ・トランジスタのコレクタ・エミッタ間電圧が正相と逆相で等しくなるように、それぞれのトランジスタのエミッタ側およびコレクタ側に抵抗を挿入するようにしてもよい。これによって、回路の正相側と逆相側のバランスを改善することができる。
【００２０】
【発明の実施の形態】
以下、本発明の一実施例を、図面を参照しながら詳細に説明する。
【００２１】
図１は、本発明を適用して好適な利得可変アンプの一実施例を示す。
【００２２】
図１の利得可変アンプは、図７に示されているアンプと同一の構成を有する。すなわち、エミッタ結合された２組の差動トランジスタ対Ｑ１，Ｑ２とＱ３，Ｑ４の共通エミッタ側に、エミッタ結合された差動トランジスタ対Ｑ５，Ｑ６を縦積みにして接続し、この下段の差動トランジスタ対Ｑ５，Ｑ６の共通エミッタ端子に定電流用トランジスタＱ７を接続している。そして、上記上段差動トランジスタＱ１，Ｑ４のベースに利得制御電圧Ｖｇｃ１が、またＱ２，Ｑ３のベースには利得制御電圧Ｖｇｃ２が印加されその利得が制御電圧に応じて変化されるように構成されている。これによって、上記下段差動トランジスタＱ５，Ｑ６のベースに入力される信号ＩＮ，／ＩＮが上記利得に応じた増幅率に従って増幅され、Ｑ１，Ｑ２のコレクタに接続された出力端子ＯＵＴ，／ＯＵＴより出力される。
【００２３】
ここで、上記利得制御電圧Ｖｇｃ１，Ｖｇｃ２は、図２に示すように、絶対値が等しくならずかつ平均電圧を中心に対称で極性反転しない電圧であり、以下に説明するような回路により形成される。
【００２４】
図３は、図１の利得可変アンプに印加される上記一対の利得制御電圧Ｖｇｃ１，Ｖｇｃ２を発生する制御電圧発生回路の一実施例を示す。
【００２５】
図３に示す制御電圧発生回路は、エミッタが結合された一対の差動トランジスタＱ１１，Ｑ１２と、Ｑ１１，Ｑ１２のコレクタ端子に接続された抵抗Ｒ１，Ｒ２と、Ｑ１１，Ｑ１２の共通エミッタ端子に接続された定電流用トランジスタＱ１３とからなる差動増幅段１１と、エミッタフォロワが２段接続されてなる出力バッファ１２，１３とで構成されている。
【００２６】
図３において、Ｑ２１は逆相出力側Ｖｇｃ２の１段目のエミッタフォロワ１２を構成するトランジスタ、Ｑ２２はその２段目のエミッタフォロワを構成するトランジスタ、さらにＱ２３，Ｑ２４は上記エミッタフォロワ・トランジスタＱ２１，Ｑ２２のエミッタ側に接続された定電流用トランジスタである。また、Ｑ３１は正相出力側Ｖｇｃ１の１段目のエミッタフォロワ１３を構成するトランジスタ、Ｑ３２はその２段目のエミッタフォロワを構成するトランジスタ、さらにＱ３３，Ｑ３４は上記エミッタフォロワ・トランジスタＱ３１，Ｑ３２のエミッタ側に接続された定電流用トランジスタである。
【００２７】
図３の実施例の回路においては、逆相出力側の出力バッファ１２の１段目のエミッタフォロワを構成するトランジスタＱ２１のエミッタと出力ノードとの間に抵抗Ｒ３が挿入されている。挿入抵抗Ｒ３の抵抗値は、
差動増幅段の電流Ｉ１×負荷抵抗＝エミッタフォロワの電流Ｉ２×挿入抵抗
の条件を満たすように決定される。これによって、この実施例の回路の入出力特性は、抵抗Ｒ３が挿入されない場合は図２に破線Ｂで示すような正相側出力Ｖｇｃ１と平均電圧を中心として極性反転するように変化する逆相側出力Ｖｇｃ２が、全体的にΔＶだけ下方へシフトして実線Ａのように平均電圧を中心として極性反転しない信号となる。
【００２８】
さらに、この実施例においては、出力バッファ１２，１３を構成する２段目のエミッタフォロワ・トランジスタＱ２２，Ｑ３２のエミッタ面積の大きさが、上記抵抗挿入側のトランジスタＱ２２の方が抵抗未挿入側のトランジスタＱ３２よりも小さくなるように形成されている。
【００２９】
このように出力トランジスタＱ２２のエミッタ面積をＱ３２よりも小さくすることにより、Ｑ２２の電流密度をＱ３２の電流密度よりも大きくすることができ、それによって、Ｑ２２のベース・エミッタ間電圧ＶBEはＱ３２のそれより大きくされる。このベース・エミッタ間電圧の差が最小出力電圧を決定するため、極性の反転が生じることなくかつ１０ｍＶ以下の最小発生電圧を発生できる。
この最小電圧δＶは以下の式で決定される。すなわち、
最小電圧δＶ=(kT/q)*ln(I/Is)
である。なお、上式において、kはボルツマン定数、Tは温度、qは電荷、Iはエミッタ電流、Isは飽和電流である。
【００３０】
さらに、図３の実施例回路において、差動増幅段の定電流Ｉ０が１段目エミッタフォロワの電流Ｉ２に等しく、かつ、差動アンプの負荷抵抗Ｒ１，Ｒ２の抵抗値が挿入抵抗Ｒ３の抵抗値と等しい、という条件を加えることにより、素子ばらつきによる極性反転の可能性を小さくできる。これは、半導体集積回路技術により上記制御電圧発生回路および利得可変アンプを半導体集積回路として実現する場合には特に有効となる。
【００３１】
図４は、利得制御電圧発生回路の第２の実施例を示す。この実施例の回路は、図３に示す制御電圧発生回路において、抵抗未挿入側の出力バッファ１３の１段目エミッタフォロワトランジスタＱ３１のエミッタと定電流用トランジスタＱ３３との間に、上記挿入抵抗Ｒ３と同一の抵抗値をもつ抵抗Ｒ４を挿入するようにしたものである。これにより、正相と逆相の出力バッファ１２，１３のエミッタフォロワ・トランジスタＱ２１とＱ３１のコレクタ・エミッタ間電圧が等しくなり、回路のバランスが良好となる。この場合、正相と逆相の出力バッファは全く同一ではなく、逆相側出力バッファ１２では挿入抵抗Ｒ３で電圧降下した電位が２段目エミッタフォロワ・トランジスタＱ２２のベースに印加され、正相側出力バッファ１３では挿入抵抗Ｒ４で電圧降下されない電位（トランジスタＱ３１のコレクタ電位）が２段目エミッタフォロワ・トランジスタＱ３２のベースに印加される。
【００３２】
図５は、利得制御電圧発生回路の第３の実施例を示す。この実施例の回路は、各出力バッファ１２，１３の２段目のエミッタフォロワ・トランジスタＱ２２のコレクタ側およびＱ３２のエミッタ側にそれぞれ上記負荷抵抗Ｒ１，Ｒ２と同一抵抗値の抵抗Ｒ５，Ｒ６を挿入したものである。これによって、各出力バッファ１２，１３の２段目のエミッタフォロワ・トランジスタＱ２２とＱ３２のコレクタ・エミッタ間電圧が正相側と逆相側で等しくなり、回路の正相側と逆相側のバランスをさらに改善することができる。
【００３３】
しかも、上記工夫により、実施例のように電流源をトランジスタＱ１３，Ｑ２３，Ｑ２４，Ｑ３３，Ｑ３４で構成した場合、各電流源トランジスタのコレクタ・エミッタ間電圧が等しくなるため、この点においても回路のバランスが改善される。これは、一般的にばらつきの大きい半導体集積回路においては、特に有効となる。
【００３４】
以上説明したように、上記実施例は、利得可変アンプとして、互いに絶対値が等しく極性の異なる一対の制御電圧（Ｖｇｃ，／Ｖｇｃ）が入力された場合に利得と制御電圧との関係が２価関数で表されるようなギルバート回路を用い、その利得制御電圧として極性が異なり絶対値が等しい電圧（Ｖｇｃ，／Ｖｇｃ）の代わりに絶対値が等しくならずかつ平均電圧を中心に対称で極性反転しない一対の電圧を用いて上記利得可変アンプを制御するようにしたので、いかなる信号が利得可変アンプに入力された場合も、出力の極性反転が生じることなく、かつ、出力レベルが同一となる事態が発生しない。そのため、使用利得の全域において平坦な周波数特性を持つとともに、負帰還制御を行なう場合にも発振せず安定した利得が得られるようになるという効果がある。
【００３５】
また、上記制御電圧を発生する回路として、一般的な差動増幅段とエミッタフォロワが２段接続されてなる出力バッファとで構成される増幅回路を用いるとともに、一方の側の出力バッファ（逆相側出力バッファ）の１段目エミッタフォロワ・トランジスタのエミッタと出力ノードとの間に、上記差動増幅段を構成する負荷抵抗と同一抵抗値を有する抵抗を挿入するようにしたので、絶対値が等しくならずかつ平均電圧を中心に対称で極性反転しない一対の制御電圧を利得可変アンプに与えることが可能となる。その結果、利得可変アンプを制御する場合に発振せず安定した利得が得られるようになるという効果がある。
【００３６】
さらに、出力バッファの２段目エミッタフォロワ・トランジスタの大きさを、上記抵抗挿入側よりも、抵抗未挿入側のトランジスタの方が大きくなるようにしたので、利得可変アンプに印加する制御電圧の最小レベルを、バイポーラ・トランジスタのベース・エミッタ間電圧で決定することができ、極性反転が生じることなくかつ微小な電位差を有する電圧を利得可変アンプに与えることが可能となるという効果がある。
【００３７】
また、上記制御電圧発生回路において、差動増幅段の電流値と１段目エミッタフォロワの電流値とを等しくし、かつ差動増幅段の負荷抵抗と上記１段目エミッタフォロワ挿入抵抗の抵抗値を等しくなるように設定したので、素子ばらつきに伴う極性反転の可能性を小さくできるという効果がある。
【００３８】
さらに、正相側および逆相側の出力バッファのうち、抵抗未挿入の側の出力バッファの１段目エミッタフォロワ・トランジスタと電流源との間に、上記挿入抵抗と同一の値をもつ抵抗を挿入したり、各出力バッファの２段目のエミッタフォロワ・トランジスタのコレクタ・エミッタ間電圧が正相と逆相で等しくなるように、それぞれのトランジスタのエミッタ側およびコレクタ側に抵抗を挿入するようにしたので、回路の正相側と逆相側のバランスを改善することができるという効果がある。
【００３９】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。例えば、前記実施例においては、出力レベルをシフトするためエミッタフォロワに挿入する抵抗を逆相側の出力バッファに設けるようにしたが、上記挿入抵抗を正相側の出力バッファに設けることも可能である。また、前記実施例では、出力バッファ１２，１３を、エミッタフォロワを２段接続して構成しているが、エミッタフォロワの段数は２段に限定されず、１段あるいは３段以上であってもよい。
【００４０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野である利得可変アンプおよびその制御電圧発生回路に適用した場合について説明したが、この発明はそれに限定されるものでなく、いかなる信号が入力された場合も出力の極性反転が生じず、かつ出力が同一レベルになってはならない回路を構成する場合に適用可能である。
【００４１】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
【００４２】
すなわち、ギルバート回路からなる利得可変アンプの利得と制御電圧の関係を１価関数とすることが可能となり、使用利得の全域において平坦な周波数特性を持つとともに、負帰還制御を行なう場合にも発振せず安定した利得が得られ、かつ十分に小さな利得まで制御可能な利得可変アンプを実現することができる。
【図面の簡単な説明】
【図１】本発明を適用して好適な利得可変アンプの一実施例を示す回路図。
【図２】本発明に係る利得可変アンプの制御電圧発生回路における入出力電圧特性を示すグラフ。
【図３】本発明に係る利得可変アンプの制御電圧発生回路の一実施例を示す回路図。
【図４】本発明に係る利得可変アンプの制御電圧発生回路の他の実施例を示す回路図。
【図５】本発明に係る利得可変アンプの制御電圧発生回路の他の実施例を示す回路図。
【図６】従来の利得可変アンプの構成例を示す回路図。
【図７】本発明に先立って検討した利得可変アンプの構成例を示す回路図。
【符号の説明】
１１  差動増幅段
１２  逆相側出力バッファ
１３  正相側出力バッファ
Ｑ１１，Ｑ１２  差動トランジスタ
Ｑ２１，Ｑ３１  エミッタフォロワ・トランジスタ
Ｒ３  挿入抵抗
【図１】
0003750884.tif 000002
【図２】
0003750884.tif 000003
【図３】
0003750884.tif 000004
【図４】
0003750884.tif 000005
【図５】
0003750884.tif 000006
【図６】
0003750884.tif 000007
【図７】
0003750884.tif 000008