(57)【特許請求の範囲】
【請求項１】
ＲＡＭの全アドレスに対し診断を行うＲＡＭ診断手段と、
ＲＡＭ診断の診断結果をフラグとして、当該診断を行ったＲＡＭの互いに異なる２つのアドレスであって、かつワード線が異なるアドレスの、互いに異なる位置のビットに２重に書込む診断結果書込み手段と、
２重に書込まれた診断結果のフラグを読込んで少なくとも一方が故障有りのフラグのときにフェイルセーフ処理を行わせるフェイルセーフ処理手段と、
を含んで構成されるＲＡＭの診断装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、自動車用エンジンなどにおいて各種電子制御機器の制御用マイコンに使用されるＲＡＭの診断装置に関する。
【０００２】
【従来の技術】
従来より、自動車用エンジンの制御装置においては、制御用マイコンのＣＰＵの自己診断の他、ＣＰＵによるＲＯＭ、ＲＡＭ等の診断を行っている。
ＲＡＭ診断は、所定診断タイミング毎に、例えば４バイト分ずつの診断対象ＲＡＭに対し、リード・ライトチェックを行い、故障（ＮＧ）を検出した場合に、診断結果を、フラグとして、ＲＡＭの所定のアドレスに書込んでいる。
【０００３】
そして、この診断結果のフラグを読込んで、故障有りのフラグのときに、制御対象機器の電源ＯＦＦ等のフェイルセーフ処理を行わせるようにしている。
【０００４】
【発明が解決しようとする課題】
しかしながら、このような従来のＲＡＭの診断装置にあっては、診断結果のフラグ自身が故障した場合、ＲＡＭ診断で故障を検出しても、フェイルセーフ処理に移行できないという問題点があった。
本発明は、このような従来の問題点に鑑み、ＲＡＭ診断で故障を検出した場合に、確実にフェイルセーフ処理に移行できるようにすることを目的とする。
【０００５】
このため、請求項１に係る発明では、図１に示すように、ＲＡＭの全アドレスに対し診断を行うＲＡＭ診断手段と、ＲＡＭ診断の診断結果をフラグとして、当該診断を行ったＲＡＭの互いに異なる２つのアドレスに２重に書込む診断結果書込み手段と、２重に書込まれた診断結果のフラグを読込んで少なくとも一方が故障有りのフラグのときにフェイルセーフ処理を行わせるフェイルセーフ処理手段と、を設けて、ＲＡＭの診断装置を構成する。
【０００６】
また、ビット線故障に対応するため、２重に持つフラグのビット割付けは別々にするのがよい。このため、前記診断結果書込み手段は、ＲＡＭの互いに異なる２つのアドレスで、互いに異なる位置のビットに２重に書込むことを特徴とする。
また、ワード線故障に対応するため、２重に持つフラグのアドレス割付けは所定間隔ずらして配置するのがよい。このため、前記診断結果書込み手段は、ＲＡＭの互いに異なる２つのアドレスで、かつワード線のアドレス間隔以外の間隔を有するアドレス、言い換えれば、ＲＡＭの互いに異なる２つのアドレスで、かつワード線が異なるアドレスに２重に書込むことを特徴とする。
【０００７】
【発明の効果】
請求項１に係る発明によれば、ＲＡＭ診断の診断結果を２重に持ち、２重に持った診断結果のＯＲによってフェイルセーフ処理に移行するようにしたため、ＲＡＭ診断で故障を検出した場合に、確実にフェイルセーフ処理に移行することができるという効果が得られる。
【０００８】
また、診断結果をフラグとして、ＲＡＭの互いに異なる２つのアドレスであって、かつワード線が異なるアドレスの、互いに異なる位置のビットに２重に書込むため、ビット線故障に対応できると共に、ワード線故障にも対応できる。
【０００９】
【発明の実施の形態】
以下に本発明の一実施形態について説明する。
図２は制御用マイコンのＣＰＵにより実行されるＲＡＭ診断のフローチャートであり、例えば４バイト分ずつの診断対象ＲＡＭに対して行う診断内容を示している。本フローがＲＡＭ診断手段に相当する。
【００１０】
ステップ１（図にはＳ１と記す。以下同様）では、診断対象ＲＡＭアドレスを参照する。尚、診断対象ＲＡＭアドレスは、１フロー毎に、４バイト分ずつの診断対象ＲＡＭに対して診断を行って、最終的にＲＡＭの全アドレスに対して診断を行うように、別途設定される（初期設定後は、１フロー毎にインクリメントされる）。
【００１１】
ステップ２では、診断対象ＲＡＭアドレスに基づく診断対象ＲＡＭのデータをバッファに退避する。
ステップ３では、診断対象ＲＡＭに例えばＡＡＡＡＡＡＡＡｈ（４バイトデータ）を格納する。
ステップ４では、診断対象ＲＡＭのデータをテンポラリ（ＣＰＵ側の一時レジスタ）にコピーする。
【００１２】
ステップ５では、テンポラリのデータをビット反転する。これにより、ＡＡＡＡＡＡＡＡｈの場合、５５５５５５５５ｈとなる。
ステップ６では、診断対象ＲＡＭにテンポラリのデータを再格納する。
ステップ７では、診断対象ＲＡＭのデータとテンポラリのデータとの比較を行う。
【００１３】
この比較の結果、相違があった場合に、ＲＡＭ診断ＮＧとして、ステップ８で、ＲＡＭの第１の所定アドレスにＮＧフラグ１（＝１）をセットし、また、ステップ９で、ＲＡＭの第２の所定アドレスにＮＧフラグ２（＝１）をセットする。
ステップ１０では、診断対象ＲＡＭにバッファのデータを復帰する。
ステップ１１では、診断対象ＲＡＭのデータとバッファのデータとの比較を行う。
【００１４】
この比較の結果、相違があった場合に、ＲＡＭ診断ＮＧとして、ステップ１２で、ＲＡＭの第１の所定アドレスにＮＧフラグ１（＝１）をセットし、また、ステップ１３で、ＲＡＭの第２の所定アドレスにＮＧフラグ２（＝１）をセットする。
ここで、特にステップ８，９，１２，１３の部分が診断結果書込み手段に相当する。
【００１５】
図３は制御用マイコンのＣＰＵにより実行されるフェイルセーフ処理のフローチャートである。本フローがフェイルセーフ処理手段に相当する。
ステップ２１では、ＲＡＭの第１の所定アドレスからＮＧフラグ１を読込む。
ステップ２２では、ＲＡＭの第２の所定アドレスからＮＧフラグ２を読込む。
ステップ２３では、ＮＧフラグ１＝１（故障有り）か否かを判定する。
【００１６】
ステップ２４では、ＮＧフラグ２＝１（故障有り）か否かを判定する。
これらの判定の結果、ＮＧフラグ１及びＮＧフラグ２の少なくとも一方が１（故障有りのフラグ）のときに、ステップ２５へ進んで、フェイルセーフ処理を行わせる。
フェイルセーフ処理としては、制御対象機器の電源ＯＦＦ等を行う。例えば、自動車用エンジンの制御装置で、電制スロットル弁を制御している場合は、電制スロットル弁のモータに対する電源回路のリレーをＯＦＦにする。リレーＯＦＦにより、電制スロットル弁はリターンスプリングの作用で、比較的低開度側のフェイルセーフ開度に固定され、エンジン出力が規制されるものの、最低限のリンプホーム運転が可能となる。
【００１７】
以上のように、ＲＡＭ診断の診断結果をフラグとしてＲＡＭの互いに異なる２つのアドレス（第１及び第２の所定アドレス）に２重に書込むようにし、２重に書込まれた診断結果のフラグを読込んで、少なくとも一方が故障有りのフラグのときにフェイルセーフ処理を行わせるため、ＲＡＭ診断でＮＧを検出した場合に、確実にフェイルセーフ処理に移行することができる。
【００１８】
ここで、ビット線故障に対応するため、２重に持つフラグのビット割付けは別々にする。すなわち、ＲＡＭ診断の診断結果をフラグとしてＲＡＭの互いに異なる２つのアドレスで、互いに異なる位置のビットに２重に書込む。
具体的には、図４を参照し、ＮＧフラグ１（＝１）を例えばアドレス００００ｈのｂｉｔ１に配置する場合、ＮＧフラグ２（＝１）を他のアドレスに配置したとしても、同じｂｉｔ１ではビット線故障の場合に同時に故障する可能性が高いので、他のアドレスの異なるビット、例えはｂｉｔ７に配置する。
【００１９】
また、ワード線故障に対応するため、２重の持つフラグのアドレス割付けは所定間隔ずらして配置する。すなわち、ＲＡＭ診断の診断結果をフラグとしてＲＡＭの互いに異なる２つのアドレスで、かつワード線のアドレス間隔（ワード線故障の場合に同じ故障の発生するアドレス間隔）以外の間隔を有するアドレスに２重に書込む。
【００２０】
具体的には、図４を参照し、ＮＧフラグ１（＝１）を例えばアドレス００００ｈに配置する場合、ＮＧフラグ２（＝１）を他のアドレスに配置したとしても、そのアドレス間隔が、ワード線のアドレス間隔（マイコンにより異なるが、例えば８０ｈ）に一致していると、ワード線故障の場合に同時に故障する可能性が高いので、ワード線のアドレス間隔以外の間隔になるように、ワード線のアドレス間隔が８０ｈの場合、アドレス０００２ｈ、００８２ｈなどに配置する。
【００２１】
尚、ＲＡＭ診断の方式自体については、図２の方式に限るものではなく、例えば、ステップ３を省略したリード・ライトチェックとしてもよい。すなわち、診断対象ＲＡＭアドレスを参照し（Ｓ１）、そのアドレスに基づく診断対象ＲＡＭのデータをバッファに退避し（Ｓ２）、診断対象ＲＡＭのデータをテンポラリにコピーし（Ｓ４）、テンポラリのデータをビット反転し（Ｓ５）、診断対象ＲＡＭにテンポラリのデータを格納し（Ｓ６）、診断対象ＲＡＭのデータとテンポラリのデータとの比較を行って（Ｓ７）、相違があった場合に、ＲＡＭ診断ＮＧとして、ＮＧフラグ１及びＮＧフラグ２をセットし（Ｓ８，Ｓ９）、診断対象ＲＡＭにバッファのデータを復帰し（Ｓ１０）、診断対象ＲＡＭのデータとバッファのデータとの比較を行って（Ｓ１１）、相違があった場合に、ＲＡＭ診断ＮＧとして、ＮＧフラグ１及びＮＧフラグ２をセットする（Ｓ１２，Ｓ１３）ようにしてもよい。
【図面の簡単な説明】
【図１】  本発明の構成を示す機能ブロック図
【図２】  本発明の一実施形態のＲＡＭ診断のフローチャート
【図３】  同上実施形態のフェイルセーフ処理のフローチャート
【図４】  ＮＧフラグのセット位置を説明するための図
【図１】
0003741873.tif 000002
【図２】
0003741873.tif 000003
【図３】
0003741873.tif 000004
【図４】
0003741873.tif 000005