(57)【特許請求の範囲】
【請求項１】
ポインタデ−タを初段の第１の記憶手段に入力し、前段の第１の記憶手段の出力を後段の第１の記憶手段が入力するように、直列に接続された複数の第１の記憶手段からなるシフトレジスタと、
前記複数の第１の記憶手段のそれぞれに対応して設けられた複数の第２の記憶手段と、
前記複数の第１の記憶手段のそれぞれに対応して設けられ、対応する前記第１の記憶手段からの出力に応じたタイミングで、シリアルデ−タを構成する複数の部分デ−タのうちの一の部分デ−タを対応する前記第２の記憶手段にそれぞれ供給する複数の切換手段と、
前記複数の第２の記憶手段のそれぞれに対応して設けられ、対応する前記第２の記憶手段に記憶された前記部分デ−タを用いて演算を行う複数の演算手段と
を具備し、
入力したシリアルデ−タに演算処理を施して出力する並列プロセッサ装置において、
前記ポインタデ−タを逐次転送する複数の前記第１の記憶手段と、該複数の前記第１の記憶手段に対応して設けられた前記第２の記憶手段および前記切換手段とを備える複数のブロックのデ−タ入力手段を構成し、
前記デ−タ入力手段における前記ポインタデ−タの入力時および出力時を検出する検出回路を設け、
この検出回路により検出された前記ポインタデ−タの入力時から出力時までの間のみ当該デ−タ入力手段とシリアルデ−タ入力線とを接続するスイッチ回路を設けた
並列プロセッサ装置。
【請求項２】
前記検出回路は、セット・リセット型のフリップフロップを有し、
前記フリップフロップは、前記デ−タ入力手段への前記ポインタデ−タの入力時に前記フリップフロップの出力レベルを一方のレベルとし、当該デ−タ入力手段からの前記ポインタデ−タの出力時に前記フリップフロップの出力レベルを他方のレベルとするよう構成されており、
前記スイッチ回路は、前記フリップフロップの出力レベルが一方のレベルの場合に当該デ−タ入力手段と前記シリアルデ−タ入力線とを接続する
請求項１記載の並列プロセッサ装置。
【請求項３】
前記検出回路は、前記デ−タ入力手段に前記ポインタデ−タが入力された場合に充電して出力レベルを一方のレベルとし、当該デ−タ入力手段から前記ポインタデ−タが出力された場合に放電して出力レベルを他方のレベルとする充放電回路を用いて構成されており、
前記スイッチは、前記充放電回路の出力レベルが一方のレベルの場合に当該デ−タ入力手段と前記シリアルデ−タ入力線とを接続する
請求項１記載の並列プロセッサ装置。
【請求項４】
前記検出回路の個数は、前記デ−タ入力手段の個数と等しい
請求項１記載の並列プロセッサ装置。
【請求項５】
前記シリアルデ−タは画像デ−タであり、
前記部分デ−タは画素デ−タである
請求項１記載の並列プロセッサ装置。
【請求項６】
ポインタデ−タを初段の第１の記憶手段に入力し、前段の第１の記憶手段の出力を後段の第１の記憶手段が入力するように、直列に接続された複数の第１の記憶手段からなるシフトレジスタと、
複数の演算手段と、
前記複数の演算手段のそれぞれに対応して設けられ、それぞれ対応する演算手段から演算結果を入力して記憶する複数の第２の記憶手段と、
前記複数の第１の記憶手段のそれぞれに対応して設けられ、対応する前記第１の記憶手段からの出力に応じたタイミングで、対応する前記第２の記憶手段から前記演算結果をシリアルデ−タ出力線に供給して、シリアルデ−タを生成する複数の切換手段と
を具備する並列プロセッサ装置において、
前記ポインタデ−タを逐次転送する複数の前記第１の記憶手段と、該複数の前記第１の記憶手段に対応して設けられた前記第２の記憶手段および前記切換手段とを備える複数のブロックのデ−タ出力手段を構成し、
前記デ−タ出力手段における前記ポインタデ−タの入力時および出力時を検出する検出回路を設け、
この検出回路により検出された前記ポインタデ−タの入力時から出力時までの間のみ当該デ−タ出力手段と前記シリアルデ−タ出力線とを接続するスイッチ回路を設けた
並列プロセッサ装置。
【請求項７】
前記検出回路はセット・リセット型のフリップフロップを有し、
前記フリップフロップは、前記デ−タ出力手段への前記ポインタデ−タの入力時に前記フリップフロップの出力レベルを一方のレベルとし、当該デ−タ出力手段からの前記ポインタデ−タの出力時に前記フリップフロップの出力レベルを他方のレベルとするよう構成されており、
前記スイッチ回路は、前記フリップフロップの出力レベルが一方のレベルの場合に当該デ−タ出力手段と前記シリアルデ−タ出力線とを接続する
請求項６記載の並列プロセッサ装置。
【請求項８】
前記検出回路は、前記デ−タ出力手段に前記ポインタデ−タが入力された場合に充電して出力レベルを一方のレベルとし、当該デ−タ出力手段から前記ポインタデ−タが出力された場合に放電して出力レベルを他方のレベルとする充放電回路を用いて構成されており、
前記スイッチ回路は、前記充放電回路の出力レベルが一方のレベルの場合に当該デ−タ出力手段と前記シリアルデ−タ出力線とを接続する
請求項６記載の並列プロセッサ装置。
【請求項９】
前記検出回路の個数は、前記デ−タ出力手段の個数と等しい
請求項６記載の並列プロセッサ装置。
【請求項１０】
前記シリアルデ−タは画像デ−タであり、
前記部分デ−タは画素デ−タである
請求項６記載の並列プロセッサ装置。
【請求項１１】
第１のポインタデ−タを初段の第１の記憶手段に入力し、前段の第１の記憶手段の出力を後段の第１の記憶手段が入力するように、直列に接続された複数の第１の記憶手段からなるシフトレジスタと、
前記複数の第１の記憶手段のそれぞれに対応して設けられた複数の第２の記憶手段と、
前記複数の第１の記憶手段のそれぞれに対応して設けられ、対応する前記第１の記憶手段からの出力に応じたタイミングで、シリアルデ−タを構成する複数の部分デ−タのうちの一の部分デ−タを対応する前記第２の記憶手段にそれぞれ出力する複数の第１の切換手段と、
前記複数の第２の記憶手段のそれぞれに対応して設けられ、対応する前記第２の記憶手段に記憶された前記部分デ−タを用いて演算を行う複数の演算手段と、
第２のポインタデ−タを初段の第３の記憶手段に入力し、前段の第３の記憶手段の出力を後段の第３の記憶手段が入力するように、直列に接続された複数の第３の記憶手段からなるシフトレジスタと、
前記複数の演算手段のそれぞれに対応して設けられ、それぞれ対応する演算手段から演算結果を入力して記憶する複数の第４の記憶手段と、
前記複数の第３の記憶手段のそれぞれに対応して設けられ、対応する前記第３の記憶手段からの出力に応じたタイミングで、対応する前記第４の記憶手段から前記演算結果をシリアルデ−タ出力線に出力して、シリアルデ−タを生成する複数の第２の切換手段と
を具備し、
入力したシリアルデ−タに演算処理を施して出力する並列プロセッサ装置において、
前記第１のポインタデ−タを逐次転送する複数の前記第１の記憶手段と、該複数の前記第１の記憶手段に対応して設けられた前記第２の記憶手段および前記第１の切換手段とを備える複数のブロックのデ−タ入力手段を構成し、
前記デ−タ入力手段における前記第１のポインタデ−タの入力時および出力時を検出する第１の検出回路を設け、
この第１の検出回路により検出された前記第１のポインタデ−タの入力時から出力時までの間のみ当該デ−タ入力手段とシリアルデ−タ入力線とを接続する第１のスイッチ回路を設け、
前記第２のポインタデ−タを逐次転送する複数の前記第３の記憶手段と、該複数の前記第３の記憶手段に対応して設けられた前記第４の記憶手段および前記第２の切換手段とを備える複数のブロックのデ−タ出力手段を構成し、
前記デ−タ出力手段における前記第２のポインタデ−タの入力時および出力時を検出する第２の検出回路を設け、
この第２の検出回路により検出された前記第２のポインタデ−タの入力時から出力時までの間のみ当該デ−タ出力手段と前記シリアルデ−タ出力線とを接続する第２のスイッチ回路を設けた
並列プロセッサ装置。
【請求項１２】
前記第１の検出回路はセット・リセット型の第１のフリップフロップを有し、
前記第１のフリップフロップは、前記デ−タ入力手段への前記第１のポインタデ−タの入力時に前記第１のフリップフロップの出力レベルを一方のレベルとし、当該デ−タ入力手段からの前記第１のポインタデ−タの出力時に前記第１のフリップフロップの出力レベルを他方のレベルとするよう構成されており、
前記第１のスイッチ回路は、前記第１のフリップフロップの出力レベルが一方のレベルの場合に当該デ−タ入力手段と前記シリアルデ−タ入力線とを接続し、
前記第２の検出回路はセット・リセット型の第２のフリップフロップを有し、
前記第２のフリップフロップは、前記デ−タ入力手段への前記第２のポインタデ−タの入力時に前記第２のフリップフロップの出力レベルを一方のレベルとし、当該デ−タ入力手段からの前記第２のポインタデ−タの出力時に前記第２のフリップフロップの出力レベルを他方のレベルとするよう構成されており、
前記第２のスイッチ回路は、前記第２のフリップフロップの出力レベルが一方のレベルの場合に当該デ−タ出力手段と前記シリアルデ−タ出力線とを接続する
請求項１１記載の並列プロセッサ装置。
【請求項１３】
前記第１の検出回路は、前記デ−タ入力手段に前記第１のポインタデ−タが入力された場合に充電して出力レベルを一方のレベルとし、当該デ−タ入力手段から前記第１のポインタデ−タが出力された場合に放電して出力レベルを他方のレベルとする第１の充放電回路を用いて構成されており、
前記第１のスイッチ回路は、前記第１の充放電回路の出力レベルが一方のレベルの場合に当該デ−タ入力手段と前記シリアルデ−タ入力線とを接続し、
前記第２の検出回路は、前記デ−タ入力手段に前記第２のポインタデ−タが入力された場合に充電して出力レベルを一方のレベルとし、当該デ−タ入力手段から前記第２のポインタデ−タが出力された場合に放電して出力レベルを他方のレベルとする第２の充放電回路を用いて構成されており、
前記第２のスイッチ回路は、前記第２の充放電回路の出力レベルが一方のレベルの場合に当該デ−タ出力手段と前記シリアルデ−タ出力線とを接続する
請求項１１記載の並列プロセッサ装置。
【請求項１４】
前記第１の検出回路の個数は、前記デ−タ入力手段の個数と等しく、
前記第２の検出回路の個数は、前記デ−タ出力手段の個数と等しい
請求項１１記載の並列プロセッサ装置。
【請求項１５】
前記シリアルデ−タは画像デ−タであり、
前記部分デ−タは画素デ−タである
請求項１１記載の並列プロセッサ装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、並列プロセッサ装置に関し、特に、シリアルデ−タをパラレルデ−タに変換する際において、またはパラレルデ−タをシリアルデ−タに変換する際において、消費電力の低減と動作速度の向上とを図ることができる並列プロセッサ装置に関する。
【０００２】
【従来の技術】
従来、画像デ−タにデジタル演算処理を行う場合に、１枚の画像を構成する全ての画素デ−タに対して同様の演算処理を施すことが多い。
複数のデ−タに対して同様の演算処理を高速に実行するために、ＳＩＭＤ（Single Instruction Multiple Data stream （単一命令複数デ−タ））型ア−キテクチャを採用した並列プロセッサ装置が提案され、画像デ−タ処理に限らず広い分野で利用されている。
【０００３】
ＳＩＭＤ型ア−キテクチャでは、プロセッサエレメントを必要な個数だけ並べて、各々のプロセッサエレメントが同一の命令に従って動作する。
従って、各々のプロセッサエレメントに別々のデ−タを与えると、それぞれのデ−タに対する演算結果が一度に得られる。ＳＩＭＤ型ア−キテクチャを採用した並列プロセッサ装置を画像デ−タ処理に適用したものとして、たとえばＳＶＰ（SERIAL VIDEO PROSESSOR/Proceedings of the IEEE 1990 CUSTOM INTEGRATED CIRCUITS CONFERENCE/p17 3.1 〜4 ）に示される並列プロセッサ装置が知られている。
この並列プロセッサ装置は、具体的には、例えば図１１に示すように、デ−タ入力レジスタ１０２、プロセッサエレメントＰＥ３1 〜３n およびデ−タ出力レジスタ１０４を有する。
【０００４】
ここで、デ−タ入力レジスタ１０２は、１走査線分の画素デ−タをシリアルデ−タＳINとして逐次に入力し、画素デ−タを並列にプロセッサエレメント３1 〜３n に出力する。プロセッサエレメント３1 〜３n は、１走査線分の画素デ−タを並列に処理する。デ−タ出力レジスタ１０４は、プロセッサエレメント３1 〜３n から１走査線分の処理された画素デ−タを並列に入力し、シリアルデ−タＳOUT として逐次に出力する。
【０００５】
このような並列プロセッサ装置１０１において、図１２に示すように、ｍ×ｎ個のマトリクス状に配置された画素ｐ（１、１）〜ｐ（ｍ、ｎ）の画素デ−タからなる画像デ−タを処理する手順を、図１４を用いて以下に説明する。
ここで、任意のｉ、ｊ（ただし１≦ｉ≦ｍ、１≦ｊ≦ｎ）の画素ｐ（ｉ、ｊ）の画素デ−タは、複数ビットを用いて表現してもよい。
図１２において、画素の走査は通常左から右、かつ、上から下という順序で行われるので、画像デ−タは一般的に、図１３に示すような形式で伝送される。ここで、１ライン分の画素デ−タを走査する期間を水平期間と呼ぶ。また走査が画面の右端から左端へ戻るための期間をブランキング期間と呼ぶ。たとえば、ｉライン目の右端の画素ｐ（ｉ、ｎ）と次のラインの左端の画素ｐ（ｉ＋１、１）との画素デ−タの間には、ブランキング期間がある。
【０００６】
図１４において、例えば、それぞれ複数ビットからなる画素デ−タから構成される画像デ−タが、画素デ−タ単位で入力端子に逐次に入力され、最初の１水平期間（Ｓ１）で、１ライン目の画素デ−タが、１ライン分の容量を持つ図１１に示すデ−タ入力レジスタ１０２に記憶される。そして、デ−タ入力レジスタ１０２に記憶された１ライン目の各画素デ−タは、１個のプロセッサエレメントに１画素分の画素デ−タが供給されるように、次のブランキング期間（Ｓ２）内に、プロセッサエレメント３1 〜３n に並列に出力される。
【０００７】
次に１水平期間（Ｓ３）で、各プロセッサエレメント３1 〜３n は供給された１ライン目の画素デ−タに対してそれぞれ演算処理を行う。また、それと同時に、デ−タ入力レジスタ１０２に、２ライン目の画素デ−タが逐次に入力される。
そして、続くブランキング期間（Ｓ４）内に、プロセッサエレメント３1 〜３n のそれぞれから、演算処理された１ライン目の画素デ−タがデ−タ出力レジスタ１０４に並列に供給される。それと同時にデ−タ入力レジスタ１０２から、２ライン目の画素デ−タがプロセッサエレメント３1 〜３n に並列に供給される。そして、次の１水平期間（Ｓ５）で、デ−タ出力レジスタ１０４に記憶された１ライン目の画素デ−タが、逐次に出力端子に出力される。それと同時に、プロセッサエレメント３1 〜３n は、２ライン目の画素デ−タに対して演算処理を行い、デ−タ入力レジスタ１０２には３ライン目の画素デ−タが逐次に入力される。
【０００８】
これ以降は、プロセッサエレメント３1 〜３n がｉライン目の画素デ−タを処理している時は、デ−タ入力レジスタ１０２は（ｉ＋１）ライン目の画素デ−タを入力し、デ−タ出力レジスタ１０４は（ｉ−１）ライン目の画素デ−タを出力する動作が繰り返される。このように、デ−タ入力レジスタ１０２、プロセッサエレメント３1 〜３n およびデ−タ出力レジスタ１０４が同期して動作することで、各水平期間毎に演算処理された画像デ−タが出力される。
【０００９】
以下、デ−タ入力レジスタ１０２について詳細に説明する。
図１５に示すように、デ−タ入力レジスタ１０２は、ポインタ回路１０５と変換回路６から構成されている。
ポインタ回路１０５は、シリアルデ−タとパラレルデ−タの相互変換を行う際に広く使用されるシフトレジスタを用いて構成される。
ポインタ回路１０５は、Ｄ型フリップフロップ等の単位遅延素子２６1 〜２６n を直列に接続した構成をしており、クロック信号Ｓ１１とポインタデ−タＳ１２からなるポインタ制御信号Ｓ１を入力し、ポインタデ−タＳ２６1 〜Ｓ２６n を変換回路６に出力する。
【００１０】
変換回路６は、並列に配置された切換手段３０1 〜３０n 、メモリ３１1 〜３１n および切換手段３２1 〜３２n を有し、シリアルデ−タＳIN、ポインタデ−タＳ２６1 〜Ｓ２６n およびスイッチ制御信号Ｓ９を入力し、パラレルデ−タＳ６をプロセッサエレメント３1 〜３n に出力する。
ここで、シリアルデ−タＳINの信号線およびパラレルデ−タＳ６の各信号線は、１画素のデ−タを表現するのに充分なビット幅または本数を持つ。
【００１１】
デ−タ入力レジスタ１０２の動作を図１６を用いて説明する。
変換回路６では、切換手段３０1 〜３０n のうち、それぞれポインタデ−タＳ２６1 〜Ｓ２６n の論路「１」である切換手段がオン状態になり、逐次入力されるシリアルデ−タＳINのうち対応する画素デ−タを記憶する。すなわち、水平期間の最初のクロックサイクルだけポインタデ−タＳ１２に論理値「１」を与え、クロック信号Ｓ１１にパルスを与えるのと同期して、シリアルデ−タＳINとしてたとえばｉライン目の画素ｐ（ｉ、１）〜ｐ（ｉ、ｎ）の画素デ−タを逐次に与えると、１ライン分の画素デ−タがメモリ３１1 〜３１n にそれぞれ記憶される。
【００１２】
すなわち、先ず、ポインタデ−タＳ２６1 が論理値「１」を示し、図１６（Ａ）に示すように、切換手段３０1 がオン状態になり、画素ｐ（ｉ、１）の画素デ−タがメモリ３１1 に記憶される。このとき、ポインタデ−タＳ２６2 〜Ｓ２６n は論理値「０」を示しており、切換手段３０2 〜３０n はオフ状態になっている。
次に、ポインタデ−タＳ２６2 が論理値「１」を示し、図１６（Ｂ）に示すように、切換手段３０2 がオン状態になり、画素ｐ（ｉ、２）の画素デ−タがメモリ３１2 に記憶される。このとき、ポインタデ−タＳ２６1 ，Ｓ２６3 〜Ｓ２６n は論理値「０」を示しており、切換手段３０1 ，３０3 〜３０n はオフ状態になっている。
【００１３】
次に、ポインタデ−タＳ２６3 〜Ｓ２６n-1 が順に論理値「１」を示し、同様な処理を経て、メモリ３１3 〜３１n-1 に画素ｐ（ｉ、３）〜ｐ（ｉ、ｎ−１）の画素デ−タがそれぞれ順に記憶される。
そして、最後に、ポインタデ−タＳ２６n が論理値「１」を示し、図１６（Ｃ）に示すように、切換手段３０n がオン状態になり、画素ｐ（ｉ、ｎ）の画素デ−タがメモリ３１n に記憶される。
次に、ブランキング期間内に、図１５に示すスイッチ制御信号Ｓ９が論理値「１」になり、切換手段３２1 〜３２n が同時にオン状態に切り換わり、メモリ３１1 〜３１n に記憶された画素デ−タＳ６1 〜Ｓ６n が並列にプロセッサエレメント３1 〜３n に出力される。
【００１４】
次に、デ−タ出力レジスタ１０４について詳細に説明する。
図１７に示すように、デ−タ出力レジスタ１０４は、ポインタ回路１０９と変換回路１０から構成されている。
ポインタ回路１０９は、Ｄ型フリップフロップ等の単位遅延素子３７1 〜３７n を直列に接続した構成をしており、クロック信号Ｓ３１とポインタデ−タＳ３２からなるポインタ制御信号Ｓ３を入力し、ポインタデ−タＳ３７1 〜Ｓ３７n を変換回路１０に出力する。
ポインタ回路１０９は、シリアルデ−タとパラレルデ−タの相互変換を行う際に広く使用されるシフトレジスタを用いて構成される。
【００１５】
変換回路１０は、並列に配置された切換手段３５1 〜３５n 、メモリ３６1 〜３６n および切換手段３８1 〜３８n を有し、パラレルデ−タＳ３、ポインタデ−タＳ３７1 〜Ｓ３７n およびスイッチ制御信号Ｓ３９を入力し、シリアルデ−タＳOUT を出力する。
【００１６】
次に、デ−タ出力レジスタ１０４の動作を図１７と図１８を用いて説明する。
図１１に示すプロセッサエレメント３1 〜３n において画素デ−タの演算処理が終了すると、ブランキング期間内に、スイッチ制御信号Ｓ３９が論理値「１」になり、切換手段３８1 〜３８n が接続状態になる。これによって、プロセッサエレメント３1 〜３n において演算処理された画素デ−タが、それぞれメモリ３６1 〜３６n に同時に記憶される。
【００１７】
次に、水平期間内でポインタ回路１０９からのポインタデ−タＳ３７1 〜Ｓ３７n のうち、論理値「１」となっているポインタデ−タを入力したスイッチ３５1 〜３５n が接続状態になり、それぞれ対応するメモリ３６1 〜３６n に記憶された画素デ−タが、シリアルデ−タＳOUT として出力される。
水平期間の最初のクロックサイクルだけポインタデ−タＳ３２に論理値「１」を与え、クロック信号Ｓ３１にパルスを与えると、それに同期して切換手段３５1 〜３５n が順に１クロックサイクル間だけオン状態になり、メモリ３６1 〜３６n に記憶された画素デ−タが、シリアルデ−タＳOUT として出力される。
具体的には、１ライン分の画素数のパルスをクロック信号Ｓ３１に与えると、たとえばｉライン目の画素ｑ（ｉ、１）〜ｑ（ｉ、ｎ）の画素デ−タが、それぞれメモリ３６1 〜３６n からシリアルデ−タＳOUT として出力される。なお、デ−タ入力レジスタ１０２のポインタ回路１０５と、デ−タ出力レジスタ１０４のポインタ回路１０９とは、同じ回路構成をしている。
【００１８】
【発明が解決しようとする課題】
ところで、図１５と図１６にに関連して説明したが、デ−タ入力レジスタ１０２の変換回路６において実際に画素デ−タが入力されるメモリは、論理値「１」となっているいずれかのポインタデ−タＳ２６1 〜Ｓ２６n に対応している、いずれかのメモリ３１1 〜３１n だけである。
ここで、シリアルデ−タＳINを伝送するシリアルデ−タ入力線は全てのスイッチ３０1 〜３０n に接続されているので、スイッチ３０1 〜３０n に付随する寄生容量の影響により、デ−タ入力レジスタ１０２の消費電力が増大し、動作速度が低下する。
【００１９】
また、図１７と図１８に関連して説明したが、デ−タ出力レジスタ１０４の変換回路１０において実際に画素デ−タが出力されるメモリは、論理値「１」となっているいずれかのポインタデ−タＳ３７1 〜Ｓ３７n に対応している、いずれかのメモリ３６1 〜３６n だけである。
ここで、シリアルデ−タＳOUT を伝送するシリアルデ−タ出力線は全てのスイッチ３５1 〜３５n に接続されているので、スイッチ３５1 〜３５n に付随する寄生容量の影響により、デ−タ出力レジスタ１０４の消費電力が増大し、動作速度が低下する。
【００２０】
本発明の目的は、シリアルデ−タをパラレルデ−タに変換する際における消費電力を低減できると共に動作速度を向上できる並列プロセッサ装置を提供することにある。
本発明の他の目的は、パラレルデ−タをシリアルデ−タに変換する際における消費電力を低減できると共に動作速度を向上できる並列プロセッサ装置を提供することにある。
【００２１】
【課題を解決するための手段】
本発明の並列プロセッサ装置では、ポインタデ−タを初段の第１の記憶手段に入力し、前段の第１の記憶手段の出力を後段の第１の記憶手段が入力するように、直列に接続された複数の第１の記憶手段からなるシフトレジスタと、前記複数の第１の記憶手段のそれぞれに対応して設けられた複数の第２の記憶手段と、前記複数の第１の記憶手段のそれぞれに対応して設けられ、対応する前記第１の記憶手段からの出力に応じたタイミングで、シリアルデ−タを構成する複数の部分デ−タのうちの一の部分デ−タを対応する前記第２の記憶手段にそれぞれ供給する複数の切換手段と、前記複数の第２の記憶手段のそれぞれに対応して設けられ、対応する前記第２の記憶手段に記憶された前記部分デ−タを用いて演算を行う複数の演算手段とを具備し、入力したシリアルデ−タに演算処理を施して出力する並列プロセッサ装置において、
ポインタデ−タを逐次転送する複数の前記第１の記憶手段と、該複数の前記第１の記憶手段に対応して設けられた前記第２の記憶手段および前記切換手段とを備える複数のブロックのデ−タ入力手段を構成し、前記デ−タ入力手段における前記ポインタデ−タの入力時および出力時を検出する検出回路を設け、この検出回路により検出された前記ポインタデ−タの入力時から出力時までの間のみ当該デ−タ入力手段とシリアルデ−タ入力線とを接続するスイッチ回路を設ける。
【００２２】
本発明の並列プロセッサ装置では、好適には、前記検出回路はセット・リセット型のフリップフロップを有し、前記フリップフロップは、前記デ−タ入力手段への前記ポインタデ−タの入力時に前記フリップフロップの出力レベルを一方のレベルとし、当該デ−タ入力手段からの前記ポインタデ−タの出力時に前記フリップフロップの出力レベルを他方のレベルとするよう構成されており、前記スイッチ回路は、前記フリップフロップの出力レベルが一方のレベルの場合に当該デ−タ入力手段と前記シリアルデ−タ入力線とを接続する。
【００２３】
本発明の並列プロセッサ装置では、好適には、前記検出回路は、前記デ−タ入力手段に前記ポインタデ−タが入力された場合に充電して出力レベルを一方のレベルとし、当該デ−タ入力手段から前記ポインタデ−タが出力された場合に放電して出力レベルを他方のレベルとする充放電回路を用いて構成されており、前記スイッチは、前記充放電回路の出力レベルが一方のレベルの場合に当該デ−タ入力手段と前記シリアルデ−タ入力線とを接続する。
【００２４】
本発明の並列プロセッサ装置では、ポインタデ−タを初段の第１の記憶手段に入力し、前段の第１の記憶手段の出力を後段の第１の記憶手段が入力するように、直列に接続された複数の第１の記憶手段からなるシフトレジスタと、複数の演算手段と、前記複数の演算手段のそれぞれに対応して設けられ、それぞれ対応する演算手段から演算結果を入力して記憶する複数の第２の記憶手段と、前記複数の第１の記憶手段のそれぞれに対応して設けられ、対応する前記第１の記憶手段からの出力に応じたタイミングで、対応する前記第２の記憶手段から前記演算結果をシリアルデ−タ出力線に供給して、シリアルデ−タを生成する複数の切換手段とを具備する並列プロセッサ装置において、
前記ポインタデ−タを逐次転送する複数の前記第１の記憶手段と、該複数の前記第１の記憶手段に対応して設けられた前記第２の記憶手段および前記切換手段とを備える複数のブロックのデ−タ出力手段を構成し、前記デ−タ出力手段における前記ポインタデ−タの入力時および出力時を検出する検出回路を設け、この検出回路により検出された前記ポインタデ−タの入力時から出力時までの間のみ当該デ−タ出力手段と前記シリアルデ−タ出力線とを接続するスイッチ回路を設ける。
【００２５】
本発明の並列プロセッサ装置では、好適には、前記検出回路はセット・リセット型のフリップフロップを有し、前記フリップフロップは、前記デ−タ出力手段への前記ポインタデ−タの入力時に前記フリップフロップの出力レベルを一方のレベルとし、当該デ−タ出力手段からの前記ポインタデ−タの出力時に前記フリップフロップの出力レベルを他方のレベルとするよう構成されており、前記スイッチ回路は、前記フリップフロップの出力レベルが一方のレベルの場合に当該デ−タ出力手段と前記シリアルデ−タ出力線とを接続する。
【００２６】
本発明の並列プロセッサ装置では、好適には、前記検出回路は、前記デ−タ出力手段に前記ポインタデ−タが入力された場合に充電して出力レベルを一方のレベルとし、当該デ−タ出力手段から前記ポインタデ−タが出力された場合に放電して出力レベルを他方のレベルとする充放電回路を用いて構成されており、前記スイッチ回路は、前記充放電回路の出力レベルが一方のレベルの場合に当該デ−タ出力手段と前記シリアルデ−タ出力線とを接続する。
【００２７】
本発明の並列プロセッサ装置では、第１のポインタデ−タを初段の第１の記憶手段に入力し、前段の第１の記憶手段の出力を後段の第１の記憶手段が入力するように、直列に接続された複数の第１の記憶手段からなるシフトレジスタと、前記複数の第１の記憶手段のそれぞれに対応して設けられた複数の第２の記憶手段と、前記複数の第１の記憶手段のそれぞれに対応して設けられ、対応する前記第１の記憶手段からの出力に応じたタイミングで、シリアルデ−タを構成する複数の部分デ−タのうちの一の部分デ−タを対応する前記第２の記憶手段にそれぞれ出力する複数の第１の切換手段と、前記複数の第２の記憶手段のそれぞれに対応して設けられ、対応する前記第２の記憶手段に記憶された前記部分デ−タを用いて演算を行う複数の演算手段と、第２のポインタデ−タを初段の第３の記憶手段に入力し、前段の第３の記憶手段の出力を後段の第３の記憶手段が入力するように、直列に接続された複数の第３の記憶手段からなるシフトレジスタと、前記複数の演算手段のそれぞれに対応して設けられ、それぞれ対応する演算手段から演算結果を入力して記憶する複数の第４の記憶手段と、前記複数の第３の記憶手段のそれぞれに対応して設けられ、対応する前記第３の記憶手段からの出力に応じたタイミングで、対応する前記第４の記憶手段から前記演算結果をシリアルデ−タ出力線に出力して、シリアルデ−タを生成する複数の第２の切換手段とを具備し、入力したシリアルデ−タに演算処理を施して出力する並列プロセッサ装置において、
前記第１のポインタデ−タを逐次転送する複数の前記第１の記憶手段と、該複数の前記第１の記憶手段に対応して設けられた前記第２の記憶手段および前記第１の切換手段とを備える複数のブロックのデ−タ入力手段を構成し、前記デ−タ入力手段における前記第１のポインタデ−タの入力時および出力時を検出する第１の検出回路を設け、この第１の検出回路により検出された前記第１のポインタデ−タの入力時から出力時までの間のみ当該デ−タ入力手段とシリアルデ−タ入力線とを接続する第１のスイッチ回路を設け、前記第２のポインタデ−タを逐次転送する複数の前記第３の記憶手段と、該複数の前記第３の記憶手段に対応して設けられた前記第４の記憶手段および前記第２の切換手段とを備える複数のブロックのデ−タ出力手段を構成し、前記デ−タ出力手段における前記第２のポインタデ−タの入力時および出力時を検出する第２の検出回路を設け、この第２の検出回路により検出された前記第２のポインタデ−タの入力時から出力時までの間のみ当該デ−タ出力手段と前記シリアルデ−タ出力線とを接続する第２のスイッチ回路を設ける。
【００２８】
本発明の並列プロセッサ装置では、デ−タ入力手段へのポインタデ−タの入力時から出力時までの間のみ、当該デ−タ入力手段とシリアルデ−タ入力線とを接続することで、ポインタデ−タを有しているデ−タ入力手段の切換手段がシリアルデ−タ入力線に接続される。
【００２９】
本発明の並列プロセッサ装置では、デ−タ出力手段へのポインタデ−タの入力時から出力時までの間のみ、当該デ−タ出力手段とシリアルデ−タ出力線とを接続することで、ポインタデ−タを有しているデ−タ出力手段の切換手段がシリアルデ−タ出力線に接続される。
【００３０】
【発明の実施の形態】
以下、本発明の実施形態に関わる並列プロセッサ装置について説明する。
図１は、本実施形態の並列プロセッサ装置１の構成図である。
図１に示すように、並列プロセッサ装置１はデ−タ入力レジスタ２、プロセッサエレメント３1 〜３n およびデ−タ出力レジスタ４を有し、ＳＩＭＤ型ア−キテクチャを採用している。
ここで、図１に示すプロセッサエレメント３1 〜３n は、図１１に示して前述した並列プロセッサ装置１０１のプロセッサエレメント３1 〜３n と同じである。
【００３１】
ここで、デ−タ入力レジスタ２は、１走査線分の画素デ−タをシリアルデ−タＳINとして逐次に入力し、画素デ−タを、演算手段としてのプロセッサエレメント３1 〜３n に並列に出力する。
プロセッサエレメント３1 〜３n は、１走査線分の画素デ−タを並列に処理する。
デ−タ出力レジスタ４は、プロセッサエレメント３1 〜３n から１走査線分の処理された画素デ−タを並列に入力し、シリアルデ−タＳOUT として逐次に出力する。
【００３２】
並列プロセッサ装置１では、前述した従来の並列プロセッサ装置１０１と同様に、図１２に示すように、ｍ×ｎ個のマトリクス状に配列された画素ｐ（１、１）〜ｐ（ｍ、ｎ）の画素デ−タからなる画像デ−タを図１４に示す手順に従って処理する。
すなわち、図１４において、例えば、それぞれ複数ビットからなる画素デ−タから構成される画像デ−タが、画素デ−タ単位で入力端子に逐次に入力され、最初の１水平期間（Ｓ１）で、１ライン目の画素デ−タが、１ライン分の容量を持つ図１に示すデ−タ入力レジスタ２に記憶される。
そして、デ−タ入力レジスタ２に記憶された１ライン目の各画素デ−タは、１個のプロセッサエレメントに１画素分の画素デ−タが供給されるように、次のブランキング期間（Ｓ２）内に、プロセッサエレメント３1 〜３n に並列に出力される。
【００３３】
次の１水平期間（Ｓ３）で、各プロセッサエレメント３1 〜３n は供給された１ライン目の画素デ−タに対してそれぞれ演算処理を行う。また、それと同時に、デ−タ入力レジスタ２に、２ライン目の画素デ−タが逐次に入力される。
そして、続くブランキング期間（Ｓ４）内に、プロセッサエレメント３1 〜３n のそれぞれから、演算処理された１ライン目の画素デ−タがデ−タ出力レジスタ４に並列に供給される。それと同時にデ−タ入力レジスタ２から、２ライン目の画素デ−タがプロセッサエレメント３1 〜３n に並列に供給される。
そして、次の１水平期間（Ｓ５）で、デ−タ出力レジスタ４に記憶された１ライン目の画素デ−タが、逐次に出力端子に出力される。それと同時に、プロセッサエレメント３1 〜３n は、２ライン目の画素デ−タに対して演算処理を行い、デ−タ入力レジスタ２には３ライン目の画素デ−タが逐次に入力される。
【００３４】
これ以降は、プロセッサエレメント３1 〜３n がｉライン目の画素デ−タを処理している時は、デ−タ入力レジスタ２は（ｉ＋１）ライン目の画素デ−タを入力し、デ−タ出力レジスタ４は（ｉ−１）ライン目の画素デ−タを出力する動作が繰り返される。
このように、デ−タ入力レジスタ２、プロセッサエレメント３1 〜３n およびデ−タ出力レジスタ４が同期して動作することで、各水平期間毎に演算処理された画像デ−タが出力される。
【００３５】
図２は、図１に示すデ−タ入力レジスタ２のブロック構成図である。
デ−タ入力レジスタ２は、スイッチ回路Ｙ11〜ＹU1，Ｙ12〜ＹU2からなるスイッチ回路群１３と、デ−タ入力手段２1 〜２U と、セット・リセット型のフリップフロップ（ＲＳフリップフロップ）１５1 〜１５U とを備えている。
シリアルデ−タ入力線７Ｄは、並列プロセッサ装置のシリアルデ−タの入力端に接続されており、クロック信号入力線７Ｃは、並列プロセッサ装置のクロック信号の入力端に接続されている。
【００３６】
デ−タ入力手段２1 の入力端ＤＩ1 とシリアルデ−タ入力線７Ｄとの間にはスイッチ回路Ｙ12が設けてあり、スイッチ回路Ｙ12がオン状態の場合は入力端ＤＩ1 とシリアルデ−タ入力線７Ｄとが接続され、スイッチ回路Ｙ12がオフ状態の場合は入力端ＤＩ1 とシリアルデ−タ入力線７Ｄとが遮断される。
デ−タ入力手段２1 の入力端ＣＩ1 とクロック信号入力線７Ｃとの間にはスイッチ回路Ｙ11が設けてあり、スイッチ回路Ｙ11がオン状態の場合は入力端ＣＩ1 とクロック信号入力線７Ｃとが接続され、スイッチ回路Ｙ11がオフ状態の場合は入力端ＣＩ1 とクロック信号入力線７Ｃとが遮断される。
デ−タ入力手段２1 の入力端ＢＩ1 とセット・リセット型のフリップフロップ１５1 のＳ端子には、第１のポインタデ−タＳ１２が供給される。
【００３７】
デ−タ入力手段２1 の入力端ＡＩ1 にはスイッチ制御信号Ｓ９が供給され、出力端ＡＯ1 からはデ−タ入力手段２1 を経たスイッチ制御信号Ｓ９が出力される。
デ−タ入力手段２1 の出力端ＢＯ1 からは、デ−タ入力手段２1 を経た第１のポインタデ−タが出力され、この第１のポインタデ−タはフリップフロップ１５1 のＲ端子に供給される。
スイッチ回路Ｙ11，Ｙ12の動作は、フリップフロップ１５1 のＱ端子からの出力信号によって制御される。
デ−タ入力手段２1 は、複数の画素デ−タＳ６21を、プロセッサエレメントに並列に出力する。
【００３８】
同様に、デ−タ入力手段２2 の入力端ＤＩ2 とシリアルデ−タ入力線７Ｄとの間にはスイッチ回路Ｙ22が設けてあり、スイッチ回路Ｙ22がオン状態の場合は入力端ＤＩ2 とシリアルデ−タ入力線７Ｄとが接続され、スイッチ回路Ｙ22がオフ状態の場合は入力端ＤＩ2 とシリアルデ−タ入力線７Ｄとが遮断される。
デ−タ入力手段２2 の入力端ＣＩ2 とクロック信号入力線７Ｃとの間にはスイッチ回路Ｙ21が設けてあり、スイッチ回路Ｙ21がオン状態の場合は入力端ＣＩ2 とクロック信号入力線７Ｃとが接続され、スイッチ回路Ｙ21がオフ状態の場合は入力端ＣＩ2 とクロック信号入力線７Ｃとが遮断される。
デ−タ入力手段２2 の入力端ＢＩ2 とフリップフロップ１５2 のＳ端子には、デ−タ入力手段２1 の出力端ＢＯ1 から出力された第１のポインタデ−タが供給される。
【００３９】
デ−タ入力手段２2 の入力端ＡＩ2 には、デ−タ入力手段２1 の出力端ＡＯ1 から出力されたスイッチ制御信号Ｓ９が供給される。
デ−タ入力手段２2 の出力端ＡＯ2 からは、デ−タ入力手段２2 を経たスイッチ制御信号Ｓ９が出力される。
デ−タ入力手段２2 の出力端ＢＯ2 からは、デ−タ入力手段２2 を経た第１のポインタデ−タが出力され、この第１のポインタデ−タはフリップフロップ１５2 のＲ端子に供給される。
スイッチ回路Ｙ21，Ｙ22の動作は、フリップフロップ１５2 のＱ端子からの出力信号によって制御される。
デ−タ入力手段２2 は、複数の画素デ−タＳ６22を、プロセッサエレメントに並列に出力する。
【００４０】
デ−タ入力手段２3 〜２U についても同様であり、デ−タ入力手段２U の入力端ＤＩU とシリアルデ−タ入力線７Ｄとの間にはスイッチ回路ＹU2が設けてあり、スイッチ回路ＹU2がオン状態の場合は入力端ＤＩU とシリアルデ−タ入力線７Ｄとが接続され、スイッチ回路ＹU2がオフ状態の場合は入力端ＤＩU とシリアルデ−タ入力線７Ｄとが遮断される。
デ−タ入力手段２U の入力端ＣＩU とクロック信号入力線７Ｃとの間にはスイッチ回路ＹU1が設けてあり、スイッチ回路ＹU1がオン状態の場合は入力端ＣＩU とクロック信号入力線７Ｃとが接続され、スイッチＹU1がオフ状態の場合は入力端ＣＩU とクロック信号入力線７Ｃとが遮断される。
デ−タ入力手段２U の入力端ＢＩU とフリップフロップ１５U のＳ端子には、デ−タ入力手段２U-1 の出力端ＢＯU-1 から出力された第１のポインタデ−タが供給される。
【００４１】
デ−タ入力手段２U の入力端ＡＩU には、デ−タ入力手段２U-1 の出力端ＡＯU-1 から出力されたスイッチ制御信号Ｓ９が供給される。
デ−タ入力手段２U の出力端ＢＯU からは、デ−タ入力手段２U-1 を経た第１のポインタデ−タが出力され、この第１のポインタデ−タはフリップフロップ１５U のＲ端子に供給される。
スイッチ回路ＹU1，ＹU2の動作は、フリップフロップ１５U のＱ端子からの出力信号によって制御される。
デ−タ入力手段２U は、複数の画素デ−タＳ６2Uを、プロセッサエレメントに並列に出力する。
【００４２】
図３は、図２のデ−タ入力手段２1 の構成を説明する図である。
デ−タ入力手段２1 は、ポインタ回路１０５21と変換回路６21とを有する。
ポインタ回路１０５21は、ポインタデ−タＳ１２を初段の単位遅延素子２６1 に入力し、前段の単位遅延素子の出力を後段の単位遅延素子が入力するように、直列に接続された複数の単位遅延素子２６1 〜２６r からなるシフトレジスタである。単位遅延素子およびメモリは、記憶手段により構成する。
変換回路６21は、複数の切換手段３０1 〜３０r と、複数のメモリ３１1 〜３１r と、複数の切換手段３２1 〜３２r とを備える。
複数のメモリ３１1 〜３１r は、複数の単位遅延素子２６1 〜２６r のそれぞれに対応して設けてある。
【００４３】
複数の切換手段３０1 〜３０r は、複数の単位遅延素子２６1 〜２６r のそれぞれに対応して設けられ、対応する単位遅延素子２６1 〜２６r からの出力に応じたタイミングで、画素デ−タを対応するメモリ３１1 〜３１r にそれぞれ供給する。
複数の切換手段３２1 〜３２r は、メモリ３１1 〜３１r に対応して設けられ、スイッチ制御信号Ｓ９が論理値「１」のとき、メモリ３１1 〜３１r に記憶された画素デ−タを、画素デ−タＳ６1 〜Ｓ６r として、プロセッサエレメント３1 〜３r にそれぞれ供給する。
【００４４】
なお、デ−タ入力手段２2 〜２U は、デ−タ入力手段２1 と同様の構成からなる。
すなわち、デ−タ入力手段２2 〜２U では、デ−タ入力手段２1 の入力端ＡＩ1 ，ＢＩ1 ，ＣＩ1 ，ＤＩ1 および出力端ＡＯ1 ，ＢＯ1 を、入力端ＡＩ2 〜ＡＩU ，ＢＩ2 〜ＢＩU ，ＣＩ2 〜ＣＩU ，ＤＩ2 〜ＤＩU および出力端ＡＯ2 〜ＡＯU ，ＢＯ2 〜ＢＯU とした構成と同じである。
デ−タ入力手段２U では、スイッチ制御信号Ｓ９を出力する必要がないので出力端ＡＯU を削除してもよい。なお、簡易な構成とするため、ｎ＝ｒ×Ｕの関係式が成立する場合について説明している。
【００４５】
デ−タ入力手段２1 から出力される画素デ−タ群Ｓ６21は、画素デ−タＳ６1 〜Ｓ６r からなる。
デ−タ入力手段２2 から出力される画素デ−タ群Ｓ６22は、画素デ−タＳ６r+1 〜Ｓ６2rからなる。
デ−タ入力手段２U から出力される画素デ−タ群Ｓ６2Uは、画素デ−タＳ６n-r+1 〜Ｓ６n からなる。
【００４６】
このようにして、ポインタデ−タを逐次転送する複数の単位遅延素子２６1 〜２６r と、該複数の単位遅延素子２６1 〜２６r に対応して設けられたメモリ３１1 〜３１r および切換手段３０1 〜３０r と、メモリ３１1 〜３１r に対応して設けられた切換手段３２1 〜３２r とを備える複数のブロックのデ−タ入力手段２1 〜２U を構成している。
【００４７】
デ−タ入力手段２1 〜２U におけるポインタデ−タの入力時および出力時を検出する検出回路として、セット・リセット型のフリップフロップ１５1 〜１５U を設けている。
スイッチ回路Ｙ12〜ＹU2は、フリップフロップ１５1 〜１５U により検出されたいずれかのデ−タ入力手段２1 〜２U におけるポインタデ−タの入力時から出力時までの間のみ、当該デ−タ入力手段とシリアルデ−タ入力線７Ｄとを接続する。
スイッチ回路Ｙ11〜ＹU1は、フリップフロップ１５1 〜１５U により検出されたいずれかのデ−タ入力手段２1 〜２U におけるポインタデ−タの入力時から出力時までの間のみ、当該デ−タ入力手段とクロック信号入力線７Ｃとを接続する。
【００４８】
図３のポインタ回路１０５21は、単位遅延素子２６1 〜２６r を直列に接続した構成をしており、クロック信号Ｓ１１とポインタデ−タＳ１２を入力し、ポインタデ−タＳ２６1 〜Ｓ２６r を変換回路６21に出力する。
【００４９】
変換回路６21は、並列に配置された切換手段３０1 〜３０r 、メモリ３１1 〜３１r および切換手段３２1 〜３２r を有し、シリアルデ−タＳIN、ポインタデ−タＳ２６1 〜Ｓ２６r およびスイッチ制御信号Ｓ９を入力し、パラレルデ−タＳ６21をプロセッサエレメント３1 〜３r に出力する。
ここで、シリアルデ−タＳINを伝送するシリアルデ−タ入力線７Ｄおよびパラレルデ−タＳ６1 〜Ｓ６r を伝送する各信号線は、１画素のデ−タを表現するのに充分なビット幅または本数を持つ。
【００５０】
デ−タ入力手段２1 の動作を、図３と図４を用いて説明する。
ポインタデ−タＳ１２はデ−タ入力手段２1 の入力端ＢＩ1 に供給され、この時にフリップフロップ１５1 のＳ端子にポインタデ−タＳ１２が供給され、フリップフロップ１５1 のＱ端子は論理値「１」のレベルとなる。
このＱ端子からの論理値「１」の出力信号は、スイッチ回路Ｙ11，Ｙ12の制御信号として供給され、スイッチ回路Ｙ11，Ｙ12をオン状態（接続状態）にする。スイッチ回路Ｙ11がオン状態となることで、デ−タ入力手段２1 の入力端ＣＩ1 とクロック信号入力線７Ｃとが接続され、クロック信号Ｓ１１が入力端ＣＩ1 に供給される。
スイッチ回路Ｙ12がオン状態となることで、デ−タ入力手段２1 の入力端ＤＩ1 とシリアルデ−タ入力線７Ｄとが接続され、シリアルデ−タＳINが入力端ＤＩ1 に供給される。
【００５１】
変換回路６21では、切換手段３０1 〜３０r のうち、それぞれポインタデ−タＳ２６1 〜Ｓ２６r が論理値「１」である切換手段がオン状態になり、逐次入力されるシリアルデ−タＳINのうち対応する画素デ−タを記憶する。
すなわち、水平期間の最初のクロックサイクルだけポインタデ−タＳ１２に論理値「１」を与え、クロック信号Ｓ１１にパルスを与えるのと同期して、シリアルデ−タＳINとして例えばｉライン目の画素ｐ（ｉ、１）〜ｐ（ｉ、ｒ）の画素デ−タを逐次に与えると、この分の画素デ−タがメモリ３１1 〜３１r にそれぞれ記憶される。
【００５２】
すなわち、先ず、ポインタデ−タＳ２６1 が論理値「１」を示し、図４（Ａ）に示すように、切換手段３０1 がオン状態になり、画素ｐ（ｉ、１）の画素デ−タがメモリ３１1 に記憶される。
このとき、ポインタデ−タＳ２６2 〜Ｓ２６r は論理値「０」を示しており、切換手段３０2 〜３０r はオフ状態になっている。
次に、ポインタデ−タＳ２６2 が論理値「１」を示し、図４（Ｂ）に示すように、切換手段３０2 がオン状態になり、画素ｐ（ｉ、２）の画素デ−タがメモリ３１2 に記憶される。このとき、ポインタデ−タＳ２６1 ，Ｓ２６3 〜Ｓ２６r は論理値「０」を示しており、切換手段３０1 ，３０3 〜３０r はオフ状態になっている。
【００５３】
次に、ポインタデ−タＳ２６3 〜Ｓ２６r-1 が順に論理値「１」を示し、同様な処理を経て、メモリ３１3 〜３１r-1 に画素ｐ（ｉ、３）〜ｐ（ｉ、ｒ−１）の画素デ−タがそれぞれ順に記憶される。
そして、最後に、ポインタデ−タＳ２６r が論理値「１」を示し、図４（Ｃ）に示すように、切換手段３０r がオン状態になり、画素ｐ（ｉ、ｒ）の画素デ−タがメモリ３１r に記憶される。
【００５４】
単位遅延素子２６r の出力信号は、ポインタデ−タＳ２６r として切換手段３０r およびフリップフロップ１５1 のＲ端子に供給され、Ｑ端子のレベルは、論理値「０」となる。
フリップフロップ１５1 のＱ端子からの論理値「０」の信号は、スイッチ回路Ｙ11，Ｙ12に制御信号として供給され、スイッチ回路Ｙ11，Ｙ12をオフ状態にする。
この結果、クロック信号入力線７Ｃと入力端ＣＩ1 とは遮断され、シリアルデ−タ入力線７Ｄと入力端ＤＩ1 とは遮断される。
また、ポインタ回路１０５21の最終段の単位遅延素子からの出力信号は、ポインタデ−タとして出力端ＢＯ1 を経てデ−タ入力手段２2 の入力端ＢＩ2 およびフリップフロップ１５2 のＳ端子に供給される。
【００５５】
フリップフロップ１５2 のＳ端子に入力されたポインタデ−タにより、Ｑ端子は論理値「１」の信号を出力する。
このＱ端子からの論理値「１」の出力信号は、スイッチ回路Ｙ21，Ｙ22の制御信号として供給され、スイッチ回路Ｙ21，Ｙ22をオン状態にする。
スイッチ回路Ｙ21がオン状態となることで、デ−タ入力手段２2 の入力端ＣＩ2 とクロック信号入力線７Ｃとが接続され、クロック信号Ｓ１１が入力端ＣＩ2 に供給される。
スイッチ回路Ｙ22がオン状態となることで、デ−タ入力手段２2 の入力端ＤＩ2 とシリアルデ−タ入力線７Ｄとが接続され、シリアルデ−タＳINが入力端ＤＩ2 に供給される。
そして、デ−タ入力手段２2 では、上述したデ−タ入力手段２1 と同様な処理を経て、メモリ３１r+1 〜３１2r  に画素ｐ（ｉ、ｒ＋１）〜ｐ（ｉ、２ｒ）の画素デ−タがそれぞれ順に記憶される。
【００５６】
デ−タ入力手段２3 およびフリップフロップ１５3 からデ−タ入力手段２U およびフリップフロップ１５U では、上述と同様な処理が行われ、デ−タ入力レジスタ２のメモリ３１1 〜３１n には、画素ｐ（ｉ、１）〜ｐ（ｉ、ｎ）の画素デ−タがそれぞれ記憶される。
次に、ブランキング期間内に、スイッチ制御信号Ｓ９が論理値「１」になり、切換手段３２1 〜３２n が同時にオン状態に切り換わり、メモリ３１1 〜３１n に記憶された画素デ−タＳ６1 〜Ｓ６n が並列にプロセッサエレメント３1 〜３n に出力される。
【００５７】
図５は、セット・リセット型のフリップフロップ（ＲＳフリップフロップまたはＲＳラッチともいう。）の真理値の一例を説明する図である。
このフリップフロップでは、Ｓ端子が論理値「１」でＲ端子が論理値「０」の場合、Ｑ端子は論理値「１」となる。
Ｓ端子が論理値「０」でＲ端子が論理値「１」の場合、Ｑ端子は論理値「０」となる。
Ｓ端子が論理値「０」でＲ端子が論理値「０」の場合、Ｑ端子はそれ以前の論理値のままである。
Ｓ端子が論理値「１」でＲ端子が論理値「１」の場合は、禁止されている。
【００５８】
図６は、セット・リセット型のフリップフロップの動作を説明するタイムチャ−トである。
時刻ｔ１では、Ｓ端子の入力信号が論理値「０」から論理値「１」となり、Ｒ端子の入力信号は論理値「０」のままであり、これによって、Ｑ端子の出力信号は論理値「０」から論理値「１」となる。
時刻ｔ２では、Ｓ端子の入力信号が論理値「１」から論理値「０」となり、Ｒ端子の入力信号は論理値「０」のままであり、これによって、Ｑ端子の出力信号は論理値「１」のままである。
時刻ｔ３では、Ｓ端子の入力信号は論理値「０」のままであり、Ｒ端子の入力信号が論理値「０」から論理値「１」となり、これによって、Ｑ端子の出力信号は論理値「１」から論理値「０」となる。
時刻ｔ４では、Ｓ端子の入力信号は論理値「０」のままであり、Ｒ端子の入力信号が論理値「１」から論理値「０」となり、これによって、Ｑ端子の出力信号は論理値「０」のままである。
【００５９】
図５で示した真理値は、セット・リセット型のフリップフロップによって得ることができるが、図７の充放電回路によっても得ることもでき、この充放電回路を、セット・リセット型のフリップフロップに代えて検出回路として用いてもよい。
この充放電回路は、ノット回路５０１と、Ｐチャネル型の電界効果トランジスタ５０２と、Ｎチャネル型の電界効果トランジスタ５０３とを備えている。なお、図中の符号ＧＮＤは接地電位（ア−ス電位）を示し、論理値「０」に対応する電位を示す。
Ｓ端子はノット回路５０１の入力端に接続され、ノット回路５０１の出力端は電界効果トランジスタ５０２のゲ−トに接続されている。
電界効果トランジスタ５０２のドレインは、論理値「１」の電位に対応する電源電圧Ｖccの供給線５００に接続されている。
電界効果トランジスタ５０２のソ−スは、電界効果トランジスタ５０３のドレインに接続されており、電界効果トランジスタ５０３のソ−スは接地されている。
Ｒ端子は電界効果トランジスタ５０３のゲ−トに接続されている。
Ｑ端子は電界効果トランジスタ５０３のドレインに接続されている。
【００６０】
図７の充放電回路では、Ｓ端子が論理値「１」でＲ端子が論理値「０」の場合、電界効果トランジスタ５０２のゲ−トは論理値「０」である。
このとき、電界効果トランジスタ５０２はオン状態であるとともに、電界効果トランジスタ５０３はオフ状態である。
したがって、Ｑ端子は論理値「１」になるとともに、電界効果トランジスタ５０３のドレイン・ソ−ス間に電荷が蓄積され、この充放電回路は充電される。
【００６１】
図７の充放電回路では、Ｓ端子が論理値「０」でＲ端子が論理値「１」の場合、電界効果トランジスタ５０２のゲ−トは論理値「１」である。
このとき、電界効果トランジスタ５０２はオフ状態であるとともに、電界効果トランジスタ５０３はオン状態である。
したがって、Ｑ端子は論理値「０」になるとともに、電界効果トランジスタ５０３のドレイン・ソ−ス間は導通状態となり、充放電回路は放電される。
【００６２】
図７の充放電回路では、Ｓ端子が論理値「０」でＲ端子が論理値「０」の場合、電界効果トランジスタ５０２のゲ−トは論理値「１」である。
このとき、電界効果トランジスタ５０２はオフ状態であるとともに、電界効果トランジスタ５０３はオフ状態である。
したがって、Ｑ端子の論理値は、Ｓ端子およびＲ端子が論理値「０」の状態の直前の状態におけるＱ端子の論理値のままである。
【００６３】
図７の充放電回路では、Ｓ端子が論理値「１」でＲ端子が論理値「１」の場合、電界効果トランジスタ５０２のゲ−トは論理値「０」である。
このとき、電界効果トランジスタ５０２はオン状態であるとともに、電界効果トランジスタ５０３はオン状態であり、電源電圧Ｖccの供給線５００とア−ス間が短絡される。
このため、Ｓ端子が論理値「１」でＲ端子が論理値「１」の場合は、禁止される。
【００６４】
検出回路を上記フリップフロップまたは充放電回路を用いて構成することで、デ−タ入力手段へのポインタデ−タの入力時および出力時をクロック信号のパルスを計数する計数回路を設けて検出する場合に比べ、簡単な回路構成とすることができる。上記フリップフロップの個数または充放電回路の個数をデ−タ入力手段の個数と同じにすることで、回路の無駄を省くことができる。
【００６５】
例えば、上記実施形態でｎ＝１０００、ｒ＝１００、Ｕ＝１０の場合、シリアルデ−タ入力線７Ｄに接続される切換手段の個数は、切換手段Ｙ12〜Ｙ102 の１０個と、デ−タ入力手段内の切換手段３０1 〜３０100 の１００個との和である１１０個となる。
一方、デ−タ入力手段を構成しない従来の並列プロセッサ装置では、シリアルデ−タ入力線７Ｄに接続される切換手段の個数は、デ−タ入力レジスタ内の切換手段３０1 〜３０1000の１０００個となる。
したがって、本発明の並列プロセッサ装置によれば、シリアルデ−タ入力線７Ｄに接続される切換手段の個数を減らすことができ、シリアルデ−タ入力線７Ｄに寄生する切換手段の静電容量を低減することができる。
よって、シリアルデ−タＳINをパラレルデ−タＳ６1 〜Ｓ６n に変換する際における並列プロセッサ装置の消費電力を低減することができるとともに、動作速度を向上させることができる。
【００６６】
続いて、デ−タ出力レジスタ４について詳細に説明する。
図８は、デ−タ出力レジスタ４のブロック構成図である。
デ−タ出力レジスタ４は、スイッチ回路Ｚ11〜ＺU1，Ｚ12〜ＺU2からなるスイッチ回路群１４と、デ−タ出力手段４1 〜４U と、セット・リセット型のフリップフロップ（ＲＳフリップフロップ）１６1 〜１６U とを備えている。
シリアルデ−タ出力線１２Ｄは、並列プロセッサ装置のシリアルデ−タの出力端に接続されており、クロック信号入力線１２Ｃは、並列プロセッサ装置のクロック信号の入力端に接続されている。
【００６７】
デ−タ出力手段４1 の出力端ＥＯ1 とシリアルデ−タ出力線１２Ｄとの間にはスイッチ回路Ｚ12が設けてあり、スイッチ回路Ｚ12がオン状態の場合は出力端ＥＯ1 とシリアルデ−タ出力線１２Ｄとが接続され、スイッチ回路Ｚ12がオフ状態の場合は出力端ＥＯ1 とシリアルデ−タ出力線１２Ｄとが遮断される。
デ−タ出力手段４1 の入力端ＦＩ1 とクロック信号入力線１２Ｃとの間にはスイッチ回路Ｚ11が設けてあり、スイッチ回路Ｚ11がオン状態の場合は入力端ＦＩ1 とクロック信号入力線１２Ｃとが接続され、スイッチ回路Ｚ11がオフ状態の場合は入力端ＦＩ1 とクロック信号入力線１２Ｃとが遮断される。
デ−タ出力手段４1 の入力端ＧＩ1 とセット・リセット型のフリップフロップ１６1 のＳ端子には、第２のポインタデ−タＳ３２が供給される。
【００６８】
デ−タ出力手段４1 の入力端ＨＩ1 にはスイッチ制御信号Ｓ３９が供給され、出力端ＨＯ1 からはデ−タ出力手段４1 を経たスイッチ制御信号Ｓ３９が出力される。
デ−タ出力手段４1 の出力端ＧＯ1 からは、デ−タ出力手段４1 を経た第２ののポインタデ−タが出力され、この第２のポインタデ−タはフリップフロップ１６1 のＲ端子に供給される。
スイッチ回路Ｚ11，Ｚ12の動作は、フリップフロップ１６1 のＱ端子からの出力信号によって制御される。
デ−タ出力手段４1 は、複数の画素デ−タＳ３41を、プロセッサエレメントから入力する。
【００６９】
同様に、デ−タ出力手段４2 の出力端ＥＯ2 とシリアルデ−タ出力線１２Ｄとの間にはスイッチ回路Ｚ22が設けてあり、スイッチ回路Ｚ22がオン状態の場合は出力端ＥＯ2 とシリアルデ−タ出力線１２Ｄとが接続され、スイッチ回路Ｚ22がオフ状態の場合は出力端ＥＯ2 とシリアルデ−タ出力線１２Ｄとが遮断される。
デ−タ出力手段４2 の入力端ＦＩ2 とクロック信号入力線１２Ｃとの間にはスイッチ回路Ｚ21が設けてあり、スイッチ回路Ｚ21がオン状態の場合は入力端ＦＩ2 とクロック信号入力線１２Ｃとが接続され、スイッチ回路Ｚ21がオフ状態の場合は入力端ＦＩ2 とクロック信号入力線１２Ｃとが遮断される。
デ−タ出力手段４2 の入力端ＧＩ2 とフリップフロップ１６2 のＳ端子には、デ−タ出力手段４1 の出力端ＧＯ1 から出力された第２のポインタデ−タが供給される。
【００７０】
デ−タ出力手段４1 の入力端ＨＩ2 には、デ−タ出力手段４1 の出力端ＨＯ1 から出力されたスイッチ制御信号Ｓ３９が供給される。
デ−タ出力手段４2 の出力端ＨＯ2 からは、デ−タ出力手段４2 を経たスイッチ制御信号Ｓ３９が出力される。
デ−タ出力手段４2 の出力端ＧＯ2 からは、デ−タ出力手段４2 を経た第２のポインタデ−タが出力され、この第２のポインタデ−タはフリップフロップ１６2 のＲ端子に供給される。
スイッチ回路Ｚ21，Ｚ22の動作は、フリップフロップ１６2 のＱ端子からの出力信号によって制御される。
デ−タ出力手段４2 は、複数の画素デ−タＳ３42を、プロセッサエレメントから入力する。
【００７１】
デ−タ出力手段４3 〜４U についても同様であり、デ−タ出力手段４U の出力端ＥＯU とシリアルデ−タ出力線１２Ｄとの間にはスイッチ回路ＺU2が設けてあり、スイッチ回路ＺU2がオン状態の場合は出力端ＥＯU とシリアルデ−タ出力線１２Ｄとが接続され、スイッチ回路ＺU2がオフ状態の場合は出力端ＥＯU とシリアルデ−タ出力線１２Ｄとが遮断される。
デ−タ出力手段４U の入力端ＦＩU とクロック信号入力線１２Ｃとの間にはスイッチ回路ＺU1が設けてあり、スイッチ回路ＺU1がオン状態の場合は入力端ＦＩU とクロック信号入力線１２Ｃとが接続され、スイッチＺU1がオフ状態の場合は入力端ＦＩU とクロック信号入力線１２Ｃとが遮断される。
デ−タ出力手段４U の入力端ＧＩU とフリップフロップ１６U のＳ端子には、デ−タ出力手段４U-1 の出力端ＧＯU-1 から出力された第２のポインタデ−タが供給される。
【００７２】
デ−タ出力手段４U の入力端ＨＩU には、デ−タ出力手段４U-1 の出力端ＨＯU-1 から出力されたスイッチ制御信号Ｓ３９が供給される。
デ−タ出力手段４U の出力端ＧＯU からは、デ−タ出力手段４U-1 を経た第２のポインタデ−タが出力され、この第２のポインタデ−タはフリップフロップ１６U のＲ端子に供給される。
スイッチ回路ＺU1，ＺU2の動作は、フリップフロップ１６U のＱ端子からの出力信号によって制御される。
デ−タ出力手段４U は、複数の画素デ−タＳ３4Uを、プロセッサエレメントから入力する。
【００７３】
図９は、図８のデ−タ出力手段４1 の構成を説明する図である。
デ−タ出力手段４1 は、ポインタ回路１０９41と変換回路１０41とを有する。
ポインタ回路１０９41は、ポインタデ−タ３２を初段の単位遅延素子３７1 に入力し、前段の単位遅延素子の出力を後段の単位遅延素子が入力するように、直列に接続された複数の単位遅延素子３７1 〜３７r からなるシフトレジスタである。単位遅延素子およびメモリは、記憶手段により構成する。
変換回路１０41は、複数の切換手段３５1 〜３５r と、複数のメモリ３６1 〜３６r と、複数の切換手段３８1 〜３８r とを備える。
複数のメモリ３６1 〜３６r は、複数の単位遅延素子３７1 〜３７r のそれぞれに対応して設けてある。
【００７４】
複数の切換手段３８1 〜３８r は、メモリ３６1 〜３６r に対応して設けられ、スイッチ制御信号Ｓ３９が論理値「１」のとき、プロセッサエレメント３1 〜３r からの画素デ−タＳ３1 〜Ｓ３r を、メモリ３６1 〜３６r にそれぞれ供給する。
複数の切換手段３５1 〜３５r は、複数の単位遅延素子３７1 〜３７r のそれぞれに対応して設けられ、対応する単位遅延素子３７1 〜３７r からの出力に応じたタイミングで、対応するメモリ３６1 〜３６r に記憶された画素デ−タをシリアルデ−タ出力線１２Ｄに供給し、シリアルデ−タＳOUT を生成する。
【００７５】
なお、デ−タ出力手段４2 〜４U は、デ−タ出力手段４1 と同様の構成からなる。
すなわち、デ−タ出力手段４2 〜４U では、デ−タ出力手段４1 の入力端ＦＩ1 ，ＧＩ1 ，ＨＩ1 および出力端ＥＯ1 ，ＧＯ1 ，ＨＯ1 を、入力端ＦＩ2 〜ＦＩU ，ＧＩ2 〜ＧＩU ，ＨＩ2 〜ＨＩU および出力端ＥＯ2 〜ＥＯU ，ＧＯ2 〜ＧＯU ，ＨＯ2 〜ＨＯU とした構成と同じである。
デ−タ出力手段４U では、スイッチ制御信号Ｓ３９を出力する必要がないので出力端ＨＯU を削除してもよい。なお、簡易な構成とするため、ｎ＝ｒ×Ｕの関係式が成立する場合について説明している。
【００７６】
デ−タ出力手段４1 に入力される画素デ−タ群Ｓ３41は、画素デ−タＳ３1 〜Ｓ３r からなる。
デ−タ出力手段４2 に入力される画素デ−タ群Ｓ３42は、画素デ−タＳ３r+1 〜Ｓ３2rからなる。
デ−タ出力手段４U に入力される画素デ−タ群Ｓ３4Uは、画素デ−タＳ３n-r+1 〜Ｓ３n からなる。
【００７７】
このようにして、ポインタデ−タを逐次転送する複数の単位遅延素子３７1 〜３７r と、該複数の単位遅延素子３７1 〜３７r に対応して設けられたメモリ３６1 〜３６r および切換手段３５1 〜３５r と、メモリ３６1 〜３６r に対応して設けられた切換手段３８1 〜３８r とを備える複数のブロックのデ−タ出力手段４1 〜４U を構成している。
【００７８】
デ−タ出力手段４1 〜４U におけるポインタデ−タの入力時および出力時を検出する検出回路として、セット・リセット型のフリップフロップ１６1 〜１６U を設けている。
スイッチ回路Ｚ12〜ＺU2は、フリップフロップ１６1 〜１６U により検出されたいずれかのデ−タ出力手段４1 〜４U におけるポインタデ−タの入力時から出力時までの間のみ、当該デ−タ出力手段とシリアルデ−タ出力線１２Ｄとを接続する。
スイッチ回路Ｚ11〜ＺU1は、フリップフロップ１６1 〜１６U により検出されたいずれかのデ−タ出力手段４1 〜４U におけるポインタデ−タの入力時から出力時までの間のみ、当該デ−タ出力手段とクロック信号入力線１２Ｃとを接続する。
【００７９】
図９のポインタ回路１０９41は、単位遅延素子３７1 〜３７n を直列に接続した構成をしており、クロック信号Ｓ３１とポインタデ−タＳ３２を入力し、ポインタデ−タＳ３７1 〜Ｓ３７r を変換回路１０41に出力する。
【００８０】
変換回路１０41は、並列に配置された切換手段３５1 〜３５r 、メモリ３６1 〜３６r および切換手段３８1 〜３８r を有し、パラレルデ−タＳ３41、ポインタデ−タＳ３７1 〜Ｓ３７r およびスイッチ制御信号Ｓ３９を入力し、メモリ３６1 〜３６r に記憶されている画素デ−タをスイッチ回路Ｚ12を介してシリアルデ−タ出力線１２Ｄに供給する。
【００８１】
次に、デ−タ出力手段４1 の動作を図９と図１０を用いて説明する。
図１に示すプロセッサエレメント３1 〜３n において画素デ−タの演算処理が終了すると、ブランキング期間内に、スイッチ制御信号Ｓ３９が論理値「１」になり、このスイッチ制御信号Ｓ３９がデ−タ出力手段４1 〜４U に供給され、切換手段３８1 〜３８n が接続状態になる。これによって、プロセッサエレメント３1 〜３n において演算処理された画素デ−タが、それぞれメモリ３６1 〜３６n に同時に記憶される。
【００８２】
ポインタデ−タＳ３２は、デ−タ出力手段４1 の入力端ＧＩ1 に供給され、この時にフリップフロップ１６1 のＳ端子にポインタデ−タＳ３２が供給され、フリップフロップ１６1 のＱ端子は、論理値「１」のレベルとなる。
このＱ端子からの論理値「１」の信号は、スイッチ回路Ｚ11，Ｚ12の制御信号として供給され、スイッチ回路Ｚ11，Ｚ12をオン状態にする。
スイッチ回路Ｚ11がオン状態となることで、デ−タ出力手段４1 の入力端ＦＩ1 とクロック信号入力線１２Ｃとが接続され、クロック信号Ｓ３１が入力端ＦＩ1 に供給される。
スイッチ回路Ｚ12がオン状態となることで、デ−タ出力手段４1 の出力端ＥＯ1 とシリアルデ−タ出力線１２Ｄとが接続される。
【００８３】
変換回路１０41では、切換手段３５1 〜３５r のうち、それぞれポインタデ−タＳ３７1 〜Ｓ３７r の論理値「１」である切換手段がオン状態になり、メモリ３６1 〜３６r に記憶されている画素デ−タがシリアルデ−タ出力線１２Ｄに供給される。
すなわち、水平期間の最初のクロックサイクルだけポインタデ−タＳ３２に論理値「１」を与え、クロック信号Ｓ３１にパルスを与えるのと同期して、シリアルデ−タＳOUT としてたとえばｉライン目の画素ｑ（ｉ、１）〜ｑ（ｉ、ｒ）の演算処理された画素デ−タがシリアルデ−タ出力線１２Ｄに順に供給される。
【００８４】
すなわち、先ず、ポインタデ−タＳ３７1 が論理値「１」を示し、図１０（Ａ）に示すように、切換手段３５1 がオン状態になり、画素ｑ（ｉ、１）の画素デ−タが出力される。
このとき、ポインタデ−タＳ３７2 〜Ｓ３７r は論理値「０」を示しており、切換手段３５2 〜３５r はオフ状態となっている。
次に、ポインタデ−タＳ３７2 が論理値「１」を示し、図１０（Ｂ）に示すように、切換手段３５2 がオン状態になり、画素ｑ（ｉ、２）の画素デ−タが出力される。
このとき、ポインタデ−タＳ３７1 ，Ｓ３７3 〜Ｓ３７r は、論理値「０」を示しており、切換手段３５1 ，３５3 〜３５r はオフ状態になっている。
【００８５】
次に、ポインタデ−タＳ３７3 〜Ｓ３７r-1 が順に論理値「１」を示し、同等な処理を経て、画素ｑ（ｉ、３）〜ｑ（ｉ、ｒ−１）の画素デ−タがそれぞれ順に出力される。
そして、最後にポインタデ−タＳ３７r が論理値「１」を示し、図１０（Ｃ）に示すように、切換手段３５r がオン状態になり、画素ｑ（ｉ、ｒ）の画素デ−タが出力される。
【００８６】
単位遅延素子３７r の出力信号は、ポインタデ−タとして切換手段３５r におよびフリップフロップ１６1 のＲ端子に出力され、Ｑ端子の出力レベルは、論理値「０」になる。
【００８７】
フリップフロップ１６1 のＱ端子からの論理値「０」の信号は、スイッチ回路Ｚ11，Ｚ12の制御信号として供給され、スイッチ回路Ｚ11，Ｚ12をオフ状態にする。この結果、クロック信号入力線１２Ｃと入力端ＦＩ1 とは遮断され、シリアルデ−タ出力線１２Ｄと出力端ＥＯ1 とは遮断される。
また、ポインタ回路１０９41の最終段の単位遅延素子からの出力信号は、ポインタデ−タとして出力端ＧＯ1 を経てデ−タ出力手段４2 の入力端ＧＩ2 およびフリップフロップ１６2 のＳ端子に供給される。
【００８８】
フリップフロップ１６2 のＳ端子に入力されたポインタデ−タにより、Ｑ端子は論理値「１」の信号を出力する。
このＱ端子からの論理値「１」の信号は、スイッチ回路Ｚ21，Ｚ22の制御信号として供給され、スイッチ回路Ｚ21，Ｚ22をオン状態にする。
スイッチ回路Ｚ21がオン状態となることで、デ−タ出力手段４2 の入力端ＦＩ2 とクロック信号入力線１２Ｃとが接続され、クロック信号Ｓ３１が入力端ＦＩ2 に供給される。
スイッチ回路Ｚ22がオン状態となることで、デ−タ出力手段４2 の出力端ＥＯ2 とシリアルデ−タ出力線１２Ｄとが接続される。
そして、デ−タ出力手段４2 では、上述したデ−タ出力手段４1 と同様な処理を経て、画素デ−タｑ（ｉ、ｒ＋１）〜ｑ（ｉ、２ｒ）の画素デ−タがそれぞれ順に出力される。
【００８９】
デ−タ出力手段４3 およびフリップフロップ１６3 からデ−タ出力手段４U およびフリップフロップ１６U では上述と同様な処理が行われ、デ−タ出力レジスタ４からシリアルデ−タＳOUT が出力される
水平期間の最初のクロックサイクルだけポインタデ−タＳ３２に論理値「１」を与え、クロック信号Ｓ３１にパルスを与えると、それに同期して切換手段３５1 〜３５n が順に１クロックサイクル間だけオン状態になり、メモリ３６1 〜３６n に記憶された画素デ−タが、シリアルデ−タＳOUT として出力される。
具体的には、１ライン分の画素数のパルスをクロック信号Ｓ３１に与えると、たとえばｉライン目の画素ｑ（ｉ、１）〜ｑ（ｉ、ｎ）の画素デ−タが、それぞれメモリ３６1 〜３６n からシリアルデ−タＳOUT として順に出力される。
【００９０】
例えば、上記実施形態でｎ＝１０００、ｒ＝１００、Ｕ＝１０の場合、シリアルデ−タ出力線１２Ｄに接続される切換手段の個数は、切換手段Ｚ12〜Ｚ102 の１０個と、デ−タ出力手段内の切換手段３５1 〜３５100 の１００個との和である１１０個となる。
一方、デ−タ出力手段を構成しない従来の並列プロセッサ装置では、シリアルデ−タ出力線１２Ｄに接続される切換手段の個数は、デ−タ出力レジスタ内の切換手段３５1 〜３５1000の１０００個となる。
したがって、本発明の並列プロセッサ装置によれば、シリアルデ−タ出力線１２Ｄに接続される切換手段の個数を減らすことができ、このシリアルデ−タ出力線１２Ｄに寄生する切換手段の静電容量を低減することができる。
よって、パラレルデ−タＳ３1 〜Ｓ３n をシリアルデ−タＳOUT に変換する際における並列プロセッサ装置の消費電力を低減することができるとともに、動作速度を向上させることができる。
また、本実施形態では、ポインタデ−タを有するデ−タ入力手段またはデ−タ出力手段に対してクロック信号を供給する構成としているので、この点でも並列プロセッサ装置の消費電力を低減することができる。
【００９１】
検出回路を上記フリップフロップまたは充放電回路を用いて構成することで、デ−タ出力手段へのポインタデ−タの入力時および出力時をクロック信号のパルスを計数する計数回路を設けて検出する場合に比べ、簡単な回路構成とすることができる。上記フリップフロップの個数または充放電回路の個数をデ−タ出力手段の個数と同じにすることで、回路の無駄を省くことができる。
【００９２】
なお、デ−タ入力レジスタ２とデ−タ出力レジスタ４を同じ個数（Ｕ個）に区分して、Ｕ個のデ−タ入力手段およびデ−タ出力手段を構成しているが、デ−タ入力レジスタ２とデ−タ出力レジスタ４を異なる個数に区分して、異なる個数のデ−タ入力手段およびデ−タ出力手段を構成してもよい。
また、上記実施形態は本発明の一例であり、本発明は上記実施形態に限定されない。
【００９３】
【発明の効果】
本発明の並列プロセッサ装置では、デ−タ入力手段へのポインタデ−タの入力時から出力時までの間のみ当該デ−タ入力手段とシリアルデ−タ入力線とを接続することで、デ−タ入力手段を構成しない従来の場合に比べ、シリアルデ−タをパラレルデ−タに変換する際の並列プロセッサ装置の消費電力を低減することができ、動作速度を向上させることができる。
【００９４】
本発明の並列プロセッサ装置では、デ−タ出力手段へのポインタデ−タの入力時から出力時までの間のみ当該デ−タ出力手段とシリアルデ−タ出力線とを接続することで、デ−タ出力手段を構成しない従来の場合に比べ、パラレルデ−タをシリアルデ−タに変換する際の並列プロセッサ装置の消費電力を低減することができ、動作速度を向上させることができる。
【００９５】
本発明の並列プロセッサ装置では、デ−タ入力手段へのポインタデ−タの入力時から出力時までの間のみ当該デ−タ入力手段とシリアルデ−タ入力線とを接続し、デ−タ出力手段へのポインタデ−タの入力時から出力時までの間のみ当該デ−タ出力手段とシリアルデ−タ出力線とを接続することで、デ−タ入力手段およびデ−タ出力手段を構成しない従来の場合に比べ、シリアルデ−タをパラレルデ−タに変換する際とパラレルデ−タをシリアルデ−タに変換する際における並列プロセッサ装置の消費電力を低減することができ、動作速度を向上させることができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係わる並列プロセッサ装置の簡易構成図である。
【図２】図１に示すデ−タ入力レジスタを説明するブロック図である。
【図３】図２に示すデ−タ入力手段を説明する回路図である。
【図４】図３に示すデ−タ入力手段の動作を説明する説明図である。
【図５】セット・リセット型のフリップフロップの真理値表を例示する図である。
【図６】セット・リセット型のフリップフロップの動作を例示するタイムチャ−トである。
【図７】充放電回路を説明する回路図である。
【図８】図１に示すデ−タ出力レジスタを説明するブロック図である。
【図９】図８に示すデ−タ出力手段を説明する回路図である。
【図１０】図９に示すデ−タ出力手段の動作を説明する説明図である。
【図１１】従来の並列プロセッサ装置の簡易構成図である。
【図１２】並列プロセッサ装置の処理対象となる画像デ−タを説明する説明図である。
【図１３】図１２に示す画像デ−タの伝送形式を説明するための説明図である。
【図１４】図１２に示す画像デ−タを並列プロセッサ装置で処理するときの手順を説明するための説明図である。
【図１５】図１１に示す従来の並列プロセッサ装置のデ−タ入力レジスタの簡易構成図である。
【図１６】図１５に示すデ−タ入力レジスタの動作を説明する説明図である。
【図１７】図１１に示す従来の並列プロセッサ装置のデ−タ出力レジスタの簡易構成図である。
【図１８】図１７に示すデ−タ出力レジスタの動作を説明する説明図である。
【符号の説明】
１…並列プロセッサ装置、２…デ−タ入力レジスタ、２1 〜２U …デ−タ入力手段、３…プロセッサエレメント（演算手段）、４…デ−タ出力レジスタ、４1 〜４U …デ−タ出力手段、７Ｃ，１２Ｃ…クロック信号入力線、７Ｄ…シリアルデ−タ入力線、１２Ｄ…シリアルデ−タ出力線、１３，１４…スイッチ回路群、１５1 〜１５U ，１６1 〜１６U …セット・リセット型のフリップフロップ、２６1 〜２６n …単位遅延素子（記憶手段）、３０1 〜３０n ，３５1 〜３５n …切換手段、３１1 〜３１n ，３６1 〜３６n …メモリ（記憶手段）、５０１…ノット回路、５００…電源電圧Ｖccの供給線、５０２…Ｐチャネル型の電界効果トランジスタ、５０３…Ｎチャネル型の電界効果トランジスタ、ＧＮＤ…接地電位（ア−ス電位）、Ｓ１１，Ｓ３１…クロック信号、Ｓ１２，Ｓ３２…ポインタデ−タ、ＳIN，ＳOUT …シリアルデ−タ、Ｙ11〜ＹU1，Ｙ12〜ＹU2，Ｚ11〜ＺU1，Ｚ12〜ＺU2…スイッチ回路。
【図１】
0003852205.tif 000002
【図２】
0003852205.tif 000003
【図３】
0003852205.tif 000004
【図４】
0003852205.tif 000005
【図５】
0003852205.tif 000006
【図６】
0003852205.tif 000007
【図７】
0003852205.tif 000008
【図８】
0003852205.tif 000009
【図９】
0003852205.tif 000010
【図１０】
0003852205.tif 000011
【図１１】
0003852205.tif 000012
【図１２】
0003852205.tif 000013
【図１３】
0003852205.tif 000014
【図１４】
0003852205.tif 000015
【図１５】
0003852205.tif 000016
【図１６】
0003852205.tif 000017
【図１７】
0003852205.tif 000018
【図１８】
0003852205.tif 000019