(57)【特許請求の範囲】
【請求項１】
入力周波数に関係なく出力振幅がほぼ一定であって入力周波数に応じて信号の位相をシフトさせる縦続接続された全域通過型の２つの移相回路と、後段の前記移相回路の出力を帰還信号として前段の前記移相回路の入力側に帰還させるとともに前記帰還信号と入力信号とを加算して前段の前記移相回路に入力する加算回路とを含み、出力信号が発振しない状態で前記入力信号の中から所定の周波数近傍の信号のみを通過させる同調回路と、
前記２つの移相回路のうち一方の移相回路の入出力信号の位相差が９０°になるように前記２つの移相回路を制御することにより、前記同調回路の同調周波数を前記同調回路の入力信号の周波数に一致させる周波数制御回路とを備えることを特徴とする同調制御方式。
【請求項２】
前記同調回路に含まれる前記２つの移相回路のそれぞれは、時定数が変更可能な直列回路を含んでおり、
前記周波数制御回路は、前記同調回路の入力信号の周波数と前記同調回路の同調周波数とが異なる場合に、双方の前記直列回路の時定数を互いに等しく維持しながら各移相回路の位相シフト量を変化させることにより、前記同調回路の同調周波数を前記同調回路の入力信号の周波数に一致させることを特徴とする請求の範囲第１項記載の同調制御方式。
【請求項３】
前記直列回路のそれぞれは、キャパシタあるいはインダクタによるリアクタンス素子と第１の抵抗とを含んで構成され、
双方の前記直列回路の時定数は、前記周波数制御回路から出力される制御信号によって変更可能とされ、
前記周波数制御回路は、前記同調回路の同調周波数が前記同調回路の入力信号の周波数に一致するように前記制御信号を出力することを特徴とする請求の範囲第２項記載の同調制御方式。
【請求項４】
前記周波数制御回路は、前記同調回路に含まれるいずれか一方の前記移相回路の入出力信号の位相差が９０°からずれているときに、前記２つの移相回路のそれぞれに含まれる前記直列回路の時定数を変化させることにより、前記一方の移相回路の入出力信号の位相差を９０°に制御することを特徴とする請求の範囲第３項記載の同調制御方式。
【請求項５】
前記周波数制御回路は、
前記同調回路に含まれるいずれか一方の移相回路の入出力信号の位相差に応じてデューティ比が変化する第１の矩形波信号を出力する位相差検出回路と、
前記第１の矩形波信号を平滑することにより、前記第１の矩形波信号のデューティ比に応じて電圧レベルが変化する制御電圧を発生させる制御電圧発生回路と、
を備え、前記制御電圧を前記制御信号として出力することを特徴とする請求の範囲第４項記載の同調制御方式。
【請求項６】
前記位相差検出回路は、
前記同調回路に含まれるいずれか一方の移相回路の入力信号に同期した第２の矩形波信号を出力する第１の電圧比較器と、
前記一方の移相回路の出力信号に同期した第３の矩形波信号を出力する第２の電圧比較器と、
前記第２および第３の矩形波信号を合成して前記第１の矩形波信号を出力する矩形波合成手段と、
を備えることを特徴とする請求の範囲第５項記載の同調制御方式。
【請求項７】
前記矩形波合成手段は、前記第２および第３の矩形波信号の排他的論理和を演算する論理ゲートを含んで構成され、この論理ゲートの出力を前記第１の矩形波信号とする請求の範囲第６項記載の同調制御方式。
【請求項８】
前記矩形波合成手段は、制御端子の電圧レベルに応じて入力端子に入力された信号を通過させあるいは遮断するトライステートバッファを含んで構成され、前記第２および第３の矩形波信号のいずれか一方を前記制御端子に入力し、他方を前記入力端子に入力し、前記トライステートバッファの出力を前記第１の矩形波信号とする請求の範囲第６項記載の同調制御方式。
【請求項９】
前記制御電圧発生回路は、前記位相差検出回路から出力される前記第１の矩形波信号を平滑する平滑回路と、前記平滑回路の出力電圧を増幅して前記制御電圧を出力する増幅器とを備えることを特徴とする請求の範囲第５項記載の同調制御方式。
【請求項１０】
前記同調回路に含まれる前記２つの移相回路の少なくとも一方は、反転入力端子に第２の抵抗の一方端が接続され前記第２の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の出力端と前記差動増幅器の反転入力端子との間に接続された第３の抵抗とを含み、前記第２の抵抗の他方端に前記直列回路を接続し、前記直列回路を構成する前記第１の抵抗および前記リアクタンス素子との接続部を前記差動増幅器の非反転入力端子に接続したことを特徴とする請求の範囲第３項記載の同調制御方式。
【請求項１１】
前記同調回路は、入力される交流信号の位相を変えずに出力する非反転回路を備えており、前記非反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が３６０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第１０項記載の同調制御方式。
【請求項１２】
前記同調回路は、入力される交流信号の位相を反転して出力する位相反転回路を備えており、前記位相反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が１８０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第１０項記載の同調制御方式。
【請求項１３】
前記縦続接続された２つの移相回路の前段にトランジスタによるホロワ回路を挿入することを特徴とする請求の範囲第１０項記載の同調制御方式。
【請求項１４】
前記縦続接続された２つの移相回路によって形成される帰還ループの一部に分圧回路を挿入し、
前記同調回路は、前記分圧回路に入力される交流信号を同調信号として出力することを特徴とする請求の範囲第１０項記載の同調制御方式。
【請求項１５】
前記直列回路内の前記第１の抵抗を可変抵抗により形成し、前記可変抵抗の抵抗値を前記制御信号の電圧レベルに応じて変えることで前記同調回路の同調周波数を可変することを特徴とする請求の範囲第１０項記載の同調制御方式。
【請求項１６】
前記差動増幅器は演算増幅器であることを特徴とする請求の範囲第１０項記載の同調制御方式。
【請求項１７】
構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第１０項記載の同調制御方式。
【請求項１８】
前記同調回路に含まれる前記２つの移相回路の少なくとも一方は、反転入力端子に第２の抵抗の一方端が接続され前記第２の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の出力端子に接続された第１の分圧回路と、前記第１の分圧回路の出力端と前記差動増幅器の反転入力端子との間に接続された第３の抵抗とを含み、前記第２の抵抗の他方端に前記直列回路を接続し、前記直列回路を構成する前記第１の抵抗および前記リアクタンス素子の接続部を前記差動増幅器の非反転入力端子に接続したことを特徴とする請求の範囲第３項記載の同調制御方式。
【請求項１９】
前記同調回路は、入力される交流信号の位相を変えずに出力する非反転回路を備えており、前記非反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が３６０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第１８項記載の同調制御方式。
【請求項２０】
前記同調回路は、入力される交流信号の位相を反転して出力する位相反転回路を備えており、前記位相反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が１８０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第１８項記載の同調制御方式。
【請求項２１】
前記縦続接続された２つの移相回路の前段にトランジスタによるホロワ回路を挿入することを特徴とする請求の範囲第１８項記載の同調制御方式。
【請求項２２】
前記縦続接続された２つの移相回路によって形成される帰還ループの一部に第２の分圧回路を挿入し、
前記同調回路は、前記第２の分圧回路に入力される交流信号を同調信号として出力することを特徴とする請求の範囲第１８項記載の同調制御方式。
【請求項２３】
前記直列回路内の前記第１の抵抗を可変抵抗により形成し、前記可変抵抗の抵抗値を前記制御信号の電圧レベルに応じて変えることで前記同調回路の同調周波数を可変することを特徴とする請求の範囲第１８項記載の同調制御方式。
【請求項２４】
前記差動増幅器は演算増幅器であることを特徴とする請求の範囲第１８項記載の同調制御方式。
【請求項２５】
構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第１８項記載の同調制御方式。
【請求項２６】
前記同調回路に含まれる前記２つの移相回路の少なくとも一方は、反転入力端子に第２の抵抗の一方端が接続され前記第２の抵抗を介して交流信号が入力される差動増幅器と、前記差動増幅器の反転入力端子と出力端子との間に接続された第３の抵抗と、一方端が前記差動増幅器の反転入力端子に接続され他方端が接地された第４の抵抗とを含み、前記第２の抵抗の他方端に前記直列回路を接続し、前記直列回路を構成する前記第１の抵抗および前記リアクタンス素子の接続部を前記差動増幅器の非反転入力端子に接続したことを特徴とする請求の範囲第３項記載の同調制御方式。
【請求項２７】
前記同調回路は、入力される交流信号の位相を変えずに出力する非反転回路を備えており、前記非反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が３６０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第２６項記載の同調制御方式。
【請求項２８】
前記同調回路は、入力される交流信号の位相を反転して出力する位相反転回路を備えており、前記位相反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が１８０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第２６項記載の同調制御方式。
【請求項２９】
前記縦続接続された２つの移相回路の前段にトランジスタによるホロワ回路を挿入することを特徴とする請求の範囲第２６項記載の同調制御方式。
【請求項３０】
前記縦続接続された２つの移相回路によって形成される帰還ループの一部に分圧回路を挿入し、
前記同調回路は、前記分圧回路に入力される交流信号を同調信号として出力することを特徴とする請求の範囲第２６項記載の同調制御方式。
【請求項３１】
前記直列回路内の前記第１の抵抗を可変抵抗により形成し、前記可変抵抗の抵抗値を前記制御信号の電圧レベルに応じて変えることで前記同調回路の同調周波数を可変することを特徴とする請求の範囲第２６項記載の同調制御方式。
【請求項３２】
前記差動増幅器は演算増幅器であることを特徴とする請求の範囲第２６項記載の同調制御方式。
【請求項３３】
構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第２６項記載の同調制御方式。
【請求項３４】
前記同調回路は、入力される交流信号の位相を変えずに出力する非反転回路を備えており、前記非反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記２つの移相回路の少なくとも一方は、入力された交流信号を同相および逆相の交流信号に変換して出力する変換手段と、この変換手段によって変換された一方の交流信号を前記直列回路の一方端を介して、他方の交流信号を前記直列回路の他方端を介して合成する合成手段とを含むことを特徴とする請求の範囲第３項記載の同調制御方式。
【請求項３５】
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が３６０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第３４項記載の同調制御方式。
【請求項３６】
前記縦続接続された２つの移相回路および前記非反転回路によって形成される帰還ループの一部に分圧回路を挿入し、
前記同調回路は、前記分圧回路に入力される交流信号を同調信号として出力することを特徴とする請求の範囲第３４項記載の同調制御方式。
【請求項３７】
前記２つの移相回路内の前記変換手段はトランジスタを含んでおり、前記トランジスタのソースおよびドレイン、あるいはエミッタおよびコレクタにそれぞれ抵抗値がほぼ等しい第２の抵抗を接続し、前記トランジスタのゲートあるいはベースに交流信号を入力し、前記トランジスタのソース・ドレイン間あるいはエミッタ・コレクタ間に前記合成手段を構成する前記直列回路を接続したことを特徴とする請求の範囲第３４項記載の同調制御方式。
【請求項３８】
前記直列回路内の前記第１の抵抗を可変抵抗により形成し、前記可変抵抗の抵抗値を前記制御信号の電圧レベルに応じて変えることで前記同調回路の同調周波数を可変することを特徴とする請求の範囲第３４項記載の同調制御方式。
【請求項３９】
構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第３４項記載の同調制御方式。
【請求項４０】
前記同調回路は、入力される交流信号の位相を反転して出力する位相反転回路を備えており、前記位相反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記２つの移相回路の少なくとも一方は、入力された交流信号を同相および逆相の交流信号に変換して出力する変換手段と、この変換手段によって変換された一方の交流信号を前記直列回路の一方端を介して、他方の交流信号を前記直列回路の他方端を介して合成する合成手段とを含むことを特徴とする請求の範囲第３項記載の同調制御方式。
【請求項４１】
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が１８０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第４０項記載の同調制御方式。
【請求項４２】
前記縦続接続された２つの移相回路および前記位相反転回路によって形成される帰還ループの一部に分圧回路を挿入し、
前記同調回路は、前記分圧回路に入力される交流信号を同調信号として出力することを特徴とする請求の範囲第４０項記載の同調制御方式。
【請求項４３】
前記２つの移相回路内の前記変換手段はトランジスタを含んでおり、前記トランジスタのソースおよびドレイン、あるいはエミッタおよびコレクタにそれぞれ抵抗値がほぼ等しい第２の抵抗を接続し、前記トランジスタのゲートあるいはベースに交流信号を入力し、前記トランジスタのソース・ドレイン間あるいはエミッタ・コレクタ間に前記合成手段を構成する前記直列回路を接続したことを特徴とする請求の範囲第４０項記載の同調制御方式。
【請求項４４】
前記直列回路内の前記第１の抵抗を可変抵抗により形成し、前記可変抵抗の抵抗値を前記制御信号の電圧レベルに応じて変えることで前記同調回路の同調周波数を可変することを特徴とする請求の範囲第４０項記載の同調制御方式。
【請求項４５】
構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第４０項記載の同調制御方式。
【請求項４６】
前記同調回路に含まれる前記２つの移相回路の少なくとも一方は、抵抗値がほぼ等しい第２および第３の抵抗により構成される第１の分圧回路と、前記第１の分圧回路の出力端の電位と前記直列回路を構成する前記リアクタンス素子および前記第１の抵抗の接続点の電位との差分を所定の増幅度で増幅して出力する差動増幅器とを含み、前記第１の分圧回路および前記直列回路の一端にそれぞれ交流信号を入力することを特徴とする請求の範囲第３項記載の同調制御方式。
【請求項４７】
前記同調回路は、入力される交流信号の位相を変えずに出力する非反転回路を備えており、前記非反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が３６０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第４６項記載の同調制御方式。
【請求項４８】
前記同調回路は、入力される交流信号の位相を反転して出力する位相反転回路を備えており、前記位相反転回路は前記縦続接続された２つの移相回路によって形成される帰還ループの一部に挿入され、
前記同調回路は、前記縦続接続された２つの移相回路の全体により位相シフト量の合計が１８０°となる周波数近傍の信号のみを通過させることを特徴とする請求の範囲第４６項記載の同調制御方式。
【請求項４９】
前記縦続接続された２つの移相回路によって形成される帰還ループの一部に第２の分圧回路を挿入し、
前記同調回路は、前記第２の分圧回路に入力される交流信号を同調信号として出力することを特徴とする請求の範囲第４６項記載の同調制御方式。
【請求項５０】
前記直列回路内の前記第１の抵抗を可変抵抗により形成し、前記可変抵抗の抵抗値を前記制御信号の電圧レベルに応じて変えることで前記同調回路の同調周波数を可変することを特徴とする請求の範囲第４６項記載の同調制御方式。
【請求項５１】
構成部品を半導体基板上に一体形成したことを特徴とする請求の範囲第４６項記載の同調制御方式。
【請求項５２】
前記同調回路は、入力信号が一方端に入力される入力インピーダンス素子と、帰還信号が一方端に入力される帰還インピーダンス素子とを含んでおり、前記加算回路は、前記入力インピーダンス素子を介して入力される前記入力信号と、前記帰還インピーダンス素子を介して入力される前記帰還信号とを前記加算回路によって加算することを特徴とする請求の範囲第３項記載の同調制御方式。
【請求項５３】
前記入力インピーダンス素子と前記帰還インピーダンス素子との素子定数の比を変えることにより、前記同調回路の帯域幅を変えることを特徴とする請求の範囲第５２項記載の同調制御方式。
【発明の詳細な説明】
技術分野
本発明は、所定の周波数信号のみを通過させる同調制御方式に関する。
背景技術
従来のフィルタあるいは同調回路として、ＬＣ共振等を利用した各種の構成が知られている。例えば、スーパーヘテロダイン受信機の中間周波増幅回路がフィルタとしての機能を包含するが、この中間周波増幅回路は一般には複数組の中間周波トランス（ＩＦＴ）とキャパシタとを用いて所望の周波数特性を実現している。例えば、ＡＭ受信機の場合には、４５５ｋＨｚの中心周波数が設定されているとともに、この中心周波数から９ｋＨｚ離調した場合に所定の減衰量となるように設定されている。また、複数組の中間周波トランス等の代わりに１個のセラミクスフィルタを用いて所望の周波数特性を実現しているものもある。
ところで、上述したスーパーヘテロダイン方式を適用した従来技術においては、同調を行うフィルタである中間周波増幅回路の構成に中間周波トランスやセラミクスフィルタが含まれるため、これらを含む全体を半導体基板上に集積化することが困難であった。
また、この中間周波増幅回路と組み合わされる局部発振回路は、簡単なものでは局部発振トランスを利用したＬＣ発振器により実現され、高精度のものになると水晶発振を利用したＰＬＬ構成により実現される。特に、局部発振回路をＰＬＬ構成とした場合には、正弦波発振を行う電圧制御型発振器（ＶＣＯ）を含むため集積化が難しく、一部にハイブリッドＩＣを用いていた。
このように、フィルタとして動作する中間周波増幅回路のみならずこれと組み合わせて同調機構を構成する局部発振回路までを含む全体を集積化することは困難であり、同調機構の全体を集積化することができる同調制御方式が望まれていた。また、仮に従来から存在するフィルタの全体あるいはこのフィルタを含む回路の全体を集積化したとしても、回路定数に大きなばらつきが生じるため、製造したチップ毎に異なる特性を有することになる。あるいは、中心周波数が温度等によって大きく変化する場合も考えられるため、集積化した場合であっても確実に所期の周波数特性を達成することができる同調制御方式が必要となる。
発明の開示
本発明は、このような課題を解決するために考えられたものであり、その目的は集積化に適した新たな同調制御方式を提供することにある。
本発明の同調制御方式は、縦続接続された全域通過型の２つの移相回路と、後段の前記移相回路の出力を帰還信号として前段の前記移相回路の入力側に帰還させるとともに前記帰還信号と入力信号とを加算して前段の前記移相回路に入力する加算回路とを含み、所定の周波数近傍の信号のみを通過させる同調回路と、
前記同調回路に前記所定の周波数近傍の周波数を有する信号が入力されたときに、前記同調回路に含まれる一方の移相回路の入出力信号間の位相差に基づいて、前記同調回路の同調周波数を前記同調回路の入力信号の周波数に一致させる周波数制御回路と、を備える。
そして、同調回路に含まれる一方の移相回路の入出力信号間の位相差が例えば９０°となるように制御を行うことにより、同調周波数は常に入力信号の周波数に追従して変化するようになり、両周波数を一致させることができる。
【図面の簡単な説明】
第１図は、本発明の同調制御方式を適用した一実施形態である同調機構の構成図、
第２図は、同調回路の詳細な構成を示す回路図、
第３図は、第２図に示す前段の移相回路の構成を抜き出して示した回路図、
第４図は、第３図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係とを示すベクトル図、
第５図は、第２図に示す後段の移相回路の構成を抜き出して示した回路図、
第６図は、後段の移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第７図は、第２図に示す２つの移相回路および分圧回路の全体を伝達関数Ｋ１を有する回路に置き換えた回路図、
第８図は、第７図に示す回路をミラーの定理によって変換した回路図、
第９図は、第２図に示した同調回路の同調特性を示す図、
第１０図は、２つの移相回路に入出力される信号間の位相関係を示す図、
第１１図は、前段の移相回路に入力される信号の周波数より同調周波数の方が高い場合の各移相回路の入出力信号間の位相関係を示す図、
第１２図は、前段の移相回路に入力される信号周波数より同調周波数の方が低い場合の各移相回路の入出力信号間の位相関係を示す図、
第１３図は、周波数制御回路の構成を示す回路図、
第１４図は、同調回路に入力される信号の周波数に比べて同調回路の同調周波数が高い場合のタイミング図、
第１５図は、同調回路に入力される信号の周波数に比べて同調回路の同調周波数が低い場合のタイミング図、
第１６図は、周波数制御回路の他の構成例を示す回路図、
第１７図は、第１６図に示す同調回路に入力される信号の周波数に比べて同調周波数が高い場合のタイミング図、
第１８図は、第１６図に示す同調回路に入力される信号の周波数に比べて同調周波数が低い場合のタイミング図、
第１９図は、ＦＭ検波を兼ねた同調機構の構成を示す図、
第２０図は、第１９図に示す周波数制御回路の詳細構成を示す回路図、
第２１図は、第１９図に示す同調機構を利用したＦＭ受信機の構成を示す図、
第２２図は、同期整流によるＡＭ検波を併用した同調機構の構成を示す図、
第２３図は、第２２図に示す同期整流回路の詳細構成を示す図、
第２４図は、第２２図に示す同調機構を利用したＡＭ受信機の構成を示す図、
第２５図は、ＬＲ回路を含む移相回路の構成を示す回路図、
第２６図は、第２５図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第２７図は、ＬＲ回路を含む移相回路の他の構成を示す回路図、
第２８図は、第２７図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第２９図は、同調回路の第２の変形例を示す回路図、
第３０図は、ＬＲ回路を含む移相回路の構成を示す回路図、
第３１図は、ＬＲ回路を含む移相回路の他の構成を示す回路図、
第３２図は、同調回路の第４の変形例を示す回路図、
第３３図は、同調回路の第５の変形例を示す回路図、
第３４図は、同調回路の第６の変形例を示す回路図、
第３５図は、同調回路の第７の変形例を示す回路図、
第３６図は、同調回路の第８の変形例を示す回路図、
第３７図は、第３６図に示す前段の移相回路の構成を抜き出して示した回路図、
第３８図は、第３７図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第３９図は、第３６図に示す後段の移相回路の構成を抜き出して示した回路図、
第４０図は、第３９図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第４１図は、ＬＲ回路を含む移相回路の構成を示す回路図、
第４２図は、第４１図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第４３図は、ＬＲ回路を含む移相回路の他の構成を示す回路図、
第４４図は、第４３図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第４５図は、同調回路の第１０の変形例を示す回路図、
第４６図は、同調回路の第１１の変形例を示す回路図、
第４７図は、同調回路の第１２の変形例を示す回路図、
第４８図は、第４７図に示す前段の移相回路の構成を抜き出して示した回路図、
第４９図は、第４８図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第５０図は、第４７図に示す後段の移相回路の構成を抜き出して示した回路図、
第５１図は、第５０図に示す移相回路の入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図、
第５２図は、ＬＲ回路を含む移相回路の構成を示す回路図、
第５３図は、第５２図に示す移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図、
第５４図は、ＬＲ回路を含む移相回路の他の構成を示す回路図、
第５５図は、第５４図に示す移相回路の入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図、
第５６図は、同調回路の第１４の変形例を示す回路図、
第５７図は、同調回路の第１５の変形例を示す回路図、
第５８図は、第３図に示した移相回路内の可変抵抗をＭＯＳ型のＦＥＴで形成した同調回路の回路図、
第５９図は、キャパシタの静電容量を変えることにより全体の同調周波数を変化させるようにした同調回路の回路図、
第６０図は、第２図に示した各移相回路内の可変抵抗としてＦＥＴ以外の素子を用いた同調回路の回路図、
第６１図は、オペアンプの構成の中で移相回路の動作に必要な部分を抽出した回路図である。
発明を実施するための最良の形態
以下、本発明の同調制御方式の一実施形態について、図面を参照しながら具体的に説明する。
〔Ａ．同調機構の全体構成および動作〕
本発明の同調制御方式は、同調回路に含まれる２つの移相回路の各時定数を同じに設定したときに２つの移相回路のそれぞれにおいて、入出力信号間の位相差が９０°、すなわち位相シフト量が９０°あるいは２７０°になることに着目し、ある周波数の交流信号が入力されたときに一方の移相回路の位相シフト量を９０°あるいは２７０°に近づけるように制御することにより、同調周波数が入力信号の周波数に一致するように制御することに特徴がある。
第１図は、本発明の同調制御方式を適用した一実施形態である同調機構の構成を示す図である。
同図に示す同調機構は、ある周波数近傍の信号を通過させるフィルタとして機能する同調回路１と、この同調回路１の通過中心周波数の制御を行う周波数制御回路２とを含んでいる。
同調回路１は、２つの移相回路を含んでおり、後段の移相回路の出力を同調回路１の出力として取り出すとともに、この信号を帰還抵抗を介して帰還させ、入力抵抗を介して入力される入力信号と帰還抵抗を介して帰還される帰還信号とを加算して前段の移相回路に入力することにより、２つの移相回路全体の位相シフト量が３６０°となる周波数で所定の同調動作を行うようになっている。
しかも、各移相回路の時定数を同じに設定した場合には各移相回路における位相シフト量が９０°となる。見方を変えれば、各移相回路の時定数を同じに設定するとともにいずれか一方の移相回路の位相シフト量が９０°となるように制御すれば、入力信号の周波数に同調周波数を一致させることができる。
なお、同調回路１は、外部から入力される制御信号によって、２つの移相回路の位相シフト量を変えることにより同調周波数をある範囲で任意に設定可能な構成を有している。同調回路１の詳細構成および詳細動作については後述する。
周波数制御回路２は、同調回路１に含まれる一方の移相回路に入出力される２種類の信号が入力されており、これら２信号間の位相差が９０°からずれている場合に、このずれを無くすように同調回路１の同調周波数を制御する。
このような制御を行うために、周波数制御回路２は位相差検出回路３と制御電圧発生回路４とを含んで構成されている。
位相差検出回路３は、同調回路１に含まれる一方の移相回路の位相シフト量が９０°のときにデューティ比が５０％となり、位相シフト量が９０°からずれたときにはそのずれに対応してデューティ比が５０％からずれた矩形波信号を出力する。
制御電圧発生回路４は、位相差検出回路３から出力される矩形波信号のデューティ比に応じた電圧を発生し、この発生した電圧と所定のバイアス電圧とを加算した電圧を制御信号として同調回路１に向けて出力する。
なお、上述した周波数制御回路２を構成する位相差検出回路３と制御電圧発生回路４の詳細な構成および動作については後述する。
〔Ｂ．同調回路の詳細構成および動作〕
次に、第１図に示した同調回路１の詳細について説明する。第２図は、同調回路１の詳細な構成を示す回路図である。同図に示す同調回路１は、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で３６０°の位相シフトを行う２つの移相回路１１０Ｃ、１３０Ｃと、後段の移相回路１３０Ｃの出力側に設けられた抵抗１６２および１６４からなる分圧回路１６０と、帰還抵抗１７０および入力抵抗１７４（入力抵抗１７４は帰還抵抗１７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより分圧回路１６０の分圧出力（帰還信号）と入力端子１９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
第３図は、第２図に示した前段の移相回路１１０Ｃの構成を抜き出して示したものである。同図に示す前段の移相回路１１０Ｃは、差動増幅器の一種であるオペアンプ１１２と、入力端１２２に入力された交流信号の位相を所定量シフトさせてオペアンプ１１２の非反転入力端子に入力する可変抵抗１１６およびキャパシタ１１４と、入力端１２２とオペアンプ１１２の反転入力端子との間に挿入された抵抗１１８と、オペアンプ１１２の出力端子に接続されて分圧回路を構成する抵抗１２１および１２３と、この分圧回路の出力端子とオペアンプ１１２の反転入力端子との間に接続された抵抗１２０とを含んで構成されている。
このような構成を有する移相回路１１０Ｃにおいて、抵抗１１８と抵抗１２０の抵抗値は同じに設定されている。また、可変抵抗１１６は外部からの制御電圧に応じて抵抗値が変更可能であり、例えば、第３図に示すようにＦＥＴのチャネルを抵抗体として用い、第２図に示す制御入力端子１９４を介して外部から供給される制御電圧をゲートに印加することにより抵抗値が設定されるようになっている。
第３図に示す入力端１２２に所定の交流信号が入力されると、オペアンプ１１２の非反転入力端子には、可変抵抗１１６の両端に現れる電圧ＶR1が印加される。また、抵抗１１８の両端には、コンデンサ１１４の両端に現れる電圧ＶC1と同じ電圧ＶC1が現れる。２つの抵抗１１８、１２０には同じ電流Ｉが流れ、しかも、上述したように抵抗１１８と抵抗１２０の各抵抗値は等しいので、抵抗１２０の両端にも電圧ＶC1が現れる。オペアンプ１１２の反転入力端子（電圧ＶR1）を基準にして考えると、抵抗１１８の両端電圧ＶC1をベクトル的に加算したものが入力電圧Ｅiに、抵抗１２０の両端電圧ＶC1をベクトル的に減算したものが抵抗１２１と抵抗１２３の接続点の電圧（分圧出力）Ｅo′になる。
第４図は、前段の移相回路１１０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
上述したように、オペアンプ１１２の非反転入力端子に印加される電圧ＶR1を基準に考えると、入力電圧Ｅiと分圧電圧Ｅo′とは電圧ＶC1を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入力電圧Ｅiと分圧出力Ｅo′の大きさと位相の関係は、入力電圧Ｅiおよび分圧出力Ｅo′を斜辺とし、電圧ＶC1の２倍を底辺とする二等辺三角形で表すことができ、分圧出力Ｅo′の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は第４図に示すφ1で表されることがわかる。この位相シフト量φ1は、周波数に応じて、入力電圧Ｅiを基準として時計回り方向（位相遅れ方向）に１８０°から３６０°まで変化する。
また、移相回路１１０Ｃの出力端１２４はオペアンプ１１２の出力端子に接続されているため、抵抗１２１の抵抗値をＲ21、抵抗１２３の抵抗値をＲ23とすると、出力電圧Ｅoと上述した分圧出力Ｅo′との間には、抵抗１２０の抵抗値に対してＲ21およびＲ23が十分小さいときは、Ｅo＝（１＋R21／Ｒ23）Ｅo′の関係がある。したがって、Ｒ21およびＲ23の値を調整することにより１より大きな利得が得られ、しかも第４図に示すように周波数が変化しても出力電圧Ｅoの振幅は一定であり、位相のみを所定量シフトさせることができる。
同様に、第５図は第２図に示した後段の移相回路１３０Ｃの構成を抜き出して示したものである。同図に示す後段の移相回路１３０Ｃは、差動増幅器の一種であるオペアンプ１３２と、入力端１４２に入力された信号の位相を所定量シフトさせてオペアンプ１３２の非反転入力端子に入力するキャパシタ１３４および可変抵抗１３６と、入力端１４２とオペアンプ１３２の反転入力端子との間に挿入された抵抗１３８と、オペアンプ１３２の出力端子に接続されて分圧回路を構成する抵抗１４１および１４３と、この分圧回路の出力端子とオペアンプ１３２の反転入力端子との間に接続された抵抗１４０とを含んで構成されている。
このような構成を有する移相回路１３０Ｃにおいて、抵抗１３８と抵抗１４０の抵抗値は同じに設定されている。また、可変抵抗１３６は外部からの制御電圧に応じて抵抗値が変更可能であり、第２図に示す制御入力端子１９５を介して外部から供給される制御電圧をゲートに印加することにより抵抗値が設定されるようになっている。
第５図に示した入力端１４２に所定の交流信号が入力されると、オペアンプ１３２の非反転入力端子には、コンデンサ１３４の両端に現れる電圧ＶC2が印加される。また、抵抗１３８の両端には、可変抵抗１３６の両端に現れる電圧ＶR2と同じ電圧ＶR2が現れる。２つの抵抗１３８、１４０には同じ電流Ｉが流れ、しかも、上述したように抵抗１３８と抵抗１４０の各抵抗値が等しいので、抵抗１４０の両端にも電圧ＶR2が現れる。オペアンプ１３２の反転入力端子（電圧ＶC2）を基準にして考えると、抵抗１３８の両端電圧ＶR2をベクトル的に加算したものが入力電圧Ｅiに、抵抗１４０の両端電圧ＶR2をベクトル的に減算したものが抵抗４１と抵抗４３の接続点の電圧（分圧出力）Ｅo′になる。
第６図は、後段の移相回路１３０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
上述したように、オペアンプ１３２の非反転入力端子に印加される電圧ＶC2を基準に考えると、入力電圧Ｅiと分圧出力Ｅo′とは電圧ＶR2を合成する方向が異なるだけでありその絶対値は等しくなる。したがって、入力電圧Ｅiと分圧出力Ｅo′の大きさと位相の関係は、入力電圧Ｅiおよび分圧出力Ｅo′を斜辺とし、電圧ＶR2の２倍を底辺とする二等辺三角形で表すことができ、分圧出力Ｅo′の振幅は周波数に関係なく入力信号の振幅と同じであって、位相シフト量は第６図に示すφ2で表されることがわかる。この位相シフト量φ2は、周波数に応じて、入力電圧Ｅiを基準として時計回り方向に０°から１８０°まで変化する。
また、移相回路１３０Ｃの出力端１４４はオペアンプ１３２の出力端子に接続されているため、抵抗１４１の抵抗値をＲ41、抵抗１４３の抵抗値をＲ43とすると、出力電圧Ｅoと上述した分圧出力Ｅo′との間には、抵抗１４０の抵抗値に対してＲ41およびＲ43が十分小さいときは、Ｅo＝（１＋Ｒ41／Ｒ43）Ｅo′の関係がある。したがって、Ｒ41およびＲ43の値を調整することにより１より大きな利得が得られ、しかも第６図に示すように周波数が変化しても出力電圧Ｅoの振幅が一定であり、位相のみを所定量シフトすることができる。
このようにして、２つの移相回路１１０Ｃ、１３０Ｃのそれぞれにおいて位相が所定量シフトされ、第４図および第６図に示すように、同調回路１全体での位相シフト量は所定の周波数において３６０°となる。
また、後段の移相回路１３０Ｃの出力は、第２図に示すように出力端子１９２から同調回路１の出力として取り出されるとともに、この移相回路１３０Ｃの出力を分圧回路１６０を通した信号が帰還抵抗１７０を介して前段の移相回路１１０Ｃの入力側に帰還されている。そして、この帰還された信号と入力抵抗１７４を介して入力される信号とが加算され、この加算された信号が前段の移相回路１１０Ｃに入力される。
このように、２つの移相回路１１０Ｃ、１３０Ｃによって所定の周波数における位相シフト量の合計が３６０°となり、このとき２つの移相回路１１０Ｃ、１３０Ｃ、分圧回路１６０および帰還抵抗１７０による帰還ループのループゲインを１以下に設定することにより、上述した所定の周波数成分の信号のみを通過させる同調動作が行われる。
また、同調回路１の出力端子１９２からは、分圧回路１６０に入力される前の移相回路１３０Ｃの出力が取り出されているため、同調回路１自体に利得を持たせることができ、同調動作と同時に信号振幅の増幅が可能となる。
第７図は、上述した構成を有する２つの移相回路１１０Ｃ、１３０Ｃおよび分圧回路１６０の全体を伝達関数Ｋ1を有する回路に置き換えた回路図であり、伝達関数Ｋ1を有する回路と並列に抵抗Ｒ0を有する帰還抵抗１７０が、直列に帰還抵抗１７０のｎ倍の抵抗値（ｎＲ0）を有する入力抵抗１７４が接続されている。
第８図は、第７図に示す回路をミラーの定理によって変換した回路図であり、変換後のシステム全体の伝達関数Ａは、
Ａ＝Ｖo／Ｖi＝Ｋ1／｛ｎ（１−Ｋ1）＋１｝            ・・・(1)
で表すことができる。
前段の移相回路１１Ｃの伝達関数Ｋ2は、可変抵抗１１６とキャパシタ１１４からなるＣＲ回路の時定数をＴ1（可変抵抗１１６の抵抗値をＲ、キャパシタ１１４の静電容量をＣとするとＴ1＝ＣＲ）とすると、
Ｋ2＝−ａ1（１−Ｔ1ｓ）／（１＋Ｔ1ｓ）              ・・・(2)
となる。ここで、ｓ＝ｊωであり、ａ1は移相回路１１０Ｃの利得であってａ1＝（１＋Ｒ21／Ｒ23）＞１である。
また、後段の移相回路１３０Ｃの伝達関数Ｋ3は、キャパシタ１３４と抵抗１３６からなるＣＲ回路の時定数をＴ2（キャパシタ１３４の静電容量をC、抵抗１３６の抵抗値をＲとするとＴ2＝ＣＲ）とすると、
Ｋ3＝ａ2（１−Ｔ2ｓ）／（１＋Ｔ2ｓ）                ・・・(3)
となる。ここで、ａ2は移相回路１３０Ｃの利得であってａ2＝（１＋Ｒ41／Ｒ43）＞１である。
分圧回路１６０を介することによって信号振幅が１／ａ1ａ2に減衰するものとすると、２つの移相回路１１０Ｃ、１３０Ｃと分圧回路１６０を縦続接続した場合の全体の伝達関数Ｋ1は、
Ｋ1＝−｛１＋（Ｔｓ）2−２Ｔｓ｝／｛１＋（Ｔｓ）2＋２Ｔｓ｝・・・(4)
となる。なお、上述した（４）式においては、計算を簡単なものとするために、各移相回路の時定数Ｔ1、Ｔ2をともにＴとした。この（４）式を上述した（１）式に代入すると、
Ａ＝−｛１＋（Ｔｓ）2−２Ｔｓ｝／〔（２ｎ＋１）｛１＋（Ｔｓ）2｝＋２Ｔｓ〕
＝−｛１／（２ｎ＋１）｝〔｛１＋（Ｔｓ）2−２Ｔｓ｝
／｛１＋（Ｔｓ）2＋２Ｔｓ／（２ｎ＋１）｝〕  ・・・(5)
となる。
この（５）式によれば、ω＝０（直流の領域）のときにＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。また、ω＝∞のときにもＡ＝−１／（２ｎ＋１）となって、最大減衰量を与えることがわかる。さらに、ω＝１／Ｔの同調点においてはＡ＝１であって帰還抵抗１７０と入力抵抗１７４の抵抗比ｎに無関係であることがわかる。換言すれば、第９図に示すように、ｎの値を変化させても同調点がずれることなく、かつ同調点の減衰量も変化しない。
しかも、前段の移相回路１１０Ｃ内の可変抵抗１１６および後段の移相回路１３０Ｃに含まれる可変抵抗１３６の各抵抗値を変えることにより、移相回路１１０Ｃ、１３０Ｃに含まれる各ＣＲ回路の時定数を変化させることができ、同調周波数ωをある範囲で任意に変化させることができる。
ところで、上述した第７図において、伝達関数Ｋ1で示される全域通過回路が入力インピーダンスを有する場合、帰還抵抗１７０とこの全域通過回路の入力インピーダンスによる分圧回路が形成されるため、全域通過回路を含む帰還ループのループゲインは伝達関数Ｋ1の絶対値より小さくなる。全域通過回路の入力インピーダンスとは、前段の移相回路１１０Ｃの入力インピーダンスであり、オペアンプ１１２の入力抵抗１１８に可変抵抗１１６とキャパシタ１１４からなるＣＲ回路の直列インピーダンスが並列に接続されて形成される入力インピーダンスに他ならない。したがって、全域通過回路の入力インピーダンスによる帰還ループのループゲインの損失を補償するには、全域通過回路自体の利得を１以上に設定することが必要である。
例えば、移相回路１１０Ｃに含まれる抵抗１２１、１２３による分圧回路を無視して考える（分圧比が１の場合であって、上述した（２）式におけるａ1が１の場合を考える）と、移相回路１１０Ｃは、（２）式によれば、入力された周波数に応じて利得が１倍のホロワ回路から利得が−１倍の反転増幅器としての範囲で動作しなければならないので、抵抗１１８と１２０の抵抗比を１以外にすることは好ましくない。なぜなら、抵抗１１８、１２０の各抵抗値をＲ18、Ｒ20とすると、移相回路１１０Ｃが反転増幅器として動作するときの利得は−Ｒ20／Ｒ18であるが、ホロワ回路として動作する場合の利得は抵抗１１８と抵抗１２０の抵抗比にかかわらず常に１であるから、抵抗１１８と抵抗１２０の抵抗比が１でない場合には、移相回路１１０Ｃが動作する全領域において、その入出力間の位相だけが変化し、出力振幅が変化しない理想条件が満足できなくなるからである。
移相回路１１０Ｃの出力側に抵抗１２１と抵抗１２３からなる分圧回路を付加し、この分圧回路を介してオペアンプ１１２の反転入力端子への帰還を施すことにより、抵抗１１８と抵抗１２０の抵抗比を１に保持したまま移相回路１１０Ｃの利得を１以上に設定することが可能となる。同様に、移相回路１３０Ｃの出力側に抵抗１４１と抵抗１４３からなる分圧回路を付加し、この分圧回路を介してオペアンプ１３２の反転入力端子への帰還を施すことにより、抵抗１３８と抵抗１４０の抵抗比を１に保持したまま移相回路１３０Ｃの利得を１以上に設定することが可能となる。
なお、（２）式あるいは（３）式から第４図、第６図に示したφ1（入力電圧Ｅiを基準として時計回り方向（位相遅れ方向）に１８０°≦φ1≦３６０°）、φ2（入力電圧Ｅiを基準として時計回り方向に０°≦φ2≦１８０°）を求めると、
φ1＝ｔａｎ｛２ωＴ1／（１−ω2Ｔ12）｝              ・・・(6)
φ2＝ｔａｎ｛２ωＴ2／（１−ω2Ｔ22）｝              ・・・(7)
となる。
Ｔ1＝Ｔ2（＝Ｔ）の場合には、ω＝１／Ｔのときに２つの移相回路１１０Ｃ、１３０Ｃによる位相シフト量の合計は３６０°となって上述した同調動作が行われ、このときφ1＝２７０°、φ2＝９０°となる。
第１０図は、２つの移相回路１１０Ｃ、１３０Ｃに入出力される信号間の位相関係を示す図であり、前段の移相回路１１０Ｃに入力される信号の周波数と同調周波数が等しい場合を示している。
前段の移相回路１１０Ｃの出力信号Ｓ２は、第１０図（Ａ）に示すように、入力信号Ｓ１を基準として、時計回り方向にφ1＝２７０°位相がシフトする。また、後段の移相回路１３０Ｃの出力信号Ｓ３は、第１０図（Ｂ）に示すように、入力信号Ｓ２を基準として時計回り方向にφ2＝９０°位相がシフトする。したがって、２つの位相回路１１０Ｃ、１３０Ｃを縦続接続すると、第１０図（Ｃ）に示すように、全体として３６０°位相がシフトする。
ところが、前段の移相回路１１０Ｃに入力される信号の周波数より設定されている同調周波数の方が高い場合には、上述したφ1とφ2を足し合わせた結果が３６０°とはならない。
第１１図は、前段の移相回路１１０Ｃに入力される信号の周波数より同調周波数の方が高い場合の各移相回路の入出力信号間の位相関係を示す図である。
前段の移相回路１１０Ｃに入力される信号の周波数より同調周波数の方が高い場合とは、入力される信号の周波数が同調周波数より相対的に低い場合であり、この場合には、第４図および第６図から明らかなように、前段の移相回路１１０Ｃの位相シフト量φ1は２７０°より小さくなり、後段の移相回路１３０Ｃの位相シフト量φ2は９０°より小さくなる。したがって、φ1およびφ2はそれぞれ第１１図（Ａ）、第１１図（Ｂ）のように表され、２つの移相回路１１０Ｃ、１３０Ｃを縦続接続した場合の位相シフト量の合計は、第１１図（Ｃ）に示すように、３６０°よりも小さくなる。
ところで、このような場合に同調周波数を実際に入力される信号の周波数に近づけるには、上述したφ1およびφ2を大きくすればよく、具体的には、第２図に示した可変抵抗１１６の両端電圧ＶR1と可変抵抗１３６の両端電圧ＶR2を大きくすればよい。例えば、可変抵抗１１６あるいは１３６をｎチャネル型のＦＥＴで形成した場合には、ゲート電圧を下げてチャネル抵抗を大きくすればよい。
一方、前段の移相回路１１０Ｃに入力される信号の周波数より同調周波数の方が低い場合も、上述したφ1とφ2を足し合わせた結果が３６０°とはならない。
第１２図は、前段の移相回路１１０Ｃに入力される信号周波数より同調周波数の方が低い場合の各移相回路の入出力信号間の位相関係を示す図である。
前段の移相回路１１０Ｃに入力される信号の周波数より同調周波数の方が低い場合とは、入力される信号の周波数が同調周波数より相対的に高い場合であり、この場合には、第４図および第６図から明らかなように、前段の移相回路１１０Ｃの位相シフト量φ1は２７０°より大きくなり、後段の移相回路１３０Ｃの位相シフト量φ2は９０°より大きくなる。したがって、φ1およびφ2はそれぞれ第１２図（Ａ）、第１２図（Ｂ）のように表され、２つの移相回路１１０Ｃ、１３０Ｃを縦続接続した場合の位相シフト量の合計は、第１２図（Ｃ）に示すように、３６０°よりも大きくなる。
ところで、このような場合に同調周波数を実際に入力される信号の周波数に近づけるには、上述したφ1およびφ2の絶対値を小さくすればよく、具体的には、第２図に示した可変抵抗１１６の両端電圧ＶR1と可変抵抗１３６の両端電圧ＶR2を小さくすればよい。例えば、可変抵抗１１６および１３６をｎチャネル型のＦＥＴで形成した場合には、ゲート電圧を上げてチャネル抵抗を小さくすればよい。
以上に説明したように、上述した同調回路１では、移相回路１１０Ｃ内の抵抗１１８と抵抗１２０の抵抗値を同じ値に設定するとともに移相回路１３０Ｃ内の抵抗１３８と抵抗１４０の抵抗値を同じ値に設定しているため、同調周波数を変えた際の振幅変動を防止でき、ほぼ一定の振幅を有する同調出力が得られる。
特に、同調出力の振幅変動を抑えたことにより、上述した抵抗比ｎを大きくして同調回路１のＱの値を大きくすることができる。すなわち、ループゲインに周波数依存性があると、利得の低い周波数では抵抗比ｎを大きくしてもＱが上がらず、利得の高い周波数ではループゲインが１を越えて発振することがある。したがって、振幅変動が大きい場合には、このような発振を防止するために抵抗比ｎをあまり大きな値に設定することができず、同調回路１のＱの値も小さくなる。一方、第２図に示す同調回路１によれば、抵抗比ｎを大きく設定しても同調回路１の同調出力は振幅変動を起こさないため、抵抗比ｎを大きくしてＱの値を大きくすることができる。
また、分圧回路１６０を介して減衰した信号を帰還信号として用いるとともに、分圧回路１６０に入力前の信号を同調回路１の出力として取り出すことにより、入力信号の中から所定の周波数成分のみを抽出する同調動作とともに、この抽出された信号に対して所定の増幅を行うことができる。
なお、上述した第２図に示した同調回路１において、同調回路１に含まれる各移相回路内のオペアンプ１１２あるいは１３２の出力端に接続された分圧回路のうち、いずれか一方の分圧回路を省略し、あるいは分圧比を１に設定してもよい。例えば、移相回路１１０Ｃ内の分圧回路を省略してオペアンプ１１２の出力端子を抵抗１２０の一方端に直接接続してもよい。
このように、縦続接続された２つの移相回路の一方について分圧回路を省略してゲインを１に設定すると、他方の移相回路１１０Ｃのゲインを１より大きな値に設定することにより、第２図に示した同調回路１と同様の同調動作が行われる。
また、増幅動作が不要な場合には、移相回路１３０Ｃの後段の分圧回路１６０を省略し、移相回路１３０Ｃの出力を直接前段側に帰還してもよい。あるいは、分圧回路１６０内の抵抗１６２の抵抗値を極端に小さな値にして分圧比を１に設定してもよい。
〔Ｃ．周波数制御回路の詳細構成および動作〕
次に、第１図に示した周波数制御回路２の詳細について説明する。第１３図は、周波数制御回路２の構成を示す回路図であり、周波数制御回路２に含まれる位相差検出回路３、制御電圧発生回路４の詳細構成が示されている。
第１３図に示す位相差検出回路３は、ソースホロワ等のバッファ３０と、２つの電圧比較器３１、３２と、ＥＸ−ＯＲ（排他的論理和）ゲート３３とを含んで構成されている。
２つの電圧比較器３１、３２の反転入力端子はともに接地されており、一方の電圧比較器３１の非反転入力端子には同調回路１の制御出力端子１９６から出力される信号（後段の移相回路１３０Ｃの入力信号）がバッファ３０を介して入力されており、他方の電圧比較器３２の非反転入力端子には同調回路１の制御出力端子１９７から出力される信号（後段の移相回路１３０Ｃの出力信号）が入力されている。
各電圧比較器３１、３２は、非反転入力端子に入力される信号の電圧レベルが０Ｖより高いか低いかによって、正負いずれかの電圧レベルを有する矩形波信号を出力する。すなわち、電圧比較器３１、３２はそれぞれ同調回路１の制御出力端子１９６、１９７から出力される信号と周波数および位相が等しい矩形波信号を出力する。
ＥＸ−ＯＲゲート３３は、各電圧比較器３１、３２からそれぞれ出力される矩形波信号を入力としており、各矩形波信号が有する正極性の電圧レベルを論理Ｈに、負極性の電圧レベルを論理Ｌに対応させて、これら２入力の排他的論理和を求める。
したがって、例えば同調回路１の２つの制御出力端子１９６、１９７から出力される２つの信号の位相差が９０°である場合には、電圧比較器３１、３２からそれぞれ出力される矩形波信号の位相差は９０°となり、ＥＸ−ＯＲゲート３３からはこれら矩形波信号の２倍の周波数を有しデューティ比が５０％の矩形波信号が出力される。
第１３図に示す制御電圧発生回路４は、抵抗４０およびキャパシタ４１を含んで構成されるローパスフィルタと、所定のバイアス電圧を発生する可変抵抗４２と、オペアンプ４４、抵抗４５および抵抗４６を含んで構成される増幅器とを備えている。
ローパスフィルタは、抵抗４０およびキャパシタ４１により定まる時定数に応じて、ＥＸ−ＯＲゲート３３から出力される矩形波信号から高周波成分を除去する。したがって、ローパスフィルタの出力電圧は、ＥＸ−ＯＲゲート３３から出力される矩形波信号のデューティ比が５０％より大きい場合（論理Ｈの相対的割合が多い場合）には徐々に上昇し、反対にＥＸ−ＯＲゲート３３から出力される矩形波信号のデューティ比が５０％より小さい場合（論理Ｌの相対的割合が多い場合）には徐々に低下する。なお、第１３図に示すローパスフィルタは、増幅器の前段に挿入されているが、増幅器の帰還抵抗と並列にキャパシタを接続する等により、増幅器と一体的に形成してもよい。
オペアンプ４４の出力端子と反転入力端子の間には抵抗４５が接続され、また反転入力端子は抵抗４６を介して接地されている。このような接地により、オペアンプ４４は、抵抗４５、４６の抵抗比に応じた増幅度を有する増幅器として機能する。オペアンプ４４で増幅された電圧は、以下に説明するように所定のバイアス電圧と加算されて制御電圧が生成された後、同調回路１に入力される。
オペアンプ４４の反転入力端子には、２つの固定端子が正電源Ｖddと負電源Ｖssに接続された可変抵抗４２の可動端子が抵抗４３を介して接続されている。したがって、この可変抵抗４２を含んで構成されるバイアス回路によって、オペアンプ４４の出力端の電圧は所定のバイアス電圧に設定される。なお、この可変抵抗４２を実際に半導体基板上に形成する場合にはＦＥＴ等の能動素子を利用して形成することができる。
このバイアス回路は、同調回路１の同調周波数と入力信号の周波数とが一致したときに（すなわち誤差がないときに）、同調回路１の一方の移相回路１１０Ｃに含まれる可変抵抗１１６および他方の移相回路１３０Ｃに含まれる可変抵抗１３６の各ゲートに印加すべき電圧を設定するために設けられている。
なお、可変抵抗１１６および１３６をＦＥＴを用いて構成した場合には、各ＦＥＴに同一のゲート電圧を印加しても、各ＦＥＴのソース電位等が異なると、抵抗値が等しくならないことがある。このため、実際に回路を組む場合には、制御電圧発生回路４の出力電圧に応じて互いに連動して可変可能な２種類のゲート電圧を発生する分配器５を制御電圧発生回路４と同調回路１の間に接続するのが望ましい。あるいは、同一のゲート電圧が印加されたときに抵抗値が等しくなるようにＦＥＴを選別してもよく、このような選別を行えば第１３図に示した分配器５を省略することができる。
本実施形態の周波数制御回路２はこのような詳細構成を有しており、次にその詳細動作を場合を別けて説明する。
〔Ｃ−１．入力信号の周波数より同調周波数が高い場合〕
第１４図は、同調回路１に入力される信号の周波数に比べて同調回路１の同調周波数が高い場合のタイミング図であり、周波数制御回路２内の各構成の入出力タイミングが示されている。同図（Ａ）〜（Ｆ）は第１３図の回路図において示した符号Ａ〜Ｆに対応している。
同調回路１の入力信号の周波数より同調周波数の方が高い場合には、第１１図に示したように後段の移相回路１３０Ｃの位相シフト量φ2が９０°より小さくなるため、同調回路１の２つの制御出力端子１９６、１９７から出力される２つの信号はそれぞれ、第１４図（Ａ）に示す制御出力▲１▼および第１４図（Ｂ）に示す制御出力▲２▼のような位相関係を有する。
位相差検出回路３内の一方の電圧比較器３１は、上述した制御出力▲１▼の電圧レベルが０Ｖより高いときにはＨレベルの信号を出力する。したがって、電圧比較器３１からは、第１４図（Ｃ）に示すように制御出力▲１▼と同じ周波数および位相を有する信号、すなわち、制御出力▲１▼の電圧レベルが正極性のときにＨレベル、反対に制御出力▲１▼の電圧レベルが負極性のときにＬレベルとなる矩形波信号が出力される。
同様に、位相差検出回路３内の他方の電圧比較器３２は、上述した制御出力▲２▼の電圧レベルが０Ｖより高いときにはＨレベルの信号を出力する。したがって、電圧比較器３２からは、第１４図（Ｄ）に示すように制御出力▲２▼と同じ周波数および位相を有する信号、すなわち、制御出力▲２▼の電圧レベルが正極性のときにＨレベル、反対に制御出力▲２▼の電圧レベルが負極性のときにＬレベルとなる矩形波信号が出力される。
ＥＸ−ＯＲゲート３３は、２つの電圧比較器３１、３２の各出力の論理が異なるときにＨレベルとなり、各出力の論理が同じときにＬレベルとなる矩形波信号を出力する。同調回路１の入力信号の周波数より同調周波数の方が高い場合には、後段の移相回路１３０Ｃの位相シフト量φ2が９０°より小さくなるため、第１４図（Ｅ）に示すように、デューティ比が５０％より小さい矩形波信号が出力される。
このＥＸ−ＯＲゲート３３から出力される矩形波信号は、制御電圧発生回路４内の抵抗４０とキャパシタ４１からなるローパスフィルタを介してオペアンプ４４の非反転入力端子に入力される。このローパスフィルタは、入力される矩形波信号から高周波成分を除去するために用いられており、この入力される矩形波信号のデューティ比が５０％より小さい場合には、第１４図（Ｆ）に示すように、ローパスフィルタの出力電圧は０Ｖより低くなる。
このローパスフィルタの出力電圧はオペアンプ４４を含んで構成される増幅器によって所定の増幅度で増幅され、さらに可変抵抗４２によって設定された所定のバイアス電圧が加算される。そして、この加算された電圧を分配器５に印加することにより、同調回路１の制御入力端子１９４、１９５に印加される各制御電圧が生成される。したがって、ＥＸ−ＯＲゲート３３から出力される矩形波信号のデューティ比が５０％より小さい場合には、これらの制御電圧も低い方に変化する。
このようにして、同調回路１にフィードバックされる制御電圧が低くなって同調回路１の同調周波数を低い方に変化させる。このような制御は、同調回路１の入力信号の周波数と同調周波数のずれがなくなるまで繰り返され、所定時間経過後に同調周波数が入力信号の周波数に一致する。
〔Ｃ−２．入力信号の周波数より同調周波数の方が低い場合〕
第１５図は、同調回路１に入力される信号の周波数に比べて同調回路１の同調周波数が低い場合のタイミング図であり、周波数制御回路２内の各構成の入出力タイミングが示されている。第１４図と同様に、第１５図（Ａ）〜（Ｆ）は第１３図の回路図において示した符号Ａ〜Ｆに対応している。
同調回路１の入力信号の周波数より同調周波数の方が低い場合には、第１２図に示したように後段の移相回路１３０Ｃの位相シフト量φ2が９０°より大きくなるため、同調回路１の２つの制御出力端子１９６、１９７から出力される２つの信号を観察すると、第１５図（Ａ）に示す制御出力▲１▼および第１５図（Ｂ）に示す制御出力▲２▼のような位相関係となる。
上述したように、位相差検出回路３内の電圧比較器３１は制御出力▼１▲の電圧レベルが０Ｖより高いときにＨレベルとなる矩形波信号を出力し（第１５図（Ｃ））、電圧比較器３２は制御出力▼２▲の電圧レベルが０Ｖより高いときにＨレベルとなる矩形波信号を出力する（第１５図（Ｄ））。
また、ＥＸ−ＯＲゲート３３は、これら２つの電圧比較器３１、３２の各出力の論理が異なるときにＨレベル、同じときにＬレベルとなる矩形波信号を出力する。したがって、同調回路１の入力信号の周波数より同調周波数の方が低い場合には後段の移相回路１３０Ｃの位相シフト量φ2が９０°より大きくなるため、第１５図（Ｅ）に示すように、ＥＸ−ＯＲゲート３３が出力する矩形波信号のデューティ比は５０％より大きくなる。
したがって、制御電圧発生回路４内のローパスフィルタの出力電圧は、第１５図（Ｆ）に示すように０Ｖより高くなり、これに伴って制御電圧発生回路４から分配器５を介して同調回路１に印加される制御電圧も高い方に変化する。
このようにして、同調回路１にフィードバックされる制御電圧が高くなって同調回路１の同調周波数を高い方に変化させる。このような制御は、同調回路１の入力信号の周波数と同調周波数のずれがなくなるまで繰り返され、所定時間経過後に同調周波数が入力信号の周波数に一致する。
このように、本実施形態の同調機構によれば、同調回路１の一方の移相回路１３０Ｃの入出力信号間の位相差が９０°となるように制御を行うため、同調周波数は常に入力信号の周波数に追従して変化し、両周波数は必ず一致する。したがって、本実施形態の同調機構を例えばスーパーヘテロダイン方式の受信機に適用した場合においては、入力される放送波等のキャリアの周波数に容易に同調周波数を一致させることができる。
また、本実施形態の同調機構の内部に含まれる同調回路１および周波数制御回路２は、電圧比較器やゲートあるいはオペアンプ、キャパシタ、抵抗等によって構成されており、いずれの素子も半導体基板上に形成することができることから、同調機構全体あるいは同調機構やその周辺回路を含む全体を半導体基板上に集積化することができる。
特に、同調機構全体を集積化した場合には、製造したチップ毎に回路定数に大きなばらつきが生じて周波数特性が一致しないことが考えられるが、このような場合であっても本実施形態の同調機構によれば、所定周波数を有する入力信号に追随するように同調回路１の同調周波数が変化するため、回路素子の特性がばらついても実際の同調特性に影響することはなく、常に安定した同調特性が得られる。
また、同調機構全体を集積化した場合には、使用時の温度変化に伴って抵抗等の各種の素子定数が変化することも考えられるが、本実施形態の同調制御方式では常に入力信号の周波数に一致するような制御を行っているため、各種の素子定数が変化した場合であっても適度なフィードバックがかかり、入力信号の周波数と同調周波数のずれがなくなる。
〔Ｄ．周波数制御回路の他の例〕
次に、第１図に示した周波数制御回路２の他の構成例について説明する。第１３図に詳細構成を示した周波数制御回路２内の位相差検出回路３は、ＥＸ−ＯＲゲート３３を用いて構成されているが、それ以外の素子を用いて構成することもできる。
第１６図は、周波数制御回路の他の構成例を示す詳細回路図であり、第１３図に示した位相差検出回路３を位相差検出回路３Ａに置き換えた構成を有している。
第１６図に示す位相差検出回路３Ａは、バッファ３０と、２つの電圧比較器３１、３２と、一方の電圧比較器３１の出力に応じて動作が制御されるトライステートバッファ３４とを含んで構成されている。この位相差検出回路３Ａは、第１３図に示した位相差検出回路３内のＥＸ−ＯＲゲート３３をトライステートバッファ３４に置き換えるとともに、一方の電圧比較器３２の２つの入力端子の接続を入れ換えた構成を有している。なお、このトライステートバッファ３４をアナログスイッチに置き換えるようにしてもよい。
第１７図は、第１６図に示す同調回路１に入力される信号の周波数に比べて同調周波数が高い場合のタイミング図であり、周波数制御回路を構成する位相差検出回路３Ａおよび制御電圧発生回路４のそれぞれの各構成における入出力タイミングが示されている。第１７図（Ａ）〜（Ｆ）は第１６図の回路図において示した符号Ａ〜Ｆに対応している。
なお、第１７図（Ａ）〜（Ｃ）に示すタイミングは、第１４図（Ａ）〜（Ｃ）に示した各タイミングと同じであり、以下では主にトライステートバッファ３４の動作に着目して説明する。
上述したように、トライステートバッファ３４の制御端子には一方の電圧比較器３１の出力信号が入力され、この制御端子の電圧レベルに応じてトライステートバッファ３４は電圧比較器３２の出力を通過させあるいは遮断する。例えば電圧比較器３１の出力信号はＨレベルのときに他方の電圧比較器３２から出力される信号をそのまま通過させ、反対に電圧比較器３１の出力がＬレベルのときにハイインピーダンス状態になる。
ところで、同調回路１の入力信号の周波数より同調周波数の方が高い場合であって、トライステートバッファ３４がバッファとして動作するとき、すなわち一方の電圧比較器３１の出力がＨレベルのとき、他方の電圧比較器３２の出力はＨレベルの期間よりもＬレベルの期間の方が長くなる。
したがって、トライステートバッファ３４からは、第１７図（Ｅ）に示すように、一方の電圧比較器３１の出力がＬレベルにあるときには０Ｖとなり、電圧比較器３１の出力がＨレベルにあるときにはＬレベルあるいはＨレベルとなる信号が出力される。
このように、入力信号の周波数より同調周波数の方が高い場合には、トライステートバッファ３４の出力はＨレベル期間よりもＬレベル期間の方が長くなるため、制御電圧発生回路４内の抵抗４０、キャパシタ４１により構成されるローパスフィルタの出力電圧は、第１７図（Ｆ）に示すように０Ｖより低くなり、これに伴い同調回路１にフィードバックされる制御電圧も低い方に変化する。
なお、トライステートバッファ３４の出力は、１周期のうち半周期は必ず０Ｖになるため、第１３図に示したようにＥＸ−ＯＲゲート３３を使った場合と比べると検出感度が低く、制御の応答速度は遅くなる。
第１８図は、第１６図に示す同調回路１に入力される信号の周波数に比べて同調周波数が低い場合のタイミング図であり、周波数制御回路を構成する位相差検出回路３Ａおよび制御電圧発生回路４のそれぞれの各構成における入出力タイミングが示されている。第１８図（Ａ）〜（Ｆ）は第１６図の回路図において示した符号Ａ〜Ｆに対応している。
同調回路１の入力信号の周波数より同調周波数の方が低い場合には、電圧比較器３１の出力がＨレベルのときのトライステートバッファ３４の出力レベルが上述した場合と異なる。すなわち、電圧比較器３１の出力がＨレベルの場合には、トライステートバッファ３４の出力はＬレベル期間よりもＨレベル期間の方が長くなる。なお、電圧比較器３１の出力がＬレベルの場合には、トライステートバッファ３４の出力は常に０Ｖとなる。
このように、入力信号の周波数より同調周波数の方が低い場合には、トライステートバッファ３４の出力は、Ｌレベル期間よりもＨレベル期間の方が長くなるため、制御電圧発生回路４内の抵抗４０、キャパシタ４１により構成されるローパスフィルタの出力電圧は、第１８図（Ｆ）に示すように０Ｖより高くなり、これに伴い同調回路１にフィードバックされる制御電圧も高い方に変化する。
このようにして、同調回路１の入力信号の周波数よりも同調周波数の方が高い場合にはフィードバックされる制御電圧が低くなって同調周波数を低い方に変化させ、反対に同調周波数の方が低い場合にはフィードバックされる制御電圧が高くなって同調周波数を高い方に変化させるため、同調周波数が常に入力信号の周波数に追従して一致するように制御が行われる。
〔Ｅ．ＦＭ受信機に適用した場合の例〕
次に、上述した本実施形態の同調機構をＦＭ受信機に適用した場合について説明する。第１図に示した周波数制御回路２は、同調回路１の入力信号の周波数が変化した場合に、この周波数変化に追従させて同調回路１に帰還する制御電圧を変化させている。したがって、原理的にはこの制御電圧には同調回路１の入力信号の周波数変化、すなわち入力信号としてＦＭ波を考えた場合にこのＦＭ波の変調信号と同じ周波数成分が含まれており、本実施形態はこの周波数成分をＦＭ検波信号として取り出すものである。
第１９図は、ＦＭ検波を兼ねた同調機構の構成を示す図である。同図に示す構成は、第１図に示した周波数制御回路２内の制御電圧発生回路４を制御電圧発生回路４Ａに置き換え、この制御電圧発生回路４Ａから同調回路１へ帰還する制御電圧と並行してＦＭ検波信号を取り出している。
第２０図は、第１９図に示す周波数制御回路２の詳細構成を示す回路図である。周波数制御回路２を構成する位相差検出回路３の詳細構成は第１３図に示した構成と同じであり、制御電圧発生回路４Ａの構成が第１３図に示した制御電圧発生回路４とは若干異なっている。
制御電圧発生回路４Ａは、抵抗４０およびキャパシタ４１により構成されるローパスフィルタと、オペアンプ４４と、抵抗４５、４６により構成される増幅器とを含んでいる点や、可変抵抗４２を操作することにより制御電圧発生回路４Ａから同調回路１に印加する制御電圧のバイアス電圧を任意に変更できる点は第１３図に示した制御電圧発生回路４と同じである。
制御電圧発生回路４Ａは、第１３図に示した制御電圧発生回路と同様の構成を備えており、その他に抵抗４７とキャパシタ４８により構成される第２のローパスフィルタと、オペアンプ４９および抵抗５０、５１により構成される第２の増幅器とを備えている。
抵抗４０およびキャパシタ４１により構成される第１のローパスフィルタは、位相差検出回路３から出力される矩形波信号から高周波成分を除去するために設けられている。この第１のローパスフィルタからは、上述した矩形波信号のデューティ比に応じて直流電圧レベルがなだらかに変化する信号が出力される。
これに対し、抵抗４７およびキャパシタ４８により構成される第２のローパスフィルタは、位相差検出回路３から出力される矩形波信号から約２０ｋＨｚ以上の高周波成分を除去するために設けられている。この第２のローパスフィルタからは、ＦＭ音声等のＦＭ変調信号がＦＭ検波信号として出力される。このＦＭ検波信号は、オペアンプ４９等により構成される増幅器によって増幅され、制御電圧発生回路４Ａの外部に取り出される。
第２１図は、第１９図に示した同調機構を利用したＦＭ受信機の構成を示す図である。
第２１図に示すＦＭ受信機は、第１９図および第２０図に示した同調回路１および周波数制御回路２と、高周波増幅回路１０と、低周波増幅回路１２と、スピーカ１４と、アンテナ１６とを含んで構成されている。
高周波増幅回路１０は、アンテナ１６によって受信したＦＭ波を高周波増幅して同調回路１に入力する。上述したように、同調回路１は、周波数制御回路２からの制御電圧に応じて、入力されるＦＭ波の周波数に同調周波数を一致させる制御を行う。
低周波増幅回路１２は、周波数制御回路２内の制御電圧発生回路４Ａから出力されるＦＭ検波信号に対して低周波増幅を行い、スピーカ１４から音声を出力する。なお、スピーカ１４を用いずに、イヤホン等によって音声に変換するようにしてもよい。
また、第２１図に示すＦＭ受信機は、アンテナ１６からの入力部分にバリコンとバーアンテナによるＬＣ回路を用いずに、同調回路１によって直接所望周波数のＦＭ波を抽出しているため、入力部分の設計が容易となる。このため、アンテナ１６を短い棒状あるいは紐状の導電性材料で形成することができ、ＦＭ波を効率良く受信することができる。具体的には、カーラジオ等に使用されるロッドアンテナによってアンテナ１６を形成したり、イヤホンのリード部分をアンテナ１６として使用するだけで、所望のＦＭ波を感度良く受信することができ、従来不可欠であったバーアンテナをなくすことができる。
また、バーアンテナを用いずに済むため、同調回路１や周波数制御回路２および高周波増幅回路１０等を含むＦＭ受信機のほとんど全ての構成回路を半導体基板上に集積化することができ、構成回路を１チップ上に形成することも可能となる。
このように、制御電圧発生回路４Ａに含まれるローパスフィルタの時定数を調整することにより、同調回路１に入力されるＦＭ変調がかかった信号から容易にＦＭ変調信号のみを取り出すことができ、第１９図に示した同調機構をＦＭ受信機に適用した場合には、本来であれば同調機構の後段に別に設けるＦＭ検波回路が不要となり、回路構成の簡素化が可能となる。
また、従来のＦＭ受信機では同調機構とＦＭ検波回路の間に、振幅変動の影響を除去した後にＦＭ検波を行うためにリミッタ回路を設けていたが、第２０図に示した同調機構では位相差検出回路３内の２つの電圧比較器で矩形波信号に変換しているため振幅変動の影響がなく、従来必要であったリミッタ回路も不要となる。
なお、第１９図および第２０図は、周波数制御回路２内の制御電圧発生回路４ＡからＦＭ検波信号を取り出す場合を説明したが、当然ながら、従来の受信機で行っているように、同調回路１の後段にリミッタ回路および各種の検波方式を用いたＦＭ検波回路を接続してＦＭ検波信号を得るようにしてもよい。
〔Ｆ．ＡＭ受信機に適用した場合の例〕
次に、上述した本実施形態の同調機構をＡＭ受信機に適用した場合について説明する。本実施形態の同調回路１は、同調時には２つの移相回路１１０Ｃ、１３０Ｃの全体により合計で３６０°の位相シフトを行う。したがって、同調回路１の出力信号を参照信号として入力信号に対する同期整流を行うことにより、入力信号に含まれる各種の周波数成分の中から同調周波数と同じ周波数成分のみを抽出し、この同期整流出力をＡＭ検波信号として用いることができる。
第２２図は、同期整流によるＡＭ検波を併用した同調機構の構成を示す図である。同図に示す同調機構は、第１図に示した同調回路１と周波数制御回路２に加え、同期整流回路６とその後段に接続されたローパスフィルタ（ＬＰＦ）６とを含んで構成されている。
一般に、ある参照信号に同期して入力信号に対するスイッチングを行うという操作は、参照信号と入力信号とをミキシングすることに等価であるといえる。いま、入力信号として互いに周波数が接近した第１および第２の信号を考え、第１の信号の周波数をｆ1、第２の信号の周波数をｆ2（＝ｆ1＋Δｆ）とする。また、参照信号の周波数をｆrとする。
このような参照信号を用いて入力信号に対する同期整流を行うと、三角関数で表すことができる各信号同士を掛け算することに相当するため、結果として入力信号の周波数ｆ1およびｆ2と参照信号の周波数ｆrとの和と差の成分が生じる。したがって、入力信号の中の第１の信号と参照信号とを掛け合わせることによりｆ1＋ｆr、ｆ1−ｆrの各周波数成分が現れ、入力信号の中の第２の信号と参照信号とを掛け合わせることにより、ｆ1＋Δｆ＋ｆr、ｆ1＋Δｆ−ｆrの各周波数成分が現れる。
今、ｆr＝ｆ1とすると、第１の信号と参照信号を掛け合わせることにより２ｆ1、０の各周波数成分が現れ、第２の信号と参照信号とを掛け合わせることにより２ｆ＋Δｆ、Δｆの周波数成分が現れる。したがって、同期整流出力としては２ｆ＋Δｆ、２ｆ1、Δｆ、０の各周波数成分が現れる。ここで、周波数「０」の成分とは直流成分であり、実際にはこの直流成分には変調信号が含まれるため、この直流成分とそれ以外の交流成分（２ｆ＋Δｆ、２ｆ1、Δｆ）を分離して直流成分のみを取り出すことにより、同期整流を利用した検波と同調分離を同時に行うことができる。
国内のＡＭ放送を考えた場合、上述したΔｆは９ｋＨｚであるため、この９ｋＨｚ以上の周波数成分を除去可能なローパスフィルタ７を用いることにより、参照信号と同じ周波数を有する所望の放送波のみを取り出すことが可能となる。
第２３図は、第２２図に示す同期整流回路６の詳細構成を示す図である。同図に示す同期整流回路６は、電圧比較器６０およびアナログスイッチ（ＡＳ）６１を備えている。
この電圧比較器６０は、反転入力端子が接地されており、非反転入力端子に同調回路１の出力信号が入力されている。したがって、電圧比較器６０は、同調回路１の出力信号が０Ｖより高い電圧レベルにあるときに所定の正電圧を有し、反対に０Ｖより低い電圧レベルにあるときに所定の負電圧を有する矩形波信号を出力する。
アナログスイッチ６１は、電圧比較器６０から出力される矩形波信号の電圧レベルに応じてスイッチング状態を切り換える。すなわち、電圧比較器６０から出力された矩形波信号が所定の正電圧のときに同調回路１の入力信号を通過させ、矩形波信号が所定の負電圧のときに同調回路１の入力信号を遮断する。アナログスイッチ６１の出力はローパスフィルタ７に入力され、このローパスフィルタ７により同調周波数に等しい周波数成分のみが抽出され、ＡＭ検波信号が得られる。
本実施形態で用いた同調回路１は、第２図に示す詳細構成を用いて説明したように、理論的には信号振幅の減衰がなく、同調周波数が変化した場合であっても常に一定振幅の出力信号を得ることができる。しかし、実際に同調回路１を組み立てたりシミュレーションを行ってみると、同調周波数の変化によって出力振幅が若干変化したり、可変抵抗１１６、１３６を構成するＦＥＴの種類は可変幅等によっては出力信号に歪みが生じることがある。ところが、第２２図に示したように同調回路１の入力信号に対して同期整流を行うことにより、同調回路１と通すことによる振幅変動や歪みの発生等によるＡＭ検波信号への影響がなくなり、ＳＮ比が良好なＡＭ検波信号を取り出すことができる。
また、同期整流出力をＡＭ検波に用いる場合には、例えばダイオードを用いてＡＭ検波を行う場合のような順方向電圧以下の不感帯領域が存在しないため、直線性の良いＡＭ受信が可能となる。特に、ＡＭ検波回路を含む同調機構の全体を半導体基板上に集積化する場合には、順方向電圧が低いゲルマニウムダイオードが使えず順方向電圧が高いシリコンダイオード等を使うことになるため、ダイオードを使わない検波方式の方が望ましい。したがって、第２２図に示す同調機構は、集積化する場合に特に有効である。
なお、第２２図に示した同調機構では同調回路１の入力信号に対して同期整流を行ったが、当然ながら、従来の受信機のように、同調回路１の後段に同期整流を利用したＡＭ検波回路を接続して、あるいは同調回路１の後段にその他の検波方式を用いたＡＭ検波回路を接続してＡＭ検波信号を得るようにしてもよい。
第２４図は、第２２図に示した同調機構を利用したＡＭ受信機の構成を示す図である。
第２４図に示すＡＭ受信機は、第２２図に示す同調回路１、周波数制御回路２、同期整流回路６およびローパスフィルタ７に加えて、高周波増幅回路１０、ローパスフィルタ７、低周波増幅回路１２、スピーカ１４およびアンテナ１６を含んで構成されている。
アンテナ１６で受信したＡＭ波を高周波増幅回路１０で高周波増幅した後に同調回路１に入力する。周波数制御回路２によって同調回路１の同調周波数が制御され、このとき同調回路１から出力される信号を用いて同期整流が行われ、ローパスフィルタ７からＡＭ検波信号が出力される。このＡＭ検波信号は低周波増幅回路１２によって増幅された後スピーカ１４から出力される。
〔同調回路の第１の変形例〕
第２図に示した同調機構に含まれる同調回路１は各移相回路１１０Ｃ、１３０ＣをＣＲ回路を含んで構成したが、ＣＲ回路を抵抗とインダクタからなるＬＲ回路に置き換えた移相回路を用いて同調回路を構成することもできる。
第２５図は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、第２図に示した同調回路１の前段の移相回路１１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路１１０Ｌは、第３図に示した移相回路１１０Ｃ内のキャパシタ１１４と可変抵抗１１６からなるＣＲ回路を、可変抵抗１１６とインダクタ１１７からなるＬＲ回路に置き換えた構成を有している。
したがって、第２５図に示す移相回路１１０Ｌの入出力電圧等の関係は、第２６図のベクトル図に示すように、第４図に示した電圧ＶC1を可変抵抗１１６の両端電圧ＶR1に、第４図に示した電圧ＶR1をインダクタ１１７の両端電圧ＶL1にそれぞれ置き換えて考えることができる。
また、移相回路１１０Ｌの位相シフト量φ3は、インダクタ１１７と可変抵抗１１６により構成されるＬＲ回路の時定数をＴ1（インダクタ１１７のインダクタンスをＬ、可変抵抗１１６の抵抗値をＲとするとＴ1＝Ｌ／Ｒ）とすると、上述した（６）式に示したφ1と同じとなる。
第２７図は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、第２図に示した同調回路１の後段の移相回路１３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路１３０Ｌは、第５図に示した移相回路１３０Ｃ内の可変抵抗１３６とキャパシタ１３４からなるＣＲ回路を、インダクタ１３７と可変抵抗１３６からなるＬＲ回路に置き換えた構成を有している。
したがって、第２７図に示す移相回路１３０Ｌの入出力電圧等の関係は、第２８図のベクトル図に示すように、第６図に示した電圧ＶC2を可変抵抗１３６の両端電圧ＶR2に、第６図に示した電圧ＶR2をインダクタ１３７の両端電圧ＶL2にそれぞれ置き換えて考えることができる。
また、移相回路１３０Ｌの位相シフト量φ4は、可変抵抗１３６とインダクタ１３７により構成されるＬＲ回路の時定数をＴ2（可変抵抗１３６の抵抗値をＲ、インダクタ１３７のインダクタンスをＬとするとＴ2＝Ｌ／Ｒ）とすると、上述した（７）式に示したφ2と同じとなる。
このように、第２５図に示した移相回路１１０Ｌおよび第２７図に示した移相回路１３０Ｌのそれぞれは、第３図あるいは第５図に示した移相回路１１０Ｃ、１３０Ｃと等価であり、第２図に示した同調回路１において、前段の移相回路１１０Ｃを第２５図に示した移相回路１１０Ｌに、後段の移相回路１３０Ｃを第２７図に示した移相回路１３０Ｌにそれぞれ置き換えることが可能である。移相回路１１０Ｌ、１３０Ｌを含んで構成した同調回路の同調周波数は、例えば各移相回路１１０Ｌ、１３０Ｌ内のＬＲ回路の時定数の逆数Ｒ／Ｌに比例し、この中でインダクタンスＬは集積化等により小さくすることが容易であるため、２つの移相回路１１０Ｌ、１３０Ｌを含んで構成した同調回路全体を集積化することにより同調周波数の高周波化が容易となる。
なお、第２図に示す移相回路１１０Ｃ、１３０Ｃをそれぞれ、第２５図に示す移相回路１１０Ｌと第２７図に示す移相回路１３０Ｌに置き換えた場合には、可変抵抗１１６および１３６を形成するＦＥＴのゲート電圧を変化させた場合の各位相シフト量の変化の方向が反対となるため、第１３図に示した位相差検出回路３内のＥＸ−ＯＲゲート３３をＥＸ−ＮＯＲ（イクスクルシブ・ノア）ゲートに置き換えたり、第１３図に示した電圧比較器３１、３２のいずれか一方の２つの入力を入れ換える等して制御電圧の変化の方向を反転させる必要がある。
また、第２図に示した同調回路１内の移相回路１１０Ｃ、１３０Ｃのそれぞれを、移相回路１１０Ｌ、１３０Ｌに置き換えた場合には、各移相回路内のオペアンプ１１２あるいは１３２の出力端に接続された分圧回路のうち、いずれか一方の分圧回路を省略してもよい。あるいは、双方の分圧回路を省略し、抵抗１１８および１２０の抵抗比と、抵抗１３８および１４０の抵抗比とを調整することにより、同調回路１の帰還ループで生じる損失を補うようにしてもよい。
また、増幅動作が不要な場合には、後段の移相回路のさらに後段の分圧回路１６０を省略し、後段の移相回路の出力を直接前段側に帰還してもよい。あるいは、分圧回路１６０内の抵抗１６２の抵抗値を極端に小さな値にして分圧比を１に設定してもよい。
〔同調回路の第２の変形例〕
第２９図は、同調回路の第２の変形例を示す回路図である。同図に示す同調回路１Ａは、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で３６０°の位相シフトを行う２つの移相回路２１０Ｃ、２３０Ｃと、帰還抵抗１７０および入力抵抗１７４（入力抵抗１７４は帰還抵抗１７０の抵抗値のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより後段の移相回路２３０Ｃの出力（帰還信号）と入力端子１９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
第２図に示した同調回路１においては、前段の移相回路１１０Ｃ内の抵抗１１８と抵抗１２０の各抵抗値を同じに設定することで、入力される交流信号の周波数が変わったときの振幅変化を抑え、オペアンプ１１２の出力側に抵抗１２１と１２３による分圧回路を接続することで、移相回路１１０Ｃの利得を１より大きな値に設定している。これに対し、第２９図に示す同調回路１Ａに含まれる前段の移相回路２１０Ｃは、移相回路内に分圧回路を設けずに、抵抗１１８′の抵抗値よりも抵抗１２０′の抵抗値を大きく設定することにより、移相回路２１０Ｃの利得を１より大きな値に設定している。
後段の移相回路２３０Ｃについても同様であり、抵抗１３８′の抵抗値よりも抵抗１４０′の抵抗値を大きく設定することで、移相回路２３０Ｃの利得を１より大きな値に設定している。また、移相回路２３０Ｃの出力端子には、帰還抵抗１７０、出力端子１９２および抵抗１７８が接続されている。
なお、第２９図に示す同調回路１Ａでは、後段の移相回路２３０Ｃの出力を直接帰還させているが、後段の移相回路２３０Ｃのさらに後段に分圧回路を接続し、その分圧出力を帰還抵抗１７０を介して帰還させるようにしてもよい。
ところで、上述したように、各抵抗の値を設定して移相回路の利得を１より大きな値にすると、入力される信号の周波数に応じて利得変動が生じる。例えば、前段の移相回路２１０Ｃについて考えると、入力信号の周波数が低い場合には移相回路２１０Ｃはボルテージホロワ回路となるためこのときの利得は１倍となるのに対し、周波数が高い場合には移相回路２１０Ｃは反転増幅器となるためこのときの利得は−ｍ倍（ｍは抵抗１２０′と抵抗１１８′の抵抗比）となり、入力信号の周波数が変化したときに移相回路２１０Ｃの利得も変化して出力信号の振幅変動が生じる。
このような振幅変動は、オペアンプ１１２の反転入力端子に抵抗１１９を接続して、入力信号の周波数が低い場合と高い場合の利得を一致させることにより抑えることができる。具体的には、抵抗１１８′の抵抗値をｒ、抵抗１２０′の抵抗値をｍｒとすると、抵抗１１９の抵抗値をｍｒ／（ｍ−１）に設定することにより、入力信号の周波数が０と無限大のときの移相回路２１０Ｃの各利得を一致させることができる。同様に、移相回路２３０Ｃについてもオペアンプ１３２の反転入力端子に所定の抵抗値を有する抵抗１３９を接続することにより、出力信号の振幅変動を抑えることができる。なお、抵抗１１９および抵抗１３９の一方端がグランドレベル以外の固定電位に接続してもよい。
〔同調回路の第３の変形例〕
第２９図に示す同調回路１Ａでは、移相回路２１０Ｃおよび２３０Ｃ内にＣＲ回路を含む例を説明したが、ＣＲ回路の代わりにＬＲ回路を含む場合にも、同様の移相回路を構成できる。
第３０図は、ＬＲ回路を含む移相回路の構成を示す回路図であり、第２９図に示した同調回路１Ａの前段の移相回路２１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路２１０Ｌは、第２９図に示した前段の移相回路２１０Ｃ内のキャパシタ１１４と可変抵抗１１６からなるＣＲ回路を、可変抵抗１１６とインダクタ１１７からなるＬＲ回路に置き換えた構成を有している。
一方、第３１図はＬＲ回路を含む移相回路の他の構成を示す回路図であり、第２９図に示した同調回路１Ａの後段の移相回路２３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路２３０Ｌは、第２９図に示した後段の移相回路２３０Ｃ内の可変抵抗１３６とキャパシタ１３４からなるＣＲ回路を、インダクタ１３７と可変抵抗１３６からなるＬＲ回路に置き換えた構成を有している。
第３０図に示す移相回路２１０Ｌは第２９図に示した前段の移相回路２１０Ｃと等価であって、第２９図に示した同調回路１Ａの前段の移相回路２１０Ｃを第３０図に示した移相回路２１０Ｌに置き換えることが可能である。同様に、第３１図に示す移相回路２３０Ｌは第２９図に示した後段の移相回路２３０Ｃと等価であって、第２９図に示した同調回路１Ａの後段の移相回路２３０Ｃを第３１図に示した移相回路２３０Ｌに置き換えることが可能である。
２つの移相回路２１０Ｃ、２３０Ｃのそれぞれを移相回路２１０Ｌ、２３０Ｌに置き換えた場合には、同調回路全体を集積化することにより同調周波数の高周波化が容易となる。
なお、第２９図に示す移相回路２１０Ｃ、２３０Ｃをそれぞれ第３０図に示す移相回路２１０Ｌと第３１図に示す移相回路２３０Ｌに置き換えた場合には、可変抵抗１１６および１３６を形成するＦＥＴのゲート電圧を変化させた場合の各位相シフト量の変化の方向が反対となるため、第１３図に示した位相差検出回路３内のＥＸ−ＯＲゲート３３をＥＸ−ＮＯＲ（イクスクルシブ・ノア）ゲートに置き換えたり、第１３図に示した電圧比較器３１、３２のいずれか一方の２つの入力を入れ換える等して制御電圧の変化の方向を反転させる必要がある。
ところで、第２９図に示した同調回路１Ａは、２つの移相回路２１０Ｃ、２３０Ｃのそれぞれに抵抗１１９あるいは１３９を接続することにより、同調周波数を可変したときの振幅変動を防止したが、周波数の可変範囲が狭い場合には振幅変動も少なくなるため上述した抵抗１１９、１３９を取り除いて同調回路を構成することもできる。あるいは、一方の抵抗１１９あるいは１３９のみを取り除いて同調回路を構成することもできる。
〔同調回路の第４の変形例〕
上述した同調回路１、１Ａにおいて、２つの移相回路１１０Ｃ等を含む全域通過回路と帰還抵抗１７０からなる帰還ループのループゲインの損失は、前段の移相回路１１０Ｃ等の入力インピーダンスに起因するものであるから、この入力インピーダンスに起因する損失の発生を抑えるために、前段の移相回路１１０Ｃ等のさらに前段にトランジスタによるホロワ回路を挿入し、帰還される信号をこのホロワ回路を介して前段の移相回路（例えば１１０Ｃや１１０Ｌ等）に入力するようにしてもよい。
第３２図は、ホロワ回路を内部に含む同調回路の一例を示す回路図である。同図に示す同調回路１Ｂは、前段の移相回路１１０Ｃの前段側にトランジスタによるホロワ回路１５０を挿入した点で第２図に示す同調回路１と相違している。なお、第３２図に示すホロワ回路１５０は、いわゆるソースホロワ回路で構成されているが、エミッタホロワ回路で構成してもよい。また、第３２図において、分圧回路１６０の分圧比を１に設定し、あるいはこの分圧回路１６０自体を省略することにより、同調回路全体により増幅動作は行わずに単に同調動作のみを行うようにしてもよい。
このように、前段の移相回路１１０Ｃ等の前段側にトランジスタによるホロワ回路１５０を縦続接続すれば、第２図の同調回路１等と比較して、帰還抵抗１７０および入力抵抗１７４の抵抗値を大きくすることができる。特に、同調回路全体を半導体基板上に集積化するような場合には、帰還抵抗１７０等の抵抗値を小さくしようとすると素子の占有面積を大きくしなければならないため、ある程度抵抗値が大きい方が望ましい。したがって、集積化する場合などは特に、第３２図に示すようなホロワ回路５０を接続するのが有効である。
〔同調回路の第５の変形例〕
第２図に示した同調回路１では、２つの移相回路１１０Ｃと１３０Ｃを合わせた位相シフト量を３６０°としているが、縦続接続された移相回路１１０Ｃと１３０Ｃに、位相をシフトさせない非反転回路を接続して同調回路を構成してもよい。
第３３図は、２つの移相回路の前段に非反転回路３５０を接続した同調回路１Ｃの構成を示す回路図である。同図に示すように、同調回路１Ｃは、第３図に示した移相回路１１０Ｃから抵抗１２１および１２３を省いた構成を有する移相回路３１０Ｃと、第５図に示した移相回路１３０Ｃから抵抗１４１および１４３を省いた構成を有する移相回路３３０Ｃと、移相回路３１０Ｃの前段に接続された非反転回路３５０と、抵抗１６２および１６４からなる分圧回路１６０と、帰還抵抗１７０および入力抵抗１７４からなる加算回路とを含んで構成される。
第３３図に示す移相回路３１０Ｃ、３３０Ｃは、オペアンプ１１２あるいは１３２の出力端子に分圧回路が接続されていない点以外が第３図に示した各移相回路１１０Ｃ、１３０Ｃと同じ構成を有しており、伝達関数や位相シフト量も移相回路１１０Ｃ、１３０Ｃと同じである。ただし、（２）式においてａ1＝１、（３）式においてａ2＝１となる。
非反転回路３５０は、非反転入力端子に交流信号が入力され反転入力端子が抵抗３５４を介して接地されたオペアンプ３５２と、このオペアンプ３５２の反転入力端子と出力端子との間に接続された抵抗３５６とにより構成されている。オペアンプ３５２は、２つの抵抗３５４、３５６の抵抗比によって定まる所定の増幅度を有する。
移相回路３１０Ｃは、抵抗１１８および１２０の各抵抗値が同じであるため、利得が１となる。同様に、移相回路３３０Ｃも抵抗１３８および１４０の各抵抗値が同じであるため、利得が１となる。したがって、上述した同調回路１Ｃでは、各移相回路で利得を稼ぐ代わりに、上述した非反転回路３５０の利得を１より大きな値に設定している。
このような構成を有する非反転回路３５０は、入力信号の位相を変えずに出力しており、利得を調整することにより、分圧回路１６０による信号振幅の減衰や帰還ループで生じる損失を補うことが容易となる。また、非反転回路３５０は、上述したトランジスタによるホロワ回路と同様に、前段の移相回路３１０Ｃの前段側に接続されたバッファとしても機能する。
なお、第３３図に示す非反転回路３５０は、第２図や第２９図に示した同調回路１、１Ａの前段等に接続してもよい。
〔同調回路の第６の変形例〕
上述した各同調回路１、１Ａ、１Ｂ、１Ｃは、２つの移相回路による移相シフト量の合計が３６０°となる周波数で所定の同調動作を行っていたが、基本的に同じ動作を行う２つの移相回路を組み合わせて同調回路を構成することにより、２つの移相回路による位相シフト量の合計が１８０°となる周波数で所定の同調動作を行うようにしてもよい。
第３４図は同調回路の第６の変形例を示す回路図であって、第３３図の後段の移相回路３３０Ｃの代わりに移相回路３１０Ｃを接続し、非反転回路３５０の代わりに位相反転回路３８０を接続したものである。
位相反転回路３８０は、入力される交流信号が抵抗３８４を介して反転入力端子に入力されるとともに非反転入力端子が接地されたオペアンプ３８２と、このオペアンプ３８２の反転入力端子と出力端子との間に接続された抵抗３８６とにより構成されている。抵抗３８４を介してオペアンプ３８２の反転入力端子に交流信号が入力されると、オペアンプ３８２の出力端子からは位相が反転した逆相の信号が出力され、この逆相の信号が前段の移相回路３１０Ｃに入力される。また、この位相反転回路３８０は、２つの抵抗３８４、３８６の抵抗比によって定まる所定の増幅度を有しており、抵抗３８４の抵抗値より抵抗３８６の抵抗値を大きくすることにより１より大きな利得が得られる。
ところで、上述したように、移相回路３１０Ｃは入力信号の周波数ωが０から∞まで変化するに従って、入力電圧Ｅiを基準として時計回り方向に１８０°から３６０°まで位相がシフトする。２つの移相回路３１０Ｃ内のＣＲ回路の時定数が同じ（これをＴとおく）である場合には、ω＝１／Ｔの周波数では２つの移相回路３１０Ｃのそれぞれにおける位相シフト量が２７０°となる。したがって、２つの移相回路３１０Ｃの全体によって位相が２７０°×２＝５４０°（＝１８０°）シフトされ、しかも２つの移相回路３１０Ｃの前段に接続された位相反転回路３８０によって位相が反転されるため、全体として、位相が一巡して位相シフト量が３６０°となる信号が後段の移相回路３１０Ｃ′から出力される。
また、第３４図に示す同調回路１Ｄでは、各移相回路で利得を稼ぐ代わりに、上述した位相反転回路３８０の利得を１より大きな値に設定しており、分圧回路１６０による信号振幅の減衰や帰還ループで生じる損失を補うことが容易となる。
〔同調回路の第７の変形例〕
第３４図に示した同調回路１Ｄは、移相回路３１０Ｃを縦続接続する例を示したが、第３３図に示した移相回路３３０Ｃを縦続接続した場合も同調動作を行わせることができる。
第３５図は、同調回路の第７の変形例を示す回路図である。同図に示す同調回路１Ｅは、第３４図の移相回路３１０Ｃの代わりに、移相回路３３０Ｃを縦続接続したものである。
ところで、上述したように、移相回路３３０Ｃは、入力信号の周波数ωが０から∞まで変化するに従って、入力電圧Ｅiを基準として時計回り方向に０°から１８０°まで位相がシフトする。２つの移相回路３３０Ｃ内のＣＲ回路の時定数が同じ（これをＴとおく）である場合には、ω＝１／Ｔの周波数では、２つの移相回路３３０Ｃのそれぞれにおける位相シフト量が９０°となる。したがって、２つの移相回路３３０Ｃの全体によって位相が１８０°シフトされ、しかも２つの移相回路３３０Ｃの前段に接続された位相反転回路３８０によって位相が反転されるため、全体として、位相が一巡して位相シフト量が３６０°となる信号が後段の移相回路３３０Ｃから出力される。
また、第３４図に示した同調回路１Ｄと同様に、上述した同調回路１Ｅでは、各移相回路で利得を稼ぐ代わりに、上述した位相反転回路３８０の利得を１より大きな値に設定しており、分圧回路１６０による信号振幅の減衰や帰還ループで生じる損失を補うことが容易となる。
また、第３３図〜第３５図に示した同調回路１Ｃ、１Ｄ、１Ｅは、いずれも２つの移相回路をＣＲ回路を含んで構成したが、ＬＲ回路を含んで構成するようにしてもよい。例えば、第３３図に示した同調回路１Ｃにおいて、前段の移相回路３１０Ｃを第２５図に示した移相回路１１０Ｌから分圧回路を省略した移相回路に置き換えるとともに、後段の移相回路３３０Ｃを第２７図に示した移相回路１３０Ｌから分圧回路を省略した移相回路に置き換えてもよい。
なお、第３３図〜第３５図に示した同調回路１Ｃ、１Ｄ、１Ｅにおいて、信号振幅の増幅を行わずに同調動作のみを行わせたい場合には、分圧回路１６０を省略すればよい。また、２つの移相回路内のオペアンプの少なくとも一方の出力端に分圧回路を接続してもよい。例えば、第３３図の同調回路１Ｃにおいて、前段の移相回路３１０Ｃ内のオペアンプ１１２の出力端と、後段の移相回路３３０Ｃ内のオペアンプ１３２の出力端にそれぞれ分圧回路を接続すれば、第２図に示した同調回路１内の前段の移相回路１１０Ｃのさらに前段に非反転回路３５０を接続した構成と同じになる。
ところで、第３３図〜第３５図に示した同調回路１Ｃ、１Ｄ、１Ｅ等は、２つの移相回路と非反転回路、あるいは２つの移相回路と位相反転回路によって構成されており、接続された３つの回路の全体によって所定の周波数において合計の位相シフト両を３６０°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、３つの回路をどのような順序で接続するかはある程度の自由度があり、必要に応じて接続順序を決めることができる。
〔同調回路の第８の変形例〕
上述した同調回路の第１〜第７の変形例はいずれも、移相回路の内部にオペアンプを含んでいるが、オペアンプの代わりにトランジスタを用いて移相回路を構成することも可能である。
第３６図に示す同調回路１Ｆは、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で３６０°の位相シフトを行う２つの移相回路４１０Ｃ、４３０Ｃと、移相回路４３０Ｃの出力信号の位相を変えずに所定の増幅度で増幅して出力する非反転回路４５０と、非反転回路４５０の後段に設けられた抵抗１６２および１６４からなる分圧回路１６０と、帰還抵抗１７０および入力抵抗１７４（入力抵抗１７４は帰還抵抗１７０のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより分圧回路１６０の分圧出力（帰還信号）と入力端子１９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
帰還抵抗１７０と直列に接続されたキャパシタ１７２、および入力抵抗１７４と入力端子１９０との間に挿入されたキャパシタ１７６はともに直流電流を阻止するためのものであり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。
第３７図は、第３６図に示した前段の移相回路４１０Ｃの構成を抜き出して示したものである。同図に示す前段の移相回路４１０Ｃは、ゲートが入力端１２２に接続されたＦＥＴ４１２と、このＦＥＴ４１２のソース・ドレイン間に直列に接続されたキャパシタ４１４および可変抵抗４１６と、ＦＥＴ４１２のドレインと正電源との間に接続された抵抗４１８と、ＦＥＴ４１２のソースとアースとの間に接続された抵抗４２０とを含んで構成されている。なお、ＦＥＴ４１２および後述するＦＥＴ４３２は、少なくとも一方をバイポーラトランジスタに置き替えるようにしてもよい。
ここで、上述したＦＥＴ４１２のソースおよびドレインに接続された２つの抵抗４１８、４２０の抵抗値はほぼ等しく設定されており、入力端１２２に印加される入力電圧の交流成分に着目すると、位相が一致した信号がＦＥＴ４１２のソースから、位相が反転した（位相が１８０°シフトした）信号がＦＥＴ４１２のドレインからそれぞれ出力されるようになっている。
なお、第３６図に示した移相回路４１０内の抵抗４２６は、ＦＥＴ４１２に適切なバイアス電圧を印加するためのものである。また、可変抵抗４１６は、例えば第３７図に示すように、接合型のＦＥＴのソース・ドレイン間に形成されるチャンネルを抵抗体として用いており、ゲート電圧を可変することにより抵抗値をある範囲で任意に変化させることができる。
このような構成を有する移相回路４１０Ｃにおいて、所定の交流信号が入力端１２２に入力されると、すなわちＦＥＴ４１２のゲートに所定の交流電圧（入力電圧）が印加されると、ＦＥＴ４１２のソースにはこの入力電圧と同相の交流電圧が現れ、反対にＦＥＴ４１２のドレインにはこの入力電圧と逆相であってソースに現れる電圧と振幅が等しい交流電圧が現れる。このソースおよびドレインに現れる交流電圧の振幅をともにＥiとする。
このＦＥＴ４１２のソース・ドレイン間には可変抵抗４１６とキャパシタ４１４により構成される直列回路（ＣＲ回路）が接続されている。したがって、ＦＥＴ４１２のソースおよびドレインに現れる電圧のそれぞれを可変抵抗４１６あるいはキャパシタ４１４を介して合成した信号が出力端１２４から出力される。
第３８図は、前段の移相回路４１０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
ＦＥＴ４１２のソースとドレインにはそれぞれ入力電圧と同相および逆相であって電圧振幅がＥiの交流電圧が現れるため、ソース・ドレイン間の電位差（交流成分）は２Ｅiとなる。また、キャパシタ４１４の両端に現れる電圧ＶC1と可変抵抗４１６の両端に現れる電圧ＶR1とは互いに９０°位相がずれており、これらをベクトル的に合成したものが、ＦＥＴ４１２のソース・ドレイン間の電圧２Ｅiに等しくなる。
したがって、第３８図に示すように、電圧Ｅiの２倍を斜辺とし、キャパシタ４１４の両端電圧ＶC1と可変抵抗４１６の両端電圧ＶR1とが直交する２辺を構成する直角三角形を形成することになる。このため、入力信号の振幅が一定で周波数のみが変化した場合には、第３８図に示す半円の円周に沿ってキャパシタ４１４の両端電圧ＶC1と可変抵抗４１６の両端電圧ＶR1とが変化する。
ところで、キャパシタ４１４と可変抵抗４１６の接続点とグランドレベルとの電位差を出力電圧Ｅoとして取り出すものとすると、この出力電圧Ｅoは、第３８図に示した半円においてその中心点を始点とし、電圧ＶC1と電圧ＶR1とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅiに等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
また、第３８図から明らかなように、電圧ＶR1と電圧ＶC1とは円周上で直角に交わるため、理論的にはＦＥＴ４１２のゲートに印加される入力電圧と電圧ＶR1との位相差は、周波数がωが０から∞まで変化するに従って、入力電圧と同相の電圧Ｅiを基準として時計回り方向に２７０°から３６０°まで変化する。そして、移相回路４１０Ｃ全体の位相シフト量φ5は、周波数に応じて１８０°から３６０°まで変化する。しかも、可変抵抗４１６の抵抗値を可変することにより、位相シフト量φ5を変化させることができる。
また、第３７図に示した移相回路４１０Ｃの伝達関数は、キャパシタ４１４と可変抵抗４１６からなるＣＲ回路の時定数をＴ1（キャパシタ４１４の静電容量をＣ、可変抵抗４１６の抵抗値をＲとするとＴ1＝ＣＲ）とすると、（２）式に示したＫ2をそのまま適用でき（ただし、ａ1＜１）、第３８図に示す位相シフト量φ5も上述した（６）式に示したφ1と同じになる。
同様に、第３９図は第３６図に示した後段の移相回路４３０Ｃの構成を抜き出して示したものである。同図に示す後段の移相回路４３０Ｃは、ゲートが入力端１４２に接続されたＦＥＴ４３２と、このＦＥＴ４３２のソース・ドレイン間に直列に接続されたキャパシタ４３４および可変抵抗４３６と、ＦＥＴ４３２のドレインと正電源との間に接続された抵抗４３８と、ＦＥＴ４３２のソースとアースとの間に接続された抵抗４４０とを含んで構成されている。
第３７図に示した移相回路４１０Ｃと同様に、第３９図に示したＦＥＴ４３２のソースおよびドレインに接続された２つの抵抗４３８、４４０の抵抗値はほぼ等しく設定されており、入力端１４２に印加される入力電圧の交流成分に着目すると、位相が一致した信号がＦＥＴ４３２のソースから、位相が反転した信号がＦＥＴ４３２のドレインからそれぞれ出力されるようになっている。
なお、第３６図に示した移相回路４３０Ｃ内の抵抗４４６は、ＦＥＴ４３２に適切なバイアス電圧を印加するためのものである。また、移相回路４３０Ｃの入力側に設けられたキャパシタ１４８は、移相回路４１０Ｃの出力から直流成分を取り除く直流電流阻止用であり、交流成分のみが移相回路４３０Ｃに入力される。
このような構成を有する移相回路４３０Ｃにおいて、所定の交流信号が入力端１４２に入力されると、すなわちＦＥＴ４３２のゲートに所定の交流電圧（入力電圧）が印加されると、ＦＥＴ４３２のソースにはこの入力電圧と同相の交流電圧が現れ、反対にＦＥＴ４３２のドレインにはこの入力電圧と逆相であってソースに現れる電圧と振幅が等しい交流電圧が現れる。このソースおよびドレインに現れる交流電圧の振幅をともにＥiとする。
このＦＥＴ４３２のソース・ドレイン間にはキャパシタ４３４と可変抵抗４３６とにより構成される直列回路（ＣＲ回路）が接続されている。したがって、ＦＥＴ４３２のソースおよびドレインに現れる電圧のそれぞれをキャパシタ４３４あるいは可変抵抗４３６を介して合成した信号が出力端１４４から出力される。
第４０図は、後段の移相回路４３０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
ＦＥＴ４３２のソースとドレインにはそれぞれ入力電圧と同相および逆相であって電圧振幅がＥiの交流電圧が現れるため、ソース・ドレイン間の電位差は２Ｅiとなる。また、可変抵抗４３６の両端に現れる電圧ＶR2とキャパシタの両端に現れる電圧ＶC2とは互いに９０°位相がずれており、これらをベクトル的に加算したものが、ＦＥＴ４３２のソース・ドレイン間の電位差２Ｅiに等しくなる。
したがって、第４０図に示すように、電圧Ｅiの２倍を斜辺とし、可変抵抗４３６の両端電圧ＶR2とキャパシタ４３４の両端電圧ＶC2とが直交する２辺を構成する直角三角形を形成することになる。このため、入力信号の振幅が一定で周波数のみが変化した場合には、第４０図に示す半円の円周に沿って可変抵抗４３６の両端電圧ＶR2とキャパシタ１３４の両端電圧ＶC2とが変化する。
可変抵抗４３６とキャパシタ４３４の接続点とグランドレベルとの電位差を出力電圧Ｅoとして取り出すものとすると、この出力電圧Ｅoは、第４０図に示した半円においてその中心点を始点とし、電圧ＶR2と電圧ＶC2とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅiに等しくなる。しかも、入力信号の周波数が変化しても、このベクトルの終点は円周上を移動するだけであるため、周波数に応じて出力振幅が変化しない安定した出力を得ることができる。
また、第４０図から明らかなように、電圧ＶR2と電圧ＶC2とは円周上で直角に交わるため、理論的にはＦＥＴ４３２のゲートに印加される入力電圧と電圧ＶC2との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、移相回路４３０Ｃ全体の位相シフト量φ6は、周波数に応じて０°から１８０°まで変化する。
また、第３７図に示した移相回路４３０Ｃの伝達関数は、キャパシタ４３４と可変抵抗４３６からなるＣＲ回路の時定数をＴ2（キャパシタ４３４の静電容量をＣ、可変抵抗の抵抗値をＲとするとＴ2＝ＣＲ）とすると、（３）式に示したＫ３をそのまま適用でき（ただし、ａ2＜１）、第４０図に示す位相シフト量φ6も上述した（７）式に示したφ2と同じになる。
このようにして、２つの移相回路４１０Ｃ、４３０Ｃのそれぞれにおいて位相が所定量シフトされ、第３８図および第４０図に示すように、所定の周波数において２つの移相回路４１０Ｃ、４３０Ｃ全体により位相シフト量の合計が３６０°となる信号が出力される。
また、第３６図に示した非反転回路４５０は、ドレインと正電源との間に抵抗４５４が、ソースとアースとの間に抵抗４５６がそれぞれ接続されたＦＥＴ４５２と、ベースがＦＥＴ４５２のドレインに接続されているとともにコレクタが抵抗４６０を介してＦＥＴ４５２のソースに接続されたトランジスタ４５８と、ＦＥＴ４５２に適切なバイアス電圧を印加するための抵抗４６２とを含んで構成されている。なお、第３６図に示した非反転回路４５０の前段に設けられたキャパシタ１６４は、後段の移相回路４３０Ｃの出力から直流成分を取り除く直流電流阻止用であり、交流成分のみが非反転回路４５０に入力される。
ＦＥＴ４５２は、ゲートに交流信号が入力されると、逆相の信号をドレインから出力する。また、トランジスタ４５８は、ベースにこの逆相の信号が入力されると、さらに位相を反転した信号、すなわちＦＥＴ４５２のゲートに入力された信号の位相を基準に考えると同相の信号をコレクタから出力し、この同相の信号が非反転回路４５０から出力される。
この非反転回路４５０の出力は、出力端子１９２から同調回路１Ｆの出力として取り出されるとともに、この非反転回路４５０の出力を分圧回路１６０を通した信号が帰還抵抗１７０を介して前段の移相回路４１０Ｃの入力側に帰還されている。そして、この帰還された信号と入力抵抗１７４を介して入力される信号とが加算され、この加算された信号の電圧が前段の移相回路４１０Ｃの入力端（第３７図に示した入力端１２２）に印加されている。
また、上述した非反転回路４５０の利得は、上述した抵抗４５４、４５６、４６０の各抵抗値によって決まり、これら各抵抗の抵抗値を調整することにより、第３６図に示した２つの移相回路４１０Ｃ、４３０Ｃあるいは分圧回路１６０による減衰や帰還ループで生じる損失を補い、かつ同調回路全体のループゲインが１以下になるように設定されている。
また、同調回路１の出力端子１９２からは、分圧回路１６０に入力される前の非反転回路４５０の出力信号が取り出されているため、同調回路１Ｆ自体に利得を持たせることができ、同調動作と同時に信号振幅の増幅が可能となる。
〔同調回路の第９の変形例〕
第３６図に示した同調回路は、各移相回路４１０Ｃ、４３０Ｃの内部にＣＲ回路を含んでいるが、ＣＲ回路を抵抗とインダクタからなるＬＲ回路に置き換えた移相回路を用いて同調回路を構成することも可能である。
第４１図は、ＬＲ回路を含む移相回路の構成を示す回路図であり、第３６図に示した同調回路１Ｆの前段の移相回路４１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路４１０Ｌは、第３６図に示した前段の移相回路４１０Ｃ内のキャパシタ４１４と可変抵抗４１６からなるＣＲ回路を、可変抵抗４１６とインダクタ４１７からなるＬＲ回路に置き換えた構成を有しており、抵抗４１８と抵抗４２０の各抵抗値が同じ値に設定されている。なお、インダクタ４１７とＦＥＴ４１２のドレインとの間に挿入されたキャパシタ４１９は直流電流阻止用である。
上述した移相回路４１０Ｌの入出力電圧等の関係は、第４２図のベクトル図に示すように、第３８図に示した電圧ＶC1を可変抵抗４１６の両端電圧ＶR1に、第３８図に示した電圧ＶR1をインダクタ４１７の両端電圧ＶL1にそれぞれ置き換えて考えることができる。
また、第４１図に示した移相回路４１０Ｌの伝達関数は、インダクタ４１７と可変抵抗４１６からなるＬＲ回路の時定数をＴ1（インダクタ４１７のインダクタンスをＬ、可変抵抗４１６の抵抗値をＲとするとＴ1＝Ｌ／Ｒ）とすると、（２）式に示したＫ2をそのまま適用でき（ただしａ1＜１）、第４２図に示す位相シフト量φ7も上述した（６）式に示したφ1と同じになる。
したがって、第４１図に示す移相回路４１０Ｌは、第３７図に示した移相回路４１０Ｃと基本的に等価であり、第３７図に示した移相回路４１０Ｃを第４１図に示した移相回路４１０Ｌに置き換えることができる。
第４３図は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、第３６図に示した同調回路１Ｆの後段の移相回路４３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路４３０Ｌは、第３９図に示した後段の移相回路４３０Ｃ内のキャパシタ４３４と可変抵抗４３６からなるＣＲ回路を、可変抵抗４３６とインダクタ４３７からなるＬＲ回路に置き換えた構成を有しており、抵抗４３８と抵抗４４０の各抵抗値は同じ値に設定されている。なお、可変抵抗４３６とＦＥＴ４３２のドレインとの間に挿入されたキャパシタ４３９は直流電流阻止用である。
上述した移相回路４３０Ｌの入出力電圧等の関係は、第４４図のベクトル図に示すように、第４０図に示した電圧ＶR2をインダクタ４３７の両端電圧ＶL2に、第４０図に示した電圧ＶC2を可変抵抗４３６の両端電圧ＶR2にそれぞれ置き換えて考えることができる。
また、第４３図に示した移相回路４３０Ｌの伝達関数は、可変抵抗４３６とインダクタ４３７からなるＬＲ回路の時定数をＴ2（可変抵抗４３６の抵抗値をＲ、インダクタ４３７のインダクタンスをＬとするとＴ2＝Ｌ／Ｒ）とすると、（３）式に示したＫ3をそのまま適用でき（ただし、ａ2＜１）、第４４図に示す位相シフト量φ8も上述した（７）式に示したφ2と同じになる。
したがって、第４３図に示す移相回路４３０Ｌは、第３９図に示した移相回路４３０Ｃと基本的に等価であり、第３９図に示した移相回路４３０Ｃを第４３図に示した移相回路４３０Ｌに置き換えることができる。
このように、第３６図に示した２つの移相回路４１０Ｃおよび４３０Ｃの両方を第４１図、第４３図に示した移相回路４１０Ｌ、４３０Ｌに置き換えることができ、同調回路全体を集積化することにより同調周波数の高周波化が容易となる。
なお、第３６図に示す移相回路４１０Ｃ、４３０Ｃをそれぞれ第４１図に示す移相回路４１０Ｌと第４３図に示す移相回路４３０Ｌに置き換えた場合には、可変抵抗４１６および４３６を形成するＦＥＴのゲート電圧を変化させた場合の各位相シフト量の変化の方向が反対となるため、第１３図に示した位相差検出回路３内のＥＸ−ＯＲゲート３３をＥＸ−ＮＯＲ（イクスクルシブ・ノア）ゲートに置き換えたり、第１３図に示した電圧比較器３１、３２のいずれか一方の２つの入力を入れ換える等して制御電圧の変化の方向を反転させる必要がある。
また、第３６図に示した移相回路４１０Ｃ、４３０Ｃをそれぞれ移相回路４１０Ｌ、４３０Ｌに置き換えた場合に、分圧回路１６０を省略して後段の移相回路の出力を直接前段側に帰還してもよい。あるいは分圧回路１６０内の抵抗１６２を取り除いて抵抗１６４だけにしてもよい。分圧回路１６０を省略した場合、あるいは抵抗１６２を取り除いた場合には、同調動作のみを行うことができる。
〔同調回路の第１０の変形例〕
第４５図は、同調回路の他の変形例を示す回路図である。同図に示す同調回路１Ｇは、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で１８０°の位相シフトを行う２つの移相回路４１０Ｃと、後段の移相回路４１０Ｃの出力信号の位相をさらに反転する位相反転回路４８０と、帰還抵抗１７０および入力抵抗１７４のそれぞれを介することにより位相反転回路４８０から出力される信号（帰還信号）と入力端子１９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
各移相回路４１０Ｃは、その詳細構成および入出力の位相関係は第３７図および第３８図を用いて説明した通りであり、例えばキャパシタ４１４と可変抵抗４１６からなるＣＲ回路の時定数をＴ1とすると、ω＝１／Ｔ1の周波数における位相シフト量φ5は時計回り方向（位相遅れ方向）に２７０°となる。
したがって、２つの移相回路４１０Ｃの全体による位相遅れ方向の位相シフト量の合計が所定の周波数において、φ5＋φ5＝２７０°＋２７０°＝５４０°（＝１８０°）となる。
また、位相反転回路４８０は、ドレインと正電源との間に抵抗４８４が、ソースとアースとの間に抵抗４８６がそれぞれ接続されたＦＥＴ４８２と、ＦＥＴ４８２のゲートに所定のバイアス電圧を印加する抵抗４８８とを含んで構成されている。ＦＥＴ４８２のゲートに交流信号が入力されると、ＦＥＴ４８２のドレインからは位相を反転した逆相の信号が出力される。また、この位相反転回路４８０は、２つの抵抗４８４、４８６の抵抗比によって定まる所定の利得を有する。
このように、所定の周波数において、２つの移相回路４１０Ｃによって位相が１８０°シフトされ、さらに後段に接続された位相反転回路４８０によって位相が反転され、これら３つの回路の全体による位相シフト量の合計が３６０°となる。したがって、位相反転回路４８０の出力を帰還抵抗１７０を介して前段の移相回路４１０Ｃの入力側に帰還させ、この帰還信号に入力抵抗１７４を介して入力した信号を加算するとともに、位相反転回路４８０の利得を調整することにより、第２図に示した同調回路１と同様の同調動作が行われる。
なお、第４５図に示した同調回路１Ｇにおいては、位相反転回路４８０の出力を直接帰還抵抗１７０を介して帰還させたが、第３６図に示す同調回路１Ｆと同様に、この位相反転回路４８０の後段に分圧回路１６０を接続して分圧出力を帰還させてもよい。
〔同調回路の第１１の変形例〕
第４６図は、同調回路の他の変形例を示す回路図であり、第４５図とは反対に第３６図に示す後段の移相回路４３０Ｃを含んで構成されている。
第４６図に示す同調回路１Ｈは、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で１８０°の位相シフトを行う２つの移相回路４３０Ｃと、後段の移相回路４３０Ｃの出力信号の位相をさらに反転する位相反転回路４８０と、帰還抵抗１７０および入力抵抗１７４のそれぞれを介することにより位相反転回路４８０から出力される信号（帰還信号）と入力端子１９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
各移相回路４３０Ｃは、その詳細構成および入出力の位相関係は第３９図および第４０図を用いて説明した通りであり、例えばキャパシタ４３４と可変抵抗４３６からなるＣＲ回路の時定数をＴ2とすると、ω＝１／Ｔ2の周波数における位相シフト量φ6は時計回り方向（位相遅れ方向）に９０°となる。
したがって、所定の周波数において、２つの移相回路４３０Ｃによって位相が１８０°シフトされ、さらに後段に接続された位相反転回路４８０によって位相が反転され、これら３つの回路の全体による位相シフト量の合計が３６０°となる。このため、位相反転回路４８０の出力を帰還抵抗１７０を介して前段の移相回路４３０Ｃの入力側に帰還させ、この帰還信号に入力抵抗１７４を介して入力した信号を加算するとともに、位相反転回路４８０の利得を調整することにより、第２図に示した同調回路１と同様の同調動作が行われる。
なお、第３６図に示した同調回路１Ｆと同様に、第４６図に示した同調回路１Ｈにおいても、位相反転回路４８０の後段に分圧回路１６０を接続して同調と同時に増幅を行うようにしてもよい。
ところで、上述した各種の同調回路１Ｆ、１Ｇ、１Ｈ等は、２つの移相回路と非反転回路あるいは２つの移相回路と位相反転回路によって構成されており、接続された３つの回路の全体によって所定の周波数において合計の位相シフト量を３６０°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、３つの回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
また、上述した第４５図および第４６図に示す同調回路１Ｇ、１Ｈでは、移相回路内部にＣＲ回路を含む例を示したが、ＬＲ回路を内部に含む移相回路を縦続接続して同調回路を構成してもよい。例えば、第４５図に示す同調回路１Ｇの２つの移相回路４１０Ｃの代わりに第４１図に示す移相回路４１０Ｌを接続してもよい。あるいは、第４６図に示す同調回路１Ｈの２つの移相回路４３０Ｃの代わりに第４３図に示す移相回路４３０Ｌを接続してもよい。
ただし、ＣＲ回路を含む移相回路をＬＲ回路を含む移相回路に置き換えた場合には、可変抵抗４１６および４３６を形成するＦＥＴのゲート電圧を変化させた場合の各位相シフト量の変化の方向が反対となるため、第１３図に示した位相差検出回路３内のＥＸ−ＯＲゲート３３をＥＸ−ＮＯＲ（イクスクルシブ・ノア）ゲートに置き換えたり、第１３図に示した電圧比較器３１、３２のいずれか一方の２つの入力を入れ換える等して制御電圧の変化の方向を反転させる必要がある。
なお、上述した同調回路１Ｆ、１Ｇ、１Ｈでは、ＦＥＴ４１２あるいはＦＥＴ４３２を用いて移相回路を構成しているが、ＦＥＴの代わりにバイポーラトランジスタを用いて移相回路を構成してもよい。
〔同調回路の第１２の変形例〕
第４７図は、同調回路の第１２の変形例を示す回路図である。同図に示す同調回路１Ｊは、入力される交流信号の位相を変えずに出力する非反転回路５５０と、それぞれが入力信号の位相を所定量シフトさせることにより所定の周波数において合計で３６０°の位相シフトを行う２つの移相回路５１０Ｃ、５３０Ｃと、後段の移相回路５３０Ｃのさらに後段に設けられた抵抗１６２および１６４からなる分圧回路１６０と、帰還抵抗１７０および入力抵抗１７４（入力抵抗１７４は帰還抵抗１７０のｎ倍の抵抗値を有しているものとする）のそれぞれを介することにより分圧回路１６０の分圧出力（帰還信号）と入力端子１９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
なお、非反転回路５５０は、バッファ回路として機能するものであり、前段の移相回路５１０Ｃと上述した加算回路とを直接接続した場合に生じる信号の損失等を防止するために設けられている。非反転回路５５０は、例えばエミッタホロワ回路やソースホロワ回路等により構成されている。なお、直接接続した場合の損失等を最小限に抑えるように帰還抵抗１７０等の各素子の素子定数を選定した場合には、この非反転回路５５０を省略して同調回路を構成してもよい。
第４８図は、第４７図に示した前段の移相回路５１０Ｃの構成を抜き出して示したものである。同図に示す前段の移相回路５１０Ｃは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器５１２と、入力端１２２に入力された信号の位相を所定量シフトさせて差動増幅器５１２の非反転入力端子に入力するキャパシタ５１４および可変抵抗５１６と、入力端１２２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器５１２の反転入力端子に入力する抵抗５１８および５２０とを含んで構成されている。
上述した可変抵抗５１６は、例えば第４８図に示すように、接合型にＦＥＴのソース・ドレイン間に形成されるチャネルを抵抗体として用いており、ゲート電圧を可変することにより抵抗値をある範囲で任意に変化させることができる。
第４８図に示す入力端１２２に所定の交流信号が入力されると、差動増幅器５１２の反転入力端子には、入力端１２２に印加される電圧Ｅiを抵抗５１８と抵抗５２０とによって約１／２に分圧した電圧が印加される。
一方、入力信号が入力端１２２に入力されると、差動増幅器５１２の非反転入力端子には、キャパシタ５１４と可変抵抗５１６の接続点に現れる信号が入力される。キャパシタ５１４と可変抵抗５１６により構成されるＣＲ回路の一方端には入力信号が入力されているため、入力信号の位相をこのＣＲ回路によって所定量シフトした信号の電圧が差動増幅器５１２の非反転入力端子には印加される。差動増幅器５１２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度で増幅した信号を出力する。
第４９図は、第４８図に示す移相回路５１０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
同図に示すように、可変抵抗５１６の両端に現れる電圧ＶR1とキャパシタ５１４の両端に現れる電圧ＶC1は、互いに位相が９０°ずれており、これらをベクトル的に加算したものが入力電圧Ｅiとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、第４９図に示す半円の円周に沿って可変抵抗５１６の両端電圧ＶR1とキャパシタ５１４の両端電圧ＶC1とが変化する。
また、差動増幅器５１２の非反転入力端子に印加される電圧（可変抵抗５１６の両端電圧ＶR1）から反転入力端子に印加される電圧（抵抗５２０の両端電圧Ｅi／２）をベクトル的に減算したものが差分電圧Ｅo′となる。この差分電圧Ｅo′は、第４９図に示した半円において、その中心点を始点とし、電圧ＶR1と電圧ＶC1とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅi／２に等しくなる。
差動増幅器５１２の出力電圧Ｅoはこの差分電圧Ｅo′を所定の増幅度で増幅したものとなる。したがって、上述した移相回路５１０Ｃにおいて、出力電圧Ｅoは入力信号の周波数によらず一定であって、全域通過回路として動作する。
また、第４９図から明らかなように、電圧ＶR1と電圧ＶC1とは円周上で直角に交わるため、入力電圧Ｅiと電圧ＶR1との位相差は、周波数ωが０から∞まで変化するに従って、入力電圧Ｅiを基準として時計回り方向（位相遅れ方向）に２７０°から３６０°まで変化する。そして、移相回路５１０Ｃ全体の位相シフト量φ9は、周波数に応じて、１８０°から３６０°まで変化する。
同様に、第５０図は第４７図に示した後段の移相回路５３０Ｃの構成を抜き出して示したものである。同図に示す後段の移相回路５３０Ｃは、２入力の差分電圧を所定の増幅度で増幅して出力する差動増幅器５３２と、入力端１４２に入力された信号の位相を所定量シフトさせて差動増幅器５３２の非反転入力端子に入力する可変抵抗５３６およびキャパシタ５３４と、入力端１４２に入力された信号の位相を変えずにその電圧レベルを約１／２に分圧して差動増幅器５３２の反転入力端子に入力する抵抗５３８および５４０とを含んで構成されている。
第５０図に示した入力端１４２に所定の交流信号が入力されると、差動増幅器５３２の反転入力端子には、入力端１４２に印加される電圧Ｅiを抵抗５３８と抵抗５４０とによって約１／２に分圧した電圧が印加される。
一方、入力信号が入力端１４２に入力されると、差動増幅器５３２の非反転入力端子には、可変抵抗５３６とキャパシタ５３４の接続点に現れる信号が入力される。可変抵抗５３６とキャパシタ５３４により構成されるＣＲ回路の一方端には入力信号が入力されているため、入力信号の位相をこのＣＲ回路によって所定量シフトした信号の電圧が差動増幅器５３２の非反転入力端子には印加される。差動増幅器５３２は、このようにして２つの入力端子に印加される電圧の差分を所定の増幅度で増幅した信号を出力する。
第５１図は、移相回路５３０Ｃの入出力電圧とキャパシタ等に現れる電圧との関係を示すベクトル図である。
同図に示すように、キャパシタ５３４の両端に現れる電圧ＶC2と可変抵抗５３６の両端に現れる電圧ＶR2は、互いに位相が９０°ずれており、これらをベクトル的に加算したものが入力電圧Ｅiとなる。したがって、入力信号の振幅が一定で周波数のみが変化した場合には、第５１図に示す半円の円周に沿ってキャパシタ５３４の両端電圧ＶC2と可変抵抗５３６の両端電圧ＶR2とが変化する。
また、差動増幅器５３２の非反転入力端子に印加される電圧（キャパシタ５３４の両端電圧ＶC2）から反転入力端子に印加される電圧（抵抗５４０の両端電圧Ｅi／２）をベクトル的に減算したものが差分電圧Ｅo′となる。この差分電圧Ｅo′は、第５１図に示した半円において、その中心点を始点とし、電圧ＶC2と電圧ＶR2とが交差する円周上の一点を終点とするベクトルで表すことができ、その大きさは半円の半径Ｅi／２に等しくなる。
差動増幅器５３２の出力電圧Ｅoはこの差分電圧Ｅo′を所定の増幅度で増幅したものとなる。したがって、上述した移相回路５３０Ｃにおいて、出力電圧Ｅoは入力信号の周波数によらず一定であって、全域通過回路として動作する。
また、第５１図から明らかなように、電圧ＶC2と電圧ＶR2とは円周上で直角に交わるため、入力電圧Ｅiと電圧ＶC2との位相差は、周波数ωが０から∞まで変化するに従って０°から９０°まで変化する。そして、位相回路５３０Ｃ全体の位相シフト量φ10は周波数に応じて０°から１８０°まで変化する。
このようにして、２つの移相回路５１０Ｃ、５３０Ｃのそれぞれにおいて位相が所定量シフトされ、第４９図および第５１図に示すように、所定の周波数において２つの移相回路５１０Ｃ、５３０Ｃの全体により位相シフト量の合計が３６０°となる信号が出力される。
また、後段の移相回路５３０Ｃの出力は、出力端子１９２から同調回路１Ｊの出力として取り出されるとともに、この移相回路５３０Ｃの出力を分圧回路１６０を通した信号が帰還抵抗１７０を介して非反転回路５５０の入力側に帰還されている。そして、この帰還された信号と入力抵抗１７４を介して入力される信号とが加算され、この加算された信号が非反転回路５５０を介して前段の移相回路５１０Ｃに入力されている。
また、上述した２つの移相回路５１０Ｃ、５３０Ｃの各利得を調整することにより、第４７図に示した２つの移相回路５１０Ｃ、５３０Ｃ、分圧回路１６０による減衰や帰還ループで生じる損失を補い、かつ同調回路全体のループゲインが１以下になるように設定されている。なお、移相回路５１０Ｃ、５３０Ｃの各利得を調整する代わりに、非反転回路５５０に１以上の利得を持たせ、この値を調整してもよい。
また、同調回路１Ｊの出力端子１９２からは、分圧回路１６０に入力される前の移相回路５３０Ｃの出力が取り出されているため、同調回路１Ｊ自体に利得を持たせることができ、同調動作と同時に信号振幅の増幅が可能となる。
なお、第４７図に示した同調回路において、増幅動作が不要な場合には、分圧回路１６０を省略して移相回路５３０Ｃの出力を直接前段側に帰還してもよい。あるいは、分圧回路１６０内の抵抗１６２の抵抗値を極端に小さな値にして分圧比を１に設定してもよい。
〔同調回路の第１３の変形例〕
第４７図に示した同調回路１Ｊは、各移相回路５１０Ｃ、５３０ＣをＣＲ回路を含んで構成したが、ＣＲ回路を抵抗とインダクタからなるＬＲ回路に置き換えた移相回路を用いて同調回路を構成することもできる。
第５２図は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、第４７図に示した同調回路１Ｊの前段の移相回路５１０Ｃと置き換え可能な構成が示されている。同図に示す移相回路５１０Ｌは、第４８図に示した移相回路５１０Ｃ内のキャパシタ５１４と可変抵抗５１６からなるＣＲ回路を、可変抵抗５１６とインダクタ５１７からなるＬＲ回路に置き換えた構成を有している。なお、インダクタ５１７に直列に接続されたキャパシタ５１９は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく設定され、すなわち大きな静電容量を有している。
第５３図は、移相回路５１０Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。同図に示す移相回路５１０Ｌの位相シフト量φ11は、可変抵抗５１６とインダクタ５１７により構成されるＬＲ回路の時定数をＴ1（可変抵抗５１６の抵抗値をＲ、インダクタ５１７のインダクタンスをＬとするとＴ1＝Ｌ／Ｒ）とすると、上述した（６）式に示したφ1と同じとなる。
第５４図は、ＬＲ回路を含む移相回路の他の構成を示す回路図であり、第４７図に示した同調回路１Ｊの後段の移相回路５３０Ｃと置き換え可能な構成が示されている。同図に示す移相回路５３０Ｌは、第５０図に示した移相回路５３０Ｃ内の可変抵抗５３６とキャパシタ５３４からなるＣＲ回路を、インダクタ５３７と可変抵抗５３６からなるＬＲ回路に置き換えた構成を有している。なお、インダクタ５３７に直列に接続されたキャパシタ５３９は直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく設定され、すなわち大きな静電容量を有している。
第５５図は、移相回路５３０Ｌの入出力電圧とインダクタ等に現れる電圧との関係を示すベクトル図である。同図に示す移相回路５３０Ｌの位相シフト量φ12は、インダクタ５３７と可変抵抗５３６により構成されるＬＲ回路の時定数をＴ2（インダクタ１３７のインダクタンスをＬ、可変抵抗５３６の抵抗値をＲとするとＴ2＝Ｌ／Ｒ）とすると、上述した（７）式に示したφ2と同じとなる。
なお、第４７図に示す移相回路５１０Ｃ、５３０Ｃをそれぞれ第５２図に示す移相回路５１０Ｌと第５４図に示す移相回路５３０Ｌに置き換えた場合には、可変抵抗５３６を形成するＦＥＴのゲート電圧を変化させた場合の各位相シフト量の変化の方向が反対となるため、第１３図に示した位相差検出回路３内のＥＸ−ＯＲゲート３３をＥＸ−ＮＯＲ（イクスクルシブ・ノア）ゲートに置き換えたり、第１３図に示した電圧比較器３１、３２のいずれか一方の２つの入力を入れ換える等して制御電圧の変化の方向を反転させる必要がある。
このように、第５２図に示した移相回路５１０Ｌおよび第５４図に示した移相回路５３０Ｌのそれぞれは、第４８図あるいは第５０図に示した移相回路５１０Ｃ、５３０Ｃと等価であり、第４７図に示した同調回路１Ｊにおいて、前段の移相回路５１０Ｃを第５２図に示した移相回路５１０Ｌに、後段の移相回路５３０Ｃを第５４図に示した移相回路５３０Ｌにそれぞれ置き換えることが可能である。２つの移相回路５１０Ｃ、５３０Ｃの両方を移相回路５１０Ｌ、５３０Ｌに置き換えた場合には、同調回路全体を集積化することにより同調周波数の高周波化が容易となる。
〔同調回路の第１４の変形例〕
第４７図に示した同調回路１Ｊは、互いに移相方向が異なる２つの移相回路を含んでいるが、基本的に同じ構成を有する２つの移相回路を組み合わせて同調回路を構成することもできる。
第５６図は、同調回路の他の構成を示す回路図である。同図に示す同調回路１Ｋは、入力される交流信号の位相を反転して出力する位相反転回路５８０と、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で１８０°の位相シフトを行う２つの移相回路５１０Ｃと、後段の移相回路５１０Ｃのさらに後段に設けられた抵抗１６２および１６４からなる分圧回路１６０と、帰還抵抗１７０および入力抵抗１７４のそれぞれを介することにより分圧回路１６０の分圧出力（帰還信号）と入力端子１９０に入力される信号（入力信号）との所定の割合で加算する加算回路とを含んで構成されている。
２つの移相回路５１０Ｃの詳細構成および入出力信号の位相関係は第４８図および第４９図を用いて説明した通りであり、所定の周波数において、２つの移相回路５１０Ｃの全体による位相シフト量の合計が１８０°となる。
また、２つの移相回路５１０Ｃの前段に接続された位相反転回路５８０は、入力される交流信号の位相を反転するものであり、例えば、エミッタ接地回路やソース接地回路あるいはオペアンプと抵抗を組み合わせた回路によって実現される。
このように、所定の周波数において、２つの移相回路５１０Ｃによって位相が１８０°シフトされ、さらにその前段に接続された位相反転回路５８０によって位相が反転され、これら３つの回路の全体による位相シフト量の合計が３６０°となる。
また、後段の移相回路５１０Ｃの出力は出力端子１９２から同調回路１Ｋの出力として取り出されるとともに、後段の移相回路５１０Ｃの出力を分圧回路１６０を通した信号が帰還抵抗１７０を介して位相反転回路５８０の入力側に帰還されている。そして、この帰還される信号と入力抵抗１７４を介して入力される信号とが加算され、この加算された信号が位相反転回路５８０に入力されている。
このように、分圧回路１６０の出力を帰還抵抗１７０を介して位相反転回路５８０の入力側に帰還させ、この帰還信号に入力抵抗１７４を介して入力した信号を加算するとともに、２つの移相回路５１０Ｃの利得を調整して分圧回路１６０や帰還抵抗１７０と入力抵抗１７４の接続部において生じる損失等を補うことにより、第４７図に示した同調回路１Ｊと同様の同調動作および増幅動作を行うことができる。なお、移相回路５１０Ｃの各利得を調整する代わりに、位相反転回路５８０の利得を調整してもよい。
なお、第５６図に示した同調回路１Ｋにおいて、増幅動作が不要な場合には分圧回路１６０を省略し、移相回路５１０Ｃの出力を直接前段側に帰還してもよい。あるいは、分圧回路１６０内の抵抗１６２の抵抗値を極端に小さな値にして分圧比を１に設定してもよい。
〔同調回路の第１５の変形例〕
第５７図は、同調回路の他の変形例を示す回路図であり、第５６図とは反対に第４７図に示す後段の移相回路５３０Ｃを含んで構成されている。
第５７図に示す同調回路１Ｌは、それぞれが入力される交流信号の位相を所定量シフトさせることにより所定の周波数において合計で１８０°の位相シフトを行う２つの移相回路５３０Ｃと、後段の移相回路５３０Ｃの出力信号の位相をさらに反転する位相反転回路５８０と、帰還抵抗１７０および入力抵抗１７４のそれぞれを介することにより位相反転回路５８０から出力される信号（帰還信号）と入力端子１９０に入力される信号（入力信号）とを所定の割合で加算する加算回路とを含んで構成されている。
各移相回路５３０Ｃの詳細構成および入出力の位相関係は第５０図および第５１図を用いて説明した通りであり、例えばキャパシタ５３４と可変抵抗５３６からなるＣＲ回路の時定数をＴ2とすると、ω＝１／Ｔ2の周波数における位相シフト量φ10は時計回り方向（位相遅れ方向）に９０°となる。したがって、所定の周波数において、２つの移相回路５３０Ｃの全体による位相シフト量の合計は１８０°となる。
このように、上述した２つの移相回路５３０Ｃを用いた場合であっても、所定の周波数において２つの移相回路５３０Ｃによって位相が１８０°シフトされ、さらにその前段に接続された位相反転回路５８０によって位相が反転され、これら３つの回路の全体による位相シフト量の合計が３６０°となる。
したがって、上述した同調回路１Ｌは、分圧回路１６０の出力を帰還抵抗１７０を介して位相反転回路５８０の入力側に帰還させ、この帰還信号に入力抵抗１７４を介して入力した信号を加算するとともに、２つの移相回路５３０Ｃの利得を調整して分圧回路１６０や帰還抵抗１７０と入力抵抗１７４の接続部において生じる損失等を補い、かつ帰還ループのループゲインを１以下に設定することにより、第５６図に示した同調回路１Ｋ等と同様の同調動作および増幅動作を行うことができる。
なお、第５６図、第５７図に示した同調回路１Ｋ、１Ｌは、ＣＲ回路を内部に含む移相回路を縦続接続しているが、両方の移相回路についてＬＲ回路を内部に含んで構成するようにしてもよい。
具体的には、第５６図に示した同調回路１Ｋにおいて、２つの移相回路５１０Ｃを第５２図に示した移相回路５１０Ｌに置き換えてもよい。また、第５７図に示した同調回路１Ｌにおいて、２つの移相回路５３０Ｃを第５４図に示した移相回路５３０Ｌに置き換えてもよい。
ただし、ＣＲ回路を含む移相回路をＬＲ回路に含む移相回路に置き換えた場合には、可変抵抗１１６あるいは１３６を形成するＦＥＴのゲート電圧を変化させた場合の各位相シフト量の変化の方向が反対となるため、第１３図に示した位相差検出回路３内のＥＸ−ＯＲゲート３３をＥＸ−ＮＯＲ（イクスクルシブ・ノア）ゲートに置き換えたり、第１３図に示した電圧比較器３１、３２のいずれか一方の２つの入力を入れ換える等して制御電圧の変化の方向を反転させる必要がある。
ところで、上述した同調回路１Ｊ、１Ｋ、１Ｌは、非反転回路と２つの移相回路あるいは位相反転回路と２つの移相回路を含んで構成されており、接続された３つの回路の全体によって所定の周波数において合計の位相シフト量を３６０°にすることにより所定の同調動作を行うようになっている。したがって、位相シフト量だけに着目すると、２つの移相回路のどちらを前段に用いるか、あるいは上述した３つの回路をどのような順番で接続するかはある程度の自由度があり、必要に応じて接続順番を決めることができる。
上述した各同調回路において、ＣＲ回路を含む移相回路をＬＲ回路を含む移相回路に置き換える場合には、縦続接続された２つの移相回路のうちいずれか一方の移相回路のみを、ＬＲ回路を含む移相回路に置き換えてもよい。ただし、その場合には、前段の移相回路内の可変抵抗１１６の抵抗値の制御方向と、後段の移相回路内の可変抵抗１３６の抵抗値の制御方向とが反対であるため、第１３図に示す分配器５の出力レベルを反転させる等の若干の回路の修正が必要となる。このように、ＣＲ回路を含む移相回路とＬＲ回路を含む移相回路とを縦続接続して同調回路を構成し、同調回路全体を集積化した場合には、温度変化による同調周波数の変動を防止する、いわゆる温度補償が可能となる。
上述した各同調回路では、後段の移相回路の入出力信号間の位相差を検出しているが、前段の移相回路の入出力信号間の位相差を検出してもよい。ただし、その場合には、後段の移相回路の入出力信号間の位相差を検出する場合とは位相シフト量の変化の方向が反対となるため、第１３図に示した位相差検出回路３内のＥＸ−ＯＲゲート３３をＥＸ−ＮＯＲゲートに置き換える等の若干の回路の修正が必要となる。
〔Ｊ．その他の変形例〕
ところで、第１図や第２０図等に示した各種の同調機構は、同調回路を構成する２つの移相回路内の可変抵抗１１６等を接合型のＦＥＴを用いて形成したが、可変抵抗を他の素子で形成するようにしてもよい。
第５８図に示す同調回路１Ｍは、第３図に示した移相回路１１０Ｃ、１３０Ｃ内の可変抵抗１１６、１３６をＭＯＳ型のＦＥＴで形成した可変抵抗１１５、１３５にそれぞれ置き換えたものである。このように、ＭＯＳ型のＦＥＴのソース・ドレイン間に形成されるチャネルを抵抗体として用いることもできる。この場合に、ゲートに印加する制御電圧を変えることによりこのＦＥＴのチャネル抵抗を変化させることができるため、同調回路１の同調周波数をある範囲で任意に変化させることができる。
また、上述した移相回路１１０Ｃ等は、キャパシタ１１４等と直列に接続された可変抵抗１１６等の抵抗値を変化させて位相シフト量を変化させることにより全体の同調周波数を変えるようにしたが、キャパシタ１１４等の静電容量を変化させることにより全体の同調周波数を変えるようにしてもよい。
第５９図は、キャパシタの静電容量を変えることにより全体の同調周波数を変化させるようにした同調回路の構成を示す図である。同図に示す同調回路１Ｎは、第２図に示した移相回路１１０Ｃ、１３０Ｃを元にして構成されているが、第２９図や第４６図等に示す各種の移相回路を元にして構成してもよい。
第５９図において、可変容量ダイオード１２７、１４７に直列に接続されたキャパシタ１２８、１４８は、可変容量ダイオードに逆バイアス電圧を印加する際の直流電流阻止用であり、そのインピーダンスは動作周波数において極めて小さく、すなわち大きな静電容量を有している。
なお、第５９図に示した同調回路では、可変容量素子として可変容量ダイオードを用いてその静電容量を可変したが、ゲートに印加する制御電圧に応じてそのゲート容量がある範囲で変更可能なＦＥＴを可変容量素子として用いるようにしてもよい。
第６０図は、第２図に示した移相回路１１０Ｃ、１３０Ｃ内の可変抵抗としてＦＥＴ以外の素子を利用した場合の一例を示す回路図である。
第６０図に示す移相回路１１０Ｃ″は、第２図に示した移相回路１１０Ｃ内のＦＥＴを用いて形成された可変抵抗１１６を、ＣｄＳフォトセンサと発光ダイオードからなるＣｄＳフォトカプラ１７７に置き換えた構成を有している。このフォトカプラ１７７に含まれるＣｄＳフォトセンサは、発光ダイオードの発光量が多いほど抵抗値が小さくなる特性を有しているため、このようなＣｄＳフォトカプラ１７７を外部からの制御電流に応じて抵抗値が変更可能な可変抵抗として用いることができる。
同様に、第６０図に示す移相回路１３０Ｃ″は、第２図に示した移相回路１３０Ｃ内のＦＥＴを用いて形成された可変抵抗１３６を、ＣｄＳフォトセンサと発光ダイオードからなるＣｄＳフォトカプラ１７９に置き換えた構成を有している。
第６０図に示す制御電圧発生回路４Ｂは、第１３図に示した制御電圧発生回路４を部分的に変形した構成を有しており、制御電圧発生回路４に対して、可変抵抗４２および抵抗４３を含んで構成されたバイアス回路が取り除かれている点が異なっている。
また、第６０図に示す電圧−電流変換回路２００は、制御電圧発生回路４Ｂの出力である制御電圧が抵抗２０２を介して反転入力端子に入力されるオペアンプ２０４と、可変のバイアス電圧を発生させるために用いる可変抵抗２０６とを含んで構成されている。
オペアンプ２０４は、出力端子と反転入力端子との間に上述したフォトカプラ１７７、１７９内の２つの発光ダイオードが直列に接続されており、非反転入力端子が接地されている。したがって、制御電圧発生回路４Ｂの出力電圧（制御電圧）が定まると、抵抗２０２と可変抵抗２０６の抵抗比によって決まる所定の電流がフォトカプラ１７７、１７９内の各発光ダイオードに流れ、この発光ダイオードと対になるＣｄＳフォトセンサが発光ダイオードの発光量に応じたある一定の抵抗値を有するようになる。
したがって、制御電圧発生回路４Ｂの出力電圧を下げることにより発光ダイオードに流す電流値が小さくなって発光量が少なくなり、ＣｄＳフォトセンサが有する抵抗値が高くなって第６０図に示す同調回路の同調周波数が低くなる。反対に、制御電圧発生回路４Ｂの出力電圧を上げることにより発光ダイオードに流す電流値も大きくなって発光量が多くなり、ＣｄＳフォトセンサが有する抵抗値が低くなって同調回路１の同調周波数が高くなる。この関係は、上述したＦＥＴによって形成した可変抵抗と制御電圧の関係と同じであり、全く同じ制御手順によって同調回路１の同調周波数を入力信号の周波数に一致させることができる。
このように、フォトカプラ１７７、１７９を可変抵抗として用いることによっても上述した実施形態の同調機構を実現する同調回路を構成することができる。フォトカプラ１７７、１７９を可変抵抗として用いた場合には、この可変抵抗の両端電圧等によらず常に一定の抵抗値が得られるため、歪みの少ない同調出力を容易に得ることができる利点がある。但し、フォトカプラ１７７、１７９を含む同調回路１の全体を半導体基板上に集積化することはできないため、フォトカプラ１７７、１７９は単体の部品を接続線等を用いて結線することになる。
また、上述した各同調回路においては、オペアンプを用いた移相回路１１０Ｃ、１３０Ｃによって同調回路１を構成することにより高い安定度を実現することができるが、本実施形態の移相回路１１０Ｃ、１３０Ｃのような使い方をする場合にはオフセット電圧や電圧利得はそれほど高性能なものが要求されないため所定の増幅度を有する差動増幅器を各移相回路内のオペアンプの代わりに使用するようにしてもよい。
第６１図は、オペアンプの構成の中で移相回路の動作に必要な部分を抽出した回路図であり、全体が所定の増幅度を有する差動増幅器として動作する。同図に示す差動増幅器は、ＦＥＴにより構成された差動入力段１００と、この差動入力段１００に定電流を与える定電流回路１０２と、定電流回路１０２に所定のバイアス電圧を与えるバイアス回路１０４と、差動入力段１００に接続された出力アンプ１０６とによって構成されている。同図に示すように、実際のオペアンプに含まれている電圧利得を稼ぐための多段増幅回路を省略して、差動増幅器の構成を簡略化し、広帯域化を図ることができる。このように、回路の簡略化を行うことにより、動作周波数の上限を高くすることができるため、その分この差動増幅器を用いて構成した同調回路１の同調周波数の上限を高くすることができる。
なお、この発明は上述した各種の実施形態に限定されるものではなく、この発明の要旨の範囲内で種々の変形実施が可能である。
例えば、第２図に詳細構成を示した同調回路１は、帰還インピーダンス素子として帰還抵抗１７０を、入力インピーダンス素子として入力抵抗１７４を用いたが、それぞれの素子に入力された信号の位相関係を変えることなく加算できればよいことから、帰還インピーダンス素子および入力インピーダンス素子を抵抗の代わりにキャパシタにより形成したり、抵抗やキャパシタ等を組み合わせてインピーダンスの実数分および虚数分の比を同時に調整しうるようにしてもよい。
また、帰還抵抗１７０と入力抵抗１７４のうち少なくとも一方の抵抗を可変抵抗により構成して、同調増幅器１等における同調帯域幅を可変するようにしてもよい。
また、第２図に示した移相回路１１０Ｃ等では、可変抵抗１１６を１つのＦＥＴによって構成したが、ｐチャネルのＦＥＴとｎチャネルのＦＥＴとを並列接続して１つの可変抵抗を構成してもよい。このように、２つのＦＥＴを組み合わせて可変抵抗を構成することにより、ＦＥＴの非線形領域の改善を行うことができるため、同調出力の歪みを少なくすることができる。
産業上の利用可能性
以上のように、本発明の同調制御方式は、同調回路の入力信号の周波数と同調周波数のずれがなくなるように同調回路の同調周波数をフィードバック制御するため、入力信号の周波数に同調周波数を確実に合わせることができる。したがって、同調機構全体を集積化した場合に、製造したチップごとに周波数特性がばらついても同調特性はばらつかなくなる。また、同調周波数を決定する各素子の素子定数が温度等によって変動しても同調周波数は変動しなくなるため、集積化にも適する。
【図１】
0003764483.tif 000002
【図２】
0003764483.tif 000003
【図３】
0003764483.tif 000004
【図４】
0003764483.tif 000005
【図５】
0003764483.tif 000006
【図６】
0003764483.tif 000007
【図７】
0003764483.tif 000008
【図８】
0003764483.tif 000009
【図９】
0003764483.tif 000010
【図１０】
0003764483.tif 000011
【図１１】
0003764483.tif 000012
【図１２】
0003764483.tif 000013
【図１３】
0003764483.tif 000014
【図１４】
0003764483.tif 000015
【図１５】
0003764483.tif 000016
【図１６】
0003764483.tif 000017
【図１７】
0003764483.tif 000018
【図１８】
0003764483.tif 000019
【図１９】
0003764483.tif 000020
【図２０】
0003764483.tif 000021
【図２１】
0003764483.tif 000022
【図２２】
0003764483.tif 000023
【図２３】
0003764483.tif 000024
【図２４】
0003764483.tif 000025
【図２５】
0003764483.tif 000026
【図２６】
0003764483.tif 000027
【図２７】
0003764483.tif 000028
【図２８】
0003764483.tif 000029
【図２９】
0003764483.tif 000030
【図３０】
0003764483.tif 000031
【図３１】
0003764483.tif 000032
【図３２】
0003764483.tif 000033
【図３３】
0003764483.tif 000034
【図３４】
0003764483.tif 000035
【図３５】
0003764483.tif 000036
【図３６】
0003764483.tif 000037
【図３７】
0003764483.tif 000038
【図３８】
0003764483.tif 000039
【図３９】
0003764483.tif 000040
【図４０】
0003764483.tif 000041
【図４１】
0003764483.tif 000042
【図４２】
0003764483.tif 000043
【図４３】
0003764483.tif 000044
【図４４】
0003764483.tif 000045
【図４５】
0003764483.tif 000046
【図４６】
0003764483.tif 000047
【図４７】
0003764483.tif 000048
【図４８】
0003764483.tif 000049
【図４９】
0003764483.tif 000050
【図５０】
0003764483.tif 000051
【図５１】
0003764483.tif 000052
【図５２】
0003764483.tif 000053
【図５３】
0003764483.tif 000054
【図５４】
0003764483.tif 000055
【図５５】
0003764483.tif 000056
【図５６】
0003764483.tif 000057
【図５７】
0003764483.tif 000058
【図５８】
0003764483.tif 000059
【図５９】
0003764483.tif 000060
【図６０】
0003764483.tif 000061
【図６１】
0003764483.tif 000062