(57)【特許請求の範囲】
【請求項１】
トランジスタ対を備え、該トランジスタ対に差動入力信号が入力される入力段差動回路と、
前記差動入力信号に基づく出力信号を出力する出力回路と、
前記入力段差動回路から出力される信号をレベルシフトするレベルシフト回路及び前記入力段差動回路におけるトランジスタ対とは異なる導電型のトランジスタ対を備えている中間段差動回路と
を備え、前記中間段差動回路におけるトランジスタ対は、前記レベルシフト回路によりレベルシフトされた信号に基づいて、前記入力段差動回路におけるトランジスタ対に流れる電流が同一となるように制御する帰還信号を前記入力段差動回路に出力するとともに前記出力回路を駆動する信号を出力することを特徴とする差動増幅回路。
【請求項２】
前記入力段差動回路を構成するトランジスタ対からの電流と前記帰還信号とが供給されるカレントミラー回路を備えることを特徴とする請求項１記載の差動増幅回路。
【請求項３】
前記カレントミラー回路を構成するトランジスタを飽和状態となるまで動作可能としたことを特徴とする請求項２記載の差動増幅回路。
【請求項４】
前記レベルシフト回路は、
前記入力段差動回路の出力信号が入力される入力トランジスタを備え、
前記入力トランジスタの出力電流に基づいて前記中間段差動回路を制御することを特徴とする請求項１、請求項２、又は請求項３記載の差動増幅回路。
【請求項５】
前記入力段差動回路を構成するトランジスタ対を流れる電流は、コレクタ電流であることを特徴とする請求項１、請求項２、請求項３又は請求項４記載の差動増幅回路。
【請求項６】
前記入力段差動回路を構成するトランジスタ対からのコレクタ電流が供給されるカレントミラー回路を備え、
前記カレントミラー回路は、
前記帰還信号に基づいてベース電流が制御されるトランジスタを備えることを特徴とする請求項１記載の差動増幅回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
この発明は、差動増幅回路に関するものである。
差動増幅回路は、電子回路を構成する基本回路として広く使用されている。近年の電子機器の高精度化にともない、当該電子機器を構成する電子回路の特性を高精度化することが必要となっている。従って、差動増幅回路の出力特性を向上させることが必要となっている。
【０００２】
【従来の技術】
従来の差動増幅回路の一例を図３に示す。入力信号Ｖin1 ，Ｖin2 はＰＮＰトランジスタＴr1，Ｔr2のベースに入力され、同トランジスタＴr1，Ｔr2のエミッタには電流源１ａからエミッタ電流が供給される。
【０００３】
前記トランジスタＴr1のコレクタはＮＰＮトランジスタＴr3，Ｔr4のベース及び同トランジスタＴr3のコレクタに接続され、同トランジスタＴr3，Ｔr4のエミッタはグランドＧＮＤに接続される。また、前記トランジスタＴr2のコレクタは、前記トランジスタＴr4のコレクタに接続される。
【０００４】
前記トランジスタＴr2，Ｔr4のコレクタは、ＮＰＮトランジスタＴr5のベースに接続され、同トランジスタＴr5のエミッタはグランドＧＮＤに接続されるとともに、コレクタには電流源１ｂからコレクタ電流が供給される。
【０００５】
前記電流源１ｂは、ＮＰＮトランジスタＴr6のベースにベース電流を供給し、同トランジスタＴr6のコレクタは電源Ｖccに接続され、エミッタはＮＰＮトランジスタＴr7のベースに接続されるとともに、抵抗Ｒ１を介してグランドＧＮＤに接続される。
【０００６】
前記トランジスタＴr7のエミッタは、グランドＧＮＤに接続され、コレクタは抵抗Ｒ２を介して電源Ｖccに接続される。また、トランジスタＴr7のコレクタから出力信号Ｖout が出力され、その出力信号Ｖout が前記入力信号Ｖin2 としてトランジスタＴr2のベースに入力される。
【０００７】
上記のように構成された差動増幅回路では、入力信号Ｖin1 の入力レベルが入力信号Ｖin2 より高くなると、トランジスタＴr1のコレクタ電流が減少し、トランジスタＴr3，Ｔr4のベース電流が減少し、トランジスタＴr4のコレクタ電流が減少する。
【０００８】
すると、トランジスタＴr5のベース電流が増大して、同トランジスタＴr5のコレクタ電流が増大する。トランジスタＴr5のコレクタ電流が増大すると、トランジスタＴr6のベース電流が減少して、同トランジスタＴr6のコレクタ電流が減少する。
【０００９】
トランジスタＴr6のコレクタ電流が減少すると、トランジスタＴr7のベース電流が減少し、同トランジスタＴr7のコレクタ電流が減少する。すると、トランジスタＴr7のコレクタ電位は上昇するため、出力信号Ｖout の出力レベルは上昇する。
【００１０】
一方、入力信号Ｖin1 の入力レベルが低下した場合には、各トランジスタのコレクタ電流の増減が上記動作とは逆転し、出力信号Ｖout の出力レベルは低下する。
【００１１】
そして、このような動作により、例えば出力信号Ｖout の出力レベルが入力信号Ｖin1 と一致するように、抵抗Ｒ１，Ｒ２の抵抗値及びトランジスタＴr6，Ｔr7の特性等が設定されている。
【００１２】
上記のような差動増幅回路では、入力トランジスタＴr1，Ｔr2のベース・エミッタ間電圧ＶBEの差が入力信号Ｖin1 と出力信号Ｖout とのオフセット電圧となる。すなわち、入力信号Ｖin1 と出力信号Ｖout との間に、入力トランジスタＴr1，Ｔr2のベース・エミッタ間電圧ＶBEの電圧差分の誤差が生じる。
【００１３】
また、バイポーラトランジスタのベース・エミッタ間電圧ＶBEは、コレクタ電流の増大にともなって上昇する。また、アーリー効果により、コレクタ電流はコレクタ・エミッタ間電圧ＶCEの上昇にともなって増大する。
【００１４】
このようなことから、出力信号Ｖout のオフセット電圧を解消するためには、トランジスタＴr1，Ｔr2のベース・エミッタ間電圧ＶBEを同一とする必要があり、そのためには、トランジスタＴr1，Ｔr2のコレクタ電位を同一として、コレクタ電流を同一とする必要がある。
【００１５】
そこで、一定の条件下において、トランジスタＴr3，Ｔr5のベース・エミッタ間電圧ＶBEを同一とするように、電流源１ａ，１ｂの出力電流値を調整すれば、入出力信号間のオフセット電圧が０となるようにすることは可能である。
【００１６】
【発明が解決しようとする課題】
ところが、このような差動増幅回路を上記のような一定条件下で製造し、かつ使用することは困難である。すなわち、トランジスタＴr3，Ｔr5のベース・エミッタ間電圧ＶBEを同一とするためには、電流源１ａ，１ｂの出力電流値を相対的に関連させて調整する必要がある。しかし、電流源１ａの出力電流値はトランジスタＴr1，Ｔr2のベースに流れる入力バイアス電流に影響を及ぼし、電流源１ｂの出力電流値はトランジスタＴr6，Ｔr7のコレクタ電流、すなわち負荷駆動能力に影響を及ぼすため、電流源１ａ，１ｂの出力電流値はそれぞれ独立して調整することが回路設計上望ましい。
【００１７】
また、製造ばらつきや電源電圧の変動により、電流源１ａ，１ｂの出力電流値が上記調整値からずれると、入出力信号間のオフセット電圧が変動する。
また、出力信号Ｖout が出力される負荷の変動により、トランジスタＴr7のコレクタ電流が変動して同トランジスタＴr7のベース・エミッタ間電圧ＶBEが変動し、これにともなってトランジスタＴr6のコレクタ電流及びベース・エミッタ間電圧ＶBEが変動すると、トランジスタＴr5のコレクタ電流及びベース・エミッタ間電圧ＶBEが変動して、トランジスタＴr2のコレクタ電位が変動するため、入出力信号間のオフセット電圧が変動する。
【００１８】
また、トランジスタＴr3はダイオード接続であるため、入力信号Ｖin1 であるトランジスタＴr1のベース電位ＶB(Tr1)には次式に示す制限がある。
ＶB(Tr1)≧｛ＶCE(Tr1) ＋ＶBE(Tr3) ｝−ＶBE(Tr1)
すなわち、ＶB(Tr1)が低下してトランジスタＴr1のエミッタ電位が低下すると、トランジスタＴr1のコレクタ・エミッタ間の電位差ＶCEが小さくなるため、トランジスタＴr1が動作しなくなる。従って、入力信号Ｖin1 は｛ＶCE(Tr1) ＋ＶBE(Tr3) ｝−ＶBE(Tr1) 以上の電圧レベルとする必要があるため、入力電圧範囲が制限され、特に電源Ｖccを低電圧化すると、入力電圧範囲が狭くなるという問題点がある。
【００１９】
この発明の目的は、製造ばらつき、電源電圧変動、負荷変動等による入出力間オフセット電圧の変動を抑制し得る差動増幅回路を提供することにある。また、オフセット電圧の変動を抑制し、かつ入力電圧範囲を拡大し得る差動増幅回路を提供することにある。
【００２０】
【課題を解決するための手段】
図１は請求項１の原理説明図である。すなわち、入力段差動回路２に入力信号Ｖin1 ，Ｖin2 が入力され、前記入力段差動回路２の出力信号に基づいて出力回路４が駆動されて、該出力回路４から出力信号Ｖout が出力される。前記入力段差動回路２と前記出力回路４との間に、該入力段差動回路２の出力信号がレベルシフト回路によりレベルシフトされた信号に基づいて動作して前記出力回路４を駆動する中間段差動回路３が設けられ、前記入力段差動回路２を構成するトランジスタ対のコレクタ電流が、該トランジスタ対とは異なる導電型のトランジスタ対で構成されている前記中間段差動回路３から出力される帰還信号ＦＳに基づいて、同一値とするように制御される。
【００２１】
請求項２では、前記入力段差動回路を構成するトランジスタ対からの電流と、前記帰還信号とが供給されるカレントミラー回路が備えられる。
【００２２】
請求項３では、前記カレントミラー回路を構成するトランジスタが飽和状態となるまで動作可能とされる。
【００２３】
請求項４では、前記レベルシフト回路には、前記入力段差動回路の出力信号が入力される入力トランジスタが備えられ、前記入力トランジスタの出力電流に基づいて前記中間段差動回路が制御される。
【００２４】
請求項５では、前記入力段差動回路を構成するトランジスタ対は、カレントミラー回路にコレクタ電流を供給する。
【００２５】
請求項６では、前記入力段差動回路を構成するトランジスタ対からのコレクタ電流が供給されるカレントミラー回路を備え、前記カレントミラー回路には、前記帰還信号に基づいてベース電流が制御されるトランジスタを備えられる。
【００２６】
（作用）
中間段差動回路３は入力段差動回路２の出力信号に基づいて動作し、出力回路４は中間段出力回路３の出力信号に基づいて動作する。入力段差動回路２を構成するトランジスタ対のコレクタ電流は、中間段差動回路３から出力される帰還信号ＦＳに基づいて同一値となる。
【００２７】
入力段差動回路のトランジスタ対は、カレントミラー回路からコレクタ電流がそれぞれ供給され、前記カレントミラー回路を構成するトランジスタは飽和状態で動作する。
【００２８】
入力段差動回路のトランジスタ対は、中間段差動回路に同一の出力電流を出力して、そのコレクタ電流が同一とされる。
請求項４では、入力段差動回路の出力信号に基づいて、中間段差動回路を構成する入力トランジスタが動作し、その入力トランジスタの動作に基づいて差動回路を構成するトランジスタ対が動作し、そのトランジスタ対の出力電流に基づいて出力回路が駆動されるので、前記トランジスタ対の出力信号の電圧変化による前記入力段差動回路の出力信号の電圧変化が圧縮される。
【００２９】
入力段差動回路を構成するトランジスタ対のコレクタ電圧には、カレントミラー回路による影響が及ばない。
前記入力段差動回路を構成するトランジスタ対のコレクタ電圧は、中間段差動回路により制御される。
【００３０】
【発明の実施の形態】
図２は、この発明を具体化した一実施の形態の差動増幅回路を示す。ＰＮＰトランジスタＴr11 〜Ｔr14 のエミッタは、それぞれ抵抗Ｒ１１〜Ｒ１４を介して電源Ｖccに接続される。前記抵抗Ｒ１３，Ｒ１４は同一抵抗値に設定される。前記トランジスタＴr11 のベースは、同トランジスタＴr11 のコレクタ及び前記トランジスタＴr12 〜Ｔr14 のベースに接続される。
【００３１】
前記トランジスタＴr11 のコレクタには電流源Ｉｃが接続される。従って、トランジスタＴr11 〜Ｔr14 はカレントミラー回路を構成し、各トランジスタＴr11 〜Ｔr14 は電流源Ｉｃの出力電流値に基づくコレクタ電流をバイアス電流として出力する。
【００３２】
前記トランジスタＴr12 のコレクタは、ＰＮＰトランジスタＴr15 ，Ｔr16 のエミッタに接続され、同トランジスタＴr15 のベースに入力信号Ｖin1 が入力され、同トランジスタＴr16 のベースに入力信号Ｖin2 が入力される。
【００３３】
前記トランジスタＴr15 ，Ｔr16 のコレクタは、ＮＰＮトランジスタＴr17 ，Ｔr18 のコレクタにそれぞれ接続され、同トランジスタＴr17 ，Ｔr18 のエミッタは、それぞれ抵抗Ｒ１５，Ｒ１６を介してグランドＧＮＤに接続される。前記抵抗Ｒ１５，Ｒ１６は、プロセスのばらつきによるトランジスタＴr17 ，Ｔr18 の特性のばらつきを吸収するために設けられ、その抵抗値は、同一値に設定される。トランジスタＴr15 〜Ｔr18 及び抵抗Ｒ１５，Ｒ１６により、入力段差動回路が構成される。
【００３４】
前記トランジスタＴr13 のコレクタは、抵抗Ｒ１７を介してＰＮＰトランジスタＴr19 のエミッタに接続され、同トランジスタＴr19 のベースは前記トランジスタＴr15 のコレクタに接続され、同トランジスタＴr19 のコレクタはグランドＧＮＤに接続される。
【００３５】
ＰＮＰトランジスタＴr20 , Ｔr21 のエミッタは、電源Ｖccに接続され、同トランジスタＴr20 , Ｔr21 のベースは、互いに接続されるとともに、前記トランジスタＴr20 のコレクタに接続される。従って、トランジスタＴr20 , Ｔr21 はカレントミラー回路を構成する。
【００３６】
前記トランジスタＴr20 , Ｔr21 のコレクタは、ＮＰＮトランジスタＴr22 , Ｔr23 のコレクタにそれぞれ接続され、同トランジスタＴr22 , Ｔr23 のエミッタは、前記トランジスタＴr17 ，Ｔr18 のベースに接続されるとともに、抵抗Ｒ１９を介してグランドＧＮＤに接続される。従って、トランジスタＴr22 ，Ｔr23 とで差動対が構成される。
【００３７】
前記トランジスタＴr22 のベースは、前記トランジスタＴr13 のコレクタに接続される。
前記トランジスタＴr14 のコレクタは、前記トランジスタＴr23 のベースに接続されるとともに、抵抗Ｒ１８を介してＰＮＰトランジスタＴr24 のエミッタに接続される。前記トランジスタＴr24 のベースは、前記トランジスタＴr16 のコレクタに接続されるとともに、同トランジスタＴr24 のコレクタはグランドＧＮＤに接続される。前記抵抗Ｒ１７，Ｒ１８は、同一抵抗値に設定される。
【００３８】
前記トランジスタＴr19 〜Ｔr24 及び抵抗Ｒ１７〜Ｒ１９とで中間段差動回路が構成される。
前記トランジスタＴr21 のコレクタは、ＮＰＮトランジスタＴr25 のベースに接続され、同トランジスタＴr25 のコレクタは電源Ｖccに接続され、エミッタはＮＰＮトランジスタＴr26 のベースに接続されるとともに、抵抗Ｒ２０を介してグランドＧＮＤに接続される。
【００３９】
前記トランジスタＴr26 のコレクタは、抵抗Ｒ２１を介して電源Ｖccに接続されるとともに、出力信号Ｖout を出力し、エミッタはグランドＧＮＤに接続される。そして、トランジスタＴr25 ，Ｔr26 及び抵抗Ｒ２０，Ｒ２１で出力回路が構成される。
【００４０】
前記出力信号Ｖout は、前記入力信号Ｖin2 として前記トランジスタＴr16 のベースに入力される。
上記のように構成された差動増幅回路では、入力信号Ｖin1 の入力レベルが上昇すると、トランジスタＴr15 のコレクタ電流が減少してトランジスタＴr19 のベース電流が増大する。
【００４１】
すると、トランジスタＴr19 のコレクタ電流が増大して、トランジスタＴr22 のベース電流が減少し、同トランジスタＴr22 のコレクタ電流が減少する。
すると、トランジスタＴr20 , Ｔr21 のコレクタ電流が減少して、トランジスタＴr25 のベース電流が減少し、同トランジスタＴr25 のコレクタ電流が減少する。
【００４２】
すると、トランジスタＴr26 のベース電流が減少し、同トランジスタＴr26 のコレクタ電流が減少して出力信号Ｖout の出力レベルが上昇する。
一方、入力信号Ｖin1 の入力レベルが低下すると、前記各トランジスタの各電流の増減が逆となり、出力信号Ｖout の出力レベルが低下する。
【００４３】
このような動作により、入力信号Ｖin1 の入力レベルが出力信号Ｖout として出力されるように設定される。
上記のように構成された差動増幅回路では、次に示す作用効果を得ることができる。
（イ）出力信号Ｖout が出力される負荷の変動により、トランジスタＴr26 のコレクタ電流及びベース電流が変動して、同トランジスタＴr26 のベース・エミッタ間電圧ＶBEが変動すると、トランジスタＴr25 のコレクタ電流及びベース電流が変動し、同トランジスタＴr25 のベース・エミッタ間電圧ＶBEが変動する。
【００４４】
すると、差動対を構成するトランジスタＴr22 ，Ｔr23 のコレクタ電流及びベース電流に差が生じ、ベース・エミッタ間電圧ＶBEに差が生じる。
トランジスタＴr22 ，Ｔr23 のベース・エミッタ間電圧ＶBEの差は、トランジスタＴr19 ，Ｔr24 のエミッタ・ベースを介してトランジスタＴr15 ，Ｔr16 のコレクタに影響を及ぼす。
【００４５】
しかし、トランジスタＴr19 のベース・エミッタ間電圧ＶBEは、トランジスタＴr13 のコレクタ電流とトランジスタＴr22 のベース電流に基づいて決定されるが、トランジスタＴr22 のベース電流はトランジスタＴr13 のコレクタ電流に対し無視できるほど小さいので（トランジスタの１／ｈfe以下程度）、トランジスタＴr22 のベース電流の変動によるトランジスタＴr19 のベース・エミッタ間電圧ＶBEの変動は無視できるほど小さい。
【００４６】
また、トランジスタＴr24 のベース・エミッタ間電圧ＶBEは、トランジスタＴr14 のコレクタ電流とトランジスタＴr23 のベース電流に基づいて決定されるが、トランジスタＴr23 のベース電流はトランジスタＴr14 のコレクタ電流に対し無視できるほど小さいので（トランジスタの１／ｈfe）、トランジスタＴr23 のベース電流の変動によるトランジスタＴr24 のベース・エミッタ間電圧ＶBEの変動は無視できるほど小さい。
【００４７】
すると、トランジスタＴr22 ，Ｔr23 のベース電流の変動は、トランジスタＴr19 ，Ｔr24 のベース電流に対しほとんど影響を及ぼさない。従って、負荷変動によりトランジスタＴr15 ，Ｔr16 のコレクタ電圧に差が生じることはないので、負荷変動による入出力信号間のオフセット電圧の変動を抑制することができる。
（ロ）トランジスタＴr17 ，Ｔr18 及び抵抗Ｒ１５，Ｒ１６，Ｒ１９から構成されるカレントミラー回路は、トランジスタＴr15 ，Ｔr16 のコレクタ電位に影響を及ぼさない。すなわち、バイアス電流Ｉａは、入力トランジスタ対Ｔr15 ，Ｔr16 のベース電圧Ｖin1 ，Ｖin2 の差電圧によりトランジスタＴr15 ，Ｔr16 のコレクタ電流に分配される（トランジスタＴr15 ，Ｔr16 のベース電流を無視した場合）。
【００４８】
仮に、Ｖin1 ＞Ｖin2 とすると、トランジスタＴr15 のコレクタ電流は、トランジスタＴr16 のコレクタ電流より小さくなり、トランジスタＴr17 ，Ｔr18 のベース電圧は、トランジスタＴr17 のベース・エミッタ間電圧と、抵抗Ｒ１５の両端子間電圧との和となる。そして、トランジスタＴr17 ，Ｔr18 のベース電圧と、抵抗Ｒ１９とに基づいて、中間段差動回路のバイアス電流が決定される。
【００４９】
トランジスタＴr16 のコレクタ電流は、トランジスタＴr15 のコレクタ電流よりも大きくなるため、この差電流がトランジスタＴr19 ，Ｔr24 のベース電流差となる。
【００５０】
すると、トランジスタＴr22 のコレクタ電流は、トランジスタＴr23 のコレクタ電流より小さくなり、トランジスタＴr25 のベース電流が小さくなって同トランジスタＴr25 のコレクタ電流が減少し、さらにトランジスタＴr26 のコレクタ電流が減少して、出力信号Ｖout の電圧は上昇する。
【００５１】
この結果、入力信号Ｖin2 が上昇して、トランジスタＴr16 のコレクタ電流が減少し、トランジスタＴr15 のコレクタ電流が増加して、バイアス電流ＩａがトランジスタＴr15 ，Ｔr16 のエミッタに均等に分配される。
【００５２】
トランジスタＴr17 ，Ｔr18 のコレクタ電流は、ミラー効果により同一であり、トランジスタＴr15 ，Ｔr16 のコレクタ電流が同一となったとき、トランジスタＴr19 ，Ｔr24 のベース電流は同一となり、入力オフセット電圧は０Ｖとなる。
【００５３】
以上のような動作により、上記カレントミラー回路はトランジスタＴr15 ，Ｔr16 のコレクタ電圧に関わらず、同トランジスタＴr15 ，Ｔr16 のコレクタ電流を同一にするように動作し、同トランジスタＴr15 ，Ｔr16 のコレクタ電圧に影響を及ぼさない。
【００５４】
従って、トランジスタＴr15 ，Ｔr16 のコレクタ電圧の差が、中間段差動回路により制御することが可能となり、入力段差動回路自身にトランジスタＴr15 ，Ｔr16 のコレクタ電圧を決定する要素が存在しないため、入力段のバイアス電流Ｉａを任意に設定することができる。
（ハ）負荷駆動能力を決定するトランジスタＴr21 のコレクタ電流Ｉc(Tr21) は、ほぼ抵抗Ｒ１９を流れる電流の１／２となるため、次式で表される。
Ｉc(Tr21) ≒｛（Ｉａ／２）×Ｒ１５＋ＶBE(Tr17)｝／Ｒ１９／２
従って、Ｉc(Tr21) はバイアス電流Ｉａを設定した後、抵抗Ｒ１９の抵抗値に基づいて設定することができるので、バイアス電流Ｉａは負荷駆動能力に関係なく任意に設定することができる。
（ニ）入力差動対のカレントミラー回路を構成するトランジスタＴr17 ，Ｔr18 は、コレクタ・エミッタ間電圧ＶCEを同トランジスタＴr17 ，Ｔr18 の飽和電圧付近まで低下させても動作可能である。このため、トランジスタＴr15 ，Ｔr16 に入力される入力電圧Ｖin1 ，Ｖin2 の入力レベル範囲を低下させることができる。抵抗Ｒ１５，Ｒ１６の抵抗値を「０」とした場合の最低入力レベルは、次式で表される。
ＶB(Tr15) ≧｛ＶCE(Tr15)＋ＶCE(Tr17)｝−ＶBE(Tr15)
従って、入力信号Ｖin1 の入力レベル範囲を、前記従来例のトランジスタＴr3のＶBE(Tr3) と本実施の形態のトランジスタＴr17 のＶCE(Tr17)との電圧差分拡大することが可能となる。なお、現実には抵抗Ｒ１５，Ｒ１６による電圧降下も数１０ｍＶに設定されるので、入力信号Ｖin1 の入力レベル範囲を確実に拡大することができる。
【００５５】
【発明の効果】
以上詳述したように、この発明は製造ばらつき、電源電圧変動、負荷変動等による入出力間オフセット電圧の変動を抑制し得る差動増幅回路を提供することができる。また、入出力間オフセット電圧の変動を抑制し、かつ入力電圧範囲を拡大し得る差動増幅回路を提供することができる。
【図面の簡単な説明】
【図１】  本発明の原理説明図である。
【図２】  一実施の形態を示す回路図である。
【図３】  従来例を示す回路図である。
【符号の説明】
２        入力段差動回路
３        中間段差動回路
４        出力回路
Ｖin1 ，Ｖin2     入力信号
Ｖout     出力信号
ＦＳ      帰還信号
【図１】
0003851404.tif 000002
【図２】
0003851404.tif 000003
【図３】
0003851404.tif 000004