(57)【特許請求の範囲】
【請求項１】
第１の一導電型領域と、前記第１の一導電型領域より一導電型不純物濃度が小さくかつ前記第１の一導電型領域の上に前記第１の一導電型領域と接して設けられた第２の一導電型領域と、前記第２の一導電型領域と接する逆導電型領域と、前記逆導電型領域とｐｎ接合を形成し前記逆導電型領域とともにフォトダイオード部を構成する一導電型層とを有する固体撮像素子の駆動方法において、
前記第１の一導電型領域がシリコンからなる一導電型基板であり、前記第２の一導電型領域がエピタキシャル成長によって前記一導電型基板上に形成された領域であり、
前記第２の一導電型領域中に空乏端が形成されるように、前記逆導電型領域と前記第１の一導電型領域との間に逆バイアスのブルーミング抑制電圧を印加し、
前記第１の一導電型領域中に空乏端が形成されるように、前記逆導電型領域と前記第１の一導電型領域との間に逆バイアス電圧を印加して、前記フォトダイオード部に蓄積された電荷を取り除く、固体撮像素子の駆動方法。
【請求項２】
第１の一導電型領域と、前記第１の一導電型領域より一導電型不純物濃度が小さくかつ前記第１の一導電型領域の上に前記第１の一導電型領域と接して設けられた第２の一導電型領域と、前記第２の一導電型領域と接する逆導電型領域と、前記逆導電型領域とｐｎ接合を形成し前記逆導電型領域とともにフォトダイオード部を構成する一導電型層と、電荷転送部と、転送電極を有し前記フォトダイオード部に蓄積した電荷を前記電荷転送部に転送するトランスファゲートとを有する固体撮像素子の駆動方法において、
前記第１の一導電型領域がシリコンからなる一導電型基板であり、前記第２の一導電型領域がエピタキシャル成長によって前記一導電型基板上に形成された領域であり、
少なくとも採光時間中は、前記第２の一導電型領域中に空乏端が形成されるように、前記逆導電型領域と前記第１の一導電型領域との間に逆バイアスのブルーミング抑制電圧を定常的に印加し、
前記採光時間の開始時に、前記第１の一導電型領域中に空乏端が形成されるように、前記逆導電型領域と前記第１の一導電型領域との間に逆バイアス電圧を印加して、前記フォトダイオード部に蓄積された電荷を取り除き、
前記採光時間の終了時に前記逆導電型領域と前記転送電極との間に電圧を印加して前記採光時間の間に前記フォトダイオード部に蓄積した電荷を前記電荷転送部に転送することを特徴とする固体撮像素子の駆動方法。
【請求項３】
前記第１の一導電型領域における一導電型不純物濃度が前記第２の一導電型領域における一導電型不純物濃度の５倍以上である、請求項１または請求項２のいずれか１項に記載の固体撮像素子の駆動方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、電荷結合素子（ＣＣＤ：Charge  Coupled  Device）などを用いた固体撮像素子の駆動方法に関する。
【０００２】
【従来の技術】
電荷結合素子（以下、ＣＣＤと記す）を用いた固体撮像素子は、ビデオカメラ、デジタルスチルカメラなどに広く使用されている。
【０００３】
ＣＣＤなどを用いた固体撮像素子において解決すべき課題として、ブルーミング現象がある。ブルーミング現象とは、固体撮像素子のフォトダイオード部にその飽和光量以上の光が入射した場合に、フォトダイオード部から信号電荷があふれて周囲の画素に余剰電荷が流れ込み、光があたっていない部分までが明るく膨らむ現象のことである。このブルーミング現象は、ｐｎ接合が形成されていてフォトダイオードとして機能しうる部分であれば、受光用の領域以外の場所、例えば垂直転送部などでも発生し得る。
【０００４】
ブルーミング現象を抑制するために、従来から、例えば、オーバーフロードレインを設けて余剰電荷を基板側に引き抜くことが広く行われている。すなわち、ｎ型基板の表面にｐウェル領域を設け、さらに、このｐウェル領域の表面にｎ+領域を形成してｐウェル領域とｎ+領域とでフォトダイオードを構成し、ｐウェル領域とｎ型基板との間に加える逆バイアス電圧によってｐウェル領域を完全空乏化させている。この縦型オーバーフロードレイン構造においてフォトダイオード部に強い光が入射した場合、フォトダイオードの電位が下がってｎ+ｐ接合の電位が下がり、余剰電荷がｎ型基板側に捨て去られることになる。しかしながらこのような縦型オーバーフロードレイン構造の場合、ｎ型基板の不純物濃度のばらつきのために、各フォトダイオードの飽和容量がばらついたり読み出し電位がばらついたりすることとなって、撮像画面上で、スワールと呼ばれる固定パターン雑音が生じることになる。
【０００５】
そこで、ブルーミング現象とともにスワールの発生を抑制するために、特公平４−２４８７２号公報には、ＣＣＤのフォトダイオードを含む画素部分において、ｎ型基板上に、相対的に高濃度にｎ型不純物を拡散させたｎ+型エピタキシャル層と相対的に低濃度にｎ型不純物を拡散させたｎ型エピタキシャル層をこの順で形成し、ｎ型エピタキシャル層内にｐ領域（いわゆるｐウェル領域）を形成してさらにｐ型領域の表面にｎ型層を形成してｐ領域とｎ型層とでフォトダイオードを構成し、ｎ型基板とｐ領域との間に逆バイアス電圧を印加した場合、いかなる場合であってもｎ+型エピタキシャル層に空乏端が位置することが開示されている。ｎ型基板とｐ領域との間に逆バイアス電圧を印加した場合、いかなる場合であってもｎ+型エピタキシャル層に空乏層端が位置するようにするためには、逆バイアス電圧が０Ｖの状態で空乏層端が位置するように、ｎ型層の厚さと濃度とを決める必要がある。この技術によれば、逆バイアス電圧を低くすることができるとともに、不純物濃度分布が均一であるｎ+型エピタキシャル層内に空乏端を位置させることにより、スワールが発生しなくなる。
【０００６】
図９は、この特公平４−２４８７２号公報に開示された固体撮像素子の画素部分の構成を示す模式断面図であり、図１０は、図９に示す固体撮像素子のフォトダイオード部におけるポテンシャルの深さ方向分布を示す図である。
【０００７】
シリコンのｎ型基板１１上に第１のエピタキシャル層としてｎ+型エピタキシャル層１２が厚さ１５μｍ、ｎ型不純物濃度１×１０15ｃｍ-3で形成され、このｎ+型エピタキシャル層１２上に、ｎ型エピタキシャル層１３が厚さ２μｍ、ｎ型不純物濃度１×１０14ｃｍ-3で形成されている。ｎ型エピタキシャル層１３の表面には、ｐ型不純物を拡散させたｐ領域１４（いわゆるｐウェル層）が形成されており、ｐ領域１４の表面にはさらにｎ型不純物を拡散させてｎ層１７が形成されている。ｐ領域とｎ層１７はｐｎ接合を形成してここがフォトダイオード部として機能する。フォトダイオード部におけるｐ領域１４の厚さは１．２μｍ、ｐ型不純物濃度５×１０15ｃｍ-3であり、ｎ層１７の厚さは０．８μｍ、ｎ型不純物濃度は５×１０16ｃｍ-3である。ｎ型エピタキシャル層１３とｐ領域１４との間のｐｎ接合は階段接合であり、この接合界面からｎ型エピタキシャル層１３側への空乏層の広がりは、ｎ型エピタキシャル層１３及びｐ領域のそれぞれの不純物濃度から簡単に計算することができる。ここで挙げた例で計算すると、ｎ型エピタキシャル層１３での不純物濃度が低い割にｎ型エピタキシャル層１３の膜厚が薄いので、逆バイアス電圧が０Ｖという条件であっても、空乏層端はｎ型エピタキシャル層１３を超えてｎ+型エピタキシャル層１２中に位置していることが分かる。
【０００８】
さらに、光が入射することによってフォトダイオード部に生成して蓄積した電荷をＣＣＤの電荷転送部（不図示）側に移送するために、フォトダイオードのｐｎ接合より深く延在するｐ層１５と、ｐ層１５の表面に形成されたｎ層１６と、ｐ層１５に対してゲート電極として作用する転送電極１９とからなるトランスファゲートが設けられている。ここで示した例では、フォトダイオード部に蓄積した電荷を図示右方向に移送するものとしており、電荷が図示左方向には移動しないようにするため、ｐ+層１８が設けられている。ｎ型エピタキシャル層１３、ｐ領域１４、ｐ層１５、ｎ層１６,１７及びｐ+層１８は、第１のエピタキシャル層であるｎ+型エピタキシャル層上に形成された第２のエピタキシャル層であるｎ型エピタキシャル領域中に形成されているものである。さらに、フォトダイオード部のみに光が入射するように、遮光膜２０が形成されている。
【０００９】
【発明が解決しようとする課題】
図９に示す固体撮像素子では、ｎ+型エピタキシャル層１２中に空乏端が位置するように、ｐ領域（ｐウェル領域）１４とｎ型基板１１との間に逆バイアス電圧（ブルーミング抑制電圧）を印加する。図１０は、そのようにブルーミング抑制電圧を印加した場合の、フォトダイオード部での深さ方向のポテンシャルの電位分布を概念的に示している。図示斜線部は、空乏化されていない領域を示している。フォトダイオード部に光が入射した場合には、ポテンシャル曲線において、図中バリア障壁と記した位置よりも上の電位の峰の部分に負電荷が蓄積することになるが、強い光が入射した場合にはフォトダイオード部のｐｎ接合が浅くなり、余剰電荷はバリア障壁を超えて基板側に引き抜かれることになる。
【００１０】
図１１は、ｎ型基板１１とｐ領域１４との間に逆バイアス電圧を印加した場合にいかなる場合であってもｎ+型エピタキシャル層１２中に空乏層端が位置するようにした場合の、ｐ領域１４を基準とした基板電位と、フォトダイオード部の飽和電荷量Ｑmaxとの関係を概念的に示すグラフである。飽和電荷量Ｑmaxが大きくなるようにブルーミング抑制電圧を印加する場合、基板電位のわずかな差で飽和電荷量が大きく変化することが分かり、これより、ブルーミング抑制電圧の制御が難しくなることが分かる。フォトダイオード部の飽和電荷量にある程度の変動があることを見越した場合には、想定される小さい方の飽和電荷量に合わせて固体撮像素子の撮像条件などを設定する必要が生じ、ダイナミックレンジの低下や、シグナル対ノイズ比の悪化などがもたらされる。
【００１１】
本発明の目的は、ブルーミング抑制電圧の制御を容易にするとともに、シャッタ動作に必要な電圧を低くすることができる固体撮像素子の駆動方法を提供することにある。
【００１２】
【課題を解決するための手段】
本発明の固体撮像素子の駆動方法は、第１の一導電型領域と、第１の一導電型領域より一導電型不純物濃度が小さくかつ第１の一導電型領域の上に第１の一導電型領域と接して設けられた第２の一導電型領域と、第２の一導電型領域と接する逆導電型領域と、逆導電型領域とｐｎ接合を形成し逆導電型領域とともにフォトダイオード部を構成する一導電型層とを有する固体撮像素子の駆動方法において、前記第１の一導電型領域がシリコンからなる一導電型基板であり、前記第２の一導電型領域がエピタキシャル成長によって前記一導電型基板上に形成された領域であり、第２の一導電型領域中に空乏端が形成されるように、逆導電型領域と第１の一導電型領域との間に逆バイアスのブルーミング抑制電圧を印加する。
【００１３】
本発明の固体撮像素子の駆動方法では、フォトダイオード部に蓄積されている全電荷をシャッタ動作のために取り去る場合、第１の一導電型領域中に空乏端が形成されるように、逆導電型領域と第１の一導電型領域との間にパルス状に逆バイアス電圧を印加すればよい。
【００１４】
本発明において、単位体積あたりの原子数で一導電型不純物濃度を表わしたとき、第１の一導電型領域には、第２の一導電型領域に比べて５倍以上の濃度で一導電型不純物を含ませるのが好ましく、１０倍以上の濃度で一導電型不純物を含ませるのがより好ましい。
【００１５】
【発明の実施の形態】
次に、本発明の好ましい実施の形態について、図面を参照して説明する。図１は、本発明の実施の一形態の駆動方法が適用される固体撮像素子の画素部分の構成を示す模式断面図である。
【００１６】
なお、以下の説明は、特許請求の範囲における一導電型がｎ型であり、逆導電型がｐ型である場合を例に挙げている。この場合、フォトダイオード部には電荷として電子が蓄積されることになる。もちろん、以下の説明におけるｎ型とｐ型とを逆にし、すなわち特許請求の範囲における一導電型をｐ型とし逆導電型をｎ型としても、フォトダイオード部に電荷としてホールが蓄積される点が異なるだけで、本発明の実質的な効果の発現の点では相違するものではない。本発明は、特許請求の範囲における一導電型がｎ型で逆導電型がｐ型である場合と、一導電型がｐ型で逆導電型がｎ型である場合とを、等しく包含するものである。
【００１７】
この固体撮像素子は、図９に示した固体撮像素子と同様の構成のものであるが、ｐ領域１４とｎ型基板１１の間に電圧（基板電圧）を印加し、ｐ領域と転送電極１９の間に電圧（電極印加電圧）を印加することを明示するために、ｐ領域１４には電極３１が、ｎ型基板１１には電極３２が、転送電極１９には電極３３がそれぞれ接続している。この固体撮像素子は、縦型オーバーフロードレイン構造によってブルーミングを抑制するものであり、ブルーミング抑制電圧の印加時に空乏端が第２のエピタキシャル層であるｎ型エピタキシャル層１３内に位置し、フォトダイオード部内に蓄積されている全電荷を電子シャッタ動作のために基板側に引く抜く電圧を印加するときには、空乏端が第１のエピタキシャル層であるｎ+型エピタキシャル層１２内に位置するように駆動される。このような空乏端の位置を確保するため、例えば、ｎ型基板１１としては不純物濃度が１×１０14ｃｍ-3程度のシリコン基板を使用し、ｎ+型エピタキシャル層１２の厚さを１５μｍ、ｎ型不純物濃度を１×１０15ｃｍ-3に設定し、ｎ型エピタキシャル層１３の厚さを１３μｍ、ｎ型不純物濃度を１×１０14ｃｍ-3に設定し、ｐ領域１４の厚さを１．２μｍ、不純物濃度を５×１０15ｃｍ-3に設定し、ｎ層１７の厚さを０．８μｍ、不純物濃度を５×１０16ｃｍ-3に設定する。ｎ型エピタキシャル層１３とｐ領域１４とのｐｎ接合は階段接合であるから、その接合界面からｎ型基板１１方向に向けた空乏層端部の位置は、簡単に計算することができる。ここで例示した厚さと不純物濃度を採用することにより、図９に示す従来の固体撮像素子に比べてｎ型エピタキシャル層１３の膜厚が厚いことにより（図９に示すものでは２μｍ、ここでは１３μｍ）、逆バイアス電圧が０Ｖであるときには空乏端は、ｎ型エピタキシャル層１３中に、しかもそのｐｎ接合に近い場所に位置する。したがって、ある程度の大きさのブルーミング抑制電圧を逆バイアスとして印加しても、空乏端は依然としてｎ型エピタキシャル層１３中にある。もちろん、そのようなブルーミング抑制電圧よりも大きな逆バイアス電圧を印加すれば、空乏端の位置はｎ+型エピタキシャル層１２中に移動し、それによってシャッタ動作を行わせることが可能になる。
【００１８】
なお、ここで説明した固体撮像素子では、ｎ+型エピタキシャル層１２が第１の一導電型領域に対応し、ｎ型エピタキシャル層１３が第２の一導電型領域に対応し、ｐ領域１４が逆導電型領域に対応し、ｎ層１７が一導電型層に対応する。
【００１９】
図２は、この固体撮像素子に対する駆動波形の一例を示すタイミングチャートである。ｐ領域１４とｎ型基板１１との間には、逆バイアスである基板電圧として、通常時には（少なくとも採光時間中には）、ブルーミング抑制電圧ＶBsubが定常的に印加されている。またｐ領域１４と転送電極１９の間には、電圧ＶMclが印加されている。所定の採光時間での撮像を行うために、その採光時間の開始時刻である時刻ｔ１において、フォトダイオード部に蓄積している全電荷を基板側に引き抜くために、基板電圧として電圧ＶHsubをパルスとして印加する。電圧ＶHsubとブルーミング抑制電圧ＶBsubとの差をΔＶsubとする。採光時間の終了時刻である時刻ｔ２において、電極印加電圧として電圧ＶHclを転送電極１９にパルスとして印加することにより、フォトダイオード部に蓄積されている電荷がトランスファゲートを経て電荷転送部に転送される。その後、電荷転送部内で電荷を順次転送するために、電圧ＶLcl（ＶMcl＞ＶLcl）と電圧ＶMclの間で変化する櫛形のパルス状電圧を転送電極１９に印加する。
【００２０】
図３は、この固体撮像素子でのフォトダイオード部でのポテンシャルの深さ方向分布を示す図である。図において実線の曲線は、ブルーミング抑制電圧ＶBsubをｐ領域１４とｎ型基板１１との間に印加した場合のポテンシャル曲線であり、破線の曲線は、全電荷を基板側に引き抜くための電圧ＶHsubをｐ領域１４とｎ型基板１１の間に印加した場合のポテンシャル曲線であり、斜線の領域は空乏化していない領域を示している。ブルーミング抑制電圧ＶBsubが印加されているときには、空乏端がｎ型エピタキシャル層１３中に位置するともに、ブルーミングを抑制するバリア障壁が形成されており、電圧ＶHsubが印加されているときには、空乏端がｎ+型エピタキシャル層１２中に位置するとともに、バリア障壁が消失していることが分かる。
【００２１】
図４は、本実施の形態の固体撮像素子における、ｐ領域１４を基準とした基板電位と、フォトダイオード部の飽和電荷量Ｑmaxとの関係を概念的に示すグラフである。従来の技術欄で説明した図１１と比較すると分かるように、この実施の形態では、相対的に不純物濃度が低いｎ型エピタキシャル層１３中に空乏端があるようなブルーミング抑制電圧ＶBsubを印加することにより、基板電位の変化による飽和容量値Ｑmaxの変化が小さくなっている。したがって、本実施の形態によれば、ブルーミング抑制電圧の制御が容易になる。その結果として、フォトダイオード部の飽和電荷量の変動を抑えることができ、ダイナミックレンジが増大しシグナル対ノイズ比が向上する。このようにブルーミング抑制電圧の制御が容易になるのは、空乏端がｎ型エピタキシャル層１３中にあり、基板の電圧に対して空乏端が、不純物濃度の低い基板側に延びるため、基板の電位の変動に対するバリア障壁の変動が小さくなるからであると考えられる。
【００２２】
さらにこの固体撮像素子の駆動方法によれば、シャッタ動作のために全電荷を基板側に引き抜くための電圧ＶHsub（＝ブルーミング抑制電圧ＶBsub＋ΔＶsub）の低電圧化を図ることができる。すなわち、電圧ＶHsubを印加してフォトダイオード部を完全に空乏化させた場合には、空乏端はｎ+型エピタキシャル層内にあり、不純物濃度の大きい基板側には空乏端が延びないため、基板の電位の変動に対するバリア障壁の電位の変動が大きくなる。よって、電圧ＶHsub（あるいはΔＶsub）を小さくすることができるのである。
【００２３】
以上、本発明の好ましい実施の形態について説明したが、本発明が適用される固体撮像素子は上述したものに限定されるわけではない。
【００２４】
図５は、本発明が適用される別の固体撮像素子のフォトダイオード部の構成を示す概略断面図である。この固体撮像素子は、図１に示す固体撮像素子において、ｎ型基板とｎ+型エピタキシャル層を設けずに、その代わりに、基板中のｎ型不純物濃度が高いｎ+型基板２２を設けたものである。したがって、ｎ型エピタキシャル層１３はｎ+型基板２２上に直接設けられ、ｎ+型基板は第１の一導電型領域に対応する。この固体撮像素子を用いる場合、ブルーミング抑制電圧ＶBsubを印加するときにはｎ型エピタキシャル層１３内に空乏層が位置し、全電荷を基板側に引き抜くための電圧ＶHsubを印加するときにはｎ+型基板２２内に空乏端が位置するようにする。そのように駆動することによって、上述したのと同様に、ブルーミング抑制電圧ＶBsubを制御が容易になるとともに、シャッタ動作のために全電荷を基板側に引き抜くための電圧ＶHsub（あるいはΔＶsub）の低電圧化を図ることができる。
【００２５】
図６は、図５に示す固体撮像素子でのフォトダイオード部でのポテンシャルの深さ方向分布を示す図である。図において実線の曲線は、ブルーミング抑制電圧ＶBsubをｐ領域１４とｎ+型基板２２との間に印加した場合のポテンシャル曲線であり、破線の曲線は、全電荷を基板側に引き抜くための電圧ＶHsubをｐ領域１４とｎ+型基板２２の間に印加した場合のポテンシャル曲線であり、斜線の領域は空乏化していない領域を示している。ブルーミング抑制電圧ＶBsubが印加されているときには、空乏端がｎ型エピタキシャル層１３中に位置するともに、ブルーミングを抑制するバリア障壁が形成されており、電圧ＶHsubが印加されているときには、空乏端がｎ+型基板２２中に位置するとともに、バリア障壁が消失していることが分かる。
【００２６】
図７は、本発明が適用されるさらに別の固体撮像素子のフォトダイオード部の構成を示す概略断面図である。この固体撮像素子は、図１に示す固体撮像素子において、ｎ+型エピタキシャル層の代わりに埋め込み拡散層としてｎ+型層２３を設けたものである。したがって、ｎ型基板１１、ｎ+型層２３、ｎ型エピタキシャル層１３の順で積層している。埋め込み拡散層であるので、ｎ+型層２３の厚さは、図１に示す固体撮像素子におけるｎ+型エピタキシャル層１２の厚さより小さくなっている。ｎ+型層２３は、第１の一導電型領域に対応する。この固体撮像素子を用いる場合、ブルーミング抑制電圧ＶBsubを印加するときにはｎ型エピタキシャル層１３内に空乏層が位置し、全電荷を基板側に引き抜くための電圧ＶHsubを印加するときにはｎ+型層２３内に空乏端が位置するようにする。そのように駆動することによって、上述したのと同様に、ブルーミング抑制電圧ＶBsubを制御が容易になるとともに、シャッタ動作のために全電荷を基板側に引き抜くための電圧ＶHsub（あるいはΔＶsub）の低電圧化を図ることができる。
【００２７】
図８は、図７に示す固体撮像素子でのフォトダイオード部でのポテンシャルの深さ方向分布を示す図である。図において実線の曲線は、ブルーミング抑制電圧ＶBsubをｐ領域１４とｎ型基板１１との間に印加した場合のポテンシャル曲線であり、破線の曲線は、全電荷を基板側に引き抜くための電圧ＶHsubをｐ領域１４とｎ型基板１１の間に印加した場合のポテンシャル曲線であり、斜線の領域は空乏化していない領域を示している。ブルーミング抑制電圧ＶBsubが印加されているときには、空乏端がｎ型エピタキシャル層１３中に位置するともに、ブルーミングを抑制するバリア障壁が形成されており、電圧ＶHsubが印加されているときには、空乏端がｎ+型層２３中に位置するとともに、バリア障壁が消失していることが分かる。
【００２８】
【発明の効果】
以上説明したように本発明は、第１の一導電型領域と、第１の一導電型領域より一導電型不純物濃度が小さくかつ第１の一導電型領域の上に設けられた第２の一導電型領域と、第２の一導電型領域と接する逆導電型領域と、逆導電型領域とｐｎ接合を形成してフォトダイオード部を構成する一導電型層とを有する固体撮像素子を駆動する際に、第２の一導電型領域中に空乏端が形成されるように、逆導電型領域と第１の一導電型領域との間に逆バイアスのブルーミング抑制電圧を印加することにより、ブルーミング抑制電圧の制御が容易になって、フォトダイオード部での飽和電荷量のばらつきを抑えることが可能になり、ダイナミックレンジやシグナル対ノイズ比の向上を図ることができるという効果がある。
【００２９】
さらに本発明では、フォトダイオード部に蓄積されている全電荷をシャッタ動作のために取り去る際に、第１の一導電型領域中に空乏端が形成されるように、逆導電型領域と第１の一導電型領域との間に逆バイアス電圧を印加することにより、シャッタ動作のために必要な電圧の低電圧化を図ることができるという効果がある。
【図面の簡単な説明】
【図１】本発明の実施の一形態の駆動方法が適用される固体撮像素子の画素部分の構成を示す模式断面図である。
【図２】図１に示す固体撮像素子に対する駆動波形の一例を示すタイミングチャートである。
【図３】図１に示す固体撮像素子でのフォトダイオード部でのポテンシャルの深さ方向分布を示す図である。
【図４】図１に示す固体撮像素子におけるフォトダイオード部の飽和電荷量Ｑmaxの基板電位依存性を概念的に示すグラフである。
【図５】本発明が適用される別の固体撮像素子の画素部分の構成を示す模式断面図である。
【図６】図５に示す固体撮像素子でのフォトダイオード部でのポテンシャルの深さ方向分布を示す図である。
【図７】本発明が適用されるさらに別の固体撮像素子の画素部分の構成を示す模式断面図である。
【図８】図７に示す固体撮像素子でのフォトダイオード部でのポテンシャルの深さ方向分布を示す図である。
【図９】従来の固体撮像素子の画素部分の構成を示す模式断面図である。
【図１０】図９に示す固体撮像素子でのフォトダイオード部でのポテンシャルの深さ方向分布を示す図である。
【図１１】図９に示す固体撮像素子におけるフォトダイオード部の飽和電荷量Ｑmaxの基板電位依存性を概念的に示すグラフである。
【符号の説明】
１１    ｎ型基板
１２    ｎ+型エピタキシャル層
１３    ｎ型エピタキシャル層
１４    ｐ領域
１５    ｐ層
１６、１７    ｎ層
１８    ｐ+層
１９    転送電極
２０    遮光膜
２２    ｎ+型基板
２３    ｎ+型層
３１〜３３    電極
【図１】
0003745251.tif 000002
【図２】
0003745251.tif 000003
【図３】
0003745251.tif 000004
【図４】
0003745251.tif 000005
【図５】
0003745251.tif 000006
【図６】
0003745251.tif 000007
【図７】
0003745251.tif 000008
【図８】
0003745251.tif 000009
【図９】
0003745251.tif 000010
【図１０】
0003745251.tif 000011
【図１１】
0003745251.tif 000012