(57)【特許請求の範囲】
【請求項１】
自動設計装置の処理制御部が、第１の線幅を有し、所定の方向に延びる第１配線を生成するステップと、
前記処理制御部が、第２の線幅を有し、前記第１配線に対して直交しない角度で斜め方向に延び、その終端部が前記第１配線の終端部に重なり、前記第１配線と同じ層の配線である第２配線を生成するステップと、
前記処理制御部が、前記第１配線の終端と第２配線の終端とが重なり合う重複領域において、少なくとも前記第１配線の長手方向の中心線と第２配線の長手方向の中心線との交点を検出するステップと、
前記処理制御部が、前記第１配線と第２配線とを接続する接続パターンをデータ記憶部から読み出すステップと、
前記処理制御部が、前記交点に前記接続パターンを設定するステップと
を含むことを特徴とする半導体集積回路の配線パターンの自動設計方法。
【請求項２】
前記第２の線幅は、前記第１の線幅より幅広であることを特徴とする請求項１に記載の自動設計方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はＣＡＤによる斜め配線パターンの終端レイアウトの自動設計方法、この自動設計方法によって製造される露光マスクセット、半導体集積回路装置、半導体集積回路装置の製造方法、および自動設計プログラムを記録した記録媒体に関する。
【０００２】
【従来の技術】
ＬＳＩ技術の進歩により回路が大規模化されるにつれ、回路の論理設計量も膨大になってくる。そこで、計算機を有効に利用できる論理設計法として、ＣＡＤ（計算機利用設計）による論理設計が行われている。
【０００３】
ＣＡＤ上で、水平方向および垂直方向に延びる基準直交ラインを組み合わせた配線構造を設計する場合、水平配線と垂直配線とが交わる交点で、それぞれの配線が終端する場合が多々ある。現実の半導体装置で水平配線と垂直配線とが異なる配線層に形成される場合、水平配線と垂直配線とを３次元的に接続するバイア（ｖｉａ）ホールが必要になる。当然、ＣＡＤによるレイアウト上でも、水平配線と垂直配線との終端部に、バイアホールに対応した接続パターンを設定しなければならない。
【０００４】
一般に、通常の線幅Ｗを有する２つの基準直交ラインの終端処理として、それぞれの配線の末端部を、Ｗ／２だけ伸ばす終端処理が行われている。
【０００５】
図２６は、最小線幅の基準直交配線の終端処理を示す。図２６（ａ）において、水平配線８０１と垂直配線８０３とが互いに交差して終端する。ＣＡＤは、それぞれの配線の中心線８０２、８０４が交わる点を交点８０８として認識するが、配線が重なり合う重複領域は認識しない。
【０００６】
現実の半導体装置で、水平配線８０１が下層に形成され、垂直配線８０２が上層に形成されるとすると、２つの配線をバイアホールを用いて立体的に接続しなければならない。当然、レイアウト上においても、２つの配線を接続するための接続パターン８０５を設定しなければならない。接続パターン８０５は、下層の配線８０１の端部で構成される下部メタル８０１ａと、上層の配線８０３の端部８０３ａで構成される上部メタル８０３ａと、上部メタル８０３ａと下部メタル８０１ａを接続する開口パターン（以下において「カットパターン」という。）８０７を有する。
【０００７】
図２６の例において、ＣＡＤは一応２つの配線が交わると認識しているので、レイアウト上でその交点８０８に接続パターン８０５を設定すること自体には問題がない。しかし、図２６（ａ）の状態では、水平配線８０１と垂直配線８０３が重なり合う重複領域が非常に小さいので、現実の半導体集積回路装置で接続パターン８０５に基づいてバイアホールを形成しても上下配線間の接続がうまくいかない。
【０００８】
このため、図２６（ｂ）に示すように、水平配線８０１と垂直配線８０３の端部を、それぞれＷ／２だけ延長して、２つの配線がその終端部で完全に重なるように処理し、その重複領域に接続パターン８０５を設定するようにしていた。
【０００９】
図２６（ｃ）は、従来の基準直交配線の交差する終端部での接続パターン８０５の形状を示す図である。基準直交配線の交差部に設定される接続パターンなので、上面が正方形の形状をしている。
【００１０】
図２７は、幅広の基準直交配線が交差して終端する従来の例を示す。幅広の配線は、特殊配線という扱いで、一般の信号線とは異なり、末端の処理をしていないが、図２６と同様に、幅広の水平配線８１１と、幅広の垂直配線８１３の交差する重複領域に接続パターン８１５を設定してある。重複領域が広くなった分、ひとつの接続パターン中に複数のカット８１７を設けている。この場合も、水平配線８１１と垂直配線８１１の双方をＷ／２だけ引き伸ばし、重複領域内に複数のカット８１７を有する接続パターン８０５を設定している。
【００１１】
図２６および２５に示す従来例のように、水平方向および垂直方向の基準直交配線のみを使用している分には、ＣＡＤ上の終端処理は比較的容易であった。
【００１２】
しかし、半導体回路構成の微細化が進むにつれ、半導体回路の製造工程や構成要素を含むあらゆる点での精度改善が望まれている。特に配線に起因する遅延成分は、半導体回路が微細になればなるほど回路性能に対する影響が顕著になるので、いかに遅延を低減するかが重要な課題になってきている。
【００１３】
配線による遅延は、そのほとんどが配線抵抗によるものである。配線抵抗を低減するには、配線長を短縮するのが最も有効である。そこで、半導体回路上の２点間を結ぶ配線距離を短縮すべく、水平および垂直方向に延びる基準直交配線に加えて、斜め配線を用いることが提案されている。同時に、斜め配線層の設計レイアウトをＣＡＤ上で行うことが提案されている。この場合、斜め配線層を含む配線が多層化するにつれて、たとえば下層の基準直交配線と上層の斜め配線とを接続するためのバイアホールの形状や処理プロセスも工夫する必要がある。
【００１４】
本発明の発明者等は、特願平１０−１７６２８５号および特願平１１−１７５９３０号において、斜め配線の線幅と膜厚を、基準直交配線の線幅および膜厚のそれぞれ√２倍にすることによって、斜め配線自体の抵抗を大幅に低減するとともに、異なる層の配線間を接続するバイアホールの形状を工夫してカット面積を十分に確保する技術を提案した。さらに、回路の高速操作を実現するために、斜め配線と基準直交配線とを組み合わせたツリー型のクロック供給配線経路を提案した。
【００１５】
【発明が解決しようとする課題】
しかし、斜め配線を用いた場合のレイアウト上での終端処理に関しては、未だ何の提案もなされていない。
【００１６】
そこで、本発明は、斜め配線を用いた場合にも、レイアウト上での配線の終端処理を容易に行うことのできる自動設計方法を提供することを目的とする。
【００１７】
本発明の第２の目的は、上記の自動設計方法によって製造され、多層配線の形成に適した露光用マスクセットを提供することにある。
【００１８】
本発明の第３の目的は、より高速で正確な作動を可能にする斜め配線構造を有する半導体集積回路装置を提供することにある。
【００１９】
本発明の第４の目的は、斜め配線を利用したクロック供給構造を有する大規模集積回路（ＬＳＩ）等の半導体集積回路装置を提供することにある。
【００２０】
本発明の第５の目的は、複数のブロックが集積され、それぞれが同期して高速かつ正確に作動することのできるＬＳＩ等の半導体集積回路装置を提供することにある。
【００２１】
本発明の第６の目的は、斜め配線の終端処理が適切に行われた半導体集積回路装置の製造方法を提供することにある。
【００２２】
本発明の第７の目的は、斜め配線を有する半導体集積回路のレイアウトパターンの自動設計装置を動作させるためのプログラムであって、この自動設計装置を比較的少ないデータ量で動作させるプログラムを記憶した記憶媒体を提供することにある。
【００２３】
【課題を解決するための手段】
第１の目的を達成するために、本発明による自動設計方法では、第１の線幅を有し、所定の方向に延びる第１配線を生成する。次いで、第２の線幅を有し、第１配線に対して直交しない角度で斜め方向に延び、その終端部が第１配線の終端部に重なる第２配線を生成する。さらに、第１配線と第２配線とが重なり合う重複領域において、少なくとも前記第１配線の中心線と第２配線の中心線との交点に、第１配線と第２配線とを接続する接続パターンを設定する。
【００２４】
上記の終端部においては、第１配線と第２配線との重複領域からはみ出すオーバーハング部分を削除する。これにより、配線リソースを効率的に使用することができる。
【００２５】
接続パターンを設定する際には、第１配線と第２配線との重複領域内において、第１配線の長手方向の中心線と第２配線の長手方向の中心線との交点を含む複数位置に、１以上の個別の接続パターンを設定してもよい。これにより、レイアウト上で接続パターンを設定する際のデータ量を低減することができる。また、このレイアウトに基づいて実際の配線を形成する際に、第１配線と第２配線とを確実に接続することができる。
【００２６】
接続パターンの形状は、たとえば、各辺が第１配線および第２配線の各々の配線方向と幅方向の少なくとも一方に沿った矩形の組み合わせである。すなわち、正方形の組み合わせでも、正方形と平行四辺形の組み合わせでもかまわない。
【００２７】
接続パターンは、第１配線の端部を利用した第１メタルと、第２配線の端部を利用した第２メタルと、第１メタルと第２メタルとを接続するカットパターンとを有する。この場合、接続パターンを設定する際に、重複領域内において、第１配線の中心線と第２配線の中心線との交点を含む複数箇所に複数のカットマークを有するひとつの集合接続パターンを設定してもよい。
【００２８】
第１配線と第２配線とは、たとえば異なる層の配線である。また、第１配線と第２配線とは同じ層の配線であってもよい。
【００２９】
第２の目的を達成するために、本発明の露光用マスクセットは、所定の方向にのびる基準直交ラインパターンを有する第１マスクと、バイアホールの開口パターンを有する第２マスクと、基準直交ラインパターンと直交しない角度をなして斜め方向にのびる斜めラインパターンを有する第３マスクとを含む。第１、第２、および３マスクを重ねた場合に、斜めラインパターンのライン終端部と、開口パターンの位置と、基準直交ラインパターンのライン終端部の位置とが重なり合う。これにより多層の配線層を形成する場合に、各層での配線リソースの無駄をなくし、かつ上層のラインと下層のラインとを確実に接続することができる。
【００３０】
第３の目的を達成するために、本発明の半導体集積回路装置は、所定の方向に延びる基準直交配線からなる第１配線層と、第１配線層の上部に位置する絶縁層と、絶縁層の上部に位置し、前記基準直交線と直交しない角度を成して斜め方向に伸びる斜め配線からなる第２の配線層と、第２配線層の斜め配線の終端部が、第１配線層の基準直交配配線の終端部と重なり合う重複領域において、前記絶縁層を貫通して形成された接続用導電部とを含む斜め配線構造を有する。接続用導電部の水平断面形状は、第１配線と第２配線のうち、線幅の狭い方の配線の長手方向と幅方向に各辺が沿った矩形形状を有する。これにより、異なる層で延びる２つの配線の終端部が、立体的に確実に接続される。
【００３１】
好ましくは、この半導体集積回路装置は、少なくとも基準直交配線の長手方向の中心線と、斜め配線の長手方向の中心線との交点に位置する１以上の接続用導電部を有する。
【００３２】
配線の終端部においては、第１配線層の基準直交線が前記重複領域からはみ出す第１オーバーハング部と、第２配線層の斜め配線が前記重複領域からはみ出す第２オーバーハング部を実質的になくした。これにより各層での配線リソースの無駄をなくすことができる。
【００３３】
接続用導電部は、第１配線と第２配線との重複領域内において、第１配線の長手方向の中心線と第２配線の長手方向の中心線との交点を含む複数位置に、１以上の個別の正方形の接続用導電部を設定してもよい。これにより、第１配線と第２配線とを確実に接続することができる。
【００３４】
接続用導電部は、第１配線の端部を利用した第１メタルと、第２配線の端部を利用した第２メタルと、第１メタルと第２メタルとを接続するバイアとを有する。この場合、接続用導電部を設定する際に、重複領域内において、第１配線の中心線と第２配線の中心線との交点を含む複数箇所に複数のバイアを有するひとつの集合接続用導電部を設けてもよい。
【００３５】
第１配線と第２配線とは、たとえば異なる層の配線である。また、第１配線と第２配線とは同じ層の配線であってもよい。
【００３６】
第４の目的を達成するために、本発明の半導体集積回路装置は、チップの角に位置するＰＬＬと、このＰＬＬからチップ中央に向けて基準直交座標軸と直交しない角度を成して斜め方向に延び、チップ中央で終端するメインクロック配線と、チップ中央のメインクロック配線の終端から基準直交座標と直交しない角度を成して斜め方向に向けて左右対称に分岐するクロックツリーとを備える。これによって負荷容量のバランスをとりつつ、高速で正確にクロックを供給することが可能になる。
【００３７】
上記のクロックツリー配線は複数の層で構成され、同じ方向にのびるクロック配線は同一の層に形成される。これによって配線層の相違によるばらつきを排除し、動作の信頼性を高めることができる。
【００３８】
また、本発明の別の構成による半導体集積回路装置は、チップの角に位置するＰＬＬと、ＰＬＬに接続され、基準直交座標軸と直交しない角度を成すメッシュ状の斜め配線を用いてチップのほぼ全域に渡って形成されるクロックメッシュとを備える。
【００３９】
上記のクロックメッシュは同一の層で形成される。これにより、同層の斜め配線網を介してクロックを迅速に供給することができる。
【００４０】
本発明のさらに別の構成による半導体集積回路装置は、上述のメッシュ状の斜め配線を用いたクロックメッシュと、クロックメッシュ全体を駆動するルートドライバと、ルートドライバから延びるメインクロック配線と、メインクロック配線に接続され、斜め配線を個別に駆動する複数のサブドライバとを備える。
【００４１】
この構成により、遅延を低減し、スキューを小さくすることができる。また、プロセスのばらつきにも強い。
【００４２】
第５の目的を達成するために、本発明の半導体集積回路装置は、(i)回路端部に位置し、比較的低周波の基本クロック（グローバルクロック）を供給するメインＰＬＬと、(ii)メインＰＬＬから延びる基本クロック配線と、(iii)各々が、基本クロック配線に接続されるクロックドライバセルと、斜め配線で構成されるクロックツリーとを備える複数のランダムブロックとを備え、各クロックドライバセルは、比較的低周波の基本クロックを高周波のクロックに変換し、関連のクロックツリーを介してランダムブロック内部に高周波クロックを供給する。
【００４３】
基本クロック配線は、回路を横切って基準直交座標軸方向に延びる。あるいはまた、回路の端部から、基準直交座標軸に対して直交しない角度を成して斜め方向に延びる線であってもよい。
【００４４】
別の構成例として、半導体集積回路装置は、(i)回路端部に位置し、比較的低周波の基本クロックを供給するメインＰＬＬと、(ii)メインＰＬＬから延びる基本クロック配線と、(iii)各々が基本クロック配線に接続されるクロックドライバセルを有する複数のランダムブロックと、を備え、各ランダムブロックは、ブロック上に張り巡らされた斜め配線で構成されるクロックメッシュを備える。各クロックドライバセルは、前記比較的低周波の基本クロックを高周波のクロックに変換し、関連のクロックメッシュを介してランダムブロック内部に高周波クロックを供給する。
【００４５】
第６の目的を達成するために、本発明の半導体製造方法は、半導体基板上に所定の方向に延びる第１の配線を形成するステップと、第１の配線層上に層間絶縁膜を形成するステップと、層間絶縁膜を貫通し、前記第１の配線と接続する接続用導電部を形成するステップと、第１配線に対して直交しない角度を成して延び、その終端部が前記第１配線の終端部の上部に重なる位置で前記接続用導電部を介して前記第１配線と接続される第２配線を形成するステップとを含む。
【００４６】
上記の半導体集積回路用マスクパターンの自動設計方法を実現するためのプログラムは、コンピュータ読み取り可能な記録媒体に保存し、この記録媒体を自動設計装置によって読み込ませることにより、この記録媒体を自動設計装置によって読み込ませることにより、本発明の自動設計方法を実行することができる。すなわち、本発明の第７の目的を達成するために、本発明の記録媒体は、第１の線幅で所定方向に延びる第１ラインと、第２の線幅で前記第１ラインに対して直交しない角度で斜めに延びる第２ラインとを生成させるステップと、前記第１ラインの終端と第２ラインの終端とが重なり合う重複領域を検出し、この重複領域において第１ラインの長手方向の中心線と第２ラインの長手方向の中心線との交点を検出させるステップと、検出した重複領域の形状に応じて接続パターンを読み出し、読み出した接続パターンを前記交点に設定させるステップとを少なくとも含むレイアウトパターンの自動設計プログラムを記録する。ここで、「記録媒体」とは、例えばコンピュータの外部のメモリ装置、半導体メモリ、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなどのプログラムを記録可能な媒体を意味する。具体的には、プロッピーディスク、ＣＤ−ＲＯＭ、ＭＯディスク、カセットテープ、オープンリールテープなどが「記録媒体」に含まれる。記録媒体に上述したプログラムを格納することによって、自動設計装置は生成するラインに最も適した接続パターンを読み出して、ラインが交差する終端部に設定し、レイアウトパターンの自動設計を行うすることが可能になる。
【００４７】
本発明のその他の特徴、効果は、以下に述べる実施の形態によって、より明確になるものである。
【００４８】
【発明の実施の形態】
＜第１実施形態＞
図１は、第１実施形態に係る自動設計方法によってＣＡＤ上に作成された配線レイアウトを示す平面図である。まず、水平方向に延びる最小線幅の水平配線１１を生成する。次いで、水平配線１の√２倍の線幅を有し、水平配線１に対して直交しない角度（本実施形態においては４５°の角度）で斜め方向に延びる斜め配線１３を生成する。なお、すでに定義したように、図１と対称な角度、すなわち水平配線１に対して１３５°の角度で斜め方向に延びる斜め配線１３であってもよいことはもちろんである。
【００４９】
斜め配線１３の終端部は、水平配線１１の終端部に重なり合い、重複領域を形成する。この重複領域において、水平配線１１の長手方向の中心線１２と斜め配線１３の長手方向の中心線１４との交点１８に、水平配線１１と斜め配線１３とを接続する接続パターン１５Ａを設定する。この接続パターンは通常バイアと呼ばれ、実際の半導体集積回路装置のバイアホールに対応する。
【００５０】
接続パターン１５Ａの最も内側のクロスマーク入りの正方形が、カットパターン１７である。カットパターンは、実際の半導体集積回路装置で、水平配線１１と斜め配線１３とを接続するために、ドープド・ポリシリコン、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）またはこれらのシリサイド（ＷＳｉ2、ＭｏＳｉ2、ＴｉＳｉ2）等の接続用導電部材が埋めこまれるバイアホールのカットを表わす。以下、レイアウト上のカットパターンを単に「カット」と称する。
【００５１】
図１に示したパターンの自動設計方法の第１の特徴は、配線の終端部において、水平配線１１と斜め配線１３とが充分に重なり合っており、かつ、配線の輪郭からはみ出す突起が非常に小さいことである。図１の例では、水平配線１１による突起はゼロであり、斜め配線１３による突起は、わずかな三角形の領域１６だけである。配線の輪郭からはみ出る部分がこのように小さいので、隣接する配線間の結合容量の増加や、対基板容量に対する悪影響がほとんどない。さらに、斜め配線層での配線リソースの無駄もない。
【００５２】
この自動設計方法によれば、レイアウト上で突起６を削除する必要がない。レイアウト上で配線の一部領域を削除しようとすると、ＣＡＤの配線プログラムが複雑になり、データ量も増加する。したがって、削除を必要としない図１に示すパターンの自動設計方法は、プログラム上、非常に有効である。
【００５３】
図１に示したパターンの自動設計方法の第２の特徴は、接続パターン１５Ａの形状を矩形のみで形成できることである。このように同一マスク上で直交ラインのみを使う作図は、平行四辺形やひし形など、直角以外の斜め線を組み合わせて使用する場合に比べて、データ量が非常に少なくて済む。
【００５４】
この正方形の接続パターン１５Ａの構成を、図２を参照して説明する。図２（ａ）は、説明の便宜上、水平配線１１と斜め配線１３を分解して示す平面図であり、図２（ｂ）および２（ｃ）は、ＥＤＡ（配置配線ツール）での接続パターン１５Ａの形状を定義する上面図と断面図である。図２（ｃ）に最もよく示されるように、接続パターン１５Ａは、上部メタル１３ａと、下部メタル１１ａと、これらを接続するカット１７とを有する。
【００５５】
上部メタルおよび下部メタルの形状は図２（ａ）に示す正方形の形状に限らず、長方形であってもよい。また、水平配線１１および斜め配線１３の各々の長手方向および幅方向の辺に矩形のメタル領域の各辺が沿った（一致した）形状以外にも、配線幅より広くなるようにフリンジを持たせるなどしてもよい。  図２（ａ）に示されるように、接続パターン１５Ａの上部メタル１３ａは、斜め配線１３の端部の正方形領域を利用しており、下部メタル１１ａは、水平配線１１の端部の正方形領域を利用している。カット１７は、上部メタル１３ａと下部メタル１１ａとの重複領域内に設定されている。
【００５６】
図２（ｂ）は、接続パターン１５Ａの上面図である。破線で示す正方形は、下部メタル１１ａである。このように、上部メタル１３ａ、カット１７、下部メタル１１ａのすべてが最小線幅の正方形だけで構成される接続パターンを、本明細書では標準バイアと呼ぶこととする。
【００５７】
図２（ｃ）は接続パターン１５ＡのＥＤＡでの断面形状を示す。カット１７は、上部メタル１３ａによって完全に塞がれている。この構成によって、現実のプロセスにおける高温処理工程で、下層のメタルが溶け出るのを防止することができる。
【００５８】
このように、図１に示すパターンの自動設計方法によれば、余分な削除処理を必要としない。また、接続パターンを正方形のみの組み合わせで生成することができる。これにより、プログラム上でのデータ量が低減される。各層を形成するマスクデータも、直交データのみとなる。結果として、ＣＡＤの計算量が軽減され、レイアウトの処理速度を改善することができる。また、設計ルールの検証も容易になる。
【００５９】
また、この自動設計方法によれば、製造される半導体集積回路装置において、下層のメタルの溶融を防止できる。さらに、上層の斜め配線３と下層の水平配線１とが確実に接続される。斜め配線を用いているので、目的の箇所（たとえばフリップフロップ）への信号到達速度を短縮することができる。
【００６０】
図３および図４は、最小線幅での斜め配線パターンの自動設計方法の別の例を示す。図３（ａ）において、まず最小線幅の水平配線１１を生成する。水平配線１１の端部は、従来どおり交点１８からＷ／２だけ引き伸ばして終端する。次いで、水平配線の線幅の√２倍の線幅を有する斜め配線１３を、その端部が水平配線１１の端部に充分重なるように、交点１８からＷだけ引き伸ばして生成する。水平配線１１の中心線１２と、斜め配線１３の中心線１４との交点１８に、平行四辺形の接続パターン１５Ｂを設定する。
【００６１】
この場合、斜め配線１３によって、かなりの面積の突起１６が生じる。配線終端部でのこのような突起は、配線リソースの無駄になるとともに、隣接する配線間の結合容量に影響する可能性がある。そこで、突起１６をレイアウト上で削除する。
【００６２】
図３（ｂ）は、削除後の配線レイアウトである。配線の一部領域を削除する分、ＣＡＤの配線プログラムのデータ量が増大する。しかし、削除の結果、配線輪郭からはみ出る突起が消去され、配線リソースの無駄がまったくない。隣接する配線間の結合容量の増加もない。また、配線終端部の平行四辺形の領域で、水平配線１１と斜め配線１３とが完全に重なり合うので、配線同士が確実に接続される。
【００６３】
図４は、接続パターン１５Ｂの形状をより明確に示す。図４（ａ）は上面図、図４（ｂ）は断面図である。接続パターン１５Ｂは、斜め配線１３の端部で構成される平行四辺形の上部メタル１３ｂと、水平配線１の端部で構成される正方形の下部メタル１１ｂと、上部メタル１３ｂと下部メタル１ｂとの重複領域内に形成されるカット１７を含む。
【００６４】
この形状の接続パターン１５ＢをＣＡＤで設定するには、あらかじめプログラム上で平行四辺形の接続パターン１５Ｂを生成し、格納しておく必要がある。接続パターン１５Ｂのうち、下部メタル１１ｂとカット１７はいずれも正方形であり、レイアウト上での生成が比較的容易である。これに対し、平行四辺形の上部メタル１３ｂの生成では、計算量が増大する。しかし、いったんこの形状の接続パターンを格納しておくと、自動設計方法において配線終端部の処理が容易になる。また、上部メタル１３ａがカット１７を確実に塞ぐので、現実の高温処理で下部メタルの溶融を防止することができる。
【００６５】
平行四辺形の接続パターンの生成および格納については、平行四辺形そのままの形で定義し、格納してもよいし、実際のプロセス工程に合わせて三角形と矩形に分割して生成、格納してもよい。
【００６６】
第１実施形態では、水平配線１１を下層配線に、斜め配線１３を上層配線として説明したが、配線の位置が逆であっても本発明の効果は同様である。また、水平配線１１が垂直配線であっても、原理は同じである。また、水平配線層と斜め配線層の２層に限定されず、３層以上の自動設計にも好適である。
【００６７】
＜第２実施形態＞
第２実施形態では、配線幅が大きく異なる斜め配線と基準直交配線とが交差して終端する場合の自動設計方法を説明する。図５は、第２実施形態に係る自動設計方法で生成された配線の終端レイアウトである。まず水平方向に延びる最小線幅の配線２１を生成する。次いで、配線１に対して直交しない角度、たとえば４５°の角度で斜め方向に延びる幅広の斜め配線２３を生成する。幅広の斜め配線２３の終端部は、水平配線２１の終端部に重なる。さらに、水平配線２１の終端と、斜め配線２３の終端とが重なり合う重複領域において、水平配線２１の長手方向の中心線２２と斜め配線２３の長手方向の中心線２４との交点２８に接続パターン２５Ａを設定する。接続パターン２５内部のクロスマーク入りの正方形が、水平配線１と斜め配線２３とを接続するカット２７である。
【００６８】
図５において設定される接続パターン２５Ａは標準バイアであり、第１実施形態と関連して図２（ｂ）および図２（ｃ）に示した接続パターン１５Ａと同一である。すなわち、斜め配線２３の端部中央の正方形領域２３ａが、接続パターン２５Ａの上部メタル２３ａを構成し、破線で示す水平配線２１の端部２１ａが下部メタル１ａを構成する。
【００６９】
上述したように、ＣＡＤ上では、配線幅にかかわらず、配線の長手方向の中心線が交わる点をもって配線の交点とみなす方法が一般的であり、効率的にデータを扱うことができる。したがって、斜め配線２３をこれ以上上方に動かすと、重複領域内に交点が存在しなくなり、接続パターンを設定することができない。この点で、図５に示す終端レイアウトの自動設計方法において、配線輪郭に多少の凹凸が生じるのはやむをえない。この程度の凹凸は、斜め配線２３の配線幅からみて許容範囲内であり、無理に削除する必要がない。
【００７０】
このように削除処理が不要になるため、第１実施形態と同様に、プログラムのデータ量の増加を抑制することができる。また、各層のパターンが直交ラインでのみ形成されるので、各マスクのデータ量が低減される。結果として、ＣＡＤの計算量が軽減され、設計ルールの検証が容易になる。
【００７１】
図６は、異なる配線幅の交差終端部の一部を削除する例を示す。図６において、水平配線２１と斜め配線２３とを生成した後、斜線で示す不要な突起部分２６を削除する。削除の結果、この終端レイアウト方法で用いられる接続パターンの形状を平行四辺形とするのが適切になる。すなわち、斜め配線２３の端部の平行四辺形の領域を利用して上部メタル２３ｂとし、水平配線２１の端部を利用して正方形の下部メタル２１ｂとし、上部メタル２３ｂと下部メタル２１ａとの重複領域内に正方形のカット２７を形成する。
【００７２】
斜め配線２３の一部領域をレイアウト上で削除する分、データ量は増える。しかし、削除の結果、配線輪郭が簡易化される。また、水平配線２１と斜め配線２３とが、接続パターン２５Ｂによって確実に接続される。
【００７３】
第２実施形態においても、基準直交配線と斜め配線との上下関係、および配線層の数は、上述した例に限定されない。
【００７４】
＜第３実施形態＞
第３実施形態では、基準直交線と斜め配線の双方が標準線幅よりも幅広である場合の配線終端レイアウトの自動設計方法を示す。
【００７５】
図７は、幅広の配線同士が交わる終端レイアウトを示す図である。図７（ａ）はＣＡＤ上のレイアウト図、図７（ｂ）は、上層の斜め配線と下層の水平配線の分解図である。
【００７６】
図７（ａ）において、幅広の線幅を有し、水平方向に延びる水平配線３１を生成する。次いで、幅広の線幅を有し、水平配線３１に対して直交しない角度、たとえば４５°の角度で斜め方向に延び、その終端部が前記第１配線３１の終端部に重なる斜め配線３３を生成する。水平配線３１の終端と、斜め配線３３の終端とが重なり合う重複領域に、複数の接続パターン３５を設定する。このとき、複数の接続パターン３５の１つは、必ず水平配線３１の長手方向の中心線３２と、斜め配線３３の長手方向の中心線３４との交点３８に設定する。
【００７７】
図７の例では、水平配線３１と斜め配線３３との重複領域に、４個の標準バイア３５が設定されている。図７（ｂ）に示すように、各々の接続パターン３５は、斜め配線３３端部の一部である正方形領域を上部メタル３３ａとし、水平配線３１の端部の一部である正方形領域を下部メタル３１ａとし、それらの間に正方形のカット３７を有する。
【００７８】
この自動設計方法によれば、配線輪郭からはみ出る突起部がほとんどなく、削除などの後処理を必要としない。また、水平配線３１と斜め配線３３との重複領域内に、データ上最も生成が容易な標準バイアを複数個配置することによって、上部の斜め配線３３と、下部の水平配線３１とを確実に接続することができる。
【００７９】
＜第４実施形態＞
第４実施形態では、複数の個別標準バイアに代えて、ひとつの集合接続パターンを生成する例を示す。この集合接続パターンは、ＣＡＤが一定の規則に則ってバイアホール等を自動生成したものである。図８は、幅広の水平配線４１と、幅広の斜め配線４３との重複領域に、ひとつの集合接続パターンを生成した一例を示す。図８（ａ）は、ＣＡＤ上のレイアウト、図８（ｂ）は、図８（ａ）のレイアウトから上層の斜め配線の端部だけを取り出した図、図８（ｃ）は、下層の水平配線の端部だけを取り出した図である。
【００８０】
図８に示した配線終端レイアウトの自動設計方法では、まず幅広の水平配線４１を生成する。次いで水平配線４１と直交しない角度、たとえば４５°の角度を成して斜めに延びる幅広の斜め配線４３を生成する。水平配線４１と斜め配線４３との重複領域に集合接続パターン４５Ａを設定する。
【００８１】
図８（ｂ）および８（ｃ）に示すように、集合接続パターン４５Ａは、水平配線４１の端部の正方形領域で構成される下部メタル４１ａと、斜め配線４３の端部の長方形領域で構成される上部メタル４３ａと、上部メタル４３ａと下部メタル４１ａとを接続する複数のカット４７とを含む。複数のカット４７のひとつは必ず、水平配線４１の中心線４２と、斜め配線４３の中心線４４との交点４８に位置する。その他のカット４７は、好ましくは直交系配線グリッドの格子ポイントに位置する。
【００８２】
図８の例では、上部メタル４３ａが下部メタル４１ａに対して４５°回転した長方形であるが、いずれも直交ラインのみで生成できるので、データ量が少なくて済む。また、このレイアウト方法では、配線輪郭からはみ出る突起がほとんどなく、レイアウト上での削除処理がまったく必要ない。
【００８３】
集合接続パターン３５Ａにおいては、図８（ｂ）および８（ｃ）に示すように、４５°の回転配置によって、カットを打ち込むことのできないオーバーハング領域が上部メタル４３ａにも下部メタル４１ａにも生じる。しかし、重複領域内に設計ルールの許す最大数のカットを打ち込むことにより、図７の例に比べ、抵抗が減るという効果を有する。
【００８４】
図９は、第４実施形態の変形例に係る他の構造の集合接続パターンを用いた終端レイアウトを示す。まず、幅広の水平配線４１を生成する。次いで、幅広の斜め配線４３を、その端部が充分に水平配線４１の端部に重なるように生成する。水平配線４１と斜め配線４３との重複領域に、ひとつの正方形の集合接続パターン４５Ｂを生成する。図９の例では、図８に比べ、水平配線４１と斜め配線４３との重複領域がずっと広くとれる。ただし、その分、配線輪郭からはみ出る突起４６（図９（ａ））も大きくなる。
【００８５】
図９（ｂ）および９（ｃ）に示すように、集合接続パターン４５Ｂは、斜め配線４３の端部の正方形領域で構成する正方形の上部メタル４３ｂと、水平配線４１の端部の正方形領域で構成する正方形の下部メタル４１ｂと、上部メタル４３ｂと下部メタル４１ｂとを接続する複数のカット４７とを含む。カットは、重複領域内の交点４８を含む複数の格子ポイントに配置される。
【００８６】
図８の例に比較して、カットの数を多く取ることができ、抵抗をさらに低減することができる。配線輪郭からはみ出る突起４６が生じる分、集積度的には若干損失があるものの、この自動設計方法はＣＡＤ上で最も扱い易い正方形の接続パターンを生成できる点で優れている。
【００８７】
＜第５実施形態＞
図１０は、さらに他の構造の集合接続パターンを用いた終端レイアウトを示す。図１０に示す第５実施形態では、幅広の水平配線５１を生成し、幅広の斜め配線５３をその端部が水平配線５１の端部に充分重なるように生成し、水平配線５１の中心線４２と斜め配線５３の中心線５４との交点を含む重複領域に、平行四辺形の集合接続パターン５５を生成する。
【００８８】
図１０の例では、水平配線５１と斜め配線５３の双方に、斜線で示す不要な突起５６が、かなりの面積で生じる。このような突起５６は、配線リソースや結合容量に悪影響を及ぼす可能性があるので、レイアウト上で削除する。削除の結果、水平配線５１と斜め配線５３と終端部が平行四辺形の重複領域となる。この重複領域に集合接続パターン５５を生成する。集合接続パターン５５は、水平配線５１の中心線５２と、斜め配線５３の中心線５４とが交差する交点５８を含む複数箇所にカット５７を有する。カット５７は、好ましくは、平行四辺形の重複領域内の基準直交系のすべての格子ポイントに設定する。
【００８９】
第５実施形態による終端レイアウト方法によれば、削除処理を含む分、配線プログラムが複雑になるが、配線形状がすっきりし、結合容量などへの悪影響もない。平行四辺形の形状を有する接続パターン５５は、あらかじめプログラム上で作成しておく必要があるが、第４実施形態に較べ、重複面積もカット数も増える。結果として、抵抗が低減され、かつ確実に水平配線５１と斜め配線５３とが接続される。
【００９０】
＜第６実施形態＞
第１実施例〜第５実施例までは、水平配線と斜め配線とが異なる層にある場合の交差終端レイアウトの自動設計方法を示してきた。第６実施形態では、同じ層にある水平配線と斜め配線とを接合する場合の終端レイアウトの自動設計方法を示す。
【００９１】
図１１（ａ）において、最小線幅Ｗの水平配線６１を生成し、線幅が√２Ｗの最小線幅の斜め配線６３を生成する。ＣＡＤは水平配線６１の中心線６２と、斜め配線６３の中心線６４の交点６８を認識して、２つの配線が交わると認識する。この場合、レイアウト上で、同じ層の２つの配線が交点６８で単に交わるだけでなく、接合されることを示す必要がある。そこで、水平配線６１と斜め配線６３の重複領域に平面用の接続パターン６５Ａを設定する。この同層の配線を接合する接続パターンをターンバイアを呼ぶ。
【００９２】
図１１（ｂ）に示すように、水平配線６１の線幅がＷであり、斜め配線６３の線幅が√２Ｗなので、水平配線６１の端部の正方形領域６１ａは、斜め配線６３の端部の正方形領域６３ａに完全に含まれる。すなわち、２つの正方形だけでレイアウト上にターンバイア６５Ａを生成することができる。この結果、同層の斜め配線と基準直交配線とを終端部で接続する場合の設計方法が容易になる。
【００９３】
図１２は、同じ層で、同じ線幅の２つの配線がそれぞれの終端部で接合される場合の自動設計方法を示す。
【００９４】
図１２（ａ）において、線幅が√２Ｗの水平配線６７を生成し、同じく線幅が√２Ｗの斜め配線６３とを生成する。水平配線６７の中心線６９と、斜め配線６３の中心線６４との交点６８を含む重複領域に、ターンバイア６５Ｂを設定する。この場合、ターン接続パターン６５Ｂは、互いに４５°回転した同サイズの２つの正方形で形成される。ターンバイア６５Ｂを配線の接合部に設定することによって、ＣＡＤは２つの配線が同層で接続されることを認識する。ターンバイア６５Ｂは直交するラインのみで生成されるので、データ量が少なく、終端レイアウトが容易になる。
【００９５】
＜第７実施形態＞
第７実施形態では、上述した自動設計方法によるレイアウトに基づいて製造したマスクを用いて、斜め配線構造を半導体基板上に形成する例を示す。
【００９６】
図１３は、半導体基板上に設けられた半導体集積回路の一部（以下において、「セル」という。）７０の概略平面図である。セル７０のトランジスタ領域７２に、斜め配線７３と基準直交配線（水平配線７１を含む）とが混在する斜め配線構造が模式的に示されており、詳細な配線構造等は省略されている。
【００９７】
この斜め配線構造を作成するためには、前述した配線パターンの自動設計方法によって生成されたマスクパターンの設計データを、光露光装置、電子ビーム露光装置、Ｘ線露光装置等のパターンジェネレータの計算機に入力し、この設計データを用いて所定の露光用マスク（レチクル）を描画すればよい。レチクルは、工程や半導体集積回路の内容に応じて１０枚ないし数１０枚、もしくはそれ以上作成される。図１４は、このような複数枚のレチクルセットの一部から３枚のレチクルを取り出し、露光用マスクセット７５として示す。便宜上、各マスクのマスクパターンの一部のみを示す。
【００９８】
図１４に示したマスクセット７５は、第１マスク７５Ａ、第２マスク７５Ｂ、および第３マスク７５Ｃを含む。第１マスク７５Ａは、石英ガラス等のマスク基板上に、水平方向に延びる水平配線パターン（第１層配線）７６Ａとなる不透明パターン（遮光領域）７６Ａが、クロム（Ｃｒ）膜等により形成されている。第２マスク７５Ｂは、不透明領域中にバイアホールのカットパターンとなる開口部７６Ｂを有する。第３マスク７５Ｃは、水平配線パターンと４５°または１３５°の角度をなして斜め方向に延びる斜め配線パターン７６Ｃからなる不透明パターンを有する。第１、第２、第３のマスクを重ねた場合に、斜め配線パターン７６Ｃの終端部と、カットパターン７６Ｂの位置と、水平配線パターン７１Ａの終端部とが重なり合うように設計データが構成されている。
【００９９】
図１４に示すマスクセット７５を含む一連のマスクセット（レチクルセット）を用いて、図１３に示すような斜め配線構造を実現することができる。トランジスタ部や他の配線構造の形成のために、さらに他のマスクセットが必要であることは言うまでもないが、これらのマスクセットについては説明を省略する。
【０１００】
図１５は、このような斜め配線構造を有する半導体集積回路装置の一部を模式的に示す断面図である。斜め配線構造８０は、Ｓｉ基板９０上の第１層間絶縁膜９１の上に、水平方向または垂直方向に延びる基準直交配線８１と、基準直交配線８１の上部に位置する第２層間絶縁層９４と、第２層間絶縁層９４の上部に位置し、基準直交線配線８１と４５°または１３５°の角度を成して斜め方向に伸びる斜め配線からなる斜め配線層８３と、基準直交配線８１と斜め配線８３とを接続すべく、絶縁層８２を貫通して形成されたバイアホール８５と、バイアホールに埋めこまれた接続用導電部材とを含む。この接続用導電部材の水平断面形状は、水平断面を構成する各辺が、基準直交配線８１と上部の斜め配線８３のうち線幅の狭い方の配線（本実施形態では、基準直交配線８１）の配線方向と線幅方向に沿った矩形形状をしている。斜め配線層８３の上にはパッシベーション膜または第３層間絶縁膜９９が形成されている。
【０１０１】
バイアホール８５と接続用導電部材とで、接続用導電部を形成する。接続用導電部は、少なくとも、基準直交配線８１の長手方向の中心線と斜め配線８３の長手方向の中心線との交点を含む１以上の位置に形成され得る。
【０１０２】
なお、ここで第１、第２層間絶縁膜と称しているのは説明の便宜であり、実際はこの下にさらに別の層間絶縁膜や下層の金属配線膜が含まれてもかまなわい。
【０１０３】
図１６は、図１４に示すマスクセット７５を用いて、図１５の斜め配線構造８０を形成する工程を示す図である。
【０１０４】
（イ）まず、図１６（ａ）に示すように、酸化膜（ＳｉＯ２）等の層間絶縁膜９１に覆われたＳｉ基板９０上に、Ａｌ合金等の第１層金属膜９２をスパッタリングや真空蒸着により堆積する。さらにポジ型レジスト９３をスピンコートし、第１金属膜９２を覆う。
【０１０５】
（ロ）次に、このＳｉ基板９０を、ステッパ等の露光装置の露光ステージに配置し、水平配線パターンを有するレチクル（第１マスク）７５Ａを用いて、ポジ型レジスト９３を露光し、現像する。この結果、図１６（ｂ）に示すように、水平配線パターン部分のレジストが残る。
【０１０６】
（ハ）この状態のフォトレジストのパターンをマスクとして用いて、第１層金属膜９２を反応性イオンエッチング（ＲＩＥ）等によりエッチングし、その後、レジストを除去する。これにより、図１６（ｃ）に示すように水平配線８１が形成される。
【０１０７】
（ニ）次に、水平配線８１の上に、酸化膜、ＰＳＧ、ＢＰＳＧ等の第２層間絶縁膜をＣＶＤ法等により堆積する。そして図１６（ｄ）に示すように、第２層間絶縁膜９４を、ポジ型レジスト９５で覆う。ポジ型レジストの代わりにネガ型レジスト９５を用いる場合には、図１４（ｂ）に示す第２マスク７５Ｂは白黒を反転したマスクになることはもちろんである。
【０１０８】
（ホ）再び、露光装置の露光ステージにＳｉ基板９０を導入し、第２マスク７５Ｂを用いてカットパターンを露光、現像する。図１６（ｅ）に示すように、カットの開口パターンに対応するレジストだけが除去されたフォトレジストのパターンができる。カットの開講パターンの形状は、開講パターンを構成する各辺が、水平配線パターンと斜め配線パターンのうち線幅の狭い方の配線パターンの長手方向と幅方向に沿った矩形形状である。このフォトレジストをマスクとして、ＲＩＥ等のエッチングにより、第２層間絶縁膜９４にバイアホール９６が形成される。
【０１０９】
（ヘ）その後、ポジ型レジスト９５を除去し、図１６（ｆ）に示すように、ＣＶＤ法、スパッタリング法、真空蒸着法などを用いて、バイアホール９６の内部にタングステン（Ｗ）等の接続用導電部材を埋め込む。その後、化学機械研磨（ＣＭＰ）法等を用いて表面を平坦化する。
【０１１０】
（ト）図１６（ｇ）に示すように、第２層間絶縁膜９４および接続用導電部材の上に、Ａｌ合金等の第２層金属膜９７をスパッタリングや真空蒸着で形成する。さらにその上に、ポジ型レジスト９８をスピンコートする。
【０１１１】
（チ）ステッパで第３マスク７５Ｃを用いて斜め配線パターンを露光、現像する。その結果、斜め配線パターンに対応する部分のレジストが残る。この状態で第２金属膜９７をＲＩＥでエッチングして、図１６（ｈ）に示すように、斜め配線構造８０が形成される。この後、さらに酸化膜、ＰＳＧ、ＢＰＳＧ、窒化膜（Ｓｉ3Ｎ4）またはポリイミド膜等のパッシベーション膜（または第３層間絶縁膜）を斜め配線構造８０の上に、ＣＶＤ法などにより堆積する。
【０１１２】
なお、上記においては、第１層金属膜８１と第２層金属膜９７とを接続用導電部材で接続する例を示したが、第２層金属膜とその上の第３層金属膜、さらには第３層金属膜とその上の第４層金属膜等の他層の金属膜間の接続をしてもよいことはもちろんである。さらに、すでに述べたように、第１金属膜８１の下層の金属膜があってもよく、これらの下層の金属膜との接続も可能なことはもちろんである。
【０１１３】
また、露光用マスクセット７５を用いる半導体集積回路装置の製造方法を説明したが、露光用マスクセット７５を用いずに、前述した設計データで直接描画（ＤＳＷ）装置を駆動し、半導体ウエハ上に直接描画する方法を用いてもかまわない。
【０１１４】
また、第１金属膜８１と第２金属膜９７との少なくとも一方が銅（Ｃｕ）のダマスカス配線等、Ａｌ合金以外の配線であってもよいことは、本発明の趣旨から容易に理解できるものである。
【０１１５】
＜第８実施形態＞
図１７は、斜め配線によって構成されるクロックツリーを有する半導体集積回路１００の図である。
【０１１６】
半導体集積回路１００は、半導体チップのコーナーに位置するＰＬＬ（フェイズ・ロックド・ループ：Phase Locked Loop）１１０と、ＰＬＬ１１０からチップ中央に向けて基準直交座標軸に対して４５°の角度を成して斜め方向に延び、チップ中央で終端するメインクロック配線１０１と、メインクロック配線の終端Ｃから基準直交座標軸と４５°および１３５°の角度を成して斜め方向に向け左右対称に分岐するクロックツリー配線とを備える。図１７において、太字で示す数字１〜５は、クロックツリーの分岐階層を示す。
【０１１７】
具体的には、メインクロック配線１０１の終端Ｃから、メインクロック配線１０１と直交する方向に、第２分岐階層の斜め配線１０２が左右対称に延びる。斜め配線１０２の両端から、斜め配線１０２に直交する方向に、第３分岐階層の斜め配線１０３ａおよび１０３ｂが、メインクロック配線１０１の終端Ｃに関して左右対称に延びる。斜め配線１０３ａ、１０３ｂの両端からさらに、第４分岐階層の斜め配線１０４ａ〜１０４ｄが、メインクロック配線１０１に関して左右対称に延びる。以下、分岐階層が進むごとに、メインクロック配線に関して左右対称に分岐が延びていく。
【０１１８】
このような分岐構造を採用する結果、斜め配線で構成され、半導体チップ中央Ｃに対して左右対称なツリーがはりめぐらされる。図示はしないが、この斜め配線だけを用いたクロックツリーの下層では、直接セルと接続される基準直交配線が形成され、クロックツリーを構成する斜め配線の端部は、上述した終端レイアウトの自動設計方法に基づき、下層の基準直交配線とバイアホールを介して接続される。
【０１１９】
斜め配線のみを用いたクロックツリーにおいて、原則として、同じ分岐階層の配線は、必ず同一の層に属する。したがって、第４分岐階層にある４本の斜め配線１０４ａ〜１０４ｂは、すべて同一の層に属する。分岐階層が異なるが、同一方向に延びる配線同士は、同一の層に属してもよいし、別の層であってもよい。図１７の例では、第３分岐階層の斜め配線１０３と、同方向に延びる第５分岐階層の斜め配線１０５とは、同層に形成することも、異層に形成することも可能である。
【０１２０】
このような斜め配線を用いる最大の効果は、負荷容量等の設計上のバランス計算が容易になる点にある。また、プロセス変動に伴うクロックディレイのバラツキも小さく抑えることができる。さらに、同じ分岐階層を同じ層に配し、左右対称とすることによって、配線層によるばらつきを排除し、分岐ごとに負荷容量のバランスをとりつつ、２点間におけるクロックの遅延を短縮することが可能になる。
【０１２１】
なお、図示はしていないが、分岐階層が進むにつれて、エルモアの配線遅延計算式に基づいて配線幅を狭くする。
【０１２２】
このような構成により、負荷容量を押さえ、より高速に、かつばらつきの少ない高性能の半導体集積回路を実現することが可能になる。
【０１２３】
＜第９実施形態＞
図１８は、第８実施形態で説明したクロックツリーをさらに大規模な半導体集積回路に適用する例を示す。半導体集積回路２００は、回路端部に位置し、比較的低周波（数百ＭＨｚ）のグローバルクロックを供給するメインＰＬＬ２１０と、メインＰＬＬ２１０から延びるグローバルクロック配線２１２と、複数のランダムブロック２３０Ａ、２３０Ｂとを備える。各ランダムブロック２３０は、グローバルクロック配線２１２に接続されるクロックドライバセル（第８実施形態ではＤＬＬ（ディレイ・ロックド・ループ：Delay-locked Loop）２２０と、斜め配線で構成されるクロックツリーとを備える。
【０１２４】
メインＰＰＬ２１０は、このＰＰＬ２１０を搭載する半導体集積回路装置以外の集積回路装置とのクロックの位相を調整する。このＰＰＬ２１０から、チップを横断する基本クロックであるグローバルクロックが、チップ内部の回路ブロックまたはランダムブロック（複数の論理回路モジュールから成る、設計者等により分割作成された部分的な回路の集合）へ供給される。各ランダムブロックに設けられたＤＬＬ２２０は、比較的低周波のグローバルクロックを高周波（数ＧＨｚ）のローカルクロックに変換し、関連のクロックツリーを介してランダムブロック内部に高周波クロックを供給する。
【０１２５】
第９実施形態においても、図示はしないが、各ブロック２３０のクロックツリーは、下層の基準直交配線とバイアホールを介して接続されている。すなわち、クロックツリーを構成する斜め配線の終端部は、上述した自動設計方法によって生成された配線レイアウトに基づいて、基準直交配線の終端部と確実に接続されている。
【０１２６】
ＬＳＩの微細化が進むにつれて、配線の抵抗及び容量が遅延に対して大きな影響を及ぼすことは説明したとおりであるが、従来のチップの一括の同期設計（すなわち単一のクロック設計）では、たとえば１０ｍｍ四方のチップを一括して同期させるためには、数百ＭＨｚの速度が限度となる。これ以上の設計をしたいならば、クロック配線の厚さを、標準の信号線の数十倍〜数百倍にする必要がある。これはプロセス的に製造が難しいうえに、ＣＡＤ上で扱うこと自体が困難である。
【０１２７】
そこで、第９実施形態のように、グローバルクロックを比較的低い周波数で送り、ローカルの各ブロック２３０で高周波で同期させて動作させることにより、従来のチップサイズで、より高速の動作が実現できる。また、クロックツリーを左右対称の斜め配線だけで構成しているので、遅延が少ない。
【０１２８】
また、図１８の構成では、グローバルクロック配線２１２の両側に各ランダムブロック２３０が配置されているので、各ランダムブロック２３０のＤＬＬを回路の端部に配置することができ、電圧供給が容易になる。
【０１２９】
図１９は、図１８に示す半導体集積回路の変形例を示す。半導体集積回路３００は、ＰＬＬ３１０を回路のコーナーに配置し、グローバルクロックを供給するグローバルクロック配線３１２を斜めに走らせている。通常、グローバルなクロックを供給するグローバルクロック配線３１２には遅延が付きやすい。この部分の遅延を解消し、各ランダムブロック３３０にほぼ同時に、かつ迅速にグローバルクロックを供給するために、グローバルクロック配線３１２を斜めにチップ中央まで走らせ、各ランダムブロックのＤＬＬ３２０を中央部にかためて配置した。ＤＬＬ３２０へは、専用の領域パッド（図示はしないがチップ上面に設けてある）から電源を供給する。
【０１３０】
グローバルクロック配線３１２を斜め配線にしたことにより、グローバルクロックの周波数自体を上げることができ、いっそう高速の動作が可能になる。
【０１３１】
＜第１０実施形態＞
図２０は、斜め配線を用いたクロックメッシュを有する半導体集積回路の例を示す。半導体集積回路４００は、チップのコーナーに配置されるＰＬＬ４１０と、斜め配線を用いて構成され、チップのほぼ全域に渡ってはりめぐらされるクロックメッシュ４２０とを備える。
【０１３２】
一般に、メッシュ構造のクロック供給線はプロセスばらつきに強く、全体的に遅延によるばらつきを低減することができる。第１０実施形態では、斜め配線を用いたクロックメッシュなので、従来の水平および垂直方向の基準直交配線を用いたメッシュに比べ、さらにクロックの遅延短縮効果がある。
【０１３３】
図示はしないが、斜め配線によるクロックメッシュの下層には、直接セルと接続される基準直交配線層が設けられている。クロックメッシュを構成する斜め配線と下層の基準直交配線とは、上述の自動設計方法によって生成された終端レイアウトに基づき、バイアホールを介して接続される。
【０１３４】
＜第１１実施形態＞
図２１は、図２０に示すクロックメッシュをさらに大規模な半導体集積回路に適用した例を示す。半導体集積回路５００は、回路端部に位置し、比較的低周波（数百ＭＨｚ）のグローバルクロックを供給するメインＰＬＬ５１０と、メインＰＬＬ５１０から延びるグローバルクロック配線５１２と、複数のランダムブロック５３０Ａ、５３０Ｂとを備える。各ランダムブロック５３０は、グローバルクロック配線５１２に接続されるクロックドライバセル（第１１実施形態ではＤＬＬ）５２０と、斜め配線で構成されるクロックメッシュ５４０とを備える。各ＤＬＬ５２０は、比較的低周波のグローバルクロックを高周波（数ＧＨｚ）のローカルクロックに変換し、関連のクロックメッシュ５４０を介してランダムブロック内部に高周波クロックを供給する。
【０１３５】
図示はしないが、各ランダムブロック５３０内部では、クロックメッシュ５４０の下層に、セルと接続される基準直交配線が設けられ、上述した自動設計方法によって生成される終端レイアウトに基づき、所定位置のバイアホールを介して接続される。
【０１３６】
各ブロック５３０では、ＤＤＬ５２０のより、送られてきたグローバルクロックを高周波で同期させ、遅延のばらつきのほとんどない斜め配線のクロックメッシュを介して各サイトへ信号を供給する。したがって、装置の高速動作が実現できる。
【０１３７】
図２１において、垂直に走るグローバルクロック供給配線５１２を、図１９に示すようにチップを横切って斜めに走らせてもよい。この場合は、グローバルクロックの周波数自体を上げることができ、いっそう高速の動作が可能になる。
【０１３８】
＜第１２実施形態＞
図２２は、クロックメッシュ構造を用いた半導体集積回路の更に別の例を示す。半導体集積回路６００は、チップのコーナーに配置され、比較的駆動力の大きいルートドライバ６１０と、ルートドライバ６１０からチップを横切って斜めに延びるメインクロック供給配線６１２と、チップ全体にわたってはりめぐらされたクロックメッシュ６３０と、メインクロック供給配線６１２に接続され、クロックメッシュを構成する斜め配線を駆動する複数のサブドライバ６２０を有する。
【０１３９】
この構成によれば、複数のサブドライバによって各々の斜め配線を駆動するので、遅延が小さく、論理ＬＳＩにおいて一番問題となるクロック信号のスキューを小さくすることができる。また、製造上のばらつきも小さい。
【０１４０】
＜第１３実施形態＞
図２３は、クロックメッシュ構造を用いた半導体集積回路のさらに別の例を示す。半導体集積回路７００は、チップの端部に配置され、比較的駆動力の大きいルートドライバ７１０と、ルートドライバ７１０からチップ周辺に沿って延びるメインクロック供給配線７１２と、チップ全体にわたってはりめぐらされるクロックメッシュ７３０と、メインクロック供給配線７１２に接続され、クロックメッシュを構成する斜め配線を駆動する複数のサブドライバ７２０を有する。
【０１４１】
半導体集積回路７００の特徴は、サブドライバ７２０をチップ周辺部に配置した点にある。図２２の例ではノイズ源になり得るサブドライバ６２０をチップ中央部に配置したが、第１３実施形態では、ノイズ源を周囲に配置したので、電圧ドロップが起こりにくいという効果がある。電圧ドロップが起きると、チップ中央部と周辺部とでパフォーマンスに差がでるので、図２３の構成は、均一なパフォーマンスを達成できる点でも優れている。
【０１４２】
＜第１４実施形態＞
図２４は、本発明の自動設計方法を実行する自動設計装置の概略構成図である。自動設計装置１０００は、自動設計プログラムを格納するプログラム記憶部１００３と、レイアウトデータを格納するデータ記憶部１００５と、自動設計処理を制御する処理制御部１００７と、自動設計したレイアウトを表示するレイアウト表示部１００９と、パターン図などを入力する入力装置１０１１と、自動設計により生成したレイアウトを出力する出力装置１０１３とを備える。
【０１４３】
処理制御部１００７は、デザインルールや電気的ルールをチェックするルールチェッカ１０２１と、レイアウトデータの伝達経路や迂回経路を自動選択する自動ルーティング１０２３と、作成図を編集する図面エディタ１０２５とを有する。
【０１４４】
データ記憶部１００５は、すでに作成済みの回路図や、種々のライン、種々の形状の接続パターンを格納する。
【０１４５】
プログラム記憶部１００３は、２次元平面上の配線レイアウトを行い、異層間あるいは同層間の配線を接続する接続パターンを所望の位置に設定することによってレイアウトパターンを自動設計するためのプログラムを格納する。このプログラムは、磁気ディスク、光ディスク、光磁気ディスク、磁気テープなど（具体的には、フロッピーディスク、ＣＤ−ＲＯＭ、ＭＯディスク、カセットテープなど）にいったん格納し、その後プログラム記憶部１００５に格納するようにしてもよい。上記の自動設計プログラムは、第１の線幅で所定方向に延びる第１ラインと、第２の線幅で前記第１ラインに対して直交しない角度で斜めに延びる第２ラインとを処理制御部１００７に生成させるステップと、前記第１ラインの終端と第２ラインの終端とが重なり合う重複領域を検出させ、第１ラインの長手方向の中心線と第２ラインの長手方向の中心線との交点を検出させるステップと、検出した重複領域の形状に応じてデータ記憶部１００５から接続パターンを読み出し、読み出した接続パターンを交点に設定させるステップを少なくとも含む。
【０１４６】
図２５は、プログラム記憶部１００５に格納されたプログラムに基づいて処理制御部１００７を動作させることにより実行されるライン終端処理のフローチャートである。
【０１４７】
処理制御部１００７において、まずステップＳ２００１で、図２４の入力装置１０１１を介して入力された情報に基づき、第１ラインおよび第２ラインを生成する。第１ラインはたとえば基準直交座標軸に沿って延びるラインであり、第２ラインは、第１ラインと直交しない角度で斜め方向に延びるラインである。ステップＳ２００３で、処理制御部１００７は、第１ラインおよび第２ラインの終端部が重なり合う重複領域を検出し、さらにステップ２００５で、重複領域内での第１ラインおよび第２ラインの交点を検出する。
【０１４８】
ステップＳ２００７で、入力装置１０１１から入力された情報に基づき、第１ラインと第２ラインとが、異なる層のラインかどうかを判断する。異なる層のラインではない場合（すなわち、同じ層に形成されるラインである場合）は、ステップＳ２００９に進み、重複領域の交点にターンＶＩＡを設定する。これにより、レイアウト上で、第１ラインと第２ラインとが同層で接続されるべきラインであることが示される。ステップＳ２００７で、第１ラインおよび第２ラインが異なる層のラインであると判断された場合は、ステップＳ２００３で検出した重複領域の形状に応じた接続パターンを、図２４に示すデータ記憶部１００５から読み出し、交点に設定する。たとえば、検出した重複領域が、最小線幅同士の終端部で形成される矩形領域である場合は、基本バイアを読み出して、交点に設定する。重複領域が、最小線幅同士の終端部で形成される平行四辺形領域である場合は、あらかじめデータ記憶部１００５に格納してある平行四辺形の接続パターンを読み出して設定する。また、第１ラインおよび第２ラインが幅広ラインである場合は、その重複領域の形状に応じた集合バイアを読み出して設定することができる。
【０１４９】
単独の矩形形状の基本バイア、あるいは矩形の基本バイアを複数用いた集合バイアは、直交するラインだけを組み合わせた生成した接続パターンなので、データ量が少なく、読み出し、設定時間が短縮される。
【０１５０】
また、図示はしないが、ステップＳ２０１１で重複領域の形状に応じた接続パターンを設定したあと、はみ出し部分の削除要求があるかないかを判断して、削除要求がある場合に、重複領域からはみ出た部分を削除するステップを組み込んでもよい。
【０１５１】
このようなプログラムで処理された斜めラインを含むレイアウトデータは、レイアウト表示部１００９で確認できる。レイアウトデータは描画装置（パターンジェネレータ）に入力され、描画装置により各層ごとのマスクパターンが形成される。このようにして形成された一定枚数のマスク（レチクル）からなるマスクセットを使用し、ステッパなどの露光装置によるフォトリソグラフィ工程を経て、半導体集積回路が形成されることになる。
【０１５２】
以上、図面を参照して良好な実施形態に基づいて本発明を説明してきたが、本発明は上記の実施形態に限定されず、実施形態相互の組み合わせも必要に応じて可能である。特に、第１〜第６実施形態で述べた種々の設計データを用いた配線構造を、第７実施形態で述べた半導体集積回路装置の配線構造に適用することが可能である。
【０１５３】
また、半導体集積回路内におけるランダムブロックの配置やＤＬＬの位置は、周波数変換できる位置であれば任意の場所に設定できる。
【０１５４】
【発明の効果】
以上説明したように、本発明の終端レイアウトの自動設計方法によれば、同層の配線に関しては、ほとんどを直交データで設計できるので、データ量を低減できる。
【０１５５】
また、ＣＡＤでの計算量を軽減できるとともに、設計ルールの検証が容易になる。
【０１５６】
本発明のマスクセットによれば、各マスク内のパターンのほとんどを直交データで作成することができ、異層間でのパターンの整合性を向上することができる。
【０１５７】
本発明の斜め配線構造を有する半導体集積回路装置によれば、遅延を効果的に低減することができる。
【０１５８】
本発明の斜め配線のクロック供給構造を用いた半導体集積回路によれば、クロックの供給に斜め配線を用いているので、プロセスのばらつきや、異層間の容量の相違の影響を受けにくいので、クロック信号のスキューを低減することができる。
【０１５９】
また、本発明の半導体集積回路によれば、一般に比較的低い周波数で駆動されるグローバルクロック自体の周波数を上げることがでる。さらに、各ブロックごとに、低周波を高周波に変換して、斜め配線によるクロック供給網を用いてローカルクロックを供給するので、回路全体としての遅延を大幅に短縮することができる。
【０１６０】
本発明のプログラムを記録した記録媒体を用いることによって、少ないデータ量で、斜めラインの終端処理を効率的に行うことが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る自動設計方法によって生成された最小線幅での斜め配線の終端レイアウトを示す平面図である。
【図２】本発明の第１実施形態に係る自動設計方法を説明するための図であり、図２（ａ）は斜め配線と水平配線との分解平面図、図２（ｂ）および２（ｃ）はそれぞれ、接続パターンの形状を示す上面図および側面図である。
【図３】本発明の第１実施形態に係る自動設計方法によって生成された最小線幅での斜め配線の終端レイアウトの別の例を示す平面図であり、図３（ａ）は、不要部分の削除前、図３（ｂ）は不要部分の削除後の図である。
【図４】図３の終端レイアウトに使用される接続パターンの形状を示す図であり、図４（ａ）は上面図、図４（ｂ）は側面図である。
【図５】本発明の第２実施形態に係る自動設計方法によって生成された異なる線幅での斜め配線の終端レイアウトを示す平面図である。
【図６】本発明の第２実施形態に係る自動設計方法によって生成された異なる線幅での斜め配線の終端レイアウトの別の例を示す平面図である。
【図７】本発明の第３実施形態に係る自動設計方法によって生成された幅広線幅での斜め配線の終端レイアウトを示す平面図であり、図７（ａ）は斜め配線と水平配線との交差終端部を示す図、図７（ｂ）は斜め配線と水平配線との分解平面図である。
【図８】本発明の第４実施形態に係る自動設計方法によって生成された幅広線幅での斜め配線の終端レイアウトを示す平面図であり、図８（ａ）は斜め配線と水平配線との交差終端部を示す図、図８（ｂ）および８（ｃ）は、図８（ａ）のレイアウトで使用される接続パターンの形状を示す分解平面図である。
【図９】本発明の第４実施形態に係る自動設計方法によって生成された幅広線幅での斜め配線の終端レイアウトの別の例を示す平面図であり、図９（ａ）は斜め配線と水平配線との交差終端部を示す図、図９（ｂ）および８（ｃ）は、図９（ａ）のレイアウトで使用される接続パターンの形状を示す分解平面図である。
【図１０】本発明の第５実施形態に係る自動設計方法によって生成された幅広線幅での斜め配線の終端レイアウトを示す平面図であり、図１０（ａ）は斜め配線と水平配線との交差終端部を示す図であり、図１０（ｂ）は、図１０（ａ）のレイアウトで使用される接続パターンの形状を示す平面図である。
【図１１】本発明の第６実施形態に係る自動設計方法によって生成された同層での斜め配線の終端レイアウトを示す平面図であり、図１１（ａ）は同層にある斜め配線と水平配線との交差終端部を示す図、図１１（ｂ）は、斜め配線と水平配線との分解平面図である。
【図１２】本発明の第６実施形態に係る自動設計方法によって生成された同層での斜め配線の終端レイアウトの別の例を示す平面図であり、図１２（ａ）は同層の斜め配線と水平配線との交差終端部を示す図、図１２（ｂ）は斜め配線と水平配線との分解平面図である。
【図１３】本発明の自動設計方法による斜め配線の終端レイアウトに基づいて作成される半導体集積回路装置の一部を示す概略平面図である。
【図１４】本発明の自動設計方法によって生成された配線パターンに基づいて製造された、本発明の第７実施形態に係る露光用マスクセットの図である。
【図１５】斜め配線構造を有する半導体集積回路装置の一部を模式的に示す断面図である。
【図１６】図１５に示す斜め配線構造の形成工程を示す図である。
【図１７】本発明の第８実施形態に係る斜め配線で構成されたクロックツリーを有する半導体集積回路の平面図である。
【図１８】本発明の第９実施形態に係るさらに大規模な半導体集積回路の平面図であり、図１７に示す斜め配線のクロックツリーを各ブロックに使用した例を示す図である。
【図１９】図１８に示す半導体集積回路の別の例を示す平面図である。
【図２０】本発明の第１０実施形態に係る斜め配線を用いたクロックメッシュを有する半導体集積回路の平面図である。
【図２１】本発明の第１１実施形態に係るさらに大規模な半導体集積回路の平面図であり、図２０に示す斜め配線のクロックメッシュを各ブロックに使用した例を示す図である。
【図２２】本発明の第１２実施形態に係る斜め配線構造を用いたクロックメッシュを有する半導体集積回路の平面図である。
【図２３】本発明の第１３実施形態に係る斜め配線構造を用いたクロックメッシュを有する半導体集積回路の平面図である。
【図２４】本発明の自動設計方法を実行する自動設計装置の概略ブロック図である。
【図２５】図２４に示す自動設計装置を用いて本発明の自動設計方法を実行するプログラムの処理手順を示すフローチャートである。
【図２６】従来の自動設計方法で生成された最小線幅での基準直交ラインの終端レイアウトを示す平面図である。
【図２７】従来の自動設計方法で生成された幅広線幅での基準直交ラインの終端レイアウトを示す図である。
【符号の説明】
１１、２１、３１、４１、５１、６１、７１、８１  水平配線
１３、２３、３３、４３、５３、６３、７３、８３  斜め配線
１５Ａ、１５Ｂ、２５Ａ、２５Ｂ、３５、４５Ａ、４５Ｂ、５５  接続パターン
６５Ａ、６５Ｂ  ターンバイア
１７、２７、３７、４７、５７  カット
７５  マスクセット
８０  斜め配線構造
８５  バイアホール
７０、１００、２００、３００、４００、５００、６００、７００  半導体集積回路
１０１  ６１２、７１２  メインクロック供給配線
１１０、２１０、３１０、４１０、５１０  ＰＬＬ
２１２、３１２、５１２  グローバルクロック供給配線
２２０、３２０、５２０  ＤＬＬ
２３０、３３０、５３０  ランダムブロック
４２０、５４０、６３０、７３０  クロックメッシュ
６１０、７１０  ルートドライバ
６２０、７２０  サブドライバ
１０００  自動設計装置
１００３  プログラム記憶部
１００５  データ記憶部
１００７  処理制御部
１００９  レイアウト表示部
１０１１  入力装置
１０１３  出力装置
【図１】
0003822009.tif 000002
【図２】
0003822009.tif 000003
【図３】
0003822009.tif 000004
【図４】
0003822009.tif 000005
【図５】
0003822009.tif 000006
【図６】
0003822009.tif 000007
【図７】
0003822009.tif 000008
【図８】
0003822009.tif 000009
【図９】
0003822009.tif 000010
【図１０】
0003822009.tif 000011
【図１１】
0003822009.tif 000012
【図１２】
0003822009.tif 000013
【図１３】
0003822009.tif 000014
【図１４】
0003822009.tif 000015
【図１５】
0003822009.tif 000016
【図１６】
0003822009.tif 000017
【図１７】
0003822009.tif 000018
【図１８】
0003822009.tif 000019
【図１９】
0003822009.tif 000020
【図２０】
0003822009.tif 000021
【図２１】
0003822009.tif 000022
【図２２】
0003822009.tif 000023
【図２３】
0003822009.tif 000024
【図２４】
0003822009.tif 000025
【図２５】
0003822009.tif 000026
【図２６】
0003822009.tif 000027
【図２７】
0003822009.tif 000028