(57)【特許請求の範囲】
【請求項１】
ＥＦＭ信号をチャンネルクロックのｎ（但し、ｎは正の整数）倍のストラテジクロックに従って所定期間遅延させる第１の遅延回路と、前記第１の遅延回路からの出力信号をストラテジクロックの１／４周期の遅延時間に対応して遅延させる第２の遅延回路と、前記第１の遅延回路からの出力信号と前記第２の遅延回路からの出力信号を入力しライトストラテジ補正量の情報に応じてどちらか一方を選択して出力する選択回路と、を備えたことを特徴とするパルス幅制御回路。
【請求項２】
前記第１の遅延回路は、ストラテジクロックの立上りで動作する第１のＤフリップフロップと、ストラテジクロックの立下りで動作する第２のＤフリップフロップと、前記第１及び第２のＤフリップフロップからの出力信号を入力しライトストラテジ補正量の情報に応じてどちらか一方を選択して出力する選択回路と、を備えることを特徴とする請求項１に記載のパルス幅制御回路。
【請求項３】
前記ライトストラテジ補正量の情報はＥＦＭ信号の３Ｔ〜１１Ｔのピットまたはスペースに対して生成されることを特徴とする請求項１又は２に記載のパルス幅制御回路。
【請求項４】
前記第２の遅延回路は複数の書き込み速度に応じた遅延量が選択可能に構成され、書き込み速度に応じて遅延量が選択されることを特徴とする請求項１乃至３のいずれかに記載のパルス幅制御回路。
【請求項５】
前記第２の遅延回路はストラテジクロックの１／４、２／４、３／４周期の遅延量が選択可能に構成され、前記第１の遅延回路は、ストラテジクロックの立上りで動作する第１のＤフリップフロップからなることを特徴とする請求項１に記載のパルス幅制御回路。
【請求項６】
請求項１乃至５のいずれかに記載のパルス幅制御回路で構成され、メディアの種類及び／又は回転速度に応じた選択信号が前記選択回路に与えられＥＦＭ信号に対応するピットマークをディスクに記録する記録装置に出力信号を送出して、ピットマークの記録タイミングが調整可能に構成されたことを特徴とするディスク記録装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
記録可能な光ディスクにデータを書き込む際にＥＦＭ信号に補正をかけるパルス幅制御回路及びディスク記録装置においてこのパルス幅制御回路を利用してピットマークの記録タイミングを調整可能にしたディスク記録装置に関する。
【０００２】
【従来の技術】
記録可能な光ディスクにおいては、データの書き込み時にはデータをＥＦＭ変調したものが用いられる。この書き込みデータはＥＦＭ信号と呼ばれ、チャンネルクロックに同期した信号である。また、チャンネルクロックは標準速で４．３２１８ＭＨｚであり、２倍速では、８．６４３６ＭＨｚ、８倍速では３４．５７４４ＭＨｚになる。
【０００３】
ＥＦＭ信号は３〜１１Ｔ（１Ｔは１チャンネルクロック）のピットパターンで形成されるが、３〜１１Ｔのライトパルスをそのまま照射してもディスク上に記録された信号は再生時に品質の良い信号が読み出せない。
【０００４】
このため、３〜１１Ｔのライトパルスに対し、いわゆるオレンジブックに記載されたライトストラテジによりライトパルスを補正したのち、照射してやることにより、最適な品質の良い再生信号を得ることができる。
【０００５】
また、データを記録するメディアの種類やディスクの回転速度が異なる場合に記録状態が変化することからそれぞれに応じたライトストラテジ補正を行う必要がある。それぞれについてＥＦＭ信号の前縁を適当なだけ遅らせ、パルス幅を短くし、メディア上のピットマークが適切になるようにする必要がある。
【０００６】
一般に、ＥＦＭ信号にライトストラテジ補正を実現する方法として、チャンネルクロックより高速なクロックであるストラテジクロックを生成し、このストラテジクロックにより動作するＤフリップフロップによりＥＦＭ信号を遅延シフトさせる方法がある。ストラテジクロックとしてはチャンネルクロックのｎ倍のものを良く利用し、ｎ＝８とすると、ストラテジクロックはチャンネルクロックの８倍であり、分解能は１／８となる。また、ストラテジクロックの両エッジを使用すると１／１６で制御できる。書き込み速度が８倍速の場合、チャンネルクロックは３４．５７４４ＭＨｚであり、ストラテジクロックは２７６．５９５２ＭＨｚになる。
【０００７】
しかしながら、書き込み速度が高速になると、チャンネルクロック周期が短くなるために、記録状態のバラツキ誤差が大きくなることから、ライトストラテジ補正を高分解能に制御する必要がでてくる。これを実現するためにはより高速のクロックをストラテジクロックとして用いればよいが、さらに高速のクロックを用いると、Ｄフリップフロップによるシフトの段数の増加やセレクト回路などの増加により回路規模が増大する。加えて、高速のクロックを使用する影響で消費電力等も増加する回路になる。
【０００８】
このＥＦＭ信号のストラテジ補正について、高速クロックを用いることなく高精度なパルス幅制御を実現する方法が、特開平１１−２７３２５３号公報に提案されている。
【０００９】
この方法は、遅延セルを複数段使用することによりチャンネルクロック以下の分解能を実現するものであり、分解能は使用する段数により決定される。例えば、１６段使用すると１／１６Ｔの分解能となる。しかしながら、このものにおいては、分解能をあげるために遅延セルの段数を多くする必要があり、回路規模が大きくなる。
【００１０】
【発明が解決しようとする課題】
また、ストラテジクロックのデューティは周期が短くなる（高速書き込み）ほど崩れやすくなる。この場合、ストラテジクロックの両エッジを使用する方法だと、等間隔でＥＦＭ信号に対してライトストラテジ補正がかけられなくなるという問題もある。
【００１１】
さらに、ライトストラテジ補正をさまざまな記録状態に応じて適切にかけるためには、ＥＦＭ信号の３Ｔ〜１１Ｔの各ピット長に対してストラテジ量を個別に設定することができる必要がある。また、ピットの前後のスペース長によってもストラテジ量を変化させることが出来る必要がある。
【００１２】
この発明は、上述した従来の問題点に鑑みなされたものにして、簡単な回路構成で高精度なパルス幅制御を実現することを目的とする。即ち、ストラテジクロックだけを使用した回路で実現できる分解能のさらに倍の分解能でライトストラテジを制御できることを目的とする。
【００１３】
【課題を解決するための手段】
この発明は、ＥＦＭ信号をチャンネルクロックのｎ（但し、ｎは正の整数）倍のストラテジクロックに従って所定期間遅延させる第１の遅延回路と、前記第１の遅延回路からの出力信号をストラテジクロックの１／４周期の遅延時間に対応して遅延させる第２の遅延回路と、前記第１の遅延回路からの出力信号と前記第２の遅延回路からの出力信号を入力しライトストラテジ補正量の情報に応じてどちらか一方を選択して出力する選択回路と、を備えたことを特徴とする。
【００１４】
上記のように、ストラテジクロックを所定時間遅延させる第１の遅延回路とストラテジクロックの１／４周期分の遅延時間を持つ第２の遅延回路を組み合わせることにより、ストラテジクロックだけを使用した回路で実現できる分解能のさらに倍の分解能でライトストラテジを制御できる。
【００１５】
また、この発明は、前記第１の遅延回路を、ストラテジクロックの立上りで動作する第１のＤフリップフロップと、ストラテジクロックの立下りで動作する第２のＤフリップフロップと、前記第１及び第２のＤフリップフロップからの出力信号を入力しライトストラテジ補正量の情報に応じてどちらか一方を選択して出力する選択回路と、で構成することができる。
【００１６】
また、この発明は、前記ライトストラテジ補正量の情報はＥＦＭ信号の３Ｔ〜１１Ｔのピットまたはスペースに対して生成する。
【００１７】
上記したように構成することで、第２の遅延回路の制御をＥＦＭ信号の３Ｔ〜１１Ｔのピットまたはスペースに対して制御が可能である。これは従来のストラテジクロックのみで高分解能を実現していた回路と同様の構成・方法で遅延セルの制御用セレクト信号を得ることができるためで、各ピットまたはスペース長に対してストラテジ補正量を設定できることから、適切なＥＦＭ信号を記録することが出来るようになる。
【００１８】
また、この発明は、前記第２の遅延回路は複数の書き込み速度に応じた遅延量が選択可能に構成され、書き込み速度に応じて遅延量を選択するように構成すればよい。
【００１９】
上記したように、第２の遅延回路の遅延量を選択可能にすることにより、書き込み速度に合わせた適切な遅延量（ストラテジクロックの１／４周期）を設定できるようになる。即ち、書き込み速度が異なる時、チャンネルクロックが変化することよりチャンネルクロックのｎ倍であるストラテジクロックも変化する。このため、遅延セルの遅延量も複数選択できるようすることで、書き込み速度に対して適切な遅延量を選択できる。
【００２０】
また、この発明は前記第２の遅延回路はストラテジクロックの１／４、２／４、３／４周期の遅延量が選択可能に構成され、前記第１の遅延回路は、ストラテジクロックの立上りで動作する第１のＤフリップフロップで構成することが出来る。
【００２１】
ストラテジクロックの２／４周期の遅延量を選択することによりストラテジクロックの立下りで動作するＤフリップフロップを使用しなくても良くなり上記問題を回避することができる。
【００２２】
また、この発明のディスク記録装置は、上記したいずれかに記載のパルス幅制御回路で構成され、メディアの種類及び／又は回転速度に応じた選択信号が前記選択回路に与えられＥＦＭ信号に対応するピットマークをディスクに記録する記録装置に出力信号を送出して、ピットマークの記録タイミングが調整可能に構成されたことを特徴とする。
【００２３】
【発明の実施の形態】
以下、この発明の実施形態につき図面を参照して説明する。図１は、この発明のパルス幅制御回路の実施形態を示すブロック図である。この発明は、ストラテジクロックと遅延回路を用いて高分解能でライトストラテジを制御するものである。
【００２４】
チャンネルクロックで同期しているＥＦＭ信号はストラテジクロックの立上りで動作する図示しないＤフリップフロップで構成されたシフト回路により期待する設定分だけ遅延された状態でＥＦＭ信号となり、図１に示すＥＦＭ信号としてこの発明のパルス幅制御回路に与えられる。ＥＦＭ信号はストラテジクロックの立上りで動作する第１の遅延回路としてのＤフリップフロップ１１のデータとして入力される。
【００２５】
入力されたＥＦＭ信号はストラテジクロックの立上りで動作するＤフリップフロップ１１のデータとしてラッチされる。このＤフリップフロップ１１より出力された信号（ａ）は、ストラテジクロックの立下りで動作する第１の遅延回路としてのＤフリップフロップ１２に与えられると共に、セレクタ１３に与えられる。Ｄフリップフロップ１２からの出力（ｂ）もセレクタ１３に与えられる。
【００２６】
立上りで動作するＤフリップフロップ１１と立下りで動作するＤフリップフロップ１２との両方の出力がセレクタ１３に入力される。このセレクタ１３は後述するようにライトストラテジ補正量の情報に基づくセレクト信号ＳＥＬ１より一方の出力を選択する。セレクタ１３の出力（ｃ）は次に第２の遅延回路としての遅延回路１４を通る経路と通らない経路に分かれ、この両方の経路を通った信号（ｃ）（ｄ）がセレクタ１５に入力される。この遅延回路１４はストラテジクロックの１／４周期の遅延時間を有する。このセレクタ１５は後述するようにライトストラテジ補正量の情報に基づく信号ＳＥＬ０より一方の出力を選択し、信号（ｅ）を出力する。
【００２７】
セレクタ１３、１４のセレクト信号ＳＥＬ０、ＳＥＬ１により、それぞれ異なるストラテジ量がついた信号が選択される。ＳＥＬ１が”０”の場合には、セレクタ１３はＤフリップフロップ１１の信号（ａ）を選択して出力し、ＳＥＬ１が”１”の場合には、セレクタ１３はＤフリップフロップ１２の信号（ｂ）を選択して出力する。また、ＳＥＬ０が”０”の場合には、セレクタ１５はセレクタ１３の信号（ｃ）を選択して出力し、ＳＥＬ０が”１”の場合には、セレクタ１５は遅延回路１４の信号（ｄ）を選択して出力する。このようにセレクタ１３、１５の組み合わせにより出力される波形は図２の様になり、遅延回路１４を使用することにより分解能が倍になっていることがわかる。
【００２８】
ここで、今、ストラテジクロックはチャンネルクロックの８倍として、現在のピットに対するストラテジ補正を直前のスペース長と現在のピット長によりかけるとする。ストラテジ補正量は各ピット・スペース長に対して設定することができ、直前のスペース長が４Ｔ、現在のピット長が５Ｔである場合、これらの長さに対するストラテジ補正量をそれぞれ３／３２Ｔ、４／３２Ｔの設定を与えてあったとすると、ストラテジ設定量としては合計７／３２Ｔとなる。
【００２９】
設定値の与え方を図３の様に定義した場合、回路内部のストラテジ設定量を演算する回路はそれぞれの２進数の和をとり、下記のようになる。
００１１＋０１００  ＝  ０１１１
【００３０】
この結果が意味するものは下位２ビットがそれぞれＳＥＬ１、ＳＥＬ０のセレクト信号となり、セレクト信号を容易に得ることが可能である。
【００３１】
従来方法として、ストラテジクロックのみを使用する場合ではストラテジ設定値の最下位ビットとセレクタ１５が省略でき、回路構成としてはそのままである。この様に遅延回路１４を組み合わせることによって、従来のストラテジクロックのみで回路を構成した場合と回路構成は同様のままでわずかな回路追加により分解能を倍にあげることができる。
【００３２】
また、ＥＦＭ信号の後縁に対してライトストラテジ補正を行いたい場合は図１と同様の回路をもうひとつ用意し、最終的に出力する時に両方の補正したＥＦＭ信号をアンドまたはオアすることで得ることができる。
【００３３】
図４に第２の遅延回路としての遅延回路１４の実施形態を示す。この遅延回路１４はストラテジクロックの１／４周期の遅延量をとれるようにするが、ストラテジクロックは書き込み速度にあわせて変化するため、各速度に合わせて遅延量を設定できるようにする必要がある。ここでは、遅延回路１４内に各速度に合わせて遅延量を有する遅延素子１４1〜１４nを有する。レジスタで与えられたセレクト信号により、遅延回路の経路がセレクタ回路１４ａにより選択され、適切な遅延量をとることができるように構成されている。
【００３４】
ストラテジクロックのデューティが崩れた場合等を考慮すると、上記の各倍速における遅延量に対して補正がかけられるようにしておくとよい。
【００３５】
また、遅延回路１４内部のパスとして遅延量が微小増加していくような構成（例えば、セレクト信号により０．１５ｎ刻みで遅延量が増えていく）にして、各倍速で必要な遅延量を選択する様に構成することも出来る。
【００３６】
また、ストラテジクロックの２／４、３／４周期の遅延量を選択できる様にした場合は、図１のＳＥＬ１、ＳＥＬ０をセレクト信号とすれば簡単な回路変更で済む。この場合、ストラテジクロックの立下りで動作するＤフリップフロップを使用しなくても良くなるため、ストラテジクロックのデューティを気にしなくても良くなる。
【００３７】
次に、以上説明したパルス幅制御回路をＣＤ−Ｒ用のディスク記録制御回路に適用した例を、図５を参照して説明する。図５は、ＣＤ−Ｒ用のディスク記録装置全体の構成を示すブロック図であり、ディスク５０に書き込むべきデータは、まずＥＦＭエンコーダ５１でＥＦＭ信号に変調され、図１に示したパルス幅制御回路５２にストラテジクロックと共に供給される。ディスク記録制御回路５４は、このパルス幅制御回路５２とレジスタ５３と演算回路５４ａから成り、パルス幅制御回路５２の出力信号がレーザーピックアップ等のレーザー装置５５に供給され、ディスクにＥＦＭ信号に対応するピットマークが記録される。また、ディスク記録装置全体をコントロールするマイコン５６には、使用するディスクのメディア種別及び回転速度を示す情報が入力されており、マイコン５６に接続されたテーブル５７には、メディア種別及び回転速度に各々対応して、立ち上がり遅延量と立ち下がり遅延量があらかじめ記憶されている。
【００３８】
マイコンは、メディア種別及び回転速度が指定されると、テーブルから対応する立ち上がり及び立ち下がりの遅延量を読み出し、この数値をレジスタ５３にセットする。演算回路５４ａは、レジスタ５３にセットされた遅延量に基づきセレクト信号ＳＥＬ０，１等をパルス幅制御回路５２に出力する。
【００３９】
従って、パルス幅制御回路５２では、上述したように入力されたＥＦＭ信号のパルス幅が、ＳＥＬ０，１により所望のパルス幅に制御され、パルス幅が制御された信号を所望の位相に制御することができる。そして、この出力信号がレーザー装置５５に送出されるため、レーザー装置５５では、ＥＦＭ信号の記録タイミングがメディアの種別及び回転速度に応じて調整され、適切なピットマークが記録される。
【００４０】
【発明の効果】
以上説明したように、この発明は、ストラテジクロックを所定時間遅延させる第１の遅延回路とストラテジクロックの１／４周期分の遅延量を持つ第２の遅延回路との組み合わせることにより、回路構成、回路規模を大きく変更することなく、ストラテジクロックのみで実現していた分解能の倍の分解能でライトストラテジ補正をＥＦＭ信号にかけることができるようになる。
【００４１】
また、この発明は、第２の遅延回路の制御をＥＦＭ信号の３Ｔ〜１１Ｔのピットまたはスペースに対して制御可能としている。これは従来のストラテジクロックのみで高分解能を実現していた回路と同様の構成・方法で遅延セルの制御用セレクト信号を得ることができるためで、各ピットまたはスペース長に対してストラテジ補正量を設定できることから、適切なＥＦＭ信号を記録することが出来るようになる。
【００４２】
また、この発明においては、第２の遅延回路の遅延量をセレクタ回路で変更でき、セレクタ信号はレジスタで設定できる様にすることにより、書き込み速度に合わせた適切な遅延量（ストラテジクロックの１／４周期）を設定できるようになる。
【００４３】
更に、第２の遅延回路が、ストラテジクロックの立下りで動作するＤフリップフロップの代わりとして使用できるようになるため、ストラテジクロックのデューティ崩れが起こっても問題とならなくなる。
【図面の簡単な説明】
【図１】  この発明のパルス幅制御回路の実施形態を示すブロック図である。
【図２】  この実施形態におけるタイミングチャートである。
【図３】  ストラテジ補正量の設定値の定義例を示す図である。
【図４】  この発明の遅延回路の実施形態を示すブロック図である。
【図５】  この発明のパルス幅制御回路をＣＤ−Ｒ用のディスク記録制御回路に適用した例を示すブロック図である。
【符号の説明】
１１  Ｄフリップフロップ
１２  Ｄフリップフロップ
１３  セレクタ
１４  遅延回路
１５  セレクタ
【図１】
0003737023.tif 000002
【図２】
0003737023.tif 000003
【図３】
0003737023.tif 000004
【図４】
0003737023.tif 000005
【図５】
0003737023.tif 000006