(57)【特許請求の範囲】
【請求項１】
第一及び第二ダイオードブリッジを備え、
出力端子における出力電圧を低レベルから高レベルへ切り替える際に、高電圧源から、前記第一ダイオードブリッジを構成する一つのダイオードを介して、浮遊容量へ第一過渡電流を流すともに、前記高電圧源から、前記第一ダイオードブリッジの当該ダイオードに対向する位置のダイオードを介して、低電圧源へ第一バランス電流を流し、
前記出力電圧を高レベルから低レベルへ切り替える際に、前記浮遊容量から、前記第二ダイオードブリッジを構成する一つのダイオードを介して、前記低電圧源へ第二過渡電流を流すとともに、前記高電圧源から、前記第二ダイオードブリッジの当該ダイオードに対向する位置のダイオードを介して、前記低電圧源へ第二バランス電流を流すドライバ回路であって、
前記第一バランス電流の値に所定の倍数を乗じた値と第一定常電流値を加算した前記第一過渡電流を、前記高電圧源から前記第一ダイオードブリッジへ流す第一カレントミラー回路と、
前記第二バランス電流の値に所定の倍数を乗じた値と第二定常電流値を加算した前記第二過渡電流を、前記第二ダイオードブリッジから前記低電圧源へ流す第二カレントミラー回路と
を設けたことを特徴とするドライバ回路。
【発明の詳細な説明】
技術分野
本発明は、ダイオードブリッジを使用して、出力端子の出力電圧を切り替えるドライバ回路に関し、特に、ピンエレクトロニクスカードへの使用に好適なドライバ回路に関する。
背景技術
ピンエレクトロニクスカードは、ＬＳＩテスタのテストヘッド部に含まれているプリント基板である。このプリント基板には、ＤＵＴ（ｄｅｖｉｃｅ  ｕｎｄｅｒ  ｔｅｓｔ：被テストデバイス）へ信号を直接供給するドライバ回路と、ＤＵＴからの信号を直接受け取る比較器とが形成されている。
ＬＳＩテスタには高スループットが要求されるため、ピンエレクトロニクスカード用のドライバ回路には、高速で出力電圧を切り替えることが要求されている。このため、従来のピンエレクトロニクスカード用ドライバ回路においては、ダイオードブリッジを使用して、出力端子の出力電圧を高速で切り替えている。
ここで、第３図を参照して、ピンエレクトロニクスカードで使用することができる、ダイオードブリッジを用いたドライバ回路の一例について説明する。
第３図に示すドライバ回路は、出力端子３における出力電圧を高レベル電圧（ＶＨ）と低レベル電圧（ＶＬ）との間で切り替えるために、第一及び第二ダイオードブリッジ１及び２を備えている。
第一ダイオードブリッジ１は、四つのダイオードＤ１〜Ｄ４により構成されている。ダイオードＤ１及びＤ２は互いに直列に接続されており、ダイオードＤ３及びＤ４も互いに直列に接続されている。そして、ダイオードＤ１及びＤ２とダイオードＤ３及びＤ４とが互いに並列に接続されている。
さらに、ダイオードＤ１及びダイオードＤ３の間のノードＮ１ａと高電圧源４との間には、第一トランジスタＱ１が設けられ、ダイオードＤ２及びダイオードＤ４の間のノードＮ１ｂと低電圧源５との間には、第二トランジスタＱ２が設けられている。そして、ダイオードＤ３とダイオードＤ４との間のノードＮ１ｃが、出力端子３に接続されている。
この出力端子３には、入力インピーダンスが高く出力インピーダンスの低いアナログバッファ６が接続されている。このアナログバッファ６を接続することで、外部回路（たとえば、ＤＵＴ等）からの影響を受けることなく、急峻に変化した電圧波形をその外部回路へ出力することができる。
さらに、出力端子３と共通電位との間には、浮遊容量Ｃが形成されている。
なお、ダイオードＤ１とダイオードＤ２との間にはノードＮ１ｄを有し、このノードＮ１ｄと高電圧源４との間にはトランジスタＱ５が、また、ノードＮ１ｄと低電圧源５との間にはトランジスタＱ６がそれぞれ接続されている。
また、第二ダイオードブリッジ２は、四つのダイオードＤ５〜Ｄ８により構成されている。ダイオードＤ５及びＤ６は互いに直列に接続されており、ダイオードＤ７及びＤ８も互いに直列に接続されている。そして、ダイオードＤ５及びＤ６とダイオードＤ７及びＤ８とが互いに並列に接続されている。
さらに、ダイオードＤ５及びダイオードＤ７の間のノードＮ２ａと高電圧源４との間には、第三トランジスタＱ３が設けられ、ダイオードＤ６及びダイオードＤ８の間のノードＮ２ｂと低電圧源５との間には、第四トランジスタＱ４が設けられている。そして、ダイオードＤ７とダイオードＤ８との間のノードＮ２ｃが、出力端子３に接続されている。
なお、ダイオードＤ５とダイオードＤ６との間にはノードＮ２ｄを有し、このノードＮ２ｄと高電圧源４との間にはトランジスタＱ７が、また、ノードＮ２ｄと低電圧源５との間にはトランジスタＱ８がそれぞれ接続されている。
このような回路構成において、トランジスタＱ１及びＱ２をＯＮ状態（ソース、ノード間を導通状態）とするとともに、トランジスタＱ３及びＱ４をＯＦＦ状態（ソース、ノード間を非導通状態）とすると、出力電圧（Ｖｏｕｔ）は高レベル電圧（ＶＨ）となる。これに対して、トランジスタＱ１及びＱ２をＯＦＦ状態とするとともに、トランジスタＱ３及びＱ４をＯＮ状態とすると、出力電圧（Ｖｏｕｔ）は低レベル電圧（ＶＬ；ＶＬ＜ＶＨ）となる。
各トランジスタＱ１〜Ｑ４のＯＮ／ＯＦＦ状態は、それぞれ制御信号源＊ＰＨ、ＰＨ、＊ＰＬ及びＰＬから印加される制御信号によって、それぞれ個別に制御されている。制御信号は、Ｈレベル又はＬレベルのいずれかの値をとり、パルス状の信号波形を有する。
ここで、下記の表１に、ドライバ回路の論理テーブルを示す。
0003851871.tif 000002
次に、出力端子における出力電圧を低レベルから高レベルへ切り替える動作について、説明する。
まず、出力電圧（Ｖｏｕｔ）を低レベル（ＶＬ）から高レベル（ＶＨ）へ切り替える際には、トランジスタＱ１及びＱ２をＯＦＦ状態からＯＮ状態に切り替えるとともに、トランジスタＱ３及びＱ４をＯＮ状態からＯＦＦ状態に切り替える。
その結果、第３図に示すように、定電流源Ｉ２０からの電流が、トランジスタＱ１，ノードＮ１ａ，ダイオードＤ３及びノードＮ１ｃを経由して、浮遊容量Ｃへ流れる。この電流を、第一過渡電流Ｉ２ｂという。
0003851871.tif 000003
の値で示され、最大電流は定常電流Ｉ２０を超えることはない。
この第一過渡電流Ｉ２ｂが、浮遊容量Ｃへ流れることにより、この浮遊容量Ｃが充電（チャージ）される。この充電により、出力端子３における出力電圧（Ｖｏｕｔ）が、低レベル（ＶＬ）から高レベル（ＶＨ）へ上昇して切り替わる。
また、第一ダイオードブリッジ１において、ダイオードＤ３に第一過渡電流Ｉ２ｂが流れると、ダイオードＤ１及びＤ４では電流が流れなくなる。このため、第一ダイオードブリッジ１をバランスさせようとして、ダイオードＤ２において、トランジスタＱ５からの第一バランス電流Ｉ２ａが流れる。
0003851871.tif 000004
ることにより、第一ダイオードブリッジ１をバランスさせようとして、ダイオードＤ３に対向する位置（ダイオードＤ３と直接接続されていない）に配置されているダイオードＤ２に、第一バランス電流Ｉ２ａが流れる。
その後、第一バランス電流Ｉ２ａは、ダイオードＤ２からトランジスタＱ２を経由して、定電流源Ｉ２０へ流れる。
この第一バランス電流Ｉ２ａの値は、第一過渡電流Ｉ２ｂに等しい値を示すものであって、最大電流は定常電流Ｉ２０を超えることはない。
ところで、浮遊容量Ｃが電圧ＶＨまで充電され、出力端子３における出力電圧（Ｖｏｕｔ）が高レベル（ＶＨ）に達したときは（すなわち、過渡状態から定常状態へ移行する際には）、浮遊容量Ｃへの第一過渡電流Ｉ２ｂの供給が終了し、第４図に示すように、この第一過渡電流Ｉ２ｂに代わって定常電流Ｉ２０が流れ始める。この定常電流Ｉ２０は、高電圧源４側の定電流源Ｉ２０から、トランジスタＱ１，第一ダイオードブリッジ１及びトランジスタＱ２を経由して、低電圧源５側の定電流源Ｉ２０へ流れる。
そして、その第一過渡電流Ｉ２ｂの流れが終了することにより、ダイオードＤ２で流れていた第一バランス電流Ｉ２ａの流れも終了する。
出力端子における出力電圧（Ｖｏｕｔ）が低レベル（ＶＬ）から高レベル（ＶＨ）へ切り替えられた後の定常状態においては、定常電流Ｉ２０が、４側定電流源Ｉ２０から、トランジスタＱ１，第一ダイオードブリッジ１及びトランジスタＱ２を経由して、５側定電流源Ｉ２０へ流れる。
この定常電流Ｉ２０は、第一ダイオードブリッジ１内においては、ノードＮ１ａで、ダイオードＤ１へ流れる電流とダイオードＤ３へ流れる電流とに分岐される。そして、ダイオードＤ１からダイオードＤ２を経由して流れてきた電流と、ダイオードＤ３からダイオードＤ４を経由して流れてきた電流とがノードＮ１ｂで合流して、トランジスタＱ２へ流れる。
次に、出力端子における出力電圧を高レベルから低レベルへ切り替える動作について、説明する。
出力電圧（Ｖｏｕｔ）を高レベル（ＶＨ）から低レベル（ＶＬ）へ切り替える際には、トランジスタＱ１及びＱ２をＯＮ状態からＯＦＦ状態に切り替えるとともに、トランジスタＱ３及びＱ４をＯＦＦ状態からＯＮ状態に切り替える。
その結果、第３図に示すように、浮遊容量Ｃからの放電電流が、ノードＮ２ｃ，ダイオードＤ８，ノードＮ２ｂ及びトランジスタＱ４を順次に経由して５側定電流源Ｉ２０へ流れる。この放電電流を、第二過渡電流Ｉ２ｄという。
トランジスタＱ１及びＱ２がＯＦＦ状態に、また、トランジスタＱ３及びＱ４がＯＮ状態に切り替えられ、放電電流（第二過渡電流Ｉ２ｄ）が浮遊容量Ｃから低電圧源５側へ流れることにより、出力端子３における出力電圧（Ｖｏｕｔ）が、高レベル（ＶＨ）から低レベル（ＶＬ）へ低下して切り替わる。
また、第二ダイオードブリッジ２において、ダイオードＤ８に第二過渡電流Ｉ２ｄが流れると、第二ダイオードブリッジ２をバランスさせようとして、ダイオードＤ５において、トランジスタＱ３からの第二バランス電流Ｉ２ｃが流れる。
すなわち、ダイオードＤ８に放電電流が流れることにより、第二ダイオードブリッジ２をバランスさせるため、ダイオードＤ８に対向する位置（ダイオードＤ８と直接接続されていない）に配置されているダイオードＤ５に、第二バランス電流Ｉ２ｃが流れる。
その後、第二バランス電流Ｉ２ｃは、ダイオードＤ５からトランジスタＱ８を経由して、低電圧源５へ流れる。この第二バランス電流Ｉ２ｃの値は、第二過渡電流Ｉ２ｄに等しい。
ところで、浮遊容量Ｃからの放電が終了し、出力端子３における出力電圧（Ｖｏｕｔ）が低レベル（ＶＬ）に達したときは（すなわち、過渡状態から定常状態へ移行する際には）、第二過渡電流Ｉ２ｄの流れが終了する。
このため、ダイオードＤ５で流れていた第二バランス電流Ｉ２ｃも終了し、第４図に示すように、この第二バランス電流Ｉ２ｃに代わって定常電流Ｉ２０が、トランジスタＱ３及び第二ダイオードブリッジ２を経由して、トランジスタＱ４へ流れ始める。
この定常電流Ｉ２０は、第二ダイオードブリッジ２内においては、ノードＮ２ａで、ダイオードＤ５へ流れる電流とダイオードＤ７へ流れる電流とに分岐される。そして、ダイオードＤ５からダイオードＤ６を経由して流れてきた電流と、ダイオードＤ７からダイオードＤ８を経由して流れてきた電流とがノードＮ２ｂで合流して、トランジスタＱ４へ流れる。
このような構成を有するピンエレクトロニクスカード用のドライバ回路内においては、出力電圧（Ｖｏｕｔ）が低レベル（ＶＬ）から高レベル（ＶＨ）へ切り替えられて、定常状態となった後も、定常電流は流れ続ける。さらに、出力電圧（Ｖｏｕｔ）が高レベル（ＶＨ）から低レベル（ＶＬ）へ切り替えられて、定常状態となった後においても、定常電流は流れ続ける。
このため、第３図に示すドライバ回路においては、定常状態での消費電力が小さくならないという問題点があった。
この問題点の解決策としては、定常電流Ｉ２０を減少させることが考えられる。
ところが、出力電圧のレベルを切り替える際のスルーレート（切り替え速度）は、浮遊容量Ｃと充電電流（ΔＩｃｃ）によって決まる。このため、消費電力を低減するために、定常電流Ｉ２０を減少させると、そのスルーレートが低下してしまうという問題が生じる。
このように、第３図に示すドライバ回路においては、消費電力の削減とスルーレートの速度維持とを両立させることが困難であった。
特に、ドライバ回路をピンエレクトロニクスカードに用いる場合は、立ち上がり及び立ち下がりがより急峻な電圧波形をＤＵＴへ出力することが課題とされてきた。すなわち、ドライバ回路の出力端子における出力電圧のレベル切替のスルーレートを、より高速化させる技術の提供が求められていた。
本発明は、上記の問題を解決すべくなされたものであり、出力電圧のレベルを切り替える際のスルーレートの高速化を可能とするとともに、このスルーレートを低下させることなくドライバ回路内の消費電力を低減できる、ピンエレクトロニクスカードへの使用に好適なドライバ回路の提供を目的とする。
発明の開示
本発明は、第一及び第二ダイオードブリッジを備え、出力端子における出力電圧を低レベルから高レベルへ切り替える際に、高電圧源から、第一ダイオードブリッジを構成する一つのダイオードを介して、浮遊容量へ第一過渡電流を流すともに、高電圧源から、第一ダイオードブリッジの当該ダイオードに対向する位置のダイオードを介して、低電圧源へ第一バランス電流を流し、出力電圧を高レベルから低レベルへ切り替える際に、浮遊容量から、第二ダイオードブリッジを構成する一つのダイオードを介して、低電圧源へ第二過渡電流を流すとともに、高電圧源から、第二ダイオードブリッジの当該ダイオードに対向する位置のダイオードを介して、低電圧源へ第二バランス電流を流すドライバ回路であって、第一バランス電流の値に所定の倍数を乗じた値の第一過渡電流を、高電圧源から第一ダイオードブリッジへ流す第一カレントミラー回路と、第二バランス電流の値に所定の倍数を乗じた値の第二過渡電流を、第二ダイオードブリッジから低電圧源へ流す第二カレントミラー回路と、第二バランス電流の値に所定の倍数を乗じた値の第二過渡電流を、第二ダイオードブリッジから低電圧源へ流す第二カレントミラー回路とを設けた構成としてある。
このように、本発明のドライバ回路は、第一カレントミラー回路を設けたことにより、出力電圧を低レベルから高レベルへ切り替える際に流れる第一過渡電流を、第一バランス電流の値に所定の倍数を乗じた値とすることができる。
これにより、第３図に示すドライバ回路における第一過渡電流に比べて、その電流値を増加できる。したがって、充電電流と浮遊容量とにより決定されるスルーレートの高速化を図ることができる。
さらに、スルーレートを従来と同じ切替速度とするように設定すれば、第４図に示すドライバ回路における定常電流Ｉ２０に比べて、その電流値を減少させることができる。
したがって、定常状態時におけるドライバ回路内の消費電力を低減させることができる。
そして、この消費電力の低減は、第一過渡電流の減少によるものではないため、出力電圧を切り替える際のスルーレートを低下させることなく、定常状態でのドライバ回路における消費電力を低減することができる。
また、本発明によれば、第二カレントミラー回路を設けたことにより、出力電圧を高レベルから低レベルへ切り替える際に流れる第二過渡電流を、第二バランス電流の値に所定の倍数を乗じた値とするができる。
このため、第３図に示すドライバ回路における第二過渡電流に比べて、その電流値を増加させることができる。したがって、第二過渡電流である充電電流が従来に比べて増加されることから、出力電圧の切替速度であるスルーレートをより高速化にすることができる。
さらに、外部回路へ出力する電圧波形に従来のスルーレートを用いる場合には、第４図に示すドライバ回路における定常電流Ｉ２０に比べて、その電流値を減少させることができる。このため、定常状態時における消費電力の削減を可能とする。
そして、この消費電力の低減が第二過渡電流の減少によるものではないことから、出力電圧を切り替える際のスルーレートを低下させることなく、定常状態でのドライバ回路における消費電力を低減できる。
発明を実施するための最良の形態
本発明の一実施形態を、第１図を参照して説明する。
第１図は、実施形態のドライバ回路の要部回路図である。第１図に示すように、本実施形態のドライバ回路は、第一及び第二カレントミラー回路１０及び２０を設けた点を除いては、第３図に示したドライバ回路と同様の構成となっている。
すなわち、実施形態のドライバ回路においても、出力端子３における出力電圧を高レベル電圧（ＶＨ）と低レベル電圧（ＶＬ）との間で切り替えるために、第３図に示す回路と同様に、第一及び第二ダイオードブリッジ１及び２を備えている。
さらに、第一ダイオードブリッジ１と高電圧源４との間には、第一トランジスタＱ１が設けられ、第一ダイオードブリッジ１と低電圧源５との間には、第二トランジスタＱ２が設けられている。そして、ダイオードＤ３とダイオードＤ４との間のノードＮ１ｃが、出力端子３に接続されている。この出力端子３と共通電位との間には浮遊容量Ｃが形成されている。
また、第二ダイオードブリッジ２と高電圧源４との間には、第三トランジスタＱ３が設けられ、第二ダイオードブリッジ２と低電圧源５との間には、第四トランジスタＱ４が設けられている。さらに、ダイオードＤ７とダイオードＤ８との間のノードＮ２ｃが、出力端子３に接続されている。
そして、トランジスタＱ１及びＱ２をＯＮ状態とするとともに、トランジスタＱ３及びＱ４をＯＦＦ状態とすると、出力電圧（Ｖｏｕｔ）は高レベル電圧（ＶＨ）となる。これに対して、トランジスタＱ１及びＱ２をＯＦＦ状態とするとともに、トランジスタＱ３及びＱ４をＯＮ状態とすると、出力電圧（Ｖｏｕｔ）は低レベル電圧（ＶＬ）となる。
また、高電圧源４と第一ダイオードブリッジ１との間には、第一カレントミラー回路１０が設けられている。
さらに、低電圧源５と第二ダイオードブリッジ２との間には、第二カレントミラー回路２０が設けられている。
これらのうち、第一カレントミラー回路１０は、基準電流ｉ０の流れる抵抗Ｒ１０と、電流ｉ１、の流れる抵抗Ｒ１１と、電流ｉ２の流れる抵抗Ｒ１２とを有しており、これら抵抗Ｒ１０，Ｒ１１，Ｒ１２は、それぞれ並列に接続されている。
また、第二カレントミラー回路２０は、基準電流ｊ０の流れる抵抗Ｒ２０と、電流ｊ１、の流れる抵抗Ｒ２１と、電流ｊ２の流れる抵抗Ｒ２２とを有しており、これら抵抗Ｒ２０，Ｒ２１，Ｒ２２は、それぞれ並列に接続されている。
なお、第一カレントミラー回路１０において、抵抗Ｒ１０で流れる電流を基準電流ｉ０、合成抵抗（Ｒ１Ｔ：抵抗Ｒ１１＋抵抗Ｒ１２）で流れる電流をミラー電流（ｉ１２＝ｉ、＋ｉ２）とし、また、第二カレントミラー回路２０において、抵抗Ｒ２０で流れる電流を基準電流ｊ０、合成抵抗（Ｒ２Ｔ：抵抗Ｒ２１＋抵抗Ｒ２２）で流れる電流をミラー電流（ｊ２２＝ｊ１＋ｊ２）とする。
次に、出力端子における出力電圧を低レベルから高レベルへ切り替える際の過渡状態（第一過渡状態）におけるドライバ回路の動作について、第１図を参照して説明する。
出力電圧（Ｖｏｕｔ）を低レベル（ＶＬ）から高レベル（ＶＨ）へ切り替える際には、トランジスタＱ１及びＱ２をＯＦＦ状態からＯＮ状態に切り替えるとともに、トランジスタＱ３及びＱ４をＯＮ状態からＯＦＦ状態に切り替える。
その結果、第１図に示すように、第一カレントミラー回路１０の合成抵抗Ｒ１Ｔからのミラー電流ｉ１２（第一過渡電流Ｉ２ｆ）が、トランジスタＱ１，ノードＮ１ａ，ダイオードＤ３及びノードＮ１ｃを経由して、浮遊容量Ｃへ流れる。
第一過渡電流Ｉ２ｆの値は、定常電流Ｉｘ０の値と加算電流（２×Ｉｃｈ１）の値との合計値で示される。なお、加算電流は、第一バランス電流Ｉ２ｅに所定の倍数を乗じた値となる。
この第一過渡電流Ｉ２ｆが、浮遊容量Ｃへ流れることにより、この浮遊容量Ｃが充電（チャージ）される。この充電により、出力端子３における出力電圧（Ｖｏｕｔ）が低レベル（ＶＬ）から高レベル（ＶＨ）へ上昇して切り替わる。
また、第一ダイオードブリッジ１において、ダイオードＤ３に第一過渡電流Ｉ２ｆが流れると、この第一ダイオードブリッジ１をバランスさせるように、ダイオードＤ２において、トランジスタＱ５からの第一バランス電流Ｉ２ｅが流れる。
すなわち、ダイオードＤ３に充電電流（第一過渡電流Ｉ２ｆ）が流れることにより、第一ダイオードブリッジ１をバランスさせるため、ダイオードＤ３に対向する位置（ダイオードＤ３と直接接続されていない）に配置されているダイオードＤ２に、第一バランス電流Ｉ２ｅが流れる。
この第一バランス電流Ｉ２ｅは、第一カレントミラー回路１０における基準電流ｉ０に加算され、この第一カレントミラー回路１０から、ダイオードＤ２及びトランジスタＱ２を経由して、第二カレントミラー回路２０の合成抵抗Ｒ２Ｔへ流れる。
さらに、この第一バランス電流Ｉ２ｅの値は、第二カレントミラー回路２０のミラー電流に等しい。また、この第一バランス電流Ｉ２ｅは、第一過渡電流Ｉ２ｆの１／３の電流値を示す。
次に、第一過渡電流と第一バランス電流との関係について、第１図を参照して説明する。
第一カレントミラー回路１０においては、第１図に示すように、ミラー電流ｉ１及びｉ２の合成電流ｉ１２が第一過渡電流Ｉ２ｆとして流れるとともに、第二カレントミラー回路２０のミラー電流が第一バランス電流Ｉ２ｅとして流れる。
すなわち、第一過渡電流Ｉ２ｆは、抵抗Ｒ１１と抵抗Ｒ１２との合成抵抗Ｒ１Ｔの値により、また、第一バランス電流Ｉ２ｅは、第二カレントミラー回路２０のミラー抵抗により、それぞれ決定される。
このため、加算電流は、第一バランス電流Ｉ２ｅとの関係においては、単独抵抗Ｒ１０と合成抵抗Ｒ１Ｔとの比（所定の倍数）にもとづいて決定される。
たとえば、第１図においては、第一バランス電流Ｉ２ｅ：第一過渡電流Ｉ２ｆの加算分＝合成抵抗Ｒ１Ｔ：単独抵抗Ｒ１０＝１：２となる。このため、（第一バランス電流Ｉ２ｅ）×２＝（第一過渡電流Ｉ２ｆの加算分）となり、この場合、所定の倍数は２である。
なお、この所定の倍数は、２倍に限るものではなく、２倍以外の倍数、たとえば、３倍以上とすることができる。
所定の倍数を３倍とすれば、第一バランス電流に対して３倍の加算電流と低電流を加算した電流が第一過渡電流として流れる。このため、出力端子から外部回路への電圧波形における立ち上がりのスルーレートを高速化できる。
また、そのスルーレートを従来の速度に設定する場合は、第一バランス電流を第一過渡電流の１／４以下とすることができる。
また、定常状態において、第一カレントミラー回路１０のミラー電流を１／４とすることができるため、ドライバ回路内の消費電力を低減できる。
また、第１図においては、抵抗素子の抵抗値にもとづいて所定の倍数を決定しているが、この抵抗素子の抵抗値に限るものではなく、たとえば、トランジスタ等の電子部品の内部抵抗にもとづいて決定することもできる。
ドライバ回路にこのようなカレントミラー回路を設けることにより、基準電流（バランス電流）に所定の倍数を乗じた値の過渡電流を得ることができるため、第３図に示すドライバ回路に比べてより多くの充電電流を流すことができる。
したがって、浮遊容量Ｃの電圧が瞬時に電圧ＶＨに達することから、出力端子の出力電圧をレベル切替する際のスルーレートを高速化できる。すなわち、従来に比べて立ち上がりがより急峻な電圧波形を得ることができる。
さらに、出力端子から外部回路へ電圧波形を出力する場合において、従来のスルーレートを用いる場合は、そのスルーレートを満たすだけの第一過渡電流の値を設定すればよいことになる。このため、カレントミラー回路における抵抗比率に応じて、第一バランス電流及びミラー電流を減少させることができる。
このミラー電流の減少により、ドライバ回路を構成する各素子での消費電力を抑制できるとともに、高電圧源４からの供給電流量を減少できる。
したがって、ドライバ回路へ供給される電源電流及びドライバ回路内部における消費電力を低減できる。
さらに、このドライバ回路内の消費電力の低減が、第一バランス電流の減少及び定常時のミラー電流の減少にもとづくものであって、第一過渡電流の減少にもとづくものではないため、高速化されたスルーレートを維持しつつ、ドライバ回路内の消費電力の低減を図ることができる。
なお、出力端子における出力電圧を高レベルから低レベルへ切り替える際も同様に（対象的に）動作するため、この説明を省略する。
次に、定常状態におけるドライバ回路の動作について、第２図を参照して説明する。
定常状態において、第一カレントミラー回路１０の抵抗Ｒ１０に流れる電流は、基準電流ｉ０であり、また、合成抵抗Ｒ１Ｔに流れる電流は、その基準電流ｉ０に所定の倍数を乗じた値を示す電流ｉ１２（定常電流Ｉｘ０）である。
一方、第二カレントミラー回路２０においても、同様に、抵抗Ｒ２０に流れる電流は、基準電流ｊ０であり、また、合成抵抗Ｒ２Ｔに流れる電流は、その基準電流ｊ０に所定の倍数を乗じた値を示す電流ｊ１２（定常電流Ｉｘ２）である。
このため、この定常状態においても、従来のドライバ回路における第一及び定常電流Ｉ２に比べて減少させることができる。したがって、定常状態においても、ドライバ回路内における消費電力を低減できる。
なお、第１図及び第２図においては、第一及び第二カレントミラー回路１０及び２０中、抵抗Ｒ１０，合成抵抗Ｒ１Ｔ，抵抗Ｒ２０及び合成抵抗Ｒ２Ｔ一つ及び二つの抵抗で構成されているが、一つ及び二つに限るものではなく、二つ以上の抵抗を直列あるいは並列で接続して構成することもできる。
本発明によれば、第一カレントミラー回路及び第二カレントミラー回路を設けたことにより、定常状態とのミラー電流を、従来の定常電流Ｉ２に比べて低減できるため、過渡状態時及び定常状態時におけるドライバ回路内の消費電力を低減できる。
また、この消費電力の低減が、第一及び第二過渡電流を減少させることなく実現されるため、出力電圧のレベルを切り替える際の高速化されたスルーレートを維持できる。したがって、このスルーレートを低下させることなく、過渡状態時及び定常状態時におけるドライバ回路内の消費電力を低減できる。
産業上の利用可能性
以上のように、本発明のドライバ回路は、ＬＳＩテスタのテストヘッド部におけるピンエレクトロニクスカード用のドライバ回路として有効に使用することができる。
【図面の簡単な説明】
第１図は、本発明の一実施形態にかかるドライバ回路の要部回路図である。
第２図は、本発明の一実施形態にかかるドライバ回路の要部回路図である。
第３図は、従来例のドライバ回路の要部回路図である。
第４図は、従来例のドライバ回路の要部回路図である。
【図１】
0003851871.tif 000005
【図２】
0003851871.tif 000006
【図３】
0003851871.tif 000007
【図４】
0003851871.tif 000008