(57)【特許請求の範囲】
【請求項１】
複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記信号線に接続されたＭＯＳトランジスタと、入力電極が前記ＭＯＳトランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記ＭＯＳトランジスタのソース電極あるいはドレイン電極が接続された信号線とは異なる信号線に接続されたスイッチとから形成され、
前記アンプモニタ線あるいはＭＯＳトランジスタソース電極あるいはドレイン電極が接続された信号線とは異なる信号線の一方を通じて前記アナログアンプ回路の出力電圧を読み出す読み出し回路と、前記読み出し回路によって所定の順序で転送される前記アナログアンプ回路の出力電圧と予め設定された基準電圧との差分を検出する検出回路と、前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、前記ディジタル化された前記差分電圧を記憶するメモリと、前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする液晶表示装置。
【請求項２】
複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記信号線に接続されたＭＯＳトランジスタと、入力電極が前記ＭＯＳトランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記ＭＯＳトランジスタのソース電極あるいはドレイン電極が接続された信号線とは異なる信号線に接続されたスイッチとから形成され、
前記アンプモニタ線あるいは前記ＭＯＳトランジスタのソース電極あるいはドレイン電極が接続された信号線とは異なる信号線のうちの一方の一端に接続されかつ前記ＭＯＳ型アナログアンプ回路の出力を前記液晶表示装置の外部に出力する端子電極と、前記液晶表示装置の外部で測定された前記ＭＯＳ型アナログアンプ回路の出力電圧データを記憶するメモリと、前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする液晶表示装置。
【請求項３】
前記メモリの記憶データは、外部において、前記ＭＯＳ型アナログアンプ回路の出力電圧の測定と、前記出力電圧と基準電圧との差分電圧検出と、その検出結果のディジタルデータヘの変換とが行われた後に前記メモリヘと記憶するよう構成したことを特徴とする請求項２記載の液晶表示装置。
【請求項４】
複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極を駆動し、前記ＭＯＳ型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化のいずれかが施された薄膜半導体層であり、前記レーザアニールの際のレーザの走査方向が前記走査線と平行である液晶表示装置であって、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記信号線に接続されたＭＯＳトランジスタと、入力電極が前記ＭＯＳトランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから形成され、
前記ＭＯＳ型アナログアンプ回路の出力電極とアンプモニタ線あるいは前記信号線の一方とを接続するスイッチが、最小で一つの画素、最大で全ての画素に対して設けられ、
前記スイッチを通して転送される、入力画像信号電圧に対するアンプ出力電圧の差分を基に決定される補正電圧が、同一信号線に接続された画素に対しては同一であることを特徴とする液晶表示装置。
【請求項５】
複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたMOS型トランジスタ回路によって画素電極を駆動し、前記MOS型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化のいずれかが施された薄膜半導体層であり、前記レーザアニールの際のレーザの走査方向が前記走査線と平行である液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記MOSトランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記MOS型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記MOS型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線の一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力電圧を前記アンプモニタ線あるいは前記信号線の一方を通じて読み出す読み出し回路と、
前記読み出し回路によって所定の順序で転送される前記ＭＯＳ型アナログアンプ回路の出力電圧と基準電圧との差分を検出する検出回路と、
前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、
前記変換手段でディジタル化された前記差分電圧を記憶するメモリと、
前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする液晶表示装置。
【請求項６】
前記アンプ出力検出用画素は、画面端部の１走査線上に形成されたことを特徴とする請求項５記載の液晶表示装置。
【請求項７】
前記アンプ出力検出用画素のＭＯＳトランジスタに接続される走査線は、表示に使用されない走査線であることを特徴とする請求項５または請求項６記載の液晶表示装置。
【請求項８】
複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたMOS型トランジスタ回路によって画素電極を駆動し、前記MOS型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化のいずれかが施された薄膜半導体層であり、前記レーザアニールの際のレーザの走査方向が前記走査線と平行である液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記MOSトランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記MOS型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記MOS型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線の一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプモニタ線あるいは前記信号線のいずれか一方の一端に接続されかつ前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力を前記液晶表示装置の外部に出力する端子電極と、
前記液晶表示装置の外部で決定された前記ＭＯＳ型アナログアンプ回路の出力あるいは補正電圧データを記憶するメモリと、
前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする液晶表示装置。
【請求項９】
前記アンプ出力検出用画素は、画面端部の１走査線上に形成されたことを特徴とする請求項８記載の液晶表示装置。
【請求項１０】
前記メモリの記憶データは、前記液晶表示装置の外部において、前記ＭＯＳ型アナログアンプ回路の出力電圧の測定と、前記出力電圧と基準電圧との差分電圧検出と、その検出結果のディジタルデータヘの変換とが行われた後に前記メモリヘと記憶するよう構成したことを特徴とする請求項８または請求項９記載の液晶表示装置。
【請求項１１】
前記アンプ出力検出用画素のＭＯＳトランジスタに接続される走査線は、表示に使用されない走査線であることを特徴とする請求項８から請求項１０のいずれか記載の液晶表示装置。
【請求項１２】
複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたMOS型トランジスタ回路によって画素電極を駆動し、前記MOS型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化のいずれかが施された薄膜半導体層であり、前記レーザアニールの際のレーザの走査方向が前記信号線と平行である液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記MOSトランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記MOS型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記MOS型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線の一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力電圧を前記アンプモニタ線あるいは前記信号線のいずれか一方を通じて読み出す読み出し回路と、
前記読み出し回路によって所定の順序で転送される前記ＭＯＳ型アナログアンプ回路の出力電圧と基準電圧との差分を検出する検出回路と、
前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、
前記変換手段でディジタル化された前記差分電圧を記憶するメモリと、
前記メモリのデータに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする液晶表示装置。
【請求項１３】
前記アンプ出力検出用画素は、画面端部の１走査線上に形成されたことを特徴とする請求項１２記載の液晶表示装置。
【請求項１４】
前記アンプ出力検出用画素のＭＯＳトランジスタに接続される信号線は、表示に使用されない信号線であることを特徴とする請求項１２または請求項１３記載の液晶表示装置。
【請求項１５】
複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたMOS型トランジスタ回路によって画素電極を駆動し、前記MOS型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化のいずれかが施された薄膜半導体層であり、前記レーザアニールの際のレーザの走査方向が前記信号線と平行である液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記MOSトランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記MOS型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記MOS型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線の一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプモニタ線あるいは前記信号線のいずれか一方の一端に接続されかつ前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力を前記液晶表示装置の外部に出力する端子電極と、
前記液晶表示装置の外部で決定された前記ＭＯＳ型アナログアンプ回路の出力電圧データを記憶するメモリと、
前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする液晶表示装置。
【請求項１６】
前記アンプ出力検出用画素は、画面端部の１走査線上に形成されたことを特徴とする請求項１５記載の液晶表示装置。
【請求項１７】
前記メモリの記憶データは、前記液晶表示装置の外部において、前記ＭＯＳ型アナログアンプ回路の出力電圧の測定と、前記出力電圧と基準電圧との差分電圧検出と、その検出結果のディジタルデータヘの変換とが行われた後に前記メモリヘと記憶するよう構成したことを特徴とする請求項１５または請求項１６記載の液晶表示装置。
【請求項１８】
前記アンプ出力検出用画素のＭＯＳトランジスタに接続される信号線は、表示に使用されない信号線であることを特徴とする請求項１５から請求項１７のうちいずれか一項に記載の液晶表示装置。
【請求項１９】
複数の走査線と複数の信号線との各交点付近にそれぞれ配置されかつアンプ出力転送機能を備えたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記信号線に接続されたＭＯＳトランジスタと、入力電極が前記ＭＯＳトランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから形成され、
前記ＭＯＳ型アナログアンプ回路の出力電極とアンプモニタ線あるいは前記信号線の一方とを接続するスイッチが所定画素に対して設けられ、
前記スイッチを通して転送される入力画像信号電圧に対するアンプ出力電圧の差分を検出する検出手段と、
前記検出手段の検出結果に基づいて、前記アンプ出力転送機能の出力の検出を行った画素間で前記差分に線形補間処理を行うことにより、前記の実際に検出を行った画素以外の画素における入力信号電圧とアンプ出力電圧の差分を決定し、これらの差分を補正する手段とを有することを特徴とする液晶表示装置。
【請求項２０】
複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記MOSトランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記MOS型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線のうちの一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力電圧を前記アンプモニタ線あるいは前記信号線のいずれか一方を通じて読み出す読み出し回路と、
前記読み出し回路によって所定の順序で転送される前記ＭＯＳ型アナログアンプ回路の出力電圧と基準電圧との差分を検出する検出回路と、
前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、
前記変換手段でディジタル化された前記差分電圧を記憶する第１のメモリと、
前記第１のメモリの記憶データから全画素の補正電圧を線形補間によって算出する補間手段と、
前記補間手段で算出された補正電圧を記憶する第２のメモリと、
前記第２のメモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする液晶表示装置。
【請求項２１】
前記アンプ出力検出用画素は、画面の外縁部に４点以上配設されたことを特徴とする請求項２０記載の液晶表示装置。
【請求項２２】
前記アンプ出力検出用画素は、画面の四隅に配設されていることを特徴とする請求項２０または請求項２１記載の液晶表示装置。
【請求項２３】
前記アンプ出力検出用画素は、表示に使用されないダミー画素に形成されていることを特徴とする請求項２０から請求項２２のうちいずれか一項に記載の液晶表示装置。
【請求項２４】
前記補間手段は、補正電圧を算出すべき画素に最も近い４点を選択して前記全画素の補正電圧を線形補間によって算出するよう構成したことを特徴とする請求項２０から請求項２３のうちいずれか一項に記載の液晶表示装置。
【請求項２５】
複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記MOSトランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記MOS型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線のうちの一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力電圧を前記アンプモニタ線あるいは前記信号線の一方を通じて読み出す読み出し回路と、
前記読み出し回路によって所定の順序で転送される前記ＭＯＳ型アナログアンプ回路の出力電圧と基準電圧との差分を検出する検出回路と、
前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、
前記変換手段でディジタル化された前記差分電圧を記憶するメモリと、
前記メモリのデータから全画素の補正電圧を線形補間によって算出する補間手段と、
前記補間手段で算出された補正電圧を入力画像信号に印加する電圧発生手段とを有することを特徴とする液晶表示装置。
【請求項２６】
前記アンプ出力検出用画素は、画面の外縁部に４点以上配設されたことを特徴とする請求項２５記載の液晶表示装置。
【請求項２７】
前記アンプ出力検出用画素は、画面の四隅に配設されていることを特徴とする請求項２５または請求項２６記載の液晶表示装置。
【請求項２８】
前記アンプ出力検出用画素は、表示に使用されないダミー画素に形成されていることを特徴とする請求項２５から請求項２７のうちいずれか一項に記載の液晶表示装置。
【請求項２９】
前記補間手段は、補正電圧を算出すべき画素に最も近い４点を選択して前記全画素の補正電圧を線形補間によって算出するよう構成したことを特徴とする請求項２５から請求項２８のうちいずれか一項に記載の液晶表示装置。
【請求項３０】
複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記MOSトランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記MOS型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線のうちの一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプモニタ線あるいは前記信号線のうちの一方の一端に接続されかつ前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力を前記液晶表示装置の外部に出力する端子電極と、
前記液晶表示装置の外部で決定された前記ＭＯＳ型アナログアンプ回路の出力あるいは補正電極データを記憶するメモリと、
前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする液晶表示装置。
【請求項３１】
前記アンプ出力検出用画素は、画面の外縁部に４点以上配設されたことを特徴とする請求項３０記載の液晶表示装置。
【請求項３２】
前記アンプ出力検出用画素は、画面の四隅に配設されていることを特徴とする請求項３０または請求項３１記載の液晶表示装置。
【請求項３３】
前記アンプ出力検出用画素は、表示に使用されないダミー画素に形成されていることを特徴とする請求項３０から請求項３２のうちいずれか一項に記載の液晶表示装置。
【請求項３４】
前記メモリの記憶データは、前記液晶表示装置の外部において、前記ＭＯＳ型アナログアンプ回路の出力電圧の測定と、前記出力電圧と基準電圧との差分電圧検出と、その検出結果のディジタルデータヘの変換と、そのディジタルデータの線形補間とが行われた後に前記メモリヘと記憶するよう構成したことを特徴とする請求項３０から請求項３３のうちいずれか一項に記載の液晶表示装置。
【請求項３５】
前記ディジタルデータの線形補間は、補正電圧を算出すべき画素に最も近い４点を選択して行うようにしたことを特徴とする請求項３４記載の液晶表示装置。
【請求項３６】
請求項１〜３のうちいずれか一項に記載の液晶表示装置において、前記アンプ出力転送機能を備えたＭＯＳ型トランジスタ回路は、ゲート電極が走査線に接続されかつソース電極あるいはドレイン電極の一方がＮ番目の信号線に接続された第１のＭＯＳ型トランジスタと、入力電極が前記第１のＭＯＳ型トランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたアナログアンプ回路と、ゲート電極がスイッチ選択線に接続されかつソース電極あるいはドレイン電極の一方が前記アナログアンプ回路の出力電極に接続されるとともに前記ソース電極あるいはドレイン電極の他方がＮ＋１番目の信号線に接続された第２のＭＯＳ型トランジスタと、前記アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、画素電極と対向電極との間でスイッチングさせる液晶とからなることを特徴とする液晶表示装置。
【請求項３７】
請求項５〜１８，２０〜３５のうちいずれか一項に記載の液晶表示装置において、前記アンプ出力検出用画素は、ゲート電極が走査線に接続されかつソース電極あるいはドレイン電極の一方がＮ番目の信号線に接続された第１のＭＯＳ型トランジスタと、入力電極が前記第１のＭＯＳ型トランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたアナログアンプ回路と、ゲート電極がスイッチ選択線に接続されかつソース電極あるいはドレイン電極の一方が前記アナログアンプ回路の出力電極に接続されるとともに前記ソース電極あるいはドレイン電極の他方がＮ＋１番目の信号線に接続された第２のＭＯＳ型トランジスタと、前記アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、画素電極と対向電極との間でスイッチングさせる液晶とからなることを特徴とする液晶表示装置。
【請求項３８】
請求項５〜１１、２０〜３５のうちいずれか一項に記載の液晶表示装置において、前記アンプ出力検出用画素は、ゲート電極がＭ番目の走査線に接続されかつソース電極あるいはドレイン電極の一方が信号線に接続された第１のＭＯＳ型トランジスタと、入力電極が前記第１のＭＯＳ型トランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたアナログアンプ回路と、ゲート電極がＭ＋１番目の走査線に接続されかつソース電極あるいはドレイン電極の一方が前記アナログアンプ回路の出力電極に接続されるとともに前記ソース電極あるいはドレイン電極の他方がアンプモニタ線に接続された第２のＭＯＳ型トランジスタと、前記アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、画素電極と対向電極との間でスイッチングさせる液晶とからなることを特徴とする液晶表示装置。
【請求項３９】
請求項１〜３のうちいずれか一項に記載の液晶表示装置において、前記アンプ出力転送機能を備えたＭＯＳ型トランジスタ回路は、ゲート電極が走査線に接続されかつソース電極あるいはドレイン電極の一方が信号線に接続された第１のＭＯＳ型トランジスタと、入力電極が前記第１のＭＯＳ型トランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたアナログアンプ回路と、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記アナログアンプ回路の出力電極に接続されるとともに前記ソース電極あるいはドレイン電極の他方がアンプモニタ線に接続された第２のＭＯＳ型トランジスタと、前記アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、画素電極と対向電極との間でスイッチングさせる液晶とからなることを特徴とする液晶表示装置。
【請求項４０】
請求項５〜１８，２０〜３５のうちいずれか一項に記載の液晶表示装置において、前記アンプ出力検出用画素は、ゲート電極が走査線に接続されかつソース電極あるいはドレイン電極の一方が信号線に接続された第１のＭＯＳ型トランジスタと、入力電極が前記第１のＭＯＳ型トランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたアナログアンプ回路と、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記アナログアンプ回路の出力電極に接続されるとともに前記ソース電極あるいはドレイン電極の他方がアンプモニタ線に接続された第２のＭＯＳ型トランジスタと、前記アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、画素電極と対向電極との間でスイッチングさせる液晶とからなることを特徴とする液晶表示装置。
【請求項４１】
請求項１２〜１８，２０〜３５のうちいずれか一項に記載の液晶表示装置において、前記アンプ出力検出用画素は、ゲート電極が走査線に接続されかつソース電極あるいはドレイン電極の一方がＮ番目の信号線に接続された第１のＭＯＳ型トランジスタと、入力電極が前記第１のＭＯＳ型トランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたアナログアンプ回路と、ゲート電極が走査線に接続されかつソース電極あるいはドレイン電極の一方が前記アナログアンプ回路の出力電極に接続されるとともに前記ソース電極あるいはドレイン電極の他方がＮ＋１番目の信号線に接続された第２のＭＯＳ型トランジスタと、前記アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、画素電極と対向電極との間でスイッチングさせる液晶とからなることを特徴とする液晶表示装置。
【請求項４２】
請求項１，５〜７，１２〜１４，２０，２１，２４〜２６，２８〜３１，３１〜４１のうちいずれか一項に記載の液晶表示装置において、前記メモリは揮発性メモリからなり、前記液晶表示装置の起動毎に、基準電圧に対するアンプ出力電圧の差分データ検出と、前記差分データの前記メモリヘの書き込みとを行うようにしたことを特徴とする液晶表示装置。
【請求項４３】
請求項１，５〜７，１２〜１４，２０，２１，２４〜２６，２８〜３１，３１〜４１のうちいずれか一項に記載の液晶表示装置において、前記メモリは書き換え可能な不揮発性メモリからなり、前記液晶表示装置の起動毎に、基準電圧に対するアンプ出力電圧の差分データ検出と、前記差分データの前記メモリヘの書き込みとを行うようにしたことを特徴とする液晶表示装置。
【請求項４４】
請求項１，５〜７，１２〜１４，２０，２１，２４〜２６，２８〜３１，３１〜４１のうちいずれか一項に記載の液晶表示装置において、前記メモリは揮発性メモリからなり、前記液晶表示装置に対する所定の操作によって任意のタイミングで、基準電圧に対するアンプ出力電圧の差分データ検出と、前記差分データの前記メモリヘの書き込みとを行うようにしたことを特徴とする液晶表示装置。
【請求項４５】
請求項１，５〜７，１２〜１４，２０，２１，２４〜２６，２８〜３１，３１〜４１のうちいずれか一項に記載の液晶表示装置において、前記メモリは書き換え可能な不揮発性メモリからなり、前記液晶表示装置に対する所定の操作によって任意のタイミングで、基準電圧に対するアンプ出力電圧の差分データ検出と、前記差分データの前記メモリヘの書き込みとを行うようにしたことを特徴とする液晶表示装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は液晶表示装置に関し、特にプロジェクタやノート型ＰＣ（パーソナルコンピュータ）、及びモニタ等に用いられるアクティブマトリクス型表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】
現在、液晶表示装置としては、その主流が薄膜トランジスタで駆動するアクティブマトリクス型である。図１８はツイステッドネマティック液晶（ＴＮ液晶）を用いた場合のアクティブマトリクス型液晶表示装置の一画素分の等価回路の例を示したものである。
【０００３】
この図１８に示すように、スイッチング用ＭＯＳ型トランジスタ（Ｑｎ）５１のゲート電極にゲート走査線１０１を、ソース電極にデータ信号線１０２を、ドレイン電極に液晶素子１ｇの画素電極１ｅをそれぞれ接続し、対向電極１ｆとの間で液晶に電圧を印加して駆動する構成になっている。
【０００４】
また、通常、画素電極１ｅと電圧保持容量電極１ｃとの間には電圧保持容量１ｄが作製される。この時のゲート走査電圧Ｖｇ、データ信号電圧Ｖｄ、画素電極の電圧Ｖｐｉｘの一般的なタイミングチャートを図１９に示す。
【０００５】
ゲート走査電圧Ｖｇが水平走査期間中、ハイレベルＶｇＨとなることによって、ＭＯＳ型トランジスタ５１はオン状態となり、信号線に入力されているデータ信号ＶｄがＭＯＳ型トランジスタ５１を経由して画素電極１ｅに転送される。
【０００６】
水平走査期間が終了し、ゲート走査電圧Ｖｇがローレベルとなると、ＭＯＳ型トランジスタ５１はオフ状態となり、画素電極１ｅに転送されたデータ信号は電圧保持容量１ｄ及び液晶容量によって保持される。この際、画素電圧Ｖｐｉｘは、ＭＯＳ型トランジスタ５１がオフ状態になる時刻において、ＭＯＳ型トランジスタ５１のゲート・ソース間容量を経由してフィードスルー電圧と呼ばれる電圧シフトを起こす。図１９ではその電圧シフトをＶｆ１、Ｖｆ２、Ｖｆ３で示しており、この電圧シフトの量は電圧保持容量１ｄの値を大きくすることによって小さくすることができる。
【０００７】
画素電圧Ｖｐｉｘは次の水平走査期間において、再びゲート走査電圧Ｖｇがハイレベルとなり、ＭＯＳ型トランジスタ５１がオン状態になるまで保持される。その際、保持期間において、画素電圧Ｖｐｉｘは各フィールドで、それぞれ△Ｖ１、△Ｖ２、△Ｖ３だけ変動する。これは液晶の応答にしたがって、液晶の容量が変化することに起因している。通常、この変動ができるだけ小さくなるように、電圧保持容量１ｄを画素容量Ｃｐｉｘに対し、２〜３倍以上の大きな値で設計される。以上説明したようにして、図１８に示した画素回路構成によってＴＮ液晶を駆動することができる。
【０００８】
しかしながら、こうした蓄積容量を用いても原理的に電荷保持機能の低下防止には限界があり、また、高集積化されたマトリクス表示装置において、電圧変動を抑制しうる程大面積の容量を画素毎に設けることは、データ信号ドライバやスイッチング用ＭＯＳ型トランジスタ５１に対する負荷を増すとともに、画素開口率の低下という問題を生じさせる。
【０００９】
また、液晶表示装置の高性能化を図るため種々の液晶材料が研究開発されているが、その中には偏光板を使用しないため，光の透過率が高くなる高分子液晶材料、高速応答性・高視野角特性を備えた強誘電性液晶、反強誘電性液晶等の分極を有する液晶材料、ＯＣＢモード液晶材料等が存在する。
【００１０】
ところが、例えば高分子液晶材料は比抵抗が小さく、ＴＮ液晶に比較してリーク電流が大きくなるため、保持期間中の画素電圧変動が大きくなる。分極を有する液晶材料においても同様に、分極によって生じる電荷の再分配等によって、保持期間中の画素電圧変動がＴＮ液晶の場合より増大するため、従来の画素構成ではこうした液晶材料を使用した表示装置の実用化は困難である。
【００１１】
こうした問題を解決するための方法としてはソースフォロワ型のアンプを併用することで、保持期間中の画素電圧Ｖｐｉｘを一定に保つ構成が、特開平２−２７２５２１号公報、特開平７−２０８２０号公報、特開平１Ｏ−１４８８４８号公報、特開平１−２９２９７９号公報、特開平５−１７３１７５号公報、特開平１１−３２６９４６号公報等に開示されている。この方法によれば、保持期間中の画素電圧ｖｐｉｘを一定に保つことができる。
【００１２】
図２０はこうしたアナログアンプ回路付帯画素の一例を示す図である。図２０に示すように、スイッチング用ＭＯＳ型トランジスタ（Ｑｎ）６１のゲート電極に走査線１０１を、ソース電極に信号線１０２を、アナログアンプ回路６２の入力電極にＭＯＳ型トランジスタ６１のドレイン電極を、出力電極に液晶素子１ｇの画素電極１ｅをそれぞれ接続し、対向電極１ｆとの間で液晶に電圧を印加して駆動する構成になっている。
【００１３】
通常、画素電極１ｅと電圧保持容量電極１ｃとの間には電圧保持容量１ｄが作製される。アナログアンプ回路６２の電原綿は別に設けたアンプ正電源電極６４及びアンプ負電源電極６３に接続するか、あるいは回路構成を簡素にするため、一方を走査線に、一方を電圧保持容量電極１ｃ等の既存の電極に接続する構成をとる。
【００１４】
図２０にはアンプ正電源電極６４及びアンプ負電源電極６３を設けた場合を示している。この回路の動作は基本的には図１８及び図１９に示す回路で説明した場合と同様であるが、スイッチング用トランジスタがオフ状態にある時、アナログアンプ回路６２によって液晶素子１ｇに所定の電圧が印可され続けるため、図１９で生じている電圧変動△Ｖ１，△Ｖ２，△Ｖ３を抑制することができる。
【００１５】
【発明が解決しようとする課題】
上述したように、従来の画素構成にアナログアンプ回路を併用した構成にすれば、ＴＮ液晶のみならず、高分子液晶材料のような低比抵抗材料や、強誘電液晶・反強誘電性液晶のような分極を有する液晶材料においても液晶画素電位の変動を抑制することが可能であるが、この画素構成で表示を行う場合、アンプの出力ばらつきがそのまま画素の表示ばらつきとなるため、画素毎のアンプ出力を一定にするか、あるいはアンプ出力のばらつきに応じて入力電圧に補正を行う必要が生じる。
【００１６】
こうしたアンプの出力ばらつきは、アナログアンプ回路を構成するトランジスタの特性差等が主要因である。図２１はアナログアンプ回路を付加した画素のトランジスタを用いた具体的な構成を示す１画素分の等価回路を示している。図２１に示すように、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたｎ型ＭＯＳトランジスタ（Ｑｎ）７１と、ゲート電極がそのｎ型ＭＯＳトランジスタ７１のソース電極及びドレイン電極の他方に接続されかつソース電極及びドレイン電極の一方が走査線１０１に接続されるとともに、ソース電極及びドレイン電極の他方が画素電極１ｅに接続されたｐ型ＭＯＳトランジスタ７２と、そのｐ型ＭＯＳトランジスタ７２のゲート電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと電圧保持容量電極１ｃとの間に接続された抵抗（ＲＬ）７３と、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとから構成されている。
【００１７】
図２１に示す構成によれば、水平走査期間終了後も、画素電極１ｅはアナログアンプ回路によって駆動されるので、従来技術で述べたような液晶の応答に伴う画素電圧Ｖｐｉｘ（＝アンプ出力電圧Ｖｏｕｔ）の時間変動を抑制することができる。
【００１８】
その際、アンプ出力電圧はｐ型ＭＯＳトランジスタのトランス・コンダクタンスｇｍｐと抵抗ＲＬとの値によって変わるが、アンプ入力電圧Ｖａとアンプに使用しているＭＯＳ型トランジスタのしきい値Ｖｔとを用いた式、つまり
Ｖｏｕｔ＝Ｖａ−Ｖｔ                    ・・・（１）
という式でおよそ表される。
【００１９】
このため、アナログアンプ回路を取付けただけの従来技術においては、しきい値の画素毎のばらつきがそのまま画素電圧のはらつきとなり、色むら等の画質低下が生じてしまう。こうした画質低下はトランジスタの特性差が増大する大画面の場合はもとより、高精細・多階調の要求が厳しい現在の状況下では、小型面においても問題となる。
【００２０】
そこで、本発明の目的は上記の問題点を解消し、保持期間中の画素電圧変動を抑制するためにアナログアンプ回路が付加された構成の画素において、アンプ出力のばらつきに起因する画素毎の表示ばらつきを抑制することができる液晶表示装置を提供することにある。
【００２１】
【課題を解決するための手段】
本発明による第１の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されかつアンプ出力転送機能を備えたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、前記アンプ出力転送機能の出力を全ビットについて検出する検出手段と、前記検出手段の検出結果に基づいて画素毎に前記アンプ出力転送機能の出力補正を行う補正手段とを備えている。
【００２２】
本発明による第２の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記信号線に接続されたＭＯＳトランジスタと、入力電極が前記ＭＯＳトランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記ＭＯＳトランジスタのソース電極あるいはドレイン電極が接続された信号線とは異なる信号線に接続されたスイッチとから形成され、
前記アンプモニタ線あるいはＭＯＳトランジスタソース電極あるいはドレイン電極が接続された信号線とは異なる信号線の一方を通じて前記アナログアンプ回路の出力電圧を読み出す読み出し回路と、前記読み出し回路によって所定の順序で転送される前記アナログアンプ回路の出力電圧と予め設定された基準電圧との差分を検出する検出回路と、前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、前記ディジタル化された前記差分電圧を記憶するメモリと、前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする。
【００２３】
本発明による第３の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記信号線に接続されたＭＯＳトランジスタと、入力電極が前記ＭＯＳトランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記ＭＯＳトランジスタのソース電極あるいはドレイン電極が接続された信号線とは異なる信号線に接続されたスイッチとから形成され、
前記アンプモニタ線あるいは前記ＭＯＳトランジスタのソース電極あるいはドレイン電極が接続された信号線とは異なる信号線のうちの一方の一端に接続されかつ前記ＭＯＳ型アナログアンプ回路の出力を前記液晶表示装置の外部に出力する端子電極と、前記液晶表示装置の外部で測定された前記ＭＯＳ型アナログアンプ回路の出力電圧データを記憶するメモリと、前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする。
【００２４】
本発明における第４の実施形態は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極を駆動し、前記ＭＯＳ型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化のいずれかが施された薄膜半導体層であり、前記レーザアニールの際のレーザの走査方向が前記走査線と平行である液晶表示装置であって、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記信号線に接続されたＭＯＳトランジスタと、入力電極が前記ＭＯＳトランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから形成され、
前記ＭＯＳ型アナログアンプ回路の出力電極とアンプモニタ線あるいは前記信号線の一方とを接続するスイッチが、最小で一つの画素、最大で全ての画素に対して設けられ、
前記スイッチを通して転送される、入力画像信号電圧に対するアンプ出力電圧の差分を基に決定される補正電圧が、同一信号線に接続された画素に対しては同一であることを特徴とする。
【００２５】
本発明による第５の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたMOS型トランジスタ回路によって画素電極を駆動し、前記MOS型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化のいずれかが施された薄膜半導体層であり、前記レーザアニールの際のレーザの走査方向が前記走査線と平行である液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記MOSトランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記MOS型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記MOS型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線の一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力電圧を前記アンプモニタ線あるいは前記信号線の一方を通じて読み出す読み出し回路と、
前記読み出し回路によって所定の順序で転送される前記ＭＯＳ型アナログアンプ回路の出力電圧と基準電圧との差分を検出する検出回路と、
前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、
前記変換手段でディジタル化された前記差分電圧を記憶するメモリと、
前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有する。
【００２６】
本発明による第６の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたMOS型トランジスタ回路によって画素電極を駆動し、前記MOS型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化のいずれかが施された薄膜半導体層であり、前記レーザアニールの際のレーザの走査方向が前記走査線と平行である液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記MOSトランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記MOS型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記MOS型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線の一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプモニタ線あるいは前記信号線のいずれか一方の一端に接続されかつ前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力を前記液晶表示装置の外部に出力する端子電極と、
前記液晶表示装置の外部で決定された前記ＭＯＳ型アナログアンプ回路の出力あるいは補正電圧データを記憶するメモリと、
前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有することを特徴とする。
【００２７】
本発明による第７の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたMOS型トランジスタ回路によって画素電極を駆動し、前記MOS型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化のいずれかが施された薄膜半導体層であり、前記レーザアニールの際のレーザの走査方向が前記信号線と平行である液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記MOSトランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記MOS型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記MOS型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線の一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプモニタ線あるいは前記信号線のいずれか一方の一端に接続されかつ前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力を前記液晶表示装置の外部に出力する端子電極と、
前記液晶表示装置の外部で決定された前記ＭＯＳ型アナログアンプ回路の出力電圧データを記憶するメモリと、
前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有する。
【００２８】
本発明による第８の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されかつアンプ出力転送機能を備えたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、
前記ＭＯＳ型トランジスタ回路は、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極の一方が前記信号線に接続されたＭＯＳトランジスタと、入力電極が前記ＭＯＳトランジスタのソース電極あるいはドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、前記ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから形成され、
前記ＭＯＳ型アナログアンプ回路の出力電極とアンプモニタ線あるいは前記信号線の一方とを接続するスイッチが所定画素に対して設けられ、
前記スイッチを通して転送される入力画像信号電圧に対するアンプ出力電圧の差分を検出する検出手段と、
前記検出手段の検出結果に基づいて、前記アンプ出力転送機能の出力の検出を行った画素間で前記差分に線形補間処理を行うことにより、前記の実際に検出を行った画素以外の画素における入力信号電圧とアンプ出力電圧の差分を決定し、これらの差分を補正する手段とを有することを特徴とする。
【００２９】
本発明による第９の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記MOSトランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記MOS型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線のうちの一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力電圧を前記アンプモニタ線あるいは前記信号線のいずれか一方を通じて読み出す読み出し回路と、
前記読み出し回路によって所定の順序で転送される前記ＭＯＳ型アナログアンプ回路の出力電圧と基準電圧との差分を検出する検出回路と、
前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、
前記変換手段でディジタル化された前記差分電圧を記憶する第１のメモリと、
前記第１のメモリの記憶データから全画素の補正電圧を線形補間によって算出する補間手段と、
前記補間手段で算出された補正電圧を記憶する第２のメモリと、
前記第２のメモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有する。
【００３０】
本発明による第１０の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記MOSトランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記MOS型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線のうちの一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力電圧を前記アンプモニタ線あるいは前記信号線の一方を通じて読み出す読み出し回路と、
前記読み出し回路によって所定の順序で転送される前記ＭＯＳ型アナログアンプ回路の出力電圧と基準電圧との差分を検出する検出回路と、
前記検出回路からの差分電圧をディジタルデータに変換する変換手段と、
前記変換手段でディジタル化された前記差分電圧を記憶するメモリと、
前記メモリのデータから全画素の補正電圧を線形補間によって算出する補間手段と、
前記補間手段で算出された補正電圧を入力画像信号に印加する電圧発生手段とを有する。
【００３１】
本発明による第１１の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置であって、
前記MOS型トランジスタ回路が、ゲート電極が前記走査線に接続されかつソース電極あるいはドレイン電極のいずれか一方が前記信号線に接続され、ドレイン電極あるいはソース電極の他方がMOS型アナログアンプ回路の入力電極に接続されたMOSトランジスタと、入力電極が前記MOSトランジスタの前記信号線に接続されていない側の電極に接続されかつ出力電極が画素電極に接続された前記MOS型アナログアンプ回路と、前記MOS型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とからなる表示用画素と、
入力端が前記ＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線あるいは前記信号線のうちの一方に接続されたスイッチを前記表示用画素の構成に付け加えたアンプ出力検出用画素と、
前記アンプモニタ線あるいは前記信号線のうちの一方の一端に接続されかつ前記アンプ出力検出用画素の前記ＭＯＳ型アナログアンプ回路の出力を前記液晶表示装置の外部に出力する端子電極と、
前記液晶表示装置の外部で決定された前記ＭＯＳ型アナログアンプ回路の出力あるいは補正電極データを記憶するメモリと、
前記メモリの記憶データに応じて入力画像信号に対して補正電圧を印加する電圧発生手段とを有する。
【００３２】
すなわち、本発明の第１の液晶表示装置は、上記目的を達成するために、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、ゲート電極が走査線に接続されかつソース電極及びドレイン電極の一方が信号線に接続されたＭＯＳトランジスタと、入力電極がＭＯＳトランジスタのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、入力端がＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線または信号線に接続されたスイッチとからＭＯＳ型トランジスタ回路を形成している。
【００３３】
また、本発明の第１の液晶表示装置は、上記の構成において、アンプモニタ線または信号線を通じて読み出し回路によって所定の順序で転送されたアンプ出力電圧に対して基準電圧との差分を検出する検出装置と、差分電圧を記憶するメモリと、入力画像信号に対してメモリのデータを基に補正電圧を印加する電圧発生手段とを備えている。
【００３４】
本発明の第２の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、ゲート電極が走査線に接続されかつソース電極及びドレイン電極の一方が信号線に接続されたＭＯＳトランジスタと、入力電極がＭＯＳトランジスタのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量と、入力端がＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線または信号線に接続されたスイッチとからＭＯＳ型トランジスタ回路を形成している。
【００３５】
また、本発明の第２の液晶表示装置では、上記の構成において、アンプモニタ線の一端が外部測定装置による測定が可能なように端子電極となっていることを特徴としている。さらに、本発明の第２の液晶表示装置では、上記の構成において、外部測定装置によって検出された差分電圧を記憶する不揮発性メモリと、入力画像信号に対して不揮発性メモリのデータを基に補正電圧を印加する電圧発生手段とを備えている。
【００３６】
本発明の第３の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動され、ＭＯＳ型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化された薄膜半導体層であり、レーザアニールの際のレーザの走査方向が走査線と平行またはそれに準じる角度であるアクティブマトリクス型波晶表示装置において、ゲート電極が走査線に接続されかつソース電極及びドレイン電極の一方が信号線に接続されたＭＯＳ型トランジスタと、入力電極がＭＯＳ型トランジスタのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから構成された表示用画素以外に、画面端部の１走査線上に形成されたアンプ出力検出用画素が存在することを特徴としている。
【００３７】
このアンプ出力検出用画素は表示用画素の構成に、入力端がＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線または信号線に接続されたスイッチを付け加えたものである。
【００３８】
また、本発明の第３の液晶表示装置では、上記の構成において、アンプモニタ線または信号線を通じて読み出し回路によって所定の順序で転送されたアンプ出力電圧に対して基準電圧との差分を検出する検出装置と、差分電圧を記憶するメモリと、入力画像信号に対してメモリのデータを基に補正電圧を印加する電圧発生手段とを備えている。
【００３９】
本発明の第４の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動され、ＭＯＳ型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化された薄膜半導体層であり、レーザアニールの際のレーザの走査方向が走査線と平行またはそれに準じる角度であるアクティブマトリクス型液晶表示装置において、ゲート電極が走査線に接続されかつソース電極及びドレイン電極の一方が信号線に接続されたＭＯＳトランジスタと、入力電極がＭＯＳトランジスタのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから構成された表示用画素以外に、画面端部の１走査線上に形成されたアンプ出力検出用画素が存在することを特徴としている。
【００４０】
このアンプ出力検出用画素は表示用画素の構成に、入力端がＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線または信号線に接続されたスイッチを付け加えたものであり、アンプモニタ線の一端は外部測定装置による測定が可能なように端子電極となっている。
【００４１】
また、本発明の第４の液晶表示装置では、上記の構成において、外部測定装置によって検出された差分電圧を記憶する不揮発性メモリと、入力画像信号に対して不揮発性メモリのデータを基に補正電圧を印加する電圧発生手段とを備えている。
【００４２】
本発明の第５の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動され、ＭＯＳ型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化された薄膜半導体層であり、レーザアニールの際のレーザの走査方向が信号線と平行またはそれに準じる角度であるアクティブマトリクス型液晶表示装置において、ゲート電極が走査線に接続されかつソース電極及びドレイン電極の一方が信号線に接続されたＭＯＳトランジスタと、入力電極がＭＯＳトランジスタのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから構成された表示用画素以外に、画面端部の１信号線上に形成されたアンプ出力検出用画素が存在することを特徴としている。
【００４３】
このアンプ出力検出用画素は表示用画素の構成に、入力端がＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線または信号線に接続されたスイッチを付け加えたものである。
【００４４】
また、本発明の第５の液晶表示装置では、上記の構成において、アンプモニタ線または信号線を通じて読み出し回路によって所定の順序で転送されたアンプ出力電圧に対して基準電圧との差分を検出する検出装置と、差分電圧を記憶するメモリと、入力画像信号に対してメモリのデータを基に補正電圧を印加する電圧発生手段とを備えている。
【００４５】
本発明の第６の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動され、ＭＯＳ型トランジスタ回路の半導体層がレーザアニールによって結晶化あるいは再結晶化された薄膜半導体層であり、レーザアニールの際のレーザの走査方向が信号線と平行またはそれに準じる角度であるアクティブマトリクス型液晶表示装置において、ゲート電極が走査線に接続されかつソース電極及びドレイン電極の一方が信号線に接続されたＭＯＳトランジスタと、入力電極がＭＯＳトランジスタのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから構成された表示用画素以外に、画面端部の１信号線上に形成されたアンプ出力検出用画素が存在することを特徴としている。
【００４６】
このアンプ出力検出用画素は表示用画素の構成に、入力端がＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線または信号線に接続されたスイッチを付け加えたものであり、アンプモニタ線の一端は外部測定装置による測定が可能なように端子電極となっている。
【００４７】
また、本発明の第６の液晶表示装置では、上記の構成において、外部測定装置によって検出された差分電圧を記憶する不揮発性メモリと、入力画像信号に対して不揮発性メモリのデータを基に補正電圧を印加する電圧発生手段とを備えている。
【００４８】
本発明の第７の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、ゲート電極が走査線に接続されかつソース電極及びドレイン電極の一方が信号線に接続されたＭＯＳトランジスタと、入力電極がＭＯＳトランジスタのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから構成された表示用画素と、画面の外縁部に４点以上の複数個配設されたアンプ出力検出用画素とからなることを特徴としている。
【００４９】
このアンプ出力検出用画素は表示用画素の構成に、入力端がＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線または信号線に接続されたスイッチを付け加えたものである。
【００５０】
また、本発明の第７の液晶表示装置では、上記の構成において、アンプモニタ線を通じて読み出し回路によって所定の順序で転送されたアンプ出力電圧に対して基準電圧との差分を検出する検出装置と、差分電圧を記憶する第１のメモリと、第１のメモリのデータから全ビットの補正電圧を算出する補間回路と、補間回路によって算出された補正電圧を記憶する第２のメモリと、入力画像信号に対して第２のメモリのデータを基に補正電圧を印加する電圧発生手段とを備えている。この場合、線形補間は補正電圧を算出するビットに最も近いアンプ出力検出用画素４点を選択して行う。
【００５１】
本発明の第８の液晶表示装置は、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されたＭＯＳ型トランジスタ回路によって画素電極が駆動されるアクティブマトリクス型液晶表示装置において、ゲート電極が走査線に接続されかつソース電極及びドレイン電極の一方が信号線に接続されたＭＯＳトランジスタと、入力電極がＭＯＳトランジスタのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路と、ＭＯＳ型アナログアンプ回路の入力電極と電圧保持容量電極との間に形成された電圧保持容量とから構成された表示用画素と、画面の外縁部に４点以上の複数個配設されたアンプ出力検出用画素とからなることを特徴としている。
【００５２】
このアンプ出力検出用画素は表示用画素の構成に、入力端がＭＯＳ型アナログアンプ回路の出力電極に接続されかつ出力端がアンプモニタ線または信号線に接続されたスイッチを付け加えたものであり、アンプモニタ線の一端は外部測定装置による測定が可能なように端子電極となっている。
【００５３】
また、本発明の第８の液晶表示装置では、上記の構成において、外部測定装置によって検出された差分電圧及び前記差分電圧を補間することで求められた全ビットのアンプ出力補正電圧を記憶する不揮発性メモリと、入力画像信号に対して不揮発性メモリのデータを基に補正電圧を印加する電圧発生手段とを備えている。この場合、線形補間は補正電圧を算出するビットに最も近いアンプ出力検出用画素４点を選択して行う。
【００５４】
以上のように、本発明では入力電極がスイッチング用ＭＯＳトランジスタを介して信号線に接続されかつ出力電極が画素電極に接続されたＭＯＳ型アナログアンプ回路を付加しているので、高分子液晶、分極を有する強誘電液晶・反強誘電液晶、ＯＣＢ（Ｏｐｔｉｃａｌ  Ｃｏｍｐｅｎｓａｔｅｄ  Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）液晶等の従来技術では保持期間中に電圧変動が生じる液晶材料を使用することができるという効果が得られる。
【００５５】
本発明の第１及び第２の液晶表示装置では、実際に画素で使用されているアナログアンプ回路の出力を全ビットについて検出し、この出力値を基に画素毎にアナログアンプ回路の出力補正を行っているので、アナログアンプ回路の特性差に起因する表示むら等の画質低下が生じない。
【００５６】
また、本発明の第３〜第６の液晶表示装置では、レーザアニールによって結晶化あるいは再結晶化された薄膜半導体層からなるｐ−ｓｉトランジスタを用いる際に、トランジスタ特性に差を生じ易いレーザ走査方向に対してのみアンプ出力の補正を行うことで、小規模な補正回路によって効果的な補正を行うことが可能である。
【００５７】
さらに、本発明の第７及び第８の液晶表示装置では、全ビットに対してアンプ出力の検出を行わない場合、アンプ出力検出を行った画素間で線形補間処理を行うことで、補正の精度を高めているため、やはり小規模な回路構成によって効果的な補正を行うことが可能である。
【００５８】
さらにまた、補正電圧を記憶するメモリを不揮発性にし、検出過程の一部に外部測定装置を用いることによって、アンプ出力の検出から補正にいたる回路構成を簡略にすることが可能となる。
【００５９】
【発明の実施の形態】
次に、本発明の実施例について図面を参照して説明する。図１は本発明の第１の実施例による液晶表示装置の概略構成を示す図である。図１において、本発明の第１の実施例による液晶表示装置は出力転送部１と、補正回路部２と、信号源３と、Ｖ−Ｔ（電圧透過率）補正部４とを備えている。
【００６０】
出力転送部１はゲートドライバ１ｉによって順次駆動される複数の走査線１０１と、データドライバ１ｊによって順次データ信号を転送される複数の信号線１０２との各交点付近に、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ（Ｑｎ）１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇと、入力端がアナログアンプ回路１ｂの出力電極に接続されかつ出力端がアンプモニタ線１０３または信号線１０２に接続されたスイッチ１ｈとからなるアンプ出力検出用画素によって構成されている。この出力転送部１はそのまま画像表示部となる。
【００６１】
補正回路部２はスイッチ１ｈ及びアンプモニタ線１０３（信号線１０２がこれを兼ねる場合もある）を通じてアナログアンプ回路１ｂの出力電極に接続された読み出し回路２ａと、読み出し回路２ａからの出力と基準電圧（Ｖｒｅｆ）との差分を検出する検出回路２ｂと、検出回路２ｂからの出力をＡ／Ｄ（アナログ／ディジタル）変換するＡ／Ｄコンバータ２ｃと、Ａ／Ｄコンバータ２ｃの出力を記憶するメモリ２ｄと、メモリ２ｄの記憶内容に応じた電圧をデータ信号に印加する電圧出力手段２ｅとから構成されている。
【００６２】
図２は図１の読み出し回路２ａの構成例を示すブロック図である。図２において、読み出し回路２ａはスイッチ２１ａとシフトレジスタ２２ａとから構成され、アンプ出力検出用画素５から送られてきたアンプ出力電圧Ｖｏｕｔを所定の順序によって検出回路２ｂへと転送する。
【００６３】
図３は本発明の第１の実施例による液晶表示装置の１画素分の構成を示す図である。図３において、本発明の第１の実施例による液晶表示装置は、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方がＮ番目の信号線１０２に接続された第１のＭＯＳ型トランジスタ（Ｑｎ１）３１と、入力電極が第１のＭＯＳ型トランジスタ３１のソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、ゲート電極がスイッチ選択線２０１に接続されかつソース電極及びドレイン電極の一方がアナログアンプ回路１ｂの出力電極に接続されるとともに、ソース電極及びドレイン電極の他方がＮ＋１番目の信号線１０２に接続された第２のＭＯＳ型トランジスタ（Ｑｎ２）３２と、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとから構成されている。
【００６４】
ここで、第１のＭＯＳ型トランジスタ３１及び第２のＭＯＳ型トランジスタ３２及びアナログアンプ回路１ｂはｐ−ＳｉＴＦＴ（Ｔｈｉｎ  Ｆｉｌｍ  Ｔｒａｎｓｉｓｔｏｒ）で構成されている。また、アナログアンプ回路１ｂのゲインは１倍に設定されている。
【００６５】
図４は本発明の第１の実施例による液晶表示装置のアンプ出力検出時の駆動方法を示す図である。この図４を参照して、上記の画素構成を用いた液晶表示装置のアンプ出力検出方法について説明する。
【００６６】
図４は図３に示す画素構成によって液晶を駆動した場合のゲート走査電圧Ｖｇ、データ信号電圧Ｖｄ、スイッチ選択線電圧Ｖｓｗ、アンプ入力電圧Ｖａ、アンプ出力電圧Ｖｏｕｔ（＝画素電圧Ｖｐｉｘ）のタイミングチャートを示したものである。
【００６７】
図４に示すように、ゲート走査電圧ＶｇがハイレベルＶｇＨとなることによって、第１のＭＯＳ型トランジスタ３１はオン状態となり、Ｎ番目の信号線に入力されている基準電圧Ｖｒｅｆが第２のＭＯＳ型トランジスタ３２を経由してアナログアンプ回路１ｂの入力電極に転送される。
【００６８】
アナログアンプ回路１♭はアンプ入力電圧Ｖａに応じたアンプ出力電圧ｖｏｕｔを出力するが、この時、スイッチ選択線電圧ｖｓｗはローレベルｖｓｗＬに設定されており、第２のＭＯＳ型トランジスタ３２はオフ状態となり、アンプ出力電圧ＶｏｕｔはＮ-ト-１番目の信号線に出力されない。
【００６９】
ゲート走査電圧Ｖｇがローレベルとなると、第１のＭＯＳ型トランジスタ３１はオフ状態となり、アナログアンプ回路ｌｂの入力電極に転送された基準電圧Ｖｒｅｆは電圧保持容量電極１ｃによって保持される。その際、アンプ人力電圧Ｖａは第１のＭＯＳ型トランジスタ３１がオフ状態になる時刻において、第１のＭＯＳ型トランジスタ３１のゲート・ソース間容量を経由してフィードスルー電圧と呼ばれる電圧シフトを起こす。図４ではその電圧シフトをｖｆで示している。
【００７０】
第１のＭＯＳ型トランジスタ３Ｉがオフ状態になった後、信号線にはデータドライバ１ｊからの電圧印加がなくなり、またスイッチ選択線電圧ｖｓｗがハイレベルＶｓｗＨとなる。その結果、第２のＭＯＳ型トランジスタ３２がオン状態となり、アンプ出力電圧ｖｏｕｔがＮ＋１番目の信号線に出力される。
【００７１】
アンプ人力電圧Ｖａは再びゲート走査電圧Ｖｇがハイレベルとなり、第１のトランジスタ３１が選択されるまで保持され、アナログアンプ回路１ｂはアンプ入力電圧ｖａが変化するまでの間、その保持されたアンプ入力電圧ｖａに応じた電圧を出力し続ける。そのため、Ｎ＋１番日の信号線をモニタすることで、アンプ出力電圧を検出することが可能となる。
【００７２】
このように、信号線はゲート走査電圧ｖｇがハイレベルの場合に通常の信号線として、ゲート走査電圧Ｖｇがローレベルの場合にアンプ出力の検出線として使用される。スイッチ選択線電圧ｖｓｗがハイレベルである期間は、Ｎ＋１番目の信号線の負荷容量による立上がり遅延が問題にならない程度に十分長くとる。
【００７３】
アンプ出力の検出が終了すると、スイッチ選択線電圧Ｖｓｗは再びローレベルとなり、第２のＭＯＳ型トランジスタ３２はオフ状態となる。また、画像表示を行う場合には、スイッチ選択線電圧Ｖｓｗを常にローレベルに設定しておけば良い。
【００７４】
次に、図１に示す回路の動作について説明する。アンプモニタ線１０３（図２に示す画素構成においては信号線１０２がこれを兼ねる）によって出力されたアンプ出力電圧Ｖｏｕｔは、読み出し回路２ａに送られる。
【００７５】
読み出し回路２ａはアンプ出力検出用画素より送られたアンプ出力電圧Ｖｏｕｔを、所定の順序によって検出回路２ｂへと転送することができる。検出回路２ｂではアンプ出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差分電圧を取り出す。この差分データはＡ／Ｄコンバータ２ｃによってディジタルデータに変換され、メモリ２ｄに蓄えられる。
【００７６】
画像表示に際しては画像データ信号の転送にタイミングを合わせて、メモリ２ｄから電圧出力手段２ｅに差分データが送られ、電圧出力手段２ｅによってそれに応じた補正電圧が画像データ信号に対して加算される。図１においては、画像データ信号に対する他の補正としてＶ−Ｔ補正が記述されているが、通常、この他にも極性反転、相展開等の処理が行われる。
【００７７】
次に、本発明の第１の実施例による液晶表示装置の効果について説明する。本発明の第１の実施例による液晶表示装置では水平走査期間終了後も、画素電極１ｅがアナログアンプ回路１ｂによって駆動されるので、従来技術で述べたような液晶の応答に伴う画素電圧Ｖｐｉｘ（＝アンプ出力電圧Ｖｏｕｔ）の時間変動をなくすことができる。
【００７８】
その際、例えば図２１に示す構成において、アンプ出力電圧はアンプ入力電圧Ｖａとアンプに使用しているＭＯＳ型トランジスタのしきい値Ｖｔとを用いた次式で、つまり、
Ｖｐｉｘ＝Ｖａ−Ｖｔ                        ・・・（２）
という式でおよそ表される。
【００７９】
このため、アナログアンプ回路を取り付けただけの従来技術においては、しきい値の画素毎のばらつきがそのまま画素電圧のばらつきとなり、色むら等の画質低下が生じてしまうが、本発明の第１の実施例による液晶表示装置では画素毎のアナログアンプ回路１ｂの出力特性に応じた補正を行っているので、こうした画質の低下が生じない。
【００８０】
このようにして、高分子液晶、分極を有する強誘電液晶・反強誘電液晶、ＯＣＢ液晶等、従来技術で述べたような保持期間中に電圧変動が生じる液晶材料を使用することができ、こうした液晶や従来使用しているＴＮ液晶等の液晶を駆動する場合に、より正確な階調表示を実現し、画面のちらつきや色むら等を抑制するという効果が得られる。
【００８１】
本実施例では第１のＭＯＳ型トランジスタ３１と第２のＭＯＳ型トランジスタ３２とアナログアンプ回路１ｂとをそれぞれｐ−ＳｉＴＦＴで形成すると述べたが、ａ−ＳｉＴＦＴ、カドミウム・セレン薄膜トランジスタ等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。また、本実施例ではアナログアンプ回路１ｂのゲインを１倍に設定しているが、画素電圧を入力電圧と異ならせるために、電圧増幅度を変化させても良い。
【００８２】
さらに、本実施例では画素の選択スイッチとしてｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合、ゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。
【００８３】
さらにまた、本実施例ではアンプ出力スイッチとしてｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合、画素スイッチが選択されている際にはスイッチ選択線にハイレベルＶｓｗＨを、画素スイッチが非選択の際にはスイッチ選択線にローレベルＶｓｗＬを入力する。
【００８４】
上記のメモリ２ｄには書き換え可能なメモリ、書き換え不可能なメモリのどちらを使用しても良い。書き換え可能なメモリを使用する場合には、揮発性、不揮発性のメモリであるかは問われない。揮発性のメモリを使用する場合、アンプ出力の検出及びメモリへの書き込みは液晶表示装置の立ち上げ毎に自動的に実施されるが、不揮発性のメモリにおいても同様の処置を適用することも可能である。また、揮発性・不揮発性に拘わらず、書き換え可能なメモリを使用する場合は、アンプ出力の検出及びメモリの更新を使用者が任意のタイミングで行えるようにしても良い。また、書き換え可能なメモリを使用した場合には、アンプ出力の検出及びメモリへの書き込みに時間を要するが、アンプ回路特性の経時変化等に対応することが可能となる。
【００８５】
図５は本発明の第１の実施例による液晶表示装置の１画素分の他の構成例を示す図である。図５において、本発明の第１の実施例による液晶表示装置はゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続された第１のＭＯＳ型トランジスタ（Ｑｎ１）４１と、入力電極が第１のＭＯＳ型トランジスタ４１のソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方がアナログアンプ回路１ｂの出力電極に接続されるとともに、ソース電極及びドレイン電極の他方がアンプモニタ線４０１に接続された第２のＭＯＳ型トランジスタ（Ｑｎ２）４２と、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとから構成されている。
【００８６】
ここで、第１のＭＯＳ型トランジスタ４１と第２のＭＯＳ型トランジスタ４２とアナログアンプ回路１ｂとはそれぞれｐ−ＳｉＴＦＴで構成されている。また、アナログアンプ回路１ｂのゲインは１倍に設定されている。
【００８７】
図６は本発明の第１の実施例による液晶表示装置のアンプ出力検出時の駆動方法を示す図である。この図６を参照して、上記の画素構成を用いた液晶表示装置のアンプ出力検出方法について説明する。
【００８８】
図６は図５に示す画素構成によって液晶を駆動した場合のゲート走査電圧Ｖｇ、データ信号電圧Ｖｄ、アンプ入力電圧Ｖａ、アンプ出力電圧（＝画素電圧）Ｖｏｕｔのタイミングチャートを示したものである。
【００８９】
図６に示すように、ゲート走査電圧ＶｇがハイレベルＶｇＨとなることによって、第１のＭＯＳ型トランジスタ４１はオン状態となり、信号線に入力されている基準電圧Ｖｒｅｆが第１のＭＯＳ型トランジスタ４１を経由してアナログアンプ回路１ｂの入力電極に転送される。
【００９０】
アナログアンプ回路１ｂはアンプ入力電圧Ｖａに応じたアンプ出力電圧Ｖｏｕｔを出力する。この時、第２のＭＯＳ型トランジスタ４２もオン状態であり、アンプ出力電圧Ｖｏｕｔはアンプモニタ線４０１に出力されるので、これをモニタすることで、アンプ出力を検出することが可能となる。
【００９１】
ゲート走査電圧Ｖｇがローレベルとなると、第１のＭＯＳ型トランジスタ４１及び第２のＭＯＳ型トランジスタ４２はともにオフ状態となり、アンプモニタ線４０１への出力が中断される。アナログアンプ回路１ｂの入力電極に転送された基準電圧Ｖｒｅｆ自体は電圧保持容量電極１ｃによって保持され、アナログアンプ回路１ｂはアンプ入力電圧Ｖａが変化するまでの間、その保持されたアンプ入力電圧Ｖａに応じた電圧を出力し続ける。
【００９２】
その際、アンプ入力電圧Ｖａは第１のＭＯＳ型トランジスタ４１がオフ状態になる時刻において、トランジスタのゲート・ソース間容量を経由してフィードスルー電圧と呼ばれる電圧シフトを起こす。図６ではその電圧シフトをＶｆで示している。
【００９３】
ゲート走査電圧がハイレベルである期間はアンプモニタ線４０１の負荷容量による立上がり遅延が問題にならない程度に十分長くとる。図５に示す構造では、アンプ出力を検出する場合と画像表示を行う場合とでタイミングチャートに大きな違いはなく、水平走査期間の長さを調節するだけでよい。
【００９４】
図１に示す液晶表示装置を構成する画素に図５に示す構造を用いた場合の動作は読み出し回路２ａに接続される線がアンプモニタ線４０１である以外、図３に示す構造を用いた場合と同様である。
【００９５】
図５に示す構造においても、図３に示す構造の場合と同様の効果が得られる。加えて、アンプ出力電圧検出時のゲート走査電圧Ｖｇ、データ信号電圧Ｖｄのタイミングチャートが、水平走査期間の長さを除けば、画像表示を行う場合と同一であるため、水平走査期間を規定するパルス幅またはパルス数を変更するだけで容易にアンプ出力電圧Ｖａの検出ルーチンを実行することができるという効果を有する。
【００９６】
本実施例では第１のＭＯＳ型トランジスタ４１と第２のＭＯＳ型トランジスタ４２とアナログアンプ回路１ｂとをｐ−ＳｉＴＦＴで形成すると述べたが、ａ−ＳｉＴＦＴ、カドミウム・セレン薄膜トランジスタ等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。また、本実施例ではアナログアンプ回路１ｂのゲインを１倍に設定しているが、画素電圧を入力電圧と異ならせるために、電圧増幅度を変化させても良い。
【００９７】
さらに、本実施例では画素の選択スイッチ及びアンプ出力スイッチとして、ｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合、ゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。
【００９８】
上記のメモリ２ｄには書き換え可能なメモリ、書き換え不可能なメモリのどちらを使用しても良い。書き換え可能なメモリを使用する場合には、揮発性、不揮発性のメモリであるかは問われない。揮発性のメモリを使用する場合、アンプ出力の検出及びメモリへの書き込みは液晶表示装置の立ち上げ毎に自動的に実施されるが、不揮発性のメモリにおいても同様の処置を適用することも可能である。また、揮発性・不揮発性に拘わらず、書き換え可能なメモリを使用する場合は、アンプ出力の検出及びメモリの更新を使用者が任意のタイミングで行えるようにしても良い。また、書き換え可能なメモリを使用した場合には、アンプ出力の検出及びメモリへの書き込みに時間を要するが、アンプ回路特性の経時変化等に対応することが可能となる。
【００９９】
図７は本発明の第２の実施例による液晶表示装置の概略構成を示す図である。図７において、本発明の第２の実施例による液晶表示装置は出力転送部６と、補正回路部７と、信号源３と、Ｖ−Ｔ補正部４とを備えている。
【０１００】
出力転送部６はゲートドライバ１ｉによって順次駆動される複数の走査線１０１と、ゲートドライバ１ｊによって順次データ信号を転送される複数の信号線１０２との各交点付近に、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇと、入力端がアナログアンプ回路１ｂの出力電極に接続されかつ出力端がアンプモニタ線１０３または信号線１０２に接続されたスイッチ１ｈとからなるアンプ出力検出用画素によって構成されており、アンプモニタ線１０３の一方の端が外部測定装置（図示せず）による測定が可能なように端子電極６ａである構成となっている。
【０１０１】
この出力転送部６はそのまま画像表示部となる。補正回路部７は不揮発性メモリ７ａと、不揮発性メモリ７ａの記憶内容に応じた電圧をデータ信号に印加する電圧出力手段２ｅとから構成されている。
【０１０２】
図８は本発明の第２の実施例による液晶表示装置の動作を説明するためのブロック図である。図８は本発明の第２の実施例による液晶表示装置におけるアンプ出力補正の手順を示している。
【０１０３】
アンプ出力電圧Ｖｏｕｔはアンプモニタ線１０３または信号線１０２によって端子電極６ａに出力される。外部測定装置８は端子電極６ａの電圧Ｖｏｕｔを読み取る電圧計８ａと、アンプ出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差分電圧を検出する差分検出装置８ｂと、その差分データを不揮発性メモリ７ａに記録する記録装置８ｃとから構成されている。
【０１０４】
このようにして、各画素毎のアンプ出力特性が不揮発性メモリ７ａに記録される。画像表示に際しては画像データ信号の転送にタイミングを合わせて、不揮発性メモリ７ａから電圧出力手段２ｅに差分データが送られ、電圧出力手段２ｅによってその差分データに応じた補正電圧が画像データ信号に対して加算される。
【０１０５】
本発明の第２の実施例による液晶表示装置における１画素の構成は図３及び図５に示す構造と同一である。本発明の第２の実施例による液晶表示装置においても、本発明の第１の実施例による液晶表示装置と同様の効果が得られる。加えて、本発明の第１の実施例による液晶表示装置において必要であった読み出し回路２ａ、検出回路２ｂ、Ａ／Ｄコンバータ２ｃが不要となるので、回路の構成が簡単になるという効果を有する。
【０１０６】
図９は本発明の第３の実施例による液晶表示装置の概略構成を示す図である。図９において、本発明の第３の実施例による液晶表示装置は表示部９と、出力転送部１０と、補正回路部１１と、信号源３と、Ｖ−Ｔ補正部４とを備えている。
【０１０７】
本発明の第３の実施例による液晶表示装置はトランジスタの半導体層がレーザアニールによって結晶化あるいは再結晶化された薄膜半導体層であり、その際のレーザ走査方向は走査線１０１と平行かそれに準ずる角度となっている。
【０１０８】
表示部９はゲートドライバ１ｉによって順次駆動される複数の走査線１０１と、データドライバ１ｊによって順次データ信号を転送される複数の信号線１０２との各交点付近に、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとからなる表示用画素によって構成されている。
【０１０９】
出力転送部１０はゲート電極が最終段走査線１０４に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇと、入力端がアナログアンプ回路１ｂの出力電極に接続されかつ出力端がアンプモニタ線１０３または信号線１０２に接続されたスイッチ１ｈとからなるアンプ出力検出用画素によって構成されている。これらのアンプ出力検出用画素はデータドライバ１ｊから最も離れた最終段走査線１０４に設けられている。
【０１１０】
補正回路部１１はスイッチ１ｈに接続された読み出し回路２ａと、読み出し回路２ａからの出力と基準電圧（Ｖｒｅｆ）との差分を検出する検出回路２ｂと、検出回路２ｂからの出力をＡ／Ｄ変換するＡ／Ｄコンバータ２ｃと、Ａ／Ｄコンバータ２ｃの出力を記憶するメモリ２ｄと、メモリ２ｄの記憶内容に応じた電圧をデータ信号に印加する電圧出力手段２ｅとから構成されている。
【０１１１】
本発明の第３の実施例による液晶表示装置における表示部画素の構成は図２０に示す構造と同様となっている。また、本発明の第３の実施例による液晶表示装置におけるアンプ出力検出用画素の構成は図３及び図５に示す構造と同一である。但し、図３におはるスイッチ選択線２０１の代わりに、表示に使用されない走査線を用いても良い。
【０１１２】
図９に示す本発明の第３の実施例による液晶表示装置の動作は本発明の第１の実施例による液晶表示装置の場合と同一である。但し、本発明の第１の実施例による液晶表示装置及び本発明の第２の実施例による液晶表示装置においては、アンプ出力補正用の差分データがビット毎に存在するが、本発明の第３の実施例による液晶表示装置においては信号線が共通である場合、補正用差分データに同一のものが使用される。
【０１１３】
本実施例ではアンプ出力検出用のビットがゲートドライバ１ｊから最も離れた最終段走査線１０４に接続されると述べたが、これらのアンプ出力検出用ビットは実際の画像表示に使用されても良いし、また実際の表示に使用されないダミービットを用いても良い。ダミービットを用いる場合には、ダミーラインであればどれを用いても良く、ゲートドライバ１ｊから最も離れた走査線という記述に限定されない。
【０１１４】
また、本実施例ではＭＯＳ型トランジスタ１ａ及びアナログアンプ回路１ｂをｐ−ＳｉＴＦＴで形成すると述べたが、単結晶シリコントランジスタで形成しても良いし、作製プロセスにレーザ走査を用いる他の薄膜トランジスタで形成しても良い。さらに、レーザ走査に限らず、作製上、走査線方向に顕著なばらつきが予想されるプロセスを用いる場合にも本実施例は有効である。さらにまた、本実施例ではアナログアンプ回路１ｂのゲインを１倍に設定しているが、画素電圧を入力電圧と異ならせるために、電圧増幅度を変化させても良い。
【０１１５】
本実施例では画素の選択スイッチとしてｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合、ゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。
【０１１６】
また、上記のメモリ２ｄには書き換え可能なメモリ、書き換え不可能なメモリのどちらを使用しても良い。書き換え可能なメモリを使用する場合には、揮発性、不揮発性のメモリであるかは問われない。揮発性のメモリを使用する場合、アンプ出力の検出及びメモリへの書き込みは液晶表示装置の立ち上げ毎に自動的に実施されるが、不揮発性のメモリにおいても同様の処置を適用することも可能である。また、揮発性・不揮発性に拘わらず、書き換え可能なメモリを使用する場合は、アンプ出力の検出及びメモリの更新を使用者が任意のタイミングで行えるようにしても良い。また、書き換え可能なメモリを使用した場合には、アンプ出力の検出及びメモリへの書き込みに時間を要するが、アンプ回路特性の経時変化等に対応することが可能となる。
【０１１７】
本発明の第３の実施例による液晶表示装置においては、トランジスタの特性ばらつきが大きいレーザアニール時のレーザ走査方向に対してアンプ出力の補正を行っており、画面全体に対して本発明の第１の実施例による液晶表示装置と同様の効果が得られる。加えて、アンプ出力検出用のビットを画像表示部と切り分けているため（最大でも１走査線分しか画像に影響しない）、画素開口率を低下させることなくアンプ出力を補正することが可能である。
【０１１８】
また、補正データは信号線で共通であるため、本発明の第１の実施例による液晶表示装置及び本発明の第２の実施例による液晶表示装置と比較して、メモリ２ｅの容量を削減することができるという効果も有する。さらに、データ信号への補正電圧印加も簡略化、高速化することが可能となる。
【０１１９】
図１０は本発明の第４の実施例による液晶表示装置の概略構成を示す図である。図１０において、本発明の第４の実施例による液晶表示装置は表示部１２と、出力転送部１３と、補正回路部１４と、信号源３と、Ｖ−Ｔ補正部４とを備えている。
【０１２０】
本発明の第４の実施例による液晶表示装置においては、トランジスタの半導体層がレーザアニールによって結晶化あるいは再結晶化された薄膜半導体層であり、その際のレーザ走査方向は走査線１０１と平行かそれに準ずる角度となっている。
【０１２１】
表示部１２はゲートドライバ１ｉによって順次駆動される複数の走査線１０１と、データドライバ１ｊによって順次データ信号を転送される複数の信号線１０２との各交点付近に、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとからなる表示用画素によって構成されている。
【０１２２】
出力転送部１３はゲート電極が最終段走査線１０４に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇと、入力端がアナログアンプ回路１ｂの出力電極に接続されかつ出力端がアンプモニタ線１０３または信号線１０２に接続されたスイッチ１ｈとからなるアンプ出力検出用画素によって構成されている。
【０１２３】
これらのアンプ出力検出用画素はデータドライバ１ｊから最も離れた最終段走査線１０４に設けられている。また、アンプモニタ線１０３の一方の端は外部測定装置（図示せず）による測定が可能なように端子電極６ａである構成となっている。補正回路部１４は不揮発性メモリ７ａと、不揮発性メモリ７ａの記憶内容に応じた電圧をデータ信号に印加する電圧出力手段２ｅとから構成されている。
【０１２４】
図１０に示す本発明の第４の実施例による液晶表示装置の動作は図７に示す本発明の第２の実施例による液晶表示装置の動作と同様である。本発明の第４の実施例による液晶表示装置におけるアンプ出力検出用画素画素の構成は、図３及び図５に示す構造と同一である。但し、図３に示すスイッチ選択線の代わりに、表示に使用されない走査線を用いても良い。
【０１２５】
本実施例ではアンプ出力検出用のビットがゲートドライバ１ｊから最も離れた最終段走査線１０４に接続されると述べたが、これらのアンプ出力検出用ビットは実際の画像表示に使用されても良いし、また実際の表示に使用されないダミービットを用いても良い。ダミービットを用いる場合にはダミーラインであればどれを用いても良く、ゲートドライバ１ｊから最も離れた走査線という記述に限定されない。
【０１２６】
また、本実施例ではＭＯＳ型トランジスタ１ａとアナログアンプ回路１ｂとをｐ−ＳｉＴＦＴで形成すると述べたが、単結晶シリコントランジスタで形成しても良いし、作製プロセスにレーザ走査を用いる他の薄膜トランジスタで形成しても良い。さらに、レーザ走査に限らず、作製上、走査線方向に顕著なばらつきが予想されるプロセスを用いる場合にも本実施例は有効である。
【０１２７】
さらにまた、本実施例ではアナログアンプ回路１ｂのゲインを１倍に設定しているが、画素電圧を入力電圧と異ならせるために、電圧増幅度を変化させても良い。本実施例では画素の選択スイッチとしてｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合、ゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。
【０１２８】
本発明の第４の実施例による液晶表示装置においても、本発明の第３の実施例による液晶表示装置と同様の効果が得られる。加えて、本発明の第３の実施例による液晶表示装置において必要であった読み出し回路２ａ、検出回路２ｂ、Ａ／Ｄコンバータ２ｃが不要となるので、回路の構成が簡単になるという効果を有する。
【０１２９】
図１１は本発明の第５の実施例による液晶表示装置の概略構成を示す図である。図１１において、本発明の第５の実施例による液晶表示装置は表示部１５と、出力転送部１６と、補正回路部１７と、信号源３と、Ｖ−Ｔ補正部４とを備えている。
【０１３０】
本発明の第５の実施例による液晶表示装置においては、トランジスタの半導体層がレーザアニールによって結晶化あるいは再結晶化された薄膜半導体層であり、その際のレーザ走査方向は信号線１０２と平行かそれに準ずる角度となっている。
【０１３１】
表示部１５はゲートドライバ１ｉによって順次駆動される複数の走査線１０１と、データドライバ１ｊによって順次データ信号が転送される複数の信号線１０２との各交点付近に、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとからなる表示用画素によって構成されている。
【０１３２】
出力転送部１６はゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が最終段信号線１０５に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がトランジスタＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇと、入力端がアナログアンプ回路１ｂの出力電極に接続されかつ出力端がアンプモニタ線１０３または信号線１０２に接続されたスイッチ１ｈとからなるアンプ出力検出用画素によって構成されている。これらのアンプ出力検出用画素はゲートドライバ１ｉから最も離れた最終信号線１０５に設けられている。
【０１３３】
補正回路部１７はスイッチ１ｈに接続された読み出し回路２ａと、読み出し回路２ａからの出力と基準電圧（Ｖｒｅｆ）との差分を検出する検出回路２ｂと、検出回路２ｂからの出力をＡ／Ｄ変換するＡ／Ｄコンバータ２ｃと、Ａ／Ｄコンバータ２ｃの出力を記憶するメモリ２ｄと、メモリ２ｄの記憶内容に応じた電圧をデータ信号に印加する電圧出力手段２ｅとから構成されている。
【０１３４】
本発明の第５の実施例による液晶表示装置におけるアンプ出力検出用画素の構成は図３及び図５に示す構造と同一である。但し、図５におけるアンプモニタ線の代わりに、表示に使用されない信号線を用いても良い。
【０１３５】
図１１に示す本発明の第５の実施例による液晶表示装置の動作は図１に示す本発明の第１の実施例による液晶表示装置の動作と同一である。但し、本発明の第１の実施例による液晶表示装置においてはアンプ出力補正用の差分データがビット毎に存在するが、本発明の第５の実施例による液晶表示装置においては走査線が共通である場合、補正用差分データに同一のものが使用される。
【０１３６】
図１１においては、アンプ検出用のビットは一本のアンプモニタ線（又は、信号線）で接続されているが、各アンプ出力検出用ビット毎に独立にアンプモニタ線を読み出し回路２ａに接続するようにしても良い。
また、本実施例ではアンプ出力検出用のビットがゲートドライバ１ｉから最も離れた最終信号線１０５に接続されると述べたが、これはゲートドライバ１ｉが画面の片側にのみ設置されている場合であり、画面の同側に設置されている場合にはどちらかのゲートドライバに最も近い信号線に接続する。これらのアンプ出力検出用ビットは実際の画像表示に使用されても良いし、また実際の表示に使用されないダミービットを用いても良い。ダミービットを用いる場合にはダミーラインであればどれを用いても良く、ゲートドライバ１ｉから最も離れた（両側入力の場合は最も近い）信号線という記述に限定されない。
【０１３７】
また、本実施例ではＭＯＳ型トランジスタ１ａとアナログアンプ回路１ｂとをｐ−ＳｉＴＦＴで形成すると述べたが、単結晶シリコントランジスタで形成しても良いし、作製プロセスにレーザ走査を用いる他の薄膜トランジスタで形成しても良い。この場合、レーザ走査に限らず、作製上、信号線方向に顕著なばらつきが予想されるプロセスを用いる場合に本実施例は有効である。
【０１３８】
さらに、本実施例ではアナログアンプ回路１ｂのゲインを１倍に設定しているが、画素電圧を入力電圧と異ならせるために、電圧増幅度を変化させても良い。さらにまた、本実施例では画素の選択スイッチとしてｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合、ゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。
【０１３９】
上記のメモリ２ｄには書き換え可能なメモリ、書き換え不可能なメモリのどちらを使用しても良い。書き換え可能なメモリを使用する場合には、揮発性、不揮発性のメモリであるかは問われない。揮発性のメモリを使用する場合、アンプ出力の検出及びメモリへの書き込みは液晶表示装置の立ち上げ毎に自動的に実施されるが、不揮発性のメモリにおいても同様の処置を適用することも可能である。また、揮発性・不揮発性に拘わらず、書き換え可能なメモリを使用する場合は、アンプ出力の検出及びメモリの更新を使用者が任意のタイミングで行えるようにしても良い。
【０１４０】
また、書き換え可能なメモリを使用した場合には、アンプ出力の検出及びメモリへの書き込みに時間を要するが、アンプ回路特性の経時変化等に対応することが可能となる。本発明の第５の実施例による液晶表示装置においても、本発明の第３の実施例による液晶表示装置と同様の効果が得られる。
【０１４１】
図１２は本発明の第６の実施例による液晶表示装置の概略構成を示す図である。図１２において、本発明の第６の実施例による液晶表示装置は表示部１８と、出力転送部１９と、補正回路部２０と、信号源３と、Ｖ−Ｔ補正部４とを備えている。
【０１４２】
本発明の第６の実施例による液晶表示装置においては、トランジスタの半導体層がレーザアニールによって結晶化あるいは再結晶化された薄膜半導体層であり、その際のレーザ走査方向は走査線１０１と平行かそれに準ずる角度となっている。
【０１４３】
表示部１８はゲートドライバ１ｉによって順次駆動される複数の走査線１０１と、データドライバ１ｊによって順次データ信号が転送される複数の信号線１０２との各交点付近に、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとからなる表示用画素によって構成されている。
【０１４４】
出力転送部１９はゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が最終段信号線１０５に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇと、入力端がアナログアンプ回路１ｂの出力電極に接続されかつ出力端がアンプモニタ線１０３または信号線１０２に接続されたスイッチ１ｈとからなるアンプ出力検出用画素によって構成されている。これらのアンプ出力検出用画素はゲートドライバ１ｉから最も離れた最終信号線１０５に設けられている。また、アンプモニタ線１０３の一端は外部測定装置（図示せず）による測定が可能なように端子電極６ａである構成となっている。
【０１４５】
補正回路部２０は不揮発性メモリ７ａと、不揮発性メモリ７ａの記憶内容に応じた電圧をデータ信号に印加する電圧出力手段２ｅとから構成されている。図１２に示す本発明の第６の実施例による液晶表示装置の動作は図１０に示す本発明の第４の実施例による液晶表示装置と同様である。
【０１４６】
本発明の第６の実施例による液晶表示装置におけるアンプ出力検出用画素の構成は図３及び図５に示す構造と同一である。但し、図５におけるアンプモニタ線の代わりに、表示に使用されない信号線を用いても良い。図１２においては、アンプ検出用のビットは一本のアンプモニタ線（又は、信号線）で接続されているが、各アンプ出力検出用ビット毎に独立にアンプモニタ線を読み出し回路２ａに接続するようにしても良い。
【０１４７】
本実施例ではアンプ出力検出用のビットがゲートドライバ１ｉから最も離れた最終信号線１０５に接続されると述べたが、これはゲートドライバが画面の片側にのみ設置されている場合であり、画面の両側に設置されている場合にはどちらかのゲートドライバに最も近い信号線に接続する。これらのアンプ出力検出用ビットは実際の画像表示に使用されても良いし、また実際の表示に使用されないダミービットを用いても良い。ダミービットを用いる場合にはダミーラインであればどれを用いても良く、ゲートドライバ１ｉから最も離れた（両側入力の場合は最も近い）信号線という記述に限定されない。
【０１４８】
また、本実施例ではＭＯＳ型トランジスタ１ａとアナログアンプ回路１ｂとをｐ−ＳｉＴＦＴで形成すると述べたが、単結晶シリコントランジスタで形成しても良いし、作製プロセスにレーザ走査を用いる他の薄膜トランジスタで形成しても良い。この場合、レーザ走査に限らず、作製上、信号線方向に顕著なばらつきが予想されるプロセスを用いる場合に本実施例は有効である。
【０１４９】
さらに、本実施例ではアナログアンプ回路１ｂのゲインを１倍に設定しているが、画素電圧を入力電圧と異ならせるために、電圧増幅度を変化させても良い。さらにまた、本実施例では画素の選択スイッチとしてｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合にはゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。本発明の第６の実施例による液晶表示装置においても、本発明の第４の実施例による液晶表示装置と同様の効果が得られる。
【０１５０】
図１３は本発明の第７の実施例による液晶表示装置の概略構成を示す図である。図１３において、本発明の第７の実施例による液晶表示装置は表示部２１と、補正回路部２２と、アンプ出力検出用画素２３と、信号源３と、Ｖ−Ｔ補正部４とを備えている。
【０１５１】
表示部２１はゲートドライバ１ｉによって順次駆動される複数の走査線１０１と、データドライバ１ｊによって順次データ信号が転送される複数の信号線１０２との各交点付近に、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとからなる表示用画素によって構成されている。
【０１５２】
４つのアンプ出力検出用画素２３は表示画面の四隅に配設され、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇと、入力端がアナログアンプ回路１ｂの出力電極に接続されかつ出力端がアンプモニタ線１０３または信号線１０２に接続されたスイッチ１ｈとからそれぞれ構成されている。
【０１５３】
補正回路部１８はスイッチ１ｈにアンプモニタ線１０３または信号線１０２によって接続された読み出し回路２ａと、読み出し回路２ａからの出力と基準電圧（Ｖｒｅｆ）との差分を検出する検出回路２ｂと、検出回路２ｂからの出力をＡ／Ｄ変換するＡ／Ｄコンバータ２ｃと、Ａ／Ｄコンバータ２ｃの出力を記憶する第１のメモリ２２ａと、第１のメモリ２２ａの記憶内容から各画素毎の補正電圧を計算する補間回路２２ｂと、補間回路２２ｂの出力結果を記憶する第２のメモリ２２ｃと、第２のメモリ２２ｃの記憶内容に応じた電圧をデータ信号に印加する電圧出力手段２ｅとから構成されている。
【０１５４】
本発明の第７の実施例による液晶表示装置におけるアンプ出力検出用画素の構成は図３及び図５に示す構造と同一である。但し、図３におけるスイッチ選択線の代わりに、表示に使用されない走査線を用いても良い。同様に、図５におけるアンプモニタ線の代わりに、表示に使用されない信号線を用いても良い。
【０１５５】
この図１３を参照して本発明の第７の実施例による液晶表示装置の動作について説明する。アンプモニタ線１０３（信号線１０２がこれを兼ねることもある）によって出力されたアンプ出力電圧Ｖｏｕｔは読み出し回路２ａによって所定の順序で検出回路２ｂへと転送される。
【０１５６】
検出回路２ｂではアンプ出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差分電圧を取り出し、この差分データはＡ／Ｄコンバータ２ｃによってディジタルデータに変換され、第１のメモリ２２ａに蓄えられる。補間回路２２ｂにおいては第１のメモリ２２ａに蓄えられた４点分のデータを基に全ビットの補正データが算出される。
【０１５７】
図１４は図１３の補間回路２２ｂによる補間方法を示す概念図である。この図１４を参照して補間回路２２ｂによる補間方法について以下説明する。ここで、四隅のアンプ出力検出用画素をそれぞれＡ、Ｂ、Ｃ、Ｄとし、それぞれのアンプ出力補正電圧を△Ｖａ、△Ｖｂ、△Ｖｃ、△Ｖｄとする。また、Ａ、Ｂを含むＡ−Ｂ間のビット数をＮ＋１、Ａ、Ｃを含むＡ−Ｃ間のビット数をＭ＋１とする。この時、Ａを（０，０）とした場合のＡから数えて（ｋ行、１列）にあるビットの補正電圧は、
△Ｖ１＋（△Ｖ２−△Ｖ１）×ｋ／Ｍ            ・・・（３）
△Ｖ１＝△Ｖａ＋（△Ｖｂ−△Ｖａ）×１／Ｎ    ・・・（４）
△Ｖ２＝△Ｖｃ＋（△Ｖｄ−△Ｖｃ）×１／Ｎ    ・・・（５）
という式で表される。
【０１５８】
このようにして算出された全ビットの補正データは第２のメモリ２２ｃに記録される。画像表示に際しては画像データ信号の転送にタイミングを合わせて、第２のメモリ２２ｃから電圧出力手段２ｅに差分データが送られ、電圧出力手段２ｅによってそれに応じた補正電圧が画像データ信号に対して加算される。尚、図１３においては画像データ信号に対する他の補正としてＶ−Ｔ補正が記述されているが、通常、この他にも極性反転、相展開等の処理が行われる。
【０１５９】
図１５は本発明の第７の実施例による液晶表示装置の補正回路部の他の構成例を示すブロック図である。図１５において、補正回路部２４においてはアンプ出力検出用画素２３から読み出し回路２ａを経て検出回路２ｂに転送されたアンプ出力電圧Ｖｏｕｔが検出回路２ｂによって基準電圧Ｖｒｅｆとの差分に変換され、Ａ／Ｄコンバータ２ｃによってさらにディジタルデータに変換されてメモリ２４ａに蓄えられる。
【０１６０】
画像表示に際しては画像データ信号の転送にタイミングを合わせて、メモリ２４ａから補間回路２２ｂに補正データが送られ、補間回路２２ｂによって補間処理が行われる。その結果は電圧出力手段２ｅに送られ、電圧出力手段２ｅによってそれに応じた補正電圧が画像データ信号に対して加算される。
【０１６１】
図１５に示す補正回路部２４の構成によれば、メモリ２４ａを図１３の補正回路部２２に比較して小規模にすることが可能である。但し、画像データに対する補間処理をリアルタイムで行わなければならない。
【０１６２】
本実施例ではアンプ出力検出用のビットが表示画面の四隅に配設されると述べており、これには表示に使用されないダミービットを使用することが望ましいが、表示画素であっても良い。また、図１３において、アンプモニタラインは、同一信号線に接続されたアンプ出力検出ビットについて同一のものを使用しているが、各アンプ出力検出用ビット毎に独立にアンプモニタ線を読み出し回路２ａに接続するようにしても良い。
【０１６３】
また、本実施例ではＭＯＳ型トランジスタ１ａとアナログアンプ回路１ｂとをｐ−ＳｉＴＦＴで形成すると述べたが、ａ−ＳｉＴＦＴ、カドミウム・セレン薄膜トランジスタ等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。この場合、本実施例ではアナログアンプ回路１ｂのゲインを１倍に設定しているが、画素電圧を入力電圧と異ならせるために、電圧増幅度を変化させても良い。
【０１６４】
さらに、本実施例では画素の選択スイッチとしてｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合、ゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。本実施例においては読み出し回路２ａを用いず、アンプ出力検出用画素２３の出力をそのまま検出回路２ｂに接続することも可能である。
【０１６５】
本実施例ではアンプ出力検出用のビットが表示画面の四隅（Ａ、Ｂ、Ｃ、Ｄ）に配設されると述べたが、Ａ−Ｂ−Ｃ−Ｄの各辺に、アンプ出力検出用のビットをさらに設けても良く、最大で、ある一列または一行の全てのビットをアンプ出力検出用とすることができる。
【０１６６】
こうした場合の補間処理は補間を行うビットに最近接したアンプ出力検出用ビット４点を用いて、図１４に示す補間方法の場合と同様に行う。これによって、補間の精度を向上させることが可能となる。
【０１６７】
本発明の第７の実施例による液晶表示装置においても、本発明の第１の実施例による液晶表示装置と同様の効果が得られる。加えて、アンプ出力検出用のビットが四隅にしか存在しないため、画素開口率を低下させることなく、アンプ出力を補正することが可能である。但し、補間処理のために特別の回路を設ける必要がある。また、補正電圧を求めるのに補間処理を用いているため、本発明の第１の実施例による液晶表示装置に比較して、補正電圧は正確さに欠ける。
【０１６８】
図１６は本発明の液晶表示装置の第８の実施例による液晶表示装置の概略構成を示す図である。図１６において、本発明の第８の実施例による液晶表示装置は表示部２５と、補正回路部２６と、アンプ出力検出用画素２３と、信号源３と、Ｖ−Ｔ補正部４とを備えている。
【０１６９】
表示部２５はゲートドライバ１ｉによって順次駆動される複数の走査線１０１と、データドライバ１ｊによって順次データ信号を転送される複数の信号線１０２との各交点付近に、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇとからなる表示用画素によって構成されている。
【０１７０】
４つのアンプ出力検出用画素２３は画素の四隅に配設され、ゲート電極が走査線１０１に接続されかつソース電極及びドレイン電極の一方が信号線１０２に接続されたＭＯＳ型トランジスタ（Ｑｎ）１ａと、入力電極がＭＯＳ型トランジスタ１ａのソース電極及びドレイン電極の他方に接続されかつ出力電極が画素電極１ｅに接続されたアナログアンプ回路１ｂと、アナログアンプ回路１ｂの入力電極と電圧保持容量電極１ｃとの間に形成された電圧保持容量１ｄと、画素電極１ｅと対向電極１ｆとの間でスイッチングさせる液晶１ｇと、入力端がアナログアンプ回路１ｂの出力電極に接続されかつ出力端がアンプモニタ線１０３または信号線１０２に接続されたスイッチ１ｈとからそれぞれ構成されている。
【０１７１】
また、アンプモニタ線１０３の一端は外部測定装置（図示せず）による測定が可能なように端子電極６ａとなっている。補正回路部２６は不揮発性メモリ７ａと、不揮発性メモリ７ａの記憶内容に応じた電圧をデータ信号に印加する電圧出力手段２ｅとから構成されている。
【０１７２】
本発明の第８の実施例による液晶表示装置におけるアンプ出力検出用画素の構成は図３及び図５に示す構造と同一である。但し、図３におけるスイッチ選択線の代わりに、表示に使用されない走査線を用いても良い。同様に、図５におけるアンプモニタ線の代わりに、表示に使用されない信号線を用いても良い。
【０１７３】
図１７は本発明の第８の実施例による液晶表示装置の形態の動作を説明するための図である。図１７は本発明の第８の実施例による液晶表示装置におけるアンプ出力補正の手順を示したものである。
【０１７４】
アンプ出力電圧Ｖｏｕｔはアンプモニタ線１０３または信号線１０２によって端子電極６ａに出力される。外部測定装置２７は端子電極６ａの電圧Ｖｏｕｔを読み取る電圧計８ａと、アンプ出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差分電圧を検出する差分検出装置８ｂと、差分データを補間して全ビットの補正電圧を算出する補間装置２７ａと、この全ビット分の補正電圧を不揮発性メモリ７ａヘ記録する記録装置８ｃとから構成されている。
【０１７５】
補間装置２７ａで行われる補間処理は、図１４に示す補間方法と同様である。このようにして、各画素毎のアンプ出力特性が不揮発性メモリ７ａに記録される。画像表示に際しては画像データ信号の転送にタイミングを合わせて、不揮発性メモリ７ａから電圧出力手段２ｅに差分データが送られ、電圧出力手段２ｅによってそれに応じた補正電圧が画像データ信号に対して加算される。
【０１７６】
本実施例ではアンプ出力検出用のビットが表示画面の四隅に配設されると述べており、これには表示に使用されないダミービットを使用することが望ましいが、表示画素であっても良い。
【０１７７】
また、本実施例では、ＭＯＳ型トランジスタ１ａとアナログアンプ回路１ｂとをｐ−ＳｉＴＦＴで形成すると述べたが、ａ−ＳｉＴＦＴ、カドミウム・セレン薄膜トランジスタ等の他の薄膜トランジスタで形成しても良いし、単結晶シリコントランジスタで形成しても良い。この場合、本実施例ではアナログアンプ回路１ｂのゲインを１倍に設定しているが、画素電圧を入力電圧と異ならせるために、電圧増幅度を変化させても良い。
また、図１６において、アンプモニタラインは同一信号線に接続されたアンプ出力検出ビットについて同一のものを使用しているが、各アンプ出力検出用ビット毎に独立にアンプモニタ線を引き出し、その一端を端子電極６ａとしても良い。
【０１７８】
さらに、本実施例では画素の選択スイッチとしてｎ型ＭＯＳトランジスタを採用しているが、ｐ型ＭＯＳトランジスタを採用しても良い。その場合、ゲート走査信号として、選択時にローレベル、非選択時にハイレベルとなるパルス信号を入力する。
【０１７９】
本実施例においてはアンプ出力検出用のビットが表示画面の四隅（Ａ、Ｂ、Ｃ、Ｄ）に配設されると述べたが、Ａ−Ｂ−Ｃ−Ｄの各辺に、アンプ出力検出用のビットを更に設けても良く、最大で、ある一列または一行の全てのビットをアンプ出力検出用とすることができる。こうした場合の補間処理は補間を行うビットに最近接したアンプ出力検出用ビット４点を用いて、図１４に示す補間方法と同様にして行う。これによって、補間の精度を向上させることが可能となる。
【０１８０】
本発明の第８の実施例による液晶表示装置においても、本発明の第７の実施例による液晶表示装置と同様の効果が得られる。加えて、検出回路２ｂ、Ａ／Ｄコンバータ２ｃ、補間回路２２ｂ等が不要となるため、回路の構成が簡単になるという効果を有する。
【０１８１】
このように、本発明の第１〜第８の実施例による液晶表示装置において、メモリ２ｄ，２４ａ、不揮発性メモリ７ａ、第１のメモリ２２ａ、第２のメモリ２２ｃに蓄えられるデータはアンプ出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆとの差分電圧そのままであっても良いし、これを補正電圧に変換した電圧であっても良い。また、本発明の第１〜第８の実施例による液晶表示装置は電圧駆動型であれば、液晶素子に限らず、他の表示素子に適用することも可能である。
【０１８２】
以上のように、本発明によれば、ＴＮ液晶のちらつきやコントラスト低下を防ぐとともに、比抵抗の小さい高分子液晶や、分極を有する強誘電・反強誘電液晶材料等を表示材料として使用することが可能である。これは画素に付帯したアナログアンプ回路１ｂによって電圧変動を抑制することが可能なためである。
【０１８３】
また、本発明によれは、こうしたアナログアンプ回路１ｂを付帯した画素間の表示むらを低減することが可能である。これは基準電圧に対するアンプ出力の検出手段及び補正手段を備えることによって、画面全体にわたって正確にアンプ出力の補正を行うことができるためである。
【０１８４】
【発明の効果】
以上説明したように本発明によれば、複数の走査線と複数の信号線との各交点付近にそれぞれ配置されかつアンプ出力転送機能を備えたＭＯＳ型トランジスタ回路によって画素電極を駆動する液晶表示装置において、アンプ出力転送機能の出力を全ビットについて検出し、その検出結果に基づいて画素毎にアンプ出力転送機能の出力補正を行うことによって、保持期間中の画素電圧変動を抑制するためにアナログアンプ回路が付加された構成の画素において、アンプ出力のばらつきに起因する画素毎の表示ばらつきを抑制することができるという効果がある。
【図面の簡単な説明】
【図１】  本発明の第１の実施例による液晶表示装置の概略構成を示す図である。
【図２】  図１の読み出し回路の構成例を示すブロック図である。
【図３】  本発明の第１の実施例による液晶表示装置の１画素分の構成を示す図である。
【図４】  本発明の第１の実施例による液晶表示装置のアンプ出力検出時の駆動方法を示す図である。
【図５】  本発明の第１の実施例による液晶表示装置の１画素分の他の構成例を示す図である。
【図６】  本発明の第１の実施例による液晶表示装置のアンプ出力検出時の駆動方法を示す図である。
【図７】  本発明の第２の実施例による液晶表示装置の概略構成を示す図である。
【図８】  本発明の第２の実施例による液晶表示装置の動作を説明するためのブロック図である。
【図９】  本発明の第３の実施例による液晶表示装置の概略構成を示す図である。
【図１０】  本発明の第４の実施例による液晶表示装置の概略構成を示す図である。
【図１１】  本発明の第５の実施例による液晶表示装置の概略構成を示す図である。
【図１２】  本発明の第６の実施例による液晶表示装置の概略構成を示す図である。
【図１３】  本発明の第７の実施例による液晶表示装置の概略構成を示す図である。
【図１４】  図１３の補間回路による補間方法を示す概念図である。
【図１５】  本発明の第７の実施例による液晶表示装置の補正回路部の他の構成例を示すブロック図である。
【図１６】  本発明の液晶表示装置の第８の実施例による液晶表示装置の概略構成を示す図である。
【図１７】  本発明の第８の実施例による液晶表示装置の動作を説明するための図である。
【図１８】  従来例による液晶表示装置の構成を示す図である。
【図１９】  従来例による液晶表示装置の駆動方法を示す図である。
【図２０】  従来例による液晶表示装置における表示専用画素の一構成例を示す図である。
【図２１】  従来例による液晶表示装置における表示専用画素の他の構成例を示す図である。
【符号の説明】
１，６，１０，１３，１６，１９  出力転送部
１ａ  ＭＯＳ型トランジスタ
１ｂ  アナログアンプ回路
１ｃ  電圧保持容量電極
１ｄ  電圧保持容量
１ｅ  画素電極
１ｆ  対向電極
１ｇ  液晶
１ｈ  スイッチ
１ｉ  ゲートドライバ
１ｊ  データドライバ
２，７，１１，１４，１７，２０，２２，２４，２６  補正回路部
２ａ  読み出し回路
２ｂ  検出回路
２ｃ  Ａ／Ｄコンバータ
２ｄ，２４ａ  メモリ
２ｅ  電圧出力手段
３  信号源
４  Ｖ−Ｔ補正部
５  アンプ出力検出用画素
６ａ  端子電極
７ａ  不揮発性メモリ
８，２７  外部測定装置
８ａ  電圧計
８ｂ  差分検出装置
８ｃ  記録装置
９，１２，１５，１８，２１，２５  表示部
２２ａ  第１のメモリ
２２ｂ  補間回路
２２ｃ  第２のメモリ
２３  アンプ出力検出用画素
２７ａ  補間装置
３１，４１  第１のＭＯＳ型トランジスタ
３２，４２  第２のＭＯＳ型トランジスタ
１０１  走査線
１０２  信号線
１０３，４０１  アンプモニタ線
１０４  最終段走査線
１０５  最終段信号線
２０１  スイッチ選択線
【図１】
0003750595.tif 000002
【図２】
0003750595.tif 000003
【図３】
0003750595.tif 000004
【図４】
0003750595.tif 000005
【図５】
0003750595.tif 000006
【図６】
0003750595.tif 000007
【図７】
0003750595.tif 000008
【図８】
0003750595.tif 000009
【図９】
0003750595.tif 000010
【図１０】
0003750595.tif 000011
【図１１】
0003750595.tif 000012
【図１２】
0003750595.tif 000013
【図１３】
0003750595.tif 000014
【図１４】
0003750595.tif 000015
【図１５】
0003750595.tif 000016
【図１６】
0003750595.tif 000017
【図１７】
0003750595.tif 000018
【図１８】
0003750595.tif 000019
【図１９】
0003750595.tif 000020
【図２０】
0003750595.tif 000021
【図２１】
0003750595.tif 000022