(57)【特許請求の範囲】
【請求項１】
基板上に、少なくとも半導体層を形成し、当該半導体層上に透明電極層を積層形成する光起電力素子の製造方法において、
前記半導体層と接する側の第１の領域と、
前記第１の領域の比抵抗より大きい比抵抗を有する表面側の第２の領域と、
を含む前記透明電極層を形成する工程と、
該透明電極層の形成後に電解質溶液中で電解処理によって、前記半導体層に内在する欠陥部分上の前記透明電極層を除去する工程と、
を含むことを特徴とする光起電力素子の製造方法。
【請求項２】
前記第１の領域の比抵抗が１×１０-4〜４×１０-4Ω・ｃｍであることを特徴とする請求項１に記載の光起電力素子の製造方法。
【請求項３】
前記第２の領域の比抵抗が８×１０-4〜２×１０-3Ω・ｃｍであることを特徴とする請求項１または２に記載の光起電力素子の製造方法。
【請求項４】
前記透明電極層を形成する際に、前記基板の温度を層厚方向に制御することにより前記比抵抗を有する透明電極層を積層することを特徴とする請求項１乃至３のいずれかに記載の光起電力素子の製造方法。
【請求項５】
前記透明電極層が金属酸化物層から成り、該透明電極層を形成する際に、金属酸化物層の酸化度を層厚方向に制御することにより前記比抵抗を有する透明電極層を積層することを特徴とする請求項１乃至４のいずれかに記載の光起電力素子の製造方法。
【請求項６】
前記第１の領域の層厚が５０〜１００ｎｍであることを特徴とする請求項１乃至５のいずれかに記載の光起電力素子の製造方法。
【請求項７】
前記第２の領域の層厚が３〜１０ｎｍであることを特徴とする請求項１乃至６のいずれかに記載の光起電力素子の製造方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜太陽電池等の光起電力素子の製造方法に係り、特に良好な特性及び歩留りの高い光起電力素子の製造方法に関する。
【０００２】
【従来の技術】
近年、太陽電池による太陽光発電の実用化に向けて様々な研究開発が行われている。太陽電池を電力需要を賄うものとして確立させるためには、使用する太陽電池の光電変換効率が十分に高く、信頼性に優れたものであり、且つ大量生産が可能であることが要求される。
【０００３】
アモルファスシリコン太陽電池は、結晶系Ｓｉ等を用いて作成される太陽電池と比較して、低コストで生産可能であり、量産性に富んでいることなどから注目されている。その理由は、原料ガスとしてシラン等の容易に入手できるガスを使用し、これをグロー放電分解して、金属シートや樹脂シート等の比較的安価な帯状基板上に半導体膜等の堆積膜の形成が可能なためである。
【０００４】
ところで、太陽電池を一般家庭の電力供給用として用いる場合には約３ｋＷの出力が必要となり、光電変換効率１０％の太陽電池を用いた場合には３０ｍ2の面積となり、大面積の太陽電池が必要とされる。しかしながら、太陽電池の製造工程上、大面積にわたって欠陥の全く無い太陽電池を作製することは非常に困難である。
【０００５】
例えば、多結晶では粒界部分に低抵抗な部分が生じてしまったり、アモルファスシリコンの様な薄膜太陽電池においては、半導体層の成膜時にダスト等の影響により欠陥が生じ、シャントの原因となり、光電変換効率や歩留りを著しく低下させることが知られている。
【０００６】
更に、欠陥ができる原因とその影響を詳しく述べると、例えばステンレス鋼製の基板上に堆積したアモルファスシリコン太陽電池の場合では、基板表面は完全に平滑な面とは言えず傷や打痕が存在することや、入射光を有効利用する目的で基板上に凹凸構造を持つ裏面反射層を設けたりするため、ｎ、ｐ層のように数百Åの厚みの薄膜の半導体層がこのような表面を完全にカバーし難いことや、成膜時のごみ等により欠陥が生じることなどが挙げられる。
【０００７】
太陽電池の下部電極と上部電極との間にある半導体層が、欠陥等により失われていて下部電極と上部電極とが直接接触したり、半導体層が完全に失われていないまでも半導体層自体が低抵抗となりシャントしている場合には、光によって発生した電流が上部電極に平行に流れてシャント部の低抵抗部分に流れ込むことになり、電流を損失することになる。この様な電流損失があると、太陽電池の開放電圧は低下する。
【０００８】
アモルファスシリコン太陽電池においては、一般的に半導体層自体のシート抵抗が高いため半導体全面にわたる透明な上部電極を必要とし、通常は可視光に対する透明性と電気伝導度性に優れた特性を持つＳｎＯ2，Ｉｎ2Ｏ3，ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2）膜等の透明電極層を設ける。これらの透明電極層は、一般にスパッタリング法、真空抵抗加熱蒸着法、エレクトロンビーム蒸着法、スプレー法等により形成される。すなわち、半導体層内に欠陥が存在した場合、微少な欠陥に流れ込む電流はかなり大きなものであり、更に欠陥の位置が透明電極層上に設けたグリッド電極から離れている場合は、欠陥部分に流れ込む時の抵抗が大きいため電流損失は比較的少ないが、逆に欠陥部分がグリッド電極の下にある場合は欠陥により損失する電流はより大きなものとなる。
【０００９】
一方、欠陥部分では、半導体層で発生した電荷が欠陥部分にリークするばかりでなく、水分が存在すると水分との相互作用によりイオン性の物質が生成するので、太陽電池の使用時に使用時間の経過と共に次第に欠陥部分の電気抵抗が低下し、光電変換効率等の特性が劣化する現象が見られる。
【００１０】
【発明が解決しようとする課題】
ところで、上述した様なシャントが生じている場合には、その場所の上部電極を除去することにより電流損失を小さくすることが出来る。シャント部の上部電極を選択的に除去する方法は、米国特許４，４５１，９７０号公報、４，４６４，８２３号公報に開示されているように、太陽電池を酸、塩、又はアルカリの電解液中に浸漬し、太陽電池にバイアスをかけることによりシャント部分をエッチングして除去する方法がある。しかし、これらの発明においてはバイアスの印加方法や透明電極層の膜厚に応じたバイアスの印加時間に関する記述等が示されているが、透明電極層の比抵抗或いはシート抵抗に応じたシャント部の上部電極を選択的に除去する方法は開示されていない。
【００１１】
太陽電池の特性において、半導体層上に堆積される透明電極層のシート抵抗は低い方が良いとされる。透明電極層のシート抵抗を低くすることにより太陽電池としてのシリーズ抵抗を下げることが出来、太陽電池の電流−電圧曲線において曲線因子を向上させることが出来る。更には、透明電極層のシート抵抗を下げれば集電効率は向上し、グリッド電極をワイヤー付線により形成する場合、グリッドの本数を減らすことが出来、ワイヤーの影による光の損失（シャドーロス）を低減することが可能となる。
【００１２】
しかしながら、透明電極層のシート抵抗が低くなると、上述した米国特許４，４５１，９７０号公報、４，４６４，８２３号公報に開示されているような電解液中における電気化学反応によってシャント部の透明電極層を除去しようとすると、太陽電池にバイアスを印加した際、選択性が悪くなりシャント部だけでなくシャントしていない部分の透明電極層にも電流が流れやすくなり、シャント部の透明電極層を膜厚分除去する間にシャントしていない部分の透明電極層も徐々にエッチングされて行き、太陽電池の特性及び外観を著しく低下させるという問題が生じてくる。
【００１３】
本発明は、上述した問題を改善して、光起電力素子のシャントや外観不良等の課題を解決することにより、良好な特性及び高い歩留りを有する薄膜太陽電池を形成することができる光起電力素子の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】
上記の目的を達成すべく、本発明の光起電力素子の製造方法は、基板上に、少なくとも半導体層を形成し、当該半導体層上に透明電極層を積層形成する光起電力素子の製造方法において、
前記半導体層と接する側の第１の領域と、
前記第１の領域の比抵抗より大きい比抵抗を有する表面側の第２の領域と、
を含む前記透明電極層を形成する工程と、
該透明電極層の形成後に電解質溶液中で電解処理によって、前記半導体層に内在する欠陥部分上の前記透明電極層を除去する工程と、
を含むことを特徴とする。
【００１５】
上記光起電力素子の製造方法において、前記第１の領域の比抵抗が１×１０-4〜４×１０-4Ω・ｃｍであることが好ましい。
【００１６】
また、前記第２の領域の比抵抗が８×１０-4〜２×１０-3Ω・ｃｍであることが好ましい。
【００１９】
また、前記透明電極層を形成する際に、前記基板の温度を層厚方向に制御することにより前記比抵抗を有する透明電極層を積層することが好ましい。
【００２０】
あるいは、前記透明電極層が金属酸化物層から成り、該透明電極層を形成する際に、金属酸化物層の酸化度を層厚方向に制御することにより前記比抵抗を有する透明電極層を積層することが好ましい。
【００２１】
また、前記第１の領域の層厚が５０〜１００ｎｍであること、前記第２の領域の層厚が３〜１０ｎｍであることが好ましい。
【００２２】
本発明によれば、少なくとも基板上に半導体層、透明電極層が順に積層形成された光起電力素子において、透明電極層の半導体層と接する側の領域の比抵抗を他の領域の比抵抗よりも低くし、透明電極層の層厚方向において、比抵抗範囲が１×１０-4〜４×１０-4Ω・ｃｍである比抵抗の低い領域を５０〜１００ｎｍの膜厚範囲とし、比抵抗範囲が８×１０-4〜２×１０-3Ω・ｃｍである比抵抗の高い領域を３〜１０ｎｍの膜厚範囲としている。
【００２３】
これにより、透明電極層の堆積後に半導体層に内在する欠陥部分上の透明電極層を除去するために行われる電解質溶液中での電解処理において、電解処理中に欠陥部分上の透明電極層がエッチング溶解されている間に透明電極層の比抵抗が低いことに起因する非欠陥部上の透明電極層が同時に徐々にエッチングされる割合を効果的に抑制することが出来、且つ電解処理後の透明電極層のシート抵抗を低い状態に維持することが出来る。その結果、良好な特性、外観及び高い歩留りを有する光起電力素子、特に薄膜太陽電池を提供することが可能となる。
【００２４】
【発明の実施の形態】
以下、本発明の実施形態を詳細に説明するが、本発明は本実施の形態に限るものではない。
【００２５】
図１は、本発明の光起電力素子における断面構造の一例を示す模式図である。図１において、１０１は基板、１０２は半導体層、１０３は半導体層と接する側の透明電極層、１０４は半導体層と接しない側の透明電極層、１０５は欠陥部分、１０６はピンホールを示している。
【００２６】
本発明では、少なくとも基板１０１上に半導体層１０２、比抵抗範囲が１×１０-4〜４×１０-4Ω・ｃｍであり膜厚範囲が５０ｎｍ〜１００ｎｍである低抵抗な透明電極層１０３、及び比抵抗範囲が８×１０-4〜２×１０-3Ω・ｃｍであり膜厚範囲が３ｎｍ〜１０ｎｍである高抵抗な透明電極層１０４が順次積層された光起電力素子において、図２（ａ）に示すように、半導体層１０２内に潜在的に欠陥部分（シャント部分）１０５が存在し、基板１０１と透明電極層１０３及び１０４で短絡電流通路を形成している場合に、電解質溶液中で、基板１０１を負極、対向電極を正極として適宜な正電圧を印可して電解処理することにより、効果的に欠陥部分１０５が検出され、基板１０１と導通している透明電極層１０３及び１０４を選択的に除去することができ、透明電極層内にピンホール１０６が形成される。
【００２７】
また、図３（ａ）（ｂ）に示すように、透明電極層のピンホール近傍領域における比抵抗は、他の領域、言い換えれば欠陥部分の無い領域における比抵抗よりも低い。さらに、ピンホールは絶縁物によって被覆されていても良い。
【００２８】
本発明における透明電極層の形成方法としては、スパッタリング法、真空抵抗加熱蒸着法、エレクトロンビーム蒸着法等を用いることが出来る。透明電極層の半導体層と接する側の領域の比抵抗と他の領域の比抵抗とを変化させる方法としては、一つには透明電極層を形成する際に、基板の温度を層厚方向に制御し、制御された基板温度に応じた比抵抗を有する透明電極層を形成する方法がある。
【００２９】
基板温度を高くする程透明電極層の比抵抗は低くなるが、透明電極層の成膜温度は半導体層の成膜温度より低いことが好ましく、例えば半導体層がｎ、ｉ、ｐの構成をとる場合、透明電極層の成膜温度はｐ層の成膜温度より低い方が好ましい。すなわち、透明電極層の成膜温度を層厚方向に制御する場合、半導体層と接する側の透明電極層の成膜温度としては１５０〜２２０℃が好ましく、半導体層と接しない側の透明電極層の成膜温度としては２５〜１００℃が好ましい。
【００３０】
また、本発明に係る透明電極層としては、可視光に対する透明性と電気伝導度性に優れた特性を持つＳｎＯ2，Ｉｎ2Ｏ3，ＩＴＯ（Ｉｎ2Ｏ3＋ＳｎＯ2），ＺｎＯ膜等の金属酸化物膜が使用される。
【００３１】
透明電極層の半導体層と接する側の領域の比抵抗と他の領域の比抵抗とを変化させる別の方法としては、透明電極層を形成する際に、透明電極層である金属酸化物層の酸化度を層厚方向に制御し、制御された酸化度に応じた比抵抗を有する透明電極層を形成する方法がある。酸化度を高くする、すなわち膜中の酸素濃度を高くすれば透明電極層の比抵抗は高くなる。
【００３２】
酸化度を透明電極層の層厚方向に制御する方法としては、成膜チャンバー内に導入する酸素ガス流量を制御する方法、酸素ガスの導入方法により制御する方法、ターゲットや蒸着源等の部材自体の酸素含有量や組成、材質の種類を制御する方法等が挙げられる。
【００３３】
一方、図２に示すような電解処理としては、特に限定はされないが、少なくとも基板上に半導体層、透明電極層が順に積層形成された光起電力素子を水溶液中で金属の析出が起きない塩、ルイス酸、ルイス塩基等の電解質溶液中に入れ、基板側を負極、対向電極側を正極とし、光起電力素子の開放電圧以上の正電圧をパルス的に１秒以下のパルス幅で少なくとも２回以上複数回印加し、基板と短絡している部分の透明電極層を選択的にエッチング溶解させ除去するものが挙げられる。
【００３４】
その後、光起電力素子を取り出し水洗を十分行った後、温風オーブン等で好ましくは１００〜１５０℃の温度で３０分以上乾燥を行い、欠陥部分に入り込んだ水分を除去する。
【００３５】
また、電解処理条件（電解質溶液の電気伝導度、印加電圧値、電圧印加時間、電圧印加回数）は、電解処理後の光起電力素子の外観及び光起電力素子に２００ｌｕｘの低照度の蛍光灯の光を照射した時の低照度開放電圧（低照度Ｖｏｃ）の測定値より決定される。
【００３６】
次に、基板上に、少なくとも半導体層および透明電極層が順に積層形成された本発明の光起電力素子において、半導体層と接する側の領域の透明電極層の比抵抗及び膜厚、半導体層と接しない側の他の領域の透明電極層の比抵抗及び膜厚をそれぞれ変化させて光起電力素子、特に太陽電池を製造し、評価した。
【００３７】
表１に半導体層と接する側の領域の透明電極層の比抵抗及び膜厚を変化させたときの結果、表２に半導体層と接しない側の他の領域の透明電極層の比抵抗及び膜厚を変化させたときの結果を示す。
【００３８】
【表１】
0003854764.tif 000002
【００３９】
【表２】
0003854764.tif 000003
【００４０】
表１の結果より、半導体層と接する側の領域の透明電極層の比抵抗範囲は◎で示す１×１０-4〜４×１０-4Ω・ｃｍの範囲が最も好ましい。比抵抗がこの範囲を外れ、より低抵抗になると電解処理によって形成されるピンホール近傍における透明電極層の侵食が大きくなって外観が不良となり、より高抵抗になると太陽電池としてのシリーズ抵抗が高くなって光電変換効率が低下する。
【００４１】
また、半導体層と接する側の領域の透明電極層の膜厚範囲は、◎で示す５０〜１００ｎｍの範囲が最も好ましい。膜厚がこの範囲を外れ、より薄くなると透明電極層としての集電効率が低下し、より厚くなると透明電極層としての透過率が低下して太陽電池の光電変換効率は低下する。
【００４２】
表２の結果より、半導体層と接しない側の他の領域の透明電極層の比抵抗範囲は◎で示す８×１０-4〜２×１０-3Ω・ｃｍの範囲が最も好ましい。比抵抗がこの範囲を外れ、より低抵抗になると電解処理によって形成されるピンホール近傍における透明電極層の侵食が大きくなって外観が不良となり、より高抵抗になると太陽電池としてのシリーズ抵抗が高くなって光電変換効率が低下する。
【００４３】
また、半導体層と接しない側の他の領域の透明電極層の膜厚範囲は、◎で示す３〜１０ｎｍの範囲が最も好ましい。膜厚がこの範囲を外れ、より薄くなると電解処理によるピンホール近傍の透明電極層の侵食を抑えきれなくなって外観が不良となり、より厚くなると太陽電池としてのシリーズ抵抗が高くなって太陽電池の光電変換効率は低下する。
【００４４】
また、半導体層と接する側の領域の透明電極層の比抵抗範囲を１×１０-4〜４×１０-4Ω・ｃｍ、膜厚範囲を５０〜１００ｎｍとし、且つ半導体層と接しない側の領域の透明電極層の比抵抗範囲を８×１０-4〜２×１０-3Ω・ｃｍ、膜厚範囲を３〜１０ｎｍとすることで、更に良好な特性、外観及び高い歩留りを有する光起電力素子、特に薄膜太陽電池を得ることが出来る。
【００４５】
【実施例】
以下、本発明の光起電力素子特には薄膜太陽電池及びその製造方法について説明するが、本発明はこれらの実施例により限定されるものではない。
【００４６】
〔実施例１〕
本実施例では、図４に示すようなシングル型太陽電池を製造した。図４は、本発明により製造されたシングル型太陽電池の断面構造を示す模式図である。図４において、２０１は基板、２０２は裏面反射層、２０３は透明導電層、２０４はアモルファスシリコン（以下、ａ−Ｓｉと記載）からなるＲＦｎ型の半導体層、２０５はａ−ＳｉからなるＲＦｉ型の半導体層、２０６はａ−ＳｉＧｅからなるＭＷｉ型の半導体層、２０７はａ−ＳｉからなるＲＦｉ型の半導体層、２０８はμｃ−ＳｉからなるＲＦｐ型の半導体層、２０９は半導体層と接する側の領域の透明電極層、２１０は半導体層と接しない側の他の領域の透明電極層、２１１は欠陥部分、２１２はピンホールである。
【００４７】
以下では、形成の手順に従って説明する。
【００４８】
（１）十分に脱脂、洗浄した５０ｍｍ×５０ｍｍ角のステンレス鋼製基板２０１上にバッチ式スパッタリング法により裏面反射層２０２、透明導電層２０３を成膜した。裏面反射層２０２は金属層であり材料としてはＡｌ，Ａｇ，Ｐｔ，Ａｕ，Ｎｉ，Ｔｉ，Ｃｒ，Ｃｕ等の金属単体及び合金が用いられるが、ここでは反射率の比較的高いＡｌを使用した。透明導電体層２０３は透明導電性酸化物層であり、材料としてはＺｎＯ，ＳｎＯ2，Ｉｎ2Ｏ3，ＩＴＯ等が用いられるが、ここではＺｎＯを使用した。また、これらの表面は、光の乱反射を起こさせるためにテクスチャー構造とした。なお、膜厚はそれぞれ２００ｎｍ、１２００ｎｍとした。
【００４９】
（２）透明導電体層２０３上に不図示のバッチ式プラズマＣＶＤ装置を用いて、表３に示す成膜条件で半導体層２０４〜２０８を成膜した。ａ−Ｓｉ半導体層の成膜法としてはＲＦプラズマＣＶＤ法（ＲＦＰＣＶＤ法）、マイクロ波プラズマＣＶＤ法（ＭＷＰＣＶＤ法）、ＥＣＲ法、熱ＣＶＤ法等を所望に応じて用いる。半導体層２０４はａ−ＳｉからなるＲＦｎ型層、半導体層２０５はａ−ＳｉからなるＲＦｉ型層、半導体層２０６はａ−ＳｉＧｅからなるＭＷｉ型層、半導体層２０７はａ―ＳｉからなるＲＦｉ型層、半導体層２０８はμｃ−ＳｉからなるＲＦｐ型層である。
【００５０】
【表３】
0003854764.tif 000004
【００５１】
（３）半導体層２０８上に図５に示すバッチ式スパッタリング装置を用いて、表４に示す成膜条件で、まず基板温度を２００℃に制御して、半導体層と接する側の領域の透明電極層２０９としてＩＴＯ膜を６５ｎｍ成膜した。なお、このときのＩＴＯ膜の比抵抗は２．５×１０-4Ω・ｃｍであった。次に、ヒーターをＯＦＦして基板温度が室温になるまで冷却した後、基板温度を５０℃に制御して半導体層と接しない側の他の領域の透明電極層２１０としてＩＴＯ膜を５ｎｍ成膜した。なお、この時のＩＴＯ膜の比抵抗は９．５×１０-4Ω・ｃｍであった。図６に実施例１における透明電極層の膜厚と比抵抗のグラフを示した。
【００５２】
【表４】
0003854764.tif 000005
【００５３】
以上で、ａ−ＳｉＧｅシングルセルの作成を終えた。
【００５４】
（４）上記セルを６５℃に保温された硫酸アルミニウム３０ｗｔ．％水溶液の電解質溶液槽に入れ、セル基板側を負極、対向電極側を正極とし、電極間距離４０ｍｍの下、正電圧２．５Ｖを印加時間５０ｍｓとしパルス的に５０回印加して電解処理を行い、欠陥部分２１１上の半導体層と接する側の領域の透明電極層２０９及び半導体層と接しない側の他の領域の透明電極層２１０を選択的に除去し、ピンホール２１２を形成した。なお、硫酸アルミニウム３０ｗｔ．％水溶液の電気電導度は７０．０ｍＳ／ｃｍ（６５℃）とし、また対向電極面積は基板面積（５０ｍｍ×５０ｍｍ）と同様とした。その後、上記セルを電解質溶液槽内から取り出し、純水でセル表面の電解質溶液を十分に洗い流した後、温風オーブンで１５０℃の温度で３０分乾燥を行った。
【００５５】
（５）上記電解処理を行ったセルの透明電極層２１０上に、塩化第二鉄（ＦｅＣｌ3・６Ｈ2Ｏ）を加熱溶融したエッチング性溶液に粒子径５μｍのアクリル樹脂の微粒子体及びグリセリンを混錬して作製したエッチングペーストを不図示のスクリーン印刷機で線幅１ｍｍのラインで、４０ｍｍ×４０ｍｍ角のパターンで印刷した。なお、線厚は３０μｍとした。その後、不図示のＩＲオーブンで温度１７０℃で５分間加熱処理した後、セルをＩＲオーブンから取り出して冷却後、純水でペーストを剥離し、温風オーブンで１５０℃の温度で３０分間乾燥を行い、４０ｍｍ×４０ｍｍ角のエッチングパターンを形成した。
【００５６】
上記（１）〜（５）の工程により、エッチングパターンを形成したセルのエッチングラインエリア内に対して、照度２００ｌｕｘの蛍光灯の光を照射したときの低照度開放電圧（低照度Ｖｏｃ）の測定及び外観目視検査を行った。さらに、低照度Ｖｏｃ測定後、集電用のグリッド電極を銀ペーストのスクリーン印刷法で形成し、ＡＭ１．５の太陽光スペクトルで１００ｍＷ／ｃｍ2の光量の疑似太陽光源を用いて太陽電池特性を測定し、光電変換効率を求めた。
【００５７】
その結果、低照度Ｖｏｃにおいては０．３５Ｖ、外観目視検査においては欠陥部分のピンホールは見られるが、ピンホール近傍における透明電極層の侵食は非常に小さく、全体的な透明電極層の膜厚の減少は殆ど見られず、外観は良好であつた。すなわち、電解処理はａ−ＳｉＧｅシングルセルに対して効果的に行われていた。また、光電変換効率においては８．４％が得られ、本発明のシングル型太陽電池は良好な特性であった。
【００５８】
〔実施例２〕
本実施例では、太陽電池の半導体層の構成をトリプル型とした点、透明電極層の成膜条件及び電解処理条件が異なる以外は実施例１と同様にして太陽電池を製造した。
【００５９】
図７は、本実施例で製造したトリプル型太陽電池の断面構造を示す模式図である。図７では、基板４０１上に裏面反射層４０２としてＡｌを、透明導電層４０３としてＺｎＯを堆積した後、表５に示す成膜条件でａ−ＳｉからなるＲＦｎ型の半導体層４０４、ａ−ＳｉからなるＲＦｉ型の半導体層４０５、ａ−ＳｉＧｅからなるＭＷｉ型の半導体層４０６、ａ−ＳｉからなるＲＦｉ型の半導体層４０７、μｃ−ＳｉからなるＲＦｐ型の半導体層４０８（以上、ボトム層）、ａ−ＳｉからなるＲＦｎ型の半導体層４０９、ａ−ＳｉからなるＲＦｉ型の半導体層４１０、ａ−ＳｉＧｅからなるＭＷｉ型の半導体層４１１、ａ−ＳｉからなるＲＦｉ型の半導体層４１２、μｃ−ＳｉからなるＲＦｐ型の半導体層４１３（以上、ミドル層）、ａ−ＳｉからなるＲＦｎ型の半導体層４１４、ａ−ＳｉからなるＲＦｉ型の半導体層４１５、μｃ−ＳｉからなるＲＦｐ型の半導体層４１６（以上、トップ層）が順次積層されている。すなわち、半導体層４０４〜４１６はａ−Ｓｉ／ａ−ＳｉＧｅ／ａ−ＳｉＧｅからなるトリプルセルとした。
【００６０】
【表５】
0003854764.tif 000006
【００６１】
その後、半導体層４１６上に図５に示すバッチ式スパッタリング装置を用いて、表６に示す成膜条件で、まず酸素流量をスパッタリングガスであるアルゴン流量に対して１．３％に制御して、半導体層と接する側の領域の透明電極層４１７としてＩＴＯ膜を６０ｎｍ成膜した。なお、このときのＩＴＯ膜の比抵抗は２．５×１０-4Ω・ｃｍであった。次に、放電は生起した状態のまま酸素流量をアルゴン流量に対して１．３％から２．５％まで経時変化させた後、２．５％に制御して半導体層と接しない側の他の領域の透明電極層４１８としてＩＴＯ膜を１０ｎｍ成膜した。なお、このときのＩＴＯ膜の比抵抗は９．０×１０-4Ω・ｃｍであった。図８に実施例２における透明電極層の膜厚と比抵抗のグラフを示した。
【００６２】
【表６】
0003854764.tif 000007
【００６３】
以上でａ−Ｓｉ／ａ−ＳｉＧｅ／ａ−ＳｉＧｅトリプルセルの作成を終えた。
【００６４】
次に、上記トリプルセルを６５℃に保温された硫酸アルミニウム３０ｗｔ．％水溶液の電解質溶液槽に入れ、セル基板側を負極、対向電極側を正極とし、電極間距離４０ｍｍの下、正電圧４．２Ｖを印加時間５０ｍｓとしパルス的に４０回印加し電解処理を行った。なお、硫酸アルミニウム３０ｗｔ．％水溶液の電気電導度は７０．０ｍＳ／ｃｍ（６５℃）とし、また対向電極面積は基板面積（５０ｍｍ×５０ｍｍ）と同様とした。
【００６５】
その後、上記セルを電解質溶液槽内から取り出し、純水でセル表面の電解質溶液を十分に洗い流した後、温風オーブンで１５０℃の温度で３０分乾燥を行った。
【００６６】
そして、実施例１と同様のエッチング処理によるエッチングパターンの形成を行った。更に、集電用のグリッド電極を銀ペーストのスクリーン印刷法で形成した。
【００６７】
また、本実施例の太陽電池に対しても実施例１と同様の低照度Ｖｏｃの測定、外観目視検査及び光電変換効率の測定を行った。
【００６８】
その結果、低照度Ｖｏｃにおいては１．１５Ｖ、外観目視検査においては欠陥部分の孔は目視では観察されず、ＳＥＭ観察したところ非常に小さなピンホールが観察され、ピンホール近傍における透明電極層の侵食は非常に小さく外観は良好であった。すなわち、電解処理はａ−Ｓｉ／ａ−ＳｉＧｅ／ａ−ＳｉＧｅのトリプルセルに対して効果的に行われていた。また、光電変換効率においては１１．８％が得られ、本発明のトリプル型太陽電池は良好な特性であった。
【００６９】
〔実施例３〕
長尺の帯状基板上にロール・ツー・ロール法を用いて図７に示すトリプル型太陽電池を製造した。
【００７０】
以下では、形成の手順に従って説明する。
【００７１】
（１）オーカイト及び純水で十分に脱脂、洗浄したステンレス鋼製の帯状基板（幅３５５．６ｍｍ、長さ１０００ｍ）４０１を不図示のロール・ツー・ロール型ＤＣマグネトロンスパッタ装置に入れ、裏面反射層４０２としてＡｌを２００ｎｍ堆積し、その後透明導電層４０３としてＺｎＯを１２００ｎｍ堆積した。
【００７２】
（２）基板を取り出し、不図示のロール・ツー・ロール型プラズマＣＶＤ装置に入れ、透明導電層４０３上に表７に示す成膜条件でａ−ＳｉからなるＲＦｎ型の半導体層４０４、ａ−ＳｉからなるＲＦｉ型の半導体層４０５、ａ−ＳｉＧｅからなるＭＷｉ型の半導体層４０６、ａ−ＳｉからなるＲＦｉ型の半導体層４０７、μｃ−ＳｉからなるＲＦｐ型の半導体層４０８（以上、ボトム層）、ａ−ＳｉからなるＲＦｎ型の半導体層４０９、ａ−ＳｉからなるＲＦｉ型の半導体層４１０、ａ−ＳｉＧｅからなるＭＷｉ型の半導体層４１１、ａ−ＳｉからなるＲＦｉ型の半導体層４１２、μｃ−ＳｉからなるＲＦｐ型の半導体層４１３（以上、ミドル層）、ａ−ＳｉからなるＲＦｎ型の半導体層４１４、ａ−ＳｉからなるＲＦｉ型の半導体層４１５、μｃ−ＳｉからなるＲＦｐ型の半導体層４１６（以上、トップ層）を順次積層し、ａ−Ｓｉ／ａ−ＳｉＧｅ／ａ−ＳｉＧｅのトリプルセルを形成した。
【００７３】
【表７】
0003854764.tif 000008
【００７４】
（３）基板を取り出し、図９に示すロール・ツー・ロール型ＤＣマグネトロンスパッタ装置に入れ、半導体層４１６上に表８に示す成膜条件で、基板を連続搬送させながら、まず６基の放電炉がある内の５基の放電炉で基板温度を２００℃に制御して半導体層と接する側の領域の透明電極層４１７としてＩＴＯ膜を６０ｎｍ堆積させ、その後第５放電炉と第６放電炉との間に設けた冷却手段５３４により基板を冷却し、第６放電炉で基板温度を５０℃に制御して半導体層と接しない側の他の領域の透明電極層４１８を１０ｎｍ堆積させた。なお、このときの半導体層と接する側の領域の透明電極層４１７の比抵抗は２．３×１０-4Ω・ｃｍ、半導体層と接しない側の他の領域の透明電極層４１８の比抵抗は９．７×１０-4Ω・ｃｍであった。
【００７５】
【表８】
0003854764.tif 000009
【００７６】
以上で、ａ−Ｓｉ／ａ−ＳｉＧｅ／ａ−ＳｉＧｅのトリプル型太陽電池セルの作成を終えた。
【００７７】
（４）ステンレス鋼製の帯状基板上に作成したａ−Ｓｉ／ａ−ＳｉＧｅ／ａ−ＳｉＧｅのトリプル型太陽電池セルを３５５．６ｍｍ×１２０ｍｍ（幅３５５．６ｍｍはそのままで基板搬送方向に１２０ｍｍ）のサイズに切断した。以下、このサイズの太陽電池セルをスラブと呼ぶことにする。
【００７８】
（５）上記スラブをｐＨが１．２に調整された常温（２５℃）の硫酸と水酸化カリウムの混合水溶液（硫酸２．０％、水酸化カリウム０．７％、純水９７．３％）の電解質溶液槽に入れ、セル基板側を負極、対向電極側を正極とし、電極間距離４０ｍｍの下、正電圧４．２Ｖを印加時間２５ｍｓとし、パルス的に８０回印加して電解処理を行った。なお、硫酸と水酸化カリウムの混合水溶液の電気電導度は、７０．０ｍＳ／ｃｍ（２５℃）とし、また対向電極面積は基板面積（３５５．６ｍｍ×１２０ｍｍ）と同様とした。その後、上記スラブを電解質溶液槽内から取り出し、純水でセル表面の電解質溶液を十分に洗い流した後、温風オーブンで１５０℃の温度で３０分乾燥を行った。
【００７９】
（６）実施例１に記載のエッチングペーストと同様のペーストを用いて、不図示のスクリーン印刷機でスラブの透明電極層４１８上に線幅１ｍｍのラインで、１８ｍｍ×４３ｍｍ角のエッチングパターン３６個を印刷した。なお、線厚は３０μｍとした。その後、不図示のＩＲオーブンで温度１７０℃で５分間加熱処理した。加熱処理後、スラブをＩＲオーブンから取り出し冷却後、スラブを純水で洗浄してペーストを除去した。そして、スラブを温風オーブンで１５０℃の温度で３０分乾燥を行った。
【００８０】
上記（１）〜（６）の工程により、透明電極層上にエッチングパターンを形成したスラブの各エッチングラインエリア（１８ｍｍ×４３ｍｍの長方角が３６個）内における照度２００ｌｕｘの蛍光灯の光を照射した時の低照度開放電圧（低照度Ｖｏｃ）の測定及び外観目視検査を行った。さらに、低照度Ｖｏｃ測定後、各エッチングラインエリア内に集電用のグリッド電極を銀ペーストのスクリーン印刷法で形成し、ＡＭ１．５の太陽光スペクトルで１００ｍＷ／ｃｍ2の光量の疑似太陽光源を用いて太陽電池特性を測定し、光電変換効率及び歩留り（３６個のエッチングエリアに対してそれぞれシャントしているかどうかの判定）を求めた。
【００８１】
その結果、３６個のエッチングエリア内における低照度Ｖｏｃの平均値は１．１０Ｖ、外観目視検査においてはスラブの端面付近に欠陥部分の孔が見られ、端面付近を除くスラブ全域において目視ではピンホールは観察されず、ＳＥＭ観察したところ非常に小さなピンホールが観察され、ピンホール近傍における透明電極層の侵食は非常に小さく外観は良好であった。すなわち、電解処理はステンレス鋼製の帯状基板上に作成したａ−Ｓｉ／ａ−ＳｉＧｅ／ａ−ＳｉＧｅのトリプルセルに対して効果的に行われていた。
【００８２】
また、光電変換効率の平均値は１１．３％、歩留りは１００％が得られ、本発明の大面積のトリプル型太陽電池は良好な特性であった。
【００８３】
〔実施例４〕
本実施例では、透明電極層の成膜条件及び方法が異なる以外は実施例３と同様にして図７に示す太陽電池を製造した。
【００８４】
透明電極層としては、図９に示すロール・ツー・ロール型ＤＣマグネトロンスパッタ装置を用いて、半導体層４１６上に表９に示す成膜条件で、基板を連続搬送させながら、まず６基の放電炉がある内の５基の放電炉については、各放電炉において、酸素流量をスパッタリングガスであるアルゴン流量に対して１．３％に制御したアルゴンと酸素の混合ガスを対向する２本のガス管から基板搬送方向と同及び逆方向より導入して、半導体層と接する側の領域の透明電極層４１７としてＩＴＯ膜を６０ｎｍ堆積させた。その後、第６放電炉において、対向する２本のガス管の内基板送り出し室側のガス管から基板搬送方向と同方向よりアルゴンガスのみを導入し、基板巻き取り室側のガス管から基板搬送方向と逆方向よりアルゴン流量に対して２．５％に制御された酸素ガスのみを導入し、半導体層と接しない側の他の領域の透明電極層４１８を１０ｎｍ堆積させた。また、第５放電炉と第６放電炉の間に設けた冷却手段５３４は用いなかった。なお、このときの半導体層と接する側の領域の透明電極層４１７の比抵抗は２．３×１０-4Ω・ｃｍ、半導体層と接しない側の他の領域の透明電極層４１８の比抵抗は１．０×１０-3Ω・ｃｍであった。
【００８５】
【表９】
0003854764.tif 000010
【００８６】
本実施例においても、太陽電池に対し実施例３と同様の評価を行った。
【００８７】
その結果、３６個のエッチングエリア内における低照度Ｖｏｃの平均値は１．０７Ｖ、外観目視検査においてはスラブの端面付近に欠陥部分のピンホールが見られ、端面付近を除くスラブ全域において目視ではピンホールは観察されず、ＳＥＭ観察したところ非常に小さなピンホールが観察され、ピンホール近傍における透明電極層の侵食は非常に小さく外観は良好であった。
【００８８】
また、光電変換効率の平均値は１１．０％、歩留りは１００％が得られ、本発明の大面積のトリプル型太陽電池は良好な特性であった。
【００８９】
〔比較例１〕
本比較例では、透明電極層を膜厚方向において低比抵抗のみを有する透明電極層で構成した以外は実施例１と同様にして太陽電池を作成した。また、このときの透明電極層の比抵抗は２．１×１０-4Ω・ｃｍ、膜厚は７０ｎｍであった。
【００９０】
本比較例においても、実施例１と同様の低照度Ｖｏｃの測定、外観目視検査、および光電変換効率の測定を行った。
【００９１】
その結果、低照度Ｖｏｃは０．１５Ｖ、外観目視検査においては図１０に示すように、実施例１と比較して欠陥部分のピンホールが大きく、さらにピンホール近傍における透明電極層の侵食も大きく、全体的な透明電極層の膜厚の減少が見られ、外観は不良であった。すなわち、太陽電池セルに対して電解処理が有効に行われていない。また、光電変換効率においても６．４％であり、良好な特性ではなかった。
【００９２】
〔比較例２〕
本比較例では、透明電極層を膜厚方向において高比抵抗のみを有する透明電極層で構成した以外は実施例１と同様にして太陽電池を作成した。また、このときの透明電極層の比抵抗は１．０×１０-3Ω・ｃｍ、膜厚は７０ｎｍであった。
【００９３】
本比較例においても、実施例１と同様の低照度Ｖｏｃの測定、外観目視検査、および光電変換効率の測定を行った。
【００９４】
その結果、低照度Ｖｏｃは０．３５Ｖ、外観目視検査においては実施例１と同様に欠陥部分のピンホールは見られるが、ピンホール近傍における透明電極層の侵食は非常に小さく、全体的な透明電極層の膜厚の減少は殆ど見られず、外観は良好であった。すなわち、太陽電池セルに対して電解処理が有効に行われている。
【００９５】
しかしながら、光電変換効率は７．６％であり、透明電極層の比抵抗が高い分、実施例１と比較して太陽電池としてのシリーズ抵抗が高くなり、光電変換効率が低下していた。
【００９６】
【発明の効果】
以上説明のように、本発明によれば、透明電極層の比抵抗が低いことに起因する欠陥部分近傍及び非欠陥部分の透明電極層が電解処理により同時に徐々にエッチングされる割合を抑制することが出来、その結果、シャントや外観不良の課題を克服した良好な特性及び歩留りの高い太陽電池を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の光起電力素子における断面構造の一例を示す模式図である。
【図２】本発明における電解処理工程を示しており、（ａ）は電解処理装置の概略図、（ｂ）は電解処理後の状態の概略図、（ｃ）は乾燥工程の概略図である。
【図３】（ａ）は本発明における透明電極層を示す平面図であり、（ｂ）はピンホール近傍の拡大図である。
【図４】実施例１により製造されたシングル型太陽電池の断面構造を示す模式図である。
【図５】実施例１におけるバッチ式スパッタリング装置を示す概略図である。
【図６】実施例１における透明電極層の膜厚と比抵抗の関係図である。
【図７】実施例２により製造されたトリプル型太陽電池の断面構造を示す模式図である。
【図８】実施例２における透明電極層の膜厚と比抵抗の関係図である。
【図９】実施例３におけるロール・ツー・ロール型ＤＣマグネトロンスパッタ装置を示す概略図である。
【図１０】実施例１と比較例１を比較した透明電極層のピンホール近傍を示しており、（ａ）は実施例１の模式的概略図、（ｂ）は比較例１の模式的概略図である。
【符号の説明】
１０１  基板
１０２  半導体層
１０３  半導体層と接する側の領域の透明電極層
１０４  半導体層と接しない側の他の領域の透明電極層
１０５  欠陥部分
１０６  ピンホール
２０１  基板
２０２  裏面反射層
２０３  透明導電層
２０４〜２０８  半導体層
２０９  半導体層と接する側の領域の透明電極層
２１０  半導体層と接しない側の他の領域の透明電極層
２１１  欠陥部分
２１２  ピンホール
３０１  基板
３０２  真空容器
３０３  ヒーター
３０４  ターゲット
３０５  カソード電極
３０６  マグネット
３０７  直流電源
３０８  ガスライン
３０９、３１０  マスフローコントローラー
３１１  排気ポンプ
４０１  基板
４０２  裏面反射層
４０３  透明導電層
４０４〜４１６  半導体層
４１７  半導体層と接する側の領域の透明導電体層
４１８  半導体層と接しない側の他の領域の透明電極層
４１９  欠陥部分
４２０  ピンホール
５０１  帯状基板
５０２  基板送り出し室
５０３  基板巻き取り室
５０４〜５０９  ヒーター
５１０〜５１５  カソード電極
５１６〜５２１  ターゲット
５２２〜５２７  直流電源
５２８〜５３３  ガス管
５３４  冷却手段
【図１】
0003854764.tif 000011
【図２】
0003854764.tif 000012
【図３】
0003854764.tif 000013
【図４】
0003854764.tif 000014
【図５】
0003854764.tif 000015
【図６】
0003854764.tif 000016
【図７】
0003854764.tif 000017
【図８】
0003854764.tif 000018
【図９】
0003854764.tif 000019
【図１０】
0003854764.tif 000020