(57)【特許請求の範囲】
【請求項１】
複数の内部空洞を有する半導体或いは絶縁体基板と、
前記複数の内部空洞上の前記基板表面上にそれぞれ形成された複数の第１電極と、
前記第１電極上にそれぞれ形成された圧電体膜と、
前記圧電体膜上にそれぞれ形成された第２電極とを具備し、
前記複数の第１電極下に位置する前記基板表面から前記内部空洞に至る部分の厚さが、それぞれ異なることを特徴とする薄膜圧電共振子。
【請求項２】
前記基板表面から前記内部空洞に至る部分の厚さが、それぞれ異なることによって、それぞれ異なる共振周波数を持つことを特徴とする請求項１記載の薄膜圧電共振子。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、薄膜圧電共振子に関する。
【０００２】
【従来の技術】
圧電体膜の厚み縦共振を使用した薄膜圧電共振子は、ＦＢＡＲ（Ｆｉｌｍ  Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｒｅｓｏｎａｔｏｒ）或いはＢＡＷ（Ｂｕｌｋ  Ａｃｏｕｓｔｉｃ  Ｗａｖｅ）素子と呼ばれており、非常に小さなデバイス寸法でＧＨｚ帯以上の領域で高い励振効率と鋭い共振特性が得られることから、移動体無線などのＲＦフィルタや電圧制御発振器への応用に有望視されている。
【０００３】
薄膜圧電共振子は、共振周波数が圧電体膜の音速と膜厚によって決まり、通常圧電体膜の厚さが１μｍから２μｍで２ＧＨｚに、厚さが０．４μｍから０．８μｍで５ＧＨｚに対応し、数十ＧＨｚまでの高周波数化が可能である。
【０００４】
図６に、この薄膜圧電共振子を用いた梯子型フィルタの回路図を示す。
【０００５】
図６に示すように、薄膜圧電共振子を直列及び並列に複数個接続して梯子型フィルタを形成することにより、移動体通信機のＲＦフィルタとして利用することができる。
【０００６】
図７に、薄膜圧電共振子を用いた電圧制御共振器の回路図を示す。
【０００７】
図７に示すように、薄膜圧電共振子、帰還抵抗、ダンピング抵抗、負荷容量及びＣＭＯＳインバータ増幅器を接続することで、移動体通信機の電圧制御発振器として利用することができる。
【０００８】
薄膜圧電共振子の性能は、電気機械結合係数ｋｔ２と、品質係数Ｑ値で表すことができる。
【０００９】
電気機械結合係数ｋｔ２が大きいほど広帯域のＲＦフィルタや、広帯域の電圧制御共振器を作成することができる。電気機械結合係数ｋｔ２を上げるためには、圧電体膜結晶固有の電気機械結合係数ｋｔ２の大きいものを使用し、かつ圧電体膜結晶の分極軸を膜の厚み方向に揃えて共振子とすることが重要である。
【００１０】
また、品質係数Ｑ値は、ＲＦフィルタを形成したときの挿入損失や、電圧制御共振器の発振の純度に関連する。発振は、弾性波を吸収するような多様な現象が関係しており、圧電体膜結晶の純度を高め、結晶方位をそろえ、また分極方向の揃った圧電体膜を使用することで、大きな品質係数Ｑ値を得ることができる。
【００１１】
図８を用いて、従来の代表的な薄膜圧電共振子の構造及び製造方法について、説明する。
【００１２】
図８（ａ）に示すように、シリコン基板１０１上に異方性エッチングにより窪み１０２を形成する。このときシリコン基板１０１上には、自然酸化膜１０３が形成されている。
【００１３】
次に、図８（ｂ）に示すように、シリコン基板１０１上にエッチングしやすい犠牲層１０５（例えばホウ素やリンをドープしたシリケートガラス、ＢＰＳＧ（BoroPhosphoSilicate Glass）を用いることができる）を形成する。
【００１４】
次に、図８（ｃ）に示すように、犠牲層１０５の表面を、シリコンの窪み１０２以外の部分でシリコン基板１０１面が現れるまで研磨する。
【００１５】
次に、図８（ｄ）に示すように、犠牲層１０５上に、下部電極１１１、圧電体膜１１２及び上部電極１１３を順に堆積する。下部電極１１１、圧電体膜１１２及び上部電極１１３の積層構造１１０が圧電励振部となる。
【００１６】
次に、図８（ｅ）に示すように、犠牲層１０５に達するまで前記下部電極１１１、圧電体膜１１２及び上部電極１１３に穴をあけて（図示せず）、選択エッチングにより犠牲層１０５を除去して、窪み１０２を露出させる。
【００１７】
このようなプロセスにより圧電共振子は完成する。しかしながらこの方法では、圧電励振部１１０である下部電極１１１、圧電体膜１１２及び上部電極１１３の積層構造を形成した後に、犠牲層１０５をエッチング除去しなくてはない。
【００１８】
このエッチングには、通常強酸や強アルカリなどを用いた長時間の処理が必要であり、圧電励振部１１０がダメージを受けてしまうという問題がある。このダメージによって、特に圧電体膜１１２の結晶性を損ない、電気機械結合係数ｋｔ２が小さくなってしまい、また、品質係数Ｑ値が著しく低下してしまうという問題が生じる。
【００１９】
また、予めシリコン基板１０１上にトランジスタなどを作りこんだＩＣに、薄膜圧電共振子を作成する場合、トランジスタなどにダメージを与える恐れがある。
【００２０】
また、今後の移動無線端末には、複数の異なる共振周波数を有する薄膜圧電共振子を同一基板上に形成したマルチバンド対応の薄膜圧電共振子が望まれている。
【００２１】
例えば、マルチバンド対応の携帯電話では、各バンドの周波数に対応するＲＦフィルタや電圧制御発振器が必要である。
【００２２】
また、単一バンドの携帯電話においても、チャネルフィルタを使用したＲＦ回路を採用する場合には、チャネルの数に応じた周波数の異なるＲＦフィルタが必要である。
【００２３】
例えば、Ｗ−ＣＤＭＡ方式においては、６０ＭＨｚのバンド幅が１２個の５ＭＨｚのチャネルに分割されているので、５ＭＨｚづつ周波数の異なる最低１２種類の狭帯域薄膜圧電共振子が必要になる。
【００２４】
図８で説明したような従来の薄膜圧電共振子の構造では、各周波数に対応するように圧電体膜の厚さ或いは電極の厚さを調整して、異なる厚さの薄膜圧電共振子を同一基板上に作成する必要がある。これは圧電体膜の厚さ或いは電極の厚さによって、周波数帯を異ならせることが可能であるためである。
【００２５】
しかしながら同一基板上に、異なる厚さの圧電体膜等を作成するためには、それぞれの膜厚に形成するためのリソグラフィ工程が増大し、非常に大きな問題になる。
【００２６】
【発明が解決しようとする課題】
上述したように、従来の薄膜圧電共振子は、空洞部を作成するためのエッチング工程によって、圧電体膜にダメージを与えるために、電気機械結合係数ｋｔ２及び品質係数Ｑ値を著しく低下してしまうという問題があった。
【００２７】
また、従来の薄膜圧電共振器は、マルチバンド対応にするためには、異なる厚さの圧電体膜を形成するためのリソグラフィ工程数が増加するという問題があった。
【００２８】
本発明は、上記問題点に鑑みてなされたものであり、エッチングによる共振励振部のダメージをなくし、電気機械結合係数ｋｔ２及び品質係数Ｑ値が極めて高い薄膜圧電共振子を提供することを目的とする。
【００２９】
また、本発明は、リソグラフィ工程数を増加することなく複数の異なる共振周波数を有する薄膜圧電共振子を同一基板上に作成することができる薄膜圧電共振子を提供することを目的とする。
【００３０】
【課題を解決するための手段】
上記目的を達成するために、本発明は、複数の内部空洞を有する半導体或いは絶縁体基板と、
前記複数の内部空洞上の前記基板表面上にそれぞれ形成された複数の第１電極と、
前記第１電極上にそれぞれ形成された圧電体膜と、
前記圧電体膜上にそれぞれ形成された第２電極とを具備し、
前記複数の第１電極下に位置する前記基板表面から前記内部空洞に至る部分の厚さが、それぞれ異なることを特徴とする薄膜圧電共振子を提供する。
【００３２】
このとき、前記基板表面から前記内部空洞に至る部分の厚さが、それぞれ異なることによって、それぞれ異なる共振周波数を持つ。
【００３４】
【発明の実施の形態】
以下、本発明の実施形態について、図面を用いて詳細に説明する。なお、本発明は、以下の実施形態に限定するものではなく、種々工夫して用いることができる。
【００３５】
（実施形態１）
図１に、本発明の実施携帯に関わる薄膜圧電共振子の各主要工程における断面図を示す。
【００３６】
先ず、図１（ａ）に示すように、内部に層状の空洞２２を有する単結晶シリコン基板２１を準備する。このとき内部空洞２２上に位置するシリコン基板２１の表面部分の厚さｄは、０．８μｍとする。また、単結晶シリコン基板２１は、絶縁性を示している。また、単結晶シリコン基板２１の表面は、（１１１）面を示す。このような空洞２２を有する単結晶シリコン基板２１の作成方法は、後述する。
【００３７】
次に、図１（ｂ）に示すように、ＲＦマグネトロンスパッタ法により基板温度６００℃において、シリコン基板２１の表面にＴｉＮバリア層（図示せず）を形成し、この上に膜厚方向に（１１１）方位に配向したイリジウム（Ｉｒ）膜をエピタキシャル成長させる。イリジウム膜の膜厚は、１００ｎｍである。次に、イリジウム膜をリソグラフィ及び反応性イオンエッチング（ＲＩＥ）によりパターニングして、第１電極２４を形成する。
【００３８】
次に、図１（ｃ）に示すように、ＲＦマグネトロンスパッタ法により基板温度６００℃において、膜厚方向に（０００１）方位に配向したアルミナイトライド（ＡｌＮ）からなる圧電体膜２５をエピタキシャル成長させる。圧電体膜２５の膜厚は０．６μｍである。
【００３９】
次に、図１（ｄ）に示すように、ＲＦマグネトロンスパッタ法により、白金（Ｐｔ）膜をエピタキシャル成長させる。白金膜の膜厚は１００ｎｍである。次に、白金膜をリソグラフィ及びＲＩＥによりパターニングして、第２電極２６を形成する。このようにして、シリコン基板２１の空洞２２上に、共振部２７を持つ薄膜圧電共振子を完成させた。
【００４０】
このようにして作成した薄膜圧電共振子の周波数特性を測定したところ、共振周波数は２．１ＧＨｚであり、電気機械結合係数は５．５％、品質係数Ｑは１７００と大変特性に優れた特性を示すことが確認された。
【００４１】
この基板表面部の厚さｄを含めて共振部となるので、この部分の厚さを調整することで周波数帯を調整することができる。そこで所望のＧＨｚ帯を実現させるためには、空洞２２上の基板表面部の厚さｄが１０μｍ以下とすることが好ましい。
【００４２】
また、基板として、単結晶半導体を用いることで、電極及び圧電体膜をエピタキシャル成長させることが可能となる。
【００４３】
本実施形態では、従来から用いられているような犠牲層の選択エッチングを用いることなく、基板中に形成された板状の空洞２２の上部に存在する表面部の単結晶半導体層を下地として、この上に第１電極２４、圧電体膜２５及び第２電極２６の積層構造を作成している。したがって選択エッチングによる励振部のダメージを生じることなく、高い電気機械結合係数及び品質係数を実現できる。
【００４４】
また、本実施形態の共振子では、単結晶表面部の厚さｄと第１電極２４、圧電体膜２５及び第２電極２６のトータルの厚みが発振半波長のｎ倍（ｎは次数）になる条件である。一般に共振の次数が高くなると、電気機械結合係数が低下するので、少なくても３次の共振以下、可能であれば基本（１次）共振で使用するのが望ましい。
【００４５】
また電気機械結合係数は、圧電体膜２５の膜厚の全厚に対する割合が低下するに従い緩やかに低下する。したがって、広帯域のフィルタや発振器に使用する場合は膜厚割合が０．５程度以上で使用することが望ましい。また、狭帯域のフィルタや発振器に使用する場合は、０．０５程度以上で使用することが望ましい。
【００４６】
また共振器の品質係数Ｑについては、単結晶シリコンの品質係数が５０００程度と大きいため、内部空洞２２上の基板表面部に存在するシリコン層の膜厚の割合が増えるほど品質係数Ｑ値は向上するため問題は生じない。
【００４７】
次に、図２を用いて、層状の空洞を内部に有する単結晶シリコン基板の作成方法について説明する。ここでは、ＳＯＮ（Ｓｉｌｉｃｏｎ  Ｏｎ  Ｎｏｔｈｉｎｇ）技術を使用する。
【００４８】
先ず、図２（ａ）に示すように、リソグラフィ及び反応性イオンエッチングによりシリコン基板２１上に、密にトレンチ９０を形成する。
【００４９】
次に、図２（ｂ）に示すように、高温の水素雰囲気中でリフローを行うと、シリコン基板２１内部ので、トレンチ９０が球状に丸まろうとする。
【００５０】
最後に、図２（ｃ）に示すように、トレンチが横方向につながって、空洞２２が形成される。この方法を用いて図１の空洞２２を有する単結晶シリコン基板２１を作成した。
【００５１】
また、内部空洞２２や内部空洞２２上の単結晶シリコン層の厚さは、トレンチの径、深さ、隣接距離により制御することが可能である。また複数の空洞を形成することができる。
【００５２】
複数の空洞間（図２に示すような表面の半空洞とその下部の空洞間を含む）に形成されるシリコン層の厚さｔは、トレンチの半径をｒ、間隔をｄとすると、
ｔ＝２７．９ｒ３／ｄ２・・・（１）式
であらわされるので、トレンチの半径と間隔のみで決まり、トレンチの深さに因らない。したがってリソグラフィ条件のみでシリコン層の膜厚が決定されるので、エッチングレート等のプロセス条件に因らずに一定の厚さのシリコン層が形成できる。
【００５３】
また、（１）式により広い範囲の膜厚のシリコン層が１回の工程で作製できるという非常に大きな利点を有している。
【００５４】
また、圧電体膜として、ＡｌＮやＺｎＯなどの六方晶系の圧電膜を使用する場合には、（１１１）面を有する単結晶シリコン層を下地として使用できる。
【００５５】
また、ＰＺＴ（Ｐｂ（Ｚｒ、Ｔｉ）Ｏ３）やＢａＴｉＯ３といったペロブスカイト結晶系の強誘電体を圧電膜として使用することができる。この場合には、（１００）面を有する単結晶シリコン層を使用することができる。
【００５６】
（実施形態２）
次に、本発明の実施形態２に関わる薄膜圧電共振子について説明する。
【００５７】
本実施形態では、内部空洞２２を有する基板２１として、（１００）面を有する単結晶シリコン基板を使用し、第１電極２４として膜厚方向に（１００）方位に配向したＰｔエピタキシャル膜、圧電膜２５として膜厚方向に（００１）方位に配向したＢａＴｉＯ３エピタキシャル膜を使用した。その他の構造及びプロセスは、実施形態１と同様である。
【００５８】
このようにして作成された薄膜圧電共振子の周波数特性を測定したところ、共振周波数は２．２ＧＨｚであり、電気機械結合係数は１３％、品質係数Ｑは１２００と大変特性に優れたものであった。
【００５９】
（実施形態３）
次に、本発明の実施形態３に関わる薄膜圧電共振子について説明する。
【００６０】
本実施形態では、内部空洞２２を有する基板２１として、無アルカリガラス基板を使用し、第１電極２４として膜厚方向に（１１１）方位に配向したＡｌ配向膜、圧電体膜として膜厚方向に（０００１）方位に配向したＡｌＮ配向膜を使用した。その他の構造及びプロセスは、実施形態１と同様である。
【００６１】
ガラス基板の場合は、ガラス転移点以上の温度にて、酸素雰囲気中でリフローを行うことにより、内部に空洞やガラス層を形成することができる。本実施形態では、無アルカリガラスとしてコーニング１７３７を使用し、酸素雰囲気中で９２０℃１０分間のリフロー処理を行うことによって、内部空洞２２を有する基板２１を作成した。
【００６２】
また、ガラス基板の上には、室温ないし３００℃程度の基板温度のスパッタ成膜法により、薄膜圧電共振子に適した膜厚方向に（１１１）方位に配向したＡｌ電極や、膜厚方向に（０００１）方位に配向したＡｌＮ圧電膜を作成することが可能である。
【００６３】
このようにして作成された薄膜圧電共振子の周波数特性を測定したところ、共振周波数は２.８ＧＨｚであり、電気機械結合係数は６％、品質係数Ｑは１７００と大変特性に優れたものであった。
【００６４】
（実施形態４）
次に、本発明の実施形態４に関わる薄膜圧電共振子について説明する。
【００６５】
本実施形態では、内部空洞上の基板表面部の単結晶シリコン層を、３種類の異なる厚さにて形成し、３種類の共振周波数を持つ薄膜圧電共振子を単一の工程で作成した。
【００６６】
先ず、図３（ａ）に示すように、絶縁性単結晶シリコン基板２１上に、直径０．３μｍの円柱状のトレンチを、間隔ｄ１＝１．００μｍ、ｄ２＝１．０５μｍ、ｄ３＝１．１０μｍの３種類の間隔でパターニングする。
【００６７】
次に、図３（ｂ）に示すように、水素中で１１００℃５分間のアニールを行った所、間隔ｄ１、ｄ２、ｄ３のトレンチ間隔に対応して、それぞれ厚さｔ１＝０．６０μｍ、ｔ２＝０．５５、ｔ３＝０．５０の３種類の厚さの異なる単結晶シリコン層をそれぞれの空洞２２上に作成することがきる。
【００６８】
次に、図３（ｃ）に示すように、実施形態１と同様に厚さ方向に（１１１）方位が配向したイリジウム膜からなる第１電極２４、厚さ方向に（０００１）方位に配向したＡｌＮ膜からなる圧電体膜２５及びＰｔ膜からなる第２電極２６を作成する。
【００６９】
このようにして作成した薄膜圧電共振子の周波数特性を測定したところ、共振周波数は順に図３（ｃ）左から順に２．５１ＧＨｚ、２．４１ＧＨｚ、２．３１ＧＨｚと異なるものが得られ、電気機械結合係数や品質係数Ｑはどの共振子についてもそれぞれ５．３％と１４００と大変特性に優れたものであった。
【００７０】
（実施形態５）
次に、本発明の実施形態５に関わる共振周波数の異なる複数の薄膜圧電共振子を使用して、異なる発振周波数を持つ電圧制御発振器について説明する。
【００７１】
図４は、本実施形態における電圧制御発振器のブロック回路図である。
【００７２】
図４に示すように、この電圧制御発振器５０は、電源電圧Ｖｃｃ、制御電圧Ｖｃが供給され、周波数切り替え制御用の端子Ｃｏｎｔ、アースＧＮＤ及び出力Ｏｕｔの端子を持つ。
【００７３】
また、電圧制御発振器５０にはコルピッツ発振回路に代表される発振回路５１、これに接続された可変容量キャパシタ５３、発振回路５１に接続された出力バッファ５４が内蔵されている。また、共振周波数の異なる複数の薄膜圧電共振子Ｆ１〜Ｆｎ、これに接続された切り替え用のスイッチＳ１〜Ｓｎを含む薄膜圧電共振子選択回路５２を持つ。
【００７４】
異なる共振周波数を有する複数の薄膜圧電共振子Ｆ１〜Ｆｎは、実施形態３で説明したように同一基板上に作成した。
【００７５】
このような電圧制御発振器５０を使用することで、制御端子Ｃｏｎｔに入力される選択デジタル信号及び制御電圧Ｖｃに応じて、各薄膜圧電共振子Ｆ１〜Ｆｎの共振周波数に相当する、異なる発振周波数を実現することができた。
【００７６】
（実施形態６）
次に、本発明の実施形態６に関わる薄膜圧電共振子を配線基板上にパッケージしたものについて説明する。
【００７７】
図５は、このパッケージされた薄膜圧電共振子の各主要工程における断面図である。
【００７８】
先ず、図５（ａ）に示すように、既に述べたＳＯＮ法により作成した内部に２枚の板状の空洞３２、これら内部空洞３２に挟まれた厚さ０．８μｍの内部の単結晶シリコン層３３及び表面部の厚さ０．８μｍの単結晶シリコン層３４を有する絶縁性の単結晶シリコン基板３１を用意する。単結晶シリコン基板３１の表面は、（１１１）面を有する。
【００７９】
次に、図５（ｂ）に示すように、表面部の単結晶シリコン層３４をパターニングにより除去し、内部の単結晶シリコン層３４を露出させる。
【００８０】
次に、図５（ｃ）に示すように、ＲＦマグネトロンスパッタ法により基板温度６００℃において、ＴｉＮバリア層（図示せず）を形成する。次に、膜厚方向に（１１１）方位に配向したイリジウム膜をエピタキシャル成長させた後、リソグラフィ及び反応性イオンエッチング（ＲＩＥ）によりパターニングして、第１電極３６を形成する。
【００８１】
さらにＲＦマグネトロンスパッタ法により基板温度６００℃において、膜厚０．６μｍの膜厚方向に（０００１）方位に配向したＡｌＮ膜からなる圧電体膜２５をエピタキシャル成長させる。次に、膜厚１００ｎｍのＰｔ第２電極３６を成長させる。
【００８２】
次に、図５（ｄ）に示すように、リソグラフィ及び反応性イオンエッチング（ＲＩＥ）により、第２電極３８及び圧電体膜３７をパターニングする。
【００８３】
次に、図５（ｅ）に示すように、第２電極３８から内部配線３９により外側へ配線を引き出す。次に、第１電極及び内部配線３９上にハンダバンプ４０を形成する。
【００８４】
次に、図５（ｆ）に示すように、シリコン基板３１の裏面を研磨して薄層化した後、ダイシングにより分離して薄膜圧電共振子４１を作成した。最後に、配線基板４２の上に薄膜圧電共振子４１をリフローにより実装する。
【００８５】
このようにして薄膜圧電共振子の共振部の上下に内部空洞を形成して実装したデバイスを簡略なプロセスで実現することが可能になった。
【００８６】
【発明の効果】
選択エッチングプロセスなどを使用せずに薄膜圧電共振子を作成でき、特に同一のプロセスで１個の基板上に異なる共振周波数を持つ多数の薄膜圧電共振子を作成することが可能になる。
【図面の簡単な説明】
【図１】  本発明の実施形態１に関わる薄膜圧電共振子の各主要工程における断面図。
【図２】  内部に空洞を有するシリコン基板の形成の各主要工程における概略図。
【図３】  本発明の実施形態４に関わる薄膜圧電共振子の各主要工程における断面図。
【図４】  本発明の実施形態５に関わる周波数の異なる薄膜圧電共振子を用いた電圧制御発振器の回路概念図。
【図５】  本発明の実施形態６に関わる薄膜圧電共振器をパッケージする各主要工程における断面図。
【図６】  薄膜圧電共振子を用いた梯子型フィルタの回路図。
【図７】  薄膜圧電共振子を用いた電圧制御共振器の回路図。
【図８】  従来の薄膜圧電共振子の各主要工程における断面図。
【符号の説明】
２１・・・単結晶シリコン基板
２２・・・内部空洞
２３・・・単結晶シリコン表面部
２４・・・第１電極
２５・・・圧電体膜
２６・・・第２電極
２７・・・共振部
【図１】
0003830843.tif 000002
【図２】
0003830843.tif 000003
【図３】
0003830843.tif 000004
【図４】
0003830843.tif 000005
【図５】
0003830843.tif 000006
【図６】
0003830843.tif 000007
【図７】
0003830843.tif 000008
【図８】
0003830843.tif 000009