(57)【特許請求の範囲】
【請求項１】
ハイサイド側のメインスイッチング素子とローサイド側のメインスイッチング素子で構成されるハーフブリッジ形のスイッチング回路と、該スイッチング回路を駆動するデッドタイム期間を設けた出力信号を出力するドライブ回路とを備えたハーフブリッジ形インバータ回路において、
ローサイド側の電源の立ち上がりを検出してリセットされた後にローサイド出力信号でセットされるラッチ回路と該ラッチ回路の出力により前記ローサイド出力信号の入った後に前記ハイサイド側のハイサイド出力信号を通過させるゲート回路とで構成される起動回路とを具備することを特徴とするハーフブリッジ形インバータ回路。
【請求項２】
前記ラッチ回路はＲＳフリップフロップ回路で構成され、リセット端子にローサイド側の電源の立ち上がりを検出する起動時の電源電圧検出回路からの検出信号を印可し、セット端子には前記ローサイド側のローサイド出力信号を印可することを特徴とする請求項１記載のハーフブリッジ形インバータ回路。
【請求項３】
前記ゲート回路はＮＯＲゲートで構成され、前記ハイサイド側のハイサイド出力信号と前記ラッチ回路からの出力とを入力することを特徴とする請求項１記載のハーフブリッジ形インバータ回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はハーフブリッジ形インバータ回路に関し、特に高電圧で駆動される負荷を接続されるハーフブリッジ形インバータ回路に関する。
【０００２】
【従来の技術】
図１に照明用のハーフブリッジ形インバータ回路の構成を示す。Ｑ１、Ｑ２はパワーＭＯＳＦＥＴで構成されるメインスイッチング素子であり、Ｄ１、Ｄ２はパワーＭＯＳＦＥＴのドレイン・ソース間の寄生ダイオードで構成される共振電流の転流ダイオードである。バラスト回路のＬは共振用リアクトル、Ｃ１は直流成分カット用コンデンサ、Ｃ２はフィラメント予熱用コンデンサであり、蛍光ランプはフィラメント予熱用コンデンサＣ２と並列に接続される回路構成となっている。
【０００３】
図２はランプ点灯時の動作波形を示している。ＶＧＳ１、ＶＧＳ２はメインスイッチング素子Ｑ１、Ｑ２のゲート・ソース間電圧である。動作中、メインスイッチング素子Ｑ１、Ｑ２は交互にオン、オフを繰り返すとともに、メインスイッチング素子Ｑ１、Ｑ２が同時にオンになることを防ぐために、メインスイッチング素子Ｑ１、Ｑ２が共にオフとなるデッドタイム期間を有している。
【０００４】
ハイサイド側メインスイッチング素子Ｑ１はＶＧＳ１がハイとなるとオンし、ＩＤ１に示すドレイン電流が流れる。これにより、Ｌ、Ｃ１、Ｃ２および蛍光ランプで構成されるバラスト回路に方形波の電圧が印可され、正弦波状のバラスト電流Ｉ１が流れる。ランプの点灯中のバラスト電流Ｉ１はフィラメント電流Ｉ２とランプ電流Ｉ３の合成電流である。
【０００５】
ローサイド側メインスイッチング素子Ｑ２はＶＧＳ２がハイになるとオンし、ドレイン電流ＩＤ２が流れる。これにより、バラスト回路に蓄積されたエネルギーが放出され、バラスト電流Ｉ１、フィラメント電流Ｉ２およびランプ電流Ｉ３はマイナス方向に減少する。
【０００６】
通常のハーフブリッジ形インバータ回路では、バラスト回路の共振周波数より高い遅相領域の周波数で動作させる。従って、バラスト電流Ｉ１はメインスイッチング素子Ｑ１、Ｑ２のスイッチング周波数により変化させることができるので、明るさの調整が可能となる。
【０００７】
図１より、制御回路１からの入力信号をドライブ回路２で所定のドライブ信号（例えば、ＶＧＳ１、ＶＧＳ２）に変換して、メインスイッチング素子Ｑ１、Ｑ２が駆動されている。
【０００８】
図６にこのドライブ回路２の具体的な回路ブロックを示す。すなわち、信号入力回路２１と、ハイサイド側およびローサイド側のデッドタイムコントロールを行うデッドタイムコントロール回路２２、２３と、パルス発生回路２４と、レベルシフト回路２５と、パルスフィルター回路２６と、ＲＳフリップフロップ回路より成るラッチ回路２７と、ハイサイド側およびローサイド側のメインスイッチング素子Ｑ１、Ｑ２を駆動するドライブ信号を供給する出力回路２８、２９より構成される。
【０００９】
かかるドライブ回路２は制御回路１からの出力信号を信号入力回路２１で整形した後、ハイサイド側およびローサイド側のデッドタイムコントロールを行うデッドタイムコントロール回路２２、２３に入力され、図７に示すように入力信号（制御回路１の出力信号）から遅延させたハイサイド出力信号ＨＯとハイサイド出力信号ＨＯが立ち上がる前に立ち下がるローサイド出力信号ＬＯが形成される。ハイサイド出力信号ＨＯとローサイド出力信号ＬＯにはメインスイッチング素子Ｑ１、Ｑ２が同時にオンしないように共にローレベルとなるデッドタイムが作られている。
【００１０】
ハイサイド側のドライブ回路２はメインスイッチング素子Ｑ１が約６００ボルトの電圧で駆動されるので、ハイサイド出力信号ＨＯを約６００ボルトまで高圧にシフトしてドライブ信号ＶＧＳ１を作る必要がある。パルス発生回路２４にはデッドタイムコントロール回路２２の出力信号ＰＧＩＮが入力され、セット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）を出力する。これらの信号は次の高電圧へのレベルシフト回路２５に入力されて、高電圧のセット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）に変換される。これらの信号はパルスフィルター回路２６で一定のパルス幅以上の信号を通過させて、ラッチ回路２７のセットおよびリセットを行い、出力回路２８からハイサイド出力信号ＨＯを出力してハイサイド側のメインスイッチング素子Ｑ１を駆動する。
【００１１】
【発明が解決しようとする課題】
かかるハーフブリッジ形インバータ回路では、メインスイッチング素子Ｑ１、Ｑ２が同時にオンになることを防ぐために、ドライブ信号（例えば、ＶＧＳ１、ＶＧＳ２）が共にオフとなるデッドタイム期間を設けている。
【００１２】
しかしながら、起動時にはドライブ回路からハイサイド出力信号が先に出されるか、またローサイド出力信号が先に出されるか不安定であり、安定な起動状態を得られないので、ハイサイド出力信号が先に出されるとメインスイッチング素子Ｑ１、Ｑ２が同時にオンになる問題点がある。
【００１３】
【課題を解決するための手段】
本発明はかかるメインスイッチング素子Ｑ１、Ｑ２が起動時に同時オンモードになるという問題点に鑑みてなされ、ハーフブリッジ形インバータ回路において、ローサイド側の電源の立ち上がりを検出してリセットされた後にローサイド出力信号でセットされるラッチ回路と該ラッチ回路の出力により前記ローサイド出力信号の入った後に前記ハイサイド側のハイサイド出力信号を通過させるゲート回路とで構成される起動回路とを具備し、起動時に両メインスイッチング素子の同時オンを防止することに特徴を有する。
【００１４】
【発明の実施の形態】
本発明の実施の形態について図１から図５を参照して説明する。
【００１５】
図１に照明用のハーフブリッジ形インバータ回路の構成を示す。Ｑ１、Ｑ２はパワーＭＯＳＦＥＴで構成されるメインスイッチング素子であり、Ｄ１、Ｄ２はパワーＭＯＳＦＥＴのドレイン・ソース間の寄生ダイオードで構成される共振電流の転流ダイオードである。バラスト回路のＬは共振用リアクトル、Ｃ１は直流成分カット用コンデンサ、Ｃ２はフィラメント予熱用コンデンサであり、蛍光ランプはフィラメント予熱用コンデンサＣ２と並列に接続される回路構成となっている。
【００１６】
図２に動作波形を示し、図３に起動回路の回路ブロック、図４に動作波形を示す。基本的な動作原理および回路構成は従来の技術の欄で説明したものと同じであるので、ここでは異なる点のみを説明する。
【００１７】
図３に示す起動回路では、ローサイド側の電源の立ち上がりを検出してリセットされた後にローサイド側のデッドタイムコントロール回路２３からのローサイド出力信号でセットされるラッチ回路３１と、ラッチ回路３１の出力によりローサイド出力信号の入った後にハイサイド側のデッドタイムコントロール回路２２からのハイサイド出力信号を通過させるゲート回路３２と、ローサイド側の電源電圧ＶCCの立ち上がりを検出する起動時の電源電圧検出回路３３（図中ではＵＶ回路）とで構成される。
【００１８】
ラッチ回路３１はＲＳフリップフロップ回路（図中ではＦＦ）で構成され、リセット端子Ｒには電源電圧検出回路３３からの検出信号が入力され、ローサイド側の電源電圧ＶCCが立ち上がるとリセットされ、セット端子Ｓにはローサイド側のデッドタイムコントロール回路２３からのローサイド出力信号が入力され、ローサイド出力信号を優先するように働く。ラッチ回路３１がセットされるとハイサイド側のデッドタイムコントロール回路２２からのハイサイド出力信号がＮＯＲゲート回路３２を通過してドライブ回路２の後段にハイサイド出力信号を供給してハイサイド出力信号ＨＯを出力する。
【００１９】
図４を参照して起動時の動作を説明する。
【００２０】
電源電圧ＶCCの立ち上がり信号が基準電圧ＶREFを越えるまでに電源電圧検出回路３３からの出力でラッチ回路３１がリセットされる。入力回路２１への入力信号ＬＩＮ、ＨＩＮは同時にオンしないようにデットタイムが設けられ、電源電圧ＶCCの立ち上がり信号が基準電圧ＶREFを越えて最初に入力信号ＨＩＮが来てもラッチ回路３１がセットされていないので、ゲート回路３２を通過しない。
最初に来る入力信号ＬＩＮでラッチ回路３１がセットされて、次の入力信号ＨＩＮがゲート回路３２を通過する。
【００２１】
次に、図５を参照して電源電圧検出回路３３コンパレータ回路３３１の具体的な回路と動作を説明する。
まず、図５（Ａ）に示す電源電圧検出回路３３はローサイド側の電源電圧ＶCCと接地間に直列に接続された２本の分割抵抗Ｒ１、Ｒ２と、２本の分割抵抗Ｒ１、Ｒ２の接続点からの電源電圧ＶCCの立ち上がり信号が入力される非反転入力端子（図中では＋）と基準電圧ＶREFを入力される反転入力端子（図中では−）とを備えたコンパレータ回路３３１と、コンパレータ回路３３１の出力を反転するインバータ回路３３２とから構成されている。
【００２２】
斯かるコンパレータ回路３３１では、図５（Ｂ）に示すように起動時に２本の分割抵抗Ｒ１、Ｒ２の接続点から電源電圧ＶCCの立ち上がり信号と基準電圧ＶREFとをコンパレータ回路３３１で比較し、電源電圧ＶCCが基準電圧ＶREFまでは電源電圧検出回路３３の出力はハイレベルとなり、電源電圧ＶCCの立ち上がり信号が基準電圧ＶREFを越えると電源電圧検出回路３３の出力はローレベルとなる。従って、電源電圧ＶCCの立ち上がり信号が基準電圧ＶREFを越えるまでにラッチ回路３１はリセットされ、続いてローサイド側のデッドタイムコントロール回路２３からのローサイド出力信号でラッチ回路３１はセットされる。この結果、起動時にローサイド出力信号が優先して働くので、ブートストラップ構成のハイサイド側への電源の供給はローサイド側のメインスイッチング素子Ｑ２がオンした後に行われるので、ハイサイド側のブートストラップ構成に十分な初期充電を行える。
【００２３】
なお、本発明は様々な信号入力回路２１に適用できる。発振器を内蔵する自励式の信号入力タイプでも、２入力２出力の信号入力タイプでも、前述した１入力２出力タイプでも適用できる。また２入力２出力の信号入力タイプでは入力信号自体にデッドタイム期間を設けた入力信号を用いることにより、ハイサイド側のデッドタイムコントロール回路２２およびローサイド側のデッドタイムコントロール回路２３を省略できる。
【００２４】
【発明の効果】
本発明に依れば、ローサイド信号優先の起動回路を設けることで、常に起動時はローサイド側のメインスイッチング素子からオンする。これによりハーフブリッジ形インバータ回路において安定した起動を行える利点を有する。
【図面の簡単な説明】
【図１】本発明および従来のハーフブリッジ形インバータ回路を説明する図である。
【図２】本発明および従来のハーフブリッジ形インバータ回路の動作波形を説明する図である。
【図３】本発明のハーフブリッジ形インバータ回路の起動回路を説明する図である。
【図４】本発明のハーフブリッジ形インバータ回路の起動回路の動作波形を説明する図である。
【図５】本発明のハーフブリッジ形インバータ回路の（Ａ）起動回路及び（Ｂ）動作波形を説明する図である。
【図６】従来のハーフブリッジ形インバータ回路のドライブ回路を説明する図である。
【図７】従来のハーフブリッジ形インバータ回路のドライブ回路の動作を説明する図である。
【符号の説明】
Ｑ１、Ｑ２      メインスイッチング素子
Ｄ１、Ｄ２      共振電流の転流ダイオード
Ｌ              共振用リアクトル
Ｃ１            直流成分カット用コンデンサ
Ｃ２            フィラメント予熱用コンデンサ
【図１】
0003851092.tif 000002
【図２】
0003851092.tif 000003
【図３】
0003851092.tif 000004
【図４】
0003851092.tif 000005
【図５】
0003851092.tif 000006
【図６】
0003851092.tif 000007
【図７】
0003851092.tif 000008