(57)【特許請求の範囲】
【請求項１】
第１の導電型の半導体から成る第１半導体層と、
前記第１半導体層に積層され、前記第１の導電型であって、前記第１半導体層より低不純物濃度の第２半導体層と、
前記第２半導体層表面に所定の幅と間隔を持って形成された細溝から成るトレンチ部と、
前記第１の導電型とは反対の導電型である第２導電型の半導体から成り、前記トレンチ部内に充填された半導体充填層と、
前記第２半導体層の表面と前記半導体充填層の表面に形成され、前記第２半導体層とショットキー接合を形成するショットキー金属電極と、
前記第１半導体層の表面に形成され、前記第１半導体層とオーミック接合を形成するオーミック金属電極とを備えた半導体装置において、
前記半導体充填層と前記第２半導体層との間の降伏電圧ＢＶAKが下記式、
ＢＶAK＝６０×(Ｅg／１．１)1.5×(Ｎd／１０16）-3/4
(ＢＶAKの単位はＶである。Ｎdは第２半導体層の不純物濃度を表し単位はｃｍ-3である。Ｅgは前記半導体材料のエネルギーバンドギャップ値を表し、単位はｅＶである。)であるときに、互いに隣接する前記半導体充填層間に位置する前記第２半導体層の幅Ｗmが、下記の（１）式及び（２）式を満足するように形成された半導体装置。
【数１】
0003860705.tif 000006
(前記幅Ｗmの単位はｃｍである。Ｗtは前記半導体充填層の幅を表し単位はｃｍである。Ｎaは前記半導体充填層の不純物濃度を表し、単位はｃｍ-3である。)。
【数２】
0003860705.tif 000007
(εsは前記半導体材料の比誘電率を表す。ε0は真空の誘電率を表し、8.85418×１０-14Ｆ／ｃｍである。また、ｑは電気素量を表し、1.60218×10-19である。また、(２)式中、ｎ＞１である)
【請求項２】
前記トレンチ部の側壁と底面には絶縁膜が形成され、前記半導体充填層と前記第２半導体層との間には前記絶縁膜が配置された請求項１記載の半導体装置。
【請求項３】
前記半導体充填層の表面には、前記第２導電型の高不純物層が形成された請求項１又は請求項２のいずれか１項記載の半導体装置。
【発明の詳細な説明】
【０００１】
【発明の属する分野】
本発明は半導体装置、特にショットキーバリアダイオードの構造に関する物である。
【０００２】
【従来の技術】
ショットキーバリアダイオードSBDは順方向電圧が低くスイッチング速度が速い反面、逆方向漏れ電流が大きく、逆方向降伏電圧が低いと言う欠点が有る。また、特に100V以上の中高耐圧品においては熱暴走を抑える為に逆方向漏れ電流を小さくする必要が有り、ショットキーバリアを高くしつつ空乏層が広がるようにドリフト領域の不純物濃度を低くしなければならず、順方向特性が悪化する。
【０００３】
低耐圧品で使われるジャンクションによるピンチオフ効果を利用して漏れ電流を小さくする構造を図１０に示す。同図において高不純物濃度のN型半導体基板１（以降N型基板１と称す）の上に低不純物濃度のN型半導体層２がエピタキシャル成長法により形成される（以降、Nエピ層２と称す）。Nエピ層２の主表面に高不純物濃度のP型半導体領域１９（以降、P+領域１９と称す）が所定の間隔を置いて（拡散又は溝への多結晶シリコンの埋め込みにより）配置される。Nエピ層２の主表面６とP+領域１９の表面２０とに接続されるアノード電極膜８が形成され、該アノード電極膜８はNエピ層2の主表面６とはショットキー接続をしている。N型基板１の他方表面にはN型基板1とオーミック接続するカソード電極膜９が形成されている。
【０００４】
図１０のSBDにおいて逆方向に電圧を印加していくと、図１１の様に隣り合ったP+領域１９の側面２１、２２からP+領域１９に挟まれたNエピ層２の領域２ａに空乏層２３−１が伸びて来る。更に逆方向電圧を印加して行くとP+領域１９の側面２１、２２から伸びてきた空乏層端が接触し（ピンチオフ）、一つの幅の広い空乏層２３−２になることでN エピ層2の主表面６とアノード電極膜８の界面にかかる電界が緩和され、逆方向漏れ電流を低減することが出来る。図１２にピンチオフ状態に有る図１０の半導体装置に逆方向降伏電圧まで印加した時のP+領域１９とP+領域１９で挟まれたＮエピ領域２ａの中央Ａ、Ｂ縦方向の電界強度分布を示す。先にも述べた通り、Nエピ層2の主表面６とアノード電極膜８の界面にかかる電界が緩和されていることが図１２より判る。
【０００５】
しかし、図１０の構造を100V以上の中高耐圧品に適用するとP+領域１９の底部２４とNエピ層２とのPN接合部での電界が高くなり、逆方向耐圧劣化に繋がる。逆方向耐圧を保つ為には、Nエピ層２の不純物濃度を低くしなければならず順方向特性が悪化する。
【０００６】
また、P+領域１９の底部の電界を緩和する為に図１３の様に図１０のP+領域１９の底の領域のみを低不純物濃度のP型半導体領域２５で形成する構造がある。しかし、該P型半導体領域２５の不純物濃度が所望の濃度より低くなるとP+領域１９底部に電界が集中して逆方向耐圧の劣化を招き、また、該P型半導体領域２５の不純物濃度が所望の濃度より高くなると該P型半導体領域２５の底部で電界が集中し、逆方向耐圧が劣化する。また、前記構造の場合、底の不純物濃度の低い領域を大きく取らないと充分な電界緩和が出来ないが、低不純物濃度領域を該Ｐ型半導体領域２５の下方へ更に伸ばすとNエピ層２の厚さを増やさねばならず、順方向特性が悪化するというトレードオフの関係に有る。
【０００７】
【発明が解決しようとする課題】
100V以上の中高耐圧のショットキーバリアダイオードにおいて、熱暴走を防ぐ
為に逆方向漏れ電流を小さくして、且つ逆方向耐圧を確保しようととするとNエピ層の不純物濃度を低くするか、ジャンクションによるピンチオフ効果を利用する為、順方向特性が悪化するというトレードオフの関係に有る。本発明は逆方向漏れ電流を従来のレベルに維持したまま順方向特性を大きく改善したショットキーバリアダイオード等の半導体装置を提供する。
【０００８】
【課題を解決する手段】
上記課題を解決するため請求項１の発明は、第１の導電型の半導体から成る第１半導体層と、前記第１半導体層に積層され、前記第１の導電型であって、前記第１半導体層より低不純物濃度の第２半導体層と、前記第２半導体層表面に所定の幅と間隔を持って形成された細溝から成るトレンチ部と、前記第１の導電型とは反対の導電型である第２導電型の半導体から成り、前記トレンチ部内に充填された半導体充填層と、前記第２半導体層の表面と前記半導体充填層の表面に形成され、前記第２半導体層とショットキー接合を形成するショットキー金属電極と、前記第１半導体層の表面に形成され、前記第１半導体層とオーミック接合を形成するオーミック金属電極とを備えた半導体装置において、前記半導体充填層と前記第２半導体層との間の降伏電圧ＢＶAKが下記式、
ＢＶAK＝６０×(Ｅg／１．１)1.5×(Ｎd／１０16）-3/4
(ＢＶAKの単位はＶである。Ｎdは第２半導体層の不純物濃度を表し単位はｃｍ-3である。Ｅgは前記半導体材料のエネルギーバンドギャップ値を表し、単位はｅＶである。)であるときに、互いに隣接する前記半導体充填層間に位置する前記第２半導体層の幅Ｗmが、下記の（１）式及び（２）式を満足するように形成された半導体装置である。
【数３】
0003860705.tif 000002
(前記幅Ｗmの単位はｃｍである。Ｗtは前記半導体充填層の幅を表し単位はｃｍである。Ｎaは前記半導体充填層の不純物濃度を表し、単位はｃｍ-3である。)。
【数４】
0003860705.tif 000003
(εsは前記半導体材料の比誘電率を表す。ε0は真空の誘電率を表し、8.85418×１０-14Ｆ／ｃｍである。また、ｑは電気素量を表し、1.60218×10-19である。また、(２)式中、ｎ＞１である)
【０００９】
上記課題を解決するための請求項２の発明は、請求項１記載の半導体装置であって、前記トレンチ部の側壁と底面には絶縁膜が形成され、前記半導体充填層と前記第２半導体層との間には前記絶縁膜が配置された半導体装置である。
【００１０】
又、上記課題を解決するための請求項３の発明は、請求項１又は請求項２のいずれか１項記載の半導体装置であって、前記半導体充填層の表面には、前記第２導電型の高不純物層が形成された半導体装置である。
【００１１】
【実施の態様】
図１は本発明の一実施例を示す模式的断面図で、第１導電型の第1半導体層（N型基板）１と該第1層より低不純物濃度の第1導電型の第2半導体層（Nエピ層）２とを積層して成る半導体基板３と、この半導体基板３の一方の主表面側（上方）のNエピ層２の表面に所定の間隔を持って所定の幅で形成された溝４の中に第2導電型の多結晶シリコンをNエピ層２の表面まで充填した第3半導体領域（P-領域）５と、Nエピ層２の表面６とP-領域５の表面７の両方に接触し、且つ、Nエピ層の表面６とはショットキー接続する金属で出来た第1電極膜（アノード電極膜）８と、半導体基板３の他方の主面（下方）にN型基板１とオーミック接続する第2電極膜（カソード電極膜）９を具備した構造において、P-領域５の不純物濃度が、Nエピ層２とP-領域５とから成るPN接合に逆方向に電圧が印加された時にP-領域５が全て空乏化されるような低濃度とした構造の半導体装置である。
【００１２】
以下図２、図３を参照して説明する。図２、図３は本発明実施例の動作説明図で、先ず半導体装置に逆方向電圧が加わり始めた時、図２に示すように隣り合った溝４の向かい合った側壁１１、１２から溝4に挟まれたNエピ領域２ａとP-領域５に空乏層１３、１４が横方向へ伸びて来る。更に逆方向電圧が加わった時にNエピ層２の表面に形成した溝４の間隔Ｗｍは、隣り合った溝４の向かい合った側壁１１、１２から伸びて来る空乏層同士が繋がるような距離Ｗｍにした方がよい。隣り合った溝４から伸びてきた空乏層同士が繋がるような距離Ｗｍとは、P-領域５が全て空乏化した時に溝４に挟まれたNエピ領域２ａも全て空乏化する距離Ｗｍを意味し、この距離Ｗｍは溝４に形成されたP-領域５の幅Ｗｔと濃度Ｎａと、Ｎエピ層２の濃度Ｎｄとに関係し、おおよそ以下の（１）式で表せる。
【００１３】
【数５】
0003860705.tif 000004
またこの時、Nエピ領域２ａにおいて隣り合った溝４から伸びてきた空乏層同士が繋がる前にNエピ層２とP-領域５とから成るPN接合部の電界が降伏限界まで達することの無い様に次の（２）式を満たす必要が有る。この時、Nエピ層２の濃度Ndにおける逆方向降伏電圧はBVAKは次式の様になる。BVAK＝60×(Eg／1.1)1.5×(Nd／1016)-3/4但し、Egは該半導体材料のエネルギーバンドギャップ値
【数６】
0003860705.tif 000005
（２）式において、ε0は真空の誘電率、εsは半導体材料の比誘電率、BVAKは逆方向降伏電圧、qは電気素量、NdはNエピ層２の不純物濃度である。
【００１４】
この（１）式、（２）式が成立する条件下でのみP-領域５が全て空乏化した時にＮエピ領域２ａも全て空乏化する。即ち、P-領域５もＮエピ領域２ａも空乏化することで図３に示すようにアノード電極膜８から溝４の底部までの幅の広い１つの繋がった空乏層１５が出来る。更に逆方向電圧をかけて行った時、この幅の広い空乏層１５ が出来た後にかかった電圧は、ほぼこの幅の広い空乏層１５中にかかる。この幅の広い空乏層１５は溝４の側壁１１、１２から横方向へ伸びた空乏層が繋がったことにより出来た物である。溝４から横方向に伸びた空乏層１３が繋がった時点ではまだ空乏層１５中の電界は小さい。更に逆方向電圧を印加して行くと空乏層１５中の電界強度が全体的に上がって来る。前記電界強度が臨界値に達した時、降伏が始まる。PN接合の逆方向耐圧の場合、降伏は電界強度が一番高くなるPN接合部付近で起こるが、本発明の半導体装置の構造の場合は、PN接合部付近で降伏が起こるとは一概には言えない。前記空乏層１５を作ることでPN接合の電界強度を十分緩和することが出来、PN接合部付近で降伏を起こすよりも早く、P-領域５に挟まれたＮエピ領域２ａの隣り合う溝４間の中央部が降伏電圧に達することもある。
【００１５】
図１の半導体装置に逆方向降伏電圧まで印加した時のP-領域５と溝４で挟まれたＮエピ領域２ａの中央Ａ、Ｂ縦方向の電界強度分布を図４に示す。前述の通り、前記空乏層１５中の電界強度は全体的に上がって来る。空乏層中の電界強度は溝４の側壁１１、１２から横方向に伸びた空乏層１３が繋がって空乏化した時と同じ傾きで大きくなり、空乏層１５中でほぼ一様になり、電界強度が特に高くなる所が無い。この為、溝４の側壁１１、１２から横方向に伸びた空乏層１３が繋がる様なＮエピ層２の不純物濃度Ｎｄであれば、従来構造品の様にＮエピ層２の不純物濃度を低くしなくても溝４の深さを深くするだけで空乏層１５の幅を更に大きくすることが出来、逆方向耐圧を上げることが出来る。よって、Nエピ層2の主表面６とアノード電極膜８の界面にかかる電界強度を従来構造品のレベルに維持したまま、順方向特性を大きく改善することが出来る。
【００１６】
本発明の構造ではアノード電極膜８から下方に伸びた空乏層１５の幅を変えることのみで逆方向耐圧を決めることが出来る。言い換えるとP-領域５のある溝４の深さで逆方向耐圧は決まってくる。よって、溝４で挟まれたＮエピ領域２ａの幅ＷｍとＮエピ層２の不純物濃度を溝４から横方向に伸びて来る空乏層１３が繋がるように設定すれば、従来構造品の様に逆方向耐圧を出す為にＮエピ層２の不純物濃度を低くしなくても中高耐圧を出すことが出来る。即ち、逆方向電圧を印加した時の漏れ電流の増加無く、順方向特性を大幅に改善することが出来る。
【００１７】
次に本発明装置（ショットキーバリアダイオード）の製法について図８を参照して説明する。図８は該SBDの製造工程を示す断面図である。先ず図８（ａ）に示すようにＮ型基板１（砒素濃度2×1019atoms/cm3）の上にNエピ層２（燐濃度Nd=1×1016atoms/cm3）をエピタキシャル成長法により厚さ10μm程度積層した半導体基板３を形成する。次に同図（ｂ）に示すようにNエピ層２の表面に熱酸化により酸化珪素膜１８を5000Å程度形成した後、光蝕刻法により溝４を形成する為の部分の酸化珪素膜１８を幅Ｗｔ=0.6μm程度、間隔Ｗｍ=2.4μｍ程度でストライプ状に部分的に除去し、これをマスクとしてNエピ層２のシリコンをガスでエッチングし、Nエピ層表面から深さ方向で6μm程度の溝４を掘る。この時、前述の（２）式のｎはn=1.42 となる。次に同図（ｃ）に示すように溝４の内部とNエピ層２の表面に硼素がＮa=4×1016atoms/cm3程度ドープされた多結晶シリコンを1μm程度積層し、Nエピ層２の表面とほぼ同じ高さに成るまでエッチバックする。次に同図（ｄ）に示すように溝４を掘る時のマスクとして使用した酸化珪素膜１８をエッチングで取り除き、Nエピ層２の表面６と溝４に埋め込んだ多結晶シリコン表面７とにショットキーバリアメタルを蒸着してアノード電極膜８を形成し、裏面となるもう一方のN型基板面にカソード電極膜９を形成することで、本発明の実施例は完成する。（周辺構造の実施例については省略する）
【００１８】
図５、図６及び図７は本発明の他の実施例構造を示す。断面図で図５は、低不純物濃度の多結晶シリコン（P-領域５）を溝４の中に充填する際、溝４の側壁１１、１２及び底面１０に予め絶縁膜１６を形成した後にP-領域５を設けた例を示す。この絶縁膜１６は、多結晶シリコンとNエピ層２の間に逆方向電圧が印加された時の漏れ電流をほぼ0にする働きをする。また、図６は逆方向電圧を印加した時にP-領域５に伸びる空乏層１４がP-領域５の表面７に達しない様に高不純物濃度の第2導電型の第4半導体領域（P++領域）１７を設けた例を示す。このP++領域１７は逆方向電圧が印加された時の空乏層１４がP-領域５の表面７で接触するアノード電極膜８に達すること（パンチスルー）による漏れ電流を抑えると共にP-領域５の表面７で接触するアノード電極膜８とオーミック接続することによりP-領域５の電位をアノード電極膜８の電位と同じにすることが出来る。
【００１９】
更に図７は、前述の構造を組み合わせた構造を示し、溝４の中に絶縁膜１６を付けた構造のP-領域５の表面にP++領域１７を設けた例を示す。また、P-領域５を形成する際、多結晶シリコンではなくエピタキシャル成長によりP-領域を形成しても良い。エピタキシャル成長でP-領域を形成することで、多結晶シリコンでP-領域５を形成した時に起こる逆方向漏れ電流を低減する事が出来る。この構造も前述の構造全てに適用できる。
【００２０】
【発明の効果】
以上のように本発明ではＮエピ層表面に掘った溝の中にP-領域を設け、このP-領域と溝に挟まれたNエピ層の領域とに溝の側面のPN接合から伸びた空乏層同士が繋がることにより、表面から溝の底部までの幅の広い空乏層を作り出すことで、逆方向耐圧を出すことが出来る。この為、Nエピ層の不純物濃度を低くしなくても溝の深さを変えるだけで逆方向耐圧を上げることが出来、逆方向特性を変えないで、順方向特性を大幅に改善することが出来るショットキーバリアダイオード等
の半導体装置を提供することが出来る。
【図面の簡単な説明】
【図１】 本発明の一実施例を示す概略断面図
【図２】 本発明実施例の動作説明図
【図３】 本発明実施例の動作説明図
【図４】 本発明実施例の電界強度分布特性図
【図５】 本発明の他の実施例を示す概略断面図
【図６】 本発明の他の実施例を示す概略断面図
【図７】 本発明の他の実施例を示す概略断面図
【図８】 本発明の一実施例装置の製法を示す工程断面図
【図９】 本発明の実施例装置の概略平面図
【図１０】 従来装置の概略断面図
【図１１】 従来装置の動作説明図
【図１２】 従来装置の電界強度分布特性図
【図１３】 従来装置の概略断面図
【符号の説明】
１：半導体層
２：N型半導体層（エピ層）
３：半導体基板（N）
４：トレンチ部
５：半導体層（P）
８：アノード電極膜
９：カソード電極膜
【図１】
0003860705.tif 000008
【図２】
0003860705.tif 000009
【図３】
0003860705.tif 000010
【図４】
0003860705.tif 000011
【図５】
0003860705.tif 000012
【図６】
0003860705.tif 000013
【図７】
0003860705.tif 000014
【図８】
0003860705.tif 000015
【図９】
0003860705.tif 000016
【図１０】
0003860705.tif 000017
【図１１】
0003860705.tif 000018
【図１２】
0003860705.tif 000019
【図１３】
0003860705.tif 000020