(57)【特許請求の範囲】
【請求項１】
入力電圧（ＵＥ）を比例出力電流（ＩＡ）に変換する電圧−電流変換器であって、
該電圧−電流変換器は、
２つのトランジスタ（２４、２６）を有する第１の電流ミラー（１８）を備え、
該２つのトランジスタは、同じ駆動条件のもとで、第１のトランジスタ（２４）を通って流れる電流が、該電圧−電流変換器の該比例出力電流（ＩＡ）を示す第２のトランジスタ（２６）を通って流れる電流（Ｉ１）よりも、所定のファクタ（Ｋ１）だけ大きいように設計されており、
２つのトランジスタ（３０、３２）を有する第２の電流ミラー（２０）が設けられており、
２つの第１のトランジスタ（２４、２６）と２つの第２のトランジスタ（３０、３２）とが、それぞれ直列に接続されるように、２つの該電流ミラー（１８、２０）が供給電圧（ＵＤＤ）に直列に接続されており、
該第１の電流ミラー（１８）の該第１のトランジスタ（２４）に直列に接続されているゲート端子を有するＭＯＳＦＥＴ（２２）が設けられており、該ＭＯＳＦＥＴ（２２）のゲート端子が該入力電圧（ＵＥ）に接続されている、電圧−電流変換器。
【請求項２】
前記第２の電流ミラー（２０）において、前記第１のトランジスタ（３０）を通って流れる電流は、前記第２のトランジスタ（３２）を通って流れる電流と等しい、請求項１に記載の電圧−電流変換器。
【請求項３】
前記第１の電流ミラー（１８）において、前記第１のトランジスタ（２４）および前記第２のトランジスタ（２６）は、弱い反転で動作される、請求項１または２に記載の電圧−電流変換器。
【請求項４】
電圧−電流特性が０で始まるように、前記ＭＯＳＦＥＴ（２２）は閾値電圧を有する、請求項１〜３のいずれか一項に記載の電圧−電流変換器。
【発明の詳細な説明】
【０００１】
本発明は、２つのトランジスタを有する第１の電流ミラーを備える電圧−電流変換器に関する。この電圧−電流変換器は、同じ駆動条件のもとで、第１のトランジスタを通って流れる電流が、電圧−電流変換器の出力電流を示す、第２のトランジスタを通って流れる電流よりも所定のファクタだけ大きいように設計される。
【０００２】
電圧−電流変換器は従来技術において周知であり、入力電流を比例出力電流に変換するために利用される。これは、例えば、（省略してＰＬＬとも表示される）位相ロックループ中の（省略してＶＣＯとも表示される）電圧制御発振器に必要とされる。
【０００３】
冒頭で述べられた公知の電流−電圧変換器は図２において示される。この変換器は、２つのノーマルオフｎ型チャンネルＭＯＳＦＥＴ１２、１４（「ｍｅｔａｌ−ｏｘｉｄｅ−ｓｅｍｉｃｏｎｄｕｃｔｏｒ  ｆｉｅｌｄｅｆｆｅｃｔ  ｔｒａｎｓｉｓｔｏｒ」の略語）を備える電流ミラー１０を有する。電流ミラー１０は直列抵抗器１６を介してプログラミングされ、この直列抵抗器は、第１のトランジスタ１２のドレイン端子と直列で入力電圧ＵＥに接続され、電流ミラー１０の入力電流ＩＥを示す、第１のトランジスタ１２のドレイン電流Ｉ１２を決定する。
【０００４】
２つのトランジスタ１２、１４のゲート端子は互いに接続され、第１のトランジスタ１２のドレイン端子と接続される。従って、２つのトランジスタ１２、１４は同様に駆動する。第１のトランジスタ１２のソース端子は接地される。第２のトランジスタ１４のソース端子は接地され、この第２のトランジスタのドレイン端子において、電圧−電流変換器の出力電流ＩＡが取り出される。
【０００５】
電流ミラー１０は、ＳＥＩＦＡＲＴ，ＭＡＮＦＲＥＤによる図書「Ａｎａｌｏｇｅ  Ｓｃｈａｌｔｕｎｇｅｎ−５．Ａｕｆｌａｇｅ」１９９６年、Ｖｅｒｌａｇ  Ｔｅｃｈｎｉｋ  ＧｍｂＨ、Ｂｅｒｌｉｎ、ＤＥ（ＩＳＢＮ  ３−３４１−０１１７５−７）、図６．２１において開示される。しかしながら、図２のとおり、公知の電圧−電流変換器の場合、この図に示される回路は、入力電圧ＵＥが供給電圧ＵＤＤの代わりに直列抵抗器１６に接続されることによって変更される。従って、入力電圧ＵＥは、直列抵抗器１６の抵抗値に対応して、入力電流ＩＥに比例する。
【０００６】
トランジスタ１２、１４は飽和領域において動作されるので、これらのトランジスタのそれぞれのドレイン電流Ｉ１２、Ｉ１４は、それぞれ互いに比例する。トランジスタ１２、１４の、チャンネルにおける電荷キャリアの表面移動度μ０、面毎のゲートキャパシタンスＣ０ｘ、および閾値電圧ＵＴ等の、他のパラメータが同じである場合、これらの比例は、トランジスタ１２、１４の幾何学的寸法を選択するだけで決定され得る。この場合、２つのドレイン電流Ｉ１２およびＩ１４は：
Ｉ１４／Ｉ１２＝β１４／β１２
であり、
ここで、β＝Ｗ／Ｌは、チャンネル幅Ｗおよびチャンネル長さＬを有するトランジスタの幾何学的商である。
【０００７】
例えば、第１のトランジスタ１２のチャンネルは第２のトランジスタ１４のチャンネルと同じ長さであるが、１０倍の幅にされることによって、チップ上の第１のトランジスタ１２および第２のトランジスタ１４の配置が、β１２＝１０・β１４であるように幾何学的に寸法調整される場合、それに応じて、さらにＩ１２＝１０・Ｉ１４の関係式が得られる。
【０００８】
従って、この場合、入力電圧ＵＥと入力電流ＩＥ≡Ｉ１２とが上述のように比例するので、公知の電圧−電流変換器の出力電流ＩＡである、第２のトランジスタ１４のドレイン電流Ｉ１４も入力電圧ＵＥに比例する。
【０００９】
位相ロックループを上述のように用いる場合、入力電圧ＵＥは、大抵、２〜５ボルトの範囲にあり、所望の出力電流強度ＩＡは、わずかなナノアンペアの範囲にあるので、直列抵抗１６は、数メガオームの範囲に抵抗値を有しなければならない。しかしながら、この規模の抵抗は、集積回路において非常に広い面積を必要とする。これは非常に不利である。なぜなら、集積回路の価値は、主に、必要な面積により影響されるからである。
【００１０】
従って、本発明の課題は、必要な面積が少ない、上記技術の電圧−電流変換器を提供することである。
【００１１】
この課題は、
２つのトランジスタを有する第２の電流ミラーが提供されること、
２つの電流ミラーが供給電圧に直列で接続され、２つの第１のトランジスタおよび２つの第２のトランジスタが、それぞれ直列接続されること、および
第１の電流ミラーの第１のトランジスタに直列接続され、電流ミラーのゲート端子が入力電圧に接続されるＭＯＳＦＥＴが提供されることによって解決される。
【００１２】
従って、この電圧−電流変換器の場合、当該分野で公知の電圧−電流変換器においてこれまで必要とされた直列抵抗器１６が放棄され、これから提供されるＭＯＳＦＥＴは、抵抗器と比較してＩＣにおいて著しく小さい面積を有するので、当該分野で公知の電圧−電流変換器と比較して、より多くの素子が提供されるが、面積の著しい節約が達成される。
【００１３】
この電圧−電流変換器の機能方法を簡単に説明するために、第２の電流ミラーにおいて２つのトランジスタが同一であり、これは、これらのトランジスタによって同じ駆動条件のもとで同じ大きさの電流が流れることを意味し、さらに、ファクタは１０であることが以下において想定される。
【００１４】
第１の電流ミラーだけが考察される場合、同じ駆動条件のもとで、この電流ミラーの２つのトランジスタを通って異なった大きさの電流が流れる。より厳密には、第１のトランジスタを通る電流は、ファクタに対応して、第２のトランジスタを通る電流の１０倍になる。換言すると、第１のトランジスタは、ファクタに対応して、第２のトランジスタのコンダクタンスの１０倍のコンダクタンスを有する。
【００１５】
しかしながら、この第１の電流ミラーは、単独ではなく、第２の電流ミラーと直列で供給電圧に接続され、この供給電圧は、入力電圧のように、大抵、２〜５ボルトの範囲である。この場合、一方で、２つの第１のトランジスタが直列接続され、および他方、２つの第２のトランジスタが、電圧−電流変換器の、いわゆる入力電流経路および出力電流経路を形成する。第２の電流ミラーの２つの同一のトランジスタは、第１の電流ミラーの２つの異なったトランジスタにも同じ大きさの電流が流れるようにする。しかしながら、これらのトランジスタのコンダクタンスは、これによって不変の状態で維持されるので、第１のトランジスタ上での電圧降下は、ファクタに対応して、第２のトランジスタ上の電圧降下の１０分の１にすぎない。残りの電圧、すなわちこれらの２つの電圧間の差異は、最終的に、第１のトランジスタに直列接続されるＭＯＳＦＥＴ上で降下し、従って、このＭＯＳＦＥＴのドレインソース電圧を示す。
【００１６】
このドレインソース電圧は、適切に近接した範囲を維持して一定であり、例えば、６０ｍＶである。この値は、２〜５ボルトという入力電圧の上述の範囲を考慮して選択され、入力電圧がＭＯＳＦＥＴのゲート駆動電圧よりも、すなわち、入力電圧によって形成された、ＭＯＳＦＥＴに印加されたゲートソース電圧とＭＯＳＦＥＴの閾値電圧との間の差異よりも小さくなるのに十分である。従って、ＭＯＳＦＥＴは強く反転して動作されるので、ＭＯＳＦＥＴは「線形領域」または「活性領域」とも呼ばれる出力特性曲線の抵抗領域に位置する。
【００１７】
抵抗領域において、ドレイン電流は、適切に近接した範囲を維持してドレインソース電圧に比例する。従って、この比例があるために、ＭＯＳＦＥＴのチャンネルには抵抗値またはコンダクタンスが割当てられ得る。このコンダクタンスは、それ自体、ゲート駆動電圧に比例する。入力電圧の増大、従って、ゲート駆動電圧の増大は、コンダクタンスを比例的に増加させ、従って、ドレイン電流も比例的に増加させる。ドレイン電流は第１の電流ミラーをプログラミングして、電圧−電流変換器の出力電流を形成する、第２のトランジスタを通って流れる電流も比例的に増大するが、ファクタに対応して、第１のトランジスタを通る電流の１０分の１にとどまる。従って、出力電流は、電圧−電流変換器も要求するように、入力電圧に比例する。
【００１８】
本発明の有利な実施形態は従属請求項に記載される。
【００１９】
好適には、第１の電流ミラーは、接地された第３のトランジスタを有し、この場合、第２のトランジスタを流れる電流ではなく、この第３のトランジスタを通って流れる電流が電圧−電流変換器の出力電流を示す。従って、この第３のトランジスタは、出力トランジスタとして利用されるので、入力電圧には出力電流が負荷されない。これによって、電圧−電流変換器のより高い入力抵抗が得られる。さらに、この第３のトランジスタを用いて、出力電流は、第２のトランジスタに依存せず、所望の大きさにスケールアップされ得る。
【００２０】
好適には、第２の電流ミラーにおいて、第１のトランジスタを通って流れる電流は、第２のトランジスタを通って流れる電流と等しいことがさらに提供される。これによって、回路および配置の設計は簡略化される。
【００２１】
好適には、第１の電流ミラーにおいて、第１のトランジスタおよび第２のトランジスタが弱い反転で作動されることがさらに提供される。これによって、ドレインソース電圧は、数デゲードの広範囲にわたって一定の状態で維持されるので、電圧−電流変換器の精度は改良される。
【００２２】
以下において、本発明の好適な実施形態が添付の図面を用いて詳細に説明される。
【００２３】
図１は、好適な実施形態における電圧−電流変換器を示す。この変換器は、第１の電流ミラー１８、第２の電流ミラー２０およびＭＯＳＦＥＴ２２を有する。図示される実施形態において、このＭＯＳＦＥＴ２２は自己遮断ｎ型チャンネルを有する。ＭＯＳＦＥＴのソース端子は接地され、電圧−電流変換器の入力電圧ＵＥはＭＯＳＦＥＴのゲート端子に印加され、従って、ゲートソース電圧ＵＧＳを形成する。
【００２４】
図示される第１の電流ミラー１８は、３つのトランジスタ２４、２６、２８を有する。これらのトランジスタは、図示される実施形態において、同様に、飽和領域で動作されるノーマルオフｎ型チャンネルＭＯＳＦＥＴである。これらのトランジスタのゲート端子は互いに接続され、第１のトランジスタ２４のドレイン端子と接続されるので、３つのすべてのトランジスタ２４、２６、２８は、同様に駆動される。第１のトランジスタ２４のソース端子は、ＭＯＳＦＥＴ２２のドレイン端子と接続されるので、第１のトランジスタ２４およびＭＯＳＦＥＴ２２は直列接続される。第２のトランジスタ２６のソース端子は接地される。第３のトランジスタ２８のソース端子は接地され、このトランジスタのドレイン端子において、電圧−電流変換器の出力電流ＩＡが取出される。すなわち、第１の電流ミラー１８は、ＭＯＳＦＥＴ２２のチャンネル抵抗によってプログラミングされる。
【００２５】
図示される第２の電流ミラー２０は、第２のトランジスタ３０、３２を有する。これらのトランジスタは、図示される実施形態において、飽和領域において動作されるノーマルオフｐ型チャンネルＭＯＳＦＥＴである。これらのトランジスタのゲート端子は互いに接続され、第２のトランジスタ３２のドレイン端子と接続されるので、２つのトランジスタ３０、３２は同様に駆動される。これらのトランジスタのソース端子は供給電圧ＵＤＤに接続される。第１のトランジスタ３０のドレイン端子は、第１の電流ミラー１８の第１のトランジスタ２４のドレイン端子と接続され、第２のトランジスタ３２のドレイン端子は、第１の電流ミラー１０の第２のトランジスタ２６のドレイン端子と接続されるので、２つの第１のトランジスタ２４、３０、および２つの第２のトランジスタ２６、３２は、それぞれ供給電圧ＵＤＤに直列接続される。
【００２６】
この好適な実施形態において、第１の電流ミラー１８は、第１のトランジスタ２４を通って流れるドレイン電流Ｉ２４が、同じ駆動条件のもとで、第２のトランジスタ２６を通って流れるドレイン電流Ｉ２６よりも、所定の第１のファクタＫ１だけ大きくなり、第３のトランジスタ２８を通って流れるドレイン電流Ｉ２８よりも、所定の第２のファクタＫ２だけ大きくなるように、３つのトランジスタ２４、２６、２８が形成される。換言すると、第１のトランジスタ２４はチャンネルコンダクタンスＧ２４を有し、このチャンネルコンダクタンスは、第２のトランジスタ２６のチャンネルコンダクタンスＧ２６のＫ１倍、および第３のトランジスタ２８のチャンネルコンダクタンスＧ２８のＫ２倍である。これは、その他の点では同じパラメータの場合に、３つのトランジスタ２４、２６、２８の幾何学的寸法を適切に選択するだけで得られるので、これらのトランジスタの幾何学的商β２４、β２６、β２８は上述の比率を守る。従って：
Ｋ１＝Ｉ２４／Ｉ２６＝Ｇ２４／Ｇ２６＝β２４／β２６
および
Ｋ２＝Ｉ２４／Ｉ２８＝Ｇ２４／Ｇ２８＝β２４／β２８
である。
【００２７】
さらに、この好適な実施形態において、第２の電流ミラー２０において、２つのトランジスタ３０、３２は上述のように同一に形成されるので、同じ駆動条件のもとで、第１のトランジスタ３０を通って流れるドレイン電流Ｉ３０は、第２のトランジスタ３２を通って流れるドレイン電流Ｉ３２と等しい。従って、これらのトランジスタのチャンネルコンダクタンスＧ３０、Ｇ３２も同じである。これは、その他の点では同じパラメータの場合に、２つのトランジスタ３０、３２の幾何学的寸法を適切に選択するだけで得られ得るので、これらのトランジスタの幾何学的商β３０、β３２も同じである。
【００２８】
以下において、図示される電圧−電流変換器の機能方法が記載される。これに関して、第２の電流ミラー２０の第１のトランジスタ３０、第１の電流ミラー１８の第１のトランジスタ２４およびＭＯＳＦＥＴ２２を介して供給電圧ＵＤＤが接地される流れは、電圧−電流変換器の「入力電流経路」と呼ばれる。これに対して、第２の電流ミラー２０の第２のトランジスタ３２、第１の電流ミラー１８の第２のトランジスタ２６を介して供給電圧ＵＤＤが接地される流れは、電圧−電流変換器の「出力電流経路」と呼ばれる。
【００２９】
第２の電流ミラー２０は、その同一のトランジスタ３０、３２を用いて、入力電流経路における電流ＩＥと出力電流経路における電流Ｉ１が同じ大きさであるようにする。しかしながら、第１の電流ミラー１８において、これらの同じ電流ＩＥ、Ｉ１は、式Ｕ＝Ｒ・Ｉ＝Ｉ／Ｇにより、第１のトランジスタ２４上で電圧降下Ｕ２４を引き起こす。この電圧降下は、上述のコンダクタンス比率Ｋ１＝Ｇ２４／Ｇ２６に対応して、第２のトランジスタ２６上で降下する電圧降下Ｕ２６よりも小さい。従って：
Ｋ１＝Ｕ２６／Ｕ２４
である。
【００３０】
両方の電流経路は、供給電圧ＵＤＤから並列してグラウンドへと延びるので、これらの両方の電流経路において、全体として同じ電圧、すなわち供給電圧ＵＤＤが降下する。従って、出力電流経路においては：
ＵＤＤ＝Ｕ３２＋Ｕ２６
である。
【００３１】
これに対して、入力電流経路においては、
Ｕ３０＝Ｕ３２であるが、Ｕ２４＜Ｕ２６であるために、以下のとおり：
Ｕ３０＋Ｕ２４＜ＵＤＤ
でなければならない。
【００３２】
しかしながら、ここでは、グラウンドの前にまだＭＯＳＦＥＴ２２が存在し、このＭＯＳＦＥＴにおいて、残りの電圧が、このＭＯＳＦＥＴのドレインソース電圧ＵＤＳとして降下する。従って：
ＵＤＤ＝Ｕ３０＋Ｕ２４＜ＵＤＳ
である。
【００３３】
第１のファクタＫ１は、ここで、幾何学的商β２４、β２６を用いて、ＭＯＳＦＥＴ２２が抵抗領域において動作されるように選択される。従って：
ＵＤＳ＜ＵＧＳ−ＵＴ＝Ｕｅｆｆ
でなければならない。ここで、ＵＧＳは入力電圧ＵＥによって形成されるゲートソース電圧であり、ＵＴは閾値電圧であり、Ｕｅｆｆはゲート駆動電圧である。
【００３４】
逆に、ＭＯＳＦＥＴ２２は入力電流経路に位置するので、ＭＯＳＦＥＴ２２のチャンネルコンダクタンスＧ２２によって、第１の電流ミラー１８がプログラミングされる。すなわち、ＭＯＳＦＥＴ２２も通って流れる電流ＩＥは、入力電流経路において、その第２のトランジスタ２６を通るドレイン電流Ｉ２６、従って、出力電流経路における電流Ｉ１、およびその第３のトランジスタ２８を通るドレイン電流Ｉ２８を決定する。従って、上述の式Ｋ２＝Ｉ２４／Ｉ２８であるので：
Ｉ２８＝Ｉ２４／Ｋ２＝ＩＥ／Ｋ２
である。
【００３５】
第３のトランジスタ２８を通るこのドレイン電流Ｉ２８は、電圧−電流変換器の出力電流ＩＡを示すので、第２の幾何学的商Ｋ２は、出力電流ＩＡが所望の規模で存在するように選択され得る。
【００３６】
抵抗領域において、ゲート駆動電圧Ｕｅｆｆ≡ＵＥ−ＵＴは、チャンネルコンダクタンスＧ２２に比例し、このチャンネルコンダクタンスもまた、式Ｉ＝Ｇ・Ｕにより、
ドレイン電流ＩＥに比例するので、ＭＯＳＦＥＴ２２は：
ＵＥ＝ＩＥ
である。
ここから、プログラミングのために、ＩＥ＝Ｉ２８≡ＩＡ
により、さらに最終的に：
ＵＥ＝ＩＡ
であり、すなわち、電圧−電流変換器に対して所望される、出力電流ＩＡと入力電圧ＵＥとの比である。
【００３７】
さらに、第２の電流ミラー２０のトランジスタ３０、３２は同一である必要はなく、むしろ、これらのトランジスタは、例えば、第１の電流ミラー１８のトランジスタ２４、２６、２８のように、互いにファクタ１だけ異なり得る。
【００３８】
さらに、２つの電流ミラー１８、２０のトランジスタ２４、２６、２８、３０、３２の型は、記載されたＭＯＳＦＥＴに限定されず、むしろ、これらのトランジスタは、例えば、他の極性および／またはドーピングを有するＭＯＳＦＥＴであってもよいが、ＪＦＥＴまたはバイポーラトランジスタであってもよい。
【図面の簡単な説明】
【図１】  図１は、好適な実施形態における電圧−電流変換器の回路図である。
【図２】  図２は、当該分野に公知の電圧−電流変換器の回路図である。
【図１】
0003805678.tif 000002
【図２】
0003805678.tif 000003