(57)【特許請求の範囲】
【請求項１】
パターン化されたミラーＶＣＳＥＬを製造する方法であって：
第１導電形の第１第１ミラー・スタック（１０）を形成し、前記第１ミラー・スタックは比較的高い屈折率と低い屈折率を有する屈折層の複数の対から形成され、前記第１ミラー・スタックの第１部分（３５）がＡｌＧａＡｓとＧａＡｓとの交互層を含み、前記第１部分の上に位置する前記第１ミラー・スタックの第２部分（３６）がＩｎＧａＰとＧａＡｓとの交互層を含む段階；
前記第１ミラー・スタックの前記第２部分（３６）上に活性領域（１２）を形成する段階；および、
前記活性領域の上に第２導電形の第２ミラー・スタック（１５）を形成し、前記第２ミラー・スタックは、前記活性領域の上に位置する比較的高い屈折率と低い屈折率を有する屈折層を少なくとも１対含む第１部分（３７）、および前記第１部分（３７）の上に位置する比較的高い屈折率と低い屈折率を有する屈折層を少なくとも１対含む第２部分（３８）によって形成され、完全な第２のミラー・スタックを形成し、第１と第２部分（３７，３８）で合計した比較的高い屈折率と低い屈折率を有する屈折層の対の数は、ＶＣＳＥＬが動作するのに必要な反射率を提供するほど十分であり、また前記第１および第２部分は、前記第１と第２部分（３７，３８）のエッチング速度を違えて、前記第２部分（３８）が前記第１部分（３７）に対して選択的にエッチングできるように前記第１部分（３７）がＩｎＧａＰとＧａＡｓとの交互層を形成し、前記第２部分（３８）がＡｌＧａＡｓとＧａＡｓとの交互層を形成していることを含む段階：
によって構成されることを特徴とする製造方法。
【請求項２】
ＶＣＳＥＬ用のパターン化ミラーを製造する方法であって：
第１導電形の第１ミラー・スタック（１０）であって、前記第１ミラー・スタック（１０）が、ＡｌＧａＡｓおよびＧａＡｓから成る比較的高い屈折率と低い屈折率を有する屈折層の複数の対によって形成される段階；
前記第１ミラー・スタック（１０）の上に活性領域（１２）を形成し、前記活性領域１２はアルミニウムを含まない材料から形成される段階；
前記活性領域の上に第２導電形の第２ミラー・スタック（１５）を形成し、前記ミラー・スタックは、前記活性領域に配置されるＩｎＧａＡｓとＧａＡｓを含む、比較的高い屈折率と低い屈折率を有する屈折層を少なくとも１対含む第１部分（３７）と、前記第１部分に配置されるＡｌＧａＡｓとＧａＡｓを含む、比較的高い屈折率と低い屈折率を有する屈折層を少なくとも１対含む第２部分（３８）によって形成され、完全な第２ミラー・スタックを形成し、また前記第１および第２部分内で合計した比較的高い屈折率と低い屈折率を有する屈折層の対の数は、ＶＣＳＥＬが動作するのに必要な反射率を十分提供する段階；および
前記第１部分（３７）をエッチング・ストップとして利用することにより、前記第２ミラー・スタックの前記第２部分（３８）を選択的にエッチングする段階；
によって構成されることを特徴とする製造方法。
【請求項３】
パターン化されたミラーのＶＣＳＥＬは：
基板（１１）；
前記基板（１１）の上に配置される第１導電形の第１ミラー・スタック（１０）であって、前記第１ミラー・スタックは、比較的高い屈折率と低い屈折率を有する屈折層の複数の対から構成され、前記第１ミラー・スタックの第１部分（３５）がＡｌＧａＡｓとＧａＡｓとの交互層を含み、前記第１部分の上に配置される前記第１ミラー・スタックの第２部分（３６）がＩｎＧａＰとＧａＡｓとの交互層を含む第１ミラー・スタック（１０）；
前記第１ミラー・スタックの前記第２部分（３６）上に配置される活性領域（１２）；および、
前記活性領域の上に配置される第２導電形の第２ミラー・スタック（１５）であって、前記第２ミラー・スタックは、前記活性領域の上に配置されるＩｎＧａＰとＧａＡｓを含む、比較的高い屈折率と低い屈折率を有する屈折層を少なくとも１対含む第１部分（３７）と、前記第１部分の上に配置されるＡｌＧａＡｓとＧａＡｓを含む、比較的高い屈折率と低い屈折率を有する屈折層を少なくとも１対含む第２部分（３８）から形成されて、完全な第２ミラー・スタックを形成し、前記第１と第２部分内の合計した、比較的高い屈折率と低い屈折率を有する屈折層の対の数が、ＶＣＳＥＬを動作させるのに必要な反射率を十分提供し、また前記第１と第２部分（３７，３８）は、前記第１と第２部分（３７，３８）の間のエッチング速度を違えるようにし、前記第２ミラー・スタックの前記第２部分（３８）は、前記第１部分（３７）に対してパターン形成されて、レイジング（lasing）領域を確定する第２ミラー・スタック（１５）；
によって構成されることを特徴とするパターン化ミラーＶＣＳＥＬ。
【請求項４】
パターン化ミラーＶＣＳＥＬであって：
基板（１１）；
前記基板（１１）の上に配置される第１導電形の第１ミラー・スタック（１０）であって、前記ミラー・スタック（１０）は、ＡｌＧａＡｓとＧａＡｓから成る、比較的高い屈折率と低い屈折率を有する屈折層の複数の対によって形成される第１ミラー・スタック（１０）；
前記第１ミラー・スタック（１０）の上に配置される活性領域（１２）であって、前記活性領域はアルミニウムを含有しない材料から形成される活性領域（１２）；および
前記活性領域の上に配置される第２導電形の第２ミラー・スタック（１５）であって、前記第２ミラー・スタックは、ＩｎＧａＡｓとＧａＡｓを含む、比較的高い屈折率と低い屈折率を有する屈折層を少なくとも１対含み、前記活性領域の上に配置される第１部分（３７）と、前記第１部分の上に配置されるＡｌＧａＡｓとＧａＡｓを含む、比較的高い屈折率と低い屈折率を有する屈折層を少なくとも１対含む第２部分（３８）によって形成されて完全な第２ミラー・スタックを形成し、また前記第１と第２部分内の合計した、比較的高い屈折率と低い屈折率を有する屈折層の対の数が、ＶＣＳＥＬを動作させるのに必要な反射率を十分提供する第２ミラー・スタック（１５）；および、
前記第２ミラー・スタックの前記第２部分３８が、前記第１部分３７に対してパターン化されてレイジング領域を確定する第２部分（３８）；
によって構成されることを特徴とするパターン化ミラーＶＣＳＥＬ。
【発明の詳細な説明】
【０００１】
本発明は垂直空洞面発光レーザー（ＶＣＳＥＬ）に関し、さらに詳しくは調整可能な選択的エッチング領域を有するＶＣＳＥＬに関する。
【０００２】
【従来の技術】
先行技術の半導体レーザーは、"Low Threshold Currednt Laser ”と題される１９９２年１２月１５日に付与された米国特許第５，１７２，３８４号に典型的に開示されているように、通常、ＩｎＧａＡｓの量子井戸を有する活性領域を形成して、その両側に、ＡｌＧａＡｓのガイディング層と被覆層を有する。また、活性領域のどちらかの側にブラッグ反射、またはミラー・スタックを形成し、ミラー・スタックは一般にＡｌＧａＡｓを含む。ＶＣＳＥＬのエピタキシャル構成は良好に確定されるが、各種の加工工程を利用できる。
【０００３】
最もよく使用される構造は、１つの基板上に存在する個々のデバイスを分離するためにプロトン注入を伴う。この構造の利点はその平坦特性にあるが、光学的側方モード（lateral mode）が不安定であることと、電流の広がりが大きい故に比較的しきい電流が高いという不利な点を有する。
【０００４】
半導体レーザーがリッジ導波管、またはパターン化ミラーのレーザーである場合には、上部ミラー・スタックは、エッチングの正確な速度とエッチング工程のタイミングを把握することによって、適正な深さまでエッチングされる。この先行技術による上部ミラー・スタックのエッチングは極めて困難で不正確である。このため、先行技術のパターン化されたミラーＶＣＳＥＬはしきい電流が比較的低いが必要な信頼性に欠ける。
【０００５】
"VCSEL With Offset Operateing Region Providing a lateral Wageguide and Current Limiting and Method of Fabricating"と題され、１９９４年９月２７日に付与された米国特許第５，３５１，２５７号（米国特許出願番号０８／０２８，０１５号) などの一部の例では、 上部ミラー・スタック内にエッチング・ストップ層を含み、エッチングが所望の深さで自動的に停止するように提案されている。
【０００６】
"Top Emitting VCSEL with Etch Stop Layer" と題され１９９４年３月８日に付与された米国特許第５，２９３，３９２号では、エッチング・ストップ層は第２のまたは上部のミラー・スタックまで成長し、これを利用して所望のレベルでエッチングを自動的にストップさせる。このエッチング・ストップ方式は、ＭＯＶＰＥ成長で達成された優れた制御を利用して、パターン化されたミラーの高さを確定するが、異なる材料の層（エッチング・ストップ層）の成長は、製造工程上なんらかの複雑性が加わざるを得ない。
【０００７】
このようなエッチング・ストップ層を設けるには、異なる材料システムからの層が、通常のまたは所望の材料システム層の間でエピタキシャルに成長しなければならない。このため、通常もしくは所望の材料システムのエピタキシャル層が、所望の高さまで成長する。その後このエピタキシャルが停止して、異なる材料システムによって再度開始して、所望の厚さのエッチング・ストップ層が成長するまで成長する。その後元のエピタキシャル成長は、デバイスが完成するまで続く。一般に、これは困難を伴い、完成させるのに相当の努力と時間を要する。
【０００８】
"VCSEL With Al-Free Cavity Region"と題され、同一日に出願された同時係属出願では、アルミニウムを含まない活性領域がエッチング・ストップとして利用される。しかしながら、活性領域に達する以前に、上部ミラー・スタックのエッチングを停止させるのが望ましい場合もある。
【０００９】
【発明が解決しようとする課題】
したがって、ＶＣＳＥＬの上部ミラー・スタックを容易に正確にエッチングする方法を提供するのが望ましい。
【００１０】
本発明の目的は、パターン化されたミラーＶＣＳＥＬを容易に正確に製造する方法を提供することである。
【００１１】
本発明のさらなる目的は、比較的に実行しやすく、また活性領域に損傷を与える前にエッチング工程を正確に停止させるＶＣＳＥＬを製造する方法を提供することである。
【００１２】
本発明の別の目的は、ＶＣＳＥＬが先行技術のＶＣＳＥＬに比べて結果的に信頼性が高いＶＣＳＥＬを製造する方法を提供することである。
【００１３】
本発明のさらに別の目的は、先行技術のＶＣＳＥＬと比較して信頼性が高いＶＣＳＥＬを提供することである。
【００１４】
【課題を解決するための手段】
上記の問題は少なくとも部分的に解決されており、上記の目的はＶＣＳＥＬのパターン化ミラーを製造する方法において実現され、この方法は、第１導電形の第１ミラー・スタックを形成する段階、第１ミラー・スタックの上に活性領域を形成する段階、第２導電形の第２ミラー・スタックを活性領域の上に形成する段階を含む。第２ミラー・スタックは、活性領域上に位置する比較的高い屈折率と低い屈折率を有する屈折層の少なくとも１つの対を含む第１部分と、第１部分の上に位置し比較的高い屈折率と低い屈折率を有する屈折層の対を少なくとも１つ含む第２部分によって形成されて完全な第２ミラー・スタックを形成する。第１部分と第２部分の比較的高い屈折率と低い屈折率を有する屈折層の対の数は合計すると、ＶＣＳＥＬの動作に必要な反射率を提供するのに十分であり、また第１部分と第２部分は、第２部分が第１部分に対して選択的にエッチング可能なように、第１と第２部分のエッチング速度が異なるように選択された材料を含む。このため、第２ミラー・スタックのエッチングの深さは、第２ミラー・スタックの第１部分と第２部分の相対的な厚さによって制御される。
【００１５】
【実施例】
図１を参照して、本発明による製造方法の各種の段階で実現される中間構造の簡略断面図を示す。具体的には、図１は、活性領域１２が上に形成された第１ミラー・スタック１０を示す。ミラー・スタック１０は一般に、たとえば、基板１１の上に高い屈折率と低い屈折率が交互にくる複数の半導体材料層をエピタキシャルに成長させることによって形成される。交互になっている各対は、層内では、放射波長の４分の１の厚さまで伝搬するように成長し、各対の数は、可能な限り光の反射率を大きくするように選択され、一方でスタックは実用的な数に制限される。
【００１６】
第２ミラー・スタック１５は、活性領域１２の上部表面の上に（たとえば、ミラー・スタック１０について説明したように）、エピタキシャルに成長された半導体層の対によって形成される。一般に、層の対は、ミラー・スタック１０と似通った材料によって形成され、厚さは、選択した波長の適切な反射率または波長のスペクトルを提供するように似通ったものになる。また、第１と第２のミラー・スタックは、反対の導電形でドープされて、その間を電流が流れるように、終端に２つの構造物（ダイオード）を形成する。たとえば、この特定の実施例では、ミラー・スタック１０はＮ形の導電形でドープされ、ミラー・スタック１５はＰ形導電形でドープされる。
【００１７】
活性領域１２は一般に、どちらかの側にスペーサまたは被覆層を有する障壁層で分離される１つもしくは複数の量子井戸を含む。量子井戸，障壁層およびスペーサ層もエピタキシャルに成長する。量子井戸は、全体に電流が流されて適正に励起されると、周知の現象に従ってフォトン（光子）を生じる。概して、活性領域１２に流される電流が増大するにつれ、生成されるフォトンの数も増大する。フォトンはミラー・スタックによって反射されて、最終的には光の放射を生じる周知のレイジング効果を生じる。光の波長を決定するのは、活性領域１２内の量子井戸内で利用される材料と、ミラー・スタック内の交互の層の対の厚さである。
【００１８】
活性領域１２は、ミラー・スタック１０，１５の材料システムとは通常異なった材料システムから形成され、この実施例では、アルミニウムを含有しないものが選択される。アルミニウムは酸化されやすく、活性領域１２の低い信頼性に実質的に寄与し、最終的には、ＶＣＳＥＬに障害を起こす。活性領域１２の異なる材料システムを選択して、アルミニウムを含有しないようにすることによって、ＶＣＳＥＬの信頼性と耐用年数が実質的に向上される。"VCSEL With Al-Free Cavity Region"と題され同一日に出願された米国の同時係属出願（引用によりこれを包含）において、さらに情報が得られる。
【００１９】
具体的に図２を参照して、この具体的実施例に対し、活性領域１２の極めて高倍率で簡略化された断面図が示される。この具体的な実施例では、活性領域１２は、障壁層２５，２６を挟む形で形成される３つの量子井戸２０，２１，２２を含む。障壁層２５，２６によって分離される量子井戸２０，２１，２２は、スペーサまたはガイディング層３０の間に挟まれてこれらがさらに被覆層３３，３４に挟まれる。一般に、スペーサ層３０，３１および被覆層３３，３４は、上記の、引用により包含される特許番号第５，１７２，３８４号に詳述されるように、ガイディング作用をもたらすように勾配が付いている。
【００２０】
ＩｎＧａＰ／ＩｎＧａＡｓＰは、本発明の用途に必要な適切なレンジのバンドギャップ（室温で１．４２ｅＶ−１．９ｅＶ）をカバーし、その一方で、基板１１に適合する格子を維持しており、この実施例ではＧａＡｓである。具体例では、量子井戸２０，２１，２２は、ＧａＡｓで形成される障壁層２５，２６を有するＩｎＧａＡｓによって形成される。量子井戸２０，２１，２２および障壁層２５，２６はそれぞれの厚さが約１００オングストロームである。スペーサ層３０，３１はＧａＡｓで形成され、被覆層３３，３４は、ＧａＡｓに適合させたＩｎＧａＡｓＰ（Ｅg =1.65 ｅＶ）の格子によって形成される。個々の層の厚さは、活性領域１２が、半導体材料内でほぼ全波となる光学的厚さを有するように選択される。
【００２１】
ＶＣＳＥＬの信頼性をさらに向上させ、また構造物の非平坦性を減じるためには、活性領域１２の上部表面に達する前に、ミラー・スタック１５内でエッチングを停止させることが望ましい。この方式によって、製造者は、構造物内の屈折率・ガイディングの程度を制御でき、これはエッチング深さに関係し、また効果的な屈折率を設ける段階に関連する。エッチング工程の正確な制御可能性を保証する一方で、構造物のエピタキシャル成長を単純化するため、第２部分が第１部分に照らして選択的にエッチングできるように、第１と第２部分のエッチング速度を違えるように選択された材料から成る第１および第２部分を含むハイブリッド・ミラー・スタックが利用される。
【００２２】
図１を参照して、第１ミラー・スタック１０は、第１部分３５，第２部分３６を含み、第２ミラー・スタック１５は、第１部分３７，第２部分３８を含む（一般に成長する順に記載）。この具体的実施例でこの目的に利用できるいくつかの材料を挙げると、第１部分３５と３８を形成するためのＧａＡｓとＡｌ.80 Ｇａ.20 Ａｓの交互の層、および活性領域１２に隣接して部分３６，３７を形成するためのＧａＡｓとＩｎＧａＰの交互層である。一般に、ミラー・スタック１５だけがエッチングされるので、正確にミラー・スタック１０と１５を適合させる以外には、ハイブリッド（２つの部分）としてミラー・スタック１０を形成する必要はない。
【００２３】
個々の層の屈折率は、隣接する材料間の屈折率（Δｎ）の違いに比例する。たとえば、放射波長０．９８μｍの場合、ΔｎはＡｌＧａＡｓ（．８）／ＧａＡｓ，ＩｎＧａＰ／ＧａＡｓ材料がそれぞれ13.2％、7.1 ％である。ミラー・スタック１５の部分３８は、ＡｌＧａＡｓ（.8）／ＧａＡｓ層のｍ対の１／４λ（発振波長）交互層を含み、部分３７は、ＩｎＧａＰ／ＧａＡｓから成るｎ対の１／４λ交互層を含む。同様に、一様性を保つために、ミラー・スタック１０の部分３５は、ＡｌＧａＡｓ（．８）層のｍ対の１／４λ交互層を含み、部分３６は、ＩｎＧａＰ／ＧａＡｓ層のｎ対の１／４λ交互層を含む。ミラー・スタックは、１対未満の異なる材料の層が含まれなければ、ハイブリッド・スタックではないので、ｍとｎは少なくとも１対の層を含むことを理解されたい。
【００２４】
ＡｌＧａＡｓ（．８）／ＧａＡｓ層とＩｎＧａＰ／ＧａＡｓ層からの屈折率への寄与に相当するｍ／ｎ比は変化しうる。この具体的実施例でＡｌＧａＡｓ（．８）／ＧａＡｓの材料を選択したのは、それらが選択的にエッチングできるからである。ＩｎＧａＰもＡｌＧａＡｓ材料も選択的にエッチングができるので、ミラー・スタック１５へのエッチング深さが正確に制御でき、リッジ導波管またはパターン化ミラー、構造物を製造できる。
【００２５】
図１に示すように、また上記の材料を含んでいる、第１ミラー・スタック１０，活性領域１２および基板１１の上に形成される第２ミラー・スタック１５の場合、ミラー・スタック１５の第２部分３８は、図４に示すように選択的にエッチングされる。ウエット・エッチングとドライ・エッチングのいずれの技術も実施できる。ウエット・エッチングの場合、Ｈ2 Ｏ2 ：Ｈ2 Ｏ：Ｈ2 ＳＯ4 ／ＨＣＬ：Ｈ3 ＰＯ4 をベースにしたエッチング剤を利用でき、これが選択的にＡｌＧａＡｓ／ＩｎＧａＡｓＰをエッチングする。ドライ・エッチングの場合、通常ＣＬ／ＣＨ4 の薬剤が使用される。エッチングの選択性，パターン化ミラーまたはリッジ導波管のために、ＶＣＳＥＬ構造物は、第２ミラー・スタック１５の第２部分３８を通って、第１部分３７の下までエッチングすることにより形成される。エッチングが正確であり、活性領域１２に損傷を与えないので、良好な電流と、光学的封じ込め（optical confinement ）が達成されて、しきい値が低くなり、その一方で、（平坦形のＶＣＳＥＬに対して）良好な信頼性も維持する。また、ＶＣＳＥＬの信頼性を向上し、構造物の非平坦性を減じるには、活性領域１２の上部表面に達する前に、ミラー・スタック１５内でエッチングが停止される。この方式によって、製造者は、構造物の屈折率・ガイディングの程度を制御でき、この度合いはエッチング深さに関係する。
【００２６】
図４を参照して、図４に示す構造物は、以下の段階を実施することによって完成される。Ｐ形メタライゼーション４０は、既知のいずれかの方法によって上部ミラー・スタック１５の露出表面の上に形成される。メサの上部表面に載置されるＰ形メタライゼーション４０の少なくとも１部分は、ＩＴＯなどの透過性の金属でもよい。Ｎ形メタライゼーション４５は、ミラー・スタック１０、たとえば基板１１の上部表面の上などに接触して形成され、ＶＣＳＥＬの別の電気接点を設ける。一般に高濃度ドープの半導体材料から成る層４６が基板１１の表面の上に設けられ、ＶＣＳＥＬのミラー・スタック１０に対して良好で低い抵抗の接点を設ける。電気接点は、所望なら、ミラー・スタック１０の反対側にある基板１１の表面の上にも形成できることを理解されたい。
【００２７】
このため、ＶＣＳＥＬを製造する新規の改良方法が開示され、またＶＣＳＥＬ用のパターン化ミラーを製造する新規の改良方法が開示される。上部ミラー・スタックは所望の厚さまで正確に選択的にエッチングされるので、信頼性が実質的に向上する。また、ＶＣＳＥＬの活性領域がアルミニウムを含有しないので、ＶＣＳＥＬの信頼性と耐用年数が実質的に増大する。また、エッチングの選択性が、類似のハイブリッド・ミラー・スタックを形成することによって達成されるので、ＶＣＳＥＬの製造は、エピタキシャル成長工程の途中で材料を変更しても複雑化しないので、バランスの悪いミラー・スタックが形成されない。すなわち、下部ミラー・スタックから活性領域へと移行して、その後、上部ミラー・スタックに移行する際には、エピタキシャル成長工程になんらかの変化が生じるのが普通である。活性領域に隣接する下部ミラーと上部ミラー・スタックの材料システムを変更しても、エピタキシャル成長工程の変更は微々たるもので済む。下部のミラー・スタックから活性領域に移行して、再度上部ミラー・スタック１０に移る場合には通常、エピタキシャル成長工程に何らかの変更を加える必要がある。活性領域に隣接する下部および上部ミラー・スタックの材料システムを変更することによって、エピタキシャル成長工程の変更量は微々たるもので済むようになる。
【図面の簡単な説明】
【図１】本発明によるパターン化されたミラーＶＣＳＥＬの製造の第１段階の簡略断面図である。
【図２】図１の構造物の１部を高倍率で拡大した断面図である。
【図３】本発明によるパターン化されたミラーＶＣＳＥＬの製造の第２段階の簡略断面図である。
【図４】本発明によるパターン化されたミラーＶＣＳＥＬの製造の最終段階を示す簡略断面図である。
【符号の説明】
１０  ミラー・スタック
１１  基板
１２  活性領域
１５  ミラー・スタック
２０，２１，２２  量子井戸
３０，３１ ガイディング層
３３，３４  被覆層
３５  第１部分
３６  第２部分
３７  第１部分
３８  第２部分
４０  Ｐ形メタライゼーション
４５  Ｎ形メタライゼーション
４６  高濃度ドープ半導体材料
【図１】
0003745795.tif 000002
【図２】
0003745795.tif 000003
【図３】
0003745795.tif 000004
【図４】
0003745795.tif 000005