(57)【特許請求の範囲】
【請求項１】
ペリフェラルタイプの多端子素子が実装される多数のランドを平面状に配列したプリント配線板において、
前記ランドのうち、前記多端子素子の複数のグラウンド端子が実装される複数のグラウンドランドを、前記多数のランドの内側から外側に向けて放射状に配列し、前記多端子素子に電源を供給するための複数の電源ランドを、前記グラウンドランドの列の両端のランドに隣接して配置し、前記複数のグラウンドランドはグラウンドパターンにより接続されており、外縁側に位置する前記グラウンドランドと前記電源ランドとは、前記プリント配線板の表面に配置されたバイパスコンデンサにより接続されており、内縁側に位置する前記グラウンドランドと前記電源ランドとはバイアホールを介して、前記プリント配線板の裏面に配置されたバイパスコンデンサにより接続されていることを特徴とするプリント配線板。
【請求項２】
前記多数のランドを配列した平面領域が４辺形をなし、前記複数のグラウンドランドが前記平面領域の４辺中央付近において放射列状に配列されていることを特徴とする請求項１に記載のプリント配線板。
【請求項３】
前記電源ランドは、前記グラウンドランドの列に沿って配列されるとともに、電源パターンにより接続されていることを特徴とする請求項１または２に記載のプリント配線板。
【請求項４】
前記グラウンドパターンの各グラウンドランドの間隔及び前記電源パターンの各電源ランドの間隔が、前記多数のランドのうちの他の複数の信号用ランドの間隔よりも狭いことを特徴とする請求項３に記載のプリント配線板。
【請求項５】
前記グラウンドランドの列及び前記電源ランドの列の各ランドサイズが、前記信号用ランドのランドサイズよりも小さいことを特徴とする請求項３記載のプリント配線板。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、プリント配線板に関し、特に、多数の端子が平面状に配列された多端子素子が実装されるプリント配線板に関する。
【０００２】
上記多端子素子は、例えばグリッドアレイパッケージタイプのＩＣであり、多端子素子のピン配置、並びにプリント配線板のランド及びパターンの配置を工夫することにより、プリント配線板の電子回路の安定動作と低放射ノイズ特性とを実現するものである。
【０００３】
【従来の技術】
近年、ＩＣの高集積化に伴い１チップ当たりのピン数が増大し、そのため、グリッドアレイパッケージが多く使用されるようになっている。
【０００４】
通常グリッドアレイパッケージは、グリッド上に均等間隔で真円の電極ピン（接合ランド）を並べた構造になっており、電極ピンはボールが付くものとボールが付かないものとがある。またグリッドアレイパッケージには、エリア内の全てのグリッドにピンを配置したフルグリッドタイプと、外周の複数列のグリッドにピンが配置され、内側のグリッドにはピンが配置されないペリフェラルタイプとがある。何れのタイプも、ピンが１．２７ｍｍや０．８ｍｍの一定の間隔で並んでいることと、接合に用いられるランド形状が真円であることが共通する。
【０００５】
【発明が解決しようとする課題】
ところで、グリッドアレイパッケージにおいて、この様にピンが均等間隔で何列にも渡って並んでいると、該グリッドアレイパッケージが実装されるプリント配線板において、該基板に設けられた各実装ランドからプリント配線板上を外部に引き出される信号パターンが、実装ランド間を埋め尽くしてしまうことになる。
【０００６】
一方、ペリフェラルタイプのグリッドアレイパッケージにおけるピン群の内側でピンのない領域が対向するプリント配線板上の領域には第１のグラウンドパターン（以下「ＧＮＤパターン」という）が設けられる。この第１のＧＮＤパターンは、ＩＣチップ内のグラウンドと最も強く結合する部分である。また、グリッドアレイパッケージのピン群の外側領域が対向するプリント配線板上の領域に第２のＧＮＤパターンが設けられる。この第２のＧＮＤパターンの周辺には信号パターンが引き出されて、第２のＧＮＤパターンの間を通過する。
【０００７】
上述のように、信号パターンが実装ランド間を埋め尽くしてしまうと、第１のＧＮＤパターンと第２のＧＮＤパターンとを接続するパターンを設けることが難しくなる。第１のＧＮＤパターンと第２のＧＮＤパターンとの接続が行われないと、電源／ＧＮＤの安定性を損なうおそれがあり、ＩＣ回路が誤動作したり、規格値をオーバーした放射ノイズが発生する可能性がある。
【０００８】
本発明はこのような問題点に鑑みてなされたものであって、多端子素子がプリント配線板に実装されたときに、電源／ＧＮＤの安定性を保持し、回路の誤動作や、大きな放射ノイズの発生の防止を図ったプリント配線板を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明によれば、ペリフェラルタイプの多端子素子が実装される多数のランドを平面状に配列したプリント配線板において、前記ランドのうち、前記多端子素子の複数のグラウンド端子が実装される複数のグラウンドランドを、前記多数のランドの内側から外側に向けて放射状に配列し、前記多端子素子に電源を供給するための複数の電源ランドを、前記グラウンドランドの列の両端のランドに隣接して配置し、前記複数のグラウンドランドはグラウンドパターンにより接続されており、外縁側に位置する前記グラウンドランドと前記電源ランドとは、前記プリント配線板の表面に配置されたバイパスコンデンサにより接続されており、内縁側に位置する前記グラウンドランドと前記電源ランドとはバイアホールを介して、前記プリント配線板の裏面に配置されたバイパスコンデンサにより接続されていることを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して説明する。
【００１２】
（第１の実施の形態）
図１は、本発明の第１の実施形態に係るグリッドアレイパッケージを搭載したプリント配線板を示す図である。
【００１３】
図中、プリント配線板上のグリッドアレイパッケージが搭載されるエリア１には、グリッドアレイパッケージの信号ピンが実装される多数の信号ピン実装ランド（例えば２）、グリッドアレイパッケージの電源ピンが実装される多数の電源ピン実装ランド（例えば３）、グリッドアレイパッケージのＧＮＤピンが実装される多数のＧＮＤピン実装ランド（例えば４）が設けられる。なお予め、グリッドアレイパッケージ側では、これらの信号ピン実装ランド、電源ピン実装ランド、ＧＮＤピン実装ランドに対応する各位置に、信号ピン、電源ピン、ＧＮＤピンがそれぞれ設けられているものとする。
【００１４】
ＧＮＤピン実装ランド（例えば４）は、グリッドアレイパッケージの四隅および各辺中央に略放射状に、列をなして配置されており、この配列に沿って太いＧＮＤパターン（例えば６）が略放射状に配置されている。また、電源ピン実装ランド（例えば３）も各辺中央で放射列状に配置され、この配列に沿って太い電源パターン（例えば５）が略放射状に配置されている。電源パターンは更に、四隅にあるＧＮＤパターンの内端及び外端の付近に位置する電源ピン実装ランドにも配置される。
【００１５】
さらに、グリッドアレイパッケージの外側領域における電源パターン及びＧＮＤパターンの各々には、両者間にバイパスコンデンサ（例えば７）が実装される。これらのバイパスコンデンサは、プリント配線板のグリッドアレイパッケージ搭載面側に実装される。また、グリッドアレイパッケージの内側領域における電源パターン及びＧＮＤパターンの各々には、バイアホール（例えば９）を介して両者間にバイパスコンデンサ（例えば８）が実装される。これらのバイパスコンデンサは、プリント配線板のグリッドアレイパッケージ搭載面と反対側に実装される。
【００１６】
図６は、図１に示すプリント配線板の一部を拡大して模式的に示した図である。すなわち、信号ピン実装ランド（例えば２）からそれぞれ信号パターン（例えば１０）がプリント配線板上のグリッドアレイの外側領域（図６の下側）へ引き出されており、信号ピン実装ランド間を抜けるように配線されている。電源ピン実装ランド（例えば３）及びＧＮＤピン実装ランド（例えば４）は放射列状に配置されているため、充分太いパターン幅の電源パターン５及びＧＮＤパターン６が、プリント配線板上のグリッドアレイパッケージ搭載面で、グリッドアレイパッケージの内側領域（図６の上側）と外側領域とを接続している。さらに電源パターン５とＧＮＤパターン６との間には、グリッドアレイパッケージの内側領域及び外側領域においてそれぞれ、バイパスコンデンサの実装ランド（例えば１１，１２）が配置されている。
【００１７】
これによって、グリッドアレイパッケージの内側領域と外側領域との電源／ＧＮＤに関する接続を、信号パターンのバイアホールによって切れ切れになった他層の電源／ＧＮＤパターンを頼ることなく、プリント配線板のグリッドアレイパッケージ搭載面において良好に確保でき、且つバイパスコンデンサと電源／ＧＮＤピンとの間のインダクタンス成分を小さくすることができ、放射ノイズの低減を十分に行うことができる。
【００１８】
さらに、充分太いＧＮＤパターン６に沿うようにクロック信号パターン１３を配置することができ、これによって、ＧＮＤパターン６がクロック信号パターン１３に対してガードＧＮＤとして作用し、放射ノイズの発生を防止している。
【００１９】
これに対して、図２に示すような従来のグリッドアレイパッケージ搭載用プリント配線板では、電源ピン実装ランド（例えば１０３）及びＧＮＤピン実装ランド（例えば１０４）が放射列状に連なって配置されていないため、プリント配線板上のグリッドアレイパッケージを搭載する領域１０１に配置される電源パターン（例えば１０５）及びＧＮＤパターン（例えば１０６）は、信号ピン実装ランド（例えば１０２）間を細々と配線されることになり、グリッドアレイパッケージの内側領域と外側領域との接続性を充分確保できないことになる。また同時に、電源／ＧＮＤピンとバイパスコンデンサとの間の配線も細くなる傾向にあり、その結果、それらの経路で大きなインダクタンス成分を持ってしまい、放射ノイズの低減を十分にできなくなる可能性がある。
【００２０】
なお、図２において、１０７，１０８はバイパスコンデンサ、１０９はバイアホールである。
【００２１】
（第２の実施の形態）
図３は、本発明の第２の実施形態に係るグリッドアレイパッケージを搭載したプリント配線板を示す図である。
【００２２】
図中、プリント配線板上のグリッドアレイパッケージが搭載されるエリア２１には、グリッドアレイパッケージの信号ピンが実装される多数の信号ピン実装ランド（例えば２２）、グリッドアレイパッケージの電源ピンが実装される多数の電源ピン実装ランド（例えば２３）、グリッドアレイパッケージのＧＮＤピンが実装される多数のＧＮＤピン実装ランド（例えば２４）が設けられる。なお予め、グリッドアレイパッケージ側では、これらの信号ピン実装ランド、電源ピン実装ランド、ＧＮＤピン実装ランドに対応する各位置に、信号ピン、電源ピン、ＧＮＤピンがそれぞれ設けられているものとする。
【００２３】
電源ピン実装ランド（例えば２３）及びＧＮＤピン実装ランド（例えば２４）は各々、グリッドアレイパッケージの各辺中央に略放射状に、列をなして配置されており、これらの配列に沿って太い電源パターン（例えば２５）及びＧＮＤパターン（例えば２６）が略放射状に配置されている。また、グリッドアレイパッケージの外側領域における電源パターン及びＧＮＤパターンの各々には、両者間にバイパスコンデンサ（例えば２７）が実装される。これらのバイパスコンデンサは、プリント配線板のグリッドアレイパッケージ搭載面側に実装される。また、グリッドアレイパッケージの内側領域における電源パターン及びＧＮＤパターンの各々には、バイアホール（例えば２９）を介して両者間にバイパスコンデンサ（例えば２８）が実装される。これらのバイパスコンデンサは、プリント配線板のグリッドアレイパッケージ搭載面と反対側に実装される。
【００２４】
第２の実施の形態においても、充分太いパターン幅の電源パターン（例えば２５）及びＧＮＤパターン（例えば２６）が、プリント配線板上のグリッドアレイパッケージ搭載面で、グリッドアレイパッケージの内側領域と外側領域とを接続している。さらに電源パターン（例えば２５）とＧＮＤパターン（例えば２６）との間には、グリッドアレイパッケージの内側領域及び外側領域においてそれぞれ、バイパスコンデンサ（例えば２８，２７）が配置されている。
【００２５】
これによって、グリッドアレイパッケージの内側領域と外側領域との電源／ＧＮＤに関する接続を、プリント配線板のグリッドアレイパッケージ搭載面において良好に確保でき、且つバイパスコンデンサと電源／ＧＮＤピンとの間のインダクタンス成分を小さくすることができ、放射ノイズの低減を十分に行うことができる。
【００２６】
図７は、第２の実施形態におけるグリッドアレイパッケージ、プリント配線板、及びバイパスコンデンサの相互の位置関係を示す俯瞰図である。
【００２７】
図中、１５はグリッドアレイパッケージのべース基板であり、１７はプリント配線板である。べース基板１５の上面にはＩＣチップ１４が配され、プリント配線板１７と向かい合うべース基板１５の下面には多数の接続ランド（例えば１６、破線表示）が配されている。
【００２８】
こうしたグリッドアレイパッケージがプリント配線板１７に搭載され、各接続ランド（例えば１６）が実装ランド（例えば２３，２４）に実装される。グリッドアレイパッケージの外側領域にあるバイパスコンデンサ（例えば２７）はプリント配線板１７の上側面に、グリッドアレイパッケージの内側領域にあるバイパスコンデンサ（例えば２８、破線表示）はプリント配線板１７の下側面に実装される。
【００２９】
（第３の実施の形態）
図４は、本発明の第３の実施形態に係るグリッドアレイパッケージを搭載したプリント配線板を示す図である。
【００３０】
図中、プリント配線板上のグリッドアレイパッケージが搭載されるエリア３１には、グリッドアレイパッケージの信号ピンが実装される多数の信号ピン実装ランド（例えば３２）、グリッドアレイパッケージの電源ピンが実装される多数の電源ピン実装ランド（例えば３３）、グリッドアレイパッケージのＧＮＤピンが実装される多数のＧＮＤピン実装ランド（例えば３４）が設けられる。なお予め、グリッドアレイパッケージ側では、これらの信号ピン実装ランド、電源ピン実装ランド、ＧＮＤピン実装ランドに対応する各位置に、信号ピン、電源ピン、ＧＮＤピンがそれぞれ設けられているものとする。
【００３１】
ＧＮＤピン実装ランド（例えば３４）は、グリッドアレイパッケージの四隅に略放射状に、列をなして配置されており、この配列に沿って太いＧＮＤパターン（例えば３６）が略放射状に配置されている。また、グリッドアレイパッケージの四隅にあるＧＮＤパターン（例えば３６）の内端及び外端の付近に位置する電源ピン実装ランドに、太い電源パターン（例えば３５）が配置される。
【００３２】
さらに、グリッドアレイパッケージの外側領域における電源パターン及びＧＮＤパターンの各々には、両者間にバイパスコンデンサ（例えば３７）が実装される。これらのバイパスコンデンサは、プリント配線板のグリッドアレイパッケージ搭載面側に実装される。また、グリッドアレイパッケージの内側領域における電源パターン及びＧＮＤパターンの各々には、バイアホール（例えば３９）を介して両者間にバイパスコンデンサ（例えば３８）が実装される。これらのバイパスコンデンサは、プリント配線板のグリッドアレイパッケージ搭載面と反対側に実装される。
【００３３】
第３の実施の形態においても、充分太いパターン幅のＧＮＤパターン（例えば３６）が、プリント配線板上のグリッドアレイパッケージ搭載面で、グリッドアレイパッケージの内側領域と外側領域とを接続している。さらに電源パターン（例えば３５）とＧＮＤパターン（例えば３６）との間には、グリッドアレイパッケージの内側領域及び外側領域においてそれぞれ、バイパスコンデンサ（例えば３８，３７）が配置されている。
【００３４】
これによって、グリッドアレイパッケージの内側領域と外側領域とのＧＮＤに関する接続を、プリント配線板のグリッドアレイパッケージ搭載面において良好に確保でき、且つバイパスコンデンサと電源／ＧＮＤピンとの間のインダクタンス成分を小さくすることができ、放射ノイズの低減を十分に行うことができる。
【００３５】
（第４の実施の形態）
図５は、本発明の第４の実施形態に係るグリッドアレイパッケージを搭載したプリント配線板を示す図である。第４の実施形態の構成は、基本的に第１の実施形態の構成と同じであるので、同一構成部分には同一の参照符号を付して、その説明を省略する。
【００３６】
第４の実施形態では、グリッドアレイパッケージの内側領域に対向するプリント配線板上の領域の中央付近に、複数のＧＮＤピン実装ランド（例えば１８）を新たに設ける。なお予め、グリッドアレイパッケージ側では、これらのＧＮＤピン実装ランドに対応する各位置にＧＮＤピンが設けられているものとする。ＧＮＤピンは、グリッドアレイパッケージ内のＩＣチップ上のＧＮＤパターンと直結する。
【００３７】
これらのＧＮＤピン実装ランド（例えば１８）は、図示を省略するが、ＧＮＤパターン（例えば６）に接続されるものとする。
【００３８】
これにより、ＩＣチップ上のＧＮＤパターンとグリッドアレイパッケージ外側のプリント配線板上に位置するＧＮＤパターンとがより強く接続されることになる。
【００３９】
（第５の実施の形態）
図８は、本発明の第５の実施形態に係るグリッドアレイパッケージを搭載したプリント配線板を示す図である。
【００４０】
第５の実施形態の構成は、基本的に第１の実施形態の構成と類似する。すなわち、第５の実施形態におけるエリア４１、信号ピン実装ランド（例えば４２）、電源ピン実装ランド（例えば４３）、ＧＮＤピン実装ランド（例えば４４）、電源パターン（例えば４５）、ＧＮＤパターン（例えば４６）、バイパスコンデンサ（例えば４７，４８）、バイアホール（例えば４９）は、第１の実施形態におけるエリア１、信号ピン実装ランド（例えば２）、電源ピン実装ランド（例えば３）、ＧＮＤピン実装ランド（例えば４）、電源パターン（例えば５）、ＧＮＤパターン（例えば６）、バイパスコンデンサ（例えば７，８）、バイアホール（例えば９）にそれぞれ対応し、作用効果も同じである。
【００４１】
ただし、第５の実施形態では、電源ピン実装ランド（例えば４３）及びＧＮＤピン実装ランド（例えば４４）の各配列間隔を、信号ピン実装ランド（例えば４２）に比べて狭くして多くのランドを配列している。また、グリッドアレイパッケージの各辺の中央部分に設けられる電源ピン実装ランド（例えば４３）及びＧＮＤピン実装ランド（例えば４４）に関してはランドのサイズを小さくして、より多くのランドを配列できるようにしている。なお予め、グリッドアレイパッケージ側では、これらの電源ピン実装ランド、ＧＮＤピン実装ランドに対応する各位置に、電源ピン、ＧＮＤピンがそれぞれ設けられているものとする。
【００４２】
このように、電源ピン及びＧＮＤピンの数を多くすることにより、ＩＣチップ上の電源／ＧＮＤパターンとプリント配線板上の電源／ＧＮＤパターンとの接続性を高めることが可能となる。
【００４３】
なお、実装ランド（またはピン）の配列間隔を狭くすると、通常は半田等の接続材がブリッジして回路的問題となるが、電源ピン実装ランド（または電源ピン）及びＧＮＤピン実装ランド（またはＧＮＤピン）では、配列間隔を狭くしてブリッジが発生しても、そうした問題は発生しない。
【００４４】
【発明の効果】
以上詳述したように本発明によれば、多数の端子が平面状に配列されたペリフェラルタイプの多端子素子において、多数の端子内のグラウンドに接続される複数のグラウンド端子が、前記多数の端子の内側から外側に向けて少なくとも１列に配列される。
【００４５】
また、こうしたペリフェラルタイプの多端子素子が実装される多数のランドを平面状に配列したプリント配線板において、前記ランドのうち、前記多端子素子の複数のグラウンド端子が実装される複数のグラウンドランドを、前記多数のランドの内側から外側に向けて少なくとも１列配列し、グラウンドパターンにより前記複数のグラウンドランドを接続すると共に、前記多数のランドの内側に形成されたグラウンドと、前記多数のランドの外側に形成されたグラウンドとを接続する。
【００４６】
これにより、プリント配線板における多端子素子が実装される平面領域の外側に位置するグラウンドパターンと内側に位置するグラウンドパターンとの接続性が向上する。
【００４７】
また、多端子素子において、放射列状に配列されグラウンド端子列に沿って電源端子列を設け、プリント配線板においても、電源端子列に対応する電源ランド列及び該電源ランド列を接続する電源パターンを設ける。
【００４８】
これにより、プリント配線板における多端子素子が実装される平面領域の外側に位置する電源パターンと内側に位置する電源パターンとの接続性が向上する。
【００４９】
こうした多端子素子が実装される平面領域の内外におけるグラウンド及び電源の良好な接続性は、デジタル信号の伝送波形の安定性を確保することに役立つ。
【００５０】
また、多端子素子が実装される平面領域の外側において、電源パターンとグラウンドパターンとの間にバイパスコンデンサを実装し、一方、多端子素子が実装される平面領域の内側であって、多端子素子実装面と反対側において、電源パターンとグラウンドパターンとの間にバイパスコンデンサを実装する。
【００５１】
これにより、放射ノイズ抑制用のバイパスコンデンサを効果的に作用させられる。
【００５２】
かくして、多端子素子を搭載する場合はプリント配線板を多層構成にしなければならないという常識を覆し、２層板や片面板でも充分多端子素子を搭載でき、安定した動作を確保すると共に、高い品質も保証し得るものである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るグリッドアレイパッケージを搭載したプリント配線板を示す図である。
【図２】従来のグリッドアレイパッケージ搭載用プリント配線板を示す図である。
【図３】本発明の第２の実施形態に係るグリッドアレイパッケージを搭載したプリント配線板を示す図である。
【図４】本発明の第３の実施形態に係るグリッドアレイパッケージを搭載したプリント配線板を示す図である。
【図５】本発明の第４の実施形態に係るグリッドアレイパッケージを搭載したプリント配線板を示す図である。
【図６】図１に示すプリント配線板の一部を拡大して模式的に示した図である。
【図７】第２の実施形態におけるグリッドアレイパッケージ、プリント配線板、及びバイパスコンデンサの相互の位置関係を示す俯瞰図である。
【図８】本発明の第５の実施形態に係るグリッドアレイパッケージを搭載したプリント配線板を示す図である。
【符号の説明】
１  エリア
２  信号ピン実装ランド
３  電源ピン実装ランド
４  ＧＮＤピン実装ランド
５  電源パターン
６  ＧＮＤパターン
７  バイパスコンデンサ
８  バイパスコンデンサ
９  バイアホール
【図１】
0003745176.tif 000002
【図２】
0003745176.tif 000003
【図３】
0003745176.tif 000004
【図４】
0003745176.tif 000005
【図５】
0003745176.tif 000006
【図６】
0003745176.tif 000007
【図７】
0003745176.tif 000008
【図８】
0003745176.tif 000009