(57)【特許請求の範囲】
【請求項１】
プレート上のスタイラスの位置のディジタル表示を提供する装置であって、
固体のプレートと、
前記プレート中に音波のバーストを導入する、係留されていないスタイラスと、
前記プレート上に配置され、且つ、想定される長方形の４つの角に位置づけられた４つの検出器であって、各々が、該想定される長方形の各象限に最も近接し、前記スタイラスによって前記プレート中に導入される音波のバーストの到達を検出する、４つの検出器と、
前記４つの検出器に結合され、該スタイラスの位置に最も近い検出器への音波のバーストの到達に応答して、前記最も近い検出器を識別する信号を発生させる象限検出手段と、
該最も近い検出器及び第２の検出器へのバーストの到達時期における第１の差を決定する第１の手段であって、該最も近い検出器及び該第２の検出器が該想定される長方形の第１の共通の側に配置され、該第１の差が該スタイラスの位置を通る第１の双曲線を定義する、第１の手段と、
該最も近い検出器及び第３の検出器への同バーストの到達時期における第２の差を決定する第２の手段であって、該最も近い検出器及び該第３の検出器が該想定される長方形の第２の共通の側に配置され、該第２の差が該スタイラスの位置を通る第２の双曲線を定義し、該第１及び第２の双曲線が該スタイラスの位置で交差する、第２の手段と、
該最も近い検出器を識別する該信号、該第１の差、該第２の差及び該各検出器の位置から該スタイラスの位置を決定する第３の手段であって、該第１及び第２の双曲線を表示する方程式を利用する第３の手段と、
を具備する装置。
【請求項２】
前記検出器の各々は前記プレートに取り付けられた圧電部材を具備する、請求項１に記載の装置。
【請求項３】
前記圧電部材の各々はセラミック材料からなる、請求項２に記載の装置。
【請求項４】
前記圧電部材の各々は音響的に重い材料によって支持されている、請求項２に記載の装置。
【請求項５】
前記スタイラスは、前記プレート内に一連のバーストを導入することができ、前記バーストは、各々、ある持続時間を有し、前記装置は、各バーストの該持続時間内の実質的同一ポイントで出力を発生させるバースト検出回路を具備する、請求項１に記載の装置。
【請求項６】
前記バースト検出回路は、前記バーストの１つにおける電圧レベルが、前のバーストのピーク電圧レベルの所定パーセンテージに等しくなったときに、前記出力を発生させるように適合せしめられている、請求項５に記載の装置。
【請求項７】
前記バースト検出回路は、
比較器の第１の入力に接続されたピーク及びホールド回路と、
前記比較器の第２の入力に接続されたサンプル、ホールド及びスケール回路と、
を具備し、
前記サンプル、ホールド及びスケール回路は、前記ピーク及びホールド回路の減衰率よりも遅い減衰率を有する、
請求項５に記載の装置。
【請求項８】
前記ピーク及びホールド回路と前記比較器の前記第１の入力との間に接続された低域通過フィルタを具備する、請求項７に記載の装置。
【請求項９】
前記スタイラスは、所定の周波数の機械的振動を発生させる圧電要素を具備する、請求項１に記載の装置。
【請求項１０】
前記圧電要素はセラミック材料からなる、請求項９に記載の装置。
【請求項１１】
前記圧電要素は同調回路に接続されている、請求項９に記載の装置。
【請求項１２】
前記同調回路はし張発振器に接続されている、請求項１１に記載の装置。
【請求項１３】
前記スタイラスはバッテリを具備する、請求項１に記載の装置。
【請求項１４】
前記スタイラスは球状の又は回転楕円体状のチップを有する、請求項１に記載の装置。
【請求項１５】
前記プレートはガラスからなる、請求項１に記載の装置。
【請求項１６】
前記プレートに対しその周囲の少なくとも一部に沿って緩衝材が取り付けられ、前記緩衝材は、前記音波が前記周囲から前記プレートの内部に反射せしめられるのを防止するものである、請求項１に記載の装置。
【請求項１７】
前記緩衝材はタングステン片からなる、請求項１６に記載の装置。
【請求項１８】
前記第１の手段は、カウンタを具備し、前記カウンタは、前記最も近い検出器へのバーストの到達によってターンオンされ、前記第２の検出器への同バーストの到達によってターンオフされるものである、請求項１に記載の装置。
【請求項１９】
前記信号は、バイナリワードの形式である、請求項１に記載の装置。
【請求項２０】
前記各象限は、直交線によって分離され、前記直交線のいずれか１つを前記スタイラスが横切るときに前記バイナリワードの１ビットのみが変化する、請求項１９に記載の装置。
【請求項２１】
前記第１の手段は第１のカウンタを具備し、前記第２の手段は第２のカウンタを具備し、前記第３の手段は格納データを収容するルックアップテーブルを具備し、前記ルックアップテーブルに格納されたデータは前記プレート上の前記スタイラスの位置の座標に対応する、請求項１に記載の装置。
【請求項２２】
前記第１及び第２のカウンタに保持された各バイナリワードの少なくとも一部は、前記ルックアップテーブル内のデータ記憶場所をアドレスするために使用される、請求項２１に記載の装置。
【請求項２３】
前記第１及び第２のカウンタに保持された各バイナリワードの一部のみが、前記ルックアップテーブル内のデータ記憶場所をアドレスするために使用され、前記装置は、前記プレート上の２つの場所間において補間する手段を更に具備し、前記ルックアップテーブル内のデータ記憶場所をアドレスするために使用されない前記各バイナリワードの各部分は、前記補間手段に供給される、請求項２２に記載の装置。
【請求項２４】
前記補間手段に供給される前記各バイナリワードの各部分は、前記ルックアップテーブル内のデータ記憶場所をアドレスするために使用される前記バイナリワードの各部分よりも下位の主要ビットからなる、請求項２３に記載の装置。
【請求項２５】
該ルックアップテーブルは、該プレートの第１の象限上の前記スタイラスの位置の座標に対応するデータを格納し、他の３つの象限のための座標は、該最も近い検出器の象限に従って選択される数学的変換操作を使用して該格納データから発生せしめられる、請求項２１に記載の装置。
【請求項２６】
前記音波は、対称モードのラム波である、請求項１に記載の装置。
【請求項２７】
前記検出器は、前記プレートの上面に取り付けられる、請求項２６に記載の装置。
【請求項２８】
前記検出器は、前記プレートの下面に取り付けられる、請求項２６に記載の装置。
【請求項２９】
前記音波は、反対称モードのラム波である、請求項１に記載の装置。
【請求項３０】
前記検出器は、前記プレートのエッジに取り付けられる、請求項１に記載の装置。
【請求項３１】
前記第１の手段は、
前記最も近い検出器へのバーストの到達によって開始せしめられ、前記第２の検出器への同バーストの到達によって停止せしめられるカウンタと、
前記検出器の１つにてスプリアス信号が受信された場合に前記カウンタが再循環するのを防止する手段と、
を具備する、請求項１に記載の装置。
【請求項３２】
前記防止手段は、前記スプリアス信号がないときに作動していない前記カウンタのひとつの段からなる、請求項３１に記載の装置。
【請求項３３】
前記カウンタの前記段は、前記カウンタがリセットされるように誘発する回路に接続される、請求項３２に記載の装置。
【請求項３４】
プレート上のスタイラスの位置のディジタル表示を提供する装置であって、
固体のプレートと、
前記プレート中に音波のバーストを導入する振動要素を含むスタイラスと、
前記プレート上に配置され、且つ、想定される長方形の４つの角に位置づけられた４つの音波検出器であって、各々が、該想定される長方形の各象限に最も近接する、４つの音波検出器と、
前記４つの検出器に結合され、該スタイラスの位置に最も近い検出器への音波のバーストの到達に応答して、前記最も近い検出器を識別する信号を発生させる象限検出手段と、
該最も近い検出器への音波の到達によってトリガされ、第２の検出器への同音波の到達によって停止せしめられる第１のカウンタであって、該最も近い検出器及び該第２の検出器が該想定される長方形の第１の共通の側に配置されている、第１のカウンタと、
該最も近い検出器への該音波の到達によって同様にトリガされ、第３の検出器への同音波の到達によって停止せしめられる第２のカウンタであって、該最も近い検出器及び該第３の検出器が該想定される長方形の第２の共通の側に配置され、該第２の共通の側が該第１の共通の側と異なる第２のカウンタと、
前記第１及び第２のカウンタ並びに前記象限検出手段に接続され、該最も近い検出器を識別する該信号、該第１のカウンタの値、該第２のカウンタの値及び該各検出器の位置から、前記プレート上の前記スタイラスの位置を計算するようにプログラムされているマイクロプロセッサと、
を具備する装置。
【請求項３５】
前記マイクロプロセッサは格納データを収容するルックアップテーブルにアクセスし、前記ルックアップテーブルに格納された該データは前記プレート上の前記スタイラスの位置の座標に対応する、請求項３４に記載の装置。
【請求項３６】
前記第１及び第２のカウンタに保持された各バイナリワードの少なくとも一部は、前記ルックアップテーブル内のデータ記憶場所をアドレスするために使用される、請求項３５に記載の装置。
【請求項３７】
前記第１及び第２のカウンタに保持された各バイナリワードの一部のみが、前記ルックアップテーブル内のデータ記憶場所をアドレスするために使用され、前記装置は、前記プレート上の２つの場所間において補間する手段を更に具備し、前記ルックアップテーブル内のデータ記憶場所をアドレスするために使用されない前記各バイナリワードの各部分は、前記補間手段に供給される、請求項３６に記載の装置。
【請求項３８】
前記補間手段に供給される前記各バイナリワードの各部分は、前記ルックアップテーブル内のデータ記憶場所をアドレスするために使用される前記バイナリワードの各部分よりも下位の主要ビットからなる、請求項３７に記載の装置。
【請求項３９】
該ルックアップテーブルは、該プレートの第１の象限上の前記スタイラスの位置の座標に対応するデータを格納し、他の３つの象限のための座標は、該最も近い検出器の象限に従って選択される数学的変換操作を使用して該格納データから発生せしめられる、請求項３５に記載の装置。
【請求項４０】
プレートの表面上の係留されていないスタイラスの位置を検出する方法であって、
前記プレート上の、想定される長方形の４つの角に４つの検出器を位置づけるステップであって、前記検出器の各々が該想定される長方形の各象限に最も近接し、前記各検出器が前記プレート中を進行する音波の到達を感知することができる、ステップと、
係留されていないスタイラスを提供するステップと、
前記係留されていないスタイラスを用いて前記プレート中に音波からなるバーストを導入するステップと、
前記バーストの第１の検出について該各検出器を監視することによって該スタイラスへの最も近い検出器のアイデンティティを決定するステップと、
該最も近い検出器及び第２の検出器への前記バーストの到達時期における第１の差を決定するステップであって、該最も近い検出器及び該第２の検出器が該想定される長方形の第１の共通の側に配置され、該第１の差が該スタイラスの位置を通る第１の双曲線を定義する、ステップと、
該最も近い検出器及び第３の検出器への前記バーストの到達時期における第２の差を決定するステップであって、該最も近い検出器及び該第３の検出器が該想定される長方形の第２の共通の側に配置され、該第２の差が該スタイラスの位置を通る第２の双曲線を定義し、該第１及び第２の双曲線が該スタイラスの位置で交差する、ステップと、
該最も近い検出器のアイデンティティ、該第１の差、該第２の差及び該各検出器の位置を使用して、前記プレート上の前記係留されていないスタイラスの位置を決定するステップと、
を具備する方法。
【請求項４１】
前記最も近い検出器への前記バーストの到達と前記第２の検出器への前記バーストの到達との間の経過時間を検出するステップを具備する、請求項４０に記載の方法。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、平面上のスタイラスの位置のディジタル表示を提供するディジタイザに関し、特に、スタイラスの位置を検出するために音波の特殊な性質のいくつかを使用するディジタイザに関する。
【０００２】
【従来の技術】
いろいろなタイプのスタイラス位置ディジタイザが知られているが、それらは、２つの広いカテゴリーに分けられる。第１のグループにおいては、液晶又は他のディスプレイスクリーン上に、一般に空気というクッションによってそのディスプレイスクリーンから分離された透明なディジタル化タブレットが横たわる。第２のグループにおいては、液晶ディスプレイの下に不透明なディジタル化タブレットが位置づけられる。第１のグループは、スタイラスの位置を決定するために抵抗性、容量性、又は静電性の技術を一般に使用する。第２のグループは、その目的のために赤外性、電磁性、又は音響性の技術を通常使用する。
【０００３】
スタイラスを基礎とするディジタイザは、コンピュータにデータを入力する手段として、キーボードの強力な代替物となりうるものである。かかるディジタイザは、容易に可搬型とすることができ、キーボードで仕事をするのが不快な人によって使用されることができる。さらに、その適応性は、コンピュータを越え、電子ノートパッド及び黒板のような装置にまで広がる。
【０００４】
【発明が解決しようとする課題】
これらの利益にもかかわらず、かかるディジタイザは、スタイラスの位置を感知するために使用される各技術が重大な欠点を有しているため、その可能性の全てを実現しているわけではない。例えば、前記した抵抗性及び電磁性のアプローチは、過度の量の電力を消費する。また、電磁性のアプローチは、高レベルの無線周波干渉（ＲＦＩ）及び電磁干渉（ＥＭＩ）を誘発する。また、抵抗性のアプローチは、外部信号からの又はスクリーン表面の物理的操作からの干渉に影響されやすい。また、静電性及び抵抗性のアプローチは、スクリーンの上からであり、視認を妨げる。結局のところ、従来のアプローチは、全て、多くのデータすなわち信号処理容量を必要とし、その結果、製造コストは高くなり、応答時間は遅くなる。
【０００５】
高速かつ高精度で、消費電力が最小であり、やっかいな放射に影響されず、かつそのような放射源となることもなく、しかも比較的に製造費用のかからないディジタイザが求められている。さらに、スタイラスが係留されない(untethered)ならば、ディジタイザは、より扱いやすいものとなる。
【０００６】
【課題を解決するための手段】
前述の要件は、スタイラスの位置を決定する手段として固体プレート内の音波を使用する、本発明に係るディジタイザにおいて満足せしめられる。ガラスのような固体材料でできたプレートの周囲の種々のポイントに、複数の音響検出器が位置づけられる。そのプレートには、スタイラスのチップ（先端）からラム波(Lamb wave) が導入される。それは、チップを振動させ、チップをプレートの表面と接触させ、それにより、チップの下のプレートの領域を振動させることによってなされる。これらの振動は、例えば、スタイラスチップに機械的に連結され又は接合された圧電結晶に振動電圧を印加することによって発生させることができる。好適な実施例においては、スタイラスは係留されず(untethered)、圧電結晶は、バッテリにより付勢されたし張発振器(relaxation oscillator) によって駆動せしめられる。
【０００７】
振動するスタイラスチップがプレートの表面に接触せしめられるとき、ラム波が、プレートを通して外方へ同心円状に発し、そのラム波は、プレートの周囲に配置された検出器によって感知される。その波の波長（振動するスタイラスの周波数によって決定される）がプレートの厚さに関して大きいならば、２つのモードのラム波、すなわち対称波及び反対称波のみ発生せしめられる。なお、プレートを通る対称波の伝搬速度は、反対称波の速度よりもかなり大きい。
【０００８】
個々の検出器へのラム波の到達時期を使用して、プレート上のスタイラスの位置が計算される。これは、「高速」対称波及び「低速」反対称波の双方を検出することによって、又は１タイプの波のみを検出することによって、種々の方法で実行されることができる。
【０００９】
好適な実施例においては、反対称波を検出するために設けられた検出器が、長方形プレートの角に配置される。スタイラスは、分離バースト(separate burst)の形で反対称波を発生させる。プレートは、象限(quadrant)に分割され、ある検出器へのバーストの最初の到達は、スタイラスが位置づけられた象限を確立するために使用される。最初の検出器のどちらかの側のプレートの角に置かれた次の２つの検出器にバーストが到達するのに要する時間は、２つの別個のカウンタにおいて決定される。これらの時間の各々は、その２つの検出器へのバーストの到達時期の差、すなわちスタイラスとその２つの検出器との間の距離の差を表す。この距離の差分は、その２つの検出器をその焦点とする双曲線を定義する。第１の（中央の）検出器と他の２つの（側の）検出器のうちの１つとは、焦点の１つの集合を構成し、第１の検出器と残りの検出器とが焦点の他の集合を構成する。それ故、この２つの距離差分は、１対の交差する双曲線を定義する。マイクロプロセッサが、その２つの双曲線が交差するポイントのロケーションを計算し、スタイラスのロケーションを定義する。
【００１０】
この発明のディジタイザにおいては、処理シーケンスを開始する音響バーストが低デューティサイクルを有する。これは、ディジタイザを作動させるのに必要な電力を最小化し、その効率を最大化する。これは、また、全ての処理が１バーストずつに（バースト・トゥ・バーストを基礎として）完了せしめられるのを可能とし、かつ、ディジタイザが急速な手書き動作に追従するのを可能とする。各検出器対へのバーストの相対的到達時期のみがスタイラスの位置を決定するために使用されるので、スタイラスにてバーストが生じた時期を知る必要はない。このことは、スタイラスを非係留状態にすることができ、カウンタが駆動せしめられるクロック速度及びバースト検出器回路によってのみ時期差の解析が制限され、かくして高精度の達成が可能であることを意味する。その代わり、クロック速度の減少するといくらか精度が犠牲にされるが、このことは、逆に、信号処理を簡略化し、ディジタイザの電力消費を減少させる。音波がプレート内に注入されそして吸収されるので、ＲＦＩ及びＥＭＩの発生は制限される。また、そのディジタイザは、外部信号及び物理的操作の影響をほとんど受けない。プレートの長さ及び幅の全体にわたって何の感知要素も配列されていないので、検出回路及び論理システムは、広範囲にわたるプレートの大きさに適応させるべく容易にスケールの変更が可能である。最小の開発時間並びに設備及び仕入れ要件で、いろいろな製品を製造することができる。
【００１１】
【実施例】
この発明のディジタイザは、固体プレートの周囲に配置された各検出器においてスタイラスポイント源から送られた音波の到達時期を検出し及び比較することによって作動する。根本となる音響の原理及び数学の定理の概略を最初に与え、次いで、好適な実施例の各種構成要素及びサブシステムを説明する。
【００１２】
ラム波の特性
無限の等方性固体においては、２つのタイプの音波すなわち応力波が存在可能である。その１つは、気体中の音波に類似したものであり、しばしば圧縮波又は縦波と呼ばれる。この場合、固体の粒子は、図１（Ａ）に誇張した形で示すように、波が進むのと同一の方向（伝搬方向）に前後に動く。もう１つのタイプは、しばしば剪断波と呼ばれる。この場合、固体の粒子は、図１（Ｂ）に誇張した形で示すように、伝搬方向と交差する方向に動く。この２つのタイプのうち、圧縮波が最高速の伝搬速度を有する。
【００１３】
等方性のプレート（すなわち、２つの側で境界付けられた固体）における音波の性質は、ずっと複雑である。一般的に言えば、これらの波形の特性は、波長とプレートの厚さとの関係が変化するにつれて異なってくる。すなわち、別言すれば、かかる関係が変化するにつれて、異なるいろいろな「モード」が支配する。プレートの幅に比較して波長が大きい領域においては、２つのタイプの伝搬モードがあり、その各々が圧縮波と剪断波との複雑な混合物である、ということをラム(Lamb)は発見した。この２つのモードは、対称モード及び反対称モードと呼ばれ、それらは、プレートの対向する各面の、その中心線に関する動きによって識別される。
【００１４】
図２（Ａ）及び（Ｂ）は、誇張した形で対称モード及び反対称モードをそれぞれ示す。対称モード（図２（Ａ））においては、プレートの２つの面上で相互に正反対にある各粒子は、波が通り過ぎるにつれて、他方から離れるように又は他方に向かうように動く（すなわち、各粒子の運動は、プレートの中心線に関し対称となる）。反対称モード（図２（Ｂ））においては、プレートの２つの面上で相互に正反対にある各粒子は、波が通り過ぎるにつれて、共に上方へ又は共に下方へ動く（すなわち、各粒子は、プレートの中心線に関し反対方向に動いている）。
【００１５】
ラムの理論によれば、最低次の対称モード及び反対称モードは、全ての励振周波数で伝搬する。励振周波数が増大するにつれて、付加的なモードが伝搬し始める。
【００１６】
波長がプレートの厚さよりも実質的に大きいとき（例えば、２：１又はそれ以上の比率）、最低次の対称モード及び反対称モードのみが伝搬せしめられる。この状況においては、対称モードは主として調和して縦方向となり、その剪断運動は非常に弱い。さらに、その伝搬速度は、無限の固体における縦波のそれよりもわずかに小さいのみであり、周波数分散(frequency dispersion)による制約をほとんど受けない。一方、最低次の反対称モードは、縦波タイプ及び剪断波タイプの双方とも豊富である。それは、対称モードよりもずっと遅い速度で伝搬し、完全な周波数分散性である。周波数分散とは、短いバーストすなわちパルスの波がプレートの中を進むときにその波が外方に広がり、そのために波バーストの検出が不正確になるという傾向をいう。
【００１７】
励振周波数が増すにつれて、対称モードの剪断性が強大となる。その結果、対称モードの伝搬速度が減少し、より周波数分散性となる。一般的に言えば、周波数が増大するにつれて、対称モード及び反対称モードは、相互により類似してくる。
【００１８】
周波数がかなり高くなり、対称モード及び反対称モードの波長がプレートの厚さに比較して小さくなると、両モードは、同一の縦方向性及び剪断性を有し、同一の速度で伝搬する。さらに、それらは、周波数分散から比較的自由である。この状況では、ラム波としてよりもむしろレイリー(Rayleigh)波としてプレート内の波形を見ることが有効である。レイリーの理論がより有効となる明確な線は存在しないが、これは、一般に使用されるガラスに関し１０ＭＨｚ近傍のどこかにおそらくあるであろう。レイリー波は、表面近くで伝搬せしめられるので、プレート表面との不注意な接触（例えば、人の手による）によって、ラム波よりもずっと大きな影響を受ける、という不利益を有する。
【００１９】
対称（Ｓ0 ）波と反対称（Ａ0 ）波とは、プレートの中をそれらが伝搬する速度及び感知装置によってそれらが検出される方法の双方において、互いに他方と異なる。Ｓ0 波の伝搬速度（ｃp ）は、Ａ0 波の伝搬速度（ｃs ）よりも大きい。0.66mm（0.026 インチ）厚のクラウンガラスプレートに関していうと、ｃp 及びｃs の値は、１ＭＨｚの励振周波数において、それぞれ、ほぼ5,430m/s及び3,310m/sである。
【００２０】
図３及び図４は、それぞれＳ0 モード及びＡ0 モードの存在下での、所与の瞬間における、プレートの表面の変位を図示する。励振源は、プレートの１つの面に設けられた円形のピストンである。図３（Ａ）及び図４（Ａ）においては、縦軸はガラスの表面に垂直な変位（ｚ方向）を表し、図３（Ｂ）及び図４（Ｂ）においては、縦軸はガラスの表面に平行な変位（ｒ方向）を表す。図４（Ａ）及び図４（Ｂ）から明らかなように、Ａ0 波は、ｚ方向及びｒ方向の双方でかなりの変位を示し、その各波形は、互いに他方と９０°位相がずれている。一方、Ｓ0 波は、ｚ方向にはほとんど変位を示さず（図３（Ａ））、ｒ方向に小さな変位を示す（図３（Ｂ））。このように、一般的事項として、Ａ0 波は、かなり検出しやすく、Ｓ0 波は、ｒ方向の動きを検出することができるセンサによってのみ検出されることができる。
【００２１】
ラム波の理論についての更なる情報は、「ストレス・ウェーブズ・イン・ソリッズ(Stress Waves in Solids)」H.コルスキィ(Kolsky)、ドーバ(Dover) （１９６３）、並びに「アコースティック・フィールズ・アンド・ウェーブズ・イン・ソリッズ(Acoustic Fields and Waves in Solids) 」B.A.オールド(Auld)、第１巻及び第２巻、R.E.クリーガ(Krieger) （１９９０）に見いだされる。
【００２２】
この議論を要約すると、本発明に係るディジタイザの設計において特に重要である、波の３つの特性が存在する。すなわち、次のとおりである。
【００２３】
1.  波がプレートを通して伝搬する速度。特に、波の２つの異なるタイプ（例えば、対称モードと反対称モード）が、異なる伝搬速度を有するならば、スタイラスと検出器との実際の距離を決定することができる。
2.  波を検出することの容易さ。上記したように、一般的に言えば、反対称モードは、より検出しやすい。
3.  波の周波数分散。
【００２４】
下記の議論が示すように、本発明に係るディジタイザの設計は、これらの要因間の均衡を図ることを通常含む。
【００２５】
全体システム
図５は、本発明に係るディジタイザの一般的ブロック図を示す。スタイラス５０は、固体プレートに接触せしめられる振動チップを有する。スタイラスチップとプレートとの接触領域は、同心円で外方に放射する音波の源としての働きをする。複数の検出器Ｄ1 〜Ｄn が、プレートの周囲のいろいろな場所に配置され、スタイラス５０からの音波の到達を検出する。１又は２以上のタイプの波が検出される可能性がある。信号処理ユニットＳ1 〜Ｓn が、検出器Ｄ1 〜Ｄn と協働せしめられ、当該検出器によって感知される対応する波形の到達時に出力を送出する。論理ユニットＬは、感知される波形到達時期の差を使用してプレート上のスタイラス５０の位置を計算し、スタイラスの座標を表す出力を送出する。本発明に係る各種実施例において、任意の座標系（例えば、直角座標又は極座標）を使用することができる。
【００２６】
本発明の好適な実施例のブロック図が図６に示される。スタイラス６０が発生させる音波は、長方形プレート６１（図７に示される）の各角に配置された４つの検出器１〜４によって検出される。検出器１〜４の各出力は、バースト検出ユニット６２Ａ〜６２Ｄに送られ、バースト検出ユニット６２Ａ〜６２Ｄは、検出器１〜４が発生させた生の電圧信号を増幅しかつ処理する。バースト検出ユニット６２Ａ〜６２Ｄは、検出器ラッチユニット６３を介して象限検出及びワード発生ユニット６４に出力を送出する。ユニット６４は、スタイラスが位置づけられたプレートの象限を識別し、１対のカウンタを使用して、個々の検出器１〜４における音波の到達時期の差を表すバイナリワードを発生させる。中央処理ユニット（ＣＰＵ）６５は、この情報を処理し、ルックアップテーブル６６を使用してプレート上のスタイラスの位置を決定する。この情報は、万能非同期受信器送信器（Universal Asynchronous Receiver Transmitter:ＵＡＲＴ）ドライバ６７を通過し、次いでコンピュータ（図示せず）に送られる。
【００２７】
図７は、プレート６１の一般的レイアウトを示しており、プレート６１は、長方形で、幅Ｗ及び高さＨを有している。検出器１〜４は、交番バイナリコードすなわち「グレーコード」配置でプレート６１の４つの角に配置される（すなわち、検出器１はプレート６１の右上にあり、検出器３、２、及び４はプレート６１の他の角に時計回りに配置される）。J.ピートマン (Peatman)「デザイン・ウイズ・マイクロコントローラズ(Design with Microcontrollers)」マクグローヒル(McGraw-Hill) 、1988、p.393 を参照のこと。この配置の理由は、以下に説明される。プレート６１は、検出器１〜４に対応する４つの象限Ｉ〜IVにそれぞれ分割され、それらの象限Ｉ〜IVは、中央の原点（０，０）を包囲する。スタイラス６０の図示的な位置は、スタイラス６０の場所から検出器１〜４までの距離をそれぞれ定義するベクトルｒ1 、ｒ2 、ｒ3 、及びｒ4 を用いて示される。特に述べない限り、この表し方が、スタイラス６０の場所を定義するために使用されるであろう（すなわち、ｒ1 は、スタイラス６０から検出器１までの距離を表すなど）。
【００２８】
プレート６１は、液晶ディスプレイ（ＬＣＤ）ガラスであり、0.66mm（0.026 インチ）の厚さを有する。プレート６１の幅（Ｗ）は0.20ｍ（ 7.9インチ）であり、その高さ（Ｈ）は 0.099ｍ（ 3.9インチ）である。このタイプのガラスのｃp 及びｃs の値は、それぞれ、５，４３０ｍ／ｓ及び３，３１０ｍ／ｓである。下記のように、スタイラス６０は１ＭＨｚで振動するので、Ｓ0 波及びＡ0 波の波長は、それぞれ、５．４３×１０-3ｍ及び３．３１×１０-3ｍである。プレート６１のエッジ近くで起こる可能性のある不正確さを避けるために、スタイラスの作動についての「有効」領域がプレートの中央の領域に定義される。
【００２９】
図７は、また、プレート６１の各角が斜めにされていることを示している。その斜め部分を除きプレート６１の周囲に沿って緩衝材７１が設けられる。
【００３０】
図８は、プレート６１の断面図を表す。プレート６１の下には、ＬＣＤガラスでできた第２のプレート７２があり、その中では、周知の技術を使用して図形が発生せしめられる。プレート６１及び７２は、エアギャップ７３により分離される。ＬＣＤガラスプレート７２の上面には、防眩材料をコーティングしてもよい。
【００３１】
スタイラス
図９は、スタイラス６０の中心軸に沿って切断された断面図である。スタイラス６０は、メタリックペイントのグランドシールド８２によって囲まれたフェノールプラスティックハンドル８１を含む。円筒形の圧電（セラミック）クリスタル８３は、ハンドル８１に接合され、絶縁層８４によってグランドシールド８２から分離される。球形又は回転楕円体形のスタイラスチップ８５は、圧電クリスタル８３の下端に接合される。スタイラス６０がプレート６１の表面に対し斜めの角度に保持されている場合に音波がプレート６１に適当に導入されるのを保証するため、チップ８５の表面は、球形又は回転楕円体形になっている。さらに、回転楕円体形のチップは、スタイラスに加わる接触力を小さな面積に集中させる。その結果、小さな面積に対する高接触圧となり、これは、良好な音響的接触（しばしばヘルツ接触と呼ばれる）を確立する。「熱」線８６は、クリスタル８３の上縁と接触する。クリスタル８３の下縁は、シールド８２に接続されて接地せしめられる。
【００３２】
図１０は、スタイラス６０内の電気回路の略ブロック図である。圧電クリスタル８３は、その一端に電気接触子９０を有し、かつ、他端を取り囲む電気接触子９１を有する。接触子９０及び９１は、し張発振器９３によって駆動される同調回路９２（例えば、ＲＣＬ回路）に接続される。バッテリ９４は、その回路に電力を供給する。この実施例では、同調回路９２は、１ＭＨｚで発振する。バッテリ９４は、設定ポイントに達するまでし張発振器９３に電力供給し、設定ポイントに達すると、し張発振器９３は、同調回路９２にエネルギを送る。し張発振器９３は、１２５Ｈｚで発振するように設定される。常時、同調回路９２は、付勢され、１ＭＨｚで約２サイクルの間すなわち２μｓの間、発振する。同調回路９３の周波数は、変化させることができるが、この実施例では、５００ｋＨｚ〜２ＭＨｚの範囲にあることが好ましい。その上限値は、プレート６１の厚さとは逆に変化し、ラム波のより高いモードが使用されるときに増大させることができる。
【００３３】
図１１は、同調回路９２及び圧電クリスタル８３で現れる波形を簡略化して表す（図１１は、比率通りに描かれていない）。発振信号の各バーストは、約２μｓ持続し、８ｍｓ間隔となっている。このように、この波形の「デューティサイクル」は、わずか約 0.025％であり、この特徴は、バッテリ９４の排出を最小限に留める。
【００３４】
し張発振器９３及び同調回路９２として使用することができると思われる各種の回路が当該技術分野において周知であり、そのため、それらに関してはここでは説明しない。
【００３５】
検出器
検出器１〜４の構造及び方向は、Ｓ0 波を検出すべきか、Ａ0 波を検出すべきか、によって決定される。この実施例では、Ａ0 波すなわち「低速」波が検出される。図３及び図４に示されるように、Ａ0 波は、Ｓ0 波よりもずっと大きな、プレートの表面に垂直な動きを発生させる。この差を利用するために、検出器１〜４は、プレート６１の上面に搭載され、その面に直角な振動を検出するようにされている。
【００３６】
図１２は、検出器１（検出器２〜４も構造は同一）の断面図である。検出器１の表面上にあるのは、弾性のバッキング(backing) １０２で満たされたグランドシールド１０１である。グランドシールド１０１は、約２０００オングストロームの厚さのＣｒ／Ａｕ層とすることができ、また、バッキング１０２は、１μｍのタングステン粉が混合せしめられたエマーソン・カミングズ(Emerson Cummings)ECOGEL 1265 （商標）からなることが好ましい。ガラスプレート７０におけるＡ0 波は、圧電セラミッククリスタル１０３によって感知される。この実施例における圧電セラミッククリスタル１０３は、直径が0.81mm（ 0.032インチ）で厚さが 0.076mm（ 0.003インチ）の円筒形をしている。この厚さは、約３０ＭＨｚでクリスタル１０３を共振させるが、クリスタル１０３は、弾性バッキング１０２（これは音響的に重い材料である）で裏当てされているため、１ＭＨｚの適当な信号を高電気的インピーダンスに供給する。上述のように、それは、ガラス６１の表面に垂直な振動を主として感知するものであり、その振動は、主としてＡ0 モードの伝搬に起因する。かかる振動に対するクリスタル１０３の感度を最大化するために、垂直方向にポールが付けられている。
【００３７】
リード１０４は、金属被覆法によりクリスタル１０３の頂上に設けられた接触子１０５に接続され、リード１０６は、クリスタル１０３とガラスプレート６１との間に置かれた金属に接続され、典型的にグランド及びシールド電極の双方として使用される。リード１０４及び１０６は、検出器１から出る同軸ケーブル１０８に接続される。接触子は、銀エポキシ又はハンダを用いてセラミック又はガラス金属被覆により作ることができる。
【００３８】
図１３は、プレート６１の斜めに切り取られた角にあるクリスタル１０３の詳細平面図である。緩衝材７１は、プレート６１の縁に沿ってその斜め角の端まで延びている。図１４は、プレートの角の検出器の別の配列を示す。プレート６１Ａの角は、斜めに切り取られておらず、緩衝材７１Ａは、検出器１０３の背後に延びており、検出器１０３は、緩衝材７１Ａのすぐ前に置かれる。図１２〜１４においてはクリスタル１０３がプレート６１の上側に搭載されるように示されているが、Ａ0 波（図２（Ｂ）参照）は、また、プレート６１の下側にクリスタル１０３を搭載することにより検出されることも可能であろう。
【００３９】
検出器１〜４は、スタイラス６０が発生する音波のバーストを受信すると、プレート６１を通るラム波をきっちりと反映する電圧信号をリード１０４及び１０６上に発生させる。このようにして、リード１０４及び１０６上に現れる電気信号は、図１１に示された音波と類似したものとなる。
【００４０】
緩衝
音波がプレート６１の縁に到達するとき、重要なことは、音波が、プレート中に反射されることなく、検出器１〜４にてスプリアス応答(spurious response) を作成することができるようにすることである。この問題を回避するため、図７及び図１３に示されるように、プレート６１の縁に沿って緩衝材７１が設置される。図１５は、緩衝材７１の縦断面図である。同図に示されるように、緩衝材７１は、断面が長方形であり、好適な実施例においては、高さが 6.35mm （１／４インチ）、幅が 3.175mm（１／８インチ）である。緩衝材７１は、１μｍのタングステン粉が混合せしめられたECOGEL 1265 （商標）からなることが好ましい。緩衝材７１は、純粋なECOGEL 1265 （商標）を用いてプレート６１に接合される。
【００４１】
バースト検出ユニット
スタイラス６０は、プレート６１の表面に沿って動くので、検出器１〜４によって受信される音波の強度（振幅）は、スタイラスに対するそれらの近接度に依存して変化する。検出器１〜４が発生させる生の電気信号（「電圧バースト」）も、同様に、これらの振動を反映する。各音波バーストの到達時期を正確に読み取り比較するために、検出器１〜４が発生させる、各対応する電圧バーストの同一部分を感知する手段を設けなければならない。
【００４２】
バースト検出機能を実行する最も正確な方法は、伝わる音波の最初の証拠を検出することであろう。しかしながら、波形の性質のため、こうすることは事実上不可能である。Ａ0 波がＳ0 波の後に到達するため、また、各検出器がＳ0 波形の全てを除去するわけではないため、検出器出力に現れるＳ0 波の部分は、バースト検出回路によって除去されねばならないノイズを表す。検出されるべき信号は、ピエゾ音響装置から来るが、そのピエゾ音響装置は、装置内部の機械的外乱で音波を作成するものである。その外乱は、０から最大値になるまでに時間のかかるものである。それ故、しきい値は、そのいきい値以上では、信号が現れていると仮定され、そのしきい値未満では、電気的外乱が、除去されなければならないある種のノイズであると仮定されるように、選択されなければならない。しきい値の選択は、ある種の問題を誘発する。なぜならば、少なくともプレートの面積の大きさのオーダによって波形の振幅が変化しうるためであり、いろいろなユーザがスタイラス６０をプレートに当てる圧力の変化が考慮されるときにはなおさらである。さらに、プレートの縁の緩衝材によっても、小量の波が反射されるが、これは付加的なノイズ源を構成する。
【００４３】
各バーストのピーク値は、１又は２サイクルを増減して、時期の正確な測定を可能とする、ということを経験的試験が示している。ピークからある距離だけ下の１つのポイントを検出することは、この不正確さを比例的に減少させ、また、ピーク信号値の変化を標準化する働きをする。さらに、バースト検出回路がサイクル間で補間をすることができるならば、１つのポイントから他のポイントまでの相対的な不正確さは、たとえ絶対的不正確さが変化しなくても、かなり改良されることができる。これらの理由のため、前のバーストのピーク値の一定のパーセンテージで各バーストを検出することが決定された。使用されたパーセンテージは、ほぼ５０％であった。
【００４４】
この機能は、バースト検出ユニット６２Ａ〜６２Ｄによって実行される。本質的には、各電圧バーストが「ピーク」を確立するのを可能とし、そのピークから一定のパーセンテージだけ下で次の電圧バーストを感知することによって、これらのユニットは作動する。スタイラス６０の位置、従って音波の振幅は、バーストからバーストまであまり変化せず、また、所与のバーストによって確立されるピークは、次のバーストの間は実質的に有効である、という仮定に、バースト検出ユニット６２Ａ〜６２Ｄの作動は基づく。
【００４５】
図１６は、バースト検出ユニット６２Ａ〜６２Ｄのブロック図である。検出器１〜４のうちの１つからの出力が、増幅器１２０の入力に導かれる。次いで、その増幅された信号は、全波整流器１２１並びにピーク及びホールド回路１２２を通る。ピーク及びホールド回路１２２の出力は、２つの経路に分割される。１つの経路は、低域通過フィルタ１２４を通って比較器１２５の負入力に至るものである。もう１つの経路は、信号のピークを検出し、保持し、かつスケーリングするサンプル・ホールド・スケール回路１２３を通って、比較器１２５の正入力に信号を印加するものである。比較器１２５の出力は、インバータ１２６を通される。
【００４６】
図１７及び図１８は、バースト検出回路６２Ａ〜６２Ｄの回路図である。増幅器１２０は、２つの分路直列(shunt-series)帰還増幅器１２０Ａ及び１２０Ｂ並びに差動増幅器１２０Ｃを含む。増幅器１２０Ａ及び１２０Ｂは、同一であり、トランジスタ１３０Ａ、１３１Ａ、及び１３２Ａ、並びにトランジスタ１３０Ｂ、１３１Ｂ、及び１３２Ｂをそれぞれ含んでいる。増幅器１２０Ｂは、プレート６１の下に位置づけられた第２の検出器の出力を処理するために使用されることができるであろう。しかし、この実施例では、そのような検出器は存在せず、増幅器１２０Ｂは、電圧分割器として作用し、平衡温度安定ＤＣ電圧を差動増幅器１２０Ｃに供給する。差動増幅器１２０Ｃは、トランジスタ１３３及び１３４を含む。バイアストランジスタ１３３Ａ及び１３３Ｂは、トランジスタ１３３及び１３４の電流源として作用する。増幅器１２０Ｃは、高利得を有し、増幅器１２０Ａ及び１２０Ｂからの各信号（それらの双方が検出器に接続されているならば）を結合するか、又は増幅器１２０Ａからの信号のみを増幅することができる。差動増幅器１２０Ｃへの入力信号は、１入力であろうと２入力であろうと、トランジスタ１３３及び１３４によって、互いに他方と１８０°位相のずれた２つの信号に分割される。この実施例では、トランジスタ１３４のベースへの入力は、一定であり、温度変化を補償するのに必要なときのみ動く。増幅器１２０Ａ及び１２０ＢはＡＣ結合され設計上同一であるため、温度が変化すると各ベース・エミッタ接合電圧における各変動が互いに他方を追跡する傾向があり、そのため、トランジスタ１３３及び１３４へのＤＣ電圧は等しくなる。
【００４７】
全波整流器１２１は、トランジスタ１３５及び１３６、並びに温度補償用に使用されるバイアストランジスタ１３６を含む。全波整流器１２１の出力は、キャパシタ１３９を含むピーク及びホールド回路１２２を充電する。キャパシタ１３９は、主としてキャパシタ１３９及び抵抗器１３９Ａの各値によって決定される速度で減衰する。ピーク及びホールド回路１２２の出力は、低域通過フィルタ１２４（図１８）（抵抗器１４０及びキャパシタ１４０Ａを含む）を介して、比較器１２５の負入力に向けられる。サンプル・ホールド・スケール回路１２３は、ピーク及びホールド回路１２２からの信号のピークを検出し、抵抗器１４２を介してグランドに放電するキャパシタ１４１を含む。また、ショットキーダイオード１４６並びに演算増幅器１４７及び１４８が含まれる。キャパシタ１４１にかかる電圧は、演算増幅器１４８に通されるが、演算増幅器１４８は、スケーリング係数を与える、抵抗器１４３及び１４４の組み合わせに従って動作する。サンプル・ホールド・スケール回路１２３の出力は、比較器１２５の正入力に導かれる。
【００４８】
キャパシタ１３９及び抵抗器１３９Ａ（ピーク及びホールド回路１２２の中にある）並びにキャパシタ１４１及び抵抗器１４２（サンプル・ホールド・スケール回路１２３の中にある）の各値は、ピーク及びホールド回路１２２の出力がサンプル・ホールド・スケール回路１２３の出力よりも速く減衰するような相対値に設定される。好適な実施例においては、これらの各要素の値は、キャパシタ１３９：０．００１Ｆ、抵抗器１４０：１５ｋΩ、キャパシタ１４１：０．１Ｆ、抵抗器１４２：６８０ｋΩ、のように設定される。
【００４９】
図１９（Ａ）〜（Ｇ）は、ひとつのバーストがこの回路を進むときのバーストの図である。図１９（Ａ）〜（Ｇ）の各々は、図１６にて指定された位置における波形を示す。すなわち、図１９（Ａ）は増幅器１２０の入力における波形を表し、図１９（Ｂ）は全波整流器１２１の出力における波形を表し、図１９（Ｃ）はピーク及びホールド回路１２２の出力における波形を表し、図１９（Ｄ）は低域通過フィルタ１２４の出力における波形を表し、図１９（Ｅ）はサンプル・ホールド・スケール回路１２３の出力における波形を表し、図１９（Ｆ）は比較器１２５の出力における波形を表し、図１９（Ｇ）はインバータ１２６の出力における波形を表す。
【００５０】
検出器１〜４の１つからの出力（図１９（Ａ））は、増幅器１２０によって増幅され、全波整流器１２１に与えられる。全波整流器１２１の出力（図１９（Ｂ））は、ピーク及びホールド回路１２２に与えられ、ピーク及びホールド回路１２２は、その整流された出力を階段状の波形（図１９（Ｃ））に変化させる。その階段波形を、低域通過フィルタ１２４は、整流されたピーク振幅の時間遅延包絡線に近い傾斜（図１９（Ｄ））に変化させる。低域通過フィルタ１２４によって導入される時間遅延は、相対的誤差ではなく、絶対的誤差を表す。なぜならば、その遅延は、バーストからバーストまでほぼ同じであるからである。低域通過フィルタ１２４の出力（図１９（Ｄ））が、前のサイクルからのスケーリングされたピーク値（サンプル・ホールド・スケール回路１２３によって保持されている）に達したときに、トリガポイントに達する。図１９（Ｅ）に示されるように、ピーク及びホールド回路１２２の電圧減衰率は、サンプル・ホールド・スケール回路１２３（図１９（Ｃ））より実質的に大きい。サンプル・ホールド・スケール回路１２３の出力は、抵抗器１４３及び１４４を収容した電圧分割器を含み、抵抗器１４３及び１４４の相対的な値は、当該回路がトリガする、前のピークのパーセンテージを決定する。
【００５１】
トリガポイントに達すると、比較器１２５は、その負入力（低域通過フィルタ１２４から来る）の電圧がその正入力（サンプル・ホールド・スケール回路１２３から来る）の電圧を越えるため、低出力状態となる。次いで、比較器１２５の出力（図１９（Ｆ））は、インバータ１２６において反転せしめられる（図１９（Ｇ））。バースト検出ユニット６２Ａ〜６２Ｄの個々の出力は、図１８においてＤＥＴ１〜ＤＥＴ４として示される。
【００５２】
検出器ラッチ
検出器ラッチユニット６３は、バースト検出回路６２Ａ〜６２Ｄの各出力を保持する。図２０に示されるように、検出器ラッチユニット６３は、４つのフリップフロップ１５１〜１５４を含む。フリップフロップ１５１〜１５４の各々は、バースト検出回路６２Ａ〜６２Ｄの１つを介して検出器１〜４の１つに接続されるクロック入力を有する。フリップフロップ１５１〜１５４の各々は、Ｄ１，／Ｄ１；Ｄ２，／Ｄ２等でそれぞれ示される真出力及び反転出力を有する（なお、頭に“／”の付かない信号名は、正論理（ハイレベル、ロウレベルを論理値１、０に対応させる論理）による信号を表し、頭に“／”付きの信号名は、負論理（ハイレベル、ロウレベルを論理値０、１に対応させる論理）による信号を表す。また、図面では、負論理の信号は、バー（オーバライン）付きの信号名としても表される）。かくして、バースト検出回路６２Ａ〜６２Ｄ（図１６）の１つの出力におけるインバータ１２６が、バーストの到達を表すハイ出力を送出するとき、フリップフロップ１５１〜１５４のうちの対応する１つが、クロックされ、リセットされるまでこの状態に留まる。
【００５３】
象限検出及びワード発生ユニット
その入力信号は、検出器ラッチユニット６３を通過した後、スタイラス６０の位置を計算する論理回路に入る。象限検出及びワード発生ユニット６４が、図２１に示される。検出器ラッチユニット６３の出力は、象限選択論理１６０、カウンタイネーブル論理１６１、及びサイクル終了論理１６２に接続される。ただし、図を簡略化するため、１本のラインのみ示される。象限選択論理１６０の出力は、バッファ及びラッチユニット１６３を介してＣＰＵ６５に向けられ、一方、カウンタイネーブル論理１６１及びサイクル終了論理１６２の各出力は、ｘカウンタ１６４及びｙカウンタ１６５に向けられる。ｘカウンタ１６４及びｙカウンタ１６５の各出力は、バッファ及びラッチユニット１６３を通ってＣＰＵ６５に流れる。サイクル終了論理１６２、タイムアウト論理１６７、ｘカウンタ１６４、及びｙカウンタ１６５は、クロック１６６により３２ＭＨｚでクロックされる。タイムアウト論理１６７及びリセット／初期化論理１６８は、図２１に示されるようなユニット６４の他の要素に接続される。下記に説明されるように、「同期はずれ (out of sync)」の場合に論理をリセットするために、手動押しボタンスイッチ１６９が使用される。
【００５４】
スタイラス６０からの１つのバーストは、検出器１〜４の各々へ異なる時期に到達する。最初のバーストは、象限Ｉ〜IV（図７参照）のうちのどこにスタイラス６０があるかを識別するものである。なぜならば、最初のバーストは、最初に対応する検出器に到達するからである（スタイラス６０が象限Ｉにあるならば、バーストは検出器１に最初に到達する等）。象限選択論理１６０は、どの検出器が最初にそのバーストを受信したかを識別し、その情報をＣＰＵ６５に送る。
【００５５】
検出器１〜４の１つで１つのバーストが初めて検出されると、カウンタイネーブル論理１６１は、ｘカウンタ１６４及びｙカウンタ１６５をトリガする。そのバーストが次の検出器によって検出されると、カウンタイネーブル論理１６１は、その検出器が、当該バーストを最初に検出した検出器と、プレート６１の同一の水平エッジにあるか又は同一の垂直エッジにあるか、を決定する（「水平エッジ」とは、ｘ軸に平行なエッジをいい、「垂直エッジ」とは、ｙ軸に平行なエッジをいう）。同一の水平エッジにあるときには、カウンタイネーブル論理１６１は、ｘカウンタ１６４をディセーブルする。また、同一の垂直エッジにあるときには、カウンタイネーブル論理１６１は、ｙカウンタ１６５をディセーブルする。当該バーストが第３の検出器によって検出されると、カウンタイネーブル論理１６１は、まだカウントしているのがｘカウンタ１６４、ｙカウンタ１６５のどちらにせよ、それをディセーブルする。当該バーストが第４の検出器によって検出されると、サイクル終了論理１６２は、カウンタ１６４及び１６５をリセットし、かつ、検出器ラッチユニット６３（図２０）内のフリップフロップ１５１〜１５４をリセットする。
【００５６】
ｘカウンタ１６４及びｙカウンタ１６５に格納された各値は、プレート６１の水平エッジ及び垂直エッジのそれぞれに沿って配置された各検出器にバーストが到達する時期の差を表す。バーストは、プレート６１中を全ての方向に均一の速度で進むので、従って、これらの時期差は、スタイラスが置かれたポイントとこれらの検出器との間の各ベクトルの長さの差に対応する。
【００５７】
例えば、スタイラス６０が図７に示されるように位置づけられるならば、バーストは、検出器１によって最初に検出される。象限選択論理１６０は、この事実を検出し、そのことをＣＰＵ６５に報知する。これにより、スタイラス６０が象限Ｉのどこかに存在することとなる。
【００５８】
バーストが検出器１によって検出されたと同時に、カウンタイネーブル論理１６１は、カウントを開始するようカウンタ１６４及び１６５に命令する。次いで、当該バーストが検出器３によって検出されるが、この検出が起こると、カウンタイネーブル論理１６１は、プレート６１の垂直エッジに沿って検出器１及び３が配置されていることを認識し、ｙカウンタ１６５にカウントを停止するよう命令する。かくして、ｙカウンタ１６５内のバイナリワードは、検出器１へのパルスの到達と検出器３へのパルスの到達との間の経過時間を表し、これは、換言すれば、図７におけるベクトルｒ3 及びｒ1 の長さの差（ｒ3 −ｒ1 ）を表す。
【００５９】
当該パルスを受信する第３の検出器は、検出器４である。その検出時、カウンタイネーブル論理１６１は、ｘカウンタ１６４をディセーブルする。ｘカウンタ１６４に格納されているバイナリワードは、検出器１へのパルスの到達と検出器４へのパルスの到達との間の経過時間を表す。これは、換言すれば、図７におけるベクトルｒ4 及びｒ1 の長さの差（ｒ4 −ｒ1 ）を表す。
【００６０】
当該パルスを受信すべき第４の検出器は、検出器２である。これは当該サイクルの終了を意味し、これが起こると、ＣＴＯＬ論理３０１は、クロックを提供することにより、カウンタ１６４及び１６５の各内容をそれらと協働するラッチメモリ１８１及び１８２内にゲート制御して導く（図２８参照）。次いで、サイクル終了論理１６２が、カウンタ１６４及び１６５を０に、かつ、フリップフロップ１５１〜１５４を通常の状態にリセットする。
【００６１】
スタイラス６０の場所を決定するために使用される数学のより詳細な説明を以下に与える。しかしながら、ここで、ｘカウンタ１６４に格納された数（ｒ4 −ｒ1 を表す）が、検出器１及び４をその焦点とする双曲線を定義する、ということに気づくであろう。同様に、ｙカウンタ１６５に格納されたバイナリワード（ｒ3 −ｒ1 を表す）は、検出器１及び３をその焦点とする双曲線を定義する。スタイラス６０の場所は、これら２つの双曲線の交点にて定義される。図２９は、検出器１及び３並びに検出器１及び４をそれぞれその焦点とする２つの双曲線群を示す。
【００６２】
図２２は、象限選択論理１６０の一実施例を示す。一対のＯＲゲート３００Ａ及び３００Ｂにおいて、それらの入力は、検出器ラッチ１５１〜１５４からの出力Ｄ１、Ｄ２、及びＤ３に接続されている。ゲート３００Ａ及び３００Ｂの出力は、図示されたようにＡＮＤゲート３０１Ａ及び３０１Ｂの入力に流れる。ＡＮＤゲート３０１Ａ及び３０１Ｂの他の入力は、検出器ラッチ１５１〜１５４からの出力／Ｄ１、／Ｄ２、及び／Ｄ４に接続される。ＡＮＤゲート３０１Ａ及び３０１Ｂの各出力は、フリップフロップ３０２Ａ及び３０２Ｂの各クロック入力に向けられる。フリップフロップ３０２Ａ及び３０２Ｂの各々は、真出力Ｑ及び反転出力／Ｑを有する。
【００６３】
検出器１〜４にパルスが到達する前においては、出力Ｄ１〜Ｄ４の各々は、ロウであり、出力／Ｄ１〜／Ｄ４の各々は、ハイである。フリップフロップ３０２Ａ及び３０２Ｂの出力Ｑの各々は、ロウであり、出力／Ｑの各々は、ハイである。以下に説明されるように、これは、フリップフロップ３０２Ａ及び３０２Ｂからのバイナリ０出力を表す。
【００６４】
この回路の動作を理解するため、パルスが最初に検出器１に到達すると仮定する（図７）。それ故、出力Ｄ１がハイとなり、出力／Ｄ１がロウとなる。従って、ＯＲゲート３００Ａ及びＡＮＤゲート３０１Ａはハイ出力となり、フリップフロップ３０２Ａのクロック入力にはパルスが与えられる。一方、ＯＲゲート３００Ｂ及びＡＮＤゲート３０１Ｂの各出力は、ロウのままである。かくして、フリップフロップ３０２Ａは、バイナリ１出力を有し（Ｑがハイ）、フリップフロップ３０２Ｂは、バイナリ０出力を有する。この２ビットバイナリワード１０は、バッファ及びラッチユニット１６３に供給され、スタイラス６０が象限Ｉにあることを表示する。
【００６５】
同様に、スタイラス６０が象限II〜IVの１つにあるならば、象限選択論理１６０は、その象限を識別する２ビットバイナリワードを出力する。次の表は、各象限を表すバイナリワードを示す。
0003764183.tif 000002
【００６６】
かくして、バッファ及びラッチユニット１６３（図２１）は、スタイラスが位置づけられている象限を表示する２ビットバイナリワードを受信し、この情報をＣＰＵ６５に転送する。
【００６７】
図２３は、カウンタイネーブル論理１６１の一実施例を示し、これは、ｘカウンタ１６４及びｙカウンタ１６５それぞれに向けられる２つの出力を有する。これらの出力の各々と関連する回路は、類似しており、まず、ｘカウンタ１６４と関連する回路から始めて別個に説明する。
【００６８】
図２３に示されるように、４つの入力／Ｄ１〜／Ｄ４が、排他的ＯＲゲート３１０Ａ及び３１０Ｂの各入力に接続される。排他的ＯＲゲート３１０Ａの出力は、フリップフロップ３１１Ａのクロック入力とＡＮＤゲート３１２Ａの一入力とに行く。排他的ＯＲゲート３１０Ｂの出力は、フリップフロップ３１１Ｂのクロック入力とＡＮＤゲート３１２Ｂの一入力とに接続される。フリップフロップ３１１Ａの反転出力（／Ｑ）は、ＡＮＤゲート３１２Ｂの他の入力に接続され、フリップフロップ３１１Ｂの反転出力（／Ｑ）は、ＡＮＤゲート３１２Ａの他の入力に接続される。ＡＮＤゲート３１２Ａ及び３１２Ｂの各出力は、ＯＲゲート３１３の各入力に接続される。フリップフロップ３１１Ａの反転出力（／Ｑ）は、また、ＡＮＤゲート３１４Ｂの入力にも接続される。フリップフロップ３１１Ｂの反転出力（／Ｑ）は、また、ＡＮＤゲート３１４Ａの入力にも接続される。ＡＮＤゲート３１４Ａ及び３１４Ｂの各出力は、フリップフロップ３１１Ａ及び３１１Ｂの各クリア入力にそれぞれ接続される。
【００６９】
もしも、図７に示されるように、スタイラスが象限Ｉに置かれているならば、パルスは最初に検出器１に到達する。そのため、入力／Ｄ１が最初にロウとなり、排他的ＯＲゲート３１０Ａの出力がバイナリ１となる。これは、フリップフロップ３１１Ａをクロックし、ＡＮＤゲート３１２Ａ及びＯＲゲート３１３の各出力がバイナリ１となるように誘発する。ＯＲゲート３１３の出力におけるバイナリ１は、ｘカウンタ１６４をイネーブルする。
【００７０】
同時に、フリップフロップ３１１Ａの反転出力（／Ｑ）は、バイナリ０となり、ＡＮＤゲート３１２Ｂ及び３１４Ｂをディセーブルするため、入力／Ｄ２及び／Ｄ３は、ｘカウンタ１６４の動作に作用することができない。かくして、ｘカウンタ１６４は、バーストが検出器２及び３に到達にするときにカウントを継続する。バーストが検出器４に到達すると、排他的ＯＲゲート３１０Ａの出力はバイナリ０となる。ＡＮＤゲート３１２Ａ及びＯＲゲート３１３の各出力も０となり、ｘカウンタ１６４へのイネーブル信号を終結させる。かくして、ｘカウンタ１６４は、検出器１へのバーストの到達と検出器４へのバーストの到達との間カウントし続け、ディセーブルされたときには、図７におけるベクトルｒ1 及びｒ4 の各長さの差についてのディジタル表示を収容している。
【００７１】
カウンタイネーブル論理１６１の他の半分は、ｙカウンタ１６５を制御するために同様の方法で動作する。パルスが検出器１に到達すると、排他的ＯＲゲート３２０Ａの出力は、バイナリ１となり、ＯＲゲート３２３の出力がｙカウンタ１６５をイネーブルするようにさせる。同時に、フリップフロップ３２１Ａがクロックされ、その反転出力（／Ｑ）がバイナリ０となり、ＡＮＤゲート３２２Ｂ及び３２４Ｂをディセーブルするため、入力／Ｄ２及び／Ｄ４は、ｙカウンタ１６５に作用することができなくなる。パルスが検出器３に到達すると、排他的ＯＲゲート３２０Ａの出力は、バイナリ０となり、ＡＮＤゲート３２２Ａ及びＯＲゲート３２３の各出力がバイナリ０となるように誘発して、ｙカウンタ１６５をディセーブルする。それ故、ｙカウンタ１６５は、検出器１へのバーストの到達と検出器３へのバーストの到達との時期差についてのディジタル表示を収容する。図７から明らかなように、これは、換言すれば、ベクトルｒ3 及びｒ1 の各長さの差を表す。
【００７２】
図２３に示されるカウンタイネーブル論理１６１の実施例を用いると、各検出器は、バーストが最初どこに到達するかに依存して、もう１つの検出器と「対」にされる。例えば、上述の実施例においては、バーストが最初に検出器１において検出されるので、ｘカウンタ１６４の動作を制御するために検出器１及び４が対にされる。
【００７３】
この配列は、各象限のうちの２つを分離する軸とスタイラスが交差するときに問題を生ずる可能性がある。スタイラス６０が象限Ｉにある限りは、パルスは、最初に検出器１によって感知される。検出器１は、ｘカウンタ１６４及びｙカウンタ１６５の双方の走行を開始させる信号を発生させる。しかしながら、スタイラス６０が象限Ｉと象限III との間の軸を横切って移動したときには、検出器１に代わって検出器３が両カウンタの走行を開始させねばならず、検出器４に代わって検出器２がｘカウンタ１６４を停止させねばならない。しかしながら、各検出器のわずかな配列誤差又は各バースト検出ユニットにおけるタイミング変動により、次のいずれかが起こる可能性がある。すなわち、(i) 検出器１がかかる開始機能を検出器３に引き渡す前に検出器２がｘカウンタ１６４をディセーブルし始める可能性がある。又は、(ii)検出器１がかかる開始機能を検出器３に引き渡した後、しばらくの間、検出器４がｘカウンタ１６４の走行を停止し続ける可能性がある。どちらの場合も、スタイラス６０が象限Ｉから象限III へと横断するため、結果として、ディジタイザ出力における偏りとなる。
【００７４】
この問題は、図２４に示されるカウンタイネーブル論理１６１の代替実施例においていくぶん軽減せしめられる。入力Ｄ１〜Ｄ４及び／Ｄ１〜／Ｄ４は、ＡＮＤゲート３３０Ａ〜３３０Ｄ及びＯＲゲート３３１Ａ〜３３１Ｂの入力に接続される。「Ｄ１３」と表示された入力は、バーストが検出器１又は検出器３のいずれかで受信されたときにハイとなる入力をいう。同様に、「Ｄ２３」と表示された入力は、パルスが検出器２又は検出器３のいずれかで受信されたときにハイとなる入力をいう。図２２に示されるように、これらの入力は、それぞれ、ＯＲゲート３００Ａ及び３００Ｂの各出力において得られる。ＡＮＤゲート３３０Ａ及び３３０Ｂの各出力は、ＯＲゲート３３２Ａの各入力を与え、ＡＮＤゲート３３０Ｃ及び３３０Ｄの各出力は、ＯＲゲート３３２Ｂの各入力を与える。ＯＲゲート３３２Ａの出力は、ｘカウンタ１６４に行き、ＯＲゲート３３２Ｂの出力は、ｙカウンタ１６５に行く。
【００７５】
最初、入力／Ｄ１〜／Ｄ４はハイであり、当該回路は、ＡＮＤゲート３３０Ａ〜３３０Ｄの入力における入力Ｄ１〜Ｄ４のうちの１つからのハイ信号を待っている。スタイラス６０が象限Ｉにあるならば、入力Ｄ１がハイとなり、ＡＮＤゲート３３０Ａ及び３３０Ｃがバイナリ１出力を送出する。それ故、ＯＲゲート３３２Ａ及び３３２Ｂは、ｘカウンタ１６４及びｙカウンタ１６５をそれぞれイネーブルする。同時に、入力／Ｄ１がロウとなり、ＡＮＤゲート３３０Ｂ及び３３０Ｄをディセーブルする。
【００７６】
バーストが検出器２又は検出器４のいずれかに到達すると、／Ｄ２又は／Ｄ４がロウとなり、ＡＮＤゲート３３０Ａをディセーブルし、ｘカウンタ１６４を停止する。バーストが検出器２又は検出器３に到達すると、入力／Ｄ２又は／Ｄ３がロウとなり、ＡＮＤゲート３３０Ｃをディセーブルし、ｙカウンタ１６５を停止する。このようにして、スタイラスが象限Ｉ又は象限III のいずれかにあるときには、検出器２又は４のいずれかへのバーストの到達により、ｘカウンタ１６４が停止せしめられ、スタイラスが象限II又は象限IVにあるときには、検出器１又は検出器３へのバーストの到達により、ｘカウンタ１６４が停止せしめられる。ｙカウンタ１６５も、同じ方法で制御される。スタイラスが象限Ｉ又はIVにあるときには、検出器２又は検出器３のいずれかへのバーストの到達により、ｙカウンタ１６５が停止せしめられ、スタイラスが象限II又は象限III にあるときには、検出器１又は検出器４のいずれかへのバーストの到達により、ｙカウンタ１６５が停止せしめられる。これにより、スタイラスが２つの象限の間の軸を横切るときに発生する可能性のあるあらゆる偏りを滑らかにするという効果がある。
【００７７】
図２８は、バッファ及びラッチユニット１６３のブロック図である。ｘカウンタ１６４は、ラッチメモリ１８１に１１ビットワードを供給し、ｙカウンタ１６５は、ラッチメモリ１８２に１０ビットワードを供給する。Ａ0 波が 3,310 m/sの速度でプレート６１中を伝搬すると仮定すると、その波がプレート６１の0.20ｍ（ 7.9インチ）幅を横断するのに60.6μｓかかる。32MHz のクロック速度では、これは、ほぼ2000カウントに等しい。これは、水平な１対の検出器（すなわち、検出器１及び４又は検出器２及び３）へのバースト到達時期の差の最大値を表す。かくして、１１ビットワード（デシマル2048）は、ｘカウンタ１６４において現れうる全てのワードを表示するのに十分なものである。同様に、１０ビットワード（デシマル1028）は、垂直な検出器対（検出器１及び３又は検出器２及び４）へのバースト到達時期の差の最大値を表示するのに十分なものである。上述のように、スタイラスが位置づけられた象限を指定するために、２ビットワード使用される。この２ビットワードは、ラッチメモリ１８３に供給される。
【００７８】
３つの８ビットバッファ１８１Ａ，１８２Ａ，及び１８３Ａからなる１組が、これらのバイナリワードをＣＰＵ６５に通過させる。ラッチメモリ１８１内のワードからの８ビットセグメントがバッファ１８１Ａを通過し、ラッチメモリ１８２内のワードからの８ビットセグメントがバッファ１８２Ａを通過し、ラッチメモリ１８１内のワードからの残り３ビット及びラッチメモリ１８２内のワードの残り２ビットは、ラッチメモリ１８３内の２ビットワードとともに、バッファ１８３Ａを通過する。
【００７９】
図２５は、サイクル終了論理１６２の図である。検出器ラッチユニット６３の出力Ｄ１〜Ｄ４は、ＡＮＤゲート３０１の入力に供給される。サイクルの完了は、４つの検出器１〜４の全てで１つの波が受信されることにより示され、次いで、このことにより、出力Ｄ１〜Ｄ４の全てがハイとなり、１つのハイ出力がゲート３０１によって送出される。ＣＴＯＬによって指定されるこの出力は、ラッチメモリ１８１〜１８３（図２８）に供給され、これによって、ｘカウンタ１６４、ｙカウンタ１６５、及び象限選択論理１６０の各内容は、ラッチメモリ１８１〜１８３内にラッチされる。ＡＮＤゲート３０１の出力ＣＴＯＬは、また、フリップフロップ３０２をセットするために使用され、フリップフロップ３０２の出力は、タイムアウト論理１６７（図２６）に供給される。タイムアウト論理１６７の動作は、下記において説明される。フリップフロップ３０２は、また、フリップフロップ３０３をセットし、フリップフロップ３０３の出力は、ゲート３０４で反転された後、クリア信号（／ＣＬＲで表される）となる。／ＣＬＲ信号（フリップフロップ３０３のロウ出力からのものとゲート３０４からのものとの双方）は、ｘカウンタ１６４、ｙカウンタ１６５、検出器ラッチユニット６３（図２０）内のフリップフロップ１５１〜１５４、並びに象限選択論理１６０（図２２）内のフリップフロップ３０２Ａ及び３０２Ｂをクリアするために使用される。／ＣＬＲ信号は、また、フリップフロップ３０２をクリアするために使用され、次いで、フリップフロップ３０２は、次の３２MHz クロックパルスでフリップフロップ３０３（及び／ＣＬＲ信号それ自体）をリセットする。要約すると、サイクル終了論理１６２は、ｘカウンタ及びｙカウンタの各内容がそれらの関連する各ラッチメモリにゲートされるように誘発し、次いで、それらのカウンタが同期してクリアされるように誘発する。
【００８０】
図２６は、タイムアウト論理１６７の図である。タイムアウト論理１６７は、サイクル終了論理１６２内のフリップフロップ３０２のＱ出力からの信号によってトリガされる。この信号は、ＯＲゲート３０５を通過し、フリップフロップ３０６をセットする。次いで、フリップフロップ３０６は、フリップフロップ３０７をセットする。両フリップフロップ３０６及び３０７は、３２MHz でクロックされる。フリップフロップ３０６は、一度セットされると、フリップフロップ３０６のＱ出力からＯＲゲート３０５の入力に戻るフィードバック経路のため、セットされたままとなる。このフィードバック経路は、タイムアウトシーケンスの間、フリップフロップ３０６をセット状態に保持する。
【００８１】
フリップフロップ３０７の出力（TIMEOUT によって指定される）は、ＯＲゲート３０８を通過し、ｙカウンタ１６５をイネーブルするために使用される。TIMEOUT 信号は、また、ＡＮＤゲート３０９の入力に供給される。ＡＮＤゲート３０９の他の入力は、ｙカウンタ１６５の第７段出力に結合される。かくして、TIMEOUT 信号がアサートされた後には、ＡＮＤゲート３０９は、ｙカウンタ１６５がその第７段（６４カウント）までカウントしたときにハイ出力を送出する。３２MHz のクロック速度では、これに２μｓかかる。それ故、ＡＮＤゲート３０９は、TIMEOUT 信号のアサートの２μｓ後にハイ出力を送出し、ゲート３１０での反転後、この信号（「タイムアウト完了(Time Out Complete) 」として／ＴＯＣと称される）は、リセット／初期化論理１６８に供給される。TIMEOUT 信号は、また、ゲート３１１を通過せしめられ、その後、ＣＰＵ６５に対する割り込み信号（／ＩＮＴ０）として使用される。
【００８２】
図２７は、リセット／初期化論理１６８の図であり、この論理は、主としてＡＮＤゲート３１２からなる。ＡＮＤゲート３１２は、４つの入力を有する。１つの入力は、タイムアウト論理１６７からの／ＴＯＣ信号を伝える。他の１つの入力は、ノーマルオープンの押しボタンスイッチ１６９を介してグランドに接続される。残りの２つの入力は、それぞれ、インバータ３１４及び３１５を介して、ｘカウンタ１６４及びｙカウンタ１６５の第１２段に接続される。ＡＮＤゲート３１２の各入力は、全て通常ハイである。どれか１つの入力がロウになると、ＡＮＤゲート３１２は、ロウアサート（負論理）出力信号／ＣＳＹＮＣを供給する。／ＣＳＹＮＣは、タイムアウト論理１６７内のフリップフロップ３０６と、サイクル終了論理１６２内のフリップフロップ３０３とに接続される。この信号は、ディジタイザの論理をリセットする優先的なリセット／初期化信号を提供する。例えば、／ＴＯＣがロウとなり、２μｓタイムアウトシーケンスの完了が示されるときには、／ＣＳＹＮＣがロウにアサートされ、これは次いでフリップフロップ３０６及びタイムアウト論理１６７をリセットする。同様に、／ＣＳＹＮＣはフリップフロップ３０３のＰＲ入力に供給され、そのため、フリップフロップ３０３は他の／ＣＬＲ信号を発生させる。これは、上述のように２μｓタイムアウトシーケンスをカウントしたｙカウンタ１６５をクリアする。／ＣＬＲ信号の発生によって、また、ｘカウンタ１６４及び検出器ラッチユニット６３内のフリップフロップ１５１〜１５４がリセットされる。
【００８３】
ディジタイザのオペレータは、また、押しボタンスイッチ１６９を押し、ＡＮＤゲート３１２の入力の１つを接地することによって、論理を手動でリセットすることもできる。
【００８４】
ＡＮＤゲート３１２の残りの２つの入力は、ディジタイザが「同期はずれ」となった場合に使用される。通常、サイクルは、検出器Ｄ１〜Ｄ４のうちの１つが新しいバーストの到達を感知したときに始まる。ディジタイザが同期して作動しているならば、最初の検出器からガラスプレートを対角的に横切る位置にある検出器が、バーストを受信する最後の検出器となり、次いで、ＡＮＤゲート３０１が、サイクル終了論理１６２の残りを活性化する。
【００８５】
万一、スプリアスノイズバースト(spurious noise burst)がどれかの検出器にて現れたとしても、それは、新しいサイクルの最初のバーストと認められることが可能であろう。これは、スタイラス５０によって生成される各バースト間の８ｍｓの間に最も起こりうるであろう。１つのバーストの各検出器における検出間の時間経過よりも、バーストとバーストとの間の時間経過の方がずっと大きいので、この状況では、カウンタ１６４及び１６５は、検出器Ｄ１〜Ｄ４における１つのバーストの検出間の時間差をカウントするよりも、繰り返し循環するであろう。この状態は、いずれかのカウンタの第１２段がトリガされ、次いでＡＮＤゲート３１２が／ＣＳＹＮＣ信号を送出するときに、検出される。ディジタイザの通常動作中には、カウンタ１６４及び１６５の第１２段は活性化されない。
【００８６】
ＣＰＵ及びルックアップテーブル
図３０は、ＣＰＵ６５及びルックアップテーブル６６のブロック図である。ＣＰＵ６５は、マイクロコントローラ１９０を含み、この実施例におけるマイクロコントローラ１９０は、インテル８０Ｃ３２（商標）である。バッファ１８１Ａ〜１８３Ａの出力は、データバス１９１を介してマイクロコントローラ１９０の入力に送信される。マイクロコントローラ１９０の他の１つの入力がタイムアウト論理１６７に接続され、この入力は、２μｓタイムアウトシーケンスの始めで発生せしめられる／ＩＮＴ０を受信する。ルックアップテーブル６６は、１２８Ｋ×２４消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭ）からなる。この１２８Ｋ×２４ＥＰＲＯＭは、３つの１２８Ｋ×８ＥＰＲＯＭを結合することによって形成される。マイクロコントローラ１９０用のプログラムメモリ１９２として、第４の１２８Ｋ×８ＥＰＲＯＭが働く。ルックアップテーブル６６及びプログラムメモリ１９２は、アドレスバス１９４を介してアドレスされ、アドレスバス１９４の１つのセグメントの途中にはアドレスラッチ１９５が置かれる。バッファ１８１Ａ〜１８３Ａ、ルックアップテーブル６６、及びプログラムメモリ１９２の内容の転送は、デコーダ１９６及びデータコントロールバス１９７を介して制御される。マイクロコントローラ１９０は、そのＸＴＡＬＩ入力を介して14.7456MHzの発振器によりクロックされる。
【００８７】
上記したように、ｘカウンタ１６４は、１１ビットワードを発生させ、ｙカウンタ１６５は、１０ビットワードを発生させる。ｘカウンタ１６４によって発生せしめられるワードは、スタイラス６０をｘ軸に平行な２つの検出器と接続する両ベクトルの長さの差を表し、ｙカウンタ１６５によって発生せしめられるワードは、スタイラス６０をｙ軸に平行な２つの検出器と接続する両ベクトルの長さの差を表す。これらのワードは、概略的に図３６に表され、その各ビットは、最下位ビットから最上位ビットまでその順に番号づけされている。最初、マイクロプロセッサ１９０は、各ワードから最下位側２ビット（ビット１及び２）を切り取る。残りの９ビットワード及び８ビットワードは、ルックアップテーブル６６のアドレスとして使用される。上記したように、これらのワードの各々は、各検出器のうちの２つをその焦点とする双曲線を定義し、２つのワードは、一緒になって、２つの双曲線が交差するプレート６１上の場所を定義する。これら２つのワードは、また、かかる交点のｘ座標及びｙ座標を収容するルックアップテーブル６６内のアドレスを識別する。
【００８８】
ルックアップテーブル６６は、次のようにプログラムされる。まず、カウンタ１６４及び１６５の３２MHz クロック速度が、クロックパルス間にＡ0 波が進む距離に変換される。Ａ0 波に関し3,310m/sの速度を仮定すると、クロックパルス当たり約 0.10mm （ 0.004インチ）（４ミル）となる。従って、各カウンタの内容は、４ミル×そのバイナリワードの値、に等しいベクトル差を表す。スタイラス６０が象限Ｉにあると、
r4−r1＝ (0.004)・（ｘカウンタ 164の値)            (1)
r3−r1＝ (0.004)・（ｙカウンタ 165の値)            (2)
【００８９】
各ベクトル差は、２つの検出器をその焦点とする双曲線を定義するため、カウンタ１６４及び１６５内の各ワードは、ｘ座標及びｙ座標の唯一の組み合わせとして解かれうる２つの方程式（双曲線）を定義する。
【００９０】
図７を参照すると、各ベクトルの長さを示す４つの基本方程式は、ｘ座標及びｙ座標並びに検出器のロケーション間の高さ（Ｈ）及び幅（Ｗ）を用いて、次のように表される。
r12 ＝(W/2−x)2 ＋(H/2−y)2                  (3)
r22 ＝(W/2＋x)2 ＋(H/2＋y)2                  (4)
r32 ＝(W/2−x)2 ＋(H/2＋y)2                  (5)
r42 ＝(W/2＋x)2 ＋(H/2−y)2                  (6)
【００９１】
r3−r1及びr4−r1は、スタイラス６０が象限Ｉにあるときにその位置を決定するために使用されるので、次の速記型表現が使用される。
Δ31＝r3−r1                         (7)
Δ41＝r4−r1                         (8)
【００９２】
それ故、目的は、Δ31及びΔ41という項でのｘ及びｙに関する表現を見いだすことである。
【００９３】
上記の定義より、
r3＝r1＋Δ31                         (9)
r4＝r1＋Δ41                        (10)
【００９４】
これらの方程式を二乗し、各項を再配列すると、
r32−r12 ＝ 2r1Δ31＋Δ312                 (11)
r42−r12 ＝ 2r1Δ41＋Δ412                 (12)
【００９５】
方程式（５）から方程式（３）を減算し、方程式（１１）の左辺に代入し、各項を再配列すると、
2Δ31r1＝ 2Hy−Δ312                     (13)
【００９６】
方程式（６）から方程式（３）を減算し、方程式（１２）の左辺に代入し、各項を再配列すると、
2Δ41r1＝ 2Wx−Δ412                     (14)
【００９７】
方程式（１３）をΔ31で割り、方程式（１４）をΔ41で割ると、
2r1＝(2Hy−Δ312)／Δ31＝(2Wx−Δ412)／Δ41        (15)
かくして、
y＝(WΔ31／ HΔ41)x＋ (Δ31／2H)(Δ31−Δ41)         (16)
【００９８】
次に、方程式（１３）を二乗し、r12 を方程式（３）に従って置換し、方程式（１６）を使用してｘのみによる表現を得る。広範囲ではあるが直接的な操作の後、結果としての２次方程式をｘに関し解くことができる。
【００９９】
【数１】
0003764183.tif 000003
【０１００】
ここで、
A ＝ H2(W2−Δ412)
かつ
B ＝ H2 ＋Δ31 (Δ41−Δ31)
【０１０１】
ｙの値は、方程式（１７）を方程式（１６）に代入することによって決定される。
【０１０２】
これらの方程式を使用すると、ｘカウンタ１６４及びｙカウンタ１６５の値の各組み合わせについての適切なｘ，ｙ座標が見いだされる。上記したように、カウンタ１６４及び１６５内のビット（最下位２ビットはない）の、可能性のある各組み合わせが、ルックアップテーブル６６におけるアドレスとして使用される。次いで、ルックアップテーブル６６における各アドレスが、そのアドレスに対応するｘ及びｙ座標を用いてプログラムされる。この目的のため、プレート６１の中心にあるように原点が指定される（図７参照）。
【０１０３】
マイクロコントローラ１９０は、カウンタ１６４及び１６５に収容されたバイナリワードを受信した後、ルックアップテーブル６６内の対応アドレスをアクセスする。カウンタ１６４及び１６５内の２つのワード（最下位２ビットはない）は、結合されて、アドレスを構成する１７ビットワードになる。ルックアップテーブル６６内の各アドレスロケーションは、２４ビットワードを収容し、そのうちの１２ビットはｘ座標を表し、また、もう１２ビットはｙ座標を表す。上記したように、ルックアップテーブル６６は、３つの１２８Ｋ×８ＥＰＲＯＭを含む。１つのＥＰＲＯＭは、ｘ座標の下位８ビットを収容し、第２のＥＰＲＯＭは、ｙ座標の下位８ビットを収容し、第３のＥＰＲＯＭは、ｘ座標及びＹ座標各々の上位４ビットを収容する。この第３のＥＰＲＯＭにおいては、その上位側がｘ座標の上位４ビットを収容し、下位側がｙ座標の上位４ビットを収容する。
【０１０４】
データコントロールバス１９７を使用して、マイクロコントローラ１９０は、ルックアップテーブル６６からｘ及びｙ座標を表示する２つの１２ビットワードを検索する。次いで、マイクロコントローラ１９０は、カウンタ１６４及び１６５からの各ワード（図３６参照）における第３ビットを１だけインクリメントし、このアドレスに格納されたｘ及びｙ座標（図３７において(x',y') で指定される）の値を読み取る。ルックアップテーブル６６から得られるｘ及びｙ座標の２組は、プレート６１上の双曲線の隣接する各対の各交点を表す。これらの双曲線は、正方形にかなり近い図形を形成する。この図形内でスタイラス６０の位置を確立するために、マイクロコントローラ１９０は、カウンタ１６４及び１６５からのワードの最下位２ビットを使用する補間を実行する。これは、ｘカウンタ１６４のビット１及び２がデシマル３を表し、ｙカウンタ１６５のビット１及び２がデシマル２を表すと仮定すると、図３７に示される。
【０１０５】
補間プロセスが実行された後、マイクロコントローラ１９０は、象限選択論理１６０からの２ビットワードをチェックして、スタイラスが置かれている象限を決定する。そして、この情報を使用して、スタイラス位置を、プレート６１の左上角に原点を有する座標に変換する。
【０１０６】
プレート６１を各象限に分離することは、必要となるルックアップテーブル６６の容量を因数４だけ減少せしめる。さらに、ルックアップテーブル６６内のアドレスよりカウンタ１６４及び１６５に格納されるワードから最下位２ビットを除外することは、必要となるルックアップテーブル６６の容量を更なる因数１６だけ減少せしめる。ルックアップテーブル６６の容量とディジタイザの精度との間には、トレードオフが存在する。より大きなルックアップテーブルは、より正確な装置を提供し、すなわち、補間プロセスにおいてより多くのビットを使用することは、より多くの不正確さを導入する。高精度の装置が望まれるならば、補間プロセスを完全に省略し、ｘ及びｙカウンタの内容全体をルックアップテーブルのアドレッシングにおいて使用することができるであろう。その代わりに、ルックアップテーブルを省略し、ｘ及びｙに関する上記方程式を解くようにマイクロコントローラ１９をプログラムすることもできるであろう。当業者にとって種々の実施例が明白であろうが、その全てが、本発明の広い原理内に含まれる。
【０１０７】
マイクロコントローラ１９０は、プレート６１の左上角の原点に基づいて訂正されたｘ及びｙ座標を決定した後、これらの座標をＬＣＤプレート７２（図８参照）用の画素座標に翻訳する。これらのデータは、19,200ボー速度(baud rate) でプログラムされたＵＡＲＴドライバ６７（図６）を介して送信される。それに代えて、これらのデータを多くの異なる方法で使用することもできるであろう。例えば、当該データは、計算を実行するためにコンピュータによって使用されることもできるであろう。本質的に、この発明のディジタイザは、キーボードその他のあらゆる装置に匹敵すると見ることができる。そのディジタル出力は、広い範囲の用途に使用されうるであろう。
【０１０８】
データが送信された後、マイクロコントローラ１９０は、「休眠信号(sleep signal)」を送出し、タイムアウト論理１６７から次のサイクル終了割り込み（／ＩＮＴ０）を受信するまで、低電力モードに入っている。
【０１０９】
図３１〜図３５は、マイクロコントローラ１９０において走行せしめられるプログラムのフローチャートを示す。図３１に示される最初の４ステップは、初期化ステップである。次いで、マイクロコントローラは、上述のようにタイムアウト論理１６７によって発生せしめられるサイクル終了割り込み（／ＩＮＴ０）を待つ。／ＩＮＴ０が受信されるまで、マイクロコントローラは、電力ダウンモードに入っている。
【０１１０】
サイクル終了割り込みの受信は、図３２に示されるルーチンを起動する。データが受信されると、それらは、データの３セットを保持することができるカウンタに格納される。最初の２つのデータサンプルは、捨てられる。第３のデータサンプルが受信されると、マイクロコントローラは、１８ｍｓの間隔後に信号（ＴＩＭＥＲ０と称される）を送出するためにタイマをセットアップし、第１のデータサンプルを読み込む。このデータサンプルは、ｘカウンタ１６４の内容（１１ビット）（「デルタ４１」として識別される）、ｙカウンタ１６５の内容（１０ビット）（「デルタ３１」として識別される）、及び象限選択論理１６０の内容（２ビット）を含む。
【０１１１】
次いで、マイクロコントローラ１９０は、図３３に示されるルーチンに進む。各データサンプルが、上述のように呼ばれるカウンタに格納される。３つのサンプルが格納された後、マイクロコントローラは、最初の及び中間のサンプル並びに中間の及び最後のサンプルのデルタ４１（すなわち、ｘカウンタ１６４に格納された数）間の差を決定する処理を続ける。次いで、各サンプルのデルタ３１（すなわち、ｙカウンタ１６５の内容）に関し、同一プロセスが繰り返される。これらの差のどれかが所定の値（この場合には４カウント）を越えるならば、スプリアス信号が受信されたと仮定され、最後の２つのサンプルは捨てられる。それを越えるとサンプルが捨てられることとなる差カウントは、プレートの表面に沿ってスタイラスを現実的に動かしうる最大速度を考慮することによって決定される。差がこの値を越えるならば、エラーが発生して最後の２つのデータサンプルが捨てられることがありうる。
【０１１２】
図３３に示されるように、マイクロコントローラは、また、各データサンプルのデルタ４１とデルタ３１との差の算術符号を判定する。図３４に示されるように、その符号がデルタ４１又はデルタ３１のいずれかについて変化するならば、最後の２つのサンプルは捨てられる。プログラムのこの部分を省略することは、可能であろう。
【０１１３】
スプリアスサンプルが存在しないならば、マイクロコントローラは、ｘカウンタ１６４及びｙカウンタ１６５に格納された各値から最下位２ビットを切り取った後、スタイラスのｘ及びｙ座標を検索する。上記したように、短くされたサンプルは、ルックアップテーブル６６内のメモリロケーションをアドレスするために使用される。次いで、その短くされたカウンタの各値は、１だけ（全体で４カウント）インクリメントされ、マイクロコントローラ１９０は、ｘカウンタ１６４及びｙカウンタ１６５の各内容の最下位２ビットを使用して補間を実行する。次いで、象限データ（象限選択論理１６０から来る）を使用して、プレートの中心を原点とする、スタイラスのｘ及びｙ座標が得られる。これらの座標は、プレートの左上角を原点とする座標に変換され、スタイラスの下に「インク」を発生させるため又は他の目的のためホストコンピュータに送られる。次いで、カウンタからデータサンプルが取り出され、残りの２つのサンプルが前進せしめられる。
【０１１４】
このポイントで、マイクロプロセッサは、ＴＩＭＥＲ０信号を発生させるべきタイマが作動中となるアイドル状態に入るが、他のシステムは、電力を保存するためにダウン状態となる。
【０１１５】
スタイラスがプレートと接触したままであれば、新しいサイクル終了割り込み（／ＩＮＴ０）は、データサンプルがカウンタに前進せしめられた後８ｍｓ以内に受信されるはずである。ＴＩＭＥＲ０信号が発生せしめられる時までにサイクル終了割り込みが受信されないならば、カウンタ内に残っている２つのサンプル内のデータが上述のように処理され、ｘ及びｙ座標がホストコンピュータに送られる。これは、図３５に示される。次いで、「スタイラスアップ」信号が発生せしめられ、サンプルカウンタがリセットされる。「スタイラスアップ」信号に続いて、マイクロコントローラ９０及びホストコンピュータは、「休眠モード」に入る。このモードにおいては、付勢された状態にある唯一の要素は、バースト検出器１〜４及び、次のバーストが受信されるときにサイクル終了割り込みを発生させるのに必要なその他の回路である。これが起こるのは、スタイラスが再びプレートと接触した状態に至ったときである。
【０１１６】
他の実施例
本発明による他の実施例の設計は、特定の応用に関し最適な設計を相互に決定する種々の要素を考慮に入れなければならない。これらの要素のうちの最も重要なものとしては、次のものがある。
1.  Ａ0 波若しくはＳ0 波が個別的に使用されるべきか、又はディジタイザがＡ0 波及びＳ0 波の双方を使用すべきか。
2.  利用可能な計算（処理）能力量。
3.  使用されるべき検出器の数。
4.  もしも使用されるべきならば、ルックアップテーブルの容量。
【０１１７】
上述の実施例では、例えば、Ａ0 波のみが使用された。このことは、Ａ0 波がＳ0 波よりも検出しやすいため、加えて、１つのタイプの波を検出することは、２つの異なる波を識別することよりも容易であるため、検出プロセスを簡略化する。さらに、Ａ0 波はＳ0 波よりも遅いため、Ａ0 波を使用することは、所与のクロック周波数に関しより優れた分解能を与える。他方、１つの波のみ使用することは、スタイラスでバーストが発生した時を決定することを回避し、それ故、各ベクトルの実際の長さを計算する可能性を排除する。上記の方程式（１７）によって立証されるように、ベクトル長の差に完全に依存することにより、ｘ及びｙ座標の値についての比較的複雑な方程式が生み出される。これは、変わって、より多くの処理力又は容量の大きなルックアップテーブルを必要とする。かくして、上述の実施例においては、バーストの検出を簡略化することに第１の重要性が置かれた。
【０１１８】
さらに、Ａ0 波は検出しやすい一方、上記したように、より早いＡ0 波は、かなりの周波数分散を示す（すなわち、波の位相及びエンベロープ速度が異なる）。Ｓ0 波を使用することは、Ｓ0 波が低周波数分散を有するため、この問題を回避するであろう。
【０１１９】
本発明の広い原理によって作成することができる各種の実施例が、当業者にとって明白であろう。
【０１２０】
図３８は、４つの検出器ａ、ｂ、ｃ、及びｄがＡ0 波及びＳ0 波の両方とも検出可能な一実施例におけるプレートの平面図である。プレート２３０は、上述のプレート６１に類似したガラスのプレートとすることができ、上述の緩衝材７１に類似した緩衝材２３１が、プレート２３０のエッジに接合される。スタイラス６０は、図９に示されたスタイラスと同一である。
【０１２１】
ｃs 及びｃp は、Ａ0 波及びＳ0 波の速度をそれぞれ示し、ｔs 及びｔf は、Ａ0 波及びＳ0 波がスタイラス６０から検出器ａ〜ｄのうちの１つまで進むのに要する時間を示すとする。スタイラス６０から各検出器のうちの１つまでのベクトルの長さｒは、
ｒ＝ｃs ｔs ＝ｃp ｔf                     (18)
【０１２２】
従って、
ｔf ＝ｔs ｃs ／ｃp                     (19)
【０１２３】
方程式（１８）及び（１９）を操作し、再配列すると、
ｒ＝〔ｃp ｃs ／（ｃp −ｃs ）〕（ｔs −ｔf ）        (20)
【０１２４】
ここで、ｔs −ｔf は、検出器におけるＳ0 波バーストの到達とＡ0 波バーストの到達との間の経過時間を表す。この差に乗算する係数の値は、一定の伝達媒体特性である。
【０１２５】
ベクトルの絶対長を測定することができるため、スタイラスと検出器ａ〜ｄのうちの２つとを接続する各ベクトルの長さの和も差も使用することができる。簡略化するために、
ｒm −ｒn ＝Δmn                      (21)
ｒm ＋ｒn ＝Σmn                      (22)
とおき、ここで、ｒm 及びｒn はスタイラスと任意の２つの検出器ｍ及びｎとの間の各距離を表すものとする。方程式（６）から方程式（３）を減算すると（ｒ1 をｒa に、ｒ2 をｒb に、等の変換後）、
ｒd 2 −ｒa 2 ＝(W/2＋x)2 −(W/2−x)2 ＝ 2Wx        (23)
【０１２６】
各項を再配列した後には、
x ＝（ｒd 2 −ｒa 2 ）／2W  ＝ΔdaΣda／2W          (24)
【０１２７】
方程式（５）から方程式（３）を減算することによりｙに関する表現が導かれる。
ｒc 2 −ｒa 2 ＝(H/2＋y)2 −(H/2−y)2 ＝ 2Hy        (25)
【０１２８】
再び各項を整理すると、
y ＝（ｒc 2 −ｒa 2 ）／2H  ＝ΔcaΣca／2H          (26)
【０１２９】
このように、Ａ0 波及びＳ0 波の到達を感知し、各ベクトルの絶対長を決定することによって、非常に簡単な数式によりｘ及びｙ座標を定義することができる。これは、ベクトル長の差のみが検出される場合と比較して必要な処理力を非常に減少せしめる。
【０１３０】
いろいろな検出器配列によって、スタイラスのロケーションと検出器対との間に引かれるベクトルの長さの和及び／又は差の検出が可能となる。式（２１）は、その焦点が２つの検出器のロケーションにある双曲線を定義し、式（２２）は、その焦点が２つの検出器のロケーションにある楕円を定義する。本発明のいろいろな実施例において、論理回路の機能は、２つの曲線の交点に対応するｘ及びｙ座標を見いだすことである。それらの曲線は、双方とも双曲線かもしれないし、双方とも楕円かもしれないし、又は１つが双曲線で他方が楕円かもしれない。検出器の数は、２つでも、３つでも、４つでも、又はそれより多くてもよい。使用される特定の双曲線又は楕円は、プレート状のスタイラスの位置に依存して変化させてもよい。ディジタイザの精度は、選択される特定の曲線群が可能な限り直角に他方と交差することを保証することにより、改良される。
【０１３１】
それぞれの場合において、特定の曲線群は、その曲線群における特定の曲線を定義するベクトル和又はベクトル差を表す、ｘ及びｙ座標並びに定数の項で定義されねばならない。次いで、２つの式がｘ及びｙに関し解かれる。付録Ａには、長方形プレートの角にその焦点を持つ双曲線及び楕円に関する式が列記されている。それぞれの場合において、原点（０，０）はプレートの中心にある。
【０１３２】
上述の実施例は、例示的なものであって限定的なものではない。本発明の広い原理による多くの更なる実施例が、当業者に明白であろう。本発明の範囲は、特許請求の範囲のみによって限定されるべきである。
【０１３３】
【付録Ａ】
注：検出器のレイアウトは、図３８に示される如きものである。
【０１３４】
1.  検出器ａ及びｃを焦点とする双曲線（Δcaが検出される）：
【０１３５】
【数２】
0003764183.tif 000004
【０１３６】
2.  検出器ａ及びｂを焦点とする双曲線（Δbaが検出される）：
【０１３７】
【数３】
0003764183.tif 000005
【０１３８】
3.  検出器ｂ及びｃを焦点とする双曲線（Δbcが検出される）：
【０１３９】
【数４】
0003764183.tif 000006
【０１４０】
4.  検出器ａ及びｂを焦点とする双曲線（Δdaが検出される）：
【０１４１】
【数５】
0003764183.tif 000007
【０１４２】
5.  検出器ａ及びｃを焦点とする楕円（Σcaが検出される）：
【０１４３】
【数６】
0003764183.tif 000008
【０１４４】
6.  検出器ａ及びｂを焦点とする楕円（Σbaが検出される）：
【０１４５】
【数７】
0003764183.tif 000009
【０１４６】
7.  検出器ｂ及びｃを焦点とする楕円（Σbcが検出される）：
【０１４７】
【数８】
0003764183.tif 000010
【０１４８】
8.  検出器ａ及びｂを焦点とする楕円（Σdaが検出される）：
【０１４９】
【数９】
0003764183.tif 000011
【図面の簡単な説明】
【図１】（Ａ）は、圧縮音波の存在下での無限の固体における粒子の動きを誇張形式で示す図、（Ｂ）は、剪断音波の存在下での無限の固体における粒子の動きを誇張形式で示す図である。
【図２】（Ａ）は、固体プレートにおける対称ラム波の挙動を誇張形式で示す図、（Ｂ）は、固体プレートにおける反対称ラム波の挙動を誇張形式で示す図である。
【図３】（Ａ）は、最低次の対称ラム波の存在下でのプレートの表面に沿う垂直変位を示す図、（Ｂ）は、最低次の対称ラム波の存在下でのプレートの表面に沿う放射方向変位を示す図である。
【図４】（Ａ）は、最低次の反対称ラム波の存在下でのプレートの表面に沿う垂直変位を示す図、（Ｂ）は、最低次の反対称ラム波の存在下でのプレートの表面に沿う放射方向変位を示す図である。
【図５】本発明に係るディジタイザの一般的ブロック図である。
【図６】本発明に係る好適な実施例のブロック図である。
【図７】プレートの平面図である。
【図８】プレートの断面図である。
【図９】スタイラスの中心軸を通して切断した断面図である。
【図１０】スタイラス内の電気回路の略ブロック図である。
【図１１】スタイラスによって生成された音波を簡略化形式で示す図である。
【図１２】検出器の断面図である。
【図１３】検出器を示すプレートの角の平面図である。
【図１４】プレートの角の他の構成の平面図である。
【図１５】緩衝材の縦断面図である。
【図１６】バースト検出ユニットのブロック図である。
【図１７】バースト検出ユニットの回路図（１／２）である。
【図１８】バースト検出ユニットの回路図（２／２）である。
【図１９】（Ａ）〜（Ｇ）は、バースト検出ユニットのいろいろなポイントにおける波形図である。
【図２０】検出器ラッチユニットを示す図である。
【図２１】象限検出及びワード発生ユニットのブロック図である。
【図２２】象限選択論理を示す図である。
【図２３】カウンタイネーブル論理の一実施例を示す図である。
【図２４】カウンタイネーブル論理の改良型実施例を示す図である。
【図２５】サイクル終了論理を示す図である。
【図２６】タイムアウト論理を示す図である。
【図２７】リセット／初期化論理を示す図である。
【図２８】バッファ及びラッチユニットを示す図である。
【図２９】カウンタの値によって定義される双曲線群を示す図である。
【図３０】中央処理ユニット及びルックアップテーブルのブロック図である。
【図３１】マイクロプロセッサ用プログラムのフローチャート（１／５）である。
【図３２】マイクロプロセッサ用プログラムのフローチャート（２／５）である。
【図３３】マイクロプロセッサ用プログラムのフローチャート（３／５）である。
【図３４】マイクロプロセッサ用プログラムのフローチャート（４／５）である。
【図３５】マイクロプロセッサ用プログラムのフローチャート（５／５）である。
【図３６】ｘ及びｙカウンタに格納されるワードを示す略図である。
【図３７】ｘ及びｙカウンタに格納された各ワードの最下位２ビットを使用する補間プロセスを示す図である。
【図３８】本発明に係る第２実施例におけるプレートの平面図である。
【符号の説明】
５０，６０…スタイラス
６１，６１Ａ，２３０…プレート
６２Ａ，６２Ｂ，６２Ｃ，６２Ｄ…バースト検出ユニット
６３…検出器ラッチユニット
６４…象限検出及びワード発生ユニット
６５…中央処理ユニット（ＣＰＵ）
６６…ルックアップテーブル
６７…ＵＡＲＴドライバ
７１，７１Ａ，２３１…緩衝材
７２…第２のプレート
７３…エアギャップ
８１…フェノールプラスティックハンドル
８２…グランドシールド
８３…圧電クリスタル
８４…絶縁層
８５…スタイラスチップ
８６…熱線
９０，９１…電気接触子
９２…同調回路
９３…し張発振器
９４…バッテリ
１０１…グランドシールド
１０２…弾性バッキング
１０３…圧電セラミッククリスタル
１０４，１０６…リード
１０５…接触子
１０８…同軸ケーブル
１２０…増幅器
１２１…全波整流器
１２２…ピーク・ホールド回路
１２３…サンプル・ホールド・スケール回路
１２４…低域通過フィルタ
１２５…比較器
１２６…インバータ
【図１】
0003764183.tif 000012
【図２】
0003764183.tif 000013
【図３】
0003764183.tif 000014
【図４】
0003764183.tif 000015
【図５】
0003764183.tif 000016
【図６】
0003764183.tif 000017
【図７】
0003764183.tif 000018
【図８】
0003764183.tif 000019
【図９】
0003764183.tif 000020
【図１０】
0003764183.tif 000021
【図１１】
0003764183.tif 000022
【図１２】
0003764183.tif 000023
【図１３】
0003764183.tif 000024
【図１４】
0003764183.tif 000025
【図１５】
0003764183.tif 000026
【図１６】
0003764183.tif 000027
【図１７】
0003764183.tif 000028
【図１８】
0003764183.tif 000029
【図１９】
0003764183.tif 000030
【図２０】
0003764183.tif 000031
【図２１】
0003764183.tif 000032
【図２２】
0003764183.tif 000033
【図２３】
0003764183.tif 000034
【図２４】
0003764183.tif 000035
【図２５】
0003764183.tif 000036
【図２６】
0003764183.tif 000037
【図２７】
0003764183.tif 000038
【図２８】
0003764183.tif 000039
【図２９】
0003764183.tif 000040
【図３０】
0003764183.tif 000041
【図３１】
0003764183.tif 000042
【図３２】
0003764183.tif 000043
【図３３】
0003764183.tif 000044
【図３４】
0003764183.tif 000045
【図３５】
0003764183.tif 000046
【図３６】
0003764183.tif 000047
【図３７】
0003764183.tif 000048
【図３８】
0003764183.tif 000049