(57)【特許請求の範囲】
【請求項１】
第１のビット・ラインと、
前記第１のビット・ラインに接続され、少なくとも該第１のビット・ラインに流れる電流によって生成される磁界の向きに応じて磁化の向きが決定される強磁性体の層を含む記憶素子と、
第１のスイッチング素子と、
前記第１のビット・ラインとで前記記憶素子を挟み、該記憶素子と該第１のスイッチング素子とを接続する第１の配線構造体と、
前記第１の配線構造体に接続された第２の配線構造体と、
前記第１の配線構造体または前記第２の配線構造体をメモリセルの外部回路と接続するための第２のスイッチング素子と、
を含むメモリセル。
【請求項２】
前記第２のスイッチング素子が、隣り合うメモリセルの前記第１の配線構造体同士、前記第２の配線構造体同士、または該第１の配線構造体と該第２の配線構造体を接続する請求項１に記載のメモリセル。
【請求項３】
前記記憶素子がＭＴＪ（Magnetic Tunnel Junction）素子である請求項１または２に記載のメモリセル。
【請求項４】
前記第１の配線構造体、前記第２の配線構造体及び前記第２のスイッチング素子が第２のビット・ラインの一部である請求項１乃至３に記載のメモリセル。
【請求項５】
前記第１及び第２のスイッチング素子がそれぞれ第１及び第２のＭＯＳＦＥＴである請求項１乃至４に記載のメモリセル。
【請求項６】
メモリセル内において、第１のＭＯＳＦＥＴと第２のＭＯＳＦＥＴが絶縁領域で分離されている請求項５に記載のメモリセル。
【請求項７】
請求項４乃至６に記載のメモリセルと、
前記第１のビット・ラインまたは第２のビット・ラインに書き込み電流を流す書き込み回路と、
前記書き込み回路に接続され、前記第１のビット・ラインまたは第２のビット・ラインを選択するスイッチと、
を含む記憶回路ブロック。
【請求項８】
請求項４乃至６に記載のメモリセルを複数個含む記憶回路ブロックであって、
隣り合うメモリセルが前記第１のビット・ラインで接続され、且つ前記第２のスイッチング素子を介して接続されている記憶回路ブロック。
【請求項９】
ワード・ラインと、
第１のビット・ラインと、
複数の前記ワード・ラインと複数の前記第１のビット・ラインとがマトリックス状に配置され、その交叉部に配置された請求項４乃至６に記載のメモリセルと、を含む記憶回路ブロック。
【請求項１０】
前記第１のビット・ラインまたは第２のビット・ラインを選択するための第１のスイッチと、
前記第１のスイッチによって同一カラムアドレスに属する前記第１のビット・ライン同士、前記第２のビット・ライン同士、または該第１のビット・ラインと該第２のビット・ラインとが直列接続されて形成される電流経路と、
前記電流経路に書き込み電流を流すための書き込み回路と、
前記書き込み回路と対応して動作する回路と、
前記電流経路の一端と前記書き込み回路とを接続する第２のスイッチと、
前記電流経路の他端と前記書き込み回路と対応して動作する回路とを接続する第３のスイッチと、
を含む請求項９に記載の記憶回路ブロック。
【請求項１１】
前記書き込み回路に対応する回路がアースである請求項１０に記載の記憶回路ブロック。
【請求項１２】
前記第１のスイッチ、第２のスイッチ及び第３のスイッチがＭＯＳＦＥＴで構成される請求項１０または１１に記載の記憶回路ブロック。
【請求項１３】
前記第１のビット・ラインと前記第２のビット・ラインの両端または一端に接続された該第１のビット・ラインと第２のビット・ラインを選択するスイッチと、
該スイッチに接続された書き込み回路と、
を含む請求項８または９に記載の記憶回路ブロック。
【請求項１４】
第１のビット・ラインと、
少なくとも前記第１のビット・ラインに流れる電流によって生成される磁界の向きに応じて磁化の向きが決定される強磁性体の層を含み、該強磁性体の層の磁化の向きによって電気抵抗が変化する記憶素子と、
第１のスイッチング素子と、
前記第１のビット・ラインとで前記記憶素子を挟み、該記憶素子と該第１のスイッチング素子を接続する第１の配線構造体と、
前記第１の配線構造体に接続された第２の配線構造体と、
前記第１のスイッチング素子と並列に接続され、且つ前記第２の配線構造体に接続された第３のスイッチング素子と、
を設けたメモリセル。
【請求項１５】
前記記憶素子がＭＴＪ（Magnetic Tunnel Junction）素子である請求項１４に記載のメモリセル。
【請求項１６】
前記第１の配線構造体または前記第２の配線構造体をメモリセルの外部回路と接続するための第２のスイッチング素子を含む請求項１４または１５に記載のメモリセル。
【請求項１７】
隣り合うメモリセルの前記第１の配線構造体同士、前記第２の配線構造体同士、または該第１の配線構造体と第２の配線構造体を前記第２のスイッチング素子が接続する請求項１６に記載のメモリセル。
【請求項１８】
前記第１の配線構造体、前記第２の配線構造体及び前記第２のスイッチング素子が第２のビット・ラインの一部である請求項１６または１７に記載のメモリセル。
【請求項１９】
前記第１、及び第３のスイッチング素子がそれぞれ第１、及び第３のＭＯＳＦＥＴである請求項１４乃至１８に記載のメモリセル。
【請求項２０】
前記第２のスイッチング素子が第２のＭＯＳＦＥＴである請求項１６乃至１９に記載のメモリセル。
【請求項２１】
請求項１８乃至２０に記載のメモリセルと、
前記第１のビット・ラインまたは第２のビット・ラインに書き込み電流を流す書き込み回路と、
前記書き込み回路に接続され、前記第１のビット・ラインまたは第２のビット・ラインを選択するスイッチと、
を含む記憶回路ブロック。
【請求項２２】
請求項１６乃至２０に記載のメモリセルを複数個含む記憶回路ブロックであって、
隣り合うメモリセルが前記第１のビット・ラインで接続され、且つ前記第２のスイッチング素子を介して接続されている記憶回路ブロック。
【請求項２３】
ワード・ラインと、
第１のビット・ラインと、
複数の前記ワード・ラインと複数の前記第１のビット・ラインとがマトリックス状に配置され、その交叉部に配置された請求項１８乃至２０のメモリセルと、
を含む記憶回路ブロック。
【請求項２４】
前記第１のビット・ラインまたは第２のビット・ラインを選択するための第１のスイッチと、
前記第１のスイッチによって同一カラムアドレスに属する前記第１のビット・ライン同士、前記第２のビット・ライン同士、または該第１のビット・ラインと該第２のビット・ラインとが直列接続されて形成される電流経路と、
前記電流経路に書き込み電流を流すための書き込み回路と、
前記書き込み回路に対応して動作する回路と、
前記電流経路の一端と前記書き込み回路とを接続する第２のスイッチと、
前記電流経路の他端と前記書き込み回路と対応して動作する回路とを接続する第３のスイッチと、
を含む請求項２３に記載の記憶回路ブロック。
【請求項２５】
前記書き込み回路に対応する回路がアースである請求項２４に記載の記憶回路ブロック。
【請求項２６】
前記第１のスイッチ、第２のスイッチ及び第３のスイッチがＭＯＳＦＥＴで構成される請求項２４または２５に記載の記憶回路ブロック。
【請求項２７】
前記第１のビット・ラインと前記第２のビット・ラインの両端または一端に接続されたスイッチと、
該スイッチに接続された書き込み回路と、
を設けた請求項２２または２３に記載の記憶回路ブロック。
【請求項２８】
請求項１４乃至２０に記載のメモリセルと、
前記記憶素子に記憶されたデータを読み出すための読み出し回路と、
前記第１のビット・ラインと前記読み出し回路とを接続するビットスイッチと、を含む記憶回路ブロック。
【請求項２９】
縦横または一列に配置された複数個の請求項１４乃至２０に記載のメモリセルと、
前記記憶素子に記憶されたデータを読み出すための読み出し回路と、
前記第１のビット・ラインと前記読み出し回路とを接続するビットスイッチと、を含む記憶回路ブロック。
【請求項３０】
請求項１乃至６または請求項１８乃至２０に記載のメモリセルを含む記憶回路ブロックのデータの書き込み方法であって、
第１のビット・ラインまたは第２のビット・ラインを選択するステップと、
選択した前記第１のビット・ラインまたは前記第２のビット・ラインに書き込み電流を流すステップと、
を含むデータの書き込み方法。
【請求項３１】
前記選択するステップで、前記第２のビット・ラインが選択された場合、前記第２のスイッチング素子をオンにするステップを含む請求項３０に記載のデータの書き込み方法。
【請求項３２】
前記書き込み電流を流す向きを選択するステップを含む請求項３０または３１に記載のデータの書き込み方法。
【請求項３３】
複数のワード・ラインと複数の第１のビット・ラインとがマトリックス状に配置され、その交叉部において少なくとも第１のビット・ラインに流れる電流によって生成される磁界の向きに応じて磁化の向きが決定される強磁性体の層を含む記憶素子、第１のスイッチング素子、該ビット・ラインとで該記憶素子を挟み、該記憶素子と該第１のスイッチング素子を接続する第１の配線構造体、及び該第１の配線構造体に接続された第２の配線構造体を含んだメモリセルと、隣り合うメモリセルの前記第１の配線構造体同士、前記第２の配線構造体同士または該第１の配線構造体と第２の配線構造体を接続する第２のスイッチング素子と、該第１の配線構造体、第２の配線構造体及び第２のスイッチング素子で第２のビット・ラインを形成し、該第１のビット・ラインまたは第２のビット・ラインを選択し、同一カラムアドレスに属する該第１のビット・ライン同士、該第２のビット・ライン同士または該第１のビット・ラインと第２のビット・ラインとを直列接続する第１のスイッチと、前記第１のスイッチによって同一カラムアドレスに属する前記第１のビット・ライン同士、前記第２のビット・ライン同士、または該第１のビット・ラインと該第２のビット・ラインとが直列接続されて形成される電流経路と、前記電流経路に書き込み電流を流すための書き込み回路と、前記書き込み回路に対応して動作する回路と、前記電流経路の一端と前記書き込み回路とを接続する第２のスイッチと、前記電流経路の他端と前記書き込み回路と対応して動作する回路とを接続する第３のスイッチと、を含んだ記憶回路ブロックを使用したデータの書き込み方法において、
データを書き込むメモリセルを選択するステップと、
選択された前記メモリセルに記憶させるデータにしたがって、前記第２のスイッチを介して書き込み回路に接続される第１のビット・ラインまたは第２のビット・ラインを選択するステップと、
選択されたメモリセルに記憶させるデータにしたがって、書き込み電流を流す該第１のビット・ラインまたは第２のビット・ラインを前記第１のスイッチによって選択するステップと、
前記書き込み回路に対応する回路に接続される前記第１のビット・ラインまたは第２のビット・ラインを前記第３のスイッチによって選択するステップと、
直列接続された前記第１のビット・ラインまたは第２のビット・ラインに前記書き込み回路から書き込み電流を流すステップと、
を含むデータの書き込み方法。
【請求項３４】
前記第２のスイッチを介して書き込み回路に接続される第１のビット・ラインまたは第２のビット・ラインを選択するステップ、前記書き込み電流を流す該第１のビット・ラインまたは第２のビット・ラインを前記第１のスイッチによって選択するステップ、及び／または前記書き込み回路に対応する回路に接続される前記第１のビット・ラインまたは第２のビット・ラインを前記第３のスイッチによって選択するステップによって、前記第２のビット・ラインが選択された場合、前記第２のスイッチング素子をオンにするステップを含む請求項３３に記載のデータの書き込み方法。
【請求項３５】
前記書き込み電流の向きを選択するステップを含む請求項３３または３４に記載のデータの書き込み方法。
【請求項３６】
ワード・ライン、第１のビット・ライン、少なくとも第１のビット・ラインに流れる電流によって生成される磁界の向きに応じて磁化の向きが決定される強磁性体の層を含む記憶素子、第１のスイッチング素子、該ビット・ラインとで該記憶素子を挟み、該記憶素子と該第１のスイッチング素子を接続する第１の配線構造体、及び該第１の配線構造体に接続された第２の配線構造体を含んだ複数個のメモリセルと、隣り合うメモリセルの前記第１の配線構造体同士、前記第２の配線構造体同士または該第１の配線構造体と第２の配線構造体を接続する第２のスイッチング素子と、該第１の配線構造体、第２の配線構造体及び第２のスイッチング素子で第２のビット・ラインを形成し、該第１のビット・ラインと該第２のビット・ラインの両端または一端にスイッチを介して接続された書き込み回路と、を含んだ記憶回路ブロックを使用したデータの書き込み方法において、
データを書き込むメモリセルを選択するステップと、
選択された前記メモリセルに記憶させるデータにしたがって、書き込み電流を流す第１のビット・ラインまたは第２のビット・ラインを選択するステップと、
前記選択するステップによって選択された第１のビット・ラインまたは第２のビット・ラインに前記書き込み回路から書き込み電流を流すステップと、
を含むデータの書き込み方法。
【請求項３７】
前記書き込み電流を流す第１のビット・ラインまたは第２のビット・ラインを選択するステップにおいて、該第２のビット・ラインが選択された場合、前記第２のスイッチング素子をオンにする請求項３６に記載のデータの書き込み方法。
【請求項３８】
前記書き込み電流の向きを選択するステップを含む請求項３６または３７に記載のデータの書き込み方法。
【請求項３９】
請求項１４乃至２０に記載のメモリセルを使用したデータの読み出し方法であって、
前記第１のスイッチング素子と第３のスイッチング素子を同時にオンにするステップと、
前記第１のビット・ラインに読み出し電流を流して前記記憶素子に記憶されているデータの信号を取り出すステップと、
を含むデータの読み出し方法。
【請求項４０】
複数のワード・ラインと複数の第１のビット・ラインとがマトリックス状に配置され、その交叉部において少なくとも第１のビット・ラインに流れる電流によって生成される磁界の向きに応じて磁化の向きが決定される強磁性体の層を含み、該強磁性体の層の磁化の向きによって電気抵抗が変化する記憶素子と、第１のスイッチング素子と、該ビット・ラインとで該記憶素子を挟み、該記憶素子と該第１のスイッチング素子を接続する第１の配線構造体と、該第１の配線構造体に接続された第２の配線構造体と、第１のスイッチング素子と並列に接続され、第２の配線構造体に接続された第３のスイッチング素子と、を含んだメモリセルを有する記憶回路ブロックを使用したデータの読み出し方法において、
データの読み出しを行うメモリセルを選択するステップと、
選択された前記メモリセルの前記第１のスイッチング素子と第３のスイッチング素子のそれぞれを同時にオンにするステップと、
選択された前記メモリセルの前記第１のビット・ラインに読み出し電流を流して該記憶素子に記憶されたデータを読み出すステップと、
を含むデータの読み出し方法。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、データの書き込み時にビット・ラインに流す電流値の低減を図り、書き込み回路の設計の自由度を増大させるメモリセル、記憶回路ブロック及びデータの書き込み方法に関する。更に本発明は、データの読み出し時にスイッチング素子などの寄生抵抗を低減させるメモリセル、記憶回路ブロック及びデータの読み出し方法に関する。
【０００２】
【従来の技術】
１ＫビットのＭＲＡＭ（Magnetic Random Access Memory）チップと５１２ビットのＭＲＡＭチップに用いられ、今後も使用されると目される典型的な１Ｔ（Transistor）１ＭＴＪ（Magnetic Tunnel Junction）型のメモリセル６２を図５に示す。図中のＭＴＪ素子４０は、少なくとも３層の薄いフィルム（磁化の向きが固定された固定磁性層３８、トンネル電流を流すトンネルバリアー３６、磁界の向きによって磁化の向きを変える自由強磁性層３４の３層がこの順で重ね合わさっており、固定磁性層３８と自由強磁性層３４は逆の配置でも良い）から成るデータ不揮発性の記憶素子である。
【０００３】
ＭＴＪ素子４０に電気的に接続されたビット・ライン１６は、データの書き込み動作及び読み出し動作用として使用される。ＭＸ，Ｖ２，Ｍ２，Ｖ１，Ｍ１，ＣＡより成る第１の配線構造体１８を介して、ＭＴＪ素子４０の一方の磁性層（図５においては固定磁性層３８）とＭＯＳＦＥＴ２４の拡散領域ｎが、電気的に接続されている。Ｍ１，Ｍ２，Ｍ３，ＭＸは金属線層を示している。ＣＡ，Ｖ１及びＶ２は、絶縁層に穴（ビア・ホール）を開け、この穴に導電体を埋め込んだものである。
【０００４】
メモリセル６２は図６に示すようにマトリックス状に配置された書き込みワード・ライン１４とビット・ライン１６の交叉部に配置して、メモリセルアレイ６１を構成することができる。図６に明示されているビット・ライン１６、メモリセル６２、書き込み回路６４は、同一カラムアドレスの異なるデータビット（データ入出力線）に対応するものであり、従って、これらのビット・ライン１６には書き込み時に同時に電流が流れる。記憶回路ブロック６０は、通常、他のカラムアドレスに属するメモリセル６２、ビット・ライン１６なども含むが、書き込み対象でないカラムアドレスのビット・ライン１６には電流は流れない。なお、記憶回路ブロック６０は、読み出し動作時に使われるビットスイッチなども含むが、図６には示されていない。読み出し時には、通常、書き込み回路６４は、ビット・ライン１６とは電気的に切り離されるように制御される。
【０００５】
データの読み出し動作時に、ＭＯＳＦＥＴ２４のゲートである読み出しワード・ライン２８に電圧が印加され、ＭＯＳＦＥＴ２４がオンになる。ＭＯＳＦＥＴ２４がオンになると、ビット・ライン１６からアースまでの電流経路がＭＴＪ素子４０を介して形成される。ＭＴＪ素子４０の抵抗は、固定磁性層３８の磁化の向きに対する自由強磁性層３２の磁化の向きによって異なる。ＭＴＪ素子４０の抵抗値によってＭＴＪ素子４０を流れる電流の値が異なり、この電流あるいはそれを変換した電圧がＭＴＪ素子４０に記憶されたデータとして読み出される。
【０００６】
データの書き込み動作では、電流は書き込みワード・ライン１４とビット・ライン１６に流れる。書き込みワード・ライン１４とビット・ライン１６とに流れる電流（図６中IWL及びI）によって、それぞれ磁界が生じる。この２つの磁界は合成され、合成された磁界によって自由強磁性層３４の磁化の向きを決めることができる。このように、書き込み電流が流された書き込みワード・ライン１４とビット・ライン１６の交叉部にあるメモリセル６２が、書き込み動作で選択され、自由強磁性層３４の磁化の向きが決定される。図６に示すように自由強磁性層３４の磁化の向きは、ビット・ライン１６に流れる書き込み電流Ｉの向きによって異なっている。図中の矢印は自由強磁性層３４と固定磁気層３８の磁化の向きを示している。自由強磁性層３４と固定磁気層３８の磁化の向きが同一であれば、データは「０」であり、反対向きであれば「１」である。２次元の選択が必要ない場合には、書き込みワード・ライン１４は必要ない。
【０００７】
しかし、書き込みのための磁界を発生するのに大きな電流を流しており、ＭＲＡＭの大きな問題となっている。例えば上述の１ＫｂｉｔのＭＲＡＭは、１０ナノ秒のサイクルタイムと２．５Ｖの電源電圧で書き込み動作した場合、約４０ｍＷを消費する。言い換えれば、主に書き込みワード・ライン１４とビット・ライン１６のために平均１６ｍＡの電流が消費されることになる。
【０００８】
これに対し上記のＭＲＡＭが、上記の書き込み動作と同じ電圧条件とサイクルタイムで読み出し動作を行った場合、わずか５ｍＷしか必要としない。書き込み電流の実際の持続期間は２．５ナノ秒程度である。従って、書き込みワード・ライン１４及びビット・ライン１６に方形パルス状の電流を流したと仮定した場合、実際の書き込み電流は約６４ｍＡである。
【０００９】
読み出し動作では、ＭＴＪ素子４０の抵抗の違いが読み出し信号を生み出している。ＭＯＳＦＥＴ２４はＭＴＪ素子４０と直列に接続されているので、ＭＯＳＦＥＴ２４の寄生抵抗が読み出し信号を減少させることになる。ＭＯＳＦＥＴ２４がオン状態時のドレイン・ソース間の抵抗は、キロΩの程度であり、ＭＴＪ素子４０の抵抗と同程度である。実際には、ＭＴＪ素子４０の抵抗は、寄生抵抗をある程度考慮して、大きめに設計される。
【００１０】
上述したように、ＭＲＡＭではデータをメモリセル６２に書き込むための電流は、自由強磁性層３４の磁化を切り換えるための磁界を生成するためにかなり大きいものである。従って、ピーク電流は非常に大きくなり、ＭＲＡＭ内の回路を誤作動させる大きなノイズを発生させ得る。図６に示すようにＭＲＡＭに従来の書き込み回路６４を使用した構造が使用される場合は、ワード長がｎビットであれば、書き込み電流Ｉはｎ倍に増大し、この大きな電流で生成されたノイズは、書き込み動作時に誤動作を起こしやすく、ＭＲＡＭの書き込み動作そのものが極めて困難になる可能性がある。
【００１１】
また、上述したように、読み出し信号は、メモリセル６２内の選択用ＭＯＳＦＥＴ２４と第１の配線構造体１８及びＭＯＳＦＥＴ２４とアース間の配線の寄生抵抗のために減少する。
【００１２】
【発明が解決しようとする課題】
そこで本発明の目的は、データの書き込み時にビット・ラインに流す電流値の低減を図り、書き込み回路の設計の自由度を増すことを狙ったメモリセル、記憶回路ブロック及びデータの書き込み方法を提供することにある。更に本発明の目的は、データの読み出し時にスイッチング素子などの寄生抵抗を低減させるメモリセル、記憶回路ブロック及びデータの読み出し方法を提供することにある。
【００１３】
【課題を解決するための手段】
本発明のメモリセルの要旨は、第１のビット・ラインと、該第１のビット・ラインに接続され、少なくとも該第１のビット・ラインに流れる電流によって生成される磁界の向きに応じて磁化の向きが決定される強磁性体の層を含む記憶素子と、第１のスイッチング素子と、該第１のビット・ラインとで該記憶素子を挟み、該記憶素子と該第１のスイッチング素子とを接続する第１の配線構造体と、を含むメモリセルであって、前記第１の配線構造体に接続された第２の配線構造体と、メモリセルの外部回路とメモリセルとを接続するための第２のスイッチング素子と、を含む。第１の配線構造体と第２の配線構造体は、第２のスイッチング素子がオンのとき、第２のビット・ラインとして働く。外部回路は、他のメモリセルや書き込み電流を流す書き込み回路を含む。
【００１４】
他のメモリセルの要旨は、第１のビット・ラインと、少なくとも該第１のビット・ラインに流れる電流によって生成される磁界の向きに応じて磁化の向きが決定される強磁性体の層を含み、該強磁性体の層の磁化の向きによって電気抵抗が変化する記憶素子と、第１のスイッチング素子と、該ビット・ラインとで該記憶素子を挟み、該記憶素子と該第１のスイッチング素子を接続する第１の配線構造体と、を含むメモリセルであって、前記第１の配線構造体に接続された第２の配線構造体と、前記第１のスイッチング素子と並列になるように前記第２の配線構造体に接続された第３のスイッチング素子と、を含む。
【００１５】
本発明の記憶回路ブロックの要旨は、複数の上記メモリセルを含む記憶回路ブロックであって、複数のワード・ラインと複数の第１のビット・ラインとがマトリックス状に配置され、その交叉部に上記のメモリセルが配置される。特別な場合として、ワード・ラインまたは第１のビット・ラインが１本の場合を含む。即ち記憶回路ブロックは、１列に並んだメモリセルのワード・ライン同士または第１のビット・ライン同士を接続し、メモリセルを１次元配列にした場合と、ワード・ラインと第１のビット・ラインがマトリックス状になって、その交叉部にメモリセルを配置し、メモリセルを２次元配列にした場合がある。
【００１６】
上記のメモリセルが１個の場合、及び第１のビット・ラインが１本の場合の記憶回路ブロックは、第１のビット・ラインまたは第２のビット・ラインに書き込み電流を流す書き込み回路と、書き込み回路に接続され、第１のビット・ラインまたは第２のビット・ラインを選択するスイッチと、を含む。
【００１７】
メモリセルが２次元に配列された場合の記憶回路ブロックは、同一カラムアドレスに属し異なるデータビットに対応するビット・ライン（第１のビット・ラインと第２のビット・ライン）について、それぞれ選択されたメモリセルに書き込むデータに応じて、第１のビット・ラインまたは第２のビット・ラインを選択し、選択された第１のビット・ライン同士、第２のビット・ライン同士、または第１のビット・ラインと第２のビット・ラインを直列に接続する第１のスイッチと、ビット・ラインに電流を流す書き込み回路と、上記書き込み回路を直列接続されたビット・ラインの一端に接続する第２のスイッチと、上記書き込み回路に対応する回路と、その回路を直列接続されたビット・ラインの他端に接続する第３のスイッチと、を含む。
【００１８】
本発明のデータの書き込み方法の要旨は、上記のメモリセルを含んだ記憶回路ブロックのデータの書き込み方法であって、記憶するデータに従って、第１のビット・ラインまたは第２のビット・ラインを選択するステップと、選択された第１のビット・ラインまたは第２のビット・ラインに書き込み電流を流すステップと、を含むことにある。更に、ビット・ラインの書き込み電流の向きを決めるステップを含めても良い。ただし、使用するビット・ライン（第１のビット・ラインまたは第２のビット・ライン）とビット・ラインの書き込み電流の向きは一方を決めれば、他方は、書き込むべきデータによって自動的に決まる。ここで、第２のビット・ラインが選択された場合は、メモリセル内の第２のスイッチング素子はオンにする。
【００１９】
また、他の本発明のデータの書き込み方法の要旨は、複数のメモリセルを含んだ記憶回路ブロックにおけるデータの書き込み方法において、データを書き込むべきメモリセルを選択するステップと、選択されたメモリセルに記憶させるデータにしたがって、第２のスイッチを介して書き込み回路に接続される第１のビット・ラインまたは第２のビット・ラインを選択するステップと、選択されたメモリセルに記憶させるデータにしたがって、書き込み電流を流す第１のビット・ラインまたは第２のビット・ラインを第１のスイッチによって選択するステップと、書き込み回路に対応する回路に接続される第１のビット・ラインまたは第２のビット・ラインを第３のスイッチによって選択するステップと、直列接続された第１のビット・ラインまたは第２のビット・ラインに書き込み回路から書き込み電流を流すステップと、を含む。更に、ビット・ラインの書き込み電流の向きを決めるステップを含めても良い。ただし、使用するビット・ライン（第１のビット・ラインまたは第２のビット・ライン）とビット・ラインの書き込み電流の向きは一方を決めれば、他方は、書き込むべきデータによって自動的に決まる。ここで、第２のビット・ラインが選択された場合は、メモリセル内の第２のスイッチング素子はオンにする。
【００２０】
更に、他のデータの書き込み方法の要旨は、複数のメモリセルを含んだ記憶回路ブロックにおけるデータの書き込み方法において、データを書き込むべきメモリセルを選択するステップと、選択されたメモリセルに記憶させるデータにしたがって、書き込み電流を流す第１のビット・ラインまたは第２のビット・ラインを選択するステップと、選択するステップによって選択された第１のビット・ラインまたは第２のビット・ラインに書き込み回路から書き込み電流を流すステップと、を含む。更に、ビット・ラインの書き込み電流の向きを決めるステップを含めても良い。ただし、使用するビット・ライン（第１のビット・ラインまたは第２のビット・ライン）とビット・ラインの書き込み電流の向きは一方を決めれば、他方は、書き込むべきデータによって自動的に決まる。ここで、第２のビット・ラインが選択された場合は、メモリセル内の第２のスイッチング素子はオンにする。
【００２１】
データの読み出し方法の要旨は、上述したメモリセル内に第３のスイッチング素子を設けたメモリセルを用いたデータの読み出し方法であって、第１のスイッチング素子と第３のスイッチング素子を同時にオンにするステップと、第１のビット・ラインに読み出し電流を流して記憶素子に記憶されているデータの信号を読み出すステップと、を含む。
【００２２】
他のデータの読み出し方法の要旨は、複数のワード・ラインと複数の第１のビット・ラインとがマトリックス状に配置され、その交叉部に上記の第３のスイッチング素子を含んだメモリセルを有する記憶回路ブロックにおけるデータの読み出し方法において、データの読み出しを行うメモリセルを選択するステップと、選択された前記メモリセルの前記第１のスイッチング素子と第３のスイッチング素子のそれぞれを同時にオンにするステップと、選択された前記メモリセルの前記第１のビット・ラインに読み出し電流を流して該記憶素子に記憶されたデータを読み出すステップと、を含む。
【００２３】
【発明の実施の形態】
本発明のメモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法の実施の形態について図面を基に説明する。
【００２４】
図１に示すように、メモリセル１２は、第１のビット・ライン１６と、第１のビット・ライン１６に接続され、少なくとも第１のビット・ライン１６に流れる電流によって生成される磁界の向きに応じて磁化の向きが決定される強磁性体の層を含む記憶素子４０と、第１のスイッチング素子２４と、第１のビット・ライン１６とで記憶素子４０を挟む第１の配線構造体１８を含む。第１の配線構造体１８は、第１のスイッチング素子２４の一端に接続されている。
【００２５】
また、記憶素子４０は、ここではＭＴＪ素子４０を使用している。ＭＴＪ素子４０は、磁化の向きが固定された強磁性体の層である固定磁性層３８、トンネル電流を流す絶縁体の層であるトンネルバリアー３６、磁界の向きによって磁化の向きが変化する強磁性体の層である自由強磁性層３４よりなる。固定磁性層３８と自由強磁性層３４とは互いに逆の配置にしても良い。
【００２６】
本発明のメモリセル１２は、図１に示すように、ＭＴＪ素子４０と第１のスイッチング素子２４を接続するための第１の配線構造体１８を構成するＭＸ層の金属線を延長し、その延長部分である第２の配線構造体２０を設けている。言い換えると、第１の配線構造体１８とＭＴＪ素子４０との接合部付近において、第１の配線構造体１８に第２の配線構造体２０を接続している。
【００２７】
また、メモリセル１２は、メモリセル１２と外部回路とを接続する第２のスイッチング素子２６を設けている。外部回路が他のメモリセル１２の場合、第２のスイッチング素子は、隣り合うメモリセル１２の第１の配線構造体１８同士、第２の配線構造体同士または第１の配線構造体１８と第２の配線構造体２０を接続するために機能する。
【００２８】
本発明の実施形態では、第１のスイッチング素子２４及び第２のスイッチング素子２６はＭＯＳＦＥＴを使用している。ＭＯＳＦＥＴ以外のスイッチング素子を使用することも可能である。第１の配線構造体１８及び第２の配線構造体２０は、金属線層Ｍ１，Ｍ２，Ｍ３，ＭＸと、それを接続するＣＡ，Ｖ１，Ｖ２とで構成される。ＣＡ，Ｖ１及びＶ２は、絶縁層に穴を開け、この穴に導電体を埋め込んだものである。第１の配線構造体１８は第１のスイッチング素子２４のドレイン領域に接続される。以上よりメモリセル１２は複数の層が積層された構造である。
【００２９】
また、第３の配線構造体２２の両端は、それぞれ第１のスイッチング素子２４の他端（ＭＯＳＦＥＴを使用した場合、ソース領域）とアースに接続される。
【００３０】
１つのメモリセル１２内では、第１のスイッチング素子２４と第２のスイッチング素子２６は絶縁領域３２によって区切られている。第１および第２のスイッチング素子２４，２６がＭＯＳＦＥＴの場合、図中ＰＣはＭＯＳＦＥＴのゲートである。第１のスイッチング素子２４のゲートは、読み出しワード・ライン２８である。
【００３１】
第１のビット・ライン１６は、金属線層Ｍ３で構成される。図１の第１の配線構造体１８、第２の配線構造体２０及び第２のＭＯＳＦＥＴ２６で構成される電気経路を第２のビット・ラインとする。第１のビット・ライン１６はＭＴＪ素子４０の自由強磁性層３４に接続されている。第２のビット・ラインはＭＴＪ素子４０の固定磁性層３８に接続されている。なお、固定磁性層３８に第１のビット・ライン１６が接続され、自由強磁性層３４に第２のビット・ライン４４が接続されても良い。
【００３２】
書き込み電流がＭＸ層の金属線（第２のビット・ライン）に流れて生成される磁界は、第１のビット・ライン１６に流れる書き込み電流によって生成される磁界と同じくらいの磁界の強さである。第１のビット・ライン１６と第２のビット・ラインに流れる書き込み電流の向きが同じ場合、それぞれの書き込み電流によって、ＭＴＪ素子４０の位置に生成される磁界の向きは逆向きになる。従って、選択されたメモリセル１２に書き込まれるデータに基づいて、第１のビット・ライン１８または第２のビット・ラインの内の１本を選択的に使用できる。即ち、第１のビット・ライン１６と第２のビット・ラインを選択することによって、書き込み電流の向きを変えられるので、メモリセルアレイ１１や周辺回路の設計の自由度が増す。
【００３３】
メモリセル１２を用いて記憶回路ブロックを構成することができる。記憶回路ブロックの構成は、第１のビット・ライン１６または第２のビット・ラインに書き込み電流を流す書き込み回路と、この書き込み回路に接続され、第１のビット・ライン１６または第２のビット・ラインを選択するスイッチと、を含んで構成する。
【００３４】
１個のメモリセル１２を含んだ記憶回路ブロックのデータの書き込み法について説明する。メモリセル１２に書き込むデータの値に従って、書き込み電流を流す第１のビット・ライン１６または第２のビット・ラインを選択する。書き込みワード・ライン１４と選択されたビット・ラインに書き込み電流を流すことによって、それぞれに磁界が生じる。それぞれに生じた磁界が合成され、合成された磁界の向きによってＭＴＪ素子４０の自由強磁性層３４の磁化の向きが変えられる。このことによって、データの書き込みが終了する。
【００３５】
上記のビット・ラインの選択で第２のビット・ラインが選択された場合、第２のスイッチング素子２６をオンにする。また、ビット・ラインに流す書き込み電流の向きを決めた後、それに応じて適切なビット・ラインを選択することも可能である。
【００３６】
複数のメモリセル１２を含んだ記憶回路ブロックを構成することも可能である。図２に示すように本発明の記憶回路ブロック１０のメモリアレイ１１は、複数のワード・ライン（書き込みワード・ライン１４と読み出しワード・ライン２８）と複数のビット・ライン（第１のビット・ライン１６と第２のビット・ライン４４）とがマトリックス状に構成されている。その交叉部にメモリセル１２が配置されている。言い換えると、同じカラム・アドレスに属するメモリセル１２が第１のビット・ライン１６で接続され、且つ第２のスイッチング素子２６を介して接続されている。同じロウ・アドレスに属するメモリセル１２は、ワード・ラインによって接続されている。図中の矢印は、ＭＴＪ素子４０の自由強磁性層３４と固定磁性層３６の磁化の向きを示している。特別な場合として、ワード・ラインまたはビット・ラインが１本の場合でも良い。図２においては、同一カラムアドレスに属するビット・ラインとメモリセル１２のみ明示しているが、記憶回路ブロック１０は、他のカラムアドレスに属するメモリセル１２やビット・ライン１６を含んでも良い。
【００３７】
同一カラムアドレスに属する第１のビット・ライン１６同士、第２のビット・ライン４４同士、または第１のビット・ライン１６と第２のビット・ライン４４は、第１のスイッチ４２ｂ，４２ｃ，４２ｄによって互いに連続して直列接続される。直列接続された第１のビット・ライン１６と第２のビット・ライン４４によって電流経路が形成されている。第２のビット・ライン４４が選択された場合は、メモリセル内の第２のスイッチング素子はオンとなるように制御するが、ライトサイクルでは選択または非選択にかかわらず、メモリセル内の第２のスイッチング素子はオンにしても良い。ここで、第１のスイッチによって、互いに接続されるビット・ラインは、通常、同じカラムアドレスの異なるデータビット（データ入出力線）に対応するものである。
【００３８】
更に、上記で形成された電流経路は、一端が第２のスイッチ４２ａを介して書き込み回路４６に接続される。また、電流経路の他端は、第３のスイッチ４２ｅを介してアースなどの、書き込み回路４６と対応して動作する回路に接続される。
【００３９】
以上より、ｎビットのデータを書き込むために、選択されたビット・ライン（第１のビット・ライン１６または第２のビット・ライン４４）が接続され、書き込み回路４６からアースまで１本の電流経路が形成される。即ち、選択されたビット・ラインは、スイッチ４２ｂ，４２ｃ，４２ｄによって電気的に直列に接続される。スイッチ４２ａ，４２ｂ，４２ｃ，４２ｄ，４２ｅは、選択されたメモリセル１２に書き込まれるデータに基づいて制御される。選択されなかった未使用のビット・ラインはオープンのままである。
【００４０】
第１のスイッチ４２ｂ，４２ｃ，４２ｄ、第２のスイッチ４２ａ及び第３のスイッチ４２ｅは、ＭＯＳＦＥＴで構成できる。
【００４１】
記憶回路ブロック１０は、ＭＲＡＭ（Magnetic Random Access Memory）マクロ、ＭＲＡＭチップ及びロジックＬＳＩチップに使用可能である。
【００４２】
本発明の記憶回路ブロック１０を用いたデータの書き込み方法について説明する。データの書き込みを行うメモリセル１２を選択する。書き込み動作の際には、第１のビット・ライン１６または第２のビット・ライン４４の内の１本が、スイッチ４２ａ，４２ｂ，４２ｃ，４２ｄ，４２ｅによって選択される。この選択は、メモリセル１２に書き込まれるデータ値（「１」または「０」）に従って選択が行われ、データ値に合った磁界の向きを生成する書き込み電流を通過させる。なお、メモリセル１２の選択を行う際、書き込みワード・ライン１４の選択も行われ、選択されたビット・ラインに書き込み電流が流れると同時に、書き込みワード・ライン１４にも書き込み電流が流れる。選択されたビット・ラインと書き込みワード・ライン１４に流れる電流によって生成される合成磁界によって、メモリセル１２にデータが書き込まれる。
【００４３】
ビット・ラインを選択したときに第２のビット・ラインが選択された場合、当然、第２のスイッチング素子２６をオンにする。また、書き込み電流の向きを予め選択して、それに応じて適切なビット・ラインを選ぶことも可能である。
【００４４】
図２においては、中段の書き込みワード・ライン１４にIWLの書き込み電流が流され、このワード・ライン１４に付随するメモリセル１２が選択され、更に各スイッチ４２ａ，４２ｂ，４２ｃ，４２ｄ，４２ｅによってビット・ラインが選択されている。選択されたビット・ライン（第１のビット・ライン１６または第２のビット・ライン４４）とそのビット・ラインを流れる書き込み電流の向きによって、図２に示すように書き込まれるデータが異なっている。図２において、ビット・ラインに流れる書き込み電流が上方から下方に流れる場合、第１のビット・ライン１６に書き込み電流が流れると「１」がメモリセル１２に書き込まれ、第２のビット・ライン４４に書き込み電流が流れると「０」がメモリセル１２に書き込まれる。なお、第２のビット・ライン４４に書き込み電流を流す場合、第２のスイッチング素子２６をオンにする。書き込み電流が下方から上方に流れる場合、第１のビット・ライン１６にライト電流が流れると「０」がメモリセル１２に書き込まれ、第２のビット・ライン４４に書き込み電流が流れると「１」がメモリセル１２に書き込まれる。
【００４５】
以上のように書き込み電流Ｉが流れるビット・ラインによってＭＴＪ素子４０に書き込まれるデータが異なるのは、ＭＴＪ素子４０に対する第１のビット・ライン１６及び第２のビット・ライン４４の位置が、ＭＴＪ素子４０に対して正反対の位置にあり、ＭＴＪ素子４０に対して磁界の向きが、全く正反対になるからである。
【００４６】
図６に示した従来の記憶回路ブロック６０では各ビット・ライン１６に電流が流れるため、書き込むデータ長がｎビットであれば、全書き込み電流はｎ×Ｉであるが、本発明のＭＲＡＭ１０では第１のビット・ライン１６または第２のビット・ライン４４を選択して、選択されたビット・ラインが１本に接続されるため、書き込み電流は、従来の１／ｎにあたるＩに減少する。書き込み電流はパルス電流であるので、ノイズ・レベルも第１近似で１／ｎに減少する。
【００４７】
読み出し動作の際には、選択されたメモリセル１２の第１のスイッチング素子２４をオンにすることによって、第１の配線構造体１８が第１のスイッチング素子２４を介してアースに接続される。このとき第２のスイッチング素子２６はオフにし、隣接するメモリセル１２の第１の配線構造体１８同士、第２の配線構造体２０同士、または第１の配線構造体１８と第２の配線構造体２０は接続されない。また、従来と同様、各ビット・ラインがビットスイッチを介してセンスアンプなどの読み出し回路に接続される。このとき、ビット・ライン同士や書き込み回路をつなぐスイッチ４２ａ，４２ｂ，４２ｃ，４２ｄ，４２ｅは開放状態である。第１のスイッチング素子２４をオンにした状態で、第１のビット・ライン１８に電流を流してＭＴＪ素子４０に流れる電流か端子電圧を検出し、これからＭＴＪ素子４０に記憶されたデータが「０」であるか「１」であるか判定する。これは、ＭＴＪ素子４０の自由強磁性層３４と固定磁性層３８との磁化の相対的向きによって、ＭＴＪ素子４０の抵抗値が異なる性質を利用している。
【００４８】
本発明の記憶回路ブロック１０は、複数ビットのビット・ライン（第１のビット・ライン１６または第２のビット・ライン４４）を１本に接続し、データを書き込むことができる。従来の記憶回路ブロック６０のデータの書き込み方法と比較して、１本の書き込みワード・ライン１４にデータワード内のｎビットを付属させた場合、書き込み電流は１／ｎに減少する。書き込み電流はパルス電流である。パルス電流は、電流の変化（ｄＩ／ｄｔ）が大きく、ノイズが発生しやすい。従って、書き込み電流を減少することによって、ノイズ・レベルも書き込み電流の減少にほぼ比例して減少する。
【００４９】
書き込み電流が小さくなったことによって、電源回路をより小さくシンプルにすることができる。これは、製品の小型及び薄型化に有効である。また、メモリセル１２は必ずしも図２のように接続する必要はなく、選択されるビット・ラインと書き込み電流の向きを、設計者が選択することができるので、回路設計に融通性がある。
【００５０】
ＭＴＪ素子４０に保持されたデータを書き換えるために追加された第２のビット・ライン４４に流れる電流によって生成される磁界は、既存の第１のビット・ライン１６に流れる電流によって生成される磁界と同じくらいの強さである。第１のビット・ライン１６または第２のビット・ライン４４に流れる電流の向きによって磁界の向きが決まり、ＭＴＪ素子４０に書き込むデータが決定される。
【００５１】
図１に示したメモリセル１２の構造は、図３に示すように拡張することが容易である。図３でメモリセル５２中には、データ読み出し時に別の電流経路を形成する機構として、図１のメモリセル１２の絶縁領域３２部分の代わりに第３のスイッチング素子５４を設けている。第３のスイッチング素子５４は第１のスイッチング素子２４と並列、且つ第２の配線構造体２０に接続されている。この第３のスイッチング素子５４はＭＯＳＦＥＴを使用することができる。この場合のＭＯＳＦＥＴのゲート５６は、読み出しワード・ライン２８と共通の節点になっている。
【００５２】
図４に示すように、第１のスイッチング素子２４と第３のスイッチング素子５４は、それぞれのゲート２８，５６が接続されることによって、読み出しワード・ラインとして電気的に１本化された構成になっている。データの読み出し動作時に２つのスイッチング素子２４，５４をオンにすることによって、メモリセル５２内のスイッチング素子などによる寄生抵抗がほぼ半分に減少する。詳しく述べると、第１の配線構造体１８や第１のスイッチング素子２４からなる電流経路がＲの電気抵抗を有し、第２の配線構造体２０や第３のスイッチング素子５４からなる電流経路が同じＲの抵抗を有すると仮定すると、図４に示すように並列になっているので、合計の抵抗はR/2に減少する。ＭＴＪ素子４０が同じ抵抗Ｒを有し、各ＭＴＪ素子４０の抵抗の磁化の向きによる違いが△Ｒで表される場合、読み出し信号は△Ｒ／（２Ｒ）から、２△Ｒ／（３Ｒ）に、約３３％増加し、メモリセル５２からのデータ読み出しのノイズ耐性が増大する。この信号の増加をセンスアンプの簡単化や読み出しの高速化に利用することができる。
【００５３】
１個のメモリセル５２を含んだ記憶回路ブロックを構成することができる。その記憶回路ブロックは、第１のビット・ライン１６または第２のビット・ラインに書き込み電流を流す書き込み回路と、書き込み回路に接続されて、第１のビット・ライン１６または第２のビット・ラインを選択するスイッチと、を含む。また、第１のビット・ライン１６は、ビットスイッチを介してセンスアンプなどの読み出し回路に接続されるように構成される。
【００５４】
メモリセル５２を含む記憶回路ブロックのデータの読み出し方法について説明する。第１のスイッチング素子２４と第３のスイッチング素子５４を同時にオンにする。このことによって、第１のビット・ライン１６からアースまでの電気経路が形成される。更に、第１のビット・ライン１６に読み出し電流を流すことによって、読み出し回路でＭＴＪ素子４０に記憶されているデータの信号を読み出すことができる。
【００５５】
メモリセル５２を含む記憶回路ブロックのデータの書き込み方法は、図１のメモリセル１２と同様である。
【００５６】
更に、メモリセル５２は、図２の記憶回路ブロック１０のメモリセル１２と代えることができる。図２と同様に、特別な場合として、ワード・ラインまたはビット・ラインが１本の場合でも良い。また、第１のビット・ライン１６は、ビットスイッチを介してセンスアンプなどの読み出し回路に接続されるように構成される。
【００５７】
複数のメモリセル５２を含む記憶回路ブロックのデータの読み出し方法について説明する。基本的には、図２の記憶回路ブロック１０での読み出し動作と同じであるが、異なるのは、データの読み出しをおこうメモリセル５２を選択した後、そのメモリセル５２の第１のスイッチング素子２４と同時に第３のスイッチング素子５４をオンにする。図４に示すように第１のスイッチング素子２４と第３のスイッチング素子５４が並列に接続されているため、ＭＴＪ素子４０からアースまでの電流経路は２本形成され、２本の電流経路が並列になっている。
【００５８】
ＭＴＪ素子４０からアースまでの電流経路は２本形成され、２本の電流経路が並列になったことによって、メモリセル５２内のスイッチング素子などによる寄生抵抗が半分に減少している。上記に示したように、データ読み出しのノイズ耐性が増大し、この信号の増加をセンスアンプの簡単化や読み出しの高速化に利用することができる。
【００５９】
また、メモリセル５２にデータを書き込む操作は、第１のスイッチング素子２４と第３のスイッチング素子５４をオフにすることによって、図２に示した記憶回路ブロック１０と同じになり、図１に示したメモリセル１２を使用した場合と同様の動作が可能になっている。ＭＴＪ素子４０に比べてＭＯＳＦＥＴの占有面積は小さいので、ＭＯＳＦＥＴ５４を追加することによる面積の増加は小さい。
【００６０】
メモリセル５２の第２のスイッチング素子２６を絶縁領域にかえてリード時の寄生抵抗低下の効果のみを得ることも可能である。
【００６１】
上記に示したメモリセルの構造、記憶回路ブロック、データの読み出し方法及び書き込み方法の概念は、記憶素子にＧＭＲ（Giant Magnetoresistive）素子を使用したＭＲＡＭのメモリセルを始めとする他のＭＲＡＭに適用され得る。
【００６２】
図１や図３で示したメモリセルは、図２のような２次元配列のメモリセルアレイとして使用するだけでなく、メモリセルを１次元に配列し、ロジックＬＳＩの１次元配列の記憶回路ブロック、例えば８ビットのレジスタなどに使用することができる。
【００６３】
図２に示すように第１のビット・ライン１６または第２のビット・ライン４４をスイッチ４２ａ，４２ｂ，４２ｃ，４２ｄ，４２ｅを介して接続して電流経路を形成せずに、第１のビット・ライン１６と第２のビット・ライン４４の両端または一端に、第１のビット・ライン１６または第２のビット・ライン４４を選択するスイッチを介して書き込み回路４６を設けることが可能である。図１のメモリセル１２を図３のメモリセル５２に置き換えた場合も同様である。一端に書き込み回路を設けた場合、他端にそれと対応する回路を接続する。最も簡単な場合は、アースに接続することになる。
【００６４】
データの書き込み方法について説明する。データを書き込むメモリセルを選択する。選択されたメモリセル１２，５２へ書き込むデータに従って、第１のビット・ライン１６または第２のビット・ライン４４を選択する。選択されたビット・ラインに書き込み電流を流すことによって、メモリセル１２，５２にデータを書き込む。なお、メモリセル１２，５２を選択したことによって、書き込み電流を流す書き込みワード・ライン１４も選択し、ビット・ラインに書き込み電流を流すと同時に、書き込みワード・ライン１４にも書き込み電流を流す。当然、第２のビット・ライン４４が選択された場合、第２のスイッチング素子２６をオンにする。また、書き込み電流を流す向きを先ず選択し、それに応じて第１のビット・ライン１６か第２のビット・ライン４４を選択することも可能である。
【００６５】
この時、電流の向きの選択の幅が広がるので、書き込みに関わる回路の設計の自由度が大きくなり、それによって、チップ面積を小さくできる可能性が開ける。また、メモリセルを上下に重ねた場合などに、干渉の起こりにくい方のビット・ラインを選択できるなどの利点が生まれる。
【００６６】
以上、本発明のメモリセル、記憶回路ブロック、データの書き込み方法及びデータの読み出し方法について説明したが、本発明はこれらに限定されるものではない。本発明はその趣旨を逸脱しない範囲で当業者の知識に基づき種々なる改良，修正，変形を加えた態様で実施できるものである。
【００６７】
【発明の効果】
本発明によると、複数のメモリセルに同時にデータを書き込む際に、第１のビット・ラインと第２のビット・ラインを直列に接続することができるため、書き込み電流を従来のメモリセルと比較して低減することができた。従って、ノイズが減り、また、電流駆動回路を小型化できる。ノイズが減ることにより回路動作が安定になる。
【００６８】
第１のビット・ラインと第２のビット・ラインのいずれかを選択することにより、書き込み電流の向きを選択することができるので、書き込み回路の設計や配置の自由度が増す。
【００６９】
また、第１のスイッチング素子と並列に第３のスイッチング素子を設けた場合、読み出し動作時にメモリセル内のスイッチング素子などによる寄生抵抗を削減することが可能である。
【図面の簡単な説明】
【図１】本発明のメモリセルの側面断面図である。
【図２】本発明の記憶回路ブロックの書き込みにかかわる回路構成を示す図である。
【図３】本発明の他のメモリセルの側面断面図である。
【図４】図３中のメモリセルの読み出し時の等価回路である。
【図５】従来のメモリセルの側面断面図である。
【図６】従来の記憶回路ブロックの書き込みにかかわる回路構成を示す図である。
【符号の説明】
１０，６０：記憶回路ブロック
１１，６１：メモリセルアレイ
１２，５２，６２：メモリセル
１４：書き込みワード・ライン
１６：第１のビット・ライン
１８：第１の配線構造体
２０：第２の配線構造体
２２：第３の配線構造体
２４：第１のスイッチング素子（第１のＭＯＳＦＥＴ）
２６：第２のスイッチング素子（第２のＭＯＳＦＥＴ）
２８：読み出しワード・ライン
３０，５６：ゲート
３２：絶縁領域
３４：自由強磁性層
３６：トンネルバリアー
３８：固定磁性層
４０：記憶素子（ＭＴＪ素子）
４２ａ：第２のスイッチ
４２ｃ，４２ｄ，４２ｂ：第１のスイッチ
４２ｅ：第３のスイッチ
４４：第２のビット・ライン
４６，６４：書き込み回路
５４：第３のスイッチング素子（第３のＭＯＳＦＥＴ）
【図１】
0003844117.tif 000002
【図２】
0003844117.tif 000003
【図３】
0003844117.tif 000004
【図４】
0003844117.tif 000005
【図５】
0003844117.tif 000006
【図６】
0003844117.tif 000007