(57)【特許請求の範囲】
【請求項１】
遊技機の遊技の進行を制御する遊技制御装置から送信される表示情報を受信して、この表示情報に基づいて画像表示装置に描画を行う遊技機の表示制御装置において、
前記表示制御装置は、
前記画像表示装置に図柄を描画するＶＤＰと、
前記ＶＤＰによる表示制御を管理するＣＰＵとを備え、
前記遊技制御装置から前記表示制御装置への表示情報を送信する通信割り込み時間を、前記ＶＤＰが前記画像表示装置の描画基点から終点まで描画を行う描画時間よりも短く設定し、
前記ＣＰＵは、描画の開始を前記通信割り込みに同期した信号で行い、該通信割り込みができない際には、前記ＶＤＰの垂直同期信号と同期した割り込み信号と同期させて描画を開始することを特徴とする遊技機の表示制御装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、遊技機に設置される画像表示装置の制御を行う表示制御装置の改良に関する。
【０００２】
【従来の技術】
一般に、パチンコ遊技機は、遊技盤に設けられた各種の遊技装置（いわゆる役物）を制御する役物制御装置（遊技制御装置）と、この役物制御装置からの指令にしたがって、遊技盤上に設置された画像表示装置への表示画像を制御する表示制御装置を備えている。
【０００３】
この場合、表示制御装置のＣＰＵは、役物制御装置からの割り込み信号（通信割り込み信号）を受けて、画像表示装置に表示すべき表示情報の読み込みを行うとともに、画像表示装置に図柄等を描画するＶＤＰ（ビデオ・ディスプレイ・プロセッサ）からの垂直同期信号に同期した割り込み信号（Ｖ＿ＳＹＮＣ割り込み信号）を受けて、ＶＤＰへの画像データの転送を行っている。
【０００４】
この場合、図８に示すように、通信割り込みの割り込み時間（割り込みから次の割り込みの時間）は、例えば２．０８５ｍｓｅｃ＊８＝１６．６８ｍｓｅｃに設定され、これは、例えば１／６０＝１６．６６７ｍｓｅｃに設定されるＶ＿ＳＹＮＣ割り込みの割り込み時間よりも、長い時間とされている。
【０００５】
また、通信割り込みとＶ＿ＳＹＮＣ割り込みとでは、割り込みレベルが違えてあり、通信割り込みがＶ＿ＳＹＮＣ割り込みよりも優先して処理されるようになっている。
【０００６】
【発明が解決しようとする課題】
ところで、このように、通信割り込みの割り込み時間を、Ｖ＿ＳＹＮＣ割り込みの割り込み時間よりも長く設定すると、通信割り込みによる表示情報の読み込みと、Ｖ＿ＳＹＮＣ割り込みによる画像データの転送が進むうちに、表示情報の読み込みが画像データの転送に追いつかなくなってしまうが、この場合でも、通信割り込みがＶ＿ＳＹＮＣ割り込みよりも優先される結果、ＶＤＰには更新された画像データの転送がなされず、画像表示装置にはＶＤＰにより前回表示したのと同一の画像データによる描画がなされることとなり、このような同一画面の２回続けての描画は、画像の流れのスムーズな連続性を阻害し、画像を見ている者に違和感を与えてしまう。
【０００７】
これに対して、役物制御装置からの通信割り込み時間を、Ｖ＿ＳＹＮＣ割り込み時間よりも短く設定しておき、ＶＤＰによる描画の開始を通信割り込みのタイミングに同期させて行うようにすれば、更新されない同一画面が続けて描画されることは防止できる。
【０００８】
しかしながら、この場合には、ノイズ等により役物制御装置から表示制御装置ヘの通信が阻害され、表示制御装置が通信割り込み信号を受信できなくなることがあり、この場合には、表示制御装置のＣＰＵは、ＶＤＰに対する垂直同期信号のクリア信号の出力および画像データの転送のタイミングを無くしてしまう。
【０００９】
このため、ＶＤＰは画面の更新ができなくなってしまい、この瞬間に、画像表示装置の画像に乱れを生じてしまう。
【００１０】
本発明は、このような問題点に着目してなされたもので、常に更新された画像データに基づいて画像表示装置に描画を行い得る表示制御装置において、ノイズの発生等があっても画像の停止が生じないものを提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、遊技機の遊技の進行を制御する遊技制御装置から送信される表示情報を受信して、この表示情報に基づいて画像表示装置に描画する遊技機の表示制御装置において、前記表示制御装置は、前記画像表示装置に図柄を描画するＶＤＰと、前記ＶＤＰによる表示制御を管理するＣＰＵとを備え、前記遊技制御装置から前記表示制御装置への表示情報を送信する通信割り込み時間を、前記ＶＤＰが前記画像表示装置の描画基点から終点まで描画を行う描画時間よりも短く設定し、前記ＣＰＵは、描画の開始を前記通信割り込みに同期した信号で行い、該通信割り込みができない際には、前記ＶＤＰの垂直同期信号と同期した割り込み信号と同期させて描画を開始するようにした。
【００１４】
本発明では、表示制御装置は、遊技制御装置から送信される表示情報にしたがって、画像表示装置の描画起点から終点まで描画を行うが、この遊技制御装置から表示制御装置への表示情報を送信する通信割り込み時間を、ＶＤＰが画像表示装置の描画基点から終点まで描画する描画時間よりも短く設定し、ＣＰＵは、この描画の開始を前記通信割り込みに同期した信号で行い、該通信割り込みができない際には、ＶＤＰの垂直同期信号と同期した割り込み信号と同期させて描画を開始するようになっている。
したがって、表示情報の通信割り込みに同期した信号に同期して表示制御装置が描画を行うときには、遊技制御装置から送信された表示情報は常に新しい表示情報へと更新されており、表示制御装置は２回続けて更新されていない同一の表示情報に基づく描画を行うことはなく、画像表示装置への画像には常にスムーズな流れが確保される。
【００１５】
一方、ノイズ等の影響で役物制御装置からの表示情報を送信する通信割り込みが表示情報制御装置に到達しなかったときには、表示制御装置は、ノイズ等の影響を受けにくい表示制御装置の内部での垂直同期信号に同期した割り込み信号に同期して、その時点で送信されている表示情報にしたがった描画を行うので、この場合にも、表示制御装置による描画は途絶えることなく連続して行われる。
【００１７】
【発明の実施の形態】
以下、添付図面に基づいて、本発明の実施の形態について説明する。
【００１８】
図１に示すように、遊技盤１のほぼ中央には画像表示装置２が設置される。この画像表示装置２は、例えばＣＲＴ、ＬＣＤ等から構成されるものであり（本実施形態では後述するようにＬＣＤを用いた）、その画面に、遊技の進行状況に対応した種々の図柄等が描画されるようになっている。
【００１９】
画像表示装置２の下方には変動入賞装置３が配設され、そのすぐ上方には始動口４が、下方にはアウト口５が、それぞれ配設される。また、一般入賞口として、画像表示装置２の上方には天入賞口６が、画像表示装置３の左右には袖入賞口７ａ、７ｂ、７ｃ、７ｄが、それぞれ配設される。
【００２０】
遊技は、打球発射装置から遊技球を、各一般入賞口、始動口４、および変動入賞装置３へ向けて、ガイドレール８に沿って発射することにより進行するが、このとき、各一般入賞口、始動口４、および変動入賞装置３への遊技球の入賞状況にしたがって、遊技盤１の裏面に設けられた図示されない役物制御装置（遊技制御装置）により、変動入賞装置３や各種装飾ランプ等の動作が制御されるようになっている。
【００２１】
さらに、同じく遊技盤１の裏面には、図示されない表示制御装置が役物制御装置とは別体で設けられており、これは、役物制御装置からの指示（通信割り込み）に基づいて、画像表示装置２に所定の図柄等を表示するようになっている。
【００２２】
図２は、役物制御装置１０と表示制御装置１１とＬＣＤ（画像表示装置）１２との接続を示すブロック構成図である。
【００２３】
図示されるように、表示制御装置１１は、その内部に、ＬＣＤ１２に図柄等を描画する描画手段であるＶＤＰ（ビデオ・ディスプレイ・プロセッサ）２２と、このＶＤＰ２２による表示制御を管理するＣＰＵ（演算処理装置）２１とを備えている。
【００２４】
ＣＰＵ２１は、役物制御装置１０からインターフェイス２３を介して通信割り込み信号を受けて、役物制御装置１０から転送される表示情報の読み込みを開始し、画像データを表示制御装置１１内のＲＡＭ２４内に記憶する。なお、この通信割り込みは、後述するとおり、役物制御装置の所定の１サイクルの処理が終了するごとのタイミングで行われるものである。
【００２５】
一方、ＶＤＰ２２からＬＣＤ１２へは、図３に示すように、Ｖ＿ＳＹＮＣ信号（垂直同期信号）３２およびＨ＿ＳＹＮＣ信号（水平同期信号）３３が出力される。これにより、Ｖ＿ＳＹＮＣ信号３２に同期したタイミングで、長方形のＬＣＤ画面（走査領域）の左上隅の描画起点から水平走査が開始され、ＶＤＰ２２は、ＬＣＤ画面３１の各番地に、ＲＡＭ２４から転送された画像データに基づいて描画して行くこととなる。
【００２６】
さらに、この画面３１の左端から右端に至る水平走査を順次一定間隔づつ垂直方向にずらした垂直走査が、Ｈ＿ＳＹＮＣ信号３３に同期したタイミングで組み合わせて行われ、ＬＣＤ画面３１の１画面全体の走査が行われるようになっている。
【００２７】
なお、この場合、実際に図柄等の表示が行われる視認表示領域３４の前後には、図柄等の表示が行われない領域であるブランキング期間（帰線消去期間）３５が設けられる。
【００２８】
また、このＶ＿ＳＹＮＣ信号の発信のタイミングで、ＶＤＰ２２からＣＰＵ２１へとＶ＿ＳＹＮＣ割り込み（垂直同期割り込み）が行われるようになっている。
【００２９】
図４に示すように、役物制御装置１０からの通信割り込みの割り込み時間ｘ（例えば１６．６６５ｍｓｅｃ）は、ＶＤＰ２２が本来備えているＶ＿ＳＹＮＣ割り込みの割り込み時間ｙ、すなわち１画面の描画起点から終点までの時間（例えば１６、６６７ｍｓｅｃ＝１／６０ｍｓｅｃ）よりも短く設定される。また、この役物制御装置１０からの通信割り込みのタイミングで、ＶＤＰ２２の垂直同期信号のクリアおよびＶＤＰ２２への画像データの転送を行うようになっている。
【００３０】
ところでこの場合、表示制御装置１１とは別体で設けられた役物制御装置１０からの通信は、この通信を行う回線の周囲に発生するノイズ（例えば多数の遊技球から発生する電磁波等）によって阻害されることがあり、このため、表示制御装置１１のＣＰＵ２１は、所定の通信割り込み時間ごとの通信割り込み信号を受信できないことがある。
【００３１】
そこで、本発明では、ＶＤＰ２２への画像データの転送等を同期させる信号としてＶ＿ＳＹＮＣ割り込み信号も有効としておき、上述のように通信割り込みが無かった場合には、図４に想像線で示すＶＤＰ２２からのＶ＿ＳＹＮＣ割り込み信号の受信のタイミングで、ＶＤＰ２２の垂直同期信号のクリアおよびＶＤＰ２２への画像データの転送を行うようにしている。
【００３２】
このように、本発明では、ＶＤＰ２２が本来備えた１画面の描画起点から終点までの時間（Ｖ＿ＳＹＮＣ割り込みの割り込み時間ｙ）よりも、ＣＰＵ２１のデータ読み込みの時間（通信割り込み信号の割り込み時間ｘ）の方が短く、かつこの通信割り込みのタイミングで垂直同期信号のクリア、すなわちＬＣＤ画面の次の画面の描画への移行がなされるので、常にＶＤＰ２２による描画より先にＲＡＭ２４内の画像データの書き換えがなされることとなる。
【００３３】
したがって、ＶＤＰ２２へと転送される画像データは、常に１回前のサイクルで役物制御装置１０からＲＡＭ２４へと読み込まれたものとなり、ＲＡＭ２４に書き込まれた同一の画像データがＶＤＰ２２に２回続けて転送されて、ＬＣＤ画面に２回続けて同一画面の描画がなされることはないので、ＬＣＤ画面の画像の流れをスムーズなものに保つことができる。
【００３４】
なお、この場合、ＬＣＤ画面３１の１画面全体の描画が終了する前に、画面が次の描画へと更新されてしまうが、この更新の時点では、走査は視認表示領域後のブランキング期間内まで達しているので、表示画像に問題が生じることはない。
【００３５】
さらに、本発明では、役物制御装置１０から表示制御装置１１のＣＰＵ２１に通信割り込み信号が到達しなかった場合には、表示制御装置１１のＣＰＵ２１は、ＶＤＰ２２からのＶ＿ＳＹＮＣ割り込み信号の受信のタイミングで、ＶＤＰ２２の垂直同期信号のクリアおよびＶＤＰ２２への画像データの転送を行うので、この場合でも、ＬＣＤ画面３１から画像表示が途絶えてしまうことは無く、ＶＤＰ２２は、ＣＰＵ２１が前回の通信割り込みで受け取った画像データにしたがった画像を描画することができる。
【００３６】
つぎに、図５〜図７のフローチャートにしたがって、本発明の制御手順について説明する。
【００３７】
図５は、役物制御装置１０による役物制御を示すフローチャートである。
【００３８】
これに示すように、役物制御装置１０はステップ１で所定の役物制御の処理を行った後、ステップ２で表示制御装置１１のＣＰＵ２１に通信割り込み（ＩＮＴ）信号を送信するループを繰り返す。
【００３９】
図６は、表示制御装置１１のＶＤＰ２２が行う表示制御のフローチャートである。
【００４０】
これでは、まずステップ１１において初期設定処理を行った後、ステップ１２において、ＲＡＭ２４内の画像作成フラグの有無を判定する。
【００４１】
このステップ１２において画像作成フラグ有りと判定されたならば、ステップ１３に進み、画像作成フラグをクリアする。
【００４２】
その後、ステップ１４においてモード別分岐処理を、ステップ１５において画面表示クリア処理を、ステップ１６においてスプライト処理を、順次行い、再び、ステップ１２の画像作成フラグの有無の判定に戻るループを繰り返す。
【００４３】
一方、ステップ１２において画像作成フラグ無しと判定されたならば、再びステップ１２の画像作成フラグの有無の確認を、画像作成フラグ有りと判定されるまで行うこととなる。
【００４４】
図７は、表示制御装置１１のＣＰＵ２１における割り込み処理の手順を示すフローチャートである。
【００４５】
これでは、まずステップ２１において、ＶＤＰ２２からのＶ＿ＳＹＮＣ割り込みの有無が判定される。
【００４６】
このステップ２１において、Ｖ＿ＳＹＮＣ割り込みと判定されたならば、ステップ２２に進み、ＶＤＰ２２への画像データの転送を行い、さらに、ステップ２７に進んで、画像作成フラグのセットを行って、割り込み処理のルーチンを終了する。
【００４７】
一方、ステップ２１において、Ｖ＿ＳＹＮＣ割り込みがないと判定されたならば、ステップ２３に進み、通信割り込みの有無が判定される。
【００４８】
このステップ２３において、通信割り込みと判定されたならば、ステップ２４に進んで、Ｖ＿ＳＹＮＣ信号およびＨ＿ＳＹＮＣ信号をクリアする。
【００４９】
その後、ステップ２５において画像データの転送を、ステップ２６において受信処理を行った後、ステップ２７に進んで、画像作成フラグのセットをして、割り込み処理のルーチンを終了する。
【００５０】
一方、ステップ２３において通信割り込みがないと判定されたならば、そのまま、割り込み処理のルーチンを終了する。
【００５１】
なお、本発明では、通信割り込みの割り込み時間はＶ＿ＳＹＮＣ割り込みの割り込み時間よりも短く、また通信割り込みのタイミングでＶ＿ＳＹＮＣ信号のクリア（ステップ２４）がなされるため、この図７のフローチャートにおいて、実際にはノイズ等の影響で通信割り込みが行われなかった場合以外では、ステップ２１でＶ＿ＳＹＮＣ割り込みと判定されてステップ２２に進むことはなく、常にステップ２３側に制御が進行することになる。
【００５２】
一方、ノイズ等の影響で通信割り込みが中断した場合には、Ｖ＿ＳＹＮＣ割り込みが行われるので、これが有効となり、ステップ２２において画像データの転送が行われることとなる。なお、このときＶＤＰ２２は、当然に自らＶ＿ＳＹＮＣ信号およびＨ＿ＳＹＮＣ信号のクリアを行う。
【００５３】
つぎに全体の作用を説明する。
【００５４】
遊技の進行状態にしたがって、役物制御装置（遊技制御装置）１０は、変動入賞装置３や各種装飾ランプ等の動作を制御するとともに、この１サイクルの処理時間に対応した所定の通信割り込み時間（例えば１６．６６５ｍｓｅｃ）で、画像表示装置２（ＬＣＤ１２）の画像を制御する表示制御装置１０のＣＰＵ２１へと通信割り込みを行い、ＲＡＭ２４へと所定の画像データを入力する。
【００５５】
一方、この表示制御装置１０のＣＰＵ２１は、画像表示装置２へ描画を行うＶＤＰ２２からも、所定のＶ＿ＳＹＮＣ割り込み時間（例えば１６、６６７ｍｓｅｃ＝１／６０ｍｓｅｃ）で、Ｖ＿ＳＹＮＣ割り込みを受けている。
【００５６】
ところでこの場合、本発明では、Ｖ＿ＳＹＮＣ割り込み時間よりも通信割り込み時間を短く設定しており、かつ通信割り込みのタイミングでＶ＿ＳＹＮＣ信号をクリアするとともに、ＶＤＰ２２への画像データの転送を行うようになっている。
【００５７】
このため、画像表示装置２は、常に、Ｖ＿ＳＹＮＣ割り込み時間すなわち描画起点から終点に走査が至る時間より短い通信割り込みのタイミングで次の画面に切り換えられることとなり、結局、画像表示装置２の画面には、常に更新された画像データの画像が表示され続け、２画面続けて同一の画像データによる画像が表示されることはないので、画像の流れを常にスムーズに保ち続けることが可能となる。
【００５８】
さらに、ノイズ等の影響により役物制御装置１０からの通信割り込みが阻害され、ＣＰＵ２１が通信割り込み信号を受信できなかったときには、図４に想像線で示すＶＤＰ２２からのＶ＿ＳＹＮＣ割り込み信号が有効となり、このＶ＿ＳＹＮＣ割り込みのタイミングでＶＤＰ２２の垂直同期信号のクリアおよびＶＤＰ２２への画像データの転送が行われる。
【００５９】
このため、ＶＤＰ２２は、通信割り込みが無い場合でも、画像表示装置２の画面に前回の通信割り込みで読み込まれた画像データにしたがった描画を行うので、画面表示が一瞬停止してしまうことはなく、画像の流れの連続性が確保できる。
【００６０】
なお、この場合、ＶＤＰ２２からＣＰＵ２１ヘのＶ＿ＳＹＮＣ割り込みは、表示制御装置１１の内部で行われるものであり、ノイズ等の影響を受けにくく、Ｖ＿ＳＹＮＣ割り込みが阻害される可能性は低いので、ＣＰＵ２１が、ＶＤＰ２２の垂直同期信号のクリアおよびＶＤＰ２２への画像データの転送のタイミングを全く無くしてしまうことはない。
【００６２】
本発明によれば、表示制御装置は、遊技制御装置から送信される表示情報にしたがって、画像表示装置の描画起点から終点まで描画を行うが、この遊技制御装置から表示制御装置への表示情報を送信する通信割り込み時間を、ＶＤＰが画像表示装置の描画基点から終点まで描画を行う描画時間よりも短く設定し、ＣＰＵは、この描画の開始を前記通信割り込みに同期した信号で行い、該通信割り込みができない際には、ＶＤＰの垂直同期信号と同期した割り込み信号と同期して新たな画面の描画を開始するようになっているので、表示制御装置が描画を行うときには、遊技制御装置から送信された表示情報は常に新しい表示情報へと更新されており、表示制御装置は２回続けて更新されていない同一の表示情報に基づく描画を行うことはなく、画像表示装置の画像には常にスムーズな流れが確保される。
【００６３】
一方、ノイズ等の影響で役物制御装置からの表示情報を送信する通信割り込みが表示情報制御装置に到達しなかったときには、表示制御装置は、ノイズ等の影響を受けにくい表示制御装置の内部での垂直同期信号に同期した割り込み信号に同期して、その時点で送信されている表示情報にしたがった描画を行うので、この場合にも、表示制御装置による描画は途絶えることなく連続して行われる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示す正面図である。
【図２】同じく役物制御装置および表示制御装置を示す構成図である。
【図３】同じく走査領域を示す概念図である。
【図４】同じく通信割り込みとＶ＿ＳＹＮＣ割り込みのタイミングを示すタイミングチャートである。
【図５】同じく役物制御装置による役物制御の手順を示すフローチャートである。
【図６】同じくＶＤＰによる表示制御の手順を示すフローチャートである。
【図７】同じく表示制御装置にＣＰＵにおける割り込み処理の手順を示すフローチャートである。
【図８】従来のを示す通信割り込みとＶ＿ＳＹＮＣ割り込みのタイミングを示すタイミングチャートである。
【符号の説明】
２  画像表示装置
１０  役物制御装置
１１  表示制御装置
１２  ＬＣＤ
２１  ＣＰＵ
２２  ＶＤＰ
２４  ＲＡＭ
３１  ＬＣＤ画面
３２  Ｖ＿ＳＹＮＣ信号
３３  Ｈ＿ＳＹＮＣ信号
【図１】
0003754759.tif 000002
【図２】
0003754759.tif 000003
【図３】
0003754759.tif 000004
【図４】
0003754759.tif 000005
【図５】
0003754759.tif 000006
【図６】
0003754759.tif 000007
【図７】
0003754759.tif 000008
【図８】
0003754759.tif 000009