(57)【特許請求の範囲】
【請求項１】
直流電源と、
該直流電源の電圧を他の電圧に変換するＤＣ−ＤＣ変換回路を有し、変換された電力を放電灯に印加する電力変換回路と、
少なくとも放電灯が定常時に安定点灯している条件では、ＤＣ−ＤＣ変換回路を構成するスイッチング素子がオンからオフした後、インダクタないしトランスの電流が略ゼロに達したときにスイッチング素子が再びオンするようなスイッチング制御を行う制御回路とを有する放電灯点灯装置において、
スイッチング素子のオフ時間は少なくともオフ直後のスイッチング素子両端のリンギング電圧が所定レベル以下に達するまでの第１の所定時間継続し、かつ、入力状態ないし出力状態によって可変とされる第２の所定時間を超えないように制御され、スイッチング素子のオン時間は少なくともオン直後にすぐに再オフしてしまう不安定現象を防止できる程度の第３の所定時間継続するように制御されることを特徴とする放電灯点灯装置。
【請求項２】
請求項１において、前記制御回路は、放電灯の始動時にランプ温度が低くランプ電圧が低い時に、ＤＣ−ＤＣ変換回路を構成するスイッチング素子がオンからオフした後、インダクタないしトランスの電流が略ゼロに達するまえにスイッチング素子が再びオンするようなスイッチング制御を行うことを特徴とする放電灯点灯装置。
【請求項３】
請求項１又は２において、電力変換回路のスイッチング素子はＭＯＳＦＥＴであり、電力変換回路のインダクタないしトランスは前記ＭＯＳＦＥＴを介して直流電源に接続されており、前記制御回路は、スイッチング素子がオン状態でスイッチング素子間電圧が第１の所定電圧に達したときにスイッチング素子を強制的にオフ状態に移行し、スイッチング素子がオフ状態でスイッチング素子間電圧が第２の所定電圧以下になったときあるいはスイッチング素子間電圧の低下量が第３の所定電圧を超えたときにスイッチング素子を強制的にオン状態に移行するように制御することを特徴とする放電灯点灯装置。
【請求項４】
第２の所定時間が出力指令信号又は出力検出値によって可変とされることを特徴とする請求項１乃至３のいずれかに記載の放電灯点灯装置。
【請求項５】
出力電圧が所定電圧を超えている間、スイッチング素子のオフ時間を略無限大にするように制御されることを特徴とする請求項１乃至４のいずれかに記載の放電灯点灯装置。
【請求項６】
スイッチング素子のオン時間が入力状態ないし出力状態によって可変とされる第４の所定時間を超えないように制御されることを特徴とする請求項３乃至５のいずれかに記載の放電灯点灯装置。
【請求項７】
前記第４の所定時間が、電源電圧によって可変とされることを特徴とする請求項６に記載の放電灯点灯装置。
【請求項８】
出力が所定値以上では、主としてスイッチング素子のオン時間を制御することで出力を調整され、出力が所定値以下では主としてスイッチング素子のオフ時間を制御することで出力を調整されることを特徴とする請求項３又は４に記載の放電灯点灯装置。
【請求項９】
請求項３において、スイッチング素子間電圧の検出値に所定のオフセット電圧を重畳することにより、出力が所定値以上では、主としてスイッチング素子のオン時間を制御することで出力を調整され、出力が所定値以下では主としてスイッチング素子のオフ時間を制御することで出力を調整されることを特徴とする放電灯点灯装置。
【請求項１０】
請求項９において、所定のオフセット電圧はダイオードの順方向オン電圧により与えられ、該ダイオードと略同一の特性を有するダイオードの順方向オン電圧を重畳することにより第１の所定電圧の最大値を規定する電圧発生回路を備えることを特徴とする放電灯点灯装置。
【請求項１１】
請求項３において、第１の所定電圧あるいは第１の所定電圧の最大値の規定量を始動直後から所定時間は定常値より低下させることを特徴とする放電灯点灯装置。
【請求項１２】
請求項３において、第１の所定電圧の最大値の規定量を出力電圧が所定値以上では定常時より低下させることを特徴とする放電灯点灯装置。
【請求項１３】
請求項１において、第３の所定時間を出力電圧が所定値以上では定常時より増加させることを特徴とする放電灯点灯装置。
【請求項１４】
負荷状態の検出回路がフィルタ機能を有するものにおいて、放電灯負荷が消灯している条件では、検出回路の出力が所定値を有するように制御する回路を有することを特徴とする請求項１乃至１３のいずれかに記載の放電灯点灯装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は直流電源から放電灯が必要とする電圧に変換するＤＣ−ＤＣ変換回路を有し、変換された電力により放電灯を安定点灯させる放電灯点灯装置に関するものである。
【０００２】
【従来の技術】
図２７に放電灯点灯装置の従来例を示す。この放電灯点灯装置は、直流電源としての整流平滑回路１１の出力電圧から放電灯５を安定点灯させるために必要な電圧にまで降圧するバックコンバータ構成のＤＣ−ＤＣ変換回路２と、それによって得られた直流電圧より放電灯５に交番電圧を供給するためのインバータ回路３、及び、消灯状態の放電灯５を始動させるために高電圧を印加させるための始動回路４からなる。バックコンバータ構成のＤＣ−ＤＣ変換回路２は、整流平滑回路１１の出力端子１２に接続されたスイッチング素子２２、インダクタ２１１、コンデンサ２４の直列回路と、インダクタ２１１の回生電流をコンデンサ２４に放出するためのダイオード２３から構成されている。
【０００３】
図２７の放電灯点灯装置の出力は主にＤＣ−ＤＣ変換回路２で調整され、この従来例では、ランプ電流、ランプ電圧をＤＣ−ＤＣ変換回路２の出力端で検出し、電力指令値発生回路６０１から出力される電力指令値に基づいて、ランプ電圧の検出値に応じたランプ電流の制御目標値を電流指令値演算部６０２で演算し、フィードバック制御を行っている。ＤＣ−ＤＣ変換回路２を構成するバックコンバータのスイッチング素子２２のオン・オフ制御信号は誤差増幅器６０３の出力と三角波発振器６０４の出力をコンパレータ６０５で比較する三角波比較方式により得ており、スイッチング信号は周波数一定でデューティ可変により出力調整を行うＰＷＭ信号となる。
【０００４】
図２７の放電灯点灯装置は主として、ランプ電圧の変動範囲が直流電源１１の電圧より低い場合の従来例であるが、ランプ電圧が電源電圧に比べて低い条件から高い条件まで変動する場合の従来例として、出力制御回路６の構成はそのままで、図２８のようにＤＣ−ＤＣ変換回路２の構成がフライバックコンバータとなった例がある。このフライバックコンバータでは、スイッチング素子２２がオンすると、直流電源１からトランス２１の１次巻線に電流Ｉ１が流れて、トランス２１にエネルギーが蓄積される。スイッチング素子２２がオフすると、トランス２１の蓄積エネルギーによる逆起電力によりダイオード２３がオンとなり、２次巻線からコンデンサ２４に電流Ｉ２が流れて、出力コンデンサ２４が充電される。スイッチング素子２２のオン期間とオフ期間を制御することにより、出力コンデンサ２４の電圧は直流電源１の電源電圧に比べて低い条件から高い条件まで変化させることができる。同様の機能を実現する昇降圧コンバータとして、バックブーストコンバータ（極性反転型チョッパー回路）がある。
【０００５】
図２７、図２８の放電灯点灯装置では、スイッチング周波数が一定であるため、回路定数、電源条件、負荷条件によってインダクタ２１１あるいはトランス２１の電流がゼロである期間を有する不連続モード動作と、電流がゼロにならない条件でスイッチング動作を行う連続モード動作がある。不連続モード動作では、電流がゼロになる期間が存在するため、ＤＣ−ＤＣ変換回路２でのスイッチング電流のピークが増大し、それにより効率が低下する。連続モード動作では、直流電流が重畳するため、効率の低下を招く。
【０００６】
そこで、図２９に示す特許第２８６０３０４号の電源装置の例では、トランス２１の電流を連続モードと不連続モードの境界で動作させる（以下「境界モード動作」）従来例を示している。スイッチング素子２２の制御回路７は、１次電流検出用の抵抗７２０、オン・オフ制御用フリップフロップ７２２、コンパレータ７２４、トランス２１の電流がゼロになったことを検出する減磁検出回路７２６を備えている。Ｉｒは電流源、Ｃｒはコンデンサ、Ｒｒは放電用抵抗、Ｓ１は放電スイッチである。この回路では、スイッチング素子２２がオンのとき、抵抗７２０により検出される１次電流Ｉ１の大きさとコンデンサＣｒの充電電圧Ｖｒの大小関係で決まる所定の時間の経過後、コンパレータ７２４によりフリップフロップ７２２がリセットされて、スイッチング素子２２がオフし、トランス２１の２次側に吐き出される電流がゼロになった時点で減磁検出回路７２６によりフリップフロップ７２２がセットされて、スイッチング素子２２が再度オンするように動作する。このため、スイッチング素子２２のオン・オフ制御信号は周波数、デューティともに可変となるような動作となっている。このようなスイッチング動作はすでに既知のものである。
【０００７】
一方、負荷が放電灯である場合、負荷電圧が大幅に変動するので、周波数変動が広範囲に及ぶのを防止するため、図３０に示す特表平１０−５１１２２０号では、ＤＣ−ＤＣ変換回路がバックコンバータ構成であるという前提条件において、スイッチング素子２２のオフ期間の最大値／最小値を固定した従来例を示している。始動直後のようにランプ温度が低いためランプ電圧が低い状態では境界モード動作を行うと、スイッチング素子がオンの時にインダクタに蓄えられた磁気エネルギーが電流として負荷側に放出されるのに要する時間が長くなる。これによって等価的にスイッチング周波数が低下し、可聴域に入るのをオフ時間最大値の固定によって、強制的に連続モード動作に移行させて、スイッチング周波数の大幅な低下を防止するものである。
【０００８】
【発明が解決しようとする課題】
図３０の従来例では、ＤＣ−ＤＣ変換回路がバックコンバータ構成であるが、これがフライバックコンバータ構成であると、負荷電圧が大幅に変動するような放電灯負荷において、特に、始動直後のようにランプ温度が低いためランプ電圧が低い場合、トランスの磁気エネルギーが負荷側ヘ吐き出される時間が長く、周波数が極端に低下し、同一電力を負荷に送る場合でも電流ピークが上昇し、損失やトランスの磁気飽和を招く恐れがある。
【０００９】
加えて、図２９、図３０の従来例では、電源インピーダンスが高い場合に、インダクタあるいはトランスの電流が所定値まで上昇せず、スイッチング素子がオフしない可能性がある。
【００１０】
また、スイッチング素子のオンタイミング、オフタイミングを決定するために、それぞれ別の検出点から信号を得ており、入力端子数が増加するという問題がある。スイッチング素子の電流を抵抗で検出する構成では、部品数の増大と、検出抵抗の損失増加が問題となる。このため、スイッチング素子の電圧降下を電流検出値として検出する手法も既知であるが、スイッチング素子のオン電圧のばらつきや温度特性を考慮すると、スイッチング素子容量やトランス、インダクタの飽和防止のための最大電流保護の点で問題が残る。
【００１１】
さらに、図３０の従来例では、ＤＣ−ＤＣ変換回路がバックコンバータ構成であるため、ランプ電圧が電源電圧より低い場合にしか対応できず、また、電源インピーダンスが高い場合に、インダクタ電流が所定値まで上昇せず、スイッチング素子がオフしない可能性がある。また、この例では、最大オフ時間の固定値は、電源電圧の下限を基準で設定した場合、インダクタの定数、電源電圧の変動幅、安定点灯時のランプ電圧の変動範囲によっては、電源電圧が低く、ランプ電圧が低い条件で境界モード動作が実現できない可能性がある。
【００１２】
本発明は、定常時に安定点灯している時には略境界モードで動作することを前提とし、良好なスイッチング動作が得られ、スイッチング素子に過大な電流が流れないようなＤＣ−ＤＣ変換回路を有する放電灯点灯装置を提供することを課題とするものである。
【００１３】
【課題を解決するための手段】
本発明によれば、電源電圧を放電灯が必要とする電圧に変換するＤＣ−ＤＣ変換回路を備え、少なくとも定常的な安定点灯時では、境界モード動作でスイッチング素子がオン／オフするようにした放電灯点灯装置において、ランプ温度が低く、ランプ電圧が低い時に、トランスやインダクタから負荷側に電流が吐き出されている期間が長くなり、等価的にスイッチング周波数が低下し、ピーク電流が増大することを防止するために、スイッチング素子のオフ時間の最大値を所定値に制限する機能を有しており、上記条件では連続モード動作でスイッチング素子は駆動される。
【００１４】
さらに、最大オフ時間の制限値は電源電圧が低い条件を基準にした場合、定常点灯時では大きい方がよく、始動直後のようにランプ電圧が低く、連続モード動作時では小さい方がよい。また、連続モードでは電流が比較的大きい状態でスイッチング動作するため、スイッチング損失が比較的大きい。そのため、電源電圧が高いときや、連続モードでも比較的ランプ電圧が高いときなどスイッチングオン期間が短くなる場合は、最大オフ期間を大きくし、必要以上にスイッチング周波数が高くなってスイッチング損失が増加しないようにする。
【００１５】
特に、ランプの温度が低い状態での始動（以下「コールドスタート」）において光出力を急速に立上げる制御を行う場合、低電圧出力で、定常時より過大な電力をランプに印加することになるので、フライバックコンバータのトランスやバックブーストコンバータのインダクタに流れる直流成分が大きい。そこで、最大スイッチングオフ期間を入出力状態に応じて適宜に調整することで、必要以上にスイッチング周波数が高くなり、スイッチング損失が増大することを防止する。
【００１６】
また、本発明によれば、電源電圧を放電灯が必要とする電圧に変換するＤＣ−ＤＣ変換回路において、スイッチング素子がオンしたときの電流を検出し、所定の電流ピーク値に達したときにスイッチング素子をオフする制御を行う場合に、電源インピーダンスが高いような場合、スイッチング素子の電流が所定のピーク値にまで達しないような条件であっても、スイッチング動作が可能なように、オン時間が所定時間を超えると強制的にオフする機能を設けた。さらに、スイッチング素子がオフからオンへ移行するときに発生するリンギングなどによりスイッチングの不安定現象が現れるのを防止するため、すくなくとも誤作動を及ぼすレべルのリンギングが発生している期間はオン時間が継続するように制御する。
【００１７】
【発明の実施の形態】
図１に本発明の基本的な実施の形態を示す。図中、１は直流電源、２はＤＣ−ＤＣ変換回路、３はインバータ回路、４は始動回路、５は放電ランプ、６は出力制御回路である。ＤＣ−ＤＣ変換回路２はフライバックコンバータの構成を有する。直流電源１の正極はトランス２１の１次巻線の一端に接続されており、該１次巻線の他端はスイッチング素子２２の一端に接続されている。スイッチング素子２２の他端は１次側電流検出手段を介して直流電源１の負極に接続されている。直流電源１の負極は回路グランドに接続されている。トランス２１の２次巻線の一端は、ダイオード２３のアノードに接続されており、ダイオード２３のカソードはコンデンサ２４の正極に接続されている。コンデンサ２４の負極は２次側電流検出手段を介してトランス２１の２次巻線の他端に接続されている。トランス２１の１次巻線と２次巻線は図中の黒丸で示される極性に巻回されている。スイッチング素子２２がオンして、１次側電流Ｉ１が流れているオン期間にはトランス２１にエネルギーが蓄積される。スイッチング素子２２がオフすると、トランス２１の蓄積エネルギーによる逆起電力によりダイオード２３がオンとなり、２次側電流Ｉ２が流れる。これにより、出力コンデンサ２４が充電される。
【００１８】
次に、インバータ回路３はＤＣ−ＤＣ変換回路２のコンデンサ２４に充電された直流電圧を交流電圧に変換するためのフルブリッジインバータ回路であり、４個のスイッチング素子とそのドライブ回路３１を備えている。コンデンサ２４の正極に接続された第１及び第２のスイッチング素子は、コンデンサ２４の負極に接続された第３及び第４のスイッチング素子とそれぞれ直列に接続され、それらの接続点の間に交流電圧が生じるように、第１及び第４のスイッチング素子がオンする期間と第２及び第３のスイッチング素子がオンする期間とが交番するように制御される。
【００１９】
次に、始動回路４はインバータ回路３の出力電圧を受けて、放電灯５が無負荷状態のときには、放電灯５を起動するための高電圧パルスを発生させるものであり、放電灯５が点灯した後は、高電圧パルスの発生を停止させるように構成されている。なお、放電灯５は例えば車の前照灯として用いるＨＩＤランプであり、その場合、直流電源１は車載用のバッテリーということになる。
【００２０】
次に、出力制御回路６について説明する。この放電灯点灯装置は、放電灯５に与える電力をＤＣ−ＤＣ変換回路２の動作により制御している。まず、電力指令値発生回路６０１は、ＤＣ−ＤＣ変換回路２の出力電力を決定するための電力指令値を発生する。電流指令値演算部６０２は電力指令値発生回路６０１から与えられた電力指令値とコンデンサ２４の電圧とからＤＣ−ＤＣ変換回路２の出力電流の制御目標となる電流指令値を演算する。そのために、ＤＣ−ＤＣ変換回路２のコンデンサ２４の電圧は出力電圧検出手段により検出されて、アンプ６０７を介して電流指令値演算部６０２に入力される。電流指令値演算部６０２で演算された電流指令値は、誤差増幅器６０３の一方の入力となる。誤差増幅器６０３の他方の入力には、ＤＣ−ＤＣ変換回路２の出力とインバータ回路３の入力の間に設けられた出力電流検出手段により検出された出力電流がアンプ６０６を介して入力されている。誤差増幅器６０３では、電流指令値演算部６０２から与えられた電流指令値とアンプ６０６を介して入力された出力電流の検出値とから１次側ピーク電流指令を作成し、コンパレータ６１０（以下、「Ｃｏｍｐ２」）の反転入力端子に入力する。
【００２１】
ＤＣ−ＤＣ変換回路２のトランス２１の１次側電流Ｉ１の検出値と２次側電流Ｉ２の検出値は、出力制御回路６に入力されている。１次側電流Ｉ１の検出値は、コンパレータＣｏｍｐ２の非反転入力端子に入力されており、その検出値が１次側ピーク電流指令よりも大きくなると、発振回路６０８のＲｅｓｅｔ端子にリセット信号を送る。また、２次側電流Ｉ２の検出値は、コンパレータ６０９（以下、「Ｃｏｍｐ１」）の反転入力端子に入力されている。コンパレータＣｏｍｐ１の非反転入力端子は回路グランドに接続されている。したがって、２次側電流Ｉ２の検出値がゼロになると、コンパレータＣｏｍｐ１から発振回路６０８のＳｅｔ端子にセット信号が送られる。発振回路６０８はセット・リセットフリップフロップを含んで構成されており、そのＱ出力によりＤＣ−ＤＣ変換回路２のスイッチング素子２２をオン・オフ制御する。また、発振回路６０８には本発明の特徴である最大オフ時間可変信号発生回路６１３が接続されている。
【００２２】
以下、図１の回路の動作について説明する。図１の回路では、出力調整値として働く誤差増幅器６０３の出力をトランス２１の１次側に流れる電流Ｉ１のピーク指令値とし、この指令値と１次側電流Ｉ１の検出値をコンパレータＣｏｍｐ２で比較し、検出値が指令値を超えると、発振回路６０８のＱ出力はＬレベルになり、スイッチング素子２２をオフさせる。スイッチング素子２２がオフした後、トランス２１のエネルギーが全てに２次側に吐き出され、２次側電流Ｉ２がゼロなったことをコンパレータＣｏｍｐ１で検出し、発振回路６０８の出力をＨレベルにし、スイッチング素子２２をオンさせる。
【００２３】
スイッチング素子２２のオフ期間は最大オフ時間可変信号発生回路６１３により入出力状態に応じて最大オフ時間の制限値を調整するものである。さらに、スイッチング素子２２がオフする瞬間に発生するリンギングなどによりスイッチングの不安定現象が現れるのを防止するために、少なくとも誤作動を及ぼすレべルのリンギングが発生している期間はオフ時間が継続するようになっている。
【００２４】
また、発振回路６０８にはスイッチング素子２２のオン期間を計測するタイマーが内蔵されており、スイッチング素子２２のオン期間が予め設定された最大オン時間を越えると、強制的にスイッチング素子２２をオフさせるように制御するものである。また、スイッチング素子２２がオンする瞬間に発生するリンギングなどによりスイッチングの不安定現象が現れるのを防止するために、少なくとも誤作動を及ぼすレべルのリンギングが発生している期間はオン期間が継続するようになっている。
以下、本発明の様々な実施例について説明する。
【００２５】
（実施例１）
図２に本発明の実施例１の回路構成を示す。図２の実施例は、図１の基本構成における最大オフ時間の制限値可変について、より具体的な実施例を示したものである。この実施例では、誤差増幅器６０３からコンパレータＣｏｍｐ２に与えられる１次側ピーク電流指令を最大オフ時間可変信号として利用している。
【００２６】
本実施例に用いる発振回路６０８の構成を図３に示す。この発振回路６０８では、電流源ＩｒとコンデンサＣｒで構成されるタイマーによってスイッチング素子２２のオン時間を計測しており、所定のオン時間に達したか否かをコンパレータＣｏｍｐ４で検出する。また、電流源ＩｓとコンデンサＣｓで構成されるタイマーによってスイッチング素子２２のオフ時間を計測しており、所定のオフ時間に達したか否かをコンパレータＣｏｍｐ３で検出する。
【００２７】
コンパレータＣｏｍｐ１からＳｅｔ端子に与えられるセット信号は、コンパレータＣｏｍｐ３の基準電圧を切り換えるために使用され、また、コンパレータＣｏｍｐ２からＲｅｓｅｔ端子に与えられるリセット信号は、コンパレータＣｏｍｐ４の基準電圧を切り換えるために使用される。
【００２８】
コンパレータＣｏｍｐ３に入力される基準電圧は、Ｓｅｔ端子がＨレベルのとき、すなわち、２次側電流Ｉ２がゼロに戻った後は、固定値Ｖｓ１に設定される。また、Ｓｅｔ端子がＬレベルのとき、すなわち、２次側電流Ｉ２がゼロに戻っていない期間では、関数器６１４から出力される可変値Ｖｓ２〜Ｖｓ３に設定される。この可変値Ｖｓ２〜Ｖｓ３は、最大オフ時間可変信号として関数器６１４に入力されている指令値が大きくなるほどＶｓ２からＶｓ３へと小さくなり、Ｖｓ３で飽和するような特性となっている。
【００２９】
コンパレータＣｏｍｐ４に入力される基準電圧は、Ｒｅｓｅｔ端子がＨレベルのとき、すなわち、１次側電流Ｉ１が所定のピーク値に達した後は、低い方の基準値Ｖｒ１に設定される。また、Ｒｅｓｅｔ端子がＬレベルのとき、すなわち、１次側電流Ｉ１が所定のピーク値に達していない期間では、高い方の基準値Ｖｒ２（＞Ｖｒ１）に設定される。
【００３０】
ここで、セット・リセットフリップフロップＳＲ−ＦＦがリセットされているものとすると、そのＱ出力はＬレベルであり、スイッチング素子２２はオフである。このとき、コンデンサＣｓと並列に接続された放電スイッチがオフとなるので、電流源ＩｓによりコンデンサＣｓは充電される。コンデンサＣｓの端子電圧はコンパレータＣｏｍｐ３により基準電圧と比較されており、コンデンサＣｓの端子電圧が基準電圧に達すると、セット・リセットフリップフロップＳＲ−ＦＦはセットされて、そのＱ出力はＨレベルとなり、スイッチング素子２２はオンとなる。
【００３１】
このとき、コンデンサＣｒと並列に接続された放電スイッチがオフとなるので、電流源ＩｒによりコンデンサＣｒは充電される。コンデンサＣｒの端子電圧はコンパレータＣｏｍｐ４により基準電圧と比較されており、コンデンサＣｒの端子電圧が基準電圧に達すると、セット・リセットフリップフロップＳＲ−ＦＦはリセットされて、そのＱ出力はＬレベルとなり、スイッチング素子２２はオフとなる。以下、同じ動作を繰り返す。
【００３２】
２次側電流Ｉ２がゼロに戻った後にコンパレータＣｏｍｐ３に入力される固定値Ｖｓ１は、最小オフ時間を決定する基準電圧である。コンデンサＣｓの電圧が基準電圧Ｖｓ１に達していないと、２次側電流Ｉ２がゼロに戻ってもスイッチング素子２２を再オンしない。また、２次側電流Ｉ２がゼロに戻っていない期間では、最大オフ時間可変信号に対し、関数器６１４の特性で可変値Ｖｓ２〜Ｖｓ３がコンパレータＣｏｍｐ３に基準電圧として入力され、１次側ピーク電流の指令値が大きくなるほど、最大オフ時間を短くするようになっている。なお、関数器６１４において、入力側が大きいとき、基準電圧Ｖｓ３（＞Ｖｓ１）に飽和するような特性となっているのは、最大オフ時間の下限を規定するものである。
【００３３】
本実施例は特にコールドスタート時においても急速に光出力を立上げるような場合に適している。すなわち、トランス２１の電流が連続モードになるのは、ランプ電圧が低いときであって、これは、コールドスタート時において光出力を急速に増加させるために過大な電力を印加する条件である。このとき、出力を増大させるために、１次側ピーク電流指令値は定常時に比べて大きな値となる。すなわち、連続モード動作となるのは出力を増大する場合であり、出力を増大するために１次側ピーク電流指令値を増やした場合に、オン時間の増加による周波数の低下が起きないように、最大オフ時間制限値を短くするように制御する。また、最大オフ時間制限値があまりにも小さくなり過ぎると、２次側へのエネルギー伝達ができなくなり、効率低下を招き、電流が過大になってしまうので、最大オフ時間制限値には所定の下限値（Ｖｓ３に相当）を設けている。さらに、スイッチングオフの瞬間に発生するリンギングなどによりスイッチングの不安定現象が現れるのを防止するために、少なくとも誤作動を及ぼすレベルのリンギングが発生している期間はオフ時間が継続するように、所定の最小オフ時間（Ｖｓ１に相当）が設けられている。
【００３４】
また、この発振回路６０８ではスイッチング素子２２のオフ時間だけでなく、オン時間についても制限機能を持たせている。電源インピーダンスが高い場合、スイッチング素子２２がオンすると、１次側電流Ｉ１が所定の１次側ピーク電流指令値に達しない状態で飽和し、スイッチング素子２２が連続オン状態になってしまうことがある。これを防止するために、本実施例では、所定の最大オン時間の制限が設けられている。また、オン直後の不安定状態からすぐに再オフしてしまうような不安定現象の防止のため、所定の最小オン時間が設けられている。
【００３５】
すなわち、電流源ＩｒとコンデンサＣｒ、コンパレータＣｏｍｐ４からなるタイマー回路が強制オフ信号の入るＲｅｓｅｔ端子からセット・リセットフリップフロップＳＲ−ＦＦのリセット端子Ｒまでの間に設けられている。強制オフ信号がＲｅｓｅｔ端子から入力されたとき、コンデンサＣｒの電圧が基準電圧Ｖｒ１以下だとスイッチング素子２２はオフせず、これにより最小オン時間を規定している。また、１次側電流Ｉ１が所定の１次側ピーク電流指令値に達しない状態でスイッチング素子２２のオン時間が続き、コンデンサＣｒの電圧が基準電圧Ｖｒ２（＞Ｖｒ１）に達すると、コンパレータＣｏｍｐ４が働き、セット・リセットフリップフロップＳＲ−ＦＦをリセットし、強制的にスイッチング素子２２をオフするように動作する。
【００３６】
なお、図２では最大オフ時間の可変制御に１次側ピーク電流の指令値を使用したが、出力電流検出値あるいは出力電流指令値を使用したものでもよい。また、出力電力検出値あるいは出力電力指令値を使用したものでもよい。
【００３７】
（実施例２）
図４に本発明の実施例２の回路構成を示す。図２の実施例ではスイッチング素子２２のオフタイミングとオンタイミングを決定するために、トランス２１の１次側と２次側のそれぞれに電流検出器が用いられており、回路構成が煩雑であった。また、電流検出に抵抗を用いると、部品点数増や損失増につながる。そこで、図４の構成では、１次側の電流検出にＦＥＴ２２１のオン電圧を利用し、オン電圧が１次電流ピーク指令で指示された所定値になると、ＦＥＴ２２１がオフするように構成している。
【００３８】
本実施例で用いるスイッチング素子間電圧検出回路６１１の具体的な実施例を図５〜図７に例示する。図５の回路では、スイッチング素子間電圧、すなわち、ＦＥＴ２２１のドレイン・ソース間電圧は抵抗Ｒａを介してコンパレータＣｏｍｐ１の反転入力端子とコンパレータＣｏｍｐ２の非反転入力端子に印加されている。コンパレータＣｏｍｐ１の反転入力端子とコンパレータＣｏｍｐ２の非反転入力端子は、過大電圧クランプ用のダイオードＤｂのアノードと過小電圧クランプ用のダイオードＤｃのカソードに接続されている。ダイオードＤｂのカソードは所定の電圧Ｖｄｄに接続されており、ダイオードＤｃのアノードは回路グランドに接続されている。コンパレータＣｏｍｐ１の非反転入力端子には基準電圧Ｖｎ１が印加されている。この基準電圧はＶｄｄ＞Ｖｎ１となるように設定されている。
【００３９】
以下、図５の回路の動作について説明する。まず、図４のＦＥＴ２２１がオンすると、直流電源１からトランス２１の１次巻線に電流Ｉ１が流れる。ＦＥＴ２２１のドレイン・ソース間電圧はドレイン電流に略比例するので、１次側電流Ｉ１に応じた電圧がスイッチング素子間電圧として得られる。この電圧を抵抗Ｒａを介してコンパレータＣｏｍｐ２の非反転入力端子に印加し、誤差増幅器６０３の出力（１次側電流ピーク指令）と比較する。これにより、１次側電流Ｉ１が所定のピーク指令値に達した時点でＦＥＴ２２１をオフさせるためのＲｅｓｅｔ信号が得られる。
【００４０】
次に、ＦＥＴ２２１がオフすると、トランス２１の１次巻線には蓄積エネルギーによる逆起電圧が直流電源１に重畳される方向に発生するから、トランス２１の２次巻線に電流Ｉ２が流れている期間は、ＦＥＴ２２１のドレイン・ソース間電圧は直流電源１の電圧よりも高くなる。また、トランス２１の蓄積エネルギーが放出されてトランス２１の２次巻線の電流Ｉ２がゼロになると、ＦＥＴ２２１のドレイン・ソース間電圧は直流電源１の電圧と略等しくなる。したがって、コンパレータＣｏｍｐ１の基準電圧Ｖｎ１を直流電源１の電圧に応じた所定値に設定しておけば、２次巻線に流れる電流Ｉ２がゼロになるタイミングを検出することができる。なお、ダイオードＤｂはＦＥＴ２２１のドレイン・ソース間電圧が高くなり過ぎる期間に、コンパレータＣｏｍｐ１，Ｃｏｍｐ２への入力電圧を（Ｖｄｄ＋ダイオードＤｂの順方向電圧）にクランプして、コンパレータＣｏｍｐ１，Ｃｏｍｐ２を保護するものである。Ｖｄｄ＞Ｖｎ１に設定しておけば、コンパレータＣｏｍｐ１の動作に影響を与えることはない。
【００４１】
次に、図６の回路構成について説明する。図６の回路では、スイッチング素子間電圧、すなわち、ＦＥＴ２２１のドレイン・ソース間電圧は、コンデンサＣａを介してコンパレータＣｏｍｐ１の反転入力端子に印加されると共に、抵抗Ｒａを介してコンパレータＣｏｍｐ２の非反転入力端子に印加されている。コンパレータＣｏｍｐ１の反転入力端子は、過大電圧クランプ用のダイオードＤｂ１のアノードと過小電圧クランプ用のダイオードＤｃ１のカソードに接続されている。コンパレータＣｏｍｐ２の非反転入力端子は、過大電圧クランプ用のダイオードＤｂ２のアノードと過小電圧クランプ用のダイオードＤｃ２のカソードに接続されている。ダイオードＤｂ１，Ｄｂ２のカソードは所定の電圧Ｖｄｄに接続されており、ダイオードＤｃ１，Ｄｃ２のアノードは回路グランドに接続されている。ダイオードＤｂ１の両端には抵抗Ｒｂが並列接続されている。抵抗ＲｂとコンデンサＣａは微分回路を構成しており、ＦＥＴ２２１のドレイン・ソース間電圧がΔＶ低下したことをコンパレータＣｏｍｐ１により検出できるように、時定数が設定されている。コンパレータＣｏｍｐ１の非反転入力端子には基準電圧Ｖｎ１が印加されている。この基準電圧はＶｄｄ＞Ｖｎ１となるように設定されている。
【００４２】
以下、図６の回路の動作について説明する。まず、ＦＥＴ２２１のオン時にＦＥＴ２２１のドレイン・ソース間電圧に比例する１次側電流Ｉ１が所定のピーク値に達した時点でコンパレータＣｏｍｐ２によりＦＥＴ２２１をオフさせる動作については図５の回路と同様である。次に、ＦＥＴ２２１がオフすると、トランス２１の１次巻線には蓄積エネルギーによる逆起電圧が直流電源１に重畳される方向に発生するから、トランス２１の２次巻線に電流Ｉ２が流れている期間は、ＦＥＴ２２１のドレイン・ソース間電圧は直流電源１の電圧よりも高くなる。このとき、ダイオード２３がオンであるから、トランス２１の２次巻線の電圧はコンデンサ２４の電圧に略一致する。したがって、トランス２１の１次巻線の電圧は、その巻数比に相当する所定の電圧となる。また、トランス２１の蓄積エネルギーが放出されてトランス２１の２次巻線の電流Ｉ２がゼロになると、ＦＥＴ２２１のドレイン・ソース間電圧は直流電源１の電圧と略等しくなる。故に、トランス２１の２次側電流Ｉ２がゼロになる前後で、ＦＥＴ２２１のドレイン・ソース間電圧は急激に低下する。そこで、この電圧変化をコンデンサＣａと抵抗Ｒｂよりなる微分回路で検出し、ＦＥＴ２２１のドレイン・ソース間電圧がΔＶ低下したことを検出できるように、コンパレータＣｏｍｐ１の基準電圧Ｖｎ１を設定しておけば、トランス２１の２次巻線に流れる電流Ｉ２がゼロになるタイミングを検出することができる。なお、ダイオードＤｂ１，Ｄｂ２はＦＥＴ２２１のドレイン・ソース間電圧が高くなり過ぎる期間に、コンパレータＣｏｍｐ１，Ｃｏｍｐ２への入力電圧を（Ｖｄｄ＋ダイオードＤｂ１，Ｄｂ２の順方向電圧）にクランプして、コンパレータＣｏｍｐ１，Ｃｏｍｐ２を保護するものである。Ｖｄｄ＞Ｖｎ１に設定しておけば、コンパレータＣｏｍｐ１の動作に影響を与えることはない。
【００４３】
図７の回路においても、スイッチング素子間電圧、すなわち、ＦＥＴ２２１のドレイン・ソース間電圧は、コンデンサＣａを介してコンパレータＣｏｍｐ１の反転入力端子に印加されると共に、抵抗Ｒａを介してコンパレータＣｏｍｐ２の非反転入力端子に印加されている。コンデンサＣａには図示された極性でダイオードＤａが並列接続されている。コンパレータＣｏｍｐ１の反転入力端子は、過大電圧クランプ用のダイオードＤｂ１のアノードと過小電圧クランプ用のダイオードＤｃ１のカソードに接続されている。コンパレータＣｏｍｐ２の非反転入力端子は、過大電圧クランプ用のダイオードＤｂ２のアノードと過小電圧クランプ用のダイオードＤｃ２のカソードに接続されている。ダイオードＤｂ１，Ｄｂ２のカソードは所定の電圧Ｖｄｄに接続されており、ダイオードＤｃ１，Ｄｃ２のアノードは回路グランドに接続されている。ダイオードＤｂ１の両端には抵抗Ｒｂが並列接続されている。抵抗ＲｂとコンデンサＣａは微分回路を構成しており、ＦＥＴ２２１のドレイン・ソース間電圧がΔＶ低下したことをコンパレータＣｏｍｐ１により検出できるように、時定数が設定されている。コンパレータＣｏｍｐ１の非反転入力端子には基準電圧Ｖｎ１が印加されている。この基準電圧はＶｄｄ＞Ｖｎ１となるように設定されている。
【００４４】
図７の回路は、図６の回路において、コンデンサＣａと並列にダイオードＤａを接続したものであり、機能的には、図５の回路と図６の回路の機能を併せ持つものとなっている。すなわち、ＦＥＴ２２１が再オンするタイミングは、オフ時のスイッチング素子間電圧が所定値以下となったとき、あるいは、オフ時のスイッチング素子間電圧がΔＶ低下したときのいずれかのタイミングで、コンパレータＣｏｍｐ１の出力が反転し、ＦＥＴ２２１が再オンするように動作する。コンデンサＣａと抵抗Ｒｂは微分回路を構成しており、スイッチング素子間電圧の低下を検出できる構成となっている。また、コンデンサＣａと並列にＦＥＴ２２１のドレインにカソード側を接続されるような極性でダイオードＤａが接続されているので、スイッチング素子間電圧が所定値以下になったことも検出できる構成となっている。
スイッチング素子間電圧検出回路６１１の構成は、図５〜図７に例示した実施形態に限定するものではなく、同様な働きをするものであればなんでもよい。
【００４５】
（実施例３）
本発明の実施例３としてスイッチング素子間電圧検出回路６１１の構成を図８に示す。主回路の構成は図４と同様である。スイッチング素子間電圧、すなわち、ＦＥＴ２２１のドレイン・ソース間電圧は、コンデンサＣａを介してコンパレータＣｏｍｐ１の反転入力端子に印加されると共に、抵抗Ｒａとオフセット電圧Ｖｏｆを介してコンパレータＣｏｍｐ２の非反転入力端子に印加されている。コンデンサＣａには図示された極性でダイオードＤａが並列接続されている。コンパレータＣｏｍｐ１の反転入力端子は、過大電圧クランプ用のダイオードＤｂ１のアノードと過小電圧クランプ用のダイオードＤｃ１のカソードに接続されている。コンパレータＣｏｍｐ２の非反転入力端子は、過大電圧クランプ用のダイオードＤｂ２のアノードと過小電圧クランプ用のダイオードＤｃ２のカソードに接続されている。ダイオードＤｂ１，Ｄｂ２のカソードは所定の電圧Ｖｄｄに接続されており、ダイオードＤｃ１，Ｄｃ２のアノードは回路グランドに接続されている。ダイオードＤｂ１の両端には抵抗Ｒｂが並列接続されている。抵抗ＲｂとコンデンサＣａは微分回路を構成しており、ＦＥＴ２２１のドレイン・ソース間電圧がΔＶ低下したことをコンパレータＣｏｍｐ１により検出できるように、時定数が設定されている。コンパレータＣｏｍｐ１の非反転入力端子には基準電圧Ｖｎ１が印加されている。この基準電圧はＶｄｄ＞Ｖｎ１となるように設定されている。
【００４６】
本発明の実施の形態では、ＤＣ−ＤＣ変換回路２の出力調整には、１次側ピーク電流指令値を用いている。すなわち、ピーク電流指令値が高いほど出力が大きく、ピーク電流指令値が低いほど出力が小さい。しかし、前述のように最小オン時間の制限機能が設けられている場合、その最小オン時間の値や、回路定数によっては、負荷短絡条件のように、出力電流は流れているが、出力電力としては略ゼロである場合、その電流値を制御できなくなる場合がある。このような負荷条件の場合において、スイッチングオン時間が最小条件に達している場合の出力調整にはオフ時間を制御する。
【００４７】
図８ではＦＥＴ２２１のオン電圧によってオフタイミングを検出するための検出部において、オフセット電圧Ｖｏｆを加え、かつ、最大オフ時間の可変を前述の実施例のように１次側ピーク電流指令値で行う。これによって１次側ピーク電流指令値がオフセット電圧Ｖｏｆ以上では主としてオン時間によって出力調整を行い、それ以下では主としてオフ時間（最大オフ時間）によって出力調整が可能となる。
【００４８】
より具体的な実施の形態として、図９の回路では、ダイオードＤａ１，Ｄａ２の順方向電圧をオフセット電圧Ｖｏｆとして利用している。また、この実施例では、ＦＥＴ２２１のオンタイミングの検出にはコンデンサＣａによるスイッチング素子間電圧の変化量の検出とダイオードＤａ１，Ｄａ２を介した絶対値の検出の両方で行うことが可能となっている。以下、詳しく説明する。スイッチング素子間電圧、すなわち、ＦＥＴ２２１のドレイン・ソース間電圧は、コンデンサＣａと抵抗Ｒａの直列回路を介してコンパレータＣｏｍｐ１の反転入力端子とコンパレータＣｏｍｐ２の非反転入力端子に印加されている。コンデンサＣａと抵抗Ｒａの直列回路には図示された極性でダイオードＤａ１，Ｄａ２の直列回路が並列接続されている。コンパレータＣｏｍｐ１の反転入力端子とコンパレータＣｏｍｐ２の非反転入力端子は、過大電圧クランプ用のダイオードＤｂのアノードと過小電圧クランプ用のダイオードＤｃのカソードに接続されている。コンパレータＣｏｍｐ１の非反転入力端子とダイオードＤｂのカソードは所定の電圧Ｖｄｄに接続されており、ダイオードＤｃのアノードは回路グランドに接続されている。ダイオードＤａ２のアノードは抵抗Ｒｂを介して制御用電源電圧Ｖｃｃによりプルアップされている。したがって、ＦＥＴ２２１がオンしたとき、コンパレータＣｏｍｐ２の非反転入力端子の電位はＦＥＴ２２１のドレイン・ソース間電圧にダイオードＤａ１，Ｄａ２の順方向オン電圧によるオフセット電圧Ｖｏｆを加えた電圧となる。また、抵抗Ｒｂ，ＲａとコンデンサＣａは微分回路を構成しており、ＦＥＴ２２１のドレイン・ソース間電圧がΔＶ低下したことをコンパレータＣｏｍｐ１により検出できるように、時定数が設定されている。コンパレータＣｏｍｐ１の非反転入力端子に印加されるべき基準電圧Ｖｎ１は過大電圧クランプ用の電圧Ｖｄｄで兼用されている。
【００４９】
（実施例４）
図１０に本発明の実施例４の回路構成を示す。本実施例では１次側ピーク電流指令値となる誤差増幅器６０３の出力に、その上限を規定する電圧制限回路６１２を設けたものである。この電圧制限回路６１２に入力される制限値を所定値にすることで、１次側ピーク電流の最大値が制限でき、過大な電流が流れることを防止できる。しかし、前述の実施例のようにスイッチング素子間電圧検出回路６１１にダイオードＤａ１，Ｄａ２などによってオフセット電圧Ｖｏｆを重畳させた場合、ダイオードＤａ１，Ｄａ２の順方向オン電圧のばらつきや、温度特性によって電流制限の効果が減少してしまう場合がある。
【００５０】
そこで、図１１の実施形態では、電圧制限回路６１２の制限値入力にスイッチング素子間電圧検出回路６１１で使用されたダイオードＤａ１，Ｄａ２と略同一特性の素子（ダイオードＤａ３，Ｄａ４）を用い、その素子電圧を制限値に重畳させることにより、スイッチング素子間電圧検出回路６１１のダイオードＤａ１，Ｄａ２の順方向オン電圧の変動による影響を相殺している。図中、Ｖｒｅｆは基準電圧であり、これを抵抗Ｒｅ，Ｒｆにより分圧し、その分圧電圧にダイオードＤａ３，Ｄａ４の順方向オン電圧を加えて、電圧制限回路６１２に入力すべき制限値を得ている。抵抗ＲｄはダイオードＤａ３のアノード電位を制御用電源電圧Ｖｃｃによりプルアップして、ダイオードＤａ３，Ｄａ４がオン状態を保つようにしている。
【００５１】
あるいは、図１２の実施形態のように、誤差増幅器６０３の出力を所定の制限値Ｖｒｅｆで電圧制限した後、アッテネータ回路を介して１次電流ピーク指令値として用いる構成とし、アッテネータ回路においてスイッチング素子間電圧検出回路６１１で使用されたダイオードＤａ１，Ｄａ２と略同一特性の素子（ダイオードＤａ３，Ｄａ４）を用い、その素子電圧が重畳されるような構成とすることで、スイッチング素子間電圧検出回路６１１のダイオードＤａ１，Ｄａ２の順方向オン電圧の変動による影響を相殺しても良い。アッテネータ回路は、抵抗Ｒｇ，Ｒｅ，Ｒｆ，Ｒｄ及びダイオードＤａ３，Ｄａ４で構成されており、電圧制限回路６１２の出力電圧を抵抗Ｒｇ，Ｒｅ，Ｒｆにより分圧し、抵抗Ｒｅの両端に抵抗Ｒｄを介してダイオードＤａ３，Ｄａ４の直列回路を接続している。コンパレータＣｏｍｐ２に入力される１次電流ピーク指令値は、抵抗Ｒｅ，Ｒｆの接続点に得られる電圧にダイオードＤａ３，Ｄａ４の順方向オン電圧を加算した電圧となる。
【００５２】
（実施例５）
本発明の実施例５としてスイッチング信号の発振回路６０８の具体例を図１３に示す。基本的な構成は図３に示した発振回路６０８と同様である。相違点はオン時間を計測するタイマーに用いる電流源ＩｒからコンデンサＣｒに供給される充電電流Ｉｒを電源電圧に応じて可変とした点である。
【００５３】
図４の回路のように、１次電流ピークをスイッチング素子のオン電圧で検出する場合、スイッチング素子のオン電圧のばらつきや温度特性に影響され、検出精度が良くない。そのため、最大オン時間を制限することで、１次側のピーク電流を制限することが有効となるが、特に、電源電圧変動が大きいような応用例では、下限電源電圧で最大オン時間を規定すると、上限の電源電圧では大き過ぎることになる。そのため、最大オン時間の制限値を電源電圧によって可変とし、電源電圧が高いときには最大オン時間が短く、電源電圧が低いときには最大オン時間が長くなるような所定の特性で可変とすることで、適当な最大オン時間に制限することができる。本実施例は、図３に示した発振回路６０８において、電源電圧によってタイマー回路の充電速度を可変とすることで上記機能を実現しており、最大オン時間の制限値を電源電圧によって調整することができる。
【００５４】
（実施例６）
本発明の実施例６を図１４に示す。主回路の構成は図１０と同様である。本実施例では、スイッチング素子のオン期間のスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令値を始動直後から徐々に所定値まで増加させるものである。指令制限部６１５は、基準電圧Ｖｒｅｆを抵抗Ｒｌ，Ｒｍで分圧して、電圧制限回路６１２に入力すべき制限値Ｖｌｉｍを作成する回路であり、スイッチング素子のオン期間のスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令値の制限値を決めている。この値は、ＤＣ−ＤＣ変換回路２に使用されるスイッチング素子２２、トランス２１の特性、使用条件などによって決める。電圧制限回路６１２は誤差増幅器６０３の出力Ｖｅｏと指令制限部６１５の制限値Ｖｌｉｍを比較して、小さい方の値を出力する。したがって、電圧制限回路６１２の出力Ｖｏ１の上限は制限値Ｖｌｉｍである。コンパレータＣｏｍｐ２の比較入力前段部６１６は、抵抗Ｒｇ，Ｒｅ，Ｒｆ，Ｒｄ、コンデンサＣ１、ダイオードＤａ３，Ｄａ４から構成され、図１２に示したアッテネータ回路において、ダイオードＤａ３のアノードと回路グランドの間にコンデンサＣ１を接続したものである。このコンデンサＣ１は抵抗Ｒｄ，Ｒｅ，Ｒｆ，Ｒｇと共に時定数回路を構成しており、コンパレータＣｏｍｐ２に入力される１次側ピーク電流指令値Ｖｃ２の変化を遅延させる働きがある。すなわち、抵抗Ｒｄ，Ｒｅ，Ｒｆ，Ｒｇ、コンデンサＣ１は、動作開始時にコンパレータＣｏｍｐ２への入力信号Ｖｃ２（１次側ピーク電流指令値）を徐々に立ち上げるためのものである。ダイオードＤａ３，Ｄａ４は図１０に示したスイッチング素子間電圧検出回路６１１のダイオードＤａ１，Ｄａ２と同等の特性である。なお、動作許可信号がディセーブル時は、コンデンサＣ１の電荷を放出するように構成している。
【００５５】
実施例６の各部信号電圧のタイムチャート（始動直後）を図１５に示す。入力電圧Ｖｉｎが立ち上がると、制限値ＶｌｉｍがａＶに立ち上がる。ほぼ同時に誤差増幅器６０３の出力ＶｅｏがｂＶに立ち上がる。電圧制限回路６１２は、ｂＶ＞ａＶから電圧制限回路６１２の出力Ｖｏ１としてａＶを出力する。コンパレータＣｏｍｐ２の比較入力前段部６１６は、電圧制限回路６１２の出力Ｖｏ１のａＶに基づき、ＣＲ時定数によって徐々に出力をｃＶまで増加させ、コンパレータＣｏｍｐ２へ出力する。ｃＶはａＶから所定の割合で減衰させた値となる（ａＶ＞ｃＶ）。
【００５６】
以上の構成により、動作開始時に、スイッチング素子のオン期間におけるスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令値を徐々に所定値まで増加させることが可能になる。このような動作開始時のソフトスタートによって、ＤＣ−ＤＣ変換回路２に使用されるスイッチング素子２２、トランス２１、ダイオード２３などの電気的ストレスを低減することができ、部品の小形化が可能になる。また、従来と同性能の部品を使用すると、電気的ストレスの低減により信頼性が向上する。
【００５７】
（実施例７）
本発明の実施例７を図１６に示す。主回路の構成は図１０と同様である。本実施例では、スイッチング素子のオン期間におけるスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令の最大値を所定値に制限し、始動直後から徐々に所定値まで増加させるものである。指令制限部６１５は、基準電圧Ｖｒｅｆを抵抗Ｒｅ，Ｒｆで分圧して、電圧制限回路６１２に入力すべき制限値Ｖｌｉｍを作成する回路を備え、スイッチング素子のオン期間のスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令値の制限値を決めている。この制限値Ｖｌｉｍは、ＤＣ−ＤＣ変換回路２に使用されるスイッチング素子２２、トランス２１の特性、使用条件などによって決める。本実施例の指令制限部６１５は、図１１に示した回路において、ダイオードＤａ３のアノードと回路グランドの間にコンデンサＣ１を接続したものである。このコンデンサＣ１は抵抗Ｒｄ，Ｒｅ，Ｒｆと共に時定数回路を構成しており、電圧制限回路６１２に入力される制限値Ｖｌｉｍ２の変化を遅延させる働きがある。すなわち、抵抗Ｒｄ，Ｒｅ，Ｒｆ、コンデンサＣ１は、動作開始時に電圧制限回路６１２に入力される制限値Ｖｌｉｍ２を徐々に立ち上げるためのものである。ダイオードＤａ３，Ｄａ４は図１０に示したスイッチング素子間電圧検出回路６１１のダイオードＤａ１，Ｄａ２と同等の特性である。なお、動作許可信号がディセーブル時は、コンデンサＣ１の電荷を放出するように構成している。電圧制限回路６１２は誤差増幅器６０３の出力Ｖｅｏと指令制限部６１５の制限値Ｖｌｉｍ２を比較して、小さい方の値を出力する。したがって、電圧制限回路６１２の出力Ｖｃ２の上限は制限値Ｖｌｉｍ２である。
【００５８】
実施例７の各部信号電圧のタイムチャート（始動直後）を図１７に示す。入力電圧Ｖｉｎが立ち上がると、制御電源電圧ＶｃｃがｄＶに立ち上がる。また、制限基準値ＶｌｉｍがａＶに立ち上がる。制限値Ｖｌｉｍ２は制限基準値ＶｌｉｍのａＶに基づきＣＲ時定数によって徐々にｃＶまで増加し、電圧制限回路６１２へ与えられる。誤差増幅器６０３の出力ＶｅｏがｂＶ（＞ｃＶ）であると、電圧制限回路６１２は制限値Ｖｌｉｍ２の方を出力する。つまり、１次側ピーク電流指令値Ｖｃ２はｃＶまで徐々に増加する電圧となる。
【００５９】
以上の構成により、動作開始時に、スイッチング素子のオン期間におけるスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令値を徐々に所定値まで増加させることが可能になる。このような動作開始時のソフトスタートによって、ＤＣ−ＤＣ変換回路２に使用されるスイッチング素子２２、トランス２１、ダイオード２３などの電気的ストレスを低減することができ、部品の小形化が可能になる。また、従来と同性能の部品を使用すると、電気的ストレスの低減により信頼性が向上する。
【００６０】
（実施例８）
本発明の実施例８を図１８に示す。主回路の構成は図１０と同様である。本実施例では、スイッチング素子のオン期間のスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令の最大値を所定値に制限し、始動直後から所定時間、定常時より制限値を低下させるものである。図中、Ｖｒｅｆは基準電圧であり、これを抵抗Ｒｅ，Ｒｆ，Ｒｎにより分圧し、抵抗Ｒｅ，Ｒｆの接続点に得られる制限基準電圧ＶｌｉｍにダイオードＤａ３，Ｄａ４の順方向オン電圧を加えて、電圧制限回路６１２に入力すべき制限値Ｖｌｉｍ２を得ている。抵抗Ｒｎの両端にはスイッチが並列接続されており、このスイッチは動作開始時にはオンしており、動作開始後、所定時間Ｔが経過するとオフされる。抵抗ＲｄはダイオードＤａ３のアノード電位を制御用電源電圧Ｖｃｃによりプルアップして、ダイオードＤａ３，Ｄａ４をオン状態に保つようにしている。ダイオードＤａ３，Ｄａ４は図１０に示したスイッチング素子間電圧検出回路６１１のダイオードＤａ１，Ｄａ２と同等の特性である。
【００６１】
図１８の指令制限部６１５は、図１１に示した回路において、抵抗Ｒｆと回路グランドの間に抵抗Ｒｎを挿入し、動作開始時には抵抗Ｒｎをスイッチで短絡しておいて、動作開始後、所定時間Ｔが経過すると該スイッチを開放して、抵抗Ｒｎが抵抗Ｒｆと直列に接続されるようにしたものである。この指令制限部６１５はスイッチング素子のオン期間におけるスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令値の制限値を決めており、その制限値は、ＤＣ−ＤＣ変換回路２に使用されるスイッチング素子２２、トランス２１の特性、使用条件などによって決める。電圧制限回路６１２は誤差増幅器６０３の出力Ｖｅｏと指令制限部６１５の制限値Ｖｌｉｍ２を比較して、小さい方の値を出力する。したがって、電圧制限回路６１２の出力Ｖｃ２の上限は制限値Ｖｌｉｍ２である。
【００６２】
実施例８の各部信号電圧のタイムチャート（始動直後）を図１９に示す。入力電圧Ｖｉｎが立ち上がると、制御電源電圧ＶｃｃがｄＶに立ち上がる。また、制限基準値Ｖｌｉｍがａ’Ｖに立ち上がり、所定時間Ｔの経過後に、ａＶに立ち上がる。制限値Ｖｌｉｍ２は制限基準値Ｖｌｉｍのａ’Ｖ及びａＶに基づき、ｃ’Ｖ及びｃＶをそれぞれ電圧制限回路６１２へ出力する。すなわち、始動直後から所定時間Ｔの間は定常時のｃＶより低下させたｃ’Ｖを制限値Ｖｌｉｍ２として出力する。誤差増幅器６０３の出力ＶｅｏがｂＶ（＞ｃＶ＞ｃ’Ｖ）であると、電圧制限回路６１２は制限値Ｖｌｉｍ２の方を出力する。つまり１次側ピーク電流指令値Ｖｃ２として、始動直後から所定時間Ｔの間は定常時より低下させたｃＶ’を出力し、その後、ｃＶを出力することになる。
【００６３】
以上の構成により、動作開始時に、スイッチング素子のオン期間におけるスイッチング素子間電圧（あるいはスイッチング素子電流）のピーク指令値を段階的に所定値まで増加させることが可能になる。このような動作開始時の段階的スタートによって、ＤＣ−ＤＣ変換回路２に使用されるスイッチング素子２２、トランス２１、ダイオード２３などの電気的ストレスを低減することができ、部品の小形化が可能になる。また、従来と同性能の部品を使用すると、電気的ストレスの低減により信頼性が向上する。
【００６４】
（実施例９）
本発明の実施例９を図２０に示す。主回路の構成は図１、図２、図４、図９又は図１０のいずれでも良く、その出力電流検出手段と誤差増幅器６０３の間に介在するアンプ６０６の部分を出力電流検出部６１７として詳しく示したものである。出力電流検出部６１７は、オペアンプ６０６よりなる増幅器と、その入力抵抗Ｒｏ、帰還抵抗Ｒｐ、帰還コンデンサＣ２、オフセット調整用抵抗Ｒｑ、信号減衰回路６１８及び切替スイッチＳから構成される。点灯判別部６１９は出力電圧又は出力電流又はその両方などによって、放電灯５の点灯／消灯を判別し、その判別信号を出力する。切替スイッチＳは点灯判別部６１９の出力により制御され、放電灯５の点灯時には、ＤＣ−ＤＣ変換回路２の出力電流を抵抗Ｒｏ，Ｒｐ，Ｒｑ及びコンデンサＣ２からなるフィルタ回路を有する増幅器で検出した出力を誤差増幅器６０３に入力される電流検出値Ｉｌａとし、消灯時には、電流指令値演算部６０２から出力される電流指令値ＫＩｌａをｋ倍（０＜ｋ＜１）に減衰した信号をダミーの電流検出値Ｉｌａとするように切替制御される。誤差増幅器６０３は出力電流検出部６１７の出力である電流検出値Ｉｌａと電流指令値演算部６０２の出力である電流指令値ＫＩｌａとから１次側電流のピーク指令値を演算し出力する。
【００６５】
本実施例の各部信号電圧のタイムチャート（始動直後）を図２１に示す。始動時から点灯するまでの消灯期間中には十分な出力電流が流れない。そこで、消灯時には電流指令値Ｋｌａのｋ倍（０＜ｋ＜１）の値を電流検出値Ｉｌａに出力する。点灯直後の電流検出値Ｉｌａは、ｂ’Ｖ（＝ｋ×ｂＶ）からフィルタ回路の効果により、徐々に出力電流値ａＶになる。切替機能のない場合の電流検出値Ｉｌａを図中の破線で示しているように、同じフィルタ回路なら電流検出値Ｉｌａの追従性が良くない。つまり、出力電流との差が大きい。本実施例では、切替スイッチＳによる電流検出値Ｉｌａの切替機能を有することにより、消灯時に、電流検出値Ｉｌａに所定値ｂ’Ｖ（＞０Ｖ）を持たすことができ、電流検出値Ｉｌａの追従性が良くなった。つまり、出力電流との差が小さくなった。
【００６６】
（実施例１０）
本発明の実施例１０を図２２に示す。本実施例では、出力電圧検出値Ｖｌａを出力電圧比較器６２０で所定の最大出力電圧値Ｖｌｒと比較し、出力電圧検出値Ｖｌａが最大出力電圧値Ｖｌｒに達すると、出力電圧比較器６２０から制限値可変指令Ｖｌｘを出力し、発振回路６０８の動作状況を変化させて、出力電圧の過上昇を防止する。これにより、放電灯５が始動する無負荷状態において、出力電圧が上昇し過ぎることを防止するものである。
【００６７】
本実施例に用いる発振回路６０８の構成を図２３に示す。この回路では、スイッチング素子２２のオフ時間を決定するタイマー回路に、上記制限値可変指令Ｖｌｘを作用させることで、Ｖｌａ≧Ｖｌｒの場合、実質的にスイッチング素子２２のオフ時間を略無限大にすることで、出力電圧の上昇を防止するものである。具体的な手段としては、オフ時間を決定するためのコンデンサＣｓと並列にスイッチＳａを設け、制限値可変指令Ｖｌｘが入力されると、スイッチＳａをオンさせて、コンデンサＣｓの電圧をゼロに保持することで、スイッチング素子２２のオフ時間を略無限大とするものである。
【００６８】
（実施例１１）
本発明の実施例１１を図２４に示す。本実施例では、所定の最大出力電圧値Ｖｌｒよりも低く、通常点灯時の出力電圧検出値よりも高い範囲に設定された基準値Ｖｌｒｐとランプ電圧Ｖｌａを出力電圧比較器６２２で比較し、Ｖｌａ≧Ｖｌｒｐになった場合には、電圧制限回路６１２の制限値Ｖｌｉｍを通常のＶｌｉｍＨよりも低いＶｌｉｍＬに切り換えるようにしたものである。
【００６９】
放電灯５の無負荷時にはコンデンサ２４の出力電圧が上昇するが、先の実施例等で述べたように、発振回路６０８の動作を停止させることで、出力電圧が所定値より上昇することを防止するようにしている。コンデンサ２４に蓄積された電荷はインバータ回路３や始動回路４で徐々に消費されるため、コンデンサ２４の両端電圧、すなわち、出力電圧は低下して行く。出力電圧が低下し、Ｖｌａ＜Ｖｌｒになると、発振回路６０８は動作を開始し、出力電圧を再び所定値まで上昇させる。これは、出力電圧を放電灯５の始動に必要な所定の電圧に維持するためである。上記Ｖｌａ＜Ｖｌｒとなり、発振回路６０８が再動作するとき、無負荷状態であるため、出力電流はゼロであるから、誤差増幅器６０３の出力は最大値になる。これは電圧制限回路６１２で制限されるが、発振回路６０８のオン期間が最大になり、１次側電流Ｉ１、２次側電流Ｉ２のピーク電流値が不必要に高くなり、部品のストレスが増加する。
【００７０】
そこで、本実施例では、所定の最大出力電圧値Ｖｌｒよりも低く、通常点灯時の出力電圧検出値よりも高い範囲に設定された基準値Ｖｌｒｐとランプ電圧Ｖｌａを出力電圧比較器６２２で比較し、Ｖｌａ≧Ｖｌｒｐになった場合には、電圧制限回路６１２の制限値Ｖｌｉｍを通常のＶｌｉｍＨよりも低いＶｌｉｍＬに切り換えるようにしたものである。これにより、無負荷時に出力電圧を所定値に保つ動作において、発振回路６０８のオン期間はＶｌｉｍＬで規制され、１次側電流Ｉ１、２次側電流Ｉ２のピーク電流値を適正な値に低減することができる。したがって、部品ストレスは減少する。
【００７１】
（実施例１２）
本発明の実施例１２を図２５に示す。本実施例は先の実施例において、電圧制限回路６１２の制限値ＶｌｉｍをＶｌｉｍＨからＶｌｉｍＬに切り換える動作を連続的に行うようにしたものである。すなわち、出力電圧検出値Ｖｌａに基づいて、制限値可変回路６２１が図中に示すように、出力電圧検出値Ｖｌａの上昇とともに制限値Ｖｌｉｍが低下するように、制限値Ｖｌｉｍを連続的に変化させて、電圧制限回路６１２に与える。出力電圧が低いときは、放電灯５が始動直後であり、出力電流を多く供給するために、制限値Ｖｌｉｍを大きくしておく。放電灯５が安定点灯状態である領域では、供給電力を略一定に保つので、出力電圧が上がると、出力電流が下がる。これに応じて制限値Ｖｌｉｍも変化させ、１次側電流Ｉ１、２次側電流Ｉ２のピーク電流値が何らかの原因で不必要に上昇することを防止できる。なお、無負荷状態になった場合には先の実施例と同様となる。
【００７２】
また、出力電圧検出値Ｖｌａの低い領域と高い領域では、図中の制限値可変回路６２１の特性に示した点線のように、制限値Ｖｌｉｍを各々略一定値に保つと更に良い。すなわち、出力電圧検出値Ｖｌａの低い領域では、制限値Ｖｌｉｍを略一定値に保つことにより、ストレスを低減することができ、出力電圧検出値Ｖｌａの高い領域では、制限値Ｖｌｉｍを略一定値に保つことにより、スイッチング素子のオン期間の微小化を防止できる。
【００７３】
（実施例１３）
本発明の実施例１３を図２６に示す。本実施例は、無負荷時のオン時間が小さくなり過ぎないようにしたもので、図２６は本実施例に用いる発振回路６０８の回路構成を示す。主回路の構成は図２２と同様である。無負荷時に制限値可変指令Ｖｌｘが発振回路６０８に入力されると、最小オン時間を決定するレベルをＶｒ１からＶｒ３に切り換える。ここで、Ｖｒ３は、始動直後に必要な電流が得られるオン時間になるためのＶｒ３＞Ｖｒ１という条件と、不必要に大きくしてストレス増加にならないオン時間になるためのＶｒ３＜Ｖｒ２という条件、すなわち、Ｖｒ１＜Ｖｒ３＜Ｖｒ２を満たすように設定される。
【００７４】
スイッチング素子のオン時間を決定するための１次側電流Ｉ１のピーク値検出にはバラツキが存在する。これは例えば実施例３では、ＦＥＴ２２１のオン抵抗のバラツキやスイッチング素子間電圧検出回路６１１の内部の回路定数のバラツキ等である。無負荷時には、誤差増幅器６０３の出力が最大であるため、１次側ピーク電流指令は、電圧制限回路６１２により決定される。上記バラツキにより、１次側ピーク電流の検出値が指令値に達するまでの時間は変動する。すなわち、無負荷時のオン時間は変動する。放電灯５が始動すると、直ちにＤＣ−ＤＣ変換回路２から放電灯５に放電を維持するのに十分な出力電流を与えなければならない。もし、無負荷時にスイッチング素子のオン時間が小さくなり過ぎると、放電灯５の始動直後に十分な出力電流を得ることができなくなり、放電灯５の始動性能が悪化する。
【００７５】
そこで、本実施例では、上述のようなバラツキがあっても良好な始動性能を得られるように、無負荷時に制限値可変指令Ｖｌｘが発振回路６０８に入力されると、最小オン時間を決定するレベルをＶｒ１からＶｒ３（＞Ｖｒ１）に切り換えて、始動直後に必要な電流が得られるように最小オン時間を設定するものである。
【００７６】
以上の実施例における回路形態は図示されたものに限定するものではなく、同様の動作を行う他の回路形態であってもよい。
【００７７】
【発明の効果】
本発明によれば、ＤＣ−ＤＣ変換回路を出力調整手段として有する放電灯点灯装置において、負荷電圧が大幅に変動するような放電灯負荷では、定常時に安定点灯している時には、略境界モードで動作することを前提とし、始動直後のようにランプ温度が低いためランプ電圧が低い場合には、トランスあるいはインダクタの磁気エネルギーを負荷側ヘ吐き出す時間が長く、略境界モードで動作すると周波数が極端に低下し、同一電力を負荷に送る場合でも電流ピークが上昇し、損失やトランスの磁気飽和が生じることを防止するために、スイッチング素子のオフ時間に上限を設定したので、スイッチング素子に過大な電流が流れないようにすることができ、また、スイッチング素子のオフ時間に下限を設定したので、スイッチング素子がオフした直後のリンギングなどの影響を受けず、良好なスイッチング動作が得られる。また、電源インピーダンスが高い場合においても安定なスイッチング動作を可能とするために、スイッチング素子のオン時間に上限を設定したので、スイッチング素子がオンし続けることがなく、したがって、スイッチング素子に過大な電流が流れないようにすることができ、さらにまた、スイッチング素子のオン時間に下限を設定したので、スイッチング素子がオンした直後のリンギングなどの影響を受けず、良好なスイッチング動作が得られる。
【図面の簡単な説明】
【図１】本発明の基本構成を示す回路図である。
【図２】本発明の実施例１の全体構成を示す回路図である。
【図３】本発明の実施例１の発振回路の具体例を示す回路図である。
【図４】本発明の実施例２の全体構成を示す回路図である。
【図５】本発明の実施例２に用いるスイッチング素子間電圧検出回路の１つの具体例を示す回路図である。
【図６】本発明の実施例２に用いるスイッチング素子間電圧検出回路の他の具体例を示す回路図である。
【図７】本発明の実施例２に用いるスイッチング素子間電圧検出回路のさらに他の具体例を示す回路図である。
【図８】本発明の実施例３に用いるスイッチング素子間電圧検出回路の具体例を示す回路図である。
【図９】本発明の実施例３の全体構成を示す回路図である。
【図１０】本発明の実施例４の全体構成を示す回路図である。
【図１１】本発明の実施例４に用いる電圧制限回路の周辺回路の一例を示す回路図である。
【図１２】本発明の実施例４に用いる電圧制限回路の周辺回路の他の一例を示す回路図である。
【図１３】本発明の実施例５に用いる発振回路の構成を示す回路図である。
【図１４】本発明の実施例６に用いる電圧制限回路の周辺回路の一例を示す回路図である。
【図１５】本発明の実施例６の動作説明図である。
【図１６】本発明の実施例７に用いる電圧制限回路の周辺回路の一例を示す回路図である。
【図１７】本発明の実施例７の動作説明図である。
【図１８】本発明の実施例８に用いる電圧制限回路の周辺回路の一例を示す回路図である。
【図１９】本発明の実施例８の動作説明図である。
【図２０】本発明の実施例９に用いる出力電流検出部とその周辺回路の構成を示す回路図である。
【図２１】本発明の実施例９の動作説明図である。
【図２２】本発明の実施例９の全体構成を示す回路図である。
【図２３】本発明の実施例１０に用いる発振回路の構成を示す回路図である。
【図２４】本発明の実施例１１の全体構成を示す回路図である。
【図２５】本発明の実施例１２の全体構成を示す回路図である。
【図２６】本発明の実施例１３に用いる発振回路の構成を示す回路図である。
【図２７】従来例１の回路図である。
【図２８】従来例２の回路図である。
【図２９】従来例３の回路図である。
【図３０】従来例４の回路図である。
【符号の説明】
１    直流電源
２    ＤＣ−ＤＣ変換回路
３    インバータ回路
４    始動回路
５    放電灯
６    出力制御回路
【図１】
0003829534.tif 000002
【図２】
0003829534.tif 000003
【図３】
0003829534.tif 000004
【図４】
0003829534.tif 000005
【図５】
0003829534.tif 000006
【図６】
0003829534.tif 000007
【図７】
0003829534.tif 000008
【図８】
0003829534.tif 000009
【図９】
0003829534.tif 000010
【図１０】
0003829534.tif 000011
【図１１】
0003829534.tif 000012
【図１２】
0003829534.tif 000013
【図１３】
0003829534.tif 000014
【図１４】
0003829534.tif 000015
【図１５】
0003829534.tif 000016
【図１６】
0003829534.tif 000017
【図１７】
0003829534.tif 000018
【図１８】
0003829534.tif 000019
【図１９】
0003829534.tif 000020
【図２０】
0003829534.tif 000021
【図２１】
0003829534.tif 000022
【図２２】
0003829534.tif 000023
【図２３】
0003829534.tif 000024
【図２４】
0003829534.tif 000025
【図２５】
0003829534.tif 000026
【図２６】
0003829534.tif 000027
【図２７】
0003829534.tif 000028
【図２８】
0003829534.tif 000029
【図２９】
0003829534.tif 000030
【図３０】
0003829534.tif 000031