(57)【特許請求の範囲】
【請求項１】
エラー訂正の状態を示す第１のデータを含むブロックデータを複数個有するパケットを受信する受信手段と、
前記受信手段により受信された前記パケットのエラーを検出する検出手段と、
前記受信手段により受信された前記パケットにエラーが発生しているか否かに応じて、前記受信手段により受信された前記パケットに含まれるブロックデータ内の前記第１のデータを第２のデータに置換する置換手段と、
前記パケットに含まれるブロックデータの数とは異なる数のブロックデータを用いて復号化処理を行う復号化手段とを有し、
前記復号化手段では、前記復号化処理に必要な複数個のブロックデータの少なくとも１つのブロックデータに前記第２のデータが含まれている場合、前記復号化処理に必要な複数個のブロックデータの代わりに他の複数個のブロックデータを用いて前記復号化処理を行うことを特徴とする受信装置。
【請求項２】
前記第１のデータは、ＳＴＡフラグであることを特徴とする請求項１に記載の受信装置。
【請求項３】
前記第２のデータは、エラーありを示すことを特徴とする請求項１または２に記載の受信装置。
【請求項４】
前記他の複数個のブロックデータは、他のフレームまたはフィールドのブロックデータであることを特徴とする請求項１から３のいずれかに記載の受信装置。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、ディジタルビデオカメラに用いて好適な受信装置に関する。
【０００２】
【従来の技術】
近年、ディジタル技術の発展に伴い、膨大なデータ量の各種データを符号化することによりデータ量を削減して、比較的低い伝送レートで伝送し得るようにするための各種装置が開発されている。例えば、画像データを磁気テープ等の記憶媒体に記録するディジタルＶＴＲにおいても、１２４Ｍｂｐｓ程度の入力画像データを５分の１の２５Ｍｂｐｓ程度に圧縮して磁気テープ上に記録し、再生するための規格が制定されている。
【０００３】
このような規格に基づくディジタルＶＴＲにおいては、入力データをＤＣＴ変換した後に量子化し、この量子化データをハフマン符号化等により可変長符号化することによってデータの圧縮を行っており、さらに量子化する際の量子化ステップを各種のパラメータに基づいて可変したり、可変長符号化された後のデータ量が一定になるようにレート制御が行われたりする。上記処理されたデータは、メモリを介して例えばリード・ソロモン符号を用いたエラー検出／訂正のための処理が行われ、内符号と外符号が付加されて、磁気テープ等の記憶媒体に記録される。
【０００４】
また、上記ディジタルＶＴＲでは、ＩＥＥＥにおいて制定されたディジタルデータの転送フォーマット（以下、ＩＥＥＥ１３９４と記す）を用いたディジタルダビングが可能である。その構成について図５を用いて説明する。図５において、ディジタルダビングにおける送信側のディジタルＶＴＲ（以下、ＤＶＣＲ１と記す）２００は、上記可変長符号化された後のデータ量が一定になるようにレート制御されたディジタルデータをディジタルインターフェース部（以下、ＤＩＦ１と記す）２０２へ出力する。これらのデータは、図６に示すように、７７バイトの有効データに対して３バイトのＩＤデータが付加された８０バイトで１ブロックを構成する。図６において、ＩＤ０はデータタイプ（ヘッダ、サブコード、ビデオＡＵＸ、オーディオ、ビデオデータの何れかを示す）、ＩＤ１はトラック番号（ＮＴＳＣは０〜９、ＰＡＬは０〜１１）、ＩＤ２はブロック番号が付される。
【０００５】
有効データ７７バイトの最初の１バイトは、上位４ビットにエラー訂正及びエラー修整の状態を示すＳＴＡフラグ、下位４ビットに量子化レベルを表すＱＮｏ．が書き込まれる。これらのデータは、１トラック毎に１個のヘッダブロック、２個のサブコードブロック、３個のビデオＡＵＸブロック、９個のオーディオブロック、１３５個のビデオブロックで構成されている。通常、送信側のＤＶＣＲ１（２００）は、例えば上記ブロックデータをＤＩＦブロックとして、順次その６ＤＩＦブロック（４８０バイト）を１パケットとしてＤＩＦ１（２００）へ送信する。
【０００６】
送信側ＤＩＦ１（２００）においては、所定の通信サイクル（１２５ｕｓ）で通信が行われ、上記ヘッダデータ、サブコードデータ、ビデオＡＵＸデータ、ビデオデータ、オーディオデータのような時間軸を持ったデータは一定のデータレートで転送帯域が保証されたｉｓｏｃｈｒｏｎｏｕｓ（同期）通信され、制御コマンドのような制御データは必要に応じて不定期にａｓｙｎｃｈｒｏｎｏｕｓ（非同期）通信される。
【０００７】
上記ｉｓｏｃｈｒｏｎｏｕｓ（同期）転送のパケットフォーマットは、図７に示すような合計で１２＋４×Ｎバイトで構成される。ａは長さフィールドであり、ヘッダの後に続くデータ・フィールドのバイト長を規定する。ｂはチャンネル番号フィールドであり、８ビットの値を使ってパケットデータの転送に論理的な番号を与える。受信側ではチャンネル番号を参照して必要なｉｓｏｃｈｒｏｎｏｕｓデータを取り込む。ｃはｔＣｏｄｅフィールドであり、このパケットがｉｓｏｃｈｒｏｎｏｕｓ（同期）転送であることを示す。ｄはｓｙフィールドであり、アプリケーション・ソフトウエアが利用するソースとデスティネーションとの間で同期情報のやり取りを行うために使用する。
【０００８】
ｅはヘッダＣＲＣフィールドであり、上記ａ、ｂ、ｃ、ｄに対するエラー検出コードである。ｆはデータフィールドであり、上記ｉｓｏｃｈｒｏｎｏｕｓデータ及びＣＩＰヘッダと呼ぶヘッダデータを格納する。ｇはデータＣＲＣであり、パケットのエラー検出コードである。このようにパケット化されたデータは、図５のＩＥＥＥ１３９４ケーブル２０４を用いて、受信側にシリアル転送される。受信側のディジタルインターフェース部（以下、ＤＩＦ２と記す）２０６は、上記ｉｓｏｃｈｒｏｎｏｕｓデータを受信し、所定の処理を施した後、図７のデータフィールドから上記ビデオデータ等を抜き出し、受信側のディジタルＶＴＲ（以下、ＤＶＣＲ２と記す）２０８に出力する。ＤＶＣＲ２（２０８）では、受信データに対してエラー訂正符号を付加し、磁気記憶媒体へ記録する。
【０００９】
図８は上記受信側の詳細な回路構成である。Ａは図５に示したＤＩＦ２（２０６）であり、ＢはＤＶＣＲ２（２０８）である。１はＩＥＥＥ１３９４ケーブル２０４からのシリアルデータ入力端子、３は上記シリアルデータをパラレルデータに変換するＳ／Ｐ変換回路であり、その変換のタイミングは第１制御回路１３により制御される。５はランダムアクセスメモリであり、第１制御回路１３からのライトイネーブル制御によってＳ／Ｐ変換回路３から出力される受信データが上記パケット単位に書き込まれる。７は上記受信データのエラー検出回路であり、図７のｇに示した４ビットのＣＲＣデータを用いてエラー検出を行う。９は上記エラー検出の結果を当該パケットデータが読み出されるタイミングに同期させるための遅延回路である。１１は、第１制御回路１３から出力されたライトイネーブルを上記当該パケットデータの書き込みが完了するまでの間、遅延させる遅延回路である。１３はメインマイコン１５により制御されて回路Ａを制御する第１制御回路である。１５はメインマイコンであり、システム全体を制御する。
【００１０】
１７はラッチで、遅延回路１１から供給された信号を１サイクル分遅延してランダムアクセスメモリ５にリードイネーブルとして供給し、かつランダムアクセスメモリ２３のライトイネーブルとしてマスク回路１９へ供給する。マスク回路１９は、遅延回路９からエラー信号も同時に供給されており、図示せずもランダムアクセスメモリ５から読み出されたパケットデータにエラーがある場合には、ランダムアクセスメモリ２３のライトイネーブルをマスクし、ランダムアクセスメモリ２３への書き込みを禁止する。２１はランダムアクセスメモリ５から送出されるデータと上記マスク回路１９から供給されるライトイネーブルのタイミングを合わせるためのラッチである。
【００１１】
ランダムアクセスメモリ２３は、例えば３フレーム分の容量を持ち、書き込みと読み出しが追い越し等を起こさないように第２制御回路２５によりバンク制御されている。第２制御回路２５は、第１制御回路１３と同様にメインマイコン１５によって制御される。２７は記録再生処理回路であり、第２制御回路２５により制御され、ランダムアクセスメモリ２３へリードイネーブルを供給しデータを読み出す。この読み出されたデータはＤＩＦ転送されたデータであり、既に圧縮符号化済みのデータであるために、新たな符号化処理はしない。但し、図示せずもエラー検出訂正のための符号化、及び記録のためのフォーマット化、２４／２５変調、電磁変換処理等を記録再生処理回路２７で行い、磁気テープ２９へ記録する。
【００１２】
ここで、図９及び図１０を用いてＤＩＦ転送されたデータがランダムアクセスメモリ２３に書き込まれる動作を説明する。図９は、画面イメージであって、水平方向に５分割（ｉ＝０、１、２、３、４）、垂直方向に１０分割（ｊ＝０、１、２、…、９）している。ここで、ｊは記録テープ上のトラック番号を表している。上記分割した各ブロックは、スーパーマクロブロック（以下、ＳＭＢと記す）と呼び、その詳細な構成を図１０に示す。
【００１３】
図１０においてＳＭＢは、ＩＤデータを除く２７個のＤＩＦブロック（ｋ＝０、１、２、…、２６）で構成される。従って、図９における各ＤＩＦブロックの位置は、Ｂ（ｉ，ｊ，ｋ）というマクロブロックで表すことができる。ここで、ＤＩＦ転送されたデータは、圧縮符号化時にシャフリングされた順序になっているために、例えば、｛Ｂ（２，２，０），Ｂ（１，６，０），Ｂ（３，８，０），Ｂ（０，０，０），Ｂ（４，４，０）｝の順で図９の黒部分に書込みが行われる。以下、｛Ｂ（２，２，１），Ｂ（１，６，１），Ｂ（３，８，１），Ｂ（０，０，１），Ｂ（４，４，１）｝、…と言う順に５ＤＩＦブロック単位にアクセスされる。このように書き込まれたデータは、シャフリングをせずにトラック番号順に読み出され、記録再生処理回路２７により処理されて磁気テープ２９に記録される。
【００１４】
一方、再生時の構成及び動作を図１１に示す。図１１においては図８と同一の構成要素には同一番号を付してある。図８において、磁気テープ２９からの再生データを記録再生処理回路２７に供給する。記録再生処理回路２７は、デフォーマット化、２５／２４復調を行い、第２制御回路２５により制御されてランダムアクセスメモリ２３に書き込みを行う。復号処理回路３１は再生された圧縮データの伸長／復号化処理を行う。ここでの処理は図９で説明したように、圧縮／符号化処理時と同一のシャフリング規則に準拠した順序で得られる連続した５マクロブロック単位に行われる。上記伸長／復号化処理を施されたデータは、画像データ出力端子３３から外部出力装置に供給される。メインマイコン１５は上述のようにシステム全体を制御する。
【００１５】
【発明が解決しようとする課題】
上記従来例において前述したように、ＤＩＦ送受信データの処理単位が６ＤＩＦブロックであるのに対して、復号化のための処理単位は５マクロブロック（５ＤＩＦブロックに相当する）である。このため、伝送路にエラーが混入した場合、エラーが検出されたことによるランダムアクセスメモリ２３の書込み制御によって下記のような問題が発生する。
【００１６】
図１２はこの問題が発生する動作を説明するものである。ｉは、ＤＩＦ受信データ、又は一旦記録されその後再生された時の再生データに対する復号化処理単位、ｊは、ＤＩＦ受信データ、又は記録／再生データである。ｋは、ＤＩＦ受信データの処理単位であり、ｍは、上記ＤＩＦ受信データに対して１パケット単位のＣＲＣエラーチェックをした結果のエラーフラグであり、“Ｌ”でエラーが混入していることを示す。この場合、データ０から５までは最新データであり、ランダムアクセスメモリ２３のデータは更新されるが、データ６から１１まではエラーパケットであるために、ランダムアクセスメモリ２３への書込みは禁止され、少なくとも数フレーム前の古いデータが更新されずに残る。このため、復号化処理単位ｉによって復号化処理を行うと、復号化周期Ｄｅｃ１、Ｄｅｃ２において、新しいデータと古いデータとが混在することになり、符号化／復号化の連続性がなくなり、復号化された画像データが著しく劣化する原因になっている。
【００１８】
【課題を解決するための手段】
本発明に係る受信装置は、例えば、エラー訂正の状態を示す第１のデータを含むブロックデータを複数個有するパケットを受信する受信手段と、前記受信手段により受信された前記パケットのエラーを検出する検出手段と、前記受信手段により受信された前記パケットにエラーが発生しているか否かに応じて、前記受信手段により受信された前記パケットに含まれるブロックデータ内の前記第１のデータを第２のデータに置換する置換手段と、前記パケットに含まれるブロックデータの数とは異なる数のブロックデータを用いて復号化処理を行う復号化手段とを有し、前記復号化手段では、前記復号化処理に必要な複数個のブロックデータの少なくとも１つのブロックデータに前記第２のデータが含まれている場合、前記復号化処理に必要な複数個のブロックデータの代わりに他の複数個のブロックデータを用いて前記復号化処理を行うことを特徴とする。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を図面と共に説明する。
図１は本発明の実施の形態を示すもので、図８と同一のものには同一番号を付してあり、同一の動作をするので説明は省略する。
まず、３５で示すＳＴＡ置換回路は、本発明の特徴を最も良く表す回路であり、回路ＡからのＤＩＦ受信データと、エラーフラグ、リードイネーブルが供給される。次に、図２を用いてＳＴＡ置換回路３５の構成及び動作を説明する。図２において、端子３０５１は、図１のラッチ１７を経由して供給されるリードイネーブル信号端子であり、このイネーブル信号は、エッジ検出回路３５０３に供給される。エッジ検出回路３５０３は、上記イネーブル信号の立ち下がりエッジを検出し、カウンタ３５０５へ供給する。カウンタ３５０５は内部クロックで動作し、上記イネーブル信号の立ち下がりエッジに同期してリセットされるものである。
【００２２】
デコーダ３５０７は、上記カウンタ値をデコードし、入力データ列における図６のＳＴＡの位置を示す信号を出力し、ＯＲ回路３５１１に供給する。端子３５０９は、１パケット単位の転送エラーフラグ信号の入力端子であり、このフラグ信号はＯＲ回路３５１１へ入力される。ＯＲ回路３５１１は、転送エラーがあり、かつデータ列におけるＳＴＡの位置である時のみ、“Ｌ”信号を出力するように構成され、その出力はスイッチ３５１５に供給される。その供給される信号が“Ｌ”レベルの時は、受信データ１バイトにおいてＳＴＡ位置に当たるｂｉｔ７からｂｉｔ４の上位４ビットをエラーありを示すパターン、例えば“１１１０”に置き換えた１バイトデータを選択し（スイッチ３５１５はｂ側に接続される）、それ以外（スイッチ３５１５はａ側に接続される）は受信データそのものが選択されるように動作する。その選択されたデータは、データ出力端子３５１７へ供給される。
【００２３】
図３は、図２で説明した動作のタイミングチャートである。
図３において、ａは内部クロックである。ｂは図１のラッチ１７から供給されるイネーブル信号で、１パケット単位に“Ｌ”にアサートされるものである。ｃは１クロック幅を有する上記イネーブル信号の立ち下がりエッジであり、エッジ検出回路３５０３から出力される。ｄはカウンタ３５０５のカウンタ値であり、１ＤＩＦブロックの８０バイトを繰り返し、６ＤＩＦブロック分カウントする。ｅは、上記カウンタ値をデコーダ３５０７によりデコードし、ＤＩＦブロック毎のＳＴＡデータ位置を検出し、“Ｌ”を出力するタイミングを示す。
【００２４】
ｆはエラー信号であり、１パケット単位にエラーの有り／無しが判定される。ｆは“Ｈ”でエラー無し、“Ｌ”でエラー有りを示す。ｈは上記エラーが発生した時に図２のデータ出力端子３５１７に供給されるデータを表したもので、図中ＲＰと記されているところがＳＴＡ位置であり、エラーが発生しているためにエラーパターンを示すＳＴＡデータと置換されている。
上記のように処理されたデータは、当然のことながら一旦記録された後、再生されても同一のデータであるために、伸長／復号化処理の動作としては同様の処理が施される。
【００２５】
次に、上記データの伸長／復号化処理部の構成及び動作について図４を用いて説明する。
図４において、端子１２０１は、図２のデータ出力端子３５１７から出力されたデータが入力される入力端子である。この入力データは復号化処理回路１２０５及びＳＴＡチェック回路１２０３に供給される。また、第３制御回路１２０７は図１のランダムアクセスメモリ２３に対してデータ読み出しのためのリクエストを発行して図１の第２制御回路２５に供給し、他の処理回路からのリクエストを含めアービトレーションされ、ランダムアクセスメモリ２３へのアセスが供給された時に限り、アクノリッジ（以下、Ａｃｋと記す）が返されてくる。端子１２１３はそのＡｃｋ入力端子である。
【００２６】
第３制御回路１２０７は、返されたＡｃｋからデータの到着タイミングが一定であるためにＳＴＡチェックのタイミングを知ることができる。そのＳＴＡチェックタイミングをＳＴＡチェック回路１２０３に供給することによりＳＴＡチェックが実行される。このＳＴＡチェック結果は、復号化処理回路１２０５及び第３制御回路１２０７へ供給される。復号化処理回路１２０５は、連続する５マクロブロックの何れかのマクロブッロックのＳＴＡがエラーパターンになっていた場合は、復号化処理回路１２０５の動作を停止し、次の５マクロブロックデータの入力を待つ。第３制御回路１２０７は、ＳＴＡがエラーパターンになっていた場合は、前フレーム又はフィールドの同一場所を示すアドレスを発生し直して、再度ランダムアクセスメモリ２３をアクセスするためのリクエストを発行する。これにより、前フレーム又はフィールドの５マクロブロックデータで補間されることになる。
【００２７】
尚、当然のことながら、本実施の形態においては、エラー有りの場合に、ＤＩＦ受信データのＳＴＡをエラーパターンに置換し、その後ランダムアクセスメモリ２３に対してＤＩＦブロック単位に全てのデータを書き込む動作をするが、書込み時の当該メモリエリアのＤＩＦブロックデータに相当するブロックデータのＳＴＡデータのみを書き換えるように構成しても、上記と同様の効果を得ることができる。
【００２８】
また、ＳＴＡ置換回路３５からランダムアクセスメモリ２３に書き込まれたデータは、記録再生することなく直接に読み出して復号化処理を行うこともできる。
【００２９】
尚、図１、図２、図４における各回路等の機能ブロックは、ハード的に構成してもよく、各図のようにＣＰＵやメモリ等から成るマイクロコンピュータシステムに構成してもよい。マイクロコンピュータシステムに構成する場合、上記メモリは本発明による記憶媒体を構成し、この記憶媒体には前述した各ブロックの処理を実行するためのプログラムが記憶される。
また、この記憶媒体としては、ＲＯＭ、ＲＡＭ等の半導体メモリや、光ディスク、光磁気ディスク、磁気媒体等を用いてよく、これらをＣＤ−ＲＯＭ、フロッピディスク、磁気テープ、不揮発のメモリカード等として用いてもよい。
【００３０】
以上説明したように、本発明の実施の形態によれば、情報データと前記情報データのエラー状態を示すエラーデータとを含むパケットデータを入力し、パケットデータの伝送エラーを検出し、その検出結果に応じて前記パケットデータ内の前記エラーデータを所定のエラーパターンのデータに変換するので、エラーの有るパケットを知ることができる。これによって、データ処理を適切に行うことができる。例えば、エラーの有るパケットの処理は行わない等の適切な処置をとることにより、信号品質の劣化を軽減することができる。特に、前記パケットデータが所定の複数個の固定長のブロックデータから成り、各ブロックデータに前記エラーデータが含まれている場合に、データ処理を前記パケットより短いデータ長単位で行う場合に有効である。また、例えば、情報データとして画像データを扱う場合、入力された画像データにエラーパターンが検出されたときは、前フレーム又はフィールド期間の画像データにより処理するようにし、伝送エラーによる画像劣化を防止するようなことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態を示すブロック図である。
【図２】図１のＳＴＡ置換回路の構成図である。
【図３】ＳＴＡ置換回路の動作を示すタイミングチャートである。
【図４】復号化処理部の構成を示すブロック図である。
【図５】従来のディジタルインターフェースを介してディジタルデータを送受信するＶＴＲのダビングシステムの構成を示すブロック図である。
【図６】ブロックデータの構成図である。
【図７】シリアスバス上の転送フォーマットを示す構成図である。
【図８】上記システムにおける受信側の構成を示すブロック図である。
【図９】圧縮／伸長時の画面イメージにおけるシャフリング順序を説明するための構成図である。
【図１０】スーパーマクロブロックの構成とＤＩＦ受信データの書き込み処理タイミングを示す構成図である。
【図１１】上記システムにおける再生処理部の構成を示すブロック図である。
【図１２】送受信データの処理単位と復号化処理の処理単位を説明するための構成図である。
【符号の説明】
１５  メインマイコン
２３  ランダムアクセスメモリ
２５  第２制御回路
２７  記録再生処理回路
２９  磁気テープ
３５  ＳＴＡ置換回路
１２０３  ＳＴＡチェック回路
１２０５  復号化処理回路
１２０７  第３制御回路
３５０３  エッジ検出回路
３５０５  カウンタ
３５０７  デコーダ
３５１１  ＯＲ回路
３５１５  スイッチ
【図１】
0003854697.tif 000002
【図２】
0003854697.tif 000003
【図３】
0003854697.tif 000004
【図４】
0003854697.tif 000005
【図５】
0003854697.tif 000006
【図６】
0003854697.tif 000007
【図７】
0003854697.tif 000008
【図８】
0003854697.tif 000009
【図９】
0003854697.tif 000010
【図１０】
0003854697.tif 000011
【図１１】
0003854697.tif 000012
【図１２】
0003854697.tif 000013