(57)【特許請求の範囲】
【請求項１】
半導体本体(1)の表面を電気絶縁層(8)で被覆し、
互いに隣接し誘電体層(21)によって互いに分離された少なくとも第1及び第2の導体部(20,23)を前記絶縁層(8)上に形成し、前記第1の導体(20)は、前記絶縁層上に堆積した第1の導体層(20)により形成され、上面と前記第2の導体部(23)に面した側面(25)とを有し、前記第1の導体(20)の上面及び少なくとも前記側面(25)は、前記誘電体層(21)で被覆され、
前記第2の導体部(23)の形成は、全表面に亘って第2の導体層(22)を堆積し、この第2の導体層は第1の導体部(20)の側面(25)を被覆する前記誘電体層(21)の部分に隣接する段差部を有し、前記第2の導体部(23)を規定するマスク(24)を形成し、前記第1の導体部(20)の側面(25)を被覆する前記誘電体層（21）の部分と対向する第2の導体層(22)をエッチングして行なう、半導体装置を製造する方法において、
前記マスク(24)を前記第1の導体部(20)に対して、前記側面(25)に面する前記マスク(24)の端縁(26)を、前記第1の導体部(20)の前記側面(25)を被覆する前記誘電体層(21)の部分の上、または少なくともほぼ上に位置するように位置合わせし、
前記エッチングを異方的に行ない、前記第2の導体層(22)を、前記第1の導体部(20)の上から完全に除去し、第2の導体層(22)の前記段差が、前記マスク(24)の下側のアンダーエッチングにより少なくとも部分的に除去されるまで続けることを特徴とする半導体装置の製造方法。
【請求項２】
前記マスク(24)の前記端縁(26)を、第1の横方向位置(26’)と、前記第1の位置(26’)から離れた位置にある第2の横方向位置(26”)との間に配置し、前記第1の位置(26’)と前記第2の位置(26”)との間の距離を、前記第2の導体層(22)の厚さに等しくなるように選ぶことを特徴とする請求項1に記載の方法。
【請求項３】
前記第1及び第2の導体部(20,23)が電荷結合装置のクロック電極を構成することを特徴とする請求項1又は2に記載の方法。
【請求項４】
前記第1の導体層(20)をシリコン層とし、前記誘電体層(21)を前記シリコン層を酸化することにより形成することを特徴とする請求項1〜3いずれか1項に記載の方法。
【請求項５】
前記第2の導体層(22)のエッチングを、前記第2の導体層の段差部が少なくともほぼ完全に消滅するまで続けることを特徴とする請求項1〜4のいずれか1項に記載の方法。
【請求項６】
請求項1〜5のいずれか1項に記載の方法によって製造された半導体装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、半導体本体の表面を電気絶縁層で被覆し、互いに隣接し誘電体層によって互いに分離された少なくとも第1及び第2の導体部を前記絶縁層上に形成し、前記第1の導体は、前記絶縁層上に堆積した第1の導体層により形成され、上面と前記第2の導体部に面した側面とを有し、前記第1の導体の上面及び少なくとも前記側面は、前記誘電体層で被覆され、前記第2の導体部の形成は、全表面に亘って第2の導体層を堆積し、この第2の導体層は第1の導体部の側面を被覆する前記誘電体層の部分に隣接する段差部を有し、前記第2の導体部を規定するマスクを形成し、前記第1の導体部の側面を被覆する前記誘電体層の部分と対向する第2の導体層をエッチングして行なう、半導体装置の製造方法に関するものである。本発明は、このような製造方法によって製造された半導体装置にも関するものである。
【０００２】
本発明は、導体部がＣＣＤチャネル上に極めて接近して形成されチャネル中での電荷の蓄積及び転送を制御するように作用するゲート電極すなわちクロック電極を構成する電荷結合装置に特に重要である。この場合、電極の数は通常2個以上にされている。本発明は、ＣＣＤだけでなく、例えば導体トラックが互いに微小距離だけ離間して存在するメモリのような他の型式の半導体装置にも適用することができる。従って、以下の説明において電荷結合装置を例にして説明するが、本発明は電荷結合装置だけに限定されるものではない。
【０００３】
【従来の技術】
電荷結合装置の通常の製造方法では、ゲート電極は多層配線（多層導体部）として形成され、上側の導体部は下側の導体部に対して上方でオーバラップするように形成されている。これにより、ゲート電極間の相互間距離は、下側の導体層としてのゲート電極の側面部上の酸化膜の厚さよりも厚くならないようにすることができる。しかしながら、この方法の大きな欠点は、電極部のオーバラップにより生ずるキャパシタンスが相当大きく、電極のＲＣ時定数が相当大きくなり、この結果転送速度が低下してしまう。さらに、キャパシタンス値が大きいため、動作中のエネルギー消費が大きくなってしまう。これらの欠点に対処するため、オーバラップしない形態のゲート電極を形成することが提案されている。この形態の電荷結合装置を製造するための種々の方法が既知である。例えば、欧州特許第209425号公報に記載の製造方法では、第2の導体層が第1の導体層としてのゲート電極とオーバラップするように形成されている。そして、第2の導体層の下側のゲート電極の上方の部分に窓が形成され、その後、これらの窓を介して下側に位置するゲート電極の上側表面を被覆する酸化膜が除去されている。次に、第2の導体層に異方性エッチング処理が施されて、第2の導体層としてのゲート電極が形成され、その間に下側の導体層によるゲート電極と共に第2の導体層がその厚さの半分の厚さだけ除去される。上側導体層のオーバラップ部分は2つのサイドでエッチングされ、その全厚さに亘って除去されている。
【０００４】
【発明が解決しようとする課題】
上述した既知の製造方法は、下側の導体層と上側の導体層とのオーバラップ部分が除去されているが、その製造工程が複雑になり過ぎてしまう。従って、より一層簡単な製造方法で、オーバラップ部分のない電荷結合装置の開発が強く要請されている。
本発明の目的は、別の処理工程を必要とせず簡単な方法でオーバラップ部分がなく、互いに極めて短い距離でゲート電極を形成できる製造方法を提供することにある。
【０００５】
【課題を解決するための手段並びに作用】
上記目的を達成するため、本発明による半導体装置の製造方法は、冒頭部で製造方法において、前記マスクを前記第1の導体部に対して、前記側面に面する前記マスクの端縁を、前記第1の導体部の前記側面を被覆する前記誘電体層の部分の上、または少なくともほぼ上に位置するように位置合わせし、前記エッチングを異方的に行ない、前記第2の導体層を、前記第1の導体部の上から完全に除去し、第2の導体層の前記段差が、前記マスクの下側のアンダーエッチングにより少なくとも部分的に除去されるまで続けることを特徴とする。
【０００６】
図面に基いて詳細な説明するように、段差部の上側の導体層は主として縦方向にエッチングされるので、マスクの下側の部分を適切にエッチングすることができる。段差部の上側導体層の厚さは比較的厚いので、過剰エッチングによりゲート電極間に不所望な開口部が生ずることなく段差部の第2の導体層を適切にエッチングすることができる。
【０００７】
本発明の重要な実施例は、前記マスクの前記端縁を、第1の横方向位置と、前記第1の位置から離れた位置にある第2の横方向位置との間に配置し、前記第1の位置と前記第2の位置との間の距離を、前記第2の導体層の厚さに等しくなるように選ぶことを特徴とする。
【０００８】
以下、図面に基いて本発明を詳細に説明する。
【０００９】
【実施例】
図面は線図的なものであり、スケール通りに表示されていない。
図1は、通常の方法によって製造された電荷結合装置を示す断面図である。この電荷結合装置は例えばシリコンから成る半導体本体1を具え、この半導体本体1は面2を有している。電荷転送チャネルは、この面2又はその近傍に通常の方法により画成される。電荷の蓄積及び転送は、クロック電圧φ1，φ2等により制御され、これらクロック電圧はゲート電極すなわちクロック電極に供給される。図面上、5個のクロック電極3〜7のみを図示するが、実際には、多くの場合、クロック電極の数は一層多数になる。これらの電極は、例えば酸化膜及び／又は窒化シリコン層のようなゲート誘電体層8により面2から絶縁される。
【００１０】
電荷結合装置を良好に動作させるのに重要な事項は、電極を互いに極めて接近して配置すること、すなわち電極間の相互間距離を通常の装置で得られる最小寸法よりも一層小さくすることである。この目的を達成するため、電極は通常多層配線により形成される。図1は、電気絶縁層によって分離された2個の導体層を有する実施例を一例として示し、本例では電極4及び6は多結晶シリコン（以後、ポリシリコンと称する）又は適当な金属の第1の導体層として形成し、電極3，5及び7は第2のポリシリコン又は金属層として形成する。これら電極間の距離は、電極4及び6の側面10を被覆する酸化膜9の厚さにより決定される。酸化膜9の値は例えば0.2μｍである。図示のように、電極3，5，7は電極4，6等と重なり合うので、重要な位置合わせ工程が不要になる。この電極間の重なり合いにより電極間に大きな容量が生じ、この結果エネルギー消費が増大してしまう。さらに、重なり合った電極形態により、以後の処理工程においてしばしば不具合となる大きく変化する外形すなわち平坦でない表面が形成されてしまう。
【００１１】
図2〜4は、本発明により製造した電荷結合装置の一部を示し、本例では互いに隣接する2個の電極を示す。この製造方法では、半導体本体1の面2を酸化シリコン層及び窒化シリコン層の二重層から成るゲート誘電体層8で被覆する。ポリシリコン層を例えば約0.5μｍの厚さに堆積した後、電極20をフォトマスク及びエッチングにより普通に形成する。ＣＣＤの場合、このポリシリコン層により図示の電極だけでなく他の電極も形成する。次の工程において（図3）、電気絶縁層21を形成する。本例では、厚さが約0.2μｍの酸化層を、熱酸化により形成する。次に、図4に示すように、第2のポリシリコン層22を約0.4μｍの厚さに形成する。電極20と隣接する電極23は、ポリシリコン層22上に形成したフォトマスク24により規定される。
【００１２】
マスクが電極20と広くオーバラップする従来の方法とは異なり、本発明では、マスクを電極20の側面25に対して位置合わせさせているので、フォトマスクの端縁26が、側面25とポリシリコン層22の段差との間の酸化膜21上に位置し、マスク24と電極20との間にオーバラップ部分は全く又はほとんど存在しないことになる。好ましくは、マスク24は、その端縁26が酸化膜21の側面とほぼ一致するように形成する。図4は、マスク24の理想的な位置合わせ状態を拡大して示す。
【００１３】
次に、ポリシリコン層22について例えばＣＦ4とＯ2の混合プラズマのもとで異方性エッチングを行ない、電極20上のポリシリコンの部分を除去する。酸化膜21までエッチングが進んだとき、すなわち電極20上の全てのポリシリコン層が除去されたとき、エッチングを停止せず、フォトマスク24の下側の段差部のポリシリコンが除去されるようにエッチングを続ける。特定の実施例において、オーバエッチングの程度は約40％である。ポリシリコン層22に段差部が存在し、この段差部はエッチング中に縦方向にほとんど除去されるので、このオーバエッチングは酸化膜21と電極23との間に開口を形成することなく行なうことができる。上述した40％のオーバエッチングの場合、ポリシリコン層はライン27で示す部分まで除去される。図面から明らかなように、例えば側面部25に形成される容量を低減することが望まれる場合、ポリシリコン層は不具合を生ずることなくさらにエッチングすることができる。
【００１４】
集積回路の設計では、位置合わせ誤差が常に生ずるため、マスクの端縁26は実際には右側又は左側にわずかに変位する。図4は右側又は左側の両方にずれたときの位置合わせ公差が約0.4 μｍ（すなわち、両方向に0.2 μｍずれた場合）の場合のマスク24の端縁をそれぞれ破線26’，26”で示す。この位置合わせ公差は、現在の位置合わせ装置を用いれば容易に実現できる。マスク26が右側に大幅にずれてしまい、電極20上で重なり合った場合、オーバエッチングによりポリシリコン層22は電極20上から完全に除去され、電極20と23との間にオーバラップ部分は生じない。また、オーバエッチングが約40％の場合、電極23の境界部27はライン27’で示す位置まで変位する。マスク24の端縁が左側に0.2 μｍずれた場合、マスクの端縁26はライン26’で示す位置まで変位し、境界部27はライン27’で示す位置まで変位する。ポリシリコン層22に段差部が存在するため、この状態ではエッチングは主に縦方向に行なわれ、段差部は段差部全体の厚さに亘ってポリシリコン層が除去されるのを防止するのに十分な高さを有している。
【００１５】
図5は、上述したエッチング工程後の電荷結合装置の断面を示し、本例では電極23を規定するために用いたマスク24は、設計値に比べて左側に僅かにずらしている。第1のポリシリコン層として形成した電極を、符号20で示す（これらの電極は必ずしもＣＣＤの同一相に属するものではない）。電極23は、第2のポリシリコン層としての電極とする。これらの電極は電極20とオーバラップしていないので、寄生容量は極めて微小になる。さらに、この半導体構造は、オーバラップする電極を有する図1の半導体構造よりも一層平坦であり、例えばコンタクトやカラーフィルタ等を形成するような別の工程に対しても有益である。本発明の半導体装置は、従来の製造プロセスに比べて別の処理工程を必要としない一層簡単な方法で製造することができる。
【００１６】
本発明は上述した実施例だけに限定されず、種々の変更や変形が可能である。例えば、電極材料としてポリシリコンの代りに適当な金属材料を用いることができる。また、電極20を被覆する絶縁層21は、酸化層の代りに又は酸化層と共に窒化層で構成することができる。本発明は、ＣＣＤだけでなく他の種類の半導体装置にも適用することができる。
【図面の簡単な説明】
【図１】  通常の電極形態を有するＣＣＤの構造を示す断面図である。
【図２】  本発明による製造方法を説明するための一連の工程を示す線図的断面図である。
【図３】  本発明による製造方法を説明するための一連の工程を示す線図的断面図である。
【図４】  本発明による製造方法を説明するための一連の工程を示す線図的断面図である。
【図５】  本発明によって製造された電荷結合装置を示す断面図である。
【符号の説明】
１  半導体本体
２  面
８  誘電体層
２０  電極
２１  絶縁層
２２  ポリシリコン層
２３  電極
２４  マスク
２５  側面部
２６  マスク端縁
【図１】
0003841454.tif 000002
【図２】
0003841454.tif 000003
【図３】
0003841454.tif 000004
【図４】
0003841454.tif 000005
【図５】
0003841454.tif 000006