(57)【特許請求の範囲】
【請求項１】
周波数変換のための電界効果トランジスタを有し、
この電界効果トランジスタのソース電極が接地電位に接続される周波数変換用半導体集積回路において、
イメージ周波数より低周波域において直列共振状態となる第１組のコンデンサ及びインダクタを上記電界効果トランジスタのソース電極−接地電位間に直列に配置し、
上記イメージ周波数より高周波域において直列共振状態となる第２組のコンデンサ及びインダクタを上記電界効果トランジスタのソース電極−接地電位間に直列、かつ上記第１組のコンデンサ及びインダクタと並列に配置し、
上記第１組及び第２組のコンデンサ及びインダクタの各素子の値を、上記イメージ周波数で並列共振状態となる値に設定したことを特徴とする周波数変換用半導体集積回路。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は周波数変換用半導体集積回路、特に高周波信号を取り扱う無線送受信機等に用いられ、集積回路化された周波数変換回路の構成に関する。
【０００２】
【従来の技術】
準マイクロ波帯等の高周波信号の周波数変換回路には、例えばＧaＡs化合物半導体を用いたデュアルゲート構造の電界効果トランジスタ（ＦＥＴ−Field Effect Transistor）等を利用して集積回路（ＩＣ）化したものがあり、この周波数変換用半導体集積回路の一例が図３に示されている。
【０００３】
図３において、集積回路部１内に例えばデプレッションモードのＦＥＴ２が形成され、このＦＥＴ２の第１ゲートＧ1 側の端子３には、インピーダンス整合回路４を介して高周波信号源５が接続され、この高周波信号源５には、図示の抵抗６が内部インピーダンスとして存在する。一方、上記ＦＥＴ２の第２ゲートＧ2 側の端子７には、インピーダンス整合回路８を介して局部発振信号源９が接続され、この局部発振信号源９には、図示の抵抗１０が内部インピーダンスとして存在する。
【０００４】
上記ＦＥＴ２のドレイン側の端子１２には、インピーダンス整合回路１３を介して出力端子１４が設けられると共に、インダクタ１５を介して直流バイアス電圧を供給するためのバイアス供給端子１６が設けられる。上記のインダクタ１５は、高周波遮断用に用いられるチョークコイルであり、高周波域では十分に高いインピーダンスとなるように設定されている。
【０００５】
また、この集積回路部１には接地電位に接続するための端子１８が設けられ、この端子１８と上記ＦＥＴ２の第１ゲートＧ1 との間に抵抗１９、第２ゲートＧ2 との間に抵抗２０が介挿される。この抵抗１９，２０は、上記第１ゲートＧ1 、第２ゲートＧ2 に所定の直流バイアス電圧を印加する役目をする。そして、上記ＦＥＴ２のソース側には、接地電位への端子１８との間に、このＦＥＴ２のドレイン−バイアス電流を設定する目的で抵抗２１が接続されており、この抵抗２１は、一般に自己バイアス抵抗と呼ばれる。
【０００６】
このような周波数変換回路によれば、上記端子３に印加された高周波信号と上記端子７に印加された局部発振信号の和及び差の周波数成分が中間周波数信号として端子１４から出力されることになる。
【０００７】
更に、上記ＦＥＴ２のソースと端子１８との間に、この間の低インピーダンス特性を得るために、直列にコンデンサ２２が配置されている。即ち、当該周波数変換回路で、周波数変換時の利得（変換利得）を確保するためには、上記ＦＥＴ２のソースと接地電位との間のインピーダンスは所要周波数で低下させる必要がある。例えば、ＩＣパッケージの実装部材（ボンデイングワイヤ等）の寄生インダクタンス成分の存在により、高い周波数になる程、インピーダンス成分が高くなる傾向にあるため、このコンデンサ２２としては、広帯域において低インピーダンス特性を得ることができる大容量のものが使用され、これによって所要の変換利得を確保している。
【０００８】
【発明が解決しようとする課題】
ところで、上記の周波数変換回路では、目的信号と一定の周波数関係を持つ本来不要な周波数を受信してしまう現象がある。例えば、周波数変換回路における目的信号となる受信周波数をｆRX、中間周波数をｆIFとすると、局部発振周波数ｆLOには、
ｆLO＝ｆRX−ｆIF    或いはｆLO＝ｆRX＋ｆIF        …  （１）
が必要となる。
【０００９】
しかしながら、この周波数変換回路で中間周波数に変換されるのは目的の高周波受信周波数だけでないため、例えば不要信号周波数をｆimとすると、
ｆLO−ｆim＝ｆIF    或いはｆLO＋ｆim＝ｆIF        …  （２）
という関係が成立するような中間周波数ｆIFも生じてしまう。このときの不要信号周波数ｆimを一般にイメージ周波数という。
【００１０】
例えば、高周波信号周波数ｆRX＝８２０ＭＨｚ、局部発振周波数ｆLO＝６９０ＭＨｚ、中間周波数ｆIF＝１３０ＭＨｚとした場合のイメージ周波数ｆimは、５６０ＭＨｚ（ｆim＝ｆLO−ｆIF）となる。ここで、当該回路の変換利得に対する周波数特性が５６０ＭＨｚから８２０ＭＨｚにかけて平坦であるなら、目的受信周波数である８２０ＭＨｚとイメージ周波数である５６０ＭＨｚのいずれも同等の変換利得を有することになる。従って、イメージ周波数に信号成分が存在した場合には受信妨害を来す恐れがある。
【００１１】
図４には、上記図３の回路において、コンデンサ２２の容量を４００ｐＦとし、高周波信号源５の周波数ｆRXを８２０ＭＨｚ、局部発振信号源９の周波数ｆLOを６９０ＭＨｚ、出力の中間周波数ｆIFを１３０ＭＨｚと想定した場合のＦＥＴ２のソースと接地電位間のインピーダンスのシミュレーション結果が示されている。この図から理解されるように、広帯域でインピーダンスが十分低く設定され、所要周波数（８２０ＭＨｚ）においても低いインピーダンスとなり、所要周波数の変換利得が十分確保できる状態となっている。
【００１２】
しかしながら、イメージ周波数ｆim（５６０ＭＨｚ）においても上記ソースと接地電位との間のインピーダンスが低くなっているため、本来受信対象ではない周波数変換時の変換利得が確保されてしまい、周波数変換回路としての良好な特性が得られないという不都合がある。
【００１３】
本発明は、上記問題点を解決するためになされたもので、その目的は、電界効果トランジスタのソース電極と接地電位との間のインピーダンスにつき、受信対象となる周波数の広い帯域で低下を図ると共に、不要なイメージ周波数では高く設定し、受信対象周波数の変換利得を確保する一方、不要周波数については抑圧することができる周波数変換用半導体集積回路を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明は、周波数変換のための電界効果トランジスタを有し、この電界効果トランジスタのソース電極が接地電位に接続される周波数変換用半導体集積回路において、イメージ周波数（不要周波数）より低周波域において直列共振状態となる第１組のコンデンサ及びインダクタを上記電界効果トランジスタのソース電極−接地電位間に直列に配置し、イメージ周波数より高周波域において直列共振状態となる第２組のコンデンサ及びインダクタを上記電界効果トランジスタのソース電極−接地電位間に直列、かつ上記第１組のコンデンサ及びインダクタと並列に配置し、上記第１組及び第２組のコンデンサ及びインダクタの各素子の値を、上記イメージ周波数で並列共振状態となる値に設定したことを特徴とする。
【００１５】
上記の構成によれば、直列共振状態となる第１組のコンデンサ及びインダクタにより、イメージ周波数より低周波域のインピーダンス（電界効果トランジスタのソース電極と接地電位との間）を低下させ、同様に直列共振状態となる第２組のコンデンサ及びインダクタによりイメージ周波数より高周波域のインピーダンスを低下させることになる。また、イメージ周波数においては、第１組のコンデンサと第２組のインダクタの関係或いは第１組のインダクタと第２組のコンデンサの関係で、並列共振状態となるので、このイメージ周波数ではインピーダンスが高くなる。従って、受信目的周波数での変換利得を良好に維持する一方、高周波信号としてイメージ周波数のものが当該回路に入力されたときの変換利得を低下させることになる。
【００１６】
【発明の実施の形態】
図１には、実施形態例に係る周波数変換用半導体集積回路の一例が示されている。この図１に示される集積回路部１内のＦＥＴ２はＧaＡs化合物半導体を用いたデュアルゲート構造でデプレッションモードの電界効果トランジスタである。このＦＥＴ２の第１ゲートＧ1 側の端子３に、インピーダンス整合回路４を介して高周波信号源５、第２ゲートＧ2 側の端子７に、インピーダンス整合回路８を介して局部発振信号源９が接続される。図示の抵抗６は、上記高周波信号源５の内部インピーダンス、他方の抵抗１０は上記局部発振信号源９の内部インピーダンスである。
【００１７】
上記ＦＥＴ２のドレイン側の端子１２には、インピーダンス整合回路１３を介して出力端子１４が設けられ、また高周波遮断用チョークコイルとして機能するインダクタ１５を介して直流バイアス電圧を供給するためのバイアス供給端子１６が配置される。
【００１８】
上記ＦＥＴ２のソース側には、接地電位に接続するための端子１８が設けられ、この端子１８と上記ＦＥＴ２の第１ゲートＧ1 との間に抵抗１９、第２ゲートＧ2 との間に抵抗２０が介挿され、この抵抗１９，２０を介して、上記第１ゲートＧ1 、第２ゲートＧ2 に所定の直流バイアス電圧を与える。また、このＦＥＴ２のソースと上記端子１８との間に、このＦＥＴ２のドレイン−バイアス電流を設定する抵抗２１（自己バイアス抵抗）が接続される。
【００１９】
このような構成の周波数変換回路によれば、例えば上記高周波信号源５から８２０ＭＨｚの高周波信号を、上記局部発振信号源９から６９０ＭＨｚの局部発振信号をＦＥＴ１の各ゲートＧ1 ，Ｇ2 に与えることにより、出力端子１４から１３０ＭＨｚの中間周波数信号を得ることができる。
【００２０】
そして、当該例では、上記ＦＥＴ２のソースと端子（接地電位端子）１８との間に直列に（上記抵抗２１と並列に）、低周波域用の第１組のコンデンサ２４及びインダクタ２５と、高周波域用の第２組のコンデンサ２６及びインダクタ２７を接続する。即ち、上記第１組のコンデンサ２４及びインダクタ２５は、上記ＦＥＴ２のソース−接地電位間のインピーダンスを、例えば５０〜２８０ＭＨｚの低周波域で直列共振するような最適値とし、上記第２組のコンデンサ２６及びインダクタ２７は、上記インピーダンスを例えば６９０〜１０００ＭＨｚの高周波域で直列共振するような最適値とする。
【００２１】
更に、イメージ周波数付近において、上記ＦＥＴ２のソース−接地電位間のインピーダンスを高くするために、上記第１組のコンデンサ２４と第２組のインダクタ２７の関係、及び上記第２組のコンデンサ２６と第１組のインダクタ２５の関係で、各素子を例えば３８０〜６２０ＭＨｚのイメージ周波数で並列共振するような最適値とする。このような各素子の最適値の選択により、低周波域及び高周波域において、変換利得を良好に維持すると同時に、イメージ周波数付近では、変換利得を低下させることができる。なお、このＦＥＴ２のソース−接地電位間に配置されている抵抗２１は、ＦＥＴ２のドレイン電流を設定するための自己バイアス抵抗であり、そのインピーダンス特性は周波数に依存しない。
【００２２】
図２には、当該例の回路の一例におけるＦＥＴ２のソースと接地電位間のインピーダンスのシミュレーション結果が示されており、例えば第１組のコンデンサ２４の容量を３５ｐＦ、同組のインダクタ２５のインダクタンスを１．２ｎＨ、第２組のコンデンサ２６の容量を４７０ｐＦ、同組のインダクタ２７のインダクタンスを３．２ｎＨとした場合の例である。
【００２３】
またこのシミュレーションでは、高周波信号周波数８２０ＭＨｚ（ＲＦ）、局部発振信号周波数６９０ＭＨｚ（ＬＯ）、中間周波数１３０ＭＨｚ（ＩＦ）において、ソース−接地電位間のインピーダンスが低くなるように、かつイメージ周波数５６０ＭＨｚにおいて上記インピーダンスが高くなるように、上記各素子２４〜２７の値を最適化しており、１３０ＭＨｚ、６９０ＭＨｚ、８２０ＭＨｚでのソース−接地電位間のインピーダンスは、５Ω以下となり、他の周波数でのインピーダンスよりも遥かに低下している。一方、イメージ周波数５６０ＭＨｚでのインピーダンスは３０Ω以上となり、上記の周波数よりも十分高くなっていることが分る。
【００２４】
このようにして、上記の第１組及び第２組のコンデンサ２４，２６及びインダクタ２５，２７の各値を最適な組合せとして、広帯域でＦＥＴ２のソース−接地電位間のインピーダンスを低くし、また不要周波数のインピーダンスを高くすることにより、周波数変換回路の周波数特性を広帯域で改善することができる。
【００２５】
また、上記図１と等価の回路で、各周波数及び各素子２４〜２７も上記と同じ条件として行ったシミュレーションによれば、目的周波数の変換利得は１４．７４ｄＢとなり、受信信号としてイメージ周波数５６０ＭＨｚを入力した場合の変換利得は−１５．９４ｄＢとなった。更に、
(イメージ抑圧レベル)＝(目的周波数利得)−(イメージ周波数利得)  …（３）
と定義すると、このイメージ抑圧レベルは３０．６８ｄＢｃという結果が得られる。
【００２６】
一方、従来の図３と等価の回路で、例えばコンデンサ２２を４００ｐＦとして同様のシミュレーションを行うと、目的周波数の変換利得は９．９１ｄＢとなり、受信信号としてイメージ周波数５６０ＭＨｚを入力した場合の変換利得は−１１．０６ｄＢとなった。そして、イメージ抑圧レベルは２０．９７ｄＢｃとなり、これと比較すると本発明の方がイメージ信号の抑圧が大きいることが分る。
【００２７】
【発明の効果】
以上説明したように、本発明によれば、電界効果トランジスタのソース電極−接地電位間に、イメージ周波数より低周波域において直列共振状態となるような第１組のコンデンサ及びインダクタと、イメージ周波数より高周波域において直列共振状態となるような第２組のコンデンサ及びインダクタを設けることにより、広帯域周波数での上記ソース電極−接地電位間のインピーダンスを低下させ、またこの第１組及び第２組のコンデンサ及びインダクタの各素子の値を、イメージ周波数で並列共振状態となる値に設定し、これについてはインピーダンスを高くしたので、広帯域で低インピーダンス特性が要求される電界効果トランジスタのソース電極−接地電位間のインピーダンスの増加を抑止し、受信目的周波数において変換利得の大幅な向上を図ることができる。また、不要なイメージ周波数では、上記インピーダンスを選択的に高くすることにより、イメージ周波数における変換利得を低下させることが可能となる。
【図面の簡単な説明】
【図１】本発明の実施形態例に係る周波数変換用半導体集積回路の構成を示す回路図である。
【図２】図１の周波数変換用半導体集積回路のシミュレーションにおいて、ＦＥＴのソース電極と接地電位との間のインピーダンス特性を周波数との関係で示すグラフ図である。
【図３】従来の周波数変換用半導体集積回路の一例を示す回路図である。
【図４】図３の周波数変換用半導体集積回路のシミュレーションにおいて、ＦＥＴのソース電極と接地電位との間のインピーダンス特性を周波数との関係で示すグラフ図である。
【符号の説明】
１  …  集積回路、
２  …  ＦＥＴ、
５  …  高周波信号源、
９  …  局部発振信号源、
１４  …  出力端子、
１８  …  接地電位接続端子、
１９，２０，２１  …  抵抗、
２４  …  第１組の抵抗、
２５  …  第１組のインダクタ、
２６  …  第２組の抵抗、
２７  …  第２組のインダクタ。
【図１】
0003860653.tif 000002
【図２】
0003860653.tif 000003
【図３】
0003860653.tif 000004
【図４】
0003860653.tif 000005