(57)【特許請求の範囲】
【請求項１】
左右一対の音声信号を処理して音場感を広げるため、前記音声信号を合成して合成信号を出力する合成手段と、この合成信号を数値化して数値化合成信号を出力する数値化手段と、前記数値化合成信号の周期を変化させる周期変化手段と、この周期変化手段の出力を電圧に変換する電圧化手段と、この電圧化手段の出力を前記音声信号に混合する混合手段とを備える信号処理装置であって、
前記周期変化手段は、前記数値化合成信号を記憶する記憶手段と、２つの異なる周期を有する周期信号を出力する周期信号発生手段と、前記周期信号に応じて前記記憶手段に対する前記数値化合成信号の書き込みと読み出しを制御する制御手段とを備え、
前記制御手段は、前記周期信号のうち短い周期を有する方の周期信号で前記記憶手段への書き込みを制御し、かつ長い方の周期信号で前記記憶手段からの読み出しを制御するようになっており、その書き込みは０番地から開始してフル番地まで書き込み、フル番地に至った時点で再び０番地に書き込み番地を戻し、その間、読み出しは０番地から開始し前記フル番地に至らない途中の番地で中断して０番地へ戻るようにして行うことによって、前記記憶手段に書き込まれた数値化合成信号の一部を捨てることを特徴とする信号処理装置。
【請求項２】
前記混合手段は、前記電圧化手段の出力を上記音声信号の一方に加算を行い、他方に減算を行うことを特徴とする請求項１に記載の信号処理装置。
【請求項３】
前記電圧化手段は低域通過フィルタを有していることを特徴とする請求項１又は請求項２に記載の信号処理装置。
【発明の詳細な説明】
【０００１】
【産業上の利用分野】
本発明は、信号処理装置、特に音声信号を処理して音場感を広げるための信号処理装置に関する。
【０００２】
【従来の技術】
近年、オーディオ・ビデオ製品の分野では、サラウンド再生システムが市場を賑わしている。例えば、英ドルビー研究所社の「ＡＣ−３」方式のように５．１チャネルの独立したデジタル圧縮音声信号をディスクなどの記録媒体に予め記録して再生する物、同じく英ドルビー研究所社の「ドルビー・サラウンド」方式のようにステレオアナログ音声に変調したリアチャネル音声を乗せて再生する物、ヤマハ社の「ＤＳＰ(Digital Sound Processor)」方式のように予め測定しておいたホール等の残響特性を用いて残響音声信号を演算合成してリアチャネルから出力する物などがある。なお、上記の説明において、５．１チャネルの０．１チャネルとはサブウーハ用の超低音のみの音声信号を指す。
【０００３】
これらの方式はいずれも再生時にリアチャネル音声信号等を出力するためのスピーカやアンプが余分に必要となって構成が大がかりとなるため、例えばテレビ、ミニコンポ、ラジオカセット等の製品では２チャネルのメインスピーカのみでサラウンド効果を疑似的に得ることが多く行われている。
【０００４】
以下にそのような２チャネルのメインスピーカのみでサラウンド効果を疑似的に得るための従来の信号処理装置のブロック略図を図６に示す。同図において、１と２は入力端子、３と４はバッファ回路、５と９は減算回路、１０は加算回路、１１と１２は出力端子、６はアナログデジタル変換回路（以下「ＡＤＣ」と略す）、７は遅延回路、８はデジタルアナログ変換回路（以下「ＤＡＣ」と略す）、１３はメモリである。
【０００５】
以上のように構成された従来の信号処理装置につき、以下にその動作を説明する。入力端子１から入力した左音声信号ＳLIは、減算回路５の−端子に入力される一方、バッファ回路３に入力される。このバッファ回路３の出力は、減算回路９の＋端子に入力され、出力端子１１から出力左音声信号ＳLOとして装置外部へ送られる。また、入力端子２から入力した右音声信号ＳRIは、減算回路５の＋端子に入力される一方、バッファ回路４に入力される。このバッファ回路４の出力は、加算回路１０の一方の＋端子に入力され、出力端子１２から出力右音声信号ＳROとして装置外部へ送られる。
【０００６】
これらの信号経路がサラウンド効果を施さない場合の主信号経路である。ここではバッファ回路３と４は、インピーダンス変換して増幅するだけの回路であるが、例えばトーンコントロールなどを行う場合もある。
【０００７】
さて、減算回路５に送られた左音声信号ＳLIと右音声信号ＳRIは、差を取られ、差分音声信号ＳDIとして出力される。この減算処理の目的は、信号経路を１本にまとめて以降の回路を簡略化するためである。この差分音声信号ＳDIは、ＡＤＣ６において数値化され、差分音声データＤDIとして遅延回路７に送られる。遅延回路７では、この差分音声データＤDIを一旦メモリ１３に蓄え、３０ｍ秒間保持した後読みだし、遅延音声データＤDLとしてＤＡＣ８に送る。ＤＡＣ８では遅延音声データＤDLを再度アナログ電圧に直して、遅延音声信号ＳDEとして出力する。
【０００８】
この遅延音声信号ＳDEは、減算回路９においてバッファ回路３の出力から減算され、一方、加算回路１０においてバッファ回路４の出力と加算されて、それぞれ出力端子１１と１２から装置外部へ出力される。また、このとき、遅延音声信号ＳDEを減算および加算する際の振幅は、バッファ回路３と４の出力よりも小さくする。
【０００９】
このような一連の処理を施した信号をスピーカから出力させると、以下のような効果を生じる。まず、左音声信号ＳLIと右音声信号ＳRIは、減算回路９と加算回路１０において正相（極性反転なし）で出力されるから、この信号処理装置によって悪影響を受けない。一方、左音声信号ＳLIと右音声信号ＳRIから作られた遅延音声信号ＳDEは、遅延されかつ減衰されているから、出力時にエコー効果を得る。また減算回路９において逆相（極性反転あり）となって出力端子１１から出力され、加算回路１０において正相のまま出力端子１２から出力されることにより、左右で逆相となり、定位感が喪失することになる。このエコー効果と定位感の喪失により、あたかも音場が広がったかのような効果（以下これを「サラウンド効果」と呼ぶ）を得ることができるというものである。
【００１０】
【発明が解決しようとする課題】
しかしながら、上記のような従来の信号処理装置では、メモリ１３が大容量となり、集積回路化に際して大量の素子を要し、小型化やコストダウンの障害となるという問題点があった。
【００１１】
即ち、上述のＡＤＣ６での変換レートは、通常約１４ｋｓｐｓ(samples per second)であり、かつ遅延回路７での遅延時間が３０ｍ秒であることから、４２０個の差分音声データＤDIが必要となる。これをメモリ１３に記憶するためには、１データ１２ビットとすると、５０４０個のメモリセルを要することになる。オーディオビデオ製品ではＤＲＡＭ(Dynamic Random Access Memory)の高速なリフレッシュ動作による不要輻射を嫌ってＳＲＡＭ(Static Random Access Momery)を使うことが一般的であるから、メモリセルを構成するトランジスタの素子数だけでも２万を越える。従って、上記のような従来の信号処理装置を１チップ化すれば、それは大規模集積回路（以下「ＬＳＩ」と略す）となってしまい、低価格化や小型化が極めて困難となるのである。
【００１２】
本発明は、上記問題点に鑑み成されたものであり、サラウンド効果を維持したまま少ない素子数で構成できる信号処理装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記目的を達成するために、本発明の信号処理装置は、左右一対の音声信号を処理して音場感を広げるため、前記音声信号を合成して合成信号を出力する合成手段と、この合成信号を数値化して数値化合成信号を出力する数値化手段と、前記数値化合成信号の周期を変化させる周期変化手段と、この周期変化手段の出力を電圧に変換する電圧化手段と、この電圧化手段の出力を前記音声信号に混合する混合手段とを備える信号処理装置であって、
前記周期変化手段は、前記数値化合成信号を記憶する記憶手段と、２つの異なる周期を有する周期信号を出力する周期信号発生手段と、前記周期信号に応じて前記記憶手段に対する前記数値化合成信号の書き込みと読み出しを制御する制御手段とを備え、
前記制御手段は、前記周期信号のうち短い周期を有する方の周期信号で前記記憶手段への書き込みを制御し、かつ長い方の周期信号で前記記憶手段からの読み出しを制御するようになっており、その書き込みは０番地から開始してフル番地まで書き込み、フル番地に至った時点で再び０番地に書き込み番地を戻し、その間、読み出しは０番地から開始し前記フル番地に至らない途中の番地で中断して０番地へ戻るようにして行うことによって、前記記憶手段に書き込まれた数値化合成信号の一部を捨てることを特徴とする。
【００１６】
【作用】
左右の音声信号を合成手段によって合成して合成信号とし、この合成信号を数値化手段によって数値化合成信号とした上で周期変化手段によってこの数値化合成信号の周期を変化させ、電圧化手段によって電圧に直して混合手段によって上記音声信号に再び混合することによって、疑似的な音場感の広がりを得ることとなる。
【００１７】
また、上記周期変化手段を構成する記憶手段への書き込みを信号発生手段の出力する短い周期の方の周期信号で行い、読み出し時には長い方の周期の周期信を用いることにより、記憶手段の素子数を抑えることとなる。
【００１８】
【実施例】
以下、本発明の信号処理装置につき図面を参照しながら説明する。図１は、本発明の信号処理装置の一実施例を示すブロック略図である。同図において、入力端子１と２、バッファ回路３と４、減算回路５と９、ＡＤＣ６、ＤＡＣ８、加算回路１０、出力端子１１と１２は、従来例におけるそれらと同一であり、説明を省略する。
【００１９】
ＡＤＣ６の出力する差分音声データＤDIは、音程変換回路２１に送られ、一旦メモリ２２に蓄えられ、順次読み出されて変化音声データＤPとしてＤＡＣ８に送られる。このように、サラウンド効果を得るための大まかな処理は従来例と類似しているが、このサラウンド効果を発生させる主要部である音程変換回路２１の動作が大幅に異なる。この音程変換回路２１とその周辺回路の構成を図２に挙げて、その動作を説明する。
【００２０】
図２において、クロック発生器２１ａは、図３に示すような２つの異なる周期を有する書込クロックＣWと読出クロックＣRを出力する。これら書込クロックＣWと読出クロックＣRは、メモリ制御回路２１ｂに送られ、図３に示す書込クロックＣWに同期した書込番地信号ＡＷと読出番地信号ＡＲ、および読出クロックＣRに同期した書込信号ＷＥと読出信号ＲＤの４種の信号に変換される。
【００２１】
差分音声データＤDIは、メモリ２２の入力ポートＰIに入力され、書込番地信号ＡＷに指示されるメモリ２２の番地Ａｎに書込信号ＷＥがハイの期間に書き込まれる。（ここに、ｎは非負の整数）このメモリ２２上のデータは、読出番地信号ＡＲで指示される番地Ａｎから読出信号ＲＤがハイの期間に読み出されて、メモリ２２の出力ポートＰOから変化音声データＤPとして出力される。
【００２２】
ここで、図３における書込番地信号ＡＷの番地名Ａ０〜Ａ４は、読出番地信号ＡＲの番地名Ａ０〜Ａ４と同一の番地を表す。図示の範囲の関係上、読出番地信号ＡＲはＡ２までを記載しているに止めている。また、図上、差分音声データＤDIから変化音声データＤPへの出力のタイミングを遅らせているのは、メモリ２２への書込中に不定なデータの読出動作を行わないための処理にすぎない。
【００２３】
図３から明らかなように、読出クロックＣRは、書込クロックＣWに較べて周期が長いように設定しているので、差分音声データＤDIから変化音声データＤPへのデータＤｎの伝播は、次第に遅れていく。この結果、図４に示すように差分音声データＤDI自体の周期を引き延ばした変化音声データＤPを得ることになる。図４において、差分音声データＤDI上のＡ〜Ｄの各点は、変化音声データＤP上のＡ’〜Ｄ’の各点に対応している。
【００２４】
一方、上述のような処理によって、メモリ２２の記憶容量に対する書込と読出の動作は、図５によって模式的に表される。書込動作は０番地から開始してフル番地まで書き込まれ、フル番地に至った時点で図示の一点鎖線のように再び０番地に書込番地を戻す。この間、読出動作は、０番地から開始し、途中の番地Ｒで中断され、図示の破線のように再び０番地に戻る。これらの書込／読出動作は時間的に平行して行われる。ここに、図上の「▼」印は、同時刻を表している。
【００２５】
このような処理により、例えば、図４の差分音声データＤDIでは、図示の点線で囲まれた斜線の部分の波形が捨てられることになり、信号波形によっては次の差分音声データＤDIとの繋ぎにおいて不連続が生じる場合もある。しかしながら、変化音声データＤPは元来バッファ回路３、４の出力に較べて微小であり、適当な低域通過フィルタ（図示せず）をＤＡＣ８に含めることにより、聴感上問題とならないことを発明者らは確認した。
【００２６】
以上の一連の処理により、変化音声データＤPはＤＡＣ８において電圧レベルを有する変化音声信号ＳPに変換され、従来例における遅延音声信号ＳDLと同様に減算回路９と加算回路１０によってバッファ回路３と４の出力に混合され、出力端子１１と１２から出力される。
【００２７】
これにより、音程が低域側にシフトされた変化音声信号ＳPが主音声に混合され、従来例と同様に見かけ上の音場感が向上し、２つのスピーカからの出力のみで広がり感を得ることができることを発明者らは実験的に確認した。
【００２８】
以上のように本実施例によれば、差分音声データＤDIを音程変換回路２１において低域側にシフトすることのみによって音場感が向上することができる。したがって、音程変換回路２１に付属するメモリ２２の容量は、この差分音声データＤDIを遅延する場合よりも少なくて済み、発明者らの実験によれば容量を１／２〜１／５に削減しても従来例と同様のサラウンド効果を得ることができることを確認している。
【００２９】
なお、以上の説明では、メモリ制御回路２１ｂの出力信号は、ＡＷ、ＷＥ、ＡＲ、ＲＤの４本としたが、例えばメモリ２２をＦＩＦＯ(First In First Out)として入出力ポインタを２系統設けるのみにしてもよい。その他、本発明は種々変形実施可能である。
【００３０】
【発明の効果】
以上のように本発明によれば、左右の音声信号を合成手段によって合成して合成信号とし、この合成信号を数値化手段によって数値化合成信号とした上で周期変化手段によってこの数値化合成信号の周期を変化させ、電圧化手段によって電圧に直して混合手段によって上記音声信号に再び混合することによって、音場感の広がりを得ることができる。
【００３１】
また、上記周期変化手段を構成する記憶手段への書き込みを信号発生手段の出力する短い周期の方の周期信号で行い、読み出し時には長い方の周期の周期信を用いることにより、記憶手段のメモリセル数やトランジスタ素子数を従来の１／２〜１／５に抑えることができる。
【図面の簡単な説明】
【図１】  本発明の一実施例における信号処理装置のブロック略図である。
【図２】  同実施例における主要部の構成を表すブロック図である。
【図３】  同実施例における主要部の信号波形図である。
【図４】  同実施例における主要部の入出力波形を表す図である。
【図５】  同実施例における主要部の動作を表す模式図である。
【図６】  本発明の従来例における信号処理装置のブロック略図である。
【符号の説明】
１，２  入力端子
３，４  バッファ回路
５，９  減算回路
６      ＡＤＣ
８      ＤＡＣ
１０    加算回路
１１，１２  出力端子
２１    音程変換回路
２２    メモリ
【図１】
0003755909.tif 000002
【図２】
0003755909.tif 000003
【図３】
0003755909.tif 000004
【図４】
0003755909.tif 000005
【図５】
0003755909.tif 000006
【図６】
0003755909.tif 000007